【事件の表示】
　特願２０１４−２２４３２６「電力用半導体装置」拒絶査定不服審判事件〔平成２７年　３月２６日出願公開、特開２０１５−　５７８４３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２３年１月２１日の出願である特願２０１１−０１１１０７号の一部を平成２６年１１月４日に新たな出願としたものであって，その手続の経緯は以下のとおりである。
平成２６年１１月　４日　審査請求・上申書
平成２８年　２月１８日　拒絶理由通知
平成２８年　４月１９日　意見書・手続補正
平成２８年　９月１２日　拒絶査定
平成２８年１０月２０日　審判請求・手続補正
平成２９年　３月１３日　上申書
　
第２　補正の却下の決定
［補正却下の決定の結論］
　平成２８年１０月２０日に審判請求と同時にされた手続補正（以下，「本件補正」という。）を却下する。
［理由］
１　補正の内容
　本件補正により，本件補正前の特許請求の範囲の請求項２は，本件補正後の請求項２へ補正された。
（１）本件補正前
　本件補正前の，特許請求の範囲の請求項２の記載は次のとおりである。
「【請求項２】
　第一導電型のＳｉＣ基板と，
　前記ＳｉＣ基板の第一主面に形成され，前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層と，
　前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と，複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と，
　前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極と，
　前記ショットキー電極の表面に形成されたアノード電極と，
　前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと，
　前記ＳｉＣ基板の前記第一主面に対向する第二主面に形成されたカソード電極と，
　を備えた電力用半導体装置。」
（２）本件補正後
　本件補正後の，特許請求の範囲の請求項２の記載は，次のとおりである。（当審注。補正個所に下線を付した。下記（３）も同じ。）
「【請求項２】
　
第一の主面と前記第一の主面に対向する第二の主面を有する
　前記ＳｉＣ基板の
前記
　前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と，複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と，
　前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極と，
　前記ショットキー電極の表面に形成されたアノード電極と，
　前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと，
　前記ＳｉＣ基板の
前記
　を備えた電力用半導体装置。」
（３）本件補正事項
　本件補正は，請求項２の「ＳｉＣ基板」に「
第一の主面と前記第一の主面に対向する第二の主面を有する
２　補正の適否
　本件補正事項は，新規事項を追加するものではないから特許法１７条の２第３項の規定に適合し，特許請求の範囲の減縮を目的とするから，同条４項の規定に適合し，同条５項２号に掲げるものに該当する。
　そこで，本件補正後の請求項２に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき，更に検討する。
（１）本願補正発明
　本願補正発明は，本件補正後の請求項２に記載された，次のとおりのものと認める。（再掲）
「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のＳｉＣ基板と，
　前記ＳｉＣ基板の前記第一主面に形成され，前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層と，
　前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と，複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と，
　前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極と，
　前記ショットキー電極の表面に形成されたアノード電極と，
　前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと，
　前記ＳｉＣ基板の前記第二主面に形成されたカソード電極と，
　を備えた電力用半導体装置。」
（２）引用文献１の記載
　ア　引用文献１
　原査定の拒絶の理由に引用された，特開２０００−２６１００４号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（下線は当審で付加した。以下同じ。）
（ア）「【０００１】
【発明の属する技術分野】この発明は半導体装置に係わり，特に大電流通電型ショットキーバリアダイオードに関する。」
（イ）「【００１１】［第１の実施形態］図１（Ａ）は，この発明の第１の実施形態に係る
大電流通電型ショットキーバリアダイオード装置
【００１２】図１（Ａ），（Ｂ），（Ｃ）に示すように，ショットキーバリアダイオードペレット１０は，ベッド１１に配置されている。
ベッド１１は，たとえばショットキーバリアダイオードのカソード端子であり，ペレット１０のＮ
-
型シリコン領域１に電気的に接続される。
そのアノード端子であり，ペレット１０のデバイス電極４に，
【００１３】ペレット１０にはＮ-型シリコン領域１が形成されている。
Ｎ
-
型シリコン領域１にはストライプ状のＰ
+
型シリコン領域２が形成されている。Ｎ
-
型シリコン領域１，Ｐ
+
型シリコン領域２上には，シリコンにショットキー接触するメタルから成るショットキーバリアメタル層３が形成されている。ショットキーバリアメタル層３上には，ショットキーバリアメタルにオーミックコンタクトするメタルから成るデバイス電極４が形成されている。デバイス電極４には外部配線材料５が接続部６を介して接合されている。
【００１４】第１の実施形態において，
Ｐ
+
型シリコン領域２の形成間隔は，領域１３下を通過する部分を除き，間隔Ｗ
P1
である。間隔Ｗ
P1
は，Ｎ
-
型シリコン領域１とデバイス電極４とが逆バイアスされたときに空乏層がピンチオフする間隔である。
（ウ）「【００２１】［第３の実施形態］図４は，この発明の第３の実施形態に係る
大電流通電型ショットキーバリアダイオード装置
図４
に示す平面は，図１（Ｂ）に示す平面に相当する。
【００２２】図４に示すように，第３の実施形態は，Ｐ+型シリコン領域２の形状を変形させたもので，形状を，ストライプ状からドット状にしたものである。
ドット状のＰ
+
型シリコン領域２の形成間隔は，領域１３下で間隔Ｗ
P2
とされている。
【００２３】このような構造においても，ドット状のＰ+型シリコン領域２のうち，領域１３下における間隔が，間隔ＷP1よりも狭い間隔ＷP2である。このため，
領域１３下への電流サージの集中が緩和され，電流サージはデバイス電極３の全体に分散されるようになる。よって，第１，第２の実施形態と同様な効果を得ることができる。
（エ）図１（Ａ）より，
ペレット１０のＮ
-
型シリコン領域１の下面にベッド１１が設けられている
（オ）図１（Ａ）ないし（Ｃ）及び図４並びに前記（ウ）より，
「接続部６」は複数の「ドット状のＰ
+
型シリコン領域２」の一つの領域における水平方向の大きさより大きくなるように形成されている
　イ　引用発明１
　前記アより，引用文献１には，次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「Ｎ-型シリコン領域１に複数のドット状のＰ+型シリコン領域２が形成され，Ｎ-型シリコン領域１，Ｐ+型シリコン領域２上にショットキーバリアメタル層３が形成され，ショットキーバリアメタル層３上にアノード端子であるデバイス電極４が形成され，デバイス電極４には外部配線材料５が接続部６を介して接合されており，接続部６は複数のＰ+型シリコン領域２の一つの領域における水平方向の大きさより大きくなるように形成され，Ｎ-型シリコン領域１に電気的に接続され，Ｎ-型シリコン領域１の下面にカソード端子であるベッド１１が設けられている大電流通電型ショットキーバリアダイオード装置。」
（３）引用文献２の記載
　ア　引用文献２
　原査定の拒絶の理由に引用された，特開２００２−３１４０９９号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
（ア）「【０００４】このため，
半導体材料に炭化珪素を用いたショットキーダイオード
炭化珪素がワイドバンドギャップ半導体であることから，ショットキー電極のバリアハイトを高く設定することができ，高耐圧化に有利である。また，アバランシェ降伏による臨界電界が高いので，炭化珪素内の不純物濃度を高くでき，シリコンと比べて，同じ耐圧で導通時の損失を２桁低減できる。
（イ）「【００２０】
【発明の実施の形態】（第１実施形態）図１に，本発明の一実施形態を適用した
ショットキーダイオード
【００２１】図１に示すように，
高濃度にｎ型不純物がドーピングされた炭化珪素からなるｎ
+
型基板１の上に，ｎ
+
型基板１よりも低濃度にｎ型不純物がドーピングされたｎ
-
型エピ層２が形成され，このｎ
-
型エピ層２の表層部には複数のｐ型拡散層３が形成されている。
【００２２】また，ｎ-型エピ層２の表面には酸化膜４が備えられていると共に，この酸化膜４に形成されたコンタクトホールを介して各ｐ型拡散層３及びｎ-型エピ層２と電気的に接続されたショットキー電極５が備えられている。そして，
ｎ
+
型基板１の裏面側に，ｎ
+
型基板１とオーミック接触されたオーミック電極６が備えられ
【００２３】このように構成されたショットキーダイオードにおいては，
各ｐ型拡散層３の下部領域３ｂから伸びる空乏層によって各ｐ型拡散層３の間がピンチオフされることで，逆方向における電界緩和が成されるようになっている。
【００２４】このように，本実施形態の構成とすることで，逆方向の電界緩和効果を低下させることなく，順方向電圧の増加を図り，低オン抵抗化を図ることで損失を低減することができる。」
（ウ）「【００２５】続いて，図２，図３に，上記構成のショットキーダイオードの製造工程を示し，これらの図に従って本実施形態におけるショットキーダイオードの製造方法を説明する。
・・・
【００２７】その後，ＬＴＯ膜１０をマスクとして，
ｐ型不純物であるＢ（ボロン）を高エネルギーでイオン注入することで，ｐ型拡散層３のうちの下部領域３ｂを１×１０
19
ｃｍ
-3
の不純物濃度で形成する。
・・・
【００２９】〔図２（ｂ）に示す工程〕再び，ＬＴＯ膜１０をマスクとして
ｐ型不純物であるＡｌ（アルミニウム）を低エネルギーかつ高ドーズ量でイオン注入することで，ｐ型拡散層３のうちの上部領域３ａを１×１０
20
ｃｍ
-3
の不純物濃度で形成する。
・・・
【００３３】このような製造方法によれば，Ａｌを不純物として上部領域３ａを形成しているおり，Ａｌの固溶限が高くＡｌを高濃度に注入できるため，ショットキー電極５とｐ型拡散層３とがオーミック接合となるようにできる。このため，スイッチング時の局所的な電界集中が起こらないようにすることも可能である。参考として，図４に，Ｂ単独でｐ型拡散層３を形成した場合と表面側をＡｌとした場合それぞれにおけるＴＬＭの電圧−電流特性を調べた結果を示す。この図に示されるように，表面側をＡｌとすることによりショットキー電極５とｐ型拡散層３とがオーミック接触となるようにできることが分かる。
【００３４】また，Ａｌを高ドーズ量で注入することで，Ａｌが注入された領域がアモルファス化され，その領域においてＢの拡散が抑制されるため，正確に図１に示す構成のショットキーダイオードを得ることができる。
【００３５】また，
ｐ型拡散層３をＡｌ単独で形成しようとすると，ｐ型拡散層３の接合深さが得られないが，Ａｌと共にＢを用いることにより接合深さを得られるようにすることができる。
Ａｌだとイオン注入時の欠陥による逆方向漏れ電流の増加が懸念されるが，Ｂによって下部領域３ｂを形成しているため，漏れ電流の増加を抑制することができる。
　イ　引用発明２
　前記アより，引用文献２には，次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「高濃度にｎ型不純物がドーピングされた炭化珪素からなるｎ+型基板１の上に，ｎ+型基板１よりも低濃度にｎ型不純物がドーピングされたｎ-型エピ層２が形成され，このｎ-型エピ層２の表層部には複数のｐ型拡散層３が形成され，ｎ+型基板１の裏面側に，ｎ+型基板１とオーミック接触されたオーミック電極６が備えられているショットキーダイオードにおいて，ｐ型不純物であるＢ（ボロン）を高エネルギーでイオン注入することで，ｐ型拡散層３のうちの下部領域３ｂを１×１０19ｃｍ-3の不純物濃度で形成し，ｐ型不純物であるＡｌ（アルミニウム）を低エネルギーかつ高ドーズ量でイオン注入することで，ｐ型拡散層３のうちの上部領域３ａを１×１０20ｃｍ-3の不純物濃度で形成すること。」
（４）本願補正発明と引用発明１との対比
　ア　引用発明１の「Ｎ-型シリコン領域１」は，「アノード端子であるデバイス電極４」に印加される電圧によってキャリアがドリフトする領域であるから，本願補正発明の「前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層」と「第一導電型のドリフト層」という点で共通する。
　イ　引用発明１の「複数のドット状のＰ+型シリコン領域２」は，「Ｎ-型シリコン領域１に形成される」から，前記アを考慮すると，本願補正発明の「前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と，複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域」と，下記相違点２を除いて，「前記ドリフト層の内部に形成された第二導電型の第二の半導体領域を有する複数の第二導電型の半導体領域」という点で共通する。
　ウ　引用発明１の「ショットキーバリアメタル層３」は，「Ｎ-型シリコン領域１，Ｐ+型シリコン領域２上に」形成されるものであり，また，「シリコンにショットキー接触するメタルから成る」（前記（２）ア（イ）【００１３】）から，「Ｎ-型シリコン領域１」とショットキー接続するものである。一方，導電型と不純物濃度が異なれば半導体領域のフェルミ準位が異なるから，「Ｐ+型シリコン領域２」とはショットキー接触するとはいえず，「Ｐ+型シリコン領域２」が高い不純物濃度を持つこと，「Ｐ+型シリコン領域２」は「Ｎ-型シリコン領域１とデバイス電極４とが逆バイアスされたときに空乏層がピンチオフ」するように設計されており（前記（２）ア（イ）【００１４】），「Ｐ+型シリコン領域２」と「Ｎ-型シリコン領域１」との間のＰＮ接合から空乏層が有効に広がるには，逆バイアスが印加されるデバイス電極４から「Ｐ+型シリコン領域２」へ続く経路には空乏層が形成されないように設計されること，から，「ショットキーバリアメタル層３」は「Ｐ+型シリコン領域２」とオーミック接続していると認められる。すると，引用発明１の「ショットキーバリアメタル層３」は，本願補正発明の「前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極」を満たす。
　エ　引用発明１の「ショットキーバリアメタル層３上に」形成された「アノード端子であるデバイス電極４」は，本願補正発明の「前記ショットキー電極の表面に形成されたアノード電極」に相当する。
　オ　引用発明１の「接続部６」は「デバイス電極４」に接合されており，「接続部６は複数のＰ+型シリコン領域２の一つの領域における水平方向の大きさより大きくなるように形成され」ているから，本願補正発明の「前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンド」と，下記相違点３を除いて，「前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成された接続部」という点で，共通する。
　カ　引用発明１の「カソード端子であるベッド１１」は，下記相違点１を除いて，本願補正発明の「カソード電極」に相当する。
　キ　引用発明１の「大電流通電型ショットキーバリアダイオード装置」は，下記相違点１ないし３を除いて，本願補正発明の「電力用半導体装置」に相当する。
　ク　すると，本願補正発明と引用発明１とは，下記ケの点で一致し，下記コの点で相違すると認められる。
　ケ　一致点
「第一導電型のドリフト層と，
　前記ドリフト層の内部に形成された第二導電型の第二の半導体領域を有する複数の第二導電型の半導体領域と，
　前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極と，
　前記ショットキー電極の表面に形成されたアノード電極と，
　前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成された接続部と，
　カソード電極と，
　を備えた電力用半導体装置。」
　コ　相違点
（ア）相違点１
　本願補正発明では，「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のＳｉＣ基板」を備え，「ドリフト層」が「前記ＳｉＣ基板の前記第一主面に形成され，前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層」であり，「カソード電極」が「前記ＳｉＣ基板の前記第二主面に形成された」ものであるのに対し，引用発明１では，「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のＳｉＣ基板」を備えず，「ドリフト層」及び「カソード電極」が前記のようになっていない点。
（イ）相違点２
　本願補正発明では，「半導体領域」が「複数の第二導電型の第一の半導体領域」を有し，「第二の半導体領域」が「複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い」のに対し，引用発明１では，前記のようになっていない点。
（ウ）相違点３
　本願補正発明では「接続部」が「ファーストボンド」であるのに対し，引用発明１では「接続部」が「ファーストボンド」であるか不明である点。
（５）相違点についての検討
　ア　まず，相違点１及び相違点２について検討する。
　引用文献２に記載されている（前記（３）ア（ア））ように，半導体材料に炭化珪素を用いたショットキーバリアダイオードは，高耐圧化に有利で導通時の損失を低減できるから，引用発明１の「大電流通電型ショットキーバリアダイオード装置」において半導体材料を炭化珪素とすることは，強く動機づけられる。
　よって，引用発明１において引用発明２の「高濃度にｎ型不純物がドーピングされた炭化珪素からなるｎ+型基板１の上に，ｎ+型基板１よりも低濃度にｎ型不純物がドーピングされたｎ-型エピ層２が形成され，このｎ-型エピ層２の表層部には複数のｐ型拡散層３が形成され，ｎ+型基板１の裏面側に，ｎ+型基板１とオーミック接触されたオーミック電極６が備えられているショットキーダイオード」の構成を採用することは，当業者が容易に想到することである。
　その際に，引用発明１では「Ｎ-型シリコン領域１に複数のドット状のＰ+型シリコン領域２が形成され」ていたところ，「Ｎ-型シリコン領域１」に代えて引用発明２の「ｎ-型エピ層２」が採用されるから，ここにｐ型拡散層３を形成するためには炭化珪素結晶に不純物を拡散しなくてはならず，十分な接合深さを得ること，及びイオン注入時の欠陥による漏れ電流を抑制すること（前記（３）ア（ウ）【００３５】）が必要になるから，引用発明２における炭化珪素への不純物拡散である「ｐ型不純物であるＢ（ボロン）を高エネルギーでイオン注入することで，ｐ型拡散層３のうちの下部領域３ｂを１×１０19ｃｍ-3の不純物濃度で形成し，ｐ型不純物であるＡｌ（アルミニウム）を低エネルギーかつ高ドーズ量でイオン注入することで，ｐ型拡散層３のうちの上部領域３ａを１×１０20ｃｍ-3の不純物濃度で形成すること」も合わせて採用することは，当業者が設計にあたり容易になし得ることである。
　してみると，引用発明１において引用発明２を採用することにより，相違点１及び２に係る構成を得ることは，当業者が容易になし得ることである。
　イ　また，相違点３について検討すると，デバイス電極を接続する際に外部配線材料としてボンディングワイヤを用いることは周知であり，引用発明１における外部配線材料として具体的にボンディングワイヤを用い，したがって「接続部」を「ファーストボンド」で構成することは，当業者が容易になし得ることである。
（６）本願補正発明の効果について
　本願補正発明における「サージ電流による素子破壊が抑制され，逆バイアスが加えられた場合のリーク電流が少ない」という効果（本願明細書【００１１】）は，引用発明１（前記（２）ア（ウ）【００２３】）及び引用発明２（前記（３）ア（ウ）【００３５】）の効果の寄せ集めにすぎず，当業者が予測できる程度のもので，格別なものではない。
　なお，本願明細書（【００２４】）には「サージ電流が流れる場合，当初はショットキー界面に電流が流れる。電流の増加と共にダイオード両端電圧（アノード電極５，カソード電極３間電圧）は増加し，やがてｐｎダイオードが動作する電圧を超え，ｐ領域８を経由して，ｐｎダイオード部分にも電流が流れるようになる。ショットキーダイオードは中央部に形成されたｐ領域８（およびｐ＋領域９）とエピタキシャル層１によるバイポーラ動作を行うことになる。」と記載されているが，引用発明１においても，サージ電流による電圧降下が，「Ｐ+型シリコン領域２」と「Ｎ-型シリコン領域１」とからなるＰＮ接合の順方向動作電圧を超える場合には，両者の間にバイポーラ動作が行われるから，この意味においても，本願補正発明の効果は，当業者が予測できる程度のものである。
（７）まとめ
　本願補正発明は，引用文献１及び２に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
３　むすび 
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明の特許性の有無について
１　本願発明について 
　本願の請求項２に係る発明（以下，「本願発明」という。）は，平成２８年４月１９日にされた手続補正により補正された特許請求の範囲の請求項１に記載された，次のとおりのものと認める。
「第一導電型のＳｉＣ基板と，
　前記ＳｉＣ基板の第一主面に形成され，前記ＳｉＣ基板よりも不純物濃度の低い第一導電型でＳｉＣのドリフト層と，
　前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と，複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と，
　前記ドリフト層の表面に形成され，第一導電型の前記ドリフト層とショットキー接続し，前記半導体領域とオーミック接続するショットキー電極と，
　前記ショットキー電極の表面に形成されたアノード電極と，
　前記アノード電極の表面に，複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと，
　前記ＳｉＣ基板の前記第一主面に対向する第二主面に形成されたカソード電極と，
　を備えた電力用半導体装置。」
２　引用発明１及び２
　引用発明１及び２は，それぞれ，前記第２の２（２）及び（３）のとおりである。
３　判断
　本願発明は，本願補正発明の「ＳｉＣ基板」についての「第一の主面と前記第一の主面に対向する第二の主面を有する」という発明特定事項を削除し，これに整合するように「第一主面」及び「第二主面」の記載を変更したものである。
　そうすると，本願発明にさらに前記発明特定事項を付加したものに相当する本願補正発明が，前記第２の２のとおり，引用文献１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，本願発明も同様に，引用文献１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
４　まとめ
　以上のとおり，本願発明は，引用文献１及び２に記載された発明に基づいて当業者が容易に発明することができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　
第４　結言 
　したがって，本願の請求項２に係る発明は，特許法第２９条第２項の規定により，特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
　
　よって，結論のとおり審決する。