【事件の表示】
　特願２０１４−　　　７９４「情報記録装置，情報処理装置，情報記録方法，及び情報記録プログラム」拒絶査定不服審判事件〔平成２７年　７月１６日出願公開，特開２０１５−１３００２３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　
　本件審判請求に係る出願（以下，「本願」という。）は，平成２６年１月７日の出願であって，その手続の経緯は以下のとおりである。
　
　　平成２６年　１月　７日　　　：出願審査請求書の提出
　　平成２７年　１月２０日付け　：拒絶理由の通知
　　平成２７年　３月２３日　　　：意見書，手続補正書の提出
　　平成２７年　８月２４日付け　：拒絶査定　
　　平成２７年１１月　５日　　　：審判請求書，手続補正書の提出
　　平成２８年　１月２０日　　　：前置報告　
　
　
第２　平成２７年１１月５日付けの手続補正についての補正却下の決定　 
　
 ［補正却下の決定の結論］ 
　
　平成２７年１１月５日付けの手続補正を却下する。
　
 ［理由］ 
　
 １　補正の内容
　
　平成２７年１１月５日付けの手続補正（以下，「本件補正」という。）の内容は，平成２７年３月２３日付けの手続補正により補正された特許請求の範囲の請求項１乃至８の記載
　
「【請求項１】
　情報処理装置による書き込みが可能な共有メモリ手段と，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により前記共有メモリ手段に書き込まれた前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得する情報取得手段とを備えることを特徴とする情報記録装置。
　　【請求項２】
　前記情報取得手段は，前記情報処理装置に指示して前記情報処理装置が有するＣＰＵ（Central Processing Unit）の内部状態またはプログラムの実行履歴を示す情報を更に取得することを特徴とする請求項１に記載の情報記録装置。
　　【請求項３】
　前記動作に関する情報は，前記情報処理装置のハードウェアの初期化を行うプログラムの動作記録であることを特徴とする請求項１又は２に記載の情報記録装置。
　　【請求項４】
　前記障害検出手段は，前記障害の発生として，前記情報処理装置のＢＩＯＳのストールを検出することを特徴とする請求項１乃至３のいずれか１項に記載の情報記録装置。
　　【請求項５】
　前記障害検出手段は，前記障害の発生として，前記情報処理装置のＢＩＯＳからのリセット指示を検出することを特徴とする請求項１乃至４のいずれか１項に記載の情報記録装置。
　　【請求項６】
　ＣＰＵと，
　メモリと，
　Ｉ／Ｏと，
　前記Ｉ／Ｏを介した書き込みが可能な共有メモリ手段，障害の発生を前記Ｉ／Ｏを介して検出する障害検出手段，及び前記共有メモリ手段に書き込まれた，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む動作情報を前記Ｉ／Ｏを介して取得する情報取得手段を有する情報記録装置と，を備えることを特徴とする情報処理装置。
　　【請求項７】
　情報処理装置における障害の発生を検出し，
　前記情報処理装置により共有メモリに書き込まれた前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得することを特徴とする情報記録方法。
　　【請求項８】
　情報処理装置による書き込みが可能な共有メモリを備えた情報記録装置が備えるコンピュータを，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により共有メモリに書き込まれた前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得する情報取得手段と，して機能させるための情報記録プログラム。」（以下，この特許請求の範囲に記載された請求項を「補正前の請求項」という。）
　
を，
　
「　【請求項１】
　情報処理装置による書き込みが可能な共有メモリ手段と，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により前記共有メモリ手段に
常時
，
　　【請求項２】
　前記情報取得手段は，前記情報処理装置に指示して前記情報処理装置が有するＣＰＵ（Central Processing Unit）の内部状態またはプログラムの実行履歴を示す情報を更に取得することを特徴とする請求項１に記載の情報記録装置。
　　【請求項３】
　前記動作に関する情報は，前記情報処理装置のハードウェアの初期化を行うプログラムの動作記録であることを特徴とする請求項１又は２に記載の情報記録装置。
　　【請求項４】
　前記障害検出手段は，前記障害の発生として，前記情報処理装置のＢＩＯＳのストールを検出する
ことを特徴とする請求項１乃至３のいずれか１項に記載の情報記録装置。
　　【請求項５】
　前記障害検出手段は，前記障害の発生として，前記情報処理装置のＢＩＯＳからのリセット指示を検出することを特徴とする請求項１乃至４のいずれか１項に記載の情報記録装置。
　　【請求項６】
　ＣＰＵと，
　メモリと，
　Ｉ／Ｏと，
　前記Ｉ／Ｏを介した書き込みが可能な共有メモリ手段，障害の発生を前記Ｉ／Ｏを介して検出する障害検出手段，及び前記共有メモリ手段に常時書き込まれた，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む動作情報を前記Ｉ／Ｏを介して取得する情報取得手段を有する情報記録装置と，を備えることを特徴とする情報処理装置。
　　【請求項７】
　情報処理装置における障害の発生を検出し，
　前記情報処理装置により共有メモリに
常時
，
　　【請求項８】
　情報処理装置による書き込みが可能な共有メモリを備えた情報記録装置が備えるコンピュータを，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により共有メモリに
常時
，
に補正するものである。
（１）補正事項の整理
　補正前の請求項１，７及び８が補正後の請求項１，７及び８に対応することは明らかであり，以下の補正事項よりなるものである。
＜補正事項＞
　補正前の請求項１，７及び８の「情報処理装置により前記共有メモリ手段に書き込まれた前記情報処理装置が実行した処理の履歴」を補正後の請求項１，７及び８の「情報処理装置により前記共有メモリ手段に
常時
，
２　新規事項要件
　請求人が，前記審判請求書において「この補正は出願当初明細書の段落[００５２]，［００５３］，図３等に基づくものです。」と主張している点を踏まえて検討すると，本願明細書には「【００５２】情報処理装置２００上のプログラムは，適宜，共有メモリ１３０に動作情報を書き込む（ステップＳ８１−８２）。【００５３】共有メモリには，動作情報が書き込まれる（ステップＳ９１−９２）。」と記載されているに過ぎず，「適宜，共有メモリ１３０に動作情報を書き込む」と記載されているものの，「常時」という文言が存在せず，「共有メモリに常時書き込まれた，情報処理装置の処理の履歴」という直接的な表現はない。また，図３において，「情報処理装置」が「動作情報を共有メモリに記録」（Ｓ８１−Ｓ８２）することと「共有メモリ」が「動作情報を更新される」（Ｓ９１ーＳ９２）こととが順次行うことが示されている。このことから，「情報処理装置」が「動作情報」（情報処理装置の処理の履歴）を「共有メモリ」へ適宜書き込むことについて，「情報処理装置」が動作している時に，動作情報を書き込まない態様を記載されていないことから，常に書き込むことが示唆されていると解せる。
　ここで，「情報処理装置」が動作していないときに「動作情報」（情報処理装置の処理の履歴）を書き込むことが記載されていないものの，「動作情報」（情報処理装置の処理の履歴）は「情報処理装置」が動作している場合にのみ発生することが明らかであるので，動作している状態で常に動作情報を適宜書き込むことを「常時書き込む」という表現にしたと解するとすると，「共有メモリに常時書き込まれた，情報処理装置の処理の履歴」とする補正事項は，当初明細書に記載した事項の範囲内と認められる。
　すなわち，本件補正は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてなされており，特許法第１７条の２第３項の規定に適合している。
　また，本件補正は，特別な技術的特徴を変更（シフト補正）をしようとするものではなく，特許法第１７条の２第４項の規定に適合している。　
　
３　目的要件
　本件補正は，上記「１　補正の内容」のとおり本件審判の請求と同時にする補正であり，特許請求の範囲について補正をしようとするものであるから，本件補正が，特許法第１７条の２第５項の規定を満たすものであるか否か，すなわち，本件補正が，特許法第１７条の２第５項に規定する請求項の削除，特許請求の範囲の減縮（特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって，その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る），誤記の訂正，或いは，明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る）の何れかを目的としたものであるかについて，以下に検討する。
（１）補正事項について
　補正事項は，補正前の請求項の「情報処理装置により前記共有メモリ手段に書き込まれた前記情報処理装置が実行した処理の履歴」に「常時」という限定事項を追加して「情報処理装置により前記共有メモリ手段に
常時
，
　したがって，上記補正事項は限定的減縮を目的とするものであるから，本件補正は，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当すると言えることから，特許法第１７条の２第５項の規定に適合するものである。
　
４　独立特許要件
　本件補正は，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮（限定的減縮）を目的とする上記補正事項を含むものである。そこで，限定的減縮を目的として補正された補正後の請求項１に記載された発明（以下，「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）以下に検討する。　
　
（１）本件補正発明
　本件補正発明は，上記平成２７年１１月５日付けの手続補正により補正された特許請求の範囲，明細書及び図面の記載からみて，その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。　
「情報処理装置による書き込みが可能な共有メモリ手段と，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により前記共有メモリ手段に常時書き込まれた，前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得する情報取得手段とを備えることを特徴とする情報記録装置。」
　
（２）引用文献及び参考文献
（２−１）引用文献１に記載された技術的事項
　本願の出願前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２７年１月２０日付けの拒絶理由通知において引用された，特開２０１１−２５８０３２号公報（平成２３年１２月２２日出願公開，以下，「引用文献１」という。）には，以下の技術的事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。）
　
Ａ「【要約】
【課題】
２４時間連続して動作できる情報処理装置を提供する
【解決手段】メインＣＰＵによりＯＳが実行されると，ＯＳの動作中，第１所定時間毎に，リセット信号が第１ＷＤＴ回路１６Ａへ出力され，アプリケーションが実行されると，アプリケーションの動作中，第２所定時間毎にリセット信号が，第２ＷＤＴ回路１６Ｂへ出力される。第１ＷＤＴ回路１６Ａまたは第２ＷＤＴ回路１６Ｂにおいて，タイマー時間前に前記リセット信号が入力されずに，タイムアウトすると，サブＣＰＵ１７は，まずメインＣＰＵへ通常の割り込み処理をかけ，割り込み処理をかけても，正常にOSが終了しない場合，メインＣＰＵをリセットし，さらにメインＣＰＵがリセット回路２０のリセット信号に応答せず，リセットがかからない場合，メインＣＰＵへ供給している電源を一旦オフにし，再度供給する（再起動する）。
（中略）
【００１３】
　上記構成によれば，
コントローラは，ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認すると，ＰＯＳＴコードをログ保存用記憶装置に記憶し，メインＣＰＵを再起動する。これにより，情報処理装置の再起動を実現でき
Ｂ「【００１６】
　以下，本発明の実施の形態を図面に基づいて説明する。
　図１は本発明の実施の形態における情報処理装置のシステム構成図であり，情報処理装置（ＰＣ）１０は，メインＣＰＵ１１と，リッチＯＳ（以下，ＯＳと略す），ドライバソフト，およびアプリケーションソフトが予め記憶されたＨＤＤ（メイン記憶装置の一例）１２と，ＢＩＯＳが記憶されたＢＩＯＳ−ＲＯＭ（ＢＩＯＳ記憶装置の一例）１３と，システム電源１４と，
電源管理機能部１５，タイマー時間を調整可能な２つのＷＤＴ回路１６（第１ＷＤＴ回路１６Ａと第２ＷＤＴ回路１６Ｂ）およびサブＣＰＵ１７を有するＥＣ（Embedded Controller；コントローラの一例）１８
ログデータ等が記録され，記録されたデータがバックアップ電源（例えば，電気二重層コンデンサ）により消失しないように保護されているフラッシュ・メモリ（不揮発性メモリ；ログ保存用記憶装置の一例）１９
「メインＣＰＵ１１」
　前記メインＣＰＵ１１は，次の主機能を有している。
【００１７】
　・ＥＣ１８を介してシステム電源１４より電源が供給されると，ＢＩＯＳ−ＲＯＭ１３に記憶されたＢＩＯＳにより起動制御（周辺デバイス２１が最低限動作でき，さらにＯＳが最低限動作できるようにする初期処理）を実行し，
ＢＩＯＳの実行時に，ＰＯＳＴ（Power On Self Test）終了毎に，ＥＣ１８へ，第１ＷＤＴ回路１６Ａ（１つのＷＤＴ回路の一例）へのリセット信号と，ＰＯＳＴコードを出力
Ｃ「【００２０】
　ａ．ＢＩＯＳの異常発生時の処理機能
　（１）
システム電源１４より電源が供給されると（ＢＩＯＳの実行が開始されると），第１ＷＤＴ回路１６Ａのタイムカウントを開始させ
（中略）
【００２６】
　上記構成による作用を，図２に示すフローチャートにしたがって説明する。
ステップ−１（電源投入時の初期動作）
　ＥＣ１８（電源管理機能部１５）は，システム電源１４より電源が供給されると，メインＣＰＵ１１，ＨＤＤ１２および周辺デバイス２１ヘ電源を供給し，これと同時にサブＣＰＵ１７は，第１ＷＤＴ回路１６Ａのタイムカウントを開始する（タイマーをスタートさせる）。なお，この第１ＷＤＴ回路１６Ａのタイマー時間は，ＢＩＯＳの処理時間（一つのＰＯＳＴコードを出力するまでの処理時間）に十分な時間である，５秒〜１０秒を設定
する。
ステップ−２（ＢＩＯＳ動作）
　メインＣＰＵ１１は，ＥＣ１８を介してシステム電源１４より電源が供給されると，ＢＩＯＳ−ＲＯＭ１３に格納されたＢＩＯＳによる起動制御を実行する。このとき，1つのＰＯＳＴの実行終了毎に，ＥＣ１８の第１ＷＤＴ回路１６Ａへリセット信号を出力し，ＥＣ１８のサブＣＰＵ１７へＰＯＳＴコードを出力する。そして，ＰＯＳＴの一通りの処理が終了すると，ＰＯＳＴコードとして“ＦＦ”を出力する。
ステップ−３（ＥＣ１８におけるＢＩＯＳ暴走時の割り込み処理）
　
ＢＩＯＳの実行中，第１ＷＤＴ回路１６Ａへのリセット信号を入力せずに，第１ＷＤＴ回路１６Ａがタイムアウトすると，第１ＷＤＴ回路１６ＡはサブＣＰＵ１７に割り込みをかけ（タイムアウト信号を出力し）
サブＣＰＵ１７は，該タイムアウト信号を入力すると，メインＣＰＵ１１より入力していたＰＯＳＴコードをフラッシュ・メモリ１９に記憶
（中略）
【００２８】
　サブＣＰＵ１７は，ＰＯＳＴコード“ＦＦ”を監視し，“ＦＦ”を検知したときＢＩＯＳによる起動制御が無事終わったと判断し，ＯＳ用に第１ＷＤＴ回路１６Ａを再スタートする（タイムカウントを実行する）。なお，このときの第１ＷＤＴ回路１６Ａのタイマー時間は，ＯＳが立ち上がるのに十分な時間，Ｗｉｎｄｏｗｓ（登録商標）であれば５分〜１０分間程度を設定する。また第２ＷＤＴ回路１６Ｂをスタートする（タイムカウントを実行する）。
ステップ−４（ＯＳ動作）
　メインＣＰＵ１１は，ＢＩＯＳによる起動制御を終了すると，ＨＤＤ１２に格納されたＯＳを起動する。このＯＳの動作中，所定時間毎に，第１ＷＤＴ回路１６Ａへリセット信号を出力する。このとき，ＯＳにより，第１ＷＤＴ回路１６Ａのタイマー時間を設定することが好ましい。
ステップ−５（アプリケーション動作）
　メインＣＰＵ１１は，ＯＳを起動すると，ＨＤＤ１２に格納されたアプリケーションを起動する。このアプリケーションの動作中，所定時間毎に，第２ＷＤＴ回路１６Ｂへリセット信号を出力する。
ステップ−６（ＥＣ１８におけるＯＳまたはアプリケーション暴走時の処理）
　サブＣＰＵ１７は，ＯＳが暴走して，第１ＷＤＴ回路１６Ａのタイムアウトを検出すると，メインＣＰＵ１１に上記割り込み処理をかける。またアプリケーションが暴走して，第２ＷＤＴ回路１６Ｂのタイムアウトを検出すると，メインＣＰＵ１１へ上記割り込み信号（ＮＭＩ信号，ＳＣＩ信号，ＳＭＩ信号）を順に出力して同様に割り込み処理をかける。
ステップ−７（メインＣＰＵ１１におけるＯＳまたはアプリケーション暴走時の割り込み処理）
　メインＣＰＵ１１は，サブＣＰＵ１７より割り込み信号を入力すると，割り込み処理を実行する（割り込みプログラムを実行する）。この割り込みプログラムは，ログデータをＨＤＤ１２に保存し，ＯＳの通常正常ルーチンに則り，再起動をかける。ステップ−１へ戻る。
ステップ−８（ＥＣ１８におけるＯＳ正常処理不可能時の処理）
　サブＣＰＵ１７は，ステップ−７において割り込み処理をかけても，正常にＯＳが終了しない場合（ＰＯＳＴコードでＯＳの終了を確認できない場合），リセット回路２０にリセット信号を出力し，メインＣＰＵ１１をリセットし，ＰＣ１０全体のリセット処理を実行し，再起動させる。その際，
サブＣＰＵ１７は
その際にログデータをフラッシュ・メモリ１９に保存する
【００２９】
　メインＣＰＵ１１がリセット回路２０のリセット信号に応答せず，リセットがかからず，再起動を検知できない場合，
サブＣＰＵ１７は
この際にも，ログデータをフラッシュ・メモリ１９に保存する。また，この際には，メインＣＰＵ１１がリセット信号に非応答であった情報もフラッシュ・メモリ１９に保存される
「ＢＩＯＳ停止時の処理」
　上記ステップ−２とステップ−３の動作を図３を参照しながら，詳細に説明する。」
Ｄ「【００３０】
　図３（ａ）に示すように，
メインＣＰＵ１１によりＢＩＯＳが実行されると，一連のＰＯＳＴが実行され，１つのＰＯＳＴの実行終了毎に，第１ＷＤＴ回路１６Ａへリセット信号が出力され，ＰＯＳＴコードがＥＣ１８へ出力
第１ＷＤＴ回路１６Ａでは，予め設定されたタイマー時間前に前記リセット信号が入力されると，カウント値はリセットされ，再カウントを開始
【００３１】
　
タイマー時間前に前記リセット信号が入力されずに，タイムアウトし，サブＣＰＵ１７へタイムアウト信号が出力
（中略）
【００３４】
　以上のように，
ＥＣ１８のサブＣＰＵ１７は，第１ＷＤＴ回路１６Ａのタイムアウトにより，システム起動時にＢＩＯＳの停止を確認すると，ＰＯＳＴコードをフラッシュ・メモリ１９に記憶し，メインＣＰＵ１１をリセットし，さらにリセットがかからないときメインＣＰＵ１１を再起動することにより，ＯＳ起動前においてＰＣ１０の再起動を実現でき，さらにシステムのＰＯＳＴコード（起動ログ）を詳細に記録することでトラブル発生時の原因追求処理を実現できる
「ＯＳ停止時またはアプリケーション停止時の処理」
　上記ステップ−４〜ステップ−８の動作を図４を参照しながら，詳細に説明する。」
　
（２−２）引用文献２に記載されている技術的事項　
　本願の出願前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２７年１月２０日付けの拒絶理由通知において引用された，特開２０１１−１５９１３６号公報（平成２３年８月１８日出願公開，以下，「引用文献２」という。）には，関連する図面とともに，以下の技術的事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。）
　
Ｅ「【００４１】
　
第２動作ログ記録部６１は，定期的に，自身（メインコア３１）の動作ログを共有メモリー２２のメインコア用動作ログ保存領域４５に記録する
（中略）
【００４９】
　そして，
メインコア３１の異常を検出したサブコア３２は
共有メモリー２２の相互監視用領域４１に記録した後，当該相互監視用領域４１に記録した情報をフラッシュＲＯＭ２３にコピーする（Ｓ１１）。その後，サブコア３２は，リセットレジスター３３によるリセット処理を行う（Ｓ１２）。これにより，プリンター１の再起動が実行される
　
（２−３）引用文献３に記載されている技術的事項　
　本願の出願前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２７年１月２０日付けの拒絶理由通知において引用された，特開平５−３３４１３８号公報（平成５年１２月１７日出願公開，以下，「引用文献３」という。）には，関連する図面とともに，以下の技術的事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。）
Ｆ「【０００９】設定が完了すると，図２中のの処理で，保守情報管理プログラム４は，レベルが変更された３つのプログラムに対して，管理テーブル５に登録されているプログラム番号を参照して，プロセス間通信で，それぞれのプログラムにメッセージを連絡する(ステップ34)。メッセージの内容は，図２中のプロセス間通信メッセージ１６の取得設定レベル＝Ｘ(１７で示されている)を送信する。
これを受信した通信管理プログラム１１は，図２中のの処理で，取得情報テーブル１５で示すレベル＝３の保守情報の取得を開始するため，レベル＝２，すなわち，全レイヤのシーケンスと送受信データを取得することを示す保守情報取得コマンドを実行し，更に，レベル＝３(関数とプロセスのトレースを取得する)の保守情報を取得するコマンドを実行する。レベル＝３では，プログラムの不良を見極められるに十分な保守情報を取得する。同様に，ウィンドウプログラム１２，オンラインプログラム１３も，指定されたレベル＝２の保守情報を取得開始する。次に，それぞれのプログラムは，図２中のの処理で，プロセス間通信メッセージ１６の取得開始完了のメッセージ１９を，保守情報取得管理プログラム４に通知する(ステップ35)
（２−４）引用文献４に記載されている技術的事項
　本願の出願前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２７年１月２０日付けの拒絶理由通知において引用された，特開２００３−２２２０１号公報（平成１５年１月２４日出願公開，以下，「引用文献４」という。）には，関連する図面とともに，以下の技術的事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。）
Ｇ「【００１２】
【発明の実施の形態】以下，この発明の実施の一形態を説明する。
実施の形態１.図１はオブジェクト指向プログラムで記述されたプログラム構造であり，図において１は全体プログラムである。この図に示すように，全体プログラム１は，機能レベル，モジュールレベル，オブジェクトレベル，及び関数レベルからなる階層構造になっている。すなわち，
各機能はその下位レベルであるモジュールで構成され，各モジュールはその下位レベルであるオブジェクトで構成され，各オブジェクトはその下位レベルである関数で構成されている
（中略）
【００１５】次に動作について説明する。図３（ａ）はプログラム実行を示すフローチャートであり，まず，ログオブジェクトコール要求があるかを判断し（ステップＳＴ１），ＮＯの場合はリターンへ移行し，ＹＥＳの場合はデバッグ文に付与されたレベル情報（識別情報）で示される階層と設定された階層とが一致すると，デバッグ文を実行して実行結果を階層構造のログデータとして記憶手段に出力するログオブジェクトログ取得実行（ステップＳＴ２）を行ってリターンへ移行する。
図３（ｂ）はログ取得実行を示すフローチャートであり，ログデータの取得（ステップＳＴ６），ログデータにレベル情報を付加（ステップＳＴ７）し，ログデータを出力（ステップＳＴ３）してリターンへ移行する
（２−５）参考文献に記載されている技術的事項
　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となった，特開２００９−５９１１２号公報（平成２１年３月１９日出願公開，以下，「参考文献１」という。）には，関連する図面とともに，以下の技術的事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。）
　
Ｈ「【００６５】
　次に，図２（ｄ）及び（ｅ）を参照して，ログ収集システム１の通常時とログ収集時の動作の流れについてを説明する。
図２（ｄ）は，ログ収集システム１の通常時における動作の流れを示すシーケンスチャートであり
ログ収集システム１の通常時とは，ＰＣ１１及びプリンタ１０ａの電源がオンされ，一般的な処理がなされているときであり
【００６６】
　まず，
通常時では，図２（ｄ）に示すように，ＰＣ１１において，アプリケーションプログラム４４ｃが各周辺装置に対して制御信号やデータの送受信を行うと，そのアプリケーションプログラム４４ｃはＰＣログを生成し，ログフォルダ４４ｅ内に周辺装置毎に用意されたＰＣログファイルにそのＰＣログを追加する（１）。また，それと並行して，プリンタ１０ａでは，ログ作成プログラム２１ａがプリンタ１０ａの動作に関するログを生成し，生成したすべてのログを詳細ログとして詳細ログ領域２３ａに記憶する（２）。また，詳細ログのうち警告ログとエラーログとを簡易ログとして，簡易ログ領域２２ａに記憶する
（３）引用発明
　引用文献１に記載されている事項を検討する。
ア　上記Ａに「２４時間連続して動作できる情報処理装置を提供する」と記載されていることから，引用文献１には「２４時間連続して動作できる情報処理装置」が記載されていると認められる。
イ　上記Ａに「コントローラは，ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認すると，ＰＯＳＴコードをログ保存用記憶装置に記憶し，メインＣＰＵを再起動する。これにより，情報処理装置の再起動を実現でき」と記載され，上記Ｄに「ＥＣ１８のサブＣＰＵ１７は，第１ＷＤＴ回路１６Ａのタイムアウトにより，システム起動時にＢＩＯＳの停止を確認すると，ＰＯＳＴコードをフラッシュ・メモリ１９に記憶し，メインＣＰＵ１１をリセットし，さらにリセットがかからないときメインＣＰＵ１１を再起動することにより，ＯＳ起動前においてＰＣ１０の再起動を実現でき，さらにシステムのＰＯＳＴコード（起動ログ）を詳細に記録することでトラブル発生時の原因追求処理を実現できる」と記載されていることから，引用文献１には「ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認し，ＰＯＳＴコード（起動ログ）をログ保存用記録装置に記憶し，メインＣＰＵを再起動し，これにより，情報処理装置を再起動するコントローラ」が記載されているといえる。また，上記Ｂに「フラッシュ・メモリ（不揮発性メモリ；ログ保存用記憶装置の一例）１９」と記載されていることから，引用文献１の「ログ保存用記憶装置」と「フラッシュメモリ」は「フラッシュメモリ（ログ保存用記憶装置）」と表現できる。
　そうすると，引用文献１には「ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認し，ＰＯＳＴコード（起動ログ）をフラッシュメモリ（ログ保存用記憶装置）に記憶し，メインＣＰＵを再起動し，これより情報処理装置を再起動するコントローラ」が記載されていると認められる。
ウ　上記Ｂに「ログデータ等が記録され，記録されたデータがバックアップ電源（例えば，電気二重層コンデンサ）により消失しないように保護されているフラッシュ・メモリ（不揮発性メモリ；ログ保存用記憶装置の一例）１９」と記載され，上記Ｃに「サブＣＰＵ１７は，該タイムアウト信号を入力すると，メインＣＰＵ１１より入力していたＰＯＳＴコードをフラッシュ・メモリ１９に記憶」と記載されいることから，引用文献１には「メインＣＰＵより入力していたＰＯＳＴコード（起動ログ）を記録するフラッシュメモリ（ログ保存用記憶装置）」が記載されていると認められる。
エ　上記Ｃに「システム電源１４より電源が供給されると（ＢＩＯＳの実行が開始されると），第１ＷＤＴ回路１６Ａのタイムカウントを開始させ」と記載されていることから，引用文献１には電源が供給されると「タイムカウントを開始するＷＤＴ回路」が記載されているといえる。
　また，上記Ｂに「タイマー時間を調整可能な２つのＷＤＴ回路１６（第１ＷＤＴ回路１６Ａと第２ＷＤＴ回路１６Ｂ）」と記載され，上記Ｃに「ＢＩＯＳの実行中，第１ＷＤＴ回路１６Ａへのリセット信号を入力せずに，第１ＷＤＴ回路１６Ａがタイムアウトすると，第１ＷＤＴ回路１６ＡはサブＣＰＵ１７に割り込みをかけ（タイムアウト信号を出力し）」と記載され，上記Ｄに「第１ＷＤＴ回路１６Ａでは，予め設定されたタイマー時間前に前記リセット信号が入力されると，カウント値はリセットされ，再カウントを開始する。（中略） タイマー時間前に前記リセット信号が入力されずに，タイムアウトし，サブＣＰＵ１７へタイムアウト信号が出力される」と記載されていることから，引用文献１には「タイマー時間前にリセット信号が入力されないと，タイムアウト信号を出力するＷＤＴ回路」が記載されているといえる。そうすると，引用文献１には「タイムカウントを開始し，タイマー時間前にリセット信号が入力されないと，タイムアウト信号を出力するＷＤＴ回路」が記載されていると認められる。
オ　上記Ｂに「電源管理機能部１５，タイマー時間を調整可能な２つのＷＤＴ回路１６（第１ＷＤＴ回路１６Ａと第２ＷＤＴ回路１６Ｂ）およびサブＣＰＵ１７を有するＥＣ（Embedded Controller；コントローラの一例）１８」と記載され，同じく上記Ｂに「ＢＩＯＳの実行時に，ＰＯＳＴ（Power On Self Test）終了毎に，ＥＣ１８へ，第１ＷＤＴ回路１６Ａ（１つのＷＤＴ回路の一例）へのリセット信号と，ＰＯＳＴコードを出力」と記載され，上記Ｄに「メインＣＰＵ１１によりＢＩＯＳが実行されると，一連のＰＯＳＴが実行され，１つのＰＯＳＴの実行終了毎に，第１ＷＤＴ回路１６Ａへリセット信号が出力」と記載されていることから，引用文献１には「メインＣＰＵによりＢＩＯＳ実行時にＰＯＳＴ終了毎にＷＤＴ回路へのリセット信号と，ＰＯＳＴコード（起動ログ）を出力されるＥＣ（コントローラ）」が記載されていると認められる。
カ　上記Ｃに「サブＣＰＵ１７は，該タイムアウト信号を入力すると，メインＣＰＵより入力していたＰＯＳＴコードをフラッシュ・メモリ１９に記憶」と記載され，同じく上記Ｃに「サブＣＰＵ１７は（中略）その際にログデータをフラッシュメモリ１９に保存する」と記載され，同じく上記Ｃに「サグＣＰＵ１７は，（中略）この際にも，ログデータをフラッシュ・メモリ１９に保存する。また，この際には，メインＣＰＵ１１がリセット信号に非応答であった情報もフラッシュ・メモリ１９に保存される」と記載されていることから，サブＣＰＵはＥＣ（コントローラ）の一部である。また，「その際」や「この際」に「ログデータ」又は「ＣＰＵ１１がリセット信号に非応答であった情報」をフラッシュメモリに保存するということは，フラッシュ・メモリに適宜保存しているといえる。そうすると，引用文献１には「ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報をフラッシュメモリ（ログ保存用記憶装置）に適宜保存するＥＣ（コントローラ）」が記載されていると認められる。
　
キ　以上，ア乃至カで示した事項から，引用文献１には，次の発明（以下，「引用発明」という。）が記載されているものと認める。
「２４時間連続して動作できる情報処理装置であって，
　ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認し，ＰＯＳＴコード（起動ログ）をフラッシュメモリ（ログ保存用記憶装置）に記憶し，メインＣＰＵを再起動し，これにより情報処理装置を再起動するコントローラと，
　メインＣＰＵより入力していたＰＯＳＴコード（起動ログ）を記録するフラッシュメモリ（ログ保存用記憶装置）と，
　タイムカウントを開始し，タイマー時間前にリセット信号が入力されないと，タイムアウト信号を出力するＷＤＴ回路と，
　メインＣＰＵによりＢＩＯＳ実行時にＰＯＳＴ終了毎にＷＤＴ回路へのリセット信号と，ＰＯＳＴコード（起動ログ）を出力されるＥＣ（コントローラ）と，
　ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報をフラッシュメモリ（ログ保存用記憶装置）に適宜保存するＥＣ（コントローラ）と
を備える情報処理装置。」
（４）対比
　本件補正発明と引用発明とを対比する。
（ア）引用発明の「情報処理装置」はメインＣＰＵにより起動され，メインＣＰＵが再起動することにより再起動されるので，本件補正発明の「情報処理装置」に対応し，引用発明の「コントローラ」はメインＣＰＵのＰＯＳＴコード（起動ログ），ログデータ等をフラッシュメモリ（ログ保存用記憶装置）に記録するので，本件補正発明の「情報記録装置」に対応する。
（イ）引用発明の「メインＣＰＵより入力していたＰＯＳＴコード（起動ログ）を記録するフラッシュメモリ（ログ保存用記憶装置）」と本件補正発明の「情報処理装置による書き込みが可能な共有メモリ手段」とを対比すると，引用発明の「フラッシュメモリ（ログ保存用記憶装置）」は，メインＣＰＵより入力していたＰＯＳＴコード（起動ログ）を記録するので，情報処理装置により書き込み可能といえる。そうすると，後述する点で相違するものの，両者は“情報処理装置による書き込みが可能なメモリ手段”という点で一致している。
（ウ）引用発明の「タイムカウントを開始し，タイマー時間前にリセット信号が入力されないと，タイムアウト信号を出力するＷＤＴ回路」と本件補正発明の「前記情報処理装置における障害の発生を検出する障害検出手段」とを対比すると，「タイムアウト信号を出力するＷＤＴ回路」は，「ＷＤＴ回路のタイムアウトにより，システム起動時にＢＩＯＳの停止を確認」することから，情報処理装置における障害の発生の検出をするといえるので，両者に実質的な差異はない。
（エ）引用発明の「メインＣＰＵによりＢＯＩＳの実行時にＰＯＳＴ終了毎にＰＯＳＴコード（起動ログ）を出力されるＥＣ（コントローラ）と，ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報をフラッシュメモリに保存するＥＣ（コントローラ）」と本件補正発明の「前記情報処理装置により前記共有メモリ手段に常時書き込まれた，前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得する情報取得手段」とを対比すると，引用発明の「ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報」は「情報処理装置の実行した処理の履歴」といえ，情報処理装置の動作情報といえるので，本件補正発明の「情報処理装置が実行した処理の履歴」及び「動作情報」に相当する。引用発明の「ＥＣ（コントローラ）」は，メインＣＰＵよりＰＯＳＴコード（起動ログ）が出力されるので，本件補正発明の「動作情報を取得する情報取得手段」に相当する。また，引用発明の「ＥＣ（コントローラ」は「２４時間連続して動作できる情報処理装置」を課題として「ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報」を「フラッシュメモリに適宜保存する」ことから，本件補正発明の「共有メモリ手段に常時書き込まれた」ことと，“メモリ手段に常時書き込まれた”点で一致する。そうすると，後述する点で相違するものの，両者は“前記情報処理装置により前記メモリ手段に常時書き込まれた，前記情報処理装置が実行した処理の履歴を示し，処理の履歴を示す動作情報を含む，動作情報を取得する情報取得手段”という点で一致している。
　
（オ）以上から，本件補正発明と引用発明とは，以下の点で一致し，また，以下の点で相違する。
　
＜一致点＞ 
「情報処理装置による書き込みが可能なメモリ手段と，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により前記メモリ手段に常時書き込まれた，前記情報処理装置が実行した処理の履歴を示し，処理の履歴を示す動作情報を含む，動作情報を取得する情報取得手段とを備えることを特徴とする情報記録装置。」
　
＜相違点１＞
　「メモリ手段」に関し，本件補正発明では「共有メモリ手段」を備えているのに対して，引用発明ではそのように特定されていない点。
＜相違点２＞
　「処理の履歴を示す動作情報」に関し，本件補正発明では「機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む」のに対して，引用発明ではそのように特定されていない点。
（５）当審の判断
　上記相違点１乃至２について検討する。
　
ア　相違点１について
　引用文献２（上記Ｅ参照）には「第２動作ログ記録部６１は，定期的に，自身（メインコア３１）の動作ログを共有メモリー２２のメインコア用動作ログ保存領域４５に記録する。（中略）メインコア３１の異常を検出したサブコア３２は（中略）共有メモリー２２の相互監視用領域４１に記録した後，当該相互監視用領域４１に記録した情報をフラッシュＲＯＭ２３にコピーする（Ｓ１１）。その後，サブコア３２は，リセットレジスター３３によるリセット処理を行う（Ｓ１２）。これにより，プリンター１の再起動が実行される」と記載されているように，メインコアの動作ログを共有メモリに記録し，共有メモリに記録された情報を異常が発生した場合に利用することは周知技術に過ぎず，これを引用発明のメモリ手段に用いることは当業者が容易に想到しうることである。
　よって，相違点１は格別なものではない。
イ　相違点２について
　引用文献３（上記Ｆ参照）に「これを受信した通信管理プログラム１１は，図２中のの処理で，取得情報テーブル１５で示すレベル＝３の保守情報の取得を開始するため，レベル＝２，すなわち，全レイヤのシーケンスと送受信データを取得することを示す保守情報取得コマンドを実行し，更に，レベル＝３(関数とプロセスのトレースを取得する)の保守情報を取得するコマンドを実行する。レベル＝３では，プログラムの不良を見極められるに十分な保守情報を取得する。同様に，ウィンドウプログラム１２，オンラインプログラム１３も，指定されたレベル＝２の保守情報を取得開始する。次に，それぞれのプログラムは，図２中のの処理で，プロセス間通信メッセージ１６の取得開始完了のメッセージ１９を，保守情報取得管理プログラム４に通知する(ステップ35)」と記載され，引用文献４（上記Ｇ参照）に「各機能はその下位レベルであるモジュールで構成され，各モジュールはその下位レベルであるオブジェクトで構成され，各オブジェクトはその下位レベルである関数で構成されている（中略）図３（ｂ）はログ取得実行を示すフローチャートであり，ログデータの取得（ステップＳＴ６），ログデータにレベル情報を付加（ステップＳＴ７）し，ログデータを出力（ステップＳＴ３）してリターンへ移行する。」と記載されているように，情報処理装置が実行した処理の履歴を示す，動作情報に関し，機能単位のログ（第一の動作情報）とそれより詳細な関数単位のログ（第２の動作情報）として取得することは周知技術に過ぎず，これを引用発明に適用することは当業者が容易に想到しうることである。
　よって，相違点２は格別なものではない。
ウ　請求人の主張について
　請求人は，審判請求書において「採取レベルの設定が行われた後に複数の粒度のログが常時採取されることと，常時，複数の粒度のログが採取されることとは異なります。」と主張している。
　しかし，本件補正発明には「メモリ手段に常時書き込まれた，情報処理装置が実行した処理の履歴」と特定されているに過ぎず，「情報処理が実行した処理の履歴」を「メモリ手段に常時書き込む」という態様は，引用発明の「ＰＯＳＴコード（起動ログ），ログデータ又はメインＣＰＵがリセット信号の非応答であった情報をフラッシュメモリ（ログ保存用記憶装置）に保存する」という態様もメモリ手段に常時書き込むという点で実質的な差異がない。
　また，本件補正発明には「機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報」と特定されているものの，「第１の動作情報」と「第２の動作情報」とに常時複数の粒度のログを採取するための技術的な特徴が特定されておらず，本願明細書（段落【００５１】ー【００５４】，図３）の記載を参酌しても，「情報処理装置が動作情報を共有メモリに記録（Ｓ８１−Ｓ８２）」と「共有メモリが動作情報を更新される（Ｓ９１−Ｓ９２）」が「障害発生を検出（Ｓ１２）」の前に行われるに過ぎず，障害発生前の何らかの期間にわたってログを記録する態様も含まれると解せるので，「採取レベルの設定が行われた後に複数の粒度のログが常時採取されること」も「採取レベルの設定が行われた後」においては「常時，複数の粒度のログを採取する」態様も含むと解せる。
　仮に，「常時，複数の粒度のログが採取されること」を相違点と認定したとしても，例えば，上記相違点２について，「処理の履歴を示す動作情報」に関し，本件補正発明では「常時書き込まれた」「機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む」点を相違点２’として認定したとしても，
　参考文献１（上記Ｈ参照）に「図２（ｄ）は，ログ収集システム１の通常時における動作の流れを示すシーケンスチャートであり（中略）ログ収集システム１の通常時とは，ＰＣ１１及びプリンタ１０ａの電源がオンされ，一般的な処理がなされているときであり（中略）通常時では，図２（ｄ）に示すように，ＰＣ１１において，アプリケーションプログラム４４ｃが各周辺装置に対して制御信号やデータの送受信を行うと，そのアプリケーションプログラム４４ｃはＰＣログを生成し，ログフォルダ４４ｅ内に周辺装置毎に用意されたＰＣログファイルにそのＰＣログを追加する（１）。また，それと並行して，プリンタ１０ａでは，ログ作成プログラム２１ａがプリンタ１０ａの動作に関するログを生成し，生成したすべてのログを詳細ログとして詳細ログ領域２３ａに記憶する（２）。また，詳細ログのうち警告ログとエラーログとを簡易ログとして，簡易ログ領域２２ａに記憶する」と記載されているように，通常時において，動作に関するログを生成し，簡易ログ（第１の動作情報）と詳細ログ（第２の動作情報）との両方を常に記録することは周知技術に過ぎず，常時，複数の粒度のログが採取されることも周知技術に過ぎない。これを，引用発明に適用することは当業者が適宜なし得ることであり，格別の困難性が認められない。よって，相違点２’は格別なものではない。
　したがって，請求人の主張は採用できない。
　
エ　小括
　上記で検討したごとく，相違点１乃至２に係る構成は当業者が容易に想到し得たものであり，そして，これらの相違点を総合的に勘案しても，本件補正発明の奏する作用効果は，上記引用発明及び当該技術分野の周知技術の奏する作用効果から予測される範囲内のものにすぎず，格別顕著なものということはできない。
　したがって，本件補正発明は，上記引用発明及び当該技術分野の周知技術に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができない。
　
５　補正却下の決定のむすび
　上記「４　独立特許要件」で指摘したとおり，補正後の請求項１に記載された発明は，特許出願の際独立して特許を受けることができるものではないから，本件補正は特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　よって，上記補正却下の決定の結論のとおり決定する。
　
　
第３　本願発明について
１　本願発明 
　平成２７年１１月５日付けの手続補正は上記のとおり却下されたので，補正後の請求項１に対応する補正前の請求項１に係る発明（以下，「本願発明」という。）は，平成２７年３月２３日付けの手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定される，以下のとおり
のものである。
　
「情報処理装置による書き込みが可能な共有メモリ手段と，
　前記情報処理装置における障害の発生を検出する障害検出手段と，
　前記情報処理装置により前記共有メモリ手段に書き込まれた前記情報処理装置が実行した処理の履歴を示し，機能単位での処理の履歴を示す第１の動作情報及び機能が細分化された単位での処理の履歴を示す第２の動作情報を含む，動作情報を取得する情報取得手段とを備えることを特徴とする情報記録装置。」　
　
２　引用文献に記載されている技術的事項及び引用発明 
　原査定の拒絶の理由に引用された，引用発明は，前記「第２　平成２７年１１月５日付けの手続補正についての補正却下の決定」の「４　独立特許要件」の「（２）引用文献及び参考文献」及び「（３）引用発明」に記載したとおりである。
　
３　対比・判断  
　本願発明は，前記「第２　平成２７年１１月５日付けの手続補正についての補正却下の決定」の「４　独立特許要件」で検討した本件補正発明の発明特定事項である「情報処理装置により前記共有メモリ手段に常時書き込まれた，前記情報処理装置が実行した処理の履歴」から「常時」の限定事項を削除したものである。
　そうすると，本願発明の発明特定事項を全て含む本件補正発明が，前記「第２　平成２７年１１月５日付けの手続補正についての補正却下の決定」の「４　独立特許要件」の「（２）引用文献及び参考文献」乃至「（５）当審の判断」に記載したとおり，引用発明及び当該技術分野の周知技術に基づいて当業者が容易に発明をすることができたものであるから，上記特定の限定を省いた本願発明も同様の理由により，引用発明及び当該技術分野の周知技術に基づいて，当業者が容易に発明をすることができたものである。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができないものであるから，その余の請求項に係る発明について検討するまでもなく，本願は拒絶すべきものである。 
　
　よって，結論のとおり審決する。