【事件の表示】
　特願２０１２−２０８５０５「サイリスタ変換器」拒絶査定不服審判事件〔平成２６年　４月１０日出願公開、特開２０１４−　６４４０５、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　
　本願は、平成２４年９月２１日の出願であって、平成２７年８月２５日付けで拒絶理由が通知され、同年１０月１９日に意見書が提出されたが、平成２８年３月１０日付けで拒絶査定がなされ、これに対し、平成２８年６月１５日に拒絶査定不服審判の請求がなされると同時に手続補正がなされたものである。
第２　原査定の概要
　原査定（平成２８年３月１０日付け拒絶査定）の概要は次のとおりである。
１．本願の請求項１、２に係る発明は、以下の引用文献１−２に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであり、特許法第２９条第２項の規定により特許を受けることができない。　
　　　　　　　　　　　　　＜引用文献等一覧＞
１.特開２００６−７４８８８号公報
２.特公昭５３−３３４５９号公報
第３　審判請求時の補正について
　
　審判請求時の補正は、請求項１を削除し、補正前の請求項２を限定し請求項１としたものであり、特許法第１７条の２第３項から第６項までの要件に違反しているものとは認められない。
　そして、「第４　本願発明」から「第６　当審の判断」までに示すように、補正後の請求項１に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　
　本願請求項１に係る発明（以下、「本願発明」という。）は、平成２８年６月１５日付けの手続補正で補正された特許請求の範囲の請求項１に記載された事項により特定される発明であり、以下のとおりの発明である。
　
「【請求項１】
　複数のサイリスタバルブモジュールのそれぞれは、複数のサイリスタが直列接続してなり、前記複数のサイリスタバルブモジュールが直列接続して構成されたサイリスタバルブを備えたサイリスタ変換器において、
　少なくとも一部の前記各サイリスタバルブモジュールは、
　前記サイリスタバルブモジュールを構成する前記複数のサイリスタのうち、一番目に大きい逆回復電荷の第１のサイリスタ及び二番目に大きい逆回復電荷の第２のサイリスタが物理的に隣接して配置され、
　前記第１のサイリスタの逆電圧を検出する第１の逆電圧検出回路と、
　前記第２のサイリスタの逆電圧を検出し、前記第１の逆電圧検出回路の予備となる第２の逆電圧検出回路とを含むこと
を特徴とするサイリスタ変換器。」
　
第５　引用例、引用発明等
　原査定の拒絶の理由に引用された特開２００６−７４８８８号公報（以下、「引用例」という。）には、次の記載がある。（下線は当審において付加した。）
　　
（ａ）「【技術分野】
【０００１】
　
この発明は、複数のサイリスタを直列接続してなるサイリスタバルブに対して、特に系統事故などによりターンオフ後の余裕角が不足した場合に確実にサイリスタを保護するゲート信号を出力できるゲート制御装置に関する
（ｂ）「【０００３】
　従来のゲート制御装置の課題について説明するため、
図７に特許文献１の第４図の回路を論理回路で構成した例を示す
逆電圧検出手段ＩＶは直列接続されたｎ個のサイリスタのうち、逆回復電荷量の多いサイリスタから順に４個（ここでは仮に４個で説明する）のサイリスタ
　第１フリップフロップ１００は特許文献１の第４図のフリップフロップＦＦとは別のものである。
【０００４】　・・・中略・・・・
【０００５】  ・・・中略・・・・
【０００６】
  この保護ロジックは、図７の点弧余裕角検出タイマーＴの設定時間をサイリスタがターンオフできる時間（Ｔ０）より長く設定し、逆電圧時間がＴ０より短い素子があって、ＲＶ信号がＴ０より早い時点で変化しても、フリップフロップＦＦのリセットを遅らせ、ＦＶ信号が入力されればゲート信号を出せるようにしておくことで実現している。なお、
逆電圧を検出するサイリスタとしてはＳ１〜Ｓｎの中で逆回復電荷量の最も大きい素子（逆電圧印加時間がアーム内で最も短い素子）を代表素子として選択するなどの回路構成が用いられることが多い
【０００７】
　以下、
実施の形態の説明を含めて、理解を助けるため、サイリスタはＳ１〜Ｓｎまで逆回復電荷量の多い順に（逆電圧印加時間がアーム内で短い素子の順に）並んでいるものとし、Ｓ１〜Ｓ４を代表として選択した
　図８は系統電圧に大きな歪みがある場合の従来装置の動作を説明する波形説明図である。図中、ＩＶ１はアーム中で逆回復電荷量（以下Ｑｒｒとも言う）が最大の素子(Ｓ１)の逆電圧検出信号（ＩＶ検出信号）を示し、ＩＶ２は２番目にＱｒｒの大きい素子(Ｓ２)のＩＶ検出信号を示す。
　ＦＶ１はＳ１素子の順電圧検出信号（ＦＶ検出信号）。ＦＶ２はＳ２素子のＦＶ検出信号を示す。
  たとえば、図８に示すようにターンオフ直後（図中（２）で示すタイミング）のバルブＰＮ間に図示（３）と（５）のタイミングで高周波の電圧変動が重畳したとする。このような場合、図中の（１）〜（９）の時点で、以下のような動作となる。」（３頁３６−４頁３９行）
（ｃ）「【００１４】
実施の形態１．
　以下、この発明の実施の形態１を図１〜図３に基づいて説明する。
　
図１はサイリスタバルブとゲート制御装置の接続関係、及びゲート制御装置の構成を示すブロック図である
　
図１においてＳ１〜Ｓｎは直列接続されサイリスタバルブを構成する複数個のサイリスタ、Ｐ、Ｎは直列接続された複数のサイリスタバルブの両端の端子、Ｒ１〜ＲｎとＣｌ〜Ｃｎはサイリスタの分担電圧を均等化するため各サイリスタに並列に接続された抵抗とコンデンサ、ＲＶはサイリスタに逆電圧が印加されたことを検出する逆電圧検出手段（特許文献１ではＩＶと呼ばれている）である。ＦＶはサイリスタに順電圧が印加されたことを検出する順電圧検出手段、Ｔは逆電圧検出手段の出力である逆電圧信号（ＲＶ信号）が入力され入力が「Ｈ」状態である期間だけ計時動作しリセット信号により計時をゼロにリセットするリセット付き点弧余裕角検出タイマ（以下、点弧余裕角検出タイマという）である
　
ＣＣはサイリスタバルブの導通指令を出力する導通制御回路、ＦＦは前記導通指令によりセットされ前記タイマーの出力信号でリセットされるフリップフロップ、ＡＮＤは前記フリップフロップの状態信号と順電圧検出手段の出力信号とのＡＮＤをとるＡＮＤ回路、  ＯＳはＡＮＤ回路の立上りで所定時間（以下、ＴＧとする）のゲート信号を出力するワンショット回路、ＥＯは前記ゲート信号を光信号に変換し光ファイバーＬＧ１〜ＬＧｎを介してサイリスタＳ１〜Ｓｎのゲートに与える変換回路である
　
図１の回路構成要素は前述の特許文献１の第４図の構成要素と同種の要素を用いている
【００１５】
　フリップフロップＦＦはセット優先であり、セット信号が入力されている期間はセット状態を継続し、前記セット信号が無い条件でリセット信号が入力された時にリセット状態に移行する。
　図２は図１の順電圧検出手段ＦＶおよび逆電圧検出手段ＲＶを含むゲート制御装置の構成をより具体的に示したものである。図２に示す回路から導通制御回路ＣＣを除いた部分は本発明に言うゲート信号出力回路である。
　
順電圧検出手段ＦＶは直列接続されたｎ個のサイリスタＳ１〜Ｓｎに順電圧が印加されたことを示すサイリスタ順電圧信号ＦＶ１〜ＦＶｎを入力し、これらの全信号のＯＲ条件で順電圧信号（以下ＦＶ信号）を出力するＯＲ回路で構成されている
逆電圧検出手段ＲＶは直列接続されたｎ個のサイリスタのうち、逆回復電荷量の多いサイリスタから順に４個（後述するが４個に限定はしない）のサイリスタを選び、それらのサイリスタに逆電圧が印加されたことを示すサイリスタ逆電圧信号ＲＶ１〜ＲＶ４を入力し、これらのいずれかが立ち上がった時点でセットし、これらのいずれかが立ち下がった時点でリセットするリセット優先の第１フリップフロップ１００で構成し、第１フリップフロップ１００の状態信号を逆電圧信号（以下ＲＶ信号）として出力する
　上記（ｂ）の段落【０００３】の記載によれば、図７は、特許文献１の第４図ものであって、「逆電圧検出手段」には、直列接続されたｎ個のサイリスタのうち、逆回復電荷量の多いサイリスタから順に４個（ここでは仮に４個で説明する）のサイリスタが選ばれ、さらに、【０００７】に記載によれば、実施の形態の説明を含めて、サイリスタはＳ１〜Ｓｎまで逆回復電荷量の多い順に（逆電圧印加時間がアーム内で短い素子の順に）並んでいるので、「逆電圧検出手段」に接続される４個のサイリスタは、逆回復電荷量の多い順に並んでいるといえる。
　そして、上記（ｃ）の段落【００１４】には、図１の回路構成要素は前述の特許文献１の第４図の構成要素と同種の要素を用いているものであると記載されていることから、図１〜図３に示される「実施の形態１．」においても、サイリスタＳ１〜Ｓｎまで逆回復電荷量の多い順に（逆電圧印加時間がアーム内で短い素子の順に）並んでおり、「逆電圧検出手段」に接続される４個のサイリスタは、逆回復電荷量の多い順に並んだ４個が選ばれると、認められる。
　以上総合すると、引用例には、以下の発明（以下、「引用発明」という。）が記載されているといえる。
 
〈引用発明〉
 
「逆回復電荷量の多い順に（逆電圧印加時間がアーム内で短い素子の順に）並んだ複数個のサイリスタＳ１〜Ｓｎが直列接続されて構成されるサイリスタバルブと、
　前記サイリスタバルブの両端の端子Ｐ、Ｎと、
　前記サイリスタの分担電圧を均等化するため各サイリスタに並列に接続された抵抗Ｒ１〜ＲｎとコンデンサＣｌ〜Ｃｎと、
　前記サイリスタに逆電圧が印加されたことを検出する逆電圧検出手段ＲＶと、
　前記サイリスタに順電圧が印加されたことを検出する順電圧検出手段ＦＶと、
　前記逆電圧検出手段の出力である逆電圧信号が入力され入力が「Ｈ」状態である期間だけ計時動作しリセット信号により計時をゼロにリセットするリセット付き点弧余裕角検出タイマＴと、
　前記サイリスタバルブの導通指令を出力する導通制御回路ＣＣと
　前記導通指令によりセットされ前記タイマーの出力信号でリセットされるフリップフロップＦＦと、
　前記フリップフロップの状態信号と順電圧検出手段の順電圧信号とのＡＮＤをとるＡＮＤ回路ＡＮＤと、
　前記ＡＮＤ回路の立上りで所定時間（以下、ＴＧとする）のゲート信号を出力し、さらに、該出力（ゲート信号）をタイマーＴに接続して、ゲート信号によりタイマーをリセットするするワンショット回路ＯＳと、
　前記ゲート信号を光信号に変換し光ファイバーＬＧ１〜ＬＧnを介してサイリスタＳ１〜Ｓｎのゲートに与える変換回路ＥＯと、
　からなるゲート制御装置において、
　前記順電圧検出手段ＦＶは、直列接続されたｎ個のサイリスタＳ１〜Ｓｎに順電圧が印加されたことを示すサイリスタ順電圧信号ＦＶ１〜ＦＶｎを入力し、これらの全信号のＯＲ条件で前記順電圧信号を出力するＯＲ回路で構成され、
　前記逆電圧検出手段ＲＶは、直列接続されたｎ個のサイリスタのうち、逆回復電荷量の多いサイリスタから順に４個のサイリスタを選び、それらのサイリスタに逆電圧が印加されたことを示すサイリスタ逆電圧信号ＲＶ１〜ＲＶ４を入力し、これらのいずれかが立ち上がった時点でセットし、これらのいずれかが立ち下がった時点でリセットするリセット優先の第１フリップフロップ１００で構成し、第１フリップフロップ１００の状態信号を前記逆電圧信号として出力するものである、
　ゲート制御装置。」
第６　当審の判断
１対比
　本願発明と引用発明とを対比すると、次のことがいえる。
 
（ａ）引用発明の「サイリスタバルブ」は、「複数個のサイリスタＳ１〜Ｓｎが直列接続されて構成される」ものであるから、引用発明の「サイリスタバルブ」と、本願発明の「複数のサイリスタバルブモジュールのそれぞれは、複数のサイリスタが直列接続してなり、前記複数のサイリスタバルブモジュールが直列接続して構成されたサイリスタバルブ」とは、「複数のサイリスタが直列接続して構成されたサイリスタバルブ」の点で共通する。
　                
（ｂ）引用発明の「サイリスタＳ１〜Ｓｎ」は、「逆回復電荷量の多い順に（逆電圧印加時間がアーム内で短い素子の順に）並」んでいるので、引用発明の「サイリスタＳ１」、及び「サイリスタＳ２」は、本願発明の「一番目に大きい逆回復電荷の第１のサイリスタ」、及び「二番目に大きい逆回復電荷の第２のサイリスタ」に相当し、さらに、引用発明の「サイリスタＳ１」、及び「サイリスタＳ２」は、物理的に隣接して配置されているものと認められる。
（ｃ）引用発明の「逆電圧検出手段ＲＶ」は、「前記サイリスタに逆電圧が印加されたことを検出する」ものであって、「直列接続されたｎ個のサイリスタのうち、逆回復電荷量の多いサイリスタから順に４個のサイリスタを選び、それらのサイリスタに逆電圧が印加されたことを示すサイリスタ逆電圧信号ＲＶ１〜ＲＶ４を入力し、これらのいずれかが立ち上がった時点でセットし、これらのいずれかが立ち下がった時点でリセットするリセット優先の第１フリップフロップ１００で構成し、第１フリップフロップ１００の状態信号を前記逆電圧信号として出力するものであ」り、引用発明の「逆電圧検出手段ＲＶ」は、「サイリスタＳ１」〜「サイリスタＳ４」の逆電圧を検出していると認められるから、引用発明の「逆電圧検出手段ＲＶ」と、補正発明の「前記第１のサイリスタの逆電圧を検出する第１の逆電圧検出回路と、前記第２のサイリスタの逆電圧を検出し、前記第１の逆電圧検出回路の予備となる第２の逆電圧検出回路」とは、「前記第１のサイリスタ、及び前記第２のサイリスタのの逆電圧を検出する逆電圧検出回路」の点で共通する。
（ｄ）引用発明の「ゲート制御装置」は、本願発明の「サイリスタ変換器」に相当する。
　よって、本願発明と引用発明は、以下の点で一致、ないし相違している。
 
（一致点）
 
「複数のサイリスタが直列接続して構成されたサイリスタバルブを備えたサイリスタ変換器において、
　前記サイリスタバルブを構成する前記複数のサイリスタのうち、一番目に大きい逆回復電荷の第１のサイリスタ及び二番目に大きい逆回復電荷の第２のサイリスタが物理的に隣接して配置され、
　前記第１のサイリスタ、及び前記第２のサイリスタの逆電圧を検出する逆電圧検出回路とを含む
　サイリスタ変換器。」
 　
（相違点１）
　上記「サイリスタバルブ」が、本願発明では、「複数のサイリスタが直列接続してな」るそれぞれの「サイリスタバルブモジュール」を「複数」直列接続して構成されたものであり、「少なくとも一部のサイリスタバルブモジュール」に、「第１のサイリスタ」、「第２のサイリスタ」が配置され、「逆電圧検出回路」を含むのに対して、引用発明では、複数直列接続した「サイリスタバルブモジュール」で構成されておらず、「サイリスタＳ１」、「サイリスタＳ２」が配置され、「逆電圧検出手段ＲＶ」を含むのが、少なくとも一部の「サイリスタバルブモジュール」ではない点。
（相違点２）
　上記「逆電圧検出回路」が、本願発明では、「第１のサイリスタの逆電圧を検出する第１の逆電圧検出回路」と、「前記第２のサイリスタの逆電圧を検出し、前記第１の逆電圧検出回路の予備となる第２の逆電圧検出回路」からなるのに対して、引用発明では、逆回復電荷量の多いサイリスタ４個の少なくとも１つに逆電圧が印可されていることを検出する１つの「逆電圧検出手段ＲＶ」であって、予備となる逆電圧検出手段はない点。
２．相違点についての判断
 　 
　下の（ａ）〜（ｃ）に示す理由で、引用発明において相違点２に係る本願発明の構成を採用することは、当業者といえども容易に推考し得たこととはいえない。
  
（ａ）引用発明を開示する引用例には、引用発明において上記相違点２に係る本願発明の構成を採用することについての記載も、それを示唆する記載もない。
 
（ｂ）一般に、電力装置において、故障等に備えて本回路と同様の予備の回路を設けることは常套手段である。
　しかしながら、引用発明において「逆電圧検出手段ＲＶ」は、逆回復電荷が多い順に選択された「サイリスタＳ１」〜「サイリスタＳ４」の少なくとも１つの逆電圧の立ち上がり、及び、立ち下がりを検出するものであるから、「サイリスタＳ１」が故障した際に、代わりのサイリスタとして逆回復電荷が任意のものが選択されたとしても、「逆電圧検出手段ＲＶ」が検出を行う「サイリスタＳ１」〜「サイリスタＳ４」には、少なくとも逆回復電荷が１番目から３番目のものが含まれることになり、それらの少なくとも１つの逆電圧を検出できるのであるから、引用発明においては、「サイリスタＳ１」の故障のために、予備の電圧検出手段を設ける必要性は認められない。
　また、仮に、引用発明において、「逆電圧検出手段ＲＶ」の予備のために逆電圧検出手段を設けたとしても、該予備のための逆電圧検出手段としては、「逆電圧検出手段ＲＶ」と同様のものを設けることから、４つのサイリスタのいずれかの立ち上がり、及び、立ち下がりを検出するものとなり、結局、４つのサイリスタのいずれかの立ち上がり、及び、立ち下がりを検出する２つの逆電圧検出手段を有するものとなるから、サイリスタＳ１の逆電圧を検出する第１の逆電圧検出回路と、サイリスタＳ２の逆電圧を検出し、前記第１の逆電圧検出回路の予備となる第２の逆電圧検出回路を有するものでもない。
　したがって、引用発明において上記相違点２に係る本願発明の構成を採用することが当業者にとって容易であったとはいえない。
 
（ｃ）ほかに引用発明において上記相違点２に係る本願発明の構成を採用することが当業者にとって容易であったといえる根拠は見当たらない。
 
　したがって、その他の点について検討するまでもなく、本願発明は引用発明に基づいて、当業者にとって容易であったとはいえない。
　
第７　原査定について
　審判請求時の補正により、補正後の本願発明は「サイリスタバルブ」が、「複数のサイリスタが直列接続してな」る「複数のサイリスタバルブモジュール」を「直列接続して構成された」ものとしてさらに、「一番目に大きい逆回復電荷」の「サイリスタ」、及び、該「サイリスタ」に接続される「逆電圧回路」、「二番目に大きい逆回復電荷」の「サイリスタ」、及び、該「サイリスタ」に接続される「逆電圧回路」が、「少なくとも一部の前記サイリスタバルブモジュール」に含まれるものとなっており、当業者であっても、拒絶査定において引用された引用例に基づいて、容易に発明できたものとは認められない。したがって、原査定の理由１を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　
よって、結論のとおり審決する。