(57)【要約】      （修正有）【課題】固定電極に自由度の高い配線を可能とし、かつ、電極部の導電部を金属層として低インピーダンスを実現できる物理センサー及びその製造方法を提供すること。【解決手段】静電容量型加速度センサーは、固定部としての固定枠部１１０と、弾性変形部１３０と、可動錘部と、固定枠部に固定された固定電極部１５０ａと、可動錘部と一体的に移動する可動電極部１４０ａとを有する。固定電極部は、固定枠部から突出して形成された、シリコン層１０３、上部絶縁層１０５及び上部導体層１０６を含む第１積層構造体１０７と、第１積層構造体１０７の突出方向に沿う側面に形成された第１側面絶縁膜１５１と、第１側面絶縁膜上に形成された固定電極としての第１側面導体膜１４２と、第１積層構造体１０７の前記上部導体層１０６を含んで形成された、第１側面導体膜に電気的に接続されている第１接続電極部１５３とを有する。【選択図】図２
2011128132.tif 000002
【特許請求の範囲】
【請求項１】
固定部と、
弾性変形部と、
前記弾性変形部を介して前記固定部に連結された可動錘部と、
前記固定部から延出された固定腕部と、
前記可動錘部から延出され、且つ、前記固定腕部に対向して設けられた可動腕部と、を有し、
前記固定腕部および前記可動腕部は、半導体層上に上部絶縁層を積層した積層構造体であり、
前記固定腕部は、前記積層構造体の側面に設けられた第１側面絶縁膜と、
前記第１側面絶縁膜の表面に設けられた第１側面導体膜と、
前記上部絶縁層に設けられ、且つ、前記第１側面導体膜に電気的に接続された第１接続電極部と、を有し、
前記可動腕部は、前記積層構造体側面に設けられた第２側面絶縁膜と、
前記第２側面絶縁膜の表面に設けられた第２側面導体膜と、
前記上部絶縁層に設けられ、且つ、前記第２側面導体膜に電気的に接続された第２接続電極部と、を有し、
前記第１側面導体膜および前記第２側面導体膜は、互いに対向して配置されたことを特徴とする物理量センサー。
【請求項２】
請求項１に記載の物理量センサーであって、
前記固定部は、前記半導体層と前記上部絶縁層とを含み、
前記半導体層の前記上部絶縁層が設けられた面の反対側には中間層が設けられ、該中間層の前記半導体層側とは反対側の面に基板が設けられ、
前記基板と前記可動錘部との間、および前記基板と前記可動腕部との間には、空洞部が設けられたことを特徴とする物理量センサー。
【請求項３】
請求項２に記載の物理量センサーであって、
前記中間層は、前記上部絶縁層と材質が異なることを特徴とする物理量センサー。
【請求項４】
請求項１乃至３のいずれか一項に記載の物理量センサーであって、
前記上部絶縁層にはコンタクトホールが設けられ、
前記コンタクトホールの内底面には前記第１接続電極部が設けられ、
前記コンタクトホールを介して、前記第１接続電極部と前記第１側面導体膜とが接続されたことを特徴とする物理量センサー。
【請求項５】
請求項１乃至４のいずれか一項に記載の物理量センサーであって、
前記上部絶縁層にはコンタクトホールが設けられ、
前記コンタクトホールの内底面には前記第２接続電極部が設けられ、  
前記コンタクトホールを介して、前記第２接続電極部と前記第２側面導体膜とが接続されたことを特徴とする物理量センサー。
【請求項６】
請求項１乃至５のいずれか一項に記載の物理量センサーを搭載した電子機器。
【請求項７】
基板上に、中間層、半導体層、および上部絶縁層が積層された積層構造体を用意する工程と、
前記上部絶縁層に第１接続電極部および第２接続電極部を形成する工程と、
前記半導体層及び前記上部絶縁層を厚み方向に異方性エッチングして第１空洞部を形成し、前記第１空洞部により固定部、可動錘部、前記固定部と前記可動錘部とを連結する弾性変形部、前記固定部から延出する固定腕部、および前記可動錘部から延出する可動腕部を形成する工程と、
前記中間層を等方性エッチングして、前記基板と前記可動錘部との間、および前記基板と前記可動腕部との間に第２空洞部を形成する工程と、
前記固定腕部の側面に第１側面絶縁膜を形成し、且つ、前記可動腕部の側面に第２側面絶縁膜を形成する工程と、
前記第１側面絶縁膜の表面に第１側面導体膜を形成し、前記第２側面絶縁膜の表面に第２側面導体膜を形成し、前記第１接続電極部と前記第１側面導体膜とを電気的に接続する導体膜を形成し、前記第２接続電極部と前記第２側面導体膜とを電気的に接続する導体膜を形成する工程と、を有し、
前記第１側面導体膜および前記第２側面導体膜は、互いに対向して配置されることを特徴とする物理量センサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳセンサー（Micro Electro Mechanical Sensor:マイクロエレクトロメカニカルセンサー）等の物理量センサー、物理量センサーの製造方法、および、物理量センサーを備えた電子機器等に関する。
【背景技術】
【０００２】
半導体製造技術を用いて製造される物理量センサーとしての静電容量型のＭＥＭＳセンサーが、例えば、特許文献１に記載されている。このようなＭＥＭＳセンサーは、シリコン（Ｓｉ）により構成される構造体が用いられるのが一般的である。シリコンは絶縁材料ではないため、シリコンが連続している構成部分は電気的に導通してしまう。よって、容量検出のためには何らかの方法で電気的に分離する必要がある。
【０００３】
ＳＯＩ（シリコンオンインシュレーター）基板を使用すれば、構造体を構成する複数の部分の各々を電気的に独立させることが容易である（例えば、特許文献２参照）。また、通常のシリコン基板に、例えばトレンチアイソレーションを形成し、絶縁が必要な部分同士を電気的に分離する方法もある（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３０１６４０号公報
【特許文献２】特開２００７−１５００９８号公報
【特許文献３】特表２００２―５１０１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献２では、図１２に示すように、それぞれシリコン層にて形成された可動電極Ｄ１及び固定電極Ｄ２，Ｄ３は、ＳＯＩ基板の埋め込み絶縁層（埋め込み酸化膜）に到達するトレンチＴに囲まれて、固定部としての固定枠部Ｆから空間的及び電気的に分離されている。固定電極Ｄ２は、可動電極Ｄ１の一方向への移動に対して電極間ギャップが狭くなる側に設けられている。一方、固定電極Ｄ３は、可動電極Ｄ１の一方向の移動に対して、電極間ギャップが広くなる側に設けられている。固定電極Ｄ２，Ｄ３の配置は、固定電極Ｄ２，Ｄ３自体がそれぞれシリコン層で形成されているため、異種電位に設定できない。このために、可動電極Ｄ１を挟んだ片側に固定電極Ｄ２を、他の片側に固定電極Ｄ３を分離して配置しなければならない。よって、図１３のように、可動電極Ｄ１を挟んだ両側に、異種電位となる固定電極Ｄ２，Ｄ３の双方を配置することができない。このように、特許文献２に記載のＭＥＭＳセンサーは面積効率が非常に悪い配置となり、結果としてチップ面積が増大してしまう。また、特許文献２では、可動電極Ｄ１及び固定電極Ｄ２，Ｄ３はシリコン層であるので、たとえハイドープしても、抵抗値は金属に比べて劣り、インピーダンスが大きくなるという課題があった。さらに、特許文献３に記載のＭＥＭＳセンサーのように、シリコン基板にトレンチアイソレーションを設ける場合、ＭＥＭＳセンサーの製造工程が複雑化する虞があった。
【０００６】
本発明の幾つかの態様によれば、固定部と一体の固定電極が１種の電位に固定されない自由度の高い配線を可能とし、かつ、可動電極及び固定電極の双方の導電部を金属層として低インピーダンスを実現できるＭＥＭＳセンサー及びその製造方法を提供することができる。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る物理量センサーは、固定枠部と、弾性変形部と、前記弾性変形部を介して前記固定枠部に連結され、周囲に空洞部が形成された可動錘部と、前記固定枠部に固定された、容量素子の一方の電極である固定電極を含む固定電極部と、前記可動錘部と一体的に移動し、かつ前記固定電極部に対向して設けられる、前記容量素子の他方の電極である可動電極を含む可動電極部と、を有し、前記固定電極部は、前記固定枠部から突出して形成されたシリコン層、上部絶縁膜及び上部導体層を含む第１積層構造体と、前記第１積層構造体の、前記突出方向に沿う側面に形成された第１側面絶縁膜と、前記第１側面絶縁膜上に形成された、前記固定電極としての第１側面導体膜と、前記第１積層構造体の前記上部導電層を含んで形成された、前記第１側面導体膜に電気的に接続されている第１接続電極部と、を有し、前記可動電極部は、前記可動錘部から突出し、かつ前記固定電極部に対向するように形成された前記シリコン層、前記上部絶縁膜及び前記上部導電層を含む第２積層構造体と、前記第２積層構造体の、前記突出方向に沿う側面であって前記第１側面導体膜に対向する側面に形成された第２側面絶縁膜と、前記第２側面絶縁膜上に形成された、前記可動電極としての第２側面導体膜と、前記第２積層構造体の前記上部導電層で形成された、前記第２側面導体膜に電気的に接続されている第２接続電極部と、を有することを特徴とする。
また他の態様では、固定部と、弾性変形部と、前記弾性変形部を介して前記固定部に連結された可動錘部と、前記固定部から延出された固定腕部と、前記可動錘部から延出され、且つ、前記固定腕部に対向して設けられた可動腕部と、を有し、前記固定腕部および前記可動腕部は、半導体層上に上部絶縁層を積層した積層構造体であり、前記固定腕部は、前記積層構造体の側面に設けられた第１側面絶縁膜と、前記第１側面絶縁膜の表面に設けられた第１側面導体膜と、前記上部絶縁層に設けられ、且つ、前記第１側面導体膜に電気的に接続された第１接続電極部と、を有し、前記可動腕部は、前記積層構造体の側面に設けられた第２側面絶縁膜と、前記第２側面絶縁膜の表面に設けられた第２側面導体膜と、前記上部絶縁層に設けられ、且つ、前記第２側面導体膜に電気的に接続された第２接続電極部と、を有し、前記第１側面導体膜および前記第２側面導体膜は、互いに対向して配置されたことを特徴とする。
【０００８】
本態様の物理量センサーは、例えば、半導体製造技術を用いて基板上に形成されたシリコン層、上部絶縁膜及び上部導体層を加工して製造される。また、本態様のＭＥＭＳセンサーは、固定枠部（固定部）と、弾性変形部に支持され、検出軸方向に移動することが可能な可動錘部と、検出対象の物理量（例えば加速度）を検出するための、容量素子（可変容量コンデンサー）と、を有する。
【０００９】
容量素子（可変容量コンデンサー）は、固定枠部に固定されている固定電極部と、固定電極部（固定腕部）に対向して配置され、可動錘部と一体的に移動する可動電極部（可動腕部）とを有する（少なくとも一組の固定電極部および可動電極部が設けられる）。可動電極部は、可動錘部から突出形成されている。この可動電極部は、例えば、基板上のシリコン層、上部絶縁膜（上部絶縁層）及び上部導体層を加工して形成される第１構造体と、第１構造体の突出方向に沿う側面（少なくとも固定電極部に対向する側の側面）に設けられた（例えば、その側面上を覆うように形成された）第１側面絶縁膜と、第１側面絶縁膜上に形成された固定電極としての第１側面導体膜と、第１積層構造体の上部導電層で形成された、第１側面導体膜に電気的に接続されている第１接続電極部とを有する。また、可動電極部は、例えば、基板上のシリコン層、上部絶縁膜及び上部導体層を加工して形成される第２構造体と、第２構造体の突出方向に沿う側面（少なくとも固定電極部に対向する側の側面）に設けられた（例えば、その側面上を覆うように形成された）第２側面絶縁膜と、第２側面絶縁膜上に形成された可動電極としての第２側面導体膜と、第２積層構造体の上部導電層で形成された、第２側面導体膜に電気的に接続されている第２接続電極部と、を有する。なお、第１側面導体膜は、第１側面導体あるいは第１側壁導体と言い換えることができる。同様に、第２側面導体膜は、第２側面導体あるいは第２側壁導体と言い換えることができる。
【００１０】
２つの絶縁性構造物（第１側面絶縁体で覆われた第１積層構造体および第２側面絶縁体で覆われた第２積層構造体）の各々における互いに対向する側面に容量電極としての側面導体膜（第１側面導体膜および第２側面導体膜）が形成されるが、これだけでは、容量電極間に直流バイアスを与える経路あるいは検出信号を取り出す経路が確保できないため、そこで、本態様では、第１積層構造体上に第１接続電極部を設け、同様に第２積層構造体上に第２接続電極部を設ける。
【００１１】
固定電極としての第１側面導体膜には第１接続電極部が電気的に接続されていることから、第１接続電極部を経由して、固定電極としての第１側面導体膜にバイアス電圧を与えることができる。また、固定電極が検出信号の出力電極である場合には、その第１接続電極部を経由して検出信号を取り出すことができる。第１積層構造体はベース材がシリコン層で形成され、その側面を第１側面絶縁体で覆うことで絶縁性構造物とすることができるため、第１積層構造体中のシリコン層と絶縁させて第１接続電極部を設けることができる。このため、特許文献２のようなに固定枠部と切り離されたシリコン層自体で形成された固定電極とは異なり、第１接続電極部の配線によって固定電極から異種電位を固定枠部側に取り出すことが可能となり、面積効率が向上する。
【００１２】
可動電極としての第２側面導体膜には第２接続電極部が電気的に接続されていることから、第２接続電極部を経由して、可動電極としての第２側面導体膜にバイアス電圧を与えることができる。また、可動電極が検出信号の出力電極である場合には、その第２接続電極部を経由して検出信号を取り出すことができる。第２積層構造体はシリコン層で形成され、その側面を第２側面絶縁体で覆うことで絶縁性構造物とすることができるため、シリコン層と絶縁させて第２接続電極部を設けることができる。
【００１３】
本態様の構造によれば、容量素子の容量電極（固定電極および可動電極）は、絶縁性構造物（（第１側面絶縁体で覆われた第１積層構造体および第２側面絶縁体で覆われた第２積層構造体）の側面に形成された導体膜により構成される。絶縁性構造物を基本とするため、固定電極および可動電極は、本質的に電気的に絶縁されている。また、絶縁性構造物を用いると、複数本の配線も電気的に独立に配置することが容易であり、接続用電極等の他の電極（容量電極以外の電極）を設ける場合でも、各電極間の電気的独立を確保することができる。よって、シリコンベースのＭＥＭＳセンサー（例えば特許文献２）の場合のように、異なる導体の各々を電気的に分離するための特別な工夫が不要となり、製造工程が複雑化しない。また、例えば、シリコンの等方性エッチング等の通常の半導体製造技術を用いて製造することができるため、コスト上昇を抑えることができる。また、例えば、容量電極間のギャップ（電極距離）は、積層構造体のパターニング（シリコンの異方性エッチング）の後に、その側壁に形成される絶縁膜及び導電膜の膜厚によって決まるので、パターニング精度のみに依存させずに容量電極間のギャップを十分に狭くすることが可能である。このことは、センサーの高感度化に有効であり、また、チップ面積の削減にもつながる。
【００１４】
本発明の物理量センサーの一の態様では、前記固定枠部の領域は、少なくとも下部絶縁膜上に前記シリコン層を有する基板で形成することができる。こうすると、前記弾性変形部及び少なくとも一つの可動電極の領域では、前記下部絶縁膜が除去されて、前記空洞部の一部を形成することができる。また、下部絶縁膜により、固定枠部のシリコン層を外部に対して絶縁することができる。
【００１５】
また、本発明の物理量センサーの一の態様では、前記固定部は、前記半導体層と前記上部絶縁層とを含み、前記半導体層の前記上部絶縁層が設けられた面の反対側には中間層が設けられ、該中間層の前記半導体層側とは反対側の面に基板が設けられ、前記基板と前記可動錘部との間、および前記基板と前記可動腕部との間には、空洞部が設けられたことを特徴とする。また、下部絶縁層により、固定枠部のシリコン層を外部に対して絶縁することができる。
【００１６】
本発明の物理量センサーの一の態様では、例えば、前記基板は、シリコン基板上に前記中間層としての埋め込み絶縁層を介して前記シリコン層を有するＳＯＩ（Silicon On Insulator）基板とすることができる。こうすると、前記弾性変形部及び少なくとも一つの可動電極部と前記シリコン基板との間では、前記埋め込み絶縁層が除去されて前記空洞部の一部を形成することができる。
【００１７】
また、本発明の物理量センサーの一の態様では、前記中間層は、前記上部絶縁層と材質が異なることを特徴とする。例えば、中間層にはエッチングレートの早い材料を用い、上部絶縁層にはエッチングレートの遅い材料を用いることにより、物理量センサーの製造工程において、エッチングレジストを用いることなく下部絶縁層と上部絶縁層とを選択的にエッチングすることができるので、製造工程を複雑化することなく空洞部を有する物理量センサーを製造することができる。
【００１８】
本発明の物理量センサーの一の態様では、前記第１接続電極部は、前記第１積層構造体の前記上部絶縁膜にて形成された第１上部絶縁膜と、前記第１上部絶縁膜の内部に設けられた前記上部導電層にて形成された第１内部導体と、前記第１内部導体の表面の少なくとも一部を露出するように形成された第１コンタクトホールが設けられた前記第１積層構造体の内壁面を覆い、前記第１コンタクトホールに露出している前記第１内部導体の表面を覆い、かつ、前記固定電極としての前記第１側面導体膜に連接する第１接続導体と、を有することができる。
また他の態様では、前記上部絶縁層にはコンタクトホールが設けられ、前記コンタクトホールの内底面には前記第１接続電極部が設けられ、前記コンタクトホールを介して、前記第１接続電極部と前記第１側面導体膜とが接続されたことを特徴とする。
【００１９】
本態様では、第１接続電極部としての第１内部導体が、第１積層構造体の第１上部絶縁膜中に埋め込まれて形成されており、その第１内部導体は、第１接続導体を介して第１側面導体膜に電気的に接続されている。第１接続導体は、第１接続電極部としての第１内部導体と第１側面導体膜との間の電気的接続を確保するためのコンタクト用導体であり、例えば、第１内部導体の表面の少なくとも一部を露出するように形成されたコンタクトホールとしての第１コンタクトホールが設けられた第１積層構造体の内壁面を覆い、第１コンタクトホールに露出している第１内部導体の表面を覆い、かつ、固定電極としての第１側面導体膜に連接している。すなわち、第１接続電極部としての導体層（第１内部導体）が第１積層構造体中に埋め込まれている場合に、その埋め込まれている第１内部導体の表面の少なくとも一部を露出するような第１コンタクトホール（ビアホールあるいはスルーホールということもできる）を形成し、その第１コンタクトホールの底面（つまり、第１内部導体の露出している面上ということになる）および内壁面を覆い、かつ第１側面導体膜に連接するようなコンタクト用導体（第１接続導体）を形成して、第１接続電極部としての導体層（第１内部導体）と固定電極としての第１側面導体膜との電気的接続を実現するものである。
【００２０】
この接続構造した場合の利点としては、例えば、第１接続導体を成膜した際に、コンタクトホールの内部を厚く成膜することができ、これにより、各部（つまり第１側面導体膜、第１接続導体、第１内部導体）間の接続を確実に確保でき、導体間の接触面を広くとることができ、製造時のマージン（位置余裕等）を確保することも容易である。また、コンタクトホール等を利用した実績ある半導体製造プロセスを利用できることから、製造プロセス上の安定性に優れる、といった諸点を掲げることができる。
【００２１】
本発明の物理量センサーの他の態様では、前記第２接続電極部は、前記第２積層構造体の前記上部絶縁膜にて形成された第２上部絶縁膜と、前記第２上部絶縁膜の内部に設けられた前記導電層にて形成された第２内部導体と、前記第２内部導体の表面の少なくとも一部を露出するように形成された第２コンタクトホールが設けられた前記第２積層構造体の内壁面を覆い、前記第２コンタクトホールに露出している前記第２内部導体の表面を覆い、かつ、前記固定電極としての前記第１側面導体膜に連接する第２接続導体と、を有することができる。
また、他の態様では、前記上部絶縁層にはコンタクトホールが設けられ、前記コンタクトホールの内底面には前記第２接続電極部が設けられ、前記コンタクトホールを介して、前記第２接続電極部と前記第２側面導体膜とが接続されたことを特徴とする。
【００２２】
第２接続電極部としての第２内部導体が、第２積層構造体の第２上部絶縁膜中に埋め込まれて形成されており、その第２内部導体は、第２接続導体を介して第２側面導体膜に電気的に接続されている。第２接続導体は、第２接続電極部としての第２内部導体と第２側面導体膜との間の電気的接続を確保するためのコンタクト用導体であり、例えば、第２内部導体の表面の少なくとも一部を露出するように形成されたコンタクトホールとしての第２コンタクトホールが設けられた第２積層構造体の内壁面を覆い、第２コンタクトホールに露出している第２内部導体の表面を覆い、かつ、可動電極としての第２側面導体膜に連接している。すなわち、第２接続電極部としての導体層（第２内部導体）が第２積層構造体中に埋め込まれている場合に、その埋め込まれている第２内部導体の表面の少なくとも一部を露出するような第２コンタクトホール（ビアホールあるいはスルーホールということもできる）を形成し、その第２コンタクトホールの底面（つまり、第２内部導体の露出している面上ということになる）および内壁面を覆い、かつ第２側面導体膜に連接するようなコンタクト用導体（第２接続導体）を形成して、第２接続電極部としての導体層（第２内部導体）と可動電極としての第２側面導体膜との電気的接続を実現する。
【００２３】
この接続構造した場合の利点としては、上述のとおり、例えば、第２接続導体を成膜した際に、コンタクトホールの内部を厚く成膜することができ、これにより、各部（つまり第２側面導体膜、第２接続導体、第２内部導体）間の接続を確実に確保でき、導体間の接触面を広くとることができ、製造時のマージン（位置余裕等）を確保することも容易である。また、コンタクトホール等を利用した実績ある半導体製造プロセスを利用できることから、製造プロセス上の安定性に優れる、といった諸点を掲げることができる。
【００２４】
本発明の電子機器は、上記した態様の物理量センサーのうち、いずれかに記載の物理量センサーを搭載している。
【００２５】
本態様の電子機器は、上記した態様の物理量センサーを搭載しているので、低コスト化および高機能化が図られた小型の電子機器を提供することができる。
すなわち、容量素子の容量電極（固定電極および可動電極）が、絶縁性構造物（第１側面絶縁体で覆われた第１積層構造体および第２側面絶縁体で覆われた第２積層構造体）の側面に形成された導体膜により構成されるので、例えば、異なる導体の各々を電気的に分離するための特別な工夫が不要となり、製造工程を複雑化させることなく、通常の半導体製造技術を用いて製造することができるため、コスト上昇が抑えられた物理量センサーを搭載しているので、低コスト化を図ることができる。
また、半導体プロセスを利用して、可動電極部および固定電極部からなる容量電極間の微小なギャップを形成して、容量電極間の微小な容量変化を検出することが可能な物理量センサーを搭載していることにより、高感度な物理量検出を実現して高機能化が図られた電子機器の提供に寄与できる。
また、半導体プロセスを利用した微細加工によって小型の物理量センサーを形成できることにより、物理量センサーを搭載した電子機器の小型化に寄与できる。
【００２６】
本発明のＭＥＭＳセンサーの製造方法の一態様は、固定枠部と、弾性変形部と、前記弾性変形部を介して前記固定枠部に連結され、周囲に空洞部が形成された可動錘部と、前記固定枠部に固定された、容量素子の一方の電極である固定電極を含む固定電極部と、前記可動錘部と一体的に移動し、かつ前記固定電極部に対向して設けられる、前記容量素子の他方の電極である可動電極を含む可動電極部と、を有するＭＥＭＳセンサーの製造方法であって、支持基板上に下部絶縁膜、シリコン層、上部絶縁膜及びパターニングされた上部導体層が積層され、前記固定枠部、前記弾性変形部、前記可動錘部、前記固定電極部及び前記可動電極部を含む領域に積層構造体を形成する工程と、前記積層構造体の前記シリコン層及び前記上部絶縁膜を異方性エッチングして第１空洞部を形成し、前記第１空洞部により、前記固定枠部と、前記弾性変形部と、前記可動錘部と、前記固定枠部より突出される第１積層構造体と、前記可動錘部から突出し、かつ前記第１積層構造体に対向するように形成される第２積層構造体とを平面視で分離する工程と、前記下部絶縁膜を等方性エッチングして、前記弾性変形部、前記可動錘部、前記第１の積層構造体および前記第２の積層構造体部の各々を、前記支持基板から分離する工程と、前記第１積層構造体の前記突出方向に沿う側面に第１側面絶縁膜を、前記第２積層構造体の前記突出方向に沿う側面であって前記第１側面導体膜に対向する側面に第２側面絶縁膜を、それぞれ形成する工程と、前記第１側面絶縁膜上に前記固定電極としての第１側面導体膜を、前記第２側面絶縁膜上に前記可動電極としての第２側面導体膜を、それぞれ形成する工程と、前記第１積層構造体の前記上部導電層と前記第１側面導体膜と電気的に接続する第１接続電極部を形成して、前記第１積層構造体により前記固定電極部を形成し、前記第２積層構造体の前記上部導電層と前記第２側面導体膜を電気的に接続する第２接続電極部を形成して、前記第２積層構造体により前記可動電極部を形成する工程と、を有することを特徴とする。
【００２７】
また、本発明の物理量センサーの製造方法の一態様は、基板上に、中間層、半導体層、および上部絶縁層が積層された積層構造体を用意する工程と、前記上部絶縁層に第１接続電極部および第２接続電極部を形成する工程と、前記半導体層及び前記上部絶縁層を厚み方向に異方性エッチングして第１空洞部を形成し、前記第１空洞部により固定部、可動錘部、前記固定部と前記可動錘部とを連結する弾性変形部、前記固定部から延出する固定腕部、および前記可動錘部から延出する可動腕部を形成する工程と、前記中間層を等方性エッチングして、前記基板と前記可動錘部との間、および前記基板と前記可動腕部との間に第２空洞部を形成する工程と、前記固定腕部の側面に第１側面絶縁膜を形成し、且つ、前記可動腕部の側面に第２側面絶縁膜を形成する工程と、前記第１側面絶縁膜の表面に第１側面導体膜を形成し、前記第２側面絶縁膜の表面に第２側面導体膜を形成し、前記第１接続電極部と前記第１側面導体膜とを電気的に接続する導体膜を形成し、前記第２接続電極部と前記第２側面導体膜とを電気的に接続する導体膜を形成する工程と、を有し、前記第１側面導体膜および前記第２側面導体膜は、互いに対向して配置されることを特徴とする。
【００２８】
また、本発明の他の態様では、本発明の一態様に係る物理量センサーを好適に製造することができる。
【００２９】
本発明の他の態様では、前記下部絶縁膜（中間層）と前記上部絶縁膜（上部絶縁層）とは異なる材質にて形成され、前記等方性エッチング工程では、前記上部絶縁膜に対して選択比が低く前記下部絶縁膜に対して選択比が高いエッチャントを用いることができる。こうすると、等方性エッチング時に、上部絶縁膜を不要にエッチングすることを防止できる。
【００３０】
本発明の他の態様では、前記積層構造体を形成する工程は、シリコン基板上に前記下部絶縁膜としての埋め込み絶縁層を介して前記シリコン層を有するＳＯＩ（Silicon On Insulator）基板上に、前記上部絶縁膜及び前記上部導体層を積層する工程を含み、前記等方性エッチング工程では、前記固定枠部に位置する前記埋め込み絶縁層を残存させることができる。こうして、固定枠部がシリコン基板に対して電気的に絶縁されて支持され、固定枠部を外部から絶縁できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の物理量センサーとしてのＭＥＭＳセンサーの一例（ここでは静電容量型加速度センサー）の構成を示す平面図である。
【図２】図１に示す静電容量型加速度センサーの断面図である。
【図３】（Ａ）は、図２の電極部の部分拡大図、（Ｂ）は、図２の電極部の変形例である。
【図４】静電容量型加速度センサーの集積回路部（検出回路部を含む）の構成例を示す図である。
【図５】（Ａ）〜（Ｃ）は、Ｑ／Ｖ変換回路の構成と動作の一例を説明するための図である。
【図６】（Ａ），（Ｂ）は、静電容量型加速度センサーの製造方法の第１工程を示す図である。
【図７】（Ａ），（Ｂ）は、静電容量型加速度センサーの製造方法の第２工程を示す図である。
【図８】静電容量型加速度センサーの製造方法の第３工程を示す図である。
【図９】静電容量型加速度センサーの製造方法の第４工程を示す図である。
【図１０】静電容量型加速度センサーの製造方法の第５工程を示す図である。
【図１１】静電容量型加速度センサーの製造方法の第６工程を示す図である。
【図１２】従来の物理量センサーとしての静電容量型ＭＥＭＳセンサーの一例を示す平面図である。
【図１３】図１２よりも面積効率を増大させた静電容量型ＭＥＭＳセンサーの一例を示す平面図である。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３３】
（第１の実施形態）
（静電容量型加速度センサーの全体構成）
図１は、本発明の物理量センサーとしてのＭＥＭＳセンサーの一例（ここでは静電容量型加速度センサーとする）の構成を示す平面図である。図２は図１に示す静電容量型加速度センサーの断面図である。図３は図２の電極部１４０，１５０の部分拡大図である。なお、図１の平面レイアウトは最も簡便な例で描かれており、本態様では図１３に示す面積効率の良い平面レイアウトを採用できる。
【００３４】
図１及び図２に示す静電容量型加速度センサー１００は、半導体製造技術を用いて、基板上に積層構造体を形成し、積層構造体を選択的に加工することによって製造することができる。例えば、基板例えばシリコン基板１０１上に中間層（ＳｉＯ2：下部絶縁層または埋め込み絶縁層とも称する）１０２及び活性層（シリコン）１０３を積層したＳＯＩ基板１０４を用いることができる。このＳＯＩ基板１０４上に図３に示す上部絶縁層１０５及び上部導体層１０６を積層して第１，第２積層構造体１０７，１０８を形成する。その後、第１，第２積層構造体１０７，１０８を、例えば異方性ドライエッチングを用いて選択的にパターニングして、第１空洞部１１１を形成し、さらに、第１空洞部１１１を介して等方性エッチング用のエッチャントを下部絶縁層（例えばＳＯＩ基板１０４の埋め込み絶縁層１０２）に到達させて、下部絶縁層１０２を等方性エッチングすることによって、静電容量型加速度センサー１００の構造を得ることができる。
【００３５】
図１に示される静電容量型加速度センサー１００は、固定部としての固定枠部１１０と、弾性変形部（バネ部）１３０と、弾性変形部１３０を介して固定枠部１１０に連結され、その周囲に空洞部（第１空洞部１１１および第２空洞部１１２）が形成されている可動錘部１２０と、固定枠部１１０に固定され、容量部１６０ａ，１４５ｂ（容量素子Ｃ１または容量素子Ｃ２を含む）の一方の電極部を構成する少なくとも一つの固定電極部（固定腕部）１５０（１５０ａ，１６０ｂ）と、可動錘部１２０と一体的に移動し、かつ固定電極部１５０に対向して設けられる、容量部１６０ａ，１４５ｂ（容量素子Ｃ１または容量素子Ｃ２）の他方の電極部を構成する少なくとも一つの可動電極部（可動腕部）１４０（１４０ａ，１４０ｂ）と、を有する。なお、本実施形態では、静電容量型加速度センサー１００の固定部として枠状の固定枠部１１０を用いた例を説明するが、固定部の形態は枠状に限らず、例えば、矩形状や、矩形を組み合わせたＬ字状などの形状、あるいは円弧を含む形状の固定部を用いることができる。
【００３６】
また、容量部１６０ａ，１４５ｂ（容量素子Ｃ１または容量素子Ｃ２を含む）としては、絶対値が同じで極性が異なる検出信号を出力する２つの容量部１６０ａ，１４５ｂが設けられている。したがって、２つの容量部１６０ａ，１４５ｂから得られる信号の極性に基づいて、加速度が加わった方向を検出することができる。容量部１６０ａは、互いに対向して配置された固定電極部１５０ａおよび可動電極部１４０ａを有する。固定電極部１５０ａおよび可動電極部１４０ａによって容量素子Ｃ１が形成される。同様に、容量部１４５ｂは、互いに対向して配置された固定電極部１６０ｂおよび可動電極部１４０ｂを有する。固定電極部１６０ｂおよび可動電極部１４０ｂによって容量素子Ｃ２が形成される。
【００３７】
図１の例では、可動電極部１４０は基準電位（ここではＧＮＤ）に接続されており、固定電極部１５０には所定電位（≠ＧＮＤ）が印加され、この固定電極が検出信号の出力電極となる。但し、これは一例であり、固定電極をＧＮＤに接続し、可動電極を検出信号の出力電極とすることもできる。可動電極と固定電極との電位差は、例えばＶｄである（図５（Ａ），図５（Ｃ）参照））。また、図１において、ＧＮＤ配線（コモン配線という場合がある）として、第１配線Ｌ１ａ（可動錘部１２０内に設けられる配線）と、第２配線Ｌ１ｂ（弾性変形部１３０に沿って配設される配線）と、第３配線Ｌ１ｃ（固定枠部１１０上に設けられる配線）が設けられている。
【００３８】
また、固定電極部１５０（１５０ａ，１５０ｂ）から出力される検出信号（＋ＶＳ１および−ＶＳ１）を、図示しない回路部（図４の検出回路部２４）に伝達するために、検出信号配線（信号出力配線）ＬＱａ，ＬＱｂが設けられている。
【００３９】
これらの第１〜第３配線Ｌ１ａ〜Ｌ１ｃ及び検出信号配線ＬＱａ，ＬＱｂは、後述する上部導体層１０６により形成することができる。
【００４０】
可動電極部１４０は、可動錘部１２０と一体的に構成されており、可動錘部１２０が加速度による力を受けて振動すると、同様に振動する（なお、図１中、可動錘部１２０の可動方向は矢印Ａで示されている）。これによって、容量部１６０ａ，１６０ｂ（容量素子Ｃ１，Ｃ２）のギャップ（ｄ）が変化し、容量部１６０ａ，１６０ｂ（容量素子Ｃ１，Ｃ２）の容量値が変化し、これに伴って電荷の移動が生じる。この電荷の移動によって生じる微小電流を、検出回路部２４（図４参照）に含まれる増幅回路によって増幅することによって、可動錘部１２０に加わった加速度（物理量）の値を検出することができる。また、上述のとおり、２つの差動信号（＋ＶＳ１，−ＶＳ１）の極性から、加速度の方向を検出することができる。
【００４１】
なお、図１では、２つの容量素子Ｃ１，Ｃ２の各々が、可動錘部１２０の異なる辺において形成されていたが、各容量素子Ｃ１，Ｃ２は、可動錘部１２０の各辺にて櫛歯状電極（櫛の歯のように入り組んで形成される電極）によって形成することができる。現実的には、所望の容量値をもつ容量素子を形成するためには、何十〜何百の電極ペア（対向する一組の可動電極と固定電極）が設けられる。
【００４２】
（容量素子部の具体的な構成例）
図２の断面図及び図３の拡大図からわかるように、固定電極部１５０（１５０ａ，１５０ｂ）は、固定枠部１１０から突出して形成されたシリコン層１０３、上部絶縁層１０５及び上部導体層１０６を含む第１積層構造体１０７をベース構造体としている。可動電極部１４０（１４０ａ，１４０ｂ）も、可動錘部１２０から突出し、かつ固定電極部１５０に対向するように形成されたシリコン層１０３、上部絶縁層１０５及び上部導体層１０６を含む第２積層構造体１０８をベース構造体としている。
【００４３】
固定電極部１５０（１５０ａ，１５０ｂ）は、第１積層構造体１０７の、突出方向に沿う側面に形成された第１側面絶縁膜１５１と、第１側面絶縁膜１５１上に形成された、固定電極としての第１側面導体膜１５２と、第１積層構造体１０７の上部導体層１０６を含んで形成された、第１側面導体膜１５２に電気的に接続されている第１接続電極部１５３とを有する。第１接続電極部１５３は、図１に示す検出信号配線（信号出力配線）ＬＱａまたはＬＱｂに接続されている。
【００４４】
同様に、可動電極部１４０（１４０ａ，１４０ｂ）は、第２積層構造体１０８の突出方向に沿う側面であって第１側面導体膜１５２に対向する側面に形成された第２側面絶縁膜１４１と、第２側面絶縁膜１４１上に形成された可動電極としての第２側面導体膜１４２と、第２積層構造体１０８の上部導体層１０６を含んで形成された、第２側面導体膜１４２に電気的に接続されている第２接続電極部１４３と、を有する。第２接続電極部１４３は、図１に示す可動錘部１２０内に設けられる第１配線Ｌ１ａに接続されている。
【００４５】
２つの絶縁性構造物（第１側面絶縁膜１５１で覆われた第１積層構造体１０７および第２側面絶縁膜１４１で覆われた第２積層構造体１０８）の各々における互いに対向する側面に容量電極としての側面導体膜（第１側面導体膜１５２および第２側面導体膜１４２）が形成されるが、これだけでは、容量電極間に直流バイアスを与える経路あるいは検出信号を取り出す経路が確保できない。そこで、本実施形態では、第１側面絶縁膜１５１で覆われた第１積層構造体１０７上に第１接続電極部１５３を設け、同様に第２側面絶縁膜１４１で覆われた第２積層構造体１０８上に第２接続電極部１４３を設ける。
【００４６】
固定電極としての第１側面導体膜１５２には第１接続電極部１５３が電気的に接続されていることから、第１接続電極部１５３を経由して、固定電極としての第１側面導体膜１５２にバイアス電圧を与えることができる。また、固定電極が検出信号の出力電極である場合には、その第１接続電極部１５３を経由して検出信号を取り出すことができる。第１積層構造体１０７はベース材がシリコン層１０３で形成され、その側面を第１側面絶縁膜１５１で覆うことで絶縁性構造物とすることができる。このため、第１積層構造体１０７中のシリコン層１０３と絶縁させて第１接続電極部１５３を設けることができる。このため、特許文献２のような固定部としての固定枠部と切り離されたシリコン層自体で形成された固定電極とは異なり、第１接続電極部１５３の配線によって固定電極部１５０から異種電位を固定枠部１１０側に取り出すことが可能となり、面積効率が向上する。
【００４７】
可動電極としての第２側面導体膜１４２には第２接続電極部１４３が電気的に接続されていることから、第２接続電極部１４３を経由して、可動電極としての第２側面導体膜１４２にバイアス電圧を与えることができる。また、可動電極が検出信号の出力電極である場合には、その第２接続電極部１４３を経由して検出信号を取り出すことができる。第２積層構造体１０８のベース材はシリコン層１０３で形成され、その側面を第２側面絶縁膜１４１で覆うことで絶縁性構造物とすることができるため、シリコン層１０３と絶縁させて第２接続電極部１４３を設けることができる。
【００４８】
本実施態様の構造によれば、容量素子の容量電極（固定電極および可動電極）は、絶縁性構造物（第１側面絶縁膜１５１で覆われた第１積層構造体１０７および第２側面絶縁膜１４１で覆われた第２積層構造体１０８）の側面に形成された導体膜１５２，１４２により構成される。絶縁性構造物を基本とするため、固定電極部１５０および可動電極部１４０は、本質的に電気的に絶縁されている。また、絶縁性構造物を用いると、複数本の配線も電気的に独立に配置することが容易であり、接続用電極等の他の電極（容量電極以外の電極）を設ける場合でも、各電極間の電気的独立を確保することができる。よって、シリコンベースのＭＥＭＳセンサー（例えば特許文献２）の場合のように、異なる導体の各々を電気的に分離するための特別な工夫が不要となり、製造工程が複雑化しない。また、例えば、シリコンの異方性エッチング等の通常の半導体製造技術を用いて製造することができるため、コスト上昇を抑えることができる。また、例えば、容量電極間のギャップ（電極距離）は、積層構造体のパターニング（シリコンの異方性エッチング）の後に、その側壁に形成される絶縁膜及び導電膜の膜厚によって決まるので、パターニング精度のみに依存させずに容量電極間のギャップを十分に狭くすることが可能である。このことは、センサーの高感度化に有効であり、また、チップ面積の削減にもつながる。
【００４９】
（第１，第２の接続電極部）
第１接続電極部１５３は、図２及び図３に示すように、第１積層構造体１０７の上部絶縁層（第１上部絶縁層）１０５と、第１上部絶縁層１０５の内部に設けられた上部導体層１０６にて形成された第１内部導体１５５と、第１内部導体１５５の表面の少なくとも一部を露出するように形成された第１コンタクトホール１５６が設けられた第１積層構造体１０７の内壁面を覆い、第１コンタクトホール１５６に露出している第１内部導体１５５の表面を覆い、かつ、固定電極としての第１側面導体膜１５２に接続する第１接続導体１５４と、を有することができる。  
【００５０】
同様に、第２接続電極部１４３は、第２積層構造体１０８の上部絶縁層（第２上部絶縁層）１０５と、第２上部絶縁層１０５の内部に設けられた上部導体層１０６にて形成された第２内部導体１４５と、第２内部導体１４５の表面の少なくとも一部を露出するように形成された第２コンタクトホール１４６が設けられた第２積層構造体１０８の内壁面を覆い、第２コンタクトホール１４６に露出している第２内部導体１４５の表面を覆い、かつ、可動電極としての第２側面導体膜１４２に接続する第２接続導体１４４とを有することができる。
【００５１】
この接続構造した場合の利点としては、例えば、第１接続導体１５４と第２接続導体１４４を成膜した際に、コンタクトホール１４６、１５６の内底面が厚く成膜され（図面ではすり鉢状）、各部間（つまり第１側面導体膜１５２、第１接続導体１５４、第１内部導体１５５の間、または第２側面導体膜１４２、第２接続導体１４４、第２内部導体１４５の間）の接続を確実に確保でき、導体間の接触面３００を広くとることができ、製造時のマージン（位置余裕等）を確保することも容易である。また、コンタクトホール１４６，１５６等を利用した実績ある半導体製造プロセスを利用できることから、製造プロセス上の安定性に優れる、といった諸点を掲げることができる。
【００５２】
（固定枠部）
この静電容量型加速度センサー１００の固定部としての固定枠部１１０の領域は、少なくとも下部絶縁層１０２上にシリコン層１０３を有するシリコン基板１０１で形成することができる。こうすると、弾性変形部１３０及び可動電極部１４０の領域では、下部絶縁層１０２が除去されて、空洞部の一部である第２空洞部１１２を形成することができる。また、下部絶縁層１０２により、固定枠部１１０のシリコン層１０３を外部に対して絶縁することができる。なお、固定枠部１１０が第１，第２空洞部１１１，１１２に臨む表面に残存する絶縁膜は、第１，第２側面絶縁膜１５１，１４１の形成時に形成されるものであり、必須ではない。
【００５３】
図１及び図２に示す実施形態では、固定部としての固定枠部１１０は、シリコン基板１０１、下部絶縁層（埋め込み絶縁層）１０２、シリコン層１０３及び上部絶縁層１０５の積層構造体にて形成される。図１に示す固定枠部１１０内の第３配線Ｌ１ｃおよび検出信号配線ＬＱａ，ＬＱｂは、上部絶縁層１０５内の上部導体層１０６により形成することができる。
【００５４】
（弾性変形部）
弾性変形部１３０は、シリコン層１０３及び上部絶縁層１０５の積層構造体にて形成される。また、図１に示す弾性変形部１３０内の第１配線Ｌ１ａは、図２に示すように上部絶縁層１０５内の上部導体層１０６により形成することができる。なお、弾性変形部１３０が第１，第２空洞部１１１，１１２に臨む表面に残存する絶縁膜は、第１，第２側面絶縁膜１５１，１４１の形成時に形成されるものであり、必須ではない。
【００５５】
（静電容量型加速度センサーの回路部の構成例について）
図４は、静電容量型加速度センサーの回路部の構成例を示す図である。静電容量型加速度センサー１００は、少なくとも２対の可動・固定電極ペアを有する。図４では、第１可動電極部１４０ａおよび第２可動電極部１４０ｂ、第１固定電極部１５０ａおよび第２固定電極部１５０ｂを有する。第１可動電極部１４０ａと第１固定電極部１５０ａによって第１容量素子（第１可変コンデンサーＣ１）が構成される。第２可動電極部１４０ｂと第２固定電極部１５０ｂよって第２容量素子（第２可変容量コンデンサー）Ｃ２が構成される。第１および第２容量素子Ｃ１，Ｃ２の各々における一極（ここでは、可動電極）の電位は、基準電位（例えば接地電位）に固定されている。なお、固定電極部の電位を基準電位（例えば接地電位）に接続してもよい。
【００５６】
検出回路部２４は、増幅回路ＳＡと、アナログ校正およびＡ／Ｄ変換回路ユニット２６と、中央演算ユニット（ＣＰＵ）２８およびインターフェース（Ｉ／Ｆ）回路３０と、を含むことができる。但し、この構成は一例であり、この構成に限定されるものではない。例えば、ＣＰＵ２８は制御ロジックに置き換えることができ、また、Ａ／Ｄ変換回路は、検出回路部２４に設けられる増幅回路の出力段に設けることも可能である。
【００５７】
可動錘部１２０が止まっている状態から可動錘部１２０に加速度が作用すると、可動錘部１２０には加速度による力が作用して、可動・固定電極ペアの各ギャップが変化する。図４の矢印方向に可動錘部１２０が移動したとすると、第１可動電極部１４０ａと第１固定電極部１５０ａとの間のギャップが大きくなり、第２可動電極部１４０ｂと第２固定電極部１５０ｂの間のギャップが小さくなる。ギャップと静電容量とは反比例の関係にあるので、第１可動電極部１４０ａと第１固定電極部１５０ａとで形成される第１容量素子Ｃ１の静電容量値Ｃ１は小さくなり、第２可動電極部１４０ｂと第２固定電極部１５０ｂとで形成される第２容量素子Ｃ２の静電容量値Ｃ２は大きくなる。
【００５８】
第１および第２容量素子Ｃ１，Ｃ２の容量値の変化に伴って電荷の移動が生じる。検出回路部２４は、例えばスイッチトキャパシタを用いたチャージアンプ（Ｑ／Ｖ変換回路）を有しており、このチャージアンプは、サンプリング動作および積分（増幅）動作によって、電荷の移動によって生じる微小な電流信号（電荷信号）を電圧信号に変換する。チャージアンプから出力される電圧信号（すなわち、加速度センサーによって検出された加速度検出信号）は、アナログ校正およびＡ／Ｄ変換回路ユニット２６によって、キャリブレーション処理（例えば位相や信号振幅の調整等、さらにローパスフィルター処理が行われてもよい）を受けた後、アナログ信号からデジタル信号に変換される。
【００５９】
ここで、図５（Ａ）〜図５（Ｃ）を用いて、Ｑ／Ｖ変換回路の構成と動作の一例について説明する。図５（Ａ）は、スイッチトキャパシタを用いたＱ／Ｖ変換アンプ（チャージアンプ）の基本構成を示す図であり、図５（Ｂ）は、図５（Ａ）に示されるＱ／Ｖ変換アンプの各部の電圧波形を示す図である。
【００６０】
図５（Ａ）に示すように、基本的なＱ／Ｖ変換回路は、第１スイッチＳＷ１および第２スイッチＳＷ２（可変容量Ｃ１（またはＣ２）と共に入力部のスイッチトキャパシタを構成する）と、オペアンプ（ＯＰＡ）１と、帰還容量（積分容量）Ｃｃと、帰還容量Ｃｃをリセットするための第３スイッチＳＷ３と、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃをサンプリングするための第４スイッチＳＷ４と、ホールディング容量Ｃｈと、を有する。
【００６１】
図５（Ｂ）に示すように、第１スイッチＳＷ１および第３スイッチＳＷ３は同相の第１クロックでオン／オフが制御され、第２スイッチＳＷ２は、第１クロックとは逆相の第２クロックでオン／オフが制御される。第４スイッチＳＷ４は、第２スイッチＳＷ２がオンしている期間の最後において短くオンする。第１スイッチＳＷ１がオンすると、可変容量Ｃ１（Ｃ２）の両端には、所定の電圧Ｖｄが印加されて、可変容量Ｃ１（Ｃ２）に電荷が蓄積される。このとき、帰還容量Ｃｃは、第３スイッチＳＷ３がオン状態であることから、リセット状態（両端がショートされた状態）である。次に、第１スイッチＳＷ１および第３スイッチＳＷ３がオフし、第２スイッチＳＷ２がオンすると、可変容量Ｃ１（Ｃ２）の両端は共に接地電位となるため、可変容量Ｃ１（Ｃ２）に蓄積されていた電荷が、オペアンプ（ＯＰＡ）１に向けて移動する。このとき、電荷量が保存されるため、Ｖｄ・Ｃ１（Ｃ２）＝Ｖｃ・Ｃｃが成立し、よって、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃは、（Ｃ１／Ｃｃ）・Ｖｄとなる。すなわち、チャージアンプのゲインは、可変容量Ｃ１（あるいはＣ２）の容量値と帰還容量Ｃｃの容量値との比によって決定される。次に、第４スイッチ（サンプリングスイッチ）ＳＷ４がオンすると、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃが、ホールディング容量Ｃｈによって保持される。保持された電圧がＶｏであり、このＶｏがチャージアンプの出力電圧となる。
【００６２】
図４に示されるとおり、実際の検出回路部２４には、２つのコンデンサー、すなわち第１容量素子Ｃ１および第２容量素子Ｃ２の各々からの差動信号が入力される。この場合には、チャージアンプとして、例えば、図５（Ｃ）に示されるような、差動構成のチャージアンプを使用することができる。図５（Ｃ）に示されるチャージアンプでは、入力段において、可変容量Ｃ１からの信号を増幅するための第１のスイッチトキャパシタアンプ（ＳＷ１ａ，ＳＷ２ａ，ＯＰＡ１ａ，Ｃｃａ，ＳＷ３ａ）と、可変容量Ｃ２からの信号を増幅するための第２のスイッチトキャパシタアンプ（ＳＷ１ｂ，ＳＷ２ｂ，ＯＰＡ１ｂ，Ｃｃｂ，ＳＷ３ｂ）と、が設けられる。そして、オペアンプ（ＯＰＡ）１ａおよび１ｂの各出力信号（差動信号）は、出力段に設けられた差動アンプ（ＯＰＡ２，抵抗Ｒ１〜Ｒ４）に入力される。この結果、増幅された出力信号Ｖｏが、オペアンプ（ＯＰＡ）２から出力される。差動アンプを用いることによりベースノイズ（同相ノイズ）を除去できるという効果が得られる。
【００６３】
なお、以上説明したチャージアンプの構成例は一例であり、この構成に限定されるものではない。また、図４，図５においては、説明の便宜上、２対の可動・固定電極ペアのみ図示しているが、この形態に限ったものではなく、必要とされる容量値に応じて電極ペアの数は増やすことができる。実際には、例えば、数十から数百の電極ペアが設けられる。また、上記の例では、２つのコンデンサー、すなわち第１容量素子Ｃ１および第２容量素子Ｃ２において、電極間のギャップが変化して各コンデンサー（第１および第２容量素子Ｃ１，Ｃ２）の容量が変化しているが、これに限定されるものではなく、一つの基準電極に対する２つの可動電極の各々の対向面積が変化し、２つのコンデンサー（第１および第２容量素子Ｃ１，Ｃ２）の容量が変化する構成も採用することができる（この構成は、例えば、Ｚ軸方向（基板に垂直な方向）に作用する加速度を検出する場合に有効である）。
【００６４】
（容量素子の製造方法）
図６（Ａ）（Ｂ）〜図１１は、図１および図２に示されるＭＥＭＳセンサーの一例としての静電容量型加速度センサー１００の、基本的な製造工程の概略を説明するための図（デバイスの断面図）である。
【００６５】
図６（Ａ）（Ｂ）に示される第１工程は、下部絶縁層１０２、シリコン層１０３、上部絶縁層１０５及び上部導体層１０６が積層され、固定部としての固定枠部１１０、可動錘部１２０、弾性変形部１３０、可動電極部１４０及び固定電極部１５０含む領域に積層構造体を形成する工程を示している。
【００６６】
具体的には、シリコン基板１０１上に埋め込み絶縁層（下部絶縁層）１０２を介してシリコン層１０３が積層されたＳＯＩ基板１０４が用いられ、そのＳＯＩ基板１０４上に、上部絶縁層１０５及び上部導体層１０６が積層される。上部絶縁層１０５は下部絶縁層１０２とは材質が異なり、下部絶縁層１０２が例えばＳｉＯ2であれば、上部絶縁層１０５は例えばＳｉＮ等にて形成される。また、上部導体層１０６はＡｌ、Ｃｕ等の金属かポリシリコン層等の導電層にて形成される。
【００６７】
上部絶縁層１０５は、図３に示すように第１の上部絶縁層１０５ａと第２の上部絶縁層１０５ｂとで形成することができる。シリコン層１０３上に先ず第１の上部絶縁層１０５ａを形成し、その上に上部導体層１０６形成する。上部導体層１０６をパターニングした後に、パターニングされた上部導体層１０６と第１の上部絶縁層１０５ａを覆って第２の上部絶縁層１０５ｂが形成される。こうして、上部導体層１０６を上部絶縁層１０５内に埋め込み形成することができる。
【００６８】
図６（Ａ）（Ｂ）ではさらに、上部導体層１０６上にて上部絶縁層１０５に第１コンタクトホール１５６及び第２コンタクトホール１４６が形成され、上部導体層１０６が露出されている。弾性変形部１３０の領域では、上部導体層１０６により第２配線Ｌ１ｂが形成されている。図６（Ａ）に示す他の配線、すなわち第１配線Ｌ１ａと第３配線Ｌ１ｃ及び検出信号配線ＬＱａ，ＬＱｂも同様にして上部導体層１０６によって各所に埋め込み形成される。
【００６９】
図７（Ａ）（Ｂ）に示される第２工程では、図６（Ａ）に示す積層構造体上にレジスト２００を形成して、異方性エッチングによってパターニングして第１空洞部１１１を形成する。このパターニングによってシリコン層１０３及び上部絶縁層１０５が異方性エッチングされる。上部絶縁層（例えばＳｉＮ）１０５とシリコン層１０３のエッチャントは異なる。
【００７０】
例えば上部絶縁層１０５がＳｉＮである場合、ＳｉＮ系エッチングに用いるエッチングガスとしては、フロロカーボン系ガスを用いることができる。例えば、ガス流量はＣＦ4／Ｏ2／Ｎ2＝１６８／１９２／３６（ｓｃｃｍ）とすることができ、処理圧力２５Ｐａとすることができる。
【００７１】
シリコン層１０３の異方性エッチング方法としては、例えば、側壁保護膜を形成しながらエッチングを行う方法を用いることができる。一例として、特表２００３−５０５８６９号公報のＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）を用いたエッチング方法を採用することができる。この方法では、パッシブ化ステップ（側壁保護膜形成）とエッチングステップとが繰り返し実施され、エッチングにより形成された孔の側壁に保護膜を形成し、保護膜により等方性エッチングを防止しながら深さ方向にのみ異方性エッチングするものである。パッシブ化ステップでのエッチング条件としては、５μ〜２０μbarのプロセス圧と、３００〜１０００Ｗの平均入力結合プラズマ電力下にて、エッチングガスとしてＣ4Ｆ8またはＣ3Ｆ6等を用いると良い。エッチングステップでのエッチング条件としては、３０μ〜５０μbarのプロセス圧と、１０００〜５０００Ｗの平均入力結合プラズマ電力下にて、エッチングガスとしてＳＦ6またはＣｌＦ3等を用いると良い。この他、側壁保護膜の形成を行うＲＩＥ（Reactive Ion Etching）や、ＫＯＨを用いたアルカリエッチング（ウエットエッチング）を用いることもできる。この異方性エッチング時に、下部絶縁層（埋め込み絶縁層）１０２がエッチングストップ層となる。
【００７２】
このパターニングによって形成された第１空洞部１１１によって、固定部としての固定枠部１１０と、可動錘部１２０と、弾性変形部１３０と、固定枠部１１０より突出される第１積層構造体１０７と、可動錘部１２０から突出し、かつ第１積層構造体１０７に対向するように形成される第２積層構造体１０８とが、平面視で分離される。
【００７３】
図８は、下部絶縁層（ＳｉＯ2）１０２を例えばフッ酸（ＨＦ）の蒸気を用いたドライエッチングにより等方性エッチングして、弾性変形部１３０、可動錘部１２０、第１積層構造体１０７および第２積層構造体１０８の各々を、シリコン基板１０１から分離する工程を示している。この際、上部絶縁層１０５は下部絶縁層１０２とは材質を異ならせておけば、上部絶縁層１０５がエッチングされることはない。
【００７４】
図９は、第１積層構造体１０７の突出方向に沿う側面に第１側面絶縁膜１５１を、第２積層構造体１０８の突出方向に沿う側面であって第１側面絶縁膜１５１に対向する側面に第２側面絶縁膜１４１を、それぞれ形成する工程を示している。第１側面絶縁膜１５１及び第２側面絶縁膜１４１は例えばＳｉＯ2をＣＶＤ（Chemical Vapor Deposition）にて形成できる。
【００７５】
図９は、第１積層構造体１０７の突出方向に沿う側面に第１側面絶縁膜１５１を、第２積層構造体１０８の突出方向に沿う側面であって第１側面絶縁膜１５１に対向する側面に第２側面絶縁膜１４１をそれぞれ形成する工程を示している。なお、このとき、第１，第２積層構造体１０７，１０８以外にも絶縁膜が形成されるが、これらは必須ではない。その後、第１，第２積層構造体１０７，１０８の上面の絶縁膜１５１，１４１は垂直エッチング（エッチバック）により除去することができる。
【００７６】
図１０は、第１側面絶縁膜１５１上に固定電極としての第１側面導体膜１５２を、第２側面絶縁膜１４１上に可動電極としての第２側面導体膜１４２を、それぞれ形成する工程を示している。図１０の工程として、方向性スパッタ（指向性スパッタともいう）を利用することができる。方向性スパッタ（指向性スパッタ）は、例えば、ターゲットからスパッタされて飛び出した金属原子の方向を揃え、その方向が揃った金属原子によって金属層や金属膜を形成する技術である。
【００７７】
方向性スパッタ（指向性スパッタ）としては、イオン化ＰＶＤ（Physical Vapor Deposition）法や、低圧ロングスロースパッタ法を用いることができる。イオン化ＰＶＤは、例えば、高アスペクト比ビアホールに対する、良好なカバレッジをもつ成膜（バリアメタル等の形成）のために使用されることがあり、ある程度の成膜速度を確保でき、膜質の向上、ダメージの少ない成膜等の利点がある。イオン化ＰＶＤの高指向性は、例えば、ターゲットからスパッタされた金属原子がプラズマ中でイオン化され、その金属イオンが基板表面のシース内で加速され、基板に垂直に入射することによって実現することができる。高指向性を実現するために、ターゲットの直上のみに強い局所磁場を発生させことも有効である。
【００７８】
また、ロングスロースパッタは、反射角の影響や背景原子との衝突の影響を抑制して、指向性を高めたスパッタ法である。イオンビームスパッタは、一般に、アルゴン（Ａｒ）、キセノン（Ｘｅ）などの希ガスをプラズマで発生させ、ターゲット金属電極に衝突させはじき出された原子を反対側におかれた基板に堆積させる。スパッタ原子は等方的に散乱するため、ターゲット電極と基板との間の距離が近いと散乱角度の影響を受けて、スパッタされた原子が種々の角度で基板に入射してしまう。それを防ぐためにターゲット電極と基板との間の距離を意図的に広げ、圧力を下げることにより、反射角の影響、背景原子との衝突の影響を防ぐことができる。この手法を利用した指向性をもつスパッタがロングスロースパッタ（ＬＴＳ）であり、ロングスロースパッタを用いると、段差被覆性（ステップカバーレジ）が格段に向上する。但し、上記の例は一例であり、その他の方向性（指向性）スパッタ法を利用することもできる。
【００７９】
なお、方向性（指向性）スパッタにより金属膜を成膜したとき、第１，第２積層構造体１０７，１０８の側面の導体膜１５２，１４２上だけではなく、第１，第２積層構造体１０７，１０８の上面や、第１，第２コンタクトホール１５６，１４６の内壁面にも成膜される。よって、これらの金属膜により、第１，第２接続電極部１５３，１４３も同時に形成することができる。ただし、第１，第２側面導体膜１５２，１４２の形成工程と、第１，第２接続電極部１５３，１４３の形成工程とを分けて実施しても良い。
【００８０】
図１１は、不要な導体膜の除去工程を示している。このために、第１，第２積層構造体１０７，１０８はレジスト２１０により覆われ、レジスト２１０で覆われていない部分がエッチング対象となる。例えば、不要な導体膜はＲＩＥ等の異方性ドライエッチングで除去する。図１０の工程後に、図１及び図２に示す静電容量型加速度センサー１００のようなＭＥＭＳセンサーが完成する。
【００８１】
また、例えば、容量電極間のギャップ（電極距離）は、積層構造体を構成する絶縁層のパターニング精度で決まり、現状の半導体の微細加工技術を使用すれば、容量電極間のギャップは、十分に狭くすることが可能である。このことは、センサーの高感度化に有効であり、また、チップ面積の削減にもつながる。
【００８２】
（電子機器）
上記実施形態の静電容量型加速度センサー１００などの物理量センサーを搭載した電子機器は、小型化や高性能化、あるいは低コスト化を図ることができる。
物理量センサーが搭載される電子機器として、例えば、ＧＰＳ（Global Positioning System）として広く知られる汎地球測位システムや、ＰＤＡ（Personal Digital Assistant）などの携帯情報端末、あるいは、それらの機能を具備した携帯電話やモバイルコンピューターなどの小型の電子機器が挙げられる。このような小型の電子機器においては、近年、小型・薄型化の要求がますます高まっているとともに、機能の充実や低コスト化を同時に求められている。これらの電子機器に搭載する物理量センサーとして、低コスト化や高精度化、あるいは小型化が図られた静電容量型加速度センサー１００などの上記実施形態の製造方法により製造された物理量センサーを用いることにより、低コストで、高機能化が図られた小型の電子機器を提供することができる。
【００８３】
以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【００８４】
例えば、本発明に係る物理量センサー（ＭＥＭＳセンサー）は、必ずしも静電容量型加速度センサーに適用されるものに限らず、ピエゾ抵抗型の加速度センサーにも適用することが可能である。また、可動錘部の移動により静電容量の変化を検出する物理センサーであれば適用が可能である。たとえばジャイロセンサー、シリコンダイヤフラム型の圧力センサー等に適用が可能である。例えば、キャビティ（中空室）の空気圧によってシリコンダイヤフラムを変形させ、その変形による静電容量の変化（あるいはピエゾ抵抗の抵抗値の変化等）を検出する圧力センサーにも適用が可能である。
【００８５】
また、ギャップ（電極間距離）が可変である対向電極を一つ設ければ、少なくとも物理量の大きさを検出することができる。ただし、一つの容量素子では、物理量が作用する方向は検出できない。そこで、ギャップの変化の方向が逆である２つの容量素子を設けるのが好ましい。２つの容量素子の各々からは、絶対値が同じで極性が異なる信号（つまり差動信号）が得られることから、差動信号の各々極性を判定することによって、物理量（加速度等）が作用している方向を知ることができる。また、物理量の検出軸は上述した一軸や二軸に限らず、三軸以上の多軸とすることができる。また、コンデンサーの電極間の対向面積の変化によって、物理量を検出する方法を採用することもできる。
【符号の説明】
【００８６】
２４…検出回路部、１００…物理量センサーとしてのＭＥＭＳセンサーの一例である静電容量型加速度センサー、１０１…シリコン基板、１０２…下部絶縁層（埋め込み絶縁層）、１０３…シリコン層、１０４…ＳＯＩ基板、１０５…上部絶縁層、１０６…上部導体層、１０７…第１積層構造体、１０８…第２積層構造体、１１０…固定部としての固定枠部、１１１…第１空洞部（空洞部）、１１２…第２空洞部（空洞部）、１２０…可動錘部、１３０…弾性変形部（バネ部）、１４０（１４０ａ，１４０ｂ）…可動電極部（可動腕部）、１４１…第２側面絶縁膜、１４２…第２側面導体膜、１４３…第２接続電極部、１５０（１５０ａ，１５０ｂ）…固定電極部（固定腕部）、１５１…第１側面絶縁膜、１５２…第１側面導体膜、１５３…第１接続電極部、１６０（１６０ａ，１６０ｂ）…容量部（容量素子部）、Ｃ１…第１容量素子、Ｃ２…第２容量素子、Ｌ１ａ〜Ｌ１ｃ…第１〜第３配線（例えばＧＮＤ配線などのコモン配線）、ＬＱａ，ＬＱｂ…検出信号配線（信号出力配線）。
【図１】
2011128132.tif 000003
【図２】
2011128132.tif 000004
【図３】
2011128132.tif 000005
【図４】
2011128132.tif 000006
【図５】
2011128132.tif 000007
【図６】
2011128132.tif 000008
【図７】
2011128132.tif 000009
【図８】
2011128132.tif 000010
【図９】
2011128132.tif 000011
【図１０】
2011128132.tif 000012
【図１１】
2011128132.tif 000013
【図１２】
2011128132.tif 000014
【図１３】
2011128132.tif 000015