(57)【要約】【課題】安定動作領域の拡大を実現する出力バッファ回路を提供する。【解決手段】本発明に係る出力バッファ回路５０は、第１及び第２の出力トランジスタＭＰ１、ＭＮ１に流れる電流の少ないほうに対応した電圧を発生し、その電流が一定以下にならないようにするミニマム・セレクタ回路ＭＳＥＬ１と、基準電圧がゲートに入力され、かつドレインが第１の出力トランジスタＭＰ１のゲートに接続される第１の差動トランジスタＭＮ２と、第１の差動トランジスタＭＮ２と差動対を形成し、ミニマム・セレクタ回路ＭＳＥＬ１に発生した電圧が、ゲートに入力され、ドレインが第２の出力トランジスタＭＰ１のゲートに接続される第２の差動トランジスタＭＮ３と、を具備する差動比較回路とＤＩＦＦ１と、第１又は／及び第２の出力トランジスタＭＰ１、ＭＮ１のゲートに入力される電流に制限を掛けるクランプ手段ＣＬを備える。【選択図】図１
2011023924.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電位及び第２の電源電位との間に直列に接続された第１及び第２の出力トランジスタと、
前記第１及び第２の出力トランジスタのドレインに接続された出力端子と、
前記第１及び第２の出力トランジスタに流れる電流の少ないほうに対応した電圧を発生し、その電流が一定以下にならないようにフィードバックをかけるミニマム・セレクタ回路と、
アイドル電流に対応する基準電圧がゲートに入力され、かつドレインが前記第１の出力トランジスタのゲートに接続される第１の差動トランジスタと、前記第１の差動トランジスタと差動対を形成し、前記ミニマム・セレクタ回路に発生した電圧が、ゲートに入力され、ドレインが前記第２の出力トランジスタのゲートに接続される第２の差動トランジスタと、を具備する差動比較回路と、
前記第１又は／及び第２の出力トランジスタのゲートに入力される電流に制限を掛けるクランプ手段を備える出力バッファ回路。
【請求項２】
前記クランプ手段は、前記第１の出力トランジスタのゲートと前記第１の電源電位の間に配設された第１のクランプ回路、及び前記第２の出力トランジスタのゲートと前記第２の電源電位の間に配設された第２のクランプ回路の少なくともいずれかを備えることを特徴とする請求項１に記載の出力バッファ回路。
【請求項３】
前記クランプ回路は、ＭＩＳトランジスタ、又はダイオードを具備することを特徴とする請求項１又は２に記載の出力バッファ回路。
【請求項４】
前記第１の出力トランジスタは、ソースが第１の電源電位に接続されたＰチャンネルＭＩＳトランジスタであり、
前記第２の出力トランジスタは、ソースが前記第２の電源電位に接続されたＮチャンネルＭＩＳトランジスタであることを特徴とする請求項１〜３のいずれか１項に記載の出力バッファ回路。
【請求項５】
請求項４に記載の出力バッファ回路において、
さらに、前記第１の出力トランジスタのドレイン電流をモニタするＰチャンネルの第１のモニタトランジスタと、
前記第２の出力トランジスタのドレイン電流をモニタするＮチャンネルの第２のモニタトランジスタとを備え、
前記ミニマム・セレクタ回路は、
ソースが前記第１のモニタトランジスタのドレインに接続され、カレント・ミラー回路を成すＰチャンネルの第１トランジスタと、
ドレインとゲートが、前記第２のモニタトランジスタのドレインに接続され、前記カレント・ミラー回路を成すＰチャンネルの第２トランジスタと、
ドレイン及びゲートが、前記第１トランジスタのドレインと接続されるＮチャンネルのダイオード接続されたトランジスタとを具備し、
前記クランプ手段として、前記第２の出力トランジスタのゲート、Ｎチャンネルの前記第２の差動トランジスタのドレインの間に配設された端子と、当該端子にドレイン及びゲートが接続されたＮチャンネルのトランジスタを備えることを特徴とする出力バッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力バッファ回路に関し、より詳細には、ＡＢ級動作を行う出力バッファ回路に関する。
【背景技術】
【０００２】
近年の半導体の微細加工技術の進展に伴って、ＩＣ（integrated circuit）の回路動作電圧は、低下する傾向にある。また、携帯機器をはじめとする各種電子機器は、低消費電力化の要求が著しい。電源電圧低下の要求では、演算増幅器において、例えば、電源電圧２Ｖであっても正常動作を行うことが求められている。このような状況下、演算増幅器の出力段には、低消費電力化を実現するため、制御性に優れる電流フィードバック型ＡＢ級出力バッファ回路を適用する要求がある。
【０００３】
図７に、非特許文献１に記載の電流フィードバック型ＡＢ級出力バッファ回路の回路図を示す。電流フィードバック型ＡＢ級出力バッファ回路（以下、単に「出力バッファ回路」とも云う）１５０は、ＮチャンネルＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ（以降、「Ｎ−トランジスタ」と称する）としてＭＮ１０１〜ＭＮ１０５、ＰチャンネルＭＯＳトランジスタ（以降、「Ｐ−トランジスタ」と称する）としてＭＰ１０１〜ＭＰ１０４を備える。
【０００４】
Ｐ−トランジスタＭＰ１０１は、出力駆動用のＭＯＳトランジスタとして機能する。以降、Ｐ−トランジスタＭＰ１０１を「第１の出力トランジスタＭＰ１０１」と称する。Ｐ−トランジスタＭＰ１０２、ＭＰ１０３は、カレント・ミラー回路を構成する。以降、Ｐ−トランジスタＭＰ１０２を「第１トランジスタＭＰ１０２」、Ｐ−トランジスタＭＰ１０３を「第２トランジスタＭＰ１０３」と称する。Ｐ−トランジスタＭＰ１０４は、第１の出力トランジスタＭＰ１０１のドレイン電流をモニタする役割を担う。以降、Ｐ−トランジスタＭＰ１０４を「第１のモニタトランジスタＭＰ１０４」と称する。
【０００５】
Ｎ−トランジスタＭＮ１０１は、出力駆動用のＭＯＳトランジスタとして機能する。以降、Ｎ−トランジスタＭＮ１０１を「第２の出力トランジスタＭＮ１０１」と称する。Ｎ−トランジスタＭＮ１０２、ＭＮ１０３は、差動対構成を成す。以降、Ｎ−トランジスタＭＮ１０２を「第１の差動トランジスタＭＮ１０２」、Ｎ−トランジスタＭＮ１０３を「第２の差動トランジスタＭＮ１０３」と称する。
【０００６】
Ｎ−トランジスタＭＮ１０４は、第２の出力トランジスタＭＮ１０１のドレイン電流をモニタする役割を担う（以降、「第２のモニタトランジスタＭＮ１０４」と称する）。Ｎ−トランジスタＭＮ１０５は、ダイオード接続されている。
【０００７】
出力バッファ回路１５０には、その他、第１電流源Ｉｃｓ１，第２電流源Ｉｃｓ２，第３電流源Ｉｃｓ３が配設されている。また、端子として、電流入力端子ＴＩｉｎ、出力端子ＴＶｏｕｔ、基準電圧入力端子として機能する端子ＴＡが配設されている。また、端子ＴＢ，端子ＴＣ，端子ＴＤも配設されている。
【０００８】
出力バッファ回路１５０には、ミニマム・セレクタ回路ＭＳＥＬ１０１、差動比較回路ＤＩＦＦ１０１が配設されている。
【０００９】
ミニマム・セレクタ回路ＭＳＥＬ１０１は、図７中の点線に囲まれた領域であり、第１トランジスタＭＰ１０２、第２トランジスタＭＰ１０３，Ｎ−トランジスタＭＮ１０５、及び端子ＴＢが配設されている。差動比較回路ＤＩＦＦ１０１は、図７中の二点鎖線にて囲まれた領域であり、第１の差動トランジスタＭＮ１０２、第２の差動トランジスタＭＮ１０３、第１電流源Ｉｃｓ１０１、第２電流源Ｉｃｓ１０２、第３電流源Ｉｃｓ１０３が配設されている。
【００１０】
ミニマム・セレクタ回路ＭＳＥＬ１０１は、出力を駆動する第１の出力トランジスタＭＰ１０１、又は第２の出力トランジスタＭＮ１０１のドレイン電流のうちの何れか小さい電流に比例したレベルを端子ＴＢに発生するミニマム・セレクタとして動作する。
【００１１】
端子ＴＡに供給する電圧は、出力バッファ回路１５０のアイドル電流に対応する基準電圧ＶＲＥＦを設定する。ここで、ミニマム・セレクタ回路ＭＳＥＬ１０１が発生する端子ＴＢの電位が、端子ＴＡの電位より大きい場合、すなわち、出力回路のミニマム電流が、アイドル電流基準より大きい場合には、差動比較回路ＤＩＦＦ１０１は、端子ＴＣの電位を上昇させ、端子ＴＤの電位を降下させる。総じて、端子ＴＢの電位を端子ＴＡの電位に抑える制御がかかる。
【００１２】
一方、ミニマム・セレクタ回路ＭＳＥＬ１０１が発生する端子ＴＢの電位が端子ＴＡの電位より小さい場合、すなわち、出力回路のミニマム電流がアイドル電流基準より小さい場合には、差動比較回路ＤＩＦＦ１０１は、端子ＴＣの電位を降下させ、端子ＴＤの電位を上昇させる。総じて、端子ＴＢの電位を端子ＴＡの電位に引き上げる制御がかかる。
【００１３】
以上説明した通りに、電流フィードバック型ＡＢ級出力バッファ回路１５０は、第２の出力トランジスタＭＮ１０１、第１の出力トランジスタＭＰ１０１に流れる電流をモニタし、その電流が規定値以下にならない様にフィードバックをかけて、ＡＢ級動作を保証する。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】谷口研二著、「ＬＳＩ設計者のためのＣＭＯＳアナログ回路入門」、初版、ＣＱ出版株式会社、２００５年１月１日、ｐ．２０９−２１１（図１２−１２、図１２−１３）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
電流フィードバック型ＡＢ級出力バッファ回路１５０は、前述したように、第２の出力トランジスタＭＮ１０１、第１の出力トランジスタＭＰ１０１其々に流れる電流をモニタし、その電流が規定値以下にならない様にフィードバックをかけて、ＡＢ級動作保証を行う。
【００１６】
しかしながら、電流フィードバック型ＡＢ級出力バッファ回路１５０は、フィードバック制御回路の安定動作領域のダイナミック・レンジが狭いという問題があった。
【課題を解決するための手段】
【００１７】
本発明に係る出力バッファ回路は、第１の電源電位及び第２の電源電位との間に直列に接続された第１及び第２の出力トランジスタと、前記第１及び第２の出力トランジスタのドレインに接続された出力端子と、前記第１及び第２の出力トランジスタに流れる電流の少ないほうに対応した電圧を発生し、その電流が一定以下にならないようにフィードバックをかけるミニマム・セレクタ回路と、アイドル電流に対応する基準電圧がゲートに入力され、かつドレインが前記第１の出力トランジスタのゲートに接続される第１の差動トランジスタと、前記第１の差動トランジスタと差動対を形成し、前記ミニマム・セレクタ回路に発生した電圧が、ゲートに入力され、ドレインが前記第２の出力トランジスタのゲートに接続される第２の差動トランジスタと、を具備する差動比較回路と、前記第１又は／及び第２の出力トランジスタのゲートに入力される電流に制限を掛けるクランプ手段を備えるものである。
【００１８】
本発明によれば、出力駆動用トランジスタのゲート電位に制限を掛けるクランプ手段を設けているので、フィードバック制御回路の安定動作領域のダイナミック・レンジを拡大させることができる。より詳細には、クランプ手段により、出力駆動用トランジスタの比較出力レベルをクランプし、出力トランジスタのゲート電位に制限を掛ける。クランプ手段により、出力バッファ回路の回路動作範囲をミニマム・セレクタのダイナミック・レンジ内に制限することができる。これにより、バッファ回路の安定動作領域が拡大する。
【発明の効果】
【００１９】
本発明によれば、安定動作領域の拡大を実現する出力バッファ回路を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００２０】
【図１】実施形態１に係る出力バッファ回路を示す回路図。
【図２】実施形態１の出力バッファ回路の効果をシミュレーションする回路図。
【図３】入力電圧変動に対して出力電圧変動をシミュレーションした図。
【図４】入力電圧変動に対して電源電流変動をシミュレーションした図。
【図５】実施形態２に係る出力バッファ回路を示す回路図。
【図６】実施形態３に係る出力バッファ回路を示す回路図。
【図７】非特許文献１に記載の出力バッファ回路を示す回路図。
【図８】非特許文献１に記載の出力バッファ回路の差動比較回路の動作領域を示す図。
【発明を実施するための形態】
【００２１】
以下、本発明を適用した実施形態の一例について説明する。本発明の実施形態に係るトランジスタは、ＭＩＳ（Metal-Insulator-Semiconductor）構造のうち、ゲート絶縁膜を酸化膜としたＭＯＳ構造を例に説明する。
【００２２】
［実施形態１］
図１に、本実施形態１に係る電流フィードバック型ＡＢ級出力バッファ回路図の一例を示す。本実施形態１に係る電流フィードバック型ＡＢ級出力バッファ回路（以降、単に「出力バッファ回路」とも云う）５０は、ＮチャンネルＭＯＳトランジスタ（以降、「Ｎ−トランジスタ」と称する）としてＭＮ１〜ＭＮ５及びＭＮＣＬ１を、ＰチャンネルＭＯＳトランジスタ（以降、「Ｐ−トランジスタ」と称する）としてＭＰ１〜ＭＰ４を備える。
【００２３】
Ｐ−トランジスタＭＰ１は、出力駆動用のＭＯＳトランジスタとして機能する。以降、Ｐ−トランジスタＭＰ１を「第１の出力トランジスタＭＰ１」と称する。Ｐ−トランジスタＭＰ２、ＭＰ３は、カレント・ミラー回路を成す。以降、Ｐ−トランジスタＭＰ２を「第１トランジスタＭＰ２」、Ｐ−トランジスタＭＰ３を「第２トランジスタＭＰ３」と称する。Ｐ−トランジスタＭＰ４は、第２の出力トランジスタＭＰ１のドレイン電流をモニタする役割を担う。以降、Ｐ−トランジスタＭＰ４を「第１のモニタトランジスタＭＰ４」と称する。
【００２４】
Ｎ−トランジスタＭＮ１は、出力駆動用のＭＯＳトランジスタとして機能する。以降、Ｎ−トランジスタＭＮ１を「第２の出力トランジスタＭＮ１」と称する。Ｎ−トランジスタＭＮ２、ＭＮ３は、差動対構成を成す。以降、Ｎ−トランジスタＭＮ２を「第１の差動トランジスタＭＮ２」、Ｎ−トランジスタＭＮ３を「第２の差動トランジスタＭＮ３」と称する。
【００２５】
Ｎ−トランジスタＭＮ４は、第２の出力トランジスタＭＮ１のドレイン電流をモニタする役割を担う（以降、「第２のモニタトランジスタＭＮ４」と称する）。Ｎ−トランジスタＭＮ５は、ダイオード接続されている。Ｎ−トランジスタＭＮＣＬ１は，クランプ用のトランジスタであり、本発明において追加した素子である。以降、Ｎ−トランジスタＭＮＣＬ１を「Ｎ−クランプ用トランジスタＭＮＣＬ１」と称する。
【００２６】
第１の出力トランジスタＭＰ１と第２の出力トランジスタＭＮ１は、第１の電源電位（電源電圧ＶＤＤ）と第２の電源電位（接地電圧ＶＳＳ）との間に直列に接続されている。そして、第１の出力トランジスタＭＰ１のドレインと、第２の出力トランジスタＭＮ１のドレインは、出力端子ＴＶｏｕｔに接続されている。
【００２７】
出力バッファ回路５０には、その他、第１電流源Ｉｃｓ１，第２電流源Ｉｃｓ２，第３電流源Ｉｃｓ３が配設されている。また、端子としては、前述の出力端子ＴＶｏｕｔの他、電流入力端子ＴＩｉｎ、基準電圧入力端子として機能する端子ＴＡが配設されている。また、端子ＴＢ，端子ＴＣ，端子ＴＤも配設されている。
【００２８】
端子ＴＡは、第１の差動トランジスタＭＮ２のゲートに接続される。電流入力端子ＴＩｉｎは、第１の差動トランジスタＭＮ２のソース、第２の差動トランジスタのソース、及び第３電流源Ｉｃｓ３に接続される。また、電源電圧ＶＤＤには、第１の出力トランジスタＭＰ１、第２トランジスタＭＰ３、第１のモニタトランジスタＭＰ４の各ソース、及び、第１電流源Ｉｃｓ１、第２電流源Ｉｃｓ２が接続されている。一方、接地電圧ＶＳＳには、第２の出力トランジスタＭＮ１、第２のモニタトランジスタＭＮ４、Ｎ−トランジスタＭＮ５、Ｎ−クランプ用トランジスタＭＮＣＬ１の各ソース、及び第３電流源Ｉｃｓ３が接続されている。
【００２９】
出力バッファ回路５０は、ミニマム・セレクタ回路ＭＳＥＬ１、差動比較回路ＤＩＦＦ１、クランプ手段ＣＬが配設されている。ミニマム・セレクタ回路ＭＳＥＬ１は、第１の出力トランジスタＭＰ１及び第２の出力トランジスタＭＮ１に流れる電流の少ないほうに対応した電圧を発生し、その電流が一定以下にならないようにフィードバックを掛ける役割を担う。
【００３０】
クランプ手段ＣＬは、第１の出力トランジスタＭＰ１、又は／及び第２の出力トランジスタＭＮ１のゲートに入力される電流に制限を掛けるものである。クランプ手段ＣＬの構成は、上記機能を有するものであれば特に限定されないが、好適な例として以下の構成を挙げることができる。すなわち、クランプ手段ＣＬとして、第１の出力トランジスタＭＰ１のゲートと第１の電源電位の間に配設された第１のクランプ回路、及び第２の出力トランジスタＭＮ１のゲートと第２の電源電位の間に配設された第２のクランプ回路の少なくともいずれかを備える構成を挙げることができる。
【００３１】
本実施形態１に係るクランプ手段ＣＬは、第２のクランプ回路を配設した例について説明する。すなわち、図１に示すように、第２の出力トランジスタＭＮ１のゲートと、第２の電源電位である接地電圧ＶＳＳの間に配設された第２のクランプ回路ＮＣＬＰ１を適用した例について説明する。
【００３２】
ミニマム・セレクタ回路ＭＳＥＬ１は、図１中の点線に囲まれた領域であり、第１トランジスタＭＰ２、第２トランジスタＭＰ３，Ｎ−トランジスタＭＮ５、及び端子ＴＢが配設されている。第１トランジスタＭＰ２、第２トランジスタＭＰ３のゲートは共通接続されている。また、第２トランジスタＭＰ３のゲートとドレインは、互いに接続されている。第１トランジスタＭＰ２のドレインは、端子ＴＢを介してＮ−トランジスタＭＮ５のドレイン及びゲートに接続される。第１トランジスタＭＰ２のソースは、第１のモニタトランジスタＭＰ４のドレインに接続される。
【００３３】
差動比較回路ＤＩＦＦ１は、図１中の二点鎖線にて囲まれた領域であり、第１の差動トランジスタＭＮ２、第２の差動トランジスタＭＮ３、第１電流源Ｉｃｓ１、第２電流源Ｉｃｓ２、第３電流源Ｉｃｓ３が配設されている。第１の差動トランジスタＭＮ２、第２の差動トランジスタＭＮ３の各ソースは共通接続されている。また、第１の差動トランジスタＭＮ２、第２の差動トランジスタＭＮ３の各ソースは、第３電流源Ｉｃｓ３に接続され、かつ、前述したように、電流入力端子ＴＩｉｎに接続されている。
【００３４】
第１の差動トランジスタＭＮ２のドレインは、第１電流源Ｉｃｓ１及び端子ＴＣに接続されている。端子ＴＣは、第１の出力トランジスタＭＰ１のゲート、及び第２のモニタトランジスタＭＮ４のゲートの間に設けられている。一方、第２の差動トランジスタＭＮ３のドレインは、第２電流源Ｉｃｓ２及び第２のクランプ回路ＮＣＬＰ１内に配設された端子ＴＤに接続されている。
【００３５】
端子ＴＤは、第２の出力トランジスタＭＮ１のゲート、及び第２のモニタトランジスタＭＮ４のゲート間に配設されたノードｎ１と、第２の差動トランジスタＭＮ３のドレインの間に設けられている。第１の差動トランジスタＭＮ２のゲートは、前述したとおり、端子ＴＡに接続されている。一方、第２の差動トランジスタＭＮ３のゲートは、ミニマム・セレクタ回路ＭＳＥＬ１内の端子ＴＢに接続されている。
【００３６】
第２のクランプ回路ＮＣＬＰ１は、図１中の一点鎖線で囲まれた領域であり、Ｎ−クランプ用トランジスタＭＮＣＬ１、端子ＴＤが配設されている。Ｎ−クランプ用トランジスタＭＮＣＬ１のドレインは、同ゲート、及び端子ＴＤに接続されている。Ｎ−クランプ用トランジスタＭＮＣＬ１のソースは、前述したとおり、接地電圧ＶＳＳに接続される。
【００３７】
第１の出力トランジスタＭＰ１のゲートは、端子ＴＣに接続され、かつ、Ｐ−トランジスタＭＰ４のゲートに接続される。一方、第２の出力トランジスタＭＮ１のゲートは、端子ＴＤに接続され、かつ、第２のモニタトランジスタＭＮ４のゲートに接続される。第１の出力トランジスタＭＰ１及び第２の出力トランジスタＭＮ１のソース、ドレインは、前述したとおりである。
【００３８】
次に、本実施形態１に係る出力バッファ回路５０の動作について説明する。まず、第１の出力トランジスタＭＰ１のドレイン電流が、第２の出力トランジスタＭＮ１のドレイン電流量を大幅に上回っている場合の動作について説明する。
【００３９】
Ｐ−トランジスタＭＰ４は、コンダクタンスが十分に大きいものを用いているため、Ｐ−トランジスタＭＰ２のソース電位は、電源電圧ＶＤＤの電源電位に近くなる。この時、第２の出力トランジスタＭＮ１のドレイン電流は、第２のモニタトランジスタＭＮ４によりモニタされて、さらに第１トランジスタＭＰ２，第２トランジスタＭＰ３よりなるカレント・ミラー回路により鏡映されて、ダイオード接続されたＮ−トランジスタＭＮ５に流れる。これにより、第２の出力トランジスタＭＮ１のドレイン電流に比例したレベルが端子ＴＢに発生する。
【００４０】
続いて、第２の出力トランジスタＭＮ１のドレイン電流が、第１の出力トランジスタＭＰ１のドレイン電流量を大幅に上回っている場合の動作について説明する。この場合、第１トランジスタＭＰ２，第２トランジスタＭＰ３より成る回路は、カレント・ミラー回路動作を行わない。その代わり、第１トランジスタＭＰ２は、第１の出力トランジスタＭＰ１のドレイン電流をモニタする第１のモニタトランジスタＭＰ４のドレイン電流を、Ｎ−トランジスタＭＮ５へ流す電流スルー回路として動作する。これにより、第１の出力トランジスタＭＰ１のドレイン電流に比例したレベルが端子ＴＢに発生する。
【００４１】
総じて、ミニマム・セレクタ回路ＭＳＥＬ１は、出力を駆動する第１の出力トランジスタＭＰ１、又は第２の出力トランジスタＭＮ１のドレイン電流のうちの何れか小さい電流に比例したレベルを端子ＴＢに発生するミニマム・セレクタとして動作する。
【００４２】
端子ＴＡに供給する電圧として、出力バッファ回路５０のアイドル電流に対応する基準電圧ＶＲＥＦを設定する。ここで、ミニマム・セレクタ回路ＭＳＥＬ１が発生する端子ＴＢの電位が、端子ＴＡの電位より大きい場合、すなわち、出力回路のミニマム電流が、アイドル電流基準より大きい場合には、差動比較回路ＤＩＦＦ１の差動比較回路は、端子ＴＣの電位を上昇させ、端子ＴＤの電位を降下させる。総じて、端子ＴＢの電位を端子ＴＡの電位に抑える制御がかかる。
【００４３】
一方、ミニマム・セレクタ回路ＭＳＥＬ１が発生する端子ＴＢの電位が端子ＴＡの電位より小さい場合、すなわち、出力回路のミニマム電流がアイドル電流基準より小さい場合には、差動比較回路ＤＩＦＦ１の差動比較回路は、端子ＴＣの電位を降下させ、端子ＴＤの電位を上昇させる。総じて、端子ＴＢの電位を端子ＴＡの電位に引き上げる制御がかかる。
【００４４】
以上説明した通り、本実施形態１に係る出力バッファ回路５０は、第２の出力トランジスタＭＮ１、第１の出力トランジスタＭＰ１に流れる電流をモニタし、その電流が規定値以下にならない様にフィードバックをかけて、ＡＢ級動作を保証する。
【００４５】
ここで、本実施形態１の効果を説明するために、まず、従来例に係る出力バッファ回路１５０の問題点について説明する。
【００４６】
図８は、従来例に係る出力バッファ回路１５０の差動比較回路ＤＩＦＦ１０１の動作領域を示したものである。図８中の横軸は、ミニマム・セレクタＭＳＥＬ１０１が抽出する端子ＴＢのレベルを示す。横軸の中央に基準電圧ＶＲＥＦの入力電圧である端子ＴＡのレベルを示す。図８中の縦軸は、端子ＴＢのレベルに応じて第１の差動トランジスタＭＮ１０２，第２の差動トランジスタＭＮ１０３に流れるドレイン電流を示す。
【００４７】
端子ＴＢのレベルに対応した領域は、図８に示すように、大きく３つに分けられる。領域Iは、端子ＴＡのレベルより端子ＴＢのレベルが十分に小さい（端子ＴＡレベル＞＞端子ＴＢレベルの）領域である。すなわち、領域Iは、目標とする出力バッファ回路１５０のアイドル電流が高めに設定された場合に相当する。領域IIは、端子ＴＡのレベルと端子ＴＢのレベルが拮抗し、差動比較回路ＤＩＦＦ１０１が制御動作に与する事のできる領域である。領域IIIは、端子ＴＡのレベルより端子ＴＢのレベルが十分大きい（端子ＴＡレベル＜＜端子ＴＢレベル）領域である。
【００４８】
領域IIの場合、フィードバック制御が掛かる領域であり、端子ＴＡのレベルを基準として、端子ＴＢのレベルが揃う様に制御される。この場合、出力バッファ回路１５０はアイドル電流が設定されたミニマム値に制御され、動作上の問題とはならない。
【００４９】
領域Iの場合、差動比較回路ＤＩＦＦ１０１は、差動比較動作を成さず、第３電流源Ｉｃｓ３の電流は全て第１の差動トランジスタＭＮ１０２を通じて流れようとし、第２の差動トランジスタＭＮ１０３のドレイン電流は殆ど流れない。その結果、端子ＴＣの電位は接地電圧ＶＳＳの接地電位に近づき、端子ＴＤの電位は電源電圧ＶＤＤの電源電位に近づく。この場合、電流制御のフィードバック・ループは制御動作を成さず、第１の出力トランジスタＭＰ１０１、第２の出力トランジスタＭＮ１０１は、各々能力一杯の駆動電流を流してしまう。すなわち、出力バッファ回路１５０は、領域Iの条件に陥ると、そのフィードバック制御回路が制御不能となる。制御不能に陥った場合、出力駆動電流の制限がかからない為、ＡＢ級動作を保証できない。
【００５０】
領域IIIは、消費電流は過大とならないが、リニア動作が不十分となる領域である。すなわち、差動比較回路ＤＩＦＦ１０１は、差動比較動作を成さず、第３電流源Ｉｃｓ３の電流は全て第２の差動トランジスタＭＮ１０３を通じて流れようとし、第１の差動トランジスタＭＮ１０２のドレイン電流は殆ど流れない。その結果、端子ＴＣの電位は電源電圧ＶＤＤの電源電位に近づき、端子ＴＤの電位は接地電圧ＶＳＳの接地電位に近づく。この場合、電流制御のフィードバック・ループは制御動作を成さず、第１の出力トランジスタＭＰ１０１、第２の出力トランジスタＭＮ１０１は各々遮断状態となり、駆動電流は流れない。すなわち、領域IIIに陥ると、出力を十分に駆動できないＢ級回路、又はＣ級回路となってしまう。
【００５１】
本発明者は、安定動作領域を拡大するべく鋭意検討を重ね、クランプ手段を設置することにより、領域Iを安定動作領域とすることを見出し、本発明を完成するに至った。以下、本実施形態１の構成において、領域Iの場合に、安定動作領域とすることができる理由について説明する。
【００５２】
出力バッファ回路５０において、差動比較回路ＤＩＦＦ１０１の動作が、図８の動作領域Iに相当する条件に陥った場合の動作について説明する。すなわち、端子ＴＡのレベルより端子ＴＢのレベルが十分に小さい（端子ＴＡレベル＞＞端子ＴＢレベル）場合である。
【００５３】
本実施形態１においては、図１に示すように、Ｎ−クランプ用トランジスタＭＮＣＬ１を追加している。このため、端子ＴＤのレベルは、Ｎ−クランプ用トランジスタＭＮＣＬ１によりクランプされて、その最大値が制限を受ける。その結果、第２の出力トランジスタＭＮ１が、その駆動能力最大の状態に陥る事を避けることが可能となる。
【００５４】
第２の出力トランジスタＭＮ１の駆動電流が制限されるので、結果として、第１の出力トランジスタＭＰ１の駆動電流も制限される。このように、本実施形態１に係る出力バッファ回路５０では、出力駆動回路の動作最大電流を制限する事が可能となる。
【００５５】
ここで、ミニマム・セレクタＭＳＥＬ１のダイナミック・レンジ内に第２の出力トランジスタＭＮ１，第１の出力トランジスタＭＰ１の動作電流が収まると、本実施形態１に係る出力バッファ回路５０は、図８に示す領域IIに相当する状態へと遷移する。この時、端子ＴＡのレベルと端子ＴＢのレベルが拮抗し、差動比較回路ＤＩＦＦ１が制御動作に与する事のできる領域となる。すなわち、フィードバック制御が可能となる。
【００５６】
図２に、従来例に係る出力バッファ回路１５０と、本実施形態１に係る出力バッファ回路５０の動作比較を行うシミュレーション回路（ボルテージ・フォロワ）を示す。図２中、差動入力回路部Ｙには、差動入力構成により、入力電位差を差電流出力と成す入力回路部を用いる。ハッチングを施した出力回路部Ｚには、図７に示した従来の電流フィードバック型ＡＢ級出力バッファ回路１５０、又は、本実施形態１に係る電流フィードバック型ＡＢ級出力バッファ回路５０が挿入される。
【００５７】
図３に、図２のシミュレーション回路において、図７に示した従来の出力バッファ回路１５０の差動比較回路ＤＩＦＦ１０１が動作領域Iに陥る条件下、入力電圧に対して出力電圧の変化をシミュレートした結果を示す。
【００５８】
図４に、図２のシミュレーション回路において、図７に示した従来の出力バッファ回路１５０の差動比較回路ＤＩＦＦ１０１が動作領域Iに陥る条件下、入力電圧に対して電源電流変化をシミュレートした結果を示す。
【００５９】
図３において、実施形態１においては、フィードバック制御範囲が拡大したため、正規のアンプの動作を回復し、出力電圧が入力電圧の変化に追従可能となった事を示している。すなわち、有効な演算増幅回路動作を成している事を示している。図４において、実施形態１においては、電源電流が正常に回復するシミュレーション結果が得られている。
【００６０】
従来例に係る出力バッファ回路１５０は、出力バッファ回路１５０の最低アイドリング電流を制御するものであるが、最大のアイドリング電流の制御を行わない。このため、ミニマム・セレクタのダイナミック・レンジを逸脱するような大電流が流れた場合には、フィードバック制御が掛からない制御不能領域に到達し、バッファ回路動作ができなくなる。
【００６１】
本実施形態１に係る出力バッファ回路５０では、クランプ手段（第２のクランプ回路ＮＣＬＰ１）を設けることにより、出力駆動回路の動作最大電流を制限する事が可能となる。これにより、ミニマム・セレクタのダイナミック・レンジ内に第２の出力トランジスタＭＮ１，第１の出力トランジスタＭＰ１の動作電流を収め、バッファ動作が回復可能となる。
【００６２】
本実施形態１によれば、低電源電圧化、並びに低消費電力化が要求される半導体集積回路において、電流フィードバック型ＡＢ級出力バッファ回路の制御可能範囲を拡大する。これにより、出力バッファ回路の実現可能範囲を拡大させることができる。
【００６３】
なお、本実施形態１においては、第２のクランプ回路ＮＣＬＰ１として、Ｎ−チャネルＭＯＳトランジスタを配設する例について述べたが、クランプ効果がある回路構成であればよく、例えば、トランジスタに代えてダイオード等を用いてもよい。
【００６４】
[実施形態２]
次に、上記実施形態１とは異なる電流フィードバック型ＡＢ級出力バッファ回路図の一例について説明する。具体的には、上記実施形態１に係るクランプ手段は、第２の出力トランジスタＭＮ１をクランプする第２のクランプ回路を設けるものであったが、本実施形態２に係るクランプ手段は、第１の出力トランジスタをクランプする第１のクランプ回路を設けている点において相違する。なお、以降の説明において、上記実施形態と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
【００６５】
図５に、本実施形態２に係る電流フィードバック型ＡＢ級出力バッファ回路の概念図を示す。本実施形態２に係る電流フィードバック型ＡＢ級出力バッファ回路５０ａは、Ｎ−トランジスタとしてＭＮ１ａ、ＭＮ２ａ、ＭＮ３ａを備える。また、Ｐ−トランジスタとしてＭＰ１ａを備える。
【００６６】
Ｐ−トランジスタＭＰ１ａは、出力駆動用のＭＯＳトランジスタとして機能する。以降、「第１の出力トランジスタＭＰ１ａ」と称する。Ｎ−トランジスタＭＮ１ａは、出力駆動用のＭＯＳトランジスタとして機能する。以降、Ｎ−トランジスタＭＮ１ａを「第２の出力トランジスタＭＮ１ａ」と称する。Ｎ−トランジスタＭＮ２ａ、ＭＮ３ａは、差動対構成を成す。以降、Ｎ−トランジスタＭＮ２ａを「第１の差動トランジスタＭＮ２ａ」、Ｎ−トランジスタＭＮ３ａを「第２の差動トランジスタＭＮ３ａ」と称する。
【００６７】
端子ＴＡは、第１の差動トランジスタＭＮ２ａのゲートに接続される。電流入力端子ＴＩｉｎは、第１の差動トランジスタＭＮ２のソース、第１の差動トランジスタＭＮ２のソース、及び第３電流源Ｉｃｓ３に接続される。出力端子ＴＶｏｕｔは、第１の出力トランジスタＭＰ１ａ及び第２の出力トランジスタＭＮ１ａのドレインに共通接続されている。また、電源電圧ＶＤＤには、第１の出力トランジスタＭＰ１ａのソース、及び、第１電流源Ｉｃｓ１、第２電流源Ｉｃｓ２が接続されている。一方、接地電圧ＶＳＳには、第２の出力トランジスタＭＮ１のソース、及び第３電流源Ｉｃｓ３が接続されている。
【００６８】
出力バッファ回路５０ａは、ミニマム・セレクタ回路ＭＳＥＬ１ａ、クランプ手段ＣＬが配設されている。クランプ手段ＣＬとしては、第１のクランプ回路ＰＣＬＰ１が配設されている。ミニマム・セレクタ回路ＭＳＥＬ１ａは、上記実施形態１と同様の構成とする。また、第１のクランプ回路ＰＣＬＰ１は、例えば、上記実施形態１のＮ−クランプ用トランジスタＭＮＣＬ１を備える第２のクランプ回路ＮＣＬＰ１（図１参照）と同様に、Ｐ−トランジスタをダイオード接続したクランプ回路を適用とすることができる。
【００６９】
ミニマム・セレクタ回路ＭＳＥＬ１ａは、第２の差動トランジスタＭＮ３ａのゲートに接続される。また、第１のクランプ回路ＰＣＬＰ１の一端は、第１電流源Ｉｃｓ１と電源電圧ＶＤＤを結ぶ配線であって、かつ第２電流源Ｉｃｓ２と電源電圧ＶＤＤを結ぶ配線に接続されている。第１のクランプ回路ＰＣＬＰ１の他端は、第１の出力トランジスタＭＰ１ａのゲートと第１の差動トランジスタＭＮ２ａのドレインを結ぶ配線に接続されている。
【００７０】
本実施形態２においては、第１の出力トランジスタＭＰ１ａの駆動能力を制限する事で、その駆動能力最大の状態に陥る事を避けることが可能となる。第１の出力トランジスタＭＰ１ａの駆動電流が制限されるので、結果として、出力を駆動する第２の出力トランジスタＭＮ１ａの駆動電流も制限される。このように、本実施形態２に係る出力バッファ回路５０ａでは、出力駆動回路の動作最大電流を制限する事が可能となる。そして、ミニマム・セレクタＭＳＥＬ１ａのダイナミック・レンジ内に第１の出力トランジスタＭＰ１ａ，第２の出力トランジスタＭＮ１ａの動作電流が収まると、本実施形体２に係る出力バッファ回路５０ａは、図８に示す領域IIに相当する状態へと遷移する。すなわち、フィードバック制御が可能となる。
【００７１】
本実施形態２によれば、低電源電圧化、並びに低消費電力化が要求される半導体集積回路において、電流フィードバック型ＡＢ級出力バッファ回路の制御可能範囲を拡大する。これにより、出力バッファ回路の実現可能範囲を拡大させることができる。
【００７２】
[実施形態３]
次に、上記実施形態１及び２とは異なる電流フィードバック型ＡＢ級出力バッファ回路図の一例について説明する。具体的には、上記実施形態１に係るクランプ手段は、第２の出力トランジスタをクランプする第２のクランプ回路を配設したものであったが、本実施形態３に係るクランプ回路は、第２の出力トランジスタＭＮ１をクランプする第２のクランプ回路を配設することに加え、さらに、第１の出力トランジスタをクランプする第１のクランプ回路を配設する点において相違する。
【００７３】
図６に、本実施形態３に係る電流フィードバック型ＡＢ級出力バッファ回路図の概念図を示す。本実施形態３に係る電流フィードバック型ＡＢ級出力バッファ回路５０ｂは、Ｎ−トランジスタとしてＭＮ１ｂ、ＭＮ２ｂ、ＭＮ３ｂを備える。また、Ｐ−トランジスタとしてＭＰ１ｂを備える。
【００７４】
Ｐ−トランジスタＭＰ１ｂは、出力駆動用のＭＯＳトランジスタとして機能する。以降、「第１の出力トランジスタＭＰ１ｂ」と称する。Ｎ−トランジスタＭＮ１ｂは、出力駆動用のＭＯＳトランジスタとして機能する。以降、「第２の出力トランジスタＭＮ１ｂ」と称する。Ｎ−トランジスタＭＮ２ｂ、ＭＮ３ｂは、差動対構成を成す。以降、Ｎ−トランジスタＭＮ２ｂを「第１の差動トランジスタＭＮ２ｂ」、Ｎ−トランジスタＭＮ３ｂを「第２の差動トランジスタＭＮ３ｂ」と称する。
【００７５】
端子ＴＡは、第１の差動トランジスタＭＮ２ｂのゲートに接続される。電流入力端子ＴＩｉｎは、第１の差動トランジスタＭＮ２ｂのソース、第１の差動トランジスタＭＮ２ｂのソース、及び第３電流源Ｉｃｓ３に接続される。出力端子ＴＶｏｕｔは、第１の出力トランジスタＭＰ１ｂ及び第２の出力トランジスタＭＮ１ｂのドレインに共通接続されている。また、電源電圧ＶＤＤには、第１の出力トランジスタＭＰ１ｂのソース、第１のクランプ回路ＰＣＬＰ１，第１電流源Ｉｃｓ１、及び第２電流源Ｉｃｓ２が接続されている。一方、接地電圧ＶＳＳには、第２の出力トランジスタＭＮ１ｂのソース、第２のクランプ回路ＮＣＬＰ１ｂ及び第３電流源Ｉｃｓ３が接続されている。
【００７６】
出力バッファ回路５０ｂは、ミニマム・セレクタ回路ＭＳＥＬ１ｂ、クランプ手段ＣＬが配設されている。クランプ手段ＣＬとしては、第１のクランプ回路ＰＣＬＰ１、第２のクランプ回路ＮＣＬＰ１ｂが配設されている。ミニマム・セレクタ回路ＭＳＥＬ１ｂは、上記実施形態１と同様の構成とする。また、第１のクランプ回路ＰＣＬＰ１は、例えば、上記実施形態２のＰＣＬＰ１と同様とし、第２のクランプ回路ＮＣＬＰ１ｂは、上記実施形態１の第２のクランプ回路ＮＣＬＰ１と同様の構成とすることができる。
【００７７】
ミニマム・セレクタ回路ＭＳＥＬ１ｂは、第２の差動トランジスタＭＮ３ｂのゲートに接続される。また、第１のクランプ回路ＰＣＬＰ１の一端は、第１電流源Ｉｃｓ１と電源電圧ＶＤＤを結ぶ配線であって、かつ第２電流源Ｉｃｓ２と電源電圧ＶＤＤを結ぶ配線に接続されている。一方、第１のクランプ回路ＰＣＬＰ１の他端は、第１の出力トランジスタＭＰ１ｂのゲートと第１の差動トランジスタＭＮ２ｂのドレインを結ぶ配線に接続されている。
【００７８】
第２のクランプ回路ＮＣＬＰｂ１の一端は、第３電流源Ｉｃｓ３と接地電圧ＶＳＳを結ぶ配線に接続されている。一方、第２のクランプ回路ＮＣＬＰ１ｂの他端は、第２の出力トランジスタＭＮ１ｂのゲートと、第２の差動トランジスタＭＮ３ｂのドレイン間に配設されている。
【００７９】
本実施形態３においては、第１の出力トランジスタＭＰ１ｂ及び第２の出力トランジスタＭＮ１ｂの双方の駆動能力を制限する事で、その駆動能力最大の状態に陥る事を避けることが可能となる。このように、本実施形態３に係る出力バッファ回路５０ｂでは、出力駆動回路の動作最大電流を制限する事が可能となる。ここで、ミニマム・セレクタＭＳＥＬ１ｂのダイナミック・レンジ内に第１の出力トランジスタＭＰ１ｂ，第２の出力トランジスタＭＮ１ｂの動作電流が収まると、本実施形態３に係る出力バッファ回路５０ｂは、図８に示す領域IIに相当する状態へと遷移する。すなわち、フィードバック制御が可能となる。
【００８０】
本実施形態３によれば、低電源電圧化、並びに低消費電力化が要求される半導体集積回路において、電流フィードバック型ＡＢ級出力バッファ回路の制御可能範囲を拡大する。これにより、出力バッファ回路の実現可能範囲を拡大させることができる。
【００８１】
なお、上記実施形態は、一例であって、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。すなわち、第１の電源電位及び第２の電源電位との間に直列に接続された第１及び第２の出力トランジスタを備えるものであって、上述した機能を有するミニマム・セレクタ回路、差動比較回路、クランプ手段を備えるものであればよい。すなわち、ミニマム・セレクタ回路として、第１及び第２の出力トランジスタに流れる電流の少ないほうに対応した電圧を発生し、その電流が一定以下にならないようにフィードバックをかける機能を有し、差動比較回路として、上述したような差動対を構成する第１トランジスタ、第２トランジスタを有するものであればよい。また、クランプ手段として、第１又は／及び第２の出力トランジスタのゲートに入力される電流に制限を掛けるものであればよい。また、上記実施形態のトランジスタの極性を反転させたものも好適に適用することができる。
【符号の説明】
【００８２】
ＭＰ１            第１の出力トランジスタ
ＭＮ１            第２の出力トランジスタ
ＭＮ２〜ＭＮ５    Ｎ−トランジスタ
ＭＮＣＬ１        Ｎ−クランプ用トランジスタ
ＭＰ２〜ＭＰ４    Ｐ−トランジスタ
ＭＳＥＬ１        ミニマム・セレクタ回路
ＤＩＦＦ１        差動比較回路
ＣＬ１            クランプ回路
Ｉｃｓ１          第１電流源
Ｉｃｓ２          第２電流源
Ｉｃｓ３          第３電流源
ＴＶｏｕｔ        出力端子
ＴＩｉｎ          電流入力端子
ＴＡ              ＴＡ端子
ＴＢ              ＴＢ端子
ＴＣ              ＴＣ端子
ＴＤ              ＴＤ端子
ＶＤＤ            電源電圧
ＶＳＳ            接地電圧
５０              ＡＢ級出力バッファ回路
【図１】
2011023924.tif 000003
【図２】
2011023924.tif 000004
【図３】
2011023924.tif 000005
【図４】
2011023924.tif 000006
【図５】
2011023924.tif 000007
【図６】
2011023924.tif 000008
【図７】
2011023924.tif 000009
【図８】
2011023924.tif 000010