【事件の表示】
　特願２０１２−１００９２６「配線基板及び配線基板の製造方法」拒絶査定不服審判事件〔平成２５年１１月７日出願公開、特開２０１３−２２９４６５、請求項の数（８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１．手続の経緯 
　本願は、平成２４年４月２６日の出願であって、平成２７年１１月２７日付けで拒絶理由が通知され、平成２８年１月２９日に意見書及び手続補正書が提出されたが、同年６月２３日付け（発送日：同年６月２８日）で拒絶査定がなされ、これに対し、同年８月２４日に拒絶査定不服審判が請求されると同時に明細書及び特許請求の範囲を補正する手続補正書が提出されたものである。 
　
第２．平成２８年８月２４日付けの手続補正（以下、「本件補正」という。）の適否
１．本件補正の内容  
　本件補正は、本件補正により補正される前の（すなわち、平成２８年１月２９日の手続補正書により補正された）下記Ａに示す請求項１及び６の記載を、下記Ｂに示す請求項１及び６の記載へと補正することを含むものである。  
Ａ　本件補正前の特許請求の範囲の請求項１及び６
「　【請求項１】
　第１の主面と第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する開口部を有するコア基板と、
　前記第１の主面に形成され、前記開口部を覆う第１の導電膜と、
　前記第２の主面に形成され、前記開口部を覆う第２の導電膜と、
　前記開口部内に配置され、前記第１の導電膜と接続された電子部品と、
　前記開口部内に充填された絶縁材と、
　前記コア基板の第１主面と前記第１の導電膜を覆い、絶縁層と配線層を積層して形成された第１の配線部と、
　前記コア基板の第２主面と前記第２の導電膜を覆い、絶縁層と配線層を積層して形成された第２の配線部と、
を有し、
　前記第１の導電膜は、前記開口部及び前記絶縁材を覆い、前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記第１の主面に接続する接続部とを有し、
　前記第２の導電膜は、前記開口部及び前記絶縁材を覆う被覆部と、前記被覆部の周縁部を前記第２の主面に接続する接続部とを有することを特徴とする配線基板。
　　【請求項６】
　電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第１及び第２の配線部を有する配線基板の製造方法であって、
　第１の主面と第２の主面とに第１導電層を有するコア基板に、前記第１の主面と前記第２の主面とを貫通する開口部を形成する工程と、
　前記開口部を覆うフィルムを前記第１の主面に貼付する工程と、
　前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
　前記開口部に絶縁材を充填する工程と、
　前記フィルムを剥離する工程と、
　前記絶縁材と前記第１導電層とを覆う第２導電層を形成する工程と、
　前記第１導電層と前記第２導電層とをエッチングし、前記絶縁材を覆い前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記コア基板の第１の主面に接続する接続部とを有する第１の導電膜と、前記絶縁材を覆う被覆部と、前記被覆部を前記コア基板の第２の主面に接続する接続部とを有する第２の導電膜を形成する工程と、
を含むことを特徴とする配線基板の製造方法。」
　
Ｂ　本件補正後の特許請求の範囲の請求項１及び６
「　【請求項１】
　第１の主面と第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する開口部を有するコア基板と、
　前記第１の主面に形成され、前記開口部を覆う第１の導電膜と、
　前記第２の主面に形成され、前記開口部を覆う第２の導電膜と、
　前記開口部内に配置され、前記第１の導電膜と接続された電子部品と、
　前記開口部内に充填された絶縁材と、
　前記コア基板の第１主面と前記第１の導電膜を覆い、絶縁層と配線層を積層して形成された第１の配線部と、
　前記コア基板の第２主面と前記第２の導電膜を覆い、絶縁層と配線層を積層して形成された第２の配線部と、
を有し、
　前記第１の導電膜は、前記開口部及び前記絶縁材を覆
うとともに
の表面全体を被覆し該接続端子に電気的
　前記第２の導電膜は、前記開口部及び前記絶縁材
の全体
の全周
　
　【請求項６】
　電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第１及び第２の配線部を有する配線基板の製造方法であって、
　第１の主面と第２の主面とに第１導電層を有するコア基板に、前記第１の主面と前記第２の主面とを貫通する開口部を形成する工程と、
　前記開口部を覆うフィルムを前記第１の主面に貼付する工程と、
　前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
　前記開口部に絶縁材を充填する工程と、
　前記フィルムを剥離する工程と、
　前記絶縁材と前記第１導電層とを覆う第２導電層を形成する工程と、
　前記第１導電層と前記第２導電層とをエッチングし、
前記開口部及び
うとともに
の表面全体を被覆し該接続端子に電気的
前記開口部及び
の全体
の周縁部の全周
を含むことを特徴とする配線基板の製造方法。」
（上記アンダーラインは補正箇所を示すもので請求人が付したものである。）
　
２．本件補正の適否  
　本件補正は、請求項１に関して、「前記第１の導電膜は、前記開口部及び前記絶縁材を覆い、前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記第１の主面に接続する接続部とを有し」を「前記第１の導電膜は、前記開口部及び前記絶縁材を覆
うとともに
の表面全体を被覆し該接続端子に電気的
の全体
の全周
　まず、補正事項１について検討すると、「第１の導電膜」の「電極部」を「前記開口部及び前記絶縁材を覆
うとともに
の表面全体を被覆し該接続端子に電気的
　次に、補正事項２について検討すると「第２の導電膜」の「被覆部」を「前記開口部及び前記絶縁材
の全体
の全周
　そして、補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、請求項１に関する補正事項１及び補正事項２は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
　また、本件補正は、請求項６に関して、「前記第１導電層と前記第２導電層とをエッチングし、前記絶縁材を覆い前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記コア基板の第１の主面に接続する接続部とを有する第１の導電膜と、前記絶縁材を覆う被覆部と、前記被覆部を前記コア基板の第２の主面に接続する接続部とを有する第２の導電膜を形成する工程」を「前記第１導電層と前記第２導電層とをエッチングし、
前記開口部及び
うとともに
の表面全体を被覆し該接続端子に電気的
前記開口部及び
の全体
の周縁部の全周
　補正事項３について検討すると、形成される「第１の導電膜」を「
前記開口部及び
うとともに
の表面全体を被覆し該接続端子に電気的
前記開口部及び
の全体
の周縁部の全周
　そして、補正前の請求項６に記載された発明と補正後の請求項６に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、請求項６に関する補正事項３は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
　さらに、明細書の段落【０００５】の補正に関しては、請求項１及び請求項６の補正と整合させるものである。
　
　そして、本件補正は、特許法第１７条の２第３項及び第４項に違反するところはない。 
　
　そこで、本件補正後の特許請求の範囲の請求項１に係る発明（以下、「本件補正発明１」という。）、本件補正後の特許請求の範囲の請求項６に係る発明（以下、「本件補正発明６」という。）、「本件補正発明１」を引用する請求項２ないし５に係る発明（以下、それぞれ「本件補正発明２」ないし「本件補正発明５」という。）、及び、「本件補正発明６」を引用する請求項７及び８（以下、それぞれ「本件補正発明７」及び「本件補正発明８」という。）に係る発明が特許法第１７条の２第６項において準用する同法第１２６条第７項に規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について以下に検討する。 
　
２−１．引用刊行物
（１）原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である米国特許出願公開第２００９／０２４９６１８号明細書（以下、「刊行物１」という。）の段落［００２９］ないし［００４０］及び図８ないし図１８の記載事項を総合し、本件補正発明１及び本件補正発明６に倣って整理するとすると、刊行物１には、「内部に埋め込み部品を持つ回路基板の製造方法（審決注：刊行物１における表記は、「METHOD FOR MANUFACTURING A CIRCUIT BOARD HAVING AN EMBEDDED COMPONENT THEREIN」以下、括弧内の英文は刊行物１における表記である。）」に関し、次の発明（以下、それぞれ「引用発明１」及び「引用発明２」という。）が記載されている。
　
ア．引用発明１
「底面 512b（lower surface 512b）と上面512a（upper surface 512a）とを有し、前記底面 512b（lower surface 512b）と前記上面512a（upper surface 512a）とを貫通する第一貫通孔511（first through hole 511）を有する第一絶縁体層512（first dielectric layer 512）と、
　前記底面 512b（lower surface 512b）に形成され、前記第一貫通孔511（first through hole 511）を覆う第二パターン化回路層544'(second patterned circuit layer 544' ）と、
　前記上面512a（upper surface 512a）に形成され、前記第一貫通孔511（first through hole 511）を覆う第一パターン化回路層542'(first patterned circuit layer 544' ）と、
　前記第一貫通孔511（first through hole 511）内に配置され、前記第二パターン化回路層544'(second patterned circuit layer 544' ）と接続された埋め込み部品530（embedded component 530）と、
　前記第一貫通孔511（first through hole 511）内に充填された接着剤522（adhesive522）と、
　前記第一絶縁体層512（first dielectric layer 512）の底面 512b（lower surface 512b）と前記第二パターン化回路層544'(second patterned circuit layer 544' ）を覆い、第三絶縁体層564（third dielectric layer 564）と第二表面回路562'（second surface circuit 562'）を積層して形成された第二積重ね層560（second stacking layer 560）と、
　前記第一絶縁体層512（first dielectric layer 512）の上面512a（upper surface 512a）と前記第一パターン化回路層542'(first patterned circuit layer 544' ）を覆い、第二絶縁体層554（second dielectric layer 554）と第一表面回路552'（first surface circuit 552'）を積層して形成された第一積重ね層550（first stacking layer 550）とを有する回路基板（circuit board）。」
　
イ．引用発明２
「埋め込み部品530（embedded component 530）を内蔵する第一絶縁体層512（first dielectric layer 512）の両面に第三絶縁体層564（third dielectric layer 564）と第二表面回路562'（second surface circuit 562'）及び第二絶縁体層554（second dielectric layer 554）と第一表面回路552'（first surface circuit 552'）を積層して形成された第二積重ね層560（second stacking layer 560）及び第一積重ね層550（first stacking layer 550）を有する回路基板（circuit board）の製造方法であって、
　底面 512b（lower surface 512b）と上面512a（upper surface 512a）とに第二金属層516（second metallic layers 516）と第一金属層514（first second metallic layers514）を有する第一絶縁体層512（first dielectric layer 512）に、前記底面 512b（lower surface 512b）と前記上面512a（upper surface 512a）とを貫通する第一貫通孔511（first through hole 511）を形成する工程と、
　前記第一貫通孔511（first through hole 511）を覆う支持板520（supporting plate 520）を前記底面 512b（lower surface 512b）に貼付する工程と、
　前記第一貫通孔511（first through hole 511）内に前記埋め込み部品530（embedded component 530）を配置し前記支持板520（supporting plate 520）に固定する工程と、
　前記第一貫通孔511（first through hole 511）に接着剤522（adhesive522）を充填する工程と、
　前記支持板520（supporting plate 520）を剥離する工程と、
　第二金属層516（second metallic layers 516）と第一金属層514（first second metallic layers514）を除去する工程と、
　前記接着剤522（adhesive522）を覆う第四金属層544（fourth metallic layers 544）と第三金属層542（third metallic layers 542）を形成する工程と、
　前記第四金属層544（fourth metallic layers 544）と第三金属層542（third metallic layers 542）をエッチングし、第二パターン化回路層544'(second patterned circuit layer 544' ）と、第一パターン化回路層542'(first patterned circuit layer 544' ）を形成する工程と、
を含む回路基板（circuit board）の製造方法。」
　
（２）原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開２００３−１５２３１７号公報（以下、「刊行物２」という。）には、「配線基板」に関し、図面（特に【図７】及び【図８】参照。）とともに次の事項（以下、刊行物２に記載された事項」という。）が記載されている。
「【００５５】その後、膨潤液とＫＭｎＯ４溶液を用いて、埋め込み樹脂（６）の露出面（６１）を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ（９）を施す。銅メッキ後の状態を図７に示す。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ２Ｓ２Ｏ８／濃硫酸を用いてエッチング除去する。レジストを剥離して、配線（９０）の形成を完了する。配線形成後の状態を図８に示す。」
　
（３）原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開２００７−５７６８号公報（以下、「刊行物３」という。）には、「電子部品内蔵の印刷回路基板及びその製造方法」に関し、図面（特に【図５】及び【図１２】参照。）とともに次の事項（以下、刊行物３に記載された事項」という。）が記載されている。
ア．「【００２５】
　図４は、本発明の別の実施例による電子部品内蔵の印刷回路基板の断面図である。電子部品４３は、図４ないし図５に示されているように、一面にだけ外部電極４３１、４３３が形成されている。上記電極４３１、４３３は一つの接合層３７と接する。この際、上記基材３１の厚さは電子部品４３の厚さと同じか大きいことができる。上記基材３１は、図５のように銅箔積層板３１によって形成されることができる。」
　
イ．「【００３４】
　図１２は、上記接合層３７に回路を形成する上記Ｓ５０段階に応ずる断面図である。上記基材３１の上部及び下部に形成された接合層３７には、一般的な回路形成工程を通じて回路が形成される。そして、電子部品４３が内蔵された部分には上記接合層３７を選択的に残して電気的な接続が可能にする。以上のように形成された電子部品内蔵の印刷回路基板３０を２層以上積層できる。」
　
（４）原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開２０１１−２１６７４０号公報（以下、「刊行物４」という。）には、「配線板及び配線板の製造方法」に関し、図面（特に【図９】参照。）とともに次の事項（以下、刊行物４に記載された事項」という。）が記載されている。
「【００３７】
　このラミネートの際、プリプレグを構成する樹脂が、スルーホール導体２０の内部に充填される。また、プリプレグを構成する樹脂が、キャビティ２１内における電子部品３と基板２の内壁との隙間に流入する。これにより、電子部品３と基板２の内壁との隙間は、樹脂材料で充填される。」
　
２−２．対比・判断  
（１）本件補正発明１について  
　本件補正発明１と引用発明１とを対比すると、その技術的意義、機能または構造からみて、引用発明１における「底面 512b（lower surface 512b）」は、本件補正発明１における「第１の主面」に相当し、以下同様に、「上面512a（upper surface 512a）」は「第２の主面」に、「第一貫通孔511（first through hole 511）」は「開口部」に、「第一絶縁体層512（first dielectric layer 512）」は「コア基板」に、「第二パターン化回路層544'(second patterned circuit layer 544' ）」は「第１の導電膜」に、「第一パターン化回路層542'(first patterned circuit layer 544' ）」は「第２の導電膜」に、「埋め込み部品530（embedded component 530）」は「電子部品」に、「接着剤522（adhesive522）」は「絶縁材」に、「第三絶縁体層564（third dielectric layer 564）」は「絶縁層」に、「第二表面回路562'（second surface circuit 562'）」は「配線層」に、「第二積重ね層560（second stacking layer 560）」は「第１の配線部」に、「第二絶縁体層554（second dielectric layer 554）」は「絶縁層」に、「第一表面回路552'（first surface circuit 552'）」は「配線層」に、「第一積重ね層550（first stacking layer 550）」は「第２の配線部」に、「回路基板（circuit board）」は「配線基板」に、それぞれ相当する。  
　
　したがって、本件補正発明１と引用発明１とは、  
「第１の主面と第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する開口部を有するコア基板と、
　前記第１の主面に形成され、前記開口部を覆う第１の導電膜と、
　前記第２の主面に形成され、前記開口部を覆う第２の導電膜と、
　前記開口部内に配置され、前記第１の導電膜と接続された電子部品と、
　前記開口部内に充填された絶縁材と、
　前記コア基板の第１の主面と前記第１の導電膜を覆い、絶縁層と配線層を積層して形成された第１の配線部と、
　前記コア基板の第２の主面と前記第２の導電膜を覆い、絶縁層と配線層を積層して形成された第２の配線部と、
を有する配線基板。」
　の点で一致し、以下の点で相違している。  
　
［相違点１］  
　本件補正発明１においては、「第１の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第１の主面に接続する接続部とを有し、前記第２の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第２の主面に接続する接続部とを有する」のに対し、引用発明１においては、「第二パターン化回路層544'(second patterned circuit layer 544' ）」（本件補正発明１における「第１の導電膜」に相当。）及び「第一パターン化回路層542'(first patterned circuit layer 544' ）」（本件補正発明１における「第２の導電膜」に相当。）が、かかる構成を有しない点。
　 　 
　上記相違点１について検討する。  
　本件補正発明１は、相違点１に係る発明特定事項を有することにより、「絶縁材３９の熱膨張率と、コア基板３１の熱膨張率の差による影響は、配線部２２，２３に影響し難い。従って、コア基板３１や配線部２２，２３における亀裂の発生や剥離の発生を抑制することができる。」（本願明細書の段落【００２７】参照。）いう効果を奏するものと解される。
　一方、刊行物２ないし刊行物４には、第１の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第１の主面に接続する接続部とを有し、前記第２の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第２の主面に接続する接続部とを有することは、記載も示唆もされいない。
　そうすると、引用発明１に刊行物２ないし刊行物４に記載された事項を適用したとしても、上記相違点１に係る本件補正発明１の構成に至ることが当業者に容易想到であるとはいえない。
  
　よって、本件補正発明１は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合する。  
 　  
（２）本件補正発明６について  
　本件補正発明６と引用発明２とを対比すると、その技術的意義、機能または構造からみて、引用発明２における「埋め込み部品530（embedded component 530）」は、本件補正発明６における「電子部品」に相当し、以下同様に、「第一絶縁体層512（first dielectric layer 512）」は「コア基板」に、「第三絶縁体層564（third dielectric layer 564）」は「絶縁層」に、「第二表面回路562'（second surface circuit 562'）」は「配線層」に、「第二絶縁体層554（second dielectric layer 554）」は「絶縁層」に、「第一表面回路552'（first surface circuit 552'）」は「配線層」に、「第二積重ね層560（second stacking layer 560）」は「第１の配線部］に、「第一積重ね層550（first stacking layer 550）は「第２の配線部」に、「回路基板（circuit board）」は「配線基板」に、「底面 512b（lower surface 512b）」は「第１の主面」に、「上面512a（upper surface 512a）」は「第２の主面」に、「第二金属層516（second metallic layers 516）と第一金属層514（first second metallic layers514）」は「第１導電層」に、「第一貫通孔511（first through hole 511）」は「開口部」に、「支持板520（supporting plate 520）」は「フィルム」に、「接着剤522（adhesive522）」は「絶縁材」に、「第四金属層544（fourth metallic layers 544）と第三金属層542（third metallic layers 542）」は「第２導電層」に、「第二パターン化回路層544'(second patterned circuit layer 544' 」は「第１の導電膜」に、「第一パターン化回路層542'(first patterned circuit layer 544' ）」は「第２の導電膜」に、それぞれ相当する。  
　
　したがって、本件補正発明６と引用発明２とは、  
「電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第１及び第２の配線部を有する配線基板の製造方法であって、
　第１の主面と第２の主面とに第１導電層を有するコア基板に、前記第１の主面と前記第２の主面とを貫通する開口部を形成する工程と、
　前記開口部を覆うフィルムを前記第１の主面に貼付する工程と、
　前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
　前記開口部に絶縁材を充填する工程と、
　前記フィルムを剥離する工程と、
　前記絶縁材を覆う第２導電層を形成する工程と、
　第２導電層をエッチングし、第１の導電膜と、第２の導電膜を形成する工程と、
を含む配線基板の製造方法。」
　の点で一致し、以下の点で相違している。  
　
［相違点２］  
　本件補正発明６においては、「前記第１導電層と前記第２導電層とをエッチングし、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第１の主面に接続する接続部とを有する第１の導電膜と、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第２の主面に接続する接続部とを有する第２の導電膜を形成する工程」を有するのに対し、引用発明２においては、「第二金属層516（second metallic layers 516）と第一金属層514（first second metallic layers514）」（本件補正発明６における「第１導電層」に相当。）を除去する工程を有するから、「第四金属層544（fourth metallic layers 544）と第三金属層542（third metallic layers 542）」（本件補正発明６における「第２導電層」に相当。）のみをエッチングするため、「第二パターン化回路層544'(second patterned circuit layer 544' ）」（本件補正発明６における「第１の導電膜」に相当。）及び「第一パターン化回路層542'(first patterned circuit layer 544' ）」（本件補正発明６における「第２の導電膜」に相当。）が、かかる構成を有しない点。
　
　上記相違点２について検討するに、相違点２に係る本件補正発明６の構成は、言い換えると、「第１導電層と第２導電層とをエッチング」するため、「第１の導電膜」が「前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第１の主面に接続する接続部」とを有し、「第２の導電膜」が「前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第２の主面に接続する接続部とを有する」ものである。
　本件補正発明６は、物（配線基板）の発明である本件補正発明１を、物（配線基板）の製造方法の発明としたものであって、本件補正発明６に係る「第１の導電膜」及び「第２の導電膜」に係る構成は、本件補正発明１に係るそれと同じである。
　したがって、本件補正発明６も上記（１）で検討したのと同様の理由により、引用発明２に刊行物２ないし刊行物４に記載された事項を適用したとしても、上記相違点２に係る本件補正発明６の構成に至ることが当業者に容易想到であるとはいえない。  
　よって、本件補正発明６は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合する。  
　
（３）本件補正発明２ないし５、７及び８について  
　本件補正発明２ないし５は、本件補正発明１を引用し、本件補正発明１を更に限定するものであるので、本件補正発明１と同様に、引用発明１及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。  
　また、本件補正発明７及び８は、本件補正発明２を引用し、本件補正発明２を更に限定するものであるので、本件補正発明２と同様に、引用発明２及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
　したがって、本件補正発明２ないし５、７及び８は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合する。  
 　 
２−３　むすび  
　以上のことから、本件補正は、特許法第１７条の２第３項ないし第６項の規定に適合する。  
 　 
第３．本願の請求項１ないし８に係る発明  
　本件補正は上記のとおり、特許法第１７条の２第３項ないし第６項の規定に適合するから、本願の請求項１ないし８に係る発明は、本件補正により補正された明細書及び特許請求の範囲並びに願書に最初に添付した図面の記載からみて、平成２８年８月２４日付けの手続補正書により補正された特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものである。  
　そして、上記第２．２−２（１）で検討したとおり、本願の請求項１に係る発明については、引用発明１及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。  
　さらに、上記第２．２−２（２）で検討したとおり、本願の請求項６に係る発明については、引用発明２及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
　また、本願の請求項２ないし５に係る発明については、本願の請求項１に係る発明の発明特定事項を全て含むものであるから、引用発明１及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。  
　さらに、本願の請求項７及び８に係る発明については、本願の請求項６に係る発明の発明特定事項を全て含むものであるから、引用発明２及び刊行物２ないし刊行物４に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。 
　したがって、本願については、原査定の理由を検討してもその理由によって拒絶すべきものとすることはできない。  
　また、他に本願を拒絶すべき理由を発見しない。  
　よって、結論のとおり審決する。