(57)【要約】【課題】表示品質を向上させることができる液晶装置の製造方法を提供する。【解決手段】第１基板１２上に配線（３４，５３）を形成する配線形成工程と、配線の上層に第１絶縁層６１を形成する第１絶縁層形成工程と、第１絶縁層６１に開口と開口の周縁に傾斜部とを有する凹部を形成する凹部形成工程と、第１絶縁層６１上に反射機能を有する導電膜を形成する導電膜形成工程と、導電膜における傾斜部と平面的に重なる領域を除去し画素電極２７を形成する画素電極形成工程と、画素電極２７及び第１絶縁層６１上に第２絶縁層６２を形成する第２絶縁層形成工程と、を有する。【選択図】図４
2011221158.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶層が挟持されてなる液晶装置の製造方法であって、
前記一対の基板のうち一方の基板上に配線を形成する配線形成工程と、
前記配線の上層に第１絶縁層を形成する第１絶縁層形成工程と、
前記第１絶縁層に開口と前記開口の周縁に傾斜部とを有する凹部を形成する凹部形成工程と、
前記第１絶縁層上に反射機能を有する導電膜を形成する導電膜形成工程と、
前記導電膜における前記傾斜部と平面的に重なる領域を除去し画素電極を形成する画素電極形成工程と、
前記画素電極及び前記第１絶縁層上に第２絶縁層を形成する第２絶縁層形成工程と、
を有することを特徴とする液晶装置の製造方法。
【請求項２】
請求項１に記載の液晶装置の製造方法であって、
前記第１絶縁層形成工程の後、前記第１絶縁層の表面を平坦化する第１絶縁層平坦化工程を有することを特徴とする液晶装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の液晶装置の製造方法であって、
前記凹部形成工程は、前記第１絶縁層上に、前記画素電極と平面的に重なる領域を囲むように、傾斜した側壁を有する第１レジストパターンを形成する第１レジストパターン形成工程と、
前記第１レジストパターンをマスクとして、前記第１絶縁層に等方性エッチングを施すことにより前記凹部を形成する第１エッチング工程と、
を有することを特徴とする液晶装置の製造方法。
【請求項４】
請求項３に記載の液晶装置の製造方法であって、
前記第１レジストパターンは、前記第１レジストパターンとなるレジスト膜に照射する露光の強度を調整することにより形成することを特徴とする液晶装置の製造方法。
【請求項５】
請求項１又は請求項２に記載の液晶装置の製造方法であって、
前記凹部形成工程は、前記第１絶縁層上に、前記画素電極と平面的に重なる領域を囲むように断面が方形状の第２レジストパターンを形成する第２レジストパターン形成工程と、
前記第２レジストパターンをマスクとして、酸素を含む処理ガスを用いて、前記第２レジストパターン及び前記第１絶縁層を等方性エッチングする第２エッチング工程と、
を有することを特徴とする液晶装置の製造方法。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の液晶装置の製造方法であって、
前記凹部形成工程は、前記画素電極形成工程において形成された前記画素電極が厚み方向において前記画素電極の全て又は一部が前記凹部に埋没するように、前記凹部を形成することを特徴とする液晶装置の製造方法。
【請求項７】
請求項１乃至請求項５のいずれか一項に記載の液晶装置の製造方法であって、
前記導電膜形成工程は、前記画素電極形成工程において形成された前記画素電極が厚み方向において前記画素電極の全て又は一部が前記凹部に埋没するように、前記導電膜を形成することを特徴とする液晶装置の製造方法。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の液晶装置の製造方法であって、
前記第２絶縁層形成工程は、前記第１絶縁層形成工程において形成された前記第１絶縁層の厚みと比較して、前記第２絶縁層の厚みを薄く形成することを特徴とする液晶装置の製造方法。
【請求項９】
請求項１に記載の液晶装置の製造方法であって、
前記第２絶縁層形成工程の後に、前記第２絶縁層の表面を平坦化する第２絶縁層平坦化工程を有することを特徴とする液晶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型の液晶装置の製造方法に関する。
【背景技術】
【０００２】
液晶装置として、例えば、液晶プロジェクターのライトバルブとして用いられるＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置がある。液晶装置は、例えば、特許文献１に記載のように、反射型の液晶装置である。
【０００３】
この液晶装置の製造方法は、まず、基板上にアルミニウムなどの反射性を有する材料からなる画素電極を形成する。次に、画素電極が液晶層との接触によって腐食することを防ぐために、画素電極を含む基板上に無機材料からなる絶縁層を成膜する。絶縁層の表面は、その下方に画素電極が形成されていることから凹凸状になり易い。よって、凹凸を緩和するように絶縁層を成膜する。
【０００４】
一方で、画素電極を含む基板上の凹凸を緩和するように絶縁層を厚く成膜すると、液晶層にかかる実効電圧が低下し、電圧−反射特性（いわゆる、Ｖ−Ｒ特性）に影響を及ぼすので、絶縁層の厚みをできるだけ薄くしたい。また、画素電極の表面で光をできるかぎり一定の方向に向けて反射させたいので、画素電極上に配置される絶縁層の表面の凹凸が少ないことが望ましい。そこで、絶縁層にＣＭＰ（Chemical Mechanical Polishing）処理を施して、絶縁層の厚みを薄くすると共に、絶縁層の表面を平らにする技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０２３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＣＭＰ処理による研磨条件を適正に管理することは難しく、例えば研磨量を増やすと、ＣＭＰ処理後の絶縁層の凹凸の基板面内におけるばらつきがかえって拡大して、画素電極の表面で反射した光が適正な方向に反射しない。つまり、複数の液晶装置間において電圧−反射特性（明るさ）にばらつきが生じ易いという課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る液晶装置の製造方法は、一対の基板間に液晶層が挟持されてなる液晶装置の製造方法であって、前記一対の基板のうち一方の基板上に配線を形成する配線形成工程と、前記配線の上層に第１絶縁層を形成する第１絶縁層形成工程と、前記第１絶縁層に開口と前記開口の周縁に傾斜部とを有する凹部を形成する凹部形成工程と、前記第１絶縁層上に反射機能を有する導電膜を形成する導電膜形成工程と、前記導電膜における前記傾斜部と平面的に重なる領域を除去し画素電極を形成する画素電極形成工程と、前記画素電極及び前記第１絶縁層上に第２絶縁層を形成する第２絶縁層形成工程と、を有することを特徴とする。
【０００９】
この方法によれば、第１絶縁層上における画素電極を形成する部分に凹部を形成すると共に、第１絶縁層における画素電極間に相当する部分に傾斜部が形成される。つまり、画素電極を形成した際、画素電極間の隙間に前記傾斜部が配置される。これにより、画素電極上に第２絶縁層を形成した場合、画素電極間には前記傾斜部が存在しているので、画素電極上に形成される第２絶縁層の表面に凹凸ができることを抑えることができる。よって、第２絶縁層の膜厚を第１絶縁層よりも少なく成膜してもその表面の凹凸を小さくすることができる。その結果、第２絶縁層が第１絶縁層よりも厚くなることによる駆動電圧の上昇やばらつきを抑えることが可能となる。更に、第２絶縁層の表面に発生する凹凸を抑えることが可能となるので、電圧−反射特性（明るさ）のばらつきを抑えることができる。
【００１０】
［適用例２］上記適用例に係る液晶装置の製造方法において、前記第１絶縁層形成工程の後、前記第１絶縁層の表面を平坦化する第１絶縁層平坦化工程を有することが好ましい。
【００１１】
この方法によれば、第１絶縁層の表面を平坦化するので、第１絶縁層上に形成する膜の形成精度を高めることが可能となる。具体的には、第１絶縁膜に傾斜部を有する凹部、及び凹部の中に形成する画素電極を高い精度で形成することが可能となり、画素電極上に形成する第２絶縁層の表面の凹凸をさらに小さくすることができる。
【００１２】
［適用例３］上記適用例に係る液晶装置の製造方法において、前記凹部形成工程は、前記第１絶縁層上に、前記画素電極と平面的に重なる領域を囲むように、傾斜した側壁を有する第１レジストパターンを形成する第１レジストパターン形成工程と、前記第１レジストパターンをマスクとして、前記第１絶縁層に等方性エッチングを施すことにより前記凹部を形成する第１エッチング工程と、を有することが好ましい。
【００１３】
この方法によれば、傾斜した側壁を有する第１レジストパターンを等方性にエッチングしながら第１絶縁層をエッチングするので、第１絶縁層に傾斜部を有する凹部を形成することができる。
【００１４】
［適用例４］上記適用例に係る液晶装置の製造方法において、前記第１レジストパターンは、前記第１レジストパターンとなるレジスト膜に照射する露光の強度を調整することにより形成することが好ましい。
【００１５】
この方法によれば、レジスト膜への露光の強度（露光量）を調整するので、例えば、画素電極と平面的に重なる領域の端では、露光の強度を弱めることにより、傾斜した側壁を有する第１レジストパターンを形成することができる。
【００１６】
［適用例５］上記適用例に係る液晶装置の製造方法において、前記凹部形成工程は、前記第１絶縁層上に、前記画素電極と平面的に重なる領域を囲むように断面が方形状の第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２レジストパターンをマスクとして、酸素を含む処理ガスを用いて、前記第２レジストパターン及び前記第１絶縁層を等方性エッチングする第２エッチング工程と、を有することが好ましい。
【００１７】
この方法によれば、酸素を含む処理ガスを用いてエッチングするので、第２レジストパターンを灰化（アッシング）しながら第１絶縁層をエッチングすることになり、第１絶縁層に傾斜部を有する凹部を形成することができる。
【００１８】
［適用例６］上記適用例に係る液晶装置の製造方法において、前記凹部形成工程は、前記画素電極形成工程において形成された前記画素電極が厚み方向において前記画素電極の全て又は一部が前記凹部に埋没するように、前記凹部を形成することが好ましい。
【００１９】
この方法によれば、画素電極及びその周辺全体を第２絶縁層で覆った際、第２絶縁層における表面の凹凸を小さくすることができる。
【００２０】
［適用例７］上記適用例に係る液晶装置の製造方法において、前記導電膜形成工程は、前記画素電極形成工程において形成された前記画素電極が厚み方向において前記画素電極の全て又は一部が前記凹部に埋没するように、前記導電膜を形成することが好ましい。
【００２１】
この方法によれば、画素電極及びその周辺全体を第２絶縁層で覆った際、第２絶縁層における表面の凹凸を小さくすることができる。
【００２２】
［適用例８］上記適用例に係る液晶装置の製造方法において、前記第２絶縁層形成工程は、前記第１絶縁層形成工程において形成された前記第１絶縁層の厚みと比較して、前記第２絶縁層の厚みを薄く形成することが好ましい。
【００２３】
この方法によれば、第２絶縁層の厚みを薄くするので、駆動電圧の上昇やばらつきを抑えることが可能となる。
【００２４】
［適用例９］上記適用例に係る液晶装置の製造方法において、前記第２絶縁層形成工程の後に、前記第２絶縁層の表面を平坦化する第２絶縁層平坦化工程を有することが好ましい。
【００２５】
この方法によれば、第２絶縁層の表面に発生する凹凸が抑えられているので、平坦化処理を施した際、絶縁層を研磨する量が少なくて済むので、基板面内の膜厚の均一性を更に向上させることができる。よって、画素電極によって反射された光の反射方向が安定するので、電圧−反射特性（明るさ）を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】電気光学装置としての液晶装置の構造を示す模式平面図。
【図２】図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置の構造を具体的に示す模式断面図。
【図５】液晶装置の製造方法を工程順に示すフローチャート。
【図６】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図７】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図８】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図９】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１０】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１１】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１２】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１３】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１４】液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１５】液晶装置に印加する電圧と、液晶装置から出射する明るさとの関係を絶縁層の厚み別に示すグラフ。
【図１６】変形例である液晶装置の製造方法のうち一部の工程を示す模式断面図。
【図１７】変形例である液晶装置の製造方法のうち一部の工程を示す模式断面図。
【発明を実施するための形態】
【００２７】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。本実施形態では、例えば、液晶プロジェクターにおいて反射型のライトバルブとして用いられるアクティブマトリクス駆動方式の液晶装置を例に挙げて説明する。
【００２８】
なお、以下の形態において、「上」とは、基板から見て液晶層が配置された方向を示し、「○○上に」と記載された場合、○○の上に接するように配置される場合または○○の上に他の構成物を介して配置される場合または○○の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２９】
＜液晶装置の構成＞
図１は、液晶装置の構造を示す模式平面図である。図２は、図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
【００３０】
図１及び図２に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたアクティブマトリクス方式の液晶装置である。液晶装置１１は、一対の基板である素子基板４１（一方の基板）と対向基板４２とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。
【００３１】
素子基板４１を構成する第１基板１２、及び対向基板４２を構成する第２基板１３は、例えば、石英などの透光性材料によって構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための液晶注入口１６が設けられ、液晶注入口１６は封止材１７により封止されている。液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。
【００３２】
液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が対向基板４２に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。額縁遮光膜１８は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向基板４２側の表示領域１９の外周を区画するように設けられている。
【００３３】
表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、データ線駆動回路２２及び接続端子２３が第１基板１２の一辺（図１における下側の辺）に沿って形成されている。接続端子２３は、例えば、アルミニウム（Ａｌ）を含む金属膜で構成されている。
【００３４】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。対向基板４２側に形成された額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（平面的に重なる位置）に形成されている。
【００３５】
一方、対向基板４２の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板４１と対向基板４２との間の電気的導通をとるための上下導通端子２６が配設されている。
【００３６】
また、図２に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７やＴＦＴ素子３３等が形成されている。画素電極２７は、光反射性の高い金属材料からなる導電膜である。そして、これら画素電極２７を覆うように、所定の方向に配向処理が施された第１配向膜２８が形成されている。
【００３７】
第１配向膜２８は、例えば、酸化シリコン（ＳｉＯ2）等の無機材料によって形成されている。具体的には、第１基板１２の配向膜形成面に対して所定の角度で結晶成長させた柱状結晶からなる。
【００３８】
第１配向膜２８上には、シール材１４により囲まれた空間に電気光学物質である液晶が封入された液晶層１５が配置されている。シール材１４は、素子基板４１及び対向基板４２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板１２，１３間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００３９】
第２基板１３の液晶層１５に面する側には、平面的に少なくとも表示領域１９に亘って設けられた透明な共通電極３１を覆って、所定の方向に配向処理が施された第２配向膜３２が形成されている。第２配向膜３２は、素子基板４１側の第１配向膜２８と同様、例えば、酸化シリコンなどの無機材料によって形成されている。液晶層１５は、画素電極２７からの電界が印加されていない状態で配向膜２８，３２によって所定の配向状態をとる。
【００４０】
図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図３を参照しながら説明する。
【００４１】
図３に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、ＴＦＴ素子３３が形成されている。
【００４２】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、データ線３４が電気的に接続されている。各データ線３４には、例えば、データ線駆動回路２２（図１参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００４３】
また、ＴＦＴ素子３３のゲート側には、走査線３５が電気的に接続されている。走査線３５には、例えば、走査線駆動回路２４（図１参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００４４】
走査線３５から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、データ線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。
【００４５】
画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図２参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７に電気的に接続された画素電位側容量電極と、容量線の一例であるシールド層（図示省略）に電気的に接続された容量配線３６との間に蓄積容量３７が形成されている。
【００４６】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００４７】
図４は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００４８】
図４に示すように、液晶装置１１は、素子基板４１と、これに対向配置される対向基板４２とを備えている。素子基板４１を構成する第１基板１２、及び対向基板４２を構成する第２基板１３は、上記したように、例えば、石英基板等によって構成されている。
【００４９】
第１基板１２上には、ＴＦＴ素子３３と容量配線３６とが設けられている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層４４と、半導体層４４上に形成されたゲート絶縁膜４５と、ゲート絶縁膜４５上に形成されたポリシリコン膜などからなる走査線３５とを有する。なお、走査線３５は、ゲート電極３５ａとして機能する。
【００５０】
半導体層４４は、チャネル領域４４ａと、低濃度ソース領域４４ｂと、低濃度ドレイン領域４４ｃと、高濃度ソース領域４４ｄと、高濃度ドレイン領域４４ｅとを備えている。チャネル領域４４ａは、ゲート電極３５ａからの電界によりチャネルが形成される。
【００５１】
容量配線３６は、ゲート電極３５ａと同一膜、つまり、ポリシリコンによって形成されている。そして、ＴＦＴ素子３３及び容量配線３６を覆うようにして、シリコン酸化膜などからなる絶縁層５１が形成されている。絶縁層５１は、例えば、ＣＭＰ研磨処理によって、その表面５１ａが平坦化されている。絶縁層５１上には、データ線３４及び蓄積容量３７が形成されている。
【００５２】
データ線３４は、アルミニウムなどの金属膜から形成されている。なお、データ線３４は、下から順に、アルミニウム、窒化チタン及び窒化シリコンの３層膜として形成するようにしてもよい。データ線３４は、絶縁層５１に開孔されたコンタクトホール５２を介して、ＴＦＴ素子３３の高濃度ソース領域４４ｄと電気的に接続されている。
【００５３】
蓄積容量３７は、画素毎に画素電極２７と平面的に重なるように形成されている。蓄積容量３７は、下部電極５３、誘電体膜５４及び上部電極５５が、この順で積層されている。
【００５４】
下部電極５３は、データ線３４と同一膜であるアルミニウムなどの金属膜から形成されている。下部電極５３は、絶縁層５１に開孔されたコンタクトホール５６を介して、ＴＦＴ素子３３の高濃度ドレイン領域４４ｅと電気的に接続されている。
【００５５】
更に、下部電極５３は、後述する第１絶縁層６１に開孔されたコンタクトホール５７を介して、画素電極２７と電気的に接続されている。つまり、画素電極２７とＴＦＴ素子３３の高濃度ドレイン領域４４ｅとは、下部電極５３を中継して電気的に接続されている。
【００５６】
誘電体膜５４は、誘電率が高いシリコン窒化膜などから形成されている。なお、誘電体膜５４としては、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ２Ｏ５）などの単層膜又は多層膜から形成してもよい。
【００５７】
上部電極５５は、アルミニウムなどの金属膜から形成されている。なお、上部電極５５は、例えば、導電性ポリシリコンから形成してもよい。上部電極５５は、誘電体膜５４及び絶縁層５１を貫通して開孔されたコンタクトホール５８を介して、容量配線３６と電気的に接続されている。
【００５８】
絶縁層５１上には、データ線３４及び蓄積容量３７を覆うようにして、第１絶縁層６１が形成されている。第１絶縁層６１は、例えば、シリコン酸化膜などからなる。第１絶縁層６１上には、上述した画素電極２７が画素毎に設けられている。この画素電極２７間には、第１絶縁層６１の一部である突起部６１ａが設けられている。
【００５９】
画素電極２７は、平面的にマトリクス状に形成されており、例えば、アルミニウム（Ａｌ）などの光反射性の高い金属膜からなる。なお、アルミニウム合金や銀（Ａｇ）などの金属膜でもよい。即ち、画素電極２７は、上方からの入射光を反射する反射面２７ａを有する。画素電極２７は、上述したように、下部電極５３によって中継され、ＴＦＴ素子３３の高濃度ドレイン領域４４ｅと電気的に接続されている。
【００６０】
画素電極２７の上には、シリコン酸化膜などからなる第２絶縁層６２が形成されている。第２絶縁層６２は、アルミニウムなどからなる画素電極２７と液晶とが接触し、画素電極２７が腐食しないようにするために設けられている。また、第２絶縁層６２は、その下層に設けられた画素電極２７間の隙間が第１絶縁層６１の突起部６１ａによって埋められているので、表面６２ａに段差ができることを抑えることができ、その結果、画素電極２７の反射面２７ａで反射される光を所定の方向に照射させることができる。
【００６１】
第２絶縁層６２上には、所定の方向に配向処理が施された第１配向膜２８が設けられている。第１配向膜２８は、例えば、無機材料からなる。
【００６２】
第２基板１３の液晶層１５に面する側には、アルミニウム等からなるブラックマトリクス（ＢＭ：図示せず）が形成されており、その上には、シリコン酸化膜（ＳｉＯ2：図示せず）が形成されている。更に、シリコン酸化膜上には、透明な共通電極３１が全面に形成されており、ＩＴＯ（Indium Tin Oxide）などからなる共通電極３１を覆って第２配向膜３２が形成されている。第２配向膜３２は、例えば、無機材料からなる。以下、液晶装置１１の製造方法を説明する。
【００６３】
＜液晶装置の製造方法＞
図５は、液晶装置の製造方法を工程順に示すフローチャートである。図６〜図１４は、液晶装置の製造方法のうち一部の工程を示す模式断面図である。図１５は、液晶装置に印加する電圧と液晶装置から出射する明るさとの関係を絶縁層の厚み別に示すグラフである。以下、液晶装置の製造方法を、図５〜図１５を参照しながら説明する。
【００６４】
最初に、図５を参照しながら、素子基板４１側の製造方法を説明する。ステップＳ１１では、石英基板からなる第１基板１２上にＴＦＴ素子３３等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上にＴＦＴ素子３３や絶縁層５１などを形成する。
【００６５】
ステップＳ１２では、画素電極２７を形成する。具体的には、図６〜図１４を参照しながら、絶縁層５１上に画素電極２７を形成するまでの製造方法を説明する。
【００６６】
まず、図６に示す工程（配線形成工程、第１絶縁層形成工程）では、絶縁層５１上に配線６５や第１絶縁層６１を形成する。なお、ここでは、絶縁層５１上に３つの配線６５（下部電極５３やデータ線３４などを含む）を形成するものとする。配線６５は、フォトリソグラフィ技術及びエッチング技術を用いて形成することができる。配線６５の厚みは、例えば、２００ｎｍである。第１絶縁層６１は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて成膜する。第１絶縁層６１の厚みは、例えば、１０００ｎｍ〜２０００ｎｍ程度である。第１絶縁層６１の表面６１ｄは、配線６５の凹凸に起因して段差が生じている。
【００６７】
図７に示す工程（第１絶縁層平坦化工程）では、第１絶縁層６１の表面６１ｄを平坦化する。具体的には、ＣＭＰ研磨が用いられる。ＣＭＰ研磨によって平坦化された第１絶縁層６１の厚みは、例えば、８００ｎｍ程度である。
【００６８】
図８に示す工程では、第１絶縁層６１上にレジスト膜６３を形成する。レジスト膜６３は、例えば、ポジ型の感光性樹脂である。なお、図７に示す工程において、第１絶縁層６１の表面６１ｄを平坦化するので、第１絶縁層６１上に形成するレジスト膜６３膜の膜厚ばらつきを抑えることができる。
【００６９】
図９に示す工程（第１レジストパターン形成工程）では、フォトリソグラフィ技術を用いて、傾斜部６３ａを有する（傾斜した側壁を有する）山状のレジストパターン６３ｂ（第１レジストパターン）を形成する。これは、露光条件を調整することにより、現像後に得られる形状が、画素領域２１の端部６４ａから開口部に向かって広がるレジストパターン６３ｂを形成する。具体的には、画素領域２１に対し一回り大きい開口孔（例えば、画素領域２１に対し、０．２μｍ〜画素電極２７間の隙間の１／２までの範囲の大きさ）を有するマスクを用いて、標準的な露光量（６６）より少ない露光量（６７）で露光する、いわゆるアンダー露光を行う。つまり、露光の強度を調整する。
【００７０】
このようにして露光を行うことにより、マスクの開口の中心から周辺部にいくにつれて露光量が少なくなる。その後、現像処理をすることにより、傾斜部６３ａを有するレジストパターン６３ｂが形成される。なお、傾斜部６３ａの幅は、例えば、０．２ｎｍ〜０．４ｎｍ程度である。
【００７１】
図１０に示す工程（凹部形成工程、第１エッチング工程）では、第１絶縁層６１に傾斜部６１ｂを有する凹部６１ｃを形成する。具体的には、図９に示す工程で形成したレジストパターン６３ｂをマスクとして、レジストパターン６３ｂ及び第１絶縁層６１に、処理ガス６８を用いて等方性のエッチング処理（ドライエッチング処理）を施す。これにより、レジストパターン６３ｂの形状が図９に示す状態から図１０に示す状態に変化してゆき（アッシング）、レジストパターン６３ｂの形状が反映された、画素領域２１から外側の領域に向かって傾斜部６１ｂを有する凹部６１ｃが形成される。言い換えれば、凹部６１ｃの開口６１ｅの周縁に傾斜部６１ｂが形成されている。なお、傾斜部６１ｂで囲まれた凹部６１ｃが、後述する画素電極２７が配置される部分である。また、残ったレジストパターン６３ｂは、後に除去される。
【００７２】
凹部６１ｃの深さは、画素電極２７の厚みと略同じ、例えば、１００ｎｍ〜２００ｎｍである。また、凹部６１ｃの口元の平面的な大きさは、例えば、画素間ピッチが０．８μｍである場合、画素領域２１の大きさに０．２μｍ〜０．４μｍ程度を加えた大きさである。
【００７３】
なお、画素電極２７が厚み方向において画素電極２７の全て又は一部が凹部６１ｃに埋没するように、凹部６１ｃを形成することが好ましい。言い換えれば、画素電極２７が厚み方向において画素電極２７の全て又は一部が凹部６１ｃに埋没するように、画素電極２７となる前の画素電極前駆体膜２７ｂ（導電膜）を次の工程で形成することが好ましい。これによれば、画素電極２７及びその周辺全体を第２絶縁層６２で覆った際、第２絶縁層６２における表面６２ａの凹凸を小さくすることができる。
【００７４】
図１１に示す工程（導電膜形成工程）では、例えば、スパッタ法を用いて、第１絶縁層６１上に反射機能を有する導電膜である画素電極前駆体膜２７ｂを形成する。具体的には、まず、フォトリソグラフィ技術及びエッチング技術を用いて、画素電極２７と配線６５とを電気的に接続するべく、第１絶縁層６１における配線６５上にコンタクトホール５７を形成する。次に、コンタクトホール５７内及び第１絶縁層６１上に、画素電極前駆体膜２７ｂを成膜する。画素電極前駆体膜２７ｂの厚みは、例えば、１００ｎｍ〜２００ｎｍである。
【００７５】
図１２に示す工程（画素電極形成工程）では、画素電極２７を形成する。具体的には、画素電極前駆体膜２７ｂにおける第１絶縁層６１の突起部６１ａと平面的に重なる領域（２７ｂ）を、例えば、レジストパターンをマスクとしてドライエッチング処理を施して除去する。
【００７６】
図１３に示す工程（第２絶縁層形成工程）では、画素電極２７上に第２絶縁層６２を形成する。第２絶縁層６２は、例えば、シリコン酸化膜である。第２絶縁層６２の厚みは、例えば、５００ｎｍである。第２絶縁層６２の製造方法としては、例えば、ＣＶＤ法を用いることができる。
【００７７】
図１４に示す工程では、第２絶縁層６２の表面６２ａを平坦化する。平坦化するために、例えば、ＣＭＰ研磨法を用いる。平坦化後の第２絶縁層６２の厚みは、例えば、２００ｎｍ程度である。画素電極２７間の隙間に突起部６１ａを配置したので、画素電極２７上に形成する第２絶縁層６２の膜厚も従来と比較して少なく、かつ表面６２ａのばらつきが抑えられる。これにより、ＣＭＰ研磨によって研磨する研磨量が、従来と比較して少ないので、基板面内の凹凸の量を少なくすることができる（膜厚の均一性を更に向上させることができる）。また、画素電極２７上の第２絶縁層６２の厚みが、従来と比較して薄いので、液晶層１５にかかる電圧が低下することを抑えることができる。以上により、画素電極２７及び第２絶縁層６２が形成される。
【００７８】
引き続き、図５を参照しながら液晶装置１１の製造方法を説明する。ステップＳ１３では、第２絶縁層６２上に第１配向膜２８を形成する。第１配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板４１側が完成する。
【００７９】
次に、対向基板４２側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基板１３上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００８０】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。第２配向膜３２の製造方法は、第１配向膜２８と同様であり、例えば、斜方蒸着法を用いる。以上により、対向基板４２側が完成する。次に、引き続き図５を参照しながら、素子基板４１と対向基板４２とを貼り合わせる方法を説明する。
【００８１】
ステップＳ３１では、素子基板４１上にシール材１４を塗布する。詳しくは、素子基板４１とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板４１における表示領域１９の周縁部に（表示領域１９を囲むように）シール材１４を塗布する。
【００８２】
ステップＳ３２では、素子基板４１と対向基板４２とを貼り合わせる。具体的には、素子基板４１に塗布されたシール材１４を介して素子基板４１と対向基板４２とを貼り合わせる。より具体的には、互いの基板４１，４２の平面的な縦方向や横方向の位置精度を確保しながら行う。
【００８３】
ステップＳ３３では、液晶注入口１６（図１参照）から構造体の内部に液晶を注入し、その後、液晶注入口１６を封止する。封止には、例えば、樹脂等の封止材１７が用いられる。以上により、液晶装置１１が完成する。
【００８４】
このように、画素電極２７間の隙間に第１絶縁層６１の一部である突起部６１ａを配置するので、それらの上に形成する第２絶縁層６２の表面６２ａに段差ができることを抑えることができる。よって、従来、平坦化するために、１０００ｎｍ〜２０００ｎｍ程度の第２絶縁層を成膜することと比較して、成膜する量を略半分にすることができる。よって、ＣＭＰ研磨によって削る量を少なくすることが可能となり、基板面内において膜厚のばらつき（表面６２ａの凸凹）が生じることを抑えることができる。その結果、画素電極２７の反射面２７ａで反射した光を、所定の方向に照射させることができる。
【００８５】
次に、図１５を参照しながら、第２絶縁層６２の厚みを変えたときの、液晶装置１１に印加する印加電圧と液晶装置１１の明るさとの関係を説明する。図１５に示すグラフは、横軸が印加電圧を示し、縦軸が画素電極２７によって反射した光の明るさを示す、いわゆるＶ−Ｒ特性を示すグラフである。
【００８６】
Ａ線は、画素電極２７上に形成された第２絶縁層６２の厚みが２００ｎｍの場合のＶ−Ｒ特性を示している。また、Ｂ線は、第２絶縁層６２の厚みが２５０ｎｍの場合のＶ−Ｒ特性を示している。これによれば、第２絶縁層６２の厚みが厚くなると、液晶層１５に印加される実行的な電圧が低下するのでＶ−Ｒカーブがシフトし、明るさが飽和状態に至り難い傾向が見られる。
【００８７】
本実施形態では、第２絶縁層６２の厚みを２００ｎｍ程度にすることが可能となるので、Ｖ−Ｒ特性（明るさ）を従来より向上させることができる。
【００８８】
以上詳述したように、本実施形態の液晶装置１１の製造方法によれば、以下に示す効果が得られる。
【００８９】
（１）本実施形態の液晶装置１１の製造方法によれば、第１絶縁層６１上における画素電極２７を形成する部分に凹部６１ｃを形成すると共に、第１絶縁層６１における画素電極２７間に相当する部分に傾斜部６１ｂが形成される。つまり、画素電極２７を形成した際、画素電極２７間の隙間に傾斜部６１ｂが配置される。これにより、画素電極２７上に第２絶縁層６２を形成した場合、画素電極２７間には傾斜部６１ｂが存在しているので、画素電極２７上に形成される第２絶縁層６２の表面６２ａに凹凸ができることを抑えることができる。よって、第２絶縁層６２の膜厚を第１絶縁層６１よりも少なく成膜してもその表面６２ａの凹凸を小さくすることができる。その結果、第２絶縁層６２が第１絶縁層６１よりも厚くなることによる駆動電圧の上昇やばらつきを抑えることが可能となる。更に、第２絶縁層６２の表面に発生する凹凸を抑えることが可能となるので、電圧−反射特性（明るさ）のばらつきを抑えることができる。
【００９０】
（２）本実施形態の液晶装置１１の製造方法によれば、画素電極２７上に形成する第２絶縁層６２の膜厚を、従来と比較して少なくて済むため、使用材料を低減することができると共に、処理時間（例えば、成膜時間や平坦化時間）を短縮することができる。
【００９１】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００９２】
（変形例１）
上記したように、傾斜部６３ａを有する山状のレジストパターン６３ｂを形成してから第１絶縁層６１に傾斜部６１ｂを有する凹部６１ｃを形成することに代えて、図１６及び図１７に示す方法を用いて、第１絶縁層１６１に凹部６１ｃを形成するようにしてもよい。なお、製造方法を、図６〜図８に示す工程の続きから説明する。
【００９３】
まず、図１６に示すように、第１絶縁層１６１上に、画素電極２７と平面的に重なる領域を囲むように、マスクを用いて断面が方形状のレジストパターン１６３（第２レジストパターン）を形成する（第２レジストパターン形成工程）。次に、図１７に示すように、レジストパターン１６３をマスクとして、レジストパターン１６３及び第１絶縁層１６１にドライエッチング処理（等方性エッチング）を施す（第２エッチング工程）。このとき、フッ素系の処理ガス１６６に酸素を加えたものを用いる。これにより、第１絶縁層１６１と共にレジストパターン１６３も削られ（いわゆる灰化）、断面が方形状のレジストパターン１６３の形状が山状のレジストパターン１６３ａに形成される。このレジストパターン１６３ａをマスクとして引き続き等方性エッチングを行うことにより、画素領域２１の端部から外側に広がる傾斜部１６１ｂを有する凹部１６１ｃが形成される。なお、残ったレジストパターン１６３ａは、後に除去される。以上により、上述した実施形態と同様に、傾斜部１６１ｂを有する凹部１６１ｃを形成することができる。
【００９４】
（変形例２）
上記したように、第１基板１２は、石英基板で構成されることに限定されず、例えば、シリコン基板で構成されるようにしてもよい。
【００９５】
（変形例２）
上記したように、液晶装置１１は、液晶プロジェクターの他、高精細ＥＶＦ（Electric View Finder）、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
【符号の説明】
【００９６】
１１…液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…液晶注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…データ線駆動回路、２３…接続端子、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２７ａ…反射面、２７ｂ…画素電極前駆体膜、２８…第１配向膜、３１…共通電極、３２…第２配向膜、３３…ＴＦＴ素子、３４…データ線、３５…走査線、３５ａ…ゲート電極、３６…容量配線、３７…蓄積容量、４１…一対の基板のうち一方の基板である素子基板、４２…一対の基板のうち他方の基板である対向基板、４４…半導体層、４４ａ…チャンネル領域、４４ｂ…低濃度ソース領域、４４ｃ…低濃度ドレイン領域、４４ｄ…高濃度ソース領域、４４ｅ…高濃度ドレイン領域、４５…ゲート絶縁膜、５１…絶縁層、５２…コンタクトホール、５３…下部電極、５４…誘電体膜、５５…上部電極、５６，５７，５８…コンタクトホール、６１，１６１…第１絶縁層、６１ａ…突起部、６１ｂ，１６１ｂ…傾斜部、６１ｃ，１６１ｃ…凹部、６１ｄ，６２ａ…表面、６１ｅ…開口、６２…第２絶縁層、６３…レジスト膜、６３ａ…傾斜部、６３ｂ…第１レジストパターンとしてのレジストパターン、６４ａ…端部、６５…配線、６８，１６６…処理ガス、１６３…レジストパターン。
【図１】
2011221158.tif 000003
【図２】
2011221158.tif 000004
【図３】
2011221158.tif 000005
【図４】
2011221158.tif 000006
【図５】
2011221158.tif 000007
【図６】
2011221158.tif 000008
【図７】
2011221158.tif 000009
【図８】
2011221158.tif 000010
【図９】
2011221158.tif 000011
【図１０】
2011221158.tif 000012
【図１１】
2011221158.tif 000013
【図１２】
2011221158.tif 000014
【図１３】
2011221158.tif 000015
【図１４】
2011221158.tif 000016
【図１５】
2011221158.tif 000017
【図１６】
2011221158.tif 000018
【図１７】
2011221158.tif 000019