【事件の表示】
　特願２０１１−２２８０５６「フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法」拒絶査定不服審判事件〔平成２４年　６月２８日出願公開、特開２０１２−１２４４６５、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２３年１０月１７日（優先権主張　平成２２年１１月１８日）に出願したものであって、手続きの概要は以下のとおりである。
　拒絶理由通知　　　　　　　：平成２６年１２月　９日（起案日）
　意見書　　　　　　　　　　：平成２７年　１月２７日
　手続補正　　　　　　　　　：平成２７年　１月２７日
　拒絶理由通知（最後）　　　：平成２７年　８月２５日（起案日）
　意見書　　　　　　　　　　：平成２７年１０月２６日
　手続補正　　　　　　　　　：平成２７年１０月２６日
　拒絶査定　　　　　　　　　：平成２８年　４月１５日（起案日）
　拒絶査定不服審判請求　　　：平成２８年　７月１４日
　手続補正　　　　　　　　　：平成２８年　７月１４日
　上申書　　　　　　　　　　：平成２８年１１月２８日
第２　本願発明
　本願の請求項１ないし３に係る発明は、平成２８年７月１４日付け手続補正により補正された特許請求の範囲の請求項１ないし３に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
「　【請求項１】
　被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、
　接着剤層と、電磁波シールド層とを有し、
　前記電磁波シールド層は、導電率が１０×１０１〜１０×１０７Ｓ／ｍの範囲にある導電層、又は、比誘電率が１．０〜４０００の範囲にある誘電体層であることを特徴とするフリップチップ型半導体裏面用フィルム。」
第３　原査定の理由の概要
　本願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　記
請求項１ないし３に対して引用文献１ないし５
引用文献１：特開２００５−２１７２２２号公報
引用文献２：国際公開第２００８／１０５３１５号
引用文献３：特開２０１０−２４５１０６号公報
引用文献４：特開平５−２３１９２４号公報
引用文献５：特開２０１０−１９９５４２号公報
第４　当審の判断
１．引用文献
　原査定の拒絶の理由に引用された引用文献１（平成１７年８月１１日公開）には、図面と共に、以下の記載がある。（なお、下線は当審で付与した。）
（１）「【０００１】
  本発明は、
アナログ素子とデジタル素子とを用いて構成される集積回路装置
（２）「【００１８】
  また、デジタル素子２の主面上でかつ素子回路部１２の上には、シールド層１５が形成されている。
シールド層１５は、電磁波を吸収する性質を有するもので
（３）「【００２３】
  図４は本発明の第２実施形態に係る集積回路装置の構成を示すもので、図中（Ａ）はその概略側断面図、（Ｂ）はその概略平面図である。なお、図４（Ａ）は図４（Ｂ）のＸ’−Ｘ’部位の断面を示している。また、図４（Ｂ）においては、アナログ素子の中心線を境にしてデジタル素子を半分だけ表示し、残り半分の表示を省略している。図示した集積回路装置は、大きくは、デジタル素子２１とアナログ素子２２とを備えて構成されている。デジタル素子２１とアナログ素子２２とは、複数の半田ボール２３を介して電気的かつ機械的に接続されている。アナログ素子２２の外形寸法（平面的な縦、横の寸法）はデジタル素子２１のそれよりも大きく設定されている。そして、
アナログ素子２２のほぼ中央部分にデジタル素子２１がフリップチップ方式（チップオンチップ方式）で実装されている。
（４）「【００２５】
  また、
デジタル素子２１の
反対側の面（裏面）に第２のシールド層２８が形成されている。
シールド層
２８は、上記第１実施形態で記述したシールド層１５と同様の
機能を有するものである。
シールド層
２８は、ＦｅやＣｏなどを主成分とした軟磁性材料
を用いて形成されるものである。
第２のシールド層２８は、デジタル素子２１の裏面全域を覆う状態で形成されている。
（５）「【００２６】
  
シールド層
２８は、デジタル素子２１を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる。
　上記摘示事項及び図面の記載から以下のことがいえる。
（ａ）引用文献１には、「アナログ素子とデジタル素子とを用いて構成される集積回路装置」が記載されている（摘示事項（１））。
（ｂ）アナログ素子２２のほぼ中央部分にデジタル素子２１がフリップチップ方式（チップオンチップ方式）で実装されている（摘示事項（３））。
（ｃ）デジタル素子２１の裏面に第２のシールド層２８が形成されている（摘示事項（４））。第２のシールド層２８は、電磁波を吸収する性質を有するものである（摘示事項（２）、（４））。第２のシールド層２８は、ＦｅやＣｏなどを主成分とした軟磁性材料を用いて形成されるものである。第２のシールド層２８は、デジタル素子２１の裏面全域を覆う状態で形成されている（摘示事項（４））。
（ｄ）第２のシールド層２８は、デジタル素子２１を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる（摘示事項（５））。
　「第２のシールド層２８」に着目して、以上を総合勘案すると、引用文献１には、次の発明（以下「引用発明」という。）が記載されているものと認める。
「アナログ素子２２のほぼ中央部分にデジタル素子２１がフリップチップ方式（チップオンチップ方式）で実装されている集積回路装置において、デジタル素子２１の裏面に形成されている第２のシールド層２８であって、
　電磁波を吸収する性質を有するものであり、
　ＦｅやＣｏなどを主成分とした軟磁性材料を用いて形成されるものであり、
　デジタル素子２１の裏面全域を覆う状態で形成されており、
　デジタル素子２１を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる第２のシールド層２８。」
　同じく、原査定の拒絶の理由に引用された引用文献２（２００８年９月４日国際公開）には、図面と共に、以下の記載がある。（なお、下線は当審で付与した。）
（６）「［０００１］
  本発明は、
アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法
背景技術
［０００２］
  ＭＲＡＭ(Magnetic Random Access Memory)は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した磁気メモリチップであり、外部から電力を供給することなく記憶を保持できる不揮発性メモリである。しかし、ＭＲＡＭは外部磁場の影響を受けやすく、チップ単体で１０［Ｏｅ］以上の磁場を受けると、誤書き込みなどの誤動作を誘発する恐れがある。そこで、ＭＲＡＭを内蔵する磁気メモリチップ装置において、
外部磁場からＭＲＡＭを保護する磁気シールドを設ける技術
（７）「［００２４］
  次に、図７に示すように、
ウェハ１１をダイアタッチフィルム１５に貼り付ける。
ウェハ１１の裏面に、ダイアタッチフィルム１５を介して、厚さ１００μｍのＮｉＦｅ板（高透磁率板）１６を貼り付ける（ステップＳ６）。
［００２５］
  次に、図１０に示すように、
積層したウェハ１１及びＮｉＦｅ板１６にダイアタッチフィルム１７（接着層）を貼り付ける。
ダイシングブレード１８を用いてＭＲＡＭチップ１２ごとにウェハ１１をダイシングする（ステップＳ７）。
［００２６］
  次に、図１２に示すように、
ＭＲＡＭチップ１２をダイパッド２１上にダイアタッチフィルム１７を介してダイボンドする（ステップＳ８）。
　上記摘示事項及び図面の記載から以下のことがいえる。
（ｅ）引用文献２には、「アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法」に関して、「外部磁場からＭＲＡＭを保護する磁気シールドを設ける技術」が記載されている（摘示事項（６））。
（ｆ）ウェハ１１をダイアタッチフィルム１５に貼り付け、ウェハ１１の裏面に、ダイアタッチフィルム１５を介して、厚さ１００μｍのＮｉＦｅ板（高透磁率板）１６を貼り付け、積層したウェハ１１及びＮｉＦｅ板１６にダイアタッチフィルム１７（接着層）を貼り付け、ダイシングブレード１８を用いてＭＲＡＭチップ１２ごとにウェハ１１をダイシングし、ＭＲＡＭチップ１２をダイパッド２１上にダイアタッチフィルム１７を介してダイボンドする（摘示事項（７））。
　以上を総合勘案すると、引用文献２には、次の技術事項（以下「技術事項」という。）が記載されているものと認める。
「アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法に関して、外部磁場からＭＲＡＭを保護する磁気シールドを設ける技術であって、
　ウェハ１１をダイアタッチフィルム１５に貼り付け、ウェハ１１の裏面に、ダイアタッチフィルム１５を介して、厚さ１００μｍのＮｉＦｅ板（高透磁率板）１６を貼り付け、積層したウェハ１１及びＮｉＦｅ板１６にダイアタッチフィルム１７（接着層）を貼り付け、ダイシングブレード１８を用いてＭＲＡＭチップ１２ごとにウェハ１１をダイシングし、ＭＲＡＭチップ１２をダイパッド２１上にダイアタッチフィルム１７を介してダイボンドすること。」
２．対比
　そこで、本願発明と引用発明とを対比する。
（１）フリップチップ用半導体裏面用フィルム
　引用発明の「第２のシールド層２８」は、アナログ素子２２のほぼ中央部分にデジタル素子２１がフリップチップ方式（チップオンチップ方式）で実装されている集積回路装置において、デジタル素子２１の裏面に形成されており、デジタル素子２１を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができるから、「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜」といえる。
　したがって、本願発明と引用発明とは、「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜」である点で一致する。
　もっとも、本願発明は、膜を形成するための「フリップチップ型半導体裏面用フィルム」であるのに対し、引用発明は、「メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成された膜」である点で相違する。
（２）接着剤層と電磁波シールド層
　引用発明の「第２のシールド層２８」は、電磁波を吸収する性質を有するものであるから、「電磁波シールド層」といえる。
　したがって、本願発明と引用発明とは、「電磁波シールド層」を有する点で一致する。
　もっとも、本願発明は、「接着剤層」を有するのに対し、引用発明は、「接着剤層」を有しない点で相違する。
（３）電磁波シールド層の詳細
　「電磁波シールド層」について、本願発明は、「導電率が１０×１０１〜１０×１０７Ｓ／ｍの範囲にある導電層、又は、比誘電率が１．０〜４０００の範囲にある誘電体層である」のに対し、引用発明は、「ＦｅやＣｏなどを主成分とした軟磁性材料を用いて形成されるもの」である点で相違する。
　そうすると、本願発明と引用発明とは、次の点で一致する。
＜一致点＞
「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜であって、
　電磁波シールド層を有する膜。」の点。
　そして、次の点で相違する。
＜相違点＞
（１）本願発明は、膜を形成するための「フリップチップ型半導体裏面用フィルム」であるのに対し、引用発明は、「メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成された膜」である点。
（２）本願発明は、「接着剤層」を有するのに対し、引用発明は、「接着剤層」を有しない点。
（３）「電磁波シールド層」について、本願発明は、「導電率が１０×１０１〜１０×１０７Ｓ／ｍの範囲にある導電層、又は、比誘電率が１．０〜４０００の範囲にある誘電体層である」のに対し、引用発明は、「ＦｅやＣｏなどを主成分とした軟磁性材料を用いて形成されるもの」である点。
３．判断
　そこで、上記相違点（１）、（２）について検討する。
　引用文献２に記載されている「技術事項」は、「磁気シールド」を設ける技術であって、「電磁波シールド」を設ける技術ではない。
　また、ウェハ１１の裏面に、順次、ダイアタッチフィルム１５、ＮｉＦｅ板（高透磁率板）１６及びダイアタッチフィルム１７（接着層）を貼り付けるものであって、ウェハ１１の裏面に用いる前に、ダイアタッチフィルム１５及びＮｉＦｅ板（高透磁率板）１６を積層する、若しくは、ダイアタッチフィルム１５、ＮｉＦｅ板（高透磁率板）１６及びダイアタッチフィルム１７（接着層）を積層するものではない。
　さらに、ＭＲＡＭチップ１２をダイパッド２１上にダイアタッチフィルム１７を介してダイボンドするものであって、ＭＲＡＭチップ１２を被着体上にフリップチップ接続するものではない。
　よって、引用文献２に記載されている「技術事項」を参酌したとしても、引用発明において、第２のシールド層２８を、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、ＣＶＤ(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することに代えて、接着剤層と、電磁波シールド層とを有するフリップチップ型半導体裏面用フィルムを用いて形成するようにすることは、当業者が容易に想到し得るとはいえない。引用文献３ないし５に記載された事項を参酌したとしても同様である。
　したがって、上記相違点（３）について検討するまでもなく、本願発明は、引用発明及び引用文献２ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　請求項２に係る発明は、「ダイシングテープ一体型半導体裏面用フィルム」であって、本願発明の「フリップチップ型半導体裏面用フィルム」を含むものであるので、本願発明と同様に、引用発明及び引用文献２ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　請求項３に係る発明は、本願発明の「フリップチップ型半導体裏面用フィルム」の製造方法であるので、本願発明と同様に、引用発明及び引用文献２ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
第５　むすび
　上記のとおり、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。