【事件の表示】
　特願２０１５−　８４８３５「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成２７年　９月　３日出願公開，特開２０１５−１５９３１６，請求項の数（２１）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２２年１２月２０日（国内優先権主張　平成２２年３月２３日）を国際出願日とする特願２０１２−５０６７７９号の一部を平成２７年４月１７日に新たな出願としたものであって，その手続の経緯は以下のとおりである。
平成２７年　４月１７日　審査請求
平成２８年　６月２７日　拒絶理由通知
平成２８年　８月３０日　意見書
平成２８年１１月１８日　拒絶査定
平成２９年　１月２７日　審判請求
第２　原査定の理由の概要
１．（新規性）この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
２．（進歩性）この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１（新規性），理由２（進歩性）について
・請求項１〜５，２１
・引用文献１
　意見書において出願人は，以下のとおりの主張をしている。
『しかし，引用文献１には，「フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有する基板」は全く記載も示唆もされていません。
　引用文献１では，基板を薄くするために裏面を研磨していますが，基板自体が上記のような特性を有していなければ，エピタキシャル成長により超高濃度層５を形成しても，その超高濃度層５は上記のような特性を有するものではありません。したがって，基板を残したとしても，基板を除去したとしても，いずれの場合も，「フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性」を有しているとはいえません。
・・略・・
　したがって，引用文献１から，独立請求項１，２１に係る本願発明を容易に想到できるものではありません。』
　しかしながら，引用文献１の段落００２０に「次に，本実施形態の半導体装置の製造方法について説明する。まず，昇華法を初めとするＳｉＣバルク基板作製法によりＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にてＳｉＣバルク基板を作製する。ＳｉＣバルク基板内のドーピング濃度は約１×１０18〜１×１０19／ｃｍ3であり，ここでは８×１０18／ｃｍ3とする。原理的にはこれより多くの不純物を混入することも可能であるが，積層欠陥などの結晶欠陥ができやすく結晶の品質が落ちるためデバイス向けではない。」と記載されているように，引用文献１に記載された発明のＳｉＣバルク基板１は，積層欠陥などの結晶欠陥が少ないものである。
　したがって，上記の主張は採用できない。
　また，意見書において出願人は，以下のとおりの主張もしている。『また，引用文献１に記載のダメージ層と，本願の加工ダメージ層は異なるものです。本願の加工ダメージ層は，室温ではシート抵抗の上昇をもたらさないものですが，１２００℃で熱処理を行うとシート抵抗が急激に増大するものです（本願明細書の段落［００５７］参照）。それに対し，引用文献１に記載のダメージ層は，高抵抗成分となるダメージ層であり（引用文献１の段落［００４６］参照），室温で高抵抗成分となることが意図されています。
　審査官殿は，拒絶理由通知書において，引用文献１に記載の発明で，高抵抗成分となるダメージ層を除去しているから，「フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となっているものと認められる。」と述べておられますが，上述のように，引用文献１に記載のダメージ層と，本願の加工ダメージ層は異なるものですので，ご指摘の主張は妥当であるとはいえません。』
　しかしながら，引用文献１に記載された発明は，ＳｉＣインゴットからＳｉＣバルク基板を形成していることから，本願発明の「加工」と同様の加工がされているものといえる。そして，先の拒絶理由に記載したとおり，引用文献１に記載された発明は，ＳｉＣの裏面を研磨することによってできた高抵抗成分となるダメージ層を取り除いていることから，当然に，ＳｉＣインゴットからＳｉＣバルク基板を形成する際に形成される「加工ダメージ層」も除去しているものといえる。
　したがって，上記の主張も採用できない。
　また，意見書において出願人は，以下のとおりの主張もしている。
『審査官殿は，引用文献１に記載の発明と，請求項１，２１に係る本願発明とが同一でないとしても，高抵抗成分となるダメージ層を取り除いていることから，ＳｉＣの裏面の「フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比」を０．１以下とすることは当業者であれば容易になし得たことである。」と述べておられます。
　しかし，「フォトルミネッセンス測定」についてすら全く着目していない引用文献１から，当業者と雖も，「波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比」を着想し，さらに，その比の値を０．１以下とすることを，容易に想到できるものではありません。
　したがって，引用文献１から，独立請求項１，２１に係る本願発明を容易に想到できるものではありません。』
　この主張のとおり，引用文献１に記載された発明において，「波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比」を０．１以下とすることは直接着想するものとはいえないものの，引用文献１に記載された発明において，ＳｉＣバルク基板１を，積層欠陥などの結晶欠陥が少ないものとすることや，ＳｉＣバルク基板１のダメージ層を確実に除去し，積層欠陥などの結晶欠陥が少ないものとすることは，当業者であれば容易に着想できたものであり，その結果として，ＳｉＣバルク基板１の裏面を「フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性」を満たすようにすることに，何ら困難性を認めることはできない。
　したがって，上記の主張も採用できない。
　よって，先の拒絶理由のとおり，本願の請求項１〜５，２１に係る発明は，引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。また，そうでないとしても，本願の請求項１〜５，２１に係る発明は，引用文献１に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
●理由２（進歩性）について
・請求項６〜１０
・引用文献１，２
　上記の「・請求項１〜５，２１」に記載したとおり，意見書における出願人の主張は採用できない。
　よって，先の拒絶理由のとおり，本願の請求項６〜１０に係る発明は，引用文献１，２に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
●理由２（進歩性）について
・請求項１２〜１５，１８〜２０
・引用文献１，３
　上記の「・請求項１〜５，２１」に記載したとおり，意見書における出願人の主張は採用できない。
　よって，先の拒絶理由のとおり，本願の請求項１２〜１５，１８〜２０に係る発明は，引用文献１，３に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
●理由２（進歩性）について
・請求項１７
・引用文献１，３〜５
　上記の「・請求項１〜５，２１」に記載したとおり，意見書における出願人の主張は採用できない。
　よって，先の拒絶理由のとおり，本願の請求項１７に係る発明は，引用文献１，３〜５に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　　　　　　　　　　　　　＜引用文献等一覧＞
１.特開２００９−１３０２６６号公報
２.特開２００９−１６４５７１号公報
３.特開２００１−００２４９９号公報
４.特開平０７−０９７２９９号公報
５.特開２００５−２８６０３８号公報
第３　本願発明
　本願の請求項１ないし２１に係る発明は，出願当初の特許請求の範囲の請求項１ないし２１に記載された事項により特定される発明（以下，各々「本願発明１」ないし「本願発明２１」という。）であり，以下のとおりである。
「【請求項１】
　電流経路を有するトランジスタであって，
　前記電流経路の少なくとも一部を構成する半導体層と，
　前記半導体層を支持する第１の面と前記第１の面に対向する第２の面とを有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られ，かつフォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有する基板とを備える，トランジスタ。
【請求項２】
　前記半導体層上に絶縁膜をさらに備えた，請求項１に記載のトランジスタ。
【請求項３】
　前記絶縁膜は前記半導体層の材料の酸化物から作られている，請求項２に記載のトランジスタ。
【請求項４】
　前記絶縁膜は熱酸化膜である，請求項２に記載のトランジスタ。
【請求項５】
　前記基板は前記電流経路の一部を構成する，請求項１に記載のトランジスタ。
【請求項６】
　前記第１の面は｛０００１｝面に対して５０°以上６５°以下のオフ角を有する，請求項１に記載のトランジスタ。
【請求項７】
　前記オフ角のオフ方位は＜１１−２０＞方向に対して±５°以下の範囲内にある，請求項６に記載のトランジスタ。
【請求項８】
　前記オフ角のオフ方位は＜０１−１０＞方向に対して±５°以下の範囲内にある，請求項６に記載のトランジスタ。
【請求項９】
　前記第１の面は＜０１−１０＞方向において｛０３−３８｝面に対して−３°以上＋５°以下のオフ角を有する，請求項８に記載のトランジスタ。
【請求項１０】
　前記第１の面は＜０１−１０＞方向において（０−３３−８）面に対して−３°以上＋５°以下のオフ角を有する，請求項９に記載のトランジスタ。
【請求項１１】
　前記基板を支持し，かつ炭化珪素から作られたベース層をさらに備える，請求項１に記載のトランジスタ。
【請求項１２】
　電流経路を有するトランジスタの製造方法であって，
　第１の面と，前記第１の面に対向する第２の面とを有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られた基板を準備する工程を備え，前記基板を準備する工程において前記第２の面上に加工ダメージ層が形成され，さらに
　前記第２の面上における前記加工ダメージ層を除去する工程と，
　前記第１の面上に，前記電流経路の少なくとも一部を構成する半導体層を形成する工程と，
　前記加工ダメージ層を除去する工程の後に，前記基板および前記半導体層を加熱する工程とを備え，
　前記加工ダメージ層が除去された後の前記基板は，フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有する，トランジスタの製造方法。
【請求項１３】
　前記基板および前記半導体層を加熱する工程は，前記半導体層の表面を熱酸化することによって前記半導体層上に絶縁膜を形成する工程を含む，請求項１２に記載のトランジスタの製造方法。
【請求項１４】
　前記基板を準備する工程は，
　４Ｈ型の単結晶構造を有する炭化珪素から作られたインゴットを準備する工程と，
　前記インゴットをスライスすることによって前記第２の面を形成する工程とを含む，請求項１２に記載のトランジスタの製造方法。
【請求項１５】
　前記半導体層を形成する工程の前に，前記第１の面を研磨する工程をさらに備える，請求項１２に記載のトランジスタの製造方法。
【請求項１６】
　前記加工ダメージ層を除去する工程の後，かつ前記半導体層を形成する工程の前に，前記第２の面上に炭化珪素から作られたベース層を形成する工程をさらに備える，請求項１２に記載のトランジスタの製造方法。
【請求項１７】
　前記加工ダメージ層を除去する工程は，溶融ＫＯＨエッチングによって前記加工ダメージ層を除去する工程を含む，請求項１２に記載のトランジスタの製造方法。
【請求項１８】
　前記加工ダメージ層を除去する工程は，ドライエッチングによって前記加工ダメージ層を除去する工程を含む，請求項１２に記載のトランジスタの製造方法。
【請求項１９】
　前記加工ダメージ層を除去する工程は，前記加工ダメージ層を昇華させる工程を含む，請求項１２に記載のトランジスタの製造方法。
【請求項２０】
　前記加工ダメージ層を除去する工程は，研磨によって前記加工ダメージ層を除去する工程を含む，請求項１２に記載のトランジスタの製造方法。
【請求項２１】
　電流経路を有するトランジスタ用の基板であって，
　前記電流経路の少なくとも一部を構成する半導体層を支持する第１の面と，
　前記第１の面に対向する第２の面とを有し，
　４Ｈ型の単結晶構造を有する炭化珪素から作られ，
　フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有する，基板。」
第４　引用文献，引用発明等
１　引用文献１について
（１）引用文献１の記載事項
　原査定の拒絶の理由に引用された特開２００９−１３０２６６号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（下線は当審において付加した。以下同じ。）
　ア　「【技術分野】
【０００１】
　本発明は，
炭化珪素（ＳｉＣ）基板及びこれを用いた縦型半導体装置およびその製造方法
　イ　「【００２０】
　次に，本実施形態の半導体装置の製造方法について説明する。まず，
昇華法を初めとするＳｉＣバルク基板作製法によりＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にてＳｉＣバルク基板を作製する
　ウ　「【００６０】
（第３の実施形態）
　図１１は，本発明の第３の実施の形態に係る
縦型ＭＯＳＦＥＴ
ＳｉＣ基板１（不図示）の主面側に超高濃度ｎ
＋＋
型層５を設け，その上にｎ型バッファ層６を介してｎ
−
型ドリフト層２を形成している。ｎ
−
型ドリフト層２の表面には選択的にオーミック接合となるソース電極３と，薄い酸化膜または高誘電体膜のゲート絶縁膜１６を介してゲート電極１７が形成されている。ＳｉＣ基板１の研磨により露出したｎ
＋＋
型超高濃度層５の裏面には，オーミック接合となるドレイン電極４が形成されている。
【００６１】
　また，
ｎ
−
型ドリフト層２の主面側にはゲート絶縁膜１６を介しゲート電極１７に接しソース電極３の下に選択的に設けられたｐ
−
型領域１８と，前記ｐ
−
型領域１８の内部表面にあって，ソース電極３およびゲート絶縁膜１６を介してゲート電極１７に接するように設けられたｎ
＋
型ソースコンタクト領域１９を有し，素子全体として縦型ＭＯＳＦＥＴとして機能する。
−（中略）−
【００６３】
　第３の実施形態にかかる縦型ＭＯＳＦＥＴの製造方法を第１の実施形態の図３〜８を援用して説明する。まず，図３と同様に，
高結晶品質の４Ｈ−ＳｉＣ基板１上にエピタキシャル成長により数〜数十μｍの厚さの超高濃度ｎ
＋＋
型層５を形成する。
続いて，ｎ型バッファ層およびｎ
−
型ドリフト層をエピタキシャル成長にて形成する。
【００６４】
　ｎ型バッファ層６およびｎ−型ドリフト層２の不純物元素は，例えばＮを用い，不純物濃度はｎ型バッファ層６の場合は，例えば１×１０17〜５×１０18／ｃｍ3程度であり，ｎ−型ドリフト層２の場合には，設計耐圧１２００Ｖの場合には１×１０15〜２×１０16／ｃｍ3程度である。ドリフト層２の場合には，設計耐圧に応じて不純物濃度を調整することができる。また厚さはバッファ層６の場合，０．３〜１．０μｍ程度であり，ｎ−型ドリフト層２の場合には５〜１５μｍ程度である。
【００６５】
　
続いて不純物濃度１×１０
17
〜１×１０
18
／ｃｍ
3
，厚さ約０．６μｍのｐ
−
型エピタキシャル層（不図示）を，ドリフト層２の全面に形成する。
【００６６】
　
その後，ｐ
−
型エピタキシャル層上面に，例えばシリコン酸化膜のイオン注入マスク（不図示）を形成し，ｐ
−
型エピタキシャル層にＮまたはＰをイオン種として選択的にカウンターイオン注入を行い，ｐ
−
型エピタキシャル層の一部を貫通してドリフト層２に接続するｎ
−
型層２０（図１１）を形成する。
【００６７】
　イオン注入マスク剥離後，再度イオン注入マスク（不図示）を形成し，
不純物濃度約１×１０
18
〜３×１０
19
／ｃｍ
3
，深さ約０．３μｍのｎ
＋
ソースコンタクト１９を形成する。
その後，注入したイオン種を結晶格子内に配置させ，活性化させるために約１６００℃程度の高温にて数分間処理する。
【００６８】
　その後，
上部にゲート酸化膜１６となる約３０〜５０μｍ厚さのシリコン酸化膜をウエット酸化，水素雰囲気でのＰＯＡ（post　oxidation　annealing）を行い形成する。その上部にＣＶＤ法により，例えばポリシリコンのゲート電極１７を形成，
ソース電極層を形成し，パターニングを行いソース領域上にソース電極３を形成する。
【００６９】
　その後，図６と同様に，表面をテープ材１３などで表面を保護し，
裏面の機械研削を行う。
超高濃度層５が表面に出ていること
【００７０】
　その後簡単な洗浄を行った後，上記基板保持テープ１３が付いている状態で，
超高濃度層５の裏面上にドレイン電極４を形成する。
【００７１】
　なお，第３の実施の形態において，ｎ型とｐ型を逆にしてｐ型ＭＯＳＦＥＴにしてもよい。さらに，超高濃度層５をエピタキシャル成長ではなく，主面側からのイオン注入によって形成しても良い。その場合にはイオン注入により形成される超高濃度層５を裏面研磨のストップポイントにする必要がある。反応性イオンエッチング（ＲＩＥ）によって薄片化してもよい。
【００７２】
　また，ｎ−型ドリフト層２上のｐ−型層１８はエピタキシャル成長ではなく，イオン注入で形成しても良い。すなわち，ｎ−型ドリフト層を上記の厚みに０．６μｍ分加えて形成し，その後ｐ−のイオン注入を選択的に行うことにより，ｐ−型層１８を作製する。その後ｎ＋型ソースコンタクト１９を形成し，その後ソース電極３を形成する。
【００７３】
　以上のように，第３の実施形態によれば，低抵抗のＳｉＣ層を用いた縦型ＭＯＳＦＥＴを形成することができる。」
（２）引用装置発明１
　前記（１）アないしウ，及び図１１より，引用文献１には次の発明（以下，「引用装置発明１」という。）が記載されていると認められる。
「高結晶品質の４Ｈ−ＳｉＣ基板１の主面側に超高濃度ｎ＋＋型層５を設け，その上にｎ型バッファ層６を介してｎ−型ドリフト層２を形成し，ｎ−型ドリフト層２の表面には選択的にオーミック接合となるソース電極３と，薄い酸化膜または高誘電体膜のゲート絶縁膜１６を介してゲート電極１７が形成され，ＳｉＣ基板１の研磨により露出したｎ＋＋型超高濃度層５の裏面には，オーミック接合となるドレイン電極４が形成されている縦型ＭＯＳトランジスタ。」
（３）引用製造方法発明１
　前記（１）アないしウより，引用文献１には，次の発明（以下，「引用製造方法発明１」という。）が記載されていると認められる。
「昇華法を初めとするＳｉＣバルク基板作製法によりＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にてＳｉＣバルク基板を作製し，当該基板として高結晶品質の４Ｈ−ＳｉＣ基板１を準備する工程と，
　当該基板１の主面側にエピタキシャル成長により超高濃度ｎ＋＋型層５，ｎ型バッファ層６，ｎ−型ドリフト層２を形成する工程と，
　前記ｎ−型ドリフト層２上に，ｐ−型エピタキシャル層１８を形成し，当該ｐ−型エピタキシャル層１８内にイオン注入によりｎ−型層２０，ソースコンタクト層１９を形成する工程と，
　その後，イオン種を結晶格子内に配置させ活性化させるために１６００℃程度の高温処理を行う工程と，
　その上部にゲート酸化膜１６，ゲート電極１７，ソース電極３を形成する工程と，
　基板１の裏面を機械研削し，超高濃度ｎ＋＋型層５が表面にでるように研磨する工程と，
　超高濃度ｎ＋＋型層５上にドレイン電極４を形成する工程と，
を備えた縦型ＭＯＳＦＥＴの製造方法。」
（４）引用基板発明１
　前記（１）アないしウより，引用文献１には，次の発明（以下，「引用基板発明１」という。）が記載されていると認められる。
「昇華法を初めとするＳｉＣバルク基板作製法によりＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にて作製された縦型ＭＯＳＦＥＴ用の高結晶品質の４Ｈ−ＳｉＣ基板１であって，当該基板１の主面側にエピタキシャル成長により形成される超高濃度ｎ＋＋型層５，ｎ型バッファ層６，ｎ−型ドリフト層２等を備え，基板１の裏面側にドレイン電極４を形成する前に，超高濃度ｎ＋＋型層５が表面に出るように基板１は研磨される縦型ＭＯＳＦＥＴ用の高結晶品質の４Ｈ−ＳｉＣ基板１。」
２　引用文献２について
（１）引用文献２の記載事項
　原査定の拒絶の理由に引用された特開２００９−１６４５７１号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
　ア　「【技術分野】
【０００１】
　この発明は，
炭化ケイ素半導体装置およびその製造方法
　イ　「【０００５】
　この発明に従った炭化ケイ素半導体装置は，
面方位{０００１}に対しオフ角が５０°以上６５°以下である，炭化ケイ素からなる基板
　ウ　「【００７０】
　上記半導体装置１において，
基板２のオフ方位は＜１１−２０＞方向±５°以下の範囲で
基板２のオフ方位が＜０１−１０＞方向±５°以下の範囲
【００７１】
　上記半導体装置１において，
基板２の主表面の面方位は，面方位{０３−３８}に対しオフ角が−３°以上＋５°以下
（２）引用発明２
　前記（１）アないしウの記載から，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
　
「基板において主表面が，面方位{０００１}に対しオフ角が５０°以上６５°以下であり，基板のオフ方位は＜１１−２０＞方向±５°以下の範囲，又は＜０１−１０＞方向±５°以下の範囲であり，基板の主表面の面方位は，面方位{０３−３８}に対しオフ角が−３°以上＋５°以下の特徴を有する炭化珪素基板。」
３　引用文献３について
（１）引用文献３の記載事項
　原査定の拒絶の理由に引用された特開２００１−２４９９号公報（以下，「引用文献３」という。）には，図面とともに，次の記載がある。
　ア　「【０００１】
　本発明は，
炭化珪素（ＳｉＣ）基板及びこれを用いた縦型半導体装置およびその製造方法
　イ　「【００５１】
さらに，
反応性イオンエッチングによるダメージを除去するために，上記種結晶１を酸洗浄した後，酸化雰囲気中，１０８０℃で，４時間熱酸化を行い，約１５〜１００ｎｍの熱酸化膜を形成した。この熱酸化膜を，１０％フッ酸を用いたウェットエッチングにより除去
（２）引用発明３
　前記（１）ア，イの記載から，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。　
　
　「炭化珪素基板に対する反応性イオンエッチングによるダメージを除去するために，種結晶を酸洗浄した後，酸化雰囲気中，１０８０℃で，４時間熱酸化を行い，約１５〜１００ｎｍの熱酸化膜を形成した後，当該熱酸化膜を，１０％フッ酸を用いたウェットエッチングにより除去するダメージ除去技術。」　
４　引用文献４について
（１）引用文献４の記載事項
　原査定の拒絶の理由に引用された特開平７−９７２９９号公報（以下，「引用文献４」という。）には，図面とともに，次の記載がある。
　ア　「【０００１】
【産業上の利用分野】本発明は，
ＳｉＣ単結晶の作製方法
　イ　「【０００８】
　種結晶として本発明で使用する｛０００１｝面に垂直な面は，図２中に示した　−中略−　このような面をもつ基板は，例えば昇華再結晶法により｛０００１｝面上に成長させた
ＳｉＣ単結晶インゴットを｛０００１｝に垂直に切り出し加工することにより得られる。切断後，表面を平坦にするためにダイヤモンド粒子を含む研磨液で研磨する。粒度を小さくしていき，ウェハが鏡面となるまで行う。このウェハを約５３０℃の溶融ＫＯＨ中で５〜２０分エッチングを行い表面ダメージ層を取り除く。
（２）引用発明４
　前記（１）ア，イの記載から，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
　「ＳｉＣ単結晶インゴットを｛０００１｝に垂直に切断後，表面を平坦にするためにダイヤモンド粒子を含む研磨液で研磨し，このウェハを約５３０℃の溶融ＫＯＨ中で５〜２０分エッチングを行い表面ダメージ層を取り除いたＳｉＣ単結晶基板。」
５　引用文献５について
（１）引用文献５の記載事項
　原査定の拒絶の理由に引用された特開２００５−２８６０３８号公報（以下，「引用文献５」という。）には，図面とともに，次の記載がある。
　ア　「【０００１】
　本発明は，
炭化珪素基板およびその製造方法等に関するもの
　イ　「【００１８】
　
本発明は，機械加工工程後に，炭化珪素の表面層の０．１μｍ以上を除去している。これにより，前記機械的加工によるダメージが十分に除去される
　なお，炭化珪素の表面層の除去とは，炭化珪素の表面層が溶融等によって除去される場合に限られず，例えば，表面層を酸化することにより，炭化珪素の表面層が変質し，炭化珪素とは異なる部分が形成されることにより，炭化珪素部分が減少することにより除去される場合も含まれる。
【００１９】
　本発明は，前記炭化珪素の表面層を，化学反応により除去している。これは，ＣＭＰによる除去では，機械研磨の成分によりダメージが生じ，低オフ角においては，表面欠陥密度が高くなるが，化学反応による除去では，このような問題が生じないからである。
【００２０】
　本発明は，
前記炭化珪素の表面層を
溶融アルカリを用いた化学反応により除去している。これにより，機械的加工によるダメージが十分に除去される
（２）引用発明５
　前記（１）ア，イの記載から，引用文献５には次の発明（以下，「引用発明５」という。）が記載されていると認められる。
　「機械加工工程後に，炭化珪素の表面層の０．１μｍ以上を溶融アルカリを用いた化学反応により除去した炭化珪素基板。」
第５　対比・判断
１　本願発明１について
（１）本願発明１と引用装置発明１との対比
　ア　引用装置発明１の「主面」，「裏面」は，各々本願発明１の「第１の面」，「第２の面」に相当する。
　イ　引用装置発明１の「縦型ＭＯＳトランジスタ」は基板表面に対して垂直方向，すなわち縦方向に電流経路を有するＭＯＳトランジスタであるから，本願発明１の「電流経路を有するトランジスタ」に相当する。
　ウ　引用装置発明１の「ｎ−型ドリフト層２」は，縦型ＭＯＳトランジスタの電流経路の一部となるので，本願発明１の「半導体層」に相当する。
　エ　引用装置発明１の「高結晶品質の４Ｈ−ＳｉＣ基板」は，「高結晶品質」は結晶分野の技術常識を参酌すると「単結晶構造」を意味し，４Ｈ型の炭化珪素から作られ，超高濃度ｎ＋＋型層５，その上のｎ型バッファ層６を介して「ｎ−型ドリフト層２」を支持し，裏面にドレイン電極を形成することから，前記ア，イを考慮すると，下記相違点を除き，本願発明１の「半導体層を支持する第１の面と前記第１の面に対向する第２の面とを有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られる基板」という点で共通する。
　すると，本願発明１の引用装置発明１とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点
　電流経路を有するトランジスタであって，
　前記電流経路の少なくとも一部を構成する半導体層と，
　前記半導体層を支持する第１の面と前記第１の面に対向する第２の面と，
を有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られる基板とを備えるトランジスタ。
　
　カ　相違点
　本願発明１では，フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有する基板であるのに対して，引用装置発明１では，基板の第２の面の物性について，特に，明記していない点。
（２）相違点についての判断
　本願発明１は，４Ｈ型の単結晶構造を有するＳｉＣから作られた基板の抵抗率の増大の原因のひとつは，フォトルミネッセンス測定における波長５００ｎｍ付近のピークの存在によって特定される積層欠陥であり，半導体装置の製造工程，加熱をともなう工程において加工ダメージ層中の欠陥が積層欠陥化し，特に，基板の第２の面からその内部への上記欠陥が進展することを防止する必要があるという技術的課題を見いだし，（明細書【０００７】，【０００８】，【００１９】参照），その解決手段として，前記相違点の内容である基板の第２の面に対するフォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を有する構成を備えたものである。
　前記技術的課題及び解決手段は，引用文献１ないし５には，いずれも記載されておらず，また示唆もされていない。特に，引用装置発明１は，トランジスタのドレイン電極４を基板１の第２の面側に形成する工程の前段階で，基板１は前記超高濃度ｎ＋＋型層５が表面に出るように研磨，すなわち基板１は全て研磨されてしまうことから，基板１の第２の面の物性に配慮する必要性を見いだすことは困難である。
　また，本願発明１は，前記相違点の構成を備える事により，トランジスタの製造工程における基板の抵抗率の増大を抑制でき，特に，裏面近傍の抵抗率の増大を抑制することが可能となり，この抵抗率の増大の抑制により，低いオン抵抗を有するトランジスタを提供できるという格別な効果を奏する（明細書【００５９】参照）。
　したがって，本願発明１は，引用文献１に記載された発明ではなく，また，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたものとはいえない。
２　本願発明２ないし１１について
　本願発明２ないし１１は，本願発明１の発明特定事項をすべて含みさらに別の発明特定事項を付加したものであるから，本願発明１が前記１（２）のとおり，引用文献１に記載された発明ではなく，また引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたものとはいえない以上，本願発明２ないし１１も同様の理由で，引用文献１に記載された発明ではなく，また引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
３　本願発明１２について
（１）本願発明１２と引用製造方法発明１との対比
　ア　引用製造方法発明１の「縦型ＭＯＳＦＥＴの製造方法」は，前記１（１）イを参酌すると，本願発明１２の「電流経路を有するトランジスタの製造方法」に相当する。
　イ　引用製造方法発明１の「昇華法を初めとするＳｉＣバルク基板作製法によりＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にてＳｉＣバルク基板を作製し，当該基板として高結晶品質の４Ｈ−ＳｉＣ基板１を準備する工程」は，前記１（１）ア及びエを参酌すると，本願発明１２の「第１の面と，前記第１の面に対向する第２の面とを有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られた基板を準備する工程」に相当する。
　ウ　引用製造方法発明１の「当該基板上にエピタキシャル成長により超高濃度ｎ＋＋型層５，ｎ型バッファ層６，ｎ−型ドリフト層２を形成する工程」は，前記１（１）ア及びウを参酌すると，本願発明１２の「前記第１の面上に，前記電流経路の少なくとも一部を構成する半導体層を形成する工程」に相当する。
　エ　引用製造方法発明１の「イオン種を結晶格子内に配置させ活性化させるために１６００℃程度の高温処理を行う工程」は，加工ダメージ層を除去する工程に関する下記相違点の点を除いて，本願発明１２の「基板および半導体層を加熱する工程」という点で共通する。
　すると，本願発明１２と引用製造方法発明１とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点　
　電流経路を有するトランジスタの製造方法であって，
　第１の面と，前記第１の面に対向する第２の面とを有し，かつ４Ｈ型の単結晶構造を有する炭化珪素から作られた基板を準備する工程を備え，
　前記第１の面上に，前記電流経路の少なくとも一部を構成する半導体層を形成する工程と，
　前記基板および前記半導体層を加熱する工程と，
を備えるトランジスタの製造方法。
　カ　相違点
　本願発明１２では，基板を準備する工程において第２の面上に加工ダメージ層が形成され，さらに前記第２の面上における前記加工ダメージ層を除去する工程を有し，前記加工ダメージ層が除去された後の前記基板は，フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有するのに対して，引用製造方法発明１では，加工ダメージ層の原因となる加工工程として，ＳｉＣインゴットを作製し，その後機械研磨および化学的機械研磨（ＣＭＰ）にてＳｉＣバルク基板を作製する工程は有するが，その後の加工ダメージ層の取り扱いについて，特に明記されていない点。
（２）相違点についての判断
　本願発明１２は，４Ｈ型の単結晶構造を有するＳｉＣから作られた基板の抵抗率の増大の原因のひとつは，フォトルミネッセンス測定における波長５００ｎｍ付近のピークの存在によって特定される積層欠陥であり，半導体装置の製造工程，加熱をともなう工程において加工ダメージ層中の欠陥が積層欠陥化し，特に，基板の第２の面からその内部への上記欠陥が進展することを防止する必要があるという技術的課題を見いだし，（明細書【０００７】，【０００８】，【００１９】参照），その解決手段として，前記相違点の内容である基板の第２の面に対するフォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を有する構成をトランジスタの製造工程の一つとして備えたものである。
　前記技術的課題及び解決手段は，引用文献１ないし５には，いずれも記載されておらず，また示唆もされていない。特に，引用製造方法発明１は，トランジスタのドレイン電極４を基板１の第２の面側に形成する工程の前段階で，基板１は前記超高濃度ｎ＋＋型層５が表面に出るように研磨，すなわち基板１は全て研磨されてしまうことから，基板１の第２の面の物性に配慮する必要性を見いだすことは困難である。
　また，本願発明１２は，前記相違点の構成を備える事により，トランジスタの製造工程における基板の抵抗率の増大を抑制でき，特に裏面近傍の抵抗率の増大を抑制することが可能となり，この抵抗率の増大の抑制により，低いオン抵抗を有するトランジスタの製造方法を提供できるという格別な効果を奏する（明細書【００５９】参照）
　したがって，本願発明１２は，引用文献１に記載された発明ではなく，また，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたものとはいえない。
４　本願発明１３ないし２０について
　本願発明１３ないし２０は，本願発明１２の発明特定事項をすべて含みさらに別の発明特定事項を付加したもであるから，本願発明１２が前記３（２）のとおり，引用文献１に記載された発明ではなく，また引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない以上，本願発明１３ないし２０も同様の理由で，引用文献１に記載された発明ではなく，また引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
５　本願発明２１について
（１）本願発明２１と引用基板発明１との対比
　
　ア　引用基板発明１の「主面」，「裏面」は，各々本願発明２１の「第１の面」，「第２の面」に相当する。
　イ　引用基板発明１の「縦型ＭＯＳＦＥＴ用の基板」は，前記１（１）アを参酌すると，本願発明２１の「電流経路を有するトランジスタ用の基板」に相当する。
　ウ　引用基板発明１の「基板の表面側にエピタキシャル成長により形成される超高濃度ｎ＋＋型層５，ｎ型バッファ層６，ｎ−型ドリフト層２」は，前記１（１）ア，ウを参酌すると，本願発明２１の「電流経路の少なくとも一部を構成する半導体層」に相当する。
　エ　引用基板発明１の「高結晶品質の４Ｈ−ＳｉＣ基板」は，前記１（１）エを参酌すると，本願発明２１の，「４Ｈ型の単結晶構造を有する炭化珪素から作られた基板」の点で一致する。　
　すると，本願発明２１と引用基板発明１とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点
　電流経路を有するトランジスタ用の基板であって，
　前記電流経路の少なくとも一部を構成する半導体層を支持する第１の面と，
　前記第１の面に対向する第２の面とを有し，
　４Ｈ型の単結晶構造を有する炭化珪素から作られる基板。
　カ　相違点
　本願発明２１では，フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を前記第２の面において有するのに対して，引用基板発明１では，第２の面の物性について明記していない点。
（２）相違点についての判断
　本願発明２１は，４Ｈ型の単結晶構造を有するＳｉＣから作られた基板の
抵抗率の増大の原因のひとつは，フォトルミネッセンス測定における波長５００ｎｍ付近のピークの存在によって特定される積層欠陥であり，半導体装置の製造工程，加熱をともなう工程において加工ダメージ層中の欠陥が積層欠陥化し，特に，基板の第２の面からその内部への上記欠陥が進展することを防止する必要があるという技術的課題を見いだし，（明細書【０００７】，【０００８】，【００１９】参照），その解決手段として，前記相違点の内容である基板の第２の面に対するフォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を有する構成をトランジスタ用の基板として備えたものである。
　前記技術的課題及び解決手段は，引用文献１ないし５には，いずれも記載されておらず，また示唆もされていない。特に，引用基板発明１は，トランジスタのドレイン電極４を基板１の第２の面側に形成する工程の前段階で，基板１は前記超高濃度ｎ＋＋型層５が表面に出るように研磨，すなわち基板１は全て研磨されてしまうことから，基板１の第２の面の物性に配慮する必要性を見いだすことは困難である。
　また，本願発明２１は，前記相違点の構成を備える事により，トランジスタの製造工程における基板の抵抗率の増大を抑制でき，特に裏面近傍の抵抗率の増大を抑制することが可能となり，この抵抗率の増大の抑制により，低いオン抵抗を有するトランジスタ用の基板を提供できるという格別な効果を奏する（明細書【００５９】参照）。
　したがって，本願発明２１は，引用文献１に記載された発明ではなく，また，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたものとはいえない。
第６　原査定について
　前記第５で検討したように，本願発明１ないし２１は，引用文献１に記載された発明ではなく，また，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたものとはいえない。
　したがって，原査定を維持することはできない。
第７　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。