(57)【要約】【課題】高解像度のイメージングセンサにおいても、十分な光電流を得ることができる半導体装置を提供する。【解決手段】薄膜ダイオード２００Ａは、第１および第２半導体領域２３３、２３４を有する第１半導体層２３０と、第１半導体層２３０上に形成された第２および第３半導体層２３６、２３８と、第１および第２コンタクトホール２４１、２４２とを有する。第１半導体領域２３３は、第１導電型不純物を含有し、第２半導体領域２３６および第３半導体層２３８は、第２導電型不純物を含有し、第２半導体層２３６は、第２導電型不純物とは異なる第３導電型不純物を含有し、第２および第３半導体層２３６、２３８は、選択成長により形成され、第２半導体領域２３４は第２コンタクトホール２４２に整合している。【選択図】図１
2011108841.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板に支持された複数の薄膜ダイオードとを備える半導体装置であって、
前記複数の薄膜ダイオードのそれぞれは、
前記絶縁基板上に形成された第１および第２半導体領域を有する第１半導体層と、
前記第１半導体層上に形成された絶縁層と、
前記絶縁層を貫通する第１および第２コンタクトホールと、
前記第１半導体層上に形成され、前記第１コンタクトホール内に形成された第２半導体層と、
前記第１半導体層上に形成され、前記第２コンタクトホール内に形成された第３半導体層と、
前記絶縁層上に形成され、前記第２半導体層に前記第１コンタクトホール内で接続された第１電極と、
前記絶縁層上に形成され、前記第３半導体層に前記第２コンタクトホール内で接続された第２電極と、を有し、
前記第１半導体領域は、第１導電型不純物を含有し、前記第２半導体領域および第３半導体層は、第２導電型不純物を含有し、前記第２半導体層は、前記第２導電型不純物とは異なる第３導電型不純物を含有し、
前記第２半導体領域は、前記第２コンタクトホールに整合している、半導体装置。
【請求項２】
前記絶縁基板の法線方向からみたとき、前記第２半導体領域の外縁は前記第２コンタクトホールによって実質的に規定されている、請求項１に記載の半導体装置。
【請求項３】
前記第２および第３半導体層の少なくともいずれか１つは、選択成長によって形成された請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁基板に支持された複数の薄膜トランジスタを更に有する、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
絶縁基板と、前記絶縁基板に支持された複数の薄膜トランジスタとを備える半導体装置であって、
前記複数の薄膜トランジスタのそれぞれは、
前記絶縁基板上に形成された第１、第２および第３半導体領域を有する第１半導体層と、
前記第１半導体層上に形成された絶縁層と、
前記絶縁層上に形成された第１電極と、
前記絶縁層を貫通する第１および第２コンタクトホールと、
前記第１半導体層上に形成され、前記第１コンタクトホール内に形成された第２半導体層と、
前記第１半導体層上に形成され、前記第２コンタクトホール内に形成された第３半導体層と、
前記絶縁層上に形成され、前記第２半導体層に前記第１コンタクトホール内で接続された第２電極と、
前記絶縁層上に形成され、前記第３半導体層に前記第２コンタクトホール内で接続された第３電極と、を有し、
前記第１半導体領域は、第１導電型不純物を含有し、前記第２および第３半導体領域は、第２導電型不純物を含有し、前記第２および第３半導体層は、第３導電型不純物を含有する、半導体装置。
【請求項６】
前記第２および第３半導体層の少なくともいずれか１つは、選択成長により形成された請求項５に記載の半導体装置。
【請求項７】
前記絶縁基板に支持された複数の薄膜ダイオードを更に有する、請求項５または６に記載の半導体装置。
【請求項８】
請求項１から７のいずれかに記載の半導体装置を備える表示装置。
【請求項９】
絶縁基板と、前記絶縁基板に支持された複数の薄膜ダイオードとを備える半導体装置の製造方法であって、
前記絶縁基板を用意する工程ａと、
前記絶縁基板上に第１半導体層を形成する工程ｂと、
前記第１半導体層上に絶縁層を形成する工程ｃと、
前記絶縁層を貫通する第１および第２コンタクトホールを形成する工程ｄと、
前記第１および第２コンタクトホール内に第２および第３半導体層を形成する工程ｅと、
第１導電型不純物を前記第１半導体層に注入することよって、第１半導体領域を形成する工程ｆと、
第２導電型不純物を前記第１および前記第３半導体層に注入することによって、第２半導体領域および第４半導体層を形成する工程ｇと、
前記第２半導層に前記第１コンタクトホール内で接続される第１電極、および、前記第４半導体層に前記第２コンタクトホール内で接続される第２電極を前記絶縁層の上に形成する工程ｈと、を包含し、
前記工程ｅは、前記第１コンタクトホール内に前記第２半導体層を選択成長により形成する工程、または、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含し、
前記工程ｆは、前記第２半導体領域を前記第２コンタクトホールに対して自己整合的に形成する工程を包含する、半導体装置の製造方法。
【請求項１０】
前記工程ｅは、前記第１コンタクトホール内に前記第２半導体層を選択成長により形成する工程、および、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する、請求項９に記載の半導体装置の製造方法。
【請求項１１】
絶縁基板と、前記絶縁基板に支持された複数の薄膜トランジスタとを備える半導体装置の製造方法であって、
前記絶縁基板を用意する工程ａと、
前記絶縁基板上に第１半導体層を形成する工程ｂと、
前記第１半導体層上に絶縁層を形成する工程ｃと、
前記絶縁層上に第１電極を形成する工程ｄと、
前記絶縁層を貫通する第１および第２コンタクトホールを形成する工程ｅと、
前記第１および第２コンタクトホール内に第２および第３半導体層を形成する工程ｆと、
第１導電型不純物および第２導電型不純物を前記第１半導体層に注入することよって、第１、第２および第３半導体領域を形成する工程ｇと、
前記第２半導層に前記第１コンタクトホール内で接続される第２電極、および、前記第４半導体層に前記第２コンタクトホール内で接続される第３電極を前記絶縁層の上に形成する工程ｈと、を包含し、
前記工程ｆは、前記第１コンタクトホール内に前記第２半導体層を選択成長により形成する工程、または、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する、半導体装置の製造方法。
【請求項１２】
前記工程ｆは、前記第１コンタクトホール内に前記第２半導体層を選択成長により形成する工程、および、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する、請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法、更には、半導体装置を備える表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置中に光センサを有する新たな平面ディスプレイの開発が進んでいる。この種の液晶表示装置は、アレイ基板上の１画素領域内に光センサとしてＰＩＮダイオード（Ｐ−Ｉｎｔｒｉｎｓｉｃ−Ｎ  Ｄｉｏｄｅ）が設けられている（例えば、特許文献１、２）。このＰＩＮダイオードは、Ｉ型の光電変換層であるＩ型ポリシリコン層（ｉ領域、真性領域ともいう）を備えている。そして、このＰＩＮダイオードによる光電変換によって光信号を検出して画素信号として出力させている。
【０００３】
光センサにノイズの影響なく安定動作をさせるためには、白色光５万ルクス下で、明暗電流比が少なくとも１０００倍以上であるとともに、光電流の絶対値が１ｎＡ以上である必要があるといわれている（特許文献１）。特許文献１は、光センサの光感度を決めるＩ型光電変換層の長さＬを光電流が最大となる長さにまで大きくした構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３０３２２号公報
【特許文献２】特開２００６−３８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されている光センサを備えた液晶表示装置は、光感度は向上されるが、明暗電流比がばらつくという問題を有している。その原因は、製造工程が複雑でＰＩＮダイオードのＩ型光電変換層の長さＬのばらつきが大きいからである。ＰＩＮダイオードのＩ型光電変換層の長さＬは、ｎ+領域およびｐ+領域を形成するための２回のフォトリソグラフィ工程で決まる。従って、ＰＩＮダイオードのＩ型光電変換層の長さＬは、２回のフォトリソグラフィ工程でばらつくことになる。
【０００６】
本発明は、上記課題に鑑みたものであり、高感度で、明暗電流比のばらつきを抑えたフォトダイオードを備えた半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、絶縁基板と、前記絶縁基板に支持された複数の薄膜ダイオードとを備える半導体装置であって、前記複数の薄膜ダイオードのそれぞれは、前記絶縁基板上に形成された第１および第２半導体領域を有する第１半導体層と、前記第１半導体層上に形成された絶縁層と、前記絶縁層を貫通する第１および第２コンタクトホールと、前記第１半導体層上に形成され、前記第１コンタクトホール内に形成された第２半導体層と、前記第１半導体層上に形成され、前記第２コンタクトホール内に形成された第３半導体層と、前記絶縁層上に形成され、前記第２半導体層に前記第１コンタクトホール内で接続された第１電極と、前記絶縁層上に形成され、前記第３半導体層に前記第２コンタクトホール内で接続された第２電極と、を有し、前記第１半導体領域は、第１導電型不純物を含有し、前記第２半導体領域および第３半導体層は、第２導電型不純物を含有し、前記第２半導体層は、前記第２導電型不純物とは異なる第３導電型不純物を含有し、前記第２半導体領域が前記第２コンタクトホールに整合している。
【０００８】
ある好ましい実施形態において、前記絶縁基板の法線方向からみたとき、前記第２半導体領域の外縁は、前記第２コンタクトホールによって実質的に規定されている。
【０００９】
ある好ましい実施形態において、前記第２および第３半導体層の少なくともいずれか１つは、選択成長によって形成されている。
【００１０】
ある好ましい実施形態において、前記半導体装置は、前記絶縁基板に支持された複数の薄膜トランジスタを更に有する。
【００１１】
本発明の他の半導体装置は、絶縁基板と、前記絶縁基板に支持された複数の薄膜トランジスタとを備える半導体装置であって、前記複数の薄膜トランジスタのそれぞれは、前記絶縁基板上に形成された第１、第２および第３半導体領域を有する第１半導体層と、前記第１半導体層上に形成された絶縁層と、前記絶縁層上に形成された第１電極と、前記絶縁層を貫通する第１および第２コンタクトホールと、前記第１半導体層上に形成され、前記第１コンタクトホール内に形成された第２半導体層と、前記第１半導体層上に形成され、前記第２コンタクトホール内に形成された第３半導体層と、前記絶縁層上に形成され、前記第２半導体層に前記第１コンタクトホール内で接続された第２電極と、前記絶縁層上に形成され、前記第３半導体層に前記第２コンタクトホール内で接続された第３電極と、を有し、前記第１半導体領域は第１導電型不純物を含有し、前記第２および第３半導体領域は、第２導電型不純物を含有し、前記第２および第３半導体層は、第３導電型不純物を含有する。
【００１２】
ある好ましい実施形態において、前記第２および第３半導体層の少なくともいずれか１つは、選択成長により形成されている。
【００１３】
ある好ましい実施形態において、前記半導体装置は、前記絶縁基板に支持された複数の薄膜ダイオードを更に有する。
【００１４】
本発明の表示装置は、上記のいずれかの半導体装置を備える。
【００１５】
本発明の半導体装置の製造方法は、絶縁基板と、前記絶縁基板に支持された複数の薄膜ダイオードとを備える半導体装置の製造方法であって、前記絶縁基板を用意する工程ａと、前記絶縁基板上に第１半導体層を形成する工程ｂと、前記第１半導体層上に絶縁層を形成する工程ｃと、前記絶縁層を貫通する第１および第２コンタクトホールを形成する工程ｄと、前記第１および第２コンタクトホール内に第２および第３半導体層を形成する工程ｅと、第１導電型不純物を前記第１半導体層に注入することよって、第１半導体領域を形成する工程ｆと、第２導電型不純物を前記第１および前記第３半導体層に注入することによって、第２半導体領域および第４半導体層を形成する工程ｇと、前記第２半導体層に前記第１コンタクトホール内で接続される第１電極および前記第４半導体層に前記第２コンタクトホール内で接続される第２電極を、前記絶縁層の上に形成する工程ｈと、を包含し、前記工程ｅは、前記第１コンタクトホール内に前記第２半導体層を選択成長により形成する工程、または、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含し、前記工程ｆは、前記第２半導体領域を前記第２コンタクトホールに対して自己整合的に形成する工程を包含する、半導体装置の製造方法である。
【００１６】
ある好ましい実施形態において、前記工程ｅは、前記第１コンタクトホール内に第２半導体層を選択成長により形成する工程、および、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する。
【００１７】
本発明の半導体装置の他の製造方法は、絶縁基板と、前記絶縁基板に支持された複数の薄膜トランジスタとを備える半導体装置の製造方法であって、前記絶縁基板を用意する工程ａと、前記絶縁基板上に第１半導体層を形成する工程ｂと、前記第１半導体層上に絶縁層を形成する工程ｃと、前記絶縁層上に第１電極を形成する工程ｄと、前記絶縁層を貫通する第１および第２コンタクトホールを形成する工程ｅと、前記第１および第２コンタクトホール内に第２および第３半導体層を形成する工程ｆと、第１導電型不純物および第２導電型不純物を前記第１半導体層に注入することよって、第１、第２および第３半導体領域を形成する工程ｇと、前記第２半導層に前記第１コンタクトホール内で接続される第２電極および前記第４半導体層に前記第２コンタクトホール内で接続される第３電極を、前記絶縁層の上に形成する工程ｈと、を包含し、前記工程ｆは、前記第１コンタクトホール内に第２半導体層を選択成長により形成する工程、または、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する、半導体装置の製造方法である。
【００１８】
ある好ましい実施形態において、前記工程ｆは、前記第１コンタクトホール内に第２半導体層を選択成長により形成する工程、および、前記第２コンタクトホール内に前記第３半導体層を選択成長により形成する工程を包含する。
【発明の効果】
【００１９】
本発明によると、高感度で明暗電流比のばらつきを抑えたフォトダイオードを備える半導体装置およびその製造方法、ならびにそのような半導体装置を備えた表示装置が提供され、特に、小型化した電子機器において本発明の効果が発揮される。
【図面の簡単な説明】
【００２０】
【図１】（ａ）は、本発明による実施形態の半導体装置１０００Ａが有する薄膜トランジスタ１００Ａおよび薄膜ダイオード２００Ａの構成を示す模式的な断面図であり、（ｂ）は、半導体装置１０００Ａの模式的な平面図である。
【図２】（ａ）は、半導体装置１０００Ａを有する表示装置の構成を示す模式的な平面図であり、（ｂ）は、（ａ）の表示領域１３の一部を示した回路図である。
【図３】本発明による他の実施形態の半導体装置１０００Ｂが有する表示領域１３の一部を示した回路図である。
【図４】（ａ）〜（ｃ）は、半導体装置１０００Ａの製造工程の断面図である。
【図５】（ａ）〜（ｃ）は、半導体装置１０００Ａの製造工程の断面図である。
【図６】（ａ）および（ｂ）は、半導体装置１０００Ａの製造工程の断面図である。
【発明を実施するための形態】
【００２１】
図面を参照して本発明による実施形態の半導体装置およびその製造方法を説明する。以下では、半導体装置として液晶表示装置に用いられ、画素毎に薄膜ダイオードを有するＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板を例示するが本発明はこれに限られない。
【００２２】
なお、本発明の実施形態の薄膜トランジスタおよび薄膜ダイオードは、同一絶縁基板上に一体的に形成されているが、他の実施形態において、薄膜ダイオードと薄膜トランジスタを切り離して形成した後、薄膜ダイオードおよび薄膜トランジスタを最後に金属配線で接続したりしてもよい。
【００２３】
図１〜図６を参照して、本発明による実施形態の半導体装置１０００Ａの構造およびその製造方法を説明する。
【００２４】
図１（ａ）および（ｂ）に、半導体装置１０００Ａの構造を示す。図１（ａ）は、半導体装置１０００Ａが有する薄膜トランジスタ１００Ａおよび薄膜ダイオード２００Ａの構造を示す模式的な断面図であり、図１（ｂ）は、半導体装置１０００Ａの模式的な平面図である。
【００２５】
半導体装置１０００Ａは、図１（ａ）に示すように、絶縁基板（例えばガラス基板）１０１と、絶縁基板１０１に支持された薄膜トランジスタ１００Ａおよび薄膜ダイオード２００Ａとを有している。薄膜トランジスタ１００Ａおよび薄膜ダイオード２００Ａは、図１（ｂ）に示すように、画素領域５０毎に設けられている。半導体装置１０００Ａは、液晶表示装置のアレイ基板（ＴＦＴ基板）であり、画素領域５０毎に光センサを有する。なお、画素とは、一般に液晶表示装置が表示を行う最小単位を指し、カラー表示装置の場合は、個々の原色（典型的にはＲ、ＧまたはＢ）を表示する最小単位をいい、「ドット」と呼ばれることがある。ここでは、画素と、画素に対応して設けられた光センサを含む単位領域を画素領域５０ということにする。絶縁基板１０１上には、行方向に延びるＣｓ線７２Ａ１、ゲートバスライン７２Ａ２、読み出し信号線（ＲＷＳ）７４Ａ１およびリセット信号線（ＲＳＴ）７４Ａ２と列方向に延びるソースバスライン７３Ａが格子状に形成されている。画素領域５０はマトリクス状に配列されており、フォロア薄膜トランジスタＭ１Ａ、蓄積容量Ｃ１Ａおよび薄膜ダイオード２００Ａは画素領域５０毎に配置されている。また、薄膜トランジスタ１００Ａはゲートバスライン７２Ａ２とソースバスライン７３Ａに接続されている。
【００２６】
薄膜トランジスタ１００Ａは、図１（ａ）に示すように、絶縁基板１０１上に形成された第１絶縁層１２１と、第１絶縁層１２１上に形成された第１半導体層（例えばアモルファスシリコン（ａ−Ｓｉ）層またはポリシリコン（ｐ−Ｓｉ）層）１３０と、第１半導体層１３０上に形成された第２絶縁層１２２および第３絶縁層１２３とを有している。第１半導体層１３０は第１半導体領域１３３、第２半導体領域１３４および第３半導体領域１３５を有し、第１半導体層１３０上に第２半導体層１３６および第３半導体層１３７を有し、第２絶縁層１２２上に第１電極（ゲート電極）１５２を有し、第３絶縁層１２３は、第１電極（ゲート電極）１５２を覆うように形成されている。
【００２７】
薄膜トランジスタ１００Ａは、更に、第２絶縁層１２２および第３絶縁層１２３を貫通する第１コンタクトホール１４１および第２コンタクトホール１４２と、第３絶縁層１２３上に形成され、第２半導体層１３６に第１コンタクトホール１４１内で接続された第２電極１７１と、第３絶縁層１２３上に形成され、第３半導体層１３７に第２コンタクトホール１４２内で接続された第３電極１７２とを有している。
【００２８】
第１半導体領域１３３は、第１導電型不純物（例えばｐ型不純物）を第１の濃度で含有し、第２半導体領域１３４および第３半導体領域１３５は、第２導電型不純物（例えばｎ型不純物）を第２の濃度で含有し、第２半導体層１３６および第３半導体層１３７は第３導電型不純物（例えばｎ型不純物）を第２の濃度より大きい第３の濃度で含有している。すなわち、第１半導体領域１３３は、ｎ-領域またはｐ-領域（ｉ領域）、第２半導体領域１３４および第３半導体領域１３５は、ｎ-領域（またはｐ-領域）であり、第２半導体層１３６および第３半導体層１３７は、ｎ+領域（またはｐ+領域）を有するｎ+層（またはｐ+層）である。
【００２９】
第２半導体層１３６および第３半導体層１３７は、それぞれ対応するコンタクトホール１４１、１４２で規定された領域内に形成されている。すなわち、高濃度領域が、それぞれ対応するコンタクトホールで規定された領域内に形成されている。従って、高濃度領域の二次元的な広がりは、コンタクトホールによって実質的に規定されている。高濃度領域が、それぞれ対応するコンタクトホール内に形成されることにより、それぞれの高濃度領域と接続する電極（第２電極１７１、第３電極１７２）とのアライメントずれが小さくなるという利点が得られる。
【００３０】
薄膜ダイオード２００Ａは、図１（ａ）に示すように、絶縁基板１０１上に形成された遮光層２１１と、遮光層２１１上に形成された第１絶縁層１２１と、第１絶縁層１２１上に形成された第１半導体層（例えばアモルファスシリコン層またはポリシリコン層）２３０と、第１半導体層２３０上に形成された第２絶縁層１２２および第３絶縁層１２３とを有している。第１半導体層２３０は第１半導体領域２３３および第２半導体領域２３４を有し、第１半導体層２３０上に第２半導体層２３６および第３半導体層２３８を有している。
【００３１】
薄膜ダイオード２００Ａは、更に、第２絶縁層１２２および第３絶縁層１２３を貫通する第１コンタクトホール２４１および第２コンタクトホール２４２と、第３絶縁層１２３上に形成され、第３半導体層２３６に第１コンタクトホール２４１内で接続された第１電極２７１と、第３絶縁層１２３上に形成され、第２半導体層２３８に第２コンタクトホール２４２内で接続された第２電極２７２とを有している。
【００３２】
第１半導体領域２３３は、第１導電型不純物（例えばｐ型不純物）を第１の濃度で含有し、第２半導体領域２３４は第２導電型不純物（例えばｐ型不純物）を第２の濃度で含有し、第２半導体層２３６は、第２導電型不純物とは異なる第３導電型不純物（例えばｎ型不純物）を第３の濃度で含有し、第３半導体層２３８は、第２導電型不純物および第３導電型不純物を第２および第３の濃度で含有している。すなわち、第１半導体領域２３３はｎ-領域またはｐ-領域（ｉ領域）、第２半導体領域２３４はｐ+領域、第３半導体層２３８はｐ+領域を有するｐ+層、第２半導体層２３６はｎ+領域を有するｎ+層である。
【００３３】
第２半導体領域２３４は、第２コンタクトホール２４２に整合している。すなわち、高濃度領域が対応するコンタクトホールと整合している。ここで、高濃度領域が「コンタクトホールに整合している」とは、薄膜ダイオード２００Ａの製造プロセスにおいて、高濃度領域がコンタクトホールに対して自己整合的に形成されたことを意味する。第２半導体領域２３４は、対応するコンタクトホール２４２に自己整合的に形成されている。従って、基板法線方向からみたときの高濃度領域の二次元的な広がりは、コンタクトホールによって実質的に規定されている。
【００３４】
第１半導体領域２３３の長さＬが、第２半導体領域２３４、第２半導体層２３６および第３半導体層２３８より大きいことにより、第２半導体領域２３４と第２半導体層２３６との間に形成される空乏層が第１半導体領域２３３に拡がり、光電流が増えて、光電変換効率が良くなるという利点が得られる。
【００３５】
更に、第１半導体領域２３３の長さＬが、コンタクトホール２４１、２４２で規定された領域で決まるので、長さＬのばらつきが低減できる。従って、薄膜ダイオード２００Ａの明暗電流比が安定し、光のセンシングが容易になるという利点が得られる。
【００３６】
次に、図２（ａ）および（ｂ）を参照して、半導体装置１０００Ａを有する表示装置の構成および動作を説明する。
【００３７】
図２（ａ）は、半導体装置１０００Ａを有する表示装置の構成を示す模式的な平面図である。図２（ａ）に示す表示装置は、画像取り込み機能（イメージセンサ）を備えており、絶縁基板１０１と半導体基板１８とを備える。絶縁基板１０１上には、ゲートバスライン７２Ａ２およびソースバスライン７３Ａを有する表示領域１３と、周辺領域にはソースバスライン７３Ａを駆動するソースドライバ１４と、ゲートバスライン７２Ａ２を駆動するゲートドライバ１５と、画像を取り込んで出力するセンサ読出ドライバ１７と、イメージセンサを駆動するセンサ走査ドライバ１６とが設けられている。半導体基板１８上には、表示制御および画像取込制御を行うロジックＩＣ１９が設けられている。このロジックＩＣ１９は絶縁基板１０１上に実装されても良いし、例えばＦＰＣ（フレキシブルプリント基板）を介して絶縁基板１０１に外部から接続されていてもよい。
【００３８】
図２（ｂ）は、表示領域１３の一部を示した回路図である。図２（ｂ）に示す表示領域１３は、縦横方向にマトリクス状に多数配置された画素領域５０を有し、１つの画素領域５０内に表示部３０１と光センサ部３０２を備える。表示部３０１は、ソースバスライン７３Ａとゲートバスライン７２Ａ２の各交点付近に形成された薄膜トランジスタ１００Ａと、薄膜トランジスタ１００Ａの一端とＣｓ線７２Ａ１との間に接続された液晶容量ＣＬＣおよび補助容量Ｃ２Ａを備える。薄膜トランジスタ１００Ａのソース電極はソースバスライン７３Ａに接続され、ゲート電極はゲートバスライン７２Ａ２に接続され、ドレイン電極は液晶容量ＣＬＣの画素電極および画素容量Ｃ２Ａに接続される。液晶容量ＣＬＣを構成する画素電極（ＴＦＴを介して表示電圧が供給される）および共通電極（共通電圧ＶＣＯが供給される）によって液晶層に電圧を印加し、液晶層の液晶分子の配向状態を変化させることによって所望の表示を行う。
【００３９】
一方、光センサ部３０２は、薄膜ダイオード２００Ａ、蓄積容量Ｃ１Ａおよびフォロア薄膜トランジスタＭ１Ａを備える。薄膜ダイオード２００Ａは、光センサとして利用するフォトダイオードである。薄膜ダイオード２００Ａのｐ+型領域はリセット信号線（ＲＳＴ）７４Ａ２に接続され、ｎ+型領域は蓄積容量Ｃ１Ａの一方の電極およびフォロア薄膜トランジスタＭ１Ａのゲート電極に接続されている。
【００４０】
イメージセンサの動作原理について簡単に説明する。
【００４１】
まず、リセット信号線（ＲＳＴ）７４Ａ２にハイレベルのリセット信号を供給する。これにより、薄膜ダイオード２００Ａには順方向のバイアスがかかる。このときにフォロア薄膜トランジスタＭ１Ａのゲート電極の電位はフォロア薄膜トランジスタＭ１Ａの閾値電圧より低いので、フォロア薄膜トランジスタＭ１Ａは非導通状態にある。
【００４２】
次に、リセット信号線（ＲＳＴ）７４Ａ２の電位をローレベルにする。これにより光電流の積分期間が開始する。この積分期間では、薄膜ダイオード２００Ａへの入射光量に比例した光電流が蓄積容量Ｃ１Ａから流れ出し、蓄積容量Ｃ１Ａが放電される。この積分期間においても、フォロア薄膜トランジスタＭ１Ａのゲート電極の電位はフォロア薄膜トランジスタＭ１Ａの閾値電圧より低いので、フォロア薄膜トランジスタＭ１Ａは非導通状態のままである。
【００４３】
次に、読み出し信号線（ＲＷＳ）７４Ａ１にハイレベルの読み出し信号を供給する。これにより、積分期間が終了し、読み出し期間が開始する。読み出し信号の供給により蓄積容量Ｃ１Ａに電荷が蓄積され、フォロア薄膜トランジスタＭ１Ａのゲート電極の電位がフォロア薄膜トランジスタＭ１Ａの閾値電圧よりも高くなる。その結果、フォロア薄膜トランジスタＭ１Ａは導通状態になり、フォロア薄膜トランジスタＭ１Ａから出力電圧（ＶＰＩＸ）をソースバスライン７３Ａ経由で読み出す。ＶＰＩＸの大きさは、積分期間における薄膜ダイオード１００Ａの光電流の積分値に比例する。
【００４４】
次に、読み出し信号線（ＲＷＳ）７４Ａ１の電位をローレベルに低下させて読み出し期間が終了する。以上の動作をスキャンしながら繰り返し行うことにより、表示領域１３内でタッチセンサ機能を実現できる。
【００４５】
また、図３に示すように、３画素領域毎に光センサ部３０２を備えた半導体装置１０００Ｂのような構成としてもよい。ここで、３画素は、例えば赤画素、緑画素および青画素であり、３つの画素で１つのカラー表示画素を構成する。
【００４６】
次に、図４〜図６を参照して半導体装置１０００Ａの製造方法を説明する。以下では、例えば、一体的に形成される薄膜トランジスタ１００Ａおよび薄膜ダイオード２００Ａの製造方法を説明する。
【００４７】
まず、図４（ａ）に示すように、絶縁基板１０１上に、スパッタ法等により、島状の遮光層２１１を１００ｎｍ以上５００ｎｍ以下の厚さで形成する。遮光層２１１は、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）層など高融点金属層が望ましく、クロム（Ｃｒ）層などの金属層であってよいし、感光性樹脂層であってもよい。
【００４８】
次に、図４（ｂ）に示すように、絶縁基板１０１の表面全体を覆うように、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学的蒸着）法等で形成されたＳｉＮｘ（窒化シリコン）、ＳｉＯｘ（酸化シリコン）またはＳｉＮＯ（酸窒化シリコン）等を有する第１絶縁層１２１を１００ｎｍ以上５００ｎｍ以下の厚さで形成する。第１絶縁層１２１は、単層であってもよいし、積層構造を有していてもよい。
【００４９】
次に、ＣＶＤ法等により第１半導体層１３０、２３０を形成する。第１半導体層１３０、２３０は、１０ｎｍ以上３００ｎｍ以下、好ましくは、３０ｎｍ以上１００ｎｍ以下の厚さを有する。なお、本実施形態において、第１半導体層１３０、２３０は例えばアモルファスシリコン層等の非晶質半導体層であるが、ポリシリコン層等の結晶質半導体層であっても良い。ポリシリコン層等の結晶質半導体層は、公知の方法を利用してアモルファスシリコン層を結晶化し、形成される。
【００５０】
次に、例えばＳｉＮX、ＳｉＯXまたはＳｉＮＯ等を有する第２絶縁層１２２を５ｎｍ以上３００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下の厚さで形成する。第２絶縁層１２２は、単層であってもよいし、または積層構造を有していてもよい。
【００５１】
次に、図４（ｃ）に示すように、絶縁基板１０１上の全面に第１導電型不純物をドーピングし、ｐ-領域（または、ｎ-領域：ｉ領域）２３３を形成する。
【００５２】
次に、図５（ａ）に示すように、薄膜ダイオード２００Ａとなる領域をレジスト６１によりマスクし、第１半導体層１３０に第２導電型不純物をドーピングし、ｐ-領域（または、ｎ-領域）１３３を形成する。
【００５３】
次に、レジスト６１を除去する。
【００５４】
次に、図５（ｂ）に示すように、第２絶縁層１２２上に５０ｎｍ以上１０００ｎｍ以下、好ましくは１００ｎｍ以上８００ｎｍ以下の厚さの第１電極（ゲート電極）１５２をスパッタ法等により形成する。
【００５５】
次に、フォトリソグラフィ工程により、薄膜ダイオード２００Ａとなる領域をレジスト６２でマスクした後、第３導電型不純物を第１半導体層１３０にドーピングし、ｎ-領域（または、ｐ-領域）１３４、１３５を形成する。
【００５６】
次に、図５（ｃ）に示すように、絶縁基板１０１上の全面に厚さ５０ｎｍ以上２０００ｎｍ以下、好ましくは厚さ１００ｎｍ以上１５００ｎｍ以下の例えばＳｉＮX、ＳｉＯXまたはＳｉＮＯ等を有する第３絶縁層１２３を形成する。第３絶縁層１２３は、単層であってもよいし、積層構造を有してもよい。
【００５７】
次に、図６（ａ）に示すように、第２絶縁層１２２および第３絶縁層１２３を貫通するコンタクトホール１４１、１４２、２４１、２４２を形成する。
【００５８】
次に、コンタクトホール内に露出された第１半導体層１３０、２３０上にｎ+層１３６、１３７、２３６、２３７を厚さ２０ｎｍ以上２００ｎｍ以下で選択成長により形成する。ｎ+層１３６、１３７、２３６、２３７は、リンなどの不純物を有するシリコンゲルマニウム（ＳｉＧｅ）等の選択成長が可能なシリサイド等が好ましい。本実施形態において、シリコンゲルマニウムは、ジシラン（Ｓｉ2Ｈ6）と水素化ゲルマニウム（ＧｅＨ4）とを用いてＳｉ：Ｇｅ＝４：１となるように基板温度５５０℃で選択成長を行なった。また、成膜中に（フォスフィン）ＰＨ3を導入するとｎ+型ＳｉＧｅ（ｎ+層）が成膜され、ジボラン（Ｂ2Ｈ6）を導入するとｐ+型ＳｉＧｅ（ｐ+層）が成膜される。選択成長は、例えば特開平３−２７６７１６号公報に示される公知の方法を用いることができる。
【００５９】
次に、図６（ｂ）に示すように、コンタクトホール２４２以外をフォトリソグラフィ工程によりレジスト６３でマスクして、第４導電型不純物をドーピングする。この時、ｎ+層２３７は、ｐ+層２３８となる。このｐ+層２３８は、ｎ+層を形成する不純物とｐ+層を形成する不純物の両方を有している。更に、ｐ+層を形成する不純物の濃度が、ｎ+層を形成する不純物の濃度よりも大きい。また、ｐ+層２３８の下の第１半導体層２３０の領域もｐ+領域２３４となる。
【００６０】
次に、上述の第１から第４導電型不純物を活性化するために、３００℃以上７００℃以下で熱アニール処理を行う。
【００６１】
ｎ+層１３６、１３７、２３６、２３７は選択成長により、それぞれ対応するコンタクトホール１４１、１４２、２４１、２４２内に形成され、また、ｐ+層２３８は選択成長により形成されたｎ+層２３７に第４不純物をドーピングすることにより形成され、更に、ｐ+領域２３４は、対応するコンタクトホール２４２に対して自己整合的に形成される。つまり、ｐ+領域２３４、ｐ+層２３８およびｎ+層１３６、１３７、２３６は、それぞれ対応するコンタクトホール１４１、１４２、２４１、２４２で規定される領域に形成される。なお、不純物を注入した後の熱処理（活性化熱処理）の過程で不純物が拡散するが、最終的な高濃度領域の範囲は、コンタクトホールによって実質的に規定されているといえる。また、選択成長を、上述したｎ+層１３６、１３７、２３６、２３７の少なくともいずれか１つのｎ+層（またはｐ+層）の形成に用いることもできる。
【００６２】
従来、高濃度領域（ｐ+領域およびｎ+領域）およびコンタクトホールを形成するためにフォトマスクを２枚使う必要があった。更に、各フォトマスクに対してアライメントマージンを考慮しながら設計を行う必要があったので、薄膜ダイオードが不必要に大きくなっていた。上述の方法では、実質的にコンタクトホールがフォトマスクとしての機能を有しているので、高価なフォトマスクの数を削減でき、かつ、製造工程が簡略化できるという利点が得られる。更に、コンタクトホールの形成のための１マスク分のアライメントマージンだけを考慮すればよく、高濃度領域（ｐ+領域およびｎ+領域）の形成のアライメントマージンを考慮しなくてもよいので、薄膜ダイオードのサイズを縮小でき、画素を高開口率にできるという利点が得られる。
【００６３】
また、高濃度領域（ｐ+領域およびｎ+領域）が、それぞれ対応するコンタクトホール内に形成されることにより、それぞれの高濃度領域（ｐ+領域およびｎ+領域）と対応する電極１７１、１７２、２７１、２７２とのアライメントずれが小さくなるという利点が得られる。
【００６４】
高濃度領域（ｐ+領域およびｎ+領域）を自己整合的に形成する方法は、薄膜トランジスタにも応用できる。従来の薄膜トランジスタの形成には、ｎ+領域（または、ｐ+領域）およびコンタクトホールを形成するためにフォトマスクを２枚使う必要があった。更に、各フォトマスクに対してアライメントマージンを考慮して設計する必要があったので、薄膜トランジスタのサイズが不必要に大きくなる。この自己整合的に形成する方法を用いると、コンタクトホールの形成のための１マスク分のアライメントマージンだけを考慮すればよく、ｎ+領域（または、ｐ+領域）形成のアライメントマージンを考慮しなくてよいので、薄膜トランジスタのサイズを縮小でき、画素を高開口率にできるという利点が得られる。
【００６５】
次に、図１（ａ）に示すように、第３絶縁層１２３上に厚さ５００ｎｍ以上２０００ｎｍ以下の電極１７１、１７２、２７１、２７２をスパッタ法等により形成する。
【００６６】
ここでは、表示装置として、画素領域５０毎に薄膜ダイオードを有するＴＦＴ型の液晶表示装置を例示したが、本発明は、有機ＥＬ表示装置などの他の表示装置に適用することができる。また、画素領域５０毎に薄膜ダイオードを備える表示装置に限られず、表示領域と別に、イメージセンサ領域を備える表示装置に適用することができる。
【産業上の利用可能性】
【００６７】
本発明は、特にアクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置、イメージセンサ、光センサ等や、それらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサ機能付きの表示装置や、それを備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサと、ＴＦＴを利用した駆動回路とを備えたイメージセンサに適用してもよい。
【符号の説明】
【００６８】
６１、６２、６３        レジスト
７２Ａ２、７２Ｂ２      ゲートバスライン
７３Ａ、７３Ｂ          ソースバスライン
１０１      絶縁基板
１２１、１２２、１２３  絶縁層
１３０、２３０          半導体層
１３３      ｐ-領域（ｉ領域）
１３４、１３５          ｎ-領域
１３６、１３７          ｎ+層
１４１、１４２、２４１、２４２      コンタクトホール
１５２      ゲート電極
１７１、１７２、２７１、２７２      電極
２３３      ｐ-領域（ｉ領域）
２３４      ｐ+領域
２３６      ｎ+層
２３８      ｐ+層
【図１】
2011108841.tif 000003
【図２】
2011108841.tif 000004
【図３】
2011108841.tif 000005
【図４】
2011108841.tif 000006
【図５】
2011108841.tif 000007
【図６】
2011108841.tif 000008