(57)【要約】【課題】デジタル駆動で１フレーム期間内に同一の画素回路に対してデータを書き込む回数を低減する。【解決手段】  画素回路４００Ａは、データ信号Ｘｊを保持する保持容量４１０と、走査信号Ｙｉがアクティブになるとデータ信号Ｘｊを保持容量４１０に取り込むスイッチング素子ＳＷ１と、水平走査期間周期のランプ信号Ｓと、保持容量４１０に保持されたデータ信号Ｘｊとを比較するコンパレータ４２０と、コンパレータ４２０の出力信号に基づいて、パルス幅変調された信号を生成して液晶素子４５０に供給する選択回路４４０とを備える。【選択図】図２
2011221327.tif 000002
【特許請求の範囲】
【請求項１】
所定周期でレベルが変化する基準信号と、所定の書込期間に表示すべき階調に応じたパルス幅を有するデータ信号とが供給される画素回路であって、
前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、
前記表示電位と前記基準信号とを比較する比較部と、
前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部と、
を備えたことを特徴とする画素回路。
【請求項２】
前記変換保持部は、
前記表示電位を保持する容量と、
前記書込期間において前記データ信号のパルス幅の期間だけ前記基準信号を前記保持容量に供給するサンプリング部と、
を備えることを特徴とする請求項１に記載の画素回路。
【請求項３】
前記基準信号は信号線を介して供給され、
前記サンプリング部は、
前記信号線と第１ノードとの間に設けられ、前記データ信号のパルス幅の期間だけオン状態となる選択トランジスタと、
前記第１ノードと第２ノードとの間に設けられ、前記書込期間にだけオン状態となる第１のスイッチング素子とを備え、
前記容量は、一方の端子が前記第２ノードに接続され、他方の端子に固定電位が供給される保持容量である、
ことを特徴とする請求項２に記載の画素回路。
【請求項４】
前記基準信号は信号線を介して供給され、
前記サンプリング部は、
前記信号線と第１ノードとの間に設けられ、前記データ信号のパルス幅の期間だけオン状態となる選択トランジスタと、
前記第１ノードと第２ノードとの間に設けられ、前記書込期間にだけオン状態となる第１のスイッチング素子と、
前記信号線と前記第２ノードとの間に設けられ、前記書込期間以外の期間だけオン状態となる第２のスイッチング素子とを備え、
前記比較部は、
入力端子が第３ノードに接続され、出力端子が第４ノードに接続されるインバータと、
前記第３ノードと前記第４ノードとの間に設けられ、前記書込期間にだけオン状態となる第３スイッチング素子とを備え、
前記容量は前記第２ノードと前記第３ノードとの間に設けられたカップリング容量である、
ことを特徴とする請求項２に記載の画素回路。
【請求項５】
前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、
ことを特徴とする請求項１乃至４のうちいずれか１項に記載の画素回路。
【請求項６】
前記比較部は、比較結果を示す比較信号を第４ノードに出力し、
前記生成部は、マスク部と、選択部とを備え、
前記マスク部は、
前記マスク期間にオフ状態となり、前記マスク期間以外の他の期間でオン状態となり、一方の端子が前記第４ノードに接続され、他方の端子が第５ノードに接続される第５のスイッチング素子と、
前記マスク期間にオン状態となり、前記マスク期間以外の他の期間でオフ状態となり、一方の端子が前記第５ノードに接続され、他方の端子に第１電位が供給される第６のスイッチング素子とを備え、
前記選択部は、前記マスク部の出力信号に基づいて、第１レベルと第２レベルとのうちいずれか一方を選択して、前記駆動信号として出力する、
ことを特徴とする請求項５に記載の画素回路。
【請求項７】
前記基準信号はランプ波形またはガンマ特性の波形を有することを特徴とする請求項１乃至５のうちいずれか１項に記載の画素回路。
【請求項８】
複数のデータ線と、
複数の走査線と、
複数の信号線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、
前記複数のデータ線に表示すべき階調に応じたパルス幅を有するデータ信号を供給するデータ線駆動回路と、
水平走査期間を１周期として、レベルが変化する基準信号を生成し、前記複数の信号線に共通に供給する基準信号生成手段とを備え、
前記複数の画素回路の各々は、
前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、
前記表示電位と前記基準信号とを比較する比較部と、
前記比較部の比較結果に基づいて、前記水平走査期間周期のパルス幅変調された駆動信号を生成する生成部とを備える、
ことを特徴とする電気光学装置。
【請求項９】
複数のデータ線と、
複数の走査線と、
複数の信号線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、
前記複数のデータ線に表示すべき階調に応じたパルス幅を有するデータ信号を供給するデータ線駆動回路と、
水平走査期間を１周期とし、前記水平走査期間の開始から遅れて波形が立ち上がる第１の基準信号と、水平走査期間を１周期とし、前記水平走査期間の開始から波形が立ち上がる第２の基準信号とを生成する基準信号生成手段と、
対応する走査信号がアクティブとなる水平走査期間では前記第１の基準信号を選択し、他の水平走査期間では第２の基準信号を選択して、前記第１の基準信号と前記第２の基準信号を時分割多重した基準信号を生成し、前記複数の信号線の各々に供給する信号線駆動回路とを備え、
前記複数の画素回路の各々は、
前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、
前記表示電位と前記基準信号とを比較する比較部と、
前記比較部の比較結果に基づいて、前記水平走査期間周期のパルス幅変調された駆動信号を生成する生成部とを備える、
ことを特徴とする電気光学装置。
【請求項１０】
前記生成部は、前記走査信号がアクティブになる期間において、前記比較部の比較結果を前記駆動信号に反映させず、当該期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、
ことを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
請求項８乃至１０のうちいずれか１項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１２】
所定周期でレベルが変化する基準信号と、所定の書込期間に表示すべき階調に応じたパルス幅を有するデータ信号とが供給され、
前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持し、
前記表示電位と前記基準信号とを比較し、
前記比較結果に基づいて、パルス幅変調された駆動信号を生成する、
ことを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、電気光学装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来の液晶装置（特許文献１参照）や有機ＥＬ素子を用いた発光装置では、１フレームを複数のサブフィールドに分割し、サブフィールド単位で各画素の点灯・消灯を２値的に制御するサブフィールド駆動が知られている。
サブフィールド駆動では、各サブフィールドにおいて点灯・消灯を指定する信号を画素に書き込み、これに従って、点灯・消灯が制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再表００／０７０５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、サブフィールド駆動を用いる従来の液晶装置では、液晶に表示すべき階調に応じたパルス列を印加するために、１フレーム期間内に同一の画素回路に対して複数回データを書き込むことが必要であり、データ転送スピードをアナログ駆動に比べて高くする必要があった。このため、大画面化、高階調化、立体表示等で必要とされる高フレーム化が困難であるといった問題があった。  
【０００５】
そこで、本発明は、デジタル駆動でありながら、１フレーム期間内に同一の画素回路に対してデータを書き込む回数を大幅に低減することなどを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の画素回路は、所定周期でレベルが変化する基準信号と、所定の書込期間に表示すべき階調に応じたパルス幅を有するデータ信号とが供給される画素回路であって、前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、前記表示電位と前記基準信号とを比較する比較部と、前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部と、を備える。この画素回路において、電気エネルギーによって光学特性が変化する電気光学素子を設け、前記電気光学素子に、表示すべき階調に応じたパルス幅を有する駆動信号を供給してもよい。また、駆動信号は所定周期を有するパルス幅変調信号であってもよい。この場合、所定周期は任意であり、例えば、水平走査期間の自然数倍の周期であってもよい。
【０００７】
この発明によれば、変換保持部において、パルス幅変調されたデータ信号を復調し、その電位を保持する。一旦、データ信号を画素回路に取り込むと、比較部は表示電位と所定周期の基準信号と比較するので、所定周期のパルス幅変調された駆動信号を生成することができる。すなわち、データ信号を表示電位に変換して一度書き込めば、再度の書き込みがあるまで、繰り返し、基準信号と比較を行って駆動信号を生成する。したがって、デジタル駆動でありながら、１フレームにおいて画素回路にデータ信号を書き込む回数を大幅に低減させることができる。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も所定周期で分散させることができるので、画質を向上させることができる。なお、電気光学素子には、電気エネルギーが印加電圧として与えられると、印加電圧に応じて光学特性たる透過率が変化する液晶素子と、電気エネルギーが電流で与えられると、電流に応じた輝度で発光する有機ＥＬ素子が含まれる。
【０００８】
ここで、前記変換保持部は、前記表示電位を保持する容量と、前記書込期間において前記データ信号のパルス幅の期間だけ前記基準信号を前記保持容量に供給するサンプリング部と、を備えることが好ましい。容量とサンプリング部によってサンプルホールドを行うことが可能となる。
【０００９】
より具体的には、前記基準信号は信号線を介して供給され、前記サンプリング部は、前記信号線と第１ノードとの間に設けられ、前記データ信号のパルス幅の期間だけオン状態となる選択トランジスタと、前記第１ノードと第２ノードとの間に設けられ、前記書込期間にだけオン状態となる第１のスイッチング素子とを備え、前記容量は、一方の端子が前記第２ノードに接続され、他方の端子に固定電位が供給される保持容量であることが好ましい。
【００１０】
あるいは、前記基準信号は信号線を介して供給され、前記サンプリング部は、前記信号線と第１ノードとの間に設けられ、前記データ信号のパルス幅の期間だけオン状態となる選択トランジスタと、前記第１ノードと第２ノードとの間に設けられ、前記書込期間にだけオン状態となる第１のスイッチング素子と、前記信号線と前記第２ノードとの間に設けられ、前記書込期間以外の期間だけオン状態となる第２のスイッチング素子とを備え、前記比較部は、入力端子が第３ノードに接続され、出力端子が第４ノードに接続されるインバータと、前記第３ノードと前記第４ノードとの間に設けられ、前記書込期間にだけオン状態となる第３スイッチング素子とを備え、前記容量は前記第２ノードと前記第３ノードとの間に設けられたカップリング容量であってもよい。この場合は、比較部をインバータで構成できるので構成を簡略化できる。
【００１１】
上述した画素回路において、前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成することが好ましい。この場合は、波形の乱れをマスクすることができる。
さらに、前記比較部は、比較結果を示す比較信号を第４ノードに出力し、前記生成部は、マスク部と、選択部とを備え、前記マスク部は、前記マスク期間にオフ状態となり、前記マスク期間以外の他の期間でオン状態となり、一方の端子が前記第４ノードに接続され、他方の端子が第５ノードに接続される第５のスイッチング素子と、前記マスク期間にオン状態となり、前記マスク期間以外の他の期間でオフ状態となり、一方の端子が前記第５ノードに接続され、他方の端子に第１電位が供給される第６のスイッチング素子とを備え、  前記選択部は、前記マスク部の出力信号に基づいて、第１レベルと第２レベルとのうちいずれか一方を選択して、前記駆動信号として出力する、ことが好ましい。この場合、２つのスイッチング素子によってマスクを行うことができる。
【００１２】
上述した画素回路において、前記基準信号はランプ波形またはガンマ特性の波形を有することが好ましい。ランプ波形の場合は、表示すべき階調とパルス幅とを比例させることができる。一方、ガンマ特性を有する波形にすることで、ガンマ補正とパルス幅変調とを同時に実行することが可能となる。
【００１３】
本発明に係る電気光学装置によれば、複数のデータ線と、複数の走査線と、複数の信号線と、前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、前記複数のデータ線に表示すべき階調に応じたパルス幅を有するデータ信号を供給するデータ線駆動回路と、水平走査期間を１周期として、レベルが変化する基準信号を生成し、前記複数の信号線に共通に供給する基準信号生成手段とを備え、前記複数の画素回路の各々は、前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、前記表示電位と前記基準信号とを比較する比較部と、  前記比較部の比較結果に基づいて、前記水平走査期間周期のパルス幅変調された駆動信号を生成する生成部とを備えることを特徴とする。
【００１４】
この発明によれば、変換保持部において、ハルス幅変調されたデータ信号を復調し、その電位を保持する。一旦、データ信号を画素回路に取り込むと、比較部は表示電位と所定周期の基準信号と比較するので、水平走査周期のパルス幅変調された駆動信号を生成することができる。すなわち、データ信号を表示電位に変換して一度書き込めば、再度の書き込みがあるまで、繰り返し、基準信号と比較を行って駆動信号を生成する。したがって、デジタル駆動でありながら、１フレームにおいて画素回路にデータ信号を書き込む回数を大幅に低減させることができる。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も所定周期で分散させることができるので、画質を向上させることができる。
【００１５】
複数のデータ線と、複数の走査線と、複数の信号線と、前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、前記複数のデータ線に表示すべき階調に応じたパルス幅を有するデータ信号を供給するデータ線駆動回路と、  水平走査期間を１周期とし、前記水平走査期間の開始から遅れて波形が立ち上がる第１の基準信号と、水平走査期間を１周期とし、前記水平走査期間の開始から波形が立ち上がる第２の基準信号とを生成する基準信号生成手段と、対応する走査信号がアクティブとなる水平走査期間では前記第１の基準信号を選択し、他の水平走査期間では第２の基準信号を選択して、前記第１の基準信号と前記第２の基準信号を時分割多重した基準信号を生成し、前記複数の信号線の各々に供給する信号線駆動回路とを備え、前記複数の画素回路の各々は、前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持する変換保持部と、前記表示電位と前記基準信号とを比較する比較部と、前記比較部の比較結果に基づいて、前記水平走査期間周期のパルス幅変調された駆動信号を生成する生成部とを備える、ことを特徴とする。
【００１６】
ここで、前記生成部は、前記走査信号がアクティブになる期間において、前記比較部の比較結果を前記駆動信号に反映させず、当該期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成することが好ましい。この発明によれば、走査信号がアクティブになる期間の比較結果の乱れをマスクして正確な階調を表示することができる。
【００１７】
次に、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。そのような電子機器としては、パーソナルコンピュータ、携帯電話機、あるいは電子カメラなどが該当する。
【００１８】
また、本発明は画素回路の駆動方法として捉えることができる。そのような発明としては、所定周期でレベルが変化する基準信号と、所定の書込期間に表示すべき階調に応じたパルス幅を有するデータ信号とが供給され、前記基準信号を用いて前記データ信号のパルス幅を電位に変換して、表示すべき階調に応じた表示電位を保持し、前記表示電位と前記基準信号とを比較し、前記比較結果に基づいて、パルス幅変調された駆動信号を生成する、ことを特徴とする。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る液晶装置の構成を示すブロック図である。
【図２】ｉ行ｊ列目の画素回路４００Ａの回路図である。
【図３】液晶装置１Ａの動作を示すタイミングチャートである。
【図４】第１電源電位Ｖ１、第２電源電位Ｖ２、共通電位ｃｏｍ、および液晶素子４５０へ供給する電位ＶＥの関係を示すタイミングチャートである。
【図５】本発明の第２実施形態に用いるｉ行ｊ列目の画素回路４００Ｂの回路図である。
【図６】第３実施形態に係る液晶装置１Ｂの構成を示すブロック図である。
【図７】同実施形態のタイミングチャートである。
【図８】同実施形態に用いるｉ行ｊ列目の画素回路４００Ｃの回路図である。
【図９】同実施形態の液晶装置１Ｂの動作を示すタイミングチャートである。
【図１０】同実施形態の変型例に係る画素回路４００Ｄの回路図である。
【図１１】変型例に係るアンプの構成例を示す回路図である。
【図１２】電位機器の一例たるパーソナルコンピュータの外観構成示す斜視図である。
【図１３】電位機器の一例たる投射型表示装置の外観構成示す斜視図である。
【発明を実施するための形態】
【００２０】
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る液晶装置の概略構成を示すブロック図である。液晶装置１Ａは、液晶パネルＡＡと外部回路を備える。液晶パネルＡＡは、薄膜トランジスタ（以下、ＴＦＴと称する。）や各種の配線が形成される素子基板と、素子基板と対向し、一面に共通電極が形成される透明な対向基板と、素子基板と対向基板との間に挟持される液晶とを備える。液晶パネルＡＡには、表示領域Ｗ、走査線駆動回路１００Ａ、およびデータ線駆動回路２００が形成されている。このうち、表示領域Ｗには、Ｘ方向と平行にｍ本の走査線１０１が形成される。また、Ｘ方向と直交するＹ方向と平行にｎ本のデータ線１０３が形成される。また、Ｘ方向と平行にｍ本の信号線１０２が形成される。そして、走査線１０１とデータ線１０３との各交差に対応して画素回路４００Ａが各々設けられている。
【００２１】
走査線駆動回路１００Ａは、複数の走査線１０１を順次選択するための走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを生成して、各画素回路４００Ａに各々供給する。走査信号Ｙ１は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２、３、…、ｍ行目の走査線１０１の各々に走査信号Ｙ２、Ｙ３、…、Ｙｍとして供給する。一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１０１に供給される走査信号Ｙｉがハイレベルになると、当該走査線１０１が選択される。
【００２２】
データ線駆動回路２００は、１、２、…、ｎ列目のデータ線１０３の各々にデータ信号Ｘ１、Ｘ２、…、Ｘｎを供給する。これにより、選択された走査線１０１に位置する画素回路４００の各々に対しデータ信号Ｘ１、Ｘ２、…Ｘｎが供給される。この例において、データ信号Ｘ１〜Ｘｎは階調に応じたパルス幅を有し、信号レベルとしてハイレベルとローレベルといった２値のいずれか一方のレベルとなる信号である。以下の説明では、ｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目のデータ線１０３に供給されるデータ信号をデータ信号Ｘｊと称する。
【００２３】
ランプ信号生成回路５００Ａは、信号線１０２を介してランプ信号Ｓを全ての画素回路４００Ａに供給する。ランプ信号Ｓの波形は１水平走査期間を１周期とするランプ波形である。
【００２４】
制御回路３００は、各種の制御信号を生成してこれらを走査線駆動回路１００Ａおよびデータ線駆動回路２００に供給する。また、制御回路３００は、例えば１０ビットの階調データＤｏｕｔをデータ線駆動回路２００へ出力する。なお、この例では、制御回路３００及びランプ信号生成回路５００Ａを、液晶パネルＡＡの外部に設けたが、これらの構成要素の一部又は全部を液晶パネルＡＡに取り込んでもよい。更に、液晶パネルＡＡに設けられた構成要素の一部を外部回路として設けてもよい。
【００２５】
次に、本実施形態の画素回路４００Ａについて説明する。図２にｉ行ｊ列目の画素回路４００Ａの回路図を示す。この図に示すように、画素回路４００Ａは、選択トランジスタＴｒと、走査信号Ｙｉがアクティブなるとオン状態となり、非アクティブになるとオフ状態となるスイッチング素子ＳＷ１、保持容量４１０、コンパレータ４２０およびインバータ４２１を備える。
【００２６】
選択トランジスタＴｒは、例えば、ｎチャネルのＴＦＴで構成され、ドレインまたはソースの一方が信号線１０２に接続され、他方がノードＰに接続され、ゲートがデータ線１０３に接続される。上述したようにデータ信号Ｘｊは、水平走査期間ごとにパルス幅変調されたデジタル信号であるから、データ信号Ｘｊがハイレベルのとき、選択トランジスタＴｒがオン状態となり、ランプ信号Ｓが取り込まれる。
【００２７】
スイッチング素子ＳＷ１は、例えば、ｎチャネルのＴＦＴで構成され、ドレインまたはソースの一方がノードＰに接続され、他方がノードＡに接続され、ゲートが走査線１０１に接続される。保持容量４１０はノードＡと固定電位（この例では、接地電位ＧＮＤ）との間に設けられている。コンパレータ４２０は、ノードＡの電位と信号線１０２の電位とを比較する。信号線１０２にはランプ信号Ｓが供給されるから、コンパレータ４２０は、ノードＡの電位とランプ信号Ｓのレベルとを比較して、ノードＡの電位ＶＡがランプ信号Ｓのレベルを上回るとハイレベルになり、ノードＡの電位ＶＡがランプ信号Ｓのレベルを下回るとローレベルになる信号を出力する。インバータ４２１はコンパレータ４２０の出力信号を反転してノードＤに供給する。コンパレータ４２０およびインバータ４２１は、ＴＦＴによって構成される。
【００２８】
画素回路４００Ａは、さらに、インバータ４３０、選択回路４４０、および液晶素子４５０を備える。これらの構成は、ＴＦＴによって構成される。
選択回路４４０は、一方の端子にノードＥが接続され、他方の端子に第２電源電位Ｖ２が供給されるトランスファーゲートＴＧ１と、一方の端子にノードＥが接続され、他方の端子に第１電源電位Ｖ１が供給されるトランスファーゲートＴＧ２とを備える。トランスファーゲートＴＧ１およびＴＧ２の各々は、ｐチャネルのＴＦＴとｎチャネルのＴＦＴとを並列に接続して構成される。そして、トランスファーゲートＴＧ１およびＴＧ２には、制御信号としてノードＢの電位ＶＢと、これをインバータ４３０で反転したノードＣの電位ＶＣが供給される。この結果、電位ＶＢがハイレベル（電位ＶＣがローレベル）でトランスファーゲートＴＧ１がオン状態、トランスファーゲートＴＧ２がオフ状態となり、ノードＥの電位ＶＥは第２電源電位Ｖ２となる。一方、電位ＶＢがローレベル（電位ＶＣがハイレベル）でトランスファーゲートＴＧ２がオン状態、トランスファーゲートＴＧ１がオフ状態となり、ノードＥの電位ＶＥは第１電源電位Ｖ１となる。
【００２９】
液晶素子４５０は、素子基板に形成された画素電極４５０ａと、対向基板に形成された対向電極４５０ｂと、画素電極４５０ａと対向電極４５０ｂとに挟持される液晶を備える。
対向電極４５０ｂには共通電位ｃｏｍが供給され、画素電極４５０ａはノードＥに接続され、電位ＶＥが供給される。
そして、液晶には、共通電位ｃｏｍと電位ＶＥとが印加され、この印加電圧に応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００３０】
ノードＢの電位ＶＢは、保持容量４１０に書き込まれたランプ信号Ｓのサンプリング値（選択トランジスタＴｒがオン状態からオフ状態に切り替わるタイミングおけるランプ信号Ｓのレベル）と、１水平走査期間内でレベルが変化するランプ信号Ｓとの大小関係によって定まる。すなわち、サンプリング値がランプ信号Ｓを上回る場合には、電位ＶＢがローレベルとなり第１電源電位Ｖ１が液晶素子４５０に供給される一方、サンプリング値ががランプ信号Ｓを下回る場合には、電位ＶＢがハイレベルとなり第２電源電位Ｖ２が液晶素子４５０に供給される。
【００３１】
すなわち、液晶素子４５０には、表示すべき階調をパルス幅変調したパルス幅変調信号が供給される。そして、１フレーム期間（ｍ本の走査線１０１を走査する期間）のうち１つの水平走査期間で、データ信号Ｘｊのパルス幅に応じたランプ信号のサンプリング値を書き込めば、画素回路４００Ａの内部でサンプリング値とランプ信号Ｓとの比較が１水平走査期間ごとに繰り返し実行される。これによって、液晶素子４５０に供給されるパルス幅変調信号の周期は１水平走査周期となる。このような短い周期で液晶の透過率を制御しても人の視覚では透過率の変化を平均でしか感ずることができない。よって、フリッカが発生せず、ちらつきがない画像を表示することが可能となる。
【００３２】
次に、図３を参照して、液晶装置１Ａの動作を説明する。以下の説明では、ｉ行ｊ列目の画素回路４００Ａにおいて、各ノードの電位ＶＡ、ＶＤ、およびＶＥを「（ｉ，ｊ）」を添えて表すことにする。この例において、データ信号Ｘｊは、ハイレベルまたはローレベルとなるデジタル信号であって、１水平走査期間１Ｈごとにパルス幅で階調を表している。
【００３３】
まず、ｉ行ｊ列目の画素回路４００Ａでは、時刻ｔ１から開始するｉ番目の水平走査期間において走査信号Ｙｉが時刻ｔ１ａからアクティブになり（ハイレベル）、ｉ行が選択されると、スイッチング素子ＳＷ１がオン状態となる。このとき、データ信号Ｘｊはハイレベルであり、データ信号Ｘｊは時刻ｔ１ｂにおいてハイレベルからローレベルに変化する。データ信号Ｘｊがハイレベルになるとランプ信号Ｓがスイッチング素子ＳＷ１を介して保持容量４１０に供給されるので、保持容量４１０には、時刻ｔ１ｂにおけるランプ信号Ｓのレベルがサンプルホールドされる。この結果、ノードＡの電位ＶＡ（ｉ，ｊ）は、時刻ｔ１ａより下降して時刻ｔ１ｂにおいてランプ信号Ｓのレベルと一致し、その後、時刻ｔ１ｂにおけるランプ信号Ｓのレベルで保持される。
【００３４】
コンパレータ４２０はノードＡの電位ＶＡとランプ信号Ｓのレベルとを比較し、インバータ４２１は比較結果を反転して電位ＶＤを生成する。この結果、電位ＶＤ（ｉ，ｊ）は、時刻ｔ１ｂにおいてローレベルからハイレベルに遷移する。そして、時刻ｔ２から開始されるｉ+１番目以降の各水平走査期間において、ランプ信号ＳとノードＡの電位ＶＡとの比較が繰り返し実行される。
このようにして得られた電位ＶＤ（ｉ，ｊ）で選択回路４４０を制御することにより、ノードＥの電位ＶＥ（ｉ，ｊ）は図に示すように第１電源電位Ｖ１と第２電源電位Ｖ２とを選択する。
【００３５】
すなわち、パルス幅変調されたデータ信号Ｘｊをランプ信号Ｓを用いて、階調を示す電圧に変換し、これを保持容量４１０に書き込んで記憶し、書き込んだ電圧を水平走査期間周期のランプ信号Ｓと比較することによって、表示すべき階調に応じたパルス幅を有するパルス幅変調信号を水平走査期間ごとに繰り返し生成している。
【００３６】
次に、ｉ+１行ｊ列目の画素回路４００Ａでは、時刻ｔ２から開始するｉ+１番目の水平走査期間において走査信号Ｙｉ+１が時刻ｔ２ａからアクティブになり（ハイレベル）、ｉ+１行が選択されると、スイッチング素子ＳＷ１がオン状態となる。このとき、データ信号Ｘｊはハイレベルであり、データ信号Ｘｊは時刻ｔ２ｂにおいてハイレベルからローレベルに変化する。データ信号Ｘｊがハイレベルになるとランプ信号Ｓがスイッチング素子ＳＷ１を介して保持容量４１０に供給されるので、保持容量４１０には、時刻ｔ２ｂにおけるランプ信号Ｓのレベルがサンプルホールドされる。この結果、ノードＡの電位ＶＡ（ｉ+１，ｊ）は、時刻ｔ２ａよりランプ信号Ｓの波形に沿って時刻ｔ２ｂまで上昇し、その後、保持される。
【００３７】
コンパレータ４２０によってノードＡの電位ＶＡとランプ信号Ｓのレベルとが比較されるので、電位ＶＤ（ｉ+１，ｊ）は、時刻ｔ２ｂにおいてローレベルからハイレベルに遷移する。そして、時刻ｔ３から開始されるｉ+２番目以降の各水平走査期間において、ランプ信号ＳとノードＡの電位ＶＡとの比較が繰り返し実行される。
このようにして得られた電位ＶＤ（ｉ+１，ｊ）で選択回路４４０を制御することにより、ノードＥの電位ＶＥ（ｉ+１，ｊ）は図に示すように第１電源電位Ｖ１と第２電源電位Ｖ２とを選択する。
【００３８】
次に、第１電源電位Ｖ１、第２電源電位Ｖ２、共通電位ｃｏｍ、および液晶素子４５０へ供給する電位ＶＥの関係を図４に示す。この図に示すように第１電源電位Ｖ１と第２電源電位Ｖ２とはハイレベルとローレベルが逆転する関係にある。さらに、この例では共通電位ｃｏｍの極性を反転させて駆動し、これに伴って、第１電源電位Ｖ１および第２電源電位Ｖ２の極性を反転させる。このような駆動を採用することによって、データ信号Ｘ１〜Ｘｎの振幅を小さくすることができる。データ線１０３は容量性の負荷であるため、データ信号Ｘ１〜Ｘｎの振幅を小さくすることによって、データ線駆動回路２００ｎの駆動能力を小さくすることができ、しかも消費電力を低減すことができる。
【００３９】
画素を点灯・消灯の２値的にデジタル駆動するためのサブフィールド駆動では、複数のサブフィールドの各々においてデータを画素回路に書き込む必要があったが、上述した第１実施形態によれば、１フレームに１回、画素回路４００Ａにデータ信号を書き込めばよい。よって、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。一方、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性の点で優れている。
さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も１水平走査周期の完全分散コードとなるため避けられる。
くわえて、データ信号はデジタル信号でよいので、階調表示の精度を向上させることができる。また、データ線駆動回路の簡略化を図ることができる。
【００４０】
＜２．第２実施形態＞
次に、第２実施形態に係る液晶装置１Ａについて説明する。第２実施形態の液晶装置１Ａは、画素回路４００Ａの替わりに画素回路４００Ｂを用いる点を除いて、図１に示す第１実施形態の液晶装置１Ａと同様に構成されている。
図５にｉ行ｊ列目の画素回路４００Ｂの回路図を示す。画素回路４００Ｂは、データ信号Ｘｊとランプ信号Ｓとを比較するコンパレータ４２０および保持容量４１０の替わりにインバータ４７０、スイッチング素子ＳＷ２、およびカップリング容量４６０を備える点、ならびにスイッチング素子ＳＷ３を用いる点を除いて、画素回路４００Ａと同様に構成されている。なお、画素回路４００Ｂは画素回路４００Ａと同様にＴＦＴによって構成される。
【００４１】
スイッチング素子ＳＷ１はノードＦとノードＰとの間に設けられる。また、スイッチング素子ＳＷ２は信号線１０２とノードＦとの間に設けられる。この例ではスイッチング素子ＳＷ１がｎチャネルのＴＦＴで構成される一方、スイッチング素子ＳＷ２はｐチャネルのＴＦＴで構成される。したがって、スイッチング素子ＳＷ１とＳＷ２とは排他的にオン状態となる、具体的には、走査信号Ｙｉがアクティブの場合、スイッチング素子ＳＷ１がオン状態でスイッチング素子ＳＷ２がオフ状態となり、走査信号Ｙｉが非アクティブの場合、スイッチング素子ＳＷ１がオフ状態でスイッチング素子ＳＷ２がオン状態となる。
【００４２】
次に、カップリング容量４６０は、ノードＦとノードＧと間に設けられる。また、ノードＧとノードＤとの間にはインバータ４７０とスイッチング素子ＳＷ３とが並列に設けられている。スイッチング素子ＳＷ３は、例えば、ｎチャネルのＴＦＴで構成され、走査信号Ｙｉがアクティブになるとオン状態になる。したがって、走査信号Ｙｉがアクティブとなり、ｉ行の画素回路４００Ｂが選択されている状態では、インバータ４７０の出力端子と入力端子とが接続され、インバータ４７０は反転アンプとして機能する。このとき、インバータ４７０の入力端子に接続されるノードＧは、インバータ４７０の閾値電位Ｖ_th（ハイレベルとローレベルとの中間電位）にバイアスされるから、ノードＧの電位ＶＧは閾値電位Ｖ_thとなる。これと同時にスイッチング素子ＳＷ１がオン状態になる。選択トランジスタＴｒは、データ信号Ｘｊがハイレベルの期間、ランプ信号ＳをノードＰに供給する。データ信号Ｘｊはパルス幅変調されているので、選択トランジスタＴｒがオン状態からオフ状態に遷移するタイミングにおけるランプ信号Ｓの電位は、表示すべき階調に応じたものとなっている。ここで、当該タイミングにおけるランプ信号Ｓの電位をＶｓとすれば、カップリング容量４６０には、ノードＧを基準として電位差ΔＶ（＝Ｖｓ−Ｖ_th）に応じた電荷が蓄積される。
【００４３】
次に、ｉ番目の水平走査期間が終了し、走査信号Ｙｉが非アクティブになると、スイッチング素子ＳＷ１およびＳＷ３はオフ状態となり、スイッチング素子ＳＷ２がオン状態になる。インバータ４７０の入力はハイインピーダンス状態である一方、ノードＦに接続されるカップリング容量４６０の一方の端子には、スイッチング素子ＳＷ２を介してランプ信号Ｓが供給される。このため、ノードＧの電位ＶＧは、ＶＧ＝ＶＦ−ΔＶ＝Ｓ−ΔＶとなる。
【００４４】
そして、インバータ４７０は、電位ＶＧと閾値電位Ｖ_thとを比較し、電位ＶＧが閾値電位Ｖ_thを上回ると、ノードＤの電位ＶＤをローレベルにする一方、電位ＶＧが閾値電位Ｖ_thを下回ると、ノードＤの電位ＶＤをハイレベルにする。
つまり、Ｓ−ΔＶ＜Ｖ_thで電位ＶＤをハイレベルにする。ここで、ΔＶ＝Ｖｓ−Ｖ_thであるから、Ｓ＜ＶｓでノードＤの電位ＶＤをハイレベルにする。したがって、スイッチング素子ＳＷ３およびインバータ４７０はランプ信号Ｓと表示すべき階調に応じた電位Ｖｓを比較する手段として機能する。
【００４５】
ランプ信号Ｓがカップリング容量４６０に書き込まれると電位差ΔＶは、次のフレームでランプ信号Ｓが再度書き込まれるまで保持される。したがって、データ信号Ｘｊがアクティブとなる期間でランプ信号Ｓを一旦、書き込むと、ランプ信号Ｓの周期である水平走査周期で比較が実行され、インバータ４７０から表示すべき階調に応じたパルス幅を有するパルス幅変調信号が出力されることになる。
よって、第２実施形態においても第１実施形態と同様に表示すべき階調に応じた輝度を表示することが可能となる。
【００４６】
第２実施形態の画素回路４００Ｂは、コンパレータ４２０を用いないので、構成を簡素化することができる。第２実施形態の液晶装置１Ａにおいても、第１実施形態と同様に、１フレームに１回、画素回路４００Ｂにデータ信号を書き込めばよい。よって、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。一方、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性の点で優れている。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も１水平走査周期の完全分散コードとなるため問題とならない。
【００４７】
＜３．第３実施形態＞
次に、本発明の第３実施形態について説明する。第１実施形態および第２実施形態では、書込用ランプ波形と表示用ランプ波形を兼用していた。これに対して、第３実施形態では、書込用ランプ波形と表示用ランプ波形を別々に用意する。
図６に第３実施形態に係る液晶装置１Ｂのブロック図を示す。液晶装置１Ｂは、信号線駆動回路６００を追加した点、ランプ信号生成回路５００Ａの替わりにランプ信号生成回路５００Ｂを用いる点、画素回路４００Ａの替わりに画素回路４００Ｃを用いる点を除いて、図１に示す第１実施形態の液晶装置１Ａと同様に構成されている。
【００４８】
ランプ信号生成回路５００Ｂは書込用の第１ランプ信号Ｓｗと表示用の第２ランプ信号Ｓｒを生成する。第１ランプ信号Ｓｗと第２ランプ信号Ｓｒとは、図７に示すように１水平走査期間を１周期とする。そして、書込用の第１ランプ信号Ｓｗは、水平走査期間の開始から第１期間Ｔａだけ初期値を維持し、これに続く第２期間Ｔｂにおいてランプ波形となる。これに対して、表示用の第２ランプ信号Ｓｒは、初期値を維持する期間がなく、水平走査期間全体がランプ波形となっている。
【００４９】
このように書込用の第１ランプ信号Ｓｗに初期値を維持する第１期間Ｔａを設けたのは、隣接する走査信号ＹｉとＹｉ+１との間でマージンを設けるためである。走査信号は排他的にアクティブになり、同時に２つの走査信号がアクティブになってはならない。このため、走査信号は水平走査期間の開始から若干遅れてアクティブになる。
仮に、水平走査期間の開始から、ランプ信号が立ち上がるとすると、水平走査期間の開始から走査信号がアクティブになるまでの期間については、ランプ信号が無駄になり、ダイナミックレンジが狭くなってしまう。そこで、書込用の第１ランプ信号Ｓｗでは、波形の立ち上がりを第２期間Ｔｂの開始とすることで、ダイナミックレンジを有効に活用している。
【００５０】
また、信号線駆動回路６００は、走査信号Ｙｉがアクティブとなる水平走査期間において書込用の第１ランプ信号Ｓｗを選択し、他の水平走査期間では表示用の第２ランプ信号Ｓｒを選択して、ランプ信号Ｓｉを生成する。この結果、図７に示すように、ランプ信号Ｓ１→Ｓ２→Ｓ３…→Ｓｍの順に書込用の第１ランプ信号Ｓｗが選択される水平走査期間がずれていく。
【００５１】
次に、ｉ行ｊ列目の画素回路４００Ｃの回路図を図８に示す。画素回路４００Ｃは、信号線１０２にランプ信号Ｓｉが供給される点、およびスイッチング素子ＳＷ５およびＳＷ６を設けた点を除いて、図２に示す第１実施形態の画素回路４００Ａと同様に構成されている。
【００５２】
この構成によって、走査信号Ｙｉがアクティブになると、データ信号Ｘｊのパルス幅に応じた電位を保持容量４１０に書き込むことができる。但し、走査信号Ｙｉがアクティブな期間は、乱れた波形がノードDに出力される可能性がある。
そこで、画素回路４００Ｃでは、スイッチング素子ＳＷ５およびＳＷ６を用いて、当該期間の比較結果をマスクしている。
【００５３】
スイッチング素子ＳＷ５はｐチャネルのＴＦＴで構成され、ドレインまたはソースの一方がノードＤに接続され、他方がノードＢに接続され、ゲートが走査線１０１に接続される。スイッチング素子ＳＷ６はｎチャネルのＴＦＴで構成され、ドレインまたはソースの一方がノードＢに接続され、他方が接地され、ゲートが走査線１０１に接続される。
【００５４】
このため、スイッチング素子ＳＷ５とＳＷ６とは排他的にオン状態となり、走査信号Ｙｉがアクティブ（ハイレベル）のとき、スイッチング素子ＳＷ５はオフ状態でスイッチング素子ＳＷ６がオン状態となる。また、走査信号Ｙｉが非アクティブ（ローレベル）のとき、スイッチング素子ＳＷ５はオン状態でスイッチング素子ＳＷ６がオフ状態となる。したがって、ノードＢの電位ＶＢは、走査信号Ｙｉがアクティブの期間に接地電位となり、走査信号Ｙｉが非アクティブの期間にノードＤの電位ＶＤとなる。
【００５５】
ここで、ランプ信号Ｓｉは、書込用の第１ランプ信号Ｓｗと表示用の第２ランプ信号Ｓｒを時分割多重した信号であって、走査信号Ｙｉがアクティブとなるｉ番目の水平走査期間においては書込用の第１ランプ信号Ｓｗとなり、他の水平走査期間においては表示用の第２ランプ信号Ｓｒとなる。したがって、第１ランプ信号Ｓｗを用いて保持容量４１０にデータ信号Ｘｊのパルス幅に応じた大きさの電位を書き込むことができ、この電位と表示用の第２ランプ信号Ｓｒとを比較することによって、パルス幅変調された信号をノードＤに出力している。
【００５６】
図９に、液晶装置１Ｂの各部の波形を示す。まず、ｉ行ｊ列目の画素回路４００Cでは、時刻ｔ１から開始するｉ番目の水平走査期間において走査信号Ｙｉが時刻ｔ１ａからアクティブになり（ハイレベル）、ｉ行が選択されると、スイッチング素子ＳＷ１がオン状態となる。このとき、データ信号Ｘｊはハイレベルであり、データ信号Ｘｊは時刻ｔ１ｂにおいてハイレベルからローレベルに変化する。データ信号Ｘｊがハイレベルになるとランプ信号Ｓｉがスイッチング素子ＳＷ１を介して保持容量４１０に供給されるので、保持容量４１０には、時刻ｔ１ｂにおけるランプ信号Ｓｉのレベルがサンプルホールドされる。
ここで、ｉ番目の水平走査期間におけるランプ信号Ｓｉは書込用の第1ランプ信号Ｓｗである。第１ランプ信号Ｓ１は、水平走査期間の開始から遅れて立ち上がるので、ｉ番目の水平走査期間の開始である時刻ｔ２と走査信号Ｙｉがアクティブになる時刻ｔ１ａとが不一致であっても、保持容量４１０に十分低い電位を書き込むことができる。
【００５７】
コンパレータ４２０はノードＡの電位ＶＡとランプ信号Ｓｉのレベルとを比較し、インバータ４２１は比較結果を反転して電位ＶＤを生成する。この結果、電位ＶＤ（ｉ，ｊ）は、時刻ｔ１ｂにおいてローレベルからハイレベルに遷移する。但し、走査信号Ｙｉがアクティブな期間は、乱れた波形がノードDに出力される可能性がある。
【００５８】
この時、スイッチング素子ＳＷ６がオン状態となり、スイッチング素子ＳＷ５がオフ状態となる。したがって、ｉ番目の水平走査期間においては、コンパレータ４２０の比較結果がマスクされ、ノードＢの電位ＶＢ（ｉ，ｊ）に反映されない。そして、ｉ+１番目の水平走査期間において、スイッチング素子ＳＷ４がオン状態になると、コンパレータ４２０は、保持容量４１０に保持された電位とランプ信号Ｓｉとを比較し、比較結果を電位ＶＢ（ｉ，ｊ）に反映させる。これによって、電位ＶＢ（ｉ，ｊ）はｉ+１番目の水平走査期間においてローベルからハイレベルに立ち上がる。
ここで、ｉ+１番目の水平走査期間ではランプ信号Ｓｉとして表示用の第２ランプ信号Ｓｒが選択される。第２ランプ信号Ｓｒは水平走査期間の開始から立ち上がるので、第１ランプ信号Ｓｗと比較して、パルス幅のダイナミックレンジを拡大することができる。これによって、大きなコントラストを得ることができる。
【００５９】
次に、ｉ+１行ｊ列目の画素回路４００Ｃでは、時刻ｔ２から開始するｉ+１番目の水平走査期間において走査信号Ｙｉ+１が時刻ｔ２ａからアクティブになり（ハイレベル）、ｉ+１行が選択されると、スイッチング素子ＳＷ１がオン状態となる。このとき、データ信号Ｘｊはハイレベルであり、データ信号Ｘｊは時刻ｔ２ｂにおいてハイレベルからローレベルに変化する。データ信号Ｘｊがハイレベルになるとランプ信号Ｓｉがスイッチング素子ＳＷ１を介して保持容量４１０に供給されるので、保持容量４１０には、時刻ｔ２ｂにおけるランプ信号Ｓｉのレベルがサンプルホールドされる。この結果、ノードＡの電位ＶＡ（ｉ+１，ｊ）は、時刻ｔ２ａよりランプ信号Ｓの波形に沿って時刻ｔ２ｂまで上昇し、その後、保持される。
【００６０】
コンパレータ４２０によってノードＡの電位ＶＡとランプ信号Ｓｉのレベルとが比較されるので、電位ＶＤ（ｉ+１，ｊ）は、時刻ｔ２ｂにおいてローレベルからハイレベルに遷移する。但し、走査信号Ｙｉ+１がアクティブな期間はスイッチング素子ＳＷ４がオフ状態となるので、図中網かけの期間においてコンパレータ４２０の動作が不安定となる。
そこで、スイッチング素子ＳＷ６およびスイッチング素子ＳＷ５を用いて、コンパレータ４２０の比較結果をマスクする。そして、ｉ+２番目の水平走査期間において、スイッチング素子ＳＷ４がオン状態になると、コンパレータ４２０は、保持容量４１０に保持された電位とランプ信号Ｓｉとを比較し、比較結果を電位ＶＢ（ｉ+１，ｊ）に反映させる。これによって、電位ＶＢ（ｉ+１，ｊ）はｉ+２番目の水平走査期間においてローベルからハイレベルに立ち上がる。
【００６１】
以上の動作を繰り返すことにより、書込期間の波形の乱れをマスクして、より正確な階調を表示することが可能となる。また、本実施形態においても、アナログ駆動なみにデータ転送速度を遅くすることでき、階調コードによるフレーム内の輝度変化による擬似輪郭等も回避することができる。
【００６２】
なお、第３実施形態において、第２実施形態と同様にインバータ４７０およびスイッチング素子ＳＷ２を用いて、比較する手段を構成し、カップリング容量４６０にデータ信号Ｘｊのパルス幅に応じた電位差を保持してもよい。この場合、画素回路４００Ｄは、図１０に示すものとなる。
【００６３】
＜４．変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した各実施形態では、データ信号Ｘｊのパルス幅に応じた電位と比較される基準信号は、ランプ信号Ｓ、Ｓ１〜Ｓｍであったが、本発明はランプ波形に限定されないことは勿論である。すなわち、一定の周期の信号であればよい。より具体的には、波形が単調増加した後、単調減少する信号または、単調減少した後、単調増加する信号であればよい。
さらに、比較の対象となる基準信号に、ガンマ特性を持たせてもよい。すなわち、信号波形がガンマ特性の曲線になっていてもよい。この場合には、パルス幅変調を行うのと同時にガンマ特性を付与することができる。また、書込用の第１ランプ信号Ｓｗと表示用の第２ランプ信号Ｓｒの一方をガンマ特性の波形とし、他方をランプ波形としてもよい。
また、基準信号の周期は任意であり、水平走査期間の自然数倍に限られないが、走査線の駆動との同期を考慮して、水平走査期間の自然数倍にしてもよい。
【００６４】
（２）上述した実施形態では、共通電位ｃｏｍの極性を所定周期で反転させたが、共通電位ｃｏｍの極性は反転しなくてもよい。
【００６５】
（３）上述した実施形態では、液晶素子４５０を用いた表示装置を一例として説明したが、本発明はこれに限定されるものではなく、発光素子を用いた表示装置に適用してもよい。例えば、有機ＥＬ素子や無機ＥＬ素子、発光ダイオードなどの発光素子を用いて装置に適用してもよい。すなわち、本発明は、液晶素子４５０や発光素子のように電気的エネルギーにより光学特性が変化する電気光学素子を用いた電気光学装置に適用することができる。
発光素子を用いる場合には、印加電圧の極性反転を行う必要はないが、発光素子に印加する信号をパルス幅変調することによって、階調を表示することになる。
【００６６】
（４）上述した第３実施形態および変型例では、スイッチング素子ＳＷ５およびＳＷ６を用いてマスク処理を行ったが本発明はこれに限定されるものではなく、マスク処理を実行しないものであってもよい。この場合、表示階調の精度が低下するが構成を簡略化できる。
例えば、図８に示す画素回路４００Ｃ、および図１０に示す画素回路４００Ｄでは、スイッチング素子ＳＷ５およびＳＷ６を削除し、ノードＤをノードＢと接続すればよい。
【００６７】
（５）上述したカップリング容量４６０を用いた画素回路４００Ｂおよび４００Ｄは、インバータ４７０とスイッチング素子ＳＷ３を用いてアンプを構成したが、１段ではゲインが足らない場合は、例えば、図１１（Ａ）に示すようにインバータとスイッチング素子の組みを複数段、直列に接続して構成してもよい。あるいは、図１１（Ｂ）に示すようにインバータを直列に接続し、初段の入力と最終段の出力との間にスイッチング素子を接続してもよい。
【００６８】
＜５．応用例＞
次に、本発明に係る液晶装置１を利用した電子機器について説明する。図１２は、以上に説明した何れかの形態に係る液晶装置１Ａ（１Ｂ）を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての液晶装置１Ａ（１Ｂ）と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
【００６９】
図１３は、投写型表示装置（プロジェクタ）９０を電子機器として例示する模式図である。図１３に示すように、投射型表示装置９０は、照明装置９２と分離光学系９４と以上の各形態に係る３個の液晶装置１（１r，１g，１b）と投射光学系９６とを具備する。
【００７０】
分離光学系９２は、照明装置９２から出射した照明光を複数の単色光（赤色光，緑色光，青色光）に分離して各液晶装置１に照射する。具体的には、照明光のうちの赤色光ｒは、ダイクロイックミラー９４１およびミラー９４２による反射後に液晶装置１rに入射する。ダイクロイックミラー９４１を透過した緑色光ｇは、ダイクロイックミラー９４３にて反射されて液晶装置１gに入射する。ダイクロイックミラー９４３を透過した青色光ｂは、ミラー９４４およびミラー９４５による反射後に液晶装置１bに入射する。
【００７１】
各液晶装置１は、入射光を変調して画像を形成する光変調器（ライトバルブ）として利用される。液晶装置１rは、ミラー９４２から到来する赤色光ｒを変調して赤色の画像を形成する。同様に、液晶装置１gは緑色の画像を形成し、液晶装置１bは青色の画像を形成する。投射光学系９６は、各液晶装置１からの出射光を表示面９８に投射する。投射光学系９６は、各液晶装置１からの出射光（赤色光，緑色光，青色光）を合成するダイクロイックプリズム９６１と、ダイクロイックプリズム９６１からの出射光を表示面９８に投射する投射レンズ９６２とを含んで構成される。したがって、表示面９８にはカラー画像が表示される。
【００７２】
なお、以上の各形態に係る液晶装置１は、図１３に例示した投写型の表示装置９０のほか、直視型の表示装置としても利用される。本発明に係る電気光学装置が適用される電子機器としては、携帯電話機，携帯情報端末，デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，ページャ，電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンタ，スキャナ，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００７３】
４００Ａ，４００Ｂ，４００Ｃ…画素回路、１Ａ，１Ｂ……液晶装置、４１０……保持容量、４２０……コンパレータ、ＳＷ１〜ＳＷ６……スイッチング素子、４４０……選択回路、４７０……インバータ、４６０……カップリング容量、１０１……走査線、１０２……信号線、１０３……データ線、１００……走査線駆動回路、２００……データ線駆動回路、５００Ａ，５００Ｂ……ランプ信号発生回路。
【図１】
2011221327.tif 000003
【図２】
2011221327.tif 000004
【図３】
2011221327.tif 000005
【図４】
2011221327.tif 000006
【図５】
2011221327.tif 000007
【図６】
2011221327.tif 000008
【図７】
2011221327.tif 000009
【図８】
2011221327.tif 000010
【図９】
2011221327.tif 000011
【図１０】
2011221327.tif 000012
【図１１】
2011221327.tif 000013
【図１２】
2011221327.tif 000014
【図１３】
2011221327.tif 000015