(57)【要約】【課題】半導体集積回路のトランジスタのゲート絶縁膜を、安定な高誘電率絶縁膜で構成した、リーク電流が小さくしかも駆動力の大きい、ＭＩＳ型半導体装置を提供する。また、閾値電圧のバラツキの小さい、量産可能で安価な高誘電率ゲート絶縁膜の製造方法を提供する。【解決手段】アルミニウム酸化物層と、ジルコニウムまたはハフニウムのシリコン酸化物層とを積層した積層ゲート絶縁膜を用いたＭＩＳ型半導体装置。ジルコニウムまたはハフニウムのシリコン酸化物層を、導電チャネル側に設置する。【選択図】図１
2011023737.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、前記シリコン基板の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とを含むＭＩＳ型半導体装置であって、
前記ゲート絶縁膜は、ジルコニウムまたはハフニウムのシリコン酸化物層と、前記ジルコニウムまたはハフニウムのシリコン酸化物層の上に設けられたアルミニウム酸化物層から構成されていることを特徴とするＭＩＳ型半導体装置。
【請求項２】
前記ジルコニウムまたはハフニウムのシリコン酸化物層は、窒素原子を含む請求項１に記載のＭＩＳ型半導体装置。
【請求項３】
前記ジルコニウムまたはハフニウムのシリコン酸化物層に含まれる前記窒素原子は、原子数密度比で２０％以下である請求項２に記載のＭＩＳ型半導体装置。
【請求項４】
前記ゲート電極は、プラチナ、窒化チタニウム、タングステン及びモリブデンからなる群から選ばれるいずれか一つである請求項１〜３のいずれかに記載のＭＩＳ型半導体装置。
【請求項５】
前記ゲート電極は、不純物ドープしたＳｉ又はＳｉＧｅを有する請求項１〜４のいずれかに記載のＭＩＳ型半導体装置。
【請求項６】
前記ゲート絶縁膜の実効酸化膜厚Ｅｏｔが、１．５ｎｍ以下である請求項１〜５のいずれかに記載のＭＩＳ型半導体装置。
【請求項７】
前記ゲート絶縁膜における、ゲートリーク電流が、ゲート電圧１Ｖで１Ｅ−４Ａ／ｃｍ2以下である請求項１〜６のいずれかに記載のＭＩＳ型半導体装置。
【請求項８】
前記シリコン基板の上に素子分離領域が形成され、前記素子分離領域間に前記ゲート絶縁膜が形成されている請求項１〜７のいずれかに記載のＭＩＳ型半導体装置。
【請求項９】
シリコン基板の上に、ジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程と、
前記ジルコニウムまたはハフニウムのシリコン酸化物層の上に、アルミニウム酸化物層を形成してゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、ゲート電極を形成する工程とを含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項１０】
前記ジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程の後であって、前記アルミニウム酸化物層を形成する工程の前に、
前記シリコン酸化物層に窒素原子を導入する工程をさらに含む請求項９に記載のＭＩＳ型半導体装置の製造方法。
【請求項１１】
前記シリコン酸化物層に、原子数密度比で２０％以下の窒素原子を導入する請求項１０に記載のＭＩＳ型半導体装置の製造方法。
【請求項１２】
前記窒素原子を導入する工程は、窒素雰囲気で熱処理する工程である請求項１０又は１１に記載のＭＩＳ型半導体装置の製造方法。
【請求項１３】
前記ゲート電極は、プラチナ、窒化チタニウム、タングステン及びモリブデンからなる群から選ばれるいずれか一つである請求項９〜１２のいずれかに記載のＭＩＳ型半導体装置の製造方法。
【請求項１４】
前記ゲート電極は、不純物ドープしたＳｉ又はＳｉＧｅを有する請求項９〜１３のいずれかに記載のＭＩＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳ型半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
トランジスタの微細化により、ゲート絶縁膜が薄膜化され、高駆動力が得られるが、他方、ゲート絶縁膜の薄膜化により、直接トンネル電流がゲートチャネル間を流れ、その電流が大きくなるため消費電力が大きくなるという問題がある。このようなリーク電流を抑制するために、従来のシリコン酸化膜ＳｉＯ2に代えて、ＺｒＯ2やＨｆＯ2等の高誘電率絶縁物のゲート絶縁膜への適用が検討されてきた。一般に、ゲート長が０．０７μｍ以下の微細ＭＯＳ集積回路では、高駆動能力と低消費電力を同時に実現するため、高誘電率絶縁膜をゲート絶縁膜に使用することは不可避と考えられている。
【０００３】
ところで、ＺｒＯ2やＨｆＯ2等の高誘電率絶縁物は、薄膜でも２０前後の比誘電率があり、高誘電率ゲート絶縁膜としてもっとも良く調べられてきたものである。しかし、ＺｒＯ2やＨｆＯ2等の高誘電率絶縁物では、形成条件によって実効的なゲート絶縁膜厚さが変動する、あるいはチャネルシリコン界面でシリコンと反応を生じる、熱処理を受けると多結晶状態となり粒界にリーク電流パスができるなど、様々な不安定要因が存在し、再現性の良い特性を得ることが困難であった。
【０００４】
さらに、高精度にゲート絶縁膜の性質を制御しようとすると、材料の純度を良くする必要があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながらＺｒとＨｆは化学的性質が大変よく似ているため、高純度の材料を得るのが困難であり、原料となるスパッタターゲット等には、通常、１％程度のＨｆがＺｒ中に、ＺｒがＨｆ中に不純物として存在している。これらをｐｐｍレベル以下に精製すると、価格が数倍となり、製造コストの上昇を招くことになる。
【０００６】
ＺｒＯ2やＨｆＯ2等の高誘電率絶縁物より比誘電率は小さいが、リーク電流の小さい安定性の良い材料として、アルミニウム酸化物がある。アルミナＡｌ2Ｏ3は、アルミニウム酸化物では非常に安定で、シリコン上に堆積した場合１０００℃程度の高温でもシリコンとの反応はほとんど見られない。したがって、Ａｌ2Ｏ3をＭＩＳ型ＦＥＴ（金属／絶縁物／半導体型電界効果トランジスタ）のゲート絶縁膜に使用した場合、ゲート電極とシリコン基板間のリーク電流は著しく小さくなるが、この場合にはシリコンとＡｌ2Ｏ3界面に固定電荷が発生し、閾値電圧の制御性が著しく劣化し、またチャネル電荷の移動度が低下するためトランジスタの駆動力が低下するという問題があった。
【０００７】
本発明は、このような課題に鑑み、半導体集積回路のトランジスタのゲート絶縁膜を、安定な高誘電率絶縁膜で構成した、リーク電流が小さくしかも駆動力の大きいＭＩＳ型半導体装置を提供するものである。また、閾値電圧のバラツキの小さい、量産可能で安価な高誘電率ゲート絶縁膜の製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明のＭＩＳ型半導体装置は、アルミニウム酸化物層と、ジルコニウムまたはハフニウムのシリコン酸化物層とを積層した積層ゲート絶縁膜を備えていることを特徴とする。これにより、再現性良く絶縁性の良好なトランジスタが得られる。
【０００９】
本発明の半導体装置においては、前記ジルコニウムまたはハフニウムのシリコン酸化物層が、導電チャネル側に設置されていることが好ましい。これにより、二酸化シリコンＳｉＯ2をゲート絶縁膜に使用した場合と同等の良好な界面状態が形成され、閾値電圧の制御性劣化やチャネル電荷の移動度低下がないトランジスタ特性を得ることができる。
【００１０】
また、本発明の半導体装置においては、前記ジルコニウムまたはハフニウムのシリコン酸化物層が、原子数密度比で２０％以下の窒素原子を含むことが好ましい。これにより、後工程でイオン注入した不純物のシリコンチャネルへの拡散を抑制できる。
【００１１】
次に、本発明のＭＩＳ型半導体装置の製造方法は、シリコン基板表面に、金属ハフニウムまたは金属ジルコニウムを堆積し、シリコン存在下で熱処理してジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程と、前記酸化物層表面にアルミニウム酸化物層を形成する工程とを含むことを特徴とする。
【００１２】
また、本発明のＭＩＳ型半導体装置の製造方法は、シリコン基板表面に窒素を導入する工程と、前記窒素導入基板表面に金属ハフニウムまたは金属ジルコニウムを堆積し、シリコン存在下で熱処理してジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程と、前記酸化物層表面にアルミニウム酸化物層を形成する工程とを含むことを特徴とする。このように、ジルコニウムまたはハフニウムのシリコン酸化物層を形成する前に、基板表面に窒素を導入することにより、シリコン表面の酸化が抑制される。
【発明の効果】
【００１３】
従来、Ａｌ2Ｏ3をＭＩＳ型ＦＥＴ（金属／絶縁物／半導体型電界効果トランジスタ）のゲート絶縁膜に使用した場合、シリコンとＡｌ2Ｏ3界面近傍に発生する固定電荷により、閾値電圧の制御性劣化やチャネル電荷の移動度低下が生じていた。本発明の半導体装置では、アルミニウム酸化物層と、ジルコニウムまたはハフニウムのシリコン酸化物層からなる積層ゲート絶縁膜を用いることにより、従来の問題点を解決している。すなわち、絶縁性のすぐれたアルミニウム酸化物層がゲート電極とチャネルとなるシリコン基板との間に存在することで、ゲート・チャネル間のリーク電流を著しく小さな値にすることができる。
【００１４】
また、ジルコニウムまたはハフニウムのシリコン酸化物をゲート絶縁膜に使用することにより、ほぼ二酸化シリコンＳｉＯ2をゲート絶縁膜に使用した場合と同等の界面状態が形成されるので、閾値電圧の制御性劣化やチャネル電荷の移動度低下は見られない。この場合、ジルコニウムまたはハフニウムのシリコン酸化物層を導電チャネル側に設置する。また、後工程でのイオン注入したホウ素のシリコンチャネルへの拡散を防止するため、ジルコニウムまたはハフニウムのシリコン酸化物層に、原子数密度比で２０％以下の窒素原子を導入することがより好適である。ホウ素がチャネルに拡散するとＭＩＳ型ＦＥＴの閾値電圧が変化し、設計値と異なる値となってしまうからである。
【００１５】
このように、アルミニウム酸化物層と、ジルコニウムまたはハフニウムのシリコン酸化物層から形成される積層ゲート絶縁膜を用いることによって、再現性良く絶縁性の良好なトランジスタができる。
【発明を実施するための形態】
【００１６】
以下、本発明の第１の実施の形態である半導体装置について、図面を参照しながら説明する。
【００１７】
図１は、本発明の一実施の形態である半導体装置の構造を示す模式図である。シリコン基板１上には、１．０〜１．５ｎｍのハフニウムシリケート膜２が形成され、２．０〜２．５ｎｍのアルミナ膜３を介してプラチナゲート電極４が形成されている。ゲート電極４は、プラチナとしたが、窒化チタニウムや不純物ドープしたＳｉまたはＳｉＧｅ、ＷやＭｏ等の高融点金属などが用いられる。５はソースまたはドレインとなる不純物拡散領域、６は素子分離領域である。
【００１８】
この実施例では、ＣＶ測定から求めたゲート絶縁膜の実効酸化膜厚Ｅｏｔは、１．３〜１．５ｎｍが得られた。ゲートリーク電流は、絶縁性のすぐれたアルミニウム酸化物層がゲート電極とチャネルとなるシリコン基板との間に存在することにより、ゲート電圧１Ｖで１Ｅ−４Ａ／ｃｍ2以下になった。また、ｎチャネルＭＩＳＦＥＴの電子移動度の電界依存性は、二酸化シリコンＳｉＯ2をゲート絶縁膜に使用した場合のそれの９０％以上であり、ハフニウムシリケート膜をゲート絶縁膜に使用することにより、同等の界面状態が形成されていると推定される。
【００１９】
次に、第２図（ａ）〜（ｄ）を用いて、この第１の実施の形態である半導体装置の製造方法について説明する。
【００２０】
先ず、図２（ａ）に示すように、一般的な工程を経て、Ｐ型シリコン基板１上に素子分離領域６を形成する。いわゆるシャロートレンチ分離（ＳＴＩ）と呼ばれる溝に、絶縁膜を埋め込む方法である。素子分離領域６をそれほど高密度に詰める必要がない場合は、選択酸化法によるいわゆるＬＯＣＯＳ分離を用いても良い。次に、このシリコン基板１の表面にアンモニアプラズマを照射し、素子分離領域６以外のシリコン基板１の表面が露出したチャンネルとなる領域１０の最表面に窒素原子を導入する。この際、露出したシリコン表面と窒素が弱く結合する。シリコンと窒素の結合があると、後工程におけるゲート絶縁膜堆積時の酸素のシリコン基板への侵入を抑制できる。
【００２１】
窒素プラズマ照射は、プラズマ発生部とシリコン基板１にプラズマ照射を行う処理部が分離された、いわゆるリモートプラズマ法により行った。アンモニア流量１００ｓｃｃｍ、圧力は２００Ｐａ、誘導結合コイルへの投入電力は５００Ｗ、シリコン基板の温度は４００℃で５分の照射をおこなった。この処理は、必ずしもアンモニアプラズマでなくてもよく、窒素を導入できる他の方法でも構わない。例えば、窒素等のプラズマでもよい。窒素プラズマの場合は、アンモニアプラズマにおける水素による還元効果が得られないので、シリコン表面の自然酸化膜の除去が必要で、リモートプラズマではなく、プラズマ処理によるスパッタリング効果の導入が必要である。
【００２２】
次に、図２（ｂ）に示すように、１．５ｎｍのハフニウムシリケート膜１１を形成した。ハフニウムとシリコンを酸素雰囲気中でコスパッタし、窒素雰囲気中７００℃で熱処理した。続いて、２．５ｎｍのアルミナ膜１２、１２０ｎｍのプラチナ膜１３をスパッタ堆積した。ゲート電極のレジストパターン１４を、フォトリソグラフィにより形成した。
【００２３】
次に、図２（ｃ）に示すように、レジストパターン１４をマスクに、プラチナ、アルミナ、ハフニウムシリケートの順にドライエッチングした。エッチングには塩素ガスを主体とする誘導結合エッチングを適用した。エッチングにより形成された積層ゲート１５をマスクに、エクステンション不純物の砒素イオン注入を行い、ラピッドサーマルアニール（ＲＴＰ）により９００℃１０秒のアニールを行う。これによってエクステンション１６が形成される。
【００２４】
次に、図２（ｄ）に示すように、レジストパターン１４をアッシングにより除去した後、常圧ＣＶＤによってシリコン酸化膜１５０ｎｍを堆積し、全面エッチバックにより、ゲートサイドウオールスペーサ１７を残す。積層ゲート１５とゲートサイドウオールスペーサ１７をマスクに、ソース・ドレイン１８を形成する砒素イオン注入を行う。イオンエネルギーは、５０ｋｅＶでドーズ量は２Ｅ１５／ｃｍ2とした。以降は、従来のｎチャネルＭＯＳＦＥＴ製造工程と同様の工程を経て、金属配線を施した。
【００２５】
第１の実施の形態では、ハフニウムシリケートを形成する前に窒素を導入するとシリコン表面の酸化の進行が妨げられるが、プラチナ電極ではなく、不純物ドープしたシリコンやシリコンゲルマニウムのゲート電極を用いる場合には、ゲート電極からチャネルへの不純物の染み出しを防止する効果もある。
【００２６】
以上のように、本発明の半導体装置では、絶縁性のすぐれたアルミニウム酸化物層をゲート電極とチャネルとなるシリコン基板との間に挿入することにより、ゲート・チャネル間のリーク電流を著しく低減した。また、ジルコニウムまたはハフニウムのシリコン酸化物を、チャネル側のゲート絶縁膜に使用することにより、ほぼ二酸化シリコンＳｉＯ2をゲート絶縁膜に使用した場合と同等の良好な界面状態が形成され、閾値電圧の制御性劣化やチャネル電荷の移動度低下がないトランジスタ特性を得た。また、チャネルシリコン界面のジルコニウムまたはハフニウムのシリコン酸化物層に、原子数密度比で２０％以下の窒素原子を導入することにより、後工程でイオン注入した不純物のシリコンチャネルへの拡散を抑制できた。
【００２７】
なお、この実施例では、ハフニウムシリケートをゲート絶縁膜の下層に用いた例を示したが、ジルコニウムまたはハフニウムのシリコン酸化膜を下層に用いた積層ゲート絶縁膜であれば同様の効果が得られる。
【産業上の利用可能性】
【００２８】
以上説明した通り、本発明の半導体装置では、アルミニウム酸化物層と、ジルコニウムまたはハフニウムのシリコン酸化物層から形成される積層ゲート絶縁膜を用いるため、再現性がよくゲートリーク電流の小さくかつ高性能なトランジスタを実現できる。よって、その工業的価値は大である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態におけるＭＩＳ型半導体装置の構成を示す模式図である。
【図２】本発明の実施の形態におけるＭＩＳ型半導体装置の製造方法を説明する模式図である。
【符号の説明】
【００３０】
１  シリコン基板
２  ハフニウムシリケート
３  アルミナ膜
４  プラチナゲート電極
５  ソースまたはドレインとなる不純物拡散領域
６  素子分離領域
１０  チャンネルとなるシリコン領域
１１  ハフニウムシリケート
１２  アルミナ膜
１３  プラチナ
１４  ゲート電極レジストパターン
１５  積層ゲート
１６  エクステンション
１７  ゲートサイドウオールスペーサ
１８  ソース・ドレイン領域
【図１】
2011023737.tif 000003
【図２】
2011023737.tif 000004
【手続補正書】
【提出日】平成22年10月27日(2010.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板と、前記シリコン基板の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とを含むＭＩＳ型半導体装置であって、
前記ゲート絶縁膜は、ジルコニウムまたはハフニウムのシリコン酸化物層からなり、前記ジルコニウムまたはハフニウムのシリコン酸化物層と前記ゲート電極との間にアルミニウムを有する層が設けられていることを特徴とするＭＩＳ型半導体装置。
【請求項２】
前記ジルコニウムまたはハフニウムのシリコン酸化物層は、窒素原子を含む請求項１に記載のＭＩＳ型半導体装置。
【請求項３】
前記ジルコニウムまたはハフニウムのシリコン酸化物層に含まれる前記窒素原子は、原子数密度比で２０％以下である請求項２に記載のＭＩＳ型半導体装置。
【請求項４】
前記ゲート電極は、プラチナ、窒化チタニウム、タングステン及びモリブデンからなる群から選ばれるいずれか一つである請求項１〜３のいずれかに記載のＭＩＳ型半導体装置。
【請求項５】
前記ゲート電極は、不純物ドープしたＳｉ又はＳｉＧｅを有する請求項１〜４のいずれかに記載のＭＩＳ型半導体装置。
【請求項６】
前記ゲート絶縁膜の実効酸化膜厚Ｅｏｔが、１．５ｎｍ以下である請求項１〜５のいずれかに記載のＭＩＳ型半導体装置。
【請求項７】
前記シリコン基板の上に素子分離領域が形成され、前記素子分離領域間に前記ゲート絶縁膜が形成されている請求項１〜６のいずれかに記載のＭＩＳ型半導体装置。
【請求項８】
シリコン基板と、前記シリコン基板の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とを含むＭＩＳ型半導体装置の製造方法であって、
前記シリコン基板の上に、ゲート絶縁膜であるジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程と、
前記ジルコニウムまたはハフニウムのシリコン酸化物層の上に、アルミニウムを有する層を形成する工程と、
前記アルミニウムを有する層の上に、ゲート電極を形成する工程とを含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項９】
前記ジルコニウムまたはハフニウムのシリコン酸化物層を形成する工程の前に、窒素原子を導入する工程をさらに含む請求項８に記載のＭＩＳ型半導体装置の製造方法。
【請求項１０】
前記シリコン酸化物層は、原子数密度比で２０％以下の窒素原子を含む請求項８に記載のＭＩＳ型半導体装置の製造方法。
【請求項１１】
前記窒素原子を導入する工程は、窒素雰囲気で熱処理する工程である請求項９又は１０に記載のＭＩＳ型半導体装置の製造方法。
【請求項１２】
前記ゲート電極は、プラチナ、窒化チタニウム、タングステン及びモリブデンからなる群から選ばれるいずれか一つである請求項８〜１１のいずれかに記載のＭＩＳ型半導体装置の製造方法。
【請求項１３】
前記ゲート電極は、不純物ドープしたＳｉ又はＳｉＧｅを有する請求項８〜１２のいずれかに記載のＭＩＳ型半導体装置の製造方法。