(57)【要約】【課題】フェイル救済にかかる時間を短縮することが可能なメモリデバイスのフェイル救済方法およびリダンダンシ演算装置を実現する。【解決手段】ＤＵＴの記憶領域のフェイル箇所を示すフェイルデータに基づき、記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、ＤＵＴのフェイル救済をするメモリデバイスのフェイル救済方法において、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理を行い、ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する。【選択図】  図２
2011108310.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、前記記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、前記被試験対象メモリデバイスのフェイル救済をするメモリデバイスのフェイル救済方法において、
最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理を行い、同一軸の同一アドレス上に発生したラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済することを特徴とするメモリデバイスのフェイル救済方法。
【請求項２】
被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、前記記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、前記被試験対象メモリデバイスのフェイル救済をするリダンダンシ演算装置において、
未使用スペアライン数を保持するスペアライン残数カウンタと、
未救済ビットフェイル数を保持するフェイル残数カウンタと、
前記被試験対象メモリデバイスのフェイルデータに基づいて同一軸の同一アドレス上に発生したラインフェイルを救済するラインフェイル救済処理手段と、
前記ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済するビットフェイル救済処理手段と
を有することを特徴とするリダンダンシ演算装置。
【請求項３】
前記ビットフェイル救済処理手段は、
前記フェイル残数カウンタを参照して未救済ビットフェイルが残っていない場合には前記被試験対象メモリデバイスを良品と判定するフェイル残数判定手段と、
前記スペアライン残数カウンタを参照して未使用スペアラインが残っていない場合には前記被試験対象メモリデバイスを不良品と判定するスペアライン残数判定手段と、
未救済ビットフェイル数と未使用スペアライン数を比較して未使用スペアライン数が未救済ビットフェイル数以上あるか否かを判断するスペアライン救済判定手段と、
未救済ビットフェイルのアドレスを抽出するフェイルアドレス抽出手段と、
このフェイルアドレス抽出手段で抽出された未救済ビットフェイルのアドレスに基づいて前記組み合わせ演算処理を行う組み合わせ演算手段と、
前記スペアライン救済判定手段で未使用スペアライン数が未救済ビットフェイル数以上あると判断された場合には未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済し、前記スペアライン救済判定手段で未使用スペアライン数が未救済ビットフェイル数よりも少ないと判断された場合には前記組み合わせ演算手段の演算結果に基づいて前記未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する救済実行手段と
を有することを特徴とする請求項２記載のリダンダンシ演算装置。
【請求項４】
前記ビットフェイル救済処理手段は、
ビットフェイルの救済に前記スペアライン救済判定手段を使用するか否かの選択をする機能選択手段を有することを特徴とする請求項３記載のリダンダンシ演算装置。
【請求項５】
前記スペアライン救済判定手段は、
救済可能な全てのセグメント内の未救済ビットフェイル総数とスペアライングループの未使用スペアライン数を比較してスペアライングループの未使用スペアライン数が救済可能な全てのセグメント内の未救済ビットフェイル総数以上あるか否かを判断することを特徴とする請求項３または４記載のリダンダンシ演算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象メモリデバイス（以下、ＤＵＴ（Device Under Test）という）のフェイル箇所を示すフェイルデータに基づき、フェイル箇所のメモリ領域に代替メモリ領域となるスペアラインを割り当てるリダンダンシ演算を行い、ＤＵＴのフェイル救済をするメモリデバイスのフェイル救済方法およびリダンダンシ演算装置に関し、詳しくは、フェイル救済にかかる時間を短縮することが可能なメモリデバイスのフェイル救済方法およびリダンダンシ演算装置に関するものである。
【背景技術】
【０００２】
半導体ウェハ上に形成されたメモリデバイスは、通常、データを記憶する領域としてメイン領域とスペア領域を有している。メモリデバイスの試験において、メイン領域に不良セル（以下、フェイルセルという）があった場合、そのセルをスペア領域の予備セル（以下、スペアセル）に置き換えることにより、メモリデバイスを不良品から良品に救済することができる。
【０００３】
一般に、メモリデバイスは、メイン領域の近傍にライン状にＸアドレスまたはＹアドレスの数だけ形成されたスペアセルの集合体であるスペアラインを複数有している。このスペアラインは、メイン領域のフェイルセルの代替記憶領域となる。
【０００４】
近年、メモリデバイスは大容量化に伴って微細化が進んでおり、メモリデバイスの試験では上述のメイン領域にあるフェイルセルをスペア領域のスペアセルを用いて救済する場合がほとんどである。メモリデバイス製造メーカとしては、損失を抑えるため（歩留まり率を上げるため）、このようなフェイルの救済は非常に重要な事項の１つとなっている。
【０００５】
半導体メモリ試験装置による試験でフェイルセルが検出された場合には、レーザーでＤＵＴ内の所定のパターンを切断し、フェイルセルをスペアセルに置き換える。これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。以下、本発明では、このような不良救済に必要なデータを作成する装置をリダンダンシ演算装置という。
【０００６】
図１０は従来の半導体メモリ試験装置の一例を示した構成図である。
図１０において、半導体メモリ試験装置６０は、パターン発生部１、タイミング発生部２、波形生成部３、信号出力部４、比較部５、判定部６、フェイル記憶部７およびリダンダンシ演算装置８を有する。また、ＤＵＴ１００は試験対象となるメモリデバイスである。
【０００７】
パターン発生部１は、ＤＵＴ１００に入力される入力信号の生成に用いられるパターンデータとＤＵＴ１００から出力される出力信号の正否の判定に使用される期待値データをそれぞれ発生する。タイミング発生部２は、ＤＵＴ１００に入力される入力信号のエッジを決める際に使用されるエッジタイミング信号と、ＤＵＴ１００から出力される出力信号の電圧レベルと期待値データの一致または不一致を判定する際に使用される判定タイミング信号をそれぞれ発生する。
【０００８】
波形生成部３は、予め設定されている波形フォーマットとパターン発生部１から出力されたパターンデータおよびタイミング発生部２から出力されたエッジタイミング信号をそれぞれ用いてＤＵＴ１００に入力する入力信号の波形を生成して出力する。信号出力部４は、ドライバとドライバから出力される出力信号、すなわち、ＤＵＴ１００に入力される入力信号のハイレベルとローレベルの電位を決定するＤＡ（Digital to Analog）変換器等から構成され、波形生成部３からの出力信号がドライバでレベル変換されてＤＵＴ１００へ出力される。
【０００９】
比較部５は、コンパレータと比較電圧を発生するＤＡ変換器等から構成され、コンパレータでＤＵＴ１００から出力される出力信号の電位と比較電圧とを比較し、ＤＵＴ１００からの出力信号がハイレベル、ローレベル、ハイインピーダンスのいずれかであることを示す比較結果信号を出力する。判定部６は、パターン発生部１からの期待値データと比較部５からの比較結果信号をタイミング発生部２からの判定タイミング信号のタイミングで比較し、一致（パス）または不一致（フェイル）を判定し、判定結果信号を出力する。
【００１０】
フェイル記憶部７は、フェイルメモリとバッファメモリで構成され、判定部６からの判定結果信号を受けて、フェイルデータをフェイルメモリに記憶し、試験終了後にフェイルメモリに記憶されているフェイルデータをバッファメモリにコピーする。ここで、フェイルデータとは、ＤＵＴ１００の試験において、ＤＵＴ１００の記憶領域のセルがパスであるかフェイルであるかを示すデータ、すなわち、ＤＵＴ１００の記憶領域のフェイル箇所を示すデータである。
【００１１】
リダンダンシ演算装置８は、フェイル記憶部７のバッファメモリに記憶されているフェイルデータに基づいてフェイル救済のためのリダンダンシ演算を行う。
【００１２】
図１１は従来のリダンダンシ演算装置８の一例を示した構成図である。
リダンダンシ演算装置８は、フェイル取得手段１１、スペアライン残数カウンタ１２、フェイル残数カウンタ１３、ラインフェイル救済処理手段２０およびビットフェイル救済処理手段３０を有する。さらに、ビットフェイル救済処理手段３０は、フェイル残数判定手段３１、スペアライン残数判定手段３２、フェイルアドレス抽出手段３３、組み合わせ演算手段３４および救済実行手段３５を有する。
【００１３】
フェイル取得手段１１は、フェイル記憶部７に記憶されているフェイルデータを取得し、記憶しておく。スペアライン残数カウンタ１２は、未使用スペアライン数を保持する。フェイル残数カウンタ１３は、未救済フェイル数を保持する。
【００１４】
ラインフェイル救済処理手段２０は、ＤＵＴ１００のフェイルデータに基づいて同一軸の同一アドレス上に複数発生したフェイル、すなわち、ラインフェイルを救済するために、最小限のスペアラインで可能な限り多くの未救済ラインフェイルを救済する組み合わせ演算処理を行う。ラインフェイル救済処理手段２０は、スペアライン残数カウンタ１２およびフェイル残数カウンタ１３にそれぞれ相互に接続される。
【００１５】
ビットフェイル救済処理手段３０は、ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理を行ってビットフェイルを救済する。
【００１６】
フェイル残数判定手段３１は、フェイル残数カウンタ１３を参照して未救済ビットフェイルが残っていない場合にはＤＵＴ１００を良品と判定する。スペアライン残数判定手段３２は、スペアライン残数カウンタ１２を参照して未使用スペアラインが残っていない場合にはＤＵＴを不良品と判定する。
【００１７】
フェイルアドレス抽出手段３３は、フェイル取得手段１１に記憶されているフェイルデータから未救済ビットフェイルのアドレスを抽出する。組み合わせ演算手段３４は、フェイルアドレス抽出手段３３で抽出された未救済ビットフェイルのアドレスに基づいて未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理を行う。救済実行手段３５は、組み合わせ演算手段３４の演算結果に基づいて未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する。
【００１８】
リダンダンシ演算装置８の動作を図１２を用いて説明する。
図１２は従来のリダンダンシ演算装置８の動作を示すフローチャートである。
まず、フェイル取得手段１１は、フェイル記憶部７からフェイルデータを読み込む（Ｓ００１）。そして、ラインフェイル救済処理手段２０は、読み込んだフェイルデータにフェイルがあるか否かを判断し、フェイルが無い場合には、”ＰＰＡＳＳ”としてＤＵＴが良品と判断する（Ｓ００２）。
【００１９】
一方、ラインフェイル救済処理手段２０は、読み込んだフェイルデータにフェイルがあるか否かを判断し、フェイルがある場合にはラインフェイル救済処理を行う（Ｓ００２，Ｓ００３）。この時、ラインフェイル救済処理手段２０は、ラインフェイルの救済に使用したスペアライン数をスペアライン残数カウンタ１２が保持している未使用スペアライン数から差し引いて、その値を新たにスペアライン残数カウンタ１２に書き込む。同様に、ラインフェイル救済処理手段２０は、ラインフェイルの救済で救済したフェイル数をフェイル残数カウンタ１３が保持している未救済フェイル数から差し引いて、その値を新たにフェイル残数カウンタ１３に書き込む。
【００２０】
ラインフェイルを救済した後に、フェイル残数判定手段３１は、フェイル残数カウンタ１３を参照して未救済ビットフェイルが存在するか否かを判断し、フェイルが無い場合には、”ＲＰＡＳＳ”としてＤＵＴが良品と判定する（Ｓ００４）。
【００２１】
一方、フェイルが有る場合には、スペアライン残数判定手段３２は、スペアライン残数カウンタ１２を参照して未使用スペアラインが存在するか否かを判断する（Ｓ００４，Ｓ００５）。そして、スペアライン残数判定手段３２は、未使用スペアラインが無い場合には、”ＲＦＡＩＬ”としてＤＵＴが不良品と判定し（Ｓ００５）、未使用スペアラインが有る場合には次のステップＳ００６へ進む。
【００２２】
フェイルアドレス抽出手段３３は、フェイル取得手段１１に記憶されているフェイルデータから未救済ビットフェイルのアドレスを抽出し（Ｓ００６）、組み合わせ演算手段３４は、フェイルアドレス抽出手段３３で抽出された未救済ビットフェイルのアドレスに基づいて未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理を行う（Ｓ００７）。
【００２３】
具体的には、ビットフェイル救済では、１つのフェイルアドレスに対し、演算条件に従って、救済可能な未使用スペアラインを特定する処理が繰り返し行われる。この時、組み合わせ演算手段３４は、より効率的な救済方法、すなわち、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める。例えば、１つの未使用スペアラインで救済できるフェイルが多いアドレスの特定や、より少ないスペアラインによるＲＰＡＳＳ判定等がある。
【００２４】
また、演算条件は、デバイスの特性、制約、リダンダンシ試験プログラムへのパラメータ等が含まれる。演算条件において、スペアラインはＳＬＧ（Spare Line Group）という論理条件で表され、このＳＬＧには救済対象の軸（Ｘ軸またはＹ軸）、スペアラインの本数、適用可能なセグメント、同時に救済可能なセグメント等の情報が含まれる。また、演算条件では、メモリデバイスをいくつかの論理ブロックとして表し、通常、論理ブロックは複数のセグメントと複数のＳＬＧで構成される。ここで、セグメントとは、メモリデバイス内のデータ記憶領域の単位を示す。
【００２５】
救済実行手段３５は、組み合わせ演算手段３４の演算結果に基づいて未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済を実行する（Ｓ００８）。ここでは、救済の演算結果を残しておくのみで、実際にＤＵＴ１００へのレーザ処理等は別の装置で行われる。
【００２６】
一例として、ビットフェイル救済の手順を図１３および図１４を用いて説明する。
図１３はセグメント内に残った未救済ビットフェイルとスペアラインの一例を示す説明図、図１４は図１３に示すセグメントのビットフェイル救済手順を示す説明図である。
【００２７】
図１３において、×印はセグメント内のラインフェイルを救済した後の未救済ビットフェイルの箇所を示す。また、この例においては、救済対象がＸ軸であるＳＬＧが２つ（ＸＳＬＧ１およびＸＳＬＧ２）、救済対象がＹ軸であるＳＬＧが１つ（ＹＳＬＧ）あり、それぞれのＳＬＧは４本のスペアラインが残っているものとする。
【００２８】
図１３に示すセグメントのフェイル救済手順を図１４を用いて説明する。まず、Ｘ軸の同一アドレスに５個のフェイルが発生しているが、ＹＳＬＧ１でこれを救済するためにはスペアラインが５本必要になるため、スペアラインが４本しかないＹＳＬＧ１での救済はできない。そのため、ＸＳＬＧ１のスペアラインを使用して救済する（手順Ａ）。
【００２９】
次に、Ｙ軸の同一アドレスに５個のフェイルが発生しているが、ＸＳＬＧ１またはＸＳＬＧ２でこれを救済するためには、１個のフェイルに対して１本のスペアラインが必要になり、スペアラインを５本使用してしまうため、効率が悪い。そのため、ＹＳＬＧ１のスペアラインを使用して救済する（手順Ｂ）。
【００３０】
次に、Ｘ軸の同一アドレスに３個のフェイルが発生しているが、ＹＳＬＧ１でこれを救済するためにはスペアラインが３本必要になる。一方、ＸＳＬＧ１で救済すると、スペアラインは１本で済むため、効率が良い。そのため、ＸＳＬＧ１のスペアラインを使用して救済する（手順Ｃ）。
【００３１】
次に、Ｙ軸の同一アドレスに３個のフェイルが発生しているが、ＸＳＬＧ１またはＸＳＬＧ２でこれを救済するためには、１個のフェイルに対して１本のスペアラインが必要になり、スペアラインを３本使用してしまうため、効率が悪い。そのため、ＹＳＬＧ１のスペアラインを使用して救済する（手順Ｄ）。
【００３２】
次に、Ｘ軸の同一アドレスに２個のフェイルが発生しているが、ＹＳＬＧ１でこれを救済するためにはスペアラインが２本必要になる。一方、ＸＳＬＧ１で救済すると、スペアラインは１本で済むため、効率が良い。そのため、ＸＳＬＧ１のスペアラインを使用して救済する（手順Ｅ）。
【００３３】
最後に、Ｙ軸の同一アドレスに２個のフェイルが発生しているが、ＸＳＬＧ１またはＸＳＬＧ２でこれを救済するためには、１個のフェイルに対して１本のスペアラインが必要になり、スペアラインを２本使用してしまうため、効率が悪い。そのため、ＹＳＬＧ１のスペアラインを使用して救済する（手順Ｆ）。
【００３４】
このように、ラインフェイルを救済した後に、残ったスペアラインを使用してビットフェイルを救済することにより、効率的にフェイルを救済することができる。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】特開２００８−０６５８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００３６】
しかし、図１１および図１２に示す従来例では、使用するスペアライン数を極力抑えて効率的にフェイルを救済するため、演算条件やフェイル発生パターンの組み合わせによっては、救済処理が複雑となり、処理時間が長くなるという問題があった。
【００３７】
そこで本発明の目的は、フェイル救済にかかる時間を短縮することが可能なメモリデバイスのフェイル救済方法およびリダンダンシ演算装置を実現することにある。
【課題を解決するための手段】
【００３８】
請求項１記載の発明は、
被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、前記記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、前記被試験対象メモリデバイスのフェイル救済をするメモリデバイスのフェイル救済方法において、
最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理を行い、同一軸の同一アドレス上に発生したラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済することを特徴とするものである。
請求項２記載の発明は、
被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、前記記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、前記被試験対象メモリデバイスのフェイル救済をするリダンダンシ演算装置において、
未使用スペアライン数を保持するスペアライン残数カウンタと、
未救済ビットフェイル数を保持するフェイル残数カウンタと、
前記被試験対象メモリデバイスのフェイルデータに基づいて同一軸の同一アドレス上に発生したラインフェイルを救済するラインフェイル救済処理手段と、
前記ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済するビットフェイル救済処理手段と
を有することを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
前記ビットフェイル救済処理手段は、
前記フェイル残数カウンタを参照して未救済ビットフェイルが残っていない場合には前記被試験対象メモリデバイスを良品と判定するフェイル残数判定手段と、
前記スペアライン残数カウンタを参照して未使用スペアラインが残っていない場合には前記被試験対象メモリデバイスを不良品と判定するスペアライン残数判定手段と、
未救済ビットフェイル数と未使用スペアライン数を比較して未使用スペアライン数が未救済ビットフェイル数以上あるか否かを判断するスペアライン救済判定手段と、
未救済ビットフェイルのアドレスを抽出するフェイルアドレス抽出手段と、
このフェイルアドレス抽出手段で抽出された未救済ビットフェイルのアドレスに基づいて前記組み合わせ演算処理を行う組み合わせ演算手段と、
前記スペアライン救済判定手段で未使用スペアライン数が未救済ビットフェイル数以上あると判断された場合には未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済し、前記スペアライン救済判定手段で未使用スペアライン数が未救済ビットフェイル数よりも少ないと判断された場合には前記組み合わせ演算手段の演算結果に基づいて前記未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する救済実行手段と
を有することを特徴とするものである。
請求項４記載の発明は、請求項３記載の発明において、
前記ビットフェイル救済処理手段は、
ビットフェイルの救済に前記スペアライン救済判定手段を使用するか否かの選択をする機能選択手段を有することを特徴とするものである。
請求項５記載の発明は、請求項３または４記載の発明において、
前記スペアライン救済判定手段は、
救済可能な全てのセグメント内の未救済ビットフェイル総数とスペアライングループの未使用スペアライン数を比較してスペアライングループの未使用スペアライン数が救済可能な全てのセグメント内の未救済ビットフェイル総数以上あるか否かを判断することを特徴とするものである。
【発明の効果】
【００３９】
本発明によれば、以下のような効果がある。
請求項１によれば、被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、被試験対象メモリデバイスのフェイル救済をするメモリデバイスのフェイル救済方法において、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理を行い、ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済することにより、ビットフェイル救済手順、すなわち、未救済ビットフェイルに未使用スペアラインを割り当てる演算処理を省略することができるので、フェイル救済にかかる時間を短縮することができる。
【００４０】
また、請求項２によれば、被試験対象メモリデバイスの記憶領域のフェイル箇所を示すフェイルデータに基づき、記憶領域のフェイル箇所に代替記憶領域となるスペアラインを割り当てるリダンダンシ演算を行い、被試験対象メモリデバイスのフェイル救済をするリダンダンシ演算装置において、未使用スペアライン数を保持するスペアライン残数カウンタと、未救済ビットフェイル数を保持するフェイル残数カウンタと、被試験対象メモリデバイスのフェイルデータに基づいて同一軸の同一アドレス上に発生したラインフェイルを救済するラインフェイル救済処理手段と、ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済するビットフェイル救済処理手段とを有することにより、ビットフェイル救済手順、すなわち、未救済ビットフェイルに未使用スペアラインを割り当てる演算処理を省略することができるので、フェイル救済にかかる時間を短縮することができる。
【００４１】
また、請求項４によれば、ビットフェイル救済処理手段がビットフェイルの救済にスペアライン救済判定手段を使用するか否かの選択をする機能選択手段を有することにより、容易に従来方式に戻すことができるので、従来方式と本発明の方式でリダンダンシ演算結果の検証がし易くなる。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体メモリ試験装置の一実施例を示した構成図である。
【図２】本発明のリダンダンシ演算装置の一実施例を示した構成図である。
【図３】図２のリダンダンシ演算装置の動作を示すフローチャートである。
【図４】セグメントのビットフェイル救済手順を示す説明図である。
【図５】セグメントのビットフェイル救済手順を示す説明図である。
【図６】従来方式（ａ）と本発明の方式（ｂ）での異なる救済結果を説明する説明図である。
【図７】本発明のリダンダンシ演算装置の他の実施例を示した構成図である。
【図８】図７のリダンダンシ演算装置の動作を示すフローチャートである。
【図９】ＳＬＧと救済可能なセグメントの関係を示す説明図である。
【図１０】従来の半導体メモリ試験装置の一例を示した構成図である。
【図１１】従来のリダンダンシ演算装置の一例を示した構成図である。
【図１２】従来のリダンダンシ演算装置の動作を示すフローチャートである。
【図１３】セグメント内に残った未救済ビットフェイルとスペアラインの一例を示す説明図である。
【図１４】図１３に示すセグメントのビットフェイル救済手順を示す説明図である。
【発明を実施するための形態】
【００４３】
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は本発明の半導体メモリ試験装置の一実施例を示した構成図である。ここで、図１０と同一のものは同一符号を付し、説明を省略する。  図１において、図１０に示す構成と異なる点は、リダンダンシ演算装置８の代わりにリダンダンシ演算装置９が設けられている点である。
【００４４】
図１において、半導体メモリ試験装置６１は、パターン発生部１、タイミング発生部２、波形生成部３、信号出力部４、比較部５、判定部６、フェイル記憶部７およびリダンダンシ演算装置９を有する。
【００４５】
リダンダンシ演算装置９は、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理を行い、ラインフェイルを救済した後に未救済ビットフェイル数と未使用スペアライン数とを比較し、未使用スペアライン数が未救済ビットフェイル数以上ある場合、最小限のスペアラインで可能な限り多くの未救済ビットフェイルを救済する組み合わせを求める組み合わせ演算処理をせずに未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する。
【００４６】
図２は、本発明のリダンダンシ演算装置の一実施例を示した構成図である。ここで、図１１と同一のものは同一符号を付し、説明を省略する。
【００４７】
図２において、ビットフェイル救済処理手段４０は、従来例の図１１に示すビットフェイル救済処理手段３０の構成に対し、スペアライン救済判定手段３６が増えている点、救済実行手段３５の代わりに救済実行手段３７が設けられている点が異なる。これにより、ビットフェイル救済処理手段４０は、フェイル残数判定手段３１、スペアライン残数判定手段３２、フェイルアドレス抽出手段３３、組み合わせ演算手段３４、スペアライン救済判定手段３６および救済実行手段３７を有する。
【００４８】
スペアライン救済判定手段３６は、（１）式に示すように、セグメント内の未救済ビットフェイル数とＳＬＧの未使用スペアライン数とを比較してＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あるか否かを判断する。
【００４９】
（ＳＬＧの未使用スペアライン数）≧（セグメント内の未救済フェイル数）    （１）
【００５０】
救済実行手段３７は、スペアライン救済判定手段３６で未使用スペアライン数が未救済ビットフェイル数以上あると判断された場合には未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済し、スペアライン救済判定手段３６で未使用スペアライン数が未救済ビットフェイル数以上ないと判断された場合には組み合わせ演算手段３４の演算結果に基づいて未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する。
【００５１】
このような装置の動作を図３を用いて説明する。
図３は図２のリダンダンシ演算装置の動作を示すフローチャートである。まず、フェイル取得手段１１は、フェイル記憶部７からフェイルデータを読み込む（Ｓ１０１）。そして、ラインフェイル救済処理手段２０は、読み込んだフェイルデータにフェイルがあるか否かを判断し、フェイルが無い場合には、”ＰＰＡＳＳ”としてＤＵＴ１００が良品と判断する（Ｓ１０２）。
【００５２】
一方、ラインフェイル救済処理手段２０は、読み込んだフェイルデータにフェイルがあるか否かを判断し、フェイルがある場合にはラインフェイル救済処理を行う（Ｓ１０２，Ｓ１０３）。この時、ラインフェイル救済処理手段２０は、ラインフェイルの救済に使用したスペアライン数をスペアライン残数カウンタ１２が保持している未使用スペアライン数から差し引いて、その値を新たにスペアライン残数カウンタ１２に書き込む。同様に、ラインフェイル救済処理手段２０は、ラインフェイルの救済で救済したフェイル数をフェイル残数カウンタ１３が保持している未救済フェイル数から差し引いて、その値を新たにフェイル残数カウンタ１３に書き込む。
【００５３】
ラインフェイルを救済した後に、フェイル残数判定手段３１は、フェイル残数カウンタ１３を参照して未救済ビットフェイルが存在するか否かを判断し、フェイルが無い場合には、”ＲＰＡＳＳ”としてＤＵＴが良品と判定する（Ｓ１０４）。
【００５４】
一方、フェイルが有る場合には、スペアライン残数判定手段３２は、スペアライン残数カウンタ１２を参照して未使用スペアラインが存在するか否かを判断する（Ｓ１０４，Ｓ１０５）。そして、スペアライン残数判定手段３２は、未使用スペアラインが無い場合には、”ＲＦＡＩＬ”としてＤＵＴが不良品と判定し（Ｓ１０５）、未使用スペアラインが有る場合には次のステップＳ１０９へ進む。
【００５５】
スペアライン救済判定手段３６は、フェイル残数カウンタ１３を参照してセグメント内の未救済ビットフェイル数を取得し、スペアライン残数カウンタ１２を参照してＳＬＧの未使用スペアライン数を取得する。そして、スペアライン救済判定手段３６は、セグメント内の未救済ビットフェイル数とＳＬＧの未使用スペアライン数とを比較してＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あるか否かを判断し、ＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ある場合には、救済実行手段３７へその旨を知らせる（Ｓ１０９）。
【００５６】
フェイルアドレス抽出手段３３は、フェイル取得手段１１に記憶されているフェイルデータから未救済ビットフェイルのアドレスを抽出し（Ｓ１０６）、組み合わせ演算手段３４は、フェイルアドレス抽出手段３３で抽出された未救済ビットフェイルのアドレスに基づいて未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理を行う（Ｓ１０７）。
【００５７】
具体的には、ビットフェイル救済では、１つのフェイルアドレスに対し、演算条件に従って、救済可能な未使用スペアラインを特定する処理が繰り返し行われる。この時、組み合わせ演算手段３４は、より効率的な救済方法を決定しようとする。効率的な救済方法には、例えば、１つの未使用スペアラインで救済できるフェイルの覆いアドレスの特定やより少ないスペアラインによるＲＰＡＳＳ判定等がある。
【００５８】
また、演算条件は、デバイスの特性、制約、リダンダンシ試験プログラムへのパラメータ等が含まれる。演算条件において、スペアラインはＳＬＧという論理条件で表され、このＳＬＧには救済対象の軸（Ｘ軸またはＹ軸）、スペアラインの本数、適用可能なセグメント、同時に救済可能なセグメント等の情報が含まれる。また、演算条件では、メモリデバイスをいくつかの論理ブロックとして表し、通常、論理ブロックは複数のセグメントと複数のＳＬＧで構成される。
【００５９】
救済実行手段３７は、スペアライン救済判定手段３６でＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あると判断された場合には、それぞれの未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する（Ｓ１１０）。一方、救済実行手段３７は、スペアライン救済判定手段３６でＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ないと判断された場合には、組み合わせ演算手段３４の演算結果に基づいて未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する（Ｓ１１０）。
【００６０】
一例として、ビットフェイル救済の手順を図４および図５を用いて説明する。
図４および図５はセグメントのビットフェイル救済手順を示す説明図である。
【００６１】
図４において、×印はセグメント内のラインフェイルを救済した後の未救済ビットフェイルの箇所を示す。また、この例においては、救済対象がＸ軸であるＳＬＧが２つ、救済対象がＹ軸であるＳＬＧが１つあり、それぞれのＳＬＧは４本のスペアラインが残っているものとする。
【００６２】
セグメントのビットフェイル救済手順を説明する。まず、Ｘ軸の同一アドレスに５個のフェイルが発生しているが、ＹＳＬＧ１でこれを救済するためにはスペアラインが５本必要になるため、スペアラインが４本しかないＹＳＬＧ１での救済はできない。そのため、ＸＳＬＧ１のスペアラインを使用して救済する（手順Ａ）。
【００６３】
次に、Ｙ軸の同一アドレスに５個のフェイルが発生しているが、ＸＳＬＧ１またはＸＳＬＧ２でこれを救済するためには、１個のフェイルに対して１本のスペアラインが必要になり、スペアラインを５本使用してしまうため、効率が悪い。そのため、ＹＳＬＧ１のスペアラインを使用して救済する（手順Ｂ）。
【００６４】
次に、Ｘ軸の同一アドレスに３個のフェイルが発生しているが、ＹＳＬＧ１でこれを救済するためにはスペアラインが３本必要になる。一方、ＸＳＬＧ１で救済すると、スペアラインは１本で済むため、効率が良い。そのため、ＸＳＬＧ１のスペアラインを使用して救済する（手順Ｃ）。
【００６５】
次に、Ｙ軸の同一アドレスに３個のフェイルが発生しているが、ＸＳＬＧ１またはＸＳＬＧ２でこれを救済するためには、１個のフェイルに対して１本のスペアラインが必要になり、スペアラインを３本使用してしまうため、効率が悪い。そのため、ＹＳＬＧ１のスペアラインを使用して救済する（手順Ｄ）。
【００６６】
この時点で、セグメントに残っているビットフェイル数は４個となり、ＸＳＬＧ２の未使用スペアライン数は４個であるため、（１）式の条件が成立する。図５に示すように、４個の未救済ビットフェイルをＸＳＬＧ２の未使用スペアライン３本を使用して救済する（手順Ｅ）。
【００６７】
このように、スペアライン救済判定手段３６が、セグメント内の未救済ビットフェイル数とＳＬＧの未使用スペアライン数とを比較してＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あるか否かを判断する。そして、ＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ある場合に、救済実行手段３７が、それぞれの未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済することにより、ビットフェイル救済手順、すなわち、未救済ビットフェイルに未使用スペアラインを割り当てる演算処理を省略することができるので、フェイル救済にかかる時間を短縮することができる。
【００６８】
［第２の実施例］
第１の実施例に示した本発明の方式でビットフェイル救済を行った場合には、従来方式でのビットフェイル救済結果とは異なる結果が得られる。図６に示すように、ビットフェイルがＸＳＬＧで救済されるか、または、ＹＳＬＧで救済されるかは従来方式とかなり異なる結果となる。図６は、従来方式（ａ）と本発明の方式（ｂ）での異なる救済結果を説明する説明図である。
【００６９】
図６の例では、セグメント内に発生した６個のビットフェイルを救済する場合を示しており、ＸＳＬＧ１およびＹＳＬＧ１はそれぞれ４本のスペアラインを持っているものとする。このような場合、従来方式（ａ）では、ＸＳＬＧ１のスペアライン４本を用いて４個のビットフェイルを救済した（手順Ａ〜Ｄ）後、ＹＳＬＧ１のスペアライン２本を用いて残り２個のビットフェイルを救済する（手順Ｅ〜Ｆ）。
【００７０】
一方、本発明の方式（ｂ）では、ＸＳＬＧ１のスペアライン２本を用いて２個のビットフェイルを救済した（手順Ａ〜Ｂ）後、未救済ビットフェイルが４個となり、ＹＳＬＧ１の未使用スペアラインが４本となるので、ＹＳＬＧ１のスペアライン４本を用いて残り４個のビットフェイルを救済する（手順Ｃ）。
【００７１】
半導体メモリ試験装置のユーザの中には、従来方式と本発明の方式で救済結果を比較してリダンダンシ演算の検証を行いたい場合がある。そのような時に、図７に示す第２の実施例が有効となる。
【００７２】
図７は、本発明のリダンダンシ演算装置の他の実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し、説明を省略する。
【００７３】
図７において、図２に示す構成と異なる点は、新たに機能選択手段３８が増えていることとである。これにより、ビットフェイル救済処理手段５０は、フェイル残数判定手段３１、スペアライン残数判定手段３２、フェイルアドレス抽出手段３３、組み合わせ演算手段３４、スペアライン救済判定手段３６、救済実行手段３７および機能選択手段３８を有する。
【００７４】
機能選択手段３８は、予め設定された設定値に基づいてビットフェイルの救済にスペアライン救済判定手段３６を使用するか否かの選択をする。すなわち、ビットフェイルの救済にスペアライン救済判定手段３６を使用しないとした場合は、従来と同じようにビットフェイルの救済をすることになる。
【００７５】
このような装置の動作を図８を用いて説明する。
図８は図７のリダンダンシ演算装置の動作を示すフローチャートである。図８に示すフローチャートにおいて、図３に示すフローチャートと異なる点は、ステップＳ０１１が増えていることである。
【００７６】
ステップＳ２０１〜ステップＳ２０５までの動作は図３に示すフローチャートのステップＳ１０１〜ステップＳ１０５までと同じため、説明を省略する。ステップＳ２０５で未使用スペアラインが残っていると判断されると、ステップＳ２１１に進む。機能選択手段３８は、予め設定された設定値に基づいてビットフェイルの救済にスペアライン救済判定手段３６を使用するか否かの選択をする（Ｓ２１１）。
【００７７】
機能選択手段３８でスペアライン救済判定手段３６を使用すると選択された場合、スペアライン救済判定手段３６は、フェイル残数カウンタ１３を参照してセグメント内の未救済ビットフェイル数を取得し、スペアライン残数カウンタ１２を参照してＳＬＧの未使用スペアライン数を取得する。
【００７８】
そして、スペアライン救済判定手段３６は、セグメント内の未救済ビットフェイル数とＳＬＧの未使用スペアライン数とを比較してＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あるか否かを判断し、ＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ある場合には、救済実行手段３７へその旨を知らせる（Ｓ２０９）。
【００７９】
機能選択手段３８でスペアライン救済判定手段３６を使用しないと選択された場合またはスペアライン救済判定手段３６でＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ないと判断された場合、フェイルアドレス抽出手段３３は、フェイル取得手段１１に記憶されているフェイルデータから未救済ビットフェイルのアドレスを抽出する（Ｓ２０６）。
【００８０】
組み合わせ演算手段３４は、フェイルアドレス抽出手段３３で抽出された未救済ビットフェイルのアドレスに基づいて未救済ビットフェイルに未使用スペアラインを特定するための組み合わせ演算処理を行う（Ｓ２０７）。
【００８１】
救済実行手段３７は、スペアライン救済判定手段３６でＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上あると判断された場合には、それぞれの未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する（Ｓ２１０）。
【００８２】
一方、救済実行手段３７は、機能選択手段３８でスペアライン救済判定手段３６を使用しないと選択された場合またはスペアライン救済判定手段３６でＳＬＧの未使用スペアライン数がセグメント内の未救済ビットフェイル数以上ないと判断された場合には、組み合わせ演算手段３４の演算結果に基づいて未救済ビットフェイルに未使用スペアラインを割り当ててビットフェイルを救済する（Ｓ２１０）。
【００８３】
このように、機能選択手段３８で予め設定された設定値に基づいてビットフェイルの救済にスペアライン救済判定手段３６を使用するか否かの選択をすることにより、容易に従来方式に戻すことができるので、従来方式と本発明の方式でリダンダンシ演算結果の検証がし易くなる。
【００８４】
例えば、従来方式と本発明の方式でリダンダンシ演算にかかる時間がどれだけ短縮されているか等の検証をする際にも、容易に従来方式と本発明の方式を切り替えることができるので、検証がし易くなる。
【００８５】
また、半導体メモリ試験装置のユーザの中には、メモリデバイスの品質維持等の問題から従来方式にてリダンダンシ演算を行いたいという要望もあると推測される。このような場合にも、容易に従来方式と本発明の方式を切り替えることができるので、ユーザの要望にすぐに対応することができる。
【００８６】
［第３の実施例］
実際のビットフェイル救済処理においては、１つのスペアラインで複数のセグメントに発生しているフェイルを救済することが可能な場合がある。一例として、図９を用いて説明する。図９は、ＳＬＧと救済可能なセグメントの関係を示す説明図である。
【００８７】
図９に示すように、セグメントはセグメント１〜セグメント６まであり、ＳＬＧはＸ軸に発生したフェイル救済用にＸＳＬＧ１およびＸＳＬＧ２、Ｙ軸に発生したフェイル救済用にＹＳＬＧ１がそれぞれ用意されている。
【００８８】
ＸＳＬＧ１の救済範囲はセグメント３のみであり、ＸＳＬＧ２の救済範囲はセグメント４〜セグメント６で、その中から１つのセグメントを救済できる。また、ＹＳＬＧ１の救済範囲はセグメント１〜セグメント６の全てのセグメントで、セグメント１〜セグメント３またはセグメント４〜セグメント６を同時に救済できる。
【００８９】
このように、１つのスペアラインで複数のセグメントに発生しているフェイルを救済することが可能な場合には、スペアライン救済判定手段３６は、（２）式に示すように、救済可能な全てのセグメント内の未救済ビットフェイル総数とＳＬＧの未使用スペアライン数とを比較してＳＬＧの未使用スペアライン数が救済可能な全てのセグメント内の未救済ビットフェイル総数以上あるか否かを判断する。
【００９０】
（ＳＬＧの未使用スペアライン数）≧（救済可能な全てのセグメント内の未救済ビットフェイル総数）    （２）
【符号の説明】
【００９１】
１１  フェイル取得手段
１２  スペアライン残数カウンタ
１３  フェイル残数カウンタ
２０  ラインフェイル救済処理手段
３１  フェイル残数判定手段
３２  スペアライン残数判定手段
３３  フェイルアドレス抽出手段
３４  組み合わせ演算手段
３６  スペアライン救済判定手段
３７  救済実行手段
３８  機能選択手段
４０，５０  ビットフェイル救済処理手段
【図１】
2011108310.tif 000003
【図２】
2011108310.tif 000004
【図３】
2011108310.tif 000005
【図４】
2011108310.tif 000006
【図５】
2011108310.tif 000007
【図６】
2011108310.tif 000008
【図７】
2011108310.tif 000009
【図８】
2011108310.tif 000010
【図９】
2011108310.tif 000011
【図１０】
2011108310.tif 000012
【図１１】
2011108310.tif 000013
【図１２】
2011108310.tif 000014
【図１３】
2011108310.tif 000015
【図１４】
2011108310.tif 000016