(57)【要約】【課題】画素ブロックにおける最初に読み出される画素の信号とその画素ブロックにおける他の画素から読み出される信号とのばらつきを、低減する。【解決手段】垂直走査回路は、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１，ＴＸ２を互いに異なるタイミングで順次オンさせる。垂直走査回路は、各転送トランジスタＴＸ１，ＴＸ２のオン期間の前の所定期間（期間ｔ２−ｔ３及び期間ｔ５−ｔ６）にｎ行目のリセットトランジスタＲＥＳをオンさせる。ｎ行目の画素ブロックの転送トランジスタＴＸ１，ＴＸ２のうち最初にオンされる転送トランジスタＴＸ１のオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ２−ｔ３の長さは、ｎ行目の画素ブロック２０の他の転送トランジスタＴＸ２のオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ５−ｔ６の長さと同一のＴにされる。【選択図】図３
2011023917.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部と、
前記複数の光電変換部に対して共通に設けられ転送された電荷を電圧に変換する電荷電圧変換部と、
前記複数の光電変換部に対応して設けられ前記複数の光電変換部から前記電荷電圧変換部に電荷を転送する転送スイッチと、
前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、
前記電荷電圧変換部の電位をリセットするリセットスイッチと、
前記電荷電圧変換部に対応して設けられた転送スイッチを互いに異なるタイミングで順次オンさせ、前記各転送スイッチのオン期間の前に前記リセットスイッチをオンさせ、最初にオンされる前記リセットスイッチのオン期間の長さを、他の前記リセットスイッチのオン期間の長さの１．５倍以下にする制御部と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記最初にオンされる前記リセットスイッチのオン期間の長さは、他の前記リセットスイッチのオン期間の長さの１倍以上であることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記最初にオンされる前記リセットスイッチのオン期間の長さは、他の前記リセットスイッチのオン期間の長さと同一であることを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記電荷電圧変換部に対応して設けられた転送スイッチのいずれについても、当該転送スイッチのオン期間の開始時と、当該転送スイッチのオン期間の直前の前記リセットスイッチのオン期間の終了時との間の時間間隔は、互いに同一であることを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
前記各転送スイッチのオン期間の直前の前記リセットスイッチのオン期間以外の期間は、前記リセットスイッチはオフに維持されることを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
【請求項６】
前記リセットスイッチのオンオフは、一定の周期及びデューティで繰り返すことを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
【請求項７】
前記最初にオンされる転送スイッチのオン期間の直前の前記リセットスイッチのオン期間以前の期間は、前記最初にオンされる転送スイッチのオン期間の直前の前記リセットスイッチのオン期間の直前の前記リセットスイッチのオフ期間と、それ以前の前記リセットスイッチのオン期間とからなることを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
【請求項８】
複数の光電変換部と、
前記複数の光電変換部に対して共通に設けられ転送された電荷を電圧に変換する電荷電圧変換部と、
前記複数の光電変換部に対応して設けられ前記複数の光電変換部から前記電荷電圧変換部に電荷を転送する転送スイッチと、
前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、
前記電荷電圧変換部の電位をリセットするリセットスイッチと、
前記電荷電圧変換部に対応して設けられた転送スイッチを互いに異なるタイミングで順次オンさせ、前記各転送スイッチのオン期間の前の前記電荷電圧変換部の前記電荷電圧変換部のリセット状態が同一になるように前記リセットスイッチを制御する制御部と、
を備えたことを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものである。
【背景技術】
【０００２】
下記特許文献１に開示された固体撮像素子では、所定数の画素毎に画素ブロックをなし、画素ブロック毎に、当該画素ブロックに属する前記所定数の画素が、１組の電荷電圧変換部、増幅トランジスタ、リセットトランジスタ及び選択トランジスタを共有している。このため、１画素当たりのトランジスタ数を削減することができ、開口率を大きくすることができる。開口率が大きいと、多くの電荷を扱うこととなり、ＳＮ比が良くなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−４６５９６号公報の図１及び図３等
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の固体撮像素子では、全画素から独立して信号を出力させる場合、均一光を照射した場合であっても、画素ブロックにおける最初に読み出される画素の信号と、その画素ブロックにおける他の画素から読み出される信号とがばらついてしまい、画質が低下していた。
【０００５】
本発明は、このような事情に鑑みてなされたもので、画素ブロックにおける最初に読み出される画素の信号と、その画素ブロックにおける他の画素から読み出される信号との間のばらつきを低減することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、複数の光電変換部と、前記複数の光電変換部に対して共通に設けられ転送された電荷を電圧に変換する電荷電圧変換部と、前記複数の光電変換部に対応して設けられ前記複数の光電変換部から前記電荷電圧変換部に電荷を転送する転送スイッチと、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、前記電荷電圧変換部の電位をリセットするリセットスイッチと、前記電荷電圧変換部に対応して設けられた転送スイッチを互いに異なるタイミングで順次オンさせ、前記各転送スイッチのオン期間の前に前記リセットスイッチをオンさせ、最初にオンされる前記リセットスイッチのオン期間の長さを、他の前記リセットスイッチのオン期間の長さの１．５以下にする制御部と、を備えたものである。前記複数の画素は、所定方向に順次並んでいてもよい。
【０００７】
第２の態様による固体撮像素子は、前記第１の態様において、前記最初にオンされる前記リセットスイッチのオン期間の長さは、他の前記リセットスイッチのオン期間の長さの１倍以上であるものである。
【０００８】
第３の態様による固体撮像素子は、前記第１の態様において、前記最初にオンされる前記リセットスイッチのオン期間の長さは、他の前記リセットスイッチのオン期間の長さと同一であるものである。
【０００９】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記電荷電圧変換部に対応して設けられた転送スイッチのいずれについても、当該転送スイッチのオン期間の開始時と、当該転送スイッチのオン期間の直前の前記リセットスイッチのオン期間の終了時との間の時間間隔は、互いに同一であるものである。
【００１０】
第５の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記各転送スイッチのオン期間の直前の前記リセットスイッチのオン期間以外の期間は、前記リセットスイッチはオフに維持されるものである。
【００１１】
第６の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記リセットスイッチのオンオフは、一定の周期及びデューティで繰り返すものである。
【００１２】
第７の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記最初にオンされる転送スイッチのオン期間の直前の前記リセットスイッチのオン期間以前の期間は、前記最初にオンされる転送スイッチのオン期間の直前の前記リセットスイッチのオン期間の直前の前記リセットスイッチのオフ期間と、それ以前の前記リセットスイッチのオン期間とからなるものである。
【００１３】
第８の態様による固体撮像素子は、複数の光電変換部と、前記複数の光電変換部に対して共通に設けられ転送された電荷を電圧に変換する電荷電圧変換部と、前記複数の光電変換部に対応して設けられ前記複数の光電変換部から前記電荷電圧変換部に電荷を転送する転送スイッチと、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、前記電荷電圧変換部の電位をリセットするリセットスイッチと、前記電荷電圧変換部に対応して設けられた転送スイッチを互いに異なるタイミングで順次オンさせ、前記各転送スイッチのオン期間の前の前記電荷電圧変換部の前記電荷電圧変換部のリセット状態が同一になるように前記リセットスイッチを制御する制御部と、を備えたものである。
【発明の効果】
【００１４】
本発明によれば、画素ブロックにおける最初に読み出される画素の信号と、その画素ブロックにおける他の画素から読み出される信号との間のばらつきを低減することができる固体撮像素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図２】図１に示す固体撮像素子の画素ブロックを示す回路図である。
【図３】本発明の第１の実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートである。
【図４】比較例による固体撮像素子の読み出し動作を示すタイミングチャートである。
【図５】フローティングディフュージョンの電圧と垂直信号線の電圧との関係を模式的に示す図である。
【図６】本発明の第２の実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートである。
【図７】本発明の第３の実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００１７】
［第１の実施の形態］
図１は、本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。図２は、図１に示す固体撮像素子の画素ブロック２０を示す回路図である。本実施の形態による固体撮像素子は、ＣＭＯＳ型固体撮像素子として形成されている。
【００１８】
本実施の形態による固体撮像素子は、図１に示すように、２次元状に配置された複数の画素１（図１では、４×４×２個の画素１（４×４個の画素ブロック２０）のみを示す。）と、垂直走査回路２と、水平走査回路３と、これらと接続されている駆動信号線１１〜１５と、画素１の各列ごとに設けられ各列ごとの画素１の出力が供給される垂直信号線４と、各垂直信号線４に接続された定電流源５及びカラムアンプ６と、トランジスタからなるスイッチ７と、カラムアンプ６から出力される信号をスイッチ７を介して受け取る水平信号線８と、出力アンプ９とを備えている。
【００１９】
なお、本実施の形態では、相関二重サンプリング回路（ＣＤＳ回路）は、この固体撮像素子の外部に設けられ、信号が出力アンプ９を介して外部に出力された後に相関二重サンプリング処理が行われるようになっている。もっとも、ＣＤＳ回路を固体撮像素子に搭載してもよいことは、言うまでもない。この場合、当該ＣＤＳ回路をカラムアンプ６を用いた構成とすることも可能である。
【００２０】
本実施の形態では、各画素１は、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する転送スイッチとしての転送トランジスタＴＸとを有している。
【００２１】
なお、図面では、後述の画素ブロック２０のうち図１及び図２中上側の画素の符号を１−１とし、図１及び図２中下側の画素の符号を１−２として、両者を区別しているが、両者を区別しないで説明するときには両者に符号１を付して説明する場合がある。また、図面では、画素１−１のフォトダイオードの符号をＰＤ１とし、画素１−２のフォトダイオードの符号をＰＤ２として、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＤを付して説明する場合がある。同様に、画素１−１の転送トランジスタの符号をＴＸ１とし、画素１−２の転送トランジスタの符号をＴＸ２として、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＴＸを付して説明する場合がある。
【００２２】
本実施の形態では、前記複数の画素１は、フォトダイオードＰＤが列方向に順次並んだ２個の画素１毎に画素ブロック２０をなしている。図２に示すように、各画素ブロック２０毎に、当該画素ブロック２０に属する２個の画素１（１−１，１−２）が、１組のフローティングディフュージョンＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している。フローティングディフュージョンＦＤは、転送されてきた電荷を電圧に変換する電荷電圧変換部を構成している。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤの電位に応じた信号を出力する増幅部を構成している。リセットトランジスタＲＥＳは、フローティングディフュージョンＦＤの電位をリセットするリセットスイッチを構成している。選択トランジスタＳＥＬは、当該画素１を選択するための選択部を構成している。フォトダイオードＰＤ及び転送トランジスタＴＸは、２個の画素１（１−１，１−２）で共有されることなく、画素１毎に設けられている。図１及び図２では、ｎは画素ブロック２０の行を示している。例えば、１行目の画素１と２行目の画素１とにより１行目の画素ブロック２０が構成され、３行目の画素１と４行目の画素１とにより２行目の画素ブロック２０が構成されている。
【００２３】
転送トランジスタＴＸのゲートは、画素行毎に、垂直走査回路２からの転送トランジスタＴＸを制御する駆動信号φＴＸを転送トランジスタＴＸに供給する制御線１２，１４に、接続されている。ただし、この駆動信号φＴＸには、制御線１２を介して各画素ブロック行の上側の転送トランジスタＴＸ１に供給される駆動信号φＴＸ１と、制御線１４を介して各画素ブロック行の下側の転送トランジスタＴＸ２に供給される駆動信号φＴＸ２とがある。
【００２４】
リセットトランジスタＲＥＳのゲートは、画素ブロック行毎に、垂直走査回路２からのリセットトランジスタＲＥＳを制御する駆動信号φＲＳＴをリセットトランジスタＲＥＳに供給する制御線１１に、接続されている。選択トランジスタＳＥＬのゲートは、画素ブロック行毎に、垂直走査回路２からの選択トランジスタＳＥＬを制御する駆動信号φＳＥＬを選択トランジスタＳＥＬに供給する制御線１３に、接続されている。
【００２５】
フォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、転送パルス（駆動信号）φＴＸのハイレベル期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＥＳは、リセットパルス（駆動信号）φＲＳＴのハイレベル期間にオンし、フローティングディフュージョンＦＤをリセットする。
【００２６】
増幅トランジスタＡＭＰは、そのドレインが電源電圧Ｖｄｄに接続され、そのゲートがフローティングディフュージョンＦＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続され、定電流源５を負荷とするソースフォロア回路を構成している。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線４に読み出し電流を出力する。選択トランジスタＳＥＬは、選択パルス（駆動信号）φＳＥＬのハイレベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線４に接続する。
【００２７】
なお、本実施の形態では、画素１のトランジスタＡＭＰ，ＴＸ（ＴＸ１，ＴＸ２），ＲＥＳ，ＳＥＬは、全てｎＭＯＳトランジスタである。図２において、Ｖｄｄは電源電圧である。
【００２８】
垂直走査回路２は、画素ブロック２０の行毎に、選択パルスφＳＥＬ、リセットパルスφＲＳＴ及び転送パルスφＴＸ（φＴＸ１，φＴＸ２）をそれぞれ出力する制御部を構成している。また、水平走査回路３は、スイッチ７を制御する駆動信号φＨ１〜φＨ４を出力する。
【００２９】
図３は、本実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートである。図３には、垂直走査回路２から供給される駆動信号φＳＥＬ，φＴＸ１，φＴＸ２，φＲＳＴのみならず、それにより生ずるフローティングディフュージョンＦＤの電圧値（増幅トランジスタＡＭＰのゲート電位）も併せて模式的に記載している。なお、（ｎ）はｎ行目の画素ブロック２０の信号であることを示している。
【００３０】
本実施の形態では、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素１のフォトダイオードＰＤの電荷蓄積層に電荷が蓄積された後、画素ブロック２０の１行ずつ順次選択され、画素ブロック２０の各１行について順次同じ動作が行われていく。図３は、ｎ行目の画素ブロック２０が選択された場合の動作を示している。
【００３１】
図３において、ｔ０はこの一連の動作の開始時点を示している。図３に示す例では、時点ｔ０において、ｎ行目のフローティングディフュージョンＦＤの電圧（以下、「ＦＤ（ｎ）電圧」という。）はレベルＳＩＧになっているものとしている。ここでは、前記露光期間において、各画素１のフォトダイオードＰＤに、飽和していないが電荷量の大きい信号電荷がそれぞれ同じ量で蓄積されたものとして、ＦＤ（ｎ）電圧を記載している。
【００３２】
期間ｔ１−ｔ８（時点ｔ１から時点ｔ８までの期間）において、ｎ行目の画素ブロック２０が選択され、ｎ行目の選択パルスφＳＥＬ（ｎ）がハイレベルに変化し、ｎ行目の選択トランジスタＳＥＬがオンし、ｎ行目の増幅トランジスタＡＭＰのソースが垂直信号線４に接続される。
【００３３】
時点ｔ１後の時点ｔ２からの期間ｔ２−ｔ３は、ｎ行目の画素ブロック２０の画素１−１の読み出し準備のためのリセット期間である。期間ｔ２−ｔ３において、ｎ行目のリセットパルスφＲＳＴ（ｎ）がハイレベルに変化し、リセットトランジスタＲＥＳがオンする。これにより、ＦＤ（ｎ）電圧は、時点ｔ２から立ち上がっていき、時点ｔ３ではリセットレベルＲＳＴとなる。時点ｔ３で、リセットトランジスタＲＥＳがオフすると、ＦＤ（ｎ）電圧は、ノイズ成分に応じたいわゆるダークレベルＤＡＲＫとなる。期間ｔ３−ｔ４中の所定期間でφＨ１〜φＨ４による水平走査が行われ、ｎ行目の画素ブロック２０の各画素１−１のダークレベルが外部に出力される。時点ｔ４から所定期間だけ、ｎ行目の転送パルスφＴＸ１（ｎ）がハイレベルに変化し、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１がオンするこれにより、ｎ行目の画素ブロック２０の画素１−１のフォトダイオードＰＤ１で光電変換され蓄積されていた信号電荷が、ｎ行目のフローティングディフュージョンＦＤに転送される。その結果、ＦＤ（ｎ）電圧は、時点ｔ４から立ち下がっていき、ダークレベルＤＡＲＫから信号電荷に応じた分だけ下がったいわゆる信号レベルＳＩＧとなる。その後、期間ｔ４−ｔ５中の所定期間でφＨ１〜φＨ４による水平走査が行われ、ｎ行目の画素ブロック２０の各画素１−１の信号レベルが外部に出力される。なお、前述したように、外部において、信号レベルとダークレベルとの差分をとる相関二重サンプリング処理が行われる。
【００３４】
そして、ｎ行目の画素ブロック２０の画素１−１について期間ｔ２−ｔ３、期間ｔ３−ｔ４、期間ｔ４−ｔ５においてそれぞれ行われた動作と同様の動作が、ｎ行目の画素ブロック２０の画素１−２について期間ｔ５−ｔ６、期間ｔ６−ｔ７、期間ｔ７−ｔ８においてそれぞれ行われる。これらの対応する期間同士は、同じ長さとなっている。例えば、画素１−１に関するリセット期間ｔ２−ｔ３と、画素１−２に関するリセット期間ｔ５−ｔ６とは、同じ長さＴとなっている。本実施の形態では、期間ｔ２−ｔ３及び期間ｔ５−ｔ６においてのみｎ行目のφＲＳＴ（ｎ）がハイレベルにされてｎ行目のリセットトランジスタＲＥＳがオンし、その他の期間においては常に、ｎ行目のφＲＳＴ（ｎ）がローレベルにされてｎ行目のリセットトランジスタＲＥＳがオフしている。
【００３５】
以上の説明からわかるように、本実施の形態では、垂直走査回路２は、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１，ＴＸ２を互いに異なるタイミングで順次オンさせるように、それらの転送トランジスタＴＸ１，ＴＸ２を制御している。また、垂直走査回路２は、各転送トランジスタＴＸ１，ＴＸ２のオン期間の前の所定期間（期間ｔ２−ｔ３及び期間ｔ５−ｔ６）にｎ行目のリセットトランジスタＲＥＳをオンさせるように、そのリセットトランジスタＲＥＳを制御している。そして、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１，ＴＸ２のうち最初にオンされる転送トランジスタＴＸ１のオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ２−ｔ３の長さは、ｎ行目の画素ブロック２０の他の転送トランジスタＴＸ２のオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ５−ｔ６の長さと同一のＴにされている。さらに、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１のオン期間の開始時点ｔ４と、そのオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ２−ｔ３の終了時点ｔ３との間の時間間隔（期間ｔ３−ｔ４の長さ）は、ｎ行目の画素ブロック２０の転送トランジスタＴＸ２のオン期間の開始時点ｔ７と、そのオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ５−ｔ６の終了時点ｔ６との間の時間間隔（期間ｔ６−ｔ７の長さ）と同一にされている。さらにまた、ｎ行目の画素ブロック２０の各転送トランジスタＴＸ１，ＴＸ２のオン期間の直前のオン期間（期間ｔ２−ｔ３及び期間ｔ５−ｔ６）以外の期間は、ｎ行目のリセットトランジスタＲＥＳはオフに維持されている。以上の点は、他の行の画素ブロック２０についても同様である。
【００３６】
本実施の形態によれば、画素ブロック２０におけるすべての行のリセット期間の長さは、同一となる。これにより、フローティングディフュージョンＦＤのリセットの状態がほぼ同一とされるので、画素ブロック２０おける最初に読み出される画素１−１の画素の信号と、その画素ブロック２０における他の画素１−２から読み出される画素の信号との間のばらつきが低減される。以下、この点を比較例と比較しつつ説明する。
【００３７】
図４は、比較例による固体撮像素子の読み出し動作を示すタイミングチャートであり、図３に対応している。この比較例は、従来技術に相当している。この比較例が本実施の形態と異なる所は、期間ｔ０−ｔ２及び時点ｔ８以降の期間がｎ行目のリセットトランジスタＲＥＳのオン期間（リセット期間）に変更されて、ｎ行目の転送トランジスタＴＸ１のオン時を含むその前後の期間ｔ３−ｔ５とｎ行目の転送トランジスタＴＸ２のオン時を含むその前後の期間ｔ６−ｔ８を除く他の全ての期間が、ｎ行目のリセットトランジスタＲＥＳのオン期間（リセット期間）にされている点のみである。これに伴い、この比較例におけるＦＤ（ｎ）電圧は、本実施の形態におけるＦＤ（ｎ）電圧と異なることとなる。
【００３８】
この比較例では、期間ｔ０−ｔ２がｎ行目のリセットトランジスタＲＥＳのオン期間に変更されているので、ｎ行目の画素ブロック２０の画素１−１に関するリセット期間は期間ｔ０−ｔ３となり、その長さＴ’は、ｎ行目の画素ブロック２０の画素１−２に関するリセット期間ｔ５−ｔ６の長さはＴに比べて、大幅に長くなる。他の画素ブロック２０の行についても同様である。最初に選択される１行目の画素ブロック２０に着目し、種々の条件を勘案しても、長さＴ’は長さＴの１．５倍を下回ることはない。
【００３９】
この比較例では、Ｔ’≫Ｔであるので、最初に読み出される画素１−１のリセットは他の画素１−２のリセットに比べてより完全に行われる。このため、ＦＤ（ｎ）電圧の画素１−２に関するリセットレベルＲＳＴ２は、ＦＤ（ｎ）電圧の画素１−１に関するリセットレベルＲＳＴ１よりも低くなる。画素１−１に関するダークレベルＤＡＲＫ１及び信号レベルＳＩＧ１はリセットレベルＲＳＴ１を基準にして定まり、画素１−２に関するダークレベルＤＡＲＫ２及び信号レベルＳＩＧ２はリセットレベルＲＳＴ２を基準にして定まる。したがって、均一光が照射されて図４中のＷ１＝ＳＩＧ１−ＤＡＲＫ１とＷ２＝ＳＩＧ２−ＤＡＲＫ２が等しくても、リセットレベルＲＳＴ１とリセットレベルＲＳＴ２との差の分だけ、ダークレベルＤＡＲＫ１とダークレベルＤＡＲＫ２とは異なるとともに、信号レベルＳＩＧ１と信号レベルＳＩＧ２とは異なる。
【００４０】
ＦＤ電圧は、画素ブロック２０の増幅トランジスタＡＭＰのゲート電圧である。選択トランジスタＳＥＬがオンし、増幅トランジスタＡＭＰのソースが垂直信号線４に接続されていれば、増幅トランジスタＡＭＰの増幅特性に従った増幅作用を受けた電圧が垂直信号線４に現れる。図５は、選択トランジスタＳＥＬがオンした状態におけるＦＤ電圧と垂直信号線電圧との関係を模式的に示す図である。増幅トランジスタＡＭＰが理想的な完全な線形特性を持っていないことを反映して、ＦＤ電圧と垂直信号線電圧との関係は、完全な線形関係ではなく非線形性を有している。
【００４１】
図５に示すように、ＦＤ電圧の前述したレベルＤＡＲＫ１，ＤＡＲＫ２，ＳＩＧ１，ＳＩＧ２にそれぞれ対応して、垂直信号線電圧のレベルＤＡＲＫ１’，ＤＡＲＫ２’，ＳＩＧ１’，ＳＩＧ２’が得られる。図５から、Ｗ１＝Ｗ２であるにも拘わらず、前述した非線形性の影響を受けてＷ１’≠Ｗ２’となってしまうことが理解できる。ただし、Ｗ１’＝ＳＩＧ１’−ＤＡＲＫ１’、Ｗ２’＝ＳＩＧ２’−ＤＡＲＫ２’である。前記比較例では、これに起因して、画素ブロック２０における最初に読み出される画素１−１の信号と、その画素ブロック２０における他の画素１−２から読み出される信号とがばらつくのである。
【００４２】
これに対し、本実施の形態では、図３に示すように、画素１−１に関するリセット期間の長さも画素１−２に関するリセット期間の長さも同じ長さＴとされているので、両画素１−１，１−２に関するリセットレベルは両方とも同じレベルＲＳＴになる。したがって、両画素１−１，１−２に関するダークレベルは両方とも同じレベルＤＡＲＫになるとともに、両画素１−１，１−２に関する信号レベルは両方とも同じレベルＳＩＧになる。このため、本実施の形態によれば、前述した非線形性の影響を受けずに、Ｗ１＝Ｗ２であることに対応してＷ１’＝Ｗ２’となる。よって、本実施の形態によれば、前述したばらつきが低減されるのである。
【００４３】
前述したばらつきをより低減するためには、本実施の形態のように画素１−１に関するリセット期間の長さと画素１−２に関するリセット期間の長さを同一のＴにすることが最も好ましい。しかしながら、前述したように長さＴ’は長さＴの１．５倍を下回ることがないので、本発明では、画素１−１に関するリセット期間の長さを画素１−１に関するリセット期間の長さの１．５倍以下にしてもよい。そうすればある程度ばらつき低減効果は得られる。しかしながら、前記１．５倍以下に代えて、１．３倍以下にすることがより好ましく、１．２倍以下にすることがより一層好ましく、１．１倍以下にすることが更に好ましい。また、このような倍率は、０．８以上であることが好ましく、０．９以上であることがより好ましく、１以上であることがより一層好ましい。これらの点は、後述する各実施の形態についても同様である。
【００４４】
また、本実施の形態では、前述したように期間ｔ３−ｔ４の長さが期間ｔ６−ｔ７の長さと同一にされているので、画素１−１に関するリセット状態と画素１−２に関するリセット状態とがより同じ状態に近づく。したがって、この点からも、前述したばらつきがより低減される。もっとも、本発明では、期間ｔ３−ｔ４の長さと期間ｔ６−ｔ７の長さとは、必ずしも同一ではなくてもよい。
【００４５】
［第２の実施の形態］
図６は、本発明の第２の実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートであり、図３に対応している。
【００４６】
本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、垂直走査回路２が出力するリセットパルスφＲＳＴが異なる点のみである。前記第１の実施の形態では、期間ｔ０−ｔ２及び時点ｔ８以降の期間については、φＲＳＴ（ｎ）がローレベルに固定されてｎ行目のリセットトランジスタＲＥＳがオフに維持されている。これに対し、本実施の形態では、期間ｔ０−ｔ２及び時点ｔ８以降の期間においても、期間ｔ２−ｔ８におけるｎ行目のリセットトランジスタＲＥＳのオンオフ（すなわち、φＲＳＴ（ｎ）のハイレベルローレベル）の周期及びデューティと同じ周期及びデューティで、ｎ行目のリセットトランジスタＲＥＳのオンオフを繰り返すように設定されている。したがって、本実施の形態では、ｎ行目のリセットトランジスタＲＥＳのオンオフは、全期間に渡って、一定の周期及びデューティで繰り返される。他の行のリセットパルスφＲＳＴ及びリセットトランジスタＲＥＳについても同様である。
【００４７】
本実施の形態によれば、前記第１の実施の形態と同様の利点が得られる他、以下の利点も得られる。
【００４８】
前記第１の実施の形態では、長い期間（期間ｔ０−ｔ２及び時点ｔ８以降の期間）に渡って、ｎ行目のリセットトランジスタＲＥＳがオフ状態に維持されてｎ行目のフローティングディフュージョンＦＤがリセットされない。したがって、ｎ行目のフローティングディフュージョンＦＤに何らかの要因で入り込んだ電荷が溢れて他所へ移動してノイズを引き起こしたりするような不都合が生ずる可能性が、前記比較例と比べてわずかながら高まる。他の行のリセットトランジスタＲＥＳについても同様である。しかし、本実施の形態では、リセットトランジスタＲＥＳは一定の周期及びデューティで繰り返されるので、長い期間に渡ってリセットトランジスタＲＥＳがオフに維持されることはない。よって、本実施の形態によれば、そのような可能性を低減することができるという利点も得られる。
【００４９】
また、本実施の形態では、リセットトランジスタＲＥＳは一定の周期及びデューティで繰り返されるので、いずれの行のリセットパルスφＲＳＴも同一にすることができる。したがって、本実施の形態によれば、垂直走査回路２の回路構成を簡単にすることができるという利点も得られる。
【００５０】
［第３の実施の形態］
図７は、本発明の第３の実施の形態による固体撮像素子の読み出し動作を示すタイミングチャートであり、図３に対応している。
【００５１】
本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、垂直走査回路２が出力するリセットパルスφＲＳＴが異なる点のみである。前記第１の実施の形態では、期間ｔ０−ｔ２及び時点ｔ８以降の期間については、φＲＳＴ（ｎ）がローレベルに固定されてｎ行目のリセットトランジスタＲＥＳがオフに維持されている。これに対し、本実施の形態では、期間ｔ０−ｔ２及び時点ｔ８以降の期間においても、期間ｔ２０−ｔ２を除いて、φＲＳＴ（ｎ）がハイレベルに固定されてｎ行目のリセットトランジスタＲＥＳがオンに維持されている。期間ｔ２０−ｔ２では、ｎ行目のリセットトランジスタＲＥＳをオフしている。時点ｔ２０は、時点ｔ２よりも前の時点である。期間ｔ２０−ｔ２の長さは、期間ｔ３−ｔ５の長さ及び期間ｔ６−ｔ８の長さと同一のＴ”にされている。ただし、期間ｔ２０−ｔ２の長さはこれに限られない。他の行のリセットパルスφＲＳＴ及びリセットトランジスタＲＥＳについても同様である。
【００５２】
以上の説明からわかるように、本実施の形態では、ｎ行目の画素ブロック２０の転送トランジスタＴＸ１，ＴＸ２のうち最初にオンされる転送トランジスタＴＸ１のオン期間の直前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ２−ｔ３以前の期間は、期間ｔ２−ｔ３の直前のｎ行目のリセットトランジスタＲＥＳのオフ期間ｔ２０−ｔ２と、それ以前のｎ行目のリセットトランジスタＲＥＳのオン期間ｔ０−ｔ２０とからなる。
【００５３】
本実施の形態によれば、前記第２の実施の形態と同様の利点が得られる。ただし、本実施の形態では、各行のリセットパルスφＲＳＴを同一にすることはできないので、垂直走査回路２の回路構成は前記第２の実施の形態ほど簡単にはならない。
【００５４】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００５５】
例えば、前記各実施の形態では、フォトダイオードＰＤが列方向に順次並んだ２個の画素１毎に画素ブロック２０をなす固体撮像素子に本発明を適用した例である。しかし、本発明はこれに限定されるものではなく、例えば、フォトダイオードＰＤが列方向に順次並んだ３以上の所定数（例えば、４個など）の画素１毎に画素ブロック２０をなす固体撮像素子にも適用することができる。
【符号の説明】
【００５６】
１，１−１，１−２  画素
２０  画素ブロック
ＰＤ，ＰＤ１，ＰＤ２  フォトダイオード
ＡＭＰ  増幅トランジスタ
ＲＥＳ  リセットトランジスタ（リセットスイッチ）
ＴＸ，ＴＸ１，ＴＸ２  転送トランジスタ（転送スイッチ）
ＳＥＬ  選択トランジスタ（選択スイッチ）
ＦＤ  フローティングディフュージョン
【図１】
2011023917.tif 000003
【図２】
2011023917.tif 000004
【図３】
2011023917.tif 000005
【図４】
2011023917.tif 000006
【図５】
2011023917.tif 000007
【図６】
2011023917.tif 000008
【図７】
2011023917.tif 000009