(57)【要約】      （修正有）【課題】ダイナミック放電読み出しでセンスタイミングのずれを是正する。【解決手段】センスアンプ７Ｂは、メモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位を参照電位Ｖｒと比較して情報を読み出す。セット容量スイッチ１８Ｓ、リセット容量スイッチ１８Ｒおよび追加容量Ｃｏｆｆｓｅｔとその制御手段によって、センスノード（電位Ｖｏ）の負荷容量、または、センスノードと参照電位Ｖｒを入力する参照ノードの負荷容量との両方を、メモリセル抵抗Ｒｃｅｌｌの読み出す情報の論理（通常読み出し、書き込みまたは消去のヴェリファイ読み出しの相違）に応じて変化させる。【選択図】図３４
2011108311.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極間の電荷放電速度が、記憶された情報の論理に応じて異なる記憶素子と、
前記記憶素子の一方の電極が接続された配線の放電電位を参照電位と比較することにより、前記情報の論理を検出するセンスアンプと、
前記放電電位を入力するセンスアンプのセンスノードの負荷容量、または、当該センスノードの負荷容量と前記参照電位を入力する前記センスアンプの参照ノードの負荷容量との両方を、前記記憶素子の読み出す情報の論理に応じて変化させる負荷容量変更部と、
を有する不揮発性半導体メモリデバイス。
【請求項２】
前記負荷容量変更部は、前記センスノードの負荷容量を複数の値に切り替え可能である
請求項１に記載の不揮発性半導体メモリデバイス。
【請求項３】
前記センスアンプが、前記センスノードの電位と前記参照ノードの電位と差動増幅する差動センスアンプであり、
前記参照ノードに複数の参照抵抗の何れかが、読み出す情報の論理に応じて制御されるスイッチを介して選択可能に接続され、
前記負荷容量変更部は、前記参照ノードに接続される参照抵抗の値に応じて、前記センスノードの負荷容量値を変更する
請求項２に記載の不揮発性半導体メモリデバイス。
【請求項４】
前記センスノードの負荷容量値は、複数の前記記憶素子を共通接続する配線を、前記センスノードに対し、スイッチを介して何本接続するかにより変更可能である
請求項３に記載の不揮発性半導体メモリデバイス。
【請求項５】
セルスイッチと前記記憶素子が直列接続されたメモリセルがマトリクス配置されたメモリセルアレイを有し、
前記メモリセルアレイは、列方向の複数のメモリセルでセルスイッチ側端を共通接続する副ビット線が、それぞれ副ビット線選択スイッチを介してビット線に複数接続されたビット線階層構造を有し、
前記負荷容量変更部は、読み出す情報の論理に応じて前記副ビット線選択スイッチを制御し、前記センスノードの負荷容量値を変更する
請求項４に記載の不揮発性半導体メモリデバイス。
【請求項６】
前記ビット線と前記センスノードとの接続を制御するビット線接続スイッチが接続されている
請求項５に記載の不揮発性半導体メモリデバイス。
【請求項７】
前記ビット線接続スイッチが、線形領域で動作するトランジスタである
請求項６に記載の不揮発性半導体メモリデバイス。
【請求項８】
前記ビット線接続スイッチが、飽和領域で動作するトランジスタである
請求項６に記載の不揮発性半導体メモリデバイス。
【請求項９】
前記記憶素子が、印加電圧の向きにより書き込み情報の論理が異なる抵抗変化型記憶素子である
請求項５に記載の不揮発性半導体メモリデバイス。
【請求項１０】
前記センスアンプが、前記センスノードの電位と前記参照ノードの一定電位とを比較増幅するセンスアンプであり、
前記付加容量変更部は、複数の追加負荷容量と、少なくとも１つの追加負荷容量を前記センスノードに変更可能に接続させるスイッチとを含み、読み出す情報の論理に応じて、前記センスノードの追加負荷容量値を変更する
請求項２に記載の不揮発性半導体メモリデバイス。
【請求項１１】
前記センスノードの追加負荷容量値は、複数の前記記憶素子を共通接続する配線を、前記センスノードに対し、スイッチを介して何本接続するかにより変更可能である
請求項１０に記載の不揮発性半導体メモリデバイス。
【請求項１２】
セルスイッチと前記記憶素子が直列接続されたメモリセルがマトリクス配置されたメモリセルアレイを有し、
前記メモリセルアレイは、列方向の複数のメモリセルでセルスイッチ側端を共通接続する副ビット線が、それぞれ副ビット線選択スイッチを介してビット線に複数接続されたビット線階層構造を有し、
前記負荷容量変更部は、読み出す情報の論理に応じて前記副ビット線選択スイッチを制御し、前記センスノードの負荷容量値を変更する
請求項１１に記載の不揮発性半導体メモリデバイス。
【請求項１３】
前記ビット線と前記センスノードとの接続を制御するビット線接続スイッチが接続されている
請求項１２に記載の不揮発性半導体メモリデバイス。
【請求項１４】
前記ビット線接続スイッチが、線形領域で動作するトランジスタである
請求項１３に記載の不揮発性半導体メモリデバイス。
【請求項１５】
前記ビット線接続スイッチが、飽和領域で動作するトランジスタである
請求項１３に記載の不揮発性半導体メモリデバイス。
【請求項１６】
前記ビット線接続スイッチと前記センスノードとの間にＮＭＯＳスイッチが接続され、当該ＮＭＯＳスイッチのゲートにクランプ電圧を印加することによって、ビット線を、前記クランプ電圧から前記ＭＯＳトランジスタのゲートとソース間の電圧だけ下がった電圧にクランプし、センス動作により電圧振幅が発生するセンスノードと前記ビット線を負荷分離する
請求項１３に記載の不揮発性半導体メモリデバイス。
【請求項１７】
前記記憶素子が、印加電圧の向きにより書き込み情報の論理が異なる抵抗変化型記憶素子である
請求項１２に記載の不揮発性半導体メモリデバイス。
【請求項１８】
前記記憶素子が、印加電圧の向きにより書き込み情報の論理が異なる抵抗変化型記憶素子である
請求項１に記載の不揮発性半導体メモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの電極間の電荷放電速度が、記憶された情報の論理に応じて異なる記憶素子を有する不揮発性半導体メモリデバイスに関する。
【背景技術】
【０００２】
ビット線にプリチャージ電圧を印加し、その放電速度の違いを読み出す不揮発性メモリデバイスが知られている。
かかる読み出し方法が適用可能な不揮発性半導体メモリデバイスの代表的なものとして、（フラッシュ）ＥＥＰＲＰＭが存在する。
【０００３】
一方で、ＦＧ型の（フラッシュ）ＥＥＰＲＯＭを置き換えるために、データ書き換えが高速な不揮発性メモリデバイスとして、抵抗変化型メモリデバイスが注目されている。
【０００４】
抵抗変化型メモリデバイスとして、記憶素子内の導電膜に導電性イオンを入出力させたときの抵抗変化を記憶状態に対応させる、いわゆるＲｅＲＡＭが知られている（例えば、非特許文献１参照）。
【０００５】
ＲｅＲＡＭの書き換え特性、保持特性等の信頼性を保証するため、更には多値メモリへの応用のため、一般的なフラッシュメモリ等と同様、書き込み、消去時にヴェリファイ読み出しする方式が検討されている（例えば、特許文献１〜３参照）。
一般的なフラッシュメモリのヴェリファイ読み出し時の電流制御は、読み出し電流（センス電流）をほぼ一定にするため、メモリトランジスタのゲート電位を変えることによって、異なる閾値をヴェリファイする。この動作方式のメリットは動作電流が一定であるため、センスタイミング、センスノードの負荷等がヴェリファイする閾値にほとんど依存しない点である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２６３６４号公報
【特許文献２】特開２００２−２６０３７７号公報
【特許文献３】特開２００５−５１０００５号公報
【非特許文献】
【０００７】
【非特許文献１】K. Aratani, etc. “A Novel Resistance Memory with High Scalability and Nanosecond Switching”, Technical Digest IEDM 2007, pp.783-786
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、ＲｅＲＡＭにはフラッシュメモリとは違う制約がある。
ＲｅＲＡＭの記憶素子は２端子しかない。つまり、フラッシュメモリでいうソース端子、ドレイン端子と同様に電流が流れる２端子のみでゲート端子がない。ここで、ヴェリファイ時に異なる抵抗値を読み出す場合、読み出し時にＲｅＲＡＭに印加するプリチャージ電圧（＝ＶＲ）を一定、ＲｅＲＡＭの記憶素子の抵抗（セル抵抗）をＲｃｅｌｌとする。すると、読み出し電流は（ＶＲ／Ｒｃｅｌｌ）となる。これはセル抵抗Ｒｃｅｌｌが変われば読み出し電流が変わることを意味する。
【０００９】
ＲｅＲＡＭの場合、セル抵抗Ｒｃｅｌｌは記憶情報の論理に応じて数桁異なるので、以上の理由から、高速にヴェリファイ読み出しを行おうとすると、以下のようにセンスタイミングの制御が不可欠になる。
具体的に、ビット線電位（以下、ＢＬ電位）を記憶素子による放電によって低下させてヴェリファイ読み出しする際に、センスする抵抗が高抵抗である場合は、消去ヴェリファイ時のＢＬ電位の放電が低速であるため、センスタイミングを遅くする必要がある。一方、センスする抵抗が低抵抗の場合は、書き込みヴェリファイ時のＢＬ電位の放電が高速であるため、センスタイミングを早くする必要がある。この書き込みヴェリファイ時にセンスタイミングが遅くなるとＢＬ電荷が消失してしまい正常なセンス動作ができなくなってしまう。
【００１０】
このように読み出そうとする情報の論理に応じて最適なセンスタイミングが異なることは、ＲｅＲＡＭに限らない。つまり、メモリトランジスタのゲート電圧制御を行わないで、ダイナミック放電読み出しでセル電流の大小を読み出す方式であるならば、フラッシュＥＥＰＲＯＭなど、抵抗変化型メモリ以外の不揮発性メモリデバイスでも、最適なセンスタイミングのずれが生じる。
以下、このようなプリチャージ電荷の放電速度を、放電電流をほぼ一定とするように（トランジスタゲート電圧等で）規制しないで、そのまま読み出す方法を、“ダイナミック放電読み出し”と呼ぶ。
【００１１】
ダイナミック放電読み出しの場合、最適なセンスタイミングの制御をセンスアンプの起動タイミングを制御する回路に委ねると、制御回路の複雑化をもたらす。
【００１２】
本発明は、いわゆるダイナミック放電読み出しを行う不揮発性メモリにおいて、センスタイミングのずれを是正し、高速読み出しを可能とする不揮発性半導体メモリデバイスを提供するものである。
【課題を解決するための手段】
【００１３】
本発明の第１の観点に関わる不揮発性半導体メモリデバイスは、記憶素子と、センスアンプと、負荷容量変更部とを有する。
前記記憶素子は、２つの電極間の電荷放電速度が、記憶された情報の論理に応じて異なる素子である。
前記センスアンプは、前記記憶素子の一方の電極が接続された配線の放電電位を参照電位と比較することにより、前記情報の論理を検出する。
前記負荷容量変更部は、前記放電電位を入力するセンスアンプのセンスノードの負荷容量、または、当該センスノードの負荷容量と前記参照電位を入力する前記センスアンプの参照ノードの負荷容量との両方を、前記記憶素子の読み出す情報の論理に応じて変化させる。
【００１４】
以上の構成によれば、負荷容量変更部が、記憶素子の読み出す情報の論理に応じて、センスアンプのセンスノードと参照ノードの一方または双方の負荷容量を変化させる。読み出す情報の論理が任意（“１”または“０”）の通常の読み出し時と、例えば“１”の書き込みヴェリファイ読み出し時と、例えば“０”の消去ヴェリファイ読み出し時とを例とする。この３種類の読み出しでは、センスタイミングの最適値が異なる。例えば、ＲｅＲＡＭを例にとると、書き込みヴェリファイ時には記憶素子の抵抗値が最も低く、消去ヴェリファイ時には、それが最も高く、通常読み出しは、その中間の値をとる。したがって、これらの異なる抵抗値を読み出すのに、情報の論理（“１”または“０”の違い）に応じて、最適な負荷容量を負荷容量変更部が決定する。
そのため、これら３種類の読み出しで、放電速度をほぼ揃えることができるため、センスアンプのセンスタイミングを一定に近く揃えることができる。
【発明の効果】
【００１５】
本発明によれば、いわゆるダイナミック放電読み出しを行う不揮発性メモリにおいて、センスタイミングのずれを是正し、高速読み出しを可能とする不揮発性半導体メモリデバイスを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】第１〜第６の実施の形態ならびに変形例に共通なメモリセルの等価回路図である。
【図２】隣接する２つのメモリセル部分のデバイス断面構造図である。
【図３】可変セル抵抗（記憶素子）の断面と動作を示す図である。
【図４】第１〜第６の実施形態に共通なＩＣチップ（メモリデバイス）のブロック図である。
【図５】Ｘセレクタの回路図である。
【図６】Ｙセレクタの回路図である。
【図７】ＷＬドライバユニット２つ分の回路図である。
【図８】ＣＳＷドライバユニットの回路図である。
【図９】第１の実施形態に関わるメモリセルアレイのカラム構成図である。
【図１０】第１の実施形態における動作波形図である。
【図１１】比較例の動作波形図である。
【図１２】他の比較例の動作波形図である。
【図１３】比較例の放電カーブの計算結果を示す図である。
【図１４】第１の実施形態における放電カーブの計算結果を示す図である。
【図１５】第１変形例のカラム構成図である。
【図１６】第１変形例の他のカラム構成を示す図である。
【図１７】第２の実施形態に関わるカラム構成図である。
【図１８】発明適用前の比較例の放電カーブの計算結果を示す図である。
【図１９】第２の実施形態における放電カーブの計算結果を示す図である。
【図２０】第３の実施形態に関わるカラム構成図である。
【図２１】図２０の回路動作説明図である。
【図２２】第４の実施形態に関わるカラム構成図である。
【図２３】図２２の回路動作説明図である。
【図２４】第５以降の実施形態の比較例の概念的な構成図である。
【図２５】図２４の概念をセル抵抗で実現する比較例のカラム構成図である。
【図２６】比較例のＣＲ放電カーブを示すグラフである。
【図２７】比較例のＣＲ放電時のセンス電圧の変化を示すグラフである。
【図２８】比較例の、参照抵抗をより下げたときのＣＲ放電カーブを示すグラフである。
【図２９】比較例の、参照抵抗をより下げたときのＣＲ放電時のセンス電圧の変化を示すグラフである。
【図３０】比較例の定電流放電カーブ示すグラフである。
【図３１】比較例の定電流放電時のセンス電圧の変化を示すグラフである。
【図３２】比較例の、参照抵抗をより下げたときの定電流放電カーブを示すグラフである。
【図３３】比較例の、参照抵抗をより下げたときの定電流放電時のセンス電圧の変化を示すグラフである。
【図３４】第５の実施形態に関わるビット線対に接続されたカラム構造の回路図である。
【図３５】第６の実施形態に関わるビット線対に接続されたカラム構造の回路図である。
【図３６】第７の実施形態に関わるビット線対に接続されたカラム構造の回路図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態を、ＲｅＲＡＭを例として、以下の順で図面を参照して説明する。
１．第１の実施の形態：シングルエンド型センスアンプを有するメモリの基本実施形態。
２．第１変形例：ＢＬＩスイッチの素子変更例。
３．第２の実施の形態：シングルエンド型センスアンプを有するメモリで、電荷移送方式の放電を行う実施形態。
４．第３の実施形態：シングルエンド型センスアンプを有するメモリで、追加容量を未使用ＢＬの配線負荷とする場合の実施形態。
５．第４の実施の形態：シングルエンド型センスアンプを有するメモリのビット線階層構造で、追加容量を未使用ＬＢＬの配線負荷とする場合の実施形態。
６．比較例：第５以降の実施形態に対する比較例とその欠点。
７．第５の実施の形態：差動センスアンプに対しセンスノード側、参照ノード側の両方に追加容量を接続するケースを含む実施形態。
８．第６の実施の形態：差動センスアンプのセンスノード側の追加容量を調整する実施形態。
９．第７の実施の形態：差動センスアンプのメモリのビット線階層構造を利用する実施形態。
【００１８】
本発明が適用された不揮発性半導体メモリデバイスは、センスアンプのセンスノードの負荷容量（センス側負荷容量）、または、当該センス側負荷容量と参照ノードの参照負荷容量の両方を、負荷容量変更部によって変更可能な特徴がある。
以下、センスノードの負荷容量を変更する場合を主な例としてＲｅＲＡＭの実施形態を述べ、その中で、センス側負荷容量と参照側負荷容量の双方を変更可能な場合を説明する。
【００１９】
＜１．第１の実施の形態＞
［メモリセル構成］
図１（Ａ）と図１（Ｂ）に、本発明の実施の形態に共通なメモリセルの等価回路図を示す。なお、図１（Ａ）は書き込み電流Ｉｗ、図１（Ｂ）は消去電流Ｉｅについて、その向きを示すが、メモリセル構成自体は両図で共通する。
図１に図解するメモリセルＭＣは、“記憶素子”としての１つのメモリセル抵抗Ｒｃｅｌｌと、１つのアクセストランジスタＡＴとを有する。
メモリセル抵抗Ｒｃｅｌｌの一端がプレート線ＰＬに接続され、他端がアクセストランジスタＡＴのソースに接続され、アクセストランジスタＡＴのドレインがビット線ＢＬに、ゲートが“アクセス線”としてのワード線ＷＬに、それぞれ接続されている。
なお、ビット線ＢＬとプレート線ＰＬが図１では直交しているが、ビット線ＢＬとプレート線ＰＬを平行に配置してもよい。
【００２０】
図２に、隣接する２つのメモリセルＭＣに対応する部分のデバイス構造を示す。図２は模式断面図であり、斜線を付していない。また、特に言及しない図２の空白部分は絶縁膜で充填され、あるいは他の部分（の一部）を構成する。
図２に図解されているメモリセルＭＣにおいて、そのアクセストランジスタＡＴが半導体基板１００に形成されている。
【００２１】
より詳細には、アクセストランジスタＡＴのソース（Ｓ）とドレイン（Ｄ）となる２つの不純物領域が半導体基板１００に形成され、その間の基板領域上にゲート絶縁膜を介在させてポリシリコン等からなるゲート電極が形成されている。ここではゲート電極がワード線ＷＬ１またはＷＬ２を構成する。
ドレイン（Ｄ）は２つのメモリセルＭＣで共有され、第１配線層（１Ｍ）により形成されたビット線ＢＬに接続されている。
【００２２】
ソース（Ｓ）上に、プラグ１０４とランディングパッド１０５（配線層から形成）とが繰り返し積み上げられ、その上にメモリセル抵抗Ｒｃｅｌｌが形成されている。メモリセル抵抗Ｒｃｅｌｌを多層配線構造の何層目に形成するかは任意であるが、ここではおおよそ４〜５層目にメモリセル抵抗Ｒｃｅｌｌが形成されている。
【００２３】
メモリセル抵抗Ｒｃｅｌｌは、下部電極１０１と、プレート線ＰＬとなる上部電極との間に、絶縁体膜１０２と導体膜１０３を持つ膜構成（積層体）になっている。
絶縁体膜１０２の材料としては、例えば、ＳｉＮ,ＳｉＯ２,Ｇｄ２Ｏ３等が挙げられる。
導体膜１０３の材料としては、例えば、Ｃｕ,Ａｇ,Ｚｒから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。なお、イオン化しやすい性質を有するならば、Ｃｕ,Ａｇ,Ｚｒ以外の金属元素を用いてもよい。また、Ｃｕ,Ａｇ,Ｚｒの少なくとも一つと組み合わされる元素は、Ｓ,Ｓｅ,Ｔｅのうちの少なくとも一つの元素であることが望ましい。導体膜１０３は、“イオン供給層”として形成されている。
【００２４】
図３に、メモリセル抵抗Ｒｃｅｌｌの拡大図に、電流の向きおよび印加電圧値の例を添えて示す。
図３は、一例として、絶縁体膜１０２がＳｉＯ２から形成され、導体膜１０３がＣｕＴｅ合金ベースの合金化合物（Cu−Te based）から形成されている場合を示している。
【００２５】
図３（Ａ）では、絶縁体膜１０２側を陰極側、導体膜１０３側を正極側とする電圧を下部電極１０１と上部電極（プレート線ＰＬ）とに印加する。例えば、ビット線ＢＬを０[Ｖ]で接地し、プレート線ＰＬに、例えば＋３[Ｖ]を印加する。
すると、導体膜１０３に含まれるＣｕ,Ａｇ,Ｚｒが、イオン化して陰極側に引き寄せられる性質を持つようになる。これら金属の導電性イオンが絶縁体膜１０２に注入される。そのため、絶縁体膜１０２の絶縁性が低下し、その低下とともに導電性を持つようになる。その結果、図３（Ａ）に示す向きの書き込み電流Ｉｗが流れる。この動作を書き込み（動作）またはセット（動作）という。
【００２６】
これとは逆に図３（Ｂ）では、絶縁体膜１０２側を正極側、導体膜１０３側を負極側とする電圧を下部電極１０１と上部電極（プレート線ＰＬ）とに印加する。例えば、プレート線ＰＬを０[Ｖ]で接地し、ビット線ＢＬに、例えば＋１.７[Ｖ]を印加する。
すると、絶縁体膜１０２に注入されていた導電性イオンが導体膜１０３に戻され、書き込み前の抵抗値が高い状態にリセットされる。この動作を消去（動作）またはリセット（動作）という。リセットでは、図３（Ｂ）に示す向きの消去電流Ｉｅが流れる。
【００２７】
なお、以下、セットは“導電性イオンを絶縁体膜に十分注入すること”を言い、リセットは“導電性イオンを絶縁体膜から十分に引き抜くこと”をいう。
これに対し、どの状態（セットまたはリセット）をデータの書き込み状態とし、消去状態とするかは、任意に定義される。
【００２８】
以下の説明では、絶縁体膜１０２の絶縁性が低下してメモリセル抵抗Ｒｃｅｌｌ全体の抵抗値が十分なレベルまで下がった場合をデータの“書き込み”（セット）に対応させる。逆に、絶縁体膜１０２の絶縁性が本来の初期状態に戻されメモリセル抵抗Ｒｃｅｌｌ全体の抵抗値が十分なレベルまで上がった場合をデータの“消去”（リセット）に対応させる。
ここで、図１に示すメモリセル抵抗Ｒｃｅｌｌの回路シンボルの矢印は、通常、セット時（ここでは書き込み時）の電流と同じ向きとなっている。
【００２９】
上述したセットとリセットを繰り返すことにより、メモリセル抵抗Ｒｃｅｌｌの抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させる２値メモリが実現される。しかも、メモリセル抵抗Ｒｃｅｌｌは、電圧の印加を止めてもデータは保持されるため不揮発性メモリとして機能する。
なお、セット時に実際には、絶縁体膜１０２中の金属イオンの量によって、絶縁体膜１０２の抵抗値が変化していることから、絶縁体膜１０２を、データが記憶され保持される“記憶層”とみなすことができる。
【００３０】
このメモリセル抵抗Ｒｃｅｌｌを用いてメモリセルを構成し、メモリセルを多数設けることにより、抵抗変化型メモリのメモリセルアレイを構成することができる。抵抗変化型メモリは、このメモリセルアレイと、その駆動回路（周辺回路）とから構成される。
【００３１】
［ＩＣチップ構成］
図４に、ＩＣチップのブロック図を示す。
図解されている半導体メモリデバイスは、図１〜図３に示すメモリセルＭＣをマトリクス状に行（ロウ）方向に（Ｍ＋１）個、列（カラム）方向に（Ｎ＋１）個、配置しているメモリセルアレイ１を有する。半導体メモリデバイスは、メモリセルアレイ１と、その周辺回路を同一半導体チップに集積化したものである。ここで“Ｎ”と“Ｍ”は比較的大きな自然数であり、その具体的値は任意に設定される。
【００３２】
メモリセルアレイ１において、ロウ方向に並ぶ（Ｍ＋１）個のメモリセルＭＣでアクセストランジスタＡＴのゲート同士をそれぞれ共通接続する（Ｎ＋１）本のワード線ＷＬ＜０＞〜ＷＬ＜Ｎ＞が、カラム方向に所定間隔で配置されている。また、カラム方向に並ぶ（Ｎ＋１）個のメモリセルＭＣでアクセストランジスタＡＴのドレイン同士をそれぞれ共通接続する（Ｍ＋１）本のビット線ＢＬ＜０＞〜ＢＬ＜Ｍ＞が、ロウ方向に所定間隔で配置されている。
【００３３】
メモリセル抵抗ＲｃｅｌｌのアクセストランジスタＡＴと反対側のノードをロウ方向に共通接続するプレート線ＰＬが（Ｎ＋１）本、カラム方向に所定間隔で配置されている。（Ｎ＋１）本のプレート線ＰＬは、その一方端が共通化され、メモリセルアレイ１の外部に引き出されている。
なお、プレート線ＰＬはカラム方向に長く配置して、その本数を（Ｍ＋１）本としてもよい。
【００３４】
周辺回路は、図４に示すように、Ｘ（アドレス）デコーダ（X Decoder）２、Ｙ（アドレス）デコーダを兼ねるプリデコーダ（PRE Decoder）３、ＷＬドライバ４、ＢＬＩスイッチ５、ＣＳＷドライバ６を含む。周辺回路は、カラムごとのセンスアンプ（Sense Amp）７、Ｉ／Ｏバッファ（Input/Output Buffer）９を含む。周辺回路は、書き込み・消去ドライバ（Write・Erase Driver）１０、制御回路１１、プレートドライバ（PLATE Driver）１２、ロジックブロック１６およびオフセット容量付加回路１７を含む。
なお、電源電圧から各種電圧を発生する回路、クロック信号の発生制御回路等は、図４において図示を省略している。
なお、オフセット容量付加回路１７と、その制御のための制御回路１１、並びに、これらの回路の電源を切り換え、オフセット容量付加回路１７のメモリセルアレイと接続を制御するスイッチ等が、本発明の“負荷容量変更部”に該当する。オフセット容量付加回路１７は、少なくとも一部、特に追加容量部分とその接続スイッチ等はメモリセルアレイ１内に配置してよい。
【００３５】
Ｘデコーダ２は、Ｘセレクタ（不図示）を基本単位として構成されている。Ｘデコーダ２は、プリデコーダ３から入力するＸアドレス信号をデコードし、そのデコードの結果に基づいて、選択されたＸセレクト信号Ｘ＿ＳＥＬをＷＬドライバ４に送る回路である。Ｘセレクタの詳細は後述する。
【００３６】
プリデコーダ３は、入力されるアドレス信号（Address）をＸアドレス信号とＹアドレス信号とに分離する。プリデコーダ３は、Ｘアドレス信号Ｘ＿ＳＥＬをＸデコーダ２に送り、Ｙアドレス信号をＹデコード部によりデコードする。
プリデコーダ３のＹデコード部は、Ｙセレクタ（不図示）を基本単位として構成されている。プリデコーダ３は、入力するＹアドレス信号をデコードし、そのデコードの結果に基づいて、選択されたＹセレクト信号Ｙ＿ＳＥＬをＣＳＷドライバ６に送る回路である。Ｙセレクタの詳細は後述する。
【００３７】
ＷＬドライバ４は、ワード線ＷＬごとのＷＬドライバユニット（不図示）を（Ｎ＋１）個含む。各ＷＬドライバユニットの出力に、（Ｎ＋１）本のワード線ＷＬ＜０＞〜ＷＬ＜Ｎ＞のうち、対応する１本のワード線が接続されている。Ｘデコーダ２から入力されるＸセレクト信号Ｘ＿ＳＥＬに応じて、ＷＬドライバユニットの１つが選択される。ＷＬドライバユニットは、選択されたときに、その出力に接続されているワード線ＷＬに所定電圧を印加する回路である。ＷＬドライバユニットの詳細は後述する。
【００３８】
ＣＳＷドライバ６は、ＣＳＷドライバユニットを基本単位として構成されている。ＣＳＷドライバ６は、ＢＬＩスイッチ５を制御するための配線として、カラム選択線ＣＳＬ＜０＞〜ＣＳＬ＜Ｍ＞を駆動する回路である。なお、ＣＳＷドライバユニットの詳細は後述する。
【００３９】
ＢＬＩスイッチ５は、例えば、ＮＭＯＳトランジスタ（ＰＭＯＳトランジスタでも可）単独、あるいは、図４に示すトランスファーゲートで構成されるスイッチ５１の集合である。ここでは各スイッチ５１がビット線ＢＬごとに接続され、これが全部で（Ｍ＋１）個存在する。
以下、ＢＬＩスイッチ５を構成する各スイッチが、トランスファーゲートであるとする。
【００４０】
書き込み・消去ドライバ１０はＩ／Ｏバッファ９に接続され、外部からのデータをＩ／Ｏバッファ９から入力し、入力データに応じてセンスアンプ７の保持データを変更可能に制御する。
【００４１】
センスアンプ７は、出力ノードがＩ／Ｏバッファ９に接続されている。センスアンプ７は、オン状態のスイッチ５１を介して入力したビット線ＢＬの電位変化を参照電位と比較する。
【００４２】
制御回路１１は、書き込みイネーブル信号ＷＲＴ、消去イネーブル信号ＥＲＳ、データ読み出し信号ＲＤを入力し、これらの３つの信号に基づいて動作する。
制御回路１１には、以下の５つの機能を備える。
【００４３】
（１）ＷＬ選択イネーブル信号ＷＬＥをＷＬドライバ４内の個々のＷＬドライバユニットに与えるワード線制御の機能。
（２）ＣＳＷドライバ６を、プリデコーダ３を経由して（または直接）制御し、これによりスイッチ５１を個別に導通または非導通とする機能。
（３）書き込みまたは消去時に、書き込み・消去ドライバ１０に書き込みイネーブル信号ＷＲＴ、消去イネーブル信号ＥＲＳを与えて動作電圧の供給を制御する機能。
（４）書き込みまたは消去時に、必要に応じて、プレートドライバ１２に書き込みイネーブル信号ＷＲＴ、消去イネーブル信号ＥＲＳを与えて動作電圧の供給を制御する機能。
（５）ヴェリファイ動作時にロジックブロック１６を制御してインヒビット制御の初期データ設定を行う機能。
なお、制御回路１１により出力される各種制御信号は、符号のみ図４に示し、レベル変化の詳細は後述する。
【００４４】
[制御系回路]
つぎに、Ｘデコーダ２の基本構成であるＸセレクタと、プリデコーダ３のＹダコーダ機能の基本構成であるＹセレクタとを説明する。続いて、ＷＬドライバ４の基本構成であるＷＬドライバユニットを説明する。
【００４５】
図５に、Ｘセレクタ２０の回路例を示す。
図５に図解されているＸセレクタ２０は、初段の４つのインバータＩＮＶ０〜ＩＮＶ３、中段の４つのナンド回路ＮＡＮＤ０〜ＮＡＮＤ３、後段に接続されている他の４つのインバータＩＮＶ４〜ＩＮＶ７から構成されている。
Ｘセレクタ２０は、ＸアドレスビットＸ０,Ｘ１を入力し、そのデコード結果に応じて、Ｘセレクト信号Ｘ＿ＳＥＬ０〜Ｘ＿ＳＥＬ３のいずれかを活性化する（たとえばハイレベルにする）回路である。
図５は２ビットデコードの例であるが、Ｘデコーダ２は、その入力されるＸアドレス信号のビット数に応じて、図５の構成を拡張または多段展開することで、入力が２ビット以外でも対応可能に実現される。
【００４６】
図６に、Ｙセレクタ３０の回路例を示す。
図解されているＹセレクタ３０は、初段の４つのインバータＩＮＶ８〜ＩＮＶ１１、中段の４つのナンド回路ＮＡＮＤ４〜ＮＡＮＤ７、後段に接続されている他の４つのインバータＩＮＶ１２〜ＩＮＶ１５から構成されている。
Ｙセレクタ３０は、ＹアドレスビットＹ０,Ｙ１を入力し、そのデコード結果に応じて、Ｙセレクト信号Ｙ＿ＳＥＬ０〜Ｙ＿ＳＥＬ３のいずれかを活性化する（たとえばハイレベルにする）回路である。
図６は２ビットデコードの例であるが、プリデコーダ３は、その入力されるＹアドレス信号のビット数に応じて、図６の構成を拡張または多段展開することで、入力が２ビット以外でも対応可能に実現される。
【００４７】
図７は、ＷＬドライバユニット４Ａの２つ分を示す回路図である。
図解されているＷＬドライバユニット４Ａは、ＷＬドライバ４内にカラム方向のセル数（Ｎ＋１）だけ設けられている。
この（Ｎ＋１）個のＷＬドライバユニット４Ａは、図５に示すＸセレクタ２０等によって選択（活性化）された１つのＸセレクト信号Ｘ＿ＳＥＬ０またはＸ＿ＳＥＬ１によって動作する。ＷＬドライバユニット４Ａは、Ｘセレクト信号Ｘ＿ＳＥＬ０またはＸ＿ＳＥＬ１に応じた１本のワード線ＷＬ＜０＞またはＷＬ＜１＞を活性化する。
【００４８】
図７に図解しているＷＬドライバユニット４Ａは、ナンド回路ＮＡＮＤ８とインバータＩＮＶ１６から構成されている。
ナンド回路ＮＡＮＤ８の一方入力にＷＬ選択イネーブル信号ＷＬＥが入力され、他方入力にＸセレクト信号Ｘ＿ＳＥＬ０またはＸ＿ＳＥＬ１が入力され、ナンド回路ＮＡＮＤ８の出力がインバータＩＮＶ１６の入力に接続されている。インバータＩＮＶ１６の出力に接続されたワード線ＷＬ＜０＞またはＷＬ＜１＞が活性化または非活性となる。
【００４９】
図７に示すＷＬ選択イネーブル信号ＷＬＥは図４の制御回路１１で発生され、ロウデコーダ４に与えられる。
【００５０】
図８に、ＣＳＬドライバユニット６Ａの２つ分の回路例を示す。
図解されているＣＳＬドライバユニット６Ａは、ナンド回路ＮＡＮＤ１２と、その出力に接続されているインバータＩＮＶ２１とからなる。
ナンド回路ＮＡＮＤ１２の一方入力にＢＬＩイネーブル信号ＢＬＩＥが入力され、他方入力に図６に示すＹセレクタ３０により選択（活性化）された１つのＹセレクト信号Ｙ＿ＳＥＬ０またはＹ＿ＳＥＬ１が入力される。このＹセレクト信号Ｙ＿ＳＥＬ０またはＹ＿ＳＥＬ１とＢＬＩイネーブル信号ＢＬＩＥがともに活性（ハイレベル）のときに、ナンド回路ＮＡＮＤ１２の出力がローレベルとなる。そのため、インバータＩＮＶ２１の出力に接続されたカラム選択線ＣＳＬ＜０＞またはＣＳＬ＜１＞の電位が活性レベル（本例ではハイレベル）に遷移する。
カラム選択線ＣＳＬ＜０＞またはＣＳＬ＜１＞の電位は、図４に示すように対応するＮＭＯＳトランジスタ７２のゲートに入力されている。
【００５１】
図８に示すＢＬＩイネーブル信号ＢＬＩＥは図４の制御回路１１で発生し、ＣＳＷドライバ６に与えられる。
【００５２】
［カラム回路とオフセット容量付加のための構成］
図９に、本実施の形態に関わるカラム回路構成の概略図を、図４のオフセット容量付加回路１７の回路例とともに示す。
図９に図解する構成は、１本のビット線ＢＬに説明の都合上、メモリセル抵抗Ｒｃｅｌｌが低抵抗のメモリセルと、高抵抗のメモリセルを２つ示す。低抵抗のメモリセルのアクセストランジスタのゲートがワード線ＷＬ１に接続され、高抵抗のメモリセルのアクセストランジスタのゲートがワード線ＷＬ２に接続されている。図９において、ビット線ＢＬの負荷容量を符号“Ｃｂｌ”の等価容量で示す。
【００５３】
ビット線ＢＬとセンスアンプ７Ａのセンスノード（非反転入力「＋」）との間に、ＢＬＩスイッチ５（図４）を構成するスイッチ５１が接続されている。センスノードの電位を、図９ではセンスノード電位Ｖ０で表している。
センスアンプ７Ａの反転入力「−」には、一定の参照電位Ｖｒｅｆが入力されている。
【００５４】
センスノードに対して、読み出し印加電圧ＶＲの印加を制御するプリチャージトランジスタ（ＰＭＯＳ）７１が接続されている。プリチャージトランジスタ７１は、図４では図示していないが、制御回路１１から供給されるプリチャージ信号（／ＰＲＥ）によって、そのゲートが制御される。なお、プリチャージトランジスタ７１はビット線ＢＬ側に接続してもよい。また、読み出し印加電圧ＶＲは、ビット線ＢＬに接続された読み出し対象のメモリセル以外のメモリセルに、読み出しディスターブが発生しない大きさに設定される。
【００５５】
図９に示すオフセット容量付加回路１７の基本構成は、複数（ここでは４つ）の追加容量追加容量Ｃｏｆｆｓｅｔと、そのセンスノードへの接続を制御する複数（ここでは４つ）のスイッチ１７１とを含む。スイッチ１７１は、本例ではトランスファーゲートからなり、そのため、その制御信号である容量選択信号Ｃｓｅｌ＜０＞〜＜３＞を反転するインバータが複数（ここでは４つ）設けられている。
容量選択信号Ｃｓｅｌ＜０＞〜＜３＞（＝Ｃｓｅｌ＜３：０＞）は、例えば、図４の制御回路１１から供給される書き込みイネーブル信号ＷＲＴ、消去イネーブル信号ＥＲＳを基に、オフセット容量付加回路１７の内部で生成される。
【００５６】
以上のように、図９の構成は、ビットＢＬとセンスノード電位Ｖｏをスイッチにより低抵抗接続し、さらにセンスノード電位Ｖｏに切り替え可能な追加容量Ｃｏｆｆｓｅｔが配置されているのが特徴である。追加容量Ｃｏｆｆｓｅｔの構成は、特に図示しないが、ＭＯＳ容量（ゲート電極とチャネル間の容量）、ゲートとソースまたはドレインとのオーバーラップ容量等で実現される。配置面積に余裕があれば、追加容量ＣｏｆｆｓｅｔをＭＩＭ容量で実現してもよい。
【００５７】
［読み出し動作］
図１０に、第１の実施形態における読み出し動作時の電圧または信号の波形図を示す。
ワード線ＷＬが非活性（オフ）の“Ｌ”ときにプリチャージ信号（／ＰＲＥ）を活性レベルの“Ｌ”にして、センスノード電位ＶｏとＢＬ電位を読み出し印加電圧ＶＲにチャージしておく。
つぎにワード線ＷＬ１を活性化（オン）してプリチャージ信号（／ＰＲＥ）を非活性レベルの“Ｈ”として解除する。これにより時間Ｔ１を始点として、センスノード電位ＶｏとＢＬ電位がメモリセルによって放電される。ワード線ＷＬ１は低抵抗状態のメモリセルであると仮定する。このとき、容量選択信号Ｃｓｅｌ＜３：０＞＝＃Ｅ、つまり、追加容量Ｃｏｆｆｓｅｔによりセンスノード電位Ｖｏの負荷が大きくなった状態である。そのため、センスノード電位Ｖｏの放電速度を遅延させる効果がある。
【００５８】
次に、ワード線ＷＬ２をオンすると、時間Ｔ２を始点として、同様にセンスノード電位ＶｏとＢＬ電位がメモリセルによって放電される。ワード線ＷＬ１は高抵抗状態のメモリセルであると仮定する。このとき、容量選択信号Ｃｓｅｌ＜３：０＞＝＃３、つまり、追加容量Ｃｏｆｆｓｅｔによりセンスノード電位Ｖｏの負荷が小さくなった状態である。このため、センスノード電位Ｖｏの放電速度を高速化させる効果がある。
【００５９】
このようにメモリセルの抵抗によるセンスノード電位Ｖｏの放電速度差を相殺するように追加容量Ｃｏｆｆｓｅｔを切り替える方式が、本実施形態の読み出し方法の要点である。
【００６０】
［比較例］
以下、以上の読み出し方法を比較例と比較することで、センスタイミングを揃えるために放電速度を均一化する本発明の適用の効果をよりいっそう明らかにする。
図１１は、追加容量Ｃｏｆｆｓｅｔの切り替えをしない（追加容量Ｃｏｆｆｓｅｔ＝小で固定）場合の波形図である。
図１１の場合、時間Ｔ２を始点とする高抵抗読み出し時の放電では、その速度が図１０と同等である。一方、時間Ｔ１を始点とする低抵抗読み出し時の放電では、即座に電荷消失してしまうことが分かる。センスタイミングが、図１０や図１１の時間Ｔ２を始点とする放電に合わせて、ＢＬ電位が参照電位Ｖｒｅｆを下回って十分な時間がとられたタイミングに設定されているとする。この場合、図１１の時間Ｔ１を始点とする低抵抗読み出しでは、センス不能となってしまう。
【００６１】
図１２は、同様に追加容量Ｃｏｆｆｓｅｔの切り替えをしないが、追加容量Ｃｏｆｆｓｅｔ＝大で固定の場合の波形図である。
図１２の場合、時間Ｔ１を始点とする低抵抗読み出し時の放電では、その速度がセンスアンプにより読み出し可能に適度である。しかし、時間Ｔ２を始点とする高抵抗読み出し時の放電では、追加容量Ｃｏｆｆｓｅｔの設定値が大きすぎるために、センスノード電位Ｖｏの負荷が大きくセンス速度が極端に低下している。
【００６２】
［具体例による本発明適用の効果］
次に、本発明適用の効果を、より具体的な抵抗値を用いて定量的に説明する。
センスノード電位Ｖｏに読み出しＢＬ電圧ＶＲを供給しているときのセンスアンプ入力部の負荷容量（ビット線負荷を含まない負荷の容量）をＣｌｏａｄとする。この場合、（ＳＡ入力部の）負荷容量Ｃｌｏａｄの電荷をダイナミックにＲｅＲＡＭ（抵抗）で放電したときのセンスノード電位Ｖｏ電位は、以下の式（１）で表される。
【００６３】
［数１］
Ｖｏ＝ＶＲ×ｅｘｐ{−（Ｔｉｍｅ）／(Ｒｃｅｌｌ×Ｃｌｏａｄ）}…（１）
【００６４】
ここで、（Ｔｉｍｅ）は放電時間を表す。
いま、Ｒｃｅｌｌ（書き込みヴェリファイ読み出し時）＝１０[ＫΩ]、Ｒｃｅｌｌ（通常読み出し時）＝１００[ＫΩ]、Ｒｃｅｌｌ（消去ヴェリファイ読み出し時）＝１[ＭΩ]とする。
【００６５】
図１３は、Ｃｌｏａｄ＝１００[ｆＦ]で一定とした本発明が非適用の場合の放電特性図である。このとき、例えば４０[ｎｓ]をセンスタイミングとすると、通常読み出しと低抵抗読み出しがともにＶｏ＝０[Ｖ]付近となるため、その判別が不可能である。放電開始からセンスタイミングまでの時間をもっと短くしても、通常読み出しの放電が速く、低抵抗読み出しではさらに放電が急激なため、最適なセンスタイミングの設定が困難である。
【００６６】
図１４は、図９に示すオフセット容量付加回路１７の制御により、放電速度差の乖離を緩和した場合の放電特性図である。オフセット容量付加回路１７は、読み出す情報の論理で決まる読み出しの種類に応じて制御される。すなわち、オフセット容量付加回路１７は、通常読み出し（論理＝任意）、書き込みヴェリファイ読み出し（論理＝“１”）、消去ヴェリファイ読み出し（論理＝“０”）の区別に応じて、追加容量Ｃｏｆｆｓｅｔの最適値を選択し、センスノードの負荷に追加する。
図１４は、追加後の放電カーブをシミュレーション計算により求めたものを示している。なお、セル抵抗は、図１３と同様に、Ｒｃｅｌｌ（書き込みヴェリファイ読み出し時）＝１０[ＫΩ]、Ｒｃｅｌｌ（通常読み出し時）＝１００[ＫΩ]、Ｒｃｅｌｌ（消去ヴェリファイ読み出し時）＝１[ＭΩ]とする。また、Ｃｌｏａｄ（書き込みヴェリファイ読み出し時）＝１５００[ｆＦ]、Ｃｌｏａｄ（通常読み出し時）＝３００[ｆＦ]、Ｃｌｏａｄ（消去ヴェリファイ読み出し時）＝１００[ｆＦ]としている。
【００６７】
図１４から、放電時間１０[ｎｓ]〜５０[ｎｓ]程度の広いタイミングレンジで電荷消失が発生せず、さらに、センスノード電位Ｖｏの電圧振幅も取れていることが分かる。このことから、例えば１０[ｎｓ]〜５０[ｎｓ]程度の範囲内でセンスタイミングの設定が可能となる。
【００６８】
＜２．第１変形例＞
第１の実施形態における、ＢＬＩスイッチに関する変形例を、つぎに説明する。
図１５に、第１変形例の第１カラム構成を含む回路図を示す。
図１５の構成では、センスノード電位Ｖｏとビット線ＢＬを接続するスイッチ５１をトランスファゲート（第１の実施形態）ではなく、ＮＭＯＳトランジスタに変更している。
【００６９】
図１６に、第１変形例の第２カラム構成を含む回路図を示す。
図１６の構成では、センスノード電位Ｖｏとビット線ＢＬを接続するスイッチ５１をトランスファゲート（第１の実施形態）ではなく、ＰＭＯＳトランジスタに変更している。
【００７０】
第１および第２カラム構成のスイッチ５１は、センスノード電位Ｖｏとビット線ＢＬを低抵抗で接続するスイッチとして機能する。このため、第１の実施形態のトランスファーゲート（スイッチ５１）と同じ機能である。違いはセンスノード電位Ｖｏとビット線ＢＬを低抵抗接続可能な電圧レンジが違うのと、素子数である。動作電圧レンジ次第では、コスト優先で第１カラム構成のＮＭＯＳトランジスタ、または第２カラム構成のＰＭＯＳトランジスタを、トランスファーゲートと置き換えることが可能である。
【００７１】
＜３．第２の実施の形態＞
図１７に、第２の実施形態に関わるカラム構成を含む回路図を示す。
図１７に図解するカラム構成では、図９と比較すると、センスノード電位Ｖｏとビット線ＢＬ間にＮＭＯＳスイッチ５２が追加されている。ＮＭＯＳスイッチ５２のゲートに、“クランプ電圧”として電圧ＶＧＡＴＥを印加する。これにより、ＢＬ電位を{ＶＧＡＴＥ−Ｖｇｓ（＝ＶＲ）}電位にクランプする。
また、図９ではプリチャージ電圧を記号“ＶＲ”で示すが、これと異なる電圧設定が可能なプリチャージ電圧Ｖｐｒｅを、プリチャージトランジスタ７１のソースに与えている。
【００７２】
この方式の特徴の１つは、ＢＬ電位固定でセンスノード電位Ｖｏ側に大きなセンス電圧振幅が取れる点である。この点に関し、第１の実施形態ではセンス電圧振幅は０[Ｖ]〜読み出し印加電圧ＶＲが最大である。これに対し、第２の実施形態では、０[Ｖ]〜プリチャージ電圧Ｖｐｒｅ（Ｖｐｒｅに制約がない）ので、センス電圧振幅を大きくできる電圧設定が可能である。
また、この方式では、センス動作において、センスノードの電位上昇とともにＮＭＯＳスイッチ５２がカットオフすると、以後は、センスノードの容量負荷とビット線ＢＬの容量負荷が分離されている。このため、センスノードの容量負荷が小さくなり、高速動作に向いている。本方式は一般的に「電荷移送方式」等の名前で呼ばれている。
【００７３】
電荷移送方式においても、第１の実施形態で行ったような追加容量Ｃｏｆｆｓｅｔの接続とその切り替えが有効である。動作制御方式、動作波形図は第１の実施形態と同様であるため、以下、定量的な比較のみ行う。
【００７４】
センスノードの容量負荷をＣｌｏａｄ、センスノードのプリチャージ電圧Ｖｐｒｅを１.８[Ｖ]、読み出し印加電圧ＶＲを０.１[Ｖ]とする。この場合、（ＳＡ入力部の）容量負荷Ｃｌｏａｄの電荷をダイナミックにＲｅＲＡＭセル（抵抗）で放電したときのセンスノードの電位Ｖｏは以下の式（２）で表される。
【００７５】
［数２］
Ｖｏ＝Ｖｐｒｅ−{(Ｔｉｍｅ)*(ＶＲ／Ｒｃｅｌｌ)／Ｃｌｏａｄ}…（２）
【００７６】
ここで、（Ｔｉｍｅ）は放電時間を表す。
いま、Ｒｃｅｌｌ（書き込みヴェリファイ読み出し時）＝１０[ＫΩ]、Ｒｃｅｌｌ（通常読み出し時）＝１００[ＫΩ]、Ｒｃｅｌｌ（消去ヴェリファイ読み出し時）＝１[ＭΩ]とする。
【００７７】
図１８は、Ｃｌｏａｄ＝１０[ｆＦ]で一定とした本発明が非適用の場合の放電特性図である。電荷移送方式では放電が時間に対してリニア（直線状）に変化する。このとき、センスタイミングを設定可能な時間範囲は殆んど存在しないため、情報の判別が不可能である。
【００７８】
図１９は、図１７に示すオフセット容量付加回路１７の制御により、放電速度差の乖離を緩和した場合の放電特性図である。オフセット容量付加回路１７は、読み出す情報の論理で決まる読み出しの種類に応じて制御される。すなわち、オフセット容量付加回路１７は、通常読み出し（論理＝任意）、書き込みヴェリファイ読み出し（論理＝“１”）、消去ヴェリファイ読み出し（論理＝“０”）の区別に応じて、追加容量Ｃｏｆｆｓｅｔの最適値を選択し、センスノードの負荷に追加する。
図１９は、追加後の放電カーブをシミュレーション計算により求めたものを示している。なお、セル抵抗は、図１８と同様に、Ｒｃｅｌｌ（書き込みヴェリファイ読み出し時）＝１０[ＫΩ]、Ｒｃｅｌｌ（通常読み出し時）＝１００[ＫΩ]、Ｒｃｅｌｌ（消去ヴェリファイ読み出し時）＝１[ＭΩ]とする。また、Ｃｌｏａｄ（書き込みヴェリファイ読み出し時）＝２００[ｆＦ]、Ｃｌｏａｄ（通常読み出し時）＝５０[ｆＦ]、Ｃｌｏａｄ（消去ヴェリファイ読み出し時）＝１０[ｆＦ]としている。
【００７９】
図１９から、放電時間１０[ｎｓ]〜６０[ｎｓ]程度の広いタイミングレンジで電荷消失が発生せず、さらに、センスノード電位Ｖｏの電圧振幅も取れていることが分かる。このことから、例えば１０[ｎｓ]〜６０[ｎｓ]程度の範囲内でセンスタイミングの設定が可能となる。
【００８０】
＜４．第３の実施の形態＞
図２０に、第３の実施形態において前提となるカラム構造図を示す。
図２０に図解するカラム構造では、列方向のメモリセルカラムが１つのセンスアンプ７Ａを共有している。
具体的には、今まで説明してきたカラム構成図（図９および図１５〜図１７）におけるオフセット容量付加回路１７は、図４のようにメモリセルアレイ１の外に配置されているので、その部分にもう一つの他のメモリセルカラムが配置されている。以下、既存のビット線ＢＬを上側ビット線ＢＬｕと表記し、この追加されたメモリセルカラムのビット線を下側ビット線ＢＬｄと表記する。
【００８１】
このようなＳＡ共有カラム構造では、センスアンプ７Ａによる読み出し動作が行われるメモリセルカラムは、上側ビット線ＢＬｕと下側ビット線ＢＬｄの一方である。つまり、上側ビット線ＢＬｕが読み出し動作対象のときは下側ビット線ＢＬｄが未使用となり、下側ビット線ＢＬｄが読み出し動作対象のときは、上側ビット線ＢＬｕが未使用となる。
【００８２】
このようなＳＡ共通構造自体は既知である。通常、未使用のメモリセルカラムのビット線はスイッチ５１によって、動作対象のメモリセルカラムのビット線負荷から切り離して動作を軽くする。
【００８３】
本実施形態では、このようにビット線負荷を切り離す場合と、意図的に切り離さない場合とを制御することで、上記した他の実施形態でオフセット容量付加回路１７（図９等）の容量追加機能と等価の機能を果たさせる。但し、オフセット容量付加回路１７（図９等）が追加容量Ｃｏｆｆｓｅｔの値を複数設定できるのに対し、この場合は、追加容量値は１種類のみ（未使用のメモリセルカラムのビット線負荷容量のみ）となる。
したがって、このビット線負荷容量を切り換えるスイッチ等も本発明の“負荷容量変更部”の一部に該当する。
【００８４】
図２１（Ａ）と図２１（Ｂ）に、動作対象のビット線を太線で示し、スイッチ５１のオンとオフの状態を追加した、図２０と同様な図を示す。図２１に示す具体例で、容量制御動作を定量的に説明する。
図２１では、センスアンプ７Ａから見て上側の低抵抗メモリセルを選択する場合、ワード線ＷＬ１がオンでワード線ＷＬ２がオフとなる。また、このときセンスアンプ７Ａから見て下側ビット線ＢＬｕが非動作である（ワード線ＷＬ３およびＷＬ４がオフである）。この非動作の下側ビット線ＢＬｕを追加容量Ｃｏｆｆｓｅｔとして利用する。図２１（Ａ）のようにすれば追加容量Ｃｏｆｆｓｅｔ＝Ｃｂｌとなり、センスノードの容量負荷は（Ｃｌｏａｄ＋２*Ｃｂｌ）となる。
【００８５】
一方、図２１（Ｂ）のように、センスアンプ７Ａから見て上側の高抵抗メモリセルを選択する場合、ワード線ＷＬ２をオン、ワード線ＷＬ１をオフに切り替える。また、図２１（Ａ）では共にオンしていた上側スイッチ５１ｕと下側スイッチ５１ｄのうち、下側スイッチ５１ｄをターンオフする。
これにより、追加容量Ｃｏｆｆｓｅｔ＝０[Ｖ]となり、センスノードの容量負荷は（Ｃｌｏａｄ＋１*Ｃｂｌ）となる。
【００８６】
＜５．第４の実施の形態＞
第５の実施形態では、上記第４の実施形態と同様に未使用の配線容量を追加容量として利用する。但し、第４の実施形態では追加容量値のバリエーションが乏しいので、その点を解決した形態を、第５の実施形態で説明する。
【００８７】
図２２に、第４の実施形態において前提となるカラム構成図を示す。
図９および図１５〜図１７に示すビット線は階層化されていない。これに対し、本実施形態に関わる図２２に図解するカラム構成では、他の実施形態では符号“ＢＬ”で示すビット線が、グローバルビット線ＧＢＬとローカルビット線ＬＢＬに階層化されている。グローバルビット線ＧＢＬがセンスアンプ７Ａに接続され、複数（ここでは４つ）のメモリセル列が１本のグローバルビット線ＧＢＬに並列接続されている。ここで、図９および図１５〜図１７に示す（ビット線遮断）スイッチ５１は、各メモリセル列のグローバルビット線ＧＢＬとの接続箇所に設けられているスイッチ５１＿１〜５１＿４に代替されている。
【００８８】
スイッチ５１＿１〜５１＿４は、図９等のスイッチ５１とスイッチ１７１とを兼用するスイッチである。
すなわち、これらの４つの並列スイッチは、読み出し動作対象のメモリセルを含むメモリセル列に対しては図９等のスイッチ５１の役目をし、非使用のメモリセル列に対しては図９等のスイッチ１７１の役目をする。この非使用のメモリセル列において、スイッチ５１＿１〜５１＿４の先に接続されたローカルビット線ＬＢＬ１〜ＬＢＬ４の負荷容量が、図９等のオフセット容量付加回路１７内の追加容量Ｃｏｆｆｓｅｔと同等の機能を果たす。
【００８９】
このようなビット線階層構造では、センスアンプ７Ａによる読み出し動作が行われるメモリセルは、そのメモリセルを含むメモリセル列を、スイッチ５１＿１〜５１＿４の１つをオン、他をオフとすることで選択する。これにより１本のローカルビット線ＬＢＬがグローバルビット線ＧＢＬを介してセンスアンプ７Ａのセンスノードに接続される。また、このセンスノードに接続されたローカルビット線ＬＢＬを共有する複数のメモリセルのうち、１本のワード線をオンすることにより動作対象のメモリセルを選択する。
【００９０】
図２３（Ａ）と図２３（Ｂ）に、センスノードに電気的に接続された階層化ビット線を太線で示し、スイッチのオンとオフの状態を追加した、図２２と同様な図を示す。図２３に示す具体例で、容量制御動作を定量的に説明する。
図２３では、ワード線ＷＬ３またはＷＬ４をオンして、これに接続される低抵抗メモリセル選択する場合の例である。
【００９１】
低抵抗読み出しのメモリセルが接続されたワード線ＷＬ３をオンする場合、他のワード線はオフする。また、センスノード負荷容量を大きくする必要から、スイッチ５１＿１〜５１＿４の全てをオンする。図２３（Ａ）のようにすれば、追加容量Ｃｏｆｆｓｅｔ＝３*Ｃｂｌとなり、センスノードの容量負荷は（Ｃｌｏａｄ＋Ｃｇｂｌ＋４*Ｃｂｌ）となる。ここで“Ｃｇｂｌ”はグローバルビット線ＧＢＬの負荷容量を表す。
【００９２】
図２３（Ｂ）は、ワード線ＷＬ４に接続される高抵抗メモリセルを選択する場合である。
この場合、高抵抗読み出し時はセンスノードの容量負荷を小さくしたいため、低抵抗読み出し時のように非動作ＢＬを使用しない。図２３（Ｂ）のようにすれば追加容量Ｃｏｆｆｓｅｔ＝０となり、センスノードの容量負荷は（Ｃｌｏａｄ＋Ｃｇｂｌ＋１*Ｃｂｌ）となる。
【００９３】
以上の第１〜第４の実施形態および第１変形例では、いわゆるダイナミック読み出し動作を行うＲｅＲＡＭにおいて、シングルエンド型センスアンプのタイミング設定の範囲が拡大し、誤動作のマージン設計が容易化されるという利益が得られる。
【００９４】
以下、差動増幅型センスアンプをもつＲｅＲＡＭに本発明を適用した場合の実施形態を説明する。
なお、差動増幅型センスアンプの場合、その参照ノードの抵抗や容量などの負荷が変化してパラメータが多くなるので、本発明適用の効果を数式で定量的に説明する必要がある。そのため、以下の実施形態の説明に先だって、本発明が非適用の場合の比較例を最初に説明する。
【００９５】
＜６．比較例＞
差動増幅型センスアンプのヴェリファイ読み出しでは、シングルエンド型と同様、低抵抗状態のセット抵抗Ｒｓｅｔがセットヴェリファイ閾値（Ｒｔｈ−ｓｅｔ）より小さくなるまで、書き込みを繰り返す。そして、Ｒｓｅｔ＜（Ｒｔｈ−ｓｅｔ）を満たすと書き込み成功となる。
一方、高抵抗状態のヴェリファイ読み出しでは、リセット抵抗Ｒｒｅｓｅｔがリセットヴェリファイ閾値（Ｒｔｈ−ｒｅｓｅｔ）より大きくなるまで書き込みを繰り返す。そして、Ｒｒｅｓｅｔ＞（Ｒｔｈ−ｒｅｓｅｔ）を満たすと書き込み成功となる。
【００９６】
通常のデータ読み出しの判別閾値をＲｔｈとすると、（Ｒｔｈ−ｓｅｔ）＜Ｒｔｈ＜（Ｒｔｈ−ｒｅｓｅｔ）となる。
したがって、セット読み出し、通常読み出し、リセット読み出しでは、各々の判別閾値は、それぞれ、（Ｒｔｈ−ｓｅｔ）、Ｒｔｈ、（Ｒｔｈ−ｒｅｓｅｔ）と異なる値をとる。
【００９７】
ここで{Ｒｔｈ−（Ｒｔｈ−ｓｅｔ）}、{（Ｒｔｈ−ｒｅｓｅｔ）−Ｒｔｈ}は、各々、Ｒｓｅｔ、Ｒｒｅｓｅｔの信頼性マージンである。
【００９８】
このように、２値のメモリであっても不揮発メモリでは多値の読み出し回路が必要になる。多値に書き込むメモリであれば、２値のメモリ以上の多値を読み出すための複雑な読み出し回路が必要になる。
【００９９】
図２４は、本比較例に関わる多値の読み出し回路の実現例を示す回路図である。
図２４に示す回路では、差動増幅型のセンスアンプ７Ｂの具体的構成は明らかにしていないが、閾値別にリファレンス抵抗を切り替える回路構成をもつ。
【０１００】
図２４の回路には以下のような不具合がある。
２つの抵抗の大小関係を判別する差動センスアンプ７Ｂとして、図２５に示す回路を用いることができる。
図２４ではメモリセルが１ダイオード（Ｄ）と１つの可変抵抗素子（Ｒ）で構成されている。一方、図２５ではメモリセルが１つのトランジスタ（Ｔ）と１つの可変抵抗素子（Ｒ）で構成されている。この違いはあるが、差動センスアンプ７Ｂとしてはどちらにも同じものが適用可能である。
【０１０１】
図２５では、差動センスアンプ７Ｂの２つの入力に、プリチャージ電圧Ｖｐｒｅをビット線対（ＢＬ,／ＢＬ）に供給制御するプリチャージ回路が接続されている。また、この２つのセンス入力の各々に対し、選択スイッチ５１Ａまたは５１ＢとアクセストランジスタＡＴを介して、メモリセル抵抗Ｒｃｅｌｌまたはリファレンス抵抗Ｒｒｅｆが接続可能となっている。具体的に、メモリセル抵抗Ｒｃｅｌｌは、ビット線ＢＬを介して差動センスアンプ７Ｂの非反転入力「＋」に接続される。リファレンス抵抗Ｒｒｅｆは、ビット補線（／ＢＬ）を介してセンスアンプ７Ｂの反転入力「−」に接続される。
【０１０２】
この回路では、差動センスアンプ７Ｂの入力をＶｐｃにプリチャージした後に、選択スイッチを介してＲｃｅｌｌとＲｒｅｆを介して放電させ、放電電位差をセンスアンプ７Ｂで読み出す。
【０１０３】
ここで、センスアンプ７Ｂの入力に繋がった容量Ｃは等価的でトータルな容量で、回路の寄生容量の場合もあるし、積極的に容量素子を付ける場合もある。
図２５に示す回路は選択スイッチ５１Ａ,５１ＢとしてＭＯＳトランジスタを用いているが、バイポーラトランジスタでもよい。
【０１０４】
選択スイッチ５１Ａ,５１Ｂの動作領域により、この回路は異なる動作をする。
選択スイッチ５１Ａ,５１Ｂが抵抗体として動作する場合、容量Ｃと抵抗Ｒ（ＲｃｅｌｌまたはＲｒｅｆを主成分とする総抵抗）で決まる時定数τにしたがった放電（ＣＲ放電）をする。このとき、選択スイッチ５１Ａ,５１Ｂが抵抗体として動作するとは、ＭＯＳトランジスタなら線形領域の動作、バイポーラトランジスタなら飽和領域の動作を指す。
【０１０５】
選択スイッチ５１Ａ,５１Ｂが定電流源として動作させるためには、ＭＯＳトランジスタなら飽和動作領域での使用になり、バイポーラトランジスタなら非飽和動作領域での使用となるように、これらを制御する。この場合、放電速度は定電流源で律束されるため、速度が一定の定電流放電となる。
選択スイッチの動作領域は、そのゲート電圧、或いは、ベース電圧の値でコントロールできる。
【０１０６】
図２６に、ＣＲ放電させた場合の放電カーブを示す。
放電電圧Ｖは次式（３）で表すことができる。
【０１０７】
［数３］
Ｖ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃ*Ｒ)}…（３）
【０１０８】
ここで、メモリセルのアクセストランジスタＡＴや選択スイッチ５１Ａ,５１Ｂの抵抗、及び、配線抵抗は十分小さいとして無視している。
【０１０９】
図２６では、Ｖｐｒｅ＝１[Ｖ]とし、Ｘ軸はｔ／τ（τ＝Ｃ*Ｒｒｅｆ）に規格化している。また、図２６では、Ｒ＝Ｒｒｅｆのリファレンス電圧のカーブと、Ｒｃｅｌｌ＝１.２*Ｒｒｅｆ、Ｒｃｅｌｌ＝０.８*Ｒｒｅｆの２種類の検出電圧のカーブを載せている。このＲｃｅｌｌの大きさの切り換えは、図２４の場合、抵抗Ｒ０〜Ｒ３をスイッチで切り換えることに相当する。
【０１１０】
図２７に、検出電圧とリファレンス電圧の差、即ち、センス電圧Δ[Ｖ]の変化を示す。
図２７に示すとおり、センス電圧Δ[Ｖ]はセンス放電開始から増加するが、時間が経ち過ぎると放電しきってしまいセンス電圧が消失する。
最大のセンス電圧は、（ｔ＝τ＝Ｃ*Ｒｒｅｆ）で得られ、このタイミング（横軸メモリが１.０）が最適なセンスタイミングになる。
【０１１１】
次に、Ｒｃｅｌｌを（０.５*Ｒｒｅｆ）にまで低下させた場合を考える。
この場合のＣＲ放電カーブとセンス電圧変化を、図２８と図２９に示す。
リファレンス側のセル抵抗を（０.５*Ｒｒｅｆ）に変えた場合は、図２８および図２９のように、最適なセンスタイミングは（０.５*Ｃ*Ｒｒｅｆ）に減少する。図示しないが、リファレンス抵抗を（２*Ｒｒｅｆ）に変えた場合は、最適なセンスタイミングは（２*Ｃ*Ｒｒｅｆ）に増大する。
【０１１２】
図３０は、定電流放電させた場合のＣＲ放電カーブを示す。
この場合の放電電圧Ｖは次式（４）により表される。
【０１１３】
［数４］
Ｖ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃ*Ｒ）…（４）
【０１１４】
ここで、メモリセルのアクセストランジスタＡＴや選択スイッチ５１Ａ,５１Ｂの抵抗、及び、配線抵抗は十分小さいとして無視している。
【０１１５】
図３０における読み出し印加電圧ＶＲは、ビット線対電圧、即ち、メモリセルとリファレンスセルに印加される電圧である。
図３０では、Ｖｐｒｅ＝１[Ｖ]、読み出し印加電圧ＶＲ＝０.１[Ｖ]とし、Ｘ軸はｔ／τ（τ＝Ｃ*Ｒｒｅｆ）に規格化している。また、図２８では、Ｒ＝Ｒｒｅｆのリファレンス電圧のカーブと、Ｒｃｅｌｌ＝１.２*Ｒｒｅｆ、Ｒｃｅｌｌ＝０.８*Ｒｒｅｆの２種類の検出電圧カーブを載せている。
【０１１６】
図３１に、検出電圧とリファレンス電圧の差、即ち、センス電圧Δ[Ｖ]の変化を示す。
図３１に示すとおり、センス電圧Δ[Ｖ]はセンス放電開始から増加するが、時間が経ち過ぎると放電しきってしまいセンス電圧が消失する。
最大のセンス電圧は、センス電圧の消失直前に得られる。しかし、センス電圧の消失直前を時間管理することは困難で、通常は、電圧及び時間のダイナミックレンジの中央、図３１の例では、（ｔ＝５*τ＝５*Ｃ*Ｒｒｅｆ）近辺が最適なセンスタイミングになる。
【０１１７】
次に、定電流放電において、Ｒｃｅｌｌを（０.５*Ｒｒｅｆ）にまで低下させた場合を考える。
この場合の定電流放電カーブとセンス電圧変化を、図３２と図３３に示す。
リファレンス側のセル抵抗を（０.５*Ｒｒｅｆ）に変えた場合は、図３２および図３３のように、最適なセンスタイミングは（０.５*５*Ｃ*Ｒｒｅｆ）に減少する。図示しないが、リファレンス抵抗を（２*Ｒｒｅｆ）に変えた場合は、最適なセンスタイミングは（２*５*Ｃ*Ｒｒｅｆ）に増大する。
【０１１８】
以上のように、ＣＲ放電でも定電流放電でも、Ｒｒｅｆを切り替えると、センスタイミングも切り替える必要がある。このためセンスタイミングを切り替える回路が必要になる欠点がある。また、センスタイミングが変わってしまうのでスループットが変動してしまう欠点がある。また、多値レベルに応じた精度のよい複数のリファレンス抵抗を設けるコスト的欠点もある。
【０１１９】
＜７．第５の実施の形態＞
図３４に、第５の実施形態に関わるビット線対構成を示す。
図３４に示す構成を、図２５に示す比較例と比べると、セット容量スイッチ１８Ｓ、リセット容量スイッチ１８Ｒおよび追加容量Ｃｏｆｆｓｅｔが追加されている。本例では、２つの容量スイッチ（１８Ｓ,１８Ｒ）がＮＭＯＳトランジスタの場合を例示するが、ＰＭＯＳトランジスタでもトランスファーゲートでもよい。
これら追加された容量スイッチや追加容量は、本発明の“負荷容量変更部”の一部に該当する。
【０１２０】
セット容量スイッチ１８Ｓとリセット容量スイッチ１８Ｒが、ビット線対（ＢＬ,／ＢＬ）に直列接続され、そのスイッチ間ノードと基準電位線（例えばＧＮＤ線）との間に、追加容量Ｃｏｆｆｓｅｔが接続されている。
セット容量スイッチ１８Ｓは、図４の制御回路１１から供給されるセット読み出し信号ＳＥＴによって制御される。リセット容量スイッチ１８Ｒは、図４の制御回路１１から供給されるリセット読み出し信号ＲＳＥＴによって制御される。
【０１２１】
図３４の構成において、通常読み出し時にはＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｌに制御される。このとき容量スイッチ（１８Ｓ,１８Ｒ）が共にオフとなる。よって、センスノード入力の容量とリファレンス入力の容量は共に、ビット線またはビット補線単独の容量値Ｃｂｌと等価となる。
【０１２２】
セットヴェリファイ読み出し時には、ＳＥＴ＝Ｈ,ＲＥＳＥＴ＝Ｌに制御される。これにより、セット容量スイッチ１８Ｓがターンオンするため、センスノード入力の容量が（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）、リファレンス入力の容量がＣｂｌとなる。
【０１２３】
一方、リセットヴェリファイ読み出し時には、ＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｈに制御されるため、オンする容量スイッチが切り替わり、センスノード入力の容量がＣｂｌ、リファレンス入力の容量が（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）となる。
【０１２４】
リファレンス抵抗Ｒｒｅｆは通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しで切り替えない。つまり、本発明の適用に際しては、同じリファレンス抵抗を用いる。
以上のようにセット読み出し信号ＳＥＴとリセット読み出し信号ＲＳＥＴのレベル（“Ｈ”と“Ｌ”）の組み合わせが、通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しの種別を表している。このため、この２つの信号のレベルの組み合わせを介して、読み出す情報の論理に応じて追加容量値の切り換えが行われる。
しかも、本実施形態では、今までの実施形態と異なり、センスアンプのセンスノードのみならず、参照ノードの追加容量値が変化するという特徴がある。
【０１２５】
［ＣＲ放電読み出し時の電位とセンスタイミング］
以上の３種類の読み出しにおいて、センスノード（センス入力）の電位Ｖｏ、参照ノード（リファレンス入力）の電位Ｖｒおよびセンスタイミング（ｔＳ）は、前述したＣＲ放電電圧の式（３）に基づくと以下のように規定できる。
【０１２６】
まず、通常読み出しの場合（ＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｌ）、次式（５−１）〜（５−３）が成立する。
【０１２７】
［数５］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｃｅｌｌ)}…（５−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｒｅｆ)}  …（５−２）
(ｔＳ)＝Ｃｂｌ*Ｒｒｅｆ…（５−３）
【０１２８】
セットヴェリファイ読み出し（ＳＥＴ＝Ｈ,ＲＥＳＥＴ＝Ｌ）では、次式（６−１）〜（６−３）が成立する。
【０１２９】
［数６］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*Ｒｃｅｌｌ}］…（６−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｒｅｆ)}
＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{((Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*（Ｒｒｅｆ*Ｃｂｌ）／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ))}］                                           …（６−２）
ｔＳｓｅｔ＝Ｃｂｌ*Ｒｒｅｆ                                         …（６−３）
【０１３０】
セットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔの追加により、リファレンス抵抗が等価的に｛Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)}に減少する。しかしながら、リファレンス入力の電圧は通常読み出しと同一なので、センスタイミングは通常読み出しと変わることがない。
【０１３１】
リセットヴェリファイ読み出し（ＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｈ）では、次式（７−１）〜（７−３）が成立する。
【０１３２】
［数７］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｃｅｌｌ)}                    …（７−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*Ｒｒｅｆ}］
＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{Ｃｂｌ*（Ｒｒｅｆ*(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)／Ｃｂｌ）}］                                                               …（７−２）
ｔＳｒｅｓｅｔ＝（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）*Ｒｒｅｆ                 …（７−３）
【０１３３】
このように、リセットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔの追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）／Ｃｂｌ}に増大する。この場合は、リファレンス入力の電圧が変わってしまうので、センスタイミングも{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)／Ｃｂｌ}倍に増大する。
【０１３４】
本実施形態では、以上のように、リファレンス抵抗Ｒｒｅｆは固定のまま、Ｃｏｆｆｓｅｔの接続を切り替えることで、通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しの３値の読み出しが可能となった。しかも、通常読み出しとセットヴェリファイ読み出しとでは、同一のセンスタイミングで読み出しができる。
【０１３５】
なお、素子は追加になるが、セットヴェリファイ読み出し時にＣｏｆｆｓｅｔ１、リセットヴェリファイ読み出し時にＣｏｆｆｓｅｔ２といった具合に、異なる容量に切り替えてもよい。素子は増えるが、閾値設定の自由度は増す。
【０１３６】
［定電流放電読み出し時の電位とセンスタイミング］
以上の３種類の読み出しにおいて、センスノード（センス入力）の電位Ｖｏ、参照ノード（リファレンス入力）の電位Ｖｒおよびセンスタイミング（ｔＳ）を、前述した定電流放電電圧の式（４）に基づいて以下のように規定できる。
【０１３７】
通常読み出し（ＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｌ）には、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（８−１）〜（８−３）が成立する。
【０１３８】
［数８］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｃｅｌｌ）…（８−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｒｅｆ）  …（８−２）
ｔＳ＝５*Ｃｂｌ*Ｒｒｅｆ                     …（８−３）
【０１３９】
セットヴェリファイ読み出し（ＳＥＴ＝Ｈ,ＲＥＳＥＴ＝Ｌ）には、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（９−１）〜（９−３）が成立する。
【０１４０】
［数９］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／{（Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*Ｒｃｅｌｌ}    …（９−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｒｅｆ)
＝Ｖｐｒｅ−ＶＲ*ｔ／［{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*(Ｒｒｅｆ*Ｃｂｌ)／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)}］                                               …（９−２）
ｔＳ＝５*Ｃｂｌ*Ｒｒｅｆ                                           …（９−３）
【０１４１】
セットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔの追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)}に減少する。しかしながら、リファレンス入力の電圧は通常読み出しと同一なので、センスタイミングは通常読み出しと変わることがない。
【０１４２】
リセットヴェリファイ読み出し（ＳＥＴ＝Ｌ,ＲＥＳＥＴ＝Ｈ）では、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（１０−１）〜（１０−３）が成立する。
【０１４３】
［数１０］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｃｅｌｌ)                      …（１０−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)*Ｒｒｅｆ}
＝Ｖｐｒｅ−ＶＲ*ｔ／［Ｃｂｌ*{(Ｒｒｅｆ*(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)／Ｃｂｌ)}］                                                                …（１０−２）
ｔＳｒｅｓｅｔ＝５*（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）*Ｒｒｅｆ            …（１０−３）
【０１４４】
リセットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔの追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*（Ｃｂｌ＋Ｃｏｆｆｓｅｔ）／Ｃｂｌ}に増大する。この場合は、リファレンス入力の電圧が変わってしまうので、センスタイミングも{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ)／Ｃｂｌ}倍に増大する。
【０１４５】
このようにＣＲ放電と定電流放電では、センスタイミングの乖離を緩和する効果が得られることに変わりはない。
【０１４６】
＜８．第６の実施の形態＞
図３５に、第６の実施形態に関わるビット線対構成を示す。
図３５に示す構成を、図３４に示す比較例と比べると、リセット容量スイッチ１８Ｒが省略され、リード容量スイッチ１８ｒがビット線ＢＬに接続されている。ここで、セット容量スイッチ１８Ｓはセット読み出し信号ＳＥＴにより制御され、追加容量Ｃｏｆｆｓｅｔ２の接続を制御する。一方、リード容量スイッチ１８ｒは、リードイネーブル信号ＲＥＡＤにより制御され、追加容量Ｃｏｆｆｓｅｔ２のビット線ＢＬへの接続を制御する。リードイネーブル信号ＲＥＡＤは、図４の制御回路１１から供給される。本例では、２つの容量スイッチ（１８Ｓ,１８ｒ）がＮＭＯＳトランジスタの場合を例示するが、ＰＭＯＳトランジスタでもトランスファーゲートでもよい。
【０１４７】
図３５の構成において、通常読み出し時にはＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｈに制御される。このときリード容量スイッチ１８ｒがオン、セット容量スイッチ１８Ｓがオフとなる。よって、センスノード入力の容量が（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）、リファレンス入力の容量が（Ｃｂｌ）となる。
【０１４８】
セットヴェリファイ読み出し時には、ＳＥＴ＝Ｈ,ＲＥＡＤ＝Ｈに制御される。これにより、２つの容量スイッチ（１８Ｓ,１８ｒ）が共にオンとなる。よって、センスノード入力の容量が（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）、リファレンス入力の容量が（Ｃｂｌ）となる。
【０１４９】
一方、リセットヴェリファイ読み出し時には、ＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｌに制御されるため、オンする容量スイッチが通常読み出しのときと切り替わり、センスノード入力とリファレンス入力の容量が共に（Ｃｂｌ）となる。
リファレンス抵抗Ｒｒｅｆは通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しで切り替えない。つまり、本発明の適用に際しては、同じリファレンス抵抗を用いる。
【０１５０】
［ＣＲ放電読み出し時の電位とセンスタイミング］
以下、第５の実施形態と同様に、３種類の読み出し時のセンスノード電位Ｖｏ、参照ノード電位Ｖｒおよびセンスタイミング（ｔＳ）は、前述したＣＲ放電電圧の式（３）に基づくと以下のように規定できる。
【０１５１】
まず、通常読み出しの場合（ＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｈ）、次式（１１−１）〜（１１−３）が成立する。
【０１５２】
［数１１］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１)*Ｒｃｅｌｌ}］
…（１１−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｒｅｆ）}
＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１)*(Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１))}］                                         …（１１−２）
ｔＳ＝Ｃｂｌ*Ｒｒｅｆ                                             …（１１−３）
【０１５３】
通常読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔ１の追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）}に減少する。
【０１５４】
セットヴェリファイ読み出し（ＳＥＴ＝Ｈ,ＲＥＡＤ＝Ｈ）では、次式（１２−１）〜（１２−３）が成立する。
【０１５５】
［数１２］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２)*Ｒｃｅｌｌ}］                                                        …（１２−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｒｅｆ)}
＝Ｖｐｒｅ*ｅｘｐ［−ｔ／{(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２)*(Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２))}］    …（１２−２）
ｔＳｓｅｔ＝Ｃｂｌ*Ｒｒｅｆ                                      …（１２−３）
【０１５６】
セットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔ１とＣｏｆｆｓｅｔ２の追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）}に減少する。
【０１５７】
リセットヴェリファイ読み出し（ＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｌ）では、次式（１３−１）〜（１３−３）が成り立つ。
【０１５８】
［数１３］
Ｖｏ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｃｅｌｌ)}…（１３−１）
Ｖｒ＝Ｖｐｒｅ*ｅｘｐ{−ｔ／(Ｃｂｌ*Ｒｒｅｆ)}  …（１３−２）
ｔＳｒｅｓｅｔ＝Ｃｂｌ*Ｒｒｅｆ                 …（１３−３）
本実施形態では、センスタイミングは通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しで変わることがない。
【０１５９】
等価的な閾値は、通常読み出し時、セットヴェリファイ読み出し時、リセットヴェリファイ読み出し時で、以下のように表すことができる。
通常読み出し時：
Ｒｔｈ＝Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）。
セットヴェリファイ読み出し時：（Ｒｔｈ−ｓｅｔ）＝Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）。
リセットヴェリファイ読み出し時：（Ｒｔｈ−ｒｅｓｅｔ）＝Ｒｒｅｆ。
このため（Ｒｔｈ−ｓｅｔ）＜Ｒｔｈ＜（Ｒｔｈ−ｒｅｓｅｔ）を満たしている。
【０１６０】
［定電流放電読み出し時の電位とセンスタイミング］
以上の３種類の読み出しにおいて、センスノード（センス入力）の電位Ｖｏ、参照ノード（リファレンス入力）の電位Ｖｒおよびセンスタイミング（ｔＳ）を、前述した定電流放電電圧の式（４）に基づいて以下のように規定できる。
【０１６１】
通常読み出し（ＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｈ）には、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（１４−１）〜（１４−３）が成立する。
【０１６２】
［数１４］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／{（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１)*Ｒｃｅｌｌ}…（１４−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｒｅｆ）
＝Ｖｐｒｅ−ＶＲ*ｔ／｛（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）*（Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）)｝                                        …（１４−２）
ｔＳ＝５*Ｃｂｌ*Ｒｒｅｆ                                         …（１４−３）
【０１６３】
通常読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔ１の追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）}に減少する。
【０１６４】
セットヴェリファイ読み出し（ＳＥＴ＝Ｈ,ＲＥＡＤ＝Ｈ）には、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（１５−１）〜（１５−３）が成立する。
【０１６５】
［数１５］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／｛（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２)*Ｒｃｅｌｌ）                                                            …（１５−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｒｅｆ）
＝Ｖｐｒｅ−ＶＲ*ｔ／[（Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）*｛Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２)｝]      …（１５−２）
ｔＳ＝５*Ｃｂｌ*Ｒｒｅｆ                                          …（１５−３）
【０１６６】
セットヴェリファイ読み出しでは、Ｒｒｅｆは固定で、Ｃｏｆｆｓｅｔ１とＣｏｆｆｓｅｔ２の追加により、リファレンス抵抗が等価的に{Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）}に減少する。
【０１６７】
リセットヴェリファイ読み出し（ＳＥＴ＝Ｌ,ＲＥＡＤ＝Ｌ）では、（Ｖｐｒｅ＝１０*ＶＲ）とした場合、次式（１６−１）〜（１６−３）が成立する。
【０１６８】
［数１６］
Ｖｏ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｃｅｌｌ）…（１６−１）
Ｖｒ＝Ｖｐｒｅ−ＶＲ*ｔ／(Ｃｂｌ*Ｒｒｅｆ）  …（１６−２）
ｔＳｒｅｓｅｔ＝５*Ｃｂｌ*Ｒｒｅｆ           …（１６−３）
【０１６９】
センスタイミングは通常読み出し、セットヴェリファイ読み出し、リセットヴェリファイ読み出しで変わることがない。
【０１７０】
等価的な閾値は、通常読み出し時、セットヴェリファイ読み出し時、リセットヴェリファイ読み出し時で、以下のように表すことができる。
通常読み出し：Ｒｔｈ＝Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１）。
セットヴェリファイ読み出し：（Ｒｔｈ−ｓｅｔ）＝Ｒｒｅｆ*Ｃｂｌ／(Ｃｂｌ＋Ｃｏｆｆｓｅｔ１＋Ｃｏｆｆｓｅｔ２）。
リセットヴェリファイ読み出し：（Ｒｔｈ−ｒｅｓｅｔ）＝Ｒｒｅｆ。
このため、（Ｒｔｈ−ｓｅｔ）＜Ｒｔｈ＜（Ｒｔｈ−ｒｅｓｅｔ）を満たしている。
このようにＣＲ放電と定電流放電では、センスタイミングの乖離を緩和する効果が得られることに変わりはない。
【０１７１】
＜９．第７の実施の形態＞
図３６に、本実施形態に関わるビット線対構造を示す。
本実施形態は、ビット線階層構造を利用する点で図２２〜図２３の構造と類似し、選択スイッチ５１Ａ,５１Ｂを抵抗体として動作させる点ではＣＲ放電の例を示すものである。なお、定電流放電の場合は、以下の説明は、これまでの説明を参照すると容易に類推可能である。
【０１７２】
ビット線階層構造は図２２〜図２３を用いて既に詳しく説明したので、ここでは相違点を中心に説明する。
グローバルビット線ＧＢＬに複数のメモリセル列がスイッチを介して並列接続されている点は、図２２〜図２３と共通する。このことは、グローバルビット補線（／ＧＢＬ）に複数の参照メモリセル列がスイッチを介して並列接続されていることでも同様である。
ここでは、読み出し対象の選択セルを含む行方向のセル列を選択サブアレイと記載し、全てのセルが非選択の非選択セルのみの行方向のセル列を非選択サブアレイと便宜的に記載している。
【０１７３】
グローバルビット線ＧＢＬで、非選択のローカルビット線ＬＢＬの本数で追加容量Ｃｏｆｆｓｅｔの数を制御することは図２３と同様である。
本実施形態では、これと同じことを、差動センスアンプ７Ｂの参照ノード（電位Ｖｒ）に接続されているグローバルビット補線（／ＧＢＬ）でも行っている。つまり、グローバルビット補線（／ＧＢＬ）には、複数のローカルビット補線（／ＬＢＬ）が接続される数で、参照ノード側の追加容量Ｃｏｆｆｓｅｔの調整を行う。
【０１７４】
その双方の側で追加容量Ｃｏｆｆｓｅｔの調整を行うと、図３４の場合と同様な作用効果が得られ、センスノード側のみで行うと図３５と同様な作用効果が得られる。
【０１７５】
以上述べてきた第４〜第６の実施形態は、リファレンス抵抗を切り替える方式（図２４,図２５）と、組み合わせて使うことも可能である。
【０１７６】
以上の６つの実施形態ではＲｅＲＡＭを例としたが、ＲｅＲＡＭ以外の相変化メモリ等の抵抗変化型メモリに、本発明は広く適用できる。
また、フラッシュメモリ等の他の不揮発性メモリにおいても、ワード線制御を行わない、つまり一定電流でない読み出し動作も可能な場合がある。例えばＭＣＬ−ＮＯＲタイプではそのような動作の報告例もあり、このような動作であれば、読み出す情報の論理に応じて、あるいは、読み出しの種類（モード）に応じてセンスタイミングの乖離が著しい場合も存在する。
したがって、本発明は読み出し電流のダイナミックレンジが広い抵抗変化型メモリへの適用が望ましいが、以上の実施形態の記載は、他の不揮発性メモリへの適用を排除することを意味しない。
【０１７７】
以上の第１〜第６の実施形態および第１変形例では、いわゆるダイナミック読み出し動作を行うＲｅＲＡＭにおいて、差動増幅型センスアンプのタイミング設定の範囲が拡大し、誤動作のマージン設計が容易化されるという利益が得られる。
【符号の説明】
【０１７８】
１…メモリセルアレイ、４…ロウデコーダ、４Ａ…ＷＬドライバユニット、５…ＢＬＩスイッチ、６…ＣＳＷドライバ、６Ａ…ＣＳＷドライバユニット、７…センスアンプ、７Ａ…シングルエンド型センスアンプ、７Ｂ…差動センスアンプ、９…Ｉ／Ｏバッファ、１０…書き込み・消去ドライバ、１１…制御回路、１２…プレートドライバ、１７…オフセット容量付加回路、１８Ｓ…セット容量スイッチ、１８ｒ…リード容量スイッチ、１８Ｒ…リセット容量スイッチ、２０…Ｘセレクタ、３０…Ｙセレクタ、５１,５１ｕ,５１ｄ,５１Ａ,５１Ｂ…スイッチ、５２…ＮＭＯＳスイッチ、７１…プリチャージトランジスタ、１０１…下部電極、１０２…絶縁体膜、１０３…導体膜、１７１…スイッチ、Ｒcell…可変セル抵抗、ＭＣ…メモリセル、ＲＣ…参照セル、ＢＬ…ビット線、／ＢＬ…ビット補線、ＷＬ…ワード線、ＰＬ…プレート線、ＡＴ…アクセストランジスタ、Ｒｃｅｌｌ…メモリセル抵抗、Ｒｒｅｆ…リファレンス抵抗、Ｃｏｆｆｓｅｔ…追加容量、Ｖｏ…センスノード電位、Ｖｒ…参照ノード電位。
【図１】
2011108311.tif 000003
【図２】
2011108311.tif 000004
【図３】
2011108311.tif 000005
【図４】
2011108311.tif 000006
【図５】
2011108311.tif 000007
【図６】
2011108311.tif 000008
【図７】
2011108311.tif 000009
【図８】
2011108311.tif 000010
【図９】
2011108311.tif 000011
【図１０】
2011108311.tif 000012
【図１１】
2011108311.tif 000013
【図１２】
2011108311.tif 000014
【図１３】
2011108311.tif 000015
【図１４】
2011108311.tif 000016
【図１５】
2011108311.tif 000017
【図１６】
2011108311.tif 000018
【図１７】
2011108311.tif 000019
【図１８】
2011108311.tif 000020
【図１９】
2011108311.tif 000021
【図２０】
2011108311.tif 000022
【図２１】
2011108311.tif 000023
【図２２】
2011108311.tif 000024
【図２３】
2011108311.tif 000025
【図２４】
2011108311.tif 000026
【図２５】
2011108311.tif 000027
【図２６】
2011108311.tif 000028
【図２７】
2011108311.tif 000029
【図２８】
2011108311.tif 000030
【図２９】
2011108311.tif 000031
【図３０】
2011108311.tif 000032
【図３１】
2011108311.tif 000033
【図３２】
2011108311.tif 000034
【図３３】
2011108311.tif 000035
【図３４】
2011108311.tif 000036
【図３５】
2011108311.tif 000037
【図３６】
2011108311.tif 000038