(57)【要約】【課題】高利得モードにおける広帯域での平坦な利得特性と、低利得モードにおける広帯域での低損失特性及び平坦な利得特性を実現する。【解決手段】増幅経路１０１は、入力信号が第１のインダクタ７を介して増幅に供される一方、第２のインダクタ８を介して増幅信号が出力されるよう構成されてなる一方、バイパス経路１０２は、電界効果トランジスタ６と、これに並列接続された帰還用抵抗器１２とを有してなり、第１及び第２のインダクタ７，８は、増幅経路１０１の利得が低い高周波数帯域では帰還用抵抗器１２による帰還量を小さくする一方、増幅経路１０１の利得が高い低周波数帯域では帰還用抵抗器１２による帰還量を大きくし、利得の周波数特性が所望する平坦な特性となるように、それぞれの値が設定されたものとなっている。【選択図】図１
2011023841.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する増幅経路と、前記増幅経路の入出力間に並列に接続されて入力信号を出力へバイパスせしめるバイパス経路とを具備してなる広帯域利得可変型増幅器であって、
前記増幅経路は、その入力段に第１のインダクタが、当該第１のインダクタを介して入力信号が増幅に供されるよう設けられる一方、出力段に第２のインダクタが、当該第２のインダクタを介して増幅信号が出力されるよう設けられ、
前記バイパス経路は、当該バイパス経路の動作時に導通状態とされて前記増幅経路の入出力間をバイパスせしめ、前記増幅経路の動作時に非導通状態とされて、前記増幅経路の帰還回路として機能せしめるスイッチ素子と、当該スイッチ素子に並列接続された帰還用抵抗器とを有してなり、
前記第１及び第２のインダクタは、前記増幅経路の利得が低い高周波数帯域では前記帰還用抵抗器による帰還量を小さくする一方、前記増幅経路の利得が高い低周波数帯域では前記帰還用抵抗器による帰還量を大きくし、利得の周波数特性が所望する平坦な特性となるように、それぞれの値が設定されてなることを特徴とする広帯域利得可変型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得可変型増幅器に係り、特に、広帯域における利得特性の平坦化、損失の抑圧等を図ったものに関する。
【背景技術】
【０００２】
いわゆる利得可変機能を備えた従来の増幅器としては、例えば、図６に示された構成を有するものが知られている。
以下、同図を参照しつつ、かかる従来回路について説明する。
この従来回路は、増幅用電界効果トランジスタ５Ａからなる増幅経路１０１Ａと、この増幅経路１０１Ａに並列接続され、バイパス用電界効果トランジスタ６Ａを用いて増幅用電界効果トランジスタ５Ａに対する入力信号のバイパスを行うバイパス経路１０２Ａとから構成されてなるものである。
【０００３】
かかる構成において、高利得モードでは、増幅用電界効果トランジスタ５Ａが動作状態とされ、バイパス用電界効果トランジスタ６Ａが非動作状態とされる一方、低利得モードでは、バイパス用電界効果トランジスタ６Ａが動作状態とされ、増幅用電界効果トランジスタ５Ａが非動作状態とされるものとなっている。
ここで、増幅用電界効果トランジスタ５Ａは、ソース接地とされているが、このような構成のみならず、例えば、２つの電界効果トランジスタをカスコード接続した構成なども採り得るものである。
【０００４】
ところで、増幅器を広帯域化する従来手法としては、帰還回路を用いる手法が良く知られている。
例えば、ソース接地の増幅器において、増幅用電界効果トランジスタのゲート・ドレイン間に抵抗器による帰還回路を付加した場合、ゲートとドレインにおける信号の位相は、１８０度異なるため、負帰還となり利得が低下する反面、広帯域な利得特性を実現することができる。
【０００５】
このような帰還回路による位相変動を補償するための回路が従来より種々提案されており、図７には、かかる従来回路の一構成例が示されている。
この従来回路は、増幅用電界効果トランジスタ５Ａのドレインにインダクタ８Ａを接続すると共に、入力とドレインとの間に帰還用インダクタ１７Ａを接続することで、出力端子２Ａにおける位相及び帰還回路による位相変動に対して周波数特性を与えたものとなっている。これにより、帰還回路が低周波数帯域では負帰還、高周波数帯域では正帰還となるように、その位相調整がなされ、広帯域での平坦な利得特性が実現できるものとなっている。
この種の従来回路については、例えば、非特許文献１等に開示されたものがある。
【０００６】
上述の図７に示された回路を、図６に示された回路に適用して広帯域利得可変型増幅器を実現した場合の回路構成としては、例えば、図８に示された構成が考えられる。
この図８における構成例においては、図７における帰還用インダクタ１７Ａを除いた構成となっている。これは、低利得モードではバイパス経路において直列に接続されて信号損失を生ずるため、これを回避するためである。
【０００７】
かかる図８の回路においては、高利得モードでは、バイパス用電界効果トランジスタ６Ａを非動作状態とすることで、図７に示された回路とほぼ同一の回路構成となり、バイパス経路は帰還回路として機能するため、広帯域な利得特性を得ることができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Karl B. Niclas、Walter T. Wilser、Richard B. Gold and William R. Hitchens  著、”The Matched Feedback Amplifire: Ultrawide-Band Microwave Amplification with GaAs MESFETs”、Microwave Theory Tech、アメリカ合衆国、電気電子学会(Institute of Electrical and Electronic Engineers)、１９８０年４月、MTT-28、No.４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図８に示された回路の場合、整合回路１５，１６を必要とするため、動作特性に周波数特性が生ずることが避けられない。また、帰還回路における位相の調整要素は、インダクタ８Ａのみであるので、図７に示された回路に比して、調整の自由度が低いという問題がある。
ところで、低利得モードを低損失とするためには、入出力の負荷を、高利得モードと同じようにする必要があるが、図８に示された回路構成の場合、高利得モードではインピーダンスが高く周波数特性も大きいのに対して、低利得モードでは周波数特性が小さく、インピーダンスの調整要素も少ないため、高利得モードの負荷に近づけることは困難である。その結果、利得の平坦度は低下し、低損失な利得特性を得ることのできる周波数範囲は狭くなってしまうという問題がある。
【００１０】
本発明は、上記実状に鑑みてなされたもので、高利得モードにおける広帯域での平坦な利得特性と、低利得モードにおける広帯域での低損失特性及び平坦な利得特性を実現することのできる広帯域利得可変型増幅器を提供するものである。
【課題を解決するための手段】
【００１１】
上記本発明の目的を達成するため、本発明に係る広帯域利得可変型増幅器は、
高周波信号を増幅する増幅経路と、前記増幅経路の入出力間に並列に接続されて入力信号を出力へバイパスせしめるバイパス経路とを具備してなる広帯域利得可変型増幅器であって、
前記増幅経路は、その入力段に第１のインダクタが、当該第１のインダクタを介して入力信号が増幅に供されるよう設けられる一方、出力段に第２のインダクタが、当該第２のインダクタを介して増幅信号が出力されるよう設けられ、
前記バイパス経路は、当該バイパス経路の動作時に導通状態とされて前記増幅経路の入出力間をバイパスせしめ、前記増幅経路の動作時に非導通状態とされて、前記増幅経路の帰還回路として機能せしめるスイッチ素子と、当該スイッチ素子に並列接続された帰還用抵抗器とを有してなり、
前記第１及び第２のインダクタは、前記増幅経路の利得が低い高周波数帯域では前記帰還用抵抗器による帰還量を小さくする一方、前記増幅経路の利得が高い低周波数帯域では前記帰還用抵抗器による帰還量を大きくし、利得の周波数特性が所望する平坦な特性となるように、それぞれの値が設定されてなるものである。
【発明の効果】
【００１２】
本発明によれば、従来に比して、広帯域での平坦な利得特性を得るための回路素子の定数の選択、調整が容易で、高利得モードにおける広帯域での平坦な利得特性と、低利得モードにおける広帯域での低損失特性及び平坦な利得特性を実現できるという効果を奏するものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における広帯域利得可変型増幅器の回路構成例を示す回路図である。
【図２】本発明の実施の形態における広帯域利得可変型増幅器における第１のインダクタの変動に対する利得特性の変化のシミュレーション結果を示す特性線図である。
【図３】本発明の実施の形態における広帯域利得可変型増幅器における第２のインダクタの変動に対する利得特性の変化のシミュレーション結果を示す特性線図である。
【図４】本発明の実施の形態における広帯域利得可変型増幅器の高利得モードにおける利得特性を従来回路の同様な特性と共に示した特性線図である。
【図５】本発明の実施の形態における広帯域利得可変型増幅器の低利得モードにおける利得特性を従来回路の同様な特性と共に示した特性線図である。
【図６】従来の利得可変型増幅器の回路構成例を示す回路図である。
【図７】従来の広帯域増幅器の回路構成例を示す回路図である。
【図８】広帯域の利得可変型増幅器の従来回路構成例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における広帯域利得可変型増幅器の回路構成について、図１を参照しつつ説明する。
この広帯域利得可変型増幅器は、電界効果トランジスタ（以下「ＦＥＴ」と称する）５を主たる構成要素として構成されてなる増幅経路１０１と、ＦＥＴ６を主たる構成要素として構成されてなるバイパス経路１０２とを有してなるものである。
【００１５】
増幅経路１０１は、ＦＥＴ５により入力信号の増幅を行うもので、ＦＥＴ５のゲートは、ＤＣカットキャパシタ９及び第１のインダクタ７を介して入力端子１に接続され、外部から入力信号が印加可能とされると共に、バイアス電圧供給端子３に接続されて、外部からバイアス電圧が供給可能となっている。
そして、ＦＥＴ５のソースはグランドに接地される一方、ドレインは第２のインダクタ８を介して出力端子２に接続されている。
【００１６】
一方、バイパス経路１０２は、入力端子１に印加された入力信号を、出力端子２にバイパスさせるもので、上述の増幅経路１０１に対して並列接続されたものとなっている。
かかるバイパス経路１０２において、ＦＥＴ６は、そのソースがＤＣカットキャパシタ１０を介して入力端子１に接続されると共に、ソース抵抗器１４を介してグランドに接地されている。
【００１７】
また、ＦＥＴ６のドレインは、ＤＣカットキャパシタ１１を介して出力端子２に接続されると共に、帰還用抵抗器１２を介してソースと接続されたものとなっている。
さらに、ＦＥＴ６のゲートは、ゲート抵抗器１３を介して制御電圧供給端子４に接続されており、外部から制御電圧が印加可能となっている。
【００１８】
次に、かかる構成における動作について説明する。
最初に、高利得モードでの動作について説明する。この場合、ＦＥＴ６を非動作状態とするべく所定の電圧を制御電圧供給端子４に印加しバイパス経路１０２を非動作状態とする一方、バイアス電圧供給端子３にはＦＥＴ５を動作状態とすべく所定のバイアス電圧を印加し、増幅経路１０１を動作状態とする。
本発明の実施の形態のバイパス経路１０２においては、ＦＥＴ６が非動作状態にあって、帰還用抵抗器１２は、帰還抵抗器として作用するものとなっており、その抵抗値を適宜に設定することで、所望の帰還量を得ることができるものとなっている。
【００１９】
一方、増幅経路１０１においては、第２のインダクタ８を介して出力端子２に増幅信号が出力されるようになっているため、出力端子２における位相は、ＦＥＴ５のドレインの位相に対して周波数の変化に伴い変動することとなる。
また、ＦＥＴ５のゲート側においても、同様に、第１のインダクタ７を介して入力信号が印加されるようになっているため、入力端子１における位相は、ＦＥＴ５のゲートの位相に対して、周波数の変化に伴い変動することとなる。
【００２０】
本発明の実施の形態においては、第１及び第２のインダクタ７，８のインダクタンスを適宜な大きさに設定することで、これらのインダクタンスの周波数による変化が、増幅経路１０１の利得が低い高周波域では帰還量が小さく、利得が高い低周波域では帰還量が大きくなるように作用し、広帯域にわたり平坦な利得特性が実現されるものとなっている。
【００２１】
図２には、上述した本発明の実施の形態における構成の広帯域利得可変型増幅器について、インダクタンスの変化に対する高利得モードの利得特性の変化をシミュレーションした結果が、図３には、上述した本発明の実施の形態における構成の広帯域利得可変型増幅器について、インダクタンスの変化に対する低利得モードの利得特性の変化をシミュレーションした結果が、それぞれ示されており、以下、これらの図について説明する。
【００２２】
最初に、図２は、第１のインダクタ７について３つの異なるインダクタンスを設定した場合の周波数変化に対する高利得モードでの利得変化例のシミュレーション結果を示したものである。
また、図３は、第２のインダクタ８について３つの異なるインダクタンスを設定した場合の周波数変化に対する低利得モードでの利得変化例のシミュレーション結果を示したものである。
これらのシミュレーション結果より、ある特定の周波数においては、インダクタンスが変動すると帰還回路による帰還量が変動して利得が増減するが、その増減幅には周波数特性があることが確認できる。したがって、適切なインダクタンスを設定することで、利得の周波数特性を平坦にすることが可能であるということができる。
【００２３】
また、第１及び第２のインダクタ７，８は、整合回路を兼ねており、帰還用抵抗器１２の抵抗値、ＦＥＴ５のゲート幅などと共に入力端子１と出力端子２の外側にこの他の整合素子が不要となるように整合を取り、かつ、前述のように広帯域にわたり平坦な利得特性が得られるように、その値を設定すると好適である。
【００２４】
図４には、本発明の実施の形態における広帯域利得可変型増幅器の高利得モードの利得特性が従来回路の同様な特性と共に示されており、以下、同図を参照しつつ、本発明の実施の形態における広帯域利得可変型増幅器の高利得モードの利得特性について、従来回路との比較について説明する。
まず、図４において、実線の特性線は、本発明の実施の形態における広帯域利得可変型増幅器の利得特性を、二点鎖線の特性線は、図８に示された従来回路の利得特性を、それぞれ示している。
【００２５】
従来回路の場合、インダクタ８Ａのみで帰還量の周波数特性を調節する構成となっているため（図８参照）、調整の自由度が低く、外部整合回路を用いて整合を図っているため広帯域化が不十分なものとなっている（図４の二点鎖線の特性線参照）。
これに対して、本発明の実施の形態における広帯域利得可変型増幅器においては、先に説明したように、第１及び第２のインダクタ７，８によって帰還量の周波数特性の調節を分担できるため、従来に比して、調整の自由度が高く、利得の広帯域化と、外部素子を用いること無しに整合を取ることの両立が容易であり、広帯域にわたり平坦な利得特性が実現されていることが確認できる（図４の実線の特性線参照）。
【００２６】
次に、本発明の実施の形態における広帯域利得可変型増幅器を低利得モードで動作させる場合について説明する。この場合、ＦＥＴ６を動作状態とするべく所定の電圧を制御電圧供給端子４に印加しバイパス経路１０２を動作状態とする一方、バイアス電圧供給端子３にはＦＥＴ５を非動作状態とすべく所定のバイアス電圧を印加し、増幅経路１０１を非動作状態とする。
かかる状態にあって、バイパス経路１０２の線路インピーダンスに対して、増幅経路１０１、帰還用抵抗器１２、ソース抵抗器１４は、高インピーダンスであるため、バイパス経路１０２の通過特性に大きな影響を与えることはない。
【００２７】
また、ＤＣカットキャパシタ１０、１１は、低利得モードの通過特性は、ほぼＦＥＴ６の通過特性となり、入力端子１と出力端子２の負荷インピーダンスが同じであれば、整合を取る必要はない。
このため、ＦＥＴ６のゲート幅などのパラメータを調整することで通過損失を小さくすることで、広帯域にわたり低損失、かつ、平坦な利得特性を実現できるものとなっている。
【００２８】
図５には、本発明の実施の形態における広帯域利得可変型増幅器の低利得モードの利得特性が従来回路の同様な特性と共に示されており、以下、同図を参照しつつ、本発明の実施の形態における広帯域利得可変型増幅器の低利得モードの利得特性について、従来回路との比較について説明する。
まず、図５において、実線の特性線は、本発明の実施の形態における広帯域利得可変型増幅器の利得特性を、二点鎖線の特性線は、図８に示された従来回路の利得特性を、それぞれ示している。
【００２９】
従来回路の場合、低利得モードの信号経路が整合回路１５，１６を介する構成となっているため（図８参照）、周波数変化に対する利得の変動が大きくなり、通過損失も大きくなっている（図５の二点鎖線の特性線参照）。
これに対して、本発明の実施の形態における広帯域利得可変型増幅器においては、低利得モードの信号経路は、ＤＣカットキャパシタ１０、１１とＦＥＴ６を介するのみであるので、周波数変化に対する利得の変動が小さく、広帯域にわたり低損失、かつ、平坦な利得特性が実現されていることが確認できる（図５の実線の特性線参照）。
【符号の説明】
【００３０】
５…電界効果トランジスタ
６…電界効果トランジスタ
７…第１のインダクタ
８…第２のインダクタ
１０１…増幅経路
１０２…バイパス経路
【図１】
2011023841.tif 000003
【図２】
2011023841.tif 000004
【図３】
2011023841.tif 000005
【図４】
2011023841.tif 000006
【図５】
2011023841.tif 000007
【図６】
2011023841.tif 000008
【図７】
2011023841.tif 000009
【図８】
2011023841.tif 000010