(57)【要約】【課題】上位プロトコルを含むパターンの発生を可能にする。【解決手段】使用プロトコルとフレーム長、ペイロードへの付加情報、レート情報を入力し、これらの情報に基づくフレームパターンをフレームパターンメモリ４ａに設定記憶し、フレーム発生方法に関する情報をフレーム制御メモリ４ｂに設定記憶する。フレーム制御メモリ４ｂの最小フレーム長情報と実際の発生フレーム長情報とを用いて最小長からの増加フレーム長を演算し、この演算した増加フレーム長を用いてフレーム内のレングスフィールドおよびチェックサムフィールドを書き換え処理する。その後、ペイロード部分についてチェックサム計算を行い、その計算結果がＦＦＦＦ（ｈ）となるように試験用特殊パターンのエリアに補正値を付加してフレームパターンを出力する。【選択図】図１
2011023808.tif 000002
【特許請求の範囲】
【請求項１】
ネットワーク機器を試験するネットワーク試験装置（１）において、
使用するプロトコルとフレーム長、ペイロードへの付加情報、レート情報を選択的に入力する入力部（２）と、
前記入力部からの入力情報に基づいてフレームパターンを設定制御するとともに、フレームパターンの発生を指示する制御部（３）と、
前記制御部によって設定制御されるフレームパターンを設定記憶するフレームパターンメモリ（４ａ）と、
前記フレームパターンメモリ内のフレーム先頭位置情報、フレーム終了位置情報、レングスフィールド位置情報、チェックサム計算開始位置情報、最小フレーム長情報、最小フレーム長と最大フレーム長の差分情報、レート情報をフレーム発生方法に関する情報として設定記憶するフレーム制御メモリ（４ｂ）と、
前記制御部からの指示により、前記フレーム制御メモリに設定記憶されたフレーム発生方法に関する情報に基づいて前記フレームパターンメモリの読み出しを行い、実際に発生しているフレームパターンの発生フレーム長情報を出力するフレーム情報読出部（５）と、
前記フレーム制御メモリからの最小フレーム長情報と前記フレーム情報読出部からの発生フレーム長情報とを用いて最小長からの増加フレーム長を演算する増加フレーム長演算部（６）と、
前記増加フレーム長演算部が演算した増加フレーム長を用いてフレーム内のレングスフィールドおよびチェックサムフィールドを書き換え処理するレングスフィールド書換部（７）と、
ペイロード部分についてチェックサム計算を行い、その計算結果が所望の値となるように試験用特殊パターンのエリアに補正値を付加したフレームパターンを出力する補正用チェックサム演算部（８）とを備えたことを特徴とするネットワーク試験装置。
【請求項２】
前記試験用特殊パターンは、該試験用特殊パターンがフレームパターンに埋め込まれていることを示す試験用パターン検出用データ、試験パターン長、測定用情報、前記補正用チェックサム演算部が演算したチェックサム値が書き込まれるチェックサム補正値エリア、フレーム連続性チェック用のシーケンスナンバー、タイムスタンプを含むフォーマット構成であり、
前記試験パターン長、前記測定用情報、前記シーケンスナンバー、前記タイムスタンプに関して、これらを打ち消す値が前記チェックサム補正値エリアに付加されることを特徴とする請求項１記載のネットワーク試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばイーサネット（登録商標）などのネットワーク機器（例えばスイッチングハブ、ルータなど）がフルワイヤーレートのスイッチング速度を持っているか否かなどの試験をするネットワーク試験装置に関する。
【背景技術】
【０００２】
例えばイーサネット（登録商標）などのネットワーク機器（例えばスイッチングハブ、ルータなど）を試験するためのネットワーク試験装置では、ネットワーク機器がフルワイヤーレートのスイッチング速度を持っているか否かを試験するため、フルワイヤーレートでフレーム発生を行うことができるようになっている。
【０００３】
ところで、上述したフルワイヤーレートでのフレーム発生は、ネットワーク試験装置の負荷状況によらずフレームの発生を行う必要がある。そこで、従来のネットワーク試験装置では、ハードウェア（例えばＦＰＧＡ（Field Programmable Gate Array ）など）でフレームの発生を行っており、任意のレート（フルワイヤーレートを含む）でランダム長フレームやインクリメント長フレームの発生が可能となっている。尚、この種の従来のネットワーク試験装置として、下記特許文献１には、固定長のフレームを発生するネットワーク通信のテスト装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３２０７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のネットワーク試験装置において、ハードウェアでランダム長フレームやインクリメント長フレームを発生する場合には、予めメモリにランダム長フレームやインクリメント長フレームに合わせたパターンを書いておき、そのメモリを何処まで読み出すかの制御を行うことで実現している。
【０００６】
しかしながら、上述したフレーム発生方法では、フレーム内に上位プロトコルを含めることができなかった。なぜならば、上位プロトコルは、そのプロトコルが運ぶペイロードを含むチェックサム値をプロトコルヘッダ内に持つが、生成されるペイロード長及びペイロード内容は読み出し毎にハードウェアが決め、その値を用いたチェックサム値を、遡ってヘッダ内に書き込むことができないためである。その結果、メモリ内に予めチェックサム値を設定しておくことができなかった。
【０００７】
ここで、図５（ａ）は従来のランダム長フレームやインクリメント長フレームの一例を示している。図５（ａ）において、ペイロード（Ｐａｙｌｏａｄ）の部分の長さが変化することになる。データは、予めメモリに書かれていたデータをそのまま出力する。このとき、ハードウェアが読み出したところまでのデータとなるため、ペイロード内に上位プロトコルを含めることができなかった。
【０００８】
また、従来のランダム長フレームやインクリメント長フレームでＵＤＰ／ＩＰｖ４を発生しようとした場合には、Ｐａｙｌｏａｄの部分の長さが変化するが、発生したＰａｙｌｏａｄ長に合わせて、ＵＤＰ  Ｈｅａｄｅｒ内のＴｏｔａｌ  Ｌｅｎｇｔｈを補正する必要があった。また、発生したＰａｙｌｏａｄデータと、補正したＴｏｔａｌ  Ｌｅｎｇｔｈを使用してＵＤＰ  Ｈｅａｄｅｒ内のＴｏｔａｌ  ｃｈｅｃｋｓｕｍの計算が必要であった。そして、図５（ｂ）で示すように、○で示す位置で確定したチェックサム計算結果をＵＤＰ  Ｈｅａｄｅｒに埋め込む必要があった。
【０００９】
そして、Ｐａｙｌｏａｄ部分のチェックサム計算結果は、遡って、ＵＤＰ  Ｈｅａｄｅｒ内に埋め込む必要があるが、ペイロード長が発生毎に異なるため、メモリにしておくことができず、ＵＤＰ  Ｈｅａｄｅｒ内に計算結果を埋め込むことができない。すなわち、ストリーミング発生しているフレームをメモリしておくことができないという問題があった。
【００１０】
このように、従来のネットワーク試験装置では、ハードウェアでランダム長フレームやインクリメント長フレームを発生させる場合のペイロードは、例えばオール０、オール１、インクリメントバイトパターン等の固定パターンによる単純なパターンしか付加することができず、実トラフィックに近いパターンで試験を行うことができなかった。また、エラーが発生するような系では、エラーの状況を解析するパターンが付加できないため、解析に非常に時間を要していた。
【００１１】
そこで、本発明は上記問題点に鑑みてなされたものであって、ハードウェアでランダム長フレームやインクリメント長フレームを発生する場合でも、上位プロトコルを含むパターンの発生が可能なネットワーク試験装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の請求項１に記載されたネットワーク試験装置は、ネットワーク機器を試験するネットワーク試験装置１において、
使用するプロトコルとフレーム長、ペイロードへの付加情報、レート情報を選択的に入力する入力部２と、
前記入力部からの入力情報に基づいてフレームパターンを設定制御するとともに、フレームパターンの発生を指示する制御部３と、
前記制御部によって設定制御されるフレームパターンを設定記憶するフレームパターンメモリ４ａと、
前記フレームパターンメモリ内のフレーム先頭位置情報、フレーム終了位置情報、レングスフィールド位置情報、チェックサム計算開始位置情報、最小フレーム長情報、最小フレーム長と最大フレーム長の差分情報、レート情報をフレーム発生方法に関する情報として設定記憶するフレーム制御メモリ４ｂと、
前記制御部からの指示により、前記フレーム制御メモリに設定記憶されたフレーム発生方法に関する情報に基づいて前記フレームパターンメモリの読み出しを行い、実際に発生しているフレームパターンの発生フレーム長情報を出力するフレーム情報読出部５と、
前記フレーム制御メモリからの最小フレーム長情報と前記フレーム情報読出部からの発生フレーム長情報とを用いて最小長からの増加フレーム長を演算する増加フレーム長演算部６と、
前記増加フレーム長演算部が演算した増加フレーム長を用いてフレーム内のレングスフィールドおよびチェックサムフィールドを書き換え処理するレングスフィールド書換部７と、
ペイロード部分についてチェックサム計算を行い、その計算結果が所望の値となるように試験用特殊パターンのエリアに補正値を付加したフレームパターンを出力する補正用チェックサム演算部８とを備えたことを特徴とする。
【００１３】
請求項２に記載されたネットワーク試験装置は、請求項１のネットワーク試験装置において、
前記試験用特殊パターンは、該試験用特殊パターンがフレームパターンに埋め込まれていることを示す試験用パターン検出用データ、試験パターン長、測定用情報、前記補正用チェックサム演算部が演算したチェックサム値が書き込まれるチェックサム補正値エリア、フレーム連続性チェック用のシーケンスナンバー、タイムスタンプを含むフォーマット構成であり、
前記試験パターン長、前記測定用情報、前記シーケンスナンバー、前記タイムスタンプに関して、これらを打ち消す値が前記チェックサム補正値エリアに付加されることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、フレーム内に試験用特殊パターンを埋め込むことにより、ランダム長フレームやインクリメント長フレームをハードウェアで発生させる場合でも、上位プロトコルを含むパターンの発生が可能である。これにより、実トラフィックに近いパターンで、例えばイーサネット（登録商標）機器などの通信機器の試験を行うことができる。
【００１５】
また、フレームパターン内に試験用特殊パターンを埋め込む構成により、ランダム長フレームやインクリメント長フレームを発生する時も、レイヤ３やレイヤ４のプロトコルだけでなく、擬似ランダムビット列（ＰＲＢＳ：Pseudo-random bit sequence）パターンや、タイムスタンプを用いることができるため、エラーの状況を短時間で、詳細に解析することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るネットワーク試験装置のブロック構成図である。
【図２】本発明に係るネットワーク試験装置における試験用特殊パターンのフォーマットの一例を示す図である。
【図３】本発明に係るネットワーク試験装置におけるＵＤＰのチェックサム計算例の一例を示す図である。
【図４】本発明に係るネットワーク試験装置が発生するランダム長フレームやインクリメント長フレームの一例を示す図である。
【図５】（ａ）  従来のランダム長フレームやインクリメント長フレームの一例を示す図である。  （ｂ）  従来のランダム長フレームやインクリメント長フレームでＵＤＰ／ＩＰｖ４を発生しようとする場合の説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について図面（図１〜図４）を参照しながら具体的に説明する。
【００１８】
本発明に係るネットワーク試験装置１は、例えばイーサネット（登録商標）などのネットワーク機器（例えばスイッチングハブ、ルータなど）がフルワイヤーレートのスイッチング速度を持っているか否かなどの試験をするものである。尚、本発明に係るネットワーク試験装置１が対象とするネットワーク機器は、例えばスイッチングハブやルータなどの有線を用いたネットワーク機器に限定されるものではなく、例えば携帯端末などの移動体無線通信機器のような無線を用いたネットワーク機器にも採用することができる。
【００１９】
そして、本発明に係るネットワーク試験装置１は、特に、ランダム長フレームやインクリメント長フレームをハードウェアで発生する場合でも、上位プロトコルを含むパターンの発生を可能とするため、図１に示すように、入力部２、制御部３、記憶部４、フレーム情報読出部５、増加フレーム長演算部６、レングスフィールド書換部７、補正用チェックサム演算部８、表示部９を備えて概略構成される。
【００２０】
入力部２は、フレームパターン発生の開始や停止を指示入力する他、表示部９に表示される設定画面上でデータ長情報、付加情報、レート情報の設定入力を行っている。さらに説明すると、データ長情報は、使用するプロトコルとフレーム長とが表示部９の設定画面上の表示一覧から選択入力される。その際、選択可能なプロトコルとしては、例えばＡＲＰ、ＩＰｖ４、ＩＧＭＰ／ＩＰｖ４、ＩＣＭＰ／ＩＰｖ４、ＴＣＰ／ＩＰｖ４、ＵＤＰ／ＩＰｖ４、ＩＰｖ６、ＩＣＭＰ／ＩＰｖ６、ＴＣＰ／ＩＰｖ６、ＵＤＰ／ＩＰｖ６、ＭＡＣ  Ｃｏｎｔｒｏｌ  Ｆｒａｍｅなどがある。また、選択可能なフレーム長としては、固定長、ランダム長、インクリメント長がある。
【００２１】
また、付加情報は、ペイロードにどんなパターンを付加するか否かが表示部９の設定画面上の表示一覧から選択入力される。その際、選択可能な具体的なパターンとしては、例えばオール０、オール１、インクリメントされたバイトパターンなどがある。
【００２２】
さらに、レート情報は、どのくらいのレートでフレームを発生させるかが表示部９の設定画面上で設定入力される。
【００２３】
尚、本例では、入力部２からの設定入力によらず、テストフレームとしての試験用特殊パターンがペイロードの後ろに自動付加されるようになっている。図２は試験用特殊パターンの具体的なフォーマット例である。図２の試験用特殊パターンは、（１）試験用特殊パターンがフレームパターンに埋め込まれていることを示す試験用パターン検出用データ（Ｆ６Ｆ６２８２８２）、（２）試験パターン長（ＬＥＮ）、（３）測定用情報をなすビットエラー測定用のＰＲＢＳ、（４）チェックサム値として後述する図３のＢバーを設定するエリアに該当するチェックサム補正値エリア（Ｒｅｓ．）、（５）１フレームパターンを発生する度にインクリメントされるフレームパターンの順序の入れ換わりや中身の欠落を試験するための情報を示すフレーム連続性チェック用のシーケンスナンバー（ＳＮ．）と、（６）送信時間を示すＬａｔｅｎｃｙ測定用のタイムスタンプ（Ｔｉｍｅ  Ｓｔａｍｐ）を含むフォーマット構成である。
【００２４】
制御部（ＣＰＵ）３は、所望のフレームパターンを発生するべく、入力部２から開始指示が入力されたときに、入力部２からの設定情報に基づくフレームパターンに関する情報を記憶部４に書き込んで設定記憶している。また、制御部３は、入力部２からの開始指示入力により、フレーム情報読出部５にフレーム発生指示を出力している。
【００２５】
記憶部４は、フレームパターンメモリ４ａとフレーム制御メモリ４ｂを有している。フレームパターンメモリ４ａは、入力部２からの設定情報に基づくフレームパターンに関する各種情報を制御部３の書込み制御により設定記憶している。具体的に、記憶部４は、最大フレーム長時のデータが設定され、プロトコルヘッダ内のレングスフィールドが最小長フレーム時の長さに設定され、最小フレーム長を使用したときのヘッダ部についてのみ計算した値がプロトコルヘッダ内のチェックサムフィールド（図３のＣｈｅｃｋｓｕｍ）に設定され、試験用特殊パターンのチェックサム補正値エリアが０に設定されると、これらフレームパターンに関する情報を制御部３の書込み制御により設定記憶する。尚、上記チェックサムの計算に関しては、ハードウェアが発生するフレームパターンのペイロード以降について計算対象から除かれる。
【００２６】
フレーム制御メモリ４ｂは、制御部３の書込み制御により、フレーム発生方法に関する情報を設定記憶している。さらに説明すると、フレーム制御メモリ４ｂには、フレームパターンメモリ４ａ内に記憶されたフレームパターンの先頭位置情報、フレームパターンの終了位置情報、レングスフィールドの位置情報、チェックサムの計算開始位置情報、最小フレーム長情報、最小フレーム長と最大フレーム長との差分情報（フレーム差分情報）、レート情報を、フレーム発生方法に関する情報として制御部３の書込み制御により設定記憶する。
【００２７】
フレーム情報読出部５は、制御部３からのフレーム発生指示により、フレーム制御メモリ４ｂとフレームパターンメモリ４ａのリードアドレス制御を行い、フレーム制御メモリ４ｂから最小フレーム長と最大フレーム長との差分情報を読み出し、この読み出した差分情報に基づいてフレームパターンメモリ４ａの読み出しを行い、実際に発生しているフレームパターンの発生フレーム長情報を増加フレーム長演算部６に出力している。
【００２８】
増加フレーム長演算部６は、フレーム情報読出部５によってフレーム制御メモリ４ｂから読み出された最小フレーム長情報と、フレーム情報読出部５からの発生フレーム長情報とを用いて最小長のフレームパターンからの増加フレーム長を演算している。
【００２９】
レングスフィールド書換部７は、増加フレーム長演算部６によって演算された増加フレーム長を用いて、フレームパターン内のレングスフィールドおよびチェックサムフィールドを書き換え処理している。
【００３０】
補正用チェックサム演算部８は、フレームパターンのペイロード部分についてチェックサム計算を行い、その計算結果が所望の値（例えば１６ｂｉｔ全て１のＦＦＦＦ（ｈ））となるように試験用特殊パターンのチェックサム補正値エリア内に補正値の付加を行っている。さらに説明すると、補正用チェックサム演算部８は、フレームパターン発生時に、ペイロードと試験用特殊パターン部分のチェックサム計算を行い、予め設定されているヘッダ部のチェックサム値が正しくなるように、補正した値を演算し、この演算した補正値を試験用特殊パターンのチェックサム補正値エリア内に埋め込んでフレームパターンを出力する処理を行っている。
【００３１】
表示部９は、例えば液晶表示器などで構成され、所望のフレームパターンを発生させるべく、入力部２から必要な情報を入力するための設定画面、フレームパターン発生に伴う試験結果などを表示している。
【００３２】
次に、上記のように構成されるネットワーク試験装置１の動作について説明する。ここでは、ランダム長フレーム（又はインクリメント長フレーム）でＵＤＰ／ＩＰｖ４のフレームパターンを発生する場合を例にとって説明する。
【００３３】
制御部３は、表示部９の設定画面において、入力部２からの入力により、プロトコルとしてＵＤＰ／ＩＰｖ４を選択し、フレーム長としてランダム長（又はインクリメント長）を選択すると、ランダム長フレーム（又はインクリメント長フレーム）の最大フレーム長分のデータをフレームパターンメモリ４ａに書込み制御して設定記憶する。その際、フレームパターンメモリ４ａのプロトコルヘッダ内のレングスフィールドは、最小フレーム長の長さに設定記憶する。また、チェックサム値は、最小フレーム長を使用して、ＵＤＰ  Ｈｅａｄｅｒについてのみ計算し、その計算結果をフレームパターンメモリ４ａに設定記憶する。
【００３４】
ここで、ＵＤＰ  Ｈｅａｄｅｒのチェックサムは、１６ビット毎の１の補数和をとり、さらにそれの１の補数をとったものがチェックサム値として計算される。尚、計算範囲は、図３におけるＵＤＰヘッダ（ＵＤＰデータ）およびＵＤＰ擬似ヘッダである。図３では、ＵＤＰ  Ｈｅａｄｅｒのチェックサム計算値がＡとなり、チェックサム値がＡバーとなる例を示している。
【００３５】
また、制御部３は、フレームパターンメモリ４ａ内のフレーム先頭位置、フレーム終了位置、レングスフィールド位置、チェックサム計算開始位置、最小フレーム長、最小フレーム長と最大フレーム長の差分をフレーム発生方法に関する情報としてフレーム制御メモリ４ｂに書込み制御により設定記憶する。
【００３６】
そして、フレーム情報読出部５は、制御部３からのフレーム発生指示により、フレーム制御の情報に従い、最小フレーム長と最小フレーム長＋差分の間でフレームパターンの発生を行う。
【００３７】
次に、増加フレーム長演算部６は、フレーム制御メモリ４ｂから読み出された最小フレーム長と、フレーム情報読出部５から実際に発生しているフレームパターンの発生フレーム長との差分を演算し、最小フレーム長からの増加フレーム長を演算して出力する。
【００３８】
次に、レングスフィールド書換部７は、フレーム制御メモリ４ｂからのレングスフィールド位置情報を参照して、プロトコルヘッダ内のレングスフィールドが発生ペイロード長と一致するように、レングスフィールド値に増加フレーム長分を足し、またチェックサムフィールドから増加フレーム長分を引いて、書き換え処理を行う。
【００３９】
その後、補正用チェックサム演算部８は、フレーム制御メモリ４ｂからのチェックサムの計算開始情報を参照して、フレームパターンのペイロード部分のチェックサム計算を行い（図３の例では、チェックサム値：Ｂ）、ペイロード部分のチェックサム計算結果がＦＦＦＦ（ｈ）となるような補正値を試験用特殊パターンのチェックサム補正値エリア（図３の例では、チェックサム値：Ｂバー）に付加してフレームパターンを出力する。すなわち、図４に示すように、○で示す位置で確定したチェックサム計算結果を試験用特殊パターンに付加してフレームパターンを出力する。これにより、ＵＤＰチェックサム計算は、Ａ＋Ａバー＋Ｂ＋Ｂバー＝ＦＦＦＦ（ｈ）となり、全体のチェックサム値として正しい結果が得られる。
【００４０】
このように、本発明に係るネットワーク試験装置１では、フレームパターン内（ペイロードの後ろ）に試験用特殊パターンを埋め込むことにより、ハードウェアでランダム長フレームやインクリメント長フレームを発生させる場合でも、上位プロトコルを含むパターンの発生が可能になる。これにより、実トラフィックに近いパターンで、例えばイーサネット（登録商標）などのネットワーク機器の試験を行うことができる。
【００４１】
そして、フレームパターン内に図２に示すようなフォーマット構成の試験用特殊パターンを埋め込む構成により、ランダム長フレームやインクリメント長フレームを発生する時も、レイヤ３やレイヤ４のプロトコルだけでなく、ＰＲＢＳパターンや、タイムスタンプを用いることができるため、エラーの状況を短時間で、詳細に解析することができる。具体的に、図２の試験用特殊パターンでは、測定用情報にＰＲＢＳが付加され、この情報を用いてビットエラーの測定が可能となっているが、測定用情報にＦｌｏｗ  ＩＤを付加すれば、この情報を用いてＦｌｏｗ  ＩＤ毎のＬａｔｅｎｃｙ、ＳＮエラーカウントなどの試験を行うこともできる。
【００４２】
ところで、上述した実施形態では、ＵＤＰプロトロコルの計算方法を例にとって説明したが、計算範囲の分割が行える他のプロトコル（例えばＴＣＰプロトコルなど）の計算方法を採用することもできる。この場合、試験用特殊パターンには、計算範囲が分割された部分部分の値を足した値の総和と、初めから計算した全範囲の計算結果とが一致するように適正値が設定される。
【００４３】
また、図２に示す試験用特殊パターンに関して、（２）、（３）、（５）、（６）についても、それらを打ち消す値を、チェックサム補正値エリア（Ｒｅｓ．）に入れておけば、全体における１６ビット毎の１の補数和がＦＦＦＦ（ｈ）になり、プロトコルヘッダと同じように扱うことができる。
【符号の説明】
【００４４】
１  ネットワーク試験装置
２  入力部
３  制御部
４  記憶部
４ａ  フレームパターンメモリ
４ｂ  フレーム制御メモリ
５  フレーム情報読出部
６  増加フレーム長演算部
７  レングスフィールド書換部
８  補正用チェックサム演算部
９  表示部
【図１】
2011023808.tif 000003
【図２】
2011023808.tif 000004
【図３】
2011023808.tif 000005
【図４】
2011023808.tif 000006
【図５】
2011023808.tif 000007