(57)【要約】【課題】エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造し供給する事のできる半導体エピタキシャルウエーハの製造方法やそのような半導体エピタキシャルウエーハを提供する。【解決手段】半導体エピタキシャルウエーハの製造方法であって、少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法。【選択図】図１
2011023550.tif 000002
【特許請求の範囲】
【請求項１】
半導体エピタキシャルウエーハの製造方法であって、
少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、
前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法。
【請求項２】
前記ドーパント揮散防止用保護膜の形成前に、前記半導体ウエーハの裏面側に第２ポリシリコン膜を形成することを特徴とする請求項１に記載の半導体エピタキシャルウエーハの製造方法。
【請求項３】
前記ドーパント揮散防止用保護膜の形成後、該ドーパント揮散防止用保護膜の外周部をエッチングして前記半導体ウエーハの外周部を露出させた後、前記ドーパント揮散防止用保護膜および前記半導体ウエーハ外周部の全体を覆うように前記第１ポリシリコン膜を形成することを特徴とする請求項１または請求項２に記載の半導体エピタキシャルウエーハの製造方法。
【請求項４】
前記ドーパント揮散防止用保護膜として、シリコン酸化膜を形成することを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体エピタキシャルウエーハの製造方法。
【請求項５】
半導体エピタキシャルウエーハであって、少なくとも、
半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、該ドーパント揮散防止用保護膜の全体および前記半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有し、
前記半導体ウエーハの表面に、エピタキシャル膜を有することを特徴とする半導体エピタキシャルウエーハ。
【請求項６】
前記半導体ウエーハと前記ドーパント揮散防止用保護膜との間に、更に第２ポリシリコン膜を有することを特徴とする請求項５に記載の半導体エピタキシャルウエーハ。
【請求項７】
前記ドーパント揮散防止用保護膜が、シリコン酸化膜であることを特徴とする請求項５または請求項６に記載の半導体エピタキシャルウエーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高品質の半導体エピタキシャルウエーハを安定して製造することのできる半導体エピタキシャルウエーハの製造方法と半導体エピタキシャルウエーハに関する。
【背景技術】
【０００２】
半導体エピタキシャルウエーハは、その優れた特性から広くディスクリート半導体やバイポーラＩＣ等を製造するウエーハとして、古くから用いられてきた。また、ＭＯＳ  ＬＳＩについても、ソフトエラーやラッチアップ特性が優れている事から、マイクロプロセッサユニットやフラッシュメモリデバイスに広く用いられている。
【０００３】
半導体エピタキシャルウエーハの優れた特性の一例としては、単結晶製造時に導入される、ＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ）等のいわゆるＧｒｏｗｎ−ｉｎ欠陥が実質的に存在しないので、ＤＲＡＭの信頼性等の不良が低減するということがあげられ、需要はますます拡大している。
【０００４】
ここで、半導体エピタキシャルウエーハの従来技術による製造方法の一例を説明する。
半導体単結晶インゴットは、一般的にチョクラルスキー（ＣＺ）法またはフローティングゾーン（ＦＺ）法等により製造される。製造された半導体単結晶インゴットは、ブロックに切断され、直径を揃えるために丸め加工（円筒研削工程）が施される。この半導体単結晶インゴットからウエーハ状の半導体ウエーハが切り出され（スライス加工工程）、切り出された半導体ウエーハの周辺部の角を落とすために面取り（ベベリング加工工程）が施される。さらに、この半導体ウエーハ表面の凹凸を無くし、平坦度を高め、スライス時の加工歪を最小にする為に機械研磨（ラッピング加工工程；この段階でラップドウエーハと呼ぶ）が施される。その後、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層が混酸エッチングにより除去される（エッチング工程；この段階でエッチドウエーハと呼ばれる）。
【０００５】
次いで、オートドーピングを防止するための保護膜（ドーパント揮散防止用保護膜）が少なくとも半導体ウエーハの裏面上に形成され、その後、化学的かつ機械的に研磨（ケミカルメカニカルポリッシュ；ＣＭＰ）をすることで半導体ウエーハの表面を鏡面状にするための鏡面研磨（ミラーポリッシュ工程；この段階でポリッシュドウエーハと呼ばれる）が施され、この鏡面研磨された半導体ウエーハの表面にエピタキシャル膜を形成する工程を経て半導体エピタキシャルウエーハを製造している。
【０００６】
ここでオートドーピングについて、説明を補足する。半導体ウエーハ上に半導体単結晶薄膜（エピタキシャル膜）を気相成長させるエピタキシャル工程においては、その半導体ウエーハは、通常、おおよそ１０００〜１２００℃の高温にさらされる。その際、その半導体ウエーハ中に含まれていたドーパントがエピタキシャル膜の形成工程中に揮散し、エピタキシャル膜に取り込まれる現象、いわゆるオートドーピング現象が発生する。
特に、従来からパワーＭＯＳ用半導体エピタキシャルウエーハの製造には、不純物を高濃度にドープしたＰ型あるいはＮ型のいずれかの導電型の低抵抗率の半導体ウエーハがエピタキシャル膜形成用の基板として用いられ、この場合、オートドーピングの発生が顕著となる。
【０００７】
すなわち、このような高濃度にドープされた半導体ウエーハを加熱した場合に、ドーパント揮散防止用保護膜が半導体ウエーハに形成されていないと、半導体ウエーハにドープしてあるボロンやリン、アンチモン、ヒ素等の不純物が半導体ウエーハから飛び出し、エピタキシャル膜に入り込むオートドーピング現象が生じ、所望する抵抗率のエピタキシャル膜が得られない。その結果、半導体エピタキシャルウエーハの電気特性が変化してしまい、この半導体エピタキシャルウエーハを用いて作製した半導体素子が設計通りの特性を示さず、不良となる。
【０００８】
オートドーピングによる影響を極力小さくするために、半導体エピタキシャルウエーハの製造工程には、酸化膜（例えばＳｉＯ２）や窒化膜（例えばＳｉ３Ｎ４）等のドーパント揮散防止用保護膜を、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法や熱酸化法、熱窒化法等を用いることにより半導体ウエーハの裏面側に形成する工程が不可欠な製造工程となっている（例えば特許文献１等参照）。
特に、オートドーピングが顕著となる抵抗率が低い半導体ウエーハ上にエピタキシャル膜を形成する場合だけではなく、抵抗率が高い半導体ウエーハを用いる場合であっても高抵抗エピタキシャル膜を得ようとする場合があり、このような時にも同様に必要不可欠な製造工程と言える。
【０００９】
一方、このような半導体エピタキシャルウエーハを用いて半導体デバイスを製造する工程では、種々の重金属汚染に曝されることになり、この結果、半導体デバイスの性能、歩留り、信頼性が低下してしまう。特に最先端のデバイスに必要とされる重金属不純物の濃度は１×１０１０ａｔｏｍｓ／ｃｍ２以下と考えられており、重金属不純物は極力減少させなければならない。半導体エピタキシャルウエーハにおいても、このような半導体デバイスへの重金属不純物の影響を低減させる技術の一つとしてゲッタリング技術の重要性がますます高くなってきている。
【００１０】
このようなゲッタリング効果を高める手法として、半導体ウエーハの裏面にポリシリコンを堆積させる方法（ＰＢＳ；Ｐｏｌｙ  Ｂａｃｋ  Ｓｅａｌ（登録商標））が知られており（例えば特許文献２等参照）、半導体エピタキシャルウエーハの製造に適用されてきている。ＰＢＳ（以下、裏面ポリシリコン膜とも記載する）法は、半導体エピタキシャルウエーハの裏面に約０．１μｍ乃至２．０μｍ程度のポリシリコン膜を６５０℃程度のＣＶＤ法で成長させるものであり、形成されたポリシリコン膜中のポリシリコンの粒界に各種重金属不純物をゲッタリングさせるものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭５８−９５８１９号公報
【特許文献２】特開昭５２−１２０７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、近年、半導体デバイスの高集積化、高精度化がますます進み、半導体ウエーハも大口径化の一途をたどっていて、特に直径２００ｍｍ以上の大口径の半導体ウエーハに対する需要が増大している。
【００１３】
このような直径２００ｍｍ以上の大口径半導体ウエーハのエピタキシャル成長においては、エピタキシャル膜の抵抗率分布の均一性、遷移幅（異なるドーパント濃度を持つエピタキシャル膜と半導体ウエーハの境界付近で、ドーパント濃度が遷移する領域の幅）を低減するために、半導体ウエーハ中の高濃度にドープされたドーパントの揮散を防止する保護膜の役割は非常に重要なものとなる。
【００１４】
しかしながら、ドーパント揮散を防止する保護膜としての酸化膜（例えばＳｉＯ２）や窒化膜（例えばＳｉ３Ｎ４）は、半導体工程中のエピタキシャル成長工程や洗浄工程の薬液（ＨＦ）等でエッチングされ易く、これらのデバイス製造工程において除去あるいはエッチングされてしまい十分なドーパント揮散防止能力を発揮できなくなってしまうという問題がある。
【００１５】
また、半導体ウエーハの裏面に各種重金属不純物をゲッタリングさせる目的で裏面にポリシリコン膜を形成するだけでは、半導体ウエーハからのドーパント揮散防止の十分な効果が期待できないという問題があるため、さらにその上にドーパント揮散防止用保護膜（酸化膜や窒化膜）を形成する必要があるが、エピタキシャル膜の気相成長工程や洗浄工程の薬液などで除去あるいはエッチングされてしまい、十分なドーパント揮散防止能力が得られないという問題がある。
【００１６】
さらに、ドーパント揮散防止用保護膜の形成後、その保護膜の保護を目的としてポリシリコン膜を連続形成し、その後、ウエーハの表面側およびウエーハのエッジ部のポリッシュを行う従来の工程では、ウエーハ周辺部でドーパント揮散防止用保護膜が露出してしまい、エピタキシャル成長や洗浄等の薬液使用工程でその露出部の保護膜がエッチングされてしまい、ドーパント揮散防止機能の低下、さらにはポリシリコン層がオーバーハング形状となり、その部分が剥脱し易くなることから、ゴミを発生し半導体工程を汚染し、製品歩留りを悪化させるという問題がある。
また、エピタキシャル工程中では、露出した保護膜上にポリシリコンが粒状に異常成長して剥脱したものがエピタキシャル層に取り込まれ、重大な結晶欠陥を引き起こすなどの問題がある。
【００１７】
従って、本発明はこのような問題点に鑑みてなされたもので、エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造し供給する事のできる半導体エピタキシャルウエーハの製造方法やそのような半導体エピタキシャルウエーハを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明では、半導体エピタキシャルウエーハの製造方法であって、少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法を提供する。
【００１９】
このように、まずドーパント揮散防止用保護膜を半導体ウエーハの裏面に形成し、引き続き第１ポリシリコン膜をドーパント揮散防止用保護膜の全体を覆うように形成した後に、表面側にエピタキシャル膜を形成して半導体エピタキシャルウエーハを製造する。
これによって、エピタキシャル膜の気相成長工程やその前後の洗浄工程などの間、除去あるいはエッチングされやすいドーパント揮散防止用保護膜を第１ポリシリコン膜によって保護することができ、これによってドーパント揮散防止用保護膜が薄くなったり、消失したりすることを防止することができる。よって、気相成長の際等の熱によってオートドーピングが発生することを確実に防止することができる。
また、第１ポリシリコン膜によってドーパント揮散防止用保護膜を完全に覆うことによって、エピタキシャル膜形成工程において、露出したドーパント揮散防止用保護膜上に粒状のポリシリコンが異常成長することや、剥脱することを確実に防止することができる。
従って抵抗率分布が安定して均一性が高く、かつ遷移幅が狭小で、欠陥の少ない高品質の半導体エピタキシャルウエーハを安定して製造することができる。
【００２０】
ここで、前記ドーパント揮散防止用保護膜の形成前に、前記半導体ウエーハの裏面側に第２ポリシリコン膜を形成することが好ましい。
このように、ドーパント揮散防止用保護膜の形成前に、半導体ウエーハの裏面側に第２ポリシリコン膜を形成することによって、裏面側にゲッタリングサイトとしてのポリシリコン膜を形成することができ、所望の抵抗率分布を有し、ゲッタリング機能の高い半導体エピタキシャルウエーハを高歩留りで製造することができる。
【００２１】
また、前記ドーパント揮散防止用保護膜の形成後、該ドーパント揮散防止用保護膜の外周部をエッチングして前記半導体ウエーハの外周部を露出させた後、前記ドーパント揮散防止用保護膜および前記半導体ウエーハ外周部の全体を覆うように前記第１ポリシリコン膜を形成することが好ましい。
こうすることで、ドーパント揮散防止用保護膜形成後、ドーパント揮散防止用保護膜の外周部をエッチング除去した後、第１ポリシリコン膜を形成することにより、その除去部分に露出した半導体ウエーハや第２ポリシリコン膜上に新たなポリシリコン膜を密着形成することができ、ドーパント揮散防止用保護膜を第１ポリシリコン膜で完全に覆うことができ、エピタキシャル成長工程や洗浄工程などで除去あるいはエッチングされることを更に容易かつ確実に防止することができる。従って、ドーパント揮散防止用保護膜としての機能を最大限に維持することができる半導体エピタキシャルウエーハの製造方法とすることができる。
【００２２】
そして、前記ドーパント揮散防止用保護膜として、シリコン酸化膜を形成することが好ましい。
このように、ドーパント揮散防止用保護膜として、例えば常圧ＣＶＤ法や熱酸化法によってシリコン酸化膜を形成することとすれば、容易に形成することができるため、好ましい。
【００２３】
また、本発明では、半導体エピタキシャルウエーハであって、少なくとも、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、該ドーパント揮散防止用保護膜の全体および前記半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有し、前記半導体ウエーハの表面に、エピタキシャル膜を有することを特徴とする半導体エピタキシャルウエーハを提供する。
【００２４】
このように、裏面側に、ドーパント揮散防止用保護膜と、ドーパント揮散防止用保護膜の全体と半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有する半導体エピタキシャルウエーハとすることによって、第１ポリシリコン膜によってエピタキシャル膜形成工程や洗浄等の薬液使用工程においてドーパント揮散防止用保護膜が除去・エッチングされることが抑制されたものとなっている。よって、熱処理の際にオートドーピングによる問題の発生が抑制され、抵抗率分布が所望の半導体エピタキシャルウエーハとなっている。
また、ドーパント揮散防止用保護膜が露出していないため、ドーパント揮散防止用保護膜上にポリシリコン膜が意図せずに成長することによる問題の発生が抑制されたものとなっている。
これらの効果によって、エピタキシャル膜の抵抗率が所望の値であり、また遷移幅が小さく、欠陥等の少ない高品質な半導体エピタキシャルウエーハとなっている。
【００２５】
ここで、前記半導体ウエーハと前記ドーパント揮散防止用保護膜との間に、更に第２ポリシリコン膜を有することが好ましい。
このように、半導体ウエーハとドーパント揮散防止用保護膜との間に、第２ポリシリコン膜を有するものであれば、金属不純物に対するゲッタリング機能が高く、所望の抵抗率分布を有した半導体エピタキシャルウエーハとなっている。
【００２６】
また、前記ドーパント揮散防止用保護膜が、シリコン酸化膜であることが好ましい。
このように、シリコン酸化膜は、ＣＶＤ法や熱酸化法によって容易かつ簡易に形成することができるため、ドーパント揮散防止用保護膜がシリコン酸化膜であれば、容易に形成されたものとでき、製造コストが安価な半導体エピタキシャルウエーハとすることができる。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、ドーパント揮散防止用保護膜が裏面側のポリシリコン膜によって完全に被覆された半導体エピタキシャルウエーハやその製造方法が提供され、エピタキシャル膜の抵抗率分布の均一性、及び狭い遷移幅を達成し、パーティクル汚染を防止した高品質半導体エピタキシャルウエーハを得ることができる。従って、高品質な半導体エピタキシャルウエーハを安価にしかも高い生産性で製造することが可能であり、ＬＳＩデバイスにおける高歩留りも期待することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の半導体エピタキシャルウエーハの製造フローの一例を示す図である。
【図２】本発明の半導体エピタキシャルウエーハの製造フローの他の一例を示す図である。
【図３】本発明の半導体エピタキシャルウエーハの構造の一例を示す図である。
【図４】本発明の半導体エピタキシャルウエーハの構造の他の一例を示す図である。
【図５】本発明の実施例１と比較例１における半導体エピタキシャルウエーハの表面に存在するパーティクルのサイズと個数の関係を示した図である。
【図６】実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキを比較した図である。
【図７】実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層のウエーハ端部からの距離と抵抗率の関係を示した図である。
【発明を実施するための形態】
【００２９】
以下、本発明についてより具体的に説明する。
前述のように、エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造する事のできる半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハの開発が待たれていた。
【００３０】
そこで、本発明者は、鋭意検討を重ねた結果、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、その全面を覆うポリシリコン膜を形成することによって、ドーパント揮散防止用保護膜を露出させない構造とし、これによってドーパント揮散防止用保護膜やポリシリコン膜の周辺剥がれを防止し、ゴミ発生や性能低下を防止できること、またドーパント揮散防止用保護膜の劣化を防止でき、オートドーピングの発生を抑制できることを知見し、本発明を完成させた。
【００３１】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
図３は本発明の半導体エピタキシャルウエーハの構造の一例を示す図である。また、図４は本発明の半導体エピタキシャルウエーハの構造の他の一例を示す図である。
【００３２】
図３に示す様に、本発明の半導体エピタキシャルウエーハ１０は、少なくとも、半導体ウエーハ１１の裏面側に、ドーパント揮散防止用保護膜１２と、該ドーパント揮散防止用保護膜１２の全体および前記半導体ウエーハ１１の外周部を覆う第１ポリシリコン膜１３とを有し、半導体ウエーハ１１の表面側に、エピタキシャル膜１５を有するものである。
【００３３】
このように、ドーパント揮散防止用保護膜の全体を露出させない構造にすることにより、エピタキシャル膜の気相成長工程中や、洗浄薬液による洗浄工程の際に、ドーパント揮散防止用保護膜がエッチングされることを防止することができ、オートドーピングが発生することを強く抑制することができる。これによって、エピタキシャル膜の抵抗率が均一で所望の値となっており、また遷移幅が狭い半導体エピタキシャルウエーハとなっている。
【００３４】
また、特にドーパント揮散防止用保護膜の周辺部が露出していない構造にすることにより、エピタキシャル膜の気相成長工程中での多結晶粒子の異常成長（ノジュールなど）を防止することができ、ノジュールの剥脱によるゴミの発生や、ノジュール発生により凸凹形状でウエーハ接触搬送時の摩擦発生に起因する不具合（引っ掛かりなど）を防止することができる。
更に、裏面は、第１ポリシリコン膜により安定して保護されるため、第１ポリシリコン膜の剥脱によるゴミ発生等も防止されたものとなっており、これら以上の効果によって従来に比べて歩留りが良く、高品質なデバイスを得ることができる半導体エピタキシャルウエーハとなっている。
【００３５】
また、図４に示す様に、本発明の半導体エピタキシャルウエーハ２０は、少なくとも、半導体ウエーハ２１の裏面に、第２ポリシリコン膜２４と、該第２ポリシリコン膜２４上のドーパント揮散防止用保護膜２２と、該ドーパント揮散防止用保護膜２２および前記半導体ウエーハ２１の外周部を覆う第１ポリシリコン膜２３とを有し、半導体ウエーハ２１の表面に、エピタキシャル膜２５を有するものとすることができる。
【００３６】
このように、ドーパント揮散防止用保護膜が第１ポリシリコン膜で完全に覆われており、かつ半導体ウエーハとドーパント揮散防止用保護膜との間に第２ポリシリコン膜を有する半導体エピタキシャルウエーハであれば、第２ポリシリコン膜の存在によって、金属不純物に対するゲッタリング機能が高い半導体エピタキシャルウエーハとなり、従って、抵抗率分布が均一であり、遷移幅が狭くゲッタリング機能が高い半導体エピタキシャルウエーハとすることができる。
【００３７】
また、ドーパント揮散防止用保護膜１２，２２を、シリコン酸化膜とすることができる。
ドーパント揮散防止用保護膜をシリコン酸化膜とすることによって、常圧ＣＶＤ法や熱酸化法等によって容易かつ簡易に形成することができ、安価に製造することのできる抵抗率分布特性が良好な半導体エピタキシャルウエーハとすることができる。
【００３８】
次に、本発明の半導体エピタキシャルウエーハの製造方法の一例について図面を参照して以下に説明するが、もちろんこれに限定されるものではない。
図１は本発明の半導体エピタキシャルウエーハの製造フローの一例を示す図である。
【００３９】
まず、単結晶インゴットを所定の厚さにスライスし、ラッピングする工程までは原則として従来と同様の工程である。
具体的には、図１（ａ）に示す様に、チョクラルスキー（ＣＺ）法またはフローティングゾーン（ＦＺ）法等により半導体単結晶インゴットを製造して、準備する。そして、製造された半導体単結晶インゴットを、所定長さのブロックに切断し、直径を揃えるために丸め加工（円筒研削工程）を施す。そして、半導体単結晶インゴットからウエーハ状の半導体ウエーハを切り出す（スライス加工工程）。
そして、図１（ｂ）に示す様に、切り出された半導体ウエーハの周辺部の角を落とすために面取り（ベベリング加工工程またはエッジグラインディング工程）を行う。
更に、図１（ｃ）に示す様に、機械研磨（ラッピング加工工程；この段階でラップドウエーハと呼ぶ）を行い、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層を混酸エッチングにより除去する（エッチング工程）。
以上は、従来と同様の工程である。
【００４０】
本発明では、次いで、図１（ｄ）に示す様に、オートドーピングを防止するためのドーパント揮散防止用保護膜を半導体ウエーハの裏面側に形成する。
このドーパント揮散防止用保護膜を形成することにより、例えば、半導体ウエーハに高濃度にドープされたドーパントが、エピタキシャル膜形成工程や、その他熱処理工程において、ドーパントが揮散し、エピタキシャル膜に取り込まれることを強く抑制することができる。
【００４１】
ここで、このドーパント揮散防止用保護膜として、シリコン酸化膜を形成することができる。
シリコン酸化膜は常圧ＣＶＤ法による堆積や熱酸化による熱酸化膜の形成等によって容易に形成することができ、安価に製造することができる。
【００４２】
その後、図１（ｅ）に示す様に、ドーパント揮散防止用保護膜の外周部のエッチングを行うことができる。
この場合、半導体ウエーハ外周部に位置するドーパント揮散防止用保護膜の除去範囲は、ウエーハ表面近傍や、ウエーハエッジラウンド部の任意の位置及び裏面最外周位置から内側に０〜数ｍｍ程度、特に０〜２ｍｍ程度の範囲を除去するものとすることが望ましい。
あまり内側まで除去してしまうとオートドーピングの影響が大きくなり、抵抗率分布を悪化させることがあり、半導体エピタキシャルウエーハの品質を損ねてしまう可能性があるためである。
【００４３】
その後、図１（ｆ）に示す様に、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜の全体および半導体ウエーハの外周部を覆うような第１ポリシリコン膜を形成する。この第１ポリシリコン膜の形成は、一般的な方法によって行うことができる。
これにより、ドーパント揮散防止用保護膜がウエーハ周辺部まで全て露出することを防止することができ、ＨＦ等によるドーパント揮散防止用保護膜のエッチングや、該保護膜の剥離、それに伴うゴミの発生を防止することができる。また、後のエピタキシャル膜の形成工程において、半導体ウエーハの裏面側にノジュールが発生することを防止することができる。
【００４４】
その後、図１（ｇ）に示す様に、半導体ウエーハのエッジのポリッシュを行うことができる。
この段階で、半導体ウエーハのエッジポリッシュを行うことによって、エッジ部のポリシリコンが脱落する可能性を更に低くすることができる。尚、このエッジポリッシュでは、第１ポリシリコン膜のみをエッチングして、ドーパント揮散防止用保護膜が露出しないように行う。
【００４５】
その後、半導体ウエーハの表面側を鏡面状にするための鏡面研磨を行うことができる。
そして、図１（ｈ）に示す様に、研磨された半導体ウエーハを反応炉に導入し、その表面側に、エピタキシャル膜を形成するエピタキシャル膜形成工程を行って、半導体エピタキシャルウエーハを製造する。そしてこのような製造方法によって製造された半導体エピタキシャルウエーハの概略の一例が前記の図３である。
【００４６】
これによってドーパント揮散防止用保護膜が第１ポリシリコン膜で全体がカバーされるため、エッチング等によりドーパント揮散防止用保護膜が消耗することが無く、オートドーピングを抑制することができ、所望の抵抗率分布を有する半導体エピタキシャルウエーハを製造することができる。
また、ドーパント揮散防止用保護膜のエッチングによる第１ポリシリコン膜の剥離を抑制することができるため、発塵が少なく、更に、エピタキシャル膜形成工程では、裏面側にノジュールが発生することを強く抑止する効果がある。
【００４７】
作製された半導体エピタキシャルウエーハは、この後、デバイス製造工程を経ることになるが、これらデバイス工程中の洗浄やＣＶＤ処理、熱処理などの各種工程においても、ドーパント揮散防止用保護膜が安定的に維持されているため、高歩留りで高品質なデバイスを得ることに貢献するものである。
【００４８】
また、本発明の半導体エピタキシャルウエーハの製造フローの他の一例を示す図である図２に示す様な方法によっても、本発明の半導体エピタキシャルウエーハを製造することができる。
【００４９】
図２（ａ）〜（ｃ）に示す工程は、図１（ａ）〜（ｃ）までと同様の工程である。
【００５０】
その後、図２（ｄ）に示す様に、ゲッタリング機能を持たせるために、裏面側に第２ポリシリコン膜を形成する。この第２ポリシリコン膜の形成も、一般的な方法によって行えばよい。
この第２ポリシリコン膜がゲッタリングサイトとして機能し、ゲッタリング能力が高く、抵抗率分布が所望の分布となっている半導体エピタキシャルウエーハを製造することができる。
【００５１】
その後、図２（ｅ）に示す様に、第２ポリシリコン膜上にドーパント揮散防止用保護膜を形成する。
このドーパント揮散防止用保護膜として、シリコン酸化膜を形成できることも図１と同様である。
【００５２】
次の工程として、図２（ｆ）に示す様に、ドーパント揮散防止用保護膜の外周部をエッチングすることができ、第２ポリシリコン膜や半導体ウエーハの外周部を露出させることができる。
【００５３】
その後、図２（ｇ）に示す様に、ドーパント揮散防止用保護膜の全体を覆うような第１ポリシリコン膜を形成し、ドーパント揮散防止用保護膜を完全に覆う。この時、第１ポリシリコン膜は、第２ポリシリコン膜や半導体ウエーハと連結される形でドーパント揮散防止用保護膜を覆うものである。
【００５４】
そして、図２（ｈ）に示す様に、エッジ部をポリッシュすることができる。
その後、半導体ウエーハの表面側を鏡面状にするための鏡面研磨を行うことができ、そして、図２（ｉ）に示す様に、研磨された半導体ウエーハを反応炉に導入し、そして原料ガスを供給して、半導体ウエーハの表面側にエピタキシャル膜を形成し、半導体エピタキシャルウエーハを製造する。
このような半導体エピタキシャルウエーハの製造方法によって製造された半導体エピタキシャルウエーハの一例の概略を示したものが前述の図４である。このような製造方法によって、ゲッタリング能力が高い高品質の半導体エピタキシャルウエーハを効率よく製造することができる。
【実施例】
【００５５】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
具体的には、直径２００ｍｍ（８インチ）、厚さ７２５μｍ、導電型がＰ型のシリコン単結晶ウエーハ（ラッピングウエーハ）を４８枚用意した。
そして、用意した半導体ウエーハの裏面側に、ドーパント揮散防止用保護膜として、常圧ＣＶＤ装置を用いて、ＳｉＨ４とＯ２ガスを使用して厚さ約５００ｎｍのシリコン酸化膜を形成した。
次に、このＣＶＤ酸化膜の外周部から２．０ｍｍの範囲を、ＨＦ２０％溶液を用いてエッチングにより除去し、外周部２．０ｍｍのみ半導体ウエーハの表面を露出させた。
さらに、ＬＰ−ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して、裏面に第１ポリシリコン膜を５００ｎｍ成長させた。
そして、半導体ウエーハのエッジ部１．５ｍｍまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
その後、半導体ウエーハの表面側を鏡面研磨した。
【００５６】
次に、研磨後のシリコンウエーハをエピタキシャル成長炉に投入し、原料ガスとしてＳｉＨＣｌ３を水素キャリアガスと共に供給し、表面側にシリコンエピタキシャル膜を形成して、半導体エピタキシャルウエーハを製造した。
【００５７】
そして製造した半導体エピタキシャルウエーハについて、以下に示す様な評価を行った。
まず表面のパーティクルのサイズと個数を評価するために、シリコンエピタキシャル膜を１０μｍ成長させた後に、２０％ＨＦに６０ｍｉｎ浸漬後、ＰＰ−Ｂｏｘに収納し、ウエーハ押さえパッキンを外した状態で、５分間手動で振動を与えた後に、表面に存在するパーティクルのサイズと個数を測定した。その結果を図５に示す。図５は、本発明の実施例１と比較例１における半導体エピタキシャルウエーハの表面に存在するパーティクルのサイズと個数の関係を示した図である。
また、シリコンエピタキシャル膜の抵抗率を評価するため、エピタキシャル膜の面内９点の抵抗率を測定し、面内分布とそのバラツキを評価した。その結果を図６、７に示す。図６は実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキを比較した図、図７は実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層のウエーハ端部からの距離と抵抗率の関係を示した図である。
【００５８】
（比較例１）
実施例１において、第１ポリシリコン膜の形成を、ＣＶＤ酸化膜の全体を覆わないようにした以外は実施例１と同様の方法で半導体エピタキシャルウエーハを製造し、実施例１と同様に発生したパーティクルのサイズと個数の評価を行い、その結果を図５に示した。
【００５９】
（比較例２）
実施例１において、ＣＶＤ酸化膜を形成しなかった以外は実施例１と同様の方法で半導体エピタキシャルウエーハを製造し、実施例１と同様にシリコンエピタキシャル膜の抵抗率の評価を行い、その結果を図６、７に示した。
【００６０】
図５に示す様に、サイズが０．３μｍ前後のパーティクルの個数は実施例１と比較例１では実施例１の方が多少少ない程度であるが、サイズが大きな（１．０μｍ前後や２０μｍ以上）パーティクルの総数は比較例１に比べて実施例１の半導体エピタキシャルウエーハの方が明らかに少なく、２０μｍ以上のパーティクル数では顕著な差が現れた。
【００６１】
また、図６に示す様に、実施例１の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキは４％以下であったのに対し、比較例２の半導体エピタキシャルウエーハはシリコンエピタキシャル層のエピタキシャル成長前に裏面酸化膜が剥離することがあり、オートドープ現象が顕著に発生したためか、抵抗率の面内分布のバラツキも１３％以上と非常に大きなものとなっていた。
また、比較例２の半導体エピタキシャルウエーハは、ウエーハ端部の抵抗率がダレてしまっているのに対し、実施例１の半導体エピタキシャルウエーハはウエーハ端部にもダレは殆ど発生しておらず、面内がほぼ均一であることが判った。
【００６２】
（実施例２）
直径２００ｍｍ（８インチ）、厚さ７２５μｍ、導電型Ｐ型のシリコン単結晶ウェーハ（ラッピングウェーハ）を４８枚用意した。
そして、用意した半導体ウエーハの裏面側に、不純物のゲッタリングを目的として、１．０μｍの第２ポリシリコン膜をＬＰ−ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して成長させた。
その後、ドーパント揮散防止用保護膜として、常圧ＣＶＤ装置を用いて、ＳｉＨ４とＯ２ガスを使用して厚さ５００ｎｍのシリコン酸化膜を形成した。
次に、このＣＶＤ酸化膜の外周部から２．０ｍｍの範囲を、ＨＦ２０％溶液を用いてエッチングにより除去し、外周部のみ第２ポリシリコン膜を露出させた。
【００６３】
さらに、ＬＰ−ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して、第１ポリシリコン膜を１．０μｍ成長させた。
そして、半導体ウエーハのエッジ部１．５ｍｍまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
その後、半導体ウエーハ表面側を鏡面研磨した。
次に、研磨後のシリコンウエーハをエピタキシャル成長炉に投入し、原料ガスとしてＳｉＨＣｌ３を水素キャリアガスと共に供給し、表面側にシリコンエピタキシャル膜を形成して、半導体エピタキシャルウエーハを製造した。
【００６４】
このように作製した実施例２の半導体エピタキシャルウエーハについて、実施例１と同様の評価を行ったところ、実施例１と同水準であったことが判った。
【００６５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００６６】
１０，２０…半導体エピタキシャルウエーハ、
１１，２１…半導体ウエーハ、  １２，２２…ドーパント揮散防止用保護膜、  １３，２３…第１ポリシリコン膜、  １５，２５…エピタキシャル膜、  ２４…第２ポリシリコン膜。
【図１】
2011023550.tif 000003
【図２】
2011023550.tif 000004
【図３】
2011023550.tif 000005
【図４】
2011023550.tif 000006
【図５】
2011023550.tif 000007
【図６】
2011023550.tif 000008
【図７】
2011023550.tif 000009
【手続補正書】
【提出日】平成22年6月1日(2010.6.1)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2011023550.tif 000010