(57)【要約】      （修正有）【課題】演算増幅器の入力側の差動増幅器のトランジスタのエミッタのノードに高周波外来ノイズが重畳しても、これを効果的に低減できるようにする。【解決手段】電源端子４に一端が接続された電流源Ｉ１、電流源Ｉ１の他端にエミッタが共通接続されたトランジスタＱ１，Ｑ２、トランジスタＱ１，Ｑ２のそれぞれのコレクタと電源端子５との間にそれぞれ接続された負荷抵抗Ｒ３，Ｒ４からなる入力側の差動増幅回路１０Ａと、エミッタがトランジスタＱ２のコレクタに接続されたトランジスタＱ３、エミッタがトランジスタＱ１のコレクタに接続されたトランジスタＱ４、トランジスタＱ３，Ｑ４のベースと電源端子５との間に接続されたベース抵抗Ｒ５、トランジスタＱ３，Ｑ４にベース電流を供給するトランジスタＱ５からなるベース接地増幅回路２０とを含む演算増幅器において、前記トランジスタＱ１，Ｑ２のエミッタと電源端子５との間にキャパシタＣ１を接続する。【選択図】図１
2011023832.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子に一端が接続された第１の電流源、該第１の電流源の他端にエミッタが共通接続された第１の導電型の第１および第２のトランジスタ、該第１のトランジスタのコレクタと第２の電源端子との間に接続された第１の負荷抵抗、および前記第２のトランジスタのコレクタと前記第２の電源端子との間に接続された第２の負荷抵抗からなる入力側の差動増幅回路と、
エミッタが前記第２のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第２の電流源を介して接続された第２の導電型の第３のトランジスタ、エミッタが前記第１のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第３の電流源を介して接続された第２の導電型の第４のトランジスタ、および前記第３および第４のトランジスタにベースバイアスを与えるベースバイアス回路からなり、前記第４のトランジスタのコレクタから出力を取り出すベース接地増幅回路と、を含む演算増幅器において、
前記第１および第２のトランジスタのエミッタと前記第１の電源端子、前記第２の電源端子、又は接地との間に、第１のキャパシタを接続したことを特徴とする演算増幅器。
【請求項２】
請求項１に記載の演算増幅器において、
前記第１のトランジスタのベースと前記第１の電源端子、前記第２の電源端子、又は接地との間に第２のキャパシタを、前記第２のトランジスタのベースと前記第１の電源端子、前記第２の電源端子、又は接地との間に第３のキャパシタを、前記第１のトランジスタのベースと前記第２のトランジスタのベースとの間に第４のキャパシタを、それぞれ接続したことを特徴とする演算増幅器。
【請求項３】
請求項１又は２に記載の演算増幅器において、
前記第１乃至第４のトランジスタをＦＥＴトランジスタに置き換え、前記コレクタをドレインに、前記エミッタをソースに、前記ベースをゲートに置き換え、前記ベース接地増幅回路をゲート接地増幅回路に置き換えたことを特徴とする演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波動作用として好適なフォールデッドカスコード型の演算増幅器に係り、特に高周波外来ノイズの影響（電波かぶり）を低減した演算増幅器に関する。
【背景技術】
【０００２】
図３に、従来のフォールデッドカスコード型の演算増幅器を示す。１０は入力側の差動増幅回路であり、ＰＮＰトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のエミッタに接続された電流源Ｉ１、入力抵抗Ｒ１，Ｒ２、負荷抵抗Ｒ３，Ｒ４からなる。２０は差動増幅回路１０の差動出力信号をエミッタに入力するベース接地増幅回路であり、電流源Ｉ２，Ｉ３、ベース接地のＮＰＮトランジスタＱ３，Ｑ４、ベースバイアス用のＮＰＮトランジスタＱ５、およびベース抵抗Ｒ５からなる。トランジスタＱ５と抵抗Ｒ５はベースバイアス回路を構成する。以上の「差動増幅回路１０＋ベース接地増幅回路２０」がフォールデッドカスコード型増幅回路を構成する。３０はベース接地増幅回路２０の出力信号を入力しインピーダンス変換するエミッタホロワ回路であり、ＮＰＮトランジスタＱ６、およびエミッタ抵抗Ｒ６からなる。４０は出力回路であり、電流源Ｉ４、ＮＰＮトランジスタＱ７、位相補償用キャパシタＣｃ、およびエミッタ抵抗Ｒ７からなる。１は非反転入力端子、２は反転入力端子、３は出力端子、４は高電圧電源端子、５は低電圧電源端子である。
【０００３】
図４は、図３の演算増幅器に対して高周波外来ノイズ低減対策を施した従来の演算増幅器である。高周波外来ノイズ低減対策は、入力側の差動増幅回路１０’に施されている。この対策回路は、キャパシタＣ２〜Ｃ４からなるπ型フィルタである。基本的な高周波外来ノイズ低減のメカニズムは、キャパシタと抵抗で構成されたローパスフィルタである。非反転入力端子１の側では、キャパシタＣ２と抵抗Ｒ１で構成されたローパスフィルタ、反転入力端子２の側では、キャパシタＣ３と抵抗Ｒ２で構成されたローパスフィルタである。トランジスタＱ１，Ｑ２のベース間に接続したキャパシタＣ４は、高周波領域においてそれぞれの入力端子からみたインピーダンスの整合をとるための同相ブリッジキャパシタである。
【０００４】
一般的に、演算増幅器の高周波外来ノイズ低減能力は、図５（ａ）に示す検証回路を用いて周波数特性を評価することで検証できるとされている。図５（ａ）において、ＲＧ１，ＲＧ２，ＲＦ１，ＲＦ２，ＲＬは抵抗、ＯＰが検証対象の演算増幅器である。高周波外来ノイズの仮想モデル信号は、一般的に、４００ＭＨｚ以上の−１０ｄＢｍの信号電力とされており、反転入力端子２にその仮想モデル信号Ｖnoiseを入力したとき、演算増幅器ＯＰのユニティ利得周波数より高い周波数での出力利得が低いほど、高周波外来ノイズを低減できることを示す。図７はこの図５（ａ）の検証回路を使用して、演算増幅器をシミュレーションして得た周波数特性であり、Ｓ２は高周波外来ノイズ対策を施さない図３の演算増幅器の周波数特性、Ｓ３は高周波外来ノイズ対策を施した図４の演算増幅器の周波数特性であり、Ｓ３の方がＳ２に比べて良好な特性となっている。
【０００５】
なお、以上では高周波外来ノイズ低減対策を施した従来の演算増幅器として、図４に記載した演算増幅器について述べたが、一般的に、演算増幅器では、演算増幅器とＣＲ回路からなるアクティブフィルタを用いた高周波ノイズ対策が知られている（例えば、特許文献１の段落０００９参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１７９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、実際には、高周波外来ノイズは、演算増幅器のチップ全体に照射され、その演算増幅器の全ノードに高周波外来ノイズが入力される。高周波外来ノイズ対策を施した図４の回路では、「差動増幅器１０’＋ベース接地増幅回路２０」の構成を有するので、トランジスタＱ１のコレクタのノードＣでも、高周波外来ノイズの影響を大きく受ける。その理由を以下で説明する。
【０００８】
非反転入力端子１の側であるノードＡのインピーダンスＲA、抵抗Ｒ１とトランジスタＱ１のベースとの間のノードＢのインピーダンスＲB、前記ノードＣのインピーダンスＲCの大きさは、入力する信号源のインピーダンスをＲS、トランジスタＱ１のトランスコンダクタンスをｇｍ１として、
2011023832.tif 000003
で表される。
【０００９】
非反転入力端子１に接続される抵抗Ｒ１は、ほとんどＥＳＤ保護素子として設置される抵抗分であり、１００Ω〜２ｋΩが選定されるが、近年のＤＣ仕様の厳しさから、限りなく０Ωに近づく傾向にある。したがって、ノードＢから入力される高周波外来ノイズの信号をフィルタリングするためには、キャパシタＣ２の値をかなり大きな値に選定しなければならない。
【００１０】
図４の演算回路においては、キャパシタＣ２〜Ｃ４の値を各々２ｐＦ、抵抗Ｒ１，Ｒ２の値を各々２００Ωとすると、カットオフ周波数ｆc1は、
2011023832.tif 000004
となる。
【００１１】
以上により、キャパシタＣ２〜Ｃ４および抵抗Ｒ１，Ｒ２によって、ノードＢから混入する高周波外来ノイズは低減させることができる。また、ノードＡから混入した高周波外来ノイズについても、ノードＢを通過するので、同様に低減させることができる。
【００１２】
ところで、ノードＣに直接照射される高周波外来ノイズについては、インピーダンスＲCが小さければ、その高周波外来ノイズの振幅が低減されるので大きな問題はないが、低消費電流で設計される演算増幅器では、そのノードＣのインピーダンスＲCが小さく見えることはない。
【００１３】
現実的には、トランジスタＱ１のコレクタ電流が２５μＡのときはｇｍ１＝０．９５ｍ[1/Ω]となるので、インピーダンスＲCの値は式（３）から約５２０Ωとなる。演算増幅器が高周波領域で動作すると、トランジスタＱ１の電流増幅率βは、β≒１となり、式（３）は式（３’）のようになる。
2011023832.tif 000005
この式（３’）によれば、インピーダンスＲCの値は約２６０Ωとなる。なお、詳細に計算すると、２６０Ωよりもいくらか大きくなるが、ここでは計算は割愛する。
【００１４】
重要なことは、ノードＣのインピーダンスＲCの実抵抗成分が２００Ω以上に大きくなると、そこに高周波外来ノイズが電圧として印加可能になることである。これを、演算増幅器の利得の観点から検討する。
【００１５】
図４の演算増幅器における「差動増幅器１０’＋ベース接地増幅回路２０」の構成は、差動増幅器１０’のトランジスタＱ１のエミッタのノードＣを信号入力点とすると、「ベース接地増幅回路＋ベース接地増幅回路２０」と等価となる。よって、このときの電圧利得ＡVは、Ｖnoiseを入力電圧、ノードＤのインピーダンスをＲDとし、そのノードＤの電圧をＶDとし、ｇｍ４をトランジスタＱ４のトランスコンダクタンスとすると、
2011023832.tif 000006
となる。
【００１６】
この式（５）は、ノードＣに信号を入力しても、同等のゲインで増幅できることを示す。このとき、トランジスタＱ１のコレクタ電流が１３ｍＡ以上であれば、ノードＣの高周波領域での実抵抗成分は、式（３’）より１Ω以下となり、−１０ｄＢｍの信号を入力し電圧変換しても、１０ｍＶ以下となり、よって高周波外来ノイズが照射されていも、影響は小さいといえる。
【００１７】
しかし、実際の低消費電流化した演算増幅器は数十μＡの小さなコレクタ電流で動作するので、ノードＣの実抵抗成分は２００Ω以上の有意な値をとり、高周波外来ノイズの影響が無視できない。演算増幅器を低消費電流に設計するほど、トランジスタＱ１のコレクタ電流は縮小され、結果としてノードＣのインピーダンスは非常に高くなる傾向にある。
【００１８】
この低消費電流になるほど有意な抵抗成分を示し、かつ高周波外来ノイズ低減を必要とするノードＣにおいて、対策を施した例はこれまでにない。図４の従来の演算増幅器は、ノードＡ，Ｂから重畳する高周波外来ノイズを低減できるが、ノードＣから重畳する高周波外来ノイズは低減できない。
【００１９】
図８のＰ３は、図６（ｂ）に示すように、図４の演算増幅器の差動増幅器１０’のトランジスタＱ１，Ｑ２のエミッタのノードＣに直接に仮想モデル信号Ｖnoiseを入力させ、図５（ｂ）の検証回路を使用した場合の周波数特性である。この特性Ｐ３は、対策なしの従来の図３の演算増幅器について同様に仮想モデル信号Ｖnoiseを入力した場合の特性Ｐ２とほぼ同等であり、高周波外来ノイズの低減能力はない。
【００２０】
なお、トランジスタＱ４のコレクタであるノードＤより後段のゲインの計算は、ノードＤのインピーダンスに含めることで割愛する。たとえノードＤより後段のノードに高周波外来ノイズが重畳しても、その影響は演算増幅器の入力換算エラーとしてわずかな値にしかならない。
【００２１】
本発明の目的は、入力側の差動増幅器のトランジスタのエミッタのノードに高周波外来ノイズが重畳しても、これを効果的に低減できるようにした演算増幅器を提供することである。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、請求項１にかかる発明は、第１の電源端子に一端が接続された第１の電流源、該第１の電流源の他端にエミッタが共通接続された第１の導電型の第１および第２のトランジスタ、該第１のトランジスタのコレクタと第２の電源端子との間に接続された第１の負荷抵抗、および前記第２のトランジスタのコレクタと前記第２の電源端子との間に接続された第２の負荷抵抗からなる入力側の差動増幅回路と、エミッタが前記第２のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第２の電流源を介して接続された第２の導電型の第３のトランジスタ、エミッタが前記第１のトランジスタのコレクタに接続されコレクタが前記第１の電源端子に第３の電流源を介して接続された第２の導電型の第４のトランジスタ、および前記第３および第４のトランジスタにベースバイアスを与えるベースバイアス回路からなり、前記第４のトランジスタのコレクタから出力を取り出すベース接地増幅回路と、を含む演算増幅器において、前記第１および第２のトランジスタのエミッタと前記第１の電源端子、前記第２の電源端子、又は接地との間に、第１のキャパシタを接続したことを特徴とする。
【００２３】
請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記第１のトランジスタのベースと前記第１の電源端子、前記第２の電源端子、又は接地との間に第２のキャパシタを、前記第２のトランジスタのベースと前記第１の電源端子、前記第２の電源端子、又は接地との間に第３のキャパシタを、前記第１のトランジスタのベースと前記第２のトランジスタのベースとの間に第４のキャパシタを、それぞれ接続したことを特徴とする。
【００２４】
請求項３にかかる発明は、請求項１又は２に記載の演算増幅器において、前記第１乃至第４のトランジスタをＦＥＴトランジスタに置き換え、前記コレクタをドレインに、前記エミッタをソースに、前記ベースをゲートに置き換え、前記ベース接地増幅回路をゲート接地増幅回路に置き換えたことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、入力側の差動増幅器の第１および第２のトランジスタのエミッタ又はソースに第１のキャパシタを接続しているので、それらのトランジスタのエミッタ又はソースに重畳する高周波外来ノイズの悪影響を、効果的に低減させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施例の演算増幅器の回路図である。
【図２】本発明の第２の実施例の演算増幅器の回路図である。
【図３】高周波外来ノイズ低減対策を施さない従来の演算増幅器の回路図である。
【図４】高周波外来ノイズ低減対策を施した従来の演算増幅器の回路図である。
【図５】（ａ）、（ｂ）は演算増幅器に仮想モデル信号を入力する検証回路の回路図である。
【図６】（ａ）、（ｂ）は演算増幅器の入力側の差動増幅器のトランジスタのエミッタに仮想モデル信号を入力する演算増幅器の検証回路の回路図である。
【図７】図５（ａ）の検証回路による演算増幅器の周波数特性図である。
【図８】図５（ｂ）と図６（ａ），（ｂ）の検証回路による演算増幅器の周波数特性図である。
【発明を実施するための形態】
【００２７】
図１に本発明の第１の実施例の演算増幅器を示す。１０Ａは入力側の差動増幅回路であり、ＰＮＰトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のエミッタに接続された電流源Ｉ１、入力抵抗Ｒ１，Ｒ２、負荷抵抗Ｒ３，Ｒ４、およびキャパシタＣ１からなる。キャパシタＣ１は、トランジスタＱ１，Ｑ２のエミッタと低電圧電源端子５との間に接続されている。ベース接地増幅回路２０、エミッタホロワ回路３０、および出力回路４０は、図３と同じ構成である。このように、本実施例は、図３の従来の演算増幅器において、トランジスタＱ１，Ｑ２のエミッタと低電圧電源端子５との間に、ローパスフィルタ用のキャパシタＣ１を接続したものである。
【００２８】
図２に本発明の第２の実施例の演算増幅器を示す。本実施例は、入力側の差動増幅回路１０Ｂに、キャパシタＣ１の他に、図４の演算増幅器と同様に、トランジスタＱ１，Ｑ２のベースと接地間にキャパシタＣ２，Ｃ３を接続し、さらにそのベース間にキャパシタＣ４を接続したところが、図１の演算増幅器と異なる。
【００２９】
図７のＳ１は、図５（ａ）の検証回路を使用して、図２の演算増幅器をシミュレーションして得た周波数特性である。このように、反転入力端子２に仮想モデル信号Ｖnoiseを入力したときは、高周波外来ノイズ対策を施した図４の演算増幅器の周波数特性Ｓ３とほぼ同等に、高周波領域において利得を抑制できている。
【００３０】
図８のＰ１は、図６（ａ）に示すように、図２の演算増幅器の差動増幅器１０ＢのトランジスタＱ１，Ｑ２のエミッタのノードＣに、直接に仮想モデル信号Ｖnoiseを入力させ、図５（ｂ）の検証回路を使用した場合の周波数特性である。この特性Ｐ１は、高周波外来ノイズ低減対策なしの従来の図３の演算増幅器について同様に仮想モデル信号Ｖnoiseを入力した場合の特性Ｐ２、および高周波外来ノイズ低減対策ありの従来の図４の演算増幅器について同様に仮想モデル信号Ｖnoiseを入力した場合｛図６（ｂ）｝の特性Ｐ３と比べて、大幅に高周波領域における利得の抑制が実現されている。この結果、トランジスタＱ１，Ｑ２のエミッタのノードＣに高周波外来ノイズが照射された場合でも、それを低減できることが明らかになった。
【００３１】
また、式（３）から、トランジスタＱ１，Ｑ２のコレクタ電流を小さく設定するほどコレクタのインピーダンスＲCが増大するので、同じカットオフ周波数であれば、式（４）により、キャパシタＣ１の値を小さくすることができる。すなわち、演算増幅器を低消費電流化し、トランジスタＱ１，Ｑ２のコレクタ電流を低電流に設計するほど、キャパシタＣ１の値を小さくでき、小型化を実現できる。
【００３２】
なお、図１および図２の実施例において、トランジスタＱ１，Ｑ２のエミッタに一端が接続されるキャパシタＣ１は、その他端を、接地に接続しても、高電圧電源端子４に接続しても良い。また、図２の実施例において、トランジスタＱ１，Ｑ２のベースに一端が接続されるキャパシタＣ２，Ｃ３について、その他端を、高電圧電源端子４に接続しても、低電圧電源端子５に接続しても良い。さらに、図１，図２では演算増幅器をＰＮＰ型、ＮＰＮ型のバイポーラトランジスタで構成したが、ＮＭＯＳ、ＰＭＯＳのＦＥＴトランジスタで構成することもできる。
【符号の説明】
【００３３】
１：非反転入力端子、２：反転入力端子、３：出力端子、４：高電圧電源端子、５：低電圧電源端子
１０，１０’，１０Ａ，１０Ｂ：入力側の差動増幅回路
２０：ベース接地増幅回路
３０：エミッタホロワ回路
４０：出力回路
【図１】
2011023832.tif 000007
【図２】
2011023832.tif 000008
【図３】
2011023832.tif 000009
【図４】
2011023832.tif 000010
【図５】
2011023832.tif 000011
【図６】
2011023832.tif 000012
【図７】
2011023832.tif 000013
【図８】
2011023832.tif 000014