(57)【要約】      （修正有）【課題】外層に形成される第２抵抗体を小さい面積（狭い面積）で形成することにより、抵抗内蔵型多層配線板の小型化を図る。【解決手段】多層配線板は複数の絶縁層が積層されたもので、内層として提供される第１層１０及び外層として提供される第２層２０を含む本体部と、第１層１０に形成される第１抵抗体１１と、第２層２０に形成される第２抵抗体２１を含み、第２抵抗体２１は第１抵抗体１１と並列連結され、第１抵抗体１０より狭い面積を有する。【選択図】図１
2011023697.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層されたもので、内層として提供される第１層及び外層として提供される第２層を含む本体部と、
前記第１層に形成される第１抵抗体と、
前記第２層に形成され、前記第１抵抗体と並列連結されるもので、前記第１抵抗体より狭い面積を有する第２抵抗体と、
を含むことを特徴とする多層配線板。
【請求項２】
前記第２抵抗体は、前記第１抵抗体より抵抗値が大きいことを特徴とする請求項１に記載の多層配線板。
【請求項３】
前記第２抵抗体は、抵抗値調節部を有することを特徴とする請求項１に記載の多層配線板。
【請求項４】
前記第１層は前記第１抵抗体と電気的に連結された内層回路パターンを含み、前記第２層は前記第２抵抗体と電気的に連結された外層回路パターンを含み、前記内層回路パターンと前記外層回路パターンはビアホールにより電気的に連結されたことを特徴とする請求項１に記載の多層配線板。
【請求項５】
本体部を構成する複数の絶縁層を備える段階と、
前記絶縁層のうち内層として提供される第１層に第１抵抗体を形成する段階と、
前記絶縁層のうち外層として提供される第２層に前記第１抵抗体より狭い面積を有する第２抵抗体を形成する段階と、
前記第１抵抗体及び第２抵抗体が並列連結されるように前記第１層及び第２層を積層する段階と、
を含むことを特徴とする多層配線板の製造方法。
【請求項６】
前記第２抵抗体は、前記第１抵抗体より大きい抵抗値を有するように形成されることを特徴とする請求項５に記載の多層配線板の製造方法。
【請求項７】
前記第１及び第２層を積層した後に前記第２抵抗体をトリミングし、目標抵抗値を具現する段階を含むことを特徴とする請求項５に記載の多層配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線板及びその製造方法に関するもので、より具体的には小型化が可能な抵抗内蔵型多層配線板及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子産業の発達による電子製品の小型化及び高機能化の要求に対応するために、電子産業の技術は抵抗、キャパシタ（ｃａｐａｃｉｔｏｒ）、ＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等を基板に挿入する方向へと発展している。
【０００３】
現在まで大部分の印刷回路基板は、表面に一般的な個別チップ抵抗（ｄｉｓｃｒｅｔｅ  ｃｈｉｐ  ｒｅｓｉｓｔｏｒ）または一般的な個別チップキャパシタ（ｄｉｓｃｒｅｔｅ  ｃｈｉｐ  ｃａｐａｃｉｔｏｒ）を実装しているが、最近では、抵抗またはキャパシタ等の受動素子を内蔵した印刷回路基板が開発されている。
【０００４】
即ち、受動素子内蔵型印刷回路基板の技術とは、新しい材料（物質）と工程を用いて印刷回路基板の外部または内部に受動素子を挿入し、既存のチップ抵抗またはチップキャパシタの役割に代わる技術を言う。
【０００５】
上述した受動素子内蔵型印刷回路基板のうち、印刷回路基板の外部または内部に抵抗が印刷されている形態で、印刷回路基板の大きさに関係なく抵抗が印刷回路基板の一部分として統合されていれば、これを“抵抗内蔵（ｅｍｂｅｄｄｅｄ（ｂｕｒｉｅｄ）  ｒｅｓｉｓｔｏｒ）”と言い、このような基板を“抵抗内蔵型印刷回路基板（ｅｍｂｅｄｄｅｄ  ｒｅｓｉｓｔｏｒ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）”と言う。
【０００６】
このような抵抗内蔵型印刷回路基板の最も重要な特徴は、抵抗が印刷回路基板の一部分としてすでに具備されているため、別個のチップ抵抗を印刷回路基板の表面に実装する必要がないということである。
【０００７】
このように印刷回路基板に抵抗を内蔵するための方法には、スクリーン印刷（Ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ）、プレーティング（Ｐｌａｔｉｎｇ）、シート（Ｓｈｅｅｔ）等を利用する方法がある。
【０００８】
抵抗内蔵型印刷回路基板に大きい電力がかかると、抵抗で消耗する熱によってその特性が劣化する場合が生じる。従って、抵抗の劣化現象を防止するために抵抗パターンを広く印刷して大きい電力に耐えられるように作る。しかし、抵抗パターンが占める面積が広くなると、基板の大きさが大きくなり価格競争力が落ち、製品の小型化の障害要因となる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は外層の活用面積を広げ、小型化が可能な多層配線板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施例による多層配線板は、複数の絶縁層が積層されたもので、内層として提供される第１層及び外層として提供される第２層を含む本体部と、上記第１層に形成される第１抵抗体と、上記第２層に形成され、上記第１抵抗体と並列連結されるもので、上記第１抵抗体より狭い面積を有する第２抵抗体とを含む。
【００１１】
上記第２抵抗体は、上記第１抵抗体より抵抗値が大きいことが好ましい。  
上記第２抵抗体は抵抗値調節部を有することができる。  
上記第１層は上記第１抵抗体と電気的に連結された内層回路パターンを含み、上記第２層は上記第２抵抗体と電気的に連結された外層回路パターンを含み、上記内層回路パターンと上記外層回路パターンはビアホールにより電気的に連結されることができる。
【００１２】
本発明の一実施例による多層配線板の製造方法は、本体部を構成する複数の絶縁層を備える段階と、上記絶縁層のうち内層として提供される第１層に第１抵抗体を形成する段階と、上記絶縁層のうち外層として提供される第２層に上記第１抵抗体より狭い面積を有する第２抵抗体を形成する段階と、上記第１抵抗体及び第２抵抗体が並列連結されるように上記第１層及び第２層を積層する段階とを含む。
【００１３】
上記第２抵抗体は、第１抵抗体より大きい抵抗値を有するように形成されることができる。  
上記第１及び第２層を積層した後に上記第２抵抗体をトリミングし、目標抵抗値を具現する段階を含むことができる。
【発明の効果】
【００１４】
本発明による多層配線板は、内層及び外層に形成された第１及び第２抵抗体により目標抵抗値が具現される。外層に形成される第２抵抗体は小さい面積（狭い面積）で形成されることができ外層の活用面積が広くなる。即ち、他の素子を実装する面積が増え、基板の面積の活用度が高くなり、多層配線板の小型化が可能である。  
また、多層配線板に流れる電流は第１及び第２抵抗体に分散され抵抗体の劣化を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による多層配線板を示す概略的な分解斜視図である。
【図２】図１のＩ−Ｉ’に沿って切開した多層配線板を示す概略的な断面図である。
【図３】本発明の一実施形態による第１及び第２抵抗体を示す回路図である。
【図４ａ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【図４ｂ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【図４ｃ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【図４ｄ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【図４ｅ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【図４ｆ】本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１６】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００１７】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明をより完全に説明するために提供される。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上の同一の符号で表示される要素は同一の要素である。
【００１８】
図１は、本発明の一実施形態による多層配線板を示す概略的な分解斜視図であり、図２は、図１のＩ−Ｉ’に沿って切開した多層配線板を示す概略的な断面図である。
【００１９】
図１及び図２を参照すると、本実施形態による多層配線板は複数の絶縁層１０、２０、３０が積層されたもので、内層として提供される第１層１０及び外層として提供される第２層２０を含む本体部１００と、上記第１層１０に形成される第１抵抗体１１と、上記第２層２０に形成され、上記第１抵抗体１１と並列連結されるもので、上記第１抵抗体より狭い面積を有する第２抵抗体２１を含む。
【００２０】
以下、第１及び第２抵抗体の長さは電流の流れの方向であり、幅は上記電流の流れの方向と垂直な方向である。
【００２１】
多層配線板の本体部１００は複数の絶縁層が積層されたもので、内層として提供される第１層１０及び外層として提供される第２層２０を含む。また、上記本体部１００は、第１層１０は上記第２層２０の形成面と反対方向に形成され、他の外層として提供される第３層３０を含むことができる。また、図示されてはいないが、上記第１層１０及び第２層２０の間には多数の絶縁層が積層されることができる。
【００２２】
上記本体部１００を構成する複数の絶縁層１０、２０、３０は、絶縁樹脂層またはセラミック層であることができる。絶縁樹脂は電気的な絶縁性は優れているが機械的強度が不十分で、温度による値数の変化（熱膨張率）が大きいという短所がある。このような短所を補うために、絶縁樹脂に紙、ガラス繊維または有機不敷布等の補強基材が混合されることができる。
【００２３】
上記本体部１００の内層として提供される第１層１０には第１抵抗体１１が形成される。上記第１層１０には内層回路パターン１２が形成され、上記第１抵抗体１１は内層回路パターン１２と電気的に連結される。上記内層回路パターン１２は第１及び第２内層パッド１２ａ、１２ｂを含む。図示されたように、第１抵抗体１１は両端部が第１及び第２内層パッド１２ａ、１２ｂと連結されるように形成されてもよい。
【００２４】
上記本体部１００の外層として提供される第２層２０には、第２抵抗体２１が形成される。上記第２層には外層回路パターン２２が形成され、上記第２抵抗体２１は外層回路パターン２２と電気的に連結される。上記外層回路パターン２２は第１及び第２外層パッド２２ａ、２２ｂを含む。図示されたように、第２抵抗体２１は両端部が第１及び第２外層パッド２２ａ、２２ｂと連結されるように形成されてもよい。
【００２５】
上記第１及び第２外層パッド２２ａ、２２ｂは、上記第１及び第２内層パッド１２ａ、１２ｂとビアホールを通じて電気的に連結されることができる。
【００２６】
第１抵抗体１１及び第２抵抗体２１の並列連結は、これに制限されず、図示されていないが、第１抵抗体１１が連結された内層回路パターンの一領域と第２抵抗体２１が連結された外層回路パターンの一領域の電気的連結により具現されることができる。
【００２７】
上記第２抵抗体２１は、上記第１抵抗体１１と並列連結され、上記第１抵抗体１１より狭い面積を有する。
【００２８】
図示されたように、第１及び第２抵抗体１１、２１の長さは同一であるが、第１抵抗体１１の幅は第２抵抗体２１の幅より大きく形成されることができる。
【００２９】
本実施形態は具現しようとする抵抗値のために第１及び第２抵抗体を形成し、これらを並列連結したことを特徴とする。即ち、抵抗体を内層及び外層に分けて形成し、外層に形成される第２抵抗体は小さい面積（狭い面積）で形成したものである。これによって外層に形成される第２抵抗体が占める面積が減り、外層の活用面積が広くなる。
【００３０】
従来において大きい電流が流れる場合、抵抗体の劣化現象を防止するために外層に広い面積の抵抗を印刷した。しかし、広い面積の抵抗体は基板表面の面積の多くを占めるようになり、基板全体のサイズが大きくなったり、他の素子の実装面積が減るという問題があった。これによって価格競争力が落ち、製品の小型化に限界があった。
【００３１】
しかし、本実施形態による多層配線板は外層に形成される第２抵抗体の面積が小さく、他の素子を実装する面積が増え基板の面積の活用度が高くなる。
【００３２】
基板の面積の活用度を高めるために、外層には１つの抵抗体が形成されることが好ましいが、内層に形成される第１抵抗体は複数形成されることができる。また、図示されていないが、内層は複数の層で構成されることができる。
【００３３】
図３は、本実施形態による第１及び第２抵抗体を示す回路図である。図示されたように、第１及び第２抵抗体は並列連結され、具現しようとする目標抵抗値Ｒは下記の数１により決定される。
【数１】
2011023697.tif 000003
【００３４】
第２抵抗層の抵抗値Ｒ２は、第１抵抗層の抵抗値Ｒ１より大きく形成されることができる。これにより多層配線板に流れる電流の大部分は低い抵抗値を有する第１抵抗体１１に流れ、電流の一部は第２抵抗体２１に流れるようになる。多層配線板に流れる電流が分散されて抵抗体の劣化を防止することができる。
【００３５】
より正確な目標抵抗値を具現するために、第２抵抗体２１は、抵抗値調節部２１ａを有することができる。
【００３６】
第２抵抗体２１は、多層配線板を構成する本体部１００の外層２０に形成されるもので、本体部の積層後に目標抵抗値を具現するのに適している。
【００３７】
第２抵抗体２１の抵抗値を調節する手段は、特に制限されないが、例えば、第２抵抗層にトリミング（ｔｒｉｍｍｉｎｇ）工程を行い第２抵抗体の抵抗値Ｒ２を調節することができる。
【００３８】
より具体的に、第２抵抗体２１は目標抵抗値より小さい値を有するように形成する。その後、第２抵抗体２１の両端電極に抵抗測定装置と連結されたプローブを接続させ、実時間で抵抗値を測定すると同時に抵抗体部分をレーザーで加工処理しながら目標抵抗値を具現することができる。
【００３９】
第２抵抗体２１を通じて目標抵抗値を具現するため、内層に形成される第１抵抗体１１はトリミング工程等抵抗値の調節をするための面積が要求されない。従って、トリミング工程を考慮した抵抗の実効面積の減少を防ぐことができる。
【００４０】
図４ａ乃至図４ｆは、本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
【００４１】
図４ａに図示されたように、絶縁性物質から成る第１層１０に第１及び第２内層パッド１２ａ、１２ｂを含んだ内層回路パターン１２を形成する。上記第１層１０は多層配線板の本体部に内層として提供される。
【００４２】
上記内層回路パターンが形成された第１層の反対面に他の内層回路パターン１３を形成することができる。上述したように、第１層１０は絶縁樹脂層またはセラミック層であることができる。
【００４３】
内層回路パターン１２、１３の形成方法は特に制限されない。例えば、第１層１０が絶縁樹脂層である場合、絶縁樹脂層上に導電層を形成し、導電層のエッチング工程を通じて内層回路パターン１２、１３を形成することができる。
【００４４】
第１層１０がセラミック層である場合、セラミックグリーンシートを積層した後、導電物質を印刷して内層回路パターンを形成することができる。
【００４５】
次に、図４ｂに図示されたように、第１及び第２内層パッド１２ａ、１２ｂと両端部が連結されるように第１抵抗体１１を形成する。第１抵抗体１１は炭素のような抵抗性物質から成ることができる。上記抵抗性物質を用いて、通常のスクリーンプリンティング工程を通して形成されることができる。
【００４６】
次に、図４ｃに図示されたように、上記第１層１０上に絶縁性物質で第２層２０を形成する。上記第２層２０は多層配線板の本体部に外層として提供される。
【００４７】
次に、図４ｄに図示されたように、第２層２０に上記第１及び第２内層パッド１２ａ、１２ｂと連結されるビアホールｈを形成する。ビアホールｈの形成方法は特に制限されず、ドリル工程等により形成されることができる。
【００４８】
次に、図４ｅに図示されたように、ビアホールを満たし、第２層２０に第１及び第２外層パッド２２ａ、２２ｂを含む外層回路パターン２２を形成する。外層回路パターンの形成は上述した内層回路パターンの形成と同一の方法で行われることができる。
【００４９】
次に、図４ｆに図示されたように、上記第１及び第２外層パッド２２ａ、２２ｂと両端部が連結されるように第２抵抗体２１を形成する。第２抵抗体２１は上記第１抵抗体１１より小さい面積（狭い面積）で形成する。図４ｆは第２抵抗体２１の長さ方向を図示したもので、第１抵抗体１１と同一の長さを有するが、第２抵抗体２１の幅は第１抵抗体より小さく形成される。
【００５０】
また、上記第２抵抗体２１は第１抵抗体１１より抵抗値が大きく形成されることができる。抵抗値の調節は抵抗体を構成する物質を調節して行うことができる。または同一の物質を使用する場合、第２抵抗体は第１抵抗体より小さい面積で形成され、より大きい抵抗値を有することができる。
【００５１】
また、上述した順序に拘束されず、第１層及び第２層に夫々第１及び第２抵抗体を形成し、上記第１及び第２抵抗体が並列して連結されるように第１及び第２層を積層することができる。
【００５２】
図示されてはいないが、第１及び第２抵抗体の両端部が連結された内層パッド及び外層パッドの電気的連結の他に、第１抵抗体が連結された内層回路パターンの一領域と、第２抵抗体が連結された外層回路パターンの一領域との電気的連結により、第１及び第２抵抗体は並列して連結されることができる。
【００５３】
次に、第２抵抗体２１に抵抗値を調節する工程を行うことができる。一般的に、抵抗体を印刷し焼結等の過程を経る場合、製造公差が発生する。特に、セラミック基板の場合、焼結工程によって製造公差の発生範囲が広く、第２抵抗体２１を通じて抵抗値を調節する方法は有用に適用されることができる。
【００５４】
第２抵抗体２１の抵抗値を調節する手段は特に制限されないが、例えば、第２抵抗層にトリミング工程を行って抵抗値を調節することができる。
【００５５】
より具体的に、第２抵抗体２１は目標抵抗値より小さい値を有するように形成する。その後、第２抵抗体２１の両端電極に抵抗測定装置と連結されたプローブを接続させ、実時間で抵抗値を測定すると同時に抵抗体部分をレーザーで加工処理しながら目標抵抗値を具現することができる。
【００５６】
また、図示されてはいないが、上記第２抵抗体２１が形成されない第２層２０に外層３０がさらに形成されることができ、このような場合、図２に図示された構造の多層配線板が製造されることができる。上記外層３０にも上述したように外層回路パターン３２が形成されることができる。
【００５７】
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定する。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【００５８】
１００  本体部
１０  第１層
２０  第２層
１１  第１抵抗体
２１  第２抵抗体
１２  内層回路パターン
２２  外層回路パターン
【図１】
2011023697.tif 000004
【図２】
2011023697.tif 000005
【図３】
2011023697.tif 000006
【図４ａ】
2011023697.tif 000007
【図４ｂ】
2011023697.tif 000008
【図４ｃ】
2011023697.tif 000009
【図４ｄ】
2011023697.tif 000010
【図４ｅ】
2011023697.tif 000011
【図４ｆ】
2011023697.tif 000012