(57)【要約】【課題】ＴＦＴおよび画素電極と接続するソース電極を３層ではなく、２層構造とし、液晶表示装置の製造コストを低減する。【解決手段】ＭｏＷによる第１金属層１０７１とＡｌによる第２の金属層１０７２で形成されるソース電極１０７の上に塗布型絶縁膜１０９が形成され、塗布型絶縁膜１０９の上にコモン電極１１０、層間絶縁膜１１１、画素電極１１２が形成されている。画素電極１１２はスルーホール１３０において、ソース電極１０７のうちの第１の金属層１０７１と接続している。スルーホールにおいて、Ａｌによる第２の金属層１０７２は、塗布型絶縁膜１０９を現像するときの現像液によって除去される。ソース電極１０７を２層で形成できることと、スルーホール１３０におけるソース電極１０７の第２の金属層１０７２のエッチングプロセスを削減することができるので液晶表示装置の製造コストを低減することが出来る。【選択図】図３
2011100057.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴのソース部と接続するソース電極の上に塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記ソース電極と前記画素電極とがスルーホールを介して接続している液晶表示装置であって、
前記ソース電極は第１の金属層と第２の金属層から構成され、前記スルーホールにおいては、前記第２の金属は除去されて、前記画素電極と前記第１の金属が接続しており、
前記塗布型絶縁膜はＳｉｘＯｙＮｚによって形成されていることを特徴とする液晶表示装置。
【請求項２】
ＴＦＴのソース部と接続するソース電極の上に塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記ソース電極と前記画素電極とがスルーホールを介して接続している液晶表示装置であって、
前記ソース電極は第１の金属層と第２の金属層から構成され、前記スルーホールにおいては、前記第２の金属は除去されて、前記画素電極と前記第１の金属が接続しており、
前記塗布型絶縁膜は前記スルーホールにおいて、前記第２の金属の端部の側部を覆っており、
前記塗布型絶縁膜はＳｉｘＯｙＮｚによって形成されていることを特徴とする液晶表示装置。
【請求項３】
前記第１の金属は、Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、あるいはこれらの合金によって形成され、前記第２の金属はＡｌまたはＡｌ合金によって形成されていることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記塗布型絶縁膜はＳｉＯ２によって形成されていることを特徴とする請求項１から請求項３の何れか１項に記載の液晶表示装置。
【請求項５】
第１の金属層と第２の金属層から形成されたソース電極がＴＦＴと接続し、前記ソース電極を覆って塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記画素電極がスルーホールにおいて前記ソース電極の前記第１の金属層と接続した構成を有する液晶表示装置の製造方法であって、
前記ソース電極の上に前記塗布型絶縁膜を塗布し、仮焼成したあと、前記仮焼成した前記塗布型絶縁膜を露光し、現像して前記スルーホールを形成し、
前記塗布型絶縁膜を現像する際、前記スルーホールにおいて、前記ソース電極の前記第２の金属層を同時にエッチングして除去し、
その後、前記塗布型絶縁膜を本焼成することを特徴とする液晶表示装置の製造方法。
【請求項６】
第１の金属層と第２の金属層から形成されたソース電極がＴＦＴと接続し、前記ソース電極を覆って塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記画素電極がスルーホールにおいて前記ソース電極の前記第１の金属層と接続した構成を有する液晶表示装置の製造方法であって、
前記ソース電極の上に前記塗布型絶縁膜を塗布し、仮焼成したあと、前記仮焼成した前記塗布型絶縁膜を露光し、現像して前記スルーホールを形成し、
前記塗布型絶縁膜を現像する際、前記スルーホールにおいて、前記ソース電極の前記第２の金属層を同時にエッチングして除去し、
その後、前記塗布型絶縁膜を第１の時間、第１の温度によって焼成して前記塗布型絶縁膜をリフローし、その後、前記塗布型絶縁膜を第２の時間、第２の温度によって焼成し、
前記第１の時間は前記第２の時間よりも短く、前記第２の温度は前記第１の温度よりも低いことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に表示品質に優れ、信頼性が高く、かつ、製造コストの低い液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置では、多層配線が用いられている。多層配線に使用される材料としては、電気抵抗の小さいＡｌあるいは透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の材料が用いられ、多層配線間は無機あるいは有機の層間絶縁膜にスルーホールを形成することによって導通がとられている。
【０００４】
多層配線の接続において、ＩＴＯ配線とＡｌ配線との接触が問題となる。すなわち、ＩＴＯは透明導電膜であり、画素電極あるいはコモン電極等に不可欠なものであるが、これは、金属酸化物である。ＩＴＯとＡｌが接触すると、Ａｌが酸化され、接触面にアルミニウム酸化物（Ａｌ２Ｏ３）が形成され、長期間が経過すると、Ａｌ配線とＩＴＯとの接触が不安定になる。
【０００５】
これを防止するために、従来は、Ａｌ膜の上にＭｏＷ膜等（キャップメタル）を形成し、このＭｏＷ膜等とＩＴＯを接触させ、接触抵抗の増加を防止していた。一方、Ａｌ配線は、プロセス中で温度を上げると、いわゆるヒロックが生じてこのヒロックが層間絶縁膜を破って下層の配線とショートしてしまうという問題があった。この問題を解決するために、Ａｌ配線の下にＭｏＷ膜等のベースメタルを形成していた。
【０００６】
このように、Ａｌ配線を用いる場合は、キャップメタルとベースメタルという２層の膜によって、Ａｌ配線をサンドイッチする必要があった。すなわち、ベースメタルとキャップメタルを成膜し、かつ、各々の膜をパターニングする必要がある。これは液晶表示装置の製造コストを押し上げるという問題を有していた。
【０００７】
この問題を対策するために、「特許文献１」に記載の技術では、Ｍｏ、Ｔｉ、Ｃｒ等で形成されたベースメタルの上にＡｌ層を形成し、キャップメタルの代わりにＡｌ層の表面にアルミニウム酸化層を形成してキャップメタルの代わりにする構成が記載されている。そして、スルーホール部におけるＩＴＯとの接触においては、アルミニウム酸化層およびＡｌ層をエッチングによって除去し、ベースメタルとＩＴＯを接触させることによってＡｌが酸化することによる、スルーホールにおける接触抵抗の増加を防止する技術が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−７７６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図８は、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置を例にとった場合の、従来技術における画素電極１１２とソース電極１０７との接触部であるスルーホール部１３０の断面図を示すものである。図８に示すＴＦＴはいわゆるトップゲート型のＴＦＴである。図８において、ＴＦＴ基板１００の上に第１下地膜１０１、第２下地膜１０２が形成されている。その上に半導体膜１０３が形成され、これを覆ってゲート絶縁膜１０４が形成され、さらにゲート電極１０５を形成することによって、ＴＦＴが形成されている。ＴＦＴを覆って、層間絶縁膜１０６が形成され、その上にソース電極１０７およびドレイン電極１０８が形成されている。
【００１０】
さらにソース電極１０７およびドレイン電極１０８を覆って無機パッシベーション膜１２０が形成され、その上に有機パッシベーション膜１２１が形成される。有機パッシベーション膜１２１の上にＩＴＯによるコモン電極１１０が形成され、その上に層間絶縁膜１１１が形成され、その上にＩＴＯによる画素電極１１２が形成される。画素電極１１２は層間絶縁膜１１１、有機パッシベーション膜１２１、無機パッシベーション膜１２０に形成されたスルーホール１３０を介してソース電極１０７と接続する。
【００１１】
ソース電極１０７およびドレイン電極１０８は３層構造となっている。すなわち、Ａｌ膜１０７２をベースメタル１０７１およびキャップメタル１０７３でサンドイッチしている。ベースメタル１０７１およびキャップメタル１０７３はＭｏＷで形成されている。画素電極１１２であるＩＴＯはソース電極１０７のうちの、ＭｏＷで形成されたキャップメタル１０７３と接触しており、接触抵抗を安定化させている。しかし、このような構成では、ソース電極１０７およびドレイン電極１０８を３層構造にする必要があり、液晶表示装置の製造コストを押し上げる。
【００１２】
この問題を解決するために、「特許文献１」では図９に示すような構造を開示している。図９において、ゲート電極１０５の上にゲート絶縁膜１０４が形成され、その上に半導体膜１０３が形成されている。ゲート電極は下地金属１０５１とＡｌ膜１０５２とＡｌ酸化膜１０５３から形成されている。半導体膜１０３の両端には、金属とオーミックコンタクトをとるための、ｎ＋Ｓｉ層１０３１が形成されている。ｎ＋Ｓｉ層１０３１を覆って、片側には３層構造を有するドレイン電極１０８が、他の側には３層構造を有するソース電極１０７が形成されている。
【００１３】
ドレイン電極１０８あるいはソース電極１０７を形成するベースメタル１０８１、１０７１には、Ｍｏ、Ｃｒ、あるいはＴｉ等が用いられているが、キャップメタル１０８３、１０７３にはアルミニウム酸化膜を使用し、キャップメタル１０８３、１０７３の製造コストを抑制している。ドレイン電極１０８およびソース電極１０７の上には無機パッシベーション膜１２０が形成されている。無機パッシベーション膜１２０の上にはＩＴＯによる画素電極１１２が形成され、画素電極１１２は無機パッシベーション膜１２０に形成されたスルーホール１３０を介してソース電極１０７と接続している。
【００１４】
図９の特徴は、画素電極１１２は、ソース電極１０７を構成する３層の金属のうち、Ｍｏ、ＣｒあるいはＴｉ等から形成されるベースメタル１０７１と接触している。「特許文献１」では、無機パッシベーション膜１２０にスルーホール１３０を形成したときに、アルミニウム酸化膜１０７３およびＡｌ膜１０７２を乾式法、あるいは、乾式法と湿式法を併用することによりエッチングによって除去すると記載されている。
【００１５】
しかし、このような方法によると、スルーホール部１３０における接触抵抗を安定して小さくすることは困難である。すなわち、乾式法（ドライエッチング）では、エッチングによるダメージがベースメタル１０７１に加えられ、スルーホール１３０における接触抵抗が十分に小さくならないという問題を生ずる。一方、湿式法によるエッチングでは、ＨＦが最も効果があるが、ＨＦによると、Ａｌ膜１０７２が急速にエッチングされ、スルーホール１３０において、Ａｌ膜１０７２のサイドエッチングを生ずる。そうすると、画素電極１１２を形成したさい、Ａｌ膜１０７２のサイドエッチング部で画素電極１１２の断切れが生じ、接続不良をおこしてしまうという問題がある。
【００１６】
本発明は以上のような問題点を解決し、ドレイン電極１０８あるいはソース電極１０７を構成する金属の層数を３層から２層に減少させるとともに、スルーホール部１３０における画素電極１１２とソース電極１０７との電気的な接続を信頼性の高いものにすることである。
【課題を解決するための手段】
【００１７】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１８】
（１）ＴＦＴのソース部と接続するソース電極の上に塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記ソース電極と前記画素電極とがスルーホールを介して接続している液晶表示装置であって、前記ソース電極は第１の金属層と第２の金属層から構成され、前記スルーホールにおいては、前記第２の金属は除去されて、前記画素電極と前記第１の金属が接続しており、前記塗布型絶縁膜はＳｉｘＯｙＮｚによって形成されていることを特徴とする液晶表示装置。
【００１９】
（２）ＴＦＴのソース部と接続するソース電極の上に塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記ソース電極と前記画素電極とがスルーホールを介して接続している液晶表示装置であって、前記ソース電極は第１の金属層と第２の金属層から構成され、前記スルーホールにおいては、前記第２の金属は除去されて、前記画素電極と前記第１の金属が接続しており、前記塗布型絶縁膜は前記スルーホールにおいて、前記第２の金属の端部の側部を覆っており、前記塗布型絶縁膜はＳｉｘＯｙＮｚによって形成されていることを特徴とする液晶表示装置。
【００２０】
（３）前記第１の金属は、Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、あるいはこれらの合金によって形成され、前記第２の金属はＡｌまたはＡｌ合金によって形成されていることを特徴とする（１）または（２）に記載の液晶表示装置。
【００２１】
（４）前記塗布型絶縁膜はＳｉＯ２によって形成されていることを特徴とする（１）から（３）の何れかに記載の液晶表示装置。
【００２２】
（５）第１の金属層と第２の金属層から形成されたソース電極がＴＦＴと接続し、前記ソース電極を覆って塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記画素電極がスルーホールにおいて前記ソース電極の前記第１の金属層と接続した構成を有する液晶表示装置の製造方法であって、前記ソース電極の上に前記塗布型絶縁膜を塗布し、仮焼成したあと、前記仮焼成した前記塗布型絶縁膜を露光し、現像して前記スルーホールを形成し、前記塗布型絶縁膜を現像する際、前記スルーホールにおいて、前記ソース電極の前記第２の金属層を同時にエッチングして除去し、その後、前記塗布型絶縁膜を本焼成することを特徴とする液晶表示装置の製造方法。
【００２３】
（６）第１の金属層と第２の金属層から形成されたソース電極がＴＦＴと接続し、前記ソース電極を覆って塗布型絶縁膜が形成され、前記塗布型絶縁膜の上方に画素電極が形成され、前記画素電極がスルーホールにおいて前記ソース電極の前記第１の金属層と接続した構成を有する液晶表示装置の製造方法であって、前記ソース電極の上に前記塗布型絶縁膜を塗布し、仮焼成したあと、前記仮焼成した前記塗布型絶縁膜を露光し、現像して前記スルーホールを形成し、前記塗布型絶縁膜を現像する際、前記スルーホールにおいて、前記ソース電極の前記第２の金属層を同時にエッチングして除去し、その後、前記塗布型絶縁膜を第１の時間、第１の温度によって焼成して前記塗布型絶縁膜をリフローし、その後、前記塗布型絶縁膜を第２の時間、第２の温度によって焼成し、前記第１の時間は前記第２の時間よりも短く、前記第２の温度は前記第１の温度よりも低いことを特徴とする液晶表示装置の製造方法。
【発明の効果】
【００２４】
本発明によれば、ＴＦＴと接続するソース電極あるいはドレイン電極をベースメタルとなる第１の金属層と、ＡｌまたはＡｌ合金で形成される第２の金属層の２層構造とすることが出来るので、従来の３層構造の場合に比べて、液晶表示装置の製造コストを抑制することが出来る。
【００２５】
また、本発明によれば、スルーホールにおいて、ソース電極のうち、Ａｌ等で形成された第２の金属を、塗布型絶縁膜を露光後、現像するときに塗布型絶縁膜の現像液によって同時に除去することが出来るので、液晶表示装置の製造コストをさらに抑制することが出来る。
【図面の簡単な説明】
【００２６】
【図１】本発明が適用される液晶表示装置の断面図である。
【図２】画素電極およびコモン電極の平面図である。
【図３】本発明の第１の実施例を示す断面模式図である。
【図４】本発明の第２の実施例を示す断面模式図である。
【図５】本発明の第２の実施例における塗布型絶縁膜の焼成の温度プロファイルである。
【図６】本発明の第３の実施例を示す液晶表示装置断面である。
【図７】本発明の第４の実施例を示す液晶表示装置断面である。
【図８】従来例によるスルーホール部の断面図である。
【図９】他の従来例によるスルーホール部の断面図である。
【発明を実施するための形態】
【００２７】
以下に実施例を用いて本発明の内容を詳細に説明する。本発明は、いわゆるＩＰＳ方式の液晶表示装置の他に、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式等他の方式の液晶表示装置についても適用することが出来る。
【実施例１】
【００２８】
図１は、本発明を用いた、表示領域における画素部の構造を示す断面図である。図１は、ＩＰＳ方式液晶表示パネルの構造を例にとって本発明を説明するものである。図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００２９】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００３０】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査信号線と同層で、同時に形成される。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００３１】
ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）層を形成する。
【００３２】
その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６はゲート配線１０５とソース電極１０７を絶縁するためである。層間絶縁膜１０６の上にソース電極１０７および図示しないドレイン電極が形成される。ソース電極１０７とドレイン電極は同じ構成となっている。以後の説明はソース電極１０７で代表させて説明する。ソース電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。図１においては、ソース電極１０７は広く形成され、ＴＦＴを覆う形となっている。一方、ＴＦＴのドレインＤは、図示しない部分においてドレイン電極と接続している。
【００３３】
ソース電極１０７はＡｌ層１０７２とＭｏＷで形成されるベースメタル層１０７１の２層構造となっている。本発明においては、ソース電極１０７にキャップメタルは使用されていない。後で説明するように、スルーホール部１３０においては、塗布型絶縁膜１０９にスルーホール１３０を形成するときの現像液によってＡｌ層１０７２が除去され、画素電極１１２であるＩＴＯはベースメタル１０７１であるＭｏＷと接続することになるので、接触抵抗を安定化するためのキャップメタルは必要としない。その分、製造コストを低下させることが出来る。
【００３４】
ソース電極１０７を覆って塗布型絶縁膜１０９が塗布によって形成される。この塗布型絶縁膜１０９は、パッシベーション膜と平坦化膜を兼用するものである。塗布型絶縁膜１０９は塗布で形成できるで、１〜４μｍ程度と厚く形成することが出来る。本実施例では２μｍである。塗布型絶縁膜１０９の材料としては、ポリシラザンが用いられる。ポリシラザンは有機溶剤に可溶な無機ポリマーである。ポリシラザンの有機溶媒溶液をソース電極１０７等の上に塗布し、仮焼成して固化する。固化したポリシラザンをマスクを用いて露光する。前記ポリシラザンに感光性を持たせた場合、レジストを用いずにパターニングすることが出来る。すなわち、露光された部分のみが特定の現像液、例えば、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）等に可溶になる。
【００３５】
このＴＭＡＨは、アルカリ濃度が例えば２．３８％なので、Ａｌ層１０７２のエッチング液としても好適である。ＴＭＡＨは、ＨＦのように、急速にＡｌをエッチングすることは無いので、Ａｌ層１０７２のサイドエッチングはほとんど生じず、後で形成される画素電極１１２がスルーホール１３０において断切れが生じて電気的な接触をとることが出来ないという現象は生じない。
【００３６】
このようにして、塗布型絶縁膜１０９をパターニングした後、焼成すると、高純度なＳｉｘＯｙＮｚ膜（例えばＳｉＯ２膜）を得ることが出来る。特に焼成温度を４５０℃程度にまで上げると、緻密なＳｉｘＯｙＮｚ膜（例えばＳｉＯ２膜）を得ることが出来る。すなわち、本実施例では、塗布方式によって、パッシベーション膜となる無機膜を、表面が平らになるように厚く形成することが出来る。また、塗布型絶縁膜１０９の現像と同時にソース電極１０７におけるＡｌ層１０７２をエッチングすることによって、ベースメタル１０７１と画素電極１１２を直接接触させることが出来るので、スルーホール１３０における接触抵抗を低く、かつ、安定化させることが出来る。
【００３７】
このようにして形成された塗布型絶縁膜１０９の上面は平坦となっている。塗布型絶縁膜１０９の上にアモルファスＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、コモン電極１１０のパターニングを行う。コモン電極１１０はスルーホール１３０を避けて、平面ベタで形成される。その後、２３０℃で焼成して、ＩＴＯを多結晶化し、電気抵抗を低下させる。コモン電極１１０は透明電極であるＩＴＯによって形成され、厚さは例えば、７７μｍである。
【００３８】
その後、コモン電極１１０を覆って、層間絶縁膜１１１をＣＶＤによって成膜する。このときのＣＶＤの温度条件は、２３０℃程度であり、これは低温ＣＶＤと呼ばれる。その後、フォトリソグラフィ工程によって、層間絶縁膜１１１のパターニングを行い、スルーホール１３０内に層間絶縁膜１１１の開口部を形成する。層間絶縁膜１１１のパターニングを行うと、ソース電極１０７のうちのベースメタル１０７１が露出することになる。
【００３９】
層間絶縁膜１１１の上にアモルファスＩＴＯをスパッタリングし、フォトリソグラフィ工程によって、櫛歯状の画素電極１１２を形成する。画素電極１１２はスルーホール１３０を介してソース電極１０７と接続する。画素電極１１２には信号電圧が印加され、コモン電極１１０との間に発生する電界によって、液晶分子を回転させ、画素毎に液晶層の光の透過量を制御し、画像を形成する。画素電極１１２は透明導電膜であるＩＴＯによって形成され、膜厚は、例えば、４０ｎｍから７０ｎｍ程度である。
【００４０】
図２は、櫛歯状の画素電極１１２と平面ベタで形成されたコモン電極１１０の関係を示す平面図である。図２において、画素電極１１２は、図示していない層間絶縁膜を挟んでコモン電極１１０の上に配置されている。画素電極１１２の櫛歯１１２１と櫛歯１１２１の間のスリット１１２２を通して、図１に示すように、画素電極１１２上面からコモン電極１１０に電気力線が伸び、この電気力線によって液晶分子を回転させる。
【００４１】
図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００４２】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜２０３の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図１はＩＰＳであるから、対向電極１１０はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。
【００４３】
図１に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に外部導電膜２１０が形成される。外部導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。
【００４４】
図３は本発明が関係するスルーホール部１３０付近のみを示す断面模式図である。図３は、図面を簡単にするために、ゲート絶縁膜１０４と層間絶縁膜１０６に形成されたスルーホールと塗布型絶縁膜１０９に形成されたスルーホール１３０とはほぼ同じ場所に形成されているとしている。図３において、ソース電極１０７は半導体層１０３のソース部Ｓと接続し、ドレイン電極１０８は半導体層１０３のドレイン部Ｄと接続する。ソース電極１０７は塗布型絶縁膜１０９に形成されたスルーホール１３０において、画素電極１１２と接続している。一方、ドレイン電極１０８は、図示しない部分において映像信号線と接続する。ソース電極１０７とドレイン電極１０８は同じ構成なので、以後説明はソース電極１０７を用いて行う。
【００４５】
ソース電極１０７はＭｏＷで形成されるベースメタル１０７１とＡｌ層１０７２の２層構造となっている。すなわち、本発明ではキャップメタルを使用していない。ベースメタル１０７１は半導体層のソース部Ｓと接続している。また、ＩＴＯによって形成された画素電極１１２もベースメタル１０７１と接続している。ＭｏＷはＩＴＯによって酸化されることは無いので、スルーホール１３０における接触抵抗は安定して低く維持することが出来る。
【００４６】
その後、コモン電極１１０を成膜し、パターニングを行い、その後、層間絶縁膜１１１を低温ＣＶＤで形成する。このとき、層間絶縁膜１１１はスルーホール１３０におけるソース電極１０７のベースメタルの上にも形成される。その後、層間絶縁膜１１１をパターニングしてスルーホール部に開口を形成するとソース電極１０７のベースメタル１０７１が露出する。その後、画素電極１１２を層間絶縁膜１０９の上およびスルーホール部１３０に被着する。そして、画素電極１１２に必要なパターニングをおこなうとともに、スルーホール部１３０を介して画素電極１１２とソース電極１０７の接続を行う。
【００４７】
本発明の特徴は、ソース電極１０７あるいはドレイン電極１０８をベースメタル１０７１とＡｌ層１０７２で構成し、キャップメタルを使用しなくともよいことであり、キャップメタルの成膜とパターニングの工程を省略することが出来、製造コストを低減させることが出来る。また、図３に示すように、ソース電極１０７を構成するＡｌ層１０７２は、塗布型絶縁膜１０９をマスクとしてエッチングされている。このＡｌ層１０７２のエッチングは、塗布型絶縁膜１０９を露光後、現像するときの現像液であるＴＭＡＨによって行われる。したがって、スルーホール１３０において、別途Ａｌ層１０７２を除去する工程は生じないので、追加工程を必要とせずに、スルーホール１３０における接触抵抗を安定化させることが出来る。
【実施例２】
【００４８】
実施例１で説明したように、本発明の特徴はソース電極１０７あるいはドレイン電極１０８（以後ソース電極１０７で代表させる）をベースメタル１０７１とＡｌ層１０７２の２層で形成する。そして、スルーホール１３０において、ソース電極１０７のＡｌ層１０７２を、塗布型絶縁膜１０９をマスクとして用いて、塗布型絶縁膜１０９の現像液であるＴＭＡＨによってエッチングすることである。このとき、Ａｌ層１０７２にサイドエッチングが生ずる、あるいは、Ａｌ部分において、段差が急峻になる可能性がある。そうすると、ＩＴＯで形成された画素電極１１２がこの部分で断切れを生じる可能性がある。つまり、画素電極を構成するＩＴＯは４０ｎｍ程度と薄く形成されることもあるので、このような断切れが生じやすい。
【００４９】
本実施例では、ソース電極１０７との接続部におけるこのような、画素電極１１２の断切れを防止する構成を与えるものである。図４は本実施例の断面図である。実施例１を示す図３と異なるところは、スルーホール部１３０において、塗布型絶縁膜１０９がＡｌ層１０７２の端部の側面を覆っていることである。その他の構成は図３と同様である。図４に示す構成は次のようにして形成することが出来る。
【００５０】
図４において、ソース電極１０７をパターニング後、塗布型絶縁膜１０９を塗布し、仮焼成して、塗布型絶縁膜１０９をパターニングするところまでは、実施例１と同じである。本実施例では、その後の本焼成のプロセスが実施例１とは異なっている。図５は本実施例における塗布型絶縁膜１０９の本焼成における温度プロファイルである。
【００５１】
図５において、縦軸Ｔは温度であり、横軸ｔは時間である。塗布型絶縁膜１０９の本来の焼成温度はＴ２で焼成時間はｔ２であるとする。例えば、Ｔ２は４５０℃で、ｔ２は６０分である。本実施例においては、図５に示すように、焼成の最初に時間ｔ１の間、本来の焼成温度よりも高い温度Ｔ１で焼成し、その後、本来の焼成温度Ｔ２によって（ｔ２−ｔ１）の間焼成する。図５において、ｔ１は例えば、１０分、Ｔ１は例えば、５００℃である。塗布型絶縁膜１０９の性質として、最初に本来の焼成温度よりも高温で焼成すると、仮焼成をした形状に対してリフローが生ずる。
【００５２】
このようにして生じた塗布型絶縁膜１０９のリフローは、ソース電極１０７のＡｌ層１０７２の端部を覆うことになる。そうすると、仮に、Ａｌ層１０７２の端部が急峻になっていたり、Ａｌ層１０７２にサイドエッチングが生じてオーバーハングが生じていたりしても、この部分はリフローした塗布型絶縁膜１０９によって覆われ、なだらかな面となるので、後で形成される画素電極１１２が断切れを生ずるということは無い。また、塗布型絶縁膜１０９に生ずるリフローは、図４に示すように、スルーホールの開口部の全体を覆うことは無いので、ソース電極１０７と画素電極１１２との導通抵抗を上昇させることは無い。
【００５３】
このように、本実施例によれば、塗布型絶縁膜１０９の本焼成の温度プロファイルを管理するだけで、ソース電極１０７と画素電極１１２との導通の信頼性をさらに向上させることが出来る。
【実施例３】
【００５４】
実施例１および実施例２では、本発明がトップゲート型のＴＦＴを使用した構成の場合について説明した。しかし、本発明は、トップゲート型のＴＦＴの場合のみでなく、ボトムゲート型のＴＦＴに対しても同様に適用することが出来る。
【００５５】
図６は、ボトムゲート型のＴＦＴを用いた液晶表示装置に本発明を適用した場合の、画素部の断面図である。ＴＦＴの構成を除いては、実施例１で説明した図１と同様である。図６において、ＴＦＴ基板１００の上にはゲート電極１０５が形成されている。ゲート電極１０５を覆って、ゲート絶縁膜１０４が形成されている。ゲート絶縁膜１０４を介してゲート電極１０５の上には、半導体層１０３が形成されている。
【００５６】
図６において、ゲート電極１０５はガラス基板１００の上に直接形成され、図１で説明したような下地膜は形成されていない。ガラスからの不純物はゲート電極１０５によってブロックされ、半導体層１０３には到達しないからである。図６に示す半導体層１０３には、ａ−Ｓｉが使用される場合が多い。この場合の半導体層１０３の厚さは１５０ｎｍ程度である。半導体層１０３のソース部およびドレイン部にはソース電極１０７およびドレイン電極１０８が接続している。なお、半導体層１０３とソース電極１０７、あるいは、ドレイン電極１０８との間には、オーミックコンタクトを取るための図示しないｎ＋Ｓｉ層が５０ｎｍ程度の厚さで形成される。
【００５７】
ソース電極１０７あるいはドレイン電極１０８（以後ソース電極１０７で代表させる）は、ベースメタル１０７１とＡｌ層１０７２との２層で形成されており、キャップメタルは形成されていない。ソース電極１０７を覆って、塗布型絶縁膜１０９を塗布し、仮焼成をした後、露光、現像を行う。塗布型絶縁膜１０９を現像するときに、ソース電極１０７のＡｌ層１０７２を同時にエッチングすることは実施例１および実施例２と同様である。そして、塗布型絶縁膜１０９の本焼成を行う。本焼成の温度プロファイルは、実施例１の方法でも実施例２の方法でもよい。塗布型絶縁膜１０９の本焼成以後のプロセスは実施例１で説明したのと同様である。
【実施例４】
【００５８】
実施例１から実施例３においては、ＩＰＳ方式の液晶表示装置に本発明を適用した場合について説明した。しかし、本発明はＩＰＳ方式の液晶表示装置に限らず、ＴＮ方式、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式等、他の方式の液晶表示装置についても適用することが出来る。
【００５９】
図７は、ＴＮ方式の液晶表示装置について、本発明を適用した場合の断面図を示す。図７においては、ＴＦＴがボトムゲート型の場合を示している。したがって、ＴＦＴ部分の断面は実施例３で説明したのと同様である。図７では、半導体層１０３の両側に形成されたｎ＋Ｓｉ層１０３１が明示されている。ＴＦＴ部分についてのその他の点は実施例３で説明したのと同様であるので、説明を省略する。
【００６０】
図７において、ソース電極１０７を覆って塗布型絶縁膜１０９が形成されている。塗布型絶縁膜１０９を仮焼成して露光、現像する。塗布型絶縁膜１０９を現像するときに、ソース電極１０７のＡｌ層１０７２を同時にエッチングすることは、実施例１および実施例２で説明したのと同様である。その後、塗布型絶縁膜１０９を本焼成する。本焼成における温度プロファイルは実施例１あるいは実施例２で説明したいずれについても適用することが出来る。
【００６１】
その後、画素電極１１２を形成し、その上に配向膜１１３を形成する。ＴＮ方式では、ＩＰＳ方式とは異なり、対向電極１１０は対向基板２００側に形成される。そして、ＴＦＴ基板１００に形成された画素電極１１２と対向基板２００に形成された対向電極１１０との間の縦電界によって液晶分子を制御し、画像を形成する。また、ＴＮ方式では、対向基板２００側に対向電極１１０が形成されているので、ＩＰＳ方式における図１に示すような対向基板２００の外側に形成する外部導電膜２１０は必要無い。
【００６２】
以上のように、本発明はＩＰＳ方式、ＴＮ方式、いずれについても、まったく問題なく適用することが出来る。また、以上で説明した、ＩＰＳ方式あるいは、ＴＮ方式は例であり、他の方式の液晶表示装置についても本発明を適用することが出来る。
【００６３】
以上の説明では、ソース電極１０７あるいはドレイン電極１０８にはＡｌ層を用い、ベースメタルとしてＭｏＷを用いた例で説明した。しかし、本発明はこのような材料に限らず、ソース電極１０７あるいはドレイン電極１０８にＡｌ―ＳｉのようなＡｌ合金層を使用し、ベースメタルに他の金属、例えば、Ｃｒ、Ｔｉ、Ｍｏ、Ｗあるいはこれらの合金を用いることも出来る。また、塗布型絶縁膜１０９の例としてポリシラザンを用いた例を説明したが、塗布型絶縁膜１０９としてポリシロキサンを使用した場合にも本発明を適用することが出来る。
【符号の説明】
【００６４】
１００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…ソース電極、  １０８…ドレイン電極、  １０９…塗布型絶縁膜、  １１０…コモン電極、  １１１…層間絶縁膜、  １１２…画素電極、  １１３…配向膜、  １２０…無機パッシベーション膜、  １２１…有機パッシベーション膜、  １３０…スルーホール、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２１０…外部導電膜、  ３００…液晶層、  ３０１…液晶分子、  １０７１…ソース電極ベースメタル、  １０７２…ソース電極Ａｌ層、  １０７２…ソース電極キャップメタル、  １０８１…ドレイン電極ベースメタル、  １０８２…ドレイン電極Ａｌ層、  １０８３…ドレイン電極キャップメタル、  Ｓ…ソース部、  Ｄ…ドレイン部。
【図１】
2011100057.tif 000003
【図２】
2011100057.tif 000004
【図３】
2011100057.tif 000005
【図４】
2011100057.tif 000006
【図５】
2011100057.tif 000007
【図６】
2011100057.tif 000008
【図７】
2011100057.tif 000009
【図８】
2011100057.tif 000010
【図９】
2011100057.tif 000011