(57)【要約】【課題】多層配線構造等を含む半導体装置の製造工程を簡略化する。【解決手段】半導体装置の製造方法は、基板１０１上に絶縁膜１０２を形成する工程（ａ）と、絶縁膜１０２上にハードマスク膜１０３を形成する工程（ｂ）と、ハードマスク膜１０３上に第１のモールド１０８を接触させて、陽極酸化により第１の酸化領域１１０を形成する工程（ｃ）と、ハードマスク膜１０３上に第２のモールド１１１を接触させて、陽極酸化により第２の酸化領域１１２を形成する工程（ｄ）と、第１の酸化領域１１０及び第２の酸化領域１１２を除去してハードマスク１０３ａを形成する工程（ｅ）と、ハードマスク１０３ａをマスクとするエッチングにより、絶縁膜１０３中に接続孔１０４及び配線溝１０５を形成する工程（ｆ）とを備える。第１の酸化領域１１０と第２の酸化領域１１２とは面積及び深さが異なる。【選択図】図１
2011023419.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成する工程（ａ）と、
前記絶縁膜上にハードマスク膜を形成する工程（ｂ）と、
前記ハードマスク膜上に第１のモールドを接触させて、前記ハードマスク膜における前記第１のモールドとの接触部分及びその下方部分を陽極酸化することにより第１の酸化領域を形成する工程（ｃ）と、
前記ハードマスク膜上に第２のモールドを接触させて、前記ハードマスク膜における前記第２のモールドとの接触部分及びその下方部分を陽極酸化することにより第２の酸化領域を形成する工程（ｄ）と、
前記第１の酸化領域及び前記第２の酸化領域を除去してハードマスクを形成する工程（ｅ）と、
前記ハードマスクをマスクとして前記絶縁膜をエッチングすることにより、前記絶縁膜中に、前記第１のモールドが有するパターンに対応する接続孔と、前記第２のモールドが有するパターンに対応する配線溝とを形成する工程（ｆ）とを備え、
前記第１の酸化領域及び前記第２の酸化領域は、互いに異なる面積及び深さを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記絶縁膜上に前記第２のモールドを接触させる部分は、前記第１のモールドを接触させる部分を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２において、
前記第１の酸化領域は、前記ハードマスク膜を貫通して形成されることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記第２の酸化領域は、前記第１の酸化領域に比べて面積が大きく且つ深さが浅いことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一つにおいて、
前記ハードマスク膜は、アルミニウム、チタン、窒素チタン、タングステン、タンタル、窒素タンタル、シリコン、窒化シリコン及び炭化シリコンの少なくとも一つからなることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一つにおいて、
前記工程（ｃ）における陽極酸化は、１０Ｖ以上で且つ５０Ｖ以下の印加電圧、１秒以上で且つ３０秒以下の印加時間、６０％以上で且つ８０％以下の湿度にて行なわれることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一つにおいて、
前記工程（ｄ）における陽極酸化は、５Ｖ以上で且つ３０Ｖ以下の印加電圧、１秒以上で且つ３０秒以下の印加時間、６０％以上で且つ８０％以下の湿度にて行なわれることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７のいずれか一つにおいて、
前記絶縁膜は、酸化シリコンよりも低誘電率の材料を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜８のいずれか一つにおいて、
前記絶縁膜は、有機材料膜及び無機材料膜を含む積層膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか一つにおいて、
前記接続孔及び前記配線溝に金属材料を埋め込む工程を更に備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として酸化シリコンよりも誘電率の低い材料を含む積層膜を用い、多層配線構造を形成するのに好適な半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置（ＬＳＩ）の高集積化に伴い、ＬＳＩの高速動作を実現するために、配線プロセス技術が益々重要視されてきている。これは、半導体素子の微細化により、配線遅延時間がゲート遅延時間よりも大きくなり、支配的な要因となってきたためである。この配線遅延時間の増大を抑制するためには、配線抵抗及び配線間容量の低減が必要である。
【０００３】
配線抵抗の低減のためには、従来用いられてきたアルミニウム合金配線から、これと比較して低抵抗である銅（Ｃｕ）への配線材料の置き換えが進んでいる。また、配線間容量の低減のためには、層間絶縁膜として従来用いられてきた酸化シリコンから、これと比較して誘電率の低い絶縁膜（低誘電率膜）への置き換えが進んでいる。更に、これらを組み合わせて、Ｃｕ配線及び低誘電率膜を用いた多層配線技術の導入が行なわれている。
【０００４】
Ｃｕ配線及び低誘電率膜を用いた多層配線技術には、一般にＣｕのドライエッチングが容易でないことから、いわゆるデュアルダマシン法などの溝配線法が用いられている。つまり、層間絶縁膜に配線溝とこの配線溝に連通した接続孔とを形成し、配線溝と接続孔とをＣｕ等の導電膜によって埋め込むことにより、配線とヴィアとを同一工程で形成する配線法である。
【０００５】
上記のデュアルダマシン法は、先ヴィア方式と先トレンチ方式とに分別される。先ヴィア方式の場合、層間絶縁膜上に接続孔（ヴィアホール）形成のためのマスクパターン（接続孔パターン）を形成した後、配線溝（トレンチ）形成用のマスクパターン（配線溝パターン）を形成する。この逆に、先トレンチ方式の場合、配線溝パターンを形成した後、接続孔パターンを形成する。
【０００６】
そして、層間絶縁膜に上述したような無機膜（無機材料膜）と有機膜（有機材料膜）との積層による低誘電率膜を用いる場合には、一般的に、有機膜の損傷を抑制できる先トレンチ方式のデュアルダマシン法により配線溝と接続孔とが形成されている。
【０００７】
ここで、先トレンチ方式のデュアルダマシン法によりＣｕ配線構造を製造する一例について、図２（ａ）〜（ｆ）を参照して説明する。
【０００８】
まず、図２（ａ）に示すように、基板１１上に、低誘電率膜を含む積層膜からなる層間絶縁膜１２を形成する。この層間絶縁膜１２上にハードマスク膜１３を形成し、更に、ハードマスク膜１３上にレジストパターン（図示省略）を設ける。該レジストパターンをマスクに用いたエッチングによりハードマスク膜１３をパターニングし、配線溝パターンを有するハードマスク膜１３に配線溝パターンを形成する。その後、レジストパターンを除去する。
【０００９】
次に、図２（ｂ）に示すように、配線溝パターンが設けられたハードマスク膜１３を覆うように層間絶縁膜１２上にレジストを塗布した後、通常のリソグラフィ技術により、レジストパターン２０を形成する。
【００１０】
続いて、図２（ｃ）に示す工程を行なう。まず、レジストパターン２０（前記図２（ｂ）参照）をエッチングマスクとして用いたエッチングにより、層間絶縁膜１２に基板１１に達する状態の接続孔１４を形成する。続いて、レジストパターン２０を除去する。
【００１１】
その後、図２（ｄ）に示す工程を行なう。まず、配線溝パターンが設けられたハードマスク膜１３（前記図２（ｃ）参照）をエッチングマスクとして用いた層間絶縁膜１２のエッチングにより、層間絶縁膜１２に接続孔１４の上部に連通する配線溝１５を形成する。その後、ハードマスク膜１３を除去する。
【００１２】
続いて、この配線溝１５と接続孔１４との内壁を覆うように、層間絶縁膜１２上にバリア膜（図示省略）を形成する。その後、配線溝１５と接続孔１４を埋め込むように、バリア膜上にＣｕからなる導電性膜（図示省略）を形成する。その後、化学的機械研磨（Chemical Mechanical Polishing （ＣＭＰ））法により、層間絶縁膜１２の表面が露出するまで、上記導電性膜と上記バリア膜を除去する。これにより、接続孔１４内にヴィア１６を形成するとともに、配線溝１５内に配線１７を形成する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−２２２８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、図２（ａ）〜（ｄ）を用いて説明したような配線の形成方法には、配線溝パターンの形成及び接続孔の形成の２つの工程において、リソグラフィによるレジストパターンの形成とその除去の工程が必要であり、工程数が非常に多くなるという問題がある。よって、その解決が課題となっている。
【００１５】
以上に鑑み、本発明は、半導体装置の製造において工程数を削減すること、特に多層配線工程における工数を削減することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に絶縁膜を形成する工程（ａ）と、絶縁膜上にハードマスク膜を形成する工程（ｂ）と、ハードマスク膜上に第１のモールドを接触させて、ハードマスク膜における第１のモールドとの接触部分及びその下方部分を陽極酸化することにより第１の酸化領域を形成する工程（ｃ）と、ハードマスク膜上に第２のモールドを接触させて、ハードマスク膜における第２のモールドとの接触部分及びその下方部分を陽極酸化することにより第２の酸化領域を形成する工程（ｄ）と、第１の酸化領域及び第２の酸化領域を除去してハードマスクを形成する工程（ｅ）と、ハードマスクをマスクとして絶縁膜をエッチングすることにより、絶縁膜中に、第１のモールドが有するパターンに対応する接続孔と、第２のモールドが有するパターンに対応する配線溝とを形成する工程（ｆ）とを備え、第１の酸化領域及び第２の酸化領域は、互いに異なる面積及び深さを有する。
【００１７】
このような半導体装置の製造方法によると、２つのモールド（第１のモールド及び第２のモールド）を用いてハードマスク膜を陽極酸化し、酸化された部分を除去することにより、互いに深さ及び面積が異なる凹部を有するハードマスクを形成することができる。該ハードマスクをマスクとして用いるエッチングにより、絶縁膜に対し、配線溝と、該配線溝よりも深くエッチングされた接続孔とを設けることができる。このように、リソグラフィを用いることなく絶縁膜に配線溝及び接続孔を形成することができ、工程数を削減することができる。
【００１８】
尚、絶縁膜上に第２のモールドを接触させる部分は、第１のモールドを接触させる部分を含むことが好ましい。
【００１９】
このようにすると、２つのモールドによってそれぞれ形成される凹部は互いに連通し、絶縁膜に形成される配線溝及び接続孔も互いに連通することになる。よって、いわゆるデュアルダマシン法を実現することができる。
【００２０】
尚、第１の酸化領域は、ハードマスク膜を貫通して形成されることが好ましい。
【００２１】
このようにすると、工程（ｅ）において第１の酸化領域を除去することにより、ハードマスクを貫通する開口部を設けることができる。該開口部は、接続孔を形成するためのパターンとして利用することができる。
【００２２】
また、第２の酸化領域は、第１の酸化領域に比べて面積が大きく且つ深さが浅いことが好ましい。
【００２３】
このようにすると、第２の酸化領域が除去された部分を、接続孔よりも浅く且つ面積の広い配線溝を形成するために用いることができる。
【００２４】
また、ハードマスク膜は、アルミニウム、チタン、窒素チタン、タングステン、タンタル、窒素タンタル、シリコン、窒化シリコン及び炭化シリコンの少なくとも一つからなっていても良い。
【００２５】
また、工程（ｃ）における陽極酸化は、１０Ｖ以上で且つ５０Ｖ以下の印加電圧、１秒以上で且つ３０秒以下の印加時間、６０％以上で且つ８０％以下の湿度にて行なわれることが好ましい。
【００２６】
また、工程（ｄ）における陽極酸化は、５Ｖ以上で且つ３０Ｖ以下の印加電圧、１秒以上で且つ３０秒以下の印加時間、６０％以上で且つ８０％以下の湿度にて行なわれることが好ましい。
【００２７】
このようにすると、深さの異なる第１の酸化領域及び第２の酸化領域をより確実に形成することができ、その結果、接続孔及び配線溝をより確実に形成することができる。
【００２８】
また、絶縁膜は、酸化シリコンよりも低誘電率の材料を含むことが好ましい。また、絶縁膜は、有機材料膜及び無機材料膜を含む積層膜であることが好ましい。絶縁膜の具体的な構成として、このようになっていても良い。
【００２９】
また、接続孔及び配線溝に金属材料を埋め込む工程を更に備えることが好ましい。
【００３０】
これにより、金属からなるヴィア及び配線を形成することができる。
【発明の効果】
【００３１】
本発明の半導体装置の製造方法によると、リソグラフィを用いることなく、高精度な接続孔及び配線溝を同時形成可能なハードマスクを作成できるため、多層配線工程の工程数を削減することができる。
【図面の簡単な説明】
【００３２】
【図１】図１（ａ）〜（ｆ）は、本発明の一実施形態における半導体装置の製造方法を説明する断面図である。
【図２】図２（ａ）〜（ｄ）は、背景技術における配線の形成方法を示す断面図である。
【発明を実施するための形態】
【００３３】
本発明の一実施形態に係る半導体装置の製造方法の一例について、その工程を示す模式的な断面図である図１（ａ）〜（ｆ）を参照しながら説明する。以下に挙げる各構成要素の材料及び寸法、各工程における反応の条件等についてはいずれも例示であり、これらに限定されることはない。
【００３４】
該製造方法によって製造する例示的半導体装置は、図１（ｆ）に示されている。該半導体装置は、基板１０１上に積層された第１の層間絶縁膜１０２ａ及び第２の層間絶縁膜１０２ｂを備える。これら第１の層間絶縁膜１０２ａ及び第２の層間絶縁膜１０２ｂに対し、基板１０１に達する接続孔１０４及びその上部に連通する配線溝１０５が形成されている。接続孔１０４及び配線溝１０５には導電性膜が埋め込まれ、ヴィア１０６及び配線１０７が形成されている。
【００３５】
図１（ａ）に示す工程では、トランジスタ等の半導体素子（図示省略）が形成された基板１０１上に、層間絶縁膜１０２とハードマスク膜１０３とを順次形成する。層間絶縁膜１０２は、例えば酸化シリコン（ＳｉＯ2 ）よりも誘電率の低い有機材料膜からなる低誘電率膜を含み、有機材料膜と無機材料膜と含む積層構造である。また、ハードマスク膜１０３は、例えば窒化チタン（ＴｉＮ）からなり、パターニングしてハードマスクとするための膜である。
【００３６】
より詳しくは、まず、基板１０１上に、例えばシリコンカーボンナイトライド（ＳｉＣＮ）からなる第１の層間絶縁膜１０２ａを約２０ｎｍの膜厚に形成する。これには、例えば、反応ガスとしてヘキサメチルジシラザンガス、ＮＨ3 及びＡｒを用いたプラズマ化学的気相成長法（Chemical Vapor Deposition （ＣＶＤ））を用いることができる。また、第１の層間絶縁膜１０２ａには、後の工程にて、基板１０１に達する接続孔が形成される。
【００３７】
次に、第１の層間絶縁膜１０２ａ上に、酸化シリコンよりも低誘電率である膜、例えばシリコンオキシカーバイド（ＳｉＯＣ）等の膜からなる第２の層間絶縁膜１０２ｂを約１００ｎｍの膜厚に形成する。これには、例えば、有機メチルシラン源を用いたプラズマＣＶＤ法により、第１の層間絶縁膜１０２ａ上に蒸着する。その後、紫外光照射下にてキュアすることにより膜の改質を行なう。また、第２の層間絶縁膜１０２ｂには、後の工程にて、配線溝が形成される。
【００３８】
次に、第２の層間絶縁膜１０２ｂ上に、例えばＳｉＯ2 からなる第３の層間絶縁膜１０２ｃを約２０ｎｍの膜厚に形成する。これには、例えば、反応ガスとしてシラン（ＳｉＨ4 ）及びＯ2 を用いたプラズマＣＶＤ法を用いる。また、第３の層間絶縁膜１０２ｃには、後の工程にて配線溝が形成される。
【００３９】
このようにして、基板１０１上に、第１の層間絶縁膜１０２ａ、第２の層間絶縁膜１０２ｂ及び第３の層間絶縁膜１０２ｃが順次積層された構造の層間絶縁膜１０２を形成する。
【００４０】
尚、後の工程にて、層間絶縁膜１０２に接続孔と該接続孔の上部に連通する配線溝とを形成し、これらを導電性膜により埋め込んだ後、ＣＭＰ法により研磨する。この際に、ＣＭＰ耐性の低い第２の層間絶縁膜１０２ｂの保護膜とするために、第３の層間絶縁膜１０２ｃを形成している。
【００４１】
続いて、層間絶縁膜１０２（第３の層間絶縁膜１０２ｃ）上に、例えば窒化チタン（ＴｉＮ）からなるハードマスク膜１０３を形成する。これには、例えば、テトラジエチルアミノチタン（ＴＤＥＡＴ）原子層堆積（ＡＬＤ）により、約１０ｎｍの膜厚に形成する。ハードマスク膜１０３は、後の工程にて、陽極酸化によるパターニングを行ない且つ陽極酸化した領域を選択的に除去する。よって、陽極酸化が可能であり、酸化物との選択エッチングが可能な材料を用いて形成する必要がある。窒化チタンはこの一例である。
【００４２】
次に、図１（ｂ）の工程を説明する。ここでは、陽極酸化により、ハードマスク膜１０３に接続孔１０４に対応するパターニングを行なう。このために、シリコンにより構成され、幅が２０〜２００ｎｍ程度の接続孔１０４に対応する平面形状の凸型パターン１０８ａを有し、１０ｍｍ角程度の大きさである第１のモールド１０８を準備する。更に、第１のモールド１０８の凸型パターン１０８ａをハードマスク膜１０３に接触させることにより、電圧印加部１０９によって電圧を印加できる状態とする。ここで、ハードマスク膜１０３側を陽極、第１のモールド１０８側を陰極とする。
【００４３】
次に、ハードマスク膜１０３の表面に第１のモールド１０８（凸型パターン１０８ａ）を密着させた後、これらの間に電圧を印加する。あるいは、先に電圧を印加し、その状態のままハードマスク膜１０３に第１のモールド１０８を密着させても良い。
【００４４】
このような電圧印加により、第１のモールド１０８が接触しているハードマスク膜１０３に、第３の層間絶縁膜１０２ｃに到達するまで、第１の酸化領域１１０が形成される。第１の酸化領域１１０は、凸型パターン１０８ａが接触した箇所とその下方にのみ形成され、他の部分についてはハードマスク膜１０３は酸化されない。これは、第１の酸化領域１１０はいわゆる陽極酸化によって形成されるので、第１のモールド１０８の接触していない領域には電流が流れず、陽極酸化が生じないことによる。
【００４５】
陽極酸化は、例えば第１のモールド１０８の表面に吸着した水分を介して第１のモールド１０８とハードマスク膜１０３との間に電流が流れ、吸着されていた水分が電気分解して水酸イオン（ＯＨ- ）が生成され、該水酸イオンがハードマスク膜１０３の表面を酸化することにより行なわれる。よって、陽極酸化膜圧は印加電圧、電圧印加時間、湿度雰囲気等により変化する。第１の酸化領域１１０を陽極酸化により形成するための良好な条件の例としては、印加電圧を１０Ｖ以上で且つ５０Ｖ以下、印加時間を１秒以上で且つ３０秒以下、湿度を６０％以上で且つ８０％以下、とする。
【００４６】
第１の酸化領域１１０を形成した後、ハードマスク膜１０３と第１のモールド１０８とを離間させる。
【００４７】
次に、図１（ｃ）の工程を行なう。ここでは、ここでは、再度の陽極酸化により、ハードマスク膜１０３に配線溝１０５に対応する第２の酸化領域１１２を形成する。これには、例えば、２０〜３００ｎｍ程度の配線溝１０５に対応する平面形状の凸型パターン１１１ａを石英支持台基板上に備える第２のモールド１１１を用いる。手順については、図１（ｂ）において第１の酸化領域１１０を形成した際と同様である。
【００４８】
ここで、ハードマスク膜１０３の上方から見た際に、第２のモールド１１１が有する凸型パターン１１１ａに対応して形成される第２の酸化領域１１２の面積は、接続孔１０４に対応する第１の酸化領域１１０の面積よりも十分に広い。これを実現するために、第２のモールド１１１の凸型パターン１１１ａは、第１のモールド１０８の凸型パターン１０８ａに比べて十分に広い面積を有する。
【００４９】
また、先に形成した第１の酸化領域１１０に対するアライメントの方法としては、例えば、モワレパターンを利用することができる。つまり、酸化領域１１０を形成する際に、基板１０１にモワレパターンを形成すると共に、第２のモールド１１１における支持台基板の石英にも同様のパターンを形成しておく。第１の酸化領域１１０を形成する際にこれらのモワレパターンを利用して、接続孔１０４のパターン（第１の酸化領域１１０）と、配線溝１０５のパターン（第２の酸化領域１１２）とについて、２０ｎｍ以下のアライメントが可能である。
【００５０】
ここで、第１の酸化領域１１０を形成する際とは条件を変える（例えば、印加電圧を小さくする）ことにより、第１の酸化領域１１０よりも薄い第２の酸化領域１１２を形成する。具体的な厚さの違いは、最終的に形成する接続孔１０４及び配線溝１０５の深さにより決定される。一例として本実施形態の場合、接続孔１０４については厚さ１４０ｎｍの層間絶縁膜１０２を貫通させると共に、配線溝１０５については深さ１００ｎｍに形成する。この場合、層間絶縁膜１０２／ハードマスク膜１０３の選択比が１０倍であるとすると、第１の酸化領域１１０は膜厚１０ｎｍのハードマスク膜１０３全体に形成し、且つ、第２の酸化領域１１２は４．０ｎｍ残して厚さ６．０ｎｍに形成する。
【００５１】
これを実現する陽極酸化の条件としては、印加電圧を５Ｖ以上で且つ３０Ｖ以下（第１の酸化領域１１０を形成する際の印加電圧の６割程度）、印加時間を１秒以上で且つ３０秒以下、湿度を６０％以上で且つ８０％以下、とする。この際、印加時間及び湿度について、例えば第１の酸化領域１１０を形成する際と同じにする。但し、このことは必須ではない。
【００５２】
第２の酸化領域１１２を形成した後、ハードマスク膜１０３と第２のモールド１１１とを離間させる。
【００５３】
以上により、ハードマスク膜１０３を貫通する第１の酸化領域１１０と、第１の酸化領域１１０に接続し、第１の酸化領域１１０よりも浅く且つ広い第２の酸化領域１１２が形成される。
【００５４】
尚、本実施形態の場合、先に接続孔１０４に対応する酸化領域１１０を形成し、その後、配線溝１０５に相当する酸化領域１１１を形成している。しかし、これとは逆に、先に配線溝１０５に対応する酸化領域１１１を形成し、その後、接続孔１０４に対応する酸化領域１１０を形成してもよい。
【００５５】
次に、図１（ｄ）に示すように、ハードマスク膜１０３における陽極酸化された第１の酸化領域１１０及び第２の酸化領域１１２を選択的に除去し、開口１１０ａ及び開口１１２ａを形成する。これには、例えば、フッ酸溶液を用いたエッチングを行なう。
【００５６】
これにより、接続孔１０４及び配線溝１０５を同時に形成するためのパターンを有するハードマスク１０３ａが得られる。
【００５７】
次に、図１（ｅ）の工程を行なう。このためには、図１（ｄ）に示したハードマスク１０３ａを用い、第３の層間絶縁膜１０２ｃ、第２の層間絶縁膜１０２ｂ及び第１の層間絶縁膜１０２ａを順次選択的にエッチングする。これにより、ハードマスク１０３ａを貫通しながら、層間絶縁膜１０２に対して基板１０１に達する接続孔１０４及び配線溝１０５を連続形成することができる。
【００５８】
つまり、エッチングの初期においては、ハードマスク１０３ａの開口１１０ａに露出する部分がエッチングされて、接続孔１０４に対応する凹部が形成される。この際、ハードマスク１０３ａについても同時に少しずつエッチングされ、やがて開口１１２ａが第３の層間絶縁膜１０２ｃに達する。この後は、接続孔１０４がより深くなって基板１０１に到達すると共に、開口１１２ａに対応して配線溝１０５が形成される。
【００５９】
第３の層間絶縁膜１０２ｃをエッチングする条件の一例は、次の通りである。つまり、装置としては一般的な平行平板方式のドライエッチング装置を用いる。エッチングガスには、流量１００sccm（標準状態における一分間あたりのｍｌ量）のテトラフルオロメタン（ＣＦ4 ）、流量２０sccmのオクタフルオロシクロブタン（Ｃ4Ｆ8）及び流量１００sccmのアルゴン（Ａｒ）の混合ガスを用いる。また、ＲＦプラズマ電力を７００Ｗ、圧力を１０４Ｐａ程度に設定する。
【００６０】
また、ＳｉＯＣからなる第２の層間絶縁膜１０２ｂをエッチングする条件の一例は、次の通りである。つまり、前記のドライエッチング装置を用いると共に、エッチングガスとして、流量１００sccmのＣ4Ｆ8、流量１０５０sccmのＮ2 、流量７００sccmのＡｒ及び流量２０sccmのＯ2 の混合ガスを用いる。また、ＲＦプラズマ電力を５００Ｗ、圧力を５Ｐａ程度に設定する。
【００６１】
尚、本実施形態の場合、第３の層間絶縁膜１０２ｃとハードマスク１０３ａとの選択比は５以上ある場合を想定している。このため、第３の層間絶縁膜１０２ｃ（膜厚２０ｎｍ程度）のエッチングが終了した時点では、開口１１０ａを構成するハードマスク１０３ａ（膜厚１０ｎｍ程度）の一部が第３の層間絶縁膜１０２ｃ上に残っている（開口１１２ａは第３の層間絶縁膜１０２ｃに達していない）と想定している。しかしながら、膜厚、選択比等の条件が異なり、第３の層間絶縁膜１０２ｃのエッチングが終了した時点において、前記部分のハードマスク１０３ａが除去されていても良い。
【００６２】
次に、図１（ｆ）の工程を行なう。まず、例えばスパッタリング法により、接続孔１０４及び配線溝１０５の内壁を覆うように、第３の層間絶縁膜１０２ｃ上にバリア膜（図示省略）を形成し、更に、該バリア膜上にシード層（図示省略）を形成する。その後、例えば電界メッキ法により、接続孔１０４及び配線溝１０５を埋め込むように、シード層上にＣｕからなる導電性膜を形成する。続いて、例えばＣＭＰ法により、第２の層間絶縁膜１０２ｂの中程まで導電性膜、バリア膜及び第３の層間絶縁膜１０２ｃを研磨して除去する。これにより、接続孔１０４及び配線溝１０５に対し、Ｃｕからなるヴィア１０６及び配線１０７を形成することができる。
【００６３】
以上のような半導体装置の製造方法によると、リソグラフィ技術を一切使用する必要が無く、大幅に加工の工数を削減することができる。
【００６４】
尚、以上では、窒化チタンからなるハードマスク膜１０３を用いた。しかしながら、これには限定されない。ハードマスク膜１０３を陽極酸化することができ、且つ、酸化された部分のエッチングレートが（酸化される前に比べて）高くなる材料であれば良い。例えば、Ａｌ、Ｔｉ、Ｗ、Ｔａ、ＴａＮ、Ｓｉ、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等からなるハードマスク膜１０３を用いても良い。
【００６５】
また、陽極酸化される部分の深さについて、以上では印加電圧の違いによって制御した。しかし、この他に、電圧印加時間、湿度等の違いによって深さを制御しても良い。例えば、電圧を同一にして、印加時間が異なるようにする。
【産業上の利用可能性】
【００６６】
以上説明したように、本発明の半導体装置の製造方法は、リソグラフィ技術を用いることなく大幅に工数を削減することができ、多層配線構造を形成する方法等にも有用である。
【符号の説明】
【００６７】
１０１      基板
１０２      層間絶縁膜
１０２ａ    第１の層間絶縁膜
１０２ｂ    第２の層間絶縁膜
１０２ｃ    第３の層間絶縁膜
１０３      ハードマスク膜
１０３ａ    ハードマスク
１０４      接続孔
１０５      配線溝
１０６      ヴィア
１０７      配線
１０８      第１のモールド
１０８ａ    凸型パターン
１０９      電圧印加部
１１０      第１の酸化領域
１１０ａ    開口
１１１      第２のモールド
１１１ａ    凸型パターン
１１２      第２の酸化領域
１１２ａ    開口
【図１】
2011023419.tif 000003
【図２】
2011023419.tif 000004