(57)【要約】【課題】端子数を増加させずに効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供すること。【解決手段】記憶装置１００は、記憶部１３０と、記憶部１３０のアクセスを制御する記憶制御部１２０と、ホスト装置との通信処理を行う制御部１１０と、データ端子ＳＤＡと、リセット端子ＸＲＳＴと、クロック端子ＳＣＫとを含む。制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）のクロックサイクルにおいて、当該記憶装置１００が接続されていることを通知するための応答信号を、データ端子ＳＤＡを介してホスト装置に対して出力する。【選択図】図２
2011189730.tif 000002
【特許請求の範囲】
【請求項１】
記憶部と、
前記記憶部のアクセスを制御する記憶制御部と、
ホスト装置との通信処理を行う制御部と、
データ端子と、
リセット端子と、
クロック端子とを含み、
前記制御部は、
前記クロック端子に入力されるクロックの第１のクロックサイクル〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）のクロックサイクルにおいて、当該記憶装置が接続されていることを通知するための応答信号を、前記データ端子を介して前記ホスト装置に対して出力することを特徴とする記憶装置。
【請求項２】
請求項１において、
前記制御部は、
前記第ｍのクロックサイクルの第１の期間において、前記データ端子の電圧レベルを第２の電圧レベルに設定し、
前記第ｍのクロックサイクルの前記第１の期間より後の第２の期間において、前記データ端子を高インピーダンス状態に設定することで、
前記応答信号を出力することを特徴とする記憶装置。
【請求項３】
請求項１又は２において、
前記制御部は、
動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、
前記応答信号を出力する指示を行う応答部とを含み、
前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第ｍのクロックサイクルにおいて、前記応答信号を出力する指示を行うことを特徴とする記憶装置。
【請求項４】
請求項３において、
前記モード判定部は、前記クロック端子の電圧レベルが第２の電圧レベルである期間に、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルからリセット解除状態を示す電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定することを特徴とする記憶装置。
【請求項５】
請求項３において、
前記モード判定部は、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである期間に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定することを特徴とする記憶装置。
【請求項６】
請求項３乃至５のいずれかにおいて、
前記応答部は、
電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化し、次に前記第２の電圧レベルから前記第１の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、
前記応答部は、
前記開始タイミング後の前記第ｍのクロックサイクルにおいて、前記応答信号の出力指示を行うことを特徴とする記憶装置。
【請求項７】
請求項６において、
前記応答部は、
前記クロック端子に入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、電源投入タイミングから前記ＴＣよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第２の電圧レベルから前記第１の電圧レベルに変化するタイミングを、前記開始タイミングであると判断することを特徴とする記憶装置。
【請求項８】
請求項３乃至７のいずれかにおいて、
前記応答部は、
カウンターと、
前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報の値との一致を判定する一致判定部とを含み、
前記応答部は、前記カウント値と前記ＩＤ情報の値とが一致した場合に、前記応答信号の出力指示を行うことを特徴とする記憶装置。
【請求項９】
請求項８において、
前記応答部は、
電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化し、次に前記第２の電圧レベルから前記第１の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、
前記カウンターは、
前記開始タイミング後に前記クロック端子に入力されるクロックのカウント処理を行うことを特徴とする記憶装置。
【請求項１０】
請求項３乃至９のいずれかにおいて、
前記応答部は、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの複数のクロックサイクルにおいて、前記応答信号の出力指示を行うことを特徴とする記憶装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の記憶装置を含むことを特徴とする基板。
【請求項１２】
請求項１乃至１０のいずれかに記載の記憶装置を含むことを特徴とする液体容器。
【請求項１３】
請求項１２において、
複数色の液体を格納する場合に、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記応答信号を出力することを特徴とする液体容器。
【請求項１４】
請求項１乃至１０のいずれかに記載の記憶装置と、
前記ホスト装置とを含むことを特徴とするシステム。
【請求項１５】
第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、
監視部とを含み、
前記監視部は、
前記第１の記憶装置〜前記第ｎの記憶装置に供給するクロックの第１のクロックサイクル〜第ｎのクロックサイクルの各クロックサイクルにおいて、前記第１の記憶装置〜前記第ｎの記憶装置からの応答信号が出力されたか否かを監視することを特徴とするホスト装置。
【請求項１６】
請求項１５において、
前記第１の記憶装置〜前記第ｎの記憶装置に対して電源を供給する電源供給部を含み、
前記電源供給部は、
通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをＴＡとし、前記接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行うことを特徴とするホスト装置。
【請求項１７】
請求項１６において、
前記接続検出モードにおいて、接続検出結果を表示部に表示する制御を行う表示制御部を含むことを特徴とするホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置、基板、液体容器、ホスト装置及びシステム等に関する。
【背景技術】
【０００２】
インクカートリッジ（液体容器）が装着されて用いられるプリンターでは、インクカートリッジが装着されていない状態での印刷処理の実行を防止するために、インクカートリッジの装着の有無を検出することが必要である。
【０００３】
この課題に対して例えば特許文献１には、プリンター及びインクカートリッジに検出端子を設けて、電気的な導通の有無を検出することで、インクカートリッジの装着の有無を検出する手法が開示されている。しかしながらこの手法では、端子数が増加するなどの問題がある。
【０００４】
また、例えば特許文献２には、インク残量を検出するための端子をインクカートリッジの装着の有無の検出に兼用する手法が開示されている。しかしながらこの手法では、インク残量の検出を他の方法に変更した場合でも、端子数を削減することができないなどの問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１４８７０号公報
【特許文献２】特開２００９−２７４４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、端子数を増加させずに効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、記憶部と、前記記憶部のアクセスを制御する記憶制御部と、ホスト装置との通信処理を行う制御部と、データ端子と、リセット端子と、クロック端子とを含み、前記制御部は、前記クロック端子に入力されるクロックの第１のクロックサイクル〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）のクロックサイクルにおいて、当該記憶装置が接続されていることを通知するための応答信号を、前記データ端子を介して前記ホスト装置に対して出力する記憶装置に関係する。
【０００８】
本発明の一態様によれば、各クロックサイクル期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに記憶装置が接続されていることを通知するための応答信号を、データ端子を介してホスト装置に対して出力することができるから、接続を検出するための端子を不要することが可能になり、端子数を低減することができる。その結果、記憶装置の接続検出を効率良く行うことなどが可能になる。
【０００９】
また本発明の一態様では、前記制御部は、前記第ｍのクロックサイクルの第１の期間において、前記データ端子の電圧レベルを第２の電圧レベルに設定し、前記第ｍのクロックサイクルの前記第１の期間より後の第２の期間において、前記データ端子を高インピーダンス状態に設定することで、前記応答信号を出力してもよい。
【００１０】
このようにすれば、クロックサイクルの第２の期間において、データ端子ＳＤＡが高インピーダンス状態になるから、次のクロックサイクルにおいて応答信号が出力された場合に、２つの応答信号が互いに干渉することを防止できる。
【００１１】
また本発明の一態様では、前記制御部は、動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、前記応答信号を出力する指示を行う応答部とを含み、前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第ｍのクロックサイクルにおいて、前記応答信号を出力する指示を行ってもよい。
【００１２】
このようにすれば、接続検出モードであると判定された場合に応答信号を出力する指示を行うことができるから、通常通信モードと区別して接続検出のための制御処理を行うことができる。また、ＩＤ情報が記憶部に記憶されている場合には、通常通信モードと区別して制御処理を行うことで、記憶部へのアクセスをＩＤ情報に制限することができるから、意図しない記憶データの破壊を防止することなどが可能になる。
【００１３】
また本発明の一態様では、前記モード判定部は、前記クロック端子の電圧レベルが第２の電圧レベルである期間に、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルからリセット解除状態を示す電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定してもよい。
【００１４】
このようにすれば、リセット状態からリセット解除状態に変化するタイミングで、クロック端子の電圧レベルが第１の電圧レベルであるか、或いは第２の電圧レベルであるかによって動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるため、端子数を低減することができる。
【００１５】
また本発明の一態様では、前記モード判定部は、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである期間に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定してもよい。
【００１６】
このようにすれば、クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化するタイミングで、リセット状態であるか、或いはリセット解除状態であるかによって動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるため、端子数を低減することができる。
【００１７】
また本発明の一態様では、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化し、次に前記第２の電圧レベルから前記第１の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、前記応答部は、前記開始タイミング後の前記第ｍのクロックサイクルにおいて、前記応答信号の出力指示を行ってもよい。
【００１８】
このようにすれば、第１のクロックサイクルの開始タイミングを確定することができるから、ＩＤ情報に対応するクロックサイクルにおいて適正なタイミングで応答信号を出力することができる。
【００１９】
また本発明の一態様では、前記応答部は、前記クロック端子に入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、電源投入タイミングから前記ＴＣよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第２の電圧レベルから前記第１の電圧レベルに変化するタイミングを、前記開始タイミングであると判断してもよい。
【００２０】
このようにすれば、電源投入タイミングから第１のクロックサイクルの開始タイミングまでの期間に、モード判定部が接続検出モードであると判定し、続いて記憶部からＩＤ情報が読み出されるまでの時間を確保することができる。
【００２１】
また本発明の一態様では、前記応答部は、カウンターと、前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報の値との一致を判定する一致判定部とを含み、前記応答部は、前記カウント値と前記ＩＤ情報の値とが一致した場合に、前記応答信号の出力指示を行ってもよい。
【００２２】
このようにすれば、ＩＤ情報に対応するクロックサイクルにおいて、確実に応答信号を出力することができる。
【００２３】
また本発明の一態様では、前記カウンターは、前記開始タイミング後の前記クロック端子に入力されるクロックのカウント処理を行ってもよい。
【００２４】
このようにすれば、第１のクロックサイクルから第ｎのクロックサイクルまで適正にクロックサイクルをカウントすることができるから、ＩＤ情報に対応する適正なクロックサイクルにおいて、応答信号を出力することができる。
【００２５】
また本発明の一態様では、前記応答部は、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの複数のクロックサイクルにおいて、前記応答信号の出力指示を行ってもよい。
【００２６】
このようにすれば、１つの記憶装置が、複数のクロックサイクルにおいて、応答信号を出力することができる。
【００２７】
本発明の他の態様は、上記のいずれかに記載の記憶装置を含む基板に関係する。
【００２８】
本発明の他の態様は、上記のいずれかに記載の記憶装置を含む液体容器に関係する。
【００２９】
本発明の他の態様によれば、液体容器に含まれる記憶装置が適正に接続されているか否かを効率良く検出することができるから、液体容器が適正に装着されているか否かを効率良く検出することなどが可能になる。
【００３０】
また本発明の他の態様では、複数色の液体を格納する場合に、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記応答信号を出力してもよい。
【００３１】
このようにすれば、液体容器が複数色の液体を格納する場合であっても、複数色を複数のクロックサイクルと各々対応させることができる。
【００３２】
本発明の他の態様は、上記のいずれかに記載の記憶装置と、前記ホスト装置とを含むシステムに関係する。
【００３３】
本発明の他の態様によれば、記憶装置が適正に接続されているか否かを、ホスト装置が効率良く検出することができるから、システムの信頼性を向上させることなどが可能になる。
【００３４】
本発明の他の態様は、第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、監視部とを含み、前記監視部は、前記第１の記憶装置〜前記第ｎの記憶装置に供給するクロックの第１のクロックサイクル〜第ｎのクロックサイクルの各クロックサイクルにおいて、前記第１の記憶装置〜前記第ｎの記憶装置からの応答信号が出力されたか否かを監視するホスト装置に関係する。
【００３５】
本発明の他の態様によれば、第１〜第ｎのクロックサイクルの各クロックサイクルにおいて、応答信号の有無を監視することで記憶装置が接続されているか否かを検出することができる。
【００３６】
また本発明の他の態様では、前記第１の記憶装置〜前記第ｎの記憶装置に対して電源を供給する電源供給部を含み、前記電源供給部は、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをＴＡとし、前記接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行ってもよい。
【００３７】
このようにすれば、１つの通常通信モードの期間と次の通常通信モードの期間との間に短い期間の接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、記憶装置の接続検出を行うことができる。その結果、システムの信頼性を向上させることなどが可能になる。
【００３８】
また本発明の他の態様では、前記接続検出モードにおいて、接続検出結果を表示部に表示する制御を行う表示制御部を含んでもよい。
【００３９】
このようにすれば、記憶装置が適正に接続されているか否かをリアルタイムで表示することができる。その結果、ユーザーが液体容器を交換する際のエラーを防止し、操作性を向上させることなどが可能になる。
【図面の簡単な説明】
【００４０】
【図１】システムの基本的な構成例。
【図２】記憶装置の基本的な構成例。
【図３】記憶装置の通常通信モードのタイミングチャートの一例。
【図４】図４（Ａ）、図４（Ｂ）は、記憶装置の接続検出モードのタイミングチャートの一例。
【図５】図５（Ａ）、図５（Ｂ）は、記憶装置の接続検出モードのタイミングチャートの別の例。
【図６】図６（Ａ）、図６（Ｂ）は、モード判定部の第１の構成例を説明する図。
【図７】図７（Ａ）、図７（Ｂ）は、記憶装置の接続検出モードのタイミングチャートの別の例。
【図８】図８（Ａ）〜図８（Ｃ）は、モード判定部の第２の構成例を説明する図。
【図９】応答部の基本的な構成例。
【図１０】ＩＤ情報とクロックサイクルとの対応関係の一例。
【図１１】ＩＤ情報とクロックサイクルとの対応関係の別の例。
【図１２】液体容器の詳細な構成例。
【図１３】図１３（Ａ）、図１３（Ｂ）は、回路基板の詳細な構成例。
【図１４】図１４（Ａ）〜図１４（Ｃ）は、４色一体型の液体容器及び基板の詳細な構成例。
【図１５】ホスト装置の基本的な構成例。
【図１６】通常通信モード及び接続検出モードの電源供給期間を説明する図。
【発明を実施するための形態】
【００４１】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４２】
１．システムの基本的な構成例
図１に本実施形態のシステムの基本的な構成例を示す。本実施形態のシステムの基本的な構成例は、第１の記憶装置１００−１〜第ｎ（ｎは２以上の整数）の記憶装置１００−ｎ、記憶装置が実装されるｎ個の基板２００−１〜２００−ｎ、基板を備えるｎ個の液体容器３００−１〜３００−ｎ及びホスト装置４００を含む。なお、本実施形態のシステムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４３】
第１の記憶装置１００−１〜第ｎの記憶装置１００−ｎは、それぞれリセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡ、第１の電源端子ＶＳＳ及び第２の電源端子ＶＤＤを含む。後述するように、これらｎ個の記憶装置１００−１〜１００−ｎの各々は、記憶部（例えば不揮発性メモリー等）を含み、それぞれの記憶部にはｎ個の液体容器（例えばインクカートリッジ等）３００−１〜３００−ｎを識別するためのＩＤ（Identification)情報（例えばＩＤ＝１、ＩＤ＝２、ＩＤ＝３など）が記憶されている。ＩＤは、液体容器が収容する液体の色などの種類毎に異なるものが付与される。
【００４４】
第１〜第ｎの記憶装置１００−１〜１００−ｎの各記憶装置とホスト装置４００とは、図１に示すように、バスを介して電気的に接続される。このバスはリセット信号線、クロック信号線及びデータ信号線を含み、このバスを介して各記憶装置１００−１〜１００−ｎとホスト装置４００との間の通信が行われる。またバスは、各記憶装置に第１、第２の電源を供給するための第１、第２の電源線を含んでもよい。
【００４５】
各記憶装置は、動作モードとして通常通信モード（通常動作モード）と接続検出モードとを有する。通常通信モードとは、記憶部のデータをホスト装置に送信したり、ホスト装置から受信したデータで記憶部のデータを更新するモードである。接続検出モードとは、ホスト装置が、各記憶装置がホスト装置と接続されているかを検出する際の記憶装置の動作モードである。
【００４６】
各記憶装置は、接続検出モードにおいて、ホスト装置４００から供給されるクロックのクロックサイクルに対応して、当該記憶装置が接続されていることを通知するための応答信号を、データ端子ＳＤＡを介してホスト装置４００に対して出力する。
【００４７】
クロックサイクルとは、ホスト装置４００から供給されるクロック信号の物理的な周期ではなく、ホスト装置４００と記憶装置１００との間の通信処理を制御する論理的な周期である。従って、例えば１クロックサイクルがクロック信号の物理的な１周期であってもよいし、或いは１クロックサイクルがクロック信号の物理的な２周期であってもよい。
【００４８】
ホスト装置４００は、第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を含む。具体的には、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡ、第１のホスト側電源端子ＨＶＳＳ及び第２のホスト側電源端子ＨＶＤＤを含む。このホスト装置４００は、例えばプリンター本体などであって、後述するように記憶装置１００−１〜１００−ｎからの応答信号によって各記憶装置が接続されているか否か、すなわち液体容器３００−１〜３００−ｎが装着されているか否かを判断することができる。
【００４９】
以上説明したように、本実施形態のシステムによれば、各記憶装置１００は、当該記憶装置が接続されていることを通知するための応答信号を、データ端子ＳＤＡを介してホスト装置４００に対して出力することができる。こうすることで、液体容器３００の有無を検出するための端子が不要になり、端子数を低減することができる。
【００５０】
２．記憶装置
図２に、本実施形態の記憶装置１００の基本的な構成例を示す。本実施形態の記憶装置１００は、制御部１１０、記憶制御部１２０、記憶部１３０、データ端子ＳＤＡ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫを含む。なお、本実施形態の記憶装置１００は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５１】
記憶部１３０は、製造時に書き込まれたＩＤ情報、製造情報や、ホスト装置４００から書き込まれた情報を記憶する。例えばインクカートリッジの場合、記憶部１３０は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置４００から書き込まれる情報としてインクの残量の情報などを記憶する。記憶部１３０は、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成される。
【００５２】
なお、記憶装置１００を識別するＩＤ情報を不揮発性メモリー等の記憶部１３０に記憶することは、必須の構成要件ではない。例えば、ヒューズ素子を用いてＩＤ情報を記憶することが可能であり、或いはロジック回路によりＩＤ情報を出力させることもできる。
【００５３】
記憶制御部１２０は、通常通信モード（通常動作モード）及び接続検出モードにおいて記憶部１３０のアクセスを制御する。
【００５４】
制御部１１０は、通信部１４０、モード判定部１５０、応答部１６０を含む。通信部１４０はホスト装置４００との通信を行う。モード判定部１５０は、動作モードが通常通信モード（通常動作モード）であるか、接続検出モードであるかを判定する。通常通信モードであると判定した場合には、記憶制御部１２０に対する制御信号ＳＣＯＭをアクティブレベルにし、接続検出モードであると判定した場合には、応答部１６０に対する制御信号ＳＤＥＴをアクティブレベルにする。
【００５５】
通常通信モードでは、通信部１４０は、ホスト装置４００から送信されたＩＤ情報と自身のＩＤ情報とが一致するか否かの判定や、受信したコマンド（書き込みコマンド、読み出しコマンドなど）のコマンド解析などを行う。
【００５６】
通常通信モード（通常動作モード）は、ホスト装置４００と記憶装置１００との間で、インク残量等のデータをやり取りするためのデータ通信を行う動作モードである。
【００５７】
接続検出モードは、記憶装置１００が接続されているか否かを検出するための動作モードである。
【００５８】
応答部１６０は、動作モードが接続検出モードであると判定された場合に、通信部１４０に対して、記憶装置が接続されていることを通知するための応答信号を出力する指示を行う。具体的には、モード判定部１５０からの制御信号ＳＤＥＴがアクティブレベルである場合に、応答部１６０は、記憶部１３０から記憶制御部１２０を介して読み出されたＩＤ情報に基づいて、そのＩＤ情報に対応するクロックサイクルにおいて、通信部１４０に対して応答信号の出力指示を行う。
【００５９】
内部発振回路１７０は、記憶装置１００の内部クロックを生成し、制御部１１０、記憶制御部１２０、記憶部１３０などに供給する。
【００６０】
パワーオンリセット（ＰＯＲ）回路１８０は、第２の電源電圧ＶＤＤに基づいてパワーオンリセット処理を行う。すなわち、電源が投入されるまでは記憶装置１００をリセット状態にし、電源が投入されたときには記憶装置１００のリセットを解除する。具体的には、パワーオンリセット回路１８０は、ホスト装置４００の電源が投入され、第２の電源電圧ＶＤＤと第１の電源電圧ＶＳＳの差が閾値電圧（所定の電圧）以上となったとき、パワーオンリセット信号ＰＯＲＯＵＴをＨレベル（高電位レベル、広義には第２の電圧レベル）にする。
【００６１】
以上説明したように、本実施形態の記憶装置によれば、当該記憶装置が接続されていることを通知するための応答信号を、データ端子ＳＤＡを介してホスト装置に対して出力することができる。こうすることで、液体容器の有無を検出するための端子が不要になり、端子数を低減することができる。また、ＩＤ情報が記憶部に記憶されている場合には、接続検出モードでは、記憶部からＩＤ情報のみを読み出せばよいから、他のデータへのアクセスを禁止（マスク）することで、意図しない記憶内容の破壊等を防止できる。また、１クロックサイクルの期間で１つの記憶装置（液体容器）の有無を検出することができるから、検出時間を短縮することが可能になる。
【００６２】
一方、通常通信モード（通常動作モード）では、通信のタイムアウトエラーを検出することで液体容器の有無を検出することができる。しかしながら、バス接続であるためにタイムアウトエラーが発生するまでに時間がかかり、検出までの時間が長くなる。検出に要する時間が長くなると、通信中にエラーが発生するおそれが大きくなる。その結果、液体容器が装着されているにもかかわらず、非装着と判断される可能性がある。
【００６３】
図３は、記憶装置１００の通常通信モードのタイミングチャートの一例である。図３では、ホスト装置４００から第１〜第４の記憶装置１００−１〜１００−４に書き込みデータを送信する際のタイミングチャートを示す。
【００６４】
最初に、ホスト装置４００は、第２の電源線を介して各記憶装置に電源電圧の供給を開始する。各記憶装置の第２の電源端子ＶＤＤの電圧が所定の電圧値に達すると（図３のＥ１）、パワーオンリセット（ＰＯＲ）回路１８０によりパワーオンリセットが解除される。
【００６５】
次にホスト装置４００は、リセット信号レベル（広義にはリセット端子ＸＲＳＴの電圧レベル）をＬレベル（広義にはリセット状態を示す電圧レベル）からＨレベル（広義にはリセット解除状態を示す電圧レベル）に設定する（図３のＥ２）。
【００６６】
モード判定部１５０は、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）である期間に、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）からリセット解除状態を示す電圧レベル（Ｈレベル）に変化した場合に（図３のＥ２）、動作モードが通常通信モード（通常動作モード）であると判定する。
【００６７】
続いてホスト装置４００は、クロック端子ＳＣＫにクロックを供給し、このクロックに基づいて第１の記憶装置（ＩＤ＝１）に対してＩＤ情報、書き込みコマンド及びデータを送信する。図３に示すように、例えばＩＤ情報はＩ０〜Ｉｉ（ｉは自然数）のｉ＋１ビットで構成され、これにパリティビットＩＰが付加される。また例えば書き込みコマンドはＣ０〜Ｃｊ（ｊは自然数）のｊ＋１ビットで構成され、これにパリティビットＣＰが付加される。また例えばデータはＤ０〜Ｄｋのｋ＋１ビットで構成され、これにパリティビットＤＰが付加される。パリティビットＩＰ、ＣＰ、ＤＰは、パリティチェックのために付加されるビットであって、１の個数が常に偶数若しくは奇数となるように付加されるビットである。
【００６８】
第１の記憶装置（ＩＤ＝１）の通信部１４０は、受信したＩＤ情報（ＩＤ＝１）と自身のＩＤ情報とが一致することを認識し、さらに受信したコマンドが書き込みコマンドであることを認識する。そしてデータを受信し、受信したデータを記憶制御部１２０に出力する。記憶制御部１２０は、記憶部１３０にデータを書き込む。
【００６９】
一方、第２〜第４の記憶装置（ＩＤ＝２〜４）は、受信したＩＤ情報（ＩＤ＝１）と自身のＩＤ情報とが不一致であることを認識し、コマンド及びデータを受信しない。
【００７０】
ホスト装置４００は、第１の記憶装置（ＩＤ＝１）に対するデータの送信を完了すると、リセット端子ＸＲＳＴの電圧レベルをＨレベルからＬレベルに変化させ、再びＨレベルに戻す。そして第２の記憶装置（ＩＤ＝２）に対してＩＤ情報、書き込みコマンド及びデータを送信する。
【００７１】
第２の記憶装置（ＩＤ＝２）の通信部１４０は、受信したＩＤ情報（ＩＤ＝２）と自身のＩＤ情報とが一致することを認識し、さらに受信したコマンドが書き込みコマンドであることを認識する。そしてデータを受信し、受信したデータを記憶制御部１２０に出力する。記憶制御部１２０は、記憶部１３０にデータを書き込む。この時には、他の記憶装置は、受信したＩＤ情報（ＩＤ＝２）と自身のＩＤ情報とが不一致であることを認識し、コマンド及びデータを受信しない。
【００７２】
同様にして、ホスト装置４００は、第３、第４の記憶装置（ＩＤ＝３、４）に対してＩＤ情報、書き込みコマンド及びデータを順次送信する。
【００７３】
このようにして、通常通信モードにおいて、ホスト装置４００は、第１〜第４の記憶装置１００−１〜１００−４に書き込みデータを送信し、各記憶装置の記憶部１３０にデータを書き込むことができる。また同様にして、ホスト装置４００は、各記憶装置の記憶部１３０から読み出しデータを受信することができる。
【００７４】
図４（Ａ）、図４（Ｂ）は、記憶装置１００の接続検出モードのタイミングチャートの一例である。図４（Ａ）は、第２の電源電圧ＶＤＤ、リセット信号（広義にはリセット端子ＸＲＳＴに入力される信号）、クロック信号（広義にはクロック端子ＳＣＫに入力される信号）、データ信号（広義にはデータ端子ＳＤＡに入出力される信号）及び応答信号ＡＮＳ１〜ＡＮＳ４のタイミングチャートである。また、図４（Ｂ）は、各応答信号ＡＮＳｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）がアクティブ状態ＡＣＴである期間の詳細なタイミングチャートである。
【００７５】
図４（Ａ）に従って、記憶装置１００の動作を説明する。最初に第２の電源電圧ＶＤＤが立ち上がり（図４（Ａ）のＡ１）、ＶＤＤが所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴ（図示せず）をＨレベル（高電位レベル、広義には第２の電圧レベル）にして、リセットを解除する。
【００７６】
次にクロック信号レベル（広義にはクロック端子ＳＣＫの電圧レベル）がＬレベル（低電位レベル、広義には第１の電圧レベル）からＨレベルに変化し（図４（Ａ）のＡ２）、続いてリセット信号レベル（広義にはリセット端子ＸＲＳＴの電圧レベル）がＬレベル（広義にはリセット状態を示す電圧レベル）からＨレベル（広義にはリセット解除状態を示す電圧レベル）に変化する（図４（Ａ）のＡ３）。
【００７７】
モード判定部１５０は、クロック端子ＳＣＫの電圧レベルが第２の電圧レベル（Ｈレベル）である期間に、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）からリセット解除状態を示す電圧レベル（Ｈレベル）に変化した場合に（図４（Ａ）のＡ３）、動作モードが接続検出モードであると判定する。
【００７８】
次にクロック端子ＳＣＫの電圧レベルがＨレベルからＬレベルに変化する（図４（Ａ）のＡ４）。このタイミングが、第１のクロックサイクルＴ１の開始タイミングになる。すなわち応答部１６０は、電源投入後に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化し、次に第２の電圧レベル（Ｈレベル）から第１の電圧レベル（Ｌレベル）に変化するタイミングを、第１のクロックサイクルＴ１の開始タイミングであると判断する。
【００７９】
制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである少なくとも１つの整数）のクロックサイクルにおいて、応答信号ＡＮＳｍを、データ端子ＳＤＡを介してホスト装置４００に対して出力する。
【００８０】
なお、図４（Ａ）のタイミングチャートでは、１クロックサイクルがクロック信号の物理的な１周期になっているが、これに限定されるものではない。例えばクロック信号の物理的な２周期を１クロックサイクルとしてもよい。
【００８１】
具体的には、例えば図４（Ａ）に示すように、ＩＤ情報が１である記憶装置１００−１は、第１のクロックサイクルＴ１において、応答信号ＡＮＳ１を出力する。そしてＩＤ情報が２である記憶装置１００−２は、第２のクロックサイクルＴ２において、応答信号ＡＮＳ２を出力する。以下同様に、応答信号ＡＮＳ３、ＡＮＳ４が出力される。なお、各記憶装置のＩＤ情報は、接続検出モードであると判定された後、第１のクロックサイクルＴ１の開始タイミング前のＩＤ情報読み出し期間ＴＲＭにおいて、各記憶装置１００の記憶部１３０から読み出される。
【００８２】
電源投入タイミング（図４（Ａ）のＡ１）から第１のクロックサイクルＴ１の開始タイミング（図４（Ａ）のＡ４）までの長さをＴＰとし、クロック端子ＳＣＫに入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、ＴＰ＞ＴＣである。すなわち応答部１６０は、電源投入タイミングからＴＣよりも長い期間が経過した後に、クロック端子ＳＣＫの電圧レベルが第２の電圧レベル（Ｈレベル）から第１の電圧レベル（Ｌレベル）に変化するタイミングを開始タイミングであると判断する。
【００８３】
このようにすることで、電源投入後にパワーオンリセット回路１８０によりリセットが解除されてから、記憶装置１００の各回路が動作を開始し、次にモード判定部１５０が接続検出モードであると判定し、続いて記憶部１３０からＩＤ情報が読み出されるまでの時間を確保することができる。
【００８４】
図４（Ｂ）は、応答信号ＡＮＳｍのアクティブ状態ＡＣＴである期間の詳細なタイミングチャートである。第ｍのクロックサイクルＴｍの期間において、応答信号ＡＮＳｍは、高インピーダンス状態（Ｈｉ−Ｚ）からＨレベルに変化し、次にＨレベルからＬレベルに変化し、再び高インピーダンス状態（Ｈｉ−Ｚ）に戻る。第ｍのクロックサイクルＴｍの開始タイミング（すなわちＳＣＫの立ち下がりタイミング）から第１の遅延時間ＴＤ１が経過した時点で、応答信号ＡＮＳｍは高インピーダンス状態（Ｈｉ−Ｚ）からＨレベルに変化する。またＳＣＫの立ち上がりタイミングから第２の遅延時間ＴＤ２が経過した時点で、ＨレベルからＬレベルに変化する。このように第１、第２の遅延時間ＴＤ１、ＴＤ２を設けることで、隣接する２つのクロックサイクル（例えば第２、第３のクロックサイクル）において応答信号が出力された場合に、２つの応答信号が互いに干渉することを防止できる。
【００８５】
図５（Ａ）、図５（Ｂ）は、記憶装置１００の接続検出モードのタイミングチャートの別の例である。図５（Ａ）は、第２の電源電圧ＶＤＤ、リセット信号（広義にはリセット端子ＸＲＳＴに入力される信号）、クロック信号（広義にはクロック端子ＳＣＫに入力される信号）、データ信号（広義にはデータ端子ＳＤＡに入出力される信号）及び応答信号ＡＮＳ１〜ＡＮＳ４のタイミングチャートである。また、図５（Ｂ）は、各応答信号ＡＮＳｍがアクティブ状態ＡＣＴである期間の詳細なタイミングチャートである。図５（Ａ）、図５（Ｂ）のタイミングチャートは、モード判定については上述した図４（Ａ）の場合と同じであるが、応答信号の波形が異なっている。
【００８６】
最初に第２の電源電圧ＶＤＤが立ち上がり（図５（Ａ）のＦ１）、ＶＤＤが所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴ（図示せず）をＨレベルに設定して、リセットを解除する。
【００８７】
次にクロック信号レベル（広義にはクロック端子ＳＣＫの電圧レベル）がＬレベルからＨレベルに変化し（図５（Ａ）のＦ２）、続いてリセット信号レベル（広義にはリセット端子ＸＲＳＴの電圧レベル）がＬレベルからＨレベルに変化する（図５（Ａ）のＦ３）。
【００８８】
モード判定部１５０は、クロック端子ＳＣＫの電圧レベルが第２の電圧レベル（Ｈレベル）である期間に、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）からリセット解除状態を示す電圧レベル（Ｈレベル）に変化した場合に（図５（Ａ）のＦ３）、動作モードが接続検出モードであると判定する。
【００８９】
次にクロック端子ＳＣＫの電圧レベルがＨレベルからＬレベルに変化する（図５（Ａ）のＦ４）。このタイミングが、第１のクロックサイクルＴ１の開始タイミングになる。すなわち応答部１６０は、電源投入後に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化し、次に第２の電圧レベル（Ｈレベル）から第１の電圧レベル（Ｌレベル）に変化するタイミングを、第１のクロックサイクルＴ１の開始タイミングであると判断する。
【００９０】
制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎのクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍのクロックサイクルにおいて、応答信号ＡＮＳｍを、データ端子ＳＤＡを介してホスト装置４００に対して出力する。
【００９１】
図５（Ａ）のタイミングチャートでは、クロック信号の物理的な２周期を１クロックサイクルとしている。例えば第１〜第４のクロックサイクルＴ１〜Ｔ４は、それぞれクロック信号の物理的な２周期になっている。
【００９２】
図５（Ａ）に示すように、ＩＤ情報が１である記憶装置１００−１は、第１のクロックサイクルＴ１において、応答信号ＡＮＳ１を出力する。そしてＩＤ情報が２である記憶装置１００−２は、第２のクロックサイクルＴ２において、応答信号ＡＮＳ２を出力する。以下同様に、応答信号ＡＮＳ３、ＡＮＳ４が出力される。なお、各記憶装置のＩＤ情報は、接続検出モードであると判定された後、第１のクロックサイクルＴ１の開始タイミング前のＩＤ情報読み出し期間ＴＲＭにおいて、各記憶装置１００の記憶部１３０から読み出される。
【００９３】
図４（Ａ）と同様に、電源投入タイミング（図５（Ａ）のＦ１）から第１のクロックサイクルＴ１の開始タイミング（図５（Ａ）のＦ４）までの長さをＴＰとし、クロック端子ＳＣＫに入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、ＴＰ＞ＴＣである。
【００９４】
図５（Ｂ）は、応答信号ＡＮＳｍのアクティブ状態ＡＣＴである期間の詳細なタイミングチャートである。制御部１１０は、第ｍのクロックサイクルＴｍの第１の期間において、データ端子ＳＤＡの電圧レベルを第２の電圧レベル（Ｈレベル）に設定する。そして第ｍのクロックサイクルＴｍの第１の期間より後の第２の期間において、データ端子ＳＤＡを高インピーダンス状態Ｈｉ−Ｚに設定することで、応答信号ＡＮＳｍを出力する。このようにクロックサイクルの第２の期間において、データ端子ＳＤＡを高インピーダンス状態Ｈｉ−Ｚに設定することで、次のクロックサイクルにおいて応答信号が出力された場合に、２つの応答信号が互いに干渉することを防止できる。
【００９５】
ホスト装置４００のデータ端子ＨＤＡと第１の電源端子ＨＶＳＳとの間にはプルダウン抵抗が設けられているから、クロックサイクルの第２の期間においてデータ端子ＳＤＡが高インピーダンス状態Ｈｉ−Ｚに設定されると、データ端子ＳＤＡの電圧レベルはＨレベルからＬレベルに徐々に降下する。その結果、例えば図５（Ａ）に示すように、第１〜第４の記憶装置に対応するクロックサイクルＴ１〜Ｔ４において、第１の期間にはＨレベルになり、第２の期間には徐々にＬレベルに降下する信号が出力される。
【００９６】
図６（Ａ）は、モード判定部１５０の第１の構成例の動作を説明する図である。モード判定部１５０は、クロック端子ＳＣＫの電圧レベルが第２の電圧レベル（Ｈレベル）である期間に、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）からリセット解除状態を示す電圧レベル（Ｈレベル）に変化した場合に、動作モードが接続検出モードであると判定する。そして応答部１６０に対する制御信号ＳＤＥＴをアクティブレベル（Ｈレベル）にする。
【００９７】
一方、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）である期間に、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）からリセット解除状態を示す電圧レベル（Ｈレベル）に変化した場合に、動作モードが通常通信モードであると判定する。そして記憶制御部１２０に対する制御信号ＳＣＯＭをアクティブレベル（Ｈレベル）にする。
【００９８】
図６（Ｂ）に、モード判定部１５０の第１の構成例を示す。この構成例では、Ｄフリップフロップ回路を用いてモード判定部１５０を構成する。この回路の動作は通常のＤフリップフロップ回路の動作と同じである。すなわち、リセット端子ＸＲＳＴの電圧レベルの立ち上がりエッジで、クロック端子ＳＣＫの電圧レベルが取り込まれて出力ＳＤＥＴとして保持され、同時にその反転出力が出力ＳＣＯＭとして保持される。
【００９９】
図７（Ａ）、図７（Ｂ）は、記憶装置１００の接続検出モードのタイミングチャートの別の例である。このタイミングチャートでは、後述するモード判定部１５０の第２の構成例を用いる。モード判定に関する動作を除けば、上述した図４（Ａ）、図４（Ｂ）と同様の動作である。
【０１００】
図７（Ａ）に示すように、最初に第２の電源電圧ＶＤＤが立ち上がり（図７（Ａ）のＢ１）、ＶＤＤが所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴ（図示せず）をＨレベル（高電位レベル、広義には第２の電圧レベル）にして、リセットを解除する。
【０１０１】
モード判定部１５０の第２の構成例は、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベルである期間に（図７（Ａ）のＢ２）、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化した場合に（図７（Ａ）のＢ３）、動作モードが接続検出モードであると判定する。
【０１０２】
次にクロック端子ＳＣＫの電圧レベルがＨレベルからＬレベルに変化する（図７（Ａ）のＢ４）。このタイミングが、第１のクロックサイクルＴ１の開始タイミングになる。すなわち応答部１６０は、電源投入後に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化し、次に第２の電圧レベル（Ｈレベル）から第１の電圧レベル（Ｌレベル）に変化するタイミングを、第１のクロックサイクルＴ１の開始タイミングであると判断する。
【０１０３】
図４（Ａ）と同様に、電源投入タイミング（図７（Ａ）のＢ１）から第１のクロックサイクルＴ１の開始タイミング（図７（Ａ）のＢ４）までの長さをＴＰとし、クロック端子ＳＣＫに入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、ＴＰ＞ＴＣである。
【０１０４】
制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎのクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍのクロックサイクルにおいて、応答信号ＡＮＳｍを、データ端子ＳＤＡを介してホスト装置４００に対して出力する。なお、応答信号ＡＮＳｍの具体的な説明は、図４（Ａ）、図４（Ｂ）と同様であるから、ここでは省略する。
【０１０５】
図８（Ａ）〜図８（Ｃ）は、モード判定部１５０の第２の構成例を説明する図である。図８（Ａ）に示すように、モード判定部１５０の第２の構成例は、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）である期間に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化した場合に、動作モードが接続検出モードであると判定する。そして応答部１６０に対する制御信号ＳＤＥＴをアクティブレベル（Ｈレベル）にする。
【０１０６】
一方、リセット端子ＸＲＳＴの電圧レベルがリセット解除状態を示す電圧レベル（Ｈレベル）である期間に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化した場合に、動作モードが通常通信モードであると判定する。そして応答部１６０に対する制御信号ＳＣＯＭをアクティブレベル（Ｈレベル）にする。
【０１０７】
図８（Ｂ）に、モード判定部１５０の第２の構成例を示す。この構成例は、ディレイ回路、ＡＮＤロジック、インバーターを含む。２つのディレイ回路を設けることで、制御信号ＳＤＥＴと制御信号ＳＣＯＭとが同時にアクティブレベルになることを防止できる。ディレイ回路は、偶数個のインバーターを縦続接続することで実現できる。
【０１０８】
図８（Ｃ）は、モード判定部１５０の第２の構成例の動作を説明するタイミングチャートである。リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）である期間に、制御信号ＳＤＥＴはアクティブレベル（Ｈレベル）になる。一方、リセット端子ＸＲＳＴの電圧レベルがリセット解除状態を示す電圧レベル（Ｈレベル）である期間に、制御信号ＳＣＯＭはアクティブレベル（Ｈレベル）になる。
【０１０９】
図９に、応答部１６０の基本的な構成例を示す。応答部１６０は、ＩＤ一致判定部１６１、カウンター１６２、ＩＤ保持部１６３、出力部１６５を含む。
【０１１０】
ＩＤ一致判定部１６１（一致判定部）は、カウンター１６２のカウント値と記憶部１３０から読み出されたＩＤ情報の値との一致を判定する。カウンター１６２は、第１のクロックサイクルＴ１の開始タイミング後のクロック端子ＳＣＫに入力されるクロックＣＬＫのカウント処理を行う。ＩＤ保持部１６３は、記憶部１３０から読み出されたＩＤ情報の値を保持して、ＩＤ一致判定部１６１に出力する。出力部１６５は、ＩＤ一致判定部１６１の判定結果に基づいて、通信部１４０に対して応答信号ＡＮＳを出力するための出力指示ＲＳＰを出力する。
【０１１１】
応答部１６０は、カウント値とＩＤ情報の値とが一致した場合に、応答信号の出力指示を行う。具体的には、例えば前述した図４（Ａ）のタイミングチャートに示すように、モード判定部１５０が動作モードを接続検出モードであると判定すると（図４（Ａ）のＡ３）、モード判定部１５０は制御信号ＳＤＥＴをアクティブレベルに設定する。そうすると記憶制御部１２０は、ＩＤ情報読み出し期間ＴＲＭにおいて、記憶部１３０からＩＤ情報の値を読み出し、ＩＤ保持部１６３がそのＩＤ情報の値を保持する。次にカウンター１６２は、第１のクロックサイクルＴ１の開始タイミング（図４（Ａ）のＡ４）後のクロックＣＬＫのカウント処理を開始する。
【０１１２】
そしてＩＤ一致判定部１６１は、カウンター１６２のカウント値とＩＤ情報の値とが一致するか否かを判定し、一致する場合には出力部１６５から通信部１４０に対して応答信号ＡＮＳを出力するための出力指示ＲＳＰを出力する。例えば図４（Ａ）に示すように、第１のクロックサイクルＴ１ではカウント値が１であるから、ＩＤ＝１である記憶装置から応答信号ＡＮＳ１が出力される。同様に第２のクロックサイクルＴ２ではカウント値が２であるから、ＩＤ＝２である記憶装置から応答信号ＡＮＳ２が出力される。このようにして、各記憶装置のＩＤ情報の値に対応するクロックサイクルにおいて、応答信号ＡＮＳが出力される。
【０１１３】
図１０に、ＩＤ情報とクロックサイクルとの対応関係の一例を示す。図１０では、ＩＤ情報の値は３ビットで表現され、ＩＤ＝０からＩＤ＝７まで使用できる。ただし、図１０のようにＩＤ＝０を使用しないこともできる。ＩＤ＝１には第１のクロックサイクルＴ１が対応し、ＩＤ＝２には第２のクロックサイクルＴ２が対応する。以下同様にして、ＩＤ＝３〜７には第３〜第７のクロックサイクルＴ３〜Ｔ７がそれぞれ対応する。なお、ＩＤ情報として必ずしもＩＤ＝７まで使用する必要はない。例えば実際に使用するインクカートリッジ（広義には液体容器）の個数が４である場合には、ＩＤ情報としてＩＤ＝１〜４を使用すればよい。具体的には、例えばインクカートリッジの４色（黒、シアン、マゼンタ、イエロー）にＩＤ＝１〜４をそれぞれ対応させることができる。
【０１１４】
図１１に、ＩＤ情報とクロックサイクルとの対応関係の別の例を示す。図１１には、１つの液体容器（インクカートリッジ）が１色の液体（インクなど）を格納する単色型液体容器の他に、１つの液体容器が複数色の液体を格納する一体型液体容器についても示す。
【０１１５】
例えば単色型を用いる場合には、上述したようにＩＤ＝１〜４を各色（黒、シアン、マゼンタ、イエロー）の液体容器に対応させ、クロックサイクルＴ１〜Ｔ４において応答信号を出力することができる。また、４色一体型を用いる場合には、ＩＤ情報をＩＤ＝７とし、クロックサイクルＴ１〜Ｔ４において応答信号を出力することができる。また、黒色の単色型とカラー一体型とを併用する場合には、黒色の単色型のＩＤ情報をＩＤ＝１としてクロックサイクルＴ１において応答信号を出力し、カラー一体型のＩＤ情報をＩＤ＝６として、クロックサイクルＴ２〜Ｔ４において応答信号を出力することができる。
【０１１６】
以上説明したように、本実施形態の記憶装置１００によれば、応答部１６０は、第１〜第ｎのクロックサイクルＴ１〜Ｔｎのうちの複数のクロックサイクルにおいて、応答信号の出力指示を行うことができる。また本実施形態の液体容器３００によれば、液体容器３００が複数色の液体を格納する場合に、第１〜第ｎのクロックサイクルＴ１〜Ｔｎのうちの複数色に対応する複数のクロックサイクルにおいて、応答信号を出力することができる。こうすることで、第１〜第ｎのクロックサイクルをｎ色のインクと各々対応させることができるから、インクカートリッジが単色型であっても、一体型であっても、ホスト装置のファームウェアを変更することなく対応することが可能になる。
【０１１７】
３．基板及び液体容器
次に、上述した本実施形態の記憶装置１００が設けられた液体容器３００の詳細な構成例について、図１２を用いて説明する。なお以下では、ホスト装置４００がインクジェット方式のプリンターであり、液体容器３００がインクカートリッジであり、基板２００が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー／ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。
【０１１８】
図１２に示すインクカートリッジ３００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ３００には、インク室に連通するインク供給口３４０が設けられる。このインク供給口３４０は、インクカートリッジ３００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
【０１１９】
インクカートリッジ３００は、回路基板２００（広義には基板）を含む。回路基板２００には、本実施形態の記憶装置１００が設けられ、データの記憶やホスト装置４００とのデータ送受信を行う。回路基板２００は、例えばプリント基板により実現され、インクカートリッジ３００の表面に設けられる。回路基板２００には、第２の電源端子ＶＤＤ等の端子が設けられる。そして、インクカートリッジ３００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。
【０１２０】
図１３（Ａ）、図１３（Ｂ）に、本実施形態の記憶装置１００が設けられた回路基板２００の詳細な構成例を示す。図１３（Ａ）に示すように、回路基板２００の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、第１の電源端子ＶＳＳ、第２の電源端子ＶＤＤ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板２００に設けられた図示しない配線パターン層やスルホールを介して、記憶装置１００に接続される。
【０１２１】
図１３（Ｂ）に示すように、回路基板２００の裏面（プリンターと接続される面の裏側の面）には、本実施形態の記憶装置１００が設けられる。記憶装置１００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置１００には、インク又はインクカートリッジ３００に関連する種々のデータが格納され、例えば、インクカートリッジ３００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ３００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ３００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
【０１２２】
図１４（Ａ）〜図１４（Ｃ）に、４色一体型の液体容器３００及び基板２００の詳細な構成例を示す。図１４（Ａ）に示す４色一体型の液体容器（インクカートリッジ）３００は、黒Ｋ、シアンＣ、マゼンタＭ、イエローＹの４色の液体（インク）を格納する。基板２００は、４色一体型の液体容器３００に用いられる共通基板（広義には基板）であって、４色（Ｃ、Ｍ、Ｙ、Ｋ）のそれぞれに対応する４組の端子群を有する。この端子群は、第１の電源端子ＶＳＳ、第２の電源端子ＶＤＤ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡを含む。
【０１２３】
図１４（Ｂ）に、共通基板（基板）２００の第１の構成例を示す。この構成例は、第１〜第４の記憶装置１００−１〜１００−４を含み、これら４個の記憶装置は４色（Ｃ、Ｍ、Ｙ、Ｋ）にそれぞれ対応する。例えば第１の記憶装置１００−１は、シアンＣの液体色に対応するＩＤ情報を有し、接続検出モードにおいて、シアンＣの液体色に対応するクロックサイクルの期間に応答信号を出力する。なお、各記憶装置は共通基板２００の裏面（端子のある面の反対側の面）に設けられるため、破線で示してある。
【０１２４】
図１４（Ｃ）に、共通基板（基板）２００の第２の構成例を示す。この構成例は、１個の記憶装置１００を含む。この１個の記憶装置は、ＩＤ情報として例えば図１１のＩＤ＝７を有し、４色（Ｃ、Ｍ、Ｙ、Ｋ）の液体色に対応する４つのクロックサイクルの期間において応答信号を出力する。このようにすることで、１個の記憶装置で４色の液体色に対応する応答信号を出力することができるから、製造コストの低減などが可能になる。
【０１２５】
図１４（Ｃ）では、記憶装置１００はシアンＣの液体色に対応する位置に設けられているが、他の液体色に対応する位置に設けられてもよい。例えば、マゼンタＭに対応する位置でもよいし、或いはイエローＹに対応する位置でもよい。
【０１２６】
また図１４（Ｃ）において、記憶装置が設けられていない液体色（マゼンタＭ、イエローＹ、黒Ｋ）に対応する端子群は、記憶装置が設けられているシアンＣに対応する端子群と電気的に接続されてもよいし、或いは電気的に非接続でもよい。具体的には、例えばマゼンタＭに対応するリセット端子ＸＲＳＴは、シアンＣに対応するリセット端子ＸＲＳＴと電気的に接続されていてもよいし、或いは電気的に非接続でもよい。
【０１２７】
また、記憶装置が設けられていない液体色（マゼンタＭ、イエローＹ、黒Ｋ）に対応する端子群を設けなくてもよい。
【０１２８】
なお、共通基板（基板）２００に設けられる記憶装置の個数を２個又は３個とする構成も可能である。例えば、黒Ｋに対応する第１の記憶装置と他の３色に対応する第２の記憶装置を設けることもできる。或いは、黒Ｋに対応する第１の記憶装置、シアンＣに対応する第２の記憶装置及び他の２色に対応する第３の記憶装置を設けることもできる。
【０１２９】
４．ホスト装置
図１５に、本実施形態のホスト装置４００の基本的な構成例を示す。ホスト装置４００は、例えばプリンター本体であって、電源供給部４１０、通信処理部４２０、監視部４３０、ホスト制御部４４０、表示部４５０、表示制御部４６０を含む。さらにホスト装置４００は、第１〜第ｋ（ｋは２以上の整数）のホスト側端子を含む。具体的には、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡ、第１のホスト側電源端子ＨＶＳＳ及び第２のホスト側電源端子ＨＶＤＤを含む。
【０１３０】
電源供給部４１０は、第１〜第ｎの記憶装置１００−１〜１００−ｎに対して電源を供給する。通信処理部４２０は、第１〜第ｋのホスト側端子、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡを介して、第１〜第ｎの記憶装置１００−１〜１００−ｎとの通信処理を行う。
【０１３１】
監視部４３０は、第１〜第ｎの記憶装置１００−１〜１００−ｎに供給するクロックの第１〜第ｎのクロックサイクルＴ１〜Ｔｎの各クロックサイクルにおいて、第１〜第ｎの記憶装置１００−１〜１００−ｎからの応答信号が出力されたか否かを監視する。
【０１３２】
ホスト制御部４４０は、電源供給部４１０、通信処理部４２０、監視部４３０及び表示部４５０のそれぞれの制御処理を行う。
【０１３３】
表示部４５０は、例えばＬＣＤ（液晶ディスプレイ）等であって、ホスト装置４００（プリンター）の操作画面、動作状態、エラーメッセージ等を表示する。接続検出モードにおいては、表示部４５０は、監視部４３０の監視結果に基づいて、接続検出結果を表示する。
【０１３４】
表示制御部４６０は、接続検出結果を表示部４５０に表示する制御を行う。この表示制御部４６０は、公知の表示コントローラーなどにより実現される。
【０１３５】
図１６は、通常通信モード及び接続検出モードの電源供給期間を説明する図である。電源供給部４１０は、通常通信モードの電源供給期間の長さをＴＡとし、接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行う。また、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間を設けてもよい。なお、図示していないが、接続検出モードの電源供給期間を続けて複数回設けてもよい。
【０１３６】
このようにすることで、１つの通常通信モードの期間と次の通常通信モードの期間との間の短い期間に接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、インクカートリッジの接続検出を行うことができる。その結果、プリンターシステムの信頼性を向上させることが可能になる。
【０１３７】
さらに、短い時間でインクカートリッジの接続検出を行うことができるから、インクカートリッジの有無をリアルタイムで表示部４５０に表示することができる。その結果、ユーザーがインクカートリッジを交換する際のエラーを防止し、操作性を向上させることが可能になる。
【０１３８】
本実施形態の比較例の手法として、通常通信モード（通常動作モード）において、通信のタイムアウトエラーを検出する手法が考えられる。しかしこの手法では、バス接続であるためにタイムアウトエラーが発生するまでに時間がかかり、接続検出の時間が長くなるという問題がある。そのために、通信中にエラーが発生するおそれが大きくなり、エラーが発生した場合には、インクカートリッジが装着されているにもかかわらず、非装着と判断されるおそれがある。
【０１３９】
本実施形態では、通常通信モードとは別の接続検出モードを設けて、その接続検出モードにおいて例えば図４（Ａ）、図５（Ａ）、図７（Ａ）に示すように、ｎクロックサイクルの期間で接続検出を完了できる。これにより、図１６に示すように、通常通信モードとは別に接続検出モードを設けたとしても、その接続検出モードの電源供給期間の長さＴＢを通常通信モードの電源供給期間の長さＴＡより十分に小さくできる。こうすることで、１つの通常通信モードの期間と次の通常通信モードの期間との間に、短時間の接続検出モードの期間を設定して、そこで接続検出を行うことが可能になる。その結果、通常通信モードにおいて接続検出を行う必要もないし、接続検出モードを設けたことで、通常通信モードの帯域が制限されることも防止できる。また、接続検出に要する時間を短縮できるから、検出結果をリアルタイムに表示したり、検出時のエラーを低減することが可能になる。
【０１４０】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の電圧レベル、第２の電圧レベル）と共に記載された用語（Ｌレベル、Ｈレベル）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また記憶装置、基板、液体容器、ホスト装置及びシステムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４１】
１００  記憶装置、１１０  制御部、１２０  記憶制御部、１３０  記憶部、
１４０  通信部、１５０  モード判定部、１６０  応答部、１６１  ＩＤ一致判定部、
１６２  カウンター、１６３  ＩＤ保持部、１６５  出力部、１７０  内部発振回路、
１８０  パワーオンリセット回路、２００  基板、３００  液体容器、
３４０  インク供給口、４００  ホスト装置、４１０  電源供給部、
４２０  通信処理部、４３０  監視部、４４０  ホスト制御部、４５０  表示部、
４６０  表示制御部
ＳＣＫ  クロック端子、ＳＤＡ  データ端子、ＳＣＯＭ、ＳＤＥＴ  制御信号、
ＶＤＤ  第２の電源端子、ＶＳＳ  第１の電源端子、ＸＲＳＴ  リセット端子
【図１】
2011189730.tif 000003
【図２】
2011189730.tif 000004
【図３】
2011189730.tif 000005
【図４】
2011189730.tif 000006
【図５】
2011189730.tif 000007
【図６】
2011189730.tif 000008
【図７】
2011189730.tif 000009
【図８】
2011189730.tif 000010
【図９】
2011189730.tif 000011
【図１０】
2011189730.tif 000012
【図１１】
2011189730.tif 000013
【図１２】
2011189730.tif 000014
【図１３】
2011189730.tif 000015
【図１４】
2011189730.tif 000016
【図１５】
2011189730.tif 000017
【図１６】
2011189730.tif 000018