(57)【要約】【課題】送信装置と複数の受信装置との間のクロック送信の為の配線の本数を削減することができ且つ高速にデータ送信をすることができる送信装置および受信装置を提供する。【解決手段】受信装置２０１〜２０Ｎは、この順に１次元状に配列されている。受信装置２０ｎは、データ入力バッファ２１、第１クロック入力バッファ２２１および第１クロック出力バッファ２３１を備える。第１クロック入力バッファ２２１は、第１クロック端子Ｐ２１，Ｐ２２に入力されたクロックをバッファリングして第１クロック出力バッファ２３１へ出力する。第１クロック出力バッファ２３１は、第１クロック入力バッファ２２１から入力されたクロックをバッファリングして第２クロック端子Ｐ３１，Ｐ３２から出力させる。データ入力端子Ｐ１１，Ｐ１２は、第１クロック端子と第２クロック端子との間に配置されている。【選択図】図２
2011128535.tif 000002
【特許請求の範囲】
【請求項１】
１次元状に配列されたＮ個の受信装置それぞれに対してクロックおよびデータを送信する送信装置であって、
前記Ｎ個の受信装置それぞれに対して個別にデータを出力するデータ出力端子と、前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置に対して共通のクロックを出力する第１クロック出力端子とを備え、
前記Ｎ個の受信装置それぞれに対応するデータ出力端子が、前記Ｎ個の受信装置の配列順と同じ順に配列され、
前記第１クロック出力端子が、前記ｐ個の受信装置それぞれに対応するデータ出力端子の全体の第１方向側に、前記Ｎ個の受信装置のうちの前記ｐ個の受信装置以外の他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている、
ことを特徴とする送信装置（ただし、Ｎ，ｐは２以上の整数）。
【請求項２】
前記Ｎ個の受信装置のうちの前記ｐ個の受信装置以外の連続して配列されたｑ個の受信装置に対して共通のクロックを出力する第２クロック出力端子を更に備え、
前記第２クロック出力端子が、前記ｑ個の受信装置それぞれに対応するデータ出力端子の全体の第２方向側に、前記Ｎ個の受信装置のうちの前記ｑ個の受信装置以外の他の受信装置に対応するデータ出力端子を間に挟むことなく配置されていて、
前記第１クロック出力端子および前記第２クロック出力端子が、前記ｐ個の受信装置それぞれに対応するデータ出力端子の全体と、前記ｑ個の受信装置それぞれに対応するデータ出力端子の全体と、の間に配置されている、
ことを特徴とする請求項１に記載の送信装置（ただし、ｑは２以上の整数）。
【請求項３】
前記ｐ個の受信装置それぞれから出力されるデータを入力するデータ入力端子を更に備え、
前記データ入力端子が、前記ｐ個の受信装置それぞれに対応するデータ出力端子の全体および前記第１クロック出力端に対して何れかの側に配置されている、
ことを特徴とする請求項１に記載の送信装置。
【請求項４】
前記ｐ個の受信装置それぞれから出力されるデータを入力するデータ入力端子を更に備え、
前記データ入力端子が、前記ｐ個の受信装置それぞれに対応するデータ出力端子の全体と前記第１クロック出力端子との間、または、前記ｐ個の受信装置それぞれに対応するデータ出力端子の全体に対して前記第１クロック出力端子とは反対側に配置されている、
ことを特徴とする請求項１に記載の送信装置。
【請求項５】
前記ｐ個の受信装置それぞれに対応するデータ出力端子から出力されるデータと前記第１クロック出力端子から出力されるクロックとの間の位相差を調整する制御部を備える、ことを特徴とする請求項１に記載の送信装置。
【請求項６】
外部からデータを入力するデータ入力端子と、外部からクロックを入力する第１クロック端子と、前記第１クロック端子に入力されたクロックをバッファリングして出力する第１バッファ回路と、前記第１バッファ回路から出力されたクロックを外部へ出力する第２クロック端子とを備え、
前記データ入力端子が前記第１クロック端子と前記第２クロック端子との間に配置されている、
ことを特徴とする受信装置。
【請求項７】
前記第２クロック端子に入力されたクロックをバッファリングして前記第１クロック端子から出力させる第２バッファ回路と、前記第１バッファ回路および前記第２バッファ回路のうちの何れか一方を選択的に動作させる選択手段と、を更に備えることを特徴とする請求項６に記載の受信装置。
【請求項８】
外部からデータを入力し又はデータを外部へ出力する第１データ端子および第２データ端子を更に備え、
前記データ入力端子，前記第１クロック端子および前記第２クロック端子が、前記第１データ端子と前記第２データ端子との間に配置されている、
ことを特徴とする請求項６に記載の受信装置。
【請求項９】
外部からデータを入力し又はデータを外部へ出力する第１データ端子および第２データ端子を更に備え、
前記第１データ端子が前記第１クロック端子と前記データ入力端子との間に配置され、
前記第２データ端子が前記第２クロック端子と前記データ入力端子との間に配置されている、
ことを特徴とする請求項６に記載の受信装置。
【請求項１０】
前記データ入力端子に入力されたデータと前記クロック入力端子に入力されたクロックとの間の位相差に関するデータを前記第１データ端子または前記第２データ端子から出力する、
ことを特徴とする請求項８または９に記載の受信装置。
【請求項１１】
請求項１に記載の送信装置と、１次元状に配列されたＮ個の請求項６に記載の受信装置と、を備え、
前記Ｎ個の受信装置それぞれの前記データ入力端子が、前記送信装置において前記Ｎ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応する前記データ出力端子から出力されたデータを入力し、
前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおける前記データ入力端子に対する前記第１クロック端子の配置が、前記送信装置において前記ｐ個の受信装置それぞれに対応する前記データ出力端子に対する前記第１クロック出力端子の配置と同じ第１方向側であり、
前記ｐ個の受信装置のうちの前記第１方向側の端にある受信装置の前記第１クロック端子が、前記送信装置の前記第１クロック出力端子から出力されたクロックを入力し、
前記ｐ個の受信装置のうちの受信装置の前記第２クロック端子とこれに隣接する受信装置の前記第１クロック端子とが互いに接続されて、クロックに関して前記ｐ個の受信装置が縦列接続されている、
ことを特徴とする送受信システム。
【請求項１２】
請求項２に記載の送信装置と、１次元状に配列されたＮ個の請求項７に記載の受信装置と、を備え、
前記Ｎ個の受信装置それぞれの前記データ入力端子が、前記送信装置において前記Ｎ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応する前記データ出力端子から出力されたデータを入力し、
前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおける前記データ入力端子に対する前記第１クロック端子の配置が、前記送信装置において前記ｐ個の受信装置それぞれに対応する前記データ出力端子に対する前記第１クロック出力端子の配置と同じ第１方向側であり、
前記ｐ個の受信装置のうちの前記第１方向側の端にある受信装置の前記第１クロック端子が、前記送信装置の前記第１クロック出力端子から出力されたクロックを入力し、
前記ｐ個の受信装置のうちの受信装置の前記第２クロック端子とこれに隣接する受信装置の前記第１クロック端子とが互いに接続されて、クロックに関して前記ｐ個の受信装置が縦列接続されていて、
前記Ｎ個の受信装置のうちの前記ｐ個の受信装置以外の連続して配列されたｑ個の受信装置それぞれにおける前記データ入力端子に対する前記第２クロック端子の配置が、前記送信装置において前記ｑ個の受信装置それぞれに対応する前記データ出力端子に対する前記第２クロック出力端子の配置と同じ第２方向側であり、
前記ｑ個の受信装置のうちの前記第２方向側の端にある受信装置の前記第２クロック端子が、前記送信装置の前記第２クロック出力端子から出力されたクロックを入力し、
前記ｑ個の受信装置のうちの受信装置の前記第１クロック端子とこれに隣接する受信装置の前記第２クロック端子とが互いに接続されて、クロックに関して前記ｑ個の受信装置が縦列接続されている、
ことを特徴とする送受信システム。
【請求項１３】
請求項３に記載の送信装置と、１次元状に配列されたＮ個の請求項８に記載の受信装置と、を備え、
前記Ｎ個の受信装置それぞれの前記データ入力端子が、前記送信装置において前記Ｎ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応する前記データ出力端子から出力されたデータを入力し、
前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおける前記データ入力端子に対する前記第１クロック端子の配置が、前記送信装置において前記ｐ個の受信装置それぞれに対応する前記データ出力端子に対する前記第１クロック出力端子の配置と同じ第１方向側であり、
前記ｐ個の受信装置のうちの前記第１方向側の端にある受信装置の前記第１クロック端子が、前記送信装置の前記第１クロック出力端子から出力されたクロックを入力し、
前記ｐ個の受信装置のうちの受信装置の前記第２クロック端子とこれに隣接する受信装置の前記第１クロック端子とが互いに接続されて、クロックに関して前記ｐ個の受信装置が縦列接続され、
前記ｐ個の受信装置のうちの受信装置の前記第２データ端子とこれに隣接する受信装置の前記第１データ端子とが互いに接続されている、
ことを特徴とする送受信システム。
【請求項１４】
請求項４に記載の送信装置と、１次元状に配列されたＮ個の請求項９に記載の受信装置と、を備え、
前記Ｎ個の受信装置それぞれの前記データ入力端子が、前記送信装置において前記Ｎ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応する前記データ出力端子から出力されたデータを入力し、
前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおける前記データ入力端子に対する前記第１クロック端子の配置が、前記送信装置において前記ｐ個の受信装置それぞれに対応する前記データ出力端子に対する前記第１クロック出力端子の配置と同じ第１方向側であり、
前記ｐ個の受信装置のうちの前記第１方向側の端にある受信装置の前記第１クロック端子が、前記送信装置の前記第１クロック出力端子から出力されたクロックを入力し、
前記ｐ個の受信装置のうちの受信装置の前記第２クロック端子とこれに隣接する受信装置の前記第１クロック端子とが互いに接続されて、クロックに関して前記ｐ個の受信装置が縦列接続され、
前記ｐ個の受信装置のうちの受信装置の前記第２データ端子とこれに隣接する受信装置の前記第１データ端子とが互いに接続されている、
ことを特徴とする送受信システム。
【請求項１５】
請求項５に記載の送信装置と、１次元状に配列されたＮ個の請求項１０に記載の受信装置と、を備え、
前記Ｎ個の受信装置それぞれの前記データ入力端子が、前記送信装置において前記Ｎ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応する前記データ出力端子から出力されたデータを入力し、
前記Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおける前記データ入力端子に対する前記第１クロック端子の配置が、前記送信装置において前記ｐ個の受信装置それぞれに対応する前記データ出力端子に対する前記第１クロック出力端子の配置と同じ第１方向側であり、
前記ｐ個の受信装置のうちの前記第１方向側の端にある受信装置の前記第１クロック端子が、前記送信装置の前記第１クロック出力端子から出力されたクロックを入力し、
前記ｐ個の受信装置のうちの受信装置の前記第２クロック端子とこれに隣接する受信装置の前記第１クロック端子とが互いに接続されて、クロックに関して前記ｐ個の受信装置が縦列接続され、
前記ｐ個の受信装置のうちの受信装置の前記第２データ端子とこれに隣接する受信装置の前記第１データ端子とが互いに接続されていて、
前記送信装置の前記制御部が、前記ｐ個の受信装置それぞれの前記第１データ端子または前記第２データ端子から出力された位相差に関するデータに基づいて、前記ｐ個の受信装置それぞれに対応するデータ出力端子から出力されるデータと前記第１クロック出力端子から出力されるクロックとの間の位相差を調整する、
ことを特徴とする送受信システム。
【請求項１６】
請求項１１〜１５の何れか１項に記載の送受信システムと、
前記送受信システムに含まれるＮ個の受信装置それぞれにより受信されたデータに基づいて画像を表示する画像表示部と、
を備えることを特徴とする画像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置、受信装置、送受信システムおよび画像表示システムに関するものである。
【背景技術】
【０００２】
液晶表示システム等の画像表示システムは、送信装置，受信装置および画像表示部を備え、外部から画像信号を入力した送信装置から画像データおよびクロックを受信装置へ送信し、受信装置においてクロックにより画像データをサンプリングし、このサンプリングにより得られた画像データを信号線へ送出して、この信号線へ送出された画像データに基づいて画像表示部において画像を表示する。このような液晶表示システム等の画像表示システムでは、一般的に、前述の送信装置又はこれを含む装置は「タイミングコントローラ」と呼ばれ、前述の受信装置又はこれを含む装置は「ドライバ」と呼ばれる。
【０００３】
このような画像表示システムの場合の如く、１次元状に配列された複数の受信装置それぞれに対してデータおよびクロックを１個の送信装置から送信する送受信システムにおいては、送信装置が各受信装置に対して個別にデータを送出する必要がある一方で、クロックに関しては、送信装置が各受信装置に対して個別にクロックを送出してもよいし、送信装置が各受信装置に対して共通のクロックを送出してもよい（特許文献１参照）。前者の場合と比べて後者の場合は、送信装置と複数の受信装置との間におけるクロック送受信の為の配線の本数が削減される点で好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２７１３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、送信装置が各受信装置に対して共通のクロックを送出する場合には、受信装置により受信されるクロックの波形劣化が大きくなることから、クロック周波数を高くするにも限界があり、したがって、データ送信のビットレート向上にも限界がある。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、送信装置と複数の受信装置との間のクロック送信の為の配線の本数を削減することができ且つ高速にデータ送信をすることができる送信装置および受信装置を提供することを目的とする。また、このような送信装置および受信装置を備える送受信システム、ならびに、このような送信装置，受信装置および画像表示部を備える画像表示システムを提供することをも目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る送信装置は、１次元状に配列されたＮ個の受信装置それぞれに対してクロックおよびデータを送信する送信装置であって、(1) Ｎ個の受信装置それぞれに対して個別にデータを出力するデータ出力端子と、Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置に対して共通のクロックを出力する第１クロック出力端子とを備え、(2)Ｎ個の受信装置それぞれに対応するデータ出力端子が、Ｎ個の受信装置の配列順と同じ順に配列され、(3) 第１クロック出力端子が、ｐ個の受信装置それぞれに対応するデータ出力端子の全体の第１方向側に、Ｎ個の受信装置のうちのｐ個の受信装置以外の他の受信装置に対応するデータ出力端子を間に挟むことなく配置されていることを特徴とする。ただし、Ｎ，ｐは２以上の整数である。
【０００８】
本発明に係る受信装置は、(1) 外部からデータを入力するデータ入力端子と、外部からクロックを入力する第１クロック端子と、第１クロック端子に入力されたクロックをバッファリングして出力する第１バッファ回路と、第１バッファ回路から出力されたクロックを外部へ出力する第２クロック端子とを備え、(2)データ入力端子が第１クロック端子と第２クロック端子との間に配置されていることを特徴とする。
【０００９】
このとき、本発明に係る送受信システムは、(1) 本発明に係る送信装置と、１次元状に配列されたＮ個の本発明に係る受信装置と、を備え、(2)Ｎ個の受信装置それぞれのデータ入力端子が、送信装置においてＮ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータを入力し、(3)Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおけるデータ入力端子に対する第１クロック端子の配置が、送信装置においてｐ個の受信装置それぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向側であり、(4)ｐ個の受信装置のうちの第１方向側の端にある受信装置の第１クロック端子が、送信装置の第１クロック出力端子から出力されたクロックを入力し、(5) ｐ個の受信装置のうちの受信装置の第２クロック端子とこれに隣接する受信装置の第１クロック端子とが互いに接続されて、クロックに関してｐ個の受信装置が縦列接続されていることを特徴とする。
【００１０】
なお、送信装置と受信装置との間のデータおよびクロックの各信号線は、物理的に１本の線であってもよいし、小振幅差動信号方式（ＬＶＤＳ: Low-Voltage Differential Signaling）のように差動データを伝送する１対の線であってもよい。
【００１１】
また、本発明に係る送信装置は、(1) Ｎ個の受信装置のうちのｐ個の受信装置以外の連続して配列されたｑ個の受信装置に対して共通のクロックを出力する第２クロック出力端子を更に備え、(2)第２クロック出力端子が、ｑ個の受信装置それぞれに対応するデータ出力端子の全体の第２方向側に、Ｎ個の受信装置のうちのｑ個の受信装置以外の他の受信装置に対応するデータ出力端子を間に挟むことなく配置されていて、(3)第１クロック出力端子および第２クロック出力端子が、ｐ個の受信装置それぞれに対応するデータ出力端子の全体と、ｑ個の受信装置それぞれに対応するデータ出力端子の全体と、の間に配置されているのが好適である。ただし、ｑは２以上の整数である。本発明に係る受信装置は、第２クロック端子に入力されたクロックをバッファリングして第１クロック端子から出力させる第２バッファ回路と、第１バッファ回路および第２バッファ回路のうちの何れか一方を選択的に動作させる選択手段と、を更に備えるのが好適である。
【００１２】
このとき、本発明に係る送受信システムは、(1) 本発明に係る送信装置と、１次元状に配列されたＮ個の本発明に係る受信装置と、を備え、(2)Ｎ個の受信装置それぞれのデータ入力端子が、送信装置においてＮ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータを入力し、(3)Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおけるデータ入力端子に対する第１クロック端子の配置が、送信装置においてｐ個の受信装置それぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向側であり、(4)ｐ個の受信装置のうちの第１方向側の端にある受信装置の第１クロック端子が、送信装置の第１クロック出力端子から出力されたクロックを入力し、(5) ｐ個の受信装置のうちの受信装置の第２クロック端子とこれに隣接する受信装置の第１クロック端子とが互いに接続されて、クロックに関してｐ個の受信装置が縦列接続されていて、(6)Ｎ個の受信装置のうちのｐ個の受信装置以外の連続して配列されたｑ個の受信装置それぞれにおけるデータ入力端子に対する第２クロック端子の配置が、送信装置においてｑ個の受信装置それぞれに対応するデータ出力端子に対する第２クロック出力端子の配置と同じ第２方向側であり、(7)ｑ個の受信装置のうちの第２方向側の端にある受信装置の第２クロック端子が、送信装置の第２クロック出力端子から出力されたクロックを入力し、(8) ｑ個の受信装置のうちの受信装置の第１クロック端子とこれに隣接する受信装置の第２クロック端子とが互いに接続されて、クロックに関してｑ個の受信装置が縦列接続されていることを特徴とする。
【００１３】
また、本発明に係る送信装置は、(1) ｐ個の受信装置それぞれから出力されるデータを入力するデータ入力端子を更に備え、(2)データ入力端子が、ｐ個の受信装置それぞれに対応するデータ出力端子の全体および第１クロック出力端に対して何れかの側に配置されているのが好適である。本発明に係る受信装置は、(1) 外部からデータを入力し又はデータを外部へ出力する第１データ端子および第２データ端子を更に備え、(2) データ入力端子，第１クロック端子および第２クロック端子が、第１データ端子と第２データ端子との間に配置されているのが好適である。
【００１４】
このとき、本発明に係る送受信システムは、(1) 本発明に係る送信装置と、１次元状に配列されたＮ個の本発明に係る受信装置と、を備え、(2)Ｎ個の受信装置それぞれのデータ入力端子が、送信装置においてＮ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータを入力し、(3)Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおけるデータ入力端子に対する第１クロック端子の配置が、送信装置においてｐ個の受信装置それぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向側であり、(4)ｐ個の受信装置のうちの第１方向側の端にある受信装置の第１クロック端子が、送信装置の第１クロック出力端子から出力されたクロックを入力し、(5) ｐ個の受信装置のうちの受信装置の第２クロック端子とこれに隣接する受信装置の第１クロック端子とが互いに接続されて、クロックに関してｐ個の受信装置が縦列接続され、(6)ｐ個の受信装置のうちの受信装置の第２データ端子とこれに隣接する受信装置の第１データ端子とが互いに接続されていることを特徴とする。
【００１５】
また、本発明に係る送信装置は、(1) ｐ個の受信装置それぞれから出力されるデータを入力するデータ入力端子を更に備え、(2)データ入力端子が、ｐ個の受信装置それぞれに対応するデータ出力端子の全体と第１クロック出力端子との間、または、ｐ個の受信装置それぞれに対応するデータ出力端子の全体に対して第１クロック出力端子とは反対側に配置されているのが好適である。本発明に係る受信装置は、(1) 外部からデータを入力し又はデータを外部へ出力する第１データ端子および第２データ端子を更に備え、(2) 第１データ端子が第１クロック端子とデータ入力端子との間に配置され、(3)第２データ端子が第２クロック端子とデータ入力端子との間に配置されているのが好適である。
【００１６】
このとき、本発明に係る送受信システムは、(1) 本発明に係る送信装置と、１次元状に配列されたＮ個の本発明に係る受信装置と、を備え、(2)Ｎ個の受信装置それぞれのデータ入力端子が、送信装置においてＮ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータを入力し、(3)Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおけるデータ入力端子に対する第１クロック端子の配置が、送信装置においてｐ個の受信装置それぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向側であり、(4)ｐ個の受信装置のうちの第１方向側の端にある受信装置の第１クロック端子が、送信装置の第１クロック出力端子から出力されたクロックを入力し、(5) ｐ個の受信装置のうちの受信装置の第２クロック端子とこれに隣接する受信装置の第１クロック端子とが互いに接続されて、クロックに関してｐ個の受信装置が縦列接続され、(6) ｐ個の受信装置のうちの受信装置の第２データ端子とこれに隣接する受信装置の第１データ端子とが互いに接続されていることを特徴とする。
【００１７】
また、本発明に係る送信装置は、ｐ個の受信装置それぞれに対応するデータ出力端子から出力されるデータと第１クロック出力端子から出力されるクロックとの間の位相差を調整する制御部を備えるのが好適である。本発明に係る受信装置は、データ入力端子に入力されたデータとクロック入力端子に入力されたクロックとの間の位相差に関するデータを第１データ端子または第２データ端子から出力するのが好適である。
【００１８】
このとき、本発明に係る送受信システムは、(1) 本発明に係る送信装置と、１次元状に配列されたＮ個の本発明に係る受信装置と、を備え、(2)Ｎ個の受信装置それぞれのデータ入力端子が、送信装置においてＮ個の受信装置の配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータを入力し、(3)Ｎ個の受信装置のうちの連続して配列されたｐ個の受信装置それぞれにおけるデータ入力端子に対する第１クロック端子の配置が、送信装置においてｐ個の受信装置それぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向側であり、(4)ｐ個の受信装置のうちの第１方向側の端にある受信装置の第１クロック端子が、送信装置の第１クロック出力端子から出力されたクロックを入力し、(5) ｐ個の受信装置のうちの受信装置の第２クロック端子とこれに隣接する受信装置の第１クロック端子とが互いに接続されて、クロックに関してｐ個の受信装置が縦列接続され、(6) ｐ個の受信装置のうちの受信装置の第２データ端子とこれに隣接する受信装置の第１データ端子とが互いに接続されていて、(7) 送信装置の制御部が、ｐ個の受信装置それぞれの第１データ端子または第２データ端子から出力された位相差に関するデータに基づいて、ｐ個の受信装置それぞれに対応するデータ出力端子から出力されるデータと第１クロック出力端子から出力されるクロックとの間の位相差を調整することを特徴とする。
【００１９】
本発明に係る画像表示システムは、本発明に係る送受信システムと、この送受信システムに含まれるＮ個の受信装置それぞれにより受信されたデータに基づいて画像を表示する画像表示部と、を備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、送信装置と複数の受信装置との間のクロック送信の為の配線の本数を削減することができ且つ高速にデータ送信をすることができる。
【図面の簡単な説明】
【００２１】
【図１】画像表示システム１の概略構成を示す図である。
【図２】送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ａの構成を示す図である。
【図３】受信装置２０の構成を示す図である。
【図４】送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｂの構成を示す図である。
【図５】受信装置２０の構成を示す図である。
【図６】送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｃの構成を示す図である。
【図７】送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｄの構成を示す図である。
【図８】送受信システム２Ｃまたは送受信システム２Ｄに含まれる送信装置１０の構成を示す図である。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２３】
図１は、本実施形態に係る画像表示システム１の概略構成を示す図である。この図に示される画像表示システム１は、送信装置１０，Ｎ個の受信装置２０１〜２０Ｎおよび画像表示部３０を備える。ここで、Ｎは２以上の整数であり、以下に登場するｎは１以上Ｎ以下の各整数である。この図では、画像表示部３０における画像の垂直走査のための駆動部および信号線は図示が省略されている。
【００２４】
送信装置１０は、外部から画像信号を入力して、Ｎ個の受信装置２０１〜２０Ｎそれぞれへ画像データおよびクロックを送信する。各受信装置２０ｎは、送信装置１０から送出されて到達した画像データおよびクロックを受信し、クロックにより画像データをサンプリングして、このサンプリングにより得られた画像データを画像表示部３０の信号線３１ｎへ送出する。画像表示部３０は、例えば液晶パネルであり、各受信装置２０ｎにより信号線３１ｎに供給された画像データに基づいて画像を表示する。信号線３１ｎは１以上の複数本でもよい。
【００２５】
図２は、送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ａの構成を示す図である。Ｎ個の受信装置２０１〜２０Ｎは、共通の構成を有していて、この順に１次元状に配列されている。送信装置１０およびＮ個の受信装置２０１〜２０Ｎそれぞれは、半導体基板上に形成された集積回路を含み、また、その集積回路と外部装置との電気的接続の為の外部端子を含む。
【００２６】
送信装置１０は配線基板４０上に設けられている。送信装置１０の外部端子は、配線基板４０の一辺に設けられた２つのコネクタ４１，４２と、配線基板４０上の配線により電気的に接続されている。配線基板４０のコネクタ４１は配線基板５０のコネクタ５１と電気的に接続されている。また、配線基板４０のコネクタ４２は配線基板６０のコネクタ６１と電気的に接続されている。
【００２７】
Ｎ個の受信装置２０１〜２０Ｎのうち受信装置２０１〜２０ｐは、ケーブル７０１〜７０ｐ上の配線を介して、配線基板５０のコネクタ５１が設けられている辺に対向する辺において配線基板５０上の配線と電気的に接続されている。受信装置２０ｐ＋１〜２０Ｎは、ケーブル７０ｐ＋１〜７０Ｎ上の配線を介して、配線基板６０のコネクタ６１が設けられている辺に対向する辺において配線基板６０上の配線と電気的に接続されている。ｐは２以上の整数である。
【００２８】
図３は、受信装置２０ｎの構成を示す図である。受信装置２０ｎは、データ入力バッファ２１、第１クロック入力バッファ２２１、第１クロック出力バッファ２３１、サンプラ部２４およびデコーダ部２５を備える。データ入力バッファ２１は、データ入力端子Ｐ１１，Ｐ１２に差動信号として入力されたデータをバッファリングして、該データをサンプラ部２４へ出力する。
【００２９】
第１クロック入力バッファ２２１は、第１クロック端子Ｐ２１，Ｐ２２に差動信号として入力されたクロックをバッファリングして、該クロックをサンプラ部２４へ出力するとともに、第１クロック出力バッファ２３１へ出力する。第１クロック出力バッファ２３１は、第１クロック入力バッファ２２１から入力されたクロックをバッファリングして、該クロックを第２クロック端子Ｐ３１，Ｐ３２から差動信号として出力させる。図２および図３に示されるように、各受信装置２０ｎにおいて、データ入力端子Ｐ１１，Ｐ１２は、第１クロック端子Ｐ２１，Ｐ２２と第２クロック端子Ｐ３１，Ｐ３２との間に配置されている。
【００３０】
サンプラ部２４は、第１クロック入力バッファ２２１から出力されたクロックにより、データ入力バッファ２１から出力されたデータをサンプリングして、このサンプリングにより得られたデータをデコーダ部２５へ出力する。デコーダ部２５は、サンプラ部２４から出力されたデータをデコードして、そのデータを信号線３１ｎへ送出する。
【００３１】
図２に示されるように、送信装置１０は、各受信装置２０ｎに対して個別にデータDATA(n)を出力するデータ出力端子を備えている。送信装置１０は、Ｎ個の受信装置２０１〜２０Ｎのうちの連続して配列されたｐ個の受信装置２０１〜２０ｐに対して共通のクロックCLOCK(1)を出力する第１クロック出力端子を備えている。また、送信装置１０は、Ｎ個の受信装置２０１〜２０Ｎのうちの連続して配列された受信装置２０ｐ＋１〜２０Ｎに対して共通のクロックCLOCK(2)を出力する第２クロック出力端子を備えている。
【００３２】
送信装置１０において、Ｎ個の受信装置２０１〜２０Ｎそれぞれに対応するデータ出力端子は、Ｎ個の受信装置２０１〜２０Ｎの配列順と同じ順に配列されている。クロックCLOCK(1)を出力する第１クロック出力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体の第１方向（図２中で左方）側に、他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている。また、クロックCLOCK(2)を出力する第２クロック出力端子は、受信装置２０ｐ＋１〜２０Ｎそれぞれに対応するデータ出力端子の全体の第１方向（図２中で左方）側に、他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている。
【００３３】
各受信装置２０ｎのデータ入力端子Ｐ１１，Ｐ１２は、送信装置１０においてＮ個の受信装置２０１〜２０Ｎの配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータDATA(n)を、配線基板４０，配線基板５０または配線基板６０およびケーブル７０ｎを介して入力する。
【００３４】
受信装置２０１〜２０ｐそれぞれにおけるデータ入力端子Ｐ１１，Ｐ１２に対する第１クロック端子Ｐ２１，Ｐ２２の配置は、送信装置１０において受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向（図２中で左方）側である。同様に、受信装置２０ｐ＋１〜２０Ｎそれぞれにおけるデータ入力端子Ｐ１１，Ｐ１２に対する第１クロック端子Ｐ２１，Ｐ２２の配置は、送信装置１０において受信装置２０ｐ＋１〜２０Ｎそれぞれに対応するデータ出力端子に対する第２クロック出力端子の配置と同じ第１方向（図２中で左方）側である。
【００３５】
受信装置２０１〜２０ｐのうちの第１方向（図２中で左方）側の端にある受信装置２０１の第１クロック端子Ｐ２１，Ｐ２２は、送信装置１０の第１クロック出力端子から出力されたクロックCLOCK(1)を入力する。受信装置２０１〜２０ｐのうちの受信装置２０ｎの第２クロック端子Ｐ３１，Ｐ３２とこれに隣接する受信装置２０ｎ＋１の第１クロック端子Ｐ２１，Ｐ２２とは互いに接続されていて、クロックCLOCK(1)に関して受信装置２０１〜２０ｐは縦列接続されている。
【００３６】
同様に、受信装置２０ｐ＋１〜２０Ｎのうちの第１方向（図２中で左方）側の端にある受信装置２０ｐ＋１の第１クロック端子Ｐ２１，Ｐ２２は、送信装置１０の第２クロック出力端子から出力されたクロックCLOCK(2)を入力する。受信装置２０ｐ＋１〜２０Ｎのうちの受信装置２０ｎの第２クロック端子Ｐ３１，Ｐ３２とこれに隣接する受信装置２０ｎ＋１の第１クロック端子Ｐ２１，Ｐ２２とは互いに接続されていて、クロックCLOCK(2)に関して受信装置２０ｐ＋１〜２０Ｎは縦列接続されている。
【００３７】
図２に示される送受信システム２Ａの構成では、送信装置１０から受信装置２０１〜２０ｐに対して共通のクロックCLOCK(1)が供給され、また、送信装置１０から受信装置２０ｐ＋１〜２０Nに対して共通のクロックCLOCK(2)が供給されるので、送信装置１０と受信装置２０１〜２０Ｎとの間のクロック送信の為の配線の本数が削減される。また、或る受信装置２０ｎに入力されたクロックがバッファリングされて出力されて隣の受信装置２０ｎ＋１に与えられるので、クロックの波形劣化が抑制され、クロック周波数を高くすることが可能となり、また、データ送信のビットレートを向上することも可能となる。
【００３８】
さらに、送信装置１０と受信装置２０１〜２０Ｎとの間のデータ送信またはクロック送信の為の配線が交差することがないので、これらの間の配線基板４０，５０，６０それぞれとして導電層の層数が少ない安価な物を用いることができる。
【００３９】
図４は、送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｂの構成を示す図である。図２に示された送受信システム２Ａの構成と比較すると、この図４に示された送受信システム２Ｂの構成は、受信装置２０１〜２０ｐの構成の点で相違し、また、送信装置１０の外部端子のうち受信装置２０１〜２０ｐと接続される外部端子の配列順の点で相違する。
【００４０】
受信装置２０１〜２０ｐそれぞれは、データ入力バッファ２１、第２クロック入力バッファ２２２、第２クロック出力バッファ２３２、サンプラ部２４およびデコーダ部２５を備える。受信装置２０１〜２０ｐそれぞれでは、第２クロック入力バッファ２２２は、第２クロック端子Ｐ３１，Ｐ３２に差動信号として入力されたクロックをバッファリングして、該クロックをサンプラ部２４へ出力するとともに、第２クロック出力バッファ２３２へ出力する。また、受信装置２０１〜２０ｐそれぞれでは、第２クロック出力バッファ２３２は、第２クロック入力バッファ２２２から入力されたクロックをバッファリングして、該クロックを第１クロック端子Ｐ２１，Ｐ２２から差動信号として出力させる。受信装置２０１〜２０ｐそれぞれにおいて、データ入力端子Ｐ１１，Ｐ１２は、第１クロック端子Ｐ２１，Ｐ２２と第２クロック端子Ｐ３１，Ｐ３２との間に配置されている。
【００４１】
送信装置１０において、Ｎ個の受信装置２０１〜２０Ｎそれぞれに対応するデータ出力端子は、Ｎ個の受信装置２０１〜２０Ｎの配列順と同じ順に配列されている。クロックCLOCK(1)を出力する第１クロック出力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体の第１方向（図４中で右方）側に、他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている。また、クロックCLOCK(2)を出力する第２クロック出力端子は、受信装置２０ｐ＋１〜２０Ｎそれぞれに対応するデータ出力端子の全体の第２方向（図４中で左方）側に、他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている。第１クロック出力端子および第２クロック出力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体と、受信装置２０ｐ＋１〜２０Ｎそれぞれに対応するデータ出力端子の全体と、の間に配置されている。
【００４２】
各受信装置２０ｎのデータ入力端子Ｐ１１，Ｐ１２は、送信装置１０においてＮ個の受信装置２０１〜２０Ｎの配列順と同じ順に配列されたデータ出力端子のうち対応するデータ出力端子から出力されたデータDATA(n)を、配線基板４０，配線基板５０または配線基板６０およびケーブル７０ｎを介して入力する。
【００４３】
受信装置２０１〜２０ｐそれぞれにおけるデータ入力端子Ｐ１１，Ｐ１２に対する第２クロック端子Ｐ３１，Ｐ３２の配置は、送信装置１０において受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子に対する第１クロック出力端子の配置と同じ第１方向（図４中で右方）側である。同様に、受信装置２０ｐ＋１〜２０Ｎそれぞれにおけるデータ入力端子Ｐ１１，Ｐ１２に対する第１クロック端子Ｐ２１，Ｐ２２の配置は、送信装置１０において受信装置２０ｐ＋１〜２０Ｎそれぞれに対応するデータ出力端子に対する第２クロック出力端子の配置と同じ第２方向（図４中で左方）側である。
【００４４】
受信装置２０１〜２０ｐのうちの第１方向（図４中で右方）側の端にある受信装置２０ｐの第２クロック端子Ｐ３１，Ｐ３２は、送信装置１０の第１クロック出力端子から出力されたクロックCLOCK(1)を入力する。受信装置２０１〜２０ｐのうちの受信装置２０ｎの第１クロック端子Ｐ２１，Ｐ２２とこれに隣接する受信装置２０ｎ−１の第２クロック端子Ｐ３１，Ｐ３２とは互いに接続されていて、クロックCLOCK(1)に関して受信装置２０１〜２０ｐは縦列接続されている。
【００４５】
受信装置２０ｐ＋１〜２０Ｎのうちの第２方向（図４中で左方）側の端にある受信装置２０ｐ＋１の第１クロック端子Ｐ２１，Ｐ２２は、送信装置１０の第２クロック出力端子から出力されたクロックCLOCK(2)を入力する。受信装置２０ｐ＋１〜２０Ｎのうちの受信装置２０ｎの第２クロック端子Ｐ３１，Ｐ３２とこれに隣接する受信装置２０ｎ＋１の第１クロック端子Ｐ２１，Ｐ２２とは互いに接続されていて、クロックCLOCK(2)に関して受信装置２０ｐ＋１〜２０Ｎは縦列接続されている。
【００４６】
図４に示される送受信システム２Ｂの構成においても、送信装置１０から受信装置２０１〜２０ｐに対して共通のクロックCLOCK(1)が供給され、また、送信装置１０から受信装置２０ｐ＋１〜２０Nに対して共通のクロックCLOCK(2)が供給されるので、送信装置１０と受信装置２０１〜２０Ｎとの間のクロック送信の為の配線の本数が削減される。また、或る受信装置２０ｎに入力されたクロックがバッファリングされて出力されて隣の受信装置２０ｎ−１または受信装置２０ｎ＋１に与えられるので、クロックの波形劣化が抑制され、クロック周波数を高くすることが可能となり、また、データ送信のビットレートを向上することも可能となる。
【００４７】
さらに、送信装置１０と受信装置２０１〜２０Ｎとの間のデータ送信またはクロック送信の為の配線が交差することがないので、これらの間の配線基板４０，５０，６０それぞれとして導電層の層数が少ない安価な物を用いることができる。特に、図２に示された構成と比較して、図４に示される構成では、クロックCLOCK(1)の配線を短くすることができるので、この点でも、クロックの波形劣化が抑制され、クロック周波数を高くすることが可能となり、また、データ送信のビットレートを向上することも可能となる。
【００４８】
なお、受信装置２０１〜２０ｐの構成と受信装置２０ｐ＋１〜２０Ｎの構成とは、互いに別個のものであってもよいが、図５に示される構成とすることで共通化され得る。この図に示される受信装置２０ｎは、データ入力バッファ２１、第１クロック入力バッファ２２１、第２クロック入力バッファ２２２、第１クロック出力バッファ２３１、第２クロック出力バッファ２３２、サンプラ部２４およびデコーダ部２５を備える。
【００４９】
第１クロック入力バッファ２２１の入力端および第２クロック出力バッファ２３２の出力端は、第１クロック端子Ｐ２１，Ｐ２２に接続されている。第２クロック入力バッファ２２２の入力端および第１クロック出力バッファ２３１の出力端は、第２クロック端子Ｐ３１，Ｐ３２に接続されている。第１クロック入力バッファ２２１の出力端，第１クロック出力バッファ２３１の入力端，第２クロック入力バッファ２２２の出力端および第２クロック出力バッファ２３２の入力端は、互いに接続されている。
【００５０】
第１クロック入力バッファ２２１および第１クロック出力バッファ２３１は、端子Ｐ０に入力されるSEL信号がハイレベルであるときに動作可能状態となり、SEL信号がローレベルであるときに停止状態となる。第２クロック入力バッファ２２２および第２クロック出力バッファ２３２は、端子Ｐ０に入力されるSEL信号がローレベルであるときに動作可能状態となり、SEL信号がハイレベルであるときに停止状態となる。
【００５１】
このように構成される受信装置２０ｎは、第１クロック入力バッファ２２１および第１クロック出力バッファ２３１と、第２クロック入力バッファ２２２および第２クロック出力バッファ２３２と、のうちの何れか一方を選択的に動作させる選択手段を有している、すなわち、受信装置２０ｎは、SEL信号がハイレベルであるときに図４における受信装置２０ｐ＋１〜２０Ｎとして用いられ、一方、SEL信号がローレベルであるときに図４における受信装置２０１〜２０ｐとして用いられる。
【００５２】
図６は、送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｃの構成を示す図である。図２に示された送受信システム２Ａの構成と比較すると、この図６に示された送受信システム２Ｃの構成は、各受信装置２０ｎから送信装置１０へデータが送信される点で相違し、また、そのデータの送受信のための外部端子が送信装置１０および各受信装置２０ｎに設けられている点で相違する。なお、図６では、送信装置１０と各受信装置２０ｎとの間の配線基板およびケーブルについては図示が省略されている。
【００５３】
各受信装置２０ｎは、送信部２６，第１データ端子Ｐ４１および第２データ端子Ｐ４２を更に備える。送信部２６の出力端は、第１データ端子Ｐ４１および第２データ端子Ｐ４２の双方に接続されている。各受信装置２０ｎの送信部２６は、その受信装置２０ｎにおけるデータまたはクロックの受信状態に関する情報（例えば、サンプラ部２４によりサンプリングされたデータ、データとクロックとの間の位相差、データの振幅の大きさ、データまたはクロックのデューティ）を出力する。データ入力端子Ｐ１１，Ｐ１２，第１クロック端子Ｐ２１，Ｐ２２および第２クロック端子Ｐ３１，Ｐ３２は、第１データ端子Ｐ４１と第２データ端子Ｐ４２との間に配置されている。
【００５４】
送信装置１０は、各受信装置２０ｎに対して個別にデータDATA(n)を出力するデータ出力端子を備えている。送信装置１０は、Ｎ個の受信装置２０１〜２０Ｎのうちの連続して配列されたｐ個の受信装置２０１〜２０ｐに対して共通のクロックCLOCK(1)を出力する第１クロック出力端子を備えている。また、送信装置１０は、受信装置２０１〜２０ｐそれぞれの送信部２６から出力されたデータを入力するデータ入力端子を更に備えており、このデータ入力端子に入力されたデータに基づいて、受信装置２０１〜２０ｐそれぞれにおけるデータまたはクロックの受信状態を改善するよう所要の調整（例えば、データとクロックとの間の位相差の調整、データの振幅の大きさの調整、データまたはクロックのデューティの調整）を行う。
【００５５】
送信装置１０において、Ｎ個の受信装置２０１〜２０Ｎそれぞれに対応するデータ出力端子は、Ｎ個の受信装置２０１〜２０Ｎの配列順と同じ順に配列されている。クロックCLOCK(1)を出力する第１クロック出力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体の第１方向（図６中で左方）側に、他の受信装置に対応するデータ出力端子を間に挟むことなく配置されている。受信装置２０１〜２０ｐそれぞれから出力されたデータを入力するためのデータ入力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体および第１クロック出力端に対して何れかの側（図６中では左方側）に配置されている。
【００５６】
受信装置２０１〜２０ｐのうちの受信装置２０ｎの第２データ端子Ｐ４２とこれに隣接する受信装置２０ｎ＋１の第１データ端子Ｐ４１とは互いに接続されていて、各受信装置２０ｎの送信部２６から出力されるデータに関して受信装置２０１〜２０ｐは縦列接続されている。受信装置２０１〜２０ｐのうちの第１方向（図６中で左方）側の端にある受信装置２０１の第１データ端子Ｐ４１は、各受信装置２０ｎの送信部２６から出力されるデータを送信装置１０へ出力する。
【００５７】
図６に示される送受信システム２Ｃの構成においても、図２に示された送受信システム２Ａの場合と同様の効果を奏することができる。特に、図６に示される送受信システム２Ｃの構成では、各受信装置２０ｎから送信装置１０へ送信されるデータに基づいて送信装置１０において所要の調整が行われることで、各受信装置２０ｎにおけるデータまたはクロックの受信状態が改善される。
【００５８】
図７は、送信装置１０およびＮ個の受信装置２０１〜２０Ｎを備える送受信システム２Ｄの構成を示す図である。図６に示された送受信システム２Ｃの構成と比較すると、この図７に示された送受信システム２Ｄの構成は、送信装置１０および各受信装置２０ｎにおける外部端子の配列順の点で相違する。なお、図７でも、送信装置１０と各受信装置２０ｎとの間の配線基板およびケーブルについては図示が省略されている。
【００５９】
送受信システム２Ｄでは、各受信装置２０ｎにおいて、第１データ端子Ｐ４１は、第１クロック端子Ｐ２１，Ｐ２２とデータ入力端子Ｐ１１，Ｐ１２との間に配置されている。また、第２データ端子Ｐ４２は、第２クロック端子Ｐ３１，Ｐ３２とデータ入力端子Ｐ１１，Ｐ１２との間に配置されている、送信装置１０において、受信装置２０１〜２０ｐそれぞれから出力されたデータを入力するためのデータ入力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体と第１クロック出力端子との間に配置されている。或いは、このデータ入力端子は、受信装置２０１〜２０ｐそれぞれに対応するデータ出力端子の全体に対して第１クロック出力端子とは反対側に配置されていてもよい。
【００６０】
受信装置２０１〜２０ｐのうちの受信装置２０ｎの第２データ端子Ｐ４２とこれに隣接する受信装置２０ｎ＋１の第１データ端子Ｐ４１とは互いに接続されていて、各受信装置２０ｎの送信部２６から出力されるデータに関して受信装置２０１〜２０ｐは縦列接続されている。受信装置２０１〜２０ｐのうちの第１方向（図６中で左方）側の端にある受信装置２０１の第１データ端子Ｐ４１は、各受信装置２０ｎの送信部２６から出力されるデータを送信装置１０へ出力する。
【００６１】
図７に示される送受信システム２Ｄの構成においても、図６に示された送受信システム２Ｃの場合と同様の効果を奏することができる。
【００６２】
図８は、送受信システム２Ｃまたは送受信システム２Ｄに含まれる送信装置１０の構成を示す図である。送信装置１０は、データ送信部１１，クロック送信部１２，エンコーダ部１３，受信部１４，制御部１５およびクロック生成部１６を備える。なお、送信装置１０はＮ個の受信装置２０１〜２０Ｎに対応してＮ個のデータ送信部１１を備えるが、この図ではデータ送信部１１を１つのみ示している。また、この図では、送信装置１０の外部端子の配列順については問題としない。
【００６３】
送信装置１０のエンコーダ部１３は、制御部１５により制御されて、受信装置２０ｎへ送信すべきデータをデータ送信部１１へ与えるとともに、受信装置２０ｎへ送信すべきクロックをクロック送信部１２へ与える。
【００６４】
データ送信部１１は、データを受信装置２０ｎへ送信するものであって、バッファ１１１，フリップフロップ１１２および位相シフト部１１３を含む。位相シフト部１１３は、クロック生成部１６から出力される基準クロックを入力し、制御部１５により指示される位相シフト量だけ基準クロックの位相を変化させてフリップフロップ１１２へ出力する。フリップフロップ１１２は、エンコーダ部１３から出力されるデータを、位相シフト部１１３から出力されるクロックにより指示されるタイミングでラッチし、そのラッチしたデータをバッファ１１１へ出力する。バッファ１１１は、フリップフロップ１１２から出力されるデータに対し、制御部１５により指示される振幅およびオフセットの調整を行って、その調整後のデータを受信装置２０ｎへ送信する。
【００６５】
クロック送信部１２は、クロックを受信装置２０ｎへ送信するものであって、バッファ１２１およびフリップフロップ１２２を含む。フリップフロップ１２２は、エンコーダ部１３から出力されるクロックを、クロック生成部１６から出力される基準クロックにより指示されるタイミングでラッチし、そのラッチしたデータをバッファ１２１へ出力する。バッファ１２１は、フリップフロップ１１２から出力されるデータに対し、制御部１５により指示されるオフセットの調整を行って、その調整後のデータをクロックとして受信装置２０ｎへ送信する。
【００６６】
受信部１４は、受信装置２０ｎの送信部２６から第１データ端子Ｐ４１または第２データ端子Ｐ４２を経て送られて来たデータを受信する。制御部１５は、データ送信部１１によるデータ送信およびクロック送信部１２によるクロック送信を制御する。具体的には、制御部１５は、エンコーダ部１３からデータ送信部１１へ与えられるデータを制御する。制御部１５は、受信部１４により受信されたデータに基づいて、データ送信部１１の位相シフト部１１３における基準クロックの位相シフト量を制御することにより、データ送信部１１により送信されるデータとクロック送信部１２により送信されるクロックとの間の位相を調整する。また、制御部１５は、受信部１４により受信されたデータに基づいて、データ送信部１１のバッファ１１１から送信されるデータの振幅およびデューティを調整し、クロック送信部１２のバッファ１２１から送信されるクロックのデューティを調整する。
【００６７】
特に、本実施形態では、或る受信装置から隣の受信装置へとクロックが伝えられていくので、後段の受信装置ではクロックの遅延が大きくなることから、制御部１４は、各受信装置２０ｎへ送出されるデータと共通のクロックとの間の位相を調整する。これに加えて、制御部１４は、データの振幅もしくはデューティまたはクロックのデューティを制御するのが好ましい。
【符号の説明】
【００６８】
１…画像表示システム、２Ａ〜２Ｄ…送受信システム、１０…送信装置、１１…データ送信部、１２…クロック送信部、１３…エンコーダ部、１４…受信部、１５…制御部、１６…クロック生成部、２０…受信装置、２１…データ入力バッファ、２２１…第１クロック入力バッファ、２２２…第２クロック入力バッファ、２３１…第１クロック出力バッファ、２３２…第２クロック出力バッファ、２４…サンプラ部、２５…デコーダ部、２６…送信部２６。
【図１】
2011128535.tif 000003
【図２】
2011128535.tif 000004
【図３】
2011128535.tif 000005
【図４】
2011128535.tif 000006
【図５】
2011128535.tif 000007
【図６】
2011128535.tif 000008
【図７】
2011128535.tif 000009
【図８】
2011128535.tif 000010