【事件の表示】
　特願２０１２−　７４２９４「発振回路及び電子機器」拒絶査定不服審判事件〔平成２５年１０月　７日出願公開、特開２０１３−２０７５３７、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
　
第１　手続の経緯
　本願は、平成２４年３月２８日の出願であって、平成２７年３月１９日付けで手続補正がされ、平成２８年１月１８日付けで拒絶理由通知がされ、平成２８年３月２２日付けで手続補正がされ、平成２８年８月２９日付けで拒絶査定（原査定）がされ、これに対し、平成２８年１１月９日に拒絶査定不服審判の請求がされ、同時に手続補正がされたものである。
第２　原査定の概要
　原査定（平成２８年８月２９日付け拒絶査定）の概要は次のとおりである。
１．本願請求項１−３、６、８に係る発明は、以下の引用文献１−３に基づいて、本願請求項４−６、８に係る発明は、以下の引用文献１−４に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開昭５４−９５４４号公報
２．特開２００８−１６０５１０号公報
３．米国特許第５７０５９４６号明細書
４．特開２００６−３１１３７９号公報
第３　審判請求時の補正について
　審判請求時の請求項１は、原査定時の請求項７における「共振子駆動回路」の出力信号を、明細書の記載に合わせて「交流信号」と誤記を訂正したものであり、審判請求時の請求項５は、原査定時の請求項８において同様の誤記を訂正したものである。
　また、審判請求時の請求項２−４は、上記請求項１を減縮したものである。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−５に係る発明（以下、それぞれ「本願発明１」−「本願発明５」という。）は、平成２８年１１月９日付けの手続補正で補正された特許請求の範囲の請求項１−５に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。
「共振子を駆動して交流信号を出力する共振子駆動回路と、
　第１の電源電圧が供給され、容量を介して入力される前記交流信号から第１の増幅器を介して第１の振幅レベルを有する第１のパルス信号を生成するパルス化部と、
　前記第１の電源電圧より高い第２の電源電圧が供給され、前記第１のパルス信号が入力されて第２の振幅レベルを有する第２のパルス信号を出力するレベルシフト部と、
　ソースから前記第１の電源電圧を出力するＮ型トランジスターを有するソースフォロワー回路と、
　前記共振子駆動回路にＰＴＡＴ（Proportional To Absolute Temperature）電流を出力するとともに、前記Ｎ型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路と、を含み、
　前記第１の増幅器の増幅率が前記レベルシフト部の増幅率よりも大きいことを特徴とする発振回路。」
　なお、本願発明２−５の概要は以下のとおりである。
　本願発明２−４は、本願発明１を減縮した発明である。
　本願発明５は、本願発明１−４の発振回路を含む電子機器の発明である。
第５　引用文献、引用発明等
１．引用文献１について
　原査定の理由に用いられた特開昭５４−９５４４号公報（以下、「引用文献１」という。下線は当審が付与。）には、図面と共に次の事項が記載されている。
「第１０図は第９図のより具体的な実施例で、電子時計の構成例を示す。この構成例では３つのレベルに回路が分配されて居り、電源のレベルはｖｄ、ｖｘ、ｖｓである。
第１のレベルの回路４２はｖｄおよびｖｘを電源として動作し、機能は発振器である。
第２のレベルの回路はバツファアンプ４７及び主に分周器からなる部分４８より成る。この回路はｖｘ、ｖｓを電源として動作
第３のレベルの回路はｖｄ、ｖｓを電源として動作するので初期直流電流路は必要ない。構成はレベルシフタ４９と、主に駆動回路から成る部分５０で構成される。
　
第３のレベルの回路が高い電源電圧
第１０図
　の記載がある。
　第１０図の回路４３のバッファアンプ４７は、容量を介して信号が入力されており回路４３がパルス信号を出力すること、該パルス信号が入力される回路４４がパルス回路を出力すること、はいずれも技術常識である。
　したがって、
「水晶振動子と増幅器を用いて構成される発振器４２と、
　ｖｘが供給され、容量を介して入力される信号からバッファアンプ４７を介して第１のパルス信号を生成する回路４３と、
　ｖｘより高いｖｄが供給され、レベルシフタ４９と駆動回路５０で構成され第２のパルス信号を出力する回路４４と、
　を含む電子時計。」
　の発明が記載されている。（以下、「引用発明１」という。）
２．引用文献２について
　原査定の理由に引用された特開２００８−１６０５１０号公報（以下、「引用文献２」という。）には、
「【０００３】
  この図４に示すバッファ回路１０３の動作について説明する。
  抵抗Ｒ１０２によってＣＭＯＳインバータ１０４に負帰還をかけると、ＣＭＯＳインバータ１０４は、利得Ｇ＝Ｒ１０２／Ｒ１０１の増幅器として作動することが知られている。よって、
ＣＭＯＳインバータ１０４はＴＣＸＯ部１０１からコンデンサＣ１０１を介してアナログ信号が供給される
  ここで、利得を十分大きくすると、
ＣＭＯＳインバータ１０４に入力されたアナログ信号（正弦波出力）は、ＣＭＯＳインバータ出力において飽和し、方形波として出力される。よって、これをデジタル信号（矩形波出力）として供給する
  なお、バッファ回路１０３のコンデンサＣ１０１は直流防止用であって、ＣＭＯＳインバータ１０４に抵抗Ｒ１０２によって帰還をかけたとき、ＣＭＯＳインバータ１０４の入力に重畳される直流電圧が抵抗Ｒ１０１を介してＴＣＸＯ部１０１のアナログ信号出力へ影響しないようにしている。」
【図４】
　の記載があり、原査定の理由に用いられた米国特許第５７０５９４６号明細書（以下、「引用文献３」という。）には、
「BACKGROUND OF THE INVENTION
Clock generator circuits for timing various logic circuits are well known in the art. A clock generator generally includes an oscillating signal source and a voltage level shifter. In many clock generator circuits, a crystal oscillator is used as the oscillating signal source and an inverter is used as the voltage level shifter. 
The crystal oscillator generates a sine wave type of oscillating signal which is connected to the input of the inverter. Based on the oscillating signal, the inverter in the clock circuit shifts or switches between a logic zero and logic one.
　It is therefore desirable to provide a clock generator circuit with a fast switching time. It is also desirable to provide such clock generator circuit without increasing the current drain during its switching period.」
（当審訳：
　種々の論理回路をタイミングするためのクロック発生器回路は、当該技術において周知である。クロック発生器は、一般に、発振信号源と電圧レベルシフタとを含む。多くのクロック発生回路では、発振信号源として水晶発振器を使用し、電圧レベルシフタとしてインバータを使用する。
水晶発振器は、インバータの入力に接続された正弦波タイプの発振信号を生成する。発振信号に基づいて、クロック回路内のインバータは、論理0と論理1との間をシフトまたはスイッチする。
　したがって、高速のスイッチング時間を有するクロック発生器回路を提供することが望ましい。スイッチング期間中に電流ドレインを増加させることの無い、このようなクロック発生器回路を提供することが望ましい。）
　の記載があるから、引用文献２、３によれば、「水晶発振器からの正弦波信号をインバータに入力してパルス信号を生成すること。」は周知である。
第６　対比・判断
１．本願発明１について
　本願発明１と引用発明１とを対比すると、次のことがいえる。
　引用発明１の「水晶振動子」は、本願発明１の「共振子」に含まれるから、引用発明１の「水晶振動子と増幅器を用いて構成される発振器４２」と、本願発明１の「共振子を駆動して交流信号を出力する共振子駆動回路」は、「共振子を駆動して信号を出力する共振子駆動回路」である点で同じである。
　引用発明１の「バッファアンプ４７」は、本願発明１の「増幅器」に含まれるから、引用発明１の「ｖｘが供給され、容量を介して入力される信号からバッファアンプ４７を介して第１のパルス信号を生成する回路４３」と、本願発明１の「第１の電源電圧が供給され、容量を介して入力される前記交流信号から第１の増幅器を介して第１の振幅レベルを有する第１のパルス信号を生成するパルス化部」は、「所定の電源電圧が供給され、容量を介して入力される前記交流信号から第１の増幅器を介して所定の振幅レベルを有する第１のパルス信号を生成するパルス信号生成部」である点で同じである。
　引用発明１のｖｄは、ｖｘよりも高い電圧であることは第１０図より明らかであるから、引用発明１の「ｖｄが供給され、レベルシフタ４９と駆動回路５０で構成され第２のパルス信号を出力する回路４４」と、本願発明１の「前記第１の電源電圧より高い第２の電源電圧が供給され、前記第１のパルス信号が入力されて第２の振幅レベルを有する第２のパルス信号を出力するレベルシフト部」は、「前記第１の電源電圧より高い第２の電源電圧が供給され、前記第１のパルス信号が入力されて所定の振幅レベルを有する第２のパルス信号を出力するレベルシフト部」である点で同じである。
　したがって、本願発明１と引用発明１は、
「共振子を駆動して信号を出力する共振子駆動回路と、
　第１の電源電圧が供給され、容量を介して入力される前記信号から第１の増幅器を介して所定の振幅レベルを有する第１のパルス信号を生成するパルス信号生成部と、
　前記第１の電源電圧より高い第２の電源電圧が供給され、前記第１のパルス信号が入力されて所定の振幅レベルを有する第２のパルス信号を出力するレベルシフト部と、を含む、
　発振回路。」
　で一致し、下記の点で相違する。
　相違点１
　一致点の「信号」について、本願発明１は「交流信号」であるのに対し、引用発明１はどのような信号であるか記載が無い点。
　また、引用発明１の「パルス信号生成部」の入力信号が「交流信号」である記載が無いから、「パルス化部」であるかどうか不明である点。
　相違点２
　一致点の「第１の電源電圧が供給され、容量を介して入力される前記交流信号から第１の増幅器を介して所定の振幅レベルを有する第１のパルス信号を生成するパルス信号生成部」と「前記第１の電源電圧より高い第２の電源電圧が供給され、前記第１のパルス信号が入力されて所定の振幅レベルを有する第２のパルス信号を出力するレベルシフト部」に関し、本願発明１は「第１のパルス信号」が第１のレベルのパルス信号であって、「第２のパルス信号」が第２の振幅レベルであるのに対し、引用発明１のパルス信号は、レベルに関して記載が無い点。
　相違点３
　本願発明１は「ソースから前記第１の電源電圧を出力するＮ型トランジスターを有するソースフォロワー回路」を含むのに対し、引用発明１は含まない点。
　相違点４
　本願発明１は「前記共振子駆動回路にＰＴＡＴ（Proportional To Absolute Temperature）電流を出力するとともに、前記Ｎ型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路」を含むのに対し、引用発明１は、含まない点。
　相違点５
　本願発明１は「前記第１の増幅器の増幅率が前記レベルシフト部の増幅率よりも大きい」のに対し、引用発明１ではそのような特定がない点。
　事案に鑑み、相違点４について検討する。
　引用発明１の各回路の電源は所定の電圧の定電圧源を用いており、共振子駆動回路のみを定電流源に置き換える動機が見当たらず、また本願発明１の「バンドギャップリファレンス回路」に相当する構成は、引用文献２、３に記載が無く、周知技術でもないから、当業者といえども容易に想到しうることではない。
　したがって、本願発明１は、引用発明１及び周知技術から容易に発明をすることができたとはいえない。
２．本願発明２−５について
　本願発明２−５も、本願発明１の「前記共振子駆動回路にＰＴＡＴ（Proportional To Absolute Temperature）電流を出力するとともに、前記Ｎ型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路」を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明１及び周知技術に基づいて容易に発明できたものとはいえない。
第７　むすび
　以上のとおり、本願発明１−５は、当業者が引用発明１及び周知技術に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。