(57)【要約】【課題】機器全体として確実にリセットを行うことができるコンピュータのリセット装置を提供する。【解決手段】スイッチング回路を用い、外部から入力される大元の電源をオン／オフすることにより、リセット信号を電源のオン／オフと連動させる。これにより、コンピュータの各機器を確実にリセットする。即ち、各ＩＣに出力されるＤＣ−ＤＣコンバータ等の電源変換部に入力される電源ＶＤＤを、直接オフし、他の全ての機器をリセットした後再起動させることによって、確実なリセット動作を行う。【選択図】図１
2011128854.tif 000002
【特許請求の範囲】
【請求項１】
入力される電源によって動作し、前記電源を入力されるスイッチング回路と、前記電源によって駆動するウォッチドッグタイマと、前記スイッチング回路から前記電源を入力されるＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータからＤＣ電源を入力される複数の機器とからなるコンピュータのリセット装置において、
前記ウォッチドッグタイマは、前記複数の機器のいずれかから所定の時間Ｔ以上クロック信号が入力されない場合に、リセット信号を出力し、
前記スイッチング回路は、前記リセット信号が入力された場合に、所定の時間Ｒ前記ＤＣ−ＤＣコンバータに前記ＤＣ電源の入力を停止することを特徴とするコンピュータのリセット装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータのリセット装置に関し、特にネットワークカメラに使用するコンピュータのリセット装置に関する。
【背景技術】
【０００２】
従来、コンピュータの電源をリセットするには、ウォッチドッグタイマを用いることが多い。ウォッチドッグタイマは、コンピュータを構成する各機器から常にクロック信号を受け、その機器が正常に動いていることを監視する時間計測器である。ウォッチドッグタイマは、所定の時間Ｔ以上、機器からクロック応答がなかった場合に、リセット信号を発生させ、各機器に供給する電源をリセットする。即ち、リセット信号が入力されると、入力された機器は、電源の供給を一度オフしてから、電源供給をオンする（再開する）。
【０００３】
従来のコンピュータの電源のリセット方式について、図４を用いて説明する。図４は、従来のコンピュータの電源に関わる機器構成例を示すブロック図である。４０２〜４０４はＤＣ−ＤＣコンバータ、４０５はウォッチドッグタイマを内蔵したウォッチドッグタイマリセットＩＣ、４０６はＤＳＰ（ Digital Signal Processor ）、４０７はＩＳＰ（ Image Signal Processor ）、４０８は階調補正ＩＣ、４０９は音声用ＩＣ、４１０はフラッシュＲＯＭ、４１１はＰＨＹ（ Physical Layer ：物理層）ＩＣ、４１２はＩ２Ｃ（ Inter-Integrated Circuit ：制御用シリアル通信回路）である。ＩＳＰ４０７は、例えば、カメラに搭載されるカメラ処理用ＩＣである。また、ＰＨＹＩＣ４１１は、例えば、ＬＡＮ（ Local Area Network ）等のネットワークの物理的な伝送方式を定めるＩＣである。
【０００４】
図４において、ＤＣ−ＤＣコンバータ４０２〜４０３には、コンピュータの外部からＤＣ電圧１２Ｖの電源ＶＤＤが供給（入力）される。
ＤＣ−ＤＣコンバータ４０２は、入力されたＤＣ電圧１２ＶをＤＣ３．３Ｖに降圧し、ＤＣ３．３Ｖが必要な機器に供給する。図４の例では、ウォッチドッグタイマリセットＩＣ４０５、ＤＳＰ４０６、ＩＳＰ４０７、階調補正ＩＣ４０８、音声用ＩＣ４０９、フラッシュＲＯＭ４１０、ＰＨＹＩＣ４１１、及びＩ２Ｃ４１２である。
また、ＤＣ−ＤＣコンバータ４０３は、入力されたＤＣ電圧１２ＶをＤＣ１．８Ｖに降圧し、ＤＣ１．８Ｖが必要な機器に供給する。コンピュータの電源に関わらない他の機器（図示しない）である。
同様に、ＤＣ−ＤＣコンバータ４０４は、入力されたＤＣ電圧１２ＶをＤＣ１．２Ｖに降圧し、ＤＣ１．２Ｖが必要な機器に供給する。図４の例では、ＤＳＰ４０６、ＩＳＰ４０７、階調補正ＩＣ４０８、音声用ＩＣ４０９、フラッシュＲＯＭ４１０、ＰＨＹＩＣ４１１、及びＩ２Ｃ４１２である。
【０００５】
ウォッチドッグタイマリセットＩＣ４０５は、３．３Ｖの電源で駆動し、ＤＳＰ４０６からのクロック信号（ CLK ）を所定の間隔で入力されることで、このクロック信号を監視する。もし何らかの原因で、ＤＳＰ４０６からのクロック信号が、一定の時間途切れた場合には、ウォッチドッグタイマリセットＩＣ４０５は、ＤＳＰ４０６が正常動作していないと判断し、リセット信号を、ＤＳＰ４０６、ＩＳＰ４０７、階調補正ＩＣ４０８、音声用ＩＣ４０９、フラッシュＲＯＭ４１０、及びＰＨＹＩＣ４１１のリセット端子に出力する。これらのＩＣ（機器）は、例えば、ネットワークカメラを始めとする監視機器に実装される代表的なＩＣである。以後、これらの機器とＩ２Ｃ４１２を、ウォッチドッグタイマリセットＩＣ４０５を除いて、単に、各ＩＣと称する。
なお、Ｉ２Ｃ４１２は、一般的に、ウォッチドッグタイマリセットＩＣ４０５、ＤＳＰ４０６、ＩＳＰ４０７、階調補正ＩＣ４０８、音声用ＩＣ４０９、フラッシュＲＯＭ４１０、及びＰＨＹＩＣ４１１の制御用に、シリアル通信を可能とする機器である。また、その他に、Ｉ２Ｃは、ディップスイッチや端子台のオン／オフ状態を読み取ることができる。
【０００６】
各ＩＣは、それぞれのリセット端子にリセット信号が入力されることによってリセットされる。リセット後、各ＩＣは、正常に動き出す。正常に動き出すと、ＤＳＰ４０６は、また、所定の間隔でクロック信号をウォッチドッグタイマリセットＩＣ４０５に出力し、ウォッチドッグタイマＩＣ４０５による監視が、再び開始される。
なお、各ＩＣのリセット端子に入力されるリセット信号は、アクティブ・ロー（負論理：信号が“Ｈｉｇｈ”レベルのときに“０”で、“Ｌｏｗ”レベルのときに“１”）となっているのが一般的であり、これに伴い、ウォッチドッグタイマリセットＩＣ４０６は、リセット信号として、リセットが必要なときに“Ｌｏｗ”レベルの信号を出力し、リセットが必要ないときには“Ｈｉｇｈ”レベルの信号を出力する。
【０００７】
図５によって、コンピュータのリセット装置を用いる装置例について説明する。図５は、ネットワークカメラシステム構成図例を示す図である。５０１はネットワークカメラ、５０２はＤＣ１２Ｖ電源ＶＤＤ供給源、５０３はネットワーク回線網、５０４はクライアント端末、監視端末等の端末装置である。ネットワークカメラ５０１や、端末装置５０４は、複数でも良い。
図５において、ネットワークカメラ５０１には、ＤＣ１２Ｖ電源ＶＤＤ供給源５０２から、商用電源を変換したＤＣ１２Ｖの電源ＶＤＤ、若しくは、バッテリから供給されたＤＣ１２Ｖの電源ＶＤＤが供給される。ネットワークカメラ５０１は、供給された電源ＶＤＤから、図４に示すように、ネットワークカメラ５０１におけるコンピュータのリセット装置として、複数のＤＣ−ＤＣコンバータに出力し、以降の機器に供給する。
【０００８】
そして、内部の各機器に電源を供給されたネットワークカメラ５０１は、監視視野内を撮像し、映像信号に変換し、ネットワーク回線網５０３を介して端末装置５０４に送信する。
端末装置５０４は、受信した映像若しくは画像を、表示する、若しくは、記録する、等必要な処理をすることができる。あるいは、端末装置５０４は、受信した映像若しくは画像を、種々の監視に利用することができる。  また、端末装置５０４は、ネットワーク回線網５０３を介して、ネットワークカメラ５０１にアクセスし、所望の制御を行うことができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２４２０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の従来技術では、ウォッチドッグタイマリセットＩＣから出力されるリセット信号は、各ＩＣのリセット端子に接続されていた。この従来例では、リセット端子が存在しないＩＣにはウォッチドッグタイマからのリセットを行うことができないという問題がある。例えば、図４において、Ｉ２Ｃ４１２には、リセット端子が存在しない。このため、リセット信号を入力することができず、ウォッチドッグタイマＩＣは、リセット信号を出力することができない。従って、ＤＳＰや他のＩＣは、正常に動作していても、Ｉ２Ｃ４１２の動作、即ち、通信のみできなくなるといった、機器全体、の中で一部の機能だけ正常に動かないという問題が発生する可能性があった。特にネットワークカメラ、等、通信機能を伴うことが必然的な装置では、重要な問題となる。  本発明は、上記のような問題に鑑み、機器全体として確実にリセットを行うことができるコンピュータのリセット装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明は、スイッチング回路を用い、外部から入力される大元の電源をオン／オフすることにより、リセット信号を電源のオン／オフと連動させることにより、コンピュータの各機器を確実にリセットする。即ち、各ＩＣに出力されるＤＣ−ＤＣコンバータ等の電源変換部に入力される電源ＶＤＤを、直接オフし、他の全ての機器をリセットした後再起動させることによって、確実なリセット動作を行うものである。
即ち、本発明のコンピュータのリセット装置は、入力される電源によって動作し、前記電源を入力されるスイッチング回路と、前記電源によって駆動するウォッチドッグタイマと、前記スイッチング回路から前記電源を入力されるＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータからＤＣ電源を入力される複数の機器とからなるコンピュータのリセット装置において、前記ウォッチドッグタイマは、前記複数の機器のいずれかから所定の時間Ｔ以上クロック信号が入力されない場合に、リセット信号を出力し、前記スイッチング回路は、前記リセット信号が入力された場合に、所定の時間Ｒ前記ＤＣ−ＤＣコンバータに前記ＤＣ電源の入力を停止するものである。
【発明の効果】
【００１２】
本発明によれば、従来は、ウォッチドッグタイマからのリセット信号をそのまま各ＩＣのリセット信号として用いるのに対し、リセット信号を、ＤＣ−ＤＣコンバータ等の電源変換部の入力電源のオン／オフに連動させることにより、機器の確実なリセットを行うことができる。例えば、ウォッチドッグタイマのリセット信号を用いて、外部から入力されるＤＣ１２Ｖ等の電源の供給を切断することにより、機器全体の確実なリセット動作（リセットした後に、再起動）を行うことが可能となった。
【図面の簡単な説明】
【００１３】
【図１】本発明のコンピュータのリセット装置の一実施例の構成を示すブロック図である。
【図２】本発明によるウォッチドッグタイマリセットＩＣ４０５の動作タイムチャートの一実施例を示す図である。
【図３】本発明によるウォッチドッグタイマリセットＩＣ４０５の動作手順の一実施例を示すフローチャートである。
【図４】従来のコンピュータの電源に関わる機器構成例を示すブロック図である。
【図５】ネットワークカメラのシステム構成図例を示す図である。
【発明を実施するための形態】
【００１４】
以下に本発明の一実施形態を図面等を用いて説明する。なお、以下に説明する実施形態は説明のためのものであり、本願発明の範囲を制限するものではない。従って、当業者であればこれらの各要素若しくは全要素をこれと均等なものに置換した実施形態を採用することが可能であり、これらの実施形態も本願発明の範囲に含まれる。  
【００１５】
図１によって本発明の実施形態を説明する。図１は、本発明のコンピュータのリセット装置の一実施例の構成を示すブロック図である。１０１はスイッチング回路、１０２〜１０４はＤＣ−ＤＣコンバータ、４０５はウォッチドッグタイマを内蔵したウォッチドッグタイマリセットＩＣ、４０６はＤＳＰ（ Digital Signal Processor ）、４０７はＩＳＰ（ Image Signal Processor ）、４０８は階調補正ＩＣ、４０９は音声用ＩＣ、４１０はフラッシュＲＯＭ、４１１はＰＨＹ（ Physical Layer ：物理層）ＩＣ、４１２はＩ２Ｃ（ Inter-Integrated Circuit ：制御用シリアル通信回路）である。図４と同様に、ＩＳＰ４０７は、例えば、カメラに搭載されるカメラ処理用ＩＣである。また、ＰＨＹＩＣ４１１は、例えば、ＬＡＮ（ Local Area Network ）等のネットワークの物理的な伝送方式を定めるＩＣであり、ネットワークカメラがネットワーク伝送するために必要な機能を備える。
図１の実施例は、図４に対して、１２Ｖの電源（ＶＤＤ）供給源と、ＤＣ−ＤＣコンバータの間に、スイッチング回路１０１を設けたものである。また、図１の実施例は、１２Ｖの電源供給源から、直接ウォッチドッグタイマリセットＩＣ４０５とを接続し、１２Ｖ電源が直接ウォッチドッグタイマリセットＩＣ４０５に供給（入力）されるようにし、ウォッチドッグタイマリセットＩＣ４０５に内蔵されたウォッチドッグタイマを動作させたものである。
【００１６】
なお、図４と同様に、各ＩＣのリセット端子に入力されるリセット信号は、アクティブ・ロー（負論理：信号が“Ｈｉｇｈ”レベルのときに“０”で、“Ｌｏｗ”レベルのときに“１”）となっている場合が多く、これに伴い、ウォッチドッグタイマリセットＩＣ４０６は、リセット信号として、リセットが必要なときに“Ｌｏｗ”レベルの信号を出力し、リセットが必要ないときには“Ｈｉｇｈ”レベルの信号を出力する。
【００１７】
図１において、スイッチング回路１０１には、ＤＣ１２Ｖの電源ＶＤＤが供給（入力）される。
スイッチング回路１０１は、トランジスタＱ１とＱ２とで構成する。トランジスタＱ２のベースに、ウォッチドッグタイマリセットＩＣ４０５のリセット信号を接続し、トランジスタＱ１のエミッタに外部から入力される電源１２Ｖを接続し、トランジスタＱ１のコレクタをＤＣ−ＤＣコンバータ１０２〜１０４の電源入力として接続する。またトランジスタＱ１のベースとトランジスタＱ２のコレクタを接続し、トランジスタＱ２のエミッタを接地する。
【００１８】
スイッチング回路１０１において、トランジスタＱ２は、ウォッチドッグタイマリセットＩＣ４０６からリセット信号（“Ｈｉｇｈ”レベルの信号）状態であるときに電流がベースに印加される。この結果、トランジスタＱ２のエミッタ−コレクタ間に電流が流れる（トランジスタＱ２がオンする）。この電流が、トランジスタＱ１のベースに印加されることによって、トランジスタＱ１の。コレクタ−エミッタ間がオンになり、スイッチング回路１０１に供給（入力）される電源ＶＤＤ（ＤＣ１２Ｖ）が、ＤＣ−ＤＣコンバータ１０２〜１０４に出力される。この結果、ＤＣ−ＤＣコンバータ１０２〜１０４が動作する。
即ち、ＤＣ−ＤＣコンバータ１０２は、入力された電源ＶＤＤ（ＤＣ電圧１２Ｖ）をＤＣ３．３Ｖに降圧し、ＤＣ３．３Ｖが必要な機器に供給する。図１の例では、階調補正ＩＣ４０８、音声用ＩＣ４０９、フラッシュＲＯＭ４１０、ＰＨＹＩＣ４１１、及びＩ２Ｃ４１２である。
また、ＤＣ−ＤＣコンバータ１０３は、入力されたＤＣ電圧１２ＶをＤＣ１．８Ｖに降圧し、ＤＣ１．８Ｖが必要な機器に供給する。コンピュータの電源に関わらない他の機器（図示しない）である。
同様に、ＤＣ−ＤＣコンバータ１０４は、入力されたＤＣ電圧１２ＶをＤＣ１．２Ｖに降圧し、ＤＣ１．２Ｖが必要な機器に供給する。図１の例では、ＤＳＰ４０６、及びＩＳＰ４０７である。
【００１９】
スイッチング回路１０１は、トランジスタＱ２のベースに、ウォッチドッグタイマリセットＩＣ４０６からのリセット信号（“Ｌｏｗ”レベルの信号）が入力されるときには、ベースに電流が印加されない。この結果、トランジスタＱ２のエミッタ‐コレクタ間に電流が流れず、続く、トランジスタＱ１もオンしない（若しくは、オフ状態）にある。
このため、スイッチング回路１０１に供給（入力）される電源ＶＤＤ（ＤＣ１２Ｖ）は、ＤＣ−ＤＣコンバータ１０２〜１０４に出力されない。従って、ＤＣ−ＤＣコンバータは動作しないため、各ＩＣへの電源供給が絶たれる（電源オフとなる）。
【００２０】
上述のように、スイッチング回路１０１を介して入力されるＤＣ電圧１２Ｖの供給電源ＶＤＤから、コンピュータのリセット装置基板内で、ＤＣ−ＤＣコンバータ１０２、１０３、及び１０４を用い、３．３Ｖ、１．８Ｖ、１．２Ｖの３電源を得る。
例えば、ネットワークカメラで用いるコンピュータにも、主要な機器（ＩＣ）として、ＤＳＰ４０６、フラッシュＲＯＭ４０７、階調補正ＩＣ４０８、音声用ＩＣ４０９、ＩＳＰ４１０、ＰＨＹＩＣ４１１、Ｉ２Ｃ用ＩＣ４１２等が存在する。これら各ＩＣは、電源電圧３．３Ｖで動作するもの、１．８Ｖで動作するもの、及び１．２Ｖで動作するものに分かれる。また単電源で動作するＩＣだけではなく、例えば、電源電圧３．３Ｖの他にＩ／Ｏ電圧に１．８Ｖが使われるＩＣ等、複数の電源で動作するものもある。
なお、ウォッチドッグタイマリセットＩＣ４０５のリセット信号出力は、アクティブ・ロー（負論理）であるので、リセットが必要なときは“ＬＯＷ”レベルを出力し、リセットが不要のときは“Ｈｉｇｈ”レベルを出力する。
【００２１】
また、ウォッチドッグタイマリセットＩＣ４０５の電源としては、外部から供給されるＤＣ１２Ｖの電源ＶＤＤを直接入力する。即ち、スイッチング回路１０１を通った後のＤＣ１２Ｖ電源ではなく、スイッチング回路１０１を通る前の電源ＶＤＤ（ＤＣ１２Ｖ）を接続する。
その理由は、ウォッチドッグタイマリセットＩＣ４０５が、自身から出力されるリセット信号により、ウォッチドッグタイマリセットＩＣ４０５自身に供給される電源が供給を切らせない（オフさせない）ためである。なお、ウォッチドッグタイマリセットＩＣ４０５を駆動するクロック信号は、機器（ＩＣ）の中でメインプロセッサであるＤＳＰ４０６から出力されるクロックを使用する。
【００２２】
本発明によるウォッチドッグタイマリセットＩＣ４０５の動作タイムチャートの一実施例を図２に示す。また、本発明によるウォッチドッグタイマリセットＩＣ４０５の動作手順の一実施例を図３のフローチャートで示す。
図２及び図３において、ウォッチドッグタイマリセットＩＣ４０５は、電源ＶＤＤのＤＣ１２Ｖが投入される（ステップ３０１）ことによって動作を開始し、この状態では、リセット信号は“Ｈｉｇｈ”レベルの信号が出力される。（ステップ３０２）
そして、この“Ｈｉｇｈ”レベルの信号が入力されることによって、スイッチング回路１０１は、供給される電源ＶＤＤ１２ＶをＤＣ−ＤＣコンバータ１０２〜１０４に出力する。（スイッチオンステップ３０３）
【００２３】
次に、ウォッチドッグタイマリセットＩＣ４０５は、所定の時間Ｔのうちに、ＤＳＰ４０６からクロック信号ＣＬＫが入力されるか否かを監視する。（ステップ３０４）
そして、所定の時間Ｔ内にクロック信号ＣＬＫが入力されなければ、リセット信号として“Ｌｏｗ”レベルの信号を出力する。即ち、リセット出力信号が“Ｌｏｗ”レベルとなる。（ステップ３０５）
リセット信号が“Ｌｏｗ”レベルの間は、スイッチング回路がオフとなる。この結果、電源ＶＤＤ１２Ｖは、ＤＣ−ＤＣコンバータ１０２〜１０４に供給されない。従って、ウォッチドッグタイマリセットＩＣ４０５を除く、全てのＩＣ（機器）に電源が供給されない。（ステップ３０６）
【００２４】
リセット信号は、もし“Ｌｏｗ”レベルとなった場合には、所定の時間Ｒ後、再び“Ｈｉｇｈ”レベルとなる。（ステップ３０７）
リセット信号が“Ｈｉｇｈ”レベルとなっている間は、スイッチング回路１０１がオンとなっているため、ＤＣ−ＤＣコンバータ１０２〜１０３に、電源ＶＤＤが供給されるので、ＤＣ−ＤＣコンバータ１０２〜１０３から各ＩＣ（機器）に電源が供給される。
【００２５】
リセット信号が“Ｈｉｇｈ”レベルとなっている間に、各ＩＣが動作し始め、クロック信号ＣＬＫが出力されると、クロック信号ＣＬＫが出力され続けている間、ウォッチドッグタイマリセットＩＣ４０５は、リセット信号として“Ｈｉｇｈ”レベルの信号を出力し続ける。
クロック信号ＣＬＫを定期的に（所定時間Ｔ内に少なくとも１回）受け、リセット信号に“Ｈｉｇｈ”レベルの信号を出力し続けているときに、もし何らかの原因でＣＬＫ出力が所定時間Ｔ以上停止すると、リセット信号は“Ｌｏｗ”レベルとなり、スイッチング回路１０１はＤＣ−ＤＣコンバータ１０２〜１０３に電源を出力しない。このため、ＤＣ−ＤＣコンバータ１０２〜１０３には電源ＶＤＤが供給されず、各ＩＣの電源供給をオフ（停止）する。
【００２６】
これにより、機器（ＩＣ）動作中に、もし何らかの原因でウォッチドッグタイマリセットＩＣ４０５に、クロック信号ＣＬＫが所定の時間Ｔ以上入力されない場合に、各ＩＣに供給される電源を一度切った後再び電源を入れ、再起動をかけるという動作（リセット動作）することができる。
なお、ネットワークカメラ等の装置内のコンピュータへの電源供給は、商用電源（ＡＣ１００Ｖ〜２４０Ｖ）やＩＥＥＥ８０２．３ａｆによるＰｏＥ（ Power over Ethernet （登録商標））（ＤＣ４８Ｖ）によって行い、ネットワークカメラ内部でＤＣ１２Ｖに変換して供給される。
この結果、ウォッチドッグタイマのリセット信号を用いて、外部から入力されるＤＣ１２Ｖ等の電源の供給を切断することにより、機器全体の確実なリセット動作（リセットした後に、再起動）を行うことが可能となった。
【００２７】
なお、上記実施例では、図１のコンピュータのリセット装置を、ネットワークカメラとして説明している（図５参照）。
即ち、図５における端末装置５０４は、例えば、パソコン、ＷＥＢデコーダ、若しくは記録装置である。例えば、パソコンは、ネットワークカメラ５０１からネットワーク５０３を介して伝送された映像データを表示する。また例えば、ＷＥＢデコーダは、ネットワークカメラ５０１からネットワーク５０３を介して伝送された映像データをアナログ変換しアナログモニタに表示する。また例えば、記録装置は、ネットワークカメラ５０１からネットワーク５０３を介して伝送された映像データを記録する。
【００２８】
その結果、Ｉ２Ｃ４１２等の通信機能を制御する機器で、かつリセット端子が存在しない機器を使用するネットワークカメラにおいても、ネットワーク伝送等の通信ができなくなるといった、機器全体、の中で一部の機能だけ正常に動かないという問題を解決することが可能となった。
【符号の説明】
【００２９】
１０１：スイッチング回路、  １０２〜１０４：ＤＣ−ＤＣコンバータ、  ４０２〜４０４：ＤＣ−ＤＣコンバータ、  ４０５：ウォッチドッグタイマリセットＩＣ、  ４０６：ＤＳＰ、  ４０７：ＩＳＰ、  ４０８：階調補正ＩＣ、  ４０９：音声用ＩＣ、  ４１０：フラッシュＲＯＭ、  ４１１：ＰＨＹＩＣ、  ４１２：Ｉ２Ｃ、  ５０１：ネットワークカメラ、  ５０２：ＤＣ１２Ｖ電源ＶＤＤ供給源、  ５０３：ネットワーク回線網、  ５０４：端末装置。
【図１】
2011128854.tif 000003
【図２】
2011128854.tif 000004
【図３】
2011128854.tif 000005
【図４】
2011128854.tif 000006
【図５】
2011128854.tif 000007