【事件の表示】
　特願２０１２−１５５０８４「化合物半導体装置及びその製造方法」拒絶査定不服審判事件〔平成２６年　１月３０日出願公開、特開２０１４−　１７４２３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成２４年　７月１０日の出願であって、その手続の経緯は以下のとおりである。
平成２７年　４月　６日　審査請求
平成２８年　１月２１日　拒絶理由通知
平成２８年　３月２５日　意見書・手続補正
平成２８年　８日２３日　拒絶査定
平成２８年１１月３０日　審判請求・手続補正
平成２９年　２月１６日　上申書
２　審判請求と同時にした手続補正の適否
（１）本件補正の内容
　平成２８年１１月３０日付け手続補正により、以下のとおり明細書及び特許請求の範囲について補正（以下、「本件補正」という。）がされた。
　ア　補正事項１
　特許請求の範囲を以下のとおり補正する。
・補正前
「【請求項１】
　化合物半導体層と、
　前記化合物半導体層上を覆う保護絶縁膜と、
　前記化合物半導体層の上方に形成された電極と
　を含み、
　前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
　前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置することを特徴とする化合物半導体装置。
【請求項２】
　前記保護絶縁膜は、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
　前記電極は、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
　前記電極は、前記一端が前記第２の溝内に位置することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項５】
　前記電極は、貫通溝とされた前記第１の溝を埋め込み前記化合物半導体層と接触することを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
【請求項６】
　前記第１の溝は、底部に前記保護絶縁膜が所定厚だけ残存するように形成されており、前記電極は、前記化合物半導体層上に前記保護絶縁膜の底部を介して形成されることを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
【請求項７】
　化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する電極を形成する工程と
　を含み、
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄いことを特徴とする化合物半導体装置の製造方法。
【請求項８】
　前記保護絶縁膜を、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減するように形成することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
　前記電極を、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置するように形成することを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【請求項１０】
　前記電極を、前記一端が前記第２の溝内に位置するように形成することを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。」
・補正後
「【請求項１】
　化合物半導体層と、
　前記化合物半導体層上を覆う保護絶縁膜と、
　前記化合物半導体層の上方に形成された電極と
　を含み、
　前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
　前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して前記第２の溝内に位置することを特徴とする化合物半導体装置。
【請求項２】
　前記保護絶縁膜は、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
　前記電極は、貫通溝とされた前記第１の溝を埋め込み前記化合物半導体層と接触することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
　化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して前記第２の溝内に位置する電極を形成する工程と
　を含み、
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄いことを特徴とする化合物半導体装置の製造方法。
【請求項５】
　前記保護絶縁膜を、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減するように形成することを特徴とする請求項４に記載の化合物半導体装置の製造方法。」
　イ　補正事項２
　　　明細書を以下のとおり補正する。
・補正前　【０００６】
「化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上を覆う保護絶縁膜と、前記化合物半導体層の上方に形成された電極とを含み、前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する。」
・補正後　【０００６】
「化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上を覆う保護絶縁膜と、前記化合物半導体層の上方に形成された電極とを含み、前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して前記第２の溝内に位置する。」
　ウ　補正事項３
　　　明細書を以下のとおり補正する。
・補正前【０００７】
　化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する電極を形成する工程とを含み、前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い。
・補正後【０００７】
　化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して前記第２の溝内に位置する電極を形成する工程とを含み、前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い。
（２）判断
　補正事項１は、補正後の請求項１について「少なくとも」という文言を削除すると共に、補正前の請求項１を補正前の請求項４で限定する補正、補正後の請求項４について補正前の請求項７を補正前の請求項１０で限定する補正、及び補正前の請求項３、４、６、９、１０を削除する補正である。
　補正事項２及び補正事項３は、「少なくとも」という記載を削除する補正である。　
　本願の願書に最初に添付した明細書の記載からみて、補正事項１乃至３は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので、特許法第１７条の２第３項の規定に適合する。
　補正事項１は、実質的に請求項の削除をしたものであるから、特許法第１７条の２第４項の規定に適合することは明らかであり、また、同法第１７条の２第５項第１号に掲げる請求項の削除を目的とするものに該当する。また、補正事項２及び補正事項３は、「少なくとも」という記載を削除することによって本件補正前の明細書に記載された内容の明りょうでない記載の釈明を目的とするものであるから、同法第１７条の２第５項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
（３）むすび　
　したがって、本件補正は、特許法第１７条の２第３項乃至第５項の規定に適合するから適法なものである。
３　本願発明について
（１）本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、本件補正によって補正された特許請求の範囲の請求項１に記載された、次のとおりのものと認める。
「化合物半導体層と、
　前記化合物半導体層上を覆う保護絶縁膜と、
　前記化合物半導体層の上方に形成された電極と
　を含み、
　前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
　前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して前記第２の溝内に位置することを特徴とする化合物半導体装置。」
　なお、請求人は、上申書において請求項に関する補正案を提示しているが、上申書の主張の前提となる対比・判断の先行技術文献（特開２０１０−２５１４５６号公報）と異なり、下記引用文献と対比・判断をするにあたり、当該補正案の補正事項は結論に影響を与えるものではない。　
　
（２）引用文献の記載
　ア　引用文献
　原査定の拒絶の理由に引用された特開２００７−２５０９１０号（以下、「引用文献」という。）には、図面とともに、次の記載がある。（下線は当審で付加した。以下同じ。）
（ア）「【０００６】本発明は、超格子キャップ層に有している
ＩＩＩ族窒化物半導体を用いた電界効果トランジスタ
（イ）「【００５０】
（第５の実施形態）
　本発明の第５の実施形態について図面を参照して説明する。図１０、図１１は第５の実施形態に係る本発明の半導体装置の一例である電界効果トランジスタをプロセスフローとともに示している。
【００５１】
　図１０（ａ）に示すようにサファイアからなる基板５０１上に、
ＡｌＮもしくは低温成長した窒化ガリウム(ＧａＮ)からなるバッファ層５０２、ＧａＮからなる活性層５０３、Ａｌ
０．２６
Ｇａ
０．７４
Ｎからなる障壁層５０４、例えばＡｌ
０．２６
Ｇａ
０．７４
Ｎ５．６ｎｍとＧａＮ１．４ｎｍとの薄層を７周期繰り返してなる超格子層５０５、ｎ型にドープしたＧａＮ（ｎ−ＧａＮ）層５０６を有機金属化学気相成長（ＭＯＣＶＤ）法より順次形成する。
【００５２】
　次に、
プラズマＣＶＤ法などにより窒化シリコン膜５０８を堆積
ゲートが形成される領域にスリット５１１を開口する（図１０（ｃ））。
次に蒸着、リフトオフ法によりゲート電極５１２を形成し、ドライエッチによってゲート横一部領域５１３の窒化シリコンを半導体層に到達しない程度の深さまで掘り下げる（図１０（ｄ)）。次にゲート５１２に一部かぶさるように金属層５１４を蒸着、リフトオフ法により形成して、本発明の半導体装置を得る（図１１）。
【００５３】
　このような構成とすることで、ゲート電極５１２と電気的に接続された金属層５１４がゲートのドレイン端に集中する電界を緩和することで、ゲート−ドレイン電極間の耐圧を向上させることができる。
ゲート横を一部掘り込むことで金属層５１４に印加される電界をより強くチャネル層に伝えることができるので、上記電界緩和の効果を向上させることができる。
【００５４】
　
なお、金属層５１４下の前記窒化シリコン５０８の厚さが、ゲート電極５１２近傍で薄く、ドレイン電極５１０側で厚くなっていることが望ましい。このような構成にすることで、金属層５１４のドレイン電極側に近い端部の下においても電界集中を抑えることができるので、高耐圧化することができる。
　さらに、図１０及び図１１には、ＡｌＮもしくは低温成長した窒化ガリウム(ＧａＮ)からなるバッファ層５０２、ＧａＮからなる活性層５０３、Ａｌ０．２６Ｇａ０．７４Ｎからなる障壁層５０４、Ａｌ０．２６Ｇａ０．７４Ｎ５．６ｎｍとＧａＮ１．４ｎｍとの薄層を７周期繰り返してなる超格子層５０５、ｎ型にドープしたＧａＮ（ｎ−ＧａＮ）層５０６からなる化合物半導体層と、前記化合物半導体層を覆う窒化シリコン膜５０８と、前記化合物半導体層の上方に形成されたゲート電極５１２とゲート電極と電気的に接続された金属層５１４と、を含み、前記窒化シリコン膜５０８には、ゲート電極５１２の形成される領域に設けられるスリット５１１と、スリットと並んで、半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜５０８が所定厚だけ残存する溝とが形成されており、前記窒化シリコン膜５０８は、当該溝の底部の厚みが窒化シリコン膜５０８の前記底部以外の部位の厚みよりも薄く、前記ゲート電極５１２は前記スリット５１１を埋め込むと共に、金属層５１４は前記ゲート電極と電気的に接続され、金属層５１４のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置することを特徴とするＩＩＩ族窒化物半導体装置、が記載されている。
（ウ）「【００４４】
　（第４の実施形態）
　本発明の第４の実施形態について図面を参照して説明する。図７、図８は第４の実施形態に係る本発明の半導体装置の一例である電界効果トランジスタをプロセスフローとともに示している。
　【００４５】
　図７（ａ）に示すようにサファイアからなる基板４０１上に、ＡｌＮもしくは低温成長した窒化ガリウム（ＧａＮ）からなるバッファ層４０２、ＧａＮからなる活性層４０３、Ａｌ０．２６Ｇａ０．７４Ｎからなる障壁層４０４、例えばＡｌ０．２６Ｇａ０．７４Ｎ５．６ｎｍとＧａＮ１．４ｎｍとの薄層を７周期繰り返してなる超格子層４０５、n型にドープしたＧａＮ（ｎ−ＧａＮ）層４０６を有機金属化学気相成長（ＭＯＣＶＤ）法より順次形成する。図７（ｂ）に示すようにゲートが形成される領域の超格子層４０５とｎ−ＧａＮ層４０６をドライエッチングなどにより除去し、リセス４０７を形成する。
　【００４６】
　次に、図７（ｃ）に示すように、超格子層４０５とｎ−ＧａＮ層４０６上に例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）からなるソース電極４０８、ドレイン電極４０９を形成する。続いて、第２のリセス４０７の内部に、例えばパラジウム・シリコン合金（ＰｄＳｉ）、パラジウム（Ｐｄ）、金（Ａｕ）からなるＴ型ゲート電極３１０を３層レジストプロセス技術と蒸着、リフトオフ法により形成する。Ｔ型ゲートは、ドレイン側に伸びる庇を有している。次に２層レジスト４１１を塗布し、露光、現像を行い、金属層４１２を真空蒸着法により堆積する（図７（ｄ））。最後にリフトオフを行って第２ゲート電極４１３を形成して、本発明の半導体装置を得る（図８）。このとき、図７（ｄ）において２層レジスト４１１の開口をゲートの一部が含まれるように開口し、金属層４１２の厚さをＴ型ゲートの半導体表面から庇までの高さより薄くすることで、ゲートに極めて近くの位置にＴ型ゲート３１０と電気的に分離している第２ゲート電極４１３を配置できる。」
　図８には、リセス４０７内に一端があるゲート電極４１０が記載されている。
　　
　イ　引用発明
　前記（ア）、（イ）より、引用文献には次の発明（以下、「引用発明」という。）が記載されていると認められる。
　「ＡｌＮもしくは低温成長した窒化ガリウム(ＧａＮ)からなるバッファ層５０２、ＧａＮからなる活性層５０３、Ａｌ０．２６Ｇａ０．７４Ｎからなる障壁層５０４、Ａｌ０．２６Ｇａ０．７４Ｎ５．６ｎｍとＧａＮ１．４ｎｍとの薄層を７周期繰り返してなる超格子層５０５、ｎ型にドープしたＧａＮ（ｎ−ＧａＮ）層５０６からなる化合物半導体層と、前記化合物半導体層を覆う窒化シリコン膜５０８と、前記化合物半導体層の上方に形成されたゲート電極５１２とゲート電極と電気的に接続された金属層５１４と、を含み、前記窒化シリコン膜５０８には、ゲート電極５１２の形成される領域に設けられるスリット５１１と、スリット５１１と並んで、前記化合物半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜５０８が所定厚だけ残存する溝とが形成されており、前記窒化シリコン膜５０８は、当該溝の底部の厚みが窒化シリコン膜５０８の前記底部以外の部位の厚みよりも薄く、前記ゲート電極５１２は前記スリット５１１を埋め込むと共に、前記ゲート電極５１２と電気的に接続された金属層５１４は、金属層５１４のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置することを特徴とするＩＩＩ族窒化物半導体装置。」
（３）本願発明と引用発明との対比
　ア　引用発明の「ＡｌＮもしくは低温成長した窒化ガリウム(ＧａＮ)からなるバッファ層５０２、ＧａＮからなる活性層５０３、Ａｌ０．２６Ｇａ０．７４Ｎからなる障壁層５０４、Ａｌ０．２６Ｇａ０．７４Ｎ５．６ｎｍとＧａＮ１．４ｎｍとの薄層を７周期繰り返してなる超格子層５０５、ｎ型にドープしたＧａＮ（ｎ−ＧａＮ）層５０６からなる化合物半導体層」は、いずれも化合物から構成される半導体層であるから、本願発明の「化合物半導体層」に相当する。
　イ　引用発明の「前記化合物半導体層を覆う窒化シリコン膜５０８」は、窒化シリコン膜の下層部分に形成される半導体層を保護するための絶縁膜であるから、本願発明の「前記化合物半導体層上を覆う保護絶縁膜」に相当する。
　ウ　引用発明の「ゲート電極５１２の形成される領域に設けられるスリット５１１」は、当該スリットにゲート電極５１２が埋め込まれることから、本願発明の「第１の溝」に相当する。
　エ　引用発明の「スリットと並んで、スリットの横に半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜５０８が所定厚だけ残存する溝」は、スリットと並んで、化合物半導体層に到達しない程度の溝であるから、当該溝には所定膜厚の窒化シリコン膜が残存すると考えられるので、「前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝」に相当する。
　オ　してみると、本願発明と引用発明とは、下記カの点で一致するが、下記キの点で相違すると認められる。
　カ　一致点
「化合物半導体層と、
　前記化合物半導体層上を覆う保護絶縁膜と
　を含み、
　前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており　
　前記保護絶縁膜は、前記第２の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い化合物半導体装置。」
　キ　相違点
（ア）相違点１
　本願発明では、「前記化合物半導体層の上方に形成された電極」であるのに対し、引用発明においては、化合物半導体層上にはゲート電極５１２とこれに電気的に接続する金属層５１４が形成されている点。
（イ）相違点２
　本願発明では、「電極は第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して前記第２の溝内に位置する」のに対して、引用発明では、ゲート電極５１２はスリットに埋め込まれるが、前記ゲート電極５１２と電気的に接続された金属層５１４は、金属層５１４のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置する点。
（４）相違点についての検討
（ア）相違点１について
　引用発明において金属層５１４は、化合物半導体層であるＧａＮ５０３層等の上方に物理的かつ電気的にゲート電極５１２に接続して形成されている。また、「ゲート横を一部掘り込むことで金属層５１４に印加される電界をより強くチャネル層に伝えることができるので、上記電界緩和の効果を向上させることができる。」（【００５３】参照）という記載から、金属層５１４は、ゲート電極５１２と共にチャネル層に対するゲート「電極」として機能している金属層と解される。
　したがって、引用文献１のゲート電極５１２に金属層５１４を含めて、本願発明の「化合物半導体層上の上方に形成された電極」と解することは当業者にとって容易に想到し得る事項と認められる。
（イ）相違点２について
　相違点１について検討したようにゲート電極５１２と金属層５１４は共にゲート電極を構成するものと解すると、まず、ゲート電極５１２はスリットに埋め込まれているので、「電極は、第１の溝を埋め込む」構成は満たす。
　次に、引用発明において、「金属層５１４下の前記窒化シリコン５０８の厚さが、ゲート電極５１２近傍で薄く、ドレイン電極５１０側で厚くなっていることが望ましい。このような構成にすることで、金属層５１４のドレイン電極側に近い端部の下においても電界集中を抑えることができるので、高耐圧化することができる。」という記載から、金属層５１４のドレイン電極側の一端において電界分布を調整すべき事を示唆している。また、金属層５１４のうちチャネル層に対してゲート電極として機能する溝に埋め込まれた部分とは異なり、ドレイン電極側の一端面となる位置は、前記高耐圧化に配慮してドレイン電極からの距離を適宜変更し得る事項である。
　とすれば、電界分布を調整するために、金属層５１４のドレイン電極側の一端の位置を溝内において調整し（前記（２）ア（ウ）参照）、その結果、ドレイン電極から離間した位置にある溝内に当該一端を位置するように配置することは、当業者が容易に想到し得た事項と認められる。
（５）まとめ
　本願発明は、引用文献に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
４　結言　
　したがって、本願の請求項１に係る発明は、特許法第２９条第２項の規定により、特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。　
　
　よって、結論のとおり審決する。