【事件の表示】
　特願２０１３−　　９２１７「半導体装置」拒絶査定不服審判事件〔平成２６年　８月　７日出願公開、特開２０１４−１４３２３６、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２５年１月２２日の出願であって、その手続の経緯は以下のとおりである。
　平成２７年１２月１６日　　　拒絶理由通知（起案日）
　平成２８年　２月１９日　　　意見書及び補正書の提出
　平成２８年　８月１０日　　　拒絶査定（起案日）
　平成２８年１０月　７日　　　審判請求及び補正書の提出
　平成２９年　６月２２日　　　当審拒絶理由通知（起案日）
　平成２９年　８月　９日　　　意見書及び補正書の提出
第２　原査定の概要
　原査定（平成２８年８月１０日付け拒絶査定）の概要は次のとおりである。
「●理由１（特許法第２９条第２項）について
・請求項１ないし３に対して
・引用文献１ないし３
・備考
　補正後の本願請求項１に記載された発明（以下、「本願発明」という。）と文献１に記載された発明（以下、「引用発明」という。）を対比すると、両者は、以下のとおりの相違点を有する。
　相違点
　本願発明では、ボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、プローブ用パッド領域と前記ボンディング用パッド領域は、半導体基板上に設けられた同一の配線上に設けられており、前記配線上に設けられた絶縁膜に形成された開口窓によって区画されており、前記同一の配線上に銅ワイヤによるボンディングの接続がされるのに対して、引用発明では、ボンディングエリア（ボンディング用パッド領域）はボンディングの接続が可能な領域ではあるが、ボンディングワイヤの素材は明らかでなく、また、半導体ウエハである基板（半導体基板）上に設けられた配線構成部上に設けられておらず、プローブエリア（プローブ用パッド領域）と前記ボンディングエリア（ボンディング用パッド領域）とは開口窓によって区画されていない点。
　上記相違点について検討する。
　文献２及び文献３に記載されているとおり、プローブ用パッド領域とボンディング用パッド領域とを、半導体基板上に設けられた同一の配線上に設けて、前記配線上に設けられた絶縁膜に形成された開口窓によって区画することにより、それぞれを独立して設けて相互に電気的に接続することは本願出願前周知である（この点、文献２の図３、４及び段落[００１４]ないし[００３２]の記載等、文献３の図１及び段落[０００６]ないし[０００８]の記載等を参照）。
　したがって、引用発明において、半導体ウエハである基板（半導体基板）上に、配線構成部にかえて周知の同一の配線を設けて、前記周知の同一の配線上にプローブエリア（プローブ用パッド領域）と、ボンディングエリア（ボンディング用パッド領域）とを設けること、及び、前記周知の同一の配線上に周知の絶縁膜を設けて、前記周知の絶縁膜に周知の開口窓を形成し、前記周知の開口窓を用いて両者を区画することによって、それぞれを独立して設けることは当業者が適宜なし得ることである。その際に、ボンディングワイヤとして周知の銅ワイヤを用いて、前記周知の同一の配線上に周知の銅ワイヤによるボンディングの接続をすることは設計事項である。
　また、本願発明の効果についてみても、上記構成の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。
　　　　　　　　　　　　　　＜引用文献等一覧＞
　文献１．特開２００６−３５１５８８号公報
　文献２．特開２００５−６４２１８号公報（周知技術を示す文献）
　文献３．特開平７−３７９２９号公報（周知技術を示す文献）」
第３　当審拒絶理由の概要
　当審拒絶理由の概要は次のとおりである。
「１．この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　　記
　　　　　　　　　　　引　用　文　献　等　一　覧
　　　　　　　　１．特開２００６−３５１５８８号公報
　　　　　　　　２．国際公開第２００４／０９３１９１号
　　　　　　　　３．特開２００５−１５９１９５号公報
　　　　　　　　４．特開２００５−２５２２３０号公報
　　　　　　　　５．特開２０１１−３４９９９号公報
 
・請求項　　：１
・引用文献等：１〜４
・備考 
（１）文献１に記載の発明
　文献１の段落【０００２】〜【０００５】及び段落【００１２】〜【００２５】の記載から、文献１には次の発明（以下「引用発明」という。）が記載されていると認められる。
「ウエハである基板１２上において、内部回路が形成されている内部回路領域２が中央に配置され、入出力回路が形成されているＩ／Ｏ回路領域３が周囲に沿って配置された半導体チップであって、
　前記Ｉ／Ｏ回路領域３の外側の端辺９をまたぐように金属導電膜からなる電極パッド４が配置され、当該電極パッド４の露出している領域のうち、前記Ｉ／Ｏ回路領域３上に形成されている部分をプローブエリア５とし、前記Ｉ／Ｏ回路領域３の外側に形成されている部分をボンディングエリア６とし、前記端辺９によって前記電極パッド４が前記ボンディングエリア６と前記プローブエリア５とに区切られ、
　前記ボンディングエリア６の直径６０μｍの円形部分にボンディングワイヤ２２が接続され、
　前記プローブエリア５にテストプローブ２１が当接されてプローブ検査が行われ、 
　前記プローブエリア５の下の前記Ｉ／Ｏ回路領域３にはトランジスタ構成部１３及び配線構成部１５が設けられ、前記ボンディングエリア６が形成された前記Ｉ／Ｏ回路領域３の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されており、
　前記電極パッド４及び当該電極パッド４と接続される前記配線構成部１５の上には最上層絶縁膜７が形成され、当該最上層絶縁膜７は、前記電極パッド４の導体部分が露出するようパターニングされることで、前記電極パッド４を額縁状に覆っていることを特徴とする半導体チップ。」
（２）対比
　本願の請求項１に係る発明（以下「本願発明」という。）と引用発明とを対比すると、以下の点で一致するとともに、以下の相違点で相違すると認められる。
一致点
「半導体基板（２）と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
　それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）とボンディング用パッド領域（７）とを有し、 
　前記ボンディング用パッド領域はワイヤによるボンディングの接続が可能な領域であり、
　前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子（１３）が形成されており、前記ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
　前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上に設けられた同一でひと続きの導電層上に設けられており、
　前記同一でひと続きの導電層上にワイヤによるボンディングの接続がされることを特徴とする半導体装置。」
相違点
　相違点１
　「ボンディングの接続」を、本願発明は「銅ワイヤ」で行うのに対して、引用発明の「ボンディングワイヤ２２」の材料は不明である点。 
　相違点２
　「前記プローブ用パッド領域と前記ボンディング用パッド領域」が「設けられ」て「ボンディングの接続がされ」る「同一でひと続き」の導電層が、本願発明は「配線（５）」であるのに対して、引用発明は「金属導電膜からなる電極パッド４」である点。
　相違点３
　「前記プローブ用パッド領域と前記ボンディング用パッド領域」は、本願発明においては「前記配線上に設けられた絶縁膜（１５）に形成された開口窓（１７）によって区画されて」いるのに対して、引用発明においては「前記電極パッド４の導体部分が露出するようパターニングされ」た「最上層絶縁膜７」によって「額縁状に覆」われている点。
（３）判断
　ア　相違点１について
　ボンディングの接続を銅ワイヤを用いて行うことは、特段、先行文献を示すまでもなく、ワイヤボンディング技術においては周知慣用の技術にすぎない。 
　したがって、引用発明において、「ボンディングワイヤ２２」を銅ワイヤとすることは、当業者が適宜選択し得たものと認められる。
　イ　相違点２について
　（ア）本願明細書には、「保護膜１４上には例えばアルミニウムによって形成された金属配線５」（段落【００１７】）は、その上に「ボンディング用パッド領域７」と「プローブ用パッド領域６」を設定することで、前記「ボンディング用パッド領域７」においては「ボンディングワイヤ１０」の接続を行い、前記「プローブ用パッド領域６」においては「プローブ針１１を接触させ」ること（たとえば段落【００１９】）しか記載されていない。
　したがって、本願発明は、「前記プローブ用パッド領域と前記ボンディング用パッド領域」を設け、「ボンディングの接続」がされる「パッド」である同一でひと続きの導電層を、「配線（５）」と称しているにすぎないものと認められる。そして、この点では、引用発明の「電極パッド４」は、本願発明の「配線（５）」と相違するところがない。 
　よって、相違点２が実質的な相違点ではない。
　（イ）次に、相違点２が実質的な相違点であるとした場合について検討する。
　引用発明の「電極パッド４」は「前記配線構成部１５」に「接続される」ものである。
　ここで、文献１には、「Ｉ／Ｏ回路領域３上に形成された電極パッド４には外部電極がワイヤボンディングによって接続される。Ｉ／Ｏ回路領域３に形成された入出力回路を介して、外部電極からの入力信号が内部回路に入力され、内部回路からの出力信号が外部電極に出力される。」（段落【００１３】）、「電気検査を行う。まず、電極パッド４のプローブエリア５に検査用のテストプローブを移動させて、テストプローブの先端を電極パッド４に当接させる。そして、検査用のプローブから電極パッド４を介して検査信号を入力し、その出力をモニタする。」（段落【００２５】）と記載されている。 
　すなわち、文献１には、前記「電極パッド４」は、「半導体チップ」内の「配線構成部１５」と、前記「半導体チップ」外の「外部電極」や「検査」機器とを接続するためのものでもあることが記載されている。
　したがって、引用発明の「電極パッド４」を、「前記配線構成部１５」と「接続」される配線として形成することは、当業者が適宜なし得たものと認められる。
　ウ　相違点３について
　（ア）引用発明は「前記端辺９によって前記電極パッド４が前記ボンディングエリア６と前記プローブエリア５とに区切られ」るものである。ここで、「前記端辺９」すなわち「前記Ｉ／Ｏ回路領域３の外側の端辺９」は、「ウエハである基板１２上」に具体的な構成として実際に設けるものではなく、仮想のものであると認められる。
　しかしながら、文献１には、「本発明では、プローブエリア５とボンディングエリア６とを異なる領域としている。これにより、ボンディングエリア６にプローブ痕が形成されるのを防ぐことができ、確実にボンディングを行なうことが可能になる。」（段落【００２３】）と記載され、「確実にボンディングを行なう」ために、「前記ボンディングエリア６と前記プローブエリア５」とが、異なる領域として「区切られ」るべきものであることが記載されている。
　（イ）ここで、半導体基板の上方に、それぞれ独立し、かつ、相互に電気的に接続されたプローブ用パッド領域とボンディング用パッド領域とを設け、前記プローブ用パッド領域と前記ボンディング用パッド領域とを、前記半導体基板の上方に形成される同一でひと続きのパッド導電層上に設け、このパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画することは、文献２の明細書の第４頁第１行〜第６頁第１８行及び図１Ａ〜図３Ｂ、文献３の段落【００３３】〜【００３８】及び図２、文献４の段落【００２１】〜【００２８】及び図１に記載され、本願出願前に周知技術であった。
　さらに、文献２には、明細書の第６頁第１５〜１８行に「図３Ｂに示したようにカバー膜開口領域を２つ設けると、プロービング領域４へのプローブ針の接触による衝撃等のプローブ検査の影響が、ボンディング領域５に完全に及ばなくなり、ボンディングする際に十分な強度でのボンディングを行うことができる。」と記載されている。
　（ウ）そうすると、半導体基板の上方の同一でひと続きのパッド導電層上に設けられたプローブ用パッド領域とボンディング用パッド領域とを、このパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画することは周知技術であり、文献１には「前記ボンディングエリア６と前記プローブエリア５」とを異なる領域として区切るべきものであることが記載されていることに加えて、プローブ用パッド領域とボンディング用パッド領域をパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画すると、ボンディングする際に十分な強度でのボンディングを行うことができることが文献２に記載されているのであるから、引用発明において、「電極パッド４」の上に「形成」する「最上層絶縁膜７」を、周知技術のように、「ボンディングエリア６」と「プローブエリア５」とを区画するように「形成」することは、当業者が容易に想到し得たものと認められる。
・請求項　　：２
・引用文献等：１〜４
・備考 
　文献１の図３には、プローブエリア５を複数設けることが記載されている。
・請求項　　：３
・引用文献等：１〜５
・備考
　文献５の段落【０００３】〜【０００８】、段落【００６２】及び図２４(ａ)には、ウェハ上に設けられた複数のプローブ用電極パッドを、４端子測定法におけるセンス端子又はフォース端子として用いることが記載されている。
２．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　記
　請求項１には、「前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上に設けられた同一でひと続きの配線（５）上に設けられており」と記載されている。すなわち、「半導体基板」と前記「配線（５）」との位置的関係を、「配線（５）」と「前記プローブ用パッド領域と前記ボンディング用パッド領域」との位置的関係と同様に、「上に設けられ」ると表現している。
　……（中略）……
　そうすると、本願明細書の記載を参酌すると、請求項１の前記「上に設けられ」とは、直上に設けられることを意味するのか、他のものを介在させて上方に設けられることを意味するのか、直上に設けられることと他のものを介在させて上方に設けられることの両方を包含する意味であるのか、不明であり、これにより、請求項１に記載される構成は明確でないものとなっている。
　よって、請求項１、及び、請求項１を引用する請求項２、３に係る発明は明確でない。」
第４　本願発明
　本願の請求項１−３に係る発明（以下、それぞれ「本願発明１」−「本願発明３」という。）は、平成２９年８月９日に提出された手続補正書により補正された特許請求の範囲の請求項１−３に記載された事項により特定される発明であり、本願発明１−３は以下のとおりの発明である。
　１　本願発明１
「　【請求項１】
　半導体基板（２）と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
　それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）と複数のボンディング用パッド領域（７）とを有し、
　前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、
　前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子（１３）が形成されており、前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
　前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線（５）上に設けられており、前記配線上に設けられた絶縁膜（１５）に形成された開口窓（１７）によって区画されており、
　前記同一の配線（５）上に銅ワイヤによるボンディングの接続がされることを特徴とする半導体装置。」
　２　本願発明２
「　【請求項２】
　前記プローブ用パッド領域は複数設けられており、かつ、前記半導体基板上方に設けられた同一でひと続きの配線（５）上に設けられていることを特徴とする、請求項１に記載の半導体装置。」
　３　本願発明３
「　【請求項３】
　複数設けられた前記プローブ用パッド領域は、４端子測定法におけるセンス端子又はフォース端子であることを特徴とする、請求項１又は２に記載の半導体装置。」
第５　引用文献、引用発明等
　１　引用文献１について
　（１）引用文献１の記載事項
　原査定の根拠となった平成２７年１２月１６日付けの拒絶理由通知、及び、平成２９年６月２２日付けの当審拒絶理由通知に引用された刊行物である特開２００６−３５１５８８号公報（以下、「引用文献１」という。）には、「半導体装置及びその製造方法」（発明の名称）について、図１〜図４とともに次の事項が記載されている（下線は当審において付したもの。以下同じ。）。
　　ア　「【発明が解決しようとする課題】
【０００５】
　しかしながら、上記の半導体装置では、チップ上に配置された電極パッドに対して、ワイヤボンディングを行なう際に、チップ内部へ物理的なダメージが与えられてしまう場合がある。すなわち、ワイヤボンディングを行なう際に、電極パッド下の回路が物理的なダメージを受けてしまうおそれがある。このため、ワイヤボンディング装置では、ワイヤボンディング時の負荷によるチップ内部への物理的ダメージを与えないような条件でボンディングを行なう必要がある。よって、チップ内の断面構造などを考慮して、ワイヤボンディング装置やその使用条件等を精査する必要がある。すなわち、チップの断面形状等によってチップに与えることができる負荷が異なるため、異なる構造のチップ毎にボンディング装置の使用条件を求める必要がある。さらに、異なるボンディング装置を用いる場合には、それぞれのボンディング装置に対して条件出しを行なう必要がある。特に、ボンディングを行なわずチップ（ペレット）状態で出荷する場合では、購入者によって異なるボンディング装置が使用される。そのため、様々なボンディング装置に対して使用可能な条件をそれぞれ精査する必要がある。」
　　イ　「【００１１】
　本発明にかかる半導体装置について図１及び図２を用いて説明する。図１は本発明にかかる半導体装置を備える半導体ウエハの構成を模式的に示す上面図である。図２は図１に示す半導体ウエハに設けられている半導体チップの構成を模式的に示す上面図である。
【００１２】
　図１に示すように半導体ウエハ１００上には矩形状の半導体チップ１が複数形成されている。そして、それぞれの半導体チップ１の間には半導体チップ１をそれぞれ分離するためのスクライブライン１１が設けられている。スクライブライン１１は、Ｘ方向又はＹ方向に沿って設けられている。半導体ウエハ１００をスクライブライン１１上で切断すると、それぞれの半導体チップ１に分離される。この半導体チップ１の構成は図２に示すようになっている。図２は、半導体チップ１の構成を示す上面図である。
【００１３】
　図２に示すように、
半導体チップ１にはメモリ回路やロジック回路等で構成される内部回路が形成されている内部回路領域２が中央に配置される。この内部回路領域２を囲むように、半導体チップ１の周囲に沿って複数のＩ／Ｏ回路領域３が枠状に形成されている
【００１４】
　Ｉ／Ｏ回路領域３に形成された電極パッド４の構成について図３及び図４を用いて説明する。図３は電極パッド４の周辺の構成を拡大して示す上面図である。なお、図３では、図２に示された半導体チップ１の下側のＩ／Ｏ回路領域３に設けられている電極パッド４について図示している。図４は電極パッドの周辺の構成を模式的に示す断面断面図である。
【００１５】
　図３に示すように、Ｉ／Ｏ回路領域３上には、電極パッド４が設けられている。Ｉ／Ｏ回路領域３には、図４に示すように入出力回路のトランジスタ構成部１３が設けられている。この、トランジスタ構成部１３には、入出力回路となるトランジスタ及びその電極等が形成されている。さらに、トランジスタ構成部１３の上には層間絶縁膜１４を介して配線構成部１５が設けられている。配線構成部１５には、トランジスタ構成部１３までの配線等が形成されている。また、
配線構成部１５の配線は、電極パッド４と接続される
ウエハである基板１２上において、トランジスタ構成部１３及び、配線構成部１５が設けられている領域がＩ／Ｏ回路領域３となる
Ｉ／Ｏ回路領域３の外側には、電極や配線等が形成されておらず、絶縁膜のみ形成されている
電極パッド４の導体部分が露出するよう、最上層絶縁膜７はパターニングされている
【００１６】
　そして、この電極パッド４は、一部がＩ／Ｏ回路領域３からはみ出すように形成されている。すなわち、電極パッド４は、その内側部分がＩ／Ｏ回路領域３上に形成され、外側部分がＩ／Ｏ回路領域３の外側に形成されている。換言すると、
電極パッド４は、Ｉ／Ｏ回路領域３の外側の端辺９をまたぐように配置されている
電極パッド４の露出している領域のうち、Ｉ／Ｏ回路領域３上に形成されている部分を、プローブエリア５とし、Ｉ／Ｏ回路領域３の外側に形成されている部分をボンディングエリア６とする
Ｉ／Ｏ回路領域３の端辺９によって、電極パッド４がボンディングエリア６とプローブエリア５とに区切られている
【００１７】
　図４に示すように、プローブエリア５においてテストプローブ２１が当接され、プローブ検査が行われる。また、ボンディングエリア６においてボンディングワイヤ２２が接続され、ボンディングが行なわれる。図３に示すように電極パッド４の周りには最上層絶縁膜７が設けられている。電極パッド４の露出部分に対して、プロービング及びボンディングが行なわれる。
【００１８】
　図３に示す電極パッド４は、Ｘ方向に幅７５μｍで、Ｙ方向に長さ１５６μｍの矩形状に形成されている。そして、電極パッド４の露出部分の大きさは、Ｘ方向に幅６７μｍで、Ｙ方向に長さ１４８μｍとなっている。すなわち、電極パッド４は幅４μｍの最上層絶縁膜７で外周が囲われる。これにより、電極パッド４の露出部分は、６７×１４８μｍの矩形状になるよう形成される。そして、
電極パッド４を最上層絶縁膜７で額縁状に覆っている
【００１９】
　ここで、ボンディングエリア６のＸ方向の長さは、
電極パッド４の
正方形のボンディングエリア６のうち、直径６０μｍの円形部分にボンディングワイヤ２２が接続される
　　ウ　「【００２１】
　上記のように、電極パッド４上において、Ｉ／Ｏ回路領域３の端辺９よりも内側の領域をプローブエリア５とし、端辺９よりも外側の領域をボンディングエリア６としている。さらに、プローブエリア５とボンディングエリア６とをそれぞれ異なる領域としている。そして、半導体チップ１の検査工程では、
電極パッド４のプローブエリア５にテストプローブ２１が当接され、プローブ検査が行われる
【００２２】
　電極パッド４のボンディングエリア６には、外部電極と接続するためのボンディングワイヤ２２が接続される。スクライブライン１１でスクライブされた半導体チップ１がボンディング工程において、ワイヤボンディングされる。ボンディングエリア６はＩ／Ｏ回路領域３の外側に形成されている。そのため、ボンディングエリア６の下には最上層絶縁膜７や層間絶縁膜１４等の絶縁膜のみ形成されており、入出力回路の配線や電極等が形成されていない。よって、ボンディング時の負荷による回路の損傷を防ぐことができる。これにより、異なるボンディング装置に対して使用可能な条件を精査することなく、ワイヤボンディングすることができる。よって、チップ状態で出荷した場合でも、ボンディング装置毎の条件出しが不要となり、任意のボンディング装置を用いることができる。これにより、チップ状態で出荷した場合でも、簡便にワイヤボンディングすることができる。
【００２３】
　さらに、本発明では、プローブエリア５とボンディングエリア６とを異なる領域としている。これにより、ボンディングエリア６にプローブ痕が形成されるのを防ぐことができ、確実にボンディングを行なうことが可能になる。すなわち、ボンディングエリア６と異なる領域であるプローブエリア５にテストプローブ２１が当接される。このため、ボンディングエリア６にはプローブ痕が形成されず、平坦なままになっている。これにより、よって、プローブ痕上にボンディングワイヤが接続されるのを防ぐことができる。従って、確実にワイヤボンディングを行なうことができる。
【００２４】
　上記の半導体チップの製造工程について、説明する。まず、半導体ウエハ１００上にパターンを形成し、Ｉ／Ｏ回路領域３に入出力回路を設け、内部回路領域２に内部回路を設ける。これには、通常の成膜工程や、リソグラフィー工程等が用いられる。このとき、Ｉ／Ｏ回路領域３の上には、電極パッド４が形成される。さらに、この電極パッド４は一部が、Ｉ／Ｏ回路領域３の端辺の外側に配置されるように形成される。
電極パッド４には、通常、アルミニウムなどの金属導電膜が用いられる
　　エ　「【００２８】
　上記の構成により、Ｉ／Ｏ回路領域３の外側でボンディングすることができので、ボンディングにより物理的ダメージを低減することができる。さらに、Ｉ／Ｏ回路領域３の端辺９とスクライブライン１１の間の余剰スペースに電極パッド４の一部を配置することで、チップサイズの増大を防ぐことができる。また、異なるボンディング装置でボンディングを行なう場合でも、ボンディング装置毎の条件だしが不要となる。よって、様々なボンディング装置によるボンディングを簡便に行うことができるため、本発明にかかる半導体装置はチップ状態での出荷に好適である。さらに、ボンディング後にチップの評価を行なう場合、プローブエリア５に評価用のボンディングワイヤを接続することができる。これにより、評価用のパッケージに再搭載して評価することが可能となり、容易に評価を行うことができる。」
　　オ　図４には、電極パッド４の端部及び配線構成部１５の上に、最上層絶縁膜７が形成されていることが記載されている。
　（２）引用発明
　以上の記載から、引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「ウエハである基板１２上において、内部回路が形成されている内部回路領域２が中央に配置され、トランジスタ構成部１３及び配線構成部１５が設けられているＩ／Ｏ回路領域３が周囲に沿って枠状に配置された半導体チップであって、
　前記Ｉ／Ｏ回路領域３の外側の端辺９をまたぐように金属導電膜からなる電極パッド４が配置され、当該電極パッド４の露出している領域のうち、前記Ｉ／Ｏ回路領域３上に形成されている部分をプローブエリア５とし、前記Ｉ／Ｏ回路領域３の外側に形成されている部分をボンディングエリア６とし、前記端辺９によって前記電極パッド４が前記ボンディングエリア６と前記プローブエリア５とに区切られ、
　前記電極パッド４の前記ボンディングエリア６のうち、直径６０μｍの円形部分にボンディングワイヤ２２が接続され、
　前記電極パッド４の前記プローブエリア５にテストプローブ２１が当接され、プローブ検査が行われ、 
　前記プローブエリア５の下の前記Ｉ／Ｏ回路領域３にはトランジスタ構成部１３及び配線構成部１５が設けられ、前記ボンディングエリア６が形成された前記Ｉ／Ｏ回路領域３の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されており、
　前記電極パッド４の端部の上、及び、当該電極パッド４と接続される前記配線構成部１５の上には最上層絶縁膜７が形成され、当該最上層絶縁膜７は、前記電極パッド４の導体部分が露出するようパターニングされたことで、前記電極パッド４を額縁状に覆っていることを特徴とする半導体チップ。」
　２　引用文献２について
　（１）原査定の根拠となった平成２７年１２月１６日付けの拒絶理由通知に引用された刊行物である特開２００５−６４２１８号公報（以下、「引用文献２」という。）には、「半導体装置」（発明の名称）について、図１〜図４とともに次の事項が記載されている。
　　ア　「【００１４】
　＜実施の形態１＞
　図１は、本実施の形態に係る半導体チップ１００を示す上面図である。
【００１５】
　半導体チップ１００上には、その四辺に沿って、複数の矩形状のパッド１０（第１パッド）が配列形成されている。また、半導体チップ１００上において、複数のパッド１０の内側には、内部回路領域２０が形成されている。さらに、
半導体チップ１００上には、パッシベーション膜３０が形成され、パッド１０以外の領域を保護している
　　イ　「【００２８】
　＜実施の形態２＞
　実施の形態１に係る半導体チップ１００においては、正方形状等のプロービング用領域１１と、正方形状等のボンディング用領域１２と、これらを電気的に導通させる
導電領域１３とが、半導体チップ１００の辺に対し垂直方向に細長い矩形状のパッド１０の各部分として形成される。しかし、プロービング用領域１１とボンディング用領域１２とを、それぞれ別のパッドとして形成し、これらのパッドを、下層の層間酸化膜中の金属配線で導通させてもよい
【００２９】
　図３は、実施の形態２に係る半導体チップ２００を示す上面図であり、図４はそのＢ−Ｂ断面を示す断面図である。図３，４において、図１，２と同一の要素については、同一の符号を付している。
【００３０】
　半導体チップ２００上には、１枚の矩形状のパッド１０に代えて、正方形状等のプロービング用パッド４０（第２パッド）及び正方形状等のボンディング用パッド５０（第３パッド）が形成される。プロービング用パッド４０及びボンディング用パッド５０は、半導体チップ２００の辺に対し垂直方向に並置されている。プロービング用パッド４０上にはプロービング用領域１１が、ボンディング用パッド５０上にはボンディング用領域１２が、それぞれ規定される。また、図３，４においては、下層の層間酸化膜１６中の金属配線１７を、プロービング用パッド４０まで延在させることにより（この延在させた部分を金属配線１９とする）、プロービング用領域１１とボンディング用領域１２とを電気的に導通させる。ここで、金属配線１９は、パッド１０における導電領域１３に代わるものである。即ち、金属配線１９は、第２導電配線として機能する。
【００３１】
　半導体チップ２００においては、実施の形態１に係る半導体チップ１００と同様に、テスト工程においてプローブが当てられるプロービング用領域１１と、アセンブリ工程においてボンディングされるボンディング用領域１２とが分離されているので、このボンディング時に、ボンディング用領域１２においてパッド剥がれやボール剥がれが発生することを防止することができる。
【００３２】
　また、実施の形態１に係る半導体チップ１００と同様に、半導体チップ２００上においても、外側（四辺側）にプロービング用領域１１が配置され、内側（内部回路領域２０側）にボンディング用領域１２が配置されているので、ボンディング用領域１２と内部回路とを接続する金属配線１７は、プロービング用領域１１の下に配置されることはない。従って、プロービングによる応力が集中した場合にも、金属配線１７のエレクトロマイグレーション等を引き起こすことはない。」
　　ウ　図３及び図４には、半導体チップ１００上に形成され、パッド１０以外の領域を保護しているパッシベーション膜３０は、正方形状のプロービング用領域１１とボンディング用領域１２とを区画していること、前記プロービング用領域１１と前記ボンディング用領域１２とで、矩形状のパッド１０がそれぞれ別のパッドとして形成されていること、が記載されている。
　３　引用文献３について
　（１）原査定の根拠となった平成２７年１２月１６日付けの拒絶理由通知に引用された刊行物である特開平７−３７９２９号公報（以下、「引用文献３」という。）には、「半導体集積回路装置」（発明の名称）について、図１〜図３とともに次の事項が記載されている。
　　ア　「【０００７】また、この下部配線層１３上には窒化膜や酸化膜等からなる層間絶縁層１４が形成され、この層間絶縁層１４上にアルミニウムからなる上部配線層１５が形成され、この上部配線層１５の一部により前記ボンディング用パッド２とテスト用パッド３がそれぞれ個別に形成される。そして、これら
ボンディング用パッド２とテスト用パッド３とは、前記層間絶縁膜１４を貫通するスルーホール１６Ａ及び１６Ｂにより、それぞれ独立して前記下部配線層に接続されている
層間絶縁膜１４上には窒化膜等の絶縁膜で保護絶縁膜１７が形成され、この保護絶縁膜１７の一部は開口され、この開口を通して前記ボンディング用パッド２とテスト用パッド３が露呈される
　４　引用文献４について
　（１）平成２９年６月２２日付けの当審拒絶理由通知に引用された刊行物である国際公開第２００４／０９３１９１号（以下、「引用文献４」という。）には、「半導体装置」（発明の名称）について、図１〜図７とともに次の事項が記載されている。
　　ア　「なお、上記図１Ａ、図１Ｂ及び図２においては、
プロ一ビング領域４とボンディング領域５とからなるパッドを、ボンディング領域５が入出力回路２の上方に 位置するように配置している
　ここで、
プロ一ビング領域４とボンディング領域５からなるパッドの上部に設けられるカバー膜の開口領域
　図３Ａ、図３Ｂは、カバー膜の開口領域の一例を示す図であり、図３Ａは
プロ一ビング領域４とボンディング領域５からなるパッドの外周にカバー膜８を設けた
　また、図３Ｂは、プロ一ビング領域４及ぴボンディング領域５の外周にそれぞれカバー膜８を設けた例を示しており、
上面から見てプロ一ビング領域４とボンディング領域５との間がカバ一膜８により仕切られる
カバー膜開口領域を２つ設けると、プロ一ビング領域４へのプローブ針の接触による衝撃等のプローブ検査の影響が、ボンディング領域５に完全に及ばなくなり、ボンディングする際に十分な強度でのボンディングを行うことができる
　５　引用文献５について
　（１）平成２９年６月２２日付けの当審拒絶理由通知に引用された刊行物である特開２００５−１５９１９５号公報（以下、「引用文献５」という。）には、「半導体装置」（発明の名称）について、図１〜図１０とともに次の事項が記載されている。
　　ア　「【００３３】
　図２は、本発明にかかる半導体装置のボンディング用パッド１とテスト用パッド２の近傍を示す拡大図であり、図２（ａ）は上面図、図２（ｂ）は断面図を示す。図２（ｂ）においては、説明の簡略化のため層間絶縁膜等の図示を省略している。なお、メタル配線は、ＣＭＰによって平坦化された層間絶縁膜状に形成されているものとする。図２（ｂ）に示されるように本発明にかかる半導体装置は、多層構造を有している。例えば、４〜６層の多層構造を有しているが、７層以上であってもよい。
【００３４】
　ボンディング用パッド１は、例えば、１辺が５０〜８０μｍの略正方形の形状を有する。ボンディング用パッド１は、ワイヤボンディングやボールボンディング等により外部電極と接続される。
ボンディング用パッド１は、半導体チップ１００の最上層のメタル層３１の一部がカバー層６の開口部より露出して形成される。メタル層３１は、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）が用いられる。カバー層６は、例えば、ポリイミドにより形成され、コート層や表面保護層とも呼ばれる
【００３５】
　ボンディング用パッド１を構成するメタル層３１は、複数のスルーホール７を介して下層のメタル層３２と接続されている。このような構成により、ボンディング時のボンディング用パッド１の領域におけるメタル層３１の剥がれを防止することができる。図３に当該スルーホール７の構成を示す。スルーホール７は、壁状のビア７１、７２が互いに直交して構成されており、上面から見ると格子状に構成されている。このような構成により、メタル層３１の剥がれをより効果的に防止することができる。尚、図２（ｂ）に示す例において、メタル層３１は、ボンディング用パッド１の内側において分断されているが、分断されずに接続されていてもよい。また、メタル層３２も同様に図上分断されている箇所が接続されていてもよい。特に、スルーホール領域５のメタル層３２は、隣接するメタル層３２と接続することが好ましい。これにより、引き出し線の抵抗を下げることができ、電流損失を低減できる。
【００３６】
　ボンディング用パッド１の下部の半導体領域には、内部回路４が設けられている。この例における内部回路４は入出力回路である。これにより、ボンディング用パッド１を内部回路上に形成することができるのでチップサイズを増加させることは無い。但し、図２に示す例では、２層目の層間絶縁膜上には２層目のメタル層３３を形成せずに、２層目の層間絶縁膜と３層目の層間絶縁膜とで厚い層間絶縁膜を形成している。このように、ボンディング用パッド１の下部に配線層を有しない層を形成することによってボンディング時に内部回路４に対する圧力を低減し、内部回路４が破壊される可能性を低減することができる。
【００３７】
　図２に示されるように、
メタル層３１は、さらに半導体チップ１００の周辺に向って延在形成され、ボンディング用パッド１よりも周辺側、即ち外側においてテスト用パッド２を形成している。かかるテスト用パッド２もカバー層６の開口部によって形成される。
【００３８】
　テスト用パッド２を構成するメタル層３１は、複数のスルーホール７を介して下層のメタル層３２と接続されている。このような構成により、テスト時にテスト用パッド２の領域におけるメタル層３１が剥がれることを防止することができる。図４に当該スルーホール７の構成を示す。スルーホール７は、壁状のビア７３が互いに平行に設けられている。このような構成により、メタル層３１の剥がれをより効果的に防止することができる。尚、テスト用パッド２の下層には層間絶縁膜が形成されているが、ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いて、平坦化処理することが好ましい。」
　６　引用文献６について
　（１）平成２９年６月２２日付けの当審拒絶理由通知に引用された刊行物である特開２００５−２５２２３０号公報（以下、「引用文献６」という。）には、「半導体装置」（発明の名称）について、図１〜図１２とともに次の事項が記載されている。
　　ア　「【００２１】
　以下、本発明の実施の形態について、図面を参照しながら説明する。
　本発明でいう半導体装置は、ウエハ状態の半導体集積回路装置とその個別の半導体装置の双方を含むが、ここでは半導体集積回路装置について説明する。
【００２２】
　図１は本発明の第１の実施形態の半導体装置の要部構成を示し、図１（ａ）、（ｂ）は同半導体装置の外部接続用電極であるパッドとその周辺部の平面図、断面図である。ここではパッドは、入出力回路の素子領域または配線上に形成されており、４層配線構造である場合を示している。
【００２３】
　図１において、
１１はプロービングによるウエハ検査用のプローブパッド、２１はワイヤボンド等の組み立てに用いるボンディングパッド、３１はプローブパッド１１およびボンディングパッド２１の上面を除いた半導体基板上に形成されたＰ−ＳｉＮ膜などの第１の保護膜
【００２４】
　
ボンディングパッド２１は、最上層のパッドメタル６１（以下第１のメタル６１という）と、そのひとつ下の配線層に形成された第２層のパッドメタル６２（以下第２のメタル６２という）と、第１のメタル６１と第２のメタル６２との間の層間絶縁膜７１を貫通してこれらメタル６１，６２間を接続するビア６３とからなる積層ビア構造を有している
【００２５】
　ボンディングパッド２１の第２のメタル６２の下には、例えば電源供給のための電源層である第３のメタル９１、さらに下層には、入出力回路内への信号供給のための最下層メタル１０が形成されており、第１および第２のメタル６１，６２と、最下層メタル１０とは、引出し部メタル８１のスタック構造により電気的に接続されている。第２のメタル６２と第３のメタル９１との間、および第３のメタル９１と最下層メタル１０との間にはそれぞれ層間絶縁膜７２，７３が形成されている。
【００２６】
　
ボンディングパッド２１とプローブパッド１１は、第１のメタル６１に一体に形成されていて、第１のメタル６１上の第１の保護膜３１に分離して形成された２個のコンタクト窓からそれぞれ露出している。ただし実際には、プローブパッド１１とボンディングパッド２１を単に領域として使い分けてもよく
【００２７】
　
プローブパッド１１は
第１のメタル６１だけで構成されており
【００２８】
　第２のメタル６２はボンディングパッド２１よりも縦横に大きく、ボンディングパッド２１，プローブパッド１１のそれぞれの下層にある２つの第３のメタル９１は、第２のメタル６２のエッジ部よりも中央寄りで隣接している。」
　　イ　図１には、第１のメタル６１はプローブパッド１１とボンディングパッド２１とで共通に設けられていること、前記第１のメタル６１を覆うように形成された第１の保護膜３１は、前記プローブパッド１１と前記ボンディングパッド２１の端部を除く部分を露出させるように開口しており、前記プローブパッド１１と前記ボンディングパッド２１とを区画していること、が記載されている。
　７　引用文献７について
　（１）平成２９年６月２２日付けの当審拒絶理由通知に引用された刊行物である特開２０１１−３４９９９号公報（以下、「引用文献７」という。）には、「半導体装置およびその製造方法」（発明の名称）について、図１〜図２４とともに次の事項が記載されている。
　　ア　「【０００５】
　上記電気特性検査において、例えば回路の抵抗値（インピーダンス）を測定するには、被測定回路の両側の端子にそれぞれプローブ針を接触させ、被測定回路に電流を流したときの電圧降下を測定する２端子測定法が用いられる。しかし、２端子測定法では、被測定回路のインピーダンスが低い場合、端子とプローブ針との接触抵抗や測定器（テスタ）のライン抵抗に起因する誤差が生じ得る。そこで、被測定回路のインピーダンスが低い場合には、２端子測定法に代えて
ケルビンコンタクト法（または４端子測定法）
【０００６】
　図２４（ａ）は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、図２４（ｂ）は、２端子測定法の原理を説明するテスタの等価回路図である。
　……（中略）……
【０００８】
　これに対し、
ケルビンコンタクト法では、被測定回路に電流（Ｉ）を流すライン（フォースライン）と被測定回路の電圧降下（Ｖｚ）を測定するライン（センスライン）とを分離し、被測定回路の両側の端子にそれぞれ２本のプローブ針（フォースラインに接続されたプローブ針とセンスラインに接続されたプローブ針）を接触させて電圧降下（ＶＭ）を測定する
【０００９】
　以上の理由から、ケルビンコンタクト法は、例えばモータドライバ製品、パワーＭＯＳ製品、およびレギュレータ製品といった電流値が大きい製品を低抵抗で測定するのに、有効かつ必須の測定法である。」
　　イ　「【００６２】
　
上記メイン基板３０上の電極３４ａは、前記図２４（ａ）に示したものと同一の等価回路を有するケルビンコンタクト用テスタ（図示せず）のセンスラインに接続されている
コイル型プローブ針２２は、ケルビンコンタクト用テスタのセンス側プローブ針を構成している
ポゴピン型プローブ針２３ａは、ケルビンコンタクト用テスタのフォース側プローブ針を構成している
第６　進歩性についての対比・判断
　１　本願発明１について
　（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
　　ア　引用発明の「ウエハである基板１２」は、本願発明１の「半導体基板（２）」に相当する。
　また、引用発明において、「内部回路」は回路素子からなるものと認められ、「トランジスタ構成部１３」を構成する「トランジスタ」は回路素子にほかならない。
　したがって、引用発明の「ウエハである基板１２上において、内部回路が形成されている内部回路領域２が中央に配置され、トランジスタ構成部１３及び配線構成部１５が設けられているＩ／Ｏ回路領域３が周囲に沿って枠状に配置された半導体チップ」は、本願発明１の「半導体基板（２）と、前記半導体基板上に形成された回路素子とを有する半導体装置」に相当する。
　　イ　引用発明において、「前記Ｉ／Ｏ回路領域３上に形成されている部分」の「当該電極パッド４の露出している領域」である「プローブエリア５」と、「前記Ｉ／Ｏ回路領域３の外側に形成されている部分」の「当該電極パッド４の露出している領域」である「ボンディングエリア６」は、どちらも「金属導電膜」からなる「当該電極パッド４」で形成されるエリアであるから、相互に電気的に接続されていると云いうるものと認められる。
　また、前記「プローブエリア５」と前記「ボンディングエリア６」とは、「前記Ｉ／Ｏ回路領域３の外側の端辺９」によって「区切られ」ているから、それぞれ独立して設けられていると云いうるものと認められる。
　したがって、引用発明の「半導体チップ」において「前記Ｉ／Ｏ回路領域３の外側の端辺９をまたぐように金属導電膜からなる電極パッド４が配置され、当該電極パッド４の露出している領域のうち、前記Ｉ／Ｏ回路領域３上に形成されている部分をプローブエリア５とし、前記Ｉ／Ｏ回路領域３の外側に形成されている部分をボンディングエリア６とし、前記端辺９によって前記電極パッド４が前記ボンディングエリア６と前記プローブエリア５とに区切られ」ていることと、本願発明１の「半導体装置」が「それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）と複数のボンディング用パッド領域（７）とを有し」ていることとは、「半導体装置」が「それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）」と「ボンディング用パッド領域（７）とを有し」ている点で共通する。
　　ウ　引用発明の「前記電極パッド４の前記ボンディングエリア６のうち、直径６０μｍの円形部分にボンディングワイヤ２２が接続され」ることと、本願発明１の「前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であ」ることとは、「ボンディング用パッド領域」は「ワイヤによるボンディングの接続が可能な領域であ」る点で共通する。
　　エ　引用発明の「前記プローブエリア５の下の前記Ｉ／Ｏ回路領域３にはトランジスタ構成部１３及び配線構成部１５が設けられ」ていることは、本願発明１の「前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子（１３）が形成されて」いることに相当する。
　また、引用発明の「前記ボンディングエリア６が形成された前記Ｉ／Ｏ回路領域３の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されて」いることと、本願発明１の「前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されて」いないこととは、「ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されて」いない点で共通する。
　　オ　引用発明の「プローブエリア５」は、「ウェハである基板１２上」に形成された「トランジスタ構成部１３及び配線構成部１５が設けられているＩ／Ｏ回路領域３」の上に設けられている。
　また、引用発明の「ボンディングエリア６」は、「ウェハである基板１２上」に形成された「絶縁膜」の上に設けられている。
　そして、引用発明の「電極パッド４」は「金属導電膜」からなるところ、本願明細書の段落【００２０】の「金属配線５の膜厚」と記載されていることから、本願発明１の「配線（５）」は少なくとも導電膜であると認められる。
　したがって、引用発明の前記「プローブエリア５」と前記「ボンディングエリア６」が同じ「金属導電膜からなる電極パッド４」の「露出している領域」であることと、本願発明１の「前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線（５）上に設けられて」いることとは、「前記プローブ用パッド領域」と前記「ボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの」導電膜「上に設けられて」いる点で共通する。
　そして、引用発明の「前記電極パッド４の前記ボンディングエリア６のうち、直径６０μｍの円形部分にボンディングワイヤ２２が接続され」ることと、本願発明１の「前記同一の配線（５）上に銅ワイヤによるボンディングの接続がされる」こととは、「前記同一」の導電膜上に「ワイヤによるボンディングの接続がされる」点で共通する。
　　カ　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
（一致点）
「半導体基板（２）と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
　それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）とボンディング用パッド領域（７）とを有し、
　前記ボンディング用パッド領域はワイヤによるボンディングの接続が可能な領域であり、
　前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子（１３）が形成されており、前記ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
　前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの導電膜上に設けられており、
　前記同一の導電膜上にワイヤによるボンディングの接続がされることを特徴とする半導体装置。」
（相違点）
　（相違点１）本願発明１は「複数のボンディング用パッド領域（７）」を備えるのに対し、引用発明の「ボンディングエリア６」は１つである点。
　（相違点２）本願発明１は「ボンディングの接続」が「銅ワイヤによる」のに対し、引用発明の「ボンディングワイヤ２２」の材料は不明である点。
　（相違点３）本願発明１の「前記プローブ用パッド領域と前記ボンディング用パッド領域」は「配線（５）」上に設けられているのに対し、引用発明の「プローブエリア５」と「ボンディングエリア６」は「金属導電膜からなる電極パッド４」上に設けられている点。
　（相違点４）本願発明１の「前記プローブ用パッド領域と前記ボンディング用パッド領域」は「前記配線上に設けられた絶縁膜（１５）に形成された開口窓（１７）によって区画されて」いるのに対し、引用発明の「プローブエリア５」と「ボンディングエリア６」はそのような構成を備えていない点。
　（２）相違点についての判断
　事案に鑑みて、上記相違点１について検討する。
　相違点１に係る本願発明１の構成、すなわち、「プローブ用パッド領域」を設けた「同一でひと続きの配線」上に「複数のボンディング用パッド領域」を設けるという構成は、引用文献１に記載されていないだけでなく、引用文献２ないし７に記載も示唆もされていない。
　そして、半導体のボンディング技術において、上記の「プローブ用パッド領域」を設けた「同一でひと続きの配線」上に「複数のボンディング用パッド領域」を設けることが、本願の出願日前に周知技術であるともいえない。
　これに対して、本願発明１は、相違点１に係る構成を備えることで、「ボンディング用パッド領域７ｂ１、７ｂ２に接続される回路素子１３が、大電流を必要とするパワー素子である場合は、必要な電流を供給するために１本のワイヤボンディングでは不足である場合」や、「外部端子毎に制御を行い、ＩＣチップ１に異なるファンクションをさせたい場合」などに「利用することができる」という作用効果を奏することが、本願明細書の段落【００２４】に記載されている。
　したがって、他の相違点について判断するまでもなく、本願発明１は、引用発明と引用文献２及び３に記載された技術的事項に基づいて、または、引用発明と引用文献４ないし７に記載された技術的事項に基づいて、当業者が容易に発明できたものであるとはいえない。
　そうすると、もはや、原査定の理由、及び、当審拒絶理由の理由１によっては、本願発明１を拒絶することはできない。
　２　本願発明２及び本願発明３について
　本願発明２及び本願発明３は、本願発明１の記載を引用する発明であり、本願発明１をさらに限定した発明である。
　したがって、本願発明１と同じ理由により、本願発明２ないし本願発明３は、当業者であっても、引用発明と引用文献２及び３に記載された技術的事項に基づいて、または、引用発明と引用文献４ないし７に記載された技術的事項に基づいて、容易に発明できたものとはいえない。
　そうすると、本願発明１と同様に、原査定の理由、及び、当審拒絶理由の理由１によっては、本願発明２及び本願発明３を拒絶することはできない。
第７　明確性についての判断
　当審拒絶理由の理由２では「請求項１の前記「上に設けられ」とは、直上に設けられることを意味するのか、他のものを介在させて上方に設けられることを意味するのか、直上に設けられることと他のものを介在させて上方に設けられることの両方を包含する意味であるのか、不明であり、これにより、請求項１に記載される構成は明確でないものとなっている。」と指摘したところ、平成２９年８月９日に提出された手続補正書により、補正前の「前記半導体基板上に設けられた同一でひと続きの配線（５）」という記載が、「前記半導体基板上方に設けられた同一でひと続きの配線（５）」に補正された。
　したがって。前記理由２は解消し、本願の請求項１に係る発明は明確になった。
第８　むすび
　以上のとおり、原査定の理由によって、本願を拒絶することはできない。
　他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。