(57)【要約】【課題】アブノーマル試験等の異常時の過電流保護動作を確実に行う。【解決手段】部位判定回路２１によって、入力交流電圧の位相角の（０°〜８０°）（１００°〜１８０°）のそれぞれにおいて設定された部位Ｂ内で発生する過電流検出信号がカウンタ２２によってカウントされる。設定された部位内で所定数以上の過電流検出信号がカウントされると、保護回路１６によって異常時の過電流保護動作がなされる。保護回路１６によってパルス信号の出力が阻止され、パルス信号の出力を阻止した状態が継続される。【選択図】図７
2011030292.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧を整流し、直流電圧を一方および他方の入力端子に対して出力する整流回路と、
一端が上記一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
上記チョークコイルの上記他端と上記ダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
上記ダイオードおよび上記一方の出力端子の接続点と、上記他方の出力端子との間に接続されたコンデンサと、
上記チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号を出力する過電流検出回路と、
出力電圧を安定化するために、発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、
上記パルス幅変調回路の出力信号が供給され、上記スイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力する保護回路と、
上記入力交流電圧の位相角の（０°〜８０°）の内で設定された部位および（１００°〜１８０°）の内で設定された部位を検出する部位判定回路と、
上記設定された部位内で発生した上記過電流検出回路の出力をカウントするカウンタとを備え、
上記カウンタによるカウント値が設定値以上の場合に、上記保護回路によって上記パルス信号の出力を阻止し、上記パルス信号の出力を阻止した状態が継続するようにした電源装置。
【請求項２】
上記入力交流電圧の位相角の８０°〜１００°の部位において、上記過電流検出回路の検出信号を上記保護回路に供給することによって、上記過電流検出回路により過電流が検出されている期間、上記パルス信号の出力を阻止する請求項１記載の電源装置。
【請求項３】
上記設定された部位において、上記カウンタによるカウント値が設定値以上の上記入力交流電圧の半波が設定値以上の回数検出される場合に、上記保護回路によって上記パルス信号の出力を阻止し、上記パルス信号の出力を阻止した状態が継続するようにした請求項１記載の電源装置。
【請求項４】
上記設定された部位において、上記カウンタによるカウント値が設定値以下の上記入力交流電圧の半波が設定値以上の回数検出される場合に、上記カウンタをリセットするようにした請求項１記載の電源装置。
【請求項５】
上記設定された部位において、上記カウンタによるカウント値が設定値以下の上記入力交流電圧の半波が設定値以上の回数検出される場合に、上記カウンタのカウント値を減少させるようにした請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電流を整流し、安定した直流電圧を生成する電源装置に関し、特に、ＰＦＣ制御回路を有する電源装置に関する。
【背景技術】
【０００２】
ＰＦＣ（Power Factor Correction：力率改善 ）制御ＩＣを有する電源装置は、力率を改善することによって、高調波の発生を抑制することができる。このような電源装置としては、以下の特許文献１に記載の電源装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１６４５４８号公報
【０００４】
特許文献１に記載の電源装置は、起動時や、交流電源の瞬停（瞬間的な交流電源の供給停止）後の復帰時に入力電圧が急激に上昇する時に、コンデンサに過大な電流が流れ、スイッチング素子が過大な電流によって破壊されることを防止することを目的とするものである。特許文献１には、検出抵抗に電流を流し、検出された電圧を基準値と比較し、過大な電流が検出されると、スイッチング素子に対するドライブパルスの出力を停止するようにしている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の過電流制限回路は、起動時、過負荷、負荷の急変、交流電源の瞬断、交流電源の電圧低下等で動作するようになされている。従来の構成では、チョークコイルに流れる電流のピーク値が高い交流電源の位相角９０°の付近において、過電流制限がなされるのが普通である。しかしながら、異常状態試験を行う場合には、過電流制限の機能が働かない場合がある。その場合には、交流電源の位相角３０°乃至４０°付近で過電流状態となることがあり、ロスの増加の問題が発生し、スイッチング素子等の半導体に対する電気ストレスが大きくなる問題があった。
【０００６】
このような異常状態における過電流に対して、従来では、スイッチング素子等の半導体のロスの増加による発熱を温度素子によって検知し、温度が所定値以上となると、動作を停止するようにしていた。この方法は、過熱状態となるまでの期間、半導体に電気的ストレスがかかる問題があった。さらに、この方法は、過熱状態として検知されない程度のロスの増加では、動作が停止しない問題があった。
【０００７】
したがって、この発明の目的は、上述したような異常状態試験時における保護を発熱の検知に比してより確実に行うことができる電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、この発明は、入力交流電圧を整流し、直流電圧を一方および他方の入力端子に対して出力する整流回路と、
一端が一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
チョークコイルの他端とダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
ダイオードおよび一方の出力端子の接続点と、他方の出力端子との間に接続されたコンデンサと、
チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号を出力する過電流検出回路と、
出力電圧を安定化するために、発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、
パルス幅変調回路の出力信号が供給され、スイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力する保護回路と、
入力交流電圧の位相角の（０°〜８０°）の内で設定された部位および（１００°〜１８０°）の内で設定された部位を検出する部位判定回路と、
設定された部位内で発生した過電流検出回路の出力をカウントするカウンタとを備え、
カウンタによるカウント値が設定値以上の場合に、保護回路によってパルス信号の出力を阻止し、パルス信号の出力を阻止した状態が継続するようにした電源装置である。
さらに、この発明は、入力交流電圧の位相角の８０°〜１００°の部位において、過電流検出回路の検出信号を保護回路に供給することによって、過電流検出回路により過電流が検出されている期間、パルス信号の出力を阻止するようになされる。
【発明の効果】
【０００９】
この発明によれば、アブノーマル試験等によって、異常動作による過電流状態となった場合でも、保護動作がなされ、スイッチング素子等が保護される。この発明では、スイッチング素子の発熱を検出することによって保護動作を行う方法と比較して時間的な遅れが生じないので、保護を確実に行うことができる。
【図面の簡単な説明】
【００１０】
【図１】この発明を適用できる従来の電源装置の一例を示す接続図である。
【図２】従来の電源装置の通常動作時の各部の信号波形を示す波形図である。
【図３】図２の一部の区間を拡大した波形図である。
【図４】従来の電源装置の過電流の時の信号波形を示す波形図である。
【図５】図４の一部の区間を拡大した波形図である。
【図６】異常時の過電流状態の時の波形図である。
【図７】この発明の第１の実施の形態による電源装置のブロック図である。
【図８】この発明の第１の実施の形態による異常時の過電流保護動作を説明するためのフローチャートである。
【図９】この発明の第１の実施の形態における部位判定動作を説明するための波形図である。
【図１０】この発明の第１の実施の形態の過電流保護動作を説明するための波形図である。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態について説明する。なお、説明は、以下の順序で行う。
＜１．参考例＞
＜２．第１の実施の形態＞
＜３．変形例＞
なお、以下に説明する実施の形態は、この発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、この発明の範囲は、以下の説明において、特にこの発明を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。
【００１２】
＜１．参考例＞
この発明の理解を容易とするために、この発明を適用できる従来の電流連続モードのＰＦＣ制御回路を有する電源装置の一例について、図１を参照して説明する。電流連続モードは、スイッチング素子をドライブパルスによってＯＮ／ＯＦＦ制御するものである。電流非連続モード（臨界モードと呼ばれる）は、チョークコイルに設けた二次巻線によって電流ゼロ検出を行い、電流ゼロでスイッチング素子のＯＮ／ＯＦＦの切り替えを行うものである。
【００１３】
図１に示すように、ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉは、入力交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが出力される。
【００１４】
ブリッジ整流回路ＢＤにより形成された入力電圧Ｖｉｎが抵抗Ｒ１、Ｒ２およびＲ３を直列に介して基準電位（接地）に接続される。抵抗Ｒ１およびＲ２の接続点からブリッジ整流回路ＢＤの全波整流出力電流ＩＡＣがＰＦＣ制御回路１Ａに入力される。また、抵抗Ｒ２およびＲ３の接続点からは、直流電圧を平均化した電圧ＶＲＭＳ(Root Mean square)が取り出され、この電圧ＶＲＭＳがＰＦＣ制御回路１Ａに入力される。
【００１５】
ブリッジ整流回路ＢＤの出力端子（非接地側）と接続された一方の入力端子がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して一方の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、他方の出力端子との間にスイッチング素子としてのＦＥＴ（Field Effect Transistor ；電界効果トランジスタ）Ｑ１のドレインが接続される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴＱ１である。ＦＥＴＱ１のソースが接地される。ＦＥＴＱ１のドレイン・ソース間に寄生ダイオードが存在する。ＦＥＴＱ１のゲートに対してＰＦＣ制御回路１Ａにより形成されたドライブパルスＯＵＴが供給される。
【００１６】
ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷２に対して印加される。負荷電流の経路に直列に電流検出抵抗Ｒsense が挿入される。電流検出抵抗Ｒsense の両端電圧は、流れる電流に応じた大きさとなり、電流検出抵抗Ｒsense によって得られた検出信号Ｉsense がＰＦＣ制御回路１Ａの過電流検出回路１８に供給される。過電流検出回路１８の検出出力ＰＣＤが保護回路１６に供給される。
【００１７】
昇圧形コンバータが構成され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが形成される。スイッチング素子としてのＦＥＴＱ１は、ＰＦＣ制御回路１Ａのドライブ回路１７からドライブパルスＯＵＴが供給される。ＦＥＴＱ１は、ドライブパルスＯＵＴの論理値がハイレベル（以下、Ｈと表記する）期間でＯＮし、その論理値がローレベル（以下、Ｌと表記する）期間でオフする。
【００１８】
ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。
【００１９】
出力端子と、基準電位点（接地）との間には、抵抗Ｒ４およびＲ５が直列に挿入される。抵抗Ｒ４およびＲ５の接続点から、ＰＦＣ制御回路１Ａの電圧増幅器１１に対して、出力電圧Ｖｏｕｔを抵抗で分圧した電圧ＦＢがフィードバックされる。
【００２０】
ＰＦＣ制御回路１Ａは、電圧増幅器１１と、乗算器１２と、電流増幅器１３と、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路１４と、発振器１５と、保護回路１６と、ドライブ回路１７と、過電流検出回路１８とを有する。
【００２１】
電圧増幅器１１には、抵抗Ｒ４およびＲ５の接続点からフィードバックされた出力電圧ＦＢが供給され、電圧増幅器１１の出力電圧ＶＡＯが乗算器１２に入力される。乗算器１２には、電圧ＶＡＯと共に、電流ＩＡＣおよび電圧ＶＲＭＳが入力され、乗算器１１から乗算器出力Ｉｍｐｏが出力される。乗算器出力Ｉｍｐｏは、下記の式で表される。
【００２２】
Ｉｍｐｏ＝ＩＡＣ×ＶＡＯ／（Ｋ×ＶＲＭＳ2）
ただし、Ｋは定数であり、回路によって任意に選択される。
【００２３】
乗算器出力Ｉｍｐｏは、電流増幅器１３を介してパルス幅変調回路１４に供給される。発振器１５は、電流源によってコンデンサを充放電することによって、三角波を発生する構成とされている。パルス幅変調回路１４は、発振器１５から供給された三角波をパルス信号に変換し、パルス信号を電流増幅器１３からの乗算器出力Ｉｍｐｏに応じてパルス幅変調する。変調されたパルス信号は、保護回路１６およびドライブ回路１７を介してドライブパルスとして出力される。ドライブパルスがＦＥＴＱ１のゲートに印加される。これにより、ＦＥＴＱ１が高速でスイッチングがされる。ＰＦＣ制御回路１Ａは、ドライブパルスのデューティ比を変化させることで、出力電圧Ｖｏｕｔを安定化する。
【００２４】
ＰＦＣ制御回路１Ａの乗算出力Ｉｍｐｏは、上式に示されるように、ＩＡＣ、ＶＡＯに比例し、ＶＲＭＳの二乗に反比例する。また、乗算出力Ｉｍｐｏが大きいほどドライブパルスのＯＮ期間が長くなる。したがって、電圧ＶＲＭＳが小さいと、乗算出力Ｉｍｐｏが大きくなり、ＦＥＴＱ１のＯＮ期間が長くなり、電流ＩＬ１が大きくなるように制御される。
【００２５】
ＰＦＣ制御回路１Ａには、過電流検出回路１８の出力ＰＣＤが供給され、過電流（設定された値以上の電流のこと）が検出された場合には、保護回路１６によってドライブパルスの出力が停止される。その結果、ＦＥＴＱ１がオフして、過大電流をＦＥＴＱ１がスイッチングすることによってＦＥＴＱ１が破損することが防止される。さらに、保護回路１６には、最大デューティ検出回路が設けられており、デューティ比が非常に大きくなると、ドライブパルスの出力が停止される。
【００２６】
図２は、従来の電源装置の通常動作時の各部の波形を示す。図２Ａは、入力交流（ＡＣ）電流の波形である。図２ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図２Ｃが検出信号Ｉsense の波形である。図２Ｂ中で、破線で囲んだ区間を拡大した波形を図３に示す。
【００２７】
図３ＡがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図３Ｂが検出信号Ｉsense の波形である。図３Ｃがドライブ回路１７から出力されるドライブパルスＯＵＴの波形である。ドライブパルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、チョークコイルＬ１の電流ＩＬ１が流れる。
【００２８】
乗算器出力Ｉｍｐｏによって、スイッチング素子であるＦＥＴＱ１のＯＮ／ＯＦＦのデューティ比を変えることによって、ＡＣ電圧に相似になるようにＡＣ電流が制御される。チョークコイルＬ１はスイッチング素子Ｑ１がＯＮの時にエネルギーを充電し、ＦＥＴＱ１がＯＦＦの時にエネルギーを放電するように動作する。
【００２９】
ドライブパルスＯＵＴ（すなわち発振器１５の発振周波数）が固定周波数とされている。したがって、負荷が重いときには、図３に示すように、ＦＥＴＱ１のＯＮ時にチョークコイルＬ１に貯えられたエネルギーがＦＥＴＱ１のＯＦＦ時に放電しきらないうちに（つまり、Ｌ１の電流がゼロにならないうちに）、再度ＦＥＴＱ１がＯＮする。このような動作が電流連続モードと呼ばれる。
【００３０】
次に、過電流が流れる時の各部波形が図４および図５に示される。図４は、図２と対応する。図４Ａは、入力交流（ＡＣ）電流の波形である。図４ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図４Ｃが検出信号Ｉsense の波形である。図４Ｂ中で、破線で囲んだ区間を拡大した波形を図５に示す。図５は、図３と対応する波形図である。
【００３１】
図５Ａが発振器１５の出力信号ＣＬＫの波形である。図５ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図５Ｃが検出信号Ｉsense の波形である。図５Ｄがドライブ回路１７から出力されるドライブパルスＯＵＴの波形である。ドライブパルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、チョークコイルＬ１の電流ＩＬ１が流れる。なお、図４および図５は、実際には発生するノイズ等が省略された概略的な波形を示している。
【００３２】
ＦＥＴＱ１がＯＮし、ＦＥＴＱ１を過電流が流れると、ＦＥＴＱ１が破損するおそれがある。過電流検出回路１８の出力ＰＣＤが保護回路１６に供給され、過電流が検出された時に保護動作が働くようになされている。一般的に、過電流制御方法として、ドライブパルスＯＵＴの出力中に過電流が検出されると、出力中のドライブパルスＯＵＴをＯＦＦするパルスバイパルス方式が知られている。
【００３３】
パルスバイパルス方式では、過電流検出回路１８によって検出信号Ｉsenseが所定の電
圧値に達したことが検出されると、保護回路１６によって現在出力中のドライブパルスＯＵＴの出力が直ちにＯＦＦされる。その後、固定された周波数期間のタイミングで、再度ドライブパルスＯＵＴの出力がＯＮされる。さらに、ＯＮ時間が所定値以上になる場合にも、ドライブパルスＯＵＴの出力をＯＦＦするような制御（ＭＡＸデューティ制御と称する）が保護回路１６によってなされている。
【００３４】
図５Ｅがパルス幅変調回路１４が出力するＰＷＭ信号であり、図５Ｆが過電流検出回路１８が出力する検出信号ＰＣＤである。検出信号ＰＣＤは、検出信号Ｉsense が設定した所定値を超えると、Ｈとなり、現在出力中のドライブパルスＯＵＴの出力が直ちにＯＦＦされる。検出信号Ｉsense が所定の値を超えなくなると、Ｌとなる。図５Ｇが保護回路１６内に設けられているＭＡＸデューティ検出ブロックが出力する検出信号ＭＤである。デューティ比が所定値例えば０．９５になると検出信号ＭＤがＨとなる。検出信号ＭＤがＨとなると、現在出力中のドライブパルスＯＵＴの出力が直ちにＯＦＦされる。
【００３５】
従来の構成では、異常状態試験を行う場合には、過電流制限の機能が働かない場合がある。その場合には、図６Ａに示すように、入力交流電圧（図６Ｂ）の位相角３０°乃至４０°付近でチョークコイルＬ１の電流ＩＬ１が過電流となることがある。図６Ｃは、電流ＩＬ１のピーク値を表している。このような異常状態における過電流に対する対策を行うのがこの発明である。
【００３６】
＜２．第１の実施の形態＞
以下、この発明の第１の実施形態の構成について図７を参照しながら説明する。この第１の実施の形態は、上述した図１に示す構成の連続電流モードのＰＦＣ制御回路を有する電源装置に対して適用される。すなわち、ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉによって、交流電源（商用電源）Ｖａｃの交流電圧が整流され、平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが発生する。
【００３７】
入力電圧ＶｉｎがチョークコイルＬ１、ＦＥＴＱ１、ダイオードＤ１およびコンデンサＣｏからなる昇圧形スイッチング電源回路に供給され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが生成される。出力電圧Ｖｏｕｔが負荷に供給される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴである。スイッチング素子としてのＦＥＴＱ１のゲートに対してＰＦＣ制御回路１Ｂにより形成されたドライブパルスＯＵＴが供給される。
【００３８】
ＦＥＴＱ１は、パルスが一方の論理値であるＨの期間でＯＮし、他方の論理値であるＬの期間でオフする。ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。
【００３９】
図７に示すように、第１の実施形態によるＰＦＣ制御回路１Ｂは、電圧増幅器１１と、乗算器１２と、電流増幅器１３と、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路１４と、発振器１５と、保護回路１６と、ドライブ回路１７と、過電流検出回路１８と、部位判定回路２１と、カウンタ２２とを有する。
【００４０】
入力電流ＩＡＣおよびＡＣ電圧を平均化した電圧ＶＲＭＳがＰＦＣ制御回路１Ｂの乗算器１２に供給される。出力電圧を抵抗分圧した電圧ＦＢがＰＦＣ制御回路１Ｂの電圧増幅器１１に供給され、電圧増幅器１１の出力電圧ＶＡＯが乗算器１２に供給される。
【００４１】
乗算器１２が下記の式で表される乗算出力Ｉｍｐｏを電流増幅器１３を介してパルス幅変調回路１４に供給する。
【００４２】
Ｉｍｐｏ＝ＩＡＣ×ＶＡＯ／（Ｋ×ＶＲＭＳ2）
ただし、Ｋは定数であり、回路によって任意に選択される。
【００４３】
パルス幅変調回路１４は、発振器１５から供給された信号を電流増幅器１３からの出力ＣＡＯに応じてパルス幅変調する。変調されたパルス信号は、保護回路１６およびドライブ回路１７を介してドライブパルスＯＵＴとして出力される。ドライブパルスＯＵＴがＦＥＴＱ１のゲートに印加される。これにより、ＦＥＴＱ１が高速でスイッチングがされる。
【００４４】
乗算出力Ｉｍｐｏは、上式に示されるように、ＩＡＣ、ＶＡＯに比例し、ＶＲＭＳの二乗に反比例する。また、乗算出力Ｉｍｐｏが大きいほどドライブパルスのＯＮ期間が長くなる。したがって、電圧ＶＲＭＳが小さいと、乗算出力Ｉｍｐｏが大きくなり、ＦＥＴＱ１のＯＮ期間が長くなり、電流ＩＬ１が大きくなるように制御される。ＰＦＣ制御回路１Ｂは、ドライブパルスのデューティ比を変化させることで、出力電圧Ｖｏｕｔを安定化する。
【００４５】
負荷電流の経路に直列に電流検出抵抗Ｒsense が挿入される。電流検出抵抗Ｒsense によって得られた検出信号（電圧値）Ｉsense がＰＦＣ制御回路１Ｂの過電流検出回路１８に供給される。過電流検出回路１８の検出出力ＰＣＤが保護回路１６に供給される。過電流が検出された場合には、保護回路１６によってドライブパルスの出力が停止される。その結果、ＦＥＴＱ１がオフして過電流が抑えられる。この保護動作は、上述した従来の電源回路と同様の保護動作であり、通常の過電流保護動作である。通常の過電流保護動作においては、過電流検出回路１８の検出出力ＰＣＤがＬとなると、ドライブパルスの出力の停止が解除される。すなわち、パルスバイパルス方式で保護動作がなされる。
【００４６】
図９Ａに示すように、部位判定回路２１によって入力交流電圧の全波波形の位相角０°〜１８０°の内の所定の部位（範囲）例えば位相角０°〜７０°および１１０°〜１８０°の部位（範囲）が部位判定回路２１によって検出される。例えば入力交流電流ＩＡＣが直流電圧を平均化した電圧ＶＲＭＳに対応する値（しきい値）と比較される。入力交流電圧がしきい値以下となる部位を部位Ｂと称し、他の部位を部位Ａと称する。設定される部位Ｂは、０°〜８０°および１００°〜１８０°の範囲内で設定されることが好ましい。図９Ｂに示すように、入力交流電流ＩＡＣの位相を検出することによって部位判定を行うようにしても良い。
【００４７】
部位判定回路２１の検出信号がカウンタ２２に対してカウントイネーブル信号として供給される。例えば部位判定回路２１が部位Ｂにおいて、Ｈの判定出力を発生すると、部位Ｂにおいて、カウンタ２２が過電流検出回路１８の検出信号ＰＣＤをカウント可能となされる。他の部位Ａにおいては、カウンタ２２がカウント動作を行わないように制御される。
【００４８】
カウンタ２２のカウント出力が保護回路１６に対して供給される。保護回路１６内には、後述するように、カウント出力を処理することによって、異常状態における過電流保護動作が必要か否かが判定される。異常状態における過電流保護動作が必要と判定されると、ドライブパルスの出力が停止される。この異常状態における過電流保護動作は、パルスバイパルス方式と異なり、一度動作すると、リセット動作がなされるまで継続する。リセット動作は、例えばＡＣプラグをコンセントから抜くことによってなされる。
【００４９】
この発明の第１の実施の形態において、通常動作は、従来の電源装置と同様である。図８のフローチャートを参照して異常時の過電流保護動作について説明する。ステップＳ１において、部位判定回路２１が部位Ｂか否かを判定する。部位Ｂと判定されると、カウンタ２２が過電流検出回路１８の検出出力ＰＣＤをカウントする（ステップＳ２）。
【００５０】
ステップＳ３において、部位Ｂにおけるカウント動作の結果（カウント値）が処理される。ステップＳ４において、カウント動作の結果が異常時の過電流保護動作を行うための条件を満たしているか否かが判定される。異常時の過電流保護動作を行うための条件が成立していると判定されると、ステップＳ５において、異常時の過電流保護動作がなされる。上述したように、ドライブパルスの出力が阻止され、リセットされるまでパルス信号の出力を阻止した状態が継続される。
【００５１】
異常時の過電流保護動作を行うための条件の具体例について以下説明する。
条件１：部位Ｂにおいて、連続したｎ個の過電流検出出力ＰＣＤが発生するＡＣ半波（０°〜１８０°）の期間がｍ回連続で検出された場合
条件２：部位Ｂにおいて、ｎ個の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｍ回連続で検出された場合
条件３：部位Ｂにおいて、連続したｎ個の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合
条件４：部位Ｂにおいて、ｎ個の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合
条件１〜５において、（ｎ，ｍ≧１、ｏ≧ｍ）である。
【００５２】
条件６：部位Ｂにおいて、連続したｎ個の過電流検出出力ＰＣＤが発生すると、カウントアップ（カウント値が＋１）し、カウント値がｍに達した場合
条件７：部位Ｂにおいて、ｎ個の過電流検出出力ＰＣＤが発生すると、カウントアップ（カウント値が＋１）し、カウント値がｍに達した場合
条件６、７において、（ｎ，ｍ≧１）である。
条件１乃至７の内の何れかの条件が設定される。
【００５３】
さらに、カウンタ２２のリセット、またはカウンタ２２のカウントダウンを上述した各条件に対して追加しても良い。リセットの例を以下に示す。
リセット動作１：部位Ｂにおいて、連続したｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｍ回連続で検出された場合にカウンタをリセットする。
リセット動作２：部位Ｂにおいて、ｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｍ回連続で検出された場合にカウンタをリセットする。
リセット動作３：部位Ｂにおいて、連続したｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合にカウンタをリセットする。
リセット動作４：部位Ｂにおいて、ｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合にカウンタをリセットする。
リセット動作１〜４において、（ｎ，ｍ≧１、ｏ≧ｍ）である。
【００５４】
カウントダウンの例を以下に示す。カウントダウンは、カウント値を−１する動作である。
カウントダウン動作１：部位Ｂにおいて、連続したｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｍ回連続で検出された場合にカウンタをカウントダウンする。
カウントダウン動作２：部位Ｂにおいて、ｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｍ回連続で検出された場合にカウンタをカウントダウンする。
カウントダウン動作３：部位Ｂにおいて、連続したｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合にカウンタをカウントダウンする。
カウントダウン動作４：部位Ｂにおいて、ｎ個以下の過電流検出出力ＰＣＤが発生するＡＣ半波の期間がｏ回中、ｍ回検出された場合にカウンタをカウントダウンする。
カウントダウン動作１〜４において、（ｎ，ｍ≧１、ｏ≧ｍ）である。
【００５５】
想定内の負荷変動、交流入力電圧の減電圧等によって、通常の過電流状態が生じた場合には、図１０Ａにおいて、部位Ａ内の線で囲んで示す領域で、電流制限保護動作がなされる。この保護動作は、パルスバイパルス方式である。アブーノーマル試験等によって、異常時の過電流状態が生じた場合には、図１０Ｂにおいて、部位Ｂ内の線で囲んで示す領域で、電流制限保護動作がなされる。この保護動作は、一旦動作すると、電源を切断したりしないと復帰しないラッチ方式である。さらに、図１０Ｃに示すように、想定している負荷の変動より大きな負荷の変動が生じた場合には、過電流保護動作が部位Ｂ内でもなされる。このような想定外の負荷変動に対しても、異常時の過電流保護動作がなされる。
【００５６】
＜３．変形例＞
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。例えば、電流検出のために電流検出抵抗Ｒsense を使用したが、電流検出トランスを使用して電流を検出しても良い。さらに、チョークコイルに二次巻線を付加して電流を検出しても良い。さらに、チョークコイルＬ１の放電が完了したことを検出するのがゼロ電流検出の目的であるので、検出値が０Ｖ（ボルト）に限定されるものではない。
【００５７】
さらに、異常時の過電流保護動作を働かせる条件として、上述したものは一例であって、他の設定も可能である。さらに、この発明は、電流非連続モード（臨界モード）のＰＦＣ制御に対しても適用することができる。
【符号の説明】
【００５８】
Ｑ１・・・ＦＥＴ
ＢＤ・・・ブリッジ整流回路
Ｌ１・・・チョークコイル
Ｒsense ・・・電流検出抵抗
１Ａ，１Ｂ・・・ＰＦＣ制御回路
２・・・負荷
１１・・・電圧増幅器
１２・・・乗算器
１３・・・電流増幅器
１４・・・パルス幅変調回路
１５・・・発振器
１６・・・保護回路
１７・・・ドライブ回路
１８・・・過電流検出回路
２１・・・部位判定回路
２２・・・カウンタ
【図１】
2011030292.tif 000003
【図２】
2011030292.tif 000004
【図３】
2011030292.tif 000005
【図４】
2011030292.tif 000006
【図５】
2011030292.tif 000007
【図６】
2011030292.tif 000008
【図７】
2011030292.tif 000009
【図８】
2011030292.tif 000010
【図９】
2011030292.tif 000011
【図１０】
2011030292.tif 000012