(57)【要約】    【課題】      半導体パッケージの構成部材および組立工程数を減らすことにより半導体パッケージの組立費用を大幅に低減し、さらには半導体パッケージの厚さを薄化することが可能となり、１０段重ねのＰＯＰとした場合でも１ミリメートル以下の厚さを達成する半導体パッケージを提供できるようにする。【解決手段】  従来の半導体パッケージの構成部材であるリードフレーム、サブストレート、および、ワイヤーと接着剤を不要とし、半導体パッケージの薄化を可能としたことを特徴とするものである。【選択図】    図２
2011108710.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの周囲を電気的絶縁材料にてパッケージングする際に平面的に見て半導体チップの大きさよりも広範囲にパッケージングし、半導体チップの範囲外のパッケージ部にパッケージの表裏を貫通する孔を設け、当該孔の壁面に金属膜を被着しパッケージの表裏を孔の壁面によって電気的に導通し外部電極とする構造をもつことを特徴とする半導体パッケージ。
【請求項２】
半導体チップの周囲を電気的絶縁材料にてパッケージングする際に平面的に見て半導体チップの大きさよりも広範囲にパッケージングし、半導体チップの範囲外のパッケージ部にパッケージの表裏を貫通する孔を設け、当該孔に導電性の材料を埋め込みパッケージの表裏を孔の内部に埋め込んだ導電性材料によって電気的に導通し外部電極とする構造をもつことを特徴とする半導体パッケージ。
【請求項３】
請求項１及び請求項２に記載された半導体チップ表面の電極パッドに導電性のポストを形成し当該ポストの一部をパッケージの表面に露出させ、当該露出部と請求項１および請求項２に記載された外部電極をパッケージの表面に被着された配線によって電気的に導通させたことを特徴とする半導体パッケージ。
【請求項４】
請求項１においてパッケージの表裏を貫通した孔の壁面に被着する金属膜をイオンプレーティング法により形成したその金属膜の結晶状態が不定形（アモルファスなど）であることを特徴とする半導体パッケージ。
【請求項５】
請求項３においてパッケージの表面に被着する配線材料をイオンプレーティング法により形成したその金属膜の結晶状態が不定形（アモルファスなど）であることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、金属のリードフレームを外部電極に使用する半導体パッケージの構造として、
半導体チップの外部端子（パッド）と２次実装に使用される外部電極（リードフレーム）は金属のワイヤーで接続されており、外部電極を除いた部分は樹脂で覆われている。
【０００３】
このように構成された半導体パッケージは単体でプリント基板に実装されて使用され、実装スペースは半導体パッケージの平面的面積が必要となり実装密度を高めることはできない。また、リードフレームを使用し金属ワイヤー接続を必要とすることからパッケージ組立て費用は高価となる。
【０００４】
また、従来の半導体パッケージではパッケージを縦型に積み重ねて１つのシステムとするパッケージオンパッケージ（ＰＯＰ）の構造がある。ＰＯＰに使用されるパッケージはボールグリッドアレイ（ＢＧＡ）タイプが主流であるがその構造は、サブストレート（配線基板）の上に半導体チップを搭載しサブストレート上に被着された配線と半導体チップ上のパッドを金属ワイヤーで接続し樹脂で覆われている、なお、サブストレート上の配線からサブストレート下面に設けられたボール（半導体パッケージの外部電極）へ電気的に接続されている。
【０００５】
このように構成された半導体パッケージは複数の高価な構成部材が必要であり、また、パッケージの厚さも複数の構成部材を使用するため厚くなる（０．５ｍｍ以上）ことからＰＯＰとした場合でも２段重ねまでの構造が主流である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述のごとく従来の半導体パッケージでは複数の構成部材が必要であり、組立工程も複雑であることから高価なものとなっている。また従来の半導体パッケージを使用して実装密度を高めるためにはＢＧＡを積み重ねたＰＯＰの構造となるが、ＢＧＡのパッケージを２段に積み重ねるのが実用上の限界であり、期待されるほどの実装密度は達成されていない。本発明は、上記の点に鑑みてなされたものであり、構成部材および組立工程数を減らすことにより半導体パッケージの組立費用を大幅に低減し、さらには半導体パッケージの厚さを薄化することが可能となり、１０段重ねのＰＯＰとした場合でも１ミリメートル以下の厚さを達成する半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解決するために、次に述べる手段を講じたことを特徴とするものである。請求項１の発明は、半導体パッケージにおいて半導体チップの周囲を電気的絶縁材料にてパッケージングする際に平面的に見て半導体チップの大きさよりも広範囲にパッケージングし、半導体チップの範囲外のパッケージ部にパッケージの表裏を貫通する孔を設け、当該孔の壁面に金属膜を被着しパッケージの表裏を孔の壁面によって電気的に導通し外部電極とする構造をもつことを要旨とする。従って従来の半導体パッケージ構造に使用されているリードフレーム又はサブストレートが不要となる。
【０００８】
請求項２の発明は、半導体パッケージにおいて半導体チップの周囲を電気的絶縁材料にてパッケージングする際に平面的に見て半導体チップの大きさよりも広範囲にパッケージングし、半導体チップの範囲外のパッケージ部にパッケージの表裏を貫通する孔を設け、当該孔に導電性の材料を埋め込みパッケージの表裏を孔の内部に埋め込んだ導電性材料によって電気的に導通し外部電極とする構造をもつこと要旨とする。従って従来の半導体パッケージ構造に使用されているリードフレーム又はサブストレートが不要となる。
【０００９】
請求項３の発明は、半導体パッケージにおいて半導体チップ表面の電極パッドに導電性のポストを形成し当該ポストの一部をパッケージの表面に露出させ、当該露出部と請求項１および請求項２に記載された外部電極をパッケージの表面に被着された配線によって電気的に導通させたことを要旨とする。従って従来の半導体パッケージ構造に使用されている金属ワイヤーを使用しないため、半導体パッケージの部材数及び組立工程数を低減することが可能となり大幅にコストダウンすることができる。
【００１０】
請求項４の発明は、半導体パッケージの表裏を貫通した孔の壁面に被着する金属膜を、イオンプレーティング法により形成したその金属膜の結晶状態が不定形（アモルファスなど）であることを要旨とする。イオンプレーティング法であれば貫通孔の壁面に金属膜を被着することが容易であり、被着した金属膜の密着強度は印刷法やメッキ法によって被着された金属膜よりも強力である。
【００１１】
請求項５の発明は、半導体パッケージの表面に被着する配線材料をイオンプレーティング法により形成したその金属膜の結晶状態が不定形（アモルファスなど）であることを要旨とする。イオンプレーティング法であればパッケージの表面に金属膜を被着することが容易であり、被着した金属膜の密着強度は印刷法やメッキ法によって被着された金属膜よりも強力である。
【発明の効果】
【００１２】
請求項１および請求項２に記載の発明によれば、半導体チップとパッケージの外縁部の間に２次実装用の外部電極を設けるため、パッケージの外側に突出する外部リードが不要となる。このために従来の半導体パッケージに必要であった金属リードフレームおよびサブストレートが不要となり、半導体パッケージを構成する部材数および組立工程数の低減がなされ大幅なコストダウンを達成する、とともにリードフレームおよびサブストレートを使用しないためパッケージ厚さの薄化（半導体パッケージ厚さ０．１ミリメートル以下）が可能となる。
【００１３】
請求項３に記載の発明によれば、従来の半導体パッケージの構成に不可欠であった金属ワイヤーが不要となる。このために従来の半導体パッケージに比較し、半導体パッケージを構成する部材数および組立工程数の低減がなされ大幅なコストダウンを達成する。
【００１４】
請求項４に記載の発明によれば、半導体パッケージの表裏を貫通した孔の壁面に金属膜をイオンプレーティング法によって被着するが、イオンプレーティング法により被着された金属膜の密着強度は、印刷法やメッキ法によって被着された金属膜よりも強力であり信頼性の高い半導体パッケージを提供することが可能となる。
【００１５】
請求項５に記載の発明によれば、パッケージの表面に被着する配線材料をイオンプレーティング法により被着するが、イオンプレーティング法により被着された金属膜の密着強度は、印刷法やメッキ法によって被着された金属膜よりも強力であり信頼性の高い半導体パッケージを提供することが可能となる。さらにはイオンプレーティング法であれば配線のラインアンドスペース（線幅と線間の距離）を、従来の印刷法に比較して微細化が可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係わる半導体パッケージの例を示す平面図である。
【図２】本発明に係わる半導体パッケージの例を示す図である。
【図３】本発明に係わる半導体パッケージにてＰＯＰシステムを構成した図である。
【図４】本発明に係わる半導体パッケージの組立工程の実施例を示す図である。
【図５】リードフレームを使用した半導体パッケージの例を示す図である。
【図６】サブストレートを使用した半導体パッケージの例を示す図である。
【図７】従来のパッケージにてＰＯＰシステムを構成した図である
【発明を実施するための形態】
【実施例】
【００１７】
本発明による半導体パッケージ１は、半導体チップ２、パッケージング樹脂３、表裏貫通孔４、孔壁面被着膜５、電極パッド６、ポスト７、配線８、外部電極９から構成される。
【００１８】
半導体チップ２に設けられた電極パッド６には導電性のポスト７が立てられており、半導体チップ２の回路のない背面が露出するようにパッケージング樹脂３によってパッケージされている、このときポスト７の一部はパッケージの表面から露出している。
【００１９】
パッケージング樹脂３は平面的に半導体チップ２の大きさよりも相当大きい範囲をパッケージしており、半導体チップ２とパッケージの端部との間には表裏貫通孔４が設けられ、当該貫通孔の内面には導電性材料により孔壁面被着膜５が被着されている。また、当該貫通孔に導電性材料を埋め込むことでも同じ効果が得られる。
【００２０】
表裏貫通孔４の表側の縁と裏側の縁には孔壁面被着膜５を介して電気的に導通するようになされた導電性の材料にて外部電極９を設けており、導電性材料を被着した配線８によってポスト７と外部電極９は電気的に結ばれている。
【００２１】
本発明による半導体パッケージ１の製造方法の１実施例としては、枠２１に張力をもった状態（弛みのない状態）で粘着テープ２２を貼り付けておき、粘着テープ２２へ、ポスト７を形成し終え且つ個片化された半導体チップ２を搭載する。このとき半導体チップ２は粘着テープ２２に接着固定されており、隣接するチップ同士の距離は少なくとも半導体パッケージ１の外形サイズより大きくする。
【００２２】
さらに、半導体チップ２及びポスト７をパッケージング樹脂３で覆いつくし、樹脂の硬化後に枠２１および粘着テープ２２を取り去りポスト７の一部が露出するまで表面を削り取る。
【００２３】
その後、外部電極９の位置にパッケージの表裏貫通孔４を設け、孔壁面被着膜５、配線８、外部電極９をイオンコーティングにて形成する。
【００２４】
さらに、隣接する半導体チップ２の間にて各々を切り離すことにより半導体パッケージ１が完成する。
【００２５】
本発明による半導体パッケージ１の構造は従来の半導体パッケージ（図４および図５）に比較してリードフレームやサブストレートが不要となるため構成部材が少なくなっており１／５以下への薄型化が可能となる、また、ワイヤーボンディングの工程が不要となり大幅なコストの低減と信頼性の向上を実現することができる。
【符号の説明】
【００２６】
１        本発明による半導体パッケージ
２        半導体チップ
３        パッケージング樹脂
４        表裏貫通孔
５        孔壁面被着膜
６        電極パッド
７        ポスト
８        配線
９        外部電極
１０        リードフレーム
１１        ワイヤー
１２        ステージ
１３        接着剤
１４        サブストレート
１５        実装用半田ボール
１６        パッケージ範囲
１７        個片化された本発明による半導体パッケージ
１８        １０段重ねＰＯＰ
１９        ２段重ねＰＯＰ
【図１】
2011108710.tif 000003
【図２】
2011108710.tif 000004
【図３】
2011108710.tif 000005
【図４】
2011108710.tif 000006
【図５】
2011108710.tif 000007
【図６】
2011108710.tif 000008
【図７】
2011108710.tif 000009