(57)【要約】【課題】書き換え耐久性の高いチャージトラップ型メモリ装置を提供する。【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とするチャージトラップ型メモリ装置を提供することにより上記課題を解決する。【選択図】  図３
2011023097.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置における書き込み方法において、
前記チャージトラップ型メモリ装置において、書き込み電圧の印加方向に、書き込み開始電圧以上の電圧値の第１のパルス電圧を印加し、
前記第１のパルス電圧を印加後に、前記書き込み電圧の印加方向とは逆方向に、消去開始電圧未満の電圧値の第２のパルス電圧を印加することを特徴とするチャージトラップ型メモリ装置における書き込み方法。
【請求項２】
前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とする請求項１に記載のチャージトラップ型メモリ装置における書き込み方法。
【請求項３】
前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とする請求項１に記載のチャージトラップ型メモリ装置における書き込み方法。
【請求項４】
前記第１のパルス電圧をＶｐａ１とした場合、Ｖｐａ１≧＋１４Ｖであって、
前記第２のパルス電圧をＶｐａ２とした場合、−５Ｖ≧Ｖｐａ２≧−９Ｖであることを特徴とする請求項１から３のいずれかに記載のチャージトラップ型メモリ装置における書き込み方法。
【請求項５】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置における消去方法において、
前記チャージトラップ型メモリ装置において、消去電圧の印加方向に、消去開始電圧以上の電圧値の第１のパルス電圧を印加し、
前記第１のパルス電圧を印加後に、前記消去電圧の印加方向とは逆方向に、書き込み開始電圧未満の電圧値の第２のパルス電圧を印加することを特徴とするチャージトラップ型メモリ装置における消去方法。
【請求項６】
前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とする請求項５に記載のチャージトラップ型メモリ装置における消去方法。
【請求項７】
前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とする請求項５に記載のチャージトラップ型メモリ装置における消去方法。
【請求項８】
前記第１のパルス電圧をＶｐａ１とした場合、Ｖｐａ１≦−１４Ｖであって、
前記第２のパルス電圧をＶｐａ２とした場合、＋５Ｖ≦Ｖｐａ２≦＋９Ｖであることを特徴とする請求項５から７のいずれかに記載のチャージトラップ型メモリ装置における消去方法。
【請求項９】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、
前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、
前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、
前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とするチャージトラップ型メモリ装置。
【請求項１０】
前記トンネル酸化膜は、ＳｉＯ２膜により形成されていることを特徴とする請求項９に記載のチャージトラップ型メモリ装置。
【請求項１１】
前記トンネル酸化膜は、前記シリコン基板の表面を熱酸化することにより形成したものであることを特徴とする請求項９または１０に記載のチャージトラップ型メモリ装置。
【請求項１２】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、
前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、
前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、
前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とするチャージトラップ型メモリ装置。
【請求項１３】
前記チャージトラップ膜は、ＳｉＮ膜により形成されているものであることを特徴とする請求項９から１２のいずれかに記載のチャージトラップ型メモリ装置。
【請求項１４】
前記ブロッキング絶縁膜は、Ａｌ２Ｏ３膜又はＳｉＯ２膜により形成されているものであることを特徴とする請求項９から１３のいずれかに記載のチャージトラップ型メモリ装置。
【請求項１５】
前記ゲート電極は、ポリシリコン膜、金属窒化物膜、金属膜のいずれかにより形成されているものであることを特徴とする請求項９から１４のいずれかに記載のチャージトラップ型メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージトラップ型メモリ装置における書き込み方法、消去方法及びチャージトラップ型メモリ装置に関する。
【背景技術】
【０００２】
不揮発性メモリ装置の一種であるフラッシュメモリとして、フローティングゲート型メモリ装置が知られている。
【０００３】
また、次世代の不揮発性メモリ装置として、シリコン基板上に順に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が形成された積層構造を有するフラッシュメモリとして、所謂チャージトラップ型メモリ装置が知られている。
【０００４】
このチャージトラップ型メモリ装置としては、ＳＯＮＯＳ構造（ポリシリコン膜、ＳｉＯ２（アモルファス）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＳＡＮＯＳ構造（ポリシリコン膜、Ａｌ２Ｏ３（結晶質）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＴＡＮＯＳ構造（ＴａＮ膜、Ａｌ２Ｏ３（結晶質）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）、ＭＡＮＯＳ構造（金属膜、Ａｌ２Ｏ３（結晶質）膜、ＳｉＮ膜、ＳｉＯ２膜、シリコン基板の積層構造）等の構造を有するものが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１５３９９９号公報
【特許文献２】特開平５−２５８５８３号公報
【特許文献３】特開２００７−１９３８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、フラッシュメモリは不揮発性メモリであるという利点は有しているが、フラッシュメモリは書き換え耐久性が揮発性メモリ等に比べて低いため、書き換え耐久性の高いフラッシュメモリが望まれている。
【０００７】
特に、フローティングゲート型メモリ装置に対し、チャージトラップ型メモリ装置の場合、構成される素子の高さを低くすることができ、構造が簡単なものとなり微細化しやすくなり、高集積化、低コスト化することができるといった利点や、ロジック回路との整合性が高いといった利点を有しており、チャージトラップ型メモリ装置の書き換え耐久性の向上は特に望まれるものである。
【０００８】
本発明は、上記に鑑みてなされたものであり、書き換え耐久性を高め、更には、信頼性を高めたチャージトラップ型メモリ装置を提供すること、また、記憶保持特性のよいチャージトラップ型メモリ装置における書き込み方法及び消去方法を提供すること目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置における書き込み方法において、前記チャージトラップ型メモリ装置における書き込み電圧の印加方向に、書き込み開始電圧以上の電圧値の第１のパルス電圧を印加し、前記第１のパルス電圧を印加後に、前記書き込み電圧の印加方向とは逆方向に、消去開始電圧未満の電圧値の第２のパルス電圧を印加することを特徴とする。
【００１０】
また、本発明は、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とする。
【００１１】
また、本発明は、前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とする。
【００１２】
また、本発明は、前記第１のパルス電圧をＶｐａ１とした場合、Ｖｐａ１≧＋１４Ｖであって、前記第２のパルス電圧をＶｐａ２とした場合、−５Ｖ≧Ｖｐａ２≧−９Ｖであることを特徴とする。
【００１３】
また、本発明は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置における消去方法において、前記チャージトラップ型メモリ装置における消去電圧の印加方向に、消去開始電圧以上の電圧値の第１のパルス電圧を印加し、前記第１のパルス電圧を印加後に、前記消去電圧の印加方向とは逆方向に、書き込み開始電圧未満の電圧値の第２のパルス電圧を印加することを特徴とする。
【００１４】
また、本発明は、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とする。
【００１５】
また、本発明は、前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とする。
【００１６】
また、本発明は、前記第１のパルス電圧をＶｐａ１とした場合、Ｖｐａ１≦−１４Ｖであって、前記第２のパルス電圧をＶｐａ２とした場合、＋５Ｖ≦Ｖｐａ２≦＋９Ｖであることを特徴とする。
【００１７】
また、本発明は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とする。
【００１８】
また、本発明は、前記トンネル酸化膜は、ＳｉＯ２膜により形成されていることを特徴とする。
【００１９】
また、本発明は、前記トンネル酸化膜は、前記シリコン基板の表面を熱酸化することにより形成したものであることを特徴とする。
【００２０】
また、本発明は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、前記トンネル酸化膜は、ＳｉＯＮ膜により形成されており、前記トンネル酸化膜における窒素の組成は、シリコン基板側よりもチャージトラップ膜側の方が高い、組成傾斜を有する膜であることを特徴とする。
【００２１】
また、本発明は、前記チャージトラップ膜は、ＳｉＮ膜により形成されているものであることを特徴とする。
【００２２】
また、本発明は、前記ブロッキング絶縁膜は、Ａｌ２Ｏ３膜又はＳｉＯ２膜により形成されているものであることを特徴とする。
【００２３】
また、本発明は、前記ゲート電極は、ポリシリコン膜、金属窒化物膜、金属膜のいずれかにより形成されているものであることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、書き換え耐久性を高め、更には、信頼性を高めたチャージトラップ型のメモリ装置を提供することができる。また、記憶保持特性のよいチャージトラップ型メモリ装置における書き込み方法及び消去方法を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】チャージトラップ型メモリ装置の構成図
【図２】チャージトラップ型メモリ装置のＣ−Ｖカーブの概要図
【図３】本実施の形態におけるチャージトラップ型メモリ装置のＣ−Ｖカーブ図
【図４】厚さが４ｎｍのトンネル酸化膜のチャージトラップ型メモリ装置のＣ−Ｖカーブ図
【図５】本実施の形態におけるチャージトラップ型メモリ装置の書き換え回数と電圧の相関図
【図６】厚さが４ｎｍのトンネル酸化膜のチャージトラップ型メモリ装置の書き換え回数と電圧の相関図
【図７】正のパルス電圧による書き込みパルス印加後の経過時間とＶｆｂとの相関図
【図８】正のパルス電圧による書き込みパルスの波形図
【図９】第２の実施の形態における書き込みパルスの波形図
【図１０】第２の実施の形態における書き込みパルス印加後の経過時間とＶｆｂとの相関図
【発明を実施するための形態】
【００２６】
本発明を実施するための形態について、以下に説明する。
【００２７】
〔第1の実施の形態〕
（チャージトラップ型メモリ装置）
図１に基づき、第１の実施の形態におけるチャージトラップ型メモリ装置について説明する。
【００２８】
本実施の形態におけるチャージトラップ型メモリ装置は、シリコン基板１０上に、順に、トンネル酸化膜１１、チャージトラップ膜１２、ブロッキング絶縁膜１３、ゲート電極１４が積層形成されている。
【００２９】
トンネル酸化膜１１は、シリコン酸化膜（ＳｉＯ２膜）により形成されており、シリコン酸化膜の膜厚は２ｎｍである。尚、本実施の形態では、トンネル酸化膜１１をシリコン酸化膜（ＳｉＯ２膜）により形成されているが、このシリコン酸化膜に窒素を混入させたシリコン酸窒化膜（ＳｉＯＮ膜）により形成してもよい。また、トンネル酸化膜１１となるシリコン酸化膜（ＳｉＯ２膜）は、シリコン基板１０の表面を熱酸化することにより形成される。形成されるトンネル酸化膜１１は、均一な膜厚が要求され、また、形成される膜厚が２ｎｍと薄いため、トンネル酸化膜１１は熱酸化により形成することが好ましい。
【００３０】
また、チャージトラップ膜１２は、シリコン窒化膜（ＳｉＮ膜）により形成されている。本実施の形態におけるチャージトラップ膜１２の膜厚は７ｎｍである。
【００３１】
ブロッキング絶縁膜１３は、シリコン酸化膜（ＳｉＯ２膜）、酸化アルミニウム膜（Ａｌ２Ｏ３膜）又は、高誘電率膜（Ｈｉｇｈ−ｋ膜）により形成されている。高誘電率膜（Ｈｉｇｈ−ｋ膜）を構成する材料としては、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、酸化イットリウム（Ｙ２Ｏ３）等が挙げられる。尚、本実施の形態においては、ブロッキング絶縁膜１３は、酸化アルミニウム膜（Ａｌ２Ｏ３膜）により形成されており、形成されるブロッキング絶縁膜１３の膜厚は、１５ｎｍである。
【００３２】
また、ゲート電極１４は、ポリシリコン膜、導電性を有する金属窒化物膜、金属膜により形成されている。導電性を有する金属窒化物膜としては、ＴｉＮ膜、ＴａＮ膜が挙げられ、金属膜としては、タングステン（Ｗ）、白金（Ｐｔ）等の金属材料からなる膜が挙げられる。尚、本実施の形態では、ゲート電極はＴｉＮ膜により形成されている。
【００３３】
尚、図１はチャージトラップ型メモリ装置におけるＭＯＳ（Metal  Oxide  Semiconductor）キャパシタの構造を示すものであるが、ソース電極及びドレイン電極を形成したトランジスタとして構成してもよい。
【００３４】
次に、図１に示すチャージトラップ型メモリ装置における情報の書き込み及び消去方法について説明する。チャージトラップ型メモリ装置において情報の書き込み及び消去を行うためには、ゲート電極１４に接続された書き込み／消去制御回路２０より所定の電圧を印加することにより行われる。具体的には、書き込みは、書き込み／消去制御回路２０より、１８Ｖの正のパルス電圧を印加して、シリコン基板１０側より負の電荷である電子を供給し、供給された電子をチャージトラップ膜１２においてトラップすることにより行われる。また、消去は、書き込み／消去制御回路２０より、−１８Ｖ又は−２０Ｖの負のパルス電圧を印加することにより、チャージトラップ膜１２にトラップされている電子をデトラップすることにより行われる。
【００３５】
図２は、本実施の形態におけるチャージトラップ型メモリ装置におけるＣ−Ｖカーブを示す。この図は、縦軸を容量Ｃｇ（Ｆ／ｃｍ２）とし、横軸を電圧Ｖｇ（Ｖ）としたものである。この図に示されるように、書き込みの際には、電子がトラップされるためＣ−Ｖカーブが正方向にシフトする。一方、消去の際には、電子のデトラップにより、Ｃ−Ｖカーブが負方向にシフトする。このように、情報の書き込み及び消去の際には、Ｃ−Ｖカーブが平行移動する。尚、本実施の形態においては、電子がデトラップされる場合には、正の電荷であるホールがトラップされる場合も含むものとする。
【００３６】
（トンネル酸化膜）
発明者らは、上述したチャージトラップ型メモリ装置において、トンネル酸化膜１１の膜厚を薄くした場合に、書き換え耐久性が向上することを見出した。具体的には、図１に示すチャージトラップ型メモリ装置において、トンネル酸化膜１１の膜厚が２ｎｍのものと、トンネル酸化膜１１の膜厚が４ｎｍのものとを作製し評価を行ったところ、トンネル酸化膜１１の膜厚が２ｎｍのチャージトラップ型メモリ装置において書き換え耐久性が向上することを見出したのである。
【００３７】
図３に、トンネル酸化膜１１の膜厚が２ｎｍのチャージトラップ型メモリ装置の消去時におけるＣ−Ｖカーブを示し、図４に、トンネル酸化膜１１の膜厚が４ｎｍのチャージトラップ型メモリ装置の消去時におけるＣ−Ｖカーブを示す。
【００３８】
図３に示すように、トンネル酸化膜１１の膜厚が２ｎｍのチャージトラップ型メモリ装置の場合では、消去を繰り返し行ってもＣ−Ｖカーブの形状には殆ど変化がない。これに対し、図４に示すように、トンネル酸化膜１１の膜厚が４ｎｍのチャージトラップ型メモリ装置の場合では、書き込みと消去を繰り返すに従い、Ｃ−Ｖカーブの形状が変化する。このように、Ｃ−Ｖカーブが変化することにより、チャージトラップ型メモリ装置における特性が当初の特性と異なるものとなり、信頼性を低下させてしまう。
【００３９】
また、図５に、トンネル酸化膜１１の膜厚が２ｎｍのチャージトラップ型メモリ装置における書き換え回数と書き込みされた状態の電圧Ｖｐ１及び消去された状態の電圧Ｖｅ１との関係を示す。この図に示されるように、書き換え回数に依存することなく、書き込みされた状態の電圧Ｖｐ１は約５Ｖ前後で一定であり、消去された状態の電圧Ｖｅ１は約−４Ｖ前後で一定である。
【００４０】
一方、図６に、トンネル酸化膜１１の膜厚が４ｎｍのチャージトラップ型メモリ装置における書き換え回数と書き込みされた状態の電圧Ｖｐ２及び消去された状態の電圧Ｖｅ２との関係を示す。この図に示されるように、書き込みされた状態の電圧Ｖｐ２は約５．５Ｖ前後であるが、書き換え回数に依存して若干低下している。また、消去された状態の電圧Ｖｅ２は約２Ｖ前後であるが、書き換え回数に依存して上昇する傾向にあり、特に、１０３回以上において特に上昇している。
【００４１】
以上のように、トンネル酸化膜１１の膜厚が４ｎｍのチャージトラップ型メモリ装置よりも、トンネル酸化膜１１の膜厚が２ｎｍのチャージトラップ型メモリ装置の方が、書き換え耐久性が向上し、更には、信頼性が向上する。これは、チャージトラップ型メモリ装置は、トンネル酸化膜１１においてトンネル効果により通り抜けた電子がチャージトラップ膜１２にトラップされることにより、書き込みが行われるものであることから、トンネル効果により電子が通るトンネル酸化膜１１を薄くすることにより、チャージトラップ型メモリ装置の特性の書き換えを繰り返すことにより生じる変化を、抑制することができることによるものと考えられる。
【００４２】
よって、トンネル酸化膜１１は薄いほど、チャージトラップ型メモリ装置における書き換え耐久性は向上するものと考えられるが、チャージトラップ型メモリ装置としての機能を確保するため、即ち、トンネル酸化膜１１がトンネル効果を有するものとして機能するためには、均一に２〜３原子層は必要であるものと考えられ、膜厚は１ｎｍ以上必要であるものと考えられる。
【００４３】
また、本実施の形態におけるチャージトラップ型メモリ装置においては、トンネル酸化膜１１の膜厚が２ｎｍでは書き換え耐久性は良好となるものであるが、図４及び図６に示す結果を踏まえた上で、発明者らの経験に基づくならば、トンネル酸化膜１１の膜厚は３ｎｍ以下であれば、良好な書き換え耐久性を得ることができるものと考えられる。
【００４４】
また、本実施の形態では、トンネル酸化膜１１をシリコン酸化膜（ＳｉＯ２膜）により形成した場合について示したが、上述したようにシリコン酸窒化膜（ＳｉＯＮ膜）により形成しても同様の効果を得ることができる。この場合、トンネル酸化膜１１を膜厚方向に組成傾斜を有する傾斜材料により形成してもよい。具体的には、シリコン基板１０側においては窒素が０又は窒素の組成が低く、チャージトラップ膜１２側においては、窒素の組成が高くなるように構成する。
【００４５】
トンネル酸化膜１１にシリコン酸窒化膜（ＳｉＯＮ膜）を用いることにより、書き換え耐久性をより高めることができ、また、トンネル酸化膜１１を組成傾斜膜とすることにより、トンネル酸化膜１１とチャージトラップ膜１２との界面におけるバンド構造の変化を緩やかなものとすることができ、より一層書き換え耐久性を高めることができ、信頼性を向上させることができる。
【００４６】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図１に示すチャージトラップ型メモリ装置における書き込み方法及び消去方法に関するものである。尚、本実施の形態において用いたチャージトラップ型メモリ装置は、トンネル酸化膜の膜厚が４ｎｍのものである。
【００４７】
図７は、チャージトラップ型メモリ装置において、書き込み電圧（Ｖｐｒｇｍ）が＋１４Ｖ、＋１４．８Ｖ、＋１６Ｖの場合における書き込み動作の後の経過時間とフラットバンド電圧（Ｖｆｂ）との関係を示す。尚、チャージトラップ型メモリ装置における書き込みは、図８に示すような正のパルス電圧を約１０ｍ秒間（書き込みパルス）印加することにより行なったものである。本来であれば、書き込み動作の後フラットバンド電圧は、変化することなく一定であることが望ましいが、図７に示されるように、書き込み動作後、時間の経過に伴いフラットバンド電圧（Ｖｆｂ）の値は低下してしまう。また、フラットバンド電圧の低下は、書き込み電圧（Ｖｐｒｇｍ）が高い程、顕著である。
【００４８】
次に、チャージトラップ型メモリ装置において、図９に示す形状の書き込みパルスを印加した場合について説明する。この書き込みパルスは、第１のパルス電圧Ｖｐａ１として＋１６Ｖの正のパルス電圧を約１０ｍ秒間印加した後、第２のパルス電圧Ｖｐａ２として−９Ｖの負のパルス電圧を約１０ｍ秒間印加するものである。尚、図１に示すチャージトラップ型メモリ装置は、１２Ｖ以上で書き込み及び消去が開始されるものであり、第１のパルス電圧Ｖｐａ１として１２Ｖ以上の電圧を印加し、第２のパルス電圧Ｖｐａ２として書き込まれた情報が消去されないように、１２Ｖ未満の電圧を印加する。尚、この電圧は、チャージトラップ型メモリ装置におけるトンネル酸化膜の膜厚に依存する場合があり、このような場合には、形成されているトンネル酸化膜の膜厚に対応した電圧が印加される。
【００４９】
図１０に、図１に示すチャージトラップ型メモリ装置において、図９に示す形状の書き込みパルスを印加した後の経過時間とフラットバンド電圧（Ｖｆｂ）との関係を示す。正のパルス電圧のみを印加した場合において、フラットバンド電圧の値が略同じ５ＶとなるＶｐｒｇｍが＋１４．８Ｖの場合と比較すると、書き込み動作後の経過時間に対するフラットバンド電圧の低下は、図９に示す形状の書き込みパルスを印加した場合の方が少ない。即ち、図９に示す形状の書き込みパルスを印加した場合の方が、書き込まれた情報を長く保持することができる。言い換えれば、図１に示すチャージトラップ型メモリ装置において、図９に示す形状の書き込みパルスにより書き込みを行なうことにより、書き込まれた情報の記憶保持時間が長くなり記憶保持特性が良好なものとなる。尚、上述した内容は、トンネル酸化膜の膜厚が４ｎｍの場合のものであるが、トンネル酸化膜が３ｎｍ以下においても同様であるものと考えられる。
【００５０】
このような書き込みパルスとしては、図１に示すチャージトラップ型メモリ装置において、情報の書き込まれる方向に書き込み開始電圧以上の電圧（第１のパルス電圧）を印加した後、情報が消去される方向に消去開始電圧未満の電圧（第２のパルス電圧）を印加するものであればよい。図１に示すチャージトラップ型メモリ装置は、情報の書き込み及び消去が開始する電圧が１２Ｖであるため、第１のパルス電圧Ｖｐａ１は、Ｖｐａ１≧＋１２Ｖであればよく、また、情報を確実に書き込むためには、Ｖｐａ１≧＋１４Ｖであることが好ましく、更には、Ｖｐａ１は＋１６Ｖが好ましい。また、第２のパルス電圧Ｖｐａ２は、０Ｖ＞Ｖｐａ２＞−１２Ｖであればよく、また、書き込まれた情報が消去されないためには、−５Ｖ≧Ｖｐａ２≧−９Ｖであることが好ましく、更には、Ｖｐａ２は−９Ｖが好ましい。
【００５１】
以上、書き込み動作について説明したが、消去動作についても同様であり、上記と逆の符号の電圧を印加することにより消去動作を行なうことができる。具体的には、情報の書き込み及び消去が開始する電圧が１２Ｖであるため、消去動作の際には、第１のパルス電圧Ｖｐａ１は、Ｖｐａ１≦−１２Ｖであればよく、また、情報を確実に消去するためには、Ｖｐａ１≦−１４Ｖであることが好ましく、更には、Ｖｐａ１は−１６Ｖが好ましい。また、第２のパルス電圧Ｖｐａ２は、０Ｖ＜Ｖｐａ２＜＋１２Ｖであればよく、また、さらに書き込みが行なわれないためには、＋５Ｖ≦Ｖｐａ２≦＋９Ｖであることが好ましく、更には、Ｖｐａ２は＋９Ｖが好ましい。
【００５２】
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
【符号の説明】
【００５３】
１１    シリコン酸化膜
１２    チャージトラップ膜
１３    ブロッキング絶縁膜
１４    ゲート電極
２０    書き込み／消去制御回路
【図１】
2011023097.tif 000003
【図２】
2011023097.tif 000004
【図３】
2011023097.tif 000005
【図４】
2011023097.tif 000006
【図５】
2011023097.tif 000007
【図６】
2011023097.tif 000008
【図７】
2011023097.tif 000009
【図８】
2011023097.tif 000010
【図９】
2011023097.tif 000011
【図１０】
2011023097.tif 000012