【事件の表示】
　特願２０１０−２４０６１２「ワイドバンドギャップ半導体装置」拒絶査定不服審判事件〔平成２４年　５月１７日出願公開、特開２０１２−　９４６８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２２年１０月２７日の出願であって、その手続の経緯は以下のとおりである。
　平成２５年　９月１３日　審査請求
　平成２６年　８月２２日　拒絶理由通知
　平成２６年１０月２３日　意見書・手続補正書
　平成２７年　３月１２日　拒絶査定
　平成２７年　６月１６日　審判請求・手続補正書
　平成２８年　６月３０日　拒絶理由通知（当審）
　平成２８年　９月　２日　意見書・手続補正書
第２　本願発明の進歩性の有無について
１　本願発明
　本願の請求項１ないし５に係る発明は、平成２８年９月２日に提出された手続補正書により補正された特許請求の範囲の請求項１ないし５に記載された事項により特定されるものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものと認める。
　「【請求項１】
　第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜に接してショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜に上記金属膜の端部に対して外側から内側にかけて形成された第２導電型の領域とを含み、上記ショットキー界面領域は、上記第２導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成し、上記第２導電型の領域は、一様な深さの１つの領域であって、外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広く、かつ隔てられた第２導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれており、
　上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たし、上記島領域の幅が１μｍ以上４μｍ以下であることを特徴とするワイドバンドギャップ半導体装置。」
２　当審拒絶理由の概要
　平成２８年６月３０日付けで当審より通知した拒絶理由（以下「当審拒絶理由」という。）の概要は、次のとおりである。
　「１．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
……（中略）……
　　　　　　記（引用文献等については引用文献等一覧参照）
●理由１（進歩性）について
・請求項　１
・引用文献　１−４
・備考
　引用文献１の段落［００２２］、［００３６］、［図１］等には、ｎ型の低抵抗Ｓｉ基板２の上に、ｎ型シリコン領域３を、エピタキシャル成長法により形成する旨の記載がある。また、引用文献１の段落［００３６］、［図１］等には、低抵抗Ｓｉ基板２の不純物密度がｎ型シリコン領域３よりも高い旨の記載がある。また、引用文献１の段落［００４８］等には、シリコン以外の半導体材料として、ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料を用いることについて記載されている。これらの記載を総合すると、引用文献１には、ｎ型の不純物を高濃度で含むガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料からなる基板２の上に、ｎ型の不純物を低濃度で含むガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料からなる領域３を、エピタキシャル成長法により形成することについて記載されているものと認められる。引用文献１に記載された発明の『ｎ型』は、本願発明の『第１導電型』に相当するといえる。また、引用文献１に記載された発明の『ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料からなる領域３』は、基板上にエピタキシャル成長法により形成されるものであり、基板上に堆積される膜状をなす半導体と認められるから、本願発明の『半導体堆積膜』に相当するといえる。また、ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料が、シリコンよりも広いバンドギャップを有することは当業者にとっては明らかであるから、上記『ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料』は、本願発明の『ワイドバンドギャップ半導体』に相当するといえる。そうすると、本願発明と引用文献１に記載された発明とは、『第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜』を備える点において共通するといえる。
　引用文献１の段落[００２２]、[００２５]−[００２７]、［００４０］−［００４１］、[図１]等には、ｎ型シリコン領域３の表面にタングステン膜及びアルミニウム膜を蒸着し、選択的にエッチング除去することによってショットキー電極（７，８）を形成すること、ショットキー電極（７，８）はｎ型シリコン領域３に対する一定のショットキ障壁を有すること、ｎ型シリコン領域３の表面がショットキー接合界面となっていることについて記載されている。技術常識を参酌すれば、引用文献１に記載された発明のショットキー接合界面は、『ｎ型シリコン領域３』と『ショットキー電極（７，８）』との界面において構成されていることは明らかである。また、引用文献１に記載された発明の『ショットキー電極（７，８）』はタングステン膜及びアルミニウム膜をエッチング除去することにより形成されているから、本願発明の『金属膜』に相当するといえる。したがって、本願発明と引用文献１に記載された発明とは、『該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜』を有する点において共通するといえる。
　引用文献１の段落[００３６]−[００３８]、[図１]等には、ｎ型シリコン領域３の表面からアクセプタ不純物となるイオンを選択的に注入し、ｐ型シリコン領域５を形成することについて記載されている。また、引用文献１の段落[００２５]、[図１]、[図３]等の記載から、ｐ型シリコン領域５が形成される領域は、ショットキー電極（７，８）の周辺部であると認められる。引用文献１に記載された発明の『ｐ型』は、本願発明の『第２導電型』に相当するといえる。したがって、本願発明と引用文献１に記載された発明とは、『該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域』を有する点において共通するといえる。
　引用文献１の段落[００２４]、[図３]等には、ｎ型シリコン領域３における、ｐ型シリコン領域５で囲まれるｎ型シリコン領域３Ａは島状領域である旨の記載がある。また、引用文献１の[図２]、[図３]、[図８]等の記載から、上記島状領域は複数個の周期的な島状領域であると認められる。したがって、本願発明と引用文献１に記載された発明とは、『該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成し』という点において共通するといえる。
　引用文献１の段落[００２３]等には、ｐ型シリコン領域５が連続した一体のパターンとして、所定深さ寸法まで形成される旨の記載がある。当該記載と、引用文献１の段落［００２３］、[００３６]−[００３８]、[図１]、[図３]等の記載から、ｐ型シリコン領域５が一様な深さを有するものであることは明らかである。したがって、本願発明と引用文献１に記載された発明とは、『上記第２導電型の領域は、一様な深さの１つの領域であって、』という点において共通するものといえる。
　引用文献１の段落[００２８]、[図１]等には、ｎ型シリコン領域３の表面にｐ型のガードリング領域１０を開口縁に沿うように環状に形成する旨の記載があり、当該ガードリング領域１０がｐ型シリコン領域を囲っていることは明らかである。引用文献１に記載された発明の『ｐ型のガードリング領域』と、本願発明の『第２導電型のフローティングリミッティングリング構造』とは、『第２導電型のリング構造』である点において共通するといえる。したがって、本願発明と引用文献１に記載された発明とは、『上記第２導電型の領域は、第２導電型のリング構造で囲まれている』という点において共通するものといえる。
　以上から、本願発明と引用発明１との一致点及び相違点は、以下のとおりであると認められる。
（一致点）
　『第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成し、上記第２導電型の領域は、一様な深さの１つの領域であって、かつ第２導電型のリング構造で囲まれていることを特徴とするワイドバンドギャップ半導体装置。』
（相違点１）
　本願発明では、第２導電型の領域の外周から島領域の最も外側までの幅が、島領域と島領域の間の幅よりも広いのに対し、引用文献１に記載された発明では、ｐ型シリコン領域５の外周から島状領域の最も外側までの幅が、島状領域と島状領域の間の幅よりも広いのか否かが明らかでない点。
（相違点２）
　本願発明では、第２導電型の領域が、第２導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれているのに対し、引用文献１に記載された発明では、ｐ型シリコン領域５が、ｐ型のガードリング領域１０で囲まれている点。
　上記相違点１について検討する。引用文献２の段落[０１６７]−[０２０５]等にはＪＢＳの製造工程について記載されており、段落［０１６８］−［０１７０］等にはＮ−型エピタキシャル層２上にトレンチを形成することについて、段落[０１７０]、［図１］等には半導体チップの活性領域の中央部Ａ１のトレンチ（４ａ、４ｂ、４ｃ）の幅寸法よりも外周部Ａ２のトレンチ（４ｄ）の幅寸法を大きくすることについて、段落［０１７５］等にはトレンチ内にＰ＋ポリシリコン層を形成することについて、段落［０１８３］−［０１８４］、［図３］等には活性領域の中央部Ａ１及び周縁部Ａ２にバリアメタル１０及びアノード電極メタル１１を形成することについて、段落［０１８６］、［図４］等には活性領域の中央部Ａ１及び周縁部Ａ２においてバリアメタル１０とＮ−型エピタキシャル層２によるショットキー接合界面が存在することについて、それぞれ記載されている。引用文献２の［図４］の記載から、バリアメタル１０とＮ−型エピタキシャル層２によるショットキー接合界面は、Ｐ型ポリシリコンの領域に囲まれた複数個の周期的な島状領域であると認められる。また、引用文献２の段落［０１７０］、［図１］、［図４］の記載から、Ｐ型ポリシリコンの領域の外周から一番外側の島状領域までの距離（トレンチ４ｄの幅寸法）は、島状領域と島状領域との距離（トレンチ４ａ，４ｂ，４ｃの幅寸法）よりも大きいものと認められる。上記より、引用文献２には、ＪＢＳにおいて、金属電極とｎ型半導体との界面におけるショットキ接合界面をｐ型半導体領域に囲まれた複数の島状領域とし、ｐ型半導体領域の外周から一番外側の島状領域までの距離を、島状領域と島状領域との距離よりも大きくする発明について記載されているものと認められる。
　引用文献１、２に記載された発明は、ジャンクションバリアショットキに係るものである点において共通し、さらに、金属電極とｎ型半導体との界面におけるショットキ接合界面が、ｐ型半導体に囲まれた複数の周期的な島状領域である点においても共通している。また、引用文献１に記載された発明に対して引用文献２に記載された発明を適用することによる格別の効果や、適用を阻害する格別の要因を見いだすこともできない。したがって、引用文献１に記載された発明に対して引用文献２に記載された発明を適用することにより、ｐ型シリコン領域５の外周から一番外側の島状領域までの距離を、島状領域と島状領域との距離よりも大きくすることは、当業者であれば容易になし得たことである。
　次に、上記相違点２について検討する。引用文献１の段落［００２８］には、電界緩和と耐圧向上のためにガードリング領域１０を設ける旨の記載があり、段落［００４９］には、ガードリング領域１０に代えて、ダブルガードリング構造、フィールドリング構造、ＶＬＤ構造、ＳＩＰＯＳ構造を設けてもよい旨の記載がある。また、ＪＢＳの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、本願出願時において周知の技術であった（引用文献３の段落［００１９］、［００２４］、引用文献４の段落［００２３］、［０１５３］）。してみれば、引用文献１に記載された発明において、電界緩和と耐圧向上のために、ガードリング領域１０に代えてフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、当業者であれば適宜なし得たことである。
　したがって、本願の請求項１に係る発明は、引用文献１−２に記載された発明と、引用文献３−４に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
・請求項　２
・引用文献　１−４
・備考
　引用文献１の段落［００１３］、［００３１］等には、ｎ型シリコン領域３の不純物密度に対してｐ型シリコン領域５の不純物密度を十分に高くしておく旨の記載があり、『上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満た』すようにすることは、当業者であれば適宜なし得たことである。
　また、島領域の幅を１μｍ以上４μｍ以下とすることも、当業者であれば適宜なし得たことである。
　その他の点については、上記備考欄に記載の通りである。
　したがって、本願の請求項２に係る発明は、引用文献１−２に記載された発明と、引用文献３−４に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
……（中略）……
　　　　　　　　　　　引　用　文　献　等　一　覧
１．特開２００２−３１４０９８号公報
２．特開２００９−１３０００２号公報
３．特開２００９−９４４３３号公報
４．特開２００３−１５８２５９号公報
５．特開２００４−６７２３号公報
６．特開２００７−２８１２３１号公報
７．特願２０１５−１２１１８７号（特開２０１５−２０７７８０号公報）」
３　引用文献の記載事項
（１）引用文献１の記載事項と引用発明１
　ア　引用文献１の記載事項
　当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００２−３１４０９８号公報（以下「引用文献１」という。）には、図面とともに、次の事項が記載されている（当審注．下線は、参考のために当審において付したものである。以下において同じ。）。
（ア）「【請求項１】　
第１導電型の第１半導体領域と、
前記第１半導体領域の表面に形成され、且つ前記第１半導体領域をその内部に島状に露出させるための複数の開口部を有する第２導電型の第２半導体領域と、
前記複数の開口部に露出した前記第１半導体領域の表面に、前記第１半導体領域とショットキ接合をなすように形成されたショットキ電極層とを備えたことを特徴とする半導体装置。
【請求項２】　
前記第２半導体領域は、前記第１半導体領域よりも高不純物密度であり、
【請求項３】　
前記複数の開口部は、同一ピッチで２次元的に配列されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】　
前記開口部は円形で、その直径は、ゼロバイアスにおいて内部に中性領域が残存するように設定されていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
・・・
【請求項７】　
前記　ショットキ電極層は、
前記第１半導体領域に対してショットキ障壁を有し、且つ前記第１半導体領域との金属学的反応性が弱いバリアメタル層と、
前記バリアメタル層よりも高電導性の表面電極層との２層構造からなることを特徴とする請求項１〜６のいずれか１項記載の半導体装置。
（イ）「【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、更に詳しくは、
ショットキバリアダイオード（以下において、「ＳＢＤ」と言う。）に関する。
【０００２】
【従来の技術】一般に、ＳＢＤはオン電圧（順方向電圧降下）は小さいものの、逆方向のリーク電流が大きい欠点を有する。
電力用半導体装置（パワーデバイス）の一つに、ジャンクション・バリア・制御型ＳＢＤ(以下において、「ＪＢＳダイオード」と言う。）がある。このＪＢＳダイオードは、図９に示すように、通常のｎ型ＳＢＤにおいてショットキー電極１０４下に複数個のｐ型半導体領域１０２を埋め込んだ構造を有している。ＪＢＳダイオードの特長は、逆方向特性において各ｐ型半導体領域１０２から空乏層ａが伸びてピンチオフすることによりショットキー界面に加わる電界を緩和し、逆方向のリーク電流の抑制や逆方向降伏電圧特性の改良を図ったものである。
・・・
【０００５】
【発明が解決しようとする課題】しかし、図９に示した幾何学的形状（トポロジー）のＳＢＤ１００では、島状のｐ型半導体領域１０２の外側に空乏層ａを延ばして、ｐ型半導体領域１０２間のチャネル領域となるｎ型半導体基板１０１全体に空乏層ａを隈無く形成させるには、比較的強い電界をかける必要があった。例えば、図１０に示すような円形の島状パターンに配置されたｐ型半導体領域１０２の場合は、逆方向バイアスを印加することにより、図１３に示すように、それぞれのｐ型半導体領域１０２から放射状に（外側に）空乏層ａを延びる。図１３は、隣接する空乏層ａの先端面同士がピンチオフした状態を示す。この図１３に示す中性の間隙領域ｂを、更に隈無く空乏層ａで埋め尽くす状態に至るまでには、更に強い逆方向バイアスを印加する必要がある。即ち、逆方向の漏れ電流を小さくするために、より大きな逆方向バイアスが必要である。
・・・
【０００９】本発明は上記課題を解決するためになされたものである。そこで、
本発明の目的は、順方向電圧降下（オン抵抗）が低く、逆方向特性の優れたショットキバリア半導体装置を提供することにある。
（ウ）「【００１０】
【課題を解決するための手段】上記課題を解決するために、本発明の特徴は、第１導電型の第１半導体領域と、第１半導体領域の表面に形成され且つ第１半導体領域をその内部に島状に露出させるための複数の開口部を有する第２導電型の第２半導体領域と、複数の開口部に露出した第１半導体領域の表面に形成された第１半導体領域とショットキ接合をなすショットキ電極層とを備えた半導体装置であることを要旨とする。即ち、ショットキ電極層は、第１半導体領域に対して所定のショットキ障壁を有する金属が選定されている。
ここで、「第１導電型」と「第２導電型」とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。
【００１１】
本発明の特徴において、「第２半導体領域」は、「第１半導体領域」よりも高不純物密度の半導体領域にしておくことが好ましい。第２半導体領域を高不純物密度領域とすることで、ショットキ電極層は、第２半導体領域に対してオーミック接触をなし、第１半導体領域に対してのみショットキ接合をなす。
【００１２】
開口部は、例えば円形とし、その直径は、第１半導体領域と第２半導体領域となすｐｎ接合がゼロバイアスにおいて、円形の第２半導体領域の内部に中性領域が残存するように設定しておけば良い。
【００１３】一方、第１半導体領域と第２半導体領域とのなすｐｎ接合において逆バイアスとなる極性の電圧を印加するとｐｎ接合界面から空乏層が拡がる。
ここで、第１半導体領域の不純物密度を第２半導体領域の不純物密度に比較して十分低い、片側階段接合の構造にしておけば、空乏層は主に第１半導体領域側へ拡がる。例えば、第１半導体領域の不純物密度を、不純物密度１ｘ１０
15
ｃｍ
-3
〜１ｘ１０
17
ｃｍ
-3
程度とし、第２半導体領域の不純物密度を、不純物密度５ｘ１０
17 
ｃｍ
-3
〜１ｘ１０
21
ｃｍ
-3
程度とすれば良い。
（エ）「【００１８】本発明の特徴において、
複数の開口部は、同一ピッチで２次元的に配列されている半導体装置とすることことが好ましい。
（オ）「【００２１】
【発明の実施の形態】次に、図面を参照して、
本発明に係る半導体装置をＪＢＳ構造のＳＢＤを例に説明する。
【００２２】図１に示すように、
本発明の実施の形態に係る半導体装置は、第１導電型の第１半導体領域（ｎ型シリコン領域）３，３Ａと、第１半導体領域３，３Ａの表面に形成され、且つ第１半導体領域３Ａをその内部に島状に露出させるための複数の開口部を有する第２導電型の第２半導体領域（ｐ型シリコン領域）５と、複数の開口部に露出した第１半導体領域３Ａの表面に、第１半導体領域３Ａとショットキ接合をなすように形成されたショットキ電極層（７，８）とを備えている。第２半導体領域５は、第１半導体領域３，３Ａよりも高不純物密度であり、ショットキ電極層（７，８）は、第２半導体領域５に対してオーミック接触をなす金属が選択されている。ショットキ電極層（７，８）は、第１半導体領域３，３Ａに対してショットキ障壁を有し、且つ第１半導体領域３，３Ａとの金属学的反応性が弱いバリアメタル層７と、バリアメタル層７よりも高電導性の表面電極層８との２層構造からなる。第１半導体領域（ｎ型シリコン領域）３は、オーミックコンタクト層となるｎ型の低抵抗Ｓｉ基板２の上に形成されている。第１半導体領域（ｎ型シリコン領域）３の表面が、ショットキ接合界面となっているＪＢＳ構造のＳＢＤ１である。
【００２３】第２半導体領域（ｐ型シリコン領域）５は、図２に斜線のハッチングで示すような連続した一体のパターンとして、略網目状に形成されている。
ｐ型シリコン領域５に形成されている複数の開口部は、図２に示すように、同一ピッチで２次元的に配列されている。開口部は円形で、その直径は、ｐ型シリコン領域５とｎ型シリコン領域３Ａ間にゼロバイアス印加時において、ｎ型シリコン領域３Ａの内部に中性領域が残存するように設定されている。ｐ型シリコン領域５は、ｎ型シリコン領域３の表面から、所定深さ寸法まで形成されている。ｐ型シリコン領域５で囲まれる円形の開口部にｎ型シリコン領域３Ａの表面が露出している。
【００２４】図３は、本発明の実施の形態に係るＳＢＤ１の幾何学的形状を理解し易くするため模式的に描いた分解斜視図である。
図３に示すように、ｎ型シリコン領域３における、ｐ型シリコン領域５で囲まれるｎ型シリコン領域３Ａは円柱形状の島状領域として表現出来る。円柱形状のｎ型シリコン領域３Ａの直径は、ゼロバイアスにおける拡散電位（ビルトイン電位）で、ｎ型シリコン領域３Ａの内部に中性領域が残るように、ｎ型シリコン領域３の不純物密度を考慮して設定する。
【００２５】又、図１及び図３に示すように、ｎ型シリコン領域３の表面にはフィールド酸化膜６が形成されている。そして、フィールド酸化膜６のｎ型シリコン領域３の表面を露出する開口部が活性領域６Ａを定義している。このフィールド酸化膜６により定義された活性領域の内部において、ｐ型シリコン領域５と、ｐ型シリコン領域５で囲まれるｎ型シリコン領域３が配置されている。そして、
活性領域６Ａの表面に露出したｎ型シリコン領域３の表面にショットキー電極（７，８）が形成されている。
【００２６】
ショットキー電極（７，８）は、ｎ型シリコン領域３に対する一定のショットキー障壁を有するバリアメタル層７及び表面電極層８の２層構造である。バリアメタル層７は、ｎ型シリコン領域３との金属学的反応性が弱く、且つｎ型シリコン領域３に対する一定のショットキー障壁を有する金属である。
バリアメタル層７は、更に実質的なショットキバリア金属層としての機能を果たしている。
【００２７】表面電極層８は、ｎ型シリコン領域３に対する一定のショットキー障壁を有し、且つバリアメタル層よりも高電導性の金属である。例えばアルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−１％Ｓｉ）、金（Ａｕ）、銅（Ａｕ）、銀（Ａｇ）などが表面電極層８として使用可能である。バリアメタル層７が実質的なショットキバリア金属層としての機能を果たしているので、表面電極層８のｎ型シリコン領域３に対するショットキー障壁は低くても構わない。実用的には、加工の容易なＡｌ若しくはアルミニウム合金（Ａｌ−１％Ｓｉ）が好適である。更に、シリコン基板４の他方の主面、即ち、オーミックコンタクト層２の裏面には、裏面電極層（オーミック電極層）９が形成されている。
【００２８】なお、
このＳＢＤ１においては、フィールド酸化膜６の下部のｎ型シリコン領域３の表面には、ｐ型のガードリング領域１０が開口縁に沿うように環状に形成されている。ガードリング領域１０は、ｐ型シリコン領域５とは独立したパターンとして形成されている。このガードリング領域１０は、ガードリング領域１０から拡がる空乏層とｐ型シリコン領域５から拡がる空乏層とが合成された曲率半径の大きな空乏層により、ショットキ接合界面における電界を緩和し、活性領域６Ａにおけるショットキバリア耐圧を向上させている。
・・・
【００３１】そして、逆方向バイアスを更に高くすると、図５に示すように、ｐ型シリコン領域５とｎ型シリコン領域３、３Ａとからなるｐｎ接合界面から拡がる空乏層ａは、ｎ型シリコン領域３、３Ａ側に拡がる。即ち、
ｎ型シリコン領域３、３Ａの不純物密度に比して、ｐ型シリコン領域５の不純物密度を十分高くしておけば、片側階段接合とみなせるので、ｐｎ接合界面から拡がる空乏層ａは、主にｎ型シリコン領域３、３Ａ側に拡がる。
（カ）「【００３５】又、
ｎ型シリコン領域３Ａの半径を変えることにより耐圧を適宜設定することが出来るため、ＳＢＤ１の用途に応じて耐圧制御を容易に行うことが可能となる。
（キ）「【００３６】図１に示す本発明の実施の形態に係るＳＢＤ１の製造方法説明する：
（イ）最初に、図１に示すように、
不純物密度１ｘ１０
19
ｃｍ
-3
、厚さ３００〜６００μｍのｎ型低抵抗Ｓｉ基板２上に、エピタキシャル成長法により不純物密度１ｘ１０
15
ｃｍ
-3
〜１ｘ１０
17
ｃｍ
-3
程度、好ましくは３ｘ１０
16
ｃｍ
-3
程度、厚さ５〜５０μｍ程度、好ましくは１０μｍ〜２０μｍ程度のｎ型シリコン領域３を形成する。
・・・
【００４０】（ホ）次に、ｎ型シリコン領域３の表面の熱酸化膜の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングし、エッチングマスクを形成する。そして、このエッチングマスクを用いて、緩衝フッ酸溶液等のエッチング液で、選択的にｎ型シリコン領域３の表面の熱酸化膜を除去し、活性領域にｎ型シリコン領域３の表面を露出させる。そして、直ちに、
ｎ型シリコン領域３の表面に約２００ｎｍの厚さでＷ膜７を、更に約１〜２μｍの厚さでＡｌ膜８を順次蒸着する。
【００４１】（ヘ）そして、Ａｌ膜８の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングし、エッチングマスクを形成する。そして、このエッチングマスクを用いて、
選択的にＡｌ膜８及びＷ膜７をエッチング除去し、ショットキー電極（７，８）を形成してＳＢＤ１を完成する。
（ク）「【００４７】又、
第１導電型としてｎ型を、第２導電型としてｐ型を用いた場合を説明した
【００４８】又、
本発明では、シリコン以外の半導体材料として、ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料を用いることも可能である。
【００４９】更に、
上記の実施の形態では、活性領域６Ａの近傍のフィールド酸化膜６の下部に沿って、ガードリング領域１０を備える構成としたが、これに代えてダブルガードリング構造や、フィールドリング構造、ＶＬＤ構造、ＳＩＰＯＳ構造などを設ける構成としても勿論良い。
　イ　引用発明１
　上記アの引用文献１の記載と当該技術分野における技術常識より、引用文献１には、次の発明（以下「引用発明１」という。）が記載されていると認められる。
　「不純物密度１ｘ１０19 ｃｍ-3のｎ型低抵抗Ｓｉ基板２と、
　前記ｎ型低抵抗Ｓｉ基板２上にエピタキシャル成長法により形成された不純物密度１ｘ１０15 ｃｍ-3〜１ｘ１０17ｃｍ-3のｎ型シリコン領域３と、
　前記ｎ型シリコン領域３の表面に形成され、且つ前記ｎ型シリコン領域３をその内部に島状に露出させるための複数の開口部を有するｐ型シリコン領域５と、
　前記ｐ型シリコン領域５とは独立したパターンとして形成されたｐ型のガードリング領域１０と、
　前記複数の開口部に露出した前記ｎ型シリコン領域３の表面に、前記ｎ型シリコン領域３とショットキ接合をなすように形成されたショットキ電極層（７，８）であって、前記ｎ型シリコン領域３に対してショットキ障壁を有するバリアメタル層７と、前記バリアメタル層７よりも高電導性の表面電極層８との２層構造からなる、ショットキ電極層（７，８）とを備え、
　前記露出したｎ型シリコン領域３の表面がショットキ接合界面となっており、
　前記複数の開口部は同一ピッチで二次元的に配列されていることを特徴とする、
　ＪＢＳダイオード。」
（２）引用文献２の記載事項と引用発明２
　ア　引用文献２の記載事項
　当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００９−１３０００２号公報（以下「引用文献２」という。）には、図面とともに、次の事項が記載されている。
　「【０１６７】
　以下、本発明の第１の実施形態について説明する。
図１〜図３は第１の実施形態のＪＢＳの製造工程を示した断面図、図４は第１の実施形態のＪＢＳを示した図である。詳細には、図４（Ａ）は第１の実施形態のＪＢＳの一部を示した平面図、図４（Ｂ）は第１の実施形態のＪＢＳの一部を示した断面図である。図５は第１の実施形態のＪＢＳの右半分の一部を透視して見た平面図である。
【０１６８】
　第１の実施形態のＪＢＳの製造時には、まず最初に、図１（Ａ）に示すように、
Ｎ−型エピタキシャル層２がＮ＋型基板１上に形成される。
【０１６９】
　第１の実施形態のＪＢＳの製造時には、次いで、図１（Ｃ）に示すように、トレンチ形成用開口３ａ，３ｂ，３ｃ（図１（Ｂ）参照）を介して活性領域の中央部（セル領域）Ａ１にトレンチ４ａ，４ｂ，４ｃが、例えばリアクティブイオンエッチング法などによって形成される。また、トレンチ形成用開口３ｄ（図１（Ｂ）参照）を介して活性領域の周縁部Ａ２にトレンチ４ｄが、例えばリアクティブイオンエッチング法などによって形成される。更に、トレンチ形成用開口３ｅ，３ｆ（図１（Ｂ）参照）を介してガードリング領域Ａ３にトレンチ４ｅ，４ｆが、例えばリアクティブイオンエッチング法などによって形成される。
【０１７０】
　
第１の実施形態のＪＢＳでは、図１（Ｃ）に示すように、半導体チップの活性領域の外周部Ａ２のトレンチ４ｄの幅寸法（図１（Ｃ）の左右方向寸法）が、半導体チップの活性領域の中央部（セル領域）Ａ１のトレンチ４ａ，４ｂ，４ｃの幅寸法（図１（Ｃ）の左右方向寸法）よりも大きくされている。
・・・
【０１７５】
　
第１の実施形態のＪＢＳの製造時には、次いで、図３（Ａ）に示すように、ポリシリコンを各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ（図１（Ｃ）参照）の内部に充填すると共に、各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆの内部に充填されたポリシリコンに対してＰ型不純物をドープすることによって、濃度が１０
１８
／ｃｍ
３
オーダー以上のＰ＋型ポリシリコン層７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆが、各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆの内部に形成される。
【０１７６】
　詳細には、第１の実施形態のＪＢＳの製造時には、ポリシリコンが各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ（図１（Ｃ）参照）の内部に選択的に充填されるのではなく、図３（Ａ）に示すように、半導体チップの表面全体にポリシリコンを堆積させ、次いで、図３（Ｂ）に示すように、各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ（図１（Ｃ）参照）の内部にのみポリシリコンが残るように、余分なポリシリコンをエッチバックすることにより、ポリシリコンが各トレンチ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆの内部に充填される。
・・・
【０１８２】
　第１の実施形態のＪＢＳの製造時には、次いで、
図３（Ｃ）に示すように、バリアメタル形成用開口３ｈが活性領域の中央部（セル領域）Ａ１および活性領域の周縁部Ａ２の酸化膜３に形成され
【０１８３】
　
第１の実施形態のＪＢＳの製造時には、次いで、図３（Ｃ）に示すように、バリアメタル形成用開口３ｈを介して活性領域の中央部（セル領域）Ａ１および活性領域の周縁部Ａ２にバリアメタル１０が、例えばスパッタリング法、蒸着法などによって形成される（例えばパターニングされる）。
【０１８４】
　また、第１の実施形態のＪＢＳの製造時には、図３（Ｃ）に示すように、アノード電極メタル１１が例えばスパッタリング法、蒸着法などによってバリアメタル１０上に形成され（例えばパターニングされ）、フィールドプレート用開口３ｉ，３ｊを介して半導体チップのガードリング領域Ａ３のＰ＋型ポリシリコン７ｅ，７ｆ層上にフィールドプレート１２ａ，１２ｂ，１２ｃが例えばスパッタリング法、蒸着法などによって形成され（例えばパターニングされ）、ＥＱＲ電極メタル１３が例えばスパッタリング法、蒸着法などによって半導体チップの周縁部Ａ４にＮ＋型層９上に形成される（例えばパターニングされる）。
・・・
【０１８６】
　つまり、
第１の実施形態のＪＢＳでは、図４（Ｂ）に示すように、半導体チップの活性領域の中央部（セル領域）Ａ１および活性領域の周縁部Ａ２において、バリアメタル１０とＮ−型エピタキシャル層２とによるショットキー接合界面Ｃ１
が、並存している。
【０１８７】
　詳細には、第１の実施形態のＪＢＳでは、図４（Ｂ）に示すように、半導体チップの活性領域の周縁部Ａ２のトレンチ４ｄと、半導体チップの活性領域の外側のガードリング領域Ａ３のトレンチ４ｅ，４ｆと、ガードリング領域Ａ３の外側のＮ−型エピタキシャル層２と、半導体チップの周縁部Ａ４のＮ＋型層９とによって耐圧維持構造が形成されている。」
　イ　引用発明２
（ア）上記アの引用文献２の記載（段落［０１７５］、［０１８３］及び［０１８６］）並びに引用文献２の［図４］の記載より、引用文献２には、Ｐ＋ポリシリコン層７ａないし７ｄ（以下、「Ｐ型領域」という。）が一つの領域をなし、当該Ｐ型領域がバリアメタルの端部に対して外側から内側にかけて形成されることが記載されていると認められる。
（イ）上記アの引用文献２の記載（段落［０１８６］）並びに引用文献２の［図４］及び［図５］の記載より、引用文献２には、上記バリアメタルとＮ−型エピタキシャル層とによるショットキー接合界面を、上記Ｐ型領域に四方から囲まれた四方に複数個の周期的な島領域とすることが記載されていると認められる。
（ウ）上記アの引用文献２の記載（段落［０１７０］）並びに引用文献２の［図１］及び［図４］の記載より、引用文献２には、上記Ｐ型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くすることが記載されていると認められる。
（エ）上記アの引用文献２の記載、上記（ア）ないし（ウ）、及び当該技術分野における技術常識より、引用文献２には、次の発明（以下「引用発明２」という。）が記載されていると認められる。
「ＪＢＳであって、
　Ｐ型領域をバリアメタルの端部に対して外側から内側にかけて形成し、
　上記バリアメタルとＮ−型エピタキシャル層とによるショットキー接合界面を、上記Ｐ型領域に四方から囲まれた四方に複数個の周期的な島領域とし、
　上記Ｐ型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くした、
　ＪＢＳ。」
（３）引用文献３及び４の記載事項並びに周知技術
　ア　引用文献３の記載事項
　当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００９−９４４３３号公報（以下「引用文献３」という。）には、図面とともに、次の事項が記載されている。
　「【００１９】
　図４のA〜Fは、本発明の実施例に示した
ＪＢＳ構造のダイオード
・・・
【００２４】
　本実施例では、炭化珪素（０００１）面基板上の炭化珪素に製造されたショットキーバリアダイオードの構造について説明したが、（０００−１）面基板にも、同様に適用できる。また、炭化珪素基板上に製造されたショットキーバリアダイオードのショットキー界面を形成する金属をチタンを例として説明したが、チタンに限らずシリコンと化合してシリサイドを形成し炭化物を形成しやすいIVa、Va、VIa族金属であれば同様に適用できる。また、
電界緩和構造としてｐ型で形成された不純物領域４、ｐ型で形成された不純物領域５は、フローティングリミッティングリング（ＦＬＲ）構造を構造例としてあげたが、ジャンクションターミネーションエクステンション（ＪＴＥ）構造、フローティングプレート構造等のような電界緩和構造でも本発明の効果は得られることはいうまでもない。
　イ　引用文献４の記載事項
　当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００３−１５８２５９号公報（以下「引用文献４」という。）には、図面とともに、次の事項が記載されている。
　「【００２３】（第１の実施の形態）
＜ＪＢＳダイオードの構成及び動作＞第１の実施の形態に係る半導体装置は、通常の第１導電型ショットキーダイオードにおいて、ショットキー電極（アノード電極）の下の第１導電型半導体領域に複数の第２導電型の不純物領域が形成された
ＪＢＳダイオード
・・・
【０１５３】また更に、
デバイスの高耐圧化を図る為の接合終端構造の例として、第１乃至第５の実施の形態においてはガードリング（８、４３、５８）、ジャンクション・ターミネーション・エクステンション（ＪＴＥ）構造７８を示し、第２の実施の形態においてはガードリング電極２３を示したが、本発明はこれらに限定されるものではない。ガードリング８、ＪＴＥ構造７８或いはガードリング電極２３の代わりに、フィールドリミッティングリング（ＦＬＲ）、またはフィールドプレート（ＦＰ）等の他の構造を用いても構わない。
　ウ　周知技術
　上記ア及びイより、ＪＢＳダイオードの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、引用文献３及び４にみられるように、本願の出願の前に当該技術分野において周知の技術と認められる。
４　本願発明と引用発明１との対比
（１）本願発明と引用発明１とを対比する。
　ア　引用発明１における「ｎ型」、「ｐ型」はそれぞれ、本願発明における「第１導電型」、「第２導電型」に相当するといえる。
　また、引用発明１における「ｎ型低抵抗Ｓｉ基板２」の不純物密度は１ｘ１０19ｃｍ-3であり、「ｎ型シリコン領域３」の不純物密度（１ｘ１０15 ｃｍ-3〜１ｘ１０17ｃｍ-3）よりも高いから、相対的に「高濃度」であるといえる。
　そうすると、引用発明１における「ｎ型低抵抗Ｓｉ基板２」と本願発明における「第１導電型の高濃度ワイドバンドギャップ半導体基板」は、「第１導電型の高濃度半導体基板」である点で共通するといえる。
　イ　上記アのとおり、引用発明１における「ｎ型」は、本願発明における「第１導電型」に相当するといえる。
　また、引用発明１における「ｎ型シリコン領域３」の不純物密度は１ｘ１０15 ｃｍ-3〜１ｘ１０17ｃｍ-3であり、「ｎ型低抵抗Ｓｉ基板２」の不純物密度（１ｘ１０19ｃｍ-3）よりも低いから、相対的に「低濃度」であるといえる。
　また、引用発明１における「ｎ型シリコン領域３」は、「ｎ型低抵抗Ｓｉ基板２上にエピタキシャル成長法により形成され」たものであるから、「堆積膜」であるといえる。
　そうすると、引用発明１における「ｎ型シリコン領域３」と本願発明における「第１導電型の低濃度のワイドバンドギャップ半導体堆積膜」は、「第１導電型の高濃度半導体基板上に形成された第１導電型の低濃度の半導体堆積膜」である点で共通するといえる。
　ウ　上記３（１）ア（オ）及び（キ）の引用文献１の記載（段落［００２６］、［００４０］及び［００４１］）並びに引用文献１の図１及び図３の記載より、引用発明１における「バリアメタル層７」は「金属膜」であるといえる。
　また、引用発明１における「ショットキ接合界面」は、後述する相違点に係る構成を除き、本願発明における「ショットキー界面領域」に相当するといえる。
　また、引用発明１における「バリアメタル層７」は「ｎ型シリコン領域３に対してショットキ障壁を有」するから、「ｎ型シリコン領域３に接してショットキー界面領域を構成する」ものといえる。
　そうすると、引用発明１における「バリアメタル層７」と本願発明における「金属膜」は、「第１導電型の低濃度の半導体堆積膜上に形成され、該第１導電型の低濃度の半導体堆積膜に接してショットキー界面領域を構成する金属膜」である点で共通するといえる。
　エ　上記アのとおり、引用発明１における「ｐ型」は、本願発明における「第２導電型」に相当するといえる。
　また、上記３（１）ア（オ）の引用文献１の記載（段落［００２３］）並びに引用文献１の図１及び図３の記載より、引用発明１における「ｐ型シリコン領域５」は、「ｎ型シリコン領域３」上に形成されたものといえる。
　そうすると、引用発明１における「ｐ型シリコン領域５」と本願発明の「第２導電型の領域」は、「第１導電型の低濃度の半導体堆積膜に形成された第２導電型の領域」である点で共通するといえる。
　オ　上記ウのとおり、引用発明１における「ショットキ接合界面」は、後述する相違点に係る構成を除き、本願発明における「ショットキー界面領域」に相当するといえる。
　また、上記３（１）ア（オ）の引用文献１の記載（段落［００２３］）並びに引用文献１の［図２］及び［図３］の記載より、引用発明１における「ショットキ接合界面」の少なくとも一部は、「ｐ型シリコン領域５」に四方から囲まれた四方に周期的な島領域を構成するといえる。
　そうすると、本願発明と引用発明１は、「ショットキー界面領域の少なくとも一部は、上記第２導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成」する点において共通するといえる。
　カ　上記３（１）ア（オ）の引用文献１の記載（段落［００２３］）並びに引用文献１の図１及び図３の記載より、引用発明１における「ｐ型シリコン領域５」は、一様な深さの一つの領域であるといえる。
　そうすると、本願発明と引用発明１は、「第２導電型の領域は、一様な深さの１つの領域であ」る点において共通するといえる。
　キ　引用発明１における「ＪＢＳダイオード」と本願発明における「ワイドバンドギャップ半導体装置」は、「半導体装置」である点において共通するといえる。
（２）以上から、本願発明と引用発明１とは、下記アの点で一致し、下記イの点で相違すると認める。
　ア　一致点
　「第１導電型の高濃度半導体基板と、該第１導電型の高濃度半導体基板上に形成された第１導電型の低濃度の半導体堆積膜と、該第１導電型の低濃度の半導体堆積膜上に形成され、該第１導電型の低濃度の半導体堆積膜に接してショットキー界面領域を構成する金属膜と、該第１導電型の低濃度の半導体堆積膜に形成された第２導電型の領域とを含み、上記ショットキー界面領域の少なくとも一部は、上記第２導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成し、上記第２導電型の領域は、一様な深さの１つの領域であることを特徴とする半導体装置。」
　イ　相違点
　・相違点１
　本願発明は、「第１導電型の高濃度半導体基板」、「第１導電型の低濃度の半導体堆積膜」及び「半導体装置」がいずれも「ワイドバンドギャップ」であるのに対し、引用発明１は、「第１導電型の高濃度半導体基板」（ｎ型低抵抗Ｓｉ基板２）、「第１導電型の低濃度の半導体堆積膜」（ｎ型シリコン領域３）及び「半導体装置」（ＪＢＳダイオード）が「ワイドバンドギャップ」であるとは特定されていない点。
　・相違点２
　本願発明は、「第２導電型の領域」が「金属膜の端部に対して外側から内側にかけて形成され」るのに対し、引用発明１は、「第２導電型の領域」（ｐ型シリコン領域５）が「金属膜」（バリアメタル層７）の端部に対して外側から内側にかけて形成されるとは特定されていない点。
　・相違点３
　本願発明は、「ショットキー界面領域」が「第２導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成」するのに対し、引用発明１は、「ショットキー界面領域」（ショットキ接合界面）の一部が「第２導電型の領域」（ｐ型シリコン領域５）に四方から囲まれた四方に複数個の周期的な島領域を構成するものの、「ショットキー界面領域」（ショットキ接合界面）の端部においては、「第２導電型の領域」（ｐ型シリコン領域５）に四方から囲まれた島領域を構成しない点。
　・相違点４
　本願発明は、「第２導電型の領域」が「外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広」いのに対し、引用発明１は、当該構成について特定されていない点。
　・相違点５
　本願発明は、「第２導電型の領域」が「隔てられた第２導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれ」ているのに対し、引用発明１は、当該構成について特定されていない点。
　・相違点６
　本願発明は、「上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満た」すのに対し、引用発明１は、当該構成について特定されていない点。
　・相違点７
　本願発明は、島領域の幅が１μｍ以上４μｍ以下であるのに対し、引用発明１は、当該構成について特定されていない点。
５　相違点についての検討
（１）相違点１について
　ア　上記３（１）ア（ク）のとおり、引用文献１の段落［００４８］には、シリコン以外の半導体材料として炭化珪素（ＳｉＣ）を用いることが記載されているから、引用発明１において、「ｎ型低抵抗Ｓｉ基板２」、「ｎ型シリコン領域３」及び「ｐ型シリコン領域５」の半導体材料を炭化珪素（ＳｉＣ）とすることは、当業者であれば容易になし得たことである。
　イ　そして、本願明細書の段落［０００４］及び［００１８］の記載より、本願発明における「ワイドバンドギャップ半導体基板」、「ワイドバンドギャップ半導体堆積膜」及び「ワイドバンドギャップ半導体装置」との用語は、それぞれ、半導体材料として炭化珪素（ＳｉＣ）を用いた半導体基板、半導体堆積膜及び半導体装置を包含するものと認められるから、引用発明１において、「ｎ型低抵抗Ｓｉ基板２」、「ｎ型シリコン領域３」及び「ｐ型シリコン領域５」の半導体材料を炭化珪素（ＳｉＣ）としたものは、相違点１に係る構成を有するものと認められる。
　ウ　以上より、引用発明１において「ｎ型低抵抗Ｓｉ基板２」、「ｎ型シリコン領域３」及び「ｐ型シリコン領域５」の半導体材料を炭化珪素（ＳｉＣ）とし、相違点１に係る構成とすることは、当業者であれば容易になし得たことである。
（２）相違点２ないし４、６及び７について
　ア　相違点２ないし４について
（ア）上記３（２）イ（エ）のとおり、引用文献２には、
　「ＪＢＳであって、
　Ｐ型領域をバリアメタルの端部に対して外側から内側にかけて形成し、
　上記バリアメタルとＮ−型エピタキシャル層とによるショットキー接合界面を、上記Ｐ型領域に四方から囲まれた四方に複数個の周期的な島領域とし、
　上記Ｐ型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くした、
　ＪＢＳ。」（引用発明２）
が記載されていると認められる。
（イ）引用発明１と引用発明２は、ＪＢＳに係るものである点において共通し、さらに、ショットキ接合界面の少なくとも一部が、ｐ型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成する点においても共通している。
（ウ）また、引用発明１に対して引用発明２を適用することを阻害する要因を見いだすこともできない。
（エ）したがって、引用発明１に対して引用発明２を適用し、「ｐ型シリコン領域５」を「バリアメタル層７」の端部に対して外側から内側にかけて形成し、「ショットキ接合界面」が「ｐ型シリコン領域５」に四方から囲まれた四方に複数個の島領域を構成するようにし、「ｐ型シリコン領域５」の外周から上記島領域の最も外側までの幅を上記島領域と上記島領域の間の幅よりも広くすることにより、相違点２ないし４に係る構成とすることは、当業者であれば容易になし得たことである。
　イ　相違点６について
（ア）上記３（１）ア（ウ）及び（オ）のとおり、引用文献１の段落［００１３］及び［００３１］には、ｐｎ接合界面から広がる空乏層がｎ側シリコン領域３側に広がるようにするために、ｎ型シリコン領域３の不純物密度に対してｐ型シリコン領域５の不純物密度を十分に高くしておくことが記載されている。
（イ）したがって、引用発明１に対して引用発明２を適用する際に、空乏層が「ｎ型シリコン領域３」側に広がるようにするために、「ｎ型シリコン領域３」の不純物密度に対して「ｐ型シリコン領域５」の不純物密度を十分に高くしておくことは、当業者であれば容易になし得たことである。
（ウ）他方、引用文献１の段落［００２２］ないし［００２５］（上記３（１）ア（オ））の記載及び［図１］ないし［図３］の記載より、引用発明１における「バリアメタル層７」と「ｎ型シリコン領域３」との接触面積は、「バリアメタル層７」と「ｐ型シリコン領域５」との接触面積よりも小さいか、同程度であると認められる。また、引用文献２の段落［０１８６］（上記３（２）ア）の記載並びに［図４］及び［図５］の記載より、引用発明２における「バリアメタル」と「Ｎ−型エピタキシャル層２」との接触面積は、「バリアメタル」と「Ｐ型領域」との接触面積よりも小さいか、同程度であると認められる。
　そうすると、引用発明１に対して引用発明２を適用する際に、「バリアメタル層７」と「ｎ型シリコン領域３」との接触面積を、「バリアメタル層７」と「ｐ型シリコン領域５」との接触面積よりも小さいか、同程度とすることは、当業者であれば当然になし得たことである。
（エ）そして、「バリアメタル層７」と「ｎ型シリコン領域３」との接触面積（本願発明の「Ｓ１」に相当）を「バリアメタル層７」と「ｐ型シリコン領域５」との接触面積（本願発明の「Ｓ２」に相当）よりも小さいか、同程度とし、「ｎ型シリコン領域３」の不純物密度（本願発明の「Ｎ１」に相当）に対して「ｐ型シリコン領域５」の不純物密度（本願発明の「Ｎ２」に相当）を十分に高くした場合に、相違点６に係る要件（Ｓ２×Ｎ２≧Ｓ１×Ｎ１）を充足することは明らかである。
（オ）また、本願明細書の記載からは、Ｓ２×Ｎ２がＳ１×Ｎ１以上の場合と、Ｓ１×Ｎ１よりわずかに小さい場合とで、作用効果の点で格別の相違があるとは認められないから、Ｓ２×Ｎ２≧Ｓ１×Ｎ１とすることに臨界的意義があるとは認められない。
（カ）以上より、引用発明１に対して引用発明２を適用する際に、「バリアメタル層７」と「ｎ型シリコン領域３」との接触面積を、「バリアメタル層７」と「ｐ型シリコン領域５」との接触面積よりも小さいか、同程度とし、「ｎ型シリコン領域３」の不純物密度に対して「ｐ型シリコン領域５」の不純物密度を十分に高くすることによって、相違点６に係る構成とすることは、当業者であれば容易になし得たことである。
ウ　相違点７について
（ア）上記３（１）ア（イ）の引用文献１の記載（段落［０００９］）より、引用発明１の目的は、順方向電圧降下（オン抵抗）が低く、逆方向特性の優れたショットキバリア半導体装置を提供することにあるものと認められる。
（イ）そして、引用発明１のＪＢＳダイオードにおいて、順方向電圧降下（オン抵抗）を低くするためには、ショットキー界面を形成する島領域の面積を大きくする必要があり、逆方向特性を向上するためには、ショットキー界面を形成する島領域の面積を小さくする必要があることは、当業者にとって明らかである。
（ウ）さらに、上記３（１）ア（ウ）及び（カ）のとおり、引用文献１の段落［００１２］及び［００３５］には、開口部の直径をゼロバイアスにおいて第２半導体領域の内部に中性領域が残存するように設定すること、及び、ｎ型シリコン領域３Ａの半径を変えることにより耐圧を適宜設定することが出来ることが記載されている。
（エ）上記（ア）ないし（ウ）より、引用発明１に対して引用発明２を適用する際に、順方向電圧降下と逆方向特性を望ましいものとするために、島領域の幅を適宜設定することは、当業者が当然に行い得たことであるといえる。
（オ）また、本願明細書には、島領域の幅を１μｍ未満とした場合、又は４μｍよりも大きくした場合のオン抵抗及び耐圧のデータが示されておらず、島領域の幅が１μｍ以上４μｍ以下の場合と、当該範囲外の場合との間で作用効果の点で格別の相違があるとは認められないから、島領域の幅を１μｍ以上４μｍ以下とした点に臨界的意義があるとは認められない。
（カ）以上より、引用発明１に対して引用発明２を適用する際に、順方向電圧降下と逆方向特性を望ましいものとするために、島領域の幅の下限及び上限を適宜設定し、相違点７に係る構成とすることは、当業者であれば容易になし得たことである。
（３）相違点５について
　ア　上記３（１）ア（オ）のとおり、引用文献１の段落［００２８］には、電界緩和と耐圧向上のためにガードリング領域１０を設けることが記載されている。また、上記３（１）ア（ク）のとおり、引用文献１の段落［００４９］には、ガードリング領域１０に代えて、ダブルガードリング構造、フィールドリング構造、ＶＬＤ構造又はＳＩＰＯＳ構造を設けてもよいことが記載されている。
　上記の各記載より、引用発明１における「ガードリング領域１０」を、電界緩和及び耐圧向上の効果を有する他の構造に置き換えてもよいことは、当業者にとって明らかであるといえる。
　イ　他方、上記３（３）ウのとおり、ＪＢＳダイオードの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、本願出願時において周知の技術であった（以下、当該技術を「周知技術」という。）。
　ウ　そうすると、引用発明１において、電界緩和と耐圧向上のために、上記周知技術を適用し、「ガードリング領域１０」に代えて「フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造」（以下、「フローティングリミッティングリング構造等」という。）を設けることは、当業者であれば容易になし得たことである。また、その際に、「ｐ型シリコン領域５」と「フローティングリミッティングリング構造等」とを隔てる必要があること、及び「ｐ型シリコン領域５」を「フローティングリミッティングリング構造等」によって囲む必要があることは、当業者には自明の事項といえる。
　エ　以上より、引用発明１に対して上記周知技術を適用し、相違点５に係る構成とすることは、当業者であれば容易になし得たことである。
６　本願発明の作用効果について
　相違点１ないし７を総合的に勘案しても、本願発明の奏する作用効果は引用発明１及び引用発明２並びに周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
７　請求人の主張について
（１）請求人は、平成２８年９月２日提出の意見書において、下記の主張をしている。（当審注．下線は、参考のために当審において付したもの。）
　「[引用文献の説明]
補正前の請求項１〜５に対する引用文献は、引用文献１〜４であります。
引用文献１には、シリコンのＳＢＤで、図１にn型シリコン領域３にｐ型シリコン領域（第２半導体領域）５とｐ型ガードリング領域１０が記載されております。バリアメタル層（ショットキバリア用金属層）７は端部でｐ型ガードリング領域１０と接し、ｐ型ガードリング領域１０が外周へ延びています。ここで、ガードリング領域であるため、ｐ型ガードリング領域１０とｐ型シリコン領域（第２半導体領域）５は接っしず離れております。
　引用文献２には、シリコンのＪＢＳで、図４にＮ−型エピタキシャル層２に活性領域の中央部（セル領域）Ａ１、活性領域の周縁部Ａ２、ガードリング領域Ａ３が記載されております。バリアメタル１０上のアノード電極メタル１１は、活性領域の周縁部Ａ２を越え、ガードリング領域Ａ３まで延びてフィールドプレートとなっています（段落０１８３，０１８４に記載）。
……（中略）……
[引用文献との対比]
　本願の効果は、段落００１３に記載のように『本発明によれば、ワイドバンドギャップ半導体上に形成されたショットキー界面を有する装置において、金属堆積膜と第１導電型の界面がショットキー界面である領域の周囲を第２導電型の領域に囲まれている構造で周期的に配置されているＪＢＳ構造を持つダイオードを設計することで、第２導電型の領域によって増加するオン抵抗の増加を回避できるとともに、リーク電流の抑えられた装置を製造できる。さらに、低ショットキーバリアハイトを持つショットキー界面を形成することや第１導電型半導体の不純物濃度を上げることでオン抵抗低減の効果を増加させることができる。』そして、この作用は、段落００１６にて『ＪＢＳ構造では第１導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。第２導電型の領域をストライプ状に配置されたＪＢＳ構造では、一次元モデルで示されるように空乏層の広がり方が第１導電型半導体の不純物濃度と、第２導電型半導体の不純物濃度によって決まってしまう。
　しかし、
第２導電型の領域をストライプ状ではなく、第１導電型の領域を囲む形にすることにより、四方から第１導電型の領域を空乏化することができる。このため、同じ面積の第１導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第１導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
　この第１導電型の領域を四方から囲むことは、引用文献１，３および４には記載されておりません。
　
引用文献２では、バリアメタル１０上のアノード電極メタル１１は、活性領域の周縁部Ａ２を越え、ガードリング領域Ａ３まで延びてフィールドプレートとなっており、これも構成が相違します。
　よって、これら引用文献１〜４を単に組み合わせる動機付けがなく、また、単に組み合わせても本願の第２導電型の領域の構成とはなりません。
　以上のように、本願は引用文献とは構成が相違し、この構成の相違によって引用文献ではそうすることのできない作用効果を奏しますので、この点をご考慮のうえ再度のご審査をお願いします。」
（２）しかしながら、下記の理由により、請求人の主張は採用できない。
　ア　本願発明と引用発明２は、金属膜（引用発明２における「バリアメタル」）が第１導電型の領域（引用発明２における「Ｎ−型エピタキシャル層」）に接することにより構成されるショットキー界面領域が、第２導電型の領域（引用発明２における「Ｐ型領域」）に四方から囲まれた四方に複数個の島領域をなす点において相違しないから、請求人の主張する「第２導電型の領域をストライプ状ではなく、第１導電型の領域を囲む形にすることにより、四方から第１導電型の領域を空乏化することができる。このため、同じ面積の第１導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第１導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。」との効果は、引用発明２の構成から予測される範囲内のものにすぎない。
　イ　また、請求人は「引用文献２では、バリアメタル１０上のアノード電極メタル１１は、活性領域の周縁部Ａ２を越え、ガードリング領域Ａ３まで延びてフィールドプレートとなっており、これも構成が相違します。」と主張しているが、本願発明は「金属膜」の上の構造について特定しておらず、本願発明における「金属膜」の上に電極を設け、活性領域の外にまで延ばしてフィールドプレートとしたものも本願発明に包含されるものと認められるから、上記主張は本願発明と引用発明２との構成上の相違に基づくものではなく、採用することができない。
８　まとめ
　以上のとおり、本願発明は、引用発明１及び引用発明２並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。
第３　むすび
　以上のとおり、本願発明は、引用発明１及び引用発明２並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。