(57)【要約】【課題】  同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとを有し、ｎ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＧｅ膜と、ｐ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＣ膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つＣＭＯＳデバイス用のシリコンウェハの製造方法の提供。【解決手段】  ＣＭＯＳデバイス用シリコンウェハの製造方法において、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に分離して製造する。【選択図】図８
2011108692.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳデバイス用シリコンウェハの製造方法において、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に製造することを特徴とするシリコンウェハの製造方法。
【請求項２】
前記シリコン基材が、Ｓｉ基板又はＳＯＩ基板であることを特徴とする請求項１記載のシリコンウェハの製造方法。
【請求項３】
前記ＳｉＧｅ膜及びＳｉＣ膜に関し、最初にＳｉＧｅ膜を形成し、次いでＳｉＣ膜を形成するか、又は最初にＳｉＣ膜を形成し、次いでＳｉＧｅ膜を形成することを特徴とする請求項１又は２記載のシリコンウェハの製造方法。
【請求項４】
隣接するシリコン基材同士の間隔を２ｍｍ乃至５ｍｍに設定して配置された複数のシリコン基材の表面上の自然酸化膜をフッ化水素又はフッ化アンモニウムと反応させる第１の工程と、前記反応によって生じた反応生成物を２００℃以上、５３０℃以下で加熱・蒸発させて除去する第２の工程とを有するドライエッチング工程を実施してシリコン基材表面の自然酸化膜を除去し、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に製造することを特徴とするシリコンウェハの製造方法。
【請求項５】
前記第２の工程における圧力を大気圧に設定することを特徴とする請求項４記載のシリコンウェハの製造方法。
【請求項６】
前記ドライエッチング工程を、表面から自然酸化膜を除去したシリコン基材表面上にさらに成膜する次工程を実施する成膜装置内で実施することを特徴とする請求項４又は５記載のシリコンウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳデバイス用シリコンウェハの製造方法に関し、特に、同一シリコン基材上にｎ−ＭＯＳ用歪シリコン（ｎ−ＭＯＳトランジスタ）とｐ−ＭＯＳ用歪シリコン（ｐ−ＭＯＳトランジスタ）とを一緒に製造する方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化が進められると共に、デバイスの動作速度の高速化、高集積化や、薄膜化の要求がますます高まっている。その際に、基材（例えば、シリコン基材）上に各種の薄膜を形成するが、このような種々の成膜工程、例えばＣＭＯＳデバイス製造工程においては、その下地となるシリコン基材表面に自然酸化膜（ＳｉＯ２膜）が存在する場合、デバイス特性が悪化するため、成膜前に自然酸化膜等を除去し、活性状態の基材表面とし、その上に所望の薄膜を堆積させ、ＣＭＯＳデバイス用シリコンウェハを製造することが必要である。
【０００３】
また、従来、ＣＭＯＳデバイスにおいて、歪シリコンデバイス用ＳｉＧｅ膜の形成された歪シリコンウェハでは、電子と正孔の両方に最適な移動度をもたらす歪を与えることができず、ｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとの特性のそろったＣＭＯＳデバイスを構成することが困難であった。最適なＣＭＯＳデバイスを構成する方法としては、それぞれのトランジスタに最適な歪を別個に与えるローカル歪による歪トランジスタの作製方法がある。しかし、このローカル歪トランジスタの作製方法では、それぞれのデバイスに最適なプロセスを用いるために、長く複雑なデバイス作製プロセスを必要としていた。また、応力膜を用いた歪シリコンデバイスでは、トランジスタのサイズが小さくなると、応力が必要なチャネル部分に充分な応力が掛らず、トランジスタの性能の向上が見込まれない欠点があった。
【０００４】
ＣＭＯＳデバイスを作製する場合、上記したように、ほぼ同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとが必要になるが、従来技術の上記歪シリコン技術を用いた場合、ｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとの特性をあわせるのが難しく、より複雑なローカル歪技術を用いてもトランジスタのサイズが小さくなると効果が小さくなるという欠点を有していた。
【０００５】
ＣＭＯＳデバイスを作製する場合、従来は、一枚の同一シリコン基材の表面にＳｉＧｅ膜及びＳｉＣ膜を同じように製造することができなかった。そのため、例えば、図１２に示すように、Ｓｉ基板１２０１上にＳｉＯ２膜（ＢＯＸ酸化膜）１２０２、その上に活性シリコン膜１２０３（実際にデバイスを作製する部分）を作製して、通常のＳＯＩ基板とし、このＳＯＩ基板上に応力用ＳｉＮ膜１２０４、スペーサ絶縁膜１２０５及びゲート電極１２０６を作製している。ここで、従来技術の場合、応力用ＳｉＮ膜１２０４の膨張応力で活性シリコン膜１２０３に応力をかける。また、スペーサ絶縁膜１２０５は、ゲートＬＤＤ構造作製のスペーサであり、例えば、ＳｉＯ２又はＳｉＮからなり、ゲート電極１２０６は、例えば、ポリシリコン、シリサイド又は高融点金属からなる。
【０００６】
さらに、ＳｉＧｅ層及びＳｉＣ層を用いる半導体装置として、半導体基板と、半導体基板上に形成される積層体であるゲート構造と、半導体基板の表面内に形成される電極領域と、この電極領域の直下部に形成される低比誘電率層とを備えている半導体装置が知られている（例えば、特許文献１参照）。この場合、電極領域はｐ型ＳｉＧｅ層であり、低比誘電率層はＳｉＣ層であって、ＳｉＧｅ層の直下部にＳｉＣ層が形成されている。
【０００７】
ＣＭＯＳデバイス作製の前処理としての上記自然酸化膜の除去には、従来、フッ酸等を使用する湿式処理や、１０００℃程度の高温による水素アニール処理が用いられていた。しかし、この湿式処理では、微細なホールの底部まで液が浸透し難いこと及びウェハ表面に好ましくないフッ素が残留すること等の問題があった。そのため、近年の処理温度の低温化と半導体デバイスの微細化に伴って、乾式処理による自然酸化膜除去の要求がある。
【０００８】
このような低温での乾式処理による自然酸化膜除去方法の一つとして、少なくとも水素原子を含むガスを高周波放電させ、プラズマを発生させて生成した少なくとも水素を含むラジカルと三フッ化窒素ガス（ＮＦ３ガス）との混合物から生成したフッ化アンモニウムをエッチングガスとして用いたドライエッチング方法が知られている（例えば、特許文献２及び３参照）。このドライエッチング方法では、前記エッチングガスと基板表面の自然酸化膜とを反応せしめることで基板表面にケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６）等の反応生成物を生じせしめ、この反応生成物を所定の温度に加熱して分解、蒸発させて除去することにより、酸化膜のない清浄な基板表面を得ている。
【０００９】
特許文献３の場合、自然酸化物を除去するために要する温度は１２０〜１５０℃であり、自然酸化物の除去処理に要する時間は３０分強である。しかし、自然酸化膜を除去処理した基材を取り出すために、室温まで冷却する必要があり、その待機時間を入れると、時間がかかり過ぎるという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−２６９７２号公報
【特許文献２】特開２００３−１３３２８４号公報
【特許文献３】特開２００６−２２９０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、上述の従来技術の問題点を解決することにあり、ＣＭＯＳデバイスを作製する場合において、同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとを有し、ｎ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＧｅ膜と、ｐ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＣ膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つＣＭＯＳデバイス用のシリコンウェハの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明のＣＭＯＳデバイス用シリコンウェハの製造方法は、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に製造することを特徴とする。
【００１３】
前記シリコン基材が、シリコン基板又はＳＯＩ基板であることを特徴とする。
【００１４】
前記ＳｉＧｅ膜及びＳｉＣ膜に関し、最初にＳｉＧｅ膜を形成し、次いでＳｉＣ膜を形成するか、又は最初にＳｉＣ膜を形成し、次いでＳｉＧｅ膜を形成することを特徴とする。
【００１５】
本発明のシリコンウェハの製造方法は、隣接するシリコン基材同士の間隔を２ｍｍ乃至５ｍｍに設定して配置された複数のシリコン基材の表面上の自然酸化膜をフッ化水素又はフッ化アンモニウムと反応させる第１の工程と、前記反応によって生じた反応生成物を２００℃以上、５３０℃以下で加熱・蒸発させて除去する第２の工程とを有するドライエッチング工程を実施してシリコン基材表面の自然酸化膜を除去し、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に製造することを特徴とする。
【００１６】
前記隣接するシリコン基材同士の間隔が２ｍｍ未満であると、作業が困難であり、５ｍｍを超えると、自然酸化膜の除去が困難になる。また、前記反応生成物の加熱・蒸発温度が２００℃未満であると、反応生成物の蒸発が困難であり、反応生成物が残留しやすいという問題があり、５３０℃を超えると、現在の装置構成上好ましくない。
【００１７】
前記第２の工程における圧力を大気圧に設定することを特徴とし、また、前記ドライエッチング工程を、表面から自然酸化膜を除去したシリコン基材表面上にさらに成膜する次工程を実施する成膜装置内で実施することを特徴とする。これにより、シリコンウェハの製造工程がコンパクトになる。
【発明の効果】
【００１８】
本発明によれば、同一のシリコン基材上のｎ−ＭＯＳトランジスタ作製部にＳｉＧｅ膜を、また、ｐ−ＭＯＳトランジスタ作製部にＳｉＣ膜をそれぞれ分離して選択的エピタキシャル成長することによって、最適な歪特性をもつｎ−ＭＯＳトランジスタと最適な歪特性を持つｐ−ＭＯＳトランジスタとを島状に製造できるので、ＣＭＯＳデバイスとして最適な動作をするデバイスの作製が可能となるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明のＣＭＯＳデバイス用シリコンウェハを製造する前処理として使用できる自然酸化膜の除去方法に用いるドライエッチング装置の一構成例を示す模式的断面図。
【図２】図１に示したドライエッチング装置によりエッチング処理した後のウェハを加熱処理して反応生成物を蒸発せしめる縦型炉（高温炉）の一構成例を示す模式的断面図。
【図３】ウェハを載置するウェハボートの一構成例を示す模式的断面図であり、（ａ）は従来のウェハボートの模式的断面図、（ｂ）は本発明における前処理で用いることができるウェハボートの模式的断面図。
【図４】図１に示すドライエッチング装置及び図２に示す高温炉を用いて自然酸化膜の除去を実施するプロセスを説明するためのフローチャートであり、（ａ）はドライエッチング装置での処理、（ｂ）は高温炉での処理。
【図５】本発明のＣＭＯＳデバイス用シリコンウェハを製造する際のＳｉＧｅ膜成長装置の一構成例を示す模式的断面図。
【図６】本発明のＣＭＯＳデバイス用シリコンウェハを製造する際のＳｉＧｅ膜成長装置とその前処理としての自然酸化膜除去装置とを組み合わせた場合の一構成例を示す模式的断面図。
【図７】本発明の実施の形態１のプロセスにおけるＳｉＧｅ膜成長装置での処理を説明するためのフローチャート。
【図８】本発明の実施の形態１における選択エピタキシャル法によるＳｉＧｅ膜及びＳｉＣ膜の成長プロセスを説明するための工程図。
【図９】本発明の実施の形態２のプロセスにおける自然酸化物除去処理及びＳｉＧｅ膜成長装置での処理を説明するためのフローチャート。
【図１０】本発明の実施の形態２における選択エピタキシャル法によるＳｉＧｅ膜及びＳｉＣ膜の成長プロセスを説明するための工程図。
【図１１】本明の実施の形態３におけるイオン注入法によるＧｅイオン注入及びＣイオン注入プロセスを説明するための工程図。
【図１２】従来技術によるＣＭＯＳ用シリコンウェハ。
【発明を実施するための形態】
【００２０】
まず、本発明に従ってＣＭＯＳデバイス用シリコンウェハを製造する際に、その前処理として実施する自然酸化膜の除去方法について説明し、次いでＣＭＯＳ用シリコンウェハの製造方法について説明する。
【００２１】
図１は、本発明に従ってＣＭＯＳデバイス用シリコンウェハを製造する際に、その前処理として実施することができる自然酸化膜の除去方法に用いるドライエッチング装置１の一構成例を示す模式的断面図である。ドライエッチング装置１は、例えば、５０枚程度のバッチ単位でシリコン基材１０１の自然酸化膜の除去処理を行うものであり、エッチング室１０２と、エッチング室内へ導入される反応ガス（Ｎ２、ＮＨ３）を励起して活性種（ラジカル）を発生させるためのマイクロ波励起機構１０３と、エッチング室と連結されているロードロック室１０４と、ロードロック室と連結されているクリーンブース１０５とで構成されている。エッチング室１０２内には、図面上では、処理されるシリコン基材１０１を所定の間隔で載置してある石英製ウェハボート１０６（図３（ｂ）参照）が、ロードロック室１０４から搬送され、配置されている状態が示されている。エッチング室１０２の外周には、ヒータ１０７等の加熱手段が設けられ、また、このエッチング室には、エッチング室内を排気できるように真空ポンプ１０８が取り付けられている。ロードロック室１０４には、室内を排気するための真空ポンプ１０９が取り付けられている。クリーンブース１０５内には、ウェハカセット１１０が載置され、このウェハカセットをロボット１１１によりクリーンブース１０５とロードロック室１０４との間を搬送できるように構成されている。
【００２２】
図２は、図１に示したドライエッチング装置１によりエッチング処理した後のウェハを加熱処理して揮発性反応生成物を蒸発せしめる縦型炉（高温炉）の一構成例を示す模式的断面図である。この縦型炉２は、例えば、チャンバ２０１と、チャンバに連結されているロードロック室２０２と、ロードロック室と連結されているクリーンブース２０３とで構成されている。チャンバ２０１内には、図面上では、処理されるシリコン基材２０４を所定の間隔で載置してある石英製ウェハボート２０５（図３（ｂ））が、ロードロック室２０２から搬送され、配置されている状態が示されている。チャンバ２０１の外周には、ヒータ２０６等の加熱手段が設けられ、また、チャンバ２０１には、チャンバ内を排気できるように真空ポンプ２０７が取り付けられている。ロードロック室２０２には、室内を排気するための真空ポンプ２０８が取り付けられている。クリーンブース２０３内には、ウェハカセット２０９が載置され、このウェハカセットをロボット２１０によりクリーンブース２０３とロードロック室２０２との間を搬送できるように構成されている。
【００２３】
上記したように、ドライエッチング装置１と縦型炉２とを別々に示して説明したが、これらを組み合わせて一つの自然酸化膜除去装置としてもよいことは勿論である。
【００２４】
図３はシリコン基材の載置されている石英製ウェハボートの一構成例を示す模式的断面図であり、（ａ）は従来のウェハボートを示し、（ｂ）は本発明で用いるウェハボートを示す。図３（ａ）において、３０１はシリコン基材、３０２はウェハボートであり、隣接するシリコン基材同士の間隔は、５ｍｍを超えているが、図３（ｂ）において、３０３はシリコン基材、３０４はウェハボートであり、隣接するシリコン基材同士の間隔は２ｍｍ乃至５ｍｍの範囲で等間隔に設定されていることが好ましい。
【００２５】
以下、図３（ｂ）に示すウェハボート３０４を用い、図１に示すドライエッチング装置１及び図２に示す縦型炉２を用いて自然酸化膜除去を実施するプロセスについて、エッチング装置での処理を示すフローチャート（図４（ａ））及び高温炉での処理を示すフローチャート（図４（ｂ））を参照して説明する。
【００２６】
例えば、図４（ａ）に示すように、まず、図１に示すドライエッチング装置１のクリーンブース１０５内に載置されているウェハカセット１１０をロボット１１１によりロードロック室１０４へ移送し、ここでシリコン基材１０１をウェハカセット１１０から石英製ウェハボート１０６（図３（ｂ）のウェハボート３０４）に移し、ロードロック室１０４内を所定の圧力（例えば、２００〜４００Ｐａ）まで排気する。次いで、ウェハボート１０６をエッチング室１０２内に移送した後、反応ガス（例えば、窒素ガス、アンモニアガス等）を導入する際に、マイクロ波励起機構１０３によりマイクロ波を印加（５〜１０分間、また、１〜２ｋＷ、好ましくは１．８ｋＷ投入）し、励起して生成したＨラジカルをエッチング室１０２内へ導入し、温度２５〜５０℃で反応（エッチング）を行う。この反応ガスの導入量は、一般に４０００〜６０００ｓｃｃｍであればよい。また、反応ガスとしての三フッ化窒素（ＮＦ３）ガスは、マイクロ波励起機構１０３を介さずに直接エッチング室１０２内へ導入する（一般に、３０００〜４０００ｓｃｃｍ）。また、反応ガスとしてのアンモニアガス：窒素ガス：三フッ化窒素ガスの混合比は、一般には１〜３：５〜７：２〜４、好ましくは２：６：３であって、その合計流量が１３〜１５リットル／分、好ましくは１４．４リットル／分であれば良い。このような条件下で所定の時間（２〜５分）エッチングする。
【００２７】
上記エッチングプロセスにおいては、アンモニアガスと窒素ガスとの混合ガスを励起して得られる水素ラジカルと三フッ化窒素ガスとの反応により、エッチング室１０２内でフッ化アンモニウムを生成せしめ、このフッ化アンモニウムとシリコン基材１０１上の自然酸化膜との反応により、ケイフッ化アンモニウムを形成せしめる。これは、以下の反応式で示される。
【００２８】
［化１］
ＮＨ３  →  ＮＨ２  ＋  Ｈ＊
Ｈ＊  ＋  ＮＦ３  →  ＮＨ４Ｆ
ＳｉＯ２  ＋  ＮＨ４Ｆ  →  Ｈ２Ｏ  ＋  （ＮＨ４）２ＳｉＦ６
【００２９】
エッチングの終了後、反応ガスの導入及びマイクロ波の印加を停止し、エッチング室１０２の排気を行う。ヒータ１０７に通電してシリコン基材１０１を２００℃に加熱する。その後、ヒータ１０７への通電を停止し、エッチング室１０２中のウェハボート１０６をロードロック室１０４内へ移送し、このボートからシリコン基材１０１をウェハカセット１１０に移す。
【００３０】
次いで、図４（ｂ）に示すように、上記したようにして得られたケイフッ化アンモニウムが表面に形成されたシリコン基材が載置されている図１に示すウェハカセット１１０（図２に示すウェハカセット２０９）を、図２に示す縦型炉２のクリーンブース２０３からロボット２１０によりロードロック室２０２内へ移送し、ここでシリコン基材２０４をウェハカセット２０９からウェハボート２０５（図３（ｂ）のウェハボート３０４）に移し、このウェハボートを、所定の温度及び圧力（例えば、２００℃を超える温度及び大気圧程度の圧力）に保持されているチャンバ（高温炉）２０１内に移送した後、チャンバ内を排気し、３０分間保持し、ケイフッ化アンモニウムを蒸発させる。次いで、チャンバ内に窒素ガス等のパージガスを流しながら、チャンバ２０１内をベントした後、チャンバ内のウェハボート２０５をロードロック室２０２内に移送し、このボートからシリコン基材２０４をウェハカセット２０９に移し、このカセットをクリーンブース２０３内へ移送して自然酸化膜の除去プロセスを終了する。この全工程の処理時間は、従来よりも短かった。
【００３１】
上記のようにして自然酸化膜を除去したシリコン基材を用いてＣＭＯＳデバイス用シリコンウェハを製造するために、まず、図５に示すＳｉＧｅ膜成長装置により、基材表面にＳｉＧｅ膜を形成する。図５にその一構成例の模式的断面図を示すＳｉＧｅ膜成長装置５は、５０枚程度のバッチ単位でシリコン基材表面にＳｉＧｅ膜の形成を行うものであり、内部にシリコン基材５０１を設置できるようになっており、かつ反応ガス（例えば、Ｈ２、ＳｉＨ４、ＧｅＨ４ガス等）を導入できるように構成されているＳｉＧｅ成膜室５０２と、この成膜室と連結されているロードロック室５０３と、このロードロック室と連結されているクリーンブース５０４とで構成されている。成膜室５０２には、図面上では、処理されるシリコン基材５０１を所定の間隔で載置してあるウェハボート５０５が、ロードロック室５０３から搬送され、設置されている状態が示されている。成膜室５０２の外周には、ヒータ５０６等の加熱手段が設けられ、また、この成膜室には、室内を排気するための真空ポンプ５０７が取り付けられている。ロードロック室５０３には、室内を排気するための真空ポンプ５０８が取り付けられている。クリーンブース５０４内には、ウェハカセット５０９が設置された状態が示され、このウェハカセットをロボット５１０によりクリーンブース５０４とロードロック室５０３との間を搬送できるように構成されている。
【００３２】
図６は、上記した図１に示す自然酸化膜除去装置（エッチング室１０２）と図５に示すＳｉＧｅ膜成長装置５とを組み合わせた場合の一構成例を示す模式的断面図である。この自然酸化膜除去装置及びＳｉＧｅ膜成長装置については、上記図１及び図５と同じであるので、説明を省略する。なお、同じ構成要素に対しては同じ参照番号を付してある。
【００３３】
実施の形態１：
本実施の形態では、高速デバイス用としてＳＯＩ（silicon on insulator）基板を用い、その上にＳｉＧｅ膜／ＳｉＣ膜を成長せしめたＣＭＯＳデバイス用シリコンウェハの製造方法について、ＳｉＧｅ膜成長装置での処理を示すフローチャート（図７）及びＳｉＧｅ膜及びＳｉＣ膜の成長プロセスを説明するための工程図（図８（ａ）〜（ｐ））を参照して説明する。
【００３４】
図７に示すように、まず、図５に示すＳｉＧｅ膜成長装置５のクリーンブース５０４内に載置されているウェハカセット５０９をロボット５１０によりロードロック室５０３へ移送し、ここでシリコン基材５０１をウェハカセット５０９から石英製ウェハボート５０５に移し、ロードロック室内を所定の圧力（例えば、１０〜１０−２Ｐａ）まで排気する。次いで、ウェハボート５０５をＳｉＧｅ成膜室（ＳｉＧｅ成長室）５０２内に移送した後、ヒータ５０６に通電してシリコン基材５０１を例えば４５０℃に加熱し、反応ガス（例えば、Ｈ２、ＳｉＨ４、ＧｅＨ４等）を導入しＳｉＧｅ膜の成長を行う。この反応ガスの導入量は、一般に１００〜２０００ｓｃｃｍであればよい。また、反応ガスとしての例えば、Ｈ２：ＳｉＨ４：ＧｅＨ４ガスの混合比は、一般には、１０〜１０００：１〜１０：１〜１０、好ましくは２０：１：１であって、その合計流量が０．１〜２リットル／分、好ましくは０．５リットル／分であれば良い。このような条件下で所定の時間（１０〜１２０分）成膜する。
【００３５】
次いで、ヒータへの通電を停止すると共に、反応ガスの導入を停止し、ＳｉＧｅ成膜室５０２内を排気した後、ウェハボート５０５をロードロック室５０３に移送し、ＳｉＧｅ成膜されたシリコン基材５０１をウェハボート５０５からウェハカセット５０９へ移す。その後、以下述べるように、ＳｉＧｅ膜及びＳｉＣ膜の成長を行う。
【００３６】
例えば図８の工程図に示すように、まず、ＳＯＩ基板８０１を準備する（図８（ａ））。このＳＯＩ基板８０１は、シリコン基板８０２と表面のシリコン層８０４との間にＳｉＯ２膜（ＢＯＸ酸化膜）８０３が挿入された構造の基板である。本実施の形態では、シリコン基板８０２上に１００〜１０００ｎｍ程度のＢＯＸ酸化膜８０３及び１０〜１００ｎｍ程度のシリコン層８０４を備えたＳＯＩ８０１基板を用いる。
【００３７】
このＳＯＩ基板８０１上に、ＳｉＧｅ選択成長時のマスクとなるシリコン酸化膜８０５を厚さ１００〜１０００ｎｍ程度で形成した（図８（ｂ））後、この酸化膜８０５に対して、ｎ−ＭＯＳトランジスタ（ｎ−チャネルトランジスタ）作製領域８０６の部分の酸化膜を取り除くパターンニングを行い、この作製領域８０６のみにシリコンが露出し、残りの部分がマスク酸化膜８０５ａで覆われた状態とする（図８（（ｃ））。
【００３８】
この状態で、酸化膜８０５が除去されてシリコンが露出した作製領域８０６の表面上に、ＣＶＤ法により、Ｓｉ原子含有ガス（例えば、ＳｉＨ４ガス又はＳｉ２Ｈ６ガス等）、Ｇｅ原子含有ガス（例えば、ＧｅＨ４ガス等）、及びハロゲンガス（例えば、Ｃｌ２ガス等）を用い、成長温度４５０〜６５０℃程度で選択的エピタキシャル成長を実施し、膜厚１０〜１００ｎｍ程度のＳｉＧｅ膜８０６ａを成長せしめる（図８（ｄ））。成長温度が４５０℃未満であると膜の成長が起こらず、６５０℃を超えるとマスク酸化膜８０５ａ上にも膜の成長が起こり、ポリシリコンが生じてしまう。この選択的エピタキシャル成長はハロゲンを用いる方法でも用いない方法でもいずれでも良い。この選択的エピタキシャル成長の場合、Ｓｉに対するＧｅの濃度は作製するｎ−ＭＯＳトランジスタに必要とされる特性に依存するが、通常５〜８０％程度、好ましくは１０％〜５０％程度であれば、所望の特性が得られる。
【００３９】
この状態で一旦マスク酸化膜８０５ａを除去し（図８（ｅ））、次いでＳｉＣ選択的エピタキシャル成長用のマスクとなる酸化膜（ＳｉＯ２膜）８０７を１００〜１０００ｎｍ程度の厚さで形成した（図８（ｆ））後、この酸化膜８０７に対して、ｐ−ＭＯＳトランジスタ（ｐ−チャネルトランジスタ）作製領域８０８の酸化膜を取り除くパターンニングを行い、この作製領域８０８のみにシリコンが露出し、残りの部分がマスク酸化膜８０７ａで覆われている状態とする（図８（ｇ））。
【００４０】
この状態で、酸化膜８０７が除去されてシリコンが露出した作製領域８０８の表面上に、ＣＶＤ法により、Ｓｉ原子含有ガス（例えば、ＳｉＨ４ガス又はＳｉ２Ｈ６ガス）、Ｃ原子含有ガス（例えば、ＣＨ３ＳｉＨ５ガス又はＣ３Ｈ８ガス）、及びハロゲンガス（例えば、Ｃｌ２ガス）を用い、成長温度５００〜７００℃程度で選択的エピタキシャル成長を実施し、膜厚１０〜１００ｎｍ程度のＳｉＣ膜８０８ａを成長せしめる（図８（ｈ））。成長温度が５００℃未満であると膜の成長が起こらず、７００℃を超えるとマスク酸化膜８０７ａ上にも膜の成長が起こり、ポリシリコンが生じてしまう。この選択的エピタキシャル成長の場合、Ｓｉに対するＣの濃度は作製するｐ−ＭＯＳトランジスタに必要とされる特性に依存するが、通常０．５〜３％程度、好ましくは１〜２％程度であれば、所望の特性が得られる。０．５％未満であると所望の特性が得られず、また、３％を超えると歪みが大きくなり過ぎ、膜の成長中に歪みに耐えられなくなり、結晶が割れてしまう。
【００４１】
この状態で一旦マスク酸化膜８０７ａを除去する（図８（ｉ））。
【００４２】
上記例では、最初にＳｉＧｅ膜８０６ａを作製し、次いでＳｉＣ膜８０８ａを作製したが、この順番は逆であっても良い。
【００４３】
次いで、ＳＯＩ基板８０１の表面全体に、この基板表層のシリコン層８０４の所定の領域を除去する際のマスクとして、窒化膜（ＳｉＮ膜）８０９を１００〜１０００ｎｍ程度で形成した（図８（ｊ））後、ＳｉＧｅ膜８０６ａ及びＳｉＣ膜８０８ａが形成されている領域に対抗する表面上の窒化膜８０９ａを残すように窒化膜８０９をパターンニングする（図８（ｋ））。このシリコン層の除去は、ＣＭＯＳデバイス特性の改善のためである。この状態で、シリコン層８０４の選択的エッチングを行い、シリコン基板８０２上のＢＯＸ酸化膜８０３の上に、シリコン層８０４ａ上に形成されたＳｉＧｅ形成部分（ｎ−ＭＯＳトランジスタ作製領域８０６ａ）とシリコン層８０４ａ上に形成されたＳｉＣ形成部分（ｐ−ＭＯＳトランジスタ作製領域８０８ａ）とが島状に離間して配置されるようにする（図８（ｌ））。次いで、窒化膜８０９ａを除去した（図８（ｍ））後、各島が埋まる程度のシリコン酸化膜８１０を、例えば２００〜２０００ｎｍ程度の厚さで形成する（図８（ｎ））。このシリコン酸化膜形成方法は、例えばＨＤＰ−ＣＶＤ法で行うことができる。
【００４４】
シリコン酸化膜８１０の形成後、ＣＭＰ処理を行い、それぞれの島の頭が出るレベルまでシリコン酸化膜８１０を研磨・除去する（図８（ｏ））。ここでは、ＳｉＧｅ膜８０６ａ部分とＳｉＣ膜８０８ａ部分とがシリコン酸化膜８１０ａによって分離された形に見える。ＳｉＧｅ膜８０６ａ部分とＳｉＣ膜８０８ａ部分とが同じ一つの基板上に島状に形成されている。
【００４５】
次いで、シリコンの選択成長を行う。ＳｉＧｅ膜８０６ａ部分とＳｉＣ膜８０８ａ部分との表面上に、アクティブシリコン層８１１を炉内圧力１０〜０．１Ｐａ、成長温度４５０〜６００℃、水素流量１００〜１０００ｓｃｃｍ、シラン流量１０〜２００ｓｃｃｍ、成長時間１０〜１２０分の条件で選択成長により形成する（図８（ｐ））。このシリコン層８１１の厚さはトランジスタに求められる特性に依存するが、通常、１０〜１００ｎｍ程度の範囲であれば所望の特性が得られる。
【００４６】
その後、５００〜８００℃で熱処理を実施し、ＳｉＧｅ膜８０６ａ内とＳｉＣ膜８０８ａ内の歪を緩和させ、各膜の上に形成したシリコン層８１１に歪応力を発生させる。ＳｉＧｅ膜及びその上のシリコンがｎ−ＭＯＳトランジスタ作製部位となり、ＳｉＣ膜及びその上のシリコンがｐ−ＭＯＳトランジスタ作製部位となる。かくして得られたシリコンウェハは、それぞれのＭＯＳトランジスタに最適なキャリア移動度を得られる点から、ＣＭＯＳデバイス用として有用であることが確認できた。
【００４７】
なお、上記ＳｉＧｅ膜及びＳｉＣ膜に関し、ＳｉＧｅ膜の場合は、Ｇｅ原子径がＳｉ原子径より大きいため、シリコン層上に成長して２層となったときに歪みが生じて、引っ張り方向に応力がかかり、電子のスピードが速くなるので、ｎ−チャネルトランジスタとして適しており、また、ＳｉＣの場合は、Ｃ原子径はＳｉ原子径より小さいため、シリコン層上に成長して２層となったときに縮こまる方向（圧縮方向）の応力が掛かり、応力を外側に分散させ、ホールのスピードが速くなるので、ホールをチャネルとするのに良く、ｐ−チャネルトランジスタとして適している。
【００４８】
実施の形態２：
本実施の形態では、ＳＯＩ基板の代わりに通常のシリコン基板を用いて実施の形態１と同様に、ＳｉＧｅ膜／ＳｉＣ膜が形成されたＣＭＯＳデバイス用シリコンウェハを製造する方法について、ＳｉＧｅ膜の成長プロセスのフローチャート及びＳｉＧｅ膜及びＳｉＣ膜の成長プロセスの工程図をそれぞれ示す図９及び図１０（ａ）〜（ｌ）を参照して説明する。
【００４９】
例えば、図９に示すように、図４（ａ）の場合と同様に、まず、図１に示すドライエッチング装置１のクリーンブース１０５内に載置されているウェハカセット１１０をロボット１１１によりロードロック室１０４へ移送し、ここでシリコン基材１０１をウェハカセット１１０からウェハボート１０６（図３（ｂ）のウェハボート３０４）に移し、ロードロック室１０４内を所定の圧力まで排気する。次いで、ウェハボート１０６をエッチング室１０２内に移送した後、反応ガス（例えば、窒素ガス、アンモニアガス等）をエッチング室１０２内へ導入する際に、マイクロ波励起機構１０３によりマイクロ波を印加（５〜１０分間、また、１〜２ｋＷ、好ましくは１．８ｋＷ投入）して、励起して生成したＨラジカルをエッチング室１０２内へ導入し、圧力２００〜４００Ｐａ、温度２５〜５０℃で反応（エッチング）を行う。この反応ガスの導入量は、一般に４０００〜６０００ｓｃｃｍであればよい。また、反応ガスとしての三フッ化窒素ガスは、マイクロ波励起機構１０３を介さずに直接エッチング室１０２内へ導入する（一般に、３０００〜４０００ｓｃｃｍ）。また、反応ガスとしてのアンモニアガス：窒素ガス：三フッ化窒素ガスの混合比は、一般には、１〜３：５〜７：２〜４、好ましくは２：６：３であって、その合計流量が１３〜１５リットル／分、好ましくは１４．４リットル／分であれば良い。このような条件下で所定の時間（２〜５分）エッチングする。
【００５０】
上記エッチングプロセスにおいては、アンモニアガスと窒素ガスとの混合ガスを励起して得られる水素ラジカルと三フッ化窒素ガスとの反応により、エッチング室１０２内でフッ化アンモニウムを生成せしめ、このフッ化アンモニウムとシリコン基材１０１上の自然酸化膜との反応により、ケイフッ化アンモニウムを形成せしめる。これは、上記の反応式で示される。
【００５１】
エッチングの終了後、反応ガスの導入及びマイクロ波の印加を停止し、エッチング室１０２の排気を行う。その後、ヒータ１０７に通電してシリコン基材１０１を２００℃程度に加熱しても良い。通電した場合は、ヒータ１０７への通電を停止した後、エッチング室１０２中のウェハボート１０６をロードロック室１０４内へ移送し、次いでこのボートを図５に示すＳｉＧｅ成膜室５０２に移送する。
【００５２】
ウェハボートを成膜室５０２内に移送した後、ヒータ５０６に通電してシリコン基材５０１を例えば５００℃に加熱し、反応ガス（例えば、Ｈ２、ＳｉＨ４、ＧｅＨ４等）を導入し、ＳｉＧｅ膜の成長を行う。この反応ガスの導入量、混合比及び合計流量は、上記した通りであればよい。
【００５３】
次いで、ヒータ５０６への通電を停止すると共に、反応ガスの導入を停止し、ＳｉＧｅ成膜室５０２内を排気する。その後、ウェハボート５０５をロードロック室５０３に移送し、ＳｉＧｅ成膜されたシリコン基材５０１をウェハボート５０５からウェハカセット５０９へ移す。
【００５４】
以下、ＳｉＧｅ膜／ＳｉＣ膜を成長せしめたＣＭＯＳデバイス用シリコンウェハの製造方法について、ＳｉＧｅ膜及びＳｉＣ膜の成長プロセスの工程図を示す図１０（ａ）〜（ｌ）を参照して説明する。
【００５５】
まず、シリコン基板１００１を準備する（図１０（ａ））。このシリコン基板１００１上に、ＳｉＧｅ選択成長時のマスクとなるシリコン酸化膜１００２を厚さ１００〜１０００ｎｍ程度で形成した（図１０（ｂ））後、この酸化膜１００２に対して、ｎ−ＭＯＳトランジスタ（ｎ−チャネルトランジスタ）作製領域１００３の酸化膜を取り除くパターンニングを行い、この作製領域１００３のみにシリコンが露出し、残りの部分がマスク酸化膜１００２ａで覆われた状態とする（図１０（（ｃ））。
【００５６】
この状態で、シリコン酸化膜１００２が除去されてシリコンが露出した作製領域１００３の表面上に、ＣＶＤ法により、Ｓｉ原子含有ガス（例えば、ＳｉＨ４ガス又はＳｉ２Ｈ６ガス等）、Ｇｅ原子含有ガス（例えば、ＧｅＨ４ガス等）、及びハロゲンガス（Ｃｌ２ガス等）を用い、成長温度４５０〜６５０℃程度で選択的エピタキシャル成長を実施し、膜厚１０〜１００ｎｍ程度のＳｉＧｅ膜１００３ａを成長せしめる（図１０（ｄ））。成膜温度が４５０℃未満であると膜の成長が起こらず、６５０℃を超えるとマスク酸化膜１００２ａ上にも膜の成長が起こり、ポリシリコンが生じてしまう。この選択的エピタキシャル成長はハロゲンを用いる方法でも用いない方法でもいずれでも良い。この選択的エピタキシャル成長の場合、Ｓｉに対するＧｅの濃度は上記した通りであれば、所望の特性が得られる。
【００５７】
この状態で一旦マスク酸化膜１００２ａを除去し（図１０（ｅ））、次いでＳｉＣ選択成長用のマスク酸化膜（ＳｉＯ２膜）１００４を１００〜１０００ｎｍ程度の厚さで形成した（図１０（ｆ））後、この酸化膜１００４に対して、ｐ−ＭＯＳトランジスタ（ｐ−チャネルトランジスタ）作製領域１００５の酸化膜を取り除くパターンニングを行い、この作製領域１００５のみにシリコンが露出し、残りの部分がマスク酸化膜１００４ａで覆われた状態とする（図１０（ｇ））。
【００５８】
この状態で、酸化膜１００４が除去されてシリコンが露出した作製領域１００５の表面上に、ＣＶＤ法により、Ｓｉ原子含有ガス（例えば、ＳｉＨ４ガス又はＳｉ２Ｈ６ガス等）、Ｃ原子含有ガス（例えば、ＣＨ３ＳｉＨ５ガス又はＣ３Ｈ８ガス等）、及びハロゲンガス（例えば、Ｃｌ２ガス等）を用い、成長温度５００〜７００℃程度で選択的エピタキシャル成長を実施し、膜厚１０〜１００ｎｍ程度のＳｉＣ膜１００５ａを成長せしめる（図１０（ｈ））。成長温度が５００℃未満であると膜の成長が起こらず、７００℃を超えるとマスク酸化膜１００４ａ上にも膜の成長が起こり、ポリシリコンが生じてしまう。この選択的エピタキシャル成長の場合、Ｓｉに対するＣの濃度は上記した通りであれば、所望の特性が得られる。
【００５９】
この状態で一旦マスク酸化膜１００４ａを除去し、シリコン基板１００１上のＳｉＧｅ形成部分（ｎ−ＭＯＳトランジスタ作製部分１００３ａ）とＳｉＣ形成部分（ｐ−ＭＯＳトランジスタ作製部分１００５ａ）とが島状に離間して配置されるようにする（図１０（ｉ））。
【００６０】
上記例では、最初にＳｉＧｅ膜１００３ａを作製し、次いでＳｉＣ膜１００５ａを作製したが、この順番は逆であっても良い。
【００６１】
次いで、シリコン基板１００１の表面全体に、各島が埋まる程度のシリコン酸化膜１００６を、例えば２００〜２０００ｎｍ程度の厚さで成長せしめる（図１０（ｊ））。このシリコン酸化膜形成方法は、例えばＨＤＰ−ＣＶＤ法で行うことができる。
【００６２】
酸化膜１００６の形成後、ＣＭＰ処理を行い、それぞれの島の頭が出るレベルまでシリコン酸化膜１００６を研磨・除去する（図１０（ｋ））。ここでは、ＳｉＧｅ膜１００３ａ部分とＳｉＣ膜１００５ａ部分とが酸化膜１００６ａによって分離された形に見える。ＳｉＧｅ膜１００３ａ部分とＳｉＣ膜１００５ａ部分とが同じ一つの基板上に島状に形成されている。
【００６３】
次いで、シリコンの選択成長を行った。ＳｉＧｅ膜１００３ａ部分とＳｉＣ膜１００５ａ部分との表面上に、アクティブシリコン層を炉内圧力１０〜０．１Ｐａ、成長温度４５０〜６００℃、水素流量１００〜１０００ｓｃｃｍ、シラン流量１０〜２００ｓｃｃｍ、成長時間１０〜１２０分の条件で選択成長により形成する（図１０（ｌ））。このシリコン層の厚さはトランジスタに求められる特性に依存するが、通常、１０〜１００ｎｍ程度の範囲であれば所望の特性が得られる。
【００６４】
その後、５００〜８００℃程度の温度で熱処理を実施し、ＳｉＧｅ膜１００３ａ内とＳｉＣ膜１００５ａ内の歪を緩和させ、各膜の上に形成したシリコン層１００７に歪応力を発生させた。ＳｉＧｅ膜及びその上のシリコンがｎ−ＭＯＳトランジスタ作製部位となり、ＳｉＣ膜及びその上のシリコンがｐ−ＭＯＳトランジスタ作製部位となる。かくして得られたシリコンウェハは、上記したように、それぞれのＭＯＳトランジスタに最適なキャリア移動度が得られる点から、ＣＭＯＳデバイス用として有用であることが確認できた。
【００６５】
実施の形態３：
本実施の形態は、イオン注入法を用い、ＳＯＩ基板の表層のシリコン層内にＧｅイオン及びＣイオンを注入し、ＢＯＸ酸化膜上に、ＳｉＧｅ膜／ＳｉＣ膜を島状に形成せしめたＣＭＯＳデバイス用シリコンウェハの製造方法に係わり、この点について、図１１（ａ）〜（ｐ）を参照して説明する。
【００６６】
まず、ＳＯＩ基板１１０１を準備する（図１１（ａ））。このＳＯＩ基板１１０１は、実施の形態１で説明したように、シリコン基板１１０２と表面のシリコン層１１０４との間にＳｉＯ２膜（ＢＯＸ酸化膜）１１０３が挿入された構造の基板である。本実施の形態では、シリコン基板１１０２上に１００〜１０００ｎｍ程度のＢＯＸ酸化膜１１０３及び１０〜１００ｎｍ程度のシリコン層１１０４を備えたＳＯＩ基板１１０１を用いる。
【００６７】
このＳＯＩ基板１１０１上に、Ｇｅイオン注入時のマスクとなるシリコン酸化膜１１０５を厚さ１００〜１０００ｎｍ程度で形成した（図１１（ｂ））後、この酸化膜１１０５に対して、ｎ−ＭＯＳトランジスタ（ｎ−チャネルトランジスタ）作製領域の酸化膜を取り除くパターンニングを行い、この領域のみにシリコンが露出し、残りの領域がマスク酸化膜１１０５ａで覆われた状態とする（図１１（（ｃ））。
【００６８】
この状態で、酸化膜１１０５が除去されたｎ−ＭＯＳトランジスタ作製領域のシリコン層に対して、Ａ方向からＧｅイオンを注入する（図１１（（ｄ））。この際、エネルギー：１０〜５０ｋｅＶ程度、及びイオン注入量：１Ｅ１４〜１Ｅ１７ｃｍ−２程度として行う。この場合、シリコン層１１０４に対するＧｅイオン注入量は、体積換算でシリコン層中のＧｅ濃度が５〜５０％程度となるようにした。この濃度であれば、ｎ−ＭＯＳトランジスタに必要とされる所望の特性が得られる。
【００６９】
次いで、マスク酸化膜１１０５ａをエッチング除去し、Ｇｅイオンが注入されたＧｅイオン注入シリコン領域層１１０４ａを有するシリコン層１１０４を形成する（図１１（ｅ））。
【００７０】
このシリコン層１１０４の全表面上に、Ｃイオン注入時のマスクとなるシリコン酸化膜１１０６を１００〜１０００ｎｍ程度の厚さで形成し（図１１（ｆ））、ｐ−ＭＯＳトランジスタ（ｐ−チャネルトランジスタ）作製領域の酸化膜を取り除くパターニングを行い、この領域のみにシリコンが露出し、残りの領域がマスク酸化膜１１０６ａで覆われた状態とする（図１１（ｇ））。
【００７１】
この状態で、シリコン酸化膜１１０６が除去されたｐ−ＭＯＳトランジスタ作製領域のシリコン層に対して、Ｂ方向からＣイオンを注入する（図１１（（ｈ））。この際、エネルギー：１０〜５０ｋｅＶ程度、及び注入量：１Ｅ１３〜１Ｅ１６ｃｍ−２程度として行う。この場合、シリコン層に対するＣイオン注入量は、体積換算でシリコン層中のＧｅ濃度が０．５〜３．０％程度となるようにした。これによりｐ−ＭＯＳトランジスタに必要とされる所望の特性が得られる。
【００７２】
マスクとして用いた酸化膜１１０６ａを、エッチング除去し、Ｇｅイオン注入シリコン領域層１１０４ａ及びＣイオン注入シリコン領域層１１０４ｂを有するシリコン層１１０４を得る（図１１（ｉ））。
【００７３】
次いで、ＳＯＩ基板表面上に薄い（１０〜１００ｎｍ程度）シリコン層１１０７をエピタキシャル成長させ（図１１（ｊ））、このシリコン層１１０７上に、シリコン層１１０７及び１１０４をエッチ除去する際のマスクとしての窒化シリコン膜１１０８を１００〜１０００ｎｍ程度の厚さで成長させた（図１１（ｋ））後、Ｇｅイオン注入シリコン領域層１１０４ａ及びＣイオン注入シリコン領域層１１０４ｂの上の窒化膜を残すようにパターニングし、マスク窒化膜１１０８ａを形成する（図１１（ｌ））。
【００７４】
この状態で、シリコン層１１０７及び１１０４の選択シリコンエッチングを行い、ＳＯＩ基板のＢＯＸ酸化膜１１０３上にＧｅイオン注入シリコン領域層１１０４ａ（ｎ−ＭＯＳトランジスタ作製領域）とＣイオン注入シリコン領域層１１０４ｂ（ｐ−ＭＯＳトランジスタ作製領域）とが島状に配置されるようにした（図１１（ｍ））後、マスク窒化膜１１０８ａを除去する（図１１（ｎ））。その結果、窒化膜除去を実施したＳＯＩ基板のＢＯＸ酸化膜１１０３上に、Ｇｅイオン注入シリコン領域層１１０４ａとＣイオン注入シリコン領域層１１０４ｂとがそれぞれ表面の薄いシリコン層１１０７ａと共に島状に離間して形成された。Ｇｅイオン注入シリコン領域層１１０４ａとＣイオン注入シリコン領域層１１０４ｂとが同じ一つの基板上に島状に形成されている。
【００７５】
次いで、イオン活性化及びストレス緩和熱処理を実施し（図１１（ｏ））、シリコン層１１０７ａに歪を導入する。この熱処理温度は、６００〜１０００℃で行う。かくして、Ｇｅイオンを注入した領域がｎ−ＭＯＳトランジスタ作製領域（ｎ−チャネル（ｎ−ｃｈ））となり、Ｃイオンを注入した領域がｐ−ＭＯＳトランジスタ作製領域（ｐ−チャネル（ｐ−ｃｈ））となる（図１１（ｐ））。
【００７６】
実施の形態４：
本実施の形態では、図１に示すドライエッチング装置１及び図２に示す縦型炉２並びに図３（ｂ）に示す石英製ウェハボート３０４を用い、図４（ａ）及び（ｂ）に示すフローチャートに従ってシリコン基材表面上の自然酸化膜を除去した。このウェハボート３０４としては、複数枚のシリコン基材を、隣接する基材同士を２ｍｍ、３ｍｍ、４ｍｍ及び５ｍｍの等間隔で載置できるように構成されたものをそれぞれ用い、また、比較のために１．５ｍｍ、５．５ｍｍ及び６ｍｍの等間隔で載置できるように構成されたものをそれぞれ用いた。
【００７７】
始めに、真空中で、アンモニアガスと窒素ガスとの混合ガスに対してマイクロ波を印加して励起し、水素ラジカルを得た。かくして得られた水素ラジカルと三フッ化窒素ガスとを反応させてフッ化アンモニウムガスを生成せしめ、エッチングガスとしてのこのフッ化アンモニウムガスとシリコン基材表面上の自然酸化膜とを反応させてケイフッ化アンモニウムを生成させた。このとき、シリコン基材を、アンモニアガス、窒素ガス、及び三フッ化窒素ガスの混合比が２：６：３で合計流量が１４．４リットル／分、圧力が２６６Ｐａの雰囲気に晒し、８分間励起マイクロ波を２．８ｋＷ投入して処理した。
【００７８】
次に、表面にケイフッ化アンモニウムが形成されたシリコン基材を２００℃に保持した高温炉のチャンバ内に入れ、チャンバ内を大気圧程度に設定し、３０分間処理して、ケイフッ化アンモニウムを蒸発させた後、ウェハを取り出した。
【００７９】
上記全工程の処理時間は、約３０分であった。
【００８０】
上記のようにして得たエッチング済みシリコン基材のエッチング量について、エッチング前のシリコン酸化膜の膜厚と、エッチング後のシリコン酸化膜の膜厚とをそれぞれ複数箇所測定し、各測定箇所におけるエッチング量（エッチング前とエッチング後との膜厚差）を測定した。その結果、隣接するシリコン基材同士を２ｍｍ、３ｍｍ、４ｍｍ及び５ｍｍの間隔で載置できるように構成された各ウェハボートを用いた場合は、シリコン基材間に生じるエッチングガスがシリコン基材同士の間からシリコン基材の外側へ拡散し、流出するのが抑制されて、二次エッチングによるエッチング量の増大と面内均一化を実現できた。一方、隣接するシリコン基材同士を１．５ｍｍ、５．５ｍｍ及び６ｍｍの間隔で載置できるように構成された各ウェハボートを用いた場合、１．５ｍｍでは、好ましいエッチングができず、また、５．５ｍｍ及び６ｍｍでは、間隔が広くなるに従って、シリコン基材間に生じるエッチングガスがシリコン基材同士の間からシリコン基材の外側へ拡散し、流出するために、二次エッチングの作用を利用できず、エッチング量の増大や面内均一化を達成できなかった。
【産業上の利用可能性】
【００８１】
本発明によれば、ＣＭＯＳデバイス作製工程で特別な追加工程を必要とせず、高速動作尚且つ低消費電力を達成できるＣＭＯＳデバイス用シリコンウェハの製造方法を提供できるので、半導体デバイス、特にＣＭＯＳデバイスの技術分野で利用可能である。
【符号の説明】
【００８２】
１  ドライエッチング装置              ２  縦型炉
５  膜成長装置                        １０１  シリコン基材
１０２  エッチング室                  １０３  マイクロ波励起機構
１０４  ロードロック室                １０５  クリーンブース
１０６  ウェハボート                  １０７  ヒータ
１０８、１０９  真空ポンプ            １１０  ウェハカセット
１１１  ロボット                      ２０１  チャンバ
２０２  ロードロック室                ２０３  クリーンブース
２０４  シリコン基材                  ２０５  ウェハボート
２０５  石英製ウェハボート            ２０６  ヒータ
２０７、２０８  真空ポンプ            ２０９  ウェハカセット
２１０  ロボット                      ３０４  ウェハボート
５０１  シリコン基材                  ５０２  成膜室
５０３  ロードロック室                ５０４  クリーンブース      
５０５  ウェハボート                  ５０６  ヒータ
５０７、５０８  真空ポンプ            ５０９  ウェハカセット
５１０  ロボット                      ８０１  基板
８０２  シリコン基板                  ８０３  酸化膜
８０４  シリコン層                    ８０４ａ  シリコン層
８０５  シリコン酸化膜                ８０５ａ  マスク酸化膜
８０６  ｎ−ＭＯＳトランジスタ作製領域
８０６ａ  ＳｉＧｅ膜（ｎ−ＭＯＳトランジスタ作製領域）
８０７  酸化膜                        ８０７ａ  マスク酸化膜
８０８  ｐ−ＭＯＳトランジスタ作製領域
８０８ａ  ＳｉＣ膜（ｐ−ＭＯＳトランジスタ作製領域）
８０９、８０９ａ  窒化膜              ８１０、８１０ａ  シリコン酸化膜
８１１  シリコン層                      １００１  シリコン基板
１００２  シリコン酸化膜                １００２ａ  マスク酸化膜
１００３  ｎ−ＭＯＳトランジスタ作製領域
１００３ａ  ＳｉＧｅ膜（ｎ−ＭＯＳトランジスタ作製部分）
１００４  酸化膜                        １００４ａ  マスク酸化膜
１００５  ｐ−ＭＯＳトランジスタ作製領域
１００５ａ  ＳｉＣ膜（ｐ−ＭＯＳトランジスタ作製部分）
１００６  シリコン酸化膜                １００６ａ  酸化膜
１００７  シリコン層                    １１０１  基板
１１０２  シリコン基板                  １１０３  酸化膜
１１０４  シリコン層                    １１０４ａ  イオン注入シリコン領域層
１１０４ｂ  イオン注入シリコン領域層    １１０５  シリコン酸化膜
１１０５ａ  マスク酸化膜                １１０６  シリコン酸化膜
１１０６ａ  マスク酸化膜                １１０７  シリコン層
１１０７ａ  シリコン層                  １１０８  窒化膜
１１０８ａ  マスク窒化膜                １２０１  Ｓｉ基板
１２０２  ＳｉＯ２膜                     １２０３  活性シリコン膜
１２０４  応力用ＳｉＮ膜                １２０５  スペーサ絶縁膜
１２０６  ゲート電極
【図１】
2011108692.tif 000003
【図２】
2011108692.tif 000004
【図３】
2011108692.tif 000005
【図４】
2011108692.tif 000006
【図５】
2011108692.tif 000007
【図６】
2011108692.tif 000008
【図７】
2011108692.tif 000009
【図８】
2011108692.tif 000010
【図９】
2011108692.tif 000011
【図１０】
2011108692.tif 000012
【図１１】
2011108692.tif 000013
【図１２】
2011108692.tif 000014