【事件の表示】
　特願２０１２−１７４７２４「炭化珪素半導体装置およびその製造方法」拒絶査定不服審判事件〔平成２６年　２月２４日出願公開、特開２０１４−　３６０３２、請求項の数（９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２４年８月７日の出願であって，その手続の経緯は以下のとおりである。
平成２７年　３月２５日　審査請求
平成２７年　７月１０日　拒絶理由通知
平成２７年　９月　２日　意見書・手続補正
平成２７年１２月　９日　拒絶査定
平成２８年　２月２２日　審判請求・手続補正
平成２８年　５月２０日　上申書
　
第２　審判請求時の補正の適否
１　補正の内容
　平成２８年２月２２日付けの手続補正（以下「本件補正」という。）は，特許請求の範囲を補正するものであって，特許請求の範囲の記載は，本件補正の前後で以下のとおりである。（下線部は補正個所を示し，当審で付加した。） 
（１）本件補正前の特許請求の範囲
「【請求項１】
　炭化珪素基板を準備する工程と，
　前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程と，
　前記第１の加熱工程後に，前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程と，
　前記第２の加熱工程後に，前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程とを備え，
　前記第１の加熱工程では，前記炭化珪素基板が１３５０℃以上１５００℃以下に加熱される，炭化珪素半導体装置の製造方法。
　【請求項２】
　前記第３の加熱工程では，前記炭化珪素基板が１３００℃以上１５００℃以下に加熱される，請求項１に記載の炭化珪素半導体装置の製造方法。
　【請求項３】
　前記第１の加熱工程後であって，前記第２の加熱工程前に，前記酸素を第２の不活性ガスによって置換する工程をさらに備えた，請求項１または２に記載の炭化珪素半導体装置の製造方法。
　【請求項４】
　前記第１の不活性ガスは，アルゴンガス，ヘリウムガスおよび窒素ガスのいずれかである，請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
　【請求項５】
　前記窒素原子を含む前記気体は，一酸化窒素，一酸化二窒素，二酸化窒素およびアンモニアのいずれかである，請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
　【請求項６】
　前記リン原子を含む前記気体は，塩化ホスホリル（ＰＯＣｌ3）である，請求項１〜５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
　【請求項７】
　炭化珪素基板と，
　前記炭化珪素基板に接して配置された酸化膜と，
　前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極と，
　前記炭化珪素基板に接して配置された第１の電極および第２の電極とを備えた炭化珪素半導体装置であって，
　前記第１の電極および前記第２の電極は，前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成されており，
　初めて測定される前記炭化珪素半導体装置の第１の閾値電圧と，
　１０００時間継続的に前記炭化珪素半導体装置に対してストレス印加した後に測定される前記炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内であり，
　前記ストレス印加とは，前記第１の電極の電圧が０Ｖでありかつ前記第２の電極の電圧が０Ｖの状態で，前記ゲート電極に対して−５Ｖから＋１５Ｖまで変化する４５ｋＨｚの前記ゲート電圧を印加することである，炭化珪素半導体装置。
　【請求項８】
　前記第１の閾値電圧と，
　前記炭化珪素半導体装置に対して前記ストレス印加を開始した後，１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である，請求項７に記載の炭化珪素半導体装置。
　【請求項９】
　前記ストレス印加が１５０℃の温度下で行われる，請求項７または８に記載の炭化珪素半導体装置。
　【請求項１０】
　前記ストレス印加が室温および１５０℃のいずれの温度で行われても前記第１の閾値電圧と前記第２の閾値電圧との差が±０．２Ｖ以内である，請求項７または８に記載の炭化珪素半導体装置。」
（２）本件補正後の特許請求の範囲
「【請求項１】
　炭化珪素基板を準備する工程と，
　前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程と，
　前記第１の加熱工程後に，前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において加熱する第２の加熱工程と，
　前記第２の加熱工程後に，前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程とを備え，
　
前記第１の加熱工程から前記第３の加熱工程において，前記炭化珪素基板が１３５０℃で保持される，
　【請求項
２
　前記第１の加熱工程後であって，前記第２の加熱工程前に，前記酸素を第２の不活性ガスによって置換する工程をさらに備えた，請求項
１
　【請求項
３
　前記第１の不活性ガスは，アルゴンガス，ヘリウムガスおよび窒素ガスのいずれかである，請求項
１または２
　【請求項
４
　前記窒素原子を含む前記気体は，一酸化窒素，一酸化二窒素，二酸化窒素およびアンモニアのいずれかである，請求項
１〜３
　【請求項
５
　前記リン原子を含む前記気体は，塩化ホスホリル（ＰＯＣｌ3）である，請求項
１〜４
　【請求項
６
　炭化珪素基板と，
　前記炭化珪素基板に接して配置された酸化膜と，
　前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極と，
　前記炭化珪素基板に接して配置された第１の電極および第２の電極とを備えた炭化珪素半導体装置であって，
　前記第１の電極および前記第２の電極は，前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成されており，
　初めて測定される前記炭化珪素半導体装置の第１の閾値電圧と，
　１０００時間継続的に前記炭化珪素半導体装置に対してストレス印加した後に測定される前記炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内であり，
　前記ストレス印加とは，前記第１の電極の電圧が０Ｖでありかつ前記第２の電極の電圧が０Ｖの状態で，前記ゲート電極に対して−５Ｖから＋１５Ｖまで変化する４５ｋＨｚの前記ゲート電圧を印加することである，炭化珪素半導体装置。
　【請求項
７
　前記第１の閾値電圧と，
　前記炭化珪素半導体装置に対して前記ストレス印加を開始した後，１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である，請求項
６
　【請求項
８
　前記ストレス印加が１５０℃の温度下で行われる，請求項
６
７
　【請求項
９
　前記ストレス印加が室温および１５０℃のいずれの温度で行われても前記第１の閾値電圧と前記第２の閾値電圧との差が±０．２Ｖ以内である，請求項
６
７
（３）補正事項
　本件補正による補正事項は次のとおりである。
　ア　補正事項１
　本件補正前の請求項１の「前記炭化珪素基板を・・・１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程」及び「前記第１の加熱工程では，前記炭化珪素基板が１３５０℃以上１５００℃以下に加熱される」を，「
前記第１の加熱工程から前記第３の加熱工程において，前記炭化珪素基板が１３５０℃で保持される
　そして，本件補正前の請求項１を前記のように補正した結果，同請求項１を引用する同請求項３ないし６について，同様の補正をすること。（以下，「補正事項１」という。）
　イ　補正事項２
　本件補正前の請求項２を削除し，同請求項３ないし１０の項番を繰り上げ，削除された請求項２を引用する他の請求項の引用項番を変更する補正をすること。（以下，「補正事項２」という。）
２　補正の適否
　補正事項２については，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）に記載した事項の範囲内においてされたものであることは明らかであり，請求項の削除を目的とするものであるから，特許法１７条の２第３ないし５項の規定に適合する。
　補正事項１については，当初明細書等の段落【００６１】及び図１２より，当初明細書等に記載した事項の範囲内においてされたものであるから，補正事項１は，特許法１７条の２第３項の規定に適合する。
　また，補正事項１は，特許請求の範囲の減縮を目的とするから，特許法１７条の２第４項の規定に適合し，同条５項２号に掲げるものに該当する。
　そこで，本件補正後の請求項１ないし５に記載された発明（以下，それぞれ「本願補正発明１」ないし「本願補正発明５」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき，更に検討する。
（１）本願補正発明１
　本願補正発明１は，本件補正後の請求項１に記載された，次のとおりのものと認める。（再掲）
「炭化珪素基板を準備する工程と，
　前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程と，
　前記第１の加熱工程後に，前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において加熱する第２の加熱工程と，
　前記第２の加熱工程後に，前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程とを備え，
　前記第１の加熱工程から前記第３の加熱工程において，前記炭化珪素基板が１３５０℃で保持される，炭化珪素半導体装置の製造方法。」
（２）引用文献１の記載
　ア　引用文献１
　原査定の拒絶の理由で引用された，特開２０１２−０４９４９１号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（下線は当審において付加した。以下同じ。）
（ア）「【技術分野】
【０００１】
　本発明は半導体装置に関し，より特定的には，チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高めることが可能な半導体装置に関するものである。」
（イ）「【００４４】
　（実施の形態１）
　まず，本発明の一実施の形態である実施の形態１について説明する。図１を参照して，本実施の形態における
半導体装置（ＤｉＭＯＳＦＥＴ）であるＭＯＳＦＥＴ１００は
炭化珪素基板１
・・・
【００４７】
　ｎ＋領域５は，上記主面３Ａを含み，かつｐ型ボディ領域４に取り囲まれるように，一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｎ＋領域５は，ｎ型不純物，たとえばＰなどをドリフト層３に含まれるｎ型不純物よりも高い濃度（密度）で含んでいる。ｐ＋領域６は，上記主面３Ａを含み，かつｐ型ボディ領域４に取り囲まれるとともに，ｎ＋領域５に隣接するように一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｐ＋領域６は，ｐ型不純物，たとえばＡｌなどをｐ型ボディ領域４に含まれるｐ型不純物よりも高い濃度（密度）で含んでいる。
上記バッファ層２，ドリフト層３，ｐ型ボディ領域４，ｎ
＋
領域５およびｐ
＋
領域６は，活性層７を構成する。
【００４８】
　さらに，図１を参照して，ＭＯＳＦＥＴ１００は，
ゲート絶縁膜としてのゲート酸化膜９１と，ゲート電極９３と，一対のソースコンタクト電極９２と，
ドレイン電極９６とを備えている。
【００４９】
　
ゲート酸化膜９１は，主面３Ａに接触し，
【００５０】
　
ゲート電極９３は，
ゲート酸化膜９１に接触して配置されている
【００５１】
　
ソースコンタクト電極９２は，
主面３Ａに接触して配置されている。
・・・
【００５３】
　ソース配線９５は，ドリフト層３の主面３Ａ上において，層間絶縁膜９４を取り囲み，かつソースコンタクト電極９２の上部表面上にまで延在している。また，
ソース配線９５は，Ａｌなどの導電体からなり，ソースコンタクト電極９２を介してｎ＋領域５と電気的に接続されている。
【００５４】
　
ドレイン電極９６は，炭化珪素基板１においてドリフト層３が形成される側とは反対側の主面に接触して形成されている。
【００５５】
　次に，ＭＯＳＦＥＴ１００の動作について説明する。図１を参照して，ゲート電極９３の電圧が閾値電圧未満の状態，すなわちオフ状態では，ドレイン電極に電圧が印加されても，ゲート酸化膜９１の直下に位置するｐ型ボディ領域４とドリフト層３との間のｐｎ接合が逆バイアスとなり，非導通状態となる。一方，
ゲート電極９３に閾値電圧以上の電圧を印加すると，ｐ型ボディ領域４のゲート酸化膜９１と接触する付近であるチャネル領域において，反転層が形成される。その結果，ｎ
＋
領域５とドリフト層３とが電気的に接続され，ソース配線９５とドレイン電極９６との間に電流が流れる。」
（ウ）「【００７７】
　次に，実施の形態１におけるＭＯＳＦＥＴ１００の製造方法の一例について，図２〜図５を参照して説明する。図２を参照して，本実施の形態における
ＭＯＳＦＥＴ１００の製造方法
炭化珪素基板準備工程が実施される。
【００７８】
　次に，工程（Ｓ１２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ１２０）では，図３を参照して，エピタキシャル成長により炭化珪素基板１の一方の主面１Ａ上に炭化珪素からなるバッファ層２およびドリフト層３が順次形成される。
【００７９】
　次に，工程（Ｓ１３０）としてイオン注入工程が実施される。この工程（Ｓ１３０）では，図３および図４を参照して，まずｐ型ボディ領域４を形成するためのイオン注入が実施される。具体的には，たとえばＡｌ（アルミニウム）イオンがドリフト層３に注入されることにより，ｐ型ボディ領域４が形成される。次に，ｎ＋領域５を形成するためのイオン注入が実施される。具体的には，たとえばＰ（リン）イオンがｐ型ボディ領域４に注入されることにより，ｐ型ボディ領域４内にｎ＋領域５が形成される。さらに，ｐ＋領域６を形成するためのイオン注入が実施される。具体的には，たとえばＡｌイオンがｐ型ボディ領域４に注入されることにより，ｐ型ボディ領域４内にｐ＋領域６が形成される。上記イオン注入は，たとえばドリフト層３の主面上に二酸化珪素（ＳｉＯ２）からなり，イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
【００８０】
　次に，工程（Ｓ１４０）として活性化アニール工程が実施される。この工程（Ｓ１４０）では，たとえばアルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し，３０分間保持する熱処理が実施される。これにより，上記工程（Ｓ１３０）において注入された不純物が活性化する。
【００８１】
　次に，工程（Ｓ１５０）として
酸化膜形成工程が実施される。この工程（Ｓ１５０）では，図４および図５を参照して，たとえば酸素雰囲気中において１３００℃に加熱して６０分間保持する熱処理が実施される
【００８２】
　
次に，工程（Ｓ１６０）としてＮＯアニール工程が実施される。この工程（Ｓ１６０）では，雰囲気ガスとして一酸化窒素（ＮＯ）ガスが採用され，当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては，たとえば１１００℃以上１３００℃以下の温度で１時間程度保持する
これにより，酸化膜９１とドリフト層３との界面領域における界面準位の形成が抑制され
【００８３】
　
次に，工程（Ｓ１７０）としてＡｒアニール工程が実施される。この工程（Ｓ１７０）では，雰囲気ガスとしてアルゴン（Ａｒ）ガスが採用され，当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては，たとえば上記工程（Ｓ１６０）における加熱温度を超え，酸化膜９１の融点未満の温度で１時間程度保持する
このような熱処理により，酸化膜９１とドリフト層３との界面領域における界面準位の形成がさらに抑制され，
【００８４】
　特に，本実施の形態では，熱処理の条件として，
上記工程（Ｓ１６０）における加熱温度を超える温度で保持する条件を採用することができる。これにより，酸化膜９１の形成の結果，酸化膜９１とドリフト層３との界面領域に残存した格子間原子としての炭素原子を，ドリフト層３の内部へと有効に拡散させることができる。
【００８５】
　より具体的には，工程（Ｓ１６０）および（Ｓ１７０）は，図６に示すように実施することができる。図６において，横軸は処理時間を示し，縦軸は温度（熱処理温度）を示す。図６に示すように，本実施の形態においては，工程（Ｓ１７０）として実施されるＡｒアニール（加熱時間：ｂ）の熱処理温度（Ｔ２）を，工程（Ｓ１６０）として実施されるＮＯアニール（加熱時間：ａ）の熱処理温度（Ｔ１）より高くすることができる。たとえば，
工程（Ｓ１６０）での熱処理温度（Ｔ１）を９００℃以上１４００℃以下とし，工程（Ｓ１７０）での熱処理温度（Ｔ２）をＴ１より高くかつ１０００℃以上１５００℃以下とする
（エ）図１には，
炭化珪素基板１上に活性層７が配置され，活性層７の上面が主面３Ａであること，主面３Ａとの間にゲート酸化膜９１を挟むようにゲート電極９３が配置されること
　イ　引用発明１
　前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「炭化珪素基板準備工程と，酸素雰囲気中において１３００℃に加熱する酸化膜形成工程と，次に，一酸化窒素（ＮＯ）ガス中において９００℃以上１４００℃以下の熱処理温度温度Ｔ１で加熱するＮＯアニール工程と，アルゴン（Ａｒ）ガス中においてＴ１より高くかつ１０００℃以上１５００℃以下で加熱するＡｒアニール工程からなるＭＯＳＦＥＴの製造方法。」
（３）引用文献２の記載
　ア　引用文献２
　原査定の拒絶の理由に引用された特開２０１２−１４６７９８号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
（ア）「【技術分野】
【０００１】
　本発明は半導体装置に関し，より特定的には，十分なチャネル移動度と半導体装置の製造コストの低減とを両立することが可能な半導体装置に関するものである。」
（イ）「【００５５】
　次に，実施の形態１における
ＭＯＳＦＥＴ１００の製造方法
工程（Ｓ１０）として炭化珪素基板準備工程が実施される。
【００５６】
　次に，工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では，図３を参照して，エピタキシャル成長により炭化珪素基板１の一方の主面１Ａ上に炭化珪素からなるバッファ層２およびドリフト層３が順次形成される。
【００５７】
　次に，工程（Ｓ３０）としてイオン注入工程が実施される。この工程（Ｓ３０）では，図３および図４を参照して，まずｐ型ボディ領域４を形成するためのイオン注入が実施される。具体的には，たとえばＡｌ（アルミニウム）イオンがドリフト層３に注入されることにより，ｐ型ボディ領域４が形成される。このとき，ｐ型ボディ領域におけるｐ型不純物密度が５×１０１７ｃｍ−３以上となるように，イオン注入が実施される。次に，ｎ＋領域５を形成するためのイオン注入が実施される。具体的には，たとえばＰ（リン）イオンがｐ型ボディ領域４に注入されることにより，ｐ型ボディ領域４内にｎ＋領域５が形成される。上記イオン注入は，たとえばドリフト層３の主面上に二酸化珪素（ＳｉＯ２）からなり，イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。また，ＭＯＳＦＥＴ１００には，ｐ型ボディ領域４の電位固定を目的としたｐ＋領域が形成されない。そのため，製造コストを低減することができる。
【００５８】
　次に，工程（Ｓ４０）として活性化アニール工程が実施される。この工程（Ｓ４０）では，たとえばアルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し，３０分間保持する熱処理が実施される。これにより，上記工程（Ｓ３０）において注入された不純物が活性化する。
【００５９】
　次に，
工程（Ｓ５０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ５０）では，図４および図５を参照して，たとえば酸素雰囲気中において１３００℃に加熱して６０分間保持する熱処理が実施される
【００６０】
　
この工程（Ｓ５０）の後に，ＮＯアニール工程が実施され
このＮＯアニール工程では，雰囲気ガスとして一酸化窒素（ＮＯ）ガスが採用され，当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては，たとえば１１００℃以上１３００℃以下の温度で１時間程度保持する
これにより，酸化膜９１とドリフト層３との界面領域における界面準位の形成が抑制され
【００６１】
　さらに，
ＮＯアニール工程に続いて，Ａｒアニール工程が実施される
Ａｒアニール工程では，雰囲気ガスとしてアルゴン（Ａｒ）ガスが採用され，当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては，たとえば上記ＮＯアニール工程における加熱温度を超え，酸化膜９１の融点未満の温度で１時間程度保持する条件を採用することができる。このような熱処理により，酸化膜９１とドリフト層３との界面領域における界面準位の形成がさらに抑制され，
　イ　引用発明２
　前記アより，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「炭化珪素基板準備工程と，酸素雰囲気中において１３００℃に加熱するゲート酸化膜形成工程と，この工程の後に，ＮＯガス中において１１００℃以上１３００℃以下の温度で加熱するＮＯアニール工程と，ＮＯアニール工程に続いて，上記ＮＯアニール工程における加熱温度を超え，酸化膜９１の融点未満の温度でＡｒガス中において加熱するＡｒアニール工程からなるＭＯＳＦＥＴの製造方法。」
（４）引用文献３の記載
　ア　引用文献３
　原査定の拒絶の理由で引用された，国際公開第２０１１／０７４２３７号（以下，「引用文献３」という。）には，図面とともに，次の記載がある。
（ア）「[0001]　本発明は，ＳｉＣ半導体素子の絶縁膜（酸化膜）とＳｉＣ半導体における界面欠陥を低減し，ＭＩＳＦＥＴ（ＭＩＳ型電界効果トランジスタ）またはＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）等のチャネル移動度を向上させる技術に関するものである。」
（イ）「[0010]　本発明者らは，鋭意研究を行った結果，従来行われてきたようにゲート絶縁膜直下のＳｉＣにリンを注入させるのではなく，
ゲート絶縁膜自体に熱処理によってリンを添加（ドープ）することにより，絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減できる
[0011]　すなわち，上記目的を達成すべく，本発明の
ＳｉＣ半導体素子
・・・
[0019]　熱処理を用いて，
絶縁膜にリンを添加することで，
閾値電圧の変動を回避することができる。
　また，熱処理で絶縁膜にリンを添加させた場合，ＳｉＣとの界面に達したリンは，ＳｉＣ側にはほとんど添加されない。これは，ＳｉＣ中におけるリンの拡散係数が非常に小さいためである。したがって，ＳｉＣ側の不純物濃度（実効アクセプタ濃度または実効ドナー濃度）の変化はほとんどなく，このこともチャネル移動度や閾値電圧の変動の回避につながる。」
（ウ）「[0042]　図４と図５を用いて実施例１の作製方法を説明する。図４は，ＳｉＣ半導体１０にゲート絶縁膜２０を形成し，そのゲート絶縁膜２０にリン３０を添加する様子を示している。ここでは，絶縁膜として酸化膜（ＳｉＯ ２ ）を用いた例を示している。図４（２）では，絶縁膜とＳｉＣの界面２１にまでリン３０が到達している。絶縁膜とＳｉＣの界面２１にまでリン３０が達することにより，界面欠陥を低減でき，チャネル移動度を向上することができることになる。
[0043]　ＳｉＣ基板上の絶縁膜にリンを添加する手順は，図５に示すように，先ず，ＳｉＣ基板上に絶縁膜を形成し（Ｓ１０），次に，絶縁膜に対してリンを添加する（Ｓ２０）。そして，確実にリンを絶縁膜とＳｉＣの界面２１に到達させるため，拡散工程を行う（Ｓ２５）。
[0044]　具体的に，ＳｉＣ基板上の絶縁膜にリンを添加する手順について説明する。ここでは，絶縁膜として酸化膜（ＳｉＯ ２ ）を用いた例について説明する。　先ず，ｎ型シリコン面の
４Ｈ−ＳｉＣをドライ酸化により，１２００℃，１６０分で５５ｎｍの絶縁膜である酸化膜を形成した
２．２５ｓｌｍの窒素ガス，１．０ｓｌｍの酸素ガスおよび１５℃に保ったＰＯＣｌ 
３
 溶液に０．７５ｓｌｍの窒素をバブリングしたガスを混合した雰囲気で，９５０℃で１０分間，熱処理を行った。
ＳｉＣ上の絶縁膜にのみリンを添加する
　イ　引用発明３
　前記アより，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「４Ｈ−ＳｉＣをドライ酸化により，１２００℃で絶縁膜である酸化膜を形成し，窒素ガス，酸素ガスおよびＰＯＣｌ ３ 溶液に窒素をバブリングしたガスを混合した雰囲気で，９５０℃で熱処理を行いＳｉＣ上の絶縁膜にのみリンを添加すること。」
（５）引用文献４の記載
　ア　引用文献４
　原査定の拒絶の理由で引用された，特開２００５−１１６８９３号公報（以下，「引用文献４」という。）には，図面とともに，次の記載がある。
「【００２１】
　次に，本発明の
炭化珪素半導体装置の製造方法
【００２２】
　ゲート絶縁膜５形成のための熱酸化および熱酸化後のアニール処理は共通の熱処理装置で実施される。かかる熱処理装置として，例えば反応炉が挙げられる。以下，反応炉を用いた場合を一例として説明を進める。
【００２３】
　まず，７００℃程度に昇温された反応炉内にベース領域３およびソース領域４形成後のウエハを導入し，アルゴン（Ａｒ）雰囲気あるいは窒素（Ｎ２）雰囲気下で熱酸化を実施する温度に到達するまで昇温する。
【００２４】
　熱酸化温度に到達した時点で，反応炉内をＡｒ雰囲気あるいはＮ２雰囲気から水蒸気を含んだ酸素（Ｏ２）雰囲気あるいはＯ２のみの雰囲気に切り換え，所定時間この状態を保持する。かかる熱酸化の過程でウエハ表面の炭化珪素層が酸化されてＳｉＯ２からなるゲート絶縁膜５が形成される。つまり，図９〜１１に示した温度プロファイルの中で熱酸化の部分が実施される。
【００２５】
　なお，上記熱酸化では最初の一定時間はＯ２のみの雰囲気で行い，残余の時間は水蒸気を含んだＯ２雰囲気で行っても良いし，あるいはその逆でも良い。
【００２６】
　
熱酸化後，Ｏ
２
雰囲気をＡｒ雰囲気あるいはＮ
２
雰囲気に切り換え，次工程であるＮ
２
Ｏ雰囲気下でのアニール処理に要する温度に到達するまで昇温あるいは降温する。
　イ　引用発明４
　前記アより，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
「炭化珪素半導体装置の製造方法において，熱酸化後，Ｏ２雰囲気をＡｒ雰囲気あるいはＮ２雰囲気に切り換え，次工程であるＮ２Ｏ雰囲気下でのアニール処理に要する温度に到達するまで昇温あるいは降温する。」
（６）引用文献５の記載
　ア　引用文献５
　本願出願前に日本国内において頒布された刊行物である，特開２０１２−１２９５０３号公報（以下，「引用文献５」という。）には，図面とともに，次の記載がある。
（ア）「【００１２】
　＜実施の形態１＞
　図１は，本発明の実施の形態１に係る半導体装置を備える半導体チップの上面図である。ここでは半導体装置の一例として
ＳｉＣ−ＭＯＳＦＥＴ
【００１３】
　図２は，ＭＯＳＦＥＴチップ１００の断面図であり，図２（ａ）はＭＯＳＦＥＴセル部の断面（図１のＡ−Ａ線に沿った断面），図２（ｂ）はゲートパッド部の断面（図１のＢ−Ｂ線に沿った断面）をそれぞれ示している。ＭＯＳＦＥＴチップ１００には，図２（ａ）に示す構造のセルが並列に複数個設けられ，各セルのゲート電極はゲートパッド１０２に接続される。
【００１４】
　当該ＭＯＳＦＥＴは，
ｎ
+
バッファ層１となるＳｉＣ基板と，その上にｎ
-
ドリフト層２となるエピタキシャル成長層とから成るエピタキシャル基板
エピタキシャル成長層の上面には，ｎ
+
ソース領域４，ｐベース領域３およびそれに隣接するｎ
-
ドリフト層２上に跨るように熱酸化膜のゲート絶縁膜５が形成され，その上にポリシリコンのゲート電極６が配設される。
【００１５】
　ゲート電極６上には，ＴＥＯＳ（Tetraethyl Orthosilicate）等の層間絶縁膜７が形成される。ただし図２（ａ）のように，ｎ+ソース領域４およびｐベース領域３の一部（ゲート電極６が形成されていない部分）では層間絶縁膜７が除去されており，その部分にｎ+ソース領域４およびｐベース領域３のｐ+コンタクト層１３にオーミック接続するシリサイド層８（ＳｉＣと金属との化合物層，例えばニッケルシリサイド（ＮｉＳｉ））が形成される。層間絶縁膜７およびシリサイド層８上には，アルミ（Ａｌ）の拡散を抑制するバリアメタル層９が成膜され，その上にＡｌあるいはＡｌ合金（例えばＡｌＳｉ）のソース電極１０１が形成される。バリアメタル層９の材料は，チタン（Ｔｉ）または窒化チタン（ＴｉＮ）である。またｎ+バッファ層１の下面にはドレイン電極１０が形成される。」
（イ）「【００１７】
　図３は，ＭＯＳＦＥＴのゲートに負極性の電圧を印加するＨＴＧＢ試験（ＨＴＧＢマイナス試験）の時間と，そのゲート・ソース間しきい値電圧（ＶＧＳｔｈ）の変化量（初期のしきい値電圧に対する変化量）との関係を示すグラフである。同グラフでは，バリアメタル層９を有さない従来構造の場合，バリアメタル層９としてＴｉを使用した場合，バリアメタル層９としてＴｉＮを使用した場合を示している。ＴｉＮは，所望の厚みのＴｉを成膜した後，窒素（Ｎ2）雰囲気下で８００℃，３０秒程度のランプアニール処理を実施することにより形成できる。以降の実施形態に用いるＴｉＮの形成方法も同様でよい。例えば，厚み７５ｎｍのＴｉＮを形成する場合には，厚み７５ｎｍのＴｉを成膜し，上記のランプアニール処理を実施して形成する。ここではバリアメタル層９の厚さは７５ｎｍとした。また
ＨＴＧＢ試験は，ゲート・ソース間電圧を−２０Ｖ，周囲温度を１２５℃の条件で行った。
【００１８】
　図３に示すように，従来のＭＯＳＦＥＴは，２４０時間のＨＴＧＢ試験によってしきい値電圧が初期値から約５Ｖ低下した。一方，ＴｉＮのバリアメタル層９を備えるＭＯＳＦＥＴでは，しきい値電圧の低下は約２Ｖ程度に抑えられ，さらにＴｉのバリアメタル層９を備えるＭＯＳＦＥＴでは，しきい値電圧は殆ど低下しなかった。このように，本発明のＭＯＳＦＥＴでは，しきい値電圧の経時的な低下を抑制することができる。従って本発明によれば，ＭＯＳＦＥＴは動作の安定性を向上させることができる。
【００１９】
　また本実施の形態の半導体装置では，ＭＯＳＦＥＴセル部の層間絶縁膜７とソース電極１０１との間，並びに，ゲートパッド部のゲート電極６とゲートパッド１０２との間に，それぞれＡｌの拡散を抑制するバリアメタル層９が介在する。そのため，高温条件下においても，ソース電極１０１に含まれるＡｌによって層間絶縁膜７が腐食されたり，ポリシリコンのゲート電極６にＡｌスパイクが生じたりすることを防止でき，ゲート・ソース間の短絡の発生を抑えることができる。またゲートパッド１０２に含まれるＡｌによるゲートパッド部のゲート電極６へのＡｌスパイクも防止される。特に温度が３００℃を超える条件では，ゲート電極６にＡｌスパイクが生じると当該Ａｌスパイクがゲート電極６を突き抜けてゲート絶縁膜５に達してゲート絶縁膜５の耐圧信頼性が低下する問題が生じ得るが，本実施の形態ではこの問題の発生も防止される。
【００２０】
　図４は，Ｔｉのバリアメタル層９の厚さとＭＯＳＦＥＴのしきい値電圧（ＶＧＳｔｈ）の変化量との関係を示す図である。ここでは，バリアメタル層９の厚みを３０ｎｍとしたＭＯＳＦＥＴと，バリアメタル層９を７５ｎｍとしたＭＯＳＦＥＴとに対し，
図３と同様のＨＴＧＢ試験を２４０時間行った。
【００２１】
　図３でも示したように，
Ｔｉのバリアメタル層９の厚みが７５ｎｍの場合は，２４０時間のＨＴＧＢ試験を経てもしきい値電圧の低下は見られなかったが，それを３０ｎｍにするとしきい値電圧は約０．５Ｖ程低下した。バリアメタル層９の厚さが厚いほど，しきい値電圧の低下を抑える効果は高くなり，特に，その厚さを６０ｎｍ以上とすれば，しきい値電圧低下を概ね０．２Ｖ以内にでき効果的である。
　イ　引用発明５
　前記アより，引用文献５には次の発明（以下，「引用発明５」という。）が記載されていると認められる。
「ゲート・ソース間電圧を−２０Ｖとする２４０時間のＨＴＧＢ試験を経て閾値電圧低下が０．２Ｖ以内であるＳｉＣ−ＭＯＳＦＥＴ。」
（７）本願補正発明１と引用発明１との対比
　ア　引用発明１の「炭化珪素基板準備工程」は，本願補正発明１の「炭化珪素基板を準備する工程」に相当すると認められる。
　イ　引用発明１の「酸素雰囲気中において１３００℃に加熱する酸化膜形成工程」は，下記相違点を除いて，本願補正発明１の「前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程」に相当すると認められる。
　ウ　引用発明１の「次に，一酸化窒素（ＮＯ）ガス中において９００℃以上１４００℃以下の熱処理温度温度Ｔ１で加熱するＮＯアニール工程」は，下記相違点を除いて，本願補正発明１の「前記第１の加熱工程後に，前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において加熱する第２の加熱工程」に相当すると認められる。
　エ　引用発明１の「アルゴン（Ａｒ）ガス中においてＴ１より高くかつ１０００℃以上１５００℃以下で加熱するＡｒアニール工程」は，下記相違点を除いて，本願補正発明１の「前記第２の加熱工程後に，前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程」に相当すると認められる。
　オ　引用発明１の「ＭＯＳＦＥＴの製造方法」においては，「炭化珪素基板準備工程」を有するから，炭化珪素基板から成るＭＯＳＦＥＴの製造方法であり，したがって，下記相違点を除いて，本願補正発明１の「炭化珪素半導体装置の製造方法」に相当すると認められる。
　カ　すると，本願補正発明１と引用発明１とは，下記キの点で一致するが，下記クの点で相違すると認められる。
　キ　一致点
「炭化珪素基板を準備する工程と，
　前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程と，
　前記第１の加熱工程後に，前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において加熱する第２の加熱工程と，
　前記第２の加熱工程後に，前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程とを備える，
炭化珪素半導体装置の製造方法。」
　ク　相違点
　本願補正発明１では，「前記第１の加熱工程から前記第３の加熱工程において，前記炭化珪素基板が１３５０℃で保持される」のに対し，引用発明１では，酸化膜形成工程において１３００℃に加熱し，ＮＯアニール工程において９００℃以上１４００℃以下で加熱し，Ａｒアニール工程においてＮＯアニール工程の熱処理温度Ｔ１より高くかつ１０００℃以上１５００℃以下で加熱する点。
（８）相違点についての検討
　引用文献２ないし５には，それぞれ前記（３）ないし（６）のとおりの発明が記載されていると認められる。そして，引用文献２ないし５には，前記相違点に係る構成について，記載も示唆もされていない。
　引用発明１では，Ａｒアニール工程においてＮＯアニール工程の熱処理温度Ｔ１より高い温度で加熱することを教示しており，この教示に反して，Ａｒアニール工程とＮＯアニール工程を同一温度の１３５０℃に保持して加熱することを採用することは動機付けを欠いているというべきである。
　また，本願補正発明１においては，第３の加熱工程で炭化珪素基板を１３００℃以上に加熱することにより，ゲート酸化膜に導入された余分な窒素原子またはリン原子を含む気体を，効率的にゲート酸化膜から外部に拡散させるもので（本願明細書段落【００６６】）あり，引用文献２ないし５には「ゲート酸化膜に導入された余分な窒素原子またはリン原子を含む気体を，効率的にゲート酸化膜から外部に拡散させる」ことについて記載も示唆もない。
　そうすると，引用発明１において，相違点に係る構成を採用することは，引用文献２ないし５にそれぞれ記載の発明を考慮しても，当業者が容易に想到し得たものとはいえない。
（９）まとめ
　したがって，本願補正発明１は，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
（１０）本願補正発明２ないし５について
　本願補正発明２ないし５は，本願補正発明１の発明特定事項を全て含みさらに他の発明特定事項を付加したものに相当するから，前記（９）のとおり，本願補正発明１が引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない以上，本願補正発明２ないし５も引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
３　むすび 
　よって，補正事項１は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合し，本件補正は，特許法第１７条の２第３項ないし第６項の規定に適合する。
　
第３　本願発明について
１　請求項１ないし５に係る発明について
　本件補正は前記第２の３のとおり適法であるから，本願の請求項１ないし５に係る発明は，本件補正により補正された特許請求の範囲の請求項１ないし５に記載された事項により特定されるとおりのものである。
　そして，本願の請求項１ないし５に係る発明については，原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
２　請求項６ないし９に係る発明について
　本願の請求項６ないし９に係る発明は，本件補正により補正された特許請求の範囲の請求項６ないし９に記載された事項により特定されるとおりのものである。
（１）本願発明６
　請求項６に係る発明（以下，「本願発明６」という。）は，次のとおりのものと認める。（再掲）
「炭化珪素基板と，
　前記炭化珪素基板に接して配置された酸化膜と，
　前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極と，
　前記炭化珪素基板に接して配置された第１の電極および第２の電極とを備えた炭化珪素半導体装置であって，
　前記第１の電極および前記第２の電極は，前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成されており，
　初めて測定される前記炭化珪素半導体装置の第１の閾値電圧と，
　１０００時間継続的に前記炭化珪素半導体装置に対してストレス印加した後に測定される前記炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内であり，
　前記ストレス印加とは，前記第１の電極の電圧が０Ｖでありかつ前記第２の電極の電圧が０Ｖの状態で，前記ゲート電極に対して−５Ｖから＋１５Ｖまで変化する４５ｋＨｚの前記ゲート電圧を印加することである，炭化珪素半導体装置。」
（２）引用装置発明
　前記第２の２（２）アより，引用文献１には次の発明（以下，「引用装置発明」という。）が記載されていると認められる。
「炭化珪素基板と，活性層を備え，ゲート酸化膜は主面３Ａに接触し，ゲート電極はゲート酸化膜に接触して配置され，ソースコンタクト電極は主面３Ａに接触して配置され，ドレイン電極は炭化珪素基板に接触して形成され，ゲート電極に閾値電圧以上の電圧を印加すると，ソース配線とドレイン電極との間に電流が流れる，半導体装置。」
（３）引用文献２ないし５の記載
　前記第２の２（３）ないし（６）のとおり，引用文献２ないし５には，それぞれ引用発明２ないし５が記載されていると認められる。
（４）本願発明６と引用装置発明との対比
　ア　引用装置発明の「炭化珪素基板と，活性層」は，炭化珪素基板上に活性層が配置されており（前記第２の２（２）ア（エ）），まとめて本願発明６の「炭化珪素基板」に相当すると認められる。
　イ　引用装置発明の「ゲート酸化膜」は，「主面３Ａに接触し」ており，活性層の上面が主面３Ａであり（前記第２の（２）ア（エ）），これと前記アより，本願発明６の「前記炭化珪素基板に接して配置された酸化膜」に相当すると認められる。
　ウ　引用装置発明の「ゲート電極」は，「ゲート電極に接触して配置され」，主面３Ａとの間にゲート酸化膜を挟むように配置される（前記第２の２（２）ア（エ））から，本願発明６の「前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極」に相当すると認められる。
　エ　引用装置発明の「ソースコンタクト電極」は「主面３Ａに接触し」ており，同じく「ドレイン電極」は「炭化珪素基板に接触して」いるから，両者は，本願発明６の「前記炭化珪素基板に接して配置された第１の電極および第２の電極」に相当すると認められる。
　オ　引用装置発明の「半導体装置」は，「炭化珪素基板」上に形成されるから，下記相違点を除いて，本願発明６の「炭化珪素半導体装置」に相当すると認められる。
　カ　引用装置発明の「ゲート電極に閾値電圧以上の電圧を印加すると，ソース配線とドレイン電極との間に電流が流れる」は，「ソース配線」が「ソースコンタクト電極」と電気的に接続されている（前記第２の２（２）ア（イ）【００５５】）から，「ゲート電極に閾値電圧以上の電圧を印加すると，ソースコンタクト電極とドレイン電極との間に電流が流れる」ということであり，これは，本願発明６の「前記第１の電極および前記第２の電極は，前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成され」を満たすものである。
　キ　すると，本願発明６と引用装置発明とは，下記クの点で一致するが，下記ケの点で相違すると認められる。
　ク　一致点
　「炭化珪素基板と，
　前記炭化珪素基板に接して配置された酸化膜と，
　前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極と，
　前記炭化珪素基板に接して配置された第１の電極および第２の電極とを備えた炭化珪素半導体装置であって，
　前記第１の電極および前記第２の電極は，前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成されている，炭化珪素半導体装置。」
　ケ　相違点
　本願発明６においては，「初めて測定される前記炭化珪素半導体装置の第１の閾値電圧と，１０００時間継続的に前記炭化珪素半導体装置に対してストレス印加した後に測定される前記炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内であり，前記ストレス印加とは，前記第１の電極の電圧が０Ｖでありかつ前記第２の電極の電圧が０Ｖの状態で，前記ゲート電極に対して−５Ｖから＋１５Ｖまで変化する４５ｋＨｚの前記ゲート電圧を印加することである」（以下，「本特性」という。）のに対し，引用装置発明においては，本特性についての開示がない点。
（５）相違点についての判断
　本特性及び本特性を得るための製造方法について，引用文献２ないし５には記載も示唆もない。
　引用文献１及び２には製造方法が開示されているが，本願明細書に開示された製造方法とは異なるものであるから，引用装置発明又は引用文献２記載の製造方法により得られた装置が本特性を有しているとはいえない。
　また，引用発明５は閾値電圧低下について一定の特性を有するものであるが，その特性は経過時間などの測定条件が本特性のものとは異なり，したがってその特性は本特性とは異なるものであるから，本特性を得るための示唆とはならない。
　そうすると，引用装置発明において，本特性を有するようにすることは，引用文献２ないし５にそれぞれ記載の発明を考慮しても，当業者が容易に想到し得たものとはいえない。
（６）まとめ
　したがって，本願発明６は，引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
（７）請求項７ないし９に係る発明について
　本願の請求項７ないし９に係る発明は，本願発明６の発明特定事項を全て含みさらに他の発明特定事項を付加したものに相当するから，前記（６）のとおり，本願発明６が引用文献１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない以上，請求項７ないし９に係る発明についても引用文献１ないし５に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　
第４　結言
　以上のとおりであるから，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。