(57)【要約】【課題】複数回の順次リセットの間隔を短縮し、残像を低減することができる固体撮像装置および撮像方法を提供する。【解決手段】撮像開始の指示が行われた後であって撮像素子２４内の画素の遮光が開始されるまでの間に、画素の１回目の順次リセット及び２回目の順次リセットが行われ、１回目の順次リセットが終了する前に２回目の順次リセットが開始される。２回目の順次リセットの終了後、シャッタ部２３は、撮像素子２４内の画素部の前面を列方向に走行するシャッタ幕により画素の遮光を順次行う。【選択図】図１
2011030060.tif 000002
【特許請求の範囲】
【請求項１】
光電変換後の電荷の蓄積機能及び当該電荷のリセット機能を有する画素が複数行かつ複数列に配置された画素部と、
前記画素部の前面を列方向に走行するシャッタ幕により前記画素の遮光を順次行うメカニカルシャッタと、
撮像開始の指示を行う撮像指示部と、
前記撮像開始の指示が行われた後であって前記画素の遮光が開始されるまでの間に、前記画素部に配置された画素の１回目の順次リセット及び２回目の順次リセットを行わせ、前記１回目の順次リセットが終了する前に前記２回目の順次リセットを開始させる制御部と、
を有する固体撮像装置。
【請求項２】
前記画素は、入力される制御信号の電圧に基づいて前記電荷のリセット動作を行い、
前記制御部は、前記１回目の順次リセットに係る前記電圧と前記２回目の順次リセットに係る前記電圧とを異なる電圧に設定する請求項１に記載の固体撮像装置。
【請求項３】
前記制御部は、前記画素に前記順次リセットを行わせるための制御信号を前記画素へ出力する複数の信号出力部を有する請求項１に記載の固体撮像装置。
【請求項４】
光電変換後の電荷の蓄積機能及び当該電荷のリセット機能を有する画素が複数行かつ複数列に配置された画素部に対する前記電荷の蓄積及びリセットを行う撮像方法であって、
撮像開始の指示を受け付けるステップと、
前記撮像開始の指示が行われた後、前記画素部に配置された画素の１回目の順次リセットを開始させるステップと、
前記１回目の順次リセットが終了する前に２回目の順次リセットを開始させるステップと、
前記２回目の順次リセットが終了した後、前記画素部の前面を列方向に走行するシャッタ幕により前記画素の遮光を順次行うステップと、
を有する撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素が受光する光の蓄積時間によって露出が制御される固体撮像装置であって、画素を遮光するメカニカルシャッタを備えた固体撮像装置に関する。また、本発明は、固体撮像装置における撮像方法に関する。
【背景技術】
【０００２】
ランダムスキャンが可能なCMOS（Complementary Metal Oxide Semiconductor）センサなどの撮像素子を備えた撮像装置（以下、デジタルカメラという）がある。デジタルカメラでは、撮像素子を構成する画素毎に、受光した光量に応じた信号が時系列に読み出され、画像データが生成される。その読み出しが行われるときに、撮影時の画像の読み出し開始位置の画素と読み出し終了位置の画素とでは、１／３０秒程度の時間差が生じる。
【０００３】
このため、高速で移動するような被写体を撮影した場合、この時間差に起因して、撮影画像の歪み、いわゆる像流れが発生する。そこで、高速の被写体を撮影するためには、撮像素子を高速に遮光する機械的な遮光手段が必要となる。
【０００４】
従来、この機械的な遮光手段として、銀塩フィルムを用いる一眼レフカメラにおいて使用されているフォーカルプレーン型のシャッタを採用したデジタルカメラが知られている。フォーカルプレーン型のシャッタは先幕と後幕の２枚の幕を有しており、このシャッタを用いたデジタルカメラでは、先幕と後幕との幕間（スリット）の幅と幕速により露光時間を決めていた。そのため、従来のフォーカルプレーン型のシャッタを用いたデジタルカメラは、その構造が複雑で部品点数が多くなるという欠点があった。
【０００５】
また、機械的遮光手段の構造を簡素化して部品点数を削減し、かつ高速のシャッタ速度にも対応する技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３７０９７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載された技術では、機械的遮光手段の構造を簡素化したことにより、画像に露光期間以外の被写体画像の一部が混入してしまうという、いわゆる残像という問題が生じることがある。このデジタルカメラでは、レリーズ手段が出力するレリーズ開始信号に基づいて、シャッタの幕体の幕速に同期させて、幕体の移動と同じ方向に順次、撮像素子のリセット動作（順次リセット）が行われる。また、リセット動作の開始から、露出演算手段により演算されたシャッタ速度に応じた所定時間が経過した時点で、シャッタの幕体の駆動が開始される。
【０００８】
つまり、一端側から他端側に向かって順次、撮像素子のリセット動作が行われることによる撮像素子の順次的露光開始動作が、通常のフォーカルプレーン型のシャッタの先幕の役目を果たすため、フォーカルプレーン型のシャッタとしては、後幕に相当する１枚の幕体のみを備えていれば良いことになり、その分構造が簡素化されると共に部品点数も削減される。
【０００９】
以下、図１０と図１１を用いて従来の撮像装置における撮像素子のリセット動作について具体的に説明する。リセット動作では、撮像素子に配置された画素が備える光電変換部に蓄積された電荷と、画素内の読み出し部に蓄積された電荷とをリセットして、次の露光による充電に備えるリセット処理が行われる。リセット動作は、行毎の各画素のリセット処理で構成されており、１行目の画素からリセット処理が開始され、２行目、３行目の順で最終行のｎ行目までリセット処理が継続して行われる。
【００１０】
図１０は、各行の画素のリセット処理を行った場合の動作をモデル化して示したものである。図１０では、各行の画素のリセット処理が行われるタイミングをリセット走査位置として、模式的に直線で示している。また、フォーカルプレーン型のシャッタにより各行の画素が遮光されるタイミングをメカシャッタ走査位置として、模式的に直線で示している。
【００１１】
図１０によって示されるように、全行の画素のリセット処理にかかる時間（ローリングリセット時間）と、全行の画素の遮光にかかる時間（メカシャッタ動作時間）とが略同一になる、すなわち、撮像素子に対する電気的なリセット処理の走査速度と、シャッタによって行われる機械的な走査速度とが略同一になることによって、露光時間を略均一化することが可能となる。
【００１２】
このリセット動作では、画素をリセットするためのリセットスイッチをオンにすれば読み出し部がすぐにリセットレベルとなるわけではなく、蓄積された電荷を排出しリセットレベルに安定するまでには数百ns〜数μsの期間が必要な場合がある。また、光電変換部に強い光が当たり、光電変換部に蓄積された電荷があふれる場合がある。このため、場合によってはリセット動作の終了後に電荷が光電変換部に残留してしまうことがあった。この残留した電荷は、画像としては残像となってしまうため、適切な画像が得られない。
【００１３】
一方、このリセット動作を短時間で完全に行うための方法として、複数回のリセット動作を行う方法が一般的に知られている。図１１は、複数回（図１１では２回）のリセット動作をモデル化して示したものである。１行目からｎ行目の各画素のリセット処理が行われて１回目のリセット動作が完了した直後に再び１行目からｎ行目の各画素のリセット処理が行われて２回目のリセット動作が完了する。２回目のリセット動作の開始から、所定の露光時間が経過した時点で、シャッタが動作する。
【００１４】
しかし、シャッタが開口している状態で複数回のリセット動作を行ってしまうと、リセット動作とリセット動作の間に電荷が蓄積されるため、完全なリセット動作を行うことができない問題がある。各リセット動作後に残留する電荷量は、リセット動作の直前に蓄積されている電荷量に依存し、電荷が飽和してあふれている場合などに、リセット動作後に電荷が残留することがある。一方、シャッタの走行特性から、このリセット動作の間隔は数ms程度となり、仮に2msであれば1/500sの露光を行っているのと同等である。１回目のリセット動作後、２回目のリセット動作までに強い光が照射されると、光電変換部の電荷が飽和してあふれてしまい、２回目のリセット動作後に電荷が残留してしまう。したがって、シャッタが開口している状態で複数回のリセット動作を行う場合、各リセット動作の間隔が長いほど、各リセット動作の間に蓄積される電荷量はより多くなり、リセット動作後に残留する電荷量はより多くなる。
【００１５】
本発明は、上述した課題に鑑みてなされたものであって、複数回の順次リセットの間隔を短縮し、残像を低減することができる固体撮像装置および撮像方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記の課題を解決するためになされたもので、光電変換後の電荷の蓄積機能及び当該電荷のリセット機能を有する画素が複数行かつ複数列に配置された画素部（画素部１に対応）と、前記画素部の前面を列方向に走行するシャッタ幕により前記画素の遮光を順次行うメカニカルシャッタ（シャッタ部２３に対応）と、撮像開始の指示を行う撮像指示部（操作部３２に対応）と、前記撮像開始の指示が行われた後であって前記画素の遮光が開始されるまでの間に、前記画素部に配置された画素の１回目の順次リセット及び２回目の順次リセットを行わせ、前記１回目の順次リセットが終了する前に前記２回目の順次リセットを開始させる制御部（駆動部３１、制御部３３、垂直走査回路８に対応）と、を有する固体撮像装置である。
【００１７】
また、本発明の固体撮像装置において、前記画素は、入力される制御信号の電圧に基づいて前記電荷のリセット動作を行い、前記制御部は、前記１回目の順次リセットに係る前記電圧と前記２回目の順次リセットに係る前記電圧とを異なる電圧に設定する。
【００１８】
また、本発明の固体撮像装置において、前記制御部は、前記画素に前記順次リセットを行わせるための制御信号を前記画素へ出力する複数の信号出力部（垂直走査回路８Ａ，８Ｂに対応）を有する。
【００１９】
また、本発明は、光電変換後の電荷の蓄積機能及び当該電荷のリセット機能を有する画素が複数行かつ複数列に配置された画素部に対する前記電荷の蓄積及びリセットを行う撮像方法であって、撮像開始の指示を受け付けるステップと、前記撮像開始の指示が行われた後、前記画素部に配置された画素の１回目の順次リセットを開始させるステップと、前記１回目の順次リセットが終了する前に２回目の順次リセットを開始させるステップと、前記２回目の順次リセットが終了した後、前記画素部の前面を列方向に走行するシャッタ幕により前記画素の遮光を順次行うステップと、を有する撮像方法である。
【発明の効果】
【００２０】
本発明によれば、画素の１回目の順次リセット及び２回目の順次リセットを行う際に、１回目の順次リセットが終了する前に２回目の順次リセットを開始させることによって、複数回の順次リセットの間隔を短縮し、残像を低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態による固体撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態による撮像素子の構成を示すブロック図である。
【図３】本発明の第１の実施形態による画素の構成を示す回路図である。
【図４】本発明の第１の実施形態におけるリセット動作を示すタイミングチャートである。
【図５】本発明の第１の実施形態におけるリセット動作を示すタイミングチャートである。
【図６】本発明の第２の実施形態におけるリセット動作を示すタイミングチャートである。
【図７】本発明の第３の実施形態による撮像素子の構成を示すブロック図である。
【図８】本発明の第３の実施形態におけるメカシャッタの走行特性を示すタイミングチャートである。
【図９】従来のリセット動作を示すタイミングチャートである。
【図１０】従来のリセット動作を示すタイミングチャートである。
【図１１】従来のリセット動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２２】
以下、図面を参照し、本発明の実施形態を説明する。
【００２３】
（第１の実施形態）
まず、本発明の第１の実施形態を説明する。図１は、本実施形態による固体撮像装置（デジタルカメラ１００）の構成を示している。デジタルカメラ１００は、レンズ部２２、シャッタ部２３、撮像素子２４、出力端子２５、信号処理部２６、メモリ部２７、記録媒体２８、レンズ制御部２９、シャッタ駆動部３０、駆動部３１、操作部３２、及び制御部３３を備える。
【００２４】
レンズ部２２は、被写体像を撮像素子２４の受光面に結像させる。レンズ部２２のズーム、フォーカス、絞りなどはレンズ制御部２９によって駆動制御される。シャッタ部２３は、所謂一眼レフカメラに使用されるフォーカルプレーン型のシャッタ機構を備え、レンズ部２２を介して取り込まれる光を、撮像素子２４に配置されている単位画素の前面を列方向に走行する遮光部材によって遮光する。シャッタ部２３は、シャッタ駆動部３０によって駆動制御される。レンズ部２２を介して取り込まれた光は撮像素子２４の受光面で結像される。撮像素子２４は、受光面に結像された被写体の情報を画像信号に変換し、出力端子２５を介して出力する。
【００２５】
信号処理部２６は、撮像素子２４から出力された画像信号に対して定められた処理を行う。信号処理部２６によって行われる処理には、画像信号の検出、画像信号の増幅、画像データの各種の補正、画像データの圧縮などがある。メモリ部２７は、画像データを一時的に記憶する。記録媒体２８は、画像データの記録または読み出しを行うための半導体メモリなどにより構成され、着脱可能な状態でデジタルカメラ１００に内蔵される。
【００２６】
駆動部３１は、撮像素子２４を駆動し制御する。操作部３２は、操作者が撮像開始の指示を入力するためのレリーズボタンなどを備え、操作者による操作入力を検出し、操作内容に応じた検出信号を出力する。制御部３３は、デジタルカメラ１００全体の制御を行う。また、制御部３３は、操作部３２から出力された検出信号に応じて、デジタルカメラ１００を構成する各部に制御信号を出力する。
【００２７】
図２は、本実施形態における撮像素子２４の構成を示している。撮像素子２４は、画素部１（光電変換領域部）、垂直走査回路８、信号出力線９、負荷電流源１０、カラムアンプ部１１、水平選択スイッチ１２、出力部１３、及び水平走査回路１４を備える。
【００２８】
画素部１は、ｎ行ｍ列（ｎ≧２、ｍ≧２）の２次元のマトリックス状に配置された単位画素１−１１〜１−ｎｍを備える。以下では、代表して１つの単位画素を示すときには「単位画素１−ｉｊ」という。単位画素１−ｉｊは、光電変換により生成された電荷を蓄積する機能および蓄積された電荷をリセットする機能を有する。単位画素１−ｉｊは、後述する選択信号によって選択され、選択された単位画素１−ｉｊは、蓄積された電荷に応じた信号を信号出力線９に出力する。
【００２９】
垂直走査回路８は、画素部１の単位画素１−ｉｊを行毎に動作させるための制御信号であるリセットパルス信号（φＲＳ１，φＲＳ２，φＲＳ３，・・・，φＲＳｎ）、転送パルス信号（φＴＸ１，φＴＸ２，φＴＸ３，・・・，φＴＸｎ）、行選択パルス信号（φＳＥＬ１，φＳＥＬ２，φＳＥＬ３，・・・，φＳＥＬｎ）を出力する。リセットパルス信号は、リセットパルス信号線ＲＳ１，ＲＳ２，ＲＳ３，・・・，ＲＳｎを介して各行の単位画素１−ｉｊへ出力される。転送パルス信号は、転送パルス信号線ＴＸ１，ＴＸ２，ＴＸ３，・・・，ＴＸｎを介して各行の単位画素１−ｉｊへ出力される。行選択パルス信号は、行選択信号線ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬｎを介して各行の単位画素１−ｉｊへ出力される。垂直走査回路８の動作は、駆動部３１を介して制御部３３によって制御される。
【００３０】
信号出力線９は列毎に設けられ、負荷電流源１０に接続されている。カラムアンプ部１１は、単位画素１−ｉｊから信号出力線９へ出力された信号を増幅する。水平選択スイッチ１２は、単位画素１−ｉｊからの信号を選択的に出力部１３へ出力する。出力部１３は、水平選択スイッチ１２によって各列の信号出力線９から順次出力される信号を外部へ出力する。水平走査回路１４は、水平選択スイッチ１２を列毎に動作させるための制御信号を出力する。水平走査回路１４の動作は、駆動部３１を介して制御部３３によって制御される。
【００３１】
図３は、単位画素１−ｉｊの構成を示している。単位画素１−ｉｊは、光電変換部２、転送スイッチ３、リセットスイッチ４、読み出し部５（フロ−ティングディフュージョン）、増幅ＭＯＳアンプ６、選択スイッチ７を備える。
【００３２】
光電変換部２は転送スイッチ３に接続される。光電変換部２は、所定時間光を受けて光電荷を蓄積して光電変換する。転送スイッチ３の各端子は、光電変換部２、読み出し部５、および転送パルス信号線ＴＸｉに接続される。転送スイッチ３は、ＯＮ（オン）状態時に光電変換部２から出力された電気信号を読み出し部５に転送する。
【００３３】
リセットスイッチ４の各端子は、電源ＶＤＤ、読み出し部５、およびリセットパルス信号線ＲＳｉに接続される。リセットスイッチ４は、入力されるリセットパルス信号φＲＳｉにより端子間をＯＮ（オン）状態にさせ、読み出し部５に蓄積された電荷をリセットする。
【００３４】
増幅ＭＯＳアンプ６の各端子は、電源ＶＤＤ、選択スイッチ７、および読み出し部５に接続される。選択スイッチ７の各端子は、増幅ＭＯＳアンプ６、信号出力線９、および行選択パルス信号線ＳＥＬｉに接続される。選択スイッチ７は、行選択パルスφＳＥＬｉにより、増幅ＭＯＳアンプ６で増幅された信号を信号出力線９に出力する。
【００３５】
次に、本実施形態と比較される従来のリセット動作を説明し、その後、本実施形態におけるリセット動作を説明する。従来のリセット動作の説明では、適宜、図２及び図３に示した構成を用いる。以下では、１行目の単位画素１−１１〜１−１ｍを単位画素１−１ｊといい、２行目の単位画素１−２１〜１−２ｍを単位画素１−２ｊといい、３行目の単位画素１−３１〜１−３ｍを単位画素１−３ｊといい、ｎ行目の単位画素１−ｎ１〜１−ｎｍを単位画素１−ｎｊという。
【００３６】
図９は、撮像素子において露光前のリセット処理を行う一般的な駆動方法を示している。図９に示される時刻ｔ１以前に撮像指示が入力されると、１行目の単位画素１−１ｊのリセット処理が開始される。まず、時刻ｔ１でリセットパルス信号φＲＳ１がハイレベルになり、リセットスイッチ４が導通状態になる。これによって、読み出し部５の電位がリセットレベルに遷移する。
【００３７】
また、リセットパルス信号φＲＳ１がハイレベルになると同時に、転送パルス信号φＴＸ１がハイレベルになり、転送スイッチ３が導通状態になる。これによって、光電変換部２と読み出し部５とが接続されて、光電変換部２と読み出し部５とに蓄積された電荷がリセットされる。
【００３８】
続いて、時刻ｔ２でリセットパルス信号φＲＳ１と転送パルス信号φＴＸ１がローレベルになり、リセットスイッチ４と転送スイッチ３が遮断状態になる。これによって、読み出し部５と電源ＶＤＤとが遮断され、光電変換部２と読み出し部５とが遮断されてリセット処理が終了する。その後、順次、２行目（時刻ｔ３〜ｔ４）、３行目（時刻ｔ５〜ｔ６）の順で最終行のｎ行目までリセット処理が継続して行われる。
【００３９】
図４は、本実施形態のリセット動作における駆動方法を示している。図４に示される時刻ｔ１以前に操作部３２のレリーズボタンが操作され撮像指示が入力されると、制御部３３は、この撮像指示に基づいて、駆動部３１を介して撮像素子２４にリセット動作を開始させる。リセット動作の際に制御部３３は、単位画素１−ｉｊへ各種制御信号を出力するタイミングを算出し、そのタイミングに基づいて駆動部３１を制御する。駆動部３１は、制御部３３からの指示に基づいて、撮像素子２４の単位画素１−ｉｊを行毎に駆動する駆動信号を撮像素子２４へ出力し、垂直走査回路８は、駆動部３１からの駆動信号に基づいて、撮像素子２４の行毎に決められたタイミングで各種制御信号を各行の単位画素１−ｉｊへ出力する。
【００４０】
まず、１行目の単位画素１−１ｊのリセット処理を行うため、時刻ｔ１でリセットパルス信号φＲＳ１がハイレベルになり、リセットスイッチ４が導通状態になる。これによって、読み出し部５の電位がリセットレベルに遷移する。また、リセットパルス信号φＲＳ１がハイレベルになると同時に、転送パルス信号φＴＸ１がハイレベルになり、転送スイッチ３が導通状態になる。これによって、光電変換部２と読み出し部５とが接続されて、光電変換部２と読み出し部５とに蓄積された電荷がリセットされる。
【００４１】
続いて、時刻ｔ２でリセットパルス信号φＲＳ１と転送パルス信号φＴＸ１がローレベルになり、リセットスイッチ４と転送スイッチ３が遮断状態になる。これによって、読み出し部５と電源ＶＤＤとが遮断され、光電変換部２と読み出し部５とが遮断されてリセット処理が終了する。
【００４２】
さらに、本実施形態では、図９に示されるリセット動作とは違い、１行目の単位画素１−１ｊの１回目のリセット処理の終了後、１行目の単位画素１−１ｊの２回目のリセット処理が行われる。すなわち、時刻ｔ３で再度リセットパルス信号φＲＳ１および転送パルス信号φＴＸ１がハイレベルになり、光電変換部２と読み出し部５とに蓄積された電荷がリセットされ、時刻ｔ４でリセットパルス信号φＲＳ１と転送パルス信号φＴＸ１がローレベルになり、リセットスイッチ４と転送スイッチ３が遮断状態になる。これによって、２回目のリセット処理が終了する。
【００４３】
２行目の単位画素１−２ｊのリセット処理は以下のようになる。時刻ｔ３でリセットパルス信号φＲＳ２と転送パルス信号φＴＸ２がハイレベルになることによって２行目の単位画素１−２ｊの１回目のリセット処理が開始され、時刻ｔ４でリセットパルス信号φＲＳ２と転送パルス信号φＴＸ２がローレベルになることによって２行目の単位画素１−２ｊの１回目のリセット処理が終了する。この１回目のリセット処理の終了後、時刻ｔ５で２回目のリセット処理が開始され、時刻ｔ６で２回目のリセット処理が終了する。
【００４４】
３行目の単位画素１−３ｊのリセット処理は以下のようになる。時刻ｔ５でリセットパルス信号φＲＳ３と転送パルス信号φＴＸ３がハイレベルになることによって３行目の単位画素１−３ｊの１回目のリセット処理が開始され、時刻ｔ６でリセットパルス信号φＲＳ３と転送パルス信号φＴＸ３がローレベルになることによって３行目の単位画素１−３ｊの１回目のリセット処理が終了する。この１回目のリセット処理の終了後、時刻ｔ７で２回目のリセット処理が開始され、時刻ｔ８で２回目のリセット処理が終了する。上記と同様のリセット処理が、最終行のｎ行目まで継続して行われる。
【００４５】
図４に示されるリセット動作では、１行目、２行目、・・・、ｎ行目の順で各行の１回目のリセット処理が行われるが、ｎ行目の単位画素１−ｎｊの１回目のリセット処理が終了する時点よりも前に１行目の単位画素１−１ｊの２回目のリセット処理が開始される。言い換えると、各行の単位画素１−ｉｊの１回目のリセット処理で構成される１回目のリセット動作が終了する前に、各行の単位画素１−ｉｊの２回目のリセット処理で構成される２回目のリセット動作が開始される。
【００４６】
ここで、１回目のリセット処理と２回目のリセット処理は、最短時間で制御されることが好ましい。図４に示されるリセット動作では、１行目の単位画素１−１ｊの２回目のリセット処理は２行目の単位画素１−２ｊの１回目のリセット処理と同時に行われ、２行目の単位画素１−２ｊの２回目のリセット処理は３行目の単位画素１−３ｊの１回目のリセット処理と同時に行われる。以降の行においても同様である。
【００４７】
１行目の１−１ｊの２回目のリセット処理が終了してから所定の露光時間が経過すると、シャッタ部２３が有するシャッタが走行を開始する。このシャッタは、１行目、２行目、・・・、ｎ行目の順に単位画素１−ｉｊを遮光する。
【００４８】
図５は、各行の単位画素１−ｉｊのリセット処理を行った場合の動作をモデル化して示したものである。図５では、各行の単位画素１−ｉｊのリセット処理が行われるタイミングをリセット走査位置として、模式的に直線で示している。また、シャッタ部２３のシャッタにより各行の単位画素１−ｉｊが遮光されるタイミングをメカシャッタ走査位置として、模式的に直線で示している。図５では、２回のリセット処理の間隔が、図１１に示した間隔よりも短くなっており、残像を低減することができる。
【００４９】
全行の単位画素１−ｉｊのリセット処理にかかる時間（ローリングリセット時間）と、全行の単位画素１−ｉｊの遮光にかかる時間（メカシャッタ動作時間）とが略同一になる、すなわち、撮像素子に対する電気的なリセット処理の走査速度と、シャッタ部２３によって行われる機械的な走査速度とが略同一になることによって、露光時間を略均一化することが可能となる。
【００５０】
上記のように露光時間を略均一化するためには、図５のリセット走査位置を示す２本の直線の傾きが、メカシャッタ走査位置を示す直線の傾きと略同一になることが望ましい。このため、制御部３３は、予め用意されている、シャッタ部２３のシャッタの走行特性を示すデータに基づいて、各行のリセット処理のタイミングを決定し、駆動部３１を制御する。
【００５１】
上述したように、本実施形態によれば、１回目のリセット動作が終了する前に２回目のリセット動作を開始させることによって、複数回のリセット動作の間隔を短縮し、残像を低減することができる。
【００５２】
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。本実施形態によるデジタルカメラ１００の構成及び撮像素子２４の構成は第１の実施形態と同様である。図６は、本実施形態のリセット動作における駆動方法を示している。図６に示される駆動方法において、第１の実施形態で説明した図４に示される駆動方法との相違点は、２回目のリセット動作におけるリセットパルス信号φＲＳｉ及び転送パルス信号φＴＸｉの電圧レベルが、１回目のリセット動作におけるリセットパルス信号φＲＳｉ及び転送パルス信号φＴＸｉの電圧レベルよりも高くなっている点である。
【００５３】
一般的に、リセット電圧が電源ＶＤＤと同じ電圧である場合に、リセットパルス信号φＲＳｉ及び転送パルス信号φＴＸｉの電圧を電源ＶＤＤの電圧以上に高くすることが行われる場合がある。これは、図３に示されるように各素子が接続されている場合、リセットパルス信号φＲＳｉ及び転送パルス信号φＴＸｉのハイレベルと電源ＶＤＤの電圧が同じでは、転送スイッチ３及びリセットスイッチ４の特性上、光電変換部２のリセットレベルを所望の電圧（例えば電源ＶＤＤの電圧）にすることができないからである。
【００５４】
ここで、リセットパルス信号φＲＳｉ及び転送パルス信号φＴＸｉの電圧レベルを電源ＶＤＤの電圧より高くするために昇圧回路などが用いられる場合が多い。この回路を動作させることにより、余分な電力を消費するので、なるべく動作させる回数は少ないほうが好ましい。図６に示されるリセット動作では、複数回のリセット動作に対して、この昇圧動作を１回だけ行うようにしている。したがって、本実施形態によれば、昇圧動作を複数回行う場合と比較して、消費電力を低減することができる。
【００５５】
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。図７は、本実施形態による撮像素子２４の構成を示している。図２に示される撮像素子２４との相違点は、１つの垂直走査回路８の代わりに、垂直走査回路８Ａと８Ｂの２つの垂直走査回路を設けた点である。
【００５６】
実際のメカニカルシャッタの動作は等速度運動ではなく、徐々に速度が上がる曲線的な動作をする場合が多い。このメカニカルシャッタの走行特性にリセット動作の特性を合わせると共に複数回のリセット動作を行うためには、垂直走査回路において複雑な制御が必要になる。この複雑な制御を回避するために、本実施形態においては、複数の垂直走査回路を設けている。垂直走査回路８Ａは１回目のリセット動作を制御するための各種制御信号を出力する。また、垂直走査回路８Ｂは２回目のリセット動作を制御するための各種制御信号を出力する。
【００５７】
メカニカルシャッタの走行特性とリセット動作の特性は、以下のようにして合わせられる。図８は、メカニカルシャッタの走行特性を折れ線で近似した状態を示している。図８に示される走行特性を示すデータが予め用意されている状態で、制御部３３は、このデータに基づいて、各行のリセット処理のタイミングを決定する。例えば、区間８００では、Ｔ１の時間でｎ１行分の単位画素１−ｉｊが走査されるとすると、制御部３３は、各行のリセット処理の開始時刻及び終了時刻をＴ１／ｎ１ずつずらす。また、区間８１０では、Ｔ２の時間でｎ２行分の単位画素１−ｉｊが走査されるとすると、制御部３３は、各行のリセット処理の開始時刻及び終了時刻をＴ２／ｎ２ずつずらす。区間８２０，８３０についても同様に、制御部３３は、各行のリセット処理のタイミングを決定する。
【００５８】
図８では、メカニカルシャッタの走行特性を４本の折れ線で近似しているが、これに限らず、８本や１６本等で近似してもよい。
【００５９】
上述したように、本実施形態によれば、複数の垂直走査回路を設けることによって、各リセット処理の開始時間を１回前のリセット処理の開始時間よりも所定時間だけ遅延させながら複数回のリセット動作を重複して行う制御が簡単になる効果が得られる。
【００６０】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【００６１】
例えば、図１に示される信号処理部２６及び制御部３３は、ＣＰＵ（Central Processing Unit）またはＤＳＰ（Digital Signal Processor）などを用いてプログラムによって各種処理を実行させることも容易である。ＣＰＵまたはＤＳＰは、図示されない記憶部に記憶されたプログラム及びデータを参照し、処理結果に応じて各部の制御を行い、その結果を記憶部や記録媒体に記録し、或いは図示されない表示部に表示させることができる。
【００６２】
また、単位画素１−ｉｊの構成は、図３に示される構成に限らず、同様の画像信号が得られる回路構成を有するものであればあらゆる種類の単位画素１−ｉｊの回路を使用することができる。また、単位画素１−ｉｊの数や接続形態についても特に限定されるものではない。
【符号の説明】
【００６３】
１・・・画素部、８，８Ａ，８Ｂ・・・垂直走査回路、９・・・信号出力線、１０・・・負荷電流源、１１・・・カラムアンプ部、１２・・・水平選択スイッチ、１３・・・出力部、１４・・・水平走査回路、２２・・・レンズ部、２３・・・シャッタ部、２４・・・撮像素子、２５・・・出力端子、２６・・・信号処理部、２７・・・メモリ部、２８・・・記録媒体、２９・・・レンズ制御部、３０・・・シャッタ駆動部、３１・・・駆動部、３２・・・操作部、３３・・・制御部、１００・・・デジタルカメラ
【図１】
2011030060.tif 000003
【図２】
2011030060.tif 000004
【図３】
2011030060.tif 000005
【図４】
2011030060.tif 000006
【図５】
2011030060.tif 000007
【図６】
2011030060.tif 000008
【図７】
2011030060.tif 000009
【図８】
2011030060.tif 000010
【図９】
2011030060.tif 000011
【図１０】
2011030060.tif 000012
【図１１】
2011030060.tif 000013