(57)【要約】【課題】レーザリフトオフを用いた半導体発光素子の製造方法において、歩留まり及び発光出力の向上を図ることができる製造方法を提供すること。【解決手段】成長用基板の第１主面上に第１半導体層、活性層及び第２半導体層からなる半導体成長層を形成する工程と、第２半導体層の上に互いに離間した複数の接合電極と、第２半導体層に接合電極の各々を囲む格子状の誘導溝と、を形成する工程と、接合電極を介して支持体と半導体成長層とを接合する工程と、レーザを照射して成長用基板を剥離する工程と、半導体成長層を半導体発光素子の素子領域ごとに分割する工程と、支持体を切断して半導体発光素子ごとに分離する工程と、有し、除去領域は誘導溝が形成された領域を含み、誘導溝によって形成される第２半導体層の側壁は、誘導溝の交差部において面取りされた形状を有することを特徴とする。【選択図】図１
2011100767.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子の製造方法であって、
成長用基板の第１主面上に第１の導電型を有する第１半導体層、活性層及び第２の導電型を有する第２半導体層を順次積層して半導体成長層を形成する工程と、
前記第２半導体層の上に互いに離間した複数の接合電極と、前記第２半導体層に前記接合電極の各々を囲む格子状の誘導溝と、を形成する工程と、
前記接合電極を介して支持体と前記半導体成長層とを接合する工程と、
前記成長用基板の第２主面側からレーザを照射して前記成長用基板を剥離する工程と、
前記半導体成長層の一部を前記半導体成長層を貫通するように除去して前記半導体成長層を前記半導体発光素子の素子領域ごとに分割する工程と、
前記半導体成長層の除去領域に沿って前記支持体を切断して前記半導体発光素子ごとに分離する工程と、有し、
前記除去領域は前記誘導溝が形成された領域を含み、
前記誘導溝によって形成される前記第２半導体層の側壁は、前記誘導溝の交差部において面取りされた形状を有することを特徴とする製造方法。
【請求項２】
前記面取りされた形状は、曲面状であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記半導体成長層の除去には、アルカリ溶液を用いることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記誘導溝を形成した後に、前記交差部の中央に前記誘導溝よりも深い開口溝を更に形成することを特徴とする請求項１乃至３のいずれか１に記載の製造方法。
【請求項５】
前記開口溝は、前記半導体成長層を貫通することを特徴とする請求項４に記載の製造方法。
【請求項６】
前記開口溝は、前記第２半導体層の表面に平行な面内における断面が四角形の形状を有し、その対角線が前記誘導溝の伸長方向に沿っていることを特徴とする請求項４又は５に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長用基板の上に複数の半導体層を積層して半導体発光素子を製造する半導体発光素子の製造方法であって、特に、レーザリフトオフ（ＬＬＯ：Laser Lift Off）によって積層した半導体層から成長用基板を剥離する工程を有する製造方法に関する。
【背景技術】
【０００２】
従来から、AlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1）を半導体膜の主材料とする半導体発光素子の分野において、結晶成長には、低価格であり、AlInGaNのエピタキシャル成長が可能であり、且つ高品質な半導体膜を結晶成長することができる異種基板が用いられている。例えば、当該異種基板としては、サファイア基板が用いられる。しかしながら、青色発光に対するサファイア基板の光屈折率は半導体膜の光屈折率よりも低いため、活性層から放射された青色発光の一部が再び活性層内部に反射されてしまい、半導体発光素子の光取り出し効率の低下に繋がっていた。
【０００３】
このような問題を解決するために、近年においては、半導体膜の結晶成長に使用した成長用基板が除去された、いわゆる縦型の半導体発光素子が注目され且つその研究が盛んに行われている。また、成長用基板の除去には、レーザリフトオフ（ＬＬＯ：Laser Lift Off）、研削・研磨、又はドライエッチングが用いられている。例えば、特許文献１及び２には、レーザリフトオフを用いた半導体発光素子の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−７３６１９号公報
【特許文献２】特開２００７−１３４４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レーザリフトオフを用いた半導体発光素子の製造方法においては、レーザリフトオフを施す前に、レーザリフトオフ時に発生するＮ２ガスをウエハの外部に放出させるための分離溝が一般に形成される。当該分離溝は、成長用基板上に結晶成長した半導体膜を貫通するようにドライエッチングにより形成され、スクライブラインとしての機能もある。しかしながら、ドライエッチングのプラズマは半導体膜に損傷を与えるため、半導体膜の一部であるｐクラッド層の側面部分（分離溝から露出する面）は高抵抗化し、半導体膜の一部である活性層の側面部分（分離溝から露出する面）は発光機能を喪失し、半導体発光素子の発光出力の低下を招く問題が生じる。また、ドライエッチング中に飛散した不純物、及びその後の工程で混入した埃が露出した活性層の側面部分に付着するとリークの原因になり、半導体発光素子の歩留まりを低下させる問題も生じる。
【０００６】
上述した不具合を避けるために、分離溝を設けずに成長用基板の除去を行うことが考えられるが（例えば、特許文献２）、レーザリフトオフ時に発生するＮ２ガス及びＧａの体積膨張により半導体膜にクラックが発生してしまい、半導体発光素子の歩留まりが著しく低下してしまう。
【０００７】
本発明は、上述した点に鑑みてなされたものであり、その目的は、レーザリフトオフを用いた半導体発光素子の製造方法において、歩留まり及び発光出力の向上を図ることができる製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は、半導体発光素子の製造方法であって、成長用基板の第１主面上に第１の導電型を有する第１半導体層、活性層及び第２の導電型を有する第２半導体層を順次積層して半導体成長層を形成する工程と、第２半導体層の上に互いに離間した複数の接合電極と、第２半導体層に接合電極の各々を囲む格子状の誘導溝と、を形成する工程と、接合電極を介して支持体と半導体成長層とを接合する工程と、成長用基板の第２主面側からレーザを照射して成長用基板を剥離する工程と、半導体成長層の一部を半導体成長層を貫通するように除去して半導体成長層を半導体発光素子の素子領域ごとに分割する工程と、半導体成長層の除去領域に沿って支持体を切断して半導体発光素子ごとに分離する工程と、有し、除去領域は誘導溝が形成された領域を含み、誘導溝によって形成される第２半導体層の側壁は、誘導溝の交差部において面取りされた形状を有することを特徴とする。
【発明の効果】
【０００９】
本発明の半導体発光素子の製造方法においては、第２半導体層に接合電極の各々の囲む格子状の誘導溝を形成するため、その後に施されるレーザリフトオフ時に発生するクラックの発生箇所を制御することが可能になる。また、第２半導体層にのみ誘導溝を形成するため、溝形成時における半導体成長層への損傷を最小限にすることが可能になる。
【００１０】
更に、本発明の半導体成長層の一部を除去する工程においては、誘導溝が形成された領域も除去するため、溝形成時における損傷部分が除去され、高い歩留まり及び高い信頼性を有する半導体発光素子を製造することが可能になる。
【００１１】
更に、誘導溝によって形成される第２半導体層の側壁は誘導溝の交差部において面取りされた形状を有するため、レーザリフトオフ時に発生するガスの圧力を分散することが可能になる。これにより、成長用基板を高い精度且つ容易に剥離することが可能になる。
【００１２】
以上のように、本願発明により、レーザリフトオフを用いた半導体発光素子の製造方法において、歩留まり及び発光出力の向上を図ることができる製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。
【図２】サファイア基板上に結晶成長した半導体成長層を示す断面図である。
【図３】図１（ｃ）に示された製造工程を示す平面図である。
【図４】本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。
【図５】（ａ）はレーザリフトオフ時におけるレーザ照射方法を説明するための概略構成図であり、（ｂ）はレーザ照射回数を説明するための概略構成図である。
【図６】（ａ）は本発明の実施例１に係る半導体発光素子の製造方法によってサファイア基板が剥離した後の剥離面の顕微鏡写真であり、（ｂ）は図６（ａ）の誘導溝の交差部分の拡大写真である。
【図７】（ａ）は本発明の実施例１に係る製造方法とは異なる方法でレーザリフトオフを施した後の剥離面の顕微鏡写真であり、（ｂ）は図７（ａ）の誘導溝の交差部分の拡大写真である。
【図８】本発明の実施例１に係る半導体発光素子の製造方法において形成される誘導溝の変形例を示す平面図である。
【図９】本発明の実施例２に係る半導体発光素子の製造方法において形成される誘導溝の平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例１】
【００１５】
図１乃至図５を参照しつつ、本発明の実施例１に係る半導体発光素子の製造方法について詳細に説明する。
【００１６】
（成長用基板準備工程）
本実施例においては、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によりAlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体成長層を形成することができる基板（成長用基板）としてＣ面サファイア基板１１（以下、単にサファイア基板１１と称する）を準備する。なお、成長用基板としては、本実施例のＣ面サファイア基板に限らず、Ｒ面サファイア基板、ＭｇＡｌ２Ｏ４又はＳｉＣ等の基板を用いることもできる。
【００１７】
（半導体成長層形成工程）
次に、ＭＯＣＶＤにより、成長用基板１１の第１主面上に、AlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体成長層１２を形成する（図１（ａ）、図２）。ここで、半導体成長層１２を構成する各半導体層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿って、サファイア基板１１の上に順次積層される。具体的には、以下のような処理を経て半導体成長層１２が形成される。
【００１８】
先ず、サファイア基板１１をＭＯＣＶＤ装置に投入し、約摂氏１０００度（１０００℃）の水素雰囲気中において、約１０分間の加熱（サーマルクリーニング）をサファイア基板１１に施す。続いて、基板温度（成長温度）を約５００℃に調整して、ＴＭＧ（トリメチルガリウム）（流量：10.4μmol/min）及びＮＨ３（流量：3.3LM）を約３分間供給することにより、ＧａＮ層からなる低温バッファ層１３Ａを形成する。その後、基板温度を約１０００℃まで昇温し、かかる状態を約３０秒間保持することで低温バッファ層１３Ａを結晶化する。続いて、基板温度を約１０００℃に保持し、ＴＭＧ（流量：45μmol/min）及びＮＨ３（流量：4.4LM）を約２０分間供給することにより、膜厚約１μｍ程度の下地ＧａＮ層１３Ｂを形成する。次に、基板温度を約１０００℃に保持し、ＴＭＧ（流量：45μmol/min）、ＮＨ３（流量：4.4LM）及びドーパントガスとしてＳｉＨ４（流量：2.7×10-9mol/min）を約１２０分間供給することにより、膜厚約７μｍ程度のｎ型ＧａＮ層からなるｎ型半導体層１３を形成する。
【００１９】
続いて、ｎ型半導体層１３の上に活性層１４を形成する。本実施例では、活性層１４には、InGaN/GaNからなる多重量子井戸構造を適用し、InGaN/GaNを１周期として５周期の成長が行われる。具体的には、基板温度が約７００℃の状態において、ＴＭＧ（流量：3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量：10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給することにより、膜厚約２．２ｎｍのInGaN井戸層を形成する。続いて、ＴＭＧ（流量：3.6μmol/min）、ＮＨ３（流量：4.4LM）を約３２０秒間供給することにより、膜厚約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより、活性層１４が形成される。
【００２０】
次に、基板温度を約８７０℃まで昇温して、ＴＭＧ（流量：8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量：7.5μmol/min）、ＮＨ３（流量：4.4LM）及びドーパントとしてＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム：bis-cyclopentadienyl Mg）（流量：2.9×10-7μmol/min）を約５分間供給することにより、膜厚約４０ｎｍのｐ型AlGaNクラッド層１５Ａを形成する。続いて、基板温度を約８７０℃に保持したままで、ＴＭＧ（流量：18μmol/min）、ＮＨ３（流量：4.4LM）及びドーパントとしてＣＰ２Ｍｇ（流量：2.9×10-7μmol/min）を約７分間供給することにより、膜厚約１５０ｎｍのｐ型ＧａＮ層からなるｐ型半導体層（ＧａＮ層）１５を形成する。
【００２１】
以上の処理が行われることにより、低温バッファ層１３Ａ、下地ＧａＮ層１３Ｂ、ｎ型半導体層１３、活性層１４、ｐ型AlGaNクラッド層１５Ａ及びｐ型半導体層１５が順次積層された積層構造体である半導体成長層１２が形成される（図２参照）。なお、低温バッファ層１３Ａ、下地ＧａＮ層１３Ｂ、及びｐ型AlGaNクラッド層１５Ａは他の層と比較して非常に薄いため、図１及び図４の断面図においては省略する。また、本実施例においては、成長用基板に六方晶であるサファイア基板１１が用いられている。このため、サファイア基板１１の上に成長する半導体成長層１２は、ウルツ鉱型（六方晶）の結晶構造を持つIII族窒化物半導体結晶である。
【００２２】
（ｐ電極形成工程）
次に、ｐ型半導体層１５の表面の所望の領域に、ｐ電極（接合電極）１６及び絶縁保護層１７を形成する（図１（ｂ））。より具体的には、ｐ電極１６の周囲を絶縁保護層１７が包囲するように、ｐ電極１６及び絶縁保護層１７を形成する。具体的な工程としては、先ず、ｐ型半導体層１５の上にレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。パターニングされたレジストの開口部分に真空蒸着法又はスパッタ法等の公知の成膜技術により、ＳｉＯ２を堆積する。その後、当該レジストを除去し、絶縁保護層１７を形成する（リフトオフ法）。次に、ｐ型半導体層１５及び絶縁保護層１７を覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。パターニングされたレジストの開口部分に電子ビーム蒸着により、Ｐｔ（１ｎｍ）、Ａｇ（１５０ｎｍ）、Ｔｉ（１００ｎｍ）、Ｐｔ（１００ｎｍ）、Ｔｉ（２５ｎｍ）、Ｗ（１００ｎｍ）、Ｔｉ（２５ｎｍ）、Ｐｔ（１０ｎｍ）、Ａｕ（２００ｎｍ）を順次堆積する。その後、当該レジストを除去し、ｐ電極１６を形成する。なお、本実施例においては、ｐ電極１６の周囲を絶縁保護層１７が包囲するように各レジストのパターニングが施される。また、ｐ電極１６は、上述した構造により、ｐ型半導体層１５との優れた密着性及びオーミック性、後述する支持体との優れた接合特性を備えている。更に、ｐ電極１６は、活性層１４からの放出される光を効率よく反射し、堆積した金属の拡散を高精度で防止（特に、半導体成長層１２への混入防止）することができる。
【００２３】
（誘導溝形成工程）
次に、ｐ型半導体層１５の表面に、幅が約５μｍ、深さが約１００ｎｍの誘導溝１８を形成する（図１（ｃ））。具体的な工程としては、先ず、ｐ電極１６及び絶縁保護層１７を覆うようにレジスト１９を塗布する。続いて、フォトリソグラフィによってレジスト１９をパターニングする。次に、レジスト１９が塗布された状態のサファイア基板１１を、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）装置に投入する。続いて、Ｃｌ２とＡｒの混合ガスをエッチングガスに用いたドライエッチングにより、ｐ型半導体層１５の表面に誘導溝１８を形成する。その後、レジスト１９を除去する。
【００２４】
誘導溝１８は、活性層１４に到達することがなく、ｐ型半導体層１５のみに形成されている。これにより、ドライエッチング中のプラズマよる半導体成長層１２の損傷を最小限に抑えることができる。なお、誘導溝１８の断面形状は、深くなるにつれて溝の面積が小さくなるようなＶ字型である。なお、Ｖ字型に限られることなく、矩形状であっても良い。
【００２５】
また、誘導溝１８をレジスト１９の形成面側から目視した場合の平面図を、図３に示す。図３に示されているように、誘導溝１８は、ｐ型半導体層１５の表面上において格子状に形成されている。また、誘導溝１８が交差する領域の側面の形状は、面取りされた形状となっており、曲面形状である。特に、図５（ａ）に示されているように、ｐ型半導体層１５の表面内において、誘導溝１８の交差部の側面は１／４円形状である。なお、レジスト１９は、図３で示されているような誘導溝１８を形成することができるように、略正方形であり且つ各頂点部分が曲面状に面取りされた形状になるようにパターニングが施される。特に、ｐ型半導体層１５の表面内において、レジスト１９の各頂点部分の形状は円弧状（１／４円形状）である。以上のことから、誘導溝１８によって形成されるｐ型半導体層１５の側壁は、誘導溝の交差部において曲面状に面取りされている。誘導溝１８及びｐ型半導体層１５の側壁の形状を上述した形状にする理由は、後述するサファイア基板１１の剥離時における発生ガス等による圧力の分散及び後述するクラックが形成される部分の体積を増加させるためであるが、詳細な内容については後述する。
【００２６】
なお、誘導溝１８の深さは、１０〜１２０ｎｍに調整することが好ましい。これは、深さが１０ｎｍ未満になると、後述するレーザリフトオフによるクラック発生領域を制御することが困難になり、深さが１２０ｎｍよりも大きくなると、ｐ型半導体層１５を貫通して活性層１４に損傷を与えるからである。つまり、ｐ型半導体層１５の厚みを３０ｎｍ以上残すことが好ましい。また、誘導溝１８の幅は１〜１０μｍの範囲で調整することが好ましい。これは、幅が１μｍ未満になると、後述するレーザリフトオフによるクラック発生領域を制御することが困難になり、幅が１０μｍよりも大きくなると、半導体発光素子の取り数（生産数）が少なくなり、コスト増に繋がるからである。
【００２７】
（貼り合わせ工程）
誘導溝１８が形成された後に、上記工程で経て得られたウエハ（すなわち、半導体成長層１２が形成された状態のサファイア基板１１）と、準備した支持体２０と、を貼り合わす（図１（ｄ））。
【００２８】
より具体的な工程としては、先ず、導電性支持基板（例えば、ホウ素が添加されたシリコン基板）、電極層及び半田層からなる支持体２０を準備する。より具体的な構造としては、導電性支持基板の表面（第１の主面）上には、スパッタリングによって電極層が形成されている。電極層は、例えば、チタン及び白金から構成される多層膜である。ここで、チタンの膜厚は約２５ｎｍであり、白金の膜厚は約１００ｎｍである。また、導電性支持基板の第１の主面に対向した面（第２の主面）には、Ｎｉ、Ａｕ、ＡｕＳｎの順番で積層された半田層が、スパッタリングによって形成されている。半田層を構成するＮｉには、ＡｕＳｎの溶融時において、Ｓｎを吸収する役割がある。また、Ｎｉには、ＡｕＳｎの溶融後の再固化時における剥離を抑制する効果がある。更に、Ｎｉの膜厚は、ＡｕＳｎに対する濡れ性を高め且つ剥離を抑制する観点から、約１００ｎｍ以上であることが望ましい。なお、Ｐｔ又はＰｄ（パラジウム）もＡｕＳｎの溶融後の再固化時における剥離を抑制する効果があるため、Ｎｉに代えてＰｔ又はＰｄからなる層を形成しても良い。半田層を構成するＡｕには、ＡｕＳｎの濡れ性向上及びＮｉの酸化を防止する効果がある。Ａｕの膜厚は、例えば、約３０ｎｍである。また、半田層を構成するＡｕＳｎのＡｕとＳｎとの組成比は、例えば、重量比で約８：２、原子数比で約７：３である。ＡｕＳｎの膜厚は、例えば、約６００ｎｍである。
【００２９】
次に、支持体２０の半田層と、サファイア基板１１の上に形成されたｐ電極１６と、を対向した状態で密着する。その後、密着したサファイア基板１１及び支持体２０を窒素雰囲気下で熱圧着する。
【００３０】
熱圧着の条件は、例えば、圧力が約３００〜５００Ｎ／ｃｍ２、温度が約２８０℃〜３７０℃、圧着時間が約１０分間である。この熱圧着によってＡｕＳｎが溶融し、Ａｕ及びＮｉが溶融しているＡｕＳｎに溶解する。更に、Ａｕ及びＳｎが拡散し、Ｎｉに吸収される。続いて、溶融したＡｕＳｎが固化することにより、ｐ電極１６と支持体との接合（貼り合わせ）が完了する。
【００３１】
（成長用基板剥離工程）
次に、レーザリフトオフ（Laser Lift Off：ＬＬＯ）により、サファイア基板１１を半導体成長層１２から剥離する（図４（ａ））。より具体的には、サファイア基板１１の第２主面（半導体成長層１２が形成されていない面）側からレーザを照射することにより、レーザ光のエネルギーがサファイア基板１１と半導体成長層１２との間で吸収される。更に、吸収されたエネルギーが熱に変換されることにより、サファイア基板１１の上に形成されているＧａＮ層が金属Ｇａ及びＮ２ガスに分解される。このため、ｎ型半導体層１３又は下地ＧａＮ層１３Ｂ内で上記分解が起り、サファイア基板１１を剥離した後には、ｎ型半導体層１３又は下地ＧａＮ層１３Ｂが表出する。いずれの場合においても、サファイア基板１１の剥離後に表出する最表面はＣ−面（Ｎ面）になる。また、発生した金属Ｇａ及びＮ２ガスによる圧力により、誘導溝１８に沿い且つ誘導溝１８から半導体成長層１２を貫く方向にクラック４１が発生する。クラック４１は、誘導溝１８に連なって、誘導溝１８の直下に形成される。なお、このようにクラック４１が発生する理由は後述する。本実施例におけるレーザリフトオフにおいて使用されるレーザは、エキシマレーザ（波長：２６６ｎｍ）である。
【００３２】
次に、図５（ａ）、（ｂ）を参照しつつレーザ照射の方法を詳細に説明する。図５（ａ）はｐ型半導体層１５とｐ電極１６との界面における断面図であり、図５（ｂ）は５（ａ）の拡大図である。
【００３３】
図５（ａ）において、破線５Ａで囲まれた領域は、１回のレーザ照射領域である。また、破線５Ｂで挟まれた領域は、後述する素子分離工程におけるスクライブラインである。更に、ｐ型半導体層１５内における斜線領域５Ｃは、半導体発光素子形成領域である。図５（ａ）に示されているように、１回のレーザ照射領域は１つの半導体発光素子形成領域よりも大きく、当該レーザ照射は隣接する半導体発光素子形成領域及びそれを囲むように位置するｐ型半導体層１５（すなわち、誘導溝１８が形成されていないｐ型半導体層１５）には及ばない。すなわち、１回のレーザ照射領域の端部は、誘導溝１８の形成領域に位置する。
【００３４】
１つの半導体発光素子形成領域に対してのレーザ照射が完了すると、隣接する半導体発光素子形成領域に対してレーザが照射される。このように隣接する半導体発光素子形成領域に対してレーザが照射されると、図５（ｂ）に示すように、誘導溝１８の中央部においてはレーザが２回（２重）に照射され、誘導溝１８の交差する部分においてはレーザが４回（４重）に照射される。図５（ｂ）においては、２重にレーザが照射される領域を斜線領域５Ｄで示し、４重にレーザが照射される領域を斜線領域５Ｅで示す。なお、斜線領域５Ｄ及び斜線領域５Ｅ以外の領域においてのレーザ照射は、１回のみである。
【００３５】
このように、レーザ照射が複数回行われる領域（斜線領域５Ｄ及び斜線領域５Ｅ）では、金属Ｇａ及びＮ２ガスの発生量が多く、レーザ照射が１回のみ行なわれる領域よりもクラック４１が発生しやすくなる。更に、レーザ照射が複数回行われる領域は、誘導溝１８が形成されていることから、誘導溝１８が形成されていない領域よりもクラック４１が発生しやすくなるため、半導体発光素子形成領域へのクラックの伝播を防ぐことができる。以上のことから、誘導溝１８に沿い且つ誘導溝１８から半導体成長層１２を貫く方向にクラック４１が発生する。また、レーザ照射が複数回行われる領域は、半導体発光素子形成領域（斜線領域５Ｃ）よりも離間しているため、半導体発光素子形成領域内にクラック４１が発生する可能性が低下する。
【００３６】
（ｎ電極形成工程）
次に、ｎ型半導体層１３を覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。パターニングされたレジストの開口部分に電子ビーム蒸着により、Ｔｉ（２５ｎｍ）、Ｐｔ（１００ｎｍ）、Ａｕ（８００ｎｍ）を順次堆積する。その後、当該レジストを除去し、ｎ電極４２を形成する。ｎ型半導体層１３の露出面は光放出面となるため、ｎ電極４２が半導体発光素子の実装時におけるワイヤボンディングに最低限必要な面積を有するように、ｎ電極４２を形成することが好ましい。本実施例においては、ｎ電極４２が各半導体発光素子のｎ型半導体層１３の中央部に位置するようにレジストがパターニングされている。なお、半導体発光素子の光取り出し効率を向上させるために、本工程の前後のいずれかにおいて、ｎ型半導体層１３の露出面をＫＯＨ等のアルカリ溶液でエッチング処理を施し、その露出面に凹凸構造を形成しても良い。
【００３７】
（半導体成長層の分割工程）
次に、ウエットエッチングにより半導体成長層１２を個々の半導体発光素子ごとに分割する（区画する）。より具体的には、ｎ型半導体層１３及びｎ電極４２を覆うようにレジスト４３を塗布する。続いて、フォトリソグラフィによってレジスト４３をパターニングする。更に、上述した工程を経たウエハ（すなわち、ｐ電極１６、半導体成長層１２、ｎ電極４２及びレジスト４３が積層された状態の支持体２０）を水酸化カリウム（ＫＯＨ）等のアルカリ溶液に浸し、レジスト４３の開口部分にウエットエッチングを施す。これにより、レジスト４３の開口部分に対応する半導体成長層１２が除去され、半導体成長層１２が個々の半導体発光素子ごとに分割される。半導体成長層１２の除去領域は、誘導溝１８の形成領域に沿って、誘導溝１８の形成領域を包含する領域に設定される。そのため、半導体成長層１２の除去後には、誘導溝１８及びクラック４１も残存していない。
【００３８】
上述したウエットエッチングよる半導体成長層１２の除去は、ドライエッチングによるスクライブライン形成と比較して半導体成長層１２に与える損傷及び飛散物の付着を低減することができ、半導体発光素子の発光効率及び歩留まり向上に繋がる。
【００３９】
また、上述した半導体成長層形成工程により形成される半導体成長層１２は、成長方向側（サファイア基板１１から見てｐ型半導体層１５側の表面）が常に安定したＧａ極性（Ｃ＋面又Ｃ＋成長とも称する）であり、ＫＯＨ等のアルカリ溶液を用いたウエットエッチングでは半導体成長層１２を除去することが困難である。一方、サファイア基板１１を除去して露出するｎ型半導体層１３の露出面はＮ極性（Ｃ−面又はＣ−成長とも称する）であり、化学的に不安定でＫＯＨ、ＴＭＡＨ等のアルカリ溶液に溶ける性質を有する。更に、誘導溝１８に沿ってクラック４１が発生しているため、ＫＯＨが侵入しやすく、エッチング時間を短縮することが可能になる。
【００４０】
また、半導体成長層１２の除去領域の幅は、誘導溝１８の幅（本実施例では５μｍ）よりも大きい。このように除去領域の幅を設定することで、誘導溝１８の形成時におけるｐ型半導体層１５の損傷領域を除去することができる。これにより、半導体発光素子に損傷領域が残存することがなくなり、半導体発光素子の信頼性及び歩留まりの向上に繋がる。更に、誘導溝１８を面取りした形状として、クラック４１が誘導溝１８の直下に発生するため、半導体成長層１２の除去領域内に、発生したクラック４１を納めることができる。
【００４１】
（素子分離工程）
次に、ダイシングにより支持体２０を切断し、半導体成長層１２が分割された状態のウエハを半導体発光素子ごとに個片化（チップ化）する。個片化の方法はダイシングに限らず、ポイントスクライブ／ブレイキング、レーザスクライブ等を用いることができる。
【００４２】
以上の各工程を経て本実施例に係る半導体発光素子１００が完成する。
【００４３】
次に、図５乃至図７を参照しつつ、誘導溝１８及び誘導溝１８によって形成されるｐ型半導体層１５の側壁の形状により得られる効果を説明する。
【００４４】
本実施例における製造方法においては、従来ように半導体成長層を貫通する貫通溝が形成されていないため、レーザリフトオフによって発生する金属Ｇａ及びＮ２ガスが外部に放出されにくく、誘導溝１８に発生するクラック４１を介してガスの一部が放出される。このため、本実施例においては、ガスを効率よくウエハの外部に放出するために、誘導溝１８が交差する領域の側面の形状を曲面形状とし、誘導溝１８によって形成されるｐ型半導体層１５の側壁を曲面状に面取りした。このような誘導溝１８及びｐ型半導体層１５の側壁の形状により、クラック４１の発生しやすい空間（すなわち、体積）を増加することができ、クラックを介してガスを効率よくウエハ外部に放出することが可能になる。
【００４５】
また、上述したように、レーザリフトオフにおけるレーザの照射は、半導体発光素子ごとに行われている。これにより、誘導溝１８の中央部にはレーザが２回照射され（図５（ｂ）の斜線領域５Ｄ）、誘導溝１８の交差する部分にはレーザが４回照射される（図５（ｂ）の斜線領域５Ｅ）される。このため、誘導溝１８の交差する部分において発生する金属Ｇａ及びＮ２ガスの量は多く、誘導溝１８を単純な格子状とすると、角部（すなわち、誘導溝１８の交差する部分）で金属Ｇａ及びＮ２ガスによる圧力が集中し易くなる。このような圧力の集中が起こる部分においては、意図しない領域（例えば、半導体発光素子領域５Ｃ）にクラックが発生する可能性が高くなる。本実施例においては、金属Ｇａ及びＮ２ガスによる圧力を分散させるために、誘導溝１８が交差する領域の側面の形状を曲面形状とし、誘導溝１８によって形成されるｐ型半導体層１５の側壁を曲面状に面取りした。
【００４６】
図６（ａ）、（ｂ）は、本実施例の製造方法により製造されたサンプルの顕微鏡写真及び誘導溝１８が交差する部分の拡大写真であり、図７（ａ）は、誘導溝の形状を単純な格子状にした場合（すなわち、面取り形状となっていない。なお、深さ及び溝断面形状は、本実施例の誘導溝１８と同一。）の顕微鏡写真及び誘導溝が交差する部分の拡大写真である。なお、誘導溝の形状を単純な格子状にした場合は、サファイア基板を剥離することができず、サファイア基板を含むサンプルの写真である。図６（ａ）、（ｂ）から判るように本実施例の製造方法により製造されたサンプルにおいて、クラック４１は誘導溝１８の形成領域以外に発生しなかった。一方、図７（ａ）、（ｂ）から判るように、誘導溝を単純な格子状にしたサンプルでは、半導体成長層全体にクラックが分布していた。以上の結果から、誘導溝１８の交差部を曲線状にすることで、金属Ｇａ及びＮ２ガスによる圧力を分散することができ、サファイア基板１１の剥離の容易化並びに半導体発光素子の歩留まり及び信頼性の向上を図ることが可能になる。
【００４７】
なお、誘導溝１８によって形成されるｐ型半導体層１５の側壁は、誘導溝１８の交差部において曲面状に面取りされた形状に限られず、平坦面状に面取りされた形状を有しても良い。すなわち、誘導溝１８の交差部分の形状は、図８に示されているような平坦面状で合っても良い。かかる場合にも、発生する金属Ｇａ及びＮ２ガスの圧力を十分に分散することができると考えられる。
【００４８】
また、上述した誘導溝１８の形成は、半導体成長層１２の形成工程後（図１（ａ））〜支持体２０との貼り合わせ工程（図１（ｄ））前であれば、いつ行なっても良い。例えば、誘導溝１８を形成後に、ｐ電極１６及び絶縁保護膜１７を形成しても良い。
【００４９】
以上のように、本発明の半導体発光素子の製造方法においては、ｐ型半導体層にｐ電極の各々の囲む格子状の誘導溝を形成するため、その後に施されるレーザリフトオフ時に発生するクラックの発生箇所を制御することが可能になる。また、ｐ型半導体層にのみ誘導溝を形成するため、溝形成時における半導体成長層への損傷を最小限にすることが可能になる。
【００５０】
更に、本発明の半導体成長層の一部を除去する工程においては、誘導溝が形成された領域も除去するため、溝形成時における損傷部分が除去され、高い歩留まり及び高い信頼性を有する半導体発光素子を製造することが可能になる。
【００５１】
更に、誘導溝によって形成されるｐ型半導体層の側壁は誘導溝の交差部において面取りされた形状を有するため、レーザリフトオフ時に発生するガスの圧力を分散することが可能になる。これにより、成長用基板を高い精度且つ容易に剥離することが可能になる。
【００５２】
すなわち、本願発明により、レーザリフトオフを用いた半導体発光素子の製造方法において、歩留まり及び発光出力の向上を図ることができる製造方法を提供することができる。
【実施例２】
【００５３】
レーザリフトオフによって発生するクラックを半導体素子形成領域に伸長させないために、誘導溝の交差部分に開口溝を形成しても良い。図９を参照しつつ、当該開口溝について説明する。なお、実施例１と同一部分については、その説明を省略し且つ同一符号を付する。
【００５４】
図９に示されているように、誘導溝１８の交差部分のみに開口溝９０が形成されている。開口溝９０は誘導溝１８よりも深く、半導体成長層１２を貫通するように形成されている。また、開口溝９０は、ｐ型半導体層１５の表面に平行な面内における断面が四角形の形状を有し、その対角線が誘導溝１８の伸長方向に沿っている。本実施例においては、当該断面が正方形であるが、例えば、菱形、長方形であっても良い。このような開口溝９０を設けることにより、レーザリフトオフ時に発生する金属Ｇａ及びＮ２ガスによる圧力が矢印９Ａの方向に加わり、誘導溝１８の伸長方向にクラックが発生しやすくなる。更に、開口溝９０は、発生した金属Ｇａ及びＮ２ガスのウエハ外部に排出するための排出経路にもなると考えられる。
【００５５】
誘導溝１８が交差する部分においては、４回レーザ照射が行なわれるため（図５（ｂ）参照）、他の領域よりクラックが発生しやすい。従って、このようなクラックが発生しやすい箇所に開口溝９０を設けることで、クラックの伸長方向の制御を効率よく行えると考えられる。また、誘導溝１８が交差する部分は、他の誘導溝１８の領域よりも半導体発光素子形成領域５Ｃから離間しているため、開口溝９０の形成時における半導体成長層１２の損傷を抑制することができる。
【００５６】
次に、開口溝９０の形成工程に説明をする。先ず、誘導溝１８の形成後に、誘導溝１８の形成用のレジスト１９を除去し、ｐ電極１６、絶縁保護層１７、誘導溝１８を覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。ここでは、誘導溝１８の交差部分のみに開口が位置するようにパターニングが施される。その後、Ｃｌ２とＡｒの混合ガスをエッチングガスに用いたドライエッチングにより、開口溝９０を形成する。なお、その他の製造工程は実施例１と同一であるため、その説明は省略する。
【００５７】
なお、開口溝９０は、半導体成長層１２の成長方向に対して誘導溝１８よりも深く形成されていれば、半導体成長層１２を貫通していなくても良い。この場合においても、クラックの発生位置の制御を十分に行えると考えられる。
【符号の説明】
【００５８】
１１  サファイア基板
１２  半導体成長層
１３  ｎ型半導体層
１４  活性層
１５  ｐ型半導体層
１６  ｐ電極
１７  絶縁保護層
１８  誘導溝
４１  クラック
９０  開口溝
１００  半導体発光素子
【図１】
2011100767.tif 000003
【図２】
2011100767.tif 000004
【図３】
2011100767.tif 000005
【図４】
2011100767.tif 000006
【図５】
2011100767.tif 000007
【図８】
2011100767.tif 000008
【図９】
2011100767.tif 000009
【図６】
2011100767.tif 000010
【図７】
2011100767.tif 000011