(57)【要約】【課題】  プリント基板と半導体集積回路の接続不良を検出すること。【解決手段】  バウンダリスキャン対応の半導体集積回路が実装されたプリント基板を熱衝撃室２を通過させて熱衝撃を与え、半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンに対してプローブ３７を押し当てる。制御装置４は、入力端子に対応するプローブ３７に対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、前記シフト動作によりデータを出力端子のスキャンセル与えて、当該出力端子から出力させてこれに対応するプローブ３７から読み出し、半導体集積回路１００に与えたデータと、半導体集積回路１０１から読み出したデータを比較して、半導体集積回路１００１とプリント基板１００の接続を判定する。【選択図】図２
2011185746.tif 000002
【特許請求の範囲】
【請求項１】
入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の検査装置において、
前記プリント基板に熱衝撃を与える熱衝撃室と、
前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶する記憶装置と、
前記記憶装置が記憶している位置に押し当てられるプローブと、
熱衝撃を与えられた状態の入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、熱衝撃を与えられた状態の出力端子に対して前記シフト動作によりデータを与えてスキャンセルに記憶させ、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定する制御装置とを有することを特徴とするプリント基板の検査装置。
【請求項２】
請求項１の検査装置において、前記熱衝撃室がプリント基板に与える熱衝撃は、加熱であることを特徴とするプリント基板の検査装置。
【請求項３】
請求項１の検査装置において、前記熱衝撃室がプリント基板に与える熱衝撃は、冷却であることを特徴とするプリント基板の検査装置。
【請求項４】
入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の方法において、
前記プリント基板に熱衝撃を与え、
前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶し、
前記記憶している位置にプローブを押し当て、
入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、
前記シフト動作によりデータを出力端子のスキャンセルに与えて、当該出力端子から出力させてこれに対応するプローブから読み出し、
半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定することを有することを特徴とするプリント基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装部品とプリント基板との電気的接続状態を検査する検査方法及びこれに用いる検査装置に関する。
【背景技術】
【０００２】
プリント基板の表面に実装され半導体電子部品のパッケージのうち、ＢＧＡ（ボールグリッドアレイ）と呼ばれるパッケージは、パッケージ底面には、格子状に半田によるバンプが形成すされている。このパッケージでは、半田バンプをリフロー炉で溶融し、プリント基板にはんだ付けをするが、半田バンプがパッケージ底面で格子状となっているため、はんだ付けをした後で外部からはんだ付けの状態を検査するのは困難である。
【０００３】
一方、バウンダリスキャンテストと呼ばれる試験ツールが、１９８５年にヨーロッパのＪＥＴＡＧ（Ｊｏｉｎｔ Ｅｕｒｏｐｅａｎ
Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）によって最初に提案されている。バウンダリスキャンテストはプリント基板上のバウンダリスキャン対応デバイスを一筆書き（デイジーチェイン）に接続し、外部からデバイスの入出力をコントロールすることで、ＰＣＢ上のデバイスの試験を行なう。
【０００４】
特許文献１及び特許文献２には、バウンダリスキャンテストを用いて半田バンプの半田付け不良を検出することが記載されている（例えば、特許文献１、段落符号「００５２」）。これらの特許文献では、半田の溶融不良により導通状態とならなかった半田バンプに対しては、その検査が可能である。しかしながら、溶融不良でプリント基板に単に接触しているだけの場合や、半田バンプにクラックが入っている場合などには擬似的に導通しており、不良として検出できない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３２５４８号公報
【特許文献２】特開２００９−２１２３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半田バンプによるプリント基板への接続が擬似的であるを確認するためには、ヒートサイクルを繰り返すエージングが行われるが、エージングの最中に擬似的な接続が破壊されて断線状態になれば良いが、常温に戻った際に再度擬似接続が復活すると、もはやその後の動作試験で不良が検出できず、出荷されてしまう。
【０００７】
また、接続が完全に行われている場合でも、半田バンプが扁平に変形していて、隣の半田バンプに接続しそうな状態の不良においては、検査で判別できないという問題がある。このような不良は、長年の使用により熱ストレスを受け続け、本来の耐用年数を経ることなく故障を引き起こす。
【０００８】
本発明は、プリント基板に表面実装された電子部品の接続に潜む配線異常を検出して不良判別可能とした検査方法及びこれに使用する検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、本発明のプリント基板の検査装置は、入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の検査装置において、前記プリント基板に熱衝撃を与える熱衝撃室と、前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶する記憶装置と、前記記憶装置が記憶している位置に押し当てられるプローブと、熱衝撃を与えられた状態の入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、熱衝撃を与えられた状態の出力端子に対して前記シフト動作によりデータを与えてスキャンセルに記憶させ、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定する制御装置とを有することを特徴とする。
【００１０】
また、本発明の検査方法は、入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の方法において、前記プリント基板に熱衝撃を与え、前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶し、前記記憶している位置にプローブを押し当て、入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、前記シフト動作によりデータを出力端子のスキャンセルに与えて、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定することを有することを特徴とする。
【発明の効果】
【００１１】
また、本発明のプリント基板の検査装置及び検査方法によれば、半導体集積回路の入出力端に熱のストレスを加えて、擬似的な導通状態にある接続は一時的に真の破壊状態となり検査を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】プリント基板の断面図である。
【図２】検査装置全体を示す一部断面図である。
【図３】半田バンプの聖俗状態を示す図である。
【図４】バウンダリスキャンインターフェイスを示す図である。
【図５】半導体集積回路の内部を示すブロック図である。
【図６】機能ブロック示す図である。
【図７】加熱基板を示す図である。
【発明を実施するための形態】
【実施例１】
【００１３】
図１に検査対象となる半導体集積回路としてＢＧＡパッケージを搭載したプリント基板１００の断面図を示す。プリント基板１００においては、パッド１０７によりＢＧＡパッケージの半田バンプ１０５と接続され、パッド１０７からはさらにスルーホールと称する導通用の穴（貫通穴）１０２やブラインドホールと称する未貫通穴１０３や配線パターン１０４（以下、これらを総称して基板内配線と称する）に接続されている。半田バンプ１０５は直接的にはプリント基板１００の表面からアクセスできないが、プリント基板１００表面に他の電子部品１０６やコネクタ（図示せず）と接続するために、プリント基板中の基板内配線を通してプリント基板の表裏面に半田バンプ１０５と直接導通している基板内配線（例えば、図中ｐ、ｑ）が存在している。
【００１４】
図２は、本実施例による検査装置１の全体構成図である。検査装置1は、プリント基板１００の生産ライン中のテスト工程中に置かれており、熱衝撃室2と、検査室３、制御装置４及び計算機５から構成されている。図中の検査装置１は、プリント基板１００が投入口２１から投入され検査される様子を示している。投入口２１から投入されたプリント基板１００はコンベア２２により運搬すされて熱衝撃室２内に案内される。熱衝撃室２内は、１００℃程度に保たれており、プリント基板１００は熱衝撃室２内を移動する間に加熱される。この温度は、半田バンプの溶融点よりも低い温度であり、半導体集積回路１０１及び他の電子部品の動作許容温度の範囲内とすることが望ましい。
【００１５】
図３に半田バンプ１０５の不良例を示す。図３Ａは、半田バンプ１０５にクラックｃが入っていることを示している。このような場合、加熱をすることにより、半導体集積回路１０１とプリント基板１００との熱膨張率の相違からクラックｃに応力が集中し、破壊が生じる。
【００１６】
図３Ｂは、半田バンプ１０５がプリント基板１００上のパッド１０７に対して浸み込んでおらず、所謂「いも付け」の状態を示している。また、冷却することにより、半田バンプ１０５が収縮して、上下に分離する。この場合には、加熱することにより、上記と同様に半導体集積回路１０１とプリント基板１００が分離する。この場合もクラックと同様に、冷却すると半田バンプ１０５の収縮によりプリント基板１００から分離する。図３Ｃは、半田バンプ１０５が変形しており、隣接する半田バンプに接触しそうな状態（接触はしていない）を示している。この場合加熱することにより、半田バンプ１０５が膨張して隣接する半田バンプに接触する。図３Ｄは、半田バンプ１０５が隣の半田バンプと接触(半田ブリッジ)している状態を示している。図３Ｄ以外の不良は、プリント基板を常温に戻すと、再度擬似的な接続となる場合が多い。
【００１７】
図４は、半導体集積回路１０１内に設けられたＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェイスを示している。ＪＴＡＧインターフェースは、ＴＤＩ(Ｔｅｓｔ Ｄａｔａ Ｉｎ：テストデータ入力)、ＴＣＫ（Ｔｅｓｔ Ｃｌｏｃｋ：テストクロック信号）、ＴＭＳ（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ：テストモード信号）、ＴＤＯ（Ｔｅｓｔ
Ｄａｔａ Ｏｕｔ：テストデータ出力）の計４本の入出力（ＪＴＡＧ信号）を備えている。ＴＲＳＴ（Ｔｅｓｔ  Ｒｅｓｅｔ）は、オプションである。ＪＴＡＧインターフェース２００は、バウンダリ・スキャン機能を利用するためのインターフェースを有し、半導体集積回路１０１の動作試験を実施する。半導体集積回路１０１内では、各半田バンプ１０５に対応した入出力端子の位置に夫々バウンダリスキャンセル（以下、スキャンセルと称する）２０１が設けられており、ＴＤＩからＴＤＯへ連なってシフトレジスタを構成している。各スキャンセル２０１は、適当なデータを入力することでスキャンセルに接続された出力端子からデータを出力したり、入力端子の状態をモニタすることが可能である。プリント基板１００上の他のバウンダリスキャン対応の半導体集積回路を一筆書き（デイジーチェイン）に接続することで、各半導体集積回路の入出力端子を制御可能となる。ＴＣＫ、ＴＭＳは、各半導体集積回路に並列に接続される。
【００１８】
半導体集積回路内には、バウンダリスキャンを制御するコントローラ（テストアクセスポート（ＴＡＰ）コントローラ）２００が設けられており、ＴＤＩ、ＴＤＯ、ＴＣＫ、ＴＭＳが外部から入力され、内部のＳｈｉｆｔ  ＤＲ、Ｃｌｏｃｋ  ＤＲ、Ｕｐｄａｔａ  ＤＲなどの様々な信号をスキャンセル２０１に与えている。
【００１９】
図５にスキャンセル２０１の一例を示す。スキャンセル２０１は、半導体集積回路１０１の入力端子及び出力端子のいずにも対応する。スキャンセル２０１には、ノーマル、アップデート、キャプチャ、シリアル・シフトの4つの動作モードがあり、コントローラ２００により制御されている。ノーマルモードでは、”Data_In”は”Data_Out”に直接渡される。アップデート・モードでは、Ｕｐｄａｔｅ  ＤＲによりマルチプレクサ（Ｍｕｘ）が制御され、出力レジスタ(Ouput Reg)の内容が、”Data_Out”に渡される。キャプチャ・モードでは、Ｓｈｉｆｔ  ＤＲにより”Data_In”信号がＭｕｘにより選択されシフト・レジスタと接続され”Clock_DR”によって取り込まれる。シフト・モードでは、Ｓｈｉｆｔ  Ｒｅｇの”Scan_Out”出力は、次のScan_Inに配線パスを通して渡され、次段のスキャンセル２０１のＳｈｉｆｔ  ＤＲにより次段のＳｈｉｆｔ  Ｒｅｇに取り込まれる。
【００２０】
バウンダリ・スキャンは半導体集積回路１０１の内部（コアロジック）に対してのみでなく、半導体集積回路１０１の周囲（ピン、ボンディング・ワイヤ、ドライバ・アンプ）やハンダ付け、あるいはデバイス間の配線で発生した不良を検出する際にも利用される。ある半導体集積回路から他の半導体集積回路の間において、短絡箇所や切断箇所があることを調べるには、出力端子のスキャンセルにシフト・モードによりデータを設定し、アップデートモードにより設定したデータを出力端子から出力する。そして、これを受け取る入力端子の側では、キャプチャ・モードによりスキャンセルのＳｈｉｆｔ  Ｒｅｇに取り込む。取り込んだデータはシフト・モードにより取り出して、正しくデータが移ったかを判定することにより、半導体集積回路の周囲の不良を検出する。
【００２１】
この試験では、半田ブリッジ（図３Ｄ）による端子間の短絡についての検出は可能であるが、擬似的不良状態にある半導体集積回路の端子は検出できない。本実施例においては、不良の予想される箇所としてプリント基板１００と半導体集積回路１０１の接続を中心に検査を行う。
【００２２】
そのために、半田バンプに熱ストレス（加熱、或いは冷却）を行いながら、バウンダリスキャンを動作させる。また、半田バンプから直接導通し、かつプリント基板表面上に現れている基板内配線に直接、プローブを立てることとしている。
【００２３】
図２に戻り、熱衝撃室２内で加熱されたプリント基板１００は、加熱された状態のまま検査室３に移動して検査を受ける。検査室３は、上下に配置された４角形状のテーブル３１a、ｂと、テーブル３１a、ｂの４隅に設けられたガイド３２と、ガイド３２をスライドする上冶具取付板３３ａ及び下冶具取付板３３ｂとを有している。上冶具取付板３３ａと下冶具取付板３３ｂの夫々に対して、ガイド３２に沿って上下動可能とするために、モータ３４と、モータ３４により回転駆動されるボールネジ３５が設けられている。モータ３４を駆動させるとボールネジ３５が回転し、これに螺合した上冶具取付板３３ａ及び下冶具取付板３３ｂが上昇・下降する。上冶具取付板３３ａ及び下冶具取付板３３ｂに夫々取り付けられる冶具３６ａ、３６ｂは、検査対象となるプリント基板１００の表裏面に設けられたパッドに対して接触する多数のプローブ３７（上側３７ａ、下側３７ｂ）を有している。冶具３６ａ、３６ｂは、セラミック基板上にプローブ３７を立設したものである。プローブ３７からは、加熱基板２００（後述）を介して制御装置４へ接続している。
【００２４】
ＪＴＡＧインターフェースは、半田バンプ１０５及び基板内配線を介してプリント基板１００上に設けられたコネクタ(図示せず)から制御装置４に接続されている。熱衝撃室２において加熱されたプリント基板１００は、熱衝撃室２のコンベア２２の延長上にあるコンベア３８により、上下の冶具３６ａ、３６ｂの間に移動され、両面からプローブ３７ａ、３７ｂを押し当てられる。検査室３内には、さらにプリント基板の位置を検出するカメラ３９と、プリント基板１００の温度を検出する温度検出器４１が設けられている。
【００２５】
半田バンプ１０５の検査は、次の２つのフェーズからなる。第1のフェーズでは、各半田バンプ１０５と接続しているプリント基板１００表裏面上の配線パターンからプローブ３７側から電圧（又は接地電圧）を印加して、半導体集積回路１０１中のスキャンセルに保持させ、その後シフト動作により制御装置で読み取る。第２のフェーズでは、制御装置４から半導体集積回路１０１中のスキャンセル２０１へデータを設定しておき、各半田バンプ１０５と接続しているプリント基板１００表裏面上の配線パターンからプローブ３７で電位を読み取る。前者は、半導体集積回路１０１の入力端子に対して、後者は出力端子に対して用いられる。
【００２６】
図６は、検査装置1の機能をブロックで示している。計算機５は、CPU５２、メモリ５３、記憶装置５４、及びヒューマンインターフェース５５を有する計算機である。記憶装置５４には、検査対象となるプリント基板１００の構成データ５６が登録されている。構成データ５６は、プリント基板１００のＣＡＤデータを利用したもので、半導体集積回路１００の入力端子、出力端子がプリント基板表面上のどの位置に現れているかを特定している。計算機５は、構成データ５６から、入力端子に対する第１フェーズにおいてプローブに与える論理値「０」「１」となる信号、或いは第２フェーズにおいてスキャンセル２０１に与える論理値「０」「１」となる信号を有するテストパターン５７を作成して制御装置４に設定する。
【００２７】
図６の各機能ブロックの動作を説明する。
熱衝撃室２に、プリント基板１００が連続的に投入され、プリント基板と半導体集積回路が加熱されると、図３Ａ、３Ｂに示すようなプリント基板と半導体集積回路との間の熱膨張の相違により擬似的な接続状態にある半田接続が分離され、また、図３Ｃに示すように半田バンプが隣接する半田バンプに迫っている場合には、短絡状態となる。加熱が終了したプリント基板１００が順番に検査室３に至ると制御装置４は、プリント基板１００を上記状態のまま冶具３６ａ、３６ｂにより表裏の基板内配線に対してプローブ３７ａ、３７ｂが押し当てる。
【００２８】
プリント基板１００は、半田付けする際に使用されるフラックス（ロジン、半田付けに使用される活性化材）により、その表面が覆われているが、熱衝撃室２の加熱の温度（１００℃）は、フラックスが軟化する温度（高くて６０℃）或いは溶融する温度（８０℃）よりも高い状態となっており、プローブ３７先端はフラックスを突き抜けて基板内配線に電気的に接触する。
【００２９】
制御装置４は、ＴＡＰコントローラ２００を制御すると共に、入力端子に相当するプローブ３７に対して、テストパターン５７による論理値「０」「１」となる信号を与える。ＴＡＰコントローラ２００は、スキャンセル２０１からキャプチャモードにより、プローブ３７から与えられた信号を取り込む。その後、シフトモードにより、スキャンセルのデータを半導体集積回路１００から読み出して、ＴＤＯを介して制御装置４へ送る。テストパターン５７が論理値を変化させて再度検査することを要求していれば、再度スキャンセルへの書き込み、読み出しを繰り返す。
【００３０】
次に、ＴＡＰコントローラ２００は、ＴＤＩを介して制御装置４から受け取った論理値「０」「１」となる信号をシフトモードによりスキャンセル２０１に対して与える。スキャンセル２０１はこの信号を取り込む。その後、ＴＡＰコントローラ２００は、アップデートモードにより、スキャンセル２０１からのデータを出力端子に出力させる。制御装置４は、出力端子に相当するプローブ３７によりデータを読み取る。上記と同様にテストパターン５７が論理値を変化させて再度検査することを要求していれば、論理値を変化させて、再度スキャン・ラッチへの書き込み、読み出しを繰り返しても良い。
【００３１】
上記実施例においては、熱衝撃室２で加熱を行ったが、熱衝撃室２において冷却しても良い。冷却温度は、−50℃程度である。熱衝撃室２により冷却されることにより、半田バンプの収縮が起こりクラックを内包する擬似的な接続状態の半田が分離状態となる。尚、この場合、冷却することにより、プリント基板表面１００を覆っているフラックスが硬化しており、プローブ３７による基板内配線への接触が困難であるため、検査室２の外側に配置された熱基板６０（図７）によりプローブ先端の温度を上昇させる。
【００３２】
加熱基板６０は、金属コアを上に絶縁層を介して複数の平行配線を有する基板であり、金属コアとしてアルミコア６１を用い、アルミコア６１の上に絶縁層となる銅張プリプレグ６２を接着し、かつエッチングにより、図４Ｂに示す配線パターン６３を設けている。アルミコア６１には、ヒーター６５が取り付けられている。尚、図７Ａは、Ｘ−Ｘ断面を示している。図７Ｂにおいて、加熱基板６０の配線パターン６３は、上下コネクタ６２からの配線間距離を加熱基板６０の横方向に拡大している。金属コアとしたメタルコア基板は、専ら高発熱な電子部品を搭載する基板としてよく知られているが、本実施例の加熱基板６０ではアルミコア６１を介して、ヒータ６５の熱をケーブル４２（図２）内の導線に対して熱を供給する。ケーブル４２内の導線から、プローブ基板３６ｃ、３６ｄの配線パターンを通して熱が供給される。そして、プローブ３７を構成する材質が、プローブ基板３６ｃ、３６ｄ内の配線パターンを通してプローブ３７根元からプローブ３７先端へと加熱され、プリント基板１００表面のフラックスを突き破る。
【００３３】
以降のテストは、先に示した実施例と同じであり、半導体集積回路１００の入力端子に論理値「０」「１」となる信号を設定し、シフトンモードでスキャンセル２０１のデータを読み出し、或いは、シフトンモードによりスキャンセル２０１にデータを設定して、アップデートモードにより出力端子にデータを出力してプローブ３７で読み取る。
【００３４】
以上のようにして、本実施例によれば、半導体集積回路の入出力端に熱のストレスを加えて、擬似的な導通状態にある接続は一時的に真の破壊状態となり検査を行うことができる。上記実施例においては、ＢＧＡパッケージの半導体集積回路を用いて例を示したが、他の表面実装パッケージの半導体についての接続検査も同様に行うことができる。
【符号の説明】
【００３５】
１：検査装置
２：熱衝撃室
３：検査室
４：制御装置
３６ａ、ｂ：冶具
６０：加熱基板
１００：プリント基板
１０１：半導体集積回路
１０５：半田バンプ
２００：ＴＡＰコントローラ
２０１：スキャンセル
【図１】
2011185746.tif 000003
【図２】
2011185746.tif 000004
【図３】
2011185746.tif 000005
【図４】
2011185746.tif 000006
【図５】
2011185746.tif 000007
【図６】
2011185746.tif 000008
【図７】
2011185746.tif 000009