【事件の表示】
　特願２０１２−５４１１７５「磁気トンネル接合デバイス及び製造」拒絶査定不服審判事件〔平成２３年　６月　３日国際公開，ＷＯ２０１１／０６６３２４，平成２５年　４月１１日国内公表，特表２０１３−５１２５７５，請求項の数（１６）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２２年１１月２３日（パリ条約による優先権主張外国庁受理２００９年１１月２５日，アメリカ合衆国）を国際出願日とする出願であって，平成２４年６月１１日付けで審査請求がなされ，平成２５年１０月９日付けで拒絶理由の通知がなされ，平成２６年２月１３日付けで意見書及び手続補正書の提出がなされ，同年３月１４日付けで拒絶理由の通知がなされ，同年６月２４日付けで意見書の提出がなされ，同年７月３１日付けで拒絶査定がなされ，これに対して同年１２月４日付けで拒絶査定不服審判の請求がなされた。
　そして，当審において，平成２８年５月１３日付けで拒絶理由が通知され，同年８月２日付けで意見書及び手続補正書の提出がなされたものである。
第２　本願発明
　本願の請求項１−１６に係る発明は，平成２８年８月２日付け手続補正書で補正された特許請求の範囲の請求項１−１６に記載された事項により特定されるものと認められ，本願の請求項１に係る発明（以下「本願発明」という。）は以下のとおりである。（審決注：下線は，請求人により付加されたものである。以下同じ。）
　　「【請求項１】
　第一の絶縁層の上方に底部キャップ層を形成することと，
　前記第一の絶縁層内に底部金属トレンチ及び底部ビアを開口し，銅をメッキし，銅の化学機械平坦化を行うための第一の銅ダマシンプロセスを行うことと，
　前記底部キャップ層の上方に及び前記底部金属トレンチ内の銅の上方に底部電極を形成することと，
　前記底部電極の上方に複数の磁気トンネル接合層を形成することと，
　前記複数の磁気トンネル接合層の上方にハードマスクを形成することと，
　
前記ハードマスクを用いて前記磁気トンネル接合層をパターン化することによって，
形成
　前記磁気トンネル接合構造の上方に，該磁気トンネル接合構造に隣接して，及び前記底部電極の上方に第一の物質製の拡散障壁層を形成することと，
　前記拡散障壁層をエッチングバックして，前記
磁気
　前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部の上方に，該一部に隣接して，及び前記底部電極の上方に前記第一の物質製のキャップ層を形成することと，
　前記キャップ層の上方に第二の絶縁層を形成することと，
　前記第二の絶縁層を平坦化し，前記磁気トンネル接合構造の頂部を露出することと，
　平坦化された前記第二の絶縁層の上方に及び前記磁気トンネル接合構造の頂部の上方に頂部電極を形成することと，
　前記頂部電極及び前記底部電極をパターン化することと，
　パターン化された前記頂部電極の上方に及び前記底部キャップ層の上方に第三の絶縁層を形成及び平坦化することと，
　前記第三の絶縁層内において，パターン化された前記頂部電極まで頂部金属トレンチを開口し，銅をメッキし，銅の化学機械平坦化を行うための第二の銅ダマシンプロセスを行うこととを備えた方法。」　
第３　原査定の理由について
　１　原査定の理由の概要
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　具体的には，引用文献１の【００１６】，【００１７】及び図１１，１２には，従来例として窒化シリコンからなる誘電体層をＳｉＯ２側壁を設けずに下部電極の上面からＭＴＪ素子の上部及び側部にわたって形成し，該誘電体層をエッチバックして側部の誘電体層以外を除去する態様が記載されており，第１の実施形態における他の工程と組みあわせることは当業者であれば容易になし得る事項である。また【００５３】にはエッチバックのための化学物質として酸素を含まないものが記載されており，一般にＭＴＪ素子の側面に種々の目的でＳｉＮ層を２層設けることは広く行われており，第２の実施形態にはエッチングストップ層を設けて側壁が削れるのを防ぐ技術が記載されていることも鑑みれば，引用文献１において第１の誘電体層１２０にＳｉＮを用いることは，当業者であれば容易になし得るものであって，格段の困難を要するとは認められない。
　出願人は意見書において，引用文献１の第１の誘電体層１２０にＳｉＮを用いる動機付けの欠如を主張しているが，上記の理由から出願人の主張は採用することができない。
　したがって，請求項１−４６に係る発明は，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　引　用　文　献　等　一　覧
　　　　１：特開２００７−１５８３３６号公報
　　　　２：特開２００２−１７１０１１号公報
　　　　３：特表２００７−５２１６２９号公報
　　　　４：国際公開第２００９／１３１８９０号
　　　　５：特開２００８−０６０５６９号公報
　　　　６：特開２００８−３１０５７３号公報
　　
２　原査定の理由の判断
（１）引用文献１
　　ア　引用文献１の記載事項　　　
　（ア）　「【００４３】
　図１〜図３は本発明の第１の実施の形態に係るＭＴＪ  ＭＲＡＭ素子の製造工程を表すものである。図１（Ａ）はＭＴＪ素子１０を下部電極２０上に形成した状態を表すもので，ＭＴＪ素子１０を構成する各層はそれぞれ水平に配置されている。なお，図１では，ＭＴＪ素子１０の全ての層は，共通の最終横幅Ｗにパターン化されているが，全ての層が共通の幅である必要はない。例えば，フリー層４０およびピンド層２５の幅は異なっていてもよい。このＭＴＪ素子１０は，酸化されたＡｌ（アルミニウム）またはＭｇ（マグネシウム）からなるトンネル障壁層３０，このトンネル障壁層３０の上に形成された強磁性層（フリー層４０）およびこのフリー層４０上に形成されたＴａ（タンタル），ＴａＮ（窒化タンタル），Ｔｉ（チタン）またはＴｉＮ（窒化チタン）からなるキャップ層５０を有している。これらの層，およびその他の図示しない層は図６に示したものと同様である。なお，このＭＴＪ素子１０は本発明の方法を好適に用いることができるものであるが，素子そのものの組成は限定されるものではない。以下，単一のＭＴＪ素子１０に関して説明するが，アレイ全体を作製する際にも，実質的に同一の方法を適用することができることは言うまでもない。
【００４４】
　本実施の形態では，まず，図１（Ａ）に示した状態から図１（Ｂ）に示したようにＭＴＪ素子１０の露出面および下部電極２０の上面のすべてを覆うように薄い第１の誘電体層１２０を一体的に形成する。第１の誘電体層１２０は，例えばＳｉＯ２ ，ＳｉＣ，ＡｌＯx またはＳｉＣＮからなり，約５ｎｍ〜３０ｎｍの厚みを有するものとする。
【００４５】
　次いで，図１（Ｃ）に示したように，反応性イオンエッチング（ＲＩＥ）などの第１の異方性エッチングにより第１の誘電体層１２０を選択的に除去する。すなわち，第１の誘電体層１２０のＭＴＪ素子１０の上面および下部電極２０の上の部分を除去し，ＭＴＪ素子１０の側面に密着した部分のみを残す。これにより電流漏れ阻止層としての側壁スペーサ１２０Ａが形成される。
【００４６】
　続いて，図２（Ａ）に示したように，第２の誘電体層１３０を，ＭＴＪ素子１０の露出面を一体的に覆うように形成する。第２の誘電体層１３０は，例えばＳｉＮx またはＳｉＯＮx よりなり，約５ｎｍ〜３０ｎｍの厚みを有するものとする。この第２の誘電体層１３０は，後に作成されるビット線とＭＴＪ素子のフリー層との均一な距離を保つためのＣＭＰストップ層としての機能を有する。
【００４７】
　次に，図２（Ｂ）に示したように，第２の誘電体層１３０の露出した面を第３の誘電体層１４０で一体的に覆う。第３の誘電体層１４０は絶縁ブランケット層としての機能を有するもので，例えばＳｉＯ２ よりなり，約８０ｎｍ〜３００ｎｍの厚みを有するものとする。その後，図２（Ｃ）に示したように，ＣＭＰ法によって第３の誘電体層１４０を平坦化し，ＣＭＰストップ層（第２の誘電体層１３０）の水平な上面を露出させる。このＣＭＰプロセスにより，第３の誘電体層１４０の高さは第２の誘電体層１３０の最終的な高さより多少低くなる。
【００４８】
　次いで，図３（Ａ）に示したように，ＲＩＥなどの第２の異方性エッチングにより，第２の誘電体層１３０の露出部分を除去する。このエッチングは，ＳｉＮx 等からなる第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，ＳｉＯ２ 等からなる第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で行われる。このように第２の異方性エッチングによって残りの部分を精度よく除去することができるので，上記ＣＭＰプロセスでは，第２の誘電体層１３０の一部がＭＴＪ素子１０上に残っていてもよい（図２（Ｃ）参照）。
【００４９】
　本実施の形態では，図３（Ａ）に模式的に示したように，ＭＴＪ素子の上面（キャップ層５０）は上記エッチングにより露出はしているが，薄くはなっていない。すなわち，キャップ層５０を精確な厚さにすることができ，これによりＭＴＪ素子１０のフリー層４０とＭＴＪ素子１０の上面に後に形成されるビット線との垂直距離が均一になる。
【００５０】
　本実施の形態では，また，ＭＴＪ素子１０を囲むように２種類の電流漏れ阻止層（誘電体層）が設けられている。１つ目は，ＭＴＪ素子１０の側面に接する第１の誘電体からなる側壁スペーサ１２０Ａである。２つ目は，この側壁スペーサ１２０Ａに接するＣＭＰストップ層（第２の誘電体層１３０）の残りの部分（側壁スペーサ１３０Ａ）である。これら２つの側壁スペーサ１２０Ａ，１３０Ａは，ＭＴＪ素子１０から，次の方法でＭＴＪ素子１０の上に形成されるビット線などの導体への電流漏れを防ぐ機能を有している。
【００５１】
　次に，図３（Ｂ）に示したように，Ｃｕダマシン電極（例えばビット線）形成のための構造（トレンチ１９０）を形成する。すなわち，ＭＴＪ素子１０の上面および第３の誘電体層１４０の上に薄いＳｉＮx 層１５０を形成し，続いてこのＳｉＮx 層１５０上に厚いＳｉＯ２ 層１６０を形成する。ＳｉＮx 層１５０の厚みは例えば約２０ｎｍ〜１００ｎｍ，ＳｉＯ２層１６０の厚みは例えば約１００ｎｍ〜８００ｎｍである。Ｃｕダマシン電極は，これらＳｉＮx 層１５０およびＳｉＯ２ 層１６０に形成されたトレンチ１９０に埋設される。このトレンチ１９０は，ＳｉＯ２ 層１６０およびＳｉＮx 層１５０をブランケット層としての第３の誘電体層１４０の上面およびＭＴＪ素子１０の上面のキャップ層５０までエッチングすることにより形成される。
【００５２】
　なお，従来技術として説明した図１０（Ｃ）にも類似のトレンチが形成されている。この図では，ＳｉＮx 層１１０（図３（Ｂ）におけるＳｉＮx 層１５０に相当）をエッチングすることによりトレンチが形成されているが，このエッチング時に同時にＳｉＮx からなる側壁９５の一部が除去され，ＭＴＪ素子１０の側面が露出し，そのため電流漏れが発生するという問題があった。これに対して，本実施の形態では，トレンチ１９０を形成する際に，図３（Ｂ）に示したようにＳｉＮx 等からなる外側の側壁スペーサ１３０Ａの一部は除去されるが，内側の側壁スペーサ１２０Ａは除去されない。側壁スペーサ１２０Ａが側壁スペーサ１３０Ａの材料（ＳｉＮx またはＳｉＯＮx ）およびＳｉＮx 層１５０に対してエッチングされにくい誘電体（ＳｉＯ２ ）により構成されているからである。
【００５３】
　ＲＩＥは，すべての実施の形態において，本発明のすべての目的を達成するのに適している。例えば，ＣＦ４＋Ｃ２Ｆ４，Ｃ２Ｆ６プラズマなどの水素を含まないフッ化デフィシェントフルオロカーボン（fluorine-deficient fluorocarbon ）プラズマを使用したＲＩＥは，ＳｉＯ２ に対してＳｉＮx よりも高い選択性を有している（ＳｉＯ２  がＳｉＮx より速くエッチングされる）が，塩素系プラズマまたはフッ素リッチプラズマ，または臭素化学反応または酸素を含有するフッ素系プラズマを用いると，ＳｉＮx に対してＳｉＯ２よりも高い選択性を有する（ＳｉＮx がＳｉＯ２ より速くエッチングされる）ＲＩＥとすることができる。
【００５４】
　以上，本実施の形態では，ＭＴＪ素子１０の上面およびその周辺の絶縁層１４０により平滑な共平面を形成できると共にキャップ層５０の厚みを均一に保持することができるため，ＭＴＪ素子１０の上面に形成されるビット線とＭＴＪ素子１０のフリー層４０との間隔は良好に制御された均一なものとなる。加えて，電流漏れ阻止層として，ＭＴＪ素子１０に接してＳｉＯ２等からなる第１の側壁スペーサ１２０Ａ，この第１の側壁スペーサ１２０Ａに接してＳｉＮx 等からなる第２の側壁スペーサ１３０Ａを配置するようにしたので，トレンチ１９０を形成する際に第２の側壁スペーサ１３０Ａが一部削られたとしても，第１の側壁スペーサ１２０Ａによって，ＭＴＪ素子１０とビット線等との間の電流漏れを防止することができる。」
　　（イ）　「【００１６】
　図１１および図１２は，その他の方法を表すものである。図１１（Ａ）は図８（Ａ）で示したものと同じＭＴＪ素子１０を示し，図１１（Ｂ）は，このＭＴＪ素子１０の下に設けられた下部電極２０およびＭＴＪ素子１０の露出面の全部を，ＳｉＮx 層１２０により等しく覆った状態を表したものである。この方法では，次に，図１１（Ｃ）に示したように，ＳｉＮx 層１２０の全面をＳｉＯ２ 層１２５により覆う。続いて，図１２（Ａ）に示したように，ＳｉＮx 層１２０をストッパとしたＣＭＰプロセスによりＳｉＯ２層１２５のＭＴＪ素子１０上の部分を選択的に除去する。ＳｉＮx はＳｉＯ２ よりもエッチング速度が遅いので，ＳｉＮx 層１２０を囲むＳｉＯ２ 層１２５の表面１２６がＳｉＮx 層１２０の表面１２１よりも下に後退したとしても，ＳｉＮx 層１２０の表面１２１は殆ど後退することはない。最後に，図１２（Ｂ）に示したようにＩＢＥまたはＲＩＥによりＳｉＮx 層１２０のＭＴＪ素子１０のキャップ層５０上の部分が選択的に除去する。このキャップ層５０上には上部電極（図示せず）が形成される。
【００１７】
　ＩＢＥまたはＲＩＥを用いることにより，ＣＭＰプロセスよりも選択的にＳｉＮx 層１２０を除去することができる。すなわち，もともとＴａ等を慎重に制御し堆積して形成したキャップ層５０の厚みを実質的に薄くすることなく，キャップ層５０上からＳｉＮx 層１２０を精確に除去することができる。このようにキャップ層５０の厚みを精確に制御することができるため，その上のビット線とフリー層との間の間隔を均一にすることが可能になる。
【００１８】
　しかしながら，この方法においても，上部電極（ビット線等）がＣｕダマシンプロセスにより形成される場合には，前述のように（図１０（Ｂ）参照），ＭＴＪ素子１０は後工程でエッチングされるＳｉＮx 層１００およびＳｉＯ２ 層１１０により完全に覆われている。そして，このエッチングによって，ＭＴＪ素子１０を保護するための側壁スペーサ１２０ａも一部削られることになり，前述の短絡の問題が発生する。」
　　（ウ）　「【０００７】
　ＭＴＪ素子およびそれに関連したワード線およびビット線のアレイ密度を高めるためには，ＭＴＪ素子の上面が電気的接続のために露出し，かつその周囲の絶縁層と共に均一に平坦な共平面構造を有することが望ましい。これらの層の共平面化は，ＣＭＰ（Chemical Mechanical Polishing;化学的機械的研磨) 法によりなされる。ビット線と各ＭＴＪ素子のフリー層との間の間隔を均一に保持するためには，各素子の接触面の共平面を維持することが極めて重要である。これにより，ビット線を流れる電流によって各ＭＴＪ素子のフリー層に同じ書き込み磁界を発生させることが可能になる。加えて，均一の滑らかな表面を有する絶縁層およびＭＴＪ素子との共平面によって，ビット線と各ＭＴＪ素子との間での電流漏れの問題を削減することができる。しかしながら，従来のＣＭＰ法を用いた方法では，理想的な均一性および共平坦性を有する構造を実現することは困難であった。」
　　（エ）　図２（Ａ）には，第２の誘電体層１３０が，露出したＭＴＪ素子１０の上面および下部電極２０の上の部分を一体的に覆う構成が記載されている。
　　（オ）　図１２には，第１の誘電体層１２０によりＭＴＪ素子の側面に側壁スペーサ１２０ａが形成される構成が記載されている。
　　イ　引用文献１の記載事項の検討
　ＭＲＡＭ素子の製造方法については，上記ア（ア）に，「ＭＴＪ素子１０を下部電極２０上に形成した本実施の形態」（図１（Ａ））では，「ＭＴＪ素子１０の露出面および下部電極２０の上面のすべてを覆う」ように例えば「ＳｉＣ」からなる「薄い第１の誘電体層１２０を一体的に形成」し（図１（Ｂ）），「反応性イオンエッチング（ＲＩＥ）などの第１の異方性エッチングによりＭＴＪ素子１０の側面に密着した部分のみを残」し「第１の誘電体層１２０のＭＴＪ素子１０の上面および下部電極２０の上の部分を除去」し（図１（Ｃ）），「ＳｉＮx またはＳｉＯＮx 」よりなる「第２の誘電体層１３０を，ＭＴＪ素子１０の露出面を一体的に覆うように形成」し（図２（Ａ）），「第２の誘電体層１３０の露出した面を第３の誘電体層１４０で一体的に覆」い（図２（Ｂ）），「ＣＭＰ法によって第３の誘電体層１４０を平坦化し，ＣＭＰストップ層（第２の誘電体層１３０）の水平な上面を露出」させ（図２（Ｃ）），「ＳｉＮx 等からなる第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し」，ＳｉＣ等からなる「第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件」で「ＲＩＥなどの第２の異方性エッチングにより，第２の誘電体層１３０の露出部分を除去」し（図３（Ａ）），「ＭＴＪ素子１０の上面および第３の誘電体層１４０の上に薄いＳｉＮx 層１５０を形成し，続いてこのＳｉＮx 層１５０上に厚いＳｉＯ２ 層１６０を形成」し，「ＳｉＮx 等からなる外側の側壁スペーサ１３０Ａの一部は除去されるが，内側の側壁スペーサ１２０Ａは除去」されない「トレンチ１９０を形成」し（図３（Ｂ）），「Ｃｕダマシン電極は，これらＳｉＮx 層１５０およびＳｉＯ２ 層１６０に形成されたトレンチ１９０に埋設される。」ことが記載されている。
　また，上記ア（エ）には，第２の誘電体層１３０が，露出したＭＴＪ素子１０の上面および下部電極２０の上の部分を一体的に覆う構成が記載されている。
　　ウ　引用発明
　上記イから，引用文献１には，下記の発明（以下「引用発明」という。）が記載されていると認められる。
　「ＭＴＪ素子１０を下部電極２０上に形成し，
　前記ＭＴＪ素子１０の露出面および前記下部電極２０の上面のすべてを覆うように薄いＳｉＣ等からなる第１の誘電体層１２０を一体的に形成し，
　第１の異方性エッチングにより前記ＭＴＪ素子１０の側面に密着した部分のみを残し前記第１の誘電体層１２０の前記ＭＴＪ素子１０の上面および前記下部電極２０の上の部分を除去し，
　ＳｉＮx等からなる第２の誘電体層１３０を，露出した前記ＭＴＪ素子１０の上面および下部電極２０の上の部分を一体的に覆うように形成し，
　前記第２の誘電体層１３０の露出した面を第３の誘電体層１４０で一体的に覆い，
　ＣＭＰ法によって前記第３の誘電体層１４０を平坦化し，
　ＣＭＰストップ層（第２の誘電体層１３０）の水平な上面を露出させ，
　前記第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，前記第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で第２の異方性エッチングにより，前記第２の誘電体層１３０の露出部分を除去し，
　前記ＭＴＪ素子１０の上面および前記第３の誘電体層１４０の上に薄いＳｉＮx 層１５０を形成し，
　前記ＳｉＮx 層１５０上に厚いＳｉＯ２ 層１６０を形成し，
　ＳｉＮx 等からなる外側の側壁スペーサ１３０Ａの一部は除去されるが，内側の側壁スペーサ１２０Ａは除去されないトレンチ１９０を形成し，
　Ｃｕダマシン電極は，これらＳｉＮx 層１５０およびＳｉＯ２ 層１６０に形成されたトレンチ１９０に埋設される，
方法。」
（２）対比
　　ア　磁気トンネル接合構造について
　引用発明の「ＭＴＪ素子１０」は，磁気トンネル接合の構造を有する素子を意味するものであるから，本願発明の「磁気トンネル接合構造」に相当している。
　　イ　拡散障壁層について
　本願明細書の段落【００２４】には，「拡散障壁層は，窒化シリコン（ＳｉＮ）及び炭化シリコン（ＳｉＣ）のうち少なくとも一方を含む」と記載されているので，引用発明の「ＳｉＣ等からなる第１の誘電体層１２０」も「拡散障壁層」と呼び得るものと認められるので，引用発明の「前記ＭＴＪ素子１０の露出面および下部電極２０の上面のすべてを覆うように薄いＳｉＣ等からなる第１の誘電体層１２０を一体的に形成」は，本願発明の「前記磁気トンネル接合構造の上方に，該磁気トンネル接合構造に隣接して，及び前記底部電極の上方に第一の物質製の拡散障壁層を形成」に相当する。
　　ウ　キャップ層について
　引用発明では，「第１の異方性エッチングにより前記ＭＴＪ素子１０の側面に密着した部分のみを残し前記第１の誘電体層１２０の前記ＭＴＪ素子１０の上面および前記下部電極２０の上の部分を除去し，ＳｉＮx等からなる第２の誘電体層１３０を，露出した前記ＭＴＪ素子１０の上面および下部電極２０の上の部分を一体的に覆うように形成」しているので，「第２の誘電体層１３０」は，ＭＴＪ素子１０の上面をキャップするキャップ層と呼び得るものであり，本願発明と引用発明とは，「前記拡散障壁層をエッチングバックして，前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部を残すことと，前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部の上方に，該一部に隣接して，及び前記底部電極の上方にキャップ層を形成する」点で共通している。
　　エ　第二の絶縁層について
　引用発明の「第３の誘電体層１４０」は，絶縁層としても機能するものであるから，引用発明の「前記第２の誘電体層１３０の露出した面を第３の誘電体層１４０で一体的に覆い」は，本願発明の「前記キャップ層の上方に第二の絶縁層を形成する」に相当する。
　　オ　平坦化について
　引用発明では「ＣＭＰ法によって前記第３の誘電体層１４０を平坦化し，ＣＭＰストップ層（第２の誘電体層１３０）の水平な上面を露出させ」，さらに，「前記第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，前記第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で第２の異方性エッチングにより，前記第２の誘電体層１３０の露出部分を除去」することで，ＭＴＪ素子１０の上面が露出することになる。　よって，引用発明は，第３の誘電体層１４０の平坦化は行っているが，該平坦化によりＭＴＪ素子１０の上面が露出されることはない。
　　カ　頂部電極について
　引用発明では，ＣＭＰ法によって平坦化された第３の誘電体層１４０に対し，「前記ＭＴＪ素子１０の上面および前記第３の誘電体層１４０の上に薄いＳｉＮx 層１５０」及び「前記ＳｉＮx 層１５０上に厚いＳｉＯ２ 層１６０」が形成されるが，「ＳｉＮx 等からなる外側の側壁スペーサ１３０Ａの一部は除去されるが，内側の側壁スペーサ１２０Ａは除去されないトレンチ１９０を形成し」て「Ｃｕダマシン電極」が，「トレンチ１９０に埋設される」ため，「Ｃｕダマシン電極」は，平坦化された第３の誘電体層１４０上及びＭＴＪ素子１０の上面に形成されることになる。
　よって，引用発明も「平坦化された前記第二の絶縁層の上方及び前記磁気トンネル接合構造の頂部の上方に頂部電極を形成する」ものといえる。
　　キ　一致点及び相違点
　以上から，本願発明と引用発明とは下記の点で一致し，また，相違する。
　　（ア）　一致点
　「磁気トンネル接合構造を形成することと，
　前記磁気トンネル接合構造の上方に，該磁気トンネル接合構造に隣接して，及び底部電極の上方に第一の物質製の拡散障壁層を形成することと，
　前記拡散障壁層をエッチングバックして，前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部を残すことと，
　前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部の上方に，該一部に隣接して，及び前記底部電極の上方にキャップ層を形成することと，
　前記キャップ層の上方に第二の絶縁層を形成することと，
　前記第二の絶縁層を平坦化することと，
　平坦化された前記第二の絶縁層の上方及び前記磁気トンネル接合構造の頂部の上方に頂部電極を形成することとを備えた方法。」
　　（イ）　相違点１
　本願発明は，底部電極より下の構成及び磁気トンネル接合構造を形成する方法として，
「第一の絶縁層の上方に底部キャップ層を形成することと，
　前記第一の絶縁層内に底部金属トレンチ及び底部ビアを開口し，銅をメッキし，銅の化学機械平坦化を行うための第一の銅ダマシンプロセスを行うことと，
　前記底部キャップ層の上方に及び前記底部金属トレンチ内の銅の上方に底部電極を形成することと，
　前記底部電極の上方に複数の磁気トンネル接合層を形成することと，
　前記複数の磁気トンネル接合層の上方にハードマスクを形成することと，
　前記ハードマスクを用いて前記磁気トンネル接合層をパターン化することによって，磁気トンネル接合構造を形成する」
が特定されているのに対し，引用発明は，下部電極２０より下の構成及びＭＴＪ素子を形成する方法が特定されていない点。
　　（ウ）　相違点２
　本願発明の「キャップ層」は，「拡散障壁層」と同じ「第一の物質製」であるのに対し，引用発明の「第２の誘電体層１３０」は，「第１の誘電体層１２０」とは異なる物質製である点。
　　（エ）　相違点３　
　本願発明では，「第二の絶縁層を平坦化」して，「磁気トンネル接合構造の頂部を露出する」ものであるのに対し，引用発明では，「前記第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，前記第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で第２の異方性エッチングにより，前記第２の誘電体層１３０の露出部分を除去」することで，ＭＴＪ素子１０の上面を露出するものである点。
　　（オ）　相違点４　
　本願発明では，頂部電極を形成した後に，
「前記頂部電極及び前記底部電極をパターン化することと，
　パターン化された前記頂部電極の上方に及び前記底部キャップ層の上方に第三の絶縁層を形成及び平坦化すること」
を行っているのに対し，引用発明では，「頂部電極」に対応する電極を形成する前に，「ＭＴＪ素子１０の上面および前記第３の誘電体層１４０の上」に「薄いＳｉＮx 層１５０を形成」し，その上に「厚いＳｉＯ２ 層１６０を形成」した後，ダマシンにより「頂部電極」に対応する電極を形成している点。
　　（カ）　相違点５　
　本願発明は，頂部電極の上の構成を形成する方法として，
「パターン化された前記頂部電極の上方に及び前記底部キャップ層の上方に第三の絶縁層を形成及び平坦化することと，
　前記第三の絶縁層内において，パターン化された前記頂部電極まで頂部金属トレンチを開口し，銅をメッキし，銅の化学機械平坦化を行うための第二の銅ダマシンプロセスを行う」
が特定されているのに対し，引用発明は，Ｃｕダマシン電極より上の構成を形成する方法が特定されていない点。
（３）判断
　　ア　相違点２について
　引用文献１には，段落【００４８】に，
「このエッチングは，ＳｉＮｘ等からなる第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，ＳｉＯ２等からなる第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で行われる。」
と記載され，段落【００５２】に，
「なお，従来技術として説明した図１０（Ｃ）にも類似のトレンチが形成されている。この図では，ＳｉＮｘ層１１０（図３（Ｂ）におけるＳｉＮｘ層１５０に相当）をエッチングすることによりトレンチが形成されているが，このエッチング時に同時にＳｉＮｘからなる側壁９５の一部が除去され，ＭＴＪ素子１０の側面が露出し，そのため電流漏れが発生するという問題があった。これに対して，本実施の形態では，トレンチ１９０を形成する際に，図３（Ｂ）に示したようにＳｉＮｘ等からなる外側の側壁スペーサ１３０Ａの一部は除去されるが，内側の側壁スペーサ１２０Ａは除去されない。側壁スペーサ１２０Ａが側壁スペーサ１３０Ａの材料（ＳｉＮｘまたはＳｉＯＮｘ）およびＳｉＮｘ層１５０に対してエッチングされにくい誘電体（ＳｉＯ２）により構成されているからである。」
と記載されている。
　そうすると，引用発明において，「電流漏れが発生する」問題を解決するために，「第２の誘電体層１３０」を構成する物質は「第１の誘電体層１２０」を構成する物質とは，エッチング速度に違いが生じる異なる物質である必要があることから，「第２の誘電体層１３０」と「第１の誘電体層１２０」とを同一の物質製とすることには阻害要因があるといえる。
　よって，引用発明において，「第２の誘電体層１３０」を「第１の誘電体層１２０」と同一の物質製とすることは，当業者が容易に想到し得たとはいえない。
　　イ　相違点３について
　引用文献１には，段落【０００７】に，
「ＭＴＪ素子およびそれに関連したワード線およびビット線のアレイ密度を高めるためには，ＭＴＪ素子の上面が電気的接続のために露出し，かつその周囲の絶縁層と共に均一に平坦な共平面構造を有することが望ましい。これらの層の共平面化は，ＣＭＰ（Chemical Mechanical Polishing;化学的機械的研磨) 法によりなされる。・・・中略・・・しかしながら，従来のＣＭＰ法を用いた方法では，理想的な均一性および共平坦性を有する構造を実現することは困難であった。」
と記載され，段落【００４８】には，
「図３（Ａ）に示したように，ＲＩＥなどの第２の異方性エッチングにより，第２の誘電体層１３０の露出部分を除去する。このエッチングは，ＳｉＮx 等からなる第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，ＳｉＯ２ 等からなる第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で行われる。このように第２の異方性エッチングによって残りの部分を精度よく除去することができるので，上記ＣＭＰプロセスでは，第２の誘電体層１３０の一部がＭＴＪ素子１０上に残っていてもよい（図２（Ｃ）参照）。」
と記載され，段落【００５４】には，
「以上，本実施の形態では，ＭＴＪ素子１０の上面およびその周辺の絶縁層１４０により平滑な共平面を形成できると共にキャップ層５０の厚みを均一に保持することができるため，ＭＴＪ素子１０の上面に形成されるビット線とＭＴＪ素子１０のフリー層４０との間隔は良好に制御された均一なものとなる。」
と記載されている。
　そうすると，引用発明において，「ＭＴＪ素子およびそれに関連したワード線およびビット線のアレイ密度を高める」ために，「ＣＭＰ法によって前記第３の誘電体層１４０を平坦化」した後に，「前記第２の誘電体層１３０の露出部分がほぼ完全に除去されるのに対し，前記第１の誘電体層（側壁スペーサ１２０Ａ）を殆ど除去することのない条件で第２の異方性エッチングにより，前記第２の誘電体層１３０の露出部分を除去」して，ＭＴＪ素子の上部を露出させる必要がある。そして，ＭＲＡＭの製造分野では，ＣＭＰ法によってＭＴＪ素子及びＭＴＪ素子の周囲の絶縁層を共に平坦化することは周知技術であったとしても，引用発明において，ＣＭＰ法によってＭＴＪ素子及びＭＴＪ素子の周囲の絶縁層を共に平坦化して，ＭＴＪ素子の上部を露出させることには阻害要因があるといえる。
　よって，引用発明において，「ＣＭＰ法によって前記第３の誘電体層１４０を平坦化」して，「ＭＴＪ素子１０の上面」を露出するものとすることは，当業者が容易に想到し得たとはいえない。
　　ウ　まとめ   
　以上から，本願発明は，他の相違点について検討するまでもなく，引用文献１ないし６に記載された事項に基いて当業者が容易に発明をすることができたものとはいえない。
（４）小括
　したがって，本願発明は，当業者が引用発明及び引用文献２ないし６に記載された発明に基いて容易に発明をすることができたとはいえない。
　また，本願の請求項２−１６に係る発明は，本願発明をさらに限定したものであるので，同様に，当業者が引用発明及び引用文献２ないし６に記載された発明に基いて容易に発明をすることができたとはいえない。
　よって，原査定の理由によっては，本願を拒絶することはできない。
第４　当審拒絶理由について
　１　当審拒絶理由の概要
Ａ　この出願の請求項１，３，８〜１０，２６，３７〜３９，４２〜４４に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物１に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。 
Ｂ　この出願の下記の請求項１〜１４，２３〜４６に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物１〜６に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
Ｃ　この出願は，特許請求の範囲の請求項１〜４６の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。 
　　・・・中略・・・
 11　請求項１５〜２２ 
 　　　理由Ｃについて 
ア　請求項１５には，「前記底部電極の上方に複数の磁気トンネル接合層を形成することと， 前記複数の磁気トンネル接合層の上方にハードマスクを形成することと， 磁気トンネル接合構造をパターン化すること」が記載されているが，「磁気トンネル接合層」と「磁気トンネル接合構造」の関係が不明なため，パターン化の処理が不明である。 
　請求項１６〜２２は，請求項１５を引用しているので，同じ理由により，請求項の記載が不明である。 
イ　請求項２２の「前記拡散障壁層を形成すること及び前記拡散障壁層をエッチングバックすることが，電子デバイス内に集積されたプロセッサによって開始される」の記載では，「電子デバイス内に集積されたプロセッサ」と当該方法とがどのような関係にあるのか不明であり，さらに，「プロセッサ」が「前記拡散障壁層を形成すること及び前記拡散障壁層をエッチングバック」を「開始」するための処理が不明である。 
　　・・・中略・・・
 　　　　　　　　　引　用　文　献　等　一　覧 
 　　１．国際公開第２００６／０７０８０３号 
 　　２．特開２００５−２５９３４６号公報 
 　　３．特開平９−５９３８７号公報 
 　　４．特開２００６−２７８６４５号公報 
 　　５．国際公開第２００９／１３１９４４号 
 　　　（対応する国内公報　特表２０１１−５１９１６５号公報） 
 　　６．特開２００７−３０５６４５号公報 
 　　７．特開２００６−２６１５９２号公報 
２　当審拒絶理由の判断
（１）平成２８年８月２日付け手続補正
　平成２８年８月２日付け手続補正は，補正前の請求項１ないし１４，２２ないし４６を削除し，補正前の請求項１５ないし２１を補正後の請求項１ないし７とし，請求項１の下位に補正前の請求項２８ないし３６と同じ内容である補正後の請求項８ないし１６を追加したものである。
　そして，補正後の請求項１は，再掲すると，
　「【請求項１】
　第一の絶縁層の上方に底部キャップ層を形成することと，
　前記第一の絶縁層内に底部金属トレンチ及び底部ビアを開口し，銅をメッキし，銅の化学機械平坦化を行うための第一の銅ダマシンプロセスを行うことと，
　前記底部キャップ層の上方に及び前記底部金属トレンチ内の銅の上方に底部電極を形成することと，
　前記底部電極の上方に複数の磁気トンネル接合層を形成することと，
　前記複数の磁気トンネル接合層の上方にハードマスクを形成することと，
　
前記ハードマスクを用いて前記磁気トンネル接合層をパターン化することによって，
形成
　前記磁気トンネル接合構造の上方に，該磁気トンネル接合構造に隣接して，及び前記底部電極の上方に第一の物質製の拡散障壁層を形成することと，
　前記拡散障壁層をエッチングバックして，前記
磁気
　前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部の上方に，該一部に隣接して，及び前記底部電極の上方に前記第一の物質製のキャップ層を形成することと，
　前記キャップ層の上方に第二の絶縁層を形成することと，
　前記第二の絶縁層を平坦化し，前記磁気トンネル接合構造の頂部を露出することと，
　平坦化された前記第二の絶縁層の上方に及び前記磁気トンネル接合構造の頂部の上方に頂部電極を形成することと，
　前記頂部電極及び前記底部電極をパターン化することと，
　パターン化された前記頂部電極の上方に及び前記底部キャップ層の上方に第三の絶縁層を形成及び平坦化することと，
　前記第三の絶縁層内において，パターン化された前記頂部電極まで頂部金属トレンチを開口し，銅をメッキし，銅の化学機械平坦化を行うための第二の銅ダマシンプロセスを行うこととを備えた方法。」
である。
（２）拒絶理由の理由Ａ，Ｂについて
　平成２８年８月２日付け手続補正により，補正前の請求項１〜１４，２３〜４６は削除され，補正後の請求項１〜１６は，拒絶理由の理由Ａ，Ｂが通知されていない補正前の請求項１５に対応する補正後の請求項１または該請求項１の下位に属する請求項であるから，拒絶理由の理由Ａ及びＢは解消された。
（３）拒絶理由の理由Ｃアについて
　平成２８年８月２日付け手続補正により，補正前の
「前記底部電極の上方に複数の磁気トンネル接合層を形成することと，
　前記複数の磁気トンネル接合層の上方にハードマスクを形成することと，　磁気トンネル接合構造をパターン化することと」
は，補正後の
「前記底部電極の上方に複数の磁気トンネル接合層を形成することと，
　前記複数の磁気トンネル接合層の上方にハードマスクを形成することと，
　
前記ハードマスクを用いて前記磁気トンネル接合層をパターン化することによって，
形成
に補正された。
　この補正によって，補正前は「磁気トンネル接合層」と「磁気トンネル接合構造」の関係が不明であったものが，補正後は「磁気トンネル接合構造」が「ハードマスクを用いて前記磁気トンネル接合層をパターン化することによって」形成されたものであることが明らかとなり，「磁気トンネル接合層」と「磁気トンネル接合構造」の関係が明確になったので，拒絶理由の理由Ｃアは解消された。
（４）拒絶理由の理由Ｃイについて
　平成２８年８月２日付け手続補正により，拒絶理由の理由Ｃイが通知された補正前の請求項２２は削除されたので，拒絶理由の理由Ｃイは解消された。
第５　むすび
　以上のとおり，原査定の理由及び当審拒絶理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。