(57)【要約】【課題】メモリ機能等を有する機能膜の水による劣化を防止すること。【解決手段】成膜装置内で、機能膜が形成された基板上に、上記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した上記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返すこと。【選択図】    図８
2011023390.tif 000002
【特許請求の範囲】
【請求項１】
成膜装置内で、機能膜が形成された基板上に、前記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した前記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返す、
デバイスの製造方法。
【請求項２】
請求項１に記載のデバイスの製造方法において、
前記絶縁膜形成工程において、ＴＥＯＳを原料とするプラズマＣＶＤ法で前記絶縁膜を形成することを、
特徴とするデバイスの製造方法。
【請求項３】
請求項１又は２に記載のデバイスの製造方法において、
前記プラズマ処理工程において、Ｎ２Ｏ、ＮＯ、Ｏ２、及びＯ３からなる群から選ばれた何れかのガスに交流電界を印加して、前記プラズマを発生することを、
特徴とするデバイスの製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載のデバイスの製造方法において、
前記絶縁膜形成工程において、厚さ５０ｎｍ以上２５０ｎｍ以下の前記絶縁膜を形成することを、
特徴とするデバイスの製造方法。
【請求項５】
基板と、
前記基板上に形成された機能膜と、
前記機能膜を覆い、表面がプラズマに曝された複数の絶縁膜を積層した絶縁層を、
有するデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスの製造方法及びデバイスに関する。
【背景技術】
【０００２】
FeRAM(Ferroelectric Random Access Memory; 以下、FeRAMと呼ぶ)は、強誘電体膜のメモリ機能を利用したデバイスであり、電源を切っても情報を消失しない不揮発性、高集積度、高速駆動、高耐久性、低消費電力という優れた特徴を有している。
【０００３】
このFeRAMは、以下のように製造される。まず、トランジスタを形成した基板上に、層間絶縁膜と強誘電体キャパシタを順次形成する。次に、強誘電体キャパシタを覆うように、酸化シリコン膜をＰＣＶＤ（Plasma Chemical Vapor Deposition）法で形成する。その後、この酸化シリコン膜をプラズマに曝す。このプラズマ処理により、酸化シリコン膜は、脱水され且つ膜質が改善される。これにより、以後の工程における、加熱と水による強誘電体キャパシタの劣化を防止する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記酸化シリコン膜は、ＰＣＶＤ装置から取り出されると、大気中の水分を吸収する。この水分の一部が、脱水及び膜質改善のために行うプラズマ処理の間に強誘電体キャパシタに拡散し、強誘電体膜を劣化させてしまう。また、プラズマ処理により脱水しきれない水が、加熱処理を伴う後の工程により強誘電体キャパシタに拡散して強誘電体膜を劣化させる。
【０００６】
このため、強誘電体キャパシタを覆う酸化シリコン膜をプラズマ処理するだけでは、FeRAMの特性（例えば、インプリント特性）の水による劣化を、十分に防止することはできなかった。
【０００７】
そこで、本製造方法の目的は、強誘電体膜のように一定の機能（例えば、メモリ機能）を有する機能膜の、水による劣化を防止したデバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の一観点によれば、成膜装置内で、機能膜が形成された基板上に、前記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した前記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返すデバイスの製造方法が提供される。
【発明の効果】
【０００９】
本デバイスの製造方法によれば、水による機能膜の劣化を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１のFeRAMの構成を説明する断面図である。
【図２】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その１）。
【図３】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その２）。
【図４】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その３）。
【図５】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その４）。
【図６】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その５）。
【図７】実施の形態１のFeRAMの製造方法を説明する工程断面図である（その６）。
【図８】第２の層間絶縁膜の形成工程を説明する図である。
【図９】絶縁膜のエッチング速度の、深さ方向における分布を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１２】
(実施の形態１)
デバイス構成
図１は、本実施の形態のFeRAM２の構成を説明する断面図である。図１には、メモリセルの構成が示されており、周辺回路（ロジック回路、センスアンプ等）は省略されている。
【００１３】
本実施の形態のFeRAM２は、２Ｔ−２Ｃ（２ Transistor-２ Capacitor）型のFeRAMである。図１に示すように、本FeRAM２は、Ｓｉ基板６と、このＳｉ基板６の上部に設けられた各素子領域を分離する素子分離層８を有している。この素子分離層８で分離された各素子領域には、ｐウェル１０が設けられている。図１に示すように、１つのｐウェル１０に対し、２つのトランジスタＴ１，Ｔ２が形成されている。
【００１４】
このｐウェル１０の上には、２本のゲート電極１２が相互に平行に形成されている。ゲート電極１２の両側には、トランジスタＴ１，Ｔ２のソース／ドレインとなる低濃度ｎ型不純物領域１４ａ,１４ｂ及び高濃度ｎ型不純物領域１６a,１６bが形成されている。尚、本メモリセルは、図１に示すように、左右対称な構造を有している（図１では、メモリセルの左端は省略されている。）。
【００１５】
また、Ｓｉ基板６の上には、ゲート電極１２を覆うように、ＳＩＯ（酸化シリコン）膜とＳＩＮ（窒化シリコン）膜を積層した被覆層１８が形成されている。この被覆層１８の上には第１の層間絶縁膜２０が形成されている。この第１の層間絶縁膜２０の上には、プラグ３６ａの酸化防止膜２１が形成されている。酸化防止膜２１は、ＳＩＯＮ膜（シリコン酸化及び窒化膜）とシリコン酸化膜の積層膜である。
【００１６】
図１に示すように、酸化防止膜２１の上には、アルミナ（酸化アルミニウム）膜２２が形成されている。このアルミナ膜２２の上には、下部電極２４、強誘電体膜２６及び上部電極２８を、下からこの順で積層した強誘電体キャパシタ３０が形成されている。
【００１７】
この強誘電体キャパシタ３０は、保護膜３２により覆われている。この保護膜３２は、アルミナ膜２２と同様、酸化アルミニウムの薄膜である。保護膜３２とアルミナ膜２２は、一体となって強誘電体キャパシタ３０を包み込み、強誘電体膜２６への水素及び水の侵入を防止する。但し、保護膜３２は、強誘電体キャパシタ３０の側面で薄くなっているので、強誘電体膜２６への水の侵入を十分には防止しない。尚、水素も水と同様、強誘電体膜２６を劣化させる。
【００１８】
この保護膜３２の上には、第２の層間絶縁膜３４が形成されている。第２の層間絶縁膜３４は、（上部電極２８及び保護膜３２を間に挟んで）強誘電体膜２６を覆い、夫々の表面がプラズマに曝された複数の絶縁膜を積層した絶縁層である。層間絶縁膜（上下に配置された配線層を分離する絶縁層）には、通常、誘電率の低い絶縁膜が用いられる。このような絶縁膜は、大気中の水を吸収しやすいという特質を有している。
【００１９】
しかし、本実施の形態の第２の層間絶縁膜３４は、表面がプラズマに曝され水を吸収し難くなった複数の絶縁膜を積層した絶縁層である。従って、第２の層間絶縁膜３４が、水を吸収して、強誘電体膜２６を劣化させることはない。
【００２０】
次に、本FeRAM２には、この第２の層間絶縁膜３４の上面から、トランジスタＴ１,Ｔ２の高濃度不純物領域１６a,１６bに到達するプラグ３６ａ,３６ｄが形成されている。
【００２１】
更に、第２の層間絶縁膜３４の上には、複数の配線を有する第１の配線層が形成されている。図１に示すように、第１の配線層に含まれる第１の配線４２は、プラグ３６ｃを介して強誘電体キャパシタ３０の上部電極２８に電気的に接続されている。この第１の配線４２は、更に、プラグ３６ｂを介して、プラグ３６ａに電気的に接続されている。また、第１の配線層に含まれる第２の配線４４は、プラグ３６ｅを介して、プラグ３６ｄに電気的に接続されている。また、第１の配線層に含まれる第３の配線４５は、プラグ３６ｊを介して強誘電体キャパシタ３０の下部電極２４に電気的に接続されている。
【００２２】
図１に示すように、第１の配線層（第１の配線４２,第２の配線４４、第３の配線４５を含む配線層）及び第２の層間絶縁膜３４の上には、第３の層間絶縁膜４６が形成されている。この第３の層間絶縁膜４６も、第２の層間絶縁膜３４と同様、表面がプラズマに曝され水を吸収し難くなった複数の絶縁膜を積層した絶縁層である。従って、第３の層間絶縁膜４６が、水を吸収して、強誘電体膜２６を劣化させることはない。
【００２３】
この第３の層間絶縁膜４６の内部には、第１の配線層（第１の配線４２,第２の配線４４、第３の配線４５を含む配線層）に電気的に接続する複数のＷプラグ３６ｆが形成されている。また、第３の層間絶縁膜４６の上には、第４の配線４８を含む第２の配線層が形成されている。図１に示すように、第２の配線層はプラグ３６ｆに電気的に接続されている。
【００２４】
同様に、第３の層間絶縁膜４６及び第２の配線層（第４の配線４８を含む配線層）の上には、第４の層間絶縁膜５０、プラグ３６ｇ、第３の配線層（第５の配線５２を含む配線層）が形成されている（図１参照）。
【００２５】
更に、第４の層間絶縁膜５０の上には、第５の層間絶縁膜５４及び第６の層間絶縁膜５８が積層されている。また、第３の配線層（第５の配線５２を含む配線層）の上には、プラグ３６ｈ、第４の配線層（第６の配線５６を含む配線層）、プラグ３６ｉ、及び第５の配線層（第７の配線６０を含む配線層）が順次積層されている。
【００２６】
ここで、第４の層間絶縁膜５０、第５の層間絶縁膜５４、及び第６の層間絶縁膜５８は、第２の層間絶縁膜３４と同様、プラズマに曝され水を吸収し難くなった絶縁膜を積層した絶縁層である。従って、第４の層間絶縁膜５０、第５の層間絶縁膜５４、及び第６の層間絶縁膜５８が、水を吸収して、強誘電体膜２６を劣化させることはない。
【００２７】
そして、第６の層間絶縁膜５８及び第５の配線層（第７の配線６０を含む配線層）の上には、第１のカバー膜６２と第２のカバー膜６４が形成されている。
【００２８】
尚、FeRAM２は、ゲート１２に電圧を印加して、トランジスタＴ１,Ｔ２を動作させることによって、情報を強誘電体キャパシタ３０に書き込み或いは強誘電体キャパシタ３０から情報を読み出すメモリである。この情報は、強誘電体膜２６の残留分極として記録され、この残留分極の反転に伴って流れる電流により読み出される。
【００２９】
製造方法
図２〜図７は、本実施の形態のFeRAM２の製造方法を説明する工程断面図である。
【００３０】
（１）第１の層間絶縁膜及びプラグの形成工程（図２）
最初に、図２（ａ）に示す構造を形成するまでの工程を説明する。まず、Ｓｉ基板６の上部にメモリセルのトランジスタＴ２，Ｔ４を形成する。この時、周辺回路のトランジスタも同時に形成する。次に、ＰＣＶＤにより、厚さ２０ｎｍのＳＩＯ膜と厚さ８０ｎｍのＳＩＮ膜を順次堆積して、被覆層１８を形成する。
【００３１】
次に、図２（ｂ）に示す構造を形成するまでの工程を説明する。まず、被覆層１８の上に、厚さ１０００ｎｍのプラズマＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate ）膜６６ａを形成する。ここで、プラズマＴＥＯＳ膜とは、ＴＥＯＳと酸素を含む混合ガスをプラズマ化することによって得られる酸化シリコン膜のことである。このプラズマＴＥＯＳ膜は、シリコンの熱酸化膜より誘電率が低い酸化シリコン膜である。
【００３２】
その後、ＣＭＰ（Chemical Mechanical Polishing; 化学的機械研磨）法により、このプラズマＴＥＯＳ膜を約３００ｎｍ研磨して表面を平坦化する。この表面が平坦化されたプラズマＴＥＯＳ膜が、第１の層間絶縁膜２０である。
【００３３】
次に、トランジスタＴ２,Ｔ４の高濃度ｎ型不純物領域１６ａ,１６ｂに達するコンタクトホールを形成する。このコンタクトホールを形成したＳｉ基板６の上側全面に、厚さが３０ｎｍのＴｉ膜と厚さが２０ｎｍのＴｉＮ膜とを順次堆積して、グルー膜６８を形成する。その後、Ｓｉ基板６の上側全面に、例えばＣＶＤ（Chemical Vapor Deposition）法によりＷ（タングステン）を堆積して、第１の層間絶縁膜２０上にＷ膜を形成するとともに、上記コンタクトホールにＷを充填する。次に、ＣＭＰ法により、第１の層間絶縁膜２０上のＷ膜、ＴｉＮ膜及びＴｉ膜を除去して、Ｗが充填されたプラグ３６ａ,３６ｄを形成する。 
【００３４】
次に、厚さ１００ｎｍのＳＩＯＮ膜と厚さ１３０ｎｍのプラズマＴＥＯＳを順次堆積して、酸化防止膜２１を形成する。この酸化防止膜２１は、後述する強誘電体キャパシタ３０の回復アニールによって、プラグ３６ａ,３６ｄのＷが酸化されることを防止する。
【００３５】
後述するように、プラズマＴＥＯＳ膜やＳＩＯＮ膜は、水を吸収しやすい膜である。従って、ここまでの工程により、第１の層間絶縁膜２０は、大気中の水やＣＭＰ等に用いられた水を吸収している。Ｎ２雰囲気中で温度が６５０℃の熱処理を行って、ここまでに第１の層間絶縁膜２０や酸化防止膜２１が吸収した水を除去する。
【００３６】
以上の工程と並行して、周辺回路の形成領域にも、トランジスタ、層間絶縁膜、及びプラグを形成する。
【００３７】
（２）強誘電体キャパシタの製造工程（図３）
次に、図３に示す構造を形成するまでの工程を説明する。
【００３８】
まず、酸化防止膜２１の形成されたＳｉ基板６の全面に、スパタリングにより酸化アルミニウムの薄膜（以下、ＡｌＯ膜と呼ぶ）を堆積する。このＡｌＯ膜があることによって、その上に堆積するＰｔ膜及び強誘電体膜の結晶性が向上する。
【００３９】
次に、このＡＬＯ膜の上に、下部電極２４となる厚さ１５０ｎｍのＰｔ膜と、強誘電体膜２６となる厚さ１５０ｎｍのＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）非晶質膜と、上部電極２８となる厚さ２５０ｎｍのＩｒＯ２膜を、スパッタリングにより順次堆積する。尚、下部電極２４となるＰｔ膜の代わりに、Ｉｒ膜、Ｒｕ膜、Ｒｈ膜、Ｒｅ膜、Ｏｓ膜、又はこれらの導電性酸化物を形成してもよい。同様に、上部電極２８となるＩｒＯ２膜の代わりに、Ｐｔ膜、Ｒｕ膜、Ｒｈ膜、Ｒｅ膜、Ｏｓ膜、又はこれらの導電性酸化物を形成してもよい。また、強誘電体膜２６となるＰＺＴ非晶質膜の代わりに、他の強誘電体酸化物（例えば、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９））の非晶質膜を形成してもよい。
【００４０】
次に、このＰＺＴ非晶質膜を、酸素を含む雰囲気中で熱処理する。この熱処理により、ＰＺＴ非晶質膜は結晶化し、強誘電体膜２６になる。尚、熱処理は、ＰＺＴ非晶質膜を成膜した時点又はＩｒＯ２膜の一部を成膜した時点で行ってもよい。
【００４１】
次に、このＰｔ膜と強誘電体膜とＩｒＯ２膜の積層構造に、フォトリソグラフィ法とエッチングを施して、強誘電体キャパシタ３０を形成する。同時に、周辺回路に含まれるキャパシタを形成する。この時、上述したＡｌＯ膜は、下部電極２４の下側を残してエッチングされ、アルミナ膜２２になる。
【００４２】
次に、強誘電体キャパシタ３０を覆うように、Ｓｉ基板６の全面に厚さ５０ｎｍのＡｌＯ膜を形成する。このＡｌＯ膜が、保護膜３２である。上述したように、この保護膜３２とアルミナ膜２２が一体となって、強誘電体キャパシタ３０を包み込み、水素及び水の強誘電体キャパシタ３０への侵入を防止する。その後、プラグ３６ａ,３６ｄの上部で、保護膜３２を除去する。
【００４３】
（３）第２の層間絶縁膜の形成工程（図４、図８）
次に、図４に示す構造を形成するまでの工程を説明する。
【００４４】
図８は、第２の層間絶縁膜３４の形成工程を説明する図である。尚、図８では、保護膜３２、酸化防止膜２１、アルミナ膜２２、プラグ３６ａ,３６ｄ等は省略されている。
【００４５】
まず、保護膜３２を形成したＳｉ基板６を成膜装置（例えば、ＰＣＶＤ装置；図示せず）に配置する。次に、この成膜装置内で、図８（ａ）に示すように、上部電極２８及び保護膜３２(図示せず)を間に挟んで、強誘電体膜２６を覆うように、厚さ５０ｎｍ以上２５０ｎｍ以下(例えば、１５０ｎｍ)の絶縁膜７０を形成する。ここで、絶縁膜７０は、プラズマＴＥＯＳ膜である。また、絶縁膜７０は、１１０ｎｍ以上１９０ｎｍ以下であってもよい。次に、同じ成膜装置内で、絶縁膜７０の表面をプラズマに曝す。このプラズマ処理によって、絶縁膜７０の表面には、改質層７２が形成される。この改質層７２は、膜質が改善されて水を吸収し難くなっている。
【００４６】
ここで、プラズマ処理を成膜室内で行ので、絶縁膜７０は水を吸収しない。従って、プラズマ処理の間に水が強誘電体キャパシタに、拡散して強誘電体膜を劣化させることはない。
【００４７】
このような絶縁膜７０を形成する工程（以下、絶縁膜形成工程と呼ぶ）と、形成した絶縁膜をプラズマに曝して改質層を形成する工程（以下、プラズマ処理工程と呼ぶ）を同一成長装置内で繰返して、例えば厚さ１５００ｎｍの絶縁層７４を形成する（図８（ｂ）参照）。
【００４８】
ここで、絶縁膜７０の成膜条件は、以下の通りである。
・ＴＥＯＳガス流量  ・・・  ２３０〜６９０ sccm  (好ましくは、４６０ sccm)
・Ｈｅ（ＴＥＯＳのキャリアガス）  ・・・ ２４０〜７２０ sccm  (好ましくは、４８０ sccm)
・Ｏ２ガス流量  ・・・   ３５０〜２０００ sccm  (好ましくは、７００ sccm)
・圧力  ・・・  ４．５〜１３．５  Torr  (好ましくは、９．０ Torr)
・成膜温度  ・・・  ３００〜４５０℃（好ましくは  ３９０℃）
・高周波パワー  ・・・  ２００〜６００Ｗ（好ましくは、４００ Ｗ）
・高周波周波数  ・・・  ９〜２０ ＭＨz (好ましくは、１３．５６ ＭＨｚ)
このように、本実施の形態では、ＴＥＯＳと酸素の混合ガスに交流電界を印加してプラズマを発生し、酸化シリコン膜（プラズマＴＥＯＳ膜）を形成する。この成膜条件によれば、層間絶縁膜として形成する一般的なプラズマＴＥＯＳ膜より、水を吸収し難いプラズマＴＥＯＳ膜を形成することができる。
【００４９】
ところで、常圧化でＴＥＯＳをプラズマ化して酸化シリコン膜を形成すると、成膜を行っている間に、水が堆積膜に取り込まれてしまう。しかし、本実施の形態のように、減圧された成膜装置内で絶縁膜７０を成膜すると、成膜を行っている間に、水が絶縁膜７０に取り込まれることはない。
【００５０】
次に、上記プラズマ処理の条件は、以下の通りである。
・Ｎ２Ｏガス流量  ・・・   ３５０〜１０５０ sccm  (好ましくは、７００ sccm)
・Ｎ２ガス流量  ・・・  １５０〜３００ sccm  (好ましくは、２００ sccm)
・圧力  ・・・  １．５〜４．５  Torr  (好ましくは、３．０ Torr)
・基板温度  ・・・  ３００〜４００℃（好ましくは  ３５０℃）
・高周波パワー  ・・・  ２００〜７００Ｗ（好ましくは、４５０ Ｗ）
・高周波周波数  ・・・  ９〜２０ ＭＨz (好ましくは、１３．５６ ＭＨｚ)
尚、絶縁膜７０をプラズマ曝す時間は、１〜５分間（好ましくは、２分間）である。このように、本実施の形態では、Ｎ２Ｏガスに交流電界を印加して、プラズマを発生する。尚、Ｎ２Ｏガスの代わりに、ＮＯガス、Ｏ２ガス、Ｏ３ガス等を用いてもよい。
【００５１】
次に、絶縁層７４を形成したＳｉ基板６を、成膜装置から大気中に取り出す。この時、絶縁層７４は大気中の水分に曝される。しかし、絶縁層７8は、プラズマに曝され膜質が改善された改質膜７２によって表面が覆われているので、水を殆ど吸収しない。
【００５２】
次に、図８（ｃ）に示すように、ＣＭＰ法により絶縁層７４の表面を研磨して、表面を平坦化する。この平坦化された絶縁層７４が、第２の層間絶縁膜３４である。
【００５３】
ＣＭＰ法で絶縁層７４の表面を研磨すると、絶縁層７４の最表面を形成している改質層７８は、研磨されて消失する。しかし、研磨後の表面（又は表面直下）には、絶縁層７４の内部から、別の改質層８０が出現する。このように研磨後の表面（又は表面直下）も改質層８０によって覆われているので、研磨後の絶縁層７４すなわち第２の層間絶縁膜３４は水を殆ど吸収しない。
【００５４】
故に、強誘電体膜２６が、第２の層間絶縁膜３４が吸収した水によって劣化することはない。尚、水による強誘電体層２６の劣化は、後述するように第２の層間絶縁膜形成後の工程（例えば、Ｗ膜の形成工程）において、強誘電体膜２６が高温に曝された際に起きる。或いは、FeRAMを長時間使用している間に、第２の層間絶縁膜３４に吸収された水が除々に拡散して、強誘電体膜２６を劣化させる。
【００５５】
次に、プラズマ処理により、絶縁膜７０が水を吸収し難くなる理由を説明する。絶縁膜７０は、上述したように、プラズマ化したＴＥＯＳと酸素が反応して形成されたプラズマＴＥＯＳ膜である。ところで化学式Ｓｉ（ＯＣ２Ｈ５）４で表されるＴＥＯＳは、酸素とシリコンと水素を含む化合物である。このような化合物をプラズマ化して得られる堆積膜中には、大量のＳｉ−ＯＨ結合が発生する。このＳｉ−ＯＨ結合は、水素結合により水（Ｈ２Ｏ）と容易に結合する。このため、大気中の水等は、堆積膜中のＳｉ−ＯＨ結合と結合して、容易に堆積膜に取り込まれる。但し、室温では、水は堆積膜の奥深くには浸入しないので、水は堆積膜の表面近傍に局在する。
【００５６】
しかし、Ｓｉ−ＯＨを有する堆積膜がプラズマに曝されると、隣接するＳｉ−ＯＨ結合が互いに反応してＳｉ−Ｏ−Ｓｉ結合を形成する。このＳｉ−Ｏ−Ｓｉ結合は、水とは結合しない。このため、プラズマに曝された絶縁膜７０の表層部は、水を吸収しなくなる。更に、プラズマに曝された表層部は、水を通し難くなる。このような表層部が、上記改質層７２である。従って、改質層７２が表面に形成された絶縁膜７０は、水を吸収し難くなる。
【００５７】
図９は、絶縁膜７０のエッチング速度の、深さ方向における分布を示す図である。横軸は、絶縁膜７０の表面からの深さである。縦軸は、希釈したフッ化水素酸に対する絶縁膜のエッチング速度である。
【００５８】
図９には、プラズマ処理を施した絶縁膜７０のエッチング速度８２が示されている。また、図９には、プラズマ処理を施こさなかった絶縁膜のエッチング速度８４と、シリコン基板を熱酸化して得た、熱酸化膜のエッチング速度８６が示されている。
【００５９】
図９に示すように、プラズマ処理を施した絶縁膜７０のエッチング速度８２は、表面では、Ｓｉ−ＯＨ結合を含まない熱酸化膜のエッチング速度８６に接近している。一方、表面から４０〜５０ｎｍ以上奥では、絶縁膜７０のエッチング速度８２は、プラズマ処理を施さなかった絶縁膜７０のエッチング速度８４と略同じになる。この事実は、改質層の厚さが、４０〜５０ｎｍであることを示している。
【００６０】
従って、絶縁膜７０の厚さが５０ｎｍ以下であれば、絶縁膜７０の略全体を非吸水性にすることができる。しかし、このように薄い絶縁膜７０の成膜とプラズマ処理を繰返するには、長時間を要する。
【００６１】
本実施の形態では、上述したように、厚さ５０〜２５０ｎｍの絶縁膜７０の成膜とプラズマ処理を繰返して、絶縁層７４を形成する。このようにすれば、絶縁層７４の形成時間が、長くなり過ぎることはない。尚、絶縁膜７０の厚さは、１００〜２００ｎｍであってもよい。或いは、絶縁膜７０の厚さを５０ｎｍ以下にして、絶縁層７４全体を非吸水性にしてもよい。
【００６２】
（４）コンタクトホールの形成工程（図５）
次に、図５に示す構造を形成するまでの工程を説明する。
【００６３】
まず、フォトリソグラフィ法とドライエッチング技術により、強誘電体キャパシタ３０の上部電極２８に達するコンタクト８８と、強誘電体キャパシタ３０の下部電極２４に達するコンタクト９０を形成する。
【００６４】
次に、コンタクトホール８８,９０を形成したＳｉ基板を、酸素雰囲気中で、温度が５００℃で時間が６０分の条件で、熱処理（回復アニール）する。この熱処理により、ドライエッチング等により強誘電体膜２６に発生した損傷が回復する。
【００６５】
次に、フォトリソグラフィ法とドライエッチング技術により、プラグ３６ａ,３６dに達するコンタクト９２を形成する。
【００６６】
（５）プラグの形成工程（図６）
次に、図６に示す構造を形成するまでの工程を説明する。
【００６７】
コンタクトホール８８,９０,９２を形成したＳｉ基板６の上側全面に、スパッタリングにより、厚さが１００ｎｍのＴｉＮ膜と厚さが６５０ｎｍのＷ膜とを順次堆積して、コンタクトホール８８,９０,９２をＷで充填する。ここで、ＴｉＮ膜は密着層９４である。
【００６８】
次に、ＣＭＰ法により、第２の層間絶縁膜３４上のＷ膜及びＴｉＮ膜を除去して、Ｗが充填されたプラグ３６b,３６c,３６e,３６jを形成する。この時、第２の層間絶縁膜３４の表面も研磨される。しかし、研磨後の表面（又は表面直下）には改質層が出現するので、第２の層間絶縁膜３４は殆ど水を吸収しない。
【００６９】
（６）配線層の形成工程（図７）
次に、図７に示す構造を形成するまでの工程を説明する。
【００７０】
まず、プラグ３６b,３６c,３６e,３６jを形成したＳｉ基板６の上側全面に、スパッタリングにより、ＴｉＮを７０ｎｍ、、Ｔｉを５ｎｍ、Ａｌ−Ｃｕ合金を３６０ｎｍ、Ｔｉを５ｎｍ、ＴｉＮを７０ｎｍの厚さで順次堆積したアルミニウム積層膜を形成する。
【００７１】
次に、フォトリソグラフィ法及びエッチング法により、このアルミニウム積層膜をパターニングして、第１配線層９６の配線を形成する。この時、第１の配線層９６に含まれる各配線４２,４４,４５がショートしないように、第２の層間絶縁膜３４を少しエッチングする。この時、第２の層間絶縁膜３４の表面（又は表面直下）を覆う改質層がエッチングされるが、エッチング後の表面（又は表面直下）には別の改質層が出現する。従って、第２の層間絶縁膜３４は水を殆ど吸収しない。
【００７２】
次に、第１の配線層９６の形成されたＳｉ基板６の上に、第２の層間絶縁膜３４の形成工程と同様の工程により、第３の層間絶縁膜４６を形成する。すなわち、表面がプラズマに曝された複数の絶縁膜７０を積層して絶縁層７４を形成し、その表面をＣＭＰ法により平坦化する（図８参照）。
【００７３】
（７）上部配線構造の形成工程
その後、図８を参照して説明した第２の層間絶縁膜３４の形成工程、コンタクトホール９２の形成工程、プラグ３６ｂ,３６ｅの形成工程、及び第１の配線層９６の形成工程と同様の工程を繰返する。この繰り返しによって、第４の層間絶縁膜５０〜第６の層間絶縁膜５８、第２の配線層（第４の配線４８を含む配線層）〜第５の配線層（第７の配線６０を含む配線層）を形成する。尚、ＴｉＮ膜はＭｏ−ＣＶＤ（Metal Organic Chemical Vapor Deposition）法で形成する。
【００７４】
更に、第６の層間絶縁膜５８の上に、厚さ７２０ｎｍのＨＤＰ−ＵＳＧ（High Density Plasma-Undoped Silicon Glass）膜と厚さ５００ｎｍのＳＩＮ膜（窒化シリコン膜）を形成する。このＵＤＰ−ＵＳＧ及びＳＩＮ膜は、夫々、第１のカバー膜６２及び第２のカバー膜６４になる。
【００７５】
以上の説明から明らかように、第２の層間絶縁膜３４〜第６の層間絶縁膜５８は、繰り返し表面がエッチングされる。しかし、エッチング後の表面（又は、表面近傍）には新たな改質層が出現するので、第２の層間絶縁膜３４〜第６の層間絶縁膜５８は、殆ど水を吸収しない。
【００７６】
従って、第２の層間絶縁膜３４〜第６の層間絶縁膜５８に吸収された水が拡散して、強誘電体膜２６を劣化させることはない。尚、第１の層間絶縁膜２０に吸収された水は、保護膜３２及びアムミナ膜２２に阻止されて、強誘電体膜２６まで拡散することはない。このため、第１の層間絶縁膜２０に吸収された水が、強誘電体膜２６を劣化させることはない。
【００７７】
ところで、第２の層間絶縁膜３４〜第６の層間絶縁膜５８となる絶縁層７４は、種々の形態の成膜装置により形成することができる。例えば、成膜機能及びプラズマ処理機能の双方を備えたチャンバーを備えた成膜装置内で、絶縁膜７０の形成と絶縁膜７０のプラズマ処理を交互に行って、絶縁層７４を形成してもよい。
【００７８】
或いは、成膜室とプラズマ処理室とを備えた成膜装置を用い、成膜室内で絶縁膜７０を形成し、プラズマ処理室内で絶縁膜７０の表面をプラズマに曝して改質層７２を形成してもよい。この場合、成膜室とプラズマ処理室の間におけるＳｉ基板６の搬送は、成膜室、プラズマ処理室、及び両室を連結する連結部を真空に排気した状態で行う。従って、絶縁膜７０の表面は、大気に触れない。或いは、成膜室、プラズマ処理室、及び連結部を、乾燥ガス（不活性ガス、Ｎ２、Ｏ２、Ｎ２Ｏ等）で満した状態で、Ｓｉ基板６の搬送を行ってもよい。
【００７９】
（実施の形態２）
本実施の形態のデバイスも、FeRAMである。本FeRAMの基本構造は、実施の形態１のFeRAMと同じである。
【００８０】
本実施の形態のデバイスは、Ｓｉ基板６から強誘電体キャパシタ３０までは、実施の形態１のFeRAM２と同じ構造を有している。また、第１の配線層〜第５の配線層、各プラグ、カバー膜等の構造も、実施の形態１の対応する部分と略同じ物である。
【００８１】
一方、本実施の形態の第２の層間絶縁膜３４は、表面が平坦化された絶縁層７４と、この絶縁層７４の上に形成したＡｌＯ膜と、このＡｌＯ膜の上に形成したプラズマＴＥＯＳ膜を有している。ここで、絶縁層７４は、表面がプラズマに曝された複数の絶縁膜を積層した絶縁層（図８（ｃ）参照）である。一方、第３の層間絶縁膜４６〜第６の層間絶縁膜６２は、通常のプラズマＴＥＯＳ膜である。
【００８２】
本実施の形態のデバイスの製造方法は、強誘電体キャパシタ３０を形成するまでは、実施の形態１の製造方法と同じである。
【００８３】
本実施の形態では、強誘電体キャパシタ３０の形成後、実施の形態１と同様に、絶縁膜７０の形成と、形成した絶縁膜７０のプラズマ処理を繰返して絶縁層７４を形成する。その後、形成した絶縁層７４の表面を平坦化する（図８参照）。次に、平坦化した絶縁層７４の上にＡｌＯ膜を堆積する。更に、厚さ２５０ｎｍのプラズマＴＥＯＳ膜を成長する。
【００８４】
このように絶縁層７４とＡｌＯ膜とプラズマＴＥＯＳ膜を積層した積層膜が、第２の層間絶縁膜３４になる。
【００８５】
尚、上記プラズマＴＥＯＳ膜の成膜条件は、以下の通りである。
・ＴＥＯＳガス流量  ・・・  １８００ sccm
・Ｏ２ガス流量  ・・・   ８０００ sccm
・圧力  ・・・  ２．２  Torr
・成膜温度  ・・・  ３５０ ℃
・第１高周波の周波数  ・・・  １３．５６ ＭＨｚ
・第１高周波のパワー  ・・・  ４００Ｗ
・第２高周波の周波数  ・・・  ２ ＭＨｚ
・第２高周波のパワー  ・・・  ６００Ｗ
実施の形態１における第１の層間絶縁膜２０も、この条件で形成することができる。
【００８６】
その後、第３の層間絶縁膜４６〜第６の層間絶縁膜６２、第１の配線層〜第５の配線層、各プラグ、カバー膜等を形成して、FeRAMを完成する。ここで、第３の層間絶縁膜４６〜第６の層間絶縁膜６２は、上記成膜条件により形成する。
【００８７】
このように、本実施の形態では、第２の層間絶縁膜３４の途中に形成したＡｌＯ膜より上方の層間絶縁膜は、通常のプラズマＴＥＯＳ膜である。上述したように、プラズマＴＥＯＳ膜は、水を吸収しやすい。しかし、このＡｌＯが下方への水の拡散を阻止するので、強誘電体膜２６が水により劣化することない。
【００８８】
尚、ＡｌＯ膜を形成する層間絶縁膜は、第２の層間絶縁膜３４〜第６の層間絶縁膜５８のいずれの層間絶縁膜あってもよい。この場合、ＡｌＯ膜より基板側の層間絶縁層は、絶縁膜の形成と、形成した絶縁膜のプラズマ処理を繰返して形成する。
【００８９】
ところで、実施の形態１及び２のデバイスは、FeRAMである。しかし、機能膜を有する他のデバイス、例えば、絶縁体層に酸化マグネシウム膜（MgO）を用いる磁気抵抗素子や、このような磁気抵抗素子を有するＭＲＡＭ（Magnetoresistive Random Access Memory）に、実施の形態１及び２を適用してもよい。尚、このＭＲＡＭの機能膜は、酸化マグネシウム膜である。
【００９０】
また、上記実施の形態で機能膜を覆う絶縁層７４は、表面を改質した複数のプラズマＴＥＯＳ膜を積層した積層膜である。しかし、機能膜を覆う絶縁層７４は、他の絶縁膜（例えばＳｉＯＦ膜やＳｉＯＣ膜）の表面をプラズマに曝し、この絶縁膜を積層した絶縁層であってもよい。尚、ＳｉＯＦ膜とは、ＳｉＯ２膜に数％フッ素をドーピングした低誘電率膜である。また、ＳｉＯＣ膜とは、ＳｉＯ２膜に炭素をドーピングした低誘電率膜である。
【００９１】
また、上記実施の形態の基板は、Ｓｉ基板である。しかし、化合物半導体基板、金属基板、セラミック基板等の他の基板を用いてもよい。
【００９２】
以上の実施の形態１及び２を含む実施の形態に関し、更に以下の付記を開示する。
【００９３】
（付記１）
成膜装置内で、機能膜が形成された基板上に、前記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した前記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返す、
デバイスの製造方法。
【００９４】
（付記２）
付記１に記載のデバイスの製造方法において、
前記機能膜が、強誘電体膜であることを、
特徴とするデバイスの製造方法。
【００９５】
（付記３）
付記１又は２に記載のデバイスの製造方法において、
前記絶縁膜形成工程において、ＴＥＯＳを原料とするプラズマＣＶＤ法で前記絶縁膜を形成することを、
特徴とするデバイスの製造方法。
【００９６】
（付記４）
付記１乃至３のいずれか１項に記載のデバイスの製造方法において、
前記プラズマ処理工程において、Ｎ２Ｏ、ＮＯ、Ｏ２、及びＯ３からなる群から選ばれた何れかのガスに交流電界を印加して、前記プラズマを発生することを、
特徴とするデバイスの製造方法。
【００９７】
（付記５）
付記１乃至４のいずれか１項に記載のデバイスの製造方法において、
前記成膜装置内が減圧されていることを、
特徴とするデバイスの製造方法。
【００９８】
（付記６）
付記１乃至５のいずれか１項に記載のデバイスの製造方法において、
前記絶縁膜形成工程において、厚さ５０ｎｍ以上２５０ｎｍ以下の前記絶縁膜を形成することを、
特徴とするデバイスの製造方法。
【００９９】
（付記７）
付記１乃至６のいずれか１項に記載のデバイスの製造方法において、
前記成膜装置が、成膜室と前記成膜室に連結されたプラズマ処理室を有し、
前記絶縁膜形成工程において、前記成膜室内で、前記絶縁膜を形成し、
前記プラズマ処理工程において、前記プラズマ処理室内で、前記絶縁膜の表面を前記プラズマに曝すことを、
特徴とするデバイスの製造方法。
【０１００】
（付記８）
基板と、
前記基板上に形成された機能膜と、
前記機能膜を覆い、表面がプラズマに曝された複数の絶縁膜が積層された絶縁層を、
有するデバイス。
【符号の説明】
【０１０１】
２・・・FeRAM
６・・・Ｓｉ基板
７０・・・絶縁膜
７４・・・絶縁層  
【図１】
2011023390.tif 000003
【図２】
2011023390.tif 000004
【図３】
2011023390.tif 000005
【図４】
2011023390.tif 000006
【図５】
2011023390.tif 000007
【図６】
2011023390.tif 000008
【図７】
2011023390.tif 000009
【図８】
2011023390.tif 000010
【図９】
2011023390.tif 000011