(57)【要約】【課題】遅延時間の短縮を行なうことなく、電圧検出測定時間の短縮が可能な半導体装置の検出電圧測定方法及び検出電圧測定装置を提供する。【解決手段】半導体装置の検出電圧測定方法及び検出電圧測定装置は、被検出電圧Ｖ１が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路１０と、該電圧検出回路１０から前記所定の信号が入力され、入力から所定時間経過したときに検出信号を出力する遅延回路２０とを備えた半導体装置において前記電圧検出回路が前記所定の信号を出力する所定の電圧の実際値である検出電圧を測定する。段階的または連続的に変化する被検出電圧Ｖ１を発生させ、電圧発生装置ＶＭの電圧を変化させたときにおける半導体装置１００の消費電流Ｉinを測定し、電流測定装置ＩＭにより測定された消費電流Ｉinが遅延回路２０の消費電流分増加したか否かを判定し、増加したと判定されているときに電圧発生装置ＶＭで発生している被検出電圧Ｖ１を半導体装置１００の検出電圧とする。【選択図】図１
2011047870.tif 000002
【特許請求の範囲】
【請求項１】
被検出電圧が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路と、該電圧検出回路から前記所定の信号が入力され、入力から所定時間経過後に検出信号を出力する遅延回路とを備えた半導体装置において前記電圧検出回路が前記所定の信号を出力する所定の電圧の実際値である検出電圧を測定する方法であって、
段階的または連続的に変化する被検出電圧を発生させるステップと、
前記被検出電圧を変化させたときにおける前記半導体装置の消費電流を測定するステップと、
測定された消費電流が前記遅延回路の消費電流分増加したか否かを判定するステップと、
測定された消費電流が前記遅延回路の消費電流分増加したと判定されたときに発生している被検出電圧を半導体装置の検出電圧とするステップとを含むことを特徴とする
半導体装置の検出電圧測定方法。
【請求項２】
請求項１に記載の半導体装置の検出電圧測定方法において、
前記半導体装置が、テスト信号が入力される外部端子を備え、外部端子に入力されるテスト信号に応じて前記遅延回路の消費電流を増加可能に構成されている場合に、
検出電圧の測定時に、前記外部端子にテスト信号を入力するステップと、
外部端子にテスト信号が入力されたときに、前記遅延回路の消費電流を増加させるステップをさらに含むことを特徴とする
半導体装置の検出電圧測定方法。
【請求項３】
請求項１に記載の半導体装置の検出電圧測定方法において、
前記半導体装置が、制御信号が入力される外部端子と、外部端子に入力される制御信号に応じて前記遅延回路の消費電流を増加させるテスト信号を出力するテスト信号発生手段とを備える場合に、  
検出電圧の測定時に、前記外部端子に制御信号を入力するステップと、
外部端子に制御信号が入力されたときに、前記信号発生手段からテスト信号を出力させ、前記遅延回路の消費電流を増加させるステップをさらに含むことを特徴とする
半導体装置の検出電圧測定方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の検出電圧測定方法において、
前記遅延回路は、少なくとも発振回路と、該発振回路から出力されるクロックの数を計数するカウンタ回路とを備え、該カウンタ回路で計数されたクロック数が所定数に達したときに検出信号を出力することを特徴とする
半導体装置の検出電圧測定方法。
【請求項５】
請求項４に記載の半導体装置の検出電圧測定方法において、
前記遅延回路は、テスト信号が入力されると発振回路の発振周波数を高くすることを特徴とする
半導体装置の検出電圧測定方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の検出電圧測定方法において、
前記半導体装置はＣＭＯＳ回路によって製造されていることを特徴とする
半導体装置の検出電圧測定方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の検出電圧測定方法において、
前記半導体装置は、二次電池の過充電、過放電、充電過電流、放電過電流、短絡電流などを検出して、前記二次電池を保護する二次電池保護用半導体装置であることを特徴とする
半導体装置の検出電圧測定方法。
【請求項８】
半導体装置が検出信号を出力する所定の電圧の実際値である検出電圧を測定する装置であって、
被検出電圧が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路と、
該電圧検出回路から前記所定の信号が入力され、入力から所定時間経過後に検出信号を出力する遅延回路と、
段階的または連続的に変化する被検出電圧を発生させる手段と、
前記被検出電圧を変化させたときにおける前記半導体装置の消費電流を測定する手段と、
測定された消費電流が前記遅延回路の消費電流分増加したか否かを判定する手段と、
測定された消費電流が前記遅延回路の消費電流分増加したと判定されたときに発生している被検出電圧を半導体装置の検出電圧とする手段とを含むことを特徴とする
半導体装置の検出電圧測定装置。
【請求項９】
請求項８に記載の半導体装置の検出電圧測定装置において、
前記半導体装置は、テスト信号が入力される外部端子を備え、外部端子に入力されるテスト信号に応じて前記遅延回路の消費電流を増加させることを特徴とする
半導体装置の検出電圧測定装置。
【請求項１０】
請求項８に記載の半導体装置の検出電圧測定装置において、
前記半導体装置は、制御信号が入力される外部端子と、外部端子に入力される制御信号に応じて前記遅延回路の消費電流を増加させるテスト信号を出力するテスト信号発生手段とを備えることを特徴とする
半導体装置の検出電圧測定装置。
【請求項１１】
請求項８から１０のいずれか１項に記載の半導体装置の検出電圧測定装置において、
前記遅延回路は、少なくとも発振回路と、該発振回路から出力されるクロックの数を計数するカウンタ回路とを備え、該カウンタ回路で計数されたクロック数が所定数に達したときに検出信号を出力することを特徴とする
半導体装置の検出電圧測定装置。
【請求項１２】
請求項１１に記載の半導体装置の検出電圧測定装置において、
前記遅延回路は、テスト信号が入力されると発振回路の発振周波数を高くすることを特徴とする
半導体装置の検出電圧測定装置。
【請求項１３】
請求項８から１２のいずれか１項に記載の半導体装置の検出電圧測定装置において、
前記半導体装置はＣＭＯＳ回路によって製造されていることを特徴とする
半導体装置の検出電圧測定装置。
【請求項１４】
請求項８から１３のいずれか１項に記載の半導体装置の検出電圧測定装置において、
前記半導体装置は、二次電池の過充電、過放電、充電過電流、放電過電流、短絡電流などを検出して、前記二次電池を保護する二次電池保護用半導体装置であることを特徴とする
半導体装置の検出電圧測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出回路と、電圧検出回路の検出信号を遅延させる遅延回路を備えた半導体装置の検出電圧測定方法に関する。
【背景技術】
【０００２】
携帯電子機器では、取扱の簡便なバッテリパックが広く用いられている。バッテリパックは１つ乃至複数個の二次電池を１つのパッケージに格納したもので、二次電池としてリチウムイオン電池や、リチウムポリマ電池、ニッケル水素電池など高容量のものが用いられている。高容量の電池は、内部に保持しているエネルギー量が極めて大きいため、過充電、過放電、過電流を行った場合は発熱し、時には発火に至ることもある。
【０００３】
そのため、このような過充電、過放電、充電過電流、放電過電流、短絡電流などの異常から二次電池を保護するための保護用半導体装置がバッテリパック内に収められ、この保護用半導体装置により、上記保護が必要な場合は、二次電池と充電器あるいは負荷装置との接続を遮断して発熱、発火を防いでいる。
【０００４】
保護用半導体装置は、過充電、過放電、充電過電流、放電過電流、短絡電流などの異常を検出するために、これらの異常検出用の検出回路を個別に備えている。検出回路は、保護動作が必要な異常を検出すると、検出信号を出力する。具体的には、検出回路は異常に対応した電圧を検出し、その検出した電圧が所定の電圧以上（もしくは以下）であるか、又は、所定範囲内にあるかを判断し、その結果を検出信号として出力する。そして、この検出信号に基づき、二次電池と充電器あるいは負荷装置との間に設けられているスイッチ手段がオフされ、接続が遮断される。
【０００５】
しかし、検出信号が出力されて直ちにスイッチ手段をオフするように構成すると、以下のような問題がある。すなわち、ノイズ等により極短時間検出信号が出力されただけでも、二次電池と充電器あるいは負荷装置との接続が遮断されて電力供給が停止し、その結果、負荷装置が誤作動するなどの不具合が発生する虞がある。そこで、このような誤作動を防止するため、通常、検出信号が所定時間継続して出力された場合に異常と判断し、スイッチ手段をオフするように構成される。このため、保護用半導体装置において、遅延回路を設け、遅延回路で検出回路の出力信号を上記の所定時間（遅延時間）だけ遅延させた信号を検出信号としている。遅延時間は、検出する内容によって異なる時間が設定される。例えば、変化の大きいものや緊急を要するものほど遅延時間は短く設定される。一方、あまり緊急を要しないものについては遅延時間は長く設定され、例えば最長５秒になる場合もある。
【０００６】
ところで、このような保護用半導体装置における前記各異常に対応する所定の電圧には、半導体装置単体毎に若干のばらつきがある。そのため、一般に、出荷前の特性検査や出荷検査などにおいて、この所定の電圧の実際値について検査が行われる。しかし、この検査において、半導体装置単体毎に上記遅延時間を待っていたのでは、検査に時間が掛かり過ぎて十分な量産性が得られないだけでなく検査コストも増加してしまう。
【０００７】
そこで、特許文献１には、このような半導体装置に遅延時間検出用のテスト端子を設け、このテスト端子にテスト信号を入力することにより、遅延時間を短縮し、テスト時間を短くしたことが開示されている。
【０００８】
しかし、テスト信号を入力するために、半導体装置にテスト用端子を設けると、既存の小型パッケージを利用できず、大型のパッケージを使用しなければならなくなる場合がある。また、テスト端子用のボンディングパッドが増えてＩＣのチップサイズが大きくなり、スペースやコストが増加する場合がある。保護用半導体装置はバッテリパック内に収める必要があるため小型化が不可欠である。
【０００９】
この問題に対処可能なものとして、特許文献２に開示のものがある。この特許文献２に記載のものでは、半導体装置内でテスト信号を生成するように構成され、これにより、新たな端子を追加する必要がなく、パッケージの小型化も可能となる。また、端子を接続するためのボンディングパッドが不要となり、その分チップ面積の縮小が図れる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献２に記載のものにおいては、遅延時間を短くするための制御回路、及び、テスト信号を発生させるためのテスト信号発生回路を追加する必要があり、チップサイズの縮小はそれほど期待できない。
【００１１】
本発明は、上述した実情を考慮してなされたものであって、遅延時間の短縮を行なうことなく、電圧検出測定時間の短縮が可能な半導体装置の検出電圧測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
被検出電圧が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路と、該電圧検出回路から前記所定の信号が入力され、入力から所定時間経過後に検出信号を出力する遅延回路とを備えた半導体装置においては、遅延回路に電圧検出回路から所定の信号が入力された場合、所定時間が経過する前であっても、半導体装置の消費電流は遅延回路の消費電流分増加する、との知見を本願発明者は得た。そこで、被検出電圧を変化させながら半導体装置の消費電流を測定するように構成した。
【００１３】
具体的には、上記の課題を解決するために、本発明に係る検出電圧測定方法は、被検出電圧が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路と、該電圧検出回路から前記所定の信号が入力され、入力から所定時間経過後に検出信号を出力する遅延回路とを備えた半導体装置において前記電圧検出回路が前記所定の信号を出力する所定の電圧の実際値である検出電圧を測定する方法であって、段階的または連続的に変化する被検出電圧を発生させるステップと、前記被検出電圧を変化させたときにおける前記半導体装置の消費電流を測定するステップと、測定された消費電流が前記遅延回路の消費電流分増加したか否かを判定するステップと、測定された消費電流が前記遅延回路の消費電流分増加したと判定されたときに発生している被検出電圧を半導体装置の検出電圧とするステップとを含む。
【００１４】
本発明に係る検出電圧測定装置は、半導体装置が検出信号を出力する所定の電圧の実際値である検出電圧を測定する装置であって、被検出電圧が所定の電圧になったことを検出し、検出したときに所定の信号を出力する電圧検出回路と、該電圧検出回路から前記所定の信号が入力され、入力から所定時間経過後に検出信号を出力する遅延回路と、段階的または連続的に変化する被検出電圧を発生させる手段と、前記被検出電圧を変化させたときにおける前記半導体装置の消費電流を測定する手段と、測定された消費電流が前記遅延回路の消費電流分増加したか否かを判定する手段と、測定された消費電流が前記遅延回路の消費電流分増加したと判定されたときに発生している被検出電圧を半導体装置の検出電圧とする手段とを含む。
【発明の効果】
【００１５】
本発明によれば、遅延回路からの検出信号の出力を待つことなく、半導体装置の検出電圧を知ることができる。このように構成することで、半導体装置の検出電圧の測定時間を極めて短くすることができ、検査時間を短縮することが可能となる。
【００１６】
しかも、従来のようなテスト端子やテスト信号発生手段を設けなくてもよく、半導体装置のチップサイズの縮小も可能となる。
【図面の簡単な説明】
【００１７】
【図１】第１の例の半導体装置に本発明の検出電圧測定方法及び測定装置を適用したテスト回路図である。
【図２】本発明の検出電圧測定方法を示すフローチャートである。
【図３】第２の例の半導体装置に本発明の検出電圧測定方法及び測定装置を適用したテスト回路図である。
【図４】第３の例の半導体装置に本発明の検出電圧測定方法及び測定装置を適用したテスト回路図である。
【図５】図４の遅延回路の内部構成例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【００１９】
（第１の実施形態）
１．構成
図１は、本発明の検出電圧測定方法及び測定装置の第１の実施形態を説明するための、半導体装置１００のテスト回路の構成を示した図である。テスト回路は、半導体装置１００をテストする回路であって、被検出電圧Ｖ１を発生する電圧発生装置ＶＭと、半導体装置１００の入力電流Ｉinを測定する電流測定装置ＩＭと、電圧発生装置ＶＭで発生させる電圧を制御すると共に、電流測定装置ＩＭで測定した電流に基づき半導体装置１００での検出電圧を判別する制御装置２００と、を含んでいる。電圧発生装置ＶＭは、電流測定装置ＩＭを介して半導体装置１００の電源端子Ｖddと接地端子ＧＮＤに接続されている。
【００２０】
半導体装置１００には、電圧検出回路１０と遅延回路２０が内蔵されている。本実施形態では、電圧検出回路１０は一つであるが、実際には二次電池の過充電、過放電、充電過電流、放電過電流、短絡電流などの各異常を検出するため複数の電圧検出回路が内蔵されている。各電圧検出回路における電圧検出個所や検出電圧値は各異常の内容に応じて異なっている。
【００２１】
遅延回路２０は、電圧検出回路１０毎に設けてもかまわないが、チップ面積を縮小するため通常は一つの遅延回路２０を各電圧検出回路１０で共用する。遅延回路２０は、図示しない制御回路により、検出する異常項目毎に遅延時間の設定ができるようになっている。
【００２２】
電圧検出回路１０は、電源端子Ｖddに印加された電圧が所定の電圧以上になったことを検出して検出信号を出力する。そして、この検出信号に基づき、例えば二次電池と充電器あるいは負荷装置との間に設けられているスイッチ手段がオフされ、接続が遮断される。これにより、前記の各異常発生時に、二次電池と充電器あるいは負荷装置との接続を遮断して、発熱、発火を防止することができる。
【００２３】
電圧検出回路１０は、分圧抵抗Ｒ１とＲ２、参照電圧Ｖref、コンパレータ１１で構成されている。抵抗Ｒ１と抵抗Ｒ２は、電源端子Ｖddと接地端子ＧＮＤとの間に直列に接続されている。抵抗Ｒ１と抵抗Ｒ２の接続ノードはコンパレータ１１の非反転入力に接続されている。コンパレータ１１の反転入力には参照電圧Ｖrefが接続されている。コンパレータ１１の出力は遅延回路２０の入力に接続されている。
【００２４】
遅延回路２０は、電圧検出回路１０の出力レベルがハイレベルとなると動作を開始する。遅延回路２０は、電圧検出回路１０の出力レベルがハイレベルである状態が、所定時間（遅延時間）以上継続したときに、外部端子Ｃoutに検出信号を出力する。
【００２５】
遅延回路２０の電源は電源端子Ｖddに接続されており、コンパレータ１１の出力レベルがハイレベルの場合、遅延回路２０が動作して消費電流Ｉdが流れる。逆にコンパレータ１１の出力レベルがローレベルの場合、遅延回路２０は動作せず消費電流Ｉdがほとんど流れない。
【００２６】
次に半導体装置１００の回路動作を簡単に説明する。電源端子Ｖddに印加された披検出電圧Ｖ１は抵抗Ｒ１とＲ２で分圧電圧Ｖbに分圧される。コンパレータ１１は分圧電圧Ｖbと参照電圧Ｖrefを比較する。参照電圧Ｖrefの方が高い場合、コンパレータ１１の出力はローレベルとなる。この状態では遅延回路２０は動作せず消費電流Ｉdは流れない。これに対し、分圧電圧Ｖbの方が高い場合、コンパレータ１１の出力はハイレベルとなる。すると遅延回路２０が動作を開始し、電源端子Ｖddより電力が供給され、消費電流Ｉdが流れる。
【００２７】
制御装置２００は、本実施形態の検出電圧測定方法にしたがい半導体装置１００の電圧検出回路１０で検出された電圧の測定動作を制御する。制御装置２００には、電流検出装置ＩＭから、検出電流値に対応する信号が入力される。また、制御装置２００は、電圧発生装置ＶＭを制御して、電圧発生装置ＶＭの発生電圧値を変化させる。制御装置２００は、電流検出装置ＩＭから入力された電流値に基づいて、電圧発生装置ＶＭに出力電圧のアップを指示する信号を出力する。制御装置２００は、以下に説明するフローチャートに従って電流検出装置ＩＭ及び電圧発生装置ＶＭを制御する。
２．動作
【００２８】
図２は、本実施形態の検出電圧測定動作を示すフローチャートである。図２を参照しながら検出電圧測定方法を説明する。本実施の形態においては、制御装置２００によりこのフローチャートに示す動作が実施される。
【００２９】
工程Ｓ１で電源端子Ｖddと接地端子ＧＮＤとの間に、電圧発生手段ＶＭにより電圧（被検出電圧）Ｖ１が印加される。このとき電圧発生装置ＶＭが発生する電圧（被検出電圧）Ｖ１は、電圧検出回路１０の検出電圧より十分低い電圧である。そのため、コンパレータ１１の出力はローレベルとなり、遅延回路２０は動作せず消費電流Ｉdは流れない。
【００３０】
次に、工程Ｓ２で電流検出装置ＩＭにより入力電流Ｉinを測定する。制御装置２００は、この電流を読み込み、Ｉin1として保存する。
【００３１】
次に、制御装置２００は、工程Ｓ３で被検出電圧Ｖ１を所定の電圧だけアップする。アップする所定の電圧は、電圧検出回路１０の仕様に応じて設定する。この所定の電圧は、電圧検出回路１０の電圧検出公差幅の１／２程度に設定するのが望ましい。例えば電圧検出公差が±０．１Ｖであれば、この所定の電圧を０．１Ｖアップする。
【００３２】
次に、工程Ｓ４で、制御装置２００は、再び入力電流Ｉinを測定し、この電流をＩin2とする。
【００３３】
次に、工程Ｓ５で、制御装置２００は、電流Ｉin2からＩin1を減算した値を求める。この差が、遅延回路２０が動作したときの消費電流Ｉd以下であるときは、コンパレータ１１の出力はローレベルのままでまだ反転していない。この場合、工程Ｓ６に移り、今回測定した入力電流Ｉin2をＩin1として保存する。
【００３４】
次に工程Ｓ３に戻り、制御装置２００は、被検出電圧Ｖ１を所定の電圧だけアップし、工程Ｓ４で入力電流Ｉinを測定し、この測定したＩinをＩin2とする。そして再び工程Ｓ５で入力電流Ｉin1とＩin2の差を調べる。この差が前記した消費電流Ｉd以上になるまで、上記工程Ｓ３からＳ６を繰り返す。
【００３５】
工程Ｓ５で電流Ｉin1とＩin2の差が消費電流Ｉd以上になったことが検出された場合、工程Ｓ７に移行し、制御装置２００は、このときの被検出電圧Ｖ１を半導体装置１００の検出電圧と判断する。消費電流Ｉdが流れるのは、遅延回路２０が動作を開始して消費電流Ｉdが流れたことを示している。すなわち、コンパレータ１１が反転し、コンパレータ１１の出力がハイレベルとなったことを示している。
【００３６】
３．まとめ
上記のように、本実施の形態によれば、コンパレータ１１の反転レベル、つまり半導体装置１００の検出電圧を、遅延回路２０の検出信号の出力を待つことなく、半導体装置１００の入力電流Ｉinを測定することにより、知ることができる。そのため、半導体装置１００の検出電圧の測定時間を極めて短くすることができ、検査時間の短縮が可能となる。
【００３７】
しかも、半導体装置に検出電圧測定のためのテスト端子が不要となる。さらに、テスト信号発生手段も不要となりテスト時間の短縮と共に、チップサイズの縮小も可能となる。
【００３８】
（第２の実施形態）
図３は、本発明の検出電圧測定方法及び測定装置の第２の実施形態を説明するための、半導体装置１００のテスト回路の構成を示した図である。図１の構成と異なる点は、半導体装置１００に外部端子Ｔ１が追加され、外部端子Ｔ１に入力されたテスト信号が遅延回路２０に入力される点である。なお、テスト信号は、検出電圧の測定時において外部端子Ｔ１に入力される。
【００３９】
遅延回路２０は、テスト信号が入力されると、テスト信号が入力される場合と比較して、消費電流Ｉdが増加するように構成されている。このため、検出電圧測定期間中に外部端子Ｔ１にテスト信号が入力されると、前記フローチャートの工程Ｓ５において、遅延回路２０が動作を開始したときの入力電流Ｉin1とＩin2の差が大きくなる。元々遅延回路２０の消費電流Ｉdは数μＡと小さいので、消費電流Ｉdを大きくすることでより消費電流Ｉinの変化が検知しやすくなる。
【００４０】
（第３の実施形態）
図４は、本発明の検出電圧測定方法及び測定装置の第３の実施形態を説明するための、半導体装置１００のテスト回路の構成を示した図である。第２の実施形態（図３）と異なる点は、外部端子Ｔ１と遅延回路２０の間にテスト信号発生回路３０が追加された点である。また、外部端子Ｔ１は、テスト専用端子ではなく、既存の外部端子にテスト端子の機能を合わせ持たせたものとしている。
【００４１】
テスト信号発生回路３０は、外部端子Ｔ１に入力された電圧信号に応じてテスト信号を生成する。テスト信号は遅延回路２０に入力される。すなわち、検出電圧測定期間中、外部端子Ｔ１に所定電圧の信号が入力される。
【００４２】
テスト信号発生手段３０は所定電圧信号が入力されるとテスト信号を出力する。遅延回路２０は、テスト信号が入力されると、テスト信号が入力されていないときよりも消費電流Ｉdが増加するように構成されている。このため、フローチャートの工程Ｓ５において、入力電流Ｉin1とＩin2の差が大きくなり消費電流Ｉinの変化を確認しやすくなる。
【００４３】
図５は、図４の遅延回路２０の内部構成例を示すブロック図である。遅延回路２０はロジック回路２１、発振回路２２、カウンタ回路２３で構成されている。
【００４４】
ロジック回路２１にはコンパレータ１１の出力が入力されている。ロジック回路２１は、コンパレータ１１の出力がハイレベルとなると、発振回路２２を動作させる。発振回路２２から出力されるクロック信号はカウンタ回路２３に入力される。カウンタ回路２３は、クロック信号を所定数計数するとロジック回路２１にカウント終了信号を出力する。ロジック回路２１はカウント終了信号を受けると、検出信号を外部端子Ｃoutに出力する。
【００４５】
テスト信号発生回路３０から出力されたテスト信号は発信回路２２に入力される。発振回路２２は、テスト信号が入力されると、テスト信号が入力されていないときよりも発振周波数が高くなる。
【００４６】
遅延回路２０はＣＭＯＳ回路により製造されている。ＣＭＯＳ回路の消費電流は内部回路のスイッチングの回数に一般に比例する。すなわち、回路を動作させるクロック信号の周波数が高くなるほど消費電流が増える。
【００４７】
そのため、コンパレータ１１の出力がハイレベルとなって、発振回路２２が動作すると、それまでほとんど０であった消費電流Ｉdが急激に増える。また、発振回路２２にテスト信号が入力されると、発振回路２２の発信周波数が高くなり、さらに消費電流Ｉdが増加する。
【００４８】
なお、図３と図４に示す半導体装置１００の構成は、本実施形態の測定方法の実施のために必須のものではない。背景技術で述べたように、遅延回路２０の遅延時間を短縮する方法は、ほとんどが発振回路の周波数を高くするものである。そのため、遅延時間を短縮する方法の実施のために製造された既存の半導体装置に対しても、本実施形態の測定方法を適用して検出電圧を測定することができる。
【００４９】
また、前記各実施形態では、電圧発生装置ＶＭは、工程Ｓ３で被検出電圧Ｖ１を所定の電圧だけ段階的にアップするが、連続的にアップさせてももちろんよい。
【００５０】
また、前記各実施形態は、制御回路２００を備えているが、本発明は、制御回路２００を備えず、作業者が電圧発生装置ＶＭの発生電圧の調整及び電流測定装置ＩＭでの電流チェック等を行うことによっても実施することができる。
【符号の説明】
【００５１】
１０  電圧検出回路
１１  コンパレータ
２０  遅延回路
２１  ロジック回路
２２  発振回路
２３  カウンタ回路
３０  テスト信号発生手段、
１００  半導体装置  
Ｖ１  被検出電圧
ＶＭ  電圧検出手段
ＩＭ  電流測定手段
Ｉin  検出電流
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特許第３７９４５４７号公報
【特許文献２】特開２００８−７２８００号公報
【図１】
2011047870.tif 000003
【図２】
2011047870.tif 000004
【図３】
2011047870.tif 000005
【図４】
2011047870.tif 000006
【図５】
2011047870.tif 000007