(57)【要約】【課題】局所的な放電が基板上で発生した製造工程を速やかに特定する。【解決手段】各々、表示領域Ｄを有する複数のアクティブマトリクス基板形成領域Ａがマトリクス状に規定されたアクティブマトリクス基板用母基板１２０であって、各表示領域Ｄの外側には、局所的な放電により破壊されて局所的な放電を検出する放電検出パターンＰａが設けられている。【選択図】図２
2011128543.tif 000002
【特許請求の範囲】
【請求項１】
各々、表示領域を有する複数のアクティブマトリクス基板形成領域がマトリクス状に規定されたアクティブマトリクス基板用母基板であって、
上記各表示領域の外側には、局所的な放電により破壊されて該局所的な放電を検出する放電検出パターンが設けられていることを特徴とするアクティブマトリクス基板用母基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板用母基板において、
上記放電検出パターンは、上記各アクティブマトリクス基板形成領域の外側に設けられていることを特徴とするアクティブマトリクス基板用母基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板用母基板において、
上記放電検出パターンは、上記局所的な放電により断線するように線状に形成された破断予定部と、該破断予定部に電荷を誘導するための電荷誘導部とを備えていることを特徴とするアクティブマトリクス基板用母基板。
【請求項４】
請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板用母基板において、
上記放電検出パターンは、上記各表示領域に形成されるボトムゲート型の複数の薄膜トランジスタの各ゲート電極と同一層に同一材料により形成されていることを特徴とするアクティブマトリクス基板用母基板。
【請求項５】
各々、表示領域を有する複数のアクティブマトリクス基板形成領域がマトリクス状に規定されたアクティブマトリクス基板用母基板を検査する方法であって、
上記各表示領域の外側には、局所的な放電により破壊されて該局所的な放電を検出する放電検出パターンが設けられており、
上記放電検出パターンの破壊状態を定点観察して、局所的な放電を検出することにより、上記各アクティブマトリクス基板形成領域の状態を把握することを特徴とするアクティブマトリクス基板用母基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板用母基板及びその検査方法に関し、特に、液晶表示パネルを構成するアクティブマトリクス基板を多面取りで製造するためのアクティブマトリクス基板用母基板及びその検査方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」と称する）が設けられている。このアクティブマトリクス基板を製造する際には、製造工程中に発生した静電気によりＴＦＴなどが破壊され易いので、ＥＳＤ（electrostatic discharge：静電気放電）対策を講じる必要がある。
【０００３】
例えば、特許文献１には、静電気による絶縁破壊を発生を抑制するために、画像表示領域を囲むようにダミーの配線が設けられ、その配線に接続するようにダミーのＴＦＴが設けられたＴＦＴアレイ基板が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１４９６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アクティブマトリクス基板の製造では、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）装置などの処理装置内において、ステージから被処理基板を移動させる際の剥離帯電やシャワープレートの穴内の異常放電による局所的な放電が発生すると、例えば、被処理基板上に形成された素子パターンや配線パターンが黒焦げになって破壊されて、製造歩留まりが低下してしまうので、各製造工程毎に、被処理基板上の帯電量をテスターで測定したり、被処理基板上に形成された素子パターンや配線パターンを顕微鏡で観察したりして、剥離帯電や異常放電による局所的な放電が発生した製造工程を早期に特定するようにしている。しかしながら、実際に剥離帯電や異常放電などによる局所的な放電は、被処理基板上のどの位置で発生するか予想できないので、その局所的な放電が発生した製造工程を速やかに特定することは、困難である。ここで、アクティブマトリクス基板は、近年、例えば、第１０世代のマザーガラス（０．７ｍｍ×２８８０ｍｍ×３１３０ｍｍ）を用いて多面取りで製造されるので、被処理基板であるアクティブマトリクス基板用母基板が益々大型になっており、上記局所的な放電が発生した製造工程を速やかに特定することは、いっそう困難になってきている。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、局所的な放電が基板上で発生した製造工程を速やかに特定することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、各表示領域の外側に、局所的な放電により破壊される放電検出パターンを設けるようにしたものである。
【０００８】
具体的に本発明に係るアクティブマトリクス基板用母基板は、各々、表示領域を有する複数のアクティブマトリクス基板形成領域がマトリクス状に規定されたアクティブマトリクス基板用母基板であって、上記各表示領域の外側には、局所的な放電により破壊されて該局所的な放電を検出する放電検出パターンが設けられていることを特徴とする。
【０００９】
上記の構成によれば、アクティブマトリクス基板用母基板に規定された各表示領域の外側に、局所的な放電により破壊される放電検出パターンが設けられているので、例えば、放電検出パターンの破壊状態を定点観察することにより、基板上で発生した局所的な放電が検出される。そのため、従来の検査方法のように、各製造工程毎に各表示領域内に形成された素子パターンや配線パターンに異常がないか隈無く観察する必要がなく、アクティブマトリクス基板用母基板の各表示領域の外側の所定位置に形成した放電検出パターンを各製造工程毎に定点観察するだけでよいので、局所的な放電が基板上で発生した製造工程が速やかに特定される。
【００１０】
上記放電検出パターンは、上記各アクティブマトリクス基板形成領域の外側に設けられていてもよい。
【００１１】
上記の構成によれば、放電検出パターンがアクティブマトリクス基板用母基板に規定された各アクティブマトリクス基板形成領域の外側に設けられているので、アクティブマトリクス基板の動作に全く影響しないアクティブマトリクス基板用母基板の切り捨て部に放電検出パターンが配置することになる。
【００１２】
上記放電検出パターンは、上記局所的な放電により断線するように線状に形成された破断予定部と、該破断予定部に電荷を誘導するための電荷誘導部とを備えていてもよい。
【００１３】
上記の構成によれば、放電検出パターンが、基板上の局所的な放電により断線する線状の破断予定部と、その破断予定部に電荷を誘導するための電荷誘導部とを備えているので、放電検出パターンの破断予定部を定点観察することにより、基板上で発生した局所的な放電が具体的に検出される。
【００１４】
上記放電検出パターンは、上記各表示領域に形成されるボトムゲート型の複数の薄膜トランジスタの各ゲート電極と同一層に同一材料により形成されていてもよい。
【００１５】
上記の構成によれば、放電検出パターンが、各表示領域に形成されるボトムゲート型の複数の薄膜トランジスタの各ゲート電極と同一層に同一材料により形成されているので、例えば、マザーガラスにゲート電極などの最初の導電パターンを形成した時点から、基板上で発生した局所的な放電を検出することが可能になる。
【００１６】
また、本発明に係るアクティブマトリクス基板用母基板の検査方法は、各々、表示領域を有する複数のアクティブマトリクス基板形成領域がマトリクス状に規定されたアクティブマトリクス基板用母基板を検査する方法であって、上記各表示領域の外側には、局所的な放電により破壊されて該局所的な放電を検出する放電検出パターンが設けられており、上記放電検出パターンの破壊状態を定点観察して、局所的な放電を検出することにより、上記各アクティブマトリクス基板形成領域の状態を把握することを特徴とする。
【００１７】
上記の方法によれば、アクティブマトリクス基板用母基板に規定された各表示領域の外側に、局所的な放電により破壊される放電検出パターンが設けられているので、放電検出パターンの破壊状態を定点観察することにより、基板上で発生した局所的な放電が検出されて、各アクティブマトリクス基板形成領域の状態が把握される。そのため、従来の検査方法のように、各製造工程毎に各表示領域内に形成された素子パターンや配線パターンに異常がないか隈無く観察する必要がなく、アクティブマトリクス基板用母基板の各表示領域の外側の所定位置に形成した放電検出パターンを各製造工程毎に定点観察するだけでよいので、局所的な放電が基板上で発生した製造工程が速やかに特定される。
【発明の効果】
【００１８】
本発明によれば、各表示領域の外側に、局所的な放電により破壊される放電検出パターンが設けられているので、局所的な放電が基板上で発生した製造工程を速やかに特定することができる。
【図面の簡単な説明】
【００１９】
【図１】実施形態１に係るアクティブマトリクス基板用母基板の平面図である。
【図２】図１のアクティブマトリクス基板用母基板の領域Ｘを拡大した平面図である。
【図３】図１のアクティブマトリクス基板用母基板に設けられた放電検出パターンの平面図である。
【図４】図１のアクティブマトリクス基板形成領域に形成されるアクティブマトリクス基板の断面図である。
【図５】図１のアクティブマトリクス基板用母基板を検査する検査装置の概略図である。
【図６】実施形態２に係るアクティブマトリクス基板用母基板に設けられた放電検出パターンの平面図である。
【図７】図６中のVII−VII線に沿った放電検出パターンの断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００２１】
《発明の実施形態１》
図１〜図５は、本発明に係るアクティブマトリクス基板用母基板及びその検査方法の実施形態１を示している。具体的に図１は、本実施形態のアクティブマトリクス基板用母基板１２０を示す平面図であり、図２は、図１のアクティブマトリクス基板用母基板１２０の領域Ｘを拡大した平面図である。また、図３は、アクティブマトリクス基板用母基板１２０に設けられた放電検出パターンＰａを示す平面図である。さらに、図４は、アクティブマトリクス基板形成領域Ａに形成されるアクティブマトリクス基板２０の断面図である。
【００２２】
アクティブマトリクス基板用母基板１２０では、例えば、０．７ｍｍ×２８８０ｍｍ×３１３０ｍｍのマザーガラスであり、図１に示すように、各々、５７型パネル用のアクティブマトリクス基板２０（図４参照）が形成される８つのアクティブマトリクス基板形成領域Ａがマトリクス状（２行４列）に規定されている。
【００２３】
アクティブマトリクス基板形成領域Ａは、図１及び図２に示すように、複数の画素（不図示）をマトリクス状に配置して、画像表示を行う表示領域Ｄを備えている。
【００２４】
ここで、アクティブマトリクス基板形成領域Ａに形成されるアクティブマトリクス基板２０は、図４に示すように、表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５を覆うように設けられた層間絶縁膜１５と、層間絶縁膜１５上にマトリクス状に設けられた複数の画素電極１６とを備えている。そして、ＴＦＴ５は、図４に示すように、ガラス基板１０上に設けられたゲート電極１１ａと、ゲート電極１１ａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１１ａに重なるように島状に設けられた半導体層１３と、半導体層１３上でゲート電極１１ａに重なると共に、互いに対峙するように設けられたソース電極１４ａ及びドレイン電極１４ｂとを備えている。なお、ゲート電極１１ａは、上記ゲート線の一部又は側方への突出部であり、ソース電極１４ａは、上記ソース線の一部又は側方への突出部であり、ドレイン電極１４ｂは、層間絶縁膜１５に形成されたコンタクトホール（不図示）を介して画素電極１６に接続されている。
【００２５】
アクティブマトリクス基板用母基板１２０では、図１及び図２に示すように、各表示領域Ｄの外側に、より具体的には、アクティブマトリクス基板形成領域Ａの外側に、複数の放電検出パターンＰａを備えている。
【００２６】
放電検出パターンＰａは、図３（ａ）に示すように、線状に形成された破断予定部１１ｂと、破断予定部１１ｂに電荷を誘導するための一対の電荷誘導部１１ｃとを備え、ゲート電極１１ａと同一層に同一材料により形成されている。また、放電検出パターンＰａは、図３（ｂ）に示すように、例えば、剥離帯電や異常放電などによる局所的な放電により、破断予定部１１ｂで断線Ｂが発生したり、一対の電荷誘導部１１ｃで焦げＣが発生したりするように構成されている。
【００２７】
破断予定部１１ｂは、例えば、幅１１μｍ〜１３μｍ程度に短冊状に形成されている。ここで、破断予定部１１ｂの幅が１３μｍ以下であるので、破断予定部１１ｂが放電で破断しやすくなる。
【００２８】
電荷誘導部１１ｃは、例えば、縦横３０μｍ程度の略正方形状に形成されている。なお、電荷誘導部１１ｃは、破断を生じうる電荷が得られるならば、必ずしもこの大きさに限らない。
【００２９】
次に、アクティブマトリクス基板用母基板１２０を検査する検査装置５０について図５を参照して説明する。ここで、図５は、アクティブマトリクス基板用母基板１２０を検査する検査装置５０の概略図である。
【００３０】
検査装置５０は、図５に示すように、アクティブマトリクス基板用母基板１２０を載置するためのステージ４０と、ステージ４０の上方で図中Ｙ方向に移動可能に設けられたガントリー４１と、ガントリー４１の側面に図中Ｘ方向に移動可能に設けられた撮像部４２と、予め設定した検査レシピに基づいて、ガントリー４１及び撮像部４２の移動、並びに撮像部４２における撮像を制御するための制御用コンピュータ４３と、撮像部４２で撮像された画像を取り込み、予め登録した画像と比較して、ＯＫ又はＮＧの判定を行うための画像処理用コンピュータ４４と、撮像部４２で撮像された画像などを表示するためのモニター４５とを備えている。ここで、検査装置５０は、画像処理用コンピュータ４４に取り込んだ画像及び判定結果を、画像処理用コンピュータ４４に内蔵された内部メモリに記憶すると共に、外部に設けられたサーバーに保存するように構成されている。
【００３１】
撮像部４２は、放電検出パターンＰａを撮像するためのＣＣＤ（charge-coupled device）カメラ（不図示）と、放電検出パターンＰａを、例えば、５倍、１０倍、２０倍及び５０倍に拡大して撮像するための光学顕微鏡（不図示）とを備えている。
【００３２】
次に、アクティブマトリクス基板の製造工程において、検査装置５０を用いてアクティブマトリクス基板用母基板１２０を検査する方法の一例を説明する。
【００３３】
まず、マザーガラス（例えば、０．７ｍｍ×２８８０ｍｍ×３１３０ｍｍ）上に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に積層して金属積層膜を成膜した後に、フォトリソグラフィを用いて、その金属積層膜をパターニングして、ゲート電極１１ａ、並びに破断予定部１１ｂ及び一対の電荷誘導部１１ｃを備えた放電検出パターンＰａを形成することにより、アクティブマトリクス基板用母基板１２０を形成する。
【００３４】
続いて、アクティブマトリクス基板用母基板１２０をプラズマＣＶＤ装置内のステージ上に載置した後に、基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜などの無機絶縁膜を成膜して、ゲート絶縁膜１２を形成する。
【００３５】
さらに、ゲート絶縁膜１２が形成されたアクティブマトリクス基板用母基板１２０の基板全体に、プラズマＣＶＤ法により、真性アモルファスシリコン膜、及びリンがドープされたＮ＋アモルファスシリコン膜を連続して成膜する。
【００３６】
ここで、窒化シリコン膜（ゲート絶縁膜１２）、真性アモルファスシリコン膜及びＮ＋アモルファスシリコン膜を連続して成膜したアクティブマトリクス基板用母基板１２０では、プラズマＣＶＤ装置内での異常放電や剥離帯電などにより、局所的な放電が発生したおそれがあるので、アクティブマトリクス基板用母基板１２０を検査装置５０のステージ４０上に載置した後に、アクティブマトリクス基板用母基板１２０に対して、以下の検査工程を行う。
【００３７】
具体的には、制御用コンピュータ４３により、ガントリー４１及び撮像部４２を動作させて、アクティブマトリクス基板用母基板１２０上に形成された各放電検出パターンＰａを撮像した後に、その撮像された画像に基づいて、画像処理用コンピュータ４４で各放電検出パターンＰａの破壊状態がＯＫであるかＮＧであるかを判定する。ここで、ＯＫの場合には、各アクティブマトリクス基板形成領域Ａ内の状態を良好と判断して、次工程に進み、また、ＮＧの場合には、製造ラインを一旦止め、その製造工程内で用いたプラズマＣＶＤ装置及び搬送系などの製造装置において発生源を調べると共に、電極を交換したり、イオナイザーと呼ばれる除電装置を増強したりして、製造装置の調整及び製造条件の変更などを行う。
【００３８】
引き続いて、アクティブマトリクス基板用母基板１２０上の真性アモルファスシリコン膜及びＮ＋アモルファスシリコン膜の積層膜を、フォトリソグラフィを用いて、島状にパターニングして、半導体層１３を形成する。このとき、アクティブマトリクス基板用母基板１２０に対して、例えば、レジスト塗布装置、露光装置、現像装置、ベーキング装置、エッチング装置、レジスト剥離装置、洗浄装置、乾燥装置などの製造装置を用いて種々の処理を行うが、各処理の後に上記検査工程を行う。
【００３９】
その後、半導体層１３が形成されたアクティブマトリクス基板用母基板１２０の基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に積層して、金属積層膜を成膜した後に、フォトリソグラフィを用いて、その金属積層膜をパターニングして、ソース電極１４ａ及びドレイン電極１４ｂを形成する。さらに、ソース電極１４ａ及びドレイン電極１４ｂをマスクとして、半導体層１３のＮ＋アモルファスシリコン膜をエッチングすることにより、ＴＦＴ５を形成する。このとき、アクティブマトリクス基板用母基板１２０に対して、例えば、スパッタリング装置、レジスト塗布装置、露光装置、現像装置、ベーキング装置、エッチング装置、レジスト剥離装置、洗浄装置、乾燥装置などの製造装置を用いて種々の処理を行うが、各処理の後に上記検査工程を行う。
【００４０】
続いて、ＴＦＴ５が形成されたアクティブマトリクス基板用母基板１２０の基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜などの無機絶縁膜を成膜した後に、フォトリソグラフィを用いて、その無機絶縁膜をパターニングして、層間絶縁膜１５を形成する。このとき、アクティブマトリクス基板用母基板１２０に対して、例えば、プラズマＣＶＤ装置、レジスト塗布装置、露光装置、現像装置、ベーキング装置、エッチング装置、レジスト剥離装置、洗浄装置、乾燥装置などの製造装置を用いて種々の処理を行うが、各処理の後に上記検査工程を行う。
【００４１】
さらに、層間絶縁膜１５が形成されたアクティブマトリクス基板用母基板１２０の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を成膜した後に、フォトリソグラフィを用いて、その透明導電膜をパターニングして、画素電極１６を形成する。このとき、アクティブマトリクス基板用母基板１２０上に対して、例えば、スパッタリング装置、レジスト塗布装置、露光装置、現像装置、ベーキング装置、エッチング装置、レジスト剥離装置、洗浄装置、乾燥装置などの製造装置を用いて種々の処理を行うが、各処理の後に上記検査工程を行う。
【００４２】
以上のようにして、アクティブマトリクス基板用母基板１２０を順次検査しながら、各アクティブマトリクス基板形成領域Ａにアクティブマトリクス基板２０を製造することができる。
【００４３】
以上説明したように、本実施形態のアクティブマトリクス基板用母基板１２０及びその検査方法によれば、アクティブマトリクス基板用母基板１２０に規定された各表示領域Ｄの外側に、局所的な放電により破壊される放電検出パターンＰａが設けられているので、放電検出パターンＰａの破壊状態を定点観察することにより、基板上で発生した局所的な放電が検出されて、各アクティブマトリクス基板形成領域Ａの状態を把握することができる。そのため、従来の検査方法のように、各製造工程毎に各表示領域内に形成された素子パターンや配線パターンに異常がないか隈無く観察する必要がなく、アクティブマトリクス基板用母基板１２０の各表示領域Ｄの外側の所定位置に形成した各放電検出パターンＰａを各製造工程毎に定点観察するだけでよいので、局所的な放電が基板上で発生した製造工程を自動で速やかに特定することができる。
【００４４】
また、本実施形態のアクティブマトリクス基板用母基板１２０及びその検査方法によれば、放電検出パターンＰａが、アクティブマトリクス基板用母基板１２０に規定された各アクティブマトリクス基板形成領域Ａの外側、すなわち、アクティブマトリクス基板用母基板１２０の切り捨て部に設けられているので、アクティブマトリクス基板２０の動作に全く影響しないように、放電検出パターンＰａを配置させることができる。
【００４５】
また、本実施形態のアクティブマトリクス基板用母基板１２０及びその検査方法によれば、放電検出パターンＰａが、各表示領域Ｄに形成されるボトムゲート型のＴＦＴ５の各ゲート電極１１ａと同一層に同一材料により形成されているので、例えば、マザーガラスにゲート電極１１ａなどの最初の導電パターンを形成した時点から、基板上で発生した局所的な放電を検出することができる。
【００４６】
《発明の実施形態２》
図６は、本実施形態のアクティブマトリクス基板用母基板に設けられた放電検出パターンＰｂの平面図であり、図７は、図６中のVII−VII線に沿った放電検出パターンＰｂの断面図である。なお、以下の実施形態において、図１〜図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００４７】
上記実施形態１では、ゲート層により形成された放電検出パターンＰａを例示したが、本実施形態では、ソースドレイン層により形成された放電検出パターンＰｂを例示する。
【００４８】
本実施形態のアクティブマトリクス基板用母基板では、各表示領域Ｄ（図１参照）の外側に、より具体的には、アクティブマトリクス基板形成領域Ａ（図２参照）の外側に、複数の放電検出パターンＰｂを備えている。
【００４９】
放電検出パターンＰｂは、図６及び図７に示すように、ガラス基板１０上に互いに平行に延びるように設けられた複数の金属層１１ｄと、各金属層１１ｄを覆うように設けられたＣＶＤ膜１７と、ＣＶＤ膜１７上で各各金属層１１ｄと直交する方向に互いに平行に延びるように設けられた複数の破断予定部１４ｃと、ＣＶＤ膜１７上で各破断予定部１４ｃの両端にそれぞれ接続するように設けられた一対の電荷誘導部１４ｄとを備えている。
【００５０】
金属層１１ｄは、ゲート電極１１ａ（図４参照）と同一層に同一材料により形成されている。
【００５１】
ＣＶＤ膜１７は、ゲート絶縁膜１２（図４参照）と、半導体層１３（図４参照）を構成する真性アモルファスシリコン膜及びＮ＋アモルファスシリコン膜との積層膜により形成されている。
【００５２】
破断予定部１４ｃ及び電荷誘導部１４ｄは、ソース電極１４ａ及びドレイン電極１４ｂ（図４参照）と同一層に同一材料により形成されている。ここで、破断予定部１４ｃは、図７に示すように、各金属層１１ｄによる段差に起因して相対的に薄く形成された薄膜部を有している。
【００５３】
また、放電検出パターンＰｂは、図６及び図７に示すように、例えば、剥離帯電や異常放電などによる局所的な放電により、電荷誘導部１４ｄに電荷が溜まると、その電荷が破断予定部１４ｃに移動し、破断予定部１４ｃの上述した薄膜部で破壊が発生するように構成されている。
【００５４】
本実施形態のアクティブマトリクス基板用母基板は、上記実施形態１のアクティブマトリクス基板の製造工程において、金属膜、絶縁膜、半導体膜などのパターン形状を変更することにより、製造することができる。また、本実施形態のアクティブマトリクス基板用母基板は、上記実施形態１と同様に、検査装置５０を用いて、放電検出パターンＰｂの破壊状態を定点観察することにより、検査することができる。
【００５５】
以上説明したように、本実施形態のアクティブマトリクス基板用母基板及びその検査方法によれば、上記実施形態１と同様に、アクティブマトリクス基板用母基板に局所的な放電により破壊される放電検出パターンＰｂが設けられているので、局所的な放電が基板上で発生した製造工程を自動で速やかに特定することができる。
【００５６】
なお、上記各実施形態では、アクティブマトリクス基板用母基板及びその検査方法を例示したが、本発明は、アクティブマトリクス基板用母基板と対向基板用母基板とを貼り合わせた大型の貼合体、アクティブマトリクス基板単体、及び液晶表示パネル単体の製造にも適用することができる。
【００５７】
また、上記各実施形態では、放電検出パターンとして、略ダンベル型のものを例示したが、放電検出パターンは、局所的な放電により破壊される形状であれば、その形状を問わない。
【００５８】
また、上記各実施形態では、各製造工程の各製造装置毎にアクティブマトリクス基板用母基板を検査する方法を例示したが、連続する複数の製造工程及び製造装置毎に間引いて検査したり、局所的な放電が発生しやすい製造工程及び製造装置で重点的に検査したりしてもよい。
【００５９】
また、上記各実施形態では、放電検出パターンＰａ又はＰｂを用いてアクティブマトリクス基板用母基板を検査する方法を例示したが、放電検出パターンＰａ及びＰｂの双方を用いてアクティブマトリクス基板用母基板を検査してもよい。
【産業上の利用可能性】
【００６０】
以上説明したように、本発明は、局所的な放電が基板上で発生した製造工程を速やかに特定することができるので、例えば、液晶テレビ用途の大型の表示パネルの製造において有用である。
【符号の説明】
【００６１】
Ａ        アクティブマトリクス基板形成領域
Ｄ        表示領域
Ｐａ，Ｐｂ        放電検出パターン
５        ＴＦＴ
１１ａ    ゲート電極
１１ｂ，１４ｃ    破断予定部
１１ｃ，１４ｄ    電荷誘導部
２０      アクティブマトリクス基板
１２０    アクティブマトリクス基板用母基板
【図１】
2011128543.tif 000003
【図２】
2011128543.tif 000004
【図３】
2011128543.tif 000005
【図４】
2011128543.tif 000006
【図５】
2011128543.tif 000007
【図６】
2011128543.tif 000008
【図７】
2011128543.tif 000009