(57)【要約】【課題】薄膜プローブ・カードにおいて、針高さアップを目的として、単一銅犠牲層プロセスが行われている。しかし、本願発明者らは、更なる針高さアップのため、多段銅犠牲層プロセスが必要であると考えている。それは、単一銅犠牲層プロセスでは、針形成部のホール深さが深くなりすぎて、メッキが正常に析出しないためである。そこで、２段銅犠牲層プロセスの有効性を検証した結果、以下のような問題があることが明らかとなった。すなわち、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも大きくした場合、プローブ・シートの犠牲層周辺段差部に対応する部分に、襞状のポリイミド片が形成されて、使用時（プローブ・テスト時に）に脱落していることが明らかとなった。【解決手段】本願発明は、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも小さくした薄膜プローブ・カードにより、ウエハ・プローブ・テストを実行するものである。【選択図】図２１
2011043451.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）被検査半導体ウエハ上の単位検査領域内の複数の端子に、薄膜プローブ・カードの薄膜プローブ・シートの表面に設けられた複数のプローブ針をコンタクトさせる工程；
（ｂ）前記複数のプローブ針を前記複数の端子にコンタクトさせた状態で、前記単位検査領域に対して、ウエハ・プローブ・テストを実行する工程、
ここで、前記薄膜プローブ・シートを製作する際には、第１層金属犠牲層および、これよりも上層の第２層金属犠牲層を使用し、前記第１層金属犠牲層の外周部は、前記第２層金属犠牲層のそれよりも外部にある。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記複数のプローブ針上のスルーホール形成時における各プローブ針の上端部の高さは、当該プローブ針の周辺の前記第２層金属犠牲層の上端よりも高い。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記複数のプローブ針の周辺において、前記薄膜プローブ・シートの前記表面は、各プローブ針の側面を取り巻くように隆起している。
【請求項４】
前記３項の半導体集積回路装置の製造方法において、前記薄膜プローブ・シートは、ポリイミド系樹脂膜を主要な構成要素としている。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記第１層金属犠牲層および前記第２層金属犠牲層は、銅を主要な成分とする。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記複数のプローブ針の各プローブ針は、その主要部がニッケルを主要な成分とする金属から構成されている。
【請求項７】
前記６項の半導体集積回路装置の製造方法において、前記複数のプローブ針の各プローブ針は、その先端部がロジウムを主要な成分とするメッキ膜で被覆されている。
【請求項８】
前記７項の半導体集積回路装置の製造方法において、前記薄膜プローブ・シートは、第１層配線および第２層配線を有する。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記第１層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【請求項１０】
前記９項の半導体集積回路装置の製造方法において、前記第２層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【請求項１１】
以下の工程を含む薄膜プローブ・シートの製造方法：
（ａ）ウエハ上に針形成用開口および第１の外周部を有する第１層金属犠牲層を形成する工程；
（ｂ）前記針形成用開口に、電解メッキにより、複数のプローブ針を形成する工程；
（ｃ）前記工程（ｂ）の後、前記第１層金属犠牲層上であって前記第１の外周部の内部に、複数の針対応開口および第２の外周部を有する第２層金属犠牲層を形成する工程；
（ｄ）前記第１層金属犠牲層、前記第２層金属犠牲層、および前記ウエハの上面に、樹脂部材層を形成する工程；
（ｅ）前記工程（ｄ）の後、前記第１層金属犠牲層、前記第２層金属犠牲層、および前記ウエハを取り除く工程。
【請求項１２】
前記１１項の薄膜プローブ・シートの製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記樹脂部材層に前記複数のプローブ針の上端部に至るスルーホールを形成する工程、
ここで、各プローブ針上部の下層ポリイミド表面の高さは，当該プローブ針の周辺の第２層銅犠牲層上の下層ポリイミド表面よりも高い。
【請求項１３】
前記１２項の薄膜プローブ・シートの製造方法において、複数の針対応開口の各針対応開口の径は、前記複数プローブ針の対応するプローブ針の径よりも大きい。
【請求項１４】
前記１３項の薄膜プローブ・シートの製造方法において、前記樹脂部材層は、ポリイミド系樹脂膜を主要な構成要素としている。
【請求項１５】
前記１４項の薄膜プローブ・シートの製造方法において、前記第１層金属犠牲層および前記第２層金属犠牲層は、銅を主要な成分とする。
【請求項１６】
前記１５項の薄膜プローブ・シートの製造方法において、前記複数のプローブ針の各プローブ針は、その主要部がニッケルを主要な成分とする金属から構成されている。
【請求項１７】
前記１６項の薄膜プローブ・シートの製造方法において、前記複数のプローブ針の各プローブ針は、その先端部がロジウムを主要な成分とするメッキ膜で被覆されている。
【請求項１８】
前記１７項の薄膜プローブ・シートの製造方法において、前記薄膜プローブ・シートは、第１層配線および第２層配線を有する。
【請求項１９】
前記１８項の薄膜プローブ・シートの製造方法において、前記第１層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【請求項２０】
前記１９項の薄膜プローブ・シートの製造方法において、前記第２層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるウエハ・プローブ検査技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００８−１５１５７３号公報（特許文献１）または米国特許公開２００８−０１４３３６２号公報（特許文献２）には、マイクロ・カンチレバー型のプローブ針を有する薄膜プローブの製造工程において、プローブ針の根元部分に不所望な応力が集中しないように、根元部の断面積を大きくしたプローブ針形成技術が開示されている。
【０００３】
日本特開２００３−２２７８４９号公報（特許文献３）には、マイクロ・カンチレバー型のプローブ針の針高さを高くするために、複数枚のフィルム・レジストを重ねて使用するプローブ針製造技術が開示されている。
【０００４】
日本特開２００８−１６４４８６号公報（特許文献４）または米国特許公開２００８−０１６０６５７号公報（特許文献５）には、ピラミッド状のプローブ針を有する薄膜プローブの製造工程において、１段の銅犠牲層を使用する技術（以下では「単一銅犠牲層プロセス」という）が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１５１５７３号公報
【特許文献２】米国特許公開２００８−０１４３３６２号公報
【特許文献３】特開２００３−２２７８４９号公報
【特許文献４】特開２００８−１６４４８６号公報
【特許文献５】米国特許公開２００８−０１６０６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
薄膜プローブ・カードにおいて、対異物耐性向上のため、針高さアップを目的として、単一銅犠牲層プロセスが行われている。しかし、本願発明者らは、更なる針高さアップのため、多段銅犠牲層プロセスが必要であると考えている。それは、単一銅犠牲層プロセスで銅層の厚みを更に増加させてゆくと、針形成部のホール深さが深くなりすぎて、メッキ液のイオン供給が困難となり、メッキが正常に析出しないためである。そこで、２段銅犠牲層プロセスの有効性を検証した結果、以下のような問題があることが明らかとなった。すなわち、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも大きくした場合、プローブ・シートの犠牲層周辺段差部に対応する部分に、襞状のポリイミド片が形成されて、使用時（プローブ・テスト時に）に脱落していることが明らかとなった。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも小さくした薄膜プローブカードにより、ウエハ・プローブ・テストを実行するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも小さくした薄膜プローブカードを用いることにより、プローブ・テスト中における脱落物当を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブ・カード（メンブレン型のプローブ・カードまたは薄膜プローブ・カード）の下面の要部平面図である。
【図２】図１中のＡ−Ａ線に沿った断面図である。
【図３】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（プローブ・カード作製用ウエハ準備工程）である。
【図４】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（プローブ・カード作製用ウエハ表面酸化工程）である。
【図５】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜成膜工程）である。
【図６】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜現像工程）である。
【図７】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（表面酸化膜パターニング工程）である。
【図８】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜除去工程）である。
【図９】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴形成工程）である。
【図１０】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（表面酸化膜除去工程）である。
【図１１】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（クロム・バリア膜スパッタリング成膜工程）である。
【図１２】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（銅シード膜スパッタリング成膜工程）である。
【図１３】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ用レジスト膜成膜およびパターニング工程）である。
【図１４】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ工程）である。
【図１５】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ用レジスト膜成膜除去工程）である。
【図１６】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（フィルム型レジスト膜貼り付けおよびパターニング工程）である。
【図１７】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ロジウム・メッキ工程）である。
【図１８】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ニッケル・メッキ工程）である。
【図１９】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（フィルム型レジスト膜除去工程）である。
【図２０】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第２層銅犠牲層メッキ用レジスト膜成膜およびパターニング工程）である。
【図２１】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第２層銅犠牲層メッキ工程）である。
【図２２】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜成膜工程）である。
【図２３】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜現像工程）である。
【図２４】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ポリイミド膜エッチング工程）である。
【図２５】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜除去工程）である。
【図２６】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（上層ポリイミド膜成膜工程）である。
【図２７】薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（犠牲構造除去工程）である。
【図２８】図２４におけるプローブ針周辺拡大断面図である。
【図２９】スルーホール現像寸法Ｄのウエハ内ばらつきとスルーホール形成部の段差量Ｈの関係を示すデータ・プロット図である。
【図３０】図１、図２等に示す薄膜プローブのプローブ針がウエハ上の外部接続電極１７（外部端子又はパッド電極）とコンタクトしている様子を示す模式的拡大断面図である。
【図３１】図３０の主要な部分の寸法の一例を示した模式的拡大断面図である。
【図３２】図２の主要な部分の寸法の一例を示した断面図である。
【図３３】図１の薄膜シートの詳細下面図である。
【図３４】第１層銅犠牲層の外周部を第２層銅犠牲層の外周部よりも内側とした場合（下層犠牲層内側配置）の問題点を説明するための第１層銅犠牲層の外周部周辺の図２１に対応する断面図（メッキ・プロセス途中）である。
【図３５】下層犠牲層内側配置の場合に発生する襞状異物の発生位置を示す図３３に対応する薄膜シートの詳細下面図である。
【図３６】第１層銅犠牲層の外周部を第２層銅犠牲層の外周部よりも外側とした場合（下層犠牲層外側配置、すなわち、本願の実施の形態に対応する犠牲層のレイアウト）に異物が発生しない理由を説明するための第１層銅犠牲層の外周部周辺の図２１および図３４に対応する断面図（メッキ・プロセス途中）である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）被検査半導体ウエハ上の単位検査領域内の複数の端子に、薄膜プローブ・カードの薄膜プローブ・シートの表面に設けられた複数のプローブ針をコンタクトさせる工程；
（ｂ）前記複数のプローブ針を前記複数の端子にコンタクトさせた状態で、前記単位検査領域に対して、ウエハ・プローブ・テストを実行する工程、
ここで、前記薄膜プローブ・シートを製作する際には、第１層金属犠牲層および、これよりも上層の第２層金属犠牲層を使用し、前記第１層金属犠牲層の外周部は、前記第２層金属犠牲層のそれよりも外部にある。
【００１７】
２．前記１項の半導体集積回路装置の製造方法において、前記複数のプローブ針上のスルーホール形成時における各プローブ針の上端部の高さは、当該プローブ針の周辺の前記第２層金属犠牲層の上端よりも高い。
【００１８】
３．前記１または２項の半導体集積回路装置の製造方法において、前記複数のプローブ針の周辺において、前記薄膜プローブ・シートの前記表面は、各プローブ針の側面を取り巻くように隆起している。
【００１９】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記薄膜プローブ・シートは、ポリイミド系樹脂膜を主要な構成要素としている。
【００２０】
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記第１層金属犠牲層および前記第２層金属犠牲層は、銅を主要な成分とする。
【００２１】
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のプローブ針の各プローブ針は、その主要部がニッケルを主要な成分とする金属から構成されている。
【００２２】
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のプローブ針の各プローブ針は、その先端部がロジウムを主要な成分とするメッキ膜で被覆されている。
【００２３】
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記薄膜プローブ・シートは、第１層配線および第２層配線を有する。
【００２４】
９．前記８項の半導体集積回路装置の製造方法において、前記第１層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【００２５】
１０．前記８または９項の半導体集積回路装置の製造方法において、前記第２層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【００２６】
１１．以下の工程を含む薄膜プローブ・シートの製造方法：
（ａ）ウエハ上に針形成用開口および第１の外周部を有する第１層金属犠牲層を形成する工程；
（ｂ）前記針形成用開口に、電解メッキにより、複数のプローブ針を形成する工程；
（ｃ）前記工程（ｂ）の後、前記第１層金属犠牲層上であって前記第１の外周部の内部に、複数の針対応開口および第２の外周部を有する第２層金属犠牲層を形成する工程；
（ｄ）前記第１層金属犠牲層、前記第２層金属犠牲層、および前記ウエハの上面に、樹脂部材層を形成する工程；
（ｅ）前記工程（ｄ）の後、前記第１層金属犠牲層、前記第２層金属犠牲層、および前記ウエハを取り除く工程。
【００２７】
１２．前記１１項の薄膜プローブ・シートの製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記樹脂部材層に前記複数のプローブ針の上端部に至るスルーホールを形成する工程、
ここで、各プローブ針の上端部の高さは、当該プローブ針の周辺の前記第２層金属犠牲層の上端よりも高い。
【００２８】
１３．前記１１または１２項の薄膜プローブ・シートの製造方法において、複数の針対応開口の各針対応開口の径は、前記複数プローブ針の対応するプローブ針の径よりも大きい。
【００２９】
１４．前記１１から１３項のいずれか一つの薄膜プローブ・シートの製造方法において、前記樹脂部材層は、ポリイミド系樹脂膜を主要な構成要素としている。
【００３０】
１５．前記１１から１４項のいずれか一つの薄膜プローブ・シートの製造方法において、前記第１層金属犠牲層および前記第２層金属犠牲層は、銅を主要な成分とする。
【００３１】
１６．前記１１から１５項のいずれか一つの薄膜プローブ・シートの製造方法において、前記複数のプローブ針の各プローブ針は、その主要部がニッケルを主要な成分とする金属から構成されている。
【００３２】
１７．前記１１から１６項のいずれか一つの薄膜プローブ・シートの製造方法において、前記複数のプローブ針の各プローブ針は、その先端部がロジウムを主要な成分とするメッキ膜で被覆されている。
【００３３】
１８．前記１１から１７項のいずれか一つの薄膜プローブ・シートの製造方法において、前記薄膜プローブ・シートは、第１層配線および第２層配線を有する。
【００３４】
１９．前記１８項の薄膜プローブ・シートの製造方法において、前記第１層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【００３５】
２０．前記１８または１９項の薄膜プローブ・シートの製造方法において、前記第２層配線は、下層の銅系配線層および上層のニッケル系配線層を有する。
【００３６】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３７】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３８】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００３９】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００４０】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４１】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４２】
６．「薄膜プローブ・カード」とは、「薄膜プローブ・シート」を用いたプローブ・カードであり、「薄膜プローブ・シート」とは、ポリイミド系樹脂フレキシブル・シートの表面に、リソグラフィ技術を用いて、プローブ針を形成したものである。薄膜プローブ・シートの作成は、一般に、プローブ・カード作製用ウエハ等の犠牲構造体上に、リソグラフィ技術を用いて、プローブ針、シートを構成する複数の樹脂層、一層または多層の配線層等を順次形成した後、犠牲構造体をエッチング等により、除去することによって行われる。この際、犠牲構造体の一部として、メッキ等による銅等の「金属犠牲層」を使用して、プローブ針の高さを高くすることが行われている。
【００４３】
７．「ウエハ・プローブ・テスト」というときは、被検査ウエハにプローブ針をコンタクトした状態で、各種の電気的テスト等を実行する処理を指す。従って、狭義のプローブ・テストのみでなく、バーンイン処理、テスト・バーンイン等を含む。
【００４４】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４６】
なお、２段犠牲層プロセスの詳細については、日本特願第２００９−１３１２９８号（日本出願日２００９年５月２９日）に詳しく記載されているので、本願では原則として、それらの部分の説明は繰り返さない。
【００４７】
１．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・プローブ工程、および、これに使用する薄膜プローブ・カード等の説明（主に図１、図２および図３０から図３２）
図１は本発明の一実施の形態である半導体集積回路装置の製造方法のプローブ・テストに使用するプローブ・カード（メンブレン型のプローブ・カードまたは薄膜プローブ・カード）の下面の要部平面図である。図２は図１中のＡ−Ａ線に沿った断面図である。図３０は図１、図２等に示す薄膜プローブのプローブ針がウエハ上の外部接続電極１７（外部端子又はパッド電極）とコンタクトしている様子を示す模式的拡大断面図である。ただし、この図と、次の図では、縦方向の拡大の都合上、プローブ針を２本だけ示して、後は省略している。図３１は図３０の主要な部分の寸法の一例を示した模式的拡大断面図である。図３２は図２の主要な部分の寸法の一例を示した断面図である。図３３は図１の薄膜シートの詳細下面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における薄膜プローブ・カードによるプローブ・テスト方法およびそれに使用する薄膜プローブ・カードの概要を説明する。
【００４８】
図１、図２、図３０、図３１、図３２および図３３に示すように、ここで使用するプローブカードは、たとえば多層配線基板（第１配線基板）１、薄膜シート（薄膜プローブ）２およびプランジャ３などから形成されている。薄膜シート２（厚さは、たとえば２５から６０マイクロメートル）は押さえリング４（径は、たとえば８１．７ミリメートル程度）によって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６（径は、たとえば３６ミリメートル程度であり、ほぼ下層ポリイミド膜段差部４８と対応している）を介して接着されている。また、図１中では、プローバのウエハ・ステージ５５上に真空吸着された被検査ウエハ１４の表面１４ａ（裏面１４ｂの反対の領域）のチップ（チップ領域）１０に相当する領域を点線で図示している。この場合は、チップ領域１０（たとえば５から２０ミリメートル角程度の正方形又は長方形）と単位テスト領域１２（１度のコンタクトでテストできる領域）は一致しているが、単位テスト領域１２に複数のチップ領域１０が含まれる場合もある。
【００４９】
薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ７（径は、たとえば３０マイクロメートル程度）が形成されている。薄膜シート２内には、プローブ（プローブ針）７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の周辺端部まで延在する複数の配線が形成されている。多層配線基板１の下面には、この複数の配線の周辺端部とそれぞれ電気的に接触する複数の受け部が形成されており、この複数の受け部は、多層配線基板１内に形成された配線を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブ・カードへ導入するピンを受ける機能を有する。
【００５０】
本実施の形態において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態では、チップ（半導体集積回路装置）のパッド１７にすべてのプローブ７を接触させるために、プローブ７が形成された領域の薄膜シート２を上面（裏面）から押圧具（押圧板）９（径は、たとえば３０ミリメートル程度で、チップ領域１０または単位テスト領域１２を内包する必要がある）を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。
【００５１】
図１、図２、図３０、図３１、図３２および図３３に示すように、平面においては、チップ１０を取り囲むように押圧具９および後ほど詳述する中間シート４５が配置される。中間シート４５は、押圧具９とほぼ同じ平面形状を有し、押圧具９と薄膜シート２との間に配置される。また、接着リング６は、押さえリング４の内側で押圧具９および中間シート４５を取り囲むように配置される。接着リング６と薄膜シート２との接着部は、多層配線基板１の下面から突出した位置となっており、さらに接触端子７が形成された薄膜シート２のチップ１０に対応する位置を押圧具９が押圧することにより、その接触端子７が形成された薄膜シート２のチップ１０に対応する位置を多層配線基板１の下面へ確実に突出させることができる。また、押圧具９からの押圧により薄膜シート２には張力が働き、この張力により薄膜シートは引き伸ばされ、各プローブ針７と、対応するチップ主面のパッドとの位置を合わせることができる。
【００５２】
ウエハ・プローブ検査を実行する際には、図３０に示すように、被検査ウエハ１４上のチップ領域１０または複数のチップ領域からなる単位テスト領域１２の複数の外部接続電極（外部端子又はパッド電極）１７に複数のプローブ針７をそれぞれコンタクトさせた状態で、電気的試験を実行する。
【００５３】
図３３に薄膜シート（メンブレン・シート）２の下面２ａ（上面２ｂの反対の面）の様子を示す。下層ポリイミド膜外側段差部４８ａと下層ポリイミド膜内側段差部４８ｂの位置は、図３２の接着リング６の位置とほぼ一致する。ここで、下層ポリイミド膜外側段差部４８ａは、下層ポリイミド膜内側段差部４８ｂより、たとえば、１ミリ・メートル程度外側に配置されている。これは、段差が重なった場合の急峻な段差に起因する種々のプロセス上の問題を回避するためである。
【００５４】
２．本願の一実施の形態の薄膜プローブ・シートの製造方法におけるプロセス断面フローの説明（主に図３から図２７）
図３は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（プローブ・カード作製用ウエハ準備工程）である。図４は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（プローブ・カード作製用ウエハ表面酸化工程）である。図５は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜成膜工程）である。図６は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜現像工程）である。図７は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（表面酸化膜パターニング工程）である。図８は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴パターニング用フォトレジスト膜除去工程）である。図９は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（針形成穴形成工程）である。図１０は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（表面酸化膜除去工程）である。図１１は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（クロム・バリア膜スパッタリング成膜工程）である。図１２は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（銅シード膜スパッタリング成膜工程）である。図１３は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ用レジスト膜成膜およびパターニング工程）である。図１４は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ工程）である。図１５は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第１層銅犠牲層メッキ用レジスト膜成膜除去工程）である。図１６は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（フィルム型レジスト膜貼り付けおよびパターニング工程）である。図１７は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ロジウム・メッキ工程）である。図１８は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ニッケル・メッキ工程）である。図１９は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（フィルム型レジスト膜除去工程）である。図２０は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第２層銅犠牲層メッキ用レジスト膜成膜およびパターニング工程）である。図２１は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（第２層銅犠牲層メッキ工程）である。図２２は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜成膜工程）である。図２３は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜現像工程）である。図２４は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（ポリイミド膜エッチング工程）である。図２５は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（スルーホール形成用フォトレジスト膜除去工程）である。図２６は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（上層ポリイミド膜成膜工程）である。図２７は薄膜プローブ・カードの要部である薄膜プローブ・シートの製造工程を説明するための薄膜プローブ・シート等のプロセス断面フロー図（犠牲構造除去工程）である。図３４は第１層銅犠牲層の外周部を第２層銅犠牲層の外周部よりも内側とした場合（下層犠牲層内側配置）の問題点を説明するための第１層銅犠牲層の外周部周辺の図２１に対応する断面図（メッキ・プロセス途中）である。図３５は下層犠牲層内側配置の場合に発生する襞状異物の発生位置を示す図３３に対応する薄膜シートの詳細下面図である。図３６は第１層銅犠牲層の外周部を第２層銅犠牲層の外周部よりも外側とした場合（下層犠牲層外側配置、すなわち、本願の実施の形態に対応する犠牲層のレイアウト）に異物が発生しない理由を説明するための第１層銅犠牲層の外周部周辺の図２１および図３４に対応する断面図（メッキ・プロセス途中）である。これらに基づいて、本願の一実施の形態の薄膜プローブ・シートの製造方法におけるプロセス断面フローを説明する。
【００５５】
まず、図３に示すように、上面２１ａおよび下面２１ｂを有するプローブ・カード作製用ウエハ２１として、たとえば、上面２１ａが（１００）面であるシリコン単結晶ウエハ２１を準備する。
【００５６】
次に、図４に示すように、たとえば、摂氏１１００度程度のスチーム酸化により、プローブ・カード作製用ウエハ２１の上面２１ａのほぼ全面に、たとえば４５０ｎｍ程度の厚さの熱酸化膜２２を形成する。
【００５７】
次に、図５に示すように、プローブ・カード作製用ウエハ２１の上面２１ａのほぼ全面に、たとえば、厚さ２００ｎｍ程度のポジ型フォトレジスト膜２３（針形成穴パターニング用フォトレジスト膜）を塗布する。
【００５８】
次に、図６に示すように、通常の光リソグラフィ技術により、針形成穴パターニング用フォトレジスト膜２３に、針形成穴パターニング用フォトレジスト膜開口２４を形成する。この現像工程には、たとえば、アルカリ現像液を使用することができる。アルカリ現像液としては、たとえば、水酸化テトラ・メチル・アンモニウム水溶液、すなわち、ＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）系の現像液を例示することができる。この開口２４の寸法は、たとえば、３０マイクロ・メートル角程度である。好適な範囲としては、２５から３５マイクロ・メートル角程度を例示することができる。
【００５９】
次に、図７に示すように、パターニングされた針形成穴パターニング用フォトレジスト膜２３をマスクとして、たとえば摂氏２５度程度（常温又は室温）のバッファード弗酸等により、熱酸化膜２２をエッチングし、針形成穴パターニング用熱酸化膜開口２５を形成する。
【００６０】
次に、図８に示すように、たとえば摂氏６０度程度の有機アルカリ系剥離液等により、針形成穴パターニング用フォトレジスト膜２３を除去する。
【００６１】
次に、図９に示すように、パターニングされた熱酸化膜２２をマスクとして、たとえば摂氏６５度から７０度程度の４０％水酸化カリウム水溶液により、異方性エッチングを実行することで、ピラミッド（四角錐）形状の孔２６（針形成穴）を形成する。このときのエッチング量としては、たとえば１０から２０マイクロ・メートル程度が好適である。
【００６２】
次に、図１０に示すように、たとえば摂氏２５度程度（常温又は室温）のバッファード弗酸等により、熱酸化膜２２をエッチングし、全面除去する。
【００６３】
次に、図１１に示すように、プローブ・カード作製用ウエハ２１の上面２１ａのほぼ全面に、たとえば摂氏１１００度程度のスチーム酸化により、たとえば７００ｎｍ程度の厚さの熱酸化膜１９（バリア・メタルの下地熱酸化膜）を形成する。続いて、熱酸化膜１９の上のほぼ全面に、スパッタリング成膜により、たとえば、１００ｎｍ程度の厚さのクロム・バリア膜２７を形成する。成膜条件としては、たとえば高周波パワー１キロ・ワット程度、処理圧力１パスカル程度、処理温度は摂氏２５度程度を例示することができる。
【００６４】
次に、図１２に示すように、クロム・バリア膜２７の上のほぼ全面に、スパッタリング成膜により、たとえば、７００ｎｍ程度の厚さの銅シード膜２８を形成する。成膜条件としては、たとえば高周波パワー２キロ・ワット程度、処理圧力１パスカル程度、処理温度は摂氏２５度程度を例示することができる。
【００６５】
次に、図１３に示すように、銅シード膜２８の上のほぼ全面に、たとえば２５マイクロ・メータ程度の厚さの第１層銅犠牲層メッキ用レジスト膜２９（ポジ型液状フォト・レジスト）を塗布する。その後、通常の光リソグラフィ等により、パターニングする。現像液としては、たとえば、アルカリ現像液を使用する。アルカリ現像液としては、たとえば、水酸化テトラ・メチル・アンモニウム水溶液、すなわち、ＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）系の現像液を例示することができる。
【００６６】
次に、図１４に示すように、パターニングされた第１層銅犠牲層メッキ用レジスト膜２９がある状態で、たとえば硫酸銅系のメッキ液（常温）を用いて、厚さ２０マイクロ・メータ程度の第１層銅犠牲層３１（第１層金属犠牲層）を電解メッキにより成膜する。
【００６７】
次に、図１５に示すように、第１層銅犠牲層メッキ用レジスト膜２９をたとえば摂氏６０度程度の有機アルカリ系剥離液を用いて、全面除去する。
【００６８】
次に、図１６に示すように、プローブ・カード作製用ウエハ２１の上面２１ａ側のほぼ全面に、たとえば、厚さ２５マイクロ・メータ程度のネガ型ドライ・フィルム型レジスト膜３２を貼り付ける。その後、通常の光リソグラフィ等により、パターニングする。現像液としては、たとえば、０．５％炭酸ナトリウム水溶液等を用いる。
【００６９】
次に、図１７に示すように、パターニングされたネガ型ドライ・フィルム型レジスト膜３２がある状態で、たとえば酸性ロジウム・メッキ液（液温は、たとえば摂氏５５度程度）を用いて、厚さ１から５マイクロ・メータ程度のロジウム・メッキ層３３（ロジウムを主要な成分とする層）を電解メッキにより成膜する。
【００７０】
続いて、図１８に示すように、パターニングされたネガ型ドライ・フィルム型レジスト膜３２がある状態で、たとえばワット浴系ニッケル・メッキ液（液温は、たとえば摂氏４７度程度）を用いて、高さ４０から６０マイクロ・メータ程度のニッケル・プローブ針本体３４（ニッケルを主要な成分とする）を形成する。
【００７１】
次に、図１９に示すように、ネガ型ドライ・フィルム型レジスト膜３２をたとえば３％水酸化ナトリウム水溶液（液温は、たとえば摂氏４５度程度）等を用いて全面除去する。
【００７２】
次に、図２０に示すように、プローブ・カード作製用ウエハ２１の上面２１ａ側のほぼ全面に、たとえば、厚さ２５マイクロ・メータ程度の第２層銅犠牲層メッキ用レジスト膜３５（ポジ型液状フォトレジスト）を塗布する。その後、通常の光リソグラフィ等により、パターニングする。現像液としては、たとえば、アルカリ現像液等を使用することができる。アルカリ現像液としては、たとえば、水酸化テトラ・メチル・アンモニウム水溶液、すなわち、ＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）系の現像液を例示することができる。
【００７３】
次に、図２１に示すように、パターニングされた第２層銅犠牲層メッキ用レジスト膜３５がある状態で、たとえば硫酸銅系のメッキ液（常温）を用いて、厚さ１０から２０マイクロ・メータ程度の第２層銅犠牲層３６（第２層金属犠牲層）を電解メッキにより形成する。その後、不要になった第２層銅犠牲層メッキ用レジスト膜３５を、たとえば有機アルカリ系剥離液（液温は、たとえば摂氏６０度程度）等により全面除去する。
【００７４】
次に、図２２に示すように、プローブ・カード作製用ウエハ２１の上面２１ａ側のほぼ全面に、たとえば、ポリイミド樹脂を塗布及び硬化させて、たとえば１４マイクロ・メートル程度の厚さの下層ポリイミド膜３７を形成する。なお、硬化温度は、たとえば摂氏３５０度程度である。続いて、下層ポリイミド膜３７上の全面に、スパッタリング成膜により、たとえば、５００ｎｍ程度の厚さのスルーホール形成用アルミニウム膜３８を形成する。成膜条件としては、高周波パワー６キロワット程度、処理圧力１パスカル程度、処理温度は摂氏１００度程度を例示することができる。更に、スルーホール形成用アルミニウム膜３８上の全面に、たとえば１０マイクロ・メートル程度の厚さのスルーホール形成用レジスト膜４９（たとえば、ポジ型液状フォトレジスト）を塗布する。
【００７５】
次に、図２３に示すように、通常の光リソグラフィ等によりパターニングしたスルーホール形成用レジスト膜４９をマスクとして、たとえば、ウエット・エッチングによりスルーホール形成用アルミニウム膜３８に開口４０を形成する。ウエット・エッチング液としては、たとえば、摂氏４２度程度の燐酸系アルミニウム・エッチング液を例示することができる。
【００７６】
次に、図２４に示すように、このパターニングされたスルーホール形成用アルミニウム膜３８をマスクとして、酸素ガスを含むプラズマ雰囲気中で、下層ポリイミド膜３７をドライ・エッチングすることで、スルーホール３９を形成する。ドライ・エッチング条件としては、高周波パワー５００ワット程度、処理圧力２００パスカル程度を例示することができる。
【００７７】
次に、図２５に示すように、不要になったスルーホール形成用アルミニウム膜３８を、たとえば１０％水酸化ナトリウム水溶液（液温は、たとえば摂氏３７度）を用いて、全面除去する。
【００７８】
次に、図１１及び図１２とほぼ同様に、図２６に示すように、プローブ・カード作製用ウエハ２１の表面２１ａ（上面）側のほぼ全面に、スパッタリング成膜により、たとえば、１００ｎｍ程度の厚さのクロム・バリア膜（これらの配線下地膜は煩雑になるので図では省略する。クロム・バリア膜は図２６に示す第１層配線銅層４１の下面を覆う薄膜に対応する。以下同じ）を形成する。成膜条件としては、たとえば高周波パワー１キロ・ワット程度、処理圧力１パスカル程度、処理温度は摂氏２５度程度を例示することができる。
【００７９】
次に、クロム・バリア膜の上のほぼ全面に、スパッタリング成膜により、たとえば、７００ｎｍ程度の厚さの銅シード膜（これらの配線下地膜は煩雑になるので図では省略する。銅シード膜は図２６に示す第１層配線銅層４１の下面側の一部となる。以下同じ）を形成する。成膜条件としては、たとえば高周波パワー２キロ・ワット程度、処理圧力１パスカル程度、処理温度は摂氏２５度程度を例示することができる。
【００８０】
次に、図１３とほぼ同様に、図２６に示すように、第１層配線メッキ用レジスト・パターン（たとえば厚さ１５マイクロ・メートル程度のポジ型液状レジスト）を形成し、この第１層配線メッキ用レジスト・パターンのある状態で、電解銅メッキにより、たとえば厚さ１０マイクロ・メートル程度の第１層配線銅層４１を形成する。メッキ液としては、たとえば、摂氏２５度程度の硫酸銅系のメッキ液を例示することができる。
【００８１】
更に、第１層配線メッキ用レジスト・パターンのある状態で、第１層配線銅層４１上に、たとえば厚さ２マイクロ・メートル程度の第１層配線ニッケル層４２を形成する。メッキ液としては、たとえば、摂氏４７度程度のワット浴系のメッキ液を例示することができる。次に、不要となった第１層配線メッキ用レジスト・パターンをたとえば摂氏６０度程度の有機アルカリ系剥離液等により、全面除去する。続いて、第１層配線銅層４１および第１層配線ニッケル層４２をマスクとして、不要な部分の銅シード膜を、たとえば摂氏２５度程度の硫酸と過酸化水素の水溶液等を用いて、エッチング除去する。更に、第１層配線銅層４１、第１層配線ニッケル層４２および銅シード膜をマスクとして、不要な部分のクロム・バリア膜を、たとえば摂氏３８度程度の過マンガン酸カリウム溶液等を用いて、エッチング除去する。次に、プローブ・カード作製用ウエハ２１の表面２１ａ（上面）側のほぼ全面に、たとえば厚さ１４マイクロ・メートル程度の層間ポリイミド膜４３を塗布する。続いて、この層間ポリイミド膜４３に図２２から図２５と同様に、必要なスルーホールを形成する（なお、図示した部分には、この層間のスルーホールは配置されていない）。硬化ベーク温度は摂氏３５０度程度である。
【００８２】
図２６に示すように、このようなプロセスを繰り返すことにより、第２層配線銅層４４、第２層配線ニッケル層４６、上層ポリイミド膜４７（たとえば、厚さ８マイクロ・メートル程度）等を順次形成する。ここでは、２層銅＆ニッケル配線の例を示したが、配線は、２層でもよいが、必要に応じて、それ以外の単層または３層以上であってもよい。
【００８３】
図２６の状態で、次は、プローブ・カード作製用ウエハ２１等の除去プロセスを開始する。すなわち、図２７に示すように、プローブ・カード作製用ウエハ２１（シリコン部材）、下地熱酸化膜１９、クロム・バリア膜２７、銅シード膜２８、第１層銅犠牲層（第１層金属犠牲層）３１、第２層銅犠牲層（第２層金属犠牲層）等をウエット・エッチングにより除去する。ここで、シリコン酸化膜系部材のエッチング液としては、摂氏２５度程度のバッファード弗酸を例示することができる。シリコン系部材のエッチング液としては、摂氏６５から７０度程度の４０％水酸化カリウム水溶液を例示することができる。クロム系部材のエッチング液としては、摂氏３８度程度の過マンガン酸カリウム溶液を例示することができる。銅系部材のエッチング液としては、摂氏２５度程度の硫酸と過酸化水素を含む水溶液を例示することができる。
【００８４】
これで図２７に示すような薄膜シート２（メンブレン・シート）が完成する。薄膜シート２の周辺部には、下層ポリイミド膜段差部４８があり、下層ポリイミド膜外側段差部４８ａと下層ポリイミド膜内側段差部４８ｂから成っている。図２７中に円周状の下層ポリイミド膜外側段差部４８ａおよび下層ポリイミド膜内側段差部４８ｂの各直径の一例を示す（単位はミリ・メートル）。
【００８５】
図２６及び図２７（図３３を参照）に示すように、第１層銅犠牲層３１の外周部（外周部は下層ポリイミド膜外側段差部４８ａに対応）が第２層銅犠牲層３６の外周部（外周部は下層ポリイミド膜内側段差部４８ｂに対応）よりも、全周に渡り、外側に設けられているので、薄膜シート２としたときに、下層ポリイミド膜内側段差部４８ｂに襞状のポリイミド由来の異物が残留することがない。
【００８６】
なお、図３４に示すように、第１層銅犠牲層３１の外周部（外周部は下層ポリイミド膜外側段差部４８ａに対応）が第２層銅犠牲層３６の外周部（外周部は下層ポリイミド膜内側段差部４８ｂに対応）よりも、全周に渡り、内側に設けられている場合（下層犠牲層内側配置）に、図３５に示すような襞状のポリイミド由来の異物５１が残留する原因は、以下のように考えられる。すなわち、図３４に示すように、この襞状のポリイミド異物５１の発生原因は，スパッタリングされた銅面（銅シード層２８）から成長してきた銅と１段目の犠牲層３１側面から成長してきた銅がぶつかり合う面に結晶粒の影響で隙間（メッキ成長面同士の閉塞部５２）ができ，その隙間５２に塗布したポリイミドが入りこんで生じるものと考える。
【００８７】
一方、前記実施の形態のように、第１層銅犠牲層３１の外周部（外周部は下層ポリイミド膜外側段差部４８ａに対応）が第２層銅犠牲層３６の外周部（外周部は下層ポリイミド膜内側段差部４８ｂに対応）よりも、全周に渡り、外側に設けられている場合（下層犠牲層外側配置）には、このような異物は発生しない。その理由は、図３６に示すように、銅メッキの成長方向は下から上の一方向で、二つのメッキ成長方向がぶつかり合うことがないので、隙間（メッキ成長面同士の閉塞部５２）が生成し得ないからである。
【００８８】
３．本願の一実施の形態の薄膜プローブ・シートの製造方法におけるスルー・ホール・プロセスの説明（主に図２８および図２９）
このセクションでは、セクション２の図２２から図２５等で説明したスルーホール形成プロセスについて更に説明する。
【００８９】
図２８は図２４におけるプローブ針周辺部Ｃの拡大断面図である。図２９はスルーホール現像寸法Ｄのウエハ内ばらつきとスルーホール形成部の段差量Ｈ（針上部の下層ポリイミド表面−第２層銅犠牲層上の下層ポリイミド表面間段差量）の関係を示すデータ・プロット図である。これらに基づいて、スルーホール形成用レジスト膜４９のスルーホール現像寸法Ｄの（針上部の下層ポリイミド表面−第２層銅犠牲層上の下層ポリイミド表面間段差量）Ｈ（針上部が突出しているものに正符号を付ける）への依存性を説明する。
【００９０】
図２９から、段差量Ｈが正値のときは、スルーホール現像寸法Ｄのばらつき（ウエハ内９点）が、比較的小さくなるが、段差量Ｈが負値のときは、急激にスルーホール現像寸法Ｄのばらつきが、増加していることがわかる。
【００９１】
このように段差量Ｈが負値のときに、急激にスルーホール現像寸法Ｄのばらつきが、増加しているのは、図２８に示すように、段差量Ｈにほぼ１対１で対応するプローブ針上端突出量Ｐ（第２犠牲層上面を基準とするプローブ針上端の高さ）が負値のときは、プローブ針の上方でのみレジスト膜４９の厚さが局所的に厚くなるが、その厚さの変動がウエハ上で変動しやすいからと考えられる。一方、段差量Ｈが正値のときは（すなわち、プローブ針上端突出量Ｐが正値のとき）、プローブ針の上方でレジスト膜４９の厚さは薄くなるものの、その変動は周辺の影響を受けにくく、比較的一定の値を取るためと考えられる。
【００９２】
従って、プローブ針上端突出量Ｐは、通常、１から１０マイクロ・メートル程度が好適である。
【００９３】
４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９４】
例えば、前記実施の形態では、薄膜シートの絶縁シート材料として、ポリイミド系の可撓性樹脂部材を使用した例（ポリイミド系樹脂を主要な構成要素とする）を具体的に説明したが、本願発明はそれに限定されるものではなく、その他の樹脂材料等でもよいことは、言うまでもない。ポリイミド系の熱硬化性樹脂等は、加熱が伴うプローブ検査では、寸法変動が比較的小さい点で優れている。
【００９５】
また、前記実施の形態においては、銅系メタル部材を犠牲層とする技術（銅を主要な成分とする）に例をとり具体的に説明したが、本願発明はそれに限定されるものではなく、樹脂系材料、プローブ針材料等とエッチング選択性のある材料であれば、金属、非金属の区別なく適用することができることは言うまでもない。
【００９６】
更に、前記実施の形態においては、２層の犠牲層を用いる技術に例をとり具体的に説明したが、本願発明はそれに限定されるものではなく、３層以上の犠牲層を用いてもよいことは言うまでもない。
【００９７】
また、前記実施の形態においては、スルーホールの加工に、アルミニウム系のハードマスクを用いたプロセスを説明したが、層間絶縁膜（樹脂膜）として、感光性ポリイミドを使用してもよい。
【００９８】
また、前記実施の形態においては、配線構造として、銅（すなわち銅を主要な成分とする）とニッケル（すなわちニッケルを主要な成分とする）の２層からなるものを具体的に説明したが、本願発明はそれに限定されるものではなく、銅等の単層または３層以上の配線構造（銅とニッケルの２層を含むものに限定されない）を用いてもよい。
【００９９】
更に、前記実施の形態においては、バリア・メタル膜としては、クロム系バリア膜を具体的に説明したが、本願発明はそれに限定されるものではなく、たとえばチタン、クロム、窒化チタン、窒化タングステン等が適用可能であることは言うまでもない。
【符号の説明】
【０１００】
１  多層配線基板
２  薄膜シート（メンブレン・シートまたは薄膜プローブ・シート）
２ａ  薄膜シートの表面（下面）
２ｂ  薄膜シートの裏面（上面）
３  プランジャ
３Ａ  バネ
４  押さえリング
５  開口部
６  接着リング
７  プローブ針
８  ポゴ座
９  押さえ板
１０  チップ領域
１２  単位テスト領域
１４  被検査ウエハ
１４ａ  被検査ウエハの表面（上面）
１４ｂ  被検査ウエハの裏面（下面）
１５  プローブ・カード
１７  外部接続電極（外部端子又はパッド電極）
１９  下地熱酸化膜
２１  プローブ・カード作製用ウエハ
２１ａ  プローブ・カード作製用ウエハの表面（上面）
２１ｂ  プローブ・カード作製用ウエハの裏面（下面）
２２  熱酸化膜
２３  針形成穴パターニング用フォトレジスト膜
２４  針形成穴パターニング用フォトレジスト膜開口
２５  針形成穴パターニング用熱酸化膜開口
２６  針形成穴
２７  クロム・バリア膜
２８  銅シード膜
２９  第１層銅犠牲層メッキ用レジスト膜
３１  第１層銅犠牲層（第１層金属犠牲層）
３２  フィルム型レジスト膜
３３  ロジウム・メッキ層
３４  ニッケル・プローブ針本体
３５  第２層銅犠牲層メッキ用レジスト膜
３６  第２層銅犠牲層（第２層金属犠牲層）
３７  下層ポリイミド膜
３８  スルーホール形成用アルミニウム膜
３９  スルーホール
４０  スルーホール形成用アルミニウム膜の開口
４１  第１層配線銅層
４２  第１層配線ニッケル層
４３  層間ポリイミド膜
４４  第２層配線銅層
４５  中間シート
４６  第２層配線ニッケル層
４７  上層ポリイミド膜
４８  下層ポリイミド膜段差部
４８ａ  下層ポリイミド膜外側段差部
４８ｂ  下層ポリイミド膜内側段差部
４９  スルーホール形成用レジスト膜
５０  シート外周端部
５１  襞状異物
５２  銅部材の閉塞部が発生する部分または閉塞部
５５  ウエハ・ステージ
Ｃ  プローブ針周辺部
Ｄ  スルーホール現像寸法
Ｈ  針上部の下層ポリイミド表面−第２層銅犠牲層上の下層ポリイミド表面間段差量
Ｐ  第２層銅犠牲層上面−針上面間段差量
【図１】
2011043451.tif 000003
【図２】
2011043451.tif 000004
【図３】
2011043451.tif 000005
【図４】
2011043451.tif 000006
【図５】
2011043451.tif 000007
【図６】
2011043451.tif 000008
【図７】
2011043451.tif 000009
【図８】
2011043451.tif 000010
【図９】
2011043451.tif 000011
【図１０】
2011043451.tif 000012
【図１１】
2011043451.tif 000013
【図１２】
2011043451.tif 000014
【図１３】
2011043451.tif 000015
【図１４】
2011043451.tif 000016
【図１５】
2011043451.tif 000017
【図１６】
2011043451.tif 000018
【図１７】
2011043451.tif 000019
【図１８】
2011043451.tif 000020
【図１９】
2011043451.tif 000021
【図２０】
2011043451.tif 000022
【図２１】
2011043451.tif 000023
【図２２】
2011043451.tif 000024
【図２３】
2011043451.tif 000025
【図２４】
2011043451.tif 000026
【図２５】
2011043451.tif 000027
【図２６】
2011043451.tif 000028
【図２７】
2011043451.tif 000029
【図２８】
2011043451.tif 000030
【図２９】
2011043451.tif 000031
【図３０】
2011043451.tif 000032
【図３１】
2011043451.tif 000033
【図３２】
2011043451.tif 000034
【図３３】
2011043451.tif 000035
【図３４】
2011043451.tif 000036
【図３５】
2011043451.tif 000037
【図３６】
2011043451.tif 000038