(57)【要約】【課題】表示中のコントラストの低下を抑制し得る電気光学装置を提供する。【解決手段】本発明の電気光学装置１は、第１の走査線３（Ｇ1a、Ｇ2a）と、第２の走査線４（Ｇ1b、Ｇ2b）と、画素電極９（第１の電極）と、共通電極１０（第２の電極）と、第１の電極と第２の電極とによって駆動される電気泳動素子１１（電気光学材料層）と、第１の走査線と第１の電極との電気的接続を制御する第１のＴＦＴ７（トランジスター）と、第２の走査線と第１の電極との電気的接続を制御する第２のＴＦＴ８（トランジスター）と、を含む画素ＰＸ１１〜ＰＸ２２と、第１のＴＦＴ７のゲートおよび第２のＴＦＴ８のゲートに電気的に接続されたデータ信号供給回路６２と、を備えている。【選択図】図１
2011221125.tif 000002
【特許請求の範囲】
【請求項１】
第１の走査線と、
第２の走査線と、
第１の電極と、第２の電極と、該第１の電極と該第２の電極とによって駆動される電気光学材料層と、前記第１の走査線と前記第１の電極との電気的接続を制御する第１のトランジスターと、前記第２の走査線と前記第１の電極との電気的接続を制御する第２のトランジスターと、を含む画素と、
前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートに電気的に接続されたデータ信号供給回路と、
を備えたことを特徴とする電気光学装置。
【請求項２】
前記第１のトランジスターのゲートを前記データ信号供給回路と電気的に接続する第１のデータ線と、前記第２のトランジスターのゲートを前記データ信号供給回路と電気的に接続する第２のデータ線と、をさらに有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１のトランジスターと前記第２のトランジスターのうち一方のトランジスターのゲートを前記データ信号供給回路と電気的に接続するデータ線と、
前記第１のトランジスターと前記第２のトランジスターのうち他方のトランジスターのゲートと前記データ線との間に接続されたインバーター回路と、
をさらに有し、
前記第１のトランジスターおよび前記第２のトランジスターが、同一極性のトランジスターであることを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートを前記データ信号供給回路と電気的に接続するデータ線をさらに有し、
前記第１のトランジスターおよび前記第２のトランジスターが、互いに異なる極性のトランジスターであることを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記第１のトランジスターおよび前記第２のトランジスターが、有機トランジスターもしくは酸化物半導体トランジスターであることを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置。
【請求項６】
第１の走査線と、
第２の走査線と、
第１の電極と、第２の電極と、該第１の電極と該第２の電極とによって駆動される電気光学材料層と、前記第１の走査線と前記第１の電極との電気的接続を制御する第１のトランジスターと、前記第２の走査線と前記第１の電極との電気的接続を制御する第２のトランジスターと、を含む画素と、
前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートに電気的に接続されたデータ信号供給回路と、
を備えた電気光学装置において、
前記第１の走査線に供給される第１の走査信号の電位をＶS1とし、
前記第２の走査線に供給される第２の走査信号の電位をＶS2とし、
前記第２の電極に供給される電位をＶcomとしたとき、
前記画素にデータを書き込む書き込み期間においてＶS1＞Ｖcom＞ＶS2となるように各電位を設定し、前記画素にデータを書き込まない非書き込み期間においてはＶS1＝Ｖcom＝ＶS2となるように各電位を設定することを特徴とする電気光学装置の駆動方法。
【請求項７】
前記書き込み期間において、前記画素の表示状態として第１の表示状態を書き込むときには、前記第１のトランジスターをオン状態とすると共に前記第２のトランジスターをオフ状態とし、前記画素の表示状態として第２の表示状態を書き込むときには、前記第２のトランジスターをオン状態とすると共に前記第１のトランジスターをオフ状態とすることを特徴とする請求項６に記載の電気光学装置の駆動方法。
【請求項８】
請求項１ないし５のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置とその駆動方法、及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置の一種である電気泳動表示装置として、一対の基板間に液相分散媒と電気泳動粒子とを有する電気泳動素子を挟持した構成のものが知られている。この種の電気泳動表示装置では、電気泳動素子を挟持する一対の電極に電圧を印加することで電気泳動粒子の分布状態を変化させて表示を行う（例えば、下記の特許文献１参照）。特に、特許文献１に記載の電気泳動装置の駆動方法では、電気泳動素子に白表示または黒表示を書き込んだ後、基準電位（例えば０Ｖ）と所定電位（例えば＋１０Ｖ）との間で変動する信号を共通電極に印加すると、電気泳動粒子の泳動が促進され、前の書き込みが不十分であったとしても追加の書き込みがなされる。これにより、画像の鮮鋭化が実現できる、といった効果が得られる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１８０９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の駆動方法においては、アクティブマトリクス回路を構成する複数の走査線に対して走査信号を順次供給し、全ての画素の中から当該走査線に属する画素のスイッチング素子を選択し、書き込みを行う。例えば画面の大きさがＡ４サイズで画素ピッチが１４０μｍ程度であれば、走査線数は約１４００本となり、１本の走査線に属する画素は１／１４００の時間（デューティー比）で選択状態、１３９９／１４００の時間（デューティー比）で非選択状態となる。
【０００５】
ところが、薄膜トランジスター（Thin Film Transistor, 以下、ＴＦＴと略記する）等に代表される画素スイッチング素子には、トランジスターがオフ状態にあってもリーク電流が少なからず存在する。そのため、非選択状態となる多くの時間において、上記リーク電流の影響により所望しない電荷の移動が生じ、画素電極の電位が変動してしまう。その結果、例えば黒表示を書き込んだはずの画素が白っぽくなるなど、表示（書き込み）中に画像のコントラストが次第に低下する、という問題が生じる。ここでは電気泳動表示装置を例に挙げて説明したが、この種の問題は電気泳動表示装置に限らず、ＴＦＴ等の画素スイッチング素子を用いて電気光学材料を駆動する他の電気光学装置にも共通の問題である。
【０００６】
本発明は、上記の課題を解決するためになされたものであって、表示中のコントラストの低下を抑制し得る電気光学装置とその駆動方法を提供することを目的とする。また、高いコントラストの表示が維持可能な表示部を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の電気光学装置は、第１の走査線と、第２の走査線と、第１の電極と、第２の電極と、該第１の電極と該第２の電極とによって駆動される電気光学材料層と、前記第１の走査線と前記第１の電極との電気的接続を制御する第１のトランジスターと、前記第２の走査線と前記第１の電極との電気的接続を制御する第２のトランジスターと、を含む画素と、前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートに電気的に接続されたデータ信号供給回路と、を備えたことを特徴とする。
【０００８】
本発明の電気光学装置においては、一つの画素が、第１の走査線と第１の電極との電気的接続を制御する第１のトランジスターと、第２の走査線と第１の電極との電気的接続を制御する第２のトランジスターと、からなる２つのトランジスターを含んでおり、第１のトランジスターのゲートおよび第２のトランジスターのゲートに電気的に接続されたデータ信号供給回路を備えている。この構成によれば、データ信号供給回路から供給されるデータ信号は第１、第２のトランジスターのゲートに入力されてスイッチの開閉動作に使われるのみであるから、例えばデータ信号の電位変動等があったとしても、トランジスターのリーク電流とは殆ど関係がない。一方、第１の走査線、第２の走査線からそれぞれ供給される走査信号は第１、第２のトランジスターのソース、ドレインのいずれか一方に入力されるが、本発明の構成であれば、非書き込み期間に第１のトランジスターのソース（もしくはドレイン）と第２のトランジスターのソース（もしくはドレイン）とを同電位に設定できるので、リーク電流を低減することができる。これにより、コントラストの低下を抑制することができる。
【０００９】
本発明において、前記第１のトランジスターのゲートを前記データ信号供給回路と電気的に接続する第１のデータ線と、前記第２のトランジスターのゲートを前記データ信号供給回路と電気的に接続する第２のデータ線と、をさらに有する構成としてもよい。
この構成によれば、後述のインバーター回路やＣＭＯＳ構成を採用することなく本発明の構成を実現できるため、個々の画素回路が複雑化するのを回避できる。
【００１０】
もしくは、本発明において、前記第１のトランジスターと前記第２のトランジスターのうち一方のトランジスターのゲートを前記データ信号供給回路と電気的に接続するデータ線と、前記第１のトランジスターと前記第２のトランジスターのうち他方のトランジスターのゲートと前記データ線との間に接続されたインバーター回路と、をさらに有し、前記第１のトランジスターおよび前記第２のトランジスターが、同一極性のトランジスターである構成としてもよい。
本構成によれば、上記の構成と異なり、インバーター回路が必要となるものの、一つの画素に第１のデータ線および第２のデータ線の双方を備える必要がなく、１本のデータ線で済むため、上記の構成に比べて装置全体のデータ線の数を半減することができる。そのため、パターン設計が容易になり、設計の自由度を高められる。
【００１１】
もしくは、本発明において、前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートを前記データ信号供給回路と電気的に接続するデータ線をさらに有し、  前記第１のトランジスターおよび前記第２のトランジスターが、互いに異なる極性のトランジスターである構成としてもよい。ここで、「互いに異なる極性のトランジスター」とは、例えばＰチャネルトランジスターとＮチャネルトランジスターのことである。以下の説明では、ＰチャネルトランジスターとＮチャネルトランジスターとを組み合わせた構成を、便宜的にＣＭＯＳ（相補型ＭＯＳ）構成と称する。
本構成においては、上記の構成と異なり、ＣＭＯＳ構成を採用しているため、ＣＭＯＳ構成特有の効果である低消費電力化が図れる。また、一つの画素に第１のデータ線および第２のデータ線の双方を設ける必要がなく、１本のデータ線で済むため、上記の構成に比べて装置全体のデータ線の数を半減することができる。そのため、パターン設計が容易になり、設計の自由度を高められる。
【００１２】
本発明において、前記第１のトランジスターおよび前記第２のトランジスターが、有機トランジスターもしくは酸化物半導体トランジスターで構成されていることが望ましい。
この構成によれば、既存の製造プロセスで電気光学装置を安価に提供することができる。
【００１３】
本発明の電気光学装置の駆動方法は、第１の走査線と、第２の走査線と、第１の電極と、第２の電極と、該第１の電極と該第２の電極とによって駆動される電気光学材料層と、前記第１の走査線と前記第１の電極との電気的接続を制御する第１のトランジスターと、前記第２の走査線と前記第１の電極との電気的接続を制御する第２のトランジスターと、を含む画素と、前記第１のトランジスターのゲートおよび前記第２のトランジスターのゲートに電気的に接続されたデータ信号供給回路と、を備えた電気光学装置において、前記第１の走査線に供給される第１の走査信号の電位をＶS1とし、前記第２の走査線に供給される第２の走査信号の電位をＶS2とし、前記第２の電極に供給される電位をＶcomとしたとき、前記画素にデータを書き込む書き込み期間においてＶS1＞Ｖcom＞ＶS2となるように各電位を設定し、前記画素にデータを書き込まない非書き込み期間においてはＶS1＝Ｖcom＝ＶS2となるように各電位を設定することを特徴とする
【００１４】
本発明の電気光学装置の駆動方法によれば、書き込み期間において、第１の走査信号電位ＶS1、第２の走査信号電位ＶS2、共通電位Ｖcomの各電位が、ＶS1＞Ｖcom＞ＶS2となるように設定されているので、第１のトランジスター、第２のトランジスターのいずれかがオン状態となったときに第１の電極と第２の電極との間に電位差が生じ、データが書き込まれる。一方、非書き込み期間においては、第１の走査信号電位ＶS1、第２の走査信号電位ＶS2、共通電位Ｖcomの各電位が、ＶS1＝Ｖcom＝ＶS2となるように設定されているので、第１の電極と第２の電極との間に殆ど電位差が生じず、リーク電流を大きく低減できる。これにより、コントラストの低下を抑制することができる。
【００１５】
本発明において、前記書き込み期間において、前記画素の表示状態として第１の表示状態を書き込むときには、前記第１のトランジスターをオン状態とすると共に前記第２のトランジスターをオフ状態とし、前記画素の表示状態として第２の表示状態を書き込むときには、前記第２のトランジスターをオン状態とすると共に前記第１のトランジスターをオフ状態とすることが望ましい。
この構成によれば、第１のトランジスター、第２のトランジスターのいずれがオン状態であるか、いずれがオフ状態であるかによって、第１の電極と第２の電極との間に生じる電位差が逆極性になる。そのため、全表示を消去するプロセスを経ることなく第１の表示（例えば白表示）と第２の表示（例えば黒表示）との切り換えが可能となる。
【００１６】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、上記本発明の電気光学表示装置を備えているので、高いコントラストの表示が可能な表示部を備えた電子機器を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態の電気泳動表示装置を示す等価回路図である。
【図２】同、電気泳動表示装置における素子基板の平面パターンを示す図である。
【図３】（ａ）電気泳動表示装置の部分断面図、（ｂ）マイクロカプセルの断面図、である。
【図４】一般的な電気泳動粒子の動作を説明するための図である。
【図５】同、電気泳動表示装置の動作を説明するための図である。
【図６】同、電気泳動表示装置の各種信号を示すタイミングチャートである。
【図７】従来の電気泳動表示装置の問題点を説明するための図である。
【図８】本発明の第２実施形態の電気泳動表示装置を示す等価回路図である。
【図９】本発明の第３実施形態の電気泳動表示装置を示す等価回路図である。
【図１０】本発明の一実施形態の電子機器を示す概略構成図である。
【発明を実施するための形態】
【００１８】
［第１実施形態］
以下、本発明の第１実施形態について、図１〜図７を用いて説明する。
本実施形態の電気光学装置は、１つの画素が有する２つのスイッチング素子としてＰチャネル有機ＴＦＴを用いたアクティブマトリクス型の電気泳動表示装置の例である。
図１は本実施形態の電気泳動表示装置を示す等価回路図である。図２は同、電気泳動表示装置における素子基板の平面パターンを示す図である。図３（ａ）は電気泳動表示装置の部分断面図、（ｂ）はマイクロカプセルの断面図、である。図４は一般的な電気泳動粒子の動作を説明するための図である。図５は同、電気泳動表示装置の動作を説明するための図である。図６は同、電気泳動表示装置の各種信号を示すタイミングチャートである。図７は従来の電気泳動表示装置の問題点を説明するための図である。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
【００１９】
本実施形態の電気泳動表示装置１（電気光学装置）は、図１に示すように、複数の画素ＰＸ１１〜ＰＸ２２がマトリクス状に配列された表示部２を備えている。表示部２の周辺には、走査線駆動回路６１およびデータ信号供給回路６２（データ線駆動回路）が配置されている。また、表示部２には、走査線駆動回路６１から延びる複数の第１の走査線３および複数の第２の走査線４と、データ信号供給回路６２から延びる複数の第１のデータ線５および複数の第２のデータ線６とが設けられている。本実施形態の場合、一本の第１の走査線３および一本の第２の走査線４からなる２本の走査線と、一本の第１のデータ線５および一本の第２のデータ線６からなる２本のデータ線と、の交差に対応して画素ＰＸ１１〜ＰＸ２２が形成されている。
【００２０】
例えば、画素ＰＸ１１は、第１の走査線（Ｇ１ａ）３および第１のデータ線（Ｄ１ａ）５に接続された第１のＴＦＴ７（第１のトランジスター）と、第２の走査線（Ｇ１ｂ）４および第２のデータ線（Ｄ１ｂ）６に接続された第２のＴＦＴ８（第２のトランジスター）と、画素電極９（第１の電極）とを含む。
第１のＴＦＴ７は、第１の走査線（Ｇ１ａ）３と画素電極９との間の電気的な接続を制御し、第２のＴＦＴ８は、第２の走査線（Ｇ１ｂ）４と画素電極９との間の電気的な接続を制御する。
【００２１】
具体的には、第１のＴＦＴ７のソースが第１の走査線３と電気的に接続され、第１のＴＦＴ７のゲートが第１のデータ線５と電気的に接続され、第１のＴＦＴ７のドレインが第２のＴＦＴ８のドレインと電気的に接続されている。また、第２のＴＦＴ８のゲートが第２のデータ線６と電気的に接続され、第２のＴＦＴ８のソースが第２の走査線４と電気的に接続され、画素電極９が第１のＴＦＴ７のドレインおよび第２のＴＦＴ８のドレインと電気的に接続されている。また、共通電極１０（第２の電極）が電気泳動素子１１（電気光学材料層）を介して画素電極９と対向するように設けられている。なお、この説明では、各ＴＦＴ７，８のソース、ドレインのうち、各走査線３，４と接続された側をソース、各走査線３，４と接続されていない側をドレインとしたが、これは便宜的にこのように決めただけであり、各ＴＦＴ７，８のソースとドレインは上記と逆であってもよい。
【００２２】
本発明における走査線駆動回路６１の機能およびデータ線駆動回路６２の機能は、従来一般のものと異なる。走査線駆動回路６１は、複数の第１の走査線３と第２の走査線４を順次選択する。具体的には、第１の走査線（Ｇ１ａ）３と第２の走査線（Ｇ１ｂ）４とを同時に選択し、次に、第１の走査線（Ｇ２ａ）３と第２の走査線（Ｇ２ｂ）４とを同時に選択する。そして、第１の走査線（Ｇ１ａ）３と第２の走査線（Ｇ１ｂ）４とが選択された期間には、第１の走査線（Ｇ１ａ）３を介して第１の走査信号が第１のＴＦＴ７のソースに供給され、同時に、第２の走査線（Ｇ１ｂ）４を介して第２の走査信号が第２のＴＦＴ８のソースに供給される。
データ線駆動回路６２は、例えば画素ＰＸ１１に設けられた第１のＴＦＴ７のオン／オフ状態を制御する第１のデータ信号を、第１のデータ線（Ｄ１ａ）５を介して第１のＴＦＴ７のゲートに供給し、同時に、第２のＴＦＴ８のオン／オフ状態を制御する第２のデータ信号を、第２のデータ線（Ｄ１ｂ）６を介して第２のＴＦＴ８のゲートに供給する。
【００２３】
電気泳動表示装置１は、後述するように、素子基板（アクティブマトリクス基板）と対向基板とを有しており、図２は２枚の基板のうち、素子基板に形成された電極（配線）と半導体層を示している。すなわち、図１の等価回路図に示した構成要素のうち、素子基板に係わるものだけを抜き出して示したものが図２である。図２において、第１のデータ線５および第２のデータ線６は図の縦方向に延在し、第１の走査線３および第２の走査線４は図の横方向に延在している。第１の走査線３から分岐した部分が第１のＴＦＴ７のソース電極１３に相当し、第２の走査線４から分岐した部分が第２のＴＦＴ８のソース電極１４に相当する。本実施形態の場合、第１のデータ線５のうち、第１のＴＦＴ７に重なる部分は第１のＴＦＴ７のゲート電極として機能する。同様に、第２のデータ線６のうち、第２のＴＦＴ８に重なる部分は第２のＴＦＴ８のゲート電極として機能する。
【００２４】
第１のＴＦＴ７のソース電極１３と第２のＴＦＴ８のソース電極１４との間には、第１のＴＦＴ７と第２のＴＦＴ８とで兼用するドレイン電極１５が設けられている。第１のＴＦＴ７の半導体層１６は、第１のＴＦＴ７のソース電極１３とドレイン電極１５とに一部重なるように設けられている。また、第２のＴＦＴ８の半導体層１７は、第２のＴＦＴ８のソース電極１４とドレイン電極１５とに一部重なるように設けられている。画素電極９は、コンタクトホール１８を介してドレイン電極１５と電気的に接続されている。
【００２５】
本実施形態の電気泳動表示装置１は、図３（ａ）に示すように、素子基板（第１の基板）２０と対向基板（第２の基板）２１との間に、複数のマイクロカプセル２２を配列してなる電気泳動素子１１を挟持した構成を備えている。
表示部２において、素子基板２０の電気泳動素子１１が配置された側の面には、第１のＴＦＴ７および第２のＴＦＴ８からなる画素スイッチング素子、これらＴＦＴ７，ＴＦＴ８と電気的に接続された画素電極９、第１の走査線３、第２の走査線４、および第１のデータ線５、第２のデータ線６等が形成されている。
【００２６】
素子基板２０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため、透明なものでなくてもよい。特に本実施形態の場合、画素スイッチング素子が後述する有機ＴＦＴであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００２７】
画素電極９は電気泳動素子１１に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したもの、もしくはＡｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。
第１、第２の走査線３，４および第１、第２のデータ線５，６は、上記した画素電極９と同様の材料を用いて形成することができる。
【００２８】
画素スイッチング素子を構成する第１のＴＦＴ７と第２のＴＦＴ８とは対称的に配置されているだけで構造は同じであるため、ここでは、第１のＴＦＴ７で代表して説明する。本実施形態の場合、第１のＴＦＴ７は、半導体層１６が有機半導体材料で形成された、Ｐチャネル有機ＴＦＴである。第１のＴＦＴ７は、半導体層１６、ゲート絶縁膜２３、ソース電極１３、ドレイン電極１５、第１のデータ線５からなるゲート電極を有する。
【００２９】
上述したように、本実施形態の場合、ソース電極１３は第１の走査線３から分岐した部分で構成され、ドレイン電極１５は第２のＴＦＴ８と兼用となっている。ゲート電極は第１のデータ線５の一部を用いて構成されている。半導体層１６は、有機半導体材料を含む有機半導体層である。半導体層１６は、その一部がソース電極１３およびドレイン電極１５と重なるように素子基板２０上に形成されている。
【００３０】
有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０あるいは金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
【００３１】
有機半導体の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、ＣＶＤ法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法、デイップコート法等が挙げられるが、これらに限定されるものではない。例えば、素子基板２０上にパターン状に穴の空いたマスクを合わせた後にこれらの方法を用いて成膜を行うことや、一様に成膜された有機半導体層を部分的にエッチングすることにより、部分的に膜厚の異なる半導体層１６の形成が可能である。これらの方法の中でも、インクジェット法やディスペンス法を用いて溶液材料から半導体層を塗布形成する方法が、最も簡便に膜厚をコントロールすることが可能であるという点から好ましい。
【００３２】
ゲート絶縁膜２３は、半導体層１６を覆う平面領域に選択的に形成されている。ゲート絶縁膜２３の形成材料としては、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。一般的に良好な電気特性が得られるゲート絶縁膜２３としては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパラキシリレン膜が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００３３】
ゲート電極は、ゲート絶縁膜２３を介して半導体層１６のチャネル領域（ソース電極１３とドレイン電極１５とに挟まれた領域）と対向する位置に形成されている。ゲート電極（第１のデータ線５）は、上述した材料の導電膜をエッチングして形成することができる。あるいは、所定形状に穴のあいたメタルスルーマスクを通して素子基板２０上に導電膜の蒸着処理を行うことにより形成することができる。さらには、金属微粒子、グラファイトなどの導電性粒子を含む溶液を、インクジェット法などにより選択的に塗布して形成してもよい。
【００３４】
層間絶縁膜２４は、例えば、シリコン酸化物やシリコン窒化物などの無機絶縁膜、あるいは、アクリル樹脂、エポキシ樹脂等の有機絶縁膜を用いることができる。層間絶縁膜２４は、画素スイッチング素子による素子基板２０上の凹凸を平坦化する機能も奏している。層間絶縁膜２４を形成することで、画素スイッチング素子と電気泳動素子１１との距離が長くなるので、画素スイッチング素子の駆動時に生じる電界が電気泳動素子１１に作用するのを防止できるという効果も得られる。また、層間絶縁膜２４とゲート絶縁膜２３とを貫通してドレイン電極１５に達するコンタクトホール１８が形成され、コンタクトホール１８の内部には画素電極９の材料が埋め込まれている。このコンタクトホール１８を介して画素電極９とドレイン電極１５とが電気的に接続されている。
【００３５】
一方、対向基板２１の電気泳動素子１１が配置された側の面には、共通電極１０が複数の画素電極９と対向するように形成されており、共通電極１０上に電気泳動素子１１が設けられている。
対向基板２１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため、透明基板が用いられる。共通電極１０は、画素電極９とともに電気泳動素子１１に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００３６】
本実施形態の場合、電気泳動素子１１は、予め対向基板２１側に形成され、素子基板２０と接着するための接着層２５までを含めた電気泳動シートとして構成されている。そして、電気泳動シートの接着層２５と素子基板２０とが接着されることにより電気泳動表示装置１が構成されている。
なお、接着層２５は、マイクロカプセル２２間の間隙に充填されていてもよいし、対向基板２１上に形成された電気泳動素子１１を覆う接着剤の層として形成されていてもよい。
【００３７】
マイクロカプセル２２は、図３（ｂ）に示すように、例えば５０μｍ程度の粒径を有しており、分散媒２６と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２８とを球状の壁膜２９（外殻）に封入した構成を備えている。マイクロカプセル２２は、図３（ａ）に示すように、共通電極１０と画素電極９との間に挟持されており、１つの画素内に１つまたは複数のマイクロカプセル２２が配置されている。
【００３８】
マイクロカプセル２２の壁膜２９は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２６は、白色粒子２７と黒色粒子２８とをマイクロカプセル２２内に分散させる液体である。分散媒２６としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００３９】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。黒色粒子２８は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。
これらの白色顔料および黒色顔料には、必要に応じて、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、白色粒子２７および黒色粒子２８に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部２に赤色、緑色、青色などを表示することができる。
【００４０】
図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素ＰＸ１１〜ＰＸ２２を黒表示する場合、図４（ｂ）は、画素ＰＸ１１〜ＰＸ２２を白表示する場合をそれぞれ示している。
図４（ａ）に示す黒表示の場合には、共通電極１０が相対的に高電位、画素電極９が相対的に低電位に保持される。これにより、負に帯電した黒色粒子２８が共通電極１０に引き寄せられる一方、正に帯電した白色粒子２７が画素電極９に引き寄せられる。その結果、表示面側となる共通電極１０側からこの画素を見ると、黒色（Ｂ）が認識される。
図４（ｂ）に示す白表示の場合、共通電極１０が相対的に低電位、画素電極９が相対的に高電位に保持される。これにより、正に帯電した白色粒子２７が共通電極１０に引き寄せられる一方、負に帯電した黒色粒子２８が画素電極９に引き寄せられる。その結果、共通電極１０側からこの画素を見ると白色（Ｗ）が認識される。
【００４１】
次に、上記構成を備えた電気泳動表示装置１の駆動方法について図５、図６を参照して説明する。
図５は表示部２内において隣接する４つの画素ＰＸ１１〜ＰＸ２２の表示状態を説明するための図である。図６はこれら画素における各種信号のタイミングチャートである。
図５に示す４つの画素ＰＸ１１〜ＰＸ２２のうち、第１のデータ線Ｄ1aおよび第２のデータ線Ｄ1bと第１の走査線Ｇ1aおよび第２の走査線Ｇ1bとに接続された画素スイッチング素子を有する画素をＰＸ１１（図５の左上の画素）とし、第１のデータ線Ｄ2aおよび第２のデータ線Ｄ2bと第１の走査線Ｇ1aおよび第２の走査線Ｇ1bとに接続された画素スイッチング素子を有する画素をＰＸ２１（図５の右上の画素）とし、第１のデータ線Ｄ1aおよび第２のデータ線Ｄ1bと第１の走査線Ｇ2aおよび第２の走査線Ｇ2bとに接続された画素スイッチング素子を有する画素をＰＸ１２（図５の左下の画素）とし、第１のデータ線Ｄ2aおよび第２のデータ線Ｄ2bと第１の走査線Ｇ2aおよび第２の走査線Ｇ2bとに接続された画素スイッチング素子を有する画素をＰＸ２２（図５の右下の画素）とする。
【００４２】
第１のＴＦＴ７のソースに第１の走査線Ｇ1a、Ｇ2aが接続され、第２のＴＦＴ８のソースに第２の走査線Ｇ1b、Ｇ2bが接続されている。また、第１のＴＦＴ７のゲートに第１のデータ線Ｄ1a、Ｄ2aが接続され、第２のＴＦＴ８のゲートに第２のデータ線Ｄ1b、Ｄ2bが接続されている。本実施形態の場合、画素スイッチング素子は第１のＴＦＴ７、第２のＴＦＴ８ともにＰチャネルＴＦＴであるから、第１のＴＦＴ７は、第１のデータ線５を介してデータ信号電位としてローレベルＶdataLがゲートに入力されたとき、オン状態となり、データ信号電位としてハイレベルＶdataHがゲートに入力されたとき、オフ状態となる。第２のＴＦＴ８は、第２のデータ線６を介してデータ信号電位としてローレベルＶdataLがゲートに入力されたとき、オン状態となり、データ信号電位としてハイレベルＶdataHがゲートに入力されたとき、オフ状態となる。
【００４３】
ここで、第１の走査線Ｇ1a、Ｇ2a…の全て、第２の走査線Ｇ1b、Ｇ2b…の全てに対して走査信号を順次供給する走査動作を行う。図５では、画素ＰＸ１１および画素ＰＸ２１（上段の２つの画素）が書き込み期間（選択期間）にあり、画素ＰＸ１２および画素ＰＸ２２（下段の２つの画素）が非書き込み期間（非選択期間）にある場合を示している。このとき、図５、図６に示すように、書き込み期間にある画素ＰＸ１１、画素ＰＸ２１については、第１の走査線Ｇ1aに４０Ｖ（第１の走査信号電位ＶS1）が入力され、第２の走査線Ｇ1bに０Ｖ（第２の走査信号電位ＶS2）が入力されている。
【００４４】
一方、非書き込み期間にある画素ＰＸ１２、画素ＰＸ２２については、第１の走査線Ｇ2aに２０Ｖ（第１の走査信号電位ＶS1）が入力され、第２の走査線Ｇ2bに２０Ｖ（第２の走査信号電位ＶS2）が入力されている。
【００４５】
また、共通電極３７には共通電位Ｖcomとして常時２０Ｖが入力されている。すなわち、書き込み期間においては、ＶS1＞Ｖcom＞ＶS2となるように各電位が設定され、非書き込み期間においてはＶS1＝Ｖcom＝ＶS2となるように各電位が設定されている。
【００４６】
一方、データ線については、画素ＰＸ１１および画素ＰＸ１２（左列の２つの画素）に接続される第１のデータ線Ｄ1aに、第１のデータ信号として０Ｖ（データ信号電位のローレベルＶdataL）が入力され、第２のデータ線Ｄ1bには、第２のデータ信号として４０Ｖ（データ信号電位のハイレベルＶdataH）が入力されている。また、画素ＰＸ２１および画素ＰＸ２２（右列の２つの画素）に接続される第１のデータ線Ｄ2aに４０Ｖ（データ信号電位のハイレベルＶdataH）が入力され、第２のデータ線Ｄ2bには０Ｖ（データ信号電位のローレベルＶdataL）が入力されている。
【００４７】
本実施形態の場合、書き込み期間にある画素ＰＸ１１については、第１のデータ線Ｄ1aに０Ｖ、第２のデータ線Ｄ1bに４０Ｖが入力されているため、第１のＴＦＴ７がオン状態となり、第２のＴＦＴ８がオフ状態となる。すると、画素電極９には第１の走査線Ｇ1aからの第１の走査信号が供給されるので、画素電極９の電位は第１の走査信号電位である４０Ｖとなる。このとき、共通電極１０には共通電位Ｖcomとして２０Ｖが供給されているので、画素ＰＸ１１には黒表示が書き込まれる。また、画素ＰＸ２１については、第１のデータ線Ｄ2aに４０Ｖ、第２のデータ線Ｄ2bに０Ｖが入力されているため、第１のＴＦＴ７がオフ状態となり、第２のＴＦＴ８がオン状態となる。すると、画素電極９には第２の走査線Ｇ1bからの第２の走査信号が供給されるので、画素電極９の電位は第２の走査信号電位である０Ｖとなる。このとき、共通電極１０には共通電位Ｖcomとして２０Ｖが供給されているので、画素ＰＸ２１には白表示が書き込まれる。
【００４８】
一方、非書き込み期間にある画素ＰＸ１２、画素ＰＸ２２について見ると、画素ＰＸ１２では、画素ＰＸ１１と同様、第１のＴＦＴ７がオン状態となり、第２のＴＦＴ８がオフ状態となる。画素ＰＸ２２では、画素ＰＸ２１と同様、第１のＴＦＴ７がオフ状態となり、第２のＴＦＴ８がオン状態となる。しかしながら、これら２つの画素ＰＸ１２，ＰＸ２２については、第１の走査線Ｇ2aに２０Ｖ、第２の走査線Ｇ2bに２０Ｖ、共通電極１０に２０Ｖが入力され、第１のＴＦＴ７のソース、第２のＴＦＴ８のソース、共通電極１０の全てが同電位となるから、２つのＴＦＴ７，８のオン／オフ状態にかかわらず、電気泳動素子１１には電圧が印加されない。よって、これら２つの画素では書き込みは行われず、前の表示状態が保持される。
【００４９】
そして、図６に示すように、次の期間では、今書き込み期間にあった画素ＰＸ１１、画素ＰＸ２１が非書き込み期間となり、非書き込み期間にあった画素ＰＸ１２、画素ＰＸ２２が書き込み期間となる。そのため、各信号電位が図６に示すように変動する。この動作を表示部２の全ての走査線で繰り返し、１表示期間の書き込みが完了する。
【００５０】
従来一般の装置では、図７に示すように、１つの画素ＰＸ１１〜ＰＸ２２に１つのＴＦＴ３１を備えており、ＴＦＴ３１のソースにデータ線Ｄが接続され、ゲートに走査線Ｇが接続されていた。この構成では、選択状態にある画素ＰＸ１１では、走査線Ｇを通じてＴＦＴ３１のゲートに走査信号電位のローレベルである０Ｖが供給され、ＴＦＴがオン状態となる。このとき、元が黒表示であったとすると、データ信号電位のハイレベルである４０Ｖが画素電極９に供給されるため、白表示が書き込まれる。また、選択状態にある画素ＰＸ２１では、データ信号電位のローレベルである０Ｖが画素電極に供給されるため、前の表示が保持される。一方、非選択状態にある画素ＰＸ１２では、走査信号電位のハイレベルである４０Ｖが供給されたＴＦＴはオフ状態にあるが、ＴＦＴのリーク電流が生じるため、非選択状態でありながら、元の黒表示が白っぽくなる傾向にある。そのため、表示のコントラストが低下するという問題が生じていた。また、非選択状態の画素ＰＸ２２は元の表示のままである。
【００５１】
これに対し、本実施形態の場合、第１のデータ線５から供給されるデータ信号は第１のＴＦＴ７のゲートＧに入力され、第１のＴＦＴ７の制御に使われるのみであり、、第２のデータ線６から供給されるデータ信号は第２のＴＦＴ８のゲートＧに入力され、第２のＴＦＴ８の制御に使われるのみであるから、例えばデータ信号電位が変動したりしても、ＴＦＴのリーク電流にほとんど影響を及ぼすことがない。一方、第１の走査線５から供給される第１の走査信号は第１のＴＦＴのソースに入力され、第２の走査線６から供給される第２の走査信号は第２のＴＦＴのソースに入力されるが、非書き込み期間では第１のＴＦＴ７のソースと第２のＴＦＴ８のソースとを同電位にしているので、従来に比べてリーク電流を大幅に低減することができる。これにより、コントラストの低下を抑制することができる。
【００５２】
また、書き込み期間において、第１の走査信号電位ＶS1、第２の走査信号電位ＶS2、共通電位Ｖcomの各電位がＶS1＞Ｖcom＞ＶS2となるように設定され、第１のＴＦＴ、第２のＴＦＴのいずれか一方がオン状態、他方がオフ状態となるので、第１のＴＦＴ、第２のＴＦＴのいずれをオン状態とするかによって、画素電極９と共通電極１０との間に生じる電位差の極性を制御することができる。そのため、総ての画素に白または黒を書き込んで画像を消去するプロセスを経ることなく白表示と黒表示の書き込みが可能となる。言い換えれば、画像を消去するプロセスを経ることなく、新しい画像を書き込むことができる。
【００５３】
［第２実施形態］
以下、本発明の第２実施形態について、図８を用いて説明する。
本実施形態の電気泳動表示装置は、画素スイッチング素子にインバーター回路を付加したことによりデータ線の数を削減した例である。
図８は本実施形態の電気泳動表示装置の等価回路図を示し、４つの画素（ＰＸ１１〜ＰＸ２２）の動作を説明するための図である。
本実施形態の電気泳動表示装置の基本構成は第１実施形態と同様であるため、図８において図１と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
【００５４】
本実施形態の電気泳動表示装置は、画素スイッチング素子として２つのＰチャネル有機ＴＦＴを用いた点、第１のＴＦＴのソース端子を第１の走査線に接続し、第２のＴＦＴのソース端子を第２の走査線に接続し、第１のＴＦＴのドレイン端子と第２のＴＦＴのドレイン端子とを画素電極に接続した点は第１実施形態と共通であるが、データ線の構成と、データ線と各ＴＦＴのゲート端子との接続部分が第１実施形態と異なっている。
【００５５】
第１実施形態の電気泳動表示装置では、各画素に対して第１のデータ線、第２のデータ線の２本のデータ線が設けられていたのに対し、本実施形態の電気泳動表示装置４１では、図８に示すように、１つの画素に対して、１本のデータ線４２が設けられている。具体的には、画素ＰＸ１１と画素ＰＸ１２に対してはデータ線４２（Ｄ1）が１本のみ設けられ、画素ＰＸ２１と画素ＰＸ２２に対してはデータ線４２（Ｄ２）が１本のみ設けられている。そして、第１のＴＦＴ７のゲートがデータ線４２と電気的に接続されている。また、第２のＴＦＴ８のゲートとデータ線４２との間にインバーター回路４３が設けられ、第２のＴＦＴ８のゲートとインバーター回路４２の出力端子とが電気的に接続され、インバーター回路４２の入力端子とデータ線４２とが電気的に接続されている。なお、ここでは第２のＴＦＴ８のゲートとデータ線４２との間にインバーター回路４３が設けられた例を挙げたが、第１のＴＦＴ７のゲートとデータ線４２との間にインバーター回路４３が設けられていてもよい。
【００５６】
本実施形態の場合、第２のＴＦＴ８のゲートとデータ線４２との間にインバーター回路４３が設けられているため、第２のＴＦＴ８のゲートには、データ線４２に供給されたデータ信号電位のレベルが反転された信号電位が入力されることになる。したがって、データ線４２にデータ信号電位のローレベル（例えば０Ｖ）が供給されると、第１のＴＦＴ７がオン状態となり、第２のＴＦＴ８がオフ状態となる。また、データ線４２にデータ信号電位のハイレベル（例えば４０Ｖ）が供給されると、第１のＴＦＴ７がオフ状態となり、第２のＴＦＴ８がオン状態となる。すなわち、本実施形態の場合、図８に示す回路構成を採ったことにより、１本のデータ線４２を用いるだけで第１のＴＦＴ７、第２のＴＦＴ８のいずれか一方をオン状態、他方をオフ状態とすることができる。なお、本実施形態の場合も、第１の走査線３、第２の走査線４、共通電極１０に与える信号電位については第１実施形態と同様でかまわない。
【００５７】
本実施形態の電気泳動表示装置４１においても、従来に比べて表示時のコントラストの低下を抑制できる、全消去プロセスを経ることなく白表示と黒表示の書き込みが可能となる、等の第１実施形態と同様の効果が得られる。加えて本実施形態の場合、インバーター回路が必要となるものの、一つの画素に第１のデータ線と第２のデータ線を備える必要がなく、１本のデータ線で済むため、第１実施形態に比べて装置全体のデータ線の数を半減することができる。そのため、パターン設計が容易になり、設計の自由度を高められる。
【００５８】
［第３実施形態］
以下、本発明の第３実施形態について、図９を用いて説明する。
本実施形態の電気泳動表示装置は、画素スイッチング素子にＣＭＯＳ構成を採用したことによりデータ線の数を削減した例である。
図９は本実施形態の電気泳動表示装置の等価回路図を示し、４つの画素（ＰＸ１１〜ＰＸ２２）の動作を説明するための図である。
本実施形態の電気泳動表示装置の基本構成は第１実施形態と同様であるため、図９において図１と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
【００５９】
第１実施形態の電気泳動表示装置では、第１のＴＦＴ、第２のＴＦＴともにＰチャネル有機ＴＦＴを用いていたのに対し、本実施形態の電気泳動表示装置５１では、図９に示すように、第１のＴＦＴ５７としてＰチャネル有機ＴＦＴを用い、第２のＴＦＴ５８としてＮチャネル有機ＴＦＴを用いている。すなわち、直列接続された２つのＴＦＴ５７，５８がＣＭＯＳ構成となっている。また、第２実施形態と同様に、１つの画素に対して、１本のデータ線４２が設けられている。そして、第１のＴＦＴ５７のゲートおよび第２のＴＦＴ５８のゲートが１本のデータ線４２と電気的に接続されている。なお、ここでは第１のＴＦＴ５７にＰチャネル有機ＴＦＴを用い、第２のＴＦＴ５８にＮチャネル有機ＴＦＴを用いたが、これとは逆に、第１のＴＦＴにＮチャネル有機ＴＦＴを用い、第２のＴＦＴにＰチャネル有機ＴＦＴを用いてもよい。
【００６０】
本実施形態の場合、画素スイッチング素子としてＣＭＯＳ構成のＴＦＴ５７，５８が用いられているため、第１、第２のＴＦＴ５７，５８のゲートに同一の信号電位が入力されたときのスイッチの開閉状態は互いに逆となる。すなわち、データ線４２にデータ信号電位のローレベル（例えば０Ｖ）が供給されると、第１のＴＦＴ５７がオン状態となり、第２のＴＦＴ５８がオフ状態となる。また、データ線４２にデータ信号電位のハイレベル（例えば４０Ｖ）が供給されると、第１のＴＦＴ５７がオフ状態となり、第２のＴＦＴ５８がオン状態となる。すなわち、本実施形態の場合、図９に示す回路構成を採ったことにより、１本のデータ線４２を用いるだけで第１のＴＦＴ５７、第２のＴＦＴ５８のいずれか一方をオン状態、他方をオフ状態とすることができる。なお、本実施形態の場合も、第１の走査線３、第２の走査線４、共通電極１０に与える信号電位については第１実施形態と同様でかまわない。
【００６１】
本実施形態の電気泳動表示装置５１においても、従来に比べて表示時のコントラストの低下を抑制できる、全消去プロセスを経ることなく白表示と黒表示の書き込みが可能となる、等の第１実施形態と同様の効果が得られる。加えて本実施形態の場合、画素スイッチング素子をＣＭＯＳ構成とする必要があるが、低消費電力化が図れることに加え、一つの画素に第１のデータ線と第２のデータ線を備える必要がなく、１本のデータ線で済むため、第１実施形態に比べて装置全体のデータ線の数を半減することができる。また、第２実施形態に比べてインバーター回路が不要になる。そのため、パターン設計が容易になり、設計の自由度を高められる。
【００６２】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば上記実施形態では、画素スイッチング素子として有機ＴＦＴを用いたが、有機ＴＦＴに代えて、酸化物半導体トランジスターを用いても良い。また、第１、第２実施形態では画素スイッチング素子に２つのＰチャネルＴＦＴを用いたが、２つのＮチャネルＴＦＴを用いた構成としても良い。その他、電気泳動表示装置の各部材の具体的な構成については上記実施形態に限らず、適宜変更が可能である。さらに、本発明は、電気泳動表示装置に限らず、画素スイッチング素子にリーク電流が問題となる他の電気光学装置に適用しても好適なものである。
【００６３】
［電子機器］
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１０（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００６４】
図１０（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００６５】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、画像保持特性に優れ、表示品位に優れた表示部を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００６６】
１，４１，５１…電気泳動表示装置（電気光学装置）、３…第１の走査線、４…第２の走査線、５…第１のデータ線、６…第２のデータ線、７，５７…第１のＴＦＴ（画素スイッチング素子）、８，５８…第２のＴＦＴ（画素スイッチング素子）、９…画素電極（第１の電極）、１０…共通電極（第２の電極）、１１…電気泳動素子（電気光学材料層）、４２…データ線、４３…インバーター回路、６２…データ信号供給回路、１１００…電子ペーパー（電子機器）、１２００…電子ノート（電子機器）、画素…ＰＸ１１，ＰＸ２１，ＰＸ１２，ＰＸ２２。
【図１】
2011221125.tif 000003
【図２】
2011221125.tif 000004
【図３】
2011221125.tif 000005
【図４】
2011221125.tif 000006
【図５】
2011221125.tif 000007
【図６】
2011221125.tif 000008
【図７】
2011221125.tif 000009
【図８】
2011221125.tif 000010
【図９】
2011221125.tif 000011
【図１０】
2011221125.tif 000012