(57)【要約】【課題】低コストで応答速度の高速化を図れるデジタル入力回路を提供する。【解決手段】入力信号を入力する一対の入力端子Ｔ３，Ｔ４と、一対の入力端子Ｔ３，Ｔ４からの入力信号をマイクロコンピュータ１２の入力ポートＴ１側に伝達する汎用のフォトカプラＰＣ５とを備える。一対の入力端子Ｔ３，Ｔ４間にフォトカプラＰＣ５の発光ダイオードＬＤ６が接続されるとともに、フォトトランジスタＰＴ８のコレクタ端子が電源ＶＣＣのプラス側に接続され、フォトトランジスタＰＴ８のエミッタ端子は抵抗Ｒ１４を介してグランドに接地し、マイクロコンピュータ１２の入力ポートＴ１をプルアップするプルアップ抵抗Ｒ２２とグランドとの間に、コレクタ端子がプルアップ抵抗側、エミッタ端子がグランド側に接続され、ベース端子がフォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ１４との接続点Ａに接続されたトランジスタＴＲ１３を設けてある。【選択図】図１
2011108036.tif 000002
【特許請求の範囲】
【請求項１】
デジタルの電圧信号よりなる入力信号を入力する一対の入力端子と、当該一対の入力端子からの入力信号をマイクロコンピュータの入力ポート側に伝達する信号伝達素子であって１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラとを備え、当該一対の入力端子間にフォトカプラの発光ダイオードが接続されるとともに、フォトトランジスタのコレクタ端子が電源のプラス側に接続されており、フォトトランジスタのエミッタ端子は抵抗を介してグランドに接地し、マイクロコンピュータの入力ポートをプルアップするプルアップ抵抗とグランドとの間におけるバイポーラ型のトランジスタであって、コレクタ端子がプルアップ抵抗側、エミッタ端子がグランド側に接続され、ベース端子がフォトトランジスタのエミッタ端子と抵抗との接続点に接続されたトランジスタを設けてなることを特徴とするデジタル入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプログラマブルロジックコントローラ（以下、ＰＬＣと略称する）などに使用されるデジタル入力回路に関するものである。
【背景技術】
【０００２】
一般に、ＰＬＣは、各種の外部機器の制御に広く用いられており、近年、制御対象となる外部機器の構成が複雑化しているので、入出力信号を高速に処理することが要求されている。
【０００３】
このようなＰＬＣの汎用ユニットとして、例えば、図２に示すように、制御対象となる外部機器が接続される外部コネクタ１５’と、シーケンスプログラムを実行するＣＰＵを具備したＣＰＵユニットが接続される接続コネクタ１６’と、上記ＣＰＵが実行したシーケンスプログラムに基づいて制御対象となる外部機器のシーケンス制御を行うプログラマブルロジックデバイス（以下、ＰＬＤと略称する）１７’と、汎用ユニットの動作状態を表示する複数の発光ダイオードなどで構成される表示部１８’と、外部コネクタ１５’とＰＬＤ１７’との間に設けられ、両者の間を電気的に絶縁した状態で入力信号および、出力信号を伝達する複数のフォトカプラにより構成される絶縁部１９’と、ＰＬＤ１７’の動作状態を設定する設定スイッチ２０’と、ＰＬＤ１７’、表示部１８’、絶縁部１９’などへ電力を供給する電源部２１’とを備えたものが提案されている（特許文献１参照）。なお、ＰＬＤ１７’には、制御対象となる外部機器からの入力信号を検知したり、外部機器へ出力信号を出力するマイクロコンピュータ（以下、マイコンと略称する）などが設けられている。
【０００４】
ところで、図２に示した構成のＰＬＣの汎用ユニットでは、デジタル入出力回路として機能する絶縁部１９’のフォトカプラとして、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラに比べて高速応答が可能なフォトカプラを使用することで、外部機器から外部コネクタ１５’を通して入力される入力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）が高速で繰り返される場合にも対応することができるが、汎用のフォトカプラを使用した場合と比べると部品コストが高くなり、デジタル入出力回路の低コスト化が難しい。
【０００５】
これに対して、汎用のフォトカプラを用いたデジタル入力回路として、例えば、図３に示すように、外部機器からの入力信号を入力する一対の入力端子Ｔ３’，Ｔ４’と、一対の入力端子Ｔ３’，Ｔ４’からの入力信号をマイコン（図示せず）に伝達する汎用のフォトカプラＰＣ５’とを備えたものが提案されている（特許文献２参照）。
【０００６】
上述のフォトカプラＰＣ５’は、発光ダイオードＬＤ６’と、発光ダイオードＬＤ６’に対向し、発光ダイオードＬＤ６’の点滅によりオン・オフするフォトトランジスタＰＴ８’とが１つのパッケージ内に配置されている。
【０００７】
上述のデジタル入力回路は、一対の入力端子Ｔ３’，Ｔ４’間に限流用の抵抗Ｒ９’を介してフォトカプラＰＣ５’の発光ダイオードＬＤ６’が接続され、発光ダイオードＬＤ６’に抵抗Ｒ１０’が並列接続されている。また、フォトカプラＰＣ５’のフォトトランジスタＰＴ８’のコレクタ端子が電源ＶＣＣのプラス側に接続され、フォトトランジスタＰＴ８’のエミッタ端子が、抵抗Ｒ２３’とバッファ回路ＢＵ２６’を介して、上記マイコンの入力ポートに接続される。また、フォトトランジスタＰＴ８’のエミッタ端子と抵抗Ｒ２３’の接続点は、抵抗Ｒ２４’を介してグランドに接地されており、抵抗Ｒ２３’とバッファ回路ＢＵ２６’の接続点は、コンデンサＣ２５’を介してグランドに接地されている。
【０００８】
以下、図３に示した回路構成のデジタル入力回路の動作について説明する。
【０００９】
例えば、外部機器から入力される入力信号の電圧レベルがローレベルからハイレベルに変化すると、一対の入力端子Ｔ３’，Ｔ４’間に電圧が印加され、フォトカプラＰＣ５’の発光ダイオードＬＤ６’に電流Ｉ１１’が流れて、発光ダイオードＬＤ６’が点灯し、フォトトランジスタＰＴ８’がオンして（つまり、オン状態となり）、上記入力ポートの電圧レベルがローレベルからハイレベルに変化する。
【００１０】
一方、入力信号の電圧レベルがハイレベルからローレベルに変化すると、一対の入力端子Ｔ３’，Ｔ４’間に電圧が印加されないので、フォトカプラＰＣ５’の発光ダイオードＬＤ６’に電流Ｉ１１’が流れなくなって、発光ダイオードＬＤ６’が消灯し、フォトトランジスタＰＴ８’がオフして（つまり、オフ状態となり）、上記入力ポートの電圧レベルがハイレベルからローレベルに変化する。
【００１１】
したがって、図３に示した回路構成のデジタル入力回路のバッファ回路ＢＵ２６’の出力端が上記入力ポートに接続された上記マイコンを備えたＰＬＣでは、外部機器からの入力信号の電圧レベル（ハイレベルまたはローレベル）を上記マイコンで検知することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２２２００３号公報
【特許文献２】実開昭６３−１４７７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところが、図３に示した回路構成のデジタル入力回路では、フォトトランジスタＰＴ８’のエミッタ端子が抵抗Ｒ２４’を介して接地されているので、フォトトランジスタＰＴ８’がオン状態の時、フォトトランジスタＰＴ８’のコレクタ・エミッタ間電圧が略０Ｖとなり、フォトトランジスタＰＴ８’が飽和状態となってしまうため、フォトトランジスタＰＴ８’がオン状態からオフ状態に切り替わる際に、フォトトランジスタＰＴ８’のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８’のミラー効果に起因して応答遅れが発生する。このため、図３に示した回路構成のデジタル入力回路では、入力信号の電圧レベルの変化が高速で繰り返されるような場合（高速パルス入力の場合）に、上記マイコン側で入力信号を漏れなく認識することは難しくなってしまう。
【００１４】
そこで、高速パルス入力にも対応できるように、汎用のフォトカプラに比べて高速応答が可能なフォトカプラを用いることが考えられるが、回路の低コスト化を図ることが困難であった。
【００１５】
本発明は上記の事由に鑑みて為されたものであり、その目的は、低コストで応答速度の高速化を図れるデジタル入力回路を提供することにある。
【課題を解決するための手段】
【００１６】
請求項１の発明は、デジタルの電圧信号よりなる入力信号を入力する一対の入力端子と、当該一対の入力端子からの入力信号をマイクロコンピュータの入力ポート側に伝達する信号伝達素子であって１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラとを備え、当該一対の入力端子間にフォトカプラの発光ダイオードが接続されるとともに、フォトトランジスタのコレクタ端子が電源のプラス側に接続されており、フォトトランジスタのエミッタ端子は抵抗を介してグランドに接地し、マイクロコンピュータの入力ポートをプルアップするプルアップ抵抗とグランドとの間におけるバイポーラ型のトランジスタであって、コレクタ端子がプルアップ抵抗側、エミッタ端子がグランド側に接続され、ベース端子がフォトトランジスタのエミッタ端子と抵抗との接続点に接続されたトランジスタを設けてなることを特徴とする。
【００１７】
この発明によれば、フォトトランジスタのエミッタ端子が抵抗を介してグランドに接地され、マイクロコンピュータの入力ポートをプルアップするプルアップ抵抗とグランドとの間におけるバイポーラ型のトランジスタであって、コレクタ端子がプルアップ抵抗側、エミッタ端子がグランド側に接続され、ベース端子がフォトトランジスタのエミッタ端子と抵抗との接続点に接続されたトランジスタを設けてなることにより、フォトトランジスタがオン状態となった時の前記接続点の電位がバイポーラ型のトランジスタのベース・エミッタ間電圧と同等になるので、フォトトランジスタのコレクタ・エミッタ間電圧が０Ｖとならないから、フォトトランジスタが飽和状態とならない状態でバイポーラ型のトランジスタをスイッチング動作させることにより、マイクロコンピュータの入力ポートに入力信号を認識させることができる。また、フォトトランジスタのコレクタ・エミッタ間電圧の変化幅が小さいため、フォトトランジスタのミラー効果がほとんど生じない。よって、フォトトランジスタが飽和状態とならず、且つ、フォトトランジスタのコレクタ・エミッタ間電圧がほとんど変化しない範囲でスイッチング動作が可能となるため、フォトトランジスタをオン状態からオフ状態にした際の蓄積時間とミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを用いて、マイクロコンピュータの入力ポートに高速パルスの入力信号を認識させることが可能となるから、汎用のフォトカプラを用いつつ、バイポーラ型のトランジスタとプルアップ抵抗のような汎用の安価な回路部品の追加で応答速度の高速化を図れ、低コストで応答速度の高速化が図れる。
【発明の効果】
【００１８】
請求項１の発明では、低コストで応答速度の高速化が図れるデジタル入力回路を提供することができるという効果がある。
【図面の簡単な説明】
【００１９】
【図１】実施形態のデジタル入力回路を示す回路図である。
【図２】従来例を示すＰＬＣの汎用ユニットのブロック図である。
【図３】他の従来例を示すデジタル入力回路の回路図である。
【発明を実施するための形態】
【００２０】
本実施形態のデジタル入力回路は、例えば、プログラマブルロジックコントローラ（以下、ＰＬＣと略称する）などで使用されるものであり、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを信号伝達素子として用いている。上述のデジタル入力回路は、図１に示すように、外部機器（図示せず）からのデジタルの電圧信号よりなる入力信号を入力する一対の入力端子Ｔ３，Ｔ４と、一対の入力端子Ｔ３，Ｔ４からの入力信号をマイクロコンピュータ（以下、マイコンと略称する）１２側に伝達する信号伝達素子であって、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５と、フォトトランジスタＰＴ８のスイッチング動作に連動して、マイコン１２に上記外部機器からの入力信号の電圧レベルを検知させる汎用のバイポーラ型のトランジスタＴＲ１３とを備えている。なお、マイコン１２は、上記外部機器からの入力信号の電圧レベル（ハイレベルまたはローレベル）を検知するため入力ポートＴ１を備えており、ＰＬＣでは上記外部機器からの入力信号を入力ポートＴ１を備えたマイコン１２で認識し、マイコン１２がメモリに記憶保持されたシーケンスプログラムを実行する。
【００２１】
上述のフォトカプラＰＣ５は、発光素子である発光ダイオードＬＤ６と、発光ダイオードＬＤ６に対向した受光素子であるフォトトランジスタＰＴ８とが１つのパッケージ（例えば、樹脂パッケージなど）内に配置されており、両者の間を電気的に絶縁した状態で入力信号を伝達する。
【００２２】
上述のデジタル入力回路は、一対の入力端子Ｔ３，Ｔ４間に限流用の抵抗Ｒ９を介して発光ダイオードＬＤ６が接続され、発光ダイオードＬＤ６に抵抗Ｒ１０が並列接続されている。また、フォトカプラＰＣ５のフォトトランジスタＰＴ８のコレクタ端子が電源ＶＣＣのプラス側に接続され、フォトトランジスタＰＴ８のエミッタ端子は抵抗Ｒ１４を介してグランドに接地されている。また、マイコン１２の入力ポートＴ１をプルアップするプルアップ抵抗Ｒ２２とグランドとの間に、ｎｐｎ型のトランジスタＴＲ１３が設けられ、トランジスタＴＲ１３のコレクタ端子がプルアップ抵抗Ｒ２２を介して電源ＶＣＣのプラス側に接続されており（プルアップされており）、エミッタ端子がグランド側に接続されており、ベース端子がフォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ１４との接続点Ａに接続され、トランジスタＴＲ１３のコレクタ端子とプルアップ抵抗Ｒ２２の接続点が、マイコン１２の入力ポートＴ１に接続されている。ここにおいて、マイコン１２に電源が供給された時、入力ポートＴ１の電圧レベルはハイレベル（電源ＶＣＣの電圧レベル）となる。しかして、入力ポートＴ１を備えたマイコン１２で上記外部機器からの入力信号の電圧レベルを検知させている。
【００２３】
以下、本実施形態のデジタル入力回路の動作について説明する。
【００２４】
例えば、上記外部機器から入力される入力信号の電圧レベルがローレベルからハイレベルに変化すると、一対の入力端子Ｔ３，Ｔ４間に電圧が印加され、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１１が流れて、発光ダイオードＬＤ６が点灯し、フォトトランジスタＰＴ８がオンして、フォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ１４との接続点Ａの電位で、トランジスタＴＲ１３のベース・エミッタ間がバイアスされ、トランジスタＴＲ１３がオン状態となり、マイコン１２の入力ポートＴ１の電圧レベルがハイレベル（電源ＶＣＣの電圧レベル）からローレベルに変化する。したがって、フォトトランジスタＰＴ８がオン状態の時、フォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ１４との接続点Ａにおける電位が、トランジスタＴＲ１３のベース・エミッタ間電圧と同等になるので、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧は０Ｖにならず、フォトトランジスタＰＴ８にコレクタ電流が流れるので、フォトトランジスタＰＴ８が飽和状態とならない状態でトランジスタＴＲ１３をスイッチングさせることにより、マイコン１２の入力ポートＴ１に入力信号の電圧レベルを認識させることが可能となる。
【００２５】
一方、上記外部機器から入力される入力信号の電圧レベルがハイレベルからローレベルに変化すると、一対の入力端子Ｔ３，Ｔ４間に電圧が印加されないので、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１１が流れなくなり、発光ダイオードＬＤ６が消灯するので、フォトトランジスタＰＴ８がオフ状態となる。ここでフォトトランジスタＰＴ８がオフ状態になると、フォトトランジスタＰＴ８にはコレクタ電流が流れず、トランジスタＴＲ１３のベース・エミッタ間がバイアスされないので、トランジスタＴＲ１３もオフ状態となり、マイコン１２の入力ポートＴ１の電圧レベルがローレベルからハイレベル（電源ＶＣＣの電圧レベル）に変化する。
【００２６】
したがって、図１に示した回路構成のデジタル入力回路のトランジスタＴＲ１３のコレクタ端子とプルアップ抵抗Ｒ２２の接続点が入力ポートＴ１に接続されたマイコン１２を備えたＰＬＣでは、上記外部機器からの入力信号の電圧レベル（ハイレベルまたはローレベル）をマイコン１２で検知することができる。
【００２７】
上述のデジタル入力回路は、フォトトランジスタＰＴ８のエミッタ端子が抵抗Ｒ１４を介してグランドに接地され、マイコン１２の入力ポートＴ１をプルアップするプルアップ抵抗Ｒ２２とグランドとの間におけるバイポーラ型のトランジスタＴＲ１３であって、コレクタ端子がプルアップ抵抗側、エミッタ端子がグランド側に接続され、ベース端子がフォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ１４との接続点Ａに接続されたトランジスタＴＲ１３を設けてなることにより、フォトトランジスタＰＴ８がオン状態となった時の接続点Ａの電位がバイポーラ型のトランジスタＴＲ１３のベース・エミッタ間電圧と同等になるので、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧が０Ｖとならないから、フォトトランジスタＰＴ８が飽和状態とならない状態でバイポーラ型のトランジスタＴＲ１３をスイッチング動作させることにより、マイコン１２の入力ポートＴ１に入力信号を認識させることが可能となる。また、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧の変化幅が小さいため、フォトトランジスタＰＴ８のミラー効果がほとんど生じない。
【００２８】
以上説明した本実施形態のデジタル入力回路では、フォトトランジスタＰＴ８が飽和状態とならず、且つ、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧がほとんど変化しない範囲でスイッチング動作が可能となるため、フォトトランジスタＰＴ８をオン状態からオフ状態にした際の蓄積時間とミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５を用いて、マイコン１２の入力ポートＴ１に高速パルスの入力信号を認識させることが可能となるから、汎用のフォトカプラＰＣ５を用いつつ、バイポーラ型のトランジスタＴＲ１３とプルアップ抵抗Ｒ２２のような汎用の安価な回路部品の追加で応答速度の高速化を図れ、低コストで応答速度の高速化が図れる。
【符号の説明】
【００２９】
Ｔ１  入力ポート
Ｔ３，Ｔ４  一対の入力端子
ＰＣ５  フォトカプラ
ＬＤ６  発光ダイオード
ＰＴ８  フォトトランジスタ
１２  マイクロコンピュータ
ＴＲ１３  トランジスタ
Ｒ１４  抵抗
Ｒ２２  プルアップ抵抗
Ａ  接続点
ＶＣＣ  電源
【図１】
2011108036.tif 000003
【図２】
2011108036.tif 000004
【図３】
2011108036.tif 000005