(57)【要約】【課題】効率のよいエッチングを行うことを可能とする。【解決手段】ゲート配線３および抵抗配線６の一部をそれぞれ露出させるコンタクトホール１０，１１を含む。コンタクトホール１０の形成のためにエッチングされる絶縁膜の量は、コンタクトホール１１の形成のためにエッチングされる絶縁膜の量より多く、絶縁膜のうちゲート配線３の上部の絶縁膜は、水平面に対し傾斜している。【選択図】図５
2011023472.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上部に形成される第１および第２の導電体と、
前記第１および第２の導電体上に形成される絶縁膜と、
前記絶縁膜の一部のエッチングにより形成された、前記第１および第２の導電体の一部をそれぞれ露出させる第１および第２のコンタクトホールとを含み、
前記第１のコンタクトホールの形成のためにエッチングされる絶縁膜の量は、前記第２のコンタクトホールの形成のためにエッチングされる絶縁膜の量より多く、
前記絶縁膜のうち、前記第１の導電体の上部の絶縁膜は、水平面に対し傾斜しており、
前記絶縁膜のうち、前記第２の導電体の上部の絶縁膜は、水平面に対しほぼ平行である、
半導体集積回路。
【請求項２】
前記第１の導電体の上部の絶縁膜は、複数の絶縁膜から構成される、
請求項１に記載の半導体集積回路。
【請求項３】
前記第１の導電体は、ＴｉまたはＴｉ化合物を含み、
前記第１の導電体のうち前記第１のコンタクトホールが形成される部分は、ＴｉまたはＴｉ化合物が除去されている、
請求項１または２に記載の半導体集積回路。
【請求項４】
半導体集積回路の製造方法であって、
水平面を有する基板において、前記水平面に対し傾斜している傾斜面を形成する工程と、
前記傾斜面の上部および前記水平面の上部にそれぞれ第１および第２の導電体を形成する工程と、
前記第１および第２の導電体上に絶縁膜を形成する工程とを含み、
前記絶縁膜のうち、前記第１の導電体の上部の絶縁膜は、前記水平面に対し傾斜しており、
前記絶縁膜のうち、前記第２の導電体の上部の絶縁膜は、前記水平面に対しほぼ平行であり、
前記製造方法は、さらに、
前記絶縁膜の一部をエッチングすることにより、前記第１および第２の導電体の一部をそれぞれ露出させる第１および第２のコンタクトホールを形成する工程を含み、
前記第１のコンタクトホールの形成のためにエッチングされる絶縁膜の量は、前記第２のコンタクトホールの形成のためにエッチングされる絶縁膜の量より多い、
半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のコンタクトホールが形成される半導体集積回路および半導体集積回路の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造においては、導電層を相互接続するため、コンタクトホールを形成することが必要である。コンタクトホールの形成の際には、ドライエッチングによる層間絶縁膜のエッチングが採用されることが多い。
【０００３】
エッチング量が異なる複数のコンタクトホールを同時に形成する場合、エッチング不足等が発生しやすい。
【０００４】
特許文献１では、エッチング量が異なる複数のコンタクトホールを同時に形成する技術（以下、従来技術Ａという）が開示されている。以下、従来技術Ａを、図７を用いて説明する。
【０００５】
図７（ａ）は、エッチングが行われる前の半導体集積回路を示す。図７（ａ）では、絶縁層１２上にフォトレジスト層１３が形成されている。また、接点１４Ａ，１４Ｂが形成されている。
【０００６】
従来技術Ａでは、まず、第１の速度でエッチングが行われる。そして、接点１４Ａ，１４Ｂが露出する前に、一旦、エッチングが停止される（図７（ｂ）〜図７（ｅ）参照）。
【０００７】
そして、第１の速度より遅い速度で、エッチングが行われることにより、接点１４Ａ，１４Ｂを露出させる（図７（ｆ））。これにより、エッチング量が異なる、コンタクトホールとしての径路１５Ａ，１５Ｂが形成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−２４３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来技術Ａでは、エッチングを途中で停止する必要があるため、エッチングの効率が悪い。
【００１０】
本発明は、上述の問題点を解決するためになされたものであって、その目的は、効率のよいエッチングを行うことが可能な半導体集積回路等を提供することである。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、この発明のある局面に従う半導体集積回路は、基板と、基板の上部に形成される第１および第２の導電体と、第１および第２の導電体上に形成される絶縁膜と、絶縁膜の一部のエッチングにより形成された、第１および第２の導電体の一部をそれぞれ露出させる第１および第２のコンタクトホールとを含み、第１のコンタクトホールの形成のためにエッチングされる絶縁膜の量は、第２のコンタクトホールの形成のためにエッチングされる絶縁膜の量より多く、絶縁膜のうち、第１の導電体の上部の絶縁膜は、水平面に対し傾斜しており、絶縁膜のうち、第２の導電体の上部の絶縁膜は、水平面に対しほぼ平行である。
【００１２】
すなわち、半導体集積回路は、第１および第２の導電体の一部をそれぞれ露出させる第１および第２のコンタクトホールを含む。第１のコンタクトホールの形成のためにエッチングされる絶縁膜の量は、第２のコンタクトホールの形成のためにエッチングされる絶縁膜の量より多く、絶縁膜のうち、第１の導電体の上部の絶縁膜は、水平面に対し傾斜している。
【００１３】
絶縁膜のエッチングに使用されるエッチングガスは、絶縁膜に対し垂直に入射するより、絶縁膜に対し斜めに入射した方がエッチング速度が大きい。そのため、エッチングされる絶縁膜の量が多い第１のコンタクトホールが形成される部分の絶縁膜を、水平面に対し傾斜させることにより、エッチング量の異なる第１および第２のコンタクトホールを同時に形成する場合においても、第１のコンタクトホールの形成におけるエッチング不足を防ぐことができ、効率のよいエッチングを行うことができる。
【００１４】
また、第１の導電体の上部の絶縁膜は、複数の絶縁膜から構成されることが好ましい。
また、第１の導電体は、ＴｉまたはＴｉ化合物を含み、第１の導電体のうち第１のコンタクトホールが形成される部分は、ＴｉまたはＴｉ化合物が除去されていることが好ましい。
【００１５】
これにより、第１のコンタクトホールと第１の導電体とによるコンタクト抵抗を小さくすることができる。
【００１６】
この発明の他の局面に従う半導体集積回路の製造方法は、水平面を有する基板において、水平面に対し傾斜している傾斜面を形成する工程と、傾斜面の上部および水平面の上部にそれぞれ第１および第２の導電体を形成する工程と、第１および第２の導電体上に絶縁膜を形成する工程とを含み、絶縁膜のうち、第１の導電体の上部の絶縁膜は、水平面に対し傾斜しており、絶縁膜のうち、第２の導電体の上部の絶縁膜は、水平面に対しほぼ平行であり、製造方法は、さらに、絶縁膜の一部をエッチングすることにより、第１および第２の導電体の一部をそれぞれ露出させる第１および第２のコンタクトホールを形成する工程を含み、第１のコンタクトホールの形成のためにエッチングされる絶縁膜の量は、第２のコンタクトホールの形成のためにエッチングされる絶縁膜の量より多い。
【発明の効果】
【００１７】
本発明により、効率のよいエッチングを行うことができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【図２】第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【図３】第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【図４】第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【図５】第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【図６】イオンの入射角度とスパッタ収率との関係を示すグラフである。
【図７】従来技術を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【００２０】
＜第１の実施の形態＞
図１から図５は、第１の実施の形態における半導体集積回路の製造方法の各工程を示す模式的な断面図である。
【００２１】
図５（ａ）は、本実施の形態における半導体集積回路１００の断面図である。
半導体集積回路１００は、化合物半導体集積回路である。半導体集積回路１００は、半導体基板１と、絶縁膜４と、ゲート配線３と、層間絶縁膜５と、抵抗配線６と、層間絶縁膜７と、レジストパターン８と、コンタクトホール１０，１１とを含む。
【００２２】
半導体基板１は、詳細は後述するが、水平面４１と、水平面４１に対し所定角度だけ傾斜している傾斜面２とを有する。以下においては、半導体基板１の水平面４１と、傾斜面２とが形成する角度を、傾斜角度という。
【００２３】
半導体基板１は、ＧａＡｓで生成される。半導体基板１は、例えば６インチウエハに形成される。
【００２４】
絶縁膜４は半導体基板１上に形成される。絶縁膜４のうちの傾斜面２上の部分は、傾斜面２の傾斜角度とほぼ同じ角度で水平面に対し傾斜している。
【００２５】
ゲート配線３は、絶縁膜４上に形成される。ゲート配線３のうち傾斜面２の上方の部分は、傾斜面２の傾斜角度とほぼ同じ角度で水平面に対し傾斜している。ゲート配線３は、ＡＬ膜３２と、Ｔｉ膜３１，３２とから構成される。すなわち、ゲート配線３は導電体である。Ｔｉ膜３１，３２は、ＡＬ膜３２を挟むように形成される。Ｔｉ膜３１，３２の各々の膜厚は、例えば、５０ｎｍである。ＡＬ膜３２の膜厚は、例えば、５００ｎｍである。
【００２６】
なお、ゲート配線３には、Ｔｉの代わりにＴｉ化合物が使用されてもよい。
層間絶縁膜５は、絶縁膜４およびゲート配線３上に形成される。層間絶縁膜５のうち傾斜面２の上方の部分は、傾斜面２の傾斜角度とほぼ同じ角度で水平面に対し傾斜している。層間絶縁膜５は、ＳｉＮで生成される。層間絶縁膜５の膜厚は、例えば、３００ｎｍである。
【００２７】
抵抗配線６は、層間絶縁膜５上に形成される。抵抗配線６は、ＷＳｉＮで生成される。すなわち、抵抗配線６は導電体である。抵抗配線６の膜厚は、例えば、２００ｎｍである。
【００２８】
層間絶縁膜７は、抵抗配線６および層間絶縁膜５上に形成される。層間絶縁膜７のうち傾斜面２の上方の部分は、傾斜面２の傾斜角度とほぼ同じ角度で水平面に対し傾斜している。また、層間絶縁膜７のうち導電体としての抵抗配線６の上方の部分は水平面に対しほぼ平行である。層間絶縁膜７は、ＳｉＮで生成される。層間絶縁膜５の膜厚は、例えば、２００ｎｍである。
【００２９】
レジストパターン８は、層間絶縁膜７上に形成される。レジストパターン８は、コンタクトホールの形成のために形成される。レジストパターン８のうち傾斜面２の上方の部分は、傾斜面２の傾斜角度とほぼ同じ角度で水平面に対し傾斜している。
【００３０】
コンタクトホール１０は、導電体としてのゲート配線３の一部を露出させるコンタクトホールである。コンタクトホール１０は、レジストパターン８、層間絶縁膜７、層間絶縁膜５およびＴｉ膜３１の各々において、傾斜面２の上方の傾斜部分の一部がエッチングされることにより形成される。
【００３１】
コンタクトホール１１は、導電体としての抵抗配線６の一部を露出させるコンタクトホールである。コンタクトホール１１は、レジストパターン８および層間絶縁膜７の各々において、水平面４１の上方の部分の一部がエッチングされることにより形成される。
【００３２】
コンタクトホール１０の形成のためにエッチングされる絶縁膜（層間絶縁膜５，７）の量は、コンタクトホール１１の形成のためにエッチングされる絶縁膜（層間絶縁膜７）の量より多い。
【００３３】
すなわち、本実施の形態における半導体集積回路１００では、半導体集積回路１００の製造過程で同時に複数のコンタクトホールを形成する際にエッチングされる絶縁膜の量が多い部分を、水平面に対し傾斜させている。
【００３４】
そのため、エッチング量の異なるコンタクトホール１０，１１を同時に形成する場合においても、コンタクトホール１０の形成におけるエッチング不足を防ぐことができ、効率のよいエッチングを行うことができる。
【００３５】
なお、半導体集積回路１００の構成は、図５（ａ）に示される構成に限定されない。例えば、傾斜面２の上部に形成される絶縁膜は１層であってもよい。また、半導体集積回路１００に形成される導電体の数および位置等も、図５（ａ）に示される構成に限定されない。
【００３６】
次に、本実施の形態における半導体集積回路１００の製造方法について、図１〜図５を用いて説明する。本実施の形態における半導体集積回路１００の製造方法では、エッチング不足や過剰エッチングを防止しながら、エッチング量が異なる複数のコンタクトホールを同時に形成する。
【００３７】
まず、第１の工程が行われる。図１を参照して、第１の工程では、エピタキシャル成長させた半導体基板１をウエットエッチングすることにより、図１に示されるように、傾斜面２を形成する。傾斜面２は、水平面４１に対し約２５°傾斜している。すなわち、図１において、半導体基板１の水平面４１と、傾斜面２とが形成する角度（以下、傾斜角度という）θ1は、約２５°である。
【００３８】
図６は、イオンの入射角度とスパッタ収率との関係を示すグラフである。
横軸は、ドライエッチングで使用されるアルゴンイオンの入射角度を示す。縦軸は、スパッタ収率を示す。図６より、入射角度が約θmである場合、スパッタ収率が最大となる。
【００３９】
再び、図１を参照して、後述するドライエッチングによりアルゴンイオンが、半導体基板１に照射される方向と、傾斜面２とにより形成される角度θ2は、約７５°である。すなわち、アルゴンイオンが、傾斜面２に入射する角度は、アルゴンイオンのスパッタ収率が比較的大きい、約７５°である。
【００４０】
つまり、傾斜面２は、アルゴンイオンのスパッタ収率が大きくなるような角度で傾斜するように生成される。図６に示される関係より、傾斜面２の傾斜角度θ1は、１０°から８０°の範囲の角度であることが好ましい。
【００４１】
なお、傾斜面２は、半導体基板のエッチングに限らず、半導体基板上の膜に傾斜をつける加工方法により形成されてもよい。
【００４２】
次に、第２の工程が行われる。図２を参照して、第２の工程では、半導体基板１上にトランジスタが形成される。なお、図２には、トランジスタは示されていないが、当該トランジスタのゲート配線３が示される。
【００４３】
具体的には、まず、半導体基板１上に絶縁膜４が形成される。そして、絶縁膜４上にゲート配線３が形成される。さらに、ＣＶＤ法により、層間絶縁膜５が形成される。そして、スパッタリングとドライエッチングにより、層間絶縁膜５上に抵抗配線６がパターン形成される。以上の各工程が行われることにより、図２に示される構成が形成される。
【００４４】
次に、図３を参照して、抵抗配線６および層間絶縁膜５上に、層間絶縁膜７が形成される。以上により、第２の工程は終了する。
【００４５】
第２の工程が行われることにより、傾斜面２の上部には、導電体としてのゲート配線３が形成され、水平面４１の上部には、導電体としての抵抗配線６が形成される。
【００４６】
次に、第３の工程が行われる。図４（ａ）を参照して、第３の工程では、層間絶縁膜７上にレジストパターン８が形成される。レジストパターン８は、コンタクトホールを形成するために形成される。
【００４７】
次に、以下のエッチング条件Ａに基づいて、例えば、ＩＣＰ方式のドライエッチング設備により、イオンアシストのドライエッチングを行うエッチング工程が行われる。
【００４８】
エッチング条件Ａは、以下のとおりである。ドライエッチングで使用されるエッチングガスは、ＣＨＦ3とＯ2とＡｒとが、９：１：５６の比率で混合された混合ガスである。また、当該エッチングガスは、約１０Ｐａに調圧される。また、エッチングにおいて、３００Ｗの誘導結合高周波電力およびイオン引き込みの１５０Ｗのバイアス高周波電力が印加される。
【００４９】
エッチング速度は以下のとおりである。ＳｉＮで生成される層間絶縁膜５，７に対するエッチング速度は、約８５ｎｍ／ｍｉｎである。ＷＳｉＮで生成される抵抗配線６に対するエッチング速度は、約２０ｎｍ／ｍｉｎである。Ｔｉ膜３１に対するエッチング速度は、約１０ｎｍ／ｍｉｎである。
【００５０】
エッチング工程では、Ｔｉ膜３１において、傾斜面２の上方の傾斜部分の一部であるＴｉ膜が６インチウエハの全面で除去されたことが確認されるまでドライエッチングが行われる。Ｔｉ膜を除去することで、コンタクト抵抗を安定的に小さくすることができる。
【００５１】
一般的に、導電体の反射防止膜などの目的で、Ａｌ配線などの上部にＴｉやＴｉ化合物が形成されることがあるが、コンタクト抵抗を小さく安定させるためには、コンタクトホールのエッチングの際、ＴｉまたはＴｉ化合物を除去したほうがよい。
【００５２】
しかし、通常の絶縁膜を開口するためのドライエッチングでは、ＴｉまたはＴｉ化合物のエッチング速度は絶縁膜に比べ小さい。そのため、より大きなエッチング量が必要であり、この構成により、十分なエッチング量が確保できる。
【００５３】
エッチング工程では、上記エッチング条件Ａに基づいて、コンタクトホール１０およびコンタクトホール１１を同時に形成するためのドライエッチングが行われる。
【００５４】
これにより、レジストパターン８、層間絶縁膜７、層間絶縁膜５およびＴｉ膜３１の各々において、傾斜面２の上方の傾斜部分の一部がエッチングされることによりコンタクトホール１０が形成される。また、レジストパターン８および層間絶縁膜７の各々において、水平面４１の上方の部分の一部がエッチングされることによりコンタクトホール１１が形成される。
【００５５】
前述したように、コンタクトホール１０は、導電体としてのゲート配線３の一部を露出させるコンタクトホールである。コンタクトホール１１は、導電体としての抵抗配線６の一部を露出させるコンタクトホールである。
【００５６】
プラズマ中のイオンを用いたスパッタリングやドライエッチングにおいて、イオン（エッチングガス）の入射角が垂直であるよりも、斜めであるほうがスパッタ収率やエッチング速度は大きい。
【００５７】
前述したように、コンタクトホール１０は、レジストパターン８、層間絶縁膜７、層間絶縁膜５およびＴｉ膜３１の各々において、傾斜面２の上方の傾斜部分の一部がエッチングされることにより形成される。
【００５８】
そのため、エッチング工程により、コンタクトホール１０およびコンタクトホール１１を同時に形成する場合、コンタクトホール１０を形成するためのエッチング速度は、コンタクトホール１１を形成するためのエッチング速度より大きくなる。したがって、コンタクトホール１０の形成のためにエッチングされる絶縁膜（層間絶縁膜５，７）の量は、コンタクトホール１１の形成のためにエッチングされる絶縁膜（層間絶縁膜７）の量より多くなる。
【００５９】
以上の工程が行われることにより、図５（ａ）の半導体集積回路１００を製造することができる。なお、図４（ａ）は、コンタクトホール１０，１１が形成された場合のレジストパターン８のみの断面を示す。
【００６０】
本実施の形態における製造方法により生成される半導体集積回路１００では、半導体集積回路１００の製造過程で同時に複数のコンタクトホールを形成する際にエッチングされる絶縁膜の量が多い部分を、水平面に対し傾斜させている。
【００６１】
そのため、エッチング量の異なるコンタクトホール１０，１１を同時に形成する場合においても、コンタクトホール１０の形成におけるエッチング不足を防ぐことができ、効率のよいエッチングを行うことができる。
【００６２】
（本発明との比較）
次に、本発明との比較のため、エッチング工程により、水平部分のみに複数のコンタクトホールを同時に形成した場合の半導体集積回路（以下、比較用半導体集積回路という）について説明する。比較用半導体集積回路は、図５（ｂ）に示されるように、水平面４１の上部に、コンタクトホール２０，２１が形成されたものであるとする。比較用半導体集積回路は、例えば６インチウエハに形成される。
【００６３】
比較用半導体集積回路を製造するために、前述した第１の工程および第２の工程が行われる。これにより、図３に示される構成が形成される。そして、層間絶縁膜７上にレジストパターン９が形成される。
【００６４】
そして、半導体集積回路１００を製造する場合と同じ条件で、エッチング条件Ａに基づいてエッチング工程が行われる。
【００６５】
以上の工程が行われることにより、図５（ｂ）の比較用半導体集積回路が製造される。なお、図４（ｂ）は、コンタクトホール２０，２１が形成された場合のレジストパターン９のみの断面を示す。
【００６６】
次に、半導体集積回路１００と、比較用半導体集積回路との比較を行う。
まず、半導体集積回路１００および比較用半導体集積回路の各々を製造するためのエッチング工程において、Ｔｉ膜が除去されるまでの時間の比較を行う。
【００６７】
Ｔｉ膜の除去は電子顕微鏡で表面状態を観察することで簡単に確認できる。エッチング速度の分布がウエハ外周部で大きい傾向があるため、ウエハ中央部のＴｉ膜が除去されることを確認する。
【００６８】
その結果、半導体集積回路１００は５５０秒のエッチングでウエハ全面でのＴｉ膜の除去が確認され、比較用半導体集積回路では７２０秒のエッチングでウエハ全面でのＴｉ膜の除去が確認できる。
【００６９】
エッチングガスにおけるＡｒの比率を大きくすることで、ドライエッチングの反応におけるイオンによるスパッタリング効果が相対的に大きくなり、傾斜部と水平部でエッチング速度に差ができたため、半導体集積回路１００と比較用半導体集積回路とでＴｉ膜の除去の時間に差ができたと考えられる。
【００７０】
このときの断面を評価すると、半導体集積回路１００は６インチウエハの全面で、図５（ａ）のように、Ｔｉ膜３１のうちコンタクトホール１０に対応する部分が除去されている。コンタクトホール１１に関しては、抵抗配線６にオーバーエッチングが見られるが、コンタクトホール１１による抵抗配線６の貫通は見られない。
【００７１】
一方、６インチウエハの中央部の比較用半導体集積回路では、半導体集積回路１００と同様に、図５（ｂ）のように、Ｔｉ膜３１のうちコンタクトホール２０に対応する部分が除去されている。また、６インチウエハの中央部の比較用半導体集積回路では、図示はしないが、コンタクトホール２１に関しては、抵抗配線６にオーバーエッチングが見られるが、コンタクトホール２１による抵抗配線６の貫通は見られない。
【００７２】
しかし、６インチウエハの周辺部の比較用半導体集積回路では、図５（ｂ）のように、Ｔｉ膜３１のうちコンタクトホール２０に対応する部分が除去されている。６インチウエハの周辺部の比較用半導体集積回路では、図５（ｂ）のように、コンタクトホール２１に関しては、抵抗配線６がコンタクトホール２１により貫通している。
【００７３】
そのため、本発明により製造された半導体集積回路１００では、コンタクト抵抗が面内で均一になる。しかしながら、本発明を適用していない比較用半導体集積回路は、エッチングの過剰が発生したため、抵抗配線６とのコンタクト抵抗にばらつきが発生する。
【００７４】
よって、製造コストの削減を図るため、複数のコンタクトホールを同時に形成する半導体集積回路において、本発明を用いない場合、過剰エッチングが発生する構成であっても、本発明を用いることで、エッチング不足や過剰エッチングを防止できる。
【００７５】
従って、本実施の形態に係る半導体集積回路１００および半導体集積回路１００の製造方法においては、複数の層にある、導電体膜に対し、エッチング不足や過剰エッチングを防止しつつ、複数のコンタクトホールを同時に形成することができる。
【００７６】
そのため、低コストで信頼性の高い半導体集積回路およびその製造方法を実現できる。
以上、本実施の形態では、半導体集積回路１００および半導体集積回路１００の製造方法について、上記の実施の形態に基づいて説明した。しかしながら、本発明は、上記実施の形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれるものである。
【００７７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７８】
本発明は、半導体集積回路および半導体集積回路の製造方法に利用でき、特に半導体集積回路におけるコンタクトホール形成方法等に利用することができる。
【符号の説明】
【００７９】
１  半導体基板
２  傾斜面
３  ゲート配線
４  絶縁膜
５  層間絶縁膜
６  抵抗配線
７  層間絶縁膜
８，９  レジストパターン
１０，１１，２０，２１  コンタクトホール
１００  半導体集積回路
【図１】
2011023472.tif 000003
【図２】
2011023472.tif 000004
【図３】
2011023472.tif 000005
【図４】
2011023472.tif 000006
【図５】
2011023472.tif 000007
【図６】
2011023472.tif 000008
【図７】
2011023472.tif 000009