(57)【要約】【課題】フラッシュメモリのデータの保持期間を延ばし、また、フラッシュメモリのブロックの消去回数を減らして、フラッシュメモリの寿命を延ばす事のできるメモリ制御装置を提供する。【解決手段】データを格納する不揮発性の記憶部と、前記記憶部と前記プロセッサに電力を供給する電源部と、前記記憶部に前記データが書き込まれたデータの更新日時を記憶する更新日時記憶部と、日時を刻む時計部と、を備え前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の日時との差が所定の閾値を超えた場合、前記データを前記記憶部に書き込み、その後に、前記電力供給を停止する電子機器、を備えた構成を有することで、無停電状態における記憶部のデータ保持期間を延ばす事ができる。【選択図】図１
2011221933.tif 000002
【特許請求の範囲】
【請求項１】
データを格納する不揮発性の記憶部と、
前記記憶部にアクセスするプロセッサと、
前記記憶部と前記プロセッサに電力を供給する電源部と、
前記記憶部に前記データが書き込まれたデータの更新日時を記憶する更新日時記憶部と、
日時を刻む時計部と、を備え
前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の日時との差が所定の閾値を超えた場合、前記データを前記記憶部に書き込み、その後に、前記電力供給を停止する電子機器。
【請求項２】
請求項１に記載の電子機器であって、
前記記憶部及び前記更新日時記憶部は、ＮＡＮＤ型フラッシュメモリである電子機器。
【請求項３】
請求項１又は請求項２に記載の電子機器であって、
操作部を備え、
前記電源部が前記電力供給を停止する場合は、前記操作部に電力供給停止の指示が入力された場合である電子機器。
【請求項４】
請求項１から請求項３のいずれか１項に記載の電子機器であって、
前記データは、複数のデータを備え
前記記憶部は、前記複数のデータのそれぞれに対応するブロックを複数備え、
更新日時記憶部は、前記データが書き込まれたデータの更新日時を前記ブロック毎に記憶し、
前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と所定のブロックの前記更新日時記憶部の日時との差が前記所定の閾値を超えた場合、前記所定のブロックに対応する前記データを前記所定のブロックに書き込み、その後に、前記電力供給を停止する電子機器。
【請求項５】
請求項４に記載の電子機器であって、
前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と所定のブロックの前記更新日時記憶部の日時との差が前記所定の閾値を超えた場合、前記所定のブロックを含む全てのブロックに対応するデータを前記全てのブロックに書き込み、その後に、前記電力供給を停止する電子機器。
【請求項６】
請求項１から請求項３のいずれか１項に記載の電子機器であって、
前記データは、第1及び第２データを含む複数データを備え、
前記記憶部は、前記複数データのそれぞれに対応するブロックを複数備え、
更新日時記憶部は、前記データが書き込まれたデータの更新日時を前記複数データ毎に記憶し、
前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の前記第1データの日時との差が前記所定の閾値を超えた場合、
前記第1データの日時を基準に所定の範囲の更新日時である前記第２データを、前記第1データと同じブロックに書き込み、その後に、前記電力供給を停止する電子機器
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力供給を停止するホスト機器に接続して、データの読み出し書き込を行なうメモリ制御装置を搭載している電子機器に関する。
【背景技術】
【０００２】
近年、フラッシュメモリ等の不揮発性である記録媒体は、高速なメモリアクセスが可能であるため、携帯電話やデジタルカメラ等、多くの情報機器に利用されている。
【０００３】
主に、フラッシュメモリには、ＮＯＲ型とＮＡＮＤ型があり、ＮＯＲ型フラッシュメモリとは、信頼性が高く、ランダムアクセスが高速である。
【０００４】
ＮＡＮＤ型フラッシュメモリとは、ページ単位での読み書きしかできず、ランダムアクセスが遅い。しかし、消去や書き込みの速度が速く、プロセスシュリンクがし易く、大容量化に適した仕様となっている。
【０００５】
今後、特にＮＡＮＤ型フラッシュメモリは、プロセスシュリンクに伴い、データ保持期間が低下するという課題がある。また、フラッシュメモリには、一般的に消去回数の制限があり、消去回数が増えると、データ保持期間が低下するという課題がある。
【０００６】
上記課題を解決するため、特許文献１には、不揮発性メモリの動的なデータ保持期間の変化に対応し、無電源状態であっても、保持可能期間に到達する時点で蓄電手段の電力を利用してデータの回復処理を行う揮発記憶装置が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2008-310888号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載された不揮発記憶装置には、蓄電手段を備えなければいけないという課題がある。
【０００９】
さらに、データ保持の為、フラッシュメモリのブロックよりデータを退避させて、フラッシュメモリのブロックの消去を行い、データをメモリのブロックに書き戻す処理を行なうリフレッシュ処理を行なう事で、フラッシュメモリの寿命が短くなるという課題がある。
【００１０】
本発明は、データの保持期間を延ばし、また、メモリのブロックの消去回数を減らして、フラッシュメモリの寿命を延ばす事のできるメモリ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子機器は、データを格納する不揮発性の記憶部と、前記記憶部にアクセスするプロセッサと、前記記憶部と前記プロセッサに電力を供給する電源部と、前記記憶部に前記データが書き込まれたデータの更新日時を記憶する更新日時記憶部と、日時を刻む時計部と、を備え前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の日時との差が所定の閾値を超えた場合、前記データを前記記憶部に書き込み、その後に、前記電力供給を停止する。
【００１２】
この構成により、無停電状態における記憶部のデータ保持期間を延ばす事ができる。
【００１３】
また、本発明の電子機器は、前記記憶部及び前記更新日時記憶部は、ＮＡＮＤ型フラッシュメモリである。
【００１４】
この構成により、データと更新日時記憶部を一つのフラッシュメモリに格納できる。
【００１５】
また、本発明の電子機器は、操作部を備え、前記電源部が前記電力供給を停止する場合は、前記操作部に電力供給停止の指示が入力された場合である。
【００１６】
この構成により、記憶部の電源停止を任意に実施できる。
【００１７】
また、本発明の電子機器は、前記データは、複数のデータを備え、前記複数のデータはそれぞれに対応する複数のブロックを備える。更新日時記憶部は、前記複数データが書き込まれた更新日時を記憶し、前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の前記複数データの日時との差が前記所定の閾値を超えた場合、複数のブロックに対して、データを書き込みその後に、前記電力供給を停止する。
【００１８】
この構成により、複数のデータが複数のブロックに格納されている場合に対して、無停電状態における記憶部のデータ保持期間を延ばす事ができる。
【００１９】
また、本発明の電子機器は、前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と所定のブロックの前記更新日時記憶部の日時との差が前記所定の閾値を超えた場合、前記所定のブロックを含む全てのブロックに対応するデータを前記全てのブロックに書き込み、その後に、前記電力供給を停止する。
【００２０】
この構成により、フラッシュメモリに格納されている全てのデータに対して、無停電状態における記憶部のデータ保持期間を延ばす事ができる。
【００２１】
また、本発明の電子機器は、前記記載の電子機器であって、前記データは、第1及び第２データを含む複数データを備え、前記記憶部は、前記複数データのそれぞれに対応するブロックを複数備え、更新日時記憶部は、前記データが書き込まれたデータの更新日時を前記複数データ毎に記憶し、前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の前記第1データの日時との差が前記所定の閾値を超えた場合、前記第1データの日時を基準に所定の範囲の更新日時である前記第２データを、前記第1データと同じブロックに書き込み、その後に、前記電力供給を停止する。
【００２２】
この構成により、次回の電源停止時にはリフレッシュによる消去するブロック数を減らす事ができ、フラッシュメモリの寿命を延ばす事ができる。
【発明の効果】
【００２３】
本発明のメモリ制御装置によれば、電力供給を停止する直前に、メモリに格納されているデータをリフレッシュするので、電力供給が停止されている状態での、データ保持期間を延ばす事ができる。
また、本発明のメモリ制御装置によれば、リフレッシュ対象のブロックを減らす事により、フラッシュメモリ全体でのブロックの消去回数を減らし、フラッシュメモリの寿命を延ばす事ができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態におけるメモリ制御装置の構成を示すブロック図
【図２】本発明の実施の形態におけるメモリ制御装置のデータ保持期間を延ばす為の処理手順を示すフローチャート
【図３】本発明の実施の形態におけるメモリ制御装置のデータ保持期間を延ばす為の請求項６に記載のリフレッシュ動作の処理手順を示すフローチャート
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２６】
図１は、本発明の実施の形態におけるメモリ制御装置の構成を示すブロック図である。
【００２７】
メモリ制御装置は、ＮＡＮＤ型フラッシュメモリ１０、更新部１１、更新日時記憶部１２、時計部１３、判定部１４、再更新部１５、記憶部１６、管理テーブル１７、電源部１８、操作部１９、プロセッサ２０を備える。
【００２８】
ＮＡＮＤ型フラッシュメモリ１０には、記憶部１６を備える。ゲームやマルチメディア等のデータが複数格納されている。ＮＡＮＤ型フラッシュメモリ１０は、ブロックと呼ばれるＮＡＮＤ型フラッシュメモリの管理単位に分割されており、ＮＡＮＤ型フラッシュメモリはブロック毎に消去を行なう。ＮＡＮＤ型フラッシュメモリ１０のブロック内には、複数のデータやプログラムコードなどが格納されている。なお、ＮＡＮＤ型フラッシュメモリ１０に格納されているデータは、保持期間があり、保持期間が過ぎる前に、リフレッシュする必要がある。また、ＮＡＮＤ型フラッシュメモリ１０には、管理テーブル１７を備える。管理テーブル１７には、ＮＡＮＤ型フラッシュメモリ１０に格納されたデータと、データが更新された日時とを関連付けて格納する。
【００２９】
更新部１１は、ＮＡＮＤ型フラッシュメモリ１０へのデータの書き込みを行なう。
【００３０】
更新日時記憶部１２は、時計部１３の日時と、データを対応付けて、管理テーブル１７として、ＮＡＮＤ型フラッシュメモリ１０に格納する。
【００３１】
判定部１４は、リフレッシュの為の閾値を予め記憶しており、ＮＡＮＤ型フラッシュメモリ１０に保持された管理テーブル１７の、データの更新日時と時計部１３の日時との差を、データ保持の為の閾値とを比較し、データのリフレッシュが必要かを判定する。
【００３２】
再更新部１５は、リフレッシュの必要なデータに対して、リフレッシュ処理を実施する。
【００３３】
電源部１８は、判定部に対してリフレッシュ判定を実施するように要求する。また、プロセッサ、及び記憶部の電源を停止する。
【００３４】
操作部１９は、電源停止の要求を電源部に対して実施する。
【００３５】
図２は本発明の実施の形態におけるメモリ制御装置のデータ消失対策に関する処理手順である。
【００３６】
まず、電源部１８は、プロセッサ２０側より、電源停止のコマンドを受信すると、判定部１４へ通知する（ステップＳ３１）。
【００３７】
判定部１４は、ＮＡＮＤ型フラッシュメモリ１０の管理テーブル１７に格納されているデータの更新日時と時計部１３の日時との差を取得する（ステップＳ３２）。次にデータ保持の予め記憶している閾値と比較する（ステップＳ３３）。ここで、判定部１４が、閾値以上ならば再更新部１５がデータのリフレッシュを行なう。（ステップＳ３４、ＹＥＳ）
再更新部１５は、リフレッシュ対象となるデータが格納されているブロックから、データを読み出し、バックアップ用ブロックに格納する（ステップＳ３４）。次に、再更新部１５は、リフレッシュ対象ブロックを消去する（ステップＳ３５）。次に、再更新部１５は、ステップＳ３４でバックアップしたブロックから、データをステップＳ３５で消去したブロックに書き込む（ステップＳ３６）。次に、再更新部１５は、バックアップブロックを消去する（ステップＳ３７）。次に再更新部１５は、管理テーブルを更新する（ステップ３８）。
【００３８】
一方、判定部１４が、ＮＡＮＤ型フラッシュメモリ１０に保持された管理テーブル１７の値のうち、いずれかのデータの更新日時と、時計部の日時との差が、データ保持の為の閾値を超えていると判定しない場合、電源部１８は、記憶部１６とプロセッサ２０の電源を停止する。（ステップＳ３４、ＮＯ）
なお、上記実施の形態のリフレッシュ処理は、複数のデータが複数のブロックに格納されている場合、複数のブロックに対して実施してもよい。
【００３９】
なお、上記実施の形態のリフレッシュ処理は、電源停止時に、閾値を超えているデータが一つある場合、ＮＡＮＤ型フラッシュメモリ全てのブロックに対して実施してもよい。
【００４０】
なお、上記実施の形態のリフレッシュ処理では、複数のデータをひとつのブロックにまとめてもよい。図３は、本発明の実施の形態におけるメモリ制御装置のデータ保持対策に関するリフレッシュ動作の処理手順を示すフローチャートである。
【００４１】
まず、判定部１４は、ＮＡＮＤ型フラッシュメモリ１０に保持された管理テーブル１７から、データの更新日時と、時計部の日時との差が、データ保持の為の閾値を超えているデータを全て抽出する（ステップ４１）。次に、判定部１４は、更新日時の最も古い第１のデータと、次に更新日時の古い第２のデータとを抽出する（ステップＳ４２）。
【００４２】
次に、再更新部１５は、第１のデータが格納されたブロックと、第２のデータが格納されたブロックとが、同一ブロックに格納されているかどうかを判定する（ステップＳ４３）。
【００４３】
ここで、同一ブロックに格納されている場合（ステップＳ４３、Ｙｅｓ）、再更新部１５は、リフレッシュ対象となるデータが格納されているブロックからデータを読み出し、バックアップ用ブロックに格納する（ステップＳ４４）。次に、再更新部１５は、リフレッシュ対象ブロックを消去する（ステップＳ４５）。次に、再更新部１５は、ステップＳ４４でバックアップしたブロックから、データをステップＳ４５で消去したブロックに書き込む（ステップＳ３６）。次に、再更新部１５は、バックアップブロックを消去する（ステップＳ４７）。
【００４４】
一方、同一ブロックに格納されていない場合（ステップＳ４３、Ｎｏ）、再更新部１５は、抽出した２つのブロックに格納されているデータを、それぞれバックアップブロックへコピーする（ステップＳ４８）。  
【００４５】
次に、再更新部１５は、リフレッシュ対象ブロックをそれぞれ消去する（ステップＳ４９）。
【００４６】
次に、再更新部１５は、更新日時の古いデータをまとめて、ステップＳ３９で消去したブロックに書き込む（ステップＳ５０）。
【００４７】
次に、再更新部１５は、ステップＳ５０で格納されなかったデータをまとめて、ステップＳ４９で消去したブロックに書き込む（ステップＳ５１）。
【００４８】
次に、再更新部１５は、管理テーブルのうち、リフレッシュされたデータに対応する更新日時を、リフレッシュされた日時に更新する（ステップＳ５２）。
【００４９】
このように、本実施の形態によれば、更新日時の古いデータを１つのブロックにまとめることにより、次回の電源停止時には、リフレッシュするブロックを減らすことができる。フラッシュメモリのブロックの消去回数を減らすことができ、フラッシュメモリの寿命を延ばすことができ、信頼性の高いメモリ制御システムを実現できる。
【産業上の利用可能性】
【００５０】
本発明にかかるメモリ制御装置は、フラッシュメモリのシュリンクに伴う、不揮発性メモリのデータ保持期間低下等に起因するデータ消失を防ぐ方法を提案したものである。フラッシュメモリを備えた携帯電話やデジタル機器等に有用である。
【符号の説明】
【００５１】
１０    ＮＡＮＤフラッシュメモリ
１１    更新部
１２    更新日時記憶部
１３    時計部
１４    判定部
１５    再更新部
１６    記憶部
１７    管理テーブル
１８    電源部
１９    操作部
２０    プロセッサ
【図１】
2011221933.tif 000003
【図２】
2011221933.tif 000004
【図３】
2011221933.tif 000005