(57)【要約】【課題】駆動トランジスタの可逆反応に伴う表示むらを改善する。【解決手段】有機ＥＬ素子１２７を駆動する駆動トランジスタ１２１は、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタ１２１にかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象があり、戻り量が画素ごとに異なることで表示むらが発生し、表示品質を低下させる。この対策として、電源投入後の表示駆動前に駆動トランジスタ１２１を予め定められたバイアス状態で駆動（好ましくは線形駆動）することで、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させる。画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ１２１に起因する電流変動を緩和できる。その結果、可逆反応現象に伴う表示むらを改善できる。【選択図】図５
2011221202.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されており、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部
を備えている表示装置。
【請求項２】
前記エージング処理部は、表示装置の電源投入後から前記電気光学素子を表示駆動するまでの間に、前記エージングを行なう
請求項１に記載の表示装置。
【請求項３】
前記エージング処理部は、前記駆動トランジスタを線形領域で駆動することで、前記エージングを行なう
請求項１または請求項２に記載の表示装置。
【請求項４】
前記エージング処理部は、通常表示時の最大値よりも大きい信号振幅で前記駆動トランジスタを駆動することで、前記エージングを行なう
請求項３に記載の表示装置。
【請求項５】
前記エージング処理部は、前記電気光学素子を非表示状態に維持しつつ、前記エージングを行なう
請求項１〜請求項４の何れか一項に記載の表示装置。
【請求項６】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いが予め定められた指標値よりも進行しているときに、前記エージングを行なう
請求項１〜請求項５の何れか一項に記載の表示装置。
【請求項７】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いに基づいて前記エージングを行なう期間を調整する
請求項１〜請求項６の何れか一項に記載の表示装置。
【請求項８】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部、および、前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を有する表示装置
を備えた電子機器。
【請求項９】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された表示装置の前記画素回路を駆動するに当たり、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングする
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子（電気光学素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置、表示装置を具備する電子機器、表示装置の駆動方法に関する。より詳細には、駆動トランジスタに起因する表示輝度の変動を防止する技術に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
ところで、電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００４】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
電気光学素子で表示を行なう際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００６】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００７】
ここで、電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度あるいは電気光学素子の特性がプロセス変動や環境によってばらついてしまうことが知られている。このため、表示装置の画面全体に亘って表示輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組み（駆動信号を一定に維持する駆動信号一定化処理技術）が種々検討されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電気光学素子や電気光学素子を駆動する駆動トランジスタは、それ自体は表示時に劣化してしまう。ここで、電気光学素子を駆動する駆動トランジスタに関しては、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタにかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られることが分かった。そのため、この戻り量が画素ごとに異なる場合には、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの可逆反応現象に伴う表示むらを改善することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は先ず、駆動信号を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および信号振幅に応じた情報を保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部を備える。
【００１２】
そして、本発明は、電気光学素子を表示駆動するのに先だって、駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を備える点に特徴がある。
【００１３】
電源投入後の表示前に駆動トランジスタをエージング駆動すると、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させることができる。この結果、画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ起因の電流変動を緩和できる。
【発明の効果】
【００１４】
本発明の一態様によれば、駆動トランジスタの可逆反応現象に伴う駆動トランジスタ起因の電流変動を緩和することができる。その結果、可逆反応現象に伴う表示むらを改善することができる。
【図面の簡単な説明】
【００１５】
【図１】表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】本実施形態の画素回路を説明する図である。
【図３】図２に示した画素回路に関する比較例の駆動タイミングを説明するタイミングチャートである。
【図４】駆動トランジスタのバイアス状態の詳細を説明する図である。
【図４Ａ】可逆反応による焼付き現象を説明する図である。
【図５】可逆反応表示むら対策の原理を説明する図である。
【図６】可逆反応表示むら対策の効果を説明する図である。
【図７】エージング処理部の第１例を説明する図（その１）である。
【図７Ａ】エージング処理部の第１例を説明する図（その２）である。
【図８】エージング処理部の第２例を説明する図である。
【図９】本実施形態が適用される電子機器の一例を示す図（その１）である。
【図９Ａ】本実施形態が適用される電子機器の一例を示す図（その２）である。
【図９Ｂ】本実施形態が適用される電子機器の一例を示す図（その３）である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１７】
説明は以下の順序で行なう。
１．基本概念（表示装置の概要、画素駆動の基本、可逆反応抑制駆動）
２．表示装置の全体概要
３．画素回路
４．画素回路の動作（基本、可逆反応現象の説明、可逆反応表示むら対策の原理、エージングバイアスの適正範囲）
５．エージング処理部（第１例、第２例）
６．電子機器
【００１８】
＜基本概念＞
［表示装置の概要］
先ず、電気光学素子を備えた表示装置の概要について説明する。表示装置は、複数の画素を備えている。各画素は、発光部を具備した発光素子（電気光学素子の一例）とその駆動回路を備える。発光部として、たとえば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部などを用いることができる。
【００１９】
以下に説明する例にあっては、発光素子は、有機エレクトロルミネッセンス発光部を備えている。より具体的には、発光素子は、駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）が積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。有機ＥＬ素子の発光部は、たとえば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極などの周知の構成、構造を有する。
【００２０】
表示装置は、少なくとも、信号電位を画素回路Ｐに供給する水平駆動部（信号出力回路）、水平駆動部から供給された信号電位を駆動トランジスタのゲートに供給する走査を行なう書込走査部と、画素回路Ｐが配列される画素アレイ部を備える。
【００２１】
画素アレイ部は、第１の方向（たとえば水平方向）にＨ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、たとえばは垂直方向）にＶ個、合計Ｈ×Ｖ個の２次元マトリクス状に配列された発光素子、書込走査部に接続され第１の方向に延びるＶ本の書込走査線、水平駆動部に接続され第２の方向に延びるＨ本の映像信号線（データ線）を備える。水平駆動部、書込走査部、画素アレイ部の構成、構造は、周知の構成、構造とすることができる。
【００２２】
発光部（発光素子）を駆動するための駆動回路（画素回路）として各種の回路がある。たとえば、公知のものとしては、５トランジスタ／１容量部から基本的に構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４トランジスタ／１容量部から基本的に構成された駆動回路（４Ｔｒ／１Ｃ駆動回路）、３トランジスタ／１容量部から基本的に構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路）がある。
【００２３】
トランジスタとしては、最低限の構成として、発光素子を駆動する駆動トランジスタと書込走査部によりスイッチング駆動されるサンプリングトランジスタ（書き込みトランジスタ）を備える。本実施形態では、ブートストラップ機能を実現するべく、容量部は駆動トランジスタのゲートとソースの間に接続する。
【００２４】
駆動トランジスタのゲート、サンプリングトランジスタのソース／ドレイン領域、容量部の一方の端子の接続点を第１ノードとし、駆動トランジスタのソース、発光素子の一方の端子、容量部の他方の端子の接続点を第２ノードとする。
【００２５】
カラー表示対応とする場合、典型的には、１つの画素回路は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）で構成する。
【００２６】
［画素駆動の基本］
以下の説明において、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。すなわち、第ｖ行目（ただし、ｖ＝１，２，３，…，Ｖ）に配列された（Ｖ／３）個の画素、より具体的には、Ｖ個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。なお、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と記す場合がある）であってもよいし、画素ごとに順次映像信号を書き込む処理（以下、単に、順次書込み処理と記す場合がある）であってもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００２７】
原則として、第ｖ行目、第ｈ列（ｈ＝１，２，３，…，Ｈ）に位置する発光素子に関する駆動、動作を説明するが、以下では第（ｈ，ｖ）番目の発光素子あるいは第（ｈ，ｖ）番目の副画素と記す。そして、第ｖ行目に配列された各発光素子の水平走査期間（第ｖ番目の水平走査期間）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行なわれる。書込み処理や移動度補正処理は、第ｖ番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｖ番目の水平走査期間より先行して行なうことができる。
【００２８】
そして、各種の処理が全て終了した後、第ｖ行目に配列された各発光素子を構成する発光部を発光させる。各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（たとえば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｖ行目に配列された各発光素子を構成する発光部の発光は、第（ｖ＋ｖ'）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。
【００２９】
「ｖ」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第ｖ行目に配列された各発光素子を構成する発光部の発光は、第（ｖ＋ｖ'−１）番目の水平走査期間まで継続される。一方、第（ｖ＋ｖ'）番目の水平走査期間の始期から、次の表示フレームにおける第ｖ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｖ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間（非発光期間）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。
【００３０】
ただし、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｖ）秒未満の時間長である。（ｖ＋ｖ'）の値がＶを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００３１】
駆動回路の構成に拘わらず、発光部の駆動方法は、たとえば、以下の通りとする。
【００３２】
ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、かつ、第２ノードと発光部に備えられたカソード電極との間の電位差が、発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行なう。この工程を前処理工程という。この前処理工程は、放電工程と初期化工程に区別することもある。
【００３３】
ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタ閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。この工程を閾値電圧補正工程という。
【００３４】
ｃ）書込走査線からの信号によりオン状態とされたサンプリングトランジスタを介して、映像信号線から映像信号を第１ノードに印加する書込み処理を行なう。この工程を信号書込み工程という。
【００３５】
ｄ）書込走査線からの信号によりサンプリングトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、第１ノードと第２ノードとの間の電位差の値に応じた電流を駆動トランジスタにより発光部に流すことにより発光部を駆動する。この工程を発光工程という。
【００３６】
閾値電圧補正工程と信号書込み工程との間には、さらに移動度補正工程を追加する態様もあり、また、移動度補正工程を信号書込み工程と同時に行なう態様もある。
【００３７】
ここで、閾値電圧補正工程において、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させるために、前処理工程における第２ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタの一方のソース／ドレイン領域に印加する。
【００３８】
定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲートとソースとの間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。したがって、たとえば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、たとえば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００３９】
［可逆反応抑制駆動］
ここで、本実施形態の画素駆動手法にあっては、電源のオフ／オン操作時に、オン後の表示開始に先だって、駆動トランジスタを適度なバイアス状態で予め定められた期間駆動してから（エージング動作あるいはエージング処理と称する）、通常（本来）の駆動動作に移行するようにする。適度なバイアス状態とは、飽和駆動でないことと、表示素子が表示しないようなバイアス状態であることを意味する。
【００４０】
このようなエージング処理を必要とするのは、表示素子を駆動する駆動トランジスタの可逆反応の影響による輝度変動を緩和するためである。すなわち、駆動トランジスタ自体は電気光学素子の表示時に劣化してしまうが、その劣化量は表示映像に依存するため、各画素の劣化量は異なってしまう。ここで、駆動トランジスタに関しては、表示中の通電状態（電源オン状態）から駆動トランジスタにかかるバイアスを停止する（電源オフの状態）と、一時的に元の劣化していない状態に戻ろうとする性質があり、輝度変動が起きる。この性質（現象）を可逆反応と称する。この可逆反応による戻り量（輝度変動量）が画素ごとに異なっていると、駆動信号一定化処理技術や劣化カーブに合わせた輝度制御などを適用しても、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【００４１】
このような可逆反応を抑制するためのエージング動作を実現するには、表示中から電源をオフにすることで駆動トランジスタの可逆反応が発生してしまうので、次の電源投入後に駆動トランジスタを適度なバイアス状態で駆動することが好ましいということになる。電気光学素子が表示しない状態で駆動トランジスタを駆動することで、駆動トランジスタや電気光学素子の劣化を進行させずに、駆動トランジスタの可逆反応の影響を緩和することができる。駆動トランジスタの可逆反応を抑制し、駆動トランジスタ起因の電流変動を緩和することで、表示むらのない表示装置を実現できる。
【００４２】
「適度なバイアス状態」でのエージング駆動としては、飽和領域で動作させることでも効果は見込めるが、好ましくは、線形領域でエージング駆動する方がよい。すなわち、基本概念は、駆動トランジスタにバイアスをかけることで劣化させる（元の劣化状態に戻す）ことである。飽和領域で駆動トランジスタを動作させることでも効果は見込めるが、エージング中に表示素子（有機ＥＬ素子）に電流が流れないようにするためには駆動トランジスタにかかるバイアスを低くする必要があり、低バイアスでは駆動トランジスタにかかる負荷が小さいため戻り量が小さく時間が掛かってしまう。一方、線形領域で駆動トランジスタを動作させる場合は、ゲート電極に高電圧をかけることができ、短時間で特性を元の劣化状態に戻すことができる。
【００４３】
エージング動作を行なうと、その分だけ通常の表示開始が遅くなってしまう。駆動トランジスタの可逆反応は、劣化していない当初は殆ど発生せず、劣化が進行していくほど顕著に表れるものである。したがって、可逆反応を抑制するためのエージング動作は、使用当初から実行する必要性は薄く、劣化がある程度進行してから実施することで、無駄な表示待ちを回避するとよい。劣化の進行度合いの判定は、表示中のゲート・ソース間電圧を監視する（簡易的にソース電圧の監視でもよい）など、公知の種々の手法を適用できる。
【００４４】
このようなエージング動作を実現するには、この動作用のスイッチングトランジスタを新たに設けることが考えられるが、それでは画素回路が大きくなる。そこで、本実施形態では、既存のトランジスタを制御することで、前記の動作を実現するようにする。既存の何れのトランジスタを利用するかは画素回路の構成次第である。以下では、最も簡易な構成である２Ｔｒ／１Ｃ駆動回路を例に、具体的に説明する。
【００４５】
＜表示装置の全体概要＞
図１は、表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子）として有機ＥＬ素子を、能動素子として薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に説明する。このような有機ＥＬ表示装置は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００４６】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する実施形態が同様に適用できる。
【００４７】
図１に示すように、有機ＥＬ表示装置１は、表示パネル部１００と、駆動信号生成部２００と、映像信号処理部３００を備えている。表示パネル部１００は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路Ｐ（画素とも称される）が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置されている。駆動信号生成部２００は、表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００４８】
たとえば、パネル型の表示装置では、ＴＦＴや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部１０２と、画素アレイ部１０２の周辺に配置され、各画素回路Ｐを駆動するための走査線と接続された走査部（水平駆動部や垂直駆動部）を主要部とする制御部１０９と、制御部１０９を動作させるための各種の信号を生成する駆動信号生成部２００や映像信号処理部３００を備えて装置の全体が構成されるのが一般的である。
【００４９】
製品形態としては、画素アレイ部１０２と制御部１０９を同一の支持基板１０１（たとえばガラス基板）上に搭載した表示パネル部１００と駆動信号生成部２００や映像信号処理部３００を別体としつつ、図示のように、これら全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らない。表示パネル部１００には画素アレイ部１０２を搭載し、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。この場合、表示パネル部１００のみで構成された有機ＥＬ表示装置１とは別基板（たとえばフレキシブル基板）上に制御部１０９や駆動信号生成部２００や映像信号処理部３００などの周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）とする。
【００５０】
また、画素アレイ部１０２と制御部１０９とを同一の支持基板１０１上に搭載して表示パネル部１００を構成するパネル上配置構成の場合、画素アレイ部１０２のＴＦＴを生成する工程にて同時に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の各ＴＦＴを生成する仕組み（ＴＦＴ一体構成と称する）と、ＣＯＧ（Chip On Glass ）実装技術により画素アレイ部１０２が搭載された支持基板１０１上に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の半導体チップを直接実装する仕組み（ＣＯＧ搭載構成と称する）をとってもよい。
【００５１】
表示パネル部１００は、支持基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直走査部の一例である垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平走査部の一例である水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の支持基板１０１上に形成された構成となっている。
【００５２】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。
【００５３】
図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部が設けられることもある。
【００５４】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００５５】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが供給される。
【００５６】
たとえば、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００５７】
端子部１０８の各端子は、配線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５８】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに垂直走査線が配線されるとともに、列ごとに信号線（水平走査線の一例）が配線された構成となっている。
【００５９】
たとえば、画素アレイ部１０２には、垂直走査側の各走査線（垂直走査線：書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線（水平走査線）である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００６０】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。
【００６１】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００６２】
本実施形態の有機ＥＬ表示装置１は、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は行単位で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。
【００６３】
水平駆動部１０６は、たとえば、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせ、ドライバ回路を経由して水平走査線（映像信号線１０６HS）に映像信号Ｖsig （水平走査信号の一例）が供給される。
【００６４】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）とドライバ回路によって構成され、論理ゲートにより画素アレイ部１０２の各画素回路Ｐを行単位で選択し、ドライバ回路を経由して垂直走査線に垂直走査信号が供給される。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００６５】
＜画素回路＞
図２は、本実施形態の画素回路Ｐを説明する図である。画素回路Ｐは、ｎ型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００６６】
すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採る。各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミング（スイッチングタイミング）を後述する動作タイミングのように設定する。これにより、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。
【００６７】
具体的には、画素回路Ｐは、保持容量１２０、ｎ型の駆動トランジスタ１２１、アクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【００６８】
駆動トランジスタ１２１のゲート（ノードＮＤ１２２）とソースとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソースが直接に有機ＥＬ素子１２７のアノード端に接続されている。有機ＥＬ素子１２７のカソード端は、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。
【００６９】
保持容量１２０は、ブートストラップ容量としても機能するようになっている。すなわち、画素回路Ｐは先ず、保持容量１２０の接続態様に特徴があり、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【００７０】
駆動トランジスタ１２１のドレインは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。
【００７１】
具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレインに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【００７２】
第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位とも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【００７３】
サンプリングトランジスタ１２５は、ゲートが書込走査部１０４からの書込走査線１０４WSに接続され、ドレインが映像信号線１０６HSに接続され、ソースが駆動トランジスタ１２１のゲート（ノードＮＤ１２２）に接続されている。そのゲートには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。
【００７４】
サンプリングトランジスタ１２５は、ソースとドレインとを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
【００７５】
＜画素回路の動作＞
［通常期間］
図３は、図２に示した画素回路Ｐに関する基本の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。タイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００７６】
図３においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【００７７】
なお、図３では、画素回路Ｐにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図３に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する本実施形態の仕組みを適用できる。
【００７８】
図３に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、および映像信号Ｖsig は、１行分を１組として、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。
【００７９】
以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定し、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、サンプリングするなどと簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持されることになる。信号振幅ΔＶinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインと称する。
【００８０】
説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）と称する。
【００８１】
この駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位Ｖin（＝Ｖofs ＋ΔＶin）にある期間を１水平期間の後半部とする。映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに閾値補正動作を複数回（図は４回）に亘って繰り返すようにする。
【００８２】
有機ＥＬ素子１２７の発光期間Ｂ（表示期間）では、電源供給線１０５DSL が第１電位Ｖcc_Hであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じ応じて、式（１）に示される値をとる。
【００８３】
すなわち、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【００８４】
【数１】
2011221202.tif 000003
【００８５】
非発光期間（消光期間）に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖcc_Lに切り替える。このとき、第２電位Ｖcc_Lが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖcc_L＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖcc_Lに充電される。つまり、駆動トランジスタ１２１のドレイン（電源供給端）とソース（出力端）との電位を等しくすることで、有機ＥＬ素子１２７を発光状態から消光状態に遷移させる。
【００８６】
さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖcc_L”という値をとる。この“Ｖofs −Ｖcc_L”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖcc_L＞Ｖth”とする必要がある。
【００８７】
この後、第１閾値補正期間Ｅ１に入ると、電源供給線１０５DSL を再び第１電位Ｖcc_Hに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖcc_Hとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。
【００８８】
一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。
【００８９】
第２閾値補正期間Ｅ２に入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。
【００９０】
なお、この動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるために、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。
【００９１】
閾値補正動作終了後（本例では第４閾値補正期間Ｅ４の後）は、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位Ｖin（＝Ｖofs ＋ΔＶin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。信号振幅ΔＶinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位Ｖin（＝Ｖofs ＋ΔＶin）となるが、駆動トランジスタ１２１のドレインは第１電位Ｖcc_Hであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶで示している。
【００９２】
ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。
【００９３】
この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。
【００９４】
この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。
【００９５】
画素回路Ｐにおいては、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。
【００９６】
ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、トランジスタ特性を表した式（１）のＶgsに“ΔＶin＋Ｖth−ΔＶ”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【００９７】
【数２】
2011221202.tif 000004
【００９８】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅ΔＶin（詳しくは信号振幅ΔＶinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅ΔＶinに応じた輝度で発光することになる。
【００９９】
その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ１２１の移動度μに対する補正分ΔＶを保持容量１２０に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。
【０１００】
有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅ΔＶinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１０１】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続すると、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソースの電位Ｖｓの変動にゲートの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしている。有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。
【０１０２】
これにより、有機ＥＬ素子１２７の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【０１０３】
このように、本例の画素回路Ｐおよびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。
【０１０４】
［可逆反応現象の説明］
図４は、駆動トランジスタ１２１のバイアス状態（ゲート・ソース間電圧対ドレイン電流の特性）の詳細を説明する図である。図４Ａは、可逆反応による焼付き現象を説明する図である。
【０１０５】
有機ＥＬ素子１２７や、有機ＥＬ素子１２７に電流を供給する駆動トランジスタ１２１自体は発光時に劣化してしまう。輝度劣化量は表示映像に依存するので、各画素の劣化量は異なってしまう。特に、有機ＥＬ素子１２７に電流を供給する駆動トランジスタ１２１に関しては、発光中の通電状態（電源オン状態）から駆動トランジスタ１２１にかかるバイアスをなくす（電源オフ状態）ことで、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られる。
【０１０６】
たとえば、図４には、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線（図中の矢指Ａ）と、発光を停止し再発光するときのゲート・ソース間電圧対ドレイン電流の特性線（図中の矢指Ｂ）が示されている。横軸はゲート・ソース間電圧Ｖgsと対応する映像信号Ｖsig （詳細にはその振幅ΔＶin）であり、縦軸はドレイン電流（つまり有機ＥＬ素子１２７の駆動電流）である。
【０１０７】
特性線Ｂは、特性線Ａよりも、ゲート・ソース間電圧Ｖgsがより小さい方にドリフトしている（ドリフト量ΔＶ）。ドリフト量ΔＶは、駆動トランジスタによってばらつく。特性線Ａと特性線Ｂとは異なるカーブになっており、同じ駆動電流にしようとしたときには特性線Ｂの方がゲート・ソース間電圧Ｖgsが小さくて済む。換言すると、同じゲート・ソース間電圧Ｖgs（映像信号Ｖsig 、映像振幅ΔＶin）であれば、特性線Ａよりも特性線Ｂの方がドレイン電流が大きくなる。たとえば、図では、測定Ｖsig のとき、発光を継続しているとき（特性線Ａ）のドレイン電流がＩ_0であるのに対して、発光を停止し再発光するとき（特性線Ｂ）のドレイン電流はＩ_1（＞Ｉ_0）であり、ドレイン電流（つまり有機ＥＬ素子１２７の駆動電流）に変動が生じ、表示むらが発生することが分かる。
【０１０８】
図４Ａには、劣化カーブとの関係において、電源オフ後に電流回復し予測輝度からの差分が見える焼付き現象の様子が示されている。縦軸は電流（換言すると輝度）であり、横軸は経過時間である。劣化カーブに合わせて輝度補正を行なう場合、実際の劣化カーブが予測される劣化カーブと合っていれば、予測しているカーブに対して輝度補正（信号電圧）を行なうので問題は発生しない。しかしながら、駆動トランジスタの特性上は、電源オフによって可逆変化が発生し、この可逆変化の影響により電源オンした直後の実際のカーブは、駆動電流が予測される劣化カーブから大きくずれてしまう。そして、この実際のカーブに対して輝度補正を行なうので予測される劣化カーブに戻るまでは過補正となる。この問題を抑制するには、短時間で予測カーブにもって行くことが望まれる。
【０１０９】
［可逆反応表示むら対策の原理］
図５〜図６は、駆動トランジスタ１２１の可逆反応に伴う表示輝度むらを抑制する手法（可逆反応表示むら対策）の原理を説明する図である。ここで、図５（１）は、可逆反応表示むら対策を適用したタイミングチャートであり、図５（２）は、図５（１）の各時点の駆動トランジスタ１２１のバイアス状態を示した図である。図６は、可逆反応表示むら対策の効果を説明する図である。
【０１１０】
駆動トランジスタ１２１の可逆反応に伴う表示輝度むらを抑制するには、通常駆動時の表示中（期間Ｔ２１）から電源をオフにし（期間Ｔ２２）、その後の電源投入時に駆動トランジスタ１２１を、有機ＥＬ素子１２７が発光しない適度なバイアス状態で駆動することが好適である（期間Ｔ２３）。この際には、パルス駆動にするよりもエージング期間Ｔ２３は常時バイアスを与え続ける（書込駆動パルスWSをＨにしてサンプリングトランジスタ１２１をオンし続ける）方が好ましい。短時間で特性を元に戻したいためエージング期間は常時バイアスを与え続ける方がよいからである。つまり、有機ＥＬ素子１２７を劣化させないため、エージング期間の駆動状態では、有機ＥＬ素子１２７に電流が流れない状態であることが好ましい。このように、有機ＥＬ素子１２７が発光しない状態で駆動トランジスタ１２１を駆動することで、駆動トランジスタ１２１や有機ＥＬ素子１２７の劣化を進行させずに、駆動トランジスタ１２１の可逆反応を緩和させ、電流変動を抑制することができる。
【０１１１】
電源オフした後で、電源を投入し発光するまでの間に、エージング駆動期間（Ｔ２３）を設けることで、図６に示すように、電源オフによる可逆反応の影響を緩和することができ、電源オフによる電流変動対策を実現できる。すなわち、エージング駆動を行なったときのゲート・ソース間電圧対ドレイン電流の特性線（図中の矢指Ｃ）は、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線（図中の矢指Ａ）に近づいており、可逆反応による電流ドリフト分が小さくなるように改善されていることが分かる。
【０１１２】
電流ドリフト分が小さくなることで、表示むらのない表示装置を実現できる。点灯状態から電源スイッチをオフし、次の電源投入から点灯するまでのエージング期間に、駆動トランジスタ１２１に適度なバイアスを与えることで、駆動トランジスタ１２１の可逆反応を抑制し、駆動トランジスタ１２１の可逆反応に起因する電流変動を緩和できる。この結果、画素ごとの戻り量のばらつきを小さくすることができるので、可逆反応現象に伴う表示むらを抑制できる。
【０１１３】
［エージングバイアスの適正範囲］
ここで、エージング駆動時のバイアス電位を如何様に設定するかが問題となる。エージング駆動を行なうための駆動トランジスタ１２１のゲートに与える電圧は、通常の表示駆動と同様に書込駆動パルスWSでサンプリングトランジスタ１２５をオンさせて映像信号Ｖsig の書込みで実現するものとする。この場合、映像信号Ｖsig の振幅ΔＶinの調整で駆動レベルの調整が可能である。
【０１１４】
駆動トランジスタ１２１を十分に駆動するには、エージング用の映像信号Ｖsig の映像振幅（エージング振幅ΔＶin_ag ）はより大きいことが好ましく、たとえば通常表示時の最大値（＝白表示時の映像振幅ΔＶin_WH ）とすることが考えられる。また、エージング振幅ΔＶin_ag は、通常表示時の最大値よりも大きくすることで、可逆反応に伴う電流変動（それに伴う表示輝度変動）を元の劣化状態により高速に回復させることができる。
【０１１５】
映像振幅ΔＶin（ここではエージング振幅ΔＶin_ag ）に拘らず、有機ＥＬ素子１２７が発光しないようにするには、電源供給線１０５DSL の電位（エージング電位Ｖcc_ag と称する）が有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さくなるようにすることが肝要である。つまり“Ｖcc_ag ＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光状態を維持する。
【０１１６】
このとき、駆動トランジスタ１２１は映像振幅ΔＶin_ag の供給により、線形領域で駆動され、そのときの駆動電流Ｉdsによって有機ＥＬ素子１２７のアノードはエージング電位Ｖcc_ag に充電され、ドレイン・ソース間電圧Ｖdsは０Ｖに達する。つまり、エージング電位Ｖcc_ag を、“Ｖcc_ag ＜ＶthEL＋Ｖcath”を満たす電位とすることで、有機ＥＬ素子１２７を消光状態に維持しながら、駆動トランジスタ１２１を線形駆動して、可逆反応を緩和させることができる。このような観点では、エージング電位Ｖcc_ag を第２電位Ｖcc_L〜“ＶthEL＋Ｖcath”の範囲の中で任意に設定してよい。電源駆動パルスDSL の電位としては、通常の表示駆動用の第１電位Ｖcc_Hと第２電位Ｖcc_Lの他に、エージング期間Ｔagに設定するエージング電位Ｖcc_ag が必要になるので、垂直駆動部１０３としては、３値駆動に対応した構成を採用する。
【０１１７】
＜エージング処理部＞
［第１例］
図７〜図７Ａは、本実施形態の駆動手法を適用するためのエージング処理部の第１例を説明する図である。
【０１１８】
第１例の有機ＥＬ表示装置１Ａは、駆動走査部１０５内でエージング電位Ｖcc_ag を生成し、電源駆動パルスDSL の電位を、第１電位Ｖcc_H、第２電位Ｖcc_L、エージング電位Ｖcc_ag の３値の何れかに切り替えて、電源供給線１０５DSL に出力する出力回路４００Ａを備えた態様である。
【０１１９】
また、第１例の有機ＥＬ表示装置１Ａは、垂直駆動部１０３Ａにエージング駆動制御部４４０を備えている。エージング駆動制御部４４０は、劣化判定部４４２と計時部４４４（タイマー）を有する。出力回路４００Ａとエージング駆動制御部４４０でエージング処理部４９０Ａが構成される。
【０１２０】
劣化判定部４４２は、駆動トランジスタ１２１の劣化の度合いを、公知の手法を適用して判定する。一例としては、有機ＥＬ素子１２７に駆動電流を供給しているときの映像信号Ｖsig （詳しくは映像振幅ΔＶin）に対するゲート・ソース間電圧Ｖgsの特性値から劣化の度合いを判定する手法を適用する。劣化判定部４４２は、劣化の進行度合いが予め定められ指標値を超えたら、有機ＥＬ表示装置１の電源がオンされるごとに、計時部４４４で設定されたエージング期間Ｔagだけ可逆反応抑制電位設定信号GKをＨにする。つまり、エージング駆動制御部４４０は、駆動トランジスタ１２１の劣化の度合いが予め定められた指標値より進行しているときにのみエージング駆動を適用することで、無駄な表示待ちを解消するようにする。
【０１２１】
計時部４４４は、表示中から電源をオフにした後の電源投入後に、駆動トランジスタ１２１を、有機ＥＬ素子１２７が発光しない適度なバイアス状態で駆動する期間（エージング期間Ｔag、図５のＴ２３に相当）を管理する。このエージング時間Ｔagは、予め定められた固定値としてもよいし、劣化判定部４４２で判定される駆動トランジスタ１２１の劣化の進行度合いに基づいて変更してもよい。エージング時間Ｔagは、たとえば、数秒〜１０数秒〜数１０秒程度にする。駆動トランジスタ１２１の劣化の度合いに応じてエージング期間Ｔagを調整するとよい。たとえば、劣化の度合いが進むほど、このエージング期間Ｔagを長くすることが考えられる。こうすることでも、無駄な表示待ちを解消できる。
【０１２２】
エージング駆動制御部４４０は、書込走査部１０４、駆動走査部１０５、水平駆動部１０６を制御する。たとえば、エージング期間Ｔagには、水平駆動部１０６は映像信号Ｖsig を適度な値（エージング電圧Ｖag）に設定し、書込走査部１０４は書込駆動パルスWSをＨにしてサンプリングトランジスタ１２５をオンさせることで、エージング電圧Ｖagを駆動トランジスタ１２１のゲートに供給する。エージング電圧Ｖagの設定としては、たとえば白表示時の映像信号Ｖsig の振幅ΔＶin_WH などに設定すればよい。このエージング期間Ｔagには、駆動走査部１０５は電源駆動パルスDSL を、エージング電位Ｖcc_ag にしておく。こうすることで、エージング期間Ｔagには、駆動トランジスタ１２１は、ソース・ドレイン間電圧が０Ｖの状態であり、ゲート・ソース間電圧Ｖgsは、“ΔＶin_ag ＝Ｖin_WH ”にバイアスされる。
【０１２３】
この第１例は、既存の駆動走査部１０５に変更を加える必要があるが、実体的（外形的）な変更を加えずに、本実施形態のエージング駆動（可逆反応抑制手法）の仕組みを実現できる利点がある。このような態様の駆動走査部１０５の回路構成としては種々のものが考えられるが、ここでは、一例として、出力回路４００Ａは、既存の出力回路４００Ｘに対して、エージング電位Ｖcc_ag の出力時には、第１電位Ｖcc_Hや第２電位Ｖcc_Lの出力を停止するように変更を加えた構成にしている。
【０１２４】
具体的には先ず、図示を割愛するが、駆動走査部１０５には、表示パネル部１００の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第１電位Ｖcc_Hと第２電位Ｖcc_Lとが供給されるようになっている。
【０１２５】
図７Ａ（１）に示すように、既存（比較例）の出力回路４００Ｘは、一例として、ｐチャネル型のトランジスタ（ｐ型トランジスタ）４０２と、ｎチャネル型のトランジスタ（ｎ型トランジスタ）４０４とを、第１電位Ｖcc_H用の供給端４００Ｈと第２電位Ｖcc_L用の供給端４００Ｌとの間に直列に配置した構成となっている。
【０１２６】
ｐ型トランジスタ４０２のソース端Ｓは第１電位Ｖcc_H用の供給端４００Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖcc_L用の供給端４００Ｌに接続されている。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ドレインＤを共通に接続し、その接続点を電源供給線１０５DSL に接続している。全体としては、ＣＭＯＳインバータを構成している。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ゲートＧを共通に接続し、その接続点にアクティブＬの電源走査パルスNDS を供給する。
【０１２７】
電源走査パルスNDS がアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ４０２がオンするので第１電位Ｖcc_Hが電源供給線１０５DSL に供給される。一方、電源走査パルスNDS がインアクティブＨのときにはｐ型トランジスタ４０２がオフするとともにｎ型トランジスタ４０４がオンするので第２電位Ｖcc_Lが電源供給線１０５DSL に供給される。この動作から分かるように出力回路４００Ｘは電源電圧切替回路として機能している。
【０１２８】
図７および図７Ａ（２）に示すように、第１例の有機ＥＬ表示装置１Ａは、電源駆動パルスDSL を３値駆動可能にするための第１例の出力回路４００Ａを駆動走査部１０５内に備えている。
【０１２９】
第１例の出力回路４００Ａは先ず、正電圧側の第１電位Ｖcc_Hと、負電圧側の第２電位Ｖcc_Lと、可逆反応抑制電位としてのエージング電位Ｖcc_ag と言った３種類の電圧と、基準の接地電位GND が供給されるようになっている。出力回路４００Ａは、図示しない垂直デコーダから供給される２値の電源走査パルスNDS および可逆反応抑制電位設定信号GKに基づいて、３値駆動用の電源駆動パルスDSL を生成可能に構成されている。
【０１３０】
出力回路４００Ａは、出力段に、ｐ型トランジスタ４０２とｎ型トランジスタ４０４の他に、エージング電位Ｖcc_ag を電源供給線１０５DSL に出力するｎ型トランジスタ４０６を有する。ｎ型トランジスタ４０６はｐ型トランジスタ４０２と直列接続され、また、ｎ型トランジスタ４０６と概ね並列に配置されている。
【０１３１】
ｎ型トランジスタ４０６のソースはエージング電位Ｖcc_ag に接続されている。ｐ型トランジスタ４０２とｎ型トランジスタ４０４とｎ型トランジスタ４０６の各ドレインを共通に接続し、その接続点を電源駆動パルスDSL 用の出力端に接続している。
【０１３２】
出力回路４００は、出力段の前段に、２入力型のＯＲゲート４１２、インバータ４１４、２入力型のＡＮＤゲート４１６を有する。ＯＲゲート４１２とＡＮＤゲート４１６の各一方の入力端には電源走査パルスNDS が共通に供給される。
【０１３３】
ＯＲゲート４１２の他方の入力端とインバータ４１４の入力端には、可逆反応抑制電位設定信号GKが供給される。可逆反応抑制電位設定信号GKは、エージング電位Ｖcc_ag を電源供給線１０５DSL に供給するエージング期間ＴagにのみアクティブＨとなる論理情報である。インバータ４１４の出力（反転可逆反応抑制電位設定信号NGM ）がＡＮＤゲート４１６の他方の入力端に供給される。
【０１３４】
ＯＲゲート４１２は、電源走査パルスNDS と可逆反応抑制電位設定信号GKとの論理和をとり、その論理和出力でｐ型トランジスタ４０２を駆動する。したがって、電源走査パルスNDS がＬで、かつ、可逆反応抑制電位設定信号GKがＬの期間のみｐ型トランジスタ４０２がオンする。このときには、ｎ型トランジスタ４０４とｎ型トランジスタ４０６がオフであり、電源供給線１０５DSL には、第１電位Ｖcc_Hが供給される。
【０１３５】
ＡＮＤゲート４１６は、電源走査パルスNDS と反転可逆反応抑制電位設定信号NGM との論理積をとり、その論理積出力でｎ型トランジスタ４０４を駆動する。したがって、電源走査パルスNDS がＨで、かつ、可逆反応抑制電位設定信号GKがＬ（反転可逆反応抑制電位設定信号NGM がＨ）の期間のみｎ型トランジスタ４０４がオンする。このときには、ｐ型トランジスタ４０２とｎ型トランジスタ４０６がオフであり、電源供給線１０５DSL には、第２電位Ｖcc_Lが供給される。
【０１３６】
可逆反応抑制電位設定信号GKはｎ型トランジスタ４０６のゲートに供給されており、可逆反応抑制電位設定信号GKでｎ型トランジスタ４０６が駆動される。したがって、電源走査パルスNDS がＬ，Ｈの何れであるかを問わず、可逆反応抑制電位設定信号GKがＨのエージング期間Ｔagのみｎ型トランジスタ４０６がオンする。このときには、ｐ型トランジスタ４０２とｎ型トランジスタ４０４がオフであり、電源供給線１０５DSL には、エージング電位Ｖcc_ag が供給される。
【０１３７】
出力回路４００Ａの３値駆動に対応する構成例は一例に過ぎず、様々な変形例を採ることができる。たとえば、原理的には、図７Ａ（２）に示した構成にすればよいのであるが、実際には、ゲート遅延の関係からｐ型トランジスタ４０２とｎ型トランジスタ４０４とｎ型トランジスタ４０６の何れか２つもしくは３つともが同時にオンすることによる貫通電流の発生を防止するべく、各トランジスタ４０２，４０４，４０６がともにオンする期間が生じないように遷移タイミングを少しずらす仕組みを講じることが考えられる。
【０１３８】
［第２例］
図８は、本実施形態の駆動手法を適用するためのエージング処理部の第２例を説明する図である。第２例は、垂直駆動部１０３外でエージング電位Ｖcc_ag を生成し、駆動走査部１０５から出力される２値の電源駆動パルスDSLXとエージング電位Ｖcc_ag を切り替えて電源供給線１０５DSL に供給する態様である。この第２例は、既存の駆動走査部１０５に変更を加えずに、本実施形態のエージング駆動の仕組みを実現できる利点がある。
【０１３９】
第２例の有機ＥＬ表示装置１Ｂの垂直駆動部１０３Ｂは、駆動走査部１０５（出力回路４００Ｘ）と電源供給線１０５DSL との間に２入力−１出力型の電圧切替回路４２０を備えている。電圧切替回路４２０とエージング駆動制御部４４０でエージング処理部４９０Ｂが構成される。エージング駆動制御部４４０は、書込走査部１０４、電圧切替回路４２０、水平駆動部１０６を制御する。
【０１４０】
電圧切替回路４２０は、一方の入力端に駆動走査部１０５の出力回路４００Ｘから出力される２値（第１電位Ｖcc_Hと第２電位Ｖcc_L）の電源駆動パルスDSLXが供給され、他方の入力端に図示しない電圧生成部からのエージング電位Ｖcc_ag が供給される。電圧切替回路４２０の制御入力端には可逆反応抑制電位設定信号GKが供給される。
【０１４１】
可逆反応抑制電位設定信号GKは、第１例と同様に、エージング電位Ｖcc_ag を電源供給線１０５DSL に供給するエージング期間ＴagにのみアクティブＨとなる論理情報である。可逆反応抑制電位設定信号GKで電圧切替回路４２０の選択動作が制御され、出力回路４００Ｘから出力される電源駆動パルスDSLXがＬ，Ｈの何れであるかを問わず、可逆反応抑制電位設定信号GKがＨのエージング期間Ｔagのみエージング電位Ｖcc_ag を選択して出力し、可逆反応抑制電位設定信号GKがＬのときには出力回路４００Ｘから出力される電源駆動パルスDSLXを選択して出力する。
【０１４２】
＜電子機器＞
以上説明した本実施形態の有機ＥＬ表示装置１を始めとする本実施形態の可逆反応表示むら対策を適用した表示装置は、電子機器に入力された映像信号、もしくは、電子機器内で生成した映像信号を、画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用できる。一例として、図９〜図９Ｂに示す様々な電子機器、たとえば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなどの表示装置に適用できる。
【０１４３】
なお、表示装置は、封止された構成のモジュール形状のものをも含むものとする。たとえば、画素アレイ部１０２に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜など、さらには、遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号などを入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）などが設けられていてもよい。
【０１４４】
以下に、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される電子機器の具体例について説明する。
【０１４５】
図９（１）は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるテレビジョンセットの外観を示す斜視図である。本例のテレビジョンセットは、フロントパネル９０２やフィルターガラス９０３などから構成される映像表示画面部９０１を含み、映像表示画面部９０１として本実施形態による表示装置を用いることにより作製される。
【０１４６】
図９（２）は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるデジタルカメラの外観を示す斜視図であり、図９（２−１）は表側から見た斜視図、図９（２−２）は裏側から見た斜視図である。本例のデジタルカメラは、フラッシュ用の発光部９１１、表示部９１２、メニュースイッチ９１３、シャッターボタン９１１４などを含み、表示部９１２として本実施形態による表示装置を用いることにより作製される。
【０１４７】
図９Ａ（１）は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるノート型パーソナルコンピュータの外観を示す斜視図である。本例のノート型パーソナルコンピュータは、本体９２１に、文字や図形などを入力するとき操作されるキーボード１２２、画像を表示する表示部９２３などを含み、その表示部９２３として本実施形態による表示装置を用いることにより作製される。
【０１４８】
図９Ａ（２）は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるビデオカメラの外観を示す斜視図である。本例のビデオカメラは、本体部９３１、前方を向いた側面に被写体撮影用のレンズ９３２、撮影時のスタート／ストップスイッチ９３３、表示部９３４などを含み、その表示部９３４として本実施形態による表示装置を用いることにより作製される。
【０１４９】
図９Ｂは、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される携帯電話機（携帯端末装置の一例）を示す外観図である。図９Ｂ（１）は開いた状態での正面図、図９Ｂ（２）は側面図、図９Ｂ（３）は閉じた状態での正面図、図９Ｂ（４）は左側面図、図９Ｂ（５）は右側面図、図９Ｂ（６）は上面図、図９Ｂ（７）は下面図である。本例の携帯電話機は、上側筐体９４１、下側筐体９４２、連結部９４３（ここではヒンジ部）、ディスプレイ９４４、サブディスプレイ９４５、ピクチャーライト９４６、カメラ９４７などを含んでいる。そして、ディスプレイ９４４やサブディスプレイ９４５として本実施形態による表示装置を用いることにより本例の携帯電話機が作製される。
【０１５０】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１５１】
また、前記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１５２】
＜画素回路の変形例＞
たとえば、画素回路Ｐの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、前述の実施形態に示した画回路Ｐがｎ型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐ型の駆動トランジスタ１２１を用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅ΔＶinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０１５３】
このような双対の理を適用して駆動トランジスタ１２１をｐ型にした変形例の有機ＥＬ表示装置においても、ｎ型の駆動トランジスタ１２１にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができるし、可逆反応表示むら対策（エージング駆動）を適用することができる。
【０１５４】
なお、ここで説明した画素回路Ｐの変形例は、前記実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での走査に合わせて各水平周期内でオフセット電位Ｖofs と信号電位Ｖin（＝Ｖofs ＋ΔＶin）で切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ１２１のドレイン側（電源供給側）を第１電位と第２電位とでスイッチング駆動を行なうものである限り、画素回路Ｐを構成するトランジスタ数は問わない。さらに、駆動トランジスタの可逆反応による電流変動とそれに伴う表示むらという課題を持つ限り、画素回路Ｐを構成するトランジスタ数や保持容量数は不問であり、たとえばトランジスタ数が３個以上であってもよく、それらの全てに、前述の本実施形態の可逆反応表示むら対策を適用することができる。
【０１５５】
また、閾値補正動作を実行するに当たり、オフセット電位Ｖofs と信号電位Ｖinを駆動トランジスタ１２１のゲートに供給する仕組みとしては、前記実施形態の２ＴＲ構成のように映像信号Ｖsig で対処することに限らず、たとえば、特開２００６−２１５２１３号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもできる。それらの変形例においても、発光中の通電状態（電源オン状態）から駆動トランジスタにかかるバイアスをなくす（電源オフ状態）と一時的に元の劣化していない状態に戻ろうとする性質（可逆反応）に伴う輝度変動現象をエージング駆動で解消する（可逆反応表示むら対策を図る）という本実施形態の思想を適用することができる。
【符号の説明】
【０１５６】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…支持基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、２００…駆動信号生成部、３００…映像信号処理部、４００…出力回路、４２０…電圧切替回路、４４０…エージング駆動制御部、４９０…エージング処理部、Ｐ…画素回路
【図１】
2011221202.tif 000005
【図２】
2011221202.tif 000006
【図３】
2011221202.tif 000007
【図４】
2011221202.tif 000008
【図４Ａ】
2011221202.tif 000009
【図５】
2011221202.tif 000010
【図６】
2011221202.tif 000011
【図７】
2011221202.tif 000012
【図７Ａ】
2011221202.tif 000013
【図８】
2011221202.tif 000014
【図９】
2011221202.tif 000015
【図９Ａ】
2011221202.tif 000016
【図９Ｂ】
2011221202.tif 000017