【事件の表示】
　特願２０１０−　８６８４３「半導体基板、半導体基板の製造方法、および電子デバイス」拒絶査定不服審判事件〔平成２２年１１月１８日出願公開、特開２０１０−２６３１９７、請求項の数（９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成２２年４月５日（国内優先権主張　先の出願日平成２１年４月７日）の出願であって，その手続の経緯は以下のとおりである。
平成２５年　３月　８日　審査請求
平成２６年　６月２０日　拒絶理由通知
平成２６年　８月２０日　意見書・手続補正
平成２７年　１月２８日　拒絶理由通知
平成２７年　４月　３日　意見書・手続補正
平成２７年　６月　２日　拒絶理由通知（最後）
平成２７年　８月　４日　意見書・手続補正
平成２８年　２月２５日　補正却下の決定・拒絶査定（以下，「原査定」という）
平成２８年　５月３０日　審判請求・手続補正
平成２８年１１月２１日　上申書
平成２８年１２月１５日　拒絶理由通知（以下，「当審拒絶理由」という）
平成２９年　２月１７日　意見書・手続補正
　
第２　本願発明
　本願の請求項１ないし９に係る発明（以下，それぞれ「本願発明１ないし９」という。）は，平成２９年２月１７日付けの手続補正で補正された特許請求の範囲の請求項１ないし９に記載された事項により特定される次のとおりのものと認められる。
「【請求項１】
　３−５族化合物半導体を含み，基板として機能する第１半導体上に，電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層を形成する段階と，
　前記キャリアトラップ層上に，自由電子または自由正孔が移動し，電界効果トランジスタのチャネルとして機能する第２半導体をエピタキシャル成長させる段階と，
　前記第２半導体上に，Ｎ型半導体，Ｐ型半導体およびＮ型半導体をこの順にエピタキシャル成長させる，またはＰ型半導体，Ｎ型半導体およびＰ型半導体をこの順にエピタキシャル成長させることにより，Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体，またはＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含み，ヘテロ接合バイポーラトランジスタのコレクタ，ベースおよびエミッタとして機能する第３半導体を形成する段階と，を備え，
　前記キャリアトラップ層を形成する段階の前に，
　反応容器の内部に，前記第１半導体を少なくともその表面に有する基板を設置する段階と，
　前記基板を設置する段階の後に，前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と，
　前記ガスの雰囲気中で，前記第１半導体を加熱する段階と
　を備え，
　前記第３半導体が，高濃度にドープされたシリコンを含み，
　前記キャリアトラップ層が，１．８×１０１９［ｃｍ−３］以上，１×１０２０［ｃｍ−３］以下の濃度の酸素原子を含み，
　前記ガスが，アルシン，水素，およびＰ型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むＰ型不純物ガスを含む
　半導体基板の製造方法。
　【請求項２】
　前記Ｐ型不純物ガスが，ハロゲン化炭化水素ガスを含む
　請求項１に記載の半導体基板の製造方法。
　【請求項３】
　前記ハロゲン化炭化水素ガスが，
　ＣＨｎＸ（４−ｎ）
　（ただし，ＸはＣｌ，ＢｒおよびＩからなる群から選択されるハロゲン原子であり，ｎは，０≦ｎ≦３の条件を満たす整数であり，０≦ｎ≦２の場合，複数のＸは互いに同一の原子でも異なった原子でもよい。）である
　請求項２に記載の半導体基板の製造方法。
　【請求項４】
　前記第３半導体が，バイポーラトランジスタのベースとして機能する半導体層を有し，
　前記Ｐ型不純物ガスが，前記ベースとして機能する半導体層の製造において導入されるドーパントを含むガスと同じ種類のガスである
　請求項１から請求項３の何れか一項に記載の半導体基板の製造方法。
　【請求項５】
　前記キャリアトラップ層上に，３族原料に対する５族原料のモル供給比を調整することによりアクセプタの濃度を制御して，空乏化領域を含む空乏化半導体を形成する段階をさらに備える
　請求項１から請求項４の何れか一項に記載の半導体基板の製造方法。
　【請求項６】
　前記ガスが，１ｐｐｂ以下のＧｅＨ４を含むアルシン原料ガスを含む
　請求項１から請求項５の何れか一項に記載の半導体基板の製造方法。
　【請求項７】
　前記第２半導体にキャリアを供給するための層をエピタキシャル成長させる段階において，Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して，前記キャリアを供給するための層をエピタキシャル成長させ，
　前記第３半導体を形成する段階において，Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して，前記第３半導体に含まれる前記Ｎ型半導体をエピタキシャル成長させる
　請求項１から請求項６の何れか一項に記載の半導体基板の製造方法。
　【請求項８】
　前記第２半導体上に，前記第２半導体内で移動するキャリアとは反対の伝導型のキャリアが移動するチャネルとして機能する第４半導体をエピタキシャル成長させる段階をさらに備える
　請求項１から請求項７の何れか一項に記載の半導体基板の製造方法。
　【請求項９】
　前記第３半導体を形成する段階の後，前記第２半導体および前記第３半導体が形成された前記半導体基板を前記反応容器から取り出す段階をさらに備え，
　前記取り出す段階，前記基板を設置する段階，前記ガスを導入する段階，前記加熱する段階，前記キャリアトラップ層を形成する段階，前記第２半導体をエピタキシャル成長する段階，および前記第３半導体を形成する段階を繰り返す
　請求項１から請求項８の何れか一項に記載の半導体基板の製造方法。」
　
第３　原査定の理由について
１　原査定の理由の概要
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　記
　　　　　　引　用　文　献　等　一　覧
引用文献１　特開２００７−３３５５８６号公報
引用文献２　特開２００３−２７３０２９号公報
引用文献３　特開昭６２−１３６０８１号公報
引用文献４　特開平０２−２６０４３３号公報
　
・請求項　１１
・引用文献　１，２
・備考
　引用文献１（図１参照）に記載された「半導体集積回路装置」（以下，「引用装置」という。）を製造する際，引用文献２の記載に基づき「基板１」と「チャネル層４」との間に酸素ドープＡｌＧａＡｓ層を設けることは，当業者が容易になし得たことである。
　
・請求項　１２，１７−１９
・引用文献　１，２，４
・備考
　引用文献４（第２頁左下欄第２行ないし第１０行参照）には，化合物半導体を形成する前に水素で希釈されたアルシン雰囲気中で加熱することが記載されており，引用文献４に記載された発明を，引用装置を製造する際に用いることは当業者が容易になし得たことである。
　
・請求項　２０
・引用文献　１ないし４
・備考
　引用文献３（第２図参照）には，ｎチャネル・トランジスタが形成された半導体層上に，ｐチャネル・トランジスタが形成された半導体層を形成することが記載されており，当該記載に基づき，引用装置を製造する際に，ｎ型のＪ−ＨＥＭＴが形成される半導体層とＤ−ＨＢＴが形成される半導体層との間にｐ型のＪ−ＨＥＭＴが形成される半導体層を形成することは，当業者が容易になし得たことである。
　
・請求項　２１
・引用文献　１ないし４
・備考
　引用装置の製造を繰り返し行うことに格別な創意も困難性も認められない。
　
＜拒絶の理由を発見しない請求項＞
　請求項１３ないし１６に係る発明については，現時点では，拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。
　
２　原査定の理由についての判断
（１）引用文献１の記載
　ア　引用文献１
　引用文献１には，図面とともに，次の記載がある。
（ア）「【技術分野】
【０００１】
　本発明は，半導体集積回路装置，特に同一チップにアンテナスイッチとパワーアンプとが作り込まれた半導体集積回路装置と半導体集積回路装置との製造方法に関する。」
（イ）「【発明を実施するための最良の形態】
【００１９】
　本発明による半導体集積回路装置および半導体集積回路装置の製造方法の実施形態例を説明するが，本発明は，この実施形態例に限定されるものではない。
　図１は，本発明による携帯通信機器等の通信機器向けアンテナスイッチ／パワーアンプ集積モジュールを構成する半導体集積回路装置の一実施形態例の概略断面図である。
　本発明による半導体集積回路装置においては，同一基板１上にスイッチ回路部とパワーアンプ回路部とが作り込まれた半導体集積回路装置であって，スイッチ回路部の
スイッチ用トランジスタ２を接合ゲート電界効果トランジスタの例えば高電子移動度トランジスタ（Ｊ−ＦＥＴ）によって構成し
パワーアンプ用トランジスタ３を例えばダブルヘテロ接合型のメタモルフィックヘテロ接合型バイポーラトランジスタ（Ｄ−ＨＢＴ）によって構成する
【００２０】
　本発明による
半導体集積回路装置は，基板１上に，スイッチ用トランジスタ２を構成する各半導体層が成膜された第１の積層半導体層２０が形成され，この上にパワーアンプ用トランジスタを構成する第２の半導体層３０が成膜された構成
【００２１】
　この例では，半絶縁性ＧａＡｓ基板１上に，第１のバッファ層４，障壁層５，電子供給層６，スペーサ層７，チャネル層８，ペーサ層９，電子供給層１０，ゲート形成層１１が順次エピタキシャル成長によって積層された第１の積層半導体層２０が形成される。
【００２２】
　そして，この第１の積層半導体層２０のゲート形成層１１上に，第２のバッファ層１２，サブコレクタ層１３，コレクタ層１４，第１のグレーディッド層１５，ベース層１６，第２のグレーディッド層１７，エミッタ層１８，エミッタコンタクト層１９が順次エピタキシャル成長によって積層された第２の積層半導体層３０が形成される。
【００２３】
　第１の積層半導体層２０の第１のバッファ層４は厚さ５００ｎｍ〜１０００ｎｍ，例えば６００ｎｍのアンドープＡｌｘＧａ１−ｘＡｓ（ｘ＝０〜０．３）より成る。
　
障壁層５は厚さ２００ｎｍのアンドープＡｌ
０．２
Ｇａ
０．８
Ａｓより成る。
　電子供給層６および１０は，それぞれ，厚さ２ｎｍ〜１０ｎｍ，例えば３ｎｍの不純物濃度が３×１０１８ｃｍ３ＳｉドープのＡｌ０．２Ｇａ０．８Ａｓより成る。
　スペーサ層７および９は厚さ３ｎｍのアンドープＡｌ０．２Ｇａ０．８Ａｓより成る。
　チャネル層８は厚さ１０〜３０ｎｍ例えば１５ｎｍのアンドープＩｎｘＧａ１−ｘＡｓ（ｘ＝０．１〜０．３，例えばｘ＝０．２）より成る。
　ゲート形成層１１は厚さ５０〜２００ｎｍ，例えば１３０ｎｍの不純物濃度が例えば５×１０１６ｃｍ３のＳｉドープＡｌ０．２Ｇａ０．８Ａｓより成る。
【００２４】
　第２の積層半導体層３０の，第２のバッファ層１２は，例えば，ＩｎＰ，ＩｎＰ，ＩｎＧａＡｓ，ＩｎＡｌＡｓ，またはＩｎＧａＰ等を用い，ＧａＡｓ基板１側から第２の積層半導体層サブコレクタ層１３側に向けて組成変化させたグレーディング構造で構成され，ゲート形成層１１の材料組成および格子定数と，その上部に形成される各層の材料組成および格子定数とによって，適切な構成（組成変化）が設定される。
　この第２のバッファ層１２によって，第１の積層半導体層２０のゲート形成層１１上に，第２の積層半導体層３０のサブコレクタ層１３との間の格子整合が図られる。すなわち，この第２のバッファ層１２を設けることにより，スイッチ用トランジスタ２を形成する半導体層上に，基板１とは異なる格子定数を有するパワーアンプ用トランジスタ３のメタモルフィックヘテロ接合型バイポーラトランジスタを構成する各半導体層に結晶欠陥の発生を抑えてエピタキシャル成長させることができるようになされる。
【００２５】
　パワーアンプ用トランジスタ３のメタモルフィックヘテロ接合型バイポーラトランジスタを構成する各半導体層の，サブコレクタ層１３〜エミッタコンタクト層１９は，ベース層１６と等しい格子定数を有するように格子整合される。
【００２６】
　このパワーアンプ用トランジスタ３のメタモルフィックヘテロ接合型バイポーラトランジスタは，本出願人の出願に係る特願２００５−１７６２４号出願で提案したダブルヘテロ接合バイポーラトランジスタ（Ｄ−ＨＢＴ）構成によることができる。
　すなわち，このＤ−ＨＢＴは，ＩｎＧａＡｓによるベース層１６において，そのＩｎ組成が０％よりも大きく，５３％よりも小さい組成とされる。
　このようなＩｎＧａＡｓからなるベース層１６のＩｎ組成は，このメタモルフィックヘテロ接合型バイポーラトランジスタに要求される高速動作性能と電流利得とによって決められる。すなわち，Ｉｎ組成を大きくすることでより高速化され，Ｉｎ組成を小さくすることでより電流利得が増大されるものであり，これらの関係はトレードオフとなっている。ここでは，高速動作性能と電流利得の両方を得たいため，ベース層１６のＩｎ組成は３０％〜４０％であることが好ましい。
　この実施形態例においては，
ベース層１６
ｐ型のＩｎＧａＡｓによって構成し
【００２７】
　サブコレクタ層１３は，ベース層１６と等しい格子定数を持つｎ型のＩｎＧａＡｓ層から成る。すなわち，このサブコレクタ層１３は，ベース層１６と同様の組成によるＩｎ組成４０％のＩｎＧａＡｓに，ｎ型不純物の例えばＳｉを５×１０１８ｃｍ−３〜２×１０１９ｃｍ−３，例えば１×１０１９ｃｍ−３にｎ型不純物をドーピングした構成とする。そして，その膜厚は，１００ｎｍ〜５００ｎｍ，例えば３００ｎｍとする。
【００２８】
　
コレクタ層１４も，
ｎ型のＩｎＧａＰから成る。
ｎ型不純物としては，例えばＳｉが用いられ，その不純物濃度は
例えば２×１０
１６
ｃｍ
−３
とする。
【００２９】
　ベース層１６の上方に配置される
エミッタ層１８についても，
ｎ型のＩｎＧａＰから構成する
ｎ型不純物としては，例えばＳｉが用いられ，その不純物濃度は
例えば５×１０
１７
ｃｍ
−３
とする。
（ウ）「【００４０】
　次に，図１で説明した本発明による
半導体集積回路装置の製造方法
　まず，図２に示すように，図１で説明した本発明による半導体集積回路装置を構成する第１の積層半導体層２０と第２の積層半導体層３０とを，
半絶縁性ＧａＡｓ基板１上に
　すなわち，第１のバッファ層４，
障壁層５
チャネル層８
を順次例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）によってエピタキシャル成長して第１の積層半導体層２０を形成する。
【００４１】
　
続いて，連続的に，この第１の積層半導体層２０のゲート形成層１１上に，
コレクタ層１４
ベース層１６
エミッタ層１８
を同様に例えばＭＯＣＶＤによってエピタキシャル成長して第２の積層半導体層３０を形成する。
　これら
各半導体層４〜１９のそれぞれの組成，不純物濃度，および膜厚等は，図１で説明した組成，不純物濃度，および膜厚等に選定する
　イ　引用発明１
　前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「半絶縁性ＧａＡｓ基板１上に，アンドープＡｌＧａＡｓより成る障壁層５，チャネル層８を順次エピタキシャル成長して第１の積層半導体層２０を形成し，続いて，連続的に，第１の積層半導体層２０上に，コレクタ層１４，ベース層１６，エミッタ層１８をエピタキシャル成長して第２の積層半導体層３０を形成する半導体集積回路装置の製造方法であって，
　第１の積層半導体層２０は接合ゲート電界効果トランジスタを構成し，第２の積層半導体３０はヘテロ接合型バイポーラトランジスタを構成し，ベース層１６をｐ型のＩｎＧａＡｓによって構成し，コレクタ層１４はｎ型のＩｎＧａＰから成り，エミッタ層１８はｎ型のＩｎＧａＰから構成し，コレクタ層１４のｎ型不純物としてＳｉが用いられその不純物濃度は２×１０１６ｃｍ−３とし，エミッタ層１８のｎ型不純物としてＳｉが用いられその不純物濃度は５×１０１７ｃｍ−３とすること。」
（２）引用文献２の記載
　ア　引用文献２
　引用文献２には，図面とともに，次の記載がある。
「【００２５】
【発明の実施の形態】以下，本発明の一実施例を図１，図３，表１を用いて説明する。
【００２６】図１は本発明の成長方法を用いて作製したＨＥＭＴエピタキシャル基板の構造の一例を示す。
【００２７】この
ＨＥＭＴエピタキシャル基板は，図１に示したように，ＧａＡｓ基板５上に，バッファ層１０，アンドープＡｌＧａＡｓスペーサ層２，ｎ型ＡｌＧａＡｓ活性層１を成長させた構造
バッファ層１０は，ＨＥＭＴやＭＥＳＦＥＴのような超高周波デバイスにおいてはそのキャリア濃度をできるだけ低くする必要がある。
バッファ層１０は，酸素ドープＡｌＧａＡｓ層４が少なくとも一層あればよい。
・・・
【００３１】なお，上記ＡｌＧａＡｓバッファ層４は，（ａ）酸素等の不純物を故意にドーピングしないもの（比較例１），（ｂ）酸素そのものをドーピングしたもの（比較例２），（ｃ）酸素源に水を用いたもの（実施例１），の３種類を成長した。
ＡｌＧａＡｓバッファ層４中への酸素濃度は，３×ｌ０
18
ｃｍ
-3
になるように調整している。
　イ　引用発明２
　前記アより，引用文献２には，次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「ＧａＡｓ基板上に，バッファ層，アンドープＡｌＧａＡｓスペーサ層，ｎ型ＡｌＧａＡｓ活性層を成長させたＨＥＭＴエピタキシャル基板において，バッファ層は酸素濃度が３×ｌ０18ｃｍ-3である酸素ドープのＡｌＧａＡｓ層であること。」
（３）引用文献３の記載
　ア　引用文献３
　引用文献３には，図面とともに，次の記載がある。
（ア）「〔実施例〕
第１図は本発明一実施例に用いるエピタキシャル成長化合物半導体層の構成を説明する為の要部切断側面図を表している。
図に於いて，
ｌは半絶縁性ＧａＡｓ基板
２はアン・ドープＧａＡｓチャネル層
３はｎ型ＡｌｙＧａ１−ｙＡｓ電子供給層
４はｎ＋型ＧａＡｓキャップ層
５はｐ型ＡｌｚＧａ１−ｚＡｓ正孔供給層
６はアン・ドープＧａＡｓチャネル層
７はｐ型ＡｌｘＧａ１−ｘＡｓ正孔供給層
８はｐ＋型ＧａＡｓキャップ層
をそれぞれ示し，
チャネル層２，電子供給層３，キャップ層４はｎチャネルＨＥＭＴを構成する為のものであり，また，正孔供給層５，チャネル層６，正孔供給層７はｐチャネルＨＥＭＴを構成する
（イ）第１図には，半絶縁性ＧａＡｓ基板１上に，アン・ドープＧａＡｓチャネル層２，ｎ型ＡｌｙＧａ１−ｙＡｓ電子供給層３，ｎ＋型ＧａＡｓキャップ層４，ｐ型ＡｌｚＧａ１−ｚＡｓ正孔供給層５，アン・ドープＧａＡｓチャネル層６，ｐ型ＡｌｘＧａ１−ｘＡｓ正孔供給層７，ｐ＋型ＧａＡｓキャップ層８がこの順に積層されていることが，記載されていると認められる。
　イ　引用発明３
　前記アより，引用文献３には，次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「半絶縁性ＧａＡｓ基板上に，ｎチャネルＨＥＭＴとｐチャネルＨＥＭＴを積層させること。」
（４）引用発明４の記載
　ア　引用文献４
　引用文献４には，図面とともに，次の記載がある。
「基板結晶にｎチャンネル層を形成した後ゲート電極２，選択成長用ＳｉＯ２マスクを設けＭＯＣＶＤ法（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ法）にてｎ型ＧａＡｓを成長した。
ＭＯＣＶＤ法で選択成長を行う際の前処理として
ウェハを結晶成長炉にセットし，水素で希釈された５％アルシン雰囲気中７００℃で１５分加熱しコーティングされた硫黄を蒸発させた後ｎ型ＧａＡｓを成長した。
・・・
上記のように選択エピタキシャル成長を行った後ソース及びドレイン電極を形成しＭＥＳＦＥＴ　（ＭＥｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＦＥＴ）を作製した。
　イ　引用発明４
　前記アより，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
「ＭＥＳＦＥＴを作製する方法であって，ＭＯＣＶＤ法で選択成長を行う際の前処理として，ウェハを結晶成長炉にセットし，水素で希釈された５％アルシン雰囲気中７００℃で１５分加熱しコーティングされた硫黄を蒸発させること。」
（５）本願発明１と引用発明１との対比
　ア　引用発明１の「半絶縁性ＧａＡｓ基板１」は本願発明１の「３−５族化合物半導体を含み，基板として機能する第１半導体」に相当すると認められる。
　イ　引用発明１の「アンドープＡｌＧａＡｓより成る障壁層５」と本願発明１の「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」とは，「層」という点で共通する。
　ウ　引用発明１の「チャネル層８」は，「接合ゲート電界効果トランジスタ」を構成するものであるから，本願発明１の「自由電子または自由正孔が移動し，電界効果トランジスタのチャネルとして機能する第２半導体」に相当すると認められる。
　エ　引用発明１の「コレクタ層１４，ベース層１６，エミッタ層１８」は「エピタキシャル成長し」，「ヘテロ接合型バイポーラトランジスタを構成し」，さらに，「ベース層１６をｐ型のＩｎＧａＡｓによって構成し，コレクタ層１４はｎ型のＩｎＧａＰから成り，エミッタ層１８はｎ型のＩｎＧａＰから構成する」から，本願発明１の「前記第２半導体上に，Ｎ型半導体，Ｐ型半導体およびＮ型半導体をこの順にエピタキシャル成長させることにより，Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体」に相当し，これにより，引用発明１は本願発明１の「ヘテロ接合バイポーラトランジスタのコレクタ，ベースおよびエミッタとして機能する第３半導体を形成する段階」を備えるものと認められる。
　オ　引用発明１においては「コレクタ層１４のｎ型不純物としてＳｉが用いられその不純物濃度は２×１０１６ｃｍ−３とし，エミッタ層１８のｎ型不純物としてＳｉが用いられその不純物濃度は５×１０１７ｃｍ−３とする」から，これは本願発明１の「前記第３半導体が，高濃度にドープされたシリコンを含む」に相当すると認められる。
　カ　引用発明１の「半導体集積回路装置の製造方法」は，「半絶縁性ＧａＡｓ基板１上」の製造方法であるから，下記相違点を除いて，本願発明１の「半導体基板の製造方法」に相当すると認められる。
　キ　すると，本願発明１と引用発明１とは，下記クの点で一致し，下記ケの点で相違すると認められる。
　ク　一致点
「３−５族化合物半導体を含み，基板として機能する第１半導体上に，層を形成する段階と，
　前記層上に，自由電子または自由正孔が移動し，電界効果トランジスタのチャネルとして機能する第２半導体をエピタキシャル成長させる段階と，
　前記第２半導体上に，Ｎ型半導体，Ｐ型半導体およびＮ型半導体をこの順にエピタキシャル成長させることにより，Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体を含み，ヘテロ接合バイポーラトランジスタのコレクタ，ベースおよびエミッタとして機能する第３半導体を形成する段階と，を備え，
　前記第３半導体が，高濃度にドープされたシリコンを含む，
　半導体基板の製造方法。」
　ケ　相違点
（ア）相違点１
　本願発明１における「層」は「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」で「前記キャリアトラップ層が，１．８×１０１９［ｃｍ−３］以上，１×１０２０［ｃｍ−３］以下の濃度の酸素原子を含む」ものであるのに対し，引用発明１における「層」は「アンドープＡｌＧａＡｓより成る障壁層」である点。
（イ）相違点２
　本願発明１においては「前記キャリアトラップ層を形成する段階の前に，反応容器の内部に，前記第１半導体を少なくともその表面に有する基板を設置する段階と，前記基板を設置する段階の後に，前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と，前記ガスの雰囲気中で，前記第１半導体を加熱する段階と，前記ガスが，アルシン，水素，およびＰ型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むＰ型不純物ガスを含む」のに対し，引用発明１においてはそうではない点。
（６）判断
　ア　相違点１について
　相違点１に係る「キャリアトラップ層」について，引用発明２ないし４には開示も示唆もない。
　引用発明２に開示された「バッファ層」は酸素ドープされているが，これは超高周波デバイスにおいてそのキャリア濃度をできるだけ低くする必要がある（前記（２）ア【００２７】）ことから施されたもので，本願発明１におけるような「リーク電流を低減する」（本願明細書段落【００２１】）ために所定の酸素濃度を含むことは開示も示唆もされていない。
　イ　相違点２について
　相違点２に係る構成は，引用発明２ないし４には開示も示唆もない。
　引用発明４には水素で希釈されたアルシン雰囲気中で加熱することが開示されているが，その雰囲気がＰ型の伝導型を示す不純物原子を構成要素として有することは，開示も示唆もされていない。
　ウ　効果について
　本願発明１は，相違点１及び２に係る構成を備えることにより，第１半導体とその上にエピタキシャル成長する半導体との間の絶縁不良を防止できる（本願明細書段落【００７７】）という有利な効果を奏するものと認められる。
（７）小括
　以上のとおりであるから，本願発明１は，引用文献１ないし４に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
（８）まとめ
　本願の請求項２ないし９に係る発明は本願発明１をさらに限定したものであるから，本願発明１と同様に，引用文献１ないし４に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
　したがって，本願の請求項１ないし９に係る発明は，いずれも引用文献１ないし４に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
　よって，原査定の理由によっては，本願を拒絶することはできない。
　
第４　当審拒絶理由について
１　当審拒絶理由の概要
（１）この出願の下記の請求項に係る発明は，その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。（以下，「当審拒絶理由１」という。）
　　　　　　　　記　（引用文献等については引用文献等一覧参照） 
　　　　　　　　　引　用　文　献　等　一　覧 
引用文献１　特開２００７−３３５５８６号公報 
引用文献Ａ　特開２００３−１３３５６１号公報 
引用文献３　特開昭６２−１３６０８１号公報 
引用文献４　特開平０２−２６０４３３号公報 
　
・請求項１１について
・引用文献等　１，Ａ
・備考 
　引用文献１（段落００４０−００４１，図１）には，半導体基板の製造方法が記載されており，引用文献Ａに記載された酸素ドープＡｌＧａＡｓ層を形成する工程を採用することは，当業者が容易になし得ることである。 
　
・請求項１２について 
・引用文献等　１，Ａ，４ 
・備考 
　化合物半導体を形成する前に水素で希釈されたアルシン雰囲気中で加熱することは，引用文献４（２頁左下欄２−１０行）に記載されている。 
　
・請求項１７，１９について 
・引用文献等　１，Ａ，４ 
　
・請求項２０，２１について 
・引用文献等　１，Ａ，３，４ 
　
＜拒絶の理由を発見しない請求項＞ 
　請求項１３ないし１６に係る発明については，現時点では，拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。 
（２）この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。（以下，「当審拒絶理由２」という。）
　　　　　　　　　　　　　　　　　記 
 ・請求項１８ 
　請求項１８が引用する請求項１１及び１７には「前記ガス」に相当する記載がなく，請求項１８に記載された「前記ガス」が何を指すのか不明確である。 
　
２　当審拒絶理由１についての判断
（１）引用文献１，３及び４の記載
　引用文献１，３及び４には，前記第３の２（１），（３）及び（４）のとおり，それぞれ引用発明１，３及び４が記載されていると認められる。
（２）引用文献Ａの記載
　ア　引用文献Ａ
　引用文献Ａには，図面とともに，次の記載がある。
（ア）「【０００１】
【発明の属する技術分野】本発明は，３−５族化合物半導体および半導体装置に関し，特に，ｐｎ接合を有する素子アレイを構成するのに好適なエピタキシャル成長結晶の層構造を有する３−５族化合物半導体および半導体装置に関する。」
（イ）「【００１４】
酸素ドープＡｌＧａＡｓ層は高抵抗層となり
酸素ドープＡｌＧａＡｓ層を設けることによって，導電性基板とデバイス層との間の所要の電気的絶縁状態を確保することができ，リーク電流を低減させることができる。
（ウ）「【００３５】本実施の形態では，ｐｎ積層構造層４によるリーク電流の抑止を図るのに加えて，さらに，酸素ドープＡｌＧａＡｓ層３を形成して高抵抗層を設け，これによってもリーク電流の抑止を図っている。
【００３６】すなわち，酸素ドープＡｌＧａＡｓ層３による高抵抗層は，
ｎ型ＧａＡｓ基板１に流れるリーク電流を防止するために，高抵抗になることが知られている酸素ドープＡｌＧａＡｓ層を利用したものである。酸素ドープＡｌＧａＡｓ層３は，アンドープエピタキシャル層に比べて安定して高抵抗の結晶を成長させることができるという利点を有している。
【００３７】酸素ドープＡｌＧａＡｓ層３の膜厚方向の抵抗率は，Ａｌ組成，酸素ドープ濃度，膜厚によって決まる。Ａｌ組成は結晶品質を損なわない範囲で高い方が望ましく，Ａｌ組成は０．３〜０．５程度が実用上好ましい。酸素ドープ濃度も結晶品質を損なわない範囲で高い方が望ましく，
酸素ドープ濃度は７×１０
15
〜１×１０
19
程度が望ましい。
　イ　引用発明Ａ
　前記アより，引用文献Ａには，次の発明（以下，「引用発明Ａ」という。）が記載されていると認められる。
「基板に流れるリーク電流を防止するために，酸素ドープＡｌＧａＡｓ層による高抵抗層を利用し，酸素ドープ濃度は７×１０15〜１×１０19程度が望ましいこと。」
（３）本願発明１と引用発明１との対比
　前記第３の２（５）のとおりであるから，本願発明１と引用発明１とは，下記相違点１及び２（再掲）で相違するが，その余の点で一致すると認められる。
　ア　相違点１
　本願発明１における「層」は「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」で「前記キャリアトラップ層が，１．８×１０１９［ｃｍ−３］以上，１×１０２０［ｃｍ−３］以下の濃度の酸素原子を含む」ものであるのに対し，引用発明１における「層」は「アンドープＡｌＧａＡｓより成る障壁層」である点。
　イ　相違点２
　本願発明１においては「前記キャリアトラップ層を形成する段階の前に，反応容器の内部に，前記第１半導体を少なくともその表面に有する基板を設置する段階と，前記基板を設置する段階の後に，前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と，前記ガスの雰囲気中で，前記第１半導体を加熱する段階と，前記ガスが，アルシン，水素，およびＰ型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むＰ型不純物ガスを含む」のに対し，引用発明１においてはそうではない点。
（４）判断
　相違点２について検討すると，相違点２に係る構成は，引用発明Ａ，３及び４には開示も示唆もない。
　引用発明４には水素で希釈されたアルシン雰囲気中で加熱することが開示されているが，その雰囲気がＰ型の伝導型を示す不純物原子を構成要素として有することは，開示も示唆もされていない。
　そして，本願発明１は，相違点２に係る構成を備えることにより，第１半導体とその上にエピタキシャル成長する半導体との間の絶縁不良を防止できる（本願明細書段落【００７７】）という有利な効果を奏するものと認められる。
（５）小括
　したがって，本願発明１は，引用発明１，Ａ，３及び４に基づいて，当業者が容易に発明をすることができたとはいえない。
（６）まとめ
　本願の請求項２ないし９に係る発明は，本願発明１をさらに限定したものであるので，本願発明１と同様に，引用発明１，Ａ，３及び４に基づいて当業者が容易に発明をすることができたとはいえない。
　よって，本願の請求項１ないし９に係る発明は，引用文献１，Ａ，３及び４に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
　
３　当審拒絶理由２についての判断
　平成２９年２月１７日付けの手続補正で特許請求の範囲の請求項１には「前記ガス」に対応する限定が付加され，補正前の請求項１８に対応する請求項６が引用するいずれの請求項も「前記ガス」に対応する限定が付加されたものとなったから，当審拒絶理由２は解消した。
　
第５　むすび
　以上のとおり，原査定の理由及び当審拒絶理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。