(57)【要約】      （修正有）【課題】再生信号に非線形歪みが含まれる場合でも、小さい回路規模で、誤り率の低い判定データを得る。【解決手段】等化信号の時刻ｔのサンプル値と複数の期待値を用いたブランチメトリック算出部４１と、時刻ｔ−１で第１状態に対応した第１パスメトリックと第２状態に対応付した第２パスメトリックとに基づいて、第１ブランチメトリックと第１パスメトリックとから第３パスメトリックを算出し、第２ブランチメトリックと第２パスメトリックとから第４パスメトリックを算出するパスメトリック更新回路４２と、前記第１状態に対応した第１経路及び第２状態に対応付した第２経路をチャネルビット列で示した第１と第２経路情報を保持するパスメモリ４５と、第１と第２経路情報とに基づいて第１オフセット値を出力するバイアス出力回路４７と、第３又は第４パスメトリックを選択して時刻ｔで第３状態に対応付けて保持するパスメトリック選択回路４３とを具備する。【選択図】図４
2011023055.tif 000002
【特許請求の範囲】
【請求項１】
サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取り、前記等化信号の時刻ｔのサンプル値と、複数の期待値とに基づいて複数のブランチメトリックを算出するブランチメトリック算出部と、
前記複数のブランチメトリックと、時刻ｔ−１で第１状態に対応付けられた第１パスメトリックと、前記時刻ｔ−１で第２状態に対応付けられた第２パスメトリックとに基づいて、前記複数のブランチメトリックに含まれる第１ブランチメトリックと前記第１パスメトリックとから第３パスメトリックを算出し、前記複数のブランチメトリックに含まれる第２ブランチメトリックと前記第２パスメトリックとから第４パスメトリックを算出するパスメトリック更新回路と、
前記時刻ｔ−１で前記第１状態に対応付けられた第１経路をチャネルビット列で示した第１経路情報と、前記時刻ｔ−１で前記第２状態に対応付けられた第２経路をチャネルビット列で示した第２経路情報とを保持するパスメモリと、
前記パスメモリから受け取る前記第１経路情報と、前記第２経路情報とに基づいて、第１オフセット値を出力するバイアス出力回路と、
前記第３パスメトリック又は前記第４パスメトリックとの何れかを選択して、前記時刻ｔで第３状態に対応付けて保持するパスメトリック選択回路と
を具備する
情報再生装置。
【請求項２】
請求項１に記載の情報再生装置であって、
前記バイアス出力回路は、
前記第３状態に合流する、複数の経路をチャネルビットで示した複数の経路情報において、前記複数の経路情報に含まれる２つの経路情報の組み合わせである複数の経路のパターンと、前記複数の経路のパターンの各々に関連付けられた複数のオフセット値とを保持するバイアスレジスタと、
前記第１経路情報と前記第２経路情報とに基づいて、前記複数の経路のパターンから第１経路のパターンを選択し、前記第１経路のパターンに関連付けられた前記第１オフセット値を出力するバイアスセレクタと
を備える
情報再生装置。
【請求項３】
請求項２に記載の情報再生装置であって、
前記バイアスレジスタは、
前記第３状態に合流する前記第１経路のパターンに対応する、前記第１経路から前記第３状態へ遷移する第３経路と、前記第２経路から前記第３状態へ遷移する第４経路とのパスメトリック差に基づいて算出された前記第１オフセット値を保持する
情報再生装置。
【請求項４】
請求項３に記載の情報再生装置であって、
前記バイアスレジスタは、
前記第３経路が真の場合の前記パスメトリック差の分布の第１ピークと、前記第４経路が真の場合の前記パスメトリック差の分布の第２ピークとの中点に基づいて算出された前記第１オフセット値を予め保持する
情報再生装置。
【請求項５】
請求項３に記載の情報再生装置であって、
前記バイアスレジスタは、
前記第３経路が真の場合の前記パスメトリック差の分布の第１平均値と、前記第４経路が真の場合の前記パスメトリック差の分布の第２平均値との中点を算出し、前記第１オフセット値として出力する中点算出回路
を含む
情報再生装置。
【請求項６】
請求項５に記載の情報再生装置であって、
前記バイアス出力回路は、
前記第２パスメトリックと、前記第４パスメトリックとの第１パスメトリック差を算出する減算器
を備え、
前記バイアスレジスタは、
前記第１経路情報と前記第２経路情報とに基づいて、前記複数の経路のパターンから前記第１経路のパターンを選択し、前記時刻ｔの経路として前記パスメモリに保持された前記第３経路の第３経路情報又は前記第４経路の第４経路情報に基づいて、前記第１パスメトリック差を前記第１平均値又は前記第２平均値の何れかに加えて前記第１オフセット値を更新する更新制御回路
を含む
情報再生装置。
【請求項７】
サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取るステッップと、
前記等化信号の時刻ｔのサンプル値と、複数の期待値とに基づいて複数のブランチメトリックを算出するステップと、
前記複数のブランチメトリックに含まれる第１ブランチメトリックと、時刻ｔ−１で第１状態に対応付けられた第１パスメトリックとに基づいて、第３パスメトリックを算出するステップと、
前記複数のブランチメトリックに含まれる第２ブランチメトリックと、前記時刻ｔ−１で第２状態に対応付けられた第２パスメトリックとに基づいて、第４パスメトリックを算出するステップと、
前記時刻ｔ−１で前記第１状態に対応付けられた第１経路をチャネルビット列で示した第１経路情報と、前記時刻ｔ−１で前記第２状態に対応付けられた第２経路をチャネルビット列で示した第２経路情報とに基づいて、第１オフセット値を出力するステップと、
前記第３パスメトリック又は前記第４パスメトリックとの何れかを選択して、前記時刻ｔで第３状態に対応付けて保持するステップと
を具備する
情報再生方法。
【請求項８】
請求項７に記載の情報再生方法であって、
前記第１オフセット値を出力するステップは、
前記第３状態に合流する、複数の経路をチャネルビットで示した複数の経路情報において、前記複数の経路情報に含まれる２つの経路情報の組み合わせである複数の経路のパターンから、前記第１経路情報と前記第２経路情報とに基づいて第１経路のパターンを選択するステップと、
前記複数の経路のパターンの各々に関連付けられた複数のオフセット値から、前記第１経路のパターンに関連付けられた前記第１オフセット値を出力するステップと、
を備える
情報再生方法。
【請求項９】
請求項８に記載の情報再生方法であって、
前記第１オフセット値は、前記第３状態に合流する前記第１経路のパターンに対応する、前記第１経路から前記第３状態へ遷移する第３経路と、前記第２経路から前記第３状態へ遷移する第４経路とのパスメトリック差から算出された値である
情報再生方法。
【請求項１０】
請求項９に記載の情報再生方法であって、
前記第１オフセット値は、前記第３経路が真の場合の前記パスメトリック差の分布の第１ピークと、前記第４経路が真の場合の前記パスメトリック差の分布の第２ピークとの中点に基づいて算出された値である
情報再生方法。
【請求項１１】
請求項９に記載の情報再生方法であって、
前記第１経路のパターンに関連付けられた前記第１オフセット値を出力するステップは、
前記第３経路が真の場合の前記パスメトリック差の分布の第１平均値と、前記第４経路が真の場合の前記パスメトリック差の分布の第２平均値との中点を算出するステップと、
前記中点を前記第１オフセット値として出力するステップと
を含む
情報再生方法。
【請求項１２】
請求項１１に記載の情報再生方法であって、
前記第２パスメトリックと、前記第４パスメトリックとの第１パスメトリック差を算出するステップと、
前記時刻ｔの経路として前記パスメモリに保持された前記第３経路の第３経路情報又は前記第４経路の第４経路情報に基づいて、前記第１パスメトリック差を前記第１平均値又は前記第２平均値の何れかに加えて前記第１オフセット値を更新するステップと
を更に含む
情報再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報再生装置及び情報再生方法に関し、特に、再生信号に非線形歪がある場合でも、低い判定誤り率を得ることができる情報再生装置及び情報再生方法に関する。
【背景技術】
【０００２】
近年、高密度化が進む光ディスク記録再生装置は、再生信号処理にＰＲＭＬ（Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ−Ｌｉｋｅｌｉｈｏｏｄ）信号処理を採用することが多くなっている。ＰＲＭＬ信号処理は、記録再生系の特性に応じた波形等化を行い、ビタビ検出器等の最尤検出によってデータを判定するもので、符号間干渉の大きい再生信号でも、低い誤り率を実現することができる。しかし、ＰＲＭＬ信号処理は、マークが高密度に形成されることに伴って発生する再生信号の非線形歪によって、本来のＰＲＭＬの性能が十分に発揮されない場合がある。
【０００３】
まず、ＰＲＭＬ信号処理について、図１、図２、図３Ａ及び図３Ｂを参照して説明する。図１は、変調符号として、最小符号反転間隔が２の符号を使って記録再生を行い、再生信号をＰＲ（ａ，ｂ，ｂ，ａ）等化するとき、チャネルビット間隔でサンプリングされた再生信号列の状態遷移図である。Ｓ０〜Ｓ５は、直前と直後のチャネルビットを含む３チャネルビットから定まる状態を示している。状態Ｓ０、Ｓ１、及びＳ５は、現在のチャネルビットが「０」の状態を示している。状態Ｓ２、Ｓ３、及びＳ４は現在のチャネルビットが「１」の状態を示している。状態間の遷移を示す矢印上に示されたｒ０〜ｒ６は、各遷移に対応する再生信号の期待値である。期待値ｒ０〜ｒ６は、ＰＲ（ａ，ｂ，ｂ，ａ）の場合、それぞれ式（１）〜（７）のように表される。
【０００４】
ｒ０  ＝  −ｂ−ａ  ・・・（１）
ｒ１  ＝  −ｂ      ・・・（２）
ｒ２  ＝  −ｂ＋ａ  ・・・（３）
ｒ３  ＝    ０      ・・・（４）
ｒ４  ＝    ｂ−ａ  ・・・（５）
ｒ５  ＝    ｂ      ・・・（６）
ｒ６  ＝    ｂ＋ａ  ・・・（７）
【０００５】
図２は、図１の状態遷移図を時間軸方向に展開することで得られるトレリス線図である。トレリス線図において、任意の状態から任意の状態を経て生成されるすべての経路の組み合わせを考えることは、符号の制約を考慮したすべてのビット列を考えることに相当する。ＰＲＭＬ信号処理は、トレリス線図に含まれるすべての経路について期待される理想波形と、実際に光ディスクから再生される再生信号とを比較する。そして、ＰＲＭＬ信号処理は、再生信号に最も近い理想波形を持つ経路を選択し、その経路に基づいて最も確からしいチャネルビット列を特定することができる。
【０００６】
図２のトレリス線図を参照すると、任意の時刻の状態Ｓ０、Ｓ１、Ｓ３及びＳ４にはそれぞれ２本ずつの矢印が合流する。ＰＲＭＬ信号処理にて用いられるビタビ検出器は、このように複数の矢印が合流する状態Ｓ０、Ｓ１、Ｓ３及びＳ４に対して、経路に応じて期待される理想波形と、再生信号による波形との近さを示す指標を比較する。そして、ビタビ検出器は、状態毎に理想波形に最も近い経路１本ずつを残していくことによって、経路選択を進めていく。ビタビ検出器が経路選択を進めていくと、任意の時刻で、状態の数に等しい６本の経路が残る。残った経路は、時間を遡ってたどると数が減っていき、途中から６本の経路が一致するようになる。ビタビ検出器は、経路が一致した範囲のみを逐次出力する。この様にして、ＰＲＭＬ信号処理は、再生信号から最も確からしいチャネルビット列を得ることができる。理想波形と再生信号波形の近さを示す指標には、両波形のユークリッド距離を２乗した値に相当するパスメトリックが使われる。パスメトリックは、状態間を結ぶ矢印毎に求められるブランチメトリックを、経路に沿って総和することで得られる。
【０００７】
図３Ａ及び図３Ｂは、ビタビ検出器の構成例である。図３Ａ及び図３Ｂを参照すると、ビタビ検出器は、ブランチメトリック算出回路１０１と、パスメトリック更新回路１０２と、パスメトリック比較回路１０３と、パスメトリック選択回路１０４と、最小値判定回路１０５と、パスメモリ１０６とを備える。
【０００８】
ブランチメトリック算出回路１０１は、サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取る。ブランチメトリック算出回路１０１は、複数のサブブロック（ＢＭ０〜ＢＭ６）を含む。各サブクロック（ＢＭ０〜ＢＭ６）は、等化信号のサンプル値ｙ［ｔ］と、期待値ｒ０〜ｒ６とに基づき、式（８）によってブランチメトリックＢｎ［ｔ］を算出する。
【０００９】
Ｂｎ［ｔ］＝ｒｎ２−２ｒｎｙ［ｔ］    （ｎ＝０，・・・６）  ・・・（８）
【００１０】
サブブロックのＢＭｎで用いる期待値ｒｎは固定値である。従って、ａとｂとが整数比で表わされる関係にあれば、ブランチメトリック算出回路１０１は乗算器を使うことなく、少数の加算器を使って実現される。例えば、ａが１であり、ｂが２の場合には、期待値ｒｎは−３から３までの整数となるため、Ｂｎ［ｔ］の第１項は定数であり、第２項はｙ［ｔ］を６から−６倍までの定数倍したもので表される。数値が２の補数で表わされているとき、２倍は１ビットシフト、４倍は２ビットシフト、６倍は２倍と４倍との加算で表わされる。また、負数は全ビットの極性を反転するだけで得られるため、Ｂｎ［ｔ］を得るのに要する回路量は高々加算器２つと全ビットの極性を反転する回路程度である。
【００１１】
パスメトリック更新回路１０２は、複数の加算器（Ａｄｄ００、Ａｄｄ５１、Ａｄｄ０１、Ａｄｄ５２、Ａｄｄ４３、Ａｄｄ１３、Ａｄｄ２４、Ａｄｄ３５、Ａｄｄ２５、Ａｄｄ３６）をサブブロックとして含む。各加算器は、状態Ｓｍ（ｍ＝０，・・・５）に対応する直前のパスメトリックＰｍ［ｔ−１］の値と、ブランチメトリックＢｎ［ｔ］とに基づいて、時刻ｔにおけるパスメトリックの候補を算出し、出力する。例えば、サブブロックの加算器Ａｄｄｍｎは、時刻ｔ−１で状態Ｓｍを通り、更に期待値ｒｎの矢印を通って次の状態に遷移する経路のパスメトリックを演算するように働く。
【００１２】
パスメトリック比較回路１０３は、複数の比較器（Ｃｍｐ０、Ｃｍｐ１、Ｃｍｐ３、Ｃｍｐ４）をサブブロックに含む。複数の比較器の各々は、複数の経路が合流する状態において、パスメトリック更新回路１０２が出力したパスメトリックの大小を比較し、比較結果を表す選択信号を出力する。
【００１３】
パスメトリック選択回路１０４は、複数のセレクタ（Ｓｅｌ０、Ｓｅｌ１、Ｓｅｌ３、Ｓｅｌ４）と、複数のレジスタ（ＰＭ０、ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５）とをサブブロックに含む。複数のセレクタの各々は、パスメトリック比較回路１０３から受け取る選択信号に基づいて、より小さいと判定されたパスメトリックの値を選択する。複数のレジスタの各々は、それぞれの状態に対応する時刻ｔのパスメトリックＰｍ［ｔ］を更新して保持する。尚、パスメトリック更新回路１０２と、パスメトリック比較回路１０３と、パスメトリック選択回路１０４とは、それぞれ主に加算器、比較器、セレクタによって構成されるビタビ検出器の主要要素で、ＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）回路と呼ばれることも多い。図３のＡＣＳ回路は、式（９）〜（１４）に基づいて、任意の時刻ｔのパスメトリックを更新する。
【００１４】
Ｐ０［ｔ］＝ｍｉｎ（Ｐ０［ｔ−１］＋Ｂ０［ｔ］，Ｐ５［ｔ−１］＋Ｂ１［ｔ］）
・・・（９）
Ｐ１［ｔ］＝ｍｉｎ（Ｐ０［ｔ−１］＋Ｂ１［ｔ］，Ｐ５［ｔ−１］＋Ｂ２［ｔ］）
・・・（１０）
Ｐ２［ｔ］＝        Ｐ１［ｔ−１］＋Ｂ３［ｔ］
・・・（１１）
Ｐ３［ｔ］＝ｍｉｎ（Ｐ２［ｔ−１］＋Ｂ５［ｔ］，Ｐ３［ｔ−１］＋Ｂ６［ｔ］）
・・・（１２）
Ｐ４［ｔ］＝ｍｉｎ（Ｐ２［ｔ−１］＋Ｂ４［ｔ］，Ｐ３［ｔ−１］＋Ｂ５［ｔ］）
・・・（１３）
Ｐ５［ｔ］＝        Ｐ４［ｔ−１］＋Ｂ３［ｔ］
・・・（１４）
【００１５】
式に示したｍｉｎ（Ａ，Ｂ）とは、ＡとＢとのうちで、小さいほうを選択する処理を示す。状態Ｓ２及びＳ５に入る矢印はそれぞれ１本ずつなので、Ｐ２［ｔ］やＰ５［ｔ］の更新にはｍｉｎ（Ａ，Ｂ）は使われない。
【００１６】
最小値判定回路１０５は、各状態のパスメトリックであるＰ０［ｔ］からＰ５［ｔ］を比較し、どれが最も小さい値であるかを判定する。そして、最小値判定回路１０５は、判定結果をパスメモリ１０６へ出力する。
【００１７】
パスメモリ１０６は、複数のレジスタ（図中の四角のブロック）と複数のセレクタ（図中の台形のブロック）とを含む。パスメモリ１０６は、パスメトリック比較回路１０３から出力された選択信号に基づいて、パスメトリック選択回路１０４で選択された経路をチャネルビットで示した経路情報として保持する。図３のパスメモリ１０６中の再下段のレジスタ群は、状態Ｓ０を遡る経路に対応する経路情報を保持する。その上のレジスタ群は、下から順に状態Ｓ１、状態Ｓ５、状態Ｓ２、状態Ｓ４、状態Ｓ３を遡る経路に対応する。各レジスタは、対応する経路のチャネルビット１ビットずつを持ち、時刻を追って１つずつ右側の列に送る。時刻ｔでは、各段のレジスタ群のうち左端の列のレジスタが時刻ｔのチャネルビットを保持し、その右隣の列が時刻ｔ−１のチャネルビットを保持し、更にその右隣が時刻ｔ−２のチャネルビットを保持する。パスメモリ１０６が３０列程度のレジスタを備えれば、右端の列では高い確率ですべての段のレジスタに同じ値が保持されることになる。パスメモリ１０６の右端の列から任意の１段を選択し、１ビットずつ出力することでも、ビタビ検出の結果を得ることができる。図３Ｂの例では、右端の列のレジスタに収められたチャネルビットの値が段によって異なっている場合にも、より確からしい値を出力できるように、状態Ｓ０からＳ５のどれを遡った経路からチャネルビットを取り出すかを選択するセレクタが設けられている。パスメモリ１０６の右端のセレクタは、最小値判定回路１０５の判定結果に従って、各時刻でパスメトリックが最も小さい状態に対応する段のチャネルビットを選んで出力する。
【００１８】
ＰＲＭＬ信号処理に関連して、特許文献１及び特許文献２の技術が開示されている。特許文献１では、記録媒体の特性や再生システムの特性に依存したオフセット量や非線形ずれ量に応じて、ブランチメトリックの演算に用いられる期待値を補正する装置が提案されている。期待値ｒｎを、再生信号に発生する歪みの傾向に合わせて補正することによって、経路毎のパスメトリックが正確に得られるようになり、判定誤りを減らすことができるというものである。
【００１９】
特許文献２には、予め決められた経路に対応するパスメトリックにオフセットを加える復号方法が開示されている。合流する２つの経路に対応する理想波形同士のパスメトリック差は、経路に応じて異なる値を持つ。例えば、ＰＲ（１，２，２，１）を例にとると、図２のトレリス線図で、時刻ｔ−４に状態Ｓ０を通り、時刻ｔに状態Ｓ３で合流する２つの経路Ｓ０→Ｓ１→Ｓ２→Ｓ３→Ｓ３と、Ｓ０→Ｓ０→Ｓ１→Ｓ２→Ｓ３とに対応する理想波形同士のパスメトリック差は１０である。また、時刻ｔ−５に状態Ｓ０を通り、時刻ｔに状態Ｓ０で合流する２つの経路Ｓ０→Ｓ０→Ｓ０→Ｓ０→Ｓ０→Ｓ０と、Ｓ０→Ｓ１→Ｓ２→Ｓ４→Ｓ５→Ｓ０とに対応する理想波形同士のパスメトリック差は１２である。特許文献２では、時刻ｔ−５に状態Ｓ０を通り、時刻ｔに状態Ｓ０で合流する２つの経路のように、パスメトリック差の期待値が最小にならないパス同士に対して、パスメトリックにオフセットを加えて処理をする。パスメトリックにオフセットを加える処理は、長いマークから得られる再生信号のように、ほかのパターンによって得られるパスメトリックとの差が大きい再生信号に歪みがある場合には、パスメトリックに現れるずれを補正できるため、判定誤りを減らす効果が期待できるというものである。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開平１１−３３０９８６号公報
【特許文献２】特開２００８−２６２６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
ＰＲＭＬ信号処理は、再生信号をＰＲ等化した後のサンプル値が理想波形によって得られる基準値を中心に分布し、含まれるノイズが白色の場合に高い検出性能を示すことが知られている。しかし、ＰＲＭＬ信号処理は、再生信号に非線形歪みが含まれる場合には、経路の確からしさを示すパスメトリックにずれが生じるため、検出性能が低下してしまう問題がある。近年、データ記録の高密度化が進み、記録マークの大きさに対して、光ビームによって形成される熱分布の影響が無視できなくなってきている。出来るだけ均一なマークが形成されるように、媒体上を走査する光ビームには強度変調が施されるが、変調パターンや光ビーム強度の変化率には制限があり、短いマークの形にはずれが現れやすい。マーク長のずれは再生信号の非線形歪みとして現れ、検出誤りが増加する要因となる。高密度で記録されたデータを正しく判定するためには、非線形歪みを含む再生信号でも最も確からしい経路を正しく選択する仕組みが必要となる。
【００２２】
特許文献１及び特許文献２は、このような非線形歪みに対応できるように考慮されている。しかし、特許文献１では、期待値ｒｎを可変しているため、ブランチメトリックの演算には２変数を入力とする乗算器を使う必要があり、回路規模が大きくなってしまうという欠点がある。回路規模の増加は、消費電力やコストの増加を招くため好ましくない。また、特許文献２には、パスメトリックに直接オフセットを与えてしまうことで、経路判定を誤った場合に、その影響で以降の経路判定での誤りも増やしてしまうという欠点がある。例えば、時刻ｔ−５に状態Ｓ０を通り、時刻ｔに状態Ｓ０で合流する２つの経路の判定を行う際に、Ｓ０→Ｓ０→Ｓ０→Ｓ０→Ｓ０→Ｓ０の経路のパスメトリックにオフセットを加えた場合、これによって得られたパスメトリックの値Ｐ０［ｔ］は、時刻ｔ＋１以降の経路選択にも影響を与える。時刻ｔでの経路選択を誤った場合には、パスメトリックであるＰ０［ｔ］は経路の確からしさを反映した値を持たなくなり、判定誤りが尾を引く可能性がある。
【００２３】
また、高密度記録された再生信号では、理想波形同士のパスメトリック差が最小値に一致する経路の波形歪みが、誤り率増加の主な原因になる。例えば、時刻ｔ−４に状態Ｓ２を通り、時刻ｔに状態Ｓ１で合流する２つの経路Ｓ２→Ｓ４→Ｓ５→Ｓ０→Ｓ１とＳ２→Ｓ３→Ｓ４→Ｓ５→Ｓ１とに対応する理想波形同士のパスメトリック差は最小の１０である。両者間のユークリッド距離は、分岐して再び合流する経路の最小値に一致する。これらの波形は、波形歪みを生じやすい短いマークによって得られる再生信号であり、誤り率増加の原因になりやすい。しかし、特許文献２に示された方法では、ユークリッド距離が最短になる２つのパス間では、パスメトリックの補正を行えない。このため、高密度記録された再生信号で、誤り率を改善する効果が得られないという問題もある。従って、再生信号に非線形歪みが含まれる場合でも、小さい回路規模で、誤り率の低いデータ判定結果を得ることができる情報再生装置及び情報再生方法が求められている。
【課題を解決するための手段】
【００２４】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２５】
本発明の情報再生装置は、サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取り、等化信号の時刻ｔのサンプル値と、複数の期待値とに基づいて複数のブランチメトリックを算出するブランチメトリック算出部（４１）と、複数のブランチメトリックと、時刻ｔ−１で第１状態に対応付けられた第１パスメトリックと、時刻ｔ−１で第２状態に対応付けられた第２パスメトリックとに基づいて、複数のブランチメトリックに含まれる第１ブランチメトリックと第１パスメトリックとから第３パスメトリックを算出し、複数のブランチメトリックに含まれる第２ブランチメトリックと第２パスメトリックとから第４パスメトリックを算出するパスメトリック更新回路（４２）と、時刻ｔ−１で第１状態に対応付けられた第１経路をチャネルビット列で示した第１経路情報と、時刻ｔ−１で第２状態に対応付けられた第２経路をチャネルビット列で示した第２経路情報とを保持するパスメモリ（４５）と、パスメモリ（４５）から受け取る第１経路情報と、第２経路情報とに基づいて、第１オフセット値を出力するバイアス出力回路（４７、４８）と、第３パスメトリック又は第４パスメトリックとの何れかを選択して、時刻ｔで第３状態に対応付けて保持するパスメトリック選択回路（４３）とを具備する。
【００２６】
本発明の情報再生方法は、サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取るステッップと、等化信号の時刻ｔのサンプル値と、複数の期待値とに基づいて複数のブランチメトリックを算出するステップと、複数のブランチメトリックに含まれる第１ブランチメトリックと、時刻ｔ−１で第１状態に対応付けられた第１パスメトリックとに基づいて、第３パスメトリックを算出するステップと、複数のブランチメトリックに含まれる第２ブランチメトリックと、時刻ｔ−１で第２状態に対応付けられた第２パスメトリックとに基づいて、第４パスメトリックを算出するステップと、時刻ｔ−１で第１状態に対応付けられた第１経路をチャネルビット列で示した第１経路情報と、時刻ｔ−１で第２状態に対応付けられた第２経路をチャネルビット列で示した第２経路情報とに基づいて、第１オフセット値を出力するステップと、第３パスメトリック又は第４パスメトリックとの何れかを選択して、時刻ｔで第３状態に対応付けて保持するステップとを具備する。
【発明の効果】
【００２７】
本発明の情報再生装置及び情報再生方法は、再生信号に歪みが含まれる場合にも、再生信号列に応じた歪みの影響を織り込んで最も確からしい経路を選択することができる。特に、本発明の情報再生装置及び情報再生方法は、小規模の回路で経路判定の誤りを低減することができ、記録品質に影響されることなく、安定したデータ再生を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、変調符号として、最小符号反転間隔が２の符号を使って記録再生を行い、再生信号をＰＲ（ａ，ｂ，ｂ，ａ）等化するとき、チャネルビット間隔でサンプリングされた再生信号列の状態遷移図である。
【図２】図２は、図１の状態遷移図を時間軸方向に展開することで得られるトレリス線図である。
【図３Ａ】図３Ａは、ビタビ検出器の構成例である。
【図３Ｂ】図３Ｂは、ビタビ検出器の構成例である。
【図４】図４は、本発明の第１の実施形態による情報再生装置のブロック図である。
【図５Ａ】図５Ａは、２つの経路を経路Ａ及び経路Ｂとし、それぞれの経路のパスメトリックをＰａ及びＰｂとした時のパスメトリック差Ｐａ−Ｐｂの分布を示した図である。
【図５Ｂ】図５Ｂは、２つの経路を経路Ａ及び経路Ｂとし、それぞれの経路のパスメトリックをＰａ及びＰｂとした時のパスメトリック差Ｐａ−Ｐｂの分布を示した図である。
【図６Ａ】図６Ａは、ビタビ検出器４の詳細な構成を示した図である。
【図６Ｂ】図６Ｂは、ビタビ検出器４の詳細な構成を示した図である。
【図７Ａ】図７Ａは、バイアス出力回路４７が保持する状態Ｓ０で合流する経路のパターンを分類して示した表である。
【図７Ｂ】図７Ｂは、バイアス出力回路４７が保持する状態Ｓ１で合流する経路のパターンを分類して示した表である。
【図７Ｃ】図７Ｃは、バイアス出力回路４７が保持する状態Ｓ３で合流する経路のパターンを分類して示した表である。
【図７Ｄ】図７Ｄは、バイアス出力回路４７が保持する状態Ｓ４で合流する経路のパターンを分類して示した表である。
【図８】図８は、合流する経路のパターンの１つの分類に基づいて、２つの経路を示した図である。
【図９Ａ】図９Ａは、再生信号の波形に歪みが含まれる場合のパスメトリック差Ｐａ−Ｐｂの分布を示した図である。
【図９Ｂ】図９Ｂは、パスメトリックのＰｂにオフセット値を加えたときのパスメトリック差の分布を示した図である。
【図１０】図１０は、本発明の第２の実施形態による情報再生装置のブロック図である。
【図１１Ａ】図１１Ａは、本発明の第２の実施の形態によるビタビ検出器４の詳細を示した図である。
【図１１Ｂ】図１１Ｂは、本発明の第２の実施の形態によるビタビ検出器４の詳細を示した図である。
【図１２】図１２は、バイアス更新レジスタ（ＢＵｍ）８の構成を示す図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照して本発明の実施の形態による情報再生装置および情報再生方法を説明する。
【００３０】
（第１の実施の形態）
図４は、本発明の第１の実施形態による情報再生装置のブロック図である。図４を参照すると、情報再生装置は、Ａ／Ｄ変換器１と、同期クロック抽出回路２と、等化回路３と、ビタビ検出器４とを具備する。
【００３１】
Ａ／Ｄ変換器１は、同期クロック抽出回路２によって与えられるサンプリングクロックに基づいて再生信号をサンプリングする。同期クロック抽出回路２は、サンプリングによって得られたデジタルデータがフィードバックされ、再生信号のデータレートに応じた、正しいサンプリングのタイミングを維持する。
【００３２】
等化回路３は、サンプリングされた再生信号を元にフィルタリングを行い、等化信号を出力する。等化回路３の応答特性は、等化信号が希望のパーシャルレスポンス波形に近くなるように、予め再生信号に応じて定められている。ここでは、等化波形をＰＲ（ａ，ｂ，ｂ，ａ）等化するものとして説明する。再生信号がもともとＰＲ（ａ，ｂ，ｂ，ａ）等化波形に近い場合には、周波数特性を大きく変えることなく、等化信号は各遷移に対応する固定の基準値であるｒ０〜ｒ６の７箇所を中心に分布するように等化できる。しかし、再生信号に非線形歪が含まれる場合には、分布の平均値がずれ、分布にばらつきが現れる。
【００３３】
ビタビ検出器４は、非線形歪みが含まれる等化信号を受信したときでも、少ない誤り率の判定データを出力することができる。ビタビ検出器４は、ブランチメトリック算出回路４１と、パスメトリック更新回路４２と、パスメトリック選択回路４３と、最小値判定回路４４と、パスメモリ４５と、パスメトリック比較回路４６と、バイアス出力回路４７とを備える。尚、ブランチメトリック算出回路４１、パスメトリック更新回路４２、パスメトリック選択回路４３及び最小値判定回路４４は、それぞれ図３Ａ及び図３Ｂに示した回路と同様である。
【００３４】
ブランチメトリック算出回路４１は、ブランチメトリック算出回路１０１と同様に、等化回路３から、サンプリングされた再生信号列に波形等化を施して得られる等化信号を受け取る。ブランチメトリック算出回路４１は、時刻ｔの等化信号のサンプル値ｙ［ｔ］と、固定値である複数の期待値ｒ０〜ｒ６基づいてブランチメトリックを算出する。ブランチメトリックＢｎ［ｔ］の算出方法は、式（８）と同様である。
【００３５】
パスメトリック更新回路４２は、パスメトリック更新回路１０２と同様に、ブランチメトリック算出回路４１が算出した時刻ｔのブランチメトリックＢｎ［ｔ］と、パスメトリック選択回路４３に保持された直前の時刻ｔ−１のパスメトリックＰｍ［ｔ−１］とに基づいて、時刻ｔ−１で状態Ｓｍを通り、期待値ｒｎの矢印を通って次の状態に遷移する経路の、時刻ｔのパスメトリック候補を算出し、出力する。
【００３６】
パスメトリック選択回路４３は、パスメトリック選択回路１０４と同様に、パスメトリックの大小を示す選択信号を後述するパスメトリック比較回路４６から受け取り、時刻ｔのパスメトリックを選択して保持する。尚、パスメトリック更新回路４２と、パスメトリック選択回路４３と、パスメトリック比較回路４６に基づく、時刻ｔの各状態のパスメトリックの算出方法は、式（９）〜（１４）と同様である。
【００３７】
最小値判定回路４４は、最小値判定回路１０５と同様に、パスメトリック選択回路４３で保持される複数の状態のパスメトリックを比較し、最も小さい値を判定する。最小値判定回路４４は、判定結果として、最も小さい値に対応する状態を示す信号をパスメモリ４５へ出力する。
【００３８】
パスメモリ４５は、パスメモリ１０６と同様に、パスメトリック比較回路４６から出力された選択信号に基づいて、パスメトリック選択回路４３で選択された経路をチャネルビットで示した経路情報として保持する。また、パスメモリ４５は、最小値判定回路４４の判定結果を受け取り、確定した経路情報であるチャネルビットを判定データとして出力する。
【００３９】
パスメトリック比較回路４６は、パスメトリック更新回路４２から比較対象となる複数のパスメトリックを受け取り、更に、バイアス出力回路４７からオフセット値を受け取る。パスメトリック比較回路４６は、合流する２つの経路のパスメトリックを直接大小比較するのではなく、一方のパスメトリックにオフセット値を加えた上で大小を比較する。パスメトリック比較回路４６は、比較結果を示す選択信号を出力する。
【００４０】
ある状態で２つの経路が合流する場合、２つの経路それぞれのパスメトリックは２つの経路が理想波形である場合のパスメトリックを中心に分布する。図５Ａ及び図５Ｂは、２つの経路を経路Ａ及び経路Ｂとし、それぞれの経路のパスメトリックをＰａ及びＰｂとした時のパスメトリック差Ｐａ−Ｐｂの分布を示した図である。尚、２つの経路に対する理想波形同士のパスメトリック差は１０とする。図５Ａは、経路Ａ及び経路Ｂの波形歪みが小さい場合を示しており、±１０の２か所にピークを持つ２つの正規分布が合成された分布となる。−１０のピークは経路Ａが真の場合のパスメトリック差の分布に対応し、＋１０のピークは経路Ｂが真の場合のパスメトリック差の分布に対応する。ビタビ検出器４は、歪みが小さければ、ＰａとＰｂの大小関係、つまり、パスメトリック差Ｐａ−Ｐｂの正負だけで確からしい経路を選択できる。しかし、波形歪みが大きい場合には、図５Ｂのようにパスメトリック差Ｐａ−Ｐｂの分布に偏りが現れる。この場合、経路Ｂが真の場合のパスメトリック差の分布の裾は、パスメトリック差Ｐａ−Ｐｂが負の領域にも現われており、斜線で示した領域では判定誤りが生じる。つまり、歪みが大きい場合、ＰａとＰｂの大小関係だけでは正しく経路を判定できない場合がある。パスメトリック比較回路４６は、パスメトリックのＰａ又はパスメトリックのＰｂ何れか、例えばパスメトリックのＰｂに、最適バイアスである２山のピークの中点にあたる値をオフセット値として加えてから比較する。これによってビタビ検出器４は経路判定の誤りを減少させることができる。波形歪みの傾向や大きさは、再生信号系列によって異なる。ビタビ検出器４は、再生信号系列と最適バイアスとの対応関係を、典型的な歪みをもつ再生信号系列をもとに、予めバイアス出力回路４７内にテーブル化して保持する。つまり、パスメトリック比較回路４６は、再生信号系列に応じた、つまりある状態に合流する２つの経路のパターン（チャネルビット列）に応じた最適バイアスを、バイアス出力回路４７からオフセット値として受け取り、一方のパスメトリックにオフセット値を加えた上で２つの経路のパスメトリックの大小比較を行う。
【００４１】
バイアス出力回路４７は、状態Ｓ０、Ｓ１、Ｓ３及びＳ４で合流する経路を、それぞれ複数の経路のパターンに分類し、経路のパターン毎に最適バイアス（オフセット値）をテーブルとして保持する。経路のパターンとは、ある状態に合流するまでの２つの経路のチャネルビット列を示す。ビタビ検出器４は、任意の時刻ｔで経路判定を行うとき、時刻ｔ−１以前の経路の仮判定結果に基づく経路情報をパスメモリ１０６に保持している。そこで、バイアス出力回路４７は、パスメモリ１０６に保持された時刻ｔ−１以前の仮判定結果に基づく経路情報を受け取り、合流する経路のパターンに応じた最適バイアスをテーブルから選択して、オフセット値として出力する。パスメトリック比較回路４６は、バイアス出力回路４７から与えられたオフセット値をパスメトリックの一方に加えて、経路の比較を行う。これによって、ビタビ検出器４は波形歪みが含まれる再生信号から、低い誤り率の判定データを出力することができる。
【００４２】
図６Ａ及び図６Ｂは、ビタビ検出器４の詳細な構成を示した図である。ブランチメトリック算出回路４１、パスメトリック更新回路４２、パスメトリック選択回路４３及び最小値判定回路４４の構成は図３Ａ及び図３Ｂに示したビタビ検出器と同様なため、詳細な説明を省略する。
【００４３】
パスメモリ４５も、図３Ａ及び図３Ｂのビタビ検出器のパスメモリ１０６と同様で、マトリクス状に設けられた複数のレジスタ（図中の四角のブロック）と、複数のセレクタ（図中の台形のブロック）とを含む。複数のレジスタの各々は、生き残った経路に対応するチャネルビット判定結果１ビットずつを経路情報として保持する。そして、複数のレジスタは、図中の最下段から順に、状態Ｓ０、状態Ｓ１、状態Ｓ５、状態Ｓ２、状態Ｓ４、状態Ｓ３を遡って得られる経路情報を示す。各段の左端の列のレジスタは最新のチャネルビットであり、１つ右の列のレジスタに移る毎に、１チャネルビット分ずつ遡る経路情報が保持される。パスメモリ４５は、左端から５列分のレジスタの値（経路情報）をバイアス出力回路４７に出力する。
【００４４】
バイアス出力回路４７は、パスメモリ４５から受け取るレジスタの値に基づいて、状態Ｓ０、Ｓ１、Ｓ３及びＳ４で合流する経路のパターン、即ちその状態に合流するまでの２つの経路のチャネルビット列を識別する。図７Ａは、バイアス出力回路４７が保持する状態Ｓ０で合流する経路のパターンを分類して示した表である。図７Ｂは、バイアス出力回路４７が保持する状態Ｓ１で合流する経路のパターンを分類して示した表である。図７Ｃは、バイアス出力回路４７が保持する状態Ｓ３で合流する経路のパターンを分類して示した表である。図７Ｄは、バイアス出力回路４７が保持する状態Ｓ４で合流する経路のパターンを分類して示した表である。
【００４５】
図７Ａを参照すると、状態Ｓ０で合流する経路のパターンが、直前に状態Ｓ０を経由する経路情報と、状態Ｓ５を経由する経路情報との組み合わせをもとに７通りに分類されている。図７Ａの表の第２列に示された、直前に状態Ｓ０を経由する経路情報は、パスメモリ４５の最下段から得られる５チャネルビットの配列で、表中の左から順に時間を追って５ビットの値が並べられている。末尾に示された”［００］”は、状態Ｓ０で合流した経路では後続する２チャネルビットが常に”００”となることを示したもので、この２ビットはパスメモリ４５の出力に依存しない。表中の”Ｘ”は、当該チャネルビットが”０”でも”１”でもいいことを示している。同様に、直前にＳ５を経由する経路情報は、表の第３列に示されている。これは、パスメモリ４５中の下から３段目のレジスタから出力される５チャネルビットの配列である。図７Ａの表の第４列は、合流する２つの経路の理想波形同士で得られるパスメトリック差を示している。表のように合流経路を分類したとき、５チャネルビット以前で異なる経路をとる複数のパターンが存在しうるが、パスメトリック差は、それらの中で差が最小となる経路間の値を示している。再生信号に歪みが少なければ、状態Ｓ０で合流する２つの経路のパスメトリック差は、分類されたパターンに応じて理想波形のパスメトリック差にあたる正負の位置に分布のピークを持つ。例えば、分類番号１の経路のパターンでは±３６に、分類番号２の経路のパターンでは±１０にピークが現れる。しかし、記録パターンに依存した歪みがある場合には、ピーク位置にずれが生じてしまう。
【００４６】
バイアス出力回路４７は、内部に経路のパターンに応じた複数の最適バイアスを保持する。そして、バイアス出力回路４７は合流する状態と経路のパターンとに応じて、出力する最適バイアスを切り替える。最適バイアスは、チャネルビット列によって決まる経路のパターンとパスメトリック差の分布に基づいて予め設定される。
【００４７】
図６Ｂを参照すると、バイアス出力回路４７は、複数のバイアスレジスタ（ＢＲ０、ＢＲ１、ＢＲ３、ＢＲ４）５と、複数のバイアスセレクタ（ＢＳ０、ＢＳ１、ＢＳ３、ＢＳ４）６とを含む。各バイアスレジスタ５は、各状態に合流する、複数の経路をチャネルビットで示した複数の経路情報において、複数の経路情報に含まれる２つの経路情報の組み合わせである複数の経路のパターンと、複数の経路のパターンの各々に関連付けられた複数のオフセット値とを保持する。バイアスレジスタ５のうちのＢＲ０は、状態Ｓ０で合流する７通りのパターンに対応する最適バイアス（オフセット値）を保持し、バイアスセレクタ６のＢＳ０へ出力する。バイアスセレクタ６のＢＳ０は、パスメモリ４５から受け取る経路情報に基づいて、ＢＲ０から出力されている７通りの最適バイアスから１つを選択し、オフセット値としてパスメトリック比較回路４６へ出力する。
【００４８】
パスメトリック比較回路４６は、複数の加算器（Ａｄｄ０Ｂ、Ａｄｄ１Ｂ、Ａｄｄ３Ｂ、Ａｄｄ４Ｂ）と、複数の比較器（Ｃｍｐ０、Ｃｍｐ１、Ｃｍｐ３、Ｃｍｐ４）とを含む。各加算器は、バイアス出力回路４７から出力されたオフセット値を、パスメトリック更新回路４２から出力されたパスメトリックの一方に加える。その後、各比較器は、パスメトリックの比較を行う。図６Ａ及び図６Ｂを参照すると、加算器のＡｄｄ０Ｂは、バイアスセレクタ６のＢＳ０から出力されたオフセット値を、パスメトリック更新回路４２の加算器のＡｄｄ００が出力するパスメトリックに加える。そして、比較器のＣｍｐ０は、オフセット値が加えられたパスメトリックと、パスメトリック更新回路４２の加算器のＡｄｄ５１が出力するパスメトリックとの大小を比較する。比較器のＣｍｐ０は、比較結果である選択信号をパスメトリック選択回路４３及びパスメモリ４５へ出力する。
【００４９】
パスメトリック比較回路４６での経路選択にはオフセット値が加わるため、経路の選択され易さは、オフセット値に応じて変化する。しかし、パスメトリック選択回路４３が受け取るパスメトリック、即ちパスメトリック更新回路４２から受け取るパスメトリックにはオフセット値は加わらないため、ビタビ検出器４はパスメトリックのずれが以降の経路選択に影響を与える心配がない。
【００５０】
以上、状態Ｓ０で合流する経路の選択を例に動作を示したが、バイアス出力回路４７は、状態Ｓ１、Ｓ３及びＳ４で合流するそれぞれ２つの経路でも、図７Ｂ〜図７Ｄの表のパターンに基づいて、同様に最適バイアスを保持する。即ち、バイアス出力回路４７の各バイアスレジスタ６であるＢＲ１、ＢＲ３及びＢＲ４は、経路のパターンに応じた複数のオフセット値を出力する。そして、各バイアスセレクタ６のＢＳ１、ＢＳ３及びＢＳ４は、パスメモリ４５から与えられた経路情報に基づいて、複数のオフセット値のうちから１つを選択し、オフセット値として出力する。パスメトリック比較回路４６は、オフセット値を加えてパスメトリックを比較する。これら一連の動作によって、ビタビ検出器４は経路選択の誤りを減少させることができる。尚、図７Ｂの表の第２列と第３列に示されている状態Ｓ１で合流する直前に状態Ｓ０を経由する経路のパターン、及び、状態Ｓ５を経由する経路のパターンは、図７Ａの表と同様に、それぞれパスメモリ４５の最下段と下から３段目のレジスタから出力された５チャネルビットによって得られる。また、図７Ｃ及び図７Ｄの表の第２列と第３列に示された、状態Ｓ３または状態Ｓ４で合流する直前に状態Ｓ３を経由する経路のパターン、及び、状態Ｓ２を経由する経路のパターンは、それぞれパスメモリの最上段と上から３段目のレジスタから出力された５チャネルビットによって得られる。
【００５１】
図８は、合流する経路のパターンの１つの分類に基づいて、２つの経路を示した図である。図８を参照すると、状態Ｓ４で合流する２つの経路の経路Ａと、経路Ｂとが示されている。尚、経路Ａと経路Ｂとは、図７Ｄの表の分類番号７を示したものである。経路Ａは、時刻ｔ−１に状態Ｓ３を経由して状態Ｓ４で合流する経路であり、パスメモリ４５から与えられる時刻ｔ−５から時刻ｔ−１までのチャネルビット列が”１００１１”となる経路である。前述したように、状態Ｓ０、Ｓ１及びＳ５はチャネルビット”０”を示し、状態Ｓ２、Ｓ３及びＳ４はチャネルビット”１”を示す。チャネルビット列”１００１１”に対応する経路は、時刻ｔ−５には必ず状態Ｓ４を通る。一方、経路Ｂは時刻ｔ−１に状態Ｓ２を経由して状態Ｓ４で合流する経路であり、時刻ｔ−５から時刻ｔ−１までのチャネルビット列が”１１００１”の経路である。この条件を満たす経路には、経路Ｂとして実線の矢印で示した時刻ｔ−５に状態Ｓ２を通過する経路のほかに、点線で示した時刻ｔ−５に状態Ｓ３を通過する経路もある。経路Ｂとして、実線の経路が選ばれるか、点線を通る経路が選ばれるかは、時刻ｔ−４で状態Ｓ４に合流する経路が選択された時点で確定している。このため、時刻ｔでは、経路Ａと経路Ｂそれぞれ１つずつを対象として、状態Ｓ４に合流する経路選択が進められる。
【００５２】
最適バイアスは、経路Ａに対応するパスメトリックをＰａ、経路Ｂに対応するパスメトリックをＰｂとするとき、パスメトリック差Ｐａ−Ｐｂの分布をもとに予め定められる。パスメトリック差Ｐａ−Ｐｂの値は、経路Ａが真の場合のピーク位置は−１２に近い値を、経路Ｂが真の場合のピーク位置は＋１２に近い値をとるが、歪みの影響によって分布のピークにはずれが現れる。
【００５３】
図９Ａは、再生信号の波形に歪みが含まれる場合のパスメトリック差Ｐａ−Ｐｂの分布を示した図である。図９Ａを参照すると、経路Ａが真の場合の負のピーク位置は−１１．１に、経路Ｂが真の場合の正のピーク位置は＋７．７にずれている。この場合の最適バイアスは、両ピーク位置の中点に当たる−１．７となる。バイアスレジスタ５のＢＲ４は、この経路のパターンに対応する最適バイアスとして予め−１．７を保持し、保持している最適バイアスを含む複数のオフセット値を出力する。バイアスセレクタ６のＢＳ４は、状態Ｓ４で合流する経路のパターンが経路Ａと経路Ｂであることを選択した場合、オフセット値として−１．７を抽出し、出力する。パスメトリック比較回路４６は、パスメトリックのＰｂにオフセット−１．７を加えて比較を行う。図９Ｂは、パスメトリックのＰｂにオフセット値を加えたときのパスメトリック差の分布を示した図である。図９Ｂを参照すると、パスメトリックのＰｂにオフセットを加えたときのパスメトリック差の分布は、ほぼ対称となる。従って、本発明のビタビ検出器４は、Ｐａと（Ｐｂ−１．７）との大小関係によって経路を判定することで、判定誤りを減らすことができる。
【００５４】
尚、パスメモリ４５から５チャネルビット分を参照して合流経路のパターンを分類した例を示したが、波形歪みのパターン依存がより複雑な場合には、参照するチャネルビット数を増やして分類してもいい。また、歪みが発生しにくいパターンや合流経路間のパスメトリック差が大きく、誤りが発生しにくいパターンをまとめて分類し、該当する最適バイアスを０として扱うことで、オフセット値を加える対象から外してもいい。
【００５５】
（第２の実施の形態）
次に、本発明の第２の実施の形態を説明する。図１０は、本発明の第２の実施形態による情報再生装置のブロック図である。図１０を参照すると、情報再生装置は、Ａ／Ｄ変換器１と、同期クロック抽出回路２と、等化回路３と、ビダビ検出器４とを備える。Ａ／Ｄ変換器１、同期クロック抽出回路２、等化回路３の動作は第１の実施の形態と同様である。また、ビタビ検出器４も、図１のバイアス出力回路４７がバイアス出力回路４８に置き換わった以外は、第１の実施例と同様に動作する。
【００５６】
バイアス出力回路４８は、バイアス出力回路４７と同様に、パスメモリ４５から経路情報を受け取る。更に、バイアス出力回路４８は、パスメトリック更新回路４２から合流する経路のパスメトリックと、最小値判定回路４４からパスメトリックが最も小さい状態がどれかを示す信号とを受け取る。そして、バイアス出力回路４８は、再生信号に含まれる歪みに応じて最適バイアスを更新し、オフセット値として出力する機能を備える。
【００５７】
図１１Ａ及び図１１Ｂは、本発明の第２の実施の形態によるビタビ検出器４の詳細を示した図である。尚、第１の実施の形態と同様に、最小符号反転間隔が２の符号を使い、ＰＲ（ａ，ｂ，ｂ，ａ）等化した信号をビタビ検出する場合を例にとっている。ブランチメトリック算出回路４１と、パスメトリック更新回路４２と、パスメトリック選択回路４３と、最小値判定回路４４とは、図３Ａ及び図３Ｂに示した回路と同様に動作する。
【００５８】
バイアス出力回路４８は、複数のバイアスセレクタ（ＢＳ０、ＢＳ１、ＢＳ３、ＢＳ４）６と、複数の減算器（Ｄ０、Ｄ１、Ｄ３、Ｄ４）７と、複数のバイアス更新レジスタ（ＢＵ０、ＢＵ１、ＢＵ３、ＢＵ４）８とを備える。複数のバイアスセレクタ６は、第１の実施の形態と同様である。複数の減算器７の各々は、パスメトリック更新回路４２から状態Ｓ０、Ｓ１、Ｓ３及びＳ４で合流する２本ずつの経路のパスメトリックを受け取り、パスメトリック差を算出する。複数のバイアス更新レジスタ８の各々は、直前の時刻に各減算器７によって与えられたパスメトリック差を保持し、パスメトリック最小の経路が含まれる場合に、パスメトリック差を用いて内部状態を更新する。パスメトリック最小の経路が、どの状態に至る経路にあたるかを示す情報は、最小値判定結果として最小値判定回路４４からそれぞれのバイアス更新レジスタ８に渡される。
【００５９】
図１２は、バイアス更新レジスタ（ＢＵｍ）８の構成を示す図である。図１２を参照すると、バイアス更新レジスタ（ＢＵｍ）８は、レジスタ８１と、レジスタ８２と、複数のレジスタ（Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，・・・Ｒ７Ｂ）８３と、更新制御回路８４と、複数の中点算出回路（Ｍ１，Ｍ２，Ｍ３，・・・Ｍ７）８５とを含む。時刻ｔに最小のパスメトリックをもつ経路が状態Ｓｍであるとき、バイアス更新レジスタ（ＢＵｍ）８は、時刻ｔに状態Ｓｍに至る２つの経路のパスメトリック差に基づいて更新される。
【００６０】
レジスタ８１は、パスメトリック差を保持する。レジスタ８２は、経路情報を保持する。複数のレジスタ（Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，・・・Ｒ７Ｂ）８３の各々は、合流する経路のパターンと、合流する２本の経路のどちらが選択されたかとに基づいて更新される、パスメトリック差分布の平均値を保持する。合流する経路のパターンは、第１の実施の形態と同様に図７Ａから図７Ｄに示した表に従って分類される。
【００６１】
更新制御回路８４は、時刻ｔに最小のパスメトリックをもつ経路が状態Ｓｍであることを示す最小値判定結果を受け取ると、レジスタ８２に保持された時刻ｔ−１の経路情報に基づいて、合流経路のパターンを識別する。即ち、更新制御回路８３は、複数のレジスタ８３に含まれる分類番号１〜７の何れであるかを識別する。更に、更新制御回路８４は、レジスタ８２を通らず直接受け取る時刻ｔの経路情報に基づいて、状態Ｓｍに至る２本の経路のどちらが選択されたかを識別する。即ち、更新制御回路８４は、複数のレジスタ８３に含まれる各分類番号において、経路Ａと経路Ｂとのどちらの経路であるかを識別する。このように、更新制御回路８４は、分布の平均値を保持する複数のレジスタ８３のうちのどのレジスタの値を更新するかを判定する。ビタビ検出器４は、第１の実施の形態と同様に、図８に示したトレリス線図となる。状態Ｓｍで合流する２本の経路が分類番号ｋに分類され、図８のトレリス線図で状態Ｓｍに上から合流する経路が選択された場合にはレジスタＲｋＡが更新対象となり、状態Ｓｍに下から合流する経路が選択された場合にはレジスタＲｋＢが更新対象となる。更新制御回路８４は、更新対象となるレジスタ８３から値を読みだし、レジスタ８１に保持された２本の経路のパスメトリック差との差分の０．１％程度を加えたうえで、再び更新対象のレジスタ８３に書き込む。これによって、分類されたパターンごとにパスメトリック差の値を平滑化する効果が得られ、各々の更新対象のレジスタ８３は概ね分布の平均値をとるようになる。分布が正規分布に近い場合には、平均値とピーク位置とはほぼ一致する。
【００６２】
複数の中点算出回路（Ｍ１，Ｍ２，Ｍ３，・・・Ｍ７）８５の各々は、対応するレジスタ８３（Ｒ１Ａ、Ｒ１Ｂ、Ｒ２Ａ、・・・Ｒ７Ｂ）から、同一のパターンに分類されたペアごとにパスメトリック差分布の平均値を受け取る。複数の中点算出回路８５の各々は、中点を算出し、それぞれの分類パターンに対応した最適バイアスとしてオフセット値を出力する。
【００６３】
バイアス更新レジスタ（ＢＵｍ）８から出力されたオフセット値は、第１の実施の形態のバイアスセレクタ６と同様に、ＢＲ０、ＢＲ１、ＢＲ３、ＢＲ４によって、経路の分類パターンに応じて選択され、パスメトリック比較のためにパスメトリック比較回路４６に渡される。パスメトリック比較回路４６やパスメモリ４５は、第１の実施の形態と同様に動作する。これによって、歪みを含んでパスメトリック差の分布にずれが生じた再生信号から、ずれの量に応じて適応的にオフセット値が選択され、少ない誤り率でデータ判定が進められることになる。
【００６４】
以上、最短符号反転間隔が２の符号を用い、パーシャルレスポンス特性としてＰＲ（ａ，ｂ，ｂ，ａ）を行う例をもとに実施の形態を説明した。しかし、等化特性や符号の制約はこれに限定されるものではなく、再生チャネルに応じて様々な等化特性や符号の制約をもつビタビ検出器に適用できる。また、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【符号の説明】
【００６５】
１      Ａ／Ｄ変換器
２      同期クロック抽出回路
３      等化回路
４      ビタビ検出器
５      バイアスレジスタ
６      バイアスセレクタ
７      減算器
８      バイアス更新レジスタ
４１    ブランチメトリック算出回路
４２    パスメトリック更新回路
４３    パスメトリック選択回路
４４    最小値判定回路
４５    パスメモリ
４６    パスメトリック比較回路
４７    バイアス出力回路
４８    バイアス出力回路
８１    レジスタ
８２    レジスタ
８３    レジスタ
８４    更新制御回路
８５    中点算出回路
１０１  ブランチメトリック算出回路
１０２  パスメトリック更新回路
１０３  パスメトリック比較回路
１０４  パスメトリック選択回路
１０５  最小値判定回路
１０６  パスメモリ
【図１】
2011023055.tif 000003
【図２】
2011023055.tif 000004
【図３Ａ】
2011023055.tif 000005
【図３Ｂ】
2011023055.tif 000006
【図４】
2011023055.tif 000007
【図５Ａ】
2011023055.tif 000008
【図５Ｂ】
2011023055.tif 000009
【図６Ａ】
2011023055.tif 000010
【図６Ｂ】
2011023055.tif 000011
【図７Ａ】
2011023055.tif 000012
【図７Ｂ】
2011023055.tif 000013
【図７Ｃ】
2011023055.tif 000014
【図７Ｄ】
2011023055.tif 000015
【図８】
2011023055.tif 000016
【図９Ａ】
2011023055.tif 000017
【図９Ｂ】
2011023055.tif 000018
【図１０】
2011023055.tif 000019
【図１１Ａ】
2011023055.tif 000020
【図１１Ｂ】
2011023055.tif 000021
【図１２】
2011023055.tif 000022