【事件の表示】
　特願２０１３−１４７３５０「窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法」拒絶査定不服審判事件〔平成２６年　１月　９日出願公開、特開２０１４−　　３３０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年７月１２日（パリ条約による優先権主張　２００５年　７月２０日（ＵＳ）米国）を国際出願日とする特願２００８−５２２８２０号（以下「原出願」という。）の一部を平成２５年７月１６日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。
　平成２５年　８月１４日　審査請求・手続補正書・上申書
　平成２６年　８月２８日　拒絶理由通知
　平成２７年　３月　２日　意見書・手続補正書
　平成２７年　４月２７日　拒絶査定
　平成２７年　８月２５日　審判請求・手続補正書
　平成２８年　６月１７日　上申書
　平成２８年　７月１３日　拒絶理由通知（当審）
　平成２８年１０月１４日　意見書・手続補正書
第２　本願発明
　本願の請求項１ないし１８に係る発明は、平成２８年１０月１４日に提出された手続補正書により補正された特許請求の範囲の請求項１ないし１８に記載された事項により特定されるものであり、そのうちの請求項１に係る発明（以下「本願発明１」という。）、請求項７に係る発明（以下「本願発明７」という。）、請求項１１に係る発明（以下「本願発明１１」という。）、及び請求項１３に係る発明（以下「本願発明１３」という。）はそれぞれ、次のとおりのものと認める。
１　本願発明１
　本願発明１は、次のとおりのものと認める。
「【請求項１】
　ＩＩＩ窒化物ベースのトランジスタを製造する方法であって、
　基板上に窒化物ベース層を形成すること、
　前記窒化物ベース層上に離隔された接点を形成すること、
　前記窒化物ベース層上と前記離隔された接点上とにエッチストップ層を形成すること、
　前記窒化物ベース層上と前記離隔させた接点上とにある前記エッチストップ層上に、前記エッチストップ層とは異なる誘電体層を形成すること、
　前記離隔された接点の間の前記誘電体層を前記エッチストップ層まで選択的にエッチングして、前記誘電体層を貫通して前記エッチストップ層まで広がるゲートリセスを形成すること、
　前記ゲートリセス内の前記エッチストップ層を前記窒化物ベース層まで選択的にエッチングして、前記窒化物ベース層の部分であって、前記ゲートリセスより狭い部分を露出すること、および
　前記窒化物ベース層の前記部分の直接上と、前記エッチストップ層の側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することを含むことを特徴とする方法。」
２　本願発明７
　本願発明７は、次のとおりのものと認める。
「【請求項７】
　前記窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
　前記窒化物ベース層上に、前記窒化物ベース層とは異なるキャップ層を形成すること
　が実施され、
　エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含む
　ことを特徴とする請求項１に記載の方法。」
３　本願発明１１
　本願発明１１は、次のとおりのものと認める。
「【請求項１１】
　前記窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
　前記窒化物ベース層上に、前記窒化物ベース層とは異なるキャップ層を形成すること
　が実施され、
　前記エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含み、
　前記ゲート接点を形成することは、前記キャップ層の直接上にあり、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上にあり、前記誘電体層上を前記離隔された接点に向かって延びるゲート接点を形成することを含むことを特徴とする請求項１に記載の方法。」
４　本願発明１３
　本願発明１３は、次のとおりのものと認める。
「【請求項１３】
　前記ゲートリセス内の前記エッチストップ層を前記窒化物ベース層まで選択的にエッチングした後、前記誘電体層とは異なる絶縁層を、前記ゲートリセス内の前記窒化物ベース層上と、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁上とに形成することをさらに含み、
　前記ゲートリセス内にゲート接点を形成することは、前記ゲートリセス内の前記絶縁層上にゲート接点を形成することを含むことを特徴とする請求項１に記載の方法。」
第３　当審拒絶理由の概要
　平成２８年７月１３日付けで当審より通知した拒絶理由（以下「当審拒絶理由」という。）の概要は、次のとおりである。
　「１．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
２．（明確性）この出願は、発明の詳細な説明の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１（進歩性）について
・請求項　１−２
・引用文献等　１−３
・備考
　引用文献１の段落［００４９］−［００６２］、［図１］、［図２８］−［図３０］等には、III族窒化物からなるバッファ層、チャネル層及び電子供給層を積層した半導体構造を有するＨＪＦＥＴの製造方法が記載されている。したがって、本願発明と引用文献１に記載された発明（以下、『引用発明』という。）とは、『ＩＩＩ窒化物ベースのトランジスタを製造する方法』である点において共通するといえる。
　引用文献１の段落［００５１］、［図２８］等には、基板上に窒化物を積層した半導体層構造を形成することが記載されている。したがって、本願発明と引用発明は、『基板上に窒化物ベース層を形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図２８］等には、窒化物からなる半導体層である電子供給層上にソース電極及びドレイン電極を形成することが記載されており、［図２８］等の記載からソース電極及びドレイン電極は離隔されていると認められる。したがって、本願発明と引用発明は、『前記窒化物ベース層上に離隔された接点を形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図２９］等には、窒化物からなる半導体層である電子供給層、ソース電極及びドレイン電極の上にＳｉＮ膜を形成することが記載されており、当該ＳｉＮ膜と本願発明のエッチストップ層とは、窒化物ベース層上に形成される『第１の層』である点において共通するといえる。したがって、本願発明と引用発明は、『前記窒化物ベース層上と前記離隔された接点上とに第１の層を形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図２９］等には、ＳｉＮ膜上にＳｉＯ2膜を形成することが記載されており、当該ＳｉＯ2膜は誘電体層であるといえる。したがって、本願発明と引用発明は、『前記窒化物ベース層上と前記離隔させた接点上とにある前記第１の層上に、前記第１の層とは異なる誘電体層を形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図２９］等には、ＳｉＮ膜及びＳｉＯ2膜の一部をエッチング除去することによって電子供給層の露出する開口部を設けることが記載されており、［図２９］等の記載から当該開口部はソース電極とドレイン電極の間にあるものと認められる。したがって、本願発明と引用発明は、『前記離隔された接点の間の前記誘電体層を選択的にエッチングして、前記誘電体層を貫通するゲートリセスを形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図３０］等には、露出した電子供給層上にゲート電極を形成することが記載されている。したがって、本願発明と引用発明は、『前記ゲートリセス内にゲート接点を形成する』という点において共通するといえる。
　引用文献１の段落［００５２］、［図３０］等の記載から、上記ゲート電極は電子供給層の上面、ＳｉＮ膜の側面、ＳｉＯ2膜の側面及びＳｉＯ2膜の上面に接しており、ドレイン電極に向かって伸びているものと認められる。また、引用文献１の段落［００５２］、［図３０］等の記載から、上記ゲート電極は単一層からなるものと認められる。したがって、本願発明と引用発明は、『前記ゲート接点を形成することは、前記窒化物ベース層の直接上で、前記ゲートリセス内の前記第１の層と前記誘電体層のそれぞれの側壁の直接上で、前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することからなる』という点において共通するといえる。
　本願発明と引用文献１に記載された発明とを比較すると、下記の点において相違する。
・相違点　本願発明では、窒化物ベース層の上に形成される層が『エッチストップ層』であり、ゲートリセスを形成する際に『誘電体層』を『エッチストップ層』までエッチングするのに対し、引用発明では、窒化物からなる半導体層の上に形成されるＳｉＮ膜が『エッチストップ層』であるとは特定されておらず、また、開口部を形成する際にＳｉＯ2膜をＳｉＮ膜までエッチングすることについて特定されていない点。
　上記相違について検討する。積層された複数の膜をエッチングして開口を設ける際に、初めに下層の膜をエッチングストッパとして上層の膜をエッチングし、その後に下層の膜を異なる方法でエッチングすることは周知技術であり、例えば引用文献２の段落［００１３］−［００１４］、［図１］等には、下層のＳｉＮ膜をエッチングストッパとして上層のＳｉＯ2膜をドライエッチングによりエッチングし、その後に下層のＳｉＮ膜をウェットエッチングすることにより開口を設けることが記載されており、また、引用文献３の段落［００２２］、［００２４］−［００２６］、［図８］−［図１０］等には、ＳｉＯ2からなる第１絶縁層の上にＳｉＮからなる第２絶縁層を形成し、第２絶縁層をドライエッチングにより開口した後に、第２絶縁層の開口部をマスクとして第１絶縁層をウェットエッチングにより開口することが記載されている。
　してみれば、引用発明において、ＳｉＮ膜及びＳｉＯ2膜をエッチング除去して開口部を設ける際に、上記周知技術を適用することによって、初めに下層のＳｉＮ膜をエッチングストッパとして上層のＳｉＯ2膜をエッチングし、その後に下層のＳｉＮ膜を異なる方法でエッチングすることは、当業者であれば適宜なし得たことである。
　よって、本願の上記請求項に係る発明は、引用発明と引用文献２−３に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
……（中略）……
●理由２（明確性）について
……（中略）……
・請求項　８−１０
　本願の請求項８−１０に係る発明はキャップ層をエッチングする構成を含んでいないから、キャップ層の下の窒化物ベース層は露出しないものと解される。他方、請求項８−１０が引用する請求項１には、『前記ゲート接点を形成することは、前記窒化物ベース層の直接上で、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上で、前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することからなる』と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の上に形成されるものと解される。
　上記のとおり、請求項８−１０の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点がキャップ層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、請求項８−１０に係る発明を明確に把握することができない。
　よって、請求項８−１０に係る発明は明確でない。
・請求項　１１、１３、１６、１７
　本願の請求項１１、１６に『前記ゲートリセス内にゲート接点を形成することは、前記ゲートリセス内の前記絶縁層上にゲート接点を形成することを含む』と記載されており、当該記載からは、ゲートリセス及びゲート接点は絶縁層上に形成されるものと解される。
　他方、請求項１１、１６が引用する請求項１には、『前記ゲート接点を形成することは、前記窒化物ベース層の直接上で、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上で、前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することからなる』と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の上に形成されるものと解される。
　上記のとおり、請求項１１、１６の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点が絶縁層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、請求項１１、１６に係る発明を明確に把握することができない。
　請求項１１を引用する請求項１３、及び請求項１６を引用する請求項１７についても上記と同様である。
　よって、請求項１１、１３、１６、１７に係る発明は明確でない。
・請求項　１４−１５
　本願の請求項１４に『前記ゲート接点を形成することは、前記キャップ層の直接上にあり、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上にあり、前記誘電体層上を前記離隔された接点に向かって延びるゲート接点を形成することを含む』と記載されており、当該記載からは、ゲートリセス及びゲート接点はキャップ層の上に形成されるものと解される。
　他方、請求項１４が引用する請求項１には、『前記ゲート接点を形成することは、前記窒化物ベース層の直接上で、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上で、前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することからなる』と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の上に形成されるものと解される。
　上記のとおり、請求項１４の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点がキャップ層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、請求項１４に係る発明を明確に把握することができない。
　請求項１４を引用する請求項１５についても上記と同様である。
　よって、請求項１４−１５に係る発明は明確でない。
……（中略）……
　　　　　　　　　　　引　用　文　献　等　一　覧
１．特開２００４−２００２４８号公報
２．特開２００２−９３８１９号公報
３．特開平６−１２０２５３号公報」
第４　当審の判断
１　進歩性について
（１）引用文献の記載事項
　ア　引用文献１の記載事項と引用発明
（ア）引用文献１の記載事項
　当審拒絶理由に引用され、本願及び原出願についての優先権の主張の基礎とした出願の日（以下「本願の優先日」という。）の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００４−２００２４８号公報（以下「引用文献１」という。）には、図面とともに、次の事項が記載されている（当審注．下線は、参考のために当審において付したものである。以下において同じ。）。
　「【００４９】
【発明の実施の形態】
以下、実施例により本発明の実施の形態を説明する。なお、以下の実施例ではIII族窒化物半導体層の成長基板としてｃ面ＳｉＣを用いた例について説明する。
【００５０】
（第１の実施例）
図１は、この実施例のＨＪＦＥＴの断面構造を示す。このＨＪＦＥＴは、ＳｉＣなどの基板１０上に形成される。基板１０上には半導体層からなるバッファ層１１が形成されている。このバッファ層１１上にＧａＮチャネル層１２（図中「ＧａＮチャネル１２」と略記。以下、同様。）が形成されている。ＧａＮチャネル層１２の上には、ＡｌＧａＮ電子供給層１３が形成されている。この電子供給層上にはオーム性接触がとられたソース電極１およびドレイン電極３があり、その間に、ドレイン側にひさし状に張り出したフィールドプレート部５を有しショットキー性接触がとられたゲート電極２が設けられている。電子供給層１３の表面はＳｉＮ膜２１で覆われており、さらにその上層にはＳｉＯ２膜２２が設けられている。フィールドプレート部５の直下にはこのＳｉＮ膜２１およびＳｉＯ２膜２２が設けられている。
【００５１】
以下、本実施例に係る
ＨＪＦＥＴの製造方法
ＳｉＣからなる基板１０上に、
半導体を成長させる。このようにして、基板側から順に、アンドープＡｌＮからなるバッファ層１１
、アンドープのＧａＮチャネル層１２
、アンドープＡｌ
０．２
Ｇａ
０．８
ＮからなるＡｌＧａＮ電子供給層１３
が積層した半導体層構造が得られる（図２８（ａ））。
【００５２】
次いで、エピタキシャル層構造の一部をＧａＮチャネル層１２が露出するまでエッチング除去することにより、素子間分離メサ（不図示）を形成する。続いて
ＡｌＧａＮ電子供給層１３上に、
Ｔｉ／Ａｌなどの金属を蒸着することにより、ソース電極１およびドレイン電極３を形成し、
オーム性接触を取る（図２８（ｂ））。
ＳｉＮ膜２１
を形成する。
その上層に、
ＳｉＯ
２
膜２２
を形成する（図２９（ｃ））。ＳｉＮ膜２１およびＳｉＯ
２
膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設ける（図２９（ｄ））。露出したＡｌＧａＮ電子供給層１３上に、フォトレジスト３０を用いてＮi／Ａｕなどのゲート金属３１を蒸着して、フィールドプレート部５を有するショットキー接触のゲート電極２を形成する（図３０（ｅ）、（ｆ））。このようにして図１に示したＨＪＦＥＴを作製する。
（イ）　引用発明
　上記（ア）の引用文献１の記載と当該技術分野における技術常識より、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　「ＳｉＣからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３を積層する工程と、
　上記ＡｌＧａＮ電子供給層１３上にＴｉ／Ａｌなどの金属を蒸着することによりソース電極１およびドレイン電極３を形成し、オーム性接触を取る工程と、
　ＳｉＮ膜２１を形成する工程と、
　その上層にＳｉＯ２膜２２を形成する工程と、
　上記ＳｉＮ膜２１及び上記ＳｉＯ２膜２２の一部をエッチング除去することによって上記ＡｌＧａＮ電子供給層１３の露出する開口部を設ける工程と、
　露出した上記ＡｌＧａＮ電子供給層１３上にフォトレジストを用いてＮｉ／Ａｕなどのゲート金属３１を蒸着して、フィールドプレート部５を有するショットキー接触のゲート電極２を形成する工程と、
　を含むＨＪＦＥＴの製造方法。」
　イ　引用文献２ないし５の記載事項並びに周知技術１
（ア）引用文献２の記載事項
　当審拒絶理由に引用され、本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００２−９３８１９号公報（以下「引用文献２」という。）には、図面とともに、次の事項が記載されている。
　「【００１３】図１（ａ）に示すように、ＧａＡｓ基板上にチャネル層、電子供給層、コンタクト層を順次エピタキシャル成長した基板（以下ＨＥＭＴ基板）１にＣＶＤ法により５００Åの
ＳｉＮ膜２及び
ＳｉＯ
２
膜３を堆積する。
ＳｉＯ
２
をエッチングする。
エッチングはＳｉＯ
２
をエッチングしたところで停止する。
【００１４】次に図１（ｄ）に示すように、Ｈ３ＰＯ４をエッチング液として用い、
ＳｉＮ膜をエッチングし開口７を形成する。
（イ）引用文献３の記載事項
　当審拒絶理由に引用され、本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開平６−１２０２５３号公報（以下「引用文献３」という。）には、図面とともに、次の事項が記載されている。
　「【００２２】先ず、ＧａＡｓ基板上に順次積層されるバッファ層，チャネル層，電子供給層１４，キャップ層１５でなるエピタキシャル構造の最上層であるキャップ層１５上に、
ＳｉＯ
２
を
堆積させて第１絶縁層１８を形成し、その上にＳｉＮを
堆積させて第２絶縁膜１９を形成する。
・・・
【００２４】次に、図８に示すように、ネガ型レジスト２６の開口部Ｐ内のポジ型レジスト２５に電子線直描等を用いて、Ｐよりも幅の狭い開口部Ｑ（〜０．２μｍ）を形成し、これをマスクとして
第２絶縁層１９を反応性イオンエッチング（ＲＩＥ）等の異方性ドライエッチングを用いて開口する。
【００２５】次に、図９に示すように、ネガ型レジスト２６の開口部のポジ型レジスト２５を全面露光，現像することにより除去する。この際、ネガ型レジスト２６は、ポジ型レジスト２５の感光波長を吸収するものが選定されている。なお、ネガ型レジスト２６の開口断面形状が逆テーパ状でない場合は、このときの現像時間を調整して、図９に示す点線のようにアンダーカットを入れることにより、後述するリフトオフが容易になる。
【００２６】次に、図１０に示すように、
第２絶縁層１９の開口部をマスクとして第１絶縁層１８をエッチングする。
（ウ）引用文献４の記載事項
　本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００２−３２４８００号公報（以下「引用文献４」という。）には、図面とともに、次の事項が記載されている。
　「【００１８】（実施形態１）本実施形態１では、半導体装置の製造において、ダマシン法による配線形成技術に本発明を適用した例について説明する。
【００１９】図１乃至図９は本発明の実施形態１である半導体装置の製造における配線形成工程を説明するための要部断面図であり、図８は図７の一部を拡大した断面図である。なお、図１乃至図９は後述する溝及び配線の幅方向に沿う断面図である。
【００２０】まず、半導体基体として例えば単結晶シリコンからなるｐ型半導体基板１を準備し、その後、ｐ型半導体基板１の主面（素子形成面）に、素子形成領域を区画するための素子間分離領域を形成する。
【００２１】次に、ｐ型半導体基板１の主面の素子形成領域に、バイポーラトランジスタ、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）等の半導体素子を形成し、その後、ｐ型半導体基板１の主面上の全面に絶縁層として例えば酸化シリコン膜からなる層間絶縁膜２を形成し、その後、
層間絶縁膜２上の全面に、絶縁層として例えばエッチングストッパ膜３及び層間絶縁膜４を順次形成し、
層間絶縁膜４としては
酸化シリコン膜を用いる。エッチングストッパ膜３としては、層間絶縁膜４及び２に対して選択性を有する膜（選択的にエッチングが可能な膜）、例えば窒化シリコン膜を用いる。
【００２２】次に、ホトリソグラフィ技術を用いて、層間絶縁膜４上に配線パターンを有するレジストマスクを形成し、その後、前記レジストマスクをエッチングマスクとして使用し、
層間絶縁膜４及びエッチングストッパ膜３にドライエッチングを施して互いに隣合う複数の溝５を形成する。
【００２３】この工程において、
溝５の幅方向に沿う断面形状は、ドライエッチング時のレジストマスクの後退等によって上部がラッパ状に広がった台形状、若しくは底部から上部にかけてテーパー状に広がった台形状になる。従って、溝５の上部の幅５Ｂは底部の幅５Ａよりも広くなる。
（エ）引用文献５の記載事項
　本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００５−１３６０９７号公報（以下「引用文献５」という。）には、図面とともに、次の事項が記載されている。
　「【０００３】
　図９は、従来の高アスペクト比の微細コンタクトホール形成方法を示す工程断面図である。まず、図９（ａ）に示すように、シリコン基板１０１上の所定の領域に拡散層１０２が形成される。次に、シリコン基板１０１上に
エッチング停止膜となるシリコン窒化膜１０３が形成された後、全面にシリコン酸化膜からなる層間絶縁膜１０４が形成され
層間絶縁膜１０４のドライエッチングを行う。この時、コンタクトホールのエッチング形状は、コンタクトホール下部ほどコンタクト径の小さくなるテーパー形状となるのが一般的である。次に、図９（ｃ）に示すように、アッシング、洗浄を行った後、エッチング停止膜であるシリコン窒化膜１０３をエッチングし、拡散層１０２へのコンタクトホールを形成する。
（オ）周知技術１
　上記（ア）ないし（エ）より、「積層された複数の膜をエッチングして開口を設ける際に、初めに下層の膜をエッチングストッパとして上層の膜をエッチングし、その後に下層の膜を異なる方法でエッチングすること」は、引用文献２ないし５にみられるように、本願の優先日の前に当該技術分野において周知の技術と認められる（以下、当該周知の技術を「周知技術１」という）。
　ウ　引用文献６及び７の記載事項並びに周知技術２
（ア）引用文献６の記載事項
　本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開２００４−２２１３２５号公報（以下「引用文献６」という。）には、図面とともに、次の事項が記載されている。
　「【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置に係り、特に、
窒化ガリウム（ＧａＮ）を用いたＦＥＴ構造を有する化合物半導体装置及びその製造方法に関する。
・・・
【００１７】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による化合物半導体装置及びその製造方法について図１乃至図７を用いて説明する。図１は本実施形態による化合物半導体装置の構造を示す断面図、図２は本実施形態による化合物半導体装置のゲート電極の形状を示す拡大断面図、図３はｎ−ＧａＮキャップ層上にＳｉＮ保護層を形成した化合物半導体装置の構造を示す断面図、図４乃至図７は本実施形態による化合物半導体装置の製造方法を示す工程断面図である。
【００１８】
まず、本実施形態による化合物半導体装置の構造について図１及び図２を用いて説明する。
・・・
【００２１】
ソース電極２０とドレイン電極との間のｎ−ＧａＮキャップ層１８上には、窒素（Ｎ）含有率２０％以下のＳｉＮよりなる第１の保護層２４が形成されている。第１の保護層２４には、ｎ−ＧａＮキャップ層１８に達する開口部２５が形成されており、開口部２５を介してｎ−ＧａＮキャップ層１８上に、Ａｕ／Ｎｉよりなるゲート電極２６がショットキー接合され、第１の保護層２４上に延在するように形成されている。
ゲート電極２６が埋め込まれた開口部２５の幅は、図２に示すように、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっている。すなわち、ゲート電極２６に接する第１の保護層２４の側部が順テーパ形状を有している。
・・・
【００３５】
これに対し、本実施形態による化合物半導体装置では、
ゲート電極２６が埋め込まれた開口部２５の幅が、図２に示すように、第１の保護層２４表面側からｎ−ＧａＮキャップ層１８表面側に向かって徐々に狭くなっているため、ｎ−ＧａＮキャップ層１８にショットキー接合するゲート電極２６の角部近傍での電界集中が緩和されている。したがって、電界集中による耐圧の低下も抑制されている。
・・・
【００３７】
次に、本実施形態による化合物半導体装置の製造方法について図４乃至図７を用いて説明する。
・・・
【００３８】
まず、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、例えば膜厚１μｍのアンドープのｉ−ＧａＮバッファ層１２を形成する。
【００３９】
次いで、ｉ−ＧａＮバッファ層１２上に、例えばＭＯＣＶＤ法により、例えば膜厚３ｎｍのアンドープのｉ−ＡｌＧａＮスペーサ層１４を形成する。
【００４０】
次いで、ｉ−ＡｌＧａＮスペーサ層１４上に、例えばＭＯＣＶＤ法により、例えばＳｉのドーピング濃度２×１０１８ｃｍ−３、膜厚２５ｎｍのｎ−ＡｌＧａＮ電子供給層１６を形成する。
【００４１】
次いで、ｎ−ＡｌＧａＮ電子供給層１６上に、例えばＭＯＣＶＤ法により、例えばＳｉのドーピング濃度５×１０１８ｃｍ−３、膜厚５ｎｍのｎ−ＧａＮキャップ層１８を形成する。なお、ｎ−ＧａＮキャップ層１８の膜厚は５ｎｍに限定されるものではなく、ｎ−ＧａＮキャップ層１８の膜厚は、例えば１０ｎｍ以下の膜厚とすることができる。
【００４２】
こうして、ＳｉＣ基板１０上に、ｉ−ＧａＮバッファ層１２と、ｉ−ＡｌＧａＮスペーサ層１４と、ｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＧａＮキャップ層１８とが順次積層される（図４（ａ）を参照）。
【００４３】
次いで、ｎ−ＧａＮキャップ層１８上の所定領域に、例えば真空蒸着法によりＡｕ／Ｔｉを蒸着し、Ａｕ／Ｔｉ膜を形成する。次いで、Ａｕ／Ｔｉ膜をパターニングし、Ａｕ／Ｔｉよりなるソース電極２０及びドレイン電極２２を形成する。
【００４４】
次いで、イオン注入法により素子分離領域（図示せず）を形成し、ＨＥＭＴ素子間を分離する。
【００４５】
次いで、全面に、例えばプラズマＣＶＤ法により、Ｎ含有率が２０％よりも小さい
ＳｉＮ膜３９を形成する（図４（ｂ）を参照）。
【００４６】
次いで、マスクを用いたエッチングにより、全面に形成されたＳｉＮ膜３８ののうち、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された以外の部分を除去する（図４（ｃ）を参照）。こうして、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に、Ｎ含有率が２０％よりも小さいＳｉＮ膜３８よりなる第１の保護層２４が形成される。
【００４７】
次いで、全面に、例えばスピンコート法によりファインゲート用のレジストを塗布し、レジスト膜４０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜４０をパターニングすることにより、ソース電極２０とドレイン電極との間の第１の保護層２４に達する開口部４２をレジスト膜４０に形成する（図５（ａ）を参照）。
【００４８】
次いで、開口部４２が形成されたレジスト膜４０をマスクとして、例えば六フッ化硫黄（ＳＦ６）を用いたドライエッチングを行い、
第１の保護層２４にｎ−ＧａＮキャップ層１８に達する開口部２５を形成する（図５（ｂ）を参照）。
開口部２５に露出し、ゲート電極に接することとなる第１の保護層２４の側部が順テーパ形状を有するように形成することができる。
【００４９】
第１の保護層２４に開口部２５を形成した後、マスクとして用いたレジスト膜４０を除去する。
【００５０】
次いで、全面に、例えばスピンコート法によりレジストを塗布し、レジスト膜４６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜４６をパターニングすることにより、第１の保護層２４の開口部２５が形成された領域を含み、開口部２５よりも幅広の領域を露出する開口部４８をレジスト膜４６に形成する。
【００５１】
次いで、全面に、例えば真空蒸着法によりＡｕ／Ｎｉを蒸着し、Ａｕ／Ｎｉ膜５０を形成する（図６（ａ）を参照）。続いて、レジスト膜４６を除去することにより不要なＡｕ／Ｎｉ膜５０をリフトオフする。こうして、第１の保護層２４よりも高い部分が第１の保護層２４側にオーバーハングした形状を有するＡｕ／Ｎｉよりなるゲート電極２６が形成される（図６（ｂ）を参照）。」
（イ）引用文献７の記載事項
　本願の優先日の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である国際公開第２００５／０５９９８３号（以下「引用文献７」という。）には、図面とともに、次の事項が記載されている（当審注．訳は、引用文献７の公表公報である特表２００７−５１６６１５号公報の記載に基づいて当審で作成したもの。）。
　ａ「
FIGS. 1 A and IB illustrate a semiconductor device 10 that includes a gallium nitride material region 12 according to one embodiment of the invention.
device 10 is a field effect transistor (FET) that includes a source electrode 14, a drain electrode 16 and a gate electrode 18 formed on the gallium nitride material region.
The device includes an electrode-defining layer 24 which, as shown, is a passivating layer that protects and passivates the surface of the gallium nitride material region. A via 26 is formed within layer 24 in which the gate electrode is, in part, formed. As described further below, the shape and dimensions of the via and, thus the gate electrode, can be controlled to improve properties of the device.
（訳：
図１Ａおよび１Ｂは、本発明の一態様に従って窒化ガリウム材料領域１２を包含する半導体デバイス１０を例示している。
デバイス１０は、窒化ガリウム材料領域上に形成されたソース電極１４、ドレイン電極１６およびゲート電極１８を包含する電界効果トランジスタ（ＦＥＴ）である。
該デバイスは、図示しているように、窒化ガリウム材料領域の表面を保護し不動態化する不動態化層である電極規定層２４を包含する。ビア２６は層２４内に形成され、その中にゲート電極が部分的に形成される。さらに以下に記載するように、ビア、したがってゲート電極の形状および寸法を制御すると、デバイスの性質を改善することができる。
　ｂ「
Suitable compositions for electrode-defining layer 24 include
nitride-based compounds (e.g., silicon nitride compounds)
（訳：
電極規定層２４に適した組成物としては、窒化物に基づく化合物（例えば窒化ケイ素化合物）
が挙げられる
　ｃ「
In the illustrative embodiment of FIGS. 1A and IB, gate length (a) is smaller than cross-sectional dimension at the top of the via (b). Via 26 (and, thus, gate electrode 18) also has a larger cross-sectional area at the top of the via than a cross- sectional area at the bottom of the via. As shown, the cross-sectional area of the via (and, thus gate electrode) decreases from the top of the via to the bottom of the via.
In some cases when the sidewalls have a curved slope, the sidewalls may have a concave-up shape in relation to gallium nitride material region 12 as shown. As described further below, the electrode-defining layer etching step may be controlled to provide the desired gate profile.
（訳：
図１Ａおよび１Ｂの例示的態様において、ビア上部における断面寸法（ｂ）はゲート長さ（ａ）より小さい。ビア２６（および、したがって、ゲート電極１８）はまた、ビア底部における横断面積より大きなビア上部における横断面積を有する。図示しているように、ビア（および、したがってゲート電極）の横断面積は、ビアの上部からビアの底部に向けて小さくなる。
側壁が湾曲した傾斜を有するいくつかの場合において、側壁は、図示しているように窒化ガリウム材料領域１２に関して上に凹型の形状を有することができる。以下にさらに記載するように、電極規定層のエッチング段階を制御して、望ましいゲート縦断面を提供することができる。
　ｄ「FIGS. 6-11 show cross-sections of the resulting semiconductor structure after different processing steps according to one illustrative method of the present invention. Though FIGS. 6-11 show the production of a FET according to one method of the invention, it should also be understood that other devices of the invention may be produced using similar method steps.
 FIG. 6 shows a cross-section of the structure after deposition of gallium nitride material region 12 and transition layer 22 on substrate 20 and deposition of source and drain electrodes 14 and 16.
・・・
 
FIG. 7 shows a cross-section of the semiconductor structure after the deposition of electrode-defining layer 24. As shown, electrode-defining layer 24 covers gallium nitride material region 12 conformally. The electrode-defining layer may be deposited using any suitable technique.
・・・
 FIG. 9 illustrates a cross-section of the structure after the photoresist layer 34a has been stripped and a second photoresist layer 34b has been patterned.
 
FIG. 10 illustrates a cross-section of the semiconductor structure after photoresist layer 34b has been stripped and after electrode-defining layer 24 has been etched. This etching step forms via 26. A plasma etching technique is preferably used to form the via with controlled dimensions.
  
Etching conditions may be controlled to form via 26 with the desired dimensions and profile, as described above.
The directionality, or anisotropy, of the etching controls the profile of the via, angle Y, and angle Z, amongst other via dimensions (e.g., a, b).
・・・
　
FIG. 11 illustrates a cross-section of the semiconductor structure after the gate electrode and interconnect patterning and deposition steps.
　FIG. 12 illustrates a cross-section of the semiconductor structure after deposition of an encapsulation layer 52.」（１７ページ３０行ないし１８ページ６行、１９ページ１５行ないし２２行、２０ページ１４行ないし２１ページ４行、及び２２ページ４行ないし１１行）
（訳：図６〜１１は、本発明の例示的な一方法に従って異なる処理段階後に得られる半導体構造体の横断面図を示している。図６〜１１は本発明の一方法に従ったＦＥＴの生産を示しているが、本発明の他のデバイスを同様の方法の段階を用いて生産することができることも、理解すべきである。
　図６は、基材２０上に窒化ガリウム材料領域１２と遷移層２２を付着させ、ソース電極１４とドレイン電極１６を付着させた後の構造体の横断面図を示している。
・・・
　
図７は、電極規定層２４の付着後の半導体構造体の横断面図を示している。図示するように、電極規定層２４は、窒化ガリウム材料領域１２を相似的に覆っている。電極規定層は、任意の適した技術を用いて付着させることができる。
・・・
　図９は、フォトレジスト層３４ａを剥離し、第２のフォトレジスト層３４ｂをパターニングした後の構造体の横断面を例示している。
　
図１０は、フォトレジスト層３４ｂを剥離し、電極規定層２４をエッチングした後の、半導体構造体の横断面を例示している。エッチング段階によりビア２６が形成する。プラズマエッチング技術を用いて、制御された寸法を伴うビアを形成することが好ましい。
　
エッチング条件を制御して、上記のように望ましい寸法および縦断面を伴うビア２６を形成することができる。
エッチングの方向性すなわち異方性は、ビアの他の寸法（例えば、ａ、ｂ）のなかでも、ビアの縦断面、角度Ｙ、角度Ｚを制御する。
・・・
　
図１１は、ゲート電極およびインターコネクトのパターニング段階および付着段階後の半導体構造体の横断面を例示している。
　図１２は、封入層５２の付着後の半導体構造体の横断面を例示している。）
（ウ）周知技術２
　上記（ア）及び（イ）より、「III族窒化物半導体装置の製造において、III族窒化物半導体層の上に形成された窒化シリコン等の絶縁層をエッチングしてゲート電極を形成するための開口部を設ける際に、III族窒化物半導体層に接する側が狭くなるようにエッチングを行うこと」は、引用文献６及び７にみられるように、本願の優先日の前に当該技術分野において周知の技術と認められる（以下、当該周知の技術を「周知技術２」という）。
（２）本願発明１と引用発明との対比
　ア　本願発明１と引用発明とを対比する。
（ア）引用発明における「ＳｉＣからなる基板１０」は、本願発明１における「基板」に相当するといえる。
　また、引用発明における「アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３」は、窒化物からなる層であるから、これら全てを併せたものが、本願発明１における「窒化物ベース層」に相当するといえる。
　そうすると、引用発明における「ＳｉＣからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３を積層する工程」は、本願発明１における「基板上に窒化物ベース層を形成すること」に相当するといえる。
（イ）上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図２８］ないし［図３０］の記載より、引用発明における「ソース電極１」及び「ドレイン電極３」は「離隔された」ものであるといえる。
　また、引用発明における「ソース電極１」及び「ドレイン電極３」は、「オーム性接触を取る」ためのものであり、電極であるから、「接点」であるといえる。
　そうすると、引用発明における「ソース電極１」及び「ドレイン電極３」は、本願発明における「離隔された接点」に相当するといえ、引用発明における「上記ＡｌＧａＮ電子供給層１３上にＴｉ／Ａｌなどの金属を蒸着することによりソース電極１およびドレイン電極３を形成し、オーム性接触を取る工程」は、本願発明１における「前記窒化物ベース層上に離隔された接点を形成すること」に相当するといえる。
（ウ）上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図２９］の記載より、引用発明における「ＳｉＮ膜２１を形成する工程」においては、「ＡｌＧａＮ電子供給層１３」、「ソース電極１」及び「ドレイン電極３」の上に「ＳｉＮ膜２１」を形成するものと認められる。
　また、引用発明における「ＳｉＮ膜２１」と本願発明１における「エッチストップ層」は、「層」である点において共通するといえ（以下では当該「層」を「層Ａ」という）、引用発明における「ＳｉＮ膜２１」は、後述する相違点に係る構成を除き、本願発明１における「エッチストップ層」に相当するといえる。
　そうすると、引用発明における「ＳｉＮ膜２１を形成する工程」と本願発明１における「前記窒化物ベース層上と前記離隔された接点上とにエッチストップ層を形成すること」とは、後述する相違点１において相違し、「前記窒化物ベース層上と前記離隔された接点上とに層Ａを形成する」点において共通するといえる。
（エ）上記（１）ア（ア）の引用文献１（段落［００５２］）及び引用文献１の［図２９］の記載より、引用発明における「その上層にＳｉＯ２膜２２を形成する工程」においては、「ＳｉＮ膜２１」の上に「ＳｉＯ２膜２２」を形成するものと認められる。
　また、引用発明における「ＳｉＮ膜２１」と「ＳｉＯ２膜２２」とは、「異なる」ものであるといえる。
　また、当該技術分野における技術常識より、引用発明における「ＳｉＯ２膜２２」は「誘電体層」であるといえる。
　そうすると、引用発明における「ＳｉＯ２膜２２」は、本願発明１における「誘電体層」に相当するといえ、引用発明における「その上層にＳｉＯ２膜２２を形成する工程」と本願発明１における「前記窒化物ベース層上と前記離隔させた接点上とにある前記エッチストップ層上に、前記エッチストップ層とは異なる誘電体層を形成すること」とは、後述する相違点１において相違し、「前記窒化物ベース層上と前記離隔させた接点上とにある前記層Ａ上に、前記層Ａとは異なる誘電体層を形成すること」である点において共通するといえる。
（オ）上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図２９］の記載より、引用発明における「上記ＳｉＮ膜２１及び上記ＳｉＯ２膜２２の一部をエッチング除去することによって上記ＡｌＧａＮ電子供給層１３の露出する開口部を設ける工程」においては、「ＳｉＮ膜２１」及び「上記ＳｉＯ２膜２２」を「選択的に」エッチングしているものと認められる。
　また、上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図２９］の記載より、引用発明における「上記ＳｉＮ膜２１及び上記ＳｉＯ２膜２２の一部をエッチング除去することによって上記ＡｌＧａＮ電子供給層１３の露出する開口部を設ける工程」においては、「アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３」の「部分」が露出しているものと認められる。
　また、上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図２９］の記載並びに当該技術分野における技術常識より、引用発明における「上記ＳｉＮ膜２１及び上記ＳｉＯ２膜２２の一部をエッチング除去することによって上記ＡｌＧａＮ電子供給層１３の露出する開口部を設ける工程」においては、まず「ＳｉＯ２膜２２」を貫通して「ＳｉＮ膜２１」にまで広がる開口部が形成されたのちに、「ＳｉＮ膜２１」を貫通して「ＡｌＧａＮ電子供給層１３」を露出する開口部が形成されるものと認められ、上記「『ＳｉＯ２膜２２』を貫通して『ＳｉＮ膜２１』にまで広がる開口部」は、本願発明１における「ゲートリセス」に相当するといえる。
　そうすると、引用発明における「上記ＳｉＮ膜２１及び上記ＳｉＯ２膜２２の一部をエッチング除去することによって上記ＡｌＧａＮ電子供給層１３の露出する開口部を設ける工程」と、本願発明１における「前記離隔された接点の間の前記誘電体層を前記エッチストップ層まで選択的にエッチングして、前記誘電体層を貫通して前記エッチストップ層まで広がるゲートリセスを形成すること、前記ゲートリセス内の前記エッチストップ層を前記窒化物ベース層まで選択的にエッチングして、前記窒化物ベース層の部分であって、前記ゲートリセスより狭い部分を露出すること」とは、下記相違点１及び２において相違し、「前記離隔された接点の間の前記誘電体層を選択的にエッチングして、前記誘電体層を貫通して前記層Ａまで広がるゲートリセスを形成すること、前記ゲートリセス内の前記層Ａを前記窒化物ベース層まで選択的にエッチングして、前記窒化物ベース層の部分を露出すること」である点において共通するといえる。
（カ）引用発明における「ゲート電極２」は、本願発明１における「ゲート接点」に相当するといえる。
　また、上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図３０］の記載より、引用発明における「露出した上記ＡｌＧａＮ電子供給層１３上にフォトレジストを用いてＮｉ／Ａｕなどのゲート金属３１を蒸着して、フィールドプレート部５を有するショットキー接触のゲート電極２を形成する工程」においては、「ゲート電極２」が、「ＡｌＧａＮ電子供給層１３」の直接上、「ＳｉＮ膜２１」の側壁上、「『ＳｉＯ２膜２２』を貫通して『ＳｉＮ膜２１』にまで広がる開口部」内の「ＳｉＯ２膜２２」の直接上、及び「『ＳｉＯ２膜２２』を貫通して『ＳｉＮ膜２１』にまで広がる開口部」外の「ＳｉＯ２膜２２」の直接上に形成されるものと認められる。
　また、上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図３０］の記載より、引用発明における「ゲート電極２」は単一層であると認められる。
　また、上記（１）ア（ア）の引用文献１の記載（段落［００５２］）及び引用文献１の［図３０］の記載より、引用発明における「ゲート電極２」は「ドレイン電極３」に向かって延びるものと認められる。
　そうすると、引用発明における「露出した上記ＡｌＧａＮ電子供給層１３上にフォトレジストを用いてＮｉ／Ａｕなどのゲート金属３１を蒸着して、フィールドプレート部５を有するショットキー接触のゲート電極２を形成する工程」と本願発明１における「前記窒化物ベース層の前記部分の直接上と、前記エッチストップ層の側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成すること」とは、「前記窒化物ベース層の前記部分の直接上と、前記層Ａの側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成すること」である点において共通するといえる。
（キ）引用発明における「ＨＪＦＥＴ」は「アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３」を含むものであるから、「ＩＩＩ窒化物ベースのトランジスタ」であるといえる。
　そうすると、本願発明１と引用発明とは、「ＩＩＩ窒化物ベースのトランジスタを製造する方法」である点において共通するといえる。
　イ　以上から、本願発明１と引用発明とは、下記（ア）の点で一致し、下記（イ）の点で相違すると認める。
（ア）一致点
　「ＩＩＩ窒化物ベースのトランジスタを製造する方法であって、
　基板上に窒化物ベース層を形成すること、
　前記窒化物ベース層上に離隔された接点を形成すること、
　前記窒化物ベース層上と前記離隔された接点上とに層Ａを形成すること、
　前記窒化物ベース層上と前記離隔させた接点上とにある前記層Ａ上に、前記層Ａとは異なる誘電体層を形成すること、
　前記離隔された接点の間の前記誘電体層を選択的にエッチングして、前記誘電体層を貫通して前記層Ａまで広がるゲートリセスを形成すること、
　前記ゲートリセス内の前記層Ａを前記窒化物ベース層まで選択的にエッチングして、前記窒化物ベース層の部分を露出すること、および
　前記窒化物ベース層の前記部分の直接上と、前記層Ａの側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することを含むことを特徴とする方法。」
（イ）相違点
　・相違点１
　本願発明１では、「層Ａ」が「エッチストップ層」であり、「誘電体層」を貫通して「層Ａ」まで広がるゲートリセスを形成する際に「誘電体層」を当該「エッチストップ層」までエッチングするのに対し、引用発明では、「層Ａ」（ＳｉＮ膜２１）が「エッチストップ層」であるとは特定しておらず、「誘電体層」（ＳｉＯ２膜２２）を貫通して「層Ａ」（ＳｉＮ膜２１）まで広がるゲートリセスを形成する際に「誘電体層」（ＳｉＯ２膜２２）を「層Ａ」（ＳｉＮ膜２１）までエッチングするとは特定していない点。
　・相違点２
　本願発明１では、ゲートリセス内の「層Ａ」（エッチストップ層）を「窒化物ベース層」まで選択的にエッチングして「窒化物ベース層」の部分を露出する際に、「窒化物ベース層」の「ゲートリセスより狭い部分」を露出するのに対し、引用発明では、ゲートリセス内の「層Ａ」（ＳｉＮ膜２１）を「窒化物ベース層」（アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３）まで選択的にエッチングして「窒化物ベース層」（アンドープＡｌＮからなるバッファ層１１、アンドープのＧａＮチャネル層１２、及びアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３）の部分を露出する際に、「ゲートリセスより狭い部分」を露出するとは特定していない点。
（３）相違点についての検討
　ア　相違点１について
（ア）上記（１）イ（オ）のとおり、「積層された複数の膜をエッチングして開口を設ける際に、初めに下層の膜をエッチングストッパとして上層の膜をエッチングし、その後に下層の膜を異なる方法でエッチングすること」（周知技術１）は、本願の優先日前に当該技術分野において周知の技術であった。
（イ）また、引用発明に対して周知技術１を適用することを阻害する要因を見いだすことはできない。
（ウ）したがって、引用発明において、積層された「ＳｉＮ膜２１」及び「ＳｉＯ２膜２２」の一部をエッチング除去することによって開口部を設ける際に、上記周知技術１を適用し、初めに下層の「ＳｉＮ膜２１」をエッチングストッパとして上層の「ＳｉＯ２膜２２」をエッチングし、その後に「ＳｉＮ膜２１」を異なる方法でエッチングすることにより、相違点１に係る構成とすることは、当業者であれば適宜なし得たことである。
　イ　相違点２について
（ア）上記（１）ウ（ウ）のとおり、「III族窒化物半導体装置の製造において、III族窒化物半導体層の上に形成された窒化シリコン等の絶縁層をエッチングしてゲート電極を形成するための開口部を設ける際に、III族窒化物半導体層に接する側が狭くなるようにエッチングを行うこと」（周知技術２）は、本願の優先日前に当該技術分野において周知の技術であった。
（イ）したがって、III族窒化物半導体装置の製造に係る発明である引用発明において、「ＳｉＮ膜２１」及び「ＳｉＯ２膜２２」にゲート電極を形成するための開口部を設ける際に、上記周知技術２を適用し、III族窒化物半導体層（ＡｌＧａＮ電子供給層１３）に接する側が狭くなるようにエッチングを行い、相違点２に係る構成とすることは、当業者であれば容易になし得たことである。
（ウ）なお、引用発明は「ＳｉＮ膜２１」と、その上層に形成された「ＳｉＯ２膜２２」をエッチングするものであるのに対し、周知技術２は「窒化シリコン等の絶縁層」をエッチングするものであり、エッチングの対象が相違するものの、上記（１）イ（ウ）の引用文献４の記載（段落［００２３］）及び引用文献４の［図２］の記載、並びに上記（１）イ（エ）の引用文献５の記載（段落［０００３］）及び引用文献５の図９の記載より、ＳｉＮ膜及び当該ＳｉＮ膜の上層に形成されたＳｉＯ２膜をエッチングすることにより下部にむかってすぼんだ形状の開口部を設けることは本願の優先日前に普通に行われていたことであると認められるから、引用発明に対して周知技術２を適用することを阻害する要因があったとは認められない。
（４）本願発明の作用効果について
　相違点１及び２を総合的に勘案しても、本願発明１の奏する作用効果は、引用発明並びに周知技術１及び２の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
（５）進歩性についてのまとめ
　以上のとおり、本願発明１は、引用発明並びに周知技術１及び２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。
２　明確性について
（１）本願発明７について
　本願の請求項７に係る発明（本願発明７）はキャップ層をエッチングする構成を含んでいないから、キャップ層の下の窒化物ベース層は露出しないものと解される。他方、請求項７が引用する請求項１には、「前記窒化物ベース層の前記部分の直接上と、前記エッチストップ層の側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成することを含む」と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の直接上に形成されるものと解される。
　上記のとおり、請求項７の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点がキャップ層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、本願発明７を明確に把握することができない。
　よって、本願発明７は明確でないから、本願の特許請求の範囲の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（２）本願発明１１について
　本願の請求項１１に「前記ゲート接点を形成することは、前記キャップ層の直接上にあり、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上にあり、前記誘電体層上を前記離隔された接点に向かって延びるゲート接点を形成することを含む」と記載されており、当該記載からは、ゲートリセス及びゲート接点はキャップ層の上に形成されるものと解される。
　他方、請求項１１が引用する請求項１には、「前記窒化物ベース層の前記部分の直接上と、前記エッチストップ層の側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成する」と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の上に形成されるものと解される。
　上記のとおり、請求項１１の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点がキャップ層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、請求項１１に係る発明（本願発明１１）を明確に把握することができない。
　よって、本願発明１１は明確でないから、本願の特許請求の範囲の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（３）本願発明１３について
　本願の請求項１３に「前記ゲートリセス内にゲート接点を形成することは、前記ゲートリセス内の前記絶縁層上にゲート接点を形成することを含む」と記載されており、当該記載からは、ゲートリセス及びゲート接点は絶縁層上に形成されるものと解される。
　他方、請求項１３が引用する請求項１には、「前記窒化物ベース層の前記部分の直接上と、前記エッチストップ層の側壁上と、前記ゲートリセス内の前記誘電体層の直接上と、前記ゲートリセス外の前記誘電体層の直接上を、前記離隔された接点に向かって延びる単一層を含むゲート接点を形成する」と記載されており、当該記載からは、ゲートリセス及びゲート接点は窒化物ベース層の上に形成されるものと解される。
　上記のとおり、請求項１３の記載と、当該請求項が引用する請求項１の記載が整合していないために、ゲートリセス及びゲート接点が絶縁層の上に形成されるのか窒化物ベース層の上に形成されるのかが不明であり、請求項１３に係る発明（本願発明１３）を明確に把握することができない。
　よって、本願発明１３は明確でないから、本願の特許請求の範囲の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
第５　むすび
　以上のとおり、本願発明１は、引用発明並びに周知技術１及び２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　また、本願発明７、１１及び１３は明確でないから、本願の特許請求の範囲の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
　したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。