【事件の表示】
　特願２０１３−５１８６９３「モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用」拒絶査定不服審判事件〔平成２４年　１月　５日国際公開，ＷＯ２０１２／００３２７５，平成２５年　８月２９日国内公表，特表２０１３−５３４０１５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１．手続の経緯
　本願は，２０１１年６月３０日（パリ条約による優先権主張外国庁受理２０１０年７月１日　アメリカ合衆国）を国際出願日とする出願であって，
　平成２４年１２月２８日付けで特許法第１８４条の４第１項の規定による明細書，請求の範囲，及び，図面（図面の中の説明に限る）の日本語による翻訳文が提出されると共に審査請求がなされ，平成２６年１月２９日付けで審査官により拒絶理由が通知され，これに対して平成２６年５月７日付けで意見書が提出されると共に手続補正がなされ，平成２６年１２月１９日付けで審査官により最後の拒絶理由が通知され，これに対して平成２７年４月６日付けで意見書が提出されると共に手続補正がなされたが，平成２７年４月２８日付けで審査官により平成２７年４月６日付けの手続補正が却下されると共に拒絶査定がなされ（謄本送達;平成２７年５月１日），これに対して平成２７年９月１日付けで審判請求がなされると共に手続補正がなされ，平成２７年９月２５日付けで審査官により特許法第１６４条第３項の規定に基づく報告がなされ，平成２８年１月１２日付けで上申書の提出があったものである。
　
第２．平成２７年９月１日付けの手続補正の却下の決定
　
　［補正却下の決定の結論］
　
　平成２７年９月１日付け手続補正を却下する。
　
　［理由］
　
１．補正の内容
　平成２７年９月１日付けの手続補正（以下，「本件手続補正」という）により，平成２６年５月７日付けの手続補正により補正された特許請求の範囲，
「　【請求項１】
　揮発性メモリと，
　不揮発性メモリと，
　前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラと，前記メモリコントローラに結合されたプロセッサであって，前記プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする，プロセッサであって，前記プロセッサが前記不揮発性メモリにシステム状態情報を書き込む，あるいは，前記プロセッサが前記不揮発性メモリからシステム状態情報を読み取る，あるいは，それらの組み合わせである，前記プロセッサと，
を備える，モバイルデバイス。
　　【請求項２】
　前記メモリコントローラが，
　前記揮発性メモリに結合された第1のメモリコントローラと，
　前記不揮発性メモリに結合された第2のメモリコントローラであって，前記第2のメモリコントローラは，前記プロセッサが，前記不揮発性メモリのために予約された前記連続メモリマップのセクションをアドレッシングすることを可能にする，第2のメモリコントローラと
をさらに備える，請求項1に記載のモバイルデバイス。
　　【請求項３】
　前記不揮発性メモリが，磁気抵抗ランダムアクセスメモリ(MRAM)および/またはスピントランスファートルクMRAM(STT-MRAM)を備える，請求項1に記載のモバイルデバイス。
　　【請求項４】
　前記プロセッサが，前記不揮発性メモリに/から瞬時オン情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項５】
　前記プロセッサが，前記不揮発性メモリに/からセキュリティ情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項６】
　前記プロセッサが，前記不揮発性メモリに/からデジタル著作権管理(DRM)情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項７】
　前記揮発性メモリと前記不揮発性メモリと前記メモリコントローラと前記プロセッサとが，少なくとも1つの半導体ダイに組み込まれる，請求項1に記載のモバイルデバイス。」（以下，上記引用の請求項各項を，「補正前の請求項」という）は，
「　【請求項１】
　揮発性メモリと，
　不揮発性メモリと，
　前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラと，前記メモリコントローラに結合されたプロセッサであって，前記プロセッサが，前記揮発性メモリの指定された部分が更新されるときに前記不揮発性メモリへ同時にコピーを行うよう，連続メモリマップを利用して，前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする，プロセッサであって，前記プロセッサが前記不揮発性メモリにシステム状態情報を書き込む，あるいは，前記プロセッサが前記不揮発性メモリからシステム状態情報を読み取る，あるいは，それらの組み合わせである，前記プロセッサと，
を備える，モバイルデバイス。
　　【請求項２】
　前記メモリコントローラが，
　前記揮発性メモリに結合された第1のメモリコントローラと，
　前記不揮発性メモリに結合された第2のメモリコントローラであって，前記第2のメモリコントローラは，前記プロセッサが，前記不揮発性メモリのために予約された前記連続メモリマップのセクションをアドレッシングすることを可能にする，第2のメモリコントローラと
をさらに備える，請求項1に記載のモバイルデバイス。
　　【請求項３】
　前記不揮発性メモリが，磁気抵抗ランダムアクセスメモリ(MRAM)および/またはスピントランスファートルクMRAM(STT-MRAM)を備える，請求項1に記載のモバイルデバイス。
　　【請求項４】
　前記プロセッサが，前記不揮発性メモリに/から瞬時オン情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項５】
　前記プロセッサが，前記不揮発性メモリに/からセキュリティ情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項６】
　前記プロセッサが，前記不揮発性メモリに/からデジタル著作権管理(DRM)情報を書き込む/読み取る，請求項1に記載のモバイルデバイス。
　　【請求項７】
　前記揮発性メモリと前記不揮発性メモリと前記メモリコントローラと前記プロセッサとが，少なくとも1つの半導体ダイに組み込まれる，請求項1に記載のモバイルデバイス。」（以下，上記引用の請求項各項を，「補正後の請求項」という）に補正された。
　
２．補正の適否
　本件手続補正が，特許法第１８４条の１２第２項により読み替える同法第１７条の２第３項の規定を満たすものであるか否か，即ち，本件手続補正が，平成２４年４月２８日付けで提出された明細書，請求の範囲の日本語による翻訳文，及び，国際出願の願書に添付された図面（以下，これを「当初明細書等」という）に記載した事項の範囲内でなされたものであるかについて，以下に検討する。
　
　補正後の請求項１には，「揮発性メモリの指定された部分が更新されるときに前記不揮発性メモリへ同時にコピーを行うよう」（以下，これを「補正事項」という）と記載されている。
　しかしながら，補正事項と同一の記載，及び，類似の記載は，当初明細書等に存在しない。
　そこで，補正事項が，当初明細書等から読み取れるかについて，以下に検討する。
　当初明細書等には，
　
ａ．「【０００９】
　別の実施形態は，揮発性メモリと，不揮発性メモリと，揮発性メモリに結合されたメモリコントローラとを含み得るモバイルデバイスを備え得る。本実施形態は，メモリコントローラに結合されたプロセッサであって，そのプロセッサが通常動作中に揮発性メモリをアドレッシングし得る，プロセッサをさらに含み得る。不揮発性メモリとメモリコントローラとに，シャドーコピーコントローラが結合され得る。
揮発性メモリの指定された部分に記憶された情報を不揮発性メモリにコピーすることができるシャドーコピーコントローラが含まれ得る
　【００１０】
　さらに別の実施形態では，モバイルデバイス中の不揮発性メモリを管理するための方法が提示される。本方法は，モバイルデバイスの電力モードを判断するステップと，電力モードに基づいて，電力中断が起こらなかったことを判断するステップとを含み得る。本方法は，動作を処理するために揮発性メモリにアクセスするステップと，
揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするステップとをさらに含み得る
　
　と記載されていて，上記ａに引用の段落【０００９】の「揮発性メモリの指定された部分に記憶された情報を不揮発性メモリにコピーすることができるシャドーコピーコントローラが含まれ得る」という記載と，同じく上記ａに引用の段落【００１０】の「揮発性メモリの所定の部分に記憶された情報を不揮発性メモリにコピーするステップとをさらに含み得る」という記載から，当初明細書等には，“シャドーコピーコントローラが，揮発性メモリの所定の部分に記憶された情報を，不揮発性メモリにコピーすること”が記載されていることが読み取れる。
　さらに当初明細書等には，
　
ｂ．「【００３０】
　モバイルデバイス300では，シャドーアドレッシングメモリマップ360は，通常動作のためにプロセッサによって使用される，揮発性メモリに関連し得る1つのより大きいマップ364を含み得る。
不揮発性メモリに関連し得る別の並列メモリマップ365
揮発性メモリマップ364のシャドー部分は，それの状態が変更されたときに不揮発性メモリにコピーされ得，したがって，電力停止に起因するデータ損失からの連続「バックアップ」が行われる
　
ｃ．「【００３５】
　図4に，シャドーアドレッシングメモリマップ360を利用して，移動局300によって実行される例示的なプロセス400を示すフローチャートを示す。PMIC330は最初に，モバイルデバイスの電力状態を判断する(410)。たとえば，PMIC330は，被制御電力中断または無制御電力中断が起こったかどうかを確認し得る。電力状態が正常であり，電力停止が起こらなかった場合，プロセッサ310は，通常の読取り動作および/または書込み動作のために揮発性メモリ340にアクセスする(420)。さらに，
揮発性メモリマップ364のシャドー部分に書き込まれたデータを不揮発性メモリ350にコピーする(425)。この動作は，不揮発性メモリマップ365を使用して，シャドーコピーコントローラ330によって実行され得る
　
　という記載が存在していて，上記ｂに引用の段落【００３０】の「揮発性メモリマップ364のシャドー部分は，それの状態が変更されたときに不揮発性メモリにコピーされ得，したがって，電力停止に起因するデータ損失からの連続「バックアップ」が行われる」という記載は，「揮発性メモリマップ364のシャドー部分」，つまり，メモリマップに記載されたアドレス情報が，「不揮発性メモリにコピーされ」るようにも読めるが，上記ｂに引用の段落【００３０】の他の記載内容から，“揮発性メモリマップ364のシャドー部分によって指定される揮発性メモリの所定のアドレス部分に記憶されている情報を，不揮発性メモリにコピーし得る”ものであると解される。
　そして，上記で指摘した上記ａに引用の段落【０００９】，段落【００１０】の記載内容，及び，上記ｃに引用の段落【００３５】の「揮発性メモリマップ364のシャドー部分に書き込まれたデータを不揮発性メモリ350にコピーする(425)。この動作は，不揮発性メモリマップ365を使用して，シャドーコピーコントローラ330によって実行され得る」という記載から，当初明細書等には，“揮発性メモリの，揮発性メモリに対するメモリマップのシャドー部分のアドレスに書き込まれた情報が書き換えられた場合に，当該書き換えられた情報を，不揮発性メモリにコピーし得る”という事項が記載されていることは読み取れる。
　したがって，当初明細書等には，“揮発性メモリのシャドー部分のアドレスマップに対応するアドレスに書き込まれている情報が更新された場合に，該更新された情報を，揮発性メモリの当該アドレスから，不揮発性メモリへコピーする”という構成が開示されていることまでは読み取れるが，補正事項である「揮発性メモリの指定された部分が更新されるときに前記不揮発性メモリへ同時にコピーを行う」こと，即ち，“発性メモリの指定された部分が更新されるときに，同時に，当該更新情報を不揮発性メモリへコピーする”という構成を読み取ることはできない。
　以上検討したとおり，補正事項は，当初明細書等に記載されておらず，当初明細書等に記載された内容から，補正事項に相当する構成を読み取ることもできない。
　よって，本件補正発明は，当初明細書等の記載の範囲内でなされたものではない。
　
３．補正却下むすび
　したがって，本件手続補正は，特許法第１８４条の１２第２項により読み替える同法第１７条の２第３項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって，補正却下の決定の結論のとおり決定する。
　
第３．本願発明について
　平成２７年９月１日付けの手続補正は，上記のとおり却下されたので，本願の請求項各項に係る発明は，平成２６年５月７日付けの手続補正により補正された，上記「第２．平成２７年９月１日付けの手続補正の却下の決定」の「１．補正の内容」において補正前の請求項１〜請求項７として引用した記載によって特定されるものである。
　
第４．平成２６年１２月１９日付けの拒絶理由
　原審による平成２６年１２月１９日付けの拒絶理由（以下，これを「原審拒絶理由」という）は，概略，次のとおりである。
「［理由Ａ］
　平成２６年　５月　７日付けでした手続補正は，下記の点で願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから，特許法第１７条の２第３項に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　記
　この補正は，請求項１の記載において，「前記プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」とするものである。
　
　そして，出願人は，意見書において，「上記の補正内容（『実質的に同時に』という記載を付加した点）は，願書に最初に添付した明細書の段落【００３０】等の記載に基づくものである。」旨を主張している。
・・・・・（中略）・・・・・
　補正後の請求項１の「実質的に同時に」という記載における“実質的に”は発明を不明確にする表現であると認められるが，明細書の段落【００３０】に，補正後の請求項１における『前記プロセッサが，連続メモリマップを利用して，“実質的に同時”に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする』ことが記載されているとは認められない。
　
　願書に最初に添付した明細書，特許請求の範囲又は図面の他の記載を参照しても，補正後の請求項１における『前記プロセッサが，連続メモリマップを利用して，“実質的に同時”に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする』ことが記載されているとは認められない。
　そして，補正後の請求項１における『前記プロセッサが，連続メモリマップを利用して，“実質的に同時”に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする』ことが，願書に最初に添付した明細書，特許請求の範囲又は図面の記載から自明であるとも認められない。
　
　したがって，この補正は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものだとは認められない。
　
　なお，この補正は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものだとは認められないが，請求項１において補正により付加された上記の「実質的に同時に」という記載（下線部分に留意）が不明確な表現である点を考慮し，審査の効率性の観点から，以下の［理由Ｂ］〜［理由Ｄ］も，併せて通知することとする。
［理由Ｂ］
　この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　記
　補正後の請求項１には，「・・・・・前記プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする・・・・・」と記載されている。
　当該補正後の請求項１の上記の記載における「実質的に同時」という日本語の表現には，“（完全に）同時”以外のアドレッシングのタイミングも包含されると解釈されるが，前記不揮発性メモリと前記揮発性メモリのそれぞれのアドレッシングのタイミングが，どのように異なるものまで，「実質的に同時」に包含されるのか，不明瞭であり，発明の範囲が不明確になっている。
　
　したがって，補正後の請求項１−７に係る発明（請求項２−７は直接的に請求項１を引用している点に留意）は，明確でない。
　
［理由Ｃ］
　この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第１号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　記
　補正後の請求項１には，「・・・・・前記プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする・・・・・」と記載されているが，このようなことが発明の詳細な説明に記載されているとは認められない。
・・・・・（中略）・・・・・
　発明の詳細な説明における他の記載を参照しても，補正後の請求項１の上記の記載内容が発明の詳細な説明に記載されているとは認められない。
　
　したがって，補正後の請求項１−７に係る発明（請求項２−７は直接的に請求項１を引用している点に留意）は，発明の詳細な説明に記載したものでない。
　
［理由Ｄ］
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　　　　　　　記
　
　　　　　　　　　　引　用　文　献　等　一　覧
　　　　１．欧州特許出願公開第１１３２８１９号明細書
　　　　２．米国特許出願公開第２０１０／０１５３６３３号明細書
　　　　３．特開２００５−１１５７２０号公報
（以下略）」
　
第５．当審の判断
１．［理由Ａ］１７条の２第３項について
　本願の請求項１に記載の「プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」（以下，これを「引用記載」という）と同一の記載，及び，類似する記載は，当初明細書等には記載されていない。
　そこで，当初明細書等の記載内容から，引用記載の構成が読み取れるかについて検討する。
　当初明細書等には，「連続メモリマップ」に関して，
　
ｄ．「【０００８】
　一実施形態は，揮発性メモリと，不揮発性メモリと，不揮発性メモリと揮発性メモリとに機能的に結合されたメモリコントローラとを含み得るモバイルデバイスを含むことができる。本実施形態は，メモリコントローラに結合されたプロセッサであって，
そのプロセッサが，連続メモリマップを利用して，不揮発性メモリと揮発性メモリの両方をアドレッシングし得る，プロセッサをさらに含み得る
　
ｅ．「【図面の簡単な説明】
　【００１１】
　【図１】従来のメモリ構成を有するモバイルデバイスのブロック図。
　【図２】
連続アドレッシングメモリマップを使用するメモリ構成を有する例示的なモバイルシステムのブロック図
　【図３】
シャドーアドレッシングメモリマップを使用するメモリ構成を有する例示的なモバイルシステムのブロック図
　【図４】シャドーアドレッシングメモリマップを利用して移動局によって実行される例示的なプロセスを示すフローチャート。
　【図５Ａ】様々な実施形態に関連する例示的なメモリパッケージング構成のブロック図。
　【図５Ｂ】様々な実施形態に関連する例示的なメモリパッケージング構成のブロック図。」
　
ｆ．「【００２３】
　図2に，
連続アドレッシングメモリマップ260を使用するメモリ構成を有する例示的なモバイルシステム200のブロック図を示す
　【００２４】
　
モバイルデバイス200では，連続アドレッシングメモリマップ260が分割され得，マップのある部分は揮発性メモリに関連し得，マップの別の部分は不揮発性メモリに関連し得る。マップの不揮発性部分は，システム状態，セキュリティ，デジタル著作権管理，または無制御電力停止の場合に保持することが望ましいことがある他の情報に関連する情報を記憶するために予約され得る。マップの他の部分は，揮発性メモリに関連し得，セキュリティまたはシステムの状態にとって重要でないデータを含む他の情報を記憶するために使用され得る
　
ｇ．「【００２６】
　さらに詳細には，
プロセッサ210は，連続メモリマップ260を使用して揮発性メモリ240と不揮発性メモリ250の両方にアクセスし得る。連続メモリマップ260は，アドレス値のセットによってランダムにアクセスされ得る。アドレス値のある範囲は，(物理揮発性メモリ240に対応する)揮発性メモリマップ264にマッピングし得，値の別の範囲は，(物理不揮発性メモリ250に対応する)不揮発性メモリマップ265にマッピングし得る
不揮発性メモリ250に記憶するためにプロセッサが選択することを望み得るデータのタイプは，システム状態データ，セキュリティデータ，デジタル著作権管理(DRM)データ，またはモバイルデバイス200への電力が中断されたときに保持されるべき他のデータを含み得る
　
　という記載が存在し，対応する【図２】に，「連続アドレッシングメモリマップ260」が例示されている。
　上記引用の当初明細書等の記載中，本願の請求項１の「連続メモリマップ」と同一の表現は，上記ｄに引用の段落【０００８】と，上記ｇに引用の段落【００２６】に存在するが，上記ｇに引用の段落【００２６】には「連続メモリマップ260」と記載され，一方，上記ｆに引用の段落【００２４】には，「連続アドレッシングメモリマップ260」と記載され，更に，上記ｅに引用した段落【００１１】の「連続アドレッシングメモリマップ」に関して，関連する【図２】を参照すると，【図２】には，「連続アドレッシングメモリマップ」には，「２６０」の番号が付与されていることから，当初明細書等においては，「連続メモリマップ」と，「連続アドレッシングメモリマップ」とは同一のものである。
　そして，上記ｄ〜ｇに引用した当初明細書等の記載内容から，「連続メモリマップ」は，【図２】に開示の実施形態（以下，これを「実施形態１」という）に関連するものである。
　実施形態１においては，「連続メモリマップ」は，上記ｆに引用の段落【００２４】の「連続アドレッシングメモリマップ260が分割され得，マップのある部分は揮発性メモリに関連し得，マップの別の部分は不揮発性メモリに関連し得る」という記載と，上記ｇに引用の段落【００２６】の「連続メモリマップ260は，アドレス値のセットによってランダムにアクセスされ得る。アドレス値のある範囲は，(物理揮発性メモリ240に対応する)揮発性メモリマップ264にマッピングし得，値の別の範囲は，(物理不揮発性メモリ250に対応する)不揮発性メモリマップ265にマッピングし得る」という記載から，「揮発性メモリ」に関連した部分と，「不揮発性メモリ」に関連した部分とに分割されており，「揮発性メモリ」の「連続メモリマップ」の「揮発性メモリ」に関連した部分のアドレスには，上記ｆに引用の段落【００２４】の「セキュリティまたはシステムの状態にとって重要でないデータを含む他の情報」という記載にあるようなデータが記憶され，「不揮発性メモリ」の「連続メモリマップ」の「不揮発性メモリ」に関連した部分のアドレスには，上記ｆに引用の段落【００２４】の「システム状態，セキュリティ，デジタル著作権管理，または無制御電力停止の場合に保持することが望ましいことがある他の情報に関連する情報」という記載，及び，上記ｇに引用の段落【００２６】の「システム状態データ，セキュリティデータ，デジタル著作権管理(DRM)データ，またはモバイルデバイス200への電力が中断されたときに保持されるべき他のデータ」という記載にあるようなデータが記憶されるものである。
　即ち，「連続メモリマップ」を使用する場合に，「揮発性メモリ」と，「不揮発性メモリ」とに記憶される情報の種類が異なっている。
　そして，当初明細書等においては，「プロセッサ」が，「連続メモリマップ」を使って，「揮発性メモリ」，「不揮発性メモリ」へアクセスする点については，上記ｄに引用の段落【０００８】の「そのプロセッサが，連続メモリマップを利用して，不揮発性メモリと揮発性メモリの両方をアドレッシングし得る」という記載と，上記ｇに引用の段落【００２６】の「プロセッサ210は，連続メモリマップ260を使用して揮発性メモリ240と不揮発性メモリ250の両方にアクセスし得る。連続メモリマップ260は，アドレス値のセットによってランダムにアクセスされ得る」という記載がある程度であって，これら指摘の事項から，当初明細書等から読み取れる事項は，
“プロセッサが，揮発性メモリと，不揮発性メモリのアドレスが連続するように構成された１つの連続メモリマップを用いることで，メモリマップを換えることなく，揮発性メモリ記憶すべきデータ，及び，不揮発性メモリへ記憶すべきデータを記憶するため，揮発性メモリと不揮発性メモリそれぞれへアドレッシングを行うことができる”
　というものであって，上記引用箇所には，
“プロセッサが，揮発性メモリと不揮発性メモリに，それぞれ異なるデータを記憶するために，連続メモリマップを用いて，揮発性メモリと不揮発性メモリとに，実質的に同時にアドレッシングを行う”
　といった事項は，記載も示唆もされていない。
　また，上記ｂに引用した段落【００３０】，及び，上記ｃに引用した段落【００３５】に，「シャドーアドレッシングメモリマップ360」を用いた実施形態（以下，これを「実施形態２」という）が開示されているが，実施形態２は，上記ｃに引用した【００１１】の「シャドーアドレッシングメモリマップを使用するメモリ構成を有する例示的なモバイルシステムのブロック図」という記載にもあるとおり，【図３】に関連するものであり，実施形態２において，「不揮発性メモリ」のメモリマップは，【図３】，上記ｂに引用の段落【００３０】の「不揮発性メモリに関連し得る別の並列メモリマップ365」という記載，及び，上記ｄに引用した段落【００３５】の「揮発性メモリマップ364のシャドー部分に書き込まれたデータを不揮発性メモリ350にコピーする(425)。この動作は，不揮発性メモリマップ365を使用して，シャドーコピーコントローラ330によって実行され得る」という記載から，「揮発性メモリ」のメモリマップとは，異なる「並列メモリマップ365」であるから，実施形態２においては，「揮発性メモリ」と「不揮発性メモリ」とのアドレッシングに，「連続メモリマップ」を用いていない。
　したがって，実施形態２は，引用記載を説明するものではない。
　仮に，実施形態２が，引用記載を説明するものであったとしても，実施形態２については，上記「第２．平成２７年９月１日付けの手続補正の却下の決定」の「２．補正の適否」において検討したとおりであるから，実施形態２からは，「実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」という構成を読み取ることはできない。
　以上に検討したとおりであるから，引用記載は，当初明細書等に記載されたものではなく，当初明細書等の記載内容から読み取れるものでもないので，平成２６年５月７日付けの手続補正は，当初明細書等の記載の範囲内でなされたものではない。
　
２．［理由Ｃ］３６条６項１号について
　上記「１．１７条の２第３項について」において検討したとおり，当初明細書等，即ち，本願明細書の発明の詳細な説明，及び，図面には，本願の請求項１に記載の「プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」は記載されておらず，本願明細書の発明の詳細な説明，及び，図面に開示の事項から読み取れるものでもない。
　そして，本願の請求項２〜請求項７は，本願の請求項１を引用するものであるから，上記指摘の本願の請求項１の構成を内包している。
　よって，本願の請求項１〜請求項７に係る発明は，本願明細書の発明の詳細な説明に記載されたものではない。
　
３．［理由Ｂ］３６条６項２号について
　本願の請求項１に記載の「プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」に関して，「実質的に同時」とは，「同時」ではないが，それに近い状態を表現したものと解される。
　しかしながら，本願の請求項１に記載の内容からは，「実質的に同時」が，どの程度「同時」とは異なっているか不明であり，更に，どのようにして，当該「実質的に同時」という状態を実現しているのかも不明である。
　上記指摘の点は，本願の請求項１を引用する本願の請求項２〜請求項７に記載の内容を加味しても解消しない。
　加えて，上記「第２．平成２７年９月１日付けの手続補正の却下の決定」の「２．補正の適否」，及び，上記「１．１７条の２第３項について」において検討したとおり，「同時」，或いは，「実質的に同時」については，本願明細書の発明の詳細な説明，及び，図面には記載されておらず，示唆をもされていないので，本願明細書の発明の詳細な説明，及び，図面の記載内容を検討しても，上記指摘の不明である点は解消しない。
　以上に検討したとおりであるから，本願の請求項１〜請求項７に係る発明は，明確ではない。
　
４．［理由Ｄ］２９条２項について
（１）本願発明
　本願の請求項１に係る発明（以下，これを「本願発明」という）は，上記２．，及び，３．において検討したとおり，本願明細書の発明の詳細な説明に記載されたものではなく，かつ，明確ではないが，一応，「第３．本願発明について」において言及した，上記「第２．平成２７年９月１日付けの手続補正の却下の決定」の「１．補正の内容」において補正前の請求項１として引用した，次の記載のとおりのものであるとして以下の検討を行う。
　
「揮発性メモリと，
　不揮発性メモリと，
　前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラと，前記メモリコントローラに結合されたプロセッサであって，前記プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする，プロセッサであって，前記プロセッサが前記不揮発性メモリにシステム状態情報を書き込む，あるいは，前記プロセッサが前記不揮発性メモリからシステム状態情報を読み取る，あるいは，それらの組み合わせである，前記プロセッサと，
を備える，モバイルデバイス。」
　
（２）引用刊行物に記載の事項
ア．原審拒絶理由に引用された，本願の第１国出願前に既に公知である，欧州特許出願公開第１１３２８１９号明細書（２００１年９月１２日公開，以下，これを「引用刊行物１」という）には，関連する図面と共に，次の事項が記載されている。
　
Ａ．「[0003] In accordance with the invention 
there is provided a memory controller for controlling the transfer of data to and from a memory array, wherein thememory array includes a first type of memory and a second type of memory
the memory controller comprises
　an 
address decode
a first sub-controller for generating a plurality of memory interface signals for controlling the first type of memory, said 
first sub-controller being operated in response to addresses within a first range of addresses output by the address decoder
a second sub-controller for generating a plurality of memory interface signals for controlling the second type of memory, said 
second sub-controller being operated in response to addresses within a second, non-overlapping range of addresses output by the address decoder
（［０００３］　本発明によれば，
メモリアレイへ，及び，メモリアレイからのデータ転送を制御するためのメモリコントローラが提供され，ここで，メモリアレイは，メモリの第１のタイプと，メモリの第２のタイプとを含み
メモリコントローラは
　アクセスされるためのメモリアレイのアドレスを含む，メモリ・アクセス・リクエストを受信するための入力と，アクセスされるためのメモリアレイのアドレスを出力するための出力を有する
アドレス・デコーダと
 　メモリの第１のタイプを制御するための，複数のメモリ・インターフェース信号を生成するためであって,
アドレス・デコーダによるアドレス出力の第１の範囲の範囲内でアドレスすることへの応答において動作される第１のサブ・コントローラと
　メモリの第２のタイプを制御するための，複数のメモリ・インターフェース信号を生成するためであって,
アドレス・デコーダによるアドレス出力の第２の，オーバラップしない範囲の範囲内でアドレスすることへの応答において動作される第２のサブ・コントローラと
　
とからなる
　
Ｂ．「[0005] 
The memory controller of the invention may be used in a variety of electronic devices such as portable radio telecommunications devices (e.g. telephones and communicators)
（
本発明のメモリコントローラは，携帯無線通信デバイス（例えば，電話，及び，通信機器）といった種々の電子デバイスにおいて使用される
　
Ｃ．「[0010] 
As shown in Figure 1 a memory controller 2 in accordance with the invention comprises an address decoder 22 and at least a first sub-controller 24 and asecond sub-controller 26
The memory controller 2 controls the transfer of data to and from a memory array 4 and operates under control of a microprocessor 6.
[0011] 
The memory array 4 comprises at least a first type of memory 42 and a second type of memory 44. The first type of memory 42 is of a burst mode type, preferably a synchronous burst mode type e.g. the flash memory chip28F160F3 from Intel Corporation. The second memory type is a SynchronousDynamic Random Access Memory (SDRAM)
（［００１０］
図１を参照すると，本発明におけるメモリコントローラ２は，アドレス・デコーダ２２と，少なくとも，第１のサブ・コントローラ２４と，第２のサブ・コントローラとからなる
メモリコントローラ２は，メモリアレイへの，及び，メモリアレイ４からのデータの転送を制御し，マイクロプロセッサ６の制御の下で動作する
［００１１］
メモリアレイ４は，少なくとも，メモリの第１のタイプ４２と，メモリの第２のタイプ４４からなる。メモリの第１のタイプ４２は，バースト・モード・タイプの，望ましくは，例えば，インテルのフラッシュメモリチップ２８Ｆ１６０Ｆ３といった，同期バースト・モード・タイプのものである。メモリの第２のタイプは，ＳＤＲＡＭである
　
Ｄ．「[0019] 
The addresses 0 to 16MB are allocated to the Flash memory 42 and addresses above 16MB are allocated to the SDRAM 44. This information is stored in the address decoder 22
（［００１９］
０〜１６ＭＢのアドレスは，フラッシュメモリ４２に割り当てられ，１６ＭＢを超えるアドレスは，ＳＥＲＡＭ４４に割り当てられる。この情報は，アドレス・デコーダ２２に格納される
　
Ｅ．「
　
」
　
イ．原審拒絶理由に引用された，本願の第１国出願前に既に公知である，特開２００５−１１５７２０号公報（２００５年４月２８日公開，以下，これを「引用刊行物２」という）には，関連する図面と共に，次の事項が記載されている。
　
Ｆ．「【００２２】
　尚，情報処理装置１としては，例えば，パーソナルコンピュータや
携帯情報端末（Personal Digital Assistant），移動体通信端末装置
　
Ｇ．「【００６４】
　上記に説明した構成によれば，
コンピュータ装置への適用において，例えば，内蔵されている不揮発性メモリを使ってシステム状態を保存し，その後に不揮発性メモリの内容を揮発性メモリに書き戻して，以前の実行状態に戻すことにより，中断されたデータ処理を続行させることができる
　
Ｈ．「
　
」
　
（３）引用刊行物に記載の発明
ア．上記Ａの「 there is provided a memory controller for controlling the transfer of data to and from a memory array, wherein thememory array includes a first type of memory and a second type of memory（メモリアレイへ，及び，メモリアレイからのデータ転送を制御するためのメモリコントローラが提供され，ここで，メモリアレイは，メモリの第１のタイプと，メモリの第２のタイプとを含み）」という記載と，上記Ｃの「The memory controller 2 controls the transfer of data to and from a memory array 4 and operates under control of a microprocessor 6（メモリコントローラ２は，メモリアレイへの，及び，メモリアレイ４からのデータの転送を制御し，マイクロプロセッサ６の制御の下で動作する）」という記載から，引用刊行物１からは，
“メモリの第１のタイプと，第２のタイプを含むメモリアレイに対するデータ転送を制御する，マイクロプロセッサの制御下で動作するメモリコントローラ”が読み取れる。
　
イ．上記Ａの「the memory controller comprises・・・address decoder・・・ first sub-controller  being operated in response to addresses within a first range of addresses output by the address decoder・・・a second sub-controller  being operated in response to addresses within a second, non-overlapping range of addresses output by the address decoder（メモリコントローラは，・・・アドレス・デコーダと・・・・アドレス・デコーダによるアドレス出力の第１の範囲の範囲内でアドレスすることへの応答において動作される第１のサブ・コントローラと・・・アドレス・デコーダによるアドレス出力の第２の，オーバラップしない範囲の範囲内でアドレスすることへの応答において動作される第２のサブ・コントローラとからなる。」という記載と，上記Ｃの「As shown in Figure 1 a memory controller 2 in accordance with the invention comprises an address decoder 22 and at least a first sub-controller 24 and asecond sub-controller 26（図１を参照すると，本発明におけるメモリコントローラ２は，アドレス・デコーダ２２と，少なくとも，第１のサブ・コントローラ２４と，第２のサブ・コントローラとからなる）」という記載から，引用刊行物１において，
“メモリコントローラは，アドレスデコーダと，アドレスの第１の範囲内でアドレスすることへの応答において動作される第１のサブ・コントローラと，前記アドレス出力の第１の範囲内とオーバラップしない範囲内でアドレスすることへの応答において動作される第２のサブ・コントローラから構成される”ものであることが読み取れる。
　
ウ．上記Ｃの「The memory array 4 comprises at least a first type of memory 42 and a second type of memory 44. The first type of memory 42 is of a burst mode type, preferably a synchronous burst mode type e.g. the flash memory chip28F160F3 from Intel Corporation. The second memory type is a SynchronousDynamic Random Access Memory (SDRAM)（メモリアレイ４は，少なくとも，メモリの第１のタイプ４２と，メモリの第２のタイプ４４からなる。メモリの第１のタイプ４２は，バースト・モード・タイプの，望ましくは，例えば，インテルのフラッシュメモリチップ２８Ｆ１６０Ｆ３といった，同期バースト・モード・タイプのものである。メモリの第２のタイプは，ＳＤＲＡＭである）」という記載と，上記ア．において検討した事項から，引用刊行物１には，
“フラッシュメモリと，ＳＤＲＡＭに対するデータ転送を制御する，マイクロプロセッサの制御下で動作するメモリコントローラ”が記載されていることが読み取れる。
　
エ．上記Ｄの「The addresses 0 to 16MB are allocated to the Flash memory 42 and addresses above 16MB are allocated to the SDRAM 44. This information is stored in the address decoder 22（０〜１６ＭＢのアドレスは，フラッシュメモリ４２に割り当てられ，１６ＭＢを超えるアドレスは，ＳＥＲＡＭ４４に割り当てられる。この情報は，アドレス・デコーダ２２に格納される）」という記載と，上記イ．において検討した事項から，引用刊行物１においては，
“アドレスの第１の範囲は，フラッシュメモリに割り当てられ，第１の範囲に連続するアドレスの第２の範囲は，ＳＤＲＡＭに割り当てられ，前記割り当ての情報は，アドレスデコーダに格納される”ことが読み取れる。
　
オ．上記Ｂの「The memory controller of the invention may be used in a variety of electronic devices such as portable radio telecommunications devices (e.g. telephones and communicators)（本発明のメモリコントローラは，携帯無線通信デバイス（例えば，電話，及び，通信機器）といった種々の電子デバイスにおいて使用される。）」という記載と，上記ア．〜エ．において検討した事項から，引用刊行物１の「携帯無線通信デバイス」は，“アドレス・デコーダと，第１のサブ・コントローラ，及び，第２のサブコンとローラとから構成されるメモリコントローラと，フラッシュメモリ，及び，ＳＤＲＡＭとを含むメモリアレイから構成される”ものであることが読み取れる。
　
カ．以上，ア．〜オ．において検討した事項から，引用刊行物１には，次の発明（以下，これを「引用発明」という）が記載されているものと認める。
　
「フラッシュメモリと，ＳＤＲＡＭと，
　アドレス・デコーダと，アドレスの第１の範囲内でアドレスすることへの応答において動作される第１のサブ・コントローラと，前記アドレスの第１の範囲内に連続する，アドレスの第２の範囲内でアドレスすることへの応答において動作される第２のサブ・コントローラから構成され，前記フラッシュメモリと，前記ＳＤＲＡＭに対するデータ転送を制御する，マイクロプロセッサの制御下で動作するメモリコントローラとを有し，
　前記アドレスの第１の範囲は，フラッシュメモリに割り当てられ，前記第１の範囲に連続するアドレスの第２の範囲は，ＳＤＲＡＭに割り当てられ，前記割り当ての情報は，アドレス・デコーダに格納される，携帯無線通信デバイス。」
　
（４）本願発明と引用発明との対比
ア．引用発明における「携帯無線通信デバイス」，「フラッシュメモリ」，「ＳＤＲＡＭ」が，それぞれ，本願発明における「モバイルデバイス」，「不揮発性メモリ」，「揮発性メモリ」に相当する。
　
イ．引用発明における「メモリコントローラ」は，「フラッシュメモリ」と，「ＳＤＲＡＭ」への「データ転送を制御する」ものであるから，当該「メモリコントローラ」と，当該「フラッシュメモリ」，「ＳＤＲＡＭ」が機能的に結合されていることは明らかである。
　よって，引用発明における「メモリコントローラ」が，本願発明における「前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラ」に相当する。
　
ウ．引用発明における「メモリコントローラ」は，「マイクロプロセッサの制御下で動作する」ものであるから，引用発明においても「メモリコントローラ」に接続された「プロセッサ」が存在する。
　よって，引用発明における「マイクロプロセッサ」が，本願発明における「メモリコントローラに結合されたプロセッサ」に相当する。
　
エ．引用発明において，“アドレス・デコーダに格納されている，フラッシュメモリに割り当てられたアドレスの第１の範囲，及び，ＳＤＲＡＭに割り当てられた，前記第１の範囲に連続するアドレスの第２の範囲からなる，割り当ての情報”は，アドレスすることに用いられるものであるから，
　引用発明における「割り当ての情報」が，本願発明における「連続メモリマップ」に相当する。
　
オ．引用発明においては，「メモリコントローラ」に含まれる「第１のサブ・コントローラ」が，「アドレスの第１の範囲」を用いて，「フラッシュメモリ」へアドレスすることを行っており，「メモリコントローラ」に含まれる「第２のサブ・コントローラ」が，「アドレスの第２の範囲」を用いて，「ＳＤＲＡＭ」へアドレスすることを行うものであるから，「メモリコントローラ」が，「割り当て情報」を用いて，「フラッシュメモリ」と，「ＳＤＲＡＭ」の両方に，アドレスするものである。
　そして，引用発明における「メモリコントローラ」は，「マイクロプロセッサの制御下で動作する」ものであるから，
　引用発明においては，「マイクロプロセッサ」が，“「メモリコントローラ」が，「割り当ての情報」を用いて，「フラッシュメモリ」と，「ＳＤＲＡＭ」の両方に，アドレスするよう”制御すると言える。
　従って，引用発明における“マイクロプロセッサが，メモリコントローラが，割り当ての情報を用いて，フラッシュメモリと，ＳＤＲＡＭの両方に，アドレスするよう制御する”ことと，
　本願発明における「プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」こととは，
“プロセッサが，連続メモリマップを利用して，不揮発性メモリと揮発性メモリの両方をアドレッシングする”点で共通する。
　
カ．以上，ア．〜オ．において検討した事項から，本願発明と，引用発明との一致点，及び，相違点は，次のとおりである。
　
［一致点］
　　揮発性メモリと，
　不揮発性メモリと，
　前記不揮発性メモリと前記揮発性メモリとに機能的に結合されたメモリコントローラと，前記メモリコントローラに結合されたプロセッサであって，前記プロセッサが，連続メモリマップを利用して，前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする，プロセッサと，を備えるモバイルデバイス。
　
［相違点１］
“プロセッサが，連続メモリマップを利用して，前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする”ことに関して，
　本願発明においては，「プロセッサが，連続メモリマップを利用して，実質的に同時に前記不揮発性メモリと前記揮発性メモリの両方をアドレッシングする」ものであるのに対して，
　引用発明においては，“マイクロプロセッサが，フラッシュメモリと，ＳＤＲＡＭの両方に，実質的に同時にアドレッシング”するかについて，明確ではない点。
　
［相違点２］
“プロセッサ”に関して，
　本願発明においては，「プロセッサであって，前記プロセッサが前記不揮発性メモリにシステム状態情報を書き込む，あるいは，前記プロセッサが前記不揮発性メモリからシステム状態情報を読み取る，あるいは，それらの組み合わせである，前記プロセッサ」であるのに対して，
　引用発明においては，「マイクロプロセッサ」が，「フラッシュメモリ」に対して「システム状態情報」の書き込み，読み出しを行う点については，特に言及されていない点。
　
（５）相違点についての当審の判断
ア．［相違点１］について
“実質的に同時に不揮発性メモリと揮発性メモリの両方をアドレッシングする”ことについては，上記「１．［理由Ａ］１７条の２第３項について」，及び，「２．［理由Ｃ］３６条６項１号について」において指摘したとおり，当初明細書等，即ち，本願明細書の発明の詳細な説明，及び，図面に記載されたものではなく，かつ，上記「３．［理由Ｂ］３６条６項２号について」において指摘したとおり，“「実質的に同時」がどのような状態を表現し，どのように実現されているか不明である”が，
　「実質的に同時」を字句どおりのものとすると，引用発明においても，「マイクロプロセッサ」によって制御される「メモリコントローラ」は，「フラッシュメモリ」用の「第１のサブ・コントローラ」と，「ＳＤＲＡＭ」用の「第２のサブ・コントローラ」とを有している。
　したがって，「マイクロプロセッサ」が，「メモリコントローラ」内の「第１のサブ・コントローラ」と，「第２のサブ・コントローラ」とを制御して，「フラッシュメモリ」と，「ＳＤＲＡＭ」を同時に「アドレッシングする」ことが可能であることは，明らかである。
　ここで，「実質的に同時」とは，“同時ではないが，同時と言っても差し支えない”程度のタイミングを表現したものと解される。
　上記において指摘したとおり，引用発明においても，「マイクロプロセッサ」の制御で，「フラッシュメモリ」と，「ＳＤＲＡＭ」へ，「同時」に「アドレッシングする」ことが可能であるから，同様に，「マイクロプロセッサ」の制御によって，「フラッシュメモリ」と，「ＳＤＲＡＭ」への「アドレッシング」のタイミングを，「実質的に同時」と言える範囲に調整することは，当業者が適宜なし得る事項である。
　よって，［相違点１］は，格別のものではない。
　
イ．［相違点２］について
　不揮発性メモリに対して「システムの状態情報」を書き込み，当該情報を読み出すよう構成することは，上記Ｇに引用した，引用刊行物２の「コンピュータ装置への適用において，例えば，内蔵されている不揮発性メモリを使ってシステム状態を保存し，その後に不揮発性メモリの内容を揮発性メモリに書き戻して，以前の実行状態に戻すことにより，中断されたデータ処理を続行させることができる」という記載にもあるとおり，本願の第１国出願前に，当業者には広く知られた技術事項である。
　そして，引用刊行物２に係る発明は，上記Ｆに引用した，引用刊行物２の記載にもあるとおり，「携帯情報端末（Personal Digital Assistant），移動体通信端末装置」に関連するものであって，上記Ｈに引用した，引用刊行物２の【図１】に示されているとおり，引用発明と同様に，「ＣＰＵ」が，「揮発性記憶手段」，「不揮発性記憶手段」の両方に，アクセスするものであるから，引用発明と同様の構成を有するものである。
　よって，引用発明においても，「フラッシュメモリ」に書き込み，読み出す情報として，「システム状態」を採用することは，当業者が適宜なし得る事項である。
　よって，［相違点２］は，格別のものではない。
　
ウ．本願発明は，明確でない構成を内包するものの，以上，ア．，及び，イ．において検討したとおり，［相違点１」，及び［相違点２］はいずれも格別のものではなく，そして，本願発明の構成によってもたらされる効果も，当業者であれば容易に予測できる程度のものであって，格別なものとは認められない。
　
　なお，審判請求人は，平成２８年１月１２日付けで上申書を提出し，当該上申書において，本願の請求項各項に対する補正案を提示している。
　しかしながら，上記において検討したとおり，審判請求時の補正をもってしても，原審拒絶理由は解消していないので，当該補正案は採用されない。
　また，補正案の内容を検討しても，補正案における請求項１の内容は，出願当初の請求項１に係る発明における「連続メモリマップ」に，「前記揮発性メモリに対応する第１のメモリマップと前記不揮発性メモリに対応する第２のメモリマップとを有する」という限定を加えるものであるが，上記において検討したとおり，引用発明においても，「フラッシュメモリ」と，「ＳＤＲＡＭ」に対応する箇所を有する，連続する割り当て情報を有しており，補正内容を考慮しても，本願の請求項１に係る発明に進歩性は見出せない。
　
第６．むすび
　したがって，平成２６年５月７日付けの手続補正は，特許法第１７条の２第３項に規定する要件を満たしておらず，
　本願は，特許法第３６条第６項第１号及び第２号に規定する要件を満たしておらず，
　本願発明は，引用発明，及び，引用刊行物２に係る発明に基づいて当業者が容易に発明をすることができたものであるので，特許法第２９条第２項の規定により特許を受けることができない。
　
　よって，結論のとおり審決する。