(57)【要約】【課題】デジタル駆動で１フレーム期間内に同一の画素回路に対してデータを書き込む回数を低減する。【解決手段】  画素回路４００Ａは、データ信号Ｘｊを保持する保持容量４１０と、走査信号Ｙｉがアクティブになるとデータ信号Ｘｊを保持容量４１０に取り込むスイッチング素子ＳＷ１と、水平走査期間周期のランプ信号Ｓと、保持容量４１０に保持されたデータ信号Ｘｊとを比較するコンパレータ４２０と、コンパレータ４２０の出力信号に基づいて、パルス幅変調された信号を生成して液晶素子４５０に供給する選択回路４４０とを備える。【選択図】図２
2011221326.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき階調に応じたデータ信号を保持する保持部と、
所定の書込期間に前記データ信号を前記保持部に取り込む第１のスイッチング素子と、
所定周期でレベルが変化する基準信号と前記保持部に保持されたデータ信号とを比較する比較部と、
前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部と、
を備えたことを特徴とする画素回路。
【請求項２】
前記比較部は、常時、前記保持部に保持されたデータ信号と前記基準信号とを比較し、
前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記比較部は、比較結果を示す比較信号を第１ノードに出力し、
前記生成部は、マスク部と、選択部とを備え、
前記マスク部は、
前記マスク期間にオフ状態となり、前記マスク期間以外の他の期間でオン状態となり、一方の端子が前記第１ノードに接続され、他方の端子が第２ノードに接続される第２のスイッチング素子と、
前記マスク期間にオン状態となり、前記マスク期間以外の他の期間でオフ状態となり、一方の端子が前記第２ノードに接続され、他方の端子に第１電位が供給される第３のスイッチング素子とを備え、
前記第２ノードに前記マスク期間において前記第１電位となり、前記マスク期間以外の期間において前記比較信号を出力し、
前記選択部は、前記マスク部の出力信号に基づいて、第１レベルと第２レベルとのうちいずれか一方を選択して、前記駆動信号として出力する、
ことを特徴とする請求項１または２に記載の画素回路。
【請求項４】
前記基準信号は、信号線を介して供給され、
前記第１のスイッチング素子は、前記データ信号を供給するデータ線と第３ノードとの間に設けられており、
前記保持部は、一方の端子に前記第３ノードが接続されており、他方の端子に固定電位が供給される保持容量であり、
前記比較部は、一方の端子が前記第３ノードに接続され、他方の端子が前記信号線に接続されるコンパレータを備える、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の画素回路。
【請求項５】
前記基準信号は、信号線を介して供給され、
前記第１のスイッチング素子は、前記データ信号を供給するデータ線と第３ノードとの間に設けられており、
前記保持部は、
一方の端子に前記第３ノードが接続されており、他方の端子に第４ノードが接続されるカップリング容量と、
一方の端子に前記第３ノードが接続されており、他方の端子が前記信号線に接続される第４のスイッチング素子とを備え、
前記比較部は、
前記第４ノードと入力端子が接続され、第５ノードと出力端子が接続されるインバータと、
前記第４ノードと前記第５ノードとの間に設けられ、前記書込期間においてオン状態となり、前記書込期間以外の他の期間においてオフ状態となる第５のスイッチング素子とを備える、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の画素回路。
【請求項６】
前記書込期間は、１水平走査期間であり、
前記基準信号の所定周期は、前記１水平走査期間の自然数倍であることを特徴とする請求項１乃至５のうちいずれか１項に記載の画素回路。
【請求項７】
前記基準信号はランプ波形またはガンマ特性の波形を有することを特徴とする請求項１乃至５のうちいずれか１項に記載の画素回路。
【請求項８】
複数のデータ線と、
複数の走査線と、
複数の信号線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、
前記複数のデータ線に表示すべき階調に応じたデータ信号を供給するデータ線駆動回路と、
一または複数の水平走査期間を１周期として、レベルが変化する基準信号を生成し、前記複数の信号線に共通に供給する基準信号生成手段とを備え、
前記複数の画素回路の各々は、
前記データ信号を保持する保持部と、
前記走査線を介して供給される前記走査信号がアクティブとなる書込期間において、前記データ線を介して供給される前記データ信号を前記保持部に取り込む第１のスイッチング素子と、
前記信号線を介して供給される前記基準信号と前記保持部に保持されたデータ信号とを比較する比較部と、
前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部とを備える、
ことを特徴とする電気光学装置。
【請求項９】
前記比較部は、常時、前記保持部に保持されたデータ信号と前記基準信号とを比較し、
前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、
ことを特徴とする電気光学装置。
【請求項１０】
前記基準信号は、ｋ（ｋは２以上の自然数）個の水平走査期間を１周期とし、
前記マスク期間はｋ個の水平走査期間であり、
前記複数の走査線と１対１に対応するように設けられた複数の補助走査線と、
前記複数の補助走査線の各々に前記マスク期間でアクティブとなる補助走査信号を供給する補助走査線駆動回路とを備え、
前記生成部は、前記補助走査信号がアクティブな期間は、前記比較部の比較結果を前記駆動信号に反映させず、前記補助走査信号がアクティブな期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、
ことを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
複数のデータ線と、
複数の走査線と、
複数の信号線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、
前記複数のデータ線に表示すべき階調に応じたデータ信号を供給するデータ線駆動回路と、
ｋ（ｋは２以上の自然数）個の水平走査期間を１周期とし、位相が水平走査期間ごとにずれ、１周期の中でレベルが変化するｋ種類の基準信号を生成する基準信号生成手段とを備え、
前記複数の画素回路の各々は、
前記データ信号を保持する保持部と、
前記走査線を介して供給される前記走査信号がアクティブとなる書込期間において、前記データ線を介して供給される前記データ信号を前記保持部に取り込む第１のスイッチング素子と、
前記信号線を介して供給される前記基準信号と前記保持部に保持されたデータ信号とを比較した比較結果を示す比較信号を出力する比較部と、
前記書込期間以外の期間は前記比較信号に基づいて第１レベルと第２レベルのいずれか一方となる駆動信号を生成し、前記書込期間では前記第１レベルとなる駆動信号を生成する生成部とを備え、
ｋ本の前記信号線を組みとし、組を構成するｋ本の前記信号線と１対１に対応するように前記ｋ種類の基準信号を供給する、
ことを特徴とする電気光学装置。
【請求項１２】
請求項８乃至１１のうちいずれか１項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１３】
表示すべき階調に応じたデータ信号を保持する保持部を備えた電気光学装置の駆動方法であって、
書込期間に前記データ信号を前記保持部に書き込み、
所定周期でレベルが変化する基準信号と、前記保持部に保持されたデータ信号とを比較し、
比較結果に基づいて、パルス幅変調された駆動信号を生成する、
ことを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、電気光学装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来の液晶装置（特許文献１参照）や有機ＥＬ素子を用いた発光装置では、１フレームを複数のサブフィールドに分割し、サブフィールド単位で各画素の点灯・消灯を２値的に制御するサブフィールド駆動が知られている。
サブフィールド駆動では、各サブフィールドにおいて点灯・消灯を指定する信号を画素に書き込み、これに従って、点灯・消灯が制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再表００／０７０５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、サブフィールド駆動を用いる従来の液晶装置では、液晶に表示すべき階調に応じたパルス列を印加するために、１フレーム期間内に同一の画素回路に対して複数回データを書き込む必要であり、データ転送スピードをアナログ駆動に比べて高くする必要があった。このため、大画面化、高階調化、立体表示等で必要とされる高フレーム化が困難であるといった問題があった。  
【０００５】
そこで、本発明は、デジタル駆動でありながら、１フレーム期間内に同一の画素回路に対してデータを書き込む回数を大幅に低減することなどを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の画素回路は表示すべき階調に応じたデータ信号を保持する保持部（例えば、保持容量４１０、カップリング容量４６０）と、所定の書込期間に前記データ信号を前記保持部に取り込む第１のスイッチング素子（例えば、ＳＷ１）と、所定周期でレベルが変化する基準信号と、前記保持部に保持されたデータ信号とを比較する比較部（例えば、コンパレータ４２０、インバータ４７０およびスイッチング素子ＳＷ５）と、前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部と、を備える。この画素回路において、電気エネルギーによって光学特性が変化する電気光学素子を設け、前記電気光学素子に、表示すべき階調に応じたパルス幅を有する駆動信号を供給してもよい。また、駆動信号は所定周期を有するパルス幅変調信号であってもよい。この場合、所定周期は任意であり、例えば、水平走査期間の自然数倍の周期であってもよい。
【０００７】
この発明によれば、書込期間にデータ信号を保持部に取り込むと、比較部はデータ信号を所定周期の基準信号と比較するので、パルス幅変調された駆動信号を生成することができる。すなわち、データ信号を一度書き込めば、再度の書き込みがあるまで、繰り返し、基準信号と比較を行って駆動信号を生成する。したがって、デジタル駆動でありながら、１フレームにおいて画素回路にデータ信号を書き込む回数を大幅に低減させることができる。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も所定周期で分散させることができるので、画質を向上させることができる。なお、電気光学素子には、電気エネルギーが印加電圧として与えられると、印加電圧に応じて光学特性たる透過率が変化する液晶素子と、電気エネルギーが電流で与えられると、電流に応じた輝度で発光する有機ＥＬ素子が含まれる。
【０００８】
ここで、前記比較部は、常時、前記保持部に保持されたデータ信号と前記基準信号とを比較し、前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、ことを特徴とする。
書込期間ではデータ信号を再度書き込むため、比較部の比較結果に乱れが発生するが、この発明によれば、マスク期間を設けて比較結果を駆動信号に反映させないようにするので、正確な階調を表示することが可能となる。
【０００９】
より具体的には、前記比較部は、比較結果を示す比較信号を第１ノード（例えば、ノードＤ）に出力し、前記生成部は、マスク部と、選択部とを備え、前記マスク部は、前記マスク期間にオフ状態となり、前記マスク期間以外の他の期間でオン状態となり、一方の端子が前記第１ノードに接続され、他方の端子が第２ノード（例えば、ノードＢ）に接続される第２のスイッチング素子（例えば、ＳＷ２）と、前記マスク期間にオン状態となり、前記マスク期間以外の他の期間でオフ状態となり、一方の端子が前記第２ノードに接続され、他方の端子に第１電位が供給される第３のスイッチング素子（例えば、ＳＷ３）とを備え、前記第２ノードに前記マスク期間において前記第１電位となり、前記マスク期間以外の期間において前記比較信号を出力し、前記選択部は、前記マスク部の出力信号に基づいて、第１レベル（例えば、第１電源電位Ｖ１）と第２レベル（例えば、第２電源電位Ｖ２）とのうちいずれか一方を選択して、前記駆動信号として出力する、ことが好ましい。
この発明によれば、２個のスイッチング素子によって、比較信号をマスクするので、簡易にマスク部を構成することが可能となる。
【００１０】
上述した画素回路において、前記基準信号は、信号線を介して供給され、前記第１のスイッチング素子は、前記データ信号を供給するデータ線と第３ノードとの間に設けられており、前記保持部は、一方の端子に前記第３ノードが接続されており、他方の端子に固定電位が供給される保持容量であり、前記比較部は、一方の端子が前記第３ノードに接続され、他方の端子が前記信号線に接続されるコンパレータを備えることが好ましい。
この場合には、コンパレータによってデータ信号と基準信号とを比較することが可能となる。
【００１１】
上述した画素回路において、前記基準信号は、信号線を介して供給され、前記第１のスイッチング素子は、前記データ信号を供給するデータ線と第３ノード（例えば、ノードＦ）との間に設けられており、前記保持部は、一方の端子に前記第３ノードが接続されており、他方の端子に第４ノード（例えば、ノードＧ）が接続されるカップリング容量と、  一方の端子に前記第３ノードが接続されており、他方の端子が前記信号線に接続される第４のスイッチング素子（例えば、ＳＷ４）とを備え、前記比較部は、前記第４ノードと入力端子が接続され、第５ノード（例えば、ノードＤ）と出力端子が接続されるインバータと、前記第４ノードと前記第５ノードとの間に設けられ、前記書込期間においてオン状態となり、前記書込期間以外の他の期間においてオフ状態となる第５のスイッチング素子（例えば、ＳＷ５）とを備える、ことを特徴とする。
この場合には、インバータと第５のスイッチング素子によって比較部を構成するので、構成を大幅に簡素化することができ、画素の開口率を高めることができる。
【００１２】
上述した画素回路において、前記書込期間は、１水平走査期間であり、前記基準信号の所定周期は、前記１水平走査期間の自然数倍であることが好ましい。
また、上述した画素回路において、前記基準信号はランプ波形またはガンマ特性の波形を有することが好ましい。ランプ波形の場合は、表示すべき階調とパルス幅とを比例させることができる。一方、ガンマ特性を有する波形にすることで、ガンマ補正とパルス幅変調とを同時に実行することが可能となる。
【００１３】
次に、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の信号線と、前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、前記複数のデータ線に表示すべき階調に応じたデータ信号を供給するデータ線駆動回路と、一または複数の水平走査期間を１周期として、レベルが変化する基準信号を生成し、前記複数の信号線に共通に供給する基準信号生成手段とを備え、  前記複数の画素回路の各々は、前記データ信号を保持する保持部と、前記走査線を介して供給される前記走査信号がアクティブとなる書込期間において、前記データ線を介して供給される前記データ信号を前記保持部に取り込む第１のスイッチング素子と、前記信号線を介して供給される前記基準信号と、前記保持部に保持されたデータ信号とを比較する比較部と、前記比較部の比較結果に基づいて、パルス幅変調された駆動信号を生成する生成部とを備える。
【００１４】
この発明によれば、全ての画素回路に共通した基準信号を供給するから、画素回路間で基準信号がバラツクことによる表示輝度のバラツキを無くすことができる。また、デジタル駆動でありながら、１フレームにおいて画素回路にデータ信号を書き込む回数を大幅に低減させることができる。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も所定周期で分散させることができるので、画質を向上させることができる。
【００１５】
上述した電気光学装置において、前記比較部は、常時、前記保持部に保持されたデータ信号と前記基準信号とを比較し、前記生成部は、前記書込期間を含むマスク期間において、前記比較部の比較結果を前記駆動信号に反映させず、前記マスク期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、ことが好ましい。
書込期間ではデータ信号を再度書き込むため、比較部の比較結果に乱れが発生するが、この発明によれば、マスク期間を設けて比較結果を駆動信号に反映させないようにするので、正確な階調を表示することが可能となる。
【００１６】
上述した電気光学装置において、前記基準信号は、ｋ（ｋは２以上の自然数）個の水平走査期間を１周期とし、前記マスク期間はｋ個の水平走査期間であり、前記複数の走査線と１対１に対応するように設けられた複数の補助走査線と、前記複数の補助走査線の各々に前記マスク期間でアクティブとなる補助走査信号を供給する補助走査線駆動回路とを備え、前記生成部は、前記補助走査信号がアクティブな期間は、前記比較部の比較結果を前記駆動信号に反映させず、前記補助走査信号がアクティブな期間が終了した後、前記比較部の比較結果に従って、前記駆動信号を生成する、ことが好ましい。
この発明によれば、基準信号を複数の水平走査期間周期とすることができ、そのような場合に、補助走査信号を用いて比較部の比較結果をマスクすることが可能となる。
【００１７】
また本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の信号線と、前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、前記複数の走査線に、各々の走査線を水平走査期間ごとに順次選択する走査信号を供給する走査線駆動回路と、前記複数のデータ線に表示すべき階調に応じたデータ信号を供給するデータ線駆動回路と、ｋ（ｋは２以上の自然数）個の水平走査期間を１周期とし、位相が水平走査期間ごとにずれ、１周期の中でレベルが変化するｋ種類の基準信号を生成する基準信号生成手段とを備え、前記複数の画素回路の各々は、前記データ信号を保持する保持部と、前記走査線を介して供給される前記走査信号がアクティブとなる書込期間において、前記データ線を介して供給される前記データ信号を前記保持部に取り込む第１のスイッチング素子と、前記信号線を介して供給される前記基準信号と、前記保持部に保持されたデータ信号とを比較した比較結果を示す比較信号を出力する比較部と、前記書込期間以外の期間は前記比較信号に基づいて第１レベルと第２レベルのいずれか一方となる駆動信号を生成し、前記書込期間では前記第１レベルとなる駆動信号を生成する生成部とを備え、ｋ本の前記信号線を組みとし、組を構成するｋ本の前記信号線と１対１に対応するように前記ｋ種類の基準信号を供給する、ことを特徴とする。
この発明によれば、マスク期間を書込期間と同じ１水平走査期間とすることができる。そして、他の水平走査期間を階調表示に割り当てることができる。このため、正確な階調を表示することが可能となる。
【００１８】
次に、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。そのような電子機器としては、パーソナルコンピュータ、携帯電話機、あるいは電子カメラなどが該当する。
【００１９】
また、本発明は電気光学装置の駆動方法として捉えることができる。そのような発明としては、表示すべき階調に応じたデータ信号を保持する保持部を備えた電気光学装置の駆動方法であって、書込期間に前記データ信号を前記保持部に書き込み、所定周期でレベルが変化する基準信号と、前記保持部に保持されたデータ信号とを比較し、比較結果に基づいて、パルス幅変調された駆動信号を生成する、ものが該当する。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る液晶装置の構成を示すブロック図である。
【図２】ｉ行ｊ列目の画素回路４００Ａの回路図である。
【図３】液晶装置１Ａの動作を示すタイミングチャートである。
【図４】第１電源電位Ｖ１、第２電源電位Ｖ２、共通電位ｃｏｍ、および液晶素子４５０へ供給する電位ＶＥの関係を示すタイミングチャートである。
【図５】本発明の第２実施形態に用いるｉ行ｊ列目の画素回路４００Ｂの回路図である。
【図６】第２実施形態の液晶装置１Ａの動作を示すタイミングチャートである。
【図７】第３実施形態に係る液晶装置１Ｂの構成を示すブロック図である。
【図８】同実施形態に用いるｉ行ｊ列目の画素回路４００Ｃの回路図である。
【図９】同実施形態の液晶装置１Ｂの動作を示すタイミングチャートである。
【図１０】同実施形態の変型例に係る画素回路４００Ｄの回路図である。
【図１１】第４実施形態の液晶装置１Ｃの構成を示すブロック図である。
【図１２】同実施形態の液晶装置１Ｃの動作を示すタイミングチャートである。
【図１３】変型例に係るアンプの構成例を示す回路図である。
【図１４】電位機器の一例たるパーソナルコンピュータの外観構成示す斜視図である。
【図１５】電位機器の一例たる投写型表示装置の外観構成示す斜視図である。
【発明を実施するための形態】
【００２１】
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る液晶装置の概略構成を示すブロック図である。液晶装置１Ａは、液晶パネルＡＡと外部回路を備える。液晶パネルＡＡは、薄膜トランジスタ（以下、ＴＦＴと称する。）や各種の配線が形成される素子基板と、素子基板と対向し、一面に共通電極が形成される透明な対向基板と、素子基板と対向基板との間に挟持される液晶とを備える。液晶パネルＡＡには、画素領域Ａ、走査線駆動回路１００Ａ、およびデータ線駆動回路２００が形成されている。このうち、画素領域Ａには、Ｘ方向と平行にｍ本の走査線１０１が形成される。また、Ｘ方向と直交するＹ方向と平行にｎ本のデータ線１０３が形成される。Ｘ方向と平行にｍ本の信号線１０２が形成される。そして、走査線１０１とデータ線１０３との各交差に対応して画素回路４００が各々設けられている。
【００２２】
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００２３】
走査線駆動回路１００Ａは、複数の走査線１０１を順次選択するための走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを生成して、各画素回路４００に各々供給する。走査信号Ｙ１は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２、３、…、ｍ行目の走査線１０１の各々に走査信号Ｙ２、Ｙ３、…、Ｙｍとして供給する。一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１０１に供給される走査信号Ｙｉがハイレベルになると、当該走査線１０１が選択される。
【００２４】
データ線駆動回路２００は、１、２、…、ｎ列目のデータ線１０３の各々にデータ信号Ｘ１、Ｘ２、…、Ｘｎを供給する。これにより、選択された走査線１０１に位置する画素回路４００の各々に対しデータ信号Ｘ１、Ｘ２、…Ｘｎが供給される。この例において、データ信号Ｘ１〜Ｘｎは階調輝度を指示する電圧信号として与えられる。以下の説明では、ｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目のデータ線１０３に供給されるデータ信号をデータ信号Ｘｊと称する。
【００２５】
ランプ信号生成回路５００Ａは、信号線１０２を介してランプ信号Ｓを全ての画素回路４００に供給する。ランプ信号Ｓの波形は１水平走査期間を１周期とするランプ波形である。
【００２６】
制御回路３００は、各種の制御信号を生成してこれらを走査線駆動回路１００Ａおよびデータ線駆動回路２００に供給する。また、制御回路３００は、例えば１０ビットの階調データＤｏｕｔをデータ線駆動回路２００へ出力する。なお、この例では、制御回路３００及びランプ信号生成回路５００Ａを、液晶パネルＡＡの外部に設けたが、これらの構成要素の一部又は全部を液晶パネルＡＡに取り込んでもよい。更に、液晶パネルＡＡに設けられた構成要素の一部を外部回路として設けてもよい。
【００２７】
次に、本実施形態の画素回路４００Ａについて説明する。図２にｉ行ｊ列目の画素回路４００Ａの回路図を示す。この図に示すように、画素回路４００Ａは、走査信号Ｙｉがアクティブなるとオン状態となり、非アクティブになるとオフ状態となるスイッチング素子ＳＷ１、保持容量４１０、コンパレータ４２０およびインバータ４３０を備える。スイッチング素子ＳＷ１は、例えば、ｎチャネルのＴＦＴで構成され、ドレインまたはソースの一方がデータ線１０３に接続され、他方がノードＡに接続され、ゲートが走査線１０１に接続される。保持容量４１０はノードＡと固定電位（この例では、接地電位ＧＮＤ）との間に設けられている。コンパレータ４２０は、ノードＡの電位と信号線１０２の電位とを比較する。信号線１０２にはランプ信号Ｓが供給されるから、コンパレータ４２０は、ノードＡの電位とランプ信号Ｓのレベルとを比較して、ノードＡの電位ＶＡがランプ信号Ｓのレベルを上回るとハイレベルになり、ノードＡの電位ＶＡがランプ信号Ｓのレベルを下回るとローレベルになる信号を出力する。インバータ４３０はコンパレータ４２０の出力信号を反転してノードＤに供給する。コンパレータ４２０およびインバータ４３０は、ＴＦＴによって構成される。
【００２８】
画素回路４００Ａは、さらに、スイッチング素子ＳＷ２およびＳＷ３、インバータ４３０、選択回路４４０、ならびに液晶素子４５０を備える。これらの構成は、ＴＦＴによって構成される。
スイッチング素子ＳＷ２はｐチャネルのＴＦＴで構成され、ドレインまたはソースの一方がノードＤに接続され、他方がノードＢに接続され、ゲートが走査線１０１に接続される。スイッチング素子ＳＷ３はｎチャネルのＴＦＴで構成され、ドレインまたはソースの一方がノードＢに接続され、他方が接地され、ゲートが走査線１０１に接続される。
このため、スイッチング素子ＳＷ２とＳＷ３とは排他的にオン状態となり、走査信号Ｙｉがアクティブ（ハイレベル）のとき、スイッチング素子ＳＷ２はオフ状態でスイッチング素子ＳＷ３がオン状態となる。また、走査信号Ｙｉが非アクティブ（ローレベル）のとき、スイッチング素子ＳＷ２はオン状態でスイッチング素子ＳＷ３がオフ状態となる。したがって、ノードＢの電位ＶＢは、走査信号Ｙｉがアクティブの期間に接地電位となり、走査信号Ｙｉが非アクティブの期間にノードＤの電位ＶＤとなる。
【００２９】
選択回路４４０は、一方の端子にノードＥが接続され、他方の端子に第１電源電位Ｖ１が供給されるトランスファーゲートＴＧ１と、一方の端子にノードＥが接続され、他方の端子に第２電源電位Ｖ２が供給されるトランスファーゲートＴＧ２とを備える。トランスファーゲートＴＧ１およびＴＧ２の各々は、ｐチャネルのＴＦＴとｎチャネルのＴＦＴとを並列に接続して構成される。そして、トランスファーゲートＴＧ１およびＴＧ２には、制御信号としてノードＢの電位ＶＢと、これをインバータ４３０で反転したノードＣの電位ＶＣが供給される。この結果、電位ＶＢがハイレベル（電位ＶＣがローレベル）でトランスファーゲートＴＧ１がオン状態、トランスファーゲートＴＧ２がオフ状態となり、ノードＥの電位ＶＥは第１電源電位Ｖ１となる。一方、電位ＶＢがローレベル（電位ＶＣがハイレベル）でトランスファーゲートＴＧ２がオン状態、トランスファーゲートＴＧ１がオフ状態となり、ノードＥの電位ＶＥは第２電源電位Ｖ２となる。
【００３０】
液晶素子４５０は、素子基板に形成された画素電極４５０ａと、対向基板に形成された対向電極４５０ｂと、画素電極４５０ａと対向電極４５０ｂとに挟持される液晶を備える。
対向電極４５０ｂには共通電位ｃｏｍが供給され、画素電極４５０ａはノードＥに接続され、電位ＶＥが供給される。
そして、液晶には、共通電位ｃｏｍと電位ＶＥとが印加され、この印加電圧に応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００３１】
データ信号Ｘｊの書込期間（走査信号Ｙｉがアクティブになる期間）におけるスイッチング素子ＳＷ２およびＳＷ３のマスク処理を無視すれば、ノードＢの電位ＶＢは、保持容量４１０に書き込まれたデータ信号Ｘｊと１水平走査期間内でレベルが変化するランプ信号Ｓとの大小関係によって定まる。すなわち、データ信号Ｘｊがランプ信号Ｓを上回る場合には、電位ＶＢがハイレベルとなり第１電源電位Ｖ１が液晶素子４５０に供給される一方、データ信号Ｘｊがランプ信号Ｓを下回る場合には、電位ＶＢがローレベルとなり第２電源電位Ｖ２が液晶素子４５０に供給される。
【００３２】
すなわち、液晶素子４５０には、表示すべき階調をパルス幅変調したパルス幅変調信号が供給される。そして、１フレーム期間（ｍ本の走査線１０１を走査する期間）のうち１つの水平走査期間で、データ信号Ｘｊを書き込めば、画素回路４００Ａの内部でデータ信号Ｘｊとランプ信号Ｓとの比較が１水平走査期間ごとに繰り返し実行される。これによって、液晶素子４５０に供給されるパルス幅変調信号の周期は１水平走査周期となる。このような短い周期で液晶の透過率を制御しても人の視覚では透過率の変化を平均でしか感ずることができない。よって、フリッカが発生せず、ちらつきがない画像を表示することが可能となる。
【００３３】
次に、図３を参照して、液晶装置１Ａの動作を説明する。以下の説明では、ｉ行ｊ列目の画素回路４００Ａにおいて、各ノードの電位ＶＡ、ＶＤ、およびＶＥを「（ｉ，ｊ）」を添えて表すことにする。この例において、データ信号Ｘｊは、０階調から２５５階調のいずれかを指定するものであって、電位Ｖ_255から電位Ｖ_0までが変動範囲となる。そして、ｉ行ｊ列ではデータ信号Ｘｊの電位が階調２５５を指定する電位Ｖ_255となり、ｉ+１行ｊ列ではデータ信号Ｘｊの電位が階調ｎを指定する電位Ｖ_ｎとなり、ｉ+２行ｊ列ではデータ信号Ｘｊの電位が階調０を指定する電位Ｖ_0となる、
【００３４】
まず、ｉ行ｊ列目の画素回路４００Ａでは、ｉ番目の水平走査期間において走査信号Ｙｉがアクティブになり（ハイレベル）、ｉ行が選択されると、データ信号Ｘｊがスイッチング素子ＳＷ１を介して保持容量４１０に取り込まれる。図に示すように、時刻ｔ１から開始される１水平走査期間１Ｈにおいて、走査信号Ｙｉが時刻ｔ１ａよりアクティブになるとノードＡの電位ＶＡ（ｉ，ｊ）は、時刻ｔ１ａより下降して時刻ｔ１ｂにおいてランプ信号Ｓのレベルと一致し、その後、電位Ｖ_255になる。
【００３５】
コンパレータ４２０はノードＡの電位ＶＡとランプ信号Ｓのレベルとを比較し、インバータ４３０は比較結果を反転して電位ＶＤを生成する。この結果、電位ＶＤ（ｉ，ｊ）は、時刻ｔ１ｂにおいてローレベルからハイレベルに遷移する。そして、時刻ｔ２から始まる次の１水平走査期間において、電位ＶＤ（ｉ，ｊ）は、常にローレベルを維持する。これれは、ｉ番目の水平走査期間で書き込まれたデータ信号Ｘｊの電位が最も低い電位Ｖ_255であったからである。
【００３６】
次に、ｉ+１行ｊ列目の画素回路４００Ａでは、ｉ+１番目の水平走査期間において走査信号Ｙｉ+１がアクティブになり（ハイレベル）、ｉ+１行が選択されると、電位Ｖ_nのデータ信号Ｘｊが保持容量４１０に取り込まれる。図に示すように、時刻ｔ２から開始されるｉ+１番目の水平走査期間において、走査信号Ｙｉ+１が時刻ｔ２ａよりアクティブになるとノードＡの電位ＶＡ（ｉ+１，ｊ）は、時刻ｔ２ａより下降して時刻ｔ２ｂにおいて電位Ｖ_nとなる。この時点では、電位ＶＡ（ｉ+１，ｊ）は、ランプ信号Ｓより高電位である。
【００３７】
そして、時刻ｔ２ｃにおいて、電位ＶＡ（ｉ+１，ｊ）とランプ信号Ｓのレベルと一致すると、電位ＶＤ（ｉ+１，ｊ）は、時刻ｔ２ｃにおいてローレベルからハイレベルに遷移する。そして、時刻ｔ２ｄにおいて、ノードＡの電位ＶＡ（ｉ+１，ｊ）がランプ信号Ｓを上回ると、電位ＶＤ（ｉ+１，ｊ）はハイレベルからローレベルに遷移する。ｉ+３番目の水平走査期間においても、同様の比較を実行する。
【００３８】
次に、ｉ+２行ｊ列目の画素回路４００Ａでは、ｉ+２番目の水平走査期間において走査信号Ｙｉ+２がアクティブになり（ハイレベル）、ｉ+２行が選択されると、データ信号Ｘｊが保持容量４１０に取り込まれる。図に示すように、時刻ｔ３から開始されるｉ+２番目の水平走査期間において、走査信号Ｙｉ+２が時刻ｔ３ａよりアクティブになるとノードＡの電位ＶＡ（ｉ+２，ｊ）は、時刻ｔ３ａより上昇してランプ信号Ｓのレベルを上回り、その後、電位Ｖ_0になる。
【００３９】
コンパレータ４２０はノードＡの電位ＶＡとランプ信号Ｓのレベルとを比較し、インバータ４３０は比較結果を反転して電位ＶＤを生成する。この結果、電位ＶＤ（ｉ+２，ｊ）は、時刻ｔ３ａにおいてハイレベルからローレベルに遷移する。そして、時刻ｔ４から始まる次の１水平走査期間において、電位ＶＤ（ｉ+２，ｊ）は、常にハイレベルを維持する。これれは、ｉ＋２番目の水平走査期間で書き込まれたデータ信号Ｘｊの電位が最も高い電位Ｖ_0であったからである。
【００４０】
上述した具体例から明らかなように、データ信号Ｘｊを書き込む水平走査期間では、コンパレータ４２０の出力が、必ずしも表示すべき階調に応じてパルス幅変調された信号となっておらず、正確なパルス幅となるのは、データ信号Ｘｊの書き込みの後の次の水平走査期間からである。スイッチング素子ＳＷ２およびＳＷ３は、書込期間における乱れを除去するために、ノードＤに発生する書込期間の電位の乱れをマスクする処理を行う。
【００４１】
具体的には、走査信号Ｙｉ，Ｙｉ+１，Ｙｉ+２がアクティブとなる期間においては、スイッチング素子ＳＷ３がオン状態となることによって、ｉ番目の水平走査期間では、電位ＶＤ（ｉ，ｊ）がマスクされ、ｉ＋１番目の水平走査期間の時刻ｔ２ａにおいてローレベルからハイレベルに遷移する電位ＶＢ（ｉ，ｊ）が生成される。同様に、ｉ+１番目の水平走査期間では、電位ＶＤ（ｉ+１，ｊ）がマスクされ、ｉ＋２番目の水平走査期間においてパルスが発生する電位ＶＢ（ｉ+１，ｊ）が生成される。また、ｉ+２番目の水平走査期間では、電位ＶＤ（ｉ+２，ｊ）がマスクされ、ｉ＋３番目の水平走査期間においてレベルの遷移が発生する電位ＶＢ（ｉ+２，ｊ）が生成される。
【００４２】
次に、第１電源電位Ｖ１、第２電源電位Ｖ２、共通電位ｃｏｍ、および液晶素子４５０へ供給する電位ＶＥの関係を図４に示す。この図に示すように第１電源電位Ｖ１と第２電源電位Ｖ２とはハイレベルとローレベルが逆転する関係にある。さらに、この例では共通電位ｃｏｍの極性を反転させて駆動し、これに伴って、第１電源電位Ｖ１および第２電源電位Ｖ２の極性を反転させる。このような駆動を採用することによって、データ信号Ｘ１〜Ｘｎの振幅を小さくすることができる。データ線１０３は容量性の負荷であるため、データ信号Ｘ１〜Ｘｎの振幅を小さくすることによって、データ線駆動回路２００ｎの駆動能力を小さくすることができ、しかも消費電力を低減することができる。
【００４３】
画素を点灯・消灯の２値的にデジタル駆動するためのサブフィールド駆動では、複数のサブフィールドの各々においてデータを画素回路に書き込む必要があったが、上述した第１実施形態によれば、１フレームに１回、画素回路４００Ａにデータ信号を書き込めばよい。よって、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。一方、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性の点で優れている。
さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も１水平走査周期の完全分散コードとなるため避けられる。
【００４４】
＜２．第２実施形態＞
次に、第２実施形態に係る液晶装置１Ａについて説明する。第２実施形態の液晶装置１Ａは、画素回路４００Ａの替わりに画素回路４００Ｂを用いる点を除いて、図１に示す第１実施形態の液晶装置１Ａと同様に構成されている。
図５にｉ行ｊ列目の画素回路４００Ｂの回路図を示す。画素回路４００Ｂは、データ信号Ｘｊとランプ信号Ｓとを比較するコンパレータ４２０および保持容量４１０の替わりにインバータ４７０、スイッチング素子ＳＷ５、およびカップリング容量４６０を備える点、ならびにスイッチング素子ＳＷ４を用いる点を除いて、画素回路４００Ａと同様に構成されている。なお、画素回路４００Ｂは画素回路４００Ａと同様にＴＦＴによって構成される。
【００４５】
スイッチング素子ＳＷ１はノードＦとデータ線１０３との間に設けられる。また、スイッチング素子ＳＷ４は信号線１０２とノードＦとの間に設けられる。この例ではスイッチング素子ＳＷ１がｎチャネルのＴＦＴで構成される一方、スイッチング素子ＳＷ４はｐチャネルのＴＦＴで構成される。したがって、スイッチング素子ＳＷ１とＳＷ４とは排他的にオン状態となる、具体的には、走査信号Ｙｉがアクティブの場合、スイッチング素子ＳＷ１がオン状態でスイッチング素子ＳＷ４がオフ状態となり、走査信号Ｙｉが非アクティブの場合、スイッチング素子ＳＷ１がオフ状態でスイッチング素子ＳＷ４がオン状態となる。
【００４６】
次に、カップリング容量４６０は、ノードＦとノードＧと間に設けられる。また、ノードＧとノードＤとの間にはインバータ４７０とスイッチング素子ＳＷ５とが並列に設けられている。スイッチング素子ＳＷ５は、例えば、ｎチャネルのＴＦＴで構成され、走査信号Ｙｉがアクティブになるとオン状態になる。したがって、走査信号Ｙｉがアクティブとなり、ｉ行の画素回路４００Ｂが選択されている状態では、インバータ４７０の出力端子と入力端子とが接続され、インバータ４７０は反転アンプとして機能する。このとき、インバータ４７０の入力端子に接続されるノードＧは、インバータ４７０の閾値電位Ｖ_th（ハイレベルとローレベルとの中間電位）にバイアスされるから、ノードＧの電位ＶＧは閾値電位Ｖ_thとなる。これと同時にスイッチング素子ＳＷ１がオン状態になり、データ信号ＸｊがノードＦに取り込まれる。したがって、カップリング容量４６０には、ノードＧを基準として電位差ΔＶ（＝Ｘｊ−Ｖ_th）に応じた電荷が蓄積される。
【００４７】
次に、ｉ番目の水平走査期間が終了し、走査信号Ｙｉが非アクティブになると、スイッチング素子ＳＷ１およびＳＷ５はオフ状態となり、スイッチング素子ＳＷ４がオン状態になる。インバータ４７０の入力はハイインピーダンス状態である一方、ノードＦに接続されるカップリング容量４６０の一方の端子には、スイッチング素子ＳＷ４を介してランプ信号Ｓが供給される。このため、ノードＧの電位ＶＧは、ＶＧ＝ＶＦ−ΔＶ＝Ｓ−ΔＶとなる。
【００４８】
そして、インバータ４７０は、電位ＶＧと閾値電位Ｖ_thとを比較し、電位ＶＧが閾値電位Ｖ_thを上回ると、ノードＤの電位ＶＤをローレベルにする一方、電位ＶＧが閾値電位Ｖ_thを下回ると、ノードＤの電位ＶＤをハイレベルにする。
つまり、Ｓ−ΔＶ＜Ｖ_thで電位ＶＤをハイレベルにする。ここで、ΔＶ＝Ｘｊ−Ｖ_thであるから、Ｓ＜ＸｊでノードＤの電位ＶＤをハイレベルにする。したがって、スイッチング素子ＳＷ５およびインバータ４７０はランプ信号Ｓとデータ信号Ｘｊのレベルを比較する手段として機能する。
【００４９】
データ信号Ｘｊがカップリング容量４６０に書き込まれると電位差ΔＶは、次のフレームでデータ信号Ｘｊが再度書き込まれるまで保持される。したがって、データ信号Ｘｊを一旦、書き込むと、ランプ信号Ｓの周期である水平走査周期で比較が実行され、インバータ４７０から表示すべき階調に応じたパルス幅を有するパルス幅変調信号が出力されることになる。但し、データ信号Ｘｊを画素回路４００Ｂに書き込む水平走査期間にあっては、インバータ４７０の出力信号が乱れる。このため、スイッチング素子ＳＷ２およびＳＷ３を用いてマスク処理を行う。マスク処理ならびに選択回路４４０の構成および動作は第１実施形態と同様である。
【００５０】
次に、図６を参照して、第２実施形態の液晶装置の動作を説明する。まず、ｉ行ｊ列目の画素回路４００Ｂでは、ｉ番目の水平走査期間において、時刻ｔ１ａに至ると走査信号Ｙｉがアクティブになり（ハイレベル）、ｉ行が選択され、スイッチング素子ＳＷ５がオン状態となる。この結果、ノードＧの電位ＶＧ（ｉ，ｊ）が上昇してインバータ４７０の閾値電位Ｖ_thに収束する。このとき、ノードＤの電位ＶＤ（ｉ，ｊ）も閾値電位Ｖ_thとなる。
【００５１】
また、ｉ番目の水平走査期間において、走査信号Ｙｉがアクティブになると、スイッチング素子ＳＷ１がオン状態になり、データ信号ＸｊがノードＦに取り込まれる。このとき、データ信号Ｘｉの電位はＶ_255となっているから、ノードＦの電位ＶＦ（ｉ，ｊ）はＶ_255となる。したがって、カップリング容量４６０には、ノードＧを基準として電位差ΔＶ（＝Ｖ_255−Ｖ_th）に応じた電荷が蓄積される。
【００５２】
次に、ｉ＋１番目の水平走査期間では、走査信号Ｙｉは非アクティブとなるので、スイッチング素子ＳＷ１およびＳＷ５はオフ状態となり、スイッチング素子ＳＷ４がオン状態になる。インバータ４７０の入力はハイインピーダンス状態である一方、ノードＦに接続されるカップリング容量４６０の一方の端子には、スイッチング素子ＳＷ４を介してランプ信号Ｓが供給される。このため、ノードＧの電位ＶＧ（ｉ，ｊ）は、ＶＧ（ｉ，ｊ）＝ＶＦ（ｉ，ｊ）−ΔＶ＝Ｓ−ΔＶとなる。
【００５３】
そして、インバータ４７０は、ＶＧ（ｉ，ｊ）と閾値電位Ｖ_thとを比較し、ＶＧ（ｉ，ｊ）が閾値電位Ｖ_thを上回ると、ノードＤの電位ＶＤをローレベルにする一方、ＶＧ（ｉ，ｊ）が閾値電位Ｖ_thを下回ると、ノードＤの電位ＶＤをハイレベルにする。つまり、Ｓ−ΔＶ＞Ｖ_thで電位ＶＤをローレベルにする。ΔＶ＝Ｖ_255−Ｖ_thであるから、電位ＶＤはＳ＞Ｖ_255でローレベルとなる。また、逆に、電位ＶＤはＳ＜Ｖ_255でハイレベルとなる。ここで、電位Ｖ_255はランプ信号Ｓの最低電位であるから、常にＳ＞Ｖ_255となり、電位ＶＤは常にローレベルとなる。
【００５４】
次に、ｉ+１行ｊ列目の画素回路４００Ｂでは、ｉ+１番目の水平走査期間において、時刻ｔ２ｂに至ると走査信号Ｙｉがアクティブになり（ハイレベル）、スイッチング素子ＳＷ５がオン状態となる。ｉ+１行ｊ列目の画素回路４００Ｂに供給されるデータ信号Ｘｊは階調「ｎ」を指示する。このため、電位ＶＧ（ｉ+１，ｊ）は閾値電位Ｖ_thに収束する一方、ノードＦの電位ＶＦ（ｉ+１，ｊ）はＶ_nとなる。したがって、カップリング容量４６０には、ノードＧを基準として電位差ΔＶ（＝Ｖ_n−Ｖ_th）に応じた電荷が蓄積される。
【００５５】
次に、ｉ＋２番目の水平走査期間では、走査信号Ｙｉ+１は非アクティブとなるので、スイッチング素子ＳＷ１およびＳＷ５はオフ状態となり、スイッチング素子ＳＷ４がオン状態になる。このため、ノードＧの電位ＶＧ（ｉ+１，ｊ）は、ＶＧ（ｉ+１，ｊ）＝ＶＦ（ｉ+１，ｊ）−ΔＶ＝Ｓ−ΔＶとなる。インバータ４７０は、Ｓ＞Ｖ_nで電位ＶＤをローレベルとし、Ｓ＜Ｖ_nで電位ＶＤ（ｉ+１，ｊ）をハイレベルとする。この例では時刻ｔ３ｂに至ると、ランプ信号Ｓが電位Ｖ_nを上回り、ノードＤの電位ＶＤ（ｉ+１，ｊ）がハイレベルからローレベルに遷移する。そして、ノードＤの波形は、表示すべき階調に応じたパルス幅となる。スイッチング素子ＳＷ２およびＳＷ３、ならびに選択回路４４０の動作は、図４などを参照しつつ説明した第１実施形態と同様であるので、ここでは説明を省略する。
【００５６】
このように画素回路４００Ｂによれば、インバータ４７０とスイッチング素子ＳＷ５を用いることにより、ランプ信号Ｓとデータ信号Ｘｊとを比較し、パルス幅変調信号を水平走査周期で生成することができる。
第２実施形態の画素回路４００Ｂは、コンパレータ４２０を用いないので、構成を簡素化することができる。第２実施形態の液晶装置１Ａにおいても、第１実施形態と同様に、１フレームに１回、画素回路４００Ｂにデータ信号を書き込めばよい。よって、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。一方、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性の点で優れている。さらには、サブフィールドを使ったデジタル駆動で問題となる階調コードによるフレーム内の輝度変化による擬似輪郭等も１水平走査周期の完全分散コードとなるため問題とならない。
【００５７】
＜３．第３実施形態＞
次に、本発明の第３実施形態について説明する。図７に第３実施形態に係る液晶装置１Ｂのブロック図を示す。液晶装置１Ｂは、走査線駆動回路１００Ａの替わりに走査線駆動回路１００Ｂを用いる点、走査線１０１の他に補助走査線１０４を用いる点、画素回路４００Ａの替わりに画素回路４００Ｃをもちいる点を除いて、図１に示す第１実施形態の液晶装置１Ａと同様に構成されている。
【００５８】
表示領域Ｗには、走査線１０１と並行にｍ本の補助走査線１０４が形成される。走査線駆動回路１００Ｂは、補助走査信号Ｙ１２を第１行および第２行の補助走査線１０４に、補助走査信号Ｙ３４を第３行および第４行の補助走査線１０４に、…補助走査信号Ｙｉｉ＋１を第ｉ行および第ｉ+１行の補助走査線１０４に、…補助走査信号Ｙｍ−１ｍを第ｍ−１行および第ｍ行の補助走査線１０４に各々供給する。ここで、補助走査信号Ｙｉｉ＋１は、走査信号Ｙｉが非アクティブからアクティブに遷移するとアクティブになり、走査信号Ｙｉ＋１がアクティブから非アクティブに変化すると非アクティブになる。例えば、走査信号Ｙｉの立上りエッジでセットし、走査信号Ｙｉ+１の立下りエッジでリセットするセットリセットフリップフロップによって構成することができる。すなわち、補助走査信号Ｙｉｉ＋１は、ｉ行目とｉ+１行目の選択期間においてアクティブとなる。
【００５９】
また、第１実施形態および第２実施形態のランプ信号Ｓが１水平走査周期であったのに対し、本実施形態のランプ信号生成回路５００Ｂは、２水平走査周期のランプ信号Ｓを生成する。すなわち、第１実施形態および第２実施形態は、データ信号Ｘｊを書き込む書込期間と、ランプ信号Ｓの１周期が一致したが、本実施形態では、これらを異ならせている。
【００６０】
図８にｉ行ｊ列目の画素回路４００Ｃの回路図を示す。画素回路４００Ｃはマスク処理を行うスイッチング素子ＳＷ２およびＳＷ３が、補助走査信号Ｙｉｉ＋１で制御される点を除いて、図２に示す画素回路４００Ａと同様に構成されている。第３実施形態では、補助走査信号Ｙｉｉ＋１を用いてマスク処理を実行している。すなわち、この画素回路４００Ｃでは、データ信号Ｘｊの書き込みはｉ番目の１水平走査期間に実行されるが、ランプ信号Ｓは２水平走査期間周期の信号であるので、マスク処理を２水平走査期間に亘って実行している。
【００６１】
図９に、液晶装置１Ｂの各部の波形を示す。この図に示すようにランプ信号Ｓはｉ番目の水平走査期間の開始から立ち上がり、ｉ+１番目の終了までを１周期とする信号である。まず、ｉ行ｊ列目の画素回路４００Ｂでは、ｉ番目の水平走査期間において、走査信号Ｙｉがアクティブになり（ハイレベル）、ｉ行が選択され、スイッチング素子ＳＷ１がオン状態となり、保持容量４１０にデータ信号Ｘｊが書き込まれる。データ信号Ｘｊと２水平走査期間周期のランプ信号Ｓを比較することによって電位ＶＤ（ｉ，ｊ）が得られる。
【００６２】
そして、補助走査信号Ｙｉｉ＋１はｉ番目とｉ+１番目の水平走査期間でアクティブになるので、図中、網掛けの部分がスイッチング素子ＳＷ２およびＳＷ３によってマスクされる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ，ｊ）の立ち上がりがｉ+２番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ，ｊ）となる。
また、ｉ+１行ｊ列目の画素回路４００Ｂでも同様に、補助走査信号Ｙｉｉ＋１によってマスクされるので、ｉ番目とｉ+１番目の水平走査期間でマスク処理が行われる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ+１，ｊ）の立ち上がりがｉ+２番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ+１，ｊ）となる。
さらに、ｉ+２行ｊ列目の画素回路４００Ｂでは、補助走査信号Ｙｉ+２ｉ＋３によってマスクされるので、ｉ+２番目とｉ+３番目の水平走査期間でマスク処理が行われる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ+２，ｊ）の立ち上がりがｉ+４番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ+２，ｊ）となる。
なお、スイッチング素子ＳＷ２およびＳＷ３、ならびに選択回路４４０の動作は、図４などを参照しつつ説明した第１実施形態と同様であるので、ここでは説明を省略する。
【００６３】
このように画素回路４００Ｃによれば、データ信号Ｘｊの書込期間とランプ信号Ｓの周期を独立して設定することが可能となる。なお、上述した第３実施形態では、ランプ信号Ｓの周期は２水平走査期間周期であったが、本発明はこれに限定されるものではなく、水平走査期間の自然数倍の周期であればよい。そして、ランプ信号Ｓの周期が１水平走査期間である場合が、上述した第１実施形態および第２実施形態に該当するのである。例えば、ｋ、ｐが自然数であるとしたとき、ｍ＝ｋ・ｐであり、ランプ信号Ｓの周期がｋ水平走査期間周期であるとする。この場合、１フレームあたりｋ水平走査期間だけアクティブになる補助走査信号をｋ行に１つの割合で生成し、これを用いてマスク処理を行えばよい。
【００６４】
ランプ信号Ｓの周期は短くなるほど、階調コードによるフレーム内の輝度変化による擬似輪郭等やフリッカを抑制することができる。その一方で、ランプ信号Ｓの周期が短くなるほど、消費電力が増大する。そこで、擬似輪郭やフリッカを抑制できる程度にランプ信号Ｓの周期を設定し、不必要にランプ信号Ｓの周期を短くしないことが好ましい。
本実施形態によれば、ランプ信号Ｓの周期をデータ信号Ｘｊの書込期間と独立して設定することができるので、画質の向上と消費電力の低減を両立させることが可能となる。
また、第３実施形態も第１および第２実施形態と同様に、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。さらに、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性が向上する点も第１および第２実施形態と同様である。
【００６５】
なお、第３実施形態およびその変形例において、第２実施形態と同様にインバータ４７０およびスイッチング素子ＳＷ５を用いて、データ信号Ｘｊとランプ信号Ｓを比較する手段を構成し、カップリング容量４６０にデータ信号Ｘｊを保持してもよい。この場合、画素回路４００Ｄは、図１０に示すものとなる。
【００６６】
＜４．第４実施形態＞
次に、本発明の第４実施形態について説明する。図１１に第４実施形態の液晶装置１Ｃのブロック図を示す。第４実施形態の液晶装置１Ｃは、ランプ信号生成回路５００Ａの替わりにランプ信号生成回路５００Ｃを用いる点、全ての信号線１０２に共通してランプ信号Ｓを供給する替わりに、奇数行の信号線１０２にはランプ信号Ｓ０を供給する一方、偶数行の信号線１０２にはランプ信号Ｓ１を供給する点を除いて、図１示す第１実施形態の液晶装置１Ａと同様に構成されている。
【００６７】
ランプ信号生成回路５００Ｃは、２水平走査期間周期のランプ信号Ｓ０およびＳ１を生成する。ランプ信号Ｓ０とＳ１は２相の信号である。第４実施形態の画素回路４００Ａは図２を用いて説明した第１実施形態と同様に構成されている。但し、奇数行の画素回路４００Ａにはランプ信号Ｓ０が供給される一方、偶数行の画素回路４００Ａにはランプ信号Ｓ１が供給される。
【００６８】
図１２に、液晶装置１Ｃの各部の波形を示す。この例では、ｉは奇数であり、ｉ行およびｉ+１行の信号線１０２にはランプ信号Ｓ０が供給される一方、ｉ+２行の信号線１０２にはランプ信号Ｓ１が供給される。
ｉ行ｊ列目の画素回路４００Ａでは、ｉ番目の水平走査期間において、走査信号Ｙｉがアクティブになり（ハイレベル）、ｉ行が選択され、スイッチング素子ＳＷ１がオン状態となり、保持容量４１０にデータ信号Ｘｊが書き込まれる。データ信号Ｘｊと２水平走査期間周期のランプ信号Ｓを比較することによって電位ＶＤ（ｉ，ｊ）が得られる。
【００６９】
そして、走査信号Ｙｉがアクティブの期間は、図中、網掛けの部分となり、この期間においてスイッチング素子ＳＷ２およびＳＷ３によってマスクされる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ，ｊ）の立ち上がりがｉ+１番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ，ｊ）となる。
また、ｉ+１行ｊ列目の画素回路４００Ａでも同様に、走査信号Ｙｉ＋１によってマスクされる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ+１，ｊ）の立ち上がりがｉ+３番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ+１，ｊ）となる。
さらに、ｉ+２行ｊ列目の画素回路４００Ａでは、走査信号Ｙｉ+２によってマスクされる。この結果、液晶素子４５０に印加される電位は、電位ＶＤ（ｉ+２，ｊ）の立ち下がりがｉ+３番目の水平走査期間まで遅延されて、図に示す電位ＶＥ（ｉ+２，ｊ）となる。
なお、スイッチング素子ＳＷ２およびＳＷ３、ならびに選択回路４４０の動作は、図４などを参照しつつ説明した第１実施形態と同様であるので、ここでは説明を省略する。
【００７０】
このように第４実施形態によれば、データ信号Ｘｊの書込期間とランプ信号Ｓ０，Ｓ１の周期を独立して設定することが可能となる。なお、上述した第４実施形態では、ランプ信号Ｓの周期は２水平走査期間周期であったが、本発明はこれに限定されえるものではなく、水平走査期間の自然数倍の周期であればよい。そして、ランプ信号の周期が１水平走査期間である場合が、上述した第１実施形態および第２実施形態に該当するのである。例えば、ｋ、ｐが自然数であるとしたとき、ｍ＝ｋ・ｐであり、ランプ信号の周期がｋ水平走査期間周期であるとする。この場合は、立ち上がりの開始が１水平走査周期ずつずれたｋ個のランプ信号Ｓ０、Ｓ１、…Ｓｋ−1をランプ信号生成回路５００Ｃで生成し、ｋ行単位でランプ信号Ｓ０、Ｓ１、…Ｓｋ−1を供給すればよい。すなわち、ランプ信号Ｓ０は、第１行、第ｋ+１行、第２ｋ+１行、…第（ｐ−１）ｋ+１行の信号線１０２に供給される。
【００７１】
上述した第３実施形態では、ｋ水平走査期間に亘ってマスク処理を行ったが本実施形態によれば、マスク処理は１水平走査期間で足りる。このため、階調表示に割り当てる時間を長くすることができるから、正確な輝度を表示することが可能となる。
また、第４実施形態も第１および第２実施形態と同様に、サブフィールド駆動と比較して、アナログ駆動なみにデータ転送速度を遅くすることできる。さらに、実際の液晶に対する駆動波形は２値のデジタル駆動となりアナログ駆動より液晶のＶＴカーブ変化等の影響を受けにくく信頼性が向上する点も第１および第２実施形態と同様である。
また、第４実施形態の液晶装置１Ｃは、第２実施形態と同様に画素回路４００Ａの替わりに画素回路４００Ｂを用いることができる。
【００７２】
＜５．変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した各実施形態では、データ信号Ｘｊと比較される基準信号は、ランプ信号Ｓ、Ｓ０またはＳ１であったが、本発明はランプ波形に限定されないことは勿論である。すなわち、一定の周期の信号であればよい。より具体的には、波形が単調増加した後、単調減少する信号または、単調減少した後、単調増加する信号であればよい。
さらに、比較の対象となる基準信号に、ガンマ特性を持たせてもよい。すなわち、信号波形がガンマ特性の曲線になっていてもよい。この場合には、パルス幅変調を行うのと同時にガンマ特性を付与することができる。
また、基準信号の周期は任意であり、水平走査期間の自然数倍に限られないが、走査線の駆動との同期を考慮して、水平走査期間の自然数倍にしてもよい。
【００７３】
（２）上述した実施形態では、共通電位ｃｏｍの極性を所定周期で反転させたが、共通電位ｃｏｍの極性は反転しなくてもよい。
【００７４】
（３）上述した実施形態では、液晶素子４５０を用いた表示装置を一例として説明したが、本発明はこれに限定されるものではなく、発光素子を用いた表示装置に適用してもよい。例えば、有機ＥＬ素子や無機ＥＬ素子、発光ダイオードなどの発光素子を用いて装置に適用してもよい。すなわち、本発明は、液晶素子４５０や発光素子のように電気的エネルギーにより光学特性が変化する電気光学素子を用いた電気光学装置に適用することができる。
発光素子を用いる場合には、印加電圧の極性反転を行う必要はないが、発光素子に印加する信号をパルス幅変調することによって、階調を表示することになる。
【００７５】
（４）上述した実施形態および変型例では、スイッチング素子ＳＷ２およびＳＷ３を用いてマスク処理を行ったが本発明はこれに限定されるものではなく、マスク処理を実行しないものであってもよい。この場合、表示階調の精度が低下するが構成を簡略化できる。
例えば、図２に示す画素回路４００Ａ、図５に示す画素回路４００Ｂ、図８に示す画素回路４００Ｃ、および図１０に示す画素回路４００Ｄでは、スイッチング素子ＳＷ２およびＳＷ３を削除し、ノードＤをノードＢと接続すればよい。
【００７６】
（５）上述した実施形態および変型例では、データ信号Ｘｊの書込期間を指定する走査信号と、ランプ信号は同期していたが、データ信号を保持して常時比較するので、これらは非同期の信号であってもよい。データ信号Ｘｊの書込期間と、比較の対象であるランプ信号（基準信号）の周期は不一致であってもよい。
【００７７】
（６）上述したカップリング容量４６０を用いた画素回路４００Ｂおよび４００Ｄは、インバータ４７０とスイッチング素子ＳＷ５を用いてアンプを構成したが、１段ではゲインが足らない場合は、例えば、図１３（Ａ）に示すようにインバータとスイッチング素子の組みを複数段、直列に接続して構成してもよい。あるいは、図１３（Ｂ）に示すようにインバータを直列に接続し、初段の入力と最終段の出力との間にスイッチング素子を接続してもよい。
【００７８】
＜６．応用例＞
次に、本発明に係る液晶装置１を利用した電子機器について説明する。図１４は、以上に説明した何れかの形態に係る液晶装置１Ａ（１Ｂ、１Ｃ）を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての液晶装置１Ａ（１Ｂ、１Ｃ）と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
【００７９】
図１５は、投写型表示装置（プロジェクタ）９０を電子機器として例示する模式図である。図１４に示すように、投射型表示装置９０は、照明装置９２と分離光学系９４と以上の各形態に係る３個の液晶装置１（１r，１g，１b）と投射光学系９６とを具備する。
【００８０】
分離光学系９２は、照明装置９２から出射した照明光を複数の単色光（赤色光，緑色光，青色光）に分離して各液晶装置１に照射する。具体的には、照明光のうちの赤色光ｒは、ダイクロイックミラー９４１およびミラー９４２による反射後に液晶装置１rに入射する。ダイクロイックミラー９４１を透過した緑色光ｇは、ダイクロイックミラー９４３にて反射されて液晶装置１gに入射する。ダイクロイックミラー９４３を透過した青色光ｂは、ミラー９４４およびミラー９４５による反射後に液晶装置１bに入射する。
【００８１】
各液晶装置１は、入射光を変調して画像を形成する光変調器（ライトバルブ）として利用される。液晶装置１rは、ミラー９４２から到来する赤色光ｒを変調して赤色の画像を形成する。同様に、液晶装置１gは緑色の画像を形成し、液晶装置１bは青色の画像を形成する。投射光学系９６は、各液晶装置１からの出射光を表示面９８に投射する。投射光学系９６は、各液晶装置１からの出射光（赤色光，緑色光，青色光）を合成するダイクロイックプリズム９６１と、ダイクロイックプリズム９６１からの出射光を表示面９８に投射する投射レンズ９６２とを含んで構成される。したがって、表示面９８にはカラー画像が表示される。
【００８２】
なお、以上の各形態に係る液晶装置１は、図１５に例示した投写型の表示装置９０のほか、直視型の表示装置としても利用される。本発明に係る電気光学装置が適用される電子機器としては、携帯電話機，携帯情報端末，デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，ページャ，電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンタ，スキャナ，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００８３】
４００Ａ，４００Ｂ，４００Ｃ，４００Ｄ…画素回路、１Ａ，１Ｂ，１Ｃ……液晶装置、４１０……保持容量、４２０……コンパレータ、ＳＷ１〜ＳＷ５……スイッチング素子、４４０……選択回路、４７０……インバータ、４６０……カップリング容量、１０１……走査線、１０２……信号線、１０３……データ線、１０４……補助走査線、１００Ａ……走査線駆動回路、２００……データ線駆動回路、５００Ａ，５００Ｂ……ランプ信号発生回路。
【図１】
2011221326.tif 000003
【図２】
2011221326.tif 000004
【図３】
2011221326.tif 000005
【図４】
2011221326.tif 000006
【図５】
2011221326.tif 000007
【図６】
2011221326.tif 000008
【図７】
2011221326.tif 000009
【図８】
2011221326.tif 000010
【図９】
2011221326.tif 000011
【図１０】
2011221326.tif 000012
【図１１】
2011221326.tif 000013
【図１２】
2011221326.tif 000014
【図１３】
2011221326.tif 000015
【図１４】
2011221326.tif 000016
【図１５】
2011221326.tif 000017