(57)【要約】【課題】画像品質の改良と、電力消費の削減とのために、高速に、かつ低電圧で駆動されることが可能な、機械的に作動させられるディスプレイを提供する。【解決手段】シャッタベースの光変調器を組み込んだディスプレイ装置が、そのような装置を製造する方法とともに開示される。本方法は、当業界で周知の薄膜製造プロセスと互換性があり、より低い消費電力を有するディスプレイをもたらす。【選択図】図１Ａ
2011043856.tif 000002
【特許請求の範囲】
【請求項１】
コンプライアントビームによって支持されたシャッタを含む空間光変調器を形成する方法であって、
下水平面と、上水平面と、壁とを含むモールドを、基板上に形成するステップと、
前記モールドの前記下水平面および前記壁上にビーム材料を蒸着するステップと、
前記モールドの前記下水平面上に蒸着された前記ビーム材料を除去し、前記モールドの前記壁上に蒸着された前記ビーム材料の大部分を、前記コンプライアントビームを形成するために、所定の位置に残すステップと、
前記コンプライアントビームに結合された前記シャッタを形成するステップと、
前記モールドを除去することにより、前記シャッタと残りのビーム材料とを解放するステップと、
を含む方法。
【請求項２】
前記モールドの前記下水平面は、第１の犠牲層の上部を含む、請求項１に記載の方法。
【請求項３】
前記モールドを除去するステップは、前記第１の犠牲層を除去するステップを含む、請求項２に記載の方法。
【請求項４】
前記モールドの壁は、第２の犠牲層を含む、請求項２に記載の方法。
【請求項５】
前記モールドを除去するステップは、前記第２の犠牲層を除去するステップを含む、請求項２に記載の方法。
【請求項６】
前記ビーム材料を除去するステップは、前記ビーム材料に異方性エッチングを適用するステップを含む、請求項１に記載の方法。
【請求項７】
前記異方性エッチングの方向を制御するために、前記基板に電位を印加するステップを含む、請求項６に記載の方法。
【請求項８】
前記ビーム材料を蒸着するステップは、前記基板上に配置されたアンカーに前記ビーム材料を接続する、請求項１に記載の方法。
【請求項９】
前記ビーム材料を蒸着するステップは、前記モールドの前記下水平面の下に蒸着された材料層上に蒸着されたアンカーに、前記ビーム材料を接続する、請求項１に記載の方法。
【請求項１０】
前記ビーム材料を蒸着するステップは、前記ビーム材料と前記アンカーとの間の電気的接続を構築する、請求項９に記載の方法。
【請求項１１】
前記シャッタを形成するステップは、シャッタ層を、前記シャッタ層が前記ビーム材料に接続されるように、前記モールドの前記上水平面上に蒸着するステップを含む、請求項１に記載の方法。
【請求項１２】
前記シャッタ層は、アモルファスシリコンを含む、請求項１１に記載の方法。
【請求項１３】
前記シャッタ層は、前記ビーム材料以外の材料から形成される、請求項１１に記載の方法。
【請求項１４】
前記シャッタ層は、前記ビーム材料と同じ材料から形成される、請求項１１に記載の方法。
【請求項１５】
前記ビーム材料および前記シャッタ層は、共に、複数の層の複合物を含む、請求項１４に記載の方法。
【請求項１６】
前記複合物は、少なくとも１つのアモルファスシリコン層と、少なくとも１つの金属層とを含む、請求項１５に記載の方法。
【請求項１７】
前記複数の層は、前記コンプライアントビーム内に、不均衡な応力レベルをもたらす、請求項１５に記載の方法。
【請求項１８】
前記モールドの壁は、前記基板に実質的に垂直である、請求項１に記載の方法。
【請求項１９】
前記ビーム材料は、前記モールドの前記壁上に、約２ミクロン未満の厚さを有するように蒸着される、請求項１に記載の方法。
【請求項２０】
前記ビーム材料は、前記モールドの前記壁上に、約１．５ミクロン未満の厚さを有するように蒸着される、請求項１に記載の方法。
【請求項２１】
前記ビーム材料は、前記モールドの前記壁上に、約１．０ミクロン未満の厚さを有するように蒸着される、請求項１に記載の方法。
【請求項２２】
平面を画定する基板と、
コンプライアントビームによって前記基板の上に浮遊させられたシャッタと、
を備える空間光変調器であって、
前記基板の前記平面に平行な寸法における前記コンプライアントビームの断面の厚さは、約２ミクロン未満である、空間光変調器。
【請求項２３】
前記コンプライアントビームの前記寸法は、約１．５ミクロン未満である、請求項２２に記載の空間光変調器。
【請求項２４】
前記コンプライアントビームの前記寸法は、約１ミクロン未満である、請求項２２に記載の空間光変調器。
【請求項２５】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項２６】
前記制御マトリクスは、複数の薄膜構成要素を含む、請求項２５に記載の方法。
【請求項２７】
前記薄膜構成要素はスイッチを含む、請求項２６に記載の方法。
【請求項２８】
ディスプレイ装置を製造する方法であって、
実質的に透明な基板上に、誘電体材料の第１の層を直接蒸着するステップと、
前記第１の誘電体材料の上に、誘電体材料の第２の層を直接蒸着するステップと、
前記誘電体材料の上に、金属層を直接蒸着するステップと、
前記金属層内に、複数のアパーチャを形成するステップと、
前記金属層の上に、制御マトリクスを形成するステップと、
複数の光変調シャッタ組立体の光変調機能を前記制御マトリクスが制御するように、前記制御マトリクスと電気的な通信を行う前記複数の光変調シャッタ組立体を、前記制御マトリクスの上に形成するステップと、
を含む方法。
【請求項２９】
前記第２の誘電体材料は、前記第１の誘電体材料の屈折率よりも低い屈折率を有する、請求項２８に記載の方法。
【請求項３０】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、高反射率層を蒸着するステップと、
前記高反射率層内に、複数のアパーチャを形成するステップと、
前記高反射率層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層上に、複数の薄膜構成要素を蒸着するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項３１】
前記高反射率層は、９０％よりも大きな反射率を有する、請求項３０に記載の方法。
【請求項３２】
前記高反射率層は、少なくとも１つの金属と少なくとも１つの誘電体との複合層を含む、請求項３０に記載の方法。
【請求項３３】
前記高反射率層は、高密度に蒸着された金属を含む、請求項３０に記載の方法。
【請求項３４】
スパッタ法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項３３に記載の方法。
【請求項３５】
イオンアシスト蒸着法を使用して、前記高反射率層の前記金属を蒸着するステップを含む、請求項３３に記載の方法。
【請求項３６】
前記複数の薄膜構成要素の前記蒸着の前に、前記絶縁層内に複数のビアホールを形成するステップを含む、請求項３０に記載の方法。
【請求項３７】
前記絶縁層上に前記薄膜構成要素を蒸着するステップは、前記高反射率層と前記薄膜構成要素との間の電気的接続を前記ビアホールにおいて形成する、請求項３６に記載の方法。
【請求項３８】
ディスプレイ装置を製造する方法であって、
実質的に透明なガラス基板上に、アパーチャ層を蒸着するステップと、
前記アパーチャ層内に、複数のアパーチャを形成するステップと、
前記アパーチャ層の上に、絶縁層を直接蒸着するステップと、
前記絶縁層内に、複数のビアホールを形成するステップと、
前記複数のビアホールにおいて、複数の薄膜構成要素が前記アパーチャ層に電気的に接続するように、前記複数の薄膜構成要素を前記絶縁層上に形成するステップと、
複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを前記薄膜構成要素が形成するように、前記複数の薄膜構成要素と電気的な通信を行う前記複数の光変調シャッタ組立体を、前記複数の薄膜構成要素の上に形成するステップと、
を含む方法。
【請求項３９】
前記アパーチャ層は、遮光性材料を含む、請求項３８に記載の方法。
【請求項４０】
前記アパーチャ層は、光反射性材料を含む、請求項３８に記載の方法。
【請求項４１】
前記アパーチャ層は、光吸収性材料を含む、請求項３８に記載の方法。
【請求項４２】
前記アパーチャ層は、光吸収性材料と光反射性材料とを含む、請求項３８に記載の方法。
【請求項４３】
ディスプレイ装置を製造する方法であって、
複数の薄膜構成要素を形成するステップと、
前記薄膜構成要素の上に、複数の光変調シャッタ組立体を形成するステップと、
を含み、
前記複数のシャッタ組立体は、移動可能なシャッタを形成するようにエッチングされたアモルファスシリコンの層を含む、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
一般に、本発明は、画像ディスプレイの分野に関し、特に、ＭＥＭＳベースのディスプレイおよびその製造に関する。
【背景技術】
【０００２】
機械的光変調器から構築されたディスプレイは、液晶技術に基づくディスプレイの、魅力的な代替選択肢である。機械的光変調器は、映像コンテンツを、良好な視野角と、広範なカラーおよびグレースケールとを伴って表示するために十分高速である。機械的光変調器は、投写型ディスプレイの適用例において成功を収めてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
機械的光変調器を使用するバックライト付きディスプレイが、輝度と低電力との十分に魅力的な組み合わせであることはまだ示されていない。高速で、明るく、低電力の、機械的に作動させられるディスプレイが、当業界で必要とされている。特に、画像品質の改良と、電力消費の削減とのために、高速に、かつ低電圧で駆動されることが可能な、機械的に作動させられるディスプレイが必要とされている。
【０００４】
さらに、液晶ディスプレイの製造を中心として、かなり大規模な製造事業が発展している。しかし、一般的なＭＥＭＳ製造技術は、多くの場合、液晶ディスプレイ業界によって、液晶ディスプレイの制御に使用される薄膜構成要素の製造において使用されるプロセスと互換性がない。ディスプレイ製造業界においてすでに投資された資本を利用するために、液晶ディスプレイの製造のために使用されるプロセスと互換性のあるＭＥＭＳベースのディスプレイの製造方法が、当業界で必要とされている。
【課題を解決するための手段】
【０００５】
一態様では、本発明は、機械的ビームによって基板の上で支持されたシャッタを組み込んだ、ＭＥＭＳベースの光変調器内で利用される、アクチュエータを製造するための方法に関する。特に、本方法は、基板上にモールドを形成するステップを含み、ここで、モールドは、下水平面と、上水平面と、壁とを含む。ビーム材料が、次に、モールドの下水平面上と壁上とに蒸着される。次に、モールドの下水平面上に蒸着されたビーム材料が、例えば、異方性エッチングによって除去され、モールドの壁上に蒸着されたビーム材料の大部分は、そのまま残されて、コンプライアントビームを形成する。
【０００６】
シャッタが、コンプライアントビームに結合されて形成される。一実装では、コンプライアントビームとシャッタ材料とは、同じ材料から、１ステップ内で形成される。代替の実装では、ビーム材料は、シャッタ材料とは異なる。シャッタは、モールドの上水平面上に形成される。シャッタ材料および／またはビーム材料は、例えば、アモルファスシリコン、および金属を含む、材料の複合物を含んでもよい。複合物の形成は、例えば、複合物内の材料のさまざまな層の、異なる膨張係数に起因して、結果として得られるビーム上に不均衡な応力をもたらしてもよい。
【０００７】
ビーム材料は、一実施形態では、さらに、基板上に配置されたアンカーに、機械的および電気的にビームを結合する。ビーム材料は、例えば、約２ミクロン未満の厚さに蒸着されてもよい。さまざまな実施形態において、ビーム材料は、約１．５ミクロン未満の厚さに蒸着され、またはさらに、約１μｍ未満の厚さに蒸着される。コンプライアントビームおよびシャッタが形成された後で、モールドが除去されて、シャッタおよびコンプライアントビームは自由に動くことができるようになる。
【０００８】
一実施形態では、モールドの下水平面は、第１の犠牲層の上部から形成される。モールドの壁は、第２の犠牲層から形成されてもよく、下水平面に対して実質的に垂直である。モールドの除去は、一実施形態では、犠牲層のうちの一方または両方の除去を含む。
【０００９】
別の態様では、本発明は、薄いアクチュエータビームを有する空間光変調器に関する。薄いアクチュエータビームは、コンプライアンスの増加をもたらし、結果として、作動のために必要とされる電力はより少なくなる。一実施形態では、アクチュエータビームは、シャッタを基板上で浮遊させる。アクチュエータビームはコンプライアントであり、約２ミクロン未満の、基板の平面に平行な寸法による、断面の厚さを有する。他の実施形態では、断面の厚さは、約１．５ミクロン未満、または約１．０ミクロン未満である。
【００１０】
さらなる態様では、本発明は、ディスプレイを製造する方法に関する。本方法は、誘電体材料の層を、実質的に透明な基板の上に直接蒸着するステップと、それに続いて、金属の層を、誘電体材料の上に直接蒸着するステップとを含む。複数のアパーチャが、金属の層内に形成される。本方法は、制御マトリクスを、金属層の上に形成し、そして、複数の光変調シャッタ組立体を、制御マトリクスの上に形成して、制御マトリクスと電気的に接続するステップを含む。
【００１１】
制御マトリクスは、複数のシャッタ組立体の光変調機能を制御する。制御マトリクスは、一実施形態では、複数の薄膜構成要素を含む。特に、薄膜構成要素は、トランジスタまたはダイオードの形態のスイッチであってもよい。
【００１２】
別の態様では、本発明は、第１の誘電体層と、金属の層との間に、第２の誘電体層が蒸着される、ディスプレイ装置を製造する類似した方法に関する。一実施形態では、第２の誘電体材料は、第１の誘電体材料の屈折率よりも低い屈折率を有する。
【００１３】
さらに別の態様では、本発明は、高反射率層が、実質的に透明なガラス基板上に蒸着される、ディスプレイ装置を製造する方法に関する。本方法は、さらに、複数のアパーチャを、高反射率層内に形成するステップを含む。絶縁層が、高反射率層の上に直接蒸着され、それに続いて、複数の薄膜構成要素が、絶縁層の上に形成される。次に、本方法は、薄膜構成要素が、複数の光変調シャッタ組立体の光変調を制御するための制御マトリクスを形成するように、複数の光変調シャッタ組立体を、複数の薄膜構成要素の上に、複数の薄膜構成要素と電気的に接続するように形成するステップを含む。
【００１４】
一実施形態では、高反射率層は、９０％を超える反射率を有する。高反射率層は、例えば、少なくとも１つの金属、および少なくとも１つの誘電体の、複合層から形成されてもよい。あるいは、高反射率層は、高密度に蒸着された金属から形成されてもよい。さまざまな実施形態で、金属は、スパッタ法によって、またはイオンアシスト蒸着法（ｉｏｎ  ａｓｓｉｓｔｅｄ  ｅｖａｐｏｒａｔｉｏｎ  ｐｒｏｃｅｓｓ）によって蒸着される。
【００１５】
一実施形態では、本方法は、さらに、薄膜構成要素が形成される前に、絶縁層内に、複数のビアホールを形成するステップを含む。薄膜構成要素は、形成された場合、ビアホールにおいて、高反射率層に電気的に接続される。
【００１６】
別の態様では、本発明は、透明基板上に、高反射率層の代わりに、遮光層が蒸着される、類似した製造方法に関する。遮光層は、さまざまな実装において、高反射性であってもよく、光吸収性であってもよく、またはその他の方法で光をブロックしてもよい。一実施形態では、遮光層は、遮光層の一方の側に衝突する光を吸収し、遮光層の反対の側に衝突する光を反射する。
【００１７】
追加の態様では、本発明は、複数の薄膜構成要素を形成し、複数の光変調シャッタ組立体を、薄膜構成要素の上に形成することによって、ディスプレイ装置を製造する方法に関する。光変調シャッタ組立体は、アモルファスシリコンの層をエッチングして、光を変調するための組立体内に含まれる移動可能なシャッタの少なくとも一部を形成することによって、部分的に形成される。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の例示的実施形態による、ディスプレイ装置の等角投影図である。
【図１Ｂ】図１Ａのディスプレイ装置内への組み込みに適した、例示的シャッタ組立体の図である。
【図２Ａ】本発明の例示的実施形態による、図１のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図２Ｂ】本発明の例示的実施形態による、図２Ａの制御マトリクスと、図１Ｂのシャッタ組立体とを組み込んだ、ピクセルのアレイの等角投影図である。
【図３Ａ】本発明の例示的実施形態による、図２Ｂの制御マトリクスの構築段階の等角投影図である。
【図３Ｂ】本発明の例示的実施形態による、図２Ｂの制御マトリクスの構築段階の等角投影図である。
【図４Ａ】本発明の例示的実施形態による、図２Ｂの構築における断面図である。
【図４Ｂ】本発明の例示的実施形態による、図２Ｂの構築における断面図である。
【図５Ａ】本発明の例示的実施形態による、図１のディスプレイ装置のシャッタ組立体の制御に適した、制御マトリクスの概略図である。
【図５Ｂ】本発明の例示的実施形態による、図５Ａからの制御マトリクスの平面図レイアウトである。
【図５Ｃ】本発明の例示的実施形態による、図５Ａからの制御マトリクスの平面図レイアウトである。
【図６】本発明の例示的実施形態による、図５Ｂに示す制御マトリクス内のトランジスタの断面図である。
【図７】本発明の例示的実施形態による、図５Ｂに示す制御マトリクスを製造する方法のフローチャートである。
【図８Ａ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｂ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｃ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｄ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｅ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｆ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｇ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図８Ｈ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図９Ａ】本発明の例示的実施形態による、図５Ｂの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図９Ｂ】本発明の例示的実施形態による、図５Ｂの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図９Ｃ】本発明の例示的実施形態による、図５Ｂの制御マトリクス内で使用するための、代替のスイッチ構造の断面図である。
【図１０Ａ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築の段階の断面図である。
【図１０Ｂ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図１０Ｃ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図１０Ｄ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図１０Ｅ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図１０Ｆ】本発明の例示的実施形態による、図５Ｃの制御マトリクスの構築段階の断面図である。
【図１１】本発明の例示的実施形態による、図５Ｃの制御マトリクス内で使用するための、複合シャッタ組立体の詳細断面である。
【図１２Ａ】本発明の例示的実施形態による、図１１に示す複合シャッタ組立体の構築段階の断面図である。
【図１２Ｂ】本発明の例示的実施形態による、図１１に示す複合シャッタ組立体の構築段階の断面図である。
【図１２Ｃ】本発明の例示的実施形態による、図１１に示す複合シャッタ組立体の構築段階の断面図である。
【図１２Ｄ】本発明の例示的実施形態による、図１１に示す複合シャッタ組立体の構築段階の断面図である。
【図１３Ａ】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図１３Ｂ】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図１３Ｃ】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図１３Ｄ】本発明の例示的実施形態による、狭い側壁ビームを有する代替のシャッタ組立体の構築段階の等角投影図である。
【図１４Ａ】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図１４Ｂ】本発明の例示的実施形態による、狭いビームの形成のための代替の方法の断面図である。
【図１５】本発明の例示的実施形態による、強度を向上するための側壁構造を有するシャッタ組立体の等角投影図である。
【図１６】本発明の例示的実施形態による、シャッタとアクチュエータビームとが異なる材料からなるシャッタ組立体の断面図である。
【図１７】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図１８】本発明の例示的実施形態による、シャッタ組立体、アパーチャ、および関連する制御マトリクスのための、代替の薄膜構造の断面図である。
【図１９Ａ】本発明の例示的実施形態による、図５Ｃなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図１９Ｂ】本発明の例示的実施形態による、図５Ｃなどの制御マトリクス内で使用するための、代替のビア構造の断面図である。
【図２０】本発明の例示的実施形態による、シャッタ組立体と組立体スペーサとを含む、代替の薄膜構造の断面図である。
【図２１】本発明の例示的実施形態による、ＭＥＭＳアップ構成に構築されたディスプレイの組立図である。
【図２２】本発明の例示的実施形態による、ＭＥＭＳダウン構成に構築されたディスプレイの組立図である。
【発明を実施するための形態】
【００１９】
上述の説明は、以下の図面を参照した、本発明の以下の詳細な説明から、より容易に理解されるであろう。
本発明の全体的な理解を提供するために、ここで、画像を表示するための装置、および画像を表示するための装置を製造するための方法を含む、特定の例示的実施形態を説明する。ただし、本明細書に記載される装置および方法は、扱われる適用例にとって適切なように適合および修正されてもよいということと、本明細書に記載される装置および方法は、他の適切な適用例の中で使用されてもよいということと、そのような他の追加および修正は、本明細書の範囲を逸脱するものではないということが、当業者によって理解されるであろう。
【００２０】
図１Ａは、本発明の例示的実施形態による、ディスプレイ装置１００の等角投影図である。ディスプレイ装置１００は、複数の光変調器、特に、行および列内に配置された複数のシャッタ組立体１０２ａ〜１０２ｄ（一般に「シャッタ組立体１０２」）を含む。ディスプレイ装置１００内で、シャッタ組立体１０２ａおよび１０２ｄは、開状態になっており、光の通過を許可している。シャッタ組立体１０２ｂおよび１０２ｃは、閉状態になっており、光の通過を妨げている。ランプ１０５によって照射された場合に、シャッタ組立体１０２ａ〜１０２ｄの状態を選択的に設定することにより、ディスプレイ装置１００は、投射型またはバックライト付きディスプレイで画像１０４を形成するために利用されることが可能である。別の実装では、装置１００は、装置の前方からもたらされる環境光の反射によって画像を形成してもよい。
【００２１】
ディスプレイ装置１００内で、各シャッタ組立体１０２は、画像１０４内のピクセル１０６に対応している。他の実装では、ディスプレイ装置１００は、複数のシャッタ組立体を利用して、画像１０４内のピクセル１０６を形成してもよい。例えば、ディスプレイ装置１００は、例えば、赤と緑と青、赤と緑と青と白、または青緑と赤紫と黄などの、３つ以上の色固有シャッタ組立体１０２を含んでもよい。特定のピクセル１０６に対応する色固有シャッタ組立体１０２のうちの１つ以上を選択的に開くことによって、ディスプレイ装置１００は、画像１０４内にカラーピクセル１０６を生成することが可能である。別の例では、ディスプレイ装置１００は、画像１０４内にグレースケールを提供するために、ピクセル１０６につき２つ以上のシャッタ組立体１０２を含む。画像に関しては、「ピクセル」は、画像の解像度によって画定される最小の画素に対応する。ディスプレイ装置１００の構造部品に関しては、用語「ピクセル」は、画像の１つのピクセルを形成する光を変調するために使用される、機械的および電気的構成要素の組み合わせを意味する。
【００２２】
各シャッタ組立体１０２は、シャッタ１０８と、アパーチャ１０９とを含む。画像１０４内のピクセル１０６を明るくするためには、シャッタ１０８は、見る人に向けて光がアパーチャ１０９を通過することを許可するように配置される。ピクセル１０６を点灯されていないままにするためには、シャッタ１０８は、アパーチャ１０９を通した光の通過を妨げるように配置される。アパーチャ１０９は、各シャッタ組立体１０２内に、反射性または光吸収性材料を貫通してパターニングされた、開口部によって画定される。
【００２３】
ディスプレイ装置は、さらに、シャッタの移動を制御するための、基板とシャッタ組立体とに接続された制御マトリクスを含む。制御マトリクスは、ピクセルの行につき少なくとも１つの書き込み許可相互接続１１０（「走査ライン相互接続」とも呼ばれる）と、ピクセルの各列について１つのデータ相互接続１１２と、すべてのピクセルに、または少なくとも、ディスプレイ装置１００内の複数列および複数行の両方からのピクセルに、共通電圧を提供する、１つの共通相互接続１１４とを含む、一連の電気的相互接続（例えば、相互接続１１０、１１２、および１１４）を含む。適切な電圧（「書き込み許可電圧、Ｖｗｅ」）の印加に応えて、所与のピクセル行についての書き込み許可相互接続１１０は、行内のピクセルを、新しいシャッタ移動指示を受け入れるように準備させる。データ相互接続１１２は、新しい移動指示を、データ電圧パルスの形式で伝達する。データ相互接続１１２に印加されるデータ電圧パルスは、一部の実装では、シャッタの静電的な移動に直接寄与する。他の実装では、データ電圧パルスは、シャッタ組立体１０２への、通常はデータ電圧よりも大きさが大きい別個の作動電圧の印加を制御する、例えばトランジスタまたはその他の非線形回路素子などのスイッチを制御する。これらの作動電圧の印加は、次に、シャッタ１０８の静電的に駆動された移動をもたらす。
【００２４】
図１Ｂは、図１Ａのディスプレイ装置１００内への組み込みに適した、例示的シャッタ組立体１３０の図である。シャッタ組立体１３０は、アクチュエータ１３４に結合されたシャッタ１３２を含む。アクチュエータ１３４は、２００５年１０月１４日出願の米国特許出願第１１／２５１，０３５号明細書に記載されているような、２つの別個のコンプライアント電極ビームアクチュエータ１３５（「アクチュエータ１３５」）から形成される。シャッタ１３２は、一方の側が、アクチュエータ１３５に結合されている。アクチュエータ１３５は、シャッタ１３２を、表面１３３に実質的に平行な移動平面内で、表面１３３の上を横方向に移動させる。シャッタ１３２の反対側は、アクチュエータ１３４によって及ぼされた力に対向する復元力を提供する、スプリング１３７に結合されている。
【００２５】
各アクチュエータ１３５は、シャッタ１３２をロードアンカー１３８に接続する、コンプライアントロードビーム１３６を含む。ロードアンカー１３８はコンプライアントロードビーム１３６とともに、シャッタ１３２を表面１３３のすぐ近くに浮遊したままに保つ、機械的支持として働く。表面には、光の通過を許すための１つまたは複数のアパーチャ穴１４１が含まれる。ロードアンカー１３８は、物理的には、コンプライアントロードビーム１３６とシャッタ１３２とを表面１３３に接続し、電気的には、ロードビーム１３６をビアス電圧に、場合によっては、接地に接続する。
【００２６】
基板が、シリコンなどの、不透明なものである場合、基板２０４を貫通して穴のアレイをエッチングすることによって、アパーチャ穴１４１が基板内に形成される。基板２０４が、ガラスまたはプラスチックなどの、透明なものである場合、処理シーケンスの第１のステップは、基板上に遮光層を蒸着するステップと、遮光層をエッチングして穴のアレイ１４１にするステップとを含む。アパーチャ穴１４１は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。
【００２７】
各アクチュエータ１３５は、さらに、各ロードビーム１３６に隣接して配置されたコンプライアント駆動ビーム１４６を含む。駆動ビーム１４６は、一方の端において、駆動ビーム１４６間で共有される駆動ビームアンカー１４８に結合される。各駆動ビーム１４６のもう一方の端は、自由に動くことができる。各駆動ビーム１４６は、駆動ビーム１４６の自由端およびロードビーム１３６の固定端の近くで、駆動ビーム１４６がロードビーム１３６に最も近くなるように、湾曲している。
【００２８】
動作時、シャッタ組立体１３０を組み込んだディスプレイ装置は、駆動ビームアンカー１４８を介して、駆動ビーム１４６に、電位を印加する。第２の電位が、ロードビーム１３６に印加されてもよい。結果としてもたらされる、駆動ビーム１４６とロードビーム１３６との間の電位差は、駆動ビーム１４６の自由端を、ロードビーム１３６の固定端の方へ引き、そして、ロードビーム１３６のシャッタ端を、駆動ビーム１４６の固定端の方へ引き、それにより、シャッタ１３２を、駆動アンカー１４８の方へ横方向に駆動する。コンプライアント部材１３６はスプリングとして働き、それにより、ビーム１３６と１４６との電位間の電圧が除去された場合に、ロードビーム１３６は、ロードビーム１３６内に蓄積された応力を解放しながら、シャッタ１３２をその初期位置に押し戻す。
【００２９】
シャッタ組立体１３０などのシャッタ組立体は、電圧が除去された後でシャッタをその静止位置に戻すための、スプリングなどの、受動的復元力を組み込んでいる。米国特許出願第１１／２５１，０３５号明細書および米国特許出願第１１／３２６，６９６号明細書に記載されているような、ならびに、図５に示されているような、その他のシャッタ組立体は、「開」および「閉」アクチュエータという２つの組と、「開」および「閉」電極という別個の組とを、シャッタを開または閉状態のいずれかに移すために組み込んでいる。
【００３０】
米国特許出願第１１／２５１，０３５号明細書および米国特許出願第１１／３２６，６９６号明細書には、適切なグレースケールを有する画像（多くの場合、動画）を生成するために、シャッタおよびアパーチャのアレイを、制御マトリクスを介して制御することが可能な、さまざまな方法が記載されている。場合によっては、制御は、ディスプレイの周辺部で駆動回路に接続された、行および列の相互接続の、パッシブマトリクスアレイを使用して達成されてもよい。他の場合には、ディスプレイの速度、グレースケール、および／または電力損失性能を向上するために、アレイの各ピクセル内に、スイッチングおよび／またはデータ蓄積要素を含めることが適切である（いわゆる、アクティブマトリクス）。
【００３１】
図２Ａは、ピクセルのアレイ２４０（「アレイ２４０」）をアドレス指定するために、ディスプレイ装置１００内に含めるのに適した、アクティブ制御マトリクス２００の概念図である。各ピクセル２０１は、アクチュエータ２０３によって制御される、図１Ｂのシャッタ組立体１３０などの、弾性シャッタ組立体２０２を含む。各ピクセルは、さらに、アパーチャ穴２５４を含む、アパーチャ層２５０を含む。シャッタ組立体２０２などのシャッタ組立体、およびその変形形態の、さらなる電気的および機械的説明は、米国特許出願第１１／２５１，０３５号明細書および米国特許出願第１１／３２６，６９６号明細書の中に見出すことができる。
【００３２】
制御マトリクス２００は、シャッタ組立体２０２が上に形成される基板２０４の表面上に、拡散された、または薄膜蒸着された電気回路として製造される。制御マトリクス２００は、制御マトリクス２００内のピクセル２０１の各行についての、走査ライン相互接続２０６と、制御マトリクス２００内のピクセル２０１の各列についての、データ相互接続２０８とを含む。各走査ライン相互接続２０６は、書き込み許可電圧源２０７を、ピクセル２０１の対応する行内のピクセル２０１に電気的に接続する。各データ相互接続２０８は、データ電圧源（「Ｖｄソース」）２０９を、ピクセル２０１の対応する列内のピクセル２０１に電気的に接続する。制御マトリクス２００内で、データ電圧Ｖｄは、シャッタ組立体２０２の作動のために必要なエネルギーの大部分を提供する。したがって、データ電圧源２０９は、作動電圧源としても働く。
【００３３】
図２Ｂは、制御マトリクス２００を含む、ピクセルのアレイ２４０の部分の等角投影図である。図２Ａおよび図２Ｂを参照すると、ピクセルのアレイ２４０内の、各ピクセル２０１について、または各シャッタ組立体について、制御マトリクス２００は、トランジスタ２１０とキャパシタ２１２とを含む。各トランジスタ２１０のゲートは、ピクセル２０１が配置されているアレイ２４０内の行の走査ライン相互接続２０６に電気的に接続される。各トランジスタ２１０のソースは、その対応するデータ相互接続２０８に電気的に接続される。各シャッタ組立体のアクチュエータ２０３は、２つの電極を含む。各トランジスタ２１０のドレインは、対応するキャパシタ２１２の一方の電極と、対応するアクチュエータ２０３の電極のうちの一方とに、並列に、電気的に接続される。キャパシタ２１２のもう一方の電極と、シャッタ組立体２０２内のアクチュエータ２０３のもう一方の電極とは、共通または接地電位に接続される。
【００３４】
動作時、画像を形成するために、制御マトリクス２００は、各走査ライン相互接続２０６にＶｗｅを次々に印加することによって、アレイ２４０内の各行を順に書き込み許可する。書き込み許可された行については、行内のピクセル２０１のトランジスタ２１０のゲートへのＶｗｅの印加により、データ相互接続２０８を通りトランジスタを通る電流の流れが、シャッタ組立体２０２のアクチュエータ２０３に電位を印加することが許可される。行が書き込み許可されている間、データ電圧Ｖｄが、データ相続接続２０８に選択的に印加される。アナロググレースケールを提供する実装においては、各データ相互接続２０８に印加されるデータ電圧は、書き込み許可走査ライン相互接続２０６とデータ相互接続２０８との交点に配置されたピクセル２０１の所望される輝度に関連して、変化させられる。ディジタル制御方式を提供する実装においては、データ電圧は、相対的に低い大きさの電圧（すなわち、接地付近の電圧）であるように、あるいは、Ｖａｔ（作動しきい値電圧）を満たすかまたは超過するように選択される。データ相互接続２０８へのＶａｔの印加に応えて、対応するシャッタ組立体２０２内のアクチュエータ２０３が作動して、そのシャッタ組立体２０２内のシャッタを開く。データ相互接続２０８に印加された電圧は、制御マトリクス２００が行にＶｗｅを印加するのを停止した後も、ピクセル２０１のキャパシタ２１２内に蓄積されたままになる。したがって、シャッタ組立体２０２が作動するための十分に長い時間、行上の電圧Ｖｗｅを保持して待つ必要はなく、そのような作動は、書き込み許可電圧が行から除去された後で進行することが可能である。行内のキャパシタ２１２内の電圧は、ビデオフレーム全体が書き込まれるまで、そして一部の実装においては、新しいデータが行に書き込まれるまで、実質的に蓄積されたままになる。
【００３５】
アレイ２４０のピクセル２０１は、基板２０４上に形成される。アレイには、アレイ２４０内の各ピクセル２０１のための一組のアパーチャ穴２５４を含む、基板上に配置されるアパーチャ層２５０が含まれる。アパーチャ穴２５４は、各ピクセル内のシャッタ組立体２０２と位置合わせされる。
【００３６】
代替のシャッタ組立体実装では、シャッタ組立体は、アクチュエータと合わせて、双安定にされてもよい。すなわち、シャッタは、少なくとも２つの平衡位置（例えば、開または閉）に、いずれの位置にそれらを保つためにも、電力はほとんどまたはまったく必要なしに、存在してもよい。より詳細には、シャッタ組立体は、機械的に双安定であってもよい。シャッタ組立体のシャッタが所定の位置に設定されたら、その位置を維持するために、電気的エネルギーまたは保持電圧は必要とされない。シャッタ組立体の物理要素上の機械的応力が、シャッタを所定の位置に保持してもよい。
【００３７】
シャッタ組立体は、アクチュエータと合わせて、さらに、電気的に双安定にされてもよい。電気的に双安定なシャッタ組立体においては、シャッタ組立体の作動電圧未満の電圧範囲が存在し、閉じられたアクチュエータ（シャッタは開または閉のいずれか）にこの電圧が印加された場合、たとえ対向する力がシャッタ上に働かされたとしても、アクチュエータは閉じられたままに、そしてシャッタは所定の位置に保持される。対向する力は、スプリングによって働かされてもよく、または、対向する力は、「開」または「閉」アクチュエータなどの、対向するアクチュエータによって働かされてもよい。
【００３８】
一般化されたプロセスフロー
図３Ａおよび図３Ｂは、本発明の例示的実施形態による、アレイ２４０のピクセル２０１の製造のための一般化されたプロセスフローの第１の部分を示す。第１のステップでは、図３Ａに示すように、透明基板２０４上にアパーチャ層２５０が蒸着されて、パターニングされる。第２のステップでは、図３Ｂに示すように、薄膜スイッチまたはトランジスタ２１０のアレイを含む、制御マトリクスが、キャパシタ２１２と、走査ライン相互接続２０６またはデータ相互接続２０８などの相互接続とともに、アパーチャ層２５０の上に製造される。図３Ｂに示すトランジスタ２１０を製造するために使用されるプロセスは、液晶ディスプレイ内で使用するためのアクティブマトリクスアレイを製造するための、当業界で周知のプロセスのうちの代表的なものであってもよい。最後のステップにおいて（その結果を図２Ｂに示す）、微小電子機械（またはＭＥＭＳ）シャッタ組立体が、薄膜スイッチのアレイの上に形成される。
【００３９】
１つの単純な実装では、アパーチャ層２５０は、間にはさまれた誘電体層によって、制御マトリクスから電気的に絶縁される。アパーチャ層２５０は、その上に製造されるアクティブマトリクスとプロセス互換である薄膜材料からなってもよい（ただし、そのアクティブマトリクスに電気的に接続される必要はない）。アパーチャ穴２５４は、一般に、円形、楕円形、多角形、蛇行形状、または不規則な形であってもよい。一部の実装では、第２のステップ（制御マトリクスの形成）の製造シーケンスは、スイッチ、トランジスタ、またはキャパシタをいずれも含む必要はなく、その代わりに、誘電体層によって分離された行および列相互接続の格子を生成する。そのような制御マトリクスは、例えば、電界放出陰極ルミネセンスディスプレイの製造に関して当業界で周知のように、パッシブマトリクスとも呼ばれる。
【００４０】
ディスプレイの他の実装では、図１７に関して説明するように、独立したアパーチャ層が、シーケンスの第１のステップとして製造される必要はない。当業界で一般に知られているように、アパーチャ穴は、その代わりに、アクティブマトリクスまたはパッシブマトリクスの製造において使用されるのと同じ薄膜材料を使用し、そして、同じ処理ステップを使用して、ガラス基板上に直接製造されてもよい。アパーチャ穴の形成に対応するには、マスク設計またはピクセルレイアウトのみを変更する必要がある。
【００４１】
別の実装では、図１８に関して説明するように、アパーチャ層は、処理シーケンスの最後のステップとして製造される。アパーチャ層は、基板に堅く取り付けられるが、シャッタ組立体の自由な平行移動運動のための空間を下に残しながら、シャッタ組立体の上に概して浮遊させられる。
【００４２】
アパーチャ層
図４Ａは、製造シーケンスの第１ステップで生成されうるアパーチャ層２５０（図３Ａ）のための、１つのアパーチャ層構造４００を示す。アパーチャ層構造４００は、ガラス基板４０２上に単一の薄膜として蒸着された、アパーチャ層４０１を含む。アパーチャ層４０１は、アパーチャ層４０１内に一連のアパーチャ穴４０３を生成するためにエッチングされている。アパーチャ層４０１を、その上に製造される回路から絶縁するために、誘電体層４０４が、アパーチャ層４０１の上に蒸着されている。アパーチャ層４０１の、エッチングされた端は、上を覆う誘電体層４０４のひび割れの確率を減らすために、意図的に傾斜を付けられている。
【００４３】
アパーチャ層４０１は、バックライトから見る人への光の通過を妨げるように設計される。遮光アパーチャ層として使用するための適切な材料としては、以下に限定されるものではないが、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｔａ、Ｔｉ、Ｎｄ、Ｎｂ、Ｗ、Ｍｏなどの金属、および／またはその合金が挙げられる。３０ｎｍを超える厚さに蒸着される場合、そのような材料は、光の透過を妨げるのに効果的である。蒸着は、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、スパッタリング、または化学気相蒸着法によって達成されてもよい。
【００４４】
多くの実装において、アパーチャ層４０１は、光を吸収する機能を有することが好ましい。ほとんどの金属膜は、光の一定の割合を吸収し、残りを反射する。一部の適用例では、ディスプレイのコントラストを向上するために、アパーチャ層４０１に当たる環境光の反射を回避することが望ましい。そのような適用例では、アパーチャ層４０１は、「ブラックマトリクス」と呼ばれてもよい。光の吸収において効果的な、すなわち、ブラックマトリクス内に使用するための、いくつかの金属合金としては、以下に限定されるものではないが、ＭｏＣｒ、ＭｏＷ、ＭｏＴｉ、ＭｏＴａ、ＴｉＷ、およびＴｉＣｒが挙げられる。上記の合金から、またはＮｉおよびＣｒなどの単純金属から形成された、粗面を有する金属膜も、光の吸収において効果的な可能性がある。そのような膜は、高いガス圧力（２０ミリトール（ｍｔｏｒｒ）を超えるスパッタ雰囲気）内でのスパッタ蒸着によって生成されてもよい。粗い金属膜は、さらに、液体スプレーまたはプラズマスプレーの適用による金属粒子の散布と、それに続く、熱シンタリングステップとによって形成されてもよい。誘電体層４０４などの、誘電体層が、次に、金属粒子の剥離または剥落を防止するために追加される。
【００４５】
アモルファスまたは多結晶のＳｉ、Ｇｅ、ＣｄＴｅ、ＩｎＧａＡｓなどの半導体材料、コロイド黒鉛（炭素）、ならびに、ＳｉＧｅなどの合金も、光の吸収において効果的である。これらの材料は、薄膜を通したいかなる光の透過も防止するために、５００ｎｍを超える厚さを有する膜内に蒸着されてもよい。以下に限定されるものではないが、ＣｕＯ、ＮｉＯ、Ｃｒ２Ｏ３、ＡｇＯ、ＳｎＯ、ＺｎＯ、ＴｉＯ、Ｔａ２Ｏ５、ＭｏＯ３、ＣｒＮ、ＴｉＮ、またはＴａＮを含む、金属酸化物または窒化物も、光の吸収において効果的な場合がある。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発（ｅｖａｐｏｒａｔｉｏｎ）による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素の不足がもたらされる場合に、向上する。半導体の場合と同様に、金属酸化物は、膜を通した光の透過を防止するために、５００ｎｍを超える厚さに蒸着されるべきである。
【００４６】
サーメットと呼ばれる、材料群も、光の吸収において効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Ｃｒ２Ｏ３母体内のＣｒ粒子、またはＳｉＯ２母体内のＣｒ粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ｍｏ、Ｎｂ、および炭素であってもよい。その他の母体材料としては、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、およびＳｉ３Ｎ４が挙げられる。
【００４７】
適切な薄膜材料間での光の相殺的干渉を利用して、多層吸収構造を作成することが可能である。代表的な実装としては、酸化物または窒化物の部分反射層（ｐａｒｔｉａｌｌｙ  ｒｅｆｌｅｃｔｉｎｇ  ｌａｙｅｒ）を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、ＣｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、またはＳｉＯ２などの金属酸化物、あるいは、Ｓｉ３Ｎ４のような窒化物であってもよく、金属は、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｔｉなどの適切な金属であってもよい。一実装では、基板から入る光の吸収のために、金属酸化物の、１０〜５００ｎｍの範囲の薄層が、最初に、基板４０２の表面上に蒸着され、それに続いて、１０〜５００ｎｍの厚さの金属層が蒸着される。別の実装では、基板と反対の方向から入る光の吸収のために、金属層が最初に蒸着され、続いて、金属酸化物が蒸着される。両方の場合に、２層スタックの吸収率は、酸化物層の厚さが、０．５５ミクロンの４分の１を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【００４８】
別の実装では、金属層が基板上に蒸着され、それに続いて、計算された厚さの適切な酸化物層が蒸着される。次に、薄い金属が部分反射のみを行うように、金属の薄層が、酸化物の上に蒸着される（０．０２ミクロン未満の厚さ）。金属層からの部分反射は、基板金属層からの反射と相殺的に干渉し、それにより、ブラックマトリクス効果を発生させる。吸収は、酸化物層の厚さが、０．５５ミクロンの４分の１を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最大化される。
【００４９】
図４Ｂは、第２のアパーチャ層構造４５０の例示的実施形態である。第２のアパーチャ層構造４５０は、反射性である一方の側と、光吸収性であるもう一方の側とを有する、アパーチャ層４５２を含む。２００５年９月２日出願の米国特許出願第１１／２１８，６９０号明細書に記載されているように、アパーチャ層の１つの表面が、金属などの、反射性材料で作られている場合、アパーチャ層は、光学的効率を増加させるために、透過させられなかった光を再循環させて、取り付けられたバックライト内に戻す、鏡面として働いてもよい。そのような反射は、金属が蒸着される場合、スパッタリングを介してまたはイオンアシスト蒸着法（ｉｏｎ  ａｓｓｉｓｔｅｄ  ｅｖａｐｏｒａｔｉｏｎ）によって達成されるように、高密度で滑らかな薄膜を生成するような方法で強化されてもよい。強化された反射率を有する金属膜としては、Ａｇ、Ａｕ、およびアルミニウムが挙げられる。
【００５０】
アパーチャ層４５２は、基板４５３上に蒸着される複合構造から形成される。図４Ｂのアパーチャ層４５２は、アパーチャ層４５２の上面４５４上に当たる光を吸収し、アパーチャ層４５２の下部４５６に入射する光、すなわち、基板４５３を透過した後の光を、反射するように設計される。アパーチャ層４５２は、高屈折率層４５８と、低屈折率層４６０と、金属反射層４６２と、吸収層４６４という、４つの層を含む。アパーチャ層４５２は、アパーチャ穴４６６を形成するためにエッチングされ、誘電体層４６８で覆われる。異なる屈折率を有する屈折層４５８と４６０との結合によって、部分反射面（ｐａｒｔｉａｌｌｙ  ｒｅｆｌｅｃｔｉｎｇ  ｓｕｒｆａｃｅｓ）の組がもたらされることを、当業者は認識するであろう。これらの部分反射面のうちの少なくとも２つの間の間隔を制御することによって、光学干渉により、膜スタックの反射率を強化することが可能である。多層膜は、広い波長帯域にわたって、または、例えば、バックライトから放射される波長に一致する波長などの、離散的な個別波長数において、高い反射率を提供するように設計されてもよい。
【００５１】
高屈折率層４５８の候補となる薄膜としては、以下に限定されるものではないが、ＴｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｃｒ２Ｏ３、Ｓｃ２Ｏ３、Ｂｉ２Ｏ３、Ｉｎ２Ｏ３、およびＡｌ２Ｏ３が挙げられる。低屈折率層４６０の候補となる薄膜としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＭｇＦ２、ＣａＦ２、およびＨｆＦ４、ならびにダイヤモンド状炭素が挙げられる。これらの膜は、反応性スパッタリング、反応性蒸着法（ｒｅａｃｔｉｖｅ  ｅｖａｐｏｒａｔｉｏｎ）、イオンアシスト蒸着法（ｉｏｎ−ａｓｓｉｓｔｅｄ  ｅｖａｐｏｒａｔｉｏｎ）、イオンアシストイオンビームスパッタリング（ｉｏｎ−ａｓｓｉｓｔｅｄ  ｉｏｎ  ｂｅａｍ  ｓｐｕｔｔｅｒｉｎｇ）によって、または化学気相蒸着法によって、蒸着されてもよい。図４Ｂは、高屈折率層と低屈折率層との１つのペアのみを示している。これらの屈折層の複数のペアを順に蒸着することによって、反射率を向上することが可能であることを、当業者は理解するであろう。多くの場合、各屈折層（４６０および４５８）の厚さが、０．５５ミクロンの４分の１を、層の屈折率によって割った値に実質的に等しいように選択された場合に、可視スペクトルに対する反射率は最大化されることが可能である。
【００５２】
２つの屈折層４５８または４６０のうちのいずれか１つが、アパーチャ層４５６から除去されてもよく、それでもアパーチャ層４５２の反射率は、透明基板４５３の上に蒸着された単純な金属の反射率よりも実質的な程度まで向上する。金属層４６２と透明基板４５３との間に置かれる屈折層が、基板４５３の屈折率よりも小さな屈折率を有する限り、改良がもたらされてもよい。
【００５３】
アパーチャ層４５２内の金属反射層４６２は、入射光を反射するだけでなく、光の透過を妨げるようにも働く。遮光アパーチャ層として使用するための、上に記載した金属膜および／または半導体材料のうちのいずれも、金属反射層のために利用されてもよい。
【００５４】
吸収層４６４は、基板４５３の側の反対の側から到着する光の反射を防止するように働く。ブラックマトリクスとともに使用するための、上に記載した吸収性材料のうちのいずれも、アパーチャ層４５２の一番上の層として使用されてもよい。
【００５５】
アパーチャ穴４６６を形成するために必要とされるエッチングプロセスは、ＲＦまたはＤＣプラズマエッチング、イオンスパッタリング、または湿式化学エッチングを含んでもよい。
【００５６】
アパーチャ層４５２の別の実装では、２層薄膜スタックが形成されてもよい。最初に、Ａｇ、Ａｕ、またはＡｌなどの、高い反射率を有する金属膜が、表面上に蒸着される。次に、上に記載した吸収性ブラックマトリクス材料のうちの１つが、金属の上に蒸着される。
【００５７】
図４Ｂに示す複合アパーチャ層内の層の順序が逆にされて、吸収層が基板の隣に位置し、反射膜スタックが基板と反対の側を向くようにされることが好ましい実装が存在する。そのような実装は、図２２に関して説明する。
【００５８】
複合アパーチャ層４５２の製造のための好ましい実施形態は、次のように進められる。第１に、高屈折率層４５８のために、厚さ５４ｎｍ±３ｎｍのＴｉＯ２の層が、Ｏ２の分圧内でのＴｉの反応性スパッタ蒸着によって蒸着される。次に、低屈折率層４６０のために、ＳｉＯ２の９１ｎｍ±５ｎｍの膜が、Ｏ２の分圧内でのＳｉＯ２の反応性スパッタ蒸着によって蒸着される。次に、金属反射層４６２のために、滑らかなＡｌの１００ｎｍ±５ｎｍの膜が、高真空、非酸化環境内でのスパッタ蒸着によって蒸着される。次に、アパーチャ穴４６６を形成するために、３つの膜４５８、４６０、および４６２がパターニングされる。一般的なフォトレジストが、当業界で周知のように塗布され、次に、アパーチャ穴４６６のパターンを有するフォトマスクを通して紫外線露光される。フォトレジストは、次に、化学的に現像されて、エッチングマスクとなる。３つの膜のスタックのエッチングは、Ａｒイオンを使用した、イオンビームミリングシステムを使用して実行され、それにより、それぞれの膜は順に除去されるが、フォトレジストはすべて除去されるわけではない。薄膜のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび／またはプラズマアッシングによって除去される。
【００５９】
次に、吸収層４６４の第１の構成要素として、厚さ２５０ｎｍ±１０ｎｍのＳｉ３Ｎ４の薄膜が、プラズマアシスト化学気相蒸着法（ｐｌａｓｍａ  ａｓｓｉｓｔｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって蒸着される。次に、吸収層４６４の第２の構成要素として、厚さ５００ｎｍ±４０ｎｍのアモルファスシリコンの層が、プラズマアシスト化学気相蒸着法（ｐｌａｓｍａ  ａｓｓｉｓｔｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって蒸着される。これらの膜は、次に、上記と同様のフォトレジスト露光および現像ステップを使用してアパーチャ穴４６６を形成するために、同様のフォトマスクを使用してパターニングされる。Ｓｉ３Ｎ４およびアモルファスシリコンのエッチングが、次に、反応性イオンエッチングによって実行される。最後に、５０ｎｍ±４ｎｍのＡｌ２Ｏ３の膜が、原子層蒸着によって、一面に覆うやり方で蒸着される。
【００６０】
制御マトリクス
別の実装では、アパーチャ層は、上位層内の制御マトリクスへの独自の電気的接続を有する、制御マトリクスの電気的構成要素のうちの１つとして利用されてもよい。図５Ａ〜図５Ｃは、そのような総合設計を示す。
【００６１】
図５Ａは、ピクセルのアレイをアドレス指定するための、ディスプレイ装置１００内に含めるのに適した、別の制御マトリクス５００の概略図である。制御マトリクス５００は、デュアルアクチュエータシャッタ組立体５０４（すなわち、シャッタ開およびシャッタ閉の両方のアクチュエータを有するシャッタ組立体）を含むピクセル５０２のアレイを制御する。図５Ｂは、ピクセル５０２のアレイからの、２つの隣接するピクセル５０２の部分の平面図レイアウトである。図５Ｂのレイアウトは、基板上でのピクセル５０２のアレイの並行製造のために、制御マトリクス５００の電気的構成要素がピクセル５０２内でどのように配置されてもよいかの一例を提供する。図５Ｃは、図５Ｂと同じであり、ピクセル５０２の追加の特徴を付記している。図５Ｂ／５Ｃなどのレイアウトは、ピクセル５０２の機能層のそれぞれのためのフォトマスクを生成するために利用されてもよい。制御マトリクス５００の構成要素は一連の機能層から構築され、フォトマスクは、各層のための配列されたパターンを、基板５０５全体にわたってプリントするために使用される。アレイ５０２内のピクセルは、それぞれが実質的に正方形の形状であり、ピッチ、すなわち、ピクセル間の反復距離は、１８０〜２００ミクロンの範囲内である。図５Ｃは、図６、図７、図８、および図１０に関して説明する、さまざまな電気的および機械的構成要素の一連の層の断面図のための基準として使用される、断面マーカＡＡ’〜ＧＧ’を示す。
【００６２】
説明の目的のために、図５Ｂ／５Ｃでは、導体層と、半導体層と、シャッタ層のみを詳細に示す。誘電体層内に切り込まれるビア、またはアパーチャ層内にパターニングされる穴などの、その他のパターニングされる特徴の位置は、記号の表示および／または点線によって示される。
【００６３】
図５Ａおよび図５Ｂを参照すると、制御マトリクス５００は、制御マトリクス５００内のピクセル５０２の各行について、走査ライン相互接続５０６を含む。制御マトリクス５００は、さらに、制御マトリクス５００内のピクセル５０２の各列について、１つのデータ開相互接続５０８ａおよび１つのデータ閉相互接続５０８ｂという、２つのデータ相互接続を含む。制御マトリクス５００は、さらに、事前充電相互接続５１０と、大域的作動相互接続５１４と、シャッタ共通相互接続５１５とを含む。これらの相互接続５１０、５１４、および５１５は、アレイ内の複数行および複数列内のピクセル５０２間で共有される。一実装（以下でより詳細に説明する実装）においては、相互接続５１０、５１４、および５１５は、制御マトリクス５００内のすべてのピクセル５０２間で共有される。
【００６４】
制御マトリクス内の各ピクセル５０２は、シャッタ開充電トランジスタ５１６と、シャッタ開放電トランジスタ５１８と、シャッタ開書き込み許可トランジスタ５１７と、データ蓄積キャパシタ５１９とを含む。制御マトリクス５００内の各ピクセル５０２は、さらに、シャッタ閉充電トランジスタ５２０と、シャッタ閉放電トランジスタ５２２と、シャッタ閉書き込み許可トランジスタ５２７と、データ蓄積キャパシタ５２９とを含む。
【００６５】
制御マトリクス内の各ピクセル５０２は、さまざまなビア構造を含み、それらは、図５Ｂ／５Ｃ内の対角線を有するボックスの記号によって示されている。制御マトリクス５００は、いくつかのＭ１−Ｍ２ビア５３１（すなわち、第１の金属層Ｍ１を第２の金属層Ｍ２に接続するビア）と、Ａｐ−Ｍ１ビア５３３（すなわち、アパーチャ層５４７を第１の金属層Ｍ１に接続するビア）と、２つの駆動アンカー５３５と、４つのコンプライアント駆動ビーム５３７と、４つのシャッタアンカー５３９と、４つのコンプライアントロードビーム５４１と、アパーチャ穴５４３と、シャッタ５４５とを含む。アパーチャ穴５４３は、点線によって示されている。
【００６６】
２つの隣接するピクセル５０２の部分が、図５Ｂおよび図５Ｃに示されている。各ピクセル５０２について、シャッタ５４５は、左に移動することによって、アパーチャ穴５４３を覆い隠す。トランジスタ５１６、５１７、および５１８を含む、各ピクセルのシャッタ開作動電子回路は、各シャッタ組立体５０４のすぐ右に配置される（２つのピクセルは同等であるが、シャッタ開電子回路は、図５Ｂ／５Ｃ内では、最も左のシャッタ組立体５０４についてのみ含まれている）。トランジスタ５２０、５２２、および５２７を含む、各ピクセルのシャッタ閉電子回路は、各シャッタ組立体のすぐ左に配置される（再び、ピクセル５０２は同等であるが、シャッタ閉電子回路は、最も右のシャッタ組立体５０４についてのみ示されている）。
【００６７】
所与のピクセル５０２について、コンプライアントロードビーム５４１は、シャッタ５４５を、４つのシャッタアンカー５３９に機械的に接続し、シャッタ５４５を、基板表面の上で浮遊させる。ロードビーム５４１の隣に配置される、コンプライアント駆動ビーム５３７は、駆動アンカー５３５に機械的に接続される。（シャッタ５４５の右に配置された）一方の組の駆動ビーム５３７は、駆動アンカーに機械的に接続され、そして、駆動アンカー５３５とＭ１−Ｍ２ビア５３１との両方によって、シャッタ開充電トランジスタ５１６のドレインに電気的に接続される。シャッタ５４５の右側にある駆動ビーム５３７とロードビーム５４１との間に、最小作動電圧よりも大きな電圧を印加することによって、シャッタ５４５は、開位置に、すなわちアパーチャ穴５４３から離れるように、移動させられてもよい。シャッタの右にある駆動ビーム５３７およびロードビーム５４１の組は、合わせて、シャッタ開アクチュエータを形成する。（各シャッタ５４５の左に配置された）もう一方の組の駆動ビーム５３７は、駆動アンカー５３５に機械的に接続され、そして、駆動アンカー５３５とＭ１−Ｍ２ビア５３１との両方によって、シャッタ閉充電トランジスタ５２０のドレインに電気的に接続される。シャッタ５４５の左側にある駆動ビーム５３７とロードビーム５４１との間に、最小作動電圧よりも大きな電圧をもたらすことによって、シャッタ５４５は、（図５Ｂ／５Ｃに示すような）閉位置に、すなわちアパーチャ穴５４３の上の位置に、移動させられてもよい。シャッタ５４５の左にある駆動ビーム５３７およびロードビーム５４１の組は、シャッタ閉アクチュエータを形成する。
【００６８】
実施の際、制御マトリクス５００は、ａ）アクチュエータの事前充電、ｂ）ピクセルアドレス指定およびデータ蓄積、ならびにｃ）ピクセルの大域的作動という、別個の電気的機能を、独立に制御するために設計される。
【００６９】
各フレームアドレス指定サイクルの最初に、制御マトリクス５００は、事前充電相互接続５１０に電圧を印加する。事前充電相互接続５１０はシャッタ開およびシャッタ閉充電トランジスタ５１６および５２０のゲートとドレインとの両方に接続されているため、この電圧の印加は、これらのトランジスタ５１６および５２０の両方をオンにするように働く。事前充電相互接続５１０は、シャッタ５４５の作動のために必要とされる最小値を超える電圧まで、例えば、１５ボルトを超える電圧まで、または、一部の実施形態では、３０ボルトを超える電圧まで、パルス印加される。シャッタ開およびシャッタ閉アクチュエータのそれぞれのアクチュエータが充電された後は、事前充電相互接続５１０上の電圧は０に戻され、シャッタ開およびシャッタ閉トランジスタ５１６および５２０の両方は、次に、それらのオフ状態に戻る。シャッタ開およびシャッタ閉アクチュエータのそれぞれに提供された電荷は、それぞれのアクチュエータ上に蓄積されたままになり、その理由は、これらのアクチュエータに給電するトランジスタが、それらのオフ状態に戻っているからである。
【００７０】
各行は、次に、走査ライン相互接続５０６上に書き込み許可電圧Ｖｗｅを配置することによって、順に書き込み許可される。ピクセル５０２の特定の行が書き込み許可されている間、制御マトリクス５００は、データ電圧を、制御マトリクス５００内のピクセル５０２の各列に対応したデータ開相互接続５０８ａまたはデータ閉相互接続５０８ｂのいずれかに印加する。書き込み許可される行についての走査ライン相互接続５０６へのＶｗｅの印加により、対応する走査ライン内のピクセル５０２の書き込み許可トランジスタ５１７および５２７の両方がオンになる。データ相互接続５０８ａおよび５０８ｂに印加される電圧は、それにより、それぞれのピクセル５０２のデータ蓄積キャパシタ５１９および５２９上に蓄積されることが可能となる。一般に、正しい作動を確実にするために、データ電圧は、シャッタ組立体５０４につき１つの蓄積キャパシタ５１９または５２９のみに蓄積されることが許可される。
【００７１】
制御マトリクス５００においては、大域的作動相互接続５１４は、シャッタ開放電スイッチトランジスタ５１８およびシャッタ閉放電トランジスタ５２２の両方のソースに接続される。大域的作動相互接続５１４を、シャッタ共通相互接続５１５の電位よりも大幅に上の電位に維持することにより、キャパシタ５１９および５２９上にどれだけの電荷が蓄積されているかにかかわらず、放電スイッチトランジスタ５１８または５２２のうちのいずれもオンになることが防止される。制御マトリクス５００における大域的作動は、大域的作動相互接続５１４を、シャッタ共通相互接続５１５の電位以下の電位にして、放電スイッチトランジスタ５１８または５２２が、いずれかのキャパシタ５１９または５２０上にデータ電圧が蓄積されているかどうかに従ってオンになることを可能にすることによって達成される。オン状態に切り換えられた場合、シャッタ開放電スイッチトランジスタ５１８またはシャッタ閉放電トランジスタ５２２は、それらのそれぞれのアクチュエータの一方または他方から電荷が流出することを許可する。例えば、シャッタ開放電トランジスタ５１８のみをオンにすることによって、シャッタ５４５の右の駆動ビーム５３７上に蓄積された電荷は、駆動アンカー５３５、Ｍ１−Ｍ２ビア５３１を通し、トランジスタ５１８を通して、そして、大域的作動相互接続５１４を通して流れ出る。結果として、最小作動電圧を超える電圧が、シャッタと、シャッタの左の駆動ビームとの間のみに残り、シャッタは左に、そして開位置に移動させられる。
【００７２】
データ蓄積キャパシタ５１９および５２１に部分的電圧を印加することにより、大域的作動相互接続５１４がその作動電位にされている時間中に、放電スイッチトランジスタ５１８および５２２の部分的オンが可能となる。これにより、シャッタ組立体５０４上でアナログ電圧が作られて、アナロググレースケールを提供することが可能となる。
【００７３】
図５Ｂ／５Ｃに示すレイアウトは、２つの隣接するピクセルの部分を含み、その間で、相互接続のいくつかは単独で割り当てられ、相互接続のいくつかは共通に共有される。これらのピクセルのそれぞれは、制御マトリクス５００の１つの列に沿ったすべてのピクセル５０２を垂直に接続する、１つのデータ開相互接続５０８ａと１つのデータ閉相互接続５０８ｂとを含む。図５Ｂ／５Ｃ内の２つの隣接するピクセル５０２は、さらに、制御マトリクス５００の１つの行に沿ったすべてのピクセル５０２を水平に接続する、共通走査ライン相互接続５０６を共有する。２つの隣接するピクセルは、ただし、事前充電相互接続５１０と、大域的作動相互接続５１４とを、それらの間で共有する。列方向に沿って向けられた、これらの２つの相互接続は、２つのピクセル５０２のそれぞれの間に配置され、Ｍ１−Ｍ２ビア５３１を介した電気的接続を使用して、右と左の両方のピクセルに電圧信号を供給する。ディスプレイの周辺部（図示せず）において、複数の列からの事前充電相互接続ライン５１０および大域的作動相互接続ライン５１４は、それぞれ、他の事前充電相互接続ラインおよび他の大域的作動相互接続ラインに、さらに接続される。
【００７４】
制御マトリクス５００は、シャッタ共通相互接続５１５を含み、シャッタ共通相互接続５１５は、図５Ｂ／５Ｃのレイアウト内では、アパーチャ層５４７と呼ばれる独立した導体層によって構築される。アパーチャ層５４７は、図３Ａおよび図３Ｂに示したように、制御マトリクス５００の他のすべての層の下にある別個の層として製造される。好ましい実施形態では、アパーチャ層５４７は、導電性材料から製造される。アパーチャ層のパターニングされた外形は、アパーチャ穴５４３の位置を除き、図５Ｂ／５Ｃには示されていない。制御マトリクス５００内で、アパーチャ層は、すべての行およびすべての列内のすべてのシャッタ５４５間の共通の電気的接続を、シャッタアンカー５３９を使って行うために使用される。
【００７５】
代替のレイアウト
図５Ｂ／５Ｃは、制御マトリクス５００の構築のための適切なレイアウトの一例にすぎないということが理解されるべきである。多くのその他の均等なレイアウトが可能である。例えば、共通相互接続５１０および５１４は、図５Ｂ／５Ｃでは列方向に沿って通されているが、これらの相互接続が行方向に沿って通される他の実施形態が可能である。図５Ｂ／５Ｃでは、共通相互接続５１０および５１４は、トランジスタ５１８などの、トランジスタへのソースおよびドレイン接続と同じ金属レベルにおいて構築および／またはパターニングされる。ただし、これらの共通相互接続５１０および５１４が、薄膜トランジスタのゲートレベルにおいて構築される、他の実施形態が可能であり、また、これらの相互接続が、下にある導電性アパーチャ層５４７内に配置された、独立した電気的コネクタとしてパターニングされてもよい、さらに他の実施形態も可能である。
【００７６】
図５Ｂ／５Ｃに示す制御マトリクス５００のレイアウトでは、シャッタ組立体５０４は、シャッタ５４５が、走査ライン相互接続５０６と平行な方向に移動するように並べられている。シャッタ５４５が、データ相互接続５０８ａおよび５０８ｂと平行に移動する、他の実施形態が可能である。トランジスタ５１８またはキャパシタ５１９などの、電気的構成要素が、シャッタ組立体５０４の左または右だけでなく、上または下にも配置される実施形態も可能である。図５Ｂ／５Ｃでは、電気的構成要素は、ピクセル５０２内の異なる領域を占める。ただし、トランジスタ５１８またはキャパシタ５１９などの構成要素が、シャッタ組立体５０４の下にある他の薄膜層上に構築される、他の実施形態が可能である。
【００７７】
当業界で周知の、多くの異なる薄膜スイッチが、制御マトリクス５００の動作のために利用されてもよい。図６は、いくつかの適切なスイッチ構造のうちの１つの断面を示す。図６に示す構造は、シャッタ開放電トランジスタ５１８などの、トランジスタの断面を含む。トランジスタ５１８の構造は、アクティブマトリクス液晶ディスプレイのために当業界で使用されるものに類似している。図６の構造６００は、さらに、液晶ディスプレイ内のピクセルキャパシタに接続するために一般に使用されるような、または、ディスプレイの周辺部でドライバ回路に接続するために一般に使用されるような、電極相互接続６０１を含む。トランジスタ５１８は、特に、反転スタガバックチャネルエッチング薄膜トランジスタ（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ  ｂａｃｋ−ｃｈａｎｎｅｌ−ｅｔｃｈｅｄ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）として当業界で周知の構造を表す。この特定のトランジスタおよびその他の、形成および機能の説明は、Ｗｉｌｌｅｍ  ｄｅｎ  Ｂｏｅｒ著、Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙｓ（Ｅｌｓｅｖｉｅｒ，Ａｍｓｔｅｒｄａｍ，２００５）などの文献に見出すことができる。
【００７８】
トランジスタ５１８は、薄膜または層の独特の組から構築され、その製造プロセスは、図７〜図１０に関してより詳細に説明する。特に、トランジスタ５１８は、アパーチャ層６０２の上に配置される。アパーチャ層の上には、第１の誘電体層６０４が配置される。トランジスタ５１８の要素は、第１の導体層６０６と、第２の誘電体層６０８と、第１の半導体層６１０と、第２の導体層６１２と、第３の誘電体層６１４と、第３の導体層６１６とを含む。第１の導体層は、当業界では、ゲート金属層とも呼ばれ、トランジスタ５１８は、ボトムゲートトランジスタと呼ばれる。第２の導体層は、当業界では、トランジスタ５１８のソースおよびドレインへのコネクタとも呼ばれる。さらに、第３の導体層は、当業界では、電極または接点金属とも呼ばれる。
【００７９】
半導体層６１０は、一般に、アモルファスまたは多結晶シリコンから形成される。アモルファスシリコンは、プラズマ促進化学気相蒸着法（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＰＥＣＶＤ）によって、またはホットワイヤ蒸着によって、ＳｉＨ４などの前駆体ガスから蒸着されてもよい。層６１０において使用されてもよいその他の半導体材料としては、ダイヤモンド状炭素、Ｓｉ、Ｇｅ、ＧａＡｓ、ＣｄＴｅ、またはその合金が挙げられる。半導体層の形成のための、その他の技術としては、低圧化学気相蒸着法およびスパッタリングが挙げられる。
【００８０】
半導体層６１０の上面には、アモルファスシリコンの導電率を増加するため、およびアモルファスシリコンと第２の導体層６１２との間のオーム接触を提供するために、不純物がドープされる。アモルファスまたは多結晶シリコンのいずれかとともに一般に使用される、導電性向上ドーパントとしては、リン、ヒ素、ホウ素、またはアルミニウムが挙げられる。これらのドーパントは、蒸着ステップの一部として、すなわち、ＰＥＣＶＤチャンバ内でドーパント前駆体をＳｉＨ４と混合することによって含まれてもよく、あるいは、ドーパントガスからの拡散によって、またはイオン打ち込みによって、後で追加されてもよい。
【００８１】
図６に示す代表的トランジスタ５１８などの、薄膜スイッチは、蒸着、マスキング、およびエッチングステップのシーケンスから製造される。トランジスタ５１８などの薄膜スイッチの形成に必要とされる、マスクおよび／または蒸着ステップの数は、３〜１０の間で変化してもよい。同時に、薄膜スイッチを形成するために使用される、蒸着、パターニング、およびエッチングステップは、さらに、ピクセル間のアレイ相互接続、またはキャパシタなどの、薄膜構成要素を形成するために、あるいは、ディスプレイの周辺部における、ドライバチップへの電極接点を形成するためにも使用される。同様の、および／または追加の処理ステップが、ＭＥＭＳシャッタディスプレイ内で有用な薄膜構成要素を形成するように、例えば、薄膜スイッチと、アパーチャ層６０２などのアパーチャ層との間の電気的接続を形成するように、あるいは、スイッチと、アレイ相互接続と、シャッタ組立体２０２またはシャッタ組立体５０４などの、シャッタ組立体との間の電気的接続を形成するように、適合されてもよい。
【００８２】
製造手順７００
図７は、制御マトリクスおよび関連するシャッタ組立体の構築のための、製造プロセスまたは手順７００の一例を示す。図７の手順７００は、アパーチャ層２５０またはアパーチャ層６０２などの、アパーチャ層の形成のためのステップを含む。手順７００は、さらに、トランジスタ２１０またはトランジスタ５１８などの、スイッチまたはトランジスタの形成のためのステップを含む。手順７００は、さらに、シャッタ組立体２０２またはシャッタ組立体５０４などの、シャッタ組立体の製造のためのステップを含む。図７の手順７００は、トランジスタ５１８などの、反転、スタガ、バックチャネルエッチングトランジスタ（ｉｎｖｅｒｔｅｄ，  ｓｔａｇｇｅｒｅｄ，  ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈｅｄ  ｔｒａｎｓｉｓｔｏｒ）の形成に関して以下に記載される。プロセスの単純化のために、または、代替の薄膜スイッチおよび制御マトリクスの形成のために適切であってもよい、手順７００の修正形態または代替方法は、図９に関して後述する。
【００８３】
手順７００は、ステップ７０５における、基板上のアパーチャ層６０２の形成で開始される。アパーチャ層の形成７０５は、ガラスまたはプラスチックであってもよい基板のクリーニングと、それに続く、アパーチャ層６０２の蒸着およびエッチングとを含む。ステップ７０５のいくつかの実装を、図４Ａおよび図４Ｂに関してすでに説明した。場合によっては、アパーチャ層は、アパーチャ層４５２などの複合アパーチャ層であってもよい。
【００８４】
手順７００は、ステップ７１０における、誘電体層６０４などの、第１の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯ２、ＨｆＯ２、およびＴａ２Ｏ５が挙げられ、それらは、スパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、または化学気相蒸着法のいずれかによって、おおよそ０．１〜２．０ミクロンの厚さに蒸着されてもよい。一般的なフォトレジストが、当業界で周知のように塗布され、次に、図５などのレイアウトに示されているような、フォトマスクパターンを通して紫外線露光され、最後に現像されて、エッチングマスクとされる。誘電体層６０４のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび／またはプラズマアッシングによって、除去される。第１の誘電体層６０４をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【００８５】
手順７００は、ステップ７１５における、導体層６０６などの、第１の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｎｄ、Ｎｂ、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、ＴｉＷ、ＭｏＷ、ＭｏＣｒ、ＡｌＮｄ、ＡｌＴａ、およびＡｌＣｒが挙げられる。２層金属も、第１の導体層６０６としての適用のために有用である。有用ないくつかの２層金属としては、Ａｌ上のＣｒ、Ａｌ上のＴａ、Ａｇ上のＴａ、Ａｌ上のＴｉ、またはＡｌ上のＭｏが挙げられる。Ｃｒ／Ａｌ／Ｃｒ、Ｃｒ／Ａｌ／Ｔｉ、Ｔｉ／Ａｌ／Ｔｉ、Ｃｒ／Ａｌ／Ｔａ、またはＣｒ／Ａｇ／Ｔａなどの、３層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、ＤＣまたはＲＦスパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、０．１〜１．０ミクロンの範囲内であってもよい。第１の導体層６０６のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図５などのレイアウトに示されているような、フォトマスクパターンを通して露光される。導体層のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび／またはプラズマアッシングによって、除去される。第１の導体層をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、反応性イオンミリング、および／または湿式化学エッチングが挙げられる。
【００８６】
手順７００は、ステップ７２０における、誘電体層６０８などの、第２の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、以下に限定されるものではないが、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯ２、ＨｆＯ２、およびＴａ２Ｏ５が挙げられ、それらは、スパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、または化学気相蒸着法のいずれかによって、おおよそ０．１〜２．０ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図５のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、あるいは、オゾンおよび／またはプラズマアッシングによって、除去される。第２の誘電体層６０８をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【００８７】
手順７００は、ステップ７２５における、半導体層６１０などの、第１の半導体層の蒸着およびエッチングに継続される。アモルファスシリコンが、このステップにおいて適用される一般的な半導体材料であり、２５０〜３５０Ｃの範囲内の蒸着温度において、ＰＥＣＶＤプロセスを使用して蒸着される。多結晶シリコンは、薄膜トランジスタのための代替の半導体材料であるが、図９で示すように、多結晶層は、通常、第１の導体層６０６に先立つステップにおいて適用されるか、または第１の導体層６０６の下に位置する。反転、スタガ、バックチャネルエッチングトランジスタ（ｉｎｖｅｒｔｅｄ，  ｓｔａｇｇｅｒｅｄ，  ｂａｃｋ  ｃｈａｎｎｅｌ  ｅｔｃｈ  ｔｒａｎｓｉｓｔｏｒ）５１８の場合は、アモルファスシリコンの二重層が蒸着される。層６１０の第１の部分については、アモルファスシリコンが、ドーパントなしで、０．１〜０．２ミクロンの範囲内の厚さに蒸着される。層６１０の第２の部分は、一般にはＰＥＣＶＤチャンバ内でのＰＨ３ガスの混入による、高濃度にｎドープされたアモルファスシリコンの蒸着を含む。層６１０の、第２の部分、つまり上の部分は、より薄く、通常は０．０２〜０．０５ミクロンの範囲内である。アモルファスシリコントランジスタのアイランドのパターニングが、次に、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図５などのレイアウトに示されているような、フォトマスクパターンを通して露光される。半導体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。半導体アイランドをパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、反応性イオンミリング、または湿式化学エッチングが挙げられる。
【００８８】
手順７００は、ステップ７３０における、導体層６１２などの、第２の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｎｄ、Ｎｂ、およびその合金または組み合わせが挙げられる。当業界で使用されるいくつかの一般的な合金としては、ＴｉＷ、ＭｏＷ、ＭｏＣｒ、ＡｌＮｄ、ＡｌＴａ、およびＡｌＣｒが挙げられる。２層金属も、第１の導体層としての適用のために有用である。有用ないくつかの２層金属としては、Ａｌ上のＣｒ、Ａｌ上のＴａ、Ａｇ上のＴａ、Ａｌ上のＴｉ、またはＡｌ上のＭｏが挙げられる。Ｃｒ／Ａｌ／Ｃｒ、Ｃｒ／Ａｌ／Ｔｉ、Ｔｉ／Ａｌ／Ｔｉ、Ｃｒ／Ａｌ／Ｔａ、またはＣｒ／Ａｇ／Ｔａなどの、３層金属構成も、当業界で周知である。これらの金属または金属の組み合わせは、ＤＣまたはＲＦスパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、０．１〜１．０ミクロンの範囲内であってもよい。第２の導体層６１２のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図５のようなレイアウトに示されているような、フォトマスクパターンを通して露光される。第２の導体層６１２のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第２の導体層６１２をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、反応性イオンミリング、および／または湿式化学エッチングが挙げられる。
【００８９】
手順７００は、ステップ７３５における、誘電体層６１４などの、第３の誘電体層の蒸着およびエッチングに継続される。適切な誘電体材料としては、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯ２、ＨｆＯ２、およびＴａ２Ｏ５が挙げられ、それらは、スパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、または化学気相蒸着法のいずれかによって、おおよそ０．２〜２．０ミクロンの厚さに蒸着されてもよい。パターニングが、当業界で周知のような、一般的なフォトレジストによって達成され、そして、図５などのレイアウトに示されているような、フォトマスクパターンを通して露光される。誘電体のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第３の誘電体層６１４をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、または湿式化学エッチングが挙げられる。
【００９０】
手順７００は、ステップ７４０における、導体層６１６などの、第３の導体層の蒸着およびエッチングに継続される。適切な導体材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｎｄ、Ｎｂ、およびその合金または組み合わせが挙げられる。接点または電極層として働いてもよい、第３の導体層６１６については、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、Ａｌがドープされた酸化スズ、フッ素がドープされた酸化スズ、銀合金、および／または金合金などの、その他の導電性材料が適用可能である。第２の導体層６１２として使用するために記載された、その他の合金、２層、および／または３層も適用可能である。これらの金属または金属の組み合わせは、ＤＣまたはＲＦスパッタリング、蒸発（ｅｖａｐｏｒａｔｉｏｎ）によって、または場合によっては、化学気相蒸着法によって適用されてもよい。適切な厚さは、０．１〜１．０ミクロンの範囲内であってもよい。第３の導体層６１６のパターニングのためには、一般的なフォトレジストが、当業界で周知のように塗布され、図５などのレイアウトに示されているような、フォトマスクパターンを通して露光される。第３の導体層６１６のエッチングが完了した後は、残りのフォトレジストが、水性または溶液型のいずれかのストリッパ化合物を使用して、またはプラズマアッシングによって、除去される。第３の導体層６１６をパターニングするために使用されてもよいエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、スパッタエッチング、および／または湿式化学エッチングが挙げられる。
【００９１】
手順７００は、ステップ７４５における、以下の図８Ｆに示す犠牲層８０５などの、犠牲層の蒸着およびパターニングに継続される。適切な犠牲層８０５としては、ポリイミドなどのポリマー、ＳｉＯ２などの誘電体、あるいは、銅またはアルミニウムなどの軟質金属が挙げられる。場合によっては、犠牲材料のパターニングは、当業界で周知のようにフォトレジストの層を追加し、その層がフォトマスクを通して露光され、現像されて、エッチングマスクを形成することによって行われてもよい。犠牲材料のために利用可能なエッチングプロセスとしては、ＲＦまたはＤＣプラズマエッチング、または湿式化学エッチングが挙げられる。場合によっては、それ自体が感光性である犠牲材料が利用可能であり、これは、それらのパターンが、フォトマスクを通した紫外線への直接露光と、それに続く、現像剤化学物質の槽または噴霧内への浸漬とによって、構築されてもよいことを意味している。いずれの場合も、犠牲層８０５内に形成されるパターンは、後続の、シャッタ層８０７の形成のためのモールドとして働く。犠牲層８０５は、手順７００のステップ７６０まで除去されない。利用可能な犠牲材料についてのさらなる詳細は、図１２を参照して説明する。
【００９２】
手順７００は、ステップ７５０における、図８Ｇに示すシャッタ層８０７などの、シャッタ層の蒸着およびパターニングに継続される。シャッタ自体によって使用される、適切なシャッタ材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｄなどの金属またはその合金と、Ａｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５、またはＳｉ３Ｎ４などの誘電体材料と、ダイヤモンド状炭素、Ｓｉ、Ｇｅ、ＧａＡｓ、ＣｄＴｅなどの半導体材料またはその合金とが挙げられる。シャッタ層８０７のための好ましい材料特性のさらなる説明は、図１１に関連して見出される。図１１でさらに説明するように、シャッタ層材料の層状の組み合わせも使用されてもよい。シャッタ層８０７は、０．１ミクロン〜５ミクロンの範囲内の厚さに蒸着されてもよい。より厚いシャッタ材料のために利用されてもよい蒸着技術としては、ＤＣまたはＲＦスパッタリング、化学気相蒸着法、および／または蒸発（ｅｖａｐｏｒａｔｉｏｎ）が挙げられる。場合によっては、シャッタ材料は、無電界めっきによって溶液から蒸着されてもよく、または、犠牲層８０５の露出表面上への導体シード層の蒸着の後で、電気めっきされてもよい。
【００９３】
手順７００は、ステップ７５５における、犠牲層８０５の除去に継続される。このステップは、解放ステップとも呼ばれ、シャッタ層が上に蒸着されたモールドから、シャッタ層を自由にすること、そして、シャッタ層８０７内に形成された要素が、自由に動くことを、または少なくとも、そのアクチュエータと、アンカーまたは基板への支持とによって制約されながら動くことを、可能にすることを意図している。ポリマー犠牲層８０５は、酸素プラズマ内で、または場合によっては、熱分解によって、除去されてもよい。特定の無機物犠牲層８０５（ＳｉＯ２、Ｓｉ、Ｃｕ、またはＡｌなど）は、湿式化学エッチング、および／または、気相エッチングによって除去されてもよい。
【００９４】
手順７００は、ステップ７６０における、図８Ｈに示す誘電体コーティング８１３などの、誘電体コーティング層の追加に継続される。誘電体コーティング８１３は、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるような、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Ａｌ２Ｏ３、Ｃｒ２Ｏ３、ＴｉＯ２、ＨｆＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＳｉＯ２、またはＳｉ３Ｎ４などの絶縁体の、熱酸化および／またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層８１３は、１０ｎｍ〜１ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティング８１３を蒸着するために、スパッタリングおよび蒸発（ｅｖａｐｏｒａｔｉｏｎ）が使用されてもよい。
【００９５】
手順７００は、ステップ７６５における、接点パッドのクリーニングで終了する。ステップ７６０において蒸着された誘電体コーティング８１３は、すべての表面を均一にコーティングするため、ドライバチップまたは電源電圧への電気的接続が作られる必要がある、ディスプレイの周辺部における接点パッド上の、誘電体コーティング８１３を除去することは有用である。一実施形態では、Ａｒなどの不活性ガスを使用したスパッタエッチングが、すべての露出表面から誘電体コーティング８１３を除去するために十分である。スパッタエッチングは、ディスプレイのアクティブ領域が、カバーシート（独立したガラス片など）を使用して保護または封止された後で適用されることが好ましい。カバーシートは、スパッタエッチングが、ピクセル領域内のいずれのシャッタ組立体からも、誘電体材料を除去するのを防止する。
【００９６】
ステップ７６５のスパッタエッチングを回避する、別の実施形態では、ステップ７６０で適用される誘電体コーティング８１３が、接点領域に付着せず、したがってオーム接触を妨げることができないように、ディスプレイの周辺部上のすべての接点領域を前処理することが可能である。そのような非付着性の前処理は、接点表面の化学反応性を変える特定の化合物を、ディスプレイの周辺部のあたりで、噴霧または液体供給によって適用することによって達成されてもよい。例示的表面処理としては、化学組成ＣＨ３（ＣＨ２）ｘＳｉＣｌ３（ｘは７よりも大きく３０よりも小さい数）のトリクロロシランのファミリ、過フルオロオクチルトリクロロシラン（ＦＯＴＳ）、およびジメチルジクロロシラン（ＤＭＤＣＳ）が挙げられる。代替の表面処理としては、化学組成ＣＨ３（ＣＨ２）ｘＳＨ（ｘは７よりも大きく３０よりも小さい数）のアルカンチオールのグループが挙げられる。そのような前処理は、通常は２００℃未満の、低い温度において蒸着が実行される場合に、特定の誘電体材料の蒸着を妨げるのに効果的な場合がある。そのような低温誘電体蒸着は、原子層化学気相蒸着法の使用により達成されてもよい。ステップ７６５における接点パッドのクリーニングは、その場合、熱処理、紫外線露光、またはオゾン暴露によって、ボンドパッドから有機材料を除去するという単純なものであってもよい。
【００９７】
ステップ７６５のスパッタエッチングを回避する、別の実施形態では、手順７００のステップ７６０における誘電体材料の蒸着の前に、犠牲材料を使用して、ディスプレイの周辺部上の接点領域を覆うこと、または保護することが可能である。適用されてもよい犠牲材料の例としては、フォトレジスト、シリコンシーリング材、またはポリジメチルシロキサン（ＰＤＭＳ）が挙げられる。これらは、１００〜３００Ｃの範囲内の、ステップ７６０における誘電体蒸着に必要とされる温度に耐えることが可能な材料である。ノズル分配器具（ｎｏｚｚｌｅ  ｄｉｓｐｅｎｓｅ  ｔｏｏｌ）が、これらの材料の比較的厚い層を、接点パッドの領域内に選択的に蒸着するために使用されてもよい。
【００９８】
誘電体の蒸着の前に、犠牲材料を使用して接点領域があらかじめコーティングされている、後者の実施形態では、手順７００のステップ７６５は、犠牲材料と、すべての上を覆っている誘電体材料との除去を必然的に伴う。場合によっては、犠牲材料の除去は、機械的研磨、湿式化学または溶剤溶解、および／または、酸素プラズマの組み合わせを介して達成されてもよい。犠牲材料が、シーラントまたはエラストマー材料の、コヒーレントな厚い（＞２０ミクロン）膜として蒸着された場合には、犠牲材料は、単に、鉗子またはピンセットを使用して引き離されてもよい。接点パッドは、次に、洗浄剤（ｄｅｔｅｒｇｅｎｔ）または緩酸洗浄剤（ｍｉｌｄ  ａｃｉｄ  ｗａｓｈ）のいずれかを使用してさらにクリーニングされてもよい。
【００９９】
手順７００は、制御マトリクス５００などの、制御マトリクスの形成のための適切なプロセスのシーケンスを示しているが、多くのその他のプロセスシーケンスが可能であることが理解されるべきである。場合によっては、ステップの順序が変えられてもよい。例えば、図９は、半導体層６１０が、第１の誘電体層６０４の後、かつ、第１の導体層６０６の前に蒸着される、トップゲート多結晶シリコン薄膜トランジスタの構造を示す。
【０１００】
手順７００の特定のステップが除去された、制御マトリクスの実施形態も存在する。図１７は、例えば、アパーチャ層６０２と第１の誘電体層６０４とが除去され、それらの機能は、制御マトリクス内のその他の層によって引き継がれる、制御マトリクスを示す。他の実施形態では、第３の導体層６１６が除去されてもよい。
【０１０１】
さらに、手順７００のすべての層が含まれるが、特定のフォトマスキングステップおよび／またはエッチングステップが除去される、実施形態も存在する。例えば、制御マトリクスとアパーチャ層６０２との間の電気的接続が必要とされない場合、第１の誘電体層６０４のパターニングおよびエッチングは除去されてもよい。手順７００は、誘電体層６０４、６０８、および６１４のそれぞれについての、フォトマスキングおよびエッチングステップを含む。一般に、これらのエッチングステップは、導体層間の電気的接続またはビアの形成のために含まれる。同様の電気的接続は、各誘電体の蒸着の後の、ビアのエッチングステップの必要なしに作られてもよい。場合によっては、例えば、ステップ７３５において構築されるマスキングおよびエッチングステップが、さらに、下にある誘電体層も貫通してエッチングして、より下の導体層における電気的接続を、アパーチャ層６０２までさえも、以前の誘電体マスキングステップを使うことなしに、露出させる働きをしてもよい。これらのビア結合のいくつかの例は、図１９に関連して説明する。
【０１０２】
図８Ａ〜図８Ｈは、制御マトリクスおよび関連するシャッタ組立体を構築するために、図７の段階を追った手順がどのように使用されてもよいかを、断面図を使って示す。図８Ａ〜図８Ｈには、４つの独立した構造の構築が示されている。４つの構造は、あたかもそれらが基板８０１上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためである。Ａ−Ａ’およびＢ−Ｂ’などの断面マーカは、図８Ａ〜図８Ｈ内のマーカを、図５Ｂ／５Ｃ内の同じマーカと比較することによって、ピクセル内の構造の適切な相対的向きを、読者が識別できるようにするために提供されている。図８Ａ〜図８Ｈは、トランジスタ５１８またはトランジスタ２１０などのトランジスタを、関連するキャパシタ５１９とともに構築する方法を示す。図８Ａ〜図８Ｈ内でトランジスタ５１８とラベル付けされたトランジスタは、実際には、図５Ｂ／５Ｃ内に示されたトランジスタ５１６、５１７、５２０、５２２、または５２７のいずれの断面を表してもよい。さらに、図８Ａ〜図８Ｈには、（シャッタ組立体２０２に類似した）シャッタ組立体５０４などの、代表的なＭＥＭＳシャッタ組立体を、関連するアパーチャ穴５４３（またはアパーチャ穴２５４）とともに製造する方法も示されている。さらに、駆動アンカー１４８に類似した、駆動アンカー５３５などの、代表的な駆動アンカーの製造も示されている。
【０１０３】
図８Ａは、手順７００のステップ７０５および７１０の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ａの構造は、アパーチャ層６０２と、第１の誘電体層６０４とを含む。トランジスタまたはキャパシタの下では、これらの層のいずれもパターニングされない。しかし、シャッタ組立体５０４の領域内では、アパーチャ層６０２にフォトパターンが適用される。アパーチャ穴５４３の位置において、アパーチャ層内に開口部が作られる。さらに、（図８Ｅに示す）駆動ビーム５３７の下に位置するであろうアパーチャ層６０２の領域を電気的に絶縁するために、アパーチャ層６０２内に開口部が作られる。第１の誘電体層６０４は、アパーチャ層６０２の上に蒸着された後は、アパーチャ層６０２の上に、一面に覆うやり方で残ることを許可される。
【０１０４】
図８Ｂは、手順７００のステップ７１５および７２０の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｂは、既存の層６０２および６０４を含む。ステップ７１５において、第１の導体層６０６が蒸着され、パターニングされる。トランジスタ５１８においては、第１の導体層６０６は、ゲート金属を形成するようにパターニングされる。キャパシタ５１９においては、第１の導体層６０６は、キャパシタの上側の電極を形成するようにパターニングされる。キャパシタ５１９の下側の電極は、アパーチャ層６０２によって形成される。駆動アンカー５３５については、第１の導体層は、駆動アンカーへの電気的接続の部分を形成するため、そのまま残ることが許可される。シャッタ組立体５０４の領域内では、第１の導体層６０６は、エッチングにより完全に除去される。ステップ７２０において、第２の誘電体６０８は、図８Ｂ内の構造のすべての上にそのまま残ることが許可される。
【０１０５】
トランジスタ５１８におけるゲート金属、およびキャパシタ５１９の上側の電極の、パターニングされた端は、傾斜を付けられている。傾斜を付けられた端は、後続の誘電体層の蒸着のためのコンフォーマルコーティングを確実にするため、および、応力集中により形成される可能性がある誘電体のひび割れを防止するために有用な場合がある。誘電体層内のひび割れは、導体層間の漏電をもたらす可能性がある。
【０１０６】
ステップ７１５で使用されるフォトマスクは、さらに、第１の導体層６０６を、図５Ｂ／５Ｃに示す走査ライン相互接続５０６などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【０１０７】
図８Ｃは、手順７００のステップ７２５の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｃは、既存の層６０２、６０４、６０６、および６０８を含む。ステップ７２５において、半導体層６１０が蒸着され、パターニングされる。反転、スタガ、バックチャネルエッチングトランジスタ（ｉｎｖｅｒｔｅｄ，ｓｔａｇｇｅｒｅｄ，ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈ  ｔｒａｎｓｉｓｔｏｒ）５１８については、半導体の蒸着は、多くの場合、２ステップ内で進められる。最初に、低濃度ドープのアモルファスシリコン層が蒸着され、続いて、ドープアモルファスシリコン層が蒸着される。半導体層６１０を含む２つの層は、次に、「シリコンアイランド」を形成するように、一緒にパターニングされる。シリコンアイランドの端は、多くの場合、傾斜を付けられる。半導体層６１０は、図８Ｃに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。
【０１０８】
図８Ｄは、手順７００のステップ７３０の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｄは、既存の層６０２、６０４、６０６、６０８、および６１０を含む。ステップ７３０において、トランジスタ５１８のソース８０４ａおよびドレイン８０４ｂ領域を構築するように、第２の導体層６１２が蒸着され、パターニングされる。図８に示す反転、スタガ、バックチャネルエッチングトランジスタ（ｉｎｖｅｒｔｅｄ，ｓｔａｇｇｅｒｅｄ，ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈ  ｔｒａｎｓｉｓｔｏｒ）については、トランジスタ５１８の上の、金属層６１２の特徴間に形成される開口部またはギャップが、半導体層６１０を通した伝導チャネルのクリティカルディメンション（長さおよび幅）を決定する。導体層６１２をソースおよびドレイン領域８０４ａおよび８０４ｂに分離するために使用されるエッチングは、さらに、半導体層６１０の、上の領域またはドープアモルファスシリコン構成要素を消滅させるまで、シリコンアイランド内で継続される。トランジスタ５１８のチャネル領域内には、非ドープの、または低濃度ドープの状態のアモルファスシリコンのみが残る。第２の導体層６１２は、図８Ｄに示すその他の構造のすべてから、フォトパターンおよびエッチングステップによって除去される。下にある誘電体層６０８は、第２の導体層６１２の部分のパターニングまたは除去のための、好都合なエッチング停止を形成する。
【０１０９】
ステップ７３０で使用されるフォトマスクは、さらに、第２の導体層６１２を、図５Ｂ／５Ｃに示すデータ開相互接続５０８ａまたは事前充電相互接続５１０などの、複数の相互接続ラインのうちのいずれにパターニングするためにも使用されてもよい。
【０１１０】
図８Ｅは、手順７００のステップ７３５および７４０の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｅは、既存の層６０２、６０４、６０６、６０８、６１０、および６１２を含む。ステップ７３５において、第３の誘電体層６１４が蒸着され、パターニングされる。誘電体層６１４は、一般に、トランジスタ５１８およびキャパシタ５１９を、保護する目的、または、後続の処理から、そしてディスプレイのパッケージング環境から、保護する目的を果たす。ただし、ステップ７３５で使用される誘電体エッチングステップは、駆動アンカー５３５の領域内で第１の導体層６０６を覆っていた誘電体材料と、シャッタ組立体５０４の領域内でアパーチャ層６０２を覆っていた誘電体材料とのすべてを除去するためにも使用されている。すべての先行する誘電体蒸着ステップにおいて、同様の材料が使用されると仮定すると、第３の誘電体層６１４のパターニングに使用されるエッチング化学物質は、下にあるすべての誘電体層をエッチングすることが可能であり、さらに、ガラス基板８０１の上、または金属含有層６０２または６０６のいずれかの上で、良好な選択性を有してエッチングを停止することが可能である。手順７００のステップ７４０において、第３の導体層が蒸着され、図８に示す構造のすべてから除去される。任意選択で、第３の導体層６１６は、駆動アンカーへのオーム接触の形成を補助するために、駆動アンカー５３５の領域内に残ることを許可される。
【０１１１】
図８Ｆは、手順７００のステップ７４５の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｅは、既存の層６０２、６０４、６０６、６０８、６１０、６１２、および６１４を含む。ステップ７４５において、犠牲層８０５が蒸着され、パターニングされる。この図示されている例では、犠牲層内のパターンは、基板へのシャッタ組立体の取り付けが行われる、駆動アンカー５３５などの、アンカーの付近においてのみ必要とされる。
【０１１２】
図８Ｇは、手順７００のステップ７５０の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の構造を示す。図８Ｇは、既存の層６０２、６０４、６０６、６０８、６１０、６１２、６１４、および８０５を含む。ステップ７５０において、シャッタ層８０７が蒸着され、パターニングされる。シャッタ材料は、通常、平らに置かれて、犠牲材料の表面を覆い、さらに、駆動アンカー５３５において示されているように、ステップ７４５において犠牲層内にパターニングされた穴の側面および底面もコーティングする。シャッタ層８０７内にエッチングされるパターンは、図８Ｇ内でアパーチャ穴５４３をブロックする位置にある、シャッタ５４５を画定する。シャッタ層８０７内にエッチングされるパターンは、さらに、コンプライアントロードビーム５４１またはコンプライアント駆動ビーム５３７などの、シャッタ組立体のアクチュエータビームを画定してもよい。シャッタ層８０７の材料は、トランジスタ５１８などのトランジスタ、およびキャパシタ５１９などのキャパシタの付近からは、除去される。
【０１１３】
図８Ｈは、手順７００のステップ７６５の適用後の、トランジスタ５１８、キャパシタ５１９、駆動アンカー５３５、およびシャッタ組立体５０４の最終的な構造を示す。図８Ｈの構造は、アパーチャ層６０２と、第１の誘電体層６０４と、第１の導体層６０６と、第２の誘電体層６０８と、第１の半導体層６１０と、第２の導体層６１２と、第３の誘電体層６１４と、シャッタ層８０７とを含む。図８Ｇに示す構造は、手順７００のステップ７５５における、犠牲層８０５の除去の後に達成される。図８Ｇに示すシャッタ組立体は、パターニングされたアパーチャ穴５４３と、シャッタ５４５と、２組のコンプライアントアクチュエータビーム５３７および５４１とを含む。図２、図３、および図５Ｂ／５Ｃなどの平面図に示されたように、コンプライアントロードビーム５４１は、シャッタ５４５を、シャッタアンカー５３９またはシャッタアンカー１３８などの、シャッタアンカーに機械的に接続する。図８Ｈに示す構造は、手順７００のステップ７５５における、犠牲層の除去の後に達成される。手順７００のステップ７６０において、シャッタ組立体のすべての表面上に蒸着される、誘電体コーティング８１３も示されている。
【０１１４】
構造５１８、５１９、５３５、および５０４の変形形態が可能であることが理解されるべきである。キャパシタ５１９は、図８Ｈでは、アパーチャ層６０２と、第１の導体層６０６とからの電極を使用するとして示されている。同様のキャパシタが、他の金属層を電極として使用することによって、手順７００を使用して構築されてもよい。例えば、キャパシタ５１９は、第１の導体層６０６と、第２の導体層６１２、または第３の導体層との電極を使用して形成されてもよい。
【０１１５】
図８Ｈは、シャッタ層８０７と、第１の導体層６０６との間の電気的接続を作る、駆動アンカー５３５を示す。他の実施形態では、より高い、またはより低いレベルのいずれかにおいて、電気的および機械的接続を構築する、駆動アンカーが利用されてもよい。例えば、手順７００を使用して、アパーチャ層６０２への、または第３の導体層６１６への直接接続として、駆動アンカーが構築されてもよい。
【０１１６】
図６〜図８では、反転、スタガ、バックチャネルエッチング薄膜トランジスタ（ｉｎｖｅｒｔｅｄ，ｓｔａｇｇｅｒｅｄ，ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈｅｄ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）（ＴＦＴ）の例を使用して、制御マトリクス５００の構造を示した。ただし、多くの代替の薄膜スイッチ構造が、当業界で周知であり、ＭＥＭＳベースのシャッタディスプレイの利益のために適合されてもよい。代替のスイッチのいくつかは、図９に示されており、Ｗｉｌｌｅｍ  ｄｅｎ  Ｂｏｅｒ著、Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙｓ（Ｅｌｓｅｖｉｅｒ，Ａｍｓｔｅｒｄａｍ，２００５）などの文献で説明されている。
【０１１７】
図９Ａは、反転、スタガ、エッチング停止または３層ＴＦＴ（ｉｎｖｅｒｔｅｄ，ｓｔａｇｇｅｒｅｄ，ｅｔｃｈ−ｓｔｏｐｐｅｒ  ｏｒ  ｔｒｉｌａｙｅｒ  ＴＦＴ）９０１を示す。図９Ｂは、アモルファスシリコンとは対照的に、多結晶シリコンとともに一般に使用される、トップゲートＴＦＴ９０３を示す。図９Ｃは、薄膜ダイオード９０５としばしば呼ばれる、金属−絶縁体−金属（ＭＩＭ）構造を示す。構造９０１、９０３、および９０５のそれぞれは、トランジスタ５１８（図６）に見出されるものと比較して、類似した機能、および類似した蒸着／パターニングプロセスを有する、特定の層を含む。これらは、アパーチャ層９０２と、第１の誘電体層９０４と、第１の導体層９０６と、第２の誘電体層９０８と、第２の導体層９１２と、第３の誘電体層９１４と、第３の導体層９１６とを含む。
【０１１８】
トランジスタ５１８およびプロセスフロー７００と比較して、エッチング停止ＴＦＴ（ｅｔｃｈ−ｓｔｏｐｐｅｒ  ＴＦＴ）９０１のためのプロセスは、２つの追加の層と、１つの追加のフォトマスクとを追加する。エッチング停止ＴＦＴ（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ＴＦＴ）は、真性アモルファスシリコン層９１８、およびドープアモルファスシリコン層９２０という、（１つではなく）２つの別個に蒸着された半導体層を含む。エッチング停止ＴＦＴ（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ＴＦＴ）９０１は、さらに、真性アモルファスシリコン層９１８の直後に蒸着される、追加のエッチング停止誘電体層（ｅｔｃｈ−ｓｔｏｐｐｅｒ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）９２２を追加する。エッチング停止ＴＦＴ（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ＴＦＴ）のためのプロセスを継続すると、エッチング停止誘電体層（ｅｔｃｈ−ｓｔｏｐｐｅｒ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）９２２は、通常、ＴＦＴの上で、アイランドにパターニングされる。次に、ドープアモルファスシリコン層９２０が蒸着され、半導体層９１８および９２０の両方が、次に、シリコンアイランドにパターニングされる。次に、第２の導体層９１２が蒸着される。第２の導体層９１２をソースおよびドレイン領域にパターニング／エッチングするプロセスは、下にあるドープアモルファスシリコン層９２０のエッチングプロセスを含む。このエッチングプロセスは、エッチング剤がエッチング停止誘電体層（ｅｔｃｈ  ｓｔｏｐｐｅｒ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）９２２に到達すると自然に停止し、それにより、手順７００のステップ７３０のソース／ドレインパターニングに比較して、かなり多くの変形形態のための自由度が、（トランジスタの重大な劣化なしに）このプロセスに提供される。ただし、第１および第２の導体層９０６および９１２のために使用される材料は、トランジスタ９０１とトランジスタ５１８との間で同様であり、さらに、トランジスタのスイッチング特性も同様である。以下の図１０で説明するビア構造も、トランジスタ５１８またはトランジスタ９０１のいずれかの構造の使用によって、実質的に影響を受けない。
【０１１９】
図９Ｂは、共通トップゲート低温多結晶薄膜トランジスタ（ｃｏｍｍｏｎ  ｔｏｐ−ｇａｔｅ  ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）（ＬＴＰＳ−ＴＦＴ）９０３の構造を示す。トランジスタ５１８（図６）および手順７００と比較して、ＬＴＰＳ−ＴＦＴでは、半導体層と第１の導体層の順序およびシーケンスが変更される。図９Ｂは、第１の誘電体層９０４の直後に蒸着される、多結晶シリコン層９２４を含む。シリコン層９２４は、通常、アモルファスシリコン層として蒸着され、次に、エキシマレーザアニーリングによって多結晶シリコンに変換されてから、シリコンアイランドにパターニングされる。多結晶シリコン層のパターニングに続いて、次に、ゲート絶縁層９２６という追加の層が、一面に覆うやり方で蒸着される。次に、第１の導体層９０６が蒸着され、ゲート金属を形成するようにパターニングされる。次に、シリコンアイランドのソースおよびドレイン領域が、ホウ素またはリンのいずれかを使用して、イオン打ち込み、プラズマ浸積、またはイオンシャワードーピング技術のいずれかによってドープされる。（ゲート金属の遮蔽によって、ソースおよびドレインの自己整合ドーピングが可能にされる。）次に、第２の誘電体層９０８が蒸着され、図１０に関して以下で説明するＭ１−Ｍ２ビア５３１に類似した、ビア開口部の組にパターニングされる。次に、第２の導体層９１２が蒸着され、ソースおよびドレインへの接続を形成するようにパターニングされる。プロセスは、手順７００で説明したシーケンスに類似したシーケンスにより、層９１４および９１６で完了する。
【０１２０】
層９２４内の多結晶シリコン材料は、トランジスタ５１８などのアモルファスシリコントランジスタのために利用可能なものよりも、大幅に高いキャリア移動度を有する。結果として、アモルファスシリコントランジスタのために必要とされる面積よりも大幅に少ない面積を使用しながら、類似した電流と、類似したスイッチング速度とを、ＬＴＰＳトランジスタを使用して駆動することが可能である。高移動度、小面積ＬＴＰＳトランジスタの使用により、したがって、より小さなピクセルと、より密なピッチと、したがってより高い解像度のフォーマットとを、固定されたサイズの基板内で有する、ＭＥＭＳベースのシャッタディスプレイを構築することが可能になる。
【０１２１】
トランジスタ９０３などの、ＬＴＰＳトランジスタを、ＭＥＭＳベースのシャッタディスプレイに適合させる場合、その他の有用な修正が、フォトパターンおよびプロセスフローに対して行われてもよい。例えば、トランジスタ９０３のようなＬＴＰＳトランジスタとともに使用するための、図１０Ａ〜図１０Ｆに示すようなＡｐ−Ｍ１ビア５３３を形成するためには、ビア５３３の領域内で、多結晶シリコン層９２４を除去することが適切である。さらに、ビア５３３の形成においては、第１の誘電体層６０４を貫通してビアを通常開くのと同じフォトパターンおよびエッチング（ステップ７１０、図１０Ｂに示す）は、ゲート誘電体層９２６の蒸着の後まで遅らされてもよい。
【０１２２】
当業界で周知であるが、図９には示されていない、薄膜トランジスタの別の一般的な変形形態は、スタガトップゲートアモルファスシリコントランジスタ（ｓｔａｇｇｅｒｅｄ  ｔｏｐ−ｇａｔｅ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ  ｔｒａｎｓｉｓｔｏｒ）である。反転スタガトランジスタ（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ  ｔｒａｎｓｉｓｔｏｒ）５１８（図６）の、このさらなる変形形態では、２つの導体層の役割が逆にされる。第１の導体層６０６は、そのすぐ上に蒸着される半導体層６１０へのソースおよびドレイン接点を形成するために使用される。第２の導体層６１２は、ゲート構造を形成するために使用される。ＭＥＭＳベースのシャッタディスプレイをアモルファストップゲートトランジスタ（ａｍｏｒｐｈｏｕｓ  ｔｏｐ−ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ）に適合させるために、走査ライン相互接続５０６は、好ましくは、第１の導体層６０６内ではなく、第２の導体層６１２内にパターニングされてもよい。逆に、データ開相互接続５０８ａまたは事前充電相互接続５１０などの、その他の相互接続ラインは、好ましくは、第１の導体層６０６内にパターニングされてもよい。アモルファストップゲートトランジスタ（ａｍｏｒｐｈｏｕｓ  ｔｏｐ−ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ）の使用によって、特定のトランジスタのドレインを駆動アンカー５３５に接続するための、Ｍ１−Ｍ２ビア５３１などの、いくつかのビアの必要がなくなることにより、ピクセル内のいくらかの空間が節約されてもよい。
【０１２３】
図９Ｃは、ＭＩＭ薄膜ダイオード９０５の構造を示す。トランジスタ５１８（図６）と比較して、ダイオード９０５は、半導体層を含まない。代わりに、第２の誘電体材料９０８のために、材料の特定の選択が使用される。第２の誘電体材料９０８のために選択される材料としては、漏れやすい誘電体、または電荷を捕獲する機能を有する誘電体のいずれかとしての性能で知られている材料である、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、またはダイヤモンド状炭素が挙げられる。これらの材料の蒸着のために使用される技術としては、プラズマアシスト化学気相蒸着法（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＰＥＣＶＤ）、ホットワイヤ蒸着、または、スパッタリングとそれに続く電気化学的陽極酸化が挙げられる。
【０１２４】
動作時、ＭＩＭダイオード９０５は、大規模なピクセルアレイ内で達成可能な、選択性、アドレス指定、および／またはコントラストを、パッシブマトリクスの使用に比較して向上するのを補助することが可能な、バリスタとして動作する。ビア構造（以下の図１０を参照）を形成するために使用されるプロセスは、ほとんど変更なしに、ＭＩＭダイオード９０５に使用するために適合されてもよい。ＭＩＭダイオード９０５をスイッチ構造として使用して制御マトリクスを生成するのは、より安価な場合があり、その理由は、これらのスイッチは、アモルファスシリコントランジスタ５１８に比較した場合、１つ少ない蒸着ステップと、１つ少ないフォトマスクとを使用して生成でき、さらに、より容易に達成できるパターニング寸法を有するからである。
【０１２５】
薄膜スイッチ９０１、９０３、および９０５は、薄膜スイッチの構造についての、多くの可能な変形形態のうちの３つの例にすぎない。その他の変形形態が可能であることが、上に記載した例から、および当業者によって、理解されるであろう。上に示した、または手順７００内で記載した層よりも多い、または少ない数の層を含む、あるいは、手順７００内で説明したステップの順序の変形を含む、類似した構造が構築されてもよい。
【０１２６】
図１０Ａは、特に、トランジスタ間の、またはトランジスタとシャッタ組立体のアンカーとの間の相互接続を補助するために、制御マトリクス５００の要素として使用されてもよい、ビア構造のうちのいくつかの断面図を示す。図１０Ａは、４つの別個のタイプのビア構造を含む。図１０Ａは、第１の導体層６０６を第２の導体層６１２に接続するためのビアである、Ｍ１−Ｍ２ビア５３１を含む。図１０Ａは、アパーチャ層６０２を第１の導体層６０６に接続するビアである、Ａｐ−Ｍ１ビア５３３を含む。図１０Ａは、さらに、シャッタ５４５と制御マトリクス５００との間の、機械的および電気的な、支持または接続を提供する、シャッタアンカー５３９を示す。図１０Ａ内の構造は、あたかもそれらが基板１００１上で相互に隣接しているかのように示されているが、これは、共通の高さの基準が提供されてもよいように、例示する目的のためのみである。Ｅ−Ｅ’またはＦ−Ｆ’などの断面マーカは、図１０Ａ〜図１０Ｆ内のマーカを、図５Ｂ／５Ｃ内の同じマーカと比較することによって、ピクセル内のこれらの構造の位置的関係を、読者が識別できるようにするために提供されている。
【０１２７】
図１０Ａは、さらに、ボンドパッド１００３の断面図を示す。ボンドパッド１００３は、第１の導体層６０６と、ディスプレイの周辺部のあたりに搭載されてもよいドライバチップまたは電圧源との間の電気的接続を容易にする。ボンドパッドは、図５Ｂ／５Ｃには示されていない。
【０１２８】
図１０Ａに示すビア構造のそれぞれは、いくつかの金属および誘電体層を共通に含む。これらのビア構造のそれぞれは、アパーチャ層６０２と、第１の誘電体層６０４と、第１の導体層６０６と、第２の誘電体層６０８と、第２の導体層６１２と、第３の誘電体層６１４と、第３の導体層６１６と、シャッタ層８０７とを含む。
【０１２９】
図７で説明した手順７００は、図１０Ａ内で説明するビア構造のそれぞれを構築するために使用されてもよい。製造プロセスの段階を追った説明が、図１０Ｂ〜図１０Ｆ内のビア構造に関して示される。図１０Ｂ〜図１０Ｆは、さらに、手順のさまざまなステップにおいて適用されるフォトマスクに採用される、一般的な設計ガイドラインも示す。
【０１３０】
図１０Ｂは、手順７００のステップ７０５および７１０の適用後の、Ｍ１−Ｍ２ビア５３１、Ａｐ−Ｍ１ビア５３３、シャッタアンカー５３９、およびボンドパッド１００３の構造を示す。図１０Ａ内のビア構造は、アパーチャ層６０２の一面に覆う蒸着と、それに続く、第１の誘電体層６０４の一面に覆う蒸着とを受け入れる。図１０Ａ内のビア構造は、アパーチャ層６０２に対する、ステップ７０５におけるパターニングは、何も必要としない。ビア構造のうちの１つ、すなわち、Ａｐ−Ｍ１ビア５３３のみが、第１の誘電体ステップ（ステップ７１０）において、いくらかのパターニングを必要とする。Ａｐ−Ｍ１５３３の場合、第１の誘電体層６０４を貫通してビア開口部がエッチングされ、それにより、Ａｐ−Ｍ１ビアを通したアパーチャ層６０２への、後続の電気的接続が行われることが可能になる。ビアホールの幅は、通常、２〜３０ミクロンである。ビアホールは、通常、正方形であるが、長方形のビアも可能である。第１の誘電体層の厚さは、通常、０．１〜２．０ミクロンの範囲内である。
【０１３１】
図１０Ｃは、手順７００のステップ７１５の適用後の、Ｍ１−Ｍ２ビア５３１、Ａｐ−Ｍ１ビア５３３、シャッタアンカー５３９、およびボンドパッド１００３の構造を示す。図１０Ｃは、既存の層６０２、６０４を含む。蒸着された場合、第１の導体層６０６は、Ａｐ−Ｍ１ビア５３３の第１の誘電体層内に開けられたビアを完全に充填する。好ましい設計ガイドラインは、パターニングされた金属蒸着は、以前のステップで提供されたビアホールを、少なくとも２ミクロンだけ過剰充填しなければならないということを指示する。図１０Ｃは、さらに、シャッタアンカー５３９においては、第１の導体層６０６は、蒸着後にエッチングにより完全に除去され、第１の誘電体層６０４が露出することを示している。第１の導体層６０６の、すべてのパターニングされた端は、傾斜を付けられている。第１の導体層６０６内の金属のために利用可能なほとんどの化学エッチング（ｅｔｃｈ  ｃｈｅｍｉｓｔｒｉｅｓ）は、下にある第１の誘電体層６０４に対する良好な選択性を有し、そのため、金属エッチングが、下にある誘電体層を、認め得るほどに侵すことはない。好ましい設計指針では、１つの金属層のエッチングが、下にある金属層で停止することを要求される状況を回避する。
【０１３２】
図１０Ｄは、手順７００のステップ７２０、７２５、および７３０の適用後の、Ｍ１−Ｍ２ビア５３１、Ａｐ−Ｍ１ビア５３３、シャッタアンカー５３９、およびボンドパッド１００３の構造を示す。図１０Ｄは、既存の層６０２、６０４、および６０６を含む。ステップ７２０は、第２の誘電体層６０８の蒸着と、Ｍ１−Ｍ２構造５３１内にビアを開けるためのパターニングとを行うために使用される。一面に覆う（すなわち、パターニングされない）誘電体が、その他のビア構造のすべての上に残ることを許可される。半導体層６１０は、図１０Ａ内のビア構造のいずれにも含まれない。ステップ７２５において、第１の半導体６１０は、図１０Ｄ内の構造のそれぞれから、エッチングにより除去される。ステップ７３０において、第２の導体層が、第２の誘電体材料６０８を貫通してエッチングすることによって提供されたＭ１−Ｍ２ビア５３１を、完全に充填することが許可される。第２の導体層６１２は、その他のビアの表面から完全に除去され、金属エッチングは、すべての下にある誘電体層上で停止する。
【０１３３】
図１０Ｅは、手順７００のステップ７３５および７４０の適用後の、Ｍ１−Ｍ２ビア５３１、Ａｐ−Ｍ１ビア５３３、シャッタアンカー５３９、およびボンドパッド１００３の構造を示す。図１０Ｅは、既存の層６０２、６０４、６０６、６０８、および６１２を含む。ステップ７３５の目的は、Ｍ１−Ｍ２ビア５３１およびＡｐ−Ｍ１ビア５３３において示すように、第３の誘電体層６１４を使用して、すべてのトランジスタおよび相互接続材料の表面を保護し、保護することである。プロセスのステップ７４０において、第３の導体層６１６は、Ｍ１−Ｍ２ビア５３１およびＡｐ−Ｍ１ビア５３３に含まれず、したがって、Ｍ１−Ｍ２ビア５３１およびＡｐ−Ｍ１ビア５３３から完全に除去される。第３の誘電体層６１４および第３の導体層６１６の両方は、シャッタアンカー５３９の領域内で除去される。
【０１３４】
図１０Ｅは、ボンドパッド１００３の完成を示す。ボンドパッド１００３の目的は、ディスプレイの周辺部において、下にある導体層への電気的接続を作る目的で、第３の誘電体層６１４を貫通するビアを提供することである。ボンドパッド１００３は、第３の導体層６１６と第１の導体層６０６との間の、電気的ビアまたは接点を示す。ステップ７３５内で行われるビアエッチングステップは、第３の誘電体層６１４と第２の誘電体層６０８との両方を貫通してエッチングし、任意の下にある金属上で終了するように設計されるという点で、独特である。シャッタアンカー５３９の領域内では、誘電体層６１４および６０８のために使用されるエッチングは、第１の誘電体層６０４のすべてではなく、途中までをエッチングする。ステップ７４０は、第３の導体層６１６を使用した、ボンドパッド１００３の充填を提供する。第３の導体層６１６は、ディスプレイの周辺部でボンドパッドを覆って保護するようにパターニングされる。
【０１３５】
図１０Ｆは、手順７００のステップ７４５および７５０の適用後の、Ｍ１−Ｍ２ビア５３１、Ａｐ−Ｍ１ビア５３３、シャッタアンカー５３９、およびボンドパッド１００３の構造を示す。図１０Ｅは、既存の層６０２、６０４、６０６、６０８、６１２、６１４、および６１６を含む。ステップ７４５の犠牲層８０５は、シャッタおよびロードビームの機械的連結を形成するシャッタアンカー５３９以外における、すべての構造を、覆うこと、または保護することが許可される。この犠牲層の詳細は、図１２に関して後で示す。ステップ７５０は、図１２に関して詳述する、シャッタ材料の蒸着およびパターニングを含む。
【０１３６】
これらのビア構造の形成における最終ステップは、手順７００のステップ７５５（犠牲層の除去）として説明される。ステップ７５５の完了後は、すべてのビアの最終構造が、図１０Ａに示すように完成する。
【０１３７】
その他の変形形態が可能であることが理解されるべきである。図１０Ａを図８Ｈと比較すると、シャッタアンカーと駆動アンカーとは異なる金属層において構築されているということがわかる。駆動アンカー５３５は、第１の導体層６０６に直接接続されるのに対して、シャッタアンカー５３５は、アパーチャ層に直接接続される。シャッタアンカーと駆動アンカーとが、第１の導体層６０６などの、同じ金属層に取り付けられる実施形態も可能であり、それにより、シャッタ組立体５０４内での任意の機械的高さの差が減らされてもよい。
【０１３８】
図８Ａ〜図８Ｈ内にも、図１０Ａ〜図１０Ｅ内にも示されていないのは、走査ライン相互接続５０６、データライン相互接続５０８ａ、または事前充電相互接続５１０などの、相互接続ラインの形成である。これらの相互接続は、アパーチャ層６０２、第１の導体層６０６、第２の導体層６０８、第３の導体層６１６、またはシャッタ層８０７内などの、制御マトリクス５００の任意の導体層内で、適切なフォトパターンを作成することによって、手順７００内で、実現可能に作成されてもよいということが理解されるべきである。
【０１３９】
図１１は、ＭＥＭＳベースのシャッタディスプレイの一実装による、基板１１０３およびアパーチャ層１１０６上に構築される、シャッタ１１０１と、コンプライアントビーム１１０２と、アンカー構造１１０４とを含む、複合シャッタ組立体１１００の詳細断面を示す。複合シャッタ組立体の要素は、第１のメカニカル層１１０５と、導体層１１０７と、第２のメカニカル層１１０９と、封入誘電体（ｅｎｃａｐｓｕｌａｔｉｎｇ  ｄｉｅｌｅｃｔｒｉｃ）１１１１とを含む。メカニカル層のうちの一方または両方は、シャッタ組立体のための主要耐荷重および機械的作動部材を構成するため、メカニカル層１１０５または１１０９のうちの少なくとも一方は、０．１５ミクロンを超える厚さに蒸着される。メカニカル層１１０５および１１０９のための候補となる材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｄなどの金属またはその合金、Ａｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５、またはＳｉ３Ｎ４などの誘電体材料、あるいは、ダイヤモンド状炭素、Ｓｉ、Ｇｅ、ＧａＡｓ、ＣｄＴｅなどの半導体材料またはその合金が挙げられる。作動要素上に、および作動要素から、電荷を運ぶために、導体層１１０７などの、少なくとも１つの層は、導電性でなければならない。候補となる材料としては、以下に限定されるものではないが、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｄ、またはその合金、あるいは、ダイヤモンド状炭素、Ｓｉ、Ｇｅ、ＧａＡｓ、ＣｄＴｅなどの半導体材料またはその合金（特に、リン、ヒ素、ホウ素、またはアルミニウムなどの不純物を使用して半導体がドープされている場合）が挙げられる。図１１は、同様の厚さと機械的特性とを有するメカニカル層１１０５および１１０９が、導体層１１０７の両側上に蒸着された、複合物のためのサンドイッチ構成を示す。そのようなサンドイッチ構造は、蒸着の後に残る応力、および／または、温度変化によって加えられる応力が、シャッタ組立体１１００の曲げまたは反りを発生させるように働かないことを確実にするために役立つ。
【０１４０】
シャッタ１１０１の薄膜スタック内の材料のうちの少なくとも１つは、光をブロックするもの、すなわち、可視スペクトル内で不透明なものでなければならない。シャッタ内の、メカニカル層１１０５内で、または導体層１１０７のために、金属が使用される場合、それらは、入射光の９５％よりも多くをブロックするのに効果的である。半導体材料も、特に、それらが０．５ミクロンを超える厚さで提供される場合、可視光に対して不透明であってもよい。
【０１４１】
好ましくは、シャッタ１１０１内の材料のうちの少なくとも１つは、さらに、光を吸収するものであり、それにより入射光は、単に反射される代わりに、実質的に吸収される（多くの金属は、吸収ではなく、主に反射によって、光をブロックする）。層１１０５、１１０７、または１１０９のために有用な、いくつかの金属合金は、光を吸収するのに特に効果的である。そのような金属合金としては、以下に限定されるものではないが、ＭｏＣｒ、ＭｏＷ、ＭｏＴｉ、ＭｏＴａ、ＴｉＷ、およびＴｉＣｒ合金が挙げられ、これらは、場合によっては、入射光の３０％よりも多くを吸収する。アモルファスまたは多結晶のＳｉ、Ｇｅ、ＣｄＴｅ、ＩｎＧａＡｓ、コロイド黒鉛（炭素）などの半導体材料、およびＳｉＧｅなどの合金も、光を吸収するのに効果的である。
【０１４２】
一部の実装では、サンドイッチの外側は導体層からなり、サンドイッチの内側はメカニカル層からなるように、複合シャッタ組立体１１００内の層の順序が逆にされてもよい。
【０１４３】
シャッタ１１０１を通した光の透過量のさらなる減少、および／または、光の吸収量のさらなる増加が望まれる場合、追加の吸収性コーティングが、複合シャッタ１１０１の上面または底面のいずれか、あるいは両方の面に追加されてもよい（図示せず）。光の吸収に効果的な、いくつかの蒸着される金属コーティングとしては、以下に限定されるものではないが、Ｎｉ、Ｃｒ、Ｔｉ、Ｚｒ、ならびに、ＭｏＣｒ、ＭｏＷ、ＭｏＴｉ、ＭｏＴａ、ＴｉＷ、ＴｉＣｒなどの合金が挙げられる。粗い金属コーティングは、吸収率を向上させる。そのような粗い表面は、高ガス圧（２０ミリトール（ｍｔｏｒｒ）を超えるスパッタリング環境）内でのスパッタ蒸着によって生成されてもよい。
【０１４４】
アモルファスまたは多結晶のＳｉ、Ｇｅ、ＣｄＴｅ、ＩｎＧａＡｓ、コロイド黒鉛（炭素）などの、シャッタ組立体１１００のための半導体コーティング材料、およびＳｉＧｅなどの合金も、光を吸収するのに効果的である。以下に限定されるものではないが、ＣｕＯ、ＮｉＯ、Ｃｒ２Ｏ３、ＡｇＯ、ＳｎＯ、ＺｎＯ、ＴｉＯ、Ｔａ２Ｏ５、ＭｏＯ３、ＣｒＮ、ＴｉＮ、またはＴａＮを含む、金属酸化物または窒化物を材料とするコーティングも、光を吸収するのに効果的である。これらの酸化物または窒化物の吸収は、酸化物が非化学量論的なやり方−しばしば、スパッタリングまたは蒸発（ｅｖａｐｏｒａｔｉｏｎ）による−で調整または蒸着される場合、特に、蒸着プロセスによって格子内の酸素または窒素の不足がもたらされる場合に、向上する。
【０１４５】
サーメット材料のクラスも、シャッタ組立体１１００のための吸収性コーティングとして効果的である。サーメットは、通常、酸化物または窒化物の母体内に、小さな金属粒子が浮遊させられた、複合材料である。例としては、Ｃｒ２Ｏ３母体内のＣｒ粒子、またはＳｉＯ２母体内のＣｒ粒子が挙げられる。母体内で浮遊させられるその他の金属粒子は、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ｍｏ、Ｎｂ、および炭素であってもよい。その他の母体材料としては、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、およびＳｉ３Ｎ４が挙げられる。
【０１４６】
シャッタ組立体１１００を光吸収性材料でコーティングする目的のために、光吸収性染料を含む、ポリマーコーティングまたは樹脂も、使用されてもよい。
【０１４７】
適切な薄膜材料間での光の相殺的干渉を利用することによる、多層吸収構造から、シャッタコーティングを作成することも可能である。代表的な実装としては、酸化物または窒化物の部分反射層（ｐａｒｔｉａｌｌｙ  ｒｅｆｌｅｃｔｉｎｇ  ｌａｙｅｒ）を、適切な反射率の金属とともに使用することが挙げられる。酸化物は、例えば、ＣｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、またはＳｉＯ２などの金属酸化物、あるいは、Ｓｉ３Ｎ４のような窒化物であってもよく、金属は、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｔｉのような適切な金属であってもよい。一実装では、金属層が最初に蒸着され、それに続いて、金属酸化物または窒化物が蒸着される。両方の場合に、２層の吸収率は、酸化物または窒化物層の厚さが、０．５５ミクロンの４分の１を酸化物層の屈折率で割った値に実質的に等しいように選択される場合に、最適化されてもよい。
【０１４８】
一部の適用例のためには、シャッタ１１０１の一方の面は吸収性であり、反対側の面は反射器であることが望ましい。図１１内のメカニカル層１１０５または１１０９のうちのいずれか１つが、滑らかな金属からなる場合、十分な反射能がもたらされる。他の適用例では、シャッタの上部または下部のいずれかに、反射性コーティングを特に追加することが望ましい場合がある。良好な反射性コーティングとしては、Ａｌ、Ａｕ、Ａｇ、Ｃｒ、Ｎｉ、またはＮｂの滑らかな蒸着に、多くの場合、酸化物または誘電体がさらにコーティングされたものが挙げられる。
【０１４９】
シャッタ組立体１１００は、封入誘電体層（ｅｎｃａｐｓｕｌａｔｉｎｇ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）１１１１を含む。誘電体コーティングは、シャッタおよびビームの、底面と上面と側面とが、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。そのような薄膜は、Ａｌ２Ｏ３、Ｃｒ２Ｏ３、ＴｉＯ２、ＨｆＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＳｉＯ２、またはＳｉ３Ｎ４などの絶縁体の、熱酸化および／またはコンフォーマル化学気相蒸着法によって、あるいは、同様の材料を、原子層蒸着を使用して蒸着することによって、成長させられてもよい。誘電体コーティング層は、１０ｎｍ〜１ミクロンの範囲内の厚さで適用されてもよい。場合によっては、側壁上に誘電体コーティングを蒸着するために、スパッタリングおよび蒸発（ｅｖａｐｏｒａｔｉｏｎ）が使用されてもよい。
【０１５０】
図１２Ａ〜図１２Ｄは、シャッタ１１０１と、コンプライアントビーム１１０２と、アンカー構造１１０４とを含む、シャッタ組立体１１００を、基板１１０３およびアパーチャ層１１０６の上に構築するためのプロセスを示す。これは、行および列のメタライゼーションと、任意選択でＴＦＴとが、ガラス基板上にすでに製造された時点の後に開始される、例えば、手順７００のステップ７４５から開始される、プロセスである。
【０１５１】
図１２Ａは、本発明の例示的実施形態による、シャッタ組立体１１００を形成するプロセスの第１ステップの断面図である。図１２Ａに示すように、犠牲層１１１３が蒸着され、パターニングされる。ポリイミドが好ましい犠牲材料である。その他の、候補となる犠牲材料としては、ポリアミド、フルオロポリマー、ベンゾシクロブテン、ポリフェニルキノキシレン（ｐｏｌｙｐｈｅｎｙｌｑｕｉｎｏｘｙｌｅｎｅ）、パリレン、ポリノルボルネンなどの、ポリマー材料が挙げられる。これらの材料は、粗い表面を平坦化する機能と、２５０Ｃを超える処理温度において機械的完全性を維持する機能と、エッチングの容易さ、および／または、除去中の熱分解の容易さとから選ばれている。代替の犠牲層は、ポリ酢酸ビニル、ポリビニルエチレン（ｐｏｌｙｖｉｎｙｌ  ｅｔｈｙｌｅｎｅ）、フェノールまたはノボラック樹脂などの、フォトレジストに見出すことができるが、それらの使用は、通常、３５０Ｃ未満の温度に限定される。代替の犠牲層はＳｉＯ２であり、ＳｉＯ２は、その除去に使用されるフッ化水素酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい（Ｓｉ３Ｎ４は、そのような耐性を有する）。別の代替の犠牲層はシリコンであり、シリコンは、その除去に使用されるフッ素プラズマまたはＸｅＦ２に対して、他の電子および構造層が耐性を有する限り、優先的に除去されてもよい（ほとんどの金属および／またはＳｉ３Ｎ４は、そのような耐性を有する）。さらに別の代替の犠牲層はアルミニウムであり、アルミニウムは、強塩基（高濃度ＮａＯＨ）溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい（Ｃｒ、Ｎｉ、Ｍｏ、Ｔａ、およびＳｉは、そのような耐性を有する）。さらに別の代替の犠牲層は銅であり、銅は、硝酸または硫酸溶液に対して、他の電子または構造層が耐性を有する限り、優先的に除去されてもよい（Ｃｒ、Ｎｉ、およびＳｉは、そのような耐性を有する）。
【０１５２】
次に、犠牲層１１１３は、アンカー領域１１０４において穴またはビアを露出するようにパターニングされる。好ましいポリイミド材料およびその他のポリマー樹脂は、（紫外線フォトマスクを通して露出された領域が、現像剤溶液内で優先的に除去されることを可能にする）光活性物質を含むように配合されていてもよい。その他の犠牲層１１１３は、追加のフォトレジストの層で犠牲層をコーティングし、フォトレジストをフォトパターニングし、最後に、フォトレジストをエッチングマスクとして使用することによって、パターニングされてもよい。その他の犠牲層は、ハードマスクを使用して犠牲層をコーティングすることによってパターニングされてもよく、ハードマスクは、ＳｉＯ２の、またはクロムなどの金属の、薄層であってもよい。次に、フォトレジストと湿式化学エッチングとを使用して、フォトパターンがハードマスクに転写される。ハードマスク内に作られるパターンは、ドライケミカル、異方性、またはプラズマエッチング（犠牲層内に非常に深く狭いアンカー穴を付与するために使用可能な技術）に対して、非常に耐性があってもよい。
【０１５３】
アンカー１１０４またはビア領域が犠牲層内で開けられた後は、露出された、下にある導体表面１１１４が、表面酸化物層をすべて除去するために、化学的に、または、プラズマのスパッタリング効果によって、エッチングされてもよい。そのような接点エッチングステップは、下にある導体と、シャッタ材料との間の、オーム接触を向上させる。
【０１５４】
犠牲層のパターニングの後は、フォトレジスト層またはハードマスクは、溶剤洗浄または酸エッチングのいずれかを使用して、すべて除去されてもよい。
【０１５５】
次に、シャッタ組立体１１００を構築するためのプロセス内で、図１２Ｂに示すように、シャッタ材料が蒸着される。シャッタ組立体１１００は、複数の薄膜１１０５、１１０７、および１１０９から構成される。好ましい実施形態では、第１のメカニカル層１１０５は、アモルファスシリコン層であって、最初に蒸着され、続いて、アルミニウムからなる導体層１１０７が蒸着され、続いて、アモルファスシリコンの第２の層１１０９が蒸着される。シャッタ材料１１０５、１１０７、および１１０９のために使用される蒸着温度は、犠牲層の物理的劣化が発生する温度よりも下である。例えば、ポリイミドは、４００Ｃよりも上の温度で分解することが知られている。シャッタ材料１１０５、１１０７、および１１０９は、４００Ｃよりも下の温度で蒸着されてもよく、したがって、ポリイミドを犠牲材料として使用することが許可される。水素化アモルファスシリコンは、２５０〜３５０Ｃの範囲内の温度で、シランガスからの、プラズマアシスト化学気相蒸着法（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＰＥＣＶＤ）を使用して、比較的応力のない状態内で、０．１５〜３ミクロンの範囲内の厚さに成長させられることが可能なので、層１１０５および１１０９のための有用な機械的材料である。ホスフィンガス（ＰＨ３）がドーパントとして使用され、それにより、アモルファスシリコンは、１Ω−ｃｍ未満の抵抗率を有するように成長させられることが可能となる。代替の実施形態では、同様のＰＥＣＶＤ技術が、メカニカル層１１０５としての、Ｓｉ３Ｎ４、シリコンリッチＳｉ３Ｎ４、またはＳｉＯ２材料の蒸着のために、あるいは、メカニカル層１１０５のための、ダイヤモンド状炭素、Ｇｅ、ＳｉＧｅ、ＣｄＴｅ、またはその他の半導体材料の蒸着のために、使用されてもよい。ＰＥＣＶＤ蒸着技術の利点は、蒸着がかなりコンフォーマルでありうるということ、すなわち、さまざまな傾斜面や、狭いビアホールの内面をコーティングすることが可能であるということである。犠牲層内に切り込むアンカーまたはビアホールが、垂直側壁の近くに存在する場合でさえ、ＰＥＣＶＤ技術により、アンカーの下と上の水平面の間で連続的なコーティングを提供することが可能である。
【０１５６】
ＰＥＣＶＤ技術に加えて、シャッタ層１１０５または１１０９の成長のために利用可能な代替の技術としては、ＲＦまたはＤＣスパッタリング、有機金属化学気相蒸着法、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、電気めっきまたは無電界めっきが挙げられる。
【０１５７】
導体層１１０７のためには、Ａｌなどの金属薄膜が好ましいが、Ｃｕ、Ｎｉ、Ｍｏ、またはＴａなどの代替物が選択されてもよい。そのような導体材料を含めることにより、シャッタ材料の全体的なシート抵抗を減少させるということ、および、シャッタ材料を通した可視光の通過をブロックするのに役立つということの、２つの目的が果たされる。（アモルファスシリコンは、２ミクロン未満の厚さに成長させられた場合、可視光をある程度透過する可能性がある。）導体材料は、スパッタリングにより、あるいは、よりコンフォーマルなやり方では、化学気相蒸着法、電気めっき、または無電界めっきにより蒸着されてもよい。
【０１５８】
シャッタ組立体１１００を構築するためのプロセスは、図１２Ｃに継続される。犠牲層１１１３がまだウエハ上にある間に、シャッタ層１１０５、１１０７、および１１０９は、フォトマスクされ、エッチングされる。最初に、フォトレジスト材料が塗布され、次に、フォトマスクを通して露光され、次に、現像されて、エッチングマスクが形成される。アモルファスシリコン、窒化シリコン、および酸化シリコンは、次に、フッ素ベースのプラズマ化学の中でエッチングされてもよい。ＳｉＯ２メカニカル層は、ＨＦ湿式化学を使用してエッチングされてもよく、導体層内の任意の金属は、湿式化学または塩素ベースのプラズマ化学を使用してエッチングされてもよい。
【０１５９】
図１２Ｃにおいて、フォトマスクを通して適用されるパターン形状は、シャッタ組立体１１００のアクチュエータおよびシャッタ内の、剛性、コンプライアンス、および電圧応答などの、機械的特性に影響を及ぼす。シャッタ組立体１１００は、断面図に示す、コンプライアントビーム１１０２を含む。コンプライアントビーム１１０２は、シャッタ材料の幅が、全高または厚さよりも小さいように形作られる。ビーム寸法比は、少なくとも１．４：１（ビーム１１０２の幅よりも高さまたは厚さの方が大きい）に維持することが好ましい。
【０１６０】
シャッタ組立体１１００を構築するためのプロセスは、図１２Ｄに示すように継続される。犠牲層１１１３は除去され、それにより、すべての可動部品が、アンカー点以外において、基板１１０３から解放される。ポリイミド犠牲材料は、好ましくは、酸素プラズマ内で除去される。犠牲層１１１３のために使用されるその他のポリマー材料も、酸素プラズマ内で除去されてもよく、または場合によっては、熱分解によって除去されてもよい。一部の犠牲層１１１３（ＳｉＯ２など）は、湿式化学エッチングによって、または気相エッチングによって除去されてもよい。
【０１６１】
図１２Ｄには示していないが、図１１には示している、最終プロセスでは、誘電体コーティング１１１１が、シャッタのすべての露出表面上に蒸着される。誘電体コーティング１１１１は、シャッタ１１０１およびビーム１１０２の、底面と上面と側面とが、化学気相蒸着法を使用して、すべて均一にコーティングされるように、コンフォーマルなやり方で適用されてもよい。Ａｌ２Ｏ３は、層１１１１のための好ましい誘電体コーティングであり、原子層蒸着によって、１０〜３０ナノメートルの範囲内の厚さに蒸着される。
【０１６２】
最後に、アンチスティクションコーティング（ａｎｔｉ−ｓｔｉｃｔｉｏｎ  ｃｏａｔｉｎｇ）が、すべてのシャッタ１１０１およびビーム１１０２の表面に適用されてもよい。これらのコーティングは、アクチュエータの２つの別個のビーム間の、望ましくない粘着性または付着を防止する。適用可能なコーティングとしては、炭素膜（グラファイトおよびダイヤモンド状の両方）、ならびに、フルオロポリマー、および／または低蒸気圧潤滑剤が挙げられる。これらのコーティングは、分子蒸気への暴露によって、または、化学気相蒸着法を使用した、前駆体化合物の分解によって、適用されてもよい。アンチスティクションコーティング（ａｎｔｉ−ｓｔｉｃｔｉｏｎ  ｃｏａｔｉｎｇ）は、さらに、絶縁表面のフッ素化、シラン化、シロキサン化（ｓｉｌｏｘｉｄａｔｉｏｎ）、または水素化におけるような、シャッタ表面の化学変換によって作成されてもよい。
【０１６３】
米国特許出願第１１／２５１，０３５号明細書には、シャッタ組立体およびアクチュエータのための多くの有用な設計が記載されている。ＭＥＭＳベースのシャッタディスプレイ内で使用するための適切なアクチュエータの１つのクラスは、ディスプレイ基板に対して横方向の、またはディスプレイ基板の平面内での、シャッタの動きを制御するための、コンプライアントアクチュエータビームを含む。そのようなシャッタ組立体の作動のために必要な電圧は、アクチュエータビームがよりコンプライアントになるにつれて、減少する。作動させられる動きの制御は、面外の動きに対して面内の動きが優先または促進されるように、ビームが形作られている場合に、さらに向上する。好ましい設計では、コンプライアントアクチュエータビームは、図１２Ｃのビーム１１０２のような、ビームの幅よりも高さまたは厚さの方が大きいような、長方形の断面を有する。
【０１６４】
平面内の湾曲に対する、長い長方形ビームの剛性は、その平面内でのそのビームの最も薄い寸法の３乗に比例する。したがって、平面内の動きのための作動電圧を減らすには、コンプライアントビームの幅を可能な限り減らすことが関心事となる。ただし、図１１および図１２のパターニング技術を使用する場合、ビームの幅は、利用可能な（かつ経済的な）フォトリソグラフィ装置の分解能に制限される。１５ナノメートルもの狭さの特徴を有するパターンをフォトレジスト内で画定するためのリソグラフィ装置が利用可能ではあるが、そのような装置は高価であり、１回の露光からパターニングすることが可能な面積は限られている。広いガラスのパネルにわたる経済的なフォトリソグラフィのためには、分解能の限界は、より一般的には、１ミクロンまたは２ミクロンである。
【０１６５】
図１３Ａ〜図１３Ｄは、構築のさまざまな段階における、シャッタ組立体１３００の等角投影図である。これらの図は、合わせて、広いガラスパネルのための、非常に狭いビームを、従来のリソグラフィ限界をはるかに下回る寸法で生成することが可能な、処理方法を示す。特に、図１３Ａ〜図１３Ｄは、シャッタ組立体１３００のコンプライアントビームが、犠牲材料で作られたモールド上の側壁特徴として形成されるプロセスを示す。図１３Ａ〜図１３Ｄは、さらに、３次元モールドが、より複雑な３次元（すなわち、平坦でない）形状を有するシャッタ組立体１３００を生成するために、どのように利用されてもよいかを示す。
【０１６６】
側壁ビームを有するシャッタ組立体１３００を形成するプロセスは、図１３Ａに示すように、第１の犠牲材料１３０１の蒸着およびパターニングで開始される。第１の犠牲材料内で画定されるパターンは、シャッタのためのアンカーが内部に最終的に形成されるであろう、開口部またはビア１３０２を作成する。第１の犠牲材料１３０１の蒸着およびパターニングは、図７、図８、および図１２に関連して説明した蒸着およびパターニングについての記載と、同様の概念であり、そして同様の材料を使用する。
【０１６７】
側壁ビームを形成するプロセスは、第２の犠牲材料１３０５の蒸着およびパターニングに継続される。図１３Ｂは、第２の犠牲材料１３０５のパターニングの後で作成されるモールド１３０３の形状を示す。モールド１３０３は、以前に画定されたビア１３０２を有する第１の犠牲材料１３０１も含む。図１３Ｂのモールド１３０３は、２つの別個の水平レベルを含む。モールド１３０３の、下の水平レベル１３０８は、第１の犠牲層１３０１の上面によって構築され、第２の犠牲層１３０５がエッチングによって除去された領域内において到達可能である。モールド１３０３の、上の水平レベル１３１０は、第２の犠牲層１３０５の上面によって構築される。図１３Ｂに示すモールド１３０３は、さらに、実質的に垂直な側壁１３０９を含む。
【０１６８】
側壁ビームを形成するプロセスは、図１３Ｃに示すように、犠牲モールド１３０３の露出表面のすべての上への、シャッタ材料の蒸着およびパターニングに継続される。シャッタ材料は、約２ミクロン未満の厚さを有するように蒸着される。一部の実装では、シャッタ材料は、約１．５ミクロン未満の厚さを有するように蒸着される。他の実装では、シャッタ材料は、約１．０ミクロン未満の厚さを有するように、また、約０．１５ミクロンもの薄さに蒸着される。蒸着の後は、図１３Ｃに示すように、シャッタ材料（図１１に関して説明した複合シャッタであってもよい）がパターニングされる。フォトレジスト内に作られるパターンは、シャッタ１３１２の領域内、およびアンカー１３１４において、シャッタ材料が残るように設計される。
【０１６９】
異方性エッチングとして当業界で周知の、図１３Ｃに示すステップにおいて使用されるエッチングプロセスのための、特定の装置および化学反応が、さらに選択される。シャッタ材料の異方性エッチングは、電圧ビアスが基板に、または基板に近接した電極に印加された、プラズマ環境内で実行される。（基板の表面に垂直な電場を有する）ビアスがかけられた基板により、基板にほぼ垂直な角度で基板に向かう、イオンの加速がもたらされる。そのような加速されたイオンは、エッチング化学物質とあいまって、基板に平行な方向に比較して、基板の平面に垂直な方向において、はるかに速い、エッチング速度をもたらす。フォトレジストによって保護されている領域内での、シャッタ材料のアンダーカットエッチングは、それにより、実質的になくなる。シャッタ材料は、さらに、加速されたイオンの軌道に実質的に平行な、モールド１３０３の側壁面１３０９に沿った、異方性エッチングから実質的に保護される。そのような保護された側壁シャッタ材料は、後で、シャッタ１３１２を支えるためのコンプライアントビーム１３１６を形成する。モールドの、上の水平面１３１０または下の水平面１３０８などの、その他の（フォトレジストで保護されていない）水平面に沿って、シャッタ材料は、エッチングによって完全に除去されている。
【０１７０】
側壁ビーム１３１６を形成するために使用される異方性エッチングは、基板の、または基板に近接した電極の、電気的ビアスのための設備が提供される限り、ＲＦまたはＤＣプラズマエッチング装置で達成されることが可能である。ＲＦプラズマエッチングの場合、励起回路の接地板から基板ホルダーを切断し、それにより、基板電位がプラズマ内で浮動となることを許可することによって、等価自己ビアスが得られてもよい。一実装では、炭素と水素の両方、および／または、炭素とフッ素の両方が、エッチングガス内の成分である、ＣＨＦ３、Ｃ４Ｆ８、またはＣＨＣｌ３などのエッチングガスを提供することが可能である。基板の電圧ビアスによって再び達成される、方向性プラズマと組み合わされた場合、自由にされたＣ、Ｈ、および／またはＦ原子は、側壁１３０９に移動してもよく、そこでそれらは、パッシブまたは保護の準ポリマーコーティングを構築してもよい。この準ポリマーコーティングは、さらに、側壁ビーム１３１６を、エッチングまたは化学的浸食から保護する。
【０１７１】
側壁ビームを形成するプロセスは、第２の犠牲層１３０５および第１の犠牲層１３０１の残りの除去によって完了し、その結果は、図１３Ｄに示されている。モールド１３０３の側壁１３０９上に蒸着された材料は、コンプライアントビーム１３１６として残る。コンプライアントビーム１３１６は、アンカー１３１４をシャッタ１３１２に機械的に接続する。アンカーはアパーチャ層１３２５に接続されている。コンプライアントビーム１３１６は、高く、かつ狭い。モールド１３０３の表面から形成される、側壁ビーム１３１６の幅は、蒸着されたシャッタ材料の厚さと同様である。場合によっては、１３１６におけるビーム幅は、１３１２における水平シャッタ材料の厚さと同じであり、他の場合には、ビーム幅は、シャッタ材料の厚さの約１／２にすぎない。側壁ビーム１３１６の高さは、第２の犠牲材料１３０５の厚さによって、または言い換えると、図１３Ｂに関連して説明したパターニングステップの間に作成される、モールド１３０３の深さによって、決定される。蒸着されるシャッタ材料の厚さが２ミクロン未満に選択される限り（多くの適用例では、０．２〜２．０ミクロンの範囲の厚さが好適である）、図１３Ａ〜図１３Ｄに示した方法は、非常に狭いビームの生成に非常に適している。従来のフォトリソグラフィでは、図１３Ａ、図１３Ｂ、および図１３Ｃに示す、パターニングされる特徴は、はるかに大きな寸法に制限され、例えば、分離可能な最小の特徴は、２ミクロンまたは５ミクロン以上となる。
【０１７２】
図１３Ｄは、高いアスペクト比の断面を有するコンプライアントビームをもたらす、上記のプロセスから形成された、シャッタ組立体１３００の等角投影図を示す。第２の犠牲層の厚さが、例えば、シャッタ材料の厚さよりも４倍を超えて大きい限り、結果としてもたらされる、ビーム高さとビーム幅の比は、同様の、すなわち４倍を超えた比となる。
【０１７３】
上で説明していないが、図１３Ｃに至るプロセスの一部として含まれる、任意選択のステップは、モールド１３０３の側壁に沿って形成されたビームを分離する、または切り離すための、側壁ビーム１３１６の等方性エッチングを含む。例えば、点１３２４におけるシャッタ材料は、等方性エッチングの使用を通して側壁から除去されている。等方性エッチングは、エッチング速度がすべての方向で同じであり、そのため、点１３２４などの領域内の側壁材料は保護されない。等方性エッチングは、ビアス電圧が基板に印加されない限り、一般的なプラズマエッチング装置で達成されてもよい。等方性エッチングは、さらに、湿式化学または気相エッチング技術を使用して達成されてもよい。点１３２４におけるビームの分離は、フォトレジストの供給、パターニング、およびエッチングという、別個のシーケンスを通して達成される。この場合のフォトレジストパターンは、等方性化学エッチングから側壁ビーム１３１６を保護し、しかし、点１３２４における側壁ビームは露出するように設計される。
【０１７４】
モールド１３０３の側壁１３０９上に蒸着されたシャッタ材料を保護するため、および、実質的に均一な断面の側壁ビーム１３１６を生成するために、いくつかの特定のプロセスガイドラインが使用されてもよい。例えば、図１３Ｂにおいて、側壁１３０９は、できるだけ垂直に作られてもよい。側壁１３０９および／または露出表面における傾斜は、異方性エッチングの影響を受けやすくなる。垂直な側壁１３０９は、図１３Ｂのパターニングステップでの、第２の犠牲材料１３０５のパターニングが、やはり異方性のやり方で実行される場合に生成されてもよい。第２の犠牲層１３０５のパターニングと組み合わせた、追加のフォトレジストコーティングまたはハードマスクの使用（図１２Ａに関する説明を参照）により、第２の犠牲材料１３０５の異方性エッチングにおいて、フォトレジストの過剰な損耗を心配することなしに、アグレッシブなプラズマおよび／または高い基板ビアスを使用することが可能になる。垂直な側壁１３０９は、さらに、紫外線露光中の焦点の深さの制御に注意が払われ、レジストの最終硬化中の過剰な収縮が回避される限り、光像形成性の（ｐｈｏｔｏｉｍａｇｅａｂｌｅ）犠牲材料内で生成されてもよい。
【０１７５】
側壁ビームの処理中に役立つ可能性がある、別のプロセスガイドラインは、シャッタ材料の蒸着の順応性（ｃｏｎｆｏｒｍａｌｉｔｙ）である。モールド１３０３の表面は、それらの表面の、垂直または水平のいずれかの向きに関係なく、同様の厚さのシャッタ材料で覆われることが好ましい。そのような順応性は、化学気相蒸着法（ＣＶＤ）を使用して蒸着する場合に達成されてもよい。特に、以下のコンフォーマル技術が使用されてもよい。プラズマ促進化学気相蒸着法（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＰＥＣＶＤ）、低圧化学気相蒸着法（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＬＰＣＶＤ）、および、原子層または自己限定層蒸着（ａｔｏｍｉｃ  ｏｒ  ｓｅｌｆ−ｌｉｍｉｔｅｄ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＡＬＤ）。上記のＣＶＤ技術では、ソース原子の方向性フラックスに表面を露出するのとは対照的に、薄膜の成長速度は、表面の反応速度によって制限されてもよい。そのようなコンフォーマル蒸着技術では、垂直面上に成長させられる材料の厚さは、好ましくは、水平面上に成長させられる材料の厚さの少なくとも５０％である。あるいは、シャッタ材料は、無電界めっきによって溶液からコンフォーマルに蒸着されてもよく、または、めっきの前にすべての表面を均一にコーティングする、金属シード層が提供される限り、電気めっきされてもよい。
【０１７６】
図１３Ｄに示すシャッタ組立体１３００は、例えばシャッタ１３１２などの、基板表面に平行に蒸着される平坦な要素と、例えばコンプライアントビーム１３１６などの、基板表面に垂直に蒸着される要素とを有する。さらに、３次元の、折り畳まれた、または波形の外観を有するシャッタ組立体を、コンフォーマル蒸着および異方性エッチングの技術を使用して生成することも可能である。これにより、シャッタ１３１２はわずか０．５ミクロンの厚さの蒸着から構築されたにもかかわらず、適切な段ボール箱設計により、および／または、３次元接合表面を使用して、構造は非常に堅くかつ軽量に作られてもよい。
【０１７７】
シャッタ組立体１３００を形成するためのプロセスの、別の有用な変形形態は、不均衡な応力を有するビームの形成を含む。例えば、コンプライアントビーム１３１６は、２つの異なる材料のラミネートから形成されてもよい。ラミネート内の応力状態は、ビームの自発的な曲げをもたらしてもよい。例えば、シャッタ組立体１３００は、図１Ｂ内のロードビーム１３６および駆動ビーム１４６などの、別個のロードビームおよび駆動ビームを含んでもよい。第１および第２の犠牲層１３０１および１３０５などの、犠牲モールド材料の除去の後で、不均衡な応力を有する別個のコンプライアントビームは、それらが触れるまで、お互いに向けて曲がってもよい。ロードビームと駆動ビームとの間のそのような接触は、作動のために必要とされる電圧を減少させてもよい。
【０１７８】
ラミネートビームの形成は、不均衡な応力を有利にもたらしてもよい。例えば、ラミネートビームの一方の表面が引張り応力下にあり、もう一方の表面が圧縮応力下にある場合、ビームは応力を減少させる方向に湾曲し、圧縮表面が湾曲の外側に現れるようになる。不均衡応力は、場合によっては、通常は２つの異なる材料間の格子不整合が原因の応力である、成長応力から発生し、あるいは、結晶粒の柱状成長から発生する。他の場合には、不均衡応力は、材料がそれらの成長温度から冷却された後で、非対称な応力分布がラミネート内に引き起こされるような、２つの材料間の熱膨張計数の差から発生する。
【０１７９】
不均衡な応力を有するラミネートビームの一実施形態では、シャッタ材料は、アモルファスシリコンから、または、図１１に関して説明したような、アモルファスシリコンとアルミニウムとの複合物から形成されてもよい。ただし、シャッタ組立体１３００から犠牲材料が除去される前に、ＳｉＯ２またはＳｉ３Ｎ４などの誘電体材料の追加のコーティングが、ビーム１３１６の露出表面上に蒸着される。モールド材料１３０５とまだ接触しているビーム表面は、誘電体でコーティングされず、したがって、ラミネートの応力状態は不均衡になる。誘電体材料が、引張り応力の状態で蒸着された場合、または、シャッタ材料が、誘電体材料との界面において引張り応力の状態にある場合、犠牲材料１３１６の除去の後で、側壁ビームは曲がって、相互に接触する。ラミネート内での誘電体材料の使用は、電気的接触または短絡の形成なしでの、アクチュエータビーム間の機械的接触を確実にするために役立つ。
【０１８０】
側壁ビームのための上述の方法に加えて、幅が２ミクロンよりも十分に小さい、または実際的なフォトリソグラフィの限界よりも十分に小さい、コンプライアントビームを、シャッタ組立体内で生成するための他の方法が存在する。１つのそのような技術では、代わりに、モールド１３０３の上部１３１０および垂直な側面１３０９上にコンフォーマルなやり方でシャッタ材料が蒸着される場合に、薄い金属シード層のみについての側壁プロセスを使用することが可能である。シード層の異方性エッチングの後で、金属シード層を、より厚いシャッタ材料を電気めっきするための基礎として使用することが可能である。すべての表面にわたる、シャッタ材料のコンフォーマルな蒸着は、この場合は必要ではなく、モールド１３０３の側壁１３０９上への、シード層の電気的に連続した蒸着と、それに続く異方性エッチングのみが必要である。
【０１８１】
第３の犠牲層１４０２を利用する、狭いコンプライアントビームを形成するための別の方法を、図１４Ａに示す。この方法の第１のステップでは、第２の犠牲モールド材料１４０４が、層１４０１上に蒸着される。層１４０１は、導体層の一部であってもよく、または、第１の犠牲層であってもよい。次に、比較的広いトレンチ１４０３（幅はおそらく３〜５ミクロン）が、第２の犠牲モールド材料１４０４内にパターニングされる。次に、第３の犠牲材料１４０２が、第２の犠牲材料１４０４の上に蒸着される。第３の犠牲材料は、垂直面と水平面との両方を同様の厚さで覆うような、コンフォーマルなやり方で蒸着され、これは、トレンチの幅を狭くする効果を有する。図示されている例では、第３の犠牲材料が、１〜１．５ミクロンの範囲内の厚さを有して側壁上に蒸着される場合、残りのトレンチの幅は２ミクロン以下となる。第４に、シャッタ材料１４０６が、第３の犠牲材料１４０２によって形成される残りのトレンチ内に蒸着される。最後に、第２および第３の犠牲材料１４０２および１４０４の両方が、ウェットエッチングまたはプラズマエッチングのいずれかによって除去されて、狭い浮遊したビームが後に残される。
【０１８２】
第３の犠牲層１４０２を形成するために使用可能ないくつかの方法がある。犠牲層１４０２としてＳｉＯ２が使用される場合、ＳｉＯ２は、プラズマ促進（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ）または低圧化学気相蒸着法（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって蒸着されてもよい。あるいは、パリレンまたはパリレンＣとしても知られる、ジパラキシリレン（ｄｉ−ｐａｒａ−ｘｙｌｙｌｅｎｅ）が、分子蒸発（ｍｏｌｅｃｕｌａｒ  ｅｖａｐｏｒａｔｉｏｎ）によって、第３の、コンフォーマルな犠牲層１４０２として蒸着されてもよい。そして最後に、犠牲層１４０２は、無電界めっきによって溶液から蒸着されるか、または電気めっきされてもよい。めっきプロセスでは、金属シード層が、最初に、蒸発（ｅｖａｐｏｒａｔｉｏｎ）またはスパッタリングによって、モールドの露出面上に蒸着される。次に、より厚い犠牲金属コーティング（ＮｉまたはＣｕなど）が、電着によって成長させられる。
【０１８３】
狭いビームの形成のための別の方法を、図１４Ｂに示す。この場合、トレンチの形状の狭いモールドが、犠牲材料内にエッチングされる。エッチングされる際の、トレンチの幅は、フォトマスク上にプリントされるトレンチの幅よりも狭く、この狭小化は、レジスト処理の露光と現像ステップとの間で発生する、上を覆うフォトレジスト層内の形状の変化によって達成される。このプロセスでは、第１の犠牲層１４０８が、層１４０７上に蒸着されて硬化させられ、次に、比較的厚い（２ミクロン）フォトレジスト１４１０が、犠牲層１４０８の上に蒸着される。トレンチ１４１１が、フォトレジスト１４１０内で画定される。次に、ベーキングまたは硬化ステップの一部として、フォトレジストは、１３０℃を超える温度に加熱され、その温度において弛緩または流動し始める。最初にレジスト内に作られたフォトパターンの、切り立った側壁は、次に、崩壊する傾向となり、フォトレジストの端をお互いに向けて移動させて、より狭い寸法１４１２を有するギャップを形成する。次のステップでは、エッチングステップを使用して、フォトレジスト内のこの狭いパターン１４１２が犠牲材料１４０８に転写されて、トレンチ１４１４が作成され、そして、フォトレジストは除去される。第５に、犠牲材料内の狭いトレンチ１４１４は、シャッタ材料を使用して充填され、最後に、犠牲材料が除去されて、狭い浮遊したビームが露出される。
【０１８４】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の酸化に基づく薄化技術を含む。この方法では、第１に、十分な幅（例えば、３〜５ミクロン）のビームが、図１１および図１２に関して説明した直接的手法に従って、フォトパターニングされる。第２に、犠牲材料が除去されて、比較的広いビームが露出される。第２に、ビーム材料が、Ｓｉ、Ｃｕ、Ｎｉ、Ｔｉ、またはＴａなどの、被酸化性の材料から構成されている場合、次に、ビームは酸化され、それにより、その半分を超える体積が、シリコンまたは金属ではなく、酸化シリコンまたは金属酸化物によって占められるようになる。そして最後に、酸化材料がエッチングにより除去されて、元のビームよりもかなり狭い、金属ビームが露出される。そのような酸化のためには、炉内での熱酸化、高ｐＨ溶液との反応、および／または、電気化学槽内で実行されてもよいような、陽極酸化などの、いくつかの方法が利用可能である。
【０１８５】
狭いコンプライアントビームを形成するための別の方法は、ビーム材料の、制御された等方性エッチングを含む。この方法では、第１に、十分な幅（例えば、３〜５ミクロン）のビームが、図１１および図１２に関して説明した直接的手法に従って、フォトパターニングされる。ただし、この方法では、ビームのエッチングは２ステップで行われる。第１に、異方性エッチングが適用されて、シャッタ材料が層の下部に至るまでエッチングされ、ビームの両側上の領域が清浄される。次に、第２に、ビームを狭くする効果を有する、追加の等方性エッチングが適用される。均一な等方性エッチング速度を提供するように注意する必要があり、その理由は、このエッチングは、あらかじめ設定された時間間隔後の、エッチング媒体からの除去のみによって停止されるからである。不均一なエッチング速度は、ディスプレイ装置の対角線にわたっての、不均一なビーム幅をもたらす。
【０１８６】
狭いコンプライアントビームを形成するための別の方法は、上に記載した方法の薄化技術から得られるが、ビーム自体を形成するためではなく、狭いハードマスクを形成するために薄化技術を使用する。ハードマスクは、金属、酸化物、またはポリマーから構成されてもよい。ハードマスクは、従来のフォトリソグラフィの限界よりもかなり狭いビームおよびビーム幅を形成するために酸化またはエッチングされてもよい。ハードマスクがシャッタ材料の上に形成される場合、ハードマスクは、次に、シャッタ材料が続いて異方性エッチングを使用してエッチングされる際に、シャッタ材料の狭いビームを保護してもよい。
【０１８７】
図１５は、代替のシャッタ組立体１５００を示す。シャッタ組立体１５００は、強度対厚さの比を向上するために、側壁ビームの方法が活用される構造の例である。シャッタ組立体１５００は、基板１５０９上に構築される、アパーチャ層１５０１と、シャッタアンカー１５０３と、コンプライアントビーム１５０５と、シャッタ１５０７とを含む。図１３Ｄに示すシャッタ組立体１３００と比較すると、シャッタ１５０７は、平坦ではなく、むしろ、さらなる側壁構造１５１１が組み込まれている。
【０１８８】
これらの側壁構造１５１１は、図１３Ａ〜図１３Ｄに関して説明した、コンプライアントビーム１５０５を形成するためのプロセスに非常に類似したプロセス内で形成されてもよい。このプロセスは、第１の犠牲層および第２の犠牲層の蒸着を含み、下面および壁面の両方を有するモールドを形成するための、両方の犠牲材料のパターニングを含む。次にモールドの下面および壁面上にシャッタ材料が蒸着され、その後、異方性エッチングを使用してパターニングされる。犠牲材料が除去された後で、シャッタ組立体１５００などのシャッタ組立体がもたらされてもよい。
【０１８９】
側壁構造１５１１は、シャッタ１５０７と同じ材料から形成され、シャッタ１５０７の周囲のかなりの部分に沿ってシャッタに接続される。シャッタ１５０７は、したがって、基板１５０９の平面から離れる曲げに対する、その実効的な厚さが、蒸着されたシャッタ材料の厚さよりもかなり厚い、３次元の外観を有する。すなわち、シャッタ１５０７は、水平面および垂直側壁面の両方を備え、曲げに対する実効的な厚さは、単にシャッタの水平断面によって測定された厚さよりもかなり厚い。
【０１９０】
図１６は、代替のシャッタ組立体１６００を、断面で示す。シャッタ組立体１６００は非常に狭いビーム１６０１を有するシャッタ組立体の別の例であり、この例では、コンプライアントビームは、従来のフォトグラフィの限界よりもかなり低い限界寸法を有するように形成されてもよい。コンプライアントビーム１６０１に加えて、シャッタ組立体１６００は、基板１６０７上に製造される、シャッタアンカー１６０３と、シャッタ１６０５とを含む。図１６は、さらに、シャッタ１６０５が、基板の平面から離れる曲げに対する剛性を向上するための側壁１６０８を含む、シャッタ組立体の例である。図１６は、さらに、シャッタ１６０５が、コンプライアントビーム１６０１を製造するために使用される材料とは異なる材料から構成される、シャッタ組立体の例である。
【０１９１】
シャッタ組立体１６００の形成のための方法は、次のように進められる。第１の犠牲層が、基板上に蒸着され、パターニングされる。次に、第１の犠牲材料の上に、シャッタ層材料１６０９が蒸着され、パターニングされる。このプロセスは、手順７００のステップ７４５および７５０に関して説明したプロセスに類似しており、図１１および図１２Ａ〜図１２Ｄに関して詳細に述べた。次に、第２の犠牲層が、シャッタ層材料１６０９の上に蒸着され、パターニングされる。第２の犠牲材料は、下面および側壁面の両方を有するモールドを形成するようにパターニングされる。説明の目的のために、例示的モールドの水平面の位置を、図１６内の点線１６１０で表している。多くの領域内で、第２の犠牲材料のパターニングの後は、犠牲モールドの下部は、シャッタ層材料１６０９を露出し、シャッタ層材料１６０９からなる。次に、ビーム材料１６１１が、モールドの下面および側壁面上に蒸着される。多くの領域内で、特に側壁の下部において、ビーム材料は、シャッタ層材料１６０９に接触し、シャッタ層材料１６０９に接合される。次に、ビーム材料１６１１またはシャッタ層材料１６０９のいずれかまたは両方を、特にそれらの材料がモールドの上面または下面のいずれかに沿って露出されている場所で、エッチングする能力を有してもよい、異方性エッチングが適用される。次に、第１および第２の犠牲材料が、エッチングステップを使用して除去され、シャッタ組立体１６００などの、解放された構造が現れる。そして最後に、図１１に示す誘電体コーティング１１１１などの、誘電体コーティングが適用されてもよい。
【０１９２】
シャッタ組立体１６００は、他のシャッタ組立体１１００または１３００に対する利点を含む。シャッタ組立体１６００は、シャッタ１６０５と、コンプライアントビーム１６０１とのそれぞれについて、異なる材料を使用することを可能にする。例えば、シャッタ１６０５は、透明な、かつ／または、可視光に対して吸収性の材料から構成されてもよく、コンプライアントビーム１６０１は、弾性があり、なおかつ割れに対する耐性がある材料から形成されてもよい。例えば、シャッタ１６０５は、金属材料から形成されてもよく、ビーム１６０１は、アモルファスまたは多結晶シリコンから、または二酸化シリコンから、または窒化シリコンから形成されてもよい。あるいは、例えば、シャッタ１６０５は、図４のアパーチャ材料に関して説明したような、層状材料から形成されてもよく、ビーム１６０１は、（例えば、電気めっきされた）金属材料から、あるいは、蒸着されたＳｉ、ＳｉＯ２、またはＳｉＮ４から形成されてもよい。導電性被覆層または金属付着層などの、いくつかの材料が、ビーム材料１６１１およびシャッタ層材料１６０９のいずれかまたは両方の構成要素として使用されてもよい。
【０１９３】
図１７は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置１００内に含めるのに適した、別の制御マトリクス１７００からの構造の断面を示す。制御マトリクス１７００は、基板１７０２上に構築された、トランジスタ５１８に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ  ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈｅｄ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１７０１を含む。制御マトリクスは、さらに、シャッタ１７０３と、コンプライアントビーム１７０５と、駆動アンカー１７０７と、シャッタアンカー１７０８とを含む。制御マトリクスは、さらに、アパーチャ穴１７０９を含む。制御マトリクスは、次の層を含む。第１の導体層１７１１、第１の誘電体層１７１３、第１の半導体層１７１５、第２の導体層１７１７、第２の誘電体層１７１９、第３の導体層１７２１、およびシャッタ層１７２３。前に説明した制御マトリクス２００および５００とは対照的に、制御マトリクス１７００は、アパーチャ層２５０またはアパーチャ層６０２などの、独立したアパーチャ層を含まない。制御マトリクス１７００は、従って、制御マトリクス２００または５００よりも安価に製造されてもよい。
【０１９４】
制御マトリクス１７００では、アパーチャ穴１７０９を画定する機能は、第２の導体層１７１７内に形成されるパターンによって達成される。第２の導体層１７１７は、アパーチャ穴の領域内を除く、シャッタ組立体の大部分の下に、一面に覆うやり方で残ることを許可される。第２の導体層は、反射器としても働くいくつかの金属から形成されてもよい。例えば領域１７２５および１７２７において、第２の導体金属から反射された光は、バックライトに戻ってもよく、それによりバックライトの効率を向上させてもよい。
【０１９５】
制御マトリクス１７００内では、薄膜トランジスタ１７０１と駆動アンカー１７０７との間の電気的接続は、第２の導体層１７１７によって構築される。第１の導体層１７１１とシャッタアンカー１７０８との間の電気的接続は、第３の導体層１７２１を使用して形成されたストラップによって作られる。図１７に示す実施形態のためには、ビア５３１などの、Ｍ１−Ｍ２ビアは必要なく、ビア５３３などの、Ａｐ−Ｍ１ビアも必要ない。
【０１９６】
シャッタ組立体の別の可能な実施形態（再び、独立したアパーチャ層は使用されない）では、シャッタアンカー１７０７などのシャッタアンカーは、第１の導体層１７１１の上に構築され、第１の導体層１７１１に電気的に接続されてもよい。その場合、第１の導体層は、光を再循環させてバックライト内に戻すための反射層としても使用される。この実施形態では、トランジスタのドレインをシャッタアンカーに電気的に接続するために、図１０Ａに示すビア５３１に類似した、Ｍ１−Ｍ２ビアを提供することが有用である。
【０１９７】
制御マトリクス１７００の別の変形形態では、好ましくは下にある基板の屈折率よりも大きな屈折率を有する、独立した誘電体層が、第１の導体層１７１１と基板との間に置かれてもよい。そのような間にはさまれた誘電体層は、基板の下から、または基板を通して、制御マトリクス１７００に当たる光の、光反射率を向上させてもよい。
【０１９８】
制御マトリクス１７００の別の変形形態では、独立したアパーチャ層が、制御マトリクス１７００と基板との間に置かれて、独立した誘電体層によって制御マトリクス１７００から電気的に絶縁されてもよい。独立したアパーチャ層は、図４に関して説明した材料から形成されてもよく、アパーチャ穴１７０９などのアパーチャ穴を画定するようにパターニングされてもよい。独立したアパーチャ層は、光を最大に再循環させてバックライト内に戻すために選択された材料から構築されてもよい。ただし、この実施形態では、制御マトリクス１７００とアパーチャ層との間に、ビアまたはその他の電気的接続は何も提供されない。移動するシャッタ１７０３と、独立したアパーチャ層との間の容量結合を避けるために、移動するシャッタ１７０３と、アパーチャ層との間に、電気的な遮蔽を提供することが有利な場合がある。そのような遮蔽は、第１の導体層１７１１または第２の導体層１７１７などの、制御マトリクスの層内にエッチングされるパターンによって実現されてもよい。それらの層は、移動するシャッタと同じ電位を保持するように、電気的に接続されてもよい。シャッタアンカー１７０７を含む、制御マトリクス１７００の金属領域１７２５および１７２７は、光をバックライトに戻す反射器として、または制御マトリクス１７００と、独立したアパーチャ層との間の電気的遮蔽として働くように配置される（独立したアパーチャ層は図示せず）。
【０１９９】
図１８は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置１００内に含めるのに適した、別の制御マトリクス１８００からの構造の断面を示す。制御マトリクス１８００は、基板１８０２上に構築された、トランジスタ５１８に類似した、反転スタガバックチャネルエッチング薄膜トランジスタ（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ  ｂａｃｋ−ｃｈａｎｎｅｌ  ｅｔｃｈｅｄ  ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１８０１を含む。制御マトリクスは、さらに、シャッタ１８０３と、コンプライアントビーム１８０５と、シャッタアンカー１８０７と、浮遊したアパーチャ層１８０８とを含む。制御マトリクスは、さらに、アパーチャ穴１８０９を含む。制御マトリクスは、次の層を含む。第１の導体層１８１１、第１の誘電体層１８１３、第１の半導体層１８１５、第２の導体層１８１７、第２の誘電体層１８１９、第３の導体層１８２１、およびシャッタ層１８２３。前に説明した制御マトリクス２００および５００とは対照的に、制御マトリクス１８００では、アパーチャ層１８０８は、トランジスタ１８０１およびシャッタ１８０３の下ではなく、それらの両方の上に、それらの両方の後で製造される。
【０２００】
浮遊したアパーチャ１８０８は、シャッタ組立体の製造に使用された、ステップ７４５、７５０、および７５５に類似したプロセスステップによって製造されてもよい。特に、ステップ７５０などの処理ステップは、シャッタ層１８２３の蒸着およびパターニングのために使用されてもよい。次に、第２の犠牲層（図１８には示していない）が、シャッタ層１８２３の上に蒸着され、アパーチャアンカー１８２５などの、ビアを形成するためにパターニングされる。次に、第２の犠牲層の上にアパーチャ材料が蒸着され、パターニングされる。アパーチャ層１８０８のために選択される材料は、図４Ａおよび図４Ｂに関してそれぞれ説明した、層４０１または層４５２のために選択される材料に類似していてもよい。ただし、制御マトリクス１８００の実施形態については、複合物４５２内の層内の光学層の順序は、層４６４などの吸収層が最初に蒸着され、続いて、金属反射層４６２が蒸着され、次に、２つの屈折層４６０および４５８が蒸着されるように、逆にされてもよい。アパーチャ層１８０８のパターニングの後は、両方の犠牲層が除去されて、図１８に示すような、浮遊した構造が現れる。
【０２０１】
固定されたディスプレイパッケージ内でディスプレイの解像度を増加させることが関心事となることがよくあり、または、ディスプレイの形成において使用される、１インチ当たりのピクセル数を増加させることが関心事となることがよくある。したがって、制御マトリクスを構築するために必要とされる面積を減らすことが関心事となる。多くの場合、図８Ｈまたは図１０Ａに示す２つまたは３つの特徴を、縮小された面積を有する１つの構造内に組み合わせることによって、ピクセル領域は減らされてもよい。図１９Ａは、アパーチャ層１９０２と、第１の導体層１９０６と、シャッタ層１９１５との間の電気的接触を同時に作る、基板１９０１上に構築された、スタックビア１９００内の、そのような組み合わされた構造を示す。スタックビア１９００は、本質的に、Ａｐ−Ｍ１ビア５３３と、シャッタアンカー５３９（図１０Ａを参照）とを組み合わせて、１つの構造にしたものである。スタックビア１９００は、さらに、第１の誘電体層１９０４と、第２の誘電体層１９０８と、第３の誘電体層１９１４と、シャッタ層１９１５とを含む。スタックビア１９００の形成のためのプロセスは、次のとおりである。最初に、図１０Ｂ〜図１０Ｄに関して説明した、Ａｐ−Ｍ１ビア５３３のためのものと同じ、プロセスステップとマスキングステップとが使用される。ただし、手順７００のステップ７３５においては、スタックビア１９００の真上にビア開口部が作成されるように、マスクパターンが適用される。第３の誘電体層１９１４および第２の誘電体層１９０８の両方は、このステップにおいて、第１の導体層に至るまでエッチングされる。ステップ７３５におけるビアの開口部は、ステップ７１０において第１の誘電体層内に開けられたビアよりも大きくなければならない。次に、第３の導体層が蒸着され、スタックビア１９００の領域内では除去される。次に、手順７００のステップ７４５〜７６０を含む、シャッタ組立体の形成のためのステップが行われる。ステップ７４５では、シャッタ材料１９１５が第１の導体層１９０６まで到達して電気的接触を作ることが可能なように、ビアまたはアンカー穴が、スタックビア１９００の領域内の以前のビア開口部に位置合わせされる。
【０２０２】
上に示した例から明らかなように、ビア要素のその他の組み合わせが、制御マトリクス内で可能である。例えば、シャッタ層８０７を、第１の導体層６０６と、第２の導体層６１２とに同時に接続する、別のスタックビアを形成するために、（図１０Ａに示す）Ｍ１−Ｍ２ビア５３１と（図８Ｈに示す）駆動アンカー５３５との組み合わせが作成されてもよい。同様に、アパーチャ層６０２と、第１の導体層６０６と、第２の導体層６１２との間の同時接続を作成するために、Ｍ１−Ｍ２ビア５３１が、Ａｐ−Ｍ１ビア５３３（いずれも図１０Ａ内）と組み合わされてもよい。
【０２０３】
多くの場合、手順７００からマスキングステップをなくすことによってコストを節約することが関心事となる。各マスキングステップは、フォトレジストの蒸着と、フォトパターニングステップと、エッチングステップと、レジストの除去とを含む。図１９Ｂは、一部のビア接続が、いかにして、ストラップ接続１９５０によって作られることが可能かを示す。ストラップ接続１９５０は、ストラップ１９５２によって電気的に接続された、トランジスタ５１８などの一般的な薄膜トランジスタと、アンカー５３９などのシャッタアンカーとを含む。トランジスタ５１８およびアンカー５３９は、図６および図１０Ａ内でそれらの構造について示された層をすべて含む。電気的ストラップ１９５２は、図６に示す第３の導体材料６１６に類似した、第３の導体材料１９５３からなる。電気的ストラップ１９５２の形成のためのステップは、次のように進められる。トランジスタ５１８の形成のため、およびシャッタアンカー５３９のためのプロセスと同じプロセスが、ステップ７３０まですべて行われるが、ただし、ステップ７１０において通常使用されるフォトマスクが省かれる点は異なる。ステップ７４５において、第３の誘電体層１９５４を貫通してビアがパターニングされ、第２の導体層１９５６およびアパーチャ層１９５８の両方が露出されるまですべてエッチングされる。次に、第３の導体層１９５３が、第２の導体層１９５６とアパーチャ層１９５８との間の電気的接続が構築されるように、蒸着され、パターニングされる。次に、シャッタ形成の通常のプロセスが、ステップ７４５〜７６０に従って行われる。シャッタアンカーのためのビアは、ストラップ１９５２が接触を行うのと同じ点において、アパーチャ層１９５８まで開けられる。
【０２０４】
電気的ストラップが、図１０Ａに示すビア構造の多くの代わりとなってもよい、いくつかのその他の可能性がある。それぞれの場合に、電気的ストラップの使用によって、マスキングステップの使用が省かれてもよい。例えば、第３の導体層６１６から形成された電気的ストラップが、さらに、図１０Ａに示すＭ１−Ｍ２ビア５３１の代わりになるように使用されてもよい。この場合のストラップは、第１の導体層６０６を第３の導体層６１２に電気的に接続するために使用される。電気的ストラップは、さらに、図１０Ａに示すＡｐ−Ｍ１ビア５３３の代わりになるように使用されてもよい。この場合のストラップは、第２の導体層６１２から、または第３の導体層６１６から形成されてもよい。この場合、ストラップは、第１の導体層６０６とアパーチャ層６０２との間の電気的接続を形成する。
【０２０５】
場合によっては、シャッタ層８０７さえも、第３の導体層６１６に取って代わり、電気的ストラップとして使用されてもよい。場合によっては、シャッタ層８０７は、第２の導体層６１２の代わりとなることによって、代替の相互接続ラインとして働いてもよい。これらの場合のうちのいくつかにおいて、犠牲層８０５と組み合わせてパターニングされるシャッタ層８０７は、エアブリッジでもあるストラップを形成してもよい。シャッタ層８０７および関連するアンカーは、エアブリッジとして、ビア５３１などのＭ１−Ｍ２ビアの代わりとなってもよい。エアブリッジは、制御マトリクスの２つの電気的構成要素を接続するために使用されてもよい。例えば、図５Ｂ／５Ｃにおいて、エアブリッジは、大域的作動相互接続５１４と、トランジスタ５１８のソースとを接続してもよい。これらの電気的信号を、Ｍ１−Ｍ２ビア５３１を使用して、第１の導体層６０６を通して送る代わりに、信号は、シャッタアンカーを使用して、シャッタ層８０７を通して送られエアブリッジが形成されてもよい。Ｍ１−Ｍ２ビアの必要をなくすことにより、フォトマスクの回数の減少と、製造コストの削減が達成される。
【０２０６】
ディスプレイ組立体
図２０は、ピクセルのアレイをアドレス指定するための、ディスプレイ装置１００内に含めるのに適した、別の制御マトリクス２０００の断面を示す。制御マトリクス２０００は、基板２００４上に構築された、シャッタ組立体２００１と、組立体スペーサ２００３とを含む。制御マトリクスは、次の層を含む。第１の導体層２００５、第１の誘電体層２００７、第２の導体層２００９、シャッタ層２０１１、および組立体スペーサ２００３。制御マトリクス２０００は、ピクセル内に薄膜トランジスタを有さない、パッシブマトリクスアレイとして動作させられてもよい。
【０２０７】
動作時、シャッタ組立体１３０、２０２、５０４、１３１２、２００１などのシャッタ組立体は、カバープレートによって、環境から有利に保護される。カバープレート（図示せず）と基板２００４との間の空間は、真空によって、空気によって、または潤滑流体によって満たされてもよい。基板２００４とカバープレートとの間の間隔は、スペーサ２００３などの、機械的スペーサの使用によって維持される。スペーサ２００３は、好適には、高さ４〜４０ミクロン、幅５〜２０ミクロンである。
【０２０８】
組立体スペーサ２００３は、好ましくは、ポリマー材料から形成される。スペーサのための製造シーケンスは、次のように進められてもよい。手順７００内のステップが、制御マトリクスの形成まで、すなわち、ステップ７４０まで行われてもよい。ステップ７４５において、犠牲層が蒸着され、パターニングされる。組立体スペーサの形成のための準備として、下にある基板にスペーサが取り付けられるであろう位置において、犠牲層内にビアがパターニングされる。ステップ７５０において、図１２Ａ〜図１２Ｄまたは図１３Ａ〜図１３Ｄに関して説明したように、シャッタ層２０１１が蒸着され、パターニングされる。次に、組立体スペーサ２００３のための材料が、シャッタ層２０１１の上に蒸着され、パターニングされる。組立体スペーサのための材料は、犠牲層内にこの目的のために作られたビアを通して基板に接触する。最後に、ステップ７４５において蒸着された、犠牲層が除去される。
【０２０９】
組立体スペーサ２００３の構築のための好ましいポリマーは、犠牲層８０５、１１１３、または１３０５などの、犠牲層を除去するために使用される解放プロセスに対して耐性を有するポリマーである。犠牲層の除去のために、酸素プラズマ除去が使用される場合、組立体スペーサ２００３のための適切なポリマーは、ポリ（イミド−シロキサン）コポリマー（ＰＩＳＸ）、ポリヘドラルオリゴシルセスキオキサン（ＰＯＳＳ）−シロキサンコポリマー、フェニルホスフィン酸化物含有ポリ（アリーレンエーテルベンゾオキサゾール）、ポリ（アリーレンエーテルベンゾオキサゾール）、ポリ（アリーレンエーテル１，３，４−オキサジアゾール）、およびポリ（アリーレンエーテルベンズイミダゾール）である。これらのポリマー材料は、フォトレジストおよび／または金属を使用してコーティングし、続いてそのコーティングを、リソグラフィでエッチングマスクにパターニングすることによって、パターニングされてもよい。スペーサポリマーのエッチングが、次に、塩素、フッ素、および酸素の混合物をプラズマが含む、プラズマエッチング内で達成されてもよい。場合によっては、選択されたポリマーの光活性を有する変種が準備されてもよく、それに対しては、エッチングマスクは必要とされない。
【０２１０】
代替の実施形態では、組立体スペーサ２００３は、犠牲材料から作られたモールド内に、電気めっきまたは無電界めっきされた、金属からなってもよい。
【０２１１】
図２１は、ディスプレイ組立体２１００の断面像を示す。ディスプレイ組立体２１００は、バックライト２１０１と、拡散体２１０３と、輝度強化膜２１０５と、ＭＥＭＳ基板２１０７と、カバープレート２１０９とを含む。ＭＥＭＳ基板２１０７は、アパーチャ層２１１１と、制御マトリクス（図示せず）と、シャッタ組立体２１１３のアレイとを含む。ＭＥＭＳ基板２１０７は、ＭＥＭＳ側２１１５および裏側２１１７と呼ばれる２つの側を有する。ディスプレイ組立体２１００の構成は、ＭＥＭＳアップ構成と呼ばれる。ＭＥＭＳアップ構成は、ＭＥＭＳ基板のＭＥＭＳ側２１１５が、バックライトの反対側に配置されていることを意味する。ＭＥＭＳアップ構成では、ＭＥＭＳ基板２１０７のＭＥＭＳ側２１１５が、見る人に面し、ＭＥＭＳ基板の裏側２１１７が、そのバックライト２１０１に面する。ディスプレイ組立体２１００のアパーチャ層２１１１は、反射アパーチャとも呼ばれる。反射アパーチャは、アパーチャ層の表面のうちの少なくとも一方が反射面であるアパーチャとして画定される。そのような反射面の構築の例は、図４に関連して示した。
【０２１２】
ディスプレイ組立体２１００のカバープレート２１０９は、ブラックマトリクス２１１９を含む。ブラックマトリクスは、環境光を吸収するように設計される。吸収しない場合、そこからの反射によって、ディスプレイのコントラストが劣化する可能性がある。ディスプレイ組立体２１００は、ＭＥＭＳ基板２１０７とカバープレート２１０９との間の間隔を維持する働きをする、組立体スペーサ２１２１を含む。ディスプレイ組立体２１００のバックライト２１０１は、ランプ２１２３を含む。
【０２１３】
ＭＥＭＳアップ構成と呼ばれる、ディスプレイ組立体２１００では、反射アパーチャ２１１１層は、アパーチャの反射面が、基板２１０７に面し、したがってバックライトにも面するように構築される。この構成では、米国特許出願第１１／２１８，６９０号明細書に記載されているように、バックライトから入り、開いているアパーチャを通して出ない光は、反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図４Ａのアパーチャ層４０１、および図４Ｂの複合アパーチャ層４５２は、ディスプレイ組立体２１００内での使用に適した、反射アパーチャ２１１１の例である。アパーチャ層４０１は、銀またはアルミニウムなどの反射材料から構成されてもよい。アパーチャ４５２は、基板４５３を通して当たる光を反射するために配置された、１つの反射面を有する。基板４０２または基板４５３が、ディスプレイ組立体２１００のＭＥＭＳ基板２１０７などの、ＭＥＭＳアップ構成に組み立てられる場合、バックライトからアパーチャ４０１または４５２上に当たる光は、再循環させられてバックライト内に戻されてもよい。
【０２１４】
制御マトリクス１７００は、ディスプレイ組立体２１００内での使用に適した、反射アパーチャ層の別の例を提供する。制御マトリクス１７００の金属領域１７２５および１７２７は、基板１７０２内に光を反射して戻すように配置される。基板１７０２が、ディスプレイ組立体２１００のＭＥＭＳ基板２１０７などの、ＭＥＭＳアップ構成に組み立てられる場合、光の再循環が発生する。
【０２１５】
制御マトリクス１８００の浮遊したアパーチャ層１８０８は、ディスプレイ組立体２１００内での使用に適した、反射アパーチャ層の別の例を提供する。基板１８０２に面した反射面を備えている場合、浮遊したアパーチャ層１８０８は、基板１８０２内に光を反射して戻す。基板１８０２が、ディスプレイ組立体２１００のＭＥＭＳ基板２１０７などの、ＭＥＭＳアップ構成に組み立てられる場合、光の再循環が発生する。
【０２１６】
ディスプレイをＭＥＭＳアップ構成に組み立て、反射アパーチャを使用する場合、見る人に向けて配置されるアパーチャの表面が、吸収性材料で作られていれば、さらに有用である。例えば、複合アパーチャ４５２の層４６４は、基板４５３とは反対の方向４５４から当たる光を吸収するように設計される。ディスプレイ組立体２１００のＭＥＭＳアップ構成では、バックライトとは反対の方向からの、そのような光は、環境光と呼ばれる。複合アパーチャ層４５２またはアパーチャ２１１１の、環境の方を向いた面上に、吸収性材料を提供することにより、ディスプレイのコントラストが向上させられてもよい。
【０２１７】
図２２は、ディスプレイ組立体２２００の断面像を示す。ディスプレイ組立体２２００は、バックライト２２０１と、拡散体２２０３と、輝度強化膜２２０５と、アパーチャプレート２２０７と、ＭＥＭＳ基板２２０９とを含む。ＭＥＭＳ基板２２０９は、アパーチャ層２２１１と、制御マトリクス（図示せず）と、シャッタ組立体２２１３のアレイとを含む。ディスプレイ組立体２２００内で、アパーチャプレート２２０７は、ＭＥＭＳ基板２２０９とバックライト２２０１との間に配置される。ＭＥＭＳ基板２２０９は、ＭＥＭＳ側２２１５および裏側２２１７と呼ばれる２つの側を有する。ディスプレイ組立体２２００の構成は、ＭＥＭＳダウン構成と呼ばれる。ＭＥＭＳダウン構成は、ＭＥＭＳ基板２２０９のＭＥＭＳ側２２１５が、バックライトの方に（そして、見る人とは反対の方に）向けられることを意味する。
【０２１８】
ディスプレイ組立体２２００のバックライト２２０１は、ランプ２２２３を含む。
【０２１９】
アパーチャプレート２２０７は、反射アパーチャとも呼ばれる、アパーチャ層２２１９を含む。バックライトから入り、開いているアパーチャを通して出ない光は、反射アパーチャ２２１９によって反射されてバックライト内に戻され、そこで再循環のために利用できるようになる。図４Ａのアパーチャ層４０１、および図４Ｂの複合アパーチャ層４５２は、ディスプレイ組立体２２００内での使用に適した、反射アパーチャ２２１９の例である。ただし、反射アパーチャ２２１９は、ＭＥＭＳ基板２２０９とは別個の、アパーチャプレート２２０７上に製造されるため、より広範な材料が、反射アパーチャ２２１９の製造のために利用可能となる。スリーエムコーポレーション（３Ｍ  Ｃｏｒｐｏｒａｔｉｏｎ）から販売されているビキュイティ（Ｖｉｋｕｉｔｉ（登録商標））エンハンスドスペキュラーリフレクターフィルム（Ｅｎｈａｎｃｅｄ  Ｓｐｅｃｕｌａｒ  Ｒｅｆｌｅｃｔｏｒ  ｆｉｌｍ）のような、厚い反射膜は、アパーチャプレート２２０７上へのラミネーションの後で、反射アパーチャ２２１９として働いてもよい。
【０２２０】
ＭＥＭＳダウン構成と呼ばれる、ディスプレイ組立体２２００の一実施形態では、アパーチャ層２２１１は、一方の側は当たる光を反射するように意図され、もう一方の側は当たる光を吸収するように意図された、複合アパーチャとして設計される。好ましい実施形態では、ディスプレイ組立体２２００のアパーチャ層２２１１は、吸収アパーチャとして設計される。吸収アパーチャは、両方の面が、当たる光を吸収するように設計されたアパーチャとして画定される。ＭＥＭＳダウン構成のいずれの実施形態でも、アパーチャ層２２１１は、アパーチャ２２１１の吸収面がＭＥＭＳ基板２２０９に面するように構築され、したがって、アパーチャ２２１１の吸収面は、さらに、バックライト２２０１から離れる方を向き、そして見る人の方を向く。この構成では、環境光は、アパーチャ層２２１１によって実質的に吸収される。
【０２２１】
ディスプレイ組立体２２００の実施の際、アパーチャプレート２２０７は、反射された光を再循環のためにバックライトに戻すように配置された、反射アパーチャ２２１９を有するように製造される。ＭＥＭＳ基板２２０９上に構築され、シャッタ組立体２２１３と基板２２０９との間に配置される、アパーチャ層２２１１は、異なる機能を実行する。アパーチャ層２２１１は、名目上は閉じられたシャッタからのオフアングル光（ｏｆｆ−ａｎｇｌｅ  ｌｉｇｈｔ）が見る人の方に漏れるのを妨げ、そしてアパーチャ層２２１１は、環境光を吸収するように設計され、いずれの場合も、ディスプレイのコントラストを向上させる。
【０２２２】
図４Ａのアパーチャ層４０１は、ディスプレイ組立体２２００内での使用に適した、吸収アパーチャ２２１１の例である。アパーチャ層４０１を、ディスプレイ組立体２２００内のアパーチャ２２１１のために使用する場合、ディスプレイのコントラストを向上させるために、（図４Ａに関して説明したように）吸収性材料が層４０１のために選択される。
【０２２３】
図４Ｂの複合アパーチャ４５２に類似した、複合アパーチャ層も、アパーチャ層２２１１として使用されてもよい。ただし、ディスプレイ組立体２２００のＭＥＭＳダウン構成内のアパーチャ層２２１１として配置される場合、複合アパーチャ層４５２の層の順序は、逆にされることが好ましい。そのような逆にされた順序では、吸収層４６４が基板４５３に直接接するように配置され、続いて、金属反射層４６２と、２つの屈折層４６０および４５８とが配置される。
【０２２４】
制御マトリクス１７００も、ＭＥＭＳダウン構成内に配置されてもよい。制御マトリクス１７００を、ディスプレイ組立体２２００内で使用する場合、ディスプレイのコントラストを向上するために、吸収性材料が、層１７１７のために選択される。
【０２２５】
そして最後に、図１８の制御マトリクス１８００が、ディスプレイ組立体２２００内などの、ＭＥＭＳダウン構成内に配置されてもよい。ただし、制御マトリクス１８００を、ＭＥＭＳダウン構成内で使用する場合は、アパーチャプレート２２０７は全体的に除去することが好ましい場合がある。制御マトリクス１８００は、浮遊したアパーチャ層１８０８を含む。浮遊したアパーチャ層１８０８は、一方は基板１８０２に面し、一方は基板の反対側に面した、２つの表面を有する。ＭＥＭＳダウン構成内に配置される場合、浮遊したアパーチャ層１８０８の、基板１８０２に面した表面は、吸収性材料でできていることが好ましく、浮遊したアパーチャ１８０８の、基板の反対側に面した表面は、反射性材料で、または材料の反射性の組み合わせでできていることが好ましい。
【０２２６】
本発明は、その精神または本質的特性から逸脱することなく、他の特定の形態内で実施されてもよい。前述の実施形態は、したがって、本発明を限定するものではなく、すべての点で例示的であると見なされるべきである。
【図１Ａ】
2011043856.tif 000003
【図１Ｂ】
2011043856.tif 000004
【図２Ａ】
2011043856.tif 000005
【図２Ｂ】
2011043856.tif 000006
【図３Ａ】
2011043856.tif 000007
【図３Ｂ】
2011043856.tif 000008
【図４Ａ】
2011043856.tif 000009
【図４Ｂ】
2011043856.tif 000010
【図５Ａ】
2011043856.tif 000011
【図５Ｂ】
2011043856.tif 000012
【図５Ｃ】
2011043856.tif 000013
【図６】
2011043856.tif 000014
【図７】
2011043856.tif 000015
【図８Ａ】
2011043856.tif 000016
【図８Ｂ】
2011043856.tif 000017
【図８Ｃ】
2011043856.tif 000018
【図８Ｄ】
2011043856.tif 000019
【図８Ｅ】
2011043856.tif 000020
【図８Ｆ】
2011043856.tif 000021
【図８Ｇ】
2011043856.tif 000022
【図８Ｈ】
2011043856.tif 000023
【図９Ａ】
2011043856.tif 000024
【図９Ｂ】
2011043856.tif 000025
【図９Ｃ】
2011043856.tif 000026
【図１０Ａ】
2011043856.tif 000027
【図１０Ｂ】
2011043856.tif 000028
【図１０Ｃ】
2011043856.tif 000029
【図１０Ｄ】
2011043856.tif 000030
【図１０Ｅ】
2011043856.tif 000031
【図１０Ｆ】
2011043856.tif 000032
【図１１】
2011043856.tif 000033
【図１２Ａ】
2011043856.tif 000034
【図１２Ｂ】
2011043856.tif 000035
【図１２Ｃ】
2011043856.tif 000036
【図１２Ｄ】
2011043856.tif 000037
【図１３Ａ】
2011043856.tif 000038
【図１３Ｂ】
2011043856.tif 000039
【図１３Ｃ】
2011043856.tif 000040
【図１３Ｄ】
2011043856.tif 000041
【図１４Ａ】
2011043856.tif 000042
【図１４Ｂ】
2011043856.tif 000043
【図１５】
2011043856.tif 000044
【図１６】
2011043856.tif 000045
【図１７】
2011043856.tif 000046
【図１８】
2011043856.tif 000047
【図１９Ａ】
2011043856.tif 000048
【図１９Ｂ】
2011043856.tif 000049
【図２０】
2011043856.tif 000050
【図２１】
2011043856.tif 000051
【図２２】
2011043856.tif 000052
【手続補正書】
【提出日】平成22年12月10日(2010.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
空間光変調器用のＭＥＭＳベースのシャッタ組立体であって、
基板と、
前記基板上で支持されたシャッタであって、
第１のシャッタ位置において、前記基板に対して実質的に水平に向けられる第１の部分と、
前記第１のシャッタ位置において、前記第１の部分に対して少なくとも部分的に横方向である少なくとも１つの第２の部分と、
を含むシャッタと、
選択的に光を変調するよう前記シャッタを移動させるためのアクチュエータと、
を含む、ＭＥＭＳベースのシャッタ組立体。
【請求項２】
前記少なくとも前記第２の部分は、前記第１の部分の厚さを超える前記第１のシャッタ部分に垂直な曲げに対する実効的な厚さを前記シャッタに与える、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項３】
前記基板の前面が平面を画定し、前記少なくとも第２の部分は、前記第１の部分の厚さを超える前記画定された平面から離れる曲げに対する実効的な厚さを前記シャッタに与える、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項４】
前記少なくとも１つの第２の部分は、前記シャッタの周辺部のかなりの部分に沿って延在する、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項５】
前記少なくとも１つの第２の部分は、前記シャッタの内部から延在する、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項６】
前記少なくとも１つの第２の部分は、側壁構造を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項７】
前記側壁構造は第１の材料を含み、前記第１の部分は、第２の、異なる材料を含む、請求項６に記載のＭＥＭＳベースのシャッタ組立体。
【請求項８】
前記側壁構造は第１の材料を含み、前記第１の部分は同じ第１の材料を含む、請求項６に記載のＭＥＭＳベースのシャッタ組立体。
【請求項９】
前記シャッタの前記第１および第２の部分は、前記シャッタに３次元の外観を与える、請求項６に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１０】
前記３次元の外観は、波形を含む、請求項９に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１１】
前記第１および第２の部分のうち一方は、厚さが２ミクロン未満である、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１２】
前記第１および第２の部分のうち一方は、導電性材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１３】
前記導電性材料は、金属または半導体材料のうち１つを含む、請求項１２に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１４】
前記導電性材料は、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｄ、Ｓｉ、およびＺｒのうちの１つ、またはこれらの任意の組み合わせを含む、請求項１２に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１５】
前記第１および第２の部分のうち一方は、複合材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１６】
前記第１および第２の部分のうち一方は、多層材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１７】
前記多層材料は、Ａｌ２Ｏ３、Ｃｒ２Ｏ３、ＴｉＯ２、ＨｆＯ２、Ｖ２Ｏ５、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＳｉＯ２、およびＳｉ３Ｎ４のうちの１つを含む、請求項１６に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１８】
前記多層材料は誘電体を含み、前記誘電体の厚さは、相殺的干渉によって、反射光を最小限にする、請求項１６に記載のＭＥＭＳベースのシャッタ組立体。
【請求項１９】
前記第１および第２の部分のうち一方は、チタン、モリブデン、アルミニウム、およびシリコンのうちの１つ、またはこれらの任意の組み合わせを含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２０】
前記第１および第２の部分のうち一方は、遮光性材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２１】
前記第１および第２の部分のうち一方は、光反射性材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２２】
前記第１および第２の部分のうち一方は、光吸収性材料を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２３】
前記光吸収性材料は、ＭｏＣｒ、ＭｏＷ、ＭｏＴｉ、ＭｏＴａ、ＴｉＷ、およびＴｉＣｒのうちの１つを含む、請求項２２に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２４】
前記光吸収材料はサーメットを含み、前記サーメットは混合物を含み、前記混合物はＣｒ−Ｃｒ２Ｏ３、Ｃｒ−ＳｉＯ２、およびＴｉ−ＴｉＮのうちの１つである、請求項２２に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２５】
前記光吸収性材料は半導体材料を含み、前記半導体材料はアモルファスシリコンまたはシリコン−ゲルマニウム合金を含む、請求項２２に記載のＭＥＭＳベースのシャッタ組立体。
【請求項２６】
前記第１および第２の部分のうち一方は、封入誘電体を含む、請求項１に記載のＭＥＭＳベースのシャッタ組立体。
【外国語明細書】
2011043856000001.pdf