(57)【要約】【課題】本発明は上記点に鑑みて、耐環境性を向上させつつ、小型化することのできる半導体装置の製造方法を提供する。【解決手段】半導体基板１０の主表面に、下地電極１１、１２を形成する工程と、半導体基板１０の主表面に、下地電極１１、１２を覆う保護膜４０を形成する工程と、保護膜４０に、下地電極１１、１２を露出させる開口部４１を形成する工程と、保護膜４０および下地電極１１、１２のうち露出している部分を覆う金属膜５０を配置する工程と、金属膜５０上にマスク２１、２４、６０、９０を配置する工程と、マスク２１、２４、６０、９０を配置した状態で、保護膜４０の表面４２に配置された金属膜５０をエッチングまたはブラストして除去することにより、下地電極１１、１２上に配置された金属膜５０を含む金属電極５１、５２を形成する工程と、半導体基板１０をチップ単位に分割する工程と、を含むことを特徴としている。【選択図】図２
2011108970.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板（１０）と、
前記半導体基板（１０）の主表面上に配置され、前記半導体素子と電気的に接続される下地電極（１１、１２）と、
前記半導体基板（１０）の前記主表面上に配置され、前記下地電極（１１、１２）を覆うと共に、前記下地電極（１１、１２）を露出させる開口部（４１）が形成された保護膜（４０）と、
前記下地電極（１１、１２）のうち前記開口部（４１）から露出している部分に配置された金属電極（５１、５２）と、を備える半導体装置の製造方法において、
前記半導体基板（１０）に前記半導体素子を形成する工程と、
前記半導体素子を形成した後、前記半導体基板（１０）の前記主表面に、前記下地電極（１１、１２）を形成する工程と、
前記下地電極（１１、１２）を形成した後、前記半導体基板（１０）の前記主表面に、前記下地電極（１１、１２）を覆う前記保護膜（４０）を形成する工程と、
前記保護膜（４０）を形成した後、前記保護膜（４０）に、前記下地電極（１１、１２）を露出させる開口部（４１）を形成する工程と、
前記開口部（４１）を形成した後、前記保護膜（４０）および前記下地電極（１１、１２）のうち露出している部分を覆う金属膜（５０）を配置する工程と、
前記金属膜（５０）を配置した後、前記金属膜（５０）上にマスク（２１、２４、６０、９０）を配置する工程と、
前記マスク（２１、２４、６０、９０）を配置した状態で、前記保護膜（４０）のうち前記開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することにより、前記下地電極（１１、１２）上に配置された前記金属膜（５０）を含む前記金属電極（５１、５２）を形成する工程と、
前記半導体基板（１０）をチップ単位に分割する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜（５０）を配置した後、前記開口部（４１）にはんだ（６０）を配置すると共に、前記はんだ（６０）と、前記下地電極（１１、１２）と電気的に接続される接続部材（２１、２４）とを接続する工程を行い、
前記金属膜（５０）を除去する工程では、前記接続部材（２１，２４）をマスクとして、前記保護膜（４０）のうち前記開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属膜（５０）を配置した後、前記開口部（４１）に、少なくとも前記下地電極（１１、１２）上に配置された金属膜（５０）を覆う保護部材（９０）を配置する工程を行い、
前記金属膜（５０）を除去する工程では、前記保護部材（９０）をマスクとして、前記保護膜（４０）のうち前記開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記金属膜（５０）を配置した後、前記開口部（４１）に、少なくとも前記下地電極（１１、１２）上に配置された金属膜（５０）を覆う保護部材（９０）を配置する工程を行い、
前記保護部材（９０）を配置した後、前記金属膜（５０）のうち前記保護部材（９０）から露出している部分を不働態化させて不働態層（５３）を形成する工程と、
前記不働態層（５３）を形成した後、前記保護部材（９０）を前記開口部（４１）から除去する工程と、
前記保護部材（９０）を除去した後、前記開口部（４１）にはんだ（６０）を配置する工程と、
前記開口部（４１）にはんだ（６０）を配置した後、前記金属膜（５０）を除去する工程では、前記はんだ（６０）をマスクとして、前記保護膜（４０）のうち前記開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記開口部（４１）に前記保護部材（９０）を配置する工程では、前記金属膜（５０）を覆う前記保護部材（９０）を配置した後、前記保護部材（９０）を前記半導体基板（１０）側と反対側から除去することにより、前記開口部（４１）に前記保護部材（９０）を配置することを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記開口部（４１）に前記保護部材（９０）を配置する工程では、インクジェット法またはディスペンサ法により、前記開口部（４１）のみに前記保護部材（９０）を配置することを特徴とする請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの主表面に形成された下地電極に接続用の金属電極が配置されてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、例えば、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴという）等の半導体素子が形成された半導体チップの主表面に、下地電極としてのエミッタ電極やゲート電極を備えると共に当該下地電極が露出するように開口部が形成された保護膜を有し、開口部から露出している下地電極に接続用の金属電極を備えた半導体装置が知られている。
【０００３】
このような半導体装置は、例えば、特許文献１に開示された製造方法により製造される。まず、ＩＧＢＴ等の半導体素子が形成された半導体基板を用意し、半導体基板の主表面に下地電極としてのエミッタ電極やゲート電極を形成する。その後、半導体基板の主表面に下地電極を覆うように保護膜を配置し、当該下地電極が露出するように保護膜に開口部を形成する。次に、下地電極および保護膜上にスパッタリング法や蒸着法等により金属膜を成膜する。続いて、バイトや多刃工具を用いて保護膜の表面上に成膜された金属膜を切削して下地電極に配置された金属膜により金属電極を構成する。そして、半導体基板をチップ単位に分割する等の所定の製造プロセスを行うことにより、上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１８６３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の製造方法では、保護膜上に成膜された金属膜をバイトや多刃工具等を用いた切削により除去しているため、切削する際に保護膜に多大な応力が印加されてクラックが発生することがある。そして、保護膜にクラックが発生した半導体装置は、耐環境性が著しく低下することになるという問題がある。
【０００６】
また、金属膜を切削により除去する場合には、ミクロンオーダでの制御が困難であることから、１００μｍ以上の保護膜を形成した後に金属膜を成膜することになるため、半導体装置が大型化してしまうという問題がある。
【０００７】
本発明は上記点に鑑みて、耐環境性を向上させつつ、小型化することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１０）に半導体素子を形成する工程と、半導体素子を形成した後、半導体基板（１０）の主表面に、下地電極（１１、１２）を形成する工程と、下地電極（１１、１２）を形成した後、半導体基板（１０）の主表面に、下地電極（１１、１２）を覆う保護膜（４０）を形成する工程と、保護膜（４０）を形成した後、保護膜（４０）に、下地電極（１１、１２）を露出させる開口部（４１）を形成する工程と、開口部（４１）を形成した後、保護膜（４０）および下地電極（１１、１２）のうち露出している部分を覆う金属膜（５０）を配置する工程と、金属膜（５０）を配置した後、金属膜（５０）上にマスク（２１、２４、６０、９０）を配置する工程と、マスク（２１、２４、６０、９０）を配置した状態で、保護膜（４０）のうち開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することにより、下地電極（１１、１２）上に配置された金属膜（５０）を含む金属電極（５１、５２）を形成する工程と、半導体基板（１０）をチップ単位に分割する工程と、を含むことを特徴としている。
【０００９】
このような半導体装置の製造方法では、エッチングまたはブラストにより、保護膜（４０）のうち開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）を除去している。このため、切削により金属膜（５０）を除去する従来の製造方法と比較して、保護膜（４０）に印加される応力を抑制することができ、保護膜（４０）にクラックが発生することを抑制することができる。また、エッチングまたはブラストは、ミクロンオーダでの制御が可能であることから、１００μｍ以上の保護膜（４０）を形成する必要もない。したがって、このような半導体装置の製造方法では、耐環境性を向上させつつ、半導体装置を小型化することができる。
【００１０】
例えば、請求項２に記載の発明のように、金属膜（５０）を配置した後、開口部（４１）にはんだ（６０）を配置すると共に、はんだ（６０）と、下地電極（１１、１２）と電気的に接続される接続部材（２１、２４）とを接続する工程を行い、金属膜（５０）を除去する工程では、接続部材（２１、２４）をマスクとして、保護膜（４０）のうち開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することができる。
【００１１】
また、請求項３に記載の発明のように、金属膜（５０）を配置した後、開口部（４１）に、少なくとも下地電極（１１、１２）上に配置された金属膜（５０）を覆う保護部材（９０）を配置する工程を行い、金属膜（５０）を除去する工程では、保護部材（９０）をマスクとして、保護膜（４０）のうち開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することができる。
【００１２】
そして、請求項４に記載の発明のように、金属膜（５０）を配置した後、開口部（４１）に、少なくとも下地電極（１１、１２）上に配置された金属膜（５０）を覆う保護部材（９０）を配置する工程を行い、保護部材（９０）を配置した後、金属膜（５０）のうち保護部材（９０）から露出している部分を不働態化させて不働態層（５３）を形成する工程と、不働態層（５３）を形成した後、保護部材（９０）を開口部（４１）から除去する工程と、保護部材（９０）を除去した後、開口部（４１）にはんだ（６０）を配置する工程と、開口部（４１）にはんだ（６０）を配置した後、金属膜（５０）を除去する工程では、はんだ（６０）をマスクとして、保護膜（４０）のうち開口部（４１）の側壁を構成しない部分に配置された金属膜（５０）をエッチングまたはブラストして除去することができる。
【００１３】
これら請求項２ないし４に記載の半導体装置の製造方法では、エッチングまたはブラスト用の新たなマスクを用意する必要もなく、従来の製造方法と比較して、製造工程が増加することもない。  
【００１４】
さらに、請求項３および４に記載の発明において、例えば、請求項５に記載の発明のように、開口部（４１）に保護部材（９０）を配置する工程では、金属膜（５０）を覆う保護部材（９０）を配置した後、保護部材（９０）を半導体基板（１０）側と反対側から除去することにより、開口部（４１）に保護部材（９０）を配置することができる。
【００１５】
また、請求項６に記載の発明のように、開口部（４１）に保護部材（９０）を配置する工程では、インクジェット法またはディスペンサ法により、開口部（４１）のみに保護部材（９０）を配置することができる。
【００１６】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態における半導体装置の製造方法を適用して構成された半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程の断面構成を示す図である。
【図３】半導体基板の主表面側に第１ヒートシンクおよびパッドを配置したときの部分平面図である。
【図４】本発明の第２実施形態における半導体装置の製造工程の断面構成を示す図である。
【図５】本発明の第２実施形態における半導体装置の製造工程の断面構成を示す図である。
【図６】本発明の第３実施形態における半導体装置の製造工程の断面構成を示す図である。
【図７】本発明の他の実施形態における半導体装置の製造工程の断面構成を示す図である。
【図８】本発明の他の実施形態における半導体装置の製造工程の断面構成を示す図である。
【発明を実施するための形態】
【００１８】
（第１実施形態）
本発明の一実施形態を適用した半導体装置の製造方法について説明する。図１は本実施形態の半導体装置の製造方法を適用して製造された半導体装置の断面構成を示す図であり、この図に基づいて半導体装置の構成について説明する。
【００１９】
図１に示されるように、本実施形態の半導体装置は、半導体チップ１０ａが主表面および主表面と反対側の裏面にてはんだ付けされた第１〜第３ヒートシンク２１〜２３によって挟み込まれていると共に、樹脂３０にてモールドされた構成とされている。
【００２０】
半導体チップ１０ａとしては、例えば、ＩＧＢＴ等の半導体素子が形成された２５０μｍ以下のものを用いることができる。そして、半導体チップ１０ａは、主表面上に下地電極としてのエミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極（図示せず）を備えていると共に、当該主表面と反対側の裏面にコレクタ電極１３を備えている。これらエミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極、およびコレクタ電極１３は、例えば、純アルミニウムやアルミニウムを主成分とするＡｌ−ＳｉおよびＡｌ−Ｓｉ−Ｃｕ等の混成材料から選択された１種を用いて構成される。
【００２１】
また、半導体チップ１０ａの主表面上には、エミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極を覆うと共に、これらエミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極を露出させる開口部４１が形成された保護膜４０が配置されている。この保護膜４０としては、例えば、ポリイミド系樹脂等の電気絶縁性材料からなるものを用いて構成することができる。
【００２２】
さらに、エミッタ電極１１のうち開口部４１から露出している部分および保護膜４０のうち当該開口部４１を構成する側壁の表面には、本発明の金属電極に相当する第１金属電極５１が配置されている。また、ゲート電極１２およびエミッタケルビン用の電極のうち開口部４１から露出している部分、および保護膜４０のうち当該開口部４１を構成する側壁の表面には本発明の金属電極に相当する第２金属電極５２が配置されている。
【００２３】
そして、エミッタ電極１１には、第１金属電極５１およびはんだ６０を介して第１ヒートシンク２１が接合されており、第１ヒートシンク２１には、はんだ６１を介して第２ヒートシンク２２が接合されている。また、ゲート電極１２およびエミッタケルビン用の電極には、第２金属電極５２およびはんだ６０を介してそれぞれパッド２４が接続されている。このパッド２４は、それぞれ厚さがヒートシンク２１よりも薄くされたブロック状とされていると共に、ボンディングワイヤ７０を介して半導体チップ１０ａの周辺に設けられた接続用のリード８０と結線されて電気的に接続されている。さらに、コレクタ電極１３には、はんだ６１を介して第３ヒートシンク２３が接合されている。なお、本実施形態では、第１ヒートシンク２１およびパッド２４が本発明の接続部材に相当している。
【００２４】
また、これらはんだ６０、６１としては、鉛フリーはんだ等が用いられるが、例えば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。もちろん、はんだ６０、６１としては、鉛フリーはんだ以外のはんだであってもよい。また、第１〜第３ヒートシンク２１〜２３およびパッド２４は、例えば、アルミニウムや銅等を用いて構成することができる。そして、ボンディングワイヤ７０は、アルミニウムや金等を用いて構成することができる。
【００２５】
このような半導体装置は、第１、第２ヒートシンク２１、２２を介してエミッタ電極１１が外部と導通され、第３ヒートシンク２３を介してコレクタ電極１３が外部と導通される。また、はんだ６０、６１を介して半導体チップ１０ａに発生する熱を熱伝導性に優れた第１〜第３ヒートシンク２１〜２３に伝熱することにより、第１〜第３ヒートシンク２１〜２３から放熱することができるようになっている。すなわち、半導体チップ１０ａの両面から放熱を行うことが可能となっている。
【００２６】
次に、このような半導体装置の製造方法について説明する。
【００２７】
図２に、本実施形態にかかる半導体装置の製造工程の断面構成を示す。
【００２８】
図２（ａ）に示されるように、半導体ウェハとしての半導体基板１０を用意する。そして、この半導体基板１０に対して周知の製造プロセスを行うことにより、半導体基板１０にＩＧＢＴ等の半導体素子を形成する。その後、半導体基板１０の主表面に下地電極としてのエミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極を形成する。次に、半導体基板１０の主表面に対してスピンコート法の塗布等を行うことにより保護膜４０を形成する。そして、この保護膜４０に対して、エミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極を導通させるための開口部４１をフォトリソグラフィー等により形成する。なお、以下の説明では、保護膜４０のうち開口部４１の側壁を構成しない部分を保護膜４０の表面４２という。
【００２９】
続いて、図２（ｂ）に示されるように、スパッタリング法や蒸着法を用いて、保護膜４０、およびエミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極のうち露出している部分を覆う金属膜５０を成膜する。この金属膜５０としては、エミッタ電極１１等との接合性の高い薄膜、はんだ６０との接合性の高い薄膜、はんだ濡れ性の高い薄膜を半導体チップ１０ａ側から順に積層して構成されるものを用いることができる。例えば、エミッタ電極１１等を上記のように純アルミニウムを用いて構成した場合には、金属膜５０として、エミッタ電極１１等との接合性が高いチタン薄膜、はんだ６０との接合性の高いニッケル薄膜、はんだ濡れ性の高い金薄膜や銅薄膜を積層して構成されるものを用いることができる。
【００３０】
次に、図２（ｃ）に示されるように、保護膜４０の表面４２にはんだ箔６１を配置する。そして、はんだ箔６１のうちエミッタ電極１１と対応する部分上に第１ヒートシンク２１を配置し、はんだ箔６１のうちゲート電極１２およびエミッタケルビン用の電極と対応する部分上にパッド２４を配置する。
【００３１】
図３に、半導体基板１０の主表面側に第１ヒートシンク２１およびパッド２４を配置したときの部分平面図を示す。図３に示されるように、半導体基板１０は、半導体チップ形成領域１０ｂを複数備えており、この半導体チップ形成領域１０ｂごとに分割されることにより半導体チップ１０ａとされる。そして、第１ヒートシンク２１およびパッド２４は、半導体基板１０に備えられた各エミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極に対応するようにそれぞれ備えられている。また、各第１ヒートシンク２１はそれぞれ隣接する第１ヒートシンク２１と連結部材２５ａにより接続されており、パッド２４はスクラブライン２６を跨いで隣接する第１ヒートシンク２１と連結部材２５ｂにより接続されている。これにより、所定の一つの半導体チップ形成領域に対して、第１ヒートシンク２１およびパッド２４をアライメントすれば、他の第１ヒートシンク２１およびパッド２４も対応する各半導体チップ形成領域に配置されることになり、第１ヒートシンク２１およびパッド２４のアライメントを簡略化することができる。
【００３２】
なお、このような第１ヒートシンク２１およびパッドは、例えば、アルミニウムや銅等で構成される一枚の平板を用意し、プレス等によりパッド形成領域の厚さを薄くすると共に、打ち抜き加工等を行うことにより製造される。すなわち、このような第１ヒートシンク２１およびパッド２４は、同一材料を用いて同時に製造される。
【００３３】
次に、図２（ｄ）に示されるように、はんだ箔６１をリフローさせて溶融したはんだ６０を開口部４１に配置し、金属膜５０およびはんだ６０を介して、エミッタ電極１１と第１ヒートシンク２１、ゲート電極１２およびエミッタケルビン用の電極とパッド２４とをそれぞれ電気的、機械的に接続する。
【００３４】
なお、はんだ箔６１をリフローさせた場合には、はんだ箔６１のうち開口部４１を塞いでいる部分はそのまま開口部４１に溜まることになり、はんだ箔６１のうち保護膜４０の表面４２に配置されている部分は、毛細管現象により、開口部４１に溜まったはんだ６０に引き寄せられて開口部４１に溜まることになる。また、上記のように、金属膜５０をチタン薄膜、ニッケル薄膜、金薄膜を順に積層することにより構成した場合には、金属膜５０とはんだ６０とが接合される際に、はんだ６０と金薄膜とが溶け合うことにより混合層を形成するため、金属膜５０のうちはんだ６０と接合された部分ではチタン薄膜、ニッケル薄膜、混合層が順に積層された構成となっている。
【００３５】
その後、図２（ｅ）に示されるように、第１ヒートシンク２１およびパッド２４をマスクにして、保護膜４０のうち開口部４１の側壁を構成しない部分、すなわち保護膜４０の表面４２に配置された金属膜５０をドライエッチングまたはブラストして除去し、エミッタ電極１１上に配置された金属膜５０を含む第１金属電極５１を形成すると共に、ゲート電極１２およびエミッタケルビン用の電極上に配置された金属膜５０を含む第２金属電極５２を形成する。
【００３６】
続いて、図示しないが、半導体基板１０の裏面にコレクタ電極１３を配置すると共に、コレクタ電極１３と第３ヒートシンク２３とをはんだ６０を介して接続し、半導体基板１０をダイシングカット等によりチップ単位に分割する。なお、このとき、隣接する第１ヒートシンク２１を互いに接続する連結部材２５ａ、パッド２４と第１ヒートシンク２１とをスクラブラインを跨いで接続する連結部材２５ｂは、半導体基板１０がチップ単位に分割される際に同時に分割除去される。
【００３７】
次に、半導体チップ１０ａに備えられているゲート電極１２およびエミッタケルビン用の電極とリード８０とをワイヤボンディング等により電気的に接続する。その後、第１ヒートシンク２１に第２ヒートシンク２２をはんだ付けし、第２ヒートシンク２２と第３ヒートシンク２３との間を、例えば、トランスファーモールド法等により樹脂にて封止することにより、図１に示す半導体装置が製造される。
【００３８】
以上説明したように、このような半導体装置の製造方法では、エッチングまたはブラストにより、保護膜４０の表面４２に配置された金属膜５０を除去している。このため、エッチングにより金属膜５０を除去する場合には、化学反応により金属膜５０を除去することになり、切削により金属膜５０を除去する従来の製造方法と比較して保護膜４０に印加される応力を抑制することができるため、クラックが発生することを抑制することができる。また、ブラストにより金属膜５０を除去する場合には、金属膜５０に粒体を衝突させて金属膜５０を除去することになり、切削により金属膜５０を除去する従来の製造方法と比較して保護膜４０に印加される応力を抑制することができるため、クラックが発生することを抑制することができる。また、エッチングまたはブラストは、ミクロンオーダでの制御が可能であることから、１００μｍ以上の保護膜４０を形成する必要もない。したがって、本実施形態の半導体装置の製造方法では、耐環境性を向上させつつ、小型化することができる半導体装置を製造することができる。
【００３９】
さらに、本実施形態では、第１ヒートシンク２１およびパッド２４をマスクとしてエッチングまたはブラストを行っている。このため、エッチングまたはブラストを行う際のマスクを新たに用意する必要がなく、従来の製造方法と比較して製造工程を増加させることもない。
【００４０】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置の製造方法は、第１実施形態に対してマスクを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４および図５は、本実施形態にかかる半導体装置の製造工程の断面構成を示す図である。
【００４１】
まず、図４（ａ）に示されるように、上記図２（ａ）の工程と同様に、半導体基板１０にＩＧＢＴ等の素子を複数形成した後、半導体基板１０の主表面に保護膜４０を形成すると共に、エミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極を導通させるための開口部４１をフォトリソグラフィーにより形成する。そして、図４（ｂ）に示されるように、上記図２（ｂ）の工程と同様に、保護膜４０、およびエミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極のうち露出している部分を覆う金属膜５０を成膜する。
【００４２】
続いて、図４（ｃ）に示されるように、スピンコート法の塗布等を行うことにより、金属膜５０を覆う保護部材９０を配置する。この保護部材９０としては、膜厚を厚くしなくても半導体基板１０の主表面の形状に依存せず保護部材９０の表面を平坦にすることができるものを用いることが好ましい。具体的には、粘土の高い液状絶縁物で構成されるもの、例えば、有機ＳＯＧ（Spin On Glass）膜、無機ＳＯＧ膜、レジスト、ポリイミド系樹脂等を用いることが好ましい。これは以下の理由による。すなわち、後述する図４（ｄ）の保護部材９０の表面除去工程において、膜厚を厚くする場合には保護部材９０の表面を除去する際に時間がかかることになり、保護部材９０の表面が平坦でない場合には、保護膜４０の表面４２に保護部材９０が残存した状態で、エミッタ電極１１等が露出する可能性があるためである。
【００４３】
次に、図４（ｄ）に示されるように、例えば、Ｏ２アッシングにより、保護部材９０を半導体基板１０側と反対側から除去することにより、開口部４１に、少なくとも下地電極１１、１２上に配置された金属膜５０を覆う保護部材９０を配置する。すなわち、金属膜５０のうち保護膜４０の表面４２に配置されている部分を露出させる。
【００４４】
その後、図５（ａ）に示されるように、開口部４１に配置されている保護部材９０をマスクとして、保護膜４０の表面４２に配置された金属膜５０をエッチングまたはブラストして除去し、第１、第２金属電極５１、５２を形成する。なお、本実施形態では、ドライエッチングおよびウェットエッチングのいずれのエッチングにより金属膜５０を除去してもよい。
【００４５】
続いて、図５（ｂ）に示されるように、保護部材９０を開口部４１からウェットエッチング等により除去した後、図５（ｃ）に示されるように、開口部４１にはんだ６０を配置し、エミッタ電極１１と第１ヒートシンク２１、ゲート電極１２およびエミッタケルビン用の電極とパッド２４とをそれぞれ電気的、機械的に接続する。
【００４６】
続いて、上記第１実施形態と同様に、コレクタ電極１３と第３ヒートシンク２３とをはんだ６０を介して接続した後、半導体基板１０をチップ単位に分割する。そして、ゲート電極１２およびエミッタケルビン用の電極とリード８０とをワイヤボンディング等により電気的に接続する等した後、樹脂封止することにより上記半導体装置が製造される。
【００４７】
このような製造方法では、保護部材９０をマスクとして、エッチングまたはブラストにより金属膜５０を除去しているため、上記第１実施形態と同様の効果を得ることができる。
【００４８】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態の半導体装置の製造方法は、第２実施形態に対してマスクを変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。図６は、本実施形態にかかる半導体装置の製造工程の断面構成を示す図である。
【００４９】
まず、上記第２実施形態と同様に、図４の工程を順に行い、図４（ｄ）に示されるように、Ｏ２アッシングにより、保護部材９０の表面を除去して、金属膜５０のうち保護膜４０の表面４２に配置されている部分を露出させる。
【００５０】
続いて、図６（ａ）に示されるように、金属膜５０のうち、保護部材９０から露出している部分を不働態化させて不働態層５３を形成する。例えば、金属膜５０を、アルミニウム薄膜、ニッケル薄膜、銅薄膜を順に積層することにより構成した場合には、銅薄膜を酸化することにより金属膜５０の不働態化を行うことができる。
【００５１】
その後、図６（ｂ）に示されるように、保護部材９０を開口部４１からウェットエッチング等により除去する。
【００５２】
続いて、図６（ｃ）に示されるように、開口部４１にはんだ６０を配置する。例えば、上記第１実施形態と同様に、保護膜４０の表面４２にはんだ箔６１を配置し、このはんだ箔６１をリフローすることにより開口部４１にはんだ６０を配置することができる。このとき、金属膜５０のうち不働態化された部分は、はんだ濡れ性が低くなるため、溶融したはんだ６０がより開口部４１に溜まりやすくなる。すなわち、毛細管現象に加えて、不働態層５２により、保護膜４０の表面４２に溶融したはんだ６０が残存することをさらに抑制することができる。
【００５３】
その後、図６（ｄ）に示されるように、開口部４１に配置されているはんだ６０をマスクとして、保護膜４０の表面４２に配置された金属膜５０をエッチングまたはブラストして除去し、第１、第２金属電極５１、５２を形成する。
【００５４】
続いて、図６（ｅ）に示されるように、開口部４１に配置されているはんだ６０をリフローして、エミッタ電極１１と第１ヒートシンク２１、ゲート電極１２およびエミッタケルビン用の電極とパッド２４とをそれぞれ電気的、機械的に接続する。
【００５５】
続いて、上記第２実施形態と同様に、コレクタ電極１３と第３ヒートシンク２３とをはんだ６０を介して接続した後、半導体基板１０をチップ単位に分割する。そして、ゲート電極１２およびエミッタケルビン用の電極とリード８０とをワイヤボンディング等により電気的に接続する等した後、樹脂封止することにより半導体装置が製造される。
【００５６】
このような製造方法では、はんだ６０をマスクとして、エッチングまたはブラストにより金属膜５０を除去しているため、上記第１実施形態と同様の効果を得ることができる。
【００５７】
（他の実施形態）
上記第１実施形態では、図２（ｅ）の工程において、第１ヒートシンク２１およびパッド２４をマスクとして、保護膜４０の表面４２に配置された金属膜５０をドライエッチングして除去する例について説明したが、もちろんウェットエッチングにより保護膜４０の表面４２に配置された金属膜５０を除去することもできる。例えば、上記図２（ｄ）の工程において、第１ヒートシンク２１およびパッド２４と、保護膜４０の表面４２のうち開口部４１を構成する側壁との境界に配置された金属膜５０とが密着するように、第１ヒートシンク２１およびパッド２４と、はんだ６０とを接合すれば、図２（ｅ）の工程において、ウェットエッチングを行うこともできる。
【００５８】
さらに、上記各実施形態を組み合わせた半導体装置の製造方法とすることもできる。例えば、上記第３実施形態に上記第１実施形態を組み合わせて、はんだ６０を開口部４１に配置した後、エミッタ電極１１と第１ヒートシンク２１、ゲート電極１２およびエミッタケルビン用の電極とパッド２４とを接続し、第１ヒートシンク２１およびパッド２４をマスクとして、金属膜５０のうち露出している部分、すなわち不働態化された部分をエッチングまたはブラストにより除去し、第１、第２金属電極５１、５２を構成することもできる。このような製造方法では、上記第１実施形態と比較して、保護膜４０の表面４２にはんだ６０が残存することを抑制することができる。
【００５９】
また、上記第２、第３実施形態では、半導体基板１０の主表面に対してスピンコート法の塗布等を行うことにより保護部材９０を形成する例について説明したが、例えば、インクジェット法やディスペンサ法等により保護部材９０を開口部４１にのみ配置するようにしてもよい。このような製造方法では、開口部４１にのみ保護部材９０が配置されるので、上記図４（ｄ）の保護膜４０をＯ２アッシングする製造工程が必要なくなり、製造工程を削減することができる。
【００６０】
さらに、上記各実施形態では、第１、第２金属電極５１、５２をチタン薄膜、ニッケル薄膜、金薄膜や銅薄膜を半導体チップ１０ａ側から順に積層して構成する例について説明したが、例えば、チタン薄膜の代わりに、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステンまたは、これらの金属の窒化物やこれらの金属を主成分とする合金等の薄膜を用いることができる。また、ニッケル薄膜の代わりに、例えば、銅、パラジウム、または、これらの金属を主成分とする合金等の薄膜を用いることもできるし、金薄膜の代わりに、例えば、銅、銀、白金、鉄、錫、Ｃｕ−Ｓｎ合金等の薄膜を用いることもできる。
【００６１】
また、上記各実施形態では、主表面に一つのエミッタ電極１１が形成された半導体チップ１０ａを例に挙げて説明したが、複数のエミッタ電極１１を有する半導体装置とすることもできる。
【００６２】
さらに、保護膜４０にクラックが発生することを抑制しつつ、小型化することができる半導体装置の製造方法として次のような製造方法がある。図７に他の実施形態にかかる半導体装置の製造工程の断面構成を示す。例えば、図７（ａ）に示されるように、上記図２（ａ）の工程と同様の工程を行い、半導体基板１０にＩＧＢＴ等の素子やエミッタ電極１１等を形成した後、半導体基板１０の主表面に保護膜４０を形成すると共に、エミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極を導通させるための開口部４１をフォトリソグラフィーにより形成する。その後、図７（ｂ）に示されるように、インクジェット法により、ノズル１００を移動させながら開口部４１にのみ金属膜５０を配置して第１、第２金属電極５１、５２を形成するようにしてもよい。このような製造方法では、保護膜４０の表面４２に金属膜５０が配置されていないため、金属膜５０を除去する必要がなく、保護膜４０にクラックが発生することを防止することができると共に、製造工程を簡略化することができる。また、もちろん保護膜４０の厚さを１００μｍ以上にする必要もなく、半導体装置を小型化することもできる。なお、インクジェット法以外にも、例えば、ディスペンサ法を用いることもできる。
【００６３】
また、保護膜４０にクラックが発生することを抑制しつつ、小型化することができる半導体装置の他の製造方法として、図８に他の実施形態にかかる半導体装置の製造工程の断面構成を示す。まず、図８（ａ）に示されるように、半導体基板１０にＩＧＢＴ等の素子やエミッタ電極１１等を形成した後、半導体基板１０の主表面に保護膜４０を形成すると共に、保護膜４０上にスピンコート法等の塗布によりレジスト１１０を配置する。続いて、図８（ｂ）に示されるように、レジスト１１０を配置した状態で、エミッタ電極１１、ゲート電極１２およびエミッタケルビン用の電極を導通させるための開口部４１を形成する。その後、図８（ｃ）に示されるように、保護膜４０、レジスト１１０、エミッタ電極１１、ゲート電極１２、エミッタケルビン用の電極のうち露出している部分を覆う金属膜５０を成膜する。次に、図８（ｄ）に示されるように、ウェットエッチング等により、レジスト１１０に配置された金属膜５０ごとレジスト１１０を除去する工程を行って、第１、第２金属電極５１、５２を形成するようにしてもよい。すなわち、いわゆるリフトオフ工程により、第１、第２金属電極５１、５２を形成するようにしてもよい。このような製造方法としても、保護膜４０の表面４２に金属膜５０が配置されていないため、金属膜５０を切削により除去する必要がなく、保護膜４０にクラックが発生することを防止することができる。また、レジスト１１０を除去することにより金属膜５０を同時に除去するため、保護膜４０の厚さを１００μｍ以上にする必要もなく、半導体装置を小型化することもできる。なお、例えば、上記図２（ａ）の工程の後に、保護膜４０の表面４２にのみ蒸着マスクを配置し、その後、図８（ｃ）および（ｄ）の工程を行う製造方法とすることもできる。
【００６４】
そして、別の製造方法として、上記図２（ｂ）の工程を行った後、保護膜４０の表面４２に配置された金属膜５０をレーザにより除去することもできる。
【符号の説明】
【００６５】
１０    半導体基板
１０ａ  半導体チップ
２１    第１ヒートシンク
２４    パッド
４０    保護膜
４１    開口部
５０    金属膜
５１    第１金属電極
５２    第２金属電極
６０    はんだ
【図１】
2011108970.tif 000003
【図２】
2011108970.tif 000004
【図３】
2011108970.tif 000005
【図４】
2011108970.tif 000006
【図５】
2011108970.tif 000007
【図６】
2011108970.tif 000008
【図７】
2011108970.tif 000009
【図８】
2011108970.tif 000010