【事件の表示】
　特願２０１０−２３２７３１「パッケージ基板ユニットの製造方法」拒絶査定不服審判事件〔平成２４年３月２９日出願公開、特開２０１２−６４９１１、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２２年１０月１５日（パリ条約による優先権主張　２０１０年９月１６日　（ＵＳ）アメリカ合衆国）の出願であって、平成２６年４月９日付けで拒絶理由が通知され、同年６月１６日付けで手続補正がなされ、平成２７年１月２０日付けで拒絶理由が通知され、同年３月１７日付けで手続補正がなされたが、当該手続補正について、同年１０月６日付けで補正の却下の決定がなされるとともに、同日付で拒絶査定（以下、「原査定」という。）がなされ、これに対し、同年１２月２日付けで拒絶査定不服の審判が請求され、同時に手続補正がなされ、その後、当審において平成２８年８月２５日付けで拒絶理由（以下、「当審拒絶理由」という。）が通知され、同年１０月３１日付けで手続補正がなされたものである。
第２　当審拒絶理由について
１．当審拒絶理由の概要
（１）平成２７年１２月２日付け手続補正書に記載の請求項１ないし４に係る発明は引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
（２）上記補正書に記載の請求項１ないし５に係る発明は、引用文献１又は４に記載された発明及び周知技術に基づいて当業者が容易に発明をすることがきたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　　記 
引用文献１：特開２００８−１９３０６８号公報
引用文献２：特開２００３−３３２７１６号公報（周知例として引用）
引用文献３：特開平１１−３３０６７４号公報（周知例として引用）
引用文献４：特開２００９−２３９１９２号公報（周知例としても引用）
引用文献５：特開平１０−２４２３２３号公報（周知例として引用）
引用文献６：特開２００７−５３３９３号公報（周知例として引用）
２．当審拒絶理由の判断
（１）本願発明
　平成２８年１０月３１日付けの手続補正によって、補正前の上記請求項１ないし５はすべて削除され、補正前の請求項６が請求項１に繰り上がった。
　したがって、本願の請求項１に係る発明（以下、「本願発明」という。）は、上記手続補正によって補正された特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】
　コア層を形成するステップと、
　前記コア層の上にビルドアップ層を形成するステップと、
　前記ビルドアップ層の表面の絶縁層のうちビアを形成する位置に孔部を形成し、前記孔部を含めた前記絶縁層の上に、導電めっきシート層を形成するステップと、
　前記導電めっきシート層の前記孔部の位置に前記ビアを形成するステップと、
　前記導電めっきシート層の前記孔部の位置において、前記ビアと前記導電めっきシート層の上に電極部を形成するステップと、
　前記導電めっきシート層と前記電極部の上にドライフィルムレジスト層を形成するステップと、
　前記ドライフィルムレジスト層の前記孔部の位置に第１の開口部を形成し、前記第１の開口部に銅めっきを充填して凸状部を形成するステップと、
　前記ドライフィルムレジスト層を剥離するステップと、
　前記電極部と前記凸状部とを包囲し、前記絶縁層の上にソルダーレジスト層を形成するステップと、
　前記ソルダーレジスト層の前記凸状部の形成位置に第２の開口部を形成するステップと、
　前記第２の開口部に半田バンプを印刷し、前記ビルドアップ層において、電子部品と対向する側の面に形成されるソルダーレジスト層の開口部から前記電極部の部分および前記凸状部が露出し、前記半田バンプが、前記電極部の露出部分および前記凸状部をともに被覆して、前記半田バンプとの剛性差が第１の剛性差である前記ソルダーレジスト層と第１の界面を形成し、前記半田バンプとの剛性差が前記第１の剛性差よりも小さい第２の剛性差である前記凸状部と第２の界面を形成するステップと、
　を含むことを特徴とするパッケージ基板ユニットの製造方法。」
（２）引用発明
　引用文献１には、図面とともに次の事項が記載されている。（なお、下線は当審で付与した。）
ア．「【背景技術】
【０００２】
　現行のフリップチップ（Ｆｌｉｐ　Ｃｈｉｐ）技術においては、
集積回路（ＩＣ）の半導体チップの能動面に電極パッドを有し、有機回路板にも前記電極パッドに対応する電気接続パッドを有し、前記半導体チップの電極パッドと回路板の電気接続パッドとの間に半田構造又は他の導電接着材料が形成され、前記半田構造又は導電接着材料により、前記半導体チップと前記回路板とが電気的・機械的に接続される。
【０００３】
　
図１に示すように、
複数の半田材料からなるプリ半田構造１３を回路板１４の電気接続パッド１４１に形成し、
プリ半田構造１３をそれに対応する金属バンプ１１にリフローすることで、前記半導体チップ１２を前記回路板１４に電気的に接続する。
イ．「【実施例１】
【００２６】
　
図４Ａ乃至図４Ｊは、本発明に係る半導体パッケージ基板構造の第１の実施例の製法を模式的に示した断面図である。
【００２７】
　
図４Ａに示すように、まず、回路板４０を用意し、回路板４０の表面に導電層４１が形成され、前記導電層の材料は、銅、錫、ニッケル、クロム、チタン、及び銅・クロム合金からなる群のいずれか一つから選ばれ、
特に銅箔又は無電解メッキ銅であるのが好ましい。
【００２８】
　
図４Ｂに示すように、導電層４１の表面にドライ膜または液体フォトレジストである第１のレジスト層４２が形成され、第１のレジスト層４２に一部の導電層４１を露出するように開口４２０が形成されている。
【００２９】
　
図４Ｃに示すように、
第１のレジスト層の開口４２０における導電層４１の表面に少なくとも第１の電気接続パッド４３ａ
が形成され、第１の電気接続パッド４３ａは、後の工程において半田パッド（ｓｏｌｄｅｒ　ｐａｄ）とすることができる。
【００３０】
　
図４Ｄに示すように、第１のレジスト層４２、第１の電気接続パッド４３ａ及び回路４３ｂの表面にドライ膜または液体フォトレジストである第２のレジスト層４４が形成され、第２のレジスト層４４に第１の電気接続パッド４３ａを露出するように開口４４０が形成され、第２のレジスト層４４の開口４４０は、第１の電気接続パッド４３ａの上表面の全体を露出する。
【００３１】
　
図４Ｅに示すように、
第２のレジスト層の開口４４０における第１の電気接続パッド４３ａの表面に導電柱４５がメッキにより形成されている。
【００３２】
　
図４Ｆに示すように、
第２のレジスト層４４、第１のレジスト層４２、及び第１のレジスト層により被覆された導電層４１を除去することで、導電柱４５を完全に露出する。
【００３３】
　次に、
図４Ｇに示すように、回路板４０表面及び導電柱４５表面に絶縁保護層４６が形成されている。絶縁保護層４６の材料は、例えば、半田マスク（ｓｏｌｄｅｒ　ｍａｓｋ）のような感光性誘電材料であり
【００３４】
　
図４Ｈに示すように、絶縁保護層４６に対して露光現像を行うことにより開孔４６０を形成し、前記導電柱４５を完全に露出し
【００３５】
　図４Ｉに示すように、導電柱４５の表面に接着層４８が形成されている。接着層４８の材料は、化学蒸着のニッケル／金（Ｎｉ／Ａｕ）、化学蒸着の錫（Ｓｎ）、化学蒸着のニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）、メッキのニッケル／金（Ｎｉ／Ａｕ）、メッキの錫（Ｓｎ）、メッキの錫／鉛（Ｓｎ／Ｐｂ）、有機半田付け層（ＯＳＰ）、および直接金めっき（ＤＩＧ）のいずれか一つである。
【００３６】
　図
４Ｊに示すように、導電柱４５の表面に導電素子４９がメッキまたは印刷により直接形成され、
導電素子４９は、半田バンプ（Ｓｏｌｄｅｒ　Ｂｕｍｐ）であり、前記半田バンプの材料は、錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）、錫−鉛（Ｓｎ−Ｐｂ）、及び錫−銅（Ｓｎ−Ｃｕ）のいずれか一つである。
ウ．「【実施例２】
【００３９】
　
図５Ａ乃至図５Ｊは、本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【００４０】
　
本実施例の図５Ａ乃至図５Ｊの製造工程及び構造について、図５Ａ乃至図５Ｃは、第１の実施例の図４Ａ乃至図４Ｃに示した製法と同じであるが、図５Ｄ以降は第１の実施例と異なっており、第１のレジスト層４２、第１の電気接続パッド４３ａ及び回路４３ｂの表面にドライ膜または液体フォトレジストである第２のレジスト層４４が形成され、第２のレジスト層４４に第１の電気接続パッド４３ａを露出するように開口４４０が形成され、第２のレジスト層４４の開口４４０は、第１の電気接続パッド４３ａの上表面の一部を露出する。図５Ｅ乃至図５Ｇに示すように、第２のレジスト層の開口４４０に導電柱４５をメッキによって形成することで、図５Ｈ、５Ｉ、５Ｊに示すように導電柱４５の外径が第１の電気接続パッド４３ａより小さい構造を形成することができる。
　そして、上記イで摘示したように回路板４０上に導電層４１が形成され、当該導電層４１の表面に第１の電気接続パッド４３ａが形成されていることからみて、上記回路板４０がその表面に「絶縁層」を備えていることは明らかである。
　また、導電柱４５の材料は明記されていないが、導電層４１と同じ導電材料を用いてもよいことは当業者にとって自明のことである。
　さらに、図５Ｊからみて、導電素子４９は、絶縁保護層４６及び導電柱４５とそれぞれ界面を形成している。
　したがって、以上の事項と、図１、図４ＡないしＪ、図５ＡないしＪの記載とを総合勘案すると、引用文献１には次の発明（以下、「引用発明」という。）が記載されている。
「回路板４０の絶縁層の上に、導電層４１を形成するステップと、
　前記導電層４１の表面に第１のレジスト層４２を形成するとともに、前記第１のレジスト層４２に開口４２０を形成するステップと、
　前記開口４２０における前記導電層４１の表面に第１の電気接続パッド４３ａを形成するステップと、
　前記第１のレジスト層４２と前記第１の電気接続パッド４３ａの表面に第２のレジスト層４４を形成するステップと、
　前記第２のレジスト層４４に第１の電気接続パッド４３ａを露出するように第１の開口４４０を形成するステップと、
　前記開口４４０にメッキによって導電柱４５を形成するステップと、
　前記第１のレジスト層４２、第２のレジスト層４４、及び第１のレジスト層４２により被覆された導電層４１を除去するステップと、
　前記第１の電気接続パッド４３ａ、前記導電柱４５、及び前記絶縁層の表面に半田マスクである絶縁保護層４６を形成するステップと、
　前記絶縁保護層４６に第１の電気接続パッド４３ａ及び前記導電柱４５が露出するように開孔４６０を形成するステップと、
　前記開孔４６０に半田バンプである導電素子４９を印刷により形成するステップとを含み、
　半導体チップ１２と対向する側の面に形成される絶縁保護層４６の開孔４６０から前記第１の電気接続パッド４３ａ及び前記導電柱４５が露出し、前記導電素子４９が、前記第１の電気接続パッド４３ａ及び前記導電柱４５をともに被覆して、前記導電素子４９が、前記絶縁保護層４６及び前記導電柱４５とそれぞれ界面を形成している半導体パッケージ基板構造の製造方法。」
（３）対比
　本願発明と引用発明とを対比する。
　引用発明の「第１の電気接続パッド４３ａ」「導電柱４５」及び「半導体チップ１２」は、本願発明の「電極部」「凸状部」及び「電子部品」にそれぞれ相当する。
　また、引用発明の「絶縁保護層４６」と「導電素子４９」は、半田マスクと半田バンプであるから、本願発明の「ソルダーレジスト層」と「半田バンプ」にそれぞれ相当する。
　さらに、引用発明の「開口４４０」は導電柱４５を形成するためのものであるから、本願発明の「第１の開口部」に相当し、引用発明の「開孔４６０」は導電素子４９を形成するためのものであるから、本願発明の「第２の開口部」に相当する。
　そして、本願の発明の詳細な説明に記載されている各部の具体的な材料と引用文献１に記載されている各部の具体的な材料も勘案すると、引用発明においても、導電素子４９と絶縁保護層４６の剛性差より、導電素子４９と導電柱の剛性差の方が小さいといえる。 
　そうすると、本願発明と引用発明は次の点で相違し、その余の点で一致する。
＜相違点１＞
　本願発明の「パッケージ基板ユニット」は、「コア層」及び「ビルドアップ層」を有する多層の回路基板であるため、本願発明においては、
「コア層を形成するステップと、
　前記コア層の上にビルドアップ層を形成するステップと、
　前記ビルドアップ層の表面の絶縁層のうちビアを形成する位置に孔部を形成し、前記孔部を含めた前記絶縁層の上に、導電めっきシート層を形成するステップと、
　前記導電めっきシート層の前記孔部の位置に前記ビアを形成するステップと、
　前記導電めっきシート層の前記孔部の位置において、前記ビアと前記導電めっきシート層の上に電極部を形成するステップ」
を含んでいるのに対して、引用発明の「半導体パッケージ基板構造」における「回路板４０」は多層の回路基板ではないため、引用発明においてはそれらのステップを含んでいない点。
＜相違点２＞
　凸状部を形成するために、本願発明においては、導電めっきシート層と電極部の上にドライフィルムレジスト層を形成しているのに対して、引用発明においては、第１の電気接続パッド４３ａと当該第１の電気接続パッド４３ａを形成するために用いた第１のレジスト層４２との上に第２のレジスト層４４を形成している点。
＜相違点３＞
　凸状部を形成するために、本願発明においては、ドライフィルムレジスト層の孔部の位置に第１の開口部を形成しているのに対して、引用発明においては、そもそも孔部を形成していない点。
＜相違点４＞
　凸状部を形成した後に、本願発明においては、ドライフィルムレジスト層を剥離しているのに対して、引用発明においては、第１のレジスト層４２及び第２のレジスト層４４を除去している点。
（４）判断
　上記相違点１について検討する。
　引用文献２（特に図１参照。）及び引用文献３（特に図５参照。）には、多層の回路基板であるパッケージ基板ユニットが記載されているが、上記相違点１に係る本願発明の発明特定事項のうち、導電めっきシート層に関連した
「前記ビルドアップ層の表面の絶縁層のうちビアを形成する位置に孔部を形成し、前記孔部を含めた前記絶縁層の上に、導電めっきシート層を形成するステップと、
　前記導電めっきシート層の前記孔部の位置に前記ビアを形成するステップと、
　前記導電めっきシート層の前記孔部の位置において、前記ビアと前記導電めっきシート層の上に電極部を形成するステップ」については、記載も示唆もされていない。
　また、引用文献４（特に段落【００３７】参照。）及び引用文献５（特に段落【００２４】、【００４６】参照）には、本願発明における凸状部に相当する突出部及び凸部についての記載はあるものの、多層の回路基板であるパッケージ基板ユニットや上記導電めっきシート層については、記載も示唆もされていない。
　さらに、引用文献６には、多層基板（特に図１、図２参照。）や耐熱プリフラックス処理（特に段落【００７０】参照。）についての記載はあるものの、上記導電めっきシート層については、記載も示唆もされていない。
　そして、本願発明は、上記導電めっきシート層によって「導電パッド２３とビア３１と絶縁層２１の間を密着させる」という効果を奏するものである（本願明細書の段落【００５２】参照。）。
　したがって、他の相違点について検討するまでもなく、引用文献２ないし６に記載の技術事項を勘案しても、本願発明は引用発明に基づいて当業者が容易に発明をすることができたとはいえない。
　なお、上述したとおり、引用文献４には多層の回路基板であるパッケージ基板ユニットや導電めっきシート層については、記載も示唆もされておらず、他のいずれの引用文献にも導電めっきシート層については記載されていなから、本願発明は、引用文献４に記載された発明に基づいて当業者が容易に発明をすることができたともいえない。
（５）まとめ
　以上のとおりであるから、本願発明は引用文献１に記載された発明であるとはいえない。また、本願発明は引用文献１又は４に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるとはいえない。
　よって、当審拒絶理由は解消した。
第３　原査定の理由について
　原査定の理由は、平成２６年６月１６日付け手続補正による補正後の請求項１ないし７に係る発明は、特開２００９−２３９１９２号公報（当審拒絶理由における引用文献４）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。
　そこで、原査定の理由について検討すると、上記第２の２．（４）で検討したとおり、引用文献４には多層の回路基板であるパッケージ基板ユニットや導電めっきシート層については、記載も示唆もされておらず、他のいずれの引用文献にも導電めっきシート層については記載されていなから、本願発明は、引用文献４に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
　よって、原査定の理由によっては、本願を拒絶することはできない。
第４　むすび
　以上のとおり、当審で通知した拒絶理由、及び、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。