(57)【要約】【課題】データ転送量の削減と外付け分配手段を必要としないことを可能とする半導体集積回路装置及び画像処理システムを提供する。【解決手段】入力手段２と、入力手段２から入力された画像データを所望のサイズに分割する分割手段４と、分割手段４の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段５と、分割手段４の他方の出力を半導体集積回路内で処理する処理手段６とを具備する。さらに、一つの半導体集積回路装置１２の出力手段と、他の半導体集積回路装置１３の入力手段が接続されることにより従属接続されて処理される。【選択図】図１
2011043658.tif 000002
【特許請求の範囲】
【請求項１】
入力手段と、前記入力手段から入力された画像データを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段とを具備することを特徴とする半導体集積回路装置。
【請求項２】
入力手段と、前記入力手段から入力された画像データを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路の従来の出力手段と兼用される出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段を具備することを特徴とする半導体集積回路装置。
【請求項３】
入力手段と、前記入力手段から入力された画像データに一定の処理を施す入力処理手段と、前記入力処理手段で処理したデータを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段を具備することを特徴とする半導体集積回路装置。
【請求項４】
請求項１から請求項３のいずれか一項に記載の半導体集積回路装置において、
前記分割手段の一方の出力を外部に出力する出力手段から外部に出力される画像データの総データ量が、前記入力手段から入力される前記半導体集積回路装置の総データ量と比較して削減されることを特徴とする半導体集積回路装置。
【請求項５】
請求項１から請求項３のいずれか一項に記載の半導体集積回路装置を複数備える画像処理システムにおいて、
一つの半導体集積回路装置の前記出力手段と、他の半導体集積回路装置の前記入力手段が接続されることにより従属接続されて処理されることを特徴とする画像処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及び画像処理システムに関し、特に、データ転送量の削減と外付け分配手段を必要としないことを可能とする半導体集積回路装置及び画像処理システムに関するものである。
【背景技術】
【０００２】
現在、液晶ＴＶの駆動回路は一般的に集積回路で実現されているが、高付加価値化の要求により複雑化、多様化してきている。図１０は、従来のパネル駆動ＬＳＩを示したものであり（特許文献１）、フレーム周波数を２倍に高める機能（以下、倍速機能）を搭載したパネル駆動ＬＳＩである。
【０００３】
図１０を用いて、その動作を説明する。パネル表示駆動ＬＳＩ４１において、前段ＬＳＩからの画像データは入力バッファ４２に入力され、入力処理部４３に渡される。入力処理部４３では、後段のメイン信号処理回路４４において処理可能とする様データ処理を行い出力する。メイン信号処理回路４４では、図示しない倍速機能ブロックによりフレーム周波数が２倍に高められ、図示しないパネル表示駆動ブロックに入力される。
【０００４】
図示しないパネル表示駆動ブロックではガンマ補正、応答速度向上ブロックにより画像データを表示装置に適した数値に変換し、出力処理部４５へ出力する。出力処理部４５では、表示装置に適した形式に画像データを変換し、出力バッファ４６を介して表示装置に出力する。
【０００５】
図１１は、液晶ＴＶシステムにおけるパネル表示駆動ＬＳＩ４１の位置関係を示すものであり、その前段に画像処理ＬＳＩ１１を配し、後段にはカラムドライバ５１を介しＬＣＤパネル５２に接続される。ＬＣＤパネル５２は、２倍のフレーム周波数表示（以下、１２０Ｈｚ駆動）を可能にする性能を持ち、パネル表示駆動ＬＳＩ４１によりフレーム周波数を６０Ｈｚから１２０Ｈｚに高められ、表示品位を上げるものである。
【０００６】
次にパネル表示駆動ＬＳＩ４１を使用して４倍のフレーム周波数表示（以下、２４０Ｈｚ駆動）を実現する構成例を図１２に示す。図１２において、画像処理ＬＳＩ１１から出力されるフレーム周波数６０Ｈｚの画像データは分配器６０に入力され、２つのパネル表示駆動ＬＳＩ６１、６２に対し画像データを出力する。一般的な分配器６０はメモリ手段を持たないため、２つのパネル表示駆動ＬＳＩ６１、６２への出力画像データは同一であり、パネル表示駆動ＬＳＩ６１は右画面、パネル表示駆動ＬＳＩ６２は左画面を処理することになる。ここで、パネル表示駆動ＬＳＩ６１及び、パネル表示駆動ＬＳＩ６２は、パネル表示駆動ＬＳＩ４１と同一ＬＳＩであるが左右夫々の画面を処理するため別の番号を付している。つまり、１２０Ｈｚ駆動の全画面を１チップで実現可能なパネル表示駆動ＬＳＩ６１及びパネル表示駆動ＬＳＩ６２は、データレート的に２４０Ｈｚ駆動の半画面表示を実現できるため、パネル表示駆動ＬＳＩ６１はカラムドライバ６３を介し、ＬＣＤパネル６５の右画面、パネル表示駆動ＬＳＩ６２はカラムドライバ６４を介しＬＣＤパネル６５の左画面を処理する構成を取っている。
【０００７】
図１３は従来のパネル表示駆動ＬＳＩを使用した場合であり、２４０Ｈｚ駆動パネルへの表示を行う場合のパネル表示基板８１の構成を示したものである。パネル表示駆動ＬＳＩはＦＨＤ１画面を表示する能力を搭載しているため、２４０Ｈｚパネルへの表示は、該ＬＳＩが２個（６１、６２）必要である。分配器６０の搭載だけでなく、差動信号の数が増加する。具体的には６０Ｈｚ駆動のＦＨＤ１画面分のデータの差動信号が３種類、２４０Ｈｚ駆動のＦＨＤ１／２画面分のデータの差動信号が２種類となり、パネル表示基板面積の増大につながることになる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３２８３４５
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述するようにパネル表示駆動ＬＳＩ４１を使用して２４０Ｈｚ駆動を実現する場合は前段に分配器が必要であり、コストＵＰに繋がるという問題がある。分配器が不要となる２４０Ｈｚ駆動の１チップ化も半導体プロセスの進化により不可能ではないが、１２０Ｈｚ駆動にはオーバスペックとなり使用するにはコストが合わない。
【００１０】
また、例えば４Ｋ２Ｋと言われる解像度表示実現の要望も出てきており、その表示にはパネル表示駆動ＬＳＩ４１が少なくとも４個必要となる。その場合も何らかの手段で分配する機能が必要であり、コストＵＰに繋がるという問題がある。
【００１１】
本発明はかかる問題点に鑑みなされたものであり、パネル表示駆動ＬＳＩ等の半導体集積回路装置に対し、画像データ分割手段と画像データ出力手段を付加させることにより、複数チップ使用の場合に数珠つなぎ接続を可能にし、外部に分配手段を必要とせず、且つデータ転送量が削減可能なため省電力・低ＥＭＩを可能とすることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の半導体集積回路装置は、入力手段と、前記入力手段から入力された画像データを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段とを具備することを特徴とする。
また、本発明の半導体集積回路装置は、入力手段と、前記入力手段から入力された画像データを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路の従来の出力手段と兼用される出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段を具備することを特徴とする。
また、本発明の半導体集積回路装置は、入力手段と、前記入力手段から入力された画像データに一定の処理を施す入力処理手段と、前記入力処理手段で処理したデータを所望のサイズに分割する分割手段と、前記分割手段の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段と、前記分割手段の他方の出力を前記半導体集積回路内で処理する処理手段を具備することを特徴とする。
【００１３】
さらに本発明の半導体集積回路装置は、前記出力手段から外部に出力される画像データの総データ量が、前記入力手段から入力される前記半導体集積回路装置の総データ量と比較して削減されることを特徴とする。
また、本発明の画像処理システムは、半導体集積回路装置を複数備え、一つの半導体集積回路装置の前記出力手段と、他の半導体集積回路装置の前記入力手段が接続されることにより従属接続されて処理されることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、パネル表示駆動ＬＳＩ等の半導体集積回路装置に対し、画像データ分割手段と画像データ出力手段を付加させることにより、複数チップ使用の場合に数珠つなぎ接続を可能にし、外部に分配手段を必要とせず、且つデータ転送量が削減可能なため省電力・低ＥＭＩを可能とするものである。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態を説明するブロック図。
【図２】第１の実施形態の接続例を説明するブロック図。
【図３】第１の実施形態のデータ分割回路を説明するブロック図。
【図４】ＦＨＤ一画面を説明する図。
【図５】ＦＨＤ一画面を説明する図。
【図６】第１の実施形態の表示駆動ＬＳＩを搭載したパネル表示基板例を示す構成図。
【図７】第２の実施形態を説明するブロック図。
【図８】第２の実施形態の接続例を説明するブロック図。
【図９】第２の実施形態の接続例を説明するブロック図。
【図１０】従来例を説明するブロック図。
【図１１】従来例の接続例を説明するブロック図。
【図１２】従来例の接続例を説明するブロック図。
【図１３】従来のパネル表示駆動ＬＳＩを搭載したパネル表示基板例を示す構成図。
【発明を実施するための形態】
【００１６】
本発明を実施するための形態を説明する。
【実施例１】
【００１７】
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図１において、１はパネル表示駆動ＬＳＩであり、前段ＬＳＩからの画像データは、入力バッファ２を介し入力処理部３に入力される。入力処理部３では、後段のデータ分割回路４とメイン信号処理回路６において処理可能とする様データ処理を行い出力する。データ分割回路４では、入力された画像データをメイン信号処理回路６から出力される制御信号に基づき分割もしくはスルーさせて、データＡ及びデータＢとして出力する。例えば、メイン信号処理回路６からデータ分割回路４へ出力される制御信号が「スルー」であれば、画像データを分割せず、データＡには入力された画像データが出力される。また、メイン信号処理回路６からデータ分割回路４へ出力される制御信号が「２分割」であれば、データＡとしては左画面の画像データ、データＢとしては右画面の画像データを出力する。メイン信号処理回路６ではデータＡを入力とし、図示しない倍速機能ブロックによりフレーム周波数が２倍に高められ、図示しないパネル表示駆動ブロックに入力される。図示しないパネル表示駆動ブロックではガンマ補正、応答速度向上ブロックにより画像データを表示装置に適した数値に変換し、出力処理部７へ出力する。出力処理部７では、表示装置に適した形式に画像データを変換し、出力バッファ８を介して表示装置に出力する。
【００１８】
データ分割回路４の詳細な動作を図３及び図４を使い説明する。図３において、データ分割回路４に入力された画像データは分割処理部９に入力され、制御信号入力により分割もしくはスルーされる。ここで例えば、制御信号入力の値が「２分割」であれば、分割処理部９の出力データＡ０には、図４の１９２０×１０８０Ｐｉｘｅｌ（以下、ＦＨＤ）１画面データのうち左画面のデータ（９６０Ｐｉｘｅｌ）が出力され、分割処理部９の出力データＢ０には図４のＦＨＤ１画面データのうち右画面のデータ（９６０Ｐｉｘｅｌ）が出力される。
【００１９】
次にデータＡ０及びデータＢ０はデータ選択部１０に入力され、制御信号入力により出力先を選択しデータＡ及びデータＢとして後段に画像データを送る。
【００２０】
図２を用いてパネル表示駆動ＬＳＩ１を２個（パネル表示駆動ＬＳＩ１２、１３）数珠つなぎ接続させて２４０Ｈｚ駆動表示を行う場合の動作を説明する。図２において、画像処理ＬＳＩ１１の画像データ出力１７がパネル表示駆動ＬＳＩ１２に入力され、パネル表示駆動ＬＳＩ１２内のデータ分割回路で画像データが分割される。前述の分割された画像データのうち左画面側のデータは、画像データ出力１８としてパネル表示駆動ＬＳＩ１３に入力され、パネル表示駆動ＬＳＩ１３ではデータ分割回路を「スルー」し、パネル表示駆動ＬＳＩ１３のメイン信号処理回路と出力処理部を介し、画像データ出力２０として出力される。一方、パネル表示駆動ＬＳＩ１２内のデータ分割回路で分割された右画面の側のデータは、パネル表示駆動ＬＳＩ１２内のメイン信号処理回路と出力処理部を介し画像データ出力１９として出力される。
【００２１】
つまり、１２０Ｈｚ駆動の全画面を１チップで実現可能なパネル表示駆動ＬＳＩ１２及びパネル表示駆動ＬＳＩ１３は、データレート的に２４０Ｈｚ駆動の半画面表示を実現できるため、パネル表示駆動ＬＳＩ１２はカラムドライバ１５を介し、ＬＣＤパネル１６の右画面、パネル表示駆動ＬＳＩ１３はカラムドライバ１４を介しＬＣＤパネル１６の左画面を処理する構成を取っている。
【００２２】
ここで、実施例１においては図４に示すように「２分割」のサイズを左右夫々９６０Ｐｉｘｅｌとしたが、「２分割」の場合も９６０Ｐｉｘｅｌに限定されるものではない。図３のデータ分割回路４は、図５に示すように、例えば左右夫々１０００Ｐｉｘｅｌとすることも可能な構成とする。なぜなら、図２のパネル表示駆動ＬＳＩ１２及び、パネル表示駆動ＬＳＩ１３は、右画面と左画面を独立して処理することになるため、夫々の画面の境目、つまり中心部で画質的な不具合が発生する可能性がある。そこで、予めオーバーラップ分を含めて処理し、図１の出力処理部７において適切なＰｉｘｅｌ数で出力することにより前述の画質的な不具合を避けることが可能となる。
【００２３】
図６は、本実施例のパネル表示駆動ＬＳＩを搭載したパネル表示基板８２である。パネル表示駆動ＬＳＩは新たに設けた出力手段を搭載しているため、数珠つなぎにＬＳＩ（１２、１３）を接続でき、差動信号の数が削減可能であり、パネル表示基板面積が縮小できる。具体的には６０Ｈｚ駆動のＦＨＤ１画面分のデータの差動信号が２種類、２４０Ｈｚ駆動のＦＨＤ１／２画面分のデータの差動信号が２種類となる。
【００２４】
図６と従来例で説明した図１３の両者の差は、「６０Ｈｚ駆動のＦＨＤ１画面分のデータの差動信号」となり、具体的にはＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅ ＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）信号であれば、１２ｐａｉｒの差動信号分となる。ＬＶＤＳ信号は信号品質に敏感であるため、できればパネル表示基板上の表層で配線すること、等長配線などが求められ、その数が増えると基板面積増大につながる。また、パネル表示駆動ＬＳＩにおいて、ＬＶＤＳ信号が１２ｐａｉｒ増えた場合にＬＳＩの面積増加（つまり、ＬＳＩ単価ＵＰ）につながる可能性があるが、近年のＬＳＩは高機能化が進み、内部ロジック増大もしくは大規模内蔵メモリ搭載が珍しくなく、ピン増加＝ＬＳＩ面積増加にならないことが多いと言える。
【実施例２】
【００２５】
本発明の第２の実施形態について、図面を参照しながら説明する。図７は、図１のパネル表示駆動ＬＳＩ１に対し、データ分割回路４の出力であるデータＢがデータ選択部２４へ入力されている。データ選択部２４では、前記データＢと、メイン信号処理回路２６の１出力であるデータＬを入力とし、メイン信号処理回路２６から出力される制御信号２により入力信号を選択し、出力処理部２３へ出力する。
【００２６】
ここで、図７、図８を用いて解像度が１９２０×１０８０Ｐｉｘｅｌのパネルに表示する際の動作を説明する。パネル表示駆動ＬＳＩ２５は、出力バッファを特に２種類に分けており、出力バッファ２２は右画面表示用、出力バッファ２１は左画面表示用としている。パネル表示駆動ＬＳＩ２５は、解像度１９２０×１０８０Ｐｉｘｅｌのパネルに表示することが可能であり、図８においてパネル表示駆動ＬＳＩ２７で示している。パネル表示駆動ＬＳＩ２７の出力バッファ２２は、右画面用カラムドライバ３１に接続され、パネル表示駆動ＬＳＩ２７の出力バッファ２１は、左画面用カラムドライバ３２に接続され、ＬＣＤパネル３３を駆動している。
【００２７】
このときの図７におけるはパネル表示駆動ＬＳＩ２５の動作を説明する。前段ＬＳＩからの画像データは、入力バッファ２を介し入力処理部３に入力される。入力処理部３では、後段のデータ分割回路４とメイン信号処理回路２６において処理可能とする様データ処理を行い出力する。データ分割回路４では、入力された画像データをメイン信号処理回路２６から出力される制御信号１に基づき分割もしくはスルーさせて、データＡ及びデータＢとして出力する。ここでは１９２０×１０８０Ｐｉｘｅｌへの表示であるので、メイン信号処理回路２６からデータ分割回路４へ出力される制御信号１が「スルー」であり、画像データを分割せず、データＡには入力された画像データが出力される。メイン信号処理回路２６ではデータＡを入力とし、図示しない倍速機能ブロックによりフレーム周波数が２倍に高められ、図示しないパネル表示駆動ブロックに入力される。図示しないパネル表示駆動ブロックではガンマ補正、応答速度向上ブロックにより画像データを表示装置に適した数値に変換し、出力処理部２３及び、データ選択部２４へ出力する。ここで、出力処理部２３へ出力されるデータＲは、右画面表示用であり、データ選択部２４へ出力されるデータＬは、左画面表示用である。データ選択部２４では、制御信号２により入力を選択し、ＬＣＤパネル３３の左画面を表示するためデータＬを選択し、その出力を出力処理部２３へ出力する。出力処理部２３では、表示装置に適した形式に画像データを変換し、出力バッファ２２を介して右画面表示データを、出力バッファ２１を介して左画面表示データを表示装置に出力する。
【００２８】
次に、パネル表示駆動ＬＳＩ２５を２個（パネル表示駆動ＬＳＩ２８、２９）縦列接続し、解像度が２５６０×１０８０Ｐｉｘｅｌのパネル４１へ表示する時の動作を図９を用いて説明する。図９において、画像処理ＬＳＩ１１の画像データ出力３７がパネル表示駆動ＬＳＩ２８に入力され、パネル表示駆動ＬＳＩ２８の出力バッファ２２は、画像データ出力４２を介し右画面用カラムドライバ３８に接続され、パネル表示駆動ＬＳＩ２８の出力バッファ２１は、画像データ出力４３としてパネル表示駆動ＬＳＩ２９に入力される。パネル表示駆動ＬＳＩ２９の出力バッファ２２は、画像データ出力４４を介し中画面用カラムドライバ３９に接続され、パネル表示駆動ＬＳＩ２９の出力バッファ２１は、画像データ出力４５を介し左画面用カラムドライバ４０に接続される。
【００２９】
このときの図９におけるはパネル表示駆動ＬＳＩ２８及びパネル表示駆動ＬＳＩ２９の動作を図７におけるパネル表示駆動ＬＳＩ２５を使用し説明する。
【００３０】
前段ＬＳＩである画像処理ＬＳＩ１１から出力される２５６０×１０８０Ｐｉｘｅｌの解像度を持つ画像データ３７は、パネル表示駆動ＬＳＩ２８において、入力バッファ２を介し入力処理部３に入力される。入力処理部３では、後段のデータ分割回路４とメイン信号処理回路２６において処理可能とする様データ処理を行い出力する。データ分割回路４では、入力された画像データをメイン信号処理回路２６から出力される制御信号１に基づき分割もしくはスルーさせて、データＡ及びデータＢとして出力する。ここで２５６０×１０８０Ｐｉｘｅｌへの表示であるので、パネル表示駆動ＬＳＩ２８はパネル右側部分の表示を行い、パネル表示駆動ＬＳＩ２９は残り部分の表示を行うとする。つまり、パネル表示駆動ＬＳＩ２８は、６４０×１０８０Ｐｉｘｅｌ分のデータを処理し、パネル表示駆動ＬＳＩ２９は１９２０×１０８０Ｐｉｘｅｌ分のデータを処理することで２５６０×１０８０Ｐｉｘｅｌの表示を可能としている。
【００３１】
従って、パネル表示駆動ＬＳＩ２８において、メイン信号処理回路２６からデータ分割回路４へ出力される制御信号１が「３分割」であり、画像データを３分割し、データＡには入力された画像データの右側１／３が出力され、データＢには左側２／３が出力される。メイン信号処理回路２６ではデータＡを入力とし、図示しない倍速機能ブロックによりフレーム周波数が２倍に高められ、図示しないパネル表示駆動ブロックに入力される。図示しないパネル表示駆動ブロックではガンマ補正、応答速度向上ブロックにより画像データを表示装置に適した数値に変換し、出力処理部２３及び、データ選択部２４へ出力する。ここで、出力処理部２３へ出力されるデータＲは、右画面表示用であり、データ選択部２４へ出力されるデータＬは、意味のないデータとなる。データ選択部２４では、制御信号２により入力を選択し、ＬＣＤパネル４１の左画面２／３を表示するためデータＢを選択し、その出力を出力処理部２３へ出力する。出力処理部２３では、表示装置に適した形式に画像データを変換し、出力バッファ２２を介して右画面表示データを、出力バッファ２１を介して左画面表示データを表示装置に出力する。
【００３２】
次にパネル表示駆動ＬＳＩ２９では１９２０×１０８０Ｐｉｘｅｌ分のデータを処理することになり、画像データ出力４３を入力とし、入力バッファ２を介し入力処理部３に入力される。入力処理部３では、後段のデータ分割回路４とメイン信号処理回路２６において処理可能とする様データ処理を行い出力する。データ分割回路４では、入力された画像データをメイン信号処理回路２６から出力される制御信号１に基づき分割もしくはスルーさせて、データＡ及びデータＢとして出力する。ここでは１９２０×１０８０Ｐｉｘｅｌへの表示であるので、メイン信号処理回路２６からデータ分割回路４へ出力される制御信号１が「スルー」であり、画像データを分割せず、データＡには入力された画像データが出力される。メイン信号処理回路２６ではデータＡを入力とし、図示しない倍速機能ブロックによりフレーム周波数が２倍に高められ、図示しないパネル表示駆動ブロックに入力される。図示しないパネル表示駆動ブロックではガンマ補正、応答速度向上ブロックにより画像データを表示装置に適した数値に変換し、出力処理部２３及び、データ選択部２４へ出力する。ここで、出力処理部２３へ出力されるデータＲは、ＬＣＤパネル４１の中央画面表示用であり、データ選択部２４へ出力されるデータＬは、ＬＣＤパネル４１の左画面表示用である。データ選択部２４では、制御信号２により入力を選択し、ＬＣＤパネル４１の左画面を表示するためデータＬを選択し、その出力を出力処理部２３へ出力する。出力処理部２３では、表示装置に適した形式に画像データを変換し、出力バッファ２２を介して中央画面表示データを、出力バッファ２１を介して左画面表示データを表示装置に出力する。
【００３３】
第２の実施形態のコンセプトとして、元々１つで左画面／右画面夫々で駆動する出力バッファを搭載したパネル表示駆動ＬＳＩにおいて、該ＬＳＩを複数個使いにした場合に使っていない出力バッファを有効に使用できるもので、この場合は、新たに出力バッファを設ける必要がないことになる。パネル表示駆動ＬＳＩの出力バッファの数には決まりはなく、パネルのサイズもしくは、カラムドライバの数によって決まる。一般的にはパネルサイズが小さいとカラムドライバの数が少なく、それを駆動するパネル表示駆動ＬＳＩの出力バッファも少なくて済む。一方、ＦＨＤパネルではカラムドライバの数が相当数必要であり、左画面／右画面夫々で駆動する必要がある（例えば、カラムドライバ１４個必要であり、左画面分７個と右画面分７個のカラムドライバを別々に駆動する。）。このため、出力バッファの数も多くなる。これらの場合、第２の実施形態の出力バッファは従来の出力バッファと兼用することが可能となる。
【符号の説明】
【００３４】
１、１２、１３、２５、２７、２８、２９、４１、６１、６２  パネル表示駆動ＬＳＩ
２、４２  入力バッファ
３、４３  入力処理部
４  データ分割回路
５、８、２１、２２、４６  出力バッファ
６、２６、４４  メイン信号処理回路
７、２３、４５  出力処理部
９  分割処理部
１０、２４  データ選択部
１１  画像処理ＬＳＩ
１４、１５、３１、３２、３８、３９、４０、６３、６４  カラムドライバ
１６、３３、４１、５２、６５  ＬＣＤパネル
６０  分配器
７１  コネクタ
８１、８２  パネル表示基板
【図１】
2011043658.tif 000003
【図２】
2011043658.tif 000004
【図３】
2011043658.tif 000005
【図４】
2011043658.tif 000006
【図５】
2011043658.tif 000007
【図６】
2011043658.tif 000008
【図７】
2011043658.tif 000009
【図８】
2011043658.tif 000010
【図９】
2011043658.tif 000011
【図１０】
2011043658.tif 000012
【図１１】
2011043658.tif 000013
【図１２】
2011043658.tif 000014
【図１３】
2011043658.tif 000015