(57)【要約】【課題】半導体基板上に形成されるチップサイズが小さくなっても、基準となる有効チップ領域の位置を目視、顕微鏡などにより認識することを容易とすること。【解決手段】本発明の実施形態に係る半導体装置の製造方法においては、フォトリソグラフィの工程において、縮小投影型露光装置を用いた基準露光工程において、有効基準チップ領域に隣接する無効基準チップ領域を含み、かつ有効チップ領域および有効基準チップ領域を含まない露光範囲で、チップ領域のパターンとは異なるレジストパターンを形成するように露光を行う。これにより、周辺露光装置における周辺領域の露光において、有効基準チップ領域に隣接した無効基準チップ領域、その他無効チップ領域が残存していても、形成されるパターンの違いから有効基準チップ領域の位置を目視、顕微鏡などによっても容易に認識することができる。【選択図】図２
2011108676.tif 000002
【特許請求の範囲】
【請求項１】
レジストが塗布された半導体基板上に露光を行うチップ露光工程であって、予め決められた露光範囲において平面内縦横方向にそれぞれ複数並べられたチップ領域に対応するレジストパターンを形成するための１ショットの露光を、ステップアンドリピート方式で複数回行うチップ露光工程を有する半導体装置の製造方法において、
前記半導体基板上の予め決められた有効範囲の外に位置する無効チップ領域の中の無効基準チップ領域であって、前記無効基準チップ領域の縦方向のいずれかの側に隣接する１のチップ領域および横方向のいずれかの側に隣接する１のチップ領域がともに前記有効範囲に位置する有効チップ領域となる一の無効基準チップ領域を指定する指定工程と、
前記指定工程において指定された無効基準チップ領域を含み、前記露光範囲に前記有効チップ領域が含まれないように露光位置が定められた１ショットの露光であって、前記無効基準チップ領域と隣接する前記有効チップ領域とは異なるレジストパターンを形成するための露光を行う基準露光工程と、
前記チップ露光工程および前記基準露光工程において露光された前記半導体基板上のレジストを現像してレジストパターンを形成する現像工程と、
前記現像工程において形成されたレジストパターンをマスクとして前記半導体基板に対してエッチング処理を施すエッチング工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記チップ露光工程による複数回露光のうち少なくとも１回の露光は、その露光範囲に前記有効チップ領域と前記無効チップ領域とが含まれている
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記現像工程より前の工程において、前記半導体基板上の予め決められた範囲に、前記チップ領域とは異なる評価回路領域に対応するレジストパターンを形成するための露光を行う評価回路露光工程をさらに備え、
前記基準露光工程における露光に係る前記異なるレジストパターンは、前記評価回路領域に応じたレジストパターンである
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の端部と前記有効チップ領域との間における領域の少なくとも一部を含む当該半導体基板上の範囲に対して、前記チップ露光工程および前記基準露光工程における露光に用いる露光手段とは異なる方式を用いた露光手段を用いた露光を、前記現像工程より前の工程で行う周辺露光工程をさらに備え、
前記無効基準チップ領域は、前記周辺露光工程において露光される範囲外に存在する
ことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記基準露光工程が行われるときの前記半導体基板は、少なくとも、前記チップ露光工程および前記基準露光工程において露光される範囲は金属層に覆われている
ことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数形成されるチップ領域のうち特定の位置を認識させる技術に関する。
【背景技術】
【０００２】
ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）などの半導体チップ（以下、単にチップという）は、１枚のシリコンウエハなどの半導体基板上に多数形成され、これを分離して作製される。チップを形成する一工程であるフォトリソグラフィの処理を行う際には、一般にステッパと呼ばれる縮小投影型露光装置を用い、レチクル上のパターンを半導体基板上に塗布されたレジスト（以下、ポジ型レジストであるものとして説明する）に縮小投影して１ショットとして露光し、同一パターンをステップアンドリピート方式で半導体基板上に複数回露光する。そして、そのレジストを現像することで、レジストパターンを形成する。このレチクル上のパターンはチップ１個に対するものである場合に限らず、複数個まとめたものも存在する。以下、分離されることによりチップ１個となる半導体基板上の領域をチップ領域という。
【０００３】
図９は、半導体基板１０００上におけるチップ領域の配置の概略を説明する図である。半導体基板１０００には、設計上の動作が可能な複数のチップ（以下、このチップに対応するチップ領域を有効チップ領域１０という）が形成されるが、一般に半導体基板１０００は概ね円形状であり、また特定の安定性などから、基板周辺部分はチップとして使用できない領域（以下、周辺領域３０という）を有する。以下、有効チップ領域１０が存在する範囲、すなわち、設計上の動作が可能なチップを形成することができる範囲として予め決められた範囲を有効範囲という。
この周辺領域３０については、フォトリソグラフィの処理により、例えば金属配線などを形成する場合には、その金属配線が除去されるようにレジストパターンを形成するための露光を行う。この目的としては、製造上の条件を管理するために行われる場合が多いが、ダイソート工程などにおいて半導体基板１０００上における複数チップ領域の配置の基準となるチップ領域（例えば、有効基準チップ領域１０Ａ）が形成される位置が目視、顕微鏡などで容易に確認することができるという利点もある。
【０００４】
図１０は、従来行われている周辺領域３０の露光態様を説明する図である。また、図１１は、図１０における露光態様により得られるレジストパターンを用いてエッチング処理を行った後の半導体基板１０００上におけるチップ領域の配置を説明する図である。縮小投影型露光装置によっては、有効チップ領域１０に対応するパターンは、周辺領域３０にも含まれる態様で露光されるような場合がある。周辺領域３０にパターンが形成されるようなチップ領域から形成されるチップについては、有効範囲外に形成されるチップであるため設計上の動作ができない可能性があり、実際には製品として用いることができないチップである。これらのチップ領域は、図１０においては、「Ｂ」と記されたチップ領域であり、無効チップ領域１０Ｂという。
【０００５】
エッチング処理が行われたときに無効チップ領域１０Ｂにおける層が除去されるように、無効チップ領域１０Ｂにおいてレジストパターンが形成されないようにする。そのためには、周辺露光装置などにより、周辺領域３０に相当する領域を露光する。図１０における破線は、この露光範囲の境界を示し、以下、周辺露光境界ＡＥという。この例においては、この露光範囲は周辺露光境界ＡＥより有効チップ領域１０が存在する領域とは反対側（図上方側）となる。そして、形成されたレジストパターンによりエッチング処理を行うと、図１１に示すように、有効範囲外に存在する無効チップ領域１０Ｂにおける層は除去され、有効チップ領域１０の中から有効基準チップ領域１０Ａを目視、顕微鏡などにより識別することが容易となる。
このように、基準となるチップ領域を容易に識別する技術としては、他にも特許文献１に記載されているように、良品とはなりえないチップ領域に識別マークを形成する技術がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−５０９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、周辺露光を行う領域は、その範囲が広範囲であること、微細なパターンを形成する必要がないことなどから、スループット向上のため、チップ領域上のパターンを露光する縮小投影型露光装置とは異なる周辺露光装置を用いる場合がある。周辺露光装置は、このような装置の性質上、縮小投影型露光装置よりも露光位置、露光範囲の精度が低い場合もある。
【０００８】
図１２は、従来行われている図１０とは別の周辺領域３０の露光態様を説明する図である。また、図１３は、図１２における露光態様により得られるレジストパターンを用いてエッチング処理を行った後の半導体基板１０００上におけるチップ領域の配置を説明する図である。図１２における二点鎖線でそれぞれ囲われた範囲は、１ショットの露光範囲ＣＥである。１ショットの露光範囲ＣＥは、縦方向に３個、横方向に４個のチップ領域に対応する範囲である。
縮小投影をすることにより、各チップ領域のサイズが小さくなると、周辺露光装置における露光範囲の制御が１チップ領域単位で行うことができなくなる場合があり、図１２に示す例においては、２チップ領域単位となっている。なお、ＴＥＧ（Test Element Group）領域２０は、半導体基板１０００の基板評価などを行うための評価回路などが形成される領域であり、チップに対応するレチクルとは異なるレチクルを用いて露光される領域である。
【０００９】
このような場合には、エッチング処理を行うと図１３に示すようなチップ領域の配列となるが、有効基準チップ領域１０Ａとなるべき位置に周辺領域３０が隣接しない部分があり、この例においては、有効範囲外のチップ領域、すなわち有効基準チップ領域１０Ａの左側に同じパターンの無効チップ領域１０Ｂが残存している。したがって、有効基準チップ領域１０Ａの位置を確認するためには、周辺領域３０と有効基準チップ領域１０Ａとの間に存在する予め決められた数の無効チップ領域１０Ｂを数えたり、ＴＥＧ２０の位置からの数を数えたりする必要があるなど、同一パターンの繰り返しからなるチップ領域について数えることになり、目視、顕微鏡などによる認識が非常に困難なものとなる。
【００１０】
また、特許文献１の技術を適用しようとすると、識別マークを有効基準チップ領域１０Ａの左側に隣接する無効チップ領域１０Ｂに形成することになるが、１ショットの露光範囲ＣＥ内における一部のチップのパターンを変更する必要があるため、そのショットのみ他のショットとは異なるパターンを用いて露光しなくてはならず、非常に効率が悪い。また、チップサイズが小さくなることでチップ領域のサイズも小さくなると、識別マークの目視による認識が困難となり、有効基準チップ領域１０Ａの位置を認識することも困難となる。また、顕微鏡を用いたとしても、チップ１つ分の大きさであるため、全体の多数のチップから識別マークが付されたチップ領域を発見するのが困難である。
【００１１】
本発明は、上述の事情に鑑みてなされたものであり、半導体基板上に形成されるチップサイズが小さくなっても、基準となる有効チップ領域の位置を目視、顕微鏡などにより認識することを容易とすることを目的とする。
【課題を解決するための手段】
【００１２】
上述の課題を解決するため、本発明は、レジストが塗布された半導体基板上に露光を行うチップ露光工程であって、予め決められた露光範囲において平面内縦横方向にそれぞれ複数並べられたチップ領域に対応するレジストパターンを形成するための１ショットの露光を、ステップアンドリピート方式で複数回行うチップ露光工程を有する半導体装置の製造方法において、前記半導体基板上の予め決められた有効範囲の外に位置する無効チップ領域の中の無効基準チップ領域であって、前記無効基準チップ領域の縦方向のいずれかの側に隣接する１のチップ領域および横方向のいずれかの側に隣接する１のチップ領域がともに前記有効範囲に位置する有効チップ領域となる一の無効基準チップ領域を指定する指定工程と、前記指定工程において指定された無効基準チップ領域を含み、前記露光範囲に前記有効チップ領域が含まれないように露光位置が定められた１ショットの露光であって、前記無効基準チップ領域と隣接する前記有効チップ領域とは異なるレジストパターンを形成するための露光を行う基準露光工程と、前記チップ露光工程および前記基準露光工程において露光された前記半導体基板上のレジストを現像してレジストパターンを形成する現像工程と、前記現像工程において形成されたレジストパターンをマスクとして前記半導体基板に対してエッチング処理を施すエッチング工程とを備えることを特徴とする半導体装置の製造方法を提供する。
【００１３】
また、別の好ましい態様において、前記チップ露光工程による複数回露光のうち少なくとも１回の露光は、その露光範囲に前記有効チップ領域と前記無効チップ領域とが含まれていることを特徴とする。
【００１４】
また、別の好ましい態様において、前記現像工程より前の工程において、前記半導体基板上の予め決められた範囲に、前記チップ領域とは異なる評価回路領域に対応するレジストパターンを形成するための露光を行う評価回路露光工程をさらに備え、前記基準露光工程における露光に係る前記異なるレジストパターンは、前記評価回路領域に応じたレジストパターンであることを特徴とする。
【００１５】
また、別の好ましい態様において、前記半導体基板の端部と前記有効チップ領域との間における領域の少なくとも一部を含む当該半導体基板上の範囲に対して、前記チップ露光工程および前記基準露光工程における露光に用いる露光手段とは異なる方式を用いた露光手段を用いた露光を、前記現像工程より前の工程で行う周辺露光工程をさらに備え、前記無効基準チップ領域は、前記周辺露光工程において露光される範囲外に存在することを特徴とする。
【００１６】
また、別の好ましい態様において、前記基準露光工程が行われるときの前記半導体基板は、少なくとも、前記チップ露光工程および前記基準露光工程において露光される範囲は金属層に覆われていることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、半導体基板上に形成されるチップサイズが小さくなっても、基準となる有効チップ領域の位置を目視、顕微鏡などにより認識することを容易とすることができる。
【図面の簡単な説明】
【００１８】
【図１】実施形態に係る半導体基板に対してフォトリソグラフィの処理を行う装置の流れを説明する図である。
【図２】実施形態に係る縮小投影型露光装置において行われる各工程について説明する図である。
【図３】実施形態に係るチップ露光工程における露光態様を説明する図である。
【図４】実施形態に係るＴＥＧ露光工程、基準露光工程における露光態様を説明する図である。
【図５】実施形態に係る周辺露光装置において露光される範囲を説明する図である。
【図６】実施形態に係るエッチング装置においてエッチング処理を行った後のチップ領域の配置を説明する図である。
【図７】変形例１に係る有効基準チップ領域の位置を示す第１の例の説明図である。
【図８】変形例１に係る有効基準チップ領域の位置を示す第２の例の説明図である。
【図９】半導体基板上におけるチップ領域の配置の概略を説明する図である。
【図１０】従来行われている周辺領域の露光態様を説明する図である。
【図１１】図１０における露光態様により得られるレジストパターンを用いてエッチング処理を行った後の半導体基板上におけるチップ領域の配置を説明する図である。
【図１２】従来行われている図１０とは別の周辺領域の露光態様を説明する図である。
【図１３】図１２における露光態様により得られるレジストパターンを用いてエッチング処理を行った後の半導体基板上におけるチップ領域の配置を説明する図である。
【発明を実施するための形態】
【００１９】
＜実施形態＞
図１は、本発明の実施形態に係る半導体装置の製造方法において、半導体基板１０００に対してフォトリソグラフィの処理を行う装置の流れを説明する図である。半導体基板１０００は、レジスト塗布装置１００、縮小投影型露光装置２００、周辺露光装置３００、現像装置４００、エッチング装置５００の順で移動し、それぞれ装置において以下に説明する処理が施される。
半導体基板１０００には、その表面がフォトリソグラフィ処理により形成すべき層に覆われている。この例においては、半導体基板１０００のパターンが形成される面には、チップの配線を形成するためのアルミニウム、銅などの導電性金属を有する金属層がスパッタリング装置などにより形成されているものとして説明する。
【００２０】
レジスト塗布装置１００は、半導体基板１０００にレジストを塗布するスピンコータなどを有する装置である。半導体基板１０００は、レジスト塗布装置１００において表面の金属層を覆うようにレジストが塗布される。さらに、レジストが塗布された半導体基板１０００に対して加熱処理などが行われてもよい。
【００２１】
次に、半導体基板１０００は、縮小投影型露光装置２００において露光処理が行われる。縮小投影型露光装置２００は、上述したように、レチクル上のパターンを半導体基板１０００上に塗布されたレジストに縮小投影して１ショットとして露光し、同一パターンをステップアンドリピート方式で複数回露光するステッパ装置である。次に、縮小投影型露光装置２００において行われる各工程について説明する。
【００２２】
図２は、縮小投影型露光装置２００において行われる各工程について説明する図である。縮小投影型露光装置２００においては、まず、指定工程（ステップＳ２１０）が行われる。指定工程は、半導体基板１０００における有効基準チップ領域１０Ａに対応した無効基準チップ領域１０ＢＰ（図３参照）の位置を指定し、後述する基準露光工程（ステップＳ２４０）において行われる露光位置を特定するための工程である。そのため、指定工程は、半導体基板１０００に対する基準露光工程に先立って行われていればよく、基準露光工程以外の露光工程、上述のレジスト塗布装置１００におけるレジスト塗布処理が行われる工程との時間的先後関係は問わない。
【００２３】
有効基準チップ領域１０Ａは、この例においては、半導体基板１０００に配置されるチップ領域のうち、半導体基板１０００面内（以下、平面内という）の最上列の有効チップ領域１０のうち、一番左側に位置する有効チップ領域１０であるものとして予め決められている。すなわち、有効基準チップ領域１０Ａの平面内縦方向に隣接する有効チップ領域１０は、その下側にのみ存在し、上側は周辺領域３０である。また、有効基準チップ領域１０Ａの平面内横方向に隣接する有効チップ領域１０は、右側にのみ存在し、左側には無効チップ領域１０Ｂが存在している。
【００２４】
そして、上述の無効基準チップ領域１０ＢＰとは、有効基準チップ領域１０Ａの左側に隣接する無効チップ領域１０Ｂのことをいう。このように、無効基準チップ領域１０ＢＰは、無効チップ領域１０Ｂの中でその無効基準チップ領域１０ＢＰの平面内縦方向下側および横方向右側に有効チップ領域１０が存在するような位置のものが指定される。なお、半導体基板１０００における平面内上方向とは、予め決められた方向とすればよく、半導体基板１０００に設けられているオリエンテーションフラットまたはノッチなどを基準として決めればよい。
【００２５】
次に、縮小投影型露光装置２００においては、チップ露光工程（ステップＳ２２０）が行われる。チップ露光工程は、１ショットの露光で平面内縦方向３個、横方向４個のチップ領域に対応するパターンを露光するためのレチクルを用いて、半導体基板１０００に複数回露光する工程である。
【００２６】
図３は、チップ露光工程における露光態様を説明する図である。図３に示すように、半導体基板１０００には、１ショットの露光範囲ＣＥがステップアンドリピート方式で露光される。露光範囲ＣＥが複数のチップ領域に対応するパターンであり、複数回露光してレジストパターンを形成する露光を行うため、１ショットの露光範囲ＣＥの中で有効チップ領域１０と無効チップ領域１０Ｂとが混在するものも含まれている。図３において、露光が行われていない領域（図３右下の領域）はＴＥＧ領域２０に対応するパターンの露光が行われる領域である。
【００２７】
次に、縮小投影型露光装置２００においては、ＴＥＧ露光工程（ステップＳ２３０）が行われる。ＴＥＧ露光工程は、１ショットの露光でＴＥＧ領域２０に対応するパターンを露光するためのレチクルを用いて、半導体基板１０００に露光する工程である。この工程に続いて、基準露光工程（ステップＳ２４０）が行われる。基準露光工程は、ＴＥＧ露光工程における露光において用いられるレチクルを用いて、ＴＥＧ領域２０に対応するパターンと同じものを、指定工程において指定された無効基準チップ領域１０ＢＰに応じた位置に露光する工程である。
【００２８】
図４は、ＴＥＧ露光工程、基準露光工程における露光態様を説明する図である。ＴＥＧ露光工程においては、１ショットの露光でＴＥＧ領域２０が露光される。そして、基準露光工程においては、レチクルはそのままにして露光位置を変更し、１ショットの露光範囲ＴＥに無効基準チップ領域１０ＢＰを含み、かつ、その露光範囲ＴＥに有効チップ領域１０および有効基準チップ領域１０Ａが含まれないようにして露光を行う。この例においては、露光位置は、露光範囲ＴＥの右下部分に無効基準チップ領域１０ＢＰが位置するように決められる。
【００２９】
図４に示すように、露光範囲ＴＥに含まれる無効チップ領域１０Ｂおよび無効基準チップ領域１０ＢＰは、チップ露光工程において露光され、さらに基準露光工程において露光されることにより、２重に露光される。以下、２重露光された無効チップ領域１０Ｂ、無効基準チップ領域１０ＢＰは、それぞれ無効チップ領域１０Ｃ、無効基準チップ領域１０ＣＰという。したがって、無効チップ領域１０Ｃおよび無効基準チップ領域１０ＣＰは、無効チップ領域１０Ｂ、有効チップ領域１０および有効基準チップ領域１０Ａとは、最終的には異なるパターンが形成されることになる。
【００３０】
ここで、レジスト塗布装置１００において半導体基板１０００に塗布されたレジストはポジ型レジストであるから、無効チップ領域１０Ｃおよび無効基準チップ領域１０ＣＰにおいては、２度とも露光されなかった部分のみがレジストパターンとして残る。したがって、最終的に異なるパターンとして形成されるためには、少なくとも、チップに対応するパターンとＴＥＧ領域２０のうち各チップに対応する部分におけるパターンとが異なるように設計されることを要する。
また、無効チップ領域１０Ｃおよび無効基準チップ領域１０ＣＰと、有効チップ領域１０および有効基準チップ領域１０Ａとのパターン面積差が大きいほうが、これらの違いを目視、顕微鏡などで認識しやすいため、その面積差が大きくなるように、ＴＥＧ領域２０に対応するパターンが設計されることが望ましい。
【００３１】
以上が、縮小投影型露光装置２００において行われる各工程についての説明である。なお、チップ露光工程、ＴＥＧ露光工程、基準露光工程については、最終的にすべての露光工程が行われればよいから、各露光工程については、図２に示す順での処理に限らず、時間的先後関係は問わない。ただし、ＴＥＧ露光工程と基準露光工程とにおいては、使用されるレチクルが同一であるため、連続して処理されることが望ましい。
【００３２】
図１に戻って説明を続ける。次に、半導体基板１０００は、周辺露光装置３００において露光処理が行われる。周辺露光装置３００は、縮小投影型露光装置２００とは別の方式により露光する露光装置であり、半導体基板１０００の端部と、有効チップ領域１０および有効基準チップ領域１０Ａとの間における領域の少なくとも一部に対して、露光を行う装置である。上述したように、このような領域に露光を行う場合には、その露光範囲が広範囲であること、微細なパターンを形成する必要がないことなどから、スループット向上のため、縮小投影型露光装置２００よりも露光位置、露光範囲の精度が低い露光の方式を用いる。
【００３３】
図５は、周辺露光装置３００において露光される範囲を説明する図である。この例においては、図５に示すように、周辺露光装置３００における露光範囲は、破線で示す周辺露光境界ＡＥにその境界が位置するものとなる。すなわち、この例においては、有効基準チップ領域１０Ａの左側にある無効基準チップ領域１０ＣＰおよび１つの無効チップ領域１０Ｃが周辺露光装置３００において露光されない。これは、周辺露光装置３００の精度が縮小投影型露光装置２００とは異なることによる。
なお、縮小投影型露光装置２００における処理と、周辺露光装置３００における処理は、その順番が逆であってもよい。すなわち、それぞれの処理がレジスト塗布装置１００における処理の後であって、現像装置４００における処理の前に行われていればよい。
【００３４】
次に、縮小投影型露光装置２００、周辺露光装置３００における処理が行われた後、半導体基板１０００は、現像装置４００において現像処理が行われる。現像装置４００は、露光されたレジストを現像する装置である。これにより、レジストの露光された部分が除去され、露光されなかった部分に対応するレジストパターンが形成される。さらに、レジストパターンが形成された半導体基板１０００に対して加熱処理などが行われてもよい。
【００３５】
現像装置４００において現像処理が行われた後、半導体基板１０００は、エッチング装置５００においてエッチング処理が行われる。エッチング装置５００は、半導体基板１０００上に形成されたレジストパターンをマスクとして、半導体基板１０００を覆う金属層をエッチングする装置である。このエッチング処理により、レジストパターンが形成されていない領域の金属層が除去される。その後、レジストパターンを半導体基板１０００から剥離する。
【００３６】
図６は、エッチング装置５００においてエッチング処理を行った後のチップ領域の配置を説明する図である。図６に示すようなチップ領域の配置となる結果、上述した図１３に示すチップ領域の配置と同様に、有効基準チップ領域１０Ａに隣接して無効となるチップ領域も残存している。一方、この残存した無効となるチップ領域である無効基準チップ領域１０ＣＰおよび無効チップ領域１０Ｃは、縮小投影型露光装置２００において２重に露光された領域であるため、有効基準チップ領域１０Ａおよび有効チップ領域１０とは異なるパターンが形成されている。そのため無効基準チップ領域１０ＣＰおよび無効チップ領域１０Ｃと、有効基準チップ領域１０Ａおよび有効チップ領域１０とは、目視、顕微鏡などにより違いを認識することが可能であり、異なるパターンの境界から有効基準チップ領域１０Ａの位置を容易に認識することができる。
また、周辺露光装置３００における露光範囲、露光位置の精度を向上させずに同じ精度で露光すれば、チップサイズが小さくなるほど、無効チップ領域１０Ｃが残存する数が増えることになる。そのため、チップサイズが小さくなっても、無効チップ領域１０Ｃおよび無効基準チップ領域１０ＣＰが存在する領域が急激に減少することはないため、無効チップ領域１０Ｃおよび無効基準チップ領域１０ＣＰ全体として、有効基準チップ領域１０Ａおよび有効チップ領域１０とのパターンの違いを目視、顕微鏡などで認識することが可能であり、その異なるパターンの境界から有効基準チップ領域１０Ａの位置を容易に認識することができる。
【００３７】
このように、本発明の実施形態に係る半導体装置の製造方法においては、フォトリソグラフィの工程において、縮小投影型露光装置２００を用いた基準露光工程において、有効基準チップ領域１０Ａに隣接する無効基準チップ領域１０ＢＰを含み、かつ有効チップ領域１０および有効基準チップ領域１０Ａを含まない露光範囲で、チップ領域のパターンとは異なるレジストパターンを形成するように露光を行う。これにより、周辺露光装置３００における周辺領域３００の露光において、有効基準チップ領域１０Ａに隣接した無効基準チップ領域１０ＣＰ、無効チップ領域１０Ｃが残存していても、形成されるパターンの違いから有効基準チップ領域１０Ａの位置を目視、顕微鏡などによっても容易に認識することができる。
また、有効なチップ領域と異なるパターンが形成される無効であるチップ領域は１チップ領域だけではなく、数チップ領域にわたるものになるため、チップサイズが小さくなっても、目視により認識することが容易である。また、顕微鏡を用いた場合であっても、数チップの領域を認識すればよいから、多数のチップ領域の中から１チップ領域を探すよりも容易に無効基準チップ領域１０ＣＰを認識し、そしてそれに隣接する有効基準チップ領域１０Ａを認識することができる。
【００３８】
＜変形例＞
以上、本発明の実施形態について説明したが、本発明は以下のように、さまざまな態様で実施可能である。
[変形例１]
上述した実施形態において、有効基準チップ領域１０Ａは、半導体基板１０００に配置されるチップのうち、平面内最上列の有効チップ領域１０のうち、一番左側に位置する有効チップ領域１０であるものとして予め決められていたが、これに限られない。以下、複数の例を出して説明する。
【００３９】
図７は、変形例１に係る有効基準チップ領域１０Ａの位置を示す第１の例の説明図である。この例においては、平面内最上列ではなく最上列の１段下の列における有効チップ領域１０のうち、一番左側に位置するものとして定めた。この場合には、基準露光工程において露光される露光範囲ＴＥは、図７に示すような位置となる。すなわち、実施形態と同様に、露光範囲ＴＥは、無効基準チップ領域１０ＢＰ（１０ＣＰ）を含み、かつ、その露光範囲ＴＥに有効チップ領域１０および有効基準チップ領域１０Ａが含まれない範囲である。
【００４０】
図８は、変形例１に係る有効基準チップ領域１０Ａの位置を示す第２の例の説明図である。この例においては、平面内最上列ではなく最下列における有効チップ領域１０のうち、一番右側に位置するものとして定めた。この場合には、基準露光工程において露光される露光範囲ＴＥは、図８に示すような位置となる。すなわち、実施形態と同様に、露光範囲ＴＥは、無効基準チップ領域１０ＢＰ（１０ＣＰ）を含み、かつ、その露光範囲ＴＥに有効チップ領域１０および有効基準チップ領域１０Ａが含まれない範囲である。
【００４１】
このような位置に有効基準チップ領域１０Ａを定めることで、無効基準チップ領域１０ＢＰ（１０ＣＰ）は、平面内縦方向のいずれか一方の側に隣接する１のチップ領域、および横方向のいずれか一方の側に隣接する１のチップ領域がともに、有効チップ領域１０（いずれかのチップは有効基準チップ領域１０Ａ）として存在することになる。このような条件を満たす無効基準チップ領域１０ＢＰ（１０ＣＰ）は、露光範囲ＴＥの四隅のいずれかのチップ領域となり、その位置を認識しやすい。
そのため、有効基準チップ領域１０Ａの位置は、このような条件を満たす無効基準チップ領域１０ＢＰ（１０ＣＰ）に隣接するチップ（左右上下斜め方向）であればよい。図７、図８における例においては、「ａ」に対応する有効チップ領域１０が有効基準チップ領域１０Ａとなりうるチップ領域である。
【００４２】
そして、有効基準チップ領域１０Ａは、実施形態、本変形例に示すように、予め決められたものであってもよいし、縮小投影型露光装置２００における操作部の操作などによって入力されるものであってもよい。このとき、利用者は、無効基準チップ領域１０ＢＰ（１０ＣＰ）の位置が上記条件を満たすように、有効基準チップ領域１０Ａを定めればよい。また、縮小投影型露光装置２００において、チップ配列に関する情報を用いて、無効基準チップ領域１０ＢＰ（１０ＣＰ）の位置が上記条件を満たすような有効基準チップ領域１０Ａとなりうるチップを表示画面などに提示して利用者に報知し、利用者はそれを参考に有効基準チップ領域１０Ａを定めてもよい。
【００４３】
[変形例２]
上述した実施形態においては、半導体基板１０００は金属層に覆われている状態での説明としたが、金属層でなくてもよく、形成されるパターンの形状の違いによって目視、顕微鏡などによって、その違いを認識できるものであればよい。光の反射率の高い層を用いると、その違いの認識を行うことが容易になる。
また、有効基準チップ領域１０Ａおよび有効チップ領域１０と、無効基準チップ領域１０ＣＰおよび無効チップ領域１０Ｃとのパターンの形状を異ならせる層は、１度のフォトリソグラフィの処理によるものであってもよいし、複数回の処理によるものであってもよい。
【００４４】
[変形例３]
上述した実施形態においては、縮小投影型露光装置２００と周辺露光装置３００とは別の装置として説明したが、一体の露光装置となっていてもよい。
【符号の説明】
【００４５】
１０…有効チップ領域、１０Ａ…有効基準チップ領域、１０Ｂ，１０Ｃ…無効チップ領域、１０ＢＰ，１０ＣＰ…無効基準チップ領域、２０…ＴＥＧ領域、３０…周辺領域、１００…レジスト塗布装置、２００…縮小投影型露光装置、３００…周辺露光装置、４００…現像装置、５００…エッチング装置、１０００…半導体基板
【図１】
2011108676.tif 000003
【図２】
2011108676.tif 000004
【図３】
2011108676.tif 000005
【図４】
2011108676.tif 000006
【図５】
2011108676.tif 000007
【図６】
2011108676.tif 000008
【図７】
2011108676.tif 000009
【図８】
2011108676.tif 000010
【図９】
2011108676.tif 000011
【図１０】
2011108676.tif 000012
【図１１】
2011108676.tif 000013
【図１２】
2011108676.tif 000014
【図１３】
2011108676.tif 000015