(57)【要約】【課題】探針バイアス方法を用いても高抵抗の半導体薄膜の抵抗率をより正確に測定することができる薄膜抵抗測定装置を提供する。【解決手段】薄膜の抵抗率を測定するための薄膜抵抗測定装置１００であって、所定の間隔で離間され、薄膜に接触させて薄膜に所定の定電流を供給するための第１端子１及び第２端子２と、薄膜に接触させて薄膜に所定のバイアス電圧を印加するための第３端子３と、第１端子１及び第２端子２に接続された定電流源１３と、第１端子１及び第２端子２と、第３端子３とに所定のバイアス電圧を供給するためのバイアス電圧印加部１４とを備え、第１端子１は第２端子２に対して高電位であり、第３端子３は、第１端子１を囲むように、ループ状に構成されている、又は、当該第３端子３と第２端子２とによって平面を構成するように配置されている。【選択図】図２Ａ
2011185797.tif 000002
【特許請求の範囲】
【請求項１】
薄膜の抵抗率を測定するための薄膜抵抗測定装置であって、
所定の間隔で離間され、前記薄膜に接触させて前記薄膜に所定の定電流を供給するための第１端子及び第２端子と、
前記薄膜に接触させて前記薄膜に所定のバイアス電圧を印加するための第３端子と、
前記第１端子及び前記第２端子に接続された定電流源と、
前記第１端子及び前記第２端子と、前記第３端子とに所定のバイアス電圧を供給するためのバイアス電圧印加部と、
前記薄膜からの出力電圧を測定するための電圧測定回路と
を備え、
前記第１端子は前記第２端子に対して高電位であり、
前記第３端子は、前記第１端子を囲むようにループ状に構成されている、又は、前記第１端子を囲むように当該第３端子と前記第２端子とによって平面を構成するように配置されている
薄膜抵抗測定装置。
【請求項２】
前記第１端子及び前記第２端子は、前記電圧測定回路に接続されている
請求項１に記載の薄膜抵抗測定装置。
【請求項３】
さらに、
前記第１端子及び前記第２端子を挟み、所定の間隔で離間された第４端子及び第５端子を備え、
前記第４端子及び前記第５端子は、前記電圧測定回路に接続されている
請求項１に記載の薄膜抵抗測定装置。
【請求項４】
前記第１端子又は前記第２端子に供給されるバイアス電圧と、前記第３端子に供給されるバイアス電圧とは異なる
請求項２又は請求項３に記載の薄膜抵抗測定装置。
【請求項５】
前記第２端子に供給されるバイアス電圧と前記第３端子に供給されるバイアス電圧とが同じであり、
前記第１端子は、前記第２端子と前記第３端子とによって囲まれている
請求項２又は請求項３に記載の薄膜抵抗測定装置。
【請求項６】
前記第３端子は、前記ループ状であって、
前記第３端子は、前記第１端子に加えて前記第２端子も囲むように構成されている
請求項２又は請求項３に記載の薄膜抵抗測定装置。
【請求項７】
前記第３端子が複数本の探針からなり、平面視したときに、前記第３端子は環状に配置される
請求項１〜請求項５のいずれか１項に記載の薄膜抵抗測定装置。
【請求項８】
薄膜の抵抗率を測定するための薄膜抵抗測定方法であって、
定電流源及びバイアス電圧印加部に接続された第１端子及び第２端子を前記薄膜に接触させて、前記薄膜に定電流を供給するとともにバイアス電圧を印加する工程と、
バイアス電圧印加部に接続され、前記第２端子よりも高電位である前記第１端子を囲むように、ループ状に構成されている、又は、前記第２端子とによって平面を構成するように配置されている第３端子を、前記薄膜に接触させることにより前記薄膜にバイアス電圧を印加する工程と、
前記第１端子及び前記第２端子によって、又は、前記第１端子及び第２端子とは異なる端子である第４端子及び第５端子によって、前記薄膜からの出力電圧を測定する工程と
を備える薄膜抵抗測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜の抵抗率を測定するための薄膜抵抗測定装置及び薄膜抵抗測定方法に関する。特に、液晶ディスプレイ又は有機エレクトロルミネッセンスディスプレイ等に用いられる薄膜トランジスタ等における半導体薄膜の抵抗率を測定するための薄膜抵抗測定装置及び薄膜抵抗測定方法に関する。
【背景技術】
【０００２】
半導体薄膜等の各種薄膜の抵抗率を測定する場合、一般的には、シート抵抗測定装置が用いられる。従来のシート抵抗測定装置は、４探針法又は２探針法という測定法に基づいてシート抵抗（薄膜抵抗）を測定するものである。
【０００３】
図２１Ａ及び図２１Ｂは、それぞれ、４探針法及び２探針法を用いた従来のシート抗測定装置の要部概略構成を示した図である。図２１Ａに示すように、４探針法による従来のシート抵抗測定装置３００は、一列に並んだ４本の探針を用いるものであり、外側の２本の探針３０１、３０２によって薄膜に定電流を流し、内側の２本の探針３０４、３０５によって薄膜の電圧を測定するものである。また、図２１Ｂに示すように、２探針法による従来のシート抵抗測定装置４００は、４探針法の電流印加の探針と電圧測定の探針とを共用した構成となっており、２本の探針４０１、４０２を備える。
【０００４】
図２２は、４探針法を用いた従来のシート抵抗測定装置３００の模式図である。図２２に示すように、４探針法を用いた従来のシート抵抗測定装置３００は、被測定物の試料を載せるステージ３２０と、４つの探針が設けられたプローブヘッド３１１とを備える。プローブヘッド３１１は、上下方向に移動可能に制御される。ステージ３２０は、ＹＹ平面（ＸＹ，ＸＹθ，Ｒθ）上を任意に移動可能に制御される。ステージ３２０を移動させることにより任意の測定位置にプローブヘッド３１１を配置することができる。薄膜抵抗を測定する際は、プローブヘッド３１１を下げてプローブヘッド３１１の探針を薄膜に接触させる。
【０００５】
図２２に示すように、プローブヘッド３１１には、４つの探針が直線状に配置されている。外側の２本の探針３０１、３０２は薄膜に定電流を流すための探針であり、内側の２本の探針３０４、３０５は薄膜の電圧を測定するための探針である。また、プローブヘッド３１１には、定電流源３１３及び電圧測定回路３１５が接続されている。定電流源３１３は外側の探針３０１、３０２に定電流を供給するものである。また、電圧測定回路３１５は、内側の探針３０４、３０５からの出力電圧によって探針間における被測定物の電位差を測定するものである。従来、４探針法を用いたシート抵抗測定回路として、例えば、特許文献１に開示されたものがある。
【０００６】
図２３は、２探針法を用いた従来のシート抵抗測定装置の模式図である。図２３に示すように、２探針法を用いた従来のシート抵抗測定装置４００は、図２２の４探針法を用いたシート抵抗測定装置３００と同様の構成である。４探針法を用いた従来のシート抵抗測定装置３００との違いは、プローブヘッド４１１の構成、及び、探針４０１、４０２と定電流源４１３又は電圧測定回路４１５との接続方法である。すなわち、上述の図２２に示す４探針法を用いた従来のシート抵抗測定装置４００では、電流供給の探針と電圧測定の探針とを別々に構成した。これに対し、図２３に示す２探針法を用いた従来のシート抵抗測定装置３００では、電流印加の探針と電圧測定の探針とを共用し、探針は２本の探針４０１、４０２で構成されている。
【０００７】
従来の２探針法のシート抵抗測定装置を用いて測定できるシート抵抗の測定範囲は、およそ１００Ｍ（１×１０6）Ω／ｓｑから１Ｔ（１×１０12）Ω／ｓｑまでの範囲である。また、従来の４探針法のシート抵抗測定装置を用いて測定できるシート抵抗の測定範囲は、およそ１ｍ（１×１０-3）Ω／ｓｑから１００Ｍ（１×１０6）Ω／ｓｑまでの範囲である。
【０００８】
物質の電気抵抗（Ω）は、物質の導電性の尺度として一般的に用いられているものである。電気抵抗（Ω）を単位体積（１ｃｍ×１ｃｍ×１ｃｍ）当たりで示した値が、抵抗率（体積抵抗率）ρ（Ω・ｃｍ）である。
【０００９】
ここで、ある物質の断面積をＳ、幅をＷ、厚さをＴとすると、Ｓ（ｃｍ2）＝Ｗ（ｃｍ）×Ｔ（ｃｍ）として表される。この物質に一定電流Ｉ（Ａ）を流したときに、距離Ｌ（ｃｍ）だけ離れた位置における電位差Ｅ（Ｖ）を計測すると、抵抗率ρは、以下に示す式（１）として表すことができる。
【００１０】
ρ（Ω・ｃｍ）＝（Ｅ／Ｉ）・（Ｗ×Ｔ／Ｌ）＝（Ｅ／Ｉ）・（Ｓ／Ｌ）    式（１）
【００１１】
また、薄膜表面の伝導率（抵抗）を必要とする場合、又は、厚さが不明の薄膜の場合には、抵抗率ρではなくシート抵抗（表面抵抗率）ρｓ（Ω／ｓｑ，Ω／ｃｍ2）を用いて表すことができる。この場合、上記式（１）の抵抗率ρは以下の式（２）で表すことができる。また、シート抵抗ρｓは、以下の式（３）として表すことができる。
【００１２】
ρ（Ω・ｃｍ）＝（Ｅ／Ｉ）・（Ｗ／Ｌ）                                式（２）
ρｓ（Ω／ｓｑ）＝ρ／Ｔ                                             式（３）
【００１３】
ここで、絶縁物上に形成された高抵抗の半導体薄膜のシート抵抗を測定する場合、絶縁物中又は絶縁物界面の電荷によって半導体薄膜が空乏化し、本来のシート抵抗よりも２桁から３桁ほど抵抗値が高くなる現象が現れる。この現象について図２４を用いて説明する。図２４は、化学気相成長法（ＣＶＤ法）によって成膜したｎ＋ａ−Ｓｉ（リンドープのａ−Ｓｉ）からなる半導体薄膜について、膜厚とシート抵抗との関係を示した図である。なお、シート抵抗は、２探針法のシート抵抗測定装置によって測定した。
【００１４】
図２４に示すように、膜厚が１８０ｎｍの場合のシート抵抗は１Ｅ＋８（１×１０8）（Ω／ｓｑ）である。一方、膜厚が５０ｎｍ以下の場合のシート抵抗は、１Ｅ＋１１（１×１０11）（Ω／ｓｑ）ないし１Ｅ＋１２（１×１０12）（Ω／ｓｑ）である。抵抗率に換算しても、薄い膜厚の方がシート抵抗（表面抵抗率）は２桁ほど高くなっていることが分かる。
【００１５】
このような結果になることについて、図２５Ａ〜図２５Ｃを用いて説明する。図２５Ａ〜図２５Ｃは、半導体薄膜のシート抵抗を測定する場合において、半導体薄膜の膜厚の変化に伴って変化する空乏化層を示した半導体装置の断面図である。なお、図２５Ａ〜図２５Ｃに示すように、各半導体装置５１０、５２０、５３０は、それぞれ、ＳｉＯ2の絶縁物５１１、５２１、５３１上に、ｎ＋ａ−Ｓｉからなる半導体薄膜５１２、５２２、５３２が形成されたものである。また、２本の電圧測定用の探針４０１、４０２によって電圧を測定することによりシート抵抗を測定している。図２５Ａ〜図２５Ｃにおいて、端子間下方に示される三角形の領域は電流経路を示している。
【００１６】
絶縁物５１１、５２１、５３１と半導体薄膜５１２、５２２、５３２との界面には界面準位と呼ばれる固定電荷が存在する。従って、図２５Ａ及び図２５Ｂに示すように、半導体薄膜の厚さが比較的薄い場合は、半導体薄膜５１２、５２２はほぼ全て空乏化している。すなわち、キャリアが存在しない状態となっている。一方、半導体薄膜の厚さが図２５Ｂに示す厚さよりも厚くなっていくと、図２５Ｃに示すように、半導体薄膜５３２の膜厚が厚くなったためにその一部は空乏化せずに導電層５３３となり、抵抗が低下する状態となる。
【００１７】
図２６は、図２５Ａ〜図２５Ｃに示す半導体薄膜のシート抵抗が変化する様子を示す図であり、ｎ＋ａ−Ｓｉの半導体薄膜における膜厚とシート抵抗との関係を示した図である。なお、図２６中、実線で示す曲線は、絶縁物（ＳｉＯ2）に固定電荷がある場合を示しており、図２４に示す関係と同様の関係を示す曲線である。また、図２６中、破線で示す曲線は、絶縁物に固定電荷がない場合を示している。
【００１８】
図２６に示すように、ｎ＋ａ−Ｓｉの半導体薄膜の膜厚を徐々に大きくしていくと、絶縁物に固定電荷がある場合（実線）は、ある膜厚領域を境にして半導体薄膜の一部が空乏化しなくなる。このように、半導体薄膜の一部が空乏化しなくなるような膜厚に達すると、シート抵抗は急激に低下することになる。
【００１９】
これは、図２５Ａ〜図２５Ｃで説明したように、膜厚が薄い場合は、絶縁物中又は絶縁物界面の固定電荷によって半導体薄膜が空乏化し、これによりシート抵抗が高く測定されるからである。逆に、膜厚が厚くなると、その一部は空乏化せずに導電層となり、抵抗が低下することになるからである。
【００２０】
なお、絶縁物中の固定電荷をなくすことができれば空乏化しなくなるので、図２６の実線で示すような上記の現象は生じなくなり、破線で示すような曲線となる。しかしながら、図２６の破線で示す曲線は理想的な状態であって、現実には難しい。これは、絶縁物中の固定電荷の多くは界面付近の結合を形成しない原子によってもたらされるため、固定電荷をなくすことは難しいからである。
【００２１】
このように、半導体薄膜のシート抵抗を測定する際に、半導体薄膜の一部が空乏化すること自体は、特殊な現象ではなく通常に起こっている現象である。但し、不純物濃度（キャリア濃度）が大きい場合は、空乏化している層（空乏層）はわずか１ｎｍ程度以下であり、誤差の範囲である。従って、この場合、本来半導体薄膜が有する真のシート抵抗と実測されるシート抵抗との差はごくわずかであるので、実効的に問題は生じていなかった。
【００２２】
ところが、液晶ディスプレイなどに用いられる薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を構成するｎ＋ａ−Ｓｉ等の半導体薄膜の場合は、他のデバイスの半導体薄膜よりも、２桁から３桁程度、不純物濃度（キャリア濃度）が低い。従って、ｎ＋ａ−Ｓｉ等の半導体薄膜では、空乏層が２桁から３桁程度広くなり、５０ｎｍ程度にまで達する。従って、ＴＦＴ等の半導体薄膜はシート抵抗が高くなり、真のシート抵抗が測定できないという問題が生じる。
【００２３】
この問題を解決する方法として２つの方法が知られている。１つ目の方法は、基板にバイアスをかけることにより、絶縁物中又は絶縁物界面の固定電荷を打ち消すという基板バイアス方法である。２つ目の方法は、基板はフローティングのままで、シート抵抗測定装置の探針にバイアスをかけて絶縁物中又は絶縁物界面の固定電荷を打ち消すという探針バイアス方法である。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平８−２７８３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、基板バイアス方法及び探針バイアス方法は、通常、素子形成後などに用いられるプローバと呼ばれる電気測定装置において用いられる方法であり、薄膜形成後、パターンを形成せずに、探針を用いて薄膜抵抗を測定するような薄膜抵抗測定装置では用いられていない。しかも、薄膜抵抗測定装置を改造して上記２つの方法を適用することは非常に困難である。
【００２６】
本発明が課題としているのは、薄膜形成後、パターンを形成せずに探針を用いて薄膜抵抗を測定するための薄膜抵抗測定装置についてである。
【００２７】
以下、プローバと薄膜抵抗測定装置（「シート抵抗測定装置」又は単に「抵抗測定装置」と呼ばれることもある）の違いについて説明する。
【００２８】
プローバとは、半導体集積回路や液晶ディスプレイデバイスなど微細な回路素子の製造後に回路素子の特性を測定するための装置であり、パッドと呼ばれる回路素子の取出し部にプローブ（接触子）を接触させて所定の信号を入力し計測する装置のことである。
【００２９】
プローバは、定電圧源、定電流源、電圧測定回路、電流測定回路及び容量測定回路等が、スイッチングボックス（接続切り替え器）を介してプローブに接続された構成を備える。プローバでは、プログラムによってプローブに任意の電圧又は電流を印加して、プローブに発生する電圧や電流が計測される。
【００３０】
これに対し、薄膜抵抗測定装置は、上述のように４探針法又は２探針法を用いて、半導体薄膜又は金属薄膜についての表面低効率（シート抵抗）又は体積抵抗率等の抵抗率を簡単に高精度に測定することができる専用の測定装置である。
【００３１】
薄膜抵抗測定装置は、クリーンルーム内のスパッタ装置又はＣＶＤ装置などの薄膜形成装置の近くに置かれることが多く、薄膜成膜直後、パターンを形成する前に測定する用途として用いられる。
【００３２】
また、プローバは、プログラムによって、印加する電圧及び電流を決定することができるため、上述した基板バイアス方法又は探針バイアス方法を容易に用いることができる。しかし、プローバは汎用装置であるため、スイッチングボックスや長い配線などによって漏れ電流が発生するので、高抵抗の薄膜測定には不向きである。しかも、プログラムを作成しなければならないので、簡便性に欠ける面もある。
【００３３】
一方、薄膜抵抗測定装置は、専用装置であるため、パターンを形成する必要もなく非常に簡便に測定できるという特徴がある。もっとも、高抵抗薄膜の薄膜抵抗を測定するためには、回路間の絶縁性を確保する等、高精度の回路にする必要があること、また、試料を置くだけで自動測定することができる等の簡便性が求められる。このため、基板バイアス方法又は探針バイアス方法を印加できる薄膜抵抗測定装置は市販されていないし、使用者が容易に改造できるものでもない。
【００３４】
このように、基板バイアス方法又は探針バイアス方法を容易に印加できる薄膜抵抗測定装置を入手したり改良したりすること困難ではある。しかしながら、半導体薄膜の薄膜測定において、絶縁物中又は絶縁物界面の固定電荷を打ち消す方法として、基板バイアス方法又は探針バイアス方法は有効であると考えられる。
【００３５】
そこで、本願の発明者らは、基板バイアス方法又は探針バイアス方法を薄膜抵抗測定装置に適用し、適用した場合の課題を解決することを試みた。以下、この点について詳述する。
【００３６】
まず、基板バイアス方法を薄膜抵抗測定装置に適用した場合について説明する。
図２７Ａ〜図２７Ｃは、２探針法の薄膜抵抗測定装置に基板バイアス方法を適用した場合において、半導体薄膜の膜厚の変化に伴う半導体薄膜の様子を表した半導体装置の断面図である。なお、４探針法と２探針法とでは探針の数は異なるが、ここでの説明では探針の数が異なっても特に違いが生ずることはないので、以下、２探針法の場合で説明する。
【００３７】
図２７Ａ〜図２７Ｃに示す半導体装置６１０、６２０、６３０は、低抵抗の金属又は半導体からなる基板６１１、６２１、６３１上に、ＳｉＯ2からなる絶縁物６１２、６２２、６３２と、ｎ＋ａ−Ｓｉからなる半導体薄膜６１３、６２３、６３３とが順次形成されたものである。また、２本の電圧測定用の探針４０１、４０２によって電圧を測定することにより半導体薄膜のシート抵抗を測定する。
【００３８】
基板バイアス方法を適用する場合、図２７Ａ〜図２７Ｃに示すように、電源６１６等によって基板６１１、６２１、６３１に所定のバイアスをかける。この場合、絶縁物６１２、６２２、６３２と半導体薄膜６１３、６２３、６３３との界面には界面順位と呼ばれる固定電荷が存在するが、基板６１１、６２１、６３１に所定のバイアスをかけているので、図２７Ａに示すように、半導体薄膜６１３の膜厚が薄い場合であっても、半導体薄膜６１３は空乏化せずに導電層６１４の領域が形成される。
【００３９】
また、図２７Ｂ及び図２７Ｃにおいては、もともと膜厚が厚いことから半導体薄膜６２３、６３３は全て空乏化しないこともあるが、基板６２１、６３１に所定のバイアスをかけることにより半導体薄膜６２３、６３３には空乏層が形成されず、全て導電層６２４、６３４となっている。
【００４０】
この場合、実測されるシート抵抗は、基板６１１、６２１、６３１に印加するバイアス電圧に依存する。この様子について図２８を用いて説明する。図２８は、基板バイアス方法を適用した２探針法による薄膜抵抗測定装置において、基板バイアス電圧を変化させた場合における膜厚とシート抵抗との関係をプロットした図である。図２８中、曲線Ａ、曲線Ｂ、曲線Ｃ及び曲線Ｄは、それぞれ基板バイアス電圧が、０（Ｖ）、５（Ｖ）、１０（Ｖ）、１５（Ｖ）の場合を示している。
【００４１】
図２８に示すように、基板バイアス電圧が大きくなればなるほど、大きなシート抵抗を示す膜厚の範囲は縮小していくことが分かる。例えば、半導体薄膜の膜厚が３０ｎｍの場合のる特定の膜厚に注目してみると、図２９に示すように、シート抵抗は、ある基板バイアス電圧に達すると急激に低下し、その基板バイアス電圧以上になると低下しなくなることが分かる。従って、予め十分な基板バイアス電圧（図２６の場合は１５Ｖ程度以上）をかけて測定することにより、空乏層の影響を排除してほぼ真のシート抵抗を測定することができる。
【００４２】
しかしながら、この基板バイアス方法は、バイアス電圧を印加する基板が、金属等の導体又は低抵抗の半導体である必要があり、液晶ディスプレイなどに用いられるガラス基板等の絶縁物基板に対しては適用することができない。
【００４３】
そこで、次に、探針バイアス方法を薄膜抵抗測定装置に適用した場合について説明する。
【００４４】
図３０Ａ〜図３０Ｃは、２探針法による薄膜抵抗測定装置に探針バイアス方法を適用した場合において、半導体薄膜の膜厚の変化に伴う半導体薄膜が変化する様子を表した半導体装置の断面図である。なお、この場合においても、４探針法と２探針法とでは特に違いが生ずることはないので、２探針法の場合で説明する。
【００４５】
この方法は、液晶ディスプレイなどに用いられるガラス基板等の絶縁物基板であっても実現できる方法である。
【００４６】
図３０Ａ〜図３０Ｃに示すように、各半導体装置７１０、７２０、７３０は、ＳｉＯ2からなる絶縁物７１１、７２１、７３１上に、ｎ＋ａ−Ｓｉからなる半導体薄膜７１２、７２２、７３２が形成されたものである。また、２本の電圧測定用の探針４０１、４０２によって出力電圧を測定することにより半導体薄膜のシート抵抗を測定することができる。
【００４７】
探針バイアス方法を適用する場合、図３０Ａ〜図３０Ｃに示すように、電圧測定用の探針４０１、４０２には、電源４１６によって所定のバイアスがかけられる。この場合、絶縁物７１１、７２１、７３１と半導体薄膜７１２、７２２、７３２との界面には界面順位と呼ばれる固定電荷が存在するが、電圧測定用の探針４０１、４０２に所定のバイアスをかけているため、図３０Ａ〜図３０Ｃに示すように、半導体薄膜７１２、７２２、７３２が空乏化してもごく薄い層（領域）ではあるが、半導体膜厚に電流が流れるようになる。これは、実験により絶縁物よりも低いシート抵抗値が測定されることがその裏づけである。なお、図３０Ｃの膜厚が厚い場合は、導電層７３３の領域が形成されている。
【００４８】
このように、電圧測定用の探針４０１、４０２にバイアスをかけることにより、電流が流れる層（領域）ができ、抵抗を下げることができる。実験的に、図３０Ａに示す半導体薄膜が薄い場合に比べて、半導体薄膜がやや厚い図３０Ｂの場合の方が、電流が流れる層（領域）が大きくなることを確認した。
【００４９】
以上説明した探針バイアス方法は、半導体薄膜がガラスのような絶縁物基板に形成された場合にも適用できるという利点がある。
【００５０】
しかしながら、基板バイアス方法の場合に比べて、バイアス印加による効果が十分ではない。この点について図３１を用いて説明する。図３１は、探針バイアス電圧を変化させた場合における膜厚とシート抵抗との関係をプロットしたものである。図３１中、曲線Ａ、曲線Ｂ、曲線Ｃ及び曲線Ｄは、それぞれ探針バイアス電圧が、０（Ｖ）、５（Ｖ）、１０（Ｖ）、１５（Ｖ）の場合を示している。
【００５１】
図３１に示すように、探針バイアス電圧が大きくなればなるほど、大きなシート抵抗を示す膜厚の範囲は縮小していることが分かる。
【００５２】
しかしながら、図２８に示した基板バイアス電圧を印加した場合と比べると、大きなシート抵抗を示す膜厚の範囲が縮小する割合は小さい。すなわち、探針バイアス電圧を印加してもあまりシート抵抗値が下がらない領域があるということが分かる。例えば、図３２に示すように、半導体薄膜の膜厚が３０ｎｍの場合の特定の膜厚に注目した場合、図２９に示す基板バイアス方法の場合と比べて、探針バイアスをかけたときのシート抵抗値の低下が緩慢であることが分かる。
【００５３】
このように従来は、ｎ＋ａ−Ｓｉ等の高抵抗の半導体薄膜については空乏化しやすいことから、探針バイアス方法を用いて半導体薄膜のシート抵抗（表面抵抗率）を測定しようとしても、正確なシート抵抗値を測定することができないという問題がある。
【００５４】
本発明は、上記問題を解決するためになされたものであり、探針バイアス方法を用いても高抵抗の半導体薄膜の抵抗率をより正確に測定することができる薄膜抵抗測定装置及び薄膜抵抗測定方法を提供することを目的とする。また、広範囲の抵抗測定領域を実現することができる薄膜抵抗測定装置及び薄膜抵抗測定方法を提供することを目的とする。
【課題を解決するための手段】
【００５５】
上記問題を解決するために、本発明に係る薄膜抵抗測定装置の一態様は、薄膜の抵抗率を測定するための薄膜抵抗測定装置であって、所定の間隔で離間され、前記薄膜に接触させて前記薄膜に所定の定電流を供給するための第１端子及び第２端子と、前記薄膜に接触させて前記薄膜に所定のバイアス電圧を印加するための第３端子と、前記第１端子及び前記第２端子に接続された定電流源と、前記第１端子及び前記第２端子と、前記第３端子とに所定のバイアス電圧を供給するためのバイアス電圧印加部と、前記薄膜からの出力電圧を測定するための電圧測定回路とを備え、前記第１端子は前記第２端子に対して高電位であり、前記第３端子は、前記第１端子を囲むようにループ状に構成されている、又は、前記第１端子を囲むように当該第３端子と前記第２端子とによって平面を構成するように配置されている。
【００５６】
また、本発明に係る薄膜抵抗測定方法の一態様は、薄膜の抵抗率を測定するための薄膜抵抗測定方法であって、定電流源及びバイアス電圧印加部に接続された第１端子及び第２端子を前記薄膜に接触させて、前記薄膜に定電流を供給するとともにバイアス電圧を印加する工程と、バイアス電圧印加部に接続され、前記第２端子よりも高電位である前記第１端子を囲むように、ループ状に構成されている、又は、前記第２端子とによって平面を構成するように配置されている第３端子を、前記薄膜に接触させることにより前記薄膜にバイアス電圧を印加する工程と、前記第１端子及び前記第２端子によって、又は、前記第１端子及び第２端子とは異なる端子である第４端子及び第５端子によって、前記薄膜からの出力電圧を測定する工程とを備える。
【発明の効果】
【００５７】
本発明に係る薄膜抵抗測定装置及び薄膜抵抗測定方法によれば、絶縁物上に形成された高抵抗の半導体薄膜であっても、より正確に薄膜の抵抗率を測定することができる。また、本発明に係る薄膜抵抗測定装置及び薄膜抵抗測定方法によれば、広い範囲の抵抗測定領域を実現することができる。
【図面の簡単な説明】
【００５８】
【図１Ａ】図１Ａは、本発明の実施の形態１に係る薄膜抵抗測定装置のブロック図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブとステージの概略構成を示す模式図である。
【図２Ａ】図２Ａは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図３Ａ】図３Ａは、本発明の実施の形態１に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図３Ｂ】図３Ｂは、図３Ａにおける電界分布の状態を示した薄膜の平面図である。
【図４Ａ】図４Ａは、薄い膜厚の半導体薄膜の抵抗率を本発明の実施の形態１に係る薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図４Ｂ】図４Ｂは、中程度の膜厚の半導体薄膜の抵抗率を本発明の実施の形態１に係る薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図４Ｃ】図４Ｃは、厚い膜厚の半導体薄膜の抵抗率を本発明の実施の形態１に係る薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図５】図５は、本発明の実施の形態１に係る薄膜抵抗測定装置において、第３端子に印加するバイアス電圧を変化させた場合における、膜厚とシート抵抗との関係をプロットした図である。
【図６】図６は、本発明の実施の形態１に係る薄膜抵抗測定装置において、膜厚が３０ｎｍの半導体薄膜についてのバイアス電圧とシート抵抗との関係をプロットした図である。
【図７Ａ】図７Ａは、本発明の実施の形態２に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態２に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図８Ａ】図８Ａは、本発明の実施の形態３に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図８Ｂ】図８Ｂは、本発明の実施の形態３に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図９Ａ】図９Ａは、本発明の実施の形態３に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図９Ｂ】図９Ｂは、図９Ａにおける電界分布の状態を示した薄膜の平面図である。
【図１０Ａ】図１０Ａは、本発明の実施の形態４に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図１０Ｂ】図１０Ｂは、本発明の実施の形態４に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図１１Ａ】図１１Ａは、本発明の実施の形態４に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図１１Ｂ】図１１Ｂは、図１１Ａにおける電界分布の状態を示した薄膜の平面図である。
【図１２】図１２は、本発明の実施の形態５に係る薄膜抵抗測定装置におけるプローブとステージの概略構成を示す模式図である。
【図１３Ａ】図１３Ａは、本発明の実施の形態５に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図１３Ｂ】図１３Ｂは、本発明の実施の形態５に係る薄膜抵抗測定装置における端子を平面視したときの各端子の位置関係を示す図である。
【図１４Ａ】図１４Ａは、本発明の実施の形態５に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図１４Ｂ】図１４Ｂは、図１４Ａにおける電界分布の状態を示した薄膜の平面図である。
【図１５Ａ】図１５Ａは、本発明の実施の形態６に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図１５Ｂ】図１５Ｂは、本発明の実施の形態６に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図１６Ａ】図１６Ａは、本発明の実施の形態７に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図１６Ｂ】図１６Ｂは、本発明の実施の形態７に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図１７Ａ】図１７Ａは、本発明の実施の形態７に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図１７Ｂ】図１７Ｂは、図１７Ａにおける電界分布の状態を示した薄膜の平面図である。
【図１８Ａ】図１８Ａは、本発明の実施の形態８に係る薄膜抵抗測定装置におけるプローブの模式図である。
【図１８Ｂ】図１８Ｂは、本発明の実施の形態８に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【図１９Ａ】図１９Ａは、本発明の実施の形態８に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。
【図１９Ｂ】図１９Ｂは、図１９Ａにおける電界分布の状態を示した薄膜の平面図である。
【図２０】図２０は、ｎ＋ａ−Ｓｉの半導体薄膜のシート抵抗と膜厚との関係において、本発明に係る薄膜抵抗測定装置と従来に係る薄膜抵抗測定装置との測定可能領域を示す図である。
【図２１Ａ】図２１Ａは、４探針法を用いた従来のシート抗測定装置の要部概略構成を示した図である。
【図２１Ｂ】図２１Ｂは、２探針法を用いた従来のシート抗測定装置の要部概略構成を示した図である。
【図２２】図２２は、４探針法を用いた従来のシート抵抗測定装置の模式図である。
【図２３】図２３は、２探針法を用いた従来のシート抵抗測定装置の模式図である。
【図２４】図２４は、ｎ＋ａ−Ｓｉからなる半導体薄膜における膜厚とシート抵抗との関係を示した図である。
【図２５Ａ】図２５Ａは、薄い膜厚の半導体薄膜の抵抗率を２探針法による従来の薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図２５Ｂ】図２５Ｂは、中程度の膜厚の半導体薄膜の抵抗率を２探針法による従来の薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図２５Ｃ】図２５Ｃは、厚い膜厚の半導体薄膜の抵抗率を２探針法による従来の薄膜抵抗測定装置によって測定する場合の半導体装置の断面図である。
【図２６】図２６は、ｎ＋ａ−Ｓｉの半導体薄膜における膜厚とシート抵抗との関係を示した図である。
【図２７Ａ】図２７Ａは、２探針法の薄膜抵抗測定装置に基板バイアス方法を適用した場合における、薄い膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図２７Ｂ】図２７Ｂは、２探針法の薄膜抵抗測定装置に基板バイアス方法を適用した場合における、中程度の膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図２７Ｃ】図２７Ｃは、２探針法の薄膜抵抗測定装置に基板バイアス方法を適用した場合における、厚い膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図２８】図２８は、基板バイアス方法を適用した２探針法による薄膜抵抗測定装置において、基板バイアス電圧を変化させた場合における膜厚とシート抵抗との関係をプロットした図である。
【図２９】図２９は、基板バイアス方法を適用した２探針法による薄膜抵抗測定装置において、膜厚が３０ｎｍについての半導体薄膜の基板バイアス電圧とシート抵抗との関係をプロットした図である。
【図３０Ａ】図３０Ａは、２探針法の薄膜抵抗測定装置に探針バイアス方法を適用した場合における、薄い膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図３０Ｂ】図３０Ｂは、２探針法の薄膜抵抗測定装置に探針バイアス方法を適用した場合における、中程度の膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図３０Ｃ】図３０Ｃは、２探針法の薄膜抵抗測定装置に探針バイアス方法を適用した場合における、厚い膜厚の半導体薄膜が形成された半導体装置の断面図である。
【図３１】図３１は、探針バイアス方法を適用した２探針法による薄膜抵抗測定装置において、基板バイアス電圧を変化させた場合における膜厚とシート抵抗との関係をプロットした図である。
【図３２】図３２は、探針バイアス方法を適用した２探針法による薄膜抵抗測定装置において、膜厚が３０ｎｍについての半導体薄膜の基板バイアス電圧とシート抵抗との関係をプロットした図である。
【発明を実施するための形態】
【００５９】
上記問題を解決するために、本発明に係る薄膜抵抗測定装置の一態様は、薄膜の抵抗率を測定するための薄膜抵抗測定装置であって、所定の間隔で離間され、前記薄膜に接触させて前記薄膜に所定の定電流を供給するための第１端子及び第２端子と、前記薄膜に接触させて前記薄膜に所定のバイアス電圧を印加するための第３端子と、前記第１端子及び前記第２端子に接続された定電流源と、前記第１端子及び前記第２端子と、前記第３端子とに所定のバイアス電圧を供給するためのバイアス電圧印加部と、前記薄膜からの出力電圧を測定するための電圧測定回路とを備え、前記第１端子は前記第２端子に対して高電位であり、前記第３端子は、前記第１端子を囲むようにループ状に構成されている、又は、前記第１端子を囲むように当該第３端子と前記第２端子とによって平面を構成するように配置されている。
【００６０】
このように、薄膜にバイアス電圧を印加する端子が面を構成するようにして配置されているので、薄膜に対して平面的な広い領域にバイアス電圧を印加することができる。これにより、薄膜に対して平面的な広い領域に電界領域を形成することができる。また、高電位の第１端子を囲むように第３端子を配置しているので、深い領域にまで電界領域を形成することができる。
【００６１】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第１端子及び前記第２端子は、前記電圧測定回路に接続されていることが好ましい。
【００６２】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第１端子及び前記第２端子を挟み、所定の間隔で離間された第４端子及び第５端子を備え、前記第４端子及び前記第５端子は、前記電圧測定回路に接続されていることが好ましい。
【００６３】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第１端子又は前記第２端子に供給されるバイアス電圧と、前記第３端子に供給されるバイアス電圧とは異なることが好ましい。
【００６４】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第２端子に供給されるバイアス電圧と前記第３端子に供給されるバイアス電圧とが同じであり、前記第１端子は、前記第２端子と前記第３端子とによって囲まれていることが好ましい。
【００６５】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第３端子は、前記ループ状であって、前記第３端子は、前記第１端子に加えて前記第２端子も囲むように構成されていることが好ましい。
【００６６】
さらに、本発明に係る薄膜抵抗測定装置の一態様において、前記第３端子が複数本の探針からなり、平面視したときに、前記第３端子は環状に配置されることが好ましい。
【００６７】
また、本発明に係る薄膜抵抗測定方法の一態様は、薄膜の抵抗率を測定するための薄膜抵抗測定方法であって、定電流源及びバイアス電圧印加部に接続された第１端子及び第２端子を前記薄膜に接触させて、前記薄膜に定電流を供給するとともにバイアス電圧を印加する工程と、バイアス電圧印加部に接続され、前記第２端子よりも高電位である前記第１端子を囲むように、ループ状に構成されている、又は、前記第２端子とによって平面を構成するように配置されている第３端子を、前記薄膜に接触させることにより前記薄膜にバイアス電圧を印加する工程と、前記第１端子及び前記第２端子によって、又は、前記第１端子及び第２端子とは異なる端子である第４端子及び第５端子によって、前記薄膜からの出力電圧を測定する工程とを備える。
【００６８】
以下、本発明の実施形態に係る薄膜抵抗測定装置及び薄膜抵抗測定方法について、図面を参照しながら説明する。
【００６９】
以下説明する本発明の実施の形態に係る薄膜抵抗測定装置は、薄膜の抵抗率を測定するための薄膜抵抗測定装置である。被測定物である薄膜としては、例えば、低い不純物濃度（キャリア濃度）である高抵抗の半導体薄膜等がある。以下の各実施形態では、被測定物の薄膜として、ＴＦＴを構成するｎ＋ａ−Ｓｉの半導体薄膜を用いた。また、試料としては、ガラス基板上の絶縁物（ＳｉＯ2）上にｎ＋ａ−Ｓｉが形成されたものを用いた。なお、ｎ＋ａ−Ｓｉは、ａ−Ｓｉ（アモルファスシリコン）である非晶質シリコンに、不純物としてリン（Ｐ）を高濃度にドーピングすることにより形成されるものであり、ｎ＋層とも呼ばれる。
【００７０】
（実施の形態１）
まず、本発明の実施の形態１に係る薄膜抵抗測定装置について説明する。
【００７１】
図１Ａは、本発明の実施の形態１に係る薄膜抵抗測定装置のブロック図である。
図１Ａに示すように、本実施形態に係る薄膜抵抗測定装置１００は、２探針法を用いた薄膜抵抗測定装置であって、プローブ１０、ステージ２０、制御部３０及び演算部４０を備える。さらに、本実施形態に係る薄膜抵抗測定装置１００は、使用者とのユーザーインターフェイスに相当する、入力部５０、表示部６０、印字部７０、記録部８０及び通信部９０を備える。
【００７２】
プローブ１０は、プローブヘッド１１に設けられた端子部１２、定電流源１３、バイアス電圧印加部１４及び電圧測定回路１５を備える。端子部１２は、薄膜の抵抗率を測定する際、被測定物である薄膜に接触させるための複数の端子（「探針」とも称す）で構成される。定電流源１３は、端子部１２の所定の端子に一定電流を供給する電源である。バイアス電圧印加部１４は、本実施形態の特徴構成でもあり、端子部１２の所定の端子に所定のバイアス電圧を印加するものである。電圧測定回路１５は、端子部１２の所定の端子によって被測定物である薄膜からの出力電圧を測定する回路である。
【００７３】
ステージ２０は、被測定物となる薄膜を有する試料を載せる台である。試料はステージ２０によって保持される。ステージ２０の電位は、接地又はフローティングのどちらでもよいが、本実施形態では、試料のステージに接触する部分がガラス基板であることから、ステージはフローティング状態にして測定を行った。
【００７４】
制御部３０は、プローブヘッド位置制御部３１、印加電流制御部３２、電圧印加制御部３３及びステージ制御部３４を備える。プローブヘッド位置制御部３１は、端子部１２が設けられるプローブヘッド１１の位置を制御する制御回路である。印加電流制御部３２は、定電流源１３の定電流の値を制御する制御回路である。電圧印加制御部３３は、バイアス電圧印加部１４が出力するバイアス電圧を制御する制御回路である。ステージ制御部３４は、ステージ２０の位置を制御する制御回路である。
【００７５】
演算部４０は、電圧測定回路１５によって測定された出力電圧と、定電流源１３の定電流値と、出力電圧を測定した端子間距離とに基づいて、被測定物である薄膜の抵抗率を算出するものである。演算部４０は、プロセッサ又はプロセッサを備えたパーソナルコンピュータ等の既知のハードウェアで構成されている。
【００７６】
入力部５０は、制御対象を制御するために制御部３０の各制御回路に所定の信号を入力するものであり、入力ボタン又は入力タッチパネル等で構成されている。
【００７７】
表示部６０は、演算部４０で算出された薄膜抵抗の値等を表示するものであり、例えば、ＬＣＤ等のディスプレイで構成されている。
【００７８】
印字部７０は、演算部４０で算出された薄膜抵抗の値等を印字するものであり、例えば、プリンターで構成されている。
【００７９】
記録部８０は、演算部４０で算出された薄膜抵抗の値等を記録するものであり、メモリ等で構成されている。
【００８０】
通信部９０は、演算部４０で算出された薄膜抵抗の値等を外部に送信する等、外部装置との通信を行うためのものである。
【００８１】
次に、本実施形態に係る薄膜抵抗測定装置１００におけるプローブ１０とステージ２０について、図１Ｂを参照して詳述する。図１Ｂは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブとステージの概略構成を示す模式図である。
【００８２】
図１Ｂに示すように、プローブ１０は、プローブヘッド１１に設けられた端子部１２と、定電流源１３と、バイアス電圧印加部１４と、電圧測定回路１５とがモジュール化されたものである。プローブヘッド１１は、プローブヘッド位置制御部３１によって上下方向に移動可能に制御される。ステージ２０は、ステージ制御部３４によってＹＹ平面（ＸＹ，ＸＹθ，Ｒθ）上を任意に移動可能に制御される。これにより、ステージ２０上の任意の測定位置にプローブヘッド１１を配置することができる。
【００８３】
薄膜の抵抗率を測定する際は、ステージ２０の上に被測定物の試料を載せ、試料がプローブヘッド１１に対向するようにステージ２０を移動させる。その後、プローブヘッド位置制御部３１によってプローブヘッド１１を下げて、端子部１２の端子（探針）を試料の薄膜に接触させる。これにより、薄膜の抵抗率を測定することができる。
【００８４】
次に、本実施形態に係る薄膜抵抗測定装置におけるプローブの構成について、図２Ａ及び図２Ｂを用いてさらに詳細に説明する。図２Ａは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブの模式図である。また、図２Ｂは、本発明の実施の形態１に係る薄膜抵抗測定装置におけるプローブの端子を平面視したときの各端子の位置関係を示す図である。
【００８５】
図２Ａに示すように、本実施形態に係る薄膜抵抗測定装置のプローブ１０は、第１端子１、第２端子２及び第３端子３からなる端子部１２と、定電流源１３と、電圧測定回路１５と、バイアス電圧印加部１４とを備える。
【００８６】
第１端子１及び第２端子２は、所定の間隔で離間されて配置されている。第１端子１及び第２端子２は定電流源１３に接続されており、薄膜の抵抗率を測定する際、第１端子１及び第２端子２を薄膜に接触させることにより薄膜に所定の定電流が供給される。
【００８７】
本実施形態において、第１端子１及び第２端子２は、さらに、電圧測定回路１５にも接続されている。すなわち、本実施形態において、第１端子１及び第２端子２は、薄膜からの出力電圧を測定するための電圧測定用の端子でもある。
【００８８】
このように、本実施形態における第１端子１及び第２端子２は、薄膜に定電流を供給するための端子であって、薄膜の出力電圧を測定するための端子でもある。つまり、本実施形態に係る薄膜抵抗測定装置１００は、２探針法を用いた薄膜抵抗測定装置に関するものである。
【００８９】
さらに、本実施形態においては、第１端子１及び第２端子２は、薄膜の抵抗率を測定する際、薄膜に接触させて薄膜に所定のバイアス電圧を印加するための端子でもある。薄膜に印加するバイアス電圧は、バイアス電圧印加部１４から供給される。本実施形態では、第２端子２がバイアス電圧印加部１４に直接に接続されている。従って、第１端子１は高電位の電圧（高電圧）となり、第２端子２は、低電位の電圧（低電圧）となる。
【００９０】
第３端子３は、薄膜の抵抗率を測定する際、薄膜に接触させて薄膜に所定のバイアス電圧を印加するための端子である。第３端子３は、複数本の端子（探針）からなり、全てバイアス電圧印加部１４に接続されている。従って、第３端子３は、第２端子２と同電位であり、第２端子２と同じ低電位の電圧となっている。
【００９１】
また、複数本の第３端子３は、図２Ａ及び図２Ｂに示すように、当該第３端子３と第１端子１と第２端子２とは直線状に配置されずに、当該第３端子３と第１端子１と第２端子２とよって平面を構成するように配置されている。つまり、バイアス電圧印加部１４によって薄膜にバイアス電圧を印加する端子群は、図２Ｂに示すように、その先端部が二次元的な面を構成するようにして配置されている。
【００９２】
また、本実施形態では、第３端子３は、高電圧側の第１端子１も低電圧側の第２端子２もいずれの端子をも囲むようにして配置されている。なお、本実施形態において、第３端子３は、８本の端子で構成されており、平面視したときに、同じ円上であって等間隔に位置するように環状に配置されている。
【００９３】
定電流源１３は、第１端子１及び第２端子２に、それぞれ所定の定電流を供給するための電源である。
【００９４】
電圧測定回路１５は、第１端子１及び第２端子２によって得られる薄膜からの出力電圧を測定するための制御回路であり、増幅器等の既知の構成を備えている。電圧測定回路１５によって測定した第１端子１と第２端子２との間の電位差と、定電流源１３の電流値と、第１端子１と第２端子２との端子間距離とに基づいて、被測定物である薄膜の抵抗率を算出することができる。
【００９５】
バイアス電圧印加部１４は、第１端子１、第２端子２及び第３端子３のそれぞれの端子に、所定のバイアス電圧を印加するものである。本実施形態では、図２Ａに示すように、電源１６によって構成されている。本実施形態では、上述のとおり、第２端子２と第３端子３とは同電位のバイアス電圧が印加される。また、第１端子１には、少なくとも薄膜の抵抗率による電圧成分が重畳されたバイアス電圧が印加される。
【００９６】
以上のように構成される薄膜抵抗測定装置１００において、第１端子１、第２端子２及び第３端子３の合計１０本の端子は、全て、材質がタングステンカーバイドであり、大きさがφ０．５ｍｍ×１７．５ｍｍであり、先端半径が１５０μｍであり、針圧は１００〜２００ｇである。また、８本の第３端子３は、端子外周半径が２ｍｍとなるように円状に配置されている。端子外周半径は、測定しようとする薄膜の種類や厚さ等によって変動し、当該半径を小さくすると端子を束ねる加工が難しくなり、逆に、半径を大きくするとバイアスとして印加する電圧を高くする必要が生ずる。例えば、膜厚が３０ｎｍ程度のａ−Ｓｉの半導体薄膜に対しては、端子外周半径は１〜３ｍｍ程度とすることが好ましい。なお、端子を保持する機構又は針圧をかける機構等は、既知のプローブヘッドと同じように構成することができる。
【００９７】
また、本実施形態は、上述のとおり、電流供給と電圧測定の端子（探針）を共用にした２探針法の薄膜抵抗測定装置に関する。従って、その他の詳細な測定方法等については２探針法に準拠する。
【００９８】
次に、本発明の実施の形態１に係る薄膜抵抗測定方法について説明する。
まず、被測定物である薄膜が形成された試料をステージ２０に載せ、ステージ２０を移動させることにより試料をプローブヘッド１１に対向させる。
【００９９】
次に、プローブヘッド１１を下降させて、第１端子１、第２端子２及び第３端子３を所定の針圧で薄膜に接触させる。
【０１００】
次に、第１端子１、第２端子２及び第３端子３によって、薄膜に定電流を供給するとともにバイアス電圧を印加する。なお、第１端子１、第２端子２及び第３端子３に定電流及びバイアス電圧が印加した状態で、その後で各端子を薄膜に接触させてもよい。
【０１０１】
次に、電圧測定回路１５によって、電圧測定用端子（第１端子１及び第２端子２）が接触する部分の薄膜における出力電圧を測定する。
【０１０２】
測定された出力電圧は演算部４０に送信され、当該出力電圧と、電圧測定用端子間の距離と、第２端子２を流れる電流値とに基づき、演算部４０によって薄膜の抵抗率が算出される。
【０１０３】
次に、本実施形態に係る薄膜抵抗測定装置１００によって薄膜の抵抗率を測定するときの薄膜の状態について図３Ａ及び図３Ｂを参照しながら説明する。図３Ａは、本実施形態に係る薄膜抵抗測定装置によって薄膜の抵抗率を測定する場合における薄膜内部の状態を模式的に示した断面図である。図３Ｂは、そのときの電界分布の状態を示した薄膜の平面図である。なお、本実施形態では、図３Ａに示すように、試料として、ＳｉＯ2の絶縁物２０１上にｎ＋ａ−Ｓｉからなる半導体薄膜２０２が形成された半導体装置２００を用いた。
【０１０４】
半導体薄膜２０２の抵抗率を測定する際、本実施形態では、バイアス電圧印加部１４によって、第１端子１、第２端子２及び第３端子３に所定のバイアス電圧が印加される。これにより、第１端子１と、第２端子２及び第３端子３とを介して、半導体薄膜２０２には各回路に応じた所定のバイアス電圧が印加される。これにより、図３Ａに示すように、中央の第１端子１は高電位となり、第２端子２及び第３端子３は低電位となる。なお、図中、高電位をプラス（＋）として表記し、低電位をマイナス（−）として表記している。
【０１０５】
この場合、通常は、絶縁物２０１と半導体薄膜２０２との界面には固定電荷によって界面順位が存在するので半導体薄膜２０２の層は空乏化している。しかし、本実施形態では、半導体薄膜２０２を測定する際に、第１端子１及び第２端子２に加えて第３端子３にもバイアス電圧を印加しているので、図３Ａ及び図３Ｂに示すように、平面状に広がる広い範囲で、かつ、より深い領域にまで電界領域を形成することができる。
【０１０６】
すなわち、本実施形態では、薄膜にバイアス電圧を印加するための端子である第１端子１、第２端子２及び第３端子３が平面を構成するようにして配置されているので、薄膜に対して平面的にバイアス電圧を印加することができる。これにより、面方向に広がる領域に電界領域を形成することができる。また、高電位の第１端子１を中心にして囲むように第３端子３を配置しているので、深い領域にまで電界領域を形成することができる。これにより、測定領域である第１端子１と第２端子２との間の半導体薄膜２０２の層を空乏化させずに、電流が流れるようになる。従って、基板バイアス法と同様の効果を得ることができる。
【０１０７】
本実施形態では、低電圧側の第３端子３を円状に配置し、高電圧側の第１端子１をその円の中心に配置している。これにより、図３Ｂに示すように、平面視したときに略円形の電界分布となり、図３Ａ及び図３Ｂに示すように、半導体薄膜２０２の層内には、円中心を高電位として周辺にいくほど低電位となるような略逆円錐形状の電界領域が形成される。
【０１０８】
図４Ａ〜図４Ｃは、本実施形態に係る薄膜抵抗測定装置を用いて半導体薄膜のシート抵抗を測定する場合に、半導体薄膜の膜厚の変化に伴って変化する空乏化層を示した半導体装置の断面図である。図４Ａ〜図４Ｃに示すように、各半導体装置２１０、２２０、２３０は、それぞれ、ＳｉＯ2の絶縁物２１１、２２１、２３１上に、ｎ＋ａ−Ｓｉからなる半導体薄膜２１２、２２２、２３２が形成されたものである。
【０１０９】
図４Ａ及び図４Ｂに示すように、本実施形態においては、半導体薄膜２１２、２２２の膜厚が薄い場合であっても、電流が流れる層（領域）が存在することが分かる。これは、第３端子３によってバイアス電圧を印加しているからである。また、図４Ｃに示すように、半導体薄膜２３２の膜厚が厚く薄膜表面下に導電層２３３の領域が形成される場合であっても、図４Ａ及び図４Ｂと同様の電流が流れる層（領域）が存在する。このように、本実施形態では、半導体薄膜の厚さによって生じる空乏層又は導電層による影響をなくし、異なる膜厚であっても同程度の電流経路を形成することができる。従って、半導体薄膜の空乏化による高抵抗化を防止し、半導体薄膜２１２、２２２、２３２の抵抗率を正しく測定することができる。
【０１１０】
この様子について図５を用いて説明する。図５は、本発明の実施の形態１に係る薄膜抵抗測定装置において、第３端子に印加するバイアス電圧を変化させた場合における膜厚とシート抵抗との関係をプロットした図である。図５中、曲線Ａ、曲線Ｂ、曲線Ｃ及び曲線Ｄは、それぞれバイアス電圧が、０（Ｖ）、５（Ｖ）、１０（Ｖ）、１５（Ｖ）の場合を示している。
【０１１１】
図５に示すように、バイアス電圧が大きくなればなるほど、大きなシート抵抗（表面抵抗率）を示す膜厚の範囲が縮小していくことが分かる。例えば、半導体薄膜の膜厚が３０ｎｍの場合である特定の膜厚に注目してみると、図６に示すように、シート抵抗は、あるバイアス電圧に達すると急激に低下し、そのバイアス電圧以上になると低下しなくなることが分かる。従って、予め十分なバイアス電圧をかけて測定することにより、空乏層の影響を排除してほぼ真のシート抵抗を測定することができる。これは、図２７Ａ〜図２７Ｃ及び図２８に示す基板バイアス法と比べても、遜色のない結果を得ることができている。なお、本実施形態では、バイアス電圧を１５Ｖ以上印加することにより、空乏層の影響をほぼ排除することができる。
【０１１２】
以上、本発明の実施形態に係る薄膜抵抗測定装置及び薄膜抵抗測定方法では、第３端子３は８本用いたが、これに限るものではない。例えば、第３端子３は少なくとも２本用いることにより、第２端子２と合わせて低電位側の端子を３本とすることができ、この３本の低電圧側の端子によって平面を構成して、その平面の中に高電圧側の端子を配置することができる。これにより、電界領域を増大する効果を得ることができる。さらに、安定した電界領域を得るためには、第３端子３は３本にして低電位側の端子を４本用いることが好ましい。また、本実施形態では、電圧測定回路１５の一方をバイアス電圧印加部１４に接続するように構成しているが、電圧測定回路１５の特性上、フローティングとすることも可能である。
【０１１３】
（実施の形態２）
次に、本発明の実施の形態２に係る薄膜抵抗測定装置１００ａについて説明する。
【０１１４】
図７Ａは、本発明の実施の形態２に係る薄膜抵抗測定装置におけるプローブ１０ａの模式図である。また、図７Ｂは、本発明の実施の形態２に係る薄膜抵抗測定装置におけるプローブ１０ａの各端子を平面視したときの各端子の位置関係を示す図である。なお、図７Ａ及び図７Ｂにおいて、図２Ａ及び図２Ｂにおける本発明の実施の形態１に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１の構成と同様であるので、説明は省略する。
【０１１５】
本発明の実施の形態２に係る薄膜抵抗測定装置１００ａが、本発明の実施の形態１に係る薄膜抵抗測定装置１００と異なる点は、バイアス電圧印加部の構成である。本実施形態に係る薄膜抵抗測定装置１００ａのバイアス電圧印加部１４ａは、第１電源１６ａと第２電源１６ａ’の２つの電源を備えている。
【０１１６】
第１電源１６ａは、第１端子１及び第２端子２にバイアス電圧を印加する電源である。この第１電源１６ａは、実施の形態１と同様に、第２端子２に対して直接に接続されている。
【０１１７】
第２電源１６ａ’は、第３端子３のみに接続されており、全ての第３端子３に対して所定のバイアス電圧を印加する電源である。
【０１１８】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ａは、図３Ａ及び図３Ｂに示す本発明の実施の形態１に係る薄膜抵抗測定装置１００と同様の電界領域を形成することができる。従って、本実施形態に係る薄膜抵抗測定装置１００ａによって薄膜抵抗を測定した場合も、図４Ａ〜図４Ｃ及び図５に示した実施の形態１に係る薄膜抵抗測定装置１００と同様の効果を奏することができる。なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１１９】
また、本実施形態では、第１端子１及び第２端子２にバイアス電圧を印加する電源（第１電源１６ａ）と、第３端子３にバイアス電圧を印加する電源（第２電源１６ａ’）とが独立している。これにより、第３端子３に印加するバイアス電圧を調整することができるので、高電圧側の第１端子１から低電圧側の第３端子３に流れる電流を調整することができる。
【０１２０】
なお、第３端子３にバイアス電圧を印加せずに、第３端子３をフローティングにすることにより、探針バイアス法による２探針法を用いた薄膜対抗測定装置とすることができる。さらに、第１端子１及び第２端子２にもバイアス電圧を印加せずに、探針バイアスもゼロとすることにより、従来の２探針法を用いた薄膜抵抗測定装置とすることができる。これにより、本実施形態に係る薄膜抵抗測定装置１００ａによって得られる測定結果について、校正を行うことができる。
【０１２１】
（実施の形態３）
次に、本発明の実施の形態３に係る薄膜抵抗測定装置１００ｂについて説明する。
【０１２２】
図８Ａは、本発明の実施の形態３に係る薄膜抵抗測定装置におけるプローブ１０ｂの模式図である。図８Ｂは、本発明の実施の形態３に係る薄膜抵抗測定装置におけるプローブ１０ｂの各端子を平面視したときの各端子の位置関係を示す図である。なお、図８Ａ及び図８Ｂにおいて、図２Ａ及び図２Ｂにおける本発明の実施の形態１に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１の構成と同様であるので、説明は省略する。
【０１２３】
本発明の実施の形態３に係る薄膜抵抗測定装置１００ｂが、本発明の実施の形態１に係る薄膜抵抗測定装置１００と異なる点は、２探針法における低電圧側の端子を、広電界領域を形成する第３端子３と兼用させている点である。すなわち、本実施形態では、図２Ａに示した本発明の実施の形態１に係る第３端子３の１つを、定電流供給用及び電圧測定用としての低電圧側の第２端子２と兼用させた構成としている。
【０１２４】
図８Ａ及び図８Ｂに示すように、本実施形態において、定電流供給用及び電圧測定用の第２端子２は、第３端子３と同じ円上に配置され、１つの第２端子２と７本の第３端子３とで環状となるように配置されている。また、その円の中心には高電圧側の端子である第１端子１が配置されている。
【０１２５】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｂは、図９Ｂに示すように、本発明の実施の形態１に係る薄膜抵抗測定装置１００と同様の略円形の電界領域分布を形成することができる。なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１２６】
また、本実施形態に係る薄膜抵抗測定装置１００ｂは、実施の形態１に係る薄膜抵抗測定装置１００と異なり、図８Ｂに示すように、高電圧側の第１端子１と全ての低電圧側の端子（第２端子２と第３端子３）との距離が同じである。従って、図９Ａに示すように、なだらかな電位勾配を有する電界領域を形成することができ、電流が一様に流れる。よって、より安定で、かつ、より正確な薄膜抵抗の測定を行うことができるとともに、電界による電流分布の計算が容易になって薄膜抵抗の算出を容易に行うことができる。但し、本実施形態に係る薄膜抵抗測定装置１００ｂでは、本発明の実施の形態１、２に係る薄膜抵抗測定装置１００、１００ａと比べて、大きな電圧値の電源を用いることが好ましい。
【０１２７】
（実施の形態４）
次に、本発明の実施の形態４に係る薄膜抵抗測定装置１００ｃについて説明する。
【０１２８】
図１０Ａは、本発明の実施の形態４に係る薄膜抵抗測定装置におけるプローブ１０ｃの模式図である。図１０Ｂは、本発明の実施の形態４に係る薄膜抵抗測定装置におけるプローブ１０ｃの端子を平面視したときの各端子の位置関係を示す図である。なお、図１０Ａ及び図１０Ｂにおいて、図２Ａ及び図２Ｂにおける本発明の実施の形態１に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１の構成と同様であるので、説明は省略する。
【０１２９】
本発明の実施の形態４に係る薄膜抵抗測定装置１００ｃが、本発明の実施の形態１に係る薄膜抵抗測定装置１００と異なる点は、第３端子３の構成である。すなわち、本発明の実施の形態１に係る薄膜抵抗測定装置では、複数本の第３端子を環状に配置したが、本実施形態では、第３端子としてリング状の端子を用いている。
【０１３０】
図１０Ａ及び図１０Ｂに示すように、本実施形態に係る薄膜抵抗測定装置１００ｃにおけるプローブ１０ｃでは、第３端子３ｃの形状をリング状とし、第３端子３ｃに囲まれるようにして、当該第３端子３ｃの中心に高電圧側の第１端子１が配置されている。なお、本実施形態に係る第３端子３ｃの材質としては、タングステンカーバイドを用いた。
【０１３１】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｃは、低電圧側の第３端子３ｃがリング状であるので、図１１Ｂに示すように、実施の形態１に係る薄膜抵抗測定装置１００と比べて、平面視したときに、より円に近い電界領域を形成することができる。従って、安定した薄膜抵抗の測定を行うことができる、なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１３２】
また、第３端子３ｃは、薄膜にバイアス電圧を印加することだけを目的とした端子であるため、複数本の端子とするよりも、１つの端子とする方が構造の簡略化を図ることができる。
【０１３３】
以上、本発明の実施の形態１〜４に係る２探針法による薄膜抵抗測定装置では、抵抗率測定に用いる電流値は、正の定電流源側の端子である第２端子２に流れる電流を用いることが好ましい。端子（探針）が２つのみの通常の２探針法においては、定電流源１３の正負の２つの端子を流れる電流は、他の電流経路が存在しないために、誤差の範囲で一致する。しかし、本発明の実施の形態１〜４に係る薄膜抵抗測定装置では、高電圧側端子である第１端子１から低電圧側端子（第２端子及び第３端子）に流れる電流経路が２つ存在する。この場合、第１端子１から第２端子２に流れる電流経路と、第１端子１から第３端子３（又は３ｃ）に流れる電流経路とでは、流れる電流が一致しない。従って、薄膜の抵抗率を測定するために用いる電流値としては、低電圧側、すなわち、正の電流源側の第２端子２を流れる電流値を採用することが好ましい。
【０１３４】
（実施の形態５）
次に、４探針法を用いた本発明に係る薄膜抵抗測定装置について、以下、４つの実施の形態５〜８について説明する。
【０１３５】
まず、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄについて説明する。
図１２は、本発明の実施の形態５に係る薄膜抵抗測定装置におけるプローブとステージの概略構成を示す模式図である。なお、本実施形態に係る薄膜抵抗測定装置の構成要素は、図１Ａに示すものと同様であるので説明は省略する。また、上述した本発明の実施の形態１に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。
【０１３６】
図１２に示すように、本実施形態に係る薄膜抵抗測定装置１００ｄのプローブ１０ｄは、実施の形態１と同様に、プローブヘッド１１に設けられた端子部１２ｄと、定電流源１３と、バイアス電圧印加部１４と、電圧測定回路１５とがモジュール化されたものである。
【０１３７】
本実施形態に係る薄膜抵抗測定装置１００ｄにおけるプローブ１０ｄと、実施の形態１に係る薄膜抵抗測定装置１００におけるプローブ１０とが異なる点は、本実施形態に係るプローブヘッド１１ｄの端子部１２ｄの構成である。すなわち、本発明の実施の形態１に係る薄膜抵抗測定装置１００は、電流供給用の端子と電圧測定用の端子とを兼用した２探針法によるものであったが、本実施形態に係る薄膜抵抗測定装置１００ｄでは、電流供給用の端子と電圧測定用の端子とを独立に構成した４探針法によるものである。
【０１３８】
なお、本実施形態に係る４探針法による薄膜抵抗測定装置１００ｄによって測定する薄膜抵抗は、２探針法による薄膜抵抗測定装置によって測定する薄膜抵抗よりも低抵抗のものである。
【０１３９】
次に、本実施形態に係る薄膜抵抗測定装置１００ｄにおけるプローブ１０ｄの構成について、図１３Ａ及び図１３Ｂを用いてさらに詳細に説明する。図１３Ａは、本発明の実施の形態５に係る薄膜抵抗測定装置におけるプローブの模式図である。また、図１３Ｂは、本発明の実施の形態５に係る薄膜抵抗測定装置における端子を平面視したときの各端子の位置関係を示す図である。なお、図１３Ａ及び図１３Ｂにおいて、図２Ａ及び図２Ｂにおける本発明の実施の形態１に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。
【０１４０】
図１３Ａに示すように、本実施形態において、第１端子１及び第２端子２は定電流源１３に接続されているが、電圧測定回路１５には接続されていない。その代わりに、第４端子４及び第５端子５が設けられており、第４端子４及び第５端子５が電圧測定回路１５に接続されている。
【０１４１】
第４端子４及び第５端子５は、第１端子１と第２端子２とを挟むようにして所定の間隔で離間されて配置されている。第４端子４及び第５端子５と、第１端子１及び第２端子２とは直線状に配置されている。第４端子４及び第５端子５は、薄膜からの出力電圧を測定するための電圧測定用の端子であり、第１端子１及び第２端子２とは独立した端子である。なお、第４端子４及び第５端子５は、電圧測定用の端子であって薄膜にバイアス電圧を印加するものではないので、通常は電位が固定されることなくフローティングになっている。第４端子４及び第５端子５の形状等は、第１端子１及び第２端子２と同様のものを用いる。
【０１４２】
また、本実施形態における第３端子３は、実施の形態１に係る第３端子３と同様である。但し、本実施形態では、第３端子３は、第１端子１及び第２端子２に加えて、第４端子４及び第５端子５も囲むように配置されている。このため、第３端子３の端子外周半径は、実施の形態１とは異なっており、８本の第３端子３は、端子外周半径が５ｍｍとなるように円状に配置されている。なお、端子外周半径は、測定しようとする薄膜の種類や厚さ等によって変動するが、膜厚が３０ｎｍ程度のａ−Ｓｉの半導体薄膜に対しては、端子外周半径は３〜１５ｍｍ程度とすることが好ましい。
【０１４３】
また、本実施形態に係る薄膜抵抗測定装置１００ｄは、４探針法の薄膜抵抗測定装置に関するのであるので、その他の詳細な測定方法等については４探針法に準拠する。
【０１４４】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｄは、図１４Ａ及び図１４Ｂに示すように、図３Ａ及び図３Ｂに示す本発明の実施の形態１に係る薄膜抵抗測定装置１００と同様の電界領域を形成することができる。従って、本実施形態に係る薄膜抵抗測定装置１００ｄによって薄膜抵抗を測定した場合も、図４Ａ〜図４Ｃ及び図５に示した実施の形態１に係る薄膜抵抗測定装置１００と同様の効果を奏することができる。なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１４５】
（実施の形態６）
次に、本発明の実施の形態６に係る薄膜抵抗測定装置１００ｅについて説明する。
【０１４６】
図１５Ａは、本発明の実施の形態６に係る薄膜抵抗測定装置におけるプローブ１０ｅの模式図である。また、図１５Ｂは、本発明の実施の形態６に係る薄膜抵抗測定装置におけるプローブ１０ｅの各端子を平面視したときの各端子の位置関係を示す図である。なお、図１５Ａ及び図１５Ｂにおいて、図２Ａ、図２Ｂ、図１３Ａ及び図１３Ｂにおける本発明の実施の形態１、５に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１の構成と同様であるので、説明は省略する。
【０１４７】
本発明の実施の形態６に係る薄膜抵抗測定装置１００ｅが、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと異なる点は、バイアス電圧印加部の構成である。本実施形態に係る薄膜抵抗測定装置１００ｅのバイアス電圧印加部１４ｅは、第１電源１６ｅと第２電源１６ｅ’の２つの電源を備えている。
【０１４８】
第１電源１６ｅは、第１端子１及び第２端子２にバイアス電圧を印加する電源である。この第１電源１６ｅは、実施の形態５と同様に、第２端子２に対して直接に接続されている。
【０１４９】
第２電源１６ｅ’は、第３端子３のみに接続されており、全ての第３端子３に対して所定のバイアス電圧を印加する電源である。
【０１５０】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｅは、図１４Ａ及び図１４Ｂに示す本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと同様の電界領域を形成することができる。従って、本実施形態に係る薄膜抵抗測定装置１００ｅによって薄膜抵抗を測定した場合も、実施の形態５に係る薄膜抵抗測定装置１００ｄと同様の効果を奏することができる。なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１５１】
また、本実施形態では、第１端子１及び第２端子２にバイアス電圧を印加する電源（第１電源１６ｅ）と、第３端子３にバイアス電圧を印加する電源（第２電源１６ｅ’）とが独立している。これにより、第３端子３の端子群に印加するバイアス電圧を調整することができ、高電圧側の第１端子１から低電圧側の第３端子３に流れる電流を調整することができる。
【０１５２】
なお、第３端子３の端子群にバイアス電圧を印加せずに、第３端子３をフローティングにすることにより、探針バイアス法による４探針法を用いた薄膜対抗測定装置とすることができる。さらに、第１端子１及び第２端子２にもバイアス電圧を印加せずに、探針バイアスもゼロとすることにより、従来の４探針法を用いた薄膜抵抗測定装置とすることができる。従って、本実施形態に係る薄膜抵抗測定装置１００ｅよって得られる測定結果について、校正を行うことができる。
【０１５３】
（実施の形態７）
次に、本発明の実施の形態７に係る薄膜抵抗測定装置１００ｆについて説明する。
【０１５４】
図１６Ａは、本発明の実施の形態７に係る薄膜抵抗測定装置におけるプローブ１０ｆの模式図である。図１６Ｂは、本発明の実施の形態７に係る薄膜抵抗測定装置におけるプローブ１０ｆの各端子を平面視したときの各端子の位置関係を示す図である。なお、図２Ａ、図２Ｂ、図１３Ａ及び図１３Ｂにおける本発明の実施の形態１、５に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１の構成と同様であるので、説明は省略する。
【０１５５】
本発明の実施の形態７に係る薄膜抵抗測定装置１００ｆが、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと異なる点は、４探針法における低電圧側の端子を、広電界領域を形成する第３端子３と兼用させている点である。すなわち、本実施形態では、図１３Ａに示した本発明の実施の形態５に係る第３端子３の１つを、定電流供給用としての低電圧側の第２端子２と兼用させた構成としている。
【０１５６】
図１６Ａ及び図１６Ｂに示すように、本実施形態において、定電流供給用の第２端子２は、第３端子３と同じ円上に配置され、１つの第２端子２と７本の第３端子３とで環状となるように配置されている。また、その円の中心には高電圧側の端子である第１端子１が配置されている。
【０１５７】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｆは、図１７Ｂに示すように、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと同様の略円形の電界領域を形成することができる。なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１５８】
さらに、本実施形態に係る薄膜抵抗測定装置１００ｆは、実施の形態５に係る薄膜抵抗測定装置１００ｄと異なり、図１６Ｂに示すように、バイアス電圧を印加する高電圧側の第１端子１と全ての低電圧側の端子（第２端子２及び第３端子３）との距離が同じである。従って、図１７Ａに示すように、なだらかな電位勾配を有する電界領域を形成することができ、電流が一様に流れる。よって、より安定で、かつ、より正確な薄膜抵抗の測定を行うことができるとともに、電界による電流分布の計算が容易になって薄膜抵抗の算出を容易に行うことができる。但し、本実施形態に係る薄膜抵抗測定装置１００ｆでは、本発明の実施の形態５、６に係る薄膜抵抗測定装置１００ｄ、１００ｅと比べて、大きな電圧値の電源を用いることが好ましい。
【０１５９】
（実施の形態８）
次に、本発明の実施の形態８に係る薄膜抵抗測定装置１００ｇについて説明する。
【０１６０】
図１８Ａは、本発明の実施の形態８に係る薄膜抵抗測定装置におけるプローブ１０ｇの模式図である。図１８Ｂは、本発明の実施の形態８に係る薄膜抵抗測定装置におけるプローブ１０ｇの端子を平面視したときの各端子の位置関係を示す図である。なお、図２Ａ、図２Ｂ、図１３Ａ及び図１３Ｂにおける本発明の実施の形態１、５に係る構成と同じ構成については同じ符号を付しており、その説明は簡略化又は省略している。また、プローブ以外のその他の構成も、実施の形態１、５の構成と同様であるので、説明は省略する。
【０１６１】
本発明の実施の形態８に係る薄膜抵抗測定装置１００ｇが、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと異なる点は、第３端子の構成である。すなわち、実施の形態５では、複数本の第３端子３を環状に配置したが、本実施形態では、第３端子３ｇとしてリング状の端子を用いている。
【０１６２】
図１８Ａ及び図１８Ｂに示すように、本実施形態に係る薄膜抵抗測定装置１００ｇでは、第３端子３ｇの形状をリング状とし、第３端子３ｇに囲まれるようにして、当該第３端子３ｇの中心に高電圧側の第１端子１が配置されている。また、第２端子２、第４端子４及び第５端子５は、第３端子３ｇに囲まれている。なお、本実施形態に係る第３端子３ｇの材質としては、タングステンカーバイドを用いた。
【０１６３】
以上のように構成された本実施形態に係る薄膜抵抗測定装置１００ｇは、低電圧側の第３端子３ｇがリング状であるので、図１９Ｂに示すように、本発明の実施の形態５に係る薄膜抵抗測定装置１００ｄと比べて、平面視したときに、より円に近い電界領域を形成することができる。従って、安定した薄膜抵抗の測定を行うことができる、なお、薄膜抵抗の測定方法は、本発明の実施の形態１に係る測定方法と同様である。
【０１６４】
また、第３端子３ｇは、薄膜にバイアス電圧を印加することだけを目的とした端子であるため、複数本の端子とするよりも、１つの端子とする方が構造の簡略化を図ることができる。
【０１６５】
以上、本発明の実施の形態５〜８に係る４探針法による薄膜抵抗測定装置では、抵抗測定に用いる電流値は、負の定電流源側の端子である第１端子１に流れる電流を用いることが好ましい。通常の４探針法においては、定電流源の正負の２つの端子を流れる電流は、他の電流経路が存在しないために、誤差の範囲で一致する。しかし、本発明の実施の形態５〜８に係る薄膜抵抗測定装置では、正の定電流源側の端子である第２端子２から電界形成用の第３端子３（又は３ｇ）に流れる電流経路が存在するので、定電流源の正負の２つの端子を流れる電流は一致しない。この差異を少なくするには、通常の４探針（第１、第２、第４、第５の各端子）の配置を電界形成用の第３端子３（又は３ｇ）の中心からずらせばよい。つまり、正の定電流源側の第２端子２と電界形成用の第３端子３（又は３ｇ）の距離を大きくすればよい。理想的には、正の定電流源側の第２端子２を、電界形成用の端子である第３端子３（又は３ｇ）の円弧の中心に配置することにより、正の定電流源側の第２端子２から電界形成用の第３端子３（又は３ｇ）に流れる電流を最小にすることができる。あるいは、電界形成用の第３端子３（又は３ｇ）の端子配置半径を大きくすることも有効である。いずれにしても、抵抗測定に用いる電流値は、負の定電流源側の端子である第１端子１に流れる電流を用いることが好ましい。
【０１６６】
以上のとおり、本発明の実施の形態１〜８に係る薄膜抵抗測定装置によれば、従来の薄膜抵抗測定装置と比べて、薄膜の抵抗率を測定することができる測定可能領域を拡大することができる。この点について、図２０を用いて説明する。図２０は、ｎ＋ａ−Ｓｉの半導体薄膜のシート抵抗と膜厚との関係において、本発明に係る薄膜抵抗測定装置と従来に係る薄膜抵抗測定装置との測定可能領域を示す図である。図２０において、横軸は、測定しようとする薄膜の膜厚（ｎｍ）を表し、縦軸は、シート抵抗（Ω／ｓｑ）を表している。
【０１６７】
図２０に示すように、従来の薄膜抵抗測定装置における測定可能領域は、薄膜の膜厚が１００ｎｍ以上の範囲で、薄膜のシート抵抗が１００ＭΩ／ｓｑまでの範囲であった。これに対し、本発明の実施形態に係る薄膜抵抗測定装置における測定可能領域は、薄膜の膜厚が、１０ｎｍ以上の範囲で、薄膜のシート抵抗が１０ＴΩ／ｓｑの範囲にまで拡大することができた。このように、本発明の実施形態に係る薄膜抵抗測定装置及び測定方法を用いることにより、より薄い膜厚、より高い抵抗率を測定することができ、広い範囲（ワイドレンジ）の測定領域を実現することができる。
【０１６８】
以上、本発明に係る薄膜抵抗測定装置及び薄膜抵抗測定方法について、実施形態に基づいて説明したが、本発明に係る薄膜抵抗測定装置及び薄膜抵抗測定方法は、上記の実施形態に限定されるものではない。各実施形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１６９】
本発明に係る薄膜抵抗測定装置及び薄膜抵抗測定方法は、薄膜トランジスタを構成する半導体薄膜の抵抗率を測定する装置及び方法に関するものであり、高抵抗の半導体薄膜の抵抗率の測定に有用である。
【符号の説明】
【０１７０】
１  第１端子
２  第２端子
３、３ｃ、３ｇ  第３端子
４  第４端子
５  第５端子
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ  プローブ
１１、１１ｄ、３１１、４１１  プローブヘッド
１２、１２ｄ  端子部
１３、３１３、４１３  定電流源
１４、１４ａ、１４ｅ  バイアス電圧印加部
１５、３１５、４１５  電圧測定回路
１６、４１６、６１６  電源
１６ａ、１６ｅ  第１電源
１６ａ’、１６ｅ’  第２電源
２０、３２０  ステージ
３０  制御部
３１  プローブヘッド位置制御部
３２  印加電流制御部
３３  電圧印加制御部
３４  ステージ制御部
４０  演算部
５０  入力部
６０  表示部
７０  印字部
８０  記録部
９０  通信部
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ  薄膜抵抗測定装置
２００、２１０、２２０、２３０、５１０、５２０、５３０、６１０、６２０、６３０、７１０、７２０、７３０  半導体装置
２０１、２１１、２２１、２３１、５１１、５２１、５３１、６１２、６２２、６３２、７１１、７２１、７３１、  絶縁物
２０２、２１２、２２２、２３２、５１２、５２２、５３２、６１３、６２３、６３３、７１２、７２２、７３２  半導体薄膜
２３３、５３３、６１４、６２４、６３４、７３３  導電層
３００、４００  シート抵抗測定装置
３０１、３０２、３０４、３０５、４０１、４０２  探針
６１１、６２１、６３１  基板
【図１Ａ】
2011185797.tif 000003
【図１Ｂ】
2011185797.tif 000004
【図２Ａ】
2011185797.tif 000005
【図２Ｂ】
2011185797.tif 000006
【図３Ａ】
2011185797.tif 000007
【図３Ｂ】
2011185797.tif 000008
【図４Ａ】
2011185797.tif 000009
【図４Ｂ】
2011185797.tif 000010
【図４Ｃ】
2011185797.tif 000011
【図５】
2011185797.tif 000012
【図６】
2011185797.tif 000013
【図７Ａ】
2011185797.tif 000014
【図７Ｂ】
2011185797.tif 000015
【図８Ａ】
2011185797.tif 000016
【図８Ｂ】
2011185797.tif 000017
【図９Ａ】
2011185797.tif 000018
【図９Ｂ】
2011185797.tif 000019
【図１０Ａ】
2011185797.tif 000020
【図１０Ｂ】
2011185797.tif 000021
【図１１Ａ】
2011185797.tif 000022
【図１１Ｂ】
2011185797.tif 000023
【図１２】
2011185797.tif 000024
【図１３Ａ】
2011185797.tif 000025
【図１３Ｂ】
2011185797.tif 000026
【図１４Ａ】
2011185797.tif 000027
【図１４Ｂ】
2011185797.tif 000028
【図１５Ａ】
2011185797.tif 000029
【図１５Ｂ】
2011185797.tif 000030
【図１６Ａ】
2011185797.tif 000031
【図１６Ｂ】
2011185797.tif 000032
【図１７Ａ】
2011185797.tif 000033
【図１７Ｂ】
2011185797.tif 000034
【図１８Ａ】
2011185797.tif 000035
【図１８Ｂ】
2011185797.tif 000036
【図１９Ａ】
2011185797.tif 000037
【図１９Ｂ】
2011185797.tif 000038
【図２０】
2011185797.tif 000039
【図２１Ａ】
2011185797.tif 000040
【図２１Ｂ】
2011185797.tif 000041
【図２２】
2011185797.tif 000042
【図２３】
2011185797.tif 000043
【図２４】
2011185797.tif 000044
【図２５Ａ】
2011185797.tif 000045
【図２５Ｂ】
2011185797.tif 000046
【図２５Ｃ】
2011185797.tif 000047
【図２６】
2011185797.tif 000048
【図２７Ａ】
2011185797.tif 000049
【図２７Ｂ】
2011185797.tif 000050
【図２７Ｃ】
2011185797.tif 000051
【図２８】
2011185797.tif 000052
【図２９】
2011185797.tif 000053
【図３０Ａ】
2011185797.tif 000054
【図３０Ｂ】
2011185797.tif 000055
【図３０Ｃ】
2011185797.tif 000056
【図３１】
2011185797.tif 000057
【図３２】
2011185797.tif 000058