(57)【要約】【課題】本発明は、工程を増やすことなく、配線の露出を防止することを目的とする。【解決手段】パッシベーション膜３３６をエッチングして、配線３３０との電気的接続を図るためのスルーホール３４２を形成する。パッシベーション膜３３６上及び配線３３０のスルーホール３４２内の部分上に金属層を形成する。金属層をエッチングして画素電極３４８を形成する。パッシベーション膜３３６をエッチングする工程で、配線３３０の、ドレイン電極３３４及びソース電極３３２よりも基板３１０の切断ライン方向の位置で、配線３３０の幅を内側に含む大きさの貫通穴３４４をパッシベーション膜３３６に形成する。金属層を形成する工程で、金属層を、配線３３０の貫通穴３４４内の部分の上にも形成する。金属層３２２をエッチングする工程で、配線３３０の貫通穴３４４内の部分もエッチングして配線３３０を切断する。【選択図】図７
2011043640.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板に、相互に分離されたドレイン電極及びソース電極を有するようにパターニングされた配線を形成する工程と、
（ｂ）前記配線の電気的検査を行う工程と、
（ｃ）パターニングされた前記配線の上にパッシベーション膜を形成する工程と、
（ｄ）前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを形成する工程と、
（ｅ）前記パッシベーション膜上及び前記配線の前記スルーホール内の部分上に金属層を形成する工程と、
（ｆ）前記金属層をエッチングして画素電極を形成する工程と、
（ｇ）前記基板を切断する工程と、
を含み、
前記パッシベーション膜をエッチングする（ｄ）工程で、前記配線の、前記ドレイン電極及び前記ソース電極よりも前記基板の切断ライン方向の位置で、前記配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜に形成し、
前記金属層を形成する（ｅ）工程で、前記金属層を、前記配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、
前記金属層をエッチングする（ｆ）工程で、前記配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記配線を切断することを特徴とする表示装置の製造方法。
【請求項２】
基板と、
前記基板上に形成された半導体層と、
前記半導体層の上に位置する部分を有するように形成された配線と、
前記半導体層及び前記配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、
前記スルーホールを介して前記配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、
を有し、
前記パッシベーション膜は、貫通穴又は切り欠きを有し、
前記配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする表示装置。
【請求項３】
（ａ）基板にゲート配線を形成する工程と、
（ｂ）前記ゲート配線の電気的検査を行う工程と、
（ｃ）前記ゲート配線上にゲート絶縁膜を形成する工程と、
（ｄ）前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、
（ｅ）前記信号配線上にパッシベーション膜を形成する工程と、
（ｆ）前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、
（ｇ）前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に金属層を形成する工程と、
（ｈ）前記金属層をエッチングして画素電極を形成する工程と、
（ｉ）前記画素電極を形成した後に、前記基板を切断する工程と、
を含み、
前記パッシベーション膜をエッチングする（ｆ）工程で、前記ゲート配線の、前記半導体層よりも前記基板の切断ライン方向の位置で、前記ゲート配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜及び前記ゲート絶縁膜に形成し、
前記金属層を形成する（ｇ）工程で、前記金属層を、前記ゲート配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、
前記金属層をエッチングする（ｈ）工程で、前記ゲート配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記ゲート配線を切断することを特徴とする表示装置の製造方法。
【請求項４】
基板と、
ゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層の上に位置する部分を有するように形成された信号配線と、
前記半導体層及び前記信号配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、
前記スルーホールを介して前記信号配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、
を有し、
前記ゲート絶縁膜及び前記パッシベーション膜は、連通する貫通穴又は切り欠きを有し、
前記ゲート配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
マザー基板を使用して複数の表示パネルを一体的に製造し、その後、個々の表示パネルに切り出すことが知られている（特許文献１及び２）。液晶表示パネルの例では、一対のマザーガラス基板を使用し、その一方はＴＦＴ（Thin Film Transistor）基板に切り出され、他方はカラーフィルタ基板に切り出される。
【０００３】
個々の表示パネルは多数の配線を備えており、予め、隣同士の表示パネルの配線を電気的に導通した状態で形成し、検査を行った後にマザー基板を切断していた。これにより、複数の表示パネルの検査を同時に行うことができるので検査工程を効率化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１３８４１８号公報
【特許文献２】特開平１０−２０２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した工程では、マザー基板の切断とともに配線も切断するので、個々の表示パネルの端面には配線の断面が露出していた。配線の断面が露出すると、静電気や電解腐食に起因する問題が生じる。なお、マザー基板の切断ライン付近で配線を除去してからマザー基板を切断すれば、配線の断面の露出を避けることができるが、この場合、配線の除去工程が増えるという問題があった。
【０００６】
本発明は、工程を増やすことなく、配線の露出によって生じる影響を防止することを目的とする。
【課題を解決するための手段】
【０００７】
（１）本発明に係る表示装置の製造方法は、（ａ）基板に、相互に分離されたドレイン電極及びソース電極を有するようにパターニングされた配線を形成する工程と、（ｂ）前記配線の電気的検査を行う工程と、（ｃ）パターニングされた前記配線の上にパッシベーション膜を形成する工程と、（ｄ）前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを形成する工程と、（ｅ）前記パッシベーション膜上及び前記配線の前記スルーホール内の部分上に金属層を形成する工程と、（ｆ）前記金属層をエッチングして画素電極を形成する工程と、（ｇ）前記基板を切断する工程と、を含み、前記パッシベーション膜をエッチングする（ｄ）工程で、前記配線の、前記ドレイン電極及び前記ソース電極よりも前記基板の切断ライン方向の位置で、前記配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜に形成し、前記金属層を形成する（ｅ）工程で、前記金属層を、前記配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、前記金属層をエッチングする（ｆ）工程で、前記配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記配線を切断することを特徴とする。本発明によれば、本来行われる工程で併せて配線を切断するので、工程を増やすことなく、配線の露出による影響を防ぐことができる。
【０００８】
（２）本発明に係る表示装置は、基板と、前記基板上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された配線と、前記半導体層及び前記配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、前記スルーホールを介して前記配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、を有し、前記パッシベーション膜は、貫通穴又は切り欠きを有し、前記配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。
【０００９】
（３）本発明に係る表示装置の製造方法は、（ａ）基板にゲート配線を形成する工程と、（ｂ）前記ゲート配線の電気的検査を行う工程と、（ｃ）前記ゲート配線上にゲート絶縁膜を形成する工程と、（ｄ）前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、（ｅ）前記信号配線上にパッシベーション膜を形成する工程と、（ｆ）前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、（ｇ）前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に金属層を形成する工程と、（ｈ）前記金属層をエッチングして画素電極を形成する工程と、（ｉ）前記画素電極を形成した後に、前記基板を切断する工程と、を含み、前記パッシベーション膜をエッチングする（ｆ）工程で、前記ゲート配線の、前記半導体層よりも前記基板の切断ライン方向の位置で、前記ゲート配線の幅を内側に含む大きさの貫通穴又は切り欠きを前記パッシベーション膜及び前記ゲート絶縁膜に形成し、前記金属層を形成する（ｇ）工程で、前記金属層を、前記ゲート配線の前記貫通穴又は前記切り欠き内の部分の上にも形成し、前記金属層をエッチングする（ｈ）工程で、前記ゲート配線の前記貫通穴又は前記切り欠き内の前記部分もエッチングして前記ゲート配線を切断することを特徴とする。本発明によれば、本来行われる工程で併せてゲート配線を切断するので、工程を増やすことなく、ゲート配線の露出による影響を防ぐことができる。
【００１０】
（４）本発明に係る表示装置は、基板と、ゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された信号配線と、前記半導体層及び前記信号配線を覆い、前記配線上に位置するスルーホールを有するパッシベーション膜と、前記スルーホールを介して前記信号配線に電気的に接続されるように前記パッシベーション膜上に形成された画素電極と、を有し、前記ゲート絶縁膜及び前記パッシベーション膜は、連通する貫通穴又は切り欠きを有し、前記ゲート配線の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図２】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図３】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図４】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図５】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図６】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図７】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図８】本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【図９】本発明を適用した表示装置の一部を示す平面図である。
【図１０】図９に示す表示装置のX-X線断面図である。
【図１１】図９に示す表示装置のXI-XI線断面図である。
【図１２】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１３】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１４】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１５】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１６】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１７】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１８】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図１９】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図２０】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図２１】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【図２２】本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１３】
［第１の実施の形態］
図１〜図８は、本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。
【００１４】
本実施の形態では、図１に示すように、基板３１０を用意する。基板３１０は、例えばガラスからなり、光透過性が要求されることがある。基板３１０は、複数の表示装置を一体的に製造するためのマザー基板である。１枚の基板３１０には、複数の製品領域（表示装置の部品にされる領域）があり、それぞれの製品領域には有効表示領域（画像表示のための領域）がある。
【００１５】
表示装置として液晶表示パネルを例に挙げると、基板３１０は、薄膜からなる電界効果トランジスタ、画素電極及び配線などを含むＴＦＴ（Thin Film Transistor）基板（又はアレイ基板）である。なお、液晶表示パネルの駆動方式は、IPS（In Plane Switching）方式、TN（Twisted Nematic）方式又はVA（Vertical Alignment）方式などいずれの方式であってもよく、方式に応じた電極及び配線が形成される。また、本発明に係る表示装置は、液晶表示パネルに限定されるものではなく、エレクトロルミネッセンス表示装置であってもよい。
【００１６】
基板３１０にはゲート配線３１６を形成する。ゲート配線３１６の一部は、電界効果トランジスタのゲート電極である。つまり、ゲート電極が下に位置するボトムゲート型を本実施の形態では説明する。ゲート配線３１６の上には、例えばシリコン窒化物などからなるゲート絶縁膜３１８を形成する。
【００１７】
基板３１０（ゲート絶縁膜３１８上）に、例えばアモルファスシリコンなどから半導体層３２０を形成する。半導体層３２０は、電界効果トランジスタのソース領域、ドレイン領域及びチャネル領域を有するようにパターニングされている。図１に示す断面では、ゲート配線３１６の上方のみに半導体層３２０が設けられている。半導体層３２０とゲート配線３１６は、ゲート絶縁膜３１８によって電気的に絶縁されている。
【００１８】
図２に示すように、配線３３０を形成する。配線３３０はソース電極３３２及びドレイン電極３３４に分離されるようにパターニングする。パターニングは、エッチングレジスト３２８を介するエッチングによって行う。エッチングレジスト３２８は、フォトレジストをフォトリソグラフィによってパターニングして形成する。そして、配線３３０の電気的検査を行う。電気的検査を行うときには、配線３３０は、複数の製品領域を横切るように連続的に延びており、例えばドレイン電極３３４同士が電気的に接続されている。したがって、複数の製品領域についての電気的検査を一括して行うことができる。
【００１９】
図３に示すように、パターニングされた配線３３０の上にパッシベーション膜３３６を形成する。パッシベーション膜３３６は、絶縁性を有する半導体化合物（例えばＳｉＯ2又はＳｉＮ）からなる。
【００２０】
図４に示すように、パッシベーション膜３３６をエッチングして、配線３３０との電気的接続を図るためのスルーホール３４２を形成する。スルーホール３４２は、配線３３０の一部上に形成する。スルーホール３４２の形成と同時に、配線３３０の、ソース電極３３２及びドレイン電極３３４よりも基板３１０の切断ライン（図８参照）方向の位置で、配線３３０の幅を内側に含む大きさの貫通穴（又は切り欠き）３４４をパッシベーション膜３３６に形成する。
【００２１】
図５に示すように、パッシベーション膜３３６上及び配線３３０のスルーホール３４２内の部分上に金属層３２２を形成する。同時に、金属層３２２を、配線３３０の貫通穴（又は切り欠き）３４４内の部分の上にも形成する。
【００２２】
図６に示すように、金属層３２２の、画素電極３４８（図７参照）を形成するための領域上に、エッチングレジスト３２９を形成する。
【００２３】
図７に示すように、金属層３２２をエッチングして画素電極３４８を形成する。なお、図７には画素電極３４８の一部のみが示されている。画素電極３４８の形成と同時に、配線３３０の貫通穴（又は切り欠き）３４４内の部分もエッチングして配線３３０を切断する。本実施の形態によれば、本来行われる工程で併せて配線３３０を切断するので、工程を増やすことなく、配線３３０の露出による影響を防ぐことができる。
【００２４】
図８に示すように、基板３１０を切断する。基板３１０の切断と同時に、パッシベーション膜３３６及びゲート絶縁膜３１８も切断する。こうして、個々のＴＦＴ基板を得ることができ、図示しない対向基板（カラーフィルタ基板）を配置してから基板３１０及び対向基板を切断すれば、表示装置が得られる。
【００２５】
本実施の形態に係る表示装置は、基板３１０と、基板３１０上に形成された半導体層３２０と、半導体層３２０の上に位置する部分を有するように形成された配線３３０と、を有する。パッシベーション膜３３６は、半導体層３２０及び配線３３０を覆い、配線３３０上に位置するスルーホール３４２を有する。パッシベーション膜３３６は、切り欠き（又は貫通穴）３４６を有している。スルーホール３４２を介して配線３３０に電気的に接続されるようにパッシベーション膜３３６上に画素電極３４８が形成されている。配線３３０の先端面と、パッシベーション膜３３６の切り欠き（又は貫通穴）３４６の面が面一になっている。本実施の形態に係る表示装置のその他の詳細は、上述した製造方法から自明の構造を含む。
【００２６】
上述した説明では、説明の便宜のために構造の一部を簡略化した例を使用したが、実際に本発明を適用する表示装置の構造はさらに複雑になることが想定される。
【００２７】
図９は、本発明を適用した表示装置の一部を示す平面図である。図１０は、図９に示す表示装置のX-X線断面図である。図１１は、図９に示す表示装置のXI-XI線断面図である。
【００２８】
この例では、配線２３０は、ドレイン電極２３２及びソース電極２３４に分離されている。ドレイン電極２３２はＵ字状になっており、線状のソース電極２３４がＵ字の内側に入り込んでいる。図９には１つのドレイン電極２３２が示されているが、複数のドレイン電極２３２が配線ライン２３８によって電気的に接続されている。配線２３０の電気的検査時には、配線ライン２３８は複数の製品領域を横切るように連続的に延びている。
【００２９】
ドレイン電極２３２及びソース電極２３４の下には半導体層２２０があり、半導体層２２０の下にはゲート絶縁膜２１８があり、ゲート絶縁膜２１８の下にはゲート配線２１６がある。ドレイン電極２３２及びソース電極２３４はパッシベーション膜２３６によって覆われ、パッシベーション膜２３６上には画素電極２４０が設けられている。画素電極２４０はパッシベーション膜２３６に形成されたスルーホール２４２を介してソース電極２３４に電気的に接続されている。
【００３０】
［第２の実施の形態］
図１２〜図２２は、本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。
【００３１】
図１２に示すように、基板４１０にゲート配線４１６を形成する。そして、ゲート配線４１６の電気的検査を行う。ゲート配線４１６は、複数の製品領域４１２を横切るように連続的に延びている。したがって、複数の製品領域４１２についての電気的検査を一括して行うことができる。
【００３２】
図１３に示すように、ゲート配線４１６上にゲート絶縁膜４１８を形成する。
【００３３】
図１４に示すように、ゲート絶縁膜４１８上に、パターニングされた半導体層４２０及び半導体層４２０上の信号配線４５０を形成する。
【００３４】
図１５に示すように、信号配線４５０上にパッシベーション膜４３６を形成する。パッシベーション膜４３６は、絶縁性を有する半導体化合物（例えばＳｉＯ2又はＳｉＮ）からなる。
【００３５】
図１６に示すように、パッシベーション膜４３６をエッチングして、信号配線４５０との電気的接続を図るためのスルーホール４４２をパッシベーション膜４３６に形成する。同時に、図１７（図１６とは切断位置の異なる断面図）に示すように、ゲート配線４１６の、半導体層４２０よりも基板４１０の切断ライン（図２２参照）方向の位置で、ゲート配線４１６の幅を内側に含む大きさの貫通穴（又は切り欠き）４４４をパッシベーション膜４３６及びゲート絶縁膜４１８に連通するように形成する。
【００３６】
図１８に示すように、パッシベーション膜４３６上及び信号配線４５０のスルーホール４４２内の部分上に金属層４２２を形成する。同時に、図１９（図１８とは切断位置の異なる断面図）に示すように、金属層４２２を、ゲート配線４１６の貫通穴（又は切り欠き）４４４内の部分の上にも形成する。
【００３７】
図２０に示すように、金属層４２２をエッチングして画素電極４４８を形成する。同時に、図２１（図２０とは切断位置の異なる断面図）に示すように、ゲート配線４１６の貫通穴（又は切り欠き）４４４内の部分もエッチングしてゲート配線４１６を切断する。本実施の形態によれば、本来行われる工程で併せてゲート配線４１６を切断するので、工程を増やすことなく、ゲート配線４１６の露出による影響を防ぐことができる。
【００３８】
画素電極４４８を形成した後に、図２２に示すように、基板４１０を切断する。こうして、個々のＴＦＴ基板を得ることができ、図示しない対向基板（カラーフィルタ基板）を配置してから基板４１０及び対向基板を切断すれば、表示装置が得られる。本実施の形態のその他の詳細は、第１の実施の形態で説明した内容が該当する。
【００３９】
本実施の形態に係る表示装置は、基板４１０と、ゲート配線４１６と、ゲート配線４１６を覆うゲート絶縁膜４１８と、ゲート絶縁膜４１８上に形成された半導体層４２０と、半導体層４２０の上に位置する部分を有するように形成された信号配線４５０と、を有する（図２０参照）。パッシベーション膜４３６は、半導体層４２０及び信号配線４５０を覆い、配線４３０上に位置するスルーホール４４２を有する。スルーホール４４２を介して信号配線４５０に電気的に接続されるように、パッシベーション膜４３６上に画素電極４４８が形成されている。ゲート絶縁膜４１８及びパッシベーション膜４３６は、連通する切り欠き（又は貫通穴）４４６を有する（図２２参照）。ゲート配線４１６の先端面と切り欠き（又は貫通穴）４４６の面が面一になっている。本実施の形態に係る表示装置のその他の詳細は、上述した製造方法から自明の構造を含む。
【００４０】
本発明は、上述した実施の形態に限定されるものではなく種々の変形が可能である。例えば、実施の形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００４１】
２１６  ゲート配線、２１８  ゲート絶縁膜、２２０  半導体層、２３０  配線、２３２  ドレイン電極、２３４  ソース電極、２３６  パッシベーション膜、２３８  配線ライン、２４０  画素電極、２４２  スルーホール、３１０  基板、３１６  ゲート配線、３１８  ゲート絶縁膜、３２０  半導体層、３２２  金属層、３２８  エッチングレジスト、３２９  エッチングレジスト、３３０  配線、３３２  ソース電極、３３４  ドレイン電極、３３６  パッシベーション膜、３４２  スルーホール、３４４  貫通穴（切り欠き）、３４６  切り欠き（貫通穴）、３４８  画素電極、４１０  基板、４１２  製品領域、４１６  ゲート配線、４１８  ゲート絶縁膜、４２０  半導体層、４２２  金属層、４３０  配線、４３６  パッシベーション膜、４４２  スルーホール、４４４  貫通穴（切り欠き）、４４６  切り欠き（貫通穴）、４４８  画素電極、４５０  信号配線。
【図１】
2011043640.tif 000003
【図２】
2011043640.tif 000004
【図３】
2011043640.tif 000005
【図４】
2011043640.tif 000006
【図５】
2011043640.tif 000007
【図６】
2011043640.tif 000008
【図７】
2011043640.tif 000009
【図８】
2011043640.tif 000010
【図９】
2011043640.tif 000011
【図１０】
2011043640.tif 000012
【図１１】
2011043640.tif 000013
【図１２】
2011043640.tif 000014
【図１３】
2011043640.tif 000015
【図１４】
2011043640.tif 000016
【図１５】
2011043640.tif 000017
【図１６】
2011043640.tif 000018
【図１７】
2011043640.tif 000019
【図１８】
2011043640.tif 000020
【図１９】
2011043640.tif 000021
【図２０】
2011043640.tif 000022
【図２１】
2011043640.tif 000023
【図２２】
2011043640.tif 000024