(57)【要約】【課題】ＩｎＭＺｎＯ系半導体膜を有する薄膜トランジスタ基板のドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる薄膜トランジスタ基板の製造方法を提供する。【解決手段】基板１０上に、ゲート電極１３、ゲート絶縁膜１４、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）系半導体膜１５、ソース電極１６ｓ及びドレイン電極１６ｄが形成された薄膜トランジスタ基板１の製造方法であって、所定パターンのＩｎＭＺｎＯ系半導体膜１５を形成する工程と、ＩｎＭＺｎＯ系半導体膜１５を覆う少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる保護膜１７を設ける工程と、保護膜１７を覆うアルミニウム、チタン及びモリブデンのいずれかからなる金属膜１８を設ける工程と、金属膜１８を設けた後に熱処理する工程とを有する。【選択図】図１
2011108739.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極、ゲート絶縁膜、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）系半導体膜、ソース電極及びドレイン電極が形成された薄膜トランジスタ基板の製造方法であって、
所定パターンの前記ＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる保護膜を設ける工程と、前記保護膜を覆うアルミニウム、チタン及びモリブデンのいずれかからなる金属膜を設ける工程と、前記金属膜を設けた後に熱処理する工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
基板上に所定パターンのゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を覆う保護膜を形成する工程と、前記保護膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜を除去する工程と、を有する、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
基板上に所定パターンのゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を渡る所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う保護膜を形成する工程と、前記保護膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜を除去する工程と、を有する、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
基板上に所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を覆う保護膜でもあるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜をエッチングして所定パターンのゲート電極を形成する工程と、を有する、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
基板上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を渡る所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う保護膜でもあるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜をエッチングして所定パターンのゲート電極を形成する工程と、を有する、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記熱処理を、窒素ガス雰囲気、酸化性ガス雰囲気又は水蒸気雰囲気で行う、請求項１〜５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記熱処理が、２００℃以下の温度での熱処理である、請求項１〜６のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記基板がプラスチック基板である、請求項１〜７のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項９】
プラスチック基板と、ゲート電極と、ゲート絶縁膜と、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）系半導体膜と、ソース電極と、ドレイン電極とを少なくとも有する薄膜トランジスタ基板において、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比が少なくとも１０５以上であることを特徴とする薄膜トランジスタ基板。
【請求項１０】
前記薄膜トランジスタが、ボトムゲートトップコンタクト構造、ボトムゲートボトムコンタクト構造、トップゲートトップコンタクト構造又はトップゲートボトムコンタクト構造である、請求項９に記載の薄膜トランジスタ基板。
【請求項１１】
請求項９又は１０に記載の薄膜トランジスタ基板をアクティブマトリックス型スイッチング素子基板として用いることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板、その製造方法及び画像表示装置に関する。さらに詳しくは、ＩｎＭＺｎＯ系半導体膜を有する薄膜トランジスタ基板において、基板に熱ダメージを与えない低温熱処理でもドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板並びに画像表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin  Film  Transistor）基板は、液晶ディスプレイ（ＬＣＤ：Liquid  Crystal  Display）や有機ＥＬディスプレイなどの駆動素子基板として用いられている。薄膜トランジスタには、逆スタガ型（トップゲート）やスタガ型（ボトムゲート）等の構造形態があり、また、薄膜トランジスタを構成する半導体膜としては、アモルファスシリコン半導体膜やポリシリコン半導体膜が一般的に適用されている。しかし、アモルファスシリコン半導体膜は、特性が安定しているものの移動度が小さく、一方、ポリシリコン半導体膜は、移動度が高いものの高温（例えば６００℃以上）の熱処理工程を必要とする。
【０００３】
こうした中、有機ＥＬ素子や電気泳動素子を利用したフレキシブルな表示装置（有機ＥＬディスプレイ、電気泳動ディスプレイ等）についての研究開発が活発に行われている。フレキシブルな表示装置に使用するＴＦＴ基板の構成部材として、耐熱性に乏しいが柔軟性に優れたプラスチック基板や汎用ガラス基板等が検討されている。表示装置を構成する基板には、駆動素子である薄膜トランジスタを直接形成するため、そうしたプラスチック基板には、薄膜トランジスタを製造する際の工程温度が加わる。しかしながら、プラスチック基板は耐熱性が乏しく、薄膜トランジスタの製造工程中に、プラスチック基板にダメージを与える高温の熱処理工程を含ませることはできない。
【０００４】
一方で、近年、酸化物薄膜を半導体膜として用いた薄膜トランジスタの研究が活発に行われている。特許文献１では、Ｉｎ、Ｇａ、Ｚｎからなる酸化物（「ＩＧＺＯ」と略す。）の多結晶薄膜をＴＦＴの半導体膜に用いた例が提案され、非特許文献１と特許文献２では、ＩＧＺＯのアモルファス薄膜をＴＦＴの半導体膜に用いた例が提案されている。これらのＩＧＺＯを半導体膜に用いたＴＦＴは、室温での成膜が可能であり、プラスチック基板にダメージを与えることなく形成が可能であるとされている。
【０００５】
また、特許文献３では、ＩＧＺＯ薄膜を半導体膜として用いたＴＦＴにおいて、雰囲気の変化に起因する不安定動作を起こさず、安定したＴＦＴ動作特性を得るためには、ＩＧＺＯ半導体膜を保護膜で覆って安定性を高めることを提案している。また、特許文献４では、ＩＧＺＯ半導体膜に対し、酸化ガス雰囲気中において２００℃以上６００℃以下、通常４００℃の熱処理を行うことにより、長期間駆動での安定性を高めている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】K.Nomura  et.al.,  Nature,  vol.432,  p.488-492(2004)
【特許文献】
【０００７】
【特許文献１】特開２００４−１０３９５７号公報
【特許文献２】特表２００５−８８７２６号公報
【特許文献３】特開２００７−７３７０５号公報
【特許文献４】特開２００７−３１１４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＩＧＺＯ半導体膜を有するＴＦＴの製造工程では、ＩＧＺＯ半導体膜を成膜した後の他の膜（絶縁膜や電極）の成膜やエッチングが、ＩＧＺＯ半導体膜の半導体特性を低下させる原因になる。例えば、特許文献３に記載の保護膜を設けた場合においては、その後の環境変化に対しては効果があると考えられるが、保護膜形成前にＩＧＺＯ半導体膜に加わったダメージを解消できておらず、例えば大きなＯＮ／ＯＦＦ比を得ることができない。また、特許文献４では、２００℃以上６００℃以下（通常４００℃）の熱処理を適用してＩＧＺＯ半導体膜の安定性を高めているが、基板として耐熱性の乏しいプラスチック基板を用いた場合には、基板への熱ダメージが大きく、そうした手段は適用できない。例えば、フレキシブル基板として好ましく用いるポリエチレンナフタレート基板は、ガラス転移温度が１５０℃以下であり、概ね２００℃を超えた温度での熱処理は避けるべきである。
【０００９】
本発明は、上記の現況に鑑みてなされたものであって、その目的は、ＩｎＭＺｎＯ系半導体膜を有する薄膜トランジスタ基板のドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる薄膜トランジスタ基板の製造方法を提供することにある。
【００１０】
本発明の他の目的は、ＩｎＭＺｎＯ系半導体膜の形成基板として高温熱処理を適用できないプラスチック基板を用いた場合に、プラスチック基板に熱ダメージを与えない低温熱処理でもドレイン電流のＯＮ／ＯＦＦ比が大きい薄膜トランジスタ基板を提供すること、及びその薄膜トランジスタ基板を有する画像表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明者は、ＩｎＭＺｎＯ系半導体膜を有する薄膜トランジスタ基板の高品質化についての研究過程で、成膜したＩｎＭＺｎＯ系半導体膜上又は上方に特定の化合物膜を形成し、さらにその化合物膜上に特定の金属膜を形成した後に熱処理を施すことによって、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比を大きくすることができることを発見し、本発明を完成させた。
【００１２】
すなわち、本発明に係る薄膜トランジスタ基板の製造方法は、基板上に、ゲート電極、ゲート絶縁膜、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）系半導体膜、ソース電極及びドレイン電極が形成された薄膜トランジスタ基板の製造方法であって、所定パターンの前記ＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる保護膜を設ける工程と、前記保護膜を覆うアルミニウム、チタン及びモリブデンのいずれかからなる金属膜を設ける工程と、前記金属膜を設けた後に熱処理する工程と、を有することを特徴とする。
【００１３】
ＩｎＭＺｎＯ系半導体膜は、そのパターニングやその上に他の膜（例えばゲート絶縁膜、ソース電極・ドレイン電極、保護膜）を形成した際に欠陥等が生じて半導体特性が低下（例えば導体化）する。この発明によれば、所定パターンのＩｎＭＺｎＯ系半導体膜を覆う保護膜（少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる膜）を設け、さらに金属膜（アルミニウム、チタン及びモリブデンのいずれかからなる膜）を設けた後に熱処理を施すことによって、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる。こうした特定種の膜をＩｎＭＺｎＯ系半導体膜上に積層して熱処理を施すことにより、その熱処理時に保護膜と金属膜との界面で生じた原子状水素が、ＩｎＭＺｎＯ系半導体膜中で半導体特性を低下させる欠陥を終端したためと考えられる。こうして得られた薄膜トランジスタ基板は、安定で高品質な駆動素子基板として利用でき、特に大面積の表示装置のＴＦＴ基板として好ましい。
【００１４】
本発明に係る薄膜トランジスタ基板の製造方法は、その構造形態により、以下の（１）〜（４）に示すように特定できる。
【００１５】
（１）ボトムゲートトップコンタクト構造に係る薄膜トランジスタ基板の製造方法は、基板上に所定パターンのゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を覆う保護膜を形成する工程と、前記保護膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜を除去する工程と、を有する。
【００１６】
（２）ボトムゲートボトムコンタクト構造に係る薄膜トランジスタ基板の製造方法は、基板上に所定パターンのゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を渡る所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う保護膜を形成する工程と、前記保護膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜を除去する工程と、を有する。
【００１７】
（３）トップゲートトップコンタクト構造に係る薄膜トランジスタ基板の製造方法は、基板上に所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を覆う保護膜でもあるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜をエッチングして所定パターンのゲート電極を形成する工程と、を有する。
【００１８】
（４）トップゲートボトムコンタクト構造に係る薄膜トランジスタ基板の製造方法は、基板上に所定パターンのソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を渡る所定パターンのＩｎＭＺｎＯ系半導体膜を形成する工程と、前記ＩｎＭＺｎＯ系半導体膜を覆う保護膜でもあるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属膜を形成する工程と、前記金属膜を設けた後に熱処理する工程と、前記金属膜をエッチングして所定パターンのゲート電極を形成する工程と、を有する。
【００１９】
これら（１）〜（４）の発明によれば、各構造の薄膜トランジスタ基板において、所定パターンのＩｎＭＺｎＯ系半導体膜を覆う特定種の保護膜（又は保護膜でもあるゲート絶縁膜）を設け、さらに特定種の金属膜を設けた後に熱処理を施すことによって、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる。
【００２０】
本発明に係る薄膜トランジスタ基板の製造方法において、前記熱処理を、窒素ガス雰囲気、酸化性ガス雰囲気又は水蒸気雰囲気で行うことが好ましい。
【００２１】
この発明によれば、これらの雰囲気で熱処理することにより、上記効果を実現できる。
【００２２】
本発明に係る薄膜トランジスタ基板の製造方法において、前記熱処理が、前記基板に熱ダメージを与えない２００℃以下の温度での熱処理である。
【００２３】
この発明によれば、２００℃以下の低温熱処理でもドレイン電流のＯＮ／ＯＦＦを高めることができる。
【００２４】
本発明に係る薄膜トランジスタ基板の製造方法において、前記基板がプラスチック基板である。
【００２５】
この発明によれば、非耐熱基板であるプラスチック基板を用いた場合、そのプラスチック基板に悪影響が生じない低温熱処理でもドレイン電流のＯＮ／ＯＦＦを高めることができる。また、プラスチック基板で構成した薄膜トランジスタ基板はフレキシブル性と軽量化を実現できるので、得られる薄膜トランジスタ基板は、大面積のフレキシブルディスプレイの薄膜トランジスタ基板として好ましく適用できる。
【００２６】
上記課題を解決する本発明に係る薄膜トランジスタ基板は、プラスチック基板と、ゲート電極と、ゲート絶縁膜と、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）系半導体膜と、ソース電極と、ドレイン電極とを少なくとも有する薄膜トランジスタ基板において、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比が少なくとも１０５以上であることを特徴とする。
【００２７】
この発明によれば、基板として非耐熱性のプラスチック基板を有し、半導体膜としてＩｎＭＺｎＯ系半導体膜を有し、薄膜トランジスタのＯＮ／ＯＦＦ比が少なくとも１０５以上となる従来では得ることができなかった薄膜トランジスタ基板を提供できる。
【００２８】
本発明に係る薄膜トランジスタ基板において、前記薄膜トランジスタが、ボトムゲートトップコンタクト構造、ボトムゲートボトムコンタクト構造、トップゲートトップコンタクト構造又はトップゲートボトムコンタクト構造である。
【００２９】
この発明によれば、各構造の薄膜トランジスタにおいて、ドレイン電流のＯＮ／ＯＦＦ比の大きな薄膜トランジスタ基板を提供することができる。
【００３０】
上記課題を解決するための本発明に係る画像表示装置は、上記本発明に係る薄膜トランジスタ基板をアクティブマトリックス型スイッチング素子基板として用いることを特徴とする。
【００３１】
この発明によれば、ＯＮ／ＯＦＦ比の大きい薄膜トランジスタ基板を用いるので、高品質なアクティブマトリックス型スイッチング素子基板を有する画像表示装置となる。また、基板としてプラスチック基板を適用した場合には、大面積のフレキシブルディスプレイのスイッチング素子基板として好ましく適用できる。
【発明の効果】
【００３２】
本発明に係る薄膜トランジスタ基板の製造方法によれば、所定パターンのＩｎＭＺｎＯ系半導体膜を覆う保護膜を設け、さらに金属膜を設けた後に熱処理を施すので、薄膜トランジスタのドレイン電流のＯＮ／ＯＦＦ比を大きくすることができる。得られた薄膜トランジスタ基板は、安定で高品質な駆動素子基板として利用でき、特に大面積の表示装置のＴＦＴ基板として好ましい。
【００３３】
本発明に係る薄膜トランジスタ基板は、基板として非耐熱性のプラスチック基板を有し、半導体膜としてＩｎＭＺｎＯ系半導体膜を有し、薄膜トランジスタのＯＮ／ＯＦＦ比が少なくとも１０５以上となる従来では得ることができなかった薄膜トランジスタ基板であり、例えば有機ＥＬ素子を利用したフレキシブル有機ＥＬディスプレイや、電気泳動素子を利用したフレキシブル電気泳動ディスプレイ（電子ペーパ）等の表示装置に好ましく用いることができる。
【００３４】
本発明に係る画像表示装置は、高品質なアクティブマトリックス型スイッチング素子基板を有する画像表示装置であるので、特に基板としてプラスチック基板を適用した場合には、大面積のフレキシブルディスプレイのスイッチング素子基板として好ましく適用できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１形態に係る薄膜トランジスタ素子基板とその製造方法の例を示す説明図である。
【図２】本発明の第２形態に係る薄膜トランジスタ素子基板とその製造方法の例を示す説明図である。
【図３】本発明の第３形態に係る薄膜トランジスタ素子基板とその製造方法の例を示す説明図である。
【図４】本発明の第４形態に係る薄膜トランジスタ素子基板とその製造方法の例を示す説明図である。
【図５】実施例と比較例で得られた薄膜トランジスタ基板において、ゲート電圧に対するドレイン電流の変化を示すグラフである。
【発明を実施するための形態】
【００３６】
以下、本発明に係る薄膜トランジスタ素子基板及びその製造方法、並びに画像表示装置について詳細に説明する。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００３７】
［基本構成］
本発明に係る薄膜トランジスタ基板（以下「ＴＦＴ基板」と略す。）１の製造方法は、基板１０上に、ゲート電極１３、ゲート絶縁膜１４、ＩｎＭＺｎＯ系半導体膜（以下「ＩＭＺＯ半導体膜」と略す。）１５、ソース電極１６ｓ及びドレイン電極１６ｄが形成されたＴＦＴ基板の製造方法である。そして、その特徴は、所定パターンのＩＭＺＯ半導体膜１５を形成する工程と、そのＩＭＺＯ半導体膜１５を覆う少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる保護膜１７を設ける工程と、その保護膜１７を覆うアルミニウム、チタン及びモリブデンのいずれかからなる金属膜１８を設ける工程と、その金属膜１８を設けた後に熱処理する工程と、を有することにある。
【００３８】
本発明者は、ＩＭＺＯ半導体膜１５を有するＴＦＴ基板１の高品質化についての研究過程で、ＩＭＺＯ半導体膜１５が、そのパターニングやその上に他の膜（例えばゲート絶縁膜１４、ソース電極１６ｓ・ドレイン電極１６ｄ、保護膜１７）を形成した際に欠陥等が生じて半導体特性が低下（例えば導体化）するという課題を得た。この課題に対し、本発明者は、ＩＭＺＯ半導体膜１５上又はその上方にＩＭＺＯ半導体膜１５を覆う保護膜１７（少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる膜）を設け、さらに金属膜１８（アルミニウム、チタン及びモリブデンのいずれかからなる膜）を設けた後に熱処理を施すことによって、ドレイン電流のＯＮ／ＯＦＦ比を大きくできることを発見した。
【００３９】
こうした製造方法で得られたＴＦＴ基板１（１Ａ〜１Ｄ）は、図１（Ｂ）、図２（Ｂ）、図３（Ｂ）及び図４（Ｂ）に示すように、基板１０と、ゲート電極１３と、ゲート絶縁膜１４と、ＩＭＺＯ半導体膜１５と、ソース電極１６ｓと、ドレイン電極１６ｄとを少なくとも有するものであって、そのドレイン電流のＯＮ／ＯＦＦ比が少なくとも１０５以上という大きな値となっている。特に基板１０が高温で熱処理できない非耐熱性のプラスチック基板である場合においては、ドレイン電流のＯＮ／ＯＦＦ比が少なくとも１０５以上となり、従来では得ることができなかった高品質のＴＦＴ基板１を提供できる。こうしたＴＦＴ基板１は、例えば有機ＥＬ素子を利用したフレキシブル有機ＥＬディスプレイや、電気泳動素子を利用したフレキシブル電気泳動ディスプレイ（電子ペーパ）等の表示装置に好ましく用いることができる。
【００４０】
ＴＦＴ基板１の構造形態は特に限定されず、図１（Ｂ）に示す形態（第１形態）のボトムゲートボトムコンタクト構造であってもよいし、図２（Ｂ）に示す形態（第２形態）のボトムゲートトップコンタクト構造であってもよいし、図３（Ｂ）に示す形態（第３形態）のトップゲートトップコンタクト構造であってもよいし、図４（Ｂ）に示す（第４形態）のトップゲートボトムコンタクト構造であってもよく、いずれの構造形態であっても高いＴＦＴ特性を有するので、安定で高品質な駆動素子基板として利用でき、特に大面積の表示装置のＴＦＴ基板として好ましく適用できる。
【００４１】
次に、本発明に係るＴＦＴ基板１の製造方法について、その構造形態により以下の第１実施形態〜第４実施形態に分けて詳しく説明する。なお、「上に」とは、そのものの上に設けられていることを意味し、「覆う」とは、そのものの上に設けられるとともに、そのものの周りにも設けられていることを意味する。
【００４２】
［第１実施形態］
ボトムゲートトップコンタクト構造に係るＴＦＴ基板１Ａの製造方法は、図１に示すように、基板１０上に所定パターンのゲート電極３を形成する工程と、ゲート電極１３を覆うゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４上に所定パターンのＩＭＺＯ半導体膜１５を形成する工程と、ＩＭＺＯ半導体膜１５上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する工程と、ソース電極１６ｓ及びドレイン電極１６ｄを覆う保護膜１７を形成する工程と、保護膜１７上に金属膜１８を形成する工程と、金属膜１８を設けた後に熱処理する工程と、金属膜１８を除去する工程と、を有する。なお、図１（Ａ）は金属膜１８を除去する前のＴＦＴ基板１Ａ’であり、図１（Ｂ）は金属膜１８を除去した後のＴＦＴ基板１Ａである。また、図１では、基板１０上には、必要に応じて設けられる第１下地膜１１と、その第１下地膜１１上に必要に応じて形成される第２下地膜１２とを示しているが、その第１下地膜１１の形成工程と第２下地膜１２の形成工程は任意である。
【００４３】
（ゲート電極形成工程）
先ず、基板１０上に所定パターンのゲート電極３を形成する。基板１０の種類や構造は特に限定されるものではなく、用途に応じてフレキシブルな材質や剛性を有する材質等が選択される。具体的に用いることができる材料としては、例えば、ガラス、石英、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリメタクリレート、ポリメチルメタクリレート、ポリメチルアクリレート、ポリエステル、ポリカーボネート、ポリサルホン、ポリアリレート、ポリエーテルサルホン、ポリアミド、ポリエーテルイミド等を挙げることができる。通常は、透明電極であるＩＴＯ付きガラス基板やＩＴＯ付きプラスチック基板等が好ましく用いられる。
【００４４】
基板１０の厚さは、得られるＴＦＴ基板にフレキシブル性を持たせるか否かによっても異なり特に限定されないが、厚さ５〜３００μｍのフレキシブルなプラスチック基板が好ましく用いられる。また、ガラス基板の場合には、厚さ５０μｍ〜３ｍｍ程度のものが用いられる。基板１０の形状は特に限定されないが、パネル状、チップ状、カード状、ディスク状等を挙げることができる。なお、枚葉状又は連続状の基板１０上にＴＦＴ基板を形成した後に個々のパネル状、チップ状、カード状、ディスク状に分断加工してもよい。
【００４５】
本発明に係る製造方法では、後述するように、熱処理を約２００℃以下の低温で行うことができるので、耐熱性に乏しい非耐熱性基板であるプラスチック基板や、耐熱性の点ではやや劣るが安価な無アルカリガラス基板を基板１０として用いることができる点で顕著な効果がある。
【００４６】
基板１０上には、必要に応じて第１下地膜１１や第２下地膜１２を形成する。第１下地膜１１や第２下地膜１２は、その機能や目的に応じて必要な領域のみに形成してもよいし全面に形成してもよい。第１下地膜１１と第２下地膜１２は、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜やバッファ膜（熱緩衝膜）として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。
【００４７】
好ましい例としては、第１下地膜１１を密着膜として、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜を形成し、第２下地膜１２をバッファ膜として、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜を積層することが好ましい。
【００４８】
第１下地膜１１を密着膜として形成する場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１ｎｍ以上２００ｎｍ以下程度の範囲内であることが好ましく、３ｎｍ以上５０ｎｍ以下程度の範囲内であることがより好ましい。一方、第２下地膜１２をバッファ膜として形成する場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下程度の範囲内であることが好ましく、成膜時間の点からは１００ｎｍ以上５００ｎｍ以下程度の範囲内であることがより好ましい。
【００４９】
こうした第１下地膜１１と第２下地膜１２は、各種の蒸着法、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００５０】
ゲート電極１３を、基板１０上又は第１下地膜１１乃至第２下地膜１２が設けられている場合にはその上に所定パターンで形成する。ゲート電極材料としては、例えば、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電材料、Ａｌ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｕ、ＡｌＭｇ、ＭｏＷ、ＭｏＮｂ等の金属材料を好ましく挙げることができる。なお、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような透明な導電性高分子等であってもよい。
【００５１】
ゲート電極１３の形成は、ゲート電極材料の種類や基板１０の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、透明導電材料又は金属材料でゲート電極１３を形成する場合には、成膜手段としてスパッタリング法や各種ＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できるが、低温成膜が要求される場合には、成膜手段として低温成膜可能なスパッタリング法やプラズマＣＶＤ法を好ましく適用できる。また、導電性高分子でゲート電極１３を形成する場合には、成膜手段として真空蒸着法やパターン印刷法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ゲート電極１３の厚さは、通常、０．０５〜０．１μｍ程度である。
【００５２】
（ゲート絶縁膜形成工程）
次に、ゲート電極１３を覆うゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、絶縁性が高く、誘電率が比較的高く、ＴＦＴのゲート絶縁膜として適しているものであれば各種の材料を用いることができる。例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等を好ましく挙げることができる。また、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウム、チタン酸バリウムストロンチウムのうち少なくとも１種又は２種以上を挙げることができる。
【００５３】
ゲート絶縁膜１４の形成は、ゲート絶縁膜材料の種類や基板１０の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、ケイ素の酸化物、窒化物、酸窒化物等でゲート絶縁膜１４を形成する場合には、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ゲート絶縁膜１４の厚さは、通常、０．１〜０．３μｍ程度である。また、公知の塗布型ゲート絶縁膜形成材料を用いてゲート絶縁膜１４を塗布形成してもよく、この場合の厚さは、通常、０．２〜１．０μｍ程度である。
【００５４】
（ＩＭＺＯ半導体膜形成工程）
次に、ゲート絶縁膜１４上に所定パターンのＩＭＺＯ半導体膜１５を形成する。ＩＭＺＯ半導体膜１５を構成する酸化物は、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）を主たる構成元素とするアモルファス酸化物である。
【００５５】
特に、ＭがＧａであるＩｎＧａＺｎＯ系のアモルファス酸化物が好ましく、この場合、Ｉｎ：Ｇａ：Ｚｎの比が１：１：ｍ（ｍ＜６）であることが好ましい。また、Ｍｇをさらに含む場合においては、Ｉｎ：Ｇａ：Ｚｎ1-xＭｇxの比が１：１：ｍ（ｍ＜６）で０＜ｘ≦１であることが好ましい。なお、組成割合は、蛍光Ｘ線（ＸＲＦ）装置によって測定したものである。ＩｎＧａＺｎＯ系のアモルファス酸化物については、ＩｎとＧａとＺｎの広い組成範囲でアモルファス相を示す。この三元系でアモルファス相を安定して示す組成範囲としては、ＩｎｘＧａｙＺｎｚＯ（３ｘ／２＋３ｙ／２＋ｚ）で比率ｘ／ｙが０．４〜１．４の範囲であり、比率ｚ／ｙが０．２〜１２の範囲にあるように表すことができる。なお、ＺｎＯに近い組成とＩｎ２Ｏ３に近い組成で結晶質を示す。また、アモルファス酸化物が、ＩｎxＧａ1-x酸化物（０≦ｘ≦１）、ＩｎxＺｎ1-x酸化物（０．２≦ｘ≦１）、ＩｎxＳｎ1-x酸化物（０．８≦ｘ≦１）、Ｉｎx（Ｚｎ，Ｓｎ）1-x酸化物（０．１５≦ｘ≦１）から選ばれるいずれかのアモルファス酸化物であってもよい。
【００５６】
本発明では、後述の実施例で用いたＩｎＧａＺｎＯ系半導体膜（ＩＧＺＯ半導体膜）を好ましく挙げることができる。また、このＩＧＺＯ半導体膜には、必要に応じて、Ａｌ、Ｆｅ、Ｓｎ等を構成元素として加えたものであってもよい。このＩＧＺＯ半導体膜１５は、可視光を透過して透明膜又は半透明膜となるので、液晶や有機ＥＬを駆動するＴＦＴの半導体膜として用いれば、その半導体膜を開口部領域にも設けることができ、光開口部を拡大することができる。その結果、液晶表示装置、有機ＥＬ表示装置、電子ペーパ等の駆動用ＴＦＴ基板を構成する半導体膜に利用可能である。このＩＧＺＯ半導体膜は、室温から１５０℃程度の低温での成膜が可能であることから、耐熱性に乏しいプラスチック基板やガラス基板に対して好ましく適用できる。
【００５７】
ＩＭＺＯ半導体膜１５がアモルファスであるか否かは、測定対象となるＩＭＺＯ半導体膜に入射角度０．５°程度の低入射角によるＸ線回折を行った場合に、結晶質の存在を示す明瞭な回折ピークが検出されないこと、すなわち所謂ハローパターンが見られることで確認できる。そうしたハローパターンは、微結晶状態のＩＭＺＯ半導体膜でも見られるので、このＩＭＺＯ半導体膜１５には、そのような微結晶状態のＩＭＺＯ半導体膜も含まれるものとする。
【００５８】
ＩＭＺＯ半導体膜１５の形成は、半導体材料の種類や基板１０の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。なお、スパッタリングで成膜する場合におけるスパッタリングターゲットしては、所定のスパッタリング条件下で目的の成膜組成が得られるように調整されたスパッタリングターゲットを用いることが好ましい。通常、目的とする成膜組成と同じ組成のスパッタリングターゲットが好ましく用いられる。ＩＭＺＯ半導体膜１５の厚さは、成膜条件によって任意に設計されるために一概には言えないが、通常１０〜１５０ｎｍの範囲内であることが好ましく、３０〜１００ｎｍの範囲内であることがより好ましい。
【００５９】
なお、所定パターンのＩＭＺＯ半導体膜１５の形成工程では、(i)ゲート絶縁膜１４を覆う全面にＩＭＺＯ半導体膜１５を形成し、次いで、全面に形成されたＩＭＺＯ半導体膜１５をフォトレジストを用いたパターニング（露光、現像、エッチング）し、図１に示すパターンに加工する方法、又は、(ii)ゲート絶縁膜１４を覆う全面にＩＭＺＯ半導体膜１５を形成し、さらにそのＩＭＺＯ半導体膜１５を覆う全面にパッシベーション膜を形成し、次いで、パッシベーション膜をフォトレジスト法にて所定パターンにパターニング（露光、現像、エッチング）し、パターニングされたパッシベーション膜をマスクにしてＩＭＺＯ半導体膜１５をパターニング（エッチング）し、図１に示すパターンに加工する方法、のいずれかを適用できる。
【００６０】
ここで用いるパッシベーション膜は、液状にしたシリカ（ＳｉＯ２の水和物）やポリイミド樹脂等のパッシベーション膜用材料を塗布法で成膜し、その後にレジストを用いてパターニングすることができる。また、感光性を有するパッシベーション膜用材料を塗布法で成膜し、その後に露光現像して所定パターンのパッシベーション膜を形成してもよい。こうしたパッシベーション膜の厚さは、通常、０．１〜３μｍ程度である。
【００６１】
（ソース電極・ドレイン電極形成工程）
次に、ＩＭＺＯ半導体膜１５上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する。ソース電極材料及びドレイン電極材料は、ＩＧＺＯ半導体膜１５とのオーミック接触が考慮されて選択され、例えば、Ｔｉ、Ａｇ、Ｍｏ、ＭｏＷ等の金属膜や、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電膜を好ましく挙げることができる。また、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子等であってもよい。
【００６２】
ソース電極１６ｓ及びドレイン電極１６ｄの形成は、電極材料の種類や基板１０の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、金属膜や透明導電膜でソース電極１６ｓ及びドレイン電極１６ｄを形成する場合には、成膜手段としてＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ソース電極１６ｓ及びドレイン電極１６ｄの厚さは、通常、０．１〜０．３μｍ程度である。
【００６３】
なお、ＩＭＺＯ半導体膜１５上にパッシベーション膜を形成した場合（図示していない）には、ソース電極１６ｓ及びドレイン電極１６ｄの形成に先立って、ＩＭＺＯ半導体膜１５のチャネル領域以外のパッシベーション膜にコンタクトホールを形成してもよい。こうしたパッシベーション膜は、ＩＭＺＯ半導体膜１５のチャネル領域を保護しつつ、コンタクトホール部にソース電極接続部とドレイン電極接続部とを形成するために設けられる。
【００６４】
ところで、コンタクトホールを有するパッシベーション膜を設けた後には、通常、活性化処理が行われる。この活性化処理により、コンタクトホール部で露出したＩＭＺＯ半導体膜１５の導電性を高めてソース電極接続部及びドレイン電極接続部とすることができる。導電性を高めたソース電極接続部及びドレイン電極接続部にソース電極１６ｓ及びドレイン電極１６ｄをパターン成膜すると、ソース電極接続部及びドレイン電極接続部それぞれに対するソース電極１６ｓ及びドレイン電極１６ｄのオーミック抵抗を低減することができる。なお、活性化処理として代表的なプラズマ処理は、ＩＭＺＯ半導体膜１５に酸素欠損を生じさせる。
【００６５】
（保護膜形成工程）
次に、ソース電極１６ｓ及びドレイン電極１６ｄを覆う保護膜１７を形成する。保護膜１７は、図１に示すように、ＴＦＴ基板１を構成するＴＦＴを保護するように作用する膜である。保護膜１７を設けることにより、ＴＦＴの動作が雰囲気（例えば、水分、真空、温度）による影響を受けず、雰囲気の変化による不安定動作が生じずに、安定に動作させることができるという効果が得られる。したがって、保護膜１７は、ＴＦＴの基本構造が形成された後にその全体を覆うように設けられている。
【００６６】
保護膜１７の形成材料としては、少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物、金属酸窒化物等を挙げることができる。金属としては、ケイ素、アルミニウム等が好ましく、具体的には、金属酸化物としては、ＳｉＯ２、Ａｌ２Ｏ３等を挙げることができ、金属窒化物としては、ＳｉｘＮｙ、ＡｌＮ等を挙げることができ、金属炭化物としては、ＳｉＣ、ＴｉＣ等を挙げることができ、金属酸窒化物としては、ＳｉＯＮ、ＳｉＡｌＯＮ等を挙げることができる。中でも、ＳｉＯ２からなる保護膜が好ましい。
【００６７】
保護膜１７の形成方法としては、スパッタリング法、抵抗加熱蒸着法、レーザー蒸着法、電子ビーム蒸着法、化学気相成長法（ＣＶＤ法）等を挙げることができる。保護膜１７の厚さは、成膜条件によって任意に設計されるために一概には言えないが、通常１０ｎｍ以上２００ｎｍ以下の範囲内であることが好ましく、５０ｎｍ以上１５０ｎｍ以下の範囲内であることがより好ましい。
【００６８】
（金属膜形成工程）
次に、保護膜１７上に金属膜１８を形成する。図１（Ａ）は、金属膜１８を形成した後のＴＦＴ基板１Ａ’である。金属膜１８としては、Ａｌ，Ｔｉ，Ｍｏ等の金属からなる膜を好ましく挙げることができ、特にＡｌからなる膜が好ましい。金属膜１８の形成方法としては、スパッタリング法、抵抗加熱蒸着法、レーザー蒸着法、電子ビーム蒸着法、化学気相成長法（ＣＶＤ法）等を挙げることができる。金属膜１８の厚さは成膜条件によって任意に設計されるために一概には言えないが、通常２０ｎｍ以上２５０ｎｍ以下の範囲内であることが好ましく、２０ｎｍ以上２００ｎｍ以下の範囲内であることがより好ましい。
【００６９】
（熱処理工程）
次に、金属膜１８を設けた後に熱処理する。ここでの熱処理は、ＩＭＺＯ半導体膜１５上に保護膜１７と金属層１８が積層された態様で施すが、パッシベーション膜がＩＭＺＯ半導体膜１５上に設けられていた態様で施してもよい。熱処理は、ＩＭＺＯ半導体膜１５の半導体特性を高めるように作用する。具体的には、ＴＦＴのドレイン電流のＯＮ／ＯＦＦ比を少なくとも１０５以上に大きくすることができる。
【００７０】
ところで、ＩＭＺＯ半導体膜１５は、ＩＭＺＯ半導体膜１５上に形成するソース電極１６ｓとドレイン電極１６ｄの形成工程でのスパッタリング時又はプラズマＣＶＤ時のプラズマ、保護膜１７の形成工程でのスパッタリング時又はプラズマＣＶＤ時のプラズマ等で大きなダメージを受ける。具体的には、特にプラズマによって、ＩＭＺＯ半導体膜１５の酸化物に欠陥が生じて導体化（電気導電性が高くなる）し、半導体特性が低下する。本発明では、ＩＭＺＯ半導体膜１５上に保護膜１７（少なくとも１種の金属元素を含む金属酸化物、金属窒化物、金属炭化物及び金属酸窒化物のいずれかからなる膜）と金属層１８（アルミニウム、チタン及びモリブデンのいずれかからなる膜）を積層した態様で熱処理することによって、導体化して半導体特性が著しく低下したＩＭＺＯ半導体膜１５の特性を上記のように顕著に向上させることができる。
【００７１】
このような効果が生じる理由としては、おそらく、上記した特定種の膜（保護膜１７と金属膜１８）をＩＭＺＯ半導体膜１５上に積層して熱処理を施すことにより、その熱処理時に保護膜１７と金属膜１８との界面で生じた原子状水素が、ＩＭＺＯ半導体膜１５中に生じた欠陥を終端したためと考えられる。詳しくは、金属膜１８中の金属（例えばＡｌ）と保護膜１７中の水又は水酸基が界面で反応して該金属（例えばＡｌ）が酸化し、その結果として発生する原子状水素が、ＩＭＺＯ半導体膜１５にまで拡散し、ＩＭＺＯ半導体膜１５中の欠陥部分を終端し、その結果、プラズマダメージによって導体化したＩＭＺＯ半導体膜１５の半導体特性を回復させたものと推察される。
【００７２】
従来、半導体特性を安定化させる熱処理温度は数百℃（約４００℃前後）という高温であったが、本発明では、熱処理温度が２００℃以下という低温であっても、上記作用効果を生じさせることができる点に意義があり、その結果、ＩＭＺＯ半導体膜１５の半導体特性を高めることができる。こうした低温での熱処理で半導体特性を高めることができるので、プラズマを発生させるスパッタリング法やプラズマＣＶＤ法、特に低温で効率的に成膜できるスパッタリング法でソース電極１６ｓとドレイン電極１６ｄの形成、保護膜１７の形成、パッシベーション膜の形成等も問題なく適用でき、製造工程上の自由度が増し且つ製造の効率化が図れる。また、非耐熱性基板であるプラスチック基板や耐熱性にやや乏しい無アルカリガラス等を基板１０として用いた場合であっても、熱処理時での歩留まり低下を生じさせないという利点がある。プラスチック基板で構成することができれば、ＴＦＴ基板１のフレキシブル性と軽量化を実現できるので、大面積のフレキシブルディスプレイのＴＦＴ基板１を安価に製造でき、安定で高品質な駆動素子基板として特に大面積の表示装置のＴＦＴ基板として好ましく適用できる。
【００７３】
ＩＭＺＯ半導体膜１５の半導体特性を向上させるための熱処理温度としては、１００℃〜４００℃の範囲を挙げることができ、特に非耐熱性基板を用いた場合には１００℃〜２００℃の範囲を挙げることができる。
【００７４】
熱処理は、窒素ガス雰囲気、酸化性ガス雰囲気及び水蒸気雰囲気のいずれかの雰囲気中で行うことが好ましい。例えば、酸素ガスを含む酸化性ガス雰囲気中で熱処理を行うことにより、上記のＩＭＺＯ半導体膜１５の半導体特性を高めることができるとともに、その半導体特性の向上はＡｌの酸化により、より促進されるという効果がある。また、水蒸気雰囲気中で熱処理を行うことにより、上記のＩＭＺＯ半導体膜１５の半導体特性を高めることができるとともに、水蒸気中の水素が半導体膜、絶縁膜の未結合部分を終端し、よりＴＦＴ特性が向上するという効果がある。
【００７５】
酸化性ガス雰囲気中での熱処理では、雰囲気ガス圧が０．０１気圧〜１気圧の範囲であることが前記した金属（例えばＡｌ）の酸化を促進させる点で好ましい。また、水蒸気雰囲気中での熱処理では、水蒸気圧が１気圧〜２０気圧の範囲であることが前記したＴＦＴ特性の向上効果を促進させる点で好ましく、５気圧〜１５気圧の高圧水蒸気雰囲気であることが特に好ましい。高圧水蒸気雰囲気中での熱処理は、上記のＩＭＺＯ半導体膜１５の半導体特性を高めることができるとともに、ゲート絶縁膜１４の界面準位や絶縁特性を向上させることができるので好ましい。
【００７６】
（金属膜除去工程）
最後に、金属膜１８をエッチングにより除去する。図１（Ｂ）は金属膜１８を除去した後のＴＦＴ基板１Ａである。
【００７７】
以上のような製造方法により、ボトムゲートトップコンタクト構造に係るＴＦＴ基板１Ａが得られた。すなわち、その構造形態は、図１（Ｂ）に示すように、基板１０と、基板１０上に必要に応じて設けられた第１下地膜１１と、第１下地膜１１上に必要に応じて設けられた第２下地膜１２と、第２下地膜１２（又は基板１０若しくは第１下地膜１１）上に設けられた所定パターンのゲート電極１３と、ゲート電極１３を覆うゲート絶縁膜１４と、ゲート絶縁膜１４上であってゲート電極１３の直上に設けられた所定パターンのＩＭＺＯ半導体膜１５と、ＩＭＺＯ半導体膜１５上の中央部（チャネル領域）を開けて離間して設けられたソース電極１６ｓ及びドレイン電極１６ｄと、それら全体を覆う保護膜１７とを有している。こうした構造形態からなるＴＦＴ基板１Ａは、本発明の趣旨の範囲内であれば、その他の膜を含んでいてもよい。
【００７８】
得られたＴＦＴ基板１Ａの構造形態において、半導体膜としてＩＭＺＯ半導体膜１５を有する場合、従来は高温熱処理で半導体特性を高めたり安定化させたりする以外に手段がなかったが、本発明では、低温での熱処理でも半導体特性を向上させることができた。したがって、基板１０として非耐熱性のプラスチック基板を有するＴＦＴ基板１Ａが良好な半導体特性を示す例は存在し得なかったが、ＴＦＴのＯＮ／ＯＦＦ比が少なくとも１０５以上の良好な半導体特性を持つ従来にないボトムゲートトップコンタクト構造に係るＴＦＴ基板１Ａが初めて提供される。
【００７９】
［第２実施形態］
ボトムゲートボトムコンタクト構造に係るＴＦＴ基板１Ｂの製造方法は、図２に示すように、基板１０上に所定パターンのゲート電極１３を形成する工程と、ゲート電極１３を覆うゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する工程と、ソース電極１６ｓ及びドレイン電極１６ｄを渡る所定パターンのＩＭＺＯ半導体膜１５を形成する工程と、ＩＭＺＯ半導体膜１５を覆う保護膜１７を形成する工程と、保護膜１７上に金属膜１８を形成する工程と、金属膜１８を設けた後に熱処理する工程と、金属膜１８を除去する工程と、を有する。この第２実施形態においては、第１実施形態と同じ工程の説明は省略し、異なる点を中心に説明する。なお、図２（Ａ）は金属膜１８を除去する前のＴＦＴ基板１Ｂ’であり、図２（Ｂ）は金属膜１８を除去した後のＴＦＴ基板１Ｂである。
【００８０】
第２実施形態のＴＦＴ基板１Ｂの製造方法において、基板１０上に所定パターンのゲート電極１３を形成するゲート電極形成工程と、ゲート電極１３を覆うゲート絶縁膜１４を形成するゲート絶縁膜形成工程は、第１実施形態の場合と同様であり、また、基板１０上に第１下地膜１１と第２下地膜１２を任意に形成する工程についても第１実施形態の場合と同様であるので、それらの説明はここでは省略する。
【００８１】
第２実施形態では、ゲート絶縁膜１４上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する。この工程におけるソース電極１６ｓとドレイン電極１６ｄの成膜手段及びパターニング手段は第１実施形態の場合と同様であるので、その説明は省略する。
【００８２】
次に、所定パターンで形成されたース電極１６ｓ及びドレイン電極１６ｄを渡る所定パターンのＩＭＺＯ半導体膜１５を形成する。この工程では、(i)所定パターンで形成されたソース電極１６ｓとドレイン電極１６ｄを覆う全面にＩＭＺＯ半導体膜１５を形成し、次いで、全面に形成されたＩＭＺＯ半導体膜１５をフォトレジストを用いたパターニング（露光、現像、エッチング）し、図２に示すパターンに加工する方法、又は、(ii)所定パターンで形成されたソース電極１６ｓとドレイン電極１６ｄを覆う全面にＩＭＺＯ半導体膜１５を形成し、さらにそのＩＭＺＯ半導体膜１５を覆う全面にパッシベーション膜を形成し、次いで、パッシベーション膜をフォトレジスト法にて所定パターンにパターニング（露光、現像、エッチング）し、パターニングされたパッシベーション膜をマスクにしてＩＭＺＯ半導体膜１５をパターニング（エッチング）し、図２に示すパターンに加工する方法、のいずれかを適用できる。パッシベーション膜は、第１実施形態の場合と同様であるのでここでは省略する。
【００８３】
なお、図２では、ＩＭＺＯ半導体膜１５上にパッシベーション膜が残らない上記(i)の方法でＩＭＺＯ半導体膜１５をパターニングしているが、ＩＭＺＯ半導体膜１５上にパッシベーション膜が残る上記(ii)の方法でＩＭＺＯ半導体膜１５をパターニングする方法が好ましい。
【００８４】
次に、所定パターンのＩＭＺＯ半導体膜１５を覆う全面に保護膜１７を形成した後、さらにその保護膜１７を覆う全面に金属膜１８を形成する。そして、金属膜１８を設けた後に熱処理し、熱処理後に金属膜１８を除去する。ここでの保護膜形成工程、金属膜形成工程、熱処理工程、金属膜除去工程、及び熱処理工程での半導体特性向上効果についての推察も第１実施形態の場合と同様であるので、その説明は省略する。
【００８５】
以上のような製造方法により、ボトムゲートボトムコンタクト構造に係るＴＦＴ基板１Ｂが得られた。すなわち、その構造形態は、図２（Ｂ）に示すように、基板１０と、基板１０上に必要に応じて設けられた第１下地膜１１と、第１下地膜１１上に必要に応じて設けられた第２下地膜１２と、第２下地膜１２（又は基板１０若しくは第１下地膜１１）上に設けられた所定パターンのゲート電極１３と、ゲート電極１３を覆うゲート絶縁膜１４と、ゲート絶縁膜１４上であってゲート電極１３の中央部直上以外に離間して設けられた所定パターンのソース電極１６ｓ及びドレイン電極１６ｄと、ゲート絶縁膜１４上であってソース電極１６ｓ及びドレイン電極１６ｄに両側で接触するとともに該ソース電極１６ｓ及びドレイン電極１６ｄを跨ぐ（渡る）ように形成されたＩＭＺＯ半導体膜１５と、それら全体を覆う保護膜１７とを有している。こうした構造形態からなるＴＦＴ基板１Ｂは、本発明の趣旨の範囲内であれば、その他の膜を含んでいてもよい。
【００８６】
得られたＴＦＴ基板１Ｂの構造形態においても、第１実施形態の場合と同様、基板１０として非耐熱性のプラスチック基板を有するＴＦＴ基板１Ｂが良好な半導体特性を示す例は存在し得なかったが、ＴＦＴのＯＮ／ＯＦＦ比が少なくとも１０５以上の良好な半導体特性を持つ従来にないボトムゲートボトムコンタクト構造に係るＴＦＴ基板１Ｂが初めて提供される。
【００８７】
［第３実施形態］
トップゲートトップコンタクト構造に係るＴＦＴ基板１Ｃの製造方法は、図３に示すように、基板１０上に所定パターンのＩｎＭＺｎＯ系半導体膜１５を形成する工程と、ＩｎＭＺｎＯ系半導体膜１５上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する工程と、ソース電極１６ｓ及びドレイン電極１６ｄを覆う保護膜１７でもあるゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４上に金属膜１８（１３’）を形成する工程と、金属膜１８（１３’）を設けた後に熱処理する工程と、金属膜１８（１３’）をエッチングして所定パターンのゲート電極１３を形成する工程とを有する。この第３実施形態においては、第１，２実施形態と同じ工程の説明は省略し、異なる点を中心に説明する。なお、図３（Ａ）は金属膜１８（１３’）をエッチングする前のＴＦＴ基板１Ｃ’であり、図３（Ｂ）は金属膜１８（１３’）をエッチングしてゲート電極１３を形成した後のＴＦＴ基板１Ｃである。
【００８８】
第３実施形態のＴＦＴ基板１Ｃの製造方法において、基板１０と、必要に応じて設けられる第１下地膜１１及び第２下地膜１２の技術事項については、第１実施形態の場合と同様であるのでここでの説明は省略する。
【００８９】
既述した第１実施形態では、図１に示すように、ゲート絶縁膜１４上に、ＩＭＺＯ半導体膜形成工程、ソース電極・ドレイン電極形成工程、保護膜形成工程をその順で行っているのに対し、この第３実施形態は、図３に示すように、基板１０（又は第１下地膜１１若しくは第２下地膜１２）上に、ＩＭＺＯ半導体膜形成工程、ソース電極・ドレイン電極形成工程、保護膜形成工程でもあるゲート絶縁膜形成工程をその順で行っている点で、両者の実質的な工程順は同じである。したがって、ＩＭＺＯ半導体膜形成工程、ソース電極・ドレイン電極形成工程、保護膜形成工程（ゲート絶縁膜形成工程）については第１実施形態の場合と同様であるので、その説明は省略する。
【００９０】
この第３実施形態において、ゲート絶縁膜形成工程で用いる絶縁材料は、保護膜１７としての機能も兼ね備える必要がある。そのため、ゲート絶縁膜１４としての作用効果を満たすと共に保護膜１７としての作用効果をも満たす、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等を好ましく挙げることができる。こうしたゲート絶縁膜１４の形成は、第１実施形態で説明したのと同様、ゲート絶縁膜材料の種類や基板１０の耐熱性に応じた成膜手段とパターニング手段が適用される。ゲート絶縁膜１４の厚さは、通常、０．１〜０．３μｍ程度である。
【００９１】
また、この第３実施形態において、金属膜形成工程で用いる材料は、熱処理工程で保護膜１７上に積層する金属膜１８となり、上記記載の熱処理効果によりＩＭＺＯ半導体膜１５の半導体特性を向上させる。そのため、ここで用いる金属膜１８の材料は、ゲート電極１３としても利用可能な材料であって、且つ金属膜１８の作用効果を奏する材料であるものが用いられる。そうした材料としては、Ａｌ、Ｔｉ、Ｍｏ等を好ましく用いることができ、特にＡｌからなる膜が好ましい。金属膜１８の形成方法としては、スパッタリング法、抵抗加熱蒸着法、レーザー蒸着法、電子ビーム蒸着法、化学気相成長法（ＣＶＤ法）等を挙げることができる。金属膜１８の厚さは成膜条件によって任意に設計されるために一概には言えないが、通常２０ｎｍ以上２５０ｎｍ以下の範囲内であることが好ましく、２０ｎｍ以上２００ｎｍ以下の範囲内であることがより好ましい。なお、上記金属層１８はその後にエッチングされて所定パターンのゲート電極１３となる。
【００９２】
この第３実施形態でも、第１実施形態の場合と同様、ＩＭＺＯ半導体膜１５上にパッシベーション膜を形成してもよい。
【００９３】
以上のような製造方法により、トップゲートトップコンタクト構造に係るＴＦＴ基板１Ｃが得られた。すなわち、その構造形態は、図３（Ｂ）に示すように、基板１０と、基板１０上に必要に応じて設けられた第１下地膜１１と、第１下地膜１１上に必要に応じて設けられた第２下地膜１２と、第２下地膜１２（又は基板１０若しくは第１下地膜１１）上に設けられた所定パターンのＩＭＺＯ半導体膜１５と、ＩＭＺＯ半導体膜１５上であってＩＭＺＯ半導体膜１５の中央部（チャネル領域）以外に離間して設けられた所定パターンのソース電極１６ｓ及びドレイン電極１６ｄと、ソース電極１６ｓ、ドレイン電極１６ｄ及びＩＭＺＯ半導体膜１５を覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４上に設けられたゲート電極１３とを有している。こうした構造形態からなるＴＦＴ基板１Ｃは、本発明の趣旨の範囲内であれば、その他の膜を含んでいてもよい。
【００９４】
得られたＴＦＴ基板１Ｃの構造形態においても、第１，２実施形態の場合と同様、基板１０として非耐熱性のプラスチック基板を有するＴＦＴ基板１Ｃが良好な半導体特性を示す例は存在し得なかったが、ＴＦＴのＯＮ／ＯＦＦ比が少なくとも１０５以上の良好な半導体特性を持つ従来にないトップゲートトップコンタクト構造に係るＴＦＴ基板１Ｃが初めて提供される。
【００９５】
［第４実施形態］
トップゲートボトムコンタクト構造に係るＴＦＴ基板１Ｄの製造方法は、図４に示すように、基板１０上に所定パターンのソース電極１６ｓ及びドレイン電極１６ｄを形成する工程と、ソース電極１６ｓ及びドレイン電極１６ｄを渡る所定パターンのＩｎＭＺｎＯ系半導体膜１５を形成する工程と、ＩｎＭＺｎＯ系半導体膜１５を覆う保護膜１７でもあるゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４上に金属膜１８（１３’）を形成する工程と、金属膜１８（１３’）を設けた後に熱処理する工程と、金属膜１８（１３’）をエッチングして所定パターンのゲート電極１３を形成する工程とを有する。この第４実施形態においては、第１〜３実施形態と同じ工程の説明は省略し、異なる点を中心に説明する。なお、図４（Ａ）は金属膜１８（１３’）をエッチングする前のＴＦＴ基板１Ｄ’であり、図４（Ｂ）は金属膜１８（１３’）をエッチングしてゲート電極１３を形成した後のＴＦＴ基板１Ｄである。
【００９６】
第４実施形態のＴＦＴ基板１Ｃの製造方法において、基板１０と、必要に応じて設けられる第１下地膜１１及び第２下地膜１２の技術事項については、第１実施形態の場合と同様であるのでここでの説明は省略する。
【００９７】
既述した第２実施形態では、図２に示すように、ゲート絶縁膜１４上に、ソース電極・ドレイン電極形成工程、ＩＭＺＯ半導体膜形成工程、保護膜形成工程をその順で行っているのに対し、この第４実施形態は、図４に示すように、基板１０（又は第１下地膜１１若しくは第２下地膜１２）上に、ソース電極・ドレイン電極形成工程、ＩＭＺＯ半導体膜形成工程、保護膜形成工程でもあるゲート絶縁膜形成工程をその順で行っている点で、両者の実質的な工程順は同じである。したがって、ソース電極・ドレイン電極形成工程、ＩＭＺＯ半導体膜形成工程、保護膜形成工程（ゲート絶縁膜形成工程）については第２実施形態の場合と同様であるので、その説明は省略する。
【００９８】
この第４実施形態において、ゲート絶縁膜形成工程で用いる絶縁材料は、上記第３実施形態の場合と同様、保護膜１７としての機能も兼ね備える必要がある。そのため、ゲート絶縁膜１４としての作用効果を満たすと共に保護膜１７としての作用効果をも満たす、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等を好ましく挙げることができる。こうしたゲート絶縁膜１４の形成は、第３実施形態で説明したのと同様であるので、その説明は省略する。
【００９９】
また、この第４実施形態において、金属膜形成工程で用いる材料についても第３実施形態で説明したのと同様であるので、その説明は省略する。また、この第４実施形態でも、第２実施形態の場合と同様、ＩＭＺＯ半導体膜１５上にパッシベーション膜を形成してもよい。
【０１００】
以上のような製造方法により、トップゲートボトムコンタクト構造に係るＴＦＴ基板１Ｄが得られた。すなわち、その構造形態は、図４（Ｂ）に示すように、基板１０と、基板１０上に必要に応じて設けられた第１下地膜１１と、第１下地膜１１上に必要に応じて設けられた第２下地膜１２と、第２下地膜１２（又は基板１０若しくは第１下地膜１１）上に所定領域（チャネル領域となる領域）を開けて離間して設けられた所定パターンのソース電極１６ｓ及びドレイン電極１６ｄと、ソース電極１６ｓ及びドレイン電極１６ｄの間の前記所定領域を埋めるとともにソース電極１６ｓ及びドレイン電極１６ｄを渡るように設けられた所定パターンのＩｎＭＺｎＯ系半導体膜１５と、それら（ソース電極１６ｓ−ＩＭＺＯ半導体膜１５−ドレイン電極１６ｄ）の上に設けられたゲート絶縁膜１４と、ゲート絶縁膜１４上であってＩＭＺＯ半導体膜１５の直上に設けられたゲート電極１３とを有している。こうした構造形態からなるＴＦＴ基板１Ｄは、本発明の趣旨の範囲内であれば、その他の膜を含んでいてもよい。
【０１０１】
得られたＴＦＴ基板１Ｄの構造形態においても、第１〜３実施形態の場合と同様、基板１０として非耐熱性のプラスチック基板を有するＴＦＴ基板１Ｄが良好な半導体特性を示す例は存在し得なかったが、ＴＦＴのＯＮ／ＯＦＦ比が少なくとも１０５以上の良好な半導体特性を持つ従来にないトップゲートボトムコンタクト構造に係るＴＦＴ基板１Ｄが初めて提供される。
【０１０２】
［画像表示装置］
本発明に係る画像表示装置は、上述した本発明に係るＴＦＴ基板を、液晶表示装置、有機ＥＬ発光表示装置、電子ペーパ等のアクティブマトリックス型スイッチング素子基板として用いる。本発明に係る画像表示装置として有機ＥＬ発光表示装置で説明すれば、マトリクス状に配置された本発明に係る多数のＴＦＴ基板１を有し、例えば、ゲート電極１３のゲートバスラインとソース電極１６ｓのソースバスラインが縦横に延び、各ＴＦＴのドレイン電極１６ｄには出力素子が接続される。この出力素子は有機ＥＬ素子であり、抵抗とコンデンサからなる等価回路で構成される。出力素子毎の領域は、有機ＥＬ発光表示装置の画素を構成する。
【実施例】
【０１０３】
以下に実施例と比較例を挙げて本発明をさらに詳しく説明する。
【０１０４】
［実施例１］
（ＴＦＴ基板の作製）
一例として、図１に示すボトムゲートトップコンタクト構造のＴＦＴをプラスチック基板上に複数（７２個）のＴＦＴを形成したＴＦＴ基板を製造した。先ず、厚さ１００μｍでポリエーテルサルホン（ＰＥＳ）を基板１０として準備し、その基板１０上の全面に厚さ５ｎｍのクロム膜（密着膜）を第１下地膜１１としてスパッタ法で形成し、さらにその第１下地膜１１上の全面に厚さ３００ｎｍの酸化ケイ素膜（バッファ膜）を第２下地膜１２としてスパッタ法で形成した。次に、その第２下地膜１２上の全面に厚さ２００ｎｍのアルミニウム膜をゲート電極膜として蒸着した後、レジストパターンをフォトリソグラフィで形成した後に燐酸溶液でウェットエッチングし、アルミニウム膜を所定パターンにパターニングしてゲート電極１３を形成した。次に、そのゲート電極１３を覆うように厚さ１００ｎｍの酸化ケイ素をゲート絶縁膜１４として全面に形成した。このゲート絶縁膜１４は、ＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で形成した。この後、ドライエッチングによりコンタクトホールを形成した。
【０１０５】
次に、ゲート絶縁膜１４を覆うように、全面に、Ｉｎ：Ｇａ：Ｚｎが１：１：１のＩｎＧａＺｎＯ系ＩＧＺＯ半導体膜１５（ＩｎＧａＺｎＯ４）を厚さ１００ｎｍとなるように形成した。ＩＧＺＯ半導体膜１５は、ＲＦマグネトロンスパッタリング装置を用い、室温（２５℃）、Ａｒ：Ｏ２を３０：５０とした条件下で、８インチのＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いて形成した。次に、このＩＧＺＯ半導体膜１５上にレジストパターンをフォトリソグラフィで形成した後、シュウ酸溶液でウェットエッチングし、そのＩＧＺＯ半導体膜１５をパターニングし、所定パターンからなるＩＧＺＯ半導体膜１５を形成した。
【０１０６】
次に、ＩＧＺＯ半導体膜１５上の全面に厚さ２００ｎｍのチタニウム膜をソース電極１６ｓ及びドレイン電極１６ｄとするために蒸着した後、レジストパターンをフォトリソグラフィで形成した後に燐酸溶液でウェットエッチングし、チタニウム膜を所定パターンにパターニングしてソース電極１６ｓ及びドレイン電極１６ｄを形成した。このとき、ソース電極１６ｓ及びドレイン電極１６ｄは、ＩＧＺＯ半導体膜１５上であってＩＧＺＯ半導体膜１５の中央部直上以外に離間したパターンとなるように形成した（図１を参照）。
【０１０７】
次に、ソース電極１６ｓ、ドレイン電極１６ｄ及びＩＧＺＯ半導体膜１５の全てを覆うように、厚さ１００ｎｍの酸化ケイ素を保護膜１７としてＲＦマグネトロンスパッタリング法で形成し、さらにその保護膜１７上の全面に厚さ１００ｎｍのアルミニウム膜を金属膜１８としてスパッタリング法で成膜した。その後、１９０℃・６０分間の熱処理を大気雰囲気下で行った。金属膜１８を燐酸によってエッチング除去した後、ドライエッチングによりコンタクトホールを形成した。こうして実施例１に係るＴＦＴ基板１Ａを作製した。
【０１０８】
［実施例２］
実施例１において、熱処理条件を２１０℃・６０分間、酸素ガス雰囲気下とした他は、実施例１と同様にして、実施例２のＴＦＴ基板を作製した。
【０１０９】
［比較例１］
実施例１において、金属膜１８を設けない態様で２１０℃・６０分間の熱処理を行った他は、実施例１と同様にして、比較例１のＴＦＴ基板を作製した。
【０１１０】
［比較例２］
実施例１において、金属膜１８を設けない態様で３００℃・６０分間の熱処理を行った他は、実施例１と同様にして、比較例２のＴＦＴ基板を作製した。
【０１１１】
［特性評価］
得られたＴＦＴ基板について、ドレイン電流のＯＮ／ＯＦＦ特性を評価した。測定は、半導体パラメータアナライザ装置（アジレント・テクノロジー株式会社製、４１５６Ｃ型）を用い、ＴＦＴのトランスファー特性を評価し、ドレイン電流のＯＮ／ＯＦＦ特性をグラフ化した。また、基板の変化については、ＴＦＴ基板を構成する基板の外観や撓み等を観察した。
【０１１２】
図５は、実施例１と比較例１で得られたＴＦＴ基板において、ゲート電圧に対するドレイン電流の変化を示すグラフである。図５中、符号ａは実施例１のＴＦＴにドレイン電圧１０Ｖ印加したときのドレイン電流のＯＮ／ＯＦＦ特性であり、符号ｂは実施例１のＴＦＴにドレイン電圧１Ｖ印加したときのドレイン電流のＯＮ／ＯＦＦ特性であり、符号ｃは比較例１のＴＦＴにドレイン電圧１０Ｖ印加したときのドレイン電流のＯＮ／ＯＦＦ特性である。
【０１１３】
【表１】
2011108739.tif 000003
【０１１４】
表１の実施例の結果からも分かるように、実施例１では、ＴＦＴのＯＮ／ＯＦＦ比を７桁（１０７）程度とすることができた。また、熱処理温度が１９０℃の低温であったので、ガラス転移温度がそれ以上のＰＥＳフィルムを基板として用いた場合であっても、基板の撓みや変形を起こすことなく、ＴＦＴ特性を向上させることができた。この結果は、各実施例で行った熱処理により、ＴＦＴの製造工程中に生じたＩＧＺＯ半導体膜１５中の欠陥が回復したためと考えられる。
【０１１５】
一方、比較例１では、ＴＦＴのＯＮ／ＯＦＦ比が２桁（１０２）程度と極めて低かった。また、比較例２では、ＴＦＴのＯＮ／ＯＦＦ比が７桁（１０７）程度となったものの、ＴＦＴ基板に変形が生じていた。
【符号の説明】
【０１１６】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ  ＴＦＴ基板
１０  プラスチック基板
１１  第１下地膜
１２  第２下地膜
１３  ゲート電極
１４  ゲート絶縁膜
１５  ＩＭＺＯ半導体膜
１６ｓ  ソース電極
１６ｄ  ドレイン電極
１７  保護膜
１８  金属膜
【図１】
2011108739.tif 000004
【図２】
2011108739.tif 000005
【図３】
2011108739.tif 000006
【図４】
2011108739.tif 000007
【図５】
2011108739.tif 000008