【事件の表示】
　特願２０１１−５２２５１３「埋め込み接地板を備えた半導体構造体の製造方法」拒絶査定不服審判事件〔平成２２年　２月１８日国際公開、ＷＯ２０１０／０１８２０４、平成２３年１２月２２日国内公表、特表２０１１−５３０８２６、請求項の数（１３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２００９年８月１３日（パリ条約による優先権主張外国庁受理２００８年８月１４日、フランス）を国際出願日とする出願であって、その手続きの経緯は以下のとおりである。
　平成２３年　４月　７日　　　翻訳文の提出
　平成２４年　７月３０日　　　審査請求
　平成２６年　１月１７日　　　拒絶理由通知（起案日）
　平成２６年　７月１８日　　　意見書及び手続補正書の提出
　平成２６年１２月２２日　　　拒絶査定（起案日）
　平成２７年　５月　１日　　　審判請求及び手続補正書の提出
　平成２８年　６月１３日　　　当審拒絶理由通知（起案日）
　平成２８年１１月１１日　　　意見書及び手続補正書の提出
第２　本願発明
　本願の請求項１〜１３に係る発明は、平成２８年１１月１１日に提出された手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項１〜１３に記載された事項により特定される以下のとおりのものと認められる。
　
「　【請求項１】
　絶縁構造体上に半導体を形成する方法であって、
　ａ）半導体基板（２）上に拡散に対するバリアとして機能する層（５）であって、シリコンカーバイドから形成される前記層（５）を堆積するステップと、
　ｂ）前記層（５）上に半導体層を堆積するステップと、
　ｃ）前記半導体層内に周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップと、
　ｄ）誘電体層（３）を形成するステップであって、
　　前記誘電体層（３）を、
　　−半導体材料から形成された、若しくは半導体材料から形成された表面層を含む、ソース基板と称される第２基板（１０）の半導体材料から形成された表面上に、又は
　　−前記接地板と接触して前記半導体層上に、形成するステップと、
　ｅ）次に、前記半導体基板（２）と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層（５）と前記誘電体層（３）との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップと、
　ｆ）次に、半導体構造体の表面上に、半導体材料から形成される膜（２０）を残すように、前記ソース基板を薄くするステップと、
を含むことを特徴とする方法。
　　【請求項２】
　拡散に対するバリアとして機能する前記層が、Ｓｉ９９％Ｃ１％型のシリコンカーバイドから形成されることを特徴とする請求項１に記載の方法。
　　【請求項３】
　前記誘電体層（３）が、酸化物及び／又は窒化物及び／又はＨｉｇｈ　Ｋ材料から形成されることを特徴とする請求項１又は２のいずれか一項に記載の方法。
　　【請求項４】
　前記誘電体層（３）が、組み合わされる面の少なくとも一方上における堆積及び／又は反応によって形成されることを特徴とする請求項１から３のいずれか一項に記載の方法。
　　【請求項５】
　前記半導体基板及び／又は前記ソース基板が、シリコン又はシリコンカーバイドＳｉ１−ＸＣＸから形成されることを特徴とする請求項１から４のいずれか一項に記載の方法。
　　【請求項６】
　前記接地板（４）が、前記半導体層内へのプラズマドーピング又はイオン注入により形成されることを特徴とする請求項１から５のいずれか一項に記載の方法。
　　【請求項７】
　前記接地板（４）が、注入前に堆積されかつ注入後に除去される表面層を介して、前記半導体層内にドーパントをイオン注入により導入することにより形成されることを特徴とする請求項１から５のいずれか一項に記載の方法。
　　【請求項８】
　前記接地板内のドーピングが、１０１９ａｔ．ｃｍ−３を超えることを特徴とする請求項１から７のいずれか一項に記載の方法。
　　【請求項９】
　組み合わされる面の少なくとも一方が、接着前に窒化されることを特徴とする請求項１から８のいずれか一項に記載の方法。
　　【請求項１０】
　前記ソース基板（１０）が、表面下の局所的なガス種の注入を受け、そこに埋め込み脆化領域（２１）を形成し、この操作が、前記誘電体層（３）の形成前又は後に行われることを特徴とする請求項１から９のいずれか一項に記載の方法。
　　【請求項１１】
　前記ソース基板（１０）内に注入される前記ガス種が、水素であることを特徴とする請求項１０に記載の方法。
　　【請求項１２】
　前記埋め込み脆化領域（２１）において、基板を破壊する方法により、前記ソース基板（１０）を薄くするステップが行われることを特徴とする請求項１０又は１１のいずれか一項に記載の方法。
　　【請求項１３】
　前記基板を薄くするステップが、ミリング、及び／又は機械的薄化、及び／又は機械的−化学的薄化、及び／又は化学エッチングによって行われることを特徴とする請求項１から９のいずれか一項に記載の方法。」
　
　以下、本願の請求項１に係る発明ないし請求項１３に係る発明を、それぞれ、「本願発明１」ないし「本願発明１３」という。
第３　原査定の理由について
　１　原査定の理由の概要
（１）拒絶理由通知の概要
　原査定の根拠となった平成２６年１月１７日付けの拒絶理由通知の概要は以下のとおりである。
「１．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
　……（中略）……
４．この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
５．この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
〔理由１〕
　……（中略）……
Ｂ．本願の請求項９には「前記接地板（４）が、前記最終基板（２）の表面上におけるＣＶＤドーピング又はプラズマドーピング又はイオン注入により形成される」と記載されている。
　しかしながら、この記載は、「最終基板（２）の表面上」の構成に「ＣＶＤドーピング又はプラズマドーピング又はイオン注入」を行うことを意味しているのか、最終基板（２）の表面（表層）に「ＣＶＤドーピング又はプラズマドーピング又はイオン注入」を行うことを意味しているのか、それとも別の意味であるのか、特定することができない。
　また、仮に、上記の記載が最終基板（２）の表層に「ＣＶＤドーピング又はプラズマドーピング又はイオン注入」を行うことを意味している場合、当該記載と引用する請求項７の「前記接地板（４）が、ドープ層を堆積することにより形成される」との記載や、請求項１の「最終基板と称される半導体基板（２）の表面上に、接地板を形成するように周期表の第ＩＩＩカラム及び第Ｖカラムの元素でドープされた半導体層（４）を形成する」との記載は、整合していない。
　さらに、最終基板（２）の表層に「ＣＶＤドーピング」を行うとは、どのような構成であるのか、特定することができない。
　よって、本願の請求項９に係る発明は、不明確である。
　……（中略）……
〔理由４、５〕
・請求項１〜１０、１３〜１６
・引用文献１
・備考
　引用文献１の、特に段落００２９〜００６６を参照。
　引用文献１に記載された多結晶シリコン膜４が、本願発明の「半導体層（４）」に相当するものと認められる。
〔理由５〕
・請求項１１、１７〜１９
・引用文献１
・備考
　引用文献１に記載された発明において、多結晶シリコン膜４中の不純物濃度や、単結晶シリコン薄膜７の膜厚は、多結晶シリコン膜４の抵抗値や、ＳＯＩ基板の用途等を考慮して、当業者が適宜決定し得る設計事項である。
・請求項１２
・引用文献１〜３
・備考
　引用文献１に記載された発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、引用文献２、３の記載を参酌すれば、当業者であれば容易に想到し得たことである。
　　　　　　　　　　　引　用　文　献　等　一　覧
１.特開平１１−１１１８３９号公報
２.特開２００５−１４２５２４号公報
３.特開２００７−２４３０３８号公報」
（２）原査定の概要
　平成２６年１２月２２日付けでなされた拒絶査定（以下「原査定」という。）の概要は以下のとおりである。
「〔理由１：特許法第３６条第６項第２号〕
・先の拒絶理由のＢ．について
　本願の請求項８には「前記接地板（４）が、前記最終基板（２）の表面上における」「プラズマドーピング又はイオン注入により形成される」と記載されている。
　しかしながら、この記載は、「最終基板（２）の表面上」の構成に「プラズマドーピング又はイオン注入」を行うことを意味しているのか、最終基板（２）の表面（表層）に「プラズマドーピング又はイオン注入」を行うことを意味しているのか、それとも別の意味であるのか、特定することができない。
　また、引用する請求項１には「ａ）最終基板と称される半導体基板（２）の表面上に、接地板を形成するように周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた半導体層（４）を形成するステップであって、前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成されるステップ」と記載されているが、「ａ）最終基板と称される半導体基板（２）の表面上に、接地板を形成するように周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた半導体層（４）を形成するステップ」との記載は、最終基板の表面の上に接地板を形成するように解釈できる記載であるものの、「前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成される」との記載は、最終基板内に接地板を形成する
と解釈できる記載であり、両者の記載が整合しておらず、不明確であることからも、上記の記載の意味を特定することができない。
　よって、本願の請求項８、１０〜１５に係る発明は、不明確である。
〔理由４、５：特許法第２９条第１項第３号、特許法第２９条第２項〕
・請求項１、２、５〜８、１２〜１５について
　先の拒絶理由で引用した引用文献１（特開平１１−１１１８３９号公報）の、特に段落００２９〜００６６を参照。
　引用文献１に記載された発明の、単結晶シリコン基板２、酸化膜３及び多結晶シリコン層４が、本願の請求項１の「前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成されるステップ」との記載の「最終基板」に相当するものと認められる。
　よって、本願の請求項１、２、５〜８、１２〜１５に係る発明は、引用文献１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また仮に、本願の請求項１、２、５〜８、１２〜１５に係る発明が、引用文献１に記載された発明でないとしても、本願の請求項１、２、５〜８、１２〜１５に係る発明は、引用文献１に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
〔理由５：特許法第２９条第２項〕
・請求項１０について
　引用文献１に記載された発明において、多結晶シリコン膜４中の不純物濃度や、単結晶シリコン薄膜７の膜厚は、多結晶シリコン膜４の抵抗値や、ＳＯＩ基板の用途等を考慮して、当業者が適宜決定し得る設計事項である。
　よって、本願の請求項１０に係る発明は、引用文献１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
・請求項１１について
　引用文献１に記載された発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、先の拒絶理由で引用した引用文献２（特開２００５−１４２５２４号公報）、引用文献３（特開２００７−２４３０３８号公報）の記載を参酌すれば、当業者であれば容易に想到し得たことである。
　よって、本願の請求項１１に係る発明は、引用文献１〜３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。」
　２　原査定の理由の判断
（１）理由１について
　　ア　平成２８年１１月１１日付けの手続補正で補正された請求項６が、理由１に関する原査定の対象となった前記「請求項８」に対応する。
　そして、上記の請求項６に係る発明である本願発明６は、第２で述べたとおり、
「前記接地板（４）が、前記半導体層内へのプラズマドーピング又はイオン注入により形成されることを特徴とする請求項１から５のいずれか一項に記載の方法。」
というものである。
　　イ　そうすると、本願発明６は、「前記半導体層内」へ「プラズマドーピング又はイオン注入」を行うという点で明確である。
　そして、前記請求項６が引用する請求項１には、第２で述べたとおり、「ｃ）前記半導体層内に周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」と記載されており、本願発明６は、上記の請求項１の記載と整合しているという点でも、明確である。
　　ウ　したがって、原査定における理由１は解消した。
　（２）理由４ないし理由５について
　　ア　第３の１（２）で指摘したとおり、原査定は、平成２６年７月１８日付けの手続補正で補正された請求項１、２、５〜８、１２〜１５に係る発明を理由４ないし理由５によって拒絶しており、平成２６年７月１８日付けの手続補正で補正された請求項１０、１１に係る発明を理由５によって拒絶している。
　したがって、平成２６年７月１８日付けの手続補正で補正された請求項３、４及び９のそれぞれに係る発明については、原査定は、理由４または理由５によっては拒絶していない。
　　イ　これに対し、審判請求書の「３−２．補正の根拠の明示」の項に「旧請求項２を削除し、後続する請求項の項番を繰り上げ」、「新請求項１において、「バリアとして機能する層（５）」に係る特徴を追加する補正を行った。」と記載され、平成２８年１１月１１日付けの意見書の「補正の根拠」の項に「新請求項１における「シリコンカーバイドから形成される前記層（５）」との補正は、旧請求項２を根拠としております。」と記載されている。
　すなわち、本願発明１は、原査定が理由４ないし理由５の理由では拒絶しなかった、平成２６年７月１８日付けの手続補正で補正された請求項３に係る発明に相当するものである。
　したがって、もはや、原査定の理由４ないし理由５によっては、本願発明１を拒絶することはできない。
　　ウ　一方、平成２６年７月１８日付けの手続補正で補正された請求項２は削除され、同請求項５〜８及び１０〜１５に係る発明は、それぞれ、本願発明３〜６及び８〜１３に対応している。
　そして、本願発明３〜６及び８〜１３は、本願発明１を引用する発明であるから、本願発明１をより限定した発明である。
　そうすると、もはや、原査定の理由４ないし理由５によっては、本願発明３〜６及び８〜１３を拒絶することはできない。
　　エ　以上から、原査定における理由４及び理由５は解消した。
　（３）小括
　以上のとおり、原査定の拒絶の理由である、理由１、理由４及び理由５は、いずれも解消した。
　よって、原査定の理由によっては、本願を拒絶することはできない。
第４　当審拒絶理由について
　１　当審拒絶理由の概要
　平成２８年６月１３日付けの当審拒絶理由の概要は以下のとおりである。
「理由１：この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
理由２：この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
理由３：この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない。
理由４：この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
１．理由１，２
・請求項１
・引用文献１
・備考
（１）引用文献１には、図面とともに以下の記載がある。 
　……（中略）……
（５）まとめ 
　請求項１に係る発明は、引用文献１に記載の発明であるから、特許法第２９条第１項３号の規定により、特許を受けることができない。仮にそうではないとしても、引用文献１に記載の発明（引用発明）に基づき、当業者が容易に発明をするこができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
  
・請求項４
・引用文献１
・備考
　引用発明の「酸化膜５」（当該請求項に係る発明の「誘電体層（３）」に相当）が酸化物から形成されることは自明である。
・請求項５
・引用文献１
・備考 
　引用文献１の段落【００３７】には、「酸化膜５」（当該請求項に係る発明の「誘電体層（３）」に相当）が「熱酸化法あるいはＰＶＤ法，ＣＶＤ法」により形成される旨の記載がある。
  
・請求項６
・引用文献１
・備考
　引用発明の「支持基板としての単結晶シリコン基板２」（当該請求項に係る発明の「半導体基板」に相当）と単結晶シリコン基板１０（当該請求項に係る発明の「ソース基板」に相当）がシリコンから形成されることは自明である。
  
・請求項７
・引用文献１
・備考
　引用発明には、多結晶シリコン膜４がイオン注入により形成される旨の記載がある。
  
・請求項８
・引用文献１，４
・備考
引用文献４（特に段落【００７１】参照）に記載されているように、イオン注入をする際に、スルー酸化膜を用いることは、本願の出願前より広く知られていたことである。
　よって、この技術を引用発明に採用することは当業者が容易に成し得ることである。
  
・請求項９
・引用文献１，４
・備考
　引用発明において、どの程度不純物を導入するかは設計的事項の範疇にすぎない。
  
・請求項１０
・引用文献１，４，５，６
　引用発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、引用文献５（段落【００３２】，【００５３】，【００５４】参照）、引用文献６（段落【００１８】参照））の記載を参酌すれば、当業者であれば容易に想到し得たことである。
 
・請求項１１−１４
・引用文献１，４，５，６
・備考
　引用文献１の段落【００４０】，【００４４】，【００４９】を参照されたい。
  
２．理由３，４
ａ．請求項１−１５
　請求項１には、「接地板」との記載があるが、その技術的範囲が不明である。
　すなわち、「接地板」が、接地（０Ｖ）している板を指すのか、あるいは、本願明細書の
「【０００６】
　ある用途においては、導電性接地板４上に回路を得ることが興味深いものとなる（図５Ｂ）。
【０００７】
　このためには、表面半導体層２０及び導電性層又は接地板上に配置された埋め込み誘電体層３によって形成された組立体を得ることが求められる（図５Ｂ）。このようにして、埋め込み導電層と半導体層とに電位差を印加することにより、界面付近の半導体層中のキャリアの濃度を制御することが可能である。」
との記載を参酌して、導電性の板（接地（０Ｖ）していない板も含まれる導電性の板）を指すのかが不明である。
　よって、請求項１に係る発明は不明確である。
　請求項１を引用している請求項２−１４に係る発明も同様である。
  
ｂ．請求項１−１４
　請求項１には、「前記接地板が、前記層（５）上の前記半導体層と前記誘電体層（３）との間にあり」との記載がある。また、請求項１には、「ｃ）前記半導体層内に周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」との記載がある。
　これらの記載から、半導体層の表面部分にのみドーパントを導入する（半導体層の深い部分にはドーパントを導入しない）ことにより接地板を形成し、層（５）、半導体層、接地板、誘電体層（３）の順に形成されているものと認められる。
　しかしながら、発明の詳細な説明（段落【００５３】，図２Ａ）には、半導体層をドーピングする旨の記載のみであり、上述のように、半導体層の表面部分にのみドーパントを導入する（半導体層の深い部分にはドーパントを導入しない）ことにより接地板を形成し、層（５）、半導体層、接地板、誘電体層（３）の順に形成されている旨の記載も示唆もない。
　よって、請求項１に係る発明は、発明の詳細な説明に記載されたものであるとは認めることができない。
　請求項１を引用している請求項２−１４に係る発明も同様である。
  
ｃ．請求項３−１４ 
　請求項３には、「Ｓｉ９９％（Ｃ）１％型」との記載がある。
　しかしながら、（Ｃ）の（　）の意味が不明であるので、「Ｓｉ９９％（Ｃ）１％」が「Ｓｉ９９％Ｃ１％」とが同じなのか違うのが不明である。また、「型」との記載があるが、この意味が不明である。
（「Ｓｉ９９％（Ｃ）１％型のシリコンカーバイト」は、「Ｓｉ９９％Ｃ１％のシリコンカーバイト」とは異なる技術的概念を特定しようとするものなのか？）
　請求項３を引用している請求項４−１４に係る発明も同様である。
  
ｄ．請求項６−１４
　請求項６には、「シリコンカーバイドＳｉ（１−ｘ）（Ｃ）ｘ」との記載があるが、（１−ｘ）、及び（Ｃ）の（　）の意味が不明であるので、「シリコンカーバイドＳｉ（１−ｘ）（Ｃ）ｘ」がどのようなシリコンカーバイトを指すのか不明である。
　よって、請求項６に係る発明は不明確である。
　請求項６を引用している請求項７−１４に係る発明も同様である。
  
ｅ．請求項９ 
　請求項９には、「接地板内のドーピングが、１０１９ａｔ．ｃｍ−３又は１０２０ａｔ．ｃｍ−３を超える」との記載があるが、当該記載では、ドーピングが１０１９ａｔ．ｃｍ−３〜１０２０ａｔ．ｃｍ−３が、請求項９に係る発明に含まれるのかどうか不明である。
　よって、請求項９に係る発明は不明確である。
　請求項９を引用している請求項１０−１４に係る発明も同様である。
  
 　　　　　　　　　　　引　用　文　献　等　一　覧
１．特開平１１−１１１８３９号公報
２．特開平１０−１０７１５９号公報
３．特開２００６−２１０３６８号公報
４．特開２００６−５３４１号公報
５．特開２００５−１４２５２４号公報
６．特開２００７−２４３０３８号公報」
　２　当審拒絶理由の判断
　（１）理由１について
　（１−１）引用文献
　　ア　引用文献１の記載事項
　当審拒絶理由通知において「引用文献１」として引用された刊行物である特開平１１−１１１８３９号公報には、「半導体基板およびその製造方法」（発明の名称）について、図１〜図１７とともに、以下の事項が記載されている（下線は、参照のため、当審において付したもの。以下同様。）。
　　（ア）「【０００１】
【発明の属する技術分野】
本発明は、支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板およびその製造方法に関する
　……（中略）……
【０００６】ところで、近年では、このようなＳＯＩ構造をとる半導体基板を利用して形成する素子として、半導体層の下層に位置する酸化膜中にあらかじめ電極パターンを埋込形成した構成のものが考えられており、このような構成の半導体基板を提供することにより、基板表面の半導体層中に形成した素子に対して、埋込電極に印加する電圧を変化させることにより表面側に設けるゲート電極の動作しきい値電圧を変更設定することができるようにしたものがある。
【０００７】このような埋込電極の構造を設けたＳＯＩ基板を形成する場合においては、埋込電極を設けることによる面内での凹凸の発生に起因して、上述したイオン注入による剥離技術をそのまま適用するときに、単結晶シリコン薄膜の膜厚の制御性の点でばらつきが大きくなり、精度が低下してしまうことが予想され、この点を解決しないと歩留まりの低下を招くことになる。」
　　（イ）「【００２９】
【発明の実施の形態】
（第１の実施形態）以下、本発明の第１の実施形態について図１ないし図６を参照しながら説明する。図３（ｄ）には、半導体基板としてのＳＯＩ基板１の模式的な断面構造を示している。このＳＯＩ基板１は、支持基板としての単結晶シリコン基板２上に酸化膜３を多結晶シリコン膜４および酸化膜５からなる膜構造６を設け、その上に半導体層としての単結晶シリコン薄膜７が形成された構成である。
【００３０】単結晶シリコン基板２は、例えばＰ型で面方位が＜１００＞のもので、比抵抗値が５〜１０Ω・ｃｍ程度のものを用いている。膜構造６を構成する酸化膜３は熱酸化膜，ＰＶＤ（Physical Vapor Deposition ）酸化膜またはＣＶＤ（Chemical Vapor Deposition ）酸化膜である。
導電層としての多結晶シリコン膜４は、ＬＰＣＶＤ法で形成されたもので、必要に応じてＰ型あるいはＮ型の不純物がドープされており所定の抵抗値となるように形成され
【００３１】膜構造６の上には半導体層としての単結晶シリコン薄膜７は、後述するようにして貼り合わせおよび剥離を行なうことにより形成されるが、その膜厚は、ＳＯＩ基板１として用いる場合の各用途に対応した膜厚に形成されるようになっていて、例えば一般的な用途では、０．０５μｍ程度から数μｍ程度までの範囲に設定される。」
　　（ウ）「【００３３】次に上述したＳＯＩ基板１の製造方法について説明する。図１は、ＳＯＩ基板１を製造する場合の全体の工程の流れを概略的に示しており、以下、この第１図および各工程での模式的断面を示す図２，図３を参照して製造工程について説明する。
【００３４】
支持基板としての単結晶シリコン基板２
酸化膜形成工程Ｐ１では
単結晶シリコン基板２上に熱酸化法あるいはＣＶＤ法などの方法により所定の膜厚となるように酸化膜３を形成する
【００３５】
多結晶シリコン膜形成工程Ｐ２では、酸化膜３上にＬＰＣＶＤ法により多結晶シリコン膜４を堆積させる
【００３６】また、多結晶シリコン膜４は、その形成過程で不純物を含む雰囲気中で行なうことにより所定の導電型の不純物が含まれた状態に形成することもできるし、あるいは
ノンドープの膜を形成した後にイオン注入法あるいは不純物の熱拡散などの方法により不純物をドープする
これは、多結晶シリコン膜４を埋込電極（バックゲート）として利用する場合に、その電気抵抗を少なくするために行なう
【００３７】次に、
酸化膜形成工程Ｐ３では、熱酸化法あるいはＰＶＤ法，ＣＶＤ法などにより酸化膜５を形成する
【００３８】この場合、酸化膜５としては、例えば１００ｎｍ程度の膜厚に形成する。これは、多結晶シリコン膜４を埋込電極つまりバックゲートとして利用する場合に、
酸化膜５がゲート酸化膜として機能する
【００３９】次に、半導体層用基板としての単結晶シリコン基板１０に対して、酸化膜形成工程Ｐ４にて酸化膜１１を形成する。これは、続くイオン注入層形成工程Ｐ５にて行なうイオン注入処理で単結晶シリコン基板１０の表層にダメージが入ったりあるいは重金属などによる汚染を防止するために設けるものである。
【００４０】イオン注入層形成工程Ｐ５では、酸化膜１１を形成した側の面から単結晶シリコン基板１０内に水素もしくは希ガスあるいはハロゲン系のイオンを所定深さ寸法に高濃度で注入して剥離用のイオン注入層１２を形成する（同図（ｄ）参照）。この場合、イオン注入層１２を形成する深さ寸法は、形成しようとする半導体層つまり単結晶シリコン薄膜７の膜厚に対応するように設定するもので、加速電圧により調整する。また、注入するイオンの量は、例えば１×１０１６atoms/cm３　以上とし、好ましくは５×１０１６atoms/cm３　程度で行なう。
【００４１】この後、イオン注入層１２を形成した単結晶シリコン基板１０については、酸化膜１１をそのまま残して次工程に進むか、あるいはエッチングにより全部除去するかまたはエッチングにより表層部分については除去するが単結晶シリコン基板１０の表面には酸化膜が残る状態として次工程に移行するといった３通りの処理方法が考えられ、必要に応じて選択して実施することができる。
【００４２】ここでは、酸化膜１１をエッチングにより全部除去する処理を採用している。これは、イオン注入工程において受けた汚染やダメージを除去するという点と、
次の工程で貼り合わせる相手方である単結晶シリコン基板２の表面に酸化膜５が形成されている
【００４３】
次の貼り合わせ工程Ｐ６では、上述のようにして得られた単結晶シリコン基板２および１０を貼り合わせる
【００４４】この後、
剥離工程Ｐ７では、
単結晶シリコン基板１０の表層部分が分離して単結晶シリコン基板２側に残した状態で剥離し、単結晶シリコン基板２の表面の膜構造６の上に単結晶シリコン薄膜７が形成された状態となる
【００４５】このとき、貼り合わせた部分の界面においては、脱水縮合反応が生じて両者つまり膜構造６部分と単結晶シリコン薄膜７との間の接着強度が高められるようになる。これによって、単結晶シリコン基板２側に単結晶シリコン薄膜７を接着した状態に形成してＳＯＩ基板１の基本構造を得ることができる。
　……（中略）……
【００４９】上述のようにして剥離工程Ｐ７が終了すると、単結晶シリコン薄膜７の表面に薄く形成された酸化膜をフッ酸系のエッチング液により除去し、この後、
研磨工程Ｐ８において、剥離面の凹凸の段差をなくすと共に、イオン注入層形成工程Ｐ５において発生して残存している欠陥層を除去し、さらに、単結晶シリコン薄膜７の膜厚を最終的に必要な膜厚となるようにするために、研磨処理を行なう
【００５０】このようにして、支持基板としての単結晶シリコン基板２上に膜構造６を形成すると共に、
素子形成用の半導体層としての単結晶シリコン薄膜７
　　（エ）「【００６７】（第２の実施形態）図７および図８は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、半導体基板１３の状態に至るまでのを製造工程であり、半導体層用基板としての単結晶シリコン基板１０に膜構造６を形成する点である。以下、図７の工程説明図を参照して、第１の実施形態と異なる部分について簡単に説明する。
【００６８】上述のように、膜構造６を形成するのは半導体層用基板である単結晶シリコン基板１０である。この単結晶シリコン基板１０に対して、第１の実施形態と同様にして、酸化膜形成工程Ｒ１，多結晶シリコン膜形成工程Ｒ２，酸化膜形成工程Ｒ３を実施して、順次、酸化膜３，導電層としての多結晶シリコン膜４，酸化膜５を形成して膜構造６を設ける（図８（ａ）参照）。
【００６９】なお、この実施形態においては、上述のようにして形成する膜構造６のうちの酸化膜３は、後述するように、導電層としての多結晶シリコン膜４に対してゲート酸化膜としての機能を果たすものとなるので、例えば、酸化膜形成工程Ｒ１においては、単結晶シリコン基板１０を熱酸化することにより熱酸化膜３として形成すると、ＣＶＤ法などにより堆積する場合に比べて電気的に良好な特性を得ることができる。」
　　（オ）図２（ｃ）には、単結晶シリコン基板２は、当該単結晶シリコン基板２上に、酸化膜３の直上の多結晶シリコン層４に接触して酸化膜５が形成されるという膜構造６を有することが記載されている。
　　（カ）図３（ａ）には、単結晶シリコン基板２の表面の酸化膜５の上面を貼り合わせ面としてを、単結晶シリコン基板２と単結晶シリコン基板１０とを貼り合わせることが記載されている。
　　イ　引用発明
　以上の（ア）〜（カ）から、引用文献１には、第４の２（１）（１−１）ア（イ）で摘記した「第１の実施形態」に係る製造方法として、次の発明（以下「引用発明」という。）が記載されていると認められる。
「支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板の製造方法であって、
　支持基板としての単結晶シリコン基板２上に、熱酸化法あるいはＣＶＤ法などの方法により所定の膜厚となるように酸化膜３を形成する酸化膜形成工程Ｐ１と、
　前記酸化膜３上にノンドープの膜を形成した後に、Ｐ型あるいはＮ型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜４を形成する多結晶シリコン膜形成工程Ｐ２と、
　前記多結晶シリコン層４に接触して、熱酸化法あるいはＰＶＤ法，ＣＶＤ法などにより酸化膜５を形成する酸化膜形成工程Ｐ３と、
　前記酸化膜３の直上の前記多結晶シリコン層４に接触して前記酸化膜５が形成されるという膜構造６を有する前記単結晶シリコン基板２と単結晶シリコン基板１０とを、前記単結晶シリコン基板２の表面に形成された前記酸化膜５の上面を貼り合わせ面として貼り合わせる貼り合わせ工程Ｐ６と、
　前記単結晶シリコン基板１０の表層部分が分離して前記単結晶シリコン基板２側に残した状態で剥離し、前記単結晶シリコン基板２の表面の前記膜構造６の上に、前記素子形成用の半導体層としての単結晶シリコン薄膜７が形成された状態とする剥離工程Ｐ７と、
　前記単結晶シリコン薄膜７の膜厚を最終的に必要な膜厚となるようにするために研磨処理を行なう研磨工程Ｐ８と、
を含むことを特徴とする前記半導体基板の製造方法。」
　（１−２）本願発明１と引用発明との対比
　　ア　対比
　本願発明１と引用発明とを対比する。
　　（ア）第４の２（１）（１−１）ア（イ）の段落【００３８】に「酸化膜５がゲート酸化膜として機能する」と記載されていることから、技術常識を参酌すれば、引用発明の「単結晶シリコン基板２」上の「前記酸化膜３の直上の前記多結晶シリコン層４に接触して前記酸化膜５が形成されるという膜構造６」において、少なくとも「酸化膜５」は絶縁体膜であると認められる。
　そうすると、引用発明において、「素子形成用の半導体層」を「支持基板上に絶縁状態に形成」する構造、すなわち、「前記素子形成用の半導体層としての単結晶シリコン薄膜７」がその「上」に「形成され」る、前記「単結晶シリコン基板２」上の「前記酸化膜３の直上の前記多結晶シリコン層４に接触して前記酸化膜５が形成されるという膜構造６」は、本願発明１の「絶縁構造体」に相当する。
　したがって、引用発明の「支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板の製造方法」は、本願発明１の「絶縁構造体上に半導体を形成する方法」に相当する。
　　（イ）引用発明の「単結晶シリコン基板２」は、本願発明１の「半導体基板（２）」に相当する。
　しかし、引用発明の「酸化膜３」は、「単結晶シリコン基板２上」に形成される層であるものの、「拡散に対するバリア」として機能するかどうか不明であるとともに、シリコンカーバイドから形成されたものとも認められない。
　したがって、引用発明の「支持基板としての単結晶シリコン基板２上に、熱酸化法あるいはＣＶＤ法などの方法により所定の膜厚となるように酸化膜３を形成する酸化膜形成工程Ｐ１」と、本願発明１の「ａ）半導体基板（２）上に拡散に対するバリアとして機能する層（５）であって、シリコンカーバイドから形成される前記層（５）を堆積するステップ」とは、「ａ）半導体基板（２）上」に「層（５）を堆積するステップ」である点で共通する。
　　（ウ）引用発明の「前記酸化膜３上にノンドープの膜を形成」する工程は、本願発明１の「ｂ）前記層（５）上に半導体層を堆積するステップ」に相当する。
　　（エ）本願明細書には、段落【００３５】に「第一に、表面体積部４を、周期表の第ＩＩＩカラム又は第Ｖ属の元素でドープし、接地板を形成するように、すなわち、前記ドープ層４を、少なくとも部分的に導電性にするために、半導体材料から形成された基板２の表面１２、又は、例えばシリコン若しくはシリコンカーバイトである半導体材料から形成された層を少なくとも表面上に有する基板２の表面１２が、イオン注入に曝される（図１Ａ）。」と記載され、加えて、平成２８年１１月１１日付けの意見書において、審判請求人は「本請求項１における「接地板」との表現は、導電性である板または導電層を意味します。」と主張している。したがって、本願発明１の「接地板」とは、「半導体層内にドーパントを導入して前記半導体層をドープすることにより形成」される「板」状ないし層状の単なる導電層を少なくとも包含すると認められる。
　そうすると、引用発明における「導電層としての多結晶シリコン膜４」は、本願発明１の「接地板」に相当する。
　したがって、引用発明の「Ｐ型あるいはＮ型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜４を形成する」工程は、本願発明１の「ｃ）前記半導体層内に周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」に相当する。
　　（オ）上記の（ア）で指摘したように、引用発明の「酸化膜５」は絶縁体膜であると認められる。そして、絶縁体膜が誘電体層として機能することは、当業者の技術常識である。
　したがって、引用発明の「前記多結晶シリコン層４に接触して、熱酸化法あるいはＰＶＤ法，ＣＶＤ法などにより酸化膜５を形成する酸化膜形成工程Ｐ３」は、本願発明１の「誘電体層（３）を形成するステップ」であって「前記誘電体層（３）」を「前記接地板と接触して前記半導体層上に、形成するステップ」に相当する。
　　（カ）引用発明の「単結晶シリコン基板１０」は、「剥離工程Ｐ７」において当該「単結晶シリコン基板１０」から「前記素子形成用の半導体層としての単結晶シリコン薄膜７」を「剥離」するという、前記「単結晶シリコン薄膜７」の供給源となる基板であるから、本願発明１の「ソース基板と称される第２基板（１０）」に相当する。
　ところで、引用発明においては、「前記酸化膜３の直上の前記多結晶シリコン層４に接触して前記酸化膜５が形成されるという膜構造６を有する前記単結晶シリコン基板２と単結晶シリコン基板１０とを、前記単結晶シリコン基板２の表面に形成された前記酸化膜５の上面を貼り合わせ面として貼り合わせる」から、当該「貼り合わせ」後は、「前記多結晶シリコン層４」は「前記酸化膜３」と「前記酸化膜５」の間にあり、「前記酸化膜５」は「単結晶シリコン基板１０」と「前記多結晶シリコン層４」の間にあることとなる。
　したがって、引用発明の「前記酸化膜３の直上の前記多結晶シリコン層４に接触して前記酸化膜５が形成されるという膜構造６を有する前記単結晶シリコン基板２と単結晶シリコン基板１０とを、前記単結晶シリコン基板２の表面に形成された前記酸化膜５の上面を貼り合わせ面として貼り合わせる貼り合わせ工程Ｐ６」は、前記「酸化膜３」が、「拡散に対するバリア」として機能するか不明であるとともにシリコンカーバイドから形成されたものとも認められないという点を除き、本願発明１の「ｅ）次に、前記半導体基板（２）と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層（５）と前記誘電体層（３）との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップ」に相当する。
　　（キ）引用発明の「前記単結晶シリコン基板１０の表層部分が分離して前記単結晶シリコン基板２側に残した状態で剥離し、前記単結晶シリコン基板２の表面の前記膜構造６の上に、前記素子形成用の半導体層としての単結晶シリコン薄膜７が形成された状態とする剥離工程Ｐ７」と「前記単結晶シリコン薄膜７の膜厚を最終的に必要な膜厚となるようにするために研磨処理を行なう研磨工程Ｐ８」とを併せた工程は、本願発明１の「ｆ）次に、半導体構造体の表面上に、半導体材料から形成される膜（２０）を残すように、前記ソース基板を薄くするステップ」に相当する。
　　イ　一致点と相違点
　以上から、本願発明１と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
　　（ア）一致点
「絶縁構造体上に半導体を形成する方法であって、
　ａ）半導体基板（２）上に層（５）を堆積するステップと、
　ｂ）前記層（５）上に半導体層を堆積するステップと、
　ｃ）前記半導体層内に周期表の第ＩＩＩカラム又は第Ｖカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップと、
　ｄ）誘電体層（３）を形成するステップであって、
　　前記誘電体層（３）を、
　　−前記接地板と接触して前記半導体層上に、形成するステップと、
　ｅ）次に、前記半導体基板（２）と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層（５）と前記誘電体層（３）との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップと、
　ｆ）次に、半導体構造体の表面上に、半導体材料から形成される膜（２０）を残すように、前記ソース基板を薄くするステップと、
を含むことを特徴とする方法。」
　　（イ）相違点
　本願発明１は、半導体基板（２）上に「拡散に対するバリアとして機能する層（５）であって、シリコンカーバイドから形成される前記層（５）」を堆積するのに対して、引用発明は、単結晶シリコン基板２上に「熱酸化法あるいはＣＶＤ法などの方法により所定の膜厚となるように酸化膜３」を形成する点。
　（１−３）本願発明１〜１３についての判断
　　ア　上記のように、本願発明１は引用発明と実質的な相違点を有しているから、引用発明は本願発明１と同一の発明ではない。
　したがって、本願発明１は引用文献１に記載された発明であるとはいえない。
　　イ　そして、本願発明２〜１３は、本願発明１を引用する発明であるから、本願発明１をより限定した発明である。
　したがって、本願発明１が引用文献１に記載された発明であるとはいえない以上、本願発明２〜１３も引用文献１に記載された発明であるとはいえない。
　　ウ　そうすると、もはや、当審拒絶理由の理由１によっては、本願発明１〜１３を拒絶することはできない。
　（２）理由２について
　（２−１）引用文献
　　ア　引用文献１の記載事項及び引用発明
　引用文献１の記載事項は、第４の２（１）（１−１）アで摘記したとおりであり、引用発明は、第４の２（１）（１−１）イで認定したとおりである。
　
　　イ　引用文献２の記載事項
　当審拒絶理由通知において「引用文献２」として引用された刊行物である特開平１０−１０７１５９号公報には、「半導体装置の製造方法」（発明の名称）について、図１〜図２とともに、以下の事項が記載されている。
　　（ア）「【００２４】ｎ型ウェル３０内においては、ＢＳＧからなるサイドウォール絶縁体１６内のボロンがｎ型ウェル３０の表面層内に拡散し、エクステンション部３４Ｓ及び３４Ｄが形成される。ｎ型ウェル３０の表面には、図１（Ｂ）に示すシリコン酸化膜１５の形成工程で、厚さ約１ｎｍ程度のシリコン酸化膜が形成されているが、この程度の厚さの膜は拡散バリアとして作用しない。このようにして、ゲート電極３２、ソース領域３７Ｓ、ドレイン領域３７Ｄ、ソース領域エクステンション部３４Ｓ、及びドレイン領域エクステンション部３４Ｄを含むｐチャネルＭＯＳトランジスタが形成される。
【００２５】ｐ型ウェル１０とサイドウォール絶縁体１６との間には、厚さ約１０ｎｍの酸化膜１５が形成されている。
この酸化膜が拡散バリアとなるため、サイドウォール絶縁体１６内のボロンは、ｐ型ウェル１０内に拡散しない
　　（イ）「【００２７】上記実施例では、図１（Ｂ）で説明したように、フォトリソグラフィ工程を行うことなく、酸化速度のｎ型不純物濃度依存性を利用し、実質的にｐ型ウェル１０の表面にのみ選択的にシリコン酸化膜１５を形成することができる。
シリコン酸化膜１５が、図１（Ｃ）の熱処理工程においてＢの拡散バリアとして作用する
　　ウ　引用文献３の記載事項
　当審拒絶理由通知において「引用文献３」として引用された刊行物である特開２００６−２１０３６８号公報には、「縦型半導体装置及びその製造方法」（発明の名称）について、図１〜図１５とともに、以下の事項が記載されている。
　　（ア）「【００３７】
シリコン酸化膜をマスクとして、ｐ-型シリコン層４３を等方性エッチングすることにより、ｐ-型シリコン層４３にスルーホール４６を形成する。スルーホール４６の深さｄ３は０.５μｍ〜１０μｍである。同じマスクを用いて、ｐ-型シリコン層４３を異方性エッチングすることにより、ｐ-型シリコン層４３に第１トレンチ５２を形成する。第１トレンチ５２の深さｄ４は１μｍ〜１００μｍである。第１トレンチ５２の幅ｗ４は０.１μｍ〜１０μｍである。熱酸化によりスルーホール４６の側面上及び第１トレンチ５２の側面上にシリコン酸化膜を形成する。スルーホール４６の側面上のシリコン酸化膜がゲート酸化膜４８となる。第１トレンチ５２の側面上のシリコン酸化膜がシリコン酸化膜５３である。図１２に示すように、ＣＶＤによりＰＳＧ膜がｐ-型シリコン層４３を覆うように形成する。
ＰＳＧ膜に８００℃〜９００℃の温度条件下で、１０ｍｉｎ〜３００ｍｉｎのアニール処理をする。これによりＰＳＧ膜はリフローされ、第１トレンチ５２内に埋め込まれる。このとき、シリコン酸化膜５３が拡散バリアとして働くので、ｐ-型シリコン層４３にｎ型不純物が拡散するのを防ぐことができる
　　エ　引用文献４の記載事項
　当審拒絶理由通知において「引用文献４」として引用された刊行物である特開２００６−５３４１号公報には、「貼り合わせＳＯＩ基板およびその製造方法」（発明の名称）について、図１〜図５とともに、以下の事項が記載されている。
　　（ア）「【００５９】
　このように、
ＳＯＩ層１０Ａの抵抗層１０ｂに結晶欠陥Ｒを形成するので、デバイス工程の熱処理時、ＳＯＩ層１０Ａに存在する金属不純物が転位または積層欠陥といった結晶欠陥Ｒに補集される
その結果、
デバイスの歩留りを大きくすることができる
　また、支持基板用ウェーハ２０だけに埋め込みシリコン酸化膜２０ｂ用のシリコン酸化膜２０ａを形成するので、その後の熱処理時において、抵抗層１０ｂの増厚を抑制することができる。その結果、デバイス工程での図示しないトレンチ溝の形成時間を短縮することができる。よって、デバイスの製造コストの低下も可能になる。
　なお、
高濃度不純物層の形成方法としては、イオン注入法について記載した
　　（イ）「【００７１】
　また、使用される活性層用ウェーハ１０としては、ノンドープウェーハでなくても、実施例１のようにドーパントが低濃度に存在する低ドーズウェーハでもよい。
　それから、
活性層用ウェーハ１０へのイオン注入の前に、活性層用ウェーハ１０に図示しないスルー酸化膜を形成してもよい。スルー酸化膜とは、イオン注入時のクロスコンタミネーションなどを原因とし、活性層用ウェーハがボロン、アルミニウムなどで汚染されることを防ぐシリコン酸化膜である。スルー酸化膜は、イオン注入後、フッ酸溶液と接触させることで、汚染物質であるボロン、アルミニウムとともに、活性層用ウェーハから除去される
　また、支持基板用ウェーハには、あらかじめ酸化膜を形成してもよい。
　貼り合わせ後、活性層用ウェーハを薄膜化してから貼り合わせ熱処理を行ってもよい。その場合、ＳＯＩ層１０Ａが薄いので、さらにウェーハ間およびウェーハ面内での抵抗値の均一化が促進されることとなる。
　また、ＳＯＩ層１０Ａには、イオン注入のドーパントが熱拡散していない部分を残してもよい。そのときには、例えばデバイス工程の熱処理時に、ウェーハ間およびウェーハ面内での抵抗値が均一化される。」
　　オ　引用文献５の記載事項
　当審拒絶理由通知において「引用文献５」として引用された刊行物である特開２００５−１４２５２４号公報には、「半導体ウエハの接着前表面処理」（発明の名称）について、図１〜図６とともに、以下の事項が記載されている。
　　（ア）「【００３２】
　接着工程中に
２枚のウエハ間の結合力を高めるためにウエハ表面を活性化させる
　　（イ）「【００５３】
　特に、
プラズマ処理（３）は
ウエハ１０の接着表面を活性化する
【００５４】
　従って、酸素、
窒素
によりプラズマに表面を晒す
　　カ　引用文献６の記載事項
　当審拒絶理由通知において「引用文献６」として引用された刊行物である特開２００７−２４３０３８号公報には、「貼り合わせウェーハ及びその製造方法」（発明の名称）について、図１〜図４とともに、以下の事項が記載されている。
　　（ア）「【００１８】
　この発明の製造方法は、
水素又はヘリウム等の軽元素イオンを所定の深さ位置にイオン注入した活性層用ウェーハ１を、支持基板用ウェーハ２と貼り合わせ、熱処理によりイオン注入した部分を剥離させる工程を有する、いわゆるスマートカット法による製造方法
両貼り合わせ面に対し、貼り合わせ界面の接着強度が大きくなるようにプラズマ処理を施す
雰囲気としては特に限定するものではないが、例えば、窒素
ガスの雰囲気中で行われることが好ましい
　（２−２）本願発明１と引用発明との対比
　本願発明１と引用発明とを対比すると、第４の２（１）（１−２）イで検討した一致点で一致し、同相違点で相違している。
　（２−３）相違点についての判断
　　ア　引用発明は、「支持基板としての単結晶シリコン基板２」と「Ｐ型あるいはＮ型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜４」との間に「熱酸化法あるいはＣＶＤ法などの方法により所定の膜厚となるように酸化膜３」を形成するものである。
　前記「酸化膜３」の機能については、第４の２（１）（１−１）ア（イ）〜（ウ）で摘記したとおり、引用発明の根拠となった引用文献１の「第１の実施形態」に関する記載中には何ら記載されていない。
　　イ　したがって、何らかの目的で前記「酸化膜３」をシリコンカーバイドから形成される膜に変更することも、その動機付けとなる記載も、引用文献１には記載も示唆もされていない。
　よって、引用発明において、前記「酸化膜３」をシリコンカーバイドから形成される膜に変更することを、当業者が想起できたとは認められない。
　　ウ　一方、引用文献１には、第４の２（１）（１−１）ア（イ）で摘記したとおり、段落【００３０】に、引用発明の「酸化膜３」は「熱酸化膜，ＰＶＤ（Physical Vapor Deposition ）酸化膜またはＣＶＤ（Chemical Vapor Deposition ）酸化膜である」ことが、同（ウ）で摘記したとおり、段落【００３７】に、引用発明の「酸化膜５」を「熱酸化法あるいはＰＶＤ法，ＣＶＤ法などにより酸化膜５を形成する」ことが記載されている。すなわち、引用発明の「酸化膜３」と「酸化膜５」は、一連の工程において同一方法で成膜された膜であるから、同一材料で形成され、同様の機能を有する膜である蓋然性が高い。
　そして、引用文献１には、第４の２（１）（１−１）ア（ウ）で摘記したとおり、「酸化膜５がゲート酸化膜として機能する」と記載されている（段落【００３８】）。
　さらに、引用発明の根拠となった前記「第１の実施形態」とは異なる「第２の実施形態」についての記載ではあるが、引用文献１には、第４の２（１）（１−１）ア（エ）で摘記したとおり、段落【００６９】に「膜構造６のうちの酸化膜３は、後述するように、導電層としての多結晶シリコン膜４に対してゲート酸化膜としての機能を果たす」と記載されている。
　　エ　ここで、半導体技術において、一般に「ゲート酸化膜」は良好な絶縁性を有することが望まれる絶縁体膜であることは、当業者の技術常識である。
　したがって、仮にシリコンカーバイドで形成された膜が拡散に対するバリアとして機能することが周知の事項であったとしても、引用発明において、良好な絶縁性を有することが望まれる絶縁体膜であるゲート酸化膜として機能する引用発明の「酸化膜５」と同様に、前記ゲート酸化膜としての機能を果たすことが可能な「酸化膜３」を、半導体膜であるシリコンカーバイドで形成された膜で置き換えることで、絶縁性を損なうことには、阻害要因があると認められる。
　　オ　相違点に係る構成である、「絶縁構造体上に半導体を形成する」というＳＯＩ構造における支持基板である「半導体基板（２）」上に、「拡散に対するバリアとして機能する層（５）であって、シリコンカーバイドから形成される前記層（５）を堆積する」ことは、引用文献２ないし６にも、記載も示唆もされていない。
　　カ　そして、本願発明１は、相違点に係る構成を備えることで、「前記層が、拡散に対するバリアとして機能し、最終基板２内のドーピング種の拡散を制限し、有利には、これを防ぐ。」ことで「接地板の導電性の質を保つ」という、本願明細書の段落【００５２】に記載された効果を奏するものである。
　したがって、本願発明１は、引用文献１ないし引用文献６に記載された発明から、当業者が容易に発明をすることができたとは認められない。
　（２−４）本願発明２ないし本願発明１３について
　本願発明２ないし本願発明１３は、いずれも、本願発明１を引用する発明であり、本願発明１をさらに限定したものであるので、本願発明１と同様に、引用文献１ないし引用文献６に記載された発明から当業者が容易に発明をすることができたとは認められない。
　（２−５）理由２についてのまとめ
　したがって、もはや、当審拒絶理由の理由２によっては、本願発明１〜１３を拒絶することはできない。
　（３）理由３及び４について
　　ア　理由３，４のａについて
　第４の２（１）（１−２）ア（エ）で指摘したとおり、平成２８年１１月１１日付けの手続補正によって、本願発明１の「接地板」とは、「半導体層内にドーパントを導入して前記半導体層をドープすることにより形成」される「板」状ないし層状の単なる導電層を包含することが明らかとなり、前記「接地板」の技術的範囲が明確になった。
　よって、理由３，４のａで示した当審拒絶理由は解消した。
　　イ　理由３，４のｂについて
　平成２８年１１月１１日付けでなされた手続補正によって、請求項１における、当該補正前の「前記接地板が、前記層（５）上の前記半導体層と前記誘電体層（３）との間にあり」という記載は、「前記接地板が、前記層（５）と前記誘電体層（３）との間にあり」と補正された。
　これにより、本願発明１は、発明の詳細な説明に記載されたものとなった。
　よって、理由３，４のｂで示した当審拒絶理由は解消した。
　　ウ　理由３，４のｃについて
　平成２８年１１月１１日付けでなされた手続補正によって、当該補正前の請求項３における「Ｓｉ９９％（Ｃ）１％型」との記載は、当該補正後の請求項２における「Ｓｉ９９％Ｃ１％型」に補正された。
　これにより、本願発明２ないし１３は明確になったので、理由３，４のｃで示した当審拒絶理由は解消した。
　　エ　理由３，４のｄについて
　平成２８年１１月１１日付けでなされた手続補正によって、当該補正前の請求項６における「シリコンカーバイドＳｉ（１−ｘ）（Ｃ）ｘ」との記載は、当該補正後の請求項５における「シリコンカーバイドＳｉ１−ｘＣｘ」に補正された。
　これにより、本願発明６ないし１３は明確になったので、理由３，４のｄで示した当審拒絶理由は解消した。
　　オ　理由３，４のｅについて
　平成２８年１１月１１日付けでなされた手続補正によって、当該補正前の請求項９における「接地板内のドーピングが、１０１９ａｔ．ｃｍ−３又は１０２０ａｔ．ｃｍ−３を超える」との記載は、当該補正後の請求項８における「１０１９ａｔ．ｃｍ−３を超える」に補正された。
　これにより、本願発明８ないし１３は明確になったので、理由３，４のｅで示した当審拒絶理由は解消した。
　　カ　以上から、当審拒絶理由の理由３及び４は解消した。
　（４）小括
　したがって、平成２８年１１月１１日付けの手続補正によって、当審拒絶理由の理由１ないし理由４はすべて解消した。
　そうすると、もはや、当審で通知した拒絶理由によって本願を拒絶することはできない。
第５　むすび
　以上のとおりであるから、原査定の理由及び当審拒絶理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。