【事件の表示】
　特願２０１２−５００７６９「磁気結合が低減された集積回路インダクタ」拒絶査定不服審判事件〔平成２２年　９月２３日国際公開，ＷＯ２０１０／１０７４３０，平成２４年　９月１０日国内公表，特表２０１２−５２１０８９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯 
　本願は，平成２１年３月１８日を国際出願日とする出願であって，平成２２年１２月１３日付けで特許法第１８４条の４第１項の規定による翻訳文の提出がなされ，平成２４年３月１６日付けで審査請求がなされるとともに手続補正書の提出がなされ，平成２５年８月９日付けで拒絶理由の通知がなされ，同年１１月５日付けで意見書及び手続補正書の提出がなされ，平成２６年１月３１日付けで最後の拒絶理由の通知がなされ，同年７月２日付けで意見書及び手続補正書の提出がなされ，同年８月１５日付けで同年７月２日付け手続補正に対して補正の却下の決定がなされるとともに拒絶査定がなされた。
　これに対して平成２６年１２月９日付けで拒絶査定不服審判の請求がなされるとともに手続補正書の提出がなされ，平成２７年１月２０日付けで上申書の提出がなされ，同年１月２６日付けで上申書の提出がなされた。
　そして，当審において，平成２７年８月１８日付けで拒絶理由の通知がなされ，同年９月７日付けで意見書及び手続補正書の提出がなされ，平成２８年１月１４日付けで拒絶理由の通知がなされ，同年６月１５日付けで意見書及び手続補正書の提出がなされ，同年９月１４日付けで最後の拒絶理由の通知がなされ，平成２９年１月２０日付けで意見書及び手続補正書の提出がなされたものである。
　
第２　補正の却下の決定　　
［補正の却下の決定の結論］
　平成２９年１月２０日付けの手続補正書による補正を却下する。
［理由］　　　
　１　補正の内容 
　平成２９年１月２０日付けの手続補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１乃至６を，補正後の特許請求の範囲の請求項１乃至５に補正するものであり，そのうち補正前後の請求項１は，以下のとおりである。（注：下線は，審判請求人が，手続補正書に付したものである。）
　（１）補正前の請求項１
「【請求項１】
　集積回路インダクタ構造であって，
　半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素と，
　該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素とを含み，該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合い，
　前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，
　前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有している，集積回路インダクタ構造。」
　（２）補正後の請求項１　
「【請求項１】
　集積回路インダクタ構造であって，
　半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素と，
　該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素とを含み，該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合い，
　前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，
前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し，
　前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有し
，前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し
　２　補正事項
　本件補正では，本件補正前の請求項１は本件補正後の請求項１に対応し，本件補正前の請求項１と本件補正後の請求項１を比較すると，本件補正後の請求項１に係る本件補正には，以下の補正事項が含まれる。
　（１）補正事項１
　補正前の請求項１の「第１のインダクタ要素」について，「前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し」を，「前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，
前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し
　（２）補正事項２
　補正前の請求項１の「第２のインダクタ要素」について，「前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有している」を，「前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有し
，前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し
　
　３　補正の適否
　次に，補正事項１及び２について，補正の適否を検討する。
　（１）補正事項１について
　補正事項１により補正された部分は，国際出願日における国際特許出願の明細書若しくは図面（図面の中の説明に限る）の翻訳文，国際出願日における国際特許出願の請求の範囲の翻訳文（特許協力条約第１９条（１）の規定に基づく補正後の請求の範囲の翻訳文が提出された場合にあっては，当該翻訳文）又は国際出願日における国際特許出願の図面（図面の中の説明を除く）（以下，翻訳文等という）の段落【００２８】及び図５に記載されているものと認められるから，補正事項１は翻訳文等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって，補正事項１は，翻訳文等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項１は，補正前の請求項１における「第１のインダクタ要素」の「複数の導体ループ」について，「前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」たものであることを限定するものであるから，特許法第１７条の２第５項第２号に掲げる，特許請求の範囲の減縮を目的とするものに該当する。そうすると，補正事項１は，特許法第１７条の２第４項の規定に適合することは明らかであり，また，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　（２）補正事項２について
　補正事項２により補正された部分は，翻訳文等の段落【００２８】及び図５に記載されているものと認められるから，補正事項２は翻訳文等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって，補正事項２は，翻訳文等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項２は，補正前の請求項１における「第２のインダクタ要素」の「複数の導体ループ」について，「前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」たものであることを限定するものであるから，特許法第１７条の２第５項第２号に掲げる，特許請求の範囲の減縮を目的とするものに該当する。そうすると，補正事項２は，特許法第１７条の２第４項の規定に適合することは明らかであり，また，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　（３）補正事項の補正の適否のむすび
　以上検討したとおり，本件補正は，特許法第１７条の２第３項，第４項，及び第５項に規定する要件を満たす。
　４　独立特許要件について
　本件補正は，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定によって，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであることを要する。
　そこで，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）について，以下に検討する。
　（１）補正後の発明
　本願の請求項１乃至５に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１乃至５に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明(以下「本件補正発明」という。）は，上記１（２）に記載したとおりのものであり，再掲すると次のとおりである。
「集積回路インダクタ構造であって，
　半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素と，
　該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素とを含み，該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合い，
　前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し，
　前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有し，前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している，集積回路インダクタ構造。」
　（２）最後の拒絶理由の概要
　当審による平成２８年９月１４日付けの最後の拒絶理由の概要は，以下の通り。
　この出願の請求項１〜６に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
　　　　　　　　　　　引　用　文　献　等　一　覧 
 　　　１．特開平９−４５８６６号公報 
 　　　２．特開平６−６１０５８号公報 
 　　　３．特開２００５−３４７２８６号公報 
　（３）当審の進歩性の判断
　　ア　引用文献
　　（ア）引用文献１の記載事項及び引用発明
　平成２８年９月１４日付けの最後の拒絶理由において引用された特開平９−４５８６６号公報（以下「引用文献１」という。）には，下記の事項が記載されている。
（１Ａ）「【０００３】
【発明が解決しようとする課題】スパイラル型インダクタは図２のように第１層配線４とスパイラル状の第２層配線５から構成されており，作成法が比較的簡単で径の大きなものが形成できるという利点がある。しかしインダクタのつくる磁力線は図２において紙面（基板面）に垂直であり，複数個のスパイラルインダクタを併設した場合，各インダクタのつくる磁力線は互いに平行となり，相互に干渉しやすくなる。特に図３の回路のように増幅用電界効果トランジスタ１の入力側および出力側にそれぞれスパイラル型インダクタ２，３を用いた場合，相互干渉によって特性が不安定になるなどの問題を起こしやすく，各スパイラルインダクタの距離を離すなど設計にあたり相互干渉を防ぐ考慮をしなければならなかった。
【０００４】
【課題を解決するための手段】上記の問題は特に相互干渉してはならないインダクタについて互いに磁力線の向きを変えることにより相互干渉を低減することで解決される。
【０００５】本発明の目的はこのため図４のような積層型とよばれるインダクタをスパイラル型インダクタと共に同一チップ上に集積する方法およびスパイラル型インダクタを基板主面から引き起こすことにより磁力線の向きを変えて相互干渉を低減する方法を提供することにある。
【０００６】
【作用】積層型インダクタは図４のように第１層配線４と第２層配線５を相互に結線してインダクタを形成するもので，磁力線は図４に矢印で示したように紙面（基板面）に平行となるため，スパイラル型との相互干渉は非常に少なくなる。またスパイラル型インダクタも基板面から引き起こすことにより磁力線の向きが互いに平行でなくなり，相互干渉が低減し集積回路設計の自由度が増す。」
（１Ｂ）「【０００７】
【実施例】図５は本発明の第１の実施例の集積回路の作成工程を示す図である。
【０００８】まずＧａＡｓ基板６上にイオン注入法など周知の方法でマイクロ波用電界効果トランジスタ７を形成する（図５(ａ)）。次にＳｉＯ２ 層８を形成した後，Ａｕによる第１層の配線層９を形成する（図５（ｂ））。この第１層配線９により，上面図を図７に示すように通常の配線の他，積層型およびスパイラル型インダクタの第１層配線９′を形成する。次いで層間絶縁膜としてＳｉＯ２ 層１０およびポリイミド膜１１を形成する（図５(ｃ)）。次にＳｉＯ２ 層１０およびポリイミド膜１１の所定の場所に孔開けをした後，Ａｕの柱１２を埋め込む（図６(ａ)）。次いでＡｕによる第２層配線層１３を形成して各Ａｕ柱１２を接続するとともにスパイラル型インダクタ１４および積層型インダクタ１５を形成する（図６（ｂ））。
【０００９】以上のような工程で図８の上面図に示すようにスパイラル型インダクタ１４と積層型インダクタ１５を同一チップ上に集積することができる。ポリイミド膜１１により第１層配線と第２層配線の間隔を大きくすることができ，これにより積層型インダクタの径を増大することができた。」
（１Ｃ）図４には，積層型インダクタが，直線状の磁力線を有し，複数の第１層配線４と複数の第２層配線５を備えたものであり，複数の第１層配線と複数の第２層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であることが記載されている。
（１Ｄ）図７には，積層型インダクタ１５として，平行に配置された複数の長さが略等しい第１層配線の各一端および各他端がそれぞれ直線上に配置された構成が記載されている。
（１Ｅ）図６（ｂ）には，ＧａＡｓ基板上にマイクロ波用電界効果トランジスタ７を介して積層型インダクタ１５及びスパイラル型インダクタ１４を形成した構成が記載されている。また，積層型インダクタ１５として，複数の第１層配線のそれぞれが，柱１２を介してポリイミド膜１１上の複数の第２層配線１３に接続した構成が記載されている。
（１Ｆ）図８には，積層型インダクタ１５として，第１層配線の一端は，第２層配線の一端に接続され，該第１層配線の他端は隣接する他の第２層配線の他端に接続され，該第２層配線の他端は隣接する他の第１層配線の他端に接続された構成が記載されていると認められる。
　ここで，上記の記載について以下の事項を検討する。
（１Ｇ）集積回路の構成について
　上記（１Ｂ）には，集積回路である第１の実施例において，積層型インダクタ及びスパイラル型インダクタを形成することが記載され，上記（１Ｅ）から図６（ｂ）には，ＧａＡｓ基板上に積層型インダクタ１５及びスパイラル型インダクタ１４を形成した構成が記載されている。
　よって，引用文献１には，「集積回路のＧａＡｓ基板上に形成された積層型インダクタ及びスパイラル型インダクタ」が記載されている。
（１Ｈ）積層型インダクタとスパイラル型インダクタの関係について
　上記（１Ａ）には，相互干渉してはならないインダクタについて互いに磁力線の向きを変えることにより相互干渉を低減すること，スパイラル型インダクタの磁力線が紙面（基板面）に垂直であり，積層型インダクタの磁力線が紙面（基板面）に平行であることが記載されている。
　よって，引用文献１には，「相互干渉を低減するために，前記スパイラル型インダクタの磁力線が基板面に垂直とし，前記積層型インダクタの磁力線が基板面に平行」とされることが記載されている。
（１Ｉ）積層型インダクタの構成について
　積層型インダクタの構成については，上記（１Ｃ）から図４に，直線状の磁力線を有し，複数の第１層配線４と複数の第２層配線５を備えたものであること，複数の第１層配線と複数の第２層配線の各々の一端及び各々の他端はそれぞれ前記磁力線に平行な直線上に配置された構成であることが記載され，上記（１Ｄ）から図７に，平行に配置された複数の長さが略等しい第１層配線の各一端および各他端がそれぞれ直線上に配置された構成であることが記載され，上記（１Ｅ）から図６（ｂ）に，複数の第１層配線のそれぞれが，柱１２を介してポリイミド膜１１上の複数の第２層配線１３に接続した構成であることが記載され，上記（１Ｆ）から図８に，第１層配線の一端は，第２層配線の一端に接続され，該第１層配線の他端は隣接する他の第２層配線の他端に接続され，該第２層配線の他端は隣接する他の第１層配線の他端に接続された構成であることが，それぞれ記載されている。
　よって，引用文献１には，「積層型インダクタは，直線状の磁力線を有し，複数の第１層配線と複数の第２層配線を備え，第１層配線の一端を第２層配線の一端に柱で接続し，該第１層配線の他端を該第２層配線と隣接する他の第２層配線の他端に柱で接続し，該第２層配線の他端を該第１層配線と隣接する他の第１層配線の他端に柱で接続しており，前記複数の第１層配線と前記複数の第２層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること。」が記載されていると認められる。
（１Ｊ）以上から，引用文献１には，下記の発明（以下「引用発明」という。）が記載されているものと認められる。 
「集積回路のＧａＡｓ基板上に形成された積層型インダクタ及びスパイラル型インダクタであって，
　相互干渉を低減するために，前記スパイラル型インダクタの磁力線が基板面に垂直とし，前記積層型インダクタの磁力線が基板面に平行とされ，
　前記積層型インダクタは，直線状の磁力線を有し，複数の第１層配線と複数の第２層配線を備え，第１層配線の一端を第２層配線の一端に柱で接続し，該第１層配線の他端を該第２層配線と隣接する他の第２層配線の他端に柱で接続し，該第２層配線の他端を該第１層配線と隣接する他の第１層配線の他端に柱で接続しており，前記複数の第１層配線と前記複数の第２層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること。」
　　（イ）引用文献２の記載事項
　平成２８年９月１４日付けの最後の拒絶理由において引用された特開平６−６１０５８号公報（以下「引用文献２」という。）には，下記の事項が記載されている。
（２Ａ）「【０００４】
【発明が解決しようとする課題】叙上のインダクタ21はインダクタンスを大きくするためには，渦巻状の巻き数を多くしなければならない。しかし，巻き数を多くすると，外周にいく程導電配線膜が長くなり，半導体基板22表面の広い面積を占有することになる。このためＭＭＩＣの小型化が困難となり，それに伴い低コスト化も困難になる。
【０００５】本発明では，かかる問題を解消し，しかも微小な面積で高インダクタンスがえられるインダクタの構造を提供し，小型化した半導体集積回路装置を提供することを目的とする。」
（２Ｂ）「【００１６】
【発明の効果】本発明によれば，コイル部分を基板の表面に対して垂直方向に導電配線膜を積層してインダクタを形成しているため，巻き数を増やしても，面積的には変わらず，微小な面積で高インダクタンスがえられる。」
（２Ｃ）図１には，ＧａＡｓの半導体基板２上に第１の導電配線膜３ａと，第１の導電配線膜３ａ上に第１の層間絶縁膜４ａを介して第１の導電配線膜３ａと半導体基板２に対して垂直方向で重なる第２の導電配線膜３ｂと，第２の導電配線膜３ｂ上に第２の層間絶縁膜４ｂを介して第２の導電配線膜３ｂと半導体基板２に対して垂直方向で重なる第３の導電配線膜３ｃから構成されたインダクタ１の構成が記載されている。
（２Ｄ）図２には，矩形ループ状の第１の導電配線膜３ａ，第１の導電配線膜３ａ上に平面視で第１の導電配線膜３ａに重なる矩形ループ状の第２の導電配線膜３ｂ，及び第２の導電配線膜３ｂ上に平面視で第２の導電配線膜３ｂに重なる矩形ループ状の第３の導電配線膜３ｃ，並びに第１の導電配線膜３ａと第２の導電配線膜３ｂに対して垂直に設けられ，両者を接続してインダクタのループを形成する接続配線５ａ，及び第２の導電配線膜３ｂと第３の導電配線膜３ｃに対して垂直に設けられ，両者を接続してインダクタのループを形成する接続配線５ｂから構成されたインダクタ１が記載されている。
（２Ｅ）図１及び図２から，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び第３の導電配線膜３ｃは，いずれも，半導体基板上に平行に積層されるので，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び接続配線５ａにより構成されるインダクタ１のループ，並びに第２の導電配線膜３ｂ，第３の導電配線膜３ｃ及び接続配線５ｂにより構成されるインダクタ１のループ，それぞれによる磁力線は，いずれも，半導体基板に対して垂直なものとなることは明らかである。
　よって，上記記載から引用文献２には，下記の事項が記載されていると認められる。
「渦巻状のインダクタは，インダクタンスを大きくするには，渦巻状の巻き数を多くしなければならず，半導体基板表面の広い面積を占有することになるので，ＧａＡｓ半導体基板上に，矩形ループ状の第１の導電配線膜３ａ，第１の導電配線膜３ａ上に平面視で第１の導電配線膜３ａに重なる矩形ループ状の第２の導電配線膜３ｂ，及び第２の導電配線膜３ｂ上に平面視で第２の導電配線膜３ｂに重なる矩形ループ状の第３の導電配線膜３ｃ，並びに第１の導電配線膜３ａと第２の導電配線膜３ｂに対して垂直に設けられ，両者を接続してループを形成する接続配線５ａ，及び第２の導電配線膜３ｂと第３の導電配線膜３ｃに対して垂直に設けられ，両者を接続してループを形成する接続配線５ｂによりインダクタを構成することで，微少な面積で高インダクタンスが得られること。」
　　イ　本件補正発明と引用発明との対比 
　　（ア）引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は，「集積回路のＧａＡｓ基板上に形成され」たものであり，引用発明の「積層型インダクタ」は，「直線状の磁力線を有」するものである。
　そうすると，引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は，下記の相違点を除いて本件補正発明の「集積回路インダクタ構造」に相当し，引用発明の「積層型インダクタ」は，本件補正発明の「半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素」に相当する。
　　（イ）引用発明では，「相互干渉を低減するために，前記スパイラル型インダクタの磁力線が基板面に垂直とし，前記積層型インダクタの磁力線が基板面に平行とされ」ているので，引用発明の「スパイラル型インダクタ」は本件補正発明の「第２のインダクタ要素」に対応するものである。
　そして，引用文献１の図６（ｂ）には，積層型インダクタ１５とスパイラル型インダクタ１４がマイクロ波用電界効果トランジスタ７を介して形成されているので，両者はＧａＡｓ基板上において近接して形成されているといえ，また，引用発明の「スパイラル型インダクタの磁力線」は基板面に垂直であるから，引用発明の「スパイラル型インダクタ」は，下記の相違点を除いて，本件補正発明の「該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素」に相当する。
　　（ウ）引用発明では，「相互干渉を低減するために，前記スパイラル型インダクタの磁力線が基板面に垂直とし，前記積層型インダクタの磁力線が基板面に平行とされ」ているので，引用発明も本件補正発明の「該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合」う構成になっていると認められる。
　　（エ）引用発明の「積層型インダクタ」は，「直線状の磁力線を有し，複数の第１層配線と複数の第２層配線を備え，第１層配線の一端を第２層配線の一端に柱で接続し，該第１層配線の他端を該第２層配線と隣接する他の第２層配線の他端に柱で接続し，該第２層配線の他端を該第１層配線と隣接する他の第１層配線の他端に柱で接続しており，前記複数の第１層配線と前記複数の第２層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること」から，ある第１層配線の他端を積層インダクタを構成する１つのループの始点とすると，該第１層配線は一端で柱を介して第２層配線の一端に接続され，該第２層配線の他端は柱を介して該第１層配線に隣接する他の第１層配線の他端をループの終点として接続されることになる。
　そして，引用発明では，「前記複数の第１層配線と前記複数の第２層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置され」ているので，引用発明の「積層型インダクタ」を構成する各ループは，直線状の磁力線に沿って配置されていることになる。
　さらに，ループの始点と終点となる第１層配線の他端が「直線上に配置」されたものであることを踏まえれば，磁力線方向から積層型インダクタを見た場合には，複数のループが互いに重なり，かつ，ループの始点と終点が同じ位置になるように配置されているといえる。
　よって，引用発明の「積層型インダクタ」も，本件補正発明の「前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」た構成になっているものと認められる。
　　（オ）そうすると，本件補正発明は，下記の（カ）の点で引用発明と一致し，下記の（キ）の点で引用発明と相違する。 
　　（カ）一致点
「集積回路インダクタ構造であって，
　半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素と，
　該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素とを含み，該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合い，
　前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，前記第１の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している，集積回路インダクタ構造。」
　　（キ）相違点　　
　本件補正発明の「第２のインダクタ要素」は，「前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有し，前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している」のに対し，引用発明の「スパイラル型インダクタ」はそのような構成ではない点。 
　　ウ　進歩性の判断
　　（ア）相違点について 
　引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は，半導体基板上に形成された集積回路の構成要素であるところ，一般に集積回路では，各構成要素の小型化や省スペース化が求められているので，引用発明においても，「スパイラル型インダクタ」の小型化及び省スペース化を図ることが求められていると認められる。
　そして，上記ア（イ）のとおり，引用発明の「スパイラル型インダクタ」と同じく，集積回路のＧａＡｓ半導体基板上に形成され，磁力線が半導体基板面に垂直となるインダクタについて，引用文献２には，下記の事項が記載されていると認められる。
「渦巻状のインダクタは，インダクタンスを大きくするには，渦巻状の巻き数を多くしなければならず，半導体基板表面の広い面積を占有することになるので，ＧａＡｓ半導体基板上に，矩形ループ状の第１の導電配線膜３ａ，第１の導電配線膜３ａ上に平面視で第１の導電配線膜３ａに重なる矩形ループ状の第２の導電配線膜３ｂ，及び第２の導電配線膜３ｂ上に平面視で第２の導電配線膜３ｂに重なる矩形ループ状の第３の導電配線膜３ｃ，並びに第１の導電配線膜３ａと第２の導電配線膜３ｂに対して垂直に設けられ，両者を接続してループを形成する接続配線５ａ，及び第２の導電配線膜３ｂと第３の導電配線膜３ｃに対して垂直に設けられ，両者を接続してループを形成する接続配線５ｂによりインダクタを構成することで，微少な面積で高インダクタンスが得られること。」
　ここで，引用文献２に記載のインダクタにおけるループについて検討すると，ループを構成する第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び第３の導電配線膜３ｃは，平面視で重なるように積層され，ループを構成する接続配線５ａ及び５ｂは，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び第３の導電配線膜３ｃに対して垂直に設けられるので，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び接続配線５ａにより構成されるループ，及び第２の導電配線膜３ｂ，第３の導電配線膜３ｃ及び接続配線５ｂにより構成されるループそれぞれの磁力線の方向が，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び第３の導電配線膜３ｃの積層方向と同じであることは明らかである。
　また，上記二つのループは，第１の導電配線膜３ａ，第２の導電配線膜３ｂ及び第３の導電配線膜３ｃの積層方向に互いに重なった部分を有しており，各ループの始点及び終点は，平面視において同じ位置にあると認められる。
　そうすると，引用発明は，集積回路自体のさらなる小型化や，用途に応じたスパイラル型インダクタの高インダクタンス化への対応が求められるものであり，その際に，引用文献２の記載に接した当業者であれば，引用発明の「スパイラル型インダクタ」を小型化に適した引用文献２に記載されたインダクタの構成とすることは，容易に想到し得たものである。
　そして，引用発明において，「スパイラル型インダクタ」の代わりに引用文献２に記載されたインダクタによりインダクタを構成した場合には，インダクタを構成するループは，隣接するループが積層された方向に互いに重なった部分を有し，かつ，ループの始点及び終点が平面視において同じ位置になることから，引用発明は相違点である，
「前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有し，前記第２の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している」
構成を備えたものとなる。
　　（イ）本件補正発明の作用効果について　　　
　本件補正発明の作用効果も，引用発明，引用文献２の記載事項から当業者が予測できる範囲のものである。　
　（４）小括 
　よって，本件補正発明は，引用発明，引用文献２の記載事項から当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　補正却下の決定を踏まえた検討
　１　本願発明
　平成２９年１月２０日付けの手続補正は，上記のとおり却下されたので，本願に係る発明は，平成２８年６月１５日付け手続補正書の特許請求の範囲の請求項１乃至６に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明(以下「本願発明」という。）は，上記第２の１（１）に記載したとおりのものであり，再掲すると次のとおりである。
「集積回路インダクタ構造であって，
　半導体基板上に形成され，第１のインダクタ要素に関連する直線状の合成磁束線の第１の方向を有する，第１のインダクタ要素と，
　該第１のインダクタ要素に近接して該半導体基板上に形成され，第２のインダクタ要素に関連する直線状の合成磁束線の第２の方向を有する，少なくとも１つの第２のインダクタ要素とを含み，該第１のインダクタ要素及び第２のインダクタ要素は，該第１の方向と第２の方向との間に９０°にほぼ等しい角度を作るように，互いに対して向き合い，
　前記第１のインダクタ要素を構成する第１の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第１の方向と同じになるように，該第１の複数の導体ループの各導体ループが第１の経路に沿って配置され，前記第１の複数の導体ループ中の隣接する導体ループは，前記第１の経路に沿った方向に互いに部分的に重なった部分を有し，
　前記第２のインダクタ要素を構成する第２の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第２の方向と同じになるように，該第２の複数の導体ループの各導体ループが第２の経路に沿って配置され，前記第２の複数の導体ループ中の隣接する導体ループは，前記第２の経路に沿った方向に互いに部分的に重なった部分を有している，集積回路インダクタ構造。」
　２　引用文献
　これに対して，当審の最後の拒絶理由に引用された引用文献の記載事項及び引用発明は，上記第２の４（３）アに記載したとおりである。
　３　対比・判断
　本願発明は，上記第２の３で検討した本件補正発明における限定を省いたものである。
　そうすると，本願発明の構成要素を全て含み，さらに特定の点に限定を施したものに相当する本件補正発明が，上記第２の４に記載したとおり，引用発明，引用文献２の記載事項に基いて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，引用発明，引用文献２の記載事項に基いて，当業者が容易に発明をすることができたものである。　　　　
　４　むすび
　以上のとおり，本願発明は，当業者が引用発明，引用文献２の記載事項に基いて容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
　したがって，本件は，他の請求項について検討するまでもなく，拒絶されるべきものである。 
　よって，結論のとおり審決する。