(57)【要約】【課題】複数の半導体チップを積層し、十分な信号伝送速度を有する半導体集積装置を提供する。【解決手段】データ信号ＤＡＴＡに所定の処理を施す第１内部回路１１ａと、送信元からリクエスト信号ＲＥＱを受信すると、リクエスト信号ＲＥＱが自己に対するリクエストであるか否かを判別し、自己に対するリクエストである場合に、送信元からデータ信号ＤＡＴＡを受信し、受信したデータ信号ＤＡＴＡを第１内部回路１１ａに出力し、自己に対するリクエストでない場合に、リクエスト信号ＲＥＱを転送先に転送し、送信元からデータ信号ＤＡＴＡを受信し、受信したデータ信号ＤＡＴＡを転送先に転送する第２内部回路１１ｂとを備えるとともに、互いにずらして積層された複数の半導体チップ１１を具備し、複数の半導体チップ１１のうち１の半導体チップにおいて、送信元が一側に積層された半導体チップであり、転送先が他側に積層された半導体チップである。【選択図】図１
2011023897.tif 000002
【特許請求の範囲】
【請求項１】
データ信号に所定の処理を施す第１内部回路と、
送信元からリクエスト信号を受信すると、前記リクエスト信号が自己に対するリクエストであるか否かを判別し、
自己に対するリクエストである場合に、前記送信元から前記データ信号を受信し、受信した前記データ信号を前記第１内部回路に出力し、
自己に対するリクエストでない場合に、前記リクエスト信号を転送先に転送し、前記送信元から前記データ信号を受信し、受信した前記データ信号を前記転送先に転送する第２内部回路と、
を備えるとともに、互いにずらして積層された複数の半導体チップを具備し、
前記複数の半導体チップのうち１の前記半導体チップにおいて、前記送信元が一側に積層された前記半導体チップであり、前記転送先が他側に積層された前記半導体チップであることを特徴とする半導体集積装置。
【請求項２】
前記第２回路は、
前記リクエスト信号および前記データ信号に応じたシリアルデータ信号を受信し、前記シリアルデータ信号を内部クロック信号のタイミングに同期させる同期化回路と、
前記内部クロック信号のタイミングに同期した前記シリアルデータ信号をパラレルデータ信号に変換するシリアルパラレル変換回路と、
前記パラレルデータ信号に所定の処理を施す信号処理回路と、
前記パラレルデータ信号を前記シリアルデータ信号に変換し、外部に出力するパラレルシリアル変換回路と、
を具備する請求項１に記載の半導体集積装置。
【請求項３】
前記信号処理回路は、
前記シリアルデータ信号が前記リクエスト信号の場合に、前記パラレルデータ信号をデコードしてリクエストされた前記半導体チップを判別し、
前記シリアルデータ信号が前記データ信号の場合に、前記判別結果に応じて前記パラレルデータ信号を前記第１内部回路または前記パラレルシリアル変換回路に出力する機能を有する処理回路であることを特徴とする請求項２に記載の半導体集積装置。
【請求項４】
最下層の前記半導体チップの前記第２内部回路は、自己に対するリクエスト信号でない場合に、リクエストされた前記半導体チップが、最下層の前記半導体チップの上に積層された前記半導体チップに近いか、最上層の前記半導体チップに近いかを判定し、
最下層の前記半導体チップの上に積層された前記半導体チップに近い場合は、最下層の前記半導体チップの上に積層された前記半導体チップを前記転送先とし、
最上層の前記半導体チップに近い場合は、最上層の前記半導体チップを前記転送先とすることを特徴とする請求項１に記載の半導体集積装置。
【請求項５】
最下層の前記半導体チップの前記第２内部回路は、自己に対するリクエスト信号でない場合に、リクエストされた前記半導体チップが、最下層の前記半導体チップの上に積層された前記半導体チップ、最上層の前記半導体チップ、および最下層の前記半導体チップと最上層の前記半導体チップとの中間に積層された前記半導体チップのいずれに近いかを判定し、
最下層の前記半導体チップの上に積層された前記半導体チップに近い場合は、最下層の前記半導体チップの上に積層された前記半導体チップを前記転送先とし、
最上層の前記半導体チップに近い場合は、最上層の前記半導体チップを前記転送先とし、
最下層の前記半導体チップと最上層の前記半導体チップとの中間に積層された前記半導体チップに近い場合は、最下層の前記半導体チップと最上層の前記半導体チップとの中間に積層された前記半導体チップを前記転送先とすることを特徴とする請求項１に記載の半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積装置に関する。
【背景技術】
【０００２】
従来、複数の半導体チップが積層された半導体集積装置、所謂ＭＣＰ（Multi Chip Package）では、複数の半導体チップで１つのパッドや信号配線を共有している。そのため、信号配線に大きな負荷がかかり、信号の伝送速度が低下し、十分な伝送速度が得られないという問題がある。
【０００３】
これに対して、半導体素子を複数のブロックに分割し、目的のブロックにのみクロック信号を供給する半導体装置が知られている（例えば、特許文献１参照。）。  
特許文献１に開示された半導体装置は、クロック信号生成部で生成され、複数のクロックドライバを介して供給される少なくとも１つのクロック信号またはその反転クロック信号を用いて同期をとる複数の記憶素子を含むクロック同期型の半導体集積装置で、記憶素子を物理的レイアウトにおける近傍の記憶素子毎または論理的結合度の高い記憶素子毎に小ブロックに分割し、この少ブロック毎にバッファ回路を設けるとともに、バッファ回路の一部の前段に、クロック信号を供給するかしないかの制限を行うトランスミッションゲートを設けている。
【０００４】
これにより、目的のブロックにのみクロック信号を供給し、その他のブロックを電気的に切り離しているので、クロック信号線にかかる余分な負荷が低減され、クロック信号の遅延を少なくしている。
【０００５】
然しながら、特許文献１に開示された半導体装置は、クロック信号線に各ブロックが並列に接続されているので、目的のブロック数が増加するほど、クロック信号の遅延が大きくなるので、十分な伝送速度が得られなくなるという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−２９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、複数の半導体チップを積層し、十分な信号伝送速度を有する半導体集積装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体集積装置は、データ信号に所定の処理を施す第１内部回路と、送信元からリクエスト信号を受信すると、前記リクエスト信号が自己に対するリクエストであるか否かを判別し、自己に対するリクエストである場合に、前記送信元から前記データ信号を受信し、受信した前記データ信号を前記第１内部回路に出力し、自己に対するリクエストでない場合に、前記リクエスト信号を転送先に転送し、前記送信元から前記データ信号を受信し、受信した前記データ信号を前記転送先に転送する第２内部回路と、を備えるとともに、互いにずらして積層された複数の半導体チップを具備し、１の前記半導体チップおける前記送信元が一側に積層された前記半導体チップであり、前記転送先が他側に積層された前記半導体チップであることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、複数の半導体チップを積層し、十分な信号伝送速度を有する半導体集積装置が得られる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る半導体集積装置を示す斜視図。
【図２】本発明の実施例１に係る半導体集積装置の信号伝送経路を示す図。
【図３】本発明の実施例１に係る半導体集積装置の要部の機能を示すフローチャート。
【図４】本発明の実施例１に係る半導体集積装置の要部の回路を示すブロック図。
【図５】本発明の実施例１に係る半導体集積装置の要部の動作を示すフローチャート。
【図６】本発明の実施例１に係る半導体集積装置の動作を示すタイミングチャート。
【図７】本発明の実施例１に係る半導体集積装置の動作を示すタイミングチャート。
【図８】本発明の実施例１に係る半導体集積装置の動作を示すタイミングチャート。
【図９】本発明の実施例１に係る比較例の半導体集積装置を示す斜視図。
【図１０】本発明の実施例１に係る比較例の半導体集積装置の信号伝送経路を示す図。
【図１１】本発明の実施例２に係る半導体集積装置を示す斜視図。
【図１２】本発明の実施例２に係る半導体集積装置の信号伝送経路を示す図。
【図１３】本発明の実施例２に係る半導体集積装置の動作を示すタイミングチャート。
【図１４】本発明の実施例３に係る半導体集積装置を示す斜視図。
【図１５】本発明の実施例３に係る半導体集積装置の信号伝送経路を示す図。
【図１６】本発明の実施例３に係る半導体集積装置の動作を示すタイミングチャート。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係る半導体集積装置について図１乃至図８を用いて説明する。図１は本実施例の半導体集積装置を示す斜視図、図２は半導体集積装置の信号伝送経路を示す図、図３は半導体集積装置の要部の機能を示すフローチャート、図４は半導体集積装置の要部の回路を示すブロック図、図５は半導体集積装置の要部の動作を示すフローチャート、図６乃至図８は半導体集積装置の動作を示すタイミングチャートである。  
本実施例は、半導体集積装置が浮遊ゲートを有するＮＡＮＤ型の不揮発性メモリチップが積層されたＭＣＰ（Multi Chip Package）タイプの不揮発性半導体記憶装置である場合の例である。
【００１３】
図１に示すように、本実施例の半導体集積装置１０は、複数の半導体チップ１１、１２、１３、１４が互いにずらして積層されたＭＣＰ（Multi Chip Package）タイプの半導体集積装置である。  
半導体装置１０は外部回路（図示せず）、例えばメモリコントローラからライトアクセスする半導体チップを判別するためのリクスエスト信号ＲＥＱおよびデータ信号ＤＡＴＡを受信し、要求を処理したことを示すアクノリッジ信号ＡＣＫを外部回路に送信する。
【００１４】
半導体チップ１１、１２、１３、１４は、浮遊ゲートを有するＮＡＮＤ型の不揮発性メモリチップである。半導体チップ１１、１２、１３、１４の第１内部回路１１ａ、１２ａ、１３ａ、１４ａはメモリセルアレイである。  
第２内部回路１１ｂ、１２ｂ、１３ｂ、１４ｂはメモリセルアレイへのライトアクセス、リードアクセスを制御するための回路で、リクスエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを外部回路との間および隣接する半導体チップ間で双方向にやり取りするための一対の信号端子である第１信号端子１１ｃ、１２ｃ、１３ｃ、１４ｃと第２信号端子１１ｄ、１２ｄ、１３ｄ、１４ｄとを備えている。
【００１５】
最下層の半導体チップ１１の第１信号端子１１ｃは、信号配線１５を介してパッド１６に電気的に接続され、パッド１６はリード端子１７に接続されて外部に引き出されている。半導体チップ１１、１２、１３のそれぞれの第２信号端子１１ｄ、１２ｄ、１３ｄは、それぞれの上に積層された半導体チップ１２、１３、１４の第１信号端子１２ｃ、１３ｃ、１４ｃに信号配線１８、１９、２０を介して電気的に接続されている。
【００１６】
更に、半導体集積装置１０は、側面からリード端子１７の一方を突出させて、半導体チップ１１、１２、１３、１４、信号配線１５、１８、１９、２０、パッド１６を樹脂で一体に封止する外囲器２１を有している。
【００１７】
図２は半導体集積装置１０の信号伝送経路を示す図である。図２に示すように、半導体チップ１１、１２、１３、１４は信号配線１８、１９、２０を介して直列に接続されている。リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫは隣接する半導体チップ間でのみ双方向にやり取りされる。
【００１８】
その結果、各信号配線１５、１８、１９、２０にかかる負荷は、積層される半導体チップの数にかかわらず隣接する半導体チップの第１信号端子および第２信号端子に付随する容量の和の容量Ｃ１になる。
【００１９】
従って、積層される半導体チップの数に応じて負荷が増大するために、信号の伝送速度が低下し、十分な伝送速度が得られないという問題は生じないので、複数の半導体チップが積層され、十分な信号伝送速度を有する半導体集積装置を得ることが可能である。
【００２０】
図３は半導体チップ１１の第２内部回路１１ｂの機能を示すフローチャートである。図３に示すように、第２内部回路１１ｂは送信元からリクエスト信号ＲＥＱを受信すると（ステップＳ１１）、自己に対するリクエストか否かを判別する（ステップＳ１２）。
【００２１】
自己に対するリクエストである場合に（ステップＳ１２のＹｅｓ）、リクエスト信号ＲＥＱを受信したことを示すアクノリッジ信号ＡＣＫを送信元に送信し（ステップＳ１３）、アクノリッジ信号ＡＣＫが送信元に受信された後に、送信元から送られてくるデータ信号ＤＡＴＡを受信し（ステップＳ１４）、受信したデータ信号ＤＡＴＡを第１内部回路１１ａに出力する（ステップＳ１５）。
【００２２】
自己に対するリクエストでない場合に（ステップＳ１２のＮｏ）、リクエスト信号ＲＥＱを転送先に転送し（ステップＳ１６）、転送先からリクエスト信号ＲＥＱを受信したことを示す第２アクノレッジ信号ＡＣＫを受信すると（ステップＳ１７）、アクノリッジ信号ＡＣを送信元に転送し（ステップＳ１８）、アクノリッジ信号ＡＣＫが送信元に受信された後に、送信元から送られてくるデータ信号ＤＡＴＡを受信し（ステップＳ１９）、受信したデータ信号ＤＡＴＡを転送先に転送する（ステップＳ２０）。
【００２３】
半導体チップ１２、１３、１４の第２内部回路１２ｂ、１３ｂ、１４ｂの機能についても、第２内部回路１１ｂと同様であり、その説明は省略する。
【００２４】
半導体チップ１１、１２、１３、１４のうちの１の半導体チップにおいて、送信元が一側に積層された半導体チップであり、転送先が他側に積層された半導体チップである。  
具体的には、最下層の半導体チップ１１において、送信元が外部回路（図示せず）であり、転送先が上に積層された半導体チップ１２である。半導体チップ１２における送信元が下に積層された半導体チップ１１であり、転送先が上に積層された半導体チップ１３である。半導体チップ１３における送信元が下に積層された半導体チップ１２であり、転送先が上に積層された半導体チップ１４である。最上層の半導体チップ１４における送信元が下に積層された半導体チップ１３である。
【００２５】
図４は第２内部回路１１ｂの構成を示すブロック図である。図４に示すように、第２内部回路１１ｂは、バッファ３１ａ、３１ｂを介してリクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを示すシリアルデータ信号が入力され、内部クロック信号のタイミングに同期したシリアルデータ信号を出力する同期化回路３２ａ、３２ｂと、内部クロック信号のタイミングに同期したシリアルデータ信号をパラレルデータ信号に変換するシリアルパラレル変換回路３３ａ、３３ｂと、パラレルデータ信号に所定の処理を施す信号処理回路３４と、パラレルデータ信号をシリアルデータ信号に変換し、バッファ３６ａ、３６ｂを介して出力するパラレルシリアル変換回路３５ａ、３５ｂと、を具備し、シリアルデータ信号の受信および転送を一対の信号端子である第１信号端子１１ｃ、第２信号端子１１ｄを介して双方向に行う。
【００２６】
信号処理回路３４は、シリアルデータ信号がリクエスト信号ＲＥＱの場合に、パラレルデータ信号をデコードしてリクエストされた半導体チップを判別し、シリアルデータ信号がデータ信号ＤＡＴＡの場合に、判別結果に応じてパラレルデータ信号を第１内部回路１１ａまたはパラレルシリアル変換回路３５ａ、３５ｂに出力する機能を有する処理回路である。
【００２７】
図５は第２内部回路１１ｂの動作を示すフローチャートである。図５に示すように、アクセスを受信すると（ステップＳ３１）、内部クロック信号のタイミングに同期し（ステップＳ３２）、シリアル信号をパラレル信号に変換し（ステップＳ３３）、アクセスを処理すべき宛先を判断する（ステップＳ３４）。
【００２８】
他の半導体チップへの転送である場合（ステップＳ３５のＹｅｓ）、パラレル信号をシリアル信号に変換し（ステップＳ３６）、アクセスを送信する（ステップＳ３７）。一方、自己の半導体チップで処理する場合（ステップＳ３５のＮｏ）、第１内部回路１１ａへアクセスを取り込む（ステップＳ３８）。
【００２９】
第２内部回路１２ｂ、１３ｂ、１４ｂの構成および動作についても、第２内部回路１１ｂと同様であり、その説明は省略する。
【００３０】
次に、半導体装置１０の動作について具体的に説明する。図６乃至図８は半導体集積装置１０の動作を示すタイミングチャートである。具体的には、ホストであるメモリコントローラが半導体チップ１１、１２、１３、１４のいずれかに対して書き込み要求を出し、データがメモリセルに書き込まれ、読み込み要求によりデータを読み出す場合の例である。
【００３１】
図６は最下層の半導体チップ１１に対するリスエストの場合の動作を示すタイミングチャートである。図６に示すように、時間ｔ０で、ホストが半導体チップ１１に対してライト要求を出すと、半導体チップ１１は自己に対するライト要求であること判別し、ホストに要求を処理したことを示すアクノリッジ信号ＡＣＫを送信する。
【００３２】
時間ｔ１で、ホストが半導体チップ１１に対してライトデータを送信し、半導体チップ１１はライトデータを受信して、メモリセルにデータを書き込み、書き込みが完了したことを示すアクノリッジ信号ＡＣＫをホストに送信する。
【００３３】
時間ｔ２で、ホストが半導体チップ１１に対してリード要求を出すと、半導体チップ１１はメモリセルからデータを読み出し、リードデータをホストに送信する。ホストは受け取ったリードデータを確認し、データを確認したことを示すアクノリッジ信号ＡＣＫを半導体チップ１１へ送信する。
【００３４】
図７は半導体チップ１２に対するリスエストの場合の動作を示すタイミングチャートである。図７に示すように、時間ｔ０で、ホストが半導体チップ１１に対してライト要求を出すと、半導体チップ１１は自己に対するライト要求でないこと判別し、半導体チップ１２にライト要求を転送する。
【００３５】
半導体チップ１２はライト要求を受け取ると、自己に対するライト要求であること判別し、半導体チップ１１に要求を処理したことを示すアクノリッジ信号ＡＣＫを送信する。半導体チップ１１はアクノリッジ信号を受け取ると、ホストにアクノリッジ信号ＡＣＫを転送する。
【００３６】
時間ｔ１で、ホストが半導体チップ１１に対してライトデータを送信し、半導体チップ１１はライトデータを受け取ると、半導体チップ１２にライトデータを転送する。半導体チップ１２はライトデータを受け取ると、メモリセルにライトデータを書き込み、書き込みが完了したことを示すアクノリッジ信号ＡＣＫを半導体チップ１１に送信する。半導体チップ１１はアクノリッジ信号を受け取ると、ホストにアクノリッジ信号ＡＣＫを転送する。
【００３７】
時間ｔ２で、ホストが半導体チップ１１に対してリード要求を出すと、半導体チップ１１は半導体チップ１２にリード要求を転送する。半導体チップ１２はリード要求を受け取ると、メモリセルからデータを読み出し、読み出したデータを半導体チップ１１に送信する。半導体チップ１１はリードデータを受け取ると、ホストにリードデータを転送する。ホストは転送されたリードデータを確認し、データを確認したことを示すアクノリッジ信号ＡＣＫを半導体チップ１１へ送信する。半導体チップ１１はアクノリッジ信号ＡＣＫを受け取ると、半導体チップ１２にアクノリッジ信号ＡＣＫを転送する。
【００３８】
図８は最上層の半導体チップ１４に対するリスエストの場合の動作を示すタイミングチャートである。図８に示すように、時間ｔ０で、ホストが半導体チップ１１に対してライト要求を出すと、半導体チップ１１は自己に対するライト要求ではないこと判別し、半導体チップ１２にライト要求を転送する。半導体チップ１２はライト要求を受け取ると、自己に対するライト要求でないこと判別し、半導体チップ１３にライト要求を転送する。半導体チップ１３はライト要求を受け取ると、自己に対するライト要求でないこと判別し、半導体チップ１４にライト要求を転送する。
【００３９】
半導体チップ１４はライト要求を受け取ると、自己に対するライト要求であることを判別し、半導体チップ１３に要求を処理したことを示すアクノリッジ信号ＡＣＫを送信する。半導体チップ１３はアクノリッジ信号を受け取ると、半導体チップ１２にアクノリッジ信号を転送する。半導体チップ１２はアクノリッジ信号を受け取ると、半導体チップ１１にアクノリッジ信号を転送する。半導体チップ１１はアクノリッジ信号を受け取ると、ホストにアクノリッジ信号を転送する。
【００４０】
時間ｔ１で、ホストが半導体チップ１１に対してライトデータを送信すると、上述したようにライトデータは半導体チップ１１、１２、１３により半導体チップ１４に転送される。  
半導体チップ１４はライトデータを受け取ると、ライトデータをメモリセルに書き込み、書き込みが終了したことを示すアクノリッジ信号を半導体チップ１３に送信する。アクノリッジ信号は半導体チップ１３、１２、１１によりホストに転送される。
【００４１】
時間ｔ２で、ホストが半導体チップ１１に対してリード要求を出すと、リード要求は半導体チップ１１、１２、１３により半導体チップ１４に転送される。  
半導体チップ１４はリード要求を受け取ると、メモリセルからデータを読み出し、リードデータを半導体チップ１３に送信する。リードデータは半導体チップ１３、１２、１１によりホストに転送される。
【００４２】
ホストはリードデータを受け取ると、半導体チップ１１にリードデータを確認し、データを確認したことを示すアクノリッジ信号を送信する。アクノリッジ信号は半導体チップ１１、１２、１３により半導体チップ１４に転送される。
【００４３】
図９は比較例の半導体装置を示す斜視図である。比較例とは、パッドおよび信号配線を共用して半導体チップが積層されている半導体集積装置のことである。図９に示すように、比較例の半導体集積装置４０は、互いにずらして積層された半導体チップ４１、４２、４３、４４を具備している。
【００４４】
半導体チップ４１は、データ信号に所定の処理を施す第１内部回路４１ａと、ホスト（図示せず）からリクエスト信号ＲＥＱを受信すると、リクエスト信号ＲＥＱが自己に対するリクエストであるか否かを判別し、自己に対するリクエストである場合に、リクエスト信号を受信したことを示すアクノレッジ信号ＡＣＫをホストに送信し、アクノレッジ信号ＡＣＫがホストに受信された後に、ホストから送られてくるデータ信号ＤＡＴＡを受信し、第１内部回路に出力する第２内部回路４１ｂとを具備している。
【００４５】
半導体チップ４１は、信号端子４１ｃを介してホストからリクエスト信号ＲＥＱ、データ信号ＤＡＴＡを受信し、ホストにアクノリッジ信号ＡＣＫを送信する。信号端子４１ｃは信号配線４６を介してパッド１６に接続されている。
【００４６】
半導体チップ４２、４３、４４についても半導体チップ４１と同様でありその説明は省略するが、半導体チップ４２、４３、４４の信号端子４２ｃ、４３ｃ、４４ｃはそれぞれ信号配線４７、４８、４９を介してパッド１６に共通に接続されている。
【００４７】
図１０は半導体集積装置４０の信号伝送経路を示す図である。図１０に示すように、半導体集積装置４０は、半導体チップ１１、１２、１３、１４がホスト２２に並列に接続されている。リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫはホスト２２と各半導体チップ１１、１２、１３、１４との間でそれぞれやり取りされる。
【００４８】
その結果、各信号配線４６、４７、４８、４９にかかる負荷は全ての半導体チップ４１、４２、４３、４４の信号端子４１ｃ、４２ｃ、４３ｃ、４４ｃに付随する容量の和の容量Ｃ２になる。容量Ｃ２は容量Ｃ１より大きく、積層される半導体チップの数に応じて負荷が増大するため、信号の伝送速度が低下し、十分な伝送速度が得られない。
【００４９】
一方、本実施例の半導体集積装置１０においては、図２で説明したように、各信号配線にかかる負荷は容量Ｃ１だけであり、積層される半導体チップの数によって信号の伝送速度が低下することはなく、十分な信号伝送速度が得られる。
【００５０】
以上説明したように、本実施例の半導体集積装置１０は、第１内部回路と、第２内部回路とを備えるとともに、互いにずらして積層された複数の半導体チップ１１、１２、１３、１４を具備し、１の半導体チップに対する送信元を一側に積層された半導体チップとし、転送先を他側に積層された半導体チップとしている。
【００５１】
その結果、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫは隣接する半導体チップ間でのみやり取りされるので、各信号配線にかかる負荷は隣接する半導体チップの第１信号端子および第２信号端子に付随する容量の和の容量Ｃ１だけになる。従って、十分な信号伝送速度を有し、複数の半導体チップが積層された半導体集積装置が得られる。
【００５２】
ここでは、４つの半導体チップが積層されている場合について説明したが、積層される半導体チップの数には特に制限はない。  
また、半導体チップ１１、１２、１３、１４が同じ種類の半導体チップである場合について説明したが、異なる種類の半導体装置を積層することも可能である。
【実施例２】
【００５３】
本発明の実施例２に係る半導体集積装置について図１１乃至図１３を用いて説明する。図１１は本実施例の半導体集積装置を示す斜視図、図１２は半導体集積装置の信号伝送経路を示す図、図１３は半導体集積装置の動作を示すタイミングチャートである。
【００５４】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、最下層の半導体チップが２つの転送先を有することにある。
【００５５】
即ち、図１１に示すように、本実施例の半導体集積装置５０は、最下層の半導体チップ５１の第２内部回路５１ｂが、リクエスト信号ＲＥＱが自己に対するリクエストでない場合に、リクエストされた半導体チップが、最下層の半導体チップ５１の上に積層された半導体チップ１２に近いか、最上層の半導体チップ１４に近いかを判定し、最下層の半導体チップ５１の上に積層された半導体チップ１２に近い場合は、最下層の半導体チップ５１の上に積層された半導体チップ１２を転送先とし、最上層の半導体チップ１４に近い場合は、最上層の半導体チップ１４を転送先としている。
【００５６】
半導体チップ５１は、第１、第２信号端子５１ｃ、５１ｄと同じ目的の第３信号端子５１ｅを有している。第３信号端子５１ｅは、信号配線５２を介して最上層の半導体チップ１４の第２信号端子１４ｄに接続されている。
【００５７】
図１２は半導体集積装置５０の信号伝送経路を示す図である。図１２に示すように、半導体集積装置５０は、半導体チップ５１、１２、１３、１４がリング状に接続されている。リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫは隣接する半導体チップ間でのみ双方向にやり取りされるので、信号配線５２にかかる負荷は半導体チップ５１の第３信号端子および半導体チップ１４の第２信号端子１４ｄに付随する容量の和の容量Ｃ１だけになる。
【００５８】
その結果、積層される半導体チップの数にかかわらず各信号配線にかかる負荷が一定になり、信号の伝送速度が低下することなく、十分な信号伝送速度が得られるとともに、最下層の半導体チップ５１と最上層の半導体チップ１４との間の信号伝送経路を短縮することが可能である。
【００５９】
図１３は最上層の半導体チップ１４に対するリクエストの場合の半導体集積装置５０の動作を示すタイミングチャートである。図１３に示すように、時間ｔ０で、ホストが半導体チップ５１に対してライト要求を出すと、半導体チップ５１は自己に対するライト要求ではなく、最上層の半導体チップ１４に対するライト要求であることを判別し、ライト要求を半導体チップ１４に転送する。
【００６０】
半導体チップ１４はライト要求を受け取ると、自己に対するライト要求であることを判別し、半導体チップ５１に要求を処理したことを示すアクノリッジ信号を送信する。半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号をホストに転送する。
【００６１】
時間ｔ１で、ホストが半導体チップ５１に対してライトデータを送信すると、半導体チップ５１はライトデータを半導体チップ１４に転送する。半導体チップ１４はライトデータを受け取ると、ライトデータをメモリセルに書き込み、書き込みが終了したことを示すアクノリッジ信号を半導体チップ５１に送信する。半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号をホストに転送する。
【００６２】
時間ｔ２で、ホストが半導体チップ５１に対してリード要求を出すと、半導体チップ５１はリード要求を半導体チップ１４に転送する。半導体チップ１４はリード要求を受け取ると、メモリセルからデータを読み出し、リードデータを半導体チップ５１に送信する。半導体チップ５１はリードデータを受け取ると、リードデータをホストに転送する。
【００６３】
ホストはリードデータを受け取ると、リードデータを確認し、リードデータを確認したことを示すアクノリッジ信号を半導体チップ５１に送信する。半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号を半導体チップ１４に転送する。
【００６４】
これにより、半導体チップ１４に対するリクエストの場合に、半導体チップ１１から直接半導体チップ１４にリクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを転送できるので、半導体チップ１２、１３により順次転送する手間が省かれ、転送に要する時間を短縮することが可能である。
【００６５】
一方、半導体チップ１３に対するリクエストの場合は、半導体チップの積層数が４なので、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ５１、１２により転送しても、半導体チップ５１、１４により転送してもよく、転送に要する時間は同じである。
【００６６】
更に、半導体チップの積層数が５以上のときは、リクエストされた半導体チップに応じて近い方の転送ルートを選択する。例えば、半導体チップの積層数が５のとき、最上層の半導体チップを半導体チップ１５として、半導体チップ１３に対するリクエストの場合は、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ５１、１２により転送する。半導体チップ１４に対するリクエストの場合は、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ５１、１５により転送する。
【００６７】
以上説明したように、本実施例の半導体装置５０は、最下層の半導体チップ５１はリクエスト信号ＲＥＱが自己に対するリンエストでない場合に、リクエストされた半導体チップが最下層の半導体チップ５１の上に積層された半導体チップ１２に近いか、最上層の半導体チップ１４に近いかを判定し、最下層の半導体チップ５１の上に積層された半導体チップ１２に近い場合に、最下層の半導体チップ５１の上に積層された半導体チップ１２を転送先とし、最上層の半導体チップ１４に近い場合に、最上層の半導体チップ１４を転送先としている。
【００６８】
これにより、最上層の半導体チップ１４に近い半導体チップに対するリクエストの場合に、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫの転送経路が短縮されるので、転送に要する時間を短縮できる利点がある。
【００６９】
ここでは、最下層の半導体チップ５１のみが第３信号端子５１ｅを有する場合について説明したが、その他の半導体チップが第３信号端子を有していても構わない。第３信号端子は使用されないが、同じタイプの半導体チップに揃えることにより、組み立て工程において半導体チップを識別、管理する手間を省くことができる利点がある。
【実施例３】
【００７０】
本発明の実施例３に係る半導体集積装置について図１４乃至図１６を用いて説明する。図１４は本実施の半導体集積装置を示す斜視図、図１５は半導体集積装置の信号伝送経路を示す図、図１６は半導体集積装置の動作を示すタイミングチャートである。
【００７１】
本実施例において、上記実施例２と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例２と異なる点は、最下層の半導体チップが３つの転送先を有することにある。
【００７２】
即ち、図１４に示すように、本実施例の半導体集積装置６０は、最下層の半導体チップ６１の第２内部回路６１ｂは、リクエスト信号ＲＥＱが自己に対するリクエストでない場合に、リクエストされた半導体チップが、最下層の半導体チップ６１の上に積層された半導体チップ６２、最上層の記半導体チップ１４および最下層の半導体チップ６１の上に積層された半導体チップ６２と最上層の半導体チップ１４との中間に積層された半導体チップ５１のいずれに近いかを判定し、最下層の半導体チップ６１の上に積層された半導体チップ６２に近い場合に、半導体チップ６２を転送先とし、最上層の半導体チップ１４に近い場合に、半導体チップ１４を転送先とし、中間に積層された半導体チップ５１に近い場合に、半導体チップ５１を転送先としている。
【００７３】
半導体チップ６１は、第１乃至第３信号端子６１ｃ、６１ｄ、６１ｅと同じ目的の第４信号端子６１ｆを有している。第１信号端子６１ｃは信号配線１５を介してパッド１６に接続され、第２信号端子６１ｄは信号配線６５を介して半導体チップ６２の第１信号端子６２ｃに接続されている。
【００７４】
第３信号端子６１ｅは信号配線６９を介して最上層の半導体チップ１４の第２信号端子１４ｄに接続されている。第４信号端子６１ｆは信号配線７０を介して中間に積層された半導体チップ５１の第３端子５１ｅに接続されている。
【００７５】
半導体チップ６２の第２信号端子６２ｄは信号配線６６を介して上に積層された半導体チップ６３の第１信号端子６３ｃに接続されている。半導体チップ６３の第２信号端子６３ｄは信号配線６７を介して上に積層された半導体チップ６４の第１信号端子６４ｃに接続されている。半導体チップ６４の第２信号端子６４ｄは信号配線６８を介して上に積層された半導体チップ５１の第１信号端子５１ｃに接続されている。
【００７６】
図１５は半導体集積装置６０の信号伝送経路を示す図である。図１５に示すように、半導体集積装置６０は、半導体チップ６１、６２、６３、６４、５１、１２、１３、１４がリング状に接続され、最下層の半導体チップ６１と中間に積層された半導体チップ５１とがブリッジ状に接続されている。
【００７７】
リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫは隣接する半導体チップ間でのみ双方向にやり取りされるので、信号配線７０にかかる負荷は隣接する半導体チップ６１の第４信号端子６１と半導体チップ５１の第３信号端子５１ｅに付随する容量の和の容量Ｃ１だけになる。
【００７８】
その結果、積層される半導体チップの数にかかわらず各信号配線にかかる負荷が一定になり、信号の伝送速度が低下することなく、十分な信号伝送速度が得られるとともに、最下層の半導体チップ５１と中間に積層された半導体チップ５１との間の信号伝送経路を短縮することが可能である。
【００７９】
図１６は途中に積層された半導体チップ６４に対するリクエストの場合の半導体集積装置６０の動作を示すタイミングチャートである。図１６に示すように、時間ｔ０で、ホストが半導体チップ６１に対してライト要求を出すと、半導体チップ６１は自己に対するライト要求ではなく、途中に積層された半導体チップ６４に対するライト要求であり、半導体チップ６４が中間に積層された半導体チップ５１に近いことを判別し、ライト要求を半導体チップ５１に転送する。
【００８０】
半導体チップ５１はライト要求を受け取ると、自己に対するライト要求ではなく、半導体チップ６４に対するライト要求であることを判別し、ライト要求を半導体チップ６４に転送する。
【００８１】
半導体チップ６４はライト要求を受け取ると、自己に対するライト要求であることを判別し、要求を処理したことを示すアクノリッジ信号を半導体チップ５１に送信する。半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号を半導体チップ６１に転送する。半導体チップ６１はアクノリッジ信号を受け取ると、アクノリッジ信号をホストに転送する。
【００８２】
時間ｔ１で、ホストが半導体チップ６１に対してライトデータを送信すると、半導体チップ６１はライトデータを受け取ると、ライトデータを半導体チップ５１に転送する。半導体チップ５１はライトデータを受け取ると、ライトデータを半導体チップ６４に転送する。
【００８３】
半導体チップ６４はライトデータを受け取ると、ライトデータをメモリセルに書き込み、書き込みが終了したことを示すアクノリッジ信号を半導体チップ５１に送信する。半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号を半導体チップ６１に転送する。半導体チップ６１はアクノリッジ信号を受け取ると、アクノリッジ信号をホストに転送する。
【００８４】
時間ｔ２で、ホストが半導体チップ６１に対してリード要求を出すと、半導体チップ６１はリード要求を半導体チップ５１に転送する。半導体チップ５１はリード要求受け取ると、リード要求を半導体チップ６４に転送する。
【００８５】
半導体チップ６４はリード要求を受け取ると、メモリセルからデータを読み出し、リードデータを半導体チップ６５に送信する。半導体チップ６５はリードデータを受け取ると、リードデータを半導体チップ６１に転送する。半導体チップ６１はリードデータを受け取ると、リードデータをホストに転送する。
【００８６】
ホストはリードデータを受け取ると、リードデータを確認し、リードデータを確認したことを示すアクノリッジ信号を半導体チップ６１に送信する。半導体チップ６１はアクノリッジ信号を受け取ると、アクノリッジ信号を半導体チップ５１転送し、半導体チップ５１はアクノリッジ信号を受け取ると、アクノリッジ信号を半導体チップ６４に転送する。
【００８７】
これにより、半導体チップ６４に対するリクエストの場合に、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫは半導体チップ６４に一番近い半導体チップ６５に転送されるので、上述したリング状に転送する場合に比べて更に転送に要する時間を短縮することが可能である。
【００８８】
半導体チップ１２に対するリクエストの場合は、半導体チップ６１はリクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ５１に転送する。一方、半導体チップ６３に対するリクエストの場合は、半導体チップ６１はリクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ６２に転送する。半導体チップ１３に対するリクエストの場合は、半導体チップ６１はリクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを半導体チップ１４に転送する。
【００８９】
以上説明したように、本実施例の半導体集積装置６０は、最下層の半導体チップ６１が自己に対するリクエスト信号ＲＥＱでない場合に、リクエストされた半導体チップが最下層の半導体チップ６１上に積層された半導体チップ６２、最上層の半導体チップ１４および最下層の半導体チップ６１上に積層された半導体チップ６２と最上層の半導体チップ１４との中間の半導体チップ５１のいずれに近いかを判定し、最下層の半導体チップ６１上に積層された半導体チップ６２に近い場合に、半導体チップ６２を転送先とし、最上層の半導体チップ１４に近い場合に、最上層の半導体チップ１４を転送先とし、中間の半導体チップ５１に近い場合に、中間の半導体チップ５１を転送先としている。
【００９０】
これにより、リクエストされた半導体チップに一番近い転送先に、リクエスト信号ＲＥＱ、データ信号ＤＡＴＡおよびアクノリッジ信号ＡＣＫを転送することができるので、リング状に転送する場合に比べて転送経路が短縮され、転送に要する時間を短縮できる利点がある。
【００９１】
ここでは最下層の半導体チップ６１と、最下層の半導体チップ６１上に積層された半導体チップ６２と最上層の半導体チップ１４との中間に積層された半導体チップ５１とをブリッジ状に接続した場合について説明したが、ブリッジ状に接続する半導体チップは特に限定されない。例えば中間より最下層側または最上層側にシフトして積層された半導体チップとすることも可能である。
【００９２】
更に、最下層の半導体チップ６１と、半導体チップ６２と半導体チップ５１との中間に積層された半導体チップとをブリッジ状に接続し、最下層の半導体チップ６１と、半導体チップ１４と半導体チップ５１との中間に積層された半導体チップとをブリッジ状に接続することも可能である。これは、積層される半導体チップ数が大きい半導体集積装置に適した構造である。
【００９３】
上述した実施例において、送信元と転送先との間でアクノリッジ信号ＡＣＫを用いてリクエスト信号ＲＥＱおよびデータ信号ＤＡＴＡをやり取りする場合ついて説明したが、アクノリッジ信号ＡＣＫを用いずに、リクエスト信号ＲＥＱおよびデータ信号ＤＡＴＡをやり取りすることも可能である。
【００９４】
また、リクエスト信号ＲＥＱおよびデータ信号ＤＡＴＡの受信および転送を一対の信号端子を介して双方向に行う場合について説明したが、受信および転送をそれぞれ別の信号端子を介して行うようにすることも可能である。
【００９５】
その場合、信号端子および和信号配線の数が増加するが、リードデータの受信に際して、ホストは十分な大きさのバッファを有しているため、リード要求を連続して発信できるので、リードデータ転送とリード要求転送を同時に行なわせることにより、転送効率を向上させることができる利点がある。
【００９６】
例えば、図８に示す時間ｔ２でホストが半導体チップ１４に対して第１のリード要求を出した後、リードデータが半導体チップ１３から半導体チップ１２に転送されているときに、ホストは、半導体チップ１２から半導体チップ１３にリード要求が転送されるタイミングで、半導体チップ１４に第２のリード要求を出すことができる。
【００９７】
同様に、リードデータが半導体チップ１２から半導体チップ１１に転送されているときに、ホストは、半導体チップ１１から半導体チップ１２にリード要求が転送されるタイミングで、半導体チップ１４に第３のリード要求を出すことができる。
【００９８】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  最下層の半導体チップにおける送信元または転送先が、外部回路である半導体集積装置。
【００９９】
（付記２）  半導体チップの第２内部回路は、リクエスト信号が自己に対するリクエストである場合に、リクエスト信号を受信したことを示すアクノリッジ信号、およびデータ信号を受信したことを示すアクノリッジ信号を送信元に送信し、リクエスト信号が自己に対するリクエストでない場合に、転送先からリクエスト信号を受信したことを示すアクノリッジ信号、および転送先からデータ信号を受信したことを示すアクノリッジ信号を送信元に転送する半導体集積装置。
【符号の説明】
【０１００】
１０、４０、５０、６０  半導体集積装置
１１、１２、１３、１４、４１、４２、４３、４４、５１、６１、６２、６３、６４  半導体チップ
１１ａ、１２ａ、１３ａ、１４ａ、４１ａ、４２ａ、４３ａ、４４ａ、５１ａ、６１ａ、６２ａ、６３ａ、６４ａ  第１内部回路
１１ｂ、１２ｂ、１３ｂ、１４ｂ、４１ｂ、４２ｂ、４３ｂ、４４ｂ、５１ｂ、６１ｂ、６２ｂ、６３ｂ、６４ｂ  第２内部回路
１１ｃ、１２ｃ、１３ｃ、１４ｃ、５１ｃ、６１ｃ、６２ｃ、６３ｃ、６４ｃ  第１信号端子
１１ｄ、１２ｄ、１３ｄ、１４ｄ、６１ｄ、６２ｄ、６３ｄ、６４ｄ  第２信号端子
６１ｅ  第３信号端子
６１ｆ  第４信号端子
１５、１８、１９、２０、４６、４７、４８４９、５２、６５、６６、６７、６８、６９７０  信号配線
１６  パッド
１７  リード端子
２１  外囲器
３１ａ、３１ｂ、３６ａ、３６ｂ  バッファ
３２ａ、３２ｂ  同期化回路
３３ａ、３３ｂ  シリアルパラレル変換回路
３４  信号処理回路
３５ａ、３５ｂ  パラレルシリアル変換回路
４１ｃ〜４４ｃ  信号端子
ＲＥＱ  リクエスト信号
ＤＡＴＡ  データ信号
ＡＣＫ  アクノリッジ信号
Ｃ１、Ｃ２  容量
【図１】
2011023897.tif 000003
【図２】
2011023897.tif 000004
【図３】
2011023897.tif 000005
【図４】
2011023897.tif 000006
【図５】
2011023897.tif 000007
【図６】
2011023897.tif 000008
【図７】
2011023897.tif 000009
【図８】
2011023897.tif 000010
【図９】
2011023897.tif 000011
【図１０】
2011023897.tif 000012
【図１１】
2011023897.tif 000013
【図１２】
2011023897.tif 000014
【図１３】
2011023897.tif 000015
【図１４】
2011023897.tif 000016
【図１５】
2011023897.tif 000017
【図１６】
2011023897.tif 000018