(57)【要約】      （修正有）【課題】窒化物半導体からなる電子デバイスにおいてバッファ層に生じるリーク電流を抑制できる窒化物半導体エピタキシャルウェハを提供する。【解決手段】化合物半導体エピタキシャルウェハは、単結晶基板１０１と、前記単結晶基板上にエピタキシャル成長された核生成層１０２と、前記核生成層の上に成長された窒化物半導体の単層あるいは複数層からなるバッファ層１０３と、前記バッファ層の上にエピタキシャル成長された窒化物半導体のチャネル層１０４と、前記チャネル層の上にエピタキシャル成長された窒化物半導体のキャリヤ供給層１０５とから成り、かつ前記核生成層からチャネル層までの合計の膜厚が１μm以下であること。【選択図】図１
2011023677.tif 000002
【特許請求の範囲】
【請求項１】
III-Ｖ族化合物半導体エピタキシャルウェハであって、
単結晶基板と、前記単結晶基板上にエピタキシャル成長された核生成層と、前記核生成層の上に成長された窒化物半導体の単層または複数の層から成るバッファ層と、前記バッファ層の上にエピタキシャル成長された窒化物半導体のチャネル層と、前記チャネル層の上にエピタキシャル成長された窒化物半導体のキャリヤ供給層とから成り、
かつ前記核生成層から前記チャネル層までの合計の膜厚が１μm以下であることを特徴とする化合物半導体エピタキシャルウェハ。
【請求項２】
請求項１に記載の化合物半導体エピタキシャルウェハにおいて、
前記核生成層が窒化アルミニウムから成り、前記核生成層の表面粗さRMSが1.5 nm以上であることを特徴とする化合物半導体エピタキシャルウェハ。
【請求項３】
請求項１または請求項２に記載の化合物半導体エピタキシャルウェハにおいて、
前記単結晶基板のシート抵抗が1.0×10４Ω/□以上であることを特徴とする化合物半導体エピタキシャルウェハ。
【請求項４】
化合物半導体エピタキシャルウェハの製造方法であって、
1.0×10４Ω/□以上のシート抵抗を有する炭化ケイ素の単結晶基板を用意する工程と、
前記単結晶基板の上に窒化アルミニウムから成る核生成層をその平均厚さが10nm以上50nm以下でかつその表面粗さRMSが1.5nm以上となるように1100℃以上1250℃以下の温度で成長する工程と、
前記核生成層の上に窒化物半導体の単層または複数の層から成るバッファ層をその厚さが300nm以上となるように1000℃以上1200℃以下の温度で成長する工程と、前記バッファ層の上に窒化物半導体から成るチャネル層をエピタキシャル成長する工程と、前記チャネル層の上に窒化物半導体から成るキャリヤ供給層をエピタキシャル成長する工程とを有し、
前記核生成層から前記チャネル層までの合計の膜厚が1μm以下となるように制御することを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体エピタキシャルウェハに関し、特に電界効果型トランジスタ用の窒化物半導体エピタキシャルウェハおよびその製造方法に関する。
【背景技術】
【０００２】
III-Ｖ族化合物半導体の中で窒化物半導体はそのバンドギャップの広さを特徴とし、紫外光から可視光の広範囲の波長領域をカバーする高効率発光デバイスの材料に用いられている。また窒化物半導体は、高い飽和電子速度と高い絶縁破壊電界を有するため、高周波領域で使用される電子デバイス用材料としても研究が盛んに行われており、窒化物エピタキシャルウェハを利用した電子デバイスへの関心と期待は大きい。
【０００３】
窒化物半導体による電界効果トランジスタは、窒化物半導体エピタキシャルウェハにソース電極、ドレイン電極、ゲート電極を付けた構造である。ドレイン電極に電圧を印加すると、ソース電極から供給された電子が窒化物半導体エピタキシャルウェハ内のチャネル層を通りドレイン電極に流れるが、ゲート電極に電圧を印加することで該ウェハのチャネル層に流れる電流が制御される。
【０００４】
ここで、窒化物半導体電界効果トランジスタの一般的な構造を説明する。例えば、GaN系HEMT（High Electron Mobility Transistor）エピタキシャルウェハは、SiC等の単結晶基板と、その上の核生成層と、その上のGaNを含むバッファ層と、その上の高純度GaN層からなるチャネル層と、その上の高純度または不純物ドーピングされたInxAlyGa(1-x-y)N層(0≦x≦1、かつ0≦y≦1、かつ0≦1-x-y≦1)を含むキャリヤ供給層とで構成される。核生成層からキャリヤ供給層までの合計膜厚は、２〜10μmが一般的である。ここで、InxAlyGa(1-x-y)N層(0≦x≦1、かつ0≦y≦1、かつ0≦1-x-y≦1)を活性層とする窒化物半導体エピタキシャルウェハをGaN系半導体ウェハと呼ぶ。種々のデバイス特性を向上させるような高品質なGaN系半導体ウェハを得るために、様々なエピタキシャル成長法が研究されている。
【０００５】
GaN系HEMTを高周波駆動する際、高周波信号遮断後にドレイン電流が減少し、なかなか回復しないという問題がある。これはバッファ層中のリーク電流が原因であると考えられた。これに対し、特許文献１では、バッファ層中のリーク電流はAlN核生成層中の結晶欠陥がキャリヤをトラップすることが原因であるとし、次のようなAlN核生成層の成長方法を提案している。特許文献１によると、単結晶基板上にAlNエピタキシャル層を成長させる際の温度を従来技術よりも高い1100〜1200℃とし、V/III比を500より大きくすることによってAlN層中の結晶欠陥量を減少させている。また、上記の条件でAlN層を成長させると、単結晶基板とAlN層との界面の凹凸より、AlN層とGaNバッファ層との界面の凹凸の方が大きくなり、GaNバッファ層中の結晶欠陥が低減されリーク電流を減少させることができるとしている。
【０００６】
また、特許文献２では、リーク電流の発生を抑制し、良好なピンチオフ特性を有するAlGaN/GaNダブルへテロ接合電界効果トランジスタを開示している。具体的な構造は、不純物としてFeを含むGaNバッファ層と、AlGaN第一バリア層とで構成されている。GaNにドープされたFeは、キャリヤトラップ効果とバッファ層の伝導体エネルギーレベルEcの上昇効果をもたらし、バッファ層/第一バリア層界面へのキャリヤの蓄積を抑制し、リーク電流が低減するとしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２５１９６６号公報
【特許文献２】特開２００８−２８８４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、窒化物半導体エピタキシャルウェハからなる従来のFET等の電子デバイスは、ソース・ドレイン間を流れる電流の一部がバッファ層にリークし、ソース・ドレイン間を流れる電流をゲート電圧で十分制御しきれない問題があった。従って、本発明の目的は、前記問題を解決できる新たな窒化物半導体エピタキシャルウェハとその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するため、III-Ｖ族化合物半導体エピタキシャルウェハであって、
単結晶基板と、前記単結晶基板上にエピタキシャル成長された核生成層と、前記核生成層の上に成長された窒化物半導体の単層または複数の層から成るバッファ層と、前記バッファ層の上にエピタキシャル成長された窒化物半導体のチャネル層と、前記チャネル層の上にエピタキシャル成長された窒化物半導体のキャリヤ供給層とから成り、かつ前記核生成層から前記チャネル層までの合計の膜厚が1μm以下であることを特徴とする化合物半導体エピタキシャルウェハを提供する。
【００１０】
また、本発明は上記目的を達成するため、上記の本発明に係る化合物半導体エピタキシャルウェハにおいて、以下のような改良や変更を加えることができる。
（１）前記核生成層が窒化アルミニウムから成り、前記核生成層の表面粗さRMSが1.5 nm以上である。
（２）前記単結晶基板のシート抵抗が1.0×104Ω/□以上である。
【００１１】
また、本発明は、上記目的を達成するため、化合物半導体エピタキシャルウェハの製造方法であって、
1.0×104Ω/□以上のシート抵抗を有する炭化ケイ素の単結晶基板を用意する工程と、前記単結晶基板の上に窒化アルミニウムから成る核生成層をその平均厚さが10 nm以上50 nm以下でかつその表面粗さRMSが1.5 nm以上となるように1100℃以上1250℃以下の温度で成長する工程と、前記核生成層の上に窒化物半導体の単層または複数の層から成るバッファ層をその厚さが300 nm以上となるように1000℃以上1200℃以下の温度で成長する工程と、前記バッファ層の上に窒化物半導体から成るチャネル層をエピタキシャル成長する工程と、前記チャネル層の上に窒化物半導体から成るキャリヤ供給層をエピタキシャル成長する工程とを有し、前記核生成層から前記チャネル層までの合計の膜厚が１μm以下となるように制御することを特徴とする化合物半導体エピタキシャルウェハの製造方法を提供する。
【発明の効果】
【００１２】
本発明によれば、窒化物半導体エピタキシャルウェハにおけるバッファ層を薄くすることにより電流リーク量そのものを抑えることができる。また、従来の厚さの半導体層では、ゲート電圧がバッファ層中のリーク電流の大部分を制御しきれなかったのに対し、バッファ層を薄くすることでバッファ層におけるゲート電圧の制御範囲が相対的に広くなることにより、バッファ層にリークした微小電流さえも相対的により広範囲で制御できることになり、電流制御性が良好となる。また、本発明の製法により、バッファ層を薄くすることによって化合物半導体エピタキシャルウェハの表面欠陥を抑制できる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る窒化ガリウム系エピタキシャルウェハの構造例を示す断面模式図である。
【図２】核生成層の成長温度と核生成層の表面粗さRMSとの関係を示したグラフである。
【図３】核生成層の成長温度とウェハ表面におけるピット状欠陥密度との関係を示したグラフである。
【図４】バッファ層のリーク電流を測定するための電極パターンを示した模式図である。
【図５】端子間電圧と端子間リーク電流との関係を示すグラフであり、(ａ)は実施例、(ｂ)は比較例である。
【発明を実施するための形態】
【００１４】
本発明者らは、化合物半導体エピタキシャルウェハにおいて、バッファ層の膜厚を従来よりも薄くすることによって、窒化物半導体エピタキシャルウェハを利用したFET等の電子デバイスにおけるリーク電流を低減することができることを見出し、本発明を完成した。以下、本発明に係る実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明はここで取り上げた実施の形態に限定されることはない。
【００１５】
（化合物半導体エピタキシャルウェハの構造）
図１は、本発明に係る窒化ガリウム系エピタキシャルウェハの構造例を示す断面模式図である。図１に示したように、窒化ガリウム系エピタキシャルウェハ100は、複数元素から成る単結晶基板101と、単結晶基板101上にエピタキシャル成長された核生成層102と、核生成層102上にエピタキシャル成長された単層あるいは複数の層からなる窒化物半導体のバッファ層103と、バッファ層103上にエピタキシャル成長された窒化物半導体のチャネル層104と、チャネル層104上にエピタキシャル成長された窒化物半導体のキャリヤ供給層105とから成る。一例として、単結晶基板101としてSiC、核生成層102としてAlN、バッファ層103としてGaN、キャリヤ供給層105として故意のドーピング無しのAlGaNを用いる構成が挙げられる。
【００１６】
化合物半導体エピタキシャルウェハにおいては、一般的に、SiC等の単結晶基板と核生成層あるいはバッファ層との格子不整合等により、ピット状の欠陥や不純物などに起因した欠陥がしばしば発生する。バッファ層中では、これらの欠陥、特に上方に引き継がれていく欠陥を徐々に埋め込み、欠陥の上層への到達を抑制する役割がある。そのため、従来は、バッファ層の膜厚を単純に薄くすると、欠陥が十分に埋め込まれずにエピタキシャルウェハ表面まで多くの欠陥が残ってしまうと考えられてきた。なお、ウェハ表面にピット状欠陥（例えば、ピット径１〜２μm）が存在すると、電解集中や電流リークパスとなり、デバイスの故障率が著しく上昇することから好ましくない。
【００１７】
これに対し、本発明者らは、核生成層（例えばAlN層）の表面粗さRMSを1.5 nm以上とすることにより成膜中に上方に引き継がれていく欠陥が抑制され、エピタキシャルウェハ表面での欠陥を著しく減少できることを見出した。核生成層の表面粗さは、単結晶基板と核生成層との格子不整合などに起因する欠陥に対し、エピタキシャル成長中に該欠陥が進行する方向に大きく影響していると考えられた。言い換えると、核生成層表面を所定の粗さ以上となるように制御することにより、単結晶基板と核生成層との格子不整合等により発生する転位を基板に対して水平方向（基板表面に平行な方向）に逃がすことが可能になり、欠陥の上方への伝達を抑制できるものと考えられた。
【００１８】
上述の核生成層の表面粗さ制御により、バッファ層の膜厚を従来よりも薄くすることが可能となり、その結果、電流リーク量自体を抑制することができる。また、バッファ層にリークした微小電流も相対的により広範囲で制御できることになり、トランジスタにおける電流制御性をより良好にすることができる。なお、GaNバッファ層の膜厚は300 nm以上700 nm以下が望ましく、400 nm以上700 nm以下がより望ましい。
【００１９】
（製造方法）
本発明に係る化合物半導体エピタキシャルウェハの製造方法の１例を、有機金属気相成長法の場合について説明する。はじめに、高抵抗な（例えば、1.0×10４Ω/□以上のシート抵抗を有する）SiC単結晶基板を用意する。表面洗浄処理を施したSiC単結晶基板を成長装置内のサセプタと呼ばれる基板セット治具に設置する。反応炉内圧力50 Torr、サセプタ温度を1200℃に加熱し、水素キャリヤガスを流しながら原料ガスとしてトリメチルアルミニウム(TMA)とアンモニア(NH3)を反応室に流入させ、SiC単結晶基板上にAlN核生成層を30 nm成膜する。その後、ガスを切り替えトリメチルガリウム(TMG)とアンモニア(NH3)を反応室に流入させ、サセプタ温度を1020℃とし、GaNバッファ層を400 nm成長する。このときのＶ/III比を1000とする。その後、同温度でＶ/III比を2000とし、チャネル層を50 nm成長する。次にトリメチルガリウム(TMG)とアンモニア(NH3)に加え、トリメチルアルミニウム(TMA)を再び反応室に流入し、キャリヤ供給層であるAlGaNを成長する。以下の工程により、前述した本発明に係る化合物半導体（窒化物半導体）エピタキシャルウェハを製作することができる。
【００２０】
AlN核生成層の成長温度（すなわち基板温度）による該核生成層の表面粗さをAFMにより観察した。図２は、核生成層の成長温度と核生成層の表面粗さRMSとの関係を示したグラフである。図２に示したように、成長温度が高くなるにつれてRMS値が大きくなる傾向にあり、1100℃以上では表面粗さが1.5 nm以上になった。
【００２１】
また、AlN核生成層の成長温度（基板温度）とエピタキシャルウェハ表面のピット密度との関係についても調査した。なお、ウェハ表面のピットとしては、ピット径が１〜２μmのものを計数した。図３は、核生成層の成長温度とウェハ表面におけるピット状欠陥密度との関係を示したグラフである。図３に示したように、核生成層の成長温度を1100℃以上とすることにより、ウェハ表面におけるピット状欠陥密度が激減することが判った。これら図２〜３の結果から、核生成層の成長温度を1100℃以上とすることが有効であると言える。
【実施例】
【００２２】
本発明に係る化合物半導体（窒化物半導体）エピタキシャルウェハによるバッファ層のリーク電流の低減効果を明確にするため、以下のような実験を行った。上述した製造方法に沿って評価用のエピタキシャルウェハを作製した。高抵抗SiC単結晶基板を用意し、該基板を1100〜1250℃の温度に加熱して、AlN核生成層を10〜50 nm成長した。AlN核生成層を成長後、基板温度を1000〜1200℃の温度とし、GaNバッファ層を500 nm成長した（実施例）。また、比較試料として、GaNバッファ層の膜厚を1000 μmとし、それ以外の条件を変えずに成長した評価用のエピタキシャルウェハも作製した（比較例）。
【００２３】
このように成長した評価用のエピタキシャルウェハの上に図４に示すパターン状のTi/Al電極を形成し、バッファ層のリーク電流を測定した。結果を図５に示す。図５は、端子間電圧と端子間リーク電流との関係を示すグラフであり、(ａ)は実施例、(ｂ)は比較例である。図５から明らかなように、本発明に係る実施例におけるバッファ層のリーク電流は、比較例（GaNバッファ層厚さが従来技術と同様に1000μmと厚い）の場合のリーク電流よりも１桁小さく、リーク電流を効果的に軽減できたことが実証された。
【符号の説明】
【００２４】
100…窒化ガリウム系エピタキシャルウェハ、101…単結晶基板、102…核生成層、
103…バッファ層、104…チャネル層、105…キャリヤ供給層。
【図１】
2011023677.tif 000003
【図２】
2011023677.tif 000004
【図３】
2011023677.tif 000005
【図４】
2011023677.tif 000006
【図５】
2011023677.tif 000007