【事件の表示】
　特願２０１４−　２７８０２「高電子移動度トランジスタ半導体デバイスおよびその製造方法」拒絶査定不服審判事件〔平成２６年　６月２６日出願公開、特開２０１４−１１６６３８、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成１９年（２００７年）９月２７日に出願された特願２００７−２５１１６１号（パリ条約による優先権主張　外国庁受理２００６年１１月１４日、米国）の一部を平成２６年２月１７日に新たな出願としたものであって，その手続の経緯は以下のとおりである。
平成２６年　２月１７日　審査請求
平成２６年１２月１９日　拒絶理由通知
平成２７年　４月　３日　意見書・手続補正
平成２７年１１月３０日　拒絶査定（以下，「原査定」という。）
平成２８年　３月３０日　審判請求・手続補正
　
第２　原査定の概要
　この出願の請求項１乃至５に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
引用文献等一覧
引用文献１.特開平０３−１８５７３９号公報
引用文献２.特開２００５−１３６１６１号公報（周知技術を示す文献）
引用文献３.山下 良美 他，超高速ｆｔ＝５６２ＧＨｚ　ＩｎＰ−ＨＥＭＴ，第４９回応用物理学関係連合講演会講演予稿集，（社）応用物理学会，２００２年　３月２７日、Ｎｏ.３, ３０ａ−ＹＫ−５、ｐ．１４２０（周知技術を示す文献）
引用文献４.特開平０２−０１２８２０号公報（周知技術を示す文献）
引用文献５.特開２００３−１１５５００号公報（周知技術を示す文献）
引用文献６.特開２００３−１１５４９９号公報（周知技術を示す文献）
引用文献７.特開２００１−２６７２８７号公報（周知技術を示す文献）
引用文献８.特開２００４−１６５６０６号公報（周知技術を示す文献）
引用文献９.特開平０４−２９１９３４号公報（周知技術を示す文献）
引用文献１０.特開平０４−２５４３３７号公報（周知技術を示す文献）
引用文献１１.特開２００１−０８５４４８号公報（周知技術を示す文献）
・備考
・請求項１
・引用文献等１〜８
　引用文献１（特に図１９、図１〜１８、及び図面説明箇所参照）には、ゲート・フィンガ及びソース電極が２つあることは記載されていないが、面積あたりの出力を増加させるために、いわゆるマルチフィンガ型とする技術は、例えば引用文献２（特に、図１〜２、段落０００３参照）に記載されているように周知技術にすぎず、引用文献１に記載された発明において、上記周知技術を適用することは、当業者が容易になし得たことである。
　また、引用文献１に記載された発明のゲート長は約１００ｎｍであるが（５ページ右下欄２行参照）、ゲート長は必要とする動作周波数に応じて、適宜設定し得た事項にすぎない。例えば引用文献３に記載されているように、サブミリ波周波数帯（３００ＧＨｚ−３ＴＨｚ）で動作させるためにゲート長を２５ｎｍ程度としたものは、本願出願前に周知である。
　また、引用文献１には、Ｔ型ゲートの基部が「楔様」であることは明記されていないが、本願や引用文献４（特に実施例、第１〜６図参照）と同様のレジストを用いた電子ビーム露光により形成していることからして、引用文献１に記載された発明も、Ｔ型ゲートの基部は楔様になっているはずである。たとえそうとまでは言えないとしても、引用文献１に記載された発明において、例えば引用文献５（特に段落００３９〜００４４、図２〜３参照）、引用文献６（特に段落００１８〜００２４、図１参照）に記載された、Ｔ型ゲートの基部を順テーパ（楔様）とする周知技術を適用することは、当業者が容易になし得たことである。
　そして、引用文献１の図１９に記載されたゲート電極は、「楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部とを有する」ものではないが、上端部がテーパ状の細状部を呈する形態のゲート電極自体は、例えば引用文献７（特に図６参照）、引用文献８（特に図１〜２参照）に記載されているように周知の構造にすぎず、適宜採用し得た事項にすぎない。
　ここで、本願明細書には、「金属Ｔ型ゲート」が「楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部とを有する」点について、明示的な記載はない。図３Ｄの製造された金属Ｔ型ゲートの走査型電子顕微鏡像が、そのように見えるだけのものであって、当該形状による技術上の意義や作用効果について特段の開示はなされていない。したがって、主張する効果が、「金属Ｔ型ゲート」の「上端部」を当該形状とすることによるものとは認められないし、他の発明特定事項を併せ持つことによって、予想できないほどの相乗効果が生じているとも認められない。よって、本願発明の効果は、引用文献１に記載された発明及び各周知技術から予測される効果の単なる集合の域を出ないものであり、意見書で主張するような、進歩性の存在を肯定的に推認するほどの顕著な効果とみることはできない。
　したがって、意見書及び手続補正書の内容を検討しても、拒絶理由を覆すに足りる根拠が見いだせない。
・請求項２
・引用文献等１〜９
　チャネルの材料は、適宜選択し得た事項にすぎず、例えば、引用文献９（特に段落０００７参照）に記載されているような、Ｉｎ０．７５Ｇａ０．２５Ａｓチャネルとすることに、何ら困難性はない。
・請求項３
・引用文献等１〜９
　請求項３で特定される事項は、引用文献１の５ページ左下欄７〜１０行に記載されている。
・請求項４
・引用文献等１〜９
　前述のとおり、引用文献１に記載された発明のゲート長は約１００ｎｍであるが、ゲート長は必要とする動作周波数に応じて、適宜設定し得た事項にすぎない。例えば引用文献３に記載されているように、サブミリ波周波数帯（３００ＧＨｚ−３ＴＨｚ）で動作させるためにゲート長を２５ｎｍ程度としたものが、本願出願前に周知であるように、３５ｎｍ程度とすることに、何ら困難性はない。
・請求項５
・引用文献等１〜１１
　引用文献１（第９〜１０図、及び図面説明箇所参照）には、誘電体側壁３８を備えることが記載されている。
　また、ゲート長縮小のために誘電体側壁を用いる技術は、例えば引用文献１０（特に段落０００９〜００１１、図１参照）に記載されているように周知技術であり、ゲート電極の機械的強度を補強するために誘電体側壁を用いる技術は、例えば引用文献１１（特に段落００４１、図１参照）に記載されているように周知技術であるから、引用文献１に記載された発明に、当該各周知技術を付加適用することに特段の困難性はない。
　
第３　審判請求時の補正について
　審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正によって請求項１に「前記半導体デバイスは、第１のウェハにおける第１の複数の半導体デバイスおよび第２のウェハにおける第２の複数の半導体デバイスのうちの一つであり、前記第１の複数の半導体デバイスの平均ゲート長と前記第２の複数の半導体デバイスの平均ゲート長との間の差は、＋／−３ｎｍである」という事項を追加する補正は，特許請求の範囲の減縮を目的とするものであり，同事項は，当初明細書の段落【００４１】に記載されているから，当該補正事項は新規事項を追加するものではないといえる。
　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１に係る発明は，独立特許要件を満たすものである。
　
第４　本願発明
　本願の請求項１乃至５に係る発明（以下，それぞれ「本願発明１」乃至「本願発明５」という。）は，平成２８年　３月３０日付けの手続補正で補正された特許請求の範囲の請求項１乃至５に記載された事項により特定される発明であり，以下のとおりである。
「【請求項１】
３００ＧＨｚから３ＴＨｚの周波数で動作するサブ・ミリメータ波増幅器のための高電子移動度トランジスタ（ＨＥＭＴ）半導体デバイスであって、
　ＩＩＩ−Ｖ族基板と、
　前記基板上に配置された第１ソース電極および第２ソース電極と、前記基板上に配置されたドレイン電極と、
　前記第１ソース電極と前記ドレイン電極の間に配置される第１金属ゲート・フィンガおよび前記ドレイン電極と前記第２ソース電極の間に配置される第２金属ゲート・フィンガであって、該第１および第２金属ゲート・フィンガの各々が約５０ｎｍ未満で０ｎｍより大きい幅を有する金属Ｔ型ゲートを備える、前記第１金属ゲート・フィンガおよび前記第２金属ゲート・フィンガとを備え、
　前記金属Ｔ型ゲートは、前記ＩＩＩ−Ｖ族基板と連結された楔様の基部と、該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部とを有し、
　前記半導体デバイスは、第１のウェハにおける第１の複数の半導体デバイスおよび第２のウェハにおける第２の複数の半導体デバイスのうちの一つであり、前記第１の複数の半導体デバイスの平均ゲート長と前記第２の複数の半導体デバイスの平均ゲート長との間の差は、＋／−３ｎｍである、デバイス。
　　【請求項２】
前記基板がＩｎ０．７５Ｇａ０．２５Ａｓチャネルを有するインジウム・リン基板を含む、請求項１に記載の半導体デバイス。
　　【請求項３】
前記金属Ｔ型ゲートを含む前記第１および第２金属ゲート・フィンガの各々が、チタン、白金、および金の１つで作製されている、請求項１または２に記載の半導体デバイス。
　　【請求項４】
前記金属Ｔ型ゲートを含む前記第１および第２金属ゲート・フィンガの各々が、約３５ｎｍの幅を有する、請求項１乃至３のいずれか１項に記載の半導体デバイス。
　　【請求項５】
前記金属Ｔ型ゲートを含む前記第１および第２金属ゲート・フィンガの各々が、誘電体材料からなる側壁部分を有する、請求項１乃至４のいずれか１項に記載の半導体デバイス。」
　
第５　引用文献及び引用発明
１　引用文献１について
（１）引用文献１
　原査定の拒絶の理由に引用された特開平３−１８５７３９号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（下線は当審で付加した。以下同じ。）
　ア　「ＩｎＰ材料を使用するＨＥＭＴの製造のための本発明の好ましい実施例においては、
基体１０はＩｎＰの基体
　イ　「第７図に示す次の工程においては、
チタニウム、プラチナ、および金の層を含むことが好ましい多層金属構造の形態の導電材料
Ｔ型ゲート３４の形態で開口３０の内部に付着される
Ｔ型ゲート３４は開口３０の形状に一致し、脚部を形成する幅の狭いベースまたは底部３４ａと、以下説明するようにソースおよびドレインの金属電極の自己整列マスクとして機能する幅の広い上部部分３４ｂとを含む断面形状を有する。上部部分３４ｂの幅と底部３４ａの幅との比は４：１程度である。電子ビームリソグラフを使用する実際の装置の製造では、
底部３４ａを約０．１ミクロン程度
　ウ　「第１５図乃至第１８図は外部回路に
ソースおよびドレイン金属電極
　エ 「この発明の方法によって製造された
自己整列Ｔ型ゲートＨＥＭＴ
（２）引用発明１
　前記記載（１）イには、「
チタニウム、プラチナ、および金の層を含むことが好ましい多層金属構造の形態の導電材料
Ｔ型ゲート
　したがって、前記（１）より，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「ＩｎＰの基体の上に形成されたチタニウム、プラチナ、および金の層を含むことが好ましい多層金属構造の導電材料からなる約０．１ミクロン程度のゲート長を有する自己整列Ｔ型ゲートＨＥＭＴ。」
２　引用文献２について
（１）引用文献２
　原査定の拒絶の理由に引用された特開２００５−１３６１６１号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
　「【０００２】
  
ヘテロ接合型の電界効果トランジスタ素子（ＨＦＥＴ）
【０００３】
  一方ＨＦＥＴの利得はゲート電極とチャネル層間の距離等によりゲート幅あたりの利得率が規定されており、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）に比較して面積あたりの出力密度が低い。このため、例えば無線送信装置の最終段増幅器等の高出力用途のＨＦＥＴでは、図２（特許文献１を参照）に示されるように
複数のゲート電極を平行に並べ、それらをソース・ドレイン電極で挟んで同時に並列動作させるマルチフィンガーと呼ばれる構成
【特許文献１】特開2001-93914号公報」
（２）引用発明２
　したがって，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「複数のゲート電極を平行に並べ、それらをソース・ドレイン電極で挟んで同時に並列動作させるマルチフィンガーと呼ばれる構成を有するヘテロ接合型の電界効果トランジスタ素子（ＨＦＥＴ）。」
３　引用文献３について
（１）引用文献３
　原査定の拒絶の理由に引用された.山下 良美 他，超高速ｆｔ＝５６２ＧＨｚ　ＩｎＰ−ＨＥＭＴ，第４９回応用物理学関係連合講演会講演予稿集，（社）応用物理学会，２００２年　３月２７日、Ｎｏ.３, ３０ａ−ＹＫ−５、ｐ．１４２０（以下，「引用文献３」という。）には，図面とともに，次の記載がある。
　「
サブミリ波周波数帯（３００ＧＨｚ−３ＴＨｚ）
ＩｎＰ−ＨＥＭＴ
ゲート長を２５ｎｍ
（２）引用発明３
　したがって，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「サブミリ波周波数帯（３００ＧＨｚ−３ＴＨｚ）で動作するゲート長２５ｎｍであるＩｎＰ−ＨＥＭＴ。」
 
４　引用文献４について
（１）引用文献４
　原査定の拒絶の理由に引用された特開平２−１２８２０号公報（以下，「引用文献４」という。）には，図面とともに，次の記載がある。
　「本発明の方法によって形成される
断面Ｔ字型の微細電極
下層レジスト１３としてポリメチルメタアクリレート（ＰＭＭＡ）
下層レジスト膜１３上に上層レジスト膜１４としてメチルメタアクリレートとメタアクリックアシドの共重合体（Ｐ（ＭＭＡ−ＭＡＡ））
第１の電子線の照射量としてレジスト膜１３上に照射
第２の電子線を露光量Ｄａでレジスト膜１４上に照射
（２）引用発明４
　したがって，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
「下層レジストとしてポリメチルメタアクリレート（ＰＭＭＡ）、下層レジスト膜上に上層レジスト膜としてメチルメタアクリレートとメタアクリックアシドの共重合体（Ｐ（ＭＭＡ−ＭＡＡ））を塗布形成して電子線露光用により断面Ｔ字型の微細電極を形成する技術。」
５　引用文献５について
（１）引用文献５
　原査定の拒絶の理由に引用された特開２００３−１１５５００号公報（以下，「引用文献５」という。）には，図面とともに，次の記載がある。
　ア「 【００２９】図１（Ａ）に示すように、例えばＧａＡｓ基板１の表面上に、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）等の成長方法により、ＧａＡｓバッファ層２を、基板の転位の影響が緩和される厚みまで成長する。さらにその上に、
ＩｎＧａＡｓで形成された電子走行層３
その上にＡｌＧａＡｓで形成された電子供給層４
　イ「【００３９】
図２（Ｈ）に示すように、順テーパ化が生じると共に、開口長が広がる温度、例えば１３０℃で約１０分間熱処理を行うことにより、開口長を広げながら、上方に向うほど開口が拡がる順テーパの形成を行う。ゲート電極用開口部には、傾斜した側面ＳＷ２を有するゲート電極用開口Ａ４が形成される
【００４０】図２（Ｉ）に示すように、
開口の順テーパ化処理を行なった半導体基板Ｓ上方から、高真空蒸着装置により、絶縁性金属酸化膜、例えばＴｉＯxを堆積し、続いてＴｉ層、Ｐｔ層、Ａｕ層の積層を堆積し、ゲート電極層１７を形成する。
【００４１】このゲート電極層堆積工程におけるゲート電極用開口の順テーパ化処理の役割を説明する。図３（Ｄ）に示すように、レジスト層ＰＲ１０が垂直な側壁を有する場合、基板Ｓ上方から真空蒸着した蒸着層１７ａは、開口底面において中央部では確実に堆積するが、開口端部においては、レジスト層ＰＲ１０の側壁などに影響され、堆積しにくくなる。開口端部では、蒸着層の厚さは薄くなり、場合によっては基板Ｓの表面が露出したままとなる。ＴｉＯｘ層がこのような状態で形成され、その上にＴｉ層を蒸着すると、Ｔｉ層は開口端部において基板Ｓ表面と直接接触することがある。Ｔｉと半導体表面とが接触すると、電界等のエネルギが印加された状態でＴｉと半導体との化学反応が生じ、所望の特性が得られなくなりうる。強電界が印加されるドレイン側で特にこの可能性が高い。
【００４２】図３（Ｂ）に示すように、半導体基板Ｓの上の絶縁膜Ｄ（ＳｉＮ層１５）は、ほぼ垂直な側壁を有するが、その高さは極めて限られたものである。絶縁膜Ｄの上の電子線レジスト層ＰＲ１０は、開口部が上方に向うほど広がって順テーパ化している。上方より堆積する蒸着層は、レジスト層ＰＲ１０の側壁に邪魔されることなく、絶縁膜Ｄの開口部にほぼ均一に堆積する。従って、初めに堆積されるＴｉＯｘ層１７ａは、露出した基板Ｓ表面を確実に覆い、その後堆積される金属層と半導体層との接触を防止する。
【００４３】図３（Ｃ）に示すように、絶縁膜Ｄ、電子線レジスト層ＰＲ１０により画定されたゲート電極用開口にたとえば厚さ数ｎｍのＴｉＯx層１７ａ、たとえば厚さ１０ｎｍのＴｉ層１７ｂ、たとえば厚さ１０ｎｍのＰｔ層１７ｃが順次形成された後、十分な厚さを有するＡｕ層１７ｄが例えば厚さ約５００ｎｍ堆積される。
【００４４】このようにして、図２（Ｉ）に示すように、積層レジスト構造で形成された空間内にマッシュルーム型ゲート電極１７が形成される。図２（Ｊ）に示すように、加温有機溶剤中に半導体基板を浸し、レジスト積層を溶解することによりその上に堆積したゲート電極層１７をリフトオフにより除去する。半導体基板Ｓ上には、マッシュルーム型ゲート電極１７が残る。」
（２）引用発明５
　前記記載（１）アには、「ＩｎＧａＡｓで形成された電子走行層３」、「ＡｌＧａＡｓで形成された電子供給層」の積層構造が記載されており、当該積層構造は典型的なＨＥＭＴの積層構造であることから、当該積層構造について一連として説明されている図１及び図２に関する記載は、ＨＥＭＴに関する記載と認められる。
　また、前記記載（１）イには、ゲート電極は、ゲート電極用開口部の形状が順テーパ化されたレジスト上に形成されていることが記載されており、また、半導体基板Ｓ上方から順テーパ化されたゲート電極用開口部に絶縁性金属酸化膜を堆積した上で、ゲート電極１７を形成しているから、形成されたゲート電極は、基板から上側にテーパー形状となっていると言える。
　したがって，引用文献５には次の発明（以下，「引用発明５」という。）が記載されているものと認められる。
「基板から上側にテーパー形状となるゲート電極を備えたＨＥＭＴ」
６　引用文献６について
（１）引用文献６
　原査定の拒絶の理由に引用された特開２００３−１１５４９９号公報（以下，「引用文献６」という。）には，図面とともに，次の記載がある。
「【００１８】先ず、半導体基板３１の中に、導電層３２が形成されたものに対し、オーミック接触を有するソース電極３３、ドレイン電極３４を導電層３２上に形成し、その後、電子線直接描画用の第１のフォトレジスト３５（例えば、商品名：ZEP、日本ゼオン（株）製）を基板３１の表面側の全面にコーティングした後、電子線による選択的露光と現像を行うことにより、図１（ａ）に示すように、第１の開口部３５ａを有する第１のフォトレジスト３５のパターンを形成する。
【００１９】次に、図１（ｂ）に示すように、熱処理によるリフローを行って、
第１の開口部３５ａをその上方に行くほど広がった形状、即ち第１の開口部３５ａの側壁がテーパー形の断面形状を呈するように、第１の開口部３５ａを加工する。
【００２０】次に、図１（ｃ）に示すように、ショットキ特性を有するゲート電極下部形成用金属層３６を真空蒸着法により被着する。この真空蒸着法により被着されるショットキ特性を有するゲート電極下部形成用金属層３６としては例えば白金（Pt）を用いる。
テーパー状第１の開口部３５ｂは、前述のようにその側壁をテーパー形に加工しているので、ゲート電極下部形成用金属層３６はテーパー状第１の開口部３５ｂ内に形成される部分と第１のフォトレジスト３５のパターン上に形成される部分とが段切れすることなく連続した状態で形成される。
【００２１】次に、ゲート電極下部形成用金属層３６上の全面に第２のフォトレジスト３７（例えば、商品名：LMR（ネガ型レジスト）、富士薬品（株）製）をコーティングした後、露光、現像を行うことにより、図１（ｄ）に示すように、第２の開口部３７ａを有し、この第２の開口部３７ａの側壁がオーバーハング状の断面形状を呈する第２のフォトレジスト３７のパターンが形成される。なお、図１（ｄ）から明らかなように、相対的な配置関係から見て、第２の開口部３７ａは、前述のテーパー状第１の開口部３５ｂを包含するように設けられる。このとき、第２のフォトレジスト３７のパターンは、ゲート電極下部形成用金属層３６の上にあるため、第１のフォトレジスト３５のパターンと接触することはない。従って、第１のフォトレジストパターンのテーパー状第１の開口部３５ｂは、第２のフォトレジストのコーテイング時に第２のフォトレジストに含まれる溶媒により溶解したり、第２のフォトレジスト３７を現像する際の現像液によって溶解され、その開口が広がるという従来の問題が生じることはない。
【００２２】次に、図１（ｅ）に示すように、ゲート電極上部形成用金属層として例えば金（Au）層３８を真空蒸着する。
【００２３】次いで、リフトオフ法を用いて第２のフォトレジスト３７のパターン及びその上に被着した金（Au）層３８を除去する。これにより、第２の開口部３７ａ内に被着したゲート電極上部形成用金属層３８によりゲート電極の上部パターン３８ａが形成される。さらに、ゲート電極上部パターン３８ａをマスクとしてゲート電極下部形成用金属層３６の露出部分を、例えばドライエッチング法によりエッチングすることにより、ゲート電極下部パターン３６ａが形成される。次いで、第１のフォトレジスト３５のパターンを溶解除去することにより、ゲート電極下部パターン３６ａとその上に位置するゲート電極上部パターン３８ａとで構成されるT形の断面形状を有するゲート電極４０が半導体基板３１の導電層３２上に形成される。この状態を図１（ｆ）に示す。このようにして、半導体基板３１の導電層３２上にソース電極３３、ドレイン電極３４、T形ゲート電極４０を備えたFETが完成する。
【００２４】この第１の実施の形態の方法によれば、上述したように、従来生じていた第１の開口部が広がり第１の開口部から露出する導電層３２の露出部分の幅が広がってゲート長が長くなる要因となってしまうというような問題が生じることはなく、また
第１の開口部の側壁がテーパー状となるように加工しているため、従来生じていたような電極の段切れが発生することもなく、またゲート電極上部パターン３８ａ及びゲート電極下部パターン３６ａを精度良く形成できる
（２）引用発明６
　前記記載より、引用文献６に記載のＦＥＴのＴ型ゲート電極は、ゲート電極用開口の形状がテーパ−状に形成されたレジストの上に連続的に形成されているということができる。
　したがって，引用文献６には次の発明（以下，「引用発明６」という。）が記載されていると認められる。
「基板から上側にテーパー形状となるＴ型ゲート電極を備えたＦＥＴ。」
７　引用文献７について
（１）引用文献７
　原査定の拒絶の理由に引用された特開２００１−２６７２８７号公報（以下，「引用文献７」という。）には，図面とともに，次の記載がある。
「【００４３】〈実施例２〉この例は、本発明を歪緩和
ＨＥＭＴ
【００４４】先ず、図６（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板２１上に、歪緩和バッファ層２２、ｕｎ―ＩｎＧａＡｓ／ｕｎ―ＩｎＡｓＰコンポッジトチャネル層（２０／５ｎｍ）２３、ｕｎ−ＩｎＡｌＡｓ層（２ｎｍ）２４、ｎ−ＩｎＡｌＡｓキャリア供給層（１２ｎｍ）２５、ｕｎ−ＩｎＡｌＡｓ（１０ｎｍ）２６、ｕｎ―ＩｎＰ層（３ｎｍ）２７、ｎ−ＩｎＰバリア層（２ｎｍ）２８、ｎ−ＩｎＧａＡｓ（５ｎｍ）２９、ｎ−ＩｎＡｌＡｓ（２０ｎｍ）３０、ｎ−ＩｎＧａＡｓ（１２０ｎｍ）３１を順次積層する。
【００４５】先ず、１段目のｎ−ＩｎＧａＡｓキャップ層３１のリセス加工を０．４μｍ幅のホトレジストマスク３２を用いてクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングした。
【００４６】エッチング条件は、次の通りであり、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．５Ｗｔ％、過酸化水素０．６Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ４．０のエッチング液を調整した。エッチング温度は３０±０．１℃である。
【００４７】この際、エッチング液は等方性の加工形状を示し、サイドエッチングによりリセス加工寸法は０．６μｍとなる。
【００４８】次に、図６（ｂ）に示すように、２段目のリセス加工を行うが、ＥＢ描画と平坦化エッチングバック技術を用いた側壁プロセスにより０．１３μｍ幅の絶縁膜マスク（ＳｉＯ2／ＰＳＧ多層膜からなるゲートリセス用マスク）３３を形成した後、上記１段目のリセス加工に用いたエッチング液と同一組成のエッチング液を用い、温度を５±０．１℃に制御して、ＩｎＧａＡｓ／ＩｎＰ（エッチング停止層）の選択エッチング加工を行う。エッチング液温度を５℃まで低下させることにより、ＩｎＧａＡｓ層２９のエッチング形状は異方的となり、寸法制御性に優れた加工が可能となった。
【００４９】の後、図６（ｃ）に示すように、ソース・ドレイン電極３４、
ゲート電極３５
　そして、図６には、楔様の基部と該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部を有する「ゲート電極３５」が記載されていると認められる。　
（２）引用発明７
　したがって，引用文献７には次の発明（以下，「引用発明７」という。）が記載されていると認められる。
「楔様の基部と該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部を有するゲート電極構造を備えたＨＥＭＴ。」
 ８　引用文献８について
（１）引用文献８
　原査定の拒絶の理由に引用された特開２００４−１６５６０６号公報（以下，「引用文献８」という。）には，図面とともに，次の記載がある。
「 【０００５】
このような
ＨＥＭＴ
Ｔ−ゲート構造
　そして、図１には、楔様の基部と該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部を有する「ゲート構造」が記載されていると認められる。
（２）引用発明８
　したがって，引用文献８には次の発明（以下，「引用発明８」という。）が記載されていると認められる。
「楔様の基部と該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部を有するＴ−ゲート構造を備えたＨＥＭＴ。」
 ９　引用文献９について
（１）引用文献９
　原査定の拒絶の理由に引用された特開平４−２９１９３４号公報（以下，「引用文献９」という。）には，図面とともに，次の記載がある。
　ア 「【０００１】
【産業上の利用分野】本発明は、チャネル層にＩｎ　Ｇａ１−　Ａｓ（ｘ＞０．５３）を用いた応力補償型シュード・モルフィック（ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ）
高電子移動度トランジスタ（ｈｉｇｈ　ｅｌｅｃｔｒｏｎ　ｍｏｂｉｌｉｔｙ　ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）
　イ「【０００７】
【課題を解決するための手段】図１は本発明の原理を説明する為の線図である。図に於いて、（Ａ）はエネルギ・バンド・ダイヤグラム、（Ｂ）は格子定数をそれぞれ表し、Ｅｃは伝導帯の底、２はＩｎ　Ａｌ１−　Ａｓ（例えばＩｎ０．５２Ａｌ０．４８Ａｓ）バッファ層、３は（Ａｌ　Ｇａ１−　）　Ｉｎ１−　Ａｓ（例えば（Ａｌ０．７３Ｇａ０．２７）０．５６Ｉｎ０．４４Ａｓ）応力補償層、４はＩｎ　Ｇａ１−　Ａｓ（
例えばＩｎ
０．７５
Ｇａ
０．２５
Ａｓ）チャネル層
【０００８】ここで、通常、バッファ層２及びキャリヤ供給層６にはＩｎＰ基板に格子整合するＩｎ０．５２Ａｌ０．４８Ａｓを用いる。また、応力補償層３に於けるＡｌ，Ｇａ，Ｉｎの組成はチャネル層４に於ける組成比ｘに依存し、例えば、チャネル層４の構成材料がＩｎ０．８５Ｇａ０．１５Ａｓであるとした場合、応力補償層３の構成材料としては（Ａｌ０．８２５Ｇａ０．１７５）０．５２４Ｉｎ０．４７６Ａｓとなり、この結晶はＩｎＰの格子定数よりも小さい格子定数をもつことになる。」
（２）引用発明９
　前記記載（１）イには、ＩｎＰ基板上のチャネル層としてＩｎとＧａの組成比について、Ｉｎ０．７５Ｇａ０．２５Ａｓとする例が記載されている。
　したがって，引用文献９には次の発明（以下，「引用発明９」という。）が記載されていると認められる。
「インジウム・リン基板上にＩｎ０．７５Ｇａ０．２５Ａｓチャネル層を有するＨＥＭＴ。」
１０　引用文献１０について
（１）引用文献１０
　原査定の拒絶の理由に引用された特開平４−２５４３３７号公報（以下，「引用文献１０」という。）には，図面とともに，次の記載がある。
　ア「【０００２】
【従来の技術】高速度の電界効果トランジスタを実現するためには、一般にゲート長を短くするのが好ましい。そこで例えば、０．２μｍ程度のゲート長の電界効果トランジスタが実現されている。このような微細パターニングを行うには、通常の光露光の解像度の限界が０．５μｍであるため、一般に電子ビーム露光が用いられている。
【０００３】しかしながら、
電子ビーム露光装置は、一般に高価であり保守管理がデリケートな上、スループット性が低いという問題があった。そこで、光露光法を用いて光解像度限界以下の微細加工法が提案されてきた。
　イ「 【０００９】
上記方法によれば、光露光で形成されたゲート電極形成領域を、さらに第二の絶縁膜の厚みの２倍分だけ減少させることが可能となり、光露光では実現が困難な微細ゲートを形成することができる。また、絶縁膜の被着皮膜の厚みをスペーサとして利用しゲート電極に対してセルフアラインでソース電極やドレイン電極を形成することができるので、微細ゲートに対するソース電極及びドレイン電極形成用のマスク合わせ精度の問題を解消できる。
【００１０】
【実施例】次に本発明を好ましい実施例について図１を参照にして具体的に説明する。図１（ａ）〜（ｇ）は本発明の実施例を説明するための断面図である。図１（ａ）〜（ｇ）を参照するに、まず、図１（ａ）のように半導体基板上あるいは素子分離された、電界効果トランジスタの動作層を含む半導体基板（１）の上に、通常のフォトリソグラフィにより、ゲート形成領域（２）を除いてフォトレジスト（３）を形成し、次いで、図１（ｂ）のように絶縁膜（４）を成長させる。次に異方性エッチングによって図１（ｃ）のように、絶縁膜（４）がフォトレジスト（３）の断面に垂直に残るように加工する。
この時、絶縁膜（４）がフォトレジスト（３）に対して十分高い選択比を有するように異方性エッチングの条件を選ぶ。これによりフォトリソグラフィの限界寸法より狭いゲート電極形成領域（５）が形成される。異方性エッチングは、上下方向のエッチングだけが選択的になされるのであれば、ウェットエッチング、ドライエッチングのいずれであってもかまわないが、反応性イオンエッチング（ＲＩＥ）などのドライエッチングが効果的である。以上の工程により、フォトリソグラフィの最小加工寸法以下のゲート電極形成領域が開口できたことになる。ゲート電極の形成は通常のフォトリソグラフィ法を用い、リフトオフを経て、図１（ｄ）のように示すように行える。さらに、図１（ｅ）に示すように、アッシング処理によりフォトレジスト（３）を除去し半導体基板（１）表面を露出し、次いで図Ｌ（ｆ）に示すようにソース及びドレイン電極金属を被着する。最後に、図１（ｇ）に示すように絶縁膜（４）のサイド・ウォールに被着した金属を、ソース及びドレイン電極用金属膜が除去されない程度にウェットエッチングにより除去し、ゲートとソース及びドレイン間の絶縁をはかる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、ゲート形成領域内に形成されたゲート電極材料の被膜は、
側壁部に堆積した絶縁膜
通常のフォトリソグラフィでは到達しえない０．１μｍ以下の極めて短いゲート長を形成することができる。
（２）引用発明１０
　前記記載（１）アには、電子ビーム露光技術が微細加工に優れているものの、高価でスループットが遅いという問題を有するので、光露光技術によって電界トランジスタのゲート電極の微細加工を実現しようとする技術的背景が記載されている。
  また、前記記載（１）イには、側壁部に絶縁膜を備え、０．１μｍ以下の極めて短いゲートを形成する光露光技術が開示されている。
  したがって，引用文献１０には次の発明（以下，「引用発明１０」という。）が記載されていると認められる。
「側壁部に絶縁膜を備え、０．１μｍ以下の極めて短いゲートを形成する光露光技術。」 
 １１　引用文献１１について
（１）引用文献１１
　原査定の拒絶の理由に引用された特開２００１−８５４４８号公報（以下，「引用文献１１」という。）には，図面とともに，次の記載がある。
 　ア「 【００２５】次に、本発明の他の実施形態について、電界効果トランジスタを製造する場合を例にとり、その製造工程を断面で示した図２を参照して説明する。
【００２６】図２（ａ）において、符号２００は半導体基板で、半導体基板２００には、上から順に、Ｎ+ −ＧａＡｓ層２０１、ＡｌＧａＡｓストッパ層２０２、
ＧａＡｓ層２０３、ＡｌＧａＡｓ電子供給層２０４ａ、ＩｎＧａＡｓチャネル層２０５、ＡｌＧａＡｓ電子供給層２０４ｂ
　イ「【００３２】上記の方法によれば、ゲート電極の側面に残る第３絶縁膜２０８がショットキーメタルのＴｉを保護し、Ｔｉを腐食させることなく第１絶縁膜２０６および第２絶縁膜２０７を除去できる。このため、ゲート電極２１０周辺部の寄生容量を小さくできる。また、極細い形状の
ゲート電極２１０の側面が第３絶縁膜２０８によって機械的に補強され、ゲート電極２１０の強度が向上する
（２）引用発明１１
　前記記載（１）アには、「ＩｎＧａＡｓチャネル層２０５」、「ＡｌＧａＡｓ電子供給層２０４ａ、２０４ｂ」の積層構造を備えた電界効果トランジスタが記載されており、当該積層構造は、典型的なＨＥＭＴの積層構造であるから、図２に関する記載はＨＥＭＴに関する記載と認められる。
　また、前記記載（１）イには、Ｔ型の微細なゲート電極を機械的に補強するために側壁部に絶縁膜を備えたゲート電極の構造が開示されている。
　したがって、引用文献１１には次の発明（以下，「引用発明１１」という。）が記載されていると認められる。
「側壁部に絶縁膜を備えたゲート電極を有するＨＥＭＴ。」 
第６　対比・判断
１　本願発明１について
（１）本願発明１と引用発明１との対比
　ア　引用発明１の「高電子移動度トランジスタ（ＨＥＭＴ）」、「ＩｎＰの基体」、「チタニウム、プラチナ、および金の層を含むことが好ましい多層金属構造の導電材料からなる約０．１ミクロン程度のゲート長を有する自己整列Ｔ型ゲート」、は、本願発明１の「高電子移動度トランジスタ（ＨＥＭＴ）デバイス」「ＩＩＩ−Ｖ族基板」、「金属Ｔ型ゲート」に相当すると認められる。
　イ　すると，本願発明１と引用発明１とは，下記ウの点で一致し，下記エの点で相違すると認められる。
　ウ　一致点
　「ＩＩＩ−Ｖ族基板に金属Ｔ型ゲートを備えた高電子移動度トランジスタ（ＨＥＭＴ）半導体デバイス」
　エ　相違点
（ア）相違点１
　本願発明１においては「３００ＧＨｚから３ＴＨｚの周波数で動作するサブ・ミリメータ波増幅器のための高電子移動度トランジスタ（ＨＥＭＴ）半導体デバイス」であるのに対し，引用発明１は動作周波数が明示されていない点。
（イ）相違点２
　本願発明１においては「前記基板上に配置された第１ソース電極および第２ソース電極と、前記基板上に配置されたドレイン電極と、前記第１ソース電極と前記ドレイン電極の間に配置される第１金属ゲート・フィンガおよび前記ドレイン電極と前記第２ソース電極の間に配置される第２金属ゲート・フィンガであって、該第１および第２金属ゲート・フィンガ」を備えるのに対し，引用発明１は単体ゲートのトランジスタの電極構造である点。
（ウ）相違点３
　本願発明１においては「第１および第２金属ゲート・フィンガの各々が約５０ｎｍ未満で０ｎｍより大きい幅を有する金属Ｔ型ゲート」であるのに対し、引用発明１では、約０．１ミクロン程度のゲート長を有する自己整列Ｔ型ゲートである点。
（エ）相違点４
　本願発明１においては、「金属Ｔ型ゲートは、前記ＩＩＩ−Ｖ族基板と連結された楔様の基部と、該楔様の基部とは反対側にて細状部となるようにテーパ状をなす上端部とを有」するの対し、引用発明１においては、Ｔ型ゲート電極の断面形状について説明がなされていない点。
（オ）相違点５
　本願発明１においては、「前記半導体デバイスは、第１のウェハにおける第１の複数の半導体デバイスおよび第２のウェハにおける第２の複数の半導体デバイスのうちの一つであり、前記第１の複数の半導体デバイスの平均ゲート長と前記第２の複数の半導体デバイスの平均ゲート長との間の差は、＋／−３ｎｍである」のに対し、引用発明１では、単体ゲートであるから平均ゲート長やそのばらつきについて記載されていない点。
（２）相違点についての判断
　以下、相違点１ないし５についてまとめて検討する。
　前記第５の２ないし１１のとおり、引用文献２ないし１１には、それぞれ、引用発明２ないし１１が記載されていると認められるが、引用文献２ないし１１には、相違点１ないし５に係る構成のいずれかが開示されているにとどまり、相違点１ないし５に係る構成を同時に備えることは、引用文献２ないし１１には、記載も示唆もされていない。
　他方、本願明細書の記載によれば、本願発明１は、相違点１ないし５に係る構成を同時に備えることにより，３００ＧＨｚ〜３ＴＨｚの周波数を用いるサブ・ミリメータ波デバイスにおいて高い周波数用途に十分なゲート容量を有する半導体デバイスを生産することが可能となるという有利な効果（本願明細書段落【００５０】）を奏するものである。
　そうすると、本願発明１が奏する上記の有利な効果は、引用発明１において、相違点１ないし５に係る構成を同時に備えることが記載も示唆もされていない引用文献２ないし１１に基づいて、当業者が容易に予測し得るものとは認められない。
　以上から、引用発明１において、相違点１ないし５に係る構成を備え、それによって、本願発明１と同様の作用効果を奏するようにすることは、引用発明２ないし１１に基づいて、当業者が容易に想到し得たものとはいえない。
（３）まとめ
　したがって，本願発明１は，引用文献１乃至１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
２　本願発明２乃至５について
　本願発明２乃至５は，本願発明１の発明特定事項を全て含みさらに他の発明特定事項を付加したものに相当するから，前記１のとおり，本願発明１が引用文献１乃至１１に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない以上，請求項２乃至５に係る発明についても，引用文献１乃至１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　
第７　原査定について
　前記第６の１及び２のとおり，本願発明１乃至５は，引用文献１乃至１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　したがって，原査定の理由を維持することはできない。
　
第８　結言
　以上のとおりであるから，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。