(57)【要約】【課題】高効率かつ高出力な光出力特性を得ることができる半導体光増幅素子を提供すること。【解決手段】第１の活性コア層を有する入力側光増幅導波路部と、前記入力側光増幅導波路部に接続し、前記第１の活性コア層よりも幅の広い第２の活性コア層を有する出力側光増幅導波路部と、を備え、前記第１の活性コア層と前記第１の活性コア層の幅方向に隣接するクラッド部との比屈折率差、および前記第２の活性コア層と前記第２の活性コア層の幅方向に隣接するクラッド部との比屈折率差が、前記第１の活性コア層におけるキャリア密度および光閉じ込め係数が前記第２の活性コア層におけるキャリア密度および光閉じ込め係数のそれぞれよりも高くなるように、設定されている。【選択図】図１
2011108845.tif 000002
【特許請求の範囲】
【請求項１】
第１の活性コア層を有する入力側光増幅導波路部と、
前記入力側光増幅導波路部に接続し、前記第１の活性コア層よりも幅の広い第２の活性コア層を有する出力側光増幅導波路部と、
を備え、前記第１の活性コア層の幅および前記第１の活性コア層と前記第１の活性コア層の幅方向に隣接するクラッド部との比屈折率差、ならびに前記第２の活性コア層の幅および前記第２の活性コア層と前記第２の活性コア層の幅方向に隣接するクラッド部との比屈折率差が、前記第１の活性コア層におけるキャリア密度および光閉じ込め係数が前記第２の活性コア層におけるキャリア密度および光閉じ込め係数のそれぞれよりも高くなるように、設定されていることを特徴とする半導体光増幅素子。
【請求項２】
前記第１の活性コア層の幅方向に隣接するクラッド部はポリイミドからなり、前記第２の活性コア層の幅方向に隣接するクラッド部は半導体からなることを特徴とする請求項１に記載の半導体光増幅素子。
【請求項３】
前記入力側光増幅導波路部において、少なくとも前記第１の活性コア層の側面に形成された半導体保護層をさらに備えることを特徴とする請求項２に記載の半導体光増幅素子。
【請求項４】
前記入力側光増幅導波路部に電力を供給する入力側電極と、前記入力側電極とは電気的に分離するように設けられ、前記出力側光増幅導波路部に電力を供給する出力側電極とを備えることを特徴とする請求項１〜３のいずれか一つに記載の半導体光増幅素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光増幅素子に関するものである。
【背景技術】
【０００２】
光通信においては、光ファイバの伝送損失、あるいはＡＷＧ(Arrayed  Waveguide  Grating)等の光コンポーネントの挿入損失を補償するために、低雑音で高利得な光増幅器が大変重要となる。電流励起型の半導体光増幅素子(ＳＯＡ:Semiconductor  Optical  Amplifier)は、Ｅｒ添加型光ファイバ増幅器(ＥＤＦＡ:Er-Doped  Fiber  Amplifier)とは異なり、ポンプレーザが不要であるため、小型、かつ安価な光増幅器である。特に近年、半導体光増幅素子は、その小型性のためにＡＷＧ等の微小光回路に集積可能である等の点で、大変注目されている。なお、半導体光増幅素子の開発当初は、ＥＤＦＡと比較すると飽和出力、雑音指数（ＮＦ：Noise  Figure）の特性において劣っていたが、近年開発が進み、飽和出力、雑音指数の点でＥＤＦＡと遜色ない半導体光増幅素子が報告されてきている(たとえば、特許文献１、非特許文献１参照)。
【０００３】
はじめに、半導体光増幅素子の光出力特性を決定するパラメータである飽和強度、利得係数、およびネットゲインについて説明する。まず、半導体光増幅素子の光出力は、飽和強度なるパラメータに依存する。飽和強度が大きい半導体光増幅素子の方が、入力した信号光が増幅されて強度が大きくなっても利得飽和が起こりにくいので、大きい光出力を実現できる。飽和強度をＩsatとすると、Ｉsatは以下の式（１）で表される。
【０００４】
Ｉsat＝ｈν／（ΓＡgτ）×Ｗ×ｄ  ・・・  （１）
なお、式（１）において、ｈはプランク定数、Γは光増幅を行う導波路構造における、活性コア層への光閉じ込め係数、Ａｇは微分利得係数、τは光の減衰時間、Ｗは活性コア層の幅、ｄは活性コア層の厚さを示す。
【０００５】
また、活性コア層の利得係数をｇ（ｎ）（ｎはキャリア密度）とすると、ｇ（ｎ）は以下の式（２）で表される。
【０００６】
ｇ（ｎ）＝Ａｇ×（ｎ−ｎ0）  ・・・  （２）
なお、式（２）において、ｎ0は透明キャリア密度を示す。
【０００７】
また、半導体光増幅素子の導波路構造依存性や光損失等を含めた単位長さあたりの利得であるネットゲインＧは、以下の式（３）で表される。
【０００８】
Ｇ＝Γ×ｇ（ｎ）−α＝Γ×Ａｇ×（ｎ−ｎ0）−α  ・・・  （３）
なお、式（３）において、αは光の損失係数を示す。
【０００９】
つぎに、高効率かつ高出力な光出力特性を得るための半導体光増幅素子の設計について説明する。図１２は、高効率かつ高出力な光出力特性を得るために好ましいネットゲインＧ＝Γ×ｇ（ｎ）−αの、半導体光増幅素子の長手方向に対するプロファイルを示す図である。なお、横軸の「入力」とは、増幅すべき、強度の小さい信号光が入力する側を示し、「出力」とは、増幅して強度が大きくなった信号光を出力する側を意味する。図１２に示すように、好ましいプロファイルでは、信号光の強度が小さい入力側では活性コア層の幅を狭くしてキャリア密度を高くし、かつ光閉じ込め係数を高くしてネットゲインを高くしている。一方、信号光の強度が大きい出力側では活性コア層の幅を広くし、光閉じ込め係数を低くして飽和出力Ｉsatを大きくすることによって、光出力を飽和しにくくするため、ネットゲインは低くなる。
【００１０】
図１２に示すようなネットゲインのプロファイルを実現するため、テーパ状の導波路構造を有する半導体光増幅素子が従来広く採用されている。図１３は、従来の半導体光増幅素子の幅方向の導波路構造を示す図である。図１３に示すように、この半導体光増幅素子２００は、入力部２００ａから入力された入力信号光ＩＬを増幅して出力信号光ＯＬとして出力部２００ｂから出力するものである。この半導体光増幅素子２００は、メサ形状の活性コア層３０の幅方向両側が、クラッド部として機能する電流阻止半導体層３１によって埋め込まれた埋め込みメサ構造の導波路構造を有している。さらに、活性コア層３０は、入力部２００ａ側の比較的幅の狭い等幅の狭幅部３０ａと、出力部２００ｂ側に向かってテーパ状に拡幅するテーパ部３０ｂａおよび幅広の等幅部３０ｂｂからなる広幅部３０ｂとから構成される。なお、図１３において符号Ｄ２は入力信号光ＩＬの狭幅部３０ａにおける幅方向の光の電界強度分布を示している。この半導体光増幅素子２００は、上記構成によって、入力部２００ａ側ではキャリア密度と光閉じ込め係数を高くしてネットゲインを高くしており、出力部２００ｂ側では広幅部３０ｂによって飽和出力Ｉsatを大きくしており、ネットゲインは低くなる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２１４５４号公報
【非特許文献】
【００１２】
【非特許文献１】K.  Morito  et  al.,”A  Broad-Band  MQW  Semiconductor  Optical  Amplifier  With  HighSaturation  Output  Power  and  Low  Noise  Figure”  IEEE  Photonics  Technol.  Lett.,  Vol.17,  No.5,  pp.974-976,  May  2005.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の埋め込みメサ構造の導波路構造では、入力側の狭幅部３０ａの幅（メサ幅）をあまり狭くすると、幅方向に光の閉じ込めが弱くなり、かえって光閉じ込め係数が低下する。その結果、キャリア密度を高めたにもかかわらずかえってネットゲインの増加が妨げられ、所望の高効率かつ高出力な光出力特性を得ることができないという問題がある。
【００１４】
図１４は、図１３に示す従来の導波路構造において、狭幅部３０ａの幅（活性コア層幅）と閉じこめ係数との関係の計算結果を示す図である。なお、狭幅部３０ａと電流阻止半導体層３１との比屈折率差（Δ３）は０．１６％程度としている。図１４の曲線Ｃ２が示すように、活性コア層幅を４μｍから１μｍまで狭くすると、閉じ込め係数は１．１３％から０．７６％まで、３２％も低下する。したがって、図１４より、狭幅部３０ａの幅の狭小化がネットゲイン増加の妨げとなっていることがわかる。
【００１５】
本発明は、上記に鑑みてなされたものであって、高効率かつ高出力な光出力特性を得ることができる半導体光増幅素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決し、目的を達成するために、本発明に係る半導体光増幅素子は、第１の活性コア層を有する入力側光増幅導波路部と、前記入力側光増幅導波路部に接続し、前記第１の活性コア層よりも幅の広い第２の活性コア層を有する出力側光増幅導波路部と、を備え、前記第１の活性コア層の幅および前記第１の活性コア層と前記第１の活性コア層の幅方向に隣接するクラッド部との比屈折率差、ならびに前記第２の活性コア層の幅および前記第２の活性コア層と前記第２の活性コア層の幅方向に隣接するクラッド部との比屈折率差が、前記第１の活性コア層におけるキャリア密度および光閉じ込め係数が前記第２の活性コア層におけるキャリア密度および光閉じ込め係数のそれぞれよりも高くなるように、設定されていることを特徴とする。
【００１７】
また、本発明に係る半導体光増幅素子は、上記の発明において、前記第１の活性コア層の幅方向に隣接するクラッド部はポリイミドからなり、前記第２の活性コア層の幅方向に隣接するクラッド部は半導体からなることを特徴とする。
【００１８】
また、本発明に係る半導体光増幅素子は、上記の発明において、前記入力側光増幅導波路部において、少なくとも前記第１の活性コア層の側面に形成された半導体保護層をさらに備えることを特徴とする。
【００１９】
また、本発明に係る半導体光増幅素子は、上記の発明において、前記入力側光増幅導波路部に電力を供給する入力側電極と、前記入力側電極とは電気的に分離するように設けられ、前記出力側光増幅導波路部に電力を供給する出力側電極とを備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、入力側における活性コア層の狭小化に対応した効果的なネットゲインの増加を実現できるので、高効率かつ高出力な光出力特性を得ることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施の形態１に係る半導体光増幅素子の模式的な平面図である。
【図２】図２は、図１に示す半導体光増幅素子のＡ−Ａ線断面図である。
【図３】図３は、図１に示す半導体光増幅素子のＢ−Ｂ線断面図である。
【図４】図４は、図１に示す半導体光増幅素子の幅方向の導波路構造を模式的に示す図である。
【図５】図５は、図１３に示す従来の半導体光増幅素子の導波路構造と図４に示す実施の形態１に係る半導体光増幅素子の導波路構造とを比較する図である。
【図６】図６は、図１３に示す従来の半導体光増幅素子の導波路構造と図４に示す実施の形態１に係る半導体光増幅素子の導波路構造とにおいて、狭幅部または第１の活性コア層１３ａの幅と閉じこめ係数との関係の計算結果を示す図である。
【図７】図７は、図１に示す半導体光増幅素子の製造方法の一例の説明図である。
【図８】図８は、図１に示す半導体光増幅素子の製造方法の一例の説明図である。
【図９】図９は、図１に示す半導体光増幅素子の製造方法の一例の説明図である。
【図１０】図１０は、図１に示す半導体光増幅素子の製造方法の一例の説明図である。
【図１１】図１１は、実施例および比較例に係る半導体光増幅素子における駆動電流と光出力との関係を示す図である。
【図１２】図１２は、高効率かつ高出力な光出力特性を得るために好ましい、半導体光増幅素子の長手方向に対するネットゲインのプロファイルを示す図である。
【図１３】図１３は、従来の半導体光増幅素子の幅方向の導波路構造を模式的に示す図である。
【図１４】図１４は、図１３に示す従来の導波路構造の半導体光増幅素子において、狭幅部の幅と閉じこめ係数との関係の計算結果を示す図である。
【発明を実施するための形態】
【００２２】
以下に、図面を参照して本発明に係る半導体光増幅素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。
【００２３】
（実施の形態１）
本発明の実施の形態１として、波長１．５５μｍ帯の光を増幅するための半導体光増幅素子について説明する。図１は、本発明の実施の形態１に係る半導体光増幅素子１００の模式的な平面図である。図１に示すように、この半導体光増幅素子１００は、入力側光増幅導波路部１と、入力側光増幅導波路部１に接続した出力側光増幅導波路部２とを備えており、入力部１００ａから入力された入力信号光ＩＬを増幅して出力信号光ＯＬとして出力部１００ｂから出力するものである。また、符号３はポリイミドからなる電極パッド支持材、符号４は誘電体保護膜、符号５は入力側ｐ側電極、符号７は出力側ｐ側電極、符号６、８は電極パッドを示す。入力側ｐ側電極５の幅Ｗ１と出力側ｐ側電極７の幅Ｗ２とを例示すると、幅Ｗ１は１．５μｍであり、幅Ｗ２は２０μｍである。入力側ｐ側電極５と出力側ｐ側電極７との間にはたとえば１０μｍの幅Ｗ３が形成されており、電気的に分離されている。また、電極パッド８の長さＬ１、幅Ｗ４を例示すると、長さＬ１は２００μｍであり、幅Ｗ４は６００μｍである。電極パッド６は電極パッド８と同じ大きさである。
【００２４】
図２は、図１に示す半導体光増幅素子１００のＡ−Ａ線断面図である。図２に示すように、出力側光増幅導波路部２は、裏面にｎ側電極１１を形成したｎ型のＩｎＰからなる基板１０上に、バッファ層としての役割も果たしているｎ型のＩｎＰからなる下部クラッド層１２と、第２の活性コア層１３ｂと、ｐ型のＩｎＰからなる上部クラッド層１４、１５とが積層した構造を有している。基板１０の一部から上部クラッド層１５まではメサ構造となっており、その両側はｐ型のＩｎＰからなる下部電流阻止半導体層１６ａとｎ型のＩｎＰからなる上部電流阻止半導体層１６ｂとからなる電流阻止半導体層１６によって埋め込まれており、埋め込みメサ構造となっている。また、上部クラッド層１５と電流阻止半導体層１６との上にはｐ型のＩｎＰからなる上部クラッド層１７、ｐ型のＩｎＧａＡｓＰからなるコンタクト層１８が積層している。また、コンタクト層１８上には、第２の活性コア層１３ｂ全体を覆うように出力側ｐ側電極７が形成され、またはＳｉＮ膜からなる誘電体保護膜４で保護されている。さらに、誘電体保護膜４に形成された開口部において出力側ｐ側電極７に接触するように、電極パッド８が形成されている。
【００２５】
第２の活性コア層１３ｂは、ＩｎＧａＡｓＰからなり、多重量子井戸（ＭＱＷ：Multi  Quantum  Well）構造の上下に３段階の分離閉じ込めヘテロ構造（ＳＣＨ：Separate  Confinement  Heterostructure）を形成したＭＱＷ−ＳＣＨ活性層からなる。なお、ＭＱＷは例えば、４ｎｍの井戸層と、１０ｎｍの障壁層が３ペア積層された構造である。
【００２６】
つぎに、図３は、図１に示す半導体光増幅素子１００のＢ−Ｂ線断面図である。図３に示すように、入力側光増幅導波路部１は、出力側光増幅導波路部２と同様に、裏面にｎ側電極１１を形成した基板１０上に、下部クラッド層１２と、第１の活性コア層１３ａと、上部クラッド層１４、１５、１７と、コンタクト層１８とが積層した構造を有している。また、この入力側光増幅導波路部１は、コンタクト層１８から基板１０の一部に到る深さまで、第１の活性コア層１３ａの両側面側が削られたハイメサ構造ＨＭとなっている。なお、第１の活性コア層１３ａの両側面側には、下部電流阻止半導体層１６ａと上部電流阻止半導体層１６ｂとからなる電流阻止半導体層１６がわずかに存在するが、電流阻止半導体層１６はなくてもよい。また、このハイメサ構造ＨＭの側面と基板１０の表面とは、ＩｎＰからなる半導体保護層１９と、ＳｉＮ膜からなる誘電体保護膜２０で順次覆われている。半導体保護層１９は、第１の活性コア層１３ａの側面を覆ってキャリアの表面再結合を低減する機能を有する。また、コンタクト層１８上には入力側ｐ側電極５が形成されている。さらに、ハイメサ構造ＨＭの両側にはポリイミドからなる電極パッド支持材３が形成されており、入力側ｐ側電極５上から電極パッド支持材３上にわたって電極パッド６が形成されている。
【００２７】
また、第１の活性コア層１３ａは、第２の活性コア層１３ｂと同様のＭＱＷ−ＳＣＨ活性層からなる。
【００２８】
つぎに、図４は、図１に示す半導体光増幅素子１００の幅方向の導波路構造を模式的に示す図である。図４に示すように、半導体光増幅素子１００の出力側光増幅導波路部２は、図１３に示す導波路構造と同様に、第２の活性コア層１３ｂの幅方向両側が、クラッド部として機能する電流阻止半導体層１６によって埋め込まれた埋め込みメサ構造の導波路構造を有している。さらに、第２の活性コア層１３ｂは、出力部１００ｂ側に向かってテーパ状に拡幅するテーパ部１３ｂａおよび幅広の等幅部１３ｂｂからなる。
【００２９】
一方、入力側光増幅導波路部１では、第１の活性コア層１３ａはハイメサ構造の導波路構造となっている。ここで、図３に示したように、半導体保護層１９および誘電体保護膜２０は厚さが薄く、また、電流阻止半導体層１６は存在してもわずかであるので、この導波路構造においては、第１の活性コア層１３ａの幅方向両側に形成されたポリイミドからなる電極パッド支持材３が実質的にクラッド部として機能する。
【００３０】
ここで、第１の活性コア層１３ａの幅Ｗ５は入力側ｐ側電極５の幅Ｗ１と同じであり、たとえば１．５μｍである。また、第２の活性コア層１３ｂについては、テーパ部１３ｂａの幅は幅Ｗ１から等幅部１３ｂｂの幅Ｗ６までテーパ状に変化している。幅Ｗ６はたとえば４μｍである。また、第１の活性コア層１３ａの長さＬ２はたとえば１ｍｍであり、第２の活性コア層１３ｂにおけるテーパ部１３ｂａの長さＬ３はたとえば０．８ｍｍ、等幅部１３ｂｂの長さＬ４はたとえば０．２ｍｍである。
【００３１】
一方、第１の活性コア層１３ａはＩｎＧａＡｓＰからなるのでその実効的な屈折率は波長１．５５μｍ帯において３．１７５程度であり、第１の活性コア層１３ａの幅方向における実質的なクラッド部である電極パッド支持材３は屈折率が波長１．５５μｍ帯において１．５程度であるから、第１の活性コア層１３ａと電極パッド支持材３との比屈折率差（Δ１）は４５％程度となり、きわめて大きい。他方、第２の活性コア層１３ｂの屈折率も波長１．５５μｍ帯において３．１７５程度であり、第２の活性コア層１３ｂの幅方向におけるクラッド部であるＩｎＰからなる電流阻止半導体層１６は屈折率が波長１．５５μｍ帯において３．１７程度であるから、第２の活性コア層１３ｂと電流阻止半導体層１６との比屈折率差（Δ２）は、０．１６％程度であり、第１の活性コア層１３ａと電極パッド支持材３との比屈折率差Δ１よりもきわめて小さい。
【００３２】
この半導体光増幅素子１００においては、上述のように第２の活性コア層１３ｂの幅は第１の活性コア層１３ａの幅より大きく、かつ、第１の活性コア層１３ａと電極パッド支持材３との比屈折率差Δ１は第２の活性コア層１３ｂと電流阻止半導体層１６との比屈折率差Δ２より大きくなるように構成されている。そのため、第１の活性コア層１３ａにおいては、その幅の狭さによって第２の活性コア層１３ｂよりもキャリア密度を高くできる。それとともに、第１の活性コア層１３ａにおいては、高い比屈折率差Δ１によって幅方向の光閉じ込めが強くなるので、幅を狭めたにもかかわらず光閉じ込め係数が低下せず、キャリア密度を高くした効果が適切に発揮される。その結果、この半導体光増幅素子１００においては、入力側光増幅導波路部１のネットゲインが高くなる。
【００３３】
図５は、図１３に示す従来の半導体光増幅素子２００の導波路構造と図４に示す実施の形態１に係る半導体光増幅素子１００の導波路構造とを比較する図である。図５（ａ）に示す従来の半導体光増幅素子２００の導波路構造は、全体が半導体層の埋め込みによる埋め込みメサ構造となっているため、活性コア層と電流阻止半導体層との間の比屈折率差Δ３が比較的小さい。その結果、入力信号光ＩＬが入力する狭幅部３０ａにおいてキャリア密度を高めるために幅を狭くすると、光の閉じ込めが弱くなって光の電界強度分布Ｄ２が広がり、光閉じ込め係数が低下する。
【００３４】
一方、図５（ｂ）に示す、本発明の実施の形態１に係る半導体光増幅素子１００の導波路構造では、入力側の第１の活性コア層１３ａをハイメサ構造としているため、比屈折率差Δ１が極めて高い。その結果、入力信号光ＩＬが入力する第１の活性コア層１３ａにおいてキャリア密度を高めるために幅を狭くしても、光の電界強度分布Ｄ１は広がらず、光閉じ込め係数は低下しないのである。
【００３５】
なお、本実施の形態１に係る半導体光増幅素子１００では、出力側光増幅導波路部２の第２の活性コア層１３ｂは埋め込みメサ構造としており、ハイメサ構造のようには光閉じ込め係数を高めないようにして、式（１）に示すＩsatが高くなるようにしている。このようにして、本実施の形態１に係る半導体光増幅素子１００は、図１２に示すような好ましいネットゲインプロファイルを実現しており、所望の高効率かつ高出力な光出力特性を得ることができるのである。
【００３６】
つぎに、図６は、図１３に示す従来の半導体光増幅素子２００の導波路構造と図４に示す実施の形態１に係る半導体光増幅素子１００の導波路構造とにおいて、狭幅部３０ａまたは第１の活性コア層１３ａの幅（活性コア層幅）と閉じこめ係数との関係の計算結果を示す図である。なお、狭幅部３０ａに関する比屈折率差Δ３を０．１６％程度とし、第１の活性コア層１３ａに関する比屈折率差Δ１を４５％程度としている。また、曲線Ｃ１、Ｃ２はそれぞれ実施の形態１に係る半導体光増幅素子１００、従来の半導体光増幅素子２００を示しており、曲線Ｃ２は図１４の曲線Ｃ２と同じである。図６に示すように、活性コア層幅を４μｍから１μｍまで狭くすると、従来の半導体光増幅素子２００（曲線Ｃ２）では閉じ込め係数は１．１３％から０．７６％まで、３２％も低下するが、本実施の形態１（曲線Ｃ１）では１．２％に維持され、低下しない。
【００３７】
以上説明したように、本実施の形態１に係る半導体光増幅素子１００では、所望の高効率かつ高出力な光出力特性を得ることができる。
【００３８】
（製造方法）
つぎに、本実施の形態１に係る半導体光増幅素子１００の製造方法について説明する。図７〜１０は、図１に示す半導体光増幅素子１００の製造方法の一例の説明図である。なお、図７、９は、図１に示すＡ−Ａ線断面を参照して説明しており、図７では主に素子全体の共通構造を形成する工程について説明し、図９では出力側光増幅導波路部２の構造を形成する工程について説明する。また、図８、１０では、Ｂ−Ｂ線断面を参照して、入力側光増幅導波路部１の構造を形成する工程について説明する。
【００３９】
まず、ＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）結晶成長装置を用い、成長温度６００度において以下のような結晶成長を行なう。すなわち、図７（ａ）に示すように、基板１０上に、下部クラッド層１２、半導体活性層１３、上部クラッド層１４、１５を形成する。
【００４０】
つぎに、図７（ｂ）、（ｃ）に示すように、上部クラッド層１５上の全面にＳｉＮ膜からなるマスクＭ１を形成し、このマスクＭ１を、図４に示すメサ構造を形成するための形状にエッチングする。そして、図７（ｄ）に示すように、マスクＭ１を形成した以外の領域の上部クラッド層１４、１５、半導体活性層１３、下部クラッド層１２を、塩素系またはメタン水素系のガスを用いたドライエッチングによって除去する。つづいて、図７（ｅ）に示すように、ウェットエッチングを用いて、さらに上部クラッド層１５から基板１０の一部に到る深さまでをエッチングし、図４に示す導波路構造のメサ構造を形成する。この工程において半導体活性層１３から第２の活性コア層１３ｂのメサ形状が形成される。なお、上部クラッド層１５の幅Ｗ７は、マスクＭ１の幅に合わせて長手方向で変化している。
【００４１】
つぎに、図７（ｆ）に示すように、メサ構造の両側に、下部電流阻止半導体層１６ａと上部電流阻止半導体層１６ｂとを順次形成して電流阻止半導体層１６を形成し、メサ構造を埋め込む。その後、ＢＨＦ（バッファードフッ酸）により、マスクＭ１を除去する。つぎに、図７（ｇ）に示すように、上部クラッド層１７、コンタクト層１８を形成し、さらに必要に応じて保護層であるキャップ層Ｃapを形成する。キャップ層Ｃapはその後、図７（ｈ）に示すように除去される。
【００４２】
つぎに、図８（ａ）、（ｂ）に示すように、入力側光増幅導波路部１を形成すべき領域のコンタクト層１８上に、ＰＣＶＤ（Plasma  Chemical  Vapor  Deposition）法により厚さ１２０ｎｍのＳｉＮ膜からなるマスクＭ２を形成し、このマスクＭ２を、ハイメサ構造を形成するための形状にパターニングする。
【００４３】
つぎに、図８（ｃ）に示すように、マスクＭ２を形成した以外の領域を、基板１０の一部に到る深さまで塩素系またはメタン水素系のガスを用いたドライエッチングによって除去する。この工程においてハイメサ構造ＨＭが形成されるとともに、半導体活性層１３から第１の活性コア層１３ａのメサ形状が形成される。つぎに、図８（ｄ）に示すように、ドライエッチングされて露出した第１の活性コア層１３ａの側面での表面再結合を低減するために、ハイメサ構造ＨＭの側面および基板１０の表面に半導体保護層１９を形成する。
【００４４】
つぎに、図９（ａ）に示すように、図７（ｈ）で形成した構造上にフォトリソグラフィーにより、出力側ｐ側電極７に対応する部分をパターニングしたレジストＲ１を形成し、その上にＡｕＺｎ膜Ｅ１を蒸着する。つぎに、図９（ｂ）に示すように、レジストＲ１を除去し、リフトオフして出力側ｐ側電極７を形成する。その後、図９（ｃ）に示すように、ＳｉＮ膜からなる誘電体保護膜４を成膜する。つぎに、図９（ｄ）に示すように、誘電体保護膜４上に、フォトリソグラフィーにより、電極パッド８を出力側ｐ側電極７に接触させるための部分をパターニングしたレジストＲ２を形成する。
【００４５】
つぎに、図９（ｅ）に示すように、ＣＦ４ガスを用いたＲＩＥにより、レジストＲ２をパターニングした部分の誘電体保護膜４をエッチングし、その後レジストＲ２を除去する。さらに、図９（ｆ）に示すように、誘電体保護膜４上に、フォトリソグラフィーにより、電極パッド８に対応する部分をパターニングしたレジストＲ３を形成し、その上にＴｉ／Ｐｔ膜Ｅ２を蒸着する。その後、図９（ｇ）に示すように、レジストＲ３を除去し、リフトオフして電極パッド８を形成する。
【００４６】
つぎに、図１０（ａ）に示すように、図８（ｄ）の工程で形成したハイメサ構造ＨＭの半導体保護層１９上にＳｉＮ膜からなる誘電体保護膜２０を形成する。つぎに、図１０（ｂ）に示すように、ハイメサ構造ＨＭを埋めるようにポジ型のレジストＲ４を塗布し、ＲＩＥによってハイメサ構造ＨＭの上部を露出させる。つぎに、図１０（ｃ）に示すように、ハイメサ構造ＨＭを覆うようにネガ型のレジストＲ５を塗布し、フォトリソグラフィーによりハイメサ構造ＨＭの上部とその周囲のレジストＲ５を除去する。つぎに、図１０（ｄ）に示すように、コンタクト層１８上の半導体保護層１９、誘電体保護膜２０のみを除去し、その上にＡｕＺｎ膜Ｅ３を蒸着する。
【００４７】
つぎに、図１０（ｅ）に示すように、レジストＲ４、Ｒ５を除去し、リフトオフして入力側ｐ側電極５を形成する。つぎに、図１０（ｆ）に示すように、感光性のポリイミドをハイメサ構造ＨＭを埋めるように塗布し、フォトリソグラフィーとウェットエッチングによって入力側ｐ側電極５上のポリイミドを除去し、電極パッド支持材３を形成し、さらに加熱し電極パッド支持材３をキュアする。つぎに、図１０（ｇ）に示すように、全体を覆うようにネガ型のレジストＲ６を塗布し、フォトリソグラフィーにより入力側ｐ側電極５上とその周囲のレジストＲ６を除去し、その上にＴｉ／Ｐｔ膜Ｅ４を蒸着する。その後、図１０（ｈ）に示すように、レジストＲ６を除去し、リフトオフして電極パッド６を形成する。
【００４８】
最後に、基板１０の裏面全面を研磨し、研磨した裏面にＡｕＧｅＮｉ／Ａｕ膜を蒸着してｎ側電極１１を形成した後、オーミックコンタクトをとるために４３０℃で焼結（シンタ）する。その後、へき開により入力部１００ａと出力部１００ｂを形成するための端面を形成し、この端面に反射率が−３０ｄＢ以下となるようにＡＲ（Anti  Reflection）コートを施し、素子分離して、半導体光増幅素子１００が完成する。
【００４９】
（実施例、比較例）
本発明の実施例として、実施の形態１と同様の構造の半導体光増幅素子を作製し、比較例として、図１３に示す従来の構造の半導体光増幅素子を作製した。なお、比較例の従来の半導体光増幅素子のサイズ、材質は実施例と同様とした。そして、実施例および比較例に係る半導体光増幅素子について、入力部から波長１．５５μｍ、強度０ｄＢｍの信号光を入力し、駆動電流を変化させながら光出力を測定した。
【００５０】
図１１は、実施例および比較例に係る半導体光増幅素子における駆動電流と光出力との関係を示す図である。図１１に示すように、駆動電流が３００ｍＡの場合に、比較例の光出力は約７８ｍＷであったが、実施例の光出力は約１１０ｍＷであり、同じ駆動電流において約４０％光出力が向上した。すなわち、本発明の実施例に係る半導体光増幅素子では、高効率かつ高出力な光出力特性を得ることができた。
【００５１】
なお、上記実施の形態１または実施例に係る半導体光増幅器は、波長１．５５μｍ用にその化合物半導体や電極等の材料、サイズ等が設定されている。しかしながら、各材料やサイズ等は、光増幅させたいレーザ光の波長等に応じて適宜設定でき、特に限定はされない。
【符号の説明】
【００５２】
１  入力側光増幅導波路部
２  出力側光増幅導波路部
３  電極パッド支持材
４  誘電体保護膜
５  入力側ｐ側電極
６、８  電極パッド
７  出力側ｐ側電極
１０  基板
１１  ｎ側電極
１２  下部クラッド層
１３  半導体活性層
１３ａ  第１の活性コア層
１３ｂ  第２の活性コア層
１３ｂａ  テーパ部
１３ｂｂ  等幅部
１４、１５、１７  上部クラッド層
１６  電流阻止半導体層
１６ａ  下部電流阻止半導体層
１６ｂ  上部電流阻止半導体層
１８  コンタクト層
１９  半導体保護層
２０  誘電体保護膜
１００  半導体光増幅素子
１００ａ  入力部
１００ｂ  出力部
Ｃ１、Ｃ２  曲線
Ｃap  キャップ層
Ｄ１、Ｄ２  電界強度分布
Ｅ１〜Ｅ４  膜
ＨＭ  ハイメサ構造
ＩＬ  入力信号光
Ｌ１〜Ｌ４  長さ
Ｍ１、Ｍ２  マスク
ＯＬ  出力信号光
Ｒ１〜Ｒ６  レジスト
Ｗ１〜Ｗ７  幅
【図１】
2011108845.tif 000003
【図２】
2011108845.tif 000004
【図３】
2011108845.tif 000005
【図４】
2011108845.tif 000006
【図５】
2011108845.tif 000007
【図６】
2011108845.tif 000008
【図７】
2011108845.tif 000009
【図８】
2011108845.tif 000010
【図９】
2011108845.tif 000011
【図１０】
2011108845.tif 000012
【図１１】
2011108845.tif 000013
【図１２】
2011108845.tif 000014
【図１３】
2011108845.tif 000015
【図１４】
2011108845.tif 000016