【事件の表示】
　特願２０１３−５０８９４６「炭化珪素縦型電界効果トランジスタ」拒絶査定不服審判事件〔平成２４年１０月１１日国際公開、ＷＯ２０１２／１３７９１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は，平成２４年４月６日（国内優先権主張　優先日：平成２３年４月８日）を国際出願日とする出願であって，その手続の経緯は以下のとおりである。
平成２５年１１月２１日　審査請求
平成２６年　７月１５日　拒絶理由通知
平成２６年　９月１８日　意見書・手続補正
平成２６年１０月　７日　拒絶理由通知（最後）
平成２６年１２月１２日　意見書
平成２７年　４月　８日　拒絶理由通知
平成２７年　６月１５日　意見書・手続補正
平成２７年　７月　７日　拒絶査定
平成２７年１０月１４日　審判請求
平成２８年　５月１７日　拒絶理由通知
平成２８年　７月２５日　意見書・手続補正
平成２８年　８月１７日　拒絶理由通知（最後）（以下，「当審最後拒絶理由」という。）
平成２８年１０月２４日　意見書・手続補正
　
２　補正の却下の決定
［補正却下の決定の結論］
　平成２８年１０月２４日にされた手続補正（以下，「本件補正」という。）を却下する。
［理由］
（１）本件補正の内容
　本件補正は，当審最後拒絶理由の通知に係る指定期間内にされたものであって，下記補正事項１及び２を含むものである。
　ア　補正事項１
　特許請求の範囲の請求項１を次のとおり補正する。（下線は本件補正により追加された部分を示し，当審で付加した。下記イにおいて同じ。）
「【請求項１】
　第１導電型炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と，該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と，該第２導電型領域内に形成された第１導電型ソース領域と，前記第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と，該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と，隣接する第２導電型領域に形成された第１導電型ソース領域から前記第２導電型領域及び前記第１導電型炭化珪素層の表面に形成されたゲート絶縁膜と，該ゲート絶縁膜上に形成されたゲート電極と，前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて，
　
前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ，
　イ　補正事項２
　明細書の段落０００９を次のとおり補正する。
「【０００９】
　上記の課題は，以下の炭化珪素縦型電界効果トランジスタによって解決される。
　第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と，該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と，該第２導領域内に形成された第１導電型ソース領域と，第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と，該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と，隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と，該ゲート絶縁膜上に形成されたゲート電極と，第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて，
前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ，
（２）新規事項の追加の有無について
　補正事項１及び２により、特許請求の範囲及び明細書に追加された「前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」が、願書に最初に添付された明細書，特許請求の範囲又は図面（特許法１８４条の６第２項の規定により願書に添付して提出したものとみなされたもの。以下，「当初明細書等」という。）に記載した事項の範囲内のものであるかについて、以下検討する。
　当初明細書等には、本願に係る発明の実施例３及び４について、以下の記載がある。
　「【実施例３】
【００１８】図３に本発明の実施例３におけるＭＯＳＦＥＴの断面図を示す。
　基本的な構造は実施例１と同様であるが、実施例１と異なる点は高濃度のＰ型領域２１を形成せずにＰ型領域３の一部を薄いＰ型領域２２を形成する点である。
　このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２と薄いＰ型領域２２のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。
【実施例４】
【００１９】図４に本発明の実施例４におけるＭＯＳＦＥＴの断面図を示す。
　基本的な構造は実施例２と同様であるが、実施例２と異なる点は高濃度のＰ型領域21を形成せずにＰ型領域３の一部を薄いＰ型領域２２を形成する点である。
　このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２と薄いＰ型領域２２のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。」
　そして、当初明細書等の上記の記載によれば、「高濃度のＰ型領域２１を形成せずにＰ型領域３の一部を薄いＰ型領域２２を形成する」ことによって、「ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２と薄いＰ型領域２２のＰＮ接合部分でアバランシェを起こすようにな」るのであり、このことと、図３及び４に記載の上記実施例の構成とから、「Ｐ型領域３の一部を薄いＰ型領域２２を形成する」との記載における「薄い」との用語は、「Ｐ型領域２２」の厚さが薄いことを特定していると解するのが相当と認められ、「Ｐ型領域２２」の不純物濃度が薄く、「Ｐ型領域３」の不純物濃度に等しいこと、すなわち「前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことを特定していると解することはできない。
　また、当初明細書等の上記の記載のように、当初明細書等の「Ｐ型領域２２」に関する説明において「Ｐ型領域３の一部」との記載が用いられ、図３及び４では、「Ｐ型領域３」を画定する線と「Ｐ型領域２２」を画定する線とが連結して示されているが、当初明細書等には、Ｐ型領域の一部であるソース電極の下部位置の厚さを薄くしながらＰ型領域のソース電極からゲート電極の下部位置に一様な不純物濃度を有するようにＰ型領域を製造する方法や，Ｐ型領域のゲート電極の下部位置はチャネルとして機能させつつＰ型領域のソース電極の下部位置はアバランシェ発生手段として機能させることができるようなＰ型領域の一様な不純物濃度の値について記載されておらず、当初明細書等の「Ｐ型領域３の一部」との記載や、図３及び４に示された「Ｐ型領域３」及び「Ｐ型領域２２」の構成だけでは、「Ｐ型領域３」と「Ｐ型領域２２」とが一様な不純物濃度を有することが特定されているとはいえないので、当初明細書等には、「前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことが記載されているとは認められない。
　さらに、当該技術分野における技術常識を参酌しても、上記の記載を含む当初明細書等の記載から、「前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことが自明であるとは認められない。
　そうすると、補正事項１及び２により、特許請求の範囲の範囲及び明細書に追加された「前記第２導電型領域は，前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」が、当初明細書等に記載した事項の範囲内のものであるとは認められない。
（３）むすび
　したがって，本件補正は特許法１７条の２第３項の規定に違反するので，同法１５９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
３　本願発明の特許性の有無について
（１）本願発明について
　本願の請求項１に係る発明（以下，「本願発明」という。）は，平成２８年７月２５日付け手続補正で補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「第１導電型炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と，該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と，該第２導電型領域内に形成された第１導電型ソース領域と，前記第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と，該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と，隣接する第２導電型領域に形成された第１導電型ソース領域から前記第２導電型領域及び前記第１導電型炭化珪素層の表面に形成されたゲート絶縁膜と，該ゲート絶縁膜上に形成されたゲート電極と，前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて，前記ソース電極の下部位置の前記第２導電型領域を薄く形成したアバランシェ発生手段を設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。」
（２）引用文献１の記載と引用発明１
　ア　引用文献１
　当審最後拒絶理由で引用した，本願の優先日前に日本国内において頒布された刊行物である，特開２００４−２８８８９０号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（下線は当審において付加した。以下同じ。）
（ア）「【０００１】
【発明の属する技術分野】
本発明は，炭化珪素半導体素子に関する。
【０００２】
【従来の技術】
・・・
【０００３】
近年，炭化珪素（以下ＳｉＣと記す）の熱的，化学的に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素半導体の結晶は六方晶のα型と，立方晶のβ型に大別され，２Ｈ，３Ｃ，４Ｈ，６Ｈ，１５Ｒ等多くの多形が存在する。また，ＳｉＣはワイドバンドギャップ半導体のひとつであり，４Ｈタイプでは禁制帯幅が３．２６ｅＶであり，シリコンの約３倍大きく，このため電気的な耐圧特性に優れ，
電力制御用素子等への応用が期待されている。
・・・」
（イ）「【００１２】
【発明の実施の形態】
以下，図面を用いて本発明の実施の形態について詳細に説明する。なお，以下で説明する図面で，同一機能を有するものは同一符号を付け，その繰り返しの説明は省略する。
本発明の実施の形態を図１，図２を使って説明する。図１では，本発明を
ＳｉＣ縦型ＭＯＳＦＥＴ
高濃度ｎ型ＳｉＣ基板１上に低濃度ｎ型エピタキシャル層２（ドレイン領域として機能する）が形成されている。
・・・
【００１４】
次に，ＭＯＳＦＥＴの構造及び製造について説明する。
【００１５】
ｎ型エピタキシャル層２上にはリン，窒素などのイオン注入によって形成した高濃度ｎ型領域であるソース領域５と，Ａｌ，ボロンなどのイオン注入によって形成されるｐ型領域であるｐウエル領域３と，ｐウエル領域３の表面濃度を高くし，オーミック・コンタクトを得られやすくするための高濃度ｐ型領域（ｐウエルコンタクト領域）４がそれぞれ形成されている。
【００１６】
ソース領域５とｐウエル領域３との間隔で決まるチャネル領域上にはゲート絶縁膜７ａ，７ｂと，更にゲート絶縁膜７ａ，７ｂを介してゲート電極８ａ，８ｂが形成され
（ウ）「【符号の説明】
１…高濃度ｎ型ＳｉＣ基板
２…低濃度ｎ型エピタキシャル層
３…Ｐウエル領域
４…高濃度ｐ型領域（ｐウエルコンタクト領域）
５…ソース領域
６…厚い絶縁膜（フィールド酸化膜）
７ａ
…ゲート絶縁膜
８ａ
…ゲート電極
９…層間絶縁膜
１０ａ，１０ｂ，１０ｃ…コンタクトホール
１１…電極膜
１２ａ…ソース電極パッド
１２ｂ…ゲート電極パッド
１３…ドレイン電極
（エ）図１には，
低濃度エピタキシャル層２上にｐウエル領域３が選択的に形成されている
ソース領域５がｐウエル領域３内に形成されている
高濃度ｐ型領域４がソース領域５の間に形成されている
電極膜１１がソース領域５と高濃度ｐ型領域４に接触している
隣接するｐウエル領域３に形成されたソース領域５からｐウエル領域３及び低濃度エピタキシャル層２の表面にゲート絶縁膜７ａが形成されている
ゲート電極８ａがゲート絶縁膜７ａの上に形成されている
高濃度ｎ型ＳｉＣ基板の裏面側にドレイン電極１３が形成されている
　イ　引用発明１
　前記アより，引用文献１には，次の発明（以下，「引用発明１」という。）が記載されていると認められる。
　「高濃度ｎ型ＳｉＣ基板上に形成された低濃度ｎ型エピタキシャル層と，低濃度ｎ型エピタキシャル層上に選択的に形成されたｐウエル領域と，ｐウエル領域内に形成された高濃度ｎ型領域であるソース領域と，ソース領域の間に形成されたオーミック・コンタクトを得られやすくするための高濃度ｐ型領域と，高濃度ｐ型領域及びソース領域に接触する電極膜と，隣接するｐウエル領域に形成されたソース領域からｐウエル領域及び低濃度ｎ型エピタキシャル層の表面に形成されたゲート絶縁膜と，ゲート絶縁膜上に形成されたゲート電極と，高濃度ｎ型ＳｉＣ基板の裏面側にドレイン電極を備えたＳｉＣ縦型ＭＯＳＦＥＴ。」
（３）引用文献２の記載と引用発明２
　ア　引用文献２
　当審最後拒絶理由で引用した，本願の優先日前に日本国内において頒布された刊行物である，特開２００１−０９４０９８号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
（ア）「【０００１】
【発明の属する技術分野】本発明は，
ベース領域を有する炭化珪素半導体装置
縦型ＭＯＳＦＥＴ
【０００２】
【従来の技術】従来の縦型ＭＯＳＦＥＴの断面構成を図１４示す。図１４に示すように，Ｓｉを用いた横型ＭＯＳＦＥＴや縦型ＭＯＳＦＥＴ等の半導体装置では，
ｎ型ドレイン層１０１に印加されたサージ電圧エネルギーを引き抜くために，第１のｐウェル層１０３の所定領域に第２のｐウェル層１３０を重ねて形成し，第２のウェル層１３０の底部でアバランシェブレークダウンを起こさせる手法が用いられている。
【０００３】この部分でアバランシェブレークダウンを起こさせる条件として，２つ挙げられる。その１つは，第２のｐウェル層１０３を深く形成し，ｎ+型基板との距離を第１のウェル層１０３とｎ+型基板１０１との距離よりも短くし，サージ電圧印加時に第２のｐウェル層１３０から伸びる空乏層を第１のｐウェル層１０３から伸びる空乏層より先に基板に到達させる（リーチスルー）ことにより第２のウェル層１３０の底部の電界強度を高め，第１のウェル層１０３の底部より先にアバランシェブレークダウンを起こさせる方法である。
【０００４】もう一つは，第２のｐウェル層１３０の濃度を第１のｐウェル層１０３の濃度よりも高め，ｐｎダイオードの接合部を高濃度の接合とすることにより耐圧を低下させるという方法である。Ｓｉでは，濃度プロファイルを熱拡散により容易に制御できることが知られており，分布はほぼガウス分布形状となることもわかっている。上記２つの方法はいずれもイオン注入と拡散により得られるプロファイル形状の制御により容易に用いることが可能であった。
【０００５】
【発明が解決しようとする課題】本発明者らは，上記方法を炭化珪素（ＳｉＣ）にも適用しようと，イオン注入ダメージが少ないという利点より，ウェル形成のドーパントとしてＢ（ボロン）をイオン注入し，約１６００℃の活性化熱処理を行い拡散を調べた。その結果，約１０17ｃｍ-3の濃度から１〜３μｍオーダのテールを引く拡散が生じるという現象があることが明らかとなった。
【０００６】この結果から，Ｓｉで用いられた第１の方法を利用しようとすると，一般的なＳｉに用いられる４００ｋｅＶ以下のイオン注入装置では，最大加速電圧でイオン注入してもイオン注入直後の深さが１μｍ以下であるのに対し，拡散量の方が大きくなるため，第１のウェル層１０３と第２のウェル層１３０の深さに差を付けることが難しく，制御が困難であるということが明らかになった。
【０００７】また，第２の方法を利用すると，低濃度のテールがすでに活性化熱処理時にできてしまうため，その後の熱処理を加えることにより第１のウェル層１０３と第２のウェル層１３０の接合部の接合濃度に差を付けることができず，困難であることが明らかになった。従って，ＳｉＣに適用できる新しい濃度プロファイル制御方法が切望される。
【０００８】本発明は上記点に鑑みて，アバランシェブレークダウン位置を正確に形成できるように，ベース領域の濃度プロファイルの制御が行えるようにすることを第１の目的とする。
【０００９】また，
所望の位置でアバランシェブレークダウンが生じるようにすることにより，耐圧を向上させることを第２の目的とする。
（イ）「【００３０】
【発明の実施の形態】（第１実施形態）図１に，本発明の一実施形態を適用した
縦型パワーＭＯＳＦＥＴ
【００３１】炭化珪素からなるｎ+ 型半導体基板１は上面を主表面１ａとし，主表面の反対面である下面を裏面１ｂとしている。このｎ+ 型半導体からなる基板１の主表面１ａ上には，基板１よりも低いドーパント濃度を有する炭化珪素からなるｎ- 型エピタキシャル層（以下，ｎ- 型エピ層という）２が積層されている。
【００３２】ｎ- 型エピ層２の表層部における所定領域には，所定深さを有するｐ型ベース領域３が形成されている。ｐ型ベース領域３はＢをドーパントとして形成されている。また，
ｐ型ベース領域３には，部分的に接合深さが深くされたディープベース層（第２のベース領域）３０が備えられている。
【００３３】また，ディープベース層３０には，不活性なイオン種としてＣ（炭素）が注入されている。このＣは，ディープベース層３０におけるＢの濃度に対して，Ｂ：Ｃが約１：１０となる割合，好ましくはＣがＢの１０倍以上となる程度，ディープベース層３０に混入されている。
【００３４】そして，ｐ型ベース領域３のうちディープベース層３０の他の部分は，熱拡散によって形成されており，この部分とｎ- 型エピ層２との接合部の角部の曲率半径が，ディープベース層３０とｎ- 型エピ層２との接合部の角部の曲率半径よりも大きくなっている。
・・・
【００４０】そして，ｐ型ベース領域３のうちディープベース層３０をその他の部分よりも高濃度で構成し，ディープベース層３０とｎ- 型エピ層２によって構成されるＰＮダイオードの接合部を濃度分布が急峻に変化する階段型接合とすることによって耐圧を低下させるようにしているため，
ディープベース層３０においてアバランシェブレークダウンを起こさせることができる。
【００４１】ｐ型ベース領域３のうちディープベース層３０の他の部分においては，ｎ+型ソース領域４，ｐ型ベース領域３，ｎ-型エピ層２で構成される寄生バイポーラトランジスタが内在するが，上記したようにディープベース層３０においてアバランシェブレークダウンさせることによって，寄生バイポーラトランジスタを内在する部分には正孔電流が流れず，サージエネルギー耐量を高くすることができる。
【００４２】また，
ｐ型ベース領域３のなかでも，ソース電極１０とのコンタクト部の底部においてディープベース層３０を形成しているため，アバランシェブレークダウンによって発生する正孔電流をディープベース層３０から真上のソース電極１０に引き抜くことができる。
（ウ）「【０１１７】また，
上記第１，第２実施形態では，ディープボディー層３０がｐ型ベース領域３の他の部分よりも接合深さが深くなるようにしているが，
図１３に示すようにｐ型ベース領域３の他の部分より浅くなるように形成してもよい。
（エ）図１３には，
ソース電極１０とのコンタクト部の底部において，ｐ型ベース領域が他の部分より薄くなるように形成する
　イ　引用発明２
　前記アより，引用文献２には，次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「炭化珪素の縦型パワーＭＯＳＦＥＴにおいて，ソース電極とのコンタクト部の底部において，ｐ型ベース領域が他の部分より薄くなるように形成し，アバランシェブレークダウンによって発生する正孔電流を真上のソース電極に引き抜くこと。」
（４）対比
　引用発明１における「ｎ型」及び「ｐ型」は，それぞれ本願発明における「第１導電型」及び「第２導電型」に相当すると認められる。
　引用発明１における「低濃度ｎ型エピタキシャル層」は，引用発明１が「ＳｉＣ縦型ＭＯＳＦＥＴ」であることから炭化珪素でなることは自明であり，本願発明における「低濃度の第１導電型炭化珪素層」に相当すると認められる。
　引用発明１における「高濃度ｎ型ＳｉＣ基板」，「低濃度ｎ型エピタキシャル層上に選択的に形成されたｐウエル領域」，「ｐウエル領域内に形成された高濃度ｎ型領域であるソース領域」及び「ソース領域の間に形成された高濃度ｐ型領域」は，それぞれ本願発明における「第１導電型炭化珪素基板」，「該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域」，「該第２導電型領域内に形成された第１導電型ソース領域」及び「前記第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域」に相当すると認められる。
　引用発明１における「高濃度ｐ型領域及びソース領域に接触する電極膜」は，「電極」であるから，「高濃度ｐ型領域」及び「ソース領域」と接触する以上これらと電気的に接続することは自明であり，本願発明における「該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極」に相当すると認められる。
　引用発明１における「隣接するｐウエル領域に形成されたソース領域からｐウエル領域及び低濃度ｎ型エピタキシャル層の表面に形成されたゲート絶縁膜」，「ゲート絶縁膜上に形成されたゲート電極」及び「高濃度ｎ型ＳｉＣ基板の裏面側にドレイン電極」は，本願発明における「隣接する第２導電型領域に形成された第１導電型ソース領域から前記第２導電型領域及び前記第１導電型炭化珪素層の表面に形成されたゲート絶縁膜」，「該ゲート絶縁膜上に形成されたゲート電極」及び「前記第１導電型炭化珪素基板の裏面側にドレイン電極」に相当すると認められる。
　引用発明１の「ＳｉＣ縦型ＭＯＳＦＥＴ」は，下記の相違点を除いて，本願発明の「炭化珪素縦型電界効果トランジスタ」に相当すると認められる。
　してみると，本願発明と引用発明１とは，下記アの点で一致し，下記イの点で相違すると認められる。
　ア　一致点
「第１導電型炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と，該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と，該第２導電型領域内に形成された第１導電型ソース領域と，前記第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と，該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と，隣接する第２導電型領域に形成された第１導電型ソース領域から前記第２導電型領域及び前記第１導電型炭化珪素層の表面に形成されたゲート絶縁膜と，該ゲート絶縁膜上に形成されたゲート電極と，前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタ。」
　イ　相違点
　本願発明においては「前記ソース電極の下部位置の前記第２導電型領域を薄く形成したアバランシェ発生手段を設けた」のに対し，引用発明１においては前記アバランシェ発生手段が設けられていない点。
（５）相違点についての検討
　引用文献１には電力制御用素子への応用が示唆されている（前記（２）ア（ア）参照。）から，引用発明１を電力制御用に応用するにあたり，高電圧をかけられることにより生じるサージ電圧エネルギーに対応しなければならないことは当業者にとって明らかである。してみると，サージ電圧エネルギーを引き抜くための引用発明２を採用することは，当業者が容易になし得ることである。
　よって，引用発明１に引用発明２を採用することで相違点を解消することは，当業者が容易になし得ることである。
　しかも，引用発明１及び２は，ＳｉＣ縦型ＭＯＳＦＥＴという共通の技術分野に属するものであり，両者を組み合わせることにつき阻害要因はみあたらない。
（６）本願発明の効果について
　本願発明の効果は，引用発明１及び２の構成から当業者が容易に予測しうるものであり，格別のものとはいえない。
（７）まとめ
　本願発明は，引用文献１及び２に記載された発明に基づいて，当業者が容易に発明をすることができたものである。
　
４　結言
　したがって，本願発明は，特許法２９条２項の規定により，特許を受けることができないから，本願は拒絶されるべきものである。
　
　よって，結論のとおり審決する。