(57)【要約】【課題】低温で処理できる印刷法を用いて、配線の断線による欠陥を修正する場合に、欠陥修正用の導電性材料が不要な部分まで広がることを防止することができる技術を提供する。【解決手段】本発明に係る回路基板の欠陥修正方法は、基板２０上に形成された３本の配線２１，２２，２３のうち、配線２２のパターンに生じた断線箇所２４の周辺に絶縁性材料を用いてバンク２５を形成する工程と、そのバンク２５を形成した後で断線箇所２４に導電性材料を塗布することにより、当該導電性材料からなる欠陥修正部２６を形成する工程とを有する。この方法では、配線２２の断線箇所２４に導電性材料を塗布したときに、導電性材料の広がりがバンク２５によって抑制される。【選択図】図４
2011049348.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された配線の断線箇所の周辺に絶縁性材料を用いてバンクを形成する工程と、
前記バンクを形成した後で前記断線箇所に導電性材料を塗布することにより、当該導電性材料からなる欠陥修正部を形成する工程と
を有する回路基板の欠陥修正方法。
【請求項２】
前記断線箇所を取り囲む状態で前記バンクを形成する
請求項１記載の回路基板の欠陥修正方法。
【請求項３】
前記断線箇所を両側から挟む位置に前記バンクを形成する
請求項１記載の回路基板の欠陥修正方法。
【請求項４】
前記断線箇所の周辺に前記絶縁性材料を印刷法で塗布した後、当該絶縁性材料を固化させることにより、前記バンクを形成する
請求項１、２又は３記載の回路基板の欠陥修正方法。
【請求項５】
前記印刷法として、ニードルディスペンサー法又はインクジェット法を用いる
請求項４記載の回路基板の欠陥修正方法。
【請求項６】
前記導電性材料に対する接触角が、前記基板よりも大きい絶縁性材料を用いて前記バンクを形成する
請求項１〜５のいずれか１記載の回路基板の欠陥修正方法。
【請求項７】
基板上に形成された配線の断線箇所の周辺に絶縁性材料を用いて形成されたバンクと、
前記バンクの内側の断線箇所に導電性材料を用いて形成された欠陥修正部と
を有する回路基板。
【請求項８】
半導体基板と、
前記半導体基板上に形成された配線の断線箇所の周辺に絶縁性材料を用いて形成されたバンクと、
前記バンクの内側の断線箇所に導電性材料を用いて形成された欠陥修正部と
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の欠陥修正方法、回路基板及び半導体装置に関する。
【背景技術】
【０００２】
液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイなどのフラットディスプレイパネルは、近年、大型化及び高精細化が進んできている。これに伴い、これらを構成するＴＦＴ（薄膜トランジスタ）アレイの配線パターンも、より微細なものとなり、欠陥が発生する確率が高くなってきている。
【０００３】
そうした欠陥の一つに、基板上に形成された配線のパターンが断線した「オープン欠陥」と呼ばれるものがある。このオープン欠陥を修正（リペア）する技術として、現在主に用いられている方法にレーザーＣＶＤ(Chemical Vapor Deposition)法がある。ただし、レーザーＣＶＤ法は、真空プロセスを必要とすることや、配線の修正箇所が高温になるため半導体層などの物性への影響が懸念される。
【０００４】
そこで、他の方法として、導電性ペーストや導電性インクをニードルもしくはインクジェットによって断線箇所へ塗布する手法が提案されている。具体的には、例えば図６（Ａ）に示すように、基板５０上に形成された３本の配線５１，５２，５３のうち、真ん中の配線５２に断線によるオープン欠陥が生じていた場合は、図６（Ｂ）に示すように、配線５２の断線箇所５４にペースト、インクなどの導電性材料（液滴）を供給して欠陥修正部５５を形成することにより、オープン欠陥を修正している。
【０００５】
こうした欠陥修正技術に関して、例えば、特許文献１には、インクジェット法で液状の配線材料を断線箇所に吐出して欠陥を修正することが記載されている。また、特許文献２には、インクジェット方式で配線の欠陥箇所に導電性材料溶液を付与することが記載されている。また、特許文献３には、基板の断線箇所に導電性膜を成膜して欠陥を修正するにあたり、先端形状が平坦に形成された針にペーストを付着して基板修正場所に接触させることにより、基板修正場所にペーストを付着させることが記載されている。
【０００６】
配線の欠陥修正に用いられるニードルディスペンサー法、インクジェット法などの印刷法は、前述したレーザーＣＶＤ法とは異なり、真空プロセスを必要とせず大気中で修正処理を行なうことができるという利点がある。また、印刷法は、低温で配線の欠陥を修正できるため、半導体層など、レーザーＣＶＤにより物性に影響を受けてしまう可能性があるような材料上の配線の欠陥修正にも適している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１４６６０４号公報
【特許文献２】特開平１１−２３３００９号公報
【特許文献３】特許第２９８３８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、印刷法で配線の断線箇所に塗布されたペースト、インクなどの導電性材料は、市販されている現行の装置を用いた場合、小さくても数μｍ〜５０μｍの幅で広がってしまう。このため、ミクロンオーダーで高密度に集積された配線のパターン上においては、ある配線の断線箇所に供給した導電性材料が、それに隣接する配線まで広がり、配線間でショートする恐れがある。
こうしたことが原因で生じたショート欠陥に関しては、例えば、レーザー加工でショート部分を切除することにより修復することも可能である。ただし、層間が非常に薄い有機ＴＦＴアレイなどの場合は、レーザー照射対象の下層にあるメタルや半導体へのダメージ、切除時に発生する金属片による上層への影響等のリスクを伴う。
【０００９】
本発明の目的は、低温で処理できる印刷法を用いて、配線の断線による欠陥を修正する場合に、欠陥修正用の導電性材料が不要な部分まで広がることを防止することができる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る回路基板の欠陥修正方法は、基板上に形成された配線の断線箇所の周辺に絶縁性材料を用いてバンクを形成する工程と、前記バンクを形成した後で前記断線箇所に導電性材料を塗布することにより、当該導電性材料からなる欠陥修正部を形成する工程とを有するものである。
【００１１】
本発明に係る回路基板の欠陥修正方法においては、基板上に形成された配線の断線箇所に導電性材料を塗布したときに、当該導電性材料の広がりがバンクによって抑制される。
【発明の効果】
【００１２】
本発明によれば、基板上に形成された配線の断線箇所に導電性材料を塗布したときに、当該導電性材料の広がりがバンクによって抑制される。このため、低温で処理できる印刷法を用いて、配線の断線による欠陥を修正する場合に、欠陥修正用の導電性材料が不要な部分まで広がることを防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明が適用される回路デバイスの一例として、薄膜トランジスタ（ＴＦＴ）を有する回路基板の構成例を示す図である。
【図２】本発明の実施の形態に係る回路基板の欠陥修正方法を説明する図（その１）である。
【図３】本発明の実施の形態に係る回路基板の欠陥修正方法を説明する図（その２）である。
【図４】本発明の実施の形態に係る回路基板の欠陥修正方法を説明する図（その３）である。
【図５】本発明の変形例を説明する図である。
【図６】従来例を説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１５】
本発明の実施の形態については、以下の順序で説明する。
１．本発明が適用される回路デバイス
２．実施の形態
３．変形例
【００１６】
＜１．本発明が適用される回路デバイス＞
図１は、本発明が適用される回路デバイスの一例として、薄膜トランジスタ（ＴＦＴ）を有する回路基板の構成例を示すもので、図中上側が平面図、下側がＡ−Ａ′位置での断面図となっている。
【００１７】
基板１は、少なくとも表面（図の上面）側の絶縁性が保たれた構成の基板である。基板１としては、例えば、ガラス基板、プラスチック基板、金属箔基板、さらには半導体基板を絶縁膜で覆った基板などが用いられる。基板１をプラスチック基板で構成した場合は、基板の厚みを薄くして基板全体に可撓性をもたせることにより、基板１を可撓性のある基板とすることもできる。基板１を可撓性のある基板とすれば、基板１をフレキシブルに屈曲させることができる。
【００１８】
基板１の上面には薄膜トランジスタ２が形成されている。薄膜トランジスタ２は、トップゲート型のトランジスタ構造になっている。ただし、これに限らず、ボトムゲート型のトランジスタ構造であってもよい。
【００１９】
薄膜トランジスタ２は、ゲート電極３と、ゲート絶縁膜４と、半導体層５と、ソース電極６と、ドレイン電極７とを用いて構成されている。
【００２０】
ゲート電極３は、ゲート絶縁膜４の上面に帯状に形成されている。ゲート電極３は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料（例えば、多結晶シリコン）を用いて構成される。
【００２１】
ゲート絶縁膜４は、半導体層５を覆う状態で、ゲート電極３と半導体層５との間に形成されている。ゲート絶縁膜４は、例えば、酸化シリコン等の酸化膜又は窒化シリコン等の窒化膜を用いて構成される。
【００２２】
半導体層５は、基板１の上面に形成されている。半導体層５は、ゲート絶縁膜４とともに、矩形のパターンで形成されている。半導体層５の一部はソース電極６の上面に重なっており、半導体層５の他の一部はドレイン電極７の上面に重なっている。半導体層５は、例えば、有機物半導体、透明酸化物半導体、シリコン半導体などを用いて構成される。
【００２３】
ソース電極６及びドレイン電極７は、それぞれ基板１の上面に形成されている。ソース電極６とドレイン電極７の間では、半導体層５の下面が基板１の上面に接しており、その部分が薄膜トランジスタ２のチャネル領域８になっている。ソース電極６及びドレイン電極７は、例えばアルミニウムなどの導電性材料を用いて構成される。
【００２４】
また、基板１の上面には、ソース電極６につながる配線９やドレイン電極７につながる配線１０が形成されている。配線９は、ソース電極６よりも幅狭に形成され、配線１０は、ドレイン電極７よりも幅狭に形成されている。配線９は、ソース電極６から薄膜トランジスタ２の外側に引き出されるように形成されており、配線１０は、ドレイン電極７から薄膜トランジスタ２の外側でかつ配線９と反対方向に引き出されるように形成されている。これらの配線９，１０は、ソース電極６及びドレイン電極７と同じ導電性材料（本例ではアルミニウム）を用いて形成される。
【００２５】
ここでは、１つの薄膜トランジスタ２のみを示しているが、例えば、本発明に係る回路基板を、液晶ディスプレイや有機ＥＬディスプレイなどの駆動用の基板に適用した場合は、１つの回路基板１上に表示画素単位に薄膜トランジスタをアレイ状に形成した、いわゆるＴＦＴアレイ基板が回路基板に相当するものとなる。また本発明は、薄膜トランジスタ等を含む集積回路（ＩＣ）が形成された回路基板にも適用可能である。
【００２６】
＜２．実施の形態＞
（回路基板の欠陥修正方法）
上記構成の回路基板には、ソース電極６につながる配線９やドレイン電極７につながる配線１０の他にも、多数の配線が所定のパターンで形成される。こうした配線パターンの一部に何らかの原因で欠陥が生じると、回路が正常に動作しなくなる。このため、配線の欠陥を修正する必要がある。
【００２７】
ここでは、一例として、図２（Ａ），（Ｂ）に示すように、基板２０上に３本の配線２１，２２，２３が隣接して形成されるとともに、そのうちの１本、例えば真ん中の配線２２に、断線によるオープン欠陥が生じている場合を想定する。前述した回路デバイスに当てはめて考えると、基板２０は、上記の基板１に相当する。また、配線２１，２２，２３は、上記の基板１上に形成された配線９，１０又はその他の配線（不図示）に相当する。
【００２８】
本発明は、ここで記述する回路基板に限らず、例えば、基板２０を半導体基板で構成した場合は、この半導体基板上に形成された配線の欠陥を修正する方法や、この方法によって得られる半導体装置として実現することも可能である。
【００２９】
配線２２の欠陥を修正するにあたっては、実際に欠陥が生じている断線箇所２４を特定する必要がある。断線箇所２４は、例えば、回路デバイスの電気的な特性検査の結果や、顕微鏡等を用いた検査などにより特定すればよい。
【００３０】
（バンク形成工程）
配線２２の断線箇所２４を特定したら、図３（Ａ），（Ｂ）に示すように、断線箇所２４の周辺にバンク２５を形成する。図例では、配線２２の断線箇所２４の四方を取り囲む状態でバンク２５を形成している。このため、配線２２の断線箇所２４は、バンク２５の内側に配置される。さらに詳述すると、配線２２の断線箇所２４では、配線２２の途切れた端部２２ａ，２２ｂ同士が向かい合っている。これに対して、バンク２５は、配線２２の各々の端部２２ａ，２２ｂを内包するように四角い枠形状で形成されている。このため、配線２２の端部２２ａ，２２ｂはバンク２５で囲まれた領域の内側に配置されている。
【００３１】
ちなみに、本明細書で記述する「バンク」とは、盛り上がった構造体をいう。また、断線箇所２４の「周辺」とは、少なくとも断線箇所２４を遮蔽しない位置をいう。さらに詳述すると、断線箇所２４の「周辺」とは、配線２２の長さ方向では、各端部２２ａ，２２ｂよりも外側の位置をいい、配線２２の幅方向では、当該配線２２の幅を規定する２つの辺よりも外側の位置をいう。また、断線箇所２４の「周辺」とは、配線２２の長さ方向では、端部２２ａ，２２ｂの近傍で、かつ、端部２２ａ，２２ｂ同士を後述する導電性材料で導通させるのに必要な配線部分がバンク２５の内側に存在する位置をいい、配線２２の幅方向では、バンク２５の内側に隣接配線２１，２３が露出しない位置をいう。
【００３２】
ここで、バンク２５を４つのバンク部２５ａ，２５ｂ，２５ｃ，２５ｄに区分すると、そのうちの２つのバンク部２５ａ，２５ｂは、配線２２の長さ方向と交差（図例では直交）する方向で断線箇所２４を両側（図では上下方向）から挟む位置に形成されている。また、他の２つのバンク部２５ｃ，２５ｄは、配線２２の長さ方向で断線箇所２４を両側（図では左右方向）から挟む位置に形成されている。
【００３３】
また、前述した２つのバンク部２５ａ，２５ｂのうち、一方のバンク部２５ａは、配線２２に隣接する配線２１に重なるように形成され、他方のバンク部２５ｂは、配線２２に隣接する配線２３に重なるように形成されている。また、２つのバンク部２５ａ，２５ｂの相対向する側の側面部は、配線２２とこれに隣接する配線２３，２４との間（配線間の隙間部分）に配置されている。
【００３４】
バンク２５の形成には絶縁性材料を用いる。具体的には、光硬化性樹脂、熱硬化性樹脂を含む、絶縁性で塗布プロセスを適用可能な物質を用いる。
【００３５】
バンク２５の形成材料として適用可能な絶縁性物質の例としては、ポリエステル、ポリカーボネート、ポリビニールアルコール、ポリビニールブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、エチレン−プロピレン共重合体、エチレン−ブテン−ジエン共重合体、ポリブタジエン、ポリイソプレン、エチレン−プロピレン−ジエン共重合体、ブチルゴム、ポリメチルペンテン、ポリスチレン、スチレン−ブタジエン共重合体、ＰＭＭＡ（ポリメチルメタアクリレート）、ポリエチレン、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリイミド、フェノールノボラック、ベンゾシクロブテン、ポリビニルフェノール、ポリクロロピレン、ポリオキシメチレン、ポリサルフォン、窒化ケイ素、酸化ケイ素、炭化ケイ素及び酸化アルミニウムなどが挙げられる。
【００３６】
バンク２５は、前述した絶縁性材料を印刷法で断線箇所２４の周辺に塗布した後、当該絶縁性材料を固化させることにより、基板２０上に突状に形成する。バンク２５の塗布に適用する印刷法としては、ニードルディスペンサー法又はインクジェット法を用いることが好ましい。
【００３７】
ニードルディスペンサー法を用いる場合は、ニードルの先端（下端）を配線２２の断線箇所２４に近づけた状態で、ニードルの先端から絶縁性材料（ペースト、インクなど）を吐出させる。その際、ニードルを配線２２の長さ方向と幅方向に移動させて、配線２２の断線箇所２４の周辺に当該断線箇所２４を囲むように絶縁性材料を塗布する。
【００３８】
インクジェット法を用いる場合は、インクジェットヘッドから絶縁性のインクを複数回にわたって吐出させるとともに、その液滴を配線２２の断線箇所２４の周囲に当該断線箇所２４を囲むように付着させる。
【００３９】
こうして断線箇所２４の周囲に絶縁性材料を塗布した後は、それに使用した絶縁性材料の物性に応じて、例えば、光硬化、熱硬化、蒸発乾固により、絶縁性材料を固化させる。これにより、基板２０上でバンク材料が固定化される。
【００４０】
（修正処理工程）
上述のようにバンク２５を形成したら、欠陥修正用の導電性材料として、例えば、導電性のペースト又はインクを断線箇所２４に塗布することにより、図４（Ａ），（Ｂ）に示すように、導電性材料からなる欠陥修正部２６を形成する。導電性のペースト又はインクの塗布は、前述したバンク形成工程と同様に、ニードルディスペンサー法又はインクジェット法などの印刷法を用いて行なう。その際、断線箇所２４には配線２２の端部２２ａ，２２ｂを覆うように導電性材料（ペースト、インク）が液滴となって付着する。このため、配線２２の端部２２ａ，２２ｂが欠陥修正部２６によって導通した状態となる。したがって、当初生じていたオープン欠陥が修正される。また、断線箇所２４に供給された導電性材料の液滴の広がりはバンク２５によって抑制される。このため、欠陥修正用の導電性材料の塗布領域は、断線箇所２４の周辺に形成されているバンク２５内に収まる。したがって、配線２２に隣接する配線２１，２３まで導電性材料が広がることがない。
【００４１】
導電性のペースト又はインクに含まれる導電性付与材料としては、例えば、銀、金、白金、銅、アルミニウム、ニオブ、鉄、ニッケル、モリブデン、タングステン、ロジウム、マグネシウム、チタン、クロム、亜鉛、タンタル等の金属が挙げられる。また、単一元素の金属の他にも、それらの金属元素を含む合金、それらの金属からなる導電性粒子、それらの金属を含む合金の導電性粒子、金属イオンなどが挙げられる。さらに、カーボンナノチューブ、グラフェンシート、ＰＥＤＯＴ／ＰＳＳ（poly(3, 4-ethylenedioxythiophene):poly(styrenesulfonate)）、ポリチオフェン、ポリアセチレン、ポリアニリン、ポリパラフェニレン、ポリパラフェニレンビニレンを含む導電性高分子などが挙げられる。
【００４２】
導電性ペースト又は導電性インクを塗布した後の固定化手法としては、例えば、加熱焼成、光硬化、熱硬化、金属イオン還元によるバルク金属化、蒸発乾固などが挙げられる。
【００４３】
以上のような欠陥修正方法を用いることにより、基板２０上の配線２２に生じた断線箇所２４の周辺に絶縁性材料を用いて形成されたバンク２５と、このバンク２５の内側の断線箇所２４に導電性材料を用いて形成された欠陥修正部２６とを有する回路基板が得られる。
【００４４】
本発明の実施の形態においては、基板２０上の配線２２に生じた断線箇所２４の周辺に絶縁性材料を用いてバンク２５を形成した後、断線箇所２４に導電性材料を塗布して欠陥修正部２６を形成し、配線２２のオープン欠陥を修正する方法を採用している。このため、断線箇所２４に導電性材料を塗布したときに、当該導電性材料の広がりがバンク２５によって抑制される。したがって、欠陥修正用の導電性材料が不要な部分まで広がらないよう、その塗布領域をバンク２５内に収めることができる。その結果、欠陥修正の対象となる配線２２とこれに隣接する配線２１，２３との間で、配線間ショートを引き起こすことなく、配線２２のオープン欠陥を修正することができる。
【００４５】
特に、上記の欠陥修正方法は、レーザー加工でショート部の切除を行なうにはリスクの大きい有機ＴＦＴアレイを備えた回路基板のオープン欠陥を修正する際に、非常に有効な手法となる。また、半導体などのセンシティブな材料上に形成された配線の欠陥修正にも適したものとなる。
【００４６】
また、本発明の実施の形態においては、バンク２５の形成や欠陥修正部２６の形成を、それぞれ印刷法を用いて行なうため、大気中でかつ低温（室温）の環境で、バンク２５や欠陥修正部２６を形成することができる。
【００４７】
また、印刷法として、ニードルディスペンサー法又はインクジェット法を用いることにより、狙いとする位置にバンク２５の形成材料（絶縁性材料）や欠陥修正部２６の形成材料（導電性材料）を適量ずつ供給することができる。
【００４８】
さらに、材料の濡れ性の指標となる接触角に関して、欠陥修正部２６の形成材料（導電性材料）に対する接触角が、基板２０よりも大きい絶縁性材料を用いてバンク２５を形成することにより、基板２０上でバンク２５を局所的に隆起させることができる。
【００４９】
＜３．変形例＞
なお、上記実施の形態においては、４つのバンク部２５ａ，２５ｂ，２５ｃ，２５ｄでバンク２５を構成し、このバンク２５で配線２２の断線箇所２４を取り囲むようにしたが、本発明はこれに限らない。例えば、図５（Ａ）に示すように、配線２２の長さ方向と交差（図例では直交）する方向で断線箇所２４を両側（図では上下）から挟む位置に、２つのバンク部２５ａ，２５ｂからなるバンク２５を形成してもよい。また、図５（Ｂ）に示すように、配線２２の長さ方向で断線箇所２４を両側（図では左右）から挟む位置に、２つのバンク部２５ｃ，２５ｄからなるバンク２５を形成してもよい。
【符号の説明】
【００５０】
１，２０…基板、９，１０，２１，２２，２３…配線、２４…断線箇所、２５…バンク、２６…欠陥修正部
【図１】
2011049348.tif 000003
【図２】
2011049348.tif 000004
【図３】
2011049348.tif 000005
【図４】
2011049348.tif 000006
【図５】
2011049348.tif 000007
【図６】
2011049348.tif 000008