(57)【要約】【課題】電界効果トランジスタのドレイン−ソース間容量のばらつきによる位相誤差を低減しつつ、位相が互いに９０°ずつ異なる発振信号を生成する。【解決手段】電界効果トランジスタＭ１のドレインと電界効果トランジスタＭ２のドレインとの間にインダクタＬ１を接続し、電界効果トランジスタＭ３のドレインと電界効果トランジスタＭ４のドレインとの間にインダクタＬ２を接続し、インダクタＬ１にインダクタＬ３を磁気的に結合し、インダクタＬ２にインダクタＬ４を磁気的に結合し、インダクタＬ３の一端とインダクタＬ４の一端とをコンデンサＣ１を介して容量結合し、インダクタＬ３の他端とインダクタＬ４の他端とをコンデンサＣ２を介して容量結合する。【選択図】      図１
2011049975.tif 000002
【特許請求の範囲】
【請求項１】
一方のドレインが他方のゲートにそれぞれ接続された第１および第２の電界効果トランジスタと、
一方のドレインが他方のゲートにそれぞれ接続された第３および第４の電界効果トランジスタと、
前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインとの間に接続された第１のインダクタと、
前記第３の電界効果トランジスタのドレインと前記第４の電界効果トランジスタのドレインとの間に接続された第２のインダクタと、
前記第１のインダクタと磁気的に結合された第３のインダクタと、
前記第２のインダクタと磁気的に結合された第４のインダクタと、
前記第３のインダクタの一端と前記第４のインダクタの一端とを容量結合させる第１のコンデンサと、
前記第３のインダクタの他端と前記第４のインダクタの他端とを容量結合させる第２のコンデンサとを備えることを特徴とする電圧制御発振器。
【請求項２】
前記第１のインダクタを構成し、ループ状に形成された第１の配線と、
前記第２のインダクタを構成し、前記第１の配線に並列にループ状に形成された第２の配線と、
前記第３のインダクタと前記第４のインダクタをそれぞれ構成し、前記第１および第２の配線にそれぞれ重なるようにループ状に形成された第３および第４の配線と、
前記第１のコンデンサと前記第２のコンデンサをそれぞれ構成し、前記第１および第２の配線を分離する第１および第２のギャップとを備えることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記第１のインダクタの中間と前記第２のインダクタの中間とに接続された電流源と、
前記第３のインダクタの中間と前記第４のインダクタの中間とを共通電位またはフローティング状態に接続するノードとを備えることを特徴とする請求項１または２に記載の電圧制御発振器。
【請求項４】
前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインとの間に接続され、互いに直列接続された第１および第２の可変容量素子と、
前記第３の電界効果トランジスタのドレインと前記第４の電界効果トランジスタのドレインとの間に接続され、互いに直列接続された第３および第４の可変容量素子を備えることを特徴とする請求項１から３のいずれか１項に記載の電圧制御発振器。
【請求項５】
前記第１のインダクタに第１の電流が流れることで前記第１のインダクタに第１の磁束が発生し、
前記第１のインダクタに発生した第１の磁束が前記第３のインダクタに鎖交することで、前記第１の電流と位相が９０°だけ異なる第２の電流が前記第３のインダクタに誘導され、
前記第２の電流が前記第１および第２のコンデンサを介して前記第４のインダクタに流れることで、前記第２の電流と位相が９０°だけ異なる第３の電流が生成され、
前記第４のインダクタに前記第３の電流が流れることで前記第４のインダクタに第２の磁束が発生し、
前記第４のインダクタに発生した第２の磁束が前記第２のインダクタに鎖交することで、前記第３の電流と位相が９０°だけ異なる第４の電流が前記第２のインダクタに誘導されることを特徴とする請求項１から４のいずれか１項に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧制御発振器に関し、特に、位相が互いに９０°ずつ異なる４相分の発振出力が得られる電圧制御発振器に適用して好適なものである。
【背景技術】
【０００２】
直交変調を用いた通信方式では、送信部の中の変調回路、受信部の中の復調回路ともに、位相が互いに９０°ずつ異なる局部発振信号が用いられる。このような局部発振信号を生成するために、ＱＶＣＯ（Ｑｕａｄｒａｔｕｒｅ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）を用いることがある。
また、例えば、特許文献１には、出力ノードに複数の容量素子が接続されこれらの容量素子の反対側の端子には発振周波数帯を選択するための電圧が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成されたＬＣ共振型発振回路において、上記容量素子を可変容量素子で構成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１２０７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＱＶＣＯでは、ある電界効果トランジスタのソース側に接続されたインダクタと、別の電界効果トランジスタのドレイン側に接続されたインダクタとの相互インダクタンスを利用して、局部発振信号の位相が９０°ずつずらされる。このため、従来のＱＶＣＯでは、電界効果トランジスタのドレイン−ソース間容量がばらつくと、位相誤差が増大するという問題があった。
【０００５】
本発明の第１の目的は、電界効果トランジスタのドレイン−ソース間容量のばらつきによる位相誤差を低減しつつ、位相が互いに９０°ずつ異なる発振信号を生成することが可能な電圧制御発振器を提供することである。
本発明の第２の目的は、位相誤差を低減しつつ、位相が互いに９０°ずつ異なるＩＱ変調信号を生成することが可能なＩＱ変調器を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、一方のドレインが他方のゲートにそれぞれ接続された第１および第２の電界効果トランジスタと、一方のドレインが他方のゲートにそれぞれ接続された第３および第４の電界効果トランジスタと、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインとの間に接続された第１のインダクタと、前記第３の電界効果トランジスタのドレインと前記第４の電界効果トランジスタのドレインとの間に接続された第２のインダクタと、前記第１のインダクタと磁気的に結合された第３のインダクタと、前記第２のインダクタと磁気的に結合された第４のインダクタと、前記第３のインダクタの一端と前記第４のインダクタの一端とを容量結合させる第１のコンデンサと、前記第３のインダクタの他端と前記第４のインダクタの他端とを容量結合させる第２のコンデンサとを備えることを特徴とする電圧制御発振器を提供する。
【発明の効果】
【０００７】
本発明によれば、電界効果トランジスタのドレイン−ソース間容量のばらつきによる位相誤差を低減しつつ、位相が互いに９０°ずつ異なる発振信号を生成することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の第１実施形態に係る電圧制御発振器の概略構成を示す回路図。
【図２】図２は、図１のインダクタＬ１〜Ｌ４の概略構成の一例を示す斜視図。
【図３】図３は、図１のインダクタＬ１〜Ｌ４に流れる電流の誘導過程を示す斜視図および波形図。
【図４】図４は、図１のインダクタＬ１〜Ｌ４に流れる電流の位相状態を説明する図。
【図５】図５は、本発明の第２実施形態に係るＩＱ変調器の概略構成を示す回路図。
【図６】図６は、図５のインダクタＬ１〜Ｌ４の概略構成の一例を示す斜視図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る電圧制御発振器について図面を参照しながら説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態に係る電圧制御発振器の概略構成を示す回路図である。
図１において、電界効果トランジスタＭ１のドレインは電界効果トランジスタＭ２のゲートに接続され、電界効果トランジスタＭ２のドレインは電界効果トランジスタＭ１のゲートに接続されている。また、電界効果トランジスタＭ３のドレインは電界効果トランジスタＭ４のゲートに接続され、電界効果トランジスタＭ４のドレインは電界効果トランジスタＭ３のゲートに接続されている。
【００１１】
また、電界効果トランジスタＭ１のドレインと電界効果トランジスタＭ２のドレインとの間にはインダクタＬ１が接続され、電界効果トランジスタＭ３のドレインと電界効果トランジスタＭ４のドレインとの間にはインダクタＬ２が接続されている。また、インダクタＬ１にはインダクタＬ３が磁気的に結合され、インダクタＬ２にはインダクタＬ４が磁気的に結合されている。
【００１２】
また、インダクタＬ３の一端とインダクタＬ４の一端とはコンデンサＣ１を介して容量結合され、インダクタＬ３の他端とインダクタＬ４の他端とはコンデンサＣ２を介して容量結合されている。
【００１３】
また、可変容量素子Ｐ１、Ｐ２は互いに直列に接続され、可変容量素子Ｐ１、Ｐ２の直列回路は、電界効果トランジスタＭ１のドレインと電界効果トランジスタＭ２のドレインとの間に接続されている。また、可変容量素子Ｐ３、Ｐ４は互いに直列に接続され、可変容量素子Ｐ３、Ｐ４の直列回路は、電界効果トランジスタＭ３のドレインと電界効果トランジスタＭ４のドレインとの間に接続されている。ここで、可変容量素子Ｐ１、Ｐ２の接続点および可変容量素子Ｐ３、Ｐ４の接続点には、可変容量素子Ｐ１〜Ｐ４の容量を制御する制御信号ｃｔｒｌを入力することができる。
【００１４】
また、インダクタＬ１の中間とインダクタＬ２の中間とには電流源Ｄが接続されている。また、インダクタＬ３の中間にはノードＮ１が接続され、インダクタＬ４の中間にはノードＮ２が接続されている。そして、ノードＮ１、Ｎ２は、共通電位（電源電位、グランド電位またはバイアス電位）またはフローティング状態に接続されている。
【００１５】
ここで、電界効果トランジスタＭ１のドレインがインダクタＬ１を介して電界効果トランジスタＭ１のゲートに接続され、電界効果トランジスタＭ２のドレインがインダクタＬ１を介して電界効果トランジスタＭ２のゲートに接続されることにより、電界効果トランジスタＭ１、Ｍ２のドレイン側だけで３６０°の帰還がかかり、電界効果トランジスタＭ１、Ｍ２は発振することができる。
【００１６】
ここで、電界効果トランジスタＭ３のドレインがインダクタＬ２を介して電界効果トランジスタＭ３のゲートに接続され、電界効果トランジスタＭ４のドレインがインダクタＬ２を介して電界効果トランジスタＭ４のゲートに接続されることにより、電界効果トランジスタＭ３、Ｍ４のドレイン側だけで３６０°の帰還がかかり、電界効果トランジスタＭ３、Ｍ４は発振することができる。
【００１７】
そして、インダクタＬ１に電流が流れることで、発振信号Ｓ１が生成される。次に、インダクタＬ１に流れる電流に基づいてインダクタＬ１に磁束が発生し、インダクタＬ１に発生した磁束がインダクタＬ３に鎖交してインダクタＬ３に電流が誘導されることで、発振信号Ｓ１と位相が９０°だけ異なる発振信号Ｓ２が生成される。次に、インダクタＬ３に流れる電流がコンデンサＣ１、Ｃ２を介してインダクタＬ４に流れることで、発振信号Ｓ２と位相が９０°だけ異なる発振信号Ｓ３が生成される。次に、インダクタＬ４に流れる電流に基づいてインダクタＬ４に磁束が発生し、インダクタＬ４に発生した磁束がインダクタＬ２に鎖交してインダクタＬ２に電流が誘導されることで、発振信号Ｓ３と位相が９０°だけ異なる発振信号Ｓ４が生成される。
【００１８】
これにより、電界効果トランジスタＭ１〜Ｍ４のドレイン側だけで３６０°の帰還をかけながら、位相が互いに９０°ずつ異なる発振信号Ｓ１〜Ｓ４を生成させることが可能となる。このため、電界効果トランジスタＭ１〜Ｍ４のソース側に帰還をかける必要がなくなり、電界効果トランジスタＭ１〜Ｍ４のドレイン−ソース間容量にばらつきがある場合においても、発振信号Ｓ１〜Ｓ４の位相誤差を低減することができる。
【００１９】
図２は、図１のインダクタＬ１〜Ｌ４の概略構成の一例を示す斜視図である。
図２において、配線Ｈ１、Ｈ２はそれぞれループ状に形成され、配線Ｈ１、Ｈ２は互いに並列に配置されている。ここで、配線Ｈ１、Ｈ２には、ギャップＧ１、Ｇ２がそれぞれ形成されている。
【００２０】
また、配線Ｈ３、Ｈ４はループ状に形成され、配線Ｈ３、Ｈ４間にはギャップＧ３、Ｇ４が形成されている。なお、ギャップＧ３、Ｇ４の代わりに容量素子または可変容量素子を用いるようにしてもよい。そして、配線Ｈ１、Ｈ３は互いに重なるように配置され、配線Ｈ２、Ｈ４は互いに重なるように配置されている。なお、配線Ｈ１、Ｈ２と配線Ｈ３、Ｈ４とは、配線Ｈ１、Ｈ２が上で配線Ｈ３、Ｈ４が下であってもよいし、配線Ｈ３、Ｈ４が上で配線Ｈ１、Ｈ２が下であってもよい。また、配線Ｈ１〜Ｈ４は、ＡｌまたはＣｕなどの金属にて構成することができる。また、配線Ｈ１〜Ｈ４は、電界効果トランジスタＭ１〜Ｍ４が形成される半導体チップ上に集積化することができる。
【００２１】
ここで、配線Ｈ１は、図１のインダクタＬ１を構成し、配線Ｈ２は、図１のインダクタＬ２を構成し、配線Ｈ３は、図１のインダクタＬ３を構成し、配線Ｈ４は、図１のインダクタＬ４を構成することができる。また、ギャップＧ３は、図１のコンデンサＣ１を構成し、ギャップＧ４は、図１のコンデンサＣ２を構成することができる。
【００２２】
図３（ａ１）〜図３（ａ５）は、図１のインダクタＬ１〜Ｌ４に流れる電流の誘導過程を示す斜視図、図３（ｂ１）〜図３（ｂ５）は、図３（ａ１）〜図３（ａ５）の誘導過程に対応した誘導電流の波形図、図４は、図１のインダクタＬ１〜Ｌ４に流れる電流の位相状態を説明する図である。
図３（ａ１）、（ｂ１）および図４において、図２の配線Ｈ１のギャップＧ１間に電圧Ｖ１がかかると、配線Ｈ１に電界Ｅ１が発生する。そして、配線Ｈ１に電流Ｉ１が流れると、配線Ｈ１に磁束φ１が発生する。なお、この時の磁束密度をＢ１、鎖交面積をＳとすると、φ１＝Ｂ１Ｓで与えられる。また、電圧Ｖ１と電界Ｅ１と電流Ｉ１と磁束密度をＢ１の関係は以下の式で与えることができる。なお、μは透磁率、Ｈ１は磁界の強さである。
【００２３】
【数１】
2011049975.tif 000003
【００２４】
そして、図３（ａ２）、（ｂ２）に示すように、配線Ｈ１に発生した磁束φ１が配線Ｈ３に鎖交することで、電流Ｉ１と位相が９０°だけ異なる電流Ｉ２が配線Ｈ３に誘導される。また、配線Ｈ３、Ｈ４間のギャップＧ３、Ｇ４には電荷Ｑ１が蓄積され、チャージアップ電圧Ｖ２が発生する。なお、配線Ｈ３に誘導される電流Ｉ２は以下の式で与えることができる。
【００２５】
【数２】
2011049975.tif 000004
【００２６】
次に、図３（ａ３）、（ｂ３）に示すように、配線Ｈ３、Ｈ４間のギャップＧ３、Ｇ４に電荷Ｑ１が蓄積されると、配線Ｈ４に電荷Ｑ１が放電されることで、電流Ｉ２と位相が９０°だけ異なる電流Ｉ３が配線Ｈ４に流れる。なお、配線Ｈ４に流れる電流Ｉ３は以下の式で与えることができる。
【００２７】
【数３】
2011049975.tif 000005
【００２８】
次に、図３（ａ４）、（ｂ４）に示すように、電流Ｉ３が配線Ｈ４に流れると、配線Ｈ４に磁束φ２が発生する。また、配線Ｈ４の両端間に電圧Ｖ３が発生し、配線Ｈ４に電界Ｅ２が発生する。なお、この時の磁束密度をＢ２、鎖交面積をＳとすると、φ２＝Ｂ２Ｓで与えられる。また、電圧Ｖ３と電界Ｅ２と電流Ｉ３と磁束密度をＢ２の関係は以下の式で与えることができる。
【００２９】
【数４】
2011049975.tif 000006
【００３０】
そして、図３（ａ５）、（ｂ５）に示すように、配線Ｈ４に発生した磁束φ２が配線Ｈ２に鎖交することで、電流Ｉ３と位相が９０°だけ異なる電流Ｉ４が配線Ｈ２に誘導される。なお、配線Ｈ２に誘導される電流Ｉ４は以下の式で与えることができる。
【００３１】
【数５】
2011049975.tif 000007
【００３２】
この結果、図１の電界効果トランジスタＭ１〜Ｍ４のドレイン側だけで３６０°の帰還をかけた場合においても、位相が互いに９０°ずつ異なる発振信号Ｓ１〜Ｓ４を生成させることが可能となり、電界効果トランジスタＭ１〜Ｍ４のドレイン−ソース間容量にばらつきによる位相誤差を低減することができる。
【００３３】
なお、上述した実施形態では、電界効果トランジスタＭ１〜Ｍ４が形成された半導体チップ上にインダクタＬ１〜Ｌ４を集積化する方法を例にとって説明したが、インダクタＬ１〜Ｌ４はディスクリート構成としてもよい。
【００３４】
（第２実施形態）
図５は、本発明の第２実施形態に係るＩＱ変調器の概略構成を示す回路図である。
図５において、このＩＱ変調器では、図１の構成に加え、可変容量素子Ｅ１〜Ｅ４が設けられている。そして、インダクタＬ３の一端とインダクタＬ４の一端とは可変容量素子Ｅ１、Ｅ２を介して容量結合され、インダクタＬ３の他端とインダクタＬ４の他端とは可変容量素子Ｅ３、Ｅ４を介して容量結合されている。ここで、可変容量素子Ｅ１、Ｅ２の接続点には、可変容量素子Ｅ１、Ｅ２の容量を制御する制御信号ｃｔｒｌＱが入力され、可変容量素子Ｅ３、Ｅ４の接続点には、可変容量素子Ｅ３、Ｅ４の容量を制御する制御信号ｃｔｒｌＩが入力される。これにより、位相誤差を低減しつつ、位相が互いに９０°ずつ異なるＩＱ変調信号Ｉ、Ｑを生成させることが可能となる。
【００３５】
図６は、図５のインダクタＬ１〜Ｌ４の概略構成の一例を示す斜視図である。
図６において、配線Ｈ３の一端と配線Ｈ４の一端とは可変容量素子Ｅ１、Ｅ２を介して容量結合され、配線Ｈ３の他端と配線Ｈ４の他端とは可変容量素子Ｅ３、Ｅ４を介して容量結合されている。
【符号の説明】
【００３６】
Ｌ１〜Ｌ４  インダクタ、Ｍ１〜Ｍ４  電界効果トランジスタ、Ｃ１、Ｃ２  コンデンサ、Ｐ１〜Ｐ４、Ｅ１〜Ｅ４  可変容量素子、Ｄ  電流源、Ｎ１、Ｎ２  ノード、Ｈ１〜Ｈ４  配線、Ｇ１〜Ｇ４  ギャップ
【図１】
2011049975.tif 000008
【図２】
2011049975.tif 000009
【図３】
2011049975.tif 000010
【図４】
2011049975.tif 000011
【図５】
2011049975.tif 000012
【図６】
2011049975.tif 000013