(57)【要約】      （修正有）【課題】プラズマＣＶＤ成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる損傷の低減との両有用性を選択自在に取得する。【解決手段】真空チャンバ１０を有するプラズマＣＶＤ成膜装置１において、真空チャンバ１０内において平行して対向配置される高周波電極５および対向電極６を有する平行平板電極と、高周波電極５に高周波電圧を印加する高周波電源２と、高周波電源２と高周波電極５との間に直列接続されるブロッキングコンデンサＣ２を含むマッチングボックス３と、マッチングボックス３と高周波電極５との間に、平行平板電極に並列接続する低周波フィルタ回路７を備える。低周波フィルタ回路７は、高周波電源側からマッチングボックスを介して高周波電極に印加される高周波電力について、高周波電極と接地点との直流的な接続関係を可変として、高周波電極の直流電圧を調整する。【選択図】図１
2011238747.tif 000002
【特許請求の範囲】
【請求項１】
真空チャンバを有するプラズマＣＶＤ成膜装置において、
前記真空チャンバ内において平行して対向配置される高周波電極および対向電極を有する平行平板電極と、
前記高周波電極に高周波電圧を印加する高周波電源と、
前記高周波電源と前記高周波電極との間に直列接続されるブロッキングコンデンサを含むマッチングボックスと、
前記マッチングボックスと前記高周波電極との間に、前記平行平板電極に並列接続する低周波フィルタ回路を備え、
前記低周波フィルタ回路は、
前記高周波電極と接地点との間の直流的な接続状態を可変とし、前記高周波電極における直流電圧分の低減調整を行うことを特徴とする、プラズマＣＶＤ成膜装置。
【請求項２】
前記高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成され、
前記低周波フィルタ回路をスイッチ素子とインダクタンス素子との直列回路により構成し、
前記スイッチ素子は直流的な絶縁と直流的な短絡との間の切り替えを行い、
前記スイッチ素子を閉じてインダクタンス素子を介して前記高周波電極を接地することによって直流的に短絡させて、前記高周波電極の負の直流電圧分を低減して０電圧とし、
前記スイッチ素子を開いてインダクタンス素子を前記高周波電極から分離することによって直流的に絶縁して、前記高周波電極の負の直流電圧分の低減を停止することを特徴とする、請求項１に記載のプラズマＣＶＤ成膜装置。
【請求項３】
前記高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成され、
前記低周波フィルタ回路を可変インピーダンス回路により構成し、
前記可変インピーダンス回路のインダクタンス成分を小さくすることによって直流的な抵抗分を小さくして、前記高周波電極の負の直流電圧分の低減量を増やして０電圧に近づけ、
前記可変インピーダンス回路のインダクタンス成分を大きくすることによって直流的な抵抗分を大きくて、前記高周波電極の負の直流電圧分の低減量を減らすことを特徴とする、請求項１に記載のプラズマＣＶＤ成膜装置。
【請求項４】
前記可変インピーダンス回路は可変コイルを備えることを特徴とする請求項３に記載のプラズマＣＶＤ成膜装置。
【請求項５】
真空チャンバを有するプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する方法において、
平行平板電極間のプラズマ放電による自己バイアスにより前記平行平板電極の高周波電極に形成される負の直流電圧分に対して、
前記高周波電極と接地点との間の直流的な接続状態を可変とし、直流電圧分の低減を調整した高周波電圧を高周波電極に印加することを特徴とする、高周波電圧の印加方法。
【請求項６】
プラズマＣＶＤ成膜装置によるパッシベーション膜の成膜時には、前記高周波電極を直流的に短絡させることによって前記高周波電極における直流電圧分を０電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加し、
プラズマＣＶＤ成膜装置による反射防止膜の成膜時又は前記真空チャンバのクリーニング時には、前記高周波電極を直流的に絶縁することによって、前記高周波電極における直流電圧分を前記負の直流電圧分とし、当該負の直流電圧分を含む高周波電圧を高周波電極に印加することを特徴とする、請求項５に記載の高周波電圧の印加方法。
【請求項７】
前記平行平板電極に対してインダクタンス分を並列接続すると共に、当該インダクタンス分を断続自在とし、
前記インダクタンス分を接続することによって前記高周波電極を直流的に短絡させ、前記高周波電極における直流電圧分を０電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加し、
前記インダクタンス分を切り離すことによって前記高周波電極を直流的に絶縁させ、前記高周波電極における直流電圧分を前記負の直流電圧分とし、当該負の直流電圧分を含む高周波電圧を高周波電極に印加することを特徴とする、請求項６に記載の高周波電圧の印加方法。
【請求項８】
前記平行平板電極に対してインダクタンス分を並列接続すると共に、当該インダクタンス分を可変とし、
前記インダクタンス分を小さくすることによって前記高周波電極を直流的な抵抗分を減らして、前記高周波電極における直流電圧分を０電圧に近づけて、直流電圧分を低減した高周波電圧を高周波電極に印加し、
前記インダクタンス分を大きくすることによって前記高周波電極を直流的な抵抗分を増やして、前記高周波電極における直流電圧分を前記負の直流電圧分に近づけ、負の直流電圧分の低減分を抑制した高周波電圧を高周波電極に印加することを特徴とする、請求項６に記載の高周波電圧の印加方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤによって半導体素子上に成膜するプラズマＣＶＤ成膜装置、およびプラズマＣＶＤ成膜装置の高周波電極への高周波電圧の印加方法に関する。
【背景技術】
【０００２】
基板上に成膜を行って薄膜等を製造する成膜装置が知られている。このような成膜装置として、プラズマＣＶＤ装置があり、太陽電池用薄膜、感光ドラム、液晶ディスプレイ等に用いられるＴＦＴアレイ等の種々の半導体製造に使用されている。
【０００３】
太陽電池は、一般にｎ型シリコンとｐ型シリコンの積層構成の半導体で構成され、この半導体に光が当たると光電効果により電気が発生する。例えば、ｎ型シリコンとｐ型シリコンの積層構成は、ｐ型のシリコンウェーハの表面にリンを拡散し、表面濃度１Ｅ１８（＝１×１０１８）〜１Ｅ２２（＝１×１０２２）のｎ層を形成する。太陽電池は、太陽光を効率よく吸収するために、通常、太陽電池の受光面を反射防止膜で被覆している。
【０００４】
従来、この種の反射防止膜として、ＰＶＤ法及び蒸着法によって作成する方法、スピンオン法，スプレー法，ディップ法で塗布し堆積させた後、熱処理によって作成する方法の他、プラズマＣＶＤ法により、水素を含有する窒化シリコン膜を太陽電池の受光面に形成する技術が知られている（特許文献１）。
【０００５】
プラズマＣＶＤ法では、平行平板プラズマＣＶＤによって、半導体基板を例えば３５０℃〜５５０℃で加熱して反射防止膜用の窒化シリコン膜（ＳｉＮｘ）を形成している。窒化シリコン膜は屈折率１．８〜３．０、膜厚５０nm〜１５０nmの範囲で形成されることが多い。また、上記反射防止膜はシリコン表面に形成され、シリコン表面のシリコン原子のダングリングボンド（未結合手）を終端する機能もあるため、パッシベーション膜としての効果もある。太陽電池には、パッシベーション効果が有効な窒化シリコン膜が反射防止膜としてよく使われている。
【０００６】
図１３はプラズマＣＶＤ成膜装置の回路構成の概略図を示している。一般的なプラズマＣＶＤ成膜装置１０１は、真空チャンバ（図示していない）と放電用の平行平板電極（１０５，１０６）と放電用ガス供給機構（図示していない）と、ガス排気機構（図示していない）と数十ｋＨｚ〜数十ＭＨｚの高周波電源１０２とマッチングボックス１０３により構成される。ガス供給機構（図示していない）は流量調整計（図示していない）を備え、真空チャンバ内に一定量の反応ガスを供給し、ガス排気機構（図示していない）はガス調圧弁（図示していない）を備え、真空チャンバ（図示していない）内を排気してチャンバ内圧力を一定に保つ。
【０００７】
平行平板電極１０４は、高周波電極１０５と対向電極１０６とが平行に対向させて配置することで構成される。反応ガスの供給時において、高周波電源に高周波電圧を印加すると、平行平板電極の電極間に放電が発生し、この放電によって反応ガスはプラズマ状態となる。この高周波電極（電力電極）１０５と対向電極（接地電極）１０６の間に発生するプラズマ放電は、高周波電源１０２およびマッチングボックス１０３に対してプラズマ放電負荷を形成する。
【０００８】
平行平板電極の一方の電極、例えば対向電極（接地電極）１０６上に基板を載置し、プラズマ中の励起種をこの基板表面に反応させることによって、基板上に薄膜が形成される。薄膜として窒化シリコン薄膜を形成する場合には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスが使用される。
【０００９】
プラズマ放電負荷は、真空チャンバ内に導入するガス流量や真空チャンバの圧力、真空チャンバの汚れ等によって動的に変動する。マッチングボックス１０３は、この変動するプラズマ放電負荷に対して、可変キャパシタＶＣや可変インダクタＶＬの値を調整することによってインピーダンスマッチングを行って反射電力が零ワットとなるように制御し、一定の電力をプラズマ放電負荷に供給して安定したプラズマ放電を可能とする。一般的なマッチングボックス１０３には、平行平板電極１０４と高周波電源１０２との間にブロッキングコンデンサと呼ばれるコンデンサＣ１が挿入される。
【００１０】
このブロッキングコンデンサは、半導体のエッチングや成膜プロセスにおいてイオン衝突による損傷を緩和するために設けられる。容量結合放電の回路に直列にブロッキングコンデンサを接続すると直流電流が遮断され、高周波電極（電力電極）に自己バイアスと呼ばれる負の直流電圧ＶDC（＜０）が現れる。自己バイアス電圧が発生するとプラズマの電位は0とＶ0＋ＶDCの間で変動し、自己バイアス電圧がない場合の電位の振れ幅である0とＶ0に比べて低く抑えられる。これによって、対向電極（接地電極）に入射するイオンのエネルギーが下がる。
【００１１】
一方、プラズマＣＶＤ成膜装置において、成膜を繰り返すと、基板上に薄膜が成膜される他に、平行平板電極や真空チャンバの壁面に窒化シリコン薄膜が堆積する。この堆積物が一定量を超えると、窒化シリコン薄膜の応力によって、堆積した窒化シリコン薄膜が剥離する。剥離した窒化シリコン薄膜が基板上に付着すると、半導体デバイスの性能を劣化させるパーティクルとなる。そのため、成膜を複数回繰り返すたびに、平行平板電極や真空チャンバの壁面に堆積した窒化シリコン薄膜を除去する必要がある。
【００１２】
平行平板電極や真空チャンバの壁面に付着したパーティクルを除去する方法として、ブラシ等を使用した手動によってクリーニングを行う方法の他に、プラズマクリーニングによる方法がある。
【００１３】
プラズマクリーニングは、ＣＦ４やＮＦ３等のエッチングガスを導入した状態で放電を起こしてプラズマ状態とし、プラズマの励起種の堆積により形成された窒化シリコン薄膜と反応させて分解し、化学的に窒化シリコン薄膜を除去する方法である。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０００−２９９４８２号公報
【特許文献２】特開平７−７８７００号公報（段落[0002]，段落[0023]）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
プラズマＣＶＤ成膜装置において、膜の膜特性や成膜速度、あるいはクリーニングによる損傷は高周波電極の直流電圧ＶDCに依存することが知られている。
【００１６】
例えば、パッシベーション膜のパッシベーション効果は、直流電圧ＶDCが０Ｖに近いほど良好となり、成膜後の基板のキャリアライフタイムが長くなる。図１２は高周波電極の直流電圧ＶDCと成膜後の基板のキャリアライフタイムの関係を模式的に示している。図１２中の異なる条件で形成された複数の基板の各パッシベーション効果を示している。この関係によれば、高周波電極の直流電圧ＶDC（図中の横軸）が０Ｖに近いほどキャリアライフタイムは長く、直流電圧ＶDCの負電圧が大きいほどキャリアライフタイムは短くなる特性を示している。
【００１７】
反射防止膜の成膜速度は、高周波電極の直流電圧ＶDCが０Ｖに近いほど遅くなり、直流電圧ＶDCの負電圧が大きいほど速くなる特性を示す。
【００１８】
上記した膜特性の他、クリーニング処理時に生じる電極へのダメージも、高周波電極（カソード電極）の直流電圧ＶDCによって左右される。例えば、クリーニング処理時において高周波電極に負の自己バイアスがかかると、高周波電極の直流電圧ＶDCが０Ｖである場合と比較して、高周波電極に印加される正の高周波電圧が小さくなるため、高周波電極（カソード電極）に衝突するイオンのエネルギーが小さくなりダメージが緩和される。
【００１９】
一方、クリーニング処理時において高周波電極（カソード電極）の直流電圧ＶDCを０Ｖとした場合には、高周波電極の直流電圧ＶDCが負に印加される場合と比較して、対向電極（接地電極：アノード電極）に衝突するイオンのエネルギーが小さくなりダメージが緩和される。
【００２０】
上記の直流電圧ＶDCによるプラズマＣＶＤ成膜における有用性は以下の表で表される。
【表１】
2011238747.tif 000003
【００２１】
上記した表で示すように、プラズマＣＶＤ成膜装置においては、膜の膜特性や成膜速度向上の有用性とクリーニングによる損傷の緩和の有用性は、高周波電極の直流電圧ＶDCについて互いに逆の関係を示している。例えば、パッシベーション効果を向上させ、クリーニングによる対向電極（接地電極：アノード電極）に対する損傷を緩和させるには、直流電圧ＶDCが０Ｖに近いことが望ましいのに対して、反射膜の成膜速度を向上させ、クリーニングによる高周波電極（カソード電極）に対する損傷を緩和させるには、直流電圧ＶDCは負電圧であることが望ましく、パッシベーション膜の特性とクリーニングによる対向電極の損傷の緩和、および反射膜の特性とクリーニングによる高周波電極の損傷の緩和は、いずれも高周波電極の直流電圧ＶDCについて互いに逆の関係にある。
【００２２】
したがって、従来のプラズマＣＶＤ成膜装置は、膜の膜特性や成膜速度の有用性とクリーニングによる電極の損傷の緩和の有用性において、高周波電極の直流電圧ＶDCについて互いに逆の関係を有しているため、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減とを共に解決することが困難であるという課題を有している。
【００２３】
そこで、本発明は上記課題を解決して、高周波電極の直流電圧ＶDCについて互いに逆の関係を有する有用性を一つのプラズマＣＶＤ成膜装置で実現することを目的とする。
【００２４】
また、プラズマＣＶＤ成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得することを目的とする。
【課題を解決するための手段】
【００２５】
本発明は、高周波電極の直流電圧ＶDCを調整することによって、高周波電極の直流電圧ＶDCについて互いに逆の関係を有する有用性を一つのプラズマＣＶＤ成膜装置で実現し、一つ膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得する。
【００２６】
本発明はプラズマＣＶＤ成膜装置の態様と、プラズマＣＶＤ成膜装置の高周波電圧の印加方法の態様と含み、高周波電極と接地点との間の直流的な接続関係を可変とすることによって、高周波電極における直流電圧分の低減調整を行い、これによって、膜の膜特性や成膜速度の向上に適した高周波電極の直流電圧、あるいは電極のクリーニングによる損傷が少ない高周波電極の直流電圧に調整する。
【００２７】
本発明のプラズマＣＶＤ成膜装置の態様は、真空チャンバを有するプラズマＣＶＤ成膜装置において、真空チャンバ内において平行して対向配置される高周波電極および対向電極を有する平行平板電極と、高周波電極に高周波電圧を印加する高周波電源と、高周波電源と高周波電極との間に直列接続されるブロッキングコンデンサを含むマッチングボックスと、マッチングボックスと高周波電極との間に、平行平板電極に並列接続する低周波フィルタ回路を備える。
【００２８】
本発明の低周波フィルタ回路は、高周波電源側からマッチングボックスを介して高周波電極に印加される高周波電力について、高周波電極と接地点との直流的な接続関係を可変として、高周波電極の直流電圧を調整する。
【００２９】
低周波フィルタ回路は、高周波電極と接地点との直流的な接続関係を変え、絶縁状態を低減することによって高周波電極の直流電圧分を低減させる。このとき、低周波フィルタ回路は、フィルタ特性を変えることによって高周波電極の直流電圧分の低減を調整する。例えば、高周波電極の直流電圧分の低減を大きくすることによって、高周波電極の直流電圧ＶDCを０Ｖに近づける。これによって、大きなパッシベーション効果を得ることができる。
【００３０】
一方、高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成される。低周波フィルタ回路による高周波電極の直流電圧分の低減の程度を小さくした場合には、高周波電極の直流電圧ＶDCを自己バイアスによる負電圧に近づけることができる。これによって、反射膜の成膜速度を高め、高周波電極（カソード電極）のクリーニングによる損傷を小さく抑えることができる。
【００３１】
また、高周波電極の直流電圧分の低減の程度を調整して、高周波電極の直流電圧ＶDCを０Ｖと自己バイアスによる負電圧との間の電圧に設定し、設定電圧に応じたパッシベーション効果と、反射膜の成膜速度および電極（高周波電極（カソード電極）、対向電極（接地電極：アノード電極））のクリーニングによる損傷の低減との各効果を得ることができる。
【００３２】
低周波フィルタ回路は、周知の回路構成を適用して構成することができる。低周波フィルタ回路の一つの回路構成例として、スイッチ素子とインダクタンス素子との直列回路により構成することができる。この回路構成では、スイッチ素子を閉じてインダクタンス素子を介して高周波電極を接地することによって直流的に短絡させ、高周波電極の直流電圧ＶDCの負の直流電圧分を低減し、０Ｖあるいは０Ｖに近い電圧に近づける。
【００３３】
他方、スイッチ素子を開いてインダクタンス素子を高周波電極から分離することによって直流的に絶縁させ、高周波電極の直流電圧ＶDCの負の直流電圧分が０Ｖに向かって上昇することを抑制し、高周波電極の直流電圧ＶDCを負の直流電圧に維持し、あるいは負の直流電圧に近い値とする。
【００３４】
低周波フィルタ回路の別の回路構成例として、低周波フィルタ回路を可変インピーダンス回路により構成することができる。この回路構成では、可変インピーダンス回路のインダクタンス成分を小さくすることによって直流的な短絡状態に近づけ、高周波電極の直流電圧ＶDCを負の直流電圧から上昇させて０Ｖに近づける。
【００３５】
他方、可変インピーダンス回路のインダクタンス成分を大きくすることによって直流的な絶縁状態に近づけ、高周波電極の直流電圧ＶDCの負の直流電圧が０Ｖに向かう上昇を抑え、高周波電極の直流電圧ＶDCを負の直流電圧に維持し、あるいは負の直流電圧に近い値とする。可変インピーダンス回路は、例えば可変コイルによって構成することができる。
【００３６】
本発明の高周波電圧の印加方法の態様は、真空チャンバを有するプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する方法であり、平行平板電極間のプラズマ放電による自己バイアスによって高周波電極に形成される負の直流電圧分に対して、高周波電極と接地点との間の直流的な接続関係を可変とすることによって、直流電圧分を調整した高周波電圧を高周波電極に印加する。
【００３７】
プラズマＣＶＤ成膜装置によるパッシベーション膜の成膜時には、高周波電極と接地点との間を直流的に短絡した状態として、高周波電極における直流電圧分を０電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加する。直流電圧分を含まない高周波電圧を高周波電極に印加することによって、パッシベーション効果を高めることができる。
【００３８】
他方、プラズマＣＶＤ成膜装置による反射防止膜の成膜時又は高周波電極（カソード電極）のクリーニング時には、高周波電極と接地点との間を直流的に絶縁状態として、高周波電極における直流電圧分を負の直流電圧分とし、この負の直流電圧分を含む高周波電圧を高周波電極に印加する。負の直流電圧分を含む高周波電圧を高周波電極に印加することによって、反射防止膜の成膜速度を高めることができ、又は高周波電極（カソード電極）のクリーニングによる損傷を小さくすることができる。
【００３９】
また、高周波電圧の印加方法の態様において、平行平板電極に対してインダクタンス分を断続自在に並列接続し、インダクタンス分を断続することによって、高周波電極と接地点との間の直流的な接続状態を可変とする。
【００４０】
例えば、インダクタンス分を接続することによって高周波電極と接地点との間を直流的に短絡して、高周波電極における直流電圧分を０電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加する。他方、インダクタンス分を切り離すことによって、高周波電極と接地点との間を直流的に絶縁して、高周波電極における直流電圧分を負の直流電圧分とし、この負の直流電圧分を含む高周波電圧を高周波電極に印加する。
【００４１】
なお、電源との接続方式において、カソードカップリングとアノードカップリングとのいずれかを選択するプラズマ処理装置において、高周波電源が接続される電極にチョークコイルをスイッチを介して接続し、接地される電極にリアクタンス可変回路と共にチョークコイルをスイッチを介して接続し、これらスイッチを切り替える構成としてカソードカップリングによる電力供給とアノードカップリングによる電力供給とを切り替える構成が知られている。カソードカップリングでは、基板が搭載された電極の電位を負とし電源側の電位を０とし、他方、アノードカップリングでは、基板が搭載された電極の電位を０とし電源側の電位を負として、電力供給を行う（特許文献２参照）。
【００４２】
上記文献が備えるチョークコイルとスイッチは、カソードカップリングとアノードカップリングとの切り替えを行うための構成であり、本願発明のように例えば、アノードカップリングにおいて、高周波電極における電位を調整する点は開示されていない。
【発明の効果】
【００４３】
本発明によれば、高周波電極の直流電圧ＶDCについて互いに逆の関係を有する有用性を、一つのプラズマＣＶＤ成膜装置で実現することができる。
【００４４】
本発明によれば、プラズマＣＶＤ成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明のプラズマＣＶＤ成膜装置の概略構成を説明するための図である。
【図２】本発明のプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する回路構成例を示す図である。
【図３】高周波電極の電圧を説明するための説明図である。
【図４】高周波電極の電流−電圧特性を説明するための図である。
【図５】本発明のプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する回路構成例を示す図である。
【図６】高周波電極の電流−電圧特性を説明するための図である。
【図７】プラズマＣＶＤ成膜装置を用いた太陽電池の製造方法を説明するためのフローチャートである。
【図８】プラズマＣＶＤ成膜装置を用いた太陽電池の製造方法を説明するためのフローチャートである。
【図９】クリーニング処理と成膜処理における高周波電極の直流電圧分の調整を説明するための図である。
【図１０】スイッチ素子を開いた状態でクリーニングプロセス後の高周波電極の写真である。
【図１１】スイッチ素子を閉じた状態でクリーニングプロセス後の高周波電極の写真である。
【図１２】高周波電極の直流電圧ＶDCと成膜後の基板のキャリアライフタイムの関係を説明するための図である。
【図１３】プラズマＣＶＤ成膜装置の回路構成の概略図である。
【発明を実施するための形態】
【００４６】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
【００４７】
図１は本発明のプラズマＣＶＤ成膜装置の概略構成を説明するための図である。図１に示す構成は一般的なプラズマＣＶＤ成膜装置とほぼ同様の構成とすることができ、本発明のプラズマＣＶＤ成膜装置は、これらの構成に加えて低周波フィルタ回路７および低周波フィルタ調整部８を備える。
【００４８】
プラズマＣＶＤ成膜装置１は、成膜室を構成する真空チャンバ１０を備え、この真空チャンバ１０内には、平行平板電極４と、真空チャンバ１０内に反応ガスあるいはクリーニング用のエッチングガスを供給するガス供給部１１と、真空チャンバ１０からガスを排気するガス排気部１２と、平行平板電極４を構成する高周波電極５に高周波電力を印加するための１０ｋＨｚ〜１００ＭＨｚの高周波電源２およびマッチングボックス３を備える。平行平板電極４は、高周波電極５と平行に対向して配置される対向電極６を有し、高周波電極５はマッチングボックス３および低周波フィルタ回路７を通して高周波電力が供給され、対向電極６は接地される。
【００４９】
半導体基板（図示していない）に成膜を形成する場合には、対向電極６上に半導体基板（図示していない）を配置し、平行平板電極４間で発生させたプラズマ（表面波プラズマ）によって半導体基板の半導体表面に薄膜を成膜する。
【００５０】
ガス供給部１１は流量調節計（図示していない）を備え、真空チャンバ１０内に供給する反応ガスあるいはクリーニング用のエッチングガスの導入流量を調節する。ガス排気部１２はガス調圧弁（図示していない）を備え、真空チャンバ１０内を排気して真空チャンバ１０内の圧力を調圧する。
【００５１】
平行平板電極４は、高周波電極５と対向電極６とを所定の距離を開けて平行に対向配置することで構成される。高周波電源２から高周波電極５に高周波電力を印加すると、平行平板電極４間に放電が発生する。放電が生じている平行平板電極４間に反応ガスを供給すると、供給された反応ガスは放電によってプラズマ状態となる。プラズマで生成された励起種は、対向電極６上に配置した半導体基板（図示していない）の半導体表面上に薄膜を形成する。
【００５２】
窒化シリコン薄膜の形成には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスを使用することができる。
【００５３】
一方、真空チャンバ内をプラズマクリーニングする場合には、高周波電源２から高周波電極５に高周波電力を印加して、平行平板電極４間に放電が発生させ、放電が生じている平行平板電極４間にクリーニング用のエッチングガスを供給する。供給されたエッチングガスは放電によってプラズマ状態となる。プラズマで生成されたラジカルは、平行平板電極４、真空チャンバ１０の内壁、真空チャンバ１０内に設けられた部材に堆積した窒化シリコン薄膜等の薄膜を除去する。プラズマプラズマに用いるエッチングガスは、例えば、ＣＦ４やＮＦ３を用いることができる。
【００５４】
マッチングボックス３は、高周波電源２と高周波電極５との間のインピーダンスを整合して、高周波電極５側から高周波電源２側に向かう反射波を抑制して、高周波電極５側への高周波電力の供給効率を高める。
【００５５】
マッチングボックス３は、インピーダンスマッチングを行う構成として、並列接続したコンデンサＣ１および可変コンデンサＶＣと、直列接続した可変インダクタンスＶＬとを備える他、直列接続するブロッキングコンデンサＣ２を備える。ブロッキングコンデンサＣ２は、平行平板電極４の放電プラズマによって発生した電子を蓄積し、高周波電極５に負の直流電圧を形成する。この負の直流電圧分は自己バイアス電圧と呼ばれる。
【００５６】
低周波フィルタ回路７は、高周波電極５と接地点との間を直流的に接続して高周波電極５の直流電圧分を調整し、この直流電圧分を調整した高周波電力を高周波電極５に供給する回路であり、平行平板電極４と並列接続される。低周波フィルタ回路７は高周波電極５に自己バイアスで形成された負の直流電圧を低減して０Ｖに近づける。高周波電極５と接地点との間を直流的に短絡させ、負の直流電圧分を最も低減させた場合には、高周波電極５の電圧は０Ｖとなり、高周波電極５には直流電圧分が０Ｖの高周波電力が供給される。
【００５７】
本発明の低周波フィルタ回路７は直流電圧分を調整自在とし、高周波電極の電圧を０Ｖと負の直流電圧との何れかの電圧に切り替えて設定する他、高周波電極の電圧を０Ｖと負の直流電圧との間の電圧に設定し、成膜した膜特性や成膜速度の向上と、電極のクリーニングによる損傷の低減の互いに逆の関係で変化する効果を選択ないし調整する。
【００５８】
低周波フィルタ回路７の直流電圧分の調整は、低周波フィルタ調整部８からの指令信号によって行うことができる。低周波フィルタ調整部８は、プラズマＣＶＤ成膜装置１が備える制御部（図示していない）内に設ける構成とする他に、制御部と別に設ける構成としてもよい。低周波フィルタ調整部８を制御部と別に設ける構成では、低周波フィルタ調整部８は制御部によって制御することができる。
【００５９】
また、対向電極６を保持するステージ（図示していない）を設ける構成とする他、このステージにステージヒータを設けて、成膜対象である半導体基板を加熱してもよい。
【００６０】
[低周波フィルタ回路の実施例]
以下、本発明のプラズマＣＶＤ成膜装置の低周波フィルタ回路の実施例について説明する。低周波フィルタ回路の第１の実施例を図２〜図４を用いて説明し、低周波フィルタ回路の第２の実施例を図５〜図７を用いて説明する。
【００６１】
[第１の実施例]
はじめに、低周波フィルタ回路の第１の実施例について説明する。図２はプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路７の一構成例を示している。また、図３は高周波電極の電圧を説明するための説明図であり、図４は高周波電極に電流−電圧特性を説明するための図である。
【００６２】
図２に示す低周波フィルタ回路７は、インダクタンス素子７ａとスイッチ素子７ｂの直列回路で構成され、一端をマッチングボックス３と高周波電極５との接続点に接続し、他端を接地点に接続して、平行平板電極４に対して並列接続する。
【００６３】
インダクタンス素子７ａは、スイッチ素子７ｂの開閉によって高周波電極５との接続が切り替られる。スイッチ素子７ｂの開閉は、低周波フィルタ調整部８からの指令信号によって行うことができる。
【００６４】
平行平板電極４に高周波電力を供給して平行平板電極４間にプラズマ放電が発生すると、電子とイオンの応答速度の違いによって、平行平板電極４の高周波電極５のアノード電流−電圧特性は図４（ｂ）中のＡで示される特性を示す。ここで、高周波電極に０電位を中心とする高周波電圧を印加すると、電圧が正の場合には電流は多くなり、負の場合には電流が少なくなるため、高周波電流波形は直流電流を重畳した波形となるが、ブロッキングコンデンサの容量によって直流的に絶縁されているため直流電流は流れないため、図４（ｂ）中のＣで示すように０を中心として振幅することになる。このように０を中心として振幅する高周波電流Ｃが流れるためには、高周波電極５の電圧Ｂは自己バイアス電圧と呼ばれる負の直流電圧分ＶDCが重畳された波形となる。これによって、高周波電極５には負の直流電圧分が発生する。
【００６５】
図２（ｃ）,図３（ｂ）および図４（ｂ）は、スイッチ素子７ｂを開いた状態を示している。スイッチ素子７ｂを開くと、高周波電極５はインダクタンス素子７ａと切り離されるため直流的に絶縁され、自己バイアスによって高周波電極５の電圧は負の直流電圧ＶDCとなる。なお、図３において、Ｖpはプラズマ電圧を示し、Ｖspはプラズマと電極の間のシース電圧を示し、シース電圧Ｖspはプラズマ電圧Ｖｐと自己バイアス電圧ＶDCの和である。
【００６６】
この電圧状態によれば、高周波電極５には負の直流電圧ＶDCが印加されているため、反射防止膜の成膜時において成膜速度を向上させることができ、また、クリーニング時において高周波電極（カソード電極）の損傷を低減させることができる。
【００６７】
一方、図２（ｂ）,図３（ａ）および図４（ａ）は、スイッチ素子７ｂを閉じた状態を示している。スイッチ素子７ｂを閉じると、高周波電極５はインダクタンス素子７ａを介して直流的に接地され、高周波電極５の直流電圧ＶDCは０Ｖとなる。
【００６８】
図４（ａ）中のＡは平行平板電極４の高周波電極５の電流−電圧特性を示している。高周波電極５の電位は直流的に接地されているため、高周波電極５の直流電圧は０Ｖとなっている。そのため、高周波電極の高周波電圧Ｂは０を中心として振幅する。
【００６９】
この電圧状態によれば、高周波電極５の直流電圧は０Ｖであるため、パッシベーション膜の成膜時においてパッシベーション効果を向上させることができる。
【００７０】
[第２の実施例]
次に、低周波フィルタ回路の第２の実施例について説明する。図５はプラズマＣＶＤ成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路７の別の構成例を示している。また、図６は高周波電極の電流−電圧特性を説明するための図である。
【００７１】
図５に示す低周波フィルタ回路７は、可変インダクタンス素子７ｃを備え、一端をマッチングボックス３と高周波電極５との接続点に接続し、他端を接地点に接続して、平行平板電極４に対して並列接続する。
【００７２】
可変インダクタンス素子７ｃは、例えば可変コイルによって構成することができ、インダクタンス値の大きさを可変としている。可変インダクタンス素子７ｃのインダクタンス値の変更は、低周波フィルタ調整部８からの指令信号によって行うことができる。可変インダクタンス素子７ｃのインダクタンス値を大きくすると直流的に絶縁した状態に近づき、可変インダクタンス素子７ｃのインダクタンス値を小さくすると直流的に短絡した状態に近づく。
【００７３】
可変インダクタンス素子７ｃのインダクタンス値を調整することによって、高周波電極と接地点との直流的な接続状態は絶縁状態と短絡状態に間で設定することができる。大きなインダクタンス値に調整して直流的に絶縁した状態に近づけることで、負の高周波電圧分が低減することを抑え、高周波電極に大きな負の高周波電圧分を設定することができる。図６中の実線は大きなインダクタンス値を設定した場合を示しており、高周波電極に大きな負の高周波電圧ＶDCが設定される。このインダクタンス値の調整によれば、反射防止膜の成膜時において成膜速度を向上させることができ、また、クリーニング時において高周波電極（カソード電極）の真空チャンバの内壁や周辺部材の損傷を低減させることができる。
【００７４】
一方、小さなインダクタンス値に調整して直流的に短絡した状態に近づけることで、負の高周波電圧分の低減を促進させ、高周波電極に０Ｖに近い電圧値を設定することができる。図６中の破線は小さなインダクタンス値を設定した場合を示しており、高周波電極に小さな負の高周波電圧ＶDCが設定される。このインダクタンス値の調整によれば、パッシベーション膜の成膜時においてパッシベーション効果を向上させることができる。
【００７５】
[高周波電圧の印加方法]
次に、本発明のプラズマＣＶＤ成膜装置による高周波電圧の印加方法について図７〜図９を用いて説明する。
【００７６】
プラズマＣＶＤ装置を用いた太陽電池の製造方法について、図７，８のフローチャートを参照しながら説明する。
【００７７】
はじめに、ｐ型シリコン基板の表面に微細凹凸構造を形成するために表面処理を行う。この表面処理は、例えば、アルカリ水溶液でエッチングする方法や反応性イオンエッチング法による方法などを用いることができる。シリコン基板の表面に微細凹凸構造を形成することによってシリコン基板表面の光の反射を抑えることができる（S1）。
【００７８】
ｎ型ドーパントをｐ型シリコン基板の表面から拡散させ、ｎ型拡散層１０２を形成する。ｎ型ドーパントとして例えばリン（Ｐ）を使用する。ｐ型シリコン基板の表面にリンを拡散させる方法として、例えば、ＰＯＣｌ３を用いた気相拡散法、Ｐ２Ｏ５を用いた塗布拡散法、Ｐイオンを直接拡散させるイオン打ち込み法等がある（S2）。
【００７９】
ｎ型ドーパントを拡散したｐ型シリコン基板の一方の面のｎ型拡散層を除去するためにエッチング処理を行う（S3）。
【００８０】
エッチングしたｐ型シリコン基板の表面からｐ型のドーパントを拡散させ、ｐ＋裏面側不純物拡散層を形成する。ｐ型のドーパントとして例えばアルミニウム（Ａｌ）を使用する。エッチングしたｐ型シリコン基板の表面にＡｌペーストを塗布し、熱処理することによってアルミニウムをｐ型シリコン基板の表面に拡散させる（S4）。
【００８１】
ｎ型拡散層の表面にＮＨ３ガス（アンモニアガス）を用いてプラズマ処理を行ってＨ２パッシベーションを行い（S5）、その後、半導体表面に反射防止膜を形成する。反射防止膜として窒化シリコン膜（ＳｉＮｘ）を使用し、表面波プラズマにより形成する（S6）。
【００８２】
表面電極および裏面電極のパターニングを行う。パターニングは、Ａｇ粉、バインダ、フリットからなるＡｇペーストをスクリーン印刷することによって行う。太陽電池の効率を高めるために電極はくし型パターンに形成される（S7）。印刷されたＡｇペーストが焼成され、電極が形成される（S8）。半田層は半田ディップ法で形成される（S9）。
【００８３】
S4までの製造工程で完了した太陽電池の半導体面上にS5の前処理のプラズマ処理工程でＨ２パッシベーションを行い、S6の成膜工程で表面波プラズマ処理により窒化シリコン（ＳｉＮｘ）膜を成膜して反射防止膜を形成する。
【００８４】
図８は、図７のフローチャート中のS5のＮＨ３ガスを用いてプラズマ処理を行ってパッシベーション膜を形成する工程と、S6のプラズマ処理により窒化シリコン（ＳｉＮｘ）膜を成膜する成膜工程との詳細を説明するためのフローチャートである。
【００８５】
パッシベーション膜の処理工程では、はじめにチャンバ内を真空排気しておき（S5a）、プロセスガス導入管からＨ２又はＮＨ３ガス（アンモニアガス）を導入し（S5b）、高周波電極の直流電圧分ＶCDを０Ｖあるいは０Ｖに近づけ（S5c）、高周波電力を供給してラジカルを生成させ、このプラズマ処理によって粒界パッシベーションを促進させてＨ２パッシベーションを促進させる。
【００８６】
ＮＨ３ガス（アンモニアガス）によるプラズマ処理の条件の一例は、例えば、ＮＨ３ガス（アンモニアガス）のガス量を２００ｓｃｃｍ、高周波電力を３．０ｋｗ、チャンバ内の圧力を４．０Ｐａ、処理時間を１０ｍｉｎ、誘電体板とのギャップ間隔を１０ｍｍ〜１００ｍｍ、温度を４５０℃とする。温度は、例えば、２８０℃以上４５０℃以下が適当である(S5d)。
【００８７】
次に、パッシベーション膜処理工程の後、プロセスガス導入管から導入するガスをＮＨ３ガス（アンモニアガス）からプロセスガス（Ａｒガス）に切り替えて導入して表面波励起プラズマを励起し（S6a）、材料ガス導入管から材料ガス（例えば、ＳｉＨ４ガス）を導入し（S6b）、高周波電極の直流電圧分ＶCDを自己バイアスによる負の電圧とし（S6c）、Ｈ２パッシベーションを施した基板の表面に反射防止膜を成膜する（S6d）。
【００８８】
屈折率２．１１の反射防止膜を成膜する反射防止膜の成膜条件は、例えば、成膜温度を３５０℃、ＳｉＨ４ガスのガス量を５０ｓｃｃｍ、ＮＨ３ガスのガス量を６０ｓｃｃｍ、ＳｉＨ４のマイクロ波電力を２．０ｋｗ、チャンバ内の圧力を４．０Ｐａとする。
【００８９】
上記したパッシベーション膜および反射防止膜の成膜工程において、低周波フィルタ回路によって高周波電極の直流電圧分を調整することで、パッシベーション効果の向上と反射防止膜の成膜速度の向上を図ることができる。
【００９０】
次に、図９のフローチャートを用いて、クリーニング処理と成膜処理における高周波電極の直流電圧分の調整について説明する。
【００９１】
プラズマＣＶＤ成膜装置によって、クリーニング処理を行う場合には（S11）、高周波電極の直流電圧分ＶDCを負電圧として(S12)、高周波電極（カソード電極）のクリーニング処理を行う（S13）。高周波電極の直流電圧分ＶDCを自己バイアスによって負電圧とした状態でクリーニング処理を行うことによって、高周波電極の直流電圧分が０Ｖの場合と比べて、高周波電極に正の高周波電圧が小さくなる。この場合、高周波電極側に衝突するイオンの衝撃エネルギーが小さくなるため、高周波電極のダメージを緩和させることができる。
【００９２】
また、クリーニング処理において（S11）、高周波電極の直流電圧分ＶDCを０電圧として(S12)、対向電極（接地電極：アノード電極）のクリーニング処理を行う（S13）。高周波電極の直流電圧分ＶDCを０電圧とした状態でクリーニング処理を行うことによって、対向電極側に衝突するイオンの衝撃エネルギーが小さくなるため、対向波電極のダメージを緩和させることができる他、チャンバ壁、周辺部品へのダメージを緩和させることができる。
【００９３】
プラズマＣＶＤ成膜装置によって成膜処理を行う場合には（S11）、パッシベーション膜を成膜する場合には（S14）、高周波電極の直流電圧分を０Ｖとし(S15)、パッシベーション膜を成膜する（S16）。このとき、高周波電極の直流電圧分は、プラズマ放電負荷に関わらず０Ｖとなるため、成膜した薄膜の表面パッシベーション効果が向上し、成膜後の基板のキャリアライフタイムが長くなる。
【００９４】
また、反射防止膜を成膜する場合には（S17）、高周波電極の直流電圧分を自己バイアスによる負電圧とし(S17)、反射防止膜を成膜する（S1８）。このとき、反射防止膜の成膜速度は、高周波電極の直流電圧ＶDCが０Ｖに近いほど遅くなり、直流電圧ＶDCの負電圧が大きいほど速くなる特性を示すため、高周波電極の直流電圧分を負電圧とすることによって成膜速度を高めることができる。
【００９５】
実際に、モノシラン、アンモニア、窒素を真空チャンバ内に供給し、高周波電極に高周波電圧を印加し、放電を発生させて成膜を行った結果は以下の通りである。
【００９６】
パッシベーション効果：
低周波フィルタ回路７のスイッチ素子７bを開いて直流的に絶縁した状態で成膜した時の高周波電極の直流電圧は−１３５Ｖであり、作成したサンプルのキャリアライフタイムは９７．７μsecであった。
【００９７】
一方、スイッチ素子7bを閉じて直流的に短絡した状態で成膜した時の高周波電極の直流電圧は０V、作成したサンプルのキャリアライフタイムは１４１．３μsecであった。
【００９８】
クリーニング時の電極の損傷：
クリーニング時に、低周波フィルタ回路７のスイッチ素子７ｂを開く。スイッチ素子7bを開くと、低周波フィルタ回路７は遮断され、ブロッキングコンデンサＣ２によって放電時には高周波電極に負の自己バイアスがかかる状態となる。負の自己バイアスがかかっている場合は、直流電圧が０Ｖの場合よりも、正の高周波電圧の絶対値が小さくなり、高周波電極（カソード電極）側のイオンの衝突エネルギーが小さくなる。そのため、高周波電極（カソード電極）へのダメージを緩和させることができる。
【００９９】
一方、クリーニング時に、低周波フィルタ回路７のスイッチ素子７ｂを閉じる。スイッチ素子7bを閉じると、低周波フィルタ回路７は高周波電極と接地との間に接続され、放電時に高周波電極に０電圧がかかる状態となる。高周波電極に０電圧がかかっている場合は、対向電極（接地電極、アノード電極）側のイオンの衝突エネルギーが小さくなる。そのため、対向電極（接地電極、アノード電極）へのダメージを緩和させることができ、また、チャンバ壁、周辺部品へのダメージを緩和させることができる。
【０１００】
実施例において、ＮＦ３、Ａｒを真空チャンバ内に供給し、高周波電極に高周波電圧を印加し、放電を発生させてプラズマクリーニングプロセスを行った。クリーニングプロセス時の高周波電極の直流電圧は−８Ｖであった。この実施例は、クリーニング時において高周波電極（カソード電極）の損傷を緩和する例である。
【０１０１】
図１０はスイッチ素子７ｂを開いた状態でクリーニングプロセス後の高周波電極の写真を示している。この場合には、高周波電極には負の直流電圧が印加される状態となる。図１０によれば、クリーニングプロセスにより高周波電極表面の窒化シリコン膜が除去されていることがわかる。
【０１０２】
比較のために、クリーニング時において低周波フィルタ回路７のスイッチ素子７ｂを閉じた状態でプラズマクリーニングを同様に実施した。スイッチ素子７ｂを閉じた場合は、高周波電極の直流電圧が０Vとなるため、負の自己バイアスがかかっている場合よりも正の高周波電圧の絶対値が大きくなり、対向電極側のイオンの衝突エネルギーが大きくなる。そのため、対向電極やチャンバ壁、周辺部品に対してより大きなダメージを与えることになる。
【０１０３】
図１１はスイッチ素子７ｂを閉じた状態でクリーニングプロセスを行った後の高周波電極の写真を示している。この場合には、高周波電極の直流電圧は０電圧の状態となる。図１１によれば、スパッタ効果により削られた対向電極や周辺部材の材質が粉となって高周波電極表面に付着していることがわかる。
【０１０４】
負の自己バイアスがかかっている場合は、直流電圧が0Vの場合よりも正の高周波電圧の絶対値が小さくなり、対向電極側のイオンの衝突エネルギーが小さくなるが、逆に負の高周波電圧の絶対値が大きくなり、高周波電極側のイオンの衝突エネルギーが大きくなる。本発明のプラズマＣＶＤ装置において、高周波電極側の窒化シリコン膜のみをエッチングしたい場合は、負の自己バイアスがかかっている状態に戻すことによって、高周波電極側を選択的に効率良くクリーニングすることができる。
【産業上の利用可能性】
【０１０５】
本発明は、太陽電池用薄膜に限らず、同様な処理で他の膜を成膜した際に真空チャンバ内に堆積した膜のクリーニングに適用することができる。
【符号の説明】
【０１０６】
１    プラズマＣＶＤ成膜装置
２    高周波電源
３    マッチングボックス
４    平行平板電極
５    高周波電極
６    対向電極
７    低周波フィルタ回路
７ａ    インダクタンス素子
７ｂ    スイッチ素子
７ｃ    可変インダクタンス素子
８    低周波フィルタ調整部
１０    真空チャンバ
１１    ガス供給部
１２    ガス排気部
１０１    成膜装置
１０２    高周波電源
１０３    マッチングボックス
１０４    平行平板電極
１０５    高周波電極
１０６    対向電極
Ｃ１    コンデンサ
Ｃ２    ブロッキングコンデンサ
【図１】
2011238747.tif 000004
【図２】
2011238747.tif 000005
【図４】
2011238747.tif 000006
【図５】
2011238747.tif 000007
【図６】
2011238747.tif 000008
【図７】
2011238747.tif 000009
【図８】
2011238747.tif 000010
【図９】
2011238747.tif 000011
【図１３】
2011238747.tif 000012
【図３】
2011238747.tif 000013
【図１０】
2011238747.tif 000014
【図１１】
2011238747.tif 000015
【図１２】
2011238747.tif 000016