(57)【要約】【課題】実際に即した配線ＯＣＶｐ係数を用い、タイミング解析の精度を向上させる。【解決手段】配線ＯＣＶｐ係数を用いて配線遅延値を補正することにより、設計回路に含まれる第１パスと第２パスとの間の遅延差を検証する。配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、配線のグローバルばらつきに起因するΔＯＣＶｐ＿λと、同層の配線のローカルばらつきに起因するΔＯＣＶｐ＿θと、異層間の配線のローカルばらつきに起因するΔＯＣＶｐ＿ωと、を含む。ΔＯＣＶｐ＿λは、それぞれのパスを構成する配線の各配線層における配線長に依存する。ΔＯＣＶｐ＿θは、上記配線長に加えてパス間距離に依存する。ΔＯＣＶｐ＿ωは、上記配線長に加えてチップサイズに依存する。それら配線長、パス間距離、及びチップサイズを示すデータを読み出し、読み出されたデータを用いて配線ＯＣＶｐ係数を算出し、算出された配線ＯＣＶｐ係数を配線遅延値に適用する。【選択図】図１４
2011238164.tif 000002
【特許請求の範囲】
【請求項１】
設計回路のデータを記憶装置から読み出すステップと、
製造ばらつきを考慮して前記設計回路のタイミング解析を行うステップと
を有し、
前記タイミング解析を行うステップは、配線ＯＣＶｐ係数を用いて配線遅延値を補正することにより、前記設計回路に含まれる第１パスと第２パスとの間の遅延差を検証するステップを含み、
前記配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、
配線のグローバルばらつきに起因する異層間ショット内平均差成分ΔＯＣＶｐ＿λと、
同層の配線のローカルばらつきに起因する同層間距離依存成分ΔＯＣＶｐ＿θと、
異層間の配線のローカルばらつきに起因する異層間距離依存成分ΔＯＣＶｐ＿ωと
を含み、
前記ΔＯＣＶｐ＿λは、前記第１パス及び前記第２パスのそれぞれを構成する配線の各配線層における配線長に依存し、
前記ΔＯＣＶｐ＿θは、前記配線長に加えて、前記第１パスと前記第２パスとの間の距離であるパス間距離に依存し、
前記ΔＯＣＶｐ＿ωは、前記配線長に加えて、前記設計回路のチップサイズに依存し、
前記遅延差を検証するステップは、
前記配線長、前記パス間距離、及び前記チップサイズのそれぞれを示すデータを前記記憶装置から読み出すステップと、
前記読み出されたデータを用いて前記配線ＯＣＶｐ係数を算出し、前記算出された配線ＯＣＶｐ係数を前記配線遅延値に適用するステップと
を含む
タイミング解析方法。
【請求項２】
請求項１に記載のタイミング解析方法であって、
前記パス間距離は、前記第１パス及び前記第２パスを構成する全セルを内包する最小の矩形の対角線の長さである
タイミング解析方法。
【請求項３】
請求項１又は２に記載のタイミング解析方法であって、
前記ΔＯＣＶｐは、次の式で表され、
【数１】
2011238164.tif 000034
ここで、
βは、抵抗の変動率ΔＲ／Ｒと容量の変動率ΔＣ／Ｃとの間の比例係数であり、
ｎは、所定の係数であり、
Ｃ０は、単位長あたりの配線容量であり、
σ（Ｃ０）は、Ｃ０のばらつきの標準偏差であり、
Ｌは、前記第１パスの総配線長であり、
Ｌｉは、前記第１パスの配線層ｉにおける配線長であり、
Ｌ’は、前記第２パスの総配線長であり、
Ｌｉ’は、前記第２パスの配線層ｉにおける配線長であり、
Ｄは、前記チップサイズであり、
ｄは、前記パス間距離である
タイミング解析方法。
【請求項４】
請求項１乃至３のいずれかに記載のタイミング解析方法をコンピュータに実行させる
タイミング解析プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計技術に関する。特に、本発明は、半導体装置の設計におけるタイミング解析に関する。
【背景技術】
【０００２】
半導体装置の設計におけるタイミング解析（タイミング検証）として、一般に、静的タイミング解析（ＳＴＡ：Ｓｔａｔｉｃ  Ｔｉｍｉｎｇ  Ａｎａｌｙｓｉｓ）が行われている。ＳＴＡでは、遅延ファイルに格納されているセル（ゲート）遅延値及び配線遅延値を用いることにより、設計回路中の各信号に関してタイミング解析が行われる。
【０００３】
例として、図１に示される回路を考える。図１には、ある信号を送信する送信フリップフロップと、当該信号を受信する受信フリップフロップが示されている。パス１は、クロック分岐点から送信フリップフロップを通って受信フリップフロップへ到達するパスであり、その遅延値はｔｐｄ１で表される。一方、パス２は、同じクロック分岐点から受信フリップフロップへ到達するクロックパスであり、その遅延値はｔｐｄ２で表される。パス１とパス２との間の遅延差は、ｔｐｄ１−ｔｐｄ２である。ＳＴＡでは、次の「セットアップ条件」及び「ホールド条件」が満たされるか否かが検証される。
【０００４】
セットアップ条件：ｔｐｄ１−ｔｐｄ２＋Ｔ＿ｓｅｔｕｐ＜Ｔ＿ｃｙｃｌｅ
ホールド条件：ｔｐｄ１−ｔｐｄ２＞Ｔ＿ｈｏｌｄ
【０００５】
ここで、Ｔ＿ｓｅｔｕｐはセットアップマージンであり、Ｔ＿ｃｙｃｌｅはクロックサイクルであり、Ｔ＿ｈｏｌｄはホールドマージンである。セットアップ条件及びホールド条件が満たされる場合、当該信号に関するタイミング解析の結果は“Ｐａｓｓ”である。それ以外の場合、タイミング解析の結果は“Ｆａｉｌ”である。このようなタイミング解析が、設計回路中の各信号に関して行われる。
【０００６】
一方、半導体装置の製造プロセスにおいて、素子や配線は狙いどおりに製造されない場合がある。つまり、トランジスタの閾値電圧や配線幅等のパラメータは、所望の設計値からばらつく可能性がある。このような製造ばらつき（ｍａｎｕｆａｃｔｕｒｉｎｇ  ｖａｒｉａｂｉｌｉｔｙ）は、回路内の遅延値に影響を与える。従って、設計段階からそのような製造ばらつきを考慮してタイミング解析を実施することが重要である（特許文献１、特許文献２参照）。
【０００７】
一般に、ＳＴＡにおいて製造ばらつきを考慮するために、「ＯＣＶｐ（Ｏｎ−Ｃｈｉｐ  Ｖａｒｉａｔｉｏｎ  ｆｏｒ  ｐｒｏｃｅｓｓ）係数」と呼ばれる補正係数が用いられる。遅延ファイルに格納されているセル遅延値や配線遅延値にこのＯＣＶｐ係数を掛けることにより、各遅延値の補正が行われる。より詳細には、ＯＣＶｐ係数は、次の式（Ａ）で表される。
【０００８】
式（Ａ）：ＯＣＶｐ係数＝ＯＣＶｐ±ΔＯＣＶｐ
【０００９】
式（Ａ）において、ＯＣＶｐは、ＯＣＶｐ係数の基準値であり、例えば１である。ΔＯＣＶｐは、製造ばらつきを反映した変動成分である。製造ばらつきによる遅延値の増加を考慮する場合には、ＯＣＶｐ係数として、“ＯＣＶｐ＋ΔＯＣＶｐ”が用いられる。一方、製造ばらつきによる遅延値の減少を考慮する場合には、ＯＣＶｐ係数として、“ＯＣＶｐ−ΔＯＣＶｐ”が用いられる。このようなＯＣＶｐ係数を用いて遅延値を補正し、その補正後の遅延値を対象パスに適用することにより、製造ばらつきを考慮したＳＴＡが可能となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２８６８００号公報
【特許文献２】特開２００４−３１０５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
配線遅延値に対するＯＣＶｐ係数は、以下「配線ＯＣＶｐ係数」と参照される。これまで、配線ＯＣＶｐ係数の精度は十分ではなかった。例えば、配線ＯＣＶｐ係数として“１（ばらつきなし）”が用いられていた。あるいは、配線ＯＣＶｐ係数として、セル用のＯＣＶｐ係数が流用されていた。つまり、実際に即した配線ＯＣＶｐ係数が用いられてなかった。このことは、タイミング解析の精度の悪化を招く。製造ばらつきが十分に考慮されない場合（アンダーマージン）、歩留まりが低下する。一方、いたずらに過度な製造ばらつきが考慮に入れられた場合（オーバーマージン）、タイミング解析が収束しづらく、設計のやり直し回数、すなわち、設計コストが増大してしまう。
【課題を解決するための手段】
【００１２】
本発明の第１の観点において、タイミング解析方法が提供される。そのタイミング解析方法は、（Ａ）設計回路のデータを記憶装置から読み出すステップと、（Ｂ）製造ばらつきを考慮して設計回路のタイミング解析を行うステップと、を有する。（Ｂ）タイミング解析を行うステップは、（ａ）配線ＯＣＶｐ係数を用いて配線遅延値を補正することにより、設計回路に含まれる第１パスと第２パスとの間の遅延差を検証するステップを含む。配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、配線のグローバルばらつきに起因する異層間ショット内平均差成分ΔＯＣＶｐ＿λと、同層の配線のローカルばらつきに起因する同層間距離依存成分ΔＯＣＶｐ＿θと、異層間の配線のローカルばらつきに起因する異層間距離依存成分ΔＯＣＶｐ＿ωと、を含む。ΔＯＣＶｐ＿λは、第１パス及び第２パスのそれぞれを構成する配線の各配線層における配線長に依存する。ΔＯＣＶｐ＿θは、上記配線長に加えて、第１パスと第２パスとの間の距離であるパス間距離に依存する。ΔＯＣＶｐ＿ωは、上記配線長に加えて、設計回路のチップサイズに依存する。（ａ）遅延差を検証するステップは、（ａ１）配線長、パス間距離、及びチップサイズのそれぞれを示すデータを記憶装置から読み出すステップと、（ａ２）読み出されたデータを用いて配線ＯＣＶｐ係数を算出し、算出された配線ＯＣＶｐ係数を配線遅延値に適用するステップと、を含む。
【００１３】
本発明の第２の観点において、上記タイミング解析方法をコンピュータに実行させるタイミング解析プログラムが提供される。
【発明の効果】
【００１４】
本発明によれば、実際に即した配線ＯＣＶｐ係数が用いられる。そのため、製造ばらつきを考慮したタイミング解析の精度が向上する。
【図面の簡単な説明】
【００１５】
【図１】図１は、ＳＴＡを説明するための概念図である。
【図２】図２は、本発明の実施の形態において考慮される配線ばらつきの成分を示している。
【図３】図３は、ある配線層における配線ばらつきを示す概念図である。
【図４】図４は、本実施の形態における異層間ショット内平均差成分ΔＯＣＶｐ＿λを説明するための概念図である。
【図５】図５は、本実施の形態における同層間距離依存成分ΔＯＣＶｐ＿θを説明するための概念図である。
【図６】図６は、本実施の形態における異層間ショット内位置依存成分ΔＯＣＶｐ＿ωを説明するための概念図である。
【図７】図７は、本実施の形態におけるローカルばらつきの振り分けを示す概念図である。
【図８】図８は、一般的なＥｌｍｏｒｅ遅延式の説明図である。
【図９】図９は、本実施の形態における仮定を説明するための図である。
【図１０】図１０は、本実施の形態におけるパス間距離ｄ及びチップサイズＤの定義を示す図である。
【図１１】図１１は、本実施の形態におけるパラメータの定義を示す図である。
【図１２】図１２は、本実施の形態における関数δ（ｄｉｓｔ）を示すグラフである。
【図１３】図１３は、本実施の形態に係る半導体装置の設計方法を示すフローチャートである。
【図１４】図１４は、本実施の形態におけるタイミング解析処理を示すブロック図である。
【図１５】図１５は、本実施の形態に係る設計システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明の実施の形態を説明する。
【００１７】
１．配線ばらつきの各種成分
配線遅延値は、配線抵抗及び配線容量に依存する。従って、配線遅延値の製造ばらつきを考慮する際には、配線抵抗や配線容量の製造ばらつきが重要となる。配線抵抗や配線容量の製造ばらつきは、以下「配線ばらつき」と参照される。本実施の形態によれば、高精度な「配線ＯＣＶｐ係数」が提案される。そのために、配線ばらつきを複数の成分に分解し、それぞれの成分の配線ＯＣＶｐ係数への寄与を考える。
【００１８】
図２は、本実施の形態において考慮される配線ばらつきの複数の成分を示している。図３は、ある配線層における配線ばらつきを概念的に示している。図３の縦軸は、配線抵抗あるいは配線容量の変動率を表し、横軸は、ショット内の位置を表している。
【００１９】
配線ばらつきは、まず、「ローカルばらつき」と「グローバルばらつき」に大別される。更に、「ローカルばらつき」は、「ランダムばらつき」と「ショット内位置依存成分（ショット内傾向）」とに分類される。図３に示されるように、「ショット内位置依存成分（ショット内傾向）」は、ショット内の位置に依存する成分である。一方、「ランダムばらつき」は、ショット内の位置に依存しないランダムな成分である。「グローバルばらつき」は、ショット内平均（図３中破線で示されている）のショット間、ウエハー間、あるいはロット間のばらつきである。設計段階ではグローバルばらつきの内訳は問題とならないため、以降では、ショット間、ウエハー間、及びロット間のグローバルばらつきをまとめて扱う。
【００２０】
次に、これら配線ばらつき成分が配線ＯＣＶｐ係数に対してどのように寄与するかを考える。このとき、図１で示されたような２つのパス（パス１、パス２）を考える必要がある。尚、ΔＯＣＶｐは、配線ＯＣＶｐ係数の変動成分である（式（Ａ）参照）。
【００２１】
＜異層間ショット内平均差成分ΔＯＣＶｐ＿λ＞
パス１とパス２が異なる配線層に形成されている場合、各配線層のグローバルばらつきに起因する成分をΔＯＣＶｐに組み込む必要がある。例として、図４に示される場合を考える。図４には、２つの配線層Ｍ１、Ｍ２のそれぞれの配線ばらつきが示されている。縦軸及び横軸は、図３の場合と同様である。パス１は配線層Ｍ１だけに形成され、パス２は配線層Ｍ２だけに形成されているとする。配線層Ｍ１、Ｍ２の各々にはグローバルばらつきが生じ、それがパス間遅延差（ｔｐｄ１−ｔｐｄ２）を変動させる。例えば、グローバルばらつきにより、配線層Ｍ２のショット内平均が高くなり、配線層Ｍ１のショット内平均が低くなった場合、パス間遅延差は、両者のショット内平均が一致する場合から変動する。このようなグローバルばらつきに起因する変動成分は、以下、「異層間ショット内平均差成分ΔＯＣＶｐ＿λ」と参照される。
【００２２】
＜同層間距離依存成分ΔＯＣＶｐ＿θ＞
次に、ローカルばらつきに起因する変動成分を考える。図５は、パス１とパス２が同じ配線層Ｍ１に形成される場合を示している。上述の通り、ローカルばらつきは、ショット内位置依存成分（ショット内傾向）を有している。従って、パス１とパス２が同じ配線層Ｍ１に形成される場合であっても、ショット内位置が異なれば、配線抵抗や配線容量が異なり得る。このことも、パス間遅延差（ｔｐｄ１−ｔｐｄ２）を変動させる。このような同層のローカルばらつきに起因する変動成分は、以下、「同層間距離依存成分ΔＯＣＶｐ＿θ」と参照される。尚、同層間距離依存成分ΔＯＣＶｐ＿θは、パス間距離ｄ（パス１とパス２との間の距離）に依存する。パス間距離ｄが０の場合、ΔＯＣＶｐ＿θも０であり、パス間距離ｄが増加するにつれてΔＯＣＶｐ＿θも増加する。詳細は後述される。
【００２３】
＜異層間距離依存成分ΔＯＣＶｐ＿ω＞
図６は、パス１とパス２が異なる配線層に形成される場合を示している。尚、ショット内位置依存成分（ショット内傾向）の異層間の関係を見やすくするため、それぞれの配線層のショット内平均は揃えてある。例えば、パス１は配線層Ｍ１だけに形成され、パス２は配線層Ｍ２だけに形成されているとする。図６に示されるように、ローカルばらつきのショット内位置依存成分（ショット内傾向）は、配線層Ｍ１、Ｍ２間で相違している。従って、ショット内位置が異なれば、配線抵抗や配線容量が異なり得る。このような異層間のローカルばらつきに起因する変動成分は、以下、「異層間距離依存成分ΔＯＣＶｐ＿ω」と参照される。尚、図６に示されるように、配線層Ｍ１、Ｍ２間のショット内傾向の差異は様々であるため、異層間距離依存成分ΔＯＣＶｐ＿ωとしては、配線層Ｍ１、Ｍ２間の差異の最大値（ワーストケース）を考えておく必要がある。
【００２４】
実際には、パスは複数の配線層にわたって形成されている場合もある。図７は、パス１とパス２の各々が配線層Ｍ１〜Ｍ３に形成されている場合のローカルばらつきの振り分けを概念的に示している。図７に示されるように、パス１とパス２の各々は、配線層毎に分離される。そして、パス１とパス２とで配線層が同じ部分（Ａ）には、同層間距離依存成分ΔＯＣＶｐ＿θが適用される。一方、パス１とパス２とで配線層が異なる部分（Ｂ）には、異層間距離依存成分ΔＯＣＶｐ＿ωが適用される。
【００２５】
＜ショット内ランダム成分ΔＯＣＶｐ＿φ＞
ローカルばらつきは、ランダムばらつきも含んでいる。このランダムばらつきに起因する変動成分は、以下、「ショット内ランダム成分ΔＯＣＶｐ＿φ」と参照される。本願発明者による解析によれば、ノミナル値（ティピカル値）に対するランダムばらつきの比率は０．２％程度であり、ランダムばらつきによる影響は無視してもよいことが判明した。但し、ランダムばらつきが考慮に入れられてもよい。ランダムばらつきが考慮される場合は、後の第４節において詳しく述べられる。
【００２６】
＜ΔＯＣＶｐ＞
本実施の形態によれば、配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、少なくとも上述の３つの成分ΔＯＣＶｐ＿λ、ΔＯＣＶｐ＿θ、及びΔＯＣＶｐ＿ωに分けて考えられる。ランダムばらつきの影響が無視される場合、変動成分ΔＯＣＶｐは、次の式（１）で表される。
【００２７】
【数１】
2011238164.tif 000003
【００２８】
次の第２節において詳しく説明されるように、これら３つの成分ΔＯＣＶｐ＿λ、ΔＯＣＶｐ＿θ、及びΔＯＣＶｐ＿ωは、それぞれ別々にモデル化される。変動成分ΔＯＣＶｐを３つの成分ΔＯＣＶｐ＿λ、ΔＯＣＶｐ＿θ、及びΔＯＣＶｐ＿ωに分けて考えることにより、配線ＯＣＶｐ係数は実状により沿うようになり、その精度が向上する。高精度の配線ＯＣＶｐ係数をＳＴＡで用いることにより、ＳＴＡの精度も向上し、結果として、歩留まりの向上及び設計コストの削減が期待される。
【００２９】
２．ΔＯＣＶｐのモデル
２−１．仮定
以下、本実施の形態に係る配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐのモデルを説明する。本実施の形態では、ΔＯＣＶｐの導出に際し、次のような仮定が行われる。
【００３０】
［仮定１］
遅延計算は、図８に示されるような「Ｅｌｍｏｒｅ遅延式」を用いることにより行われる。Ｅｌｍｏｒｅ遅延式において、第１段がセル遅延を表し、第２段が配線遅延を表している。Ｒｄｒｖは、トランジスタの出力抵抗である。Ｒｉｎｔ０は、単位長当たりの配線抵抗である。Ｃｉｎｔ０は、単位長当たりの配線容量である。ｌｉｎｔは、配線長である。Ｃｄｓ０は、インバータのドレイン−基板間容量である。Ｃｉｎ０は、インバータのゲート入力容量である。ｆ０はファンアウト数である。
【００３１】
［仮定２］
ランダムばらつきは無視し得る。
【００３２】
［仮定３］
配線としては、ローカル配線（グローバル配線と比較して、パス遅延に対して支配的）だけを考える。単位長あたりの抵抗Ｒｉｎｔ０、容量Ｃｉｎｔ０は、各配線層で等しい。抵抗Ｒ、容量Ｃのばらつきの標準偏差σは、各配線層で等しい。配線層間の相関係数は等しい。
【００３３】
［仮定４］
抵抗Ｒのばらつきと容量Ｃのばらつきとは、互いに一次従属で表される。つまり、次の関係式（２）が成り立つ。下記式（２）において、パラメータβは、抵抗Ｒの変動率ΔＲ／Ｒと容量Ｃの変動率ΔＣ／Ｃとの間の比例係数である。どの配線層でも、この関係式（２）は変わらない。
【００３４】
【数２】
2011238164.tif 000004
【００３５】
［仮定５］
各層のショット内傾向は特定の形に限定できない。また、配線層間で、ショット内傾向に相関はない。
【００３６】
［仮定６］
図９に示されるように、１つのパスに含まれる複数のゲート間配線のそれぞれの抵抗・容量のペアは、１つの抵抗・容量のペアに縮約（合算）される。
【００３７】
［仮定７］
図１０に示されるように、検証対象のパスペア（パス１、パス２）を構成する全セルを内包する最小の矩形を考える。そして、その矩形の対角線長を、パス間距離（パス１とパス２との間の距離）ｄと定義する。どの配線層でも、パス間距離はｄに固定される。
【００３８】
２−２．導出
図８で示されるＥｌｍｏｒｅ遅延式において、第１段がセル遅延を表し、第２段が配線遅延を表している。以下では、第２段の配線遅延だけを考える。また、ここでは、配線遅延中の第２項（次段のトランジスタ負荷容量を表す）は無視できる（Ｃｉｎｔ０・ｌｉｎｔ＞＞ｆ０・Ｃｉｎ０）。従って、配線遅延ｔｐｄは、次の式（３）で表される。式（３）中、パラメータαは遅延係数である。
【００３９】
【数３】
2011238164.tif 000005
【００４０】
次に、配線ばらつきによる、配線遅延ｔｐｄの変動Δｔｐｄについて考える。配線ばらつきを考慮した配線遅延（ｔｐｄ＋Δｔｐｄ）は、上記式（３）を用いることにより、次の式（４）のように表される。
【００４１】
【数４】
2011238164.tif 000006
【００４２】
ここで、ΔＲ・ΔＣは、無視できるぐらい小さい（ΔＲ・ΔＣ＜＜ΔＲ・Ｃ＋Ｒ・ΔＣ）。上記関係式（２）も考慮に入れると、遅延変動Δｔｐｄは、次の式（５）で表される。式（５）中、パラメータβは、上記式（２）で用いられた比例係数である。
【００４３】
【数５】
2011238164.tif 000007
【００４４】
次に、タイミング検証対象であるパス１とパス２を考える（図１及び図１１を参照）。以下の説明において、パス２に関するパラメータの参照記号には、ダッシュ（’）が付与される。また、単位長あたりの抵抗値Ｒｉｎｔ０は簡単にＲ０と表され、単位長あたりの容量値Ｃｉｎｔ０は簡単にＣ０と表される。σ（Ｒ０）は、単位長あたりの抵抗値Ｒ０のばらつきの標準偏差である。σ（Ｃ０）は、単位長あたりの容量値Ｃ０のばらつきの標準偏差である。また、ある配線層ｉの配線長ｌｉｎｔは、Ｌｉ、Ｌｉ’で表される。パス１の総配線長はＬ（＝Ｌ１＋Ｌ２＋Ｌ３＋・・・＋Ｌｎ）で表される。パス２の総配線長はＬ’（＝Ｌ１’＋Ｌ２’＋Ｌ３’＋・・・Ｌｎ’）で表される。配線層ｉと配線層ｊとの間の相関係数はｒｉｊで表される。
【００４５】
パス１の遅延値はｔｐｄで表され、パス２の遅延値はｔｐｄ’で表される。従って、パス間の遅延差は、ｔｐｄ−ｔｐｄ’である。そして、配線ばらつきによる遅延差変動成分は、Δ（ｔｐｄ−ｔｐｄ’）である。この遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、上記式（５）を用いることにより、次の式（６）で表される。
【００４６】
【数６】
2011238164.tif 000008
【００４７】
その一方、本実施の形態によれば、上述の通り、変動成分として、「異層間ショット内平均差成分」、「同層間距離依存成分」、及び「異層間距離依存成分」の３種類が別々に考慮される。遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）のうち異層間ショット内平均差成分は、Δｔｐｄ＿λである。遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）のうち同層間距離依存成分は、Δｔｐｄ＿θである。遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）のうち異層間距離依存成分は、Δｔｐｄ＿ωである。この場合、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（７）で表される。
【００４８】
【数７】
2011238164.tif 000009
【００４９】
以下、各成分について詳しく考える。
【００５０】
＜異層間ショット内平均差成分Δｔｐｄ＿λ＞
上記式（６）中のΔ（Ｌ・Ｃ−Ｌ’・Ｃ’）を考える。異層間ショット内平均差成分による（Ｌ・Ｃ−Ｌ’・Ｃ’）のばらつきの分散は、次の式（８）で表される。
【００５１】
【数８】
2011238164.tif 000010
【００５２】
ここで、Ｓｃｃ’は、共分散である。一般的に、共分散Ｓ（ａ＋ｂ）（ｃ＋ｄ）は、次の式（９）で表される。
【００５３】
【数９】
2011238164.tif 000011
【００５４】
また、Ｃ＝Ｃ０・Ｌ＝Ｃ０・（Ｌ１＋Ｌ２＋・・・＋Ｌｎ）、Ｃ’＝Ｃ０・Ｌ’＝Ｃ０・（Ｌ１’＋Ｌ２’＋・・・＋Ｌｎ’）であるため、上記式（８）から次の式（１０）が得られる。
【００５５】
【数１０】
2011238164.tif 000012
【００５６】
更に、上記［仮定３］から、配線層間の相関係数ｒｉｊは、共通の相関係数ｒを用いて次の式（１１）で表される。
【００５７】
【数１１】
2011238164.tif 000013
【００５８】
従って、上記式（１０）、（１１）から、次の式（１２）が得られる。
【００５９】
【数１２】
2011238164.tif 000014
【００６０】
式（６）及び式（１２）から、異層間ショット内平均差成分Δｔｐｄ＿λは、次の式（１３）で表される。
【００６１】
【数１３】
2011238164.tif 000015
【００６２】
式（１３）から分かるように、異層間ショット内平均差成分Δｔｐｄ＿λは、配線長Ｌｉ、Ｌｉ’に依存している。
【００６３】
＜距離依存成分Δｔｐｄ＿ω、Δｔｐｄ＿θ＞
便宜上、異層間距離依存成分Δｔｐｄ＿ω及び同層間距離依存成分Δｔｐｄ＿θをまとめて、距離依存成分Δｔｐｄ＿ωθと表す。距離依存成分Δｔｐｄ＿ωθは、異層間距離依存成分Δｔｐｄ＿ωと同層間距離依存成分Δｔｐｄ＿θとの和（Δｔｐｄ＿ω＋Δｔｐｄ＿θ）である。この距離依存成分Δｔｐｄ＿ωθは、次の式（１４）で表される。
【００６４】
【数１４】
2011238164.tif 000016
【００６５】
ここで、ΔＣｉ０は、各配線の単位長あたりのチップ内容量変動である。式（１４）中、ΔＣｉ０を含む項が、異層間距離依存成分Δｔｐｄ＿ωに対応しており、｜ΔＣｉ０−ΔＣ’ｉ０｜を含む項が、同層間距離依存成分Δｔｐｄ＿θに対応している。
【００６６】
容量変動は、距離に依存する。図１２は、抵抗あるいは容量の変動率と距離との関係を示している。図１２に示されるように、抵抗あるいは容量の変動率は、距離に依存しており、距離が大きくなるにつれ大きくなる。より詳細には、抵抗あるいは容量の変動率は、距離ｄｉｓｔの関数δ（ｄｉｓｔ）として表される。この関数δ（ｄｉｓｔ）は、次の式（１５）で表される。
【００６７】
【数１５】
2011238164.tif 000017
【００６８】
上記式（１５）中の係数ａ、ｂは、実シリコンデータ（ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）測定結果）から得られる。この関数δ（ｄｉｓｔ）を用いることにより、次の式（１６）が得られる。
【００６９】
【数１６】
2011238164.tif 000018
【００７０】
ここで、ｄはパス間距離（パス１とパス２との間の距離）であり、Ｄはチップサイズである（図１０参照）。既出の図６で示されたように、異層間距離依存成分としては、ばらつきレンジ分を考えておく必要がある。そのばらつきレンジに相当する距離として、パス間距離の最大値であるチップサイズＤを考えておけば十分である。上記式（１４）及び式（１６）から、次の式（１７）が得られる。
【００７１】
【数１７】
2011238164.tif 000019
【００７２】
式（１７）において、δ（Ｄ）を含む項が異層間距離依存成分Δｔｐｄ＿ωであり、δ（ｄ）を含む項が同層間距離依存成分Δｔｐｄ＿θである。異層間距離依存成分Δｔｐｄ＿ωは、配線長Ｌｉ、Ｌｉ’に加えて、チップサイズＤに依存している。一方、同層間距離依存成分Δｔｐｄ＿θは、配線長Ｌｉ、Ｌｉ’に加えて、パス間距離ｄに依存している。
【００７３】
＜遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）＞
上記式（７）、（１３）及び（１７）から、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（１８）で表される。
【００７４】
【数１８】
2011238164.tif 000020
【００７５】
ここで、異層間ショット内平均差成分Δｔｐｄ＿λ中のσλ（Ｃ０）は、ｎ・σ（Ｃ０）で表される。パラメータｎは、確率範囲であり、典型的には３である。式（１８）中の比例係数β、相関係数ｒ、及び標準偏差σ（Ｃ０）は、実シリコンデータ（ＴＥＧ測定結果）から得られる。
【００７６】
異層間ショット内平均差成分Δｔｐｄ＿λは、配線長Ｌｉ、Ｌｉ’に依存しており、関数ｆλ（Ｌｉ、Ｌｉ’）で表される。異層間距離依存成分Δｔｐｄ＿ωは、配線長Ｌｉ、Ｌｉ’及びチップサイズＤに依存しており、関数ｆω（Ｌｉ、Ｌｉ’、Ｄ）で表される。同層間距離依存成分Δｔｐｄ＿θは、配線長Ｌｉ、Ｌｉ’及びパス間距離ｄに依存しており、関数ｆθ（Ｌｉ、Ｌｉ’、ｄ）で表される。これら関数ｆλ、ｆω、ｆθを用いることにより、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（１９）で表される。
【００７７】
【数１９】
2011238164.tif 000021
【００７８】
＜配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐ＞
上記式（１９）で表される遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（２０）によって、配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐに変換される。
【００７９】
【数２０】
2011238164.tif 000022
【００８０】
式（２０）の分母Ｆ（ｔｐｄ、ｔｐｄ’）は、遅延値ｔｐｄあるいは及びｔｐｄ’に依存する量である。Ｆ（ｔｐｄ、ｔｐｄ’）は、例えば、パス１の遅延値ｔｐｄそのもの、又は、パス２の遅延値ｔｐｄ’そのものである。あるいは、Ｆ（ｔｐｄ、ｔｐｄ’）は、ｔｐｄとｔｐｄ’の平均値であるｔｐｄ＿ａｖｅであってもよい。遅延値ｔｐｄ、ｔｐｄ’、及び平均遅延値ｔｐｄ＿ａｖｅのそれぞれは、次の式（２１）で表される。
【００８１】
【数２１】
2011238164.tif 000023
【００８２】
例えば、Ｆ（ｔｐｄ、ｔｐｄ’）として平均遅延値ｔｐｄ＿ａｖｅが用いられる場合、変動成分ΔＯＣＶｐは、次の式（２２）で表される。
【００８３】
【数２２】
2011238164.tif 000024
【００８４】
より一般的に、配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、次の式（２３）で表される。
【００８５】
【数２３】
2011238164.tif 000025
【００８６】
異層間ショット内平均差成分ΔＯＣＶｐ＿λは、配線長Ｌｉ、Ｌｉ’に依存しており、関数ｇλ（Ｌｉ、Ｌｉ’）で表される。異層間距離依存成分ΔＯＣＶｐ＿ωは、配線長Ｌｉ、Ｌｉ’及びチップサイズＤに依存しており、関数ｇω（Ｌｉ、Ｌｉ’、Ｄ）で表される。同層間距離依存成分ΔＯＣＶｐ＿θは、配線長Ｌｉ、Ｌｉ’及びパス間距離ｄに依存しており、関数ｇθ（Ｌｉ、Ｌｉ’、ｄ）で表される。
【００８７】
以上に説明されたように、本実施の形態によれば、配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、３つの成分ΔＯＣＶｐ＿λ、ΔＯＣＶｐ＿θ、及びΔＯＣＶｐ＿ωに分けられ、それぞれモデル化される。変動成分ΔＯＣＶｐを３つの成分ΔＯＣＶｐ＿λ、ΔＯＣＶｐ＿θ、及びΔＯＣＶｐ＿ωに分けて考えることにより、配線ＯＣＶｐ係数は実状により沿うようになり、その精度が向上する。高精度の配線ＯＣＶｐ係数をＳＴＡで用いることにより、ＳＴＡの精度も向上し、結果として、歩留まりの向上及び設計コストの削減が期待される。
【００８８】
３．設計システム、設計方法
図１３は、本実施の形態に係る半導体装置の設計方法を示すフローチャートである。まず、ステップＳ１０において、設計回路のネットリストＮＥＴに基いて、レイアウト処理（セル配置（ｃｅｌｌ  ｐｌａｃｅｍｅｎｔ）、配線（ｒｏｕｔｉｎｇ））が実行される。その結果、設計回路のレイアウトを示すレイアウトデータＬＡＹが作成される。
【００８９】
次に、ステップＳ２０において、レイアウトデータＬＡＹに基いて、ＬＰＥ（Ｌａｙｏｕｔ  Ｐａｒａｍｅｔｅｒ  Ｅｘｔｒａｃｔｉｏｎ）処理が実行され、寄生ＣＲが抽出される。抽出された寄生ＣＲをネットリストＮＥＴに組み込むことにより、寄生ＣＲ付ネットリストＮＥＴ＿ＣＲが作成される。
【００９０】
次に、ステップＳ３０において、寄生ＣＲ付ネットリストＮＥＴ＿ＣＲを用いることにより遅延計算が行われ、遅延ファイルＳＤＦが作成される。尚、遅延ファイルＳＤＦは、配線遅延値だけでなく、予め算出されているセル遅延値も示している。
【００９１】
次に、ステップＳ４０において、遅延ファイルＳＤＦに基いて、ＳＴＡ（タイミング解析）が実行される。タイミング解析の結果がＦＡＩＬの場合（ステップＳ５０；Ｎｏ）、処理は上流のステップＳ１０に戻り、レイアウトの変更が行われる。タイミング解析の結果がＰＡＳＳの場合（ステップＳ５０；Ｙｅｓ）、最終的なレイアウトデータＬＡＹが決定する（ステップＳ６０）。
【００９２】
その後、決定したレイアウトデータＬＡＹに従って、設計された半導体装置が製造される（ステップＳ７０）。
【００９３】
図１４は、本実施の形態におけるＳＴＡ（ステップＳ４０）をより詳しく示している。セルＯＣＶ係数データＣＯＣＶは、セル遅延値に適用されるＯＣＶｐ係数を示す。配線ＯＣＶｐデータＩＯＣＶは、配線遅延値に適用される配線ＯＣＶｐ係数のモデル（式（２２）、式（２３）参照）を示している。上述の通り、ΔＯＣＶｐは、配線長Ｌｉ，Ｌｉ’、パス間距離ｄ、及びチップサイズＤに依存している。
【００９４】
各パスの配線長Ｌｉ，Ｌｉ’は、配線長データＬＮＧにより与えられる。パス間距離ｄは、セル配置データＰＬＣにより与えられる。これら配線長データＬＮＧ及びセル配置データＰＬＣは、例えば、上記ＬＰＥ処理（ステップＳ２０）により得られる。但しそれに限られず、例えば、配線長データＬＮＧは、レイアウトデータＬＡＹから別途算出されてもよい。また、配線長データＬＮＧは、遅延ファイルＳＤＦに組み込まれていてもよい。チップサイズＤは、チップサイズデータＣＳＺにより与えられる。このチップサイズデータＣＳＺは、設計対象の半導体装置の仕様に基いて作成される。
【００９５】
ＳＴＡを実行するＳＴＡ部４０は、遅延ファイルＳＤＦ、セルＯＣＶ係数データＣＯＣＶ、配線ＯＣＶｐデータＩＯＣＶ、配線長データＬＮＧ、セル配置データＰＬＣ、チップサイズデータＣＳＺ等を、記憶装置から読み込む。ＳＴＡ部４０は、遅延ファイルＳＤＦにより与えられるセル遅延値に、セルＯＣＶ係数データＣＯＣＶで与えられるＯＣＶ係数を適用する。また、ＳＴＡ部４０は、配線ＯＣＶｐデータＩＯＣＶで与えられる配線ＯＣＶｐ係数のモデルに、配線長Ｌｉ，Ｌｉ’、パス間距離ｄ、及びチップサイズＤといったパラメータを適宜適用することにより、配線ＯＣＶｐ係数を算出する。更に、ＳＴＡ部４０は、算出した配線ＯＣＶｐ係数を、遅延ファイルＳＤＦにより与えられる配線遅延値に適用する。これにより、ＳＴＡ部４０は、製造ばらつきを考慮した高精度なＳＴＡを実行することができる。
【００９６】
図１５は、本実施の形態に係る設計システム１の構成例を示すブロック図である。設計システム１は、処理装置２及び記憶装置３を備えている。処理装置２は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を備えている。記憶装置３は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）を含んでいる。
【００９７】
記憶装置３には、ネットリストＮＥＴ、レイアウトデータＬＡＹ、寄生ＣＲ付ネットリストＮＥＴ＿ＣＲ、遅延ファイルＳＤＦ、セルＯＣＶ係数データＣＯＣＶ、配線ＯＣＶｐデータＩＯＣＶ、配線長データＬＮＧ、セル配置データＰＬＣ、チップサイズデータＣＳＺ等が格納される。
【００９８】
処理装置２は、レイアウト部１０、ＬＰＥ部２０、遅延ファイル作成部３０、及びＳＴＡ部４０を備えている。レイアウト部１０は、レイアウト処理（ステップＳ１０）を実行する機能ブロックである。ＬＰＥ部２０は、ＬＰＥ処理（ステップＳ２０）を実行する機能ブロックである。遅延ファイル作成部３０は、遅延ファイル作成処理（ステップＳ３０）を実行する機能ブロックである。ＳＴＡ部４０は、ＳＴＡ処理（ステップＳ４０）を実行する機能ブロックである（図１４参照）。これら機能ブロックは、記憶装置３から必要なデータを読み出し、また、作成したデータを記憶装置３に格納する。
【００９９】
また、これら機能ブロックは、処理装置２が設計プログラム群ＰＲＯＧを実行することにより実現される。設計プログラム群ＰＲＯＧは、コンピュータ（処理装置２）によって実行される少なくとも１つのコンピュータプログラムからなる。この設計プログラム群ＰＲＯＧは、記憶装置３に格納されている。設計プログラム群ＰＲＯＧは、コンピュータ読み取り可能な記録媒体に記録されていてもよい。
【０１００】
本実施の形態によれば、高精度の配線ＯＣＶｐ係数をＳＴＡで用いることにより、ＳＴＡの精度も向上する。その結果、歩留まりの向上及び設計コストの削減が期待される。
【０１０１】
４．変形例
変形例として、ランダムばらつきを無視せず、考慮に入れる場合を説明する。遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）のうちランダムばらつきに起因する成分は、ランダム成分Δｔｐｄ＿φである。配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐのうちランダムばらつきに起因する成分は、ショット内ランダム成分ΔＯＣＶｐ＿φである。
【０１０２】
まず、既出の式（３）、（４）から、次の式（２４）が得られる。
【０１０３】
【数２４】
2011238164.tif 000026
【０１０４】
従って、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（２５）で表される。
【０１０５】
【数２５】
2011238164.tif 000027
【０１０６】
パス１の抵抗のランダムばらつきの標準偏差はσｒ（Ｒ）である。パス１の容量のランダムばらつきの標準偏差はσｒ（Ｃ）である。パス２の抵抗のランダムばらつきの標準偏差はσｒ（Ｒ’）である。パス２の容量のランダムばらつきの標準偏差はσｒ（Ｃ’）である。容量のばらつきに関する、パス１とパス２との間の相関係数はｒＣＣ’＿ｒである。抵抗のばらつきに関する、パス１とパス２との間の相関係数はｒＲＲ’＿ｒである。抵抗と容量のばらつきに関する、パス１とパス２との間の相関係数はｒＲＣ＿ｒである。今、ランダムばらつきを考えているので、ｒＣＣ’＿ｒ＝ｒＲＲ’＿ｒ＝０であり、ｒＲＣ＿ｒ＝定数である。このとき、次の式（２６）が得られる。
【０１０７】
【数２６】
2011238164.tif 000028
【０１０８】
各配線のＰｅｌｇｒｏｍ係数は等しいので、ランダムばらつきの絶対値はパスのトータル配線長（Ｌ，Ｌ’）で決まる。抵抗のＰｅｌｇｒｏｍ係数がＰＲであり、容量のＰｅｌｇｒｏｍ係数がＰＣであるとき、次の式（２７）が得られる。
【０１０９】
【数２７】
2011238164.tif 000029
【０１１０】
上記式（２６）、（２７）から、次の式（２８）が得られる。
【０１１１】
【数２８】
2011238164.tif 000030
【０１１２】
上記式（２５）、（２８）から、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）のランダム成分Δｔｐｄ＿φは、次の式（２９）で表されることになる。
【０１１３】
【数２９】
2011238164.tif 000031
【０１１４】
ランダム成分Δｔｐｄ＿φは、配線長Ｌ、Ｌ’に依存しており、関数ｆφ（Ｌ、Ｌ’）で表される。ランダム成分Δｔｐｄ＿φと異層間ショット内平均差成分Δｔｐｄ＿λとは互いに独立であるため、遅延差変動成分Δ（ｔｐｄ−ｔｐｄ’）は、次の式（３０）で表される。
【０１１５】
【数３０】
2011238164.tif 000032
【０１１６】
ショット内ランダム成分ΔＯＣＶｐ＿φは、配線長Ｌ、Ｌ’に依存しており、関数ｇφ（Ｌ、Ｌ’）で表される。ショット内ランダム成分ΔＯＣＶｐ＿φと異層間ショット内平均差成分ΔＯＣＶｐ＿λとは互いに独立であるため、配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、次の式（３１）で表される。
【０１１７】
【数３１】
2011238164.tif 000033
【０１１８】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【０１１９】
１    設計システム
２    処理装置
３    記憶装置
１０    レイアウト部
２０    ＬＰＥ部
３０    遅延ファイル作成部
４０    ＳＴＡ部
ＮＥＴ    ネットリスト
ＬＡＹ    レイアウトデータ
ＮＥＴ＿ＣＲ    寄生ＣＲ付ネットリスト
ＳＤＦ    遅延ファイル
ＣＯＣＶ  セルＯＣＶ係数データ
ＩＯＣＶ  配線ＯＣＶｐデータ
ＬＮＧ    配線長データ
ＰＬＣ    セル配置データ
ＣＳＺ    チップサイズデータ
ＰＲＯＧ  設計プログラム群
【図１】
2011238164.tif 000035
【図２】
2011238164.tif 000036
【図３】
2011238164.tif 000037
【図４】
2011238164.tif 000038
【図５】
2011238164.tif 000039
【図６】
2011238164.tif 000040
【図７】
2011238164.tif 000041
【図８】
2011238164.tif 000042
【図９】
2011238164.tif 000043
【図１０】
2011238164.tif 000044
【図１１】
2011238164.tif 000045
【図１２】
2011238164.tif 000046
【図１３】
2011238164.tif 000047
【図１４】
2011238164.tif 000048
【図１５】
2011238164.tif 000049