(57)【要約】【課題】良好なレーザ特性と変調器特性とを有する半導体光集積素子を容易に得られる構造体を提供する。【解決手段】基板と、基板のレーザ領域から光変調器領域にわたって形成されたｎ型の下部クラッド層と、を備え、レーザ領域には、下部クラッド層上に形成されたメサ状の活性層と、活性層上に形成されたｐ型上部クラッド層と、活性層のメサ側壁に形成された半絶縁型電流狭窄層と、半絶縁型電流狭窄層に積層されたｎ型電流狭窄層とを有するレーザが形成されており、光変調器領域には、下部クラッド層上に形成され、活性層と接合しているメサ状の光導波路層と、光導波路層を埋没する半絶縁型埋込層と、半絶縁型埋込層上に積層されたｎ型上部クラッド層と、を有する光変調器が形成されており、半絶縁型電流狭窄層と半絶縁型埋込層とが同一組成からなり、ｎ型電流狭窄層とｎ型上部クラッド層とが同一組成からなる。【選択図】図１
2011077329.tif 000002
【特許請求の範囲】
【請求項１】
順バイアスが印加される光半導体素子領域と前記光半導体素子領域に接続している光変調器領域とが設けられた基板と、
前記基板の前記光半導体素子領域から前記光変調器領域にわたって形成されたｎ型の下部クラッド層と、
を備え、
前記光半導体素子領域には、
前記下部クラッド層上に形成されたメサ状の活性層と、
前記活性層上に形成されたｐ型上部クラッド層と、
前記活性層のメサ側壁に形成された半絶縁型電流狭窄層と、
前記半絶縁型電流狭窄層に積層されたｎ型電流狭窄層と、
を有する光半導体素子が形成されており、
前記光変調器領域には、
前記下部クラッド層上に形成され、前記活性層と接合しているメサ状の光導波路層と、
前記光導波路層を埋没する半絶縁型埋込層と、
前記半絶縁型埋込層上に積層されたｎ型上部クラッド層と、
を有する光変調器が形成されており、
前記半絶縁型電流狭窄層と前記半絶縁型埋込層とが同一組成からなり、前記ｎ型電流狭窄層と前記ｎ型上部クラッド層とが同一組成からなる、半導体光集積素子。
【請求項２】
前記半絶縁型電流狭窄層と前記半絶縁型埋込層とが前記光半導体素子領域及び前記光変調器領域に跨って一連の層をなしている、請求項１に記載の半導体光集積素子。
【請求項３】
前記活性層のメサ側壁から前記活性層のメサ幅の３倍以上離れた位置における前記半絶縁型電流狭窄層の厚みと、前記光導波路層のメサ側壁から前記光導波路層のメサ幅の３倍以上離れた位置における前記半絶縁型埋込層の厚みとが互いに略同一である、請求項１又は２に記載の半導体光集積素子。
【請求項４】
前記光半導体素子領域に前記ｐ型上部クラッド層を挟んで前記下部クラッド層に達する溝が形成され、且つ、前記光変調器領域に前記光導波路層、前記半絶縁型埋込層及び前記ｎ型上部クラッド層を含むメサ構造が形成されている、請求項１乃至３いずれかに記載の半導体光集積素子。
【請求項５】
前記光導波路層と前記半絶縁型埋込層との間に形成された半絶縁型上部クラッド層を備え、前記半絶縁型埋込層の前記半絶縁型上部クラッド層に接する面に再成長界面が形成されており、
前記ｐ型上部クラッド層は、前記半絶縁型上部クラッド層と接合している第一のｐ型半導体層と前記第一のｐ型半導体層上に形成された第二のｐ型半導体層とから構成され、前記第二のｐ型半導体層が前記第一のｐ型半導体層に接する面に再成長界面を有する、請求項１乃至４いずれかに記載の半導体光集積素子。
【請求項６】
前記光導波路層と前記半絶縁型埋込層との間に形成されたｐ型半導体薄膜を備え、
前記第一の上部クラッド層は、前記ｐ型半導体薄膜と接合している第一のｐ型半導体層と前記第一のｐ型半導体層上に形成された第二のｐ型半導体層とから構成されている、請求項１乃至４いずれかに記載の半導体光集積素子。
【請求項７】
前記基板が、半絶縁型半導体基板である、請求項１乃至６いずれかに記載の半導体光集積素子。
【請求項８】
前記ｎ型電流狭窄層と前記ｎ型上部クラッド層とが接続していない、請求項１乃至７いずれかに記載の半導体光集積素子。
【請求項９】
順バイアスが印加される光半導体素子領域と前記光半導体素子領域に接続している光変調器領域とが設けられた基板上に、前記光半導体素子領域から前記光変調器領域にわたってｎ型の下部クラッド層を形成する工程と、
前記下部クラッド層上に活性層を形成する工程と、
前記活性層上にｐ型上部クラッド層を形成する工程と、
前記光変調器領域に形成された前記活性層を除去して前記下部クラッド層を露出させる工程と、
露出した前記下部クラッド層上に前記活性層に接合するように光導波路層を形成する工程と、
前記光半導体素子領域に前記下部クラッド層及び前記活性層を含む第一のメサ構造を形成するとともに、前記下部クラッド層及び前記光導波路層を含む第二のメサ構造を形成する工程と、
前記活性層のメサ側壁に半絶縁型電流狭窄層を形成するとともに、前記半絶縁型電流狭窄層と同一の成膜プロセスで前記光導波路層を埋没する半絶縁型埋込層を形成する工程と、
前記半絶縁型電流狭窄層にｎ型電流狭窄層を積層するとともに、前記ｎ型電流狭窄層と同一の成膜プロセスで前記半絶縁型埋込層上にｎ型上部クラッド層を積層する工程と、
を含む、半導体光集積素子の製造方法。
【請求項１０】
前記活性層上にｐ型上部クラッド層を形成する前記工程は、
前記下部クラッド層を露出させる前記工程の前に前記活性層上に第一のｐ型半導体層を形成する工程と、
前記ｎ型電流狭窄層を積層する前記工程の後に前記第一のｐ型半導体層上に第二のｐ型半導体層を形成する工程と、
を含み、
前記下部クラッド層を露出させる前記工程において、前記活性層とともに前記光変調器領域に形成された前記第一のｐ型半導体層を除去し、
前記第一、前記第二のメサ構造を形成する前記工程において、前記第一、前記第二のメサ構造を形成する前に前記第一のｐ型半導体層上にマスクを形成し、
前記第二のｐ型半導体層を形成する前記工程において、前記第一のｐ型半導体層上に形成された前記マスクを除去した後、前記第一のｐ型半導体層上に前記第二のｐ型半導体層を形成する、請求項９に記載の半導体光集積素子の製造方法。
【請求項１１】
前記光導波路層を形成する前記工程において、前記第一のｐ型半導体層に接合するように半絶縁型半導体層を形成し、
前記半絶縁型埋込層を形成する前記工程において、前記光導波路層上のマスクを除去した後、前記半絶縁型半導体層上に前記半絶縁型埋込層を再成長させる、請求項１０に記載の半導体光集積素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光集積素子、及びその製造方法に関する。
【背景技術】
【０００２】
近年、光通信システムで使用される波長可変レーザには、波長可変機能だけでなく、光変調機能の集積化が求められている。特に、低電圧駆動下での超高速光変調特性や、多値変調等の高度変調フォーマットへの対応が重要である。集積の手法としては、素子サイズの小型化が可能なモノリシック集積が望ましい。モノリシック集積は、アセンブリーコストを低減できるため、低価格の点でも期待される。
【０００３】
一般に、順バイアス領域は、活性層上部がｐ型クラッド層、活性層下部がｎ型バッファー層を有する構造で形成される。そこで、波長可変レーザと光変調器とをモノリシック集積する場合、光変調器には、上からｐ型クラッド層−ノンドープ（以後'ｉ'と表示）光導波路コア層−ｎ型バッファー層からなるｐ−ｉ−ｎ型導波路層構造を採用することで、波長可変レーザと光変調器とが共にｐ型クラッド層を有することとなり、素子間でｐ型クラッド層を共有することができる。この場合、波長可変レーザと光変調器との異機能領域の光導波路層の集積は、例えば特許文献１に記載されているバットジョイント（ＢＪ）接合技術を用いることができる。
【０００４】
図１１に特許文献１に記載されているバットジョイント接合による光導波路層の接合方法を示す。この方法では、ｎ−ＩｎＰ基板５０１上に光導波路層５０２とｐ−ＩｎＰクラッド層５０３とを形成し、ｐ−ＩｎＰクラッド層５０３の一部にＳｉＯ２マスク５０４を形成する（図１１（ａ））。ＳｉＯ２マスク５０４で覆われていない第二の領域の光導波路層５０２及びｐ−ＩｎＰクラッド層５０３の部分を、それぞれ、エッチングする（図１１（ｂ））。エッチングされて露出したｎ−ＩｎＰ基板５０１上に光導波路層５０５とｐ−ＩｎＰクラッド層５０６を形成し（図１１（ｃ））し、ｐ−ＩｎＰクラッド層５０３及びｐ−ＩｎＰクラッド層５０６の上にｐ−ＩｎＰクラッド層５０７を形成する（図１１（ｄ））。
【０００５】
バットジョイント結合では、光導波路層の上部クラッド層側へのせり上がりによる、接合点での異常成長や結合損失が問題となる。図１１に示すようなバットジョイント接合技術では、第一の領域（例えば順バイアス領域）の上部クラッド層（ｐ−ＩｎＰクラッド層５０３）がサブマイクロメートル程度と十分薄い層厚において光導波路層の接合を行う。こうすることで、第二領域（例えば光変調器領域）の光導波路層５０５が接合面において第一の領域の上部クラッド層側へのせり上がりが抑えられ、接合点での異常成長や結合損失が大きくなるという問題が抑制される。しかしながら、本技術を用いた場合、クラッド層厚が厚い場合の接合が困難となる。そこで、ｐ−ＩｎＰクラッド層５０７のように、光導波路層の接合後に第一の領域及び第二の領域に共有のクラッド層を形成させることで上部クラッド層の厚みを確保する。
【０００６】
図１２は、光変調器の例を示す。図１２（ａ）は、ｐ−ｉ−ｎ構造光変調器の一例を示す。このｐ−ｉ−ｎ構造光変調器には、ｎ−ＩｎＰ基板６０１上に光導波路層６０２とｐ−ＩｎＰクラッド層６０３とが積層されたメサ構造が形成されている。ｐ−ＩｎＰクラッド層６０３上にはシグナル電極６０４が形成され、ｎ−ＩｎＰ基板６０１の下面にはグランド電極６０５が形成されている。図１２（ａ）に示すようなｐ−ｉ−ｎ構造光変調器の特長は、薄いｉ層である光導波路層６０２に印加電界が集中するため屈折率の変調効率が高く、短い導波路長で高い消光比が得られることである。反面、短所として、この薄いｉ層が大きなキャパシタンスをもつため変調ＲＦ信号と光信号の位相速度整合やインピーダンス整合をとることが難しい。また、ｐ−ＩｎＰクラッド層６０３での光吸収損失や電気信号の吸収損が大きいことも問題となる。
【０００７】
このｐ−ｉ−ｎ構造光変調器の短所を改善する構造として図１２（ｂ）に示すようなｎ−ＳＩ(半絶縁型層)−ｉ−ｎ構造光変調器が特許文献２に記載されている。このｎ−ＳＩ−ｉ−ｎ構造光変調器には、ＳＩ−ＩｎＰ基板６０６上にｎ−ＩｎＰバッファー層６０７とｉ−光導波路層６０８とＳＩ−ＩｎＰクラッド層６０９とｎ−ＩｎＰクラッド層６１０とが積層されたメサ構造が形成されている。ｎ−ＩｎＰクラッド層６１０上にシグナル電極６１１が形成され、ｎ−ＩｎＰバッファー層６０７上にグランド電極６１２が形成されている。
【０００８】
このｎ−ＳＩ−ｉ−ｎ構造は、ｐ型半導体層に起因する光信号や電気信号の損失を小さくでき、位相速度整合やインピーダンス整合が容易で広帯域化に有利である。また、ｎ−ＩｎＰクラッド層６１０とｉ−光導波路層６０８との間にＳＩ−ＩｎＰクラッド層６０９を挿入することで、高い耐電圧特性を確保している。印加される電界はＳＩ層及びｉ層内の限られた領域に印加されるため、電気光学効果による屈折率の変調効率を大きくとることができる。したがって、このような構成によれば、低電圧駆動、短い電極長での光変調が可能になる。しかしながら、ｎ−ＳＩ−ｉ-ｎ構造光変調器と波長可変レーザのような順バイアス領域とではクラッド層が異なるため、両者のモノリシック集積は非常に困難であるという問題がある。
【０００９】
一方、導波路構造については、波長可変レーザのような順バイアス領域では、埋込型（ＢＨ）構造やリッジ導波路構造等が適用されている。また、光変調器領域では、ハイメサ導波路構造、ハイメサ高抵抗埋込型（ＳＩ−ＢＨ）構造（導波路メサの側面をＳＩ層のみで埋め込み成長した構造）、リッジ導波路構造等が適用されている。しかしながら、モノリシック集積化を考えると各領域で異なる導波路構造にするのは作製上容易ではない。そのため、モノリシック集積では、順バイアス領域及び光変調器領域それぞれにおいて最適な導波路構造にすることが困難である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平０９−１０２６４９号公報
【特許文献２】国際公開第２００４／０８１６３８号パンフレット
【特許文献３】特開平１１−８７８４４ 号公報
【特許文献４】特開平０７−１４２６９９号公報
【特許文献５】特願２００８−９１９２４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
異なるクラッド層を有する複数の領域をモノリシック集積する手段として、次のような方法が考えられている。
（ｉ）通常の光導波路層のみのバットジョイントではなく、光導波路層と厚膜のクラッド層とを含んだ形でのバットジョイント形成（図１３）。
（ｉｉ）通常のバットジョイント後に、一方の領域のクラッド層を全面成長にて形成し、その後、もう一方の領域のクラッド層を除去し、クラッド層を除去した領域に所望のクラッド層を形成する。（図１４）
【００１２】
図１３は、（ｉ）を説明する図である。この方法では、まず、ＩｎＰ基板７０１上に第一の領域の光導波路層７０２と第一の領域のＩｎＰクラッド層７０３を形成し、第一の領域のＩｎＰクラッド層７０３の一部にＳｉＯ２マスク７０４を形成する（図１３（ａ））。ＳｉＯ２マスク７０４で覆われていない部分のみをエッチングし、光導波路層７０２及びＩｎＰクラッド層７０３を除去してＩｎＰ基板７０１を露出させる（図１３（ｂ））。露出したＩｎＰ基板７０１上に第二の領域の光導波路層７０５と第二の領域のＩｎＰクラッド層７０６とを形成する（図１３（ｃ））。
【００１３】
方法（ｉ）に関し、特許文献３には、上部クラッド層の層厚が１μｍ程度の厚い状態でも結合可能なバットジョイント技術が記載されている。この方法により、異なる光導波路層７０２、７０５と異なるドーピングを有するクラッド層７０３、７０６を同時に同じ接合点で集積する構造が可能となり、異なる領域の上部クラッド層を共通にしなければならないという制約は解消される。また、最後に第一の領域及び第二の領域に共有のクラッド層を追加で成長する必要がなく、成長回数の削減が可能となる。
【００１４】
しかしながら、方法（ｉ）を実施する上では、多くの制約や困難性がある。例えば、構造上の制限や作製上の制約があり、具体的には、ａ）光導波路層を接合面のクラッド層にせり上げないように制御するために、接合される側のクラッド層厚を１μｍ程度に抑えるという層厚の制限、ｂ）接合面角度を適切に選定する、ｃ）光導波路層やクラッド層の形状をサイドエッチングにより制御する、といったことが挙げられる。更に、結晶成長条件の制約なども考えられる。したがって、方法（ｉ）によるバットジョイントの実現は容易ではない。
【００１５】
図１４は、方法（ｉｉ）を説明する図である。この方法では、まず、ＩｎＰ基板８０１上に第一の領域の光導波路層８０２と第一の領域のＩｎＰクラッド層８０３を形成し、第一の領域のＩｎＰクラッド層８０３の一部にＳｉＯ２マスク８０４を形成する（図１４（ａ））。ＳｉＯ２マスク８０４で覆われていない部分のみをエッチングし、第二の領域の光導波路層８０２及びＩｎＰクラッド層８０３を除去して、ＩｎＰ基板８０１を露出させる（図１４（ｂ））。露出したＩｎＰ基板８０１上に第二の領域の光導波路層８０５と第二の領域のＩｎＰクラッド層８０６を形成する（図１４（ｃ））。ＳｉＯ２マスク８０４を除去した後第一の領域のＩｎＰクラッド層８０７を成長して（図１４（ｄ））、続いてＳｉＯ２マスク８０８を形成した後エッチングを行い（図１４（ｅ））、第二の領域のＩｎＰクラッド層８０９を成長する（図１４（ｆ））。
【００１６】
方法（ｉｉ）では、ａ）成長回数が増えるうえに、ｂ）ＩｎＰクラッド層８０６を除去した状態で再成長を行うため、光導波路層８０５上面への組成変動や界面への変成層の形成等の問題が懸念される。更に、ｃ）接合面において結晶成長面での段差が生じるため、この段差付近において、その後の導波路形成の際の露光、ドライエッチング、及び導波路側面のＢＨ成長のスループロセスにおいて不具合が起こりやすいという問題がある。
【００１７】
また、近年、レーザ、光増幅器、位相制御装置、光変調器等を集積するなど３つ以上の異機能領域をモノリシック集積することも求められており、方法（ｉ）、（ｉｉ）ともに、バットジョイント接合を繰り返し行う困難性も加味される。
【００１８】
このように、異なるクラッド層を有する異機能領域のバットジョイント接合は、実現可能であるが、形成条件の制約、スループロセスの不具合発生の懸念、成長等の作製工数の増加といった課題を抱えている。
【００１９】
一方、導波路構造について考えてみると、順バイアス領域とモノリシック集積する光変調器を実現するために、同一素子内で全て同一の導波路構造が構成されることがプロセス簡易化のために重要であった。例えば、順バイアス領域に高電流狭窄特性の埋め込みヘテロ（ＢＨ）構造、光変調器領域に超低容量のＢＨ構造が求められることから、これらを満たす構造として高抵抗層ＢＨ構造が考えられる。高抵抗ＢＨ構造ならば、ハイメサ導波路を形成し、高抵抗層単層を導波路側面に形成すればよく、電流狭窄層成長とクラッド層成長を要する２回埋込構造やｐ−ｎ−ｐ埋込構造に比べ、作製が容易でもある。しかし、ハイメサ高抵抗ＢＨ構造のレーザは、ｐ−ｎ−ｐ埋込構造のレーザに比べ、電流−光出力特性において、光出力飽和が大きいといった課題がある。
【００２０】
集積された２領域において異なる導波路構造を実現する方法が特許文献４に記載されている。一方の領域において上部クラッド層を選択成長により形成することでリッジ導波路を形成し、もう一方の領域おいては導波路全体を埋め込むことでホモＢＨ構造を形成し、ＳｉＯ２マスク用いて選択成長とホモＢＨ構造の形成とを同時に行うことにより２領域の異なる導波路構造を同時形成している。
【００２１】
しかしながら、特許文献４記載の方法も、レーザがホモＢＨ構造になるため良好な電流−光出力特性は得られない。これは、異なる領域において、異なる導波路構造を形成するには、作製上の制約を受けるため、最適化を図りづらいことによる。
【００２２】
このように、モノリシック半導体集積素子において、各領域の特性を考慮し、作製工程も複雑にせずに、層構造と導波路構造を個別最適化のために異なる構造にすることは困難である。
【００２３】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、良好なレーザ特性と変調器特性とを有する半導体光集積素子が容易に得られる構造体を提供することにある。
【課題を解決するための手段】
【００２４】
本発明によれば、
順バイアスが印加される光半導体素子領域と前記光半導体素子領域に接続している光変調器領域とが設けられた基板と、
前記基板の前記光半導体素子領域から前記光変調器領域にわたって形成されたｎ型の下部クラッド層と、
を備え、
前記光半導体素子領域には、
前記下部クラッド層上に形成されたメサ状の活性層と、
前記活性層上に形成されたｐ型上部クラッド層と、
前記活性層のメサ側壁に形成された半絶縁型電流狭窄層と、
前記半絶縁型電流狭窄層に積層されたｎ型電流狭窄層と、
を有する光半導体素子が形成されており、
前記光変調器領域には、
前記下部クラッド層上に形成され、前記活性層と接合しているメサ状の光導波路層と、
前記光導波路層を埋没する半絶縁型埋込層と、
前記半絶縁型埋込層上に積層されたｎ型上部クラッド層と、
を有する光変調器が形成されており、
前記半絶縁型電流狭窄層と前記半絶縁型埋込層とが同一組成からなり、前記ｎ型電流狭窄層と前記ｎ型上部クラッド層とが同一組成からなる、半導体光集積素子
が提供される。
【００２５】
また、本発明によれば、
順バイアスが印加される光半導体素子領域と前記光半導体素子領域に接続している光変調器領域とが設けられた基板上に、前記光半導体素子領域から前記光変調器領域にわたってｎ型の下部クラッド層を形成する工程と、
前記下部クラッド層上に活性層を形成する工程と、
前記活性層上にｐ型上部クラッド層を形成する工程と、
前記光変調器領域に形成された前記活性層を除去して前記下部クラッド層を露出させる工程と、
露出した前記下部クラッド層上に前記活性層に接合するように光導波路層を形成する工程と、
前記光半導体素子領域に前記下部クラッド層及び前記活性層を含む第一のメサ構造を形成するとともに、前記下部クラッド層及び前記光導波路層を含む第二のメサ構造を形成する工程と、
前記活性層のメサ側壁に半絶縁型電流狭窄層を形成するとともに、前記半絶縁型電流狭窄層と同一の成膜プロセスで前記光導波路層を埋没する半絶縁型埋込層を形成する工程と、
前記半絶縁型電流狭窄層にｎ型電流狭窄層を積層するとともに、前記ｎ型電流狭窄層と同一の成膜プロセスで前記半絶縁型埋込層上にｎ型上部クラッド層を積層する工程と、
を含む、半導体光集積素子の製造方法
が提供される。
【発明の効果】
【００２６】
本発明によれば、ｐ−ｉ−ｎ構造からなる光半導体素子とｎ−ＳＩ−ｉ−ｎ構造からなる光変調器とをモノリシック集積することができ、良好なレーザ特性と変調特性とを有する半導体光集積素子を容易に得ることができる。
【図面の簡単な説明】
【００２７】
【図１】第一の実施形態に係る半導体光集積素子を示す模式図である。（ａ）は、実施の形態に係る半導体光集積素子の平面図である。（ｂ）は、（ａ）のＣ−Ｃ'断面図である。（ｃ）は、（ａ）のＢ−Ｂ'断面図である。
【図２】第一の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図３】第一の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図４】第一の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図５】第一の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図６】第一の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図７】第二の実施形態に係る半導体光集積素子を示す模式図である。（ａ）は、図１のＢ−Ｂ'断面図である。（ｂ）は、図１のＣ−Ｃ'断面図である。（ｃ）は、図１のＤ−Ｄ'断面図である。
【図８】第三の実施形態に係る半導体光集積素子を示す模式的な平面図である。
【図９】第三の実施形態に係る半導体光集積素子の製造方法を説明する図である。
【図１０】第三の実施形態に係る半導体光集積素子を示す模式的な断面図である。（ａ）は、図８のＢ−Ｂ'の断面図である。（ｂ）は、図８のＣ−Ｃ'の断面図である。（ｃ）は、図８のＤ−Ｄ'の断面図である。
【図１１】関連する技術を説明する図である。
【図１２】関連する技術を説明する図である。
【図１３】関連する技術を説明する図である。
【図１４】関連する技術を説明する図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２９】
（第１の実施形態）
図１は、本実施形態の半導体光集積素子を示す模式図である。図１（ａ）は、本実施形態の半導体光集積素子の平面図である。図１（ｂ）は、図１（ａ）のＣ−Ｃ'断面図である。図１（ｃ）は、図１（ａ）のＢ−Ｂ'断面図である。図１で示すように、本実施形態の半導体光集積素子は、波長可変レーザとして機能する分布帰還型（ＤＦＢ；Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）レーザとマッハツェンダ（ＭＺ）型光変調器を集積した素子である。図１（ｂ）が光変調器領域の断面図であり、図１（ｃ）がＤＦＢレーザ領域の断面図である。本実施形態の半導体光集積素子は、ＤＦＢレーザ領域とＤＦＢレーザ領域に接続している光変調器領域とが設けられた半絶縁型半導体基板１０１と、半絶縁型半導体基板１０１のＤＦＢレーザ領域から光変調器領域にわたって形成されたｎ型下部クラッド層１０２と、を備える。図１（ｃ）で示すように、ＤＦＢレーザ領域には、ｎ型下部クラッド層１０２上に形成されたメサ状の活性層１０４と、活性層１０４上に形成されたｐ型上部クラッド層１１５と、活性層１０４のメサ側壁に形成された半絶縁型電流狭窄層１１０ｃと、半絶縁型電流狭窄層１１０ｃに積層されたｎ型電流狭窄層１１１ｃとを有するＤＦＢレーザが形成されている。また、図１（ｂ）で示すように、光変調器領域には、ｎ型下部クラッド層１０２上に形成され、活性層１０４と接合しているメサ状の光導波路層１０７と、光導波路層１０７を埋没する半絶縁型埋込層１１０ｂと、半絶縁型埋込層１１０ｂ上に積層されたｎ型上部クラッド層１１１ｂと、を有するＭＺ型光変調器が形成されている。半絶縁型電流狭窄層１１０ｂと半絶縁型埋込層１１０ｃとが同一組成からなり、ｎ型電流狭窄層１１１ｂとｎ型上部クラッド層１１１ｃとが同一組成からなる。
【００３０】
より具体的には、半絶縁型電流狭窄層１１０ｃと半絶縁型埋込層１１０ｂとがＤＦＢレーザ領域及び光変調器領域に跨って一連の層をなしている。半絶縁型電流狭窄層１１０ｃ及び半絶縁型埋込層１１０ｂの厚みは、各々の導波路メサからある程度離れた位置において互いに略同一である。略同一となる導波路メサからの距離は、メサ構造や成長層厚、成長条件により異なるが、活性層１０４のメサ側壁から活性層１０４のメサ幅の３倍以上離れた位置における半絶縁型電流狭窄層１１０ｃの厚みと、光導波路層１０７のメサ側壁から光導波路層１０７のメサ幅の３倍以上離れた位置における半絶縁型埋込層１１０ｂの厚みとが互いに略同一となっていればよい。ここでいう「略同一」とは、半絶縁型埋込層１１０ｂの厚みと半絶縁型電流狭窄層１１０ｃの厚みとの差が半絶縁型埋込層１１０ｂの厚みの１０％以下であってもよい。また、半絶縁型電流狭窄層１１０ｃは、ｎ型下部クラッド層１０２上に形成されており、半絶縁型電流狭窄層１１０ｃ及び半絶縁型埋込層１１０ｂがほぼ同じ高さ位置にある。ここでいう「ほぼ同じ高さ位置」とは、半絶縁型電流狭窄層１１０ｃとｎ型下部クラッド層１０２との界面の位置と、半絶縁型埋込層１１０ｂとｎ型下部クラッド層１０２との界面の位置とがほぼ同じ高さにあり、半絶縁型電流狭窄層１１０ｃとｎ型電流狭窄層１１１ｃとの界面の位置と、半絶縁型埋込層１１０ｂとｎ型上部クラッド層１１１ｂとの界面の位置とがほぼ同じ高さにあることをいう。ここでいう「同じ高さ」とは、高さのずれが半絶縁型埋込層１１０ｂの厚みの１０％以下であってもよい。
【００３１】
また、本実施形態では、ｎ型電流狭窄層１１１ｃ及びｎ型上部クラッド層１１１ｂもＤＦＢレーザ領域及び光変調器領域に跨って一連の層をなしている。
【００３２】
また、光導波路層１０７と半絶縁型埋込層１１０ｂとの間には、半絶縁型上部クラッド層１０８が形成されているが、半絶縁型埋込層１１０ｂの半絶縁型上部クラッド層１０８に接する面には、再成長界面が形成されている。ｐ型上部クラッド層１１５は、ｐ型半導体層１０５（第一のｐ型半導体層）とｐ型半導体層１０５上に形成されたｐ型半導体層１１３（第二のｐ型半導体層）とから構成されている。光変調器領域には、ｐ型半導体層１１３は、形成されていない。ｐ型半導体層１１３のｐ型半導体層１０５に接する面にも再成長界面が形成されている。
【００３３】
また、ＤＦＢレーザ領域には、ｐ型上部クラッド層１１５を挟んでｎ型下部クラッド層１０２に達する溝１１６が形成されている。また、光変調器領域には、光導波路層１０７、半絶縁型上部クラッド層１０８、半絶縁型埋込層１１０ｂ及びｎ型上部クラッド層１１１ｂからなるメサ構造が形成されている。光導波路層１０７は、活性層１０４にバットジョイント接合され、半絶縁型上部クラッド層１０８は、ｐ型半導体層１０５にバットジョイント接合されている。
【００３４】
図１（ａ）で示すように、光変調器領域には、位相変調領域と、多モード干渉導波路（ＭＭＩ：Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）が形成されたＭＭＩ領域（１）と、位相変調領域の光導波路と多モード干渉導波路とを接続する曲線導波路が形成された曲線導波路領域（２）とがそれぞれ設けられている。位相変調領域には、電極を備える２本の光導波路が形成されている。ＭＭＩ領域（１）の多モード干渉導波路は、２個の入力ポートと２個の出力ポートとを有する。曲線導波路領域（２）は、ＭＭＩ領域とＤＦＢレーザ領域との間及びＭＭＩ領域と位相変調領域との間に形成されている。本実施形態では、ＭＭＩ領域（１）及び曲線導波路領域（２）の断面（たとえば、Ｄ−Ｄ'断面）も図１（ｂ）と同様の層構成からなる。図１（ａ）では、ＤＦＢレーザ及びＭＺ光変調器の電極が形成される領域がそれぞれ斜線で示されている。
【００３５】
つづいて、図２〜６を用いて本実施形態の半導体光集積素子の製造方法について説明する。図２は、図１（ａ）のＡ−Ａ'方向の断面図であり、換言すれば、導波路方向の断面図である。図３〜６は、導波路に垂直方向の断面図である。図３（ａ）、図４（ａ）、図５（ａ）、図６（ａ）は、図１（ａ）のＣ−Ｃ'断面図であり、図３（ｂ）、図４（ｂ）、図５（ｂ）、図６（ｂ）は、図１（ａ）のＢ−Ｂ'断面図である。なお、図１（ａ）に示すようにＤＦＢレーザとＭＺ光変調器の位相変調領域の光導波路とは、曲線導波路及び多モード干渉導波路で接続されており直線状にはなっていないが、図２では、各領域の接合部を簡略化のために直線導波路で接続した形で示している。
【００３６】
まず、半絶縁型半導体基板１０１上にｎ型下部クラッド層１０２を形成し、ＤＦＢレーザ領域のｎ型下部クラッド層１０２に回折格子１０２ａを形成する（図２（ａ））。ついで、ｎ型下部クラッド層１０２上にガイド層１０３、活性層１０４を形成した後、活性層１０４上にｐ型半導体層１０５を形成する。ついで、ＳｉＯ２マスク１０６をＤＦＢレーザ領域に形成し、光変調器領域に形成されたガイド層１０３、活性層１０４及びｐ型半導体層１０５をそれぞれ除去してｎ型下部クラッド層１０２を露出させる（図２（ｂ））。ついで、露出したｎ型下部クラッド層１０２上に、活性層１０４にバットジョイント接合するように、光導波路層１０７を形成した後、光導波路層１０７上に、ｐ型半導体層１０５にバットジョイント接合するように半絶縁型上部クラッド層１０８を形成する（図２（ｃ））。
【００３７】
ついで、ｐ型半導体層１０５上にＳｉＯ２マスク１０９（第一のマスク）を形成した後、エッチングにより、ｎ型下部クラッド層１０２に到達する溝を形成する。これにより、ＤＦＢレーザ領域には、ｎ型下部クラッド層１０２、回折格子１０２ａ、ガイド層１０３、活性層１０４及びｐ型半導体層１０５からなるメサ構造（第一のメサ構造）が形成される（図３（ｂ））。一方、光変調器領域には、ｎ型下部クラッド層１０２、光導波路層１０７及び半絶縁型上部クラッド層１０８からなるメサ構造（第二のメサ構造）が形成される（図３（ａ））。
【００３８】
ついで、光変調器の光導波路層１０７上部のＳｉＯ２マスク１０９のみを除去し、図４で示すように、半絶縁型半導体層１１０により各領域のメサを埋め込む。こうすることで、同一の成膜プロセスで、活性層１０４のメサ側壁に半絶縁型電流狭窄層１１０ｃを形成するとともに、半絶縁型埋込層１１０ｂで光導波路層１０７を埋没させることができる。ＳｉＯ２マスク１０９を除去したことで、光導波路層１０７上には、半絶縁型埋込層１１０ｂが形成され、これにより先に形成された半絶縁型上部クラッド層１０８とともに光変調器の半絶縁型上部クラッド層が形成されることとなる。また、本実施形態では、半絶縁型上部クラッド層１０８が形成されているため、半絶縁型上部クラッド層１０８上に半絶縁型埋込層１１０ｂが再成長されることとなる。
【００３９】
ついで、半絶縁型電流狭窄層１１０ｃ及び半絶縁型埋込層１１０ｂにｎ型半導体層１１１を積層する。こうすることで、ｎ型電流狭窄層１１１ｃ及びｎ型上部クラッド層１１１ｂを同一の成膜プロセスで形成することができる。
【００４０】
ついで、ＳｉＯ２マスク１０９を除去した後、ＤＦＢレーザの導波路上部のみが開口しているＳｉＯ２マスク１１２を形成する（図５（ａ））。ついで、ＤＦＢレーザ領域のＳｉＯ２マスク１１２の開口部のｐ型半導体層１０５及びｎ型上部クラッド層１１１ｂ上にｐ型半導体層１１３を形成する（図５（ｂ））。ｐ型半導体層１０５にｐ型半導体層１１３が再成長されることとなる。
【００４１】
ついで、ＳｉＯ２マスク１１２を除去後、ＳｉＯ２マスク１１４を形成し、ＤＦＢレーザ領域においては、ｐ型半導体層１１３が形成されている両外側に開口部を形成する。一方、光変調器領域では、光導波路両側面に半絶縁型半導体層１１０がある層厚が確保できるようにＳｉＯ２マスク１１４を光導波路層１０７の上部に形成する。その後、ｎ型下部クラッド層１０２まで到達する溝１１６を形成する（図６）。これにより、光変調器領域においてはハイメサ導波路が形成される。ついで、ＳｉＯ２マスク１１４を除去して、ＤＦＢレーザ領域及び光変調器領域の導波路上部（ｐ型半導体層１１３及びｎ型上部クラッド層１１１ｂ）及び溝底面に露出しているｎ型下部クラッド層１０２に電極（図示せず）を形成し、半導体光集積素子を完成させる。
【００４２】
つづいて、本実施形態の半導体光集積素子の製造方法の一例を具体的に説明する。まず、半絶縁型半導体基板１０１として、Ｆｅ（鉄）ドープ高抵抗型ＩｎＰ基板を用意する。ついで、該ＩｎＰ基板（１００）面上に、ｎ型下部クラッド層１０２として、ｎ−ＩｎＰバッファー層（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）をＭＯＶＰＥ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により成長する。ついで、ＤＦＢレーザ領域のｎ型下部クラッド層１０２上に電子ビーム（ＥＢ）描画法により、回折格子１０２ａを形成する。
【００４３】
ついで、ｎ型下部クラッド層１０２上にｎ−ＩｎＧａＡｓＰガイド層１０３（１．３μｍ組成、厚さ０．１μｍ、１×１０１８ｃｍ−３）、ＤＦＢレーザ領域の活性層１０４であるＩｎＧａＡｓＰの量子井戸構造を有する活性層（厚さ０．３μｍ、発光波長１．５５μｍ）、ｐ型半導体層１０５であるｐ−ＩｎＰクラッド層（厚さ２０ｎｍ、５×１０１７ｃｍ−３）をＭＯＶＰＥ法により順次積層し、ＳｉＯ２マスク１０６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法及びフォトリソグラフィによりＤＦＢレーザ領域にのみ形成する。ついで、メタン系ドライエッチングによりに活性層１０４の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りの活性層１０４、ＩｎＧａＡｓＰガイド層１０３を選択的に除去する（図２（ｂ））。
【００４４】
ついで、光変調器領域の光導波路層１０７であるＩｎＧａＡｓＰ層（厚さ０．３μｍ、発光波長１．４０μｍ）、半絶縁型上部クラッド層１０８であるＲｕ（ルテニウム）をドーピングしたＳＩ−ＩｎＰクラッド層（厚さ２０ｎｍ）を光変調器領域に選択的にバットジョイント接合技術を用いて形成する（図２（ｃ））。前述のようにウェットエッチングにより活性層１０４を選択的に除去したことにより、ｐ型半導体層１０５、ＳｉＯ２マスク１０６に対して活性層１０４がサイドエッチングされ、ｐ型半導体層１０５及びＳｉＯ２マスク１０６からなる庇部が形成されている。そのため、この庇部により、バットジョイントで接合する光導波路層１０７との接合面でのせり上がり成長を抑制することができる。また、ＤＦＢレーザ領域の活性層１０４と光変調器領域の光導波路層１０７との高さが一致するため、活性層１０４と光導波路層１０７との接合面において光の結合損失が小さいバットジョイント接合が実現できる。
【００４５】
ついで、ＣＶＤ法及びフォトリソグラフィにより図１（ａ）で示す導波路パターンになるように全領域の光導波路形成用ＳｉＯ２マスク１０９（マスク幅１．５μｍ）を形成する。ついで、メタン系ドライエッチングにより活性層１０４及び光導波路層１０７それぞれを突き抜ける深さ０．８μｍの導波路メサを集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のＳｉＯ２マスク１０９のみを除去する（図３）。
【００４６】
その後、ＳｉＯ２マスク１０９を用いて、ＤＦＢレーザ領域においては導波路メサ側面に、光変調器領域においては導波路メサ全体に、半絶縁型半導体層１１０として、ＳＩ−ＩｎＰ層（厚さ１μｍ）、ｎ型半導体層１１１として、ｎ−ＩｎＰ層（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次成長する（図４）。この成長により、ＤＦＢレーザ領域では半絶縁型電流狭窄層１１０ｃ及びｎ型電流狭窄層１１１ｃが形成され、光変調器領域では、半絶縁型及びｎ型の二層の上部クラッド層が形成される。通常、深く細い導波路メサ全体を埋め込む場合、メサ上部に形成される層厚は平坦部に比べ薄くなる。一方、この例によれば、メサ深さが浅く、光変調器の上部クラッド層の成長層厚もメサ深さに対し約２倍と十分厚いためこの傾向は深刻ではない。また、ＤＦＢレーザ領域における電流狭窄層厚の自由度が大きいため半絶縁型半導体層１１０の厚みの調整は光変調器領域の半絶縁型埋込層１１０ｂの厚みに合わせればよく、ＤＦＢレーザ領域の電流狭窄層厚と光変調器領域の上部クラッド層との間で所望の層厚が異なってもこれらを同時に形成することができる。このとき、活性層１０４のメサ側壁から５μｍ離れた位置（第一のメサ構造のメサ幅１．５μｍに対して約３倍の位置）における半絶縁型半導体層１１０の厚みと、光導波路層１０７のメサ側壁から５μｍ離れた位置（第二のメサ構造のメサ幅１．５μｍに対して約３倍の位置）における半絶縁型半導体層１１０の厚みとは略同一となる。
【００４７】
ついで、ＳｉＯ２マスク１０９を除去し、ＣＶＤ法とフォトリソグラフィによりＤＦＢレーザの導波路上部のみが開口しているＳｉＯ２マスク１１２（開口幅１０μｍ）を形成する。すなわち、このとき光変調器領域は、ＳｉＯ２マスク１１２で覆われた状態であり、ＤＦＢレーザ領域では、ｐ型半導体層１０５が露出している。ついで、ＤＦＢレーザ領域のＳｉＯ２マスク１１２の開口部にｐ型半導体層１１３として、ｐ−ＩｎＰ上部クラッド層（厚さ１μｍ、キャリア濃度１×１０１８ｃｍ−３）を選択的に形成する。この成長により、ＤＦＢレーザはｐ／ｎ／ＳＩ−ＩｎＰ層からなる２回埋込成長型の電流狭窄構造が形成され、ハイメサ高抵抗ＢＨ構造に比べ、光出力飽和が少ない良好な電流−光出力特性が得られる。
【００４８】
ＳｉＯ２マスク１１２を除去後、ＳｉＯ２マスク１１４を形成し、ＤＦＢレーザ領域においては、ｐ−ＩｎＰ上部クラッド層１１５が形成されている両外側に１０μｍ幅のＳｉＯ２マスク１１４開口部を形成する。一方、光変調器領域では、光導波路層１０７両側面に半絶縁型半導体層１１０がある層厚が確保できるようにＳｉＯ２マスク１１４（マスク幅２．５μｍ）を光導波路層１０７上に形成する。その後、メタン系ドライエッチングによりｎ型下部クラッド層１０２にまで到達する溝１１６を形成する（図６）。この溝は、マッハツェンダ型光変調器においてはハイメサ導波路形成するものであるが、ＤＦＢレーザ及びマッハツェンダ型光変調器ともに、電極コンタクト形成のためにも用いられる。最後に電極を形成し、半導体光集積素子は完成する。
【００４９】
つづいて、本実施形態の効果について説明する。本実施形態では、光変調器の半絶縁型埋込層１１０ｂとＤＦＢレーザの半絶縁型電流狭窄層１１０ｃとが同一組成からなり、ＤＦＢレーザのｎ型電流狭窄層１１１ｃと光変調器のｎ型上部クラッド層１１１ｂとは、同一組成からなる。これにより、ＤＦＢレーザ領域の電流狭窄層１１０ｃ、１１１ｃ及び光変調器の上部クラッド層（半絶縁型埋込層１１０ｂ、ｎ型上部クラッド層１１１ｂ）が半絶縁型半導体層１１０及びｎ型半導体層１１１で共通化できる構造となり、これらの層を同時に形成させることができる。したがって、ｐ−ｉ−ｎ構造からなるＤＦＢレーザとｎ−ＳＩ−ｉ−ｎ構造からなる光変調器とをモノリシック集積して、良好なレーザ特性と変調特性とを有する小型化が可能な半導体光集積素子を容易に得ることができる。
【００５０】
本実施形態では、ＤＦＢレーザは、順バイアス領域において一般的に適用されるｐ−ｉ−ｎ構造においてｐ／ｎ／ＳＩ−ＩｎＰ層からなる２回埋込成長型の電流狭窄構造になるため、ハイメサ高抵抗ＢＨ構造に比べ良好な電流―光出力特性が得られる。一方、光変調器は、ｎ−ＳＩ−ｉ−ｎ構造からなるため、ｐ−ｉ−ｎ層構造に比べ、損失や位相速度整合やインピーダンス整合に有利となる。また、半絶縁型埋込層１１０ｂにより、光導波路層１０７の側面に半絶縁型半導体層が形成されることにより光導波路層１０７に効率よく電界をかけることができる。また、半絶縁型埋込層１１０ｂにより、光導波路層１０７の保護層としての効果や導波路メサをドライエッチングにより形成した際に生じるダメージの除去といった効果も期待される。
【００５１】
また、本実施形態の半導体光集積素子では、ＤＦＢレーザは、ｐ−ｉ−ｎ層構造で２回成長型高抵抗ＢＨ構造を有する。光変調器は、ｎ−ＳＩ−ｉ−ｎ層構造で光導波路層１０７の側面に半絶縁型半導体層１１０を有するハイメサ導波路構造を有する。そして、ＤＦＢレーザ領域の電流狭窄層１１０ｃ、１１１ｃ及び光変調器の上部クラッド層（半絶縁型埋込層１１０ｂ、ｎ型上部クラッド層１１１ｂ）を半絶縁型半導体層１１０及びｎ型半導体層１１１で共通化させて、これらの層を同時に形成させる。こうすることで、成長回数及びプロセス工程を増やすことなく、互いに異なる層構造及び導波路構造からなるＤＦＢレーザ及び光変調器をモノリシック集積させることができる。
【００５２】
本実施形態の半導体光集積素子によれば、図１３及び図１４で示される各々の領域で異なる上部クラッド層を形成する方法に対して次のような利点が得られる。まず、本実施形態では、図１３で示す手法のように、接合される側のクラッド層厚や成長条件に特別な制約がない。また、図１４で示す手法のように、エッチングにより活性層１０４及び光導波路層１０７の上面を露出させないため、再成長の際、活性層１０４及び光導波路層１０７のそれぞれの上面への組成変動や界面への変成層の形成等の懸念が解消される。また、成長回数が少なく、全領域の導波路を形成した後にＢＨ成長することから、活性層１０４と光導波路層１０７との接合面での段差において生じるプロセス不具合を解消することができる。
【００５３】
（第二の実施形態）
図７は、第二の実施形態の半導体光集積素子を示す模式図である。本実施形態の半導体光集積素子の平面図は、図１（ａ）と同じである。図７（ａ）は、図１のＢ−Ｂ'断面図である。図７（ｂ）は、図１のＣ−Ｃ'断面図である。図７（ｃ）は、図１のＤ−Ｄ'断面図である。
【００５４】
本実施形態では、ＤＦＢレーザ領域に、ｐ型上部クラッド層２１５を挟んで形成された溝２１６は、下部クラッド層２０２に達しておらず半絶縁型電流狭窄層２１０ｃが露出している。また、位相変調器領域の光導波路層２０７の上部にのみｎ型上部クラッド層２１１ｂが形成されており、ＭＭＩ領域（１）及び曲線導波路領域（２）では、半絶縁型埋込層２１０ｂが露出している。ｎ型電流狭窄層２１１ｃとｎ型上部クラッド層２１１ｂと接続しておらず、位相変調領域の２本の導波路及がそれぞれ電気的に分離している。半絶縁型半導体基板２０１が半絶縁型半導体基板１０１に対応し、ｎ型下部クラッド層２０２がｎ型下部クラッド層１０２に対応し、ガイド層２０３がガイド層１０３に対応し、活性層２０４が活性層１０４に対応し、ｐ型半導体層２０５、２１３がｐ型半導体層１０５、１１３にそれぞれ対応し、半絶縁型電流狭窄層２１０ｃが半絶縁型電流狭窄層１１０ｃに対応し、ｎ型電流狭窄層２１１ｃがｎ型電流狭窄層１１１ｃに対応し、光導波路層２０７が光導波路層１０７に対応し、半絶縁型上部クラッド層２０８が半絶縁型上部クラッド層１０８に対応し、半絶縁型埋込層２１０ｂが半絶縁型埋込層１１０ｂに対応し、ｎ型上部クラッド層２１１ｂがｎ型上部クラッド層１１１ｂに対応する。
【００５５】
つづいて、本実施形態の半導体光集積素子の製造方法について説明する。本実施形態では、第一の実施形態の半導体光集積素子において、成長過程までは同じであり、最終形態のみ変更したものである。つまり、第一の実施形態の図５に示す工程まで進めた後、図７に示す形状に加工する。
【００５６】
図５の成長工程終了後に、ＳｉＯ２マスク１１２を除去し、ＤＦＢレーザ領域においては、ｐ型半導体層２１３が形成されている領域（約１０μｍ）を覆うようにマスクを形成する。また、光変調器の位相変調領域においては、光導波路層２０７の両側面に半絶縁型埋込層２１０ｂがある程度の厚み（約２．５μｍ）で形成されるように半絶縁型埋込層２１０ｂ上にマスクを形成する。マスクは、フォトレジストもしくは誘電体を用いることができる。この際、ＭＭＩ領域（１）及び曲線導波路領域（２）にはマスクは形成しない。
【００５７】
その後、塩酸と燐酸の混合液によるウェットエッチングもしくはドライエッチングにより露出しているｎ型電流狭窄層２１１ｃ及びｎ型上部クラッド層２１１ｂを除去する。これにより、ＤＦＢレーザ領域及び光変調器領域の電極を形成する導波路上部以外は半絶縁型半導体層で連結されている。そのため、２本のマッハツェンダ型光変調器の位相変調領域は電気的に分離されており、独立動作が可能となる。なお、下部電極は必要な場所に下部クラッド層２０２に到達する溝を形成し、引き出せばよい。
【００５８】
本実施形態においても、第一の実施形態の半導体光集積素子と同様な効果が得られる。
【００５９】
（第三の実施形態）
図８は、第三の実施形態の半導体光集積素子を示す模式的な平面図である。図１０（ａ）は、図８のＢ−Ｂ'の断面図である。図１０（ｂ）は、図８のＣ−Ｃ'の断面図である。図１０（ｃ）は、図８のＤ−Ｄ'の断面図である。
【００６０】
図８で示すように、本実施形態の半導体光集積素子は、電極が形成された位相変調領域を備えるマッハツェンダ（ＭＺ）型光変調器と、電極が形成された光増幅器と、電極が形成された光導波路を備える位相調整領域とを集積した素子である。光増幅器及び位相調整領域には、順バイアスが印加される。
【００６１】
図１０（ｂ）で示すように、光増幅器が形成された光増幅領域は、第一の実施形態のＤＦＢレーザ領域と同様な層構造を有する。また、図１０（ｃ）で示すように、光変調器領域の層構造は、半絶縁型上部クラッド層１０８に代えてノンドープ（ｉ型）上部クラッド層３０８ｂが形成されている以外は、第一の実施形態と同様である。半絶縁型半導体基板３０１が半絶縁型半導体基板１０１に対応し、ｎ型下部クラッド層３０２がｎ型下部クラッド層１０２に対応し、活性層３０４が活性層１０４に対応し、ｐ型半導体層３０５、３１３ｃがｐ型半導体層１０５、１１３にそれぞれ対応し、半絶縁型電流狭窄層３１０ｃが半絶縁型電流狭窄層１１０ｃに対応し、ｎ型電流狭窄層３１１ｃがｎ型電流狭窄層１１１ｃに対応し、光導波路層３０７ｂが光導波路層１０７に対応し、半絶縁型埋込層３１０ｂが半絶縁型埋込層１１０ｂに対応し、ｎ型上部クラッド層３１１ｂがｎ型上部クラッド層１１１ｂに対応し、ｐ型上部クラッド層３１５ｃがｐ型上部クラッド層１１５に対応する。
【００６２】
図１０（ａ）で示すように、位相調整領域の下部クラッド層３０２には、メサ状の光導波路層３０７ａと、光導波路層３０７ａ上に形成されたｐ型上部クラッド層３１５ａ（Ｚｎ拡散によりｐ型化したｉ型半導体層３０８ａ、ｐ型半導体層３１３ａ）と、光導波路層３０７ａのメサ側壁に形成された半絶縁型電流狭窄層３１０ａと、半絶縁型電流狭窄層３１０ａ上に積層されたｎ型電流狭窄層３１１ａとが形成されている。位相調整領域の光導波路層３０７ａは、光増幅器の活性層３０４にバットジョイントで接合し、Ｚｎ拡散によりｐ型化したｉ型半導体層３０８ａは、ｐ型半導体層３０５とバットジョイントで接合している。半絶縁型電流狭窄層３１０ａは、半絶縁型埋込層３１０ｂ及び半絶縁型電界狭窄層３１０ｃと同一組成からなり、ｎ型電流狭窄層３１１ａは、ｎ型電流狭窄層３１１ｃ及びｎ型上部クラッド層３１１ｂと同一組成からなる。半絶縁型電流狭窄層３１０ａ、半絶縁型埋込層３１０ｂ及び半絶縁型電界狭窄層３１０ｃは、光変調器領域、光増幅器領域及び位相調整領域に跨って一連の層をなしている。また、ｎ型電流狭窄層３１１ａ、ｎ型電流狭窄層３１１ｃ及びｎ型上部クラッド層３１１ｂもまた、光変調器領域、光増幅器領域及び位相調整領域に跨って一連の層をなしている。
【００６３】
つづいて、図９を用いて本実施形態の半導体光集積素子の製造方法を説明する。図９は、図８のＡ−Ａ'方向の断面図であり、換言すれば、導波路方向の断面図である。図９では、各領域の接合部を簡略化のために直線導波路で接続した形で示している。作製工程を説明する導波路方向の素子断面図、本実施形態は、バットジョイント接合以降の工程は、第一の実施形態、第二の実施形態と同じ作製工程を辿るため、バットジョイント接合以降の作製工程については図３〜６を用いて説明する。
【００６４】
図９（ａ）に示すように、半絶縁型半導体基板３０１（たとえば、Ｆｅ（鉄）ドープ高抵抗型ＩｎＰ基板の（１００）面）上に、ｎ型下部クラッド層３０２（たとえば、厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３のｎ−ＩｎＰバッファー層）、光増幅器領域の光導波路層である活性層３０４（たとえば、厚さ０．３μｍ、発光波長１．５５μｍのＩｎＧａＡｓＰの量子井戸構造を有する活性層）、ｐ型半導体層３０５（ｐ−ＩｎＰクラッド層、厚さ２０ｎｍ、５×１０１７ｃｍ−３）をＭＯＶＰＥ法により順次積層し、ＣＶＤ法とフォトリソグラフィによりＳｉＯ２マスク３０６を光増幅器領域にのみ形成する。その後、メタン系ドライエッチングによりに活性層３０４の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りの活性層３０４を選択的に除去してｎ型下部クラッド層３０２の一部を露出させる。
【００６５】
ついで、位相調整領域及び光変調器領域の光導波路層３０７ａ、３０７ｂ（たとえば、厚さ０．３μｍ、発光波長１．４０μｍのＩｎＧａＡｓＰ層）をｎ型下部クラッド層３０２上に形成した後、ｉ型上部クラッド層３０８ｂ（たとえば、厚さ２０ｎｍのｉ−ＩｎＰクラッド層）を位相調整領域及びマッハツェンダ型光変調領域に選択的にバットジョイント接合技術を用いて形成する。なお、位相調整領域のｉ型上部クラッド層３０８ｂは、後にｐ型半導体層３１３ａ（たとえば、ｐ−ＩｎＰ層）を成長する際、Ｚｎ拡散によりｐ型化する。（図９（ｂ））。
【００６６】
その後の工程は、第一の実施形態のＤＦＢレーザを、位相変調器を集積した光増幅器に置き換えるだけで、作製工程は同様である。すなわち、ＣＶＤ法とフォトリソグラフィにより図８の導波路パターンになるように全領域の光導波路形成用ＳｉＯ２マスク１０９（マスク幅１．５μｍ）を形成し、メタン系ドライエッチングにより、活性層３０４及び光導波路層３０７ａ、３０７ｂを突き抜ける導波路メサ（たとえば、メサ深さ０．８μｍ）を集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のＳｉＯ２マスク１０９のみを除去する。
【００６７】
ついで、ＳｉＯ２マスク１０９を用いて、位相調整領域を集積した光増幅器領域においては導波路メサ側面に、光変調器領域においては導波路メサ全体に、半絶縁型半導体層１１０（たとえば、厚さ１μｍのＳＩ−ＩｎＰ層）、ｎ型半導体層１１１（たとえば、厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３のｎ−ＩｎＰ層）を順次成長する。この成長により、位相調整領域では電流狭窄層３１０ａ、３１１ａが、光増幅器領域では電流狭窄層３１０ｃ、３１１ｃが、マッハツェンダ型光変調器領域では上部クラッド層（半絶縁型埋込層３１０ｂ及びｎ型上部クラッド層３１１ｂ）が形成される。
【００６８】
ついで、ＳｉＯ２マスク１０９を除去し、ＣＶＤ法とフォトリソグラフィにより位相調整領域及び光増幅器領域の導波路上部のみが開口しているＳｉＯ２マスク１１２（開口幅１０μｍ）を形成する。このとき光変調器領域はＳｉＯ２マスク１１２で覆われた状態である。この際、位相調整領域と光増幅器領域との境界もＳｉＯ２マスク１１２により覆われている。
【００６９】
ついで、ＳｉＯ２マスク１１２の開口部に上部クラッド層となるｐ型半導体層（厚さ１μｍ、キャリア濃度１×１０１８ｃｍ−３のｐ−ＩｎＰ層）を選択的に形成する。この成長により、位相調整領域にｐ型半導体層３１５ａが形成され、光増幅器にｐ型半導体層３１５ｃが形成される。こうすることで、位相調整領域を集積した光増幅器はｐ／ｎ／ＳＩ−ＩｎＰ層からなる２回埋込成長型の電流狭窄構造が形成され、ハイメサ高抵抗ＢＨ構造に比べ、光出力飽和が少ない良好な電流−光出力特性が得られる。また、位相調整領域と光増幅器領域との境界はＳｉＯ２マスクにより覆われているため、位相調整領域の上部ｐ型クラッド層３１５ａと光増幅器領域の上部ｐ型クラッド層３１５ｃとは分離されており、位相調整領域と光増幅器領域とを異なる電極により動作させることが可能である。以上の工程により、位相調整領域、光増幅器、マッハツェンダ型光変調器領域において、光導波路層、層構造及び導波路構造のそれぞれ組合せが異なる構造が形成される。
【００７０】
ついで、ギャップ反射鏡として溝をドライエッチングで形成する。深さは、たとえば、約５μｍ、ギャップ反射鏡の溝間隔は、たとえば、約０．８μｍである。ギャップ反射鏡は、波長可変レーザの反射端面の役割をはたしつつ、異機能領域との集積を可能にする。
【００７１】
最後に、光変調器の形状をハイメサ導波路構造又はリブ導波路構造に加工し、電極を形成することで半導体光集積素子を完成する。
【００７２】
得られた半導体光集積素子の外側に、レーザの外部共振器としてコリメート用レンズ、フリースペクトラルレンジ５０ＧＨｚのエタロン、そして液晶から構成される波長可変フィルタを用いることで、外部共振器型波長可変レーザを作製することができる。このような外部共振器型波長可変レーザでは、フィルタに印加する電圧を変えることでチューニングでき１．５３μｍ〜１．５７μｍまで波長可変が可能である。
【００７３】
以上の工程により、位相調整領域が設けられた光増幅器、マッハツェンダ型光変調器との３領域の集積素子が２領域の集積素子と同様に作製され、位相調整領域の電流狭窄層３１０ａ、３１１ａ、及び、光増幅器領域の電流狭窄層３１０ｃ、３１１ｃ、並びに、光変調器側領域の上部クラッド層（半絶縁型埋込層３１０ｂ、ｎ型上部クラッド層３１１ｂ）が半絶縁型半導体層１１０及びｎ型半導体層１１１で共通化されており、これらの層を同時形成するため、光増幅器はｐ−ｉ−ｎ層構造で２回成長型高抵抗ＢＨ構造が、マッハツェンダ型光変調器はｎ−ＳＩ−ｉ−ｎ層構造で光導波路側面にＳＩ半導体層を有するハイメサ導波路構造もしくは埋め込み構造といった、それぞれの領域で異なる層構造及び導波路構造を成長回数、プロセス工程を増やすこと無く作製することができる。
【００７４】
（第四の実施形態）
本実施形態は、図示しないが、第一の実施形態に記載の光変調器領域において、光変調器のｎ−ＳＩ−ｉ−ｎ構造をｎ−ＳＩ−ｐ−ｉ−ｎ構造に置き換えた構造である。すなわち、図１において、半絶縁型上部クラッド層１０８をｐ型半導体薄膜に置き換えた構造を有し、他の構成は同じである。本実施形態は、光変調器領域の光導波路層１０７をＤＦＢレーザ領域の活性層１０４にバットジョイント接合する際、光導波路層１０７の上部に形成させる半絶縁型上部クラッド層１０８をｐ型半導体薄膜に置き換えるのみで実現できる。
【００７５】
換言すれば、本実施形態では、光導波路層１０７と半絶縁型埋込層１１０ｂとの間に形成されたｐ型半導体薄膜を備え、ｐ型上部クラッド層１１５は、ｐ型半導体層１０５とｐ型半導体層１０５上に形成されたｐ型半導体層１１３とから構成されている。ｐ型半導体層１０５は、ｐ型半導体薄膜にバットジョイント接合している。
【００７６】
本実施形態の半導体光集積素子では、第一の実施形態に記載された利点以外に、以下の効果が期待できる。半絶縁型埋込層１１０とｉ層からなる光導波路層１０７との間に薄いｐ型半導体層を挿入することにより、ｎ−ＳＩ−ｉ−ｎ構造の利点である損失の低減や光信号ならびに変調ＲＦ信号の位相速度整合及びインピーダンス整合がとることが容易である。また、ｎ−ＳＩ−ｉ−ｎ構造より強い電場を光導波層に印加でき、マッハツェンダ型光変調器の変調効率の改善が期待できる。
【００７７】
なお、第二の実施形態の半絶縁型上部クラッド層２０８及び第三の実施形態のｉ型上部クラッド層３０８ｂをｐ型半導体薄膜としても本実施形態と同様の効果を得ることができる。
【００７８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、上記実施の形態において寸法例、濃度例も示したが、結晶成長条件、レーザ構造などで大幅に変化するので、それと共に適切な寸法、濃度を採用すべきことは言うまでもない。誘電体膜及び絶縁体膜の種類に関して制限はない。
【００７９】
また、基板は、半絶縁型半導体基板に制限されるものではなくｎ型導電性基板でも構わない。活性層に関しては、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ等が挙げられるが適用可能な活性層であれば制限はなく、バルク構造でも量子井戸構造でも良い。
【００８０】
また、実施の形態では、半絶縁型層のドーパントとしてＲｕを挙げたが、Ｆｅ、Ｃｒ、Ｃｏ、Ｔｉのように高抵抗層ドーパントとして機能するものであれば制限はない。また、実施の形態では２〜３領域の集積素子の例を挙げて説明したが、３領域以上の集積素子においても本発明は適用可能であり、領域数に制限はないことは言うまでもない。
【符号の説明】
【００８１】
１０１    半絶縁型半導体基板
１０２    ｎ型下部クラッド層
１０２ａ    回折格子
１０３    ガイド層
１０４    活性層
１０５    ｐ型半導体層
１０６    ＳｉＯ２マスク
１０７    光導波路層
１０８    半絶縁型上部クラッド層
１０９    ＳｉＯ２マスク
１１０    半絶縁型半導体層
１１０ｂ    半絶縁型埋込層
１１０ｃ    半絶縁型電流狭窄層
１１１    ｎ型半導体層
１１１ｂ    ｎ型上部クラッド層
１１１ｃ    ｎ型電流狭窄層
１１２    ＳｉＯ２マスク
１１３    ｐ型半導体層
１１４    ＳｉＯ２マスク
１１５    ｐ型上部クラッド層
１１６    溝
２０１    半絶縁型半導体基板
２０２    ｎ型下部クラッド層
２０３    ガイド層
２０４    活性層
２０５    ｐ型半導体層
２０７    光導波路層
２０８    半絶縁型上部クラッド層
２１０    半絶縁型絶縁層
２１０ｂ    半絶縁型埋込層
２１０ｃ    半絶縁型電流狭窄層
２１１    ｎ型半導体層
２１１ｂ    ｎ型上部クラッド層
２１１ｃ    ｎ型電流狭窄層
２１３    ｐ型半導体層
２１５    ｐ型上部クラッド層
２１６    溝
３０１    半絶縁型半導体基板
３０２    ｎ型下部クラッド層
３０４    活性層
３０５   ｐ型半導体層
３０６   ＳｉＯ２マスク
３０７ａ    光導波路層
３０７ｂ    光導波路層
３０８ａ    ｐ型上部クラッド層
３０８ｂ    ｉ型上部クラッド層
３１０ａ    半絶縁型電流狭窄層
３１０ｂ    半絶縁型埋込層
３１０ｃ    半絶縁型電流狭窄層
３１１ａ    ｎ型電流狭窄層
３１１ｂ    ｎ型上部クラッド層
３１１ｃ    ｎ型電流狭窄層
３１３ａ    ｐ型半導体層
３１３ｃ    ｐ型半導体層
３１５ａ    ｐ型上部クラッド層
３１５ｃ    ｐ型上部クラッド層
５０１    ｎ−ＩｎＰ基板
５０２    光導波路層
５０３    ｐ−ＩｎＰクラッド層
５０４    ＳｉＯ２マスク
５０５    光導波路層
５０６    ｐ−ＩｎＰクラッド層
５０７    ｐ−ＩｎＰクラッド層
６０１    ｎ−ＩｎＰ基板
６０２    光導波路層
６０３    ｐ−ＩｎＰクラッド層
６０４    シグナル電極
６０５    グランド電極
６０６    ＳＩ−ＩｎＰ基板
６０７    ｎ−ＩｎＰバッファー層
６０８    ｉ−光導波路層
６０９    ＳＩ−ＩｎＰクラッド層
６１０    ｎ−ＩｎＰクラッド層
６１１    シグナル電極
６１２    グランド電極
７０１    ＩｎＰ基板
７０２    光導波路層
７０３    ＩｎＰクラッド層
７０４    ＳｉＯ２マスク
７０５    光導波路層
７０６    ＩｎＰクラッド層
８０１    ＩｎＰ基板
８０２    光導波路層
８０３    ＩｎＰクラッド層
８０４    ＳｉＯ２マスク
８０５    光導波路層
８０６    ＩｎＰクラッド層
８０７    ＩｎＰクラッド層
８０８    ＳｉＯ２マスク
８０９    ＩｎＰクラッド層
【図１】
2011077329.tif 000003
【図２】
2011077329.tif 000004
【図３】
2011077329.tif 000005
【図４】
2011077329.tif 000006
【図５】
2011077329.tif 000007
【図６】
2011077329.tif 000008
【図７】
2011077329.tif 000009
【図８】
2011077329.tif 000010
【図９】
2011077329.tif 000011
【図１０】
2011077329.tif 000012
【図１１】
2011077329.tif 000013
【図１２】
2011077329.tif 000014
【図１３】
2011077329.tif 000015
【図１４】
2011077329.tif 000016