(57)【要約】【課題】出力電流の収束特性が良好な光電変換装置を提供することを課題とする。【解決手段】光電変換素子から入力された第１の電流入力端子の電流を増幅する第１の電流増幅器（２０）と、第１の電流入力端子の電圧を初期化する第１の初期化部（３０）と、第１の電流入力端子の電圧を検出する第１の検出器（４０）と、第１の検出器により検出された電圧を第１の電流増幅器にフィードバックする第１のフィードバック部（５０）と、補正部（７０）とを有し、補正部は、第２の電流入力端子の電流を増幅する第２の電流増幅器と、第２の電流入力端子の電圧を初期化する第２の初期化部と、第２の電流入力端子の電圧を検出する第２の検出器と、第２の検出器により検出された電圧を第２の電流増幅器にフィードバックする第２のフィードバック部と、第１の電流増幅器により増幅された電流を補正する演算部とを有することを特徴とする光電変換装置が提供される。【選択図】図１
2011238856.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電流を発生する第１の光電変換素子と、
前記第１の光電変換素子から入力された第１の電流入力端子の電流を増幅する第１の電流増幅器と、
前記第１の電流入力端子の電圧を初期化する第１の初期化部と、
前記第１の電流入力端子の電圧を検出する第１の検出器と、
前記第１の検出器により検出された電圧をフィードバック信号として前記第１の電流増幅器にフィードバックする第１のフィードバック部と、
前記第１の電流増幅器により増幅された電流を補正する補正部とを有し、
前記補正部は、
第２の電流入力端子の電流を増幅する第２の電流増幅器と、
前記第２の電流入力端子の電圧を初期化する第２の初期化部と、
前記第２の電流入力端子の電圧を検出する第２の検出器と、
前記第２の検出器により検出された電圧をフィードバック信号として前記第２の電流増幅器にフィードバックする第２のフィードバック部と、
前記第１の電流増幅器により増幅された電流及び前記第２の電流増幅器により増幅された電流を用いて演算を行うことにより、前記第１の電流増幅器により増幅された電流を補正する演算部とを有することを特徴とする光電変換装置。
【請求項２】
前記演算部は、前記第１の電流増幅器により増幅された電流から、前記第２の電流増幅器により増幅された電流を係数倍した電流を減算した電流を出力することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記第１の光電変換素子は、第１のフォトダイオードを有し、
前記第１の電流増幅器は、ベースが前記第１のフォトダイオードのアノードに接続され、コレクタが電源電圧ノードに接続され、エミッタから増幅した電流を出力する第１のバイポーラトランジスタを有し、
前記第１の初期化部は、ゲートがリセット信号入力端子に接続され、ドレインが前記第１のバイポーラトランジスタのベースに接続され、ソースがリセット電圧ノードに接続された第１の電界効果トランジスタを有し、
前記第１の検出器は、ゲートが前記第１のバイポーラトランジスタのベースに接続され、ソースが電源電圧ノードに接続された第２の電界効果トランジスタと、前記第２の電界効果トランジスタのドレインに接続された第１の定電流源とを有し、
前記第１のフィードバック部は、ソースが前記第１のバイポーラトランジスタのエミッタに接続され、ゲートが前記第２の電界効果トランジスタのドレインに接続され、ドレインが前記補正部に接続された第３の電界効果トランジスタを有することを特徴とする請求項１又は２記載の光電変換装置。
【請求項４】
前記第２の電流増幅器は、コレクタが電源電圧ノードに接続され、エミッタから増幅した電流を出力する第２のバイポーラトランジスタを有し、
前記第２の初期化部は、ゲートがリセット信号入力端子に接続され、ドレインが前記第２のバイポーラトランジスタのベースに接続され、ソースがリセット電圧ノードに接続された第４の電界効果トランジスタを有し、
前記第２の検出器は、ゲートが前記第２のバイポーラトランジスタのベースに接続され、ソースが電源電圧ノードに接続された第５の電界効果トランジスタと、前記第５の電界効果トランジスタのドレインに接続された第２の定電流源とを有し、
前記第２のフィードバック部は、ソースが前記第２のバイポーラトランジスタのエミッタに接続され、ゲートが前記第５の電界効果トランジスタのドレインに接続され、ドレインが前記補正部に接続された第６の電界効果トランジスタを有することを特徴とする請求項３記載の光電変換装置。
【請求項５】
前記演算部は、
ドレインが前記第３の電界効果トランジスタのドレインに接続され、ソースが基準電位ノードに接続された第７の電界効果トランジスタと、
ゲートが前記第７の電界効果トランジスタのゲートに接続され、ドレインが前記第６の電界効果トランジスタのドレインに接続され、ソースが基準電位ノードに接続された第８の電界効果トランジスタとを有することを特徴とする請求項４記載の光電変換装置。
【請求項６】
さらに、前記第２の電流入力端子に接続され、かつ遮光された第２の光電変換素子を有することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記補正部は、
さらに、第３の電流入力端子の電流を増幅する第３の電流増幅器と、
前記第３の電流入力端子の電圧を初期化する第３の初期化部と、
前記第３の電流入力端子の電圧を検出する第３の検出器と、
前記第３の検出器により検出された電圧をフィードバック信号として前記第３の電流増幅器にフィードバックする第３のフィードバック部とを有し、
前記演算部は、前記第１の電流増幅器により増幅された電流と、前記第２及び第３の電流増幅器により増幅された電流を加算した電流とを用いて演算を行うことを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
前記演算部は、
さらに、ゲートが前記第８の電界効果トランジスタのドレインに接続され、ドレインが電源電圧ノードに接続され、ソースが前記第８の電界効果トランジスタのゲートに接続された第９の電界効果トランジスタと、
前記第９の電界効果トランジスタのソースに接続された第３の定電流源とを有することを特徴とする請求項５記載の光電変換装置。
【請求項９】
さらに、光電変換により電流を発生する第４の光電変換素子と、
前記第４の光電変換素子から入力された第４の電流入力端子の電流を増幅する第４の電流増幅器と、
前記第４の電流入力端子の電圧を初期化する第４の初期化部と、
前記第４の電流入力端子の電圧を検出する第４の検出器と、
前記第４の検出器により検出された電圧をフィードバック信号として前記第４の電流増幅器にフィードバックする第４のフィードバック部とを有し、
前記第１及び第４の光電変換素子は、第１導電型の光電変換領域と、前記第１導電型と逆の導電型である第２導電型の領域とを交互に複数積層することにより積層され、
前記補正部は、前記第１及び第４の電流増幅器により増幅された電流を補正することを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記補正部は、前記第２の電流増幅器により増幅された電流を基に前記第１及び第４の電流増幅器により増幅された電流を補正することを特徴とする請求項９記載の光電変換装置。
【請求項１１】
前記補正部は、
さらに、第５の電流入力端子の電流を増幅する第５の電流増幅器と、
前記第５の電流入力端子の電圧を初期化する第５の初期化部と、
前記第５の電流入力端子の電圧を検出する第５の検出器と、
前記第５の検出器により検出された電圧をフィードバック信号として前記第５の電流増幅器にフィードバックする第５のフィードバック部とを有し、
前記第２の電流増幅器により増幅された電流を基に前記第１の電流増幅器により増幅された電流を補正し、前記第５の電流増幅器により増幅された電流を基に前記第４の電流増幅器により増幅された電流を補正することを特徴とする請求項９記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。
【背景技術】
【０００２】
特許文献１の図１は、フォトトランジスタを用いた光電変換装置を表している。同図においては、定電流源とその定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、そのＭＯＳＦＥＴのゲートとソース間の電圧で、フォトトランジスタのベース電位を定めている。同図において、光量が変化した際、フォトトランジスタのエミッタ電流が変化するので、そのベースとエミッタ間の電圧が変化する。この時、フォトトランジスタのベース電位ではなくエミッタ電位が主に変動する構成となっている。よって、ベース電位は一旦、定常電位に設定されれば、動作中ほぼ一定に保たれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−７７６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、同図において電源を投入した際、すなわち電源端子電圧を０Ｖから電源電圧に設定した際に、ベース電位が０Ｖから定常電位に達するまでに長い時間を要してしまう。これは、フォトトランジスタの光電流による、ベースに付随する寄生容量の充電に時間がかかるためであり、低輝度時ほど光電流が小さいため、時間を要する。これにより、フォトトランジスタのエミッタ電流（画素の出力電流）が収束するまでに非常に長い時間を要してしまう。そこで、通常は同図のベース電位をリセットする手段（例えば、ソース・ドレインの一端をベース、もう一端をリセット電位に接続したＭＯＳＦＥＴ）を設けて電源投入時に該ＭＯＳＦＥＴをオンすることにより、ベース電位を定常電位より少し高い値にリセットする。この時、ソース接地回路の特性によって、ＭＯＳＦＥＴのゲート電位が下がることにより、フォトトランジスタのエミッタ電位が下がる。これにより、フォトトランジスタのエミッタからは大きな電流が出力される。リセットを解除した後、すなわち該ＭＯＳＦＥＴをオフした後は、エミッタ電流が大きいことにより、ベース電流が光電流より大きいため、ベースから余分な電荷が引き抜かれることにより、ベース電位は徐々に定常電位に落ち着く。また、それと同時にエミッタ電流Ｉｅも収束（低下）し、最終的に、次式（１）に収束する。
【０００５】
【数１】
2011238856.tif 000003
【０００６】
ここで、ｈＦＥはフォトトランジスタの電流増幅率、Ｉｐは光電流、Ｉｄは暗電流である。エミッタ電流Ｉｅの時間波形としては、リセット期間に過電流が発生し、それが徐々に低下し、最終的に式（１）で決まる値に収束するという波形になる。式（１）より、エミッタ電流Ｉｅの収束値は、光電流Ｉｐに依存し、光電流Ｉｐが低い程、収束に時間を要する。このようなリセット動作を行った際にも、依然としてエミッタ電流Ｉｅの収束に長い時間を要してしまう。
【０００７】
本発明の目的は、光電変換素子を有する光電変換装置において、光電変換素子の初期化（リセット）を行った際、出力電流の収束特性が良好な光電変換装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の光電変換装置は、光電変換により電流を発生する第１の光電変換素子と、前記第１の光電変換素子から入力された第１の電流入力端子の電流を増幅する第１の電流増幅器と、前記第１の電流入力端子の電圧を初期化する第１の初期化部と、前記第１の電流入力端子の電圧を検出する第１の検出器と、前記第１の検出器により検出された電圧をフィードバック信号として前記第１の電流増幅器にフィードバックする第１のフィードバック部と、前記第１の電流増幅器により増幅された電流を補正する補正部とを有し、前記補正部は、第２の電流入力端子の電流を増幅する第２の電流増幅器と、前記第２の電流入力端子の電圧を初期化する第２の初期化部と、前記第２の電流入力端子の電圧を検出する第２の検出器と、前記第２の検出器により検出された電圧をフィードバック信号として前記第２の電流増幅器にフィードバックする第２のフィードバック部と、前記第１の電流増幅器により増幅された電流及び前記第２の電流増幅器により増幅された電流を用いて演算を行うことにより、前記第１の電流増幅器により増幅された電流を補正する演算部とを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、光電変換素子を有する光電変換装置において、光電変換素子の初期化を行った際、出力電流の収束特性が良好な光電変換装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。
【図２】本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。
【図３】本発明の第１の実施形態に係る光電変換装置の動作説明図である。
【図４】本発明の第２の実施形態に係るシミュレーション結果を示す図である。
【図５】本発明の第２の実施形態に係るシミュレーション結果を示す図である。
【図６】本発明の第２の実施形態に係るシミュレーション結果を示す図である。
【図７】本発明の第２の実施形態に係るシミュレーション結果を示す図である。
【図８】本発明の第２の実施形態に係るシミュレーション結果を示す図である。
【図９】本発明の第３の実施形態に係る光電変換装置の構成例を示す図である。
【図１０】本発明の第４の実施形態に係る光電変換装置の構成例を示す図である。
【図１１】本発明の第５の実施形態に係る光電変換装置の構成例を示す図である。
【図１２】本発明の第６の実施形態に係る光電変換装置の構成例を示す図である。
【図１３】光電変換装置の分光特性のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換装置の構成例を示す概略図である。図１の光電変換装置は、第１の光電変換素子１０と、第１の電流増幅器２０と、第１の電流入力端子２５と、第１の初期化部３０と、第１の検出器４０と、第１のフィードバック部５０と、補正部７０と、電流出力端子６０とを有する。第１の光電変換素子１０は、光電変換により電流を発生する。光電変換は、光を電気信号に変換する。第１の電流増幅器２０は、第１の光電変換素子１０から入力された第１の電流入力端子２５の電流を増幅する。第１の初期化部３０は、第１の電流入力端子２５の電圧を初期化する。第１の検出器４０は、第１の電流入力端子２５の電圧を検出する。第１のフィードバック部５０は、第１の検出器４０により検出された電圧をフィードバック信号として第１の電流増幅器２０にフィードバックする。補正部７０は、第２の電流増幅器８０と、第２の電流入力端子８５と、第２の初期化部９０と、第２の検出器１００と、第２のフィードバック部１１０と、演算部１１５とを有し、第１の電流増幅器２０により増幅された電流を補正する。第２の電流増幅器８０は、第２の電流入力端子８５の電流を増幅する。第２の初期化部９０は、第２の電流入力端子８５の電圧を初期化する。第２の検出器１００は、第２の電流入力端子８５の電圧を検出する。第２のフィードバック部１１０は、第２の検出器１００により検出された電圧をフィードバック信号として第２の電流増幅器８０にフィードバックする。演算部１１５は、第１の電流増幅器２０により増幅された電流及び第２の電流増幅器８０により増幅された電流を用いて演算を行うことにより、第１の電流増幅器２０により増幅された電流を補正する。
【００１２】
図１において、第１の初期化部３０が、第１の電流入力端子２５の端子電位を定常値よりも高い値に初期化した際に、第１の検出器４０がその初期化した端子電圧を検出し、第１のフィードバック部５０が第１の電流増幅器２０にフィードバックする。これによって、第１の電流増幅器２０の出力電流に過電流成分が発生する。この時、補正部７０においても、第２の初期化部９０が第２の電流増幅器８０の第２の電流入力端子８５の端子電位を定常値よりも高い値に初期化する。そして、その電位を第２の検出器１００が検出し、第２のフィードバック部１１０が第２の電流増幅器８０にフィードバックすることによって、第２の電流増幅器８０の出力電流に過電流成分が発生する。この第２の電流増幅器８０の出力電流を用いて、演算部１１５が、第１の電流増幅器２０の出力電流を補正することにより、過電流成分を低減し、電流出力端子６０から出力される電流の収束特性を向上させることができる。これにより、第１の光電変換素子１０のリセット動作を行った際、画素からの出力電流の収束特性が良好な光電変換装置を提供することができる。
【００１３】
図２は、図１の光電変換装置の回路構成例を示す図である。まず、図１と図２の対応について説明する。図２においては、電流増幅器２０としてバイポーラトランジスタ１２０、初期化部３０としてＭＯＳ電界効果トランジスタ（ＦＥＴ）１３０を用いている。また、検出器４０は、定電流源１４０とＭＯＳＦＥＴ１５０で構成されている。また、フィードバック部５０としてＭＯＳＦＥＴ１６０を用いている。また、電流増幅器８０としてバイポーラトランジスタ１８０、初期化部９０としてＭＯＳＦＥＴ１９０を用いている。また、検出器１００は、定電流源２００とＭＯＳＦＥＴ２１０で構成されている。また、フィードバック部１１０としてＭＯＳＦＥＴ２２０、演算部１１５としてＭＯＳＦＥＴ２３０及びＭＯＳＦＥＴ２４０で構成されるカレントミラー回路を用いている。また、図２において、バイポーラトランジスタ１８０とＭＯＳＦＥＴ１９０と定電流源２００とＭＯＳＦＥＴ２１０とＭＯＳＦＥＴ２２０とで補正用画素２５０が構成されている。また、６０は電流出力端子であり、１７０は電源電圧端子である。第１の光電変換素子１０は、例えば光電変換を行う第１のフォトダイオードを有する。
【００１４】
第１の電流増幅器２０は、ベースが第１のフォトダイオード１０のアノードに接続され、コレクタが電源電圧ノード１７０に接続され、エミッタから増幅した電流を出力する第１のバイポーラトランジスタ１２０を有する。第１の初期化部３０は、ゲートがリセット信号入力端子に接続され、ドレインが第１のバイポーラトランジスタ１２０のベースに接続され、ソースがリセット電圧ノードに接続された第１の電界効果トランジスタ（ＭＯＳＦＥＴ）１３０を有する。第１の検出器４０は、ゲートが第１のバイポーラトランジスタ１２０のベースに接続され、ソースが電源電圧ノード１７０に接続された第２の電界効果トランジスタ（ＭＯＳＦＥＴ）１５０と、第１の定電流源１４０とを有する。第１の電流源１４０は、第２のＭＯＳＦＥＴ１５０のドレイン及び基準電位（グランド電位）ノード間に接続される。第１のフィードバック部５０は、ソースが第１のバイポーラトランジスタ１２０のエミッタに接続され、ゲートが第２のＭＯＳＦＥＴ１５０のドレインに接続され、ドレインが補正部７０に接続された第３の電界効果トランジスタ（ＭＯＳＦＥＴ）１６０を有する。
【００１５】
第２の電流増幅器８０は、コレクタが電源電圧ノード１７０に接続され、エミッタから増幅した電流を出力する第２のバイポーラトランジスタ１８０を有する。第２の初期化部９０は、ゲートがリセット信号入力端子に接続され、ドレインが第２のバイポーラトランジスタ１８０のベースに接続され、ソースがリセット電圧ノードに接続された第４の電界効果トランジスタ（ＭＯＳＦＥＴ）１９０を有する。第２の検出器１００は、ゲートが第２のバイポーラトランジスタ１８０のベースに接続され、ソースが電源電圧ノード１７０に接続された第５の電界効果トランジスタ（ＭＯＳＦＥＴ）２１０と、第２の定電流源２００とを有する。第２の定電流源２００は、第５のＭＯＳＦＥＴ２１０のドレイン及び基準電位ノード間に接続される。第２のフィードバック部１１０は、ソースが第２のバイポーラトランジスタ１８０のエミッタに接続され、ゲートが第５のＭＯＳＦＥＴ２１０のドレインに接続され、ドレインが補正部７０に接続された第６の電界効果トランジスタ（ＭＯＳＦＥＴ）２２０を有する。
【００１６】
演算部１１５は、第７の電界効果トランジスタ（ＭＯＳＦＥＴ）２３０と、第８の電界効果トランジスタ（ＭＯＳＦＥＴ）２４０とを有する。第７のＭＯＳＦＥＴ２３０は、ドレインが第３のＭＯＳＦＥＴ１６０のドレインに接続され、ソースが基準電位ノードに接続される。第８のＭＯＳＦＥＴ２４０は、ゲートが自己のドレイン及び第７のＭＯＳＦＥＴ２３０のゲートに接続され、ドレインが第６のＭＯＳＦＥＴ２２０のドレインに接続され、ソースが基準電位ノードに接続される。電流出力端子６０は、第７のＭＯＳＦＥＴ２３０のドレインに接続される。
【００１７】
次に、図２の光電変換装置の動作について説明する。図２において、ＭＯＳＦＥＴ１５０及び２１０を流れる電流Ｉｐｉｘとゲートとソース間の電圧Ｖｇｓの関係は次式（２）のようになる。
【００１８】
【数２】
2011238856.tif 000004
【００１９】
ここで、Ｖｔｈは閾値であり、ＶｄｓはＭＯＳＦＥＴ１５０及び２１０のドレインとソース間の電圧であり、λはチャネル長変調係数である。また、βは次式（３）の通りである。
【００２０】
【数３】
2011238856.tif 000005
【００２１】
ここで、μ0はキャリアの移動度、ＣｏｘはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。式（２）から、Ｖｇｓは次式（４）のようになる。
【００２２】
【数４】
2011238856.tif 000006
【００２３】
この値を電源電圧Ｖｃｃから引いた値、つまり次式（５）が、バイポーラトランジスタ１２０及び１８０のベース電位Ｖｂの定常値となる。
【００２４】
【数５】
2011238856.tif 000007
【００２５】
図２において、電源の投入を行った際、ＭＯＳＦＥＴ１３０及び１９０をオンすることにより、バイポーラトランジスタ１２０及び１８０のベース電位を式（５）よりも少し高い値（例えば、１００ｍＶ程度）にリセットする。この時、ＭＯＳＦＥＴ１５０及びＭＯＳＦＥＴ２１０のゲートとソース間電圧Ｖｇｓは式（４）よりも小さくなる。よって、式（２）において、Ｖｇｓが低下した分、Ｖｄｓが大きくなることにより、ＭＯＳＦＥＴ１６０及びＭＯＳＦＥＴ２２０のゲート電位が低下する。これにより、バイポーラトランジスタ１２０及び１８０のエミッタ電位がそれぞれ低下し、それぞれのエミッタからは大きな電流が出力される。このため、リセットを解除、すなわちＭＯＳＦＥＴ１３０及び１９０をオフした直後は、バイポーラトランジスタ１２０及び１８０のそれぞれのベースから、それぞれのベースに入力される光電流（光電変換素子１０で発生する）又は暗電流より大きい電流が流れる。ここで述べる暗電流とは、例えばバイポーラトランジスタ１２０及び１８０のベース・コレクタ接合の空乏層からくる発生電流などである。これにより、バイポーラトランジスタ１２０及び１８０のそれぞれのベースから余分な電荷を引き抜かれ、それぞれのベース電位は徐々に定常電位に落ち着く。また、それと同時にエミッタ電流も収束（低下）する。最終的に、バイポーラトランジスタ１２０のエミッタ電流Ｉｅ１は、次式（６）に収束する。
【００２６】
【数６】
2011238856.tif 000008
【００２７】
ここで、ｈＦＥはバイポーラトランジスタ１２０の電流増幅率、Ｉｐは光電変換素子１０の光電流、Ｉｄ１は光電変換素子１０の暗電流である。また、Ｉｄ２は光電変換素子１０以外に起因する暗電流成分であり、例えばＭＯＳＦＥＴ１３０のオフ電流やバイポーラトランジスタ１２０のベース・コレクタ接合の空乏層からくる発生電流などの和である。また、バイポーラトランジスタ１８０のベースには、光電変換素子１０は接続されていないので、バイポーラトランジスタ１８０のエミッタ電流Ｉｅ２は、照射光量によらず、次式（７）に収束する。
【００２８】
【数７】
2011238856.tif 000009
【００２９】
ここで、図３にエミッタ電流Ｉｅ１及びＩｅ２の時間依存波形の模式図を示す。同図において、エミッタ電流Ｉｅ１とＩｅ２に、同じような過電流成分が発生していることがわかる。これは、バイポーラトランジスタ１２０及び１８０において、ベースからエミッタへ、同じフィードバック機構を設けているためである。つまり、バイポーラトランジスタ１２０においては、ＭＯＳＦＥＴ１５０及び１６０を介して、バイポーラトランジスタ１８０においては、ＭＯＳＦＥＴ２１０及び２２０を介して、フィードバックを行っている。このようにして発生した、Ｉｅ１とほぼ相似形のＩｅ２の過電流成分を利用して、演算部１１５にて、Ｉｅ１の補正を行う。今、演算部１１５において、ＭＯＳＦＥＴ２３０と２４０の素子サイズ（Ｗ／Ｌ）比が、次式（８）とする。
【００３０】
【数８】
2011238856.tif 000010
【００３１】
ここで、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。この時、ＭＯＳＦＥＴ２３０のドレイン電流は、ＭＯＳＦＥＴ２４０のドレイン電流、すなわちバイポーラトランジスタ１８０のエミッタ電流Ｉｅ２の１／ａとなる。よって、電流出力端子６０から出力される電流Ｉｏｕｔは、次式（９）となる。
【００３２】
【数９】
2011238856.tif 000011
【００３３】
演算部１１５は、第１の電流増幅器２０により増幅された電流Ｉｅ１から、第２の電流増幅器８０により増幅された電流Ｉｅ２を係数（１／ａ）倍した電流を減算した電流Ｉｏｕｔを出力する。エミッタ電流Ｉｅ１とＩｅ２の間で、このような差分を行うことにより、図３に示すように、Ｉｅ１の過電流成分を低減し、出力電流Ｉｏｕｔの収束特性を向上させることができる。また、式（６）、式（７）及び式（９）より、電流出力端子６０から出力される電流Ｉｏｕｔは、次式（１０）に収束する。
【００３４】
【数１０】
2011238856.tif 000012
【００３５】
よって、式（６）と比較して、収束後の出力電流Ｉｏｕｔに含まれる暗電流成分も低減できることがわかる。このように、図２の実施形態によれば、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好な光電変換装置を提供することができる。かつ、その暗電流成分を低減することにより、ＳＮ比特性の良い光電変換装置を提供することができる。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態に係る光電変換装置について述べる。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。第２の実施形態において、第１の実施形態と異なる点は、図２の演算部１１５において、ＭＯＳＦＥＴ２３０の素子サイズ（Ｗ／Ｌ）をＭＯＳＦＥＴ２４０の素子サイズ（Ｗ／Ｌ）より小さくすることである。これにより、演算部１１５において、最適な演算を行うことにより、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好な光電変換装置を最適な構成で提供することができる。
【００３７】
図４に、３通りの光電流Ｉｐの値（ある特定の電流値、該電流値÷４、該電流値÷１６）に対するバイポーラトランジスタ１２０のエミッタ電流Ｉｅ１の時間依存波形（Ｉ１、Ｉ２、Ｉ３）のシミュレーション結果を示す。同図においては、０．０００４秒の時点で、バイポーラトランジスタ１２０のベース電位のリセットを解除している。すなわち、ＭＯＳＦＥＴ１３０をオフしている。リセットを解除した後は、上述の動作により、バイポーラトランジスタ１２０のエミッタ電流Ｉｅ１は、それぞれの光電流Ｉｐに対応した式（６）の電流値へと収束していく。このとき、光電流Ｉｐの値が小さいほど、収束に時間を要していることがわかる。
【００３８】
次に、図５にバイポーラトランジスタ１８０のエミッタ電流Ｉｅ２の時間依存のシミュレーション結果を示す。同図においても、０．０００４秒の時点で、バイポーラトランジスタ１８０のベース電位のリセットを解除しており、最終的には式（７）の電流値へと収束していく。
【００３９】
図６、図７、図８にそれぞれ、式（８）で定義したＭＯＳＦＥＴ２３０と２４０の素子サイズ比ａを、ａ＝２、４、１とした場合の電流出力端子６０から出力される電流を示す。また、比較として、図４と同じＩｅ１も合わせてプロットしている。◆が電流出力端子６０から出力される電流、□がＩｅ１である。図６においては、ａ＝２なので、式（９）より、図４のＩｅ１の電流から、図５のＩｅ２の１／２に相当する電流の差分をとって、電流出力端子６０から出力している。電流出力端子６０から出力される電流（◆）の収束特性が、Ｉｅ１（□）と比較して向上していることがわかる。図７においては、ａ＝４なので、式（９）より、図４のＩｅ１の電流から、図５のＩｅ２の１／４に相当する電流の差分をとって、電流出力端子６０から出力している。図６と比較して、収束特性の改善効果が薄いことがわかる。図８においては、ａ＝１なので、式（９）より、図４のＩｅ１の電流から、図５のＩｅ２の等倍に相当する電流の差分をとって、電流出力端子６０から出力している。この場合は、改善効果が薄いことがわかる。よって、図２において、演算部１１５での演算内容としては、補正用画素２５０の出力電流を１／４〜１倍に低減して、バイポーラトランジスタ１２０のエミッタ電流Ｉｅ１から減算することが望ましい。
【００４０】
このように、第２の実施形態によれば、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好な光電変換装置を最適な構成で提供することができる。
【００４１】
（第３の実施形態）
図９は、本発明の第３の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図９において、図２の実施形態と異なる点は、補正用画素２５０中に、遮光された第２の光電変換素子（フォトダイオード）２６０を設け、そのアノードをバイポーラトランジスタ１８０のベースに接続していることである。すなわち、第２の光電変換素子２６０は、第２の電流入力端子８５（図１）に接続される。これにより、電流出力端子６０から出力される電流の暗電流成分を低減することが可能となる。図９においては、バイポーラトランジスタ１８０のエミッタ電流Ｉｅ２は、次式（１１）に収束する。
【００４２】
【数１１】
2011238856.tif 000013
【００４３】
よって、式（６）、式（９）及び式（１１）より、電流出力端子６０から出力される電流Ｉｏｕｔは、次式（１２）となり、式（１０）と比較して、収束後の暗電流成分をより低減することができる。
【００４４】
【数１２】
2011238856.tif 000014
【００４５】
このように、図９の実施形態によれば、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好であり、かつ、その暗電流成分を低減することにより、ＳＮ比特性の良い光電変換装置を提供することができる。
【００４６】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図１０において、図２の実施形態と異なる点は、補正部７０中に２組の補正用画素２５０及び２５１を設け、その出力電流を加算して、演算部１１５に入力している点である。補正用画素２５１は、第３の電流増幅器８１と、第３の初期化部９１と、第３の検出器１０１と、第３のフィードバック部１１１とを有し、補正用画素２５０と同様の構成を有する。第３の電流増幅器８１は、バイポーラトランジスタ１８１を有し、第３の電流入力端子の電流を増幅する。第３の初期化部９１は、ＭＯＳＦＥＴ１９１を有し、第３の電流入力端子の電圧を初期化する。第３の検出器１０１は、ＭＯＳＦＥＴ２１１及び定電流源２０１を有し、第３の電流入力端子の電圧を検出する。第３のフィードバック部１１１は、ＭＯＳＦＥＴ２２１を有し、第３の検出器１０１により検出された電圧をフィードバック信号として第３の電流増幅器８１にフィードバックする。演算部１１５は、第１の電流増幅器２０により増幅された電流と、第２の電流増幅器８０及び第３の電流増幅器８１により増幅された電流を加算した電流とを用いて演算を行う。
【００４７】
これにより、プロセスばらつきが、電流出力端子６０から出力される電流Ｉｏｕｔに与える影響を低減することが可能となる。図１０において、２組の補正用画素２５０及び２５１の出力電流の和Ｉは、次式（１３）に収束する。
【００４８】
【数１３】
2011238856.tif 000015
【００４９】
例えば、式（１３）を２で割った式と式（７）を比較した場合、前者の方が、ｈＦＥやＩｄ２のプロセスばらつきの影響を受けにくい。よって、前者を用いて、バイポーラトランジスタ１２０のエミッタ電流Ｉｅ１の補正を行うことにより、プロセスばらつきが、電流出力端子６０から出力される電流Ｉｏｕｔに与える影響を低減することができる。このように、図１０の実施形態によれば、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好であり、かつプロセスばらつきの影響を低減した光電変換装置を提供することができる。
【００５０】
（第５の実施形態）
図１１は、本発明の第５の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図１１において、図２の実施形態と異なる点は、演算部１１５をＭＯＳＦＥＴ２３０と２４０と２７０と定電流源２８０で構成している点である。第９の電界効果トランジスタ（ＭＯＳＦＥＴ）２７０は、ゲートが第８のＭＯＳＦＥＴ２４０のドレインに接続され、ドレインが電源電圧ノード１７０に接続され、ソースが第８のＭＯＳＦＥＴのゲートに接続される。第３の定電流源２８０は、第９のＭＯＳＦＥＴ２７０のソース及び基準電位ノード間に接続される。
【００５１】
これにより、ＭＯＳＦＥＴ２４０のドレイン電流の変化に対するＭＯＳＦＥＴ２３０のドレイン電流の応答性を向上する。これにより、より高精度な電流補正が可能となる。図２において、ＭＯＳＦＥＴ２４０のドレイン及びゲートから見えるトータル容量Ｃは、主にＭＯＳＦＥＴ２３０及び２４０のゲート・ソース間容量で決まり、次式（１４）となる。
【００５２】
【数１４】
2011238856.tif 000016
【００５３】
ここで、ＣｏｘはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。それに対して、図１１のＭＯＳＦＥＴ２４０のドレインから見えるトータル容量Ｃは、主にＭＯＳＦＥＴ２７０のドレイン・ソース間容量で決まり、次式（１５）となる。
【００５４】
【数１５】
2011238856.tif 000017
【００５５】
式（１４）と式（１５）の比較より、図１１においては、ＭＯＳＦＥＴ２４０のドレインから見えるトータル容量Ｃを低減することができる。よって、補正用画素２５０の出力電流の変化に対するＭＯＳＦＥＴ２３０のドレイン電流の応答性を向上させることができる。これにより、ＭＯＳＦＥＴ２３０のドレイン電流の収束特性を、バイポーラトランジスタ１８０及び１２０のエミッタ電流に近づけることができる。よって、より高精度な補正を行うことが可能となる。このように、図１１の実施形態によれば、光電変換素子１０のリセット動作を行った際、画素からの出力電流Ｉｏｕｔの収束特性が良好な光電変換装置を提供することができる。
【００５６】
（第６の実施形態）
図１２は、本発明の第６の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。光電変換部２９０は、シリコンＰ型基板３００上にＮ型領域３１０、Ｐ型領域３２０、Ｎ型領域３１１、Ｐ型領域３２１、表面Ｎ+領域３１２と、Ｎ型領域とＰ型領域が交互に積層されてなり、Ｐ型領域３２０、３２１はそれぞれ異なる深さに形成されている。シリコンに入射した光は波長の長いものほど深く侵入するので、Ｐ型領域３２０、３２１からは異なる波長帯域の光に対する光信号を得ることができる。図１２においては、Ｎ型領域３１０、Ｐ型領域３２０、Ｎ型領域３１１から光電変換素子１０が、Ｎ型領域３１１、Ｐ型領域３２１、表面Ｎ+領域３１２から第４の光電変換素子１１が形成されており、深さ方向に光電変換素子１０及び１１が積層されている。第４の光電変換素子１１は、第１の光電変換素子１０と同様に、光電変換により電流を発生する。Ｐ型領域３２０、３２１のそれぞれにコンタクト部３３０、３３１を設けて、それぞれの光電変換素子１０、１１から光電流を読み出す構成となっており、それぞれの光電変換素子１０、１１に対して、それぞれの読み出し回路３４０、３４１を設けている。それぞれの該読み出し回路３４０、３４１は、それぞれの電流増幅器２０、２１として、バイポーラトランジスタ１２０、１２１を有する。また、それぞれの初期化部３０、３１として、ＭＯＳＦＥＴ１３０、１３１を有する。また、それぞれの検出器４０、４１として、定電流源１４０、１４１及びＭＯＳＦＥＴ１５０、１５１を有する。また、それぞれの電流出力端子６０、６１を有する。また、図１２においては、Ｎ型領域３１１、表面Ｎ+型領域３１２中にＮ型コンタクト部３３２を設けて、電源端子１７０に接続している。このように、図１２においては、光電変換素子１０、１１のそれぞれに対して読み出し回路３４０、３４１を設けている。それに対して、補正部７０を最適な構成とすることにより、それぞれの光電変換素子１０及び１１のリセット動作を行った際の、それぞれの出力電流Ｉｏｕｔの収束特性を向上しつつ、省スペース化を行うことや暗電流を低減することが可能となる。
【００５７】
読み出し回路３４１は、第４の電流増幅器２１と、第４の初期化部３１と、第４の検出器４１と、第４のフィードバック部５１とを有し、読み出し回路３４０と同様の構成を有する。第４の電流増幅器２１は、バイポーラトランジスタ１２１を有し、第４の光電変換素子１１から入力された第４の電流入力端子の電流を増幅する。第４の初期化部３１は、ＭＯＳＦＥＴ１３１を有し、第４の電流入力端子の電圧を初期化する。第４の検出器４１は、ＭＯＳＦＥＴ１５１及び定電流源１４１を有し、第４の電流入力端子の電圧を検出する。第４のフィードバック部５１は、ＭＯＳＦＥＴ１６１を有し、第４の検出器４１により検出された電圧をフィードバック信号として第４の電流増幅器２１にフィードバックする。光電変換素子１０及び１１は、第１導電型の光電変換領域と、第１導電型と逆の導電型である第２導電型の領域とを交互に複数積層することにより積層される。補正部７０は、第１の電流増幅器２０及び第４の電流増幅器２１により増幅された電流を補正する。具体的には、補正部７０は、第２の電流増幅器８０により増幅された電流を基に第１の電流増幅器２０及び第４の電流増幅器２１により増幅された電流を補正する。
【００５８】
図１２において、ＨはＮ型領域３１１の不純物プロファイルのピーク位置、ＩはＰ型基板３００上に形成された半導体層のトータルの厚さを示している。図１２において、光電変換素子１０、１１の分光特性は主に、この二つのファクターにより決まる。ＨとＩが、ある値の場合の分光特性シミュレーション結果を図１３に示す。図１３において、横軸が照射光の波長、縦軸がそれぞれの光電変換素子１０、１１から得られる光電流であり、波長１強にピークを持っている方が光電変換素子１１の特性で、波長３強にピークを持っている方が光電変換素子１０の特性である。図１３のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１０は１１よりも大きな光電流を得ることができる。よって、読み出し回路３４１よりも、読み出し回路３４０の出力電流の方が、ベース電位リセット後の収束特性が良い。よって、図１２において、ＭＯＳＦＥＴ２３０を設ける一方で、ＭＯＳＦＥＴ３５０は省いて、読み出し回路３４０の出力電流は補正を加えずにそのまま出力するといったことが可能となる。また、図１２においては、読み出し回路３４０、３４１に対して同じ補正用画素２５０を用いて補正を行っているが、光電変換素子１０と１１では発生する暗電流が異なる。よって、それぞれに対して異なる補正用画素２５０を用いて補正を行うことで最適な暗電流の低減を行うことが可能である。
【００５９】
すなわち、他の補正用画素２５０は、第５の電流入力端子の電流を増幅する第５の電流増幅器と、第５の電流入力端子の電圧を初期化する第５の初期化部と、第５の電流入力端子の電圧を検出する第５の検出器と、第５のフィードバック部とを有する。第５のフィードバック部は、第５の検出器により検出された電圧をフィードバック信号として第５の電流増幅器にフィードバックする。補正部７０は、第２の電流増幅器８０により増幅された電流を基に第１の電流増幅器２０により増幅された電流を補正し、第５の電流増幅器により増幅された電流を基に第４の電流増幅器２１により増幅された電流を補正する。
【００６０】
このように、図１２の実施形態によれば、それぞれの光電変換素子１０及び１１のリセット動作を行った際の、それぞれの出力電流Ｉｏｕｔの収束特性を向上しつつ、省スペース化を行うことや暗電流を低減することが可能となる。
【００６１】
上記の第１〜第６の実施形態では光電変換素子としてホールを集めるタイプのもの、電流増幅器としてＮＰＮバイポーラトランジスタを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子として電子を集めるタイプのもの、電流増幅器としてＰＮＰバイポーラトランジスタを用いた場合でも、同様な構成をとることにより同等な効果が得られる。
【００６２】
また、上記の第１〜第６の実施形態では、一組もしくは二組の光電変換素子及び電流増幅器からの出力電流に補正部を適用した場合を例にとって説明したが、これに限られるものでは無い。例えば、一次元ないし二次元状に光電変換素子及び電流増幅器を配した場合にも、補正部が適用できる。
【００６３】
また、上記の第１〜第６の実施形態では、一つないし二つの補正用画素を補正部中に設けた場合を例にとって説明したが、これに限られるものではない。
【００６４】
また、上記の第６の実施形態では、深さ方向に積層した光電変換素子の数が２の場合を例にとって説明したが、これに限られるものではない。また、表面からより深い位置に形成した光電変換素子の方が、大きな光電流を得られる場合を例にとって説明したが、これに限られるものではない。また、それぞれの読み出し回路に対して、同一の補正用画素を用いる場合を例にとって説明したが、これに限られるものではない。第１〜第６の実施形態は、種々の組み合わせが可能である。
【００６５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６６】
１０  光電変換素子、２０，８０  電流増幅器、３０，９０  初期化部、４０，１００  検出器、５０，１１０  フィードバック部、７０  補正部、１１５  演算部
【図１】
2011238856.tif 000018
【図２】
2011238856.tif 000019
【図３】
2011238856.tif 000020
【図４】
2011238856.tif 000021
【図５】
2011238856.tif 000022
【図６】
2011238856.tif 000023
【図７】
2011238856.tif 000024
【図８】
2011238856.tif 000025
【図９】
2011238856.tif 000026
【図１０】
2011238856.tif 000027
【図１１】
2011238856.tif 000028
【図１２】
2011238856.tif 000029
【図１３】
2011238856.tif 000030