(57)【要約】【課題】パワーモジュールの製造におけるはんだ厚み方向のばらつきやその平面方向位置ばらつきは、はんだ付け工程以降に実施する電気的接続を行う為のワイヤーボンディング工程において求められる電気的接続部分(パッド)の位置検出をそれらモジュール一個一個に対して正確に行う必要性を生じ、生産タクトの短縮化の障害となると共に、はんだ接合仕上がりのばらつき(不均一さ)に伴うはんだ付け部分の信頼性品質の低下を招く要素となっている。【解決手段】パワーモジュールの製造において、該構成物であるベアチップ、セラミック基板およびベース板のうち少なくともいずれかふたつの構成物のはんだ接合に、はんだ厚さ方向(Ｚ方向)およびはんだ厚さ方向と直交する平面方向(Ｘ−Ｙ方向)のＸ、Ｙ、Ｚ３方向の相対位置を同時に規制するジグを用いる【選択図】図１
2011077239.tif 000002
【特許請求の範囲】
【請求項１】
金属製のベース板と、セラミックからなる主材の両面にはんだ接合可能な導体層を有するセラミック基板と、半導体ベアチップとを有するパワーモジュールのはんだ接合工程において、
前記ベアチップと前記セラミック基板とを接合するはんだの融点と、
前記セラミック基板と前記ベース板を接合するはんだの融点とが異なることを特徴とするパワーモジュールの製造方法。
【請求項２】
金属製のベース板と、セラミックからなる主材の両面にはんだ接合可能な導体層を有するセラミック基板と、半導体ベアチップとを有するパワーモジュールのはんだ接合工程において、
前期ベアチップ、前期セラミック基板および前記ベース板のうちの少なくともいずれかふたつの構成物のはんだ接合に、はんだ厚さ方向(Ｚ方向)およびはんだ厚さ方向と直交する平面方向(Ｘ−Ｙ方向)のＸ、Ｙ、Ｚ３方向の相対位置を同時に規制するジグを用いるパワーモジュールの製造方法。
【請求項３】
請求項２において、前記Ｘ−Ｙ方向の位置規制を、前記ジグの被規制構成物の外周の一部分に設けられた凸状の位置決め部材であることを特徴とするパワーモジュールの製造方法。
【請求項４】
請求項１乃至３の製造方法を用いて製造したパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造に関し、特に配線回路を有するセラミック等の絶縁基板上にシリコンチップ等がはんだ接続されたものを金属ベース上にはんだ付けしてなるパワーモジュールに代表される電力用半導体装置の製造方法およびその製造方法により製造したパワーモジュールに関するものである。
【背景技術】
【０００２】
図１２は、従来のはんだ付け実装法の工程一例を説明した図である。図１２(ａ)では基板１６の配線パターン１７に通常融点のはんだ１８をはんだ印刷する。続いて図１２(ｂ)では、はんだ印刷の上にチップ部品１９を搭載し、その後図１２(ｃ)のようにはんだの融点以上に加熱してはんだ付けがなされる。しかし、図１２に示すようなはんだ付け工法では、溶融したはんだ上でチップ部品１９の自重によってバランスしたその時々の状況ではんだ付けが行われるため、基板１６の面に対してチップ部品１９が傾いたり、基板１６面に対しチップ部品面の高さのばらつきが大きいという問題があった。
【０００３】
これら２構成部品のはんだ付け実装時の問題は、例えば３構成部品のはんだ実装となるパワーモジュール製造におけるシリコンベアチップとセラミック基板、および金属ベースとのはんだ付け実装工程においては、それら構成部品間のはんだ厚さ(厚み)およびそれら構成部品の平面的な相対位置を、設定目標通りにばらつき無く均一にすることは更に難しく、はんだ付けによって接続されるシリコンベアチップ、及びセラミック基板のＸ−Ｙ(平面)方向位置や、はんだの厚さに依存するベアチップのベース板に対する高さ(Ｚ方向)は、成り行きによるところが大きかった。そのようなＺ方向のはんだ厚みばらつきやＸ−Ｙ方向の平面方向位置ばらつきは、はんだ付け工程以降に実施する電気的接続を行う為のワイヤーボンディング工程において求められる電気的接続部分(パッド)の位置検出をそれらモジュール一個一個に対して正確に行う必要性を生じ、生産タクトの短縮化の障害となると共に、はんだ接合仕上がりのばらつき(不均一さ)に伴うはんだ付け部分の信頼性品質の低下を招く懸念を生じるという問題があった。
【０００４】
この部分の改善の先行技術としては、特許文献１（特開平１１−１８６３３１号公報）、特許文献２（特開２００６−０４９７７７号公報）がある。
【０００５】
特許文献１については、はんだ接合するセラミック製絶縁基板と金属板とのはんだ接合において、その構成部材間に金属ワイヤ片からなる突起を設け、ワイヤ径によってはんだ接合部の厚さを規制するようにしている。特許文献２については、被実装体周囲のソルダレジスト形状を工夫することで、実装部品のはんだ取付位置の精度を損なうことなく実装部品を被実装体にはんだ取付することが可能な手法を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１８６３３１号公報
【特許文献２】特開２００６−０４９７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１については、高さ管理が必要な全てのはんだ接合部の絶縁基板に金属ワイヤを別途固着する工程が必要となるほか、Ｘ−Ｙ(平面)方向の位置ずれを抑制する機能を伴っておらず、また特許文献２については、Ｚ(はんだ厚み)方向のばらつきを抑制する機能を有さず、Ｘ、Ｙ、Ｚ全方向のはんだ付け部品の位置ずれを同時に抑制することはできないという問題が有った。
【０００８】
本発明は、上記問題に鑑み、金属ベース上とセラミック基板とシリコンチップとをはんだ付けする積層構造のパワーモジュールにおいて、それら３構成部品の平面(Ｘ−Ｙ)方向の位置を制御するとともに、はんだの厚み(Ｚ)方向の位置を制御しそれらＸ、Ｙ、Ｚ３方向の寸法が管理された寸法ばらつきの抑制されたパワーモジュールユニットを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のパワーモジュールの製造方法およびその製造方法を用いたパワーモジュールのうち、請求項１に記載した製造方法は、金属製のベース板と、セラミックからなる主材の両面にはんだ接合可能な導体層を有するセラミック基板と、半導体ベアチップとを有するパワーモジュールのはんだ接合工程において、前記ベアチップと前記セラミック基板とを接合するはんだの融点と、前記セラミック基板と前記ベース板を接合するはんだの融点とが異なるパワーモジュールの製造方法である。
また、本発明のパワーモジュールの製造方法およびその製造方法を用いたパワーモジュールのうち、請求項２に記載した製造方法は、
金属製のベース板と、セラミックからなる主材の両面にはんだ接合可能な導体層を有するセラミック基板と、半導体ベアチップとを有するパワーモジュールのはんだ接合工程において、前期ベアチップ、前期セラミック基板および前記ベース板のうちの少なくともいずれかふたつの構成物のはんだ接合に、はんだ厚さ方向(Ｚ方向)およびはんだ厚さ方向と直交する平面方向(Ｘ−Ｙ方向)のＸ、Ｙ、Ｚ３方向の相対位置を同時に規制するジグを用いるパワーモジュールの製造方法である。
さらに、請求項３に記載したパワーモジュールの製造方法は、請求項２における前記Ｘ−Ｙ方向の位置規制を、前記ジグの被規制構成物の外周の一部分に設けられた凸状の位置決め部材としたものである。
さらにまた、本発明のパワーモジュールの製造方法およびその製造方法を用いたパワーモジュールのうち、請求項４に記載したパワーモジュールは、請求項１乃至３の製造方法を用いて製造したパワーモジュールである。
【発明の効果】
【００１０】
本発明によれば、金属ベース上とセラミック基板とシリコンチップとをはんだ付けする積層構造のパワーモジュールにおいて、それら３構成部品の平面(Ｘ−Ｙ)方向の位置を制御するとともに、はんだの厚み(Ｚ)方向の位置を制御しそれらＸ、Ｙ、Ｚ３方向の寸法が管理された寸法ばらつきの抑制されたパワーモジュールユニットを提供できるという効果がある。
【図面の簡単な説明】
【００１１】
【図１】本発明によるベアチップとセラミック基板とのはんだ接合実装工法を説明するためにベアチップ・サブアッセンブリ製造用ジグ(第１の位置決めジグ)の断面形状を示すものであり、図２のＩ−Ｉ矢視図である。
【図２】ベアチップ・サブアッセンブリ製造用ジグを、上面(ベアチップおよびセラミック基板を設置する方向)から見た平面図を示すものである。
【図３】ベアチップとセラミック基板とを本発明のはんだ接合工法によってベアチップ・サブアッセンブリとした状態を示す図である
【図４】ひとつのベアチップ・サブアッセンブリ製造ジグで、複数のベアチップ・サブアッセンブリの製造を可能とするレイアウトを示すものである。
【図５】本発明によるベアチップ・サブアッセンブリをパワーモジュールとする工法を説明するためにベアチップ製造用ジグ(第２の位置決めジグ)の断面形状を示すものである。
【図６】ひとつのベアチップ製造用ジグにて、一枚のベース板に３つのベアチップ・サブアッセンブリを接合するレイアウト一例の上面図を示すものである。
【図７】ひとつのベアチップ製造用ジグにて、三枚のベース板に３つのベアチップ・サブアッセンブリを接合するレイアウト一例の上面図を示すものである。
【図８】ベアチップ・アッセンブリ構造の一例を示すものである。
【図９】モータインバータ回路図を示すものである。
【図１０】モータインバータ回路図の一部をベアチップ・アッセンブリで表記した構成を示すものである。
【図１１】ベース板に対するセラミック基板の配置例を示しており、(a)は一枚のベース板に対してセラミック基板を三枚設けた配置例を示し、(b)は一枚のベース板にセラミック基板を一枚とした配置例を示すものである。
【図１２】従来のはんだ付け実装法の一例を示すものである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明を説明する。
図８は、シリコン製のベアチップ１とセラミック基板２、および金属製のベース板３とのはんだ付け実装(積層)した構成物を示し、本発明はこの構成物の製造方法(工法)と該製造方法によって製造されたパワーモジュールに係るものである。
【００１３】
なお以下の本発明の説明においては、該構成物のうち、シリコンベアチップ１とセラミック基板２とを高融点はんだ１５にてはんだ付け実装した構成品を「ベアチップ・サブ・アッセンブリ１１」、該ベアチップ・サブアッセンブリとベース板３とを通常融点のはんだ７ではんだ付け実装した構成物を「パワーモジュール１２」と呼称する。
【００１４】
またセラミック基板２は、セラミック１４の両面に配線パターン１７が設けられた集合体であり、ベアチップ１や金属製のベース板３とのはんだ接合はこの配線パターン６部材を介して行われるが、以下のはんだ接合の説明において特に必要な場合を除き該配線パターン６部材を介することに触れない。
【００１５】
図９はパワーモジュールを使用した回路例を示し、３相モータの回転を制御するモータインバータ回路図上で破線表示したスイッチング素子(ＩＧＢＴ：Insulated Gate Bipolar Transistor)が、前記パワーモジュール構成物のひとつであるベアチップに該当する。
【００１６】
図１０のようなモータインバータ回路を構成する上で、実装上のパワーモジュールの配置は、図１１に示すように、モータＭのＵ、Ｖ、Ｗ各相に接続される上下段のスイッチング素子(つまり２個のベアチップ)を一組として、それを３組の形で使用することが一般的である。
【００１７】
図１１ではベース板３に対してそれぞれ２つのベアチップ１を搭載するセラミック基板２をベース板に配列するレイアウトを２例示しており、図１１(a)は３枚のセラミック基板２を全て一枚のベース板に配置したもの、図１１(b)は一枚のベース板３に対してセラミック基板２を一枚配置した例で、これら構成は使用時の条件に応じて適宜選択されるものである。
【００１８】
まず、本発明である図８及び図１１に示したようなパワーモジュールの製造方法であるはんだ接合工法を、以下に図１から図７を参照して説明する。
【００１９】
まず、前述のパワーモジュール構成部品のうち、ベアチップ１とセラミック基板２の構成体であるベアチップ・サブ・アッセンブリ１１のはんだ接合工法を、図１から図４を参照して説明する。この工法で使用するジグを各図において第１の位置決めジグ４として示すが、この第１の位置決めジグ４は、図１でハッチングを施した断面図で示すように、はんだ付けする２構成部品を納めるために中間に第１ジグ段部４ｂを持つ凹形の容器状となっている。
【００２０】
第１の位置決めジグ４の凹部の第１ジグ内底部４ａは、ベアチップ１を支障なく収める平面的広さを持つが、はんだ付け時にはんだが溶融してもベアチップ１が平面的(Ｘ−Ｙ方向)にずれないよう規制するために予め決められた寸法の凸状のベアチップ位置決め部８が設けられている。
【００２１】
同様に、第１の位置決めジグ４の凹部の中間部に設けられた第１ジグ段部４ｂは、セラミック基板２を安定して搭載可能な平面部を有するとともに、はんだ付け時にはんだが溶融してもセラミック基板２が平面的(Ｘ−Ｙ方向)にずれないよう規制するために予め決められた寸法の凸状のセラミック基板位置決め部９が設けられている。
【００２２】
なおこれら位置決め部の数について図２では、ベアチップ位置決め部８はベアチップひとつ当り各辺１つ、セラミック基板位置決め部９では、セラミック基板１枚当り各辺２つ設けた実施例を示したが、その数や幅は適宜決められるものである。
【００２３】
一方、第１の位置決めジグ４の凹部の中間部に設けられた第１ジグ段部４ｂの平面部は、セラミック基板２とベアチップ１のはんだ接合後に積層方向に所定の距離(図１のＡ寸法)となるよう、第１ジグ内底部４ａの平面を基準として、予め決められた寸法としている。なお、図２に示す第１の位置決めジグ４は、一枚のセラミック基板２にベアチップ１を２個搭載するレイアウトであり、図１１(ａ)、(ｂ)どちらのレイアウトにも対応するものである。
【００２４】
次にこのような第１の位置決めジグ４を使用してベアチップ１とセラミック基板２をはんだ接合する方法を図１を参照して説明する。
【００２５】
まず、第１の位置決めジグ４は、図１に示す上側を天方向、下側を地方向(重力方向)と定義したとき、第１の位置決めジグ４ の凹部に第１ジグ内底部４ａに向けてベアチップ１の上面(ワイヤボンディングを行う面)が下側になるようにして、ベアチップ位置決め部８を避けてベアチップ１が第１ジグ内底部４ａに接触するところまで収める。
【００２６】
次にベアチップ１とセラミック基板２とを前述の積層距離(図１のＡ寸法)ではんだ接合するのに最適なはんだ量(縦・横・厚み)を予め配線パターン６部にはんだ供給したセラミック基板２をはんだ供給面を下にして、セラミック基板位置決め部９を通過させ(図１の下向き矢印参照)、天地逆転させたベアチップの上部(底面)に接触させて置く。
【００２７】
その際はんだ７の厚みは、接合後の２構成物間のはんだ厚さより厚いので、セラミック基板のベアチップ１に向いた面は、第１ジグ段部４ｂに接触せず、全面が浮いた状態となるが、構成物の平面(Ｘ−Ｙ)方向の位置決めはセラミック基板位置決め部９によってなされている。
【００２８】
次に、このように第１の位置決めジグ４の凹部内面にベアチップ１、セラミック基板２が収められた状態で、第１の位置決めジグ４のまま電気炉等の加熱炉に投入して加熱し、所定の設定条件ではんだ付け接合を行う。
【００２９】
通常のはんだ付け設定条件は摂氏２５０度で３０秒程度であるが、本発明では、次の工程で第二回目のはんだ接合を行うため、該二回目の加熱時に第一回目に行ったはんだ付け時のはんだが溶融してしまうことがないよう、この第一回目のはんだ付けは、使用するはんだも高融点のものを使用し摂氏３２０度で３０秒程度の条件で行う。
【００３０】
このような第一回目のはんだ付け工程を終了した状態を示すものが、図３で、第１ジグ内底部４ａと第１ジグ段部４ｂのＡ寸法で下段のベアチップ１の上部と上段のセラミック基板２の下面との上下(Ｚ)方向相対距離が規制されるなかで、加熱中にセラミック基板２の自重により、それが傾くこともなく、その中間部に適切な厚さの高融点はんだ７層が形成される。なお、はんだ付け設定条件については、適用するはんだ材によって適宜設定されるものであり、また上述したはんだ供給の一例としては板状のはんだを供給する方法がある。
【００３１】
以上のような工法によれば、ベアチップ１とセラミック基板２とのはんだ付けは、期待通りのＸ、Ｙ、Ｚ全ての方向についての相対位置精度で、ベアチップ・サブ・アッセンブリ１１とすることが可能となる。
【００３２】
なお、第１の位置決めジグは、生産性を考慮して、図４に示すように、ベアチップ・サブ・アッセンブリ(ベアチップ１とセラミック基板２がはんだ接合されたもの)１１のセットが複数収まるレイアウトやサイズのジグとしても良い。
【００３３】
次に、ベアチップ・サブ・アッセンブリ１１と、金属製のベース板とを接合する第二回目のはんだ付け工程について、図５を参照して説明するが、この図５においても図１と同様に天地方向を定義する。
【００３４】
図５において、第２の位置決めジグ５は上述したベアチップ・サブ・アッセンブリ１１のはんだ付け工程で使用する第１の位置決めジグ４とは異なるものである。この第二回目のはんだ付け工程では、第一回目のはんだ付け工程ででき上がっているベアチップ・サブ・アッセンブリ１１を下段として、その上部に金属製のベース板を置いて、上述した第一回目のはんだ接合工程と同様な考え方に基づき、それらをはんだ接合しパワーモジュールとするものである。
【００３５】
この第二回目のはんだ接合工程では、まず第一回目のはんだ接合工程を経て既にベアチップ・サブ・アッセンブリ１１の一部となっているベアチップ１の端面(はんだ接合面の反対面)を第２ジグ内底部５ａに向けて下向きにベアチップ・サブ・アッセンブリ１１を設置する。
【００３６】
続いて第２の位置決めジグ５中のベアチップ・サブ・アッセンブリ１１の一部として上面側に位置するセラミック基板２の上部に、セラミック基板２との接合のためのはんだを所定の条件で供給した側のベース板３をセラミック基板２に向けて設置する。
【００３７】
この状態で、通常のはんだ付け設定条件である摂氏２５０度で３０秒程度加熱して、ベアチップ・サブ・アッセンブリ１１とベース板３間のはんだを溶融、冷却してそれらを接合する。
【００３８】
これらセラミック基板２とベース板３とはＺ方向の相対位置が図５のＢ寸法に示す通り規制されるとともに、セラミック基板２は第２ジグ第１段部５ｂ面上でセラミック位置決め部９によって、ベース板３は第２ジグ第２段部５ｃ面上でベース位置決め部１０によって、それぞれＸ−Ｙ平面的にその位置ずれが規制されているため、上記の第二回目の半田接合工程において、ベアチップ・サブ・アッセンブリ１１とベース板３間の位置ずれがＸ、Ｙ、Ｚ３方向とも所定の範囲内に規制された状態のパワーモジュールが得られる。
【００３９】
なおこの際、ベアチップ１はベアチップ・サブ・アッセンブリ１１として第一回目のはんだ接合工程においてセラミック基板２に対して既にＸ，Ｙ，Ｚ３方向の位置規制が済んでいるため、この第二回目のはんだ接合工程では、図５にてＣ寸法で示すように第２ジグ内底部５ａとの間に空隙部を設けてベアチップ１が直接Ｚ方向の位置決めに作用しないようにするとともに、第２ジグ内底部５ａのベアチップの周囲にも空間を設けて、Ｘ−Ｙ方向にも位置決めに作用しないようにしている。
【００４０】
また、第一回目のはんだ付け工程でも説明したとおり、第二回目のはんだ付け設定条件についても、適用するはんだ材によって適宜設定されるものであり、はんだ供給の一例として板状のはんだを供給する方法があることは同様である。
【００４１】
図６は、３個のベアチップ・サブ・アッセンブリ１１を一枚のベース板にはんだ接合してひとつのパワーモジュールを製造するレイアウトを示した第２の位置決めジグ５の例である。
【００４２】
図７は、３個のベアチップ・サブ・アッセンブリ１１を３枚のベース板にはんだ接合して３つのパワーモジュールを製造するレイアウトを示した第２の位置決めジグ５の例である。
【００４３】
なお、これまで２段階のはんだ接合でパワーモジュール１２を製造する工法を述べてきたが、ベアチップ１上面(図５では地方向)とベース板３の上面(図５では地方向)との相対位置精度のみを求める場合で、それら構成物の中間に配置されるセラミック基板２の天地方向の相対位置精度が、位置規制無しのできなり寸法で良い場合には、位置決めジグにセラミック基板２の天地方向を規制する段部は設けず、Ｘ−Ｙ方向の位置規制のみとした位置決めジグとすることで、一度のはんだ付け工程でパワーモジュール１２を製造することも可能である。
【産業上の利用可能性】
【００４４】
本発明は、半導体装置の製造に関し、特に配線回路を有するセラミック等の絶縁基板上にシリコンチップ等がはんだ接続されたものを金属ベース上にはんだ付けしてなるパワーモジュールに代表される電力用半導体装置の製造方法およびその製造方法により製造したパワーモジュールとして利用可能である。
【符号の説明】
【００４５】
1      ベアチップ
2      セラミック基板
3      ベース板
4      第１の位置決めジグ
4a     第１ジグ内底部
4b     第１ジグ段部
5      第２の位置決めジグ
5a     第２ジグ内底部
5b     第２ジグ第１段部
5c     第２ジグ第２段部
6      配線パターン(配線回路)
7      はんだ(高融点はんだ)
8      ベアチップ位置決め部
9      セラミック基板位置決め部
10     ベース位置決め部
11     ベアチップ・サブ・アッセンブリ
12     パワーモジュール
14     セラミック(主材絶縁層)
15     はんだ
16     基板
17     配線パターン
18     はんだ
19     チップ部品
【図１】
2011077239.tif 000003
【図２】
2011077239.tif 000004
【図３】
2011077239.tif 000005
【図４】
2011077239.tif 000006
【図５】
2011077239.tif 000007
【図６】
2011077239.tif 000008
【図７】
2011077239.tif 000009
【図８】
2011077239.tif 000010
【図９】
2011077239.tif 000011
【図１０】
2011077239.tif 000012
【図１１】
2011077239.tif 000013
【図１２】
2011077239.tif 000014