(57)【要約】【課題】広いダイナミックレンジを有する固体撮像装置を提供する。【解決手段】固体撮像装置は、入射光により光電流を生成し、当該光電流に応じてオフ状態からオン状態になる複数の画素部１３０１を備え、前記複数の画素部１３０１は、光電流が第１のしきい値以上になるとオン状態になる第１の画素部と、光電流が第１のしきい値より大きい第２のしきい値以上になるとオン状態になる第２の画素部とを含み、前記複数の画素部におけるしきい値は、前記第１のしきい値から第２のしきい値までの範囲でばらついている。【選択図】図１
2011066724.tif 000002
【特許請求の範囲】
【請求項１】
入射光により光電流を生成し、当該光電流に応じてオフ状態からオン状態になる複数の画素部を備え、
前記複数の画素部は、
光電流が第１のしきい値以上になるとオン状態になる第１の画素部と、
光電流が第１のしきい値より大きい第２のしきい値以上になるとオン状態になる第２の画素部とを含み、
前記複数の画素部におけるしきい値は、前記第１のしきい値から第２のしきい値までの範囲でばらついている
固体撮像装置。
【請求項２】
前記画素部のそれぞれは、
入射光により光電流を生成し、当該光電流がしきい値以上になるとオフ状態からオン状態になる受光素子と、
前記受光素子がオフ状態であるかオン状態であるかを示す論理信号を前記受光素子から読み出す読み出し部とを有する
請求項１に記載の固体撮像装置。
【請求項３】
前記複数の画素部における受光面積がばらついている請求項１に記載の固体撮像装置。
【請求項４】
前記受光素子は、第１導電型半導体層と、第１導電型と逆導電型である第２導電型半導体層とを少なくとも有し、
前記複数の画素部における第１導電型半導体層または第２導電型半導体層の不純物濃度がばらついている
請求項１に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記複数の画素部に異なる電圧の複数のバイアス電圧を供給することにより前記しきい値のばらつきを持たせるバイアス回路を備える
請求項１に記載の固体撮像装置。
【請求項６】
前記固体撮像装置は、さらに、
バイアス電圧を発生するバイアス回路と、
前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより生じる電流を制限する複数の電流リミッタ素子とを備え、
前記複数の電流リミッタ素子の長さがばらついている
請求項１に記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、
バイアス電圧を発生するバイアス回路と、
前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより生じる電流を制限する複数の電流リミッタ素子とを備え、
前記複数の電流リミッタ素子の幅がばらついている
請求項１に記載の固体撮像装置。
【請求項８】
前記固体撮像装置は、さらに、
バイアス電圧を発生するバイアス回路と、
前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより画素部を流れる電流を制限する、ポリシリコンで形成された複数の電流リミッタ素子とを備え、
前記複数の電流リミッタ素子においてポリシリコンの不純物濃度がばらついている
請求項１に記載の固体撮像装置。
【請求項９】
前記複数の画素部は、二次元状に配置され、
前記固体撮像装置は、さらに、
前記複数の画素部を行単位に選択するための行選択線と、
前記複数の画素部を列単位に選択するための列選択線とを備え、
前記複数の画素部のそれぞれは、
第１導電型の第１半導体層と、
前記第１半導体層とＰＮ接合され、前記第１導電型と逆の第２導電型の第２半導体層と、
前記第２半導体層とＰＮ接合された第１導電型の第３半導体層と、
前記第３半導体層とＰＮ接合された第２導電型の第４半導体層とを有し、
前記固体撮像装置は、さらに、
前記第１半導体層と第４半導体層の間にバイアス電圧を印加するバイアス回路と、
前記第２半導体の一部の領域と前記第１半導体層の一部の領域に形成され、前記第１半導体層を前記列選択線を接続するためのスイッチング素子とを備え、
該スイッチング素子は対応する前記行選択線の選択信号に応じてオン・オフする
請求項１に記載の固体撮像装置。
【請求項１０】
前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つに含まれる不純物濃度がばらついている
請求項９に記載の固体撮像装置。
【請求項１１】
前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つの深さまたは厚さがばらついている
請求項１０に記載の固体撮像装置。
【請求項１２】
前記固体撮像装置は、さらに、前記複数の画素部に設けられた複数色のカラーフィルターを備え、
前記画素部における前記第２半導体層と前記第３半導体層とのＰＮ接合面、または、前記第３半導体層と前記第４半導体層とのＰＮ接合面は、対応するカラーフィルタの透過光の波長が長いほど深い位置に形成される
請求項９または１０に記載の固体撮像装置。
【請求項１３】
前記読み出し部は、半導体基板に設けられた前記受光素子の入射面とは反対側の面に形成されている請求項２に記載の固体撮像装置。
【請求項１４】
前記固体撮像装置は、さらに、
行毎の前記読み出し部から読み出された前記論理信号を圧縮符号化する符号化部を備える請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を電気信号として出力する固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、入力光情報を光電変換し画像信号を出力する機能素子として、デジタルスチルカメラ、ビデオカメラ、ネットワークカメラ、携帯電話用カメラ等、多岐にわたる撮像装置に用いられている。これらの撮像装置においては、画質特に解像度の向上を目的として固体撮像装置の画素数の増大、画素サイズの縮小する技術開発が従来より進められてきた。例えば、現在デジタル一眼カメラに用いられている４／３サイズの固体撮像装置においては画素数は２０００万を超え、セルサイズは４μｍであり、携帯電話用の固体撮像装置においては画素数５００万、セルサイズは１．４μｍまで縮小されている。しかしデジタルカメラ用固体撮像装置とこれに対応する銀塩写真の解像度を比較すると、例えば最も画質が良いとされる前記デジタル一眼カメラ用固体撮像装置においても、画面対角線の長さに対する最小ドットサイズは０．１％程度であるが（非特許文献１）、一般的な３５ｍｍサービス版で１μｍサイズの銀塩粒子が用いられており、デジタル一眼の解像度見積値よりも一桁以上小さい、すなわち解像度が高い（非特許文献２）。従って、解像度という観点からは固体撮像装置のセルサイズは従来技術よりもさらに縮小することが望ましい。しかし、セルサイズの縮小化は信号対雑音比（Ｓ／Ｎ）とダイナミックレンジの低下、固定パターンノイズ（ＦＰＮ）の増加、トランジスタばらつきの増大を伴い、現状以上のセルサイズを縮小化すると、これら解像度の向上とはトレードオフ関係にあるパラメータの劣化の方が顕著になると懸念されている。
【０００３】
このような状況を鑑みて非特許文献３の従来技術が提案されている。これによれば、解像度を向上するために画素サイズは従来技術よりも一層縮小化する傍ら、画素出力は、上記第一の従来技術においては入射光量に比例するアナログ信号もしくはこれをデジタル化した多ビット信号であったものを、受光量にしきい値を設け、該しきい値以上、以下の二条件に相当する１ビット信号を出力する。このような方式とすることによって、縮小化されたセルサイズを持ち、銀塩写真における銀塩粒子と同等の動作をする画素を有する固体撮像装置が原理的には実施可能であることが示されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】鈴木  茂、「わかりやすいCCD/CMOSカメラ信号処理技術入門」、日刊工業新聞社、pp.58、（2005年）
【非特許文献２】写真工学の基礎、銀塩写真編、日本写真学会（1998年）
【非特許文献３】E.R. Fossum, “Gigapixel Digital Film Sensor (DFS) Proposal”, Nanospace Manipulation of Photons and Electrons for Nanovision Systems, The 7th Takayanagi Kenjiro Memorial Symposium and the 2nd International Symposium on Nanovision Science, University of Shizuoka, Hamamatsu, Japan, October 25-26, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術においては、銀塩写真と比べてダイナミックレンジが狭く、良質な広いダイナミックレンジの画像を得ることができないという問題がある。
【０００６】
すなわち銀塩写真において、０．０５μｍ〜数十μｍの銀塩粒子（臭化銀等）がフィルム表面のゼラチンに高密度で分散されている。例えば粒子サイズを１μｍとすると、サービスサイズ（３５ｍｍ×２５ｍｍ）のフィルムには８億個の粒子が画素として存在する。個々の銀塩粒子にはあるしきい値以上の光を受光すると、還元された銀の微小な凝集体、すなわち潜像が少なくとも１個形成される。このような潜像が一個でも形成された銀塩粒子は現像時に触媒作用によって全ての銀塩分子が銀に還元され、銀粒子として、フィルム上に現像され、光不透過領域を形成する。一方、しきい値以上の光を受光しなかった銀塩粒子は現像液によって除去され、銀塩粒子を除去された領域は光透過領域を形成する。前記光不透過領域と光透過領域は次の露光時に白（明）または黒（暗）を表す微小ドットとして写真紙に焼き付けられる。前記しきい値は、一つの銀塩粒子に潜像核を最低一個形成し、現像時において該銀塩粒子を全て銀に還元するために必要な最低光量として定義され、通常フォトンの個数で表される。通常、このしきい値はフォトン２個以上であるとされている（非特許文献２）。さらに重要なことは、粒子毎にしきい値は異なる、すなわちばらついている。入射光量に対する銀粒子の濃度（光学濃度）のしきい値依存性は理論的に調べられており、非特許文献２に記載されている。これによれば、全ての銀塩粒子が同じしきい値であった場合、未受光領域と受光領域が混在することで表現しうる画像の濃淡（明暗）は高々光強度換算で１０倍程度である。一方、通常の写真で表現される日光で照射された明部から影の暗部までを含む画像においては光強度換算で１００００倍程度である。すなわち、通常の写真は全ての銀塩粒子が一定のしきい値を持つと仮定した場合の１０００倍広いダイナミックレンジを有する。この違いは各銀塩粒子の現像しきい値がばらついていることに起因するとされ、しきい値がフォトン２個から５０個程度にばらつくことでダイナミックレンジは１０００倍となる。
【０００７】
ところが、上記従来技術では、銀塩写真ほど広いダイナミックレンジの画像を得ることができない。
【０００８】
本発明は、二値出力動作をする画素を複数備える固体撮像装置において、ダイナミックレンジを広げた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記従来技術の課題を解決するために本発明の固体撮像装置は、入射光により光電流を生成し、当該光電流に応じてオフ状態からオン状態になる複数の画素部を備え、前記複数の画素部は、光電流が第１のしきい値以上になるとオン状態になる第１の画素部と、光電流が第１のしきい値より大きい第２のしきい値以上になるとオン状態になる第２の画素部とを含み、前記複数の画素部におけるしきい値は、前記第１のしきい値から第２のしきい値までの範囲でばらついていることを特徴とする。このような構成とすることによって、各画素間の閾値のばらつきがあることにより、オンオフ状態にある画素数にもばらつきが発生し、広いダイナミックレンジを実現することが可能となる。
【００１０】
ここで、前記画素部のそれぞれは、入射光により光電流を生成し、当該光電流がしきい値以上になるとオフ状態からオン状態になる受光素子と、前記受光素子がオフ状態であるかオン状態であるかを示す論理信号を前記受光素子から読み出す読み出し部とを有する構成としてもよい。このような構成とすることによって、各画素部は、オフ状態かオン状態をとる受光部と、読み出し部により構成され、受光部の状態を変化するために必要な入射光量の最低値（しきい値）にばらつきを発生させ、広いダイナミックレンジを実現することが可能となる。
【００１１】
ここで、前記複数の画素部における受光面積がばらついていてもよい。このような構成とすることによって、複数の画素部の受光面積がばらつくことによりしきい値にばらつきを発生させ、広いダイナミックレンジを実現することが可能となる。
【００１２】
ここで、前記受光素子は、第１導電型半導体層と、第１導電型と逆導電型である第２導電型半導体層とを少なくとも有し、前記複数の画素部における第１導電型半導体層または第２導電型半導体層の不純物濃度がばらついていてもよい。このような構成とすることによって、各画素部を構成する半導体の空乏層幅が画素毎にばらつきが発生し、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１３】
ここで、前記固体撮像装置は、さらに、前記複数の画素部に異なる電圧の複数のバイアス電圧を供給することにより前記しきい値のばらつきを持たせるバイアス回路を備えていてもよい。このような構成とすることによって、各画素部を構成する半導体に異なるバイアス電圧が印加されるため、空乏層幅も画素毎にばらつきが発生し、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１４】
ここで、前記固体撮像装置は、さらに、バイアス電圧を発生するバイアス回路と、前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより生じる電流を制限する複数の電流リミッタ素子とを備え、前記複数の電流リミッタ素子の長さがばらついていてもよい。このような構成とすることによって、各画素部を構成する半導体に異なるバイアス電圧が印加されるため、空乏層幅も画素毎にばらつきが発生し、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１５】
ここで、前記固体撮像装置は、さらに、バイアス電圧を発生するバイアス回路と、前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより生じる電流を制限する複数の電流リミッタ素子とを備え、前記複数の電流リミッタ素子の幅がばらついていてもよい。このような構成とすることによって、各画素部を構成する半導体に異なるバイアス電圧が印加されるため、空乏層幅も画素毎にばらつきが発生し、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１６】
ここで、前記固体撮像装置は、さらに、バイアス電圧を発生するバイアス回路と、前記複数の画素部に対応して設けられ、対応する画素部にバイアス電圧を供給することにより画素部を流れる電流を制限する、ポリシリコンで形成された複数の電流リミッタ素子とを備え、前記複数の電流リミッタ素子においてポリシリコンの不純物濃度がばらついていてもよい。このような構成とすることによって、各画素部を構成する半導体に異なるバイアス電圧が印加されるため、空乏層幅も画素毎にばらつきが発生し、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１７】
ここで、前記複数の画素部は、二次元状に配置され、前記固体撮像装置は、さらに、前記複数の画素部を行単位に選択するための行選択線と、前記複数の画素部を列単位に選択するための列選択線とを備え、前記複数の画素部のそれぞれは、第１導電型の第１半導体層と、前記第１半導体層とＰＮ接合され、前記第１導電型と逆の第２導電型の第２半導体層と、前記第２半導体層とＰＮ接合された第１導電型の第３半導体層と、前記第３半導体層とＰＮ接合された第２導電型の第４半導体層とを有し、前記固体撮像装置は、さらに、前記第１半導体層と第４半導体層の間にバイアス電圧を印加するバイアス回路と、前記第２半導体の一部の領域と前記第１半導体層の一部の領域に形成され、前記第１半導体層を前記列選択線を接続するためのスイッチング素子とを備え、該スイッチング素子は対応する前記行選択線の選択信号に応じてオン・オフする構成としてもよい。このような構成とすることによって、各画素部において第一、第二、第三、第四半導体層によってサイリスタを構成し、第一半導体層と第四半導体層間に所定の電圧を与えることによって、フォワード遮断状態のオフ状態にバイアスした後、光入射量がしきい値を超えた場合に該サイリスタがオン状態に遷移し、低インピーダンス状態とで一定電流を保つ。このオン状態に遷移した後は、サイリスタ動作のためにその後の入射光量の増減に関わらず一定値に保たれ、バイアス電圧が印加されている間はオフ状態に回帰することはない。このように、本発明の固体撮像装置の各画素においては、入射光量に応じて確実にオフ状態からオン状態に遷移することが保障され、さらにオン状態においては低インピーダンス状態を確実に保つことができる。
【００１８】
ここで、前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つに含まれる不純物濃度がばらついていてもよい。このような構成とすることによって、各画素部を構成するサイリスタに異なるバイアス電圧が印加されるため、空乏層幅も画素毎にばらつきが発生し、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００１９】
ここで、前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つの深さまたは厚さがばらついていてもよい。このような構成とすることによって、各画素部を構成するサイリスタの各ＰＮ接合部に画素毎に異なるノイズ電流が発生するため、その結果、前記しきい値も同様にばらつくため、広いダイナミックレンジを実現することが可能となる。
【００２０】
ここで、前記固体撮像装置は、さらに、前記複数の画素部に設けられた複数色のカラーフィルターを備え、前記画素部における前記第２半導体層と前記第３半導体層とのＰＮ接合面、または、前記第３半導体層と前記第４半導体層とのＰＮ接合面は、対応するカラーフィルタの透過光の波長が長いほど深い位置に形成されていてもよい。このような構成とすることによって、前記固体撮像装置においては、色の３刺激値に対応する信号をオンオフ状態の２値信号として生成することが可能となる。
【００２１】
ここで、前記読み出し部は、半導体基板に設けられた前記受光素子の入射面とは反対側の面に形成されていてもよい。このような構成とすることによって、前記固体撮像装置は感度のより高い、広いダイナミックレンジを有する裏面照射型センサとして動作することが可能となる。
【００２２】
ここで、前記固体撮像装置は、さらに、行毎の前記読み出し部から読み出された前記論理信号を圧縮符号化する符号化部を備えていてもよい。このような構成とすることによって、前記固体撮像装置は各画素のデジタル出力信号をオンチップで符号化することが可能となり、後段の処理回路の規模を低減することが可能となる。
【発明の効果】
【００２３】
以上のように本発明の固体撮像装置によれば、広いダイナミックレンジで画像を得ることができる。より強い光がさらに入射した場合においても前記光入射状態の記憶値を保持することができる。さらにより高い感度を実現し、また、オンチップでデジタル符号化することが可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の第一の実施の形態に係る固体撮像装置の構成を示すブロック図である。
【図２Ａ】本発明の第一の実施の形態に関る画素部断面を模式的に示した図である。
【図２Ｂ】本発明の第一の実施の形態に関る画素部の等価回路図である。
【図３】本発明の第一の実施の形態に関る画素部の等価回路の電流―電圧出力特性を模式的に示した図である。
【図４】本発明の第一の実施の形態に関る画素部のレイアウトの概略を模式的に示した図である。
【図５】本発明の第一の実施の形態に関る受光波長の異なる複数の画素部の断面を模式的に示した図である。
【図６】本発明の第二の実施の形態に関る画素部断面を模式的に示した図である。
【図７】本発明の第二の実施の形態に関る画素部の等価回路図である。
【図８】本発明の第二の実施の形態に関る複数の画素部の断面の違いを模式的に示した図である。
【図９】本発明の第三の実施の形態に関る画素部断面を模式的に示した図である。
【図１０】本発明の第三の実施の形態に関る画素部の等価回路図である。
【図１１】本発明の第三の実施の形態に関る画素部の等価回路図である。
【図１２】本発明の第三の実施の形態に関る画素部の等価回路の電流―電圧出力特性を模式的に示した図である。
【図１３Ａ】本発明の第四の実施の形態に関る固体撮像装置の構成を示す図である。
【図１３Ｂ】本発明の第四の実施の形態に関るランレングス符号化の説明図である。
【図１４】本発明の第四の実施の形態の変形例における固体撮像装置の構成を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明に係る固体撮像装置の実施の形態について、デジタルスチルカメラを例にとり、図面を参照しながら説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
【００２６】
（第一の実施の形態）
図１は、本発明の第一の実施の形態に係る固体撮像装置の構成を示すブロック図である。この固体撮像装置は、二次元状に配置された複数の画素部１３０１と、前記複数の画素部１３０１を行単位に選択するための行選択線に選択信号を出力する行走査回路１３０２と、前記複数の画素部１３０１を列単位に選択するための列選択線に列選択信号を出力する列走査回路１３０４と、前記複数の画素部にバイアス電圧を供給するバイアス回路１３０６とを備える。
【００２７】
複数の画素部１３０１それぞれは、入射光により光電流を生成し、当該光電流に応じてオフ状態からオン状態になる。前記複数の画素部１３０１は、光電流が第１のしきい値以上になるとオン状態になる第１の画素部と、光電流が第１のしきい値より大きい第２のしきい値以上になるとオン状態になる第２の画素部とを含んでいる。前記複数の画素部におけるしきい値は、前記第１のしきい値から第２のしきい値までの範囲でばらついている。これにより、広いダイナミックレンジを実現することができる。複数の画素部には複数種類のしきい値が存在し、複数種類のしきい値のうち最小値が第１のしきい値、最大値が第２のしきい値である。
【００２８】
図２Ａは、本発明の第一の実施の形態に係る固体撮像装置の画素部の断面を模式的に示した図である。同図において、矢印１００は入射光の向きと方向を模式的に表している。画素部は、最表面から第１Ｎ型層１０１、該第１Ｎ型層１０１とＰＮ接合を形成する第１Ｐ型層１０２、該第１Ｐ型層１０２とＰＮ接合を形成する第２Ｎ型層１０３、該第２Ｎ型層１０３とＰＮ接合を形成する第２Ｐ型層１０４、より構成されている。第１Ｎ型層１０１と第１Ｐ型層１０２をショートするカソード電極１０５が形成され、画素部外部でバイアス回路に接続されている。各画素部は素子分離層１０７で画素毎に電気的に分離されている。さらに第１Ｎ型層１０１は周囲を第１Ｐ型層１０２で囲まれていて、第１Ｐ型層１０２の最表面の一部に形成されている。第１Ｎ型層１０１に隣接する第２Ｐ型層１０２表面に絶縁膜１０８およびゲート電極１０９によってＭＯＳ構造を形成し、第１Ｎ型層１０１と対向する位置に第３Ｎ型層１１０が形成されており、画素部外部で列選択線に接続される。
【００２９】
図２Ｂは本構造の等価回路を模式的に示した図である。ＮＰＮＰ構造を形成する１０１から１０４の４層の半導体層とカソード電極１０５、アノード電極１０６によって光サイリスタ部２０１を構成し、第１Ｎ型層１０１、絶縁膜１０８、ゲート電極１０９、第３Ｎ型層１１０によって、第１Ｎ型層１０１をソース、第２Ｐ型層をチャネル表面、第３Ｎ型層１１０をドレインとする読み出しＭＯＳトランジスタ２０２を構成している。光サイリスタ部２０１のカソード２０３はバイアス回路１３０６にリミッタ抵抗２０４を介して接続される。また、表面ＭＯＳトランジスタのゲートは行選択線２０５の信号によって制御され、ドレイン出力は列選択線２０６に接続された構成となっている。行選択線２０５によって開かれたＭＯＳトランジスタ２０２によってカソード電圧をセンスする。
【００３０】
図３は、本画素部のカソード出力電流のカソード−アノード間バイアス電圧依存性を測定してプロットした図である。カソード電圧を逆方向降伏電圧以上の値に保持した後、アノードに対して正の電圧を印加する。この状態では、１０１、１０２、１０３で構成されるバイポーラトランジスタおよび１０２、１０３、１０４で構成されるバイポーラトランジスタともにカットオフ状態にあり、出力電流は小さく、カソード電圧はほぼ電源電圧に等しい。すなわち、出力はＨｉｇｈ状態にある。ここで入射光によって第１Ｐ型層１０２内に一定以上の電子正孔対が注入されると、サイリスタアクションによってサイリスタ部はオン状態となり、リミッタで制限される値まで電流が流れ、低電圧を出力する。従って、本発明の実施の形態における固体撮像装置においては、各画素部への入射光量がサイリスタ動作を開始するのに必要なしきい値以下の場合には高電圧を出力し、しきい値以上の場合には低電圧を出力するという、二値出力動作を実現する。さらに、本画素部は一度サイリスタ動作によってオン状態に移行した後は、より強い強度の光が入射した場合においても、該オン状態を持続し、バイアス電圧が解除されるまで（０Ｖになるまで）オフ状態に回帰することはない。すなわち、ソフトエラーフリーの機能を実現する。これはサイリスタ動作を行うデバイスに特有の機能である。なお、バイアス回路１３０６は、行選択と次の行選択の間にバイアス電圧を解除する(０Ｖにする)。
【００３１】
本第一の実施の形態においては、広いダイナミックレンジを得るために必要な、各画素部がオフからオンに遷移するための最低光入射量（しきい値）ばらつきを与えるために各画素部の面積にばらつきを与えている（図４）。図４において、４１から４９は隣接する９つの画素部のレイアウトを模式的に示す。本図において明らかなように各画素部の面積は±２０％の範囲でランダムにばらついており、これにより、しきい値も２倍の範囲でばらつく。これに伴うダイナミックレンジは全ての画素部が同一しきい値であった場合の約１０倍に広げることが可能となった。
【００３２】
次に図５を用いて本実施の形態の固体撮像装置において、カラー画像を撮像する機能を実現する方法について説明する。図５は本第一の実施の形態において、Ｒ，Ｇ，Ｂ三原色に対応する波長の光を受光するための画素部の断面構成を模式的に示す。図５において、５１１は各画素部の最表面に位置する集光レンズ、５１２は主として長波長の赤色成分光を透過する赤色フィルタ、５１３は主として中間波長の緑色成分光を透過する緑色フィルタ、５１４は主として短波長の青色成分光を透過する青色フィルタである。５０１、５０２、５０３はこれら赤色光、緑色光、青色光の入射成分の方向を模式的に示す。赤色フィルタ５１２の下に位置する画素部においては第一のＰ型層１０２１はより深部まで伸張しており、これに伴い、電子−正孔対を発生する空乏層もより基板深部に形成されている。このような構成とすることによって、本画素部はより長波長の光に対する感度が増大し、赤色光の信号成分の割合が高くなる。一方、青色フィルタ５１３の下に位置する画素部の第１Ｐ型層１０２３はより表面に近い側で第２ＰＮ接合を形成しており、光電変換領域となる空乏層はより浅い位置に形成される。このような構成とすることによって、より短波長の光に対する感度が増大し、本画素部で生成される信号成分中、青色成分の割合をより高くすることが可能となる。一方、緑色フィルタ５１４の下に位置する画素部においては、中間波長の光を選択的により高い感度で受光するために第１Ｐ型層１０２２は上記、赤色画素部、青色画素部の第１Ｐ型層１０２１，１０２３の中間に位置する構成となっている。このような構成とすることによって、本画素部で発生する光電変換信号においては緑色成分の割合をより高めることが可能となった。以上のような構成とすることにより、本実施の形態における固体撮像装置において、高い色分離特性を有するカラー画像を撮像することが可能である。
【００３３】
以上説明してきたように、本実施の形態における固体撮像装置は、入射光により光電流を生成し、当該光電流に応じてオフ状態からオン状態になる複数の画素部を備え、前記複数の画素部は、光電流が第１のしきい値以上になるとオン状態になる第１の画素部と、光電流が第１のしきい値より大きい第２のしきい値以上になるとオン状態になる第２の画素部とを含む。ここで、前記複数の画素部におけるしきい値は、前記第１のしきい値から第２のしきい値までの範囲でばらついている。
【００３４】
なお、しきい値のばらつきは、フォトン２個相当（第１のしきい値）から５０個相当（第２のしきい値）の範囲内であってもよい。これにより、ダイナミックレンジを銀塩フィルム相当に広げることができる。
【００３５】
また、第２のしきい値は、第１のしきい値に対応する光量の数１０パーセント増しの光量に対応していてもよい。
【００３６】
なお、前記画素部のそれぞれは、入射光により光電流を生成し、当該光電流がしきい値以上になるとオフ状態からオン状態になる受光素子（例えば光サイリスタ部）と、前記受光素子がオフ状態であるかオン状態であるかを示す論理信号を前記受光素子から読み出す読み出しＭＯＳトランジスタ２０２とを有していてもよい。
【００３７】
また、前記複数の画素部における受光面積がばらついていてもよい。この受光面積は、図４に示したように、複数の画素部のセルサイズにばらつきを持たせることによってばらつかせてもよい。あるいは、受光面積は、複数の画素部のセルサイズが同じで、受光領域の開口部の面積にばらつきを持たせることによって、しきい値をばらつかせてもよい。
【００３８】
前記受光素子は、第１導電型半導体層と、第１導電型と逆導電型である第２導電型半導体層とを少なくとも有し、前記複数の画素部における第１導電型半導体層または第２導電型半導体層の不純物濃度をばらつかせることによって、しきい値をばらつかせてもよい。
【００３９】
なお、バイアス回路１３０６は、前記複数の画素部に異なる電圧の複数のバイアス電圧を供給することにより前記しきい値のばらつきを持たせることによって、しきい値をばらつかせてもよい。
【００４０】
また、複数の画素部における電流リミッタ素子の長さまたは幅をばらつかせることによって、しきい値をばらつかせてもよい。
【００４１】
（第二の実施の形態）
本実施の形態では、裏面照射型の固体撮像装置について説明する。つまり、本実施の形態における固体撮像装置において、読み出しＭＯＳトランジスタは、半導体基板に設けられた前記受光素子の入射面とは反対側の面に形成されている。
【００４２】
図６は、本発明の第二の実施の形態に係る固体撮像装置の画素部の断面を模式的に示した図である。裏面から第１Ｎ型層１０１、該第１Ｎ型層１０１とＰＮ接合を形成する第１Ｐ型層１０２、該第１Ｐ型層１０２とＰＮ接合を形成する第２Ｎ型層１０３、該第２Ｎ型層１０３とＰＮ接合を形成する第２Ｐ型層１０４、より構成されている。第１Ｎ型層１０１と第１Ｐ型層１０２をショートするカソード電極１０５が形成され、画素部外部でバイアス回路に接続されている。各画素部は素子分離層１０７で画素毎に電気的に分離されている。さらに第１Ｎ型層１０１は周囲を第１Ｐ型層１０２で囲まれていて、第１Ｐ型層１０２の裏面の一部に形成されている。第１Ｎ型層１０１に隣接する第２Ｐ型層１０２表面に絶縁膜１０８およびゲート電極１０９によってＭＯＳ構造を形成し、第１Ｎ型層１０１と対向する位置に第３Ｎ型層１１０が形成されており、画素部外部で列選択線に接続される。カソード電極と対向する面にＩＴＯにより構成した透明アノード電極６０６が形成され、本実施の形態においては入射光６００はアノード電極側の面から光が入射される、いわゆる裏面照射型の構成となっている。このような構成とすることによって、本第二の実施の形態における固体撮像装置はサイリスタ動作によって、第一の実施の形態と同様にソフトエラーフリーで二値出力動作を行い、かつ、より高い効率で光電変換信号を生成することが可能となる。
【００４３】
図７は本構造の等価回路を模式的に示した図である。ＮＰＮＰ構造を形成する１０１から１０４の４層の半導体層とカソード電極１０５、アノード電極６０６によって光サイリスタ部２０１を構成し、第１Ｎ型層１０１、絶縁膜１０８、ゲート電極１０９、第３Ｎ型層１１０によって、第１Ｎ型層１０１をソース、第２Ｐ型層をチャネル表面、第３Ｎ型層１１０をドレインとする読み出しＭＯＳトランジスタ２０２を構成している。光サイリスタ部２０１のカソード２０３はバイアス回路１３０６にリミッタ抵抗２０４を介して接続される。また、表面ＭＯＳトランジスタのゲートは行選択線２０５の信号によって制御され、ドレイン出力は列選択線２０６に接続された構成となっている。行選択線２０５によって開かれたＭＯＳトランジスタ２０２によってカソード電圧をセンスする。本裏面照射型の画素部においては、サイリスタ注入電流となる光電変換電流はアノード側のトランジスタのベース−コレクタ間ＰＮ接合空乏層で主として生成される。注入電流がしきい値を超えるとサイリスタ動作を開始することは第一の実施の形態と同様である。
【００４４】
図８に示すように、本第二の実施の形態においては、広いダイナミックレンジを得るために必要なしきい値ばらつきを与えるために、各画素部の第１Ｐ型層と第２Ｎ型層の厚みを不純物注入深さに±５％のばらつきを与えることで実現している。さらに、より広いダイナミックレンジを得るために、第１Ｐ型層と第２Ｎ型層に深い準位を形成する不純物を添加し、その添加量を各画素部毎にばらつきを与えている。このような構成とすることによって、各トランジスタのコレクタ電流の画素毎にばらつきをノイズによってさらに増加させ、さらに１桁高いダイナミックレンジを得ている。
【００４５】
以上のように、前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つに含まれる不純物濃度がばらついていることによって、しきい値をばらつかせるようにしてもよい。
【００４６】
また、前記複数の画素部における前記第２半導体層、第３半導体層および第４半導体層の少なくとも１つの深さまたは厚さがばらついていることによって、しきい値をばらつかせるようにしてもよい。
【００４７】
（第三の実施の形態）
本実施の形態では、有機光導電膜を備える固体撮像装置について説明する。つまり、本実施の形態における固体撮像装置において、読み出しＭＯＳトランジスタは、半導体基板に設けられた前記受光素子の入射面とは反対側の面に形成されている。
【００４８】
図９は、本発明の第三の実施の形態に係る固体撮像装置の画素部の断面を模式的に示した図である。同図において、矢印９００は入射光の向きと方向を模式的に表している。画素部は、最表面から第１Ｎ型層１０１、該第１Ｎ型層１０１とＰＮ接合を形成する第１Ｐ型層１０２、該第１Ｐ型層１０２とＰＮ接合を形成する第２Ｎ型層１０３、該第２Ｎ型層１０３とＰＮ接合を形成する第２Ｐ型層１０４、より構成されている。第１Ｎ型層１０１と第１Ｐ型層１０２をショートするカソード電極１０５が形成され、画素部外部でバイアス回路に接続されている。各画素部は素子分離層１０７で画素毎に電気的に分離されている。さらに第１Ｎ型層１０１は周囲を第１Ｐ型層１０２で囲まれていて、第１Ｐ型層１０２の最表面の一部に形成されている。第１Ｎ型層１０１に隣接する第２Ｐ型層１０２表面に絶縁膜１０８およびゲート電極１０９によってＭＯＳ構造を形成し、第１Ｎ型層１０１と対向する位置に第３Ｎ型層１１０が形成されており、画素部外部で列選択線に接続される。光導電膜層９０１は有機材料薄膜よりなり、配線９０２を介して、信号生成部の第２Ｐ型層１０２に接続されている。
【００４９】
図１０は本構造の等価回路を模式的に示した図である。ＮＰＮＰ構造を形成する１０１から１０４の４層の半導体層とカソード電極１０５、アノード電極１０６によって光サイリスタ部２０１を構成し、第１Ｎ型層１０１、絶縁膜１０８、ゲート電極１０９、第３Ｎ型層１１０によって、第１Ｎ型層１０１をソース、第２Ｐ型層をチャネル表面、第３Ｎ型層１１０をドレインとする読み出しＭＯＳトランジスタ２０２を構成している。光サイリスタ部２０１のカソード２０３はバイアス回路１３０６にリミッタ抵抗２０４を介して接続される。また、表面ＭＯＳトランジスタのゲートは行選択線２０５の信号によって制御され、ドレイン出力は列選択線２０６に接続された構成となっている。行選択線２０５によって開かれた読み出しＭＯＳトランジスタ２０２によってカソード電圧をセンスする。光導電膜層９０１は第２Ｐ型層で形成されるトランジスタのベースに接続された光スイッチ９２０として表現される。光導電膜層９０１に光が入射して、光電流が発生することにより、上記光スイッチ９２０がオン状態となり、該光電流が第２Ｐ型層にベース電流として注入される。１０１層から１０４層で形成されるＰＮＰＮ構造は光サイリスタ部２０１を形成しており、前記注入電流がある画素毎にばらついているしきい値を超えると、光サイリスタ部２０１はオン状態となり、出力電圧がＬｏｗ、電流値がＨｉｇｈの値となり、この状態はその後に高強度光が入射した場合でも頑強に保たれることは第一の実施の形態と同様である。このような構成とすることによって、Ｓｉ基板外で画素部を構成した形態においても、画素毎に光入力しきい値に応じた二値出力動作を実現する。本構成では、光導電膜層９０１の光電流をサイリスタを構成するトランジスタのベース部に直接注入しているので、高い増幅率すなわち高い感度を実現することが可能である。
【００５０】
一方、図１１には光導電膜層９０１を第２Ｐ型層ではなく、第１Ｎ型層すなわちカソードに接続した場合の等価回路図を示している。この場合は図９で必要であったリミッタ抵抗２０４は省略可能となり、面積的には有利であるが、光電流の一部がベース電流として注入され、一部は直接出力トランジスタのエミッタ電流を構成しているため、感度という点では図１０に示した構成よりも不利である。
【００５１】
本第三の実施の形態においては、しきい値ばらつきを確実に与えるために、画素部を構成するサイリスタ部の負荷に与えるバイアス電圧に画素毎にばらつきを与えている。
【００５２】
なお、上記第一、第二の実施の形態においては、リミッタとなる負荷抵抗をポリシリコンで形成した。しきい値のばらつきを与える方法にこの負荷抵抗に画素毎にばらつきを与えることが考えられる。例えば、画素毎にポリシリコンの幅または長さあるいはこれら両方をばらつかせることで、画素毎に負荷抵抗線が異なり、しきい値近傍での動作点もばらつかせることが可能となる。図１２のような構成とすることによって、ダイナミックレンジを容易に広くとることが可能となる。
【００５３】
（第四の実施の形態）
本発明の固体撮像装置は、画素毎に二値出力動作、すなわちデジタル値を出力するので、画素数分のビットをパラレル出力することが可能である。しかし、全画面分のデータを並行処理するには画素数分の信号線を要し、非現実的である。それ故、各画素データを効率よく符号化することで、信号処理およびデータ伝送回路系の規模を可能な限り小さくすることが重要である。
【００５４】
本発明の第四の実施の形態においては、このような目的を実現するものであり、行毎の前記読み出し部から読み出された論理信号を圧縮符号化する符号化部を備える固体撮像装置について説明する。次に図１３Ａを用いて本発明の第四の実施の形態について説明する。第一の実施の形態に記載した画素部１３０１を二次元的に配置した構成である。露光後に１または０の二値を取る各画素の出力は、行走査回路１３０２で読み出し行が選択され、各画素内に配置されている列出力線１３０３に出力される。これを列走査回路１３０４によって、水平出力線１３０５に順次出力する。ラン・レングス符号化器１３０７は、順次出力される二値の論理信号をランレングス符号化する。このとき、図１３Ｂに示すように、出力段で１の出力が始まった時にその個数を数えるレングス・カウンタによって当該１系列（“１”ラン）の長さをカウントする。一方、アドレス・カウンタは、当該１系列の始まりのアドレスを列走査回路１３０４のクロックからカウントしておき、これを行走査回路１３０２のクロックからカウントすることで、該１系列の始まりの行番号を記録することが可能となる。従って、本実施の形態においては、１の画素データが水平方向に連続する場合にその始まりのアドレスと長さからなる圧縮化されたランレングス符号出力が可能となり、後段のデータ処理回路規模を小さくすることが可能となる。
【００５５】
なお、本実施の形態では“１”ランの長さをカウントする構成について説明したが、“０”ランの長さをカウントするようにしてもよいし、両者をカウントするようにしてもよい。
【００５６】
また、ラン・レングス符号化でなくても、二値の論理信号列を圧縮する符号化であればよい。例えば、ハッフマン符号化でもよい。
【００５７】
なお、図１３Ａでは、二値の論理信号列をシリアルデータとして符号化器に入力しているが、図１４に示すように二値の論理信号列をパラレルデータとして符号化器に入力するように構成してもよい。こうすれば、列走査が不要になるので、撮像フレームレートを高速化することができる。この場合、Ｎ本の列信号線毎に符号化器を備えるようにしてもよい。
【産業上の利用可能性】
【００５８】
本発明の撮像装置は、監視カメラ、ネットワークカメラ、車載カメラ、デジタルカメラ、携帯電話などに利用可能であり、これらの機器の夜間における撮像画像の画質向上を実現可能とする。
【符号の説明】
【００５９】
１０１    第１Ｎ型層
１０２    第１Ｐ型層
１０３    第２Ｎ型層
１０４    第２Ｐ型層
１０５    カソード電極
１０６    アノード電極
１０７    素子分離層
１０８    絶縁膜
１０９    ゲート電極
１１０    第３Ｎ型層
２０１    光サイリスタ部
２０２    ＭＯＳトランジスタ
２０３    カソード
２０４    リミッタ抵抗
２０５    行選択線
２０６    列選択線
５１２    赤色フィルタ
５１３    青色フィルタ
５１４    緑色フィルタ
６０６    透明アノード電極
９０１    光導電膜層
９０２    配線
９２０    光スイッチ
１０２１    第１Ｐ型層
１０２２    第１Ｐ型層
１０２３    第１Ｐ型層
１３０１    画素部
１３０２    行走査回路  
１３０３    列出力線
１３０４    列走査回路
１３０５    水平出力線
１３０６    バイアス回路
１３０７    ラン・レングス符号化器
【図１】
2011066724.tif 000003
【図２Ａ】
2011066724.tif 000004
【図２Ｂ】
2011066724.tif 000005
【図３】
2011066724.tif 000006
【図４】
2011066724.tif 000007
【図５】
2011066724.tif 000008
【図６】
2011066724.tif 000009
【図７】
2011066724.tif 000010
【図８】
2011066724.tif 000011
【図９】
2011066724.tif 000012
【図１０】
2011066724.tif 000013
【図１１】
2011066724.tif 000014
【図１２】
2011066724.tif 000015
【図１３Ａ】
2011066724.tif 000016
【図１３Ｂ】
2011066724.tif 000017
【図１４】
2011066724.tif 000018