(57)【要約】  【課題】  セラミックからなる絶縁層と配線導体とを交互に積層した積層体において、焼成時あるいは、その後の熱などの外的要因が発生した時に生じる積層体の内部応力を緩和することで、絶縁層に発生するクラック等の構造欠陥を防ぐとともに、電気的特性のばらつきを抑える。【解決手段】  積層体を製造する過程で、脱バインダ工程の焼成温度が２５０℃から３５０℃までの間の昇温速度を０．２０〜０．５５℃／ｍｉｎとする。さらに、スルーホール内に充填する導電ペースト中の有機ビヒクルの割合を６．５〜１０．５ｗｔ％とする。これにより、スルーホール導体内に空洞を形成する。【選択図】        図１
2011077158.tif 000002
【特許請求の範囲】
【請求項１】
セラミックグリーンシートにスルーホールを形成する工程と、
前記スルーホールの内部にスルーホール用導電ペーストを充填する工程と、
前記セラミックグリーンシート上に配線用導電ペーストを塗布する工程と、
前記セラミックグリーンシートを積層する工程と、
前記積層されたセラミックグリーンシートを焼成する工程と、
を含む積層体の製造方法であって、
前記スルーホール用導電ペーストは、少なくとも金属粒子と有機ビヒクルとからなり、前記スルーホール用導電ペースト中の前記有機ビヒクルの割合が６．５〜１０．５ｗｔ％であり、
前記焼成工程は、脱バインダ工程と本焼成工程とを有し、前記脱バインダ工程において、焼成温度が２５０℃から３５０℃までの間の昇温速度が下記数１に示す速度となるように構成されていることを特徴とする積層体の製造方法。
【数１】
2011077158.tif 000007
但し、Δｔは焼成温度が２５０℃から３５０℃に上昇するまでの時間を示す。
【請求項２】
前記スルーホールは、その体積が２６１，８００μｍ3以上であることを特徴とする請求項１に記載の積層体の製造方法。
【請求項３】
請求項１または請求項２に記載の積層体を用いた電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミックからなる絶縁層と配線導体とを交互に積層した積層体およびこれを用いた電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、電子部品の小型化、高機能化により、セラミックからなる絶縁層と配線導体とを交互に積層した積層体を用いた積層コンデンサ、積層インダクタ、積層ＬＣフィルタ、積層セラミック基板等の電子部品が開発されてきた。
【０００３】
このような積層体は、セラミックグリーンシートにスルーホールを形成し、このスルーホール内に導電ペーストを充填し、セラミックグリーンシート上に所望の回路や配線パターン等の配線導体が形成されるように導電ペーストを印刷した後に、セラミックグリーンシートを複数積層し、焼成することで得られる。
【０００４】
図４に、上述の製造方法を用いた積層体の要部断面図を示す。
【０００５】
積層体１は絶縁層２と配線導体３が交互に積層されており、絶縁層２にはスルーホール４が設けられ、このスルーホール４にスルーホール導体５が隙間なく詰っている。また、このスルーホール導体５は、その上下に配置されている配線導体３を電気的に接続している。
【０００６】
上述した焼成工程で、セラミックグリーンシートおよび導電ペーストが同時に焼結され、それぞれが、絶縁層２と、配線導体３あるいはスルーホール導体５となる。
【０００７】
ところが、スルーホール導体５がスルーホール４内に隙間なく詰っている場合、上述の焼成工程時、あるいはその後の熱などの外的要因が発生した時に、セラミックグリーンシートと導電ペーストの収縮率や熱膨張係数の差などに起因して積層体内に内部応力が発生する。
【０００８】
この内部応力が絶縁層２の剛性を超えた場合、スルーホール４の周辺部の絶縁層２や、絶縁層２の層間で、クラック等の構造欠陥７ａ、７ｂが発生する。また、内部応力により、電気的特性がばらつくという問題がある。
【０００９】
このような問題を解決するために、例えば、特許文献１に示すような、空孔形成材を含有した導電ペーストを用いて積層体を製造する方法がある。
【００１０】
この導電ペーストは、金属粒子と、有機ビヒクルと、３０ｖｏｌ％以下の空孔形成材より成る。この導電ペーストをスルーホール内に充填すると、焼成時に空孔形成材が飛散し、導体金属内に均一な空洞が形成できる。それによって残留応力の緩和を図ることができ、導体金属とセラミック界面に発生するマイクロクラックを防止することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−３３８２１４公報
【発明の概要】
【００１２】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１の製造方法では、空洞を形成するために、導電ペーストに空孔形成材を追加する必要があり、導電ペースト自体のコストアップなどの問題がある。
【課題を解決するための手段】
【００１４】
上記問題点を解決するために、本発明に係わる積層体の製造方法は、セラミックグリーンシートにスルーホールを形成する工程と、前記スルーホールの内部にスルーホール用導電ペーストを充填する工程と、前記セラミックグリーンシート上に配線用導電ペーストを塗布する工程と、前記セラミックグリーンシートを積層する工程と、前記積層されたセラミックグリーンシートを焼成する工程と、を含む積層体の製造方法であって、前記スルーホール用導電ペーストは、少なくとも金属粒子と有機ビヒクルとからなり、前記スルーホール用導電ペースト中の前記有機ビヒクルの割合が６．５〜１０．５ｗｔ％であり、  前記焼成工程は、脱バインダ工程と本焼成工程とを有し、前記脱バインダ工程において、焼成温度が２５０℃から３５０℃までの間の昇温速度が下記数１に示す速度となるように構成されていることを特徴とする。
【００１５】
【数１】
2011077158.tif 000003
【００１６】
但し、Δｔは焼成温度が２５０℃から３５０℃に上昇するまでの時間を示す。
また、前記スルーホールは、その体積が２６１，８００μｍ3以上であることが好ましい。
【発明の効果】
【００１７】
本発明では、スルーホール用導体ペースト内の有機ビヒクルの割合や脱バインダ工程での昇温速度を所定の範囲にすることにより、スルーホール導体内に空洞を形成する。
【００１８】
これにより、特許文献１のように、導電ペーストに空孔形成材を追加することなく、スルーホール導体に空洞を形成することができる。
【００１９】
スルーホール導体内に空洞を形成することにより、積層体の焼成時あるいはその後の熱などの外的要因が発生した時に生じる内部応力を緩和し、スルーホールの周辺部の絶縁層や、絶縁層の層間で発生するクラック等の構造欠陥を防ぐとともに、電気的特性のばらつきを抑えることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の製造方法を用いた積層体（実施形態１）の要部断面図である。
【図２】本発明の製造方法を用いた積層体（実施形態２）の要部断面図である。
【図３】本発明の製造方法における焼成工程の温度プロファイルである。
【図４】従来の製造方法を用いた積層体の要部断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の積層体の製造方法について説明する。
【００２２】
図１は、本発明の製造方法を用いた積層体（実施形態１）の要部断面図である。
【００２３】
本実施形態１の積層体１１は、絶縁層１２と配線導体１３が交互に積層されている。
【００２４】
絶縁層１２にはスルーホール１４が設けられ、その体積は２６１，８００μｍ3以上に設定されている。さらに、このスルーホール１４にスルーホール導体１５が詰っている。
【００２５】
また、このスルーホール導体１５は、その上下に配置されている配線導体１３を電気的に接続している。そして、スルーホール導体１５内のほぼ中心に空洞１６がひとつ形成されている。
【００２６】
また、図２は、本発明の製造方法を用いた積層体（実施形態２）の要部断面図である。
【００２７】
本実施形態２の積層体２１は、絶縁層２２と配線導体２３が交互に積層されている。
【００２８】
絶縁層２２にはスルーホール２４ａ、２４ｂ、２４ｃが３つ積層方向に重なるように設けられ、それらの体積は合わせて２６１，８００μｍ3以上に設定されている。さらに、これらのスルーホール２４ａ、２４ｂ、２４ｃには、スルーホール導体２５ａ、２５ｂ、２５ｃが詰っている。
【００２９】
また、これらのスルーホール導体２５ａ、２５ｂ、２５ｃは、その上下に配置されている配線導体２３を電気的に接続している。そして、スルーホール導体２５ａ、２５ｂ、２５ｃ内のほぼ中心に空洞２６がひとつ形成されている。
【００３０】
実施形態１および実施形態２に示すスルーホールの体積は、２６１，８００μｍ3以上に設定されている。これは、スルーホール内部に充填されるスルーホール用導電ペーストに含まれる有機ビヒクルの量をある程度確保するためである。これにより、安定した空洞を形成することができる。
【００３１】
実施形態１あるいは実施形態２のような積層体１１、２１は、下記のような製造方法で製造される。
【００３２】
まず、Ｎｉ−Ｃｕ−Ｚｎ−Ｆｅを主成分としたフェライト材料を準備し、アクリル系もしくは酢酸ビニル系等の有機バインダ、可塑剤および純水を加え、混練してスラリーを得る。
【００３３】
次に、得られたスラリーをドクターブレード法等によりキャリアフィルムに塗布し、セラミックグリーンシートを得る。
【００３４】
セラミックグリーンシートを任意の大きさに切断し、セラミックグリーンシートに、パンチやレーザーなどを用いて、スルーホールを形成する。
【００３５】
一方、スルーホール用導電ペーストを以下の通り作製した。
【００３６】
まず、金属粒子としてＡｇ粉末を用意し、これに有機バインダと有機溶剤とを含む有機ビヒクルを、導電ペーストの全量に対して６．５〜１０．５ｗｔ％の割合で混練してペーストとした。
【００３７】
有機バインダとして、エチルセルロース樹脂、アルキッド樹脂、エポキシ樹脂、フェノール樹脂が用いられる。また、有機溶剤としては、テルピネオール、オイゲノール、ブチルカルビトール等の溶剤が用いられる。
【００３８】
次に、スクリーン印刷にてスルーホール内に上述のスルーホール用導電ペーストを充填する。また、スクリーン印刷にて配線導体用の導電ペーストを印刷して、セラミックグリーンシート上に所望の回路や配線パターン等の配線導体を形成した。
【００３９】
配線導体用の導電ペーストは、金属粒子と、有機バインダと有機溶剤とを含む有機ビヒクルを混練したペーストである。金属粒子、有機バインダ、有機溶剤の材料はスルーホール用導電ペーストと同じ材料であるが、必要に応じてその割合は配線導体形成に適した割合で配合されている。
【００４０】
次に、これらセラミックグリーンシートを乾燥させた後、複数枚積層して圧着する。最後に、所定寸法に切断し、図３に示すような焼成プロファイルでＡｉｒ雰囲気中にて焼成して、積層体を得た。
【００４１】
この焼成工程は、図３に示すように、脱バインダ工程と本焼成工程とからなる。
【００４２】
脱バインダ工程は、主としてセラミックグリーンシートおよび導電ペーストに含まれる有機バインダや有機溶剤を分解、揮発させるための工程であり、本焼成工程は、フェライト材料や金属粒子を焼結させるための工程である。
【００４３】
本発明では、脱バインダ工程において、焼成温度が２５０℃から３５０℃までの間の昇温速度が下記数１に示す条件とした。
【００４４】
【数１】
2011077158.tif 000004
【００４５】
但し、Δｔは焼成温度が２５０℃から３５０℃に上昇するまでの時間を示す。
【００４６】
次に、スルーホール導体内に空洞が形成される過程を説明する。
【００４７】
脱バインダ工程で、スルーホール内に充填されたスルーホール用導電ペースト中の有機ビヒクルが分解・揮発されるが、脱バインダ工程が終了した段階で、一部の有機ビヒクルはスルーホール用導電ペースト内に残留し空洞の素とする。
【００４８】
その後、脱バインダ工程から本焼成工程に至る急昇温過程で残留した有機ビヒクル成分を分解・揮発することにより、残留した有機ビヒクルの量に比例した大きさの空洞を形成する。
【００４９】
また、脱バインダ工程後残留した有機ビヒクルは、周囲のスルーホール用導電ペースト成分によってスルーホール内に閉じ込められるので、スルーホール導体のほぼ中心付近に空洞がひとつ形成される。
【００５０】
また、脱バインダ時の昇温速度を変えると、形成される空洞の大きさを変えることができる。
【００５１】
より具体的には、昇温速度を下げると脱バインダ工程の時間が長くなり、脱バインダ工程で多くの有機ビヒクルが分解・揮発される。このため、脱バインダ工程が終了した段階でスルーホール用導電ペースト内に残留する有機ビヒクルの量が少なくなり、空洞の大きさが小さくなる。
【００５２】
逆に、昇温速度を上げると脱バインダ工程の時間が短くなり、脱バインダ工程で分解・揮発される有機ビヒクルの量が少なくなる。このため、脱バインダ工程が終了した段階でスルーホール用導電ペースト内に残留する有機ビヒクルの量が多くなるので、空洞の大きさは大きくなる。
【００５３】
一方で、スルーホール用導電ペースト中の有機ビヒクルの割合によっても、空洞の大きさを変えることができる。この場合、有機ビヒクルの割合が少ないと空洞の大きさが小さくなり、逆に多いと大きくなる。
【００５４】
このように、スルーホール導体内に空洞を形成することで、空洞が、積層体の焼成時あるいはその後の熱などの外的要因が発生した時に生じる内部応力を緩和する。これにより、スルーホールの周辺部の絶縁層や、絶縁層の層間で発生するクラック等の構造欠陥を防ぐとともに、電気的特性のばらつきを抑えることができる。
【００５５】
しかしながら、空洞の大きさを大きくしすぎると、前述の内部応力を緩和する効果は大きくできる反面、スルーホール導体を介した配線導体間の導通抵抗の値が高くなったり、値そのものがばらついたりする等、電気的な接続信頼性が低下する。
【００５６】
また、空洞が小さすぎる、もしくは形成されない場合は、前述した内部応力の影響でクラック等の構造欠陥や電気的特性のばらつきが発生してしまう。
【００５７】
以上により、上述の昇温速度や、スルーホール用導電ペースト中の有機ビヒクルの割合に関しても上下限が存在する。
【００５８】
したがって、本発明では、空洞を形成するために、スルーホール内に充填するスルーホール用導電ペースト中の有機ビヒクルの割合と脱バインダ工程での昇温速度が非常に重要となる。
【００５９】
このため、前述の実施形態２の構造の積層体に対して、脱バインダ工程での昇温速度、スルーホール用導電ペースト中の有機ビヒクルの割合、スルーホールの体積を種々変更して試作した。
【００６０】
それぞれの試作条件に対して、スルーホール導体内の空洞の有無、スルーホール付近および層間部分のクラック等の構造欠陥の有無、さらに電気的特性として、積層体を積層インダクタに適用し、積層インダクタの直流抵抗とインピーダンスの値を評価した。
【００６１】
表１に試作した試料番号１〜９の試作条件と結果を示す。
【００６２】
【表１】
2011077158.tif 000005
【００６３】
なお、表１において、試料番号に＊印を付したものは本発明の範囲外のものであり、それ以外はすべて本発明の範囲内のものである。また、この表中のスルーホールの体積は、スルーホール２４ａ、２４ｂ、２４ｃの３つを合わせた体積である。
【００６４】
試料番号１から６までは、本発明の製造方法の範囲内であって、脱バインダ工程の焼成温度２５０℃から３５０℃までの間の昇温速度が、下記数１に示す条件としたものである。
【００６５】
【数１】
2011077158.tif 000006
【００６６】
但し、Δｔは焼成温度が２５０℃から３５０℃に上昇するまでの時間を示す。
さらに、スルーホール用導電ペースト中の有機ビヒクル割合を６．５〜１０．５ｗｔ％としたものである。
【００６７】
また、試料番号１〜５までは、スルーホールの体積が５９５，０００μｍ3のものである。
【００６８】
これらの試料では、スルーホールの導体内に空洞が形成され、絶縁層のクラック等の構造欠陥がなく、安定した電気的特性の積層体が得られた。
【００６９】
また、試料番号６のように、スルーホールの体積が２６１，８００μｍ3場合でも同様にスルーホール導体内に空洞が形成され、絶縁層のクラック等の構造欠陥がなく、安定した電気的特性の積層体が得られた。
【００７０】
しかしながら、本発明の範囲外の条件で試作した試作番号７〜１０では、下記のような問題が発生した。
【００７１】
試料番号７では、脱バインダ工程の昇温速度が０．３９℃／ｍｉｎで、スルーホール用導電ペースト中の有機ビヒクルの割合が５．０ｗｔ％で、スルーホールの体積が５９５，０００μｍ3の条件で試作した。この場合は、有機ビヒクルの割合が少ないため、スルーホール導体内に空洞が形成されず、構造欠陥が確認された。
【００７２】
これは、スルーホール内に充填されたスルーホール用導電ペースト中の有機ビヒクルの割合が元々少なく、脱バインダ工程で有機ビヒクルのほとんどが分解・揮発してしまい、脱バインダ工程が終了した段階でスルーホール用導電ペースト内に残留する有機ビヒクルの量が少ないため、空洞が形成されなかった。
【００７３】
また、試料番号８では、脱バインダ工程の昇温速度が０．３９℃／ｍｉｎで、スルーホール用導電ペースト中の有機ビヒクルの割合が１３．４ｗｔ％で、スルーホールの体積が５９５，０００μｍ3の条件で試作した。この場合は、スルーホール導体内に空洞が形成されたが、積層インダクタの直流抵抗値の平均値が高くなり、直流抵抗値およびインピーダンスの値のばらつきが大きくなった。
【００７４】
これは、スルーホール内に充填されたスルーホール用導電ペースト中の有機ビヒクルの割合が元々多いため、脱バインダ工程で有機ビヒクルが分解・揮発しきれず、脱バインダ工程が終了した段階でスルーホール用導電ペースト内に必要以上に有機ビヒクルが残留する。このため、スルーホール導体内に非常に大きな空洞が形成され、スルーホール部分での電気的な接続信頼性が低下した。
【００７５】
また、試料番号９では、脱バインダ工程の昇温速度が０．１６℃／ｍｉｎで、スルーホール用導電ペースト中の有機ビヒクルの割合が８．５ｗｔ％で、スルーホールの体積が５９５，０００μｍ3の条件で試作した。この場合は、スルーホール導体内の空洞が形成されなかった。
【００７６】
これは、脱バインダ工程の昇温速度が遅いので、脱バインダ工程の所要時間が長くなる。このため、スルーホール内に充填されたスルーホール用導電ペースト中の有機ビヒクルが脱バインダ工程でほとんど分解・揮発されてしまい、脱バインダ工程が終了した段階でスルーホール用導電ペースト内に残留する有機ビヒクルの量が少ないため、空洞が形成されなかった。
【００７７】
また、この試作条件では、構造欠陥は確認されなかったものの、積層インダクタの直流抵抗およびインピーダンスの値がばらついた。これは、内部応力が電気的特性のばらつきに影響を及ぼしているためである。
【００７８】
更に、試料番号１０の脱バインダ工程の昇温速度が０．６０℃／ｍｉｎで、スルーホール用導電ペースト中の有機ビヒクルの割合が８．５ｗｔ％で、スルーホールの体積が５９５，０００μｍ3の条件で試作した。この場合は、スルーホール導体内に空洞が形成されたが、構造欠陥も発生した。これは、脱バインダ工程での昇温速度が早すぎることにより、脱バインダ工程が終了した段階でスルーホール内に充填されたスルーホール用導電ペースト内に必要以上に有機ビヒクルが残留する。このため、スルーホール導体内に非常に大きな空洞が形成され、スルーホール部分での電気的な接続信頼性が低下した。
【００７９】
以上のように、本発明の製造方法によれば、スルーホール導体内に安定した空洞が形成出来るので、絶縁層のクラック等の構造欠陥がなく、安定した電気的特性の積層体が提供できる。
【符号の説明】
【００８０】
１、１１、２１    積層体
２、１２、２２    絶縁層
３、１３、２３    配線導体
４、１４、２４ａ、２４ｂ、２４ｃ    スルーホール
５、１５、２５ａ、２５ｂ、２５ｃ    スルーホール導体
１６、２６    空洞
７ａ、７ｂ    構造欠陥
【図１】
2011077158.tif 000008
【図２】
2011077158.tif 000009
【図３】
2011077158.tif 000010
【図４】
2011077158.tif 000011