(57)【要約】【課題】本発明は、セット電圧を下げて誤動作を防止することができ、高速動作または低消費電力動作が可能な不揮発性記憶素子および不揮発性記憶装置を提供することを目的とする。【解決手段】Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分とする抵抗変化膜２を備え、抵抗変化膜２には、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、ＳｅおよびＴｅからなる群から選択される、少なくともいずれか１つの元素が、不純物元素として添加され、不純物元素は、主成分である酸化物を構成するＡｌまたは遷移金属元素より酸化物を生成する標準反応ギブスエネルギーの絶対値が大きいことを特徴とする。【選択図】図１
2011066285.tif 000002
【特許請求の範囲】
【請求項１】
Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分とし、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、
前記抵抗変化膜には、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、ＳｅおよびＴｅよりなる群から選択された少なくともいずれか１つの元素が、不純物元素として添加され、
前記不純物元素は、前記主成分である酸化物に含まれる前記元素よりも酸化物を生成する標準反応ギブスエネルギーの絶対値が大きいことを特徴とする不揮発性記憶素子。
【請求項２】
Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分とし、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、
前記抵抗変化膜には、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、ＳｅおよびＴｅよりなる群から選択された少なくともいずれか１つの元素が、不純物元素として添加され、
前記不純物元素は、前記主成分である酸化物に含まれる前記元素よりも原子半径が大きいことを特徴とする不揮発性記憶素子。
【請求項３】
Ａｌおよび遷移金属元素の少なくともいずれかの酸化物を含み、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、
前記抵抗変化膜の一部に、不純物添加領域が設けられ、
前記不純物添加領域は、前記酸化物に含まれる前記Ａｌまたは遷移金属元素よりも、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きい不純物元素を含むことを特徴とする不揮発性記憶素子。
【請求項４】
Ａｌおよび遷移金属元素の少なくともいずれかの酸化物を含み、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、
前記抵抗変化膜の一部に、不純物添加領域が設けられ、
前記不純物添加領域は、前記酸化物に含まれる前記Ａｌまたは遷移金属元素よりも、原子半径が大きい不純物元素を含むことを特徴とする不揮発性記憶素子。
【請求項５】
前記不純物添加領域は、前記抵抗変化膜の中央部に設けられていることを特徴とする請求項３または４に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化膜に前記電圧及び電流の少なくともいずれかを与えるアノード電極と、カソード電極と、をさらに備え、
前記不純物添加領域は、前記アノード電極の近傍に設けられていることを特徴とする請求項３または４に記載の不揮発性記憶素子。
【請求項７】
請求項１〜６のいずれか１つに記載の複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子のそれぞれにデータを書き込むロウデコーダと、
前記複数の不揮発性記憶素子のそれぞれからデータを読み出すセンスアンプと、
前記複数の不揮発性記憶素子のそれぞれを介して、前記ロウデコーダと、前記センスアンプと、の間を電気的に接続する複数の配線と、
を備え、
前記複数の配線のうちの配線抵抗が相対的に高い配線に接続された前記不揮発性記憶素子は、前記複数の配線のうちの配線抵抗が相対的に低い配線に接続された前記不揮発性記憶素子よりも、前記抵抗変化膜に添加された前記不純物の濃度が相対的に高いことを特徴とする不揮発性記憶装置。
【請求項８】
請求項１〜６のいずれか１つに記載の複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子のそれぞれにデータを書き込むロウデコーダと、
前記複数の不揮発性記憶素子のそれぞれからデータを読み出すセンスアンプと、
前記複数の不揮発性記憶素子のそれぞれを介して、前記ロウデコーダと、前記センスアンプと、の間を電気的に接続する複数の配線と、
を備え、
前記複数の配線のうちの配線抵抗が相対的に低い配線に接続された前記不揮発性記憶素子は、前記複数の配線のうちの配線抵抗が相対的に高い配線に接続された前記不揮発性記憶素子よりも、前記抵抗変化膜に添加された前記不純物の濃度が相対的に高いことを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子および不揮発性記憶装置に関し、特に、抵抗変化膜を有する不揮発性記憶素子および不揮発性記憶装置に関する。
【背景技術】
【０００２】
将来の高速且つ大容量な不揮発性メモリとして、抵抗変化膜を電極で挟んだセル構造を有し、抵抗スイッチング現象を情報記録に使用する抵抗変化型メモリ（ＲｅＲＡＭ：Resistance Random Access Memory）が提案されている。
【０００３】
しかしながら、抵抗変化膜に遷移金属酸化物を用いるＲｅＲＡＭでは、高抵抗状態から低抵抗状態に移行させるセット電圧と、低抵抗状態から高抵抗状態に移行させるリセット電圧と、の差が小さく、誤動作が生じ易いという問題があった。例えば、特許文献１には、抵抗変化膜に遷移金属元素をドーピングして、電圧および抵抗特性を安定化させる技術が記載されているが、誤動作を回避することが難しい場合がある。また、動作の高速化、および低消費電力化を図る上でも、解決すべき課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１３５７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、セット電圧を下げて誤動作を防止することができ、高速動作または低消費電力動作が可能な不揮発性記憶素子および不揮発性記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分とし、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、前記抵抗変化膜には、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、ＳｅおよびＴｅよりなる群から選択される、少なくともいずれか１つの元素が、不純物元素として添加され、前記不純物元素は、前記主成分である酸化物に含まれる前記元素より、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きいことを特徴とする不揮発性記憶素子が提供される。
また、本発明の別の一態様によれば、Ａｌおよび遷移金属元素の少なくともいずれかの酸化物を含み、印加される電圧および通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗変化膜を備え、前記抵抗変化膜の一部に、不純物添加領域が設けられ、前記不純物添加領域は、前記酸化物に含まれるＡｌまたは遷移金属元素よりも、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きい不純物元素を含むことを特徴とする不揮発性記憶素子が提供される。
さらに、本発明の別の一態様によれば、複数の前記不揮発性記憶素子と、前記複数の不揮発性記憶素子のそれぞれにデータを書き込むロウデコーダと、前記複数の不揮発性記憶素子のそれぞれからデータを読み出すセンスアンプと、前記不揮発性記憶素子を介して、前記ロウデコーダと、前記センスアンプと、の間を電気的に接続する複数の配線と、を備え、前記複数の配線のうちの配線抵抗が相対的に高い配線に接続された前記不揮発性記憶素子は、前記複数の配線のうちの配線抵抗が相対的に低い配線に接続された前記不揮発性記憶素子よりも、前記抵抗変化膜に添加された前記不純物の濃度が相対的に高いことを特徴とする不揮発性記憶装置が提供される。
【発明の効果】
【０００７】
本発明によれば、セット電圧を下げて誤動作を防止することができ、高速動作または低消費電力動作が可能な不揮発性記憶素子および不揮発性記憶装置を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る不揮発性記憶素子を示す模式図である。
【図２】一実施形態に係る不揮発性記憶素子のセットおよびリセット特性を説明する模式図である。
【図３】一実施形態に係る不揮発性記憶素子の製造工程を模式的に示す断面図である。
【図４】一実施形態に係る不揮発性記憶装置の一部を示す模式図である。
【図５】一実施形態に係る不揮発性記憶装置の構成を模式的に示す平面図である。
【図６】一実施形態に係る不揮発性記憶装置の製造工程の一部を模式的に示す断面図である。
【図７】一実施形態の変形例に係る不揮発性記憶装置の動作を示す模式図である。
【図８】一実施形態の別の変形例に係る不揮発性記憶装置の動作を示す模式図である。
【図９】第２の実施形態に係る不揮発性記憶素子を示す模式図である。
【図１０】第２の実施形態に係る不揮発性記憶装置の構成の一部を示す回路図である。
【図１１】第２の実施形態に係る不揮発性記憶素子の製造工程を示すフロー図である。
【図１２】第２の実施形態の変形例に係る不揮発性記憶素子の製造工程を示すフロー図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
【００１０】
図１は、本発明の一実施形態に係る不揮発性記憶素子を示す模式図である。本実施形態に係る不揮発性記憶素子は、アノード電極３と、カソード電極４と、に挟まれた抵抗変化膜２を備えるメモリ素子１である。また、メモリ素子１は、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することができる。
【００１１】
抵抗変化膜２は、Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分としている。また、抵抗変化膜２には、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、ＳｅおよびＴｅからなる群から選択される、少なくともいずれか１つの不純物元素が添加されている。
【００１２】
添加された不純物元素は、抵抗変化膜２の主成分である酸化物に含まれるＡｌまたは遷移金属元素より、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きいか、または、原子半径が大きいことが望ましい。
【００１３】
さらに、抵抗変化膜２に添加される不純物は、主成分である酸化物に含まれるＡｌまたは遷移金属元素と価数が異なり、かつ、共有結合性の低い元素であることが望ましい。
【００１４】
また、図１に示すように、メモリ素子１のアノード電極３およびカソード電極４は、それぞれワード線１２とビット線１３とに接続され、図示しないロウデコーダから信号の書き込みが行われ、センスアンプにより読み出しが行われる。
【００１５】
図２は、本実施形態に係るメモリ素子１のセットおよびリセット特性を説明する模式図である。図２（ａ）は、メモリ素子１のセットおよびリセット特性を示している。また、図２（ｂ）は、抵抗変化膜２に不純物が添加されていないメモリ素子のセットおよびリセット特性を示している。
【００１６】
メモリ素子１をセットす場合、図２(ａ)中の矢印Ａに示すように、リセット状態にあるメモリ素子１に電圧を印加すると、セット電圧６ａにおいてセット状態へ移行する（矢印Ｂ）。この際、抵抗変化膜２は、高抵抗状態から低抵抗状態に変化する。
【００１７】
また、メモリ素子１をリセットする場合は、矢印Ｃに示すように電圧が印加され、リセット電圧７ａにおいて、セット状態からリセット状態へ移行する。抵抗変化膜２は、低抵抗状態から高抵抗状態へと変化する。
【００１８】
一方、図２（ｂ）に示すメモリ素子でも、メモリ素子１と同様に、セット電圧６ｂにおいて、抵抗変化膜２が高抵抗状態から低抵抗状態へと変化し、リセット電圧７ｂにおいて、低抵抗状態から高抵抗状態へと変化する。
【００１９】
図２（ａ）と図２（ｂ）とを比較すると、抵抗変化膜２に不純物元素を添加したメモリ素子１では、セット電圧６ａが低下していることがわかる。この結果、セット電圧６ａとリセット電圧７ａとの差が大きくなり、誤セットが生じ難い動作が実現されている。さらに、セット電圧６ａが低くなったことにより、ＲｅＲＡＭの初期化動作、所謂フォーミングにおける印加電圧も小さくすることができる。
【００２０】
図２(ａ)に示すメモリ素子１のセット電圧が低下した理由は、次のように考えることができる。
抵抗変化膜２は、アノード電極３とカソード電極４との間に印加された電圧により高抵抗状態から低抵抗状態に変化する際に、伝導パスとなるフィラメントを形成すると考えられている。また、このフィラメントの形成は、抵抗変化膜２の内部に酸素欠損が生成される、一種の破壊現象と考えられている。したがって、図２(ａ)に示すメモリ素子１では、抵抗変化膜２に不純物元素を添加したことにより、比較的低電界で酸素欠損が生成され、フィラメントが形成されると考えられる。
【００２１】
また、抵抗変化膜２に添加する不純物元素は、抵抗変化膜２の主成分である酸化物に含まれるＡｌまたは遷移金属元素より、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きいことが望ましい。すなわち、酸素と結合し易い不純物元素は、Ａｌまたは遷移金属元素と結合した酸素を取り込み、酸化物中にＡｌまたは遷移金属元素の未結合手を増やす働きをする。さらに、Ａｌまたは遷移金属元素の未結合手は、酸化物中に伝導電子を供給すると共に、別のＡｌまたは遷移金属元素と結合している酸素を取り込んで酸化物の結合ネットワークを乱す働きをする。その結果、抵抗変化膜２の中で、フィラメントの形成が容易となると考えられる。
【００２２】
また、主成分である酸化物を構成するＡｌまたは遷移金属元素の原子半径より大きい原子半径を有する不純物元素を添加しても良い。これにより、酸化物の結合ネットワークが乱れ、フィラメントの形成が容易となるからである。さらに、Ａｌまたは遷移金属元素の原子半径より原子半径が大きく、かつ、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きい不純物元素を添加することが望ましい。
【００２３】
また、不純物元素は、その価数が酸化物を構成するＡｌまたは遷移金属元素の価数と異なり、且つ、遷移金属元素よりも共有結合性の低い元素であることが望ましい。すなわち、不純物元素の価数と遷移金属元素の価数が異なれば、遷移金属元素が不純物元素に置き換わった場合に、酸化物中に伝導電子またはホールが供給され、さらに、不純物元素の共有結合性が低ければ、結合ネットワークが乱れ易くなり、フィラメントの形成を容易にするからである。例えば、遷移金属の酸化物に共有結合性が高いＡｌを不純物元素として添加しても、セット電圧の低下はみられない。
【００２４】
図３は、本実施形態に係るメモリ素子１の製造工程を模式的に示す断面図である。
まず、図３(ａ)に示すように、半導体基板３４の表面に、下部電極層４ａおよび抵抗変化膜２、上部電極層３ａが順次積層される。
【００２５】
半導体基板３４の表面には、図示しないビット線１３と、ビット線１３間を絶縁する絶縁層とが、設けられている。さらに、その下層には、各種の制御回路などを設けることができる。一方、メモリ素子１を多層に形成する場合（図４参照）は、メモリ素子およびワード線、さらに、メモリ素子およびワード線間を絶縁する層間絶縁膜が形成された半導体基板を用いることができる。
【００２６】
下部電極層４ａおよび上部電極層３ａは、例えば、スパッタ法を用いて形成することができる。また、ＣＶＤ（Chemical Vaper Deposition）法やＡＬＤ（Atomic layer deposition)法を用いることもできる。また、材料として、Ｗ、Ｔａ、Ｃｕなどの金属、またはＴｉＮ、ＴａＮ、ＷＣなどの窒化物や炭化物、不純物元素が高濃度に添加されたポリシリコン等を用いることができる。
【００２７】
一方、抵抗変化膜２は、スパッタ法、または、ＣＶＤ法、ＡＬＤ法を用いて形成することができる。スパッタ法を用いる場合、酸素と、不純物を含んだガス（例えば、アルシン、ホスフィン、ジボラン、三塩化ホウ素など）と、を反応室に導入し、所定の金属ターゲットをスパッタして膜成長を行う、所謂反応性スパッタ法を用いることができる。また、ＣＶＤ法やＡＬＤ法を用いる場合、金属酸化物を成長する原料ガスと、不純物元素を含んだガスと、を混合し、反応室に導入しながら膜成長を行う。さらに、金属膜を形成した後に、酸素および不純物元素を含む雰囲気中で熱処理を行って、金属酸化膜を形成する方法を用いることができる。
【００２８】
また、不純物元素の添加は、イオン注入法を用いて実施することもできる。この場合、不純物元素が添加されていない抵抗変化膜２を形成し、その後、イオン注入により不純物元素を膜中に導入する。例えば、１０ｎｍ以下の薄い抵抗変化膜２の場合、数ｋｅＶ程度の低エネルギーで所望の不純物を導入することができる。
【００２９】
また、抵抗変化膜２は、金属酸化物、典型的には遷移金属酸化物を用いることができ、特に、Ｈｆ、およびＺｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、Ｃｒ、Ｎｂよりなる群から選択された、少なくともいずれか１つの元素を含む酸化物を主成分とする薄膜を用いることが望ましい。例えば、酸化物の構造として、ＭｘＯｙ（Ｍ：金属、Ｏ：酸素）で表される二元系酸化物を用いることができる。具体的には、ＮｉＯ、ＣｏＯなど２価の金属酸化物、Ａｌ２Ｏ３など３価の金属酸化物、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２など4価の金属酸化物、Ｔａ２Ｏ５など５価の金属酸化物などである。また、ＡαＭβＯγ(Ａ、Ｍ：金属、Ｏ：酸素)で表される三元系を用いても良いし、四元系以上の金属酸化物を用いることもできる。
【００３０】
抵抗変化膜２に添加される不純物元素は、例えば、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｖ、Ｔａ、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、Ｓ、Ｓｅ、Ｔｅよりなる群から選択される、少なくともいずれか１つの元素を用いる。また、不純物元素の添加量は、１×１０１４ｃｍ−２以上となるように制御することが望ましい。さらに、酸化物を構成するＡｌまたは遷移金属元素と異なる価数の不純物を添加する場合、例えば、４価の二元系金属酸化物には、３価のＢ、Ｇａ、Ｇａ、５価のＰ、Ａｓ、Ｓｂ等を添加すればよい。
【００３１】
図３（ｂ）は、積層された下部電極層４ａと、抵抗変化膜２と、上部電極層３ａと、をＲＩＥ（Reactive Ion Etching）法によりエッチングする工程を示している。上部電極層３ａの表面には、所定の形状にパターニングされたエッチングマスク３５が形成されている。エッチングマスク３５には、例えば、フォトレジストを使用することができる。
【００３２】
ＲＩＥ法によりエッチングされ、図３（ｃ）に示す形状に加工された後、エッチングマスク３５を除去して、メモリ素子１を完成する。エッチングマスク３５にフォトレジストを使用した場合、エッチング後に酸素アッシングを施すことにより、残ったエッチングマスク３５を除去することができる。また、図３（ｃ）に示すメモリ素子１では、下部電極層４ａが所定の形状に加工されてカソード電極４となり、上部電極層３ａがアノード電極３となる。
【００３３】
図４は、本実施形態に係る不揮発性記憶装置１０の一部を示す模式図である。本実施形態に係る不揮発性記憶装置は、不揮発性記憶素子であるメモリ素子１が多層に積層された構造を有しており、図４は、そのメモリ素子アレー部１１を、模式的に示している。
【００３４】
図４に示す例では、メモリ素子１が４段に積層され、各層の間にメモリ素子１に接続される複数の配線であるワード線１２とビット線１３とが配置されている。各メモリ素子１の間、および、各ワード線の間、各ビット線の間には、層間絶縁膜が形成されている。
【００３５】
図５は、本実施形態に係る不揮発性記憶装置１０の構成を模式的に示す平面図である。不揮発性記憶装置１０は、ワード線１２とビット線１３とが交差して配置されたメモリ素子アレー部１１と、ワード線１２が接続されたロウデコーダ１５と、ビット線１３が接続されたセンスアンプ１６と、を備えている。
【００３６】
メモリ素子アレー部１１のワード線１２とビット線１３との各交差位置には、図４中に示すように、メモリ素子１が設けられている。ロウデコーダ１５は、各ワード線１２に電圧を印加して、メモリ素子１をセットすることにより情報を記憶させる。一方、センスアンプ１６は、メモリ素子１に記憶された情報を、各ビット線１３を介して読み出す。この際、本実施形態に係るメモリ素子１のように、抵抗変化膜２の状態変化に対応させて情報を記憶する素子では、書き込み、および読み出しの対象となるメモリ素子１に接続されるワード線１２およびビット線１３の配線抵抗が、素子の動作に影響する。
【００３７】
例えば、図５中に示した、ロウデコーダ１５およびセンスアンプ１６から遠い領域Ｊでは、配線抵抗が高く、ロウデコーダ１５およびセンスアンプ１６に近い領域Ｌでは、配線抵抗が低い。また、領域ＪおよびＬの中間領域Ｋでは、中間の配線抵抗を持つ。したがって、それぞれの領域に配置されたメモリ素子に対して、それぞれ接続されたワード線１２およびビット線１３の配線抵抗を加味して、セット電圧およびリセット電圧を印加することが望ましい。
【００３８】
例えば、ロウデコーダ１５およびセンスアンプ１６から遠い領域Ｊでは、配線抵抗が高いため、配線部での電圧降下が大きくなる。したがって、メモリ素子１をスイッチング動作させる際の投入電圧を、配線部での電圧降下分だけ高くしておくことが望ましい。一方、ロウデコーダ１５およびセンスアンプ１６から近い領域Ｌでは、配線部の電圧降下が小さいため、メモリ素子１をスイッチング動作させるために必要な電圧だけを投入すればよい。このため、メモリ素子アレー部１１を動作させるためにロウデコーダ１５から印加する電圧がメモリ素子１ごとに異なり、ロウデコーダ１５の動作速度が遅くなる。その結果、不揮発性記憶装置１０の動作を高速化できない場合がある。そこで、領域Ｊには、他の領域より不純物を多く含んだ抵抗変化膜を有するメモリ素子１を配置して、配線抵抗による電圧降下分だけセット電圧を低下させることが望ましい。これにより、メモリ素子アレー部１１にロウデコータ１５から投入される電圧を均一にして、ロウデコーダ１５を高速化し、不揮発性記憶装置１０の高速動作を実現することができる。
【００３９】
本実施形態によれば、メモリ素子１のセット電圧は、抵抗変化膜２に添加する不純物元素の量を変えることにより制御することができる。すなわち、本実施形態に係る不揮発性記憶装置１０では、領域Ｊに配置されるメモリ素子１の抵抗変化膜２に添加される不純物量を相対的に多くし、領域Ｋおよび領域Ｌに配置されるメモリ素子１の抵抗変化膜２に添加される不純物元素の量を順に少なくすることが望ましい。具体的には、イオン注入法を用いて、メモリ素子アレー部１１の領域ＪおよびＫ、Ｌのそれぞれに添加される不純物元素の量を変化させ、配線抵抗の電圧降下分を補償することによって実施することができる。
【００４０】
図６は、本実施形態に係る不揮発性記憶装置の製造工程の一部を模式的に示す断面図である。
図６（ａ）に示すように、半導体基板３４上に下部電極層４ａおよび抵抗変化膜２を形成した後、注入マスク３６を形成して、所望の不純物添加領域１７に不純物元素を注入する。例えば、メモリ素子アレー部１１の領域ＪおよびＫ、Ｌに、それぞれ個別にイオン注入して不純物元素の添加量を変える場合は、３回の注入マスクの形成が必要となる。
【００４１】
さらに、図６（ｂ）に示すように、注入マスク３６を除去した後に、熱処理を加えて不純物元素の添加を完了する。注入マスクには、例えば、フォトレジストを用いることができ、イオン注入後に酸素アッシングにより除去することができる。また、熱処理は、抵抗変化膜２の特性に応じて省略することも可能である。
【００４２】
図７は、本実施形態の変形例に係る不揮発性記憶装置１０の動作を示す模式図である。本変形例に係るメモリ素子１では、リセット電圧７ｃが抵抗変化膜２に不純物を添加しない場合のセット電圧６ｆより低くなっている。このような場合にも、リセット時に印加する電圧に対する配線抵抗の影響を考慮することが望ましい。
【００４３】
すなわち、低抵抗状態から高抵抗状態へ移行する際の抵抗変化膜２のリセット波形Ｄは、図７中に示すように、配線抵抗が低い領域Ｌに配置されたメモリ素子１に比べて、配線抵抗が高い領域Ｊに配置されたメモリ素子１の方が緩やかに変化する。したがって、リセット時に、領域Ｊに配置されたメモリ素子１に接続されたワード線１２に印加される電圧７ｄは、領域Ｌに配置されたメモリ素子１に接続されたワード線１２に印加される電圧７ｅより高くなる。
【００４４】
一方、本変形例に係るメモリ素子１のセット電圧は、誤動作を防ぐために、リセット時にワード線１２に印加される電圧７ｄおよび７ｅより高いセット電圧６ｆとしておくことが望ましい。しかしながら、メモリ素子アレー部１１に配置される全てのメモリ素子１について、例えば、電圧７ｄより高いセット電圧６ｆにすると、例えば、領域Ｌに配置されたメモリ素子１では、無駄に電力を消費することになる。
【００４５】
そこで、図７中に示すように、領域Ｌに配置されたメモリ素子１のセット電圧を、電圧６ｆから電圧６ｇに下げることにより、消費電力の低減を図ることができる。すなわち、本変形例では、領域Ｌに配置されるメモリ素子１の抵抗変化膜２に添加される不純物元素の量を相対的に多くしてセット電圧を電圧６ｇまで下げることが望ましい。これに対し、領域Ｋおよび領域Ｊに配置されるメモリ素子１では、抵抗変化膜２に添加される不純物元素の量を順に少なくしてセット電圧を相対的に上昇させる。例えば、領域Ｊでは、不純物を添加せずにセット電圧を電圧６ｆとし、領域Ｋでは、電圧６ｆと電圧６ｇの中間のセット電圧とすることが望ましい。
【００４６】
これにより、本変形例に係る不揮発性記憶装置１０の消費電力を下げることができる。ただし、結果的に、ロウデコーダ１５からワード線１２へ印加する電圧が、接続されるメモリ素子１の配置領域によって異なるので、セット時の動作速度が遅くなるという不利な面もある。したがって、不揮発性記憶装置１０の用途に対応させて、メモリ素子１の抵抗変化膜２に添加する不純物量を制御することが望ましい。
【００４７】
図８は、本実施形態の別の変形例に係る不揮発性記憶装置１０の動作を示す模式図である。図８に示すメモリ素子１では、リセット電圧７ｆと、抵抗変化膜２のセット電圧６ｃとの差が小さい。この場合、例えば、配線抵抗が大きい領域Ｊでは、配線の電圧降下が大きいために、セット時にメモリ素子１に加わる電圧は、図８中に示す波形Ｂ１に沿って変化し、電圧７ｇまで低下する。一方、配線抵抗が小さい領域Ｌでは、電圧降下が小さく、波形Ｂ３に沿って変化する。その結果、セット時にメモリ素子１に印加される電圧がリセット電圧７ｆを越えて、誤動作を引き起こす場合がある。そこで、領域Ｌに配置されるメモリ素子１の抵抗変化膜２に不純物を添加して、セット電圧を電圧６ｄまで下げることが望ましい。
【００４８】
これにより、セット時において、領域Ｌに配置されたメモリ素子１に印加される電圧は、波形Ｂ２に沿って電圧６ｄから電圧７ｇに変化するので、誤動作を生じる恐れを無くすことができる。また、メモリ素子１の安定した動作を実現するためには、セット電圧７ｆと電圧７ｇとの差を大きくすることが望ましい。また、配線抵抗が大きい領域Ｊと配線抵抗が小さい領域Ｌとにおいて電圧７ｇをそろえるようにすると、さらに安定した動作が実現できる。具体的には、領域Ｌに対して、イオン注入法を用いて不純物を添加し、所望のセット電圧６ｄに変化させることができる。
【００４９】
(第２の実施形態)
図９は、第２の実施形態に係る不揮発性記憶素子を示す模式図である。
本実施形態に係る不揮発性記憶素子は、例えばメモリ素子２０であり、Ａｌまたは遷移金属酸化膜を含む抵抗変化膜２と、抵抗変化膜２の一部に設けられた不純物添加領域２２と、を備えている。また、不純物添加領域２２には、Ａｌまたは遷移金属酸化膜に含まれる遷移金属元素より、酸化物を生成する標準反応ギブスエネルギーの絶対値が大きい不純物元素、または、原子半径が大きい不純物元素が添加されている。
【００５０】
また、図９（ａ)に示すように、メモリ素子２０の不純物添加領域２２は、抵抗変化膜２の中央部に設けられている。抵抗変化膜２は、アノード電極３と、カソード電極４と、の間に設けられている。アノード電極３の上部には、ワード線１２が設けられ、カソード電極４は、ビット線１３上に設けられている。
【００５１】
さらに、本実施形態では、ビット線１３の上部にＰＩＮダイオード２７が設けられている。すなわち、図９(ａ)中に示すように、Ｐ型ポリシリコン層２３、およびＩ型ポリシリコン層２４、Ｎ型ポリシリコン層２５からなる積層構造が、ビット線１３の上部に設けられている。
【００５２】
また、図９（ｂ）は、本実施形態の変形例に係るメモリ素子３０を模式的に示している。メモリ素子３０では、不純物添加領域２２は、アノード電極３の近傍に設けられている。また、ビット線１３の上部には、図９（ａ）と同様に、ＰＩＮダイオード２７が設けられている。
【００５３】
次に、図１０を用いて不揮発性記憶装置の動作を説明する。
図１０は、第２の実施形態に係る不揮発性記憶装置の構成の一部を示す回路図である。例えば、図９(ａ)に示す２つのメモリ素子２０が、１本のワード線Ｅ（ＷＬ１２）に接続されている。また、それぞれのカソード電極側は、２本のビット線Ｇ、Ｈ（ＢＬ１３）に接続されている。さらに、ワード線Ｆとビット線Ｈとに接続されたメモリ素子２０が示されている。
【００５４】
図１０に示す回路構成において、例えば、ロウデコーダ１５からワード線Ｅにセット電圧が印加され、ビット線Ｇが０Ｖであると、抵抗変化膜２ａが低抵抗状態に移行する。この際、他のメモリ素子２０の抵抗変化膜２ｂ、２ｃが低抵抗状態にならないように、ビット線Ｈには、ワード線Ｅと同じ電圧が印加される。また、ワード線Ｆは、ロウデコーダ１５によって選択されないので、電圧は０Ｖである。
【００５５】
この結果、抵抗変化膜２ｂには電圧が印加されず、抵抗変化膜２ｃにセット電圧と同じ大きさの逆バイアスが印加されることになる。この際、ＰＩＮダイオード２７ｃは、抵抗変化膜２ｃに流れる電流を阻止し、電圧が印加されないように働く。すなわち、ＰＩＮダイオード２７ａ、２７ｂ、２７ｃは、不揮発性記憶装置の誤動作を防ぎ、消費電力を低減するために設けられている。
【００５６】
しかしながら、第１の実施形態に示したように、抵抗変化膜２に不純物元素を添加すると、添加された不純物元素が、ＰＩＮダイオード２７を形成する積層領域２３〜２４へ拡散して特性を劣化させることがある。そこで、図９に示すメモリ素子２０および３０のように、抵抗変化膜２の厚さ方向の一部に不純物添加領域２２が設けるようにすると、ＰＩＮダイオード２７への不純物元素の拡散を抑制することができる。
【００５７】
図９(ａ)に示すメモリ素子２０では、不純物添加領域２２が、抵抗変化膜２の中央部に設けられているので、図９に示すように、ＰＩＮダイオード２７がビット線１３に設けられている場合だけでなく、ワード線１２側に設けられている場合にも効果が得られる。一方、図９（ｂ）に示すメモリ素子３０では、不純物添加領域２２がアノード電極３の近傍に設けられているので、ビット線１３側に設けられたＰＩＮダイオード２７への不純物元素の拡散を、より効果的に抑制することができる。
【００５８】
また、図９（ｂ）に示すメモリ素子３０では、セット電圧の低下がより顕著となる場合がある。すなわち、アノード電極３と抵抗変化膜２との界面付近で形成されるフィラメントが抵抗変化を支配する場合があり、アノード電極３の近傍に不純物添加領域２２を設けることが、セット電圧の低減をより効果的にするからである。
【００５９】
図１１および図１２は、第２の実施形態に係る不揮発性記憶素子の製造工程を示すフロー図である。図１１は、メモリ素子２０の製造工程を示しており、図１２は、メモリ素子３０の製造工程を示している。
【００６０】
図１１(ａ）では、最初に下部電極層４ａを形成し、その上に抵抗変化膜２を形成する。その後、不純物元素（ボロンＢ）を含む雰囲気中で熱処理を行い、抵抗変化膜２にボロンを添加する。さらに、残りの抵抗変化膜２を形成し、上部電極層３ａを形成して工程を完了する。
【００６１】
図１１（ｂ）では、図１１(ａ)の熱処理に代えて、イオン注入法により不純物元素であるボロンを添加する。この場合は、抵抗変化膜２の形成を終了した後で、熱処理を行いボロンを活性化する。
【００６２】
図１２(ａ)では、下部電極層４ａ、および、抵抗変化膜２を形成した後で、不純物元素（ボロンＢ）を含む雰囲気中で熱処理を行い、抵抗変化膜２にボロンを添加する。さらに、上部電極層３ａを形成して工程を完了する。
【００６３】
図１２（ｂ）では、図１２(ａ)の熱処理に代えて、イオン注入法により不純物元素であるボロンを添加し、熱処理を施してボロンを活性化する。
【００６４】
以上、本発明に係る一実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、出願時の技術水準に基づいて、当業者がなし得る設計変更や、材料の変更等、本発明と技術的思想を同じとする実施態様も本発明の技術的範囲に含有される。
【符号の説明】
【００６５】
１、２０、３０ メモリ素子
２ 抵抗変化膜
３ アノード電極
４ カソード電極
１０ 不揮発性記憶装置
１１ メモリ素子アレー部
１２ ワード線
１３ ビット線
１５ ロウデコーダ
１６ センスアンプ
２２ 不純物添加領域
【図１】
2011066285.tif 000003
【図２】
2011066285.tif 000004
【図３】
2011066285.tif 000005
【図４】
2011066285.tif 000006
【図５】
2011066285.tif 000007
【図６】
2011066285.tif 000008
【図７】
2011066285.tif 000009
【図８】
2011066285.tif 000010
【図９】
2011066285.tif 000011
【図１０】
2011066285.tif 000012
【図１１】
2011066285.tif 000013
【図１２】
2011066285.tif 000014