(57)【要約】【課題】データ書込期間の直前における駆動トランジスタのゲート・ソース間の電圧を所望の値に設定するのに要する時間を短くして、発光期間の時間長を十分に確保する。【解決手段】発光装置１００は、駆動トランジスタＴDRと、発光素子Ｅと、駆動トランジスタＴDRのゲートとソースとの間に介在する第１容量素子Ｃ１と、選択トランジスタＴSLと、セット電流Isを生成するための電流生成手段とを含む画素回路Pと、駆動回路２０とを備える。駆動回路２０は、データ電位ＶＤが画素回路Ｐに書き込まれる書込期間ＰWRの前の電流セット期間ＰSにおいて、所定の大きさのセット電流Ｉsを生成するように電流生成手段を制御することで、駆動トランジスタＴDRのゲート・ソース間の電圧（第１容量素子Ｃ１の両端間の電圧）を、当該セット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な値に設定する。【選択図】      図６
2011170181.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と、前記画素回路を駆動する駆動回路とを具備し、
前記画素回路は、
高位側電源線と低位側電源線との間に直列に接続される駆動トランジスタおよび発光素子と、
前記駆動トランジスタのゲートとソースとの間に配置される第１容量素子と、
前記駆動トランジスタのゲートとデータ線との間に配置される選択トランジスタと、
前記高位側電源線から、前記駆動トランジスタ、および、前記駆動トランジスタと前記発光素子との間に介在するノードを通って、前記発光素子へ至る経路とは別の経路へ分岐して流れるセット電流を生成するための電流生成手段と、を具備し、
前記駆動回路は、
第１期間において、前記駆動トランジスタのゲートの電位を初期化電位に設定することで前記駆動トランジスタを導通させ、
前記第１期間の後の第２期間において、所定の大きさの前記セット電流を生成するように前記電流生成手段を制御することで、前記第１容量素子の両端間の電圧を、当該セット電流が前記駆動トランジスタを流れるのに必要な値に設定し、
前記第２期間の後の第３期間において、前記選択トランジスタをオン状態に設定するとともに前記データ線に出力する電位を前記発光素子の指定階調に応じたデータ電位に設定することで、前記容量素子の両端間の電圧を、前記データ電位に応じた値に設定する、
ことを特徴とする発光装置。
【請求項２】
前記電流生成手段は、第１電極と第２電極とを含む第２容量素子と、給電線とを備え、
前記第１電極は前記ノードに接続される一方、前記第２電極は前記給電線に接続され、
前記駆動回路は、
前記第２期間において、所定の大きさの前記セット電流が前記駆動トランジスタを流れるように、前記給電線に出力する電位を経時的に変化させる、
ことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第２期間において、前記給電線に出力される電位は直線的に変化する、
ことを特徴とする請求項２に記載の発光装置。
【請求項４】
前記電流生成手段は定電流源で構成される、
ことを特徴とする請求項１に記載の発光装置。
【請求項５】
請求項１から請求項４の何れかに記載の発光装置を具備する電子機器。
【請求項６】
高位側電源線と低位側電源線との間に直列に接続される駆動トランジスタおよび発光素子と、前記駆動トランジスタのゲートとソースとの間に配置される第１容量素子と、を備えた画素回路の駆動方法であって、
第１期間において、前記駆動トランジスタのゲートの電位を初期化電位に設定することで前記駆動トランジスタを導通させ、
前記第１期間の後の第２期間において、前記高位側電源線から、前記駆動トランジスタ、および、前記駆動トランジスタと前記発光素子との間に介在するノードを通って、給電線へ分岐して流れる所定の大きさのセット電流を生成することで、前記第１容量素子の両端間の電圧を、当該セット電流が前記駆動トランジスタを流れるような値に設定し、
前記第２期間の後の第３期間において、前記駆動トランジスタのゲートの電位を、前記発光素子の指定階調に応じた電位に設定する、
ことを特徴とする画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、発光装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた発光装置が各種提案されている。
【０００３】
例えば特許文献１には、図２０に示す画素回路Ｐ０を利用した発光装置が開示されている。図２０に示すように、画素回路Ｐ０は、給電線DSL101と接地配線３Ｈとの間に直列に接続される駆動トランジスタ３Ｂおよび発光素子３Ｄと、駆動トランジスタ３Ｂのゲートと信号線DTL101との間に配置されるサンプリング用トランジスタ３Ａと、容量素子３Ｃとを有する。サンプリング用トランジスタ３Ａは、走査線WSL101から供給される制御信号に応じて導通する。この画素回路Ｐ０を駆動する駆動回路（主スキャナ）は、信号電位のサンプリングに先行する複数の水平走査期間Ｈにわたって補償動作を行って、駆動トランジスタ３Ｂの閾値電圧に相当する電圧を容量素子３Ｃに保持する。以下、図２１を参照しながら、その具体的な内容を説明する。
【０００４】
図２１のタイミングチャートでは、画素回路Ｐ０の動作の遷移に合わせて期間（Ｂ）〜（Ｌ）に区分されている。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。その後、期間（Ｃ）に入ると、新しいフィールド期間が開始され、給電線DSL101の電位が高電位Vcc_Hから低電位Vcc_Lに切り替えられる。低電位Ｖcc_Lは、発光素子３Ｂの両端間の電圧が発光閾値電圧を下回るような値に設定されるので、発光素子３Ｄは非発光状態となる。次に、期間（Ｄ）に進むと、最初の水平走査期間Ｈが開始される。期間（Ｄ）では、走査線WSL101の電位がハイレベルに遷移し、信号線DTL101の電位は基準電位Ｖｏに設定される。これにより、駆動トランジスタ３Ｂのゲートの電位は基準電位Ｖｏに設定される。基準電位Ｖｏと電位Ｖcc_Lとの差分の電圧は駆動トランジスタ３Ｂの閾値電圧を充分に上回るような値に設定されるので、駆動トランジスタ３Ｂのソースの電位はＶcc_Lに設定（初期化）される。次に、補償期間（Ｅ）に進むと、１回目の補償動作が行われる。より具体的には、給電線DSL101の電位が低電位Ｖcc_Lから高電位Ｖcc_Hに設定されることで、駆動トランジスタ３Ｂのソースの電位が上昇を開始し、駆動トランジスタ３Ｂのゲート・ソース間の電圧は閾値電圧に漸近する。続いて、水平走査期間Ｈの後半の期間（Ｆ）に入ると、信号線DTL101の電位は信号電位Ｖinに設定される。この期間（Ｆ）においては、他の行の画素回路が信号電位Ｖinのサンプリングを行うので、走査線WSL101の電位はローレベルに設定されてサンプリング用トランジスタ３Ａはオフ状態となる。
【０００５】
次に、第２番目の水平走査期間Ｈが開始すると、その前半は、再び補償期間（Ｇ）となり、信号線DTL101の電位は基準電位Ｖｏに設定される一方、走査線WSL101の電位はハイレベルに設定されて、２回目の補償動作が行われる。後半の期間（Ｈ）においては、他の行の画素回路によるサンプリングが行われるので、信号線DTL101の電位が信号電位Ｖinに設定される一方、走査線WSL101の電位はローレベルに設定される。次に、第３番目の水平走査期間Ｈが開始すると、その前半は、再び補償期間（Ｉ）となり、３回目の補償動作が行われる。続いて、期間（Ｊ）に進むと、信号線DTL101の電位が信号電位Ｖinに設定される。そして、サンプリング期間（Ｋ）に進むと、走査線WSL101の電位がハイレベルに設定されてサンプリング用トランジスタ３Ａがオン状態となり、駆動トランジスタ３Ｂのゲートの電位は信号電位Ｖinに設定される。これにより、信号電位Ｖinに応じた電流がＯＬＥＤ素子３Ｄに付随する容量に流れ込むから、駆動トランジスタ３Ｂのソースの電位が上昇し、負帰還による移動度補償動作が行われる。その後、発光期間（Ｌ）に入ると、走査線WSL101の電位はローレベルに設定されてサンプリング用トランジスタ３Ａがオフ状態となり、駆動トランジスタ３Ｂのゲートは電気的にフローティング状態となる。容量素子３Ｃの両端間の電圧に応じた電流が駆動トランジスタ３Ｂを流れることで駆動トランジスタ３Ｂのソースの電位は上昇し、駆動トランジスタ３Ｂのゲートの電位はソースの電位に連動して上昇する（ブートストラップ動作）。そして、駆動トランジスタ３Ｂのソースの電位が発光閾値を超えると、発光素子３Ｄは発光する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１２２６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献１においては、信号電位Ｖinのサンプリングに先行する複数の水平走査期間Ｈにわたって補償動作が行われるので、その分だけ、発光期間の時間長が短くなる。したがって、特許文献１に開示された技術では、発光期間の時間長を十分に確保することが困難であるという問題がある。
本発明はこのような事情に鑑みてなされたものであり、データ書込期間の直前における駆動トランジスタのゲート・ソース間の電圧を所望の値に設定するのに要する時間を短くして、発光期間の時間長を十分に確保するという課題の解決を目的としている。
【課題を解決するための手段】
【０００８】
以上の課題を解決するために、本発明に係る発光装置は、画素回路と、画素回路を駆動する駆動回路とを具備し、画素回路は、高位側電源線と低位側電源線との間に直列に接続される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される第１容量素子と、駆動トランジスタのゲートとデータ線との間に配置される選択トランジスタと、高位側電源線から、駆動トランジスタ、および、駆動トランジスタと発光素子との間に介在するノードを通って、発光素子へ至る経路とは別の経路へ分岐して流れるセット電流を生成するための電流生成手段と、を具備し、駆動回路は、第１期間（初期化期間ＰRS）において、駆動トランジスタのゲートの電位を初期化電位に設定することで駆動トランジスタを導通させ、第１期間の後の第２期間（電流セット期間ＰS）において、所定の大きさのセット電流を生成するように電流生成手段を制御することで、第１容量素子の両端間の電圧を、当該セット電流が駆動トランジスタを流れるような値に設定し、第２期間の後の第３期間（書込期間ＰWR）において、選択トランジスタをオン状態に設定するとともにデータ線に出力する電位を発光素子の指定階調に応じたデータ電位に設定することで、容量素子の両端間の電圧を、データ電位に応じた値に設定することを特徴とする。
【０００９】
ここで、データ書込期間の直前における駆動トランジスタのゲート・ソース間の電圧が当該駆動トランジスタの閾値電圧に設定される態様（以下、「従来例」と呼ぶ）を想定する。従来例では、駆動回路は、データ書込期間よりも前の期間（補償期間）において、駆動トランジスタのゲートの電位を所定の値に維持したまま駆動トランジスタに電流を流すことで、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させていくが、駆動トランジスタのゲート・ソース間の電圧が閾値電圧に近づくにつれて駆動トランジスタを流れる電流は微小な値となり、駆動トランジスタのゲート・ソース間の電圧の時間変化率も非常に小さくなる。したがって、駆動トランジスタに流れる電流の値が確実にゼロになるまでには（駆動トランジスタのゲート・ソース間の電圧が確実に閾値電圧に到達するまでには）、非常に長い時間を要する。このため、従来例では、発光期間の時間長を十分に確保することが困難である。これに対して、本発明では、データ書込期間（第３期間）の直前の第２期間において、駆動回路は、所定の大きさのセット電流を生成するように電流生成手段を制御することで、駆動トランジスタのゲート・ソース間の電圧（第１容量素子の両端間の電圧）を、当該セット電流が駆動トランジスタを流れるのに必要な値に設定する。これにより、データ書込期間の直前における駆動トランジスタのゲート・ソース間の電圧を所望の値に設定するのに要する時間長を、従来例に比べて大幅に短くできる。その結果、本発明によれば、従来例に比べて発光期間の時間長を十分に確保できるという利点がある。
【００１０】
本発明に係る発光装置の態様として、電流生成手段は、第１電極と第２電極とを含む第２容量素子と、給電線とを備え、第１電極はノードに接続される一方、第２電極は給電線に接続され、駆動回路は、第２期間において、所定の大きさのセット電流が駆動トランジスタを流れるように、給電線に出力する電位を経時的に変化させる。この態様においては、セット電流は、給電線に出力される電位の時間変化率に応じた値となる。例えば給電線に出力される電位が一定の時間変化率で直線的に変化するものであれば、セット電流の値は一定となり、第１容量素子の両端間の電圧は、そのセット電流（一定値）が駆動トランジスタを流れるのに必要な値に設定される。この態様によれば、第２期間において駆動トランジスタを流れるセット電流の値が変動する態様に比べて、駆動トランジスタのゲート・ソース間の電圧を所望の値に調整し易いという利点がある。また、本発明に係る発光装置の他の態様として、電流生成手段は定電流源で構成されてもよい。
【００１１】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【００１２】
本発明は、画素回路を駆動する方法としても特定される。本発明に係る駆動方法は、高位側電源線と低位側電源線との間に直列に接続される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される第１容量素子と、を備えた画素回路の駆動方法であって、第１期間において、駆動トランジスタのゲートの電位を初期化電位に設定することで駆動トランジスタを導通させ、第１期間の後の第２期間において、高位側電源線から、駆動トランジスタ、および、駆動トランジスタと発光素子との間に介在するノードを通って、給電線へ分岐して流れる所定の大きさのセット電流を生成することで、第１容量素子の両端間の電圧を、当該セット電流が駆動トランジスタを流れるのに必要な値に設定し、第２期間の後の第３期間において、駆動トランジスタのゲートの電位を、発光素子の指定階調に応じた電位に設定する。以上の駆動方法によっても本発明に係る発光装置と同様の効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】画素回路の動作を示すタイミングチャートである。
【図４】準備期間における画素回路の動作を示す図である。
【図５】リセット期間における画素回路の動作を示す図である。
【図６】電流セット期間における画素回路の動作を示す図である。
【図７】書込期間における画素回路の動作を示す図である。
【図８】発光期間における画素回路の動作を示す図である。
【図９】本発明の第２実施形態に係る画素回路の回路図である。
【図１０】画素回路の動作を示すタイミングチャートである。
【図１１】初期化期間における画素回路の動作を示す図である。
【図１２】電流セット期間における画素回路の動作を示す図である。
【図１３】書込期間における画素回路の動作を示す図である。
【図１４】発光期間における画素回路の動作を示す図である。
【図１５】本発明の変形例に係る画素回路の回路図である。
【図１６】画素回路の動作を示すタイミングチャートである。
【図１７】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１８】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２０】従来の画素回路の回路図である。
【図２１】従来の画素回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００の概略構成を示すブロック図である。発光装置１００は画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｐが配列された素子部（表示領域）１０と、各画素回路Ｐを駆動する駆動回路２０とを具備する。駆動回路２０は、走査線駆動回路２１と、データ線駆動回路２３と、電位生成回路２５とを含んで構成される。駆動回路２０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路２０の少なくとも一部は、画素回路Ｐとともに基板上に形成された薄膜トランジスタで構成され得る。
【００１５】
素子部１０には、Ｘ方向に延在するｍ組の配線群１２と、各配線群１２と対をなしてＸ方向に延在するｍ本の給電線１４および高位側電源線１５と、Ｘ方向に交差するＹ方向に延在するｎ本のデータ線１６とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｐは、配線群１２、給電線１４および高位側電源線１５の対とデータ線１６との交差に配置されて縦ｍ行×横ｎ列の行列状に配列される。
【００１６】
走査線駆動回路２１は、複数の画素回路Ｐを行単位で順次に選択するための手段である。データ線駆動回路２３は、各画素回路Ｐに対して指定された階調（以下、「指定階調」という）に応じたデータ電位ＶＤ（ＶＤ[１]〜ＶＤ[ｎ]）を生成して各データ線１６へ出力する。第ｉ行（ｉ＝１〜ｍ）が選択される水平走査期間において第ｊ列目（ｊ＝１〜ｎ）のデータ線１６に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐの指定階調に対応する電位に設定される。
【００１７】
電位生成回路２５は、電源の高位側の電位ＶＤＤと、電源の低位側の電位ＶＣＴと、ランプ電位Ｖrmpと、初期化電位ＶINIとを生成する。電位生成回路２５は、各給電線１４にランプ電位Ｖrmpを出力する。第ｉ行目の給電線１４に出力されるランプ電位をＶrmp[ｉ]と表記する。電位生成回路２５は、各高位側電源線１５に高位側電源電位ＶＤＤを出力する。第i行目の高位側電源線１５に出力される電源電位ＶＤＤをＶＤＤ[ｉ]と表記する。他方、低位側電源電位ＶＣＴは、低位側電源線１７を介して各画素回路Ｐに共通に供給される。また、初期化電位ＶINIは、初期化線１８を介して各画素回路Ｐに共通に供給される。
【００１８】
図２は、画素回路Ｐの回路図である。図２においては、第ｉ行の第ｊ列目に位置する１個の画素回路Ｐのみが代表的に図示されている。図２に示すように、画素回路Ｐは、発光素子Ｅと駆動トランジスタＴDRと第１容量素子Ｃ１と第２容量素子Ｃ２と複数のトランジスタ（ＴSL，ＴIN）とを含んで構成される。図１において１本の直線として図示された配線群１２は、図２に示すように、走査線１２０と制御線１３０とを含んで構成される。
【００１９】
発光素子Ｅは、第ｉ行の高位側電源線１５と、各行の画素回路Ｐに共通な低位側電源線１７とを結ぶ経路上に配置され、駆動トランジスタＴDRによって生成される駆動電流の電流値に応じた輝度で発光する。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させたＯＬＥＤ素子である。発光素子Ｅの陰極は低位側電源線１７に接続される。
【００２０】
駆動トランジスタＴDRは、第ｉ行の高位側電源線１５と、各行の画素回路Ｐに共通な低位側電源線１７とを結ぶ経路上で発光素子Ｅに対して直列に接続されたNチャネル型の薄膜トランジスタである。駆動トランジスタＴDRは、自身のゲートの電位ＶGとソースの電位ＶSとの差分の電圧ＶGS（＝ＶG−ＶS）に応じた電流値の駆動電流を生成する。駆動トランジスタＴDRのソースは発光素子Ｅの陽極に接続される。
【００２１】
駆動トランジスタＴDRのゲートとソースとの間には第１容量素子Ｃ１が介在する。また、第ｉ行の高位側電源線１５と低位側電源線１７とを結ぶ経路上における駆動トランジスタＴDRと発光素子Ｅとの間に介在する第１ノードＮＤ１（駆動トランジスタＴDRのソースに相当）と、第ｉ行の給電線１４との間には第２容量素子Ｃ２が介在する。第２容量素子Ｃ２は、第１ノードＮＤ１に接続される第１電極Ｌ１と、第ｉ行の給電線１４に接続される第２電極Ｌ２とを含んで構成される。
【００２２】
駆動トランジスタＴDRのゲートと第ｊ列目のデータ線１６との間には選択トランジスタＴSLが配置される。選択トランジスタＴSLは、例えばＮチャネル型のトランジスタ（薄膜トランジスタ）が好適に採用される。第ｉ行に属するｎ個の画素回路Ｐの各々の選択トランジスタＴSLのゲートは第ｉ行の走査線１２０に対して共通に接続される。
【００２３】
駆動トランジスタＴDRのゲートと選択トランジスタＴSLとの間に介在する第２ノードＮＤ２と、初期化線１８との間には初期化用トランジスタＴINが配置される。初期化用トランジスタＴINは、例えばＮチャネル型のトランジスタ（薄膜トランジスタ）が好適に採用される。第ｉ行の各画素回路Ｐの各々の初期化用トランジスタＴINのゲートは第ｉ行の初期化線１８に対して共通に接続される。
【００２４】
図１の走査線駆動回路２１は、複数の画素回路Ｐを行単位で順次に走査（選択）するための走査信号ＧWR[１]〜ＧWR[ｉ]を生成して各走査線１２０へ出力する。図３に示すように、第ｉ行の走査線１２０に出力される走査信号ＧWR[ｉ]は、各垂直走査期間における第ｉ番目の水平走査期間Ｈ[ｉ]内の書込期間ＰWRにてアクティブレベル（ハイレベル）に設定される。走査信号ＧWR[ｉ]がハイレベルに遷移すると、第ｉ行に属するｎ個の画素回路Ｐの各々の選択トランジスタＴSLが一斉にオン状態に変化する。また、走査線駆動回路２１は、制御信号ＧINI[１]〜ＧINI[ｉ]を生成して出力する。図２に示すように、制御信号ＧINI[ｉ]は、第ｉ行の初期化線１８に供給される。一方、図１に示すデータ線駆動回路２３は、各水平走査期間Ｈで走査線駆動回路２１が選択する１行分（ｎ個）の画素回路Ｐに対応するデータ電位ＶＤ[１]ないしＶＤ[ｎ]を生成して各データ線１６に出力する。第ｉ行が選択される水平走査期間Ｈ[ｉ]において第ｊ列目のデータ線１６に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐの指定階調に対応する電位DATA[ｉ,j]となる。
【００２５】
次に、図３を参照して、第ｉ行の第ｊ列目の画素回路Ｐに着目しながら、駆動回路２０の動作（画素回路Ｐの駆動方法）を説明する。図３に示すように、水平走査期間Ｈ[ｉ]は、初期化期間ＰRSと電流セット期間ＰSと書込期間ＰWRとを含んで構成される。ある垂直走査期間における第i番目の水平走査期間Ｈ[ｉ]が終了してから、次の垂直走査期間における第ｉ番目の水平走査期間Ｈ[ｉ]が開始されるまでの期間は発光期間ＰDRとして設定される。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、初期化期間ＰRSと電流セット期間ＰSと書込期間ＰWRと発光期間ＰDRとに区分して説明する。
【００２６】
（ａ）初期化期間ＰRS
図３に示すように、初期化期間ＰRSは、準備期間Ｔ１と、準備期間Ｔ１の直後のリセット期間Ｔ２とに区分される。まず、準備期間Ｔ１における画素回路Ｐの動作について説明する。図３に示すように、準備期間Ｔ１が開始すると、駆動回路２０（例えば走査線駆動回路２１）は、走査信号ＧWR[ｉ]および制御信号ＧINI[ｉ]を非アクティブレベル（ローレベル）に設定する。したがって、図４に示すように、選択トランジスタＴSLおよび初期化用トランジスタＴINはオフ状態に設定される。また、図３に示すように、駆動回路２０（電位生成回路２５）は、第ｉ行の高位側電源線１５に出力する電源電位ＶＤＤ[ｉ]を低電位ＶLに設定する。これにより、駆動トランジスタＴDRのソースの電位ＶSは低電位ＶLに近い電位に遷移する。本実施形態では、低電位ＶLは、準備期間Ｔ１における発光素子Ｅの両端間の電圧（第１ノードＮＤ１と低位側電源線１７との間の電圧）が発光閾値電圧Ｖth_elを下回るような値に設定される。すなわち、準備期間Ｔ１において発光素子Ｅは非発光状態となる。
【００２７】
次に、リセット期間Ｔ２における画素回路Ｐの動作について説明する。図３に示すように、リセット期間Ｔ２が開始すると、駆動回路２０（例えば走査線駆動回路２１）は、走査信号ＧWR[ｉ]をローレベルに維持する一方、制御信号ＧINI[ｉ]をアクティブレベル（ハイレベル）に設定する。したがって、図５に示すように、初期化用トランジスタＴINはオン状態に遷移する。駆動トランジスタＴDRのゲートは初期化用トランジスタＴINを介して初期化線１８に導通するから、駆動トランジスタＴDRのゲートの電位ＶGは初期化線１８に供給される初期化電位ＶINIに設定される。また、図３および図５に示すように、駆動回路２０（電位生成回路２５）は、第ｉ行の高位側電源線１５に出力する電源電位ＶＤＤ[ｉ]の値を低電位ＶLに維持する。本実施形態では、初期化電位ＶINIと低電位ＶLとの差分の電圧が駆動トランジスタＴDRの閾値電圧ＶTHを十分に上回るように設定されるから、リセット期間Ｔ２において駆動トランジスタＴDRはオン状態となり、駆動トランジスタＴDRのソースの電位ＶSは低電位ＶLに設定される。すなわち、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（第１容量素子Ｃ１の両端間の電圧）が初期化電位ＶINIと低電位ＶLとの差分の電圧（｜ＶINI−ＶL｜）に初期化される。
【００２８】
（ｂ）電流セット期間ＰS
図３および図６に示すように、電流セット期間ＰSが開始すると、駆動回路２０（電位生成回路２５）は、第ｉ行の高位側電源線１５に出力する電源電位ＶＤＤ[ｉ]の値を高電位ＶHに設定する。これにより、第ｉ行の高位側電源線１５からの電流が駆動トランジスタＴDRを流れ、駆動トランジスタＴDRのソースの電位ＶSが上昇を開始する。駆動トランジスタＴDRのゲートの電位ＶGは初期化電位ＶINIに維持されているから、駆動トランジスタＴDRのゲート・ソース間の電圧は徐々に減少していく。このとき、駆動回路２０（電位生成回路２５）は、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで、第ｉ行の高位側電源線１５から第１ノードＮＤ１を通って、発光素子Ｅへ至る経路とは別の経路へ分岐して流れる所定の大きさのセット電流Isを生成する。より具体的には、以下のとおりである。
【００２９】
図３に示すように、電位生成回路２５は、水平走査期間Ｈ[ｉ]が開始すると、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を基準電位Ｖrefから開始電位ＶX（＞Ｖref）に設定する。そして、水平走査期間Ｈ[ｉ]の始点から終点にかけて、ランプ電位Ｖrmp[ｉ]を時間変化率ＲX（ＲX＝ｄＶrmp／ｄｔ）で直線的に減少させる。本実施形態では、電位生成回路２５は、水平走査期間Ｈ[ｉ]の終点におけるランプ電位Ｖrmp[ｉ]の値が基準電位Ｖrefに等しくなるように、ランプ電位Ｖrmp[ｉ]を直線的に減少させる。第２容量素子Ｃ２の容量をＣｐ、第２容量素子Ｃ２に蓄積される電荷をＱと表記すると、電流セット期間ＰSにおいて、第ｉ行の高位側電源線１５から、第１ノードＮＤ１および第２容量素子Ｃ２を介して第ｉ行の給電線１４へ流れるセット電流Ｉsは、以下の式（１）で表される。
Ｉs＝ｄＱ／ｄｔ＝Ｃｐ×ｄＶrmp／ｄｔ＝Ｃｐ×ｄＲX／ｄｔ  ・・・（１）
【００３０】
本実施形態では、ランプ電位Ｖrmpの時間変化率ＲXは一定であるから、セット電流Isの値は一定となる。したがって、電流セット期間ＰSにおいて、駆動トランジスタＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な電圧ＶGS1に漸近していく。すなわち、電流セット期間ＰSにおいては、駆動トランジスタＴDRのゲート・ソース間の電圧を電圧ＶGS1に漸近させる動作が実行される。本実施形態では、電圧ＶGS1は、以下の式（２）で表される。
ＶGS1＝ＶTH＋Ｖa  ・・・（２）
各駆動トランジスタＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが当該駆動トランジスタＴDRを流れるのに必要な電圧に設定されるので、後述するように、各駆動トランジスタＴDRの特性（特に閾値電圧ＶTH）のバラツキを補償することが可能になる。
【００３１】
電流セット期間ＰSの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な電圧ＶGS1にほぼ等しくなるから、駆動トランジスタＴDRのソースの電位ＶSは初期化電位ＶINI（ゲートの電位ＶG）よりも電圧ＶGS1だけ低い電位ＶINI−ＶGS1に設定される。本実施形態では、この電位ＶINI−ＶGS1と低位側電源電位ＶCTとの電位差（発光素子Ｅの両端間の電圧）は、発光素子Ｅの発光閾値電圧Ｖth_elを下回るように設定される。すなわち、電流セット期間ＰSでも発光素子Ｅは非発光状態である。
【００３２】
（ｃ）書込期間ＰWR
図３に示すように、書込期間ＰWRが開始すると、駆動回路２０（例えば走査線駆動回路２１）は、走査信号ＧWR[ｉ]をハイレベルに設定する一方、制御信号ＧINI[ｉ]をローレベルに設定する。第ｉ行の高位側電源線１５に出力される高位側電源電位ＶＤＤ[ｉ]は高電位ＶHに維持される。したがって、図７に示すように、選択トランジスタＴSLはオン状態に遷移する一方、初期化用トランジスタＴINはオフ状態に遷移するから、駆動トランジスタＴDRのゲートは第ｊ列目のデータ線１６に導通する。これにより、駆動トランジスタＴDRのゲートの電位ＶGはデータ電位ＶＤ[ｊ]（DATA[i，j]）に設定され、当該データ電位ＶＤ[ｊ]に応じた電流Ｉdsが駆動トランジスタＴDRを流れる。当該電流Ｉdsが駆動トランジスタＴDRを流れることにより、駆動トランジスタＴDRのソースの電位ＶSは経時的に上昇するから、駆動トランジスタＴDRのゲート・ソース間の電圧は経時的に減少する。
【００３３】
このとき、駆動回路２０（電位生成回路２５）は、電流セット期間ＰSと同様に、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、第１ノードＮＤ１から第２容量素子Ｃ２を介して第ｉ行の給電線１４へ至る経路には一定のセット電流Ｉsが流れ続ける。そうすると、駆動トランジスタＴDRを流れる電流Ｉdsは、第１ノードＮＤ１において、第２容量素子Ｃ２へ向かって流れるセット電流Ｉsと、第１容量素子Ｃ１へ向かって流れる電流Ｉc（Ｉds−Ｉs）とに分岐する。前述したように、セット電流Ｉsの値は一定であるから、データ電位ＶＤ[ｊ]に応じた電流Ｉdsの値が大きいほど、第１容量素子Ｃ１へ流れ込む電流Ｉcの値は大きくなり、結果として、駆動トランジスタＴDRのソースの電位の上昇量（つまりゲート・ソース間の電圧の減少量）も大きくなる。
【００３４】
ここで、駆動トランジスタＴDRの移動度μが大きいほど駆動トランジスタＴDRを流れる電流Ｉdsの値は大きくなり、ソースの電位ＶSの上昇量も大きくなる。反対に、移動度μが小さいほど駆動トランジスタＴDRを流れる電流Ｉdsの値は小さくなる。すなわち、移動度μが大きいほど駆動トランジスタＴDRのゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、画素回路Ｐごとの移動度μのバラツキが補償される。このような移動度補償動作が書込期間ＰWRの全期間にわたって実行され、書込期間ＰWRの終点における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS2（第１容量素子Ｃ１の両端間の電圧）は、データ電位ＶＤ[ｊ]と駆動トランジスタＴDRの特性（移動度μ）とを反映した値に設定される。書込期間ＰWRの終点における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS2は、以下の式（３）で表される。
ＶGS2＝ＶGS1＋ΔＶ＝ＶTH＋Ｖa＋ΔＶ  ・・・（３）
式（３）のΔＶは、データ電位ＶＤ[ｊ]および駆動トランジスタＴDRの特性（移動度μ）に応じた値となる。なお、書込期間ＰWRの終点における駆動トランジスタＴDRのソースの電位ＶSは、発光素子Ｅの両端間の電圧が発光閾値電圧Ｖth_elを下回るような値に設定される。したがって、書込期間ＰWRにおいても発光素子Ｅは非発光状態となる。
【００３５】
（ｄ）発光期間ＰDR
図３に示すように、発光期間ＰDRが開始すると、駆動回路２０（例えば走査線駆動回路２１）は、走査信号ＧWR[ｉ]をローレベルに設定する。また、駆動回路２０（電位生成回路２５）は、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を一定の基準電位Ｖrefに設定する。他の信号については前述の書込期間ＰWRと同じレベルを維持する。したがって、図８に示すように、選択トランジスタＴSLがオフ状態に遷移し、駆動トランジスタＴDRのゲートは電気的にフローティング状態となる。また、駆動回路２０は、第i行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を一定の基準電位Ｖrefに設定するので、式（１）からも理解されるように、セット電流Ｉsの値はゼロとなる。
【００３６】
このとき、第１容量素子Ｃ１の両端間の電圧（駆動トランジスタＴDRのゲート・ソース間の電圧）は、書込期間ＰWRの終点における電圧ＶGS2に維持されるから、当該電圧ＶGS2に応じた電流Ｉelが駆動トランジスタＴDRを流れてソースの電位ＶSは経時的に上昇する。
駆動トランジスタＴDRのゲートは電気的なフローティング状態であるから、駆動トランジスタＴDRのゲートの電位ＶGはソースの電位ＶSに連動して上昇する。そして、駆動トランジスタＴDRのゲート・ソース間の電圧が書込期間ＰWRの終点にて設定された電圧ＶGS2に維持されたまま、駆動トランジスタＴDRのソースの電位ＶSが徐々に増加する。発光素子Ｅの両端間の電圧が発光閾値電圧Ｖth_elに到達すると、電流Ｉelが駆動電流として発光素子Ｅを流れる。発光素子Ｅは、駆動電流Ｉelに応じた輝度で発光する。
【００３７】
いま、駆動トランジスタＴDRが飽和領域で動作する場合を想定すると、駆動電流Ｉelは以下の式（４）の形で表現される。「β」は駆動トランジスタＴDRの利得係数である。
Ｉel＝（β／２）（ＶGS2−ＶTH）２  ・・・（４）
式（３）の代入によって式（４）は以下のように変形される。
Ｉel＝（β／２）（ＶTH＋Ｖa＋ΔＶ−ＶTH）２
＝（β／２）（Ｖa＋ΔＶ）２
つまり、駆動電流Ｉelは、駆動トランジスタＴDRの閾値電圧ＶTHには依存しないから、画素回路Ｐごとの閾値電圧ＶTHのバラツキに起因した輝度のムラは抑制される。
【００３８】
ここで、書込期間ＰWRの直前における駆動トランジスタＴDRのゲート・ソース間の電圧が当該駆動トランジスタＴDRの閾値電圧ＶTHに設定される態様（「従来例」）を想定する。従来例では、駆動回路２０（例えば走査線駆動回路２１）は、書込期間ＰWRよりも前の期間（補償期間）において駆動トランジスタＴDRのゲートの電位ＶGを所定の値に維持したまま駆動トランジスタＴDRに電流を流すことで、駆動トランジスタＴDRのゲート・ソース間の電圧を閾値電圧ＶTHに漸近させていくが、駆動トランジスタＴDRのゲート・ソース間の電圧が閾値電圧ＶTHに近づくにつれて駆動トランジスタＴDRを流れる電流は微小な値となり、駆動トランジスタＴDRのゲート・ソース間の電圧の時間変化率も非常に小さくなる。したがって、駆動トランジスタＴDRを流れる電流の値が確実にゼロになるまでには（駆動トランジスタＴDRのゲート・ソース間の電圧が確実に閾値電圧ＶTHに到達するまでには）、非常に長い時間を要する。このため、従来例では、発光期間ＰDRの時間長を十分に確保することが困難であるという問題が起こる。
【００３９】
これに対して、以上に説明した本実施形態では、書込期間ＰWRの直前の電流セット期間ＰSにおいて、駆動回路２０は、所定の大きさのセット電流Isが駆動トランジスタＴDRを流れるように、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで、駆動トランジスタＴDRの両端間の電圧（第１容量素子Ｃ１の両端間の電圧）を、所定の大きさのセット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な値に設定する。これにより、書込期間ＰWRの直前における駆動トランジスタＴDRのゲート・ソース間の電圧を所望の値に設定するのに要する時間長を、従来例に比べて大幅に短くすることができる。その結果、本実施形態によれば、従来例に比べて発光期間ＰDRの時間長を十分に確保できるという利点がある。
【００４０】
＜Ｂ：第２実施形態＞
第２実施形態では、各画素回路Ｐにおける駆動トランジスタＴDRがＰチャネル型のトランジスタで構成される点が第１実施形態と相違する。なお、第２形態において作用や機能が第１実施形態と同様である要素については、第１実施形態と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００４１】
図９は、画素回路Ｐの回路図である。図９においては、第ｉ行の第ｊ列目に位置する１個の画素回路Ｐのみが代表的に図示されている。図９に示すように、画素回路Ｐは、発光素子Ｅと駆動トランジスタＴDRと第１容量素子Ｃ１と第２容量素子Ｃ２と第３容量素子Ｃ３と複数のトランジスタ（ＴSL，ＴIN，ＴRES，Ｔr，ＴEL）とを含んで構成される。駆動トランジスタＴDR、および、選択トランジスタＴSL以外のトランジスタ（ＴIN，ＴRES，Ｔr，ＴEL）はＰチャネル型のトランジスタで構成される。図１において１本の直線として図示された配線群１２は、図９に示すように、走査線１２０と制御線１３０とリセット制御線１４０と発光制御線１５０とを含んで構成される。走査線駆動回路２１は、リセット信号ＧRES[１]〜ＧRES[ｉ]を生成して各リセット制御線１４０へ出力する。第ｉ行のリセット制御線１４０へ出力されるリセット信号をＧRES[ｉ]と表記する。さらに、走査線駆動回路２１は、発光制御信号ＧEL[１]〜ＧEL[ｉ]を生成して各発光制御線１５０へ出力する。第ｉ行の発光制御線１５０へ出力される発光制御信号をＧEL[ｉ]と表記する。また、高位側電源電位ＶＤＤは一定の値に設定され、高位側電源線１５を介して各行の画素回路Ｐに共通に供給される点でも第１実施形態と異なる。
【００４２】
図９に示すように、高位側電源線１５から発光素子Ｅの陽極に至るまでの電流経路上には、発光素子Ｅに対する駆動電流の供給の可否を決定するためのＰチャネル型の発光制御トランジスタＴELが配置される。本実施形態では、発光制御トランジスタＴELは、第１ノードＮＤ１（駆動トランジスタＴDRのドレイン）と発光素子Ｅの陽極との間に配置される。第ｉ行に属するｎ個の画素回路Ｐの各々の発光制御トランジスタＴELのゲートは第ｉ行の発光制御線１５０に対して共通に接続される。
【００４３】
駆動トランジスタＴDRのゲートとドレインとの間には、Ｐチャネル型のトランジスタＴrが配置される。トランジスタＴrのゲートは、初期化用トランジスタＴINのゲートに共通に接続される。つまり、トランジスタＴrは、初期化用トランジスタＴINと同様に、制御線１３０に出力される制御信号ＧINI[ｉ]に応じてオンオフが制御される。
【００４４】
駆動トランジスタＴDRのゲートと選択トランジスタＴSLとの間には第３容量素子Ｃ３が配置される。第３容量素子Ｃ３は、選択トランジスタＴSLに接続される第３電極Ｌ３と、駆動トランジスタＴDRのゲートに接続される第４電極Ｌ４とを備える。
【００４５】
Ｐチャネル型のリセット用トランジスタＴRESは、一端が初期化用トランジスタＴINを介して第３容量素子Ｃ３の第３電極Ｌ３に接続される一方、他端がトランジスタＴrを介して第３容量素子Ｃ３の第４電極Ｌ４に接続される。第ｉ行に属するｎ個の画素回路Ｐの各々のリセット用トランジスタＴRESのゲートは第ｉ行のリセット線１４０に対して共通に接続される。したがって、初期化用トランジスタＴINおよびトランジスタＴrがオン状態を維持する期間において、リセット信号ＧRES[ｉ]がアクティブレベル（ローレベル）に遷移するとリセット用トランジスタＴRESはオン状態となって、第３電極Ｌ３と第４電極Ｌ４とが短絡する。
【００４６】
次に、図１０を参照して、第ｉ行の第ｊ列目の画素回路Ｐに着目しながら、駆動回路２０の動作（画素回路Ｐの駆動方法）を説明する。以下では、第１実施形態と同様に、初期化期間ＰRSと電流セット期間ＰSと書込期間ＰWRと発光期間ＰDRとに区分して駆動回路２０の動作を説明する。
【００４７】
（ａ）初期化期間ＰRS
図１０に示すように、初期化期間ＰRSが開始すると、駆動回路２０（例えば走査線駆動回路２１）は、走査信号ＧWR[ｉ]を非アクティブレベル（ローレベル）に設定する。したがって、図１１に示すように、Ｎチャネル型の選択トランジスタＴSLはオフ状態に設定される。また、図１０に示すように、駆動回路２０は、制御信号ＧINI[ｉ]およびリセット信号ＧRES[ｉ]をアクティブレベル（ローレベル）に設定する。したがって、図１１に示すように、初期化用トランジスタＴIN、トランジスタＴrおよびリセット用トランジスタＴRESはオン状態に設定される。これにより、第３容量素子Ｃ３の第３電極Ｌ３と第４電極Ｌ４とが初期化用トランジスタＴINとリセット用トランジスタＴRESとトランジスタＴrとを介して導通するから、初期化期間ＰRSの直前の時点で第３容量素子Ｃ３に蓄積されていた電荷は完全に除去される。第３電極Ｌ３は、初期化用トランジスタＴINを介して初期化線１８に導通するから、第３電極Ｌ３の電位は初期化電位ＶINIに設定される。また、第４電極Ｌ４は、トランジスタＴrおよびリセット用トランジスタＴRESを介して初期化線１８に導通するから、第４電極Ｌ４の電位は初期化電位ＶINIに設定される。つまり、駆動トランジスタＴDRのゲートの電位ＶGは初期化電位ＶINIに設定される。初期化電位ＶINIの値は、高位側電源電位ＶＤＤよりも駆動トランジスタＴDRの閾値電圧ＶTHだけ低い電位以下のレベルに設定される。すなわち、初期化電位ＶINIは、駆動トランジスタＴDRのゲートに供給されたときに駆動トランジスタＴDRをオン状態とする電位である。
【００４８】
また、図１０に示すように、駆動回路２０は、発光制御信号ＧEL[ｉ]を非アクティブレベル（ハイレベル）に設定する。したがって、図１１に示すように、発光制御トランジスタＴELはオフ状態に設定されるので、発光素子Ｅに対する駆動電流の供給は遮断された状態となる。これにより、発光素子Ｅは非発光状態となる。
【００４９】
（ｂ）電流セット期間ＰS
図１０に示すように、電流セット期間ＰSが開始すると、駆動回路２０は、リセット信号ＧRES[ｉ]を非アクティブレベル（ハイレベル）に設定する。他の信号については前述の初期化期間ＰRSと同じレベルを維持する。したがって、図１２に示すように、リセット用トランジスタＴRESがオフ状態に遷移する。そうすると、初期化用トランジスタＴINを介して初期化線１８に接続された第３電極Ｌ３が初期化電位ＶINIに維持される一方、駆動トランジスタＴDRがダイオード接続されることで、駆動トランジスタＴDRのゲートの電位ＶGが経時的に上昇する。このとき、駆動回路２０は、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させることで、所定の大きさのセット電流Ｉsを生成する。この内容は上述の第１実施形態と同様である。これにより、電流セット期間ＰSの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な電圧に設定される。
【００５０】
（ｃ）書込期間ＰWR
図１０に示すように、書込期間ＰWRが開始すると、駆動回路２０は、走査信号ＧWR[ｉ]をアクティブレベル（この場合はハイレベル）に設定する一方、制御信号ＧINI[ｉ]を非アクティブレベル（ハイレベル）に設定する。他の信号については前述の電流セット期間ＰSと同じレベルを維持する。したがって、図１３に示すように、選択トランジスタＴSLはオン状態に設定される一方、初期化用トランジスタＴINおよびトランジスタＴrはオフ状態に設定される。これにより、データ線１６と第３電極Ｌ３とが選択トランジスタＴSLを介して導通するから、第３電極Ｌ３の電位は、電流セット期間ＰSで設定された電位ＶINIから第ｊ列目のデータ線１６に出力されるデータ電位ＶＤ[ｊ]（DATA[i，j]）に変化する。
【００５１】
書込期間ＰWRにおいては、トランジスタＴrはオフ状態であり、駆動トランジスタＴDRのゲートのインピーダンスは充分に高いから、駆動トランジスタＴDRのゲート（第４電極Ｌ４）は電気的にフローティング状態である。したがって、第３電極Ｌ３の電位が電流セット期間ＰSにおける電位ＶINIからデータ電位ＶＤ[ｊ]まで変化量ΔＶx（＝ＶINI−DATA[i,j]）だけ変化すると、第４電極Ｌ４の電位は容量カップリングによってその直前の電位（セット電流Ｉsに応じた電位）から変化する。このときの第４電極Ｌ４の電位の変動量は、第３容量素子Ｃ３とその他の容量（例えば第１容量素子Ｃ１の容量、駆動トランジスタＴDRのゲート容量およびその他の配線に付随する容量等）との容量比に応じて決まる。すなわち、駆動トランジスタＴDRのゲートの電位ＶGは、データ電位ＶD[ｊ]に応じた電位に設定される。また、このとき、駆動回路２０（電位生成回路２５）は、前述の電流セット期間ＰSと同様に、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、駆動トランジスタＴDRには一定のセット電流Ｉsが流れ続ける。
【００５２】
（ｄ）発光期間ＰDR
図１０に示すように、発光期間ＰDRが開始すると、駆動回路２０は、走査信号ＧWR[ｉ]を非アクティブレベル（この場合はローレベル）に設定する一方、発光制御信号ＧEL[ｉ]をアクティブレベル（この場合はローレベル）に設定する。したがって、図１４に示すように、選択トランジスタＴSLはオフ状態に設定される一方、発光制御トランジスタＴELはオン状態に設定される。また、図１０に示すように、駆動回路２０は、第i行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を一定の基準電位Ｖrefに設定するので、式（１）からも理解されるように、セット電流Ｉsの値はゼロとなる。
【００５３】
発光期間ＰDRにおいては、発光制御トランジスタＴELがオン状態となるから、駆動電流の経路が形成される。したがって、駆動トランジスタＴDRのゲートの電位に応じた駆動電流が高位側電源線１５から駆動トランジスタＴDRおよび発光制御トランジスタＴELを経由して発光素子Ｅに供給される。これにより、発光素子Ｅは駆動電流に応じた輝度で発光する。
【００５４】
以上に説明した第２実施形態でも、書込期間ＰWRの直前の電流セット期間ＰSにおいて、駆動回路２０は、所定の大きさのセット電流Isが駆動トランジスタＴDRを流れるように、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで、駆動トランジスタＴDRの両端間の電圧（第１容量素子Ｃ１の両端間の電圧）を、当該セット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な値に設定する。これにより、書込期間ＰWRの直前における駆動トランジスタＴDRのゲート・ソース間の電圧を所望の値に設定するのに要する時間長を、従来例に比べて大幅に短くすることができる。
【００５５】
＜Ｃ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００５６】
（１）変形例１
画素回路Ｐの構成は、上述の図２および図９の態様に限らず、任意である。例えば、画素回路Ｐの構成を、図１５に示す態様とすることもできる。図１５の態様は、初期化線１８および初期化用トランジスタＴINが設けられず、初期化電位ＶINIとデータ電位ＶＤ[ｊ]とがデータ線１６に対して時分割に出力される点で上述の第１実施形態と相違する。その他の構成は第１実施形態と同様であるから、重複する部分については説明を省略する。以下では、図１６を参照して、第ｉ行の第ｊ列目の画素回路Ｐに着目しながら、初期化期間ＰRSと電流セット期間ＰSと書込期間ＰWRと発光期間ＰDRとに区分して、駆動回路２０の動作を説明する。
【００５７】
まず、初期化期間ＰRSにおける駆動回路２０の動作を説明する。図１６に示すように、準備期間Ｔ１が開始すると、駆動回路２０は、第ｊ列目のデータ線１６に出力する電位を初期化電位ＶINIに設定する。その他の動作については第１実施形態と同様である。続いて、リセット期間Ｔ２が開始すると、駆動回路２０は、走査信号ＧWR[ｉ]をハイレベルに設定する。他の信号については準備期間Ｔ１と同じレベルを維持する。したがって、選択トランジスタＴSLはオン状態に設定される。駆動トランジスタＴDRのゲートは選択トランジスタＴSLを介してデータ線１６に導通するので、駆動トランジスタＴDRのゲートの電位ＶGは、データ線１６に出力される初期化電位ＶINIに設定される。これにより、駆動トランジスタＴDRのゲート・ソース間の電圧は、初期化電位ＶINIと低電位ＶLとの差分の電圧（｜ＶINI−ＶL｜）に初期化される。
【００５８】
次に、電流セット期間ＰSにおける駆動回路２０の動作を説明する。図１６に示すように、駆動回路２０は、電流セット期間ＰSの終点の直前までにわたって走査信号ＧWR[ｉ]をハイレベルに維持する。また、駆動回路２０は、電流セット期間ＰSにおいてデータ線１６に出力する電位を初期化電位ＶINIに維持する。その他の動作は第１実施形態と同様であり、電流セット期間ＰSの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な電圧ＶGS1に設定される。
【００５９】
書込期間ＰWRにおける駆動回路２０の動作は第１実施形態と同じである。すなわち、書込期間ＰWRの終点における駆動トランジスタＴDRのゲート・ソース間の電圧は、データ電位ＶＤ[ｊ]と駆動トランジスタＴDRの特性（移動度μ）とを反映した電圧ＶGS2に設定される。また、発光期間ＰDRにおける駆動回路２０の動作も第１実施形態と同じであり、発光素子Ｅには、書込期間ＰWRの終点における電圧ＶGS2に応じた駆動電流Ｉelが流れて発光するという具合である。この態様でも、書込期間ＰWRの直前の電流セット期間ＰSにおいて、駆動回路２０は、所定の大きさのセット電流Isが駆動トランジスタＴDRを流れるように、ランプ電位Ｖrmp[ｉ]を経時的に変化させることで、駆動トランジスタＴDRの両端間の電圧を、当該セット電流Ｉsが駆動トランジスタＴDRを流れるのに必要な値に設定する。これにより、書込期間ＰWRの直前における駆動トランジスタＴDRのゲート・ソース間の電圧を所望の値に設定するのに要する時間長を、従来例に比べて大幅に短くすることができる。
【００６０】
（２）変形例２
上述の各実施形態では、電流セット期間ＰSにおいて、駆動回路２０は、第ｉ行の給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで（つまり第２容量素子Ｃ２の電荷量を経時的に変化させることで）、所定の大きさのセット電流Ｉsを生成しているが、これに限らず、第２容量素子Ｃ２および給電線１４の代わりに、所定の大きさのセット電流Ｉsを生成するための定電流源が設けられる態様であってもよい。この態様では、電流セット期間ＰSが開始すると、所定の大きさのセット電流Isが駆動トランジスタＴDRを流れるように、駆動回路２０は定電流源をオン状態に制御する。その他の期間においては、駆動回路２０は定電流源をオフ状態に制御する。要するに、本発明に係る発光装置は、所定の大きさのセット電流Ｉsを生成するための電流生成手段を備えるものであればよい。
【００６１】
（３）変形例３
上述の各実施形態では、電流セット期間ＰSにおいて給電線１４に出力される電位は、一定の時間変化率ＲXで直線的に減少しているが、これに限らず、電流セット期間ＰSにおいて給電線１４に出力される電位の変化の態様は任意である。例えば電流セット期間ＰSにおいて給電線１４に出力される電位の波形が曲線状であってもよい。要するに、電流セット期間ＰSにおいて給電線１４に出力される電位は、所定の大きさのセット電流Ｉsが駆動トランジスタＴDRを流れるように、経時的に変化するものであればよい。
【００６２】
（４）変形例４
上述の各実施形態では、初期化期間ＰRSにおいて、駆動回路２０は給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させているが、これに限らず、初期化期間ＰRSにおける給電線１４の電位は任意である。例えば、初期化期間ＰRSにおいて、駆動回路２０は、給電線１４に出力する電位を所定の大きさの電位に固定することもできる。
【００６３】
（５）変形例５
発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。
【００６４】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１７は、以上に説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００６５】
図１８に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００６６】
図１９に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示される。
【００６７】
なお、本発明に係る発光装置が適用される電子機器としては、図１７から図１９に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００６８】
１０……素子部、１２……走査線、１４……給電線、１５……高位側電源線、１６……データ線、１７……低位側電源線、１８……初期化線、２０……駆動回路、２１……走査線駆動回路、２３……データ線駆動回路、２５……電位生成回路、１００……発光装置、Ｃ１……第１容量素子、Ｃ２……第２容量素子、Ｃ３……第３容量素子、Ｅ……発光素子、ＧWR……走査信号、ＧEL……発光制御信号、ＧRES……リセット信号、ＧIN……制御信号、ＮＤ１……第１ノード、ＮＤ２……第２ノード、ＴDR……駆動トランジスタ、ＴEL……発光制御トランジスタ、ＴIN……初期化用トランジスタ、ＴSL……選択トランジスタ、Ｖrmp……ランプ電位、Ｐ……画素回路。
【図１】
2011170181.tif 000003
【図２】
2011170181.tif 000004
【図３】
2011170181.tif 000005
【図４】
2011170181.tif 000006
【図５】
2011170181.tif 000007
【図６】
2011170181.tif 000008
【図７】
2011170181.tif 000009
【図８】
2011170181.tif 000010
【図９】
2011170181.tif 000011
【図１０】
2011170181.tif 000012
【図１１】
2011170181.tif 000013
【図１２】
2011170181.tif 000014
【図１３】
2011170181.tif 000015
【図１４】
2011170181.tif 000016
【図１５】
2011170181.tif 000017
【図１６】
2011170181.tif 000018
【図１７】
2011170181.tif 000019
【図１８】
2011170181.tif 000020
【図１９】
2011170181.tif 000021
【図２０】
2011170181.tif 000022
【図２１】
2011170181.tif 000023