(57)【要約】【課題】半導体基板が厚い場合においても貫通電極を高生産性、高品質で低コストで実現できる半導体基板の製造方法を提供することを目的とする。【解決手段】半導体基板（１０１）にアクティブ面が露出する開口部（１０４）を有する電極パッド（１０２）を形成し、開口部（１０４）からアクティブ面の反対側の面に向かって凹部（１０５ａ）を形成し、凹部（１０５ａ）の内側に絶縁膜（１０６）を形成し、絶縁膜（１０６）と電極パッド（１０２）の表面に導電経路（１０７）を形成し、アクティブ面の反対側の面から半導体基板（１０１）を薄型化して凹部（１０５ａ）の底部を貫通させる。【選択図】図１
2011066251.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドを形成し、
前記開口部から半導体基板に前記アクティブ面から反対側の面に向かって前記反対側の面に達しない凹部を形成し、
前記凹部の内側に絶縁膜を形成し、
前記絶縁膜と電極パッドの表面に導電経路を形成し、
前記半導体基板を前記反対側の面から前記半導体基板を薄型化して前記凹部の底部を前記反対側の面に貫通させる
半導体基板の製造方法。
【請求項２】
前記凹部をドライエッチ、ブラスト、レーザー加工方法の何れかによって形成する
請求項１記載の半導体基板の製造方法。
【請求項３】
前記凹部の深さ方向の形状をテーパー状に形成する
請求項１記載の半導体基板の製造方法。
【請求項４】
半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドを形成し、
前記アクティブ面とは反対側の面から前記半導体基板を薄型化し、
前記開口部から半導体基板に前記アクティブ面から反対側の面に向かって前記反対側の面に貫通した孔を形成し、
前記孔の内側に絶縁膜を形成し、
前記絶縁膜と前記電極パッドの表面に導電経路を形成する
半導体基板の製造方法。
【請求項５】
前記孔をドライエッチ、ブラスト、レーザー加工方法の何れかによって前記半導体基板に形成する
請求項１記載の半導体基板の製造方法。
【請求項６】
前記孔の形状をテーパー状に形成する請求項４記載の半導体基板の製造方法。
【請求項７】
半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドと、
前記開口部によって露出した前記半導体基板の前記アクティブ面から反対側の面に貫通して形成された貫通孔と、
前記貫通孔の内側と前記開口部によって露出した半導体基板の前記アクティブ面に形成された絶縁膜と、
電極パッドの表面と前記絶縁膜の表面に形成され端部が前記半導体基板の前記反対側の面に露出した導電経路と
を設けた半導体基板。
【請求項８】
半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドと、
前記開口部によって露出した前記半導体基板の前記アクティブ面から反対側の面に貫通して形成され前記半導体基板の前記アクティブ面の開口が前記反対側の面の開口よりも大きい貫通孔と、
前記貫通孔の内側と前記開口部によって露出した半導体基板の前記アクティブ面に形成された絶縁膜と、
電極パッドの表面と前記絶縁膜の表面に形成され端部が前記半導体基板の前記反対側の面に露出した導電経路と
を設けた半導体基板。
【請求項９】
前記貫通孔の内側の水平断面に凹凸を有する請求項７記載の半導体基板。
【請求項１０】
前記貫通孔の断面が円形であり、前記貫通孔の前記アクティブ面での開口と前記反対側の面での開口との直径の比が、０．５以上０．８以下である請求項８記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体を半導体基板に実装してパッケージングする際には、前記半導体基板に貫通電極を形成することによって、小型、低背パッケージングを実現している。従来の貫通電極の形成方法としては、特許文献１などに記載されたものがある。
【０００３】
図７は特許文献１の貫通電極形成方法を示す。
これは、半導体基板の素子が作り込まれるアクティブ面の反対側からアクティブ面に向けて貫通孔と導通経路を形成するものがある。１１は半導体基板、１２は第１のシリコン酸化膜、１３は細孔、１４は採壁に第２のシリコン酸化膜、１５は金属薄膜、１６は第２の金属薄膜、１７は貫通電極である。
【０００４】
図７（ａ）では、半導体基板１１のアクティブ面に第１のシリコン酸化膜１２ａを形成し、アクティブ面の反対側に第１のシリコン酸化膜１２ｂを形成する。
図７（ｂ）では、第１のシリコン酸化膜１２ｂの一部にフォトリソグラフでパターンを形成した後にドライエッチングで除去する。
【０００５】
図７（ｃ）では、フォトリソグラフでパターンを形成した後にドライエッチングで半導体基板１１に細孔１３を形成する。
図７（ｄ）では、細孔１３の側面を第２のシリコン酸化膜１４で絶縁処理する。
【０００６】
図７（ｅ）では、半導体基板１１のアクティブ面に金属薄膜１５と第２の金属薄膜１６を重ねて形成する。
図７（ｆ）では、細孔１３を通してアクティブ面側の第１のシリコン酸化膜１２ａをドライエッチングにより除去する。
【０００７】
図７（ｇ）では、金属薄膜１５に導通するように細孔１３に導電性材料を充填して貫通電極１７を形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−９４８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来の構成では、半導体基板１１のアクティブ面とは反対側の面から貫通孔を形成するため、図７（ｃ）においてアクティブ面の薄膜１２ａがプロセス処理によりオーバーエッチングが発生したり、熱応力により破壊される可能性があるという課題を有している。
【００１０】
また、半導体基板１１が厚い場合、貫通孔形成においては代表的な加工速度が１５μｍ／ｍｉｎであるため、たとえば半導体基板が３００μｍの場合、２０ｍｉｎの時間を要し、生産性が低いという課題を有している。
【００１１】
本発明は、半導体基板が厚い場合においても貫通電極を高生産性、高品質で低コストで実現できる半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体基板の製造方法は、半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドを形成し、前記開口部から半導体基板に前記アクティブ面から反対側の面に向かって前記反対側の面に達しない凹部を形成し、前記凹部の内側に絶縁膜を形成し、前記絶縁膜と電極パッドの表面に導電経路を形成し、前記半導体基板を前記反対側の面から前記半導体基板を薄型化して前記凹部の底部を前記反対側の面に貫通させることを特徴とする。前記凹部をドライエッチ、ブラスト、レーザー加工方法の何れかによって形成する。また、前記凹部の深さ方向の形状をテーパー状に形成することが好ましい。
【００１３】
また本発明の半導体基板の製造方法は、半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドを形成し、前記アクティブ面とは反対側の面から前記半導体基板を薄型化し、前記開口部から半導体基板に前記アクティブ面から反対側の面に向かって前記反対側の面に貫通した孔を形成し、前記孔の内側に絶縁膜を形成し、前記絶縁膜と前記電極パッドの表面に導電膜を形成することを特徴とする。前記孔をドライエッチ、ブラスト、レーザー加工方法の何れかによって前記半導体基板に形成する。前記孔の形状をテーパー状に形成することが好ましい。
【００１４】
本発明の半導体基板は、半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドと、前記開口部によって露出した前記半導体基板の前記アクティブ面から反対側の面に貫通して形成された貫通孔と、前記貫通孔の内側と前記開口部によって露出した半導体基板の前記アクティブ面に形成された絶縁膜と、電極パッドの表面と前記絶縁膜の表面に形成され端部が前記半導体基板の前記反対側の面に露出した導電経路とを設けたことを特徴とする。
【００１５】
また本発明の半導体基板は、半導体基板に前記半導体基板のアクティブ面が露出する開口部を有する電極パッドと、前記開口部によって露出した前記半導体基板の前記アクティブ面から反対側の面に貫通して形成され前記半導体基板の前記アクティブ面の開口が前記反対側の面の開口よりも大きい貫通孔と、前記貫通孔の内側と前記開口部によって露出した半導体基板の前記アクティブ面に形成された絶縁膜と、電極パッドの表面と前記絶縁膜の表面に形成され端部が前記半導体基板の前記反対側の面に露出した導電経路とを設けたことを特徴とする。前記貫通孔の内側の水平断面に凹凸を有することが好ましい。前記貫通孔の断面が円形であり、前記貫通孔の前記アクティブ面での開口と前記反対側の面での開口との直径の比が、０．５以上０．８以下であることが好ましい。
【発明の効果】
【００１６】
この構成によると、半導体基板のアクティブ面からの貫通電極形成が可能となり、アクティブ面の薄膜がプロセス処理によりオーバーエッチングが発生したり、熱応力により破壊される従来の問題を回避できるとともに、レーザー加工プロセスの使用が可能となり貫通電極形成の低コスト化を実現できる。
【００１７】
また、半導体基板をアクティブ面とは反対側の面から薄型化することによって、従来よりも生産性を向上する効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１の半導体基板の拡大平面図とそのＡ−Ａ断面図
【図２】同実施の形態の製造工程の説明図で、左側が各工程での半導体基板の平面図、その右側が拡大断面図
【図３】本発明の実施の形態２の半導体基板の製造工程の説明図で、左側が各工程での半導体基板の平面図、その右側が拡大断面図
【図４】本発明の実施の形態３の半導体基板の拡大平面図とそのＡ−Ａ断面図
【図５】同実施の形態の半導体基板の製造工程の説明図で、左側が各工程での半導体基板の平面図、その右側が拡大断面図
【図６】本発明の実施の形態４の半導体基板の拡大平面図とそのＡ−Ａ断面図
【図７】特許文献１に記載された従来の貫通電極形成方法のプロセスフロー図
【発明を実施するための形態】
【００１９】
以下、本発明の各実施の形態を図１〜図６に基づいて説明する。
（実施の形態１）
図１と図２は本発明の実施の形態１を示す。
【００２０】
図１は貫通電極が形成された半導体基板の拡大平面図とそのＡ−Ａ断面図である。この半導体基板は、図２に示す工程で作成されている。図２（ａ）〜図２（ｅ）では左側に平面図、その右側に拡大断面図を示す。
【００２１】
図２（ａ）では、Ｓｉ、ＳｉＣ、ＧａＡｓなどの素材で形成された半導体基板１０１に開口部１０４を有する電極を形成する。半導体基板１０１はサイズがφ３インチ〜φ１２インチ、厚みが０．２ｍｍ〜０．７ｍｍ程度である。具体的には、半導体基板１０１の上に形成されている酸化膜１０３とこの酸化膜１０３の上に形成されている電極パッド１０２に対して、半導体基板１０１を露出させる開口部１０４を形成する。酸化膜１０３は素材がＳｉＯ２などでその厚みは０．１μｍ〜１μｍ程度である。電極パッド１０２は素材がＡｌ、Ａｌ−Ｃｕなどでそのサイズが５０角〜１００角、厚みが０．３ｍｍ〜１ｍｍである。
【００２２】
酸化膜１０３上の電極パッド１０２の部分的に存在しない構造は半導体ＩＣ加工プロセスにおいて、フォトリソグラフを活用した酸化膜のパターニングによって形成することができる。また、開口部１０４は電極パッド１０２のパターニング形成時にマスクをデザインすることによって、追加のプロセス無しに実現できる。開口部１０４は円形で、その大きさは電極パッド１０２のサイズよりも１０〜２０％程度小さくした。たとえば電極パッド１０２が１００μｍの場合、中心部に８０μｍ〜９０μｍ径にするのがよい。
【００２３】
図２（ｂ）では、開口部１０４の内側で半導体基板１０１の上にφ５０μｍ〜φ１００μｍの凹部１０５ａを形成する。
凹部１０５ａの加工は、加工するデザインをフォトリソグラフプロセスを用いて２０μｍ〜３０μｍ厚のレジストによりマスクし、ドライエッチング、ブラスト、レーザーにより開口された部分を加工する。ここでは半導体基板１０１の厚みに対して貫通しないように途中まで凹部１０５ａを形成した。
【００２４】
図２（ｃ）では、凹部１０５ａの内周面と開口部１０４の内側で半導体基板１０１の表面に１μｍ〜５μｍ程度のＳｉＯ２などの絶縁膜１０６を形成する。この絶縁膜１０６は、後に形成する導電経路１０７と半導体基板１０１とが電気的にショートしてリークさせないためである。電極パッド１０２の表面に絶縁膜１０６が形成されないように、電極パッド１０２の表面をフォトリソグラフプロセスでマスクをした状態でＣＶＤプロセスを用いた酸化膜形成や絶縁材料をインクジエット、スプレなどの印刷方法で形成する。
【００２５】
図２（ｄ）では、絶縁膜１０６と電極パッド１０２の上に導電材料によって導電経路１０７を形成する。具体的には、絶縁膜１０６の上に０．１μｍ〜０．３μｍ程度のＴｉ／Ｃｕスパッタ、蒸着膜を形成し、その後、電解、または無電解Ｃｕメッキで５μｍ〜１０μｍ程度の厚みを確保する。導電経路１０７の形成は導電ペーストをインクジエット、印刷方法などで充填することによっても形成できる。
【００２６】
図２（ｅ）では、半導体基板１０１の裏面の表面粗さを制御するためにアクティブ面の裏面側から研磨を施す。これにより、半導体基板１０１の表から半導体基板１０１の裏に貫通する導電経路を有した貫通電極を形成できる。その後は半導体基板１０１の裏面側に絶縁膜と配線パターンを形成し、基板に実装できるようにＢＧＡ電極を形成するなどの処理を実施する。なお、凹部１０５ａによって形成された貫通孔を、図１では１０５ａａとして図示した。
【００２７】
かかる構成によれば、ウエハの設計を変更するのみでプロセスを変更することなく、アクティブ面からの貫通電極の形成が可能となり、コストを上昇させることなく実施できるものである。
【００２８】
そして、半導体基板１０１のアクティブ面とは反対側の面から形成した場合のように、アクティブ面の薄膜がプロセス処理によりオーバーエッチングが発生して不良や熱応力により破壊されることもない。
【００２９】
また、半導体基板１０１が厚い場合、貫通孔形成においては代表的な加工速度が１５μｍ／ｍｉｎであるため、たとえば半導体基板１０１が３００μｍの場合、２０ｍｉｎの時間を要し、生産性が低いという課題に対し、アクティブ面からの貫通電極形成により貫通電極形成後に半導体基板１０１を裏面側から研磨して薄くするプロセスの実施により、生産性を向上する効果がある。
【００３０】
また、レーザ加工のように電極パッド１０２の部分に熱変化が生じるというプロセス上の問題が生じないため、レーザ加工プロセスの使用が可能となり貫通電極形成の低コスト化を実現することができる。
【００３１】
また、半導体基板１０１のアクティブ面とは反対側の面からの孔加工の場合、Ｓｉを孔加工した後に酸化膜の加工を施す必要がある。本構造を活用した方法によれば孔加工部に酸化膜が存在していないため、酸化膜加工プロセスが削除でき、プロセス歩留りによる品質低下を防ぐと共に、加工コストを下げることができる。
【００３２】
（実施の形態２）
図３は本発明の実施の形態２を示す。
実施の形態１では最終の図２（ｅ）で半導体基板１０１を研磨して薄くしたが、図３に示す工程では図２（ａ）から図２（ｂ）に至る間で半導体基板１０１を研磨して薄くしている点が異なっている。
【００３３】
図３（ａ）では、Ｓｉ、ＳｉＣ、ＧａＡｓなどの素材で形成された半導体基板１０１に開口部１０４を有する電極を形成する。半導体基板１０１の上に形成されている酸化膜１０３とこの酸化膜１０３の上に形成されている電極パッド１０２に対して、半導体基板１０１を露出させる開口部１０４を形成する。
【００３４】
図３（ｂ）では、半導体基板１０１の裏面側からグラインダなどを用いて任意の厚みに削る。
図３（ｃ）では、開口部１０４の内側で半導体基板１０１の上に半導体基板１０１の裏面側に貫通したφ５０μｍ〜φ１００μｍの孔１０５ｂを形成する。
【００３５】
図３（ｄ）では、孔１０５ｂの内周面と開口部１０４の内側で半導体基板１０１の表面に１μｍ〜５μｍ程度のＳｉＯ２などの絶縁膜１０６を形成する。電極パッド１０２の表面に絶縁膜１０６が形成されないように、電極パッド１０２の表面をフォトリソグラフプロセスでマスクをした状態でＣＶＤプロセスを用いた酸化膜形成や絶縁材料をインクジエット、スプレなどの印刷方法で形成する。
【００３６】
図３（ｅ）では、絶縁膜１０６と電極パッド１０２の上に導電材料によって導電経路１０７を形成する。これにより、半導体基板１０１の表から半導体基板１０１の裏面に貫通する導電経路を有した貫通電極を形成できる。その後は半導体基板１０１の裏面側に絶縁膜と配線パターンを形成し、基板に実装できるようにＢＧＡ電極を形成するなどの処理を実施する。
【００３７】
この構成によれば、孔１０５ｂを加工前に半導体基板１０１の厚みを薄く制御することにより、孔加工に必要な工数を最低必要条件にのみ実施することができるため無駄がなく、余分なコスト上昇がなくなる。
【００３８】
（実施の形態３）
図４と図５は本発明の実施の形態３を示す。
実施の形態１では図２（ｂ）で半導体基板１０１に形成した凹部１０５ａの形状が、半導体基板１０１のアクティブ側の開口から底部に向かって単一の円形であったが、実施の形態３では、凹部１０５ａの形状が図４（ａ）と図４（ｂ）に示すように、半導体基板１０１のアクティブ側の開口から底部に向かって次第に径が小さくなる形状である点が異なっている。
【００３９】
図５（ａ）では、Ｓｉ、ＳｉＣ、ＧａＡｓなどの素材で形成された半導体基板１０１に開口部１０４を有する電極を形成する。具体的には、半導体基板１０１の上に形成されている酸化膜１０３とこの酸化膜１０３の上に形成されている電極パッド１０２に対して、半導体基板１０１を露出させる開口部１０４を形成する。酸化膜１０３は素材がＳｉＯ２などでその厚みは０．１μｍ〜１μｍ程度である。電極パッド１０２は素材がＡｌ、Ａｌ−Ｃｕなどでそのサイズが５０角〜１００角、厚みが０．３ｍｍ〜１ｍｍである。
【００４０】
酸化膜１０３上の電極パッド１０２の部分的に存在しない構造は半導体ＩＣ加工プロセスにおいて、フォトリソグラフを活用した酸化膜のパターニングによって形成することができる。また、開口部１０４は電極パッド１０２のパターニング形成時にマスクをデザインすることによって、追加のプロセス無しに実現できる。開口部１０４は円形で、その大きさは電極パッド１０２のサイズよりも１０〜２０％程度小さくした。たとえば電極パッド１０２が１００μｍの場合、中心部に８０μｍ〜９０μｍ径にするのがよい。
【００４１】
図５（ｂ）では、開口部１０４の内側で半導体基板１０１の上にドライエッチ、レーザ、ブラストなどの方法により角度が６０°〜８５°のテーパー形状の凹部１０５ｃを形成する。ここでは半導体基板１０１の厚みに対して貫通しないように途中まで凹部１０５ｃを形成した。
【００４２】
図５（ｃ）では、凹部１０５ｃの内周面と開口部１０４の内側で半導体基板１０１の表面に１μｍ〜５μｍ程度のＳｉＯ２などの絶縁膜１０６を形成する。この絶縁膜１０６は、後に形成する導電経路１０７と半導体基板１０１とが電気的にショートしてリークさせないためである。電極パッド１０２の表面に絶縁膜１０６が形成されないように、電極パッド１０２の表面をフォトリソグラフプロセスでマスクをした状態でＣＶＤプロセスを用いた酸化膜形成や絶縁材料をインクジエット、スプレなどの印刷方法で形成する。
【００４３】
図５（ｄ）では、絶縁膜１０６と電極パッド１０２の上に導電材料によって導電経路１０７を形成する。
図５（ｅ）では、半導体基板１０１の裏面の表面粗さを制御するためにアクティブ面の裏面側から研磨を施す。これにより、半導体基板１０１の表から半導体基板１０１の裏に貫通する導電経路を有した貫通電極を形成できる。その後は半導体基板１０１の裏面側に絶縁膜と配線パターンを形成し、基板に実装できるようにＢＧＡ電極を形成するなどの処理を実施する。なお、凹部１０５ｃによって形成されたテーパー状の貫通孔を、図４では１０５ｃｃとして図示した。
【００４４】
この構成によれば、貫通孔をテーパー形状にすることにより、スパッタ、メッキが容易となり、歩留りロスによる品質低下を低減しコストを抑えることができる。テーパー形状の貫通孔の上面の開口の直径と下面の開口の直径の比は０．８〜０．５がよい。０．５では、下面の直径が上面の直径の半分となる。それ以下ならば、接続の場合の位置ズレのため導通がとれなくなる。０．８以上の場合は膜を形成しにくい、特に、エッジ部分での膜形成がしにくい。
【００４５】
（実施の形態４）
図６は本発明の実施の形態４を示す。
上記の各実施の形態では半導体基板１０１に形成した貫通電極の水平の断面形状が円形であったが、この実施の形態４では図６（ａ）と図６（ｂ）に示すように、貫通電極の水平の断面形状が星形である点が異なっている。
【００４６】
この水平の断面形状が星形の貫通電極は、電極パッド１０２に対して、半導体基板１０１を露出させた開口部１０４の領域に、レジストなどによりマスクを形成し、ドライエッチ、レーザ、ブラストなどの方法により半導体基板１０１に水平の断面形状が星形の凹部１０５ａを形成し、星形の凹部１０５ａの表面にＳｉＯ２などの酸化膜１０３を形成した後、その上にＴｉスパッタ、蒸着、Ｃｕメッキなどで導電経路１０７を形成する。なお、凹部１０５ａによって形成されたテーパー状の貫通孔を、図６では１０５ａｂとして図示した。
【００４７】
かかる構成によれば、貫通孔形状を星型にすることにより、側面の表面積が増加し、ビア抵抗の低下と放熱性が向上する。
この実施の形態では星形の凹部１０５ａを形成する場合を例に挙げて説明したが、図３に示した孔１０５ｂの平面形状を星形にした場合も同様に実施できる。
【００４８】
なお、貫通電極の水平の断面形状が星形の場合を例に挙げて説明したが、凹凸のある丸、ギア型、凹凸のある四角などその他の多角形でも同様の効果を得ることができる。さらに、これらを実施の形態３のようにテーパー形状に形成することもできる。
【００４９】
上記の各実施の形態では、一つの電極パッドに対して一つの貫通電極を形成した場合を例に挙げて説明したが、一つの電極パッドに対して複数の貫通電極を形成する場合も同様である。
【産業上の利用可能性】
【００５０】
本発明は半導体パッケージングの小型化、薄型化、低コスト化、信号伝送の高速化などが実現でき、電子機器の発展に広く貢献できる。
【符号の説明】
【００５１】
１０１    半導体基板
１０４    開口部
１０３    酸化膜
１０２    電極パッド
１０５ａ    凹部
１０６    絶縁膜
１０７    導電経路
１０５ａａ    貫通孔
１０５ｂ    孔
１０５ｃ    テーパー形状の凹部
１０５ｃｃ    貫通孔
１０５ａｂ    貫通孔
【図１】
2011066251.tif 000003
【図２】
2011066251.tif 000004
【図３】
2011066251.tif 000005
【図４】
2011066251.tif 000006
【図５】
2011066251.tif 000007
【図６】
2011066251.tif 000008
【図７】
2011066251.tif 000009