(57)【要約】      （修正有）【課題】十分な及び／または安定な量の電流を、メモリデバイスのプログラミング中に供給または保持するメモリデバイス及びメモリデバイスのプログラム方法を提供する。【解決手段】二以上の情報チャンクに情報を区分するステップと、後続する前記情報チャンクの一つをプログラムするように、メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備する。【選択図】図２
2011243272.tif 000002
【特許請求の範囲】
【請求項１】
二以上の情報チャンクに情報を区分するステップと、
後続する前記情報チャンクの一つをプログラムするように、前記メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備することを特徴とする方法。
【請求項２】
前記メモリアレイの特定のセルをセットするかリセットするかについて決定が、少なくとも一部において、前記特定のセルの位置に基づいていることを特徴とする請求項１に記載の方法。
【請求項３】
前記メモリアレイ内に前記情報チャンクの一つをプログラムする前記ステップの後、
前記後続する前記情報チャンクの一つをプログラムするステップをさらに具備することを特徴とする請求項１に記載の方法。
【請求項４】
前記メモリアレイ内に前記情報チャンクの第１の部分を連続的にプログラムするステップと、
前記第１の部分を連続的にプログラムする前記ステップの後に、前記メモリアレイ内に前記情報チャンクの第２の部分を連続的にプログラムするステップとをさらに具備することを特徴とする請求項１に記載の方法。
【請求項５】
前記情報チャンクの前記第１の部分または第２の部分を連続的にプログラムするステップは、特定の遅延時間を伴って、前記メモリアレイのそれぞれの部分のビット線にセット信号またはリセット信号を送信することをスタガーするステップを具備することを特徴とする請求項４に記載の方法。
【請求項６】
少なくも一部において、前記ビット線に伝えられる選択平均電力に基づいて前記遅延時間を調整するステップをさらに具備することを特徴とする請求項５に記載の方法。
【請求項７】
前記メモリアレイは、相変化物質（ＰＣＭ）メモリアレイからなることを特徴とする請求項１に記載の方法。
【請求項８】
少なくとも一部において、プログラムされる後続の前記情報チャンクの一つに基づいて、一以上の前記情報チャンクのサイズを決定するステップをさらに具備することを特徴とする請求項１に記載の方法。
【請求項９】
二以上の情報チャンクに情報を区分する第１の状態機械と、
後続する前記情報チャンクの一つをプログラムするように、前記メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムする第２の状態機械とを具備することを特徴とするメモリデバイス。
【請求項１０】
前記第２の状態機械は、少なくも一部において、前記特定のセルの位置に基づいて、前記メモリアレイの特定のセルをセットするかリセットするかについて決定することを特徴とする請求項９に記載のメモリデバイス。
【請求項１１】
前記第１の状態機械に前記情報を与えるメモリコントローラをさらに具備することを特徴とする請求項９に記載のメモリデバイス。
【請求項１２】
前記メモリアレイ内に前記情報チャンクの第１の部分を連続的にプログラムするとともに、
前記第１の部分を連続的にプログラムした後に前記メモリアレイ内に前記情報チャンクの第２の部分を連続的にプログラムするプログラムスイッチをさらに具備することを特徴とする請求項９に記載のメモリデバイス。
【請求項１３】
前記プログラムスイッチは、前記情報チャンクの前記第１の部分または第２の部分を連続的にプログラムするとともに、特定の遅延時間を伴って前記メモリアレイのそれぞれの部分のビット線にセット信号またはリセット信号を送信するステップをスタガーする回路を具備することを特徴とする請求項１２に記載のメモリデバイス。
【請求項１４】
前記メモリコントローラは、少なくも一部において、前記ビット線に伝えられる選択平均電力に基づいて前記特定の遅延時間を調整する回路を具備することを特徴とする請求項１３に記載のメモリデバイス。
【請求項１５】
前記メモリアレイは、抵抗メモリアレイからなることを特徴とする請求項９に記載のメモリデバイス。
【請求項１６】
前記第２の状態機械は、少なくとも一部において、プログラムされる後続の前記情報チャンクの一つに基づいて一以上の前記情報チャンクのサイズを決定することを特徴とする請求項９に記載のメモリデバイス。
【請求項１７】
メモリデバイスとプロセッサを具備してなり、
前記メモリデバイスは、
二以上の情報チャンクに情報を区分する第１の状態機械と、
後続する前記情報チャンクの一つをプログラムするように、前記メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムする第２の状態機械とを備え、かつ、
前記プロセッサは、一以上のアプリケーションをホストするとともに、メモリアレイにアクセスを与えるようにメモリデバイスにコマンドを開始することを特徴とするシステム。
【請求項１８】
前記第２の状態機械は、少なくも一部において、前記特定のセルの位置に基づいて、前記メモリアレイの特定のセルをセットするかリセットするかについて決定することを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記第１の状態機械に前記情報を与えるメモリコントローラをさらに具備することを特徴とする請求項１７に記載のシステム。
【請求項２０】
前記メモリアレイ内に前記情報チャンクの第１の部分を連続的にプログラムするとともに、
前記第１の部分を連続的にプログラムした後に前記メモリアレイ内に前記情報チャンクの第２の部分を連続的にプログラムするプログラムスイッチをさらに具備することを特徴とする請求項１７に記載のシステム。
【請求項２１】
前記プログラムスイッチは、前記情報チャンクの前記第１の部分または第２の部分を連続的にプログラムするとともに、特定の遅延時間を伴って前記メモリアレイのそれぞれの部分のビット線にセット信号またはリセット信号を送信するステップをスタガーする回路を具備することを特徴とする請求項２０に記載のシステム。
【請求項２２】
前記メモリコントローラは、少なくも一部において、前記ビット線に伝えられる選択平均電力に基づいて前記特定の遅延時間を調整する回路を具備することを特徴とする請求項２１に記載のシステム。
【請求項２３】
前記第２の状態機械は、少なくとも一部において、プログラムされる後続の前記情報チャンクの一つに基づいて一以上の前記情報チャンクのサイズを決定することを特徴とする請求項１７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイス及びメモリデバイスのプログラム方法に関する。
【背景技術】
【０００２】
不揮発性抵抗メモリのプログラミングは、比較的大容量の電力を必要とする。例えば、相変化メモリ（ＰＣＭ）は、少なくとも一部において、抵抗加熱によって選択されることができる一以上の相変化物質の性質及び特性に基づいて操作することとなる。ＰＣＭ物質は、具体的な例として、カルコゲニド合金及び／またはゲルマニウム・アンチモン・テルライド（ＧＳＴ）を構成してもよい。このような物質の結晶状態及びアモルファス状態は、異なる電気抵抗を持っており、それゆえ情報を記憶できる基礎を提供することができる。ＰＣＭ物質は、メモリセルにバイアス信号を加えることによって、アモルファス状態及び結晶状態を変換させることができる。このようなバイアス信号は、ＰＣＭ物質の加熱によって相変換させるのに十分な電流を構成することができる。このように十分な及び／または安定な量の電流を、メモリデバイスのプログラミング中に供給または保持できることが要求されている。
【０００３】
以下の図を参照して、非限定的かつ非網羅的な実施形態について記載する。類似番号は、特に規定がない限り、様々な図を通して類似部分について言及するものである。
【図面の簡単な説明】
【０００４】
【図１】図１は、本発明の実施形態に係るバイアス信号波形の特徴をプロットした図である。
【図２】図２は、本発明の実施形態に係るメモリをプログラムする処理を示すフローチャートである。
【図３】図３は、本発明の実施形態に係るメモリデバイスを概略的に示す図である。
【図４】図４は、本発明の実施形態に係るメモリデバイスのタイミングを示す図である。
【図５】図５は、本発明の実施形態に係るコンピュータシステム及びメモリデバイスを概略的に示す図である。
【発明を実施するための形態】
【０００５】
本明細書全体を通して「一実施形態」または「実施形態」という言及は、実施形態に関連して記載した特別な特徴、構造、または特性が、請求項に記載された発明の主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書全体を通して様々な箇所における「一実施形態において」または「実施形態」という表現方法は、必ずしも全て同一の実施形態に言及するものではない。さらに、特別な特徴、構造、または特性、一以上の実施形態において併用されてもよい。
【０００６】
本明細書に記載する実施形態は、メモリアレイをプログラムする間にメモリアレイのメモリセルを横切るプログラム電力変化の結果から生じる問題を処理することができる処理及び／または電子アーキテクチャを包含する。例えば、それは浮遊インダクタンスを低減させるように電流消費の比較的急激な変化を避ける利点があってもよい。時間に関して比較的大きな電流変化は、メモリデバイスを正確な動作から妨げながら、メモリデバイス供給配線上に比較的大きな電圧降下となる。他方、比較的安定な電流及び／または時間に関して小さな電流変化は、電流パスに沿った寄生インダクタンスの結果から電圧変化を低減させることによって、内部メモリチップの実行及び外部システムの設計を改良することができる。例えば、メモリチップの内部電圧変化は、比較的安定な電流で管理することがより容易になるとともに、外部システムの設計は比較的小さなキャパシタを利用することができる。比較的多数の抵抗性メモリセルを同時にプログラムする間に十分に一定な電力を保持することは、プログラム電力を供給する高電源の有限な出力抵抗のために困難であるかもしれない。特に、メモリセルを比較的迅速にかつ信頼性高くプログラムするために、十分に一定な電力を用いて不揮発性抵抗メモリをプログラムすることが好ましい。一実施例において、メモリセル及び／またはメモリセル自身にプログラムされた情報がグループ化されてもよく、及び／またはスタガー連続方式でプログラムされる比較的小さなチャンクに区分されてもよい。このようなプログラム処理中のスタガープログラムパルスは、プログラムパルスに供給する高電源によって見られる抵抗を、効果的に上げることによって利点を与えることができ、それゆえプログラムされたメモリセルを横切る電力変化を低減させることができる。勿論、他の利点はそうした実施形態によって実現されることができ、かつ、請求項に記載された発明の主題はそのように限定されるものではない。
【０００７】
一実施形態において、メモリアレイ内に情報をプログラムする処理は、二以上の情報チャンク内に情報を区分するステップと、メモリアレイに対して第２の情報チャンク部をプログラムすることを同時に準備をする間に、メモリアレイに対して第１の情報チャンク部をプログラムするステップとを具備することができる。このような準備は、例えば、情報チャンク部をプログラムした後にメモリアレイの特定のセルがセットされているかまたはリセットされているかを判定するステップを具備することができる。このような他のチャンク部をプログラムする準備の間に一つのチャンク部をプログラムする処理は、チャンク部をスタガー方式で連続的にプログラムすることができることになる。このようなメモリアレイのプログラム処理は、メモリアレイのビット線に特別な形状の電子信号を送信するステップを伴ってもよい。例えば、このような信号は、メモリ操作のセットする相の間に相変化メモリ（ＰＣＭ）内の相変化物質の活性ボリュームを結晶化する、下降傾斜バイアス信号またはセットパルスを構成することができる。このようなセットする相は、例えば、メモリコントローラによって、上記ＰＣＭに向けられた書き出しコマンドの結果によってなされてもよい。このようなバイアス信号は勿論、様々な特徴の形状及び／または輪郭を構成してもよく、請求項に記載された発明の主題はこの点に限定されるものではない。
【０００８】
図１は、本発明の実施形態に係るバイアス信号波形の特徴をプロットした図である。このようなバイアス信号波形は、例えば、メモリセルをセットするかまたはリセットすることによってＰＣＭメモリセルをプログラムするのに用いることができる。上述のように、ＰＣＭセルは、比較的高い振幅の比較的短い持続時間のプログラミングパルスまたはバイアス信号１２０を加えて相変化物質を融解させることによってリセットすることができる。リセット状態において、相変化物質の活性領域は、例えば、ＰＣＭセル内の加熱素子に隣接して配置されたドーム形状のアモルファス領域を構成することができる。結晶化された相変化物質は、このようなアモルファス領域を囲むことになる。このような状態において、ＰＣＭセルは、比較的高い電気抵抗を持つことができる。次の処理において、ＰＣＭセルは、相変化物質のほぼ全体の領域が結晶になるように、ドーム形状のアモルファス領域を結晶化することによってセットすることができる。このような処理は、ＰＣＭセルの相変化物質を結晶化するようにＰＣＭセルに与えられた、比較的低い振幅で比較的長い持続時間のバイアス信号１１０の電圧及び／または電流を下降傾斜させることを伴ってもよい。このような状態において、ＰＣＭセルは、比較的低い電気抵抗を持つことができる。このようなドーム形状のアモルファス領域を結晶化する処理は、ＰＣＭセルの操作実行上の利点（例えば、速度）のために比較的迅速に実行することとする。しかしながら、このように結晶化をあまりにも迅速に実行することは、相変化物質において非結晶化アモルファス領域及び／または不完全領域を形成し、その結果、所望以上の高い電気抵抗になるかもしれない。すなわち、このような結晶化処理は逆にアモルファス領域及び／または不完全領域を生成することなく、ドーム形状のアモルファス領域を完全に結晶化するのに十分な時間を与える下降傾斜バイアス信号を伴うこととなる。したがって、ＰＣＭセルのプログラム処理は、少なくとも一部において、ＰＣＭセルが論理的に一またはゼロによってプログラムされるか否かに依存して、様々なプログラム時間（例えば、バイアス信号の持続時間）及び／または電力（例えば、バイアス信号の絶対値）を伴うこととなる。このように、以下に詳細に記載するように、メモリアレイ内に情報をプログラムする処理は、最初に、少なくとも一部が情報のパターンに基づいて、メモリアレイのどの特定のメモリセルがセットされるかまたはリセットされるかを判定するステップと、次に、メモリセルに情報をプログラムするステップとを具備することができる。勿論、このようなバイアス信号及びメモリセル・プログラミングの詳細は単なる例示であって、請求項に記載された発明の主題はそのように限定されるものではない。
【０００９】
図２は、本発明の実施形態に係るメモリデバイスをプログラムする処理２００を示すフローチャートであり、図３は、メモリデバイス３００を概略的に示す図である。メモリデバイス３００は、メモリコントローラ３１０、グローバルプログラム状態機械（ＧＰＳＭ）３２０、チャンクプログラミング状態機械（ＣＰＳＭ）３４０ａ，３４０ｂ、プログラムスイッチ３５０ａ，３５０ｂ、及びメモリアレイ３７０を構成することができる。さらに、電源３６０のプログラミングは、プログラム操作中、プログラムスイッチ３５０ａ，３５０ｂを介してメモリデバイス３００に電力を供給することができる。ＣＰＳＭ３４０ａは第１のチャンク３３０ａに付随し、ＣＰＳＭ３４０ｂは第２のチャンク３３０ｂに付随し、以下同様である。一実施例において、第１のチャンク３３０ａ及び／または第２のチャンク３３０ｂは、以下に詳細に記載するように、動的に決定される様々なサイズを持つことができる。同様に、プログラムスイッチ３５０ａは、第１のチャンク３３０ａに付随してもよく、プログラムスイッチ３５０ｂは第２のチャンク３３０ｂに付随し、以下同様である。ここで、３３０、３４０、及び３５０は、特に断りのない限り、それぞれ一連のチャンク、ＣＰＳＭ、及びプログラムスイッチに言及するものであるが、このような一連についてそれぞれ二つずつのみ図３に示した。それゆえ、メモリデバイス３００は図３の右方に続くことができ、例えば、更にチャンク３３０、ＣＰＳＭ３４０、及びプログラムスイッチ３５０を具備することができると理解されよう。さらに、図３に示した要素間の相互接続及び／または設定は、右方に続くことができ、更にチャンク、ＣＰＳＭ、及び／またはプログラムスイッチ３５０を具備することができると理解されよう。図３に示した矢印は、以下に記載する特定の実施形態及び／または実施例の記載に応じて片矢印であってもよく、このような矢印の任意または全部は同様に一方向または両方向の流れを示す両矢印であってもよいが、請求項に記載した内容はこの点に限定されるものではない。
【００１０】
ブロック２１０において、メモリコントローラ３１０からの命令３１２に応答して、メモリアレイ３７０に記憶される情報は、ＧＰＳＭ３２０からのＣＰＳＭ３４０にロードされてもよい。このような情報は、例えば、バス３２８を介してそれぞれのチャンク３３０にロードされてもよい。ブロック２２０において、このような情報をメモリアレイ３７０にプログラムする処理の間、第１の情報部分は第１のチャンク３３０ａに付随した第１のメモリアレイ部３７０にプログラムされてもよい。ブロック２３０において、このようなプログラミングに一致して、ＣＰＳＭ３４０ｂは、少なくとも一部において、例えば、記憶される情報のビットパターン（例えば、１または０の論理パターン）に関連する特定のセルの位置に基づいて、第２のチャンク３３０ｂに付随したメモリアレイ部３７０の特定のセルがセットされているかまたはリセットされているかを判定することができる。一実施例において、ＣＰＳＭ３４０ｂは、例えば、後続する特定のメモリアレイチャンク内にグループ化されるメモリセル数を動的に決定することができる。このような数は、特定の実施形態に通用する利用可能なプログラミングを考慮することによって決定された特定の数以下に維持することができる。すなわち、メモリアレイチャンクは固定したサイズを持つ必要はないが、代わりに少なくとも一部は、例えば、プログラムされる後続チャンクの（例えば、０の及び１の）情報に基づいて様々なサイズを持つことができる。このように、状態機械は、後続のメモリアレイチャンク内に集められるメモリセル数を動的に決定することができる。（プログラムされる）後続チャンクのビットパターンをプログラムすることを同時に決定する間に、一チャンク内の情報をプログラムすることによって利点が得られる。このようなチャンクを用いて情報をプログラムする利点は、以下に詳細に説明するように、プログラム処理中に必要な電力変化を低減させたことを含むことができる。
【００１１】
上に記載したように、以前の情報がプログラムされる間に、個々のチャンク３３０内において、ＣＰＳＭ３４０は少なくとも一部はセルの位置及び帯域幅に基づいてプログラムされるメモリアレイ３７０内のメモリセルを識別することができる。ここで、帯域幅は、同時にパルスにされることができるメモリセルの数を参照することができる。例えば、ＣＰＳＭ３４０は、プログラムされるパターンを分析することができるとともに、次のプログラムパルス上にパルスにされるメモリセルの数を選択することができる。個々のＣＰＳＭがユーザーパターンの処理をパルスにするステップを完了するまで、個々のＣＰＳＭは利用可能な帯域幅を用いる試みを行ってもよい。以下に詳細に記載するように、プログラミングは、少なくとも一部において、このようなメモリセルが論理的１または０（例えば、セット状態またはリセット状態）を記憶するか否かに基づいて、メモリセルのビット線にパルスを供給するステップ具備してもよく、具備しなくてもよい。一度、プログラミングが以前の情報に対して完了すると、以下にさらに詳細に記載するように、ＧＰＳＭ３２０は個々のチャンク３３０に一連のスタガートリガー信号を与えることができる。このような一連のトリガー信号の供給は、例えば、メモリコントローラ３１０によって開始される。このような一連のトリガー信号は、プログラムされる新しいパターン情報をロードすることができるとともに、後続のパルスパターン情報を持つＣＰＳＭ３３０をロードすることができるようになる。プログラムされる後続の情報は、例えば、ＣＰＳＭ３３０が一連のトリガー信号を与える間に、ＣＰＳＭ３３０内にロードされてもよい。ブロック２４０において、もしプログラミングが完了しているならば、処理２２０はブロック２５０に進むことができ、情報はメモリアレイ３７０に書き出される。他方、もし更に情報がメモリアレイ３７０にプログラムされるならば、上記処理２００はインデックスがインクレメントされるブロック２６０に進むことができるとともに、処理２００は、上に記載したように後続のチャンク部がプログラムされるようにブロック２２０に戻ることができる。一実施例において、このようなインデックスは、連続的にプログラムされるチャンク間における複数の情報部分間の連続数を示すことができる。勿論、このようなメモリデバイスをプログラムする処理２００の詳細は単なる例示であって、請求項に記載された発明の主題はそのように限定されるものではない。
【００１２】
図４は、本発明の実施形態に係るメモリデバイス３００のタイミング図４００を示す。上に記載したように、メモリコントローラ３１０によって出された命令３１２に応答して、ＧＰＳＭ３２０は、メモリアレイ３７０にプログラムされる情報パターンを、バス３２８を介してＣＰＳＭ３４０内にロードすることができる。このような情報パターンは部分に区分されてもよいとともに、個々の独立したチャンク３３０内にロードされてもよい。例えば、第１の情報部分はチャンク３３０ａ内にロードされることができ、第２の情報部分はチャンク３３０ｂ内にロードされることができ、以下同様である。個々のチャンク３３０内において、ＣＰＳＭ３４０は、例えば、リセットパルスを用いてプログラムされているのとは対向するセットパルスを用いるようプログラムされたメモリセルを識別することができる。このような識別は、メモリセル位置及び／または帯域幅に基づいてもよい。メモリセルがセットされているかまたはリセットされているかを識別することは、パルス化を開始する前に実行することができる。どのメモリセルをプログラムするかについては、少なくとも一部は、例えば、セルの位置及び／または帯域幅に基づいて決定することができる。一実施例において、それぞれのチャンク３３０内の異なる情報部分は異なる時間にプログラムされてもよい。特に、このような情報部分のプログラミングは、上に記載したようなスタガー方式で実行することができる。一つのスタガープログラミング技法において、例えば、上に記載したように、第２の情報部分が、どのメモリセルがセットされるかまたはリセットされるかについて決定することによってプログラムされる準備を同時にしている間に、第１の情報部分はプログラムされることができる。このような場合、第１の部分がすでにプログラムされた後に、第２の部分がプログラムされることができる。図４を参照すると、例えば、以下に詳細に記載するように、第１の情報部分はタイムスパン４０５の間にプログラムされることができるとともに、第２の情報部分はタイムスパン４７０の間にプログラムされることができる。一実施例において、以下に詳細に記載するように、例えば、それぞれのチャンク３３０内の第１の情報部分は、タイムスパン４０５の間にプログラムされることができるとともに、それぞれのチャンク３３０内の第２の情報部分は、タイムスパン４７０の間にプログラムされることができる。
【００１３】
第１の情報部分、第２の情報部分、及び更なる情報部分のプログラム処理後に、メモリデバイス３００は、例えば、メモリアレイ３７０内にまだ更なる情報をプログラムするように準備することができる。このような更なる情報をプログラムする処理について記載するために再び図４を参照すると、ＧＰＳＭ３２０は、配線３１６を介してメモリコントローラ３１０によって発信されたキックオフ信号を受信した上で、一連のスタガープログラムトリガーパルス４２０ａ，４２０ｂを、第１のチャンク３３０ａ及び第２のチャンク３３０ｂに出すことができる。このようなキックオフ信号の発信上において、スタガー方式でプログラムされる新しい情報パターン４１５は、ＣＰＳＭ３４０内にロードされてもよい。特に、そのような新しい情報パターンの第１の部分は、そのような新しい情報パターンの第２の部分が、続いて第２のタイムスパン４７０の間にプログラムされるＣＰＳＭ３４０内にロードされる間に、第１のタイムスパン４０５の間にプログラムされるＣＰＳＭ３４０内にロードされることができる。クロック信号４０５は、同期プログラミング操作のタイミングを与えることができるが、請求項に記載された発明の主題はこの点に限定されるものではない。スタガートリガープログラムパルス４２０ａ，４２０ｂは、個々のメモリセルのプログラミングを開始することができる。例えば、プログラムトリガーパルス４２０ａは、チャンク３３０ａに付随した一以上のメモリセルのビット線に用いるために、プログラムパルス４５０ａを開始することができる。特定のスタガー遅延時間後に、後続のプログラムトリガーパルス４２０ｂは、チャンク３３０ｂに付随した一以上のメモリセルのビット線に用いるために、プログラムパルス４５０ｂを開始することができる。一実施例において、このような特定の遅延時間は、少なくとも一部において、上記ビット線に送信される選択平均電力に基づいて選択されてもよい。プログラムパルス４５０ａ，４５０ｂのどちらは、図１に示したバイアス信号１１０のように、比較的低い振幅で比較的長い持続時間のセットパルスか、または図１に示したバイアス信号１２０のように、比較的高い振幅で比較的短い持続時間のリセットパルスを構成することができる。したがって、情報パターンをプログラムする時間は、少なくとも一部において、例えば、情報パターンをプログラムする間にリセットされるメモリセルの数に対するセットされるメモリセルの数のようなパターンの論理的な構成に依存することとなる。それゆえ、第１の情報部分が第１のタイムスパン４０５でプログラムされている間に、例えば、第２の情報部分の構成の決定が、後続する第２のタイムスパン４７０で第２の情報部分がプログラムされる準備するように、同時に実行されてもよい。
【００１４】
一方、以下にさらに詳細に記載するように、プログラムセットパルスが、特定のメモリセルに付随したビット線を放電するタイミングを与えるように、特定のメモリセルに与えられる間に、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０は選択的にセットされてもよい。例えば、プログラムセットパルス４５０ａが、チャンク３３０ａに付随した特定のメモリセルに与えられる間に、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０ａは選択的にセットされてもよいとともに、プログラムセットパルス４５０ｂが、チャンク３３０ｂに付随した特定のメモリセルに用いられる間に、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０ｂは選択的にセットされてもよい。信号４４０ａは、チャンク３３０ａに付随したメモリセル内にプログラムされる特定の情報パターンを構成することができるとともに、信号４４０ｂは、チャンク３３０ｂに付随したメモリセル内にプログラムされる特定の情報パターンを構成することができる。時間４６０において、チャンク３３０間における第１の情報部分をプログラムする処理を完了することができる。同じ時間において、チャンク３３０間における第２の情報部分が、第１の部分について上に記載した方式でプログラムされることを開始することができる。したがって、このようなプログラミングのサイクルは、例えば、チャンク３３０間における全ての情報部分がメモリアレイ３７０内にプログラムされるまで続けることができる。勿論、このようなタイミング図４００の詳細は単なる例示であって、請求項に記載された発明の主題はそのように限定されるものではない。
【００１５】
一実施例において、ＧＰＳＭ３２０は、（以前に第１のタイムスパンとして言及した）ＰＵＬＳＥＴＩＭＥ４０５のタイムスパンの間に、ｎスタガープログラムトリガーパルス４２０ａ，４２０ｂを与えることができる。したがって、ＧＰＳＭ３２０は、各（ＰＵＬＳＥＴＩＭＥ）／ｎに、スタガープログラムトリガーパルス４２０ａ，４２０ｂを与えることができる。それゆえ、システムクロック４１０は、ｎ／（ＰＵＬＳＥＴＩＭＥ）によって与えられる周波数で操作することができる。個々のＣＰＳＭ３４０は、プログラムされる全てのメモリセルがプログラム完了された後に、配線３３２を介してＬＤＮＯＰＵＬＳＥ＜ｎ＞信号を発信することができる。その結果、スタガープログラミングシークエンスは、全てのチャンク３３０がそれぞれのＬＤＮＯＰＵＬＳＥ信号を受信した後に停止してもよい。
【００１６】
一実施例において、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０は、上で言及したように、特定のメモリセルの「セット」操作の間に個々のチャンク３３０に発信されてもよい。特に、「セット」操作の間に、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０ａはチャンク３３０ａに発信することができ、ＬＤＤＩＳＣＨＡＲＧＥ信号４３０ｂはチャンク３３０ｂに発信することができ、以下同様である。ＬＤＤＩＳＣＨＡＲＧＥ信号４３０ａは、プログラムされている特定のメモリセルに付随したビット線を放電する間中、論理的に高く保持することができる。「リセット」操作は、このようなＬＤＤＩＳＣＨＡＲＧＥ信号を伴う必要はない。したがって、パルス幅はここではＬＤＤＩＳＣＨＡＲＧＥ信号４３０端が降下するまでトリガーパルス４２０端を上げる間のタイムスパンを構成するものであり、例えば、後続の情報パターン、または配線３２２を介して個々のチャンク３３０に発信される明示的なＬＤＳＴＯＰＰＵＬＳＥ信号をロードすることによって決定されてもよい。特定の実施例において、このようなＬＤＳＴＯＰＰＵＬＳＥ信号は、ＧＰＳＭ３２０によってスタガー方式で個々のチャンク３３０に与えることができる。
【００１７】
メモリアレイのプログラム操作に先立って、個々のスタガープログラムトリガーパルス４２０ａ，４２０ｂ及び／または個々のＬＤＤＩＳＣＨＡＲＧＥ信号４３０のパルス幅間の時間４２８は、メモリコントローラ３１０によって、異なるトリム設定におけるメモリアレイのメモリセルの様々な状態を満たすように設定することができる。ここで、トリム設定は、時間４２８を変更でき、及び／またはＬＤＤＩＳＣＨＡＲＧＥ信号４３０のパルス幅を変更することができる内部設定信号を構成することができる。このような設定信号は、例えば、デバイス充電の間にロードされてもよい。プログラム操作の間に、個々のＬＤＤＩＳＣＨＡＲＧＥ信号４３０のパルス幅はＧＰＳＭ３２０によって設定されてもよく、ＧＰＳＭ３２０は少なくとも一部において、特定のメモリセルがセットされているかリセットされているか、及び／または特定のメモリセルに付随した固有の放電時間に基づいている。一実施例において、ＣＰＳＭ３４０は、スタガープログラムトリガーパルス４２０ａ，４２０ｂをプログラムスイッチ３５０に配給することができ、プログラムスイッチ３５０は電源３６０のプログラミングからメモリアレイ３７０内のメモリセルに電圧のプログラミングを与えることができる。このようなプログラムスイッチは、少なくとも一部において、スタガープログラムトリガーパルス４２０に基づいて操作することができ、比較的一定で有効なプログラミング電圧をメモリセルに与えることができる。プログラムスイッチ３５０は、電源抵抗に比べてロード抵抗を効果的に上げることによって、このように比較的一定なプログラミング電圧を達成することができ、それゆえ、メモリセル内の電圧量及び電力変化を低減することができる。勿論、このようなメモリアレイのプログラミングについての詳細は単なる例示であって、請求項に記載された発明の主題はそのように限定されるものではない。
【００１８】
図５は、本発明の実施形態に係るメモリデバイス５１０を具備するコンピュータシステム５００を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び／または他のコードを実行する一以上のプロセッサを構成することができる。例えば、メモリデバイス５１０は、図３に示したメモリアレイ３７０を構成することができる。コンピュータデバイス５０４は、メモリデバイス５１０を管理するように設定可能な任意の典型的なデバイス、器具、または装置であってもよい。メモリデバイス５１０は、メモリコントローラ５１５及びメモリ５２２を具備することができる。例示であって限定されるものではないが、コンピュータデバイス５０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するような一以上のコンピュータデバイス及び／またはプラットフォームと、例えば、パーソナルデジタルアシスタント（ＰＤＡ）、モバイル通信デバイス、またはこれらと類似するような一以上のパーソナルコンピュータデバイスまたは通信デバイス及び／または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／または提携サービスプロバイダ機能と、及び／またはこれらの任意の組み合わせを具備することができる。
【００１９】
システム５００に示した様々なデバイスの全部または一部、及び本明細書にさらに記載した処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを用いることによって、または具備することによって組み込まれることができると認識されよう。それゆえ、例示であって限定されるものではないが、コンピュータデバイス５０４は、バス５４０及びホストまたはメモリコントローラ５１５を通してメモリ５２２に操作的に連結される少なくとも一つの処理装置５２０を具備することができる。処理装置５２０は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な一以上の任意の典型的な回路である。例示であって限定されるものではないが、処理装置５２０は、一以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション特化集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを具備することができる。処理装置５２０は、メモリコントローラ５１５と通信するように設定されたオペレーティングシステムを具備することができる。このようなオペレーティングシステムは、例えば、バス５４０を超えてメモリコントローラ５１５に送信されるコマンドを生成することができる。このようなコマンドは、読み取りコマンド及び／または書き出しコマンドを構成することができる。書き出しコマンドに応答して、例えば、メモリコントローラ５１５は、例えば、メモリパーティションにコマンドを書き出すことを伴う情報を書き出すように、セットパルスまたはリセットパルスのようなバイアス信号を与えることができる。他の実施例において、メモリコントローラ５１５は、メモリコントローラによってアクセス可能な二以上のプログラム状態を用いてメモリデバイス内にデータを記憶するＩＭＭ部を具備する、該メモリデバイスに対して、消去コマンドを供給することができる。このようなＩＭＭはまた、メモリコントローラから消去コマンドを受信することに応答して該メモリデバイスに内部で定義される、隠れた状態でデータを記憶している記憶場所をプログラムすることもできる。
【００２０】
メモリ５２２は、任意の典型的なデータ記憶機構である。メモリ５２２は、例えば、上述のように一以上のパーティションにそれぞれ区分された、例えば、一次記憶装置５２４及び／または二次記憶装置５２６を具備することができる。一次記憶装置５２４は、例えば、ランダムアクセスメモリ、読み取り専用メモリなどを具備することができる。この例示は処理装置５２０から離れて説明したが、一次記憶装置５２４の全部または一部は処理装置５２０内に備えられていてもよく、あるいは処理装置５２０と同じ場所に設置されているか、または処理装置５２０に連結されてもよいと理解されるべきものである。
【００２１】
一実施形態において、コンピュータシステム５００は、メモリアレイを備えたメモリデバイスと、二以上の情報チャンクに情報を区分するＧＰＳＭと、後続する情報チャンクの一つをプログラムするように、メモリアレイの特定のセルがセットされるかまたはリセットされるかについて同時に決定する間に、情報チャンクの一つをメモリアレイにプログラムするＣＰＳＭとを具備することができる。システム５００はさらに、一以上のアプリケーションをホストするとともに、メモリアレイにアクセスを与えるようにメモリデバイスにコマンドを開始するプロセッサを具備することができる。
【００２２】
二次記憶装置５２６は、例えば、一次記憶装置と同一型または類似型のメモリ、及び／または、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブなどのようなデータ記憶装置またはシステムを具備することができる。特定の実施例において、二次記憶装置５２６はコンピュータ可読メディア５２８に操作的に受信可能であってもよく、またはコンピュータ可読メディア５２８に連結するように設定可能であってもよい。コンピュータ可読メディア５２８は、例えば、システム５００内の一以上のデバイスに対してアクセス可能なデータ、コード、及び／または命令を、実行及び／または生成できる任意のメディアを具備することができる。
【００２３】
コンピュータデバイス５０４は、例えば、入力／出力５３２を具備することができる。入力／出力５３２は、人及び／または機械の入力を受入れるまたは導入するように設定可能な一以上の典型的なデバイスまたは機能、及び／または、人及び／または機械の出力を届ける、または、与えるように設定可能な一以上のデバイスまたは機能である。例示であって限定されるものではないが、入力／出力デバイス５３２は、操作的に設定されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポートなどを具備することができる。
【００２４】
現時点で考えられる実施形態の例について説明して述べてきたが、請求項に記載された発明の主題から逸脱することなく、他の様々な変更がなされてもよく、等価なものに置換されてもよいと当業者に理解されるものである。さらに、本明細書に記載した主要概念から逸脱することなく、請求項に記載された発明の主題の教示に特定の状態を採用するように多くの変更がなされてもよい。それゆえ、請求項に記載された発明の主題は、開示された特定の実施形態に限定されることはなく、そのような請求項に記載された発明の主題はまた、添付の特許請求の範囲において全ての実施形態とそれらの等価物とを包含するものと意図されている。
【図１】
2011243272.tif 000003
【図２】
2011243272.tif 000004
【図３】
2011243272.tif 000005
【図４】
2011243272.tif 000006
【図５】
2011243272.tif 000007
【外国語明細書】
【発明の名称】
2011243272.tif 000008
【技術分野】
【０００１】
2011243272.tif 000009
【背景技術】
【０００２】
2011243272.tif 000010
【発明の概要】
【図面の簡単な説明】
【０００３】
2011243272.tif 000011
【発明を実施するための形態】
【０００４】
2011243272.tif 000012
2011243272.tif 000013
2011243272.tif 000014
2011243272.tif 000015
2011243272.tif 000016
2011243272.tif 000017
2011243272.tif 000018
2011243272.tif 000019
2011243272.tif 000020
2011243272.tif 000021
2011243272.tif 000022
2011243272.tif 000023
2011243272.tif 000024
2011243272.tif 000025
2011243272.tif 000026
2011243272.tif 000027
2011243272.tif 000028
2011243272.tif 000029
2011243272.tif 000030
2011243272.tif 000031
【要約】
2011243272.tif 000032
【選択図】図２
【図１】
2011243272.tif 000033
【図２】
2011243272.tif 000034
【図３】
2011243272.tif 000035
【図４】
2011243272.tif 000036
【図５】
2011243272.tif 000037