(57)【要約】【課題】ＴＡＴを短縮すること。【解決手段】本発明では、チップレイアウトデータ（２２）に含まれる複数のゲートのうちの、アンテナ違反であるアンテナ違反ゲート群を表すアンテナ違反情報（２０）をエラー残箇所ライブラリ（１６）に格納する。チップレイアウトデータ（２２）に対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータ（２３）を生成する。エラー残箇所ライブラリ（１６）を参照して、予想レイアウトデータ（２３）に含まれる複数のゲートのうちの、アンテナ違反情報（２０）が表すアンテナ違反ゲート群を選択する。アンテナ違反ゲート群の各々の面積に対して、そのアンテナ違反ゲート群に接続される配線の面積との比を示す算出値を算出する。その算出値が第１設定値から第２設定値の範囲である場合、アンテナ違反ゲート群の大きさを調整する。【選択図】図５
2011049464.tif 000002
【特許請求の範囲】
【請求項１】
電子回路に使用される複数のセルとそのゲートに接続される配線とを座標領域に配置して、これらを含むチップレイアウトデータを生成するステップと、
前記チップレイアウトデータに含まれる前記複数のゲートの各々がアンテナ違反であるか否かを調べるステップと、
前記チップレイアウトデータに含まれる前記複数のゲートのうちの、前記アンテナ違反であるアンテナ違反ゲート群を表すアンテナ違反情報をエラー残箇所ライブラリに格納するステップと、
前記チップレイアウトデータに対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータを生成するステップと、
前記エラー残箇所ライブラリを参照して、前記予想レイアウトデータに含まれる前記複数のゲートのうちの、前記アンテナ違反情報が表す前記アンテナ違反ゲート群を選択するステップと、
前記アンテナ違反ゲート群の各々の面積に対して、そのアンテナ違反ゲート群に接続される前記配線の面積との比を示す算出値を算出するステップと、
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群の各々の前記算出値が第１設定値から前記第１設定値より大きい第２設定値の範囲である場合、前記アンテナ違反ゲート群の大きさを調整するステップと
を具備する半導体集積回路の設計方法。
【請求項２】
前記アンテナ違反ゲート群の大きさを調整するステップは、
基本ゲート面積に対する前記アンテナ違反ゲート群の面積の比を示す面積比を算出するステップと、
前記アンテナ違反ゲート群の大きさをそれぞれ前記アンテナ違反ゲート群における面積比の逆数に従って調整するステップと
を含む請求項１に記載の半導体集積回路の設計方法。
【請求項３】
前記予想レイアウトデータに対して、マスク対応の電子線露光データを生成するステップと、
試料とマスクとが電子線露光機に設置されているときに、前記電子線露光データに基づいてマスクを介して試料に電子線が露光されるように、前記電子線露光機を制御するステップと
を更に具備する請求項１又は２に記載の半導体集積回路の設計方法。
【請求項４】
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群のうちの第１アンテナ違反ゲート群の各々の前記算出値が前記第１設定値から前記第２設定値の範囲である場合、前記第１アンテナ違反ゲート群の大きさを調整するステップと、
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群のうちの、前記第１アンテナ違反ゲート群以外のアンテナ違反ゲートである第２アンテナ違反ゲートに接続される前記配線を再配置するステップと、
前記予想レイアウトデータを前記チップレイアウトデータとして、前記アンテナ違反であるか否かを調べるステップを再実行するステップと
を更に具備する請求項１に記載の半導体集積回路の設計方法。
【請求項５】
前記第１アンテナ違反ゲート群の大きさを調整するステップは、
基本ゲート面積に対する前記第１アンテナ違反ゲート群の面積の比を示す面積比を算出するステップと、
前記第１アンテナ違反ゲート群の大きさをそれぞれ前記アンテナ違反ゲート群における面積比の逆数に従って調整するステップと
を含む請求項４に記載の半導体集積回路の設計方法。
【請求項６】
前記チップレイアウトデータに含まれる前記複数のゲートの各々に前記アンテナ違反がなく、前記チップレイアウトデータから前記予想レイアウトデータが生成された場合、前記予想レイアウトデータに対して、マスク対応の電子線露光データを生成するステップと、
試料とマスクとが電子線露光機に設置されているときに、前記電子線露光データに基づいてマスクを介して試料に電子線が露光されるように、前記電子線露光機を制御するステップと
を更に具備する請求項４又は５に記載の半導体集積回路の設計方法。
【請求項７】
前記アンテナ違反であるか否かを調べるステップは、
前記チップレイアウトデータの前記複数のゲートの各々の面積に対して、そのゲートに接続される前記配線の面積との比を示す値を算出するステップと、
前記複数のゲートの中から、前記値が前記第１設定値を超える前記アンテナ違反ゲート群を選択するステップと
を含む請求項１〜６のいずれかに記載の半導体集積回路の設計方法。
【請求項８】
前記チップレイアウトデータに対してＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）を施すステップ
を更に具備し、
前記チップレイアウトデータに対して前記ＯＰＣを施すステップが実行された後に、前記チップレイアウトデータに対して前記リソグラフィシミュレーションを実施して前記予想レイアウトデータを生成するステップが実行される
請求項１〜７のいずれかに記載の半導体集積回路の設計方法。
【請求項９】
前記チップレイアウトデータに対してＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）を施すステップ
を更に具備し、
前記チップレイアウトデータに対して前記ＤＲＣを施すステップが実行された後に、前記チップレイアウトデータに対して前記ＯＰＣを施すステップが実行される
請求項１〜８のいずれかに記載の半導体集積回路の設計方法。
【請求項１０】
前記チップレイアウトデータを製品マスクライブラリに格納するステップ
を更に具備し、
前記ＤＲＣを施すステップは、
前記製品マスクライブラリに格納された前記チップレイアウトデータに対してＤＲＣを施す
請求項９に記載の半導体集積回路の設計方法。
【請求項１１】
エラー残箇所ライブラリと、
電子回路に使用される複数のセルとそのゲートに接続される配線とを座標領域に配置して、これらを含むチップレイアウトデータを生成する制御部と
を具備し、
前記制御部は、
前記チップレイアウトデータに含まれる前記複数のゲートの各々がアンテナ違反であるか否かを調べ、
前記チップレイアウトデータに含まれる前記複数のゲートのうちの、前記アンテナ違反であるアンテナ違反ゲート群を表す座標をエラー残箇所ライブラリに格納し、
前記チップレイアウトデータに対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータを生成し、
前記エラー残箇所ライブラリを参照して、前記予想レイアウトデータに含まれる前記複数のゲートのうちの、前記アンテナ違反情報が表す前記アンテナ違反ゲート群を選択し、
前記アンテナ違反ゲート群の各々の面積に対して、そのアンテナ違反ゲート群に接続される前記配線の面積との比を示す算出値を算出し、
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群の各々の前記算出値が第１設定値から前記第１設定値より大きい第２設定値の範囲である場合、前記アンテナ違反ゲート群の大きさを調整する
半導体集積回路の設計装置。
【請求項１２】
前記制御部は、前記アンテナ違反ゲート群の大きさを調整するとき、
基本ゲート面積に対する前記アンテナ違反ゲート群の面積の比を示す面積比を算出し、
前記アンテナ違反ゲート群の大きさをそれぞれ前記アンテナ違反ゲート群における面積比の逆数に従って調整する
請求項１１に記載の半導体集積回路の設計装置。
【請求項１３】
前記制御部は、
前記予想レイアウトデータに対して、マスク対応の電子線露光データを生成し、
試料とマスクとが電子線露光機に設置されているときに、前記電子線露光データに基づいてマスクを介して試料に電子線が露光されるように、前記電子線露光機を制御する
請求項１１又は１２に記載の半導体集積回路の設計装置。
【請求項１４】
前記制御部は、
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群のうちの第１アンテナ違反ゲート群の各々の前記算出値が前記第１設定値から前記第２設定値の範囲である場合、前記第１アンテナ違反ゲート群の大きさを調整し、
前記予想レイアウトデータに含まれる前記アンテナ違反ゲート群のうちの、前記第１アンテナ違反ゲート群以外のアンテナ違反ゲートである第２アンテナ違反ゲートに接続される前記配線を再配置し、
前記予想レイアウトデータを前記チップレイアウトデータとして、前記アンテナ違反であるか否かを調べるステップを再実行する
請求項１１に記載の半導体集積回路の設計装置。
【請求項１５】
前記制御部は、前記第１アンテナ違反ゲート群の大きさを調整するとき、
基本ゲート面積に対する前記第１アンテナ違反ゲート群の面積の比を示す面積比を算出し、
前記第１アンテナ違反ゲート群の大きさをそれぞれ前記アンテナ違反ゲート群における面積比の逆数に従って調整する
請求項１４に記載の半導体集積回路の設計装置。
【請求項１６】
前記制御部は、
前記チップレイアウトデータに含まれる前記複数のゲートの各々に前記アンテナ違反がなく、前記チップレイアウトデータから前記予想レイアウトデータが生成された場合、前記予想レイアウトデータに対して、マスク対応の電子線露光データを生成し、
試料とマスクとが電子線露光機に設置されているときに、前記電子線露光データに基づいてマスクを介して試料に電子線が露光されるように、前記電子線露光機を制御する
請求項１４又は１５に記載の半導体集積回路の設計装置。
【請求項１７】
前記制御部は、
前記アンテナ違反であるか否かを調べるとき、
前記チップレイアウトデータの前記複数のゲートの各々の面積に対して、そのゲートに接続される前記配線の面積との比を示す値を算出し、
前記複数のゲートの中から、前記値が前記第１設定値を超える前記アンテナ違反ゲート群を選択する
請求項１１〜１６のいずれかに記載の半導体集積回路の設計装置。
【請求項１８】
前記制御部は、
前記チップレイアウトデータに対してＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）を施し、
その後に、前記チップレイアウトデータに対して前記リソグラフィシミュレーションを実施して前記予想レイアウトデータを生成する
請求項１１〜１７のいずれかに記載の半導体集積回路の設計装置。
【請求項１９】
前記制御部は、
前記チップレイアウトデータに対してＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）を施し、
その後に、前記チップレイアウトデータに対して前記ＯＰＣを施す
請求項１１〜１８のいずれかに記載の半導体集積回路の設計装置。
【請求項２０】
製品マスクライブラリ
を更に具備し、
前記制御部は、
前記チップレイアウトデータを前記製品マスクライブラリに格納し、
前記製品マスクライブラリに格納された前記チップレイアウトデータに対してＤＲＣを施す
請求項１９に記載の半導体集積回路の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を設計する設計方法に関する。
【背景技術】
【０００２】
半導体の製造工程には、プラズマを用いる工程が多く使われている。反応性イオンエッチング、プラズマＣＶＤ、成膜などの工程は、ウェハをプラズマ中に置いて行っている。
【０００３】
しかし、プラズマ中には電荷が存在しているため、これらの製造工程では、ウェハ表面に露出した導体部分から電荷が入り込みデバイスが帯電する。この導体がゲート電極（以下、ゲートと称する。）に接続されている場合、ゲートから基板に電流が流れ、その際にゲート絶縁膜はダメージを受ける。
【０００４】
例えば、図１に示されるように、トランジスタのゲート１上には、配線６が接続されている。配線６は、ゲート１上に設けられたビア４と、ビア４上に設けられた配線層５とを含んでいる。この配線６がゲート１に接続されている場合、ゲートから基板に電流が流れ、その際にゲート絶縁膜はダメージを受けてしまう。
【０００５】
このようなダメージを一般的にアンテナダメージという。
【０００６】
このため、アンテナダメージを防止するために、アンテナ基準という基準が設けられている。その基準は、レイアウト形状のゲート面積とそれに繋がる配線の露出面積の比率で計算される。配線を行うときに、この基準を違反することをアンテナ違反という。アンテナ違反が発生した場合は、このアンテナ違反を回避するための配線の修正（再配置）が行われる。
【０００７】
例えば、特開２００７−２９３８２２号公報に記載された技術では、ゲート面積を参考にして配線の修正を行っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２９３８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のトランジスタを含む回路をセルとして構成し、チップ上に複数のセルを配置することにより、半導体装置を形成する方式が知られている。例えば、図２に示されるように、セル７は、拡散層２とポリシリコン層３とを有している。上述のゲート１は、拡散層２とポリシリコン層３とが重なる部分に設けられる。
【００１０】
昨今の微細プロセスでは、ゲート１のサイズは小さくなっている。同じセルであっても、セルが配置される場所によって、ゲート１の形状が微妙に変わってしまう。その理由として、リソグラフィ、エッチングの工程で周辺形状によってゲート１の形状が変わることが挙げられる。
【００１１】
例えば、図３に示されるように、チップ上にセル７としてセル７’とセル７”とが配置された場合、ゲート１と同層の周囲パターンの形状により、セル７’のゲート１が大きくなり、セル７”のゲート１の形状が小さくなる場合がある。
【００１２】
アンテナ基準のチェック時には、これらの配置位置による形状の変動は考慮しないため、レイアウトの形状面積を以ってエラー有無を判断し、エラーが出ているゲートに繋がる配線は全て修正を行う。この結果、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ；開発・製造にかかる一連の工程のループに必要な時間）がかかってしまう。
【課題を解決するための手段】
【００１３】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明の半導体集積回路の設計方法は、
電子回路に使用される複数のセル（７）とそのゲート（１）に接続される配線（６）とを座標領域に配置して、これらを含むチップレイアウトデータ（２２）を生成するステップと、
前記チップレイアウトデータ（２２）に含まれる前記複数のゲート（１）の各々がアンテナ違反であるか否かを調べるステップと、
前記チップレイアウトデータ（２２）に含まれる前記複数のゲート（１）のうちの、前記アンテナ違反であるアンテナ違反ゲート（８）群を表すアンテナ違反情報（２０）をエラー残箇所ライブラリ（１６）に格納するステップと、
前記チップレイアウトデータ（２２）に対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータ（２３）を生成するステップと、
前記エラー残箇所ライブラリ（１６）を参照して、前記予想レイアウトデータ（２３）に含まれる前記複数のゲート（１）のうちの、前記アンテナ違反情報（２０）が表す前記アンテナ違反ゲート（８）群を選択するステップと、
前記アンテナ違反ゲート（８）群の各々の面積（Ｇ２）に対して、そのアンテナ違反ゲート（８）群に接続される前記配線（６）の面積（Ｌ２）との比を示す算出値（Ｙ２（Ｙ２＝Ｌ２／Ｇ２））を算出するステップと、
前記予想レイアウトデータ（２３）に含まれる前記アンテナ違反ゲート（８）群の各々の前記算出値（Ｙ２）が第１設定値（Ｘ１）から前記第１設定値（Ｘ１）より大きい第２設定値（Ｘ２）の範囲である場合、前記アンテナ違反ゲート（８）群の大きさを調整するステップと
を具備する。
【発明の効果】
【００１５】
本発明の半導体装置の設計方法では、リソグラフィシミュレーションを実施したときに、正確なゲート（１）の大きさが分かる。そこで、予想レイアウトデータ（２３）に含まれるアンテナ違反ゲート（８）群の各々の算出値（Ｙ２）が第１設定値（Ｘ１）から第２設定値（Ｘ２）の範囲である場合、アンテナ違反ゲート（８）群の各々の大きさを調整することにより、そのアンテナ違反ゲート（８）群に接続される配線（６）の修正（再配置）を行う必要がない。このため、本発明の半導体装置の設計方法によれば、アンテナ違反を回避するときに、全ての配線の修正を行う必要がないため、ＴＡＴを短縮できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、ゲート１と配線６とを示す断面図である。
【図２】図２は、セル７を示す平面図である。
【図３】図３は、チップ上に配置されるセル７を示す平面図である。
【図４】図４は、本発明の実施形態による半導体装置の設計方法が適用されるシステムを示している。
【図５】図５は、図４の設計装置１０の動作の概念を示している。
【図６】図６は、図４の設計装置１０の動作を示すフローチャートである。
【図７】図７は、アンテナ違反を説明するための図である。
【図８】図８は、ゲート補正を説明するための図である。
【図９】図９は、ゲート補正と配線再配置を説明するための図である。
【発明を実施するための形態】
【００１７】
以下に添付図面を参照して、本発明の実施形態による半導体装置の設計方法について詳細に説明する。
【００１８】
図４は、本発明の実施形態による半導体装置の設計方法が適用されるシステムを示している。このシステムは、設計装置１０と電子線露光機１００とを具備している。電子線露光機１００は公知の露光機であり、その説明については省略する。
【００１９】
設計装置１０は、ＣＰ（Ｃｈａｒａｃｔｅｒ  Ｐｒｏｊｅｃｔｉｏｎ）露光を行う。ＣＰ露光とは、電子線露光時間を短縮するために開発された方法であり、電子線露光機１００内の所定の場所に設置されたＣＰマスクを用いて電子線露光を行う方法である。電子線は、電子線露光機１００に設置された試料（レチクルまたはウエハ）に照射され、電子線露光が行われる。
【００２０】
設計装置１０は、コンピュータであり、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１と、メモリ１２と、を具備している。メモリ１２には、ＣＰＵ１１が実行するためのコンピュータプログラム１３と、製品マスクライブラリ１５と、エラー残箇所ライブラリ１６とが格納されている。コンピュータプログラム１３は、制御部１４を含んでいる。
【００２１】
次に、図５〜図９を用いて、設計装置１０の動作について説明する。図５は、設計装置１０の動作の概念を示している。図６は、設計装置１０の動作を示すフローチャートである。
【００２２】
制御部１４は、ネットリスト２１を入力する（ステップＳ１）。ネットリスト２１は、電子回路に使用される複数のセル７とそのゲート１に接続される配線６とを表している。図１、２に示されるように、複数のセル７の各々は、トランジスタを含む回路である。そのトランジスタのゲート１は、拡散層２とポリシリコン層３とが重なる部分に設けられる。ゲート１には、配線６が接続されている。配線６は、ビア４と配線層５とを含んでいる。
【００２３】
制御部１４は、そのネットリスト２１が表す複数のセル７とそのゲート１に接続される配線６とを座標領域に配置して、これらを含むチップレイアウトデータ２２を生成する。制御部１４は、そのチップレイアウトデータ２２を製品マスクライブラリ１５に格納する（ステップＳ２）。
【００２４】
制御部１４は、チップレイアウトデータ２２に含まれる複数のゲート１の各々がアンテナ違反であるか否かを調べる（ステップＳ３）。ここで、制御部１４は、チップレイアウトデータ２２の複数のゲート１の各々の面積を表すゲート面積Ｇ１に対して、そのゲート１に接続される配線６の面積Ｌ１との比を示す算出値Ｙ１（Ｙ１＝Ｌ１／Ｇ１）を算出する。制御部１４は、複数のゲート１の中から、算出値Ｙ１が第１設定値Ｘ１を超えるアンテナ違反ゲート８群を選択する。
【００２５】
いま、図７に示されるように、複数のゲート１のうちの、算出値Ｙ１が第１設定値Ｘ１を超えるアンテナ違反ゲート８群が存在するものとする（ステップＳ３−ＹＥＳ）。
【００２６】
この場合、制御部１４は、チップレイアウトデータ２２に含まれる複数のゲート１のうちの、アンテナ違反であるアンテナ違反ゲート８群を表すアンテナ違反情報２０をエラー残箇所ライブラリ１６に格納する（ステップＳ４）。アンテナ違反情報２０は、アンテナ違反ゲート８群を示す名称、座標を含んでいる。
【００２７】
制御部１４は、製品マスクライブラリ１５に格納されたチップレイアウトデータ２２に対してＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）を施す（ステップＳ５）。
【００２８】
制御部１４は、そのチップレイアウトデータ２２に対してＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）を施す（ステップＳ６）。
【００２９】
制御部１４は、そのチップレイアウトデータ２２に対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータ２３を生成する（ステップＳ７）。
【００３０】
制御部１４は、エラー残箇所ライブラリ１６を参照して、予想レイアウトデータ２３に含まれる複数のゲート１のうちの、アンテナ違反情報２０が表すアンテナ違反ゲート８群を選択する（ステップＳ８）。
【００３１】
制御部１４は、ゲート補正が必要であるか否かを調べる。この場合、制御部１４は、アンテナ違反ゲート８群の各々の面積を表すゲート面積Ｇ２に対して、そのアンテナ違反ゲート８群に接続される配線６の面積Ｌ２との比を示す算出値Ｙ２（Ｙ２＝Ｌ２／Ｇ２）を算出する（ステップＳ９）。
【００３２】
このとき、図８に示されるように、予想レイアウトデータ２３に含まれるアンテナ違反ゲート８群の各々の算出値Ｙ２が、第１設定値Ｘ１から、第１設定値Ｘ１より大きい第２設定値Ｘ２の範囲であるものとする。この場合、制御部１４は、アンテナ違反ゲート８群の大きさを調整する（ステップＳ９−ＹＥＳ；ゲート補正）。ここで、ゲート補正において、制御部１４は、基本ゲート面積Ｇ０に対するアンテナ違反ゲート８群のゲート面積Ｇ２の比を示す面積比Ｚ（Ｚ＝Ｇ２／Ｇ０）を算出する。制御部１４は、アンテナ違反ゲート８群の大きさをそれぞれアンテナ違反ゲート８群における面積比Ｚの逆数（即ち、１／Ｚ）に従って調整する。アンテナ違反ゲート８群の大きさとは、ゲート幅であるものとする。
【００３３】
上述の場合、アンテナ違反ゲート８群の全てに対してゲート補正（ステップＳ９−ＹＥＳ）が実行されているため、後述の配線再配置（ステップＳ１０−ＹＥＳ）が実行されない。
【００３４】
制御部１４は、予想レイアウトデータ２３に対して、マスク対応の電子線露光データ２４を生成する（ステップＳ１１）。いま、図５に示されるように、試料１０１とマスク１０２とが電子線露光機１００に設置されているものとする。このときに、制御部１４は、マスク対応の電子線露光データ２４に基づいてマスク１０２を介して試料１０１に電子線が露光されるように、電子線露光機１００を制御する。
【００３５】
本発明の実施形態による半導体装置の設計方法では、リソグラフィシミュレーションを実施したときに、正確なゲート１の大きさが分かる。そこで、予想レイアウトデータ２３に含まれるアンテナ違反ゲート８群の各々の算出値Ｙ２が第１設定値Ｘ１から第２設定値Ｘ２の範囲である場合、アンテナ違反ゲート８群の各々の大きさを調整することにより、そのアンテナ違反ゲート８群に接続される配線６の修正（再配置）を行う必要がない。このため、本発明の実施形態による半導体装置の設計方法によれば、アンテナ違反を回避するときに、全ての配線の修正を行う必要がないため、ＴＡＴを短縮できる。
【００３６】
一方、図９に示されるように、予想レイアウトデータ２３に含まれるアンテナ違反ゲート８群のうちの第１アンテナ違反ゲート８−１群の各々の算出値Ｙ２が第１設定値Ｘ１から第２設定値Ｘ２の範囲であるものとする。この場合、制御部１４は、第１アンテナ違反ゲート８−１群の大きさを調整する（ステップＳ９−ＹＥＳ；ゲート補正）。ここで、ゲート補正において、制御部１４は、基本ゲート面積Ｇ０に対する第１アンテナ違反ゲート８−１群のゲート面積Ｇ２の比を示す面積比Ｚ（Ｚ＝Ｇ２／Ｇ０）を算出する。制御部１４は、第１アンテナ違反ゲート８−１群の大きさをそれぞれアンテナ違反ゲート８群における面積比Ｚの逆数（即ち、１／Ｚ）に従って調整する。第１アンテナ違反ゲート８−１群の大きさとは、ゲート幅であるものとする。
【００３７】
制御部１４は、予想レイアウトデータ２３に含まれるアンテナ違反ゲート８群のうちの、第１アンテナ違反ゲート８−１群以外のアンテナ違反ゲートである第２アンテナ違反ゲート８−２群に接続される配線６を再配置する（ステップＳ１０−ＹＥＳ；配線再配置）。
【００３８】
その後、制御部１４は、予想レイアウトデータ２３をチップレイアウトデータ２２として、ステップＳ３以降を実行する。制御部１４は、チップレイアウトデータ２２に含まれる複数のゲート１の各々にアンテナ違反がない場合（ステップＳ３−ＮＯ）、上述のステップＳ５〜Ｓ７と同じステップを実行する（ステップＳ１２〜Ｓ１４）。即ち、チップレイアウトデータ２２から予想レイアウトデータ２３が生成される。その後、制御部１４は、上述のステップＳ１１を実行する。
【００３９】
また、アンテナ違反ゲート８群の全てに対してゲート補正が実行されず（ステップＳ９−ＮＯ）、配線再配置（ステップＳ１０−ＹＥＳ）だけが実行される場合でも、制御部１４は、ステップＳ３以降を実行する。それ以降の説明は上述と同じである。
【００４０】
本発明の実施形態による半導体装置の設計方法では、リソグラフィシミュレーションを実施したときに、正確なゲート１の大きさが分かる。そこで、予想レイアウトデータ２３に含まれる第１アンテナ違反ゲート８−１群の各々の算出値Ｙ２が第１設定値Ｘ１から第２設定値Ｘ２の範囲である場合、第１アンテナ違反ゲート８−１群の各々の大きさを調整することにより、その第１アンテナ違反ゲート８−１群に接続される配線６の修正（再配置）を行う必要がない。このため、本発明の実施形態による半導体装置の設計方法によれば、アンテナ違反を回避するときに、全ての配線の修正を行う必要がないため、ＴＡＴを短縮できる。
【符号の説明】
【００４１】
１    ゲート、
２    拡散層、
３    ポリシリコン層、
４    ビア、
５    配線層、
６    配線、
７    セル、
８    アンテナ違反ゲート、
８−１    第１アンテナ違反ゲート、
８−２    第２アンテナ違反ゲート、
１０    設計装置、
１１    ＣＰＵ、
１２    メモリ、
１３    コンピュータプログラム、
１４    制御部、
１５    製品マスクライブラリ、
１６    エラー残箇所ライブラリ、
２０    アンテナ違反情報、
２１    ネットリスト、
２２    チップレイアウトデータ、
２３    予想レイアウトデータ、
２４    電子線露光データ、
１００    電子線露光機、
１０１    試料、
１０２    マスク
【図１】
2011049464.tif 000003
【図２】
2011049464.tif 000004
【図３】
2011049464.tif 000005
【図４】
2011049464.tif 000006
【図５】
2011049464.tif 000007
【図６】
2011049464.tif 000008
【図７】
2011049464.tif 000009
【図８】
2011049464.tif 000010
【図９】
2011049464.tif 000011