(57)【要約】【課題】炭化ケイ素デバイスのためのエッジ終端構造において、酸化膜などの絶縁層の境界面電荷の悪影響を中和し、多重フローティングガードリング終端では、この酸化膜電荷の変化に対する影響を少なくし、又は影響をなくす。【解決手段】炭化ケイ素ベースの半導体接合に近接し、この半導体接合から間隔をおいて配置された、炭化ケイ素層中の複数の同心円のフローティングガードリングを有する。酸化膜などの絶縁層が、これらのフローティングガードリング上に設けられ、炭化ケイ素表面電荷補償領域が、これらのフローティングガードリング間に設けられ、この絶縁層に隣接している。かかるエッジ終端構造の製造方法もまた提供される。【選択図】図３
2011243999.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、
炭化ケイ素ベースの半導体接合の少なくとも一部分に隣接し、炭化ケイ素層中において少なくとも二つの間隔をもって配置されたフローティングガードリングを設けるステップと、
該フローティングガードリング上に絶縁層を設けるステップと、
前記フローティングガードリング間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、
前記表面電荷補償領域は、前記フローティングガードリングのうちの隣接するフローティングガードリング間に完全に延在し、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。
【請求項２】
前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素層中に第１の距離だけ延びる複数のフローティングガードリングを形成するステップを有し、
前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に第２の距離だけ延びる表面電荷補償領域を形成するステップを有し、前記第２の距離は、前記第１の距離より短いことを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項３】
前記表面電荷補償領域は、前記ガードリングより低濃度にドーピングされることを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項４】
前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に領域を注入するステップを有することを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項５】
前記表面電荷補償領域は、複数の表面電荷補償領域を備えることを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項６】
前記表面電荷補償領域は、約１×１０１２から約７×１０１２ｃｍ−２のドーズ電荷を有することを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項７】
前記表面電荷補償領域は、前記炭化ケイ素層中に約０．１μｍから約２．０μｍの距離だけ延びていることを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項８】
前記炭化ケイ素層は、第１導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第１導電形と反対の第２導電形であることを特徴とする請求項１に記載のエッジ終端構造の製造方法。
【請求項９】
炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、
炭化ケイ素ベースの半導体接合の少なくとも一部分を取り囲み、炭化ケイ素層中において複数の間隔をもって配置された同心円のフローティングガードリングを設けるステップと、
該フローティングガードリング上に絶縁層を設けるステップと、
前記フローティングガードリング間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、
前記表面電荷補償領域は、前記フローティングガードリングとオーバーラップする１つの領域を備え、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。
【請求項１０】
前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素層中に第１の距離だけ延びる複数のフローティングガードリングを形成するステップを有し、
前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に第２の距離だけ延びる表面電荷補償領域を形成するステップを有し、前記第２の距離は、前記第１の距離より短いことを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１１】
前記表面電荷補償領域は、前記ガードリングより低濃度にドーピングされることを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１２】
前記炭化ケイ素表面電荷補償領域を形成するステップは、前記炭化ケイ素層中に領域を注入するステップを有することを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１３】
前記表面電荷補償領域は、複数の表面電荷補償領域を備えることを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１４】
前記表面電荷補償領域は、約１×１０１２から約７×１０１２ｃｍ−２の表面電荷を有することを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１５】
前記表面電荷補償領域は、前記炭化ケイ素層中に約０．１μｍから約２．０μｍの距離だけ延びていることを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１６】
前記炭化ケイ素層は、第１導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第１導電形と反対の第２導電形であることを特徴とする請求項９に記載のエッジ終端構造の製造方法。
【請求項１７】
炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、
炭化ケイ素層中に炭化ケイ素ベースの半導体接合を設けるステップと、
前記炭化ケイ素層上に炭化ケイ素エピタキシャル層を形成するステップと、
炭化ケイ素ベースの半導体接合の少なくとも一部分を取り囲み、炭化ケイ素層中において複数の間隔をもって配置されたフローティングガードリングを前記炭化ケイ素エピタキシャル層から前記炭化ケイ素層中に注入するステップであって、前記炭化ケイ素エピタキシャル層が、前記間隔をもって配置されたフローティングガードリングの少なくとも二つの間に炭化ケイ素表面電荷補償領域を形成するように注入するステップと、
前記炭化ケイ素エピタキシャル層上に絶縁層を形成するステップとを有することを特徴とするエッジ終端構造の製造方法。
【請求項１８】
前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とする請求項１７に記載のエッジ終端構造の製造方法。
【請求項１９】
前記表面電荷補償領域は、約１×１０１２から約５×１０１２ｃｍ−２のドーズ電荷を有することを特徴とする請求項１７に記載のエッジ終端構造の製造方法。
【請求項２０】
前記炭化ケイ素エピタキシャル層は、約０．１μｍから約２．０μｍの厚さであることを特徴とする請求項１７に記載のエッジ終端構造の製造方法。
【請求項２１】
前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素エピタキシャル層の表面から前記炭化ケイ素層中に延びる複数のフローティングガードリングを形成するステップを有する請求項１７に記載のエッジ終端構造の製造方法。
【請求項２２】
前記炭化ケイ素層は、第１導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第１導電形と反対の第２導電形であることを特徴とする請求項１７に記載のエッジ終端構造の製造方法。
【請求項２３】
炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、
炭化ケイ素ベースの半導体接合の少なくとも一部分に隣接する炭化ケイ素層中においてフローティングガードリングを設けるステップと、
該フローティングガードリング上に絶縁層を設けるステップと、
前記接合と前記フローティングガードリングとの間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、
前記表面電荷補償領域は、前記接合と前記フローティングガードリングとの間に完全に延在し、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクスデバイスに関し、より詳細には、炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法に関する。
【背景技術】
【０００２】
本発明は、その開示が参照により本明細書に完全に述べられているように組み込まれている、２００３年１月１５日に出願した「MULTIPLE FLOATING GUARD RING EDGE TERMINATION FOR SILICON CARBIDE DEVICES AND METHODS OF FABRICATING SILICON CARBIDE DEVICES INCORPORATING SAME」という名称の米国仮特許出願第６０／４４０，１９３号の優先権を主張するものである。
【０００３】
例えば、約６００Ｖから約２．５ｋＶの間の電圧を取り扱うことができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様な電圧定格で製造されるシリコンＰＩＮダイオードと競合することが予想される。かかるダイオードは、その活性面積に応じて約１００アンペア以上もの電流を取り扱うことができる。高電圧ショットキーダイオードは、特に電力の調整、配電及び制御の分野においていくつかの重要な用途を有する。
【０００４】
かかる用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、一般的に比較的低速なスイッチング速度を示す。シリコンＰＩＮダイオードは、その電圧定格によっては、約２０ｋＨｚの最大スイッチング速度を有することもある。対照的に、炭化ケイ素ベースのデバイスは、理論的にはシリコンよりずっと高速な、例えば、約１００倍を超える良好なスイッチング速度が可能である。さらに、炭化ケイ素デバイスは、シリコンデバイスに比べてずっと大きな電流密度を取り扱うことが可能なこともある。
【０００５】
従来のＳｉＣショットキーダイオード構造は、その上にドリフト領域として機能するｎ−エピタキシャル層が形成されるｎ型ＳｉＣ基板を有する。このデバイスは、一般的にこのｎ−層上に直接に形成されたショットキーコンタクトを含んでいる。このショットキーコンタクトを取り囲んで、一般的にイオン注入によって形成されるｐ型ＪＴＥ（ｊｕｎｃｔｉｏｎ ｔｅｒｍｉｎａｔｉｏｎ ｅｘｔｅｎｓｉｏｎ接合終端延長）領域が存在する。この注入物は、アルミニウム、ホウ素、又は他の適切な任意のｐ型ドーパントとすることができる。このＪＴＥ領域の目的は、このエッジ部で集中する電界を低下させ、又は防止することにあり、また空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）を減らし、又はこのデバイスの表面と相互作用しないようにすることにある。表面効果が、この空乏領域を不均一に広がらせることもあり、これがこのデバイスのブレークダウン電圧に悪影響を及ぼすこともある。他の終端技術には、表面効果によってさらに強い影響を受けることもあるガードリング（ｇｕａｒｄ ｒｉｎｇ）及びフローティングフィールドリング（ｆｌｏａｔｉｎｇ ｆｉｅｌｄ ｒｉｎｇ）が含まれている。チャネルストップ領域を、窒素やリンなどのｎ型ドーパントの注入によって形成して、この空乏領域がこのデバイスのエッジに延びないようにすることもできる。
【０００６】
ＳｉＣショットキーダイオードの従来のさらなる終端方法については、非特許文献１に説明されている。ＳｉＣショットキーバリアダイオードのためのｐ型エピタキシガードリング終端については、非特許文献２に説明されている。さらに、他の終端技術については、公開された"SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge."という名称の特許文献１に説明されている。
【０００７】
以上で簡潔に説明したように、接合終端延長部（ＪＴＥ）、ＭＦＧＲ（ｍｕｌｔｉｐｌｅ ｆｌｏａｔｉｎｇ ｇｕａｒｄ ｒｉｎｇ；多重フローティングガードリング）及びＦＰ（ｆｉｅｌｄ ｐｌａｔｅ；フィールドプレート）は、高電圧炭化ケイ素デバイス中における一般的に使用される終端スキームである。ＪＴＥは、非常に効果的なエッジ終端であるが、ＪＴＥは、活性ドーピング濃度と接合深さの積を厳格に制御する必要もある。さらに、フォトリソグラフィステップ及び注入ステップが追加される結果として、追加の製造コストがかかってしまうこともある。
【０００８】
ＦＰは、また、デバイスのエッジ終端についての従来からの技術であり、費用対効果が良いこともある。従来のＦＰデバイスにおいては、高電界が、金属フィールドプレート下の酸化膜層によって維持される。この技術は、シリコンデバイスについてうまく機能し、ここでは、この半導体中の最高電界は、比較的低くなっている。しかし、ＳｉＣデバイスにおいては、このブロッキング状態（ｂｌｏｃｋｉｎｇ ｓｔａｔｅ）における電界は、非常に高い（約２ＭＶ／ｃｍ）こともあり、この酸化膜−半導体境界面において２．５倍になる。これにより、非常に高い酸化膜電界が引き起こされ、長期信頼性問題がもたらされる。したがって、ＦＰは、ＳｉＣデバイス中で使用するのには適していないこともある。
【０００９】
ＪＴＥに追加した多重フローティングガードリングが、このＪＴＥの注入ドーズ変動に対する感受性を低下させる技術として提案されてきている。Ｋｉｎｏｓｈｉｔａらは、かかる技術が注入ドーズ変動に対する感受性を低下させたことを報告している（例えば、非特許文献３参照）。しかし、このガードリングが、ＪＴＥの内部エッジにもＪＴＥの外側にも追加されるので、終端のために利用される面積は、ＪＴＥだけの面積のほとんど３倍まで増大された。
【００１０】
ＭＦＧＲは、ＪＴＥに比べて少ない製造ステップを使用することができるので、エッジ終端の費用対効果の良い方法にもなり得る。しかし、ＭＦＧＲは、この酸化膜−半導体境界面における表面電荷の影響を非常に受けやすいこともある。
【００１１】
図１（Ａ）乃至（Ｄ）は、従来のＭＦＧＲ構造、及びこのＭＦＧＲ構造の理想的な電界プロファイルを示す図である。図１（Ａ）は、従来のＭＦＧＲデバイスを示しており、この図１（Ａ）では、ｐ型ＳｉＣガードリングの間の間隔は、話を簡単にするために一定として示している。ブロッキング状態において、この空乏領域は、この主要接合から出発して横方向にも垂直方向にも広がる。この空乏領域が、第１のガードリングまでパンチスルーした後に、この第１のガードリングの電位は、この主要接合の電位に固定される。このポイントにおいて、このガードリングのパンチスルー側は、少量の正孔をｎ領域に注入する。この失われた電荷は、このガードリングの外側エッジからのｎ電荷の空乏化によって置き換えられる。このパンチスルー及び電荷注入は、この空乏領域が最後のガードリングに到達するまで継続される。これらのガードリングの間の空乏化したｎ電荷量は、（一定間隔のＭＦＧＲでは）同じなので、各ガードリングが見るこのピークｘフィールドは、図１（Ｂ）に示すように、すべてのガードリングについて同じである。しかし、図１（Ｃ）に示すように、ｎ電荷の空乏化の量がすべてのガードリングについて異なるので、ピークｙフィールドは、すべてのガードリングについて異なっている。最高のｙフィールド値が主要接合の位置に存在し、後続のガードリングは、ｙフィールドのレベルを低下させている。ｘフィールドとｙフィールドのベクトル和が、図１（Ｄ）に示され、これは、（図１（Ａ）中において丸で囲まれた）この主要接合の下部コーナにおいて最高の電界を示す。したがって、等間隔のＭＦＧＲ終端が使用される場合に、ブレークダウンは、この主要接合の丸で囲まれた下部エッジにおいて生じることが予想される。各フローティングガードリングが、同じ電界を維持することが望ましい場合には、これらのガードリングの間の間隔を変化させることもできる。この主要接合と最も内側のガードリングの間の間隔を最小にし、この最も外側のガードにおける間隔を最大にすることができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第９７／０８７５４号パンフレット
【非特許文献】
【００１３】
【非特許文献１】Singh et al., "Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields," ISPSD '97, pp.157-160
【非特許文献２】Ueno et al., "The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diode," IEEE Electron Device Letters, Vol.16, No.7, July, 1995, pp.331-332
【非特許文献３】Kinoshita et al., "Guard Ring Assisted RESURF: A New Termination Structure Providing Stable and High Breakdown Voltage for SiC Power Devices," Tech. Digest of ISPSD '02, pp.253-256
【非特許文献４】Yilmaz, "Optimization and Surface Charge Sensitivity of High Voltage Blocking Structures with Shallow Junctions," IEEE Transactions on Electron Devices, Vol.38, No.3, July 1991, pp.1666-1675
【非特許文献５】Appels et al., "High-voltage thin layer devices (RESURF devices)," IEDM Tech. Dig., 1979, pp.238-241
【発明の概要】
【発明が解決しようとする課題】
【００１４】
このＭＦＧＲ終端スキームに伴う１つのクリティカルな可能性のある課題は、ＭＦＧＲ終端スキームがこの酸化膜−半導体境界面における電荷の影響を非常に受けやすいことである。ＭＯＳトランジスタのＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ；金属酸化膜半導体）ゲート領域における正味の電荷は、非常に低密度になる可能性がある。しかし、フィールド酸化膜は、しばしば一般的に熱成長ゲート酸化膜に比べると低品質になることがあり、プラズマ処理ステップは、より高密度の酸化膜電荷をもたらすこともある。大量の正電荷が、この酸化膜−半導体境界面に存在するときに、低濃度ドープのｎ層の表面は、ｎ＋領域へと変化し、このｎ＋領域がこれらの等電位線を圧縮させる。これにより、この酸化膜−半導体境界面において非常な高電界がもたらされ、したがって、フローティングガードリングの有効性が低下し、この高電界により、このデバイスについてのブロッキング電圧の低下がもたらされ得る。さらに、この電荷は、たいていは正電荷であるが、この酸化膜−半導体境界面に向かって、又はこの境界面から遠ざかって移動する可能性があり、経時ブレークダウン電圧のウォークアウト（ｗａｌｋ ｏｕｔ）、すなわち、ブレークダウンウォークアウトを引き起こす。このブレークダウンウォークアウトは、ブレークダウン電圧が、第１の値から出発し、時間とバイアスと共に増大する現象のことを意味する。このフィールド酸化膜は、一般的に堆積させられるので、この問題は炭化ケイ素デバイスにおいてはさらに大きくなることさえあり得る。堆積酸化膜は、一般的に熱成長層の特性に比べて劣った特性を有し、炭化ケイ素デバイス中における酸化膜−半導体境界面は、シリコンデバイスの電荷密度に比べてずっと高い電荷密度を有する。
【００１５】
各ガードリング上にオフセットフィールドプレート（Ｏｆｆｓｅｔ Ｆｉｅｌｄ Ｐｌａｔｅ）を配置することが提案されている（例えば、非特許文献４参照）。かかる構造が、図２に示されている。
図２は、オフセットフィールドプレートを有するＭＦＧＲ構造を示す図である。図２に示すように、ｎ型半導体層１０は、その中に形成された主要接合１２と、一連のフローティングガードリング１４を有する。酸化膜層１６が、半導体層１０上に設けられ、開口部がこの酸化膜層１６中に設けられている。オフセットフィールドプレート１８が、この開口部中に設けられて、フローティングガードリング１４に接触させられ、酸化膜層１６上に延在している。
【００１６】
Ｙｉｌｍａｚは、各ガードリングが維持する電圧を均一に分布させることができ、この境界面の近くの等電位線を広げることによって寄生電荷に対する感受性を低下させることができることを実証した。シリコンデバイス中のドリフト層のドーピング濃度は、一般的に低く、ガードリングは、それらガードリングの間にかなり大きな間隔を有することができるので、この技術は、シリコンデバイスにおいては比較的簡単に実装することができる。しかし、炭化ケイ素デバイスにおいては、このドリフト層中のドーピング濃度は、同じブロッキング能力をもつシリコンデバイスのドーピング濃度に比べて１００倍以上にもなる可能性があり、各ガードリングが維持する電界は、シリコンデバイスの電界の１０倍以上にもなり得る。したがって、これらのガードリングは、シリコンデバイスに比べて互いにずっと近づけて配置する必要があることもあり、必要となり得るフィールド酸化膜厚は、シリコンデバイス中で使用される膜厚に比べてずっと厚くなることもある。このオフセットフィールドプレート−フローティングガードリング構造は、別々に各ガードリングに接触する各フィールドプレートを有し、このガードリングのエッジは、次のガードリングのエッジとオーバーラップすべきではないので、炭化ケイ素デバイスでは、フォトリソグラフィなどの従来の製造技法を用いてかかる要件を達成することは難しいこともある。これらの要件を満たすためには、各ガードリングは、拡大する必要があり得るが、これらのガードリングの位置合わせ許容範囲は、０．２５μｍより小さくすべきである。かかる位置合わせ要件は、たとえ不可能でないとしても、ＳｉＣでは従来のコンタクト露光装置を用いて達成することは、困難なこともある。必要となり得る酸化膜の厚みのために、ステップカバレージ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が、このオフセットフィールドプレート−フローティングガードリング構造に伴う別の問題になることもある。さらに、この酸化膜は、この電界又は電圧を維持する酸化膜であるので、フィールドプレート設計においては、酸化膜の品質が、容認できる結果を達成する際に重要となることもある。炭化ケイ素デバイス中の酸化膜は、一般的にシリコンデバイス中で使用可能な酸化膜に比べて低品質を有する。したがって、このオフセットフィールドプレート−フローティングガードリング構造は、炭化ケイ素デバイスでは、実用的でないこともある。
【００１７】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の実施形態では、炭化ケイ素ベースの半導体接合に近接し、それから間隔のおかれた、炭化ケイ素層中の複数の同心円のフローティングガードリングを有する炭化ケイ素デバイスのためのエッジ終端構造を提供することができる。酸化膜などの絶縁層が、このフローティングガードリング上に設けられ、炭化ケイ素表面電荷補償領域が、これらのフローティングガードリング間に設けられ、この絶縁層に近接している。
【００１９】
本発明の特定の実施形態においては、このフローティングガードリングは、この炭化ケイ素層中に第１の距離だけ延び、この表面電荷補償領域は、この炭化ケイ素層中に第２の距離だけ延びている。この第２の距離は、一部の実施形態においては第１の距離より短くすることができる。さらなる実施形態においては、この表面電荷補償領域は、これらのフローティングガードリングより低濃度にドーピングされる。この表面電荷補償領域は、これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びて、これらのフローティングガードリングのうちの隣接するフローティングガードリングに接触することもある。また、この表面電荷補償領域は、これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びるが、この隣接するフローティングガードリングの一方にしか接触しないこともある。
【００２０】
また、この表面電荷補償領域は、これらのフローティングガードリングの形成前又は形成後に炭化ケイ素層中にドーパントを注入することによって設けて、この表面電荷補償層を実現することができる。したがって、この表面電荷補償領域は、いくつかの表面電荷補償領域として設け、これらのフローティングガードリングとオーバーラップする単一の領域として設け、かつ／又はそれらの組合せとして設けることができる。この表面電荷補償領域は、また、この炭化ケイ素層上に第２の炭化ケイ素層として設けることもできる。かかる第２の炭化ケイ素層は、例えば、炭化ケイ素層のエピタキシャル成長によって設けることもできる。
【００２１】
本発明の一部の実施形態においては、この表面電荷補償領域は、この酸化膜層に近接したこの表面電荷補償領域の表面が、この酸化膜層の表面電荷によって部分的に空乏化し、逆バイアスがこのデバイスに印加されたときには、完全に空乏化するようなドーパント濃度を有することができる。したがって、ある種の実施形態においては、これらのフローティングガードリング間の領域を補償する表面電荷の存在にもかかわらず、最大ブロッキング電圧がこのデバイスに印加されたときに、これらのフローティングガードリングを、互いに分離することもできる。また、本発明の一部実施形態においては、この表面電荷補償領域は、約１×１０１２から約７×１０１２ｃｍ−２のドーズ電荷を有し、ここでこのドーズ電荷は、このドーパント濃度にこの表面電荷補償層の深さを乗じたものである。この表面電荷補償領域は、一部の実施形態においては、この炭化ケイ素層中に約０．１μｍから約２．０μｍの距離だけ延びることができる。さらに、この表面電荷補償領域が隣接したフローティングガードリングを接続しない本発明の実施形態においては、約０．１μｍから約２．０μｍのギャップを設けることができる。
【００２２】
本発明の特定の実施形態においては、これらのフローティングガードリングは、一様な間隔配置、非一様な間隔配置、あるいは一様な間隔と非一様な間隔の組合せで配置することができる。さらに、これらのフローティングガードリングは、この炭化ケイ素層中に約０．１μｍから約２．０μｍだけ延びることができる。これらのフローティングガードリングは、約０．１μｍから約１０μｍの間隔を有することができる。さらに、本発明のある種の実施形態においては、約１個から約１００個のフローティングガードリングを設けることもできる。これらのフローティングガードリングは、このデバイスの主要接合から約２μｍから約１ｍｍの距離だけ延びることができる。これらのフローティングガードリングは、約１×１０１８ｃｍ−３から約１×１０２０ｃｍ−３のドーパント濃度を有することができる。
【００２３】
本発明のさらなる実施形態においては、この炭化ケイ素層は、ｎ型の炭化ケイ素層であり、これらのフローティングガードリング及び表面電荷補償層は、ｐ型炭化ケイ素である。相補的な構造を実現することもできる。
エッジ終端構造の製造方法について、本明細書中で説明しており、これらの製造方法も提供される。
【００２４】
本発明の利点及び特徴、ならびにこれらが実現される方法については、本発明の以下の詳細な説明を、好ましい例示の実施形態を示す添付図面と併せ考察することにより、さらに簡単に明らかとなろう。
【図面の簡単な説明】
【００２５】
【図１】（Ａ）乃至（Ｄ）は、従来のＭＦＧＲ構造、及びこのＭＦＧＲ構造の理想的な電界プロファイルを示す図である。
【図２】オフセットフィールドプレートを有するＭＦＧＲ構造を示す図である。
【図３】本発明の実施形態によるエッジ終端構造を示す断面図である。
【図４】本発明の他の実施形態によるエッジ終端構造を示す断面図である。
【図５Ａ】本発明の実施形態によるエッジ終端構造の可能な動作を示す断面図（その１）である。
【図５Ｂ】本発明の実施形態によるエッジ終端構造の可能な動作を示す断面図（その２）である。
【図６Ａ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その１）である。
【図６Ｂ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その２）である。
【図６Ｃ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その３）である。
【図６Ｄ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その４）である。
【図６Ｅ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その５）である。
【図６Ｆ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その６）である。
【図６Ｇ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その７）である。
【図６Ｈ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その８）である。
【図６Ｉ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その９）である。
【図６Ｊ】本発明の実施形態によるエッジ終端構造の製造方法を示す断面図（その１０）である。
【図７Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図７Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図８Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図９Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１０Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１１Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ａ】６枚の別々のウェハ上に設けられた、４重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｂ】６枚の別々のウェハ上に設けられた、６重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｃ】６枚の別々のウェハ上に設けられた、８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｄ】６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｅ】非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｆ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｇ】６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【図１２Ｈ】６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットを示す図である。
【発明を実施するための形態】
【００２６】
以下の図に示すように、層又は領域のサイズは、図示の目的のために誇張されており、したがって一般的な構造又は本発明を例示するために提供されている。さらに、本発明の様々な態様は、基板又は他の層上に形成される層に関して説明されている。当業者には理解されるように、別の層又は基板上に形成される層への言及については、追加の層が介在し得ることを企図している。介在する層なしに別の層又は基板上に形成される層への言及については、本明細書中では、この層又は基板上に「直接に」形成されているとして説明している。同様な番号は、全体を通して同様な要素を示している。
【００２７】
本発明の実施形態では、Ｐ−Ｎデバイス、ショットキーデバイス、ＰｉＮデバイス、かかる他の半導体デバイスなどの半導体デバイスの改善されたエッジ終端を実現することができる。本発明の特定の実施形態は、炭化ケイ素（ＳｉＣ）デバイスについてのエッジ終端を提供している。例えば、本発明の実施形態は、ＳｉＣショットキーダイオード、接合バリアショットキー（ＪＢＳ）ダイオード、ＰｉＮダイオード、サイリスタ、トランジスタ又はかかる他のＳｉＣデバイスのためのエッジ終端として利用することができる。本発明の実施形態は、酸化膜−半導体表面電荷に対する多重フローティングガードリング終端の感受性を低下させることができる。特定の実施形態においては、ｐ型薄層などの表面電荷補償層が、この多重フローティングガードリングに追加して設けられる。この表面電荷補償層を使用して、この炭化ケイ素デバイス中の酸化膜−半導体境界面における電荷の影響を少なくとも部分的に中和する。
【００２８】
以下、図面を参照して本発明の実施形態について説明する。
図３は、本発明の特定の実施形態を示す炭化ケイ素半導体デバイスの断面図である。図３に示すように、炭化ケイ素半導体デバイス２０において、低濃度にドーピングしたｎ型炭化ケイ素層などの炭化ケイ素層３０は、その中に、例えば、ｐ型炭化ケイ素の主要接合３２、及びｐ型炭化ケイ素フローティングガードリングなど、複数のフローティングガードリング３４を備えている。酸化膜層などの絶縁層２６が、炭化ケイ素層３０上に設けられる。この絶縁層２６は、堆積させられた酸化膜又は成長された酸化膜とすることができ、当業者に知られている技術を利用して製造することができる。本発明の特定の実施形態においては、この絶縁層２６は、ＳｉＯ２などの酸化膜、Ｓｉ３Ｎ４などの窒化膜、酸化膜−窒化膜−酸化膜構造及び／又は酸窒化膜、あるいはポリイミド層などの有機膜とすることができる。
【００２９】
さらに図３に示すように、ｐ型炭化ケイ素などの炭化ケイ素の薄い領域が、間隔をおいて配置されたフローティングガードリング３４の間に設けられて、等電位線を拡散させて、この表面電界を低下させ、したがって、表面電荷補償領域又は表面電荷補償層３６がもたらされる。図３に示すように、表面電荷補償領域３６のそれぞれは、２つの隣接したフローティングガードリング３４のうちの第１のフローティングガードリングに近接し接触しており、これら２つの隣接したフローティングガードリングのうちのこの第１のフローティングガードリングからこの第２のフローティングガードリングに向かって延びることができる。また、炭化ケイ素の２つ以上の薄い領域を、これらのフローティングガードリング３４のうちの隣接したフローティングガードリング間に設けることができ、これらの２つ以上の薄い領域は、これらのフローティングガードリング３４のそれぞれ一方から他方に向かって延びることができる。本発明の他の実施形態においては、表面電荷補償領域３６は、サイズ、ドーピング、形状、又はこれらの隣接するフローティングガードリング３４に対する位置が同じである必要はない。表面電荷補償領域３６は、例えば、ｐ型炭化ケイ素層として実現することができる。
【００３０】
ｐ型炭化ケイ素表面電荷補償領域３６が、ｎ型炭化ケイ素層３０中に設けられる、図３に示す構造では、この表面電荷補償領域又は表面電荷補償層３６のドーズ電荷（密度×深さ＝ドーズ）は、約１×１０１２から約５×１０１２ｃｍ−２のはずである。この酸化膜−半導体境界面は、約１×１０１２から約２×１０１２ｃｍ−２の正電荷を有することが予想される。表面電荷補償領域３６の表面は、一般的にこの正の表面電荷によって空乏化することになり、表面電荷補償領域３６中のこの空乏領域中の負電荷は、この酸化膜境界面電荷から発生するＥフィールド線を終端し、この正の境界面電荷の悪影響を中和することになる。さらに、表面電荷補償領域３６における電荷量は、十分に小さく、その結果、これらの領域は、（このデバイスのブロッキング電圧より低い）低電圧において完全に空乏化する可能性があり、これはフローティングガードリングが、適切に機能するために必要となることもある。したがって、表面電荷補償領域３６により、この多重フローティングガードリング終端では、この酸化膜電荷の変化に対する影響を少なくし、又は影響をなくすることができる。したがって、本発明の実施形態による表面電荷補償領域３６の動作は、ＲＥＳＵＲＦ原理（例えば、非特許文献５参照）を利用したＪＴＥ終端とは非常に異なるように機能することができ、その理由は、本明細書中で説明している表面電荷補償領域３６の機能が、この酸化膜の電荷について補償するのに対して、従来のＪＴＥにおいてはｐ層を使用して、このドリフト層の空乏領域中の電荷を垂直方向に終端し、その結果、この横方向の電界が最小化されるからである。
【００３１】
図３に示す構造は、酸化膜電荷を補償するのに有効にすることができるが、炭化ケイ素デバイス中に設けられるこれらのフローティングガードリング間の小さな間隔により、フォトリソグラフィのために必要となり得る厳しい位置合わせ許容範囲のためにかかるデバイスの製造が困難になってしまうこともある。したがって、図４に示すように、炭化ケイ素デバイス２０’においては、すべてのフローティングガードリングを接続する１つのパターンにすべての表面電荷補償ｐ層をマージ（ｍｅｒｇｅ）することがより実用的になり得る。
【００３２】
図４は、本発明の他の実施形態によるエッジ終端構造を示す断面図である。したがって、図４に示すように、炭化ケイ素デバイス２０’は、これらのフローティングガードリング３４のうちの隣接するフローティングガードリング３４間に設けられた表面電荷補償層３８を有するように実現される。炭化ケイ素デバイス２０’においては、表面電荷補償層３８は、ｐ型炭化ケイ素層として示されている。このｐ型炭化ケイ素層３８は、約１×１０１２から約７×１０１２ｃｍ−２の同じ総電荷を有することができ、これは図３に示す総電荷と同じである。ｐ型炭化ケイ素層３８中のこの電荷は、この正の酸化膜電荷を中和することになり、したがって、このデバイスを酸化膜−半導体境界面電荷の影響をあまり受けないようにする。
【００３３】
また、表面電荷補償領域／層３６、３８は、約０．１μｍから約２μｍの厚さを有する。さらに、表面電荷補償領域３６が隣接したフローティングガードリングを接続していない、本発明の実施形態においては、０．１μｍから約２．０μｍのギャップを提供することができる。
【００３４】
本発明の特定の実施形態においては、フローティングガードリング３４は、一様な間隔配置、非一様な間隔配置、又は、一様な間隔と非一様な間隔の組合せで配置することができる。さらに、フローティングガードリング３４は、約０．１μｍから約２μｍだけ、この炭化ケイ素層３０中へと延びることができる。フローティングガードリング３４は、約０．１μｍから約１０μｍの間隔を有することができる。さらに、本発明のある種の実施形態においては、約１個から約１００個のフローティングガードリング３４を設けることができる。このフローティングガードリング３４は、このデバイスの主要接合から約２μｍから約１ｍｍの距離だけ延びることができる。フローティングガードリング３４は、約１×１０１８ｃｍ−３から１×１０２０ｃｍ−３のドーパント濃度を有することができる。
【００３５】
本発明のある種の実施形態によるデバイスを製造する際に、ｐ層３８又はｐ型領域３６は、フローティングガードリング３４の形成前又は形成後に形成することができる。かかる領域３６又は層３８は、例えば、イオン注入、又は当業者に知られている他の技術によって設けることができる。また、このｐ層３８及び／又はｐ領域３６は、炭化ケイ素層３０上に形成されて、また、これらの複数の領域の場合には、パターン形成されてこの所望の表面電荷補償領域及び／又は表面電荷補償層が設けられたＳｉＣのエピタキシャル成長層又はＳｉＣの堆積層とすることもできる。かかる場合においては、これらのフローティングガードリングは、ＳｉＣ層の形成に先立って、又はＳｉＣ層の形成後に、形成することができる。
【００３６】
図５Ａ及び図５Ｂは、本発明の実施形態によるエッジ終端構造の可能な動作を示す断面図である。本発明のある種の実施形態によるこの終端部の動作が、図５Ａ及び図５Ｂに示されている。小さな逆バイアスが印加されたときに、この表面電荷補償層（ＳＣＣＬ）３８の中性の部分（すなわち、層３８の、この酸化膜電荷によって空乏化していない部分）は、空乏化し始め、図５Ａに示すように空乏領域５０をもたらす。ＳＣＣＬ３８は、完全には空乏化しないので、すべてのフローティングガードリングは、このポイントにおいては、電気的に接続されており、ＳＣＣＬ３８の、最も外側のフローティングガードリングから外に延びる部分は、図５Ａに示すように、この空乏領域を広げることにより、早期のブレークダウンを防止する。さらに高い逆バイアスの印加とともに、ＳＣＣＬ３８は、完全に空乏化するようになり、これらのフローティングガードリングは、電気的に分離されるようになる。しかし、これらのフローティングガードリングは、依然としてこれらのキャパシタンス（図５Ａに示されるＣ１、Ｃ２、Ｃ３及びＣ４を参照）によって互いに結合されている。このデバイスに印加される電圧は、これらのフローティングガードリング間でこれらのキャパシタンスに応じて分割される。
【００３７】
例えば、図５Ａにおいて、Ｖ１が主要接合３２と第１のフローティングガードリング３４の間の電圧であり、Ｖ２が第１のフローティングガードリング３４と第２のフローティングガードリング３４の間の電圧であり、Ｖ３が第２のフローティングガードリングと第３のフローティングガードリングの間の電圧であり、Ｖ４が第３のフローティングガードリングとｎ層３０の間の電圧である場合には、Ｖ１＝（（１／Ｃ１）／（１／Ｃ１＋１／Ｃ２＋１／Ｃ３＋１／Ｃ４））・合計電圧（Ｔｏｔａｌ Ｖｏｌｔａｇｅ）となり、式中でこの合計電圧は、Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４となる。各フローティングガードリングの電位は、このキャパシタンス比と印加された逆バイアス電圧によって決定され、この場合に、この電位は、各フローティングガードリング下の、垂直方向の空乏層幅を決定する。各フローティングガードリングの電位は、フローティングガードリングが、その主要接合に近づくにつれて増大する。この結果、図５Ｂに示すように、滑らかに広がった空乏領域５０’を実現することができる。
【００３８】
本発明の開示を考慮すれば当業者には理解されるように、本発明の実施形態は、Ｐ−Ｎ主要接合に関して示されているが、本発明の実施形態によるエッジ終端技術は、ショットキー接合など、他のデバイスタイプ及び／又は接合タイプと共に利用することもできる。
【００３９】
図６Ａ乃至図６Ｊは、本発明の実施形態によるエッジ終端構造の製造方法を示す断面図である。図６Ａに示すように、炭化ケイ素層３０は、その中に接合３２と、間隔をおいた同心円のフローティングガードリング３４を形成している。かかる領域は、例えば、イオン注入によって炭化ケイ素基板及び／又は炭化ケイ素エピタキシャル層中に形成することができる。
【００４０】
図６Ｂに示すように、炭化ケイ素層３０上にマスク層１００を形成し、パターン形成することができ、これらは、接合３２及びフローティングガードリング３４領域に対応したものにすることができる。マスク層１００は、従来のマスク材料からなることもでき、また例えば、当業者に知られている従来のフォトリソグラフィ技術又は他のかかる技術を使用してパターン形成することができる。マスク層１００は、接合３２及びフローティングガードリング３４に隣接したウィンドウを開口する。これらのウィンドウは、隣接した複数のフローティングガードリング３４及び／又は１つのフローティングガードリング３４と、接合３２との間に部分的に又は全体に広がることができる。
【００４１】
図６Ｃは、マスク層１００をイオン注入マスクとして使用したイオン注入を用いた表面電荷補償領域３６の形成を示している。次いで、マスク層１００を除去し（図６Ｄ）、この結果、構造上に絶縁層２６を形成することができる（図６Ｅ）。絶縁層２６は、例えば、この結果、構造上で熱酸化及び／又は酸化膜を堆積させることによって形成することができる。
【００４２】
図６Ｆは、本発明のさらなる実施形態による、エッジ終端構造の製造方法を示す断面図である。図６Ｆに示すように、炭化ケイ素層３０は、その上に薄い炭化ケイ素層１２０を形成している。この炭化ケイ素層１２０は、注入層及び／又はエピタキシャル層でもよく、またその表面電荷補償領域及び／又は表面電荷補償層に関して前述したような厚さ及びドーピングレベルを有することもできる。
【００４３】
図６Ｇは、マスク層の形成及びパターン形成を示す図である。マスク層１４０は、従来のマスキング技術を利用して形成することができ、それらの表面電荷補償領域に対応している。マスク中のこれらのウィンドウは、接合３２及び／又はフローティングガードリング３４に対応することができる。マスク層１４０をイオン注入マスクとして利用して、イオンが炭化ケイ素層３０中に注入されて、接合３２及び／又はフローティングガードリング３４が設けられる（図６Ｈ）。次いで、マスク層１４０を除去し（図６Ｉ）、絶縁層２６をこの結果構造上に形成することができる（図６Ｊ）。絶縁層２６は、例えば、この結果構造上に熱酸化及び／又は酸化膜を堆積させることによって形成することができる。
【００４４】
本発明の実施形態は、特定の製造工程、特定のマスクパターンなどに関して説明してきたが、本発明の開示を考慮すれば当業者には理解されるように、本発明の教示の恩恵を依然として受けながら、他の工程、工程シーケンス、マスクパターンなどを利用することもできる。例えば、ガードリング及び表面電荷補償領域の注入の異なるシーケンスを実現することもできる。さらに、このデバイスの個々の製造工程が、製造するデバイスに依存することもある。したがって、例えば、トランジスタの製造は、ダイオードの製造とは異なる製造ステップを有することもある。したがって、本発明の実施形態は、特定の製造工程だけに限定されるものと解釈すべきではなく、本明細書中で説明するようなエッジ終端構造を提供する製造工程を包含することもできる。
【実施例】
【００４５】
以下の実施例は、本発明の特定の実施形態を示すものであり、本発明の実施形態を限定するものとは解釈すべきではない。
【００４６】
１．５８ｍｍ２の活性面積を有するショットキーダイオードが、本発明の実施形態による接合終端技術を利用して製造された。様々な接合終端構成が、以下の表１において記述されている。表１において、これらのデバイスは、ガードリング（ＧＲ）数と、接合終端延長部（ＪＴＥ）が存在したかどうかと、存在した場合にはそのＪＴＥがどこに配置されていたかと、その電荷補償層（ｐ層）がそのデバイス中に存在したかどうかとによって識別される。１ゾーンＪＴＥについての言及は、１つのドーピングレベルＪＴＥを有するデバイスを意味している。これらのデバイスの様々な物理特性及び電気特性もまた、表１に示されている。表１において、ＢＶは、ブレークダウン電圧を意味し、製造された６枚のウェハのうちの１枚のウェハ上のデバイスについての平均（ＡＶＥ）及び最大（ＭＡＸ）のブレークダウン電圧が示されている。
【００４７】
【表１】
2011243999.tif 000003
【００４８】
６枚のウェハは、ウェハ１については約７．１ｅ１５、ウェハ２については約７．７ｅ１５、ウェハ３については約６．２５ｅ１５、ウェハ４については約６．３ｅ１５、ウェハ５については約５．３ｅ１５、及びウェハ６については約５．５ｅ１５のドーピング濃度で製造された。ｐ層デバイスの注入はすべて、フォトレジストマスクを用いて室温で実施された。しかし、他の注入温度も利用することが可能であった。ホウ素がすべてのデバイスについてのドーパントとして使用された。図７Ａ乃至図１２Ｈは、表１に説明する６枚のウェハについての様々な終端タイプを有するデバイスについての分布プロットである。表１から分かるように、この低濃度にドーピングされたｐ層は、この電荷補償層のない同様なガードリングデバイスより優れた改善を実現することができる。
【００４９】
図７Ａ乃至図１２Ｈは、表１のデバイス間におけるブレークダウン電圧分布を示す図である。図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ及び図１２Ａは、６枚の別々のウェハ上に設けられた４重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ及び図１２Ｂは、６枚の別々のウェハ上に設けられた６重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｃ、図８Ｃ、図９Ｃ、図１０Ｃ、図１１Ｃ及び図１２Ｃは、６枚の別々のウェハ上に設けられた８重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｄ、図８Ｄ、図９Ｄ、図１０Ｄ、図１１Ｄ及び図１２Ｄは、６枚の別々のウェハ上に設けられた、最後のガードリングにＪＴＥを有する８重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｅ、図８Ｅ、図９Ｅ、図１０Ｅ、図１１Ｅ及び図１２Ｅは、非特許文献３中で説明された終端構造と同様の、６枚の別々のウェハ上に設けられた、ガードリング及びＪＴＥの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｆ、図８Ｆ、図９Ｆ、図１０Ｆ、図１１Ｆ及び図１２Ｆは、６枚の別々のウェハ上に設けられた、電荷補償層を伴う１．７５μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｇ、図８Ｇ、図９Ｇ、図１０Ｇ、図１１Ｇ及び図１２Ｇは、６枚の別々のウェハ上に設けられた、電荷補償層を伴う２．０μｍガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図７Ｈ、図８Ｈ、図９Ｈ、図１０Ｈ、図１１Ｈ及び図１２Ｈは、６枚の別々のウェハ上に設けられた、ＪＴＥ終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。
【００５０】
図面中及び明細書中において、本発明の典型的な好ましい実施形態が開示されてきており、特定の用語が使用されているが、これらの用語は、一般的な記述的な意味で使用されているにすぎず、限定するためではない。本発明の技術的範囲は、添付の特許請求の範囲に記述されている。
【図１】
2011243999.tif 000004
【図２】
2011243999.tif 000005
【図３】
2011243999.tif 000006
【図４】
2011243999.tif 000007
【図５Ａ】
2011243999.tif 000008
【図５Ｂ】
2011243999.tif 000009
【図６Ａ】
2011243999.tif 000010
【図６Ｂ】
2011243999.tif 000011
【図６Ｃ】
2011243999.tif 000012
【図６Ｄ】
2011243999.tif 000013
【図６Ｅ】
2011243999.tif 000014
【図６Ｆ】
2011243999.tif 000015
【図６Ｇ】
2011243999.tif 000016
【図６Ｈ】
2011243999.tif 000017
【図６Ｉ】
2011243999.tif 000018
【図６Ｊ】
2011243999.tif 000019
【図７Ａ】
2011243999.tif 000020
【図７Ｂ】
2011243999.tif 000021
【図７Ｃ】
2011243999.tif 000022
【図７Ｄ】
2011243999.tif 000023
【図７Ｅ】
2011243999.tif 000024
【図７Ｆ】
2011243999.tif 000025
【図７Ｇ】
2011243999.tif 000026
【図７Ｈ】
2011243999.tif 000027
【図８Ａ】
2011243999.tif 000028
【図８Ｂ】
2011243999.tif 000029
【図８Ｃ】
2011243999.tif 000030
【図８Ｄ】
2011243999.tif 000031
【図８Ｅ】
2011243999.tif 000032
【図８Ｆ】
2011243999.tif 000033
【図８Ｇ】
2011243999.tif 000034
【図８Ｈ】
2011243999.tif 000035
【図９Ａ】
2011243999.tif 000036
【図９Ｂ】
2011243999.tif 000037
【図９Ｃ】
2011243999.tif 000038
【図９Ｄ】
2011243999.tif 000039
【図９Ｅ】
2011243999.tif 000040
【図９Ｆ】
2011243999.tif 000041
【図９Ｇ】
2011243999.tif 000042
【図９Ｈ】
2011243999.tif 000043
【図１０Ａ】
2011243999.tif 000044
【図１０Ｂ】
2011243999.tif 000045
【図１０Ｃ】
2011243999.tif 000046
【図１０Ｄ】
2011243999.tif 000047
【図１０Ｅ】
2011243999.tif 000048
【図１０Ｆ】
2011243999.tif 000049
【図１０Ｇ】
2011243999.tif 000050
【図１０Ｈ】
2011243999.tif 000051
【図１１Ａ】
2011243999.tif 000052
【図１１Ｂ】
2011243999.tif 000053
【図１１Ｃ】
2011243999.tif 000054
【図１１Ｄ】
2011243999.tif 000055
【図１１Ｅ】
2011243999.tif 000056
【図１１Ｆ】
2011243999.tif 000057
【図１１Ｇ】
2011243999.tif 000058
【図１１Ｈ】
2011243999.tif 000059
【図１２Ａ】
2011243999.tif 000060
【図１２Ｂ】
2011243999.tif 000061
【図１２Ｃ】
2011243999.tif 000062
【図１２Ｄ】
2011243999.tif 000063
【図１２Ｅ】
2011243999.tif 000064
【図１２Ｆ】
2011243999.tif 000065
【図１２Ｇ】
2011243999.tif 000066
【図１２Ｈ】
2011243999.tif 000067