(57)【要約】【課題】互いに一定のレートで所定量のデータを同時期に出力する複数のモジュールを備えるシステム構成において、同一バンクアクセスによるペナルティの発生を回避することで、バンクインターリーブ機能を適正に発揮させて、データ転送効率を向上させる。【解決手段】互いに一定のレートで所定量のデータを同時期に出力するモジュール１，２は、一つのモジュール１がデータ転送を要求するバンクに対して他のモジュール２がデータ転送を要求するバンクが離れた位置となるように、モジュール１の転送アドレスを基準にモジュール２の転送アドレスがずらして設定される。【選択図】図３−２
2011003161.tif 000002
【特許請求の範囲】
【請求項１】
複数のバンクを有するアドレス空間からなるメモリと、
前記メモリに対してデータ転送を要求し、転送許可された後にデータを出力する複数のモジュールと、
該複数のモジュールから前記メモリへのデータ転送の要求を受付け、該要求を許可する信号を対応する前記モジュールへ送信するとともに、前記データ転送の要求時に前記モジュールから出力されるアドレスを基に前記メモリの前記各バンクへのアクセスを制御するメモリ制御部と、
を備え、
互いに一定のレートで所定量のデータを同時期に出力する前記複数のモジュールは、一つのモジュールがデータ転送を要求するバンクに対して他のモジュールがデータ転送を要求するバンクが離れた位置となるように、一つのモジュールの転送アドレスを基準に他のモジュールの転送アドレスがずらして設定されることを特徴とするデータ伝送制御装置。
【請求項２】
前記メモリ制御部は、前記メモリへアクセスを許可する前記モジュールに対して前記バンクを順次切り替えながら該モジュールとのデータ転送を行うことを特徴とする請求項１に記載のデータ伝送制御装置。
【請求項３】
前記各モジュールから転送されるデータは、撮像部より出力される画像データを複数のチャンネルから同時期に出力されるものであることを特徴とする請求項１に記載のデータ伝送制御装置。
【請求項４】
複数のバンクを有するアドレス空間からなるメモリと、前記メモリに対してデータ転送を要求し、転送許可された後にデータを出力する複数のモジュールと、該複数のモジュールから前記メモリへのデータ転送の要求を受付け、該要求を許可する信号を対応する前記モジュールへ送信するとともに、前記データ転送の要求時に前記モジュールから出力されるアドレスを基に前記メモリの前記各バンクへのアクセスを制御するメモリ制御部と、を備えるデータ伝送制御装置を用いたデータ伝送制御方法であって、
互いに一定のレートで所定量のデータを同時期に出力する前記複数のモジュールは、一つのモジュールの転送アドレスを基準に他のモジュールの転送アドレスをずらして設定し、一つのモジュールがデータ転送を要求するバンクに対して他のモジュールがデータ転送を要求するバンクが離れた位置となるようにしたことを特徴とするデータ伝送制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリとしてＳＤＲＡＭ（シンクロナス・ダイナミックＲＡＭ）を備えるデジタルカメラ等の電子機器に適用可能なデータ伝送制御装置およびデータ伝送制御方法に関する。
【背景技術】
【０００２】
近年、ＳＤＲＡＭは、パソコンに限らず、デジタルカメラ等の各種電子機器に利用されている。ＳＤＲＡＭのアクセスは、バースト長（例えば、８Ｗｏｒｄや４Ｗｏｒｄのデータ長さ）と呼ばれるデータ転送単位で行うことで転送効率が向上している。また、ＳＤＲＡＭは、複数のバンクを有するアドレス空間からなり、これらの複数のバンクに順次アクセスするバンクインターリーブと称される機能により、さらに転送効率が向上している。これは、先にアクセスしたバンクにデータ転送している間に、次のバンクのアドレスの取り込みを並行して行うことができるためである。
【０００３】
しかしながら、バンクインターリーブ機能は、同一のバンクに連続してアクセスした場合には、先のアクセスに従うデータ転送中に次のアクセスに従うアドレスの取り込みを並行して行うことができず、受付け再処理を行わなくてはならないペナルティ処理時間が発生し、データアクセスの効率が悪くなってしまう欠点がある。適用されるシステム構成にもよるが、ＳＤＲＡＭへアクセスするモジュールとして、例えば、異なる処理を行うためのデータをアクセスするためのＤＭＡ（Direct Memory Access）要求信号生成部が少なくとも２つ接続されている場合には、ＳＤＲＡＭの同一バンクへの連続アクセスが発生しやすく、効率的な転送を行うのが難しいという問題があった。
【０００４】
このような問題に対して、調停回路が直前にメモリアクセスを許可したバンクとは異なるバンクにアクセスするように複数のブロックのメモリアクセスの優先順位を変更するようにした提案例がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２５２９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えばデジタルカメラ等の撮像システムでは、ＳＤＲＡＭへのアクセスを２ライン分同時に行う２チャンネル化により転送効率の向上を図っているものがある。この場合、各チャンネルのアクセスは、同じ一定間隔で同タイミングに発生しており、同一バンクへの同時的なアクセスが発生しやすい。このため、バンクインターリーブ機能が逆に邪魔をして、転送効率を下げてしまい、一定のレートによる適正な画像データの転送を行うことができずシステムが破綻してしまう可能性がある。
【０００７】
この場合、各チャンネルの優先順位は、対等であり、特許文献１に示されるような優先順位の変更では適切に対処することはできない。
【０００８】
本発明は、上記に鑑みてなされたものであって、互いに一定のレートで所定量のデータを同時期に出力する複数のモジュールを備えるシステム構成において、同一バンクアクセスによるペナルティの発生を回避することで、バンクインターリーブ機能を適正に発揮させて、データ転送効率を向上させることができるデータ伝送制御装置およびデータ伝送制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明にかかるデータ伝送制御装置は、複数のバンクを有するアドレス空間からなるメモリと、前記メモリに対してデータ転送を要求し、転送許可された後にデータを出力する複数のモジュールと、該複数のモジュールから前記メモリへのデータ転送の要求を受付け、該要求を許可する信号を対応する前記モジュールへ送信するとともに、前記データ転送の要求時に前記モジュールから出力されるアドレスを基に前記メモリの前記各バンクへのアクセスを制御するメモリ制御部と、を備え、互いに一定のレートで所定量のデータを同時期に出力する前記複数のモジュールは、一つのモジュールがデータ転送を要求するバンクに対して他のモジュールがデータ転送を要求するバンクが離れた位置となるように、一つのモジュールの転送アドレスを基準に他のモジュールの転送アドレスがずらして設定されることを特徴とする。
【００１０】
また、本発明にかかるデータ伝送制御装置は、上記発明において、前記メモリ制御部は、前記メモリへアクセスを許可する前記モジュールに対して前記バンクを順次切り替えながら該モジュールとのデータ転送を行うことを特徴とする。
【００１１】
また、本発明にかかるデータ伝送制御装置は、上記発明において、前記各モジュールから転送されるデータは、撮像部より出力される画像データを複数のチャンネルから同時期に出力されるものであることを特徴とする。
【００１２】
また、本発明にかかるデータ伝送制御方法は、複数のバンクを有するアドレス空間からなるメモリと、前記メモリに対してデータ転送を要求し、転送許可された後にデータを出力する複数のモジュールと、該複数のモジュールから前記メモリへのデータ転送の要求を受付け、該要求を許可する信号を対応する前記モジュールへ送信するとともに、前記データ転送の要求時に前記モジュールから出力されるアドレスを基に前記メモリの前記各バンクへのアクセスを制御するメモリ制御部と、を備えるデータ伝送制御装置を用いたデータ伝送制御方法であって、互いに一定のレートで所定量のデータを同時期に出力する前記複数のモジュールは、一つのモジュールの転送アドレスを基準に他のモジュールの転送アドレスをずらして設定し、一つのモジュールがデータ転送を要求するバンクに対して他のモジュールがデータ転送を要求するバンクが離れた位置となるようにしたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、互いに一定のレートで所定量のデータを同時期に出力する複数のモジュールを備えるシステム構成において、モジュールにおける転送アドレスのずらし設定によって、同一バンクアクセスによるペナルティの発生を回避することで、バンクインターリーブ機能を適正に発揮させて、データ転送効率を向上させることができるデータ伝送制御装置およびデータ伝送制御方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、デジタルカメラのデータ伝送制御装置周りの構成例を示す概略ブロック図である。
【図２】図２は、撮像部から２ライン同時に出力する方式を示す模式図である。
【図３−１】図３−１は、本実施の形態による対策を講じていない場合のアクセス方式を示すタイミングチャートである。
【図３−２】図３−２は、本実施の形態による対策を講じた場合のアクセス方式を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明を実施するための形態について説明する。本実施の形態は、電子機器として撮像システム、例えばデジタルカメラに搭載されたデータ伝送制御装置の例で説明する。
【００１６】
図１は、デジタルカメラのデータ伝送制御装置周りの構成例を示す概略ブロック図である。本実施の形態のデータ伝送制御装置１は、ＳＤＲＡＭ１０とメモリ制御部１１と２つのＤＭＡ要求信号生成部１３，１４とを備える。
【００１７】
ＳＤＲＡＭ１０は、複数、例えば４つのバンクＡ〜Ｄを有するアドレス空間からなる。
【００１８】
また、ＤＭＡ要求信号生成部１３，１４は、メモリ制御部１１に対してデータ転送を要求（Req1，2）すると同時にアクセスアドレス（Adr1，2）を出力し、メモリ制御部１１はデータ転送が可能であれば転送許可（Ack1，2）をした後に、データ有効を示す信号（Valid1，2）を出力する。ＤＭＡ要求信号生成部１３，１４（モジュール１，２）は、信号Valid1，2に合わせて転送データ（Data1，2）をライト時には送信、リード時には受信する。ここで、各ＤＭＡ要求信号生成部１３，１４から転送されるデータは、ＣＣＤ等の固体撮像素子を用いた撮像部２０より出力される画像データを２つのチャンネルから並行して出力されるものである。すなわち、ＤＭＡ要求信号生成部１３，１４は、互いに一定のレートで所定量のデータを同時期に出力するものであり、ＳＤＲＡＭ１０にアクセスする上で優先順位はなく、ともに高い優先度で対等な関係にある。
【００１９】
また、メモリ制御部１１は、ＳＤＲＡＭ１０やＤＭＡ要求信号生成部１３，１４が接続されたバスを実質的に表しており、ＤＭＡ要求信号生成部１３，１４からＳＤＲＡＭ１０へのデータ転送の要求信号（Req1，2）を要求信号Reqとして受付け、この要求信号Reqに対して要求のデータアクセス優先度に応じてデータ転送要求を許可する信号Ackを対応するＤＭＡ要求信号生成部１３，１４へ許可信号Ack1またはAck2として送信する。また、データ転送の要求時にＤＭＡ要求信号生成部１３，１４から出力される転送アドレスを基にＳＤＲＡＭ１０の各バンクＡ〜Ｄへのアクセスをインターリーブ方式で制御する。メモリ制御部１１は、上記の制御を、デジタルカメラ全体の制御を受け持つＣＰＵ２１とは独立して実行する。また、メモリ制御部１１は、複数のＤＭＡ要求信号生成部１３，１４間でバス調停を行う。
【００２０】
図２は、撮像部２０から２ライン同時に出力する方式を示す模式図である。撮像部２０により撮像されるフレーム画像がライン１〜ＮのＮライン分からなる場合に、ライン１，２のデータ取り込みをＤＭＡ要求信号生成部１３，１４によりほぼ同時に行うとともに、メモリ制御部１１を介してＳＤＲＡＭ１０にＤＭＡ要求をほぼ同時に出力し、このような処理を、後続のライン３，４、ライン５，６、…、ライン（Ｎ−１），Ｎに対しても同様に繰り返すものである。
【００２１】
このような２ライン同時出力方式の本実施の形態では、図１に示すように、ＤＭＡ要求信号生成部１３，１４は、それぞれレジスタ１３ａ，１４ａを有し、転送先頭アドレスとラインスキップ量と呼ばれる画像データをライン毎に格納するアドレスの移動量がＣＰＵ２１によって個別に設定され、これらのレジスタ１３ａ，１４ａに設定された値から転送タイミング毎にアドレスを生成するように構成されている。この場合のアドレスの生成は、レジスタ１３ａ，１４ａを参照し、転送先頭アドレスをスタート位置として転送アドレスを生成し、２ライン目以降の転送は、スタート位置からラインスキップ量を順次加算した位置を先頭アドレスとして生成する。また、これらの転送先頭アドレスとラインスキップ量は、メモリ制御部１１が転送アドレスの下位数ビット（例えば、４バンクの場合には２ビット、８バンクの場合には３ビット）を参照してバンク切り替えを行うため、各ＤＭＡ要求信号生成部１３，１４の転送アドレスの下位数ビットが同じ値とならないようにＣＰＵ２１によって設定される。
【００２２】
具体的には、一方のＤＭＡ要求信号生成部１３が、バンクＡのアドレスを転送先頭アドレスとし、転送アドレスがバンクＡ→Ｂ→Ｃ→Ｄ→Ａ…の如くなるように転送先頭アドレスとラインスキップ量が設定されているとした場合、他方のＤＭＡ要求信号生成部１４は、ＤＭＡ要求信号生成部１３がデータ転送を要求するバンクに対してデータ転送を要求するバンクが隣接せず離れた位置となるよう、バンクＣのアドレスを転送先頭アドレスとし、転送アドレスがバンクＣ→Ｄ→Ａ→Ｂ→Ｃ…の如くなるように転送先頭アドレスとラインスキップ量が設定されている。すなわち、他方のＤＭＡ要求信号生成部１４の転送アドレスは、一方のＤＭＡ要求信号生成部１３の転送アドレスを基準にバンク２つ分ずらして設定されている。
【００２３】
このような構成において、２ライン同時出力によるアクセス方式について説明する。まず、図３−１は、本実施の形態による対策を講じていない場合のアクセス方式を示すタイミングチャートである。図中、Ａ〜Ｄは、ＳＤＲＡＭのバンクを示し、チャンネル１に対応するモジュール１（ＤＭＡ要求信号生成部１３）側による転送要求は数字１を付加して示し、チャンネル２に対応するモジュール２（ＤＭＡ要求信号生成部１４）側による転送要求は数字２を付加して示す（図３−２の場合も同様である）。
【００２４】
２ライン同時出力によるアクセスにおいて、対策を講じない場合には、画像データ位置とアドレスとの関係でモジュール１，２の転送要求のアドレスは同じとなる。すなわち、図３−１に示すように、モジュール１側からの転送アドレスがバンクＡ１→Ｂ１→Ｃ１→Ｄ１…の如くなるのに対して、モジュール２側からの転送アドレスもバンクＡ２→Ｂ２→Ｃ２→Ｄ２…の如くなり、ほぼ同時的にメモリ制御部にＤＭＡ要求が出される（図示例では、モジュール２側がモジュール１側に対して若干遅れたタイミングとなっている）。
【００２５】
この場合、バンクインリーブ機能を実行するメモリ制御部側での要求受付けは、バンクＡ１，Ａ２は同一バンクアクセスとなるため、バンクＡ２の受付けは、受付け再処理に伴うペナルティ処理時間Ｔｐの処理後となってしまう。以降、バンクＢ１，Ｂ２、Ｃ１，Ｃ２、Ｄ１，Ｄ２の同一バンクアクセスに関してもそれぞれペナルティ処理時間Ｔｐを要するものとなってしまい、転送効率を低下させてしまうものである。
【００２６】
一方、図３−２は、本実施の形態による対策を講じた場合のアクセス方式を示すタイミングチャートである。本実施の形態では、図３−２に示すように、モジュール１側からの転送アドレスがバンクＡ１→Ｂ１→Ｃ１→Ｄ１…の如くなるとした場合、モジュール１側に対してモジュール２側の転送アドレスの生成をずらして設定しているので、モジュール２側からの転送アドレスはバンクＣ２→Ｄ２→Ａ２→Ｂ２…の如くなる。
【００２７】
この場合、バンクインリーブ機能を実行するメモリ制御部１１側での要求受付けは、バンクＡ１→Ｃ２→Ｂ１→Ｄ２→Ｃ１→Ａ２→Ｄ１→Ｂ２…の如くなり、同一バンクアクセス状態が発生しない。
【００２８】
よって、本実施の形態によれば、ＳＤＲＡＭ１０にアクセスする上で優先順位はなく、ともに高い優先度で対等な関係にあるモジュール１，２（ＤＭＡ要求信号生成部１３，１４）からの２チャンネル同時出力方式によるデータ転送に際して、同一バンクアクセスによるペナルティの発生を回避することで、バンクインターリーブ機能を適正に発揮させて、データ転送効率を向上させることができる。また、転送アドレスに関する情報がモジュール１，２側に設定されているので、仕様の変更、モジュールの増加等に容易に対応することもできる。
【００２９】
本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。例えば、本実施の形態では、バンク数が４つの場合の転送アドレスのずらし量をバンク２つ分としたが、バンク３つ分ずらすことも可能である（例えば、バンクＤ→Ａ→Ｂ→Ｃ→の順とする）。もっとも、バンク３つ分のずらし量の場合、データ転送の要求タイミングによっては、同一バンクアクセスとなってしまう可能性があるので、本実施の形態の如く、転送アドレスのずらし量はバンク２つ分とすることが望ましい。また、ずらし量はバンク数に応じて変更すればよい。例えば、バンク数が８つの場合であれば、転送アドレスのずらし量はバンク２つ分〜７つ分とすればよいが、上記の理由でバンク７つ分の場合には同一バンクアクセスとなってしまう可能性があるので、ずらし量はバンク２つ分〜６つ分とすることが望ましい。なお、ずらし量をバンク１つ分としてもよいが、バンク１つ分のずらし量だと次のデータ転送時に同じバンク要求をする場合が生じることがある。
【００３０】
また、本実施の形態では、デジタルカメラ中の撮像部からの画像データ出力に対する適用例として説明したが、液晶表示部に対する画像データ出力等に対して適用してもよい。さらには、デジタルカメラに限らず、ＳＤＲＡＭとともに対等な複数のモジュールを備える各種電子機器についても適用可能である。
【符号の説明】
【００３１】
１  データ伝送制御装置
１０  ＳＤＲＡＭ
１１  メモリ制御部
１３，１４  ＤＭＡ要求信号生成部
２０  撮像部
Ａ〜Ｄ  バンク
【図１】
2011003161.tif 000003
【図２】
2011003161.tif 000004
【図３−１】
2011003161.tif 000005
【図３−２】
2011003161.tif 000006