(57)【要約】【課題】Ｈａｌｆ−ＶＤＤ動作又はＦｕｌｌ−ＶＤＤ動作を自動認識し自動的に動作を切替える。【解決手段】データ線側用の液晶表示用ドライバは、正極アンプ１０と負極アンプ２０と判定部４０とを具備する。正極アンプ１０は、電源電圧ＶＤＤ２とそれより小さい電源電圧ＶＢＯＴを受け、デコードされた映像データＶ１１を増幅したデータ信号Ｖｏｕｔ１を出力する。負極アンプ２０は、電源電圧ＶＳＳとそれより大きい電源電圧ＶＴＯＰを受け、デコードされた映像データＶ２１を増幅したデータ信号Ｖｏｕｔ２を出力する。判定部４０は、電源電圧ＶＢＯＴと基準電圧ＶＲＭ−との比較結果又は電源電圧ＶＴＯＰと基準電圧ＶＲＭ＋との比較結果に基づき、Ｈａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かを判定し、判定信号４１を出力する。正極アンプ１０及び負極アンプ２０は、判定信号４１に基づきＨａｌｆ−ＶＤＤ動作又はＦｕｌｌ−ＶＤＤ動作により増幅を行う。【選択図】図４
2011034051.tif 000002
【特許請求の範囲】
【請求項１】
データ線側の液晶表示用ドライバであって、
第１電源電圧及び前記第１電源電圧より小さい第２電源電圧が供給され、前記デコードされた第１映像データを増幅して第１データ信号として出力する正極アンプと、
第３電源電圧及び前記第３電源電圧より大きい第４電源電圧が供給され、前記デコードされた第２映像データを増幅して第２データ信号として出力する負極アンプと、
前記第２電源電圧と第１基準電圧との比較結果、又は、前記第４電源電圧と第２基準電圧との比較結果に基づいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のいずれかであるかを判定し、判定結果を示す判定信号を出力する判定部と
を具備し、
前記正極アンプ及び前記負極アンプは、前記判定信号に基づいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のうちのいずれか一方により前記増幅を行う
液晶表示用ドライバ。
【請求項２】
請求項１に記載の液晶表示用ドライバにおいて、
前記第１基準電圧は、負極性γ電圧、前記第２映像データのデコードで参照される負極参照電圧、又は、前記デコードされた第２映像データの電圧のいずれかであり、
前記第２基準電圧は、正極性γ電圧、前記第１映像データデコードで参照される正極参照電圧、又は、前記デコードされた第１映像データの電圧のいずれかである
液晶表示用ドライバ。
【請求項３】
請求項１又は２に記載の液晶表示用ドライバにおいて、
前記判定部は、前記第２電源電圧が、前記第１基準電圧よりも大きい、又は、前記第４電源電圧が、前記第２基準電圧よりも小さい場合、前記Ｈａｌｆ−ＶＤＤ動作であると判定し、
前記正極アンプ及び前記負極アンプは、前記Ｈａｌｆ−ＶＤＤ動作する
液晶表示用ドライバ。
【請求項４】
請求項３に記載の液晶表示用ドライバにおいて、
前記判定部は、前記第２電源電圧が、前記第１基準電圧よりも小さい、又は、前記第４電源電圧が、前記第２基準電圧よりも大きい場合、前記Ｆｕｌｌ−ＶＤＤ動作であると判定し、
前記正極アンプ及び前記負極アンプは、前記Ｆｕｌｌ−ＶＤＤ動作する
液晶表示用ドライバ。
【請求項５】
請求項１乃至４のいずれか一項に記載の液晶表示用ドライバにおいて、
複数の正極性γ電圧に基づいて、複数の正極参照電圧を生成する正極参照電圧発生回路と、
第１映像データに基づいて、前記複数の正極参照電圧から少なくとも一つの正極参照電圧をデコードされた第１映像データとして選択する正極デコーダと、
複数の負極性γ電圧に基づいて、複数の負極参照電圧を生成する負極参照電圧発生回路と、
第２映像データに基づいて、前記複数の負極参照電圧から少なくとも一つの負極参照電圧をデコードされた第２映像データとして選択する負極デコーダと、
を更に具備する
液晶表示用ドライバ。
【請求項６】
請求項５に記載の液晶表示用ドライバにおいて、
前記正極アンプは、
前記第１電源電圧と前記第３電源電圧とを供給され、前記デコードされた第１映像データと前記第１データ信号とを差動増幅する第１差動段と、
前記第１電源電圧と前記第２電源電圧とを供給され、前記第１差動段による差動増幅出力をＡＢ級増幅する第１出力段と、
前記第１電源電圧と前記第２電源電圧とを供給され、前記第１出力段によるＡＢ級増幅出力の波形歪みを補正する第１中間段と
を備え、
前記第１中間段は、前記判定信号に基づいて、前記第１出力段へ供給する電圧を調整し、
前記負極アンプは、
前記第３電源電圧と前記第１電源電圧とを供給され、前記デコードされた第２映像データと前記第２データ信号とを差動増幅する第２差動段と、
前記第３電源電圧と前記第４電源電圧とを供給され、前記第２差動段による差動増幅出力をＡＢ級増幅する第２出力段と、
前記第３電源電圧と前記第４電源電圧とを供給され、前記第２出力段によるＡＢ級増幅出力の波形歪みを補正する第２中間段と
を備え、
前記第２中間段は、前記判定信号に基づいて、前記第２出力段へ供給する電圧を調整する
液晶表示用ドライバ。
【請求項７】
液晶パネルと、
前記液晶表示パネルを駆動する請求項１乃至６のいずれか一項に記載の液晶表示用ドライバと
を具備する
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示用ドライバ及び液晶表示装置に関し、特にデータ線側の液晶表示用ドライバ及びそれを用いた液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶テレビの大画面化が急速に進んでいる。大きいものとしては１００型を超えるサイズの液晶テレビも開発されている。液晶テレビの大画面化が進むと、データ線の容量も増大する。そのため、データ線の駆動に関わる充放電に必要な充放電電力が増加する。したがって、データ線の駆動を行うデータドライバの出力アンプとして、高駆動能力の出力アンプが必要となる。高駆動能力の出力アンプを用いる場合、そのアイドリング電流も増加する。そのため、出力アンプ自体の消費電力も増加する。このような消費電力の増加は、ドライバＬＳＩの温度を上昇させるため、発熱の問題が生じる。特に１個当たりの出力ピン数の多いドライバＬＳＩでは発熱は深刻な問題となりつつある。また、液晶テレビの価格低下が激しく、使用部品であるドライバＬＳＩの価格抑制も強く望まれている。こうした事から、低消費電力、低コスト（省面積）のドライバＬＳＩが強く求められている。
【０００３】
そのような課題を解決する技術として、特開２００８−１１６６５４号公報（対応米国出願ＵＳ２００８１７４４６２（Ａ１））に、データドライバ及び表示装置の技術が開示されている。図１は、特開２００８−１１６６５４号公報のデータドライバの構成を示すブロック図である。本図には、ドット反転駆動を行う液晶駆動用のデータドライバの２出力分のＤＡＣ（デジタルアナログ変換回路）の構成が示されている。このＤＡＣは、正極参照電圧発生回路１１２、正極デコーダ１１１、正極アンプ１１０、負極参照電圧発生回路１２２、負極デコーダ１２１、負極アンプ１２０、出力スイッチ回路１３０を備えている。
【０００４】
このＤＡＣの特徴は、高位電圧源ＶＤＤ２及び低位電圧源ＶＳＳに加え、対向基板電圧ＶＣＯＭ付近の中位電圧源ＶＤＤ１を備え、３つの電圧源を、正極アンプ１１０、負極アンプ１２０にそれぞれ供給している点である。正極アンプ１１０には、差動部１１０Ａを除いて、高位電圧源ＶＤＤ２及び中位電圧源ＶＤＤ１が供給され、差動部１１０Ａには高位電圧源ＶＤＤ２及び低位電圧源ＶＳＳが供給される。負極アンプ１２０には、差動部１２０Ａを除いて中位電圧源ＶＤＤ１及び低位電圧源ＶＳＳが供給され、差動部１２０Ａには、高位電圧源ＶＤＤ２及び低位電圧源ＶＳＳが供給される。
【０００５】
差動部１１０Ａ以外の正極アンプ１１０、及び、差動部１２０Ａ以外の負極アンプ１２０のそれぞれに供給される電圧源の電位差は、（ＶＤＤ２−ＶＤＤ１）、（ＶＤＤ１−ＶＳＳ）、但しＶＤＤ１≒ＶＣＯＭとされる。これらの電位差は、従来（液晶印加電圧の最大値の２倍）の１／２とされており、正極アンプ１１０、負極アンプ１２０の消費電力を削減している。
【０００６】
一般的に、アンプを安定動作させるためにはアイドリング電流（静消費電流）が必要とされる。正極アンプ１１０及び負極アンプ１２０の各アンプ内部のアイドリング電流の割合は、出力段のアイドリング電流が、差動部のアイドリング電流の数倍となるように設計される。したがって、差動部以外のアンプ構成要素部（出力段等）に供給する電圧源の電位差を差動部１１０Ａ、１２０Ａの電圧源の電位差よりも小さい構成とすることで、正極アンプ１１０及び負極アンプ１２０の各アンプ全体の消費電流のうち、差動部以外のアンプ構成要素部が占める割合を抑制でき、アンプ全体として消費電力の削減を図っている。
【０００７】
以下、本明細書中において、上記図１を参照して説明された電源供給（差動部１１０Ａ以外の正極アンプ１１０に供給する電圧源はＶＤＤ２とＶＤＤ１、及び、差動部１２０Ａ以外の負極アンプ１２０に供給する電圧源はＶＤＤ１とＶＳＳ）による動作をＨａｌｆ−ＶＤＤ動作と称する。これに対し、正極アンプ、負極アンプともに供給する電圧源をＶＤＤ２、ＶＳＳとする従来の電源供給による動作をＦｕｌｌ−ＶＤＤ動作と称する。
【０００８】
なお、関連する技術として特開平０８−１３７４４３号公報（対応米国特許ＵＳ５７４８１６５（Ａ））に画像表示装置が開示されている。この画像表示装置は、マトリクス状に配列されてアクティブマトリクス駆動により表示を行なう複数の画素と、１行の上記画素に接続された走査信号線と、１列の上記画素に接続されたデータ信号線と、上記走査信号線に走査信号を与える走査信号線駆動回路と、２系統設けられてそれぞれが異なる電圧レベルの電源にて駆動され、上記データ信号線の偶数列と奇数列とにそれぞれ異なる極性の映像信号を与えるとともに、所定のデータ表示期間毎に上記データ信号線の偶数列と奇数列とに与える映像信号の極性を反転させるデータ信号線駆動回路と、偶数列の上記データ信号線に一方の上記データ信号線駆動回路からの映像信号を与え、奇数列の上記データ信号線に他方の上記データ信号線駆動回路からの映像信号を与えるとともに、所定のデータ表示期間毎に上記データ信号線の偶数列と奇数列とに対応するデータ信号線駆動回路を入れ替える入替手段とを備えていることを特徴とする。
【０００９】
また、特開平１０−６２７４４号公報（対応米国特許ＵＳ５９７３６６０（Ａ））にマトリクス型液晶表示装置が開示されている。このマトリクス型液晶表示装置は、液晶用駆動回路と、スイッチ回路とを有する。この液晶用駆動回路は、２系統の回路構成からなり、印加された映像データに応じ、供給された液晶駆動電圧の１／２の電圧、または液晶共通電極の電圧を基準として、正および負の電圧を出力するものであり、スイッチ回路は、２系統の液晶用駆動回路を２端子で共用し、各端子に時系列に正および負の電圧を出力すると共に、２端子間で互いに正負の振幅関係を保つ電圧を出力するようにスイッチ制御するものであることを特徴とする。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１１６６５４号公報
【特許文献２】特開平０８−１３７４４３号公報
【特許文献３】特開平１０−６２７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ユーザはデータドライバの電源供給条件としてＦｕｌｌ−ＶＤＤ動作を希望する場合が考えられる。その場合、上記特開２００８−１１６６５４号公報の技術を用いると、Ｈａｌｆ−ＶＤＤ動作とＦｕｌｌ−ＶＤＤ動作とではデータドライバ内部でのアンプ特性が異なるので、データドライバに所望の動作をさせることが出来ない可能性がある。
【００１２】
また、データドライバの使用に際して、省電力優先や、電源部材コスト削減優先等の目的に応じて、Ｈａｌｆ−ＶＤＤ動作とＦｕｌｌ−ＶＤＤ動作との切り替えを要望するユーザも存在する。このような要望に対応する方法として、データドライバの外部から切り替え信号を受け付ける方法が考えられる。しかし、この方法では、ユーザからデータドライバの切り替え信号を貰う必要が生じる。加えて、データドライバ側では切り替え端子を設ける必要があり、その分のチップサイズが大きくなってしまう。
【００１３】
液晶表示用ドライバにおいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のいずれの動作であるかを自動認識することが可能な技術が望まれる。Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のどちらでも動作が可能であり、Ｈａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かを自動認識して動作を切り替えることが可能な技術が望まれる。
【課題を解決するための手段】
【００１４】
以下に、発明を実施するための形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明の液晶表示用ドライバは、データ線側用である。この液晶表示用ドライバは、正極アンプ（１０）と、負極アンプ（２０）と、判定部（４０）とを具備する。正極アンプ（１０）は、第１電源電圧（ＶＤＤ２）及び第１電源電圧より小さい第２電源電圧（ＶＢＯＴ）が供給され、デコードされた第１映像データ（Ｖ１１）を増幅して第１データ信号（Ｖｏｕｔ１）として出力する。負極アンプ（２０）は、第３電源電圧（ＶＳＳ）及び第３電源電圧より大きい第４電源電圧（ＶＴＯＰ）が供給され、デコードされた第２映像データ（Ｖ２１）を増幅して第２データ信号（Ｖｏｕｔ２）として出力する。判定部（４０）は、第２電源電圧（ＶＢＯＴ）と第１基準電圧（ＶＲＭ−；Ｈａｌｆ−ＶＤＤ動作時、ＶＢＯＴ＞ＶＲＭ−なる電圧）との比較結果、又は、第４電源電圧（ＶＴＯＰ）と第２基準電圧（ＶＲＭ＋；Ｈａｌｆ−ＶＤＤ動作時、ＶＴＯＰ＜ＶＲＭ＋なる電圧）との比較結果に基づいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のいずれかであるかを判定し、判定結果を示す判定信号（４１）を出力する。正極アンプ（１０）及び負極アンプ（２０）は、判定信号（４１）に基づいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のうちのいずれか一方により増幅を行う。
【００１６】
本発明では、判定部を用いて、第２電源電圧（ＶＢＯＴ）と第１基準電圧（ＶＲＭ−）とを比較することにより、第２電源電圧（ＶＢＯＴ）の大きさを検知することができる。それにより、第１電源電圧（ＶＤＤ２）から第２電源電圧（ＶＢＯＴ）までの電圧範囲がＨａｌｆ−ＶＤＤ動作の電圧範囲であるか、Ｆｕｌｌ−ＶＤＤ動作の電圧範囲であるかを判定できる。又は、第４電源電圧（ＶＴＯＰ）と第２基準電圧（ＶＲＭ＋）とを比較することにより、第４電源電圧（ＶＴＯＰ）の大きさを検知することができる。それにより、第３電源電圧（ＶＳＳ）から第４電源電圧（ＶＴＯＰ）までの電圧範囲がＨａｌｆ−ＶＤＤ動作の電圧範囲であるか、Ｆｕｌｌ−ＶＤＤ動作の電圧範囲であるかを判定できる。すなわち、判定部（４０）は、Ｈａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かを自動認識することができる。そして、この判定結果を用いることにより、正極アンプ（１０）及び負極アンプ（２０）は、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作に対応して、その機能を切り替えて実行することができる。
【００１７】
本発明の液晶表示装置は、液晶パネル（９６）と、液晶表示パネル（９６）を駆動する上記の液晶表示用ドライバ（９８）とを具備する。
本発明では、上記液晶表示用ドライバ（９８）を有しているので、本液晶表示装置においても上記効果を得ることができる。加えて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作の検出や切換のための他の回路等が不要になるため、液晶表示装置の設計が容易化されると共に、液晶表示装置を小型化することができる。
【発明の効果】
【００１８】
本発明により、液晶表示用ドライバにおいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のいずれの動作であるかを自動認識することができる。また、Ｈａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かを自動認識して動作を切り替えることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、特開２００８−１１６６５４号公報のデータドライバの構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図３】図３は、本発明の実施の形態に係る液晶表示用ドライバとしてのデータドライバを示すブロック図である。
【図４】図４は、本発明の実施の形態に係る液晶表示用ドライバとしてのデータドライバを示すブロック図である。
【図５Ａ】図５Ａは、Ｈａｌｆ−ＶＤＤ動作でのデータドライバに供給される電圧同士の関係を示す模式図である。
【図５Ｂ】図５Ｂは、Ｆｕｌｌ−ＶＤＤ動作でのデータドライバに供給される電圧同士の関係を示す模式図である。
【図６Ａ】図６Ａは、正極性及び負極性のガンマ曲線がクロスする場合のＨａｌｆ−ＶＤＤ動作でのデータドライバに供給される電圧同士の大小関係を示す模式図である。
【図６Ｂ】図６Ｂは、正極性及び負極性のガンマ曲線がクロスする場合のＦｕｌｌ−ＶＤＤ動作でのデータドライバに供給される電圧同士の大小関係を示す模式図である。
【図７Ａ】図７Ａは、正極性及び負極性のガンマ曲線がクロスしない場合のＨａｌｆ−ＶＤＤ動作でのデータドライバに供給される電圧同士の大小関係を示す模式図である。
【図７Ｂ】図７Ｂは、正極性及び負極性のガンマ曲線がクロスしない場合のＦｕｌｌ−ＶＤＤ動作でのデータドライバに供給される電圧同士の大小関係を示す模式図である。
【図８Ａ】図８Ａは、Ｈａｌｆ−ＶＤＤ動作でのデータドライバに供給される電圧同士の関係を示す模式図である。
【図８Ｂ】図８Ｂは、Ｆｕｌｌ−ＶＤＤ動作でのデータドライバに供給される電圧同士の関係を示す模式図である。
【図９】図９は、図４の正極アンプと負極アンプ、判定部、及び出力スイッチ回路の実施の形態を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態に係る液晶表示用ドライバ及び液晶表示装置に関して添付図面を参照して説明する。
【００２１】
図２は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置９０は、表示コントローラ９５、液晶パネル９６、ゲートドライバ９７、データドライバ９８を具備する。
【００２２】
表示コントローラ９５は、クロック信号（ＣＬＫ）、制御信号、映像データ、及び電源電圧をデータドライバ９８へ、クロック信号（ＣＬＫ）、制御信号、及び電源電圧をデータドライバ９７へそれぞれ出力する。ゲートドライバ９７は、電源電圧を供給され、クロック信号に同期して動作する。ゲートドライバ９７は、制御信号に基づいて、液晶パネル９６の複数のゲート線９１を駆動する。ただし、ＬＣＤコントローラ９５と一体に構成されていても良い。その場合、回路面積を小さくすることができる。データドライバ９８は、電源電圧を供給され、クロック信号に同期して動作する。データドライバ９８は、制御信号及び映像データに基づいて、液晶パネル９６の複数のデータ線９２を駆動する。ただし、表示コントローラ９５と一体に構成されていても良い。その場合、回路面積を小さくすることができる。液晶パネル９６は、ゲートドライバ９７及びデータドライバ９８により、それぞれ複数のゲート線９１及び複数のデータ線９２を駆動され、画像を表示する。液晶パネル９６は、行列上に配列された複数の画素９９を備える。画素９９は、トランジスタ９３と液晶を有する画素容量９４を含む。トランジスタ９３は、ゲートをゲート線９１に、ソース／ドレインの一方をデータ線９２に、他方を画素容量９４の一方の端子にそれぞれ接続されている。画素容量９４の他方のＣＯＭ端子には対向基板電圧ＶＣＯＭが供給される。ゲートドライバ９７によるゲート線９１の駆動により、トランジスタ９３のオン／オフが制御される。データドライバ９８によるデータ線９２の駆動により、画素容量９４の階調電圧が制御される。
【００２３】
図３は、本発明の実施の形態に係る液晶表示用ドライバとしてのデータドライバ９８を示すブロック図である。このデータドライバ９８は、ドット反転を行う液晶駆動用のデータドライバであり、ラッチアドレスセレクタ８１、ラッチ８２、レベルシフタ８３、参照電圧発生回路３５、正極デコーダ１１、負極デコーダ２１、正極アンプ１０、負極アンプ２０、及び、出力スイッチ回路３０、判定部４０を備えている。
【００２４】
ラッチアドレスセレクタ８１は、クロック信号（ＣＬＫ）に基づいて、データラッチのタイミングを決定する。ラッチ８２は、ラッチアドレスセレクタ８１で決定されたタイミングに基づいて、映像データ（デジタル）をラッチする。そして、ストローブ信号（ＳＴＢ信号）に応答して、レベルシフタ８３を介して正極デコーダ１１及び負極デコーダ２１にデータを一斉に出力する。ラッチアドレスセレクタ８１及びラッチ８２はロジック回路であり、一般に低電圧（０Ｖ〜３．３Ｖ）で構成される。
【００２５】
参照電圧発生回路３５は、正極参照電圧発生回路１２及び負極参照電圧発生回路２２を備える。正極参照電圧発生回路１２は、＋極性ガンマ補正回路（図示されず）から少なくとも２個のガンマ電圧ＶＧ１（＋）、ＶＧ２（＋）を供給され、その分圧等により必要数（複数）の正極参照電圧（ＶＲ＋）を生成する。負極参照電圧発生回路２２は、−極性ガンマ補正回路（図示されず）から少なくとも２個のガンマ電圧ＶＧ１（−）、ＶＧ２（−）を供給され、その分圧等により必要数（複数）の負極参照電圧（ＶＲ−）を生成する。正極デコーダ１１は、正極参照電圧発生回路１２から供給される参照電圧に基づいて、入力された映像データに対応した、重複も含むｎ個（ｎ≧１、整数）の参照電圧を選択して、正極参照電圧ＶＲ１１〜ＶＲ１ｎとして出力する。負極デコーダ２１は、負極参照電圧発生回路２２から供給される参照電圧に基づいて、入力された映像データに対応した、重複も含むｎ個（ｎ≧１、整数）の参照電圧を選択して、負極参照電圧ＶＲ２１〜ＶＲ２ｎとして出力する。正極アンプ１０及び負極アンプ２０は、それぞれ正極デコーダ１１及び負極デコーダ２１から出力されたｎ個の参照電圧を入力し、演算増幅して出力電圧を出力スイッチ回路３０に供給する。出力スイッチ回路３０は、偶数個のドライバ出力端子Ｐ１、Ｐ２、・・・、Ｐｓの２端子毎に設けられ、正極アンプ１０及び負極アンプ２０の出力電圧を、制御信号Ｓ１、Ｓ２に応じて前述の２端子へ切り替え出力する。
【００２６】
判定部４０は、参照電圧発生回路３５内の正極参照電圧発生回路１２及び負極参照電圧発生回路２２（図４参照）より選定された基準電圧（ＶＲＭ＋、ＶＲＭ−）と、正極アンプ１０及び負極アンプ２０に供給される電源電圧（ＶＢＯＴ、ＶＴＯＰ）とに基づいて、データドライバ９８の動作がＨａｌｆ−ＶＤＤ動作（Ｈａｌｆ−ＶＤＤ駆動）かＦｕｌｌ−ＶＤＤ動作（Ｆｕｌｌ−ＶＤＤ駆動）かを判定する。そして、その判定結果を示す判定信号を正極アンプ１０及び負極アンプ２０へ出力する。正極アンプ１０及び負極アンプ２０は、その判定信号に基づいて、Ｈａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かに応じた動作を実行する。すなわち、本実施の形態に係る液晶表示用ドライバは、判定部４０によりＨａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のうちのどちらの設定になっているかを自動認識し、その設定に対応して動作を切り替えることが出来る。
【００２７】
図４は、本発明の実施の形態に係る液晶表示用ドライバとしてのデータドライバを示すブロック図である。この図では、データドライバにおける、デジタルアナログ変換を行う２出力分の回路及びその周辺の回路の構成が示されている。すなわち、参照電圧発生回路３５（正極参照電圧発生回路１２、負極参照電圧発生回路２２）、正極デコーダ１１、負極デコーダ２１、正極アンプ１０、負極アンプ２０、及び、出力スイッチ回路３０、及び判定部４０の部分が示されている。
【００２８】
正極参照電圧発生回路１２は、少なくとも２個のガンマ電圧ＶＧ１（＋）、ＶＧ２（＋）を供給され、その分圧等により必要数（複数）の正極参照電圧（ＶＲ＋）を生成し、正極デコーダ１１へ出力する。ただし、複数の正極参照電圧（ＶＲ＋）のうち、最大値はガンマ電圧ＶＧ２（＋）以下であり、最小値はガンマ電圧ＶＧ１（＋）以上である。この図の例では、２個のガンマ電圧を供給され、そのガンマ電圧の最大値をＶＧ２（＋）とし、最小値をＶＧ１（＋）とする。なお、正極参照電圧発生回路１２は、複数組の正極デコーダ１１、正極アンプ１０に対して１つ設ける構成としてもよい。
【００２９】
正極デコーダ１１は、正極参照電圧発生回路１２から複数の正極参照電圧（ＶＲ＋）を供給される。そして、その複数の正極参照電圧（ＶＲ＋）の中から、供給される第１の映像データ（デジタル）Ｄ１に応じた少なくとも１つ（複数可）の参照電圧Ｖ１１を選択し、デコードされた第１の映像データとして出力する。正極デコーダ１１は、高位電圧源ＶＤＤ２及び中位電圧源ＶＤＤ１を供給される。
【００３０】
正極アンプ１０は、正極デコーダ１１から、選択された少なくとも１つの参照電圧Ｖ１１（デコードされた第１の映像データ）を供給される。また、判定部４０から、データドライバ９８の駆動がＨａｌｆ−ＶＤＤ駆動かＦｕｌｌ−ＶＤＤ駆動かを示す判定信号４１を供給される。そして、その判定信号４１に基づいて、その参照電圧Ｖ１１を増幅して正極階調電圧Ｖｏｕｔ１を生成する。そのとき、Ｈａｌｆ−ＶＤＤ駆動かＦｕｌｌ−ＶＤＤ駆動かに対応して、動作設定を変更する。動作モードに応じた動作設定の変更例（図９）は後述する。正極アンプ１０は、その正極階調電圧Ｖｏｕｔ１をアンプ出力端子Ｎ１１に出力する。正極アンプ１０は、差動部１０Ａを除いて、高位電圧源ＶＤＤ２及び低位電圧源ＶＢＯＴを供給される。低位電圧源ＶＢＯＴは、Ｈａｌｆ−ＶＤＤ動作のときは対向基板電圧ＶＣＯＭ付近の電位で、正極参照電圧発生回路１２の階調出力ＶＲＭ＋の最低電圧付近の電圧であり、Ｆｕｌｌ−ＶＤＤ動作のときは低位電圧源ＶＳＳ付近の電圧を供給される。差動部１０Ａは、高位電圧源ＶＤＤ２及び低位電圧源ＶＳＳを供給される。
【００３１】
負極参照電圧発生回路２２は、少なくとも２個のガンマ電圧ＶＧ１（−）、ＶＧ２（−）を供給され、その分圧等により必要数（複数）の負極参照電圧（ＶＲ−）を生成し、負極デコーダ２１へ出力する。ただし、複数の負極参照電圧（ＶＲ−）のうち、最大値はガンマ電圧ＶＧ２（−）以下であり、最小値はガンマ電圧ＶＧ１（−）以上である。この図の例では、２個のガンマ電圧を供給され、そのガンマ電圧の最大値をＶＧ２（−）とし、最小値をＶＧ１（−）とする。なお、負極参照電圧発生回路２２は、複数組の負極デコーダ２１、負極アンプ２０に対して１つ設ける構成としてもよい。
【００３２】
負極デコーダ２１は、負極参照電圧発生回路２２から複数の負極参照電圧（ＶＲ−）を供給される。そして、その複数の負極参照電圧（ＶＲ−）の中から、供給される第２の映像データ（デジタル）Ｄ２に応じた少なくとも１つ（複数可）の参照電圧Ｖ２１を選択し、デコードされた第２の映像データとして出力する。負極デコーダ２１は、中位電圧源ＶＤＤ１及び低位電圧源ＶＳＳを供給される。
【００３３】
負極アンプ２０は、負極デコーダ２１から、選択された少なくとも１つの参照電圧Ｖ２１（デコードされた第２の映像データ）を供給される。また、判定部４０から、データドライバ９８の駆動がＨａｌｆ−ＶＤＤ駆動かＦｕｌｌ−ＶＤＤ駆動かを示す判定信号４１を供給される。そして、その判定信号４１に基づいて、その参照電圧Ｖ２１を増幅して負極階調電圧Ｖｏｕｔ２を生成する。そのとき、Ｈａｌｆ−ＶＤＤ駆動かＦｕｌｌ−ＶＤＤ駆動かに対応して、動作設定を変更する。動作モードに応じた動作設定の変更例（図９）は後述する。負極アンプ２０は、その負極階調電圧Ｖｏｕｔ２をアンプ出力端子Ｎ１２に出力する。負極アンプ２０は、差動部２０Ａを除いて、高位電圧源ＶＴＯＰ及び低位電圧源ＶＳＳを供給される。高位電圧源ＶＴＯＰは、Ｈａｌｆ−ＶＤＤ動作のときは対向基板電圧ＶＣＯＭ付近の電位で、負極参照電圧発生回路２２の階調出力ＶＲＭ−の最高電圧付近の電圧であり、Ｆｕｌｌ−ＶＤＤ動作のときは高位電圧源ＶＤＤ２付近の電圧を供給される。差動部２０Ａは、高位電圧源ＶＤＤ２及び低位電圧源ＶＳＳを供給される。
【００３４】
出力スイッチ回路３０は、図３で説明したように、制御信号Ｓ１、Ｓ２に応じて、正極アンプ１０及び負極アンプ２０の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２をドライバ出力端子Ｐ１、Ｐ２に切替えて出力する。
【００３５】
判定部４０は、正極参照電圧発生回路１２及び負極参照電圧発生回路２２より選定された基準電圧（ＶＲＭ＋、ＶＲＭ−）と、正極アンプ１０及び負極アンプ２０に供給される電源電圧ＶＢＯＴ、ＶＴＯＰとに基づいて、データドライバ９８の駆動がＨａｌｆ−ＶＤＤ駆動かＦｕｌｌ−ＶＤＤ駆動かを判定し、判定結果を示す判定信号４１を正極アンプ１０及び負極アンプ２０へ出力する。
【００３６】
次に、Ｈａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧、及びＦｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧について、それぞれ図面を参照して説明する。ここで、図５Ａ、図６Ａ、図７Ａ、及び図８Ａは、Ｈａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧について説明する図である。一方、図５Ｂ、図６Ｂ、図７Ｂ、及び図８Ｂは、Ｆｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧について説明する図である。
【００３７】
まず、Ｈａｌｆ−ＶＤＤ駆動の場合について説明する。
図５Ａは、Ｈａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の関係を示す模式図である。詳しくは後述するが、電源（ＶＳＳ、ＶＢＯＴ、ＶＴＯＰ、ＶＤＤ２）及びガンマ（γ）電圧（ＶＧ１（−）、ＶＧ２（−）、ＶＧ１（＋）、ＶＧ２（＋））の電圧関係は、図の上方向に行くに従って高くなる。以降の図も同様である。図６Ａは、正極性及び負極性のガンマ曲線がクロスする場合のＨａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の大小関係を示す模式図である。また、図７Ａは、正極性及び負極性のガンマ曲線がクロスしない場合のＨａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の大小関係を示す模式図である。図８Ａは、Ｈａｌｆ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の関係を示す模式図である。
【００３８】
図５Ａに示されるように、Ｈａｌｆ−ＶＤＤ駆動では、正極アンプ１０（差動部１０Ａを除く）に高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴが供給され、負極アンプ２０（差動部２０Ａを除く）に高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳが供給される。この時、図６Ａのようにガンマ曲線がクロスする場合にはＶＢＯＴ＜ＶＴＯＰであり、図７Ａのようにガンマ曲線がクロスしない場合にはＶＢＯＴ≒ＶＴＯＰである。しかし、出力をＲａｉｌ  ｔｏ  Ｒａｉｌにするためには、ＶＢＯＴ＜ＶＴＯＰとするのが好ましい。もちろん、データドライバの電源電圧とＬＣＤに印加する電圧の関係に十分な余裕がある場合、ＶＧ１（＋）＞ＶＢＯＴ≧ＶＴＯＰ＞ＶＧ２（−）とすることもある。
どちらの場合も、正極アンプ１０に供給される電圧源の電位差は（ＶＤＤ２−ＶＢＯＴ）であり、負極アンプ２０に供給される電圧源の電位差は（ＶＴＯＰ−ＶＳＳ）であり、Ｈａｌｆ−ＶＤＤ動作となっていることが分かる。
【００３９】
より詳細には、図６Ａ、図７Ａに示されるように、Ｈａｌｆ−ＶＤＤ駆動において、正極アンプ１０に供給される高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴ、負極アンプ２０に供給される高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳの大小関係は、
ＶＤＤ２＞ＶＴＯＰ＞ＶＢＯＴ＞ＶＳＳ      （１Ａ）
又は
ＶＤＤ２＞ＶＴＯＰ≒ＶＢＯＴ＞ＶＳＳ      （１Ｂ）
である。また、正極参照電圧発生回路１２に供給されるガンマ電圧ＶＧ２（＋）、ＶＧ１（＋）、正極アンプ１０に供給される高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴの大小関係は、
ＶＤＤ２＞ＶＧ２（＋）＞ＶＧ１（＋）＞ＶＢＯＴ      （２）
である。更に、負極参照電圧発生回路２２に供給されるガンマ電圧ＶＧ２（−）、ＶＧ１（−）、負極アンプ２０に供給される高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳの大小関係は、
ＶＴＯＰ＞ＶＧ２（−）＞ＶＧ１（−）＞ＶＳＳ      （３）
である。また更に、ガンマ電圧ＶＧ２（＋）、基準電圧ＶＲＭ＋、高位電圧源ＶＴＯＰの大小関係は、
ＶＧ２（＋）＞ＶＲＭ＋＞ＶＴＯＰ      （４）
であり、低位電圧源ＶＢＯＴ、基準電圧ＶＲＭ−、ガンマ電圧ＶＧ１（−）の大小関係は、
ＶＢＯＴ＞ＶＲＭ−＞ＶＧ１（−）      （５）
である。
【００４０】
図８Ａで、判定部４０を例えばコンパレータ回路４０Ａとする。そして、そのコンパレータ回路４０Ａの反転入力及び非反転入力にそれぞれＶＴＯＰ及び基準電圧ＶＲＭ＋を入力すれば、Ｈａｌｆ−ＶＤＤ駆動ならば、ハイ（Ｈｉｇｈ）レベルの電圧が判定信号４１として出力される。
【００４１】
一方、図８Ａで判定部４０を例えばコンパレータ回路４０Ｂとする。そして、そのコンパレータ回路４０Ｂの反転入力及び非反転入力にそれぞれ基準電圧ＶＲＭ−及びＶＢＯＴを入力すれば、Ｈａｌｆ−ＶＤＤ駆動ならば、同様に、ハイ（Ｈｉｇｈ）レベルの電圧が判定信号４１として出力される。
【００４２】
次に、Ｆｕｌｌ−ＶＤＤ駆動の場合について説明する。
一方、図５Ｂは、Ｆｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の関係を示す模式図である。図６Ｂは、正極性及び負極性のガンマ曲線がクロスする場合のＦｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の大小関係を示す模式図である。また、図７Ｂは、正極性及び負極性のガンマ曲線がクロスしない場合のＦｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の大小関係を示す模式図である。図８Ｂは、Ｆｕｌｌ−ＶＤＤ駆動でのデータドライバに供給される電圧同士の関係を示す模式図である。
【００４３】
図５Ｂに示されるように、Ｆｕｌｌ−ＶＤＤ駆動では、正極アンプ１０（差動部１０Ａを除く）に高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴが供給され、負極アンプ２０（差動部２０Ａを除く）に高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳが供給され、ＶＤＤ２≒ＶＴＯＰ、ＶＢＯＴ≒ＶＳＳとなる。どちらの場合も、正極アンプ１０に供給される電圧源の電位差は（ＶＤＤ２−ＶＢＯＴ（≒ＶＳＳ））であり、負極アンプ２０に供給される電圧源の電位差は（ＶＴＯＰ（≒ＶＤＤ２）−ＶＳＳ）であり、Ｆｕｌｌ−ＶＤＤ動作となっていることが分かる。
【００４４】
より詳細には、図６Ｂ、図７Ｂに示されるように、Ｆｕｌｌ−ＶＤＤ駆動において、正極アンプ１０に供給される高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴ、負極アンプ２０に供給される高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳの大小関係は、
ＶＤＤ２≒ＶＴＯＰ＞ＶＢＯＴ≒ＶＳＳ      （１Ｃ）
である。また、正極参照電圧発生回路１２に供給されるガンマ電圧ＶＧ２（＋）、ＶＧ１（＋）、正極アンプ１０に供給される高位電圧源ＶＤＤ２、低位電圧源ＶＢＯＴの大小関係は、上記の式（２）と同じである。更に、負極参照電圧発生回路２２に供給されるガンマ電圧ＶＧ２（−）、ＶＧ１（−）、負極アンプ２０に供給される高位電圧源ＶＴＯＰ、低位電圧源ＶＳＳの大小関係は、上記の式（３）と同じである。
また更に、ガンマ電圧ＶＧ２（＋）、基準電圧ＶＲＭ＋、高位電圧源ＶＴＯＰの大小関係は、
ＶＲＭ＋＜ＶＧ２（＋）＜ＶＴＯＰ      （６）
であり、低位電圧源ＶＢＯＴ、基準電圧ＶＲＭ−、ガンマ電圧ＶＧ１（−）の大小関係は、
ＶＢＯＴ＜ＶＧ１（−）＜ＶＲＭ−      （７）
である。
【００４５】
図８Ｂで、判定部４０を上記のコンパレータ回路４０Ａとし、入力を同じにすれば、Ｆｕｌｌ−ＶＤＤ駆動ならば、ロー（Ｌｏｗ）レベルの電圧が判定信号４１として出力される。一方、判定部４０を上記のコンパレータ回路４０Ｂとし、入力を同じにすれば、Ｆｕｌｌ−ＶＤＤ駆動ならば、同様に、ロー（Ｌｏｗ）レベルの電圧が判定信号４１として出力される。
【００４６】
以上のように、判定部４０は、正極参照電圧発生回路１２より選定された基準電圧ＶＲＭ＋と負極アンプ２０に供給される電源電圧ＶＴＯＰとの比較結果、又は、負極参照電圧発生回路２２より選定された基準電圧ＶＲＭ−と正極アンプ１０に供給される電源電圧ＶＢＯＴとの比較結果により、データドライバ９８の駆動がＨａｌｆ−ＶＤＤ駆動ならばハイレベルの電圧を、Ｆｕｌｌ−ＶＤＤ駆動ならばローレベルの電圧を判定信号４１として出力する。それにより、正極アンプ１０及び負極アンプ２０は、その判定信号４１に基づいて、Ｈａｌｆ−ＶＤＤ駆動又はＦｕｌｌ−ＶＤＤ駆動の動作を実行することができる。なお、判定部４０としては、コンパレータ回路４０Ａ及びコンパレータ回路４０Ｂのいずれか一方を用いれば十分であり、両方を用いる必要はない。
【００４７】
上記の例では、汎用的な実施例として、ガンマ曲線がクロスする場合／クロスしない場合にかかわらず、基準電圧ＶＲＭ＋として、Ｈａｌｆ−ＶＤＤ動作時のＶＴＯＰよりも高い電圧の＋極性ガンマ電圧のどれを選択しても良い。また、基準電圧ＶＲＭ−として、Ｈａｌｆ−ＶＤＤ動作時のＶＢＯＴよりも低い電圧の−極性ガンマ電圧のどれを選択してもよい。
例えば、基準電圧ＶＲＭ＋として、第１の映像データＤ１のデコードで参照される正極参照電圧ＶＲ＋や、デコードされた第１の映像データの電圧であっても良い。同様に、基準電圧ＶＲＭ−として、第２の映像データＤ２のデコードで参照される負極参照電圧ＶＲ−や、デコードされた第２の映像データの電圧であっても良い。
上記の各例に示される判定用の基準となる電圧は、上記式（４）及び／又は式（５）を満足することを条件として選択されている。すなわち、そのような条件を必ず有していれば、判定用の基準電圧として、他の回路の他の電圧を用いてもよい。
なお、図７Ａの様に、ガンマ曲線がクロスしない場合、ＶＧ１（＋）＞ＶＴＯＰ、ＶＢＯＴ＞ＶＧ２（−）であることが分かっていれば、判定部４０は、判定用に、正極参照電圧発生回路１２より選定された基準電圧ＶＲＭ＋として＋極性のコモン側γ端子（例示：ＶＧ１（＋））、及び／又は、負極参照電圧発生回路２２より選定された基準電圧ＶＲＭ−として−極性のコモン側γ端子（ＶＧ２（−））をそれぞれ用いてもよいことは明らかである。
【００４８】
図９は、図４の正極アンプ１０と負極アンプ２０、判定部４０、及び出力スイッチ回路３０の回路図であり、正極アンプ１０と負極アンプ２０を等価回路に置き換えて、判定部４０によって動作モードに応じた動作設定の変更を行う例を具体的に示した図である。正極アンプ１０及び負極アンプ２０は、ＡＢ級出力回路を応用したものであり、中間段（１０Ｂ、２０Ｂ）の抵抗を調整することにより、出力段（１０Ｃ、２０Ｃ）のトランジスタのゲート電位が調整されアンプ能力の切り替えを行っている。以下詳細に説明する。
【００４９】
正極アンプ１０は、差動入力段（差動部）１０Ａ、中間段１０Ｂ及び出力段１０Ｃを備えている。差動入力段（差動部）１０Ａは、入力を差動増幅する。出力段１０Ｃは、差動増幅出力をＡＢ級増幅する。中間段１０Ｂは、出力段部１０Ｃでの出力の波形歪みを補正する。正極アンプ１０は、判定部４０の判定信号４１に基づいて、中間段１０Ｂの電位を変えて、出力段１０Ｃのトランジスタのゲート電圧を調整する。それにより、Ｈａｌｆ−ＶＤＤ駆動及びＦｕｌｌ−ＶＤＤ駆動の動作を切り換えて実行することができる。
【００５０】
正極アンプ１０の差動入力段１０Ａは、電流源Ｍ１５と、Ｎｃｈ差動対（Ｍ１１、Ｍ１２）と、Ｐｃｈカレントミラー（Ｍ１３、Ｍ１４）とを備えている。電流源Ｍ１５は、第１端子に低位電圧源ＶＳＳを接続されている。Ｎｃｈ差動対（Ｍ１１、Ｍ１２）は、その共通ソースに電流源Ｍ１５の第２端子を接続されている。Ｐｃｈカレントミラー（Ｍ１３、Ｍ１４）は、Ｎｃｈ差動対（Ｍ１１、Ｍ１２）の出力対と高位電圧源ＶＤＤ２との間に接続されている。Ｎｃｈ差動対（Ｍ１１、Ｍ１２）は、入力対の非反転入力端（Ｍ１２のゲート）に正極参照電圧Ｖ１１（デコードされた第１の映像データ）を供給され、反転入力端（Ｍ１１のゲート）にアンプ出力端子Ｎ１１を接続される。
【００５１】
正極アンプ１０の出力段（増幅段）１０Ｃは、増幅トランジスタＭ１６と、増幅トランジスタＭ１８とを備えている。増幅トランジスタＭ１６（Ｐｃｈ）は、Ｐｃｈカレントミラー（Ｍ１３、Ｍ１４）の入力端（Ｍ１２とＭ１４との接続点）をゲートに接続され、高位電圧源ＶＤＤ２及びアンプ出力端子Ｎ１１をソース及びドレインに接続され、充電作用を有している。増幅トランジスタＭ１８（Ｎｃｈ）は、電流源Ｍ５４の第２端子をゲートに接続され、低位電圧源ＶＢＯＴ及びアンプ出力端子Ｎ１１をソース及びドレインに接続され、放電作用を有している。
【００５２】
この場合、差動入力段（差動部）１０Ａに入力された正極参照電圧Ｖ１１（デコードされた第１の映像データ）は、出力段（増幅段）１０Ｃにおいて高位電圧源ＶＤＤ２から低位電圧源ＶＢＯＴの範囲の電圧に増幅される。Ｆｕｌｌ−ＶＤＤ駆動の場合、低位電圧源ＶＢＯＴは概ね低位電圧源ＶＳＳと等しくなる。すなわち、増幅可能な電圧範囲は、概ねＶＤＤ２〜ＶＳＳとなる。一方、Ｈａｌｆ−ＶＤＤ駆動の場合、低位電圧源ＶＢＯＴは概ね（ＶＤＤ２−ＶＳＳ）／２程度になる。すなわち、増幅可能な電圧範囲は、概ねＶＤＤ２〜（ＶＤＤ２−ＶＳＳ）／２となる。
【００５３】
正極アンプ１０の中間段１０Ｂは、浮遊電流源Ｍ５１、Ｍ５２と、スイッチＳＷＰ１、ＳＷＮ１と、抵抗Ｒ５１、Ｒ５２と、電流源Ｍ５３、Ｍ５４とを備えている。電流源Ｍ５３は、高位電圧源ＶＤＤ２と増幅トランジスタＭ１６のゲートとの間に接続される。電流源Ｍ５４は、低位電圧源ＶＢＯＴと増幅トランジスタＭ１８のゲートとの間に接続される。浮遊電流源Ｍ５１、Ｍ５２の合計電流が、電流源Ｍ５３及びＭ５４のそれぞれとほぼ等しい電流に設定される。
【００５４】
浮遊電流源Ｍ５１は、バイアス電圧ＢＰ１をゲートに供給され、増幅トランジスタＭ１６のゲートをソースに接続され、並列接続されたスイッチＳＷＰ１及び抵抗Ｒ５１の一端をドレインに接続されたＰｃｈトランジスタＭ５１からなる。浮遊電流源Ｍ５２は、バイアス電圧ＢＮ１をゲートに供給され、増幅トランジスタＭ１８のゲートをソースに接続され、並列接続されたスイッチＳＷＮ１及び抵抗Ｒ５２の一端をドレインに接続されたＮｃｈトランジスタＭ５２からなる。並列接続されたスイッチＳＷＰ１及び抵抗Ｒ５１の他端、及びＮｃｈトランジスタＭ５２のソースは、いずれも増幅トランジスタＭ１８のゲートに接続されている。また、並列接続されたスイッチＳＷＮ１及び抵抗Ｒ５２の他端、及びＰｃｈトランジスタＭ５１のソースは、いずれも増幅トランジスタＭ１６のゲートに接続されている。スイッチＳＷＰ１、ＳＷＮ１は、判定部４０からの制御信号４１によりオン／オフする。
【００５５】
Ｆｕｌｌ−ＶＤＤ動作の場合、ＶＢＯＴ≒ＶＳＳであり、電圧範囲は概ねＶＤＤ２〜ＶＳＳとなる。スイッチＳＷＰ１、ＳＷＮ１は、判定部４０からの制御信号４１によりオフになる。その結果、増幅トランジスタＭ１６のゲートと増幅トランジスタＭ１８のゲートとの間は、直列接続された浮遊電流源Ｍ５１（Ｐｃｈトランジスタ）及び抵抗Ｒ５１と、直列接続された抵抗Ｒ５２及び浮遊電流源Ｍ５２（Ｎｃｈトランジスタ）とが並列に接続された状態となる。すなわち、並列接続部分での電圧降下が相対的に大きくなるように調整される。これにより、電流源Ｍ５３、並列接続部分（浮遊電流源Ｍ５１、Ｍ５２、抵抗Ｒ５１、Ｒ５２）、電流源Ｍ５４での電圧分配が調整され、出力段１０ＣのトランジスタＭ１６、Ｍ１８のゲート電位をＦｕｌｌ−ＶＤＤ動作に適した所望の値に調整することができる。それにより、正極アンプ１０ＡをＦｕｌｌ−ＶＤＤ動作用のアンプとすることができる。
【００５６】
一方、Ｈａｌｆ−ＶＤＤ動作の場合、ＶＢＯＴ≒ＶＴＯＰであり、電圧範囲は概ねＶＤＤ２〜（ＶＤＤ２−ＶＳＳ）／２となる。スイッチＳＷＰ１、ＳＷＮ１は、判定部４０からの制御信号４１によりオンになる。その結果、抵抗Ｒ５１及び抵抗Ｒ５２がバイパスされ、増幅トランジスタＭ１６のゲートと増幅トランジスタＭ１８のゲートとの間は、浮遊電流源Ｍ５１（Ｐｃｈトランジスタ）と、浮遊電流源Ｍ５２（Ｎｃｈトランジスタ）とが並列に接続された状態となる。すなわち、並列接続部分での電圧降下が相対的に小さくなるように調整される。これにより、電流源Ｍ５３、並列接続部分（浮遊電流源Ｍ５１、Ｍ５２）、電流源Ｍ５４での電圧分配が調整され、出力段１０ＣのトランジスタＭ１６、Ｍ１８のゲート電位をＨａｌｆ−ＶＤＤ動作に適した所望の値に調整することができる。それにより、正極アンプ１０ＡをＨａｌｆ−ＶＤＤ動作用のアンプとすることができる。
【００５７】
このように、並列接続されたスイッチＳＷＰ１及び抵抗Ｒ５１、及び並列接続されたスイッチＳＷＮ１及び抵抗Ｒ５２を設け、両スイッチをオン／オフさせることにより、中間段１０Ｂの電位を変えて、出力段１０Ｃの増幅トランジスタＭ１６、Ｍ１８のゲート電圧を調整することができる。それにより、正極アンプ１０をＨａｌｆ−ＶＤＤ動作とＦｕｌｌ−ＶＤＤ動作とを切り換えて動作させることが出来る。
【００５８】
同様に、負極アンプ２０は、差動入力段２０Ａ、中間段２０Ｂ、出力段２０Ｃを備えている。差動入力段（差動部）２０Ａは、入力を差動増幅する。出力段２０Ｃは、差動増幅出力をＡＢ級増幅する。中間段２０Ｂは、出力段部２０Ｃでの出力の波形歪みを補正する。負極アンプ２０は、判定部４０の判定信号４１に基づいて、中間段２０Ｂの電位を変えて、出力段２０Ｃのトランジスタのゲート電圧を調整する。それにより、Ｈａｌｆ−ＶＤＤ駆動及びＦｕｌｌ−ＶＤＤ駆動の動作を切り換えて実行することができる。
【００５９】
負極アンプ２０の差動入力段２０Ａは、電流源Ｍ２５と、Ｐｃｈ差動対（Ｍ２１、Ｍ２２）と、Ｎｃｈカレントミラー（Ｍ２３、Ｍ１４）とを備えている。電流源Ｍ２５は、第１端子に高位電圧源ＶＤＤ２を接続されている。Ｐｃｈ差動対（Ｍ２１、Ｍ２２）は、その共通ソースに電流源Ｍ２５の第２端子を接続されている。Ｎｃｈカレントミラー（Ｍ２３、Ｍ２４）は、Ｐｃｈ差動対（Ｍ２１、Ｍ２２）の出力対と低位電圧源ＶＳＳとの間に接続されている。Ｐｃｈ差動対（Ｍ２１、Ｍ２２）は、入力対の非反転入力端（Ｍ２２のゲート）に負極参照電圧Ｖ２１（デコードされた第２の映像データ）を供給され、反転入力端（Ｍ２１のゲート）にアンプ出力端子Ｎ１２を接続される。
【００６０】
負極アンプ２０の出力段（増幅段）２０Ｃは、増幅トランジスタＭ２６と、増幅トランジスタＭ２８とを備えている。増幅トランジスタＭ２６（Ｎｃｈ）は、Ｎｃｈカレントミラー（Ｍ２３、Ｍ２４）の入力端（Ｍ２２とＭ２４との接続点）をゲートに接続され、低位電圧源ＶＳＳ及びアンプ出力端子Ｎ１２をソース及びドレインに接続され、放電作用を有している。増幅トランジスタＭ２８（Ｐｃｈ）は、電流源Ｍ６３の第２端子をゲートに接続され、高位電圧源ＶＴＯＰ及びアンプ出力端子Ｎ１２をソース及びドレインに接続され、充電作用を有している。
【００６１】
この場合、差動入力段（差動部）２０Ａに入力された負極参照電圧Ｖ２１（デコードされた第２の映像データ）は、出力段（増幅段）２０Ｃにおいて高位電圧源ＶＴＯＰから低位電圧源ＶＳＳの範囲の電圧に増幅される。Ｆｕｌｌ−ＶＤＤ駆動の場合、高位電圧源ＶＴＯＰは概ね高位電圧源ＶＤＤ２と等しくなる。すなわち、増幅可能な電圧範囲は、概ねＶＤＤ２〜ＶＳＳとなる。一方、Ｈａｌｆ−ＶＤＤ駆動の場合、高位電圧源ＶＴＯＰは概ね（ＶＤＤ２−ＶＳＳ）／２程度になる。すなわち、増幅可能な電圧範囲は、概ね（ＶＤＤ２−ＶＳＳ）／２〜ＶＳＳとなる。この場合、高位電圧源ＶＴＯＰは低位電圧源ＶＢＯＴと同程度である。
【００６２】
負極アンプ２０の中間段１０Ｂは、浮遊電流源Ｍ６１、Ｍ６２と、スイッチＳＷＰ２、ＳＷＮ２と、抵抗Ｒ６１、Ｒ６２と、電流源Ｍ６３、Ｍ６４とを備えている。電流源Ｍ６４は、低位電圧源ＶＳＳと増幅トランジスタＭ２６のゲートとの間に接続される。電流源Ｍ６３は、高位電圧源ＶＴＯＰと増幅トランジスタＭ２８のゲートとの間に接続される。浮遊電流源Ｍ６１、Ｍ６２の合計電流が、電流源Ｍ６３及びＭ６４のそれぞれとほぼ等しい電流に設定される。
【００６３】
浮遊電流源Ｍ６１は、バイアス電圧ＢＰ２をゲートに供給され、増幅トランジスタＭ２８のゲートをソースに接続され、並列接続されたスイッチＳＷＰ２及び抵抗Ｒ６１の一端をドレインに接続されたＰｃｈトランジスタＭ６１からなる。浮遊電流源Ｍ６２は、バイアス電圧ＢＮ２をゲートに供給され、増幅トランジスタＭ２６のゲートをソースに接続され、並列接続されたスイッチＳＷＮ２及び抵抗Ｒ６２の一端をドレインに接続されたＮｃｈトランジスタＭ６２からなる。ＰｃｈトランジスタＭ６１のソース、及び並列接続されたスイッチＳＷＮ２及び抵抗Ｒ６２の他端は、いずれも増幅トランジスタＭ２８のゲートに接続されている。また、並列接続されたスイッチＳＷＰ２及び抵抗Ｒ６１の他端、及びＮｃｈトランジスタＭ６２のソースは、いずれも増幅トランジスタＭ２６のゲートに接続されている。スイッチＳＷＰ２、ＳＷＮ２は、判定部４０からの制御信号４１によりオン／オフする。
【００６４】
Ｆｕｌｌ−ＶＤＤ動作の場合、ＶＴＯＰ≒ＶＤＤ２であり、電圧範囲は概ねＶＤＤ２〜ＶＳＳとなる。スイッチＳＷＰ２、ＳＷＮ２は、判定部４０からの制御信号４１によりオフになる。その結果、増幅トランジスタＭ２６のゲートと増幅トランジスタＭ２８のゲートとの間は、直列接続された抵抗Ｒ６１及び浮遊電流源Ｍ６１（Ｐｃｈトランジスタ）と、直列接続された浮遊電流源Ｍ６２（Ｎｃｈトランジスタ）及び抵抗Ｒ６２とが並列に接続された状態となる。すなわち、並列接続部分での電圧降下が相対的に大きくなるように調整される。これにより、電流源Ｍ６３、並列接続部分（浮遊電流源Ｍ６１、Ｍ６２、抵抗Ｒ６１、Ｒ６２）、電流源Ｍ６４での電圧分配が調整され、出力段２０ＣのトランジスタＭ２８、Ｍ２６のゲート電位をＦｕｌｌ−ＶＤＤ動作に適した所望の値に調整することができる。それにより、負極アンプ２０ＡをＦｕｌｌ−ＶＤＤ動作用のアンプとすることができる。
【００６５】
一方、Ｈａｌｆ−ＶＤＤ動作の場合、ＶＴＯＰ≒ＶＢＯＴであり、電圧範囲は概ね（ＶＤＤ２−ＶＳＳ）／２〜ＶＳＳとなる。スイッチＳＷＰ２、ＳＷＮ２は、判定部４０からの制御信号４１によりオンになる。その結果、抵抗Ｒ６１及び抵抗Ｒ６２がバイパスされ、増幅トランジスタＭ２６のゲートと増幅トランジスタＭ２８のゲートとの間は、浮遊電流源Ｍ６１（Ｐｃｈトランジスタ）と、浮遊電流源Ｍ６２（Ｎｃｈトランジスタ）とが並列に接続された状態となる。すなわち、並列接続部分での電圧降下が相対的に小さくなるように調整される。これにより、電流源Ｍ６３、並列接続部分（浮遊電流源Ｍ６１、Ｍ６２）、電流源Ｍ６４での電圧分配が調整され、出力段２０ＣのトランジスタＭ２８、Ｍ２６のゲート電位をＨａｌｆ−ＶＤＤ動作に適した所望の値に調整することができる。それにより、負極アンプ２０ＡをＨａｌｆ−ＶＤＤ動作用のアンプとすることができる。
【００６６】
このように、並列接続されたスイッチＳＷＰ２及び抵抗Ｒ６１、及び並列接続されたスイッチＳＷＮ２及び抵抗Ｒ６２を設け、両スイッチをオン／オフさせることにより、中間段１０Ｂの電位を変えて、出力段２０Ｃの増幅トランジスタＭ２６、Ｍ２８のゲート電圧を調整することができる。それにより、Ｈａｌｆ−ＶＤＤ動作とＦｕｌｌ−ＶＤＤ動作とを切り換えて動作させることが出来る。
【００６７】
なお、上記正極アンプ１０及び負極アンプ２０の回路構成は一例であり、本発明はその例に限定されるものではない。すなわち、判定信号に基づいてＨａｌｆ−ＶＤＤ動作／Ｆｕｌｌ−ＶＤＤ動作を切り替え可能であれば、他の回路構成を用いることも可能である。
【００６８】
次に、本発明の実施の形態に係る液晶表示用ドライバとしてのデータドライバの動作について説明する。
【００６９】
（１）Ｈａｌｆ−ＶＤＤ動作
図４、図８Ａ、及び図９を参照して、Ｈａｌｆ−ＶＤＤ動作時では、電源電圧ＶＢＯＴとして負極参照電圧発生回路２２から選定された基準電圧ＶＲＭ−より高い電圧が、また、電源電圧ＶＴＯＰとして正極参照電圧発生回路１２から選定された基準電圧ＶＲＭ＋より低い電圧がそれぞれ与えられる。例えば、以下の条件である。
ＶＢＯＴ＞基準電圧ＶＲＭ−
ＶＴＯＰ＜基準電圧ＶＲＭ＋
この場合、判定部４０はＨａｌｆ−ＶＤＤ動作を示す判定信号４１（ハイレベルの電圧）を出力する。
【００７０】
正極アンプ１０の中間段１０ＢのＳＷＰ１、ＳＷＮ１は、判定信号４１に基づいてそれぞれＯＮになる。その結果、出力段１０ＣのトランジスタＭ１６、Ｍ１８のゲート電位が調整され、正極アンプ１０はＨａｌｆ−ＶＤＤ動作用に切り替えられて動作する。同様に、負極アンプ２０の中間段２０ＢのＳＷＰ２、ＳＷＮ２は、判定信号４１に基づいてそれぞれＯＮになる。その結果、出力段２０ＣのトランジスタＭ２６、Ｍ２８のゲート電位が調整され、負極アンプ２０はＨａｌｆ−ＶＤＤ動作用に切り替えられて動作する。
【００７１】
正極参照電圧発生回路１２は、少なくとも二つのガンマ電圧ＶＧ２（＋）、ＶＧ１（＋）に基づいて、複数の正極参照電圧ＶＲ＋を生成して出力する。正極デコーダ１１は、正極参照電圧発生回路１２から供給される正極参照電圧ＶＲ＋に基づいて、入力された映像データに対応した、少なくとも一つの正極参照電圧Ｖ１１を選択して、デコードされた第１の映像データとして出力する。正極アンプ１０は、判定部４０の判定に基づいて、Ｈａｌｆ−ＶＤＤ動作を行い、正極デコーダ１１から出力された正極参照電圧Ｖ１１を演算増幅して出力電圧Ｖｏｕｔ１を出力スイッチ回路３０に供給する。
【００７２】
負極参照電圧発生回路２２は、少なくとも二つのガンマ電圧ＶＧ２（−）、ＶＧ１（−）に基づいて、複数の負極参照電圧ＶＲ−を生成する。負極デコーダ２１は、負極参照電圧発生回路２２から供給される負極参照電圧ＶＲ−に基づいて、入力された映像データに対応した、少なくとも一つの負極参照電圧Ｖ２１を選択して、デコードされた第２の映像データとして出力する。負極アンプ２０は、判定部４０の判定に基づいて、Ｈａｌｆ−ＶＤＤ動作を行い、負極デコーダ２１から出力された負極参照電圧Ｖ２１を演算増幅して出力電圧Ｖｏｕｔ２を出力スイッチ回路３０に供給する。
【００７３】
出力スイッチ回路３０は、正極アンプ１０の出力電圧Ｖｏｕｔ１及び負極アンプ２０の出力電圧Ｖｏｕｔ２を、制御信号Ｓ１、Ｓ２に応じて前述の２端子Ｐ１、Ｐ２へ切り替え出力する。
【００７４】
（２）Ｆｕｌｌ−ＶＤＤ動作
図４、図８Ｂ、及び図９を参照して、Ｆｕｌｌ−ＶＤＤ動作時では、電源電圧ＶＢＯＴとして負極参照電圧発生回路２２から選定された基準電圧ＶＲＭ−より低い電圧が、また、電源電圧ＶＴＯＰとして正極参照電圧発生回路１２から選定された基準電圧ＶＲＭ＋より高い電圧がそれぞれ与えられる。例えば、以下の条件である。
ＶＢＯＴ≒ＶＳＳ  ＜基準電圧ＶＲＭ−
ＶＴＯＰ＝ＶＤＤ２＞基準電圧ＶＲＭ＋
この場合、判定部４０はＦｕｌｌ−ＶＤＤ動作を示す判定信号４１（ローレベルの電圧）を出力する。
【００７５】
正極アンプ１０の中間段１０ＢのＳＷＰ１、ＳＷＮ１は、判定信号４１に基づいてそれぞれＯＦＦになる。その結果、出力段１０ＣのトランジスタＭ１６、Ｍ１８のゲート電位が調整され、正極アンプ１０はＦｕｌｌ−ＶＤＤ動作用に切り替えられて動作する。同様に、負極アンプ２０の中間段２０ＢのＳＷＰ２、ＳＷＮ２は、判定信号４１に基づいてそれぞれＯＦＦになる。その結果、出力段２０ＣのトランジスタＭ２６、Ｍ２８のゲート電位が調整され、負極アンプ２０はＦｕｌｌ−ＶＤＤ動作用に切り替えられて動作する。
【００７６】
その他の動作については、正極アンプ１０がＦｕｌｌ−ＶＤＤ動作を行い、負極アンプ２０がＦｕｌｌ−ＶＤＤ動作を行う他は、上記Ｈａｌｆ−ＶＤＤ動作の場合と同様である。
【００７７】
以上のようにして、本発明の実施の形態に係るデータドライバが動作する。
【００７８】
本発明により、供給される電源電圧ＶＢＯＴ、ＶＴＯＰの電圧レベルの情報を利用して、液晶表示装置の動作がＨａｌｆ−ＶＤＤ動作かＦｕｌｌ−ＶＤＤ動作かを判定することができる。すなわち、液晶表示用ドライバにおいて、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作のいずれの動作であるかを自動認識することが可能となる。また、その判定結果を用いることにより、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作を自動的に切り替えることが可能となる。それにより、データドライバの外部からの切り替え信号を利用する必要がなく、データドライバ側に特別な切り替え端子を設ける必要もなくなる。その結果、Ｈａｌｆ−ＶＤＤ／Ｆｕｌｌ−ＶＤＤ動作切替専用の信号入力端子が不要となるので、チップサイズを縮小でき、消費電力も低減できる。
また、上記液晶表示用ドライバを液晶表示装置に用いることで、上記効果を得ることができると共に、Ｈａｌｆ−ＶＤＤ動作及びＦｕｌｌ−ＶＤＤ動作の検出や切換のための他の回路等が不要になり、液晶表示装置の設計が容易化されると共に、液晶表示装置を小型化することができる。
【００７９】
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
【符号の説明】
【００８０】
１０    正極アンプ
１０Ａ    差動部（差動入力段）
１０Ｂ    中間段
１０Ｃ    出力段
１１    正極デコーダ
２０    負極アンプ
２０Ａ    差動部（差動入力段）
２０Ｂ    中間段
２０Ｃ    出力段
２１    負極デコーダ
３０    出力スイッチ回路
３５    参照電圧発生回路
４０    判定部
４１    判定信号
８１    ラッチアドレスセレクタ
８２    ラッチ
８３    レベルシフタ
９０    液晶表示装置
９１    ゲート線
９２    データ線
９３    トランジスタ
９４    画素容量
９５    表示コントローラ
９６    液晶パネル
９７    ゲートドライバ
９８    データドライバ
９９    画素
１１０    正極アンプ
１１１    正極デコーダ
１１２    正極参照電圧発生回路
１２０    負極アンプ
１２１    負極デコーダ
１２２    負極参照電圧発生回路
１３０    出力スイッチ回路
【図１】
2011034051.tif 000003
【図２】
2011034051.tif 000004
【図３】
2011034051.tif 000005
【図４】
2011034051.tif 000006
【図５Ａ】
2011034051.tif 000007
【図５Ｂ】
2011034051.tif 000008
【図６Ａ】
2011034051.tif 000009
【図６Ｂ】
2011034051.tif 000010
【図７Ａ】
2011034051.tif 000011
【図７Ｂ】
2011034051.tif 000012
【図８Ａ】
2011034051.tif 000013
【図８Ｂ】
2011034051.tif 000014
【図９】
2011034051.tif 000015