(57)【要約】【課題】本発明は、同時発光方式で駆動される有機電界発光表示装置及びその駆動方法に関する。【解決手段】本発明の実施例による有機電界発光表示装置は、走査線、制御線、及びデータ線に接続された画素を備える画素部１３０と、前記制御線を介して各画素に制御信号を提供する制御線駆動部１６０と、前記画素部の各画素に第１電源電圧を印加する第１電源駆動部１７０と、前記画素部の各画素に第２電源電圧を印加する第２電源駆動部１８０とが備えられ、前記第１及び第２電源駆動部のうちの少なくとも一方は、１フレーム期間中においてレベルが変化する電圧を前記画素部の各画素に印加し、前記制御線駆動部及び前記第１、第２電源駆動部は、前記画素部に備えられる画素全体に対して同時に一括して提供されることを特徴とする。【選択図】図１
2011034039.tif 000002
【特許請求の範囲】
【請求項１】
走査線、制御線、及びデータ線に接続された画素を備える画素部と、
前記制御線を介して各画素に制御信号を供給する制御線駆動部と、
前記画素部の各画素に第１電源電圧を印加する第１電源駆動部と、
前記画素部の各画素に第２電源電圧を印加する第２電源駆動部と、を備え、
前記第１及び第２電源駆動部のうちの少なくとも一方は、１フレーム期間中においてレベルが変化する電圧を前記画素部の各画素に印加し、
前記制御線駆動部及び前記第１及び第２電源駆動部は、前記画素部に備えられる画素全体に対して、前記制御信号及び前記第１及び第２電源電圧を同時に一括して供給することを特徴とする有機電界発光表示装置。
【請求項２】
前記走査線を介して各画素に走査信号を供給する走査駆動部と、
前記データ線を介して各画素にデータ信号を供給するデータ駆動部と、
前記制御線駆動部、第１及び第２電源駆動部、走査駆動部、及びデータ駆動部を制御するタイミング制御部と、をさらに備えることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記第１電源駆動部は、１フレーム期間中においてレベルが３段階に変化する第１電源電圧を印加し、第２電源駆動部は、一定レベルの第２電源電圧を１フレーム期間全体にわたり印加することを特徴とする請求項１または２に記載の有機電界発光表示装置。
【請求項４】
前記第１及び第２電源駆動部は、１フレーム期間中においてレベルが２段階に変化する電圧をそれぞれ印加することを特徴とする請求項１または２に記載の有機電界発光表示装置。
【請求項５】
前記第１電源駆動部は、一定レベルの第１電源電圧を１フレーム期間全体にわたり印加し、前記第２電源駆動部は、１フレーム期間においてレベルが３段階に変化する電圧を印加することを特徴とする請求項１または２に記載の有機電界発光表示装置。
【請求項６】
前記走査信号は、１フレーム期間の一部の期間について各走査線に順次印加され、前記一部の期間以外の期間では全走査線に対して同時に印加されることを特徴とする請求項２〜５のいずれか１項に記載の有機電界発光表示装置。
【請求項７】
前記順次印加される走査信号の幅は、２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする請求項６に記載の有機電界発光表示装置。
【請求項８】
前記データ信号は、前記順次印加された走査信号に対応して各走査線に接続された画素に順次印加され、前記一部の期間以外の期間では各データ線を介して全画素に同時に印加されることを特徴とする請求項６または７に記載の有機電界発光表示装置。
【請求項９】
前記各画素は、
ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、
ゲート電極が第２ノードに接続され、第１電極が前記第１電源駆動部に接続され、第２電極が有機発光素子のアノード電極に接続された第２トランジスタと、
前記第１ノードと前記第２トランジスタの第１電極との間に接続された第１キャパシタと、
前記第１ノードと前記第２ノードとの間に接続された第２キャパシタと、
ゲート電極が前記制御線に接続され、第１電極は前記第２トランジスタのゲート電極に接続され、第２電極は前記第２トランジスタの第２電極に接続された第３トランジスタと、
アノード電極が前記第２トランジスタの第２電極に接続され、カソード電極が前記第２電源駆動部に接続された有機発光素子と、を備えて構成されることを特徴とする請求項１〜８のいずれか１項に記載の有機電界発光表示装置。
【請求項１０】
前記第１、第２、及び第３トランジスタは、ＰＭＯＳで実現されることを特徴とする請求項９に記載の有機電界発光表示装置。
【請求項１１】
前記第１電源電圧及び制御信号が、画素部に備えられた各画素にすべてハイレベルで印加されたとき、前記各画素は、各画素に予め格納されたデータ信号に対応する輝度で同時に発光することを特徴とする請求項９または１０に記載の有機電界発光表示装置。
【請求項１２】
前記各画素は、
ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、
ゲート電極が第２ノードに接続され、第１電極が前記第２電源駆動部に接続され、第２電極が有機発光素子のカソード電極に接続された第２トランジスタと、
前記第１ノードと前記第２トランジスタの第１電極との間に接続された第１キャパシタと、
前記第１ノードと前記第２ノードとの間に接続された第２キャパシタと、
ゲート電極が前記制御線に接続され、第１電極は前記第２トランジスタのゲート電極に接続され、第２電極は前記第２トランジスタの第２電極に接続された第３トランジスタと、
カソード電極が前記第２トランジスタの第２電極に接続され、アノード電極が前記第１電源駆動部に接続された有機発光素子と、を備えて構成されることを特徴とする請求項１〜８のいずれか１項に記載の有機電界発光表示装置。
【請求項１３】
前記第１、第２、及び第３トランジスタは、ＮＭＯＳで実現されることを特徴とする請求項１２に記載の有機電界発光表示装置。
【請求項１４】
画素部を構成する画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に備えられた画素回路の各ノードの電圧を初期化する第１ステップと、
前記画素全体に対してそれぞれ既定レベルの電圧値を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、各画素に備えられた有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させる第２ステップと、
前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に備えられた駆動トランジスタの閾値電圧を格納する第３ステップと、
前記画素部の各走査線に接続された各々の画素に対して走査信号が順次印加され、前記順次印加された走査信号に対応して各走査線に接続された画素にデータ信号が印加される第４ステップと、
前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号を一括して同時に印加し、前記各画素に格納されたデータ電圧に対応する輝度で各々の画素全体が同時に発光する第５ステップと、
前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号を一括して同時に印加し、前記各画素に備えられた有機発光素子のアノード電極の電圧を低下させて発光をオフする第６ステップと、を含むことを特徴とする有機電界発光表示装置の駆動方法。
【請求項１５】
前記第１〜第６ステップによって１つのフレームが実現されることを特徴とする請求項１４に記載の有機電界発光表示装置の駆動方法。
【請求項１６】
順次進行するフレームについて、ｎ番目のフレームは、左眼用の画像を表示し、ｎ＋１番目のフレームは、右眼用の画像を表示することを特徴とする請求項１５に記載の有機電界発光表示装置の駆動方法。
【請求項１７】
前記ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間の全時間をシャッタ眼鏡の応答時間に同期させるように実現することを特徴とする請求項１６に記載の有機電界発光表示装置の駆動方法。
【請求項１８】
前記各画素は、
ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１ＰＭＯＳトランジスタと、
ゲート電極が第２ノードに接続され、第１電極が第１電源に接続され、第２電極が有機発光素子のアノード電極に接続された第２ＰＭＯＳトランジスタと、
前記第１ノードと前記第２トランジスタの第１電極との間に接続された第１キャパシタと、
前記第１ノードと前記第２ノードとの間に接続された第２キャパシタと、
ゲート電極が制御線に接続され、第１電極は前記第２トランジスタのゲート電極に接続され、第２電極は前記第２トランジスタの第２電極に接続された第３ＰＭＯＳトランジスタと、
アノード電極が前記第２トランジスタの第２電極に接続され、カソード電極が第２電源に接続された有機発光素子と、を備えて構成されることを特徴とする請求項１４〜１７のいずれか１項に記載の有機電界発光表示装置の駆動方法。
【請求項１９】
前記第１ステップでは、走査信号がローレベルで印加され、制御信号はハイレベルで印加され、第１電源電圧がハイレベルとローレベルとの間の中間レベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２０】
前記第２ステップは、第２＿１〜第２＿３ステップに分けられ、
前記第２＿１ステップでは、前記第１電源電圧がローレベルで印加され、走査信号はハイレベルまたはローレベルで印加され、制御信号はハイレベルで印加され、
前記第２＿２ステップでは、前記第１電源電圧がローレベルで印加され、走査信号はハイレベルまたはローレベルで印加され、制御信号ＧＣ（ｔ）はハイレベルで印加され、
前記第２＿３ステップでは、前記第１電源電圧が中間レベルで印加され、走査信号はハイレベルまたはローレベルで印加され、制御信号はハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２１】
前記第２＿１ステップ及び第２＿２ステップで前記走査信号がローレベルで印加されると、これに対応するデータ信号はローレベルで印加されることを特徴とする請求項２０に記載の有機電界発光表示装置の駆動方法。
【請求項２２】
前記第２＿３ステップで前記走査信号がローレベルで印加されると、これに対応するデータ信号はハイレベルで印加されることを特徴とする請求項２０に記載の有機電界発光表示装置の駆動方法。
【請求項２３】
前記第３ステップは、第３＿１ステップ〜第３＿３ステップに分けられ、
前記第３＿１ステップでは、前記第１電源電圧が中間レベルで印加され、走査信号はハイレベルまたはローレベルで印加され、制御信号はハイレベルで印加され、
前記第３＿２ステップ及び第３＿３ステップでは、前記第１電源電圧が中間レベルで印加され、走査信号はローレベルで印加され、制御信号ＧＣ（ｔ）はローレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２４】
前記第３＿１ステップで前記走査信号がローレベルで印加されると、これに対応するデータ信号はハイレベルで印加されることを特徴とする請求項２３に記載の有機電界発光表示装置の駆動方法。
【請求項２５】
前記第４ステップでは、制御信号がローレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２６】
前記第４ステップで順次印加される走査信号の幅は２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２７】
前記第５ステップでは、前記第１電源電圧がハイレベルで印加され、走査信号及び制御信号はハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【請求項２８】
前記第６ステップでは、前記第１電源電圧が中間レベルで印加され、走査信号及び制御信号はハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光表示装置に関し、特に、同時発光方式で駆動される有機電界発光表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、陰極線管（ＣＲＴ）の欠点である重量及び体積を減らすことが可能な各種平板表示装置が開発されている。平板表示装置には、液晶表示装置（ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマ表示パネル（ＰＤＰ）、及び有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ：ＯＬＥＤ）などがある。
【０００３】
平板表示装置のうち、有機電界発光表示装置は、電子と正孔との再結合により光を発生する有機発光ダイオードを用いて画像を表示するものであり、これは、速い応答速度を有し、かつ、低消費電力で駆動されるという利点がある。
【０００４】
通常、有機電界発光表示装置は、有機発光素子を駆動する方式によって、パッシブマトリクス型ＯＬＥＤ（ＰＭＯＬＥＤ）と、アクティブマトリクス型ＯＬＥＤ（ＡＭＯＬＥＤ）とに分類される。
【０００５】
前記ＡＭＯＬＥＤは、複数のゲートライン、複数のデータライン、及び複数の電源ラインと、これらのラインに接続され、マトリクス状に配列された複数の画素とを備える。また、前記各画素は、通常、有機発光素子と、２つのトランジスタ、すなわち、データ信号を伝達するためのスイッチングトランジスタ及び前記データ信号に応じて前記有機発光素子を駆動させるための駆動トランジスタと、前記データ電圧を維持させるための１つのキャパシタとからなる。
【０００６】
このようなＡＭＯＬＥＤは、消費電力が少ないというメリットがあるが、有機発光素子を駆動する駆動トランジスタのゲートとソースとの間の電圧、すなわち、駆動トランジスタの閾値電圧のばらつきによって有機発光素子を介して流れる電流の強さが変化し、表示の不均一を招くという問題がある。
【０００７】
つまり、前記各画素内に備えられたトランジスタは、製造工程の条件によってトランジスタの特性が変化するため、ＡＭＯＬＥＤのすべてのトランジスタの特性が同じになるようにトランジスタを製造することが困難であり、これにより、画素間の閾値電圧のばらつきが存在するからである。
【０００８】
そこで、最近では、このような問題を克服するために、複数のトランジスタ及びキャパシタを備える補償回路が研究されており、この補償回路を各々の画素内にさらに追加することによって克服している。しかし、この場合、各画素に多数のトランジスタ及びキャパシタが実装されなければならないという問題がある。
【０００９】
より具体的には、このように各画素に補償回路が追加されると、各画素を構成するトランジスタ及びキャパシタと、前記トランジスタを制御する信号線が追加されることにより、下部発光方式のＡＭＯＬＥＤの場合、開口率が減少し、回路の構成要素が増えて複雑化するにつれ、不良が発生する確率も高くなるという欠点がある。
【００１０】
また、最近では、画面の動きボケ（ｍｏｔｉｏｎ  ｂｌｕｒ）現象を除去するために、１２０Ｈｚ以上の高速走査駆動が要求されているが、この場合、各走査ラインあたりの充電時間が大幅に減少する。すなわち、前記補償回路が各画素に備えられ、１つの走査ラインに接続された各画素内に多数のトランジスタが形成された場合、容量性負荷が大きくなり、結果として、このような高速走査駆動の実現が困難になるという欠点がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】韓国特許第０６４５６９９号
【特許文献２】韓国特許第０７０７６２４号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、有機電界発光表示装置の各画素を構成する有機発光素子及びこれに接続された画素回路において、前記画素回路を、３つのトランジスタ及び２つのキャパシタで構成し、前記画素を同時発光方式で駆動することにより、簡単な構成でもって各画素に備えられた駆動トランジスタの閾値電圧の補償及び高速駆動を可能にする有機電界発光表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明の実施例による有機電界発光表示装置は、走査線、制御線、及びデータ線に接続された画素を備える画素部と、前記制御線を介して各画素に制御信号を供給する制御線駆動部と、前記画素部の各画素に第１電源電圧を印加する第１電源駆動部と、前記画素部の各画素に第２電源電圧を印加する第２電源駆動部とを備え、前記第１及び第２電源駆動部のうちの少なくとも一方は、１フレーム期間中においてレベルが変化する電圧を前記画素部の各画素に印加し、前記制御信号及び前記第１及び第２電源は、前記画素部に備えられる画素全体に対して同時に一括して供給することを特徴とする。
【００１４】
また、前記走査線を介して各画素に走査信号を提供する走査駆動部と、前記データ線を介して各画素にデータ信号を提供するデータ駆動部と、前記制御線駆動部、電源駆動部、走査駆動部、及びデータ駆動部を制御するタイミング制御部とをさらに備える。
【００１５】
さらに、前記第１電源駆動部は、１フレーム期間中においてレベルが３段階に変化する電圧を印加し、第２電源駆動部は、一定レベルの電圧を１フレーム期間全体にわたり印加する。
【００１６】
なお、前記第１及び第２電源駆動部は、１フレーム期間中においてレベルが２段階に変化する電圧をそれぞれ印加する。
【００１７】
さらに、前記第１電源駆動部は、一定レベルの電圧を１フレーム期間全体にわたり印加し、前記第２電源駆動部は、１フレーム期間中においてレベルのが３段階に変化する電圧を印加する。
【００１８】
また、前記走査信号は、１フレーム期間の一部の期間について各走査線に順次印加され、前記一部の期間以外の期間では全走査線に対して同時に印加される。
【００１９】
さらに、前記順次印加される走査信号の幅は２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする。
【００２０】
また、前記データ信号は、前記順次印加された走査信号に対応して各走査線に接続された画素に順次印加され、前記一部の期間以外の期間では各データ線を介して全画素に同時に印加されることを特徴とする。
【００２１】
さらに、前記各画素は、ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、ゲート電極が第２ノードに接続され、第１電極が第１電源駆動部に接続され、第２電極が有機発光素子のアノード電極に接続された第２トランジスタと、前記第１ノードと前記第２トランジスタの第１電極との間に接続された第１キャパシタと、前記第１ノードと前記第２ノードとの間に接続された第２キャパシタと、ゲート電極が制御線に接続され、第１電極は前記第２トランジスタのゲート電極に接続され、第２電極は前記第２トランジスタの第２電極に接続された第３トランジスタと、アノード電極が前記第２トランジスタの第２電極に接続され、カソード電極が第２電源駆動部に接続された有機発光素子とが備えられて構成され、前記第１、第２、及び第３トランジスタは、ＰＭＯＳで実現されることを特徴とする。
【００２２】
また、前記第１電源電圧及び制御信号がハイレベルで画素部に備えられた各画素にすべて印加されたとき、前記各画素は、各画素に予め格納されたデータ信号に対応する輝度で同時に発光することを特徴とする。
【００２３】
さらに、前記各画素は、ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、ゲート電極が第２ノードに接続され、第１電極が第２電源駆動部に接続され、第２電極が有機発光素子のカソード電極に接続された第２トランジスタと、前記第１ノードと前記第２トランジスタの第１電極との間に接続された第１キャパシタと、前記第１ノードと前記第２ノードとの間に接続された第２キャパシタと、ゲート電極が制御線に接続され、第１電極は前記第２トランジスタのゲート電極に接続され、第２電極は前記第２トランジスタの第２電極に接続された第３トランジスタと、カソード電極が前記第２トランジスタの第２電極に接続され、アノード電極が第１電源駆動部に接続された有機発光素子とが備えられて構成され、前記第１、第２、及び第３トランジスタは、ＮＭＯＳで実現されることを特徴とする。
【００２４】
一方、本発明の実施例による有機電界発光表示装置の駆動方法は、画素部を構成する画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に備えられた画素回路の各ノードの電圧を初期化する第１ステップと、前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、各画素に備えられた有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させる第２ステップと、前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に備えられた駆動トランジスタの閾値電圧を格納する第３ステップと、前記画素部の各走査線に接続された各々の画素に対して走査信号が順次印加され、前記順次印加された走査信号に対応して各走査線に接続された画素にデータ信号が印加される第４ステップと、前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号を一括して同時に印加し、前記各画素に格納されたデータ電圧に対応する輝度で各々の画素全体が同時に発光する第５ステップと、前記画素全体に対してそれぞれ既定レベルの電圧を有する第１電源電圧、第２電源電圧、走査信号、制御信号を一括して同時に印加し、前記各画素に備えられた有機発光素子のアノード電極の電圧を低下させて発光をオフする第６ステップとが含まれることを特徴とする。
【００２５】
また、前記第１〜第６ステップによって１つのフレームが実現され、順次進行するフレームについて、ｎ番目のフレームは左眼画像を表示し、ｎ＋１番目のフレームは右眼画像を表示することを特徴とする。
【００２６】
さらに、前記ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間の全時間をシャッタ眼鏡の応答時間に同期させるように実現することを特徴とする。
【発明の効果】
【００２７】
このような本発明によれば、有機電界発光表示装置の各画素に備えられる画素回路を、３つのトランジスタ及び２つのキャパシタで構成し、前記画素を同時発光方式で駆動する。これにより、簡単な構成でもって各画素に備えられた駆動トランジスタの閾値電圧の補償及び高速駆動が可能になるという利点がある。
【００２８】
また、このような同時発光方式により、３次元（３Ｄ）ディスプレイに使用された場合、より向上した性能の実現が可能になるという利点がある。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例による有機電界発光表示装置のブロック図である。
【図２】本発明の実施例による同時発光方式の駆動動作を示す図である。
【図３】従来の順次発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。
【図４】本発明の実施例による同時発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。
【図５】同時発光方式及び順次発光方式の場合に確保可能な発光時間比率を比較するグラフである。
【図６】図１に示す画素の第１実施例による構成を示す回路図である。
【図７ａ】図６に示す画素の駆動タイミング図である。
【図７ｂ】図６に示す画素の駆動タイミング図である。
【図７ｃ】図６に示す画素の駆動タイミング図である。
【図８ａ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｂ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｃ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｄ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｅ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｆ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｇ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｈ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｉ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図８ｊ】本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【図９】図１に示す画素の第２実施例による構成を示す回路図である。
【発明を実施するための形態】
【００３０】
以下、添付図面を参照して本発明による実施例をより詳細に説明する。
【００３１】
図１は、本発明の実施例による有機電界発光表示装置のブロック図であり、図２は、本発明の実施例による同時発光方式の駆動動作を示す図である。
【００３２】
図１に示すように、本発明の実施例による有機電界発光表示装置は、走査線Ｓ１〜Ｓｎ、制御線ＧＣ１〜ＧＣｎ、及びデータ線Ｄ１〜Ｄｍに接続された画素１４０を備える画素部１３０と、走査線Ｓ１〜Ｓｎを介して各画素に走査信号を提供する走査駆動部１１０と、制御線ＧＣ１〜ＧＣｎを介して各画素に制御信号を提供する制御線駆動部１６０と、データ線Ｄ１〜Ｄｍを介して各画素にデータ信号を提供するデータ駆動部１２０と、走査駆動部１１０、データ駆動部１２０、及び制御線駆動部１６０を制御するためのタイミング制御部１５０とを備える。
【００３３】
また、前記画素部１３０は、走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍとの交差部に位置する画素１４０を備える。画素１４０は、外部から第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳを受ける。この画素１４０は、データ信号に対応して、第１電源駆動部から有機発光素子を経て第２電源駆動部に供給される電流量を制御する。すると、有機発光素子において所定輝度の光が生成される。
【００３４】
ただし、本発明の実施例の場合、前記第１電源駆動部の電圧ＥＬＶＤＤ及び第２電源駆動部の電圧ＥＬＶＳＳのうちの少なくとも一方が１フレーム期間中において、互いに異なるレベルの電圧を前記画素部の各画素１４０に印加することを特徴とする。すなわち、前記第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳのうちの少なくとも一方が１フレーム期間中において、段階的に変化することが可能である。
【００３５】
このため、前記第１電源電圧ＥＬＶＤＤの供給を制御する第１電源（ＥＬＶＤＤ）駆動部１７０、及び／または前記第２電源電圧ＥＬＶＤＤの供給を制御する第２電源（ＥＬＶＳＳ）駆動部１８０がさらに備えられ、前記第１電源（ＥＬＶＤＤ）駆動部１７０及び第２電源（ＥＬＶＳＳ）駆動部１８０は、前記タイミング制御部１５０によって制御される。
【００３６】
より具体的に説明すると、従来の場合、前記第１電源電圧ＥＬＶＤＤは固定されたハイレベルの電圧で提供され、第２電源ＥＬＶＳＳは、固定されたローレベルの電圧で画素部の各画素に印加される。
【００３７】
しかし、本発明の実施例では、前記第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳを印加するに際し、下記３つの方式で実現することを特徴とする。
【００３８】
第１の方式は、前記第１電源電圧ＥＬＶＤＤが互いに異なる３つのレベルの電圧で印加され、第２電源電圧ＥＬＶＳＳは固定されたローレベル（例えば、Ｇｒｏｕｎｄ）で印加される。すなわち、前記第１電源電圧ＥＬＶＤＤの大きさが、１フレーム期間中において、３段階で変化することが可能である。
【００３９】
したがって、この場合、第２電源（ＥＬＶＳＳ）駆動部１８０は、常に一定レベル（ＧＮＤ）の電圧を出力するため、別途の駆動回路で実現される必要はなく、これに対する回路的費用は節減可能である。これに対し、前記第１電源電圧ＥＬＶＤＤは、３つのレベルのうち、負の電圧（例えば、−３Ｖ）が必要になるため、第１電源（ＥＬＶＤＤ）駆動部１７０の回路構成が複雑化し得る。
【００４０】
第２の方式は、前記第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳの両方をそれぞれ２つのレベルの電圧でそれぞれ印加するように実現するものであり、この場合、第１電源駆動部１７０と第２電源駆動部１８０とが両方とも備えられなければならない。すなわち、前記第１電源電圧ＥＬＶＤＤおよび第２電源電圧ＥＬＶＳＳの大きさが、１フレーム期間中において、それぞれ２段階で変化することが可能である。
【００４１】
第３の方式は、前記第１の方式とは逆であり、前記第１電源電圧ＥＬＶＤＤは固定されたハイレベルの電圧で印加され、第２電源電圧ＥＬＶＳＳは互いに異なる３つのレベルの電圧で印加される。すなわち、前記第２電源電圧ＥＬＶＳＳの大きさが、１フレーム期間中において、３段階で変化することが可能である。
【００４２】
したがって、この場合、第１電源駆動部１７０は、常に一定レベルの電圧を出力するため、別途の駆動回路で実現される必要はなく、これに対する回路的費用は節減可能である。これに対し、前記第２電源電圧ＥＬＶＳＳは、３つのレベルのうち、正の電圧が必要になるため、第１電源（ＥＬＶＤＤ）駆動部１７０の回路構成が複雑化し得る。
【００４３】
前記第１電源電圧ＥＬＶＤＤ及び第２電源電圧ＥＬＶＳＳを印加する３つの方式に対する駆動タイミング図は、以下、図７ａ〜図７ｃに具体的に示している。
【００４４】
また、本発明の実施例の場合、前記有機電界発光表示装置を駆動するに際し、順次発光（Ｐｒｏｇｒｅｓｓｉｖｅ  Ｅｍｉｓｓｉｏｎ：ＰＥ）方式ではなく、同時発光（Ｓｉｍｕｌｔａｎｅｏｕｓ  Ｅｍｉｓｓｉｏｎ：ＳＥ）方式で駆動することを特徴とする。これは、図２に示すように、１フレームの期間中にデータが順次入力され、前記データの入力が完了した後、１フレームのデータが、前記画素部１３０全体、すなわち、前記画素部内の全画素１４０を介して一括して点灯が行われることを意味する。
【００４５】
すなわち、従来の順次発光方式の場合、各走査ラインにデータが順次入力され、これに続いて発光も順次行われていたのに対し、本発明の実施例では、前記データの入力は順次行われるものの、発光は、データの入力が完了した後に全体的に一括して行われるものである。
【００４６】
より具体的には、図２に示すように、本発明の実施例による駆動ステップは、大きくは、（ａ）初期化ステップと、（ｂ）リセットステップと、（ｃ）閾値電圧補償ステップと、（ｄ）走査ステップ（データ入力ステップ）と、（ｅ）発光ステップと、（ｆ）発光オフステップとに分けられる。ここで、前記（ｄ）走査ステップ（データ入力ステップ）は、走査ライン毎に順次行われるが、これを除く残りの（ａ）初期化ステップ、（ｂ）リセットステップ、（ｃ）閾値電圧補償ステップ、（ｅ）発光ステップ、（ｆ）発光オフステップは、図示のように、画素部１３０全体において同時に一括して行われる。
【００４７】
ここで、前記（ａ）初期化ステップは、各画素に備えられる画素回路の各ノードの電圧を駆動トランジスタの閾値電圧の入力時と同様に初期化する期間であり、（ｂ）リセットステップは、画素部１３０の各画素１４０に印加されたデータ電圧がリセットされるステップであって、有機発光素子が発光しないように、有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させる期間である。
【００４８】
また、前記（ｃ）閾値電圧補償ステップは、前記各画素１４０に備えられた駆動トランジスタの閾値電圧を補償する期間であり、（ｆ）発光オフステップは、各画素において発光が行われた後、黒挿入（ｂｌａｃｋ  ｉｎｓｅｒｔｉｏｎ）または調光（ｄｉｍｍｉｎｇ）のために発光をオフする期間である。
【００４９】
これにより、前記（ａ）初期化ステップ、（ｂ）リセットステップ、（ｃ）閾値電圧補償ステップ、（ｅ）発光ステップ、（ｆ）発光オフステップに印加される信号、すなわち、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素１４０に印加される第１電源ＥＬＶＤＤ及び／または第２電源ＥＬＶＳＳ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号は、前記画素部１３０に備えられた各画素１４０に対して同時に一括してそれぞれ定められた所定の電圧レベルで印加される。
【００５０】
このような本発明の実施例による同時発光方式によれば、各々の動作期間（（ａ）〜（ｆ）ステップ）が時間的に明確に分離される。したがって、各画素１４０に備えられる補償回路のトランジスタ及びこれを制御する信号線の数を減らせるだけでなく、シャッタ（Ｓｈｕｔｔｅｒ）眼鏡式の３Ｄディスプレイの実現が容易であるという利点がある。
【００５１】
前記シャッタ眼鏡式の３Ｄディスプレイは、ユーザが左眼／右眼の透過率０％及び１００％でスイッチされるシャッタ眼鏡を着用して画面をみるとき、画像表示装置、すなわち、有機電界発光表示装置の画素部において、ディスプレイされる画面が各フレーム毎に左眼画像と右眼画像とを交互に出力することにより、ユーザにとって、前記左眼画像は左眼で、前記右眼画像は右眼で視認されるようになり、これによって立体感が実現される方式をいう。
【００５２】
図３は、従来の順次発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図であり、図４は、本発明の実施例による同時発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。
【００５３】
また、図５は、同時発光方式及び順次発光方式の場合に確保可能な発光時間比率を比較するグラフである。
【００５４】
このようなシャッタ眼鏡式の３Ｄディスプレイを実現するにあたり、上述した従来の順次発光方式で画面を出力する場合は、図３に示すように、前記シャッタ眼鏡の応答時間（例えば、２．５ｍｓ）が限られているため、前記左眼／右眼画像間のクロストーク現象を防止するために、前記応答時間だけ発光をオフしなければならない。
【００５５】
すなわち、左眼画像が出力されるフレーム（ｎ番目のフレーム）と、これに続いて右眼画像が出力されるフレーム（ｎ＋１番目のフレーム）との間に前記応答時間だけ非発光期間をさらに生成しなければならないため、発光時間の確保、すなわち、発光時間比率（ｄｕｔｙ  ｒａｔｉｏ）が低くなるという欠点がある。
【００５６】
そこで、本発明の実施例による同時発光方式の場合、図４に示すように、上述したように、発光ステップが画素部全体において同時に一括して行われ、前記発光ステップ以外の期間では非発光が行われることにより、左眼画像が出力される期間と右眼画像が出力される期間との間の非発光期間が自然に確保される。
【００５７】
すなわち、ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間であって、発光オフ期間、リセット期間、閾値電圧補償期間が非発光となる期間であるため、前記期間の全時間を前記シャッタ眼鏡の応答時間（例えば、２．５ｍｓ）に同期させると、従来の順次発光方式とは異なり、発光時間比率を別途に低減しなくてもよい。
【００５８】
したがって、シャッタ眼鏡式の３Ｄディスプレイを実現するにあたり、前記同時発光方式は、従来の順次発光方式に比べて前記シャッタ眼鏡の応答時間だけの発光時間比率を確保できるため、より向上した性能の実現が可能になる。これは、図５のグラフから確認することができる。
【００５９】
図６は、図１に示す画素の第１実施例による構成を示す回路図であり、図７ａ〜図７ｃは、図６に示す画素の駆動タイミング図である。
【００６０】
図６に示すように、本発明の第１実施例による画素１４０は、有機発光素子ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と、有機発光素子ＯＬＥＤに電流を供給するための画素回路１４２とを備える。
【００６１】
有機発光素子ＯＬＥＤのアノード電極は画素回路１４２に接続され、カソード電極は第２電源ＥＬＶＳＳに接続される。この有機発光素子ＯＬＥＤは、画素回路１４２から供給される電流に対応して所定輝度の光を生成する。
【００６２】
ただし、本発明の実施例の場合、画素部１３０を構成する各画素１４０は、１フレームの一部の期間（上述した（ｄ）ステップ）について走査線Ｓ１〜Ｓｎに走査信号が順次供給されたとき、データ線Ｄ１〜Ｄｍに供給されるデータ信号が供給されるが、１フレームの残りの期間（（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）ステップ）については、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素１４０に印加される第１電源ＥＬＶＤＤ及び／または第２電源ＥＬＶＳＳ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号が同時に一括してそれぞれ定められた所定の電圧レベルで前記各画素１４０に印加される。
【００６３】
そこで、前記各画素１４０に備えられる画素回路１４２は、３つのトランジスタＭ１〜Ｍ３及び２つのキャパシタＣ１、Ｃ２を備える。
【００６４】
また、本発明の実施例の場合、前記有機発光素子のアノード電極及びカソード電極によって生成される寄生キャパシタＣｏｌｅｄの容量を考慮して、前記第２キャパシタＣ２と寄生キャパシタＣｏｌｅｄとによるカップリング効果を活用することを特徴とする。これについては、以下、図８ａ〜図８ｊを用いてより詳細に説明する。
【００６５】
ここで、第１トランジスタＭ１のゲート電極は走査線Ｓに接続され、第１電極はデータ線Ｄに接続される。また、第１トランジスタＭ１の第２電極は第１ノードＮ１に接続される。
【００６６】
すなわち、前記第１トランジスタＭ１のゲート電極には走査信号Ｓｃａｎ（ｎ）が入力され、第１電極にはデータ信号Ｄａｔａ（ｔ）が入力される。
【００６７】
また、第２トランジスタＭ２のゲート電極は第２ノードＮ２に接続され、第１電極は第１電源ＥＬＶＤＤ（ｔ）に接続され、第２電極は有機発光素子のアノード電極に接続される。ここで、前記第２トランジスタＭ２は、駆動トランジスタとしての役割を果たす。
【００６８】
さらに、前記第１ノードＮ１と第２トランジスタＭ２の第１電極、すなわち、第１電源ＥＬＶＤＤ（ｔ）との間に第１キャパシタＣ１が接続され、前記第１ノードＮ１と第２ノードＮ２との間には第２キャパシタＣ２が接続される。
【００６９】
また、第３トランジスタＭ３のゲート電極は制御線ＧＣに接続され、第１電極は前記第２トランジスタＭ２のゲート電極に接続され、第２電極は前記有機発光素子のアノード  電極、すなわち、第２トランジスタＭ２の第２電極に接続される。
【００７０】
これにより、前記第３トランジスタＭ３のゲート電極には制御信号ＧＣ（ｔ）が入力され、前記第３トランジスタがターンオンされた場合、前記第２トランジスタＭ２はダイオード接続される。
【００７１】
さらに、前記有機発光素子のカソード電極は第２電源ＥＬＶＳＳ（ｔ）に接続される。
【００７２】
図６に示す実施例の場合、前記第１〜第３トランジスタＭ１〜Ｍ３は、すべてＰＭＯＳで実現される。
【００７３】
上述したように、本発明の実施例による前記各画素１４０は、同時発光方式で駆動されることを特徴とする。これは、具体的には、図７ａ〜図７ｃに示すように、各フレーム毎に、初期化期間Ｉｎｉｔと、リセット期間Ｒｅｓｅｔと、閾値電圧補償期間Ｖｔｈと、走査／データ入力期間Ｓｃａｎと、発光期間Ｅｍｉｓｓｉｏｎと、発光オフ期間Ｏｆｆとに区分される。
【００７４】
このとき、前記走査／データ入力期間については、走査信号が各走査線に対して順次入力され、これに対応して各画素にデータ信号が順次入力されるが、これ以外の期間については、既定レベルの電圧を有する信号、すなわち、第１電源ＥＬＶＤＤ（ｔ）及び／または第２電源ＥＬＶＳＳ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、データ信号Ｄａｔａ（ｔ）が画素部を構成するすべての各画素１４０に一括して印加される。
【００７５】
すなわち、各画素１４０に備えられた駆動トランジスタの閾値電圧の補償及び各画素の発光動作は、フレーム毎に画素部内の全画素１４０において同時に実現されることを特徴とする。
【００７６】
ただし、本発明の実施例の場合、前記第１電源ＥＬＶＤＤ（ｔ）及び／または第２電源ＥＬＶＳＳ（ｔ）が提供されるに際し、それぞれ図７ａ〜図７ｃに示すように、３つの方式で実現され得る。
【００７７】
まず、図７ａに示すように、これは、前記第１電源ＥＬＶＤＤ（ｔ）が互いに異なる３つのレベル（例えば、１２Ｖ、２Ｖ、−３Ｖ）の電圧で印加され、第２電源ＥＬＶＳＳ（ｔ）は固定されたローレベル（例えば、０Ｖ）で印加され、データ信号Ｄａｔａ（ｔ）の電圧範囲は０〜６Ｖになる。
【００７８】
すなわち、この場合、第２電源（ＥＬＶＳＳ）駆動部１８０は、常に一定レベル（ＧＮＤ）の電圧を出力するため、別途の駆動回路で実現される必要はなく、これに対する回路的費用は節減可能である。これに対し、前記第１電源ＥＬＶＤＤは、３つのレベルのうち、負の電圧（例えば、−３Ｖ）が必要になるため、第１電源（ＥＬＶＤＤ）駆動部１７０の回路構成が複雑化し得る。
【００７９】
また、前記図７ａに示す信号波形で駆動する場合、図示のように、リセット期間では、走査信号Ｓｃａｎ（ｎ）がそれぞれ「ハイレベル（Ｈ）、ハイレベル（Ｈ）、ハイレベル（Ｈ）」、「ハイレベル（Ｈ）、ローレベル（Ｌ）、ハイレベル（Ｈ）」、「ローレベル（Ｌ）、ローレベル（Ｌ）、ローレベル（Ｌ）」で印加され得、これは、下記の図８ｂ〜図８ｄを用いてより詳細に説明する。
【００８０】
次に、図７ｂに示すように、前記第１電源ＥＬＶＤＤ（ｔ）が２つのレベル（例えば、１２Ｖ、７Ｖ）の電圧で印加され、前記第２電源ＥＬＶＳＳ（ｔ）も２つのレベル（例えば、０Ｖ、１０Ｖ）の電圧でそれぞれ印加され、データ信号Ｄａｔａ（ｔ）の電圧範囲は０〜１２Ｖになる。
【００８１】
すなわち、この場合、駆動波形が単純化し得るが、互いに異なるレベルの電圧を出力するために、第１電源駆動部１７０及び第２電源駆動部１８０が両方とも備えられなければならない。
【００８２】
次に、図７ｃに示すように、これは、図７ａとは逆の実施例であって、前記第１電源ＥＬＶＤＤ（ｔ）は固定されたハイレベル（例えば、１２Ｖ）の電圧で印加され、第２電源ＥＬＶＳＳ（ｔ）は互いに異なる３つのレベル（例えば、０Ｖ、１０Ｖ、１５Ｖ）の電圧で印加される。
【００８３】
すなわち、この場合、第１電源駆動部１７０は、常に一定レベルの電圧を出力するため、別途の駆動回路で実現される必要はなく、これに対する回路的費用は節減可能である。これに対し、前記第２電源ＥＬＶＤＤは、３つのレベルのうち、正の電圧が必要になるため、第１電源（ＥＬＶＤＤ）駆動部１７０の回路構成が複雑化し得る。
【００８４】
以下、図８ａ〜図８ｊを用いて本発明の実施例による同時発光方式の駆動をより具体的に説明する。
【００８５】
ただし、図８ａ〜図８ｊでは、上述した図７ａの駆動方式のうち、リセット期間において、走査信号Ｓｃａｎ（ｎ）がそれぞれ「ハイレベル（Ｈ）、ローレベル（Ｌ）、ハイレベル（Ｈ）」で印加されることを例として説明する。
【００８６】
図８ａ〜図８ｊは、本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。
【００８７】
ただし、説明の便宜上、入力される信号の電圧レベルを具体的な数値として説明するが、これは理解を得るための任意の値であり、実際の設計値に該当するものではない。
【００８８】
また、本発明の実施例の場合、第１キャパシタＣ１、第２キャパシタＣ２、有機発光素子の寄生キャパシタＣｏｌｅｄの容量比は１：１：４であると仮定して説明する。
【００８９】
まず、図８ａに示すように、これは、画素部１３０の各画素１４０、すなわち、図６に示す画素に対し、各ノードＮ１、Ｎ２の電圧を、その後進行する閾値電圧補償期間におけるのと同様に初期化するステップである。
【００９０】
すなわち、前記初期化期間では、第１電源ＥＬＶＤＤ（ｔ）が中間レベル（例えば、２Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）がローレベル（例えば、−５Ｖ）で印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、６Ｖ）で印加される。
【００９１】
また、前記ステップで印加されるデータ信号Ｄａｔａ（ｔ）は、初期化電圧Ｖｓｕｓとして、本発明の実施例の場合、５Ｖが印加されることを例として説明し、さらに、前記第２キャパシタＣ２の両端間にかかる電圧差が５Ｖであると仮定して説明する。
【００９２】
前記第２キャパシタＣ２の両端間の電圧差が５Ｖと仮定することは、この後、閾値電圧補償期間に関する説明（図８ｄ〜図８ｆ）を参照するものとする。
【００９３】
さらに、前記初期化ステップは、画素部を構成する各画素に一括して適用されるものであるため、初期化ステップにおいて印加される信号、すなわち、第１電源ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧で前記全画素に同時に印加される。
【００９４】
これら信号の印加により、第１トランジスタＭ１はターンオンされ、第２トランジスタＭ２、第３トランジスタＭ３はターンオフされる。
【００９５】
したがって、第１ノードＮ１には、データラインを介して初期化信号で印加された５Ｖが印加され、前記第２キャパシタＣ２に５Ｖが格納されているため、第２ノードＮ２の電圧は０Ｖになる。
【００９６】
次に、図８ｂ〜図８ｄを参照すると、これは、画素部１３０の各画素１４０、すなわち、図６に示す画素に印加されたデータ電圧がリセットされる期間であって、有機発光素子が発光しないように、有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させるステップである。
【００９７】
本発明の実施例の場合、前記リセット期間は、図８ｂ〜図８ｄの３つのステップで区分されて進行する。
【００９８】
まず、図８ｂに示すように、すなわち、前記第１リセット期間では、第１電源ＥＬＶＤＤ（ｔ）がローレベル（例えば、−３Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）がハイレベル（例えば、６Ｖ）で印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、６Ｖ）で印加される。
【００９９】
すなわち、前記走査信号Ｓｃａｎ（ｎ）がハイレベルで印加されることにより、ＰＭＯＳである第１トランジスタＭ１はターンオフされ、これにより、前記データ信号Ｄａｔａ（ｔ）は、前記期間について前記走査信号の電圧より低いレベルの電圧でのみ印加されればよい。
【０１００】
また、前記第１電源ＥＬＶＤＤ（ｔ）で印加されるローレベルの電圧は、第２電源の電圧（例えば、０Ｖ）以下の負の電圧が印加され、本発明の実施例の場合、これを−３Ｖと仮定して説明する。
【０１０１】
このように前記第１電源ＥＬＶＤＤ（ｔ）が−３Ｖで印加されると、これは、図８ａの初期化期間において提供された第１電源の電圧、すなわち、２Ｖより５Ｖ低い電圧が印加されるものであるため、第１キャパシタＣ１と第２キャパシタＣ２とのカップリング効果により、前記第１ノードＮ１の電圧も、初期化期間における５Ｖより５Ｖ低くなるため、０Ｖになり、第２ノードＮ２の電圧は、初期化期間における０Ｖより５Ｖ低い−５Ｖになる。
【０１０２】
ただし、先の図８ａを用いて簡単に述べたように、このとき、前記走査信号Ｓｃａｎ（ｎ）はローレベル（例えば、−５Ｖ）で印加され得るが、この場合は、前記第１トランジスタＭ１がターンオンされるため、前記第１ノードＮ１の電圧が０Ｖになるように、データ信号Ｄａｔａ（ｔ）は０Ｖが印加される。
【０１０３】
すなわち、設計的制約条件における寄生カップリングにより、前記第１ノード及び第２ノードの電圧が所望するだけ十分に低下しない場合を考慮すると、このように、前記走査信号をローレベルで、これに対応するデータ信号を０Ｖで印加できるのである。
【０１０４】
このように前記第２ノードＮ２が−５Ｖになると、これに接続された第２トランジスタＭ２のゲート電極に印加される電圧が−５Ｖになり、ＰＭＯＳで実現された前記第２トランジスタＭ２はターンオンされる。
【０１０５】
すなわち、第２トランジスタＭ２の第１及び第２電極間の電流通路が形成されることにより、前記第１電極に接続された有機発光素子のアノード電極に充電された電圧は、前記第１電源の電圧、すなわち、−３Ｖまで次第に低下する。
【０１０６】
その後、図８ｃに示すように、前記第２リセット期間では、第１電源ＥＬＶＤＤ（ｔ）がローレベル（例えば、−３Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）がローレベル（例えば、−５Ｖ）で印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、６Ｖ）で印加され、この場合、前記第１トランジスタＭ１がターンオンされるため、データ信号Ｄａｔａ（ｔ）は０Ｖが印加される。
【０１０７】
すなわち、前記第２リセット期間は、第１リセット期間と比較するとき、走査信号Ｓｃａｎ（ｎ）がローレベル（例えば、−５Ｖ）であり、これに対応するデータ信号Ｄａｔａ（ｔ）が０Ｖで印加されるものであって、これは上述したように、設計的制約条件における寄生カップリングにより、前記第１ノード及び第２ノードの電圧が所望するだけ十分に低下しない場合を考慮して行うものである。
【０１０８】
したがって、前記第２リセット期間は、第１リセット期間と同じ波形を維持してもよい。すなわち、第２リセット期間に印加される走査信号Ｓｃａｎ（ｎ）はハイレベルで印加されても構わない。
【０１０９】
次に、図８ｄに示すように、前記第３リセット期間では、第１電源ＥＬＶＤＤ（ｔ）が中間レベル（例えば、２Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）がハイレベル（例えば、６Ｖ）で印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、６Ｖ）で印加される。
【０１１０】
すなわち、前記第３リセット期間の場合、前記第１電源を、図８ａで説明した初期化期間におけるのと同一の電圧が印加されるように復帰させ、これにより、第１電源の電圧が前の第２リセット期間に比べて５Ｖ上昇する。これにより、第１キャパシタＣ１と第２キャパシタＣ２とのカップリング効果により、前記第１ノードＮ１及び第２ノードＮ２の電圧はそれぞれ５Ｖ、０Ｖに上昇する。
【０１１１】
すなわち、前記各ノードの電圧及び第１電源の電圧は、図８ａの初期化期間と同一になる。
【０１１２】
ただし、前記第１ないし第３リセット期間により、有機発光素子のアノード電極の電圧は、最終的にカソード電極の電圧（０Ｖ）より低い電圧である−３Ｖが印加された状態になる。
【０１１３】
また、前記第３リセット期間の場合も、前記走査信号Ｓｃａｎ（ｎ）はローレベル（例えば、−５Ｖ）で印加され得る。ただし、これに対応するデータ信号Ｄａｔａ（ｔ）は５Ｖで印加されなければならず、これにより、前記第１ノードＮ１の電圧を５Ｖに維持することができる。
【０１１４】
このような図８ｂ〜図８ｄにより、リセットステップは、画素部を構成する各画素に一括して適用される。したがって、前記第１〜第３リセットステップにおいて印加される信号、すなわち、第１電源ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、各々の期間に設定されたレベルの電圧で全画素に同時に印加されなければならない。
【０１１５】
次に、図８ｅ〜図８ｇを参照すると、これは、画素部１３０の各画素１４０に備えられた駆動トランジスタＭ２の閾値電圧がキャパシタＣ１、Ｃ２に格納される期間であって、これは、この後、各画素にデータ電圧が充電されるとき、駆動トランジスタの閾値電圧のばらつきによる不良を除去する役割を果たす。
【０１１６】
本発明の実施例の場合、前記閾値電圧補償期間は、図８ｅ〜図８ｇの３つのステップに区分されて進行する。
【０１１７】
まず、図８ｅに示すように、すなわち、第１閾値電圧補償期間は、駆動トランジスタ、すなわち、第２トランジスタの閾値電圧を格納するための事前措置期間であって、先の図８ｄの期間と比較するとき、走査信号Ｓｃａｎ（ｎ）をローレベル（−５Ｖ）で印加する点で異なる。この場合、第１トランジスタＭ１がターンオンされるため、第１トランジスタの第１電極に印加されるデータ信号Ｄａｔａ（ｔ）は、先の図８ｄの第１ノードＮ１の電圧と同一の５Ｖで印加される。
【０１１８】
ここで、前記第１閾値電圧補償期間の場合、前記走査信号をハイレベルで印加しても構わないが、すなわち、図８ｄの信号印加波形をそのまま維持しても問題はないが、寄生カップリングにより、各ノードＮ１、Ｎ２の電圧が設定された値から外れるおそれを防止するために実現されるものである。
【０１１９】
次に、図８ｆに示すように、これは、第２閾値電圧補償期間であって、前記第２ノードＮ２をプルダウン（ｐｕｌｌ−ｄｏｗｎ）させるステップである。
【０１２０】
このため、前記第１電源ＥＬＶＤＤ（ｔ）及び走査信号Ｓｃａｎ（ｎ）は、前のステップと同様にそれぞれ中間レベル（２Ｖ）、ローレベル（−５Ｖ）で印加され、前記制御信号ＧＣ（ｔ）がローレベル（例えば、−８Ｖ）で印加される。
【０１２１】
すなわち、これら信号の印加により、第３トランジスタＭ３がターンオンされ、前記第３トランジスタＭ３がターンオンされることにより、第２トランジスタＭ２のゲート電極及び第２電極が電気的に接続され、結果として、前記第２トランジスタＭ２は、ダイオードとして動作することになる。
【０１２２】
これにより、前記第２ノードＮ２、すなわち、第２トランジスタＭ２のゲート電極にかかる電圧は、前記第２キャパシタＣ２と有機発光素子の寄生キャパシタＣｏｌｅｄとのカップリング効果により、Ｃｏｌｅｄ／（Ｃ２＋Ｃｏｌｅｄ）だけ低下するのである。
【０１２３】
このとき、前記Ｃ２とＣｏｌｅｄとの容量比が１：４と仮定されたため、前記第２ノードＮ２の電圧は、０Ｖから、有機発光素子のアノード電極の電圧である−３Ｖ×４／５である−２．４Ｖに低下する。
【０１２４】
また、前記第２ノードＮ２及び前記有機発光素子のアノード電極は同じノードに接続された状態であるため、前記有機発光素子のアノード電極も−２．４Ｖになる。
【０１２５】
この後、図８ｇに示すように、これは、第３閾値電圧補償期間であって、印加される信号波形は、前の第２閾値電圧補償期間と同一である。
【０１２６】
ただし、先の第２閾値電圧補償期間で説明したように、第２ノードＮ２が−２．４Ｖに低下すると、駆動トランジスタとしての第２トランジスタＭ２はターンオンされる。前記第２トランジスタＭ２は、ダイオードとしての役割を果たすため、前記第１電源ＥＬＶＤＤ（ｔ）と前記有機発光素子のアノード電極との間の電圧差が第２トランジスタＭ２の閾値電圧の大きさに対応するまでターンオンされて電流が流れ、それ以降はターンオフされる。
【０１２７】
すなわち、例えば、前記第１電源が２Ｖで印加され、第２トランジスタの閾値電圧Ｖｔｈが−２Ｖであるため、前記有機発光素子のアノード電極が０Ｖになるまで電流が流れるようになる。
【０１２８】
また、前記第２ノードＮ２と前記有機発光素子のアノード電極との電位差はないため、前記アノード電極が０Ｖになると、前記第２ノードＮ２も０Ｖになる。
【０１２９】
ただし、前記第２トランジスタＭ２の閾値電圧Ｖｔｈは、実質的にその偏差（ΔＶｔｈ）が存在するため、実際の閾値電圧は、
【０１３０】
【数１】
2011034039.tif 000003
【０１３１】
になり、これにより、前記第２ノードＮ２の電圧はΔＶｔｈになる。
【０１３２】
さらに、前記第１〜第３閾値電圧補償ステップも、画素部を構成する各画素に一括して適用される。したがって、閾値電圧補償ステップにおいて印加される信号、すなわち、第１電源ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧で前記全画素に同時に印加される。
【０１３３】
次に、図８ｈに示すように、これは、画素部１３０の各走査線Ｓ１〜Ｓｎに接続された各々の画素に対して走査信号が順次印加され、これにより、各データ線Ｄ１〜Ｄｍに供給されるデータ信号が印加されるステップである。
【０１３４】
すなわち、図８ｈに示す走査／データ入力期間については、走査信号が各走査線に対して順次入力され、これに対応して各走査線毎に接続された画素にデータ信号が順次入力され、前記期間において、制御信号ＧＣ（ｔ）はハイレベル（例えば、＋６Ｖ）で印加される。
【０１３５】
ただし、本発明の実施例の場合、図８ｈに示すように、前記順次印加される走査信号の幅を２水平時間（２Ｈ）として印加することが好ましい。すなわち、ｎ−１番目の走査信号Ｓｃａｎ（ｎ−１）の幅に続いて、順次印加されるｎ番目の走査信号Ｓｃａｎ（ｎ）の幅は１Ｈだけ重畳するように印加される。
【０１３６】
これは、画素部の大面積化による信号線のＲＣ遅延による充電不足現象を克服するためである。
【０１３７】
また、前記制御信号ＧＣ（ｔ）がハイレベルで印加されることにより、ＰＭＯＳである第３トランジスタＭ３はターンオフされる。
【０１３８】
図８ｈに示す画素の場合、ローレベルの走査信号が印加されて第１トランジスタＭ１がターンオンされると、これに対応して所定の電圧を有するデータ信号Ｄａｔａ（ｔ）が第１トランジスタの第１及び第２電極を経て第１ノードＮ１に印加される。
【０１３９】
このとき、前記印加されるデータ信号の電圧は、例えば、１Ｖ〜６Ｖの範囲で印加され、この場合、前記１Ｖは白を示す電圧であり、前記６Ｖは黒を示す電圧である。
【０１４０】
ここで、前記印加されるデータを６Ｖと仮定した場合、前記第１ノードＮ１の電圧は、前の初期化電圧Ｖｓｕｓである５Ｖから１Ｖ上昇する。これにより、前記第２ノードＮ２の電圧も１Ｖ上昇し、第２ノードＮ２の電圧は「ΔＶｔｈ＋１Ｖ」になる。
【０１４１】
これを数式で表すと、次のとおりである。
【０１４２】
【数２】
2011034039.tif 000004
【０１４３】
ただし、前記期間では、前記第１電源ＥＬＶＤＤ（ｔ）が２Ｖで印加されているため、前記第２トランジスタＭ２がターンオフ状態にある。これにより、有機発光素子と第１電源ＥＬＶＤＤ（ｔ）との間に電流経路が形成されておらず、実質的には、有機発光素子には電流が流れない。すなわち、非発光となる。
【０１４４】
次に、図８ｉを参照すると、これは、画素部１３０の各画素１４０に格納されたデータ電圧に対応する電流が各画素に備えられた有機発光素子に提供され、発光が行われる期間である。
【０１４５】
すなわち、前記発光期間では、第１電源ＥＬＶＤＤ（ｔ）がハイレベル（例えば、１２Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）及び制御信号ＧＣ（ｔ）はそれぞれハイレベル（例えば、６Ｖ）で印加される。
【０１４６】
これにより、前記走査信号Ｓｃａｎ（ｎ）がハイレベルで印加されることにより、ＰＭＯＳである第１トランジスタＭ１はターンオフされるため、前記データ信号は、前記期間についてどのレベルの電圧で提供されても構わない。
【０１４７】
また、前記発光ステップも、画素部を構成する各画素に一括して適用されるものであるため、発光ステップにおいて印加される信号、すなわち、第１電源ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧で前記全画素に同時に印加される。
【０１４８】
さらに、前記制御信号ＧＣ（ｔ）がハイレベルで印加されることにより、ＰＭＯＳである第３トランジスタＭ３はターンオフされるため、ダイオード接続されていた第２トランジスタＭ２は、駆動トランジスタの役割を果たすようになる。
【０１４９】
そこで、前記第２トランジスタＭ２のゲート電極、すなわち、第２ノードＮ２に印加された電圧が「ΔＶｔｈ＋１Ｖ」であり、第２トランジスタＭ２の第１電極に印加される第１電源ＥＬＶＤＤ（ｔ）がハイレベル（例えば、１２Ｖ）で印加されることにより、ＰＭＯＳである第２トランジスタＭ２はターンオンされる。
【０１５０】
このように第２トランジスタＭ２のターンオンにより前記第１電源から有機発光素子のカソード電極までの電流経路が形成される。これにより、前記第２トランジスタＭ２のＶｇｓの電圧、すなわち、第２トランジスタのゲート電極と第１電極との電圧差に該当する電圧に対応する電流が前記有機発光素子に印加され、これに対応する明るさで発光するのである。
【０１５１】
すなわち、
【０１５２】
【数３】
2011034039.tif 000005
【０１５３】
を考慮すると、前記有機発光素子に流れる電流は、
【０１５４】
【数４】
2011034039.tif 000006
【０１５５】
になるため、結果として、本発明の実施例によれば、有機発光素子に流れる電流は、第２トランジスタＭ２の閾値電圧Ｖｔｈ’のばらつき（ΔＶｔｈ）が相殺されるため、ΔＶｔｈには関係なくなる。したがって、ΔＶｔｈによって発生する問題を克服することができるのである。
【０１５６】
このように画素部全体の発光が行われた後は、図８ｊに示すように、発光オフステップを行う。
【０１５７】
すなわち、図８ｊに示すように、前記発光オフ期間では、第１電源ＥＬＶＤＤ（ｔ）が中間レベル（例えば、２Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）はハイレベル（例えば、６Ｖ）が印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、６Ｖ）で印加される。
【０１５８】
すなわち、図８ｉの発光期間と比較するとき、前記第１電源ＥＬＶＤＤ（ｔ）がハイレベルから中間レベル（例えば、２Ｖ）に変更されたこと以外は同一である。
【０１５９】
これは、発光動作後、黒挿入（ｂｌａｃｋ  ｉｎｓｅｒｔｉｏｎ）または調光（ｄｉｍｍｉｎｇ）のために発光をオフする期間であって、有機発光素子のアノード電極の電圧は、その前に有機発光素子が発光していた場合、数十μｓ以内に発光がオフされる電圧まで低下する。
【０１６０】
このように、図８ａ〜図８ｊ期間によって１つのフレームが実現され、これは循環し続け、次のフレームを実現する。すなわち、図８ｊの発光オフ期間の後は、再び図８ａの初期化期間が進行するのである。
【０１６１】
図９は、図１に示す画素の第２実施例による構成を示す回路図である。
【０１６２】
図９を参照すると、これは、図６に示す実施例と比較するとき、画素回路を構成するトランジスタがＮＭＯＳで実現される点で異なる。
【０１６３】
この場合、駆動波形は、図７ａ〜図７ｃの駆動タイミング図と比較するとき、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、第１電源ＥＬＶＤＤ（ｔ）、第２電源ＥＬＶＳＳ（ｔ）、データ書込み期間以外に供給されるデータ信号Ｄａｔａ（ｔ）の駆動波形と極性が反転した形で提供される。
【０１６４】
結果として、図９に示す第２実施例は、図６に示す第１実施例と比較するとき、トランジスタがＰＭＯＳではなく、ＮＭＯＳで実現されるものであり、その駆動動作及び原理は、第１実施例と同一であるため、その具体的な説明は省略する。
【０１６５】
図９に示すように、本発明の実施例による画素２４０は、有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電流を供給するための画素回路２４２とを備える。
【０１６６】
有機発光素子ＯＬＥＤのカソード電極は画素回路２４２に接続され、アノード電極は第１電源ＥＬＶＤＤ（ｔ）に接続される。この有機発光素子ＯＬＥＤは、画素回路２４２から供給される電流に対応して所定輝度の光を生成する。
【０１６７】
ただし、本発明の実施例の場合、画素部を構成する各画素２４０は、１フレームの一部の期間（上述した（ｄ）ステップ）について走査線Ｓ１〜Ｓｎに走査信号が順次供給されたとき、データ線Ｄ１〜Ｄｍに供給されるデータ信号が供給されるが、１フレームの残りの期間（（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）ステップ）については、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素２４０に印加される第１電源ＥＬＶＤＤ及び／または第２電源ＥＬＶＳＳ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号が同時に一括してそれぞれ定められた所定の電圧レベルで前記各画素２４０に印加される。
【０１６８】
そこで、前記各画素２４０に備えられる画素回路２４２は、３つのトランジスタＮＭ１〜ＮＭ３及び２つのキャパシタＣ１、Ｃ２を備える。
【０１６９】
ここで、第１トランジスタＮＭ１のゲート電極は走査線Ｓに接続され、第１電極はデータ線Ｄに接続される。また、第１トランジスタＮＭ１の第２電極は第１ノードＮ１に接続される。
【０１７０】
すなわち、前記第１トランジスタＮＭ１のゲート電極には走査信号Ｓｃａｎ（ｎ）が入力され、第１電極にはデータ信号Ｄａｔａ（ｔ）が入力される。
【０１７１】
また、第２トランジスタＮＭ２のゲート電極は第２ノードＮ２に接続され、第１電極は第２電源ＥＬＶＳＳ（ｔ）に接続され、第２電極は有機発光素子のカソード電極に接続される。ここで、前記第２トランジスタＮＭ２は、駆動トランジスタとしての役割を果たす。
【０１７２】
さらに、前記第１ノードＮ１と第２トランジスタＮＭ２の第１電極、すなわち、第２電源ＥＬＶＳＳ（ｔ）との間に第１キャパシタＣ１が接続され、前記第１ノードＮ１と第２ノードＮ２との間には第２キャパシタＣ２が接続される。
【０１７３】
また、第３トランジスタＮＭ３のゲート電極は制御線ＧＣに接続され、第１電極は前記第２トランジスタＮＭ２のゲート電極に接続され、第２電極は前記有機発光素子のカソード電極、すなわち、第２トランジスタＮＭ３の第２電極に接続される。
【０１７４】
これにより、前記第３トランジスタＮＭ３のゲート電極には制御信号ＧＣ（ｔ）が入力され、前記第３トランジスタがターンオンされた場合、前記第２トランジスタＮＭ２はダイオード接続される。
【０１７５】
さらに、前記有機発光素子のアノード電極は第１電源ＥＬＶＤＤ（ｔ）に接続される。
【０１７６】
図９に示す実施例の場合、前記第１〜第３トランジスタＮＭ１〜ＮＭ３は、すべてＮＭＯＳで実現される。
【符号の説明】
【０１７７】
１１０  走査駆動部、
１２０  データ駆動部、
１３０  画素部、
１４０，２４０  画素、
１４２，２４２  画素回路、
１５０  タイミング制御部、
１６０  制御線駆動部、
１７０  第１電源（ＥＬＶＤＤ）駆動部、
１８０  第２電源（ＥＬＶＳＳ）駆動部。
【図１】
2011034039.tif 000007
【図２】
2011034039.tif 000008
【図３】
2011034039.tif 000009
【図４】
2011034039.tif 000010
【図５】
2011034039.tif 000011
【図６】
2011034039.tif 000012
【図７ａ】
2011034039.tif 000013
【図７ｂ】
2011034039.tif 000014
【図７ｃ】
2011034039.tif 000015
【図８ａ】
2011034039.tif 000016
【図８ｂ】
2011034039.tif 000017
【図８ｃ】
2011034039.tif 000018
【図８ｄ】
2011034039.tif 000019
【図８ｅ】
2011034039.tif 000020
【図８ｆ】
2011034039.tif 000021
【図８ｇ】
2011034039.tif 000022
【図８ｈ】
2011034039.tif 000023
【図８ｉ】
2011034039.tif 000024
【図８ｊ】
2011034039.tif 000025
【図９】
2011034039.tif 000026