(57)【要約】【課題】ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ素子及びその製造方法を提供する。【解決手段】トランジスタ基板１は、基板１００上に配置されたゲート電極２００と、前ゲート電極２００上に配置されたゲート絶縁膜３１０と、ゲート絶縁膜３１０上の、互いにゲート電極２００を挟んで対向する位置に形成されたソース電極７１０及びドレイン電極７２０と、ソース電極７１０上に形成されたソース領域と、ドレイン電極７２０上に形成されたドレイン領域と、ソース領域上、ドレイン領域上、及びソース領域と前記ドレイン領域との間のゲート絶縁膜３１０上に配置され結晶性シリコンを含む半導体膜４２０と、を備える。【選択図】図２
2011077363.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とするトランジスタ基板。
【請求項２】
前記半導体膜は、微結晶シリコンを含む
ことを特徴とする、請求項１に記載のトランジスタ基板。
【請求項３】
前記半導体膜は、結晶化度が２０〜８０％であることを特徴とする請求項１に記載のトランジスタ基板。
【請求項４】
前記半導体膜の膜厚は、２５〜３００ｎｍである、
ことを特徴とする、請求項１又は２に記載のトランジスタ基板。
【請求項５】
さらに、前記半導体膜上に層間絶縁膜を備える、
ことを特徴とする、請求項１乃至４のいずれか一項に記載のトランジスタ基板。
【請求項６】
前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動する、
ことを特徴とする請求項１乃至５の何れか一項に記載のトランジスタ基板。
【請求項７】
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とするトランジスタ基板の製造方法。
【請求項８】
前記半導体膜の膜厚は、２５〜３００ｎｍである、
ことを特徴とする、請求項７に記載のトランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ基板及びトランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
微結晶シリコン膜をチャネル層として備えるトランジスタの場合、オン特性の観点から、微結晶シリコン膜は結晶化度が高く、かつインキュベーション層が薄いことが好ましい。このような微結晶シリコン膜を得る方法としては、成膜時のパワー密度を大きくする、成膜時の圧力を高くする、膜厚を大きくする、微結晶シリコン膜が形成されるゲート絶縁膜の表面に対して予めプラズマ処理を施す、等の方法が知られている。しかし、上記の方法により得られた微結晶シリコン膜は、平坦性が低いという問題がある。
【０００３】
微結晶シリコン膜の平坦性は、微結晶シリコン膜の結晶化度が高いほど低下する傾向が見られる。この原因の一つは、上記の方法により得られた結晶化度の高い微結晶シリコン膜は、膜面に対して垂直方向に成長した、柱状の結晶を多数含んでいるためである。
【０００４】
通常のトランジスタにおいては、微結晶シリコン膜の上に、ソース領域及びドレイン領域が形成される。微結晶シリコン膜の平坦性が低い場合、ソース領域及びドレイン領域と、チャネル層としての微結晶シリコン膜との間で良好な電気的接合が得られない。この結果、導通不良等の欠陥が生じる場合がある。
【０００５】
また、結晶の内部と比較して、複数の柱状結晶の間隙では結晶構造が疎になりやすい。このため微結晶シリコン膜をチャネル層として薄膜トランジスタを製造する際、以下の問題が生じてしまう。シリコン膜を大気環境下にさらした場合シリコン薄膜表面はすみやかに酸化され、表面に絶縁性の酸化シリコン薄膜が形成される。そのためシリコン薄膜をチャネル層とする通常の薄膜トランジスタにおいては、シリコン膜の上にソース領域及びドレイン領域が形成する前に、基板をフッ化アンモニウム溶液等の溶液で洗浄して酸化シリコン膜を取り除く必要がある。柱状結晶の間隙の結晶構造が疎である微結晶シリコン膜がフッ化アンモニウム溶液にさらされた場合、間隙から液が浸透し、表面の酸化シリコン膜だけでなく、間隙に生じている酸化シリコン膜も溶解される。そのため微結晶シリコン膜
の内部が損傷して膜の密着性が低下し、最終的に膜剥離を引き起こしてしまう。フッ化アンモニウム溶液処理の工程で膜剥離が生じなくても、膜の密着性は低下しているので、その後の洗浄工程の段階で、膜剥離が生じてしまう事も起こりうる。
【０００６】
特許文献１には、微結晶シリコン膜の上に、アモルファスシリコン膜が形成されたトランジスタが開示されている。一例として、膜厚が１００〜３００Å（１０〜３０ｎｍ）の微結晶シリコン膜の上に、膜厚が１１００Å（１１０ｎｍ）のアモルファスシリコン膜が形成されたトランジスタが記載されている。微結晶シリコン膜の場合に比べ、アモルファスシリコン膜の平坦性を高くすることは比較的容易である。アモルファスシリコン膜で微結晶シリコン膜を覆うことにより、チャネル層の表面の平坦性が改善される。この結果、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合が得られる。またフッ化アンモニウム溶液処理工程の際も、微結晶シリコン膜の上をアモルファスシリコン膜が覆っているため、微結晶シリコン膜は直接液にさらされず、膜の密着性が低下する問題も生じない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３０４１４０号公報
【特許文献２】特開平９−９２８４１号公報
【特許文献３】特開平７−９４７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に開示されている構成では、微結晶シリコン膜の平坦性が特に低い場合、チャネル層の表面の平坦性の改善は十分なものではない。これは、下層のアモルファスシリコン膜の平坦性が、上層の微結晶シリコン膜の平坦性にある程度影響されるためである。もし十分な平坦性を得るためにアモルファスシリコン膜の膜厚をさらに大きくすると、チャネル層が厚くなる。チャネル層が厚くなると、膜面に対して垂直方向の電気抵抗が増大する。このため、トランジスタのオン電流が低下するという問題がある。
【０００９】
本発明は、上記問題に鑑みなされたものであり、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びトランジスタ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の観点に係るトランジスタ基板は、
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とする。
【００１１】
前記半導体膜は、微結晶シリコンを含むことが好ましい。
【００１２】
前記半導体膜は、結晶化度が２０〜８０％であることが好ましい。
【００１３】
前記半導体膜の膜厚は、２５〜３００ｎｍとすることができる。
【００１４】
また、前記トランジスタ基板は、
前記半導体膜上に層間絶縁膜を備えていてもよい。
【００１５】
また、前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動してもよい。
【００１６】
本発明の第２の観点に係るトランジスタ基板の製造方法は、
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とする。
【００１７】
前記半導体膜の膜厚は、２５〜３００ｎｍとすることができる。
【発明の効果】
【００１８】
本発明によれば、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係るトランジスタ基板を、基板側から見た平面図である。
【図２】図１に示したトランジスタ基板の、Ａ−Ａ’線断面図である。
【図３Ａ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｂ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｃ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｄ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｅ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｆ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｇ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図３Ｈ】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図４】本発明の実施形態に係るトランジスタ基板の動作を説明するための模式図である。
【図５】従来技術に係るトランジスタ基板の動作を説明するための模式図である。
【図６】ラマン分光法による結晶化度の測定方法を説明するための参考図である。
【図７】本発明の実施形態に係る有機ＥＬ表示装置を示す模式図である。
【図８】図７に示す有機ＥＬ表示装置の動作を説明するための等価回路図である。
【図９】図７に示す有機ＥＬ表示装置に含まれる画素の１つを拡大して示した上面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態に係るトランジスタ基板及びその製造方法について、図面を参照しながら説明する。
【００２１】
本発明の実施形態に係るトランジスタ基板１は、図１及び図２に示すように、ガラス基板１００と、ゲート電極２００と、ゲート絶縁膜３１０と、層間絶縁膜３２０と、ソース電極７１０と、ドレイン電極７２０と、不純物層６００と、半導体膜４２０と、を備える。
【００２２】
トランジスタ基板１は、以下のようにして製造される。まず、ガラス基板１００上に、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｂ合金膜等からなるゲート導電膜が形成される。このゲート導電膜は、スパッタ法、真空蒸着法等によって形成される。次に、このゲート導電膜はパターニングされ、ガラス基板１００上に、所定のパターンを有するゲート電極２００が形成される。
【００２３】
次に、図３Ａに示すように、ゲート電極２００上及びガラス基板１００上に、ゲート絶縁膜３１０が形成される。ゲート絶縁膜３１０は、例えば窒化ケイ素、酸化ケイ素等からなる。ゲート絶縁膜３１０は、例えばＣＶＤ（Chemical Vapor Deposition）法等により形成される。
【００２４】
次に、図３Ｂに示すように、ゲート絶縁膜３１０上に、例えばＣｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｂ合金膜等からなるソースドレイン膜７００が形成される。ソースドレイン膜７００は、例えばスパッタ法、真空蒸着法等によって形成される。
【００２５】
次に、図３Ｃに示すように、ソースドレイン膜７００がパターニングされることにより、ゲート絶縁膜３１０上に、所定のパターンを有するソース電極７１０及びドレイン電極７２０が形成される。
【００２６】
次に、図３Ｄに示すように、ソース電極７１０、ドレイン電極７２０及びゲート絶縁膜３１０上に、不純物層６００が形成される。不純物層６００は、例えば、アルシン、ホスフィン等のドナー型不純物を含むＳｉＨ４ガスをプロセスガスとして用い、プラズマ処理によって成膜される。この場合、最終的に得られるトランジスタ基板１はｎ型トランジスタを備える。トランジスタの用途に応じて、例えばジボラン等のアクセプター型不純物を含むＳｉＨ４ガスを用いることもできる。その場合、最終的に得られるトランジスタ基板１はｐ型トランジスタを備える。
【００２７】
次に、図３Ｅに示すように、不純物層６００は、例えばドライエッチング等の方法によりパターニングされる。
【００２８】
ここで、不純物層６００は大気環境にさらされているため、通常その表面は酸化されている。この結果、不純物層６００の表面は酸化シリコン薄膜で覆われている。このため、次工程において半導体膜４２０が成膜される前に、例えばフッ化アンモニウム溶液による洗浄処理が行われ、酸化シリコン薄膜が取り除かれる。
【００２９】
次に、図３Ｆに示すように、不純物層６００及びゲート絶縁膜３１０の上に半導体膜４２０が形成される。ここでは、半導体膜４２０はＳｉＨ４とＨ２ガスとの混合ガスをプロセスガスとして用い、プラズマ処理によって成膜されている。ＳｉＨ４ガスに対するＨ２ガスの比率を上げ、さらにパワー密度及び圧力を高めることにより、半導体膜４２０の結晶化度を高めることができる。例えば、ガスの混合比率をＳｉＨ４／Ｈ２／Ａｒ＝２０／４２００／６０００（体積比）とし、パワー密度を０．０８９Ｗ／ｃｍ２とし、圧力を９００Ｐａとすることで、良好な微結晶シリコンを含む結晶性シリコンからなる半導体膜４２０が得られることが確認されている。なお、これは一例であり、成膜条件は目的に応じて選択することができる。
【００３０】
ここで、微結晶とは、例えば約５０〜１００ｎｍの粒径を有する結晶を指す。本実施形態において、半導体膜４２０は約５０〜１００ｎｍの粒径を有する結晶を多く含んでいることが好ましい。しかし、このことは、本発明の実施において用いられる半導体膜は５０〜１００ｎｍの粒径を有する結晶のみから構成されていなければならない、ということを意味するものではない。結晶の粒径は、半導体膜の結晶化度を表すいくつかの指標のうちの一つである。半導体膜の結晶化度は他にも、種々の方法によって評価することができる。例えば、ラマン分光法により半導体膜のラマンスペクトルを測定し、その結果から結晶化度を算出することもできる。この方法により測定された半導体膜の結晶化度は、２０〜８０％であることが好ましい。半導体膜の結晶化度が２０％未満の場合、半導体膜の電子移動度は低いため、オン特性の向上は十分なものではない。一方、半導体膜の結晶化度が８０％を超える場合、半導体膜の電子移動度は高いため、良好なオン特性が得られるが、半導体膜の平坦性が極端に低くなるおそれがある。なお、ラマン分光法による結晶化度の算出方法については、後に詳しく述べる。
【００３１】
次に、図３Ｇに示すように、半導体膜４２０はパターニングされる。
【００３２】
次に、図３Ｈに示すように、半導体膜４２０上及びゲート絶縁膜３１０上に、層間絶縁膜３２０が形成される。層間絶縁膜３２０は、ゲート絶縁膜３１０と同様、例えば窒化ケイ素、酸化ケイ素等からなる。層間絶縁膜３２０は、例えばＣＶＤ法等により形成される。このようにして、トランジスタ基板１が得られる。
【００３３】
図２に示すように、トランジスタ基板１では、チャネル層としての半導体膜４２０はそのガラス基板１００側の面でソース領域及びドレイン領域と接している。この構成によれば、半導体膜４２０の平坦性が低い場合でも、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保できる。この結果、半導体膜４２０の結晶化度を従来よりも高くすることが可能となる。結晶化度の高い微結晶シリコンを含む結晶性シリコンからなる半導体膜４２０は、良好な電子移動度を有する。このため、トランジスタ基板１は、良好なオン特性を示す。
【００３４】
さらに、トランジスタ基板１は、そのオン特性がチャネル層の膜厚に影響されにくいという利点をも有する。従来技術に係るトランジスタの場合、図５に示すように、オン電流はチャネル層４００とゲート絶縁膜３１０との界面付近を流れる。このときオン電流は、矢印で示されるように、チャネル層４００の内部を、膜面に対して垂直方向に流れる必要がある。アモルファスシリコン層４１０の膜厚が大きくなると、膜面に対して垂直方向の電気抵抗が増大する。この結果、オン電流が流れにくくなり、トランジスタのオン特性は低下する。
【００３５】
これに対し、本発明の実施形態に係るトランジスタ基板１では、図４に示すように、オン電流は半導体膜４２０の内部を膜面と平行方向に流れる。このため、半導体膜４２０の膜厚が大きい場合でも、トランジスタ基板１のオン特性は低下しにくい。したがって、半導体膜４２０の膜厚は、従来技術に係るトランジスタに比べて厚くすることが可能である。例えば、半導体膜４２０の膜厚は、２５〜３００ｎｍとすることができる。膜厚を大きくすることにより、半導体膜４２０の結晶化度を高めることができる。この結果、より良好なオン特性を有するトランジスタ基板１を得ることができる。
【００３６】
なお、本実施形態においては基板としてガラス基板１００を用いたが、基板の材質はガラスに限定されない。基板の材質は、公知の材料の中から用途や目的に応じて適切なものが選択される。
【００３７】
本発明の実施形態に係るトランジスタ基板１は、例えば有機エレクトロルミネセンス（ＥＬ）表示装置における駆動トランジスタ、スイッチトランジスタとして用いることができる。トランジスタ基板１が用いられた有機ＥＬ表示装置の実施形態について、図２及び図７乃至図９を参照しながら説明する。
【００３８】
有機ＥＬ表示装置８００は、図７に示すように、ガラス等からなる基板１１０と、基板１１０上の複数の画素形成領域に対応する位置に設けられた開口部３３０を有する光透過性のバンク１３０と、各画素形成領域に設けられた有機ＥＬ素子と、を備えている。有機ＥＬ素子は、画素電極（陽極）１２０と、有機ＥＬ発光層１４０と、上部電極（陰極）１６０と、を有する。基板１１０は、例えば石英ガラス、無アルカリガラス等からなる。バンク１３０は、１μｍ以上の厚さであり、光が伝搬しやすい構造になっている。トランジスタ部分の構造は、図２に示したものと同様である。
【００３９】
トランジスタ以外の部分の構造について説明する。ゲート絶縁膜３１０の上には、図９に示すように、有機ＥＬ素子を構成する画素電極１２０が設けられている。有機ＥＬ表示装置８００の発光方式は、有機ＥＬ素子が発する光が、有機ＥＬ素子が設けられている基板１１０を透過して外に出射されることによって表示する、いわゆるボトムエミッション型である場合、画素電極１２０は、例えば錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ２Ｏ３）等の透明導電材料から形成されている。また、有機ＥＬ素子が発する光が、有機ＥＬ素子が設けられている基板の反対側を透過して外に出射されることによって表示する、いわゆるトップエミッション型である場合、画素電極１２０は、ＡｌやＡｌ合金等の光反射性導電膜か、光反射性導電膜を下層とし、上述した透明導電材料を上層とした積層構造であってもよい。
【００４０】
スイッチトランジスタＴｒ１１（書込制御手段）及び駆動トランジスタＴｒ１２（発光制御手段）は、本発明の実施形態に係るトランジスタ基板１に備えられたトランジスタである。その構成は図１及び図２において示したものと同様である。
【００４１】
図９に示されるオーバーコート膜（平坦化膜）１５０は、スイッチトランジスタＴｒ１１及び駆動トランジスタＴｒ１２を覆い、かつ画素電極１２０の周縁部上に重なるように形成されている。オーバーコート膜１５０は、窒化シリコン等の透明絶縁膜からなる。さらに、図９に示すように、オーバーコート膜１５０の各画素形成領域には、画素電極１２０の中央部を露出するように開口部３３０が備えられている。なお、開口部３３０を形成しているオーバーコート膜１５０の端部は、図９においては一点鎖線で示されている。
【００４２】
オーバーコート膜１５０の上には光感光性樹脂等を硬化してなるバンク１３０が形成されている。バンク１３０は、各画素を区切るための隔壁として機能する。バンク１３０は、オーバーコート膜１５０の上面及び開口部３３０の側面を覆うように形成されている。バンク１３０には、各画素形成領域において、画素電極１２０の中央部を露出するように開口部３４０が備えられている。なお、開口部３４０を形成しているバンク１３０の端部は、図９においては二点鎖線で示されている。
【００４３】
バンク１３０で囲まれた開口内の画素電極１２０の上には、正孔注入層、有機ＥＬ発光層１４０、上部電極（陰極）１６０がこの順に積層されている。すなわち、有機ＥＬ素子は、画素電極１２０と、正孔注入層と、有機ＥＬ発光層１４０と、上部電極１６０とが、この順で積層されて構成される。なお、図面の理解を容易にするため、図９では正孔注入層、有機ＥＬ発光層１４０、上部電極１６０は省略されている。
【００４４】
上部電極１６０は、ボトムエミッション型の場合、電子注入をしやすくするため、例えば、ＡｌＬｉ、ＬｉＦ、ＭｇＩｎ、Ｌｉ、Ｎａ、Ｍｇ、Ｃａ等の低仕事関数の金属を単体であるいは合金を含む１０ｎｍ程度の膜厚の電子注入層と、電子注入層上に積層されたＡｌ等の１００〜２００ｎｍ程度の膜厚の低抵抗層との積層構造を適用することができる。この場合、上部電極１６０は、有機ＥＬ発光層１４０の発光を画素電極１２０の側へ反射する役割も有する。一方、トップエミッション型の場合、１０ｎｍ程度の膜厚の上記電子注入層と、ＩＴＯ、亜鉛ドープ酸化インジウム、Ｉｎ２Ｏ３等の透明導電材料層の透明積層構造としてもよい。
【００４５】
なお、図面では省略されているが、上部電極１６０の上には、酸素及び水の浸入を防止する封止膜が設けられている。封止膜の上には接着層が設けられている。接着層の上には封止基板が設けられている。
【００４６】
図８は、本発明の実施形態に係る有機ＥＬ表示装置８００に備えられた各画素の駆動回路の等価回路図である。図８に示すように、各画素は、スイッチトランジスタＴｒ１１と、駆動トランジスタＴｒ１２と、を備える。走査線Ｌｓと信号線Ｌｄとは相互に直交するように配設されている。スイッチトランジスタＴｒ１１は、ゲート端子が走査線Ｌｓに、ドレイン端子及びソース端子が信号線Ｌｄ及び接点Ｎ１１に各々接続されている。駆動トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に、ドレイン端子がアノード線Ｌａ（定電圧源Ｖｄｄ）に各々接続されている。有機ＥＬ発光素子ＯＥＬは、駆動トランジスタＴｒ１２のソース端子にアノード端子が接続され、カソード端子が接地電位Ｖｓｓに接続されている。
【００４７】
ここで、有機ＥＬ表示装置８００に備えられたスイッチトランジスタＴｒ１１と、駆動トランジスタＴｒ１２とは、それぞれ本発明の実施形態に係るトランジスタ基板１に備えられたトランジスタである。先に述べたように、これらのトランジスタは、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保されており、オン電流の低下を防いでいる。このため、有機ＥＬ表示装置８００は高い発光効率や良好な制御特性を有している。なお、本実施形態においては１つの駆動回路に２つのトランジスタが備えられている例を示したが、トランジスタの数は例えば３つあってもよく、限定されない。
【００４８】
以上、本発明について実施形態を示しながら詳しく述べたが、本発明は上記の実施形態に限定されるものではない。本技術分野の通常の知識に基づいて、様々な変形例が可能であり、それらの変形例は本発明の技術的範囲に含まれるものである。本発明によれば、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。このトランジスタ基板及びその製造方法は、例えば有機ＥＬ表示装置に用いられるトランジスタ基板及びその製造方法として好適である。
【００４９】
（ラマン分光法による結晶化度の測定方法）
最後に、ラマン分光法による半導体膜の結晶化度の評価方法について述べる。ラマン分光測定において、例えば、アモルファスシリコンは、４８０ｃｍ−１付近にブロードなピークを有するスペクトルを与える。グレインバウンダリー（結晶粒界）は、５００ｃｍ−１付近にブロードなピークを有するスペクトルを与える。結晶シリコンは、５２０ｃｍ−１付近に比較的シャープなピークを有するスペクトルを与える。測定対象である半導体膜のスペクトルは、例えば図６に示すように、各成分スペクトル、すなわちアモルファスシリコン、結晶粒界、結晶シリコンの各スペクトルをある特定の比率で重ね合わせたものとして表すことができる。この比率を公知の解析手法により求めることで、結晶化度ｄを算出することができる。ある半導体膜のスペクトルに含まれるアモルファスシリコンの成分スペクトルの比率がＩａ−Ｓｉ、結晶粒界の成分スペクトルの比率がＩｕｃ−Ｓｉ、結晶シリコンの成分スペクトルの比率がＩｃ−Ｓｉ、である場合、結晶化度ｄ（％）は、下記式により算出される。
ｄ（％）＝（Ｉｃ−Ｓｉ＋Ｉｕｃ−Ｓｉ）／（Ｉｃ−Ｓｉ＋Ｉｕｃ−Ｓｉ＋Ｉａ−Ｓｉ）×１００
【符号の説明】
【００５０】
１…トランジスタ基板、Ｔｒ１１…スイッチトランジスタ、Ｔｒ１２…駆動トランジスタ、１００…ガラス基板、１１０…基板、１２０…画素電極（陽極）、１３０…バンク、１４０…有機ＥＬ発光層、１５０…オーバーコート膜（平坦化膜）、１６０…上部電極（陰極）、１７０…封止基板、１９０…封止膜、２００，２１０…ゲート電極、３１０…ゲート絶縁膜、２３０…保護層、２４０…半導体不純物層、２６０…半導体層、３２０…層間絶縁膜、３３０，３４０…開口部、４００…チャネル層、４１０…アモルファスシリコン層、４２０…半導体膜、５００…ストッパ膜、６００…不純物層、７００…ソースドレイン膜、２８０，７１０…ソース電極、２９０，７２０…ドレイン電極、８００…有機ＥＬ表示装置、Ｃｓ…キャパシタ、Ｌｓ…走査線、Ｌａ…アノード線、Ｌｄ…信号線、ＯＥＬ…有機ＥＬ素子、Ｖｄｄ…定電圧源、Ｖｓｓ…接地電位
【図１】
2011077363.tif 000003
【図２】
2011077363.tif 000004
【図３Ａ】
2011077363.tif 000005
【図３Ｂ】
2011077363.tif 000006
【図３Ｃ】
2011077363.tif 000007
【図３Ｄ】
2011077363.tif 000008
【図３Ｅ】
2011077363.tif 000009
【図３Ｆ】
2011077363.tif 000010
【図３Ｇ】
2011077363.tif 000011
【図３Ｈ】
2011077363.tif 000012
【図４】
2011077363.tif 000013
【図５】
2011077363.tif 000014
【図６】
2011077363.tif 000015
【図７】
2011077363.tif 000016
【図８】
2011077363.tif 000017
【図９】
2011077363.tif 000018