(57)【要約】【課題】半導体レーザ素子の劈開面の平坦性を向上させることが可能な半導体レーザ素子を提供する。【解決手段】この半導体レーザ素子では、支持基板１と、支持基板１の表面上に形成されるとともに一対の共振器面６０を有する半導体レーザ素子部５０と、支持基板１と半導体レーザ素子部５０とを接着する半田層１４とを備え、半導体レーザ素子部５０の共振器面６０の支持基板１側の端部近傍に、半田層１４が存在しない領域である空隙部７０を有している。【選択図】図２
2011066434.tif 000002
【特許請求の範囲】
【請求項１】
劈開性を有さない支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない第１の領域を形成する工程と、
前記第１の領域の近傍に一対の前記共振器面を形成する工程とを備えた、半導体レーザ素子の製造方法。
【請求項２】
支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない第１の領域を形成する工程と、
前記第１の領域の近傍に一対の前記共振器面を形成する工程と、
前記支持基板及び前記半導体レーザ素子部の共振器長方向における長さが異なるように分割する工程とを備えた、半導体レーザ素子の製造方法。
【請求項３】
前記第１の領域を形成する工程は、前記接着層を前記支持基板の表面上の前記第１の領域以外の領域にパターニングにより形成する工程を含む、請求項１又は２に記載の半導体レーザ素子の製造方法。
【請求項４】
成長用基板を用いて前記半導体レーザ素子部を形成する工程と、
前記第１の領域を形成する工程の後に、前記成長用基板を除去する工程とをさらに備える、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項５】
前記共振器面を形成する工程の前に、前記支持基板を分割する工程を備える、請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項６】
前記共振器面を形成する工程の後に、前記支持基板を分割する工程を備える、請求項１〜５のいずれか１項に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子およびその製造方法に関し、特に、半導体レーザ素子部と支持基板とを接着することにより形成された半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
従来、半導体レーザ素子部と支持基板とを接着した後、半導体レーザ素子部が形成された基板を各素子に分割することにより形成される半導体レーザ素子およびその製造方法が知られている（たとえば、非特許文献１参照）。
【０００３】
上記非特許文献１には、レーザリフトオフ（ＬＬＯ）法を用いて製造された半導体レーザ素子および半導体レーザ素子の製造方法が記載されている。
【０００４】
図５５は、上記非特許文献１に開示された従来の半導体レーザ素子を示した断面図である。図５５を参照して、従来の半導体レーザ素子では、支持基板としてのＧａＡｓ基板３０１上に、下層から上層に向かって、Ｔｉ層とＡｕ層とからなるコンタクトメタル層３０２が形成されている。コンタクトメタル層３０２上には、Ｓｎからなる第１融着層３０３が形成されている。第１融着層３０３上には、Ａｕからなる第２融着層３０４が形成されている。第２融着層３０４上には、下側に突出したリッジ部３０５を有する半導体素子層３０６が形成されている。半導体素子層３０６上には、ＧａＮ層３０７が形成されている。なお、ＧａＡｓ基板３０１とＧａＮ層３０７とは、それぞれの劈開面が一致するように形成されている。ＧａＮ層３０７上には、Ｔｉ層、Ａｌ層、Ｔｉ層およびＡｕ層からなる電極３０８が形成されている。また、ＧａＡｓ基板３０１の裏面側には、Ｔｉ層とＡｕ層とからなる電極３０９が形成されている。
【０００５】
図５６〜図５８は、上記非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。図５５〜図５８を参照して、従来の半導体レーザ素子の製造方法では、図５６に示すように、まず、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相堆積）法を用いて、成長用基板としてのサファイア基板３１０の（０００１）面上に、ＧａＮ層３０７を成長させる。次に、ＧａＮ層３０７上に、リッジ部３０５を有する半導体素子層３０６を成長させる。その後、半導体素子層３０６上に、Ａｕからなる第２融着層３０４を形成する。
【０００６】
次に、図５７に示すようにＧａＡｓ基板３０１上に、Ｔｉ層とＡｕ層とからなるコンタクトメタル層３０２を形成する。コンタクトメタル層３０２上に、Ｓｎからなる第１融着層３０３を形成する。そして、第１融着層３０３と第２融着層３０４とを接着する。この際、ＧａＡｓ基板３０１の劈開面とＧａＮ層３０７の劈開面とが一致するように接着する。その後、接着した半導体レーザ素子を、窒素雰囲気中において、約３１０℃の温度に約１０分間保持する。これにより、第１融着層３０３のＳｎと第２融着層３０４のＡｕとが合金化して、図５８に示すように、サファイア基板３１０上のＧａＮ層３０７とＧａＡｓ基板３０１とが貼り合わされる。
【０００７】
その後、サファイア基板３１０側から波長２６６ｎｍのＮｄ−ＹＡＧレーザ第４高調波を照射することによって、照射した際に発生する熱により、サファイア基板３１０とＧａＮ層３０７との界面のＧａＮをＧａ金属と窒素とに融解する。これによりＧａＮ層３０７からサファイア基板３１０を除去する。なお、サファイア基板３１０を除去した後のＧａ
Ｎ層３０７表面に付着したＧａ金属は、塩酸洗浄によって除去する。そして、図５５に示すように、ＧａＮ層３０７側に、下層から上層に向かって、Ｔｉ層、Ａｌ層、Ｔｉ層およびＡｕ層からなる電極３０８を形成するとともに、ＧａＡｓ基板３０１の裏面側に、上層から下層に向かって、Ｔｉ層とＡｕ層とからなる電極３０９を形成する。
【０００８】
最後に、ＧａＮ層３０７の劈開面に沿って劈開することにより、半導体レーザ素子を分割する。これにより、半導体レーザ素子の共振器面を形成する。このようにして、非特許文献１に開示された従来の半導体レーザ素子が製造される。この製造方法において、成長用基板としての劈開性の乏しいサファイア基板３１０を除去することが可能となるので、窒化物系半導体レーザ素子の劈開性を向上させることが可能となる。また、成長用基板としてサファイア基板３１０の代わりにＧａＮ基板を用いる場合には、ＧａＮ基板が高価なためにＧａＮ基板を分離して再利用することでコストダウンが図れる。このため、半導体レーザ素子部と支持基板とを接着する技術を半導体レーザ素子部の製造方法に適用することは有効である。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】電子情報通信学会技術研究報告Ｖｏｌ．１０２                    ＬＱＥ２００２−８５  ｐｐ．５５−５７
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、非特許文献１に開示された従来の半導体レーザ素子では、劈開性を有さないＡｕからなる第２融着層３０４を介して、半導体素子層３０６をＧａＡｓ基板３０１上に接着しているので、ＧａＡｓ基板３０１が劈開性を有するとしても、ＧａＡｓ基板３０１とＧａＮ層３０７との間に形成された劈開性を有さないＡｕからなる第２融着層３０４の存在によって、半導体レーザ素子の劈開面の平坦性が低下するという問題点がある。また、支持基板として、劈開性を有するＧａＡｓ基板３０１の代わりに、劈開性を有さないＣｕ−Ｗなどの金属を用いる場合には、さらに半導体レーザ素子の劈開面の平坦性が低下するという問題点がある。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体レーザ素子の劈開面の平坦性を向上させることが可能な半導体レーザ素子の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【００１２】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子は、支持基板と、支持基板の表面上に形成されるとともに一対の共振器面を有する半導体レーザ素子部と、支持基板と半導体レーザ素子部とを接着する接着層とを備え、共振器面の支持基板側の端部近傍に、接着層が存在しない領域を有する。
【００１３】
この第１の局面による半導体レーザ素子では、上記のように、支持基板の表面上に形成されるとともに一対の共振器面を有する半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とを接着する接着層が存在しない領域を有するように構成することによって、その接着層の存在しない領域により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とが離間された領域を形成することができる。これにより、共振器面の支持基板側の端部に隣接して接着層および支持基板が設けられる場合と異なり、支持基板の劈開性の影響を受けることなく、半導体レーザ素子部を劈開することができる。その結果、半導体レーザ素子部の劈開面の平坦性を向上させることができる。
【００１４】
上記第１の局面による半導体レーザ素子において、好ましくは、支持基板は、共振器面
と平行な方向の面に劈開性を有さない。このように構成しても、支持基板が劈開性を有していないことの影響を受けにくくなるので、半導体レーザ素子部を容易に劈開することができる。
【００１５】
上記第１の局面による半導体レーザ素子において、好ましくは、支持基板および接着層は、導電性を有する。このように構成すれば、導電性を有する接着層を介して、導電性を有する支持基板と半導体レーザ素子部とを接着することができるので、半導体レーザ素子部と支持基板とを電気的に接続することが出来る。
【００１６】
上記第１の局面による半導体レーザ素子において、好ましくは、接着層は、共振器面から所定の間隔を隔てて形成されている。このように構成すれば、共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
【００１７】
上記第１の局面による半導体レーザ素子において、好ましくは、共振器面は、劈開面である。このように構成すれば、劈開面によって、容易に共振器面を形成することができる。
【００１８】
上記第１の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部は、窒化物系半導体層からなる。このような窒化物系半導体層からなる半導体レーザ素子部を含む窒化物系半導体レーザ素子において、上記第１の局面の構成を適用すれば、窒化物系半導体レーザ素子の劈開面の平坦性を向上させることができる。
【００１９】
上記第１の局面による半導体レーザ素子において、好ましくは、共振器面の延長線上の半導体レーザ素子部と支持基板との間には空隙部を有する。このように構成すれば、空隙部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
【００２０】
上記第１の局面による半導体レーザ素子において、好ましくは、共振器面は、半導体レーザ素子部の側端面から突出している。このように構成すれば、半導体レーザ素子部の幅の狭い部分を劈開することにより、劈開面からなる共振器面を容易に形成することができる。
【００２１】
上記第１の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部の支持基板側の表面には、第１段差部が設けられており、半導体レーザ素子部の共振器面の支持基板側の端部近傍には、第１段差部によって、接着層が存在しない領域が形成されている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、半導体レーザ素子部の支持基板側の表面に設けた第１段差部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に接着層が存在しない領域を容易に形成することができる。
【００２２】
上記第１の局面による半導体レーザ素子において、好ましくは、支持基板の半導体レーザ素子部側の表面には、第２段差部が設けられており、半導体レーザ素子部の共振器面の支持基板側の端部近傍には、第２段差部によって、接着層が存在しない領域が形成されている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、支持基板の半導体レーザ素子部側の表面に設けた第２段差部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に接着層が存在しない領域を容易に形成することができる。
【００２３】
この発明の第２の局面による半導体レーザ素子の製造方法は、支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、半導体レーザ素子部の共振器面とな
る領域の支持基板側の端部近傍に、接着層が存在しない第１の領域を形成する工程と、第１の領域の近傍に一対の共振器面を形成する工程とを備える。
【００２４】
この第２の局面による半導体レーザ素子の製造方法では、上記のように、支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、半導体レーザ素子部の共振器面となる領域の支持基板側の端部近傍に、接着層が存在しない第１の領域を形成する工程を備えることにより、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とが離間された領域を形成することができる。また、第１の領域の近傍に一対の共振器面を形成する工程を備えることによって、支持基板と半導体レーザ素子部とが離間された領域に対応する半導体レーザ素子部側の位置で半導体レーザ素子部を劈開することにより、支持基板の劈開性の影響を受けることなく、半導体レーザ素子部を劈開することができる。その結果、半導体レーザ素子部の劈開面の平坦性を向上させることができる。
【００２５】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、第１の領域を形成する工程は、接着層を支持基板の表面上の第１の領域以外の領域にパターニングにより形成する工程を含む。このように構成すれば、接着層のパターニングにより、支持基板の表面上に、接着層が存在しない領域を形成することができるので、支持基板と半導体レーザ素子部とを接着した際に、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
【００２６】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、成長用基板を用いて半導体レーザ素子部を形成する工程と、第１の領域を形成する工程の後に、成長用基板を除去する工程とをさらに備える。このように構成すれば、成長用基板の劈開性が乏しい場合でも、容易に、半導体レーザ素子部を劈開することができる。
【００２７】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、共振器面を形成する工程の前に、支持基板を分割する工程を備える。このように構成すれば、半導体レーザ素子部を劈開する前に、支持基板を分割しているので、支持基板の分割の際に、半導体レーザ素子部の劈開面に損傷が入るのを抑制することができる。
【００２８】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、共振器面を形成する工程の後に、支持基板を分割する工程を備える。このように構成すれば、共振器面の形成時に、支持基板が細かく分割されていないので、スクライブなどの劈開に必要な工程を容易に行うことができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態による半導体レーザ素子の平面図である。
【図２】図１に示した第１実施形態による半導体レーザ素子の１０００−１０００線に沿った断面図である。
【図３】図１に示した第１実施形態による半導体レーザ素子の２０００−２０００線に沿った断面図である。
【図４】図１に示した第１実施形態による半導体レーザ素子の発光層の構造を示した断面図である。
【図５】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図６】図１に示した第１実施形態による半導体レーザ素子の三角格子状パターンの説明をするための平面図である。
【図７】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図８】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図９】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１０】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１１】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１２】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１３】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１４】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための１０００−１０００線に沿った断面図である。
【図１５】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１６】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための１０００−１０００線に沿った断面図である。
【図１７】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１８】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための１０００−１０００線に沿った断面図である。
【図１９】本発明の第２実施形態による半導体レーザ素子の平面図である。
【図２０】図１９に示した第２実施形態による半導体レーザ素子の３０００−３０００線に沿った断面図である。
【図２１】図１９に示した第１実施形態による半導体レーザ素子の分割前の平面図である。
【図２２】本発明の第３実施形態による半導体レーザ素子の平面図である。
【図２３】図２２に示した第３実施形態による半導体レーザ素子の４０００−４０００線に沿った断面図である。
【図２４】図２２に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための４０００−４０００線に沿った断面図である。
【図２５】図２２に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図２６】図２２に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための４０００−４０００線に沿った断面図である。
【図２７】本発明の第４実施形態による半導体レーザ素子の平面図である。
【図２８】図２７に示した第４実施形態による半導体レーザ素子の５０００−５０００線に沿った断面図である。
【図２９】図２７に示した第４実施形態による半導体レーザ素子の６０００−６０００線に沿った断面図である。
【図３０】図２７に示した第４実施形態による半導体レーザ素子の発光層の構造を示した断面図である。
【図３１】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３２】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３３】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３４】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための５０００−５０００線に沿った断面図である。
【図３５】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための５０００−５０００線に沿った断面図である。
【図３６】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３７】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３８】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図３９】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図４０】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための６０００−６０００線に沿った断面図である。
【図４１】図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための５０００−５０００線に沿った断面図である。
【図４２】本発明の第５実施形態による半導体レーザ素子の平面図である。
【図４３】図４２に示した第５実施形態による半導体レーザ素子の７０００−７０００線に沿った断面図である。
【図４４】図４２に示した第５実施形態による半導体レーザ素子の８０００−８０００線に沿った断面図である。
【図４５】図４２に示した第５実施形態による半導体レーザ素子の発光層の構造を示した断面図である。
【図４６】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図４７】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図４８】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための７０００−７０００線に沿った断面図である。
【図４９】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図５０】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図５１】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図５２】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図５３】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための８０００−８０００線に沿った断面図である。
【図５４】図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための７０００−７０００線に沿った断面図である。
【図５５】非特許文献１に開示された従来の半導体レーザ素子を示した断面図である。
【図５６】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【図５７】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【図５８】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子の平面図である。図２は、図１に示した第１実施形態による半導体レーザ素子の１０００−１０００線に沿った断面図である。図３は、図１に示した第１実施形態による半導体レーザ素子の２０００−２０００線に沿った断面図である。図４は、図１に示した第１実施形態による半導体レーザ素子の発光層の構造を示した断面図である。まず、図１〜図４を参照して、第１実施形態による半導体レーザ素子の構造について説明する。
【００３１】
第１実施形態による半導体レーザ素子では、図１に示すように、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１と半導体レーザ素子部５０とが、ＡｕＳｎからなる導電性の半田層１４を介して接着されている。なお、半田層１４は、本発明の「接着層」の一
例である。また、図１および図２に示すように、半導体レーザ素子部５０には、劈開面からなる一対の共振器面６０が形成されている。なお、図１に示すように、半導体レーザ素子の長さ（共振器長）Ｌ１は、約６００μｍであり、幅Ｗ１は、約４００μｍである。
【００３２】
ここで、第１実施形態では、図２に示すように、半導体レーザ素子部５０の共振器面６０の支持基板１側の端部近傍には、半田層１４が存在しない領域である空隙部７０が形成されている。なお、この半田層１４が存在しない領域である空隙部７０は、図１に示すように、共振器面６０の延長線に対して、内側に約２５μｍの間隔（Ｌ２）を隔てた領域まで形成されている。また、支持基板１の側端面は、後述する素子分割時のダイシングにより、共振器面６０の延長線に対して、内側に約２０μｍの長さ（Ｌ３）分だけずれた位置に形成されている。
【００３３】
また、図２および図３に示すように、約５μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層２上に、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、支持基板１の幅より小さい約４．５μｍの幅を有する発光層４が形成されている。
【００３４】
この発光層４は、図４に示すように、ｎ型クラッド層３上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層４ａが形成されている。ｎ型キャリアブロック層４ａ上には、約１００ｎｍの厚みを有するＳｉがドープされたＧａＮからなるｎ型光ガイド層４ｂが形成されている。ｎ型光ガイド層４ｂ上には、約２０ｎｍの厚みを有するアンドープのＩｎ０．０２Ｇａ０．９８Ｎからなる４つの障壁層４ｃと、約３ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子井戸層４ｄとが交互に積層された多重量子井戸（ＭＱＷ）活性層４ｅが形成されている。そして、ｎ型キャリアブロック層４ａ、ｎ型光ガイド層４ｂおよびＭＱＷ活性層４ｅによって、発光層４が構成されている。
【００３５】
また、発光層４の障壁層４ｃ上には、図３および図４に示すように、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＧａＮからなるｐ型光ガイド層５が形成されている。ｐ型光ガイド層５上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＡｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層６が形成されている。また、ｐ型キャップ層６上には、凸部を有する約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層７が形成されている。このｐ型クラッド層７の凸部の膜厚は、約４００ｎｍであり、ｐ型クラッド層７の凸部以外の平坦部の膜厚は、約８０ｎｍである。ｐ型クラッド層７の凸部の上面上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＩｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層８が形成されている。ｐ型クラッド層７の凸部と、ｐ型コンタクト層８とによって、電流通路となるリッジ部９が構成されている。このリッジ部９は、約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。ｐ型コンタクト層８上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とから構成されるｐ側オーミック電極１０が形成されている。
【００３６】
また、図３に示すように、ｎ型クラッド層３の上面上と、発光層４、ｐ型光ガイド層５、ｐ型キャップ層６、リッジ部９およびｐ側オーミック電極１０の側面上とに、約２５０
ｎｍの厚みを有するＳｉＮからなる絶縁膜１１が形成されている。絶縁膜１１の上面およびｐ側オーミック電極１０の上面上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極１２が、約１２５μｍの幅Ｗ２で形成されている。ｐ側パッド電極１２上には、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜１３が形成されている。この絶縁膜１３は、半田層１４とｐ型オーミック電極１０との反応を抑制する機能を有している。このようにして、半導体レーザ素子部５０が構成されるとともに、半導体レーザ素子部５０と支持基板１とが、半田層１４を介して、接着されている。
【００３７】
また、図３に示すように、ｎ型コンタクト層２の裏面側には、ｎ型コンタクト層２側からｎ側オーミック電極、ｎ側バリア金属およびｎ側パッド金属からなるｎ側電極１５が形成されている。また、ｎ側電極１５を構成するｎ側オーミック電極は、Ａｌを用いており、ｎ側バリア金属は、ＰｔまたはＴｉなどを用いている。また、ｎ側バリア金属は、ｎ側オーミック電極とｎ側パッド電極との反応を抑制する機能を有している。
【００３８】
第１実施形態では、上記のように、支持基板１の表面上に形成されるとともに一対の共振器面６０を有する半導体レーザ素子部５０の共振器面６０の支持基板１側の端部近傍に、支持基板１と半導体レーザ素子部５０とを接着する半田層１４が存在しない領域である空隙部７０を有するように構成することによって、その半田層１４の存在しない領域である空隙部７０により、半導体レーザ素子部５０の共振器面６０の支持基板１側の端部近傍に、支持基板１と半導体レーザ素子部５０とが離間された領域を形成することができる。これにより、共振器面６０の支持基板１側の端部に隣接して半田層１４および支持基板１が設けられる場合と異なり、支持基板１の劈開性の影響を受けることなく、半導体レーザ素子部５０を劈開することができる。その結果、劈開性を有しないＣｕ−Ｗからなる支持基板１を用いた場合でも、半導体レーザ素子部５０の劈開面の平坦性を向上させることができる。
【００３９】
また、第１実施形態では、支持基板１および半田層１４を、導電性を有するように構成することによって、導電性を有する半田層１４を介して、導電性を有する支持基板１と半導体レーザ素子部５０とを接着することができるので、半導体レーザ素子部５０と支持基板１とを電気的に接続することが出来る。
【００４０】
また、第１実施形態では、半田層１４を、共振器面６０の延長線に対して、内側に約２５μｍの間隔（Ｌ２）を隔てて形成することによって、共振器面６０の支持基板１側の端部近傍に、半田層１４が存在しない領域である空隙部７０を容易に形成することができる。
【００４１】
図５〜図１８は、図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１〜図１８を参照して、第１実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図５、図７〜図１３および図１５には、図３と同じ方向の断面が示されており、図１４、図１６および図１８には、図２と同じ方向の断面が示されている。
【００４２】
まず、図５に示すように、ＭＯＣＶＤ法を用いて、成長用基板としてのサファイア基板２０上に、バッファ層２１およびＧａＮ層２２を順次成長させる。なお、サファイア基板２０は、本発明の「成長用基板」の一例である。
【００４３】
具体的には、サファイア基板２０を約６００℃の成長温度に保持した状態で、サファイア基板２０の（０００１）面上に、約２０ｎｍの厚みを有するＧａＮからなるバッファ層２１を成長させる。次に、サファイア基板２０を約１０５０℃の成長温度に保持した状態
で、バッファ層２１上に、約２μｍの厚みを有するＧａＮ層２２を成長させる。次に、図５に示すように、ＧａＮ層２２上に、ＳｉＯ２膜からなるマスク２３を形成する。このマスク２３は、図６に示すように、通常のリソグラフィ技術を用いて、直径約２μｍの開口部２３ａを約１０μｍの間隔の周期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板２０、バッファ層２１、ＧａＮ層２２およびマスク２３によって、選択成長下地２４が構成されている。
【００４４】
次に、図７に示すように、ＭＯＣＶＤ法を用いて、選択成長下地２４上に、サファイア基板２０を約１１００℃の成長温度に保持した状態で、ｎ型コンタクト層２およびｎ型クラッド層３を順次成長させる。次に、サファイア基板２０を約８００℃の成長温度に保持した状態で、ｎ型クラッド層３上に発光層４、ｐ型光ガイド層５およびｐ型キャップ層６を順次成長させる。次に、サファイア基板２０を約１１００℃の成長温度に保持した状態で、ｐ型キャップ層６上に約４００ｎｍの厚みを有するｐ型クラッド層７を成長させる。そして、サファイア基板２０を約８００℃の成長温度に保持した状態で、ｐ型クラッド層７上にｐ型コンタクト層８を成長させる。ここで、ＧａＮ層２２からｐ型コンタクト層８までの各層は、サファイア基板２０側が窒素面の極性を有し、結晶成長の進む方向はＧａ面の極性を有している。また、ｎ型コンタクト層２をマスク２３上に横方向成長させることにより、ｎ型コンタクト層２の転位密度が低減する。その結果、ｎ型コンタクト層２上に形成されるｎ型クラッド層３からｐ型コンタクト層８の転位密度が低減する。その後、サファイア基板２０を約８００℃の成長温度に保持した状態で、Ｎ２雰囲気中においてアニールすることにより、ｐ型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
【００４５】
次に、真空蒸着法などを用いて、ｐ型コンタクト層８の表面上に、ｐ側オーミック電極１０および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜１１ａを順次形成した後、パターニングすることにより、図８に示されたような形状のｐ側オーミック電極１０および絶縁膜１１ａが得られる。なお、ｐ側オーミック電極１０は、ｐ型コンタクト層８側から、約５μｍの厚みを有するＰｔ層と、約１００μｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とが積層されて構成されている。
【００４６】
次に、図９に示すように、サファイア基板２０を約２００℃に保持した状態で、絶縁膜１１ａをマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層８およびｐ型クラッド層７の一部を除去することによって、リッジ部９を形成する。このリッジ部９の幅は、約１．５μｍであり、リッジ部９の高さは約３８０ｎｍである。次に、図１０に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層４、光ガイド層５、ｐ型キャップ層６およびｐ型クラッド層７の平坦部の一部をエッチングすることにより、発光層４、光ガイド層５、ｐ型キャップ層６およびｐ型クラッド層７を幅約４．５μｍにパターニングする。その後、図１１に示すように、ｎ型クラッド層３の上面、発光層４の側面、ｐ型光ガイド層５の側面、ｐ型キャップ層６の側面およびｐ型クラッド層７の平坦部の側面、ｐ型クラッド層７の平坦部の上面、リッジ部９の側面および絶縁膜１１ａの上面を覆うように、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜１１を形成した後、ｐ側オーミック電極１０上の絶縁膜１１および１１ａのみを除去する。
【００４７】
次に、図１２に示すように、ｐ側オーミック電極１０および絶縁膜１１上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層、約１００ｎｍの厚みを有するＰｄ層および約３０００ｎｍの厚みを有するＡｕ層からなるｐ側パッド電極１２を形成する。次に、ｐ側パッド電極１２上に、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜１３を形成する。その後、図１３に示すように、約５μｍの厚みを有するＡｕＳｎからなる半田層１４を介して、支持基板１に接着する。
【００４８】
ここで、第１実施形態では、図１７に示すように、半田層１４は、支持基板１の半導体レーザ素子部５０側の表面に予めパターニングされている。また、半導体レーザ素子部５０と支持基板１との接着（融着）の際に、図１４に示すように、半田層１４が存在しない領域である空隙部７０が存在するように接着されている。その後、選択成長下地２４をドライエッチング技術により除去して、ｎ型コンタクト層２の支持基板１と反対側の全面を露出させることにより、図１５および図１６に示すような形状が得られる。
【００４９】
その後、図１６に示すように、ｎ型コンタクト層２の裏面に、ｎ型コンタクト層２側から約１０ｎｍの厚みを有するＡｌからなるｎ型オーミック電極、約２０ｎｍの厚みを有するＰｔからなるｎ側バリア金属および約３００ｎｍの厚みを有するＡｕからなるｎ側パッド電極を含むｎ側電極１５を形成する。
【００５０】
そして、図１７および図１８に示すように、支持基板１の主表面に対して垂直となる半導体レーザ素子部５０の面にスクライブ溝（図示せず）を設けて、超音波により半導体レーザ素子部５０の（１−１００）面で劈開を行う。
【００５１】
ここで、第１実施形態では、半導体レーザ素子部５０の劈開は、劈開面となる領域の支持基板１側の端部近傍に半田層１４が存在しない領域である空隙部７０の位置で、半導体レーザ素子部５０の劈開面に沿って行うようにする。
【００５２】
最後に、図１７および図１８に示すように、支持基板１のみを、約４０μｍの幅（Ｌ４）でダイシングすることにより、半導体レーザ素子部５０の素子分割を行う。このようにして、図１に示した第１実施形態による半導体レーザ素子が形成される。
【００５３】
共振器面を形成する工程の前に、支持基板を分割する工程を備える場合と比較して、第１実施形態では、上記のように、半導体レーザ素子部５０に一対の共振器面６０を形成する工程の後に、支持基板１を分割する工程を備えるように構成することによって、共振器面６０の形成時に支持基板１が分割されていないので、スクライブ溝を形成する際のアライメントが容易になるなどの劈開に必要な工程を容易に行うことができる。
（第２実施形態）
図１９は、本発明の第２実施形態による半導体レーザ素子の平面図である。図２０は、図１９に示した第２実施形態による半導体レーザ素子の３０００−３０００線に沿った断面図である。図２１は、図１９に示した第１実施形態による半導体レーザ素子の分割前の平面図である。図１９〜図２１を参照して、この第２実施形態では、上記第１実施形態と異なり、劈開面を形成するリッジ部９およびリッジ部９の下方の領域のみを半導体レーザ素子部５０ａの側端面から突出させて劈開面（共振器面６１）を形成する例について説明する。第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００５４】
この第２実施形態では、上記第１実施形態における半導体レーザ素子部５０と共振器面６１以外は同一の構造を有する半導体レーザ素子部５０ａが、ＡｕＳｎからなる導電性の半田層１４を介して、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１に接着されている。
【００５５】
ここで、第２実施形態では、図１９に示すように、半導体レーザ素子部５０ａの側端面のリッジ部９およびリッジ部９の下方の領域が、半導体レーザ素子部５０ａの側端面からリッジ部９の延びる方向（図１９のＡ方向）に突出するように形成されている。なお、リッジ部９およびリッジ部９の下方の領域の幅Ｗ３は、約１０μｍである。また、図２０および図２１に示すように、半導体レーザ素子部５０ａのリッジ部９およびリッジ部９の下
方の領域を劈開することによって、リッジ部９およびリッジ部９の下方の領域の側面に劈開面からなる共振器面６１が形成されている。また、図２０に示すように、劈開面からなる共振器面６１の支持基板１側の端部近傍には、半田層１４が存在しない領域である空隙部７１が形成されている。この半田層１４が存在しない領域である空隙部７１は、図１９および図２０に示すように、共振器面６１の延長線に対して、内側に約３０μｍの間隔（Ｌ５）を隔てた領域まで形成されている。
【００５６】
第２実施形態では、上記のように、リッジ部９およびリッジ部９の下方の領域を、半導体レーザ素子部５０ａの側端面からリッジ部９の延びる方向に突出させるとともに、リッジ部９およびリッジ部９の下方の領域の側端面に、共振器面６１を形成することによって、リッジ部９の延びる方向に突出した劈開する幅が狭いリッジ部９およびリッジ部９の下方の領域を劈開することにより、リッジ部９の側端面に劈開面からなる共振器面６１を容易に形成することができる。
【００５７】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００５８】
次に、図２０および図２１を参照して、第２実施形態による半導体レーザ素子の製造方法について説明する。
【００５９】
まず、上記第１実施形態と同様の製造プロセスにより、半導体レーザ素子部５０ａと支持基板１とを、半田層１４を介して接着する。そして、図２０および図２１に示すように、半導体レーザ素子部５０ａの劈開面を形成する側端面のリッジ部９およびリッジ部９の下方の領域以外の部分を、電極１５側からエッチングすることにより、支持基板１および半田層１４の表面の一部を露出させる。その後、支持基板１の主表面と垂直な（１−１００）面で半導体レーザ素子部５０ａのエッチングにより除去された領域に挟まれた部分のみを劈開する。
【００６０】
次に、図２１に示すように、支持基板１のみを、約４０μｍの幅Ｌ６でダイシングすることにより素子分割を行う。このようにして、図１９に示した、第２実施形態による半導体レーザ素子が形成される。
（第３実施形態）
図２２は、本発明の第３実施形態による半導体レーザ素子の平面図である。図２３は、図２２に示した第３実施形態による半導体レーザ素子の４０００−４０００線に沿った断面図である。図２２および図２３を参照して、この第３実施形態では、上記第１実施形態に比べて、支持基板１上に形成する半田層１４ａが存在しない領域である空隙部７２の幅を予め広くすることにより、支持基板１および半導体レーザ素子部５０のダイシング後に、半導体レーザ素子部５０の劈開を行うことを可能にするようにした例について説明する。第３実施形態のその他の構成は、上記第１実施形態と同様である。
【００６１】
この第３実施形態では、図２２および図２３に示すように、上記第１実施形態における半導体レーザ素子部５０と同一の半導体レーザ素子部５０が、ＡｕＳｎからなる導電性の半田層１４ａを介して、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１に接着されている。また、図２３に示すように、劈開面からなる共振器面６２の支持基板１側の端部近傍には、半田層１４ａが存在しない領域である空隙部７２が形成されている。また、空隙部７２は、共振器面６２の延長線に対して、内側に約５μｍの間隔（Ｌ７）を隔てた領域まで形成されている。また、支持基板１の側端面は、共振器面６２の延長線に対して外側に約１０μｍ（Ｌ８）だけ突出するように形成されている。
【００６２】
第３実施形態では、上記のように、支持基板１と、支持基板１の表面上に形成されると
ともに一対の共振器面６２を有する半導体レーザ素子部５０と、支持基板１と半導体レーザ素子部５０とを接着する半田層１４ａとを備え、半導体レーザ素子部５０の共振器面６２の支持基板１側の端部近傍に、半田層１４ａが存在しない領域である空隙部７２を有するように構成することによって、空隙部７２に対応する領域で半導体レーザ素子部５０を劈開することにより、半導体レーザ素子部５０の劈開面の平坦性を向上させることができる。
【００６３】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００６４】
図２４〜図２６は、図２２に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。図２２〜図２６を参照して、第３実施形態による半導体レーザ素子の製造方法について説明する。
【００６５】
まず、上記第１実施形態と同様の製造プロセスにより、半導体レーザ素子部５０を形成した後、図２４に示すように、半導体レーザ素子部５０と支持基板１とを、半田層１４ａを介して接着する。その際、図２４および図２５に示すように、予め支持基板１の表面にパターニングによりＡｕＳｎからなる複数の半田層１４ａを、各半田層１４ａの間隔（２×Ｌ９）が約７０μｍとなるように形成しておく。これにより、各半田層１４ａの間隔（２×Ｌ９）が、上記第１実施形態による各半田層１４の間隔（２×Ｌ２：約５０μｍ）（図１７参照）に比べて広くなるので、半導体レーザ素子部５０の劈開前にダイシングを行っても、半導体レーザ素子部５０を劈開する領域が残る。
【００６６】
次に、図２５に示すように、上記第１実施形態と同じ約４０μｍの幅（Ｌ４）でダイシングすることにより、支持基板１および半導体レーザ素子部５０を分割する。支持基板１および半導体レーザ素子部５０の分割後、図２６に示すように、各半導体レーザ素子部５０の分割面６３から約１０μｍ内側の位置（半田層１４ａから約５μｍ（Ｌ７）だけ外側の位置）に沿って半導体レーザ素子部５０を劈開することにより、劈開面からなる共振器面６２（図２３参照）を形成する。このようにして、図２２に示した第３実施形態による半導体レーザ素子が形成される。
【００６７】
第３実施形態では、上記のように、半導体レーザ素子部５０に一対の共振器面６２を形成する工程の前に、支持基板１および半導体レーザ素子部５０を分割する工程を備えるように構成することによって、半導体レーザ素子部５０を劈開する前に、支持基板１および半導体レーザ素子部５０を分割しているので、支持基板１および半導体レーザ素子部５０の分割の際に、半導体レーザ素子部５０の劈開面に損傷が入るのを抑制することができる。
【００６８】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
（第４実施形態）
図２７は、本発明の第４実施形態による半導体レーザ素子の平面図である。図２８は、図２７に示した第４実施形態による半導体レーザ素子の５０００−５０００線に沿った断面図である。図２９は、図２７に示した第４実施形態による半導体レーザ素子の６０００−６０００線に沿った断面図である。図３０は、図２７に示した第４実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図２７〜図３０を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、半導体レーザ素子部１５０の支持基板１０１側の表面にエッチングにより段差部１７１（図２８参照）が設けられた構造について説明する。なお、段差部１７１は、本発明の「第１段差部」の一例である。
【００６９】
第４実施形態による半導体レーザ素子では、図２７および図２８に示すように、支持基
板１０１と半導体レーザ素子部１５０とが、半導体レーザ素子部１５０のｎ型半導体層が支持基板１０１と対向するように半田層１０２を介して接着されている。第４実施形態では、半導体レーザ素子部１５０のｐ型半導体層は、半導体レーザ素子部１５０の支持基板１０１側と反対側に形成されている。なお、半田層１０２は、本発明の「接着層」の一例である。また、図２７および図２８に示すように、半導体レーザ素子部１５０には、劈開面からなる一対の共振器面１６０が形成されている。また、図２７に示すように、半導体レーザ素子の長さＬ１１は、約６００μｍであり、幅Ｗ１１は、約４００μｍである。
【００７０】
ここで、第４実施形態では、図２８に示すように、半導体レーザ素子部１５０の共振器面１６０の支持基板１０１側の端部近傍には、半田層１０２が存在しない領域である空隙部１７０が形成されている。この半田層１０２が存在しない領域である空隙部１７０は、図２７および図２８に示すように、共振器面１６０の延長線に対して、内側に約２５μｍの間隔（Ｌ１２）を隔てた領域まで形成されている。
【００７１】
また、第４実施形態による半導体レーザ素子は、図２９に示すように、約３００μｍの厚みを有する劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１０１の表面全体に、約３０００ｎｍの厚みを有するＡｕＳｎからなる導電性の半田層１０２が形成されている。半田層１０２上には、半田層１０２側から、約３０００ｎｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＰｔ層とからなるｎ側パッド電極１０３が形成されている。ｎ側パッド電極１０３上には、約１０ｎｍの厚みを有するＡｌからなるｎ側オーミック電極１０４が形成されている。ｎ側オーミック電極１０４上には、約１０μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層１０５が形成されている。
【００７２】
ここで、第４実施形態では、図２８に示すように、半導体レーザ素子部１５０の支持基板１０１側には、ｎ側パッド電極１０３、ｎ側オーミック電極１０４およびｎ型コンタクト層１０５をエッチングすることにより形成された段差部１７１が形成されている。この段差部１７１により、半導体レーザ素子部１５０の共振器面１６０の支持基板１０１側の端部近傍に、半田層１０２が存在しない領域である空隙部１７０が形成されている。
【００７３】
また、ｎ型コンタクト層１０５上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０１Ｇａ０．９９Ｎからなるｎ型クラッド層１０６が形成されている。ｎ型クラッド層１０６上の一部の領域には、発光層１０７が形成されている。この発光層１０７は、図３０に示すように、ｎ型クラッド層１０６上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０５Ｇａ０．９５Ｎからなるｎ型キャリアブロック層１０７ｅが形成されている。ｎ型キャリアブロック層１０７ｅ上には、約１００ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる光ガイド層１０７ｄが形成されている。光ガイド層１０７ｄ上には、約２０ｎｍの厚みを有するアンドープのＩｎ０．１７Ｇａ０．８３Ｎからなる４つの障壁層１０７ａと、約３ｎｍの厚みを有するアンドープのＩｎ０．３Ｇａ０．７Ｎからなる３つの量子井戸層１０７ｂとが交互に積層されたＭＱＷ活性層１０７ｃが形成されている。そして、ＭＱＷ活性層１０７ｃ、光ガイド層１０７ｄおよびｎ型キャリアブロック層１０７ｅによって、発光層１０７が構成されている。
【００７４】
また、発光層１０７を構成するＭＱＷ活性層１０７ｃの障壁層１０７ａ上には、図２９および図３０に示すように、約１００ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる光ガイド層１０８が形成されている。光ガイド層１０８上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０５Ｇａ０．９５Ｎからなるキャリアブ
ロック層１０９が形成されている。キャリアブロック層１０９上には、凸部を有する約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０１Ｇａ０．９９Ｎからなるｐ型クラッド層１１０が形成されている。このｐ型クラッド層１１０の凸部の膜厚は、約４００ｎｍであり、ｐ型クラッド層１１０の凸部以外の平坦部の膜厚は、約８０ｎｍである。ｐ型クラッド層１１０の凸部の上面上には、約３０００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＧａＮからなるｐ型コンタクト層１１１が形成されている。そして、ｐ型クラッド層１１０の凸部と、ｐ型コンタクト層１１１とによって、電流通路となるリッジ部１１２が構成されている。このリッジ部１１２は、約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。また、ｐ型コンタクト層１１１上には、ｐ型コンタクト層１１１側から、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１１３が形成されている。
【００７５】
また、図２９に示すように、ｎ型クラッド層１０６の上面上と、発光層１０７、光ガイド層１０８、キャリアブロック層１０９、リッジ部１１２およびｐ側オーミック電極１１３の側面上とに、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜１１４が形成されている。絶縁膜１１４の上面上およびｐ側オーミック電極１１３の上面上には、ｐ側オーミック電極１１３側から、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１５が、約１２５μｍの幅（Ｗ１２）で形成されている。
【００７６】
第４実施形態では、上記のように、半導体レーザ素子部１５０の支持基板１０１側の表面に、段差部１７１を設け、半導体レーザ素子部１５０の共振器面１６０の支持基板１０１側の端部近傍に、段差部１７１によって、半田層１０２が存在しない領域である空隙部１７０を形成するように構成することによって、支持基板１０１の半導体レーザ素子部１５０側の表面全体に半田層１０２を形成したとしても、半導体レーザ素子部１５０の支持基板１０１側の表面に設けた段差部１７１により、半導体レーザ素子部１５０の共振器面１６０の支持基板１０１側の端部近傍に半田層１０２が存在しない領域である空隙部１７０を容易に形成することができる。
【００７７】
なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。
【００７８】
図３１〜図４１は、図２７に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２７、図２８および図３１〜図４１を参照して、第４実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図３１〜図３３および図３６〜図４０には、図２９と同じ方向の断面が示されており、図３４、図３５および図４１には、図２８と同じ方向の断面が示されている。
【００７９】
まず、図３１に示すように、ＭＯＣＶＤ法を用いて、上記第１実施形態と同様に、成長用基板としてのサファイア基板１１６上に、バッファ層１１７およびＧａＮ層１１８を順次成長させる。なお、サファイア基板１１６は、本発明の「成長用基板」の一例である。
【００８０】
具体的には、サファイア基板１１６を約６００℃の成長温度に保持した状態で、サファイア基板１１６の（０００１）面上に、約２０ｎｍの厚みを有するＧａＮからなるバッファ層１１７を成長させる。次に、サファイア基板１１６を約１０５０℃の成長温度に保持した状態で、バッファ層１１７上に、約２μｍの厚みを有するＧａＮ層１１８を成長させる。次に、図３１に示すように、ＧａＮ層１１８上に、ＳｉＯ２膜からなるマスク１１９を形成する。このマスク１１９は、通常のリソグラフィ技術を用いて、図６に示した第１実施形態の開口部２３ａと同様の直径約２μｍの開口部１１９ａを約１０μｍの間隔の周
期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板１１６、バッファ層１１７、ＧａＮ層１１８およびマスク１１９によって、選択成長下地１２０が構成されている。
【００８１】
次に、ＭＯＣＶＤ法を用いて、図３２に示すように、選択成長下地１２０上に、サファイア基板１１６を約１１００℃の成長温度に保持した状態で、ｐ型コンタクト層１１１、約４００ｎｍの厚みを有するｐ型クラッド層１１０およびキャリアブロック層１０９からなるｐ型窒化物半導体層を順次成長させる。次に、サファイア基板１１６を約８００℃の成長温度に保持した状態で、ｐ型窒化物半導体層上に光ガイド層１０８と、発光層１０７のＭＱＷ活性層１０７ｃおよび光ガイド層１０７ｄを順次成長させる。次に、サファイア基板１１６を約８００℃の成長温度に保持した状態で、光ガイド層１０７ｄ上にｎ型キャリアブロック層１０７ｅ、ｎ型クラッド層１０６およびｎ型コンタクト層１０５からなるｎ型窒化物半導体層を順次成長させる。ここで、ＧａＮ層１１８からｎ型コンタクト層１０５までの各層は、サファイア基板１１６側が窒素面の極性を有し、結晶成長の進む方向はＧａ面の極性を有している。
【００８２】
第４実施形態では、ＧａＮまたはＡｌＧａＮからなるｐ型窒化物半導体層を、ＭＱＷ活性層の成長温度より高い成長温度で成長した後、ＩｎＧａＮからなるＭＱＷ活性層１０７ｃを成長し、その後、ＧａＮまたはＡｌＧａＮからなるｎ型窒化物半導体層をＭＱＷ活性層１０７ｃの成長温度とほぼ同じ成長温度で成長させる。ここで、ＩｎＧａＮからなるＭＱＷ活性層１０７ｃの成長後、ｎ型窒化物半導体層をＭＱＷ活性層１０７ｃの成長温度とほぼ同じ成長温度で成長させることによって、ＭＱＷ活性層１０７ｃのＩｎ組成比が高い場合でも、ｎ型窒化物半導体層を成長させる工程でのＭＱＷ活性層１０７ｃの劣化が少なくなる。また、ｎ型窒化物半導体層は、結晶成長温度を低くして、結晶性を若干低下させた場合でも、高いｎ型のキャリア濃度が得やすい。一方、ｐ型窒化物半導体層をＭＱＷ活性層１０７ｃの成長前に成長させることにより、ｐ型窒化物半導体層は通常のＧａＮまたはＡｌＧａＮの成長温度で成長させることができるので、結晶性の良好なｐ型窒化物半導体層が形成されるとともに、高いｐ型のキャリア濃度が得られる。
【００８３】
次に、図３３に示すように、真空蒸着法などを用いて、ｎ型コンタクト層１０５上に、約１０ｎｍの厚みを有するＡｌからなるｎ側オーミック電極１０４を形成する。そして、ｎ側オーミック電極１０４上に、ｎ側オーミック電極１０４側から、約２０ｎｍの厚みを有するＰｔ層および約３００ｎｍの厚みを有するＡｕ層からなるｎ側パッド電極１０３を形成する。
【００８４】
この後、図３４に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、ｎ側パッド電極１０３、ｎ側オーミック電極１０４およびｎ型コンタクト層１０５の共振器面１６０を形成する領域をエッチングにより除去することによって、凹部１７１ａを形成する。次に、図３５に示すように、支持基板１０１の半導体レーザ素子部１５０側の表面全体に半田層１０２を形成し、半導体レーザ素子部１５０のｎ側パッド電極１０３の表面に貼り合わせる。これにより、凹部１７１ａに対応する半田層１０２と半導体レーザ素子部１５０のｎ側パッド電極１０３との間の領域に、空隙部１７０が形成される。その後、選択成長下地１２０をドライエッチング技術により除去して、ｐ型コンタクト層１１１の支持基板１０１と反対側の全面を露出させることにより、図３５を９０°回転させた方向から見た図３６に示すような断面形状が得られる。その後、半導体レーザ素子部１５０を約８００℃に保持した状態で、Ｎ２雰囲気中においてアニールすることにより、ｐ型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
【００８５】
次に、真空蒸着法などを用いて、ｐ型コンタクト層１１１の表面上に、ｐ側オーミック電極１１３および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜１１４ａを順次
形成した後、パターニングすることにより、図３７に示されたような形状のｐ側オーミック電極１１３および絶縁膜１１４ａが得られる。なお、ｐ側オーミック電極１１３は、ｐ型コンタクト層１１１側から、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とが積層されて構成されている。また、成長用基板としてのサファイア基板１１６上の（０００１）面上に、（０００１）Ｇａ面を表面としてｐ型コンタクト層１１１などの半導体素子層が成長しているため、ｐ側オーミック電極１１３はｐ型コンタクト層１１１の（０００−１）Ｎ面に形成されている。この（０００−１）Ｎ面などの窒素面は、（０００１）Ｇａ面などのＧａ面に比べて反応性が高いため、ｐ側オーミック電極１１３がｐ型コンタクト層１１１の窒素面に形成されている第４実施形態では、ｐ側オーミック電極１１３とｐ型コンタクト層１１１との合金化が進みやすく、良好なオーミック特性が得られやすい。
【００８６】
次に、半導体レーザ素子部１５０を、約２００℃に保持した状態で、図３８に示すように、絶縁膜１１４ａをマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層１１１およびｐ型クラッド層１１０の一部を除去することによって、リッジ部１１２を形成する。このリッジ部１１２の幅は、約１．５μｍであり、リッジ部１１２の高さは約３８０ｎｍである。次に、図３９に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層１０７、光ガイド層１０８、キャリアブロック層１０９およびｐ型クラッド層１１０の平坦部の一部をエッチングすることにより、発光層１０７、光ガイド層１０８、キャリアブロック層１０９およびｐ型クラッド層１１０を幅約４．５μｍにパターニングする。その後、図４０に示すように、ｎ型クラッド層１０６の上面、発光層１０７の側面、光ガイド層１０８の側面、キャリアブロック層１０９の側面およびｐ型クラッド層１１０の平坦部の側面、ｐ型クラッド層１１０の平坦部の上面、リッジ部１１２の側面および絶縁膜１１４ａの上面を覆うように、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜１１４を形成した後、ｐ側オーミック電極１１３の表面上の絶縁膜１１４および１１４ａのみを除去する。この後、ｐ側オーミック電極１１３および絶縁膜１１４の表面上に、ｐ側オーミック電極１１３および絶縁膜１１４側から、約１００ｎｍの厚みを有するＴｉ層、約１００ｎｍの厚みを有するＰｄ層および約３０００ｎｍの厚みを有するＡｕ層からなるｐ側パッド電極１１５を形成する。
【００８７】
そして、図４１に示すように、支持基板１０１の主表面に対して垂直となる半導体レーザ素子部１５０の面にスクライブ溝（図示せず）を設けて、超音波により半導体レーザ素子部１５０の（１−１００）面で劈開を行う。最後に、凹部１７１ａ上に位置する支持基板１０１のみを、上記第１実施形態と同様の約４０μｍの幅（Ｌ４）でダイシングすることにより、半導体レーザ素子部１５０の素子分割を行う。これにより、図２７および図２８に示した段差部１７１を有する第４実施形態による半導体レーザ素子が形成される。
【００８８】
（第５実施形態）
図４２は、本発明の第５実施形態による半導体レーザ素子の平面図である。図４３は、図４２に示した第５実施形態による半導体レーザ素子の７０００−７０００線に沿った断面図である。図４６は、図４２に示した第５実施形態による半導体レーザ素子の８０００−８０００線に沿った断面図である。図４５は、図４２に示した第５実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図４２〜図４５を参照して、この第５実施形態では、上記第４実施形態と異なり、支持基板２０１の半導体レーザ素子部２５０側の表面に段差部２０１ａが設けられた構造について説明する。なお、段差部２０１ａは、本発明の「第２段差部」の一例である。
【００８９】
第５実施形態による半導体レーザ素子では、図４２および図４３に示すように、支持基板２０１と半導体レーザ素子部２５０とが、半田層２０２を介して、接着されている。なお、半田層２０２は、本発明の「接着層」の一例である。また、図４２および図４３に示
すように、半導体レーザ素子部２５０には、劈開面からなる一対の共振器面２６０が形成されている。また、図４２に示すように、半導体レーザ素子の長さＬ１３は、約６００μｍであり、幅Ｗ１３は、約４００μｍである。
【００９０】
ここで、第５実施形態では、図４３に示すように、支持基板２０１の半導体レーザ素子部２５０側の表面には、段差部２０１ａが設けられている。これにより、支持基板２０１の半導体レーザ素子部２５０側の半田層２０２にも段差部が形成されている。また、支持基板２０１と半導体レーザ素子部２５０とを、半田層２０２を介して接着することにより、半導体レーザ素子部２５０の共振器面２６０の支持基板２０１側の端部近傍に、半田層２０２が存在しない領域である空隙部２７０が形成されている。この半田層２０２が存在しない領域である空隙部２７０は、図４２および図４３に示すように、共振器面２６０の延長線に対して、内側に約２５μｍの間隔（Ｌ１４）を隔てた領域まで形成されている。
【００９１】
また、第５実施形態による半導体レーザ素子は、図４６に示すように、約３００μｍの厚みを有する劈開性を有しないＣｕ−Ｗからなる導電性の支持基板２０１上に、約５μｍの厚みを有するＡｕＳｎからなる導電性の半田層２０２が形成されている。半田層２０２上には、半田層２０２側から、約３０００ｎｍの厚みを有するＡｕ層と、約１００ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＴｉ層とからなるｐ側パッド電極２０３が形成されている。ｐ側パッド電極２０３上には、ｐ側パッド電極２０３側から、約１５０ｎｍの厚みを有するＡｕ層と、約１００ｎｍの厚みを有するＰｄ層と、約５ｎｍの厚みを有するＰｔ層とからなるｐ側オーミック電極２０４が形成されている。ｐ側オーミック電極２０４上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＩｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層２０５が形成されている。
【００９２】
また、ｐ型コンタクト層２０５上には、約４００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層２０６が形成されている。ｐ型クラッド層２０６上の一部の領域には、発光層２０７が形成されている。この発光層２０７は、図４５に示すように、ｐ型クラッド層２０６上に、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＡｌ０．１６Ｇａ０．８４Ｎからなるキャップ層２０７ｅが形成されている。キャップ層２０７ｅ上には、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＧａＮからなる光ガイド層２０７ｄが形成されている。光ガイド層２０７ｄ上には、約２０ｎｍの厚みを有するアンドープのＩｎ０．０２Ｇａ０．９８Ｎからなる４つの障壁層２０７ａと、約３ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子井戸層２０７ｂとが交互に積層されたＭＱＷ活性層２０７ｃが形成されている。そして、ＭＱＷ活性層２０７ｃ、光ガイド層２０７ｄおよびキャップ層２０７ｅによって、発光層２０７が構成されている。
【００９３】
また、発光層２０７を構成するＭＱＷ活性層２０７ｃの障壁層２０７ａ上には、図４５および図４６に示すように、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなる光ガイド層２０８が形成されている。光ガイド層２０８上には、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層２０９が形成されている。ｎ型キャリアブロック層２０９上には、凸部を有する約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層２１０が形成されている。このｎ型クラッド層２１０の凸部の膜厚は、約４００ｎｍであり、ｎ型クラッド層２１０の凸部以外の平坦
部の膜厚は、約８０ｎｍである。ｎ型クラッド層２１０の凸部の上面上には、約５μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層２１１が形成されている。そして、ｎ型クラッド層２１０の凸部と、ｎ型コンタクト層２１１とによって、電流通路となるリッジ部２１２が構成されている。このリッジ部２１２は、約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。ｎ型コンタクト層２１１上には、ｎ型コンタクト層２１１側から、約１０ｎｍの厚みを有するＡｌからなるｎ側オーミック電極２１３が形成されている。
【００９４】
また、図４６に示すように、ｐ型クラッド層２０６の上面と、発光層２０７、光ガイド層２０８、ｎ型キャリアブロック層２０９、リッジ部２１２およびｎ側オーミック電極２１３の側面上とに、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜２１４が形成されている。絶縁膜２１４の上面およびｎ側オーミック電極２１３の上面上には、ｎ側オーミック電極２１３側から、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側パッド電極２１５が、約１２５μｍの幅（Ｗ１４）で形成されている。
【００９５】
第５実施形態では、上記のように、支持基板２０１の半導体レーザ素子部２５０側の表面に、段差部２０１ａを設け、半導体レーザ素子部２５０の共振器面２６０の支持基板２０１側の端部近傍に、段差部２０１ａによって、半田層２０２が存在しない領域である空隙部２７０を形成するように構成することによって、支持基板２０１の半導体レーザ素子部２５０側の表面全体に半田層２０２を形成したとしても、支持基板２０１の半導体レーザ素子部２５０側の表面に設けた段差部２０１ａにより、半導体レーザ素子部２５０の共振器面２６０の支持基板２０１側の端部近傍に半田層２０２が存在しない領域である空隙部２７０を容易に形成することができる。
【００９６】
なお、第５実施形態のその他の効果は、上記第１および第４実施形態と同様である。
【００９７】
図４６〜図５４は、図４２に示した第５実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４２、図４３および図４６〜図５４を参照して、第４実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図４６、図４７および図４９〜図５３には、図４４と同じ方向の断面が示されており、図４８および図５４には、図４３と同じ方向の断面が示されている。
【００９８】
まず、第１実施形態の図５〜図７と同じ工程を用いて、図４６に示すように、サファイア基板２１６上にバッファ層２１７からｐ型コンタクト層２０５までの各層を形成する。その後、サファイア基板２１６を約８００℃に保持した状態で、Ｎ２雰囲気中においてアニールすることにより、ｐ型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
【００９９】
次に、図４７に示すように、真空蒸着法などを用いて、ｐ型コンタクト層２０５上に、ｐ型コンタクト層２０５側から、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２０４を形成する。次に、ｐ側オーミック電極２０４上に、ｐ側オーミック電極２０４側から、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極２０３を形成する。
【０１００】
この後、半導体レーザ素子部２５０側の表面に凹部２０１ｂを有する支持基板２０１の半導体レーザ素子部２５０側の表面全面に、約５μｍの厚みを有するＡｕＳｎからなる半田層２０２を形成する。そして、図４８に示すように、半田層２０２を介して、支持基板
２０１と半導体レーザ素子部２５０のｐ側パッド電極２０３とを貼り合わせる。これにより、凹部２０１ｂに対応する半田層２０２と半導体レーザ素子部２５０のｐ側パッド電極２０３との間の領域に、空隙部２７０が形成される。その後、選択成長下地２２０をドライエッチング技術により除去して、ｎ型コンタクト層２１１の支持基板２０１の反対側の全面を露出させることにより、図４８を９０°回転させた方向から見た図４９に示すような断面形状が得られる。
【０１０１】
次に、真空蒸着法などを用いて、ｎ型コンタクト層２１１の表面上に、ｎ側オーミック電極２１３および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜２１４ａを順次形成した後、パターニングすることにより、図５０に示されたような形状のｎ側オーミック電極２１３および絶縁膜２１４ａが得られる。なお、ｎ側オーミック電極２１３は、約１０ｎｍの厚みを有するＡｌから構成されている。
【０１０２】
そして、半導体レーザ素子部２５０を、約２００℃の温度に保持した状態で、図５１に示すように、絶縁膜２１４ａをマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｎ型コンタクト層２１１およびｎ型クラッド層２１０の一部を除去することによって、リッジ部２１２を形成する。このリッジ部２１２の幅は、約１．５μｍであり、リッジ部２１２の高さは約３８０ｎｍである。次に、図５２に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層２０７、光ガイド層２０８、ｎ型キャリアブロック層２０９およびｎ型クラッド層２１０の平坦部の一部をエッチングすることにより、発光層２０７、光ガイド層２０８、ｎ型キャリアブロック層２０９およびｎ型クラッド層２１０を幅約４．５μｍにパターニングする。その後、図５３に示すように、ｐ型クラッド層２０６の上面、発光層２０７の側面、光ガイド層２０８の側面、ｎ型キャリアブロック層２０９の側面およびｎ型クラッド層２１０の平坦部の側面、ｎ型クラッド層２１０の平坦部の上面、リッジ部２１２の側面および絶縁膜２１４ａの上面を覆うように、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜２１４を形成した後、ｎ側オーミック電極２１３の表面上の絶縁膜２１４および２１４ａのみを除去する。この後、ｎ側オーミック電極２１３および絶縁膜２１４の表面上に、ｎ側オーミック電極２１３および絶縁膜２１４側から、約２０ｎｍの厚みを有するＰｔ層および約３００ｎｍの厚みを有するＡｕ層からなるｎ側パッド電極を形成する。この後、ｎ側オーミック電極２１３および絶縁膜２１４の表面上に、ｎ側オーミック電極２１３および絶縁膜２１４側から、約２０ｎｍの厚みを有するＰｔ層および約３００ｎｍの厚みを有するＡｕ層からなるｐ側パッド電極２０３を形成する。
【０１０３】
そして、図５４に示すように、支持基板２０１の主表面に対して垂直となる半導体レーザ素子部２５０の面にスクライブ溝（図示せず）を設けて、超音波により半導体レーザ素子部２５０の（１−１００）面で劈開を行う。最後に、凹部２０１ｂ上に位置する支持基板２０１のみを、上記第１実施形態と同様の約４０μｍの幅（Ｌ４）でダイシングすることにより、半導体レーザ素子部２５０の素子分割を行う。これにより、図４２および図４３に示した段差部２０１ａを有する第５実施形態による半導体レーザ素子が形成される。
【０１０４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０５】
たとえば、上記第１〜第５実施形態では、本発明を窒化物系半導体からなる素子に適用した例を示したが、本発明はこれに限らず、ＺｎＯなどの酸化物系半導体に適用してもよい。また、半導体の結晶構造としては、ウルツ鉱型であっても、閃亜鉛鉱型構造であってもよい。さらに、結晶成長の面方位は、［０００１］に限るものではなく、［１１−２０
］および［１−１００］であってもよい。
【０１０６】
また、上記第１〜第５実施形態では、接着層としてＡｕＳｎからなる半田層を用いた例を示したが、本発明はこれに限らず、ＡｕＳｎ以外からなる半田層を接着層として用いてもよい。たとえば、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉ、ＳｎＺｎＢｉなどからなる半田を接着層として用いてもよい。また、導電性ペーストなどの材料を接着層として用いてもよい。
【０１０７】
また、上記第１〜第５実施形態では、支持基板として劈開性を有しないＣｕ−Ｗからなる導電性基板を用いた例を示したが、本発明はこれに限らず、劈開性のある導電性基板を用いてもよい。たとえば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＺｎＯなどの半導体基板を用いてもよい。また、Ａｌ、Ｆｅ−Ｎｉなどの金属板や、金属などの導電性の微粒子を分散させた導線性樹脂フィルム、金属・金属酸化物の複合材料などを用いてもよい。
【０１０８】
また、上記第１〜第５実施形態では、ＭＱＷ構造を有する活性層を用いた例を示したが、本発明はこれに限らず、量子効果を有しない厚膜の単層または単一量子井戸（ＳＱＷ）構造を有する活性層を用いるようにしてもよい。
【０１０９】
また、上記第１〜第５実施形態では、選択成長下地をドライエッチング技術により除去する例を示したが、本発明はこれに限らず、ＬＬＯ法などのドライエッチング技術以外の方法で選択成長下地を除去するようにしてもよい。
【０１１０】
また、上記第１〜第３実施形態では、支持基板の表面に半田層をパターニングで形成した例を示したが、本発明はこれに限らず、パターニング以外の方法で半田層を支持基板の表面に形成するようにしてもよい。化物系半導体基板を用いるようにしてもよい。
【０１１１】
また、上記第４実施形態では、ＩｎＧａＮからなるＭＱＷ活性層の成長後に、ｎ型窒化物半導体層をＭＱＷ活性層の成長温度とほぼ同じ成長温度で結晶成長させる例を示したが、本発明はこれに限らず、ｎ型窒化物半導体層をＭＱＷ活性層の成長温度よりも低い成長温度で結晶成長させるようにしてもよい。
【符号の説明】
【０１１２】
１、１０１、２０１                      支持基板
３、１１０、２１０                      ｎ型クラッド層
４、１０７、２０７                      発光層
４ｅ、１０７ｃ、２０７ｃ                ＭＱＷ活性層
７、１０６、２０６                      ｐ型クラッド層
１４、１４ａ、１０２、２０２            半田層（接着層）
５０、５０ａ、１５０、２５０            半導体レーザ素子部
６０、６１、６２、１６０、２６０        共振器面
７０、７１、７２、１７０、２７０        空隙部
１７１                                  段差部（第１段差部）
１１６、２１６                          サファイア基板（成長用基板）
２０１ａ                                段差部（第２段差部）
【図１】
2011066434.tif 000003
【図２】
2011066434.tif 000004
【図３】
2011066434.tif 000005
【図４】
2011066434.tif 000006
【図５】
2011066434.tif 000007
【図６】
2011066434.tif 000008
【図７】
2011066434.tif 000009
【図８】
2011066434.tif 000010
【図９】
2011066434.tif 000011
【図１０】
2011066434.tif 000012
【図１１】
2011066434.tif 000013
【図１２】
2011066434.tif 000014
【図１３】
2011066434.tif 000015
【図１４】
2011066434.tif 000016
【図１５】
2011066434.tif 000017
【図１６】
2011066434.tif 000018
【図１７】
2011066434.tif 000019
【図１８】
2011066434.tif 000020
【図１９】
2011066434.tif 000021
【図２０】
2011066434.tif 000022
【図２１】
2011066434.tif 000023
【図２２】
2011066434.tif 000024
【図２３】
2011066434.tif 000025
【図２４】
2011066434.tif 000026
【図２５】
2011066434.tif 000027
【図２６】
2011066434.tif 000028
【図２７】
2011066434.tif 000029
【図２８】
2011066434.tif 000030
【図２９】
2011066434.tif 000031
【図３０】
2011066434.tif 000032
【図３１】
2011066434.tif 000033
【図３２】
2011066434.tif 000034
【図３３】
2011066434.tif 000035
【図３４】
2011066434.tif 000036
【図３５】
2011066434.tif 000037
【図３６】
2011066434.tif 000038
【図３７】
2011066434.tif 000039
【図３８】
2011066434.tif 000040
【図３９】
2011066434.tif 000041
【図４０】
2011066434.tif 000042
【図４１】
2011066434.tif 000043
【図４２】
2011066434.tif 000044
【図４３】
2011066434.tif 000045
【図４４】
2011066434.tif 000046
【図４５】
2011066434.tif 000047
【図４６】
2011066434.tif 000048
【図４７】
2011066434.tif 000049
【図４８】
2011066434.tif 000050
【図４９】
2011066434.tif 000051
【図５０】
2011066434.tif 000052
【図５１】
2011066434.tif 000053
【図５２】
2011066434.tif 000054
【図５３】
2011066434.tif 000055
【図５４】
2011066434.tif 000056
【図５５】
2011066434.tif 000057
【図５６】
2011066434.tif 000058
【図５７】
2011066434.tif 000059
【図５８】
2011066434.tif 000060
【手続補正書】
【提出日】平成23年1月17日(2011.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
劈開性を有しない支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない領域である空隙部を形成する工程と、
前記空隙部の近傍に一対の前記共振器面を劈開により形成する工程とを備えた、半導体レーザ素子の製造方法。
【請求項２】
支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない領域である空隙部を形成する工程と、
前記空隙部の近傍に一対の前記共振器面を劈開により形成する工程と、
前記支持基板及び前記半導体レーザ素子部の共振器長方向における長さが異なるように分割する工程とを備えた、半導体レーザ素子の製造方法。
【請求項３】
前記空隙部を形成する工程は、前記空隙部以外の領域においては半導体レーザ素子部の端面まで前記接着層を形成する工程を含む、請求項１または２に記載の半導体レーザ素子の製造方法。
【請求項４】
前記空隙部を形成する工程において、前記支持基板として劈開性を有しない導電性基板を用いる工程を含む、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項５】
前記空隙部を形成する工程において、前記支持基板として金属板を用いる工程を含む、請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項６】
成長用基板を用いて前記半導体レーザ素子部を形成する工程と、
前記空隙部を形成する工程の後に、前記成長用基板を除去する工程とをさらに備える、請求項１〜５のいずれか１項に記載の半導体レーザ素子の製造方法。