(57)【要約】      （修正有）【課題】上下部電極間の短絡を防止しながら、高密度記録と動作電流低減を実現する不揮発性メモリ装置及びその製造方法を提供する。【解決手段】不揮発性メモリ装置は、基板２０と、前記基板２０上に形成された下部電極２１と、前記下部電極２１上に形成された導電性ナノマテリアルを含む抵抗変化層２３と、前記抵抗変化層２３上に形成された上部電極２４と、前記下部電極２１と前記抵抗変化層２３の間に形成された、前記下部電極２１と前記抵抗変化層２３の間の電気的導通を確保する導電材２２ｂを分散させた絶縁性バッファ層２２と、を有する。【選択図】図２
2011049455.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された導電性ナノマテリアルを含む抵抗変化層と、
前記抵抗変化層上に形成された上部電極と、
前記下部電極と前記抵抗変化層の間に形成された、前記下部電極と前記抵抗変化層の間の電気的導通を確保する導電材を分散させた絶縁性バッファ層と、
を有することを特徴とする不揮発性メモリ装置。
【請求項２】
前記導電性ナノマテリアルは、炭素系ナノマテリアルであり、
前記絶縁性バッファ層は、前記下部電極を酸化して得られる金属酸化膜と、この金属酸化膜内に前記導電材として分散形成された、前記金属酸化膜と前記炭素系ナノマテリアルの接合点での反応生成物である金属カーバイドとを有する
請求項１記載の不揮発性メモリ装置。
【請求項３】
前記抵抗変化層と前記上部電極との間に形成された金属カーバイドを更に有する
請求項２記載の不揮発性メモリ装置。
【請求項４】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された炭素系ナノマテリアルを含み、その間隙に絶縁材が充填された抵抗変化層と、
前記抵抗変化層上に形成された上部電極と、
前記下部電極及び前記上部電極と前記抵抗変化層との間にそれらの反応生成物として形成された金属カーバイドと、
を有することを特徴とする不揮発性メモリ装置。
【請求項５】
基板上に下部電極を形成する工程と、
前記下部電極を酸化する工程と、
酸化処理された前記下部電極上に炭素系ナノマテリアルを含む抵抗変化層を形成する工程と、
前記抵抗変化層上に上部電極を形成する工程と、
前記下部電極と前記抵抗変化層との間にそれらの接点での反応により金属カーバイドを形成する工程と、
を有することを特徴とする不揮発性メモリ装置の製造方法。
【請求項６】
前記金属カーバイドは、前記抵抗変化層を形成した後の還元性雰囲気下での熱処理により形成する
請求項５記載の不揮発性メモリ装置の製造方法。
【請求項７】
前記金属カーバイドは、前記上部電極を形成した後の前記上部及び下部電極間の通電処理により形成する
請求項５記載の不揮発性メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、導電性ナノマテリアルを抵抗変化層として用いた不揮発性メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯型情報端末の普及や情報のディジタル化に伴い、小型で大容量の情報記録再生装置、いわゆる記憶装置の需要が急速に拡大している。中でも、ＮＡＮＤ型フラッシュメモリや小型ＨＤＤ（Hard Disk Drive）は、記録密度の増大により、広く用いられている。
【０００３】
一層の記録密度の増加と大容量化は更に強く要望されており、従来のデバイスでは実現困難な微細化、高密度化、高速化が必要とされている。そこで、より改善されたデバイスとして、異なる抵抗値を情報として記録する抵抗変化型の不揮発性メモリが注目されている（例えば、非特許文献１，２参照）。
【０００４】
抵抗変化型の不揮発性メモリは、抵抗変化層と抵抗変化層を挟む電極とからメモリセルが構成される。抵抗変化層は、異なる二つ以上の電気抵抗状態、例えば低抵抗状態と高抵抗状態を不揮発に記憶する。即ち電極間にしきい値以上の電圧、電流、電荷、熱等を印加することにより、抵抗変化層の抵抗状態を変化させ、その抵抗値の違いをデータに対応させて記録する。データは非破壊で読み出しを行うことができる特徴を持つ。
【０００５】
現在、抵抗変化型メモリ素子材料として、ニッケル酸化物（ＮｉＯ）や、ストロンチウムジルコニウム酸化物（ＳｒＺｒＯ３）など、多元系金属酸化物が多く研究、開発されている。しかし、金属酸化物は組成や結晶構造を制御して作製することが難しく、また特性が不安定なため、再現性良く所望の電気特性を得ることが困難である。好適な抵抗変化層の材料探索がなされているものの、未だ最適な材料は見出されていない。
【０００６】
炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている（例えば、非特許文献３参照）。炭素系材料は、単一の炭素で構成されるため、組成の制御は比較的容易でプロセス条件の依存性が少なく、制御しやすいメリットがある。
【０００７】
しかし、炭素膜は高温高圧で作製しない限り、黒鉛、所謂、グラファイト構造が容易に形成されるため、電気抵抗率は低い。電気抵抗率が低すぎるとメモリセルに流れる動作電流が大きくなり、消費電力も大きくなる。また抵抗状態の変化は、膜の炭素の結合状態（ｓｐ３とｓｐ２結合）の違いに起因するとも考えられており、結合状態を変えるためには大電流が必要で、動作電流の低減が困難という課題もある。
【０００８】
一方、同じ炭素系膜の中でも炭素系ナノマテリアルもまた、抵抗変化メモリ素子の一候補である（例えば、特許文献１参照）。炭素系ナノマテリアルとは、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料の総称である。このナノマテリアル層は、均質膜として形成されるバルク膜と異なり、微細チューブが積み上げられた間隙の多い立体構造であるが故に、電流パスが空間的に制限される。従って、導電体であっても電流は少なく、抵抗変化素子としての動作電流を下げることが可能である。
【０００９】
詳細なメカニズムは明らかではないが、ナノマテリアル同士の接触、非接触による抵抗変化動作も考えられており、これは動作電流低減の可能性を示唆している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−５２４０００号公報
【非特許文献】
【００１１】
【非特許文献１】P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)
【非特許文献２】P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann, G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766
【非特許文献３】F. Kreupl, R. Bruchhaus, P. Majewski, J. B. Philipp, R. Symanczyk, T. Happ, C. Arndt, M. Vogt, R. Zimmermann, A. Buerke, A. P. Graham and M. Kund, in Technical Digest, IEDM08 pp. 521-524
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この発明の目的は、導電性ナノマテリアルを主成分とする抵抗変化層を用いて、上下部電極間の短絡を防止しながら、高密度記録と動作電流低減を実現した不揮発性メモリ装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
この発明の一態様による不揮発性メモリ装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された導電性ナノマテリアルを含む抵抗変化層と、前記抵抗変化層上に形成された上部電極と、前記下部電極と前記抵抗変化層の間に形成された、前記下部電極と前記抵抗変化層の間の電気的導通を確保する導電材を分散させた絶縁性バッファ層と、を有する。
【００１４】
この発明の他の態様による不揮発性メモリ装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された炭素系ナノマテリアルを含み、その間隙に絶縁材が充填された抵抗変化層と、前記抵抗変化層上に形成された上部電極と、前記下部電極及び前記上部電極と前記抵抗変化層との間にそれらの反応生成物として形成された金属カーバイドと、を有する。
【００１５】
この発明の更に他の態様による不揮発性メモリ装置の製造方法は、基板上に下部電極を形成する工程と、前記下部電極を酸化する工程と、酸化処理された前記下部電極上に炭素系ナノマテリアルを含む抵抗変化層を形成する工程と、前記抵抗変化層上に上部電極を形成する工程と、前記下部電極と前記抵抗変化層との間にそれらの接点での反応により金属カーバイドを形成する工程と、を有する。
【発明の効果】
【００１６】
この発明によると、導電性ナノマテリアルを主成分とする抵抗変化層を用いて、上下部電極間の短絡を防止しながら、高密度記録と動作電流低減を実現した不揮発性メモリ装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の原理的抵抗変化素子構造を示す断面図である。
【図２】第１の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。
【図３】第２の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。
【図４】第３の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。
【図５】第４の実施形態に係わるクロスポイント型不揮発性メモリ装置の等価回路構成を示す図である。
【図６】同不揮発性メモリ装置のセルアレイ構造を示す斜視図である。
【図７】同セルアレイ構造の断面図である。
【図８】具体的な実施例の抵抗変化素子の抵抗変化層形成工程の断面図である。
【図９】同じく抵抗変化層形成後の熱処理工程を示す断面図である。
【図１０】同じく上部電極形成工程の断面図である。
【図１１】同じくメモリセルパターニング工程を示す断面図である。
【図１２】同じく層間絶縁膜形成と電極パッド形成工程を示す断面図である。
【発明を実施するための形態】
【００１８】
この発明の実施形態を説明する前に、この発明の基本原理セル構造について説明する。基本セル構造は、導電性ナノマテリアルからなる抵抗変化層を電界印加用の下部電極及び上部電極で挟んだ構造である。
【００１９】
即ち、図１に示すように、基板１０上に下部電極１１が、その上に導電性ナノマテリアルからなる抵抗変化層１２が形成され、更にその上に上部電極１３が形成される。基板１０は例えばシリコン等の半導体基板である。下部電極１１や上部電極１３には例えば、窒化チタン（ＴｉＮ）膜等が用いられる。抵抗変化層１２は、例えばカーボンナノチューブ（ＣＮＴ）等の炭素系ナノマテリアルである。
【００２０】
このメモリセル構造では、抵抗変化層１２はナノオーダーの微細チューブが積み上げられた立体構造体（ナノマテリアル）であるため、空間的な間隙がある。具体的に、単位体積当たりに占める原子の割合即ち充填率は、２５〜７５％であり、逆に体積比率で７５〜２５％は間隙で占められている。
【００２１】
炭素系ナノマテリアルとして、ＣＮＴを挙げたが、シングルウォール，ダブルウォール或いはマルチウォールのカーボンナノチューブや、フラーレン、グラフェン、カーボンナノリボン等も用いられる。ナノマテリアルの分子構造と密度により充填率は異なる。
【００２２】
充填率が低いナノマテリアルの抵抗変化層１２上に上部電極１３を堆積形成すると、その間隙内に上部電極材料が侵入する。特に気相でケミカルな反応により膜形成を行なうＣＶＤ(化学気相成長)法で電極を成膜すると、抵抗変化層への電極材料の侵入はより顕著になる。
【００２３】
指向性のあるスパッタ法で成膜したとしても、ナノマテリアルの層厚が薄い等、表面を完全に覆っていない場合には、ナノマテリアル材の間隙に電極材が入り込む。上部電極材がナノマテリアルの間隙を介して下部電極に接触すると、電気的にショートとなり、抵抗変化層に電圧がかからず、正常なメモリ動作をしなくなる。
【００２４】
これを防ぐためには、ナノマテリアルの充填率を増やす、ナノマテリアルの層厚を上部電極材料の侵入深さより厚くする、ナノマテリアルの下部電極に対する被覆率を上げる、といった対策が考えられる。しかし、充填率の増加は、ナノマテリアルの電気的抵抗率の低下、層厚増加は微細加工時での困難性の増加、コスト増加等のデメリットが多くなる。
【００２５】
そこで上下電極間の短絡を防止するためには、上下電極間を絶縁することが望ましい。一方で下部電極と抵抗変化層、抵抗変化層と上部電極間のコンタクト抵抗は抵抗変化層に十分な電圧印加、電流通電を行うために低いことが必要である。更に、機械的にも十分な強度をもって密着していることが、素子加工の点から重要である。
【００２６】
以上の点を考慮してこの発明においては、ナノマテリアル層を挟む下部電極と上部電極の間に、上下電極間の短絡を防止しながら、抵抗変化層と電極間の電気的コンタクトを確保できるような中間層（絶縁性バッファ層）あるいはそれと等価な機能を果たす構造を介在させる。
【００２７】
以下、いくつかの実施の形態を説明する。
【００２８】
［第１の実施形態］
図２は、第１の実施形態に係わる抵抗変化素子（不揮発性メモリセル）の素子構造を示す断面図である。基板２０はシリコン等の半導体基板であり、２１はこの基板上に形成された下部電極、２２は下部電極２１上に形成された中間層（絶縁性バッファ層）、２３は導電性ナノマテリアルからなる抵抗変化層、２４は上部電極を示している。
【００２９】
下部電極２１と抵抗変化層２３との間に介在させた中間層２２の存在が図１の基本セル構造と異なる。この中間層２２は、抵抗変化層２３と下部電極２１との間の電気的導通を確保するための導電材２２ｂを含む絶縁膜２２ａからなる絶縁性バッファ層である。
【００３０】
より具体的に説明すれば、絶縁膜２２ａは、例えば下部電極２１を酸化して得られる金属酸化膜である。或いは絶縁膜２２ａ上に堆積して得られた金属酸化膜である。また導電材２２ｂは、抵抗変化層２３が炭素系ナノマテリアルである場合には、これと下部電極金属酸化膜との接合点で形成される反応生成物としての金属カーバイドであり、これが絶縁膜２２ａを貫通する状態で絶縁膜２２ａ内に分散配置される。
【００３１】
このような中間層２２が、上下電極２１，２４間の短絡を防止しながら、抵抗変化層２３と電極２１間の電気的コンタクト及び化学的結合を確保する働きをしている。
【００３２】
抵抗変化層２３は、例えば炭素系ナノマテリアル（ＣＮＴ）であり、シングルウォール，ダブルウォール或いはマルチウォールのカーボンナノチューブや、フラーレン、グラフェン、カーボンナノリボンを含む、微小なナノオーダー・スケールのカーボンチューブからなる立体構造体である。炭素以外のシリコン系ナノマテリアル等、他の導電性ナノマテリアルを用いることもできる。
【００３３】
抵抗変化層２３の電気抵抗値は、異なる二つ以上の状態が存在し、可逆的に変化するものとする。具体的には、閾値電圧以上の電圧印加、または閾値電流以上の電流印加、又は閾値電荷以上の電荷注入を、下部電極２１と上部電極２４を介して加えることにより、抵抗変化層２３の電気抵抗値は、二つ以上の状態から選ばれる一つの状態から、他の状態へと変化する。
【００３４】
例えば、閾値電圧、閾値電流、閾値電荷量以上を加えると、低抵抗状態であれば高抵抗状態へ、高抵抗状態であれば低抵抗状態へと変化する。抵抗状態の高低を情報に割り当てることでデータを記憶保持する。
【００３５】
電気抵抗状態が変化する原理は、電界等の印加によるナノマテリアルの構造変化、例えば、欠陥導入と修復、ｓｐ２結合とｓｐ３結合との間の結合変化、ナノマテリアル間同士の間隔変動などが考えられる。したがってナノマテリアルは導電性であって、上部電極、下部電極から電界を印加できる構造であることが必要である。
【００３６】
下部電極２１及び上部電極２４は、導電性材料であればよく、導電性金属、例えばチタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコンの何れか、又はこれらの合金若しくは窒化物から構成される。特に、炭素と反応して導電性カーバイドを形成可能な金属であればより好適である。
【００３７】
抵抗変化層２３は、間隙のあるナノマテリアルであって他との接点が少なく、下地に対しては物理的に単に吸着されるものであるため、下地との密着性は通常のバルク膜に比べて小さい。これに対してこの実施の形態では、抵抗変化層２３が中間層２２を介して下部電極２１と電気的に接続されている。即ち、中間層２２に分散形成された導電材２２ｂが抵抗変化層２３と下部電極２１との間を化学的に接続していて、抵抗変化層２３の密着性が高くなり、膜剥がれに対する耐性が優れたものとなっている。
【００３８】
絶縁膜２２ａは、下部電極２１の表面を酸化して形成した金属酸化膜であり、例えば酸化チタン、酸化ジルコニウム、酸化タンタル、酸化タングステン、酸化ハフニウム、酸化アルミニウム、酸化シリコンのいずれかもしくはそれらの複合酸化物もしくは酸窒化物である。或いは絶縁膜２２ａとして、下部電極上に成膜した酸化膜その他の絶縁膜を用い得る。
【００３９】
導電材２２ｂは、炭素系ナノマテリアルと下部電極金属の反応生成物であって、例えば炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化タンタル、炭化タングステン、炭化アルミニウム、炭化シリコンのいずれか、又はそれらの複合炭化物等の金属カーバイドである。
【００４０】
この実施形態によると、抵抗変化層２３上に上部電極２４を形成したとき、抵抗変化層２３のナノマテリアルの間隙に電極材料が入り込んだとしても、下部電極２１上に形成された中間層２２が絶縁膜２２ａを主体とするため、上下電極が短絡する事態は防止される。すなわち、電気的に低抵抗コンタクトが必要な接点部分のみ導電材２２ｂが形成されていて、それ以外は絶縁されていることが重要である。
【００４１】
なお下部電極２１の下に、他の回路素子や構造が形成されていても差し支えない。例えば、基板２０にセルアレイの周辺回路を構成するトランジスタやダイオード等の回路素子が形成され、その上が層間絶縁膜で覆われて、この層間絶縁膜上に下部電極２１が形成される、という構造が採用され得る。
【００４２】
［第２の実施形態］
図３は、この発明の第２の実施形態に係わる抵抗変化素子（不揮発性メモリ素子）の素子構造を示す断面図である。図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４３】
この実施形態が先に説明した第１の実施形態と異なる点は、抵抗変化層２３と上部電極２４の間に金属カーバイド２５を介在させたことにある。具体的に例えば、金属カーバイド２５は、抵抗変化層２３が炭素系ナノマテリアルの場合に炭素と上部電極２４の金属との間の反応生成物として形成されたものである。これにより抵抗変化層２３と上部電極２４の間が電気的、化学的に良好な結合を示す。
【００４４】
金属カーバイド２５は、ナノマテリアルと上部電極の接点に形成されていればよく、図３では上部電極２４内に侵入した状態として示しているが、抵抗変化層２３内に形成されても良い。具体的に金属カーバイド２５は、上部電極金属に応じて、炭化チタン、炭化タンタル、炭化ジルコニウム、炭化ハフニウム、炭化タンタル、炭化タングステン、炭化アルミニウム、炭化シリコンのいずれか、又はこれらの複合炭化物として形成される。
【００４５】
このような構成とすれば、先の第１の実施形態と同様の効果が得られることは勿論、上部電極２４と抵抗変化層２３との間は、コンタクト抵抗が小さくなり、良好な導通状態が得られる。更に、上部電極２４と抵抗変化層２３の間は、化学的に結合した金属カーバイド２５により密着性が向上する。従って、上部電極２４及びその上に積層される膜の圧縮、引っ張り応力等の膜ストレスによる剥がれを防止することができ、素子の動作特性、長期的な信頼性等が向上する。
【００４６】
［第３の実施形態］
図４は、この発明の第３の実施形態に係わる抵抗変化素子（不揮発性メモリ素子）の素子構造を示す断面図である。図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４７】
この実施形態が先の第１及び第２の実施形態と異なる点は、下部電極２１と上部電極２４間に、抵抗変化層２３を構成するナノマテリアルの間隙、空隙を埋めるように、絶縁材２７が充填されていることである。ただし、絶縁材２７が抵抗変化層２３の空隙を完全に埋め込むことは必要ではない。
【００４８】
この絶縁材２７の充填によって、抵抗変化層２３上に上部電極２４を形成する際に電極材料の抵抗変化層２３内への侵入が防止され、上下電極間の電気的短絡が防止される。
【００４９】
絶縁材２７は、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステン、酸化アルミニウム、酸化シリコンの何れか、又はこれらの合金の酸化膜或いは酸窒化膜である。
【００５０】
絶縁材２７は、素子の抵抗変化には寄与せず、抵抗変化層２３のみが抵抗変化に寄与する。絶縁材２７により、電流導通パスが抵抗変化層２３を構成するナノマテリアル材のみに限定される結果、素子の抵抗変化動作が効率的になる。絶縁材２７がなくても素子の抵抗変化は勿論可能であるが、抵抗変化層２３内に空隙がある状態は、導電性不純物が混入することによる短絡不良の原因となる。このような素子不良の原因が除去される意味でも、絶縁材２７は有用である。
【００５１】
上部電極２４と抵抗変化層２３の間には、第２の実施形態と同様に、これらの間の反応生成物である金属カーバイド２５が形成されている。同様に、下部電極２１と抵抗変化層２３の間にも、これらの反応生成物である金属カーバイド２６が形成されている。これらにより、上下電極２１，２４と抵抗変化層２３との間の良好な電気的コンタクトが実現されている。
【００５２】
第１及び第２の実施形態で説明したような、下部電極２１と抵抗変化層２３の間の中間バッファ層２２はないが、この中間バッファ層２２と同等の機能を実現するものが、抵抗変化層２３内に充填された絶縁材２７であり、上下電極と抵抗変化層の間に形成された金属カーバイド２５，２６である。
【００５３】
或いは、図４の構成において、下部電極２１上の金属カーバイド２６の部分に、第１及び第２の実施形態で説明したと同様に、金属カーバイドを分散させた絶縁膜からなる中間層２２を形成してもよい。
【００５４】
［第４の実施形態］
次に、この発明の第４の実施形態に係わるクロスポイント型の不揮発性記憶装置を説明する。
【００５５】
セルアレイ構成
図５は、第４の実施形態に係わるクロスポイント型セルアレイの等価回路構成を示している。セルアレイ３５には、複数本のワード線ＷＬ（ＷＬi-1，ＷＬi，ＷＬi+1）がＸ方向に平行配置され、複数本のビット線ＢＬ（ＢＬj-1，ＢＬj，ＢＬj+1）がＹ方向に並行配置されている。図ではワード線、ビット線とも３本のみを示すが、実際には更に多数のワード線ＷＬ及びビット線ＢＬが配置される。
【００５６】
ワード線ＷＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続されている。
【００５７】
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒ（Ｒi-1，Ｒi，Ｒi+1）が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃ（Ｃj-1，Ｃj，Ｃj+1）が入力される。
【００５８】
メモリセル３３は、ワード線ＷＬとビット線ＢＬとの各交差部に配置される。即ち、セルアレイ３５は、ワード線ＷＬとビット線ＢＬとの交差部にメモリセル３３を配置した、いわゆるクロスポイント型セルアレイ構造となっている。また、メモリセル３３は、先の実施形態で説明したようなナノマテリアルの抵抗変化層を用いた抵抗変化素子である。メモリセル３３には記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が直列に接続されている。
【００５９】
図６は、図５に示したセルアレイ３５の積層構造を示している。
【００６０】
基板３０は、例えば層間絶縁膜で覆われた半導体基板であり、この上にワード線ＷＬとビット線ＢＬが交差配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。
【００６１】
図７は、メモリセル３３の具体的な積層構造を示している。ワード線ＷＬが半導体基板３０上に形成され、この上にダイオード３３とメモリセル３４が積層され、更にその上にビット線３３が形成される。メモリセル３４は、第１の実施形態のセル構造の場合であれば、下部電極２１、中間層２２、抵抗変化層２３及び上部電極２４の積層となる。
【００６２】
なお、メモリセル３３が印加電圧の向きのみによってセット／リセットを行なうものである場合には、ダイオード２４は省略されることがある。
【００６３】
書き込み／消去／読み出し動作
本実施形態の記憶装置の書き込み／消去／読み出し動作を説明する。ここでは、図５中に点線Ａで囲んだメモリセルを選択し、これについて書き込み／消去／読み出し動作を実行するものとする。
【００６４】
選択メモリセルの書き込み（セット）動作は、例えば選択メモリセルを高抵抗状態から低抵抗状態に遷移させる動作であり、電圧を印加してメモリセル内に電位勾配を発生させて電流パルスを流す。例えば選択ワード線ＷＬi の電位を選択ビット線ＢＬj の電位よりも相対的に高くする。選択ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、選択ワード線ＷＬi に正の電位を与えればよい。
【００６５】
この書き込み時には、非選択ワード線ＷＬi-1，ＷＬi+1 及び非選択ビット線ＢＬj-1，ＢＬj+1 については、全て同電位にバイアスしておくことが好ましい。また、書き込み前のスタンバイ時には、全てのワード線ＷＬi-1，ＷＬi，ＷＬi+1 及び全てのビット線ＢＬj-1，ＢＬj，ＢＬj+1 をプリチャージしておくことが好ましい。
【００６６】
選択メモリセルの消去動作（リセット動作）は、メモリセルを低抵抗状態から高抵抗状態に遷移させる動作であり、選択メモリセルに大電流パルスを流すことにより発生するジュール熱とその残留熱を利用する。或いは、印加電圧、若しくは電流のエネルギーそのものを利用するものであってもよい。
【００６７】
このため例えば選択ワード線ＷＬi の電位を選択ビット線ＢＬj の電位よりも相対的に高くする。選択ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、選択ワード線ＷＬi に正の電位を与えればよい。
【００６８】
この例では、書き込み時と消去時の印加電圧極性が同じであるが、動作モードに応じて電圧パルスレベル、電流パルスの電流値、パルス幅等が最適状態に選択されることになる。
【００６９】
読み出し動作は、電流パルスを点線Ａで囲まれた選択メモリセルに流し、そのメモリセルの抵抗値を検出することにより行う。但し、電流パルスは、メモリセルを構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
【００７０】
例えば、読み出し回路３２により発生した読み出し電流（電流パルス）をビット線ＢＬj から点線Ａで囲まれたメモリセルに流し、読み出し回路３２によりそのメモリセルの抵抗値を測定すればよい。
【００７１】
抵抗変化素子の製造方法
メモリセル部の抵抗変化素子製造方法を次に説明する。
【００７２】
図２の第１の実施形態の場合、先ず基板２０上に下部電極２１を形成し、この下部電極２１を酸化処理して中間層２２を形成する。この段階では中間層２２は、まだ金属カーバイド２２ｂがなく、絶縁膜２２ａとしての酸化膜のみが形成されている。
【００７３】
この酸化膜の形成法としては、過酸化水素水等、酸化性ウェット薬液に浸す方法、酸素、Ｎ２Ｏ、ＮＯ等の酸化性雰囲気で熱処理する方法が用いられる。或いは、酸化性プラズマ雰囲気で熱処理する方法も用いられる。
【００７４】
中間層２２が酸化膜であれば、水を主成分とするナノマテリアルの分散液、即ちナノマテリアルを含んだ機能水を下部電極上に塗布し熱処理して抵抗変化層を形成する場合に、中間層２２の表面が親水性となり、分散液塗布が容易になるというメリットも得られる。また、金属触媒を用いてナノマテリアルをＣＶＤ成膜する場合に、中間層２２が金属触媒と下部電極の反応を抑制する働きをし、これにより触媒金属単体の調整により、ナノマテリアル形成の制御が可能になる。
【００７５】
この中間層２２の形成後、炭素系ナノマテリアルの抵抗変化層２３を形成する。続いて還元性雰囲気で熱処理して、抵抗変化層２３と中間層２２の酸化膜との接点を化学反応させて、金属カーバイド２２ｂを形成する。これにより、絶縁膜２２ａ内に分散的に、かつ絶縁膜２２ａを貫通する形で金属カーバイド２２ｂが形成されて、図２に示す中間層２２が得られる。
【００７６】
還元性雰囲気での熱処理は、水を主成分とするナノマテリアルの分散液、即ちナノマテリアルを含んだ機能水を下部電極上に塗布して熱処理して、抵抗変化層を形成する場合に、特に重要である。機能水中に含まれるナノマテリアルを下部電極上に残して、余分な水分を完全に蒸発させることにより、抵抗変化層２３の密着性を高めるためであり、また還元性雰囲気でない、例えば酸化性雰囲気では炭素ナノマテリアルが酸化されて除去されてしまうからである。
【００７７】
第２の実施形態の場合は、上述の製造工程に加えて、上部電極２４を形成した後に更に熱処理を行う。これにより、抵抗変化層２３と上部電極２４との間の接点が化学反応して、図３に示すように、上部電極２４側に更に金属カーバイド２５が形成される。
【００７８】
図４に示す第３の実施形態の場合は、基板２０上に下部電極２１を形成し、続いて抵抗変化層２３を形成する。但し、第１及び第２の実施形態と同様に、抵抗変化層２３の形成前に、中間層２２の形成工程を入れてもよい。 
【００７９】
抵抗変化層２３を形成した後、熱処理を行なうことにより、抵抗変化層２３と下部電極２１の接点にそれらの反応生成物である金属カーバイド２６を形成する。
【００８０】
続いて、抵抗変化層２３の間隙を埋めるように絶縁材２７を形成する。絶縁材２７の形成には、チタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコン等を原料とする有機金属ガス、ハロゲン化合物と、酸素、ＮＯ，Ｎ２Ｏ等の酸化剤を供給するＣＶＤ法を用いる。有機金属ガス中に酸化種が入っていれば、酸素，ＮＯ，Ｎ２Ｏ等の酸化剤は省略することもできる。
【００８１】
或いは、チタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコン等からなる金属ターゲットを用いた、アルゴンと酸素混合雰囲気中でのスパッタリング法を用いることもできる。酸化物ターゲットを用いれば、酸素混合ガスでなくてもかまわない。炭素ナノマテリアルの酸化を防止するためには、酸化性ガスの供給量を少なくすることがより好適である。
【００８２】
その後、上部電極２４を堆積形成する。上部電極の形成法は、ＣＶＤ法、スパッタ法、蒸着法など、いずれの膜形成法でもよい。上部電極２４を形成した後、更に熱処理を行う。これにより、抵抗変化層２３と上部電極２４の接触部分に、金属カーバイド２５を形成する。
【００８３】
まとめ
このようなナノマテリアルを用いた不揮発性メモリセルにより、高密度記録可能なメモリデバイスを実現することができる。また、上下電極間には、絶縁性の中間バッファ層を介在させ、或いは抵抗変化層内に絶縁材を分散させることにより、上下電極間の短絡は防止される。一方、抵抗変化層と電極の界面に化学的に結合された強固な密着性を持った導電体を介在させることにより、メモリ素子としての上下電極間の電気的導通を確保しながら、抵抗変化層の密着性不足による素子不良を防止することができる。
【００８４】
［実施例１］
具体的な実施例を、図８〜図１２の工程断面図を参照して説明する。
【００８５】
まず、図８に示すように、シリコン基板１００上にシリコン酸化膜１０１を２００ｎｍ堆積した後、５ｎｍのチタンと１０ｎｍの窒化チタン膜を形成し、さらに５０ｎｍのタングステンと１０ｎｍの窒化チタンを積層して堆積し、下部電極１０２とした。
【００８６】
シリコン酸化膜１０１は減圧ＣＶＤ法を用いて、原料にＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５)４）を使って成膜した。他の成膜方法、或いは熱酸化を用いてシリコン酸化膜１０１を形成しても構わない。このシリコン酸化膜１０１を形成するのは、シリコン基板１００と下部電極１０２の金属が反応して、異常成長し欠陥を生成させないためである。
【００８７】
また、チタンは、窒化チタンとシリコン酸化膜の密着性を高めて、剥れにくくするためである。窒化チタンの膜厚は任意であるが、５ｎｍ以上、５０ｎｍ以下が望ましい。５ｎｍ未満では、窒化チタンで表面が完全に被覆されず、平坦性が劣化し、一方５０ｎｍを越えると、窒化チタンの膜応力のため密着性がかえって悪くなるためである。
【００８８】
タングステンは、下部電極１０２の一部であるが、下部電極１０２に対して上部パッドを接続するためのビアコンタクト形成時の突き抜け防止のために、できれば２０ｎｍ以上の膜厚とする。下部電極材料として、タングステンに代わって、チタン，ジルコニウム，ハフニウム，タンタル，タングステン，アルミニウム，シリコンの何れか、或いはこれらの合金、若しくは窒化物を用いることもできる。
【００８９】
次に下部電極１０２の表面を酸化して、金属酸化膜１０３ａを形成する。この酸化は、過酸化水素水、オゾン水のいずれか、もしくはその混合液等の酸化性ウェット薬液に浸すことにより、タングステン表面を酸化させるものである。或いは酸化性ガス雰囲気中での熱処理や、プラズマ処理を用いることもできる。
【００９０】
金属酸化膜１０３ａの膜厚は、３ｎｍ未満とすることが望ましい。これ以上の膜厚にすると、その後抵抗変化層形成後の熱処理によっても下部電極と抵抗変化層の反応による金属カーバイドの形成ができず、下部電極と抵抗変化層の間が完全に絶縁されてしまうからである。
【００９１】
次にカーボンナノチューブ（ＣＮＴ）を水中に分散させた分散液を下部電極上に塗布し、図８に示すように、ＣＮＴによる抵抗変化層１０４を形成する。このとき、水滴を滴下したときの表面接触角は、塗布したＣＮＴ層厚と相関があり、２０度未満になることが望ましい。２０度以上では分散液は下部電極上で撥水し、ＣＮＴが下部電極上に留まらず膜形成できないか、或いはごく薄い膜しか形成できない。この場合厚くするには、繰り返し分散液を塗布することが必要になり、コスト的に問題である。
【００９２】
ＣＮＴの形成にはＣＶＤ法を用いることもできる。例えば触媒金属としてコバルトを形成した後、水素希釈したＣＨ４ガスを供給して、ＣＮＴを形成する。
【００９３】
ＣＮＴ層厚は、２０ｎｍ以上、１００ｎｍ以下が望ましい。２０ｎｍ未満では、抵抗変化層１０４の抵抗が低くなりすぎ、消費電力が増大する。１００ｎｍを超える厚みにすると、メモリセルを微細サイズに加工する場合に強度が不足して物理的に壊れやすい。
【００９４】
続いて、還元性雰囲気、即ち水素雰囲気中で熱処理する。これにより、図９に示すように、抵抗変化層１０４のＣＮＴとタングステン下部電極１０２の酸化膜１０３ａとの接点で、両者の反応生成物としてのタングステンカーバイド１０３ｂを形成する。
【００９５】
なお熱処理は、水素単独でもよいし、窒素で希釈した雰囲気でもよい。熱処理温度は、４００℃以上が望ましい。雰囲気に酸素が残留するとＣＮＴが酸素と反応して揮発するので、酸素を含まないことが必要である。
【００９６】
ＣＮＴと下部電極酸化膜とが接しない部分では、酸化膜１０３ａがそのまま残る。これにより、酸化膜１０３ａを貫通する状態でタングステンカーバイド１０３ｂが酸化膜１０３ａ内に分散的に形成された絶縁性バッファ層（中間層）１０３が得られる。
【００９７】
続いて、ＣＮＴからなる抵抗変化層１０４内に、絶縁材としてたとえば金属酸化物を充填してもよい。金属酸化物としては、チタン、ジルコニウム、ハフニウム、タンタル、アルミニウム、シリコンのいずれかの酸化物又は複合酸化物を用い得る。堆積法は、ＣＶＤ法、スパッタ法、蒸着法その他の薄膜形成法いずれでもよい。
【００９８】
なおＣＶＤ法の場合、金属ガス中に酸化種が入っていることが望ましい。金属ガス中に酸化種が入っていれば、酸化剤ガスの供給量を減じることができ、炭素ナノマテリアルが酸化されて揮発する事態を防止することができるからである。例えば、テトラキス（１−メトキシ−２−メチル−２−プロポキシ）基を有する有機金属ガス等が挙げられる。
【００９９】
同様にスパッタ法の場合、金属酸化物ターゲットを用いることが望ましい。金属酸化物ターゲットであれば、酸素混合ガスを用いずに金属酸化物ターゲットを用いることにより、アルゴンと酸素の混合プラズマにより炭素ナノマテリアルが酸化されて揮発するという事態を防止することができるからである。
【０１００】
但し、通常の酸化剤を用いるＣＶＤ法、アルゴンと酸素の混合プラズマを用いるスパッタ法であっても、酸素供給量を下げれば、炭素ナノマテリアルの揮発量を問題ない範囲に抑えることが可能である。この絶縁材形成により、上下電極間の短絡防止が確実になる（図４参照）。
【０１０１】
次に、上部電極１０５として、５０ｎｍのタングステンを堆積する。タングステン以外の導電性金属でもよい。膜堆積法は、ＣＶＤ法、スパッタ法、蒸着法その他の薄膜形成法いずれでもよい。
【０１０２】
上部電極１０５の堆積後、望ましくは４００℃以上で熱処理する。これにより、上部電極１０５とＣＮＴの接点にタングステンカーバイドが形成され、上部電極１０５と抵抗変化層１０４との間のコンタクト抵抗が減少して好適である（図３参照）。
【０１０３】
次に、図１１に示すように、公知のリソグラフィー技術と、反応性イオンエッチング（ＲＩＥ）により各層１０３〜１０５を加工してメモリセルＭＣを形成する。更に、図１２に示すように、シリコン酸化膜を層間絶縁膜１０６として形成し、下部電極１０２と上部電極１０５にビアコンタクトを介してつながる電極パッド１０７ａ，１０７ｂを形成する。
【０１０４】
以上説明したように、抵抗変化層１０４と下部電極１０２との間に絶縁性の中間層１０３を挟むことにより、上下電極間の短絡のない抵抗変化素子を形成することができる。中間層１０３は、絶縁膜１０３ａの中に、下部電極１０２と抵抗変化層との接点での反応生成物としての金属カーバイド１０３ｂが分散されており、これにより抵抗変化素子としての電気的導通が実現され、また抵抗変化層１０４の密着性に優れたものとなる。
【０１０５】
上記実施例では、素子形成の適当な途中段階での熱処理により、電極金属と抵抗変化層の接点での反応による金属カーバイドを形成したが、上部電極まで形成した素子形成後に上下電極間に電圧を印加し、電極金属と抵抗変化層の接点に通電してジュール熱を発生させて、ここに金属カーバイドを形成することもできる。
【０１０６】
この発明は、上述の実施形態及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せが可能である。抵抗変化層は必ずしも炭素単体で構成される必要はなく、導電性ナノマテリアルを主成分とする層であればよい。
【符号の説明】
【０１０７】
２０…基板、２１…下部電極、２２…中間層（絶縁性バッファ層）、２２ａ…絶縁膜、２２ｂ，２５，２６…導電材（金属カーバイド）、２３…抵抗変化層、２４…上部電極、２７…絶縁材、３０…基板、３１…ワード線ドライバ・デコーダ、３２…ビット線ドライバ・デコーダ・読み出し回路、３３…メモリセル、３４…ダイオード、３５…セルアレイ、１００…半導体基板、１０１…シリコン酸化膜、１０２…下部電極、１０３…中間層、１０３ａ…酸化膜、１０３ｂ…金属カーバイド、１０４…抵抗変化層、１０５…上部電極、１０６…層間絶縁膜、１０７ａ，１０７ｂ…電極パッド。
【図１】
2011049455.tif 000003
【図２】
2011049455.tif 000004
【図３】
2011049455.tif 000005
【図４】
2011049455.tif 000006
【図５】
2011049455.tif 000007
【図６】
2011049455.tif 000008
【図７】
2011049455.tif 000009
【図８】
2011049455.tif 000010
【図９】
2011049455.tif 000011
【図１０】
2011049455.tif 000012
【図１１】
2011049455.tif 000013
【図１２】
2011049455.tif 000014