(57)【要約】【課題】銅配線層の接着性を改善するとともに、銅配線層の抵抗値が大きくなることを抑制する配線構造を提供する。【解決手段】配線構造１０では、ガラス基板１１上に、チタンからなる接着層１２と、酸化銅からなるバリア層１３と、純銅からなる銅配線層１４とが順に積層されている。接着層１２は、銅配線層１４をガラス基板１１に確実に接着させて、銅配線層１４がガラス基板１１から剥がれるのを防止する。バリア層１３は、配線構造１０を熱処理したときに、接着層１２を構成するチタン原子が銅配線層１４内に拡散しないようにして、銅配線層１４の抵抗値が大きくならないようにする。このため、銅配線層１４は、熱処理された後も、比抵抗を小さな値に保つことができるので、信号の遅延を防止できる。【選択図】図１
2011077116.tif 000002
【特許請求の範囲】
【請求項１】
基体上に形成された配線構造であって、
前記基体上に形成された接着層と、
前記接着層上に形成された第１のバリア層と、
前記第１のバリア層上に形成された、少なくとも銅を主成分とする配線層とを含み、
前記接着層は、前記基体と前記配線層とを接着させる材料からなり、
前記第１のバリア層は、前記接着層から前記配線層への原子の拡散を妨げる材料からなることを特徴とする、配線構造。
【請求項２】
前記配線層は、純銅からなることを特徴とする、請求項１に記載の配線構造
【請求項３】
前記基体はガラス基板であり、
前記接着層は、チタン、モリブデン、タングステン、タンタルからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうち少なくともいずれか１層を含み、
前記第１のバリア層は、酸化銅からなる層または窒化銅からなる層のうち少なくともいずれか１層を含むことを特徴とする、請求項１に記載の配線構造。
【請求項４】
前記配線層上に形成された第２のバリア層と、
前記第２のバリア層上に形成されたキャップ層とをさらに含み、
前記キャップ層は、前記配線層の酸化膜の形成を防止する材料からなり、
前記第２のバリア層は、前記キャップ層から前記配線層への原子の拡散を妨げる材料からなることを特徴とする、請求項１に記載の配線構造。
【請求項５】
前記キャップ層は、チタン、モリブデン、タングステン、タンタルからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうち少なくともいずれか１層を含み、
前記第２のバリア層は、酸化銅からなる層または窒化銅からなる層のうち少なくともいずれか１層を含むことを特徴とする、請求項４に記載の配線構造。
【請求項６】
基体上に形成された配線構造を備えたアクティブマトリクス型の表示装置であって、
複数のゲート配線と、
前記複数のゲート配線とそれぞれ交差する複数のソース配線と、
前記ゲート配線と前記ソース配線との交差点ごとに配置され、薄膜トランジスタと画素電極とを含む画素形成部とを備え、
前記薄膜トランジスタは、前記ゲート配線に電気的に接続されたゲート電極と、前記ソース配線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極とを含み、
前記ゲート電極、前記ソース電極、前記ドレイン電極、前記ソース配線、および前記ゲート配線のうち少なくともいずれかは、請求項１または４に記載の配線構造を備えることを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造およびそれを備えた表示装置に関し、より詳しくは、銅配線層を含む配線構造およびそれを備えた表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置の液晶パネルに形成されるゲート配線およびソース配線の配線材料として、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等が用いられていた。しかし、液晶表示装置の大型化に伴い、ゲート配線やソース配線の長さが長くなり、これらの配線の抵抗値が大きくなった。このため、ゲート配線やソース配線を介して画素形成部に与えられる制御信号や映像信号が遅延するようになった。
【０００３】
近年、配線材料としてアルミニウムよりも比抵抗が小さく、価格も安い銅（Ｃｕ）が用いられるようになってきた。これに伴い、液晶表示装置でも、制御信号や映像信号の遅延を防止するために、ガラス基板上に、銅または銅合金からなる銅配線層が形成されるようになってきた。しかし、銅配線層はガラス基板との接着力が弱いので、ガラス基板上に形成された銅配線層が液晶パネルの製造中に剥がれるという問題がある。
【０００４】
特許文献１には、銅配線層を基板から剥がれにくくするために、基板と銅配線層との間に、基板および銅配線層との接着力が強いチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）等の接着層を設けた配線構造が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−６６６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載された配線構造には次のような問題がある。例えば、液晶表示装置の画素形成部に薄膜トランジスタが形成された基板（ＴＦＴ基板）に、接着層および銅配線層を順に形成し、銅配線層を覆う絶縁膜を、プラズマ化学的気相成長法（Plasma Enhanced Chemical Vapor Deposition：以下、「プラズマＣＶＤ法」という）によって形成した後に、銅配線層の抵抗値を測定すると、銅配線層の抵抗値が大きくなっている。このように銅配線層の抵抗値が大きくなるのは次の理由によると考えられる。すなわち、プラズマＣＶＤ法によって絶縁膜を形成する工程では、ＴＦＴ基板は、３００℃以上の温度で加熱されることがある。この熱処理によって、接着層を構成する原子（例えばチタン原子）が接着層から銅配線層内に拡散し、銅配線層の抵抗値が大きくなったと考えられる。
【０００７】
そこで、本発明は、銅配線層の接着性を改善するとともに、銅配線層の抵抗値が大きくなることを抑制する配線構造を提供することである。また、本発明の他の目的は、そのような配線構造を備えた表示装置を提供することである。
【課題を解決するための手段】
【０００８】
第１の発明は、基体上に形成された配線構造であって、
前記基体上に形成された接着層と、
前記接着層上に形成された第１のバリア層と、
前記第１のバリア層上に形成された、少なくとも銅を主成分とする配線層とを含み、
前記接着層は、前記基体と前記配線層とを接着させる材料からなり、
前記第１のバリア層は、前記接着層から前記配線層への原子の拡散を妨げる材料からなることを特徴とする。
【０００９】
第２の発明は、第１の発明において、
前記配線層は、純銅からなることを特徴とする。
【００１０】
第３の発明は、第１の発明において、
前記基体はガラス基板であり、
前記接着層は、チタン、モリブデン、タングステン、タンタルからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうち少なくともいずれか１層を含み、
前記第１のバリア層は、酸化銅からなる層または窒化銅からなる層のうち少なくともいずれか１層を含むことを特徴とする。
【００１１】
第４の発明は、第１の発明において、
前記配線層上に形成された第２のバリア層と、
前記第２のバリア層上に形成されたキャップ層とをさらに含み、
前記キャップ層は、前記配線層の酸化膜の形成を防止する材料からなり、
前記第２のバリア層は、前記キャップ層から前記配線層への原子の拡散を妨げる材料からなることを特徴とする。
【００１２】
第５の発明は、第４の発明において、
前記キャップ層は、チタン、モリブデン、タングステン、タンタルからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうち少なくともいずれか１層を含み、
前記第２のバリア層は、酸化銅からなる層または窒化銅からなる層のうち少なくともいずれか１層を含むことを特徴とする。
【００１３】
第６の発明は、基体上に形成された配線構造を備えたアクティブマトリクス型の表示装置であって、
複数のゲート配線と、
前記複数のゲート配線とそれぞれ交差する複数のソース配線と、
前記ゲート配線と前記ソース配線との交差点ごとに配置され、薄膜トランジスタと画素電極とを含む画素形成部とを備え、
前記薄膜トランジスタは、前記ゲート配線に電気的に接続されたゲート電極と、前記ソース配線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極とを含み、
前記ゲート電極、前記ソース電極、前記ドレイン電極、前記ソース配線、および前記ゲート配線のうち少なくともいずれかは、第１または第４の発明に係る配線構造を備えることを特徴とする。
【発明の効果】
【００１４】
上記第１の発明によれば、基体と、銅を主成分とする配線層との間に、基体側から順に接着層とバリア層とが形成されている。接着層は、配線層が基体から剥がれないように、基体に接着させ、バリア層は配線構造を熱処理したときに、接着層を構成する原子が配線層内に拡散することを防止する。これにより、配線構造では、配線層の基体への接着性を改善するとともに、配線層の抵抗値の増大を抑制して、信号の遅延を防止することができる。
【００１５】
上記第２の発明によれば、銅を主成分として含む配線層は、純銅からなる配線層であるため、配線構造に熱処理を施した後の配線層の抵抗値は、銅合金からなる配線層の抵抗値よりも小さくなり、信号の遅延をより一層防止することができる。
【００１６】
上記第３の発明によれば、接着層は、配線層が基体となるガラス基板から剥がれないようにし、バリア層は配線構造を熱処理したときに、チタン原子等の接着層を構成する原子が配線層内に拡散することを防止する。これにより、第１の発明と同じ効果を奏する。
【００１７】
上記第４の発明によれば、銅を主成分とする配線層の上方にキャップ層が形成されている。このことにより、配線層に達するコンタクトホールを開口するときに、エッチングガスに含まれる酸素ガスによってコンタクトホール内の配線層の表面が酸化されないようにして、コンタクト抵抗が大きくなることを防止する。また、配線層をパターニングするときに形成するレジストパターンのフォトベーク時に、雰囲気中に含まれる酸素ガスによって配線層の表面が酸化されないようにして、配線層の抵抗値が大きくなることを防止する。
【００１８】
上記第５の発明によれば、第４の発明と同じ効果を奏する。
【００１９】
上記第６の発明によれば、表示装置のゲート配線、ソース配線、薄膜トランジスタのゲート電極、ソース電極およびドレイン電極のうち、第１の発明の配線構造を用いて形成された電極または配線は、第１の発明と同じ効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る配線構造の構成を示す断面図である。
【図２】各種の配線構造における銅配線層の比抵抗の変化を示す図である。
【図３】本発明の第２の実施形態に係る配線構造の構成を示す断面図である。
【図４】本発明の変形例に係る銅合金からなる銅配線層の熱処理による比抵抗の変化を示す図である。
【図５】液晶表示装置の構成を示す断面図である。
【図６】図５に示すＴＦＴ基板の平面図である。
【図７】画素形成部の一部を示す平面図である。
【図８】図７に示す画素形成部のＡ−Ａ線に沿った構成を示す断面図である。
【図９】図７に示す画素形成部の各製造工程を示す断面図である。
【図１０】図７に示す画素形成部の各製造工程を示す断面図である。
【図１１】トップゲート型ＴＦＴが形成された画素形成部の構成を示す断面図である。
【図１２】（Ａ）は図６に示す周辺コンタクト部の構成を示す平面図であり、（Ｂ）は（Ａ）に示す周辺コンタクト部のＢ−Ｂ線に沿った構成を示す断面図である。
【発明を実施するための形態】
【００２１】
＜１．第１の実施形態＞
図１は、本発明の第１の実施形態に係る配線構造１０の構成を示す断面図である。図１に示すように、配線構造１０は、絶縁基板であるガラス基板１１上に、チタンからなり、例えば膜厚３０〜１５０ｎｍの接着層１２、酸化銅からなり、例えば膜厚３０〜１５０ｎｍのバリア層１３、および、純銅（Ｃｕ）からなり、例えば膜厚１００〜５００ｎｍの銅配線層１４が下から順に積層されている。なお、本明細書で酸化銅とは、主にＣｕＯからなるものをいい、少量のＣｕ2Ｏを含むものも含む。
【００２２】
接着層１２は、配線構造１０の形成中に銅配線層１４がガラス基板１１から剥がれないように、銅配線層１４とガラス基板１１との接着性を高める役割を有する。バリア層１３は、配線構造１０を形成した後の熱処理時に、接着層１２を構成するチタン原子が銅配線層１４内に拡散することを妨げる役割を有する。
【００２３】
図２は、各種の配線構造における銅配線層の比抵抗の変化を示す図である。図２に示すように、次の４つの配線構造について比抵抗を測定した。４つの配線構造とは、ガラス基板上に銅配線層を積層した構造、ガラス基板上にチタンからなる接着層と銅配線層とを順に積層した構造、ガラス基板上にチタンからなる接着層と酸化銅からなるバリア層と純銅からなる銅配線層とを順に積層した構造、および、ガラス基板上にチタンからなる接着層と純銅からなる銅配線層とチタンからなるキャップ層とを順に積層した構造である。なお、いずれの配線構造でも、接着層およびキャップ層の膜厚を３５ｎｍ、バリア層の膜厚を５０ｎｍ、銅配線層の膜厚を３６０ｎｍとした。これらの配線構造について、成膜直後（アズデポ（as-depo））と、熱処理を施した後に、それぞれ銅配線層の比抵抗を測定した。熱処理の条件は、配線構造の形成後にプラズマＣＶＤ法によって絶縁膜を形成するときの熱処理よりも強い条件とするため、３３０℃で４０分間ベークした。
【００２４】
図２に示すように、いずれの配線構造でも、成膜直後の銅配線層の比抵抗は２．２μΩ・ｃｍである。しかし、熱処理を施した後の銅配線層の比抵抗は、配線構造によって異なる。ガラス基板上に銅配線層だけを形成した配線構造の比抵抗は２．０μΩ・ｃｍと最も小さく、銅配線層と接着層との間にバリア層を設けた配線構造の比抵抗は２．０５μΩ・ｃｍと次に小さく、両者の差はほとんどない。
【００２５】
しかし、接着層上に銅配線層を形成した配線構造では、熱処理をしたことによって、銅配線層の比抵抗は２．４μΩ・ｃｍと、成膜直後の比抵抗２．２μΩ・ｃｍに比べて大きくなっている。さらに、接着層だけでなく、銅配線層上にもチタンからなるキャップ層を形成した配線構造では、銅配線層の比抵抗は２．６μΩ・ｃｍと、さらに大きくなっている。
【００２６】
このように、チタン層を銅配線層の下面のみに形成した場合よりも、銅配線層の両面に形成した場合の方が、チタン層と銅配線層との接触面積が大きくなり、それに伴って銅配線層の比抵抗が大きくなる。このことから、熱処理後に銅配線層の比抵抗が上昇するのは、接着層から銅配線層内にチタン原子が拡散するためであると考えられる。一方、接着層と銅配線層との間に形成されたバリア層は、接着層を構成するチタン原子が銅配線層内に拡散するのを妨げるので、銅配線層の比抵抗は、ガラス基板上に直接形成された銅配線層とほぼ同じ値になる。
【００２７】
これらのことからわかるように、第１の実施形態に係る配線構造１０では、ガラス基板１１上に、接着層１２、バリア層１３、および銅配線層１４を順に積層した配線構造１０において、接着層１２は、強い接着力で銅配線層１４をガラス基板１１に接着させて、配線構造１０の形成中に銅配線層１４がガラス基板１１から剥がれることを防止し、バリア層１３は、チタン原子が接着層１２から銅配線層１４内に拡散することを妨げる。このため、配線構造１０では、銅配線層１４はガラス基板１１から剥がれにくく、しかもその抵抗値は小さくなる。
【００２８】
なお、上述の説明では、ガラス基板１１上に配線構造１０を形成する場合について説明した。しかし、本実施形態の配線構造１０は、シリコン層等の半導体層上、窒化シリコン膜や酸化シリコン膜等の絶縁膜上等に形成される配線にも用いられる。そこで、本明細書では、これらをまとめて「基体」ということがある。
【００２９】
また、接着層１２は、銅配線層１４を基体にしっかり接着させる材料からなる層であればよく、チタン以外にも、例えばモリブデン、タングステン（Ｗ）、タンタルのいずれかからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうちいずれか１層、または、それらの層のうち複数の層を積層したものであってもよい。本実施形態で使用可能な合金層は、例えばモリブデン−チタン（Ｍｏ−Ｔｉ）合金、モリブデン−ニオブ（Ｍｏ−Ｎｂ）合金等である。バリア層１３は、接着層１２を構成する原子が熱処理時に銅配線層１４内に拡散することを妨げる材料からなる層であり、酸化銅以外にも、例えば窒化銅（Ｃｕ3Ｎ）等であってもよく、あるいは酸化銅からなる層と窒化銅からなる層とを積層した積層膜であってもよい。
【００３０】
バリア層１３が設けられていなければ、接着層１２を構成するチタン原子が銅配線層１４内に拡散するだけでなく、同時に銅配線層１４を構成する銅原子が接着層１２内に拡散する。このため、バリア層１３は、接着層１２を構成するチタン原子が銅配線層１４内に拡散するのを妨げるだけでなく、同時に銅配線層１４を構成する銅原子が接着層１２内に拡散することも妨げる。しかし、銅原子が接着層１２内に拡散しても、接着層１２のガラス基板１１への接着力が若干弱くなる程度であり、銅原子の拡散に対するバリア層１３の役割は小さい。このため、本明細書では、バリア層１３の役割は接着層１２を構成するチタン原子の拡散を妨げることであるとし、銅原子が接着層１２内に拡散することを妨げることの説明を省略する。
【００３１】
＜２．第２の実施形態＞
図３は、本発明の第２の実施形態に係る配線構造２０の構成を示す断面図である。図３に示す配線構造２０では、図１に示す配線構造１０と同じ膜厚で、ガラス基板２１上にチタンからなる接着層２２、酸化銅からなるバリア層２３、および、純銅からなる銅配線層２４が順に積層され、さらに銅配線層２４上に、酸化銅からなり、例えば膜厚３０〜１５０ｎｍのバリア層２５、および、チタンからなり、例えば膜厚３０〜１５０ｎｍのキャップ層２６が積層されている。
【００３２】
図３に示す配線構造２０において、銅配線層２４上にキャップ層２６を形成する理由を説明する。キャップ層２６が形成されていなければ、銅配線層２４の表面に達するコンタクトホールを開口する際に、エッチングガスに含まれる酸素ガスによってコンタクトホール内の銅配線層２４の表面が酸化され、酸化銅膜が形成される。このため、コンタクト抵抗が大きくなる。そこで、キャップ層２６を形成することによって、コンタクトホールの開口時に銅配線層２４の表面が露出されないようにし、コンタクト抵抗が大きくなることを防止する。
【００３３】
また、キャップ層２６が形成されていなければ、ゲート電極１１０を形成する際に用いるレジストパターン１１５、および、ソース電極１５０ａ／ドレイン電極１５０ｂを形成する際に用いるレジストパターン１５５を形成するときに行なうプリベークやポストベーク（これらをまとめて「フォトベーク」ということがある）時に、雰囲気中に含まれる酸素ガスがレジスト膜またはレジストパターン１１５、１５５を透過し、銅配線層２４の表面を酸化させる。このため、銅配線層２４の抵抗値が大きくなる。そこで、キャップ層２６を形成することによって、プリベークやポストベーク時に銅配線層２４の表面が酸化されないようにする。
【００３４】
さらに、銅の反射率は大きいので、キャップ層２６が形成されていない配線構造を液晶表示装置の画素形成部に用いた場合、画素形成部に表示される映像は銅配線層２４で反射された反射光の影響を受け、コントラストが低下する。そこで、キャップ層２６を形成することによって、コントラストが低下することを防止する。
【００３５】
しかし、このような配線構造２０に熱処理を施せば、その下面の接着層２２だけでなく、上面のキャップ層２６からもチタン原子が銅配線層２４内に拡散しやすくなる。このことは、図２にも示されているように、バリア層が設けられていない場合、銅配線層の下面にチタンからなる接着層を配置した場合の熱処理後の銅配線層の比抵抗は２．４μΩ・ｃｍであるのに対して、さらに銅配線層の上面にもチタンからなるキャップ層を配置した銅配線層の熱処理後の比抵抗は２．６μΩ・ｃｍと大きくなることからもわかる。
【００３６】
そこで、配線構造２０でも、銅配線層２４と接着層２２との間にバリア層２３を形成するだけでなく、銅配線層２４とキャップ層２６との間にもバリア層２５を形成する。その結果、配線構造１０と同様に、バリア層２３、２５は、接着層２２を構成するチタン原子、および、ギャップ層２６を構成するチタン原子が銅配線層２４内に拡散することを妨げる。
【００３７】
上記説明からわかるように、第２の実施形態に係る配線構造２０では、第１の実施形態に係る配線構造１０の有する効果に加えて、銅配線層２４の表面にキャップ層２６を形成することにより銅配線層２４の表面に酸化銅膜が形成されにくくなるので、銅配線層２４の抵抗値や銅配線層２４とのコンタクト抵抗の抵抗値が大きくなるのを防止できる。また、チタンの反射率は、銅の反射率に比べて小さいので、画素形成部に形成された配線からの反射光を低減し、表示される映像のコントラストの低下を防止できる。さらに、キャップ層２６と銅配線層２４との間に設けられたバリア層２５は、ギャップ層２６を構成するチタン原子が銅配線層２４内に拡散することを妨げるので、銅配線層２４の抵抗値が大きくなることを抑制できる。
【００３８】
なお、キャップ層２６は、銅配線層２４の酸化を防止すると共に、銅よりも反射率の低い材料からなる層であればよく、チタン以外にも、例えばモリブデン、タングステン（Ｗ）、タンタルのいずれかからなる層、および、少なくともそれらのいずれかを含む合金からなる層のうちいずれか１層、または、それらの層のうち複数の層を積層したものであってもよい。本実施形態で使用可能な合金層は、例えばモリブデン−チタン合金、モリブデン−ニオブ合金等である。バリア層２５は、キャップ層２６を構成する原子が熱処理時に銅配線層２４内に拡散することを妨げる材料からなる層であり、酸化銅以外にも、例えば窒化銅等であってもよく、あるいは酸化銅からなる層と窒化銅からなる層とを積層した積層膜であってもよい。
【００３９】
＜３．変形例＞
図１に示す配線構造１０の銅配線層１４、および、図３に示す配線構造２０の銅配線層２４は、いずれも純銅によって形成されている。しかし、銅配線層１４、２４は銅合金によって形成されていてもよい。そこで、第１および第２の実施形態に係る配線構造１０、２０の変形例として、配線構造に含まれる銅配線層が銅合金によって形成されている場合について説明する。なお、本変形例における銅合金としては、例えば銅−マグネシウム（Ｃｕ−Ｍｇ）合金、銅−マンガン合金（Ｃｕ−Ｍｎ）合金等がある。また、接着層、バリア層、キャップ層の材質および膜厚は、配線構造１０、２０の対応する層の材質および膜厚と同じであるので、それらの説明を省略する。
【００４０】
図４は、銅合金からなる銅配線層の熱処理による比抵抗の変化を示す図である。図４に示す３つの配線構造とは、それぞれ、ガラス基板上に銅合金からなる銅配線層を形成した構造、ガラス基板上にチタンからなる接着層と銅合金からなる銅配線層を順に積層した構造、および、ガラス基板上にチタンからなる接着層と酸化銅からなるバリア層と銅合金からなる銅配線層とを順に形成した構造である。なお、各層の膜厚は、図２に示す配線構造の各層の膜厚と同じであるため、省略する。
【００４１】
図４に示すように、成膜直後の銅配線層の比抵抗は、銅配線層のみを形成した配線構造では２．７１μΩ・ｃｍであり、銅配線層とガラス基板との間に接着層、または接着層とバリア層を形成した配線構造ではいずれも２．５２μΩ・ｃｍである。これらの配線構造について、３５０℃で４０分間の熱処理を施した後に銅配線層の比抵抗を測定する。ガラス基板上に銅配線層のみを形成した配線構造の比抵抗は２．１２μΩ・ｃｍと最も小さく、銅配線層と接着層との間にバリア層を形成した配線構造の比抵抗は２．１２μΩ・ｃｍと次に小さく、両者の差はほとんどない。しかし、接着層上に銅配線層を形成した配線構造では、配線構造の比抵抗は３．４２μΩ・ｃｍと、成膜直後の比抵抗２．５２μΩ・ｃｍに比べてかなり大きくなっている。
【００４２】
＜４．  液晶表示装置への応用＞
＜４．１  液晶表示装置の構成＞
図５は、液晶表示装置５０の構成を示す断面図である。図５に示すように、液晶表示装置５０では、所定の間隔を隔てて対向する２枚のガラス基板の間に形成された空間に、封止材８０を用いて液晶８５が封入されている。２枚のガラス基板のうち一方のガラス基板はＴＦＴが形成されているのでＴＦＴ基板６０といわれ、他方のガラス基板はカラーフィルタが形成されているのでＣＦ（Color Filter）基板７０といわれる。
【００４３】
図６は、図５に示すＴＦＴ基板６０の平面図である。図６に示すように、ＴＦＴ基板６０の中央部には、複数の画素形成部６８が形成された、映像を表示する表示エリア６１が形成されている。表示エリア６１の周囲には、ゲートドライバ６２から与えられる制御信号を各画素形成部６８にそれぞれ与える複数のゲート配線ＧＬの端子が形成されたゲート配線部６３と、ソースドライバ６４から与えられる映像信号や制御信号を各画素形成部６８にそれぞれ与える複数のソース配線ＳＬの端子が形成されたソース配線部６５と、ゲート配線ＧＬの端子とソース配線ＳＬの端子とを電気的に接続する周辺コンタクト部６６が形成されている。
【００４４】
図６に示すように、表示エリア６１には、互いに直交する複数のソース配線ＳＬおよび複数のゲート配線ＧＬと、それらの交差点にそれぞれ設けられた複数の画素形成部６８とが含まれる。各画素形成部６８には、対応する交差点を通過するソース配線ＳＬにそのソース電極が電気的に接続され、ゲート配線ＧＬにそのゲート電極が電気的に接続されたｎチャネル型のＴＦＴ１００と、ＴＦＴ１００のドレイン電極に電気的に接続された画素電極１８０が形成されている。
【００４５】
以下では、ＴＦＴ基板６０上に形成された、ＴＦＴ１００のゲート電極、ソース電極、ドレイン電極、ゲート配線ＧＬ、およびソースＳＬ配線に、図１に示す配線構造１０を用いた場合について説明する。
【００４６】
＜４．２  画素形成部の構成＞
図７は、画素形成部６８の一部を示す平面図であり、図８は、図７に示す画素形成部６８のＡ−Ａ線に沿った構成を示す断面図である。図７に示すように、画素形成部６８には、スイッチング素子として機能するボトムゲート型ＴＦＴ１００（以下、「ＴＦＴ１００」という）が設けられている。図８には、ＴＦＴ１００およびソース配線ＳＬの断面構造が示されている。なお、ゲート配線ＧＬの断面構造は、ゲート電極１１０の断面構造と同じであるので、図８ではゲート配線ＧＬの図示を省略する。
【００４７】
図７および図８に示すように、絶縁基板であるガラス基板１０１上にゲート電極１１０が設けられている。ゲート電極１１０を含むガラス基板１０１の全体を覆うようにゲート絶縁膜１２０が形成され、ゲート絶縁膜１２０上に非晶質シリコンからなるチャネル層１３０が形成されている。
【００４８】
チャネル層１３０の左上面に、リン（Ｐ）等のｎ型不純物が高濃度にドープされたｎ+シリコンからなるオーミックコンタクト層１４０ａが形成されている。オーミックコンタクト層１４０ａ上に、オーミックコンタクト層１４０ａの右端上面から左側に延在するソース電極１５０ａが形成されている。
【００４９】
チャネル層１３０の右上面に、ｎ型不純物が高濃度にドープされたｎ+シリコンからなるオーミックコンタクト層１４０ｂが形成されている。オーミックコンタクト層１４０ｂ上に、オーミックコンタクト層１４０ｂの左端上面から右側に延在するドレイン電極１５０ｂが形成されている。ソース電極１５０ａおよびドレイン電極１５０ｂは、それぞれオーミックコンタクト層１４０ａ、１４０ｂを間に挟んでチャネル層１３０と電気的に接続されている。
【００５０】
また、ゲート絶縁膜１２０上に、ソース電極１５０ａおよびドレイン電極１５０ｂと同じ導電層によってソース配線ＳＬが形成されている。ソース電極１５０ａ、ドレイン電極１５０ｂ、およびソース配線ＳＬを含むガラス基板１０１の全体を覆うように、窒化シリコンからなる保護膜１７１、および感光性アクリル樹脂からなる平坦化膜１７２が形成されている。平坦化膜１７２上に、透明金属からなる画素電極１８０が形成され、画素電極１８０はスルーホール１７５を介してドレイン電極１５０ｂと電気的に接続されている。
【００５１】
このような画素形成部６８において、ＴＦＴ１００のゲート電極１１０、ソース電極１５０ａ、およびドレイン電極１５０ｂと、ソース配線ＳＬおよびゲート配線ＧＬとには、制御信号および映像信号の遅延を防止するため、抵抗値の小さな銅配線層がそれぞれ形成されている。しかし、銅配線層は、ＴＦＴ基板の製造中に剥がれやすいので、ガラス基板１０１、またはゲート絶縁膜１２０等の下地膜（基体）に銅配線層をしっかり接着させて、ＴＦＴ基板の製造中に銅配線層が剥がれないようにするとともに、ゲート絶縁膜１２０や保護膜１７１を成膜するときにＴＦＴ基板が加熱されることによって、銅配線層の抵抗値が大きくならないようにする必要がある。このため、ゲート電極１１０、ソース電極１５０ａおよびドレイン電極１５０ｂには、図１に示す配線構造１０が用いられている。具体的には、ゲート電極１１０は、ガラス基板１０１上にチタンからなる接着層１１１および酸化銅からなるバリア層１１２を間に挟んで形成された銅配線層１１３からなる。ゲート配線ＧＬもゲート電極１１０と同じ構造である。また、ソース電極１５０ａおよびドレイン電極１５０ｂは、ゲート絶縁膜１２０上に、チタンからなる接着層１５１ａ、１５１ｂ、および、酸化銅からなるバリア層１５２ａ、１５２ｂをそれぞれ間に挟んで形成された銅配線層１５３ａ、１５３ｂからなる。ソース配線ＳＬもソース電極１５０ａ／ドレイン電極１５０ｂと同じ構造である。
【００５２】
なお、ＴＦＴ１００のゲート電極１１０、ソース電極１５０ａ、ドレイン電極１５０ｂ、ソース配線ＳＬ、およびゲート配線ＧＬのいずれにも、図１に示す配線構造１０が用いられるとしたが、それらのうちの一部の電極または配線のみに配線構造１０を用い、他の電極または配線をアルミニウム等の他の金属を用いてもよい。また、配線構造１０に含まれる銅配線層１４は、純銅の代わりに銅合金からなる銅配線層であってもよい。
【００５３】
ＴＦＴ１００のゲート電極１１０、ソース電極１５０ａ、ドレイン電極１５０ｂ、ソース配線ＳＬ、およびゲート配線ＧＬのすべてに、図３に示す配線構造２０を用いてもよく、または、それらの一部に配線構造２０を用い、他の電極および配線に配線構造１０を用いたり、アルミニウム等の金属を用いたりしてもよい。また、配線構造２０にそれぞれ含まれる銅配線層２４は、純銅の代わりに銅合金からなる銅配線層であってもよい。
【００５４】
ＴＦＴ１００では、保護膜１７１の上面に平坦化膜１７２が形成され、平坦化膜１７２の上面に画素電極１８０が形成されている。しかし、保護膜の上面に画素電極が形成されたＴＦＴと、ＴＦＴに接続されたソース配線およびゲート配線に、配線構造１０、２０を用いてもよい。
【００５５】
＜４．３  画素形成部の製造方法＞
図９および図１０は、図８に示す画素形成部６８の各製造工程を示す断面図である。図９（Ａ）に示すように、絶縁性基板であるガラス基板１０１上に、スパッタリング法によって、チタン（Ｔｉ）からなる接着層１１１を成膜する。接着層１１１上に、アルゴン（Ａｒ）ガスと酸素ガスの雰囲気（Ｏ2の分圧１〜３０％）中で、反応性スパッタリング法によって酸化銅からなるバリア層１１２を成膜する。さらにバリア層１１２上にスパッタリング法によって純銅からなる銅配線層１１３を成膜し、積層金属膜１１４を形成する。ここで、接着層１１１の膜厚を例えば３０〜１５０ｎｍ、バリア層１１２の膜厚を例えば３０〜１５０ｎｍ、銅配線層１１３の膜厚を例えば１００〜５００ｎｍとする。なお、バリア層１１２として窒化銅（Ｃｕ3Ｎ）を使用する場合には、アルゴン（Ａｒ）と窒素（Ｎ2）の雰囲気中（Ｎ2の分圧１０〜９０％）で反応性スパッタリング法により窒化銅からなるバリア層を成膜する。
【００５６】
図９（Ｂ）に示すように、フォトリソグラフィ法を用いて、積層金属膜１１４上に所望の形状のレジストパターン１１５を形成し、レジストパターン１１５をマスクにして、銅配線層１１３、バリア層１１２、および接着層１１１を順にエッチングし、ゲート電極１１０およびゲート配線（図示しない）を形成する。このエッチングは、ウエットエッチングによって行なわれ、使用するエッチャントは、過酸化水素水（Ｈ2Ｏ2）とフッ素化合物を含む水溶液、または過酸化水素とカルボン酸とフッ素化合物を含む水溶液である。この場合、上記エッチャントのエッチング速度は、銅、酸化銅、チタンの順に遅くなるので、ゲート電極１１０およびゲート配線の端部の形状は順テーパになる。ゲート電極１１０およびゲート配線を形成した後に、レジストパターン１１５を剥離する。なお、ゲート電極１１０とゲート配線とを、レジストパターン１１５をマスクとしてドライエッチング法を用いて形成してもよい。
【００５７】
図９（Ｃ）に示すように、ゲート電極１１０およびゲート配線を含むガラス基板１０１の全体を覆うように、プラズマＣＶＤ法によってゲート絶縁膜１２０を成膜する。ゲート絶縁膜１２０は、例えば膜厚２００〜５００ｎｍの窒化シリコン（ＳｉＮｘ）膜からなる。次に、ゲート絶縁膜１２０上に、モノシラン（ＳｉＨ4）と水素（Ｈ2）を原料ガスとするプラズマＣＶＤ法を用いて、例えば膜厚３０〜３００ｎｍの非晶質シリコン層（図示しない）を成膜する。次に、リン（Ｐ）等のｎ型の不純物が高濃度にドープされた、例えば膜厚２０〜１５０ｎｍのｎ+シリコン層（図示しない）をプラズマＣＶＤ法によって成膜する。なお、ゲート絶縁膜１２０、非晶質シリコン層、およびｎ+シリコン層を、原料ガスを切り換えることにより、連続して成膜することが好ましい。この場合、ゲート絶縁膜１２０と非晶質シリコン層との界面、および、非晶質シリコン層とｎ+シリコン層との界面に不純物が付着して界面準位が形成されることを防止できる。
【００５８】
次に、ｎ+シリコン層上に、フォトリソグラフィ法によって、所望の形状のレジストパターン（図示しない）を形成する。レジストパターンをマスクにして、ｎ+シリコン層および非晶質シリコン層をドライエッチングによってエッチングし、レジストパターンを剥離する。その結果、孤立したチャネル層１３０、およびチャネル層１３０と同じ形状のｎ+シリコン層１４１が形成される。
【００５９】
図９（Ｄ）に示すように、図９（Ａ）に示す積層金属膜１１４と同様にして、ｎ+シリコン層１４１の表面に、スパッタリング法または反応性スパッタリング法によって、チタンからなる接着層１５１、酸化銅からなるバリア層１５２、および純銅からなる銅配線層１５３を順に成膜して積層金属膜１５４を形成する。ここで、接着層１５１の膜厚を例えば３０〜１５０ｎｍ、バリア層１５２の膜厚を例えば３０〜１５０ｎｍ、銅配線層１５３の膜厚を例えば１００〜５００ｎｍとする。
【００６０】
図１０（Ｅ）に示すように、フォトリソグラフィ法を用いて、積層金属膜１５４上に所望のレジストパターン１５５を形成し、レジストパターン１５５をマスクにして積層金属膜１５４をウエットエッチングし、ソース電極１５０ａ、ドレイン電極１５０ｂ、およびソース配線ＳＬを形成する。そして、レジストパターン１５５を剥離する。なお、ウエットエッチングに使用するエッチャントは、ゲート電極１１０を形成するときに用いたエッチャントと同じエッチャントを用いる。また、ウエットエッチングの代わりにドライエッチング法によりソース電極１５０ａ、ドレイン電極１５０ｂ、およびソース配線ＳＬを形成してもよい。
【００６１】
次に、ソース電極１５０ａおよびドレイン電極１５０ｂをマスクにしてｎ+シリコン層１４１をドライエッチング法によってエッチングし、ソース電極１５０ａおよびドレイン電極１５０ｂの下面にオーミックコンタクト層１４０ａ、１４０ｂをそれぞれ形成する。
【００６２】
図１０（Ｆ）に示すように、ＴＦＴ１００およびソース配線ＳＬの全体を覆うように、プラズマＣＶＤ法によって窒化シリコンからなる保護層１７１を成膜し、さらに感光性アクリル樹脂からなる平坦化膜１７２を形成する。平坦化膜１７２を露光・現像し、ドレイン電極１５０ｂに達するスルーホール１７５を開口する。そして、ＩＴＯ（Indium Tin Oxide）等の透明金属からなり、スルーホール１７５を介してドレイン電極１５０ｂの上面に電気的に接続された画素電極１８０を形成する。このようにして、画素形成部６８のスイッチング素子として機能するＴＦＴ１００、ソース配線ＳＬ、およびゲート配線ＧＬが形成される。
【００６３】
＜４．４  画素形成部の変形例＞
図１１は、トップゲート型ＴＦＴ２００が形成された画素形成部の構成を示す断面図である。図１１に示すように、ガラス基板２０１上に、窒化シリコンからなるアンダーコート層２０５が形成され、アンダーコート層２０５上に非晶質シリコンからなるチャネル層２３０が形成されている。チャネル層２３０の左右の上面に、オーミックコンタクト層２４０ａ、２４０ｂがそれぞれ形成されている。チャネル層２３０およびオーミックコンタクト層２４０ａ、２４０ｂを含むガラス基板２０１の全体を覆うように、ゲート絶縁膜２２０が形成されている。チャネル層２３０の上方のゲート絶縁膜２２０上には、ゲート電極２１０が形成されている。オーミックコンタクト層２４０ａ、２４０ｂ上にそれぞれ開口されたコンタクトホールを介してオーミックコンタクト層２４０ａ、２４０ｂとそれぞれ電気的に接続されたソース電極２５０ａおよびドレイン電極２５０ｂと、ソース配線ＳＬとが形成されている。ゲート電極２１０、ソース電極２５０ａ、ドレイン電極２５０ｂ、ソース配線ＳＬを含むガラス基板２０１の全体を覆うように保護膜２７１および平坦化膜２７２が成膜され、ソース電極２５０ａは左方向に延在してソース配線ＳＬと一体になり、ドレイン電極２５０ｂは右方向に延在して画素電極２８０と電気的に接続される。なお、ゲート配線はゲート電極２１０と同じ構造であるので、ゲート配線の図示および説明を省略する。
【００６４】
ここでゲート電極２１０およびゲート配線に、接着層２１１、バリア層２１２、銅配線層２１３を順に積層した、図１に示す配線構造１０を用いた。また、ソース電極２５０ａ、ドレイン電極２５０ｂ、およびソース配線ＳＬに、接着層２５１ａ、２５１ｂ、バリア層２５２ａ、２５２ｂ、銅配線層２５３ａ、２５３ｂをそれぞれ順に積層した、図１に示す配線構造１０を用いた。しかし、それらのうちの一部の電極または配線のみに配線構造１０を用い、他の電極または配線をアルミニウム等の他の金属を用いてもよい。また、配線構造１０に含まれる銅配線層１４は、純銅の代わりに銅合金からなる銅配線層であってもよい。
【００６５】
ＴＦＴ２００のゲート電極２１０、ソース電極２５０ａ、ドレイン電極２５０ｂ、ソース配線ＳＬ、およびゲート配線のすべてに、図３に示す配線構造２０を用いてもよく、または、それらの一部に配線構造２０を用い、他の電極および配線に配線構造１０を用いたり、アルミニウム等の金属を用いたりしてもよい。また、配線構造２０にそれぞれ含まれる銅配線層２４は、純銅の代わりに銅合金からなる銅配線層であってもよい。
【００６６】
＜４．５  周辺コンタクト部の構成＞
次に、周辺コンタクト部６６の構造について説明する。図１２（Ａ）は、図６に示す周辺コンタクト部６６の構成を示す平面図であり、図１２（Ｂ）は、図１２（Ａ）に示す周辺コンタクト部のＢ−Ｂ線に沿った構成を示す断面図である。図１２（Ａ）および図１２（Ｂ）に示すように、ゲート配線ＧＬはガラス基板１０１上の左端から右側に延在するように形成され、ソース配線ＳＬは、絶縁膜（ゲート絶縁膜１２０）を間に挟んでゲート配線ＧＬの上方に配置され、ガラス基板１０１上の右端から左側に延在するように形成されている。ソース配線ＳＬの左端部は、ゲート配線ＧＬの右端部と平面視において重なるように、ゲート配線ＧＬの右端よりも左側に配置されている。さらにソース配線ＳＬ上に保護膜１７１および平坦化膜１７２が形成され、ソース配線ＳＬの左端部とゲート配線ＧＬの右端部が重なる位置にコンタクトホール１９０が開口されている。コンタクトホール１９０内では、ゲート配線ＧＬの右端側の上面と、ソース配線ＳＬの左端部の上面とが露出され、それらは、画素電極１８０と同じ透明金属からなる配線層１９５によって電気的に接続されている。これにより、ＴＦＴ基板６０の周辺部における配線の自由度を大きくすることができる。
【００６７】
このような周辺コンタクト部６６においても、ゲート配線ＧＬおよびソース配線ＳＬには、それぞれ図１に示す配線構造１０が用いられている。このため、図８に示すゲート配線ＧＬの露出された銅配線層１１３とソース配線ＳＬの露出された銅配線層１５３ａとを配線層１９５で接続する。このように、ゲート配線ＧＬとソース配線ＳＬとして図１に示す配線構造１０を用いれば、ゲート配線ＧＬおよびソース配線ＳＬの抵抗値が大きくなることを抑制することができる。なお、ゲート配線ＧＬおよびソース配線ＳＬとして、図３に示す配線構造２０を用いてもよい。この場合、ゲート配線ＧＬのキャップ層とソース配線ＳＬのキャップ層とが配線層１９５によって電気的に接続されている。
【００６８】
配線層１９５は、それらの上方に、ゲート配線ＧＬおよびソース配線ＳＬと平面視において重なるように形成されている。しかし、図１２（Ａ）では、見やすくするために、配線層１９５の図示を省略した。同様に、絶縁膜（ゲート絶縁膜）１２０、保護膜１７１、および平坦化膜１７２の図示も省略した。
【００６９】
＜５．  その他＞
上述の説明では、配線構造１０、２０を、アクティブマトリクス型液晶表示装置５０のＴＦＴ基板６０に用いる場合について説明したが、アクティブマトリクス型有機ＥＬ装置のＴＦＴ基板にも用いることができる。この場合にも、配線構造１０、２０を用いた配線を形成することにより、配線の抵抗値を小さくすることができるので、制御信号や映像信号の遅延を防止することができる。
【符号の説明】
【００７０】
１０、２０…配線構造
１１、２１…ガラス基板（基体）
１２、２２…接着層
１３、２３…バリア層（第１のバリア層）
１４、２４…銅配線層（導電層）
２５…バリア層（第２のバリア層）
２６…キャップ層
５０…液晶表示装置
１００、２００…ＴＦＴ
１１０、２１０…ゲート電極
１３０、２３０…チャネル層
１５０ａ、２５０ａ…ソース電極
１５０ｂ、２５０ｂ…ドレイン電極
ＧＬ…ゲート配線
ＳＬ…ソース配線
【図１】
2011077116.tif 000003
【図２】
2011077116.tif 000004
【図３】
2011077116.tif 000005
【図４】
2011077116.tif 000006
【図５】
2011077116.tif 000007
【図６】
2011077116.tif 000008
【図７】
2011077116.tif 000009
【図８】
2011077116.tif 000010
【図９】
2011077116.tif 000011
【図１０】
2011077116.tif 000012
【図１１】
2011077116.tif 000013
【図１２】
2011077116.tif 000014