(57)【要約】【課題】半導体パッケージの接続端子と導体パターンとの接続部位におけるインピーダンスの不整合を低減することが可能な回路装置及び半導体装置を提供する。【解決手段】光モジュールの発光素子及び受光素子に対して高周波信号を送受信する半導体チップ５のパッド５１ａ及び５１ｂの夫々と、ＱＦＮ構造を有する半導体パッケージ７の外周部に配列された接続端子７１ａ，７２ａ及び７１ｂ，７２ｂとを、ボンディングワイヤ６１ａ，６２ａ及び６１ｂ，６２ｂにて各別に接続する。また、特性インピーダンスが２５オームのマイクロストリップライン１１ａ及び１１ｂの夫々と、接続端子７１ａ，７２ａ及び７１ｂ，７２ｂとを接続する。【選択図】図３
2011238687.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに設けられたパッドと、前記半導体チップが収容された半導体パッケージの外周部に配列された複数の接続端子と、前記半導体パッケージが実装された回路基板上の導体パターンに含まれており、前記接続端子の中心間距離のＮ−１からＮ倍（Ｎは２以上の整数）までの幅を有する帯状の導体部分とを配線にて接続してある回路装置であって、
前記パッドを、隣り合うＮ個の接続端子に各別に接続するボンディングワイヤを備え、前記Ｎ個の接続端子を、前記導体部分に接続してあることを特徴とする回路装置。
【請求項２】
前記半導体チップは、発光素子及び／又は受光素子を有する光モジュールに電気信号を夫々送信及び／又は受信するパッドを有することを特徴とする請求項１に記載の回路装置。
【請求項３】
前記導体部分は、特性インピーダンスが５０オームより小さいマイクロストリップラインであることを特徴とする請求項１又は２に記載の回路装置。
【請求項４】
前記半導体パッケージは、ＱＦＮ（Quad Flat Non-leaded package ）構造を含むリードレス構造を有することを特徴とする請求項１から３の何れか１項に記載の回路装置。
【請求項５】
半導体パッケージの外周部に配列された複数の接続端子と、前記半導体パッケージが実装された回路基板上に形成されており、前記接続端子の中心間距離のＮ−１からＮ倍（Ｎは２以上の整数）までの幅を有し、且つ特性インピーダンスが５０オームより小さいマイクロストリップラインとを配線にて接続してある回路装置であって、
隣り合うＮ個の接続端子を、前記マイクロストリップラインに接続してあることを特徴とする回路装置。
【請求項６】
発光素子及び／又は受光素子を有する光モジュールに電気信号を夫々送信及び／又は受信するパッドを有する半導体チップが収容されており、外縁部に配列された複数の接続端子を有する半導体パッケージを備える半導体装置において、
前記パッドを、隣り合うＮ個（Ｎは２以上の整数）の接続端子に各別に接続するボンディングワイヤを備えること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに設けられたパッドと、前記半導体チップが収容された半導体パッケージの外周部に配列された複数の接続端子と、前記半導体パッケージが実装された回路基板上の導体パターンに含まれる帯状の導体部分とを配線にて接続する回路装置及び半導体装置に関する。
【背景技術】
【０００２】
近年、光通信技術の進展に伴い、光通信モジュール（光トランシーバ）の小型化、省電力化の要請が高まっている。光通信モジュールでは、電気信号を光信号に変換し、光信号を電気信号に変換して光信号を送受信する光モジュール（BOSA：Bi-directional Optical Sub-Assembly ）が、ドライバＩＣと共に回路基板上に搭載されている。
【０００３】
光モジュールは、本体部にレンズ、発光素子（レーザダイオード）、受光素子（フォトダイオード）、負荷抵抗、前置増幅器等の部品を含み、本体部の一端からは、発光素子にて光信号に変換されるべき電気信号を入力する光送信部の信号端子が導出し、本体部の中央近傍の側面には、受光素子で受けた光信号が変換された電気信号を出力する光受信部の信号端子が導出している。光送信部及び光受信部夫々の信号端子は、フレキシブル基板上の導体パターンの帯状の導体部分（以下、単に導体パターンという）と回路基板上の導体パターンとを介して各別にドライバＩＣに接続される。
【０００４】
従来、光送信部の信号端子が接続される導体パターンは、５０オームの特性インピーダンスを有する５０オーム系の伝送線路を構成するように設計されていたが、光モジュールの省電力化を目的として本体部内の負荷抵抗を省略するために、伝送線路が５０オーム系から２５オーム系に変更されることが多くなっている。一方、伝送線路が２５オーム系の場合、５０オーム系の場合と比較して、導体パターンの幅を３倍程度に広げなければならず、例えば汎用のＦＲ−４グレードのガラスエポキシ基板では、導体パターンの幅が約０．５８ｍｍとなる。
【０００５】
このような幅広の導体パターンを、例えば端子ピッチが０．４ｍｍ又は０．５ｍｍにまで狭められた半導体パッケージの一の接続端子に接続する場合、接続端子の幅が０．２ｍｍ程度であるため、接続部位におけるインピーダンスの不整合が増大して、発光素子を駆動する高周波の電気信号（以下、高周波信号という）の立上り又は立下りにリンギングが生じて、高周波信号から光信号へのオーバーオールの変換特性が悪化する。また、伝送線路が２５オーム系の場合、接続端子及び半導体チップ間に設けられたボンディングワイヤの寄生インダクタンスの影響による高周波信号の位相歪みが、５０オーム系の場合より大きくなる。
【０００６】
これに対し、特許文献１では、半導体パッケージのリードフレームに含まれる一の内部リード（端子）と、整合抵抗及び補償キャパシタの並列回路と、レーザダイオードとの間を多重ボンディングワイヤで接続することにより、ボンディングワイヤの寄生インダクタンスの影響を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１４５００７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された技術を用いた場合であっても、上述した半導体パッケージの接続端子（外部端子）と導体パターンとの接続部位におけるインピーダンスの不整合を低減することはできない。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、半導体パッケージの接続端子と導体パターンとの接続部位におけるインピーダンスの不整合を低減することが可能な回路装置及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る回路装置は、半導体チップに設けられたパッドと、前記半導体チップが収容された半導体パッケージの外周部に配列された複数の接続端子と、前記半導体パッケージが実装された回路基板上の導体パターンに含まれており、前記接続端子の中心間距離のＮ−１からＮ倍（Ｎは２以上の整数）までの幅を有する帯状の導体部分とを配線にて接続してある回路装置であって、前記パッドを、隣り合うＮ個の接続端子に各別に接続するボンディングワイヤを備え、前記Ｎ個の接続端子を、前記導体部分に接続してあることを特徴とする。
【００１１】
本発明にあっては、半導体チップに設けられたパッドを、半導体パッケージの隣り合うＮ個の接続端子にボンディングワイヤで各別に接続すると共に、接続端子の中心間距離のＮ−１からＮ倍までの幅を有する導体部分（導体パターン）と、前記Ｎ個の接続端子とを接続する。
これにより、半導体チップのパッドと半導体パッケージの接続端子とを接続するボンディングワイヤによる寄生インダクタンスがＮ個並列に接続されることになり、寄生インダクタンスがインピーダンスの不整合に与える影響が、略１／Ｎに低減される。
更に、導体パターン及び前記Ｎ個の接続端子を、導体パターンの中心線と、Ｎ個の接続端子の配列方向に直交する方向の中心線とが一致するように接続した場合は、導体パターンが、必然的にＮ個の接続端子の全てと接続され、且つＮ個の接続端子の配列方向の両側方に各隣り合う接続端子に接触することがない（詳細は実施の形態にて説明）。
【００１２】
本発明に係る回路装置は、前記半導体チップは、発光素子及び／又は受光素子を有する光モジュールに電気信号を夫々送信及び／又は受信するパッドを有することを特徴とする。
【００１３】
本発明にあっては、半導体チップが、光モジュールの発光素子（レーザダイオード）及び受光素子（フォトダイオード）の両方又は一方に対して、信号線毎に独立したパッドを介して高周波信号を送受信する。
これにより、半導体パッケージが、ＢＯＳＡ、ＴＯＳＡ（Transmitter Optical Sub-assembly ）及びＲＯＳＡ（Receiver Optical Sub-assembly ）に対して送受信する高周波信号について、ボンディングワイヤによる寄生インダクタンスの影響が低減される。
【００１４】
本発明に係る回路装置は、前記導体部分は、特性インピーダンスが５０オームより小さいマイクロストリップラインであることを特徴とする。
【００１５】
本発明にあっては、マイクロストリップラインの特性インピーダンスが５０オームより小さいために、半導体パッケージの接続端子から半導体チップに至る配線の寄生インダクタンスの影響受けて、マイクロストリップラインと半導体パッケージの接続端子とのインピーダンスの不整合が生じ易い場合であっても、１つの高周波信号に対してＮ本のボンディングワイヤがＮ個の接続端子を介して並列に接続されることから、寄生インダクタンスが低減されて高周波信号の波形のリンギングが効果的に抑制される。
【００１６】
本発明に係る回路装置は、前記半導体パッケージは、ＱＦＮ（Quad Flat Non-leaded package ）構造を含むリードレス構造を有することを特徴とする。
【００１７】
本発明にあっては、半導体パッケージの構造がＱＦＮ構造、ＢＧＡ（Ball Grid Array ）構造等のリードレス構造（アレイ構造を含む）であるため、接続端子そのものによる寄生インダクタンスの影響が最小限に抑えられ、接続端子から半導体チップに至る配線の寄生インダクタンスの影響を低減した効果が大きくなる。
【００１８】
本発明に係る回路装置は、半導体パッケージの外周部に配列された複数の接続端子と、前記半導体パッケージが実装された回路基板上に形成されており、前記接続端子の中心間距離のＮ−１からＮ倍（Ｎは２以上の整数）までの幅を有し、且つ特性インピーダンスが５０オームより小さいマイクロストリップラインとを配線にて接続してある回路装置であって、隣り合うＮ個の接続端子を、前記マイクロストリップラインに接続してあることを特徴とする。
【００１９】
本発明にあっては、半導体パッケージの外周部に配列された接続端子の中心間距離のＮ−１からＮ倍までの幅を有する導体パターンからなり、且つ特性インピーダンスが５０オームより小さいマイクロストリップラインと、前記Ｎ個の接続端子とを接続する。
これにより、特性インピーダンスが５０オームの場合と比較してマイクロストリップラインの幅が広がるために、マイクロストリップラインと接続端子との物理的サイズの違いから接続部位におけるインピーダンスの不整合が生じ易い場合であっても、Ｎ個の接続端子が１本のマイクロストリップラインに共有されることから、前記不整合が低減される。更に、マイクロストリップライン及び前記Ｎ個の接続端子を、マイクロストリップラインの中心線と、Ｎ個の接続端子の配列方向に直交する方向の中心線とが一致するように接続した場合は、マイクロストリップラインがＮ個の接続端子の全てと接続され、且つ、Ｎ個の接続端子の配列方向の両側方に各隣り合う接続端子に接触することがない。
【００２０】
本発明に係る半導体装置は、発光素子及び／又は受光素子を有する光モジュールに電気信号を夫々送信及び／又は受信するパッドを有する半導体チップが収容されており、外縁部に配列された複数の接続端子を有する半導体パッケージを備える半導体装置において、前記パッドを、隣り合うＮ個（Ｎは２以上の整数）の接続端子に各別に接続するボンディングワイヤを備えることを特徴とする。
【００２１】
本発明にあっては、半導体チップが光モジュールの発光素子及び受光素子の両方又は一方に対して電気信号を夫々送受信するパッドを、半導体パッケージの隣り合うＮ個の接続端子にボンディングワイヤで各別に接続する。
これにより、半導体パッケージが、ＢＯＳＡ、ＴＯＳＡ及びＲＯＳＡに対して送受信する高周波信号について、半導体チップのパッドと半導体パッケージの接続端子とを接続するボンディングワイヤによる寄生インダクタンスの影響が略１／Ｎに低減される。
【発明の効果】
【００２２】
本発明によれば、半導体チップに設けられたパッドと、半導体パッケージの隣り合うＮ個の接続端子とを相異なるボンディングワイヤで各別に接続すると共に、Ｎ個の接続端子と、接続端子の中心間距離のＮ−１からＮ倍までの幅を有する導体パターンとを接続する。
これにより、半導体チップのパッドと半導体パッケージの接続端子とを接続するボンディングワイヤによる寄生インダクタンスがＮ個並列に接続されることになり、寄生インダクタンスがインピーダンスの不整合に与える影響が、略１／Ｎに低減される。
従って、半導体パッケージの接続端子と導体パターンとの接続部位におけるインピーダンスの不整合を低減することが可能な回路装置及び半導体装置を提供することが可能となる。
更に、導体パターン及び前記Ｎ個の接続端子を、導体パターンの中心線と、Ｎ個の接続端子の配列方向に直交する方向の中心線とが一致するように接続した場合は、必然の帰結として、導体パターンが、Ｎ個の接続端子の全てと接続され、且つＮ個の接続端子の配列方向の両側方に各隣り合う接続端子に接触することがなくなる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る光通信モジュールの模式的な部分平面図である。
【図２】光通信モジュールの要部回路構成を示す図である。
【図３】半導体チップ、接続端子及び導体パターンの接続を模式的に示す説明図である。
【図４】半導体パッケージの接続端子と導体パターンとの接続を模式的に示す説明図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る回路装置及び半導体装置を光通信モジュールに適用した実施の形態について詳述する。
図１は、本発明の実施の形態に係る光通信モジュールの模式的な部分平面図である。図中１００は光通信モジュールであり、光通信モジュール１００は、レーザダイオードからなる発光素子Ｄ１を含む送信部と、フォトダイオードからなる受光素子Ｄ２を含む受信部とを有する略円筒状の光モジュール３を備える。光モジュール３は、固着部材３０を介して後述する第１回路基板１に固着されている。光モジュール３の中心軸方向の一方に配された送信部は、発光素子Ｄ１にて光信号に変換されるべき高周波信号を入力する信号端子３１ａ，３１ｂを導出している。光モジュール３の中心軸方向の他方には、光伝送線である光ファイバ５が取着されている。
【００２５】
光通信モジュール１００は、また、高周波信号を生成する半導体装置からなる駆動回路１０及び生成された高周波信号が伝播する伝送線路として一対のマイクロストリップライン１１ａ，１１ｂを有する第１回路基板１と、マイクロストリップライン１１ａ，１１ｂから伝播した高周波信号を信号端子３１ａ，３１ｂに伝播させるマイクロストリップライン２１ａ，２１ｂを有するフレキシブルな第２回路基板２と、受光素子Ｄ２にて光信号が変換された電気信号が伝播する一対のマイクロストリップライン４１ａ，４１ｂを有するフレキシブルな第３回路基板４とを備える。マイクロストリップライン４１ａ，４１ｂを伝播した電気信号は、第１回路基板１上に配されたマイクロストリップライン１３ａ，１３ｂから駆動回路１０に伝播する。
【００２６】
第１回路基板１は、汎用のＦＲ−４グレードのガラスエポキシ基板であり、基板上のマイクロストリップライン１１ａ，１１ｂ及び１３ａ，１３ｂは、夫々２５オーム及び５０オームの特性インピーダンスを有するように形成されている。具体的には、絶縁体基材の厚さが０．１１ｍｍで比誘電率が０．４２、導体パターンの厚さが４３μｍ、周波数が１０ＧＨｚとした場合、特性インピーダンスが２５オーム及び５０オームのときの導体パターンの幅は、夫々０．５８ｍｍ及び０．１９ｍｍとなる。
第２回路基板２及び第３回路基板４は、一の面に接地電位層が形成されたフレキシブル基板であり、各フレキシブル基板の他の面（上面）上に形成されたマイクロストリップライン２１ａ，２１ｂ及び４１ａ，４１ｂは、第１回路基板１の上面（部品面）において、夫々マイクロストリップライン１１ａ，１１ｂ及び１３ａ，１３ｂに接続端子を介してハンダ付けされている。
【００２７】
上述した構成において、光信号の送信時には、発光素子Ｄ１が発光した送信光が、図示しないビームスプリッタを通過して光ファイバ５から送信先へ伝送される。また、光信号の受信時には、光ファイバ５から入射してビームスプリッタにより反射された受信光が、受光素子Ｄ２によって受光されて電気信号に変換されるようになっている。
【００２８】
次に、光通信モジュール１００の回路構成について説明する。
図２は、光通信モジュール１００の要部回路構成を示す図である。マイクロストリップライン１１ａ，１１ｂの入力端の夫々は、ゲート電極に互いに逆位相の差動入力信号が与えられるＭＯＳＦＥＴＱ１，Ｑ２からなる差動増幅器のドレイン電極に各別に接続されている。ＭＯＳＦＥＴＱ１，Ｑ２のドレイン電極の夫々には、また、一端が回路電源（ＶＤＤ）に接続された抵抗器Ｒ１，Ｒ２の他端が各別に接続されている。ＭＯＳＦＥＴＱ１，Ｑ２は、ソース電極が、共通の電流源Ｓ１を介して接地電位に接続されている。
【００２９】
マイクロストリップライン１１ａ，１１ｂの夫々は、出力端の近傍において、フェライトビーズからなるコイルＬ１及びＬ２の一端と各別に接続されており、コイルＬ１及びＬ２の他端は、夫々回路電源及び電流源Ｓ２に接続されている。電流源Ｓ２は、接地電位に一定の電流を流入させるものである。マイクロストリップライン１１ａ，１１ｂの出力端の夫々は、第２回路基板２上のマイクロストリップライン２１ａ，２１ｂの入力端に接続されている。マイクロストリップライン２１ａ，２１ｂの出力端の夫々は、信号端子３１ａ,３１ｂを介して光モジュール３の発光素子Ｄ１のアノード及びカソードに接続されると共に、抵抗器Ｒ３及びコンデンサＣ３の直列回路からなるダンピング回路に接続されている。
【００３０】
尚、図２において第１回路基板１に含まれるもののうち、マイクロストリップライン１１ａ，１１ｂと、コイルＬ１，Ｌ２と、電流源Ｓ２とを除いたものが、駆動回路１０に含まれている。
【００３１】
上述した構成において、発光素子Ｄ１には、コイルＬ１、マイクロストリップライン２１ａ，２１ｂ、コイルＬ２、及び電流源Ｓ２を通じて一定のバイアス電流が流入する。ＭＯＳＦＥＴＱ１，Ｑ２のゲートには、図示しない前段より高周波の差動入力信号が与えられる。本実施の形態では、高周波の周波数が１０ＧＨｚである。増幅された差動の高周波信号は、ＭＯＳＦＥＴＱ１，Ｑ２のドレインからマイクロストリップライン１１ａ，１１ｂ及び２１ａ，２１ｂを伝播して発光素子Ｄ１に至り、これを発光させる。この場合、抵抗器Ｒ１,Ｒ２が、マイクロストリップライン１１ａ，１１ｂの入力端の終端抵抗（バックターミネーション抵抗）であり、その抵抗値はマイクロストリップライン１１ａ，１１ｂの特性インピーダンスと同じ２５オームである。
【００３２】
以下では、駆動回路１０とマイクロストリップライン１１ａ，１１ｂとの接続を例として説明する。
図３は、半導体チップ、接続端子及び導体パターンの接続を模式的に示す説明図である。第１回路基板１に搭載された駆動回路１０は、高周波信号を光モジュール３に送受信する半導体チップ５が収容されたＱＦＮ構造の半導体パッケージ７を備える。本実施の形態では、半導体パッケージ７の外周部に配列された接続端子の中心間距離は、０．４ｍｍであり、各接続端子の端子幅は０．２ｍｍである。
【００３３】
半導体チップ５は、高周波信号を送信するパッド５１ａ，５１ｂと、高周波信号を受信するパッド５３ａ，５３ｂとを有している。パッド５３ａ，５３ｂ上には、バンプが形成されていてもよい。パッド５１ａと、接続端子７１ａ及び７２ａの夫々とは、ボンディングワイヤ６１ａ及び６２ａによって各別に接続されている。同様に、パッド５１ｂと、接続端子７１ｂ及び７２ｂの夫々とは、ボンディングワイヤ６１ｂ及び６２ｂによって各別に接続されている。パッド５３ａ及びパッド５３ｂの夫々と、接続端子７３ａ及び接続端子７３ｂとは、ボンディングワイヤ６３ａ及び６３ｂによって各別に接続されている。各接続端子は、半導体パッケージ７の外部に露出する外部接続端子と、ボンディングワイヤがボンディングされる内部接続端子とに分離されていてもよい。
【００３４】
接続端子７１ａ，７２ａ及び７１ｂ，７２ｂの夫々には、マイクロストリップライン１１ａ及び１１ｂが各別に接続されている。この場合、マイクロストリップライン１１ａ及び１１ｂの導体パターンの幅が０．５８ｍｍであるのに対し、接続端子７１ａ，７２ａの並び、及び接続端子７１ｂ，７２ｂの並びの両端部間の距離が０．６ｍｍ（0.1mm+0.4mm+0.1mm=0.6mmより）である。従って、マイクロストリップライン１１ａは、接続端子７１ａ，７２ａの並びの両端部から両側方にはみ出ることなく、接続端子７１ａ，７２ａに接続される。同様に、マイクロストリップライン１１ｂは、接続端子７１ｂ，７２ｂの並びの両端部から両側方にはみ出ることなく、接続端子７１ｂ，７２ｂに接続される。
【００３５】
接続端子７３ａ及び７３ｂの夫々には、マイクロストリップライン１３ａ及び１３ｂが各別に接続されている。この場合、マイクロストリップライン１３ａ及び１３ｂの導体パターンの幅が０．１９ｍｍであるのに対し、接続端子７３ａ及び７３ｂは、端子幅が０．２ｍｍである。従って、マイクロストリップライン１３ａ及び１３ｂの夫々は、接続端子７３ａ及び７３ｂの端子幅に対して両側方にはみ出ることなく、接続端子７３ａ及び７３ｂに各別に接続される。
【００３６】
尚、マイクロストリップライン１３ａ，１３ｂの特性インピーダンスが例えば２５オームである場合は、パッド５３ａ及び５３ｂの夫々を、各２個の隣り合う接続端子に相異なるボンディングワイヤを用いて各別に接続してもよい。この場合は、前記各２個の隣り合う接続端子にマイクロストリップライン１３ａ及び１３ｂの夫々を接続することとなる。
このように、半導体チップ５の１個のパッドと、１本のマイクロストリップラインとを２本のボンディングワイヤ及び２個の接続端子を介して接続することにより、ボンディングワイヤによる寄生インダクタンスの影響が略１／２に低減される。半導体チップ５の１個のパッドと、１個の接続端子とを２つ以上のボンディングワイヤで接続した場合は、寄生インダクタンスの影響がより低減されることは言うまでもない。
【００３７】
上記に加えて、ＱＦＮ構造の半導体パッケージ７が、リードレスチップキャリアの一種であり、リード（接続端子）の下面が、そのままハンダ付け用のランドとして使用されるため、接続端子が有する寄生インダクタンスが極めて小さいものとなる。半導体パッケージ７としては、ＱＦＮ構造に限定されず、接続端子が下面にアレイ状に配されたＢＧＡ等の他のリードレス構造を有するものであってもよい。
【００３８】
以下では、半導体パッケージの接続端子の中心間距離と、接続端子に接続される導体パターンの幅との関係を一般化して説明する。
図４は、半導体パッケージの接続端子と導体パターンとの接続を模式的に示す説明図である。図中７ａは半導体パッケージであり、半導体パッケージ７ａは、外周部に配列された複数の接続端子を備える。ここでは、接続端子の中心間距離をｄ（ｍｍ）とし、接続端子の端子幅をｗ（ｍｍ）とする。
【００３９】
先ず、ｄの１から２倍までの幅を有する導体パターンを半導体パッケージ７ａの接続端子に接続する場合について説明する。導体パターン１４及び１５の夫々は、幅がｄ＋α及び２ｄ−β（０＜α、β＜ｄ）であり、α及びβが限りなく０に近いものとする。ここでは、導体パターン１４の中心線と、接続端子７４ａ及び７４ｂの中間点を結ぶ線とが一致するように導体パターン１４を形成してある。同様に、導体パターン１５の中心線と、接続端子７５ａ及び７５ｂの中間点を結ぶ線とが一致するように導体パターン１５を形成してある。
【００４０】
導体パターン１４の幅は少なくともｄより大きいため、導体パターン１４の幅方向の両縁部と、接続端子７４ａ及び７４ｂとが夫々接続される部分の幅は、ｗ／２より大きくなることが容易に見て取れる。つまり、限りなくｄに近い幅を有する導体パターン１４が、接続端子７４ａ，７４ｂに確実に接続され得ると言える。
一方、導体パターン１５の幅は少なくとも２ｄより小さいため、導体パターン１５の幅方向の両端部は、接続端子７５ａ及び７５ｂ夫々の中心線から両側方にｄ／２以上はみ出ないことが容易に見て取れる。つまり、限りなく２ｄに近い幅を有する導体パターン１５の幅方向の両端部が、接続端子７５ａ，７５ｂの並びの両側方に各隣り合う接続端子７４ｂ，７４ｃに接触することがないと言える。
接続端子７４ａ，７４ｂ及び７５ａ，７５ｂの夫々と、図示しない半導体チップの相異なる１個のパッドとは、ボンディングワイヤで各別に接続されるため、ボンディングワイヤによる寄生インダクタンスの影響が略１／２に低減される。
【００４１】
次に、ｄの２から３倍までの幅を有する導体パターンを半導体パッケージ７ａの接続端子に接続する場合について説明する。導体パターン１６及び１７の夫々は、幅が２ｄ＋α及び３ｄ−β（０＜α、β＜ｄ）であり、α及びβが限りなく０に近いものとする。ここでは、導体パターン１６の中心線と、接続端子７６ｂの中心線とが一致するように導体パターン１６を形成してある。同様に、導体パターン１７の中心線と、接続端子７７ｂの中心線とが一致するように導体パターン１７を形成してある。
【００４２】
導体パターン１６の幅は少なくとも２ｄより大きいため、導体パターン１６の幅方向の両縁部と、接続端子７６ａ及び７６ｃとが夫々接続される部分の幅は、ｗ／２より大きくなることが容易に見て取れる。つまり、限りなく２ｄに近い幅を有する導体パターン１６が、接続端子７６ａ，７６ｂ，７６ｃに確実に接続され得ると言える。
一方、導体パターン１７の幅は少なくとも３ｄより小さいため、導体パターン１７の幅方向の両端部は、接続端子７７ａ及び７７ｃ夫々の中心線から両側方にｄ／２以上はみ出ないことが容易に見て取れる。つまり、限りなく３ｄに近い幅を有する導体パターン１７の幅方向の両端部が、接続端子７７ａから７７ｃの並びの両側方に各隣り合う接続端子７６ｃ，７７ｄに接触することがないと言える。
接続端子７６ａ，７６ｂ，７６ｃ及び７７ａ，７７ｂ，７７ｃの夫々と、図示しない半導体チップの相異なる１個のパッドとは、ボンディングワイヤで各別に接続されるため、ボンディングワイヤによる寄生インダクタンスの影響が略１／３に低減される。
【００４３】
以上の事柄を帰納的に表現すれば、（Ｎ−１）ｄからＮｄ（Ｎは２以上の整数）までの幅を有する導体パターンを隣り合うＮ個の接続端子に接続するに際し、導体パターンの中心線と、Ｎ個の接続端子の配列方向に直交する方向の中心線とが一致するように接続した場合は、導体パターンが、Ｎ個の接続端子の全てと確実に接続され、且つＮ個の接続端子の配列方向の両側方に各隣り合う接続端子に接触することがないようにできる。この場合、Ｎが偶数のときは接続対象の接続端子も偶数であり、接続端子の並びの中間点を結ぶ線と、導体パターンの中心線とが一致するように接続すればよい。Ｎが奇数のときは接続対象の接続端子も奇数であり、接続端子の並びの中央にある接続端子の中心線と、導体パターンの中心線とが一致するように接続すればよい。
更に、半導体チップの１個のパッドと、上記Ｎ個の接続端子とをボンディングワイヤで各別に接続することによって、ボンディングワイヤによる寄生インダクタンスが並列的に接続され、その影響が略１／Ｎに低減される。
【００４４】
以上のように本実施の形態によれば、半導体チップに設けられたパッドを、半導体パッケージの隣り合うＮ個の接続端子にボンディングワイヤで各別に接続すると共に、接続端子の中心間距離のＮ−１からＮ倍までの幅を有する導体パターンと、前記Ｎ個の接続端子とを接続する。
これにより、半導体チップのパッドと半導体パッケージの接続端子とを接続するボンディングワイヤによる寄生インダクタンスがＮ個並列に接続されることになり、寄生インダクタンスがインピーダンスの不整合に与える影響を略１／Ｎに低減することが可能となる。
更に、導体パターン及び前記Ｎ個の接続端子を、導体パターンの中心線と、Ｎ個の接続端子の配列方向に直交する方向の中心線とが一致するように接続した場合は、必然の帰結として、導体パターンが、Ｎ個の接続端子の全てと接続され、且つＮ個の接続端子の配列方向の両側方に各隣り合う接続端子に接触することがない。
【００４５】
また、半導体チップが、光モジュールの発光素子及び受光素子の両方又は一方に対して、信号線毎に独立したパッドを介して高周波信号を送受信する。
従って、半導体パッケージが、ＢＯＳＡ、ＴＯＳＡ及びＲＯＳＡに対して送受信する高周波信号について、ボンディングワイヤによる寄生インダクタンスの影響を低減することが可能となる。
【００４６】
更にまた、第１回路基板上のマイクロストリップラインの特性インピーダンスが５０オームより小さい２５オームであるために、半導体パッケージの接続端子から半導体チップに至るボンディングワイヤの寄生インダクタンスの影響を受けて、マイクロストリップラインと半導体パッケージの接続端子とのインピーダンスの不整合が生じ易い場合であっても、１つの高周波信号に対してＮ本のボンディングワイヤが並列に接続されることから、寄生インダクタンスが低減されて高周波信号の波形のリンギングを効果的に抑制することが可能となる。
【００４７】
更にまた、半導体パッケージの構造がＱＦＮ構造、ＢＧＡ構造等のリードレス構造であるため、接続端子そのものによる寄生インダクタンスの影響が最小限に抑えられ、接続端子から半導体チップに至るボンディングワイヤの寄生インダクタンスの影響を低減した効果を有効に引き出すことが可能となる。
【００４８】
更にまた、半導体パッケージと導体パターンとの関係では、半導体パッケージの外周部に配列された接続端子の中心間距離のＮ−１からＮ倍までの幅を有する導体パターンからなり、且つ特性インピーダンスが５０オームより小さいマイクロストリップラインと、前記Ｎ個の接続端子とを接続する。
従って、特性インピーダンスが５０オームの場合と比較してマイクロストリップラインの幅が広がるために、マイクロストリップラインと接続端子との物理的サイズの違いが生じて接続部位におけるインピーダンスの不整合が生じ易い場合であっても、Ｎ個の接続端子が１本のマイクロストリップラインに共有されることから、前記不整合を低減することが可能となる。
【００４９】
更にまた、半導体パッケージ単体ついては、半導体チップが光モジュールの発光素子及び受光素子の両方又は一方に対して電気信号を夫々送受信するパッドを、半導体パッケージの隣り合うＮ個の接続端子にボンディングワイヤで各別に接続する。
従って、半導体パッケージが、ＢＯＳＡ、ＴＯＳＡ及びＲＯＳＡに対して送受信する高周波信号について、半導体チップのパッドと半導体パッケージの接続端子とを接続するボンディングワイヤによる寄生インダクタンスの影響を略１／Ｎに低減することが可能となる。
【００５０】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００５１】
１００  光通信モジュール（回路装置）
１  第１回路基板（回路基板）
１０  駆動回路（半導体装置）
１１ａ、１１ｂ  マイクロストリップライン（帯状の導体部分）
１３ａ、１３ｂ  マイクロストリップライン
３  光モジュール
３１ａ、３１ｂ  信号端子
５  半導体チップ
５１ａ、５１ｂ、５３ａ、５３ｂ  パッド
６１ａ、６２ａ、６１ｂ、６２ｂ、６３ａ、６３ｂ  ボンディングワイヤ
７  半導体パッケージ
７１ａ、７２ａ、７１ｂ、７２ｂ、７３ａ、７３ｂ  接続端子
Ｄ１  発光素子
Ｄ２  受光素子
【図１】
2011238687.tif 000003
【図２】
2011238687.tif 000004
【図３】
2011238687.tif 000005
【図４】
2011238687.tif 000006