(57)【要約】【課題】小型化を図りつつ高性能化が可能な静電容量型センサを提供する。【解決手段】可動電極１５，１５と固定電極２５，２５とで構成される２つのコンデンサを有するセンサ部Ｅ１と、センサ部Ｅ１と空間的に分離して配置されセンサ部Ｅ１と協働するＩＣ部Ｅ２と、センサ部Ｅ１およびＩＣ部Ｅ２を厚さ方向の両側から封止するための第１のカバー基板２および第２のカバー基板３とを備える。各カバー基板２，３は、低誘電率基板であるガラス基板２０，３０を用いて形成され、センサ部Ｅ１とＩＣ部Ｅ２とは、第１のカバー基板２に形成されセンサ部Ｅ１に電気的に接続された第１貫通配線２１と、第１のカバー基板２に形成されＩＣ部Ｅ２に電気的に接続された第２貫通配線２２と、第１のカバー基板２におけるセンサ部Ｅ１およびＩＣ部Ｅ２とは反対側の表面に設けられ第１貫通配線２１と第２貫通配線２２とを繋ぐ表面配線２６とで電気的に接続されている。【選択図】図１
2011095010.tif 000002
【特許請求の範囲】
【請求項１】
可動電極と固定電極とで構成されるセンシング用のコンデンサを有するセンサ部と、センサ部の側方においてセンサ部と空間的に分離して配置されセンサ部と協働するＩＣ部と、センサ部およびＩＣ部を厚さ方向の両側から封止する第１のカバー基板および第２のカバー基板とを備え、第１のカバー基板および第２のカバー基板は、絶縁性を有し且つＳｉよりも誘電率が低い材料からなる低誘電率基板を用いて形成されてなり、センサ部とＩＣ部とは、第１のカバー基板に形成されセンサ部に電気的に接続された第１貫通配線と、第１のカバー基板に形成されＩＣ部に電気的に接続された第２貫通配線と、第１のカバー基板におけるセンサ部およびＩＣ部とは反対側の表面に設けられ第１貫通配線と第２貫通配線とを繋ぐ表面配線とで電気的に接続されてなることを特徴とする静電容量型センサ。
【請求項２】
前記センサ部および前記ＩＣ部を囲む枠状に形成されて前記第１のカバー基板と前記第２のカバー基板との間に介在し、前記第１のカバー基板および前記第２のカバー基板とともに前記センサ部および前記ＩＣ部を密封する導電性のフレーム部を有することを特徴とする請求項１記載の静電容量型センサ。
【請求項３】
前記第１のカバー基板の前記表面側に接合される外部接続用電極形成基板を備え、外部接続用電極形成基板は、前記第１のカバー基板側とは反対側の表面に複数の外部接続用電極が形成されてなり、前記ＩＣ部と各外部接続用電極とは、前記第１のカバー基板に形成された第３貫通配線および外部接続用電極形成基板に形成された第４貫通配線を介して電気的に接続されており、前記表面配線と外部接続用電極形成基板との間に空隙が設けられていることを特徴とする請求項２記載の静電容量型センサ。
【請求項４】
前記外部接続用電極形成基板には、グランド電極が形成されており、前記フレーム部とグランド電極とが前記第１のカバー基板に形成された第５貫通配線および前記外部接続用電極形成基板に形成された第６貫通配線を介して電気的に接続されてなることを特徴とする請求項３記載の静電容量型センサ。
【請求項５】
前記第２のカバー基板における前記センサ部および前記ＩＣ部とは反対側の表面に導電性層が形成され、導電性層が前記第２のカバー基板に形成された第７貫通配線を介して前記フレーム部と電気的に接続されてなることを特徴とする請求項４記載の静電容量型センサ。
【請求項６】
前記第１のカバー基板の前記表面に、前記第３貫通配線と前記第４貫通配線との相対的な位置関係を調整する再配線が設けられてなることを特徴とする請求項３または請求項４記載の静電容量型センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシニング技術などを利用して形成される静電容量型センサに関するものである。
【背景技術】
【０００２】
従来から、マイクロマシニング技術などを利用して形成される静電容量型センサとして、静電容量型加速度センサが提案されている（例えば、特許文献１参照）。
【０００３】
ここにおいて、上記特許文献１に記載された静電容量型加速度センサは、図５に示すように、半導体基板１０’を用いて形成された矩形枠状のフレーム部１１’と、第１のガラス基板２０’を用いて形成されフレーム部１１’の厚み方向の一面側において周部が全周に亘ってフレーム部１１’に固着された矩形板状の第１のカバー基板２’と、第２のガラス基板３０’を用いて形成されフレーム部１１’の厚み方向の他面側において周部が全周に亘ってフレーム部１１’に固着された矩形板状の第２のカバー基板３’とを備え、上述の半導体基板１０’を用いて形成された平面視形状が細長の矩形状である２つの可動電極１５Ａ’，１５Ｂ’がフレーム部１１’の内側において第１のカバー基板２’の一表面に沿って並設されるとともに、第１のカバー基板２’に、各可動電極１５Ａ’，１５Ｂ’それぞれに対向する固定電極２５Ａ’，２５Ｂ’が形成されている。ここにおいて、２つの可動電極１５Ａ’，１５Ｂ’は、長手方向の一端部同士、他端部同士それぞれが連結部１０ｄ’，１０ｄ’を介して連続一体に連結されている（要するに、各連結部１０ｄ’，１０ｄ’も、上述の半導体基板１０’を用いて形成されている）。
【０００４】
また、上述の静電容量型加速度センサは、２つの可動電極１５Ａ’，１５Ｂ’の互いの対向面それぞれとの間に、上述の半導体基板１０’を用いて形成された平面視正方形状のアンカー部１０ｅ’が配置され、当該アンカー部１０ｅ’が第１のカバー基板３’に接合されて固定されている。また、上述の静電容量型加速度センサは、アンカー部１０ｅ’と各連結部１０ｄ’，１０ｄ’とがそれぞれ細長のビーム１２’，１２’を介して連続一体に連結されている。ここで、アンカー部１０ｅ’と各可動電極１５Ａ’，１５Ｂ’との間には平面視コ字状のスリット１０ａ’が形成され、各ビーム１２’，１２’と各可動電極１５Ａ’，１５Ｂ’との間には直線状のスリット１０ｂ’が形成されている。
【０００５】
また、上述の静電容量型加速度センサは、一対のビーム１２’，１２’の並設方向の両側において、各カバー基板２’，３’に接合された島部１６’，１６’が配置されている。ここにおいて、各島部１６’，１６’は、上述の半導体基板１０’を用いて形成されており、各島部１６’，１６’の周囲には、各可動電極１５Ａ’，１５Ｂ’と各連結部１０ｄ’，１０ｄ’とで構成される錘部１３’と、フレーム部１１’との間に隙間を形成するスリット１０ｃ’が形成されている。
【０００６】
なお、上述の説明から分かるように、フレーム部１１’、各可動電極１５Ａ’，１５Ｂ’、各連結部１０ｄ’，１０ｄ’、アンカー部１０ｅ’、各ビーム１２’，１２’および各島部１６’，１６’は、１枚の半導体基板１０’を用いて形成されており、各可動電極１５Ａ’，１５Ｂ’とアンカー部１０ｅ’とは同電位となる。
【０００７】
また、上述の静電容量型加速度センサは、２つの可動電極１５Ａ’，１５Ｂ’の平面サイズを異ならせることで一方の可動電極１５Ａ’の質量を他方の可動電極１５Ｂ’の質量よりも大きくしてあり、第１のカバー基板２’の厚み方向における各ビーム１２’，１２’の寸法が両可動電極１５Ａ’，１５Ｂ’の並設方向における寸法よりも大きくなっており、各ビーム１２’，１２’が、ねじれ変形が可能なトーションビームを構成している。したがって、第１のカバー基板２’の厚み方向の加速度がかかると、一対のビーム１２’，１２’を中心として錘部１３’が揺動するから、一方の可動電極１５Ａ’と一方の固定電極２５Ａ’との対で構成される可変容量コンデンサおよび他方の可動電極１５Ｂ’と他方の固定電極２５Ｂ’との対で構成される２つのセンシング用のコンデンサそれぞれの静電容量が変化する。
【０００８】
ここにおいて、上述の静電容量型加速度センサでは、錘部１３’の揺動空間を確保するために、錘部１３’および各ビーム１２’，１２’それぞれにおける第１のカバー基板２’側の表面をアンカー部１０ｅ’の表面よりも後退させるとともに、第２のカバー基板３’における錘部１３’側の一表面に凹所３１’を形成してある。なお、第１のカバー基板２’は、フレーム部１１’およびアンカー部１０ｅ’と陽極接合により接合され、第２のカバー基板３’は、フレーム部１１’および各島部１６’，１６’と陽極接合により接合されている。
【０００９】
また、第１のカバー基板２’は、第１のガラス基板２０’における錘部１３’側である一表面側に上述の固定電極２５Ａ’，２５Ｂ’が形成されるとともに、アンカー部１０ｅ’、各島部１６’，１６’それぞれにおける第１のカバー基板２’側の表面の一部を露出させる３つのテーパ状の貫通孔２４’，２４’，２４’が貫設されており、アンカー部１０ｅ’、各島部１６’，１６’それぞれに電気的に接続され外部接続用電極となる導電層２３’，２３’，２３’が第１のガラス基板２０’の他表面と各貫通孔２４’，２４’，２４’の内周面とに跨って形成されている。
【００１０】
また、第１のカバー基板２’は、上記一方の固定電極２５Ａ’に電気的に接続された配線パターンからなる接続配線２６’が第１のガラス基板２０’の上記一表面側において一方の島部１６’上まで延長されており、当該接続配線２６’が金属材料からなる接続電極１８’を介して上記一方の島部１６’と電気的に接続され、上記他方の固定電極２５Ｂ’に電気的に接続された配線パターンからなる接続配線２６’が第１のガラス基板２０’の上記一表面側において他方の島部１６’上まで延長されており、当該接続配線２６’が金属材料からなる接続電極１８’を介して上記他方の島部１６’と電気的に接続されている。
【００１１】
また、上述の静電容量型加速度センサは、各可動電極１５Ａ’，１５Ｂ’における第１のカバー基板２’との対向面に、各可動電極１５Ａ’，１５Ｂ’が第１のカバー基板２’に接触するのを防止するストッパ１３ａ’が形成され、各可動電極１５Ａ’，１５Ｂ’における第２のカバー基板３’との対向面に各可動電極１５Ａ’，１５Ｂ’が第２のカバー基板３’に接触するのを防止するストッパ（図示せず）が形成されている。
【００１２】
ところで、図５に示した構成の静電容量型加速度センサでは、各固定電極２５Ａ’，２５Ｂ’が第１のカバー基板２’に形成された接続配線２６’および島部１６’を介して外部接続用電極である導電層２３’と電気的に接続されているので、寄生容量を低減することができ、Ｓ／Ｎ比を向上させることができる。要するに、図５に示した構成の静電容量型加速度センサでは、可動電極１５Ａ’，１５Ｂ’と同電位の構成物（以下、第１の同電位構成物と称する）と、固定電極２５Ａ’，２５Ｂ’それぞれと同電位の構成物（以下、第２の同電位構成物、第３の同電位構成物と称する）との間には寄生容量が存在するが、第１の同電位構成物と第２の同電位構成物、第３の同電位構成物との間の中間介在物の大部分を空間とすることができるので、同電位構成物間の寄生容量を低減することができ、Ｓ／Ｎ比を向上させることができる。
【００１３】
しかしながら、図５に示した構成の静電容量型加速度センサでは、島部１６’が、錘部１３’とフレーム部１１’との間に配置されているので、平面サイズの小型化を図る場合に、錘部１３’の質量および各可動電極１５Ａ’，１５Ｂ’の面積の減少に起因して感度が低下してしまう。
【００１４】
また、従来から、図６および図７に示すように、半導体基板１１０を用いて形成され可動部を有するセンサ部Ｅ１およびセンサ部Ｅ１’の出力信号を信号処理するＩＣ部Ｅ２’が集積化されたセンサ基板（センサ本体）１０１と、センサ部Ｅ１’に電気的に接続される貫通孔配線１２４を有するとともにセンサ基板１０１と同じ外形寸法に形成されセンサ基板１０１の一表面側に封着された貫通孔配線形成基板１０２と、センサ基板１０１と同じ外形寸法に形成されセンサ基板１０１の他表面側に封着されたカバー基板１０３とを備えたチップサイズパッケージをウェハレベルパッケージ技術により製造することが提案されている（例えば、特許文献２）。
【００１５】
ここにおいて、上記特許文献２に記載されたチップサイズパッケージのセンサ基板１０１は、ＳＯＩ基板からなる半導体基板１１０の一表面側においてセンサ部Ｅ１’とＩＣ部Ｅ２’とを電気的に接続する配線（図示せず）が形成され且つＩＣ部Ｅ２’がセンサ部Ｅ１’の周りを取り囲んで形成され、貫通孔配線形成基板１０２との接合用領域部Ｅ３’がＩＣ部Ｅ２’を全周に亘って取り囲んで形成されている。
【００１６】
また、センサ基板１０１の接合用領域部Ｅ３’における貫通孔配線形成基板１０２側の表面には、枠状の第１の封止用接合金属層１１８が形成されるとともに、センサ部Ｅ１’に電気的に接続された第１の接続用接合金属層１１９が第１の封止用接合用金属層１１８よりも内側において形成されている。
【００１７】
一方、貫通孔配線形成基板１０２は、シリコン基板を用いて形成されており、センサ基板１０１側の表面に、当該表面の周部の全周に亘って枠状の第２の封止用接合金属層１２８が形成されるとともに、第２の封止用接合金属層１２８よりも内側に配置され貫通孔配線１２４に電気的に接続された第２の接続用接合金属層１２９が形成されている。ここにおいて、上述のチップサイズパッケージは、第１の封止用接合金属層１１８と第１の接続用接合金属層１１９とが、同一の金属材料により同じ厚さで形成されるとともに、第２の封止用接合金属層１２８と第２の接続用接合金属層１２９とが、同一の金属材料により同じ厚さで形成されてなり、センサ基板１０１と貫通孔配線形成基板１０２とは、センサ基板１０１の接合用領域部Ｅ３’において各接合表面が活性化された封止用接合金属層１１８，１２８同士および各接合表面が活性化された接続用接合金属層１１９，１２９同士が常温接合されている。
【００１８】
また、貫通孔配線形成基板１０２におけるセンサ基板１０１側とは反対側の表面には、各貫通孔配線１２４それぞれと電気的に接続された複数の外部接続用電極１２５が形成されている。なお、各外部接続用電極１２５の外周形状は矩形状となっている。
【００１９】
なお、図６および図７に示した例では、センサ部Ｅ１’が、フレーム部１１１の内側に配置される重り部１１３が四方へ延長された４つの撓み部１１２を介してフレーム部１１１に揺動自在に支持されるとともに、各撓み部１１２に対応する部位それぞれにピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が形成され、互いに直交する３方向それぞれの加速度を検出可能なセンサ部により構成されているが、上記特許文献２には、センサ部として、可動電極と固定電極とで構成されるセンシング用のコンデンサを有するセンサ部を採用してもよいことも開示されている。
【００２０】
そこで、小型で高性能な静電容量型加速度センサを実現するために、図５に示した構成の静電容量型加速度センサに上記特許文献２に記載の技術を適用して、可動電極１５Ａ’，１５Ｂ’と固定電極２５Ａ’，２５Ｂ’とで構成される２つのセンシング用のコンデンサを有するセンサ部と協働するＩＣ部を、フレーム部１１’に設け、第１のガラス基板２０’を用いて形成した第１のカバー基板２’の代わりに、シリコン基板を用いて形成した貫通孔配線形成基板を、半導体基板１０’を用いて形成されたセンサ本体１’に接合することが考えられる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００７−２９８３８３号公報
【特許文献２】特許第４０００１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
ところで、上述のように図５に示した構成の静電容量型加速度センサにおいて、可動電極１５Ａ’，１５Ｂ’と固定電極２５Ａ’，２５Ｂ’とで構成されるセンシング用のコンデンサを有するセンサ部と協働するＩＣ部を、フレーム部１１’に設け、第１のガラス基板２０’を用いて形成した第１のカバー基板２’の代わりに、シリコン基板を用いて形成した上記貫通孔配線形成基板をセンサ本体１’に接合した構成では、センサ部とＩＣ部との間に空隙となるスリット１０ｃ’が形成されるので、センサ部とＩＣ部との間の寄生容量を低減できる。
【００２３】
しかしながら、上記貫通孔配線形成基板がシリコン基板を用いて形成されているので、センサ部とＩＣ部とが、ガラス基板に比べて誘電率の大きなシリコン基板を用いて形成した上記貫通孔配線形成基板に形成された接続配線を介して電気的に接続されることとなり、寄生容量が大きくなってしまう。そこで、上記貫通孔配線形成基板を用いずに、第１のカバー基板２’を用いることが考えられるが、第１のカバー基板２’においてセンサ部とＩＣ部とを電気的に接続するために設けた接続配線と、当該接続配線と寄生容量を形成してしまう他の導体部（例えば、フレーム部１１’など）との間の距離を、静電容量型センサの平面サイズの小型化の制約などで、長くすることが難しく、寄生容量の低減が難しかった。
【００２４】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りつつ高性能化が可能な静電容量型センサを提供することにある。
【課題を解決するための手段】
【００２５】
請求項１の発明は、可動電極と固定電極とで構成されるセンシング用のコンデンサを有するセンサ部と、センサ部の側方においてセンサ部と空間的に分離して配置されセンサ部と協働するＩＣ部と、センサ部およびＩＣ部を厚さ方向の両側から封止する第１のカバー基板および第２のカバー基板とを備え、第１のカバー基板および第２のカバー基板は、絶縁性を有し且つＳｉよりも誘電率が低い材料からなる低誘電率基板を用いて形成されてなり、センサ部とＩＣ部とは、第１のカバー基板に形成されセンサ部に電気的に接続された第１貫通配線と、第１のカバー基板に形成されＩＣ部に電気的に接続された第２貫通配線と、第１のカバー基板におけるセンサ部およびＩＣ部とは反対側の表面に設けられ第１貫通配線と第２貫通配線とを繋ぐ表面配線とで電気的に接続されてなることを特徴とする。
【００２６】
この発明によれば、センサ部とＩＣ部とが空間的に分離して配置されており両者の間に隙間が形成されていることによる寄生容量の低減を図れ、しかも、センサ部とＩＣ部とが、低誘電率基板を用いた第１のカバー基板に形成されてセンサ部に電気的に接続された第１貫通配線と、第１のカバー基板に形成されＩＣ部に電気的に接続された第２貫通配線と、第１のカバー基板におけるセンサ部およびＩＣ部とは反対側の表面に設けられ第１貫通配線と第２貫通配線とを繋ぐ表面配線とで電気的に接続されているので、第１のカバー基板の表面に沿って形成された表面配線と当該表面配線と寄生容量を形成してしまう他の導体部との間の距離を長くすることができて寄生容量を低減できるから、小型化を図りつつ高性能化が可能となる。
【００２７】
請求項２の発明は、請求項１の発明において、前記センサ部および前記ＩＣ部を囲む枠状に形成されて前記第１のカバー基板と前記第２のカバー基板との間に介在し、前記第１のカバー基板および前記第２のカバー基板とともに前記センサ部および前記ＩＣ部を密封する導電性のフレーム部を有することを特徴とする。
【００２８】
この発明によれば、前記センサ部および前記ＩＣ部を囲む導電性のフレーム部を有していることにより、外部からの電磁ノイズの影響を低減でき、Ｓ／Ｎ比の向上による高性能化を図れる。
【００２９】
請求項３の発明は、請求項２の発明において、前記第１のカバー基板の前記表面側に接合される外部接続用電極形成基板を備え、外部接続用電極形成基板は、半導体基板を用いて形成され前記第１のカバー基板側とは反対側の表面に複数の外部接続用電極が形成されてなり、前記ＩＣ部と各外部接続用電極とは、前記第１のカバー基板に形成された第３貫通配線および外部接続用電極形成基板に形成された第４貫通配線を介して電気的に接続されており、前記表面配線と外部接続用電極形成基板との間に空隙が設けられていることを特徴とする。
【００３０】
この発明によれば、外部接続用電極形成基板は、半導体基板を用いて形成され前記第１のカバー基板側とは反対側の表面に複数の外部接続用電極が形成され、前記ＩＣ部と各外部接続用電極とは、前記第１のカバー基板に形成された第３貫通配線および外部接続用電極形成基板に形成された第４貫通配線を介して電気的に接続されているので、平面サイズの小型化を図れるとともに、半田リフローなどによる表面実装が可能となり、また、前記センサ部と前記ＩＣ部との信号経路となる前記表面配線と外部接続用電極形成基板との間に空隙が設けられていることにより、前記センサ部と前記ＩＣ部との間の信号経路に外部からのノイズが重畳されるのを抑制することができてＳ／Ｎ比の向上を図れる。
【００３１】
請求項４の発明は、請求項３の発明において、前記外部接続用電極形成基板には、グランド電極が形成されており、前記フレーム部とグランド電極とが前記第１のカバー基板に形成された第５貫通配線および前記外部接続用電極形成基板に形成された第６貫通配線を介して電気的に接続されてなることを特徴とする。
【００３２】
この発明によれば、前記センサ部と前記ＩＣ部とを囲む前記フレーム部の電位が安定し、外部からの電磁ノイズが前記センサ部および前記ＩＣ部へ与える影響を低減でき、Ｓ／Ｎ比の向上を図れる。
【００３３】
請求項５の発明は、請求項４の発明において、前記第２のカバー基板における前記センサ部および前記ＩＣ部とは反対側の表面に導電性層が形成され、導電性層が前記第２のカバー基板に形成された第７貫通配線を介して前記フレーム部と電気的に接続されてなることを特徴とする。
【００３４】
この発明によれば、前記第２のカバー基板における前記センサ部および前記ＩＣ部とは反対側の表面に形成される導電性層が、前記第２のカバー基板に形成された第７貫通配線を介して前記フレーム部と電気的に接続されているので、外部からの電磁ノイズが前記センサ部および前記ＩＣ部へ与える影響を低減でき、Ｓ／Ｎ比の向上を図れる。
【００３５】
請求項６の発明は、請求項３または請求項４の発明において、前記第１のカバー基板の前記表面に、前記第３貫通配線と前記第４貫通配線との相対的な位置関係を調整する再配線が設けられてなることを特徴とする。
【００３６】
この発明によれば、外部からの電磁ノイズが前記センサ部と前記ＩＣ部との間の前記表面配線へ与える影響を低減でき、Ｓ／Ｎ比の向上を図れる。
【発明の効果】
【００３７】
請求項１の発明では、小型化を図りつつ高性能化が可能になるという効果がある。
【図面の簡単な説明】
【００３８】
【図１】実施形態１の静電容量型センサである静電容量型加速度センサを示し、（ａ）は概略平面図、（ｂ）は概略断面図、（ｃ）は他の概略断面図である。
【図２】同上に関し、（ａ），（ｂ）は要部概略平面図である。
【図３】同上の静電容量型加速度センサの要部概略断面図である。
【図４】実施形態２の静電容量型センサである静電容量型加速度センサを示し、（ａ），（ｂ）は概略断面図である。
【図５】従来例の静電容量型加速度センサを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ａ）のＢ−Ｂ’概略断面図である。
【図６】他の従来例のチップサイズパッケージを示す概略断面図である。
【図７】同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【発明を実施するための形態】
【００３９】
（実施形態１）
本実施形態では、静電容量型センサの一例である静電容量型加速度センサについて図１〜図３に基づいて説明する。
【００４０】
本実施形態の静電容量型加速度センサは、２つの可動電極１５，１５と各可動電極１５，１５に対向する固定電極２５，２５とで構成されるセンシング用のコンデンサを有するセンサ部Ｅ１と、センサ部Ｅ１の側方においてセンサ部Ｅ１と空間的に分離して配置されセンサ部Ｅ１と協働するＩＣ部Ｅ２と、センサ部Ｅ１およびＩＣ部Ｅ２を厚さ方向の両側から封止するための第１のカバー基板２および第２のカバー基板３とを備えている。要するに、本実施形態の静電容量型加速度センサでは、センサ部Ｅ１と、ＩＣ部Ｅ２との間に隙間（空隙）１９が形成されている。
【００４１】
また、本実施形態の静電容量型加速度センサでは、センサ部Ｅ１およびＩＣ部Ｅ２を囲む枠状（ここでは、矩形枠状）に形成されて第１のカバー基板２と第２のカバー基板３との間に介在し、第１のカバー基板２および第２のカバー基板３とともにセンサ部Ｅ１およびＩＣ部Ｅ２を封止する導電性のフレーム部１１を有している。
【００４２】
ここにおいて、センサ部Ｅ１の大部分（上述の可動電極１５，１５を除いた部分）とＩＣ部Ｅ２とフレーム部１１とは、１つの第１の半導体基板（ここでは、シリコン基板）１０を用いて形成され、各カバー基板２，３は、絶縁性を有し且つＳｉよりも誘電率が低い材料（ここでは、ガラス）からなる低誘電率基板であるガラス基板２０，３０を用いて形成されている。なお、本実施形態では、センサ部Ｅ１の上記大部分とＩＣ部Ｅ２とフレーム部１１とでセンサ本体１を構成している。また、本実施形態では、各カバー基板２，３が、ガラス基板２０，３０を用いて形成されているが、各カバー基板２，３の材料はガラスに限らず、絶縁性を有し且つＳｉよりも誘電率が低い材料であればよく、例えば、セラミックなどでもよい。また、半導体基板１０としては、第１のカバー基板２側の一表面を（１００）面としてあるが、面方位は特に限定するものではない。
【００４３】
フレーム部１１および各カバー基板２，３の外周形状は矩形状であり、各カバー基板２，３はセンサ本体１と同じ外形寸法に形成されている。なお、本実施形態の静電容量型加速度センサは、フレーム部１１が全周に亘って各カバー基板２，３の周部と接合されており、フレーム部１１と各カバー基板２，３とで、チップサイズパッケージが構成されている。
【００４４】
センサ部Ｅ１は、上述のように半導体基板１０を用いて形成されており、枠状（ここでは、矩形枠状）の支持部１７、当該支持部１７の内側に配置される錘部１３、および支持部１７の内側で錘部１３を挟む形で配置されて支持部１７と錘部１３とを連結しねじれ変形が可能な一対のビームであるトーションビーム１２，１２、支持部１７の外側に支持部１７から離間して配置される２つの島部１６，１６を有し、錘部１３において当該一対のトーションビーム１２，１２の並設方向（図１（ａ）の左右方向）とは直交する方向（図１（ａ）の上下方向）の両側それぞれに上述の可動電極１５，１５が設けられており、第１のカバー基板２に、センサ部Ｅ１の各可動電極１５，１５それぞれに対向する固定電極２５，２５が設けられている。
【００４５】
以下、図１（ａ），（ｂ）それぞれの右上に示した直交座標系のように、一対のトーションビーム１２，１２が並ぶ方向をｘ軸方向、センサ本体１の上記一表面に沿う面内でｘ軸方向に直交する方向をｙ軸方向、ｘ軸方向とｙ軸方向とに直交する方向（つまり、センサ本体１の厚み方向）をｚ軸方向として説明する。
【００４６】
本実施形態の静電容量型加速度センサでは、センサ本体１がマイクロマシニング（バルクマイクロマシニング）技術などを利用して形成されており、トーションビーム１２，１２が、フレーム部１１、各島部１６，１６、支持部１７および錘部１３に比べて薄肉に形成されており、錘部１３が、支持部１７に対して一対のトーションビーム１２，１２の回りで変位可能となっている（ｘ軸方向の軸回りで回動可能となっている）。つまり、一対のトーションビーム１２，１２は、支持部１７に対して錘部１３が揺動自在となるように支持部１７と錘部１３とを連結している。言い換えれば、支持部１７の内側に配置される錘部１３は、当該錘部１３から相反する２方向へ連続一体に延長された２つのトーションビーム１２，１２を介して支持部１７に揺動自在に支持されている。
【００４７】
ここにおいて、支持部１７および各島部１６，１６は、フレーム部１１と同じ厚さ寸法に形成され、錘部１３は、支持部１７よりも厚さ寸法を小さく設定し、一対のトーションビーム１２，１２は、錘部１３よりも厚さ寸法を小さく設定してある。
【００４８】
また、本実施形態では、センサ本体１のフレーム部１１および支持部１７が、各カバー基板２，３と接合され、錘部１３および各トーションビーム１２，１２と、各カバー基板２，３との間に所定のギャップが形成されている。本実施形態の静電容量型加速度センサは、上述のように、半導体基板１０を用いてセンサ本体１を形成し、ガラス基板２０（以下、第１のガラス基板２０と称する）を用いて第１のカバー基板２を形成し、ガラス基板３０（以下、第２のガラス基板３０と称する）を用いて第２のカバー基板３を形成するので、センサ本体１と第１のカバー基板２および第２のカバー基板３との接合方法としては、陽極接合法を採用しており、センサ本体１のフレーム部１１、支持部１７、および各島部１６，１６が、各カバー基板２，３と接合されている。
【００４９】
しかして、本実施形態では、可動電極１５，１５が設けられた錘部１３やトーションビーム１２，１２や固定電極２５，２５などの機能部が、支持部１７と各カバー基板２，３とで囲まれた気密空間内に配置されるので、可動電極１５，１５と固定電極２５，２５との間の間隙に異物や水分が侵入するのを防止することができ、さらに、センサ部Ｅ１とＩＣ部Ｅ２とが、フレーム部１１と各カバー基板２，３とで囲まれた気密空間内に配置されるので、センサ部Ｅ１とＩＣ部Ｅ２との間の隙間に異物や水分が侵入するのを防止することができる。
【００５０】
ここで、本実施形態の静電容量型加速度センサは、センサ本体１の上記一表面側に接合される第１のカバー基板２側への錘部１３の変位空間を確保するために、錘部１３および各トーションビーム１２，１２それぞれにおける第１のカバー基板２側の表面である一表面を、支持部１７における第１のカバー基板２側の表面である一表面よりも後退させてあるが、錘部１３および各トーションビーム１２，１２それぞれの上記一表面を後退させずに、第１のカバー基板２の基礎となる第１のガラス基板２０におけるセンサ本体１との対向面に錘部１３の変位空間を確保する第１の変位空間形成用凹部を形成し、当該第１の変位空間形成用凹部の内底面に固定電極２５，２５を形成するようにしてもよい。なお、本実施形態では、錘部１３および各トーションビーム１２，１２それぞれの上記一表面を後退させるにあたっては、ドライエッチングもしくはウェットエッチングにより半導体基板１０を上記一表面側から第１の所定深さだけエッチングすればよく、第１の所定深さを０．５μｍ〜５μｍ程度の範囲で適宜設定しているが、この数値範囲に限定するものではない。
【００５１】
また、本実施形態の静電容量型加速度センサは、センサ本体１の上記他表面側に接合される第２のカバー基板３側への錘部１３の変位空間を確保するために、錘部１３における第２のカバー基板３側の表面である他表面を、支持部１７における第２のカバー基板３側の表面である他表面よりも後退させてあるが、錘部１３および各トーションビーム１２，１２それぞれの上記一表面を後退させずに、第２のカバー基板３の基礎となる第２のガラス基板３０におけるセンサ本体１との対向面に錘部１３の変位空間を確保する第２の変位空間形成用凹部を形成するようにしてもよい。なお、本実施形態では、錘部１３の上記他表面を後退させるにあたっては、ドライエッチングもしくはウェットエッチングにより半導体基板１０を上記他表面側から第２の所定深さだけエッチングすればよく、第２の所定深さを０．５μｍ〜５μｍ程度の範囲で適宜設定しているが、この数値範囲に限定するものではない。
【００５２】
また、センサ本体１の上記一表面側および上記他表面側には、錘部１３の過度の変位を規制する複数の微小なストッパ（図示せず）が錘部１３における各カバー基板２，３それぞれとの対向面から突設されている。しかして、本実施形態の静電容量型加速度センサでは、錘部１３の過度の変位によるトーションビーム１２，１２の破損や各カバー基板２，３の破損などを防止することができる。なお、上記ストッパは、半導体基板１０の一部により構成してもよいし、半導体基板１０に形成したシリコン酸化膜や金属膜（例えば、アルミニウム膜など）をパターニングすることにより構成してもよい。なお、上記ストッパは、センサ本体１に設けずに、各カバー基板２，３それぞれにおける錘部１３との対向面に設けてもよい。
【００５３】
また、ＩＣ部Ｅ２は、ＣＭＯＳを用いた集積回路（ＣＭＯＳ  ＩＣ）であってセンサ部Ｅ１と協働する集積回路が形成されている。ここにおいて、ＩＣ部Ｅ２の集積回路は、センサ部Ｅ１の出力信号に適宜の信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したＥＥＰＲＯＭなどが集積化されている。
【００５４】
ところで、本実施形態の静電容量型加速度センサは、センサ部Ｅ１とＩＣ部Ｅ２とが、第１のカバー基板２に形成されセンサ部Ｅ１に電気的に接続された貫通配線（以下、第１貫通配線と称する）２１と、第１のカバー基板２に形成されＩＣ部Ｅ２に電気的に接続された貫通配線（以下、第２貫通配線と称する）２２と、第１のカバー基板２におけるセンサ部Ｅ１およびＩＣ部Ｅ２とは反対側の表面に設けられ第１貫通配線２１と第２貫通配線２２とを繋ぐ表面配線２６とで電気的に接続されている。
【００５５】
ここで、本実施形態の静電容量型加速度センサは、センサ部Ｅ１の支持部１７におけるＩＣ部Ｅ２側の部分からなる枠片１７ｂにおいて両可動電極１５，１５の並設方向（一対のトーションビーム１２，１２の並設方向に直交するｙ軸方向）の両端部に、ＩＣ部Ｅ２側およびフレーム部１１側が開放された切欠部１７ｃ，１７ｃが形成されており、支持部１７における各切欠部１７ｃ，１７ｃの内側面とＩＣ部Ｅ２との間それぞれに、上述の島部１６，１６が配置されている。ここにおいて、各島部１６，１６は、第１のカバー基板２に設けられた固定電極２５，２５と電気的に接続されるものであり、平面視矩形状に形成されており、支持部１７との間、ＩＣ部Ｅ２との間、フレーム部１１との間に隙間が形成されており、２つの島部１６，１６同士は、互いに分離独立して電気的に絶縁されている。
【００５６】
各島部１６，１６は、上述の第１の半導体基板１０を用いて形成されており、第１の半導体基板１０に適宜加工を施してから当該第１の半導体基板１０を第２のカバー基板３に陽極接合により接合した後に、支持部１７、ＩＣ部Ｅ２およびフレーム部１１から分離されている。
【００５７】
ここで、２つの島部１６，１６は、第１のカバー基板２におけるセンサ本体１に対向する表面に沿って形成された接続配線２７，２７を介して互いに異なる固定電極２５，２５と電気的に接続されて当該接続された固定電極２５，２５と同電位となっている。
【００５８】
更に説明すれば、本実施形態では、上述の可動電極１５，１５それぞれが錘部１３の一部により構成されており、可動電極１５，１５とトーションビーム１２，１２と支持部１７とが同電位となっており、支持部１７に第１のカバー基板２の第１貫通配線２１が電気的に接続されている。なお、第１の半導体基板１０の抵抗率が比較的高くて可動電極１５，１５と支持部１７との間に電位差が生じるような場合には、第１の半導体基板１０に適宜の不純物をドープして抵抗率を低くすればよい。
【００５９】
また、本実施形態では、接続配線２７，２７と島部１６，１６とを電気的に接続するために、島部１６，１６の一部の表面をエッチングして段差部１６ａ，１６ａを形成してある。なお、本実施形態では、接続配線２７，２７と島部１６，１６とを接触させて電気的に接続してあるが、段差部１６ａ，１６ａそれぞれに、島部１６，１６とのオーミック接触が可能な適宜厚さの金属膜（例えば、Ａｌ−Ｓｉ膜など）からなる接続電極を設けて、接続配線２７，２７と各接続電極とを接触させて電気的に接続するようにしてもよい。ここで、各接続電極は、一般的な半導体製造プロセスで採用される薄膜形成技術、フォトリソグラフィ技術およびエッチング技術などを利用して形成すればよい。
【００６０】
また、第１のカバー基板２の各固定電極２５，２５および各接続配線２７，２７は、スパッタ法のような薄膜形成技術、フォトリソグラフィ技術およびエッチング技術などを利用して形成されている。ここで、各固定電極２５，２５および各接続配線２７，２７は、金属膜（例えば、Ａｌ膜、Ａｌ−Ｔｉ膜など）により構成してあるが、金属膜に限らず、例えば、導電性ポリシリコン膜などにより構成してもよい。
【００６１】
本実施形態では、第１のカバー基板２の各固定電極２５，２５および各接続配線２７，２７の厚みは、０．０５μｍ〜１μｍ程度の範囲で設定してあるが、特に限定するものではない。なお、センサ本体１と第１のカバー基板２との接合方法は陽極接合法に限らず、他の周知の接合方法でもよく、例えば、周知の直接接合法のうち陽極接合法以外の接合方法である常温接合法などの接合方法を採用してもよい。
【００６２】
また、本実施形態の静電容量型加速度センサは、第１のカバー基板２におけるセンサ本体１側とは反対の表面側に接合される外部接続用電極形成基板４を備えている。ここにおいて、外部接続用電極形成基板４は、第２の半導体基板（ここでは、シリコン基板）４０を用いて形成されており、第１のカバー基板２側とは反対側の表面に複数の外部接続用電極４５が形成されている。なお、各外部接続用電極４５の外周形状は矩形状となっている。
【００６３】
また、本実施形態では、ＩＣ部Ｅ２と当該ＩＣ部Ｅ２に電気的に接続する各外部接続用電極４５とが、第１のカバー基板２に形成された貫通配線（第３貫通配線）２３および外部接続用電極形成基板４に形成された貫通配線（第４貫通配線）４４を介して電気的に接続されており、表面配線２６と外部接続用電極形成基板４との間に空隙４７が設けられている。
【００６４】
また、外部接続用電極形成基板４には、複数の外部接続用電極４５のうちの１つの外部接続用電極４５（図１（ａ）における左上の外部接続用電極４５）がグランド電極４９を構成しており、フレーム部１１とグランド電極４９とが、第１のカバー基板２に形成された貫通配線（第５貫通配線）２８および外部接続用電極形成基板４に形成された貫通配線（第６貫通配線）４６を介して電気的に接続されている。
【００６５】
上述の外部接続用電極形成基板４は、第１のカバー基板２側（図１（ｂ）における下面側）の表面に、上述の空隙４７を設けるための空隙形成用凹部４８が形成されるとともに、空隙形成用凹部４８の周部に厚み方向に貫通する複数の貫通孔４２が形成されており、厚み方向の両面および貫通孔４２の内面とに跨って熱絶縁膜（シリコン酸化膜）からなる絶縁膜４３が形成され、第４貫通配線４４および第６貫通配線４６と貫通孔４２の内面との間に絶縁膜４３の一部が介在している。ここにおいて、外部接続用電極形成基板４は、凹部４８の開口面の投影領域内にセンサ本体１のセンサ部Ｅ１およびＩＣ部Ｅ２が収まるように空隙形成用凹部４８の開口面積を大きくしてある。しかして、空隙形成用凹部４８の深さ寸法を適宜設定することにより、センサ部Ｅ１とＩＣ部Ｅ２とを電気的に接続している電路と外部接続用電極形成基板４との間の寄生容量がＳ／Ｎ比に与える影響を低減することができる。なお、第４貫通配線４４および第６貫通配線４６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
【００６６】
ところで、第１のカバー基板２は、センサ本体１側と反対側の表面に、ＩＣ部Ｅ２と外部接続用電極形成基板４の複数の外部接続用電極４５とを電気的に接続するための複数の第１の接続用接合金属層５９が形成されており、第３貫通配線２３が金属材料（例えば、Ａｕなど）からなる再配線６０を介して第１の接続用接合金属層５９と電気的に接続されている。しかして、再配線６０により、第３貫通配線２３と第４貫通配線４４との相対的な位置関係を調整することができる。なお、再配線６０の材料と第１の接続用接合金属層５９の材料とを同じとして、再配線６０と第１の接続用接合金属層５９とを連続して形成してある。
【００６７】
また、第１のカバー基板２は、センサ本体１側と反対側の表面の周部の全周に亘って、枠状（矩形枠状）の第１の封止用接合金属層６８が形成されており、上述の複数の第１の接続用接合金属層５９が第１の封止用接合金属層６８よりも内側で前記表面上に形成されている。要するに、第１のカバー基板２は、第１の封止用接合金属層６８と各接続用接合金属層６９とを同一平面上に形成してある。また、第１の封止用接合金属層６８は、第１のカバー基板２の上記表面に形成されて第５貫通配線２８と第６貫通配線４６との相対的な位置関係を調整する再配線６１を介して第５貫通配線２８と電気的に接続されている。
【００６８】
第１の封止用接合金属層６８および第１の接続用接合金属層６９は、接合用のＡｕ膜と第１のガラス基板２０との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の封止用接合金属層６８および第１の接続用接合金属層６９は、第１のガラス基板２０上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第１の接続用接合金属層６９と第１の封止用接合金属層６８とは同一の金属材料により形成されているので、第１の接続用接合金属層６９と第１の封止用接合金属層６８とを同時に形成することができるとともに、第１の接続用接合金属層６９と第１の封止用接合金属層６８とを略同じ厚さに形成することができる。なお、第１の封止用接合金属層６８および第１の接続用接合金属層６９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と第１のガラス基板２０との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００６９】
上述の第１のカバー基板２に対して、外部接続用電極形成基板４は、第１のカバー基板２側の表面において空隙形成用凹部４８の周部に、各第４貫通配線４４それぞれと電気的に接続された複数の第２の接続用接合金属層５９が形成されている。また、外部接続用電極形成基板４は、第１のカバー基板２側の表面の周部の全周に亘って枠状（矩形枠状）の封止用接合金属層５８が形成されており、上述の複数の第２の接続用接合金属層５９が第２の封止用接合金属層５８よりも内側に配置されている（ここで、第２の封止用接合金属層５８と第２の接続用接合金属層５９とは同一平面上に同一厚さで形成してある）。ここにおいて、第２の接続用接合金属層５９は、外周形状が細長の長方形状であり、長手方向の一端部が第４貫通孔配線４４と接合されており、他端部が第１の接続用接合金属層６９と接合される。
【００７０】
第２の封止用接合金属層５８および第２の接続用接合金属層５９は、接合用のＡｕ膜と絶縁膜４３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の封止用接合金属層５８および第２の接続用接合金属層５９は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第２の接続用接合金属層５９と第２の封止用接合金属層５８とは同一の金属材料により形成されているので、第２の接続用接合金属層５９と第２の封止用接合金属層５８とを同時に形成することができるとともに、第２の接続用接合金属層５９と第２の封止用接合金属層５８とを略同じ厚さに形成することができる。なお、第２の封止用接合金属層５８および第２の接続用接合金属層５９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００７１】
ところで、第１のカバー基板２と外部接続用電極形成基板（貫通孔配線形成基板）４とは、第１の封止用接合金属層６８と第２の封止用接合金属層５８とが全周に亘って接合されるとともに、第１の接続用接合金属層６９と第２の接続用接合金属層５９とが接合されている。ここにおいて、本実施形態では、第１のカバー基板２と外部接続用電極形成基板４との接合方法として、常温接合法を採用している。常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第１の封止用接合金属層６８と第２の封止用接合金属層５８とを直接接合するのと同時に、第１の接続用接合金属層６９と第２の接続用接合金属層５９とを直接接合している。なお、第１のカバー基板２と外部接続用電極形成基板４との接合方法は常温接合法に限らず、例えば、適宜の加熱条件下で荷重を印加する直接接合法でもよい。
【００７２】
また、上述のＩＣ部Ｅ２では、多層配線技術を利用してセンサ本体１における当該ＩＣ部Ｅ２の占有面積の縮小化を図っており、図３に示すように、層間絶縁膜やパッシベーション膜などからなる多層構造部７１が形成され、当該多層構造部７１の表面側にそれぞれ導電性ポリシリコン層からなる複数個（図３には、１個のみ図示してある）の電極７２および接合用導電性層７３を露出させてあり、各電極７２に、第２貫通配線２２あるいは第３貫通配線２３が適宜接続されている。なお、ＩＣ部Ｅ２は、各電極７２および接合用導電性層７３の表面がセンサ部Ｅ１の支持部１７の表面と面一になるように、当該ＩＣ部Ｅ２における第１の半導体基板１０の表面をセンサ部Ｅ１において支持部１７となる部位に比べて後退させてあるが、これに限らず、第１のカバー基板２においてＩＣ部Ｅ２に対応する部位にあらかじめ凹部を形成してもよい。また、本実施形態では、ＩＣ部Ｅ２と第２のカバー基板３との間に空隙が形成されているが、ＩＣ部Ｅ２と第２のカバー基板３との間に空隙を設けずにＩＣ部Ｅ２を第２のカバー基板３に接合してもよい。
【００７３】
また、第１のカバー基板２の各第１貫通配線２１、各第２貫通配線２２、各第３貫通配線２３、および第５貫通配線２８それぞれは、第１のガラス基板２０の厚み方向に貫設したテーパ状の貫通孔２０ａの内周面に沿って形成してある。ここで、第１のカバー基板２は、各貫通孔２０ａを、センサ本体１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してある。ここで、第１のカバー基板２の各貫通孔２０ａは、サンドブラスト法により形成してあるが、サンドブラスト法に限定するものではなく、貫通孔２０ａの形状や第１のカバー基板２の基板材料によってはドリル加工法やエッチング法などを適宜採用してもよい。
【００７４】
また、第１のカバー基板２に形成する各第１貫通配線２１、各第２貫通配線２２、各第３貫通配線２３および第５貫通配線２８の材料としては、例えば、Ｃｒ、Ｃｕ、Ｎｉ、Ｐａ、Ａｕなどを採用すればよい。また、各第１貫通配線２１、各第２貫通配線２２、各第３貫通配線２３および第５貫通配線２８は、例えば、めっきにより形成すればよいが、めっき法に限らず、例えば、蒸着法やＣＶＤ法やスパッタ法などでもよい。
【００７５】
ところで、本実施形態の静電容量型加速度センサのセンサ部Ｅ１の錘部１３は、錘部１３のｘ軸方向の中心線（ここでは、一対のトーションビーム１２，１２を結ぶ直線に一致する）におけるｙ軸方向の一方側と他方側とで、一方側の平面サイズを他方側の平面サイズよりも大きくすることにより互いに質量を異ならせてあり、錘部１３の重心がｙ軸方向の上記一方側にずれている。なお、錘部１３の重心を横方向にずらすための構造は、本実施形態の構造に限定するものではなく、例えば、上記一方側と上記他方側とで平面サイズを同じとして、上記他方側の部分において第２のカバー基板３に対向する面に質量調整用の凹部を形成した構造としてもよい。
【００７６】
ここで、本実施形態の静電容量型加速度センサの基本的な動作例について説明するが、以下では、説明の便宜上、図１（ａ）における上側の固定電極２５の符号を２５Ａ、下側の固定電極２５の符号を２５Ｂ、上側の可動電極１５の符号を１５Ａ、下側の可動電極１５の符号を１５Ｂとして説明する。
【００７７】
錘部１３に関してｙ軸方向の上記一方側と上記他方側とで互いに質量が上述のように異なっているので、静電容量型加速度センサにｚ軸の負方向の加速度がかかると、錘部１３には、ｚ軸の正方向に慣性力が発生する。
【００７８】
上述のようにｚ軸の正方向に慣性力が発生すると、錘部１３が一対のトーションビーム１２，１２を回動軸として回動（回転変位）して可動電極１５Ａ，１５Ｂと固定電極２５Ａ，２５Ｂとの間の各ギャップ長が変化し、センシング用の各コンデンサ（可変容量コンデンサ）の静電容量が変化する。
【００７９】
ここにおいて、静電容量型加速度センサに加速度がかかっていない状態での各コンデンサの静電容量をＣ０とし、ｚ軸の負方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａとで構成されるセンシング用のコンデンサの静電容量をＣＡ、可動電極１５Ｂと固定電極２５Ｂとで構成されるセンシング用のコンデンサの静電容量をＣＢとすれば、
ＣＡ＝Ｃ０＋ΔＣ
ＣＢ＝Ｃ０−ΔＣ
となる。ここで、２個のコンデンサの静電容量の差分値（＝ＣＡ−ＣＢ）は２ΔＣとなる。
【００８０】
本実施形態の静電容量型加速度センサでは、（ＣＡ−ＣＢ）の静電容量の変化に基づいて、ｚ軸方向に作用した加速度を検出することができる。したがって、ＩＣ部Ｅ２から両可動電極１５Ａ，１５Ｂと固定電極２５Ａ，２５Ｂとの間に直流バイアス電圧を印加しておけば、対となる可動電極１５Ａ，１５Ｂと固定電極２５Ａ，２５Ｂとの間には静電容量の変化に応じて微小な電圧変化が生じるから、ＩＣ部Ｅ２において、この電圧変化に基づいてｚ軸方向に作用した加速度を検出することができる。
【００８１】
以上説明した本実施形態の静電容量型加速度センサによれば、センサ部Ｅ１とＩＣ部Ｅ２とが空間的に分離して配置されており両者の間に隙間１９が形成されていることによる寄生容量の低減を図れ、しかも、センサ部Ｅ１とＩＣ部Ｅ２とが、低誘電率基板を用いた第１のカバー基板２に形成されてセンサ部Ｅ１に電気的に接続された第１貫通配線２１と、第１のカバー基板２に形成されＩＣ部Ｅ２に電気的に接続された第２貫通配線２２と、第１のカバー基板２におけるセンサ部Ｅ１およびＩＣ部Ｅ２とは反対側の表面に設けられ第１貫通配線２１と第２貫通配線２２とを繋ぐ表面配線２６とで電気的に接続されているので、第１のカバー基板２の表面に沿って形成された表面配線２６と当該表面配線２６と寄生容量を形成してしまう他の導体部（例えば、フレーム部１１など）との間の距離を長くすることができて寄生容量を低減できるから、小型化を図りつつ高性能化が可能となる。
【００８２】
また、本実施形態の静電容量型加速度センサでは、センサ部Ｅ１およびＩＣ部Ｅ２を囲む枠状に形成されて第１のカバー基板２と第２のカバー基板３との間に介在し、第１のカバー基板２および第２のカバー基板３とともにセンサ部Ｅ１およびＩＣ部Ｅ２を密封する導電性のフレーム部１１を有しているので、外部からの電磁ノイズの影響を低減でき、Ｓ／Ｎ比の向上による高性能化を図れる。なお、第１のカバー基板２と第２のカバー基板３とでセンサ部Ｅ１およびＩＣ部Ｅ２を封止するようにしてもよく、この場合は、フレーム部１１は必ずしも設ける必要はない。
【００８３】
また、本実施形態の静電容量型加速度センサでは、第１のカバー基板２の上記表面側に接合される外部接続用電極形成基板４を備え、外部接続用電極形成基板４は、第２の半導体基板４０を用いて形成され第１のカバー基板２側とは反対側の表面に複数の外部接続用電極４５が形成され、ＩＣ部Ｅ２と各外部接続用電極４５とが、第１のカバー基板２に形成された第３貫通配線２３および外部接続用電極形成基板４に形成された第４貫通配線４４を介して電気的に接続されているので、平面サイズの小型化を図れるとともに、半田リフローなどによる表面実装が可能となる。また、本実施形態の静電容量型加速度センサでは、また、センサ部Ｅ１とＩＣ部Ｅ２との間の信号経路となる表面配線２６と外部接続用電極形成基板４との間に空隙４７が設けられていることにより、センサ部Ｅ１とＩＣ部Ｅ２との間の信号経路に外部からのノイズが重畳されるのを抑制することができてＳ／Ｎ比の向上を図れる。なお、外部接続用電極形成基板４は、必ずしも設ける必要はなく、外部接続用電極形成基板４を設けない場合には、例えば、上述の再配線６０，６１を設ける代わりに、ＩＣ部Ｅ２およびフレーム部１１それぞれに電気的に接続されるパッドを外部接続用電極として、第２のカバー基板２におけるセンサ本体１側とは反対の上記表面側に形成するようにしてもよい。
【００８４】
また、本実施形態の静電容量型加速度センサでは、外部接続用電極形成基板４にグランド電極４９が形成されており、フレーム部１１とグランド電極４９とが第１のカバー基板２に形成された第５貫通配線２８および外部接続用電極形成基板４に形成された第６貫通配線４６を介して電気的に接続されているので、センサ部Ｅ１とＩＣ部Ｅ２とを囲むフレーム部１１の電位が安定し、外部からの電磁ノイズがセンサ部Ｅ１およびＩＣ部Ｅ２へ与える影響を低減でき、Ｓ／Ｎ比の向上を図れる。
【００８５】
また、本実施形態では、第１のカバー基板２の上記表面に、第３貫通配線２３と第４貫通配線４４との相対的な位置関係を調整する再配線６０が設けられているので、外部からの電磁ノイズがセンサ部Ｅ１とＩＣ部Ｅ２との間の表面配線２６へ与える影響を低減でき、Ｓ／Ｎ比の向上を図れる。
【００８６】
（実施形態２）
本実施形態の静電容量型センサである静電容量型加速度センサの基本構成は実施形態１と略同じであり、図４に示すように、第２のカバー基板３におけるセンサ部Ｅ１およびＩＣ部Ｅ２とは反対側の表面に導電性材料（例えば、Ａｕなど）からなる導電性層３８が形成され、導電性層３８が第２のカバー基板３に形成された第７貫通配線３７を介してフレーム部１１と電気的に接続されている点が相違するだけである。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００８７】
第２のカバー基板３の第７貫通配線３７は、第２のガラス基板３０の厚み方向に貫設したテーパ状の貫通孔３０ａの内周面に沿って形成してある。ここで、第２のカバー基板３は、貫通孔３０ａを、センサ本体１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してある。ここで、第２のカバー基板３の貫通孔３０ａは、サンドブラスト法により形成してあるが、サンドブラスト法に限定するものではなく、貫通孔３０ａの形状や第２のカバー基板３の基板材料によってはドリル加工法やエッチング法などを適宜採用してもよい。
【００８８】
また、第２のカバー基板３に形成する第７貫通配線３７の材料としては、例えば、Ｃｒ、Ｃｕ、Ｎｉ、Ｐａ、Ａｕなどを採用すればよい。また、第７貫通配線３７は、例えば、めっきにより形成すればよいが、めっき法に限らず、例えば、蒸着法やＣＶＤ法やスパッタ法などでもよい。また、第７貫通配線３７の材料と導電性層３８の材料とを同じとすれば、第７貫通配線２７と導電性層３８とを同時に形成することも可能となる。なお、第２のカバー基板３の導電性層３８は、第２のガラス基板３０におけるセンサ本体１側とは反対の表面において、少なくとも、当該導電性層３８の厚み方向への投影面内にセンサ部ＩＣ１およびＩＣ部Ｅ２が収まり且つ当該投影面内にフレーム部１１の一部が重なるように設定したエリアに形成することが、シールド機能の観点から好ましく、貫通孔３０ａを除いた略全面に形成するようにしてもよい。
【００８９】
以上説明した本実施形態の静電容量型加速度センサによれば、第２のカバー基板３におけるセンサ部Ｅ１およびＩＣ部Ｅ２とは反対側の表面に形成される導電性層３８が、第２のカバー基板３に形成された第７貫通配線３７を介してフレーム部１１と電気的に接続されているので、実施形態１の静電容量型加速度センサに比べて、外部からの電磁ノイズがセンサ部Ｅ１およびＩＣ部Ｅ２へ与える影響をより低減でき、Ｓ／Ｎ比のより一層の向上を図れる。
【００９０】
なお、上記各実施形態では、静電容量型センサとして、検出対象の物理量が加速度である静電容量型加速度センサを説明したが、これに限らず、例えば、検出対象の物理量が圧力である静電容量型圧力センサや、検出対象の物理量が角速度である静電容量型のジャイロセンサなどでもよく、静電容量型圧力センサを構成する場合には、例えば、上述の支持部１７の内側に、可動電極１５，１５を有する錘部１３およびトーションビーム１２，１２を形成する代わりに、１つの可動電極を有するダイヤフラム部を設けるようにするとともに第１のカバー基板２に１つの固定電極を設けるようにし、第２のカバー基板３に、センサ部Ｅ１においてダイヤフラム部と支持部１７とで囲まれた空間に連通する圧力導入孔を形成すればよい。また、上記各実施形態では、ｚ軸方向の加速度を検出する静電容量型加速度センサについて説明したが、ｚ軸方向に限らず、ｘ軸方向とｙ軸方向とｚ軸方向との少なくとも１軸方向の加速度を検出するものであればよく、３軸方向の加速度を検出するものでもよい。
【符号の説明】
【００９１】
Ｅ１  センサ部
Ｅ２  ＩＣ部
２  第１のカバー基板
３  第２のカバー基板
４  外部接続用電極形成基板
１０  第１の半導体基板
１１  フレーム部
１５  可動電極
１７  支持部
１９  隙間
２０  第１のガラス基板（低誘電率基板）
２１  貫通配線（第１貫通配線）
２２  貫通配線（第２貫通配線）
２３  貫通配線（第３貫通配線）
２５  固定電極
２６  表面配線
２８  貫通配線（第５貫通配線）
３０  第２のガラス基板（低誘電率基板）
３７  導電性層
３８  貫通配線（第７貫通配線）
４０  第２の半導体基板
４４  貫通配線（第４貫通配線）
４５  外部接続用電極
４６  貫通配線（第６貫通配線）
４７  空隙
４９  グランド電極
６０  再配線
【図１】
2011095010.tif 000003
【図２】
2011095010.tif 000004
【図３】
2011095010.tif 000005
【図４】
2011095010.tif 000006
【図５】
2011095010.tif 000007
【図６】
2011095010.tif 000008
【図７】
2011095010.tif 000009