(57)【要約】【課題】半導体製造装置はプロセス電源装置などの補機類が多く、制御機器や配線が占有するスペースを極力低減させたい。【解決手段】各機器に合わせた入出力回路を実装した基板を準備し、各機器の近傍に実装する。前記基板とコントローラとはフィールドネットワークで接続する。前記基板にはＣＰＵを搭載し、ＣＰＵには通信プログラムを搭載し、ＣＰＵと接続されるハードウェア回路に入出力回路の点数の情報が書き込まれ、ＣＰＵより入出力回路の点数の情報を読み出せるようにする。【選択図】図２
2011049268.tif 000002
【特許請求の範囲】
【請求項１】
半導体製造装置の制御装置において、
コントローラと複数種類の入出力回路を実装した入出力回路基板により構成され、該コントローラと該基板の間はフィールドネットワークで接続され、該基板にはＣＰＵが実装され、該ＣＰＵにはフィールドネットワークの通信プログラムが実装され、前記入出力回路の点数が、該ＣＰＵに接続されたハードウェア回路に書き込まれ、該入出力回路の点数を該ＣＰＵより読み出すことができることを特徴とする半導体製造装置の制御装置。
【請求項２】
請求項１に記載の半導体製造装置の制御装置において、
該ハードウェア回路はユーザにより再構成可能な論理回路素子により実現することを特徴とした半導体製造装置の制御装置。
【請求項３】
コントローラと複数種類の入出力回路を実装した入出力回路基板により構成され、該コントローラと該基板の間はフィールドネットワークで接続され、該基板にはＣＰＵが実装された半導体製造装置の制御装置による制御方法において、
該ＣＰＵに実装された通信プログラムであって、入出力回路の点数をＣＰＵ外部のハードウェア回路より読み出すことを特徴とする半導体製造装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマエッチング装置などの半導体製造装置の制御装置及び制御方法に関する。
【背景技術】
【０００２】
プラズマエッチング装置などの半導体製造装置は、マスフローコントローラ、ターボ分子ポンプ、などのプロセスガス制御装置、直流電源、ＲＦ電源などのプロセス電源装置、ウエハ搬送用ロボットなどの搬送装置など、多くの機器により構成され、これらを同期させて制御することが要求される。これらの機器は半導体製造装置を統括して制御するコントローラと、アナログ入出力回路、ディジタル入出力回路、シリアル通信インターフェースなどの各種の入出力回路で接続される。
【０００３】
例えば、特許文献１に示される半導体製造装置の制御装置においては、Ｉ／Ｏユニットと呼ばれる各入出力回路を実装したユニットが装置内に実装され各機器と接続される。Ｉ／ＯユニットとコントローラはＩ／Ｏチャンネルバスと呼ばれるバスで接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９２４０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１に、従来の半導体製造装置の制御装置を示すブロック図を示す。装置の制御を統括するコントローラ２１がＩ／Ｏチャンネルバス１５０を介してＩ／Ｏユニット３２０と接続されている。Ｉ／Ｏユニット３２０は、通信制御部３２２と入出力回路３２６により構成され、入出力回路３２６は、アナログ入出力基板、ディジタル入出力基板などの、機能ごとに分けられた複数の基板により構成されている。この入出力回路３２６と各機器が配線により接続される。
【０００６】
上記の構成において、Ｉ／Ｏユニット３２０は複数の基板を実装した箱形状のユニットになっており、装置内の実装スペースの多くの部分を占有している。また、Ｉ／Ｏユニット３２０と各機器とを接続する配線が煩雑になることが多い。
【０００７】
半導体製造装置はプロセス電源装置などの補機類が多く、制御機器や配線が占有するスペースを極力低減させたいという課題がある。
【課題を解決するための手段】
【０００８】
上記の課題を解決する方法として、各機器に合わせた入出力回路を実装した基板を準備し、各機器の近傍に実装する。また、前記基板にはＣＰＵを実装し、ＣＰＵには通信プログラムを実装し、前記基板とコントローラの間を産業機器向けのオープン規格の通信、いわゆるフィールドネットワークで接続する。
【０００９】
これにより、前記基板と各機器の間の配線を単純化し、また、前記基板とコントローラとの間は１本のフィールドネットワークの配線で接続することにより、配線のボリュームを少なくする。また、入出力回路を基板で実現し、装置内に分散配置することにより、実装の自由度を増化させ、装置内のスペースを有効に活用し、ひいては、制御機器が占有するスペースを低減する。
【００１０】
前記基板において、入出力回路の種類、および、点数は接続される機器に合わせて変更する。これにより前記基板を最適なサイズ、および、コストで実現する。
また、前記基板において、入出力回路の種類については、一般に半導体製造装置に使用される機器に使用される入出力回路の種類に限定して準備し、点数については、接続される機器に合わせて変更するものとする。
【００１１】
各入出力回路の点数は、ＣＰＵに接続されるハードウェア回路にその情報を書き込んでおき、通信プログラムには書き込まないことにする。これにより、各入出力回路の点数を接続される機器に合わせて変更しても通信プログラムを変更する必要が無く、通信プログラムのバージョン管理と入出力回路の点数の変更を独立して実施する。
【発明の効果】
【００１２】
本発明の構成により、半導体製造装置において、装置内の配線のボリュームを少なくすることができ、かつ、制御機器が占有するスペースを低減することができる。
【００１３】
また、上記基板に実装されるＣＰＵに実装される通信プログラムのバージョン管理と入出力回路の点数の変更を独立して実施することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は従来の半導体製造装置の制御装置を示すブロック図である。
【図２】図２は本発明の半導体製造装置の制御装置の一実施例を示すブロック図である。
【図３】図３は本発明の半導体製造装置の制御方法の一実施例を示すフロー図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【実施例】
【００１６】
図２に、本発明の半導体製造装置の制御装置の一実施例を示すブロック図を示す。接続される機器に合わせて入出力回路を実装したＩ／Ｏ基板２３〜２６を装置内に分散させて実装する。
【００１７】
各Ｉ／Ｏ基板２３〜２６はフィールドネットワーク２２によりコントローラ２１と接続する。尚、図２では、Ｉ／Ｏ基板２３〜２６が４枚のケースを示したが、これは４枚より多くても、また、少なくてもよく、装置内の機器の配置に合わせて実装するのがよい。
【００１８】
Ｉ／Ｏ基板２３〜２６は、ＣＰＵ１、ＦＰＧＡ（ユーザにより再構成可能な論理回路素子：Field Programmable Gate Array）２、アナログ入力回路１１、アナログ出力回路１２、ディジタル入力回路１３、ディジタル出力回路１４、シリアル通信インターフェース１５、パルスモータインターフェース１６により構成される。
【００１９】
入出力回路として、アナログ入力回路１１、アナログ出力回路１２、ディジタル入力回路１３、ディジタル出力回路１４、シリアル通信インターフェース１５、パルスモータインターフェース１６の６種類の入出力回路を設けた理由は、半導体製造装置に使用されるほとんどの機器について、これらの入出力回路があれば接続可能だからである。
【００２０】
尚、本実施例では入出力回路を上記の６種類としたが、予め使用することが分かっている入出力回路が他にあれば、上記以外の入出力回路を実装できるようにしてもよい。
【００２１】
各入出力回路１１〜１６の点数は、接続される機器に合わせて変更する。無論、入出力回路のうちのいくつかについて実装されない場合（即ち、点数がゼロの場合）があってもよい。
【００２２】
ＣＰＵ１には、通信プログラム４が搭載され、トランシーバ３を介してフィールドネットワーク２２のインターフェースを実現し、コントローラ２１と入出力データのやり取りをし、コントローラ２１は、Ｉ／Ｏチャンネルバス１５０を介して操作表示手段２００と入出力データのやり取りを行う。
【００２３】
また、これらの入出力データを、ＦＰＧＡ２を介して、各入出力回路１１〜１６の入出力の処理を実施する。
【００２４】
ＦＰＧＡ２は、ＣＰＵ１と入出力データをやり取りする入出力データメモリ５と、インターフェース回路７、および、各入出力回路の点数が書き込まれた入出力回路点数メモリ６より構成される。
【００２５】
入出力回路の点数が変更される場合にはインターフェース回路７を書き換えることになるが、各入出力回路の点数が書き込まれた入出力回路点数メモリ６の内容も合わせて変更する。
【００２６】
図３に、本発明におけるＩ／Ｏ基板２３〜２６内に実装され通信インターフェースを実現する通信プログラム４の一実施例を示すフロー図を示す。
【００２７】
通信プログラム４は、コントローラ２１との通信及び各入出力回路１１〜１６の入出力の処理を開始する前に、ステップ３１において各入出力回路１１〜１６の点数を入出力回路点数メモリ６から読み出す。
【００２８】
続いて、ステップ３２〜４２により、コントローラ２１との通信、および、各入出力回路１１〜１６の入出力の処理を開始する。
【００２９】
まず、ステップ３２において、コントローラ２１との通信により出力データを読み出す。
【００３０】
続いて、ステップ３３〜３６のアナログ入力の処理を実施する。ステップ３３においてカウンタｉの値を１にリセットする。続いて、ステップ３４においてカウンタｉとステップ３１において読み出したアナログ入力回路１１の点数を比較し、読み出していないアナログ入力回路１１の信号が無いかどうか判別する。
【００３１】
読み出していないアナログ入力回路の信号がある場合は、ステップ３５においてアナログ入力のｉ番目の信号を読み出し、ステップ３６においてカウンタｉを１進めてステップ３４に戻る。ステップ３４において読み出していないアナログ入力回路の信号が無いと判別される場合は、アナログ入力の処理を終了する。
【００３２】
続いて、ステップ３７〜４１においてアナログ入力の処理と同様に各入出力回路１２〜１６の入出力の処理を実施し、最後にステップ４２によりコントローラ２１に入力データを送信する。ステップ４２の終了後はステップ３２に戻り、ステップ３２〜４２の処理を繰り返す。
【符号の説明】
【００３３】
１  ＣＰＵ
２  ＦＰＧＡ
３  トランシーバ
４  通信プログラム
５  入出力データメモリ
６  入出力回路点数メモリ
７  インターフェース回路
１１  アナログ入力回路
１２  アナログ出力回路
１３  ディジタル入力回路
１４  ディジタル出力回路
１５  シリアル通信インターフェース
１６  パルスモータインターフェース
２１  コントローラ
２２  フィールドネットワーク
２３〜２６  Ｉ／Ｏ基板
１５０  Ｉ／Ｏチャンネルバス
２００  操作表示手段
【図１】
2011049268.tif 000003
【図２】
2011049268.tif 000004
【図３】
2011049268.tif 000005