(57)【要約】【課題】デバイス特性としてスイッチング損失が異なる複数種類のスイッチング素子が混在するインバータにおいて、スイッチング損失を低減できるインバータの制御方法を提供する。【解決手段】スイッチングレグ１０ｕの一対のスイッチング素子Ｔ１，Ｔ２は、スイッチングレグ１０ｕ，１０ｖ，１０ｗの各々のスイッチング損失のうち最も大きいスイッチング損失を有する素子である。３つの出力端Ｐｕ、Ｐｖ，Ｐｗから出力されるべき電圧Ｖ*に応じて決定される休止相についての２つの候補がスイッチングレグ１０ｕを含んでいるときには、休止相としてスイッチングレグ１０ｕを選択して一対のスイッチング素子Ｔ１，Ｔ２の切り替えを休止する。【選択図】図１
2011066954.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の入力端（Ｐ１，Ｐ２）と、
各々が、前記第１及び前記第２の入力端の間で相互に直列に接続された一対のスイッチング素子（Ｔ１〜Ｔ６）を有して互いに並列に接続される第１乃至第３のスイッチングレグ（１０ｕ，１０ｖ，１０ｗ）と、
それぞれ前記複数のスイッチングレグに対して前記一対のスイッチング素子の間に接続される３つの出力端（Ｐｕ，Ｐｖ，Ｐｗ）と
を備えるインバータ（１）に対して、繰り返し現れる所定期間の各々にて、前記第１乃至前記第３のスイッチングレグの何れか一つを休止相として前記一つの前記一対のスイッチング素子の切り替えを休止し、残りの二つが有する前記一対のスイッチング素子を互いに排他的に切り替える、二相変調方式によって制御を行うインバータ制御方法であって、
前記第１のスイッチングレグの前記一対のスイッチング素子は、前記第１乃至前記第３のスイッチングレグの各々が有する前記一対のスイッチング素子のスイッチング損失のうち最も大きいスイッチング損失を有する素子であり、
前記３つの出力端から出力されるべき電圧（Ｖ*）に対応する前記休止相についての２つの候補が前記第１のスイッチングレグを含んでいるときには、前記休止相として前記第１のスイッチングレグを選択して前記第１のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する、インバータの制御方法。
【請求項２】
前記第２のスイッチングレグ（１０ｖ）の前記一対のスイッチング素子（Ｔ３，Ｔ４）は、前記第１のスイッチングレグ（１０ｕ）の前記一対のスイッチング素子（Ｔ１，Ｔ２）のスイッチング損失よりも小さく、前記第３のスイッチングレグ（１０ｗ）の前記一対のスイッチング素子（Ｔ５，Ｔ６）のスイッチング損失よりも大きいスイッチング損失を有する素子であり、
前記２つの候補が前記第２及び前記第３のスイッチングレグであるときには、前記休止相として前記第２のスイッチングレグを休止して前記第２のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する、請求項１に記載のインバータの制御方法。
【請求項３】
一の前記所定期間（Ｔ）において前記２つの候補が前記第２及び前記第３のスイッチングレグ（１０ｖ，１０ｗ）であるときに前記休止相として前記第２のスイッチングレグを選択して前記第２のスイッチングレグの前記一対のスイッチング素子（Ｔ３，Ｔ４）の切り替えを休止し、他の一の前記所定期間において前記２つの候補が前記第２及び前記第３のスイッチングレグであるときに前記休止相として前記第３のスイッチングレグを選択して前記第３のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する、請求項１に記載のインバータの制御方法。
【請求項４】
前記第１及び前記第２のスイッチングレグの各々の前記一対のスイッチング素子のスイッチング損失は略等しく、
一の前記所定期間において前記２つの候補が前記第１及び前記第２のスイッチングレグであるときに前記休止相として前記第１のスイッチングレグを選択して前記第１のスイッチングレグの前記一対のスイッチング素子の切り替えを休止し、他の一の前記所定期間において前記２つの候補が前記第１及び前記第２のスイッチングレグであるときに前記休止相として前記第２のスイッチングレグを選択して前記第２のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する、請求項１に記載のインバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータの制御方法に関し、特に複数種類のスイッチングデバイスを有するインバータの制御方法に関する。
【背景技術】
【０００２】
特許文献１には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と、ＭＯＳ電界効果トランジスタとを有する三相インバータが記載されている。特許文献１では三相インバータが有する上側スイッチング素子としてＩＧＢＴが採用され、三相インバータが有する下側スイッチング素子としてＭＯＳ電界効果トランジスタが採用されている。
【０００３】
三相インバータは、所定期間において１相の上側スイッチング素子及び下側スイッチング素子を休止相として、そのスイッチ状態の切り替えを休止する二相変調方式によって制御されている。そして、常に下側スイッチング素子が常に導通するように、休止相が選択されている。これにより、デバイス特性として導通損失の低いＭＯＳ電界効果トランジスタに優先的に電流を流し、以って導通損失を低減している。
【０００４】
なお本件に関連する技術として特許文献２が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−７４８５８号公報
【特許文献２】特許第４１５８７１５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の技術においては、所定期間で上側スイッチング素子を導通させてスイッチ状態を固定し、他の所定期間で下側スイッチング素子を導通させて固定している。
【０００７】
しかしながら、デバイス特性としてスイッチング損失の小さいスイッチング素子と、デバイス特性としてスイッチング損失の大きいスイッチング素子とが混在するインバータについてはなんら考慮されていない。
【０００８】
そこで、本発明は、デバイス特性としてスイッチング損失が異なる複数種類のスイッチング素子が混在するインバータにおいて、スイッチング損失を低減できるインバータの制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかるインバータの制御方法の第１の態様は、第１および第２の入力端（Ｐ１，Ｐ２）と、各々が、前記第１及び前記第２の入力端の間で相互に直列に接続された一対のスイッチング素子（Ｔ１〜Ｔ６）を有して互いに並列に接続される第１乃至第３のスイッチングレグ（１０ｕ，１０ｖ，１０ｗ）と、それぞれ前記複数のスイッチングレグに対して前記一対のスイッチング素子の間に接続される３つの出力端（Ｐｕ，Ｐｖ，Ｐｗ）とを備えるインバータ（１）に対して、繰り返し現れる所定期間の各々にて、前記第１乃至前記第３のスイッチングレグの何れか一つを休止相として前記一つの前記一対のスイッチング素子の切り替えを休止し、残りの二つが有する前記一対のスイッチング素子を互いに排他的に切り替える、二相変調方式によって制御を行うインバータ制御方法であって、前記第１のスイッチングレグの前記一対のスイッチング素子は、前記第１乃至前記第３のスイッチングレグの各々が有する前記一対のスイッチング素子のスイッチング損失のうち最も大きいスイッチング損失を有する素子であり、前記３つの出力端から出力されるべき電圧（Ｖ*）に対応する前記休止相についての２つの候補が前記第１のスイッチングレグを含んでいるときには、前記休止相として前記第１のスイッチングレグを選択して前記第１のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する。
【００１０】
本発明にかかるインバータの制御方法の第２の態様は、第１の態様にかかるインバータの制御方法であって、前記第２のスイッチングレグ（１０ｖ）の前記一対のスイッチング素子（Ｔ３，Ｔ４）は、前記第１のスイッチングレグ（１０ｕ）の前記一対のスイッチング素子（Ｔ１，Ｔ２）のスイッチング損失よりも小さく、前記第３のスイッチングレグ（１０ｗ）の前記一対のスイッチング素子（Ｔ５，Ｔ６）のスイッチング損失よりも大きいスイッチング損失を有する素子であり、前記２つの候補が前記第２及び前記第３のスイッチングレグであるときには、前記休止相として前記第２のスイッチングレグを休止して前記第２のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する。
【００１１】
本発明にかかるインバータの制御方法の第３の態様は、第１の態様にかかるインバータの制御方法であって、一の前記所定期間（Ｔ）において前記２つの候補が前記第２及び前記第３のスイッチングレグ（１０ｖ，１０ｗ）であるときに前記休止相として前記第２のスイッチングレグを選択して前記第２のスイッチングレグの前記一対のスイッチング素子（Ｔ３，Ｔ４）の切り替えを休止し、他の一の前記所定期間において前記２つの候補が前記第２及び前記第３のスイッチングレグであるときに前記休止相として前記第３のスイッチングレグを選択して前記第３のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する。
【００１２】
本発明にかかるインバータの制御方法の第４の態様は、第１の態様にかかるインバータの制御方法であって、前記第１及び前記第２のスイッチングレグの各々の前記一対のスイッチング素子のスイッチング損失は略等しく、一の前記所定期間において前記２つの候補が前記第１及び前記第２のスイッチングレグであるときに前記休止相として前記第１のスイッチングレグを選択して前記第１のスイッチングレグの前記一対のスイッチング素子の切り替えを休止し、他の一の前記所定期間において前記２つの候補が前記第１及び前記第２のスイッチングレグであるときに前記休止相として前記第２のスイッチングレグを選択して前記第２のスイッチングレグの前記一対のスイッチング素子の切り替えを休止する。
【発明の効果】
【００１３】
本発明にかかるインバータの制御方法の第１の態様によれば、スイッチングレグの候補に第１のスイッチングレグが含まれているときに、スイッチング損失の大きな第１のスイッチングレグの切り替えを休止している。よってスイッチング損失を低減できる。
【００１４】
本発明にかかるインバータの制御方法の第２の態様によれば、スイッチングレグの候補に第１のスイッチングレグが含まれていないときには、第３のスイッチングレグよりもスイッチング損失の大きい第２のスイッチングレグの切り替えを休止している。よって、スイッチング損失を低減できる。
【００１５】
本発明にかかるインバータの制御方法の第３の態様によれば、第２及び第３のスイッチングレグについて切り替えを休止できる所定期間の各々において、それぞれ第２及び第３のスイッチングレグの切り替えを休止しているので、第２及び第３のスイッチングレグの何れかに損失の発生が集中することを抑制できる。
【００１６】
本発明にかかるインバータの制御方法の第４の態様によれば、第１及び第２のスイッチングレグの切り替えを休止できる所定期間の各々において、それぞれ第１及び第２のスイッチングレグの切り替えを休止しているので、第１及び第２のスイッチングレグの何れかに損失の発生が集中することを抑制できる。
【図面の簡単な説明】
【００１７】
【図１】インバータの概念的な構成を示す図である。
【図２】電圧ベクトルを示す図である。
【発明を実施するための形態】
【００１８】
実施の形態．
図１に示すように、インバータ１は入力端Ｐ１，Ｐ２及び３つの出力端Ｐｕ〜Ｐｗに接続されている。入力端Ｐ１，Ｐ２の間には直流電圧が印加される。ここでは入力端Ｐ１に印加される電位は入力端Ｐ２に印加される電位よりも大きいものとする。
【００１９】
インバータ１はスイッチングレグ１０ｕ，１０ｖ，１０ｗを有している。
【００２０】
スイッチングレグ１０ｕは一対のスイッチング素子Ｔ１，Ｔ２と一対のダイオードＤ１，Ｄ２とを備えている。一対のスイッチング素子Ｔ１，Ｔ２は例えばトランジスタであって、入力端Ｐ１，Ｐ２の間で相互に直列に接続されている。例えばスイッチング素子Ｔ１のコレクタ端子が入力端Ｐ１に、スイッチング素子Ｔ２のエミッタ端子が入力端Ｐ２にそれぞれ接続される。スイッチング素子Ｔ１のエミッタ端子と、スイッチング素子Ｔ２のコレクタ端子とは共通して出力端Ｐｕに接続される。以下では、入力端Ｐ１と接続されるスイッチング素子Ｔ１を上側スイッチング素子Ｔ１とも呼び、入力端Ｐ２と接続されるスイッチング素子Ｔ２を下側スイッチング素子Ｔ２とも呼ぶ。
【００２１】
ダイオードＤ１はそのアノードを入力端Ｐ２側に、そのカソードを入力端Ｐ１側にそれぞれ向けて、スイッチング素子Ｔ１と並列に接続される。ダイオードＤ２はそのアノードを入力端Ｐ２側に、そのカソードを入力端Ｐ１側にそれぞれ向けて、スイッチング素子Ｔ２と並列に接続される。
【００２２】
スイッチングレグ１０ｖは一対のスイッチング素子Ｔ３，Ｔ４と一対のダイオードＤ３，Ｄ４とを備え、スイッチングレグ１０ｗは一対のスイッチング素子Ｔ５，Ｔ６と一対のダイオードＤ５，Ｄ６とを備えている。スイッチングレグ１０ｖ，１０ｗの構成はスイッチングレグ１０ｕと同様であるので詳細な説明は省略する。なお出力端Ｐｖはスイッチング素子Ｔ３，Ｔ４の間に接続され、出力端Ｐｗはスイッチング素子Ｔ５，Ｔ６の間に接続される。またスイッチング素子Ｔ３，Ｔ５をそれぞれ上側スイッチング素子Ｔ３，Ｔ５とも呼び、スイッチング素子Ｔ４，Ｔ６をそれぞれ下側スイッチング素子Ｔ４，Ｔ６とも呼ぶ。
【００２３】
かかるスイッチング素子Ｔ１〜Ｔ６の導通／非導通が後述するように制御部３によって適切に制御されることにより、インバータ１は入力端Ｐ１，Ｐ２の間の直流電圧を任意の周波数、振幅を有する交流電圧に変換し、これを出力端Ｐｕ，Ｐｖ，Ｐｗに印加する。これにより、出力端Ｐｕ，Ｐｖ，Ｐｗに接続される誘導性負荷（例えばモータ）２が駆動される。
【００２４】
またインバータ１において、スイッチングレグ１０ｕ，１０ｖ，１０ｗのいずれかが有する一対のスイッチング素子のスイッチング損失は、他が有する一対のスイッチング素子のスイッチング損失よりも大きい。なおここでいう、一対のスイッチング素子のスイッチング損失とは、一対のスイッチング素子のスイッチング損失の和と把握できる。また以下では、スイッチングレグの一対のスイッチング素子のスイッチング損失をスイッチングレグのスイッチング損失とも称する。
【００２５】
このようなスイッチングレグ１０ｕ，１０ｖ，１０ｗのスイッチング損失の大小関係はスイッチング素子Ｔ１〜Ｔ６として少なくとも２種類のスイッチング素子を用いることで実現される。
【００２６】
例えば、半導体としてＳｉ（シリコン）を用いたＳｉトランジスタと、半導体としてＳｉＣ（炭化シリコン）を用いたＳｉＣトランジスタとが、スイッチング素子Ｔ１〜Ｔ６として使用される。ＳｉＣトランジスタのスイッチ損失は、Ｓｉトランジスタのスイッチ損失よりも一桁以上小さいことが知られている。なおＳｉＣトランジスタはＳｉトランジスタと比較してコストが高く、スイッチング素子Ｔ１〜Ｔ６の全てに対してＳｉＣトランジスタを用いることはコストアップを招く。
【００２７】
またスイッチング素子Ｔ１〜Ｔ６として、絶縁ゲートバイポーラトランジスタと、ＭＯＳ電界効果トランジスタとを使用しても良く、同じ構造のトランジスタであるものの、そのチップサイズや不純物濃度などにより、スイッチング損失の異なるトランジスタを用いても良い。
【００２８】
このようにデバイス特性としてスイッチング損失の小さいスイッチング素子たる低損失スイッチング素子と、デバイス特性としてスイッチング損失の大きいスイッチング素子たる高損失スイッチング素子との少なくとも２種類が使用される。
【００２９】
かかる低損失スイッチング素子と、高損失スイッチング素子とは、各スイッチングレグ１０ｕ，１０ｖ，１０ｗ同士で比較したときにそのスイッチング損失の大小が生じるように、配置される。
【００３０】
例えば１つの低損失スイッチング素子と、５つの高損失スイッチング素子とが用いられる。この場合、スイッチング素子Ｔ１〜Ｔ６の任意のいずれか一つに低損失スイッチング素子が使用される。低損失スイッチング素子が使用されたスイッチング素子を有するスイッチングレグは、他のスイッチングレグよりも小さいスイッチング損失を有する。
【００３１】
また２つの低損失スイッチング素子と、４つの高損失スイッチング素子とが使用されても良い。この場合、スイッチング素子Ｔ１〜Ｔ６の任意のいずれか２つにそれぞれ低損失スイッチング素子が使用される。ただし、配置の仕方によって、スイッチングレグ１０ｕ，１０ｖ，１０ｗのスイッチング損失の大小関係の組み合わせが相違する。例えばスイッチング素子Ｔ１，Ｔ２に低損失スイッチング素子を使用すれば、一つのスイッチングレグ１０ｕのスイッチング損失が他の２つのスイッチングレグ１０ｖ，１０ｗのスイッチング損失よりも低く、２つのスイッチングレグ１０ｖ，１０ｗのスイッチング損失は互いに略等しい。また例えばスイッチング素子Ｔ１，Ｔ３に低損失スイッチング素子を使用すれば、２つのスイッチングレグ１０ｕ，１０ｖのスイッチング損失が互いに略等しく、２つのスイッチングレグ１０ｕ，１０ｖのスイッチング損失はスイッチングレグ１０ｗのスイッチング損失よりも小さい。
【００３２】
また３つの低損失スイッチング素子と、３つの高損失スイッチング素子とが使用されても良い。この場合、スイッチングレグ１０ｕ，１０ｖ，１０ｗの何れか一つが有する一対のスイッチング素子にそれぞれ低損失スイッチング素子が用いられ、残りの４つのスイッチング素子の任意のいずれか１つに低損失スイッチング素子が使用される。よって、一対のスイッチング素子の両方に低損失スイッチング素子が使用されたスイッチングレグが最も小さいスイッチング損失を有する。一対のスイッチング素子の何れか一方に低損失スイッチング素子が使用されたスイッチングレグが次いで小さいスイッチング損失を有する。
【００３３】
また４つの低損失スイッチング素子と、２つの高損失スイッチング素子とが使用されても良い。この場合、スイッチング素子Ｔ１〜Ｔ６の任意のいずれか４つにそれぞれ低損失スイッチング素子が使用されるとよい。ただし配置の仕方によってスイッチングレグ１０ｕ，１０ｖ，１０ｗのスイッチング損失の大小関係の組み合わせが相違する。例えばスイッチング素子Ｔ１〜Ｔ４に低損失スイッチング素子を使用すれば、２つのスイッチングレグ１０ｕ，１０ｖのスイッチング損失が他の一つのスイッチングレグ１０ｗのスイッチング損失よりも低く、２つのスイッチングレグ１０ｕ，１０ｖのスイッチング損失は互いに略等しい。また例えばスイッチング素子Ｔ１〜Ｔ３，Ｔ５に低損失スイッチング素子を使用すれば、一つのスイッチングレグ１０ｕのスイッチング損失は他の２つのスイッチングレグ１０ｖ，１０ｗのスイッチング損失よりも小さく、２つのスイッチングレグ１０ｖ，１０ｗのスイッチング損失は互いに略等しい。
【００３４】
また５つの低損失スイッチング素子と、１つの高損失スイッチング素子とが使用されても良い。この場合、スイッチング素子Ｔ１〜Ｔ６の任意のいずれか５つにそれぞれ低損失スイッチング素子が使用されると良い。この場合、低損失スイッチング素子を一つのみ有するスイッチングレグが他の２つのスイッチングレグのスイッチング損失よりも大きいスイッチング損失を有し、他の２つのスイッチングレグのスイッチング損失は互いに略等しい。
【００３５】
以上のように、次のスイッチングレグのスイッチング損失の大小関係として３つの組み合わせが考えられる。第１の組み合わせでは、３つのスイッチングレグがスイッチング損失の大中小の３つに分配される。第２の組み合わせでは、２つのスイッチングレグのスイッチング損失が他の一つのスイッチング損失よりも低く、２つのスイッチングレグのスイッチング損失が互いに略等しい。第３の組み合わせでは、３つのスイッチングレグのうち、一つのスイッチングレグのスイッチング損失が他の２つのスイッチングレグのスイッチング損失よりも低く、他の２つのスイッチングレグのスイッチング損失が互いに略等しい。
【００３６】
本実施の形態ではかかる配置の組み合わせに応じてインバータ１を制御することにより、スイッチング損失を効率的に低減する。以下、インバータ１の制御方法について詳述する。
【００３７】
＜インバータの制御方法＞
一対のスイッチング素子Ｔ１，Ｔ２、一対のスイッチング素子Ｔ３，Ｔ４及び一対のスイッチング素子Ｔ５，Ｔ６はそれぞれ相互に排他的に制御される。よって、スイッチング素子Ｔ１〜Ｔ６のスイッチパターンとしては次の８つのパターンが存在する。ここで上側スイッチング素子が導通し、下側スイッチング素子が非導通であるスイッチ状態を「１」で表現し、上側スイッチング素子が非導通であって下側スイッチング素子が導通するスイッチ状態を「０」で表現する。そしてスイッチングレグ１０ｕ，１０ｖ，１０ｗについてのスイッチ状態をこの順で並べると、スイッチパターンとしては、（０，０，０）（０，０，１）（０，１，０）（０，１，１）（１，０，０）（１，０，１）（１，１，０）（１，１，１）の８つのパターンが存在する。
【００３８】
上述した各スイッチパターンをインバータ１が実現することにより、スイッチパターンに応じた電圧ベクトルが採用される。各スイッチパターンにより採用される電圧ベクトルを、スイッチパターンの上記３つの数字を１０進数で表した数字を用いて、それぞれ電圧ベクトルＶ０〜Ｖ７と表現する。例えばスイッチパターン（１，０，０）により電圧ベクトルＶ４が採用される。
【００３９】
図２には電圧ベクトル図が示されている。各電圧ベクトルＶ１〜Ｖ６はこれらの始点を中心点に一致させそれらの終点を放射状に外側に向けて配置される。各電圧ベクトルＶ１〜Ｖ６の終点同士を結ぶと正六角形を構成する。電圧ベクトルＶ０，Ｖ７では出力端Ｐｕ，Ｐｖ，Ｐｗが短絡されるので、電圧ベクトルＶ０，Ｖ７は大きさを有さない。よって電圧ベクトルＶ０，Ｖ７は中心点に配置される。なお、各電圧ベクトルＶ１〜Ｖ６のうちの隣り合う２つと、各電圧ベクトルＶ０，Ｖ７とにより構成される正三角形の領域をそれぞれＳ１〜Ｓ６と呼ぶ。
【００４０】
かかる電圧ベクトル図において、出力端Ｐｕ，Ｐｖ，Ｐｗから出力されるべき電圧ベクトルＶ（即ち電圧指令ベクトルＶ*）が、中心点を始点として一定の大きさを持ち、その方向が中心点を中心に一定角速度で回転すれば、出力端Ｐｕ〜Ｐｗには三相交流電圧が出力されることになる。なお、電圧ベクトルＶの大きさが出力端Ｐｕ，Ｐｖ，Ｐｗから出力される三相交流電圧の振幅に相当し、角速度の逆数が三相交流電圧の周期に相当する。
【００４１】
かかる電圧ベクトルＶを出力すべく、インバータ１は電圧ベクトルＶ０〜Ｖ７を出力する。例えば電圧指令ベクトルＶ*が位置する領域Ｓ１〜Ｓ６に応じて、当該領域Ｓ１〜Ｓ６を構成する２つの電圧ベクトルＶｉ，Ｖｊ（ｉ，ｊ＝１〜６，ｉ≠ｊ）と電圧ベクトルＶ０（或いは電圧ベクトルＶ７）とが出力される。かかる電圧ベクトルＶｉ，Ｖｊと電圧ベクトルＶ０（或いは電圧ベクトルＶ７）とは、これらの合成電圧ベクトルが電圧指令ベクトルＶ*に一致するように出力される。以下、零電圧ベクトルとして電圧ベクトルＶ０を採用した場合の一例について説明する。
【００４２】
例えば電圧指令ベクトルＶ*が領域Ｓ１に位置する場合、所定期間Ｔにおいて例えば電圧ベクトルＶ０，Ｖ４，Ｖ６がそれぞれ期間ｔ０，ｔ４，ｔ６（Ｔ＝ｔ０＋ｔ４＋ｔ６）に渡って出力される。なお所定期間Ｔは、電圧指令ベクトルＶ*が領域Ｓ１を通過するのに要する期間に比べて十分に小さい（例えば１００分の１）。
【００４３】
所定期間における合成電圧ベクトルは、ｔ０／Ｔ・Ｖ０＋ｔ４／Ｔ・Ｖ４＋ｔ６／Ｔ・Ｖ６で表され、この合成電圧ベクトルが電圧指令ベクトルＶ*と一致するように、電圧ベクトルＶ０，Ｖ４，Ｖ６が出力される。換言すれば、合成電圧ベクトルが電圧指令ベクトルＶ*と一致するように期間ｔ０，ｔ４，ｔ６が求められ、期間ｔ０，ｔ４，ｔ６に渡ってそれぞれ電圧ベクトルＶ０，Ｖ４，Ｖ６が出力される。
【００４４】
所定期間Ｔ内において電圧ベクトルＶ０，Ｖ４，Ｖ６が出力される順番は任意であるが、スイッチレグ１０ｕ，１０ｖ，１０ｗのスイッチ状態を１つずつ切り替えるように並べることが望ましい。例えば電圧ベクトルＶ０，Ｖ４，Ｖ６をこの順で出力すれば、電圧ベクトルＶ０，Ｖ４の切り替えに際してスイッチングレグ１０ｕのみのスイッチ状態を切り替え、電圧ベクトルＶ４，Ｖ６の切り替えに際してスイッチングレグ１０ｖのみのスイッチ状態を切り替えればよい。なお、スイッチ状態の切り替えに際して上側スイッチング素子と下側スイッチング素子の両方が導通することがないように、一旦上側スイッチング素子及び下側スイッチング素子の両方を非導通してから切り替えても構わない。上側スイッチング素子と下側スイッチング素子の両方が非導通となる期間はいわゆるデッドタイムと呼ばれる。
【００４５】
このようなスイッチ状態の切り替えから理解できるように、電圧ベクトルＶ０，Ｖ４，Ｖ６を出力する場合はスイッチングレグ１０ｗのスイッチ状態は所定期間Ｔに渡って切り替わらない。このときスイッチングレグ１０ｗにおいて下側スイッチング素子Ｔ６が所定期間Ｔに渡って導通し続ける。
【００４６】
また例えば所定期間Ｔにおいて電圧ベクトルＶ４，Ｖ６，Ｖ７がそれぞれ期間ｔ４，ｔ６（Ｔ＝ｔ４＋ｔ６＋ｔ７）に渡って出力されてもよい。換言すれば電圧ベクトルＶ０に代えて電圧ベクトルＶ７を出力してもよい。このとき所定期間Ｔにおける合成電圧ベクトルは、ｔ４／Ｔ・Ｖ４＋ｔ６／Ｔ・Ｖ６＋ｔ７／Ｔ・Ｖ７で表される。この合成電圧ベクトルが電圧指令ベクトルＶ*と一致するように、電圧ベクトルＶ４，Ｖ６，Ｖ７がそれぞれ期間ｔ４，ｔ６，ｔ７に渡って出力されてもよい。
【００４７】
そして例えば電圧ベクトルＶ７，Ｖ６，Ｖ４をこの順で出力すれば、電圧ベクトルＶ７，Ｖ６の切り替えに際してスイッチングレグ１０ｗのみのスイッチ状態を切り替え、電圧ベクトルＶ６，Ｖ４の切り替えに際してスイッチングレグ１０ｖのみのスイッチ状態を切り替えればよい。かかる切り替えから理解できるように、電圧ベクトルＶ４，Ｖ６，Ｖ７を出力する場合はスイッチングレグ１０ｕのスイッチ状態は所定期間Ｔに渡って切り替わらない。このときスイッチングレグ１０ｕにおいて上側スイッチング素子Ｔ１が所定期間Ｔに渡って導通し続ける。
【００４８】
以上のように、領域Ｓ１に位置する同じ合成電圧ベクトルを出力するために、スイッチ状態を固定するスイッチングレグの候補として２つのスイッチングレグ１０ｕ，１０ｗが存在する。他の各領域Ｓ２〜Ｓ６においても、領域Ｓ１と同様にスイッチ状態の切り替えを休止するスイッチングレグの候補として、各領域Ｓ２〜Ｓ６に応じてそれぞれ２つのスイッチングレグが存在する。各領域Ｓ１〜Ｓ６におけるスイッチングレグの２つの候補を表１に示している。
【００４９】
【表１】
2011066954.tif 000003
【００５０】
表１においては、各領域Ｓ１〜Ｓ６において休止相の候補となるスイッチングレグに「１」「０」の数字が示されている。「１」は上側スイッチング素子が導通且つ下側スイッチング素子が非導通であるスイッチ状態で切り替えが休止されることを示し、「０」は上側スイッチング素子が非導通且つ下側スイッチング素子が導通であるスイッチ状態で切り替えが休止されることを示している。なお、スイッチングレグの候補は次のようにも求められる。即ち図２において隣り合う２つのベクトル電圧ベクトルＶｉ，Ｖｊを出力するスイッチングパターン同士を比較して、スイッチ状態が変化していない２つスイッチングレグがスイッチ状態の切り替えを休止できるスイッチングレグの候補である。例えば電圧ベクトルＶ４，Ｖ６のいずれのスイッチングパターン（１００）（１１０）においても、スイッチングレグ１０ｕが「１」、スイッチングレグ１０ｗが「０」である。よって、スイッチングレグ１０ｕ，１０ｗが休止相の候補である。
【００５１】
なお、このようにスイッチングレグ１０ｕ，１０ｖ，１０ｗのうち何れか一つのスイッチ状態を所定期間Ｔに渡って固定し、残りの２つのスイッチングレグのスイッチ状態を切り替える方式は二相変調方式と呼ばれる。
【００５２】
本実施の形態では、休止相としてのスイッチングレグの２つ候補のうち、よりスイッチング損失が大きいスイッチングレグのスイッチ状態の切り替えを休止する。以下、上述したスイッチング損失の大小関係についての第１乃至第３の組み合わせの各々において、具体例を挙げて説明する。
【００５３】
まず第１の組み合わせの具体例として、スイッチングレグ１０ｕ，１０ｖ，１０ｗのスイッチング損失がこの順で大きい場合を採用し表１，２を参照して説明する。表２は各領域Ｓ１〜Ｓ６においてスイッチ状態を休止するスイッチングレグが示されている。
【００５４】
【表２】
2011066954.tif 000004
【００５５】
電圧指令ベクトルＶ*が領域Ｓ１，Ｓ３，Ｓ４，Ｓ６に位置する場合には、表１を参照して休止相の２つの候補にスイッチングレグ１０ｕが含まれているので、スイッチングレグ１０ｕのスイッチ状態の切り替えを休止する。スイッチング損失の大きいスイッチングレグ１０ｕのスイッチ状態の切り替えを優先的に禁止しているので、スイッチング損失を低減できる。
【００５６】
また電圧指令ベクトルＶ*が領域Ｓ２，Ｓ５に位置するとき、表１を参照して休止相の２つの候補にスイッチングレグ１０ｕが含まれておらず、２つの候補はスイッチングレグ１０ｖ，１０ｗである。よって、スイッチングレグ１０ｕ，１０ｗの何れか一方を休止相として選択すればよい。ただし、スイッチングレグ１０ｖのスイッチ状態の切り替えを休止することが望ましい。スイッチングレグ１０ｗに比してスイッチング損失の大きいスイッチングレグ１０ｖのスイッチ状態の切り替えを、スイッチングレグ１０ｗよりも優先的に禁止するので、スイッチング損失を低減できるからである。
【００５７】
次に第２の組み合わせの具体例として、スイッチングレグ１０ｕのスイッチング損失がスイッチングレグ１０ｖ，１０ｗのスイッチング損失よりも大きく、スイッチングレグ１０ｖ，１０ｗのスイッチング損失が互いに略等しい場合を採用し、表１，３を参照して説明する。表３は各領域Ｓ１〜Ｓ６においてスイッチ状態を休止するスイッチングレグが示されている。
【００５８】
【表３】
2011066954.tif 000005
【００５９】
電圧指令ベクトルＶ*が領域Ｓ１，Ｓ３，Ｓ４，Ｓ６に位置する場合には、所定期間Ｔにおいてスイッチングレグ１０ｕのスイッチ状態の切り替えを休止する。スイッチング損失が大きいスイッチングレグ１０ｕのスイッチ状態の切り替えを優先的に禁止しているので、スイッチング損失を低減できる。
【００６０】
電圧指令ベクトルＶ*が領域Ｓ２，Ｓ５に位置するときには、スイッチングレグ１０ｖ，１０ｗのいずれのスイッチ状態の切り替えを休止しても良い。表３の例示では、領域Ｓ２，Ｓ５にて休止させるスイッチングレグを、電気角周期ごとに異ならせている。ここでいう電気角周期とは、電圧指令ベクトルＶ*を１周させる（換言すれば１周期の三相交流電圧を出力端Ｐｕ，Ｐｖ，Ｐｗから出力する）のに要する期間である。表３においては、電気角でＮ周期目のときには、電圧指令ベクトルＶ*が領域Ｓ２，Ｓ５に位置するときスイッチングレグ１０ｖの切り替えを休止し、次の電気角で（Ｎ＋１）周期目のときには、電圧指令ベクトルＶ*が領域Ｓ２，Ｓ５に位置するときスイッチングレグ１０ｗの切り替えを休止する。
【００６１】
これにより、各領域Ｓ２，Ｓ５において常にスイッチングレグ１０ｖ，１０ｗの何れかを休止させる場合に比べてスイッチング素子Ｔ３或いはスイッチング素子Ｔ６のいずれかに損失の発生が集中することを抑制できる。換言すれば、スイッチングレグ１０ｖ，１０ｗにおいて各スイッチング素子Ｔ３〜Ｔ６にて発生する損失を均一化できる。よって、各スイッチング素子Ｔ３〜Ｔ６に発生する熱量を抑制することができ、スイッチング素子Ｔ３〜Ｔ６の信頼性を高めることができる。
【００６２】
なお電気角の１周期ごとに休止相として選択するスイッチングレグ１０ｖ，１０ｗを切り替える必要はなく、例えば所定期間Ｔごとに切り替えても良い。また、電気角でＮ周期目の領域Ｓ２にてスイッチングレグ１０ｖを、領域Ｓ５にてスイッチングレグ１０ｗを、それぞれ休止させ、次の電気角で（Ｎ＋１）周期目においては領域Ｓ２にてスイッチングレグ１０ｗを、領域Ｓ５にてスイッチングレグ１０ｖをそれぞれ休止させてもよい。このような切り替えは、例えば所定期間Ｔが経過するごとに数値をインクリメントするカウンタ回路を用いて容易に実現できる。
【００６３】
次に第３の組み合わせの具体例として、スイッチングレグ１０ｕ，１０ｖのスイッチング損失が１０ｗのスイッチング損失よりも大きく、スイッチングレグ１０ｕ，１０ｖのスイッチング損失が互いに略等しい場合を採用し、表１，４を参照して説明する。
【００６４】
【表４】
2011066954.tif 000006
【００６５】
電圧指令ベクトルＶ*が領域Ｓ１，Ｓ４に位置する場合には、所定期間Ｔにおいてスイッチングレグ１０ｕのスイッチ状態の切り替えを休止し、電圧ベクトルＶ*が領域Ｓ２，Ｓ５に位置する場合には、所定期間Ｔにおいてスイッチングレグ１０ｖのスイッチ状態の切り替えを休止する。スイッチング損失の大きいスイッチングレグ１０ｕ，１０ｖのスイッチ状態の切り替えを優先的に禁止しているので、スイッチング損失を低減できる。
【００６６】
電圧指令ベクトルＶ*が領域Ｓ３，Ｓ６に位置するときには、スイッチングレグ１０ｕ，１０ｖのいずれのスイッチ状態の切り替えを休止しても良い。表４においては、電気角でＮ周期目のときには、領域Ｓ３，Ｓ６にてスイッチングレグ１０ｖのスイッチ状態の切り替えを休止し、次の電気角で（Ｎ＋１）周期目のときには、領域Ｓ２，Ｓ５にてスイッチングレグ１０ｗのスイッチ状態の切り替えを休止する。
【００６７】
これにより、各スイッチング素子Ｔ１〜Ｔ４に発生する熱量を抑制することができ、スイッチング素子Ｔ１〜Ｔ６の信頼性を高めることができる。
【００６８】
なお例えば領域Ｓ３，Ｓ６において所定期間Ｔごとに休止相として選択するスイッチングレグ１０ｖ，１０ｗを切り替えても良い。また、電気角でＮ周期目の領域Ｓ３にてスイッチングレグ１０ｕを、領域Ｓ６にてスイッチングレグ１０ｖを、それぞれ休止させ、次の電気角で（Ｎ＋１）周期目においては領域Ｓ３にてスイッチングレグ１０ｖを、領域Ｓ６にてスイッチングレグ１０ｕをそれぞれ休止させてもよい。
【００６９】
＜制御部３の構成＞
上述したインバータ１の制御方法を実行する制御部３の具体例について説明する。図１に例示するように、制御部３は制御信号生成部３１とオンオフパターン生成部３２と休止相選択部３３と電圧指令ベクトル生成部３４と電圧指令値生成部３５と電流指令値生成部３６と回転速度検出部３７と回転速度指令値生成部３８とを備えている。
【００７０】
またここでは、制御部３はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部３はこれに限らず、制御部３によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
【００７１】
回転速度検出部３７は、例えばモータ２の回転位置を検出する位置検出センサー４からの位置検出信号Ｈｕ，Ｈｖ，Ｈｗを受け取って、モータ２の回転速度ωを検出する。なおモータ２の回転位置は位置検出センサー４によって検出される必要はなく、たとえばモータ２を流れる線電流を検出して、線電流を用いた演算によりモータ２の回転位置を推定しても構わない。
【００７２】
回転速度指令値生成部３８は、例えば外部から入力される指令に基づいて回転速度指令値ω*を生成する。
【００７３】
電流指令値生成部３６には回転速度指令値生成部３８からの回転速度指令値ω*と回転速度検出部３７からの回転速度ωとが入力される。電流指令値生成部３６は例えば回転速度指令値ω*と回転速度ωとの偏差を算出し、かかる偏差を用いたＰＩ制御（比例積分制御）により、電流指令値Ｉ*を生成する。電流指令値Ｉ*はモータ２へと供給する電流についての指令値である。
【００７４】
電圧指令値生成部３５には電流指令値生成部３６から電流指令値Ｉ*が入力される。電圧指令値生成部３５は電流指令値Ｉ*に基づいて電圧指令値Ｖｕ*，Ｖｖ*，Ｖｗ*を生成する。
【００７５】
電圧指令ベクトル生成部３４には電圧指令値生成部３５から電圧指令値Ｖｕ*，Ｖｖ*，Ｖｗ*が入力される。電圧指令ベクトル生成部３４は、電圧指令値Ｖｕ*，Ｖｖ*、Ｖｗ*に基づいて電圧指令ベクトルＶ*を生成する。
【００７６】
休止相選択部３３は休止すべきスイッチングレグの情報を有している。かかる情報は例えば各表２〜４で示されたテーブルとして格納されている。かかるテーブルは、例えばインバータ１及び制御部３の製造時に、デバイス特性としてのスイッチングレグ１０ｕ，１０ｖ，１０ｗのスイッチング損失の大小関係に基づいて、予め入力されて不揮発性記録媒体などに記録される。そして、休止相選択部３３は電圧指令ベクトル生成部３４から電圧指令ベクトルＶ*についての位相θが入力されて、かかる位相θとテーブルとに基づいて休止相を決定する。
【００７７】
オンオフパターン生成部３２には電圧指令ベクトルＶ*とその位相θが入力される。オンオフパターン生成部３２は電圧指令ベクトルＶ*が位置する領域から休止相として選択すべきスイッチングレグを決定する。かかる休止相として選択すべきスイッチングレグは休止相選択部３３から得ることができる。そして、休止相として選択すべき相に応じて、各スイッチングレグ１０ｕ，１０ｖ，１０ｗのオンオフパターンを生成する。例えば、各スイッチングレグ１０ｕ，１０ｖ，１０ｗのデューティについての指令値と、キャリヤとの比較によって、オンオフパターンが生成される。
【００７８】
制御信号生成部３１はオンオフパターン生成部３２からオンオフパターンが入力される。制御信号生成部３１はオンオフパターンから各スイッチング素子Ｔ１〜Ｔ６に対するスイッチ信号（制御信号）を生成して、これを各スイッチング素子Ｔ１〜Ｔ６へと与える。
【符号の説明】
【００７９】
１  インバータ
１０ｕ，１０ｖ，１０ｗ  スイッチングレグ
Ｐ１，Ｐ２  入力端
Ｐｕ，Ｐｖ，Ｐｗ  出力端
Ｔ１〜Ｔ６  スイッチング素子
【図１】
2011066954.tif 000007
【図２】
2011066954.tif 000008