(57)【要約】【課題】通過帯域よりも低周波側に減衰極を形成するための結合経路の機能を損なうことなく、結合経路に起因して通過帯域よりも高周波側に発生する低減衰ピークの周波数を制御できるようにする。【解決手段】バンドパスフィルタ１は、隣接する２つの共振器が電磁界結合する３つの共振器４，５，６と、隣接しない２つの共振器４，６を容量性結合させる並列の２つの結合経路７，８を備えている。結合経路７は、直列に接続されたキャパシタ２１、インダクタ２３およびキャパシタ２２を含んでいる。結合経路８は、直列に接続されたキャパシタ２４、インダクタ２６およびキャパシタ２５を含んでいる。結合経路７，８は、バンドパスフィルタ１の通過・減衰特性において、通過帯域よりも低周波側に減衰極を形成する機能を有する。【選択図】図１
2011077566.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含む積層体と、
隣接する２つの共振器が電磁界結合するように前記積層体内に設けられた３つ以上の共振器と、
隣接しない２つの共振器を容量性結合させる並列の複数の結合経路とを備え、
各結合経路は、直列に接続されたキャパシタとインダクタを含むことを特徴とする積層型バンドパスフィルタ。
【請求項２】
前記３つ以上の共振器および前記複数の結合経路は、前記積層体内に設けられた複数の導体層を用いて構成されていることを特徴とする請求項１記載の積層型バンドパスフィルタ。
【請求項３】
前記複数の結合経路のそれぞれの共振周波数は互いに異なることを特徴とする請求項１または２記載の積層型バンドパスフィルタ。
【請求項４】
前記３つ以上の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、前記複数の結合経路は、前記隣接しない２つの共振器の開放端同士を電気的に接続していることを特徴とする請求項１ないし３のいずれかに記載の積層型バンドパスフィルタ。
【請求項５】
各結合経路は、２つのキャパシタと、この２つのキャパシタを電気的に接続するインダクタとを含むことを特徴とする請求項１ないし４のいずれかに記載の積層型バンドパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数の誘電体層を有する積層体内に設けられた３つ以上の共振器を備えた積層型バンドパスフィルタに関する。
【背景技術】
【０００２】
近年、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（ＷｉＭＡＸ（登録商標）；Worldwide Interoperability for Microwave Access）規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化が求められている一方で、１台で周波数帯域の異なる複数のシステムの信号を処理できることが求められている。上記無線通信装置における電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の無線通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１ないし３に示されるように、積層された複数の誘電体層を有する積層体内に設けられた複数の共振器を備えた積層型バンドパスフィルタが提案されている。この積層型バンドパスフィルタにおいて、隣接する２つの共振器は電磁界結合している。電磁界結合には、誘導性結合と容量性結合とが含まれる。
【０００３】
３つ以上の共振器を備え、隣接する２つの共振器が電磁界結合するように構成された積層型バンドパスフィルタには、特許文献１および２に示されるように、隣接しない２つの共振器を容量性結合させる結合経路を備えたものがある。この結合経路は、キャパシタを含んでいる。このような結合経路を設けることにより、バンドパスフィルタの通過・減衰特性において、通過帯域よりも低周波側に減衰極を形成することができ、これにより、通過帯域よりも低周波側におけるバンドパスフィルタの減衰特性を向上させることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３６１４号公報
【特許文献２】特開２００６−５４５０８号公報
【特許文献３】特開平１１−４１００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１および２に示されるように、３つ以上の共振器を備えた積層型バンドパスフィルタにおいて、隣接しない２つの共振器を容量性結合させる結合経路を設けると、この結合経路に起因して、通過帯域よりも高周波側においてスプリアスが発生する場合がある。このスプリアスが発生する原因は、以下のように考えられる。上記結合経路は、キャパシタの他に、キャパシタに直列に接続された導電路を含んでいる。この導電路は、インダクタンスを有することから、インダクタとみなすことができる。そのため、結合経路は、キャパシタとインダクタによる直列共振回路とみなすことができる。この直列共振回路の共振周波数は、一般的に、通過帯域よりも高い周波数となる。その結果、バンドパスフィルタの通過・減衰特性において、通過帯域よりも高周波側に、上記直列共振回路に起因して、減衰量が小さくなるピーク（以下、低減衰ピークと記す。）が発生する。この低減衰ピークが発生する周波数は、上記直列共振回路の共振周波数である。この低減衰ピークは、通過帯域よりも高周波側におけるバンドパスフィルタの減衰特性を劣化させ、特に、低減衰ピークの周波数またはその近傍の周波数を有するスプリアスの発生の原因となる。
【０００６】
上記の低減衰ピークは、特に、通過帯域における挿入損失の低減の要求に応えるために、誘電率の大きな複数の誘電体層を用いて積層体を構成した場合に、顕著に発生する。
【０００７】
ところで、無線通信装置に使用されるバンドパスフィルタには、通過帯域における挿入損失の低減と共に、阻止帯域内の特定の周波数帯域における減衰量が所定値以上となる特性が求められる場合がある。例えば、周波数帯域の異なる複数のシステムの信号を処理する無線通信装置では、ある１つのシステムにおいて使用されるバンドパスフィルタには、他のシステムの信号の周波数帯域における減衰量が所定値以上となる特性が求められる場合がある。このような場合において、上記の低減衰ピークが発生する周波数が、減衰量が所定値以上となることが求められる周波数帯域内に存在すると、バンドパスフィルタの所望の特性が得られなくなるという問題が発生する。
【０００８】
そこで、直列共振回路におけるキャパシタのキャパシタンスとインダクタのインダクタンスの少なくとも一方を小さくすることによって、直列共振回路の共振周波数すなわち低減衰ピークが発生する周波数を、減衰量が所定値以上となることが求められる周波数帯域よりも高周波側へ移動させることが考えられる。しかしながら、キャパシタンスやインダクタンスを小さくすると、通過帯域よりも低周波側において減衰極が形成されなくなったり、減衰極の周波数や減衰量が変化したりして、結合経路の本来の機能が損なわれてしまうという問題が発生する。
【０００９】
特許文献１および２には、隣接しない２つの共振電極の各々との間でキャパシタを形成する２つの調整電極と、この２つの調整電極を電気的に接続する接続電極とを設けたバンドパスフィルタが記載されている。また、特許文献１および２には、隣接しない２つの共振電極の間に位置する共振電極と接続電極との間に発生する静電容量を低減することによって、通過帯域よりも高周波側に発生するスプリアス（低減衰ピーク）を低減する技術が記載されている。しかしながら、この技術では、低減衰ピークが発生する周波数を、減衰量が所定値以上となることが求められる周波数帯域の外へ移動させることはできない。
【００１０】
特許文献３には、隣接する共振器間を容量性結合させる導体層に起因して通過帯域よりも高周波側に発生する不要共振の発生位置を高周波側に移動する技術が記載されている。しかしながら、特許文献３には、隣接しない２つの共振器間を容量性結合させる結合経路は記載されておらず、この結合経路に起因して発生する低減衰ピークによる問題の解決手段も記載されていない。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、通過帯域よりも低周波側に減衰極を形成するための結合経路の機能を損なうことなく、結合経路に起因して通過帯域よりも高周波側に発生する低減衰ピークの周波数を制御できるようにした積層型バンドパスフィルタを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、隣接する２つの共振器が電磁界結合するように積層体内に設けられた３つ以上の共振器と、隣接しない２つの共振器を容量性結合させる並列の複数の結合経路とを備えている。各結合経路は、直列に接続されたキャパシタとインダクタを含んでいる。
【００１３】
本発明の積層型バンドパスフィルタにおいて、３つ以上の共振器および複数の結合経路は、積層体内に設けられた複数の導体層を用いて構成されていてもよい。
【００１４】
また、本発明の積層型バンドパスフィルタにおいて、複数の結合経路のそれぞれの共振周波数は互いに異なっていてもよい。
【００１５】
また、本発明の積層型バンドパスフィルタにおいて、３つ以上の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、複数の結合経路は、隣接しない２つの共振器の開放端同士を電気的に接続していてもよい。
【００１６】
また、本発明の積層型バンドパスフィルタにおいて、各結合経路は、２つのキャパシタと、この２つのキャパシタを電気的に接続するインダクタとを含んでいてもよい。
【発明の効果】
【００１７】
本発明の積層型バンドパスフィルタは、隣接しない２つの共振器を容量性結合させる並列の複数の結合経路を備え、各結合経路は、直列に接続されたキャパシタとインダクタを含んでいる。本発明において、通過帯域よりも低周波側に形成される減衰極の周波数や減衰量は、主に、複数の結合経路に含まれる複数のキャパシタの合成キャパシタンスに依存する。一方、本発明では、複数の結合経路の各々によって直列共振回路が構成される。各結合経路（直列共振回路）の共振周波数は、各結合経路におけるキャパシタのキャパシタンスとインダクタのインダクタンスに依存する。そのため、本発明によれば、複数の結合経路に含まれる複数のキャパシタの合成キャパシタンスを、減衰極の形成に適した値にしながら、各結合経路におけるキャパシタのキャパシタンスとインダクタのインダクタンスを調整して、各結合経路（直列共振回路）の共振周波数すなわち低減衰ピークが発生する周波数を制御することが可能になる。従って、本発明によれば、通過帯域よりも低周波側に減衰極を形成するための結合経路の機能を損なうことなく、結合経路に起因して通過帯域よりも高周波側に発生する低減衰ピークの周波数を制御することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施の形態に係る積層型バンドパスフィルタの回路構成を示す回路図である。
【図２】本発明の一実施の形態に係る積層型バンドパスフィルタの外観を示す斜視図である。
【図３】本発明の一実施の形態における積層体の１層目ないし３層目の誘電体層の上面を示す説明図である。
【図４】本発明の一実施の形態における積層体の４層目ないし６層目の誘電体層の上面を示す説明図である。
【図５】本発明の一実施の形態における積層体の７層目および８層目の誘電体層の上面ならびに９層目の誘電体層およびその下の導体層を示す説明図である。
【図６】比較例の積層型バンドパスフィルタの回路構成を示す回路図である。
【図７】比較例の積層型バンドパスフィルタにおける積層体の６層目の誘電体層の上面を示す説明図である。
【図８】比較例の積層型バンドパスフィルタの通過・減衰特性の一例を示す特性図である。
【図９】比較例の積層型バンドパスフィルタの通過・減衰特性の他の例を示す特性図である。
【図１０】本発明の一実施の形態における実施例の積層型バンドパスフィルタおよび比較例の積層型バンドパスフィルタの通過・減衰特性の一例を示す特性図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ（以下、単にバンドパスフィルタと記す。）１は、入力端子２と、出力端子３と、３つの共振器４，５，６と、並列の２つの結合経路７，８と、キャパシタ１７，１８とを備えている。入力端子２は信号の入力のために用いられる。出力端子３は信号の出力のために用いられる。共振器４は、入力端子２に電気的に接続されている。共振器６は、出力端子３に電気的に接続されている。共振器５は、回路構成上、共振器４と共振器６の間に設けられている。隣接する共振器４，５は互いに電磁界結合する。隣接する共振器５，６も互いに電磁界結合する。電磁界結合には、誘導性結合と容量性結合とが含まれる。
【００２０】
共振器４は、互いに電気的に接続されたインダクタ１１とキャパシタ１４とを有している。共振器５は、互いに電気的に接続されたインダクタ１２とキャパシタ１５とを有している。共振器６は、互いに電気的に接続されたインダクタ１３とキャパシタ１６とを有している。インダクタ１１，１２は互いに誘導性結合する。同様に、インダクタ１２，１３も互いに誘導性結合する。図１では、インダクタ１１，１２間の誘導性結合およびインダクタ１２，１３間の誘導性結合を、記号Ｍを付した曲線で表している。
【００２１】
インダクタ１１の一端とキャパシタ１４，１７の各一端は、入力端子２に電気的に接続されている。インダクタ１１の他端とキャパシタ１４の他端はグランドに電気的に接続されている。インダクタ１２の一端とキャパシタ１５，１８の各一端は、キャパシタ１７の他端に電気的に接続されている。インダクタ１２の他端とキャパシタ１５の他端はグランドに電気的に接続されている。インダクタ１３の一端、キャパシタ１６の一端および出力端子３は、キャパシタ１８の他端に電気的に接続されている。インダクタ１３の他端とキャパシタ１６の他端はグランドに電気的に接続されている。共振器５は、インダクタ１１，１２が誘導性結合することによって共振器４と誘導性結合すると共に、キャパシタ１７を介して共振器４と容量性結合する。また、共振器５は、インダクタ１２，１３が誘導性結合することによって共振器６と誘導性結合すると共に、キャパシタ１８を介して共振器６と容量性結合する。
【００２２】
共振器４，５，６はいずれも、開放端と短絡端とを有する１／４波長共振器であって、キャパシタ１４，１５，１６によってインダクタ１１，１２，１３の物理長を１／４波長よりも短くする効果を用いた１／４波長共振器である。共振器４において、インダクタ１１とキャパシタ１４との接続点が開放端であり、インダクタ１１とキャパシタ１４のグランド側の端部が短絡端である。共振器５において、インダクタ１２とキャパシタ１５との接続点が開放端であり、インダクタ１２とキャパシタ１５のグランド側の端部が短絡端である。共振器６において、インダクタ１３とキャパシタ１６との接続点が開放端であり、インダクタ１３とキャパシタ１６のグランド側の端部が短絡端である。
【００２３】
結合経路７，８は、隣接しない２つの共振器４，６を容量性結合させる。結合経路７，８は、共振器４，６の開放端同士を電気的に接続するように、並列に設けられている。すなわち、結合経路７，８の各一端は、入力端子２および共振器４の開放端に電気的に接続され、結合経路７，８の各他端は、出力端子３および共振器６の開放端に電気的に接続されている。
【００２４】
結合経路７は、キャパシタ２１，２２と、キャパシタ２１，２２を電気的に接続するインダクタ２３とを有している。キャパシタ２１の一端は、入力端子２および共振器４の開放端に電気的に接続されている。キャパシタ２１の他端は、インダクタ２３の一端に電気的に接続されている。インダクタ２３の他端は、キャパシタ２２の一端に電気的に接続されている。キャパシタ２２の他端は、出力端子３および共振器６の開放端に電気的に接続されている。結合経路７は、直列に接続されたキャパシタ２１、インダクタ２３およびキャパシタ２２によって直列共振回路を構成する。
【００２５】
結合経路８は、キャパシタ２４，２５と、キャパシタ２４，２５を電気的に接続するインダクタ２６とを有している。キャパシタ２４の一端は、入力端子２および共振器４の開放端に電気的に接続されている。キャパシタ２４の他端は、インダクタ２６の一端に電気的に接続されている。インダクタ２６の他端は、キャパシタ２５の一端に電気的に接続されている。キャパシタ２５の他端は、出力端子３および共振器６の開放端に電気的に接続されている。結合経路８は、直列に接続されたキャパシタ２４、インダクタ２６およびキャパシタ２５によって直列共振回路を構成する。
【００２６】
結合経路７，８は、バンドパスフィルタ１の通過・減衰特性において、通過帯域よりも低周波側に減衰極を形成する機能を有する。減衰極の周波数や減衰量は、主に、結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスに依存する。
【００２７】
本実施の形態に係るバンドパスフィルタ１では、入力端子２に信号が入力されると、そのうちの、バンドパスフィルタの通過帯域内の周波数の信号が選択的に、出力端子３から出力される。
【００２８】
次に、図２を参照して、バンドパスフィルタ１の構造の概略について説明する。図２は、バンドパスフィルタ１の外観を示す斜視図である。バンドパスフィルタ１は、バンドパスフィルタ１の構成要素を一体化するための積層体３０を備えている。後で詳しく説明するが、積層体３０は、複数の誘電体層と複数の導体層が積層されて構成されている。
【００２９】
積層体３０は、直方体形状をなしている。積層体３０の外面は、上面３０Ａと、底面３０Ｂと、４つの側面３０Ｃ〜３０Ｆとを含んでいる。上面３０Ａと底面３０Ｂは互いに反対側を向き、側面３０Ｃ，３０Ｄも互いに反対側を向き、側面３０Ｅ，３０Ｆも互いに反対側を向いている。側面３０Ｃ〜３０Ｆは、上面３０Ａおよび底面３０Ｂに対して垂直になっている。積層体３０において、上面３０Ａおよび底面３０Ｂに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図２では、この積層方向を、記号Ｔを付した矢印で示している。
【００３０】
バンドパスフィルタ１は、更に、積層体３０の外面上に配置された入力用導体層３１、出力用導体層３２およびグランド用導体層３３，３４を備えている。導体層３１は側面３０Ｃ上に配置されている。導体層３２は側面３０Ｄ上に配置されている。導体層３３は、側面３０Ｅ上に配置されている。導体層３４は側面３０Ｆ上に配置されている。導体層３１〜３４の平面形状は、いずれも矩形である。
【００３１】
入力用導体層３１の一端部は、上面３０Ａと側面３０Ｃとの間の稜線の位置に配置されている。入力用導体層３１の他端部は、底面３０Ｂと側面３０Ｃとの間の稜線の位置に配置されている。入力用導体層３１は、入力端子２を構成している。
【００３２】
出力用導体層３２の一端部は、上面３０Ａと側面３０Ｄとの間の稜線の位置に配置されている。出力用導体層３２の他端部は、底面３０Ｂと側面３０Ｄとの間の稜線の位置に配置されている。出力用導体層３２は、出力端子３を構成している。
【００３３】
グランド用導体層３３の一端部は、上面３０Ａと側面３０Ｅとの間の稜線の位置に配置されている。グランド用導体層３３の他端部は、底面３０Ｂと側面３０Ｅとの間の稜線の位置に配置されている。グランド用導体層３３はグランドに接続される。
【００３４】
グランド用導体層３４の一端部は、上面３０Ａと側面３０Ｆとの間の稜線の位置に配置されている。グランド用導体層３４の他端部は、底面３０Ｂと側面３０Ｆとの間の稜線の位置に配置されている。グランド用導体層３４はグランドに接続される。
【００３５】
次に、図３ないし図５を参照して、積層体３０について詳しく説明する。図３において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図４において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図５において（ａ）、（ｂ）は、それぞれ、上から７層目および８層目の誘電体層の上面を示している。図５（ｃ）は、上から９層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図３および図４において、丸印はスルーホールを表している。
【００３６】
図３（ａ）に示した１層目の誘電体層４１の上面、すなわち積層体３０の上面３０Ａには、導体層４１１，４１２，４１３，４１４が形成されている。導体層４１１は入力用導体層３１に接続される。導体層４１２は出力用導体層３２接続される。導体層４１３はグランド用導体層３３に接続される。導体層４１４はグランド用導体層３４に接続される。
【００３７】
図３（ｂ）に示した２層目の誘電体層４２の上面には、導体層４２１，４２２が形成されている。導体層４２１，４２２は、いずれもグランド用導体層３３，３４に接続される。
【００３８】
図３（ｃ）に示した３層目の誘電体層４３の上面には、共振器用導体層４３１，４３２，４３３が形成されている。導体層４３１，４３２，４３３は、図３（ｃ）における左側から導体層４３１，４３２，４３３の順に、左右方向に配列されている。導体層４３１は、第１の端部４３１ａと、その反対側の第２の端部４３１ｂと、第１の端部４３１ａの近傍において導体層４３２側に突出した突出部４３１ｃとを有している。導体層４３２は、第１の端部４３２ａと、その反対側の第２の端部４３２ｂと、第１の端部４３２ａの近傍において導体層４３１側に突出した突出部４３２ｃと、第１の端部４３２ａの近傍において導体層４３３側に突出した突出部４３２ｄとを有している。導体層４３３は、第１の端部４３３ａと、その反対側の第２の端部４３３ｂと、第１の端部４３３ａの近傍において導体層４３２側に突出した突出部４３３ｃとを有している。第２の端部４３１ｂ，４３２ｂ，４３３ｂはグランド用導体層３３に接続される。突出部４３１ｃと突出部４３２ｃは、互いに対向している。突出部４３２ｄと突出部４３３ｃは、互いに対向している。
【００３９】
また、誘電体層４３には、第１の端部４３１ａの近傍において導体層４３１に接続された２つのスルーホールと、第１の端部４３２ａの近傍において導体層４３２に接続されたスルーホールと、第１の端部４３３ａの近傍において導体層４３３に接続された２つのスルーホールが形成されている。
【００４０】
図４（ａ）に示した４層目の誘電体層４４の上面には、共振器用導体層４４１，４４２，４４３と、導体層４４４，４４５，４４６が形成されている。導体層４４１，４４２，４４３は、図４（ａ）における左側から導体層４４１，４４２，４４３の順に、左右方向に配列されている。導体層４４４，４４５，４４６は、それぞれ、導体層４４１，４４２，４４３の、図４（ａ）における上側の各端部と、誘電体層４４の上面の、図４（ａ）における上側の辺との間に配置されている。導体層４４４，４４５，４４６は、グランド用導体層３４に接続される。導体層４４１，４４２，４４３の各他端部は、グランド用導体層３３に接続される。
【００４１】
また、誘電体層４４には、導体層４４１に接続された２つのスルーホールと、導体層４４２に接続されたスルーホールと、導体層４４３に接続された２つのスルーホールが形成されている。導体層４４１に接続された２つのスルーホールは、導体層４３１に接続された２つのスルーホールに接続されている。導体層４４２に接続されたスルーホールは、導体層４３２に接続されたスルーホールに接続されている。導体層４４３に接続された２つのスルーホールは、導体層４３３に接続された２つのスルーホールに接続されている。
【００４２】
図４（ｂ）に示した５層目の誘電体層４５の上面には、共振器用導体層４５１，４５２，４５３が形成されている。導体層４５１，４５２，４５３は、図４（ｂ）における左側から導体層４５１，４５２，４５３の順に、左右方向に配列されている。導体層４５１は、第１の端部４５１ａと、その反対側の第２の端部４５１ｂと、第１の端部４５１ａの近傍において導体層４５２側に突出した突出部４５１ｃとを有している。導体層４５２は、第１の端部４５２ａと、その反対側の第２の端部４５２ｂと、第１の端部４５２ａの近傍において導体層４５１側に突出した突出部４５２ｃと、第１の端部４５２ａの近傍において導体層４５３側に突出した突出部４５２ｄとを有している。導体層４５３は、第１の端部４５３ａと、その反対側の第２の端部４５３ｂと、第１の端部４５３ａの近傍において導体層４５２側に突出した突出部４５３ｃとを有している。第２の端部４５１ｂ，４５２ｂ，４５３ｂはグランド用導体層３３に接続される。突出部４５１ｃと突出部４５２ｃは、互いに対向している。突出部４５２ｄと突出部４５３ｃは、互いに対向している。導体層４５１には、誘電体層４３，４４に形成された複数のスルーホールを介して導体層４３１，４４１が接続されている。導体層４５２には、誘電体層４３，４４に形成された複数のスルーホールを介して導体層４３２，４４２が接続されている。導体層４５３には、誘電体層４３，４４に形成された複数のスルーホールを介して導体層４３３，４４３が接続されている。
【００４３】
また、誘電体層４５には、第１の端部４５１ａの近傍において導体層４５１に接続されたスルーホールと、第１の端部４５３ａの近傍において導体層４５３に接続されたスルーホールが形成されている。
【００４４】
図４（ｃ）に示した６層目の誘電体層４６の上面には、導体層４６１，４６２が形成されている。導体層４６１，４６２は、いずれも、図４（ｃ）における左右方向に延びている。導体層４６２は、導体層４６１と、誘電体層４６の上面の、図４（ｃ）における上側の辺との間に配置されている。導体層４６１は、２つのキャパシタ形成部４６１ａ，４６１ｂと、キャパシタ形成部４６１ａ，４６１ｂを接続する接続部４６１ｃとを有している。接続部４６１ｃの幅（図４（ｃ）における上下方向の寸法）は、キャパシタ形成部４６１ａ，４６１ｂの幅よりも小さい。導体層４６２は、２つのキャパシタ形成部４６２ａ，４６２ｂと、キャパシタ形成部４６２ａ，４６２ｂを接続する接続部４６２ｃとを有している。接続部４６２ｃの幅は、キャパシタ形成部４６２ａ，４６２ｂの幅よりも小さい。また、誘電体層４６には、誘電体層４５に形成された２つのスルーホールに接続された２つのスルーホールが形成されている。
【００４５】
図５（ａ）に示した７層目の誘電体層４７の上面には、導体層４７１，４７２が形成されている。導体層４７１は入力用導体層３１に接続される。導体層４７２は出力用導体層３２に接続される。導体層４７１には、誘電体層４３〜４６に形成された複数のスルーホールを介して導体層４３１，４４１，４５１が接続されている。導体層４７２には、誘電体層４３〜４６に形成された複数のスルーホールを介して導体層４３３，４４３，４５３が接続されている。
【００４６】
図５（ｂ）に示した８層目の誘電体層４８の上面には、導体層４８１が形成されている。導体層４８１はグランド用導体層３３，３４に接続される。
【００４７】
図５（ｃ）に示した９層目の誘電体層４９の下面、すなわち積層体３０の底面３０Ｂには、導体層４９１，４９２，４９３，４９４が形成されている。導体層４９１は入力用導体層３１に接続される。導体層４９２は出力用導体層３２に接続される。導体層４９３はグランド用導体層３３に接続される。導体層４９４はグランド用導体層３４に接続される。
【００４８】
図１におけるインダクタ１１は、誘電体層４３，４４に形成された複数のスルーホールによって接続された共振器用導体層４３１，４４１，４５１を用いて構成されている。図１におけるインダクタ１２は、誘電体層４３，４４に形成された複数のスルーホールによって接続された共振器用導体層４３２，４４２，４５２を用いて構成されている。図１におけるインダクタ１３は、誘電体層４３，４４に形成された複数のスルーホールによって接続された共振器用導体層４３３，４４３，４５３を用いて構成されている。
【００４９】
導体層４４４は、誘電体層４３を介して共振器用導体層４３１に対向していると共に、誘電体層４４を介して共振器用導体層４５１に対向している。また、導体層４４４の一端部は、共振器用導体層４４１に対向している。図１におけるキャパシタ１４は、これら導体層４３１，４４１，４４４，４５１と誘電体層４３，４４によって構成されている。導体層４４５は、誘電体層４３を介して共振器用導体層４３２に対向していると共に、誘電体層４４を介して共振器用導体層４５２に対向している。また、導体層４４５の一端部は、共振器用導体層４４２に対向している。図１におけるキャパシタ１５は、これら導体層４３２，４４２，４４５，４５２と誘電体層４３，４４によって構成されている。導体層４４６は、誘電体層４３を介して共振器用導体層４３３に対向していると共に、誘電体層４４を介して共振器用導体層４５３に対向している。また、導体層４４６の一端部は、共振器用導体層４４３に対向している。図１におけるキャパシタ１６は、これら導体層４３３，４４３，４４６，４５３および誘電体層４３，４４によって構成されている。
【００５０】
共振器用導体層４３１の突出部４３１ｃと共振器用導体層４３２の突出部４３２ｃは、互いに対向している。また、共振器用導体層４５１の突出部４５１ｃと共振器用導体層４５２の突出部４５２ｃは、互いに対向している。図１におけるキャパシタ１７は、これら突出部４３１ｃ，４３２ｃ，４５１ｃ，４５２ｃによって構成されている。共振器用導体層４３２の突出部４３２ｄと共振器用導体層４３３の突出部４３３ｃは、互いに対向している。また、共振器用導体層４５２の突出部４５２ｄと共振器用導体層４５３の突出部４５３ｃは、互いに対向している。図１におけるキャパシタ１８は、これら突出部４３２ｄ，４３３ｃ，４５２ｄ，４５３ｃによって構成されている。
【００５１】
図１に示した結合経路７は、導体層４５１，４５３，４６１および誘電体層４５によって構成されている。図１に示した結合経路８は、導体層４５１，４５３，４６２および誘電体層４５によって構成されている。以下、結合経路７を構成するキャパシタ２１，２２およびインダクタ２３と、結合経路８を構成するキャパシタ２４，２５およびインダクタ２６について詳しく説明する。
【００５２】
導体層４６１のキャパシタ形成部４６１ａは、誘電体層４５を介して共振器用導体層４５１における第１の端部４５１ａの近傍部分に対向している。導体層４６１のキャパシタ形成部４６１ｂは、誘電体層４５を介して共振器用導体層４５３における第１の端部４５３ａの近傍部分に対向している。図１におけるキャパシタ２１は、導体層４５１、キャパシタ形成部４６１ａおよび誘電体層４５によって構成されている。図１におけるキャパシタ２２は、導体層４５３、キャパシタ形成部４６１ｂおよび誘電体層４５によって構成されている。図１におけるインダクタ２３は、導体層４６１の接続部４６１ｃによって構成されている。
【００５３】
導体層４６２のキャパシタ形成部４６２ａは、誘電体層４５を介して共振器用導体層４５１における第１の端部４５１ａの近傍部分に対向している。導体層４６２のキャパシタ形成部４６２ｂは、誘電体層４５を介して共振器用導体層４５３における第１の端部４５３ａの近傍部分に対向している。図１におけるキャパシタ２４は、導体層４５１、キャパシタ形成部４６２ａおよび誘電体層４５によって構成されている。図１におけるキャパシタ２５は、導体層４５３、キャパシタ形成部４６２ｂおよび誘電体層４５によって構成されている。図１におけるインダクタ２６は、導体層４６２の接続部４６２ｃによって構成されている。
【００５４】
図３ないし図５に示した誘電体層４１〜４９および複数の導体層が積層されて、図２に示した積層体３０が形成される。図２に示した導体層３１〜３４は、この積層体３０の外面に形成される。
【００５５】
誘電体層４１〜４９の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体３０としては、特に、誘電体層４１〜４９の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。また、通過帯域における挿入損失の低減のためには、誘電体層４１〜４９の材料としては、誘電率が大きいものが好ましい。一例として、誘電体層４１〜４９の比誘電率は７５である。
【００５６】
以上説明したように、本実施の形態に係るバンドパスフィルタ１は、積層された複数の誘電体層を含む積層体３０と、隣接する２つの共振器が電磁界結合するように積層体３０内に設けられた３つの共振器４，５，６と、隣接しない２つの共振器４，６を容量性結合させる並列の２つの結合経路７，８とを備えている。結合経路７は、直列に接続されたキャパシタ２１、インダクタ２３およびキャパシタ２２によって直列共振回路を構成する。結合経路８は、直列に接続されたキャパシタ２４、インダクタ２６およびキャパシタ２５によって直列共振回路を構成する。共振器４，５，６と結合経路７，８は、積層体３０内に設けられた複数の導体層を用いて構成されている。
【００５７】
以下、本実施の形態に係るバンドパスフィルタ１における結合経路７，８による作用効果について詳しく説明する。前述のように、結合経路７，８は、バンドパスフィルタ１の通過・減衰特性において、通過帯域よりも低周波側に減衰極を形成する機能を有する。減衰極の周波数や減衰量は、主に、結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスに依存する。ここで、説明を簡単にするために、図１に示したように、キャパシタ２１，２２のキャパシタンスをＣP1とし、キャパシタ２４，２５のキャパシタンスをＣP2とする。また、インダクタ２３のインダクタンスをＬCP1とし、インダクタ２６のインダクタンスをＬCP2とする。キャパシタ２１，２２，２４，２５の合成キャパシタンスは、ＣP1／２＋ＣP2／２となる。
【００５８】
一方、結合経路７（直列共振回路）の共振周波数ｆ１は、キャパシタ２１，２２のキャパシタンスＣP1とインダクタ２３のインダクタンスＬCP1に依存する。同様に、結合経路８（直列共振回路）の共振周波数ｆ２は、キャパシタ２４，２５のキャパシタンスＣP2とインダクタ２６のインダクタンスＬCP2に依存する。共振周波数ｆ１，ｆ２は、下記の式（１），（２）で表される。
【００５９】
ｆ１＝１／２π√（ＬCP1・ＣP1／２）＝１／π√（２ＬCP1・ＣP1）  …（１）
ｆ２＝１／２π√（ＬCP2・ＣP2／２）＝１／π√（２ＬCP2・ＣP2）  …（２）
【００６０】
本実施の形態に係るバンドパスフィルタ１では、通過帯域よりも高周波側において、共振周波数ｆ１の位置に、結合経路７（直列共振回路）に起因した低減衰ピークが発生し、共振周波数ｆ２の位置に、結合経路８（直列共振回路）に起因した低減衰ピークが発生する。なお、共振周波数ｆ１，ｆ２が等しい場合には、結合経路７に起因した低減衰ピークと結合経路８に起因した低減衰ピークが重なり、見掛け上、通過帯域よりも高周波側に発生する低減衰ピークは１つになる。
【００６１】
本実施の形態によれば、結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスを、減衰極の形成に適した値に設定して、減衰極を形成することができる。しかも、本実施の形態によれば、結合経路７におけるキャパシタ２１，２２のキャパシタンスＣP1とインダクタ２３のインダクタンスＬCP1と、結合経路８におけるキャパシタ２４，２５のキャパシタンスＣP2とインダクタ２６のインダクタンスＬCP2を調整して、各結合経路７，８の共振周波数ｆ１，ｆ２すなわち低減衰ピークが発生する周波数を制御することが可能になる。従って、本実施の形態によれば、通過帯域よりも低周波側に減衰極を形成するための結合経路７，８の機能を損なうことなく、結合経路７，８に起因して通過帯域よりも高周波側に発生する低減衰ピークの周波数を制御することが可能になる。
【００６２】
なお、キャパシタ２１，２２のキャパシタンスＣP1は、例えば導体層４６１のキャパシタ形成部４６１ａ，４６１ｂの面積を変えることによって制御することができる。インダクタ２３のインダクタンスＬCP1は、例えば導体層４６１の接続部４６１ｃの幅を変えることによって制御することができる。キャパシタ２４，２５のキャパシタンスＣP2は、例えば導体層４６２のキャパシタ形成部４６２ａ，４６２ｂの面積を変えることによって制御することができる。インダクタ２６のインダクタンスＬCP2は、例えば導体層４６２の接続部４６２ｃの幅を変えることによって制御することができる。
【００６３】
以下、本実施の形態に係るバンドパスフィルタ１と比較例のバンドパスフィルタとを比較しながら、結合経路７，８による作用効果について更に詳しく説明する。始めに、図６を参照して、比較例のバンドパスフィルタ１０１の回路構成について説明する。図６に示したように、比較例のバンドパスフィルタ１０１は、図１に示したバンドパスフィルタ１における結合経路７の代わりに結合経路１０７を備え、結合経路８を備えていない。結合経路１０７は、バンドパスフィルタ１におけるキャパシタ２１，２２およびインダクタ２３の代わりにキャパシタ１２１，１２２およびインダクタ１２３を有している。比較例のバンドパスフィルタ１０１のその他の構成は、バンドパスフィルタ１と同じである。
【００６４】
次に、図７を参照して、比較例のバンドパスフィルタ１０１の積層体がバンドパスフィルタ１の積層体３０と異なる点について説明する。図７は、比較例のバンドパスフィルタ１０１の積層体における上から６層目の誘電体層５６の上面を示している。図７において、丸印はスルーホールを表している。比較例のバンドパスフィルタ１０１の積層体は、バンドパスフィルタ１の積層体３０における６層目の誘電体層４６の代わりに、図７に示した誘電体層５６を有している。この誘電体層５６の上面には、導体層５６１が形成されている。導体層５６１は、２つのキャパシタ形成部５６１ａ，５６１ｂと、キャパシタ形成部５６１ａ，５６１ｂを接続する接続部５６１ｃとを有している。また、誘電体層５６には、図４（ｂ）に示した誘電体層４５に形成された２つのスルーホールに接続された２つのスルーホールが形成されている。比較例のバンドパスフィルタ１０１の積層体のその他の構成は、バンドパスフィルタ１の積層体３０と同じである。
【００６５】
比較例のバンドパスフィルタ１０１では、結合経路１０７は、図４（ｂ）に示した誘電体層４５に形成された導体層４５１，４５３と、導体層５６１と、誘電体層４５とによって構成されている。導体層５６１のキャパシタ形成部５６１ａは、誘電体層４５を介して共振器用導体層４５１に対向している。導体層５６１のキャパシタ形成部５６１ｂは、誘電体層４５を介して共振器用導体層４５３に対向している。図６におけるキャパシタ１２１は、導体層４５１、キャパシタ形成部５６１ａおよび誘電体層４５によって構成されている。図６におけるキャパシタ１２２は、導体層４５３、キャパシタ形成部５６１ｂおよび誘電体層４５によって構成されている。図６におけるインダクタ１２３は、導体層５６１の接続部５６１ｃによって構成されている。
【００６６】
結合経路１０７は、バンドパスフィルタ１０１の通過・減衰特性において、通過帯域よりも低周波側に減衰極を形成する機能を有する。減衰極の周波数や減衰量は、主に、キャパシタ１２１，１２２の合成キャパシタンスに依存する。ここで、説明を簡単にするために、図６に示したように、キャパシタ１２１，１２２のキャパシタンスをＣＰとする。また、インダクタ１２３のインダクタンスをＬCPとする。キャパシタ１２１，１２２の合成キャパシタンスは、ＣＰ／２となる。
【００６７】
また、結合経路１０７は、直列に接続されたキャパシタ１２１、インダクタ１２３およびキャパシタ１２２によって直列共振回路を構成する。結合経路１０７（直列共振回路）の共振周波数ｆ０は、下記の式（３）で表される。
【００６８】
ｆ０＝１／２π√（ＬCP・ＣＰ／２）＝１／π√（２ＬCP・ＣＰ）  …（３）
【００６９】
比較例のバンドパスフィルタ１０１では、通過帯域よりも高周波側において、共振周波数ｆ０の位置に、結合経路１０７（直列共振回路）に起因した低減衰ピークが発生する。
【００７０】
次に、図８および図９を参照して、比較例のバンドパスフィルタ１０１の通過・減衰特性を求めた第１のシミュレーションの結果について説明する。このシミュレーションでは、通過帯域がおよそ２．４〜２．５ＧＨｚとなるようにバンドパスフィルタ１０１を設計して、バンドパスフィルタ１０１の通過・減衰特性を求めた。なお、２．４〜２．５ＧＨｚという周波数帯域は、無線ＬＡＮで使用される１つの周波数帯域に対応する。図８および図９において、横軸は周波数、縦軸は減衰量である。
【００７１】
第１のシミュレーションでは、まず、通過帯域よりも低周波側に減衰極が形成されるように、キャパシタ１２１，１２２のキャパシタンスＣＰと、インダクタ１２３のインダクタンスＬCPを設定した場合のバンドパスフィルタ１０１の通過・減衰特性を求めた。この通過・減衰特性を、図８では符号６１で示し、図９では符号７１で示している。この通過・減衰特性では、およそ４．８ＧＨｚの位置に低減衰ピークが発生し、その結果、４．８〜５．０ＧＨｚの周波数帯域における減衰量が３０ｄＢよりも小さくなっている。この特性では、バンドパスフィルタ１０１に対して、４．８〜５．０ＧＨｚの周波数帯域における減衰量が３０ｄＢ以上となる特性が要求されている場合に、その要求を満たすことができない。なお、４．８〜５．０ＧＨｚという周波数帯域は、無線ＬＡＮで使用される他の１つの周波数帯域に対応する。
【００７２】
そこで、キャパシタンスＣＰまたはインダクタンスＬCPを小さくすることによって、低減衰ピークが発生する周波数を、周波数帯域４．８〜５．０ＧＨｚよりも高周波側へ移動させることが考えられる。シミュレーションでは、符号６１，７１で示した特性を実現する条件に比べてキャパシタンスＣＰを約１／２にした場合の特性と、符号６１，７１で示した特性を実現する条件に比べてインダクタンスＬCPを約１／２にした場合の特性を求めた。キャパシタンスＣＰを約１／２にした場合の特性を図８において符号６２で示す。また、インダクタンスＬCPを約１／２にした場合の特性を図９において符号７２で示す。
【００７３】
図８および図９に示したように、キャパシタンスＣＰを約１／２にした場合と、インダクタンスＬCPを約１／２にした場合のいずれにおいても、低減衰ピークが発生する周波数を、周波数帯域４．８〜５．０ＧＨｚよりも高周波側へ移動させることができている。しかしながら、キャパシタンスＣＰを約１／２にした場合には、通過帯域よりも低周波側に減衰極が形成されなくなった。また、インダクタンスＬCPを約１／２にした場合には、符号７１で示した特性に比べて、減衰極の周波数が変化すると共に、減衰極における減衰量が小さくなった。第１のシミュレーションの結果から、キャパシタンスＣＰまたはインダクタンスＬCPを小さくする場合には、低減衰ピークが発生する周波数を高周波側へ移動させることができても、通過帯域の低周波側の減衰特性が劣化することが分かる。
【００７４】
次に、図１０を参照して、比較例のバンドパスフィルタ１０１と本実施の形態における実施例のバンドパスフィルタ１の通過・減衰特性を比較した第２のシミュレーションの結果について説明する。このシミュレーションでは、まず、通過帯域がおよそ２．４〜２．５ＧＨｚとなり、通過帯域よりも低周波側に減衰極が形成されるようにバンドパスフィルタ１０１を設計して、バンドパスフィルタ１０１の通過・減衰特性を求めた。このバンドパスフィルタ１０１の通過・減衰特性を、図１０において符号８１で示す。図１０において、横軸は周波数、縦軸は減衰量である。符号８１で示した特性では、およそ５．０ＧＨｚの位置に低減衰ピークが発生し、その結果、４．８〜５．０ＧＨｚの周波数帯域における減衰量が３０ｄＢよりも小さくなっている。
【００７５】
実施例のバンドパスフィルタ１は、比較例のバンドパスフィルタ１０１と同様に、通過帯域がおよそ２．４〜２．５ＧＨｚとなるように設計した。実施例において、キャパシタ２１，２２のキャパシタンスＣP1とキャパシタ２４，２５のキャパシタンスＣP2は、以下の条件を満たす。
【００７６】
ＣP1＝ａＣＰ、ＣP2＝ｂＣＰ、ａ＋ｂ＝１（ただし、ａ，ｂは、０より大きく１より小さい。）
【００７７】
上記の条件により、実施例における結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスは、比較例における結合経路１０７に含まれるキャパシタ１２１，１２２の合成キャパシタンスと等しい。
【００７８】
また、実施例において、インダクタ２３のインダクタンスＬCP1と、インダクタ２６のインダクタンスＬCP2は、いずれも、比較例におけるインダクタ１２３のインダクタンスＬCPとほぼ等しい。
【００７９】
このような実施例の条件では、式（１）、（２）、（３）から理解されるように、結合経路７の共振周波数ｆ１と結合経路８の共振周波数ｆ２は、それぞれ、比較例における結合経路１０７の共振周波数ｆ０の約１／√（ａ）倍、約１／√（ｂ）倍となり、いずれもｆ０よりも高くなる。実施例では、ａを約０．６とし、ｂを約０．４としている。従って、ｆ２はｆ１よりも高くなる。なお、実施例では、主に、キャパシタンスＣP1とキャパシタンスＣP2を異ならせることによって共振周波数ｆ１と共振周波数ｆ２を異ならせている。しかし、キャパシタンスＣP1とキャパシタンスＣP2を等しくして、インダクタンスＬCP1とインダクタンスＬCP2を異ならせることによって共振周波数ｆ１と共振周波数ｆ２を異ならせてもよい。あるいは、キャパシタンスＣP1とキャパシタンスＣP2を異ならせ、且つインダクタンスＬCP1とインダクタンスＬCP2を異ならせることによって、共振周波数ｆ１と共振周波数ｆ２を異ならせてもよい。
【００８０】
実施例のバンドパスフィルタ１の通過・減衰特性を、図１０において符号８２で示す。この特性では、およそ６．３ＧＨｚとおよそ７．８ＧＨｚの位置に２つの低減衰ピークが発生している。また、この２つの低減衰ピークにおける減衰量は、符号８１で示した比較例における低減衰ピークにおける減衰量よりも大きくなっている。そして、実施例のバンドパスフィルタ１の通過・減衰特性では、４．８〜５．０ＧＨｚの周波数帯域における減衰量が３０ｄＢ以上になっている。実施例における２つの低減衰ピークの周波数は、原理的に、結合経路７の共振周波数ｆ１と結合経路８の共振周波数ｆ２である。
【００８１】
また、実施例のバンドパスフィルタ１の通過・減衰特性では、通過帯域よりも低周波側に、符号８１で示した比較例と同様の減衰極が発生している。これは、前述のように、実施例における結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスが、比較例における結合経路１０７に含まれるキャパシタ１２１，１２２の合成キャパシタンスと等しいことによると考えられる。
【００８２】
第２のシミュレーションの結果から理解されるように、本実施の形態によれば、２つの結合経路７，８に含まれるキャパシタ２１，２２，２４，２５の合成キャパシタンスを、通過帯域よりも低周波側における減衰極の形成に適した値に設定して、減衰極を形成することができる。しかも、本実施の形態によれば、結合経路７におけるキャパシタ２１，２２のキャパシタンスＣP1とインダクタ２３のインダクタンスＬCP1と、結合経路８におけるキャパシタ２４，２５のキャパシタンスＣP2とインダクタ２６のインダクタンスＬCP2を調整して、各結合経路７，８の共振周波数ｆ１，ｆ２すなわち低減衰ピークが発生する周波数を制御することが可能になる。従って、本実施の形態によれば、通過帯域よりも低周波側に減衰極を形成するための結合経路７，８の機能を損なうことなく、結合経路７，８に起因して通過帯域よりも高周波側に発生する低減衰ピークの周波数を制御することが可能になる。これにより、本実施の形態によれば、結合経路７，８に起因して通過帯域よりも高周波側においてスプリアスが発生することを抑制することが可能になる。
【００８３】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、隣接しない２つの共振器４，６を容量性結合させる並列の複数の結合経路として、２つの結合経路７，８を設けている。しかし、本発明では、並列の複数の結合経路として、３つ以上の結合経路を設けてもよい。この場合には、３つ以上の結合経路に含まれる複数のキャパシタの合成キャパシタンスを、通過帯域よりも低周波側における減衰極の形成に適した値に設定することにより、減衰極を形成することができる。また、この場合には、各結合経路におけるキャパシタのキャパシタンスとインダクタのインダクタンスを調整することによって、通過帯域よりも高周波側において、１以上で、結合経路の数以下の数の低減衰ピークを発生させ、且つそれらの周波数を制御することが可能になる。
【００８４】
ここで、図１に示した結合経路７，８と同様の構成の結合経路を並列にｎ個（ｎは２以上の整数）を設けた場合における各結合経路の共振周波数について考察する。まず、１つの結合経路１０７のみを設けた比較例のバンドパスフィルタ１０１において、通過帯域よりも低周波側に減衰極が形成されるように設定されたキャパシタ１２１，１２２のキャパシタンスをＣＰとする。説明を簡単にするために、ｎ個の結合経路を設けた場合における各結合経路に含まれる２つのキャパシタのキャパシタンスをＣＰ／ｎとする。また、各結合経路に含まれるインダクタのインダクタンスを比較例におけるインダクタ１２３のインダクタンスＬCPと等しくする。これにより、ｎ個の結合経路を設けた場合においても減衰極を形成することができる。この場合、各結合経路の共振周波数は、比較例における結合経路１０７の共振周波数ｆ０の√（ｎ）倍となる。このことから、概して、結合経路の数ｎを大きくすることにより、結合経路の共振周波数をより高くすることが可能になると言える。なお、ここでは、ｎ個の結合経路の共振周波数が等しくなる場合について説明したが、各結合経路におけるキャパシタのキャパシタンスとインダクタのインダクタンスを調整することによって、ｎ個の結合経路の共振周波数はそれぞれ独立して制御可能である。従って、ｎ個の結合経路を設けた場合には、通過帯域よりも高周波側において、１〜ｎの範囲内の数の低減衰ピークを発生させ、且つそれらの周波数を制御することが可能である。
【００８５】
また、実施の形態では、結合経路７，８は、それぞれ、２つのキャパシタと１つのインダクタを含んでいる。しかし、本発明では、複数の結合経路の各々は、直列に接続されたキャパシタとインダクタをそれぞれ１つ以上含んでいればよい。例えば、実施の形態における結合経路７，８の代わりに、それぞれ直列に接続された１つのキャパシタと１つのインダクタのみを含む２つの結合経路を設けてもよい。この２つの結合経路は、導体層４６１のキャパシタ形成部４６１ａ，４６１ｂの一方と導体層４６２のキャパシタ形成部４６２ａ，４６２ｂの一方の代わりに、それぞれ、スルーホールを介して共振器用導体層に直接接続される部分を設けることによって形成することができる。
【００８６】
また、実施の形態では、３つの共振器を備えたバンドパスフィルタ１について説明したが、本発明に係るバンドパスフィルタにおける共振器の数は３以上であればよい。
【００８７】
本発明のバンドパスフィルタは、無線ＬＡＮ用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（登録商標）規格の通信装置において用いられるバンドパスフィルタとして有用である。
【符号の説明】
【００８８】
１…積層型バンドパスフィルタ、２…入力端子、３…出力端子、４，５，６…共振器、７，８…結合経路、１１〜１３，２３，２６…インダクタ、１４〜１８，２１，２２，２４，２５…キャパシタ、３０…積層体、３１…入力用導体層、３２…出力用導体層、３３，３４…グランド用導体層。
【図１】
2011077566.tif 000003
【図２】
2011077566.tif 000004
【図３】
2011077566.tif 000005
【図４】
2011077566.tif 000006
【図５】
2011077566.tif 000007
【図６】
2011077566.tif 000008
【図７】
2011077566.tif 000009
【図８】
2011077566.tif 000010
【図９】
2011077566.tif 000011
【図１０】
2011077566.tif 000012