(57)【要約】【課題】アモルファス薄膜の溶融結晶化時に生じる凹凸の影響を受けないようなトップゲート型ＴＦＴ素子などの作製が可能な結晶化半導体薄膜の製造方法および該凹凸が表面にない結晶化半導体薄膜を提供する。【解決手段】本発明の結晶化半導体薄膜の製造方法は、第１基板１上層に剥離層２を介して剥離可能に形成したアモルファス半導体薄膜４ａを溶融結晶化させ、その後、結晶化した結晶化半導体薄膜４ｐの表面側を接合面にして接着剤６を介して第２基板５上層に前記結晶化半導体薄膜４ｐを接合するとともに該結晶化半導体薄膜４ｐを第１基板側１から剥離する。本発明の結晶化半導体薄膜は、基板上層に設けられた結晶化半導体薄膜であって、該結晶化半導体薄膜は、前記基板上層に接合層を介して接合されており、かつ該接合層に対する接合面側に溶融結晶化に伴う凹凸形状を有する。【選択図】図１
2011238812.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上層に剥離可能に形成した半導体薄膜を溶融結晶化させ、その後、該半導体薄膜の表面側を接合面にして第２基板上層に前記半導体薄膜を接合するとともに該半導体薄膜を前記第１基板側から剥離することを特徴とする結晶化半導体薄膜の製造方法。
【請求項２】
前記第１基板上層の前記半導体薄膜にレーザ光を照射して前記溶融結晶化を行わせることを特徴とする請求項１に記載の結晶化半導体薄膜の製造方法。
【請求項３】
前記第１基板上層に除去が可能な剥離層を設け、該剥離層上層に前記半導体薄膜を形成する工程を予め有することを特徴とする請求項１または２に記載の結晶化半導体薄膜の製造方法。
【請求項４】
前記剥離層上層に、１または２以上の介在層と前記半導体薄膜とを連続して成膜することを特徴とする請求項３記載の結晶化半導体薄膜の製造方法。
【請求項５】
前記剥離層は、溶剤によって選択的に溶解して除去されるものであることを特徴とする請求項３または４に記載の結晶化半導体薄膜の製造方法。
【請求項６】
前記剥離層は、エネルギー付与によって選択的に溶解して除去されるものであることを特徴とする請求項３または４に記載の結晶化半導体薄膜の製造方法。
【請求項７】
前記半導体薄膜の接合を接着剤によって行うことを特徴とする請求項１〜６のいずれかに記載の結晶化半導体薄膜の製造方法。
【請求項８】
前記第１基板上層に形成された半導体薄膜がアモルファスシリコン薄膜であることを特徴とする請求項１〜７のいずれかに記載の結晶化半導体薄膜の製造方法。
【請求項９】
基板上層に結晶化された半導体薄膜を有し、該半導体薄膜は、前記基板上層に接合層を介して接合されており、かつ該接合層に対する接合面側に溶融結晶化に伴う凹凸形状を有することを特徴とする結晶化半導体薄膜。
【請求項１０】
前記半導体薄膜は、上層にゲート絶縁層を有することを特徴とする請求項９記載の結晶化半導体薄膜。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＰＤ（フラットパネルディスプレイ）に用いられる半導体薄膜素子などに用いられる結晶化半導体薄膜およびその製造方法に関するものである。
【背景技術】
【０００２】
薄型ディスプレイパネルの画素駆動回路であるＴＦＴ（薄膜トランジスタ）を形成するバックプレーンとして、ガラス基板上に堆積した半導体薄膜（主にシリコン薄膜）が用いられる。家庭用ＴＶなどの中〜大画面液晶ディスプレイパネルでは、この半導体薄膜はアモルファス構造で用いられる。これに対し、特に携帯電話端末やデジタルカメラなどに用いられる中〜小型液晶パネルあるいは、有機発光ダイオード（ＯＬＥＤ）ディスプレイでは一旦アモルファス構造で堆積させた半導体薄膜（一般的にはシリコン）に適当な熱処理を施し結晶化して用いている（いわゆるポリシリコンＴＦＴ）。この結晶化のプロセスとして工業化されている手段の一つがＥＬＡ（エキシマレーザ照射による半導体膜の溶融結晶化）技術である（非特許文献１）。
【０００３】
このＥＬＡプロセスによって半導体薄膜を溶融・凝固を経て結晶化させる際、エキシマレーザアニールは半導体薄膜に瞬間的に大エネルギーを与えるため、液相から固相への凝固時に大きな体積変化を伴い、半導体薄膜表面に大きな凹凸（例えば数十ｎｍ高さ）が生じる。この凹凸は後工程でＴＦＴ素子を形成する際に著しく不利に作用する。
すなわち、半導体薄膜表面の凹凸は、ＴＦＴ（ただしトップゲート型）として素子を作製した際に高ゲート電圧による絶縁破壊を生じる起点となり非常に問題である。このため、半導体層のさらに上に堆積するゲート絶縁膜を厚くするという回避手法が実施される場合がある。
さらには、上記凹凸を除去する手段が提案されている。例えば特許文献１にはシリコン結晶（ポリシリコン）薄膜の表面を機械研磨して平坦化することが提案されている。あるいは平坦化の手段として、薬液によるエッチングや電解研磨、イオン打ち込みによる平坦化（特許文献２）、あるいは活性ガスによるドライエッチング（特許文献３）なども提案されている。また、磁場を印加などによってシリコン原子の対流移動を抑制して凹凸の発生を抑制するものも提案されている（特許文献４）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１６３５８８号公報
【特許文献２】特開平８−１３９３３４号公報
【特許文献３】特開平９−２１３６３０号公報
【特許文献４】特開２０００−２９４７９３号公報
【非特許文献】
【０００５】
【非特許文献１】Ｔ．Ｓａｍｅｓｈｉｍａ，Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．７ｌ，４３５，（１９８６），
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、前記方法のように、ゲート絶縁膜を厚くすることはＴＦＴの電気的特性（スイッチング特性など）を劣化させることに直結するため望ましい手段ではない。
また、前記したように、溶融結晶化後に表面の凹凸を機械的・化学的に削る、といったプロセスが提案あるいは実施されている。しかし、研磨により生じる砥粒カスやコンタミネーションがＴＦＴ特性低下やフォトリソグラフィー工程における歩留まり劣化をもたらすことは自明であり、やはり好ましくない。また、平坦化のためにプロセス負荷や製造時間の増大という問題が生じる。
つまるところ溶融プロセスにより形成された半導体結晶薄膜が結晶化完了時点で初めから凹凸を持たない、あるいは凹凸の程度が小さければ、上記のような凹凸の除去プロセスが不要となり、困難が解消されるのでより好適なプロセスだと言える。このような発想により提案されている手法として、前記特許文献４のような「静磁場中あるいは不活性ガス中で対流を抑制しながら溶融結晶化する」というプロセスがある。ただし現実問題として磁場の分布や不活性ガスの流れを均一に制御することは難しく、目的を十分に達成可能とは言い難い。
【０００７】
本発明は、上記事情を背景としてなされたものであり、アモルファス薄膜の溶融結晶化時に生じる凹凸の影響を受けないようなトップゲート型ＴＦＴ素子などの作製が可能な結晶化半導体薄膜の製造方法および該凹凸が表面にない結晶化半導体薄膜を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明では、好適には、半導体薄膜の溶融結晶化をおこないつつ、表面突起の問題を回避可能なトップゲート型ＴＦＴ素子の構造および作製方法を提案する。
すなわち、本発明の結晶化半導体薄膜の製造方法は、第１基板上層に剥離可能に形成した半導体薄膜を溶融結晶化させ、その後、該半導体薄膜の表面側を接合面にして第２基板上層に前記半導体薄膜を接合するとともに該半導体薄膜を前記第１基板側から剥離することを特徴とする。
また、本発明の結晶化半導体薄膜は、基板上層に設けられた結晶化半導体薄膜であって、該結晶化半導体薄膜は、前記基板上層に接合層を介して接合されており、かつ該接合層に対する接合面側に溶融結晶化に伴う凹凸形状を有することを特徴とする。
【０００９】
本発明における半導体薄膜は、第１基板上層に剥離除去が可能な剥離層を設け、該剥離層上層に前記半導体薄膜を形成する工程によって用意することができる。上記剥離層の形成、半導体薄膜の形成方法は本発明としては特に限定されるものではなく、既知の方法を用いることができる。また、半導体薄膜は、剥離層の直上に設けられるものであってもよく、また、その他の１または２以上の層を介在させて形成するものであってもよい。介在層としてはゲート絶縁層やさらに電極層などが挙げられる。本発明としては介在層の種別が限定されるものではないが、剥離層の材質が半導体膜に混入して素子特性に悪影響を及ぼす場合には、その混入を防止する拡散バリア層としての役割を担う。
上記介在層を有するものでは、半導体薄膜の形成に先立ってこれらの介在層を剥離層上層に形成する。介在層および半導体薄膜を設ける場合、真空装置の外へ出さずにゲート絶縁層などの介在層と半導体薄膜とを連続成膜できるため、界面の状態が改善されて電気的特性が向上するなどの効果が得られる。
【００１０】
上記剥離層としては、後工程で半導体薄膜を第１基板側から剥離するためのものであり、適宜の方法で溶解するものなどが挙げられる。例えば、水などの溶剤を用いて選択的に溶解する水溶性の材料や、酸によって選択的に溶解するものなどを用いることができる。このような材料としては、アルミニウム等の金属、セラミック類などを挙げることができる。なお、溶剤としては、半導体薄膜や介在層にダメージを与えないことが必要であり、純水、酸などが好適である。ただし、本発明としては溶剤の種別が特定のものに限定されるものではない。
また、剥離層は光や熱エネルギーなどの付与によって溶解する材料で構成することができる。例えば第１の基板側からレーザ光を照射して選択的に溶解させる。この場合、剥離層は半導体薄膜などに損傷を与えることなく溶解することが必要であり、半導体薄膜に損傷を与えない温度で溶解するものが好適である。このような材料としては、インジウム等の低融点金属およびその合金が挙げられる。また、剥離層には、光の照射によって分解する光分解高分子材料などを用いることができる。さらに、剥離層は、イオン、電子線、Ｘ線等の照射によって分解する材料で構成することができる。このような材料としてはＰＴＦＥ（ポリテトラフルオロエチレン）が例示される。
【００１１】
上記第１基板上の半導体薄膜に対し溶融結晶化を行う。溶融結晶化の方法は本発明としては特に限定されるものではなく、適宜の加熱エネルギーの付与によって行うことができる。好適には、該半導体薄膜にレーザ光を照射して前記溶融結晶化を行わせることができる。なお、本発明では、半導体薄膜の表面側から加熱エネルギーを付与する場合、半導体薄膜の底面側に亘って結晶化がなされることが必要である。この場合、後工程で剥離除去される第１基板の損傷は大きな問題とならないので、十分な加熱エネルギーを付与して底面側を確実に結晶化させることができる。
【００１２】
溶融結晶化がなされた半導体薄膜は、前記したように液相から固相への凝固時に大きな体積変化を伴い、拘束状態にない半導体薄膜表面に凹凸が生じる。
この凹凸を有する半導体薄膜表面側を第２の基板上層に接合する。そして、この半導体薄膜を第１基板側から剥離することで、第２基板上に設けられた結晶化薄膜が得られる。該結晶化薄膜では、凹凸が生じた表面側は下層側にあって、元々底面側である面が表面側に位置するように反転された状態になり、凹凸の無い面が表面側に位置する。特に剥離層と半導体薄膜との間に介在層が設けられており、この介在層をそのまま用いることで、半導体薄膜と介在層との界面は層を形成した際の状態のままで良好な状態が維持される。
なお、上記接合に先立って、結晶化された半導体薄膜に対し、不純物を導入する工程を含むことができる。また、パターンに従って、異なる種類の不純物を導入して平面的構造を有するトランジスタを構成することができる。
【００１３】
第２基板に半導体薄膜を接合する際には、適宜の接着剤を用いて半導体薄膜側と第２の基板側とを接合することができる。半導体薄膜は第２基板直上に接合しても良く、また、何らかの介在層を有するものであってもよい。該接着剤としては、耐熱性エポキシ樹脂などを用いることができる。
【００１４】
上記した剥離層などを利用して第１基板を前記半導体薄膜から剥離することで、第２基板上に設けられている結晶化半導体薄膜を得ることができる。第１基板と第２基板とは、同じ材質からなるものであってもよく、また、異なる材質からなるものであってもよい。
第１基板上層の剥離層と半導体薄膜との間に介在層を有する場合には、該介在層が第２基板上層の表面側に位置する。介在層としてゲート絶縁層を形成したものであれば、その上層に電極を設けることで、ＭＯＳ構造が得られる。また、予め、第１基板上層でゲート絶縁膜と電極層とを形成しておくことで、上記反転によって直ちにＭＯＳ構造が得られるものであってもよい。
また、結晶化された半導体薄膜が第２基板上層で表層に位置するものでは、さらに、その後、パターンにしたがって不純物を導入する工程を有するものであってもよい。
【発明の効果】
【００１５】
以上説明したように、本発明の製造方法によれば、第１基板上層に剥離可能に形成した半導体薄膜を溶融結晶化させ、その後、該半導体薄膜の表面側を接合面にして第２基板上層に前記半導体薄膜を接合するとともに該半導体薄膜を前記第１基板側から剥離するので、溶融結晶化による半導体薄膜表面の凹凸の影響をまったく受けないため、特性に優れた結晶化半導体薄膜を効率よく製造することができる。
また、従来のように半導体薄膜の凹凸の影響を排除するためにゲート絶縁層などを厚く形成する必要がなく、該ゲート絶縁層を従来よりも薄くでき、これによってもＴＦＴ素子の電気的特性が向上する。
また、本発明の結晶化半導体薄膜によれば、基板上層に設けられた結晶化半導体薄膜であって、該結晶化半導体薄膜は、前記基板上層に接合層を介して接合されており、かつ該接合層に対する接合面側に溶融結晶化に伴う凹凸形状を有するので、前記半導体薄膜の表面側は平坦な面が確保されており、該平坦面側を用いて特性に優れた薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の製造方法における一実施形態を示す工程図である。
【図２】同じく、上記工程後に、コンタクトホール形成、電極を成膜・パターニング、パッシベーション膜で覆う工程を示す工程図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の一実施形態を添付図面に基づいて説明する。
まず、第１基板１としてダミー基板を用意し、該第１基板１を洗浄後に成膜装置へ投入する。第１基板材料に制限は無いが、該第１基板１を後工程で剥離するまでの間における最高処理温度に耐えうることと表面の平坦性が重要である。たとえばシリコン単結晶板などが好適だが高価であるため、無アルカリガラス等を使用することも可能である。この実施形態では、５０ｍｍ角のシリコン単結晶板をダミー基板として用いる。
【００１８】
この第１基板１に対して、剥離層２、ゲート絶縁層３、アモルファス半導体薄膜４ａの３種類の薄膜を同一の真空装置内で連続成膜する。この際に、これら材料を大気に晒すことなく成膜することができる。
剥離層２として、Ａｌ（アルミニウム）を２００ｎｍ厚で成膜する。ただし、本発明としては剥離層２の材料や膜厚はこれに限らない。
ゲート絶縁層３としては酸化シリコンを５０ｎｍ厚で堆積する。ゲート絶縁層３の材質は他にも窒化シリコンなどが一般的であり、十分な絶縁特性があれば何を用いてもかまわない。ただしゲート絶縁層の厚みが薄いほどＴＦＴ素子としての性能が向上する。したがって、該ゲート絶縁層の厚みは５０ｎｍ以下であるのが望ましい。従来は、半導体薄膜を溶融結晶化させる際の表面凹凸の発生を緩和するため、ゲート絶縁層として、通常は、１００ｎｍ以上の層厚にしている。
アモルファス半導体薄膜４ａとしては最も一般的なアモルファスシリコンを１００ｎｍの厚さに成膜する。この材質や厚みについても本発明としては特に制限は無く、シリコン以外にもゲルマニウムや酸化物半導体などが想定される。溶融結晶化して用いられ、かつその際に表面凹凸を生じるような半導体物質が今回の発明の適用対象となる。
【００１９】
上記３層の成膜をおこなった後、各層を形成した第１基板１を成膜装置から取り出してソースドレイン部へのりん（Ｐ）イオン注入処理を施し、その後に全面レーザ光を照射した。この際レーザ光としては波長３０８ｎｍのエキシマレーザを５０ｍＪ／ｃｍ２のエネルギー密度で用いた。該レーザ光の照射の結果、アモルファス半導体薄膜４ａが加熱され溶融結晶化し、表面に５０ｎｍ程度の高さの凹凸を有する結晶化半導体薄膜４ｐが得られる。すなわち、アモルファス半導体薄膜４ａは、レーザ光の照射によって結晶化半導体薄膜４ｐとなる。なお、溶融結晶化のための熱源は必ずしもレーザ光である必要は無く、他にはランプ光や抵抗ヒータ、プラズマなどが適用可能である。
【００２０】
本来の第２基板５として無アルカリガラス（５０ｍｍ角）を用意し、上記結晶化半導体薄膜４ｐの膜面（表面側）に接合する。接合する際には耐熱性の高いエポキシ樹脂を接着剤６として用いる。ただし、本発明としては接着剤として、特にこの物質に限定はされない。
さらに第２基板５全体を反転し、下から第２基板５、接着剤６、結晶化半導体薄膜４ｐ、ＳｉＯ２からなるゲート絶縁層３、Ａｌからなる剥離層２、第１基板１、という順序からなる積層構造を得る。
この状態で酸によるＡｌエッチングをおこない、剥離層２を除去する。この処理後にダミー基板である第１基板１を取り除く。この結果、最表面はＳｉＯ２ゲート絶縁層３となり、その直下には結晶シリコン膜からなる結晶化半導体薄膜４ｐの平坦な面が接している。
【００２１】
続いて、ＳｉＯ２ゲート絶縁層３のリソグラフィ加工をおこないコンタクトホール７０を形成した後、電極金属（ここではＡｌ）を２００ｎｍ厚みで成膜した。この電極金属層に対しフォトリソグラフィー加工を施し、ソース電極７ａ、ドレイン電極７ｂ、ゲート電極７ｃを形成する。最後にＳｉＯＮ系パッシベーション膜８を基板全面に成膜してトップゲート型トランジスタ素子を完成させる。
以上、本発明について上記実施形態に基づいて説明を行ったが、本発明は上記実施形態の内容に限定されるものではなく、本発明の範囲を逸脱しない限りは適宜の変更が可能である。
【符号の説明】
【００２２】
１    第１基板
２    剥離層
３    ゲート絶縁層
４ａ  アモルファス半導体薄膜
４ｐ  結晶化半導体薄膜
５    第２基板
６    接着剤
【図１】
2011238812.tif 000003
【図２】
2011238812.tif 000004