(57)【要約】【課題】半導体基板の表面に形成されている表面電極と、半導体基板の裏面に形成されている裏面電極とを備えている半導体装置において、半導体基板の反りを抑制する。【解決手段】半導体装置の表面電極および裏面電極は、めっき層を含んでいる。表面電極のめっき層と裏面電極のめっき層の一方を、他方よりも厚くすることによって、半導体基板の反りを抑制する。この半導体装置は、表面電極のめっき層と裏面電極のめっき層とを同時に成長させる工程と、表面電極のめっき層と裏面電極のめっき層のいずれか一方のみを成長させる工程とを含んでいる製造方法によって、好適に製造することができる。  【選択図】  図２
2011077460.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板の表面に形成されており、めっき層を含む表面電極と、
半導体基板の裏面に形成されており、めっき層を含む裏面電極とを備えており、
表面電極のめっき層と裏面電極のめっき層の一方は、他方よりも厚いことを特徴とする半導体装置。
【請求項２】
半導体基板と、
半導体基板の表面に形成されており、めっき層を含む表面電極と、
半導体基板の裏面に形成されており、めっき層を含む裏面電極とを備えている半導体装置を半導体ウェハから製造する方法であって、
表面電極のめっき層と裏面電極のめっき層とを同時に成長させる工程と、
表面電極のめっき層と裏面電極のめっき層のいずれか一方のみを成長させる工程とを含むことを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、めっき層を有する表面電極および裏面電極を備えた半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
特許文献１、２に示すように、半導体基板の表面側に表面電極を備え、裏面側に裏面電極を備えた半導体装置が提案されている。表面電極および裏面電極は、半導体基板とオーミック接合するためのアルミニウム（Ａｌ）系金属層と、はんだ接合層としてのニッケル（Ｎｉ）層等とを備えている。このＮｉ層等は、一般に、無電解めっきによって形成される。特許文献１では、表面電極を構成するＮｉ層と、裏面電極を構成するＮｉ層を同一の工程によって形成し、製造工程の短縮化を図っている。
【０００３】
半導体装置では、その表面側に形成される素子構造と、その裏面側に形成される素子構造とが異なる。このため、特許文献１のように表面および裏面側のＮｉ層を同一工程で形成すると、表面側と裏面側のＮｉ層がほぼ同質かつ同一厚さに形成されるため、素子構造の相違等によるウェハの反りが起こり易くなる。すなわち、ウェハの表面側に作用する圧縮応力が大きいと、ウェハの表面側が凹となり、裏面側が凸となる。ウェハの裏面側に作用する圧縮応力が大きいと、ウェハの裏面側が凹となり、表面側が凸となる。
【０００４】
特許文献２では、ウェハの表面側が凹となり、裏面側が凸となる反りを緩和するために、表面電極を構成するＮｉ層は無電解めっきを用いて形成する一方で、裏面電極を構成するＮｉ層は物理的気相成長法を用いて形成する。物理的気相成長法を用いることによって、裏面電極を構成するＮｉ層の膜密度を、表面電極を構成するＮｉ層の膜密度よりも高くし、これによって、ウェハの反りを抑制している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−５３６８号公報
【特許文献２】特開２００５−３３１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のように、表面側と裏面側のＮｉ層がほぼ同質かつ同一厚さに形成されると、ウェハの反りが起こり易くなる。一方、これを解決するために、特許文献２のように、物理的気相成長法を用いて裏面側のＮｉ層を形成すると、表面側のＮｉ層と裏面側のＮｉ層とで製造方法が異なるため、製造工程が複雑になる。さらに、物理的気相成長法によって形成するＮｉ層の膜密度を、ウェハの反りに応じた所望の膜密度に制御することは困難である。
本発明は、上記の実情に鑑みてなされたものであり、表面電極と裏面電極に生産性の高いめっき層を用いながら、表面電極のめっき層と裏面電極のめっき層によってウェハの反りを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、半導体基板と、半導体基板の表面に形成されており、めっき層を含む表面電極と、半導体基板の裏面に形成されており、めっき層を含む裏面電極とを備えており、表面電極のめっき層と裏面電極のめっき層の一方は、他方よりも厚いことを特徴とする。
【０００８】
上記の半導体装置では、表面電極のめっき層と裏面電極のめっき層の一方を、他方よりも厚くすることによって、ウェハの反りを抑制し、ひいては半導体基板の反りを抑制することができる。生産性の高いめっき法を利用することと、半導体基板の反りを抑制することとを両立させることができる。
【０００９】
表面電極のめっき層が裏面電極のめっき層よりも厚い場合には、ウェハの表面側が凸となり、裏面側が凹となる反りが発生することを抑制することができる。裏面電極のめっき層が表面電極のめっき層よりも厚い場合には、ウェハの表面側が凹となり、裏面側が凸となる反りが発生することを抑制することができる。
【００１０】
上記の半導体装置を半導体ウェハから製造する方法は、表面電極のめっき層と裏面電極のめっき層とを同時に成長させる工程と、表面電極のめっき層と裏面電極のめっき層のいずれか一方のみを成長させる工程とを含んでいることが好ましい。
【００１１】
上記の製造方法は、表面電極のめっき層と裏面電極のめっき層とを同時に成長させる工程を含んでいるため、製造工程が簡略化される。さらに、表面電極のめっき層と裏面電極のめっき層のいずれか一方のみを成長させる工程とを含んでいるため、簡便に、表面めっき層と裏面めっき層の一方を、他方よりも厚くすることができる。ウェハの反り量等に応じて、表面めっき層と裏面めっき層のいずれか一方のみを成長させる工程の製造条件（めっき時間、成膜速度等）を調整することができる。これによって、厚く形成する方のめっき層の厚さを調整することができ、ウェハの反りを緩和することが可能となる。
【００１２】
その表面側が凸となり、裏面側が凹となるウェハの反りが発生する場合には、表面めっき層のみを成長させる工程を行って、表面めっき層を裏面めっき層よりも厚くする。その表面側が凹となり、裏面側が凸となるウェハの反りが発生する場合には、裏面めっき層のみを成長させる工程を行って、裏面めっき層を表面めっき層よりも厚くする。これによって、ウェハの反りを緩和することができる。
【発明の効果】
【００１３】
本発明によれば、生産性の高いめっき法を利用して表面電極および裏面電極の一部を製造することができ、また、ウェハの反り（半導体基板の反り）を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】実施例に係る半導体モジュール。
【図２】実施例に係る半導体装置の断面図。
【図３】実施例に係る半導体装置の製造方法を説明する図。
【図４】実施例に係る半導体装置の製造方法を説明する図。
【図５】実施例に係る半導体装置の製造方法を説明する図。
【図６】実施例に係る半導体装置の製造方法を説明する図。
【図７】実施例に係る半導体装置の製造方法を説明する図。
【図８】変形例に係る半導体装置の製造方法を説明する図。
【図９】変形例に係る半導体装置の製造方法を説明する図。
【図１０】変形例に係る半導体装置の製造方法を説明する図。
【図１１】変形例に係る半導体装置の製造方法を説明する図。
【図１２】変形例に係る半導体装置の製造方法を説明する図。
【図１３】変形例に係る半導体装置の製造方法を説明する図。
【図１４】変形例に係る半導体装置の製造方法を説明する図。
【図１５】変形例に係る半導体装置の製造方法を説明する図。
【図１６】実施例に係る半導体装置の断面図。
【図１７】実施例に係る半導体装置の製造方法を説明する図。
【図１８】実施例に係る半導体装置の製造方法を説明する図。
【図１９】実施例に係る半導体装置の製造方法を説明する図。
【図２０】実施例に係る半導体装置の製造方法を説明する図。
【図２１】変形例に係る半導体装置の製造方法を説明する図。
【図２２】変形例に係る半導体装置の製造方法を説明する図。
【図２３】変形例に係る半導体装置の製造方法を説明する図。
【発明を実施するための形態】
【００１５】
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）  表面電極のはんだ接合層は、めっき層である。
（特徴２）  裏面電極のはんだ接合層は、めっき層である。
【実施例１】
【００１６】
以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置１０は、図１に示すように、半導体モジュール１の内部に設置される。半導体モジュール１はモールド材２４で覆われており、裏面側には金属板２２が露出しており、表面側には金属板２３が露出している。金属板２２にはリード２２１が接続されており、金属板２３にはリード２３１が接続されている。
【００１７】
半導体装置１０は、半導体基板１１、裏面電極１２、表面電極１３を備えている。表面電極１３は、表面側金属板２３にはんだ付けされている。裏面電極１２は、裏面側金属板２２にはんだ付けされている。これによって、半導体装置１０は、２つの金属板２２、２３の間に固定される。半導体装置１０は、半導体モジュール１の外部に露出する２つの金属板２２、２３と接合しているため、半導体装置１０で発生した熱が、金属板２２、２３から放熱し易い構成となっている。
【００１８】
図２は、半導体装置１０の半導体素子が形成されている領域の断面を模式的に示す図である。尚、図２では、半導体装置１０の図の横方向に繰返される構成を省略し、その一部を示している。
【００１９】
図２に示すように、半導体基板１１には、パワーデバイスとして利用可能な縦型のトレンチゲート型ＩＧＢＴが作り込まれている。半導体基板１１には、その裏面側から、Ｐ型のコレクタ領域１１１と、Ｎ型のバッファ領域１１２と、Ｎ型のドリフト領域１１３と、Ｐ型のボディ領域１１４が積層されている。ボディ領域１１４の表面にはＮ型のエミッタ領域１１５が形成されている。半導体基板１１の表面側からボディ領域１１４を貫通するトレンチゲート１１６が設けられている。トレンチゲート１１６はエミッタ領域１１５と接している。トレンチゲート１１６は、ゲート絶縁膜によって覆われたゲート電極を備えている。ゲート電極の表面は、半導体基板１１の表面の一部に形成された層間絶縁膜１１７によって覆われている。
【００２０】
裏面電極１２は、半導体基板１１の裏面側（コレクタ領域１１１が形成されている側）に接する第１裏面層１２１、第１裏面層１２１の裏面に接する第２裏面層１２２を備えている。表面電極１３は、半導体基板１１の表面側（エミッタ領域１１５等が形成されている側）に接する第１表面層１３１、第１表面層１３１の表面に接する第２表面層１３２を備えている。第１裏面層１２１および第１表面層１３１は、半導体基板１１とオーミック接合を形成するための電極層であり、本実施例では、Ａｌ層である。第２裏面層１２２および第２表面層１３２は、めっき層であって、本実施例では、はんだ接合層であるＮｉ層である。
【００２１】
本実施例に係る半導体装置１０では、第２裏面層１２２と第２表面層１３２との膜密度は同程度であり、第２裏面層１２２の厚さ（半導体基板１１の深さ方向の寸法）は、第２表面層１３２の厚さよりも厚い。このため、第２裏面層１２２の膜応力が、第２表面層１２２の膜応力より大きくなって、ウェハの表面側に作用する圧縮応力を緩和する。その結果、ウェハの表面側が凹となり、裏面側が凸となる反りが発生することを抑制することができる。
【００２２】
次に、本実施例に係る半導体装置１０を製造する第１の製造方法について、図３〜図７を用いて説明する。半導体装置１０は、図２に示す半導体装置１０の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、製造される。
【００２３】
図３は、図２に示す素子構造（ただし、第２表面層１３２及び第２裏面層１２２は除く）が複数作り込まれた半導体ウェハ９００の断面図を示している。図３に示すように、半導体ウェハ９００には、その表面に接する表面Ａｌ層９３１と、その裏面に接する裏面Ａｌ層９２１とが形成されている。表面Ａｌ層９３１は、表面電極１３の第１表面層１３１となる層であり、裏面Ａｌ層９２１は、裏面電極１２の第１裏面層１２１となる層である。半導体ウェハ９００の表面のうち、表面Ａｌ層９３１が形成されていない部分は、層間絶縁膜１１７となる絶縁膜９５０によって覆われている。尚、図３等の半導体装置の製造方法を説明する図では、半導体ウェハ９００に作り込まれた、コレクタ領域１１１等の構造については、図示を省略している。
【００２４】
図３に示すように、半導体ウェハ９００は、２つの素子部９１０とダイシング部９９０とを備えている。ダイシング部９９０は、半導体ウェハ９００を平面視したときに表面Ａｌ層９３１が形成されていない領域であって、その表面Ａｌ層９３１が形成されていない領域の下方にある半導体ウェハ９００の深さ方向の全域が相当する。表面Ａｌ層９３１は、半導体ウェハ９００の素子部９１０内の表面に形成されており、ダイシング部９９０内には形成されていない。表面Ａｌ層９３１は、１つの素子構造に対して、それぞれ１つ形成されている。裏面Ａｌ層９２１は、半導体ウェハ９００の裏面全体に形成されている。
【００２５】
（第１めっき工程）
まず、図３に示す、表面Ａｌ層９３１および裏面Ａｌ層９２１が形成された後の半導体ウェハ９００に対して、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２ａとを同時に形成する。これによって、半導体ウェハ９００は、図４に示す状態となる。無電解めっき法は、湿式めっき法の一例であり、Ｎｉの無電解めっきは、例えば、還元剤に次亜リン酸ナトリウムを用いるニッケル−リン合金（Ｎｉ−Ｐ）めっき等によって行うことができる。図４に示すように、表面Ｎｉ層９３２と裏面Ｎｉ層９２２ａとは、ほぼ同じ厚さに形成され、膜密度も同程度となる。
【００２６】
（第２めっき工程）
次に、図５に示すように、半導体ウェハ９００の表面にレジスト８０１を形成する。これによって、表面Ａｌ層９３１、表面Ｎｉ層９３２、絶縁膜９５０を覆う。
【００２７】
図５に示す状態の半導体ウェハ９００に対して、第１めっき工程と同様のめっき条件でＮｉの無電解めっき法を行う。これによって、図６に示すように、半導体ウェハ９００の裏面側にのみ、裏面Ｎｉ層９２２ａの裏面に接する裏面Ｎｉ層９２２ｂが形成される。その後、レジスト８０１を除去すると、図７に示す状態となる。裏面Ｎｉ層９２２ｂは、裏面Ｎｉ層９２２ａおよび表面Ｎｉ層９３２と同程度の膜密度となる。図７において、表面Ｎｉ層９３２は、半導体装置１０の第２表面層１３２となる層であり、裏面Ｎｉ層９２２ａおよび裏面Ｎｉ層９２２ｂは、半導体装置１０の第２裏面層１２２となる層である。すなわち、本実施例に係る第１の製造方法によれば、第２裏面層１２２と第２表面層１３２との膜密度とを同程度とし、かつ、第２裏面層１２２を、第２表面層１３２よりも厚くすることができる。
【００２８】
次に、ダイシング工程によって、図７に示す半導体ウェハ９００を、そのダイシング部９９０内で切断すると、１つの半導体装置１０として切り分けることができる。これによって、図２に示す半導体装置１０を得ることができる。
【００２９】
上記のとおり、本実施例によれば、裏面電極１２のめっき層である第２裏面層１２２を、表面電極１３のめっき層である第２表面層１３２よりも厚くすることによって、半導体ウェハ９００の反りを抑制し、ひいては半導体基板１１の反りを抑制することができる。半導体装置１０の裏面電極１２、表面電極１３を形成するに際して、生産性の高いめっき法を利用することと、半導体ウェハの反りを抑制することとを両立させることができる。
【００３０】
上記の製造方法は、第２表面層１３２となる表面Ｎｉ層９３２と第２裏面層１２２の一部となる裏面Ｎｉ層９２２ａとを同時に成長させる第１めっき工程を含んでいるため、製造工程が簡略化される。さらに、第２裏面層１２２の一部となる裏面Ｎｉ層９２２ｂのみを成長させる第２めっき工程を含んでいるため、簡便に、第２裏面層１２２を第２表面層１３２よりも厚くすることができる。
【００３１】
本実施例に係る第１の製造方法は、半導体装置１０の製造工程中で半導体ウェハ９００に反りが発生した場合に、この半導体ウェハ９００の反り（反り量）に応じて実施されるものであってもよい。例えば、図３に示す状態において、半導体ウェハ９００の表面側が凹となり、裏面側が凸となる反りが発生している場合には、発生した半導体ウェハ９００の反り量に応じて、裏面Ｎｉ層９２２ｂのみを成長させる第２めっき工程の製造条件（めっき時間、成膜速度等）を調整してもよい。第２めっき工程の製造条件を調整することで、第２裏面層１２２の厚さを調整し、半導体ウェハ９００の反りを緩和することが可能となる。
【００３２】
本実施例に係る半導体装置１０は、上記に説明した第１の製造方法において、第１めっき工程と第２めっき工程とを入れ換えた製造方法によっても、製造することができる。すなわち、まず、半導体ウェハ９００の裏面側にのみめっき層を形成し、その後、半導体ウェハ９００の表面側と裏面側のそれぞれにめっき層を同時に形成するようにしてもよい。
【００３３】
具体的には、図８に示すように、図３に示す状態の半導体ウェハ９００の表面にレジスト８０２を形成し、表面Ａｌ層９３１、絶縁膜９５０をレジスト８０２で覆う。次に、図８に示す状態の半導体ウェハ９００に対して、Ｎｉの無電解めっき法を行う。これによって、図９に示すように、半導体ウェハ９００の裏面側にのみ、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２ｃが形成される。その後、レジスト８０２を除去すると、図１０に示す状態となる。
【００３４】
次に、図１０に示す状態の半導体ウェハ９００に対してＮｉの無電解めっき法を行い、図１１に示すように、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ｎｉ層９２２ｃの裏面に接する裏面Ｎｉ層９２２ｄとを同時に形成する。図１１において、表面Ｎｉ層９３２は、第２表面層１３２となる層であり、裏面Ｎｉ層９２２ｃおよび裏面Ｎｉ層９２２ｄは、半導体装置１０の第２裏面層１２２となる層である。
【００３５】
また、第２裏面層１２２は、第１裏面層１２１の裏面の一部にのみ形成されるものであってもよい。このような第２裏面層１２２は、図１２〜図１４に示す製造方法によって形成することができる。図１２は、図３に示す半導体ウェハ９００のダイシングライン９９３（ダイシング部９９０内に設定される）の裏面側に、裏面Ａｌ層９２１に接してレジスト８０４を形成した状態を示している。図１２の状態の半導体ウェハ９００に対して、第１の製造方法と同様に、第１めっき工程、第２めっき工程をこの順序で行うと、図１３に示す状態となる。図１３に示すように、第１裏面層９２１の裏面のレジスト８０４が形成されている部分には、裏面Ｎｉ層９２２ａ，９２２ｂが形成されていない。その後、レジスト８０１とレジスト８０４とを除去すれば、図１４に示すように、第１裏面層９２１の裏面のダイシングライン９９３の裏面側に位置する部分に、第２裏面層１２２（裏面Ｎｉ層９２２ａ，９２２ｂ）が形成されないようにすることができる。ダイシングライン９９３をダイシングブレードによって切断し、半導体ウェハ９００を切断すれば、厚く形成される第２裏面層１２２を切断することによる負担を軽減することができる。また、例えば、図１５に示すように、素子部９１０の裏面側にのみ第２裏面層１２２（裏面Ｎｉ層９２２ａ，９２２ｂ）を形成し、ダイシング部９９０には第２裏面層１２２（裏面Ｎｉ層９２２ａ，９２２ｂ）を形成しないようにすることも可能である。
【実施例２】
【００３６】
本実施例に係る半導体装置３０は、実施例１に係る半導体装置１０と同様に、半導体モジュール１に用いることができるものである。
【００３７】
図１６は、半導体装置３０の半導体素子が形成されている領域の断面を模式的に示す図である。尚、図１６では、半導体装置３０の図の横方向に繰返される構成を省略し、その一部を示している。半導体装置３０は、半導体基板１１、裏面電極３２、表面電極３３を備えている。半導体基板１１に形成されているコレクタ領域１１１等の構造は、図２に示す半導体装置１０と同様であるため、重複説明を省略する。
【００３８】
裏面電極３２は、半導体基板１１の裏面に接する第１裏面層３２１、第１裏面層３２１の裏面に接する第２裏面層３２２を備えている。表面電極３３は、半導体基板１１の表面に接する第１表面層３３１、第１表面層３３１の表面に接する第２表面層３３２を備えている。第１裏面層３２１および第１表面層３３１は、半導体基板１１とオーミック接合を形成するための電極層であり、本実施例では、Ａｌ層である。第２裏面層３２２および第２表面層３３２は、めっき層であり、本実施例では、はんだ接合層であるＮｉ層である。
【００３９】
本実施例に係る半導体装置３０では、第２裏面層３２２と第２表面層３３２との膜密度は同程度であり、第２表面層３３２は、第２裏面層３２２よりも厚い。このため、第２表面層３３２の膜応力が、第２裏面層３２２の膜応力より大きくなって、ウェハの裏面側に作用する圧縮応力を緩和する。その結果、ウェハの表面側が凸となり、裏面側が凹となる反りが発生することを抑制することができる。
【００４０】
次に、本実施例に係る半導体装置３０を製造する第２の製造方法について、図３および図１７〜図２０を用いて説明する。半導体装置３０は、図１６に示す半導体装置１０の素子構造を半導体ウェハ９００に複数形成した後に、ダイシングを行って、半導体ウェハ９００からそれぞれの半導体装置を切り離すことによって製造される。
【００４１】
（第１めっき工程）
まず、図３に示す、表面Ａｌ層９３１および裏面Ａｌ層９２１が形成された後の半導体ウェハ９００に対して、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２ａと、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２とを同時に形成する。これによって、半導体ウェハ９００は、図１７に示す状態となる。図１７に示すように、表面Ｎｉ層９３２ａと裏面Ｎｉ層９２２とは、ほぼ同じ厚さに形成され、膜密度も同程度となる。めっき法としては、実施例１で説明した方法と同様の方法を用いることができる。
【００４２】
（第２めっき工程）
次に、図１８に示すように、半導体ウェハ９００の裏面にレジスト８０３を形成する。これによって、裏面Ｎｉ層９２２を覆う。
【００４３】
図１８に示す状態の半導体ウェハ９００に対して、第１めっき工程と同様のめっき条件でＮｉの無電解めっき法を行う。これによって、図１９に示すように、半導体ウェハ９００の表面側にのみ、表面Ｎｉ層９３２ａの表面に接する表面Ｎｉ層９３２ｂが形成される。その後、レジスト８０３を除去すると、図２０に示す状態となる。表面Ｎｉ層９３２ｂは、裏面Ｎｉ層９２２および表面Ｎｉ層９３２ａと同程度の膜密度となる。図２０において、表面Ｎｉ層９３２ａおよび表面Ｎｉ層９３２ｂは、半導体装置３０の第２表面層３３２となる層であり、裏面Ｎｉ層９２２は、半導体装置３０の第２裏面層３２２となる層である。すなわち、本実施例に係る第２の製造方法によれば、第２裏面層１２２と第２表面層１３２との膜密度とを同程度とし、かつ、第２表面層１３２を、第２裏面層１２２よりも厚くすることができる。
【００４４】
次に、ダイシング工程によって、図２０に示す半導体ウェハ９００を、そのダイシング部９９０内で切断すると、１つの半導体装置３０として切り分けることができる。これによって、図１６に示す半導体装置３０を得ることができる。
【００４５】
上記のとおり、本実施例によれば、表面電極３３のめっき層である第２表面層３３２を裏面電極３２のめっき層である第２裏面層３２２よりも厚くすることによって、半導体ウェハ９００の反りを抑制し、ひいては半導体基板１１の反りを抑制することができる。
【００４６】
上記の製造方法は、第２表面層３３２の一部となる表面Ｎｉ層９３２ａと第２裏面層３２２となる裏面Ｎｉ層９２２とを同時に成長させる第１めっき工程を含んでいるため、製造工程が簡略化される。さらに、第２表面層３３２の一部となる表面Ｎｉ層９３２ｂのみを成長させる第２めっき工程を含んでいるため、簡便に、第２表面層３３２を、第２裏面層３２２よりも厚くすることができる。
【００４７】
本実施例に係る第２の製造方法は、半導体装置３０の製造工程中での半導体ウェハ９００に反りが発生した場合に、この半導体ウェハ９００の反りに応じて実施されるものであってもよい。例えば、図３に示す状態において、半導体ウェハ９００の表面側が凸となり、裏面側が凹となる反りが発生している場合に、発生した半導体ウェハ９００の反りに応じて、表面Ｎｉ層９３２ｂのみを成長させる第２めっき工程の製造条件を調整してもよい。第２めっき工程の製造条件を調整するのみで、第２表面層３３２の厚さを調整し、半導体ウェハ９００の反りを緩和することが可能となる。
【００４８】
実施例１と同様に、本実施例に係る半導体装置３０も、上記に説明した第２の製造方法において、第１めっき工程と第２めっき工程とを入れ換えた製造方法によっても、製造することができる。
【００４９】
また、半導体装置３０の第２表面層３３２は、第１表面層３３１の表面の一部にのみ形成されるものであってもよい。このような第２表面層３３２は、図２１〜図２３に示す製造方法によって形成することができる。図２１は、図３に示す半導体ウェハ９００の表面Ａｌ層９３１の表面の一部に、レジスト８０５を形成した状態を示している。図２１の状態の半導体ウェハ９００に対して、第２の製造方法と同様に、第１めっき工程、第２めっき工程をこの順序で行うと、図２２に示す状態となる。図２２に示すように、表面Ａｌ層９３１の表面側のレジスト８０５が形成されている部分には、第２表面層３３２となる表面Ｎｉ層９３２ａおよび表面Ｎｉ層９３２ｂが形成されない。その後、レジスト８０３とレジスト８０５とを除去すれば、図２３に示すように、第１表面層３３１（表面Ａｌ層９３１）の表面の一部に第２表面層３３２（表面Ｎｉ層９３２ａ，表面Ｎｉ層９３２ｂ）を形成することができる。
【００５０】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００５１】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５２】
１  半導体モジュール
１０、３０  半導体装置
１１  半導体基板
１２、３２  裏面電極
１３、３３  表面電極
２２  裏面側金属板
２３  表面側金属板
２４  モールド材
１１１  コレクタ領域
１１２  バッファ領域
１１３  ドリフト領域
１１４  ボディ領域
１１５  エミッタ領域
１１６  トレンチゲート
１１７  層間絶縁膜
１２１、３２１  第１裏面層
１２２、３２２  第２裏面層
１３１、３３１  第１表面層
１３２、３３２  第２表面層
２２１  リード
８０１、８０２、８０３、８０４、８０５  レジスト
９００  半導体ウェハ
９１０  素子部
９２１  裏面Ａｌ層
９２２、９２２ａ〜９２２ｄ  裏面Ｎｉ層
９３１  表面Ａｌ層
９３２、９３２ａ、９３２ｂ  表面Ｎｉ層
９５０  絶縁膜
９９０  ダイシング部
９９３  ダイシングライン
【図１】
2011077460.tif 000003
【図２】
2011077460.tif 000004
【図３】
2011077460.tif 000005
【図４】
2011077460.tif 000006
【図５】
2011077460.tif 000007
【図６】
2011077460.tif 000008
【図７】
2011077460.tif 000009
【図８】
2011077460.tif 000010
【図９】
2011077460.tif 000011
【図１０】
2011077460.tif 000012
【図１１】
2011077460.tif 000013
【図１２】
2011077460.tif 000014
【図１３】
2011077460.tif 000015
【図１４】
2011077460.tif 000016
【図１５】
2011077460.tif 000017
【図１６】
2011077460.tif 000018
【図１７】
2011077460.tif 000019
【図１８】
2011077460.tif 000020
【図１９】
2011077460.tif 000021
【図２０】
2011077460.tif 000022
【図２１】
2011077460.tif 000023
【図２２】
2011077460.tif 000024
【図２３】
2011077460.tif 000025