(57)【要約】【解決手段】リコンフィギャラブルロジックデバイスは、配線ネットワークを介して相互に接続されたタイルのアレイを有する。各タイルは、揮発性メモリを有する処理ユニットと、ランダムアクセスメモリユニットとの両方を有する。【選択図】図３
2011151337.tif 000002
【特許請求の範囲】
【請求項１】
配線ネットワークを介して相互に接続されたタイルのアレイを有するリコンフィギャラブルロジックデバイスであって、
各タイルは、
揮発性メモリを有する処理ユニットと、
ランダムアクセスメモリユニットとを備える
リコンフィギャラブルロジックデバイス。
【請求項２】
請求項１に記載のリコンフィギャラブルロジックデバイスにおいて、
前記配線ネットワーク及び前記ランダムアクセスメモリユニットは、配線層に位置している
リコンフィギャラブルロジックデバイス。
【請求項３】
請求項１又は２に記載のリコンフィギャラブルロジックデバイスにおいて、
前記処理ユニットは、前記配線ネットワークに接続されている
リコンフィギャラブルロジックデバイス。
【請求項４】
請求項１又は２に記載のリコンフィギャラブルロジックデバイスにおいて、
前記ランダムアクセスメモリユニットは、前記配線ネットワークに接続されている
リコンフィギャラブルロジックデバイス。
【請求項５】
請求項１又は２に記載のリコンフィギャラブルロジックデバイスにおいて、
前記処理ユニット及び前記ランダムアクセスメモリユニットは、スイッチング手段に接続されており、
前記スイッチング手段は、前記処理ユニット及び前記ランダムアクセスメモリユニットのいずれを前記配線ネットワークに接続するように動作することも可能である
リコンフィギャラブルロジックデバイス。
【請求項６】
請求項１〜５のいずれか１項に記載のリコンフィギャラブルロジックデバイスにおいて、
前記ランダムアクセスメモリユニットは、ＭＲＡＭ（magnetoresistive random access memory)ユニット及びＦｅＲＡＭ（ferroelectric random access memory）ユニットのうちの１つである
リコンフィギャラブルロジックデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リコンフィギャラブルロジックデバイス（reconfigurable logic device）で用いられる処理ユニットと不揮発性メモリユニットとの組み合わせのアレイに関する。
【背景技術】
【０００２】
従来のリコンフィギャラブルデバイスは、典型的には、繰り返し単位（「タイル(tile)」と呼ばれることが多い）に配置された処理素子のアレイと、これらのアレイに組み込まれたメモリユニットブロック（例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ：static random access memory））とを有する。処理素子及びメモリユニットブロックは、配線ネットワーク（routing network）を介して接続されている。
【０００３】
組み込まれたメモリブロックは所定の処理ユニットから比較的離れて配置され得ることが多いので、処理ユニットからこの処理ユニットによって用いられるべきメモリブロックの小さな部分への接続のために、かなり大きな配線オーバーヘッド（routing overhead）が必要となり得るという問題が、これらの従来のデバイスには存在する。回路の配線要求が増加すると、回路のタイミングは悪影響を受け、回路全体の性能が低下する。
【０００４】
この問題を改善するために、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：dynamic random access memory）のような揮発性メモリユニットを用いるデバイスが開発されている。ＤＲＡＭは、より高密度であり、それゆえアレイ全体に、より均一に拡がり得る。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
揮発性メモリユニットを用いるデバイスに生じる第１の問題は、デバイスがオフになったときに、メモリユニットがプログラムを失うことである。したがって、記憶内容を回復させる必要があるので、これらのデバイスは、電源投入時に揮発性メモリの設定を支援する更なる不揮発性メモリによって補助される必要がある。理解されるように、これらの付加されたメモリユニットにより、リコンフィギャラブルデバイスの全体のサイズ及び複雑さが増大する。
【０００６】
揮発性メモリユニットを用いるデバイスに生じる第２の問題は、典型的な揮発性メモリデバイスがノイズに対して非常に敏感であることである。このため、揮発性メモリユニットを用いるとデバイスの配線オーバーヘッドを減少させるかも知れないが、装置全体の性能を低下させる作用をする読み出し及び／又は書き込みエラーが生じる可能性が増大する。
【０００７】
上記をかんがみると、配置されるべき回路の配置、配線、及びタイミングに悪影響を与えないように、配線オーバーヘッドを減少させるリコンフィギャラブルロジックデバイスの必要性が存在することが明白である。
【課題を解決するための手段】
【０００８】
従来技術に関連した問題を解決するために、本発明は、配線ネットワークを介して相互に接続されたタイルのアレイを有するリコンフィギャラブルロジックデバイスを提供する。各タイルは、揮発性メモリを有する処理ユニットと、ランダムアクセスメモリユニットとを有する。
【０００９】
前記配線ネットワーク及び前記ランダムアクセスメモリユニットは、配線層に位置していてもよい。
【００１０】
前記処理ユニットは、前記配線ネットワークに接続されていてもよい。
【００１１】
前記ランダムアクセスメモリユニットは、前記配線ネットワークに接続されていてもよい。
【００１２】
前記処理ユニット及び前記ランダムアクセスメモリユニットは、スイッチング手段に接続されていてもよく、前記スイッチング手段は、前記処理ユニット及び前記ランダムアクセスメモリユニットのいずれを前記配線ネットワークに接続するように動作することも可能である。
【００１３】
前記ランダムアクセスメモリユニットは、ＭＲＡＭ（magnetoresistive random access memory)ユニット及びＦｅＲＡＭ（ferroelectric random access memory）ユニットのうちの１つであってもよい。
【発明の効果】
【００１４】
理解されるように、本発明は、従来技術に対していくつかの利点を有する。例えば、本発明のＲＡＭと処理ユニットとの組み合わせは、リコンフィギャラブルアレイの全体にわたってＲＡＭリソースをより均一に分布させる。更に、本発明によるデバイスにアプリケーション（application）を配置すると、信号を長距離にわたって引き回す必要なく、かつ配線混雑度を増加させることなく、そのアプリケーションは、その残りにとって使いやすいローカルなＲＡＭリソースを使用することができる。本発明の配置によると、処理ユニットの多くはアレイ内の設定位置の特定ブロックに接続することをもはや要求されないので、アプリケーションの配置への制約もより少なくなる。したがって、本発明は、アレイへのアプリケーションの配置及び配線をしやすくし、結果として得られる回路の面積及びタイミングの最適化を促進する。
【図面の簡単な説明】
【００１５】
【図１】組み込みブロックランダムアクセスメモリ（ＲＡＭ）を有する従来技術による処理ユニットアレイを示す。
【図２】統合されたランダムアクセスメモリ（ＲＡＭ）を有する本発明による処理ユニットのアレイを示す。
【図３】本発明の第１の実施形態による処理ユニットとＲＡＭとの組み合わせについての機能的な図示である。
【図４】本発明の第２の実施形態による処理ユニットとＲＡＭとの組み合わせについての機能的な図示である。
【図５】本発明のＲＡＭが配線層においてどのような位置に配置され得るかを示す図である。
【発明を実施するための形態】
【００１６】
本発明の実施例を、図面を参照しながら説明する。
【００１７】
図１に示されているように、標準リコンフィギャラブルデバイス１００は、繰り返し単位内に配列され、分離されている処理素子（processing element）１０１（例えば、ゲート、ルックアップテーブル、算術論理演算装置等）と、高密度のランダムアクセスメモリ（ＲＡＭ）ブロック１０２とを有している。これらの素子は、単一の配線ネットワーク（図示せず）を介して相互に接続されている。ＲＡＭブロック１０２は、典型的には、処理素子１０１のより大きなアレイに組み込まれている多数のコラムに配置されている。
【００１８】
図１に示された構成には、２つの競合する点がある。１つは、どこに要求されてもＲＡＭブロックをアプリケーションの配置に含められるように、アプリケーションがＲＡＭブロックをアレイ全体に拡げるのにこの構成は便利であるということである。もう１つは、しかしながら典型的なＲＡＭブロック１０２は、処理素子１０１と比べると比較的大きいということである。例えば、ルックアップテーブル（ＬＵＴ）はその論理機能を定義するために１６ビットを含み得るが、ＲＡＭブロックは２ｋビット（２５６×８ＲＡＭ）以上を含み得る。したがって、ＲＡＭレイアウトの密度が低下したとしても、典型的なＲＡＭブロック１０２は依然としてＬＵＴよりかなり大きい。
【００１９】
典型的には、これらの２つの要求の間の妥協策として、アレイエリアの比較的小さな部分（例えばアレイエリアの１０％）をＲＡＭブロック１０２で置き換え、残りのアレイエリアを処理素子１０１及び配線のために使うことが行われてきた。
【００２０】
従来より、ＳＲＡＭより高密度にするための選択肢は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。しかし、ノイズの影響を受けやすく、リフレッシュの必要があるので、ＤＲＡＭはプログラマブルロジックアレイに組み込むには適していない。ところが、不揮発性であり、ＤＲＡＭセルと同等のサイズのデバイスが新技術によりもたらされている。例えば、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：magnetoresistive random access memory）及び強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ：ferroelectric random access memory）のような技術は、比較的小さく、不揮発性である。したがって、これらはリフレッシュする必要がなく、ノイズからの影響も受けにくい。
【００２１】
図２を参照して、本発明の実施形態を説明する。図２は、図１のアレイと同様のサイズのアレイ２００を示している。しかし、図２のアレイは、個々のブロックＲＡＭを有さず、代わりにリコンフィギャラブルロジックアレイそのものの中により小さなＲＡＭ２０２を組み込んでいる。
【００２２】
図３は、本発明の他の実施形態を示す。図３は、特に、処理ユニット（processing unit）３０１と、ＲＡＭ３０４のような不揮発性メモリユニットと、マルチプレクサ３０３のようなスイッチ手段とを有する処理素子３００を示している。処理ユニット３０１は、揮発性メモリ（揮発性構成メモリ（volatile configuration memory）ともいう）ユニット３０２を有している。
【００２３】
図３の機能的な図に示されているように、ＲＡＭ３０４は、処理ユニット３０１と同じ配線ネットワーク接続を用いる。これにより、組み合わせ処理素子３００は、処理ユニット３０１及びＲＡＭ３０４のいずれとしても動作することができる。組み合わせ処理素子３００の機能は、アプリケーションがアレイにマッピングされるときに定義され得る。代替として、組み合わせ処理素子３００が、実行時にマルチプレクサ３０３のモード選択が動的に制御されるダイナミックモードで動作することも可能である。
【００２４】
ここで図４を参照して、本発明の第２の実施形態を説明する。本発明の第２の実施形態は、処理ユニット４０１とＲＡＭ４０４のような不揮発性メモリユニットとを有する、組み合わせ処理素子４００を有している。
【００２５】
第１の実施形態とは異なり、第２の実施形態のＲＡＭ４０４は、配線ネットワークに接続されていない。むしろ、第２の実施形態のＲＡＭ４０４は処理ユニット４０１に接続されているのみである。したがって、ＲＡＭ４０４に送られるデータ及びＲＡＭ４０４から送られるデータは、処理ユニット４０１によって変更され得る。本発明の第１実施形態と同様に、第２の実施形態の処理ユニット４０１は、揮発性メモリ４０２を有している。
【００２６】
本発明の第２の実施形態に関して特筆すべき効果は、ＲＡＭ４０４と処理ユニット４０１との両方を同時に使用することが可能であることである。これにより、通常であればＲＡＭを処理ユニットに接続するために用いられるであろう配線資源を除去することができる。
【００２７】
以上で説明した各実施形態において、本発明のＲＡＭは、図６に示されているように配線層に位置していてもよい。各タイルは、リコンフィギャラブルロジックアレイの配線層に位置するＲＡＭに接続された処理ユニットを有する。この配置により、ＲＡＭを、同一の有効ダイエリアを使用する処理ユニットの上に重ねることが可能になる。
【００２８】
本発明は、余分に面積オーバーヘッドを加えたり不安定性を増加させることなく、アレイにおけるＲＡＭリソースへのアクセスをしやすくすることによって、リコンフィギャラブルアレイにアプリケーションを配置及び配線する作業を簡単にする。理解されるように、本発明は、多数の小型処理ユニットで構成されたいかなるコンフィギャラブル又はリコンフィギャラブルデバイスにも適用可能である。そのようなデバイスには、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：field programmable gate array）及びプログラマブルロジックデバイス（ＰＬＤ：programmable logic device）が含まれる。
【図１】
2011151337.tif 000003
【図２】
2011151337.tif 000004
【図３】
2011151337.tif 000005
【図４】
2011151337.tif 000006
【図５】
2011151337.tif 000007