(57)【要約】【課題】不揮発性半導体メモリを含む半導体素子が実装された複数の基板を間隔をあけて積み重ねた状態で配置することによる不都合が生じにくい半導体記憶装置および電子機器を得る。【解決手段】半導体記憶装置１では、複数の基板４Ａ，４Ｂの間に隔壁９が配置された。よって、基板４Ａ，４Ｂの一方に実装された半導体素子（５Ａ〜５Ｄ）で生じた熱を装置外部へ伝達あるいは輻射することができる。または、装置内部に熱がこもるのを抑制することができる。したがって、隔壁９を設けない場合に比べて、基板４Ａ，４Ｂ同士が対向する部分が高温になるのを抑制することができる。また、隔壁９により、基板４Ａ，４Ｂのうち一方が撓んで他方に干渉するのを抑制することができる。【選択図】図３
2011170566.tif 000002
【特許請求の範囲】
【請求項１】
筐体と、
筐体内で間隔をあけて積み重ねた状態に配置され複数の不揮発性半導体メモリを含む半導体素子が実装された複数の基板と、
前記複数の基板の間に配置された隔壁と、
を備えた半導体記憶装置。
【請求項２】
前記隔壁が前記筐体に接続されたことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記隔壁または前記筐体が、前記半導体素子と対向する突出部を有したことを特徴とする請求項１または２に記載の半導体記憶装置。
【請求項４】
前記隔壁または前記筐体が、前記基板の前記半導体素子の実装領域の裏側に向けて突出する第二の突出部を有したことを特徴とする請求項１〜３のうちいずれか一つに記載の半導体記憶装置。
【請求項５】
前記隔壁または前記筐体が、前記突出部と、前記基板の前記半導体素子の実装領域の裏側に向けて突出する第二の突出部とを有し、
少なくとも一つの前記半導体素子に対応して、前記突出部および前記第二の突出部が設けられたことを特徴とする請求項３に記載の半導体記憶装置。
【請求項６】
前記隔壁または前記筐体と前記半導体素子との間に配置された介装部材を備えたことを特徴とする請求項１〜５のうちいずれか一つに記載の半導体記憶装置。
【請求項７】
前記突出部または前記第二の突出部と前記半導体素子との間に配置された介装部材を備えたことを特徴とする請求項３〜５のうちいずれか一つに記載の半導体記憶装置。
【請求項８】
複数の前記基板を接続する基板間接続部を備え、
前記複数の基板のうち一つの基板が前記筐体に接続され、他の基板が少なくとも前記基板間接続部を介して前記筐体に接続されたことを特徴とする請求項１〜７のうちいずれか一つに記載の半導体記憶装置。
【請求項９】
前記筐体に接続された前記基板に、外部接続用のコネクタが設けられたことを特徴とする請求項８に記載の半導体記憶装置。
【請求項１０】
発熱する前記半導体素子が、前記基板の前記筐体に対向する面に実装されたことを特徴とする請求項１〜９のうちいずれか一つに記載の半導体記憶装置。
【請求項１１】
前記隔壁が、前記基板の前記半導体素子の非実装領域と対向して突出する第三の突出部を有したことを特徴とする請求項１〜１０のうちいずれか一つに記載の半導体記憶装置。
【請求項１２】
前記第三の突出部が、前記基板の端縁の中間部に対向して設けられたことを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１３】
請求項１〜１２のうちいずれか一つに記載の半導体記憶装置を備えた電子機器。
【請求項１４】
筐体と、
筐体内で間隔をあけて積み重ねた状態に配置され複数の不揮発性半導体メモリを含む半導体素子が実装された複数の基板と、
前記複数の基板の間に配置された隔壁と、
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置および電子機器に関する。
【背景技術】
【０００２】
従来、ＳＳＤ（Solid State Drive）等、基板に実装された複数の不揮発性半導体メモリを備えた半導体記憶装置が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８９２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の半導体記憶装置では、さらなる記憶容量の増大が望まれている。
【０００５】
しかし、記憶容量の増大のため、不揮発性半導体メモリが実装された複数の基板を間隔をあけて積み重ねた状態で配置すると、発熱する半導体素子と他の半導体素子とが対向して、放熱性の観点で好ましくない場合がある。
【０００６】
また、複数の不揮発性半導体メモリが実装されて基板の重量が増すことにより、衝撃を受けたような場合に基板の撓みが増大しやすくなり、基板に実装された部品の実装信頼性が低下しやすくなる。
【０００７】
そこで、本発明は、不揮発性半導体メモリを含む半導体素子が実装された複数の基板を間隔をあけて積み重ねた状態で配置することによる不都合が生じにくい半導体記憶装置および電子機器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる半導体記憶装置あっては、筐体と、筐体内で間隔をあけて積み重ねた状態に配置され複数の不揮発性半導体メモリを含む半導体素子が実装された複数の基板と、前記複数の基板の間に配置された隔壁と、を備えたことを特徴の一つとする。
【発明の効果】
【０００９】
本発明によれば、不揮発性半導体メモリを含む半導体素子が実装された複数の基板を間隔をあけて積み重ねた状態で配置することによる不都合が生じにくくなる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第一実施形態にかかる半導体記憶装置の斜視図である。
【図２】図２は、半導体記憶装置を別の角度から見た斜視図である。
【図３】図３は、半導体記憶装置の模式的な断面図である。
【図４】図４は、半導体記憶装置の分解斜視図である。
【図５】図５は、半導体記憶装置のベース、第一の基板、および中間部材の分解斜視図である。
【図６】図６は、半導体記憶装置のベースの斜視図である。
【図７】図７は、半導体記憶装置の第一の基板、中間部材、および第二の基板の分解斜視図である。
【図８】図８は、半導体記憶装置の中間部材、第二の基板、およびカバーの分解斜視図である。
【図９】図９は、本発明の第一変形例にかかる半導体記憶装置の模式的な断面図である。
【図１０】図１０は、本発明の第一実施形態の第二変形例にかかる半導体記憶装置の模式的な断面図である。
【図１１】図１１は、本発明の第一実施形態の第三変形例にかかる半導体記憶装置の模式的な断面図である。
【図１２】図１２は、本発明の第二実施形態にかかる電子機器の斜視図である。
【図１３】図１３は、本発明の第三実施形態にかかる電子機器の斜視図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本発明の一実施形態にかかる半導体記憶装置について詳細に説明する。なお、図中では、便宜上、半導体記憶装置の矩形状の天面あるいは底面の短手方向をＸ方向、長手方向をＹ方向、厚み（基板の積み重ね方向）方向をＺ方向と示す。
【００１２】
＜第１実施形態＞
本実施形態にかかる半導体記憶装置１は、ＳＳＤであり、パーソナルコンピュータ、サーバ、ストレージボックス等の電子機器（図示せず）に装着されて使用される。図１，２に示すように、半導体記憶装置１は、扁平な直方体状の外観を呈しており、平面視（すなわち、Ｚ方向の視線）では、長方形状に形成されている。この半導体記憶装置１は、外壁としての底壁２ａ、天壁２ｂ、および側壁２ｃを形成する筐体２を備えている。なお、本実施形態では、便宜上、筐体２の外壁を、底壁２ａ、天壁２ｂ、および側壁２ｃと称するが、これは、半導体記憶装置１の設置される際の姿勢を限定するものではない。また、図２に示すように、筐体２の一部（本実施形態では側壁２ｃおよび底壁２ａの一部）が切り欠かれ、外部接続用のコネクタ３が露出している。
【００１３】
図３に示すように、筐体２の内部には、複数（本実施形態では二つ）の基板４Ａ，４Ｂが、間隔をあけて積み重ねた状態で収容されている。基板４Ａ，４Ｂには、それぞれ複数の半導体素子が実装されている。本実施形態では、半導体記憶装置１は、半導体素子として、ＳＯＣ（System-On-a-Chip）による素子（以下、ＳＯＣと記す）５Ａや、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤと記す）５Ｂ、ＤＤＲ  ＲＡＭ（Double Data Rate Random Access Memory、以下ＤＤＲと記す）５Ｃ、キャパシタ５Ｄ等を備えている。ＳＯＣ５Ａは、ＣＰＵ（Central Processing Unit）や、コントローラ等が統合されたチップであり、ＮＡＮＤ５ＢやＤＤＲ５Ｃに対するデータのリードライトを制御する。また、ＳＯＣ５Ａは、コネクタ３を介して、シリアルＡＴＡ（Serial Advanced Technology Attachment、ＳＡＴＡ）等の規格で、半導体記憶装置１が装着される電子機器のホストコントローラ等との間でのデータの授受を制御する。ＮＡＮＤ５Ｂは、不揮発性半導体メモリである。また、キャパシタ５Ｄは、電子機器からの電源電力の供給を補う役割を果たす。なお、これら半導体素子は、いずれも発熱する発熱体である。なお、本実施形態では、ＳＯＣ５Ａの発熱量が最も大きい。
【００１４】
第一および第二の基板４Ａ，４Ｂは、例えばＰＣＢ（Printed Circuit Board）として構成される。半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）は、基板４Ａ，４Ｂの上面４ａおよび下面４ｂのうち少なくとも一方（本実施形態では両方）に、例えば表面実装等によって実装される。なお、上面４ａおよび下面４ｂは、便宜上の名称であって、基板４Ａ，４Ｂの装着姿勢を限定するものではない。
【００１５】
図４に示すように、半導体記憶装置１は、ベース６、第一の基板４Ａ、中間部材７、第二の基板４Ｂ、およびカバー８を備えている。ベース６は、主として筐体２の底壁２ａを構成している。カバー８は、主として筐体２の天壁２ｂと側壁２ｃの一部とを構成している。また、中間部材７は、主として二つの基板４Ａ，４Ｂ間に介在する隔壁９と側壁２ｃの一部とを構成している。本実施形態では、これらベース６、第一の基板４Ａ、中間部材７、第二の基板４Ｂ、およびカバー８が、ねじ１０やスタッド１１等の固定具（図１，３参照）によって一体化されている。
【００１６】
ベース６の上面６ａには、カバー８側に向けて突出する複数のピン１８ａが設けられている。そして、基板４Ａおよび中間部材７には、このピン１８ａが貫通する貫通孔１８ｂが設けられている。本実施形態では、これらピン１８ａと貫通孔１８ｂとによって、ベース６、基板４Ａ、および中間部材７がＸ方向およびＹ方向に位置決めされている。また、中間部材７の相互に対向する隅部には、カバー８側に向けて突出するリブ１８ｃが設けられている。そして、カバー８には、このリブ１８ｃに嵌合する切欠１８ｄが設けられている。本実施形態では、これらリブ１８ｃと切欠１８ｄとによって、中間部材７およびカバー８がＸ方向およびＹ方向に位置決めされている。
【００１７】
本実施形態では、筐体２ならびに隔壁９を構成するベース６、中間部材７、およびカバー８は、いずれも、熱伝導性の良好な材料（例えば、アルミニウム合金、ステンレススチール、銅合金等の金属材料）で構成されている。これにより、発熱体としての半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）で生じた熱を、筐体２や隔壁９を介して、半導体記憶装置１の外へ放出しやすくなり、筐体２内が高温になるのを抑制しやすくなる。なお、ベース６、中間部材７、およびカバー８は、熱伝導性の良好な（熱伝導率の高い）材料で構成するのが好適である。
【００１８】
さらに、筐体２ならびに隔壁９を構成するベース６や、中間部材７、カバー８等の表面には、放熱性の高い材料による被膜（図示せず）を形成するのが好適である。具体的には、例えば、放熱性の良好なフィラー（例えば、絶縁の場合はセラミック粒子等、非絶縁の場合は金属粒子、カーボンファイバ等）を含む塗料で塗装することで、このような被膜を形成することができる。これにより、発熱体としての半導体素子で生じた熱を、被膜を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。なお、被膜は、放熱性の高いシートを貼付するなどして形成することもできる。
【００１９】
また、図１，２，４等に示すように、筐体２を構成するベース６や、カバー８等には、筐体２の内外で空気を通流させる通気口２ｄを形成するのが好適である。これにより、発熱体としての半導体素子で生じた熱を、通気口２ｄを通る空気によって半導体記憶装置１の外へ排出することができるため、筐体２内が高温になるのをより一層抑制しやすくなる。この通気口２ｄは、発熱量の大きい半導体素子（例えばＳＯＣ５Ａ等）に対向する位置や、近い位置に形成するのが好適である。なお、放熱性をより一層高めるため、筐体２の外表面に、フィン等の凹凸形状を設けてもよい。
【００２０】
図５に示すように、第一の基板４Ａの下面４ｂには、ＳＯＣ５Ａや、ＮＡＮＤ５Ｂ、ＤＤＲ５Ｃ等の半導体素子が実装されている。そして、図３にも示すように、基板４Ａの下面４ｂに対向するベース６の上面６ａには、各半導体素子（５Ａ，５Ｂ，５Ｃ）の中央部に対向する突出部１２が設けられている。突出部１２は、比較的高さの低い角柱状に形成されている。突出部１２の頂面１２ａは、上面６ａと平行な平坦面状に形成されている。また、図３に示すように、突出部１２の高さは、各半導体素子（５Ａ，５Ｂ，５Ｃ）と干渉しない高さとなっている。このような構成により、本実施形態では、突出部１２を対応する半導体素子（５Ａ，５Ｂ，５Ｃ）に近接させることができるため、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱を、突出部１２およびベース６を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。また、ベース６の上面６ａに部分的に突出部１２を設けることにより、突出部１２以外のベース６の上面６ａと基板４Ａの下面４ｂとの間には隙間Ｇを確保することができるため、この隙間Ｇにおける空気の通流（対流）による排熱効果を得ることができる。さらに、本実施形態では、最も発熱量の大きいＳＯＣ５Ａが、筐体２の外壁としての底壁２ａ（ベース６）に対向しているため、筐体２の内側に向けて配置した場合に比べて、半導体記憶装置１の外部への放熱性を高めることができる。
【００２１】
また、図３，５に示すように、本実施形態では、各半導体素子（５Ａ，５Ｂ，５Ｃ）と突出部１２との間に、介装部材１３が配置されている。介装部材１３は、可撓性（弾性）を有しかつ扁平な矩形のシート状に形成され、図６に示すように、突出部１２の頂面１２ａ上に接着等することで取り付けられる。そして、図３に示すように、基板４Ａとベース６とが組み立てられた状態で、介装部材１３は、各半導体素子（５Ａ，５Ｂ，５Ｃ）と対応する突出部１２との間に密着した状態で挟まれる。この介装部材１３は、熱伝導性の良好な材料（例えば、アクリル樹脂、フッ素樹脂、ポリアミド樹脂等）で構成される。このような構成により、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱を、介装部材１３、突出部１２、およびベース６を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。
【００２２】
さらに、図３，５に示すように、中間部材７の隔壁９の下面９ｂには、基板４Ａの上面４ａに対向する第二の突出部１４が設けられている。第二の突出部１４は、下面４ｂに実装された各半導体素子（５Ａ，５Ｂ）の裏側となる上面４ａの裏側領域４ｃに対応して設けられ、比較的高さの低い角柱状に形成されている。突出部１４の頂面１４ａは、下面９ｂと平行な平坦面状に形成されている。また、突出部１４の高さは、基板４Ａと干渉しない高さとなっている。このような構成により、本実施形態では、突出部１４を半導体素子（５Ａ，５Ｂ）の裏側領域４ｃに近接させることができるため、発熱体としての各半導体素子（５Ａ，５Ｂ）で生じた熱を、基板４Ａ、突出部１２、および隔壁９（中間部材７）を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２が高温になるのをより一層抑制しやすくなる。また、隔壁９の下面９ｂに部分的に突出部１４を設けることにより、突出部１４以外の隔壁の下面９ｂと基板４Ａの上面４ａとの間には隙間Ｇを確保することができるため、この隙間Ｇにおける空気の通流（対流）による排熱効果を得ることができる。
【００２３】
また、本実施形態では、裏側領域４ｃと突出部１４との間にも、介装部材１３が配置されている。この介装部材１３も、突出部１４の頂面１４ａ上に接着等することで取り付けられる。そして、図３に示すように、基板４Ａと中間部材７とが組み立てられた状態で、介装部材１３は、裏側領域４ｃと突出部１２との間に密着した状態で挟まれる。このような構成により、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱を、基板４Ａ、介装部材１３、突出部１４、および隔壁９（中間部材７）を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。
【００２４】
また、本実施形態では、介装部材１３の取り付けに際し、突出部１２を、取付目標とすることができる。すなわち、図５，６等に示すように、突出部１２，１４が、ベース６の上面６ａおよび隔壁９の下面９ｂから突出しているため、作業者あるいはカメラ付き自動取付装置は、この突出部１２，１４の頂面１２ａ，１４ａを、介装部材１３を取り付ける場所として、より容易に認識することができる。さらに、ベース６や隔壁９の表面を塗装する場合、塗布対象としてのベース６や隔壁９の素材の色とは異なる色（有色、例えば黒色や白色等）の塗料を塗布した後、突出部１２，１４の頂面１２ａ，１４ａを切削加工するのが好適である。こうすれば、切削加工によって突出部１２の基準点（基準面）からの突出高さの精度をより高くすることができるとともに、頂面１２ａ，１４ａだけから塗料が剥がれるため、頂面１２ａ，１４ａと突出部１２，１４以外の上面６ａおよび下面９ｂとを、視覚的により明確に識別できるようになる。
【００２５】
そして、図３に示すように、基板４Ａに実装された一部の半導体素子（５Ａ，５Ｂ）は、それぞれ、実装面としての下面４ｂに対向する突出部１２と実装面の反対側の上面４ａに対向する突出部１４とで挟まれた状態に配置されている。すなわち、この半導体素子（５Ａ，５Ｂ）で生じた熱は、二つの突出部１２，１４を介してベース６および隔壁９に伝達される。このような構成は、特に発熱量の大きい半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ等）に対して有効である。
【００２６】
また、本実施形態では、図３，７に示すように、基板４Ａ，４Ｂ間に、隔壁９が配置されている。よって、基板４Ａ，４Ｂのうち一方に実装された半導体素子（５Ａ〜５Ｄ等）で生じた熱が、他方に伝達あるいは輻射されて、筐体内が高温になるのを抑制することができる。
【００２７】
そして、隔壁９を構成する中間部材７は、図３，４に示すように、筐体２の側壁２ｃの一部（本実施形態では、長手方向（Ｙ方向）両側の側壁２ｃ１）を備えており、この側壁２ｃ１は、隔壁９と接続されている。したがって、半導体素子（５Ａ〜５Ｄ等）から隔壁９に伝達された熱が、側壁２ｃ１を介して半導体記憶装置１の外へ放出されやすい。
【００２８】
また、図３，８に示すように、隔壁９の端縁部の一部（本実施形態では、短手方向（Ｘ方向）両側の端縁部９ｃ）と、それに対向する外壁としての側壁２ｃ（本実施形態では、カバー８の側壁２ｃ２の内面２ｅ）との間には、隙間９ｇが形成されている。したがって、この隙間における空気の通流（対流）による排熱効果を得ることができる。
【００２９】
そして、隔壁９は、基板４Ａ，４Ｂに実装された半導体素子（５Ａ〜５Ｄ）で生じた熱を排出する役割とともに、その両側に配置された基板４Ａ，４Ｂの衝撃時の撓みを抑制する役割をも担っている。すなわち、隔壁９が介在することにより、基板４Ａ，４Ｂのうち一方が撓んで他方に当接するのを抑制することができる。この際、本実施形態では、可撓性材料として構成される介装部材１３がクッションとなって、半導体素子（５Ａ〜５Ｄ）の保護性を高めることができる。
【００３０】
さらに、図７に示すように、本実施形態では、隔壁９の上面９ａに、基板４Ｂの下面４ｂに対向する、第三の突出部としてのリブ９ｆが設けられている。よって、落下時の慣性等によって基板４Ｂが隔壁９側に凸となる状態で撓んだときに、リブ９ｆが基板４Ｂを支持して、基板４Ｂの撓みを抑制することができる。このリブ９ｆは、隔壁９に、基板４Ｂの半導体素子（５Ａ〜５Ｄ）と対向して設けられる。また、基板４Ｂの基板４Ａによる支持位置は、本実施形態では、基板４Ｂの四隅であるため、基板４Ｂの撓みは、端縁の中間部ほど大きくなる。したがって、リブ９ｆは、基板４Ｂの端縁の中間部に対向するよう、隔壁９の端縁の中間部に設けられている。これにより、基板４Ｂの撓みをより効率良く抑制することができる。なお、図示しないが、隔壁９の下面９ｂに、基板４Ａの上面４ａに対向する第三の突出部を設けてもよいし、隔壁９の中央部の半導体素子（５Ａ〜５Ｄ）と干渉しない位置、すなわち、基板４Ａ，４Ｂの中央部のうち半導体素子（５Ａ〜５Ｄ）の非実装領域と対向する位置に、第三の突出部を設けてもよい。
【００３１】
また、図３等に示すように、本実施形態では、基板４Ａはベース６および隔壁９に比較的堅く接続されている。また、基板４Ｂは、基板４Ａに、コネクタ１５Ｍ，１５Ｆを介して電気的に接続されている。また、コネクタ１５Ｍは基板４Ａに表面実装され、コネクタ１５Ｆは基板４Ｂに表面実装されている。また、コネクタ１５Ｍ，１５Ｆ同士は嵌合されている。したがって、基板４Ａ，４Ｂ同士は、コネクタ１５Ｍ，１５Ｆを介して比較的堅く接続されている。さらに、本実施形態では、基板４Ｂは、基板間接続部１６を介して基板４Ａに接続されており、筐体２（底壁２ａ、天壁２ｂ、側壁２ｃ等）および隔壁９には直接的には接続されていない。すなわち、中間部材７の一部として構成された基板筐体間接続部１７は、基板４Ｂには接することなく（隙間４ｆをもって）基板４Ｂの表裏を貫通し、基板４Ａおよびベース６と、カバー８とを接続している。このように、本実施形態では、基板４Ｂを筐体２の外壁で覆うとともに、基板４Ｂを筐体２には直接的に接続しない構成とすることで、外部から筐体２やコネクタ３等を介して基板４Ａ，４Ｂ間に相異なる方向の力やモーメントが作用するのを抑制して、基板４Ａ，４Ｂ間を接続するコネクタ１５Ｍ，１５Ｆ間に力やモーメントが作用するのを抑制し、コネクタ１５Ｍ，１５Ｆの結合状態に不都合が生じるのを抑制することができる。また、基板４Ｂと基板筐体間接続部１７との間に隙間４ｆを設けたことで、基板４Ｂの表裏の空間同士が連通するため、この隙間４ｆにおける空気の通流（対流）による排熱効果を得ることができる。
【００３２】
基板４Ａ，４Ｂ同士の接続に関しては、図７に示すように、基板４Ａの上面４ａ上に基板間接続部１６としてのスタッド１１が取り付けられている。また、中間部材７の隔壁９には、このスタッド１１を表裏に貫通させる貫通孔９ｄが形成されている。また、貫通孔９ｄを貫通したスタッド１１に対応して、基板４Ｂには、ねじ（図示せず）を挿通させる貫通孔４ｄが形成されている。基板４Ｂの上面４ａ側から貫通孔４ｄを貫通したねじをスタッド１１に結合することで、基板４Ａ，４Ｂ同士が結合される。また、隔壁９には、コネクタ１５Ｍ，１５Ｆを貫通させる細長い矩形状の貫通孔９ｅが形成されている。貫通孔９ｄ，９ｅと、対応するスタッド１１ならびにコネクタ１５Ｍ，１５Ｆとの間には、所定のクリアランスが設定され、隔壁９（中間部材７）と、基板間接続部１６としてのスタッド１１ならびにコネクタ１５Ｍ，１５Ｆとが、接触しないように構成されている。また、クリアランスを設けたことで、隔壁９の表裏の空間同士が連通するため、このクリアランスにおける空気の通流（対流）による排熱効果を得ることができる。
【００３３】
そして、本実施形態では、ベース６に比較的堅く接続されてベース６によって補強された基板４Ａに、外部接続用のコネクタ３が固定されている。したがって、コネクタ３を、対応する電子機器等のコネクタ（図示せず）に着脱する際に、コネクタ３に力あるいはモーメントが作用した場合にも、基板４Ａおよび当該基板４Ａに実装された半導体素子（５Ａ，５Ｂ，５Ｃ等）にその力あるいはモーメントによる影響が及ぶのを抑制することができる。
【００３４】
また、図８に示すように、第二の基板４Ｂの下面４ｂには、ＮＡＮＤ５Ｂ等の半導体素子が実装されている。そして、図３にも示すように、基板４Ｂの下面４ｂに対向する中間部材７の隔壁９の上面９ａには、各半導体素子（５Ｂ）の中央部に対向する突出部１２が設けられている。突出部１２の形状や、作用、効果等は、隔壁９の下面９ｂに設けられた突出部１２と同様である。すなわち、このような構成により、本実施形態では、突出部１２を対応する半導体素子（５Ｂ）に近接させることができるため、発熱体としての各半導体素子（５Ｂ）で生じた熱を、突出部１２および隔壁９を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内の高温になるのをより一層抑制しやすくなる。また、隔壁９の上面９ａに部分的に突出部１２を設けることにより、突出部１２以外のベース６の上面６ａと基板４Ｂの下面４ｂとの間には隙間Ｇを確保することができるため、この隙間Ｇにおける空気の通流（対流）による排熱効果を得ることができる。
【００３５】
そして、この突出部１２の頂面１２ａにも、介装部材１３が取り付けられており、図３に示すように、基板４Ｂと中間部材７とが組み立てられた状態で、介装部材１３は、各半導体素子（５Ｂ）と対応する突出部１２との間に密着した状態で挟まれる。このような構成により、発熱体としての各半導体素子（５Ｂ）で生じた熱を、介装部材１３、突出部１２、および隔壁９（中間部材７）を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。
【００３６】
また、カバー８の下面８ｂには、基板４Ｂの上面４ａに対向する第二の突出部１４が設けられている。第二の突出部１４は、下面４ｂに実装された各半導体素子（５Ｂ）の裏側となる上面４ａの裏側領域４ｃに対応して設けられている。突出部１２の形状や、作用、効果等は、隔壁９の下面９ｂに設けられた第二の突出部１４と同様である。すなわち、このような構成により、本実施形態では、突出部１４を半導体素子（５Ｂ）の裏側領域４ｃに近接させることができるため、発熱体としての各半導体素子（５Ｂ）で生じた熱を、基板４Ｂ、突出部１４、およびカバー８を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。また、カバー８の下面８ｂに部分的に突出部１４を設けることにより、突出部１４以外のカバー８の下面８ｂと基板４Ｂの上面４ａとの間には隙間Ｇを確保することができるため、この隙間Ｇにおける空気の通流（対流）による排熱効果を得ることができる。また、カバー８の第二の突出部１４にも、介装部材１３が取り付けられており、カバー８と第二の基板４Ｂとが組み立てられた状態では、介装部材１３が、第二の突出部１４と裏側領域４ｃとの間に挟まれる。
【００３７】
以上、説明したように、本実施形態にかかる半導体記憶装置１では、複数の基板４Ａ，４Ｂの間に隔壁９が配置された。よって、基板４Ａ，４Ｂの一方に実装された半導体素子（５Ａ〜５Ｄ）で生じた熱が他方に伝達あるいは輻射されるのを抑制することができる。したがって、隔壁９を設けない場合に比べて、基板４Ａ，４Ｂ同士が対向する部分が高温になるのを抑制することができる。また、隔壁９により、基板４Ａ，４Ｂのうち一方が撓んで他方に干渉するのを抑制することができる。
【００３８】
また、本実施形態では、隔壁９が筐体２に接続された。具体的には、隔壁９は、側壁２ｃの一部と一体化されている。さらに、隔壁９は、基板筐体間接続部１７を介して底壁２ａおよび天壁２ｂに接続されている。よって、半導体素子（５Ａ〜５Ｄ）で生じた熱を、隔壁９を介して筐体２へ伝達し、筐体２から半導体記憶装置１の外へ放出することができるため、基板４Ａ，４Ｂ同士が対向する部分が高温になるのをより一層抑制することができる。
【００３９】
また、本実施形態では、隔壁９および筐体２が、半導体素子（５Ａ〜５Ｄ）と対向する突出部１２を有した。よって、半導体素子（５Ａ〜５Ｄ）で生じた熱を、突出部１２を介して隔壁９および筐体２へ伝達しやすくなるため、基板４Ａ，４Ｂ同士が対向する部分が高温になるのをより一層抑制することができる。
【００４０】
また、本実施形態では、隔壁９および筐体２が、基板４Ａ，４Ｂの半導体素子（５Ａ〜５Ｄ）の実装領域の裏側としての裏側領域４ｃに向けて突出する第二の突出部１４を有した。よって、半導体素子（５Ａ〜５Ｄ）で生じた熱を、基板４Ａ，４Ｂにおける半導体素子（５Ａ〜５Ｄ）の実装領域の裏側から、第二の突出部１４を介して隔壁９および筐体２へ伝達しやすくなるため、基板４Ａ，４Ｂ同士が対向する部分が高温になるのをより一層抑制することができる。
【００４１】
また、本実施形態では、少なくとも一つの半導体素子（５Ａ〜５Ｄ）に対応して、突出部１２および第二の突出部１４が設けられた。よって、半導体素子（５Ａ〜５Ｄ）で生じた熱を、突出部１２，１４の双方を介して、隔壁９および筐体２へより一層伝達しやすくなるため、基板４Ａ，４Ｂ同士が対向する部分が高温になるのをより一層抑制することができる。
【００４２】
また、本実施形態では、半導体記憶装置１が、隔壁９および筐体２と半導体素子（５Ａ〜５Ｄ）との間に配置された介装部材１３を備えた。よって、半導体素子（５Ａ〜５Ｄ）で生じた熱を、介装部材１３を介して隔壁９および筐体２へより効率良く伝達できるため、基板４Ａ，４Ｂ同士が対向する部分が高温になるのをより一層抑制することができる。
【００４３】
また、本実施形態では、介装部材１３は、突出部１２ならびに第二の突出部１４と半導体素子（５Ａ〜５Ｄ）との間に配置された。よって、突出部１２ならびに第二の突出部１４を、介装部材１３の取付目標とすることができ、介装部材１３を取り付ける作業をより容易に行うことができるとともに、介装部材１３の配置精度を高めることができる。また、突出部１２および第二の突出部１４が突出する分、介装部材１３を薄くすることができる。よって、高価な介装部材１３を用いる場合には、製造コストを低減することができる。
【００４４】
また、本実施形態では、複数の基板４Ａ，４Ｂのうち一つの基板４Ａが筐体２に接続され、他の基板４Ｂが少なくとも基板間接続部１６を介して筐体２に接続された。よって、外部から筐体２やコネクタ３等を介して基板４Ａ，４Ｂ間に相異なる方向の力やモーメントが作用するのを抑制して、基板４Ａ，４Ｂ間を接続する基板間接続部１６や、コネクタ１５Ｍ，１５Ｆ、各基板４Ａ，４Ｂ等に力やモーメントが作用するのを抑制することができる。
【００４５】
また、本実施形態では、複数の基板４Ａ，４Ｂのうちの一つである第一の基板４Ａと筐体２の一部としてのベース６とがリジッドに結合され、当該基板４Ａに外部に接続するコネクタ３を設けるのが好適である。これにより、コネクタ３を介して基板４Ａあるいは半導体素子（５Ａ〜５Ｄ）等に力やモーメントが加わるのを抑制することができる。
【００４６】
また、本実施形態では、発熱する半導体素子としてのＳＯＣ５Ａが、基板４Ａの筐体２に対向する下面４ｂに実装された。よって、ＳＯＣ５Ａを基板４Ａの筐体２の内側となる上面４ａに実装した場合に比べて、ＳＯＣ５Ａで生じた熱を、筐体２の外壁を介して半導体記憶装置１の外部へより放出しやすくなる。
【００４７】
また、本実施形態のように、筐体２および隔壁９のうち少なくとも一方が熱伝導性材料を含むのが好適である。これにより、隔壁９および筐体２での熱の伝達効率を高めることができ、ひいては、半導体記憶装置１の外部への放熱性を高めることができる。
【００４８】
また、本実施形態のように、筐体２および隔壁９のうち少なくとも一方の表面には、覆う放熱性材料を含む被膜を形成するのが好適である。これにより、隔壁９および筐体２での熱の伝達効率を高めることができ、ひいては、半導体記憶装置１の外部への放熱性を高めることができる。
【００４９】
また、本実施形態のように、隔壁９の端縁部９ｃの一部が、筐体２の内面２ｅに隙間９ｇをもって対向するのが好適である。これにより、この隙間における空気の通流（対流）による排熱効果を得ることができ、ひいては、半導体記憶装置１の外部への放熱性を高めることができる。
【００５０】
また、本実施形態のように、隔壁９が、筐体２の外壁としての側壁２ｃの一部（２ｃ１）と一体化するのが好適である。これにより、隔壁９から側壁２ｃへ熱が伝達されやすくなり、ひいては、半導体記憶装置１の外部への放熱性を高めることができる。
【００５１】
また、本実施形態のように、筐体２の外壁に通気口２ｄを形成するのが好適である。これにより、通気口２ｄにおける空気の通流による排熱効果を得ることができる。
【００５２】
また、本実施形態のように、隔壁９に基板４Ａ，４Ｂ同士を電気的に接続するコネクタ１５Ｍ，１５Ｆをクリアランスをあけて挿通する貫通孔９ｅを形成するのが好適である。これにより、クリアランスにおける空気の通流（対流）による排熱効果を得ることができる。
【００５３】
＜第２実施形態＞
本実施形態にかかる電子機器２０は、図１２に示すように、所謂ノート型のパーソナルコンピュータとして構成されており、矩形状の扁平な第一の本体部２１と、矩形状の扁平な第二の本体部２２と、を備えている。これら第一の本体部２１および第二の本体部２２は、ヒンジ機構２３によって、回動軸Ａｘ回りに図１２に示す展開状態と図示しない折り畳み状態との間で相対回動可能に、接続されている。
【００５４】
第一の本体部２１には、筐体２１ａの外面としての表面２１ｂ側に露出する状態で、入力操作部としてのキーボード２４が設けられている。一方、第二の本体部２２には、筐体２２ａの外面としての表面２２ｂ側に露出する状態で、ＬＣＤ（Liquid Crystal Display）等のディスプレイ２５が設けられている。図１２に示す展開状態では、キーボード２４やディスプレイ２５等が露出し、ユーザが使用可能な状態となる。一方、折り畳み状態では、表面２１ｂ，２２ｂ同士が相互に近接した状態で対向して、キーボード２４やディスプレイ２５等が、筐体２１ａ，２２ａによって隠された状態となる。
【００５５】
本実施形態では、第一の本体部２１の筐体２１ａに、上記第１実施形態で例示した半導体記憶装置１が取り付けられている。具体的には、例えば、筐体２１ａの裏面には、半導体記憶装置１の収容部（図示せず）としての凹部が形成され、その凹部に半導体記憶装置１が収容される。また、第一の本体部２１には、凹部に臨む状態で、半導体記憶装置１のコネクタ３に対応するコネクタが設けられており、当該コネクタと半導体記憶装置１のコネクタ３とが接続される。また、筐体２１ａの裏面には、半導体記憶装置１が収容された状態で凹部を覆う蓋が取り付けられる。
【００５６】
また、筐体２を有した半導体記憶装置１、あるいは半導体記憶装置１の筐体２を除く内部構成（すなわち、基板４Ａ，４Ｂや隔壁９等）が、電子機器２０の筐体２１ａ内に収容された構成とすることもできる。後者の場合、電子機器２０の筐体２１ａが、半導体記憶装置１の筐体も兼ねることになる。なお、半導体記憶装置１は、第二の本体部２２の筐体２２ａ内に設けることも可能であるし、電子機器２０の筐体２１ａ（または２１ｂ）の内部に、複数の半導体記憶装置１を設けてもよい。
【００５７】
＜第３実施形態＞
本実施形態にかかる電子機器３０は、図１３に示すように、箱形のサーバとして構成されており、直方体状の筐体３１を備えている。筐体３１は、第一の分割体３２と第二の分割体３３とを有している。筐体３１の内部には、プレート状あるいはフレーム状の図示しない骨格部材が設けられており、第一の分割体３２は、ねじ３４等を介して骨格部材に固定される。また、第二の分割体３３は、第一の分割体３２に対して着脱可能に取り付けられている。オペレータ（ユーザ）は、第一の分割体３２から第二の分割体３３を取り外して筐体３１の内部を露出させ、骨格部材等に対して半導体記憶装置１を着脱することができる。筐体３１の内部には、複数の半導体記憶装置１を収容することができる。
【００５８】
また、電子機器３０の長手方向一方側には、プレート３５が設けられている。また、電子機器３０には、カードスロット３７ａ，３７ｂが設けられたカード収容部３６が設けられている。プレート３５には、カードスロット３７ａ，３７ｂに対応するスリット３８や、通気口として機能する開口３９が形成されている。また、この電子機器３０には、開口３９のうち一つに対応して、ロック機構４０が設けられている。
【００５９】
この電子機器３０には、上記第１実施形態で例示した筐体２を有した複数の半導体記憶装置１を装備することができる。また、半導体記憶装置１の筐体２を除く内部構成（すなわち、基板４Ａ，４Ｂや隔壁９等）が、電子機器３０の筐体３１内に収容された構成とすることもできる。その場合、電子機器３０の筐体３１が、半導体記憶装置１の筐体も兼ねることになる。
【００６０】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。例えば、図９に示す第１実施形態の第一変形例にかかる半導体記憶装置１Ａのように、半導体素子５の実装された基板４を二つ以上（図９の例では三つ）設けることが可能である。また、基板４および隔壁９を筐体２に固定してもよい。また、図１０に示す第二変形例にかかる半導体記憶装置１Ｂのように、半導体素子５の実装された基板４を隔壁９に固定してもよいし、図１１に示す第三変形例にかかる半導体記憶装置１Ｃのように、ボルト付きスタッド１９を複数組み合わせて、筐体２に基板４を取り付けてもよい。
【００６１】
また、図示しないが、発熱量の最も大きい半導体素子を、基板の隔壁に対向する面に実装することができる。このような構成は、半導体素子による熱で筐体の外壁が加熱されることによって、何らかの問題が生じるような場合に有効である。
【００６２】
また、基板や、筐体、隔壁、突出部、第二の突出部、第三の突出部、介装部材、基板間接続部、基板筐体間接続部、電子機器等のスペック（数、配置、形状、大きさ、材質等）は、適宜に変更することができる。また、隔壁には、適宜貫通孔を設けてもよい。
【産業上の利用可能性】
【００６３】
以上のように、本発明は、不揮発性半導体素子が実装された複数の基板を備えた半導体記憶装置に適している。
【符号の説明】
【００６４】
１，１Ａ〜１Ｃ…半導体記憶装置、３…コネクタ、４，４Ａ，４Ｂ…基板、４ａ…上面、４ｂ…下面、４ｃ…裏側領域、５Ａ…ＳＯＣ（半導体素子）、５Ｂ…ＮＡＮＤ（不揮発性半導体メモリ、半導体素子）、５Ｃ…ＤＤＲ（半導体素子）、５Ｄ…キャパシタ（半導体素子）、９ｆ…リブ（第三の突出部）、１２…突出部、１３…介装部材、１４…第二の突出部、１６…基板間接続部。
【図１】
2011170566.tif 000003
【図２】
2011170566.tif 000004
【図３】
2011170566.tif 000005
【図４】
2011170566.tif 000006
【図５】
2011170566.tif 000007
【図６】
2011170566.tif 000008
【図７】
2011170566.tif 000009
【図８】
2011170566.tif 000010
【図９】
2011170566.tif 000011
【図１０】
2011170566.tif 000012
【図１１】
2011170566.tif 000013
【図１２】
2011170566.tif 000014
【図１３】
2011170566.tif 000015
【手続補正書】
【提出日】平成23年5月13日(2011.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
筐体と、
前記筐体内で間隔をあけて積み重ねた状態に配置され複数の不揮発性半導体メモリを含む半導体素子が実装された複数の基板と、
前記複数の基板の間に配置された隔壁と、
を備えた半導体記憶装置。
【請求項２】
前記複数の基板のうち最も外側の基板であって、前記筐体側の第一面とこの第一面の反対側で前記隔壁側の第二面とを有した基板の前記第一面にはキャパシタが実装される請求項１に記載の半導体記憶装置。
【請求項３】
前記隔壁が前記筐体に接続された、請求項１に記載の半導体記憶装置。
【請求項４】
前記隔壁または前記筐体が、前記半導体素子と対向する突出部を有した、請求項１〜３のうちいずれか一つに記載の半導体記憶装置。
【請求項５】
前記隔壁または前記筐体が、前記基板の前記半導体素子の実装領域の裏側に向けて突出する第二の突出部を有した、請求項１〜４のうちいずれか一つに記載の半導体記憶装置。
【請求項６】
前記隔壁または前記筐体が、前記突出部と、前記基板の前記半導体素子の実装領域の裏側に向けて突出する第二の突出部とを有し、
少なくとも一つの前記半導体素子に対応して、前記突出部および前記第二の突出部が設けられた、請求項４に記載の半導体記憶装置。
【請求項７】
前記隔壁または前記筐体と前記半導体素子との間に配置された介装部材を備えた、請求項１〜６のうちいずれか一つに記載の半導体記憶装置。
【請求項８】
前記突出部または前記第二の突出部と前記半導体素子との間に配置された介装部材を備えた、請求項５または６に記載の半導体記憶装置。
【請求項９】
前記複数の基板を接続する基板間接続部を備え、
前記複数の基板のうち一つの基板が前記筐体に接続され、他の基板が少なくとも前記基板間接続部を介して前記筐体に接続された、請求項１〜８のうちいずれか一つに記載の半導体記憶装置。
【請求項１０】
前記筐体に接続された前記基板に、外部接続用のコネクタが設けられた、請求項９に記載の半導体記憶装置。
【請求項１１】
発熱する前記半導体素子が、前記基板の前記筐体に対向する面に実装された、請求項１〜１０のうちいずれか一つに記載の半導体記憶装置。
【請求項１２】
前記隔壁が、前記基板の前記半導体素子の非実装領域と対向して突出する第三の突出部を有した、請求項１〜１１のうちいずれか一つに記載の半導体記憶装置。
【請求項１３】
前記第三の突出部が、前記基板の端縁の中間部に対向して設けられた、請求項１２に記載の半導体記憶装置。
【請求項１４】
請求項１〜１３のうちいずれか一つに記載の半導体記憶装置を備えた電子機器。
【請求項１５】
筐体と、
前記筐体内で間隔をあけて積み重ねた状態に配置され複数の不揮発性半導体メモリを含む半導体素子が実装された複数の基板と、
前記複数の基板の間に配置された隔壁と、
を備えた電子機器。