(57)【要約】      （修正有）【課題】チューナー回路とデジタル回路との間でＥＳＤ保護とノイズ分離とを両立可能な半導体装置を提供する。【解決手段】半導体装置は、アナログ用の電源電圧及びグランド電圧である第１の電源系ＡＶＤＤ及びＡＶＳＳで動作するチューナー回路２１と、デジタル用の電源電圧及びグランド電圧である第２の電源系ＤＶＤＤ及びＶＳＳで動作するデジタル回路２２と、第１の電源系と第２の電源系との間を結合するバンドエリミネーションフィルタ２３とを含む。バンドエリミネーションフィルタ２３は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。【選択図】図２
2011077290.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源系で動作するチューナー回路と、
第２の電源系で動作するデジタル回路と、
第１の電源系と第２の電源系との間を結合するバンドエリミネーションフィルタと
を含むことを特徴とする半導体装置。
【請求項２】
前記バンドエリミネーションフィルタの阻止帯域の中心周波数を前記チューナー回路により制御することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記チューナー回路は、
局部発振器と、
前記局部発振器が発振するローカル信号と受信ＲＦ信号とを掛け合わせるミキサと、
前記局部発振器の発振周波数を定める制御信号を生成する制御回路と
を含み、前記制御信号に応じて前記阻止帯域の中心周波数を制御することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記バンドエリミネーションフィルタは第１のＬＣ並列回路を含み、前記局部発振器は第２のＬＣ並列回路を含み、前記制御信号は前記第１のＬＣ並列回路の容量値と第２のＬＣ並列回路の容量値との両方を１つの電圧値で制御する電圧信号であることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記制御信号を前記チューナー回路から前記バンドエリミネーションフィルタに供給する経路に設けられたローパスフィルタを更に含むことを特徴とする請求項３又は４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、一般に半導体装置に関し、詳しくはチューナー回路とデジタル回路とが同一の素子に集積される半導体装置に関する。
【背景技術】
【０００２】
近年の受信器に用いられる半導体素子では、アナログ回路であるチューナー回路とデジタル回路である制御回路とが同一の素子に集積されている。アナログ回路はアナログ回路用の電源で駆動し、デジタル回路はデジタル回路用の電源で駆動することになる。このように同一の素子において異なる電源系統を用いる回路ブロックが混在する場合、回路ブロック間でのＥＳＤ（Electrostatic Discharge：静電放電）保護を行なうことが必要である。
【０００３】
図１は、回路ブロック間でのＥＳＤ保護回路の構成の一例を示す図である。このようなＥＳＤ保護回路は例えば特許文献１等に開示されている。図１の半導体装置１０は、チューナー回路部１１、デジタル回路部１２、及びＥＳＤ保護部１３を含む。チューナー回路部１１は、半導体装置１０の外部から電源端子を介して印加されるアナログ用の電源電圧ＡＶＤＤ及びグランド電圧ＡＶＳＳにより動作する。デジタル回路部１２は、半導体装置１０の外部から電源端子を介して印加されるデジタル用の電源電圧ＤＶＤＤ及びグランド電圧ＤＶＳＳにより動作する。ＥＳＤ保護部１３は、２つのダイオード１３Ａ及び１３Ｂを互いに逆方向に並列接続した構成である。
【０００４】
このように電源系が異なる場合、例えば人体などに蓄積した電荷がチューナー回路部１１側の端子を通して放電すると、電源電圧ＡＶＤＤ及びグランド電圧ＡＶＳＳが上昇する。仮にＥＳＤ保護部１３が設けられていない場合には、チューナー回路部１１側の電源系の電圧が上昇した状態でデジタル回路部１２側の電源系の電圧が上昇していない状態となる。このような状態になると、チューナー回路部１１とデジタル回路部１２との間の信号送受信経路において、入力回路が放電電圧により破壊される恐れがある。ＥＳＤ保護部１３は、一方の電源系のグランド電圧が他方の電源系のグランド電圧より所定の電圧（約０．７Ｖ）以上上昇すると、ダイオードが導通して２つの電源系の間でグランドを接続するよう機能する。これにより、一方の電源系の電圧上昇に応じて、他方の電源系も電圧上昇することにより、上記のような回路破壊を回避できる。
【０００５】
チューナー回路部１１は、微弱な受信信号電圧を増幅して処理する回路であるために、ノイズに弱い性質がある。またデジタル回路部１２は、その動作に伴い数１００ｍＶ程度のノイズを生成し、ノイズ源となり易い性質がある。従って、ノイズ分離の観点からは、チューナー回路部１１とデジタル回路部１２との間で電源を分離することが望ましい。しかしながら、ＥＳＤ保護部１３のダイオードは、非導通状態において数ｐＦ程度の容量となる。近年のチューナー回路部１１が処理対象とする高い周波数においては、ＥＳＤ保護部１３により、数１０Ω程度の無視できない容量結合が発生してしまう。従って、デジタル回路部１２で発生したノイズが、この容量結合を介して半導体装置１０に伝搬してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１００６０６号公報
【特許文献２】特開２００７−１４２０２５号公報
【特許文献３】特開２００２−６４１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上を鑑みると、チューナー回路とデジタル回路との間でＥＳＤ保護とノイズ分離とを両立可能な半導体装置を提供することが望ましい。
【課題を解決するための手段】
【０００８】
半導体装置は、第１の電源系で動作するチューナー回路と、第２の電源系で動作するデジタル回路と、第１の電源系と第２の電源系との間を結合するバンドエリミネーションフィルタとを含むことを特徴とする。
【発明の効果】
【０００９】
本願開示の少なくとも１つの実施例によれば、バンドエリミネーションフィルタにより、静電放電の周波数スペクトラムの殆どの周波数成分を通過させ、第１の電源系と第２の電源系との間で静電放電により大きな電圧差が発生することを避けることができる。またチューナー回路においては、受信信号の周波数範囲のノイズさえ削減されればよいので、バンドエリミネーションフィルタの阻止帯域の中心周波数を受信信号の周波数に合わせることにより、チューナー回路に有害なノイズを遮断することができる。このようにして、バンドエリミネーションフィルタにより、ＥＳＤ保護機能に加えてノイズ削減機能を提供する。
【図面の簡単な説明】
【００１０】
【図１】回路ブロック間でのＥＳＤ保護回路の構成の一例を示す図である。
【図２】半導体装置の構成の一例を示す図である。
【図３】静電放電の周波数スペクトラムとバンドエリミネーションフィルタの周波数特性との関係を示す図である。
【図４】半導体装置の構成の別の一例を示す図である。
【図５】ノイズの周波数スペクトラムとローパスフィルタの周波数特性との関係を示す図である。
【図６】図４の半導体装置のより詳細な構成を示す図である。
【図７】図６の半導体装置の変形例を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１２】
図２は、半導体装置の構成の一例を示す図である。図２に示す半導体装置２０は、チューナー回路部２１、デジタル回路部２２、及びバンドエリミネーションフィルタ（ＢＥＦ）２３を含む。チューナー回路部２１は、第１の電源系ＡＶＤＤ及びＡＶＳＳで動作する。ここでＡＶＤＤ及びＡＶＳＳはアナログ用の電源電圧及びグランド電圧である。デジタル回路部２２は、第２の電源系ＤＶＤＤ及びＤＶＳＳで動作する。ここでＤＶＤＤ及びＤＶＳＳはデジタル用の電源電圧及びグランド電圧である。バンドエリミネーションフィルタ２３は、これら第１の電源系と第２の電源系との間を結合する。バンドエリミネーションフィルタ２３は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。
【００１３】
図３は、静電放電の周波数スペクトラムとバンドエリミネーションフィルタの周波数特性との関係を示す図である。静電放電が発生すると、瞬時の放電現象として、極めて短い高電圧パルスが回路に印加される。そのような短いパルスの周波数スペクトラムは、幅広い周波数範囲に分布するものとなる。具体的には、静電放電の周波数スペクトラム２６は、直流成分から数ＧＨｚの高周波域まで分布するものとなる。それに対して、特定の阻止帯域の周波数の信号を遮断しそれ以外の周波数の信号を通過するバンドエリミネーションフィルタ２３は、例えば周波数特性２５のような特性を有する。ここで周波数ｆ０は、バンドエリミネーションフィルタ２３の阻止帯域の中心周波数である。図３から分かるように、バンドエリミネーションフィルタ２３は、静電放電の周波数スペクトラム２６の殆どの周波数成分を通過させるので、静電放電のエネルギーは第１の電源系と第２の電源系との間で殆ど伝搬することになる。従って、第１の電源系と第２の電源系との間で、静電放電により大きな電圧差が発生することを避けることができる。これにより、バンドエリミネーションフィルタ２３はＥＳＤ保護機能を提供する。
【００１４】
またバンドエリミネーションフィルタ２３は、デジタル回路部１２が生成するノイズ成分のうち、阻止帯域以外の周波数成分のノイズについては通過させることになる。しかしながらチューナー回路部２１は、微弱な受信信号電圧を増幅して処理する回路であるために受信信号の周波数範囲のノイズには弱いが、それ以外の周波数であれば特別にノイズに弱いわけではない。つまりチューナー回路部２１においては、受信信号の周波数範囲のノイズさえ削減されればよい。バンドエリミネーションフィルタ２３の阻止帯域の中心周波数を受信信号の周波数に合わせることにより、受信信号の周波数範囲のノイズを遮断することができる。即ち、デジタル回路部１２により発生したノイズのうちでチューナー回路部１１に影響を与えるようなノイズ成分については、第２の電源系から第１の電源系に伝搬することはない。このようにして、バンドエリミネーションフィルタ２３は、前述のＥＳＤ保護機能に加えてノイズ削減機能を提供する。
【００１５】
図４は、半導体装置の構成の別の一例を示す図である。図４に示す半導体装置３０は、チューナー回路部３１、デジタル回路部３２、バンドエリミネーションフィルタ（ＢＥＦ）３３、及びローパスフィルタ３４を含む。チューナー回路部３１は、第１の電源系ＡＶＤＤ及びＡＶＳＳで動作する。ＡＶＤＤ及びＡＶＳＳはアナログ用の電源電圧及びグランド電圧である。デジタル回路部３２は、第２の電源系ＤＶＤＤ及びＤＶＳＳで動作する。ＤＶＤＤ及びＤＶＳＳはデジタル用の電源電圧及びグランド電圧である。バンドエリミネーションフィルタ３３は、これら第１の電源系と第２の電源系との間を結合する。バンドエリミネーションフィルタ３３は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。バンドエリミネーションフィルタ３３は、その阻止帯域の中心周波数を可変な構成となっている。バンドエリミネーションフィルタ３３の阻止帯域の中心周波数は、チューナー回路部３１により制御する。
【００１６】
チューナー回路部３１は、例えば選択するチャネルが異なると、検波対象の信号の周波数が異なることになる。即ち、選択チャネルが変化すると、ノイズに弱い周波数範囲も変化することになる。バンドエリミネーションフィルタ３３の阻止帯域の中心周波数を、チューナー回路部３１が同調する周波数に合わせて変化させれば、ノイズに弱い周波数範囲が変化しても常にその周波数範囲のノイズを削減することができる。これにより、選択チャネル或いは選択周波数範囲に関わらず、デジタル回路部３２のノイズの影響によるチューナー回路部３１の誤動作を避けることができる。
【００１７】
図４の構成では、バンドエリミネーションフィルタ３３の阻止帯域の中心周波数を制御するための制御信号をチューナー回路部３１からバンドエリミネーションフィルタ３３に供給する経路において、ローパスフィルタ３４が設けられている。これは、制御信号を供給する経路を介してデジタル回路部３２の発生するノイズがチューナー回路部３１に流れ込むのを防ぐためである。
【００１８】
図５は、ノイズの周波数スペクトラムとローパスフィルタの周波数特性との関係を示す図である。デジタル回路部１２がクロック信号に同期して動作すると、ノイズ周波数スペクトラム３６として示すように、所定の周波数成分及びその倍調波の周波数成分でノイズが発生する。それに対して、遮断周波数以上の周波数の信号を遮断し遮断周波数以下の周波数の信号を通過するローパスフィルタ３４は、例えば周波数特性３５のような特性を有する。図５から分かるように、ローパスフィルタ３４は、ノイズの周波数スペクトラム３６の殆どの周波数成分を遮断する。従って、デジタル回路部１２で発生したノイズが、制御信号の経路を介してチューナー回路部１１に流入することはなく、チューナー回路部１１を誤動作させることはない。
【００１９】
またローパスフィルタ３４は、チューナー回路部１１が生成する制御信号である直流電圧成分は、そのまま通過させることになる。従って、ローパスフィルタ３４は、デジタル回路部３２からのノイズを遮断しながらも制御信号の情報はバンドエリミネーションフィルタ３３に供給することができる。
【００２０】
図６は、図４の半導体装置３０のより詳細な構成を示す図である。チューナー回路部３１は、局部発振器４１、ローノイズアンプ４２、ミキサ４３、バッファアンプ４４、及びＡＤコンバータ４５を含む。アンテナ３８により受信したＲＦ信号が、ローノイズアンプ４２により増幅され、ミキサ４３に供給される。ミキサ４３は、局部発振器４１が発振するローカル信号と受信ＲＦ信号とを掛け合わせることにより中間周波数信号を生成する。中間周波数信号はバッファアンプ４４で増幅され、その後ＡＤコンバータ４５によりアナログ信号からデジタル信号に変換される。なおミキサ４３の前段に中心周波数の可変なバンドパスフィルタであるＲＦフィルタを設け、所望の受信チャネルの周波数近傍の信号だけを通過させるようにしてもよい。この場合、局部発振器４１が発振するローカル信号の周波数は、所望の受信チャネルの周波数に合わせて変化させてよい。
【００２１】
局部発振器４１は、制御電圧発生回路５１、バラクタ５２、インダクタ５３、反転アンプ５４、及びアンプ５５を含む。制御電圧発生回路５１は、局部発振器４１の発振周波数を定める制御信号として直流電圧を生成する。この直流電圧値に応じて、可変容量素子であるバラクタ５２の容量値が変化する。バラクタ５２とインダクタ５３とで並列ＬＣ回路を構成し、この並列ＬＣ回路の両端を反転アンプ５４の入出力に接続することによりＬＣ発振回路を構成する。ＬＣ発振回路は、バラクタ５２の容量値とインダクタ５３のインダクタンスとの積に応じた共振周波数で発振する。この発振信号は、アンプ５５を介してミキサ４３にローカル信号として印加される。
【００２２】
ローパスフィルタ３４は、抵抗素子６１及び容量素子６２を含む。バンドエリミネーションフィルタ３３は、バラクタ７１及びインダクタ７２を含む。バラクタ７１には、局部発振器４１の制御電圧発生回路５１が生成する制御用の直流電圧が印加される。この直流電圧値に応じて、可変容量素子であるバラクタ７１の容量値が変化する。バラクタ７１とインダクタ７２とで並列ＬＣ回路を構成し、この並列ＬＣ回路がバンドエリミネーションフィルタ３３となる。バラクタ７１の容量値とインダクタ７２のインダクタンスとの積に応じた共振周波数の信号に対しては、バンドエリミネーションフィルタ３３の並列ＬＣ回路が共振し、両端の電圧差が大きくなっても電流は通過しない状態となる。即ち、互いに逆位相であるバラクタ７１を流れる電流とインダクタ７２を流れる電流とが、共振状態では振幅が等しくなり、並列ＬＣ回路を通過する電流は殆どゼロとなる。この共振周波数が、バンドエリミネーションフィルタ３３の阻止帯域の中心周波数となる。
【００２３】
具体例として例えばＷｉＭａｘの２．５ＧＨｚ帯アプリケーションでは、チューナーの受信周波数範囲として２．３−２．７ＧＨｚが用いられる。この場合、バンドエリミネーションフィルタ３３の阻止帯域もこの２．３−２．７ＧＨｚの周波数帯をカバーするように設計する。バラクタ７１の容量をＣ、インダクタ７２のインダクタンスをＬとした場合、１／（２π√ＬＣ）が阻止帯域の中心周波数となる。従って、この中心周波数を有する阻止帯域が、２．３−２．７ＧＨｚの周波数帯をカバーできるように、Ｌ及びＣの値を設定する。
【００２４】
仮にローパスフィルタ３４が設けられていないとすると、デジタル回路部３２で発生したノイズ成分が、バンドエリミネーションフィルタ３３のバラクタ７１の一端と制御信号供給経路とを介して局部発振器４１に流入してしまう。そこでローパスフィルタ３４を設けることにより、ノイズ成分を遮断している。ローパスフィルタ３４の容量素子６２の一端が接続されるグランド電位は、安定した電位であることが好ましく、半導体装置３０の外部の固定電位に接続するのが望ましい。安定したグランド電位が存在しない場合には、ローパスフィルタ３４を省いた構成とすることも可能である。
【００２５】
図７は、図６の半導体装置の変形例を示す図である。図７において、図６と同一の構成要素は同一の番号で参照し、その説明は省略する。図７の半導体装置３０Ａにおいては、図６に示すローパスフィルタ３４が削除されている。このように削除しても、バンドエリミネーションフィルタ３３の阻止帯域の中心周波数を受信信号の周波数に合わせることにより、受信信号の周波数範囲のノイズを遮断して、２つの電源系の間でのノイズ削減機能を提供できることに変わりはない。またバンドエリミネーションフィルタ３３が、静電放電の周波数スペクトラムの殆どの周波数成分を通過させてＥＳＤ保護機能を提供できることにも変わりはない。なお、チューナー回路部３１の処理対象の周波数が変わらない場合或いは大きくは変化しない場合には、バンドエリミネーションフィルタ３３を固定容量値の容量素子とインダクタとの並列ＬＣ回路で構成すればよい。この場合、局部発振器４１からバンドエリミネーションフィルタ３３への制御信号供給経路が存在しないので、制御信号供給経路を介してノイズが混入することもない。制御信号供給経路を無くしたこの構成は、図２に示す構成に相当する。
【００２６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００２７】
２０  半導体装置
２１  チューナー回路部
２２  デジタル回路部
２３  バンドエリミネーションフィルタ
【図１】
2011077290.tif 000003
【図２】
2011077290.tif 000004
【図３】
2011077290.tif 000005
【図４】
2011077290.tif 000006
【図５】
2011077290.tif 000007
【図６】
2011077290.tif 000008
【図７】
2011077290.tif 000009