(57)【要約】【課題】電子放出素子の電子放出の効率を向上させるとともに素子の損傷を防止する。【解決手段】非結晶質の電子供給層（４）と、電子供給層（４）上に形成された絶縁体層（５）と、絶縁体層（５）上に形成された上部電極（６）とを有し、電子供給層（４）と上部電極（６）間に電界が印加されたときに電子を放出する電子放出素子であって、上部電極（６）と絶縁体層（５）が切り欠かれ電子供給層（４）が露出した凹部（７）と、上部電極（６）と凹部（７）上を覆って電子供給層（４）の露出面（４ａ）の縁部分（４ｃ）に接触し、さらに電子供給層（４）の露出面（４ａ）の内側部分（４ｂ）上で隆起して電子供給層（４）との間に空洞（８ｂ）を有するドーム形状（８ａ）となっている炭素層（８）とを有する。【選択図】図３
2011151044.tif 000002
【特許請求の範囲】
【請求項１】
非結晶質の電子供給層と、前記電子供給層上に形成された絶縁体層と、前記絶縁体層上に形成された電極とを有し、前記電子供給層と前記電極間に電界が印加されたときに電子を放出する電子放出素子であって、
前記電極と前記絶縁体層が切り欠かれ前記電子供給層が露出した凹部と、前記電極と前記凹部側壁上を覆って前記電子供給層の露出面の縁部分に接触し、さらに前記電子供給層の露出面の内側部分上で隆起して電子供給層との間に空洞を有するドーム形状となっている炭素層とを有することを特徴とする電子放出素子。
【請求項２】
前記ドーム形状の内部は真空であることを特徴とする請求項１に記載された電子放出素子。
【請求項３】
前記炭素層と接触する領域の前記電子供給層が結晶相であることを特徴とする請求項１又は２に記載された電子放出素子。
【請求項４】
前記結晶相の断面形状は略半円であることを特徴とする請求項３に記載された電子放出素子。
【請求項５】
前記結晶相の周囲が前記結晶相よりも結晶粒子が小さい小粒径の結晶相であることを特徴とする請求項３又は４に記載された電子放出素子。
【請求項６】
前記小粒径の結晶相の断面形状は略半円であることを特徴とする請求項５に記載された電子放出素子。
【請求項７】
電子放出素子と、前記電子放出素子から放出される電子が衝突することで発光する発光体とを有し、前記電子放出素子が請求項１から６のいずれか１項に記載された電子放出素子であることを特徴とする電子放出素子を用いた表示装置。
【請求項８】
非結晶質の電子供給層と、前記電子供給層上に形成された絶縁体層と、前記絶縁体層上に形成された電極とを有し、前記電子供給層と前記電極間に電界が印加されたときに電子を放出する電子放出素子の製造方法であって、
前記電極と前記絶縁体層が切り欠かれ前記電子供給層が露出した凹部を形成する工程と、前記電極と前記凹部側壁上を覆って前記電子供給層の露出面の縁部分に接触し、さらに前記電子供給層の露出面の内側部分上で隆起して電子供給層との間に空洞を有するドーム形状となっている炭素層を形成する工程とを有することを特徴とする電子放出素子の製造方法。
【請求項９】
前記炭素層を形成する工程では、前記電極と前記凹部上に前記炭素層を形成し、前記電子供給層と前記電極間に通電を行い、前記炭素層から発生するジュール熱によって、前記電子供給層の露出面の内側部分上の前記炭素層を隆起させドーム状とすることを特徴とする請求項８に記載された電子放出素子の製造方法。
【請求項１０】
前記炭素層を形成する前の面にエッチング処理、洗浄処理又は熱処理を行うことを特徴とする請求項８又は９に記載された電子放出素子の製造方法。
【請求項１１】
前記電子供給層と前記電極間に通電を行い、前記炭素層から発生するジュール熱によって、前記炭素層と接触する領域の前記電子供給層を結晶化する工程を有することを特徴とする請求項８から１０のいずれか１項に記載された電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子、電子放出素子を用いた表示装置及び電子放出素子の製造方法に関する。
【背景技術】
【０００２】
電子放出素子を用いたフラットパネルディスプレイなどの表示装置では、電子放出源から真空中に電子を放出し蛍光体に衝突させて発光させることで、明るくてコントラストの高い画面を実現する。
【０００３】
従来のスピント型の電子放出素子では、基板上に円錐形状の電子銃と、この電子銃の先端に対応する位置が開口したゲート電極とを形成し、この電子銃の先端部からコレクタ電極に向けて電子を放出するが、電子銃が立体的な構造となるため製造工程が複雑になり、素子の微細化が難しい。
【０００４】
また、面放出型の電子放出素子は、下部電極上に半導体層、絶縁体層、上部電極を積層して、電極間に電圧を印加することで上部電極の表面から電子を放出する。このような面放出型の素子は、積層構造であるため微細構造を作製しやすくなるが、低電圧で高出力とするために絶縁体層を薄膜化するとピンホールなどの欠陥が発生することがある。
【０００５】
そこで、特許文献１では、金属−絶縁体−半導体のＭＩＳ（Metal Insulator Semiconductor）構造の素子において、半導体層に非結晶質の材料を用い、絶縁体層の膜厚が漸次減少する島領域を設け、この島領域の上部、下部又は内部に炭素層を形成し、島領域の膜厚が最小になる領域又はその近傍の電子供給層に結晶領域を設けている。このような構造によれば、島領域がエミッションサイトとして働き、島領域から放出される電子の量が増加する。また、島領域以外では絶縁体層をある程度の厚みとしても電子放出量を維持することができるため、絶縁体層のピンホールなどの欠陥を防止する。
【特許文献１】特表２００５−５１２２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、エミッションサイトの広範囲において、炭素層と電子供給層が接触すると、通電時に電子放出に寄与しないリーク電流が増大し効率が低下することがある。また、通電時に炭素層が発熱するため多量の熱量が失われることがある。さらに、炭素層の発熱によって電子供給層が広い範囲で結晶化され、この結晶化による体積変化によって素子が損傷又は破壊されることがある。特許文献１の構成では、島状領域全体に炭素層が設けられているため、炭素層と電子供給層の接触面積の調整が難しい。
【０００７】
本発明が解決しようとする課題としては、上述した問題が一例として挙げられる。そこで、本発明の目的としては、電子放出の効率を向上させるとともに素子の損傷を防止する電子放出素子、電子放出素子を用いた表示装置及び電子放出素子の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電子放出素子は、請求項１に記載のとおり、非結晶質の電子供給層と、前記電子供給層上に形成された絶縁体層と、前記絶縁体層上に形成された電極とを有し、前記電子供給層と前記電極間に電界が印加されたときに電子を放出する電子放出素子であって、前記電極と前記絶縁体層が切り欠かれ前記電子供給層が露出した凹部と、前記電極と前記凹部側壁上を覆って前記電子供給層の露出面の縁部分に接触し、さらに前記電子供給層の露出面の内側部分上で隆起して電子供給層との間に空洞を有するドーム形状となっている炭素層とを有することを特徴とする。
【０００９】
本発明の電子放出素子を用いた表示装置は、請求項７に記載のとおり、電子放出素子と、前記電子放出素子から放出される電子が衝突することで発光する発光体とを有し、前記電子放出素子が上記した電子放出素子であることを特徴とする。
【００１０】
本発明の電子放出素子の製造方法は、請求項８に記載のとおり、非結晶質の電子供給層と、前記電子供給層上に形成された絶縁体層と、前記絶縁体層上に形成された電極とを有し、前記電子供給層と前記電極間に電界が印加されたときに電子を放出する電子放出素子の製造方法であって、前記電極と前記絶縁体層が切り欠かれ前記電子供給層が露出した凹部を形成する工程と、前記電極と前記凹部側壁上を覆って前記電子供給層の露出面の縁部分に接触し、さらに前記電子供給層の露出面の内側部分上で隆起して電子供給層との間に空洞を有するドーム形状となっている炭素層を形成する工程とを有することを特徴とする。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態の電子放出素子の概略断面図である。
【図２】図２は、本発明の実施の形態の電子放出素子の動作を説明するための図である。
【図３】図３は、本発明の実施の形態の電子放出素子の変形例の概略断面図である。
【図４】図４は、本発明の実施の形態の電子放出素子の変形例の概略断面図である。
【図５】図５は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図６】図６は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図７】図７は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図８】図８は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図９】図９は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図１０】図１０は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図１１】図１１は、本発明の実施の形態の電子放出素子の製造方法を説明するための図である。
【図１２】図１２は、本発明の実施の形態の電子放出素子の製造方法の変形例を説明するための図である。
【図１３】図１３は、本発明の実施例（ａ）及び比較例（ｂ）の電子放出素子のＩ−Ｖ特性の測定結果を示すグラフである。
【符号の説明】
【００１２】
１ 基板
２ 下部電極
３ バリア層
４ 電子供給層
５ 絶縁体層
６ 上部電極
７ 凹部
８ 炭素層
９ 前面基板
１０ コレクタ電極
１１ 蛍光体
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の説明における例示が本発明を限定することはない。
【００１４】
本実施の形態の電子放出素子の断面模式図を図１に示す。
【００１５】
図１に示す電子放出素子は、金属−絶縁体−半導体のＭＩＳ構造であり、Ｓｉ（シリコン）基板などの基板１と、基板１上に形成されるＡｌ（アルミニウム）などの下部電極２と、下部電極２上に形成されＴｉＮ（窒化チタン）などからなるバリア層３と、バリア層３上に形成されＳｉにＢ（ホウ素）がドープされた半導体からなる非結晶質の電子供給層４と、電子供給層４上に形成されるＳｉＯｘ（ｘ＝０．１〜２．０）などからなる絶縁体層５と、絶縁体層５上に形成されるＷ（タングステン）などの上部電極（電極）６とを有する。バリア層３は下部電極２のＡｌが電子供給層４のＳｉへ拡散することを防止するために設けられている。
【００１６】
電子放出素子には、上部電極６と絶縁体層５が電子供給層４まで切り欠かれた凹部７が設けられ、電子供給層４が凹部７の底面（図中４ａ部分）で露出している。上部電極６と凹部７上には、電子供給層４の露出面４ａの内側部分４ｂを除いて覆い、露出面４ａの縁部分４ｃに接触する炭素層８が形成されている。そして、炭素層８と接触する領域の電子供給層４が結晶相Ａとなっている。
【００１７】
図２に示すように、電子放出素子の上部電極６側に真空を介して前面基板９上に形成されたコレクタ電極１０が配置され、下部電極２と上部電極６間に電圧Ｖｄを印加することで、上部電極６側から電子が放出され、コレクタ電極１０に集められる。また、コレクタ電極１０上に発光体としての蛍光体層１１が形成されており、電子放出素子からコレクタ電極１０へ放出された電子が蛍光体層１１に衝突することで、蛍光体層１１が発光する。
【００１８】
凹部７は、上部電極６と絶縁体層５が切り欠かれて電子供給層４が露出した部分であり、円形の底面側から開口部にかけて直径が広がったコーン形状である。凹部７の形状は、これに限定されず、円形、方形、ライン形状などの底面とすることができる。
【００１９】
また、凹部７の側面は、絶縁体層５の側壁が電子供給層４面となす角θが０＜θ＜１３５°となるようにするとよい。θは０よりも大きければ凹部７を形成することができるが、θが１３５°以上となると、炭素層８を凹部７上に形成するときに凹部８の側壁が陰となって炭素層８が凹部７の側壁及び底面の外周縁部分に回り込みにくくなり、連続した炭素層８を形成することができない場合がある。なお、素子が微細であるため、スパッタリング法などを用いることで、θが１３５°より小さければ、連続した炭素層８を形成することができ、素子を適正に駆動することができる。
【００２０】
凹部７がエミッションサイトとして用いられ、通電時にはこの部分に電子が集中して放出される。これによって、電子放出量を維持しながら、凹部７以外の領域の絶縁体層５を厚くし、絶縁体層５のピンホールなどの欠陥を防止することができる。
【００２１】
炭素層８は、上部電極６と凹部７上に電子供給層４の露出面４ａの内側部分４ｂを除いて形成されており、上部電極６上から、凹部７の側壁の斜面を覆い、電子供給層４の露出面４ａの縁部分４ｃに接触する。すなわち、炭素層８は電子供給層４の露出面４ａのうち縁部分４ｃのみに接触する。
【００２２】
電子供給層４の露出面４ａにおいて、電子供給層４と炭素層８の接触部分は、露出面４ａの直径に対し外周縁から３０％未満の幅、より好ましくは２５％未満の幅とするとよい。この範囲で通電時の電流を局所的に集中させるとともに、電子放出量を良好に維持することができる。
【００２３】
炭素層８は、電子供給層４の露出面４ａの縁部分４ｃに接し、内側部分４ｂには接していないことで、通電時の電流を露出面４ａの縁部分４ｃに集中させ、内側部分４ｂへの電流の流れを抑制し、電子放出の効率を上げる。また、通電による炭素層８の発熱もまた露出面４ａの縁部分４ｃに限定されるため、熱量を抑えることができる。また、炭素層８の発熱が露出面４ａの縁部分４ｃに集中されるため、電子供給層４の露出面４ａの縁部分４ｃを結晶化し、内側部分４ｂの結晶化を抑制する。これによって、結晶相Ａの領域を狭め、電子供給層４の体積変化を抑えて、素子の損傷又は破壊を防止することができる。
【００２４】
炭素層８の材料としては、無定形炭素、グラファイト、カルビン、フラーレン(Ｃ２ｎ)、ダイヤモンドライクカーボン、カーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレート、ダイヤモンドなどの形態の炭素、又は、ＺｒＣ、ＳｉＣ、ＷＣ、ＭｏＣ、ＨｆＣなどの炭素化合物などが挙げられる。
【００２５】
炭素層８の厚さとしては、０．１〜１００ｎｍ、より好ましくは０．１〜６０ｎｍが好ましい。炭素層８が薄いと均質な層を形成しにくくなり、炭素層８が厚過ぎると無効電流が大きくなり素子の効率が低下することがある。
【００２６】
炭素層８の変形例を図３に示す。
【００２７】
図３の炭素層８は、電子供給層４の露出面４ａの縁部分４ｃに接し、内側部分４ｂでは隆起して盛り上がりドーム形状８ａとなっている。
【００２８】
このような炭素層８の形状においても、電子供給層４の露出面４ａの内側部分４ｂには炭素層８が接しないで、縁部分４ｃのみに接するため、図１の素子と同様の効果を発揮する。また、通電時の炭素層８の発熱によって、電子供給層４の露出面４ａの縁部分４ｃのみが結晶化され、その内側部分４ｂの結晶化を抑制する。
【００２９】
また、素子は真空空間で使用されるため、この炭素層８のドーム形状８ａの内部８ｂは真空状態となる。ドーム形状８ａの内部８ｂが真空絶縁状態であることで、エミッションサイト近傍の絶縁性が良好に保たれ、無効電流が低減される。
【００３０】
結晶相Ａは、電子供給層４の露出面４ａの縁部分４ｃで、電子供給層４が炭素層８と接触する領域に形成される。好ましくは、結晶相Ａは、電子供給層４が炭素層８と接触する部分、すなわち電子供給層４の縁部分４ｃを中心として断面形状が略半円であり、円形の縁部分４ｃに沿ってリング状に形成される。結晶相Ａの断面半円形状の半径としては特に限定されないが、電子供給層４と炭素層８の接触部分を中心として、電子供給層４の露出面４ａの中心部分を超えない程度とすることで、結晶相Ａをリング状とすることができる。なお、結晶相Ａの形状は断面半円形状に限定されず、電子供給層４の露出面４ａの内側部分４ｂを除いて絶縁体層５側の表面近傍全面に結晶相Ａが形成されてもよい。
【００３１】
また、結晶相Ａの粒径としては特に限定されないが、０．１ｎｍから上述した結晶相Ａの領域に相当する大きさまでとするとよい。０．１ｎｍより小さい粒径では測定装置の解像度の限界を超えるため粒径の調整が難しくなる。
【００３２】
電子供給層４の露出面４ａの縁部分４ｃに結晶相Ａが形成されることで、通電時に結晶相Ａに電流を集中させることができ、低い電圧で電子放出量を増加させることができる。また、結晶相Ａが電子供給層４の露出面４ａの縁部分４ｃの領域に局所的に形成され、内側部分４ｂでの形成が抑制されるため、電子供給層４の体積変化が抑制され素子の破壊を防止することができる。
【００３３】
また、結晶相Ａの断面形状が略半円となることは、通電時に電子供給層４の露出面４ａの縁部分４ｃに電流を集中させジュール熱を発生させた結果であり、すなわち通電時に無効な電流が低減されている状態である。そして、このように効率的に結晶相Ａを形成することで、電子供給層４の体積変化を抑えて、素子の変形や破壊を防止することができる。
【００３４】
また、図４に示すように、結晶相Ａの周りに結晶相Ａよりも結晶粒径が小さい小粒径の結晶相Ｂをさらに有してもよい。この結晶相Ｂは、熱源である炭素層８と電子供給層４の接触界面から離れた位置にあるため、結晶相Ａよりも小さな熱量を受けて小さな結晶粒径で形成される。このように、結晶相Ａの周囲の電子供給層４が非結晶相ではなく結晶相Ｂであっても、電子放出量を維持することができる。また、結晶相Ｂの粒径が小さいため電子供給層４の体積変化を抑えて、素子の変形や破壊を防止することができる。
【００３５】
この結晶相Ｂが電子供給層４の露出面４ａの中心部を中心として断面形状が略半円となっている構成は、通電時に炭素層８と電子供給層４の接触部分に電流を集中させジュール熱を発生させ、効率的に結晶相Ｂを形成した結果であり、このような構成によれば、電子供給層４の体積変化を抑え、素子の変形及び破壊を防止することができる。なお、図４の結晶相Ｂの断面形状は模式的に示されているため横長の半楕円となっているが、結晶相Ｂの大きさに合わせて電子供給層４を厚くすることで中心から等しい距離で弧を描く略半円とすることも可能である。
【００３６】
結晶相Ｂの結晶粒径は、結晶相Ａの結晶粒径よりも小さければよく、好ましくは０．１ｎｍ程度と微小なものである。なお、結晶相Ｂの結晶粒径を結晶相Ａの結晶粒径よりも若干小さい程度と大きくしてもよい。結晶相Ｂは結晶粒が小さいため、体積膨張も少なく、安定している。
【００３７】
このような電子放出素子では、上部電極６と下部電極２間に電圧を印加すると、上部電極６側より電子供給層４へ電流が流れ、電子は電子供給層４を拡散しながら上部電極６へ流れるように構成される。そして、通電時には、電子供給層４の露出面４ａの縁部分４ｃ、すなわち炭素層８と電子供給層４の接触部分に電流が集中し電流密度が大きくなる。したがって、この部分に電子が集中して電子放出量が増加する。
【００３８】
また、炭素層８と電子供給層４の接触部分に電流が集中すると高いジュール熱が発生するため、このジュール熱によって、電子供給層４が露出面４ａの縁部分４ｃに沿って結晶相Ａとなる。この結晶相Ａは温度を下げてもその形態を保つ。結晶相Ａが形成されると、以降の通電では、炭素層８と電子供給層４の接触部分に電流が集中する際に、非結晶質の領域から結晶相Ａへ電流の流れが促進されるため、この部分にさらに電流を集中させることができる。
【００３９】
これらの工程を経て、注入電流の一部が絶縁体層５をトンネリングすることにより凹部７から電子が放出される素子となる。すなわち、絶縁体層５には様々な準位にトラップが存在する。電子供給層４から熱励起により注入された電子はホッピング伝導により絶縁体層５のＳｉＯｘ中を流れるが、一部は電子供給層４側のトラップに捕獲される。捕獲された電子は固定化されたチャージとして働くため、真空側の絶縁体層５に大きなバンドベンディングを生じ、強電界が生じる。この強電界により電子は高いエネルギーを持つホットエレクトロンとなり、真空中へ放出されると考えられる。
【００４０】
このような電子放出素子によれば、炭素層と電子供給層の接触部分が限定されているため、この接触部分に電流を集中させ、電子放出の効率を向上することができる。また、この接触部分に通電時の炭素層のジュール熱が集中されるため、電子供給層の結晶相を露出面の縁部分に局所的に形成し、電子放出の効率を維持しながら、結晶化による体積変化を抑えて素子の損傷を防止することができる。
【００４１】
次に、本実施の形態の電子放出素子の製造方法について説明する。
【００４２】
電子放出素子の製造方法では、基板上に順に下部電極、バリア層、電子供給層、絶縁体層、及び上部電極を形成し、絶縁体層と上部電極を切り欠いて凹部を形成し、この上に炭素層を形成する。そして、凹部底面の内側部分から炭素層を剥離する。または、凹部底面の内側部分上の炭素層を電子供給層面から遠ざかる方向に隆起させてドーム形状とする。
【００４３】
なお、変形例として、凹部を形成した後に、凹部底面の内側部分に対応するマスクを用いたマスキングによって、炭素層を上部電極上と凹部底面の縁部分上に形成することも可能である。また、電子供給層を形成した後に、マスキングによって、絶縁体層と上部電極を形成して、凹部を作製することも可能である。
【００４４】
成膜方法としては、物理堆積法又は化学堆積法を用いることができる。物理堆積法はＰＶＤ（Physical vapor deposition）法として知られ、これには真空蒸着法、分子線エピタキシー法、スパッタリング法、イオン化蒸着法、レーザーアブレーション法などがある。化学堆積法はＣＶＤ（Chemical vapor deposition）法として知られ、これには熱ＣＶＤ法、プラズマＣＶＤ法、ＯＭＣＶＤ（Organic-metal chemical vapor deposition）法などがある。これらの中でも、物理堆積法のスパッタリング法が特に好ましい。
【００４５】
電子放出素子の製造方法の一例を図５から図１２に示す。
【００４６】
まず、図５に示すように、熱酸化膜を形成したＳｉ基板１上にＡｌ下部電極２とＴｉＮバリア層３をスパッタリング法により成膜する。バリア層３上に、図６に示すように、Ｂ濃度を１．１％の割合でドーピングしたＳｉ＋Ｂからなる非結晶質の電子供給層４をスパッタリング法により成膜する。電子供給層４上に、図７に示すように、ＳｉＯｘ絶縁体層５をＴＥＯＳ（Tetra ethoxysilane）を原料ガスに用いたプラズマＣＶＤ法により成膜する。なお、絶縁体層５はスパッタリング法によっても形成してもよい。絶縁体層５上に、図８に示すように、Ｗ上部電極６をスパッタリング法により成膜する。
【００４７】
そして、図９に示すように、フォトエッチング工程により上部電極６と絶縁体層５を電子供給層４まで取り除き凹部７をパターニング形成する。凹部７形成後、図１０に示すように、上部電極６と凹部７上に炭素層８をスパッタリング法により成膜する。
【００４８】
次に、図１１に示すように、上部電極６と下部電極２間に電圧を印加することで、炭素層８と電子供給層４が接触している領域で、炭素層８が通電によってジュール熱を発し、このジュール熱によって電子供給層４の露出面４ａの内側部分４ｂの炭素層８が焼失して剥離される。このとき、炭素層８が露出面４ａ上に接触したままで電流が流れ、露出面４ａに接触する炭素層８全体にジュール熱が発生したことで、露出面４ａの内側部分４ｂの炭素層８が焼失し剥離されたと考えられる。
【００４９】
また、図１２に示すように、このジュール熱を露出面４ａの縁部分４ｃに集中させるように制御することで、電子供給層４の露出面４ａの内側部分４ｂの炭素層８が熱膨張によって隆起してドーム形状８ａとなる。例えば、露出面４ａの縁部分４ｃにくぼみを形成しその部分に電流を集中しやすくすることで図１２に示すドーム形状８ａとすることができる。なお、凹部７の外周縁部分にくぼみを設けなければ図１１に示す剥離状態とすることができる。また、電子供給層へのドーピング量を局所的に変化させることでも炭素層８の剥離状態とドーム形状とを制御することができる。
【００５０】
このように炭素層８を隆起させてドーム形状８ａとすることで、電子供給層４の露出面４ａの内側部分４ｂから取り除いた炭素層８がドーム形状８ａとなり素子上に固定されるため、取り除いた炭素層８を洗浄などで除去する必要がなくなる。
【００５１】
また、図９において、凹部７を形成した後に、炭素層８を形成する前の段階で、前処理としてＲＦプラズマエッチングなどのプラズマ処理、洗浄処理又はベーキングなどの熱処理をしておくことで、その後炭素層８を形成し、炭素層８を電子供給層４の露出面４ａの内側部分４ｂから剥離するときに、炭素層８の剥離を促進することができる。洗浄処理としては、加熱Ｈ２ＳＯ４洗浄、薄いＨＦ液洗浄、純水洗浄、アセトン洗浄、アルコール洗浄などが挙げられる。なお、これらの前処理ではそれ以前に成膜した層、特に最表面の層に対してダメージを与えてしまう可能性があるが、それも踏まえた範囲で制御すればよい。
【００５２】
炭素層の剥離又は隆起と同時に、通電時に発生する炭素層８のジュール熱が、電子供給層４の露出面４ａの縁部分４ｃに伝熱されて、縁部分４ｃを中心とした領域が加熱されて結晶化し、結晶相Ａが形成される。このときの電圧は、低電圧から高電圧にかけて徐々に増加するように掃引して印加し、ダイオード電流が減少し又はダイオード電流に変曲点が発生してエミッション電流が流れるまで行う。
【００５３】
また、結晶相Ａの断面形状を炭素層８との接触部分を中心とした略半円とするためには、炭素層８と電子供給層４の接触部分、すなわち電子供給層４の露出面４ａの縁部分４ｃにジュール熱を集中させて、この縁部分４ｃから放射状に熱を伝達する。
【００５４】
具体的には、結晶相Ａの大きさは、電子供給層４の露出面４ａの縁部分４ｃで発生する熱量を制御することで調整することができる。熱量の制御は印加電圧や電圧の掃引速度によって行うことができる。また、通常、基板１上には複数の凹部７を設けて素子を構成するが、凹部７の数（密度）や配列方法によって熱量を制御することができる。
【００５５】
また、通電時における電圧の掃引速度を制御することで、結晶相Ａの大きさを調整することができる。掃引速度を遅くすると凹部７以外の領域まで熱が伝わり、凹部７の温度が上昇しやすくなり、より低電圧で電子供給層４を結晶化させることができる。掃引速度が速すぎると大電流によって素子が破壊することがある。これより、掃引速度を０．００１〜５Ｖ／ｓｅｃとすることで、過度に発生するジュール熱を抑制して結晶相Ａの大きさを調整することができる。なお、これより早い掃出速度でも可能である。その場合、印加電圧をある幅を持ったパルス状とするとよい。
【００５６】
また、通電において素子に流れる電流量を制御、すなわち電流制限を掛けることで電子供給層４の結晶相Ａの領域を制御し素子の破壊を防止することができる。この方法では、同様に炭素層８の剥離又は隆起時の変形量を制御することもできる。例えば、トランジスタなどの駆動回路を用いることで電流制限を掛けることができる。
【００５７】
また、凹部７の角度（θ）と絶縁層５の厚みとを調整することでも、結晶相Ａの形状や大きさを制御することができる。
【００５８】
結晶相Ａの周囲に結晶相Ａよりも結晶粒径が小さい結晶相Ｂを形成するためには、結晶相Ａと同様に電子供給層４の露出面４ａの縁部分４ｃの熱量を調整するとよい。また、結晶相Ｂの断面形状を電子供給層４の露出面４ａの中心部を中心とした略半円とするためには、結晶相Ａと同様に調整するとよい。
【００５９】
電子放出素子の製造方法において、炭素層８が剥離し結晶相Ａが形成されるまでの工程は、セルフコントロールと総称するメカニズムによって説明される。
【００６０】
セルフコントロールによれば、通電によって発生したジュール熱によって炭素層８が自動的に浮き上がり、炭素層８と電子供給層４との接触面積が減ることで、ジュール熱のうち過剰な熱を抑制する。図１１に示す炭素層８の剥離は、セルフコントロールが過剰に発生したジュール熱に対応できない場合に起こると考えられ、ジュール熱によって凹部７の内側部分の炭素層８が焼失する。図１２に示す炭素層８の隆起は、セルフコントロールで過剰の熱を抑制したときに起こる。この場合、凹部７の内側部分では炭素層８がドーム形状８ａとなり空洞の領域８ｂが発生する。セルフコントロールの結果として、炭素層８と電子供給層４との接触部に電流が集中し、その直下の電子供給層４が結晶化し、結晶相Ａが形成される。
【００６１】
セルフコントロールによれば、素子の破壊を大幅に低減でき、電子放出素子をより安定的に製造することができるようになる。
【００６２】
炭素層８を電子供給層４の露出面４ａの内側部分４ｂから剥離するためには、炭素層８と内側部分４ｂとの付着強度の制御が重要となる。
【００６３】
上述したように、炭素層８を形成する前の下地表面に、前処理としてエッチング処理、洗浄処理又は熱処理を行うことで、炭素層８の付着強度を制御することができる。また、炭素層８の成膜条件を制御させたり、炭素層８の材料そのものを変えることで、炭素層８と電子供給層４の付着強度を調整することも可能である。さらに、炭素層８の付着強度は、炭素層８と上部電極６又は電子供給層４との接地面積や形状を変化させるといった構造面からも制御することができる。例えば、凹部７の底面を多段階段構又はディンプル構造にすることによって付着強度を制御することができる。また、凹部７の形状を円形、楕円、長円形、多角形又は閉曲線などにすることでも制御することができる。
【００６４】
炭素層８の付着強度を制御することにより、凹部７以外の炭素層８が剥離又は隆起することを防止することができ、凹部７底面の内側部分のみで炭素層８の剥離又は隆起を起こすことができる。
【００６５】
電子放出素子の破壊を防止するために、電子供給層４の結晶相Ａの面積は小さくすることが望ましい。
【００６６】
上述したように、炭素層８と電子供給層４の接触面積を限定することで、結晶相Ａが形成される領域を接触部分の周辺に抑えることができる。このような構成では、注入電流を低くしても、接触面積が小さいため、接触部分に電流が集中し、高いジュール熱を得ることができる。すなわち、炭素層８が電子供給層４に接する部分の面積が小さいという構造によって、少ない注入電流を用いて、電子供給層４全体の結晶化を防止しながら、この接触部分に電流を集中させ、高いジュール熱を得て、局所的に結晶相Ａを形成することができる。
【００６７】
電子供給層４の結晶相Ａを狭い方向へ抑制することができるため、電子放出素子の微細化を考えた場合に有利である。結晶化領域の抑制は、低電流動作する素子の作製につながる。すなわち消費電力を低減することができる。また、電子放出素子は通常、真空中に封止した形で電子を放出させるので、素子の破壊を抑制できることでガス放出が低減し、装置全体として長寿命化することができる。
【００６８】
電子供給層の材料としては、上述したスパッタ法やＣＶＤ法により成膜したＩＩＩｂ族或いはＶｂ族の元素をドープしたアモルファスシリコン(ａ-Ｓｉ)が特に有効であるが、ａ-Ｓｉのダンブリングボンドを水素で終端させた水素化アモルファスシリコン、更にＳｉの一部を炭素で置換した水素化アモルファスシリコンカーバイトや、Ｓｉの一部を窒素で置換した水素化アモルファスシリコンナイトライド、又はＳｉの代わりにゲルマニウム、Ｇｅ-Ｓｉ、炭化シリコン、砒素ガリウム、リン化インジウム、セレン化カドミウム又はＣｕＩｎＴｅ２など、ＩＶ族、ＩＩＩ-Ｖ族、ＩＩ-ＶＩ族などの単体半導体及び化合物半導体なども用いられ、ホウ素、ガリウム、リン、インジウム、砒素又はアンチモンをドープしたシリコンなども用いられる。又はＡｌ、Ａｕ、Ａｇ、Ｃｕなどの金属でも有効であるが、Ｓｃ、Ｔｉ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｄ、Ｌｎ、Ｓｎ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなども用いられる。
【００６９】
この電子供給層の厚みは、０．１ｎｍ〜１０μｍとするとよい。０．１ｎｍ未満であると均質な層を形成しにくく結晶相Ａを適正に形成することができないことがあり、１０μｍより厚いと成膜時間が長くなるという問題がある。
【００７０】
また、Ｓｉ＋Ｂの電子供給層では、Ｂのドーピング濃度を０．１〜２０．０％とするとよい。Ｂのドーピング濃度を低くした方が膜浮きが軽減され、素子の破壊抑制につながるが、Ｂのドーピング濃度が少な過ぎても抵抗値が高くなるため、高い印加電圧が必要となる。
【００７１】
絶縁体層の材料としては、上述したＳｉＯｘ（ｘは原子比を示す）が特に有効であるが、ＬｉＯｘ、ＬｉＮｘ、ＮａＯｘ、ＫＯｘ、ＲｂＯｘ、ＣｓＯｘ、ＢｅＯｘ、ＭｇＯｘ、ＭｇＮｘ、ＣａＯｘ、ＣａＮｘ、ＳｒＯｘ、ＢａＯｘ、ＳｃＯｘ、ＹＯｘ、ＹＮｘ、ＬａＯｘ、ＬａＮｘ、ＣｅＯｘ、ＰｒＯｘ、ＮｄＯｘ、ＳｍＯｘ、ＥｕＯｘ、ＧｄＯｘ、ＴｂＯｘ、ＤｙＯｘ、ＨｏＯｘ、ＥｒＯｘ、ＴｍＯｘ、ＹｂＯｘ、ＬｕＯｘ、ＴｉＯｘ、ＺｒＯｘ、ＺｒＮｘ、ＨｆＯｘ、ＨｆＮｘ、ＴｈＯｘ、ＶＯｘ、ＶＮｘ、ＮｂＯｘ、ＮｂＮｘ、ＴａＯｘ、ＴａＮｘ、ＣｒＯｘ、ＣｒＮｘ、ＭｏＯｘ、ＭｏＮｘ、ＷＯｘ、ＷＮｘ、ＭｎＯｘ、ＲｅＯｘ、ＦｅＯｘ、ＦｅＮｘ、ＲｕＯｘ、ＯｓＯｘ、ＣｏＯｘ、ＲｈＯｘ、ＩｒＯｘ、ＮｉＯｘ、ＰｄＯｘ、ＰｔＯｘ、ＣｕＯｘ、ＣｕＮｘ、ＡｇＯｘ、ＡｕＯｘ、ＺｎＯｘ、ＣｄＯｘ、ＨｇＯｘ、ＢＯｘ、ＢＮｘ、ＡｌＯｘ、ＡｌＮｘ、ＧａＯｘ、ＧａＮｘ、ＩｎＯｘ、ＳｉＮｘ、ＧｅＯｘ、ＳｎＯｘ、ＰｂＯｘ、ＰＯｘ、ＰＮｘ、ＡｓＯｘ、ＳｂＯｘ、ＳｅＯｘ、ＴｅＯｘなどの金属酸化物又は金属窒化物を用いることができる。
【００７２】
また、ＬｉＡｌＯ２、Ｌｉ２ＳｉＯ３、Ｌｉ２ＴｉＯ３、Ｎａ２Ａｌ２２Ｏ３４、ＮａＦｅＯ２、Ｎａ４ＳｉＯ４、Ｋ２ＳｉＯ３、Ｋ２ＴｉＯ３、Ｋ２ＷＯ４、Ｒｂ２ＣｒＯ４、ＣＳ２ＣｒＯ４、ＭｇＡｌ２Ｏ４、ＭｇＦｅ２Ｏ４、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＣａＷＯ４、ＣａＺｒＯ３、ＳｒＦｅ１２Ｏ１９、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＡｌ２Ｏ４、ＢａＦｅ１２Ｏ１９、ＢａＴｉＯ３、Ｙ３Ａｌ５Ｏ１２、Ｙ３Ｆｅ５Ｏ１２、ＬａＦｅＯ３、Ｌａ３Ｆｅ５Ｏ１２、Ｌａ２Ｔｉ２Ｏ７、ＣｅＳｎＯ４、ＣｅＴｉＯ４、Ｓｍ３Ｆｅ５Ｏ１２、ＥｕＦｅＯ３、Ｅｕ３Ｆｅ５Ｏ１２、ＧｄＦｅＯ３、Ｇｄ３Ｆｅ５Ｏ１２、ＤｙＦｅＯ３、Ｄｙ３Ｆｅ５Ｏ１２、ＨｏＦｅＯ３、Ｈｏ３Ｆｅ５Ｏ１２、ＥｒＦｅＯ３、Ｅｒ３Ｆｅ５Ｏ１２、Ｔｍ３Ｆｅ５Ｏ１２、ＬｕＦｅＯ３、Ｌｕ３Ｆｅ５Ｏ１２、ＮｉＴｉＯ３、Ａｌ２ＴｉＯ３、ＦｅＴｉＯ３、ＢａＺｒＯ３、ＬｉＺｒＯ３、ＭｇＺｒＯ３、ＨｆＴｉＯ４、ＮＨ４ＶＯ３、ＡｇＶＯ３、ＬｉＶＯ３、ＢａＮｂ２Ｏ６、ＮａＮｂＯ３、ＳｒＮｂ２Ｏ６、ＫＴａＯ３、ＮａＴａＯ３、ＳｒＴａ２Ｏ６、ＣｕＣｒ２Ｏ４、Ａｇ２ＣｒＯ４、ＢａＣｒＯ４、Ｋ２ＭｏＯ４、Ｎａ２ＭｏＯ４、ＮｉＭｏＯ４、ＢａＷＯ４、Ｎａ２ＷＯ４、ＳｒＷＯ４、ＭｎＣｒ２Ｏ４、ＭｎＦｅ２Ｏ４、ＭｎＴｉＯ３、ＭｎＷＯ４、ＣｏＦｅ２Ｏ４、ＺｎＦｅ２Ｏ４、ＦｅＷＯ４、ＣｏＭｏＯ４、ＣｏＴｉＯ３、ＣｏＷＯ４、ＮｉＦｅ２Ｏ４、ＮｉＷＯ４、ＣｕＦｅ２Ｏ４、ＣｕＭｏＯ４、ＣｕＴｉＯ３、ＣｕＷＯ４、Ａｇ２ＭｏＯ４、Ａｇ２ＷＯ４、ＺｎＡｌ２Ｏ４、ＺｎＭｏＯ４、ＺｎＷＯ４、ＣｄＳｎＯ３、ＣｄＴｉＯ３、ＣｄＭｏＯ４、ＣｄＷＯ４、ＮａＡｌＯ２、ＭｇＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、Ｇｄ３Ｇａ５Ｏ１２、ＩｎＦｅＯ３、ＭｇＩｎ２Ｏ４、Ａｌ２ＴｉＯ５、ＦｅＴｉＯ３、ＭｇＴｉＯ３、Ｎａ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｋ２ＧｅＯ３、Ｌｉ２ＧｅＯ３、Ｎａ２ＧｅＯ３、Ｂｉ２Ｓｎ３Ｏ９、ＭｇＳｎＯ３、ＳｒＳｎＯ３、ＰｂＳｉＯ３、ＰｂＭｏＯ４、ＰｂＴｉＯ３、ＳｎＯ２−Ｓｂ２Ｏ３、ＣｕＳｅＯ４、Ｎａ２ＳｅＯ３、ＺｎＳｅＯ３、Ｋ２ＴｅＯ３、Ｋ２ＴｅＯ４、Ｎａ２ＴｅＯ３、Ｎａ２ＴｅＯ４などの金属複合酸化物、ＦｅＳ、Ａｌ２Ｓ３、ＭｇＳ、ＺｎＳなどの硫化物、ＬｉＦ、ＭｇＦ２、ＳｍＦ３などのフッ化物、ＨｇＣｌ、ＦｅＣｌ２、ＣｒＣｌ３などの塩化物、ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ２などの臭化物、ＰｂＩ２、ＣｕＩ、ＦｅＩ２などのヨウ化物、ＬａＢ６、ＣｅＢ６などのランタノイド硼化合物、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２などの金属硼化物、又は、ＳｉＡｌＯＮなどの金属酸化窒化物としても絶縁体層の材料として有効である。
【００７３】
さらに、絶縁体層の材料としてダイヤモンド、フラーレン（Ｃ２ｎ）などの炭素、或いは、Ａｌ４Ｃ３、Ｂ４Ｃ、ＣａＣ２、Ｃｒ３Ｃ２、Ｍｏ２Ｃ、ＭｏＣ、ＮｂＣ、ＳｉＣ、ＴａＣ、ＴｉＣ、ＶＣ、Ｗ２Ｃ、ＷＣ、ＺｒＣなどの金属炭化物も有効である。なお、フラーレン（Ｃ２ｎ）は炭素原子だけからなりＣ６０に代表される球面籠状分子でＣ３２〜Ｃ９６０などがあり、また、上式中、Ｏｘ、Ｎｘのｘは原子比を表す。
【００７４】
この絶縁体層の凹部以外の厚みは５０ｎｍ以上、好ましくは１００ｎｍ〜１μｍ程度とする。本実施の形態では、凹部がエミッションサイトとして機能するため、凹部以外の領域の絶縁体層を厚くしても、電子放出量を増加することができる。これによって、絶縁体層の膜厚を増加してリーク電流を低減することで、その分必要なジュール熱に当てることが可能である。なお、絶縁体層の膜厚が厚過ぎるとそれ以降の層のカバレッジが悪くなり、また、放出電子量が減少することがある。ＴＥＯＳを用いたプラズマＣＶＤによればリーク電流の原因となる欠陥を少なくすることができ絶縁体層を５０ｎｍとすることができる。スパッタリング法では１００ｎｍ〜１μｍとすることで欠陥を良好に防止することができる。
【００７５】
また、下部電極２の材料としては、上述したＡｌの他、Ａｕ、Ｐｔ、Ｗなどの一般にＩＣの配線に用いられる材料や、クロム、ニッケル、クロムの３層構造、ＡｌとＮｄの合金、ＡｌとＭｏの合金、ＴｉとＮの合金などを用いることができる。
【００７６】
また、上部電極６の材料としては、上述したＷの他、Ｐｔ、Ａｕ、Ｒｕ、Ｉｒなどの金属が有効であるが、Ｂｅ、Ｃ、Ａｌ、Ｓｉ、Ｓｃ、Ｔｉ、Ｖ、Ｂｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔａ、Ｒｅ、Ｏｓ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどを用いることができる。
【実施例】
【００７７】
次に、本発明の実施例について説明する。
【００７８】
本実施例では、熱酸化膜を形成したＳｉ基板１上にＡｌ下部電極２とＴｉＮバリア層３をそれぞれスパッタリング法により膜厚６００ｎｍと１５０ｎｍで成膜した。その上に、Ｂ濃度を１．１％の割合でドーピングした非結晶質のＳｉからなる電子供給層４をスパッタリング法により膜厚８．４μｍで成膜した。その上に、ＳｉＯｘ絶縁体層５をＴＥＯＳを用いたプラズマＣＶＤ法により膜厚３００ｎｍで成膜した。その上に、Ｗ上部電極６をスパッタリング法により膜厚６０ｎｍで成膜した。そして、上部電極６と絶縁体層５をフォトエッチング工程によって電子供給層４まで除去して深さ３６０ｎｍの凹部７を形成した。凹部７において絶縁体層５の側面と電子供給層４のなす角θを７０〜１００°の範囲で形成した。この凹部７は基板１上に１０μｍ間隔で４×４個のマトリクス状に１６個形成した。次に、炭素層８形成前の前処理として真空中で３５０℃のベーキング処理を２時間行った。その後、上部電極６と凹部７上に炭素層８をスパッタリング法により膜厚６０ｎｍで成膜した。
【００７９】
比較例としては、炭素形成前に前処理としてベーキング処理を行わなかった他は、上述した実施例と同様の工程で素子を作製した。
【００８０】
次に、上述した実施例と比較例の素子を真空中に設置し、上部電極６の上方にコレクタ電極１０を配置した。上部電極６とコレクタ電極１０の距離を２ｍｍとした。上部電極６とコレクタ電極１０間に１ｋＶの電圧を印加した状態で、下部電極２と上部電極６間に２０Ｖまでの電圧を掃引速度０．３３Ｖ／ｓで印加した。この通電処理後の断面形状をＴＥＭによって観察し、表面形状をＳＥＭによって観察した。また、このときのサイト１個あたりのＩ−Ｖ特性を測定し、結果を図１３に示す。図１３（ａ）は本実施例の素子であり、図１３（ｂ）は比較例の素子である。なお、上記通電処理における掃引速度を含む電圧印加の条件は、一条件を提示するものであり、本発明はこれらに限定されるものでない。
【００８１】
ＴＥＭ観察の結果、本実施例の炭素層８は、電子供給層４の露出面４ａの縁部分４ｃに接し、内側部分４ｂで隆起して盛り上がりドーム状８ａとなっていることがわかった。これは、炭素層８の形成前に熱処理によって前処理をしたことで、通電時にセルフコントロール処理が働き、炭素層８が隆起したためと考えられる。また、炭素層８が電子供給層４の露出面４ａの縁部分４ｃに接している箇所を中心として、電子供給層４が結晶相Ａとなっていることがわかった。結晶相Ａの断面形状は、略半円であり、電子供給層４の上面から深さ０．４μｍまでであった。これは、炭素層８が電子供給層４の露出面４ａの縁部分４ｃのみに接触するため、通電時のジュール熱を縁部分４ｃに集中させ内側部分４ｂの結晶化を抑制したためと考えられる。
【００８２】
これに対し、比較例の炭素層は、電子供給層の露出面の全面に接していた。そして、電子供給層の結晶相は、電子供給層の上面から５．０μｍまで深く広がり、本実施例よりも広い範囲で結晶化が進んでいた。これは、炭素層の形成前に前処理を行わなかったため、セルフコントロール処理が働かず、電子供給層と炭素層が接する面積が広くなり、通電時の炭素層からのジュール熱を過剰に受けて、電子供給層の結晶相が広がったと考えられる。
【００８３】
ＳＥＭ観察の結果、本実施例の素子の表面状態には損傷が観察されなかったが、比較例では、円形凹部の縁部分を中心にして膨らみが観察され表面形状が損傷を受けているものがあった。これは、比較例では炭素層が凹部底面全面に接するためジュール熱が大きくなり、電子供給層が広い範囲で結晶化して体積変化が大きくなり盛り上がったためと考えられる。
【００８４】
本実施例のＩ−Ｖ特性は、図１３（ａ）に示すように、ダイオード電流が印加電圧１５Ｖ付近で減少し、エミッション電流が発生している。これは、下部電極２と上部電極６間の印加電圧が一定値を超えると、凹部７をエミッションサイトとして電子が放出されたためと考えられる。
【００８５】
図１３（ｂ）に示す比較例では、印加電圧１５Ｖ付近でダイオード電流が減少し、エミッション電流が発生しているが、このエミッション電流は電圧値が高くなるにつれて減少し、図１３（ａ）に示す本実施例のものより小さな値である。
【００８６】
このように、本実施例では、上述したＴＥＭ及びＳＥＭ観察からわかるようにセルフコントロール処理が働いたため、炭素層８が電子供給層４の露出面４ａの内側部分４ｂから隆起し、通電時に電流が露出面４ａの縁部分４ｃに集中して、電子放出が効率的に行われたと考えられる。
【００８７】
以上説明したように、本発明の電子放出素子は、非結晶質の電子供給層と、電子供給層上に形成された絶縁体層と、絶縁体層上に形成された電極とを有し、電子供給層と電極間に電界が印加されたときに電子を放出する電子放出素子であって、電極と絶縁体層が切り欠かれ電子供給層が露出した凹部と、電極と凹部上を電子供給層の露出面の内側部分を除いて覆い電子供給層の露出面の縁部分に接触する炭素層とを有することで、電子放出の効率を向上させるとともに素子の損傷を防止することができる。
【００８８】
本発明の電子放出素子を用いた表示装置は、電子放出素子と、電子放出素子から放出される電子が衝突することで発光する発光体とを有し、電子放出素子が上記した電子放出素子であることで、電子放出の効率を向上させるとともに素子の損傷を防止することができ、省エネルギーで長寿命の表示装置を提供することができる。
【００８９】
本発明の電子放出素子の製造方法は、非結晶質の電子供給層と、電子供給層上に形成された絶縁体層と、絶縁体層上に形成された電極とを有し、電子供給層と電極間に電界が印加されたときに電子を放出する電子放出素子の製造方法であって、電極と絶縁体層が切り欠かれ電子供給層が露出した凹部を形成する工程と、電極と凹部上に電子供給層の露出面の内側部分を除いて覆い電子供給層の露出面の縁部分に接触する炭素層を形成する工程とを有することで、電子放出の効率を向上させるとともに素子の損傷を防止することができる。
【００９０】
以上、本発明の具体的な実施形態に関して説明したが、本発明の範囲を逸脱しない限り様々な変形が可能であることは、当該技術分野における通常の知識を有する者にとって自明なことである。従って、本発明の技術的範囲は、上述した実施形態に限定されるものではなく、特許請求の範囲及びこれと均等なものに基づいて定められるべきである。
【図１】
2011151044.tif 000003
【図２】
2011151044.tif 000004
【図３】
2011151044.tif 000005
【図４】
2011151044.tif 000006
【図５】
2011151044.tif 000007
【図６】
2011151044.tif 000008
【図７】
2011151044.tif 000009
【図８】
2011151044.tif 000010
【図９】
2011151044.tif 000011
【図１０】
2011151044.tif 000012
【図１１】
2011151044.tif 000013
【図１２】
2011151044.tif 000014
【図１３】
2011151044.tif 000015