(57)【要約】【課題】  ２つ以上の表示パネルを同時に表示させることを可能とし、且つ回路面積の増加を抑えた表示パネル制御回路を提供する。【解決手段】  表示パネル制御回路は、クロック信号を出力する電圧制御型発振器（ＶＣＯ）１００と、第１のパネル用水平系パルス作成部２００と、第２のパネル用水平系パルス作成部５００と、第１のパネルと第２のパネルとで共用される垂直系パルス作成部６００と、位相比較器３００および平滑器４００とを備えている。ＶＣＯ１００が出力する信号ＶＣＯＣＬＫ１から第１のパネル用水平系出力群の基準信号と第２のパネル用水平系出力群の基準信号とが第１のパネル用水平系パルス作成部２００および第２のパネル用水平系パルス作成部５００によってそれぞれ作成されるので、２つの異なるパネルを同時に駆動することができる。【選択図】図１
2011150373.tif 000002
【特許請求の範囲】
【請求項１】
第１のパネルと第２のパネルの表示を制御する表示パネル制御回路であって、
クロック信号を出力する電圧制御型発振器と、
前記クロック信号をカウントし、所定のタイミングでＰＬＬリセット信号を出力するとともに前記ＰＬＬリセット信号で自らをリセットする第１のカウンタを有し、前記第１のパネル用の水平系出力パルス群を出力する第１のパネル用水平系パルス作成部と、
前記ＰＬＬリセット信号と水平同期信号との位相を比較する位相比較器と、
前記位相比較器による比較結果を受けて、ＰＬＬループとして位相誤差電圧を前記電圧制御型発振器へフィードバックする平滑器と、
前記クロック信号をカウントし、前記第１のカウンタから出力されたＰＬＬリセット信号が入力されることによりリセットされる第２のカウンタを有し、前記第２のパネル用の水平系出力パルス群を出力する第２のパネル用水平系パルス作成部とを備え、
前記ＰＬＬリセット信号は前記水平同期信号のエッジと同期するようにフィードバック制御されていることを特徴とする表示パネル制御回路。
【請求項２】
前記第１のパネル用水平系パルス作成部の出力信号をクロックとしてカウントし、垂直同期信号でリセットされる第３のカウンタを有し、前記第１のパネルおよび前記第２のパネル用の垂直系出力パルス群を出力する垂直系パルス作成部をさらに備えていることを特徴とする請求項１に記載の表示パネル制御回路。
【請求項３】
前記第１のパネル用水平系パルス作成部は、前記クロック信号をＮ分の１（Ｎは正の整数）分周して前記第１のカウンタのクロックを作成する第１の分周器をさらに有し、
前記第２のパネル用水平系パルス作成部は、前記クロック信号をＭ分の１（ＭはＮと異なる正の整数）分周して前記第２のカウンタのクロックを作成する第２の分周器をさらに有することを特徴とする請求項１に記載の表示パネル制御回路。
【請求項４】
前記第１のカウンタから出力されたＰＬＬリセット信号が前記第２の分周器に入力されることにより、前記第２の分周器がリセットされることを特徴とする請求項３に記載の表示パネル制御回路。
【請求項５】
表示パネル制御回路を用いて第１のパネルと第２のパネルの表示を制御する表示パネル制御方法であって、
前記表示パネル制御回路は、
クロック信号を出力する電圧制御型発振器と、
第１のカウンタを有し、前記第１のパネル用の水平系パルス出力群を出力する第１のパネル用水平系パネル作成部と、
第２のカウンタを有し、前記第２のパネル用の水平系パルス出力群を出力する第２のパネル用水平系パネル作成部と、
ＰＬＬリセット信号と水平同期信号との位相を比較する位相比較器と、
前記位相比較器による比較結果を受けて、ＰＬＬループとして位相誤差電圧を前記電圧制御型発振器へフィードバックする平滑器とを有しており、
前記第１のパネル用水平系パルス作成部が前記クロック信号をカウントし、所定のタイミングでＰＬＬリセット信号を出力するとともに前記ＰＬＬリセット信号で前記第１のカウンタをリセットするステップと、
第２のパネル用水平系パルス作成部が前記クロック信号をカウントし、前記第１のカウンタから出力された前記ＰＬＬリセット信号により前記第２のカウンタがリセットされるステップと、
前記ＰＬＬリセット信号が前記水平同期信号のエッジと同期するようにフィードバック制御されるステップとを備えていることを特徴とする表示パネル制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルなどの表示パネルの表示を制御する表示パネル制御回路に関し、特に、異なる駆動方式の２つの表示パネルを同時に駆動する表示パネル制御回路に関する。
【背景技術】
【０００２】
いわゆる液晶を用いて映像の表示を行う液晶表示装置が広く普及している。液晶表示装置において、液晶パネルの制御回路は、液晶パネル表示機能をもつデジタルビデオカメラ（ＤＶＣ）やデジタルカメラ（ＤＳＣ）、その他のＡＶ機器に搭載されている。
【０００３】
図４、図５及び図６〜図１０を用いて従来例の液晶パネル表示の制御回路を説明する。図４は、従来例に係る液晶パネル表示の制御回路の構成を示すブロック回路図である。図５は、従来例に係る液晶パネル表示の制御回路の具体的な構成を示すブロック回路図である。この制御回路は、２つの液晶パネルを備えたデジタルビデオカメラ等に用いられる回路である。
【０００４】
従来の表示パネル制御回路は、電圧制御型発振器（以下ＶＣＯと記す）１１００と、第１のパネルおよび第２のパネル用の水平系駆動パルス作成部１７００と、水平同期信号入力端子１０１０に入力される水平同期信号ＨＤと水平系駆動パルス作成部１７００の出力信号である位相被比較信号との位相誤差を出力する位相比較器１３００と、位相比較器１３００の位相誤差出力を平滑してＶＣＯ１１００へフィードバックする平滑器（以下ＬＰＦと記す）１４００と、水平系駆動パルス作成部１７００の出力信号であるＶＣＬＫと垂直同期信号入力端子１０２０に入力される垂直同期信号ＶＤとが入力される第１のパネルおよび第２のパネル用の垂直系駆動パルス作成部１６００とを備えている。従来の表示パネル制御回路では、ＶＣＯ１１００、水平系駆動パルス作成部１７００および垂直系駆動パルス作成部１６００の動作はパネル選択信号ＳＥＬによって切り替えられる。すなわち、パネル選択信号入力端子１０７０が出力する信号は、パネル選択信号ＳＥＬの“Ｈｉ”、“Ｌｏ”に応じて第１のパネル用信号と第２のパネル用信号とに切り替えられる。具体的には、パネル選択信号ＳＥＬに応じて、ＶＣＯ１１００は第１のパネル用のクロック信号ＶＣＯＣＬＫ１または第２のパネル用のクロック信号ＶＣＯＣＬＫ２を出力する。また、水平系駆動パルス作成部１７００はパネル選択信号ＳＥＬによって第１のパネル用水平系出力群を第１のパネル用水平系出力群出力端子１０３０に出力するか第２のパネル用水平系出力群を第２のパネル用水平系出力群出力端子１０５０に出力するかが切り替えられる。垂直系駆動パルス作成部１６００は、パネル選択信号ＳＥＬによって第１のパネル用垂直系出力群を第１のパネル用垂直系出力群出力端子１０４０に出力するか第２のパネル用垂直系出力群を第２のパネル用垂直系出力群出力端子１０６０に出力するかが切り替えられる。
【０００５】
ところで、液晶パネルの駆動方式にはＲ（赤）、Ｇ（緑）、Ｂ（青）に相当する３画素を順次駆動させる１画素順次転送方式と、Ｒ、Ｇ、Ｂの３画素を同時に駆動表示させる３画素同時転送方式とがある。１画素順次転送方式での水平シフトクロックは主に３相のパルス信号で行い、３画素同時転送方式の水平シフトクロックは２相のパルス信号で行う場合が多い。
【０００６】
また、各画素がデルタ配列されている液晶パネル表示での水平シフトクロックは、奇数行（ＯＤＤライン）と偶数行（ＥＶＥＮライン）とで、それぞれ位相制御して画素配列に合わせる必要がある。
【０００７】
図５は、第１のパネルとして１画素順次転送方式のパネルを、第２のパネルとして３画素同時転送方式のパネルをそれぞれ制御する表示パネル制御回路の例を示している。
【０００８】
同図に示す表示パネル制御回路において、水平系駆動パルス作成部１７００では、ＶＣＯ１１００の出力信号であるＶＣＯＣＬＫ１あるいはＶＣＯＣＬＫ２を１／６分周器１２１０で６分の１分周した信号ＨＣＬＫ１をＨカウンタ（１）１２２０のクロック信号としている。また、この信号ＨＣＬＫ１は、第１のパネル用水平シフトクロック作成部１２３０と第２のパネル用水平シフトクロック作成部１５３０とに入力されている。
【０００９】
また、Ｈカウンタ（１）１２２０の複数の出力信号の１つは位相比較器１３００へ供給され、出力信号ＶＣＬＫは垂直系駆動パルス作成部１６００へ供給され、Ｈカウンタ（１）１２２０の他の出力信号群は第１のパネル用水平系出力群端子１０３０あるいは第２のパネル用水平系出力群端子１０５０に送出される。
【００１０】
第１のパネル用水平シフトクロック作成部１２３０は、ＨＣＬＫ１をクロック入力とする１／２分周器１２３１と、ＶＣ０１１００の出力信号であるＶＣＯＣＬＫ１またはＶＣＯＣＬＫ２をクロック入力とするシフトレジスタ１２３２と、シフトレジスタ１２３２の出力を、画素がデルタ配列された液晶パネルのＯＤＤラインとＥＶＥＮラインとで出力信号の位相を切り替えるスイッチ部１２３３とで構成される。第１のパネル用水平シフトクロック作成部１２３０からは、スイッチ部１２３３の出力信号である第１のパネル用の３相水平シフトクロックＣＰＨ１、ＣＰＨ２、ＣＰＨ３が第１のパネル用水平シフトクロック出力端子１０３５に出力されている。
【００１１】
第２のパネル用水平シフトクロック作成部１５３０は、ＨＣＬＫ１がインバータ１５３４を介してクロックとして入力され、１／２分周器１２３１の出力をＤ入力とするＤ型フリップフロップ（以下「Ｄ−ＦＦ」と表記する）１５３２と、１／２分周器１２３１の出力とＤ-ＦＦ１５３２の出力とをデルタ配列された液晶パネルのＯＤＤラインとＥＶＥＮラインとで切り替えるスイッチ部１５３３とで構成されている。スイッチ部１５３３からは、第２のパネル用の２相水平シフトクロックＣＫＨ１、ＣＫＨ２が第２のパネル用水平シフトクロック出力端子１０５５に出力されている。
【００１２】
また、垂直系駆動パルス作成部１６００は、ＶＣＬＫをクロック入力とするＶカウンタ（１）１６１０と、Ｖカウンタ（１）１６１０の各出力の論理を反転させる反転処理部１６４０とから構成され、反転処理部１６４０からの出力信号群は第１のパネル用垂直系出力群端子１０４０または第２のパネル用垂直系出力群端子１０６０に出力される。
【００１３】
ここに示す従来の表示パネル制御回路において、ＶＣＯ１１００、水平系駆動パルス作成部１７００および垂直系駆動パルス作成部１６００は、パネル選択信号入力端子１０７０に入力されるパネル選択信号ＳＥＬのレベルにより、第１のパネル用の動作と第２のパネル用の動作とに切り替えられている。
【００１４】
図６は、従来の表示パネル制御回路の一部の構成を示す回路図である。同図では、第１のパネル用水平シフトクロック作成部１２３０の構成要素である１／２分周器１２３１と、第２のパネル用水平シフトクロック作成部１５３０の構成要素であるＤ-ＦＦ１５３２、インバータ１５３４との接続を示している。１／２分周器１２３１の出力信号をＣＫＨＯ、Ｄ−ＦＦ１５３２の出力信号をＣＫＨＥとし、それらの信号の波形図を図８に示す。
【００１５】
図８は、従来の表示パネル制御回路から出力される第１のパネル用および第２のパネル用の水平シフトクロックの変化を示す波形図である。ここで、１／２分周器１２３１の出力信号ＣＫＨＯは第２のパネルのＯＤＤライン用の水平シフトクロックであり、Ｄ−ＦＦ１５３２の出力信号ＣＫＨＥは第２のパネルのＥＶＥＮライン用の水平シフトクロックである。また、ＯＤＤ、ＥＶＥＮが逆になる場合もある。図８に示すようにＨＣＬＫ１はＶＣＯＣＬＫ１またはＶＣＯＣＬＫ２を６分の１分周した信号であり、ＣＫＨＯはＨＣＬＫ１を２分の１分周した信号であり、ＣＫＨＥはＣＫＨＯと９０度差の信号となっている。
【００１６】
また、図７は、第１のパネル用水平シフトクロック作成部１２３０の構成要素であるシフトレジスタ１２３２の具体的な構成例を示す回路図である。シフトレジスタ１２３２では、１／２分周器１２３１の出力信号ＣＫＨＯを、ＶＣＯ１１００の出力信号であるＶＣＯＣＬＫ１またはＶＣＯＣＬＫ２で２クロックずつ遅延させ、その信号をＥＸ-ＯＲ、ＥＸ-ＮＯＲゲートに入力することにより、ＶＣＯＣＬＫ１またはＶＣＯＣＬＫ２の２クロック周期分の期間をＨｉ期間とする３相の出力信号ＣＰＨ１、ＣＰＨ２、ＣＰＨ３を得ている。図８に示すＣＰＨ１、ＣＰＨ２、ＣＰＨ３は第１のパネルのＯＤＤライン用の水平シフトクロックであり、さらにＶＣＯＣＬＫ１またはＶＣＯＣＬＫ２の１クロック周期分遅延させたＣＰＨ１、ＣＰＨ２、ＣＰＨ３をＥＶＥＮライン用の水平シフトクロックとする。ＥＶＥＮライン用のＣＰＨ１、ＣＰＨ２、ＣＰＨ３を得るための回路は図７では示していないが、その動作波形のみ図９に示す。またＯＤＤ、ＥＶＥＮが逆になる場合もある。
【００１７】
図９は、第１のパネルのＯＤＤライン用およびＥＶＥＮライン用の水平シフトクロックを示す波形図である。同図に示すように、第１のパネルは３相シフトクロックによる１画素順次転送方式のデルタ配列のパネルであるので、ＣＰＨ１、ＣＰＨ２、ＣＰＨ３の立ち上がりエッジの位相差が１画素（１ｄｏｔとも記す）分の時間に相当することになる。また、１画素順次転送方式であるため、ＯＤＤラインとＥＶＥＮラインとで０．５画素分のずらし補正が必要であり、ＶＣＯＣＬＫ１の１周期分ＣＰＨ１、ＣＰＨ２、ＣＰＨ３を各々遅延させてＥＶＥＮのＣＰＨ１、ＣＰＨ２、ＣＰＨ３を作成している。
【００１８】
一方の第２のパネルは２相シフトクロックによる３画素同時転送方式のデルタ配列のパネルであるので、図１０に示すようにＣＫＨＯ＝ＣＫＨ１の反転信号であるＣＫＨ２の立ち上がりエッジと、ＣＫＨ１の立ち上がりエッジとの位相差が３画素（３ｄｏｔとも記す）分の時間に相当することになる。ここで、図１０は、第２のパネルのＯＤＤライン用およびＥＶＥＮライン用の水平シフトクロックを示す波形図である。同図に示すように、ＥＶＥＮライン用ではＣＫＨＥ＝ＣＫＨ１としており、ＯＤＤライン用のシフトクロックからは１．５画素分のずらし補正が行われている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平２−１３７５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかし、以上で説明した従来の表示パネル制御回路は、第１のパネルを表示する場合はＶＣＯ１１００の出力信号であるＶＣＯＣＬＫ１を第１のパネルの１画素分の周期から決定された第１の周波数に設定し、第２のパネルを表示する場合にはＶＣＯ１１００の出力信号であるＶＣＯＣＬＫ２を第２のパネルの１画素分の周期から決定された第２の周波数に設定する必要があった。そのため、従来の表示パネル制御回路では第１のパネルと第２のパネルの表示を交互に行うことは可能であったが、第１のパネルと第２のパネルを同時に表示させることはできなかった。
【００２１】
ＶＣＯを２つ用意し、ＰＬＬループを２重に持たせれば２つのパネルを同時に表示することはできるが、表示パネル制御回路を集積化して用いる場合に回路サイズが大きくなり、ＬＳＩ全体の面積を小さくできないという不具合があった。
【００２２】
さらに、従来は異なる２種類の液晶パネルを同時に駆動表示するために、それぞれ個別の表示パネル制御回路を持つ２つのＬＳＩを用いていたので、ＬＳＩが実装されたセット全体の面積が大きくなるという不具合があった。  
【００２３】
なお、平２−１３７５８６号公報に開示された液晶表示装置の制御回路は、ＶＴＲにおける静止画再生についての課題を解決するものであるが、１つの表示パネルを駆動するための回路である。その他の先行文献においても、複数の液晶パネルを同時に表示させる液晶表示に関する制御装置、制御回路は開示されていない。
【００２４】
本発明は上記従来の課題を解決するもので、１つのＶＣＯで、２つ以上の表示パネルを同時に表示させることを可能とし、且つ回路面積の増加を抑えた表示パネル制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するため、本発明の表示パネル制御回路は、第１のパネルと第２のパネルの表示を制御する表示パネル制御回路であって、クロック信号を出力する電圧制御型発振器と、前記クロック信号をカウントし、第１の分周比でリセットされる第１のカウンタを有し、前記第１のパネル用の水平系出力パルス群を出力する第１のパネル用水平系パルス作成部と、前記クロック信号をカウントし、前記第１のカウンタがリセットされるタイミングと同一のタイミングでリセットされる第２のカウンタを有し、前記第２のパネル用の水平系出力パルス群を出力する第２のパネル用水平系パルス作成部とを備えている。
【００２６】
この構成により、電圧制御型発振器の出力信号を切り替えることなく第１のカウンタのクロックおよび第２のカウンタのクロックを生成することができる。そのため、第１のパネル用の水平系出力パルス群と第２のパネル用の水平系出力パルス群とを同時に出力することが可能となるので、駆動方式等が異なる２つの表示パネルを同時に駆動することが可能となる。これにより、例えば本発明の表示パネル制御回路をデジタルビデオカメラに搭載すれば、モニターとファインダーの液晶パネルを同時に表示させることができるので、対面撮影などが可能となる。なお、本発明の表示パネル制御回路を用いて３つ以上の表示パネルを同時に駆動することも可能である。
【００２７】
また、前記第１のパネル用水平系パルス作成部の出力信号をクロックとしてカウントし、垂直同期信号でリセットされる第３のカウンタを有し、前記第１のパネルおよび前記第２のパネル用の垂直系出力パルス群を出力する垂直系パルス作成部をさらに備えていることが好ましい。
【００２８】
前記第１のパネル用水平系パルス作成部の出力信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、ＰＬＬループとして位相誤差電圧を前期電圧制御型発振器へフィードバックする平滑器とをさらに備えている。これにより、第１のカウンタのリセットタイミングが外部入力の水平同期信号ＨＤのタイミングに一致するようにＰＬＬが動作するので、第２のパネル用水平系パルス作成部のカウンタのリセットタイミングも水平同期信号のタイミングに一致させることができ、表示の乱れを抑えることができる。
【００２９】
前記第１のパネル用水平系パルス作成部は、前記クロック信号をＮ分の１（Ｎは正の整数）分周して前記第１のカウンタのクロックを作成する第１の分周器をさらに有し、前記第２のパネル用水平系パルス作成部は、前記クロック信号をＭ分の１（ＭはＮと異なる正の整数）分周して前記第２のカウンタのクロックを作成する第２の分周器をさらに有することにより、パネルごとに異なる水平系出力パルス群の基準信号を生成することができる。
【００３０】
前記第１のカウンタから出力されたＰＬＬリセット信号が前記第２の分周器および前記第２のカウンタに入力されることにより、第２のパネル用の水平シフトクロックや水平系出力パルスを水平同期信号に同期させることができるので、表示の乱れを抑制することができる。
【００３１】
また、本発明の表示パネル制御方法は、電圧制御型発振器と、第１のカウンタを有する第１のパネル用水平系パルス作成部と、第２のカウンタを有する第２のパネル用水平系パルス作成部とを備えた表示パネル制御回路を用いて第１のパネルと第２のパネルの表示を同時に制御する表示パネル制御方法であって、前記電圧制御型発振器から出力された第１のクロック信号から第２のクロック信号を生成するステップ（ａ）と、前記第２のクロック信号をクロックとして前記第１のパネル用水平系パルス作成部が前記第１のパネル用の水平系出力パルス群を出力するステップ（ｂ）と、前記第１のクロック信号から第３のクロック信号を生成するステップ（ｃ）と、前記第３のクロック信号をクロックとして前記第２のパネル用水平系パルス作成部が前記第２のパネル用の水平系出力パルス群を出力するステップ（ｄ）とを備えている。
【００３２】
この方法によれば、同一のクロック信号を受けて第１のパネル用水平系パルス作成部と第２のパネル用水平系パルス作成部とがそれぞれのパネル用の水平系出力パルス群を同時に出力できるので、駆動方式が異なるパネルや画素数が異なるパネルであっても同時に駆動することができる。
【００３３】
前記表示パネル制御回路は、前記第１のパネル用水平系パルス作成部の出力信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、ＰＬＬループとして位相誤差電圧を前期電圧制御型発振器へフィードバックする平滑器とをさらに備えており、前記第１のカウンタが所定のタイミングでリセットされるステップと、前記第１のカウンタがリセットされるタイミングと同一のタイミングで前記第２のカウンタがリセットされるステップとをさらに備えていることにより、第１のカウンタのリセットタイミングが外部入力の水平同期信号ＨＤのタイミングに一致するようにＰＬＬが動作するので、第２のパネル用水平系パルス作成部のカウンタのリセットタイミングも水平同期信号のタイミングに一致させることができ、表示の乱れを抑えることができる。
【発明の効果】
【００３４】
本発明によれば、１つのＶＣＯ出力周波数で、例えば駆動方式が１画素順次転送方式である第１のパネルと、３画素同時転送方式である第２のパネルなど、互いに異なる方式のパネルを交互ではなく同時に両方を駆動する表示パネル制御回路を実現できるという有利な効果が得られる。
【００３５】
また、本発明によれば、複数の表示パネルを同時に表示させることができる上、回路面積の増加が小さいので、サイズの制約がある場合に有利な表示パネル制御回路を実現できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る液晶表示制御回路の構成を示すブロック回路図である。
【図２】本発明の実施形態に係る液晶表示制御回路の具体構成例を示すブロック回路図である。
【図３】本発明の実施形態に係る液晶表示制御回路における第２のパネル用水平シフトクロック等の動作波形を示す図である。
【図４】従来例に係る液晶パネル表示の制御回路の構成を示すブロック回路図である。
【図５】従来例に係る液晶パネル表示の制御回路の具体的な構成を示すブロック回路図である。
【図６】従来の表示パネル制御回路の一部の構成を示す回路図である。
【図７】従来の表示パネル制御回路において、第１のパネル用水平シフトクロック作成部の構成要素であるシフトレジスタの具体的な構成例を示す回路図である。
【図８】従来の表示パネル制御回路から出力される第１のパネル用および第２のパネル用の水平シフトクロックの変化を示す波形図である。
【図９】従来の表示パネル制御回路において、第１のパネルのＯＤＤライン用およびＥＶＥＮライン用の水平シフトクロックを示す波形図である。
【図１０】従来の表示パネル制御回路において、第２のパネルのＯＤＤライン用およびＥＶＥＮライン用の水平シフトクロックを示す波形図である。
【発明を実施するための形態】
【００３７】
以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００３８】
（実施の形態）
図１、図２及び図３を用いて、本発明の実施形態に係る液晶表示制御回路（表示パネル制御回路）について説明する。本実施形態の液晶表示制御回路は、２つの液晶パネルを備えたデジタルビデオカメラやデジタルカメラなどのＡＶ機器に用いられる。
【００３９】
図１は、本発明の実施形態に係る液晶表示制御回路の構成を示すブロック回路図である。
【００４０】
同図に示すように、本実施形態の液晶表示制御回路は、制御電圧に応じて発振周波数を変化させ、位相ロック状態において基準入力信号の周波数のｎ倍の発振周波数であるクロック信号ＶＣＯＣＬＫを出力する電圧制御型発振器（以下ＶＣＯと記す）１００と、クロック信号ＶＣＯＣＬＫをカウントし所定の分周比でリセットされるカウンタと分周器とを有する第１のパネル用水平系パルス作成部２００と、クロック信号ＶＣＯＣＬＫをカウントし第１のパネル用水平系パルス作成部２００のカウンタがリセットされるタイミングと同一のタイミングでリセットされるカウンタを有する第２のパネル用水平系パルス作成部５００と、第１のパネル用水平系パルス作成部２００の出力信号をクロック信号ＶＣＬＫとしてカウントし端子２０に入力される垂直同期信号ＶＤに同期させてリセットされるカウンタを有する第１のパネルと第２のパネル共用の垂直系パルス作成部６００と、第１のパネル用水平系パルス作成部２００の出力信号ＰＬＬ ＲＥＳＥＴと端子１０に入力される水平同期信号ＨＤとの位相を比較する位相比較器３００と、位相比較器３００の出力を受けて、ＶＣＯ１００へＰＬＬループとして位相誤差電圧をフィードバックする平滑器（以下ＬＰＦと記す）４００とを備えている。なお、第１のパネル用水平系パルス作成部２００の出力信号であるクロック信号ＶＣＬＫとＰＬＬ ＲＥＳＥＴとは異なる信号であってもよいし、同一の信号であってもよい。
【００４１】
第１のパネル用水平系パルス作成部２００は、第１のパネル用水平系出力パルス群を出力端子２５に送出し、第２のパネル用水平系パルス作成部５００は、第２のパネル用水平系出力パルス群を出力端子４５に送出する。第１のパネルと第２のパネル共用の垂直系パルス作成部６００は、第１のパネル用垂直系出力パルス群を第１のパネル用垂直系出力群端子４０に送出し、第２のパネル用垂直系出力パルス群を第２のパネル用垂直系出力群端子６０にそれぞれ送出する。ここで、第１のパネル用水平系出力パルス群には、第１のパネルの駆動に必要な各種出力パルスと水平シフトクロックとが含まれている。また、第２のパネル用水平系出力パルス群には、第２のパネルの駆動に必要な各種出力パルスと水平シフトクロックとが含まれている。
【００４２】
本実施形態の液晶表示制御回路では、ＰＬＬループ内の位相比較器での位相被比較信号と、第２のパネル用水平系パルス作成部５００のカウンタをリセットする信号とを同一の信号ＰＬＬ ＲＥＳＥＴとしているが、各々個別の信号であってもかまわない。第１のパネル用水平系パルス作成部２００内のカウンタは水平同期信号ＨＤと位相比較させる位相被比較信号ＰＬＬ ＲＥＳＥＴを作成するため、少なくとも１水平期間の６４μｓｅｃの周期まで動作させる必要があるが、第２のパネル用水平系パルス作成部５００内のカウンタは、高々水平ブランキングまでの時間をカウントできばよいので、第１のパネル用水平系パルス作成部２００内のカウンタより規模が小さくてよい。
【００４３】
なお、垂直系パルス作成部６００は第１のパネル用の出力パルス群と第２のパネル用の出力パルス群とを共に出力している。これは、パネルの画素数や駆動方式が異なるパネルであっても、垂直方向のパルス群は１水平期間を周期とするタイミング出力パルス群になるので、共通の信号を両パネルに分岐して出力することができるためである。
【００４４】
次に、液晶表示制御回路の具体例を挙げて各構成要素の説明をする。図２は、本実施形態の液晶表示制御回路の具体構成例を示すブロック回路図である。同図では、第１のパネルとして１画素順次転送方式のパネルを、第２のパネルとして３画素同時転送方式のパネルを例として図示している。デジタルビデオカメラの場合、第１のパネルと第２のパネルのうち一方がファインダー用として用いられ、他方が画像確認用の液晶モニターとして用いられる。
【００４５】
図２に示すように、第１のパネル用水平系パルス作成部２００は、１／６分周器（１／Ｎ分周器）２１０と、Ｈカウンタ（１）２２０と、第１のパネル用水平シフトクロック作成部２３０とを有している。
【００４６】
第１のパネル用水平系パルス作成部２００においては、ＶＣＯ１００の出力信号であるＶＣＯＣＬＫ１を１／６分周器２１０で６分の１分周した信号ＨＣＬＫ１をＨカウンタ（１）２２０のクロック信号としている。また、信号ＨＣＬＫ１は、第１のパネル用水平シフトクロック作成部２３０に入力されている。Ｈカウンタ（１）２２０の複数の出力のうち信号ＰＬＬ ＲＥＳＥＴは位相比較器３００および第２のパネル用水平系パルス作成部５００へ供給され、複数の出力のうち第１のパネル用水平系出力群は第１のパネル用水平系出力群端子３０に送出され、複数の出力のうち出力信号ＶＣＬＫは垂直系パルス作成部６００へ供給されている。
【００４７】
第１のパネル用水平シフトクロック作成部２３０は、ＨＣＬＫ１をクロック入力とする１／２分周器２３１と、ＶＣＯ１００の出力信号であるＶＣＯＣＬＫ１をクロック入力とし、１／２分周器２３１の出力を受けるシフトレジスタ２３２と、シフトレジスタ２３２の出力を、画素がデルタ配列された液晶パネルのＯＤＤラインとＥＶＥＮラインとで切り替えるスイッチ部２３３とを有している。第１のパネル用水平シフトクロック出力端子３５からは、スイッチ部２３３の出力信号である第１のパネル用の３相水平シフトクロックＣＰＨ１、ＣＰＨ２、ＣＰＨ３が回路外部に出力される。この第１のパネル用水平シフトクロック作成部２３０は従来例の第１のパネル用水平シフトクロック作成部２３０と同一である。なお、図２で示す第１のパネル用水平系出力群端子３０および第１のパネル用水平シフトクロック出力端子３５は、図１で示す出力端子２５に相当する。
【００４８】
第２のパネル用水平系パルス作成部５００は、１／５分周器（１／Ｍ分周器）５１０と、Ｈカウンタ（２）５２０と、第２のパネル用水平シフトクロック作成部５３０とを有している。
【００４９】
また、第２のパネル用水平シフトクロック作成部５３０は、１／２分周器５３１と、インバータ５３４と、Ｄ−ＦＦ５３２と、スイッチ部５３３とを有している。
【００５０】
第２のパネル用水平系パルス作成部５００において、１／５分周器５１０がＶＣＯ１００の出力信号であるＶＣＯＣＬＫ１を５分の１分周して信号ＨＣＬＫ２を出力する。１／５分周器５１０にはまた、Ｈカウンタ（１）２２０の出力であるＰＬＬ ＲＥＳＥＴが入力される。また、信号ＨＣＬＫ２はＨカウンタ（２）のクロック信号となるとともに、第２のパネル用水平シフトクロック作成部５３０内の１／２分周器５３１のクロック信号ともなる。このＨＣＬＫ２は、１／２分周器５３１の出力をＤ入力とするＤ−ＦＦ５３２のクロック入力端子にインバータ５３４を介して入力される。１／２分周器５３１とＤ−ＦＦ５３２の両出力は、デルタ配列された液晶パネルのＯＤＤラインとＥＶＥＮラインとで切り替えるスイッチ部５３３に入力され、スイッチ部５３３は、第２のパネル用の２相の水平シフトクロックＣＫＨ１、ＣＫＨ２を第２のパネル用水平シフトクロック出力端子５５に出力する。この水平シフトクロックＣＫＨ１、ＣＫＨ２は、水平同期信号ＨＤに同期している。また、Ｈカウンタ（２）５２０は前述のＨＣＬＫ２の他にＰＬＬ ＲＥＳＥＴを受けて、水平同期信号ＨＤに同期された第２のパネル用水平系出力を第２のパネル用水平系出力群端子５０に出力する。なお、図２で示す第２のパネル用水平系出力群端子５０および第２のパネル用水平シフトクロック出力端子５５は、図１で示す出力端子４５に相当する。
【００５１】
ここで、本実施形態の液晶表示制御回路が従来の液晶表示制御回路と異なるのは１／２分周器２３１と１／２分周器５３１とが出力するクロック、すなわち第１のパネル用の水平シフトクロックと第２のパネル用の水平シフトクロックを作成するための基準信号が２つ（ＨＣＬＫ１およびＨＣＬＫ２）同時に出力される点である。これに対し、従来例では第１のパネルと第２のパネルで共通してＨＣＬＫ１が１／２分周器１２３１（図５参照）に入力されていた。そして、第１のパネル表示の場合と第２のパネル表示の場合とでＶＣＯ１１００の出力を選択信号ＳＥＬによりＶＣＯＣＬＫ１とＶＣＯＣＬＫ２に切り替えていたので、ＨＣＬＫ１は第１のパネル表示と第２のパネル表示とでその周波数は異なっていた。そのため、従来例では第１のパネルと第２のパネルとの交互表示は可能であっても同時に表示させることができなかった。
【００５２】
本発明の実施形態では、ＶＣＯの出力であるシステムクロックを切り替えることなく、単一の信号ＶＣＯＣＬＫ１から第１のパネル用水平シフトクロックの基準信号であるＨＣＬＫ１と第２のパネル用水平シフトクロックの基準信号であるＨＣＬＫ２とが生成される。そのため、第２のパネル用水平シフトクロックであるＣＫＨ１，ＣＫＨ２と、第１のパネル用水平シフトクロックであるＣＰＨ１、ＣＰＨ２、ＣＰＨ３と同時に出力することが可能であるので、第１のパネルと第２のパネルを同時に表示することができる。
【００５３】
なお、従来例での第１のパネル用水平シフトクロックの基準信号ＨＣＬＫ１と本実施形態での第１のパネル用水平シフトクロックの基準信号ＨＣＬＫ１とは同一であるが、従来例での第２のパネル用水平シフトクロックの基準信号ＨＣＬＫ１と本実施形態での第２のパネル用水平シフトクロックの基準信号ＨＣＬＫ２とは、周波数はほぼ等しいが同一信号ではない。
【００５４】
なお、第１のパネル用水平シフトクロック作成部２３０に含まれるシフトレジスタ２３２の回路構成は、図７に示す従来のシフトレジスタ１２３２と同じである。また、第２のパネル用水平シフトクロック作成部５３０に含まれるＣＫＨＯ、ＣＫＨＥを作成するための回路は、図６に示す従来の回路において、１／２分周器２３１を１／２分周器５３１に、インバータ１５３４をインバータ５３４に、Ｄ−ＦＦ１５３２をＤ−ＦＦ５３２にそれぞれ置き換えた構成となっている。
【００５５】
図３は、本実施形態の液晶表示制御回路における第２のパネル用水平シフトクロック等の動作波形を示す図である。同図に示すように、ＶＣＯＣＬＫ１が５分の１分周されたＨＣＬＫ２を１／２分周した信号がＣＫＨＯであり、ＣＫＨＯの９０度位相遅れの信号がＣＫＨＥである。ＣＫＨＯやＣＫＨＥのＨｉ期間が第２のパネルでの３画素分に相当する。本実施形態の例では、第１のパネルの画素周期で決定されるＶＣＯＣＬＫ１から第２のパネル用の信号ＨＣＬＫ２を得るのにＭ分の１分周器のＭの値が５になっている。具体的なパネルの例として第１のパネルを４８０画素の１画素順次転送方式、第２のパネルを５２１画素の３画素同時転送方式とした場合、Ｎ＝６、Ｍ＝５の設定で両パネルとも真円率をほぼ１にすることが可能である。
【００５６】
また、図２に示すように、垂直系パルス作成部６００は、ＶＣＬＫをクロック入力とし、端子２０に入力された垂直同期信号ＶＤが入力されるＶカウンタ（１）６１０と、Ｖカウンタ（１）６１０の各出力を反転が必要な信号に対して反転させる反転処理部６２０、６３０とから構成される。反転処理部６２０からの出力信号群は第１のパネル用垂直系出力群端子４０に出力され、反転処理部６３０からの出力信号群は第２のパネル用垂直系出力群端子６０に出力されている。垂直系パルス作成部６００の構成は、従来の液晶表示制御回路と同様である。
【００５７】
以上のように、本実施形態の液晶表示制御回路によれば、個別の制御回路を設けることなく画素数あるいは駆動方式が異なる複数のパネルを同時に駆動することができる。すなわち、１つのＶＣＯで２つ以上のパネルを駆動することができるので、１つのＬＳＩで制御回路を構成でき、回路面積の増加を抑えることができる。そのため、デジタルビデオカメラやデジタルカメラに本実施形態の液晶表示制御回路を用いれば、被写体が自身の映像を確認しながら撮影される対面撮影を行うことができる。
【００５８】
なお、本実施形態の説明では、１画素順次転送方式のパネルと３画素同時転送方式のパネルを同時に駆動する例を示したが、本実施形態の液晶表示制御回路は、これ以外の駆動方式のパネルであっても複数のパネルを同時に駆動させることができる。また、第１のパネルと第２のパネルが同じ転送方式であって画素数だけが異なる場合でも両パネルを同時に駆動させることができる。そのため、ＡＶ機器に備えるパネルの選択の幅が広がり、例えば低価格のパネルを用いて製造コストを低減することも可能となる。また、本実施形態の液晶表示制御回路は、デルタ配列を採用しないストライプパネルを駆動することもできる。その場合、スイッチ部２３３やスイッチ部５３３は不要となる。これと同様に、本実施形態の液晶表示制御回路は、ライン反転駆動以外の方式で駆動されるパネルを駆動することもできる。この場合は、反転処理部６２０、６３０が不要になる。
【００５９】
また、以上の説明では１／Ｎ分周器２１０のＮが６、１／Ｍ分周器のＭが５である例を示したが、ＮとＭはパネルに応じて適宜変更すればよい。ただし、第１のパネルと第２のパネルが画素数の異なるパネルあるいは駆動方式の異なるパネルである場合、水平系出力の基準信号のクロック周期を互いに異なる周期とするために、ＮとＭを異なる値に設定する必要がある。これに加え、これらの分周器の分周比をユーザーが変更可能とすれば、ユーザがＡＶ機器を製造する際に、パネルを選定するための自由度がさらに大きくなる。
【００６０】
また、本発明の液晶表示制御回路を用いれば、３つ以上の表示パネルを同時に駆動することもできる。この場合、表示パネルの数だけ水平系出力パルス作成部を設け、ＶＣＯの出力ＶＣＯＣＬＫ１からこれらの水平系出力パルス作成部内でそれぞれのパネル用の基準信号を生成し、これをクロックとするＨカウンタを設ければよい。
【産業上の利用可能性】
【００６１】
本発明の液晶表示制御回路は、モニター用液晶パネル（第１のパネル）とＥＶＦ（Electric View Finder）用液晶パネル（第２のパネル）を備えたデジタルビデオカメラなどのＡＶ機器に利用することができる。
【符号の説明】
【００６２】
１０、２０          端子 
２５、４５          出力端子 
３０                第１のパネル用水平系出力群端子 
３５                第１のパネル用水平シフトクロック出力端子 
４０                第１のパネル用垂直系出力群端子 
５０                第２のパネル用水平系出力群端子 
５５                第２のパネル用水平シフトクロック出力端子 
６０                第２のパネル用垂直系出力群端子 
１００              電圧制御型発振器（ＶＣＯ） 
２００              第１のパネル用水平系パルス作成部 
２１０              １／Ｎ分周器
２２０              Ｈカウンタ（１） 
２３０              第１のパネル用水平シフトクロック作成部 
２３１、５３１      １／２分周器 
２３２              シフトレジスタ 
２３３、５３３      スイッチ部 
３００              位相比較器
４００              平滑器（ＬＰＦ） 
５００              第２のパネル用水平系パルス作成部 
５１０              １／Ｍ分周器
５２０              Ｈカウンタ（２） 
５３０              第２のパネル用水平シフトクロック作成部 
５３２              Ｄ−ＦＦ  
５３４              インバータ 
６００              垂直系パルス作成部
６１０              Ｖカウンタ（１） 
６２０、６３０      反転処理部
ＣＫＨ１、ＣＫＨ２  第２のパネル用水平シフトクロック 
ＣＰＨ１、ＣＰＨ２、ＣＰＨ３    第１のパネル用水平シフトクロック
【図１】
2011150373.tif 000003
【図２】
2011150373.tif 000004
【図３】
2011150373.tif 000005
【図４】
2011150373.tif 000006
【図５】
2011150373.tif 000007
【図６】
2011150373.tif 000008
【図７】
2011150373.tif 000009
【図８】
2011150373.tif 000010
【図９】
2011150373.tif 000011
【図１０】
2011150373.tif 000012