(57)【要約】      （修正有）【課題】非耐熱性基板上に誘電体を形成するための、耐熱基板上に形成された誘電体構造と、その誘電体膜の非耐熱性基板上への剥離転移プロセスを提供する。【解決手段】第１基板５と、第１基板５上に形成された酸化膜４と第１電極層３と、第１電極層３上に形成された誘電体層２と、を有する誘電体構造体１において、第１基板５と第１電極層３との間に、第１基板５上の少なくとも一部を覆うように形成されたＴｉ等による結合層６を有する。形成後の誘電体内の残留応力に応じて、界面の機械特性を最適化することで、誘電体層２および電極層３が、形成過程では、耐熱性基板から剥離せず、転移過程において、剥離するような界面の剥離特性を得ることができる。【選択図】図４
2011238766.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に形成された第１電極層と、
前記第１電極層上に形成された誘電体層と、
を有する誘電体構造体において、
前記第１基板と前記第１電極層との間に、前記第１基板上の少なくとも一部を覆うように形成された結合層を有する
ことを特徴とする誘電体構造体。
【請求項２】
前記結合層が形成された、前記第１基板上の前記少なくとも一部が複数あること、または、
前記結合層が形成されていない、前記第１基板上の部分が複数あること
を特徴とする請求項１に記載の誘電体構造体。
【請求項３】
前記第１基板は、酸化膜が表面に形成されたＳｉ基板であり、
前記第１電極層の材料は、スパッタ蒸着により形成されたＰｔであり、
前記第１電極層の厚さは、１００nm以上である、
ことを特徴とする請求項１または請求項２に記載の誘電体構造体。
【請求項４】
前記誘電体層の材料は、ＢａＴｉＯ3である
ことを特徴とする請求項１から請求項３のいずれか一項に記載の誘電体構造体。
【請求項５】
前記結合層の材料は、Ｔｉである
ことを特徴とする請求項１から請求項４に記載の誘電体構造体。
【請求項６】
前記結合層が形成された前記第１基板上の前記少なくとも一部は、前記第１基板の面積の５０％以上を占める
ことを特徴とする請求項１から請求項５に記載の誘電体構造体。
【請求項７】
第１基板上に、前記第１基板上の少なくとも一部を覆うように、結合層を形成する工程と、
前記第１基板上と、前記結合層上とに、第１電極層を形成する工程と、
前記第１電極層上に、誘電体層を形成する工程と、
を有する誘電体構造体の製造方法。
【請求項８】
請求項７に記載の製造方法により形成された前記誘電体構造体に、第２基板を接合する工程と、
その後、前記第１基板から前記第１電極層を剥離する工程と、
を有する前記第２基板上に誘電体構造体を製造する方法。
【請求項９】
前記第１基板から前記第１電極層を剥離する工程の前に、
前記誘電体層上または前記第２基板上に第２電極層を形成する工程を有することを特徴とする請求項８に記載の製造方法。
【請求項１０】
第１基板上に、前記第１基板上の少なくとも一部を覆うように、結合層を形成する工程と、
前記第１基板上と前記結合層上とに、第１電極層を形成する工程と、
前記第１電極層上に、誘電体層を形成する工程であって、前記第１電極層は前記誘電体層を形成する工程中には前記第１基板から剥離しないことを特徴とする工程と、
前記誘電体構造体に、第２基板を接合する工程と、
その後、前記第１基板から前記第１電極層を剥離する工程と、
を有する方法によって製造された誘電体構造体。
【請求項１１】
前記第１基板から前記第１電極層を剥離する工程の前に、
前記誘電体層上または前記第２基板上に第２電極層を形成する工程を有することを特徴とする請求項１０に記載の誘電体構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、MEMS（Micro  Electro  Mechanical  System）その他の電子回路構造に使用される電子材料膜の剥離転移プロセス用の電子材料構造体およびその剥離転移プロセスに関するものである。
より詳細には、本発明は、非耐熱性基板上に誘電体を形成するための、耐熱基板上に形成された誘電体構造と、その誘電体膜の非耐熱性基板上への剥離転移プロセスに関するものである。
【背景技術】
【０００２】
誘電体は、強誘電性、誘電性、焦電性、圧電性、電気光学性、光起電力性、電歪、光歪等の有用な特性を有しており、コンデンサやメモリ等の電子デバイス、センサやアクチュエータ等の駆動及び検知デバイス、光スイッチ、ＳＨＧ（第２高調波）素子、光導波路等の光デバイスに用いられている。
このような小型デバイスへの応用に際しては、基板等への集積及び実装を容易にするために、バルク単結晶やセラミックスではなく、基板上に成膜した膜構造体として用いることが望ましい。特に、強誘電体構造体は、電気機械結合定数が高く、また入出力特性の線形性により、消費電力が小さく、熱的な影響が小さいため小型化に適した駆動・検知方式が実現可能であり、これらの材料をＭＥＭＳ等の小型デバイスの構成要素として適用する利点は多い。
【０００３】
従来このような誘電体膜は、例えば、ゾルゲル法、ＭＯＤ法、スパッタリング法、電子ビーム蒸着法、レーザ蒸着法、ＭＯＣＶＤ法、ＣＶＤ法等によって作製されていた。この際、成膜基板として主として用いられてきたのは、シリコン若しくはシリコン上に酸化膜や下地電極等を形成したもの、又は酸化マグネシウムやサファイア等の耐熱性の基板材料であった。特に電気・機械特性を有する誘電体膜はこのような耐熱性の基板上に形成されていた。
【０００４】
しかしながら、特許文献１で得られる有機・無機酸化物混合体薄膜の比誘電率はせいぜい５０程度である。また、この薄膜を得る方法では形成過程における体積収縮が大きく、膜厚等の寸法の制御が困難であり、表面の凹凸も他の薄膜形成技術に比べて大きい。
また、特許文献２で得られる回路基板においては、成膜を安定して持続させるための技術開発が必要であり、また、微粒子汚染問題の対処が付加的に必要になる。さらに微粒子のアンカーリングによる基板の損傷に関しても課題が残っており、また、この回路基板を得る手法では、焼成した微粒子を用いるために、形成される誘電体膜はランダム配向膜となり、最高レベルの誘電体性能を実現することは難しい。
また、特許文献３の方法で得られる誘電体の比誘電率も５０程度であり、高い誘電率の膜を作製することは実現されていない。また、特許文献１の手法と同様に寸法制御と表面凹凸の発生に関して課題が残っている。さらに、この手法による転写方法は、誘電体ペーストを用いる方法であり、薄膜技術を用いる方法による作製されたものより１桁以下小さな比誘電率のものしか実現することができない。
また、非特許文献１の方法では、焼成時に１２００℃程度の高温プロセスが必要であり、また特殊なレーザ装置や技術が必要であることから、より簡素な技術開発が必要とされる。
【０００５】
一方、携帯電話に代表される小型電子機器における小型化への技術革新競争において、低コスト化・軽量化・高成形性等の優位性を確保するために、今後はシリコン基板に加えて樹脂製のプリント基板材料も広く用いられることが予想される。
一般的に電子回路プリント基板上に占める面積のうち、４０〜５０％がコンデンサや抵抗といった受動素子が占めている。従って、半導体ＬＳＩ技術の微細化が進む中、プリント基板上のこれらの受動素子の占有面積の減少が求められている。
【０００６】
そこで、電子部品を、基板表面に搭載するのではなく、基板内に、３次元的に内蔵し実装する、部品内蔵基板技術が開発されてきた。この技術により、基板表面上に形成されていたコンデンサ等の受動素子をなくすことができ、その上、プリント基板上の受動際素子の実質上の占有面積を減らすことができる。
しかし、通常、誘電体薄膜の結晶化には６００℃以上での熱処理が必要であるが、プリント基板に使用されるエポキシ樹脂等は、いわゆる低融点材料であり、その耐熱温度は４００℃程度にとどまる。したがって、エポキシ樹脂等のプリント基板上に良好な誘電体薄膜をモノリシックに形成することが困難であった。
【０００７】
そこで、高い電気・機械特性を持つ誘電体膜を、プリント基板や樹脂基板上に形成するために、特許文献４においては、まず誘電体膜１２を耐熱性基板上１４に形成した後に、この誘電体膜１２を非耐熱性基板上１６に転写する技術が提案された（図１）。ここでは、誘電体膜を形成する耐熱性基板１４上の下地電極にあらかじめ剥離性の高い積層構造１３を導入しておいて転写することにより、低コストで高誘電率を有し、しかも所要の場所に無駄なく形成することのできる、誘電体構造体１１、誘電体構造の製造方法、圧着転写方法、及び保持構造が提案された。（特許文献４）
【０００８】
誘電体の中でも、これまで最も有望な誘電体として研究開発が進められてきた材料としてＰＺＴが挙げられる。しかし、国際的な環境問題の意識の高まりや規制政策の推進により、ＰＺＴを代表とする鉛を含有する材料は、非鉛含有（鉛フリー）材料による置換が求められてきている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−５６９３５公報
【特許文献２】特開２００５−５６４５公報
【特許文献３】特開２００１−１６０６７２公報
【特許文献４】特開２００９−１４７２３８公報
【非特許文献】
【００１０】
【非特許文献１】B. Xu et al. Appl. Phys. Lett. 87(2005)192902.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、ＰＺＴなどの技術開発が進んだ材料以外の材料を用いる場合、厚さや結晶化温度といった成膜条件が異なり、成膜プロセスにおける誘電体材料の体積の膨張縮小の比率が大きくなる場合がある。すると、基板との熱膨張率の差などに起因して、成膜プロセス後の誘電体材料内の残留応力が増大する。この際、従来の技術では、誘電体膜とドナー基板との間の接着力が低いと、転移プロセス前の誘電体膜の生成プロセスにおいて、誘電体膜がドナー基板から剥離してしまうという問題があった。
【００１２】
本発明は、上記のような問題を解決するためになされたものであって、その目的は、電極層と耐熱性基板との界面に接着力の高い材料を用いた結合層を設け、誘電体層がその形成過程において剥離しない技術を提供することにある。
【００１３】
一方、誘電体膜とドナー基板との間の接着力を高めすぎると、剥離を回避し良好な誘電体膜を生成することが出来ても、接着力が転移プロセスの際の剥離に必要な強度より高いと、誘電体膜の転移プロセスに支障をきたすおそれがある。
【００１４】
従って、本発明のさらなる目的は、上記の結合層の形成面積を最適化することにより、転移する誘電体膜と基板との間の接着力を適切な程度に制御し、形成された誘電体膜を電極層と基板との界面において剥離させることで他の基板上へ転移する技術を提供することにある。
【課題を解決するための手段】
【００１５】
以上の課題を解決するために、本発明は、第１基板と、前記第１基板上に形成された第１電極層と、前記第１電極層上に形成された誘電体層と、を有する誘電体構造体において、前記第１基板と前記第１電極層との間に、前記第１基板上の少なくとも一部を覆うように形成された結合層を有することを特徴とする誘電体構造体を提供する。
また、本発明は、第１基板上に、前記第１基板上の少なくとも一部を覆うように、結合層を形成する工程と、前記第１基板上と、前記結合層上とに、第１電極層を形成する工程と、前記第１電極層上に、誘電体層を形成する工程と、を有する誘電体構造体の製造方法を提供する。
さらには、本発明は、形成された前記誘電体構造体に、第２基板を接合する工程と、その後、前記第１基板から前記第１電極層を剥離する工程と、を有する前記第２基板上に誘電体構造体を製造する方法を提供する。
またさらには、本発明は、第１基板上に、前記第１基板上の少なくとも一部を覆うように、結合層を形成する工程と、前記第１基板上と、前記結合層上とに、第１電極層を形成する工程と、前記第１電極層上に、誘電体層を形成する工程であって、前記第１電極層は前記誘電体層を形成する工程中には前記第１基板から剥離しないことを特徴とする工程と、前記誘電体構造体に、第２基板を接合する工程と、その後、前記第１基板から前記第１電極層を剥離する工程と、によって製造された誘電体構造体を提供する。
【発明の効果】
【００１６】
本発明によると、形成後の誘電体内の残留応力に応じて、界面の機械特性を最適化することで、誘電体および電極層が、形成過程では、耐熱性基板から剥離せず、転移過程において、剥離するような界面の剥離特性を得ることができ、所望の特性の誘電体を、所定の耐熱性基板上で形成し、所定の非耐熱性基板上に転移することができるという効果を奏すものである。
【図面の簡単な説明】
【００１７】
【図１】従来の、薄膜の転移プロセスを示す。
【図２】本発明の第１の実施形態に係わる、Ｐｔ電極層とＰＺＴ誘電体層の膜厚と剥離との関連を示す。
【図３】本発明の第１の実施形態に係わる、Ｐｔ電極層内の残留応力との関連を示すものである。
【図４】本発明の第１の実施形態に係わる誘電体構造体の断面図である。
【図５】図３の誘電体構造を上面から見たときの、結合層の形成パターンを示す。
【図６】本発明の第１の実施形態に係わる、ＢＴＯ誘電体のＸＲＤ測定結果を示す。
【図７】本発明の第１の実施形態に係わるＢＴＯと比較のためのＰＺＴの膜内残留応力を示す。
【図８】本発明の第２の実施形態に係わる、第１の実施形態の誘電体構造体からの、誘電体層と電極層の転移プロセスの概念図を示す。
【図９】本発明の第３の実施形態に係わる、結合層の形成パターンを示す。
【図１０】本発明の応用実施形態に係わる、部品内蔵基板の断面図を示す。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について詳細に説明する。
【００１９】
本発明の第１の実施形態を、図２〜７を用いて説明する。
本実施形態においては、鉛フリー誘電体としてＢａＴｉＯ3（以下、ＢＴＯ）を用いた誘電体層と、Ｐｔを用いた電極層と、そしてＴｉを用いた結合層とを、酸化膜を形成したシリコン基板上に形成した。
【００２０】
１）Ｐｔによる電極層の膜厚
本発明の一態様として、ＳｉＯ2を形成したＳｉ基板上に、Ｐｔをスパッタ蒸着して電極層を形成する場合の、電極層の膜厚の最適化について説明する。
本実施形態において、基板上の結合層が存在しない部分では、Ｐｔ電極層とＳｉ基板上の酸化膜層が直接接触している。したがって、結合層がないことにより、結合層が存在する部分と比べて、接着力が低いこととなるが、誘電体の形成過程においては、誘電体層あるいは電極層が基板から剥離せず、誘電体層の形成後に剥離が可能であることが要求される。
【００２１】
そこで、ＰＺＴの誘電体を形成した場合、Ｐｔ電極層の膜圧とＰＺＴ膜厚との剥離特性への影響をテープ剥離試験により調べた。
酸化膜を表面に形成したＳｉ基板上に、適当な洗浄後、Ｐｔをスパッタ蒸着により形成し、続いて、ＰＺＴをＭＯＤ（Molecular Organic Deposition）法により形成した。具体的には、まず、表面を純水，アセトン，ＩＰＡにより洗浄し、ＭＯＤ溶液を最大２５００ｒｐｍにてスピンコートし、その後ＲＴＡ（Rapid Thermal Annealing）として１２０℃（溶媒揮発温度）で２分，２５０℃（前駆体形成温度）で４分，７００℃（結晶化温度）で２分の熱処理を行った。リークを生じないだけの十分なＰＺＴ膜厚を得るためこの塗布と焼成からなるＭＯＤプロセスを１０回繰り返して実行した。
この誘電体構造についてテープ剥離試験を行った結果を図２に示す。○は剥離可能であったことを、×は剥離が不可能であったことを、そして、△は剥離が部分的に可能であったことを示している。この実験結果は、Ｐｔが厚いほど、またＰＺＴが薄いほど、剥離が容易であることを表している。
【００２２】
Ｐｔが薄い場合に剥離ができなかった要因として、第一に、ＰＺＴの溶液がＰｔの膜上に塗布された後に、その一部がＰｔ層を浸透し、Ｐｔと基板の界面に到達していたことが想定される。この現象は、ＰＺＴ溶液をＳｉＯ2上に直接滴下し熱処理を行った場合、PZTは固着しＳｉＯ2から剥がすことはできず、ＰｔとＰＺＴも同様に剥がすことはできないことからも理解することができる。
したがって、Ｐｔ電極層が薄い場合、スパッタ蒸着により形成したＰｔ層は完全に密になっておらず、微小な隙間があいている可能性があるので、ＰＺＴのスピンコート溶液のＳｉＯ2／Ｐｔ界面への侵入を許し、その結果、剥離ができなくなったと考えられる。
Ｐｔ層の膜厚が１００〜５００nm程度の場合、すなわち薄い場合、ＰＺＴを複数回の塗布により積層するうちにＰｔ層を浸透するＰＺＴ溶液の量が増えるので、剥離を不可能にする要因となりえる。しかしＰｔ層の膜厚が１０００nm程度の場合、すなわち厚い場合、ＰＺＴを積層しても、界面まで浸透することは実質無いと考えられる。
【００２３】
次に、Ｐｔが薄い場合に、剥離ができなかった第２の要因として、Ｐｔ層内部の残留応力の影響が考えられる。
そこで、ＰＺＴを塗布しない状態でのＰｔ層の内部応力と厚みの関係について調べたものを図３に示す。内部応力は、Ｓｉ基板上にＰｔ電極層を形成した後の基板のたわみを測定し、Stoneyの式（数１）により求めた。
【数１】
2011238766.tif 000003
Ｐｔ層が薄くなるほど、Ｐｔ層内の圧縮応力が急激に増加していることが分かる。この圧縮応力により、膜厚１００ｎｍ程度の非常に薄い領域において、テープ剥離試験の際の引張力に圧縮応力が勝り、剥離ができなかったとが考えられる。
【００２４】
以上の結果により、スパッタ蒸着によりＰｔ電極層を形成する場合、Ｐｔ電極層のＳｉＯ2からの剥離を可能にするためには、Ｐｔ電極層の膜厚が最低１００nmなければならないことが分かった。
【００２５】
２）Ｔｉを用いた結合層のパターン形成
本実施形態の一態様として、Ｔｉを用いた結合層を、Ｓｉ基板上に部分的に形成する方法を以下に説明する。
まずシリコン基板をＯ2ＲＩＥ（Ｒｉｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）で洗浄し、次にＴｉ（５nm）をスパッタ蒸着する。そしてＴｉ上にレジストを添付し、パターニングを施してから、ＥＣＲエッチングにより、Ｔｉを部分的に除去する。次に、残っているレジストを除去する。
また他の態様として、Ｔｉをリフトオフにより除去してもよい。
【００２６】
３）Ｐｔの電極層とＢＴＯの誘電体層の形成
図４は、第１の実施形態による、結合層が形成された誘電体構造体１の断面図を示している。図５は、その誘電体構造体を上面から見たときの結合層の形成パターンを示すものである。
まず、酸化膜４をつけたＳｉの２０ｍｍ角チップ５に、結合層６としてＴｉを厚さ５ｎｍ、次に下部電極３としてＰｔを厚さ５０ｎｍスパッタ蒸着した。スパッタ蒸着後、下部電極のついたチップを純水中で、続いてアセトン中で超音波洗浄を行った。次にチップを2-プロパノールに潜らせ、純水で洗い流して洗浄した。誘電体層２の作製にはＢＴＯをＭＯＤ法を用いて積層した。まず、スピンコーター(２５００ＲＰＭ  ２０ｓ)でＢＴＯ溶液を薄く塗布した。ＢＴＯが塗布されたウェハをＲＴＡ（rapid thermal annealing）により、120度2分、250度5分、700度2分の条件で結晶化した。ＢＴＯ塗布とＲＴＡによる結晶化を15回繰り返し、誘電体層２の作製を行った。
【００２７】
誘電体膜作成中にＸＲＤ（X-ray diffraction）を用いて成膜過程における成長の結晶性を調べた。図６に示すように、塗布と結晶化のプロセスを繰り返しによりペロブスカイト構造の各結晶面に対応するピークが成長した様子が分かる。
図示はしないが、ＩＶ特性は生成した誘電体膜の絶縁性を示し、またＰ（Ｅ）ヒステリシス測定においても、残留分極値３μＣ／ｃｍ２、抗電界３７ｋＶ／ｃｍのヒステリシスが観測された。
以上より、Ｓｉ基板上に所望のＢＴＯが形成できることを実験的に検証した。
【００２８】
４）成膜過程
次に、Ｔｉの結合層を一切形成しない基板（剥離性基板）の上に、それ以外を上記と同様に行うと、ＢＴＯ膜の剥離が観察された。
そこで、比較のため、Ｔｉの結合層を用いた基板上にＢＴＯ６％とＰＺＴ２０％の溶液を用いて、それぞれの誘電体膜を４インチのウェハ上に１層積層した。そして、その形成した膜内の残留応力を、チップの反りの計測により、Ｓｔｏｎｙの式（数１）に基づき算出した。
図７は、横軸は４インチ ウェハ上の直径方向の測定位置を、縦軸は残留内部応力を示している。ＢＴＯの内部応力は３０００ＭＰａ付近を示し、ＰＺＴの内部応力約１０００ＭＰａのほぼ３倍に達していることが分かった。１層積層の場合の応力測定に比べ、より厚い成膜の場合は、さらに残留内部応力が増大するはずである。
したがって、Ｔｉの結合層を形成しない、剥離性の基板上で観察された、ＢＴＯの剥離は、高い内部応力に起因していると考えられる。
【００２９】
５）結合層の形状
そこで、本実施形態の一態様として、結合層を以下のように構成することにした。
即ち、図５に示すように、２０ｍｍの角チップにおいて、まず結合層として、縁に沿って厚さ５ｎｍのＴｉを生成することとし、中央部にはＴｉがない構造とした。電極層となるＰｔの厚さは、上記に記載の実験結果より、基板表面から、１００nmを越えるものでなければならない。本態様においては、厚さ１０００ｎｍのＰｔを、Ｔｉの結合層を生成した基板上にスパッタ蒸着により成膜した。
比較のためＴｉの幅を変えることにより、Ｔｉのある部分の面積とＴｉのない部分の面積との比率を変えて、その比率の薄膜生成時の剥離への影響を検討した。この際、ウェハの洗浄方法とＴｉの選択的な形成方法を変えて検討した。
縁にＴｉを生成し、中央部分にＴｉを生成しないために、Ｔｉを生成後リフトオフまたはＥＣＲにより除去、またＴｉの生成前にＳｉＯ2をＯ2ＲＩＥ（Ｒｉｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）で洗浄することにより選択成長させた。
以上の条件に対して、ＢＴＯ成膜時でのＢＴＯの剥離が観察されたか否かをまとめてものを表１に示す。
【表１】
2011238766.tif 000004
この結果より、Ｔｉのある部分を面積比５０％以上にすれば、ＢＴＯ成膜段階での剥離が起きないことが分かった。
【００３０】
本発明の第２の実施形態を説明する。
＜転移プロセス＞
第１の実施形態において形成した誘電体構造体から、電極層と誘電体層を非耐熱性基板へ転移する方法について、図８を参照しつつ説明する。
【００３１】
図８の（Ａ）は、図４に示した実施形態の誘電体構造体１を図面上、上下ひっくり返したものである。転移先の非耐熱性の基板７上には、他の電極層８を形成する。そして、この非耐熱性基板７の電極層８と、耐熱性基板５に形成した誘電体層２とを面同士で接合し、必要なら圧着し十分な接合強度を得（Ｂ）、次に、耐熱基板５から電極層３を結合層６の近傍に沿って剥離する（Ｃ）。このように、良好に形成された誘電体層２が、２つの上部電極３’と下部電極８に挟まれる構成で、非耐熱性基板上に転移により形成された。
本実施形態では、下部電極となる電極層は、転移先である非耐熱性基板上に形成されたが、これに限らない。例えば、この下部電極となる電極層は、転移プロセス前に、誘電体層上に形成されてもよく、非耐熱基板上と誘電体層上の双方に形成されてもよい。
【００３２】
＜その他の実施形態について＞
本発明の第３の実施形態として、第１の実施形態の構造を、繰り返して、ウェハ面全体を覆ったものの上面から見たときの結合層の形成パターンを図９に示す。この場合、結合層９６の中に、複数の結合層のない部分が存在する構成になっている。
【００３３】
また、Ｔｉのない部分の形状を、第１および第２の実施形態に示した正方形には限らず、長方形や円形などの他の形状でもよい。
また、１周期は上記実施形態の２０ｍｍでなくてもよい。周期性についても第２の実施形態には限定されず、適宜、設計することができる。
【００３４】
他の実施形態として、例えば、複数のＴｉのない部分が離間して形成されていても、また逆に、Ｔｉのある部分が、Ｔｉのない部分の中に離間して形成されてもよい。
【００３５】
また、剥離が起きないために必要な、Ｔｉのある部分の面積が５０％程度という面積比の閾値も、上記の実施形態において示したものにすぎない。
【００３６】
さらに、上記実施形態においては、誘電体にＢＴＯ、電極層にＰｔ、結合層にＰｔ、そして耐熱性基板にＳｉを用いたが、これに限定される必要はない。誘電体層、電極層もしくは基板に用いる材料や、その厚さや形成方法などの、物性、仕様、あるいは使用する技術により、最適に変更設計することができることは、当業者には理解される事項である。
【００３７】
また、上記実施形態においては結合層にＴｉを用いたが、これに限定されず、他の金属あるいは金属以外の材料、例えば樹脂や酸化物、窒化物など適宜選択することが出来る。
そして、転移するための剥離に関しても、上記実施形態では、機械的な剥離を示したが、剥離に必要なエネルギーの外界からの注入が機械的である必要はない。例えば、所定の材料を用いて、熱を加えたり、電極層に電流を流すことで、結合層が溶解したり熱膨張により剥離界面近傍に応力を与えたりすることも可能である。または、静電気を与えることにより電荷の反発力を内部に生じさせるなどの電気的な方法であってもよい。
また、本発明で用いている用語「剥離」は、狭い意味に限定的に解されるべきものでなく、一般的に、結合層近傍で、誘電体層等を基板から分離するという意味に解すべきものである。
【００３８】
＜応用実施形態＞
図１０に、本発明に係わる上記実施形態により製造された部品内蔵基板の一例を示す。基板内部１１０内に、誘電体１０２を有するコンデンサ１０９が実装され、配線１０３で電気的に連結されている。このように本願の発明により、基板内部にコンデンサなどの素子を３次元的に搭載し、プリント基板の実質面積の減少が可能となる。
【符号の説明】
【００３９】
１１：誘電体構造体（従来技術）
１２：誘電体層（従来技術）
１３：電極層（従来技術）
１４：基板（従来技術）
１：誘電体構造体
２：誘電体層
３：電極層
４：酸化膜
５：耐熱性基板
６：結合層
７：非耐熱性基板
３’：上部電極
８’：下部電極
１０２：誘電体
１０３：配線
１０９：コンデンサ
１１０：部品内蔵基板
【図１】
2011238766.tif 000005
【図３】
2011238766.tif 000006
【図４】
2011238766.tif 000007
【図５】
2011238766.tif 000008
【図６】
2011238766.tif 000009
【図７】
2011238766.tif 000010
【図８】
2011238766.tif 000011
【図９】
2011238766.tif 000012
【図１０】
2011238766.tif 000013
【図２】
2011238766.tif 000014