(57)【要約】【課題】簡単な製造方法によって製造することができ、かつ良好な電気特性を有するトランジスタの製造方法、トランジスタ及び回路基板を提供する。【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成されたゲート絶縁膜１４と、ゲート電極１２の両側にゲート絶縁膜１４を介して形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８上の厚肉部２００とソース電極１６及びドレイン電極１８によって挟まれたゲート絶縁膜１４上に設けられ、厚肉部２００よりも膜厚の薄い薄肉部２０２とを有する表面処理膜２０と、厚肉部２００と薄肉部２０２とで形成された凹部２０４に設けられた有機半導体膜２２とを備えて概略構成されている。【選択図】図１
2011003791.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極が形成された基板を準備する工程と、
前記基板上に形成された前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に表面処理剤を含む溶液を塗布する工程と、
塗布された前記溶液を乾燥させることにより、前記ソース電極及び前記ドレイン電極上に厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に前記厚肉部よりも膜厚の薄い薄肉部とを有する表面処理膜を形成する工程と、
形成された前記表面処理膜の前記厚肉部と前記薄肉部とで形成された凹部に半導体膜を形成する工程と、
を含むトランジスタの製造方法。
【請求項２】
前記薄肉部の膜厚は、前記厚肉部の膜厚の５分の１以下である請求項１に記載のトランジスタの製造方法。
【請求項３】
前記表面処理剤を含む前記溶液を塗布する工程は、インクジェット法又はディスペンサ法によって行われる請求項２に記載のトランジスタの製造方法。
【請求項４】
前記半導体膜を形成する工程は、前記インクジェット法又は前記ディスペンサ法によって行われる請求項３に記載のトランジスタの製造方法。
【請求項５】
前記表面処理剤を含む前記溶液を塗布する工程は、平版印刷法、凸版印刷法、凹版印刷法、スクリーン印刷法、インクジェット印刷法又はディスペンサ印刷法によって行われる請求項２に記載のトランジスタの製造方法。
【請求項６】
前記半導体膜を形成する工程は、前記平版印刷法、前記凸版印刷法、前記凹版印刷法、前記スクリーン印刷法、前記インクジェット印刷法又は前記ディスペンサ印刷法によって行われる請求項５に記載のトランジスタの製造方法。
【請求項７】
前記表面処理剤は、有機シラン化合物を含む請求項３又は５に記載のトランジスタの製造方法。
【請求項８】
前記表面処理剤を含む溶液の溶媒の沸点が１２０〜２７０℃である請求項１〜７に記載のトランジスタの製造方法。
【請求項９】
前記半導体膜は、有機半導体材料を含む請求項４又は６に記載のトランジスタの製造方法。
【請求項１０】
基板と、
前記基板の表面に形成されたゲート電極と、
前記基板上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート電極の両側に前記ゲート絶縁膜を介して形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上の厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に設けられ、前記厚肉部よりも膜厚の薄い薄肉部とを有する表面処理膜と、
前記厚肉部と前記薄肉部とで形成された凹部に設けられた半導体膜と、
を備えたトランジスタ。
【請求項１１】
請求項１〜９のいずれか１項に記載のトランジスタの製造方法によって製造されてなるトランジスタ、又は請求項１０に記載のトランジスタを備えた回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの製造方法、トランジスタ及び回路基板に関する。
【背景技術】
【０００２】
従来の技術として、有機半導体材料を堆積させるゲート絶縁膜の表面の領域に、有機半導体材料との親和性を低下させる表面処理膜としての自己組織化単分子膜を低い密度で形成し、有機半導体材料を堆積させる表面以外の領域に、先に形成した自己組織化単分子膜よりも高い密度で自己組織化単分子膜を形成し、形成された密度の低い自己組織化単分子膜上のチャネルとなる領域に、有機半導体材料を堆積させて有機半導体薄膜を形成する有機トランジスタが知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１９２７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、表面処理膜の密度の高低で工程を分けてパターニングするものと比べて工程数を減らすことができるトランジスタの製造方法、トランジスタ及び回路基板を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様は、上記目的を達成するため、以下のトランジスタの製造方法、トランジスタ及び回路基板を提供する。
【０００６】
［１］ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極が形成された基板を準備する工程と、前記基板上に形成された前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に表面処理剤を含む溶液を塗布する工程と、塗布された前記溶液を乾燥させることにより、前記ソース電極及び前記ドレイン電極上に厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に前記厚肉部よりも膜厚の薄い薄肉部とを有する表面処理膜を形成する工程と、形成された前記表面処理膜の前記厚肉部と前記薄肉部とで形成された凹部に半導体膜を形成する工程と、を含むトランジスタの製造方法。
【０００７】
［２］前記薄肉部の膜厚は、前記厚肉部の膜厚の５分の１以下である前記［１］に記載のトランジスタの製造方法。
【０００８】
［３］前記表面処理剤を含む前記溶液を塗布する工程は、インクジェット法又はディスペンサ法によって行われる前記［２］に記載のトランジスタの製造方法。
【０００９】
［４］前記半導体膜を形成する工程は、前記インクジェット法又は前記ディスペンサ法によって行われる前記［３］に記載のトランジスタの製造方法。
【００１０】
［５］前記表面処理剤を含む前記溶液を塗布する工程は、平版印刷法、凸版印刷法、凹版印刷法、スクリーン印刷法、インクジェット印刷法又はディスペンサ印刷法によって行われる前記[２]に記載のトランジスタの製造方法。
【００１１】
［６］前記半導体膜を形成する工程は、前記平版印刷法、前記凸版印刷法、前記凹版印刷法、前記スクリーン印刷法、前記インクジェット印刷法又は前記ディスペンサ印刷法によって行われる前記［５］に記載のトランジスタの製造方法。
【００１２】
［７］前記表面処理剤は、有機シラン化合物を含む前記［３］又は前記[５]に記載のトランジスタの製造方法。
【００１３】
［８］前記表面処理剤を含む溶液の溶媒の沸点が１２０〜２７０℃である前記［１］〜［７］に記載のトランジスタの製造方法。
【００１４】
［９］前記半導体膜は、有機半導体材料を含む前記［４］又は前記[６]に記載のトランジスタの製造方法。
【００１５】
［１０］基板と、前記基板の表面に形成されたゲート電極と、前記基板上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート電極の両側に前記ゲート絶縁膜を介して形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上の厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に設けられ、前記厚肉部よりも膜厚の薄い薄肉部とを有する表面処理膜と、前記厚肉部と前記薄肉部とで形成された凹部に設けられた半導体膜と、を備えたトランジスタ。
【００１６】
［１１］前記[１]〜[９]のいずれか１項に記載のトランジスタの製造方法によって製造されてなるトランジスタ、又は前記[１０]に記載のトランジスタを備えた回路基板。
【発明の効果】
【００１７】
請求項１に係る発明によれば、表面処理膜を形成する際に、工程を分けてパターニングするものと比べて工程数を減らすことができる。
【００１８】
請求項２に係る発明によれば、表面処理膜の薄肉部の膜厚が、厚肉部の膜厚の５分の１以上である場合と比べて有機半導体膜の配向性が向上する。
【００１９】
請求項３、４、５、６に係る発明によれば、他の方法によって表面処理膜又は半導体膜を形成する場合と比べて、簡単な製造方法でトランジスタを製造することができる。
【００２０】
請求項７、９に係る発明によれば、無機材料と比べて低温で形成することができる。
【００２１】
請求項８に係る発明によれば、表面処理膜を形成する際に基板が高温でも、本構成を有さない場合に比べて工程数を減らすことができる。
【００２２】
請求項１０、１１に係る発明によれば、本構成を有さない場合に比べ電気特性が向上する。
【図面の簡単な説明】
【００２３】
【図１】図１（ａ）は、本発明の第１の実施の形態に係るトランジスタの上面図であり、（ｂ）は、図１（ａ）のI（ｂ）―I（ｂ）線断面図である。
【図２】図２（ａ）〜（ｄ）は、本発明の第１の実施の形態に係るトランジスタの製造方法の工程を示す要部断面図である。
【図３】図３は、本発明の第２の実施の形態に係るトランジスタの要部断面図である。
【図４】図４は、本発明の第３の実施の形態に係るトランジスタを使用した回路基板の概略図である。
【図５】図５は、本発明の実施例１に係る表面処理膜の膜厚に関するグラフである。
【図６】図６は、本発明の実施例１に係るドレイン電圧とドレイン電流の関係を示すグラフである。
【図７】図７は、比較例２に係るトランジスタの概略図である。
【発明を実施するための形態】
【００２４】
（トランジスタの構成）
図１（ａ）は、本発明の第１の実施の形態に係るトランジスタの上面図であり、（ｂ）は、図１（ａ）のI（ｂ）―I（ｂ）線断面図である。図１（ａ）及び（ｂ）に示すトランジスタ１は、例えば、基板１０上に形成された複数のトランジスタのうちの１つの周辺部分を断面図として図示している。
【００２５】
このトランジスタ１は、図１（ａ）及び（ｂ）に示すように、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成されたゲート絶縁膜１４と、ゲート電極１２の両側にゲート絶縁膜１４を介して形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８上の厚肉部２００とソース電極１６及びドレイン電極１８によって挟まれたゲート絶縁膜１４上に設けられ、厚肉部２００よりも膜厚の薄い薄肉部２０２とを有する表面処理膜２０と、厚肉部２００と薄肉部２０２とで形成された凹部２０４に設けられた有機半導体膜２２と、を備えて概略構成されている。
【００２６】
なお、ソース電極１６及びドレイン電極１８は、図１（ａ）に対して平行方向に、かつ互いが略平行となるように形成されている。また、ゲート電極１２は、図１（ｂ）に対して垂直方向に、ソース電極１６及びドレイン電極１８の双方と略平行となるように形成されている。トランジスタ１は、このゲート絶縁膜１４上のソース電極１６及びドレイン電極１８の間に表面処理膜２０を介して複数の有機半導体膜２２を形成することで複数形成される。このトランジスタ１に、さらに他の素子や回路等を組み合わせることによって所望の回路基板、半導体装置、及びそれらを組み込んだ電子機器が製造される。
【００２７】
基板１０は、例えば、ガラス、石英、酸化アルミニウム、サファイア、窒化珪素、炭化珪素等のセラミックス基板、シリコン、ゲルマニウム、ガリウム砒素、ガリウムリン、ガリウム窒素等の半導体基板、ポリエチレンテレフタレート、ポリナフタレンテレフタレート等のポリエステル、ポリエチレン、ポリプロピレン、ポリビニルアルコール、エチレンビニルアルコール共重合体、環状ポリオレフィン、ポリイミド、ポリアミド、ポリカーボネート、ポリスチレン等の樹脂基板、紙、不織布等が用いられるが、これらに限定されない。また、樹脂基板は、例えば、フィルム状に形成されても良い。
【００２８】
ゲート電極１２、ソース電極１６及びドレイン電極１８は、導電性材料であれば、特に電極材料は、限定されない。このゲート電極１２、ソース電極１６及びドレイン電極１８は、例えば、タングステン、タンタル、チタン、ハフニウム、ジルコニウム、ルテニウム、金、銀、銅、白金、カルシウム、マグネシウム、イリジウム、モリブテン、アルミニウム等やこれらの化合物等、導電型不純物を含む多結晶シリコン又は多結晶シリコンゲルマニウム等、ポリアニリン、ポリチオフェン、ポリチオフェン誘導体、ポリピロール、ポリピリジン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体等の導電性高分子等の電極材料が用いられるが、これらに限定されない。
【００２９】
ゲート電極１２、ソース電極１６及びドレイン電極１８の形成方法としては、例えば、蒸着法、スパッタ等を用いて形成した薄膜を、フォトリソグラフィ法及びＲＩＥ（Reactive Ion Etching）法を利用して所望の電極形状に形成する方法、アルミニウムなどの電極材料を直接熱転写する方法等が用いられる。また、他の形成方法としては、電極材料を溶媒に溶解させ、インクジェット法、ディスペンサ法等の塗布法、平版印刷法、凸版印刷法、凹版印刷法、スクリーン印刷法、インクジェット印刷法又はディスペンサ印刷法等の印刷法を用いても良い。
【００３０】
ここで、インクジェット法とは、溶液を微滴化し、微滴化した液滴をノズルから吐出して対象物上に所望のパターンを形成する方法である。ディスペンサ法とは、微滴化した液滴の吐出方法が、インクジェット法と異なる方法である。
【００３１】
また、平版印刷法とは、化学処理により版に撥水部と親水部とを作成し、作成した撥水部のみにインクを付着させて印刷する印刷方法であり、例えば、オフセット印刷及び反転オフセット印刷がある。凸版印刷法とは、版の凹凸を利用する印刷方法の１つで、版に形成されたパターンの非画線部を凹、画線部を凸にして凸の部分にインクを付着させ、被対象物にパターンを転写する印刷方法であり、例えば、樹脂凸版印刷及びフレキソ印刷がある。凹版印刷とは、版の凹凸を利用する印刷方法の１つで、版に形成されたパターンの非画線部を凸、画線部を凹にし、凸の部分に付着したインクを掻き取り、凹の部分に付着したインクを被対象物に転写する印刷方法であり、例えば、グラビア印刷がある。スクリーン印刷とは、版に微細な孔を多数形成し、圧力によってその孔を通過したインクを被対象物に転写する印刷方法である。また、インクジェット印刷法とは、インクジェット法を利用した印刷方法であり、ディスペンサ印刷法とは、ディスペンサ法を利用した印刷方法である。
【００３２】
ここで、図１（ａ）に示すように、ソース電極１６及びドレイン電極１８の幅Ｗ１は、例えば、８０μｍであり、ソース電極１６及びドレイン電極１８の間の幅Ｗ２、すなわちチャネル部１９のチャネル長は、例えば、５０μｍである。
【００３３】
ゲート絶縁膜１４は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン等の無機物、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、ジルコニウムシリケート、ジルコニア、ハフニウムアルミネート、ランタンオキサイド、アルミナ等の高誘電材料（High−ｋ材料）、ポリメチルメタクリレート、ポリカーボネート、ポリエステル、ポリイミド、メタクリル、アクリル、ポリ塩化ビニル、セルロース、ウレタン、エポキシ、ポリススチレン、ポリビニルアセテート、スチレンブタジエン共重合体、塩化ビニルデン−アクリロニトリル共重合体、塩化ビニル−酢酸ビニル−無水マレイン酸共重合体、シリコン樹脂等の有機絶縁材料や、上記の物質の混合物等が用いられるが、これらに限定されない。
【００３４】
ゲート絶縁膜１４の形成方法としては、例えば、スピンコート法、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成した薄膜を、フォトリソグラフィ法及びＲＩＥ法を利用して所望の形状に形成する方法等が用いられる。また、他の形成方法としては、上記の塗布法又は印刷法を用いても良い。
【００３５】
表面処理膜２０は、自己組織化単分子膜（ＳＡＭ；Self-Assembled Monolayer）であり、主に、この膜上に形成される有機半導体膜２２の配向性を向上させる目的で形成される。表面処理膜２０は、表面処理剤を溶解した溶液を、上記の塗布法又は印刷法によってソース電極１６及びドレイン電極１８の間に塗布し、塗布した溶液が乾燥することによって形成される膜である。この表面処理膜２０は、上面から見るとほぼ円形状に広がり、その幅Ｗ３は、例えば、１００μｍである。
【００３６】
塗布される表面処理剤は、例えば、アルキルシラン類、アルキルジシラザン類からなるシランカップリング剤、アミノ基を含有するアミノアルキルシラン、アミノアルキルジシラザン類、フッ素含有フルオロアルキル基を含有するシラン、アルキルジシラン類が用いられるが、これに限定されない。
【００３７】
また表面処理剤を溶解させる溶媒は、例えば、トルエン、キシレン、メチシレン等の芳香族炭化水素、クロロベンゼン、１、２―ジクロロベンゼン、１、２、４―トリクロロベンゼン等の芳香族ハロゲン化炭化水素、オクタン、テトラデカン等の脂肪族炭化水素、クロロホルム、ジクロロメタン、ジクロロエタン等の脂肪族ハロゲン化炭化水素が用いられるが、これに限定されない。
【００３８】
ここで、表面処理膜２０の凹部２０４は、ソース電極１６及びドレイン電極１８の間に滴下された上記の溶液が、乾燥する際に発生する、コーヒーステイン現象によって形成される。
【００３９】
コーヒーステイン現象とは、滴下された液滴の乾燥過程で、液滴接触線（液滴の周辺部分）のピンニング（ピン止めされたように動かないこと）と溶媒の蒸発との競合により、液滴中心から外側に向かった溶質の流れが発生し、発生した流れによって液滴中の溶質を接触線近傍へと輸送する現象である。また、コーヒーステイン現象では、液滴の乾燥過程で、溶媒の蒸発が均一でないため、液滴接触線近傍で部分的に溶質の濃度が上がって粘度が上昇し、接触線近傍の液滴のゲル化が発生する。このゲル化とは、ある一定以上の溶質が溶媒に溶けなくなり、接触線近傍への溶質の移動が起こらなくなる現象である。
【００４０】
表面処理膜２０の薄肉部２０２は、このコーヒーステイン現象を利用して形成され、溶質の密度が厚肉部２００よりも低く、さらに膜厚が薄くなっている。この薄肉部２０２の膜厚Ｈ１は、薄い方が有機半導体膜２２の配向性の向上の観点から好適であり、例えば、好ましくは５〜３０ｎｍ、より好ましくは１０〜２０ｎｍであり、厚肉部２００の膜厚Ｈ２の５分の１以下であることが望ましい。ここで、薄肉部２０２の膜厚Ｈ１は、一例として、薄肉部２０２の平均の膜厚である。
【００４１】
また、厚肉部２００は、薄肉部２０２と同様にコーヒーステイン現象によって形成され、薄肉部２０２に対して溶質の密度が高く、膜厚も厚くなっている。この厚肉部２００の膜厚Ｈ２は、厚い方が有機半導体膜２２の体積増加に基づくキャリアの注入性の向上の観点から好適であり、例えば、好ましくは２５〜２００ｎｍ、より好ましくは５０〜１５０ｎｍである。ここで、厚肉部２００の膜厚Ｈ２は、一例として、厚肉部２００における最大の膜厚である。
【００４２】
有機半導体膜２２は、例えば、ペンタセン、テトラセン、ポリチオフェン、フタロシアニン系等のｐ型有機半導体、フラーレン、フラーレン誘導体、全フッ素化フタロシアニン等のｎ型有機半導体が用いられるが、これに限定されない。
【００４３】
この有機半導体膜２２は、例えば、有機半導体材料を溶媒に溶解させた溶液を、上記の塗布法又は印刷法によって凹部２０４に塗布することによって形成される膜である。有機半導体膜２２のチャネル方向の幅Ｗ４は、例えば、８０μｍである。特に、表面処理膜２０及び有機半導体膜２２の成膜方法として上記の塗布法及び印刷法を用いたとき、他の成膜方法と比べて低温で行われるので、高温での成膜が難しいフィルム状の樹脂基板等に好適であり、またフォトリソグラフィ法等による成膜方法と比べて製造工程も少ない。
【００４４】
以下に、本実施の形態に係るトランジスタの製造方法の一例を図面を参照して説明する。
【００４５】
（トランジスタの製造方法）
図２（ａ）〜（ｄ）は、本発明の第１の実施の形態に係るトランジスタの製造方法の工程を示す要部断面図である。
【００４６】
まず、図２（ａ）に示すように、ゲート電極１２、ゲート絶縁膜１４、ソース電極１６及びドレイン電極１８が形成された基板１０を準備する。
具体的には、スパッタ法によって基板１０上に金属膜を形成し、フォトリソグラフィ法及びＲＩＥ法を用いてゲート電極１２を形成する。続いて、ＣＶＤ法によってゲート電極１２を覆うように基板１０上に絶縁膜を堆積し、フォトリソグラフィ法及びＲＩＥ法を用いてゲート絶縁膜１４を形成する。続いて、スパッタ法によって基板１０及びゲート絶縁膜１４上に金属膜を形成し、フォトリソグラフィ法及びＲＩＥ法を用いてソース電極１６及びドレイン電極１８を形成する。
【００４７】
次に、図２（ｂ）に示すように、インクジェット装置４によってソース電極１６及びドレイン電極１８の間に表面処理剤が溶解した溶液を塗布する。
具体的には、コーヒーステイン現象が起こる塗布条件、例えば、基板温度、液滴吐出速度、液滴量及び液濃度を最適にし、溶液を１滴滴下する。
【００４８】
次に、図２（ｃ）に示すように、塗布した溶液を乾燥させ、表面処理膜２０を形成する。
具体的には、基板１０をホットプレートによって一定時間加熱して滴下した溶液を乾燥させる。滴下した溶液を乾燥させることによって、表面処理膜２０の厚肉部２００及び薄肉部２０２が一度に形成される。
【００４９】
次に、図２（ｄ）に示すように、インクジェット装置４によって表面処理膜２０に形成された凹部２０４に有機半導体材料が溶解した溶液を塗布し、有機半導体膜２２を形成し、トランジスタ１を得る。表面処理膜２０には、凹部２０４が形成されているので、容易に有機半導体膜２２を形成することができる。
【００５０】
[第２の実施の形態]
図３は、本発明の第２の実施の形態に係るトランジスタの要部断面図である。以下に、第１の実施の形態と同様の機能及び構成を有する部分については、同じ符号を付し、その説明は省略するものとする。
【００５１】
第２の実施の形態は、主に、ゲート電極３２が基板１０内に形成されている点で、第１の実施の形態と異なっている。
【００５２】
（トランジスタの構成）
トランジスタ１は、図３に示すように、主に、シリコン系基板である基板３０と、基板３０内に形成されたゲート電極３２と、基板３０及びゲート電極３２上に形成されたゲート絶縁膜３４と、を備えて概略構成されている。
【００５３】
ゲート電極３２は、例えば、ボロン、フッ化ボロン等のｐ型不純物、又は砒素、リン等のｎ型不純物を基板１０に導入することによって形成される。
【００５４】
ゲート絶縁膜３４は、例えば、上記のゲート絶縁膜１４と同様の方法によって形成される。
【００５５】
以下に、本実施の形態に係るトランジスタの製造方法の一例を説明する。
【００５６】
（トランジスタの製造方法）
まず、ボロン、フッ化ボロン等のｐ型不純物、又は砒素、リン等のｎ型不純物を基板１０に導入し、ゲート電極３２を形成する。
【００５７】
次に、熱酸化法によって基板３０及びゲート電極３２上にゲート絶縁膜３４を形成する。続くソース電極１６及びドレイン電極１８を形成する工程以降は、第１の実施の形態と同様に行われる。
【００５８】
[第３の実施の形態]
図４は、本発明の第３の実施の形態に係るトランジスタを使用した回路基板の概略図である。この回路基板６は、例えば、プリント配線基板６０上に、ＣＰＵ（Central Processing Unit）６１及びメモリ６２を備えている。ＣＰＵ６１及びメモリ６２は、例えば、上記の各実施の形態におけるトランジスタ１を含んで構成されている。上記の各実施の形態におけるトランジスタ１は、この他にも、例えば、電子ペーパ、携帯電子機器等の電子機器、有機ＥＬ素子（Organic Electroluminescent Device）、電気泳動型表示素子、液晶素子等を用いた表示装置、電子タグ、スマートカード等に用いられる回路基板等に用いられ、特に、可撓性を有する回路基板上に形成される電子部品に好適である。上記の各実施の形態におけるトランジスタ１は、例えば、塗布法又は印刷法を利用することで、簡単な製造工程で製造されるので、上記の回路基板や電子機器等の製造コストを抑制することができる。
【実施例】
【００５９】
以下に、本発明に係る実施例を説明する。図５は、本発明の実施例１に係る表面処理膜の膜厚に関するグラフであり、図６は、本発明の実施例１に係るドレイン電圧とドレイン電流の関係を示すグラフである。図５は、縦軸がソース電極及びドレイン電極の表面からの高さ、横軸がソース電極の端部からチャネル方向の距離であり、測定は、端部から２００ｎｍまで行った。図６は、縦軸がドレイン電流（Ids）、横軸がドレイン電圧（Vds）である。以下に、実施例１に係るトランジスタの製造方法について説明する。なお、実施例１におけるトランジスタの構成は、第２の実施の形態におけるトランジスタ１と同じであるので、図３を参照しながら説明する。
【００６０】
（トランジスタの製造方法）
まず、ｎ型不純物としてリンを基板３０に導入してゲート電極３２を形成する。続いて、熱酸化法によって酸化シリコン膜からなる膜厚１００ｎｍのゲート絶縁膜３４を形成する。続いて、蒸着法によってチタン及び金からなる金属膜をゲート絶縁膜３４上に形成し、フォトリソグラフィ法及びＲＩＥ法によってソース電極１６及びドレイン電極１８を形成する。
【００６１】
次に、インクジェット法によって、１、３、５−トリメチルベンゼン溶液に表面処理剤としてのオクチルトリエトキシシラン（OTS:n-Octyltriethoxysilane）を７５ｗｔ％で溶解させた溶液を、ソース電極１６及びドレイン電極１８の間のゲート絶縁膜３４上に一滴（１０ｐＬ）滴下し、滴下した液滴を乾燥させて表面処理膜２０を形成する。なお、溶液を滴下するときの基板３０の温度は、室温である。
【００６２】
次に、触針式表面粗さ計（Dektak3030、Soloan社製）によって、形成された表面処理膜２０の形状を測定した。測定の結果、図５に示すように、ソース電極１６及びドレイン電極１８上に厚肉部２００と、チャネル部１９に薄肉部２０２とが形成されていることが分かった。
【００６３】
次に、インクジェット法によって、１、３、５−トリメチルベンゼン溶液にＴＩＰＳ―ペンタセン（６、１３−bis（triisopropyl-silylethynyl）pentacene）を６ｗｔ％で溶解させた溶液を、厚肉部２００と薄肉部２０２とで形成された凹部２０４に滴下する。続いて、基板３０を６０℃で１０分間加熱して溶液を乾燥させて有機半導体膜２２を形成し、図３に示すトランジスタ１を形成した。なお、溶液を滴下するときの基板３０の温度は、室温である。
【００６４】
次に、半導体パラメータアナライザ（アレンジメントテクノロジー社製４１５６Ｂ）によって、形成されたトランジスタ１の電気特性を測定し、図６に示した。
【００６５】
測定した結果、ＦＥＴ（Field-Effect Transistor）移動度（電界効果移動度）が、１．０×１０−２ｃｍ２／Ｖs、ＯＦＦ電流が、−１．２×１０−１２Ａ、ＯＮ／ＯＦＦ比が、４×１０５となり良好な電気特性を示した。また、形成されたトランジスタ１は、図６に示すように、トランジスタとして良好に動作していることが分かる。
【００６６】
（比較例１）
比較例１は、上記の実施例１における表面処理剤を塗布せずに、インクジェット法によって、１、３、５−トリメチルベンゼン溶液にＴＩＰＳ―ペンタセンを６ｗｔ％で溶解させた溶液を、ソース電極１６及びドレイン電極１８の間のゲート絶縁膜１４上に滴下する。この滴下した溶液は、実施例１において滴下した溶液と比較して５０μｍ程度（液滴の直径は、およそ１３０〜１５０μｍ）大きくなり、精密なパターニングが困難であることを示した。
【００６７】
次に、基板を６０℃で１０分間加熱して溶液を乾燥させて有機半導体膜を形成し、トランジスタを形成した。なお、溶液を滴下するときの基板の温度は、室温である。
【００６８】
次に、上記の半導体パラメータアナライザによって、形成された比較例１におけるトランジスタの電気特性を測定した。
【００６９】
測定した結果、ＦＥＴ移動度が、３．２×１０−３ｃｍ２／Ｖs、ＯＦＦ電流が、−２．８×１０−１０Ａ、ＯＮ／ＯＦＦ比が、９×１０３であり、比較例１は、実施例１よりもトランジスタの電気特性が低下している。実施例１では、表面処理膜が形成されることにより、その上に形成される有機半導体膜の配向性が向上することで電気特性が向上したと考えられるが、比較例１では、表面処理膜を形成しないため、有機半導体膜の配向性が実施例１に比べ低いので、実施例１に比べて電気特性が低下したと考えられる。また、実施例１では、配向性が向上することにより、有機半導体膜と表面処理膜との界面におけるキャリアのトラップサイトが少なくなってＯＦＦ電流が下がり、ＯＮ／ＯＦＦ比が向上したものと考えられる。
【００７０】
（比較例２）
図７は、比較例２に係るトランジスタの概略図である。このトランジスタ５は、実施例１と同様に、シリコン基板である基板５０と、チタンと金からなるソース電極５６及びドレイン電極５８と、を備えて概略構成されている。
【００７１】
まず、１、３、５−トリメチルベンゼン溶液に表面処理剤としてのオクチルトリエトキシシランを７５ｗｔ％で溶解させた溶液中に、基板５０を浸漬させ、基板５０の全面に表面処理膜を形成した。なお、基板５０を浸漬させたときの基板５０の温度は室温であり、浸漬させた時間は、２時間である。
【００７２】
次に、インクジェット法によって、１、３、５−トリメチルベンゼン溶液にＴＩＰＳ―ペンタセンを６ｗｔ％で溶解させた溶液を、チャネル部５９を目標として滴下する。続いて、液滴の乾燥を目的として、基板５０を６０℃で１０分間加熱した。なお、溶液を滴下するときの基板５０の温度は、室温である。しかし、液滴が乾燥する過程で、滴下した溶液が、図７に示すように、表面エネルギーの違いからソース電極５６又はドレイン電極５８上に移動する現象が発生した。同条件で、数回、チャネル部５９を目標として溶液を滴下したが、結果は同様であった。この比較例２におけるトランジスタ５の動作試験を行ったところ、このトランジスタ５は動作しなかった。
【００７３】
（比較例３）
比較例３は、上記の実施例１における表面処理剤を塗布せずに、スピンコート法によって、１、３、５−トリメチルベンゼン溶液にＴＩＰＳ―ペンタセンを６ｗｔ％で溶解させた溶液を、基板の表面に塗布した。このスピンコート法の条件は、１０００ｒｐｍで６０秒である。続いて、基板を６０℃で１０分間加熱して塗布した溶液を乾燥させて有機半導体膜を形成し、トランジスタを形成した。なお、溶液を滴下するときの基板の温度は、室温である。
【００７４】
次に、上記の半導体パラメータアナライザによって、形成された比較例３におけるトランジスタの電気特性を測定した。
【００７５】
測定した結果、ＦＥＴ移動度が、５．５×１０−３ｃｍ２／Ｖs、ＯＦＦ電流が、−６．３×１０−１１Ａ、ＯＮ／ＯＦＦ比が、２×１０４であり、比較例２は、実施例１よりもトランジスタの電気特性が低下している。
【００７６】
実施例１、比較例１〜３の測定結果を表１に示す。
【表１】
2011003791.tif 000003
実施例１は、表面処理膜を形成しない比較例１、全面に表面処理膜を形成する比較例２、表面処理膜を形成せず、有機半導体膜を全面に形成する比較例３と比べて、電気特性が優れている。
【００７７】
（比較例４、実施例２〜６）
比較例４、実施例２〜６では、１、３、５−トリメチルベンゼン溶液（沸点１６５℃）以外に、以下に示す６種類の溶媒に、オクチルトリエトキシシランを７５ｗｔ％溶解し、実施例１と同様に、インクジェット法によって溶液をソース電極及びドレイン電極の間に滴下した。溶液を滴下する際、基板温度を２７℃（室温）、４０℃、６０℃と変化させて表面処理膜を形成した。形成した表面処理膜のソース電極上の厚肉部の高さを、触針式表面粗さ計で測定した。測定した結果を以下の表２に示す。
【表２】
2011003791.tif 000004
なお、表２における高さの値は、ソース電極上の３箇所で測定した厚肉部の膜厚の平均値である。また、表２における０Åは、厚肉部が明確でなかった場合を示している。表２には、有機半導体膜の位置決めのための厚肉部として成り立つか否かを○、×で示した。○、×の評価は、実際に形成された表面処理膜上に、実施例１と同条件で有機半導体材料を含む溶液を滴下し、滴下した溶液が表面処理膜上に収まったか否かで行っている。○は、滴下した溶液が表面処理膜上に収まる再現性が８０％より大きいとき、△は、再現性が５０〜８０％のとき、×は、再現性が５０％未満のときである。
【００７８】
以下に、比較例４、実施例２〜６の溶媒について説明する。
比較例４は、溶媒として１、４−ジオキサン（沸点１０１℃）を使用した。
実施例２は、溶媒としてクロロベンゼン（沸点１３１℃）を使用した。
実施例３は、溶媒としてメトキシベンゼン（沸点１５４℃）を使用した。
実施例４は、溶媒として１、２−ジクロロベンゼン（沸点１８０℃）を使用した。
実施例５は、溶媒として１、２、４−トリクロロベンゼン（沸点２１４℃）を使用した。
実施例６は、溶媒としてテトラデカン（沸点２５３℃）を使用した。
また、実施例１は、１、３、５−トリメチルベンゼンを室温以外の基板温度に変化させて滴下し、厚肉部の高さを測定した。
【００７９】
比較例４は、揮発性が高いため、インクジェット法の塗布性能が安定せず、意図したように基板に塗布できなかった。そのため、厚肉部の測定を行うことはできなかった。
実施例２及び実施例３は、実施例１の場合とほぼ同等の結果であった。
実施例４、５は、基板温度が６０℃でも有機半導体膜を表面処理膜上に形成する事が可能であった。
実施例６は、溶媒と基板とのぬれ性がよく、表面処理剤の液滴が滴下後、広がってしまい、他の実施例よりも、膜全体の面積が大きくなったため（他の実施例では、直径が１００μｍ程度であったが、実施例６では倍以上の２５０μｍ程度であった。）、他の実施例に比べ、厚肉部の高さが低くなったが、有機半導体膜の形成は可能であった。
【００８０】
この測定結果によって、さまざまな溶媒で、コーヒーステイン現象に基づいて厚肉部と薄肉部を形成することが可能であることが分かった。また、表面処理膜は、基板温度が低い場合がより好適であることから、例えば、低い基板温度で表面処理膜を形成することが望ましいフィルム状の樹脂基板等に好適である。
【００８１】
なお、本発明は、上記した実施の形態及び実施例に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせが可能である。
【符号の説明】
【００８２】
１、５…トランジスタ、４…インクジェット装置、６…回路基板、１０、３０、５０…基板、１２、３２…ゲート電極、１４、３４…ゲート絶縁膜、１６、５６…ソース電極、１８、５８…ドレイン電極、１９、５９…チャネル部、２０…表面処理膜、２２…有機半導体膜、６０…プリント配線基板、６１…ＣＰＵ、６２…メモリ
【図１】
2011003791.tif 000005
【図２】
2011003791.tif 000006
【図３】
2011003791.tif 000007
【図４】
2011003791.tif 000008
【図５】
2011003791.tif 000009
【図６】
2011003791.tif 000010
【図７】
2011003791.tif 000011