(57)【要約】      （修正有）【課題】熱放散の効果を減少させずに３次元実装が可能な集積回路構造および集積回路構造を形成する方法を提供する。【解決手段】集積回路構造は、底部ウエハ１２を構成する底部ダイと、底部ダイに接合され、底部ダイより小さいサイズを有する上部ダイ１０と、底部ダイおよび上部ダイ１０の上にある成形化合物とを含む。成形化合物は、上部ダイ１０の縁部に接触する。底部ダイの縁部が成形化合物のそれぞれの縁部と垂直方向に整列する。【選択図】図１
2011049560.tif 000002
【特許請求の範囲】
【請求項１】
底部ダイと、
前記底部ダイに接合され、前記底部ダイより小さいサイズを有する上部ダイと、
前記底部ダイおよび前記上部ダイの上にある成形化合物とを含み、前記成形化合物は、前記上部ダイの縁部に延伸および接触し、前記底部ダイの縁部が前記成形化合物のそれぞれの縁部に垂直方向に整列する、集積回路構造。
【請求項２】
前記底部ダイの下にあり、前記底部ダイに接合されるパッケージ基板を更に含む、請求項１に記載の集積回路構造。
【請求項３】
前記パッケージ基板の上にあり、且つ前記底部ダイに接触するさらなる成形化合物を更に含み、前記成形化合物と前記さらなる成形化合物とは、前記底部ダイの縁部と整列する見ることのできる界面を有する、請求項２に記載の集積回路構造。
【請求項４】
前記成形化合物と前記さらなる成形化合物とは、同じ材料で形成される、請求項３に記載の集積回路構造。
【請求項５】
前記成形化合物と前記さらなる成形化合物とは、異なる材料で形成される、請求項３に記載の集積回路構造。
【請求項６】
前記さらなる成形化合物は、前記成形化合物のすぐ上にあり、且つ前記成形化合物に接触する部分を更に含む、請求項３に記載の集積回路構造。
【請求項７】
底部ダイと、
前記底部ダイに接合され、前記底部ダイのサイズより小さいサイズを有する上部ダイと、
前記底部ダイおよび前記上部ダイの上にある成形化合物とを含み、前記成形化合物は前記上部ダイの縁部に接触し、前記底部ダイの縁部が前記成形化合物の縁部と整列し、さらに
前記底部ダイの下にあり、前記底部ダイに接合されるパッケージ基板と、
前記パッケージ基板の上にあり、且つ前記底部ダイに接触するさらなる成形化合物とを含み、前記成形化合物と前記さらなる成形化合物とは前記底部ダイの縁部と整列する界面を有する、集積回路構造。
【請求項８】
集積回路構造を形成する方法であって、前記方法は、
底部ウエハ上に上部ダイを接合するステップと、
前記上部ダイおよび前記底部ウエハ上に第１成形化合物を成形するステップと、
前記底部ウエハ、前記上部ダイ、および前記第１成形化合物を切り取り、成形ユニットを形成するステップとを含み、前記成形ユニットの各々は前記上部ダイの１つと前記底部ウエハから切り取られた前記底部ダイとを含み、前記方法はさらに、
前記成形ユニットの１つをパッケージ基板の上に接合するステップと、
前記成形ユニットの前記１つおよび前記パッケージ基板の上に第２成形化合物を成形するステップと、
前記パッケージ基板および前記第２成形化合物を切り取り、パッケージ成形ユニットを形成するステップとを含む、方法。
【請求項９】
前記底部ウエハの上に前記上部ダイを接合するステップの前に、前記底部ウエハの上にキャリアを搭載するステップと、
前記第１成形化合物を成形するステップの後、前記第１成形化合物の上に、且つ隣接してダイシングテープを搭載するステップと、
前記キャリアを剥離するステップと、
前記底部ウエハ、前記上部ダイ、および前記第１成形化合物を切り取り、成形ユニットを成形するステップの後、前記第１成形化合物から前記ダイシングテープを剥離するステップとを更に含む、請求項８に記載の方法。
【請求項１０】
前記上部ダイは、フリップチップボンディングによって前記底部ウエハに接合される、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、一般的には集積回路に関し、より特定的には、ダイの積層方法に関する。更により特定的には、積層ダイを含むパッケージアセンブリ及びそのパッケージング方法に関する。
【背景技術】
【０００２】
半導体産業は、さまざまな電子部品（即ち、トランジスタ、ダイオード、抵抗器、コンデンサなど）の集積密度の継続的な改善により、急成長の継続を経験している。この集積密度の改善の大部分は、最小形状サイズの減少が繰り返されたことに起因する。これにより、より多くの部品が所与の領域内に集積されることが可能になる。
【０００３】
これらの集積の改善は本来、集積された部品が占有する空間が実質的に半導体ウエハの表面上であるので、実質的に２次元（２D）でなされる。リソグラフィの劇的な改善により２次元集積回路の形成に大きな改善がもたらされたが、２次元で達成され得る密度に対しては物理的な制限がある。これらの制限の1つは、これらの部品を製造するのに必要となる最小寸法である。また、1つのチップに入れるデバイスが多いほど、より複雑な設計が必要となる。
【０００４】
さらなる制限は、デバイス数の増加に伴い、デバイス間の相互接続部の数と長さとが大きく増加することに起因する。相互接続部の数と長さとが増加すると、回路のRC遅延および電力消費の両方が増加する。
【０００５】
よって、上述の制限を解決するよう、３次元（３D）集積回路（ICs）が作られた。３次元集積回路の典型的な形成プロセスでは、集積回路を各々が含む２つのウエハが形成される。次いで、ウエハは、デバイスが位置合わせされた状態で、接合される。次いで深いビア（deep via）が、当該２つのウエハにおいてデバイス同士を相互接続するよう形成される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
３次元集積回路を形成するための代替的な方式は、ダイを接合することである。従来、２つのダイを一緒に接合するには、各々のダイがパッケージ基板上に接合され、次いで、パッケージ基板同士が一緒に接合されてパッケージを形成する。公知の方法は、パッケージ・イン・パッケージ（package-in-package; PIP）接合とパッケージ・オン・パッケージ（package-on-package; POP）接合とを含む。しかし、これらの接合方法には欠点がある。一般的にダイより大きいパッケージ基板の使用により、最終パッケージのサイズがどのダイよりも増加してしまう。これは望ましくない場合がある。さらに、従来のパッケージング方式では、成形化合物（molding compound）が用いられる。しかし、高性能用途では、相当量の熱がダイに発生し、しばしば良好な熱導体でない成形化合物は、熱放散の効果を減少させてしまうことがある。
【課題を解決するための手段】
【０００７】
本発明の一局面に従うと、集積回路構造は、底部ダイと、底部ダイに接合され、底部ダイより小さいサイズを有する上部ダイと、底部ダイおよび上部ダイの上にある成形化合物とを含む。成形化合物は、上部ダイの縁部に接触する。底部ダイの縁部が成形化合物のそれぞれの縁部と垂直方向に整列する。
【０００８】
他の実施例も開示される。
この開示およびその利点のより完全な理解のために、添付の図面と併せて解釈される以下の記載を参照する。
【図面の簡単な説明】
【０００９】
【図１】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図２】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図３】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図４】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図５】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図６】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図７】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図８】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図９】実施例に従ったパッケージアセンブリの製造の中間段階の図である。
【図１０】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１１】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１２】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１３】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１４】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１５】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１６】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【図１７】さらなるパッケージアセンブリの製造の中間段階の図であって、さらなるパッケージアセンブリから成形化合物が除去される図である。
【発明を実施するための形態】
【実施例】
【００１０】
実施例の製造および使用が以下に詳細に論じられる。しかしながら、当該実施例は、様々な特定の文脈において具現化され得る多くの適用可能な発明の概念を提供する。論じられる特定の実施例は、単にパッケージ構造を製造および使用する特定の態様を例示するのみである。
【００１１】
新規なパッケージ構造およびその形成方法が示される。ある実施例の製造の中間段階が示される。次いで実施例の変形例が論じられる。さまざまな図および例示的な実施例を通じて、同様の参照番号は同様の要素を指定するのに用いられる。
【００１２】
図１は、上部ダイ１０を底部ウエハ１２上に接合して積層構造を形成することを示す。接合の前に、底部ウエハ１２はキャリア８上に搭載され得る。上部ダイ１０および底部ウエハ１２の両方は中に、相補型金属酸化膜半導体（CMOS）トランジスタといった集積回路（図示せず）を含み得る。上部ダイ１０は、フリップチップボンディングによって底部ウエハ１２に接合され得るが、ワイヤーボンディングが用いられてもよい。上部ダイ１０は、底部ウエハ１２の底部ダイ１４（図１に図示せず。図６参照）のサイズより小さいサイズを有し得る。アンダーフィル（図示せず）が、上部ダイ１０と底部ウエハ１２との間の空間に充填され得、接合部を保護する。
【００１３】
図２を参照して、ウエハレベル成形（wafer-level molding）が行われ、成形化合物１６が、例えばスピンコーティングまたは印刷（printing）を用いて上部ダイ１０と底部ウエハ１２とを覆うよう成形される。成形化合物１６は、平坦な上面を有する。ある実施例では、成形化合物１６は、積層構造の保護を提供し、最終構造内に残る。よって、成形化合物１６は、例えば樹脂などの一般的に用いられる成形化合物材料を用いることができる。代替的な実施例では、成形化合物１６は、その後のプロセスのステップで除去され、例えば、ろう（wax）および粘着剤（接着剤）などの再利用可能な材料を用いてもよい。再利用可能な材料は、除去された後、収集されて再度用いられ得る。よって、成形化合物１６を再利用可能な材料１６とも称する。
【００１４】
図２では、再利用可能な材料１６は、ダイシングテープがその上に搭載されるように一時的な平坦面を提供する。図３は、成形化合物１６上に搭載されるダイシングテープ１９を示す。ダイシングテープ１９は、自身の中にダイシングフレーム１７を含み得る。ダイシングテープ１９は、搭載された後、成形化合物１６に接着される。次に、図４に示されるように、キャリア８が、底部ウエハ１２から剥離される。ある実施例では、キャリア８は、紫外線（UV）接着剤によって底部ウエハ１２に接着され、よってUV接着剤を紫外線にさらすことで剥離され得る。他の実施例では、化学物質がキャリア８と底部ウエハ１２との間の接着剤を取り除くように用いられ得る。
【００１５】
図５は、積層構造のダイシングを示す。積層構造から切り取られた積層ダイの一片（以下ウエハレベル成形ユニット１８と称する）の断面図が図６に示される。得られたウエハレベル成形ユニット１８では、上部ダイ１０は、上および横側から成形化合物１６に覆われる。しかし、図５に示される底部ウエハ１２から切り取られた底部ダイ１４は、成形化合物１６によって上側からのみ覆われる。成形化合物１６の縁部は、底部ダイ１４の縁部と整列する。成形化合物１６が底部ダイ１４の縁部上に延伸しないので、ウエハレベル成形ユニット１８の水平方向のサイズは、底部ダイ１４の水平方向のサイズと等しくなり、成形化合物１６が底部ダイ１４の縁部に延伸して接触する場合の底部ダイ１４の水平方向のサイズより小さくなることがわかる。
【００１６】
図７を参照して、ウエハレベル成形ユニット１８は、パッケージ基板２０上に接合される。このボンディングはフリップチップボンディングであってもよい。この場合、バンプボール（bump ball）（図示せず）が、図６に示される底部ダイ１４の底部側の上に予め搭載され得る。代替的には、バンプボールは、ボンディングが行われる前にパッケージ基板２０の上面の上に予め搭載してもよい。代替的な実施例では、ウエハレベル成形ユニット１８は、ワイヤボンディングによってパッケージ基板２０上に接合されてもよい。
【００１７】
図８を参照して、パッケージ成形（package molding）が行われ、成形化合物２４が、ウエハレベル成形ユニット１８およびパッケージ基板２０上に成形される。はんだボールであるボールグリッドアレイ（Ball-grid-array; BGA）ボール３２もパッケージ基板２０上に搭載される。次に、図９に示されるように、シンギュレーション（singulation）が行われ、パッケージ成形ユニット（package-molded unit）２６が、図８に示される構造から切り取られる。上部ダイ１０を底部ダイ１４に接合するとともに、底部ダイ１４をパッケージ基板３０（図７に示されるパッケージ基板２０から切り取られた一片）に接合するために用いられるはんだボールまたはワイヤも示される。ある実施例では、成形化合物１６および２４は、異なる材料を含み、そのため、見ることができる界面２８が成形化合物１６と２４との間に観察され得る。代替的な実施例では、成形化合物１６および２４は、同じ材料から形成される。しかし、成形化合物１６および２４は異なる時間に適用されるため、界面２８は、見ることができないこともあるが、それでも見ることが可能であり得る。また、パッケージ基板３０は、成形化合物２４の縁部に垂直方向に整列する縁部を有する。
【００１８】
パッケージ成形ユニット２６では、上部ダイ１０および底部ダイ１４は、一緒に接合される前に、まずパッケージ基板の上に接合される必要がないということが分かる。その結果、必要とされるプロセスステップおよびパッケージ基板が少なくなる。最終パッケージのサイズも小さい。
【００１９】
図１０〜図１２は、代替的な実施例を示す。この実施例の始めのステップは、図１〜図７に示されたものと実質的に同じである。なお、図２に示されるステップでは、成形化合物１６は、再利用可能な材料で形成される。よって、図７に示されたステップが行われた後、ウエハレベル成形ユニット１８における再利用可能材料１６は、例えば、水または他の溶剤を用いて取り除かれる。望ましい溶剤は、再利用可能な材料のタイプによって決まる。結果得られる構造が、図１０に示される。再利用可能材料１６の除去によって、上部ダイ１０と底部ダイ４とは、例えば外気などの外部環境にさらされる。除去された再利用可能材料は、収集されて再利用され得る。再利用可能材料の再利用では、図１および図２に示されたプロセスのステップが、他の上部ダイおよび底部ウエハに対して繰り返され、収集された再利用可能材料は、図２に示されたものと同様の別の成形化合物を形成するよう再び成形され得る。
【００２０】
次に、図１１に示されるように、シンギュレーションが行われ、パッケージダイユニット（packaged die unit）３４が、図１０に示される構造から切り取られる。BGAボール３２も、図１０に示されるパッケージ基板２０から切り取られた一片であるパッケージ基板３０上に搭載される。その後のプロセスのステップでは、パッケージダイユニット３４は、図１２に示されるように、プリント回路基板（printed circuit board; PCB）３８などの他の構造に接合され得る。上部ダイ１０および／または底部ダイ１４を覆うように形成される成形化合物はない。よって、上部ダイ１０および底部ダイ１４は、より良好な熱放散能力を有し得る。単純さため、上部ダイ１０と底部ダイ１４との間のアンダーフィルと、底部ダイ１４とパッケージ基板３０との間のアンダーフィルとは、示されてない。
【００２１】
図１３〜図１７は、さらに別の実施例を示す。この実施例の始めのステップは、図１〜図４に示すものと実質的に同じであるため、ここでは繰り返さない。また、図２に示されるステップでは、成形化合物１６は、再利用可能材料で形成される。図４に示されるようなステップが行われた後、図１３に示されるステップが行われ、ダイシングフレーム１７に沿ったダイシングテープ１９が、再利用可能材料１６から取り外される。図１４では、図１３に示されたダイシングテープ１９と同じまたは異なり得るダイシングテープ４０が底部ウエハ１２に接着される。よって、図１３および図１４に示されたステップは、底部ウエハ１２および再利用可能材料１６を含む組み合わせ構造の一方の側から別の側にダイシングテープを再度搭載するステップと均等である。その結果、再利用可能材料１６は露出し、例えば水または他の溶剤を用いて除去される。結果として生じる構造が図１５に示される。
【００２２】
図１６を参照して、上部ダイ１０および底部ウエハ１２を含む積層構造が切り取られて、図１７に示される積層ダイ４４を形成する。次に、積層ダイ４４は取り上げられ、パッケージ基板２０に接合され、続いてアンダーフィル（図示せず）の供給と硬化が行われる。アンダーフィルは、積層ダイ４４とパッケージ基板２０との間の空間内に供給される。接合の詳細は図７について説明したのと実質的に同じであるため、ここでは繰り返さない。図１７に示されるステップが行われた後、結果得られる構造は、図１０に示されたものと実質的に同じである。その後、図１１および図１２に示されるプロセスのステップが行われ得る。
【００２３】
これらの実施例はいくつかの有利な特徴を有する。パッケージ基板を通すことなく、底部ウェハに直接的に上部ダイを接合することにより、パッケージのサイズが低減され得るとともに、プロセスの時間およびコストも低減される。これらの実施例は、キャリアの剥離、テスト、およびシンギュレーションなどといったプロセスのために一時的な平面が形成される、複数ダイの積層ソリューションを提供する。さらに、再利用可能な材料を用いることにより、製造コストがさらに低減される。さらに、成形化合物の除去によりパッケージアセンブリの熱放散能力が向上する。
【００２４】
以上、実施例およびその利点を詳細に記載したが、特許請求の範囲によって規定される本発明の精神及び範囲から逸脱しない限りにおいては、様々な変更、置換、および修正がなされ得ると理解されるべきである。さらに、本願の範囲は、明細書に記載されたプロセス、機器、製造、物質組成、手段、方法、およびステップの特定の実施例に限定されるものではない。当業者ならば、本願明細書に記載される対応する実施例と実質的に同様の機能または実質的に同様の結果を達成する現存または将来開発されるプロセス、機器、製造、物質組成、装置、方法、およびステップが、本発明に従って用いられてもよいということを本発明の開示内容から容易に理解するであろう。よって、特許請求の範囲は、このようなプロセス、機器、製造、物質組成、手段、方法、およびステップを自身の範囲内に含むよう意図される。また、各請求項は、個別の実施例を構成し、様々な請求項および実施例の組み合わせはこの発明の範囲内である。
【符号の説明】
【００２５】
８  キャリア
１０  上部ダイ
１２  ウエハ
１４  底部ダイ
１６、２４  成形化合物（または再利用可能な材料）
１７  ダイシングフレーム
１８  ウエハレベル成形ユニット
１９、４０  ダイシングテープ
２０、３０  パッケージ基板
２６  パッケージ成形ユニット
２８  見ることができる界面
３２  ボールグリッドアレイ（BGA）ボール
３４  パッケージダイユニット
３８  プリント回路板
４４  積層ダイ
【図１】
2011049560.tif 000003
【図２】
2011049560.tif 000004
【図３】
2011049560.tif 000005
【図４】
2011049560.tif 000006
【図５】
2011049560.tif 000007
【図６】
2011049560.tif 000008
【図７】
2011049560.tif 000009
【図８】
2011049560.tif 000010
【図９】
2011049560.tif 000011
【図１０】
2011049560.tif 000012
【図１１】
2011049560.tif 000013
【図１２】
2011049560.tif 000014
【図１３】
2011049560.tif 000015
【図１４】
2011049560.tif 000016
【図１５】
2011049560.tif 000017
【図１６】
2011049560.tif 000018
【図１７】
2011049560.tif 000019
【外国語明細書】
2011049560000001.pdf