(57)【要約】【課題】埋め込みビットラインと接合を安定的にコンタクトさせることができ、埋め込みビットラインとコンタクトされる接合の深さを均一に形成できる半導体装置およびその製造方法を提供する。【解決手段】本発明の半導体装置製造方法は、基板をエッチングして何れか１つの側壁がステアを有するトレンチを形成するステップと、前記ステアの表面下部に接合部を形成するステップと、前記接合部とコンタクトされる埋め込みビットラインを形成するステップと、を含むことを特徴とする。本発明は、垂直セル構造の埋め込みビットライン製造時に使用されるマスクの個数を顕著に減少させることができ、工程ステップを減少させ、行うことができるため工程の単純化および工程難易度、原価節減の側面で非常に有利である。【選択図】図３Ｇ
2011243942.tif 000002
【特許請求の範囲】
【請求項１】
何れか１つの側壁がステアを有する活性領域と、
前記ステアの表面下部に形成された接合部と、
前記接合部とコンタクトされた埋め込みビットラインと、
を備えることを特徴とする半導体装置。
【請求項２】
隣接する前記活性領域は、トレンチによって分離され、
前記埋め込みビットラインは、前記トレンチを一部埋め込むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記活性領域は、深さ方向に延長された第１トレンチと第２トレンチによって分離され、前記第１トレンチと第２トレンチの何れか１つの側壁が垂直プロファイルで整列され、他の１つの側壁が前記ステアを提供することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記埋め込みビットラインは、前記ステアの角をカバーする形態であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記接合部は、不純物がイオン注入されたソースまたはドレインを含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記埋め込みビットラインは、前記接合部とコンタクトされる金属膜を備えることを特徴とする請求項１に記載の半導体装置。
【請求項７】
基板をエッチングして何れか１つの側壁がステアを有するトレンチを形成するステップと、
前記ステアの表面下部に接合部を形成するステップと、
前記接合部とコンタクトされる埋め込みビットラインを形成するステップと、
を含むことを特徴とする半導体装置製造方法。
【請求項８】
前記接合部を形成するステップにおいて、
前記接合部は、イオン注入により形成されることを特徴とする請求項７に記載の半導体装置製造方法。
【請求項９】
前記トレンチを形成するステップは、
前記基板を１次トレンチエッチングでエッチングして第１トレンチを形成するステップと、
２次トレンチエッチングで前記第１トレンチの下の基板をエッチングして前記第１トレンチと連結される部分に前記ステアを提供する第２トレンチを形成するステップと、
を含むことを特徴とする請求項７に記載の半導体装置製造方法。
【請求項１０】
前記１次トレンチエッチングと２次トレンチエッチングは、非等方性エッチングで行われることを特徴とする請求項９に記載の半導体装置製造方法。
【請求項１１】
前記２次トレンチエッチングは、前記基板をチルトさせて行われることを特徴とする請求項９に記載の半導体装置製造方法。
【請求項１２】
前記第１トレンチと第２トレンチの何れか１つの側壁は、垂直プロファイルで整列され、他の１つの側壁は、前記ステアを提供することを特徴とする請求項９に記載の半導体装置製造方法。
【請求項１３】
前記第２トレンチを形成するステップは、
前記第１トレンチの両側壁を覆うスペーサを形成するステップと、
前記基板をチルトさせるステップと、
前記チルトされた基板をエッチングするステップと、
を含むことを特徴とする請求項９に記載の半導体装置製造方法。
【請求項１４】
前記基板をチルトさせるステップでは、
前記基板が固定されたエッチング装備のステージをチルトさせることを特徴とする請求項１３に記載の半導体装置製造方法。
【請求項１５】
前記基板をチルトさせるステップでは、
エッチングに対して、前記スペーサのうち何れか１つのスペーサを影にするチルト角とすることを特徴とする請求項１３に記載の半導体装置製造方法。
【請求項１６】
前記チルト角は、
４〜１０°の範囲であることを特徴とする請求項１５に記載の半導体装置製造方法。
【請求項１７】
前記スペーサは、酸化膜または窒化膜を備えることを特徴とする請求項１３に記載の半導体装置製造方法。
【請求項１８】
前記埋め込みビットラインを形成するステップは、
前記接合部が形成された構造の全面にブロッキング膜を形成するステップと、
前記トレンチを一部埋め込む第１導電膜を形成するステップと、
前記ブロッキング膜をエッチングして前記ステアの一部を露出させるステップと、
前記露出したステアの下の前記接合部と連結される第２導電膜を形成するステップと、
を含むことを特徴とする請求項７に記載の半導体装置製造方法。
【請求項１９】
前記ステアの一部を露出させるステップでは、
前記ブロッキング膜を乾式エッチングすることを特徴とする請求項１８に記載の半導体装置製造方法。
【請求項２０】
前記ステアの一部を露出させるステップでは、
前記ステアの上部面および側壁をオープンさせることを特徴とする請求項１８に記載の半導体装置製造方法。
【請求項２１】
前記第１導電膜と第２導電膜を形成するステップでは、
蒸着およびエッチバックの順序で行われることを特徴とする請求項１８に記載の半導体装置製造方法。
【請求項２２】
基板をエッチングして第１トレンチを形成するステップと、
前記第１トレンチの何れか１つの側壁および底の一部を露出させる犠牲膜を形成するステップと、
前記露出した第１トレンチの底の一部をエッチングして前記第１トレンチとの連結部分にステアを提供する第２トレンチを形成するステップと、
前記ステアの表面下部に接合部を形成するステップと、
前記接合部とコンタクトされる埋め込みビットラインを形成するステップと、
を含むことを特徴とする半導体装置製造方法。
【請求項２３】
前記接合部を形成するステップにおいて、
前記接合部は、イオン注入により形成されることを特徴とする請求項２２に記載の半導体装置製造方法。
【請求項２４】
前記犠牲膜を形成するステップは、
前記第１トレンチの両側壁を覆うバッファ膜とスペーサを形成するステップと、
前記第１トレンチをギャップフィルするフィーリング膜を形成するステップと、
前記バッファ膜とスペーサの一部を除去して前記第１トレンチの何れか１つの側壁および底の一部を露出させるリセスを形成するステップと、
を含むことを特徴とする請求項２２に記載の半導体装置製造方法。
【請求項２５】
前記バッファ膜とスペーサを形成するステップは、
酸化膜と金属性膜を積層するステップと、
前記金属性膜と酸化膜をエッチバックするステップと、
を含むことを特徴とする請求項２４に記載の半導体装置製造方法。
【請求項２６】
前記バッファ膜が酸化膜を備え、前記スペーサがチタニウム窒化膜を備えることを特徴とする請求項２４に記載の半導体装置製造方法。
【請求項２７】
前記フィーリング膜を形成するステップは、
前記バッファ膜とスペーサが形成された第１トレンチをギャップフィルするまで全面に酸化膜を形成するステップと、
前記酸化膜の上部面が前記バッファ膜の上部面より低いように前記酸化膜を平坦化するステップと、
を含むことを特徴とする請求項２４に記載の半導体装置製造方法。
【請求項２８】
前記リセスを形成するステップは、
前記フィーリング膜を含んだ全面にポリシリコン膜を形成するステップと、
前記ポリシリコン膜にチルトイオン注入を実施するステップと、
前記ポリシリコン膜の非イオン注入領域を除去するステップと、
残留する前記ポリシリコン膜をバリアとして前記スペーサとバッファ膜の一部を除去するステップと、
を含むことを特徴とする請求項２４に記載の半導体装置製造方法。
【請求項２９】
前記第１トレンチおよび第２トレンチを形成するステップは、
非等方性エッチングで行われることを特徴とする請求項２２に記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および製造方法に関するもので、特に埋め込みビットラインを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
メモリ装置（Ｍｅｍｏｒｙ  Ｄｅｖｉｃｅ）の高集積化による微細化の限界を克服するために、４Ｆ（Ｆ：Ｍｉｎｉｍｕｍ  ｆｅａｔｕｒｅ  ｓｉｚｅ）構造を有する３次元セル（３Ｄ  Ｃｅｌｌ）の開発が進行中にある。３次元セルは垂直セル（Ｖｅｒｔｉｃａｌ  Ｃｅｌｌ）が知られている。
【０００３】
垂直セルは、ピラー（Ｐｉｌｌａｒ）構造の活性領域、活性領域を分離させるトレンチ（Ｔｒｅｎｃｈ）を一部埋め込む埋め込みビットライン（Ｂｕｒｉｅｄ  Ｂｉｔｌｉｎｅ）、及び活性領域の側壁に形成された垂直型ゲート（Ｖｅｒｔｉｃａｌ  ｇａｔｅ）を含む。
【０００４】
図１は、従来技術による半導体装置の垂直セルを図示した図である。
【０００５】
図１を参照すれば、基板１１上に複数の活性領域１２が形成される。活性領域１２は、複数の側壁を有し、各側壁は垂直プロファイル（Ｖｅｒｔｉｃａｌ  ｐｒｏｆｉｌｅ）を有する。隣接する活性領域１２を分離するトレンチ１３内部に埋め込みビットライン１４が埋め込まれている。活性領域１２には接合部（ｊｕｎｃｔｉｏｎｓ）１５が形成される。接合部１５は、埋め込みビットライン１４とコンタクトされる。接合部１５と埋め込みビットライン１４間のコンタクト部を提供する絶縁膜１６が活性領域１２とハードマスク膜１７の表面を覆っている。
【０００６】
接合部１５と安定的にコンタクトされる金属性（ｍｅｔａｌｌｉｃ）の埋め込みビットライン１４を形成するためには、活性領域１３の何れか１つの側壁（Ｏｎｅ−Ｓｉｄｅｗａｌｌ）の一部に接合部１５が形成されなければならない。さらに、埋め込みビットライン１４がトレンチ１３の底部を埋め込む形態であるため、接合部１５の高さが活性領域１２の側壁の下部に位置しなければならない。
【０００７】
しかし、半導体工程の特性上、活性領域１２の何れか１つの側壁の一部を用いる非対称化の工程は途方もない数のマスク（ｍａｓｋ）と工程ステップ（ｓｔｅｐ）を用いなければならない。特に微細化がよりさらに進むに伴い反復されるマスク作業での誤整列（ｍｉｓ−ａｌｉｇｎ）は、活性領域１２の何れか１つの側壁の一部だけオープンさせるには力不足となる。また、ストリップ（ｓｔｒｉｐ）、蒸着（ｄｅｐｏｓｉｔｉｏｎ）、及びエッチング（ｅｔｃｈ）工程など難易度が高い工程を繰り返すことに伴い、歩留まり確保の側面で非常に不利である。
【０００８】
そして、活性領域１２間の間隔が狭く、活性領域１２が一定の高さを有して形成されるため、活性領域１２の何れか１つの側壁の一部に接合部１５を形成するのがかなり難しい。よく知られたイオン注入（ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ）を適用したとしても接合部１５を形成するためにはチルトイオン注入（Ｔｉｌｔ  ｉｍｐｌａｎｔ）を適用するほかない。チルトイオン注入はチルト角度（Ｔｉｌｔ  ａｎｇｌｅ）が必要である。したがって、チルトイオン注入時にシャドウ効果（Ｓｈａｄｏｗ  ｅｆｆｅｃｔ）によって所望の位置にイオン注入を行うことができないという問題がある。また、シャドウ効果によって接合部１５の深さが均一でない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は埋め込みビットラインと接合部を安定的にコンタクトさせることができる半導体装置およびその製造方法を提供することにその目的がある。
【００１０】
また、本発明の他の目的は埋め込みビットラインとコンタクトされる接合部の深さを均一に形成することができる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するための半導体装置は、何れか１つの側壁がステア（Ｓｔａｉｒ）を有する活性領域と、前記ステアの表面下部に形成された接合部と、前記接合部とコンタクトされた埋め込みビットラインとを備えることを特徴とし、隣接する前記活性領域がトレンチによって分離され、前記埋め込みビットラインが前記トレンチを一部埋込することを特徴とする。前記活性領域が、深さ方向に延長された第１トレンチと第２トレンチによって分離され、前記第１トレンチと第２トレンチの何れか１つの側壁が垂直プロファイルで整列され、他の１つの側壁が前記ステアを提供するのを特徴とする。
【００１２】
そして、本発明の半導体装置製造方法は、基板をエッチングして何れか１つの側壁がステアを有するトレンチを形成するステップと、前記ステアの表面下部に接合部を形成するステップと、前記接合部とコンタクトされる埋め込みビットラインを形成するステップとを含むことを特徴とする。前記接合部を形成するステップが、イオン注入（Ｉｍｐｌａｎｔ）を用いることを特徴とする。前記トレンチを形成するステップが、前記基板を１次トレンチエッチングでエッチングして第１トレンチを形成するステップと、２次トレンチエッチングで前記第１トレンチの下の基板をエッチングして前記第１トレンチと連結される部分に前記ステアを提供する第２トレンチを形成するステップとを含むことを特徴とする。前記１次トレンチエッチングと２次トレンチエッチングが、非等方性エッチングで行われることを特徴とする。前記２次トレンチエッチングが、前記基板をチルトさせて行われることを特徴とする。
【００１３】
また、本発明の半導体装置製造方法が、基板をエッチングして第１トレンチを形成するステップと、前記第１トレンチの何れか１つの側壁および底の一部を露出させる犠牲膜を形成するステップと、前記露出した第１トレンチの底の一部をエッチングして前記第１トレンチとの連結部分にステアを提供する第２トレンチを形成するステップと、前記ステアの表面下部に接合を形成するステップと、前記接合とコンタクトされる埋め込みビットラインを形成するステップとを含むことを特徴とする。
【発明の効果】
【００１４】
上述した本発明は、垂直セル構造の埋め込みビットライン製造時に用いられるマスクの個数を顕著に減少させることができ、工程ステップを減少させて行うことができるため、工程単純化および工程難易度、原価節減の側面から非常に有利である。
【００１５】
マスク作業の単純化に伴い限界で見なされた４０ｎｍ級よりさらに高集積メモリ装置に適用が可能となる。
【００１６】
ウエハのチルト角度、ブロッキング膜の厚さおよびスペーサエッチングのエッチングターゲットなどを制御することによって埋め込みビットライン形成部位の露出するステア（Ｓｔａｉｒ）の大きさを制御することができるため、コンタクト抵抗の改善などに効果的であり、既存で使用されるすべての装備をそのまま活用することができる。
【００１７】
埋め込みビットライン物質として多様な金属系薄膜の活用が可能であり、トレンチ内部での埋め込みビットラインの分離にも非常に有利である。
【図面の簡単な説明】
【００１８】
【図１】従来技術による半導体装置を図示した図である。
【図２】本発明の第１実施形態による半導体装置の構造を図示した図である。
【図３Ａ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｂ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｃ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｄ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｅ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｆ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｇ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｈ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｉ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図３Ｊ】本発明の第１実施形態による半導体装置製造方法を図示した図である。
【図４】本発明の第２実施形態による半導体装置の構造を図示した図である。
【図５Ａ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｂ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｃ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｄ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｅ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｆ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｇ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｈ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｉ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｊ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｋ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｌ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｍ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【図５Ｎ】本発明の第２実施形態による半導体装置製造方法を図示した図である。
【発明を実施するための形態】
【００１９】
以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の最も好ましい実施例を、添付図面を参照して説明する。
【００２０】
図２は、本発明の第１実施形態による半導体装置の構造を図示した図である。
【００２１】
図２を参照すれば、基板２１Ｂに隣接する複数個の活性領域１１０を分離するトレンチ１０５が形成される。トレンチ１０５は、深さ方向に延長された第１トレンチ２４と第２トレンチ２６からなる二重トレンチ構造である。活性領域１１０は、複数個の側壁を有し側壁のうち何れか１つの側壁がステア１０６（Ｓｔａｉｒ：段または段差部ともいえる）を有する。
【００２２】
トレンチ１０５の観点から見ればトレンチ１０５の何れか１つの側壁がステア１０６を有する。ステア１０６の表面下部に接合部２７が形成され、接合部２７とコンタクトされた埋め込みビットライン１０８が形成される。接合部２７は、不純物がイオン注入されたソースまたはドレインを備える。埋め込みビットライン１０８は、活性領域１１０間のトレンチ１０５を一部埋め込む。埋め込みビットライン１０８は、第１導電膜２９と第２導電膜３０を備える。埋め込みビットライン１０８は、第２導電膜３０によってステア１０６の角をカバーする形態である。第１導電膜２９は、ポリシリコン膜を備える。第２導電膜３０は、金属膜を備える。半導体装置は、活性領域１１０の側壁を覆い接合部２７を一部露出させるブロッキング膜２８Ａ、２８Ｂをさらに備える。活性領域１１０の表面上部にはパッド膜パターン２２Ａとハードマスク膜パターン２３が積層されている。
【００２３】
図３Ａないし図３Ｊは、第１実施形態による半導体装置製造方法を図示した図である。
【００２４】
図３Ａに図示したように、基板２１上にパッド膜２２を形成する。基板２１はシリコン基板を含む。パッド膜２２は、酸化膜、窒化膜、及びポリシリコン膜のうちから選択された少なくとも何れか１つを含む。例えば、パッド膜２２は、二重膜を備える。二重膜は、酸化膜と窒化膜を積層したり、または酸化膜とポリシリコン膜を積層して形成することができる。
【００２５】
パッド膜２２上にハードマスク膜パターン２３を形成する。ハードマスク膜パターン２３を形成する方法は、パッド膜２２上にハードマスク膜を形成した後、トレンチマスク（図示せず）をエッチング障壁としてハードマスク膜をエッチングする。ハードマスク膜パターン２３は、後続の２回のトレンチエッチング工程のために十分な厚さを有さなければならない。さらに、後続のチルトエッチング工程時に完全なプロファイルが確保されうる十分なエッチング抵抗性と選択比を有さなければならない。ここで、チルトエッチングは、トレンチエッチング工程のうち２次トレンチエッチング工程を意味する。好ましくは、ハードマスク膜パターン２３は、酸化膜または窒化膜を備える。
【００２６】
図３Ｂに図示したように、ハードマスク膜パターン２３をエッチング障壁として１次トレンチエッチング工程（Ｆｉｒｓｔ  Ｔｒｅｎｃｈ  ｅｔｃｈ  ｐｒｏｃｅｓｓ、１０１）を行う。例えば、ハードマスク膜パターン２３をエッチング障壁としてパッド膜２２をエッチングし、連続して基板２１を一定深さエッチングして第１トレンチ２４を形成する。第１トレンチ２４は、ライン形態のトレンチを含む。
【００２７】
１次トレンチエッチング工程１０１は、直進性を有する非等方性（異方性）エッチング（Ａｎｉｓｏｔｒｏｐｉｃ  ｅｔｃｈ）を含む。これに伴い１次トレンチエッチング工程１０１は、垂直エッチング（Ｖｅｒｔｉｃａｌ  ｅｔｃｈ）となる。基板２１がシリコン基板である場合、非等方性エッチングは、Ｃｌ２またはＨＢｒガスを単独で使用したり、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ  ｄｒｙ  ｅｔｃｈ）を含むことができる。
【００２８】
第１トレンチ２４は、設定された最終トレンチの深さのおよそ１／２の深さを有することができる。残り１／２の深さは、後続する第２トレンチによって決定される。第１トレンチ２４の側壁は、垂直プロファイル（Ｖｅｒｔｉｃａｌ  ｐｒｏｆｉｌｅ）を有する。第１トレンチ２４は、第１側壁Ｓ１、第２側壁Ｓ２、および底面Ｂ１を有する。第１側壁Ｓ１と第２側壁Ｓ２は、すべて垂直プロファイルを有する。第１トレンチ２４形成後に、基板は図面符号２１Ａとなる。パッド膜は、パッド膜パターン２２Ａとなる。第１トレンチ２４形成後に、ハードマスク膜パターン２３は、後続の２次トレンチエッチング工程でも耐えうるように十分な厚さが残らなければならない。
【００２９】
図３Ｃに図示したように、第１トレンチ２４の第１側壁Ｓ１と第２側壁Ｓ２に接するスペーサ２５を形成する。スペーサ２５は、第１トレンチ２４を含んだ全面に薄い厚さの絶縁膜を蒸着した後、エッチバックして形成する。スペーサ２５は、酸化膜または窒化膜を備える。例えば、スペーサ２５は、酸化シリコン（ＳｉＯ２）または窒化シリコン（Ｓｉ３Ｎ４）を含みうる。スペーサ２５の厚さは、後続して形成されるステアの幅を決定する。スペーサ２５は、パッド膜パターン２２Ａとハードマスク膜パターン２３の側壁にも形成される。
【００３０】
図３Ｄに図示したように、基板２１Ａを一定角度にチルト（傾斜）させる。基板２１Ａをチルトさせるためにエッチング装置のステージ１０３（Ｓｔａｇｅ）を用いる。すなわち、第１トレンチ２４が形成された基板２１Ａが固定配置されたステージ１０３を一定角度に傾けることによってチルト角度（ａ）を調節する。チルト角度（ａ）は、水平面１０２に対して４〜１０°の範囲を有する。
【００３１】
図３Ｅに図示したように、チルトされた基板２１Ａに対して２次トレンチエッチング工程１０４を行う。
【００３２】
２次トレンチエッチング工程１０４は、１次トレンチエッチング工程１０１と同一に直進性を有する非等方性エッチングを用いる。すなわち、エッチング剤（Ｅｔｃｈａｎｔ）の直進性はそのまま維持した状態でステージ１０３を傾けることによって基板２１Ａを一定角度チルトさせた後、２次トレンチエッチング工程１０４を行う。これに伴い２次トレンチエッチング工程１０４は、垂直エッチング（Ｖｅｒｔｉｃａｌ  ｅｔｃｈ）となる。この時、基板２１Ａがチルトされているため、一定領域がエッチングされない程度のシャドウ効果（Ｓｈａｄｏｗｉｎｇ  ｅｆｆｅｃｔ、１０４Ａ）が発生する。基板２１Ａがシリコン基板の場合、非等方性エッチングは、Ｃｌ２またはＨＢｒガスを単独で使用したり、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ  ｄｒｙ  ｅｔｃｈ）を含むことができる。
【００３３】
２次トレンチエッチング工程１０４によって第１側壁Ｓ１１、第２側壁Ｓ１２および底面Ｂ２を有する第２トレンチ２６が形成される。第２トレンチ２６が形成された基板は図面符号２１Ｂとなる。第２トレンチ２６形成時にシャドウ効果１０４Ａが発生しない領域ではスペーサがエッチングされうる。これに伴い、スペーサがエッチングされる部分で形成される第２トレンチ２６の第１側壁Ｓ１１は、第１トレンチ２４の第１側壁（図３Ｂの'Ｓ１'）に整列した垂直プロファイルを有する。スペーサ２５Ａが残留する部分で形成される第２トレンチ２６の第２側壁Ｓ１２はシャドウ効果１０４Ａによって第１トレンチ２４の第２側壁（図３Ｂの'Ｓ２'）と整列せず肩部（Ｓｈｏｕｌｄｅｒ）２６Ａを露出させる。第２トレンチ２６の第２側壁Ｓ１２は、傾斜プロファイル（Ｓｌｏｐｅ  ｐｒｏｆｉｌｅ）を有することができる。
【００３４】
第２トレンチ２６を形成する２次トレンチエッチング工程１０４は、左右非対称的なエッチングである。これに伴い、第２トレンチ２６の第１側壁Ｓ１１は、垂直プロファイルを有し、第２トレンチ２６の第２側壁Ｓ１２は、傾斜プロファイルを有する。第２トレンチ２６の第２側壁Ｓ１２の傾斜角度は、基板２１Ｂのチルト角度と同一である。第２トレンチ２６の底面Ｂ２もまた一定角度を有して傾斜しうる。第２トレンチ２６の底面Ｂ２の傾斜角度は、基板２１Ｂのチルト角度と同一でありうる。
【００３５】
図３Ｆに図示したように、基板２１Ｂを改めて水平に維持させる。ステージ１０３は省略するものとする。
【００３６】
基板２１Ｂが水平を維持した状態を説明すれば、第１トレンチ２４と第２トレンチ２６からなる二重構造のトレンチ１０５が形成される。第１トレンチ２４は、第１側壁Ｓ１と第２側壁Ｓ２が垂直プロファイルを有する。第２トレンチ２６の第１側壁Ｓ１１は垂直プロファイルを有し、第２側壁Ｓ１２は傾斜プロファイルを有する。第１トレンチ２４の第１側壁Ｓ１と第２トレンチ２６の第１側壁Ｓ１１は整列され垂直プロファイルを有する。第２トレンチ２６の肩部２６Ａが露出され、肩部２６Ａによって第１トレンチ２４と第２トレンチ２６の間にステア１０６が形成される。ステア１０６は、後続のイオン注入によって接合が形成される領域である。ステア１０６の上部側第１トレンチ２４の第２側壁Ｓ２にはスペーサ２５Ａが残留する。
【００３７】
上述したところによれば、トレンチ１０５は何れか１つの側壁にステア１０６が形成される。トレンチ１０５は、ビットラインが埋込される領域であり、特にトレンチ１０５の第２トレンチ２６にビットラインが埋め込まれる。トレンチ１０５によって複数の活性領域１１０が画定される。したがって、隣接する活性領域１１０はトレンチ１０５によって互いに分離される。活性領域１１０はピラー（Ｐｉｌｌａｒ）構造を有する。活性領域１１０は複数個の側壁を有し側壁のうち何れか１つの側壁がステア１０６を有する。
【００３８】
図３Ｇに図示したように、基板２１Ｂに対してイオン注入１０７を行う。これに伴い、ステア１０６にイオン注入１０７が行われる。イオン注入１０７は、Ｎ型不純物またはＰ型不純物を含む。Ｎ型不純物はリン（Ｐ）またはヒ素（Ａｓ）を含む。Ｐ型不純物はボロン（Ｂｏｒｏｎ）を含む。イオン注入１０７によってステア１０６の表面下部に接合部２７が形成される。ステア１０６が露出されているため、チルトイオン注入を行う必要がなく、直進性のイオン注入１０７を行っても接合部２７を容易に形成することができる。一方、トレンチ１０５の底にもイオン注入１０７が行われるが、接合部２７が形成される深さのイオン注入エネルギで行われるため、トレンチ１０５の底ではほとんどイオン注入が行われない。また、イオン注入されたとしても接合部２７と連結されず途切れて形成され、きわめて少量であるため、後続の洗浄工程などによって除去されうる。
【００３９】
次に不純物の活性化のためのアニールが行われる。これに伴い、第１トレンチ２４の第２側壁下部まで接合部２７が拡張されうる。
【００４０】
図３Ｈに図示したように、残留スペーサ２５Ａを除去する。次に、トレンチ１０５を含んだ全面にブロッキング膜２８を形成する。ブロッキング膜２８は酸化膜または窒化膜などの絶縁膜を含む。
【００４１】
ブロッキング膜２８上に第１導電膜２９を蒸着した後、エッチバックする。このエッチバック時に、ステア１０６上部のブロッキング膜２８が露出するようにエッチングターゲットおよび時間を調節する。ステア１０６上部のブロッキング膜２８が露出するようにエッチバックするため、第１導電膜２９は第２トレンチ２６をギャップフィルする形態になりうる。
【００４２】
図３Ｉに図示したように、ステア１０６の一部を露出させるようにブロッキング膜２８をエッチングする。ステア１０６の一部を露出させるために乾燥式エッチング方式を用いる。よく知られたエッチバック工程を適用することができる。エッチバック工程の特性によってブロッキング膜２８Ａはスペーサ形態で残留する。スペーサ形態のブロッキング膜２８Ａは、第１トレンチ２４の第２側壁に形成される。残りのブロッキング膜２８Ｂは、第１トレンチ２４の第１側壁、第２トレンチ２６の第２側壁、および第１側壁に形成されつつトレンチ１０５の底面に形成される。ステア１０６の一部が露出するため、接合部２７の一部が露出する。あわせて、第１導電膜２９に隣接するステア１０６の角が露出する。したがって、露出されるステア１０６の一部はステア１０６の表面および角を含む。
【００４３】
図３Ｊに図示したように、接合部２７とコンタクトされる第２導電膜３０を形成する。第２導電膜３０は金属膜を備える。第２導電膜３０はトレンチ１０５をギャップフィルするように全面に形成した後、エッチバックを行い形成する。
【００４４】
上述したように、第２導電膜３０を形成すれば第１導電膜２９と第２導電膜３０を備える埋め込みビットライン１０８が形成される。埋め込みビットライン１０８は、第２導電膜３０によって接合部２７とコンタクトされる。埋め込みビットライン１０８は、接合部２７とコンタクトされる部分を除外した残りの部分がブロッキング膜２８Ａ、２８Ｂによって基板２１Ｂおよび活性領域１１０と絶縁される。
【００４５】
第１実施形態の変形例として、接合部２７を形成するためのイオン注入１０７工程を第２導電膜３０形成の前に行うことができる。すなわち、図３Ｉまで行い、ステア１０６の一部を露出させた後に、イオン注入工程を行い、接合部２７を形成することもできる。その後、第２導電膜３０を形成して接合部２７とコンタクトさせる。
【００４６】
図４は本発明の第２実施形態による半導体装置を示した図である。
【００４７】
図４を参照すれば、基板４１Ｂに隣接する複数個の活性領域２１０を分離するトレンチ２０４が形成される。トレンチ２０４は深さ方向に延長された第１トレンチ４４と第２トレンチ５１からなる二重トレンチ構造である。活性領域２１０は複数個の側壁を有し側壁のうち何れか１つの側壁がステア２０５を有する。トレンチ２０４の観点から見ればトレンチ２０４の何れか１つの側壁がステア２０５を有する。ステア２０５の表面下部に接合部５２が形成され、接合部５２とコンタクトされた埋め込みビットライン２０７が形成される。接合部５２は、不純物がイオン注入されたソースまたはドレインを含む。埋め込みビットライン２０７は、活性領域２１０の間のトレンチ２０４を一部埋め込む。埋め込みビットライン２０７は、第１導電膜５４と第２導電膜５５を備える。第１導電膜５４はポリシリコン膜を備える。第２導電膜５５は金属膜を備える。第２導電膜５５はステア２０５の表面をカバーする。半導体装置は、活性領域２１０の側壁を覆い、接合部５２を一部露出させるブロッキング膜５３をさらに備える。活性領域２１０の表面上部にはパッド膜パターン４２Ａが形成されている。
【００４８】
図５Ａないし図５Ｎは、第２実施形態による半導体装置製造方法を示した図である。
【００４９】
図５Ａに図示したように、基板４１上にパッド膜４２を形成する。基板４１はシリコン基板を含む。パッド膜４２は酸化膜、窒化膜、及びポリシリコン膜のうちから選択された少なくとも何れか１つを含む。例えば、パッド膜４２は二重膜を備える。二重膜は、酸化膜と窒化膜を積層したり、または酸化膜とポリシリコン膜を積層して形成することができる。
【００５０】
パッド膜４２上にハードマスク膜パターン４３を形成する。ハードマスク膜パターン４３を形成する方法は、パッド膜４２上にハードマスク膜を形成した後、トレンチマスク（図示せず）をエッチング障壁としてハードマスク膜をエッチングする。ハードマスク膜パターン４３は、酸化膜または窒化膜を備える。
【００５１】
図５Ｂに図示したように、ハードマスク膜パターン４３をエッチング障壁として１次トレンチエッチング工程２０１（Ｆｉｒｓｔ  Ｔｒｅｎｃｈ  ｅｔｃｈ  ｐｒｏｃｅｓｓ）を行う。例えば、ハードマスク膜パターン４３をエッチング障壁としてパッド膜４２をエッチングし、連続してパッド膜パターン４２Ａをエッチング障壁として基板４１を一定深さエッチングし、第１トレンチ４４を形成する。第１トレンチ４４はライン形態のトレンチを備える。
【００５２】
１次トレンチエッチング工程２０１は、直進性を有する非等方性エッチング（Ａｎｉｓｏｔｒｏｐｉｃ  ｅｔｃｈ）を含む。これに伴い１次トレンチエッチング工程２０１は垂直エッチング（Ｖｅｒｔｉｃａｌ  ｅｔｃｈ）となる。基板４１がシリコン基板の場合、非等方性エッチングはＣｌ２またはＨＢｒガスを単独で使用したり、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ  ｄｒｙ  ｅｔｃｈ）を含むことができる。
【００５３】
第１トレンチ４４は、設定された最終トレンチ深さのおよそ１／２の深さを有することができる。残り１／２の深さは、後続する第２トレンチによって決定される。第１トレンチ４４の側壁は垂直プロファイル（Ｖｅｒｔｉｃａｌ  ｐｒｏｆｉｌｅ）を有する。第１トレンチ４４は、第１側壁Ｓ１、第２側壁Ｓ２、および底面Ｂ１を有する。第１側壁Ｓ１と第２側壁Ｓ２は、すべて垂直プロファイルを有する。第１トレンチ４４の形成の後に、基板は図面符号「４１Ａ」となる。パッド膜はパッド膜パターン４２Ａとなる。第１トレンチ４４の形成の後にハードマスク膜パターン４３は除去されうる。
【００５４】
図５Ｃに図示したように、第１トレンチ４４を含んだ全面にバッファ膜４５とスペーサ膜４６を順次形成する。バッファ膜４５は酸化膜を備える。スペーサ膜４６は金属性膜を備える。金属性膜はチタニウム窒化膜を備える。バッファ膜４５は、後続の２次トレンチエッチング時に均一なエッチングがなされるようにし、あわせてトレンチ側壁を保護する役割をする。スペーサ膜４６は湿式エッチングで一部を除去するための役割をする。
【００５５】
図５Ｄに図示したように、スペーサエッチングを行う。これに伴い、第１トレンチ４４の両側壁にバッファ膜パターン４５Ａとスペーサ４６Ａが形成される。スペーサエッチングは非等方性エッチングを用いる。非等方性エッチングはエッチバックを含む。
【００５６】
図５Ｅに図示したように、第１トレンチ４４内部をギャップフィルするフィーリング膜４７（Ｆｉｌｌｉｎｇ  ｌａｙｅｒ）を形成する。フィーリング膜４７は酸化膜を備える。フィーリング膜４７をギャップフィルするように形成した後にＣＭＰ工程（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等を介して平坦化する。この時、ＣＭＰ工程はパッド膜パターン４２Ａより低く制御することが好ましい。パッド膜パターン４２Ａを初期蒸着時から高く形成し、その効果を倍加させることができる。このように、フィーリング膜４７を形成すれば凹凸形態のモルフォルジ（ｕｎｅｖｅｎ  ｍｏｒｐｈｏｌｏｇｙ）が形成される。ＣＭＰ工程時にバッファ膜パターンとスペーサも一部除去され、各々図面符号「４５Ｂ」、「４６Ｂ」のように高さが低くなる。
【００５７】
図５Ｆに図示したように、凹凸形態のモルフォルジに応じて蒸着されるようにポリシリコン膜４８を薄く形成する。その後、２０〜４０°のチルト角を与えてチルトイオン注入２０２を行う。
【００５８】
これに伴い、非イオン注入領域４８Ａが発生する。イオン注入が行われた領域と非イオン注入領域４８Ａの間には湿式エッチング時にエッチング率の差異によって非イオン注入領域４８Ａが簡単にエッチングされる。
【００５９】
図５Ｇに図示したように、湿式エッチングを行い、非イオン注入領域４８Ａを除去する。これに伴い、ポリシリコン膜４８の一部が除去され、第１トレンチ４４の何れか１つの側壁に形成されているバッファ膜パターン４５Ｂとスペーサ４６Ｂの上部が露出する。
【００６０】
図５Ｈに図示したように、露出されたスペーサ４６Ｂを選択的に除去する。このために湿式エッチングを行う。湿式エッチングはスペーサ４６Ｂがチタニウム窒化膜の場合、過酸化水素（Ｈ２Ｏ２）系のケミカルを用いる。上記のように、スペーサ４６Ｂを除去すれば第１リセス４９が形成される。スペーサ４６Ｂの厚さを制御すれば第１リセス４９の幅を広くまたは狭く調節することができる。残るスペーサは、図面符号「４６Ｃ」となる。ポリシリコン膜４８はスペーサ４６Ｂ除去時にバリアの役割をする。
【００６１】
図５Ｉに図示したように、露出したバッファ膜パターン４５Ｂを選択的に除去する。このために湿式エッチングを行う。湿式エッチングはバッファ膜パターン４５Ｂが酸化膜の場合、フッ酸（ＨＦ）系のケミカルを用いる。このように、バッファ膜パターン４５Ｂを除去すれば第２リセス５０が形成される。湿式エッチング時にポリシリコン膜４８で覆っている部位のバッファ膜パターン４５Ｃはスペーサが存在した側壁のバッファ膜パターンからエッチングされるため、エッチング完了後にも残存することになる。このような方法によって後続の第２トレンチの幅を制御することになる。バッファ膜パターン４５Ｂ除去時にフィーリング膜４７も一部除去されうる。これに伴い、図面符号４７Ａとともにフィーリング膜が残留する。
【００６２】
図５Ｊに図示したように、ポリシリコン膜４８を除去する。このために湿式エッチングを行う。ポリシリコン膜４８を除去すれば第２リセス５０の上部がオープンされる。第２リセス５０は、第１トレンチ４４の一部分だけ露出させる形態である。例えば、第２リセス５０は、第１トレンチ４４の何れか１つの側壁（第２側壁）と底の一部を露出させる。
【００６３】
上述したように、ポリシリコン膜４８蒸着、チルトイオン注入２０２、スペーサ４６Ｂ除去、バッファ膜パターン４５Ｂの除去の順序を行うとマスク作業なく行われるため、均一な制御が可能になって工程原価の節減の側面で非常に有利である。
【００６４】
図５Ｋに図示したように、２次トレンチエッチング工程２０３を行う。２次トレンチエッチング工程２０３はパッド膜パターン４２Ａ、フィーリング膜４７Ａ、バッファ膜パターン４５Ｃおよびスペーサ４６Ｃをエッチング障壁として用いる。２次トレンチエッチング工程２０４によって一定深さの第２トレンチ５１が形成される。
【００６５】
２次トレンチエッチング工程２０３は１次トレンチエッチング工程２０１と同一に直進性を有する非等方性エッチングを用いる。これに伴い２次トレンチエッチング工程２０３は垂直エッチング（Ｖｅｒｔｉｃａｌ  ｅｔｃｈ）となる。基板４１Ａがシリコン基板の場合、非等方性エッチングはＣｌ２またはＨＢｒガスを単独で使用したり、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ  ｄｒｙ  ｅｔｃｈ）を含むことができる。
【００６６】
２次トレンチエッチング工程２０３によって第１側壁Ｓ１１、第２側壁Ｓ１２、および底面Ｂ２を有する第２トレンチ５１が形成される。第２トレンチ５１が形成された基板は図面符号「４１Ｂ」となる。第２トレンチ５１の第２側壁Ｓ１２は第１トレンチ４４の第２側壁Ｓ２に整列した垂直プロファイルを有する。パッド膜パターン４２Ａ、フィーリング膜４７Ａ、バッファ膜パターン４５Ｃ、およびスペーサ４６Ｃに自己整列される第２トレンチ５１の第１側壁Ｓ１１は、第１トレンチ４４の第１側壁Ｓ１と整列（ａｌｉｎｅ）しない。第２トレンチ５１の第１側壁Ｓ１１は、垂直プロファイルを有する。
【００６７】
図５Ｌに図示したように、フィーリング膜４７Ａ、バッファ膜パターン４５Ｃおよびスペーサ４６Ｃを除去する。第１トレンチ４４と第２トレンチ５１から成る二重構造のトレンチ２０４が形成される。これに伴い、ステア２０５が形成される。第１トレンチ４４は第１側壁Ｓ１と第２側壁Ｓ２が垂直プロファイルを有する。第２トレンチ５１の第１側壁Ｓ１１は垂直プロファイルを有し、第２側壁Ｓ１２は垂直プロファイルを有する。第１トレンチ４４の第２側壁Ｓ２と第２トレンチ５１の第２側壁Ｓ１２は、整列して垂直プロファイルを有する。第１トレンチ４４と第２トレンチ５１の間にステア２０５（Ｓｔａｉｒ）が形成される。ステア２０５は、後続のイオン注入によって接合部が形成される領域である。ステア２０５を有するトレンチ２０４によって複数個の活性領域２１０が形成される。活性領域２１０は、トレンチ２０４によって互いに分離される。活性領域２１０は、複数個の側壁を有し側壁のうち何れか１つの側壁がステア２０５を有する。
【００６８】
その後、第１実施形態と同一に、接合部およびビットラインを形成する。
【００６９】
図５Ｍに図示したように、イオン注入２０６を行いステア２０５の表面下部に接合部５２を形成する。ステア２０５が露出しているため、チルトイオン注入を行う必要なく直進性のイオン注入２０６をブランケット（Ｂｌａｎｋｅｔ）で行っても接合部５２を容易に形成することができる。その後、不純物の活性化のためのアニール（ａｎｎｅａｌ）が行われる。イオン注入２０６はＮ型不純物またはＰ型不純物を含む。Ｎ型不純物はリン（Ｐ）またはヒ素（Ａｓ）を含む。Ｐ型不純物はボロン（Ｂｏｒｏｎ）を含む。
【００７０】
図５Ｎに図示したように、トレンチ２０４を含んだ全面にブロッキング膜５３を形成する。ブロッキング膜５３は、酸化膜または窒化膜などの絶縁膜を備える。
【００７１】
ブロッキング膜５３上に第１導電膜５４を蒸着した後エッチバックする。このエッチバック時にステア２０５上部のブロッキング膜５３が露出するようにエッチングターゲットおよび時間を調節する。ステア２０５上部のブロッキング膜５３が露出するようにエッチバックするため、第１導電膜５４は第２トレンチ５１をギャップフィルする形態となる。
【００７２】
ステア２０５の一部を露出させるようにブロッキング膜５３をエッチングする。ステア２０５の一部を露出させるために乾燥式エッチング方式を用いる。ステア２０５の一部が露出するため、接合部５２の一部が露出する。ブロッキング膜５３の一部は第１トレンチの第１側壁に残留し、残りブロッキング膜５３は第１トレンチ４４の第２側壁、第２トレンチ５１の第１、２側壁および底面に残留する。
【００７３】
そして、接合部５２とコンタクトされる第２導電膜５５を形成する。第２導電膜５５は金属膜を備える。第２導電膜５５はトレンチをギャップフィルするように全面に形成した後エッチバックを行って形成する。
【００７４】
上述したように、第２導電膜５５を形成すれば第１導電膜５４と第２導電膜５５を含む埋め込みビットライン２０７が形成される。埋め込みビットライン２０７は第２導電膜５５を介して接合部５２とコンタクトされる。埋め込みビットライン２０７は接合部５２とコンタクトされる部分を除外した残りの部分がブロッキング膜５３によって基板４１Ｂと絶縁される。
【００７５】
第２実施形態の変形例として、接合部５２を形成するためのイオン注入２０６工程を第２導電膜５５の形成前に実施することができる。すなわち、ステア２０５の一部を露出させるように第１導電膜５４およびブロッキング膜５３をエッチバックした後に、イオン注入工程を行い、接合部５２を形成することもできる。その後、第２導電膜５５を形成して接合部５２とコンタクトさせる。
【００７６】
前述した本発明は前述した実施形態および添付された図面によって限定されるものではなく、本発明の技術的思想に外れない範囲内で種々な置換、変形および変更が可能であるということが本発明が属する技術分野で通常の知識を有する者にあって明白であろう。
【符号の説明】
【００７７】
２１Ｂ  基板
２２Ａ  パッド膜パターン
２３  ハードマスク膜パターン
２４  第１トレンチ
２６  第２トレンチ
２７  接合部
２８Ａ、２８Ｂ  ブロッキング膜
２９  第１導電膜
３０  第２導電膜
１１０  活性領域
１０５  トレンチ
１０８  ビットライン
【図１】
2011243942.tif 000003
【図２】
2011243942.tif 000004
【図３Ａ】
2011243942.tif 000005
【図３Ｂ】
2011243942.tif 000006
【図３Ｃ】
2011243942.tif 000007
【図３Ｄ】
2011243942.tif 000008
【図３Ｅ】
2011243942.tif 000009
【図３Ｆ】
2011243942.tif 000010
【図３Ｇ】
2011243942.tif 000011
【図３Ｈ】
2011243942.tif 000012
【図３Ｉ】
2011243942.tif 000013
【図３Ｊ】
2011243942.tif 000014
【図４】
2011243942.tif 000015
【図５Ａ】
2011243942.tif 000016
【図５Ｂ】
2011243942.tif 000017
【図５Ｃ】
2011243942.tif 000018
【図５Ｄ】
2011243942.tif 000019
【図５Ｅ】
2011243942.tif 000020
【図５Ｆ】
2011243942.tif 000021
【図５Ｇ】
2011243942.tif 000022
【図５Ｈ】
2011243942.tif 000023
【図５Ｉ】
2011243942.tif 000024
【図５Ｊ】
2011243942.tif 000025
【図５Ｋ】
2011243942.tif 000026
【図５Ｌ】
2011243942.tif 000027
【図５Ｍ】
2011243942.tif 000028
【図５Ｎ】
2011243942.tif 000029