(57)【要約】【課題】本発明は、スレーブとマスターを容量結合しても、過渡応答の影響が少なく、データの判別の誤りが少ない、通信インターフェース回路を提供することを目的とする。【解決手段】インターフェース部１６に過渡応答補正部１７を設ける。この過渡応答補正部１７によって、容量結合に用いられるコンデンサによる過渡応答が軽減でき、誤りの少ないデータ通信を実現する。【選択図】図２
2011151664.tif 000002
【特許請求の範囲】
【請求項１】
複数スレーブが容量を介してマスターとバス接続する構成で、前記複数のスレーブ及び前記マスターが備える通信インターフェース回路であって、
前記容量に接続される送受信バッファ部と、前記送受信バッファ部の夫々のバッファに直列接続されたＯＮ／ＯＦＦスイッチと、から成る過渡応答補正部を有し、
前記スレーブ及び前記マスターの動作電圧をＶＤＤとしたとき、前記送受信バッファ部の受信バッファに入力される入力信号の中心をＶＤＤ／２とすることを特徴とする通信インターフェース回路。
【請求項２】
前記送受信バッファ部は、データの送信や受信を行わないとき出力がハイインピーダンスとなることを特徴とする請求項１に記載の通信インターフェース回路。
【請求項３】
前記送受信バッファ部は、入力と出力が抵抗器を介して接続されるトライステートバッファであることを特徴とする請求項１に記載の通信インターフェース回路。
【請求項４】
前記送受信バッファ部は、入力と出力が抵抗器を介して接続されるオペアンプであることを特徴とする請求項１に記載の通信インターフェース回路。
【請求項５】
前記複数スレーブは、バッテリ監視回路であることを特徴とする請求項１乃至４のいずれか１つに記載の通信インターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信用インターフェ-ス回路に関し、特にバッテリ監視回路等のバス接続配線（回線）に利用して有用な通信インターフェ-ス回路に関する。
【背景技術】
【０００２】
リチウムイオン電池等による大型のバッテリは、複数の小型のバッテリセルを組み合わせて構成される。そしてバッテリには、バッテリの過電圧、温度、過放電などを監視して、長寿命化を図るため、各バッテリセル単位もしくは、複数のバッテリセル毎にこれらの監視を行うバッテリ監視回路が設けられている。
【０００３】
バッテリを構成するバッテリセルの数が少ない場合は、バッテリ監視回路に加わる電圧は低く、耐圧については問題にならないので、１つのバッテリ監視回路で全てのバッテリセルの監視を行う等構成を簡易にすることが出来る。しかし車載用のバッテリ等大容量のバッテリでは多数のバッテリセルが直列に接続され、バッテリ監視回路には大きな電圧がかかる。そのためこのような場合には、バッテリ監視回路には耐圧を考慮した設計が必要となってくる。
【０００４】
バッテリ監視回路の構成の仕方としては、図６に示すように複数のバッテリセル毎にバッテリ監視回路を設けて、これらと各バッテリセルの端子を配線を用いて接続し、各バッテリ監視回路からの監視結果の出力は電流モードで伝達する。
【０００５】
図６では、バッテリ１０１を構成する複数のバッテリセル１０２−１〜１０２−ｎを２つのバッテリ監視回路のＩＣ１０３−１及び１０３−２によって監視している。そしてバッテリ監視回路のＩＣ１０３−１と１０３−２は、電流モードでマイコンに接続されている。
【０００６】
半導体回路間のデータ通信方法についての一技術が特許文献１に開示されている。この特許文献１のデータ通信方法では、信号レベルを「Ｈ」と「Ｌ」の他に、「Ｚ」（ハイインピーダンス）を用いて、３値信号として通信を行うことにより信号線を増やさずに、データ転送のスループットの向上を実現している。
【０００７】
大型のバッテリの場合、電流モードで接続した場合、耐圧の制限から１つのバッテリ監視回路のＩＣで全てのバッテリセルの監視を実施するのではなく、複数のバッテリ監視回路のＩＣによってバッテリセルの監視を行う構成とするのが一般的である。
【０００８】
各ＩＣの出力は電位差をもった信号であり、各バッテリ監視回路のＩＣの出力と出力先のマイコン等との接続は、この電位差を考慮した接続を行う必要がある。
このバッテリ監視回路のＩＣの出力と出力先の接続方法として、それぞれを１本の配線に容量結合して接続し、各バッテリ監視回路のＩＣの出力の電位差の影響を受けない構成とすることが考えられる。
【０００９】
図７には、バッテリ監視回路のＩＣの出力を容量結合で接続する際に受信側においてプルアップしたインターフェース回路と各部の信号波形が示されている。
同図（ｂ）には送信開始時（初期時間）の、同図（c）には送信開始からＣＲで決定される時定数τまで延ばした時間の信号波形が示されている。
【００１０】
この信号波形図（ｂ）と（ｃ）によれば、コンデンサ４００と抵抗器３０２ａは、入力側インターフェース回路２００から見ると、ハイパスフィルタを形成しているため、送信開始時はＶＤＤを中心とした信号となり、Ｃ及びＲの値で決まる時定数τに基づく収束時間で徐々にＶＤＤ／２を中心とした信号に収束してゆく。
【００１１】
よって信号の送信を開始してからしばらくの期間は、インバータ３０１ａは入力信号ＩＮＢが「Ｌ」のときも「Ｈ」と見なし、インバータ３０１ａの出力であるＯＵＴＢは、「Ｌ」を示すＧＮＤの電位一定となってしまう。このように、プルアップを行っただけでは、送信データを正確に受信することが出来ないという問題がある。
【００１２】
図８は、受信側においてプルダウンした場合を例を示す図である。この場合も同様の
問題がある。 
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−１８８９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は上述した問題に鑑み、容量結合を有するバッテリ監視回路において、過渡応答の影響によるデータの判別の誤りが少ない通信インターフェース回路を簡単な構成で提供することを目的とする。
【課題を解決するための手段】
【００１５】
本通信インターフェース回路は、複数スレーブとマスターが容量結合されたバス構成で、当該スレーブとマスターが備える通信インターフェース回路であって、前記容量に接続される入力若しくは出力バッファとなる送受信バッファ部と、前記送受信バッファ部の夫々のバッファに直列接続されたＯＮ/ＯＦＦスイッチと、から成る過渡応答補正部を有し、前記スレーブ及び前記マスターの動作電圧をＶＤＤとしたとき、前記送受信バッファ部の受信バッファに入力される入力信号の中心をＶＤＤ／２とすることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、スレーブ側（例えばバッテリ監視回路のＩＣ）とマスター側（例えばマスタコントローラ）とが容量結合されたバス接続配線で、過渡応答によるデータ判別の誤りが少ない通信インターフェースを簡単な構成で実現できる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態のバッテリ監視回路のＩＣの接続を示す図である。
【図２】バッテリ監視回路のＩＣの構成例を示す図である。
【図３】過渡応答補正部の第１実施例を示す図である。
【図４】図３の回路の各点における信号の波形を示す。
【図５】過渡応答補正部の第２実施例を示す図である。
【図６】複数のバッテリセル毎にバッテリ監視回路を設ける場合の構成例を示す図である。
【図７】従来の通信インターフェース回路であって、受信側をプルアップした場合の例を示す図である。
【図８】従来の通信インターフェース回路であって、受信側をプルダウンした場合の例を示す図である。
【発明を実施するための形態】
【００１８】
以下に図面を参照しながら本発明の実施形態について説明する。
図１は、本実施形態のバッテリ監視回路のＩＣの接続を示す図である。
図１に示すように、バッテリ１を構成するバッテリセル２−１〜２−ｎと１対１対応でバッテリ監視回路のＩＣ３−１〜３−ｎ（複数のスレーブ）が設けられ、各バッテリセル２−１〜２−ｎの過電圧、温度、過放電などを監視する。
【００１９】
そして各バッテリ監視回路のＩＣ３−１〜３−ｎは、直流成分カット用のコンデンサ４−１〜４−ｎを介して、マスタコントローラ６（マスター）が接続されているバス５に結合されている。
【００２０】
そして、１つのバッテリ監視回路のＩＣ３、例えばバッテリ監視回路のＩＣ３−ｎがマスタコントローラ６にバッテリセル２−ｎの監視結果を送信する際は、他のバッテリ監視回路のＩＣ３−１〜３−（ｎ−１）は、入力インピーダンスがハイインピーダンスのトライステート受信モードとなる。そして各バッテリ監視回路のＩＣ３−１〜３−ｎには固有のアドレスが付与されており、このアドレスと共に送信データをバス５に送出すると、受信モードとなっているマスタコントローラ６がこれを受信し、付与されているアドレスから送信元のバッテリ監視回路のＩＣ３−ｎ及びそのバッテリ監視回路のＩＣ３−ｎが監視しているバッテリセル２−ｎを認識する。
【００２１】
なお図１では、バッテリセル２とバッテリ監視回路のＩＣ３は、１対１対応の構成としているが、１つのバッテリ監視回路のＩＣ３が複数のバッテリセル２を監視する構成としても良い。
【００２２】
図２は、バッテリ監視回路のＩＣ３の構成例を示す図である。
図２のバッテリ監視回路のＩＣ３は、均等化部１１、セレクタ部１２、アナログ／デジタル変換部１３、制御部１４、メモリ部１５、インターフェース部１６、及び過渡応答補正部１７を備えている。尚、インターフェース部１６と過渡応答補正部１７とを併せて本発明部位である通信インターフェース回路１７ａと定義する。
【００２３】
均等化部１１は、制御部１４からの制御信号を受けて、バッテリ監視回路のＩＣ３の監視対象となっているバッテリセル２の電圧が他のバッテリセル２の電圧と同じになるように、バッテリセル２の電圧を調整するものである。
【００２４】
セレクタ部１２は、制御回路１４から出力される制御信号に基づいて、均等化部１１の出力及び温度センサの出力のどちらか一方を選択してアナログデジタル変換回路１３に出力するものである。
【００２５】
アナログ／デジタル変換部１３は、セレクタ１２から出力されるアナログ電圧をデジタル値に変換する変換回路である。
制御部１４は、バッテリ監視回路のＩＣ３全体の制御を司るものである。また制御部１４は、バッテリセル２の温度や端子間電圧の測定値の送信をマスタコントローラ６から要求されると、メモリ１５に蓄積されている値から送信データを生成し、これをインターフェース部１６に出力する。
【００２６】
メモリ１５は、アナログ／デジタル変換部１３から出力される測定値を制御部１４を介して蓄積するものである。またメモリ１５には、バッテリ監視回路のＩＣ３に設定されている固有のアドレスが記録されている。
【００２７】
通信インターフェース回路１７ａは、バッテリ監視回路のＩＣ３がデータをバス５に出力しないときは、バッテリ監視回路のＩＣ３の出力をハイインピーダンスとするものである。
【００２８】
過渡応答補正部１７は、過渡応答が発生しないよう出力電圧値の補正を行うものである。過渡応答補正部１７は、バッテリ監視回路のＩＣ３がデジタルデータを出力する際、送信信号の送信開始を中心からスタートさせるように補正を行う。この過渡応答補正部１７によって、バッテリ監視回路のＩＣ３の出力端子に接続されたデータ送信開始時の直流成分カット用のコンデンサ４による電位差を補正し、過渡応答を軽減する。これにより、動作電圧をＶＤＤとしたとき、受信側のマスタコントローラ６の通信インターフェース回路に入力される入力信号の中心をＶＤＤ／２とする。
【００２９】
図３は、過渡応答補正部１７の第１実施例を示す図である。
同図において、バッテリ監視回路のＩＣ３ａとマスタコントローラ６ａがコンデンサ４及びバス５を介して接続されている。そしてバッテリ監視回路のＩＣ３ａとマスタコントローラ６ａは、同じ構成の過渡応答補正部１７を備えている。
【００３０】
図３に示す過渡応答補正部１７は、スイッチ２１（２１ａ、２１ｂ）及び２２（２２ａ、２２ｂ）、インバータ２３（２３ａ、２３ｂ）及び２４（２４ａ、２４ｂ）及び抵抗器２５（２５ａ、２５ｂ）を有する。
【００３１】
バッテリ監視回路のＩＣ３ａがデータ送信時にＯＮとなるスイッチ２１aと２２bと、データ受信時にＯＮとなるスイッチ２２ａと２１ｂが並列に設けられ、またこのスイッチ２１及び２２を介してインバータ２３及び２４が設けられる構成となっている。またインバータ２３及び２４には並列に抵抗器２５が設けられている。
【００３２】
インバータ２３は、出力バッファとして機能し、またインバータ２４は、入力バッファとして機能するものである。またこのインバータ２３及び２４は、制御部１４からの制御信号によって出力がハイインピーダンスとなるもので、データ送信時には、インバータ２３がＯＮでインバータ２４がハイインピーダンスとなり、受信時にはインバータ２３がハイインピーダンスでインバータ２４がＯＮとなる。また上述したトライステート受信モード時には、インバータ２３、２４共に出力がハイインピーダンスとなっている。
【００３３】
抵抗器２５は、ＶＤＤ／２にするもので、図３に示すようにインバータ２３及び２４に並列に、インバータ２３及び２４の入力側と出力側を接続する形で設けられている。
この抵抗器２５を、バッテリ監視回路のＩＣ３ａとマスタコントローラ６ａの両方に設けることによって、送信信号と受信信号を送信開始時において、バス５の「Ｈ」の電圧をＶＤＤ、「Ｌ」の電圧をＧＮＤとしたとき、ＶＤＤ／２を中心とした信号として送信する。またマスターコントローラ６ａ側においても、ＶＤＤ／２を中心とした信号として受信する。
【００３４】
図４に図３の回路の各点における信号の波形を示す。同図は、バッテリ監視回路のＩＣ３ａからマスタコントローラ６ａにデータを送信した場合の波形を示している。
図４において、送信側のバッテリ監視回路のＩＣ３ａではＩＮＡの信号となるデータの出力をインターフェース部１６が行う。バッテリ監視回路のＩＣ３ａの動作電圧がＶＤＤのときこのＩＮＡの信号は、ＶＤＤ／２を中点として「Ｈ」を示す信号のときの電圧レベルがＶＤＤ、「Ｌ」を示す信号のときの電圧レベルがＧＮＤとなっている。
【００３５】
この信号ＩＮＡは、スイッチ２１ａ及びインバータ２３ａを介してバッテリ監視回路のＩＣ３の出力信号ＯＵＴＡとなる。
この出力信号ＯＵＴＡは、ＩＮＡの信号を反転したものとなり、中点はＩＮＡの信号と同様ＶＤＤ／２となる。この出力信号ＯＵＴＡが、コンデンサ４及びバス５を介して受信側の入力信号ＩＮＢとしてマスタコントローラ６ａに入力される。このときコンデンサ４によって、出力信号ＯＵＴＡが入力信号ＩＮＢとなる。また受信側のマスタコントローラ６ａでは、ＩＮＢは抵抗器２５ｂを介してインバータ２４ｂの出力側と接続されているので、マスタコントローラ６ａの動作電圧もＶＤＤとすると入力信号ＩＮＢの中点もＶＤＤ／２にとなる。
【００３６】
受信側のマスタコントローラ６ａ内では、入力信号ＩＮＢはインバータ２４ｂ及びスイッチ２２ｂを介して内部に出力される。この出力信号ＯＵＴＢは、インバータ２４ｂに入力される入力信号ＩＮＢが、ＶＤＤ／２を中点とした、「Ｈ」がＶＤＤ、「Ｌ」がＧＮＤの信号なので、インバータ２４ｂの出力である出力信号ＯＵＴＢもまた、ＶＤＤ／２を中点とした、「Ｈ」がＶＤＤ、「Ｌ」がＧＮＤの信号となる。
【００３７】
そしてインバータ２４ｂを介すので、図４に示すように出力信号ＯＵＴＢは、入力信号ＩＮＢを反転した信号となる。このように本実施形態の過渡応答補正部１７を備えたインターフェース回路１６を用いたバッテリ監視回路のＩＣ３ａでは、送信先のマスタコントローラ６ａとコンデンサ４を介して容量結合を行っても、コンデンサ４による過渡応答の影響が少なく、受信側でのデータの判別に誤りが少ない。また実現するに当たっては、過渡応答補正部１７は、抵抗器２５のみによる簡単な構成によって実現することが出来る。
【００３８】
次に本実施形態の過渡応答補正部１７を備えたインターフェース回路の別構成例について説明する。
図５は、図３の回路構成とは別例の構成のインターフェース回路を説明する図である。同図は、図３と比較するように描写されている。
【００３９】
同図では、バッテリ監視回路のＩＣ３ｂとマスタコントローラ６ｂがコンデンサ４及びバス５を介して接続されており、バッテリ監視回路のＩＣ３ｂとマスタコントローラ６ｂは同一の構成の過渡応答補正部１７を備えている。
【００４０】
図５に示すバッテリ監視回路のＩＣ３ｂ及びマスタコントローラ６ｂは、スイッチ６１（６１ａ、６１ｂ）及び６２（６２ａ、６２ｂ）、抵抗器６３（６３ａ、６３ｂ）、６４（６４ａ、６４ｂ）、６６（６６ａ、６６ｂ）、及び６８（６８ａ、６８ｂ）及びオペアンプ抵抗器６５（６５ａ、６５ｂ）及び６７（６７ａ、６７ｂ）を有する。これらのうちスイッチ６１及び６２は、図３のスイッチ２１及び２２と同じものなので説明は省略する。
【００４１】
抵抗器６４及び６８は、バッテリ監視回路のＩＣ３ｂとマスタコントローラ６ｂの入力インピーダンスや出力インピーダンスとなるものである。
オペアンプ６５はインターフェース回路１６の出力バッファ、またオペアンプ６７は入力バッファとなるものである。なおオペアンプ６５は、制御部１４からの制御信号に基づいて、データ受信時や上述したトライステート受信モード時には出力がハイインピーダンスとなる。
【００４２】
そしてオペアンプ６５及び６７のデータの入力に用いられていない方の入力端子は、バッテリ監視回路のＩＣ３ｂ側及びマスタコントローラ６ｂ側共統一されて、ＶＤＤ／２になっており、オペアンプの仮想接地を利用し、オペアンプの＋、−側共にＶＤＤ／２になっている。例えばバッテリ監視回路のＩＣ３ｂ側及びマスタコントローラ６ｂ側共、オペアンプ６５及び６７のデータの入力に＋入力を用いた場合は、全ての−入力はＶＤＤ／２にする。あるいはデータの入力に−入力を用いた場合には、全ての＋入力はＶＤＤ／２にする。
【００４３】
抵抗器６４及び６６は、コンデンサ４による過渡応答を補正するもので、図５に示すように、オペアンプ６５若しくは６７の入力側と出力側を接続する形で設けられている。
この図５に示す構成の過渡応答補正部１７を備えたバッテリ監視回路のＩＣ３ｂとマスタコントローラ６ｂにおいても、両者を容量結合しても過渡応答が補正され、データ受信側では受信開始時から正確にデータを受信することが出来る。
【００４４】
このように本実施形態によれば、スレーブ側とマスター側を容量結合しても、容量結合用のコンデンサによる過渡応答が軽減でき、誤りの低いデータ通信を実現できる。
【符号の説明】
【００４５】
１、１０１  バッテリ
２、１０２  バッテリセル
３、１０３  バッテリ監視回路のＩＣ
４、４００  コンデンサ
５        バス
６        マスタコントローラ
１１      均等化部
１２      セレクタ部
１３      アナログ／デジタル変換部
１４      制御部
１５      メモリ部
１６      インターフェース部
１７      過渡応答補正部
１７ａ    通信インターフェース回路
２１ａ、２１ｂ、２２ａ、２２ｂ  スイッチ
２３ａ、２３ｂ、２４ａ、２４ｂ、  ２０１、３０１ａ、３０１ｂ  インバータ
３０２ａ、３０２ｂ、６３ａ、６３ｂ、６４ａ、６４ｂ、６６ａ、６６ｂ、６８ａ、６８ｂ  抵抗器
６５ａ、６５ｂ、６７ａ、６７ｂ  オペアンプ
【図２】
2011151664.tif 000003
【図３】
2011151664.tif 000004
【図４】
2011151664.tif 000005
【図５】
2011151664.tif 000006
【図６】
2011151664.tif 000007
【図１】
2011151664.tif 000008
【図７】
2011151664.tif 000009
【図８】
2011151664.tif 000010