(57)【要約】【課題】電気特性の劣化を生じさせることなく、しかも素子本体の破損も防止し、端子電極と素子本体との接合強度を向上させたセラミック電子部品を簡便な方法で提供すること。【解決手段】相互に対向する端面４０，４２と、端面４０，４２に略垂直で相互に対向する第１側面４４，４６と、端面４０，４２および第１側面４４，４６に略垂直で相互に対向する第２側面４８，５０と、を持つ略直方体形状の素子本体４を有する積層セラミックコンデンサ２である。素子本体４の端面４０，４２から第１側面および第２側面の端面近くを覆うように、一対の端子電極６，８が形成してある。一対の第１側面４４，４６には、第２側面４８，５０に対して９０度未満の所定角度θを持って延在する複数の第１溝６０が、端子電極６，８と第１側面４４，４６との接続部に入り込むように形成されている。【選択図】図６
2011066308.tif 000002
【特許請求の範囲】
【請求項１】
相互に対向する端面と、前記端面に略垂直で相互に対向する第１側面と、前記端面および前記第１側面に略垂直で相互に対向する第２側面と、を持つ略直方体形状の素子本体と、
前記素子本体の端面から前記第１側面および第２側面の端面近くを覆うように、前記端面にそれぞれ形成してある一対の端子電極と、を有するセラミック電子部品であって、
一対の前記第１側面には、前記第２側面に対して９０度未満の所定角度を持って延在する複数の第１溝が、前記端子電極と前記第１側面との接続部に入り込むように形成されているセラミック電子部品。
【請求項２】
前記端面には、それぞれ第２溝が形成してあり、前記第２溝の深さは、前記第１溝の深さよりも小さい請求項１に記載のセラミック電子部品。
【請求項３】
前記第２溝の深さが２μｍ未満である請求項２に記載のセラミック電子部品。
【請求項４】
前記第１溝の深さが２〜１０μｍである請求項１または２に記載のセラミック電子部品。
【請求項５】
前記第１溝は、それぞれの第１側面に、３つ以上形成してある請求項１〜４のいずれかに記載のセラミック電子部品。
【請求項６】
前記第１溝の前記所定角度は、１０度以上である請求項１〜５のいずれかに記載のセラミック電子部品。
【請求項７】
一対の前記第２側面には溝が形成されておらず、一対の前記第２側面の内の一つが実装面となる請求項１〜６のいずれかに記載のセラミック電子部品。
【請求項８】
内部電極パターン層と共に、グリーンシートを積層して積層体を形成する工程と、
前記積層体を行列状に切断して略直方体形状のグリーンチップを形成する工程と、
前記グリーンチップを焼成して素子本体を得る工程と、
前記素子本体の対向する一対の端面に、それぞれ端子電極を形成する工程とを有し、
前記端子電極を形成する前に、前記素子本体における前記端面に略直交するように対向する二つの第１側面には、残りの二つの第２側面に対して９０度未満の所定角度を持って延在する複数の第１溝が形成されていることを特徴とするセラミック電子部品の製造方法。
【請求項９】
前記第１溝は、前記積層体を行列状に切断して略直方体形状のグリーンチップを形成する際に同時に形成される請求項８に記載のセラミック電子部品の製造方法。
【請求項１０】
前記第１溝は、前記積層体を、回転式切断刃により切断して略直方体形状のグリーンチップを形成する際に同時に形成される請求項８に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどのセラミック電子部品の構造と、その製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサなどのセラミック電子部品では、素子本体の内部に、内部電極層とセラミック層とが交互に積層してあり、内部電極層が露出する素子本体の両端面にそれぞれ端子電極が形成してある。素子本体の端面と端子電極との接合強度を上げるために、素子本体の端面に溝を形成することが提案されている（特許文献１）。
【０００３】
しかしながら、素子本体の焼結前に、素子本体の端面に溝を形成すると、素子本体を焼成後にアニールする際に、端面に引き出された内部電極が酸化するために、ｔａｎδが上昇するなど、電気特性の劣化が生じるなどの不具合がある。
【０００４】
また、素子本体の焼結後に、機械加工やレーザ加工などで溝を形成することは、焼結後には素子本体は脆くなっていることから、素子本体が破損するおそれがあったり、工程が煩雑になり好ましくない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２７７３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、このような実状に鑑みてなされ、その目的は、電気特性の劣化を生じさせることなく、しかも素子本体の破損も防止し、端子電極と素子本体との接合強度を向上させたセラミック電子部品を簡便な方法で提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係るセラミック電子部品は、
相互に対向する端面と、前記端面に略垂直で相互に対向する第１側面と、前記端面および前記第１側面に略垂直で相互に対向する第２側面と、を持つ略直方体形状の素子本体と、
前記素子本体の端面から前記第１側面および第２側面の端面近くを覆うように、前記端面にそれぞれ形成してある一対の端子電極と、を有するセラミック電子部品であって、
一対の前記第１側面には、前記第２側面に対して９０度未満の所定角度を持って延在する複数の第１溝が、前記端子電極と前記第１側面との接続部に入り込むように形成されている。
【０００８】
本発明に係るセラミック電子部品では、各端子電極が、素子本体の端面から第１側面および第２側面の端面近くを覆っている。しかも、第２側面に対して９０度未満の所定角度を持って延在する複数の第１溝が、前記端子電極と前記第１側面との接続部に入り込むように形成されている。そのため、端子電極は、素子本体の端面に対して強固に接合される。
【０００９】
しかも、第１溝は、第２側面に対して９０度未満の所定角度を持って延在するために、製造過程において、端子電極と素子本体との接合界面に入り込んだ気泡が、第１溝を通して抜けやすく、部品の実装時に爆ぜ（ハゼ）の原因となるおそれが少ない。
【００１０】
なお、第２側面に対して９０度の角度の第１溝では、端子電極と素子本体との接合界面に入り込んだ気泡は、第１溝を通して抜け難い。また、第２側面に対して平行な第１溝では、端子電極と素子本体との接合界面に入り込んだ気泡は、第１溝を通して抜け易いが、端子電極と素子本体との接合強度が弱くなる傾向にある。
【００１１】
好ましくは、前記端面には、それぞれ第２溝が形成してあり、前記第２溝の深さは、前記第１溝の深さよりも小さい。あるいは、前記端面には、溝は積極的には形成しないことが好ましい。たとえば素子本体の焼結前に、素子本体の端面に溝を形成すると、素子本体を焼成後にアニールする際に、端面に引き出された内部電極が酸化するために、ｔａｎδが上昇するなど、電気特性の劣化が生じるおそれがある。そのため、素子本体の端面には、できる限り、第２溝は形成しないことが好ましく、形成したとしても、第２溝の深さは、第１溝の深さよりも小さいことが好ましい。好ましくは第２溝の深さが２μｍ未満である。
【００１２】
好ましくは、第１溝の深さが２〜１０μｍである。このような溝深さである場合に、素子本体と端子電極との接合強度が向上する。
【００１３】
好ましくは、前記第１溝は、それぞれの第１側面に、３つ以上形成してある。端子電極と第１側面との間の接合界面に存在する第１溝の数を多くすることで、素子本体と端子電極との接合強度が向上する。
【００１４】
好ましくは、前記第１溝の前記所定角度は、１０度以上である。このような範囲の場合に、素子本体と端子電極との接合強度が向上すると共に、実装時の爆ぜなどを防止することができる。
【００１５】
好ましくは、一対の前記第２側面には前記第１溝および／または第２溝などの溝が形成されておらず平坦であり、一対の前記第２側面の内の一つが実装面となる。実装面に溝が形成されていないことから、実装時にハンダ成分のマイグレーションが生じるおそれが少なく、素子本体の実装面で短絡不良が生じるおそれが少ない。なお、実装面に溝が形成されていると、実装時において、溝にハンダのフラックスが入り込み、洗浄によっても除去することが難しい。フラックスが残存していると、ハンダ成分のマイグレーションを引き起こすおそれがある。
【００１６】
また、一対の第２側面の内、実装面と反対面にも、溝が形成されておらず平坦で平滑であることから、実装時の吸着ノズルにより良好に吸着可能であり、実装作業の自動化が容易である。実装面と反対面に溝が形成されていると、溝を通して空気が流通し、吸着ノズルによる吸着が不完全に成りやすく、実装ミスが生じやすくなる傾向にある。
【００１７】
本発明に係るセラミック電子部品の製造方法は、
内部電極パターン層と共に、グリーンシートを積層して積層体を形成する工程と、
前記積層体を行列状に切断して略直方体形状のグリーンチップを形成する工程と、
前記グリーンチップを焼成して素子本体を得る工程と、
前記素子本体の対向する一対の端面に、それぞれ端子電極を形成する工程とを有し、
前記端子電極を形成する前に、前記素子本体における前記端面に略直交するように対向する二つの第１側面には、残りの二つの第２側面に対して９０度未満の所定角度を持って延在する複数の第１溝が形成されていることを特徴とする。
【００１８】
この製造方法によれば、本発明に係るセラミック電子部品を容易に製造することができる。
【００１９】
好ましくは、前記第１溝は、前記積層体を行列状に切断して略直方体形状のグリーンチップを形成する際に同時に形成される。その場合には、第１溝を形成するための特別な工程を必要とすることなく、第１溝を形成することができる。なお、素子本体の焼結後に、機械加工やレーザ加工などで溝を形成することは、焼結後には素子本体は脆くなっていることから、素子本体が破損するおそれがあると共に、工程が煩雑になり好ましくない。
【００２０】
好ましくは、前記第１溝は、前記積層体を、回転式切断刃により切断して略直方体形状のグリーンチップを形成する際に同時に形成される。回転式切断刃を用いることで、所定角度の第１溝を容易に形成することができる。また、第１方向の切断に用いる回転式切断刃の回転速度などの諸条件を、第１方向と垂直な第２方向の切断に用いる回転式切断刃の諸条件に比較して異ならせてもよい。そのような手段を採用することにより、素子本体の第１側面には第１溝を形成すると共に、端面には第２溝を形成したり、あるいは端面には溝を全く形成しないようにすることも可能である。
【００２１】
たとえば切断刃の厚みが薄いほど、切断時の切断面（第１側面または端面となる部分）に形成される溝の深さが深くなり、回転速度が速いほど、溝の深さが深くなる傾向にある。また、切断速度を変化させることで、切断面に形成される溝の数を変化させることができる。あるいは、回転式切断刃の外径を変化させることで、溝の角度を変化させることができる。また、切断刃の刃先角度や形状を変化させることでも、溝の深さを調節することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２】図２は図１に示す積層セラミックコンデンサを製造する過程で得られるグリーン積層体の斜視図である。
【図３】図３は図２に示すグリーン積層体の要部断面図である。
【図４】図４は切断工程を示す斜視図である。
【図５】図５は研磨工程を示す概略図である。
【図６】図６（Ａ）は図１に示す積層セラミックコンデンサの概略斜視図、図６（Ｂ）および図６（Ｃ）は端子電極と溝との関係を示す一部断面側面図である。
【図７】図７（Ａ）および図７（Ｂ）は本発明の比較例に係る積層セラミックコンデンサにおいて、端子電極と溝との関係を示す一部断面側面図である。
【発明を実施するための形態】
【００２３】
以下、本発明を、図面に示す実施形態に基づき説明する。
まず、本発明の実施形態に係るセラミック電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
【００２４】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と第２端子電極８とを有する。素子本体４は、第１内部電極層１２および第２内部電極層１３を有し、第１内側誘電体層１０および第２内側誘電体層１１の間に、これらの内部電極層１２，１３が交互に積層してある。
【００２５】
素子本体４は、その積層方向の両端面に、外側誘電体層１４を有する。交互に積層される一方の第１内部電極層１２は、素子本体４の第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の第２内部電極層１３は、素子本体４の第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。
【００２６】
第１および第２内側誘電体層１０，１１および外側誘電体層１４の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層１０，１１の厚みは、特に限定されないが、１μｍ〜数十μｍのものが一般的である。また、外側誘電体層１４からなる外層部の厚みは、特に限定されないが、好ましくは１０〜２００μｍの範囲である。
【００２７】
端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、又はそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、Ｎｉ又はＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金等が使用される。端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。
【００２８】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．２〜５．７ｍｍ）×横（０．１〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。
【００２９】
本実施形態では、図６（Ａ）に示すように、素子本体４は、略直方体形状であり、Ｘ軸方向に相互に対向する端面４０，４２と、これらの端面４０，４２に略垂直でＹ軸方向に相互に対向する第１側面４４，４６と、端面４０，４２および第１側面４４，４６に略垂直でＺ軸方向に相互に対向する第２側面４８，５０とを有する。第１端子電極６および第２端子電極８は、それぞれ素子本体４の端面４０，４２から第１側面４４，４６および第２側面４８，５０の端面４０，４２近くを覆うように、端面４０，４２にそれぞれ形成してある。
【００３０】
各端子電極６および８は、素子本体４の端面４０，４２から第１側面４４，４６および第２側面４８，５０の端面４０，４２近くを覆う電極回り込み部６ａ，８ａを有する。図６（Ｂ）および図６（Ｃ）に示すように、電極回り込み部６ａ，８ａのＸ軸方向の幅Ｗ１は、素子本体４のＸ軸方向の幅Ｗ０（図示省略）によっても異なるが、好ましくは３０〜５００μｍである。
【００３１】
それぞれの第１側面４４および４６には、第２側面４８および５０に対して９０度未満の所定角度θを持って延在する複数の第１溝６０が、端子電極６，８と第１側面４４，４６との間の接続部に入り込むように形成してある。所定角度θは、１０度以上、好ましくは１２度以上、さらに好ましくは１５度以上である。所定角度θの最大値θmax は、９０度未満であり、好ましくは、図６（Ｃ）に示すように、ｔａｎθmax がＴ／Ｗ１以下となるように決定される。
【００３２】
所定角度θの最小値を１０度以上とするのは、所定角度θが１０度未満では、図７（Ａ）に示すように、第１溝６０が、第２側面４８，５０に対して平行に近くなり、端子電極６，８と素子本体４との接合強度が弱くなる傾向にある。また、所定角度θが最大値θmax 以下であることが好ましいのは、最大値θmax よりも大きいと、図７（Ｂ）に示すように、端子電極６，８と素子本体４との接合界面に入り込んだ気泡７０は、第１溝６０を通して抜け難くなる。端子電極６，８と素子本体４との接合界面に入り込んだ気泡が抜けないと、部品の実装時に爆ぜ（ハゼ）の原因となるおそれがあり好ましくない。ここで、爆ぜ（ハゼ）とは、実装時の加熱によって端子電極に取り込まれている気体または液体が膨張し端子電極の一部がはじけ飛ぶ現象のことである。
【００３３】
各第１溝６０の溝深さは、好ましくは２〜１０μｍである。このような溝深さである場合に、素子本体と端子電極との接合強度が向上する。なお、溝深さが深すぎると、小型の素子本体の場合には、内部電極層２，１３が第１側面４４，４６の表面から露出するおそれがあり好ましくない。各第１溝６０の溝幅は、好ましくは１０〜１５０μｍ、さらに好ましくは３０〜８０μｍである。このような範囲である場合に、素子本体と端子電極との接合強度が向上する。
【００３４】
各第１溝６０の相互間隔は、特に限定されないが、電極回り込み部６ａ，８ａのＸ軸方向の幅Ｗ１の範囲内に、少なくとも二つ以上、好ましくは三つ以上の第１溝６０が入り込むように決定される。第１溝６０の溝長さは、特に限定されず、端面４０，４２から第２側面４８または５０にまで届く長さ、あるいは一方の第２側面４８から他方の第２側面５０にまで届く長さが好ましく、溝６０の長手方向に連続していることが好ましい。ただし、第１側面４４，４６に形成してある全ての第１溝６０が、そのような構成である必要はなく、一部または全体の第１溝６０は、不連続であったり、端面４０，４２および第２側面４８，５０にまでは到達しない溝であっても良い。ただし、少なくとも二つ以上、好ましくは三つ以上の第１溝６０は、露出する第１側面４４，４６の表面から電極回り込み部６ａ，８ａのＸ軸方向の幅Ｗ１の範囲内に、第１溝６０が入り込むように連続して形成されることが好ましい。
【００３５】
素子本体４の端面４０，４２には、第１側面４４，４６に形成された第１溝６０と同様な溝を形成しても良いが、好ましくは、第１溝６０とは異なる第２溝（図示省略）を形成する。第２溝の深さは、第１溝６０の深さよりも小さい。あるいは、端面４０，４２には、溝は積極的には形成しないことが好ましい。
【００３６】
たとえば素子本体４の焼結前に、素子本体４の端面４０，４２に溝を形成すると、素子本体４を焼成後にアニールする際に、端面４０，４２に引き出された内部電極１２，１３が酸化するために、ｔａｎδが上昇するなど、電気特性の劣化が生じるおそれがある。そのため、素子本体４の端面４０，４２には、できる限り、第２溝は形成しないことが好ましく、形成したとしても、第２溝４０，４２の深さは、第１溝６０の深さよりも小さいことが好ましい。好ましくは第２溝の深さが２μｍ未満である。
【００３７】
素子本体４の第２側面４８，５０には第１溝６０および第２溝が形成されておらず、平坦面であることが好ましく、一対の第２側面４８，５０の内の一つ（たとえば下面）が実装面となる。実装面に溝が形成されていないことから、実装時にハンダ成分のマイグレーションが生じるおそれが少なく、素子本体４の実装面で短絡不良が生じるおそれが少ない。なお、実装面に溝が形成されていると、実装時において、溝にハンダのフラックスが入り込み、洗浄によっても除去することが難しい。フラックスが残存していると、ハンダ成分のマイグレーションを引き起こすおそれがある。
【００３８】
また、本実施形態では、一対の第２側面４８，５０の内、実装面と反対面（たとえば上面）にも、溝が形成されておらず平坦で平滑であることから、実装時の吸着ノズルにより良好に吸着可能であり、実装作業の自動化が容易である。実装面と反対面に溝が形成されていると、溝を通して空気が流通し、吸着ノズルによる吸着が不完全に成りやすく、実装ミスが生じやすくなる傾向にある。
【００３９】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。
【００４０】
まず、図２〜図５に示すグリーン積層体４ａを形成する。このグリーン積層体４ａを形成するために、図３に示すように、第１内部電極パターン１２ａが形成された第１グリーンシート１０ａと、第２内部電極パターン１３ａが形成された第２グリーンシート１１ａとを交互に積層し、グリーン積層体４ａを形成する。
【００４１】
グリーンシート１０ａ，１１ａを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストであることが好ましい。
【００４２】
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
【００４３】
内部電極パターン１２ａ，１３ａを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
【００４４】
グリーンシート１０ａ，１１ａは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシート１０ａ，１１ａの各表面に内部電極パターン１２ａ，１３ａを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。
【００４５】
グリーン積層体４ａにおける第１グリーンシート１０ａは、最終的には図１に示す第１内側誘電体層１０となる部分であり、第２グリーンシート１１ａは、最終的には図１に示す第２内側誘電体層１１となる部分である。また、第１内部電極パターン１２ａは、最終的には図１に示す第１内部電極層１２となる部分であり、第２内部電極パターン１３ａは、最終的には図１に示す第２内部電極層１３となる部分である。
【００４６】
図３では、図示の容易化のために、グリーン積層体４ａにおける内部電極層１２ａおよび１３ａの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。
【００４７】
なお、図２および図３に示すように、グリーン積層体４ａにおける積層方向Ｚの両端部には、外側誘電体層１４となるべきグリーンシート１４ａが積層してある。グリーン積層体４ａにおける積層方向Ｚの厚みは、焼成後において、図１に示す素子本体４の厚みに対応する。
【００４８】
図２および図３に示すように、グリーン積層体４ａにおいて、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、パターン１２ａ，１３ａの長手方向Ｘ（以下、Ｘ軸とも言う）に沿って、半パターンずらしてある直線の繰り返しパターンである。
【００４９】
また、パターン１２ａ，１３ａの長手方向Ｘと積層方向Ｚ（以下、Ｚ軸とも言う）との双方に垂直であるグリーン積層体４ａの方向Ｙ（以下、Ｙ軸とも言う）に沿って見れば、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、同じピッチ長さの分離した直線パターンである。
【００５０】
図２に示すように、これらの第１内部電極パターン１２ａおよび第２内部電極パターン１３ａは、グリーン積層体４ａのＹ軸に沿って両端位置には形成されない領域が存在し、その領域が端部切り捨て部分２６となる。
【００５１】
図２および図３では、グリーン積層体４ａとグリーンチップ４ｂとの関係を分かりやすくするために、最終的な切断予定線３０ｘ，３０ｙを図示してある。なお、グリーンチップ４ｂは、図１に示す素子本体４となる部分である。図２および図３に示す切断予定線３０ｘ，３０ｙの通りに最終的に切断するために、この実施形態では、図４に示すように、グリーン積層体４ａの最外層表面に、電極ペーストによる印刷法で、切断位置マーク３０ａを形成する。
【００５２】
それらの切断位置マーク３０ａを複数のカメラで読み取ることにより、グリーン積層体４ａの位置合わせを行い、図４および図５に示すように、回転式切断刃３６を用いて、切断予定線３０ｘ，３０ｙに沿ってグリーン積層体４ａを行列状に切断してグリーンチップ４ｂを得る。
【００５３】
グリーン積層体４ａの切断に際しては、図５に示すように、支持台８０の上に、グリーン積層体４ａを粘着シート８２などで固定する。そして、支持台８０をグリーン積層体４ａと共に回転切断刃３６の方向（Ｘ軸またはＹ軸）に向けて、所定の送り速度（切断速度）で移動させる。回転切断刃３６は、図５において、所定の回転速度で時計回りに回転していることから、グリーン積層体４ａは、支持台８０の送り出し方向（Ｘ軸またはＹ軸）に沿って切断される。
【００５４】
本実施形態では、Ｘ軸方向に沿って切断する際の切断条件と、Ｙ軸方向に沿って切断する際の切断条件を変化させている。たとえばＸ軸方向に沿ってグリーン積層体４ａを切断する際には、その切断面が、図６（Ａ）に示す第１側面４４，４６となることから、第１溝６０が形成されやすい条件でグリーン積層体４ａを切断する。また、Ｙ軸方向に沿ってグリーン積層体４ａを切断する際には、その切断面が、図６（Ａ）に示す端面４０，４２となることから、前述したように、第２溝が形成される条件、あるいは全く溝が形成されない条件でグリーン積層体４ａを切断する。
【００５５】
たとえば回転切断刃３６の厚みが薄いほど、切断時の切断面（第１側面４４，４６または端面４０，４２となる部分）に形成される溝の深さが深くなり、回転速度が速いほど、溝の深さが深くなる傾向にある。また、切断速度を変化させることで、切断面に形成される溝の数を変化させることができる。あるいは、回転式切断刃３６の外径を変化させることで、第１溝６０の形成角度を変化させることができる。
【００５６】
また、回転切断刃３６の刃先角度や形状を変化させることでも、溝の深さを調節することができる。また、Ｘ軸方向の切断は、回転切断刃３６を用いて行い、Ｙ軸方向の切断は、レーザ光を用いても良い。レーザ光による切断によれば、その切断面には、溝は形成されにくい。
【００５７】
次に、この実施形態では、切断後のグリーンチップ４ｂに対して、脱バインダ処理および焼成処理を施し、図６（Ａ）に示す素子本体４を得る。脱バインダ処理および焼成処理の諸条件は特に限定されないが、焼成温度としては、たとえば１０００〜１４００°Ｃである。
【００５８】
その後に、素子本体４における内部電極層１２，１３が露出している端面４０，４２に端子電極６，８を、それぞれ形成する。これらの端子電極６，８は、電極ペースト膜の焼き付け処理により形成される。なお、焼き付け後に、メッキ処理を行ってもよい。
【００５９】
本実施形態に係る製造方法では、上述した積層セラミックコンデンサ２を容易に製造することができる。しかも、本実施形態では、素子本体４の第１側面４４，４６に形成される第１溝６０は、グリーン積層体４ａを行列状に切断して略直方体形状のグリーンチップ４ｂを形成する際に同時に形成される。したがって、本実施形態では、第１溝６０を形成するための特別な工程を必要とすることなく、第１溝６０を形成することができる。また本実施形態では、図５に示す回転式切断刃３６を用い、切断刃３６の外径、回転方向、回転速度、切断速度などを適切に調整することで、図６（Ｂ）に示すように、所定角度θで、所定の溝深さ、溝幅、溝ピッチの第１溝６０を容易に形成することができる。
【００６０】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば本発明のセラミック電子部品としては、積層セラミックコンデンサに限らず、積層バリスタ、インダクタ素子、チップビーズ、チップ抵抗器、チップサーミスタなどであっても良い。
【実施例】
【００６１】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例１
【００６２】
図２〜図５に示す方法で積層セラミックコンデンサ２を、サンプル数１００個で製造した。図４および図５に示す回転切断刃（ブレード）３６の直径を８５ｍｍとし、ブレード厚みを０．１５ｍｍとし、Ｘ軸方向の切断速度を１８ｍ／分として、グリーン積層体４ａを切断した。また、グリーン積層体４ａのＹ軸方向の切断は、表２に示すように、回転切断刃（ブレード）３６の直径を８５ｍｍとし、ブレード厚みを０．１５ｍｍとし、Ｘ軸方向の切断速度を５ｍ／分として、グリーン積層体４ａを切断した。
【００６３】
表１に示すように、第１側面に形成された第１溝６０の溝深さは、素子本体４の焼成後の状態で、平均で６．５μｍであった。また、図６（Ｂ）に示すように、端子電極８における電極回り込み部８ａのＸ軸方向の幅Ｗ１に入り込む第１溝６０の数（端子にかかる溝の本数）は、平均で９本であった。また、第１溝６０の角度θは、平均で１２．６度であった。これらの値は、サンプル１００個の内から、３０個をランダムに取り出して平均値を求めた。
【００６４】
１００個のサンプルに関して、端子電極６または８の素子本体４からの剥離（端子剥離）を調べたところ、０個であった。端子剥離は、以下のようにして測定した。まず、形成された端子電極の両端面にリード線をはんだ付けする。次に両端面にはんだ付けされたリード線をお互いに反対方向に所定の力（１０Ｎ）によって引っ張る。この引っ張り試験の結果で剥離した端子の数を数える。
【００６５】
また、表２に示すように、端面に形成された第２溝の溝深さは平均で０．５９μｍであり、積層セラミックコンデンサのｔａｎδは、最大で２．３％であった。ｔａｎδ（誘電損失）の測定は、得られたコンデンササンプルに対し、基準温度２５℃でデジタルＬＣＲメータ（ＨＰ社製  ＨＰ４２８４Ａ）を用い、周波数１ｋＨｚ、入力信号レベル（測定電圧）１Ｖｒｍｓの条件下で行った。
実施例２〜１０
【００６６】
表１に示すように、回転切断刃（ブレード）３６の直径、ブレード厚み、およびＸ軸方向の切断速度を変化させた以外は、実施例１と同様にして積層セラミックコンデンサ２を、サンプル数１００個で製造した。
【００６７】
実施例１と同様にして、第１側面に形成された第１溝６０の溝深さ、端子にかかる第１溝６０の本数、第１溝６０の角度θ、および端子剥離を求めた結果を表１に示す。
実施例２０〜２４
【００６８】
表２に示すように、回転切断刃（ブレード）３６の直径、ブレード厚み、およびＹ軸方向の切断速度を変化させて、グリーン積層体４ａのＹ軸方向の切断を行った以外は、実施例１と同様にして積層セラミックコンデンサ２を、サンプル数１００個で製造した。実施例１と同様にして、端面４０，４２における溝深さおよびｔａｎδを調べた結果を表２に示す。
評価
【００６９】
表１に示すように、素子本体４からの端子電極６，８の剥離（端子剥離）を抑制するためには、第１溝６０の角度θは１０度以上が好ましく、溝深さは、好ましくは２μｍ以上、さらに好ましくは２．２〜９．０μｍ、さらに好ましくは２．２〜６．１μｍ、端子にかかる第１溝は、３つ以上、好ましくは９つ以上が好ましいことが確認された。さらに、表２に示すように、第２溝を端面４０，４２に形成する場合には、第２溝の深さは、好ましくは２μｍ以下、さらに好ましくは１μｍ以下であることが確認された。
【００７０】
【表１】
2011066308.tif 000003
【００７１】
【表２】
2011066308.tif 000004
【符号の説明】
【００７２】
２…  積層セラミックコンデンサ
４…  素子本体
４ａ…  グリーン積層体
４ｂ…  グリーンチップ
４０，４２…  端面
４４，４６…  第１側面
４８，５０…  第２側面
６…  第１端子電極
８…  第２端子電極
１０…  第１内側誘電体層
１０ａ…  第１グリーンシート
１１…  第２内側誘電体層
１１ａ…  第２グリーンシート
１２…  第１内部電極層
１２ａ…  第１内部電極パターン
１３…  第２内部電極層
１３ａ…  第２内部電極パターン
３０ｘ，３０ｙ…  切断予定線
３６…  回転切断刃
６０…  第１溝
【図１】
2011066308.tif 000005
【図２】
2011066308.tif 000006
【図３】
2011066308.tif 000007
【図４】
2011066308.tif 000008
【図５】
2011066308.tif 000009
【図６】
2011066308.tif 000010
【図７】
2011066308.tif 000011