(57)【要約】【課題】ＭＯＳトランジスタの電気的特性を高精度に再現する。【解決手段】図形情報生成手段と、パラメータ補正量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって以下の方法で、回路シミュレーションを行う。その方法は、チャネル領域とＳＴＩ領域との境界における、チャネル長方向の中点を特定する。そして、ゲート幅方向を縦方向とし、その中点を原点としてそのＭＯＳトランジスタとそのＭＯＳトランジスタの隣の拡散層との距離を縦方向隣接拡散層距離とするとき、その縦方向隣接拡散層距離を、そのチャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数として特定する。その縦方向隣接拡散層距離の関数と重み付け関数とを掛け合わせた乗算式を生成し、その乗算式に基づいて、パラメータ補正量を算出する。【選択図】図９
2011150607.tif 000002
【特許請求の範囲】
【請求項１】
図形情報生成手段と、パラメータ補正量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって回路シミュレーションを行う方法であって、
（ａ）前記図形情報生成手段から供給される図形情報に基づいてＭＯＳトランジスタのチャネル領域を特定するステップと、
（ｂ）前記チャネル領域とＳＴＩ領域との境界における、チャネル長方向の中点を特定するステップと、
（ｃ）ゲート幅方向を縦方向とし、前記中点を原点として前記ＭＯＳトランジスタと前記ＭＯＳトランジスタの隣の拡散層との距離を縦方向隣接拡散層距離とするとき、前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数として特定するステップと、
（ｄ）前記縦方向隣接拡散層距離の関数と重み付け関数とを掛け合わせた乗算式を生成するステップと、
（ｅ）前記乗算式に基づいて、パラメータ補正量を算出するステップ
を具備する
回路シミュレーション方法。
【請求項２】
請求項１に記載の回路シミュレーション方法において、
前記（ｃ）ステップは、
前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定するステップを含み、
前記（ｄ）ステップは、
前記重み付け関数を、関数ｗｆ（Ｘ）として特定するステップとを含み、
前記（ｅ）ステップは、
前記パラメータ補正量をＭＵＬＵ０として、関数ｆ（ＰＤＹ（Ｘ））と関数ｗｆ（Ｘ）とに基づいて、下記式
【数１】
2011150607.tif 000008
で算出した値を用いる
回路シミュレーション方法。
【請求項３】
請求項１に記載の回路シミュレーション方法において、
前記（ｃ）ステップは、
前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定するステップを含み、
前記（ｄ）ステップは、
前記重み付け関数を、関数ｗｆ（Ｘ）として特定するステップと、
Ｘ軸をΔＸで分割し、分割された区分毎の前記隣接拡散層距離をＰＤＹｉとして特定するステップと、
前記区分における前記関数ｗｆ（Ｘ）の平均値をｗｆｉとするステップと
を含み、
前記（ｅ）ステップは、
前記パラメータ補正量をＭＵＬＵ０として、ＰＤＹｉとｗｆｉとに基づいて、下記式
【数２】
2011150607.tif 000009
で算出した値を用いる
回路シミュレーション方法。
【請求項４】
請求項２または３に記載の回路シミュレーション方法において、
前記パラメータ補正量を、
ＳＰＩＣＥシミュレータで定義された特性変動のためのインスタンスパラメータとして算出し、回路シミュレーションに使用する
回路シミュレーション方法。
【請求項５】
請求項４に記載の回路シミュレーション方法において、
前記重み付け関数は、
前記チャネル長方向の位置Ｘを変数として、前記中点で左右対称な関数として定義され、全域で非負であり、積分値が１となるように設定される
回路シミュレーション方法。
【請求項６】
請求項５に記載の回路シミュレーション方法において
前記重み付け関数は、
前記中点において最大値をとり、前記中点から遠くなるにつれて減少するような関数として定義され、前記中点から十分離れた点ではゼロとなるように設定される
回路シミュレーション方法。
【請求項７】
図形情報生成手段と、
パラメータ補正量計算手段と、
回路シミュレーション手段と
を具備し、
前記パラメータ補正量計算手段は、
前記図形情報生成手段から供給される図形情報に基づいてＭＯＳトランジスタのチャネル領域を特定し、
前記チャネル領域とＳＴＩ領域との境界における、チャネル長方向の中点を特定し、
ゲート幅方向を縦方向とし、前記中点を原点として前記ＭＯＳトランジスタと前記ＭＯＳトランジスタの隣の拡散層との距離を縦方向隣接拡散層距離とするとき、前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数として特定し、
前記縦方向隣接拡散層距離の関数と重み付け関数とを掛け合わせた乗算式を生成するし、
前記乗算式に基づいて、パラメータ補正量を算出し、
前記回路シミュレーション手段は、
前記パラメータ補正量に基づいて、回路シミュレーションを行う
回路シミュレーション装置。
【請求項８】
請求項７に記載の回路シミュレーション装置において、
前記パラメータ補正量計算手段は、
前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定し、
前記重み付け関数を、関数ｗｆ（Ｘ）として特定し、
前記パラメータ補正量をＭＵＬＵ０として、関数ｆ（ＰＤＹ（Ｘ））と関数ｗｆ（Ｘ）とに基づいて、下記式
【数３】
2011150607.tif 000010
で算出した値を前記パラメータ補正量として用いる
回路シミュレーション装置。
【請求項９】
請求項７に記載の回路シミュレーション装置において、
前記パラメータ補正量計算手段は、
前記縦方向隣接拡散層距離を、前記チャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定し、
前記重み付け関数を、関数ｗｆ（Ｘ）として特定し、
Ｘ軸をΔＸで分割し、分割された区分毎の前記隣接拡散層距離をＰＤＹｉとし、前記区分における前記関数ｗｆ（Ｘ）の平均値をｗｆｉとして、
前記パラメータ補正量をＭＵＬＵ０として、ＰＤＹｉとｗｆｉとに基づいて、下記式
【数４】
2011150607.tif 000011
で算出した値を前記パラメータ補正量として用いる
回路シミュレーション装置。
【請求項１０】
請求項８または９に記載の回路シミュレーション装置において、
前記パラメータ補正量を、
ＳＰＩＣＥシミュレータで定義された特性変動のためのインスタンスパラメータとして算出し、回路シミュレーションに使用する
回路シミュレーション装置。
【請求項１１】
請求項１０に記載の回路シミュレーション装置において、
前記重み付け関数は、
前記チャネル長方向の位置Ｘを変数として、前記中点で左右対称な関数として定義され、全域で非負であり、積分値が１となるように設定される
回路シミュレーション装置。
【請求項１２】
請求項１１に記載の回路シミュレーション装置において
前記重み付け関数は、
前記中点において最大値をとり、前記中点から遠くなるにつれて減少するような関数として定義され、前記中点から十分離れた点ではゼロとなるように設定される
回路シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計における回路シミュレーション技術に関し、特にＳＴＩ（Shallow  Trench  Isolation）に起因する応力を考慮した回路シミュレーション技術に関する。
【背景技術】
【０００２】
半導体集積回路の開発においては、回路シミュレーションが重要な役割を果たしている。回路シミュレーションによって設計した半導体集積回路の動作検証を行い、当該半導体集積回路が設計仕様を満足するか確かめることにより、所望の機能や性能を有する半導体集積回路を開発することができる。
【０００３】
伝統的な回路シミュレーションの手順は、概略的には、以下の通りである：まず、ＭＯＳトランジスタのレイアウト寸法（例えば、ゲート長Ｌ、ゲート幅Ｗその他）が様々に異なる各ＭＯＳトランジスタの特性を実測する。次に実測によって得られた測定データから、各ＭＯＳトランジスタの特性を表すトランジスタモデルパラメータを抽出する。回路シミュレーションは、そのトランジスタモデルパラメータを用いて行われる。回路シミュレータとしては、ＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）が標準的に使用される。この場合、ＳＰＩＣＥの形式に即したトランジスタモデル（例えば、ＢＳＩＭ３（Berkley  Short  Channel  IGFET  Model  3）やＢＳＩＭ４）で定義されるトランジスタモデルパラメータが抽出され、回路シミュレーションに使用される。回路シミュレーションの精度の向上は、半導体集積回路の動作検証を適切に行う上で重要である。
【０００４】
近年、回路シミュレーションの精度を落とす要因の一つとして着目されているのが、ＭＯＳトランジスタに作用する応力の影響である。半導体集積回路のプロセスの微細化により、ＭＯＳトランジスタに作用する物理的応力の影響が増大している。特に、応力の影響によるチャネル移動度や閾値電圧などの電気特性の変動は、無視しえないものとなってきている。半導体集積回路に対する微細化技術の進歩に対応して、ＭＯＳトランジスタのチャネルに近接してＳＴＩが形成され、そのＳＴＩの応力を変化させる隣接拡散層とチャネルとの距離が、より小さくなってきている。そのため、微細化された半導体集積回路では、ＳＴＩ（Shallow  Trench  Isolation：素子分離膜）に起因する応力がＭＯＳトランジスタに作用するときの現象を考慮した回路シミュレーションを実行することが望ましい。
【０００５】
図１は、回路シミュレーションの対象となるＭＯＳトランジスタ１３０のレイアウトを示すレイアウト図である。ＭＯＳトランジスタ１３０は、拡散層領域１３１とゲート１３２とを備えている。ゲート１３２は、拡散層領域１３１を横断するように設けられている。拡散層領域１３１のうち、ゲート１３２の直下に位置する部分が、ＭＯＳトランジスタ１３０のチャネル領域として機能する。
【０００６】
拡散層領域１３１を取り囲むように、隣接拡散層領域１３３〜隣接拡散層領域１３６が設けられている。隣接拡散層領域１３３、隣接拡散層領域１３４は、拡散層領域１３１にゲート幅方向に隣接する活性領域（拡散層領域）である。また、隣接拡散層領域１３５、隣接拡散層領域１３６は、拡散層領域１３１にゲート長方向に隣接する活性領域（拡散層領域）である。拡散層領域１３１と隣接拡散層領域１３３〜隣接拡散層領域１３６とは、ＳＴＩ（shallow  trench  isolation）絶縁膜によって分離されている。
【０００７】
図１に示されているように、ＭＯＳトランジスタ１３０のゲート長は、ゲート長Ｌで表されている。また、ＭＯＳトランジスタ１３０のゲート幅は、ゲート幅Ｗで表されている。拡散層領域１３１のゲート長方向における長さは、拡散層長さＬＯＤで表されている。拡散層領域１３１と、その拡散層領域１３１にゲート長方向に隣接する活性領域（即ち、隣接拡散層領域１３５）との距離は、距離ＰＤＸで表されている。同様に、拡散層領域１３１から、隣接拡散層領域１３６までの距離も、距離ＰＤＸで表されている。拡散層領域１３１と、その拡散層領域１３１にゲート幅方向に隣接する隣接拡散層領域１３３との距離は、距離ＰＤＹで表されている。同様に、拡散層領域１３１から隣接拡散層領域１３４までの距離も、距離ＰＤＹで表されている。
【０００８】
以下に、本実施形態の回路シミュレーション技術の概略について説明する。まず、各ＭＯＳトランジスタのレイアウト寸法（即ち、ゲート長Ｌ、ゲート幅Ｗ、拡散層長さＬＯＤ、距離ＰＤＸおよび距離ＰＤＹ２）に基づいて、パラメータ変調量が算出される。ここで、パラメータ変調量とは、回路シミュレーションで使用されるトランジスタモデルパラメータを修正する場合において、その修正量を表す数値である。
【０００９】
パラメータ変調量の算出に使用される演算式には、ＭＯＳトランジスタの拡散層領域に作用する応力を表す応力モデル式が含まれている。従って、パラメータ変調量は、拡散層領域に作用する応力に応じて算出されることになる。算出されたパラメータ変調量を用いてトランジスタモデルパラメータが修正される。修正されたトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【００１０】
ＳＰＩＣＥで使用されるトランジスタモデルのトランジスタモデルパラメータＵ０、ＶＴＨ０を、応力に応じて修正する場合を例示して、パラメータ変調量の算出について説明する。Ｕ０は、チャネル領域における移動度に対応するパラメータであり、ＶＴＨ０は、ＭＯＳトランジスタの閾値電圧に対応するパラメータである。
【００１１】
この場合、パラメータ変調量とは、修正量Δμ、Δν、又は、これらに１対１に対応する数値を意味している。ここで、Δμ、Δνは、トランジスタモデルパラメータＵ０、ＶＴＨ０の修正後の値をμ、νとした場合に
Δμ＝μ−Ｕ０，
Δν＝ν−ＶＴＨ０，
で定義される数値である。
【００１２】
トランジスタモデルパラメータＵ０、閾値パラメータＶＴＨ０は、あくまでトランジスタモデルパラメータであり、実測によって得られるチャネル領域の移動度や、ＭＯＳトランジスタの閾値電圧とは異なり得る。トランジスタモデルパラメータの一つとしてのトランジスタモデルパラメータＵ０を、μ０と記載し、トランジスタモデルパラメータの一つとしての閾値パラメータＶＴＨ０を、ν０と記載するとき、修正量Δμ、Δνは、
Δμ＝μ−μ０，
Δν＝ν−ν０，
として定義されることになる。
【００１３】
トランジスタモデルパラメータμ０（Ｕ０）のパラメータ変調量をＭＵＬＵ０として、修正量Δμではなく、下記式で定義される値が使用される：
ＭＵＬＵ０＝１＋Δμ／μ０．
一方、トランジスタモデルパラメータν０（ＶＴＨ０）のパラメータ変調量は、ＤＥＬＶＴ０として、修正量Δνがそのまま使用される。即ち、
ＤＥＬＶＴ０＝Δν，
である。
【００１４】
算出されたパラメータ変調量（ＭＵＬＵ０、ＤＥＬＶＴ０）は、ＳＰＩＣＥに与えられる。ＳＰＩＣＥでは、パラメータ変調量（ＭＵＬＵ０、ＤＥＬＶＴ０）だけトランジスタモデルパラメータＵ０、ＶＴＨ０が修正され、修正後のトランジスタモデルパラメータを用いて回路シミュレーションが行われる。
【００１５】
図１に示されるようなＭＯＳトランジスタ１３０に対して、ＳＰＩＣＥモデルパラメータＵ０を補正するインスタンスパラメータＭＵＬＵ０は、横方向の拡散層間の距離である距離ＰＤＸと、縦方向の拡散層間の距離である距離ＰＤＹを用いて、下記（１）式のように、解析式ｆで表現される。
【数１】
2011150607.tif 000003
・・・  （１）
ここで、横方向とは、チャネル（対象とするＭＯＳトランジスタ１３０のゲート１３２と拡散層領域１３１との重なり部分）に流れる電流の向きに平行な方向を意味している。また、縦方向とは、その横方向に直交するウェハ面内の方向を意味している。
【００１６】
ＭＵＬＵ０は、シミュレーションに用いられるネットリストの、ＭＯＳトランジスタの記述行に直接記述される。実際のシミュレーションでは、ＳＰＩＣＥモデルパラメータとして元から定義されているＵ０の代わりに、Ｕ０×ＭＵＬＵ０が使用される。また、ＭＯＳトランジスタによって、隣り合う拡散層との距離が異なるため、ＭＵＬＵ０は、ＭＯＳトランジスタごとに個別に指定される。
【００１７】
半導体集積回路に対する微細化技術の進歩に対応して、拡散層のパターンを単純な矩形以外の形状にすることが可能となってきている。ＭＯＳトランジスタの周囲の拡散層のパターンの形状によっては、横方向の拡散層間の距離である距離ＰＤＸや、縦方向の拡散層間の距離である距離ＰＤＹを特定することが困難な場合がある。ＭＯＳトランジスタと、それの周囲の拡散層領域との距離を単純に求めることが困難な場合に、ＭＯＳトランジスタに作用する応力を考慮して回路シミュレーションを行う技術が知られている（例えば、特許文献１、２参照）。
【００１８】
特許文献１（特開２００９−０８７１６９号公報）には、ＭＯＳトランジスタのチャネル領域に印加される応力を適切に考慮し、精度が高い回路シミュレーションを行うための技術が開示されている。その特許文献２に記載の技術では、より高精度に回路シミュレーションを行うために、対象ＭＯＳトランジスタのレイアウト寸法を示す図形情報を生成し、その図形情報に基づいてパラメータ補正量を計算している。そして、回路シミュレータに与えられたトランジスタモデルパラメータを、計算によって得られたパラメータ補正量に応じて修正し、その修正されたトランジスタモデルパラメータを用いて対象ＭＯＳトランジスタを含む回路の回路シミュレーションを行っている。
【００１９】
そのパラメータ補正量の計算は、図形情報に基づいて演算式によって行われ、この演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。ここにおいて、その応力モデル式は、応力の大きさが、ＭＯＳトランジスタのチャネル領域が形成されている活性領域から、それに隣接する活性領域までの距離である隣接距離Ｓｄの増加に対して単調に減少し、且つ、隣接距離Ｓｄが無限に大きい場合に一定値に収束し、且つ、応力の隣接距離Ｓｄに対する微分係数の大きさが単調に減少し、且つ、隣接距離Ｓｄが無限に大きい場合に、その微分係数が０に収束するように決定されている。
【００２０】
図２は、特許文献１におけるパラメータ補正量の計算を概念的に示す概念図である。特許文献１に記載の技術では、ＭＯＳトランジスタのチャネルを、隣に配置された拡散層との距離が一定となる小領域に区分している。その小領域のチャネル長（ゲート長）を、Ｌｉとし、その小領域における縦方向の拡散層間の距離をＰＤＹｉとしている。このとき、もとのＭＯＳトランジスタのチャネル長をＬとして、ＭＵＬＵ０を下記の（２）式で求めている。
【数２】
2011150607.tif 000004
・・・  （２）
【００２１】
また、特許文献２（特開２００６−１７８９０７号公報）には、所定の素子分離用絶縁膜幅でパラメータフィッティングされたトランジスタモデルをもとに、連続的な数式モデルを使用することで、広範囲の素子分離用絶縁膜幅に対して高精度のトランジスタモデルを作成する技術が開示されている。その技術は、ゲート幅方向における隣接活性領域までの距離を応力の指標として用いている。そして、そのゲート幅方向における隣接活性領域までの距離から補正近似式によってトランジスタモデルパラメータを補正することによって、高精度のトランジスタモデルを作成している。
【００２２】
図３は、特許文献２におけるパラメータ補正量の計算を概念的に示す概念図である。特許文献２に記載の技術では、予め決められた寸法だけチャネル長よりも広い範囲（Ａとする）を特定している。その範囲で、隣接活性領域までの距離を、その隣接幅に加重平均し、ＭＵＬＵ０を下記の（３）式で求めている。
【数３】
2011150607.tif 000005
・・・  （３）
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００９−０８７１６９号公報
【特許文献２】特開２００６−１７８９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
上述したように、従来の回路シミュレーション技術では、チャネル領域と隣接拡散層との距離を考慮して応力を計算している。たとえば、特許文献１に記載の技術では、ＭＯＳトランジスタのチャネル領域から、ＳＴＩを挟んでそのチャネル領域に対向する隣接拡散層までの距離が、チャネル長やチャネル幅に沿って一定では無い場合の応力を計算している。その計算結果に基づいて回路シミュレーションを実行している。また、特許文献２に記載の技術では、チャネル領域よりも広い範囲を特定し、その範囲とＳＴＩとの界面から、その界面に対向した隣接拡散層までの距離を考慮した応力に基づいて回路シミュレーションを実行している。
【００２５】
微細化された半導体集積回路の設計において、ＭＯＳトランジスタの電気的特性を高精度に再現するために、チャネル領域に印加される応力を、より正確に計算する技術が求められる。
【課題を解決するための手段】
【００２６】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２７】
上記の課題を解決するために、図形情報生成手段と、パラメータ補正量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって以下の方法で、回路シミュレーションを行う。その方法は、（ａ）その図形情報生成手段から供給される図形情報に基づいてＭＯＳトランジスタのチャネル領域を特定するステップと、（ｂ）そのチャネル領域とＳＴＩ領域との境界における、チャネル長方向の中点を特定するステップと、（ｃ）ゲート幅方向を縦方向とし、その中点を原点としてそのＭＯＳトランジスタとそのＭＯＳトランジスタの隣の拡散層との距離を縦方向隣接拡散層距離とするとき、その縦方向隣接拡散層距離を、そのチャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数として特定するステップと、（ｄ）その縦方向隣接拡散層距離の関数と重み付け関数とを掛け合わせた乗算式を生成するステップと、（ｅ）その乗算式に基づいて、パラメータ補正量を算出するステップを具備する回路シミュレーション方法である。
【００２８】
上述の回路シミュレーション方法では、その（ｃ）ステップは、その縦方向隣接拡散層距離を、そのチャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定するステップを含婿とが好ましい。また、その（ｄ）ステップは、
その重み付け関数を、関数ｗｆ（Ｘ）として特定するステップとを含むことが好ましい。また、その（ｅ）ステップは、そのパラメータ補正量をＭＵＬＵ０として、関数ｆ（ＰＤＹ（Ｘ））と関数ｗｆ（Ｘ）とに基づいて、後述する（４）式で算出した値を用いることが好ましい。
【００２９】
また、上述の回路シミュレーション方法では、その（ｃ）ステップは、その縦方向隣接拡散層距離を、そのチャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数ｆ（ＰＤＹ（Ｘ））として特定するステップを含むことが好ましい。また、その（ｄ）ステップは、
その重み付け関数を、関数ｗｆ（Ｘ）として特定するステップと、
Ｘ軸をΔＸで分割し、分割された区分毎のその隣接拡散層距離をＰＤＹｉとして特定するステップと、
その区分におけるその関数ｗｆ（Ｘ）の平均値をｗｆｉとするステップとを含むことが好ましい。そして、その（ｅ）ステップは、そのパラメータ補正量をＭＵＬＵ０として、ＰＤＹｉとｗｆｉとに基づいて、後述する（５）式で算出した値を用いることが好ましい。
【発明の効果】
【００３０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、ＭＯＳトランジスタに作用する応力の影響を高精度に見積もり、その応力の影響に基づいて回路シミュレーションをすることが可能となる。
【図面の簡単な説明】
【００３１】
【図１】図１は、回路シミュレーションの対象となるＭＯＳトランジスタ１３０のレイアウトを示すレイアウト図である。
【図２】図２は、従来のパラメータ補正量の計算を概念的に示す概念図である。
【図３】図３は、従来のパラメータ補正量の計算を概念的に示す概念図である。
【図４】図４は、本実施形態の回路シミュレーション装置の構成を例示するブロック図である。
【図５】図５は、本実施形態の回路シミュレーション装置１の接続関係を例示するブロック図である。
【図６】図６は、ＬＶＳ（Layout  Versus  Schematic）ツール１３がパラメータ補正量を算出する手順を示す機能ブロック図である。
【図７】図７は、ＭＯＳトランジスタ４０のレイアウトを示すレイアウト図である。
【図８】図８は、パラメータ補正量３２を算出する動作の詳細を例示するフローチャートである。
【図９】図９は、縦方向隣接拡散層距離とその重み付け関数ｗｆ（Ｘ）との対応を例示する図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下では、ＳＰＩＣＥを用いて回路シミュレーションを行い、且つ、トランジスタモデルパラメータＵ０を、応力に応じて修正する場合を例に挙げて、本実施形態の回路シミュレーション技術を詳細に説明する。ただし、他のトランジスタモデルパラメータを応力に応じて修正することも可能である。
【００３３】
図４は、本実施形態の回路シミュレーション装置の構成を例示するブロック図である。本実施形態の回路シミュレーション装置１は、情報処理装置本体２と入力装置３とを備えている。情報処理装置本体２は、高速に演算を実行するコンピュータなどに例示される処理装置である。以下の実施形態においては、その情報処理装置本体２が、回路シミュレーターとして機能する場合を例示する。入力装置３は、ユーザが情報処理装置本体２へデータを入力するとき、そのデータを情報処理装置本体２で処理できる形式に変換して供給するマンマシンインターフェースである。出力装置４は、情報処理装置本体２から供給されるデータを、ユーザに認識できる形式に変換して表示するマンマシンインターフェースである。
【００３４】
情報処理装置本体２は、中央演算処理装置５と、メモリ６と、大容量記憶装置７とを備え、それらはバス８を介して接続されている。中央演算処理装置５は、情報処理装置本体２に備えられた各種装置の制御やデータの処理を行う。情報処理装置本体２は、入力装置３などから受け取ったデータを解釈して演算し、その演算結果を出力装置４などで出力する。メモリ６は、中央演算処理装置５が処理するデータを記憶する記憶媒体である。中央演算処理装置５は、情報処理装置本体２がコンピュータプログラムを実行するときに使用される。大容量記憶装置７は、ＨＤＤや不揮発性記憶装置などに代表されるストレージデバイスである。
【００３５】
大容量記憶装置７は、回路設計及び回路シミュレーションを支援するＥＤＡツール９と、データベース１０とを備えている。ＥＤＡツール９は、回路図エディタ１１と、レイアウトエディタ１２と、ＬＶＳ（Layout  Versus  Schematic）ツール１３と、回路シミュレータ１４と、ソルバー１５とを含んでいる。データベース１０は、ネットリスト２１と、レイアウトデータ２２と、テストパターンレイアウトデータ２３と、テストパターン測定データ２４と、ストレスモデルパラメータファイル２５と、補正後ネットリスト２６と、トランジスタモデルパラメータ２７と、出力結果２８とを含んでいる。
【００３６】
回路図エディタ１１は、回路図エディタ１１は、ネットリスト２１を生成するために使用される。レイアウトエディタ１２は、ネットリスト２１から回路のレイアウトを示すレイアウトデータ２２を生成するために使用される。ＬＶＳ（Layout  Versus  Schematic）ツール１３は、レイアウトデータ２２から抽出されたネットリストと回路図エディタ１１によって生成されたネットリストとを比較して、両者が一致しているかどうかを調べ、不一致箇所があれば、レイアウトデータ２２を修正する。回路シミュレータ１４は、ＬＶＳツール１３によって生成された補正後ネットリスト２６と、事前に抽出されたトランジスタモデルパラメータ２７とを用いて回路シミュレーションを行う。ソルバー１５は、ストレスモデルパラメータ及び感度パラメータを抽出するために使用される
【００３７】
図５は、本実施形態の回路シミュレーション装置１の接続関係を例示するブロック図である。回路図エディタ１１は、ネットリスト２１を生成するために使用されるソフトウェアである。回路図エディタ１１によって生成されたネットリスト２１は、適宜の記憶装置（大容量記憶装置７のデータベース１０）に保存されてレイアウトエディタ１２に引き渡される。本実施形態では、ネットリスト２１は、ＳＰＩＣＥに対応した形で生成される。
【００３８】
レイアウトエディタ１２は、ネットリスト２１から、回路のレイアウトを示すレイアウトデータ２２を生成するために使用されるソフトウェアである。生成されたレイアウトデータ２２は、適宜の記憶装置（大容量記憶装置７のデータベース１０）に保存されてＬＶＳ（Layout  Versus  Schematic）ツール１３に引き渡される。
【００３９】
ＬＶＳ（Layout  Versus  Schematic）ツール１３は、レイアウトデータ２２から抽出されたネットリストと回路図エディタ１１によって生成されたネットリスト２１とを比較して、両者が一致しているかどうかを調べ、不一致箇所があれば、レイアウトデータ２２を修正するツールである。本実施形態では、ＬＶＳ（Layout  Versus  Schematic）ツール１３は、レイアウトデータ２２から、各ＭＯＳトランジスタのパラメータ補正量３２を算出するためにも使用される。パラメータ補正量３２の算出は、必要な演算式をＬＶＳ（Layout  Versus  Schematic）ツール１３のルールファイルに記述することによって行われる。パラメータ補正量３２の算出に関する詳細な説明は、後述する。
【００４０】
回路シミュレータ１４は、ＬＶＳ（Layout  Versus  Schematic）ツール１３によって生成された補正後ネットリスト２６と、事前に抽出されたトランジスタモデルパラメータ２７とを用いて回路シミュレーションを行うソフトウェアである。回路シミュレータ１４は、補正後ネットリスト２６に記述されたパラメータ補正量３２に応じてトランジスタモデルパラメータ２７を修正し、修正されたトランジスタモデルパラメータを用いて回路シミュレーションを行う。回路シミュレーションの結果は、出力結果２８として出力される。本実施形態では、回路シミュレータ１４としてはＳＰＩＣＥが使用され、トランジスタモデルパラメータ２７は、ＳＰＩＣＥに対応した形式で用意される。トランジスタモデルパラメータ２７は、特定のＭＯＳトランジスタの特性から抽出される。トランジスタモデルパラメータ２７の抽出に使用されたＭＯＳトランジスタのレイアウトパターンを、以下では、『ＳＰＩＣＥ抽出パターン』と呼ぶ。
【００４１】
ソルバー１５は、ストレスモデルパラメータ及び感度パラメータを抽出するために使用されるソフトウェアである。ストレスモデルパラメータ及び感度パラメータの抽出は、概略的には、以下のようにして行われる。まず、様々なレイアウトのＭＯＳトランジスタが用意され、そのＭＯＳトランジスタの特性が測定される。ストレスモデルパラメータの抽出に使用されたＭＯＳトランジスタのレイアウト寸法は、テストパターンレイアウトデータ２３としてソルバー１５に与えられ、測定されたＭＯＳトランジスタの特性は、テストパターン測定データ２４としてソルバー１５に与えられる。ソルバー１５は、テストパターンレイアウトデータ２３及びテストパターン測定データ２４からストレスモデルパラメータと感度パラメータとを抽出し、ストレスモデルパラメータファイル２５に格納する。ストレスモデルパラメータと感度パラメータの抽出は、基本的には、同一のプロセスについては一度だけ行われれば十分である。
【００４２】
図６は、ＬＶＳ（Layout  Versus  Schematic）ツール１３がパラメータ補正量を算出する手順を示す機能ブロック図である。ＬＶＳ（Layout  Versus  Schematic）ツール１３は、レイアウトデータ２２から各ＭＯＳトランジスタのレイアウト寸法（即ち、ゲート長Ｌ、ゲート幅Ｗ、拡散層長さＬＯＤ、距離ＰＤＸ１、距離ＰＤＸ２、距離ＰＤＹ１、及び距離ＰＤＹ２）を抽出する。ＬＶＳ（Layout  Versus  Schematic）ツール１３は、抽出したレイアウト寸法を図形情報３１として記憶装置に格納する（ステップＳ０１）。
【００４３】
更にＬＶＳ（Layout  Versus  Schematic）ツール１３は、図形情報３１に記述されたレイアウト寸法からパラメータ補正量を算出する（ステップＳ０２）。本実施形態では、トランジスタモデルパラメータＵ０のパラメータ補正量ＭＵＬＵ０が算出される。図６では、パラメータ補正量３２としてまとめて表記されている。
【００４４】
パラメータ補正量３２の算出に使用される演算式には、ＭＯＳトランジスタの拡散層領域に作用する応力を表す応力モデル式と、パラメータ補正量を算出する関数式とが含まれている。ＬＶＳ（Layout  Versus  Schematic）ツール１３のルールファイルには、この応力モデル式と関数式が記述されている。ＬＶＳ（Layout  Versus  Schematic）ツール１３のルールファイルに記述された応力モデル式には、パラメータが未定のまま残されている。このパラメータは、実際に適用される応力モデル式を最終的に決定するためのパラメータであり、以下において『ストレスモデルパラメータ』と呼ばれる。また、パラメータ補正量を算出する関数式にも、それに含まれるパラメータが未定のまま残されている。
【００４５】
このパラメータは、応力がパラメータ補正量に寄与する程度を表しており、以下では、『感度パラメータ』と呼ばれる。ストレスモデルパラメータと感度パラメータとを適切に決定することは、ＭＯＳトランジスタのチャネル領域に作用する応力を精度よく算出し、更に、応力がパラメータ補正量に及ぼす影響を的確に考慮するために重要である。
【００４６】
応力モデル式とパラメータ補正量３２を算出する関数式を使用する際には、ストレスモデルパラメータファイル２５が参照される。ストレスモデルパラメータファイル２５には、予めソルバー１５によって抽出されたストレスモデルパラメータと感度パラメータとが記述されている。ストレスモデルパラメータファイル２５に記述されたストレスモデルパラメータと感度パラメータとによって実際に適用される応力モデル式及び関数式を決定した後、その応力モデル式及び関数式を含む様々な演算式を用いてパラメータ補正量３２が算出される。
【００４７】
更に、ＬＶＳ（Layout  Versus  Schematic）ツール１３は、算出されたパラメータ補正量３２をネットリスト２１に追加して補正後ネットリスト２６を生成する（ステップＳ０３）。生成された補正後ネットリスト２６は、適宜の記憶装置に記憶される。
【００４８】
以下に、本実施形態のパラメータ補正量３２の算出に関し、詳細な説明を行う。図７は、本実施形態における、パラメータ補正量３２の算出の対象となるＭＯＳトランジスタ４０のレイアウトを示すレイアウト図である。ＭＯＳトランジスタ４０は、拡散層領域４１とゲート４２とを備えている。ゲート４２は、拡散層領域４１を横断するように設けられている。拡散層領域４１のうち、ゲート４２の直下に位置する部分が、ＭＯＳトランジスタ４０のチャネル領域として機能する。ＭＯＳトランジスタ４０の近傍に、隣接拡散層領域４３が設けられている。隣接拡散層領域４３は、拡散層領域４１にゲート幅方向に隣接する活性領域（拡散層領域）である。拡散層領域４１と隣接拡散層領域４３とは、ＳＴＩ（shallow  trench  isolation）絶縁膜によって分離されている。
【００４９】
図８は、本実施形態における、パラメータ補正量３２を算出する動作の詳細を例示するフローチャートである。以下では、上述のＭＯＳトランジスタ４０に対し、そのＭＯＳトランジスタ４０に対応したパラメータ補正量３２を算出する動作を例示する。ここにおいて、図８に示される動作は、ＬＶＳ（Layout  Versus  Schematic）ツール１３によって、図形情報３１の生成が完了すると開始する。
【００５０】
ステップＳ１０１において、図形情報３１に基づいて、ＭＯＳトランジスタ４０のチャネル領域４２ａを抽出する。ステップＳ１０２において、抽出したチャネル領域４２ａの中点を抽出する。図９は、パラメータ補正量３２を算出する動作を概念的に例示する概念図である。図９の（ａ）に示されているように、ステップＳ１０２において、ＭＯＳトランジスタ４０のチャネル領域４２ａの幅方向の端部（ＳＴＩとの界面側）を特定する。そして、その端部におけるチャネル長方向の長さを特定し、その中点Ｐを抽出する。
【００５１】
ステップＳ１０３において、抽出したチャネルの中点Ｐを原点として、縦方向隣接拡散層距離関数を抽出する。このとき、その縦方向隣接拡散層距離関数は、チャネル長方向座標に対する関数としてｆ（ＰＤＹ（Ｘ））で与えられ、ＭＯＳトランジスタ４０のチャネル長方向の位置Ｘに応じて変化する。
【００５２】
ステップＳ１０４において、重み付け関数ｗｆ（Ｘ）と、隣接拡散層距離関数とを掛け合わせる。図９は、縦方向隣接拡散層距離とその重み付け関数ｗｆ（Ｘ）との対応を例示する図である。図９（ｂ）は、その重み付け関数ｗｆ（Ｘ）を例示している。その重み付け関数ｗｆ（Ｘ）は、ＭＯＳトランジスタ４０のチャネル長方向の位置Ｘを変数として、上述の中点Ｐで左右対称である。また、その重み付け関数ｗｆ（Ｘ）は、全域で非負であり、積分値が１である。図９（ｂ）に示されているように、その重み付け関数ｗｆ（Ｘ）は、原点（中点Ｐ）において最大値をとり、その原点（中点Ｐ）から遠くなるにつれて減少し、十分離れた点ではゼロとなるように設定される。
【００５３】
ステップＳ１０５において、掛け合わせた結果を下記（４）式に基づいて積分し、インスタンスパラメータＭＵＬＵ０を算出する。ここで、そのＭＵＬＵ０は、回路シミュレーションに用いられるネットリストに記述されるＳＰＩＣＥモデルパラメータの移動度Ｕ０の補正量を表している。（４）式において、縦方向隣接拡散層距離は、Ｘの関数と見なせるため、明示的にＰＤＹ（Ｘ）と表記する。
【数４】
2011150607.tif 000006
・・・  （４）
【００５４】
ステップＳ１０６において、算出されたＭＵＬＵ０に基づいて、ＭＯＳトランジスタ４０のパラメータ補正量を決定し、ネットリストに反映させる。
【００５５】
そのＭＵＬＵ０を指定することによって、回路シミュレーションにおいて、本来のＳＰＩＣＥモデルパラメータＵ０の変わりに、ＭＵＬＵ０×Ｕ０が用いられる。また、ＰＤＹ（Ｘ）は、Ｘに応じて変化する縦方向隣接拡散層距離を示している。ｆは、横方向、縦方向のそれぞれの隣接拡散層距離（ＰＤＸ，ＰＤＹ）が一定である場合の、それらに応じて変化するＳＴＩストレスによるＭＵＬＵ０の変動を算出するコンパクトモデルである。
【００５６】
上述のように、本実施形態の回路シミュレーション装置１は、上記に（４）式に基づいてＭＵＬＵ０を決定している。その（４）式におけるｗｆ（Ｘ）を適切に設定することより、縦方向隣接拡散層の、横方向に見たときのチャネルへの距離に応じた特性変動への寄与度の、任意の変化に対応することができる。
【００５７】
上述のように、本実施形態の回路シミュレーション装置１は、特性が異なる複数のＭＯＳトランジスタの電気的特性を再現しようとする場合に、それらの素子の各々に固有の演算式を設けることなく、チャネル領域に印加される応力を計算し、その計算結果に基づいて回路シミュレーションをすることができる。
【００５８】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。（４）式に示されているように、第１の実施形態のＭＵＬＵ０は、式中に積分式を含んでいる。第２実施形態においては、計算速度や運用面などの状況によっては、Ｘ軸をストレス考慮の観点から考えて十分に小さい区分ΔＸで分割してＭＵＬＵ０を求めている。
【００５９】
分割された区分ごとの隣接拡散層距離をＰＤＹｉとし、その区分におけるｗｆ（Ｘ）の平均値をｗｆｉとしたとき、ＭＵＬＵ０を下記（５）式で求める。
【数５】
2011150607.tif 000007
・・・  （５）
第２実施形態の回路シミュレーション装置１において、上述のＭＵＬＵ０に基づいて、ＭＯＳトランジスタ４０のパラメータ補正量を決定し、ネットリストに反映させることで、第１実施形態の回路シミュレーション装置１と同様の効果を奏することが可能となる。また、第２実施形態の回路シミュレーション装置１においては、積分演算を行わない（５）式を用いている。そのため、計算速度を向上させることができ、シミュレーションに要する時間を短縮することができる。また、数式が実装されているＬＶＳツールのためのルールファイルに直接記述することができる。
【００６０】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【００６１】
１…回路シミュレーション装置
２…情報処理装置本体
３…入力装置
４…出力装置
５…中央演算処理装置
６…メモリ
７…大容量記憶装置
８…バス
９…ＥＤＡツール
１０…データベース
１１…回路図エディタ
１２…レイアウトエディタ
１３…ＬＶＳ（Layout  Versus  Schematic）ツール
１４…回路シミュレータ
１５…ソルバー
２１…ネットリスト
２２…レイアウトデータ
２３…テストパターンレイアウトデータ
２４…テストパターン測定データ
２５…ストレスモデルパラメータファイル
２６…補正後ネットリスト
２７…トランジスタモデルパラメータ
２８…出力結果
３１…図形情報
３２…パラメータ補正量
４０…ＭＯＳトランジスタ
４１…拡散層領域
４２…ゲート
４２ａ…チャネル領域
４３…隣接拡散層領域
１３０…ＭＯＳトランジスタ
１３１…拡散層領域
１３２…ゲート
１３３…隣接拡散層領域
１３４…隣接拡散層領域
１３５…隣接拡散層領域
１３６…隣接拡散層領域
Ｌ…ゲート長
Ｗ…ゲート幅
ＬＯＤ…拡散層長さ
ＰＤＸ…距離
ＰＤＸ１…距離
ＰＤＸ２…距離
ＰＤＹ…距離
ＰＤＹ１…距離
ＰＤＹ２…距離
Ｕ０…トランジスタモデルパラメータ
ＶＴＨ０…閾値パラメータ
【図１】
2011150607.tif 000012
【図２】
2011150607.tif 000013
【図３】
2011150607.tif 000014
【図４】
2011150607.tif 000015
【図５】
2011150607.tif 000016
【図６】
2011150607.tif 000017
【図７】
2011150607.tif 000018
【図８】
2011150607.tif 000019
【図９】
2011150607.tif 000020