(57)【要約】【課題】  発光素子の輝度低下を補償するために、各画素のアノード電圧を検出して画像データを補正すると、全画素の補正データを記憶するメモリと補正回路が必要となる。【解決手段】  発光素子、ゲート電圧によって電源線から前記発光素子の電極端子に供給する電流を決定するトランジスタ、前記トランジスタのゲート電圧を保持する容量、データ線の電圧を前記容量に保持するための第１のスイッチと、前記電流を遮断する第２のスイッチを備えた表示装置を、前記第２のスイッチによって前記電流が遮断される前後の前記発光素子の電圧変化に比例する電圧を、前記容量に保持された電圧に加えて前記トランジスタのゲートに印加する。【選択図】  図１
2011150294.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極に挟まれた発光層を有する発光素子と、
データ線と電源線とに接続された画素回路と、
前記電源線に接続された定電圧電源と、
前記定電圧電源から前記発光素子の一方の電極にいたる電流経路に配置された第２のスイッチと、
を備える表示装置の駆動方法であって、
前記画素回路は、
ソースが前記電源線に接続され、ドレインから前記発光素子の一方の電極に電流を供給するトランジスタと、
前記トランジスタのゲートに直接もしくは容量を介して接続される制御ノードに、直接または容量を介して一端が接続される第１の容量と、
前記データ線と前記制御ノードとの間に配置される第１のスイッチと、
前記制御ノードと前記発光素子の前記一方の電極との間に直列に配置される第３のスイッチおよび第２の容量と  、を含んでおり、
（ｉ）前記第１のスイッチと前記第２のスイッチと前記第３のスイッチとが共に導通されて前記発光素子に電流が供給されることにより、前記データ線のデータ電圧が前記制御ノードに設定されると共に、前記発光素子の前記一方の電極と前記制御ノードとの電位差が前記第２の容量に保持されるステップ、
（ｉｉ）前記第２のスイッチが切断されて前記発光素子に流れる電流が遮断されることにより、前記発光素子の前記一方の電極の前記電流の遮断前後の電位変化が、前記第２の容量を介して前記制御ノードの電位を変化させるステップ、
（ｉｉｉ）前記第３のスイッチが切断されると共に前記第２のスイッチが導通されることにより、前記発光素子に前記トランジスタのゲート電位に応じた電流が供給されるステップ
を順に行うことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネセンス（ＥＬ）表示装置に代表される発光型の表示装置は、発光素子からなる画素を基板上に複数個、マトリクス状に配置して構成される。各画素の発光素子を画像データに応じた輝度で発光させるためには、各発光素子に流す電流量を精確に制御しなければならない。
【０００３】
表示装置には、画素毎に、薄膜トランジスタ（ＴＦＴ）や容量などの回路要素を備えた画素回路が設けられている。これらの画素回路を行単位で順次選択して画像データを書き込むために、行方向に画素回路を共通に接続して行単位で画素回路を制御する制御信号線と、列方向に画素回路を共通に接続して画像データを各画素に伝達するデータ線とが設けられている。
【０００４】
ところで、有機ＥＬ素子は、長時間発光し続けると積算電流量に応じて劣化し、輝度が低下するという問題がある。有機ＥＬ素子の通電による輝度低下は非可逆的であり、劣化した有機ＥＬ素子の輝度はもとに戻ることがない。経時的な輝度低下を補償するために、電流を流したときの有機ＥＬ素子の端子間電圧を検出回路により検出してメモリに記録し、記録された端子間電圧に応じて画像データを補正する方法が特許文献１に提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−９１７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の場合、発光素子の端子電圧を外部回路で読み取り、画像データを補正する方法では、画素回路内に、端子電圧を外部に読み出すための回路を設けなければならない。また、端子電圧の読み取りが通常の画像表示とは別の期間に行われるため、読み出された全画素の端子電圧を保持するメモリと、保持された端子電圧から補正値を演算するための回路が必要となる。
【課題を解決するための手段】
【０００７】
本発明は、発光素子の端子電圧の変化を画素ごとに自動的に補正する画素回路を備えた表示装置の駆動方法を提供することを目的とする。
【０００８】
本発明は、
一対の電極に挟まれた発光層を有する発光素子と、
データ線と電源線とに接続された画素回路と、
前記電源線に接続された定電圧電源と、
前記定電圧電源から前記発光素子の一方の電極にいたる電流経路に配置された第２のスイッチと、
を備える表示装置の駆動方法であって、
前記画素回路は、
ソースが前記電源線に接続され、ドレインから前記発光素子の一方の電極に電流を供給するトランジスタと、
前記トランジスタのゲートに直接もしくは容量を介して接続される制御ノードに、直接または容量を介して一端が接続される第１の容量と、
前記データ線と前記制御ノードとの間に配置される第１のスイッチと、
前記制御ノードと前記発光素子の前記一方の電極との間に直列に配置される第３のスイッチおよび第２の容量と  、を含んでおり、
（ｉ）前記第１のスイッチと前記第２のスイッチと前記第３のスイッチとが共に導通されて前記発光素子に電流が供給されることにより、前記データ線のデータ電圧が前記制御ノードに設定されると共に、前記発光素子の前記一方の電極と前記制御ノードとの電位差が前記第２の容量に保持されるステップ、
（ｉｉ）前記第２のスイッチが切断されて前記発光素子に流れる電流が遮断されることにより、前記発光素子の前記一方の電極の前記電流の遮断前後の電位変化が、前記第２の容量を介して前記制御ノードの電位を変化させるステップ、
（ｉｉｉ）前記第３のスイッチが切断されると共に前記第２のスイッチが導通されることにより、前記発光素子に前記トランジスタのゲート電位に応じた電流が供給されるステップ
を順に行うことを特徴とする。
【発明の効果】
【０００９】
本発明による表示装置では、発光素子の経時劣化に伴い端子間電圧が上昇すると、その上昇値に応じて発光素子に流れる電流が増加するので、劣化による輝度低下が補償できる。補償動作が各画素回路内で完結しているため、メモリや外部の補正回路が不要となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施例である表示装置の画素回路を示す図である。
【図２】第１の実施例の表示装置の全体図である。
【図３】第１の実施例の画素回路の動作を示すタイミングチャートである。
【図４】発光素子の（ａ）劣化前後のＶ−Ｉ特性と、（ｂ）輝度の時間経過を示す図である。
【図５】本発明の第１の実施例の変形例である。
【図６】本発明の第２の実施例である表示装置の画素回路を示す図である。
【図７】第２の実施例の画素回路の動作を示すタイミングチャートである。
【図８】第２の実施例の画素回路の別の動作を示すタイミングチャートである。
【図９】本発明の第３の実施例である表示装置の画素回路を示す図である。
【図１０】第３の実施例の画素回路の動作を示すタイミングチャートである。
【図１１】本発明の第３の実施例の変形例である。
【図１２】本発明の第４の実施例であるデジタルスチルカメラシステムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、有機ＥＬ表示装置を例に挙げて説明するが、本発明の表示装置はこれに限定されるものではなく、無機ＥＬ素子、ＬＥＤなどの他の発光素子を用いた表示装置にも適用することができる。
【実施例１】
【００１２】
１．画素回路の構成
図１は、本発明の第１の実施例である表示装置の、画素とそれに接続される配線群を示す図である。画素１は、画素回路２と発光素子ＥＬとで構成される。
【００１３】
画素回路２には２本の制御信号線５、６と、１本のデータ線９とが接続されている。２本の制御信号線５、６を介して行選択のための制御信号Ｐ１、Ｐ２が画素回路２に入力され、これらの信号に同期して、データ線９から階調表示データであるデータ電圧Ｖｄａｔａが入力される。
【００１４】
第１のトランジスタＴｒ１は、発光素子に電流を供給する駆動トランジスタである。ソースが電源線１０に接続され、ドレインは発光素子ＥＬのアノードに接続されている。
【００１５】
なお、本明細書では、トランジスタのソースとドレインは、ゲートとの電位差で導通（オン）と非導通（オフ）の状態が切り替わる端子をソース、もう一方の端子をドレインという。Ｐチャネル型のトランジスタでは、電流はソースからドレインへ流れる。電流の向きが逆転するときは、ソースとドレインが入れ替わっていると考える。
【００１６】
第２のトランジスタＴｒ２はＮチャネル型のトランジスタであって、データ線９を第１のトランジスタＴｒ１のゲートに接続する第１のスイッチとして機能する。
【００１７】
第２のトランジスタＴｒ２は、Ｐ１制御信号が「Ｈ」（ＨＩＧＨ）レベルになると導通し、データ線９の電位Ｖｄａｔａを画素回路２に取り込む。データ線電位Ｖｄａｔａが第１のトランジスタＴｒ１のゲート電位より高いとき、第２のトランジスタＴｒ２のデータ線９に接続された端子がドレインとして、第１のトランジスタＴｒ１のゲートに接続された端子がソースとして働き、データ線９から第１のトランジスタＴｒ１のゲートに向かって電流が流れる。データ線電位Ｖｄａｔａが第１のトランジスタＴｒ１のゲート電位より低いときは電流が逆向きに流れ、そのときはソースとドレインが逆転して機能する。以下では、便宜的に、データ線電位Ｖｄａｔａが第１のトランジスタＴｒ１のゲート電位より低いときを標準の状態として、データ線９に接続された端子をソース、第１のトランジスタＴｒ１のゲートに接続された端子をドレインと呼ぶ。
【００１８】
第１の容量Ｃ１の一端は、Ｔｒ１のゲートとＴｒ２のドレインとの接続点である、制御ノードＮに接続されており、他端は一定電位ＳＣに接続されている。第１の容量Ｃ１は、第１のトランジスタＴｒ１のゲート−ソース間電圧を保持するために設けられている。
【００１９】
第３のトランジスタＴｒ３もＮチャネル型のトランジスタであって、第２の容量Ｃ２と直列接続されて、制御ノードＮ（Ｔｒ１のゲートおよびＴｒ２のドレイン）と発光素子ＥＬのアノード端子との間に配置され、Ｐ２制御信号により導通が制御されるスイッチとして働く。第３のトランジスタＴｒ３と容量Ｃ２は、発光素子ＥＬの電流が変化したときの電極端子間の電圧変化を、駆動トランジスタのゲートにフィードバックするために設けられている。
【００２０】
発光素子ＥＬは、アノード（Ａ）とカソード（Ｋ）の２つの電極と、それらに挟まれた有機ＥＬ発光層を備えている。アノードとカソードのいずれか一方が画素回路２と接続される電極端子となる。図１の例ではアノードが画素回路２のＴｒ１のドレイン端子に接続されており、カソードは接地電位ＧＮＤに接続されている。アノードが接地電位側にあってもよく、その場合は電流が発光素子ＥＬからトランジスタＴｒ１に向かって流れる。
【００２１】
なお、本明細書では、電圧は、すべて画素回路と対向する側の発光素子電極の接地電位ＧＮＤを基準とする。
【００２２】
画素回路２には電源線１０が接続され、電源線１０には定電圧電源ＰＷから一定の電圧ＶＣＣが供給される。電源電圧ＶＣＣは、行方向または列方向に延びる電源線１０によって各画素回路２に配られている。
【００２３】
本実施例の画素回路は、行または列方向に延びる電源線１０ごとに、電源線１０と定電圧電源との間の接続、非接続を切り替えるスイッチＳＷが設けられていることが特徴である。スイッチＳＷは、ＥＬに流れる電流を遮断するために設けられる。本実施例では電源線１０と定電圧電源との間に設けられているが、定電圧電源から発光素子ＥＬに至る電流が流れる経路のいずれかに設けられていればよい。
【００２４】
以下、スイッチＳＷを第２のスイッチ、第３のトランジスタＴｒ３を第３のスイッチと称する。
【００２５】
２．表示装置の構成
画素回路２は、行方向に２本の制御信号線によって結線され、列方向にデータ線によって結線されている。発光素子ＥＬと画素回路２を含んでなる画素１は、行方向と列方向に配列して、図２に示すアクティブマトリクス表示装置を構成している。
【００２６】
図２のアクティブマトリクス表示装置では、画素１がｍ行×ｎ列の２次元マトリクスをなして配列されている。画素１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色をそれぞれ発光する３つの発光素子ＥＬと、それらに電流を供給する３つの画素回路２とから構成されている。図２ではデータ線９はｎ本描かれているが、実施には各画素にＲ、Ｇ、Ｂのデータ線が１本ずつ、計３本あり、データ線総本数は３ｎ本である。
【００２７】
図２には描かれていないが、電源線１０も画素回路の行または列に沿って配置されている。画素配列の周辺には、行制御回路３と列制御回路４とが配置されている。行制御回路３からは行ごとに２本ずつ信号線が延びており、信号線には全ｍ行にわたる制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）が出力される。第１の制御信号Ｐ１は、Ｐ１信号線（第１の制御信号線）５を介して各行の画素回路２に入力される。第２の制御信号Ｐ２は、Ｐ２信号線（第２の制御信号線）６を介して各行の画素回路２に入力される。列制御回路４には、映像信号が入力され、全３ｎ個の出力端子からデータ電圧Ｖｄａｔａが出力される。データ電圧Ｖｄａｔａは階調レベルに応じた電圧であり、データ線９を介して各列の画素回路に入力される。
【００２８】
３．回路の動作
図３は、図１の画素回路２の動作を示すタイミングチャートである。画素回路はｉ行目にあるとし、上から順に、（ａ）データ線のデータ信号Ｖｄａｔａ、（ｂ）ｉ行のＰ１信号線の制御信号Ｐ１（ｉ）、（ｃ）ｉ行のＰ２信号線の制御信号Ｐ２（ｉ）、（ｄ）スイッチＳＷのオン／オフ状態、（ｅ）トランジスタＴｒ１のソース電圧Ｖｓ、（ｆ）トランジスタＴｒ１のゲート電圧Ｖｇ、（ｇ）発光素子ＥＬのアノード電圧、が描かれている。電圧はすべて、発光素子ＥＬのカソードを基準とする電圧である。
【００２９】
ｉ行のプログラミング期間の前はｉ−１行、後はｉ＋１行のプログラミング期間であり、データ線にはそれぞれの行のデータ信号Ｖ（ｉ−１）とＶ（ｉ＋１）が入力される。
【００３０】
プログラミング期間は、（Ａ）階調データを画素回路に取り込むサンプリング期間と（Ｂ）本発明の特徴であるＶｅｌ補償期間の２つの期間に分けられる。各画素は、プログラミング期間に画像データがプログラミングされ、それに引き続く表示期間（Ｃ）で発光する。プログラミング期間の直前の表示期間（Ｃ’）は、前のプログラミング期間に書き込まれたデータによって発光している期間である。図３では、１つのプログラミング期間から次のプログラミング期間まで発光が継続するが、途中で発光が打ち切られて、その後の非表示期間がある場合もある。
【００３１】
以下、（Ａ）−（Ｃ）のそれぞれの期間の動作について説明する。
【００３２】
（Ａ）サンプリング期間
この期間は、電源ＶＣＣと画素回路２を接続するスイッチＳＷはオンとなり、トランジスタＴｒ１のソース電圧（Ｖｓ）はＶＣＣになっている。データ線９には、列制御回路４から、当該画素（ｉ行目にある）に対するデータ電圧Ｖｄａｔａ（Ｖ（ｉ））が印加される。
【００３３】
ｉ行目のＰ１信号線にＰ１（ｉ）＝「Ｈ」（ＨＩＧＨレベル）の信号が入り、第１のスイッチであるトランジスタＴｒ２がオンになる。ｉ行目のＰ２信号線にもＰ２（ｉ）＝「Ｈ」の信号が入って、第３のスイッチであるトランジスタＴｒ３がオンになる。すると、データ電圧Ｖｄａｔａは、トランジスタＴｒ２を通じて第１の容量Ｃ１の一方端子とトランジスタＴｒ１のゲートに直接接続している制御ノードＮに伝達され、Ｖ（ｉ）の電圧がこの画素回路２にサンプリングされる。そして、発光素子のアノードと制御ノードＮとの電位差が第２の容量に保持される。
【００３４】
サンプリングされた電圧Ｖ（ｉ）により、トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓ＝Ｖｓ−ＶｇはＶＣＣ−Ｖ（ｉ）になり、これがトランジスタＴｒ１の閾値電圧Ｖｔｈを越していると、閾値を上回る電圧ＶＣＣ−Ｖ（ｉ）−Ｖｔｈに対応したドレイン電流
（式１）  Ｉ＝β（ＶＣＣ−Ｖ（ｉ）−Ｖｔｈ）２
が発光素子ＥＬに流れる。βはトランジスタＴｒ１の特性から決まる定数である。
【００３５】
一方、発光素子ＥＬに電流が流れているときのアノード電圧ＶｅｌＯＮは、ＥＬ素子のＶ−Ｉ特性、すなわち発光素子ＥＬに流れる電流Ｉと両端電圧Ｖｅｌとの関係
（式２）  ＶｅｌＯＮ＝Ｖｅｌ（Ｉ）
から決まる。容量Ｃ２にはＶ（ｉ）−ＶｅｌＯＮの電圧が充電されている。
【００３６】
（Ｂ）Ｖｅｌ補償期間
Ｐ１信号線の「Ｈ」から「Ｌ」（ＬＯＷレベル）への切り替わりでトランジスタＴｒ２がオフになり、サンプリング期間が終了する。同時に第２のスイッチＳＷはオフになり、発光素子ＥＬに電流が流れなくなる。Ｐ２信号線は「Ｈ」のままであり、トランジスタＴｒ３はオン状態に保たれている。
【００３７】
スイッチＳＷがオフになると、トランジスタＴｒ１のドレイン電圧は発光素子のオフ電圧ＶｅｌＯＦＦに向かって低下する。ゲート電圧も低下するが、サンプリング期間の終了時点で第２のトランジスタＴｒ２はオフになっており、容量Ｃ１のマイナス電極と容量Ｃ２のプラス電極とに蓄えられていた電荷はどこへも行くことが出来ないので、そのまま保存される。この電荷は、
（式３）  −Ｃ１（ＶＣＣ−Ｖ（ｉ））＋Ｃ２（Ｖ（ｉ）−ＶｅｌＯＮ）
であるから、図３（ｆ）、（ｇ）に示すように、Ｖｅｌ補償期間中に発光素子のアノード電圧がオフ電圧ＶｅｌＯＦＦに収束した後、トランジスタＴｒ１のゲート電圧Ｖｇは
（式４）  Ｖｇ＝Ｖ（ｉ）−（Ｃ２／（Ｃ１＋Ｃ２））（ＶｅｌＯＮ−ＶｅｌＯＦＦ）
になる。ゲート電圧Ｖｇはデータ線から与えられたＶ（ｉ）より低くなり、その差は、発光素子ＥＬの端子間電圧の変化幅ＶｅｌＯＮ−ＶｅｌＯＦＦに、容量で決まる比率Ｃ２／（Ｃ１＋Ｃ２）をかけた電圧に等しい。この電圧がｉ行の画素回路にプログラミングされた電圧となる。プログラミングされた電圧は第１のトランジスタＴｒ１のゲートに印加されて、発光素子に流れる電流を定める。
【００３８】
このように、本発明においては、データ電圧Ｖ（ｉ）それ自体をプログラミング電圧とせず、データ電圧Ｖ（ｉ）に発光素子の端子間電圧変化に比例した電圧を上乗せしてプログラミング電圧とする。発光素子の劣化による端子間電圧の変化がゲート電圧にフィードバックされるので、劣化による輝度低下を電流増加で補うことが可能になる。輝度低下の補償については後で詳しく説明する。
【００３９】
（Ｃ）表示期間
トランジスタＴｒ１のゲート電圧が上の電圧に収束し、プログラミングが完了した後、Ｐ２信号線を「Ｈ」から「Ｌ」に切り替えてトランジスタＴｒ３をオフにする。
【００４０】
トランジスタＴｒ３がオフになると、トランジスタＴｒ１のゲートは、発光素子ＥＬのアノードから切り離されるが、容量Ｃ１の電荷はそのままなので、ゲート電圧Ｖｇは（式４）の値のまま固定される。この状態つまりトランジスタＴｒ３をオフ状態にしたままで、電源と画素を接続するスイッチＳＷをオンに戻すと、トランジスタＴｒ１は、ソース電圧ＶｓがＶＣＣになり、（式４）のゲート電圧Ｖｇに応じた導通状態になる。（式４）に示される表示期間のゲート電圧Ｖｇは、サンプリング期間のゲート電圧Ｖ（ｉ）より低いので、発光素子ＥＬに流れる電流はサンプリング期間の電流より大きくなり、発光素子のアノード電圧はＶｅｌＯＮよりも高くなる。
【００４１】
以上の（Ａ）−（Ｃ）の動作説明のとおり、データ線から与えられたデータ電圧を画素回路にサンプリングした後、いったんスイッチＳＷを駆動トランジスタのソースから切り離し、その後、駆動トランジスタのゲートと発光素子との間を切断した上で電源スイッチを復元させると、ゲート電圧は発光素子の電圧を反映した電圧分だけ下降し、これが最終的にゲートに保持されるプログラミング電圧となる。プログラミング完了後のゲート−ソース間電圧は、データ線からサンプリングされたデータ−ソース間電圧に、ＥＬ素子の電圧変化分を加えた電圧であり、絶対値として大きくなる。
【００４２】
表示期間に発光素子に流れる電流は、プログラミング電圧すなわち下降後のゲート電圧によって決まる。この電流は、当初の、データ電圧がサンプリングされたときに流れる電流より大きい。発光素子の電流Ｉｅｌと発光輝度Ｌの関係は、あらかじめ測定されてわかっているので、データ電圧Ｖ（ｉ）は、この発光時の電流が流れたときの発光素子の輝度が、本来の画像データの輝度に一致するように設定される。
【００４３】
データ電圧Ｖ（ｉ）はそれ自身で発光輝度を決めるものではないが、最終的なプログラミング電圧に近い値であることが好ましい。発光素子の端子間電圧変化ＶｅｌＯＮ−ＶｅｌＯＦＦは、ゲート電圧がＶ（ｉ）のときの電流によるものであるから、これが発光時の電流より著しく小さいとゲート電圧を大きく降下させなければならず、精度が悪くなる。
【００４４】
４．輝度低下の補償
ところで、有機ＥＬ素子は、長時間発光を続けるとＶ−Ｉ特性が変化し、それにつれて輝度が低下する。たくさんの画素を含む有機ＥＬ表示装置においては、画素ごとに発光の履歴が異なるので、当初一様であったとしても、輝度変化の程度は、時間が経過するにつれて画素ごとに異なってくる。発光を休止してもこの変化はもとに戻らず、有機ＥＬ素子の劣化と捉えられている。
【００４５】
図４（ａ）は、長時間の発光前後のＶ−Ｉ特性の変化を示す。Ｖ−Ｉ特性が変化すると、同じ電流が流れても端子間電圧が増大する。図４（ｂ）は、一定電流で駆動し続けたときの輝度の変化同じ変化を示している。輝度は時間経過とともに低下することがわかる。
【００４６】
本実施例の画素回路においては、発光素子ＥＬの電流を遮断する前と後の端子間電圧の変化がゲート電圧の降下となるので、発光素子ＥＬの劣化による電圧増加が、ゲート電圧の降下量を増加させ、有機ＥＬ素子に流れる電流を増加させる方向にフィードバックされる。その結果、有機ＥＬ素子の劣化による輝度低下を抑制することができる。
【００４７】
劣化の前と後で、同じデータ電圧Ｖ（ｉ）がサンプリングされたとき、サンプリング期間（Ａ）中に発光素子に流れる電流ＩｅｌＯＮは変わらないから、劣化前後の発光素子の端子間電圧変化は、同じ電流値ＩｅｌＯＮに対する電圧の変化、つまり図４（ａ）に示すようなＶｅｌＯＮ１からＶｅｌＯＮ２への変化である。これらの電圧に係数
ｋ＝Ｃ２／（Ｃ１＋Ｃ２）
がかけられてトランジスタＴｒ１のゲートにフィードバックされるから、表示期間の電流は、
（劣化前）
Ｉ１＝β（ＶＣＣ−Ｖ（ｉ）−Ｖｔｈ＋ｋ（ＶｅｌＯＮ１−ＶｅｌＯＦＦ１））２
（劣化後）
Ｉ２＝β（ＶＣＣ−Ｖ（ｉ）−Ｖｔｈ＋ｋ（ＶｅｌＯＮ２―ＶｅｌＯＦＦ２））２
と表される。
【００４８】
劣化後の発光素子の端子間電圧ＶｅｌＯＮ２は、劣化前の発光素子の端子間電圧ＶｅｌＯＮ１よりも大きい。そのため、ＶｅｌＯＮ２とＶｅｌＯＮ１の差に応じてトランジスタＴｒ１の電流がＩ１からＩ２へ増加する。この電流増加が、発光素子ＥＬの劣化による輝度低下量を打ち消すように係数ｋを決定することで、データ電圧Ｖ（ｉ）を補正することなく、発光素子ＥＬの経時劣化による輝度低下を補償することができる。Ｃ１とＣ２の容量比を変えることで係数ｋは０から１まで任意の値をとる。
【００４９】
電流の補正量は、発光素子ＥＬの両端電圧の変化量を通してデータ電圧にも依存している。すなわち、電流の補正は一律ではなく、階調信号Ｖ（ｉ）の各レベルに相応して行われる。従来の、発光素子電圧を検出して外部回路に送る方式では、検出時間をあまり長く取ることが出来ないために、発光素子に固定電流を流して端子間電圧を検出し、それからすべての階調レベルの補正電圧を推測していた。これに対し、本発明では任意の階調レベルに応じた補正電流が流れるので、補正精度が高い。
【００５０】
本実施例によれば、ＥＬ素子に電流を流している時のアノード電圧と流していない時のアノード電圧の差が、画素回路内で自動的に駆動トランジスタのゲート電圧にフィードバックされ、劣化による輝度低下が電流増加で相殺できる。画素ごとにＥＬ素子電圧を検出し、メモリに保持し、データを補正する必要がなく、画素単位で劣化による輝度低下の補償を行うことが可能となる。
【００５１】
図５は本実施例の変形例である。図１の回路から、スイッチＳＷを画素回路２内に移して電源線１０と第１のトランジスタＴｒ１のソースの間に挿入し、定電圧線ＳＣを廃して、容量Ｃ１の他端（Ｔｒ１のゲートに接続された端子とは異なるほうの端子）を第１のトランジスタＴｒ１のソースに接続したものである。その他の図１と同じ部分には同じ符号をつけた。動作のタイミングチャートは図３と同じである。スイッチＳＷを画素回路２の中に設けたので、切り替える電流が小さくなり、スイッチを小型にすることができる。
【実施例２】
【００５２】
図６は、本発明の第２の実施例の表示装置の画素回路２である。
【００５３】
本実施例の画素回路は、実施例１の第２のスイッチＳＷがなく、代わりに、第１のトランジスタＴｒ１のドレインと発光素子ＥＬのアノード間に、第４のトランジスタＴｒ４が追加され、さらに第４のトランジスタＴｒ４のゲートに信号を与えるＰ３信号線７がある。その他は第１の実施例の画素回路と同じである。図１と同じ機能の回路要素には同じ符号をつけた。全体構成も、各行にＰ３信号線Ｐ３（１）−Ｐ３（ｍ）が追加される他は図２と同じである。
【００５４】
第４のトランジスタＴｒ４は、実施例１のスイッチＳＷの代わりに設けられたスイッチで、発光素子に流れる電流を遮断する第２のスイッチとして働く。第４のトランジスタＴｒ４は、図５の位置でなく、電源線１０とＴｒ１のソースとの間に接続されていてもよい。
【００５５】
図７は画素回路の動作を示すタイミングチャートである。図３と同じ部分には同じ符号をつけた。Ｐ３信号線の制御信号の「Ｈ」または「Ｌ」で第４のトランジスタＴｒ４が導通または非導通になる。（Ａ）サンプリング期間、（Ｂ）Ｖｅｌ補償期間、（Ｃ）表示期間の動作は実施例１と同じであり、発光素子ＥＬの輝度劣化を補償することも実施例１と同じである。
【００５６】
図８は図６の回路の別の動作を示すタイミングチャートである。（ｂ’）、（ｃ’）、（ｄ’）はそれぞれｉ＋１行の制御信号を表す。（ｅ）−（ｆ）のチャートは省略したが、図７と同じである。
【００５７】
図８では、ｉ行のＶｅｌ補償期間（Ｂ）の開始と同時に、次のｉ＋１行のＰ１信号線の制御信号Ｐ１（ｉ＋１）とＰ２信号線の制御信号Ｐ２（ｉ＋１）が「Ｈ」になり、データ線の電圧もｉ＋１行のデータ電圧Ｖ（Ｉ＋１）に切り替わり、ｉ＋１行のサンプリングが始まる。ｉ行のＶｅｌ補償期間（Ｂ）と表示期間（Ｃ）は図７と同様である。プログラミング期間の一部を２行で並行に行うことにより、全体の垂直走査時間が短縮される。
【実施例３】
【００５８】
図９は、本実施例の発光素子ＥＬを含む画素回路２の構成例を示す。
【００５９】
図９の回路は、図４の回路に加えて、第１のトランジスタのゲートと第２のトランジスタのドレインとの間に第３の容量Ｃ３が接続されている。さらに、第１のトランジスタのゲート−ドレイン間を結ぶ第５のトランジスタＴｒ５と、第５のトランジスタＴｒ５のゲートに接続される第４の制御信号線Ｐ４とを備えている。その他の回路要素と接続は図４の回路と同じであり、同じ符号をつけてある。  本実施例では、第２のトランジスタＴｒ２に接続する制御ノードＮは、第３の容量Ｃ３を介して第１のトランジスタのゲートに接続する。また、第５のトランジスタはあとで詳しく説明するオートゼロ動作にために設けられた第４のスイッチである。
【００６０】
図１０は図９の画素回路の動作の例を説明するタイミングチャートである。実施例１、２と同じく、各画素は、プログラミング期間と表示期間からなる。表示期間は、デューティが１００％である必要はなく、任意のデューティーで表示してもよい。本実施例の回路動作では、プログラミング期間が以下の５つの期間に分けられる。それは、
（Ａ）プリチャージ期間、（Ｂ）オートゼロ期間、（Ｃ）サンプリング期間、（Ｄ）ＶｅｌＯＮ検出期間、（Ｅ）Ｖｅｌ補償期間である。
【００６１】
（Ａ）プリチャージ期間
この期間中、Ｐ１信号線とＰ２信号線は「Ｈ」にセットされる。データ線は「基準電圧Ｖｒｅｆ」にセットされる。基準電圧Ｖｒｅｆは任意に設定することができるが、データによらない一定の電圧である。Ｐ３信号線とＰ４信号線はともに「Ｈ」レベルにあり、トランジスタＴｒ４とＴｒ５はオンになる。トランジスタＴｒ１のゲートとドレインは短絡され、ダイオード接続になる。
【００６２】
このとき、ダイオード接続されたトランジスタＴｒ１からＥＬ素子に電流が流れ、ゲート電圧がＥＬ素子のアノード電圧に等しくなる。容量Ｃ３にはＶｒｅｆ−Ｖｅｌの電圧が充電される。
【００６３】
（Ｂ）オートゼロ期間
ついで、Ｐ１信号線、Ｐ２信号線、Ｐ４信号線は「Ｈ」のまま、Ｐ３信号線が「Ｌ」にセットされるので、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４はオン、トランジスタＴｒ４がオフになる。ＥＬ素子に流れていたトランジスタＴｒ１のドレイン電流は、トランジスタＴｒ５を通じて流れ、容量Ｃ３の電荷を放電する。この結果、Ｔｒ１のゲート電圧が上昇し、トランジスタＴｒ１のドレイン電流が減少する。一定時間の後、Ｔｒ１のゲート−ソース間電圧が閾値電圧Ｖｔｈに収束し、ドレイン電流はゼロになる。
【００６４】
この結果、容量Ｃ３には、データ線９の基準電圧ＶｒｅｆとトランジスタＴｒ１のゲート電圧ＶＣＣ−Ｖｔｈとの差電圧が保持される。つまり、このオートゼロ期間は、トランジスタＴｒ１のＶｇｓを閾値電圧にセットする期間である。これは、次に、トランジスタＴｒ１上に、閾値電圧のばらつきに依存しない駆動電流を与える電圧を準備する。
【００６５】
（Ｃ）サンプリング期間
次にＰ４信号線が「Ｌ」にセットされトランジスタＴｒ１のゲートを絶縁する。データ線はＶｒｅｆからデータ電圧Ｖｄａｔａ＝Ｖ（ｉ）に切り替えられる。このデータ線の電圧変化に伴って制御ノードの電位が変化し、さらに容量Ｃ３を通してトランジスタＴｒ１のゲート電位が変化して、トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓは、ＶｔｈよりＶｒｅｆ−Ｖ（ｉ）だけ大きな電圧になる。こうして、トランジスタＴｒ１は、閾値電圧のばらつきやその経時変化に関係しない、データ電圧Ｖ（ｉ）だけで決まる電流を提供するように設定される。
【００６６】
（Ｄ）ＶｅｌＯＮ検出期間
次いで、Ｐ３信号線は「Ｈ」にセットされトランジスタＴｒ４がオンになる。発光素子ＥＬには、データ電圧Ｖ（ｉ）に基づいた電流が流れるが、この電流は、まだ所望の輝度を与える電流ではない。ＥＬ素子のアノード電圧ＶｅｌＯＮは、発光素子ＥＬに流れる電流と、その時点の発光素子ＥＬの劣化量に応じたＶ−Ｉ特性により決定される。容量Ｃ２には制御ノードＮと発光素子のアノードとの電位差、すなわちＶ（ｉ）とＶｅｌＯＮとの差分の電圧がかかっている。
【００６７】
（Ｅ）Ｖｅｌ補償期間
次いでＰ１信号線とＰ３信号線は「Ｌ」にセットされ、トランジスタＴｒ２とトランジスタＴｒ４がオフになる。発光素子ＥＬの電流は遮断され、アノード電圧はＶｅｌＯＦＦすなわち接地電位ＧＮＤに等しくなる。アノード電圧の変化量は、容量Ｃ１と容量Ｃ２の容量比に応じた分が、Ｔｒ３を通じて３つの容量（Ｃ１〜Ｃ３）の共通接続端子、すなわち制御ノードＮに伝達され、さらに容量Ｃ３を通じてトランジスタＴｒ１のゲート電圧を変化させる。この結果、トランジスタＴｒ１のゲート電圧は、Ｃ２／（Ｃ１＋Ｃ２）×（ＶｅｌＯＮ―ＶｅｌＯＦＦ）だけ降下し、ゲート−ソース間電圧もその分絶対値が増加する。
【００６８】
この間、容量Ｃ３の電圧はＶｒｅｆ−Ｖｔｈのままである。データ電圧Ｖ（ｉ）を反映した電圧はＣ１の両端に保持されている。表示期間のＴｒ１の電流は、Ｔｒ１のゲート−ソース間電圧すなわちＣ１とＣ３の２つの容量の電圧の和で決定される。したがって、本実施例では、直列接続された容量Ｃ１とＣ３の合成容量が、第１の実施例の容量Ｃ１に相当するということができる。
【００６９】
（Ｆ）表示期間
以上の（Ａ）−（Ｅ）のプログラミング期間の後、Ｐ２信号線は「Ｌ」にセットされ、トランジスタＴｒ３がオフになる。これにより、フィードバックルートが切断され、アノード電圧が更に変動しても、トランジスタＴｒ１のゲート電圧は変動しない。同時にＰ３信号線は「Ｈ」にセットされトランジスタＴｒ４がオンになり、発光が開始される。発光素子のアノード電圧は、ＶｅｌＯＮ検出期間（Ｄ）の電圧ＶｅｌＯＮよりも高くなり、トランジスタＴｒ１によって供給される電流は、上の電圧増加に対応して、サンプリング期間に設定された電流より増加する。
【００７０】
プログラミングされた行（ｉ行）が表示期間に移ると、次の行（ｉ＋１行）のプログラミング期間になる。つまり次の行を基準に見ると、ｉ行の表示期間（Ｆ）の開始はｉ＋１行のプリチャージ期間の開始とほぼ同一となる。よって、表示期間（Ｆ’）ではデータ電圧Ｖｄａｔａが前行（ｉ−１行）のデータ電圧（Ｖ（ｉ−１））になっている。
【００７１】
発光素子ＥＬの劣化補償動作については実施例１と同じである。発光素子ＥＬの劣化による輝度低下量をトランジスタＴｒ１の電流増加による輝度上昇量と等しくなるように設計することで、発光素子ＥＬの経時劣化による輝度低下を補償する。この設計は容量Ｃ１とＣ２の比率を変えることにより行われる。
【００７２】
本実施例によれば、第１トランジスタの閾値に不均一があっても、オートゼロ期間を設けて閾値に応じたゲートソース間電圧を設定することにより、閾値のばらつきによらない表示が得られる。また、表示したい輝度における電流量をＥＬ素子に流している時のアノード電圧と、ＥＬ素子に電流を流していない時のアノード電圧の差によって、画素内で駆動トランジスタのゲート電圧にフィードバックを行う。その結果、劣化による輝度低下時にＥＬ素子に流れる電流量を増やすことができるので、劣化による輝度低下の補償を画素単位で行うことが可能となる表示装置を提供できる。
【００７３】
図１１は、図９の画素回路の変形例である。図９では、容量Ｃ１の一端はトランジスタＴｒ２のソース端子に接続されていたが、図１１では、容量Ｃ１の一端はトランジスタＴｒ１のゲートに接続されている。他の構成は全く同じである。データ線からサンプリングされるゲート電圧をＣ１とＣ３の容量比で調節し、ＥＬのアノード電圧からフィードバックゲート電圧をＣ２とＣ３の合成容量とＣ１との比で調節することが、図９と異なる。また、ＥＬ素子に流れる電流を決めるのは容量Ｃ１の両端電圧である。
【００７４】
以上の実施例１−３に説明した本発明の表示装置は、ＥＬ素子とそれに供給する電流を調節するトランジスタと、そのトランジスタの供給する電流を電圧として保持する容量と、データ線の信号電圧を画素回路内に取り込み保持するための第１のスイッチと、ＥＬ素子に流れる電流経路の途中にあって、その電流を遮断するための第２のスイッチと、ＥＬ素子の電圧変化を容量を介して画素回路にフィードバックするための第３のスイッチとをもつ。第２のスイッチは通常画素回路内に設けられるが、電源線と定電圧回路の間にスイッチＳＷを設けた実施例１のように、必ずしも画素回路内になくてもよい。
【００７５】
実施例１（図１）、実施例２（図６）、実施例３（図９）および実施例３の変形例（図１１）の各回路の対応する部分を表１にまとめて示す。
【００７６】
【表１】
2011150294.tif 000003
【００７７】
第１のスイッチとその制御信号線は、データ線の信号電圧を画素回路内に取り込み保持するための回路部を構成する。これを第１の回路部とする。第１の回路部は、データ線の信号電圧をサンプリングする機能を有している。第１のスイッチは、データ線を画素回路に直結するものでもよいが、容量を介してデータ線と画素回路とを接続するものであってもよい。
【００７８】
第３のスイッチとその制御信号線とは、ＥＬ素子の電圧変化を容量を介して画素回路にフィードバックするための第２の回路部を構成する。具体的には、ＥＬ素子に供給する電流を制御する駆動トランジスタのゲート電圧に、ＥＬ素子の電圧変化分を加えて、新たなゲート電圧とする。実施例では、第２の回路部は、容量とスイッチの直列接続で構成されていたが、ＥＬ素子の端子間電圧を入力し、これに適当な係数を加えて減衰させ、ゲート電圧に上乗せするさらに複雑な回路も考えられる。
【実施例４】
【００７９】
図１２は、本発明の表示装置を組み込んだデジタルスチルカメラシステムのブロック図である。撮影部５１で撮影した映像又はメモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。
【産業上の利用可能性】
【００８０】
本発明は、自発光型素子をマトリクス状に配置した表示装置及びその駆動方法に関する。特に点滅駆動するＥＬ（エレクトロ・ルミネッセンス）素子等の自発光型素子と、表示期間を任意に制御する電気回路とを用いて表示を行うアクティブマトリクス型表示装置、及びこれらの駆動方法に適用される。
【００８１】
この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラ若しくはビデオカメラのいずれかの形態をとる。若しくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【符号の説明】
【００８２】
２  画素回路
５−８  Ｐ１信号線−Ｐ４信号線
９  データ線
１０  電源線
ＰＷ  定電圧電源
Ｐ１−Ｐ４  制御信号
Ｖｄａｔａ  データ電圧
Ｖｇ  Ｔｒ１のゲート電圧
ＥＬ  発光素子
Ｎ  制御ノード
【図１】
2011150294.tif 000004
【図２】
2011150294.tif 000005
【図３】
2011150294.tif 000006
【図４】
2011150294.tif 000007
【図５】
2011150294.tif 000008
【図６】
2011150294.tif 000009
【図７】
2011150294.tif 000010
【図８】
2011150294.tif 000011
【図９】
2011150294.tif 000012
【図１０】
2011150294.tif 000013
【図１１】
2011150294.tif 000014
【図１２】
2011150294.tif 000015