(57)【要約】【課題】レイアウト全体を設計することなく、各部分で設計したレイアウトデータから抽出した寄生容量及び寄生抵抗を用いた回路データを正しく作成する半導体装置の設計方法を提供する。【解決手段】半導体装置を複数の領域に分割し、各領域のレイアウトから全体のレイアウト設計する設計方法において、領域毎のレイアウトに対して、各領域の境界部の配線領域に配線領域毎に形状が異なる微小抵抗領域を付加するステップＳ１３と、微小抵抗領域が付加されたレイアウトのデータから、抽出された寄生容量及び寄生抵抗と、微小抵抗領域に対応する微小抵抗とを含んだ回路データを作成するステップＳ１４と、回路データに含まれる微小抵抗を識別子として、複数の領域において同一の識別子の微小抵抗同士を接続することで、各領域の回路データを組み合わせるステップＳ１６とを含んでいる。【選択図】図２
2011095816.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を複数の領域に分割し、各領域のレイアウトを組み合わせることで全体のレイアウト設計を行うための半導体装置の設計方法において、
領域毎に設計されたレイアウトに対して、各領域の境界部の配線領域に、配線領域毎に形状が異なる微小抵抗領域を付加する第１の過程と、
前記微小抵抗領域が付加されたレイアウトのデータから、そのレイアウトデータから抽出された寄生容量及び寄生抵抗と、前記微小抵抗領域に対応する微小抵抗とを含んだ回路データを作成する第２過程と
を含むことを特徴とする半導体装置の設計方法。
【請求項２】
前記回路データに含まれる前記微小抵抗を識別子として、複数の前記領域において同一の識別子の微小抵抗同士を接続することで、各領域の回路データを組み合わせる第３の過程を、
さらに含むことを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項３】
前記識別子が、前記微小抵抗の抵抗値と抵抗モデルの各情報から構成されている
ことを特徴とする請求項２に記載の半導体装置の設計方法。
【請求項４】
前記第３の過程で、回路データに含まれる前記微小抵抗の抵抗値と抵抗モデルを識別子として、複数の前記領域において同一の識別子の微小抵抗の開放端同士を接続することで、各領域の回路データを組み合わせる第３の過程を、
さらに含むことを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項５】
前記第１の過程で、前記境界部の配線領域の長手方向と直角方向に漸増する幅を有する微小抵抗認識層を各領域の境界部に付加し、その微小抵抗認識層と前記境界部の配線領域に付加した配線領域とが重なる領域に、前記微小抵抗領域を生成する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の設計方法。
【請求項６】
前記微小抵抗認識層が、三角形状の領域である
ことを特徴とする請求項５に記載の半導体装置の設計方法。
【請求項７】
前記微小抵抗認識層が、互いに接続される各領域の境界部の組毎に異なるレイアウトの層に発生されるものである
ことを特徴とする請求項５又は６に記載の半導体装置の設計方法。
【請求項８】
前記微小抵抗認識層が、互いに接続される各領域の境界部の組毎に対称形状である
ことを特徴とする請求項５から請求項７のいずれか１項に記載の半導体装置の設計方法。
【請求項９】
前記微小抵抗領域が、互いに接続される各領域の境界部の組毎に異なる抵抗モデルとなるように設定される
ことを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置の設計方法。
【請求項１０】
半導体装置を複数の領域に分割し、各領域のレイアウトを組み合わせることで全体のレイアウト設計を行うための半導体装置の設計装置において、
領域毎に設計されたレイアウトに対して、各領域の境界部の配線領域に、配線領域毎に形状が異なる微小抵抗領域を付加する手段と、
前記微小抵抗領域が付加されたレイアウトのデータから、そのレイアウトデータから抽出された寄生容量及び寄生抵抗と、前記微小抵抗領域に対応する微小抵抗とを含んだ回路データを作成する手段と
を含むことを特徴とする半導体装置の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を複数の領域に分割し、各領域のレイアウトを設計して、それらを組み合わせることで全体のレイアウト設計を行う際に、寄生容量及び寄生抵抗の検証を効率的に行うための半導体装置の設計方法及び半導体装置の設計装置に関する。
【背景技術】
【０００２】
半導体装置のレイアウト設計においては、製造プロセスの微細化や回路動作の高速化に伴って、配線部分の寄生容量及び寄生抵抗についての検証が重要になってきている。このような検証を行うための装置の一例が特許文献１に記載されている。
【０００３】
また、既存製品のプロセスを縮小化する際に、既存製品のレイアウトにおいて配線部分の寄生容量及び寄生抵抗を抽出した結果を用いて、縮小プロセス製品の検証を効率的に行うための装置の一例が特許文献２に記載されている。
【０００４】
従来、半導体装置の全体回路のシミュレーションを行うために必要な寄生容量及び寄生抵抗の情報は、レイアウト全体を一旦完成させてから、寄生容量及び寄生抵抗を抽出することで取得する必要があった。すなわち、レイアウトデータから抽出した寄生容量及び寄生抵抗を用いた詳細なタイミング遅延情報が反映された回路シミュレーションを行うには、事前に、レイアウト全体を一旦完成させた後、寄生容量及び寄生抵抗を抽出する必要があった。
【０００５】
ここで、図５及び図６を参照して、レイアウトデータから寄生容量及び寄生抵抗を抽出する方法の一例について詳細に説明する。図５は、本発明の背景技術としてのレイアウト設計の流れの一例を示すフローチャートである。図６は、本発明の背景技術としてのレイアウト設計の具体例を説明するための模式図である。
【０００６】
図５は、半導体装置を複数の領域に分割し、領域毎にレイアウトを設計し、それらを組み合わせて全体のレイアウト設計を行う場合の処理の流れの一例を示している。まず、半導体装置を構成する複数の領域毎に回路設計が実施され、回路の接続状態を表すデータであるネットリストが作成される（ステップＳ１０１）。ネットリストは、回路を構成する各部品を、部品名、ネット名、素子値等で表し、これを複数組並べることで回路の接続状態を表すデータである。ここで、ネット名は、回路内の各節点（各ノード）を定義する文字列（番号やラベル）であり、配線名、入出力端子名、信号名を同一のものとして定義する。同一のネット名同士を接続することで回路が構成される。また、ネットリストでは、部品名その他の情報を用いて、抵抗のモデル名（抵抗の種類）等が定義されている。
【０００７】
ここで、ステップＳ１０１における回路設計の一例として、半導体装置を図６（ａ）に示す３つの領域１〜３（すなわち領域Ａ１０１、Ａ１０２及びＡ１０３）に分割して設計する例を説明する。この場合、領域１（領域Ａ１０１）には、他の領域に接続される出力部のインバータ１０１及び１０５と、他の領域に接続される入力部のインバータ１０３及び１０７とが含まれている。また、インバータ１０１の出力に接続される端子１０２にはネット名Ａ、インバータ１０３の入力に接続される端子１０４にはネット名Ｂ１、インバータ１０５の出力に接続される端子１０６にはネット名Ｃ、そしてインバータ１０７の入力に接続される端子１０８にはネット名Ｄがそれぞれ設定されている。また、領域２（領域Ａ１０２）には、他の領域に接続される出力部のインバータ１０９及び１１１が含まれている。また、インバータ１０９の出力に接続される端子１１０にはネット名Ｂ１、そしてインバータ１１１の出力に接続される端子１１２にはネット名Ｂ２がそれぞれ設定されている。また、領域３（領域Ａ１０３）には、他の領域に接続される入力部のインバータ１１３、１１５及び１１７と、他の領域に接続される出力部のインバータ１１９とが含まれている。また、インバータ１１３の入力に接続される端子１１４にはネット名Ａ、インバータ１１５の入力に接続される端子１１６にはネット名Ｂ２、インバータ１１７の入力に接続される端子１１８にはネット名Ｃ、そしてインバータ１１９の出力に接続される端子１２０にはネット名Ｄがそれぞれ設定されている。
【０００８】
次に、ステップＳ１０１の回路設計で作成されたネットリストに基づいて各領域のレイアウト設計が実施される（ステップＳ１０２）。図６（ａ）の回路に基づくレイアウト設計例を図６（ｂ）に示した。ただし、図６（ｂ）に示すレイアウトは、領域１（Ａ２０１）、領域２（Ａ２０２）、及び領域３（Ａ２０３）がこの順に直列に接続され、領域１（Ａ２０１）と領域３（Ａ２０３）との間を接続する配線は、領域２（Ａ２０２）内に配置されることとして設計されている。また、領域１（Ａ２０１）、領域２（Ａ２０２）、及び領域３（Ａ２０３）は、他の領域に接続される面（辺）の長さが等しい長方形の形状となるように設計されているものとする。なお、図６（ｂ）の各領域に対応するこのような部分的なレイアウトは、通常、完成時期がそれぞれ異なっている。
【０００９】
図６（ｂ）において、領域１（Ａ２０１）が図６（ａ）の領域１（Ａ１０１）に対応し、領域２（Ａ２０２）が図６（ａ）の領域２（Ａ１０２）に対応し、そして、領域３（Ａ２０３）が図６（ａ）の領域３（Ａ１０３）に対応している。この場合、領域１（Ａ２０１）には、インバータ１０１に対応する出力部の領域１３１、インバータ１０３に対応する入力部の領域１３３、インバータ１０５に対応する出力部の領域１３５、及びインバータ１０７に対応する入力部の領域１３７が含まれている。さらに、領域１（Ａ２０１）には、領域１３１に接続されて領域１（Ａ２０１）の領域端部（領域境界部）に延びたネット名Ａの配線領域１３２、領域１３３に接続されて領域１（Ａ２０１）の領域端部に延びたネット名Ｂ１の配線領域１３４、領域１３５に接続されて領域１（Ａ２０１）の領域端部に延びたネット名Ｃの配線領域１３６、及び領域１３７に接続されて領域１（Ａ２０１）の領域端部に延びたネット名Ｄの配線領域１３８が、含まれている。
【００１０】
また、領域２（Ａ２０２）には、インバータ１０９に対応する出力部の領域１４０、及びインバータ１１１に対応する出力部の領域１４２が含まれている。さらに、領域２（Ａ２０２）には、領域１（Ａ２０１）と領域３（Ａ２０３）との間を接続するネット名Ａの通過配線領域１３９、領域１４１に接続されて領域２（Ａ２０２）の領域端部に延びたネット名Ｂ１の配線領域１４１、領域１４２に接続されて領域２（Ａ２０２）の領域端部に延びたネット名Ｂ２の配線領域１４３、領域１（Ａ２０１）と領域３（Ａ２０３）との間を接続するネット名Ｃの通過配線領域１４４、及び領域１（Ａ２０１）と領域３（Ａ２０３）との間を接続するネット名Ｄの通過配線領域１４５が、含まれている。
【００１１】
また、領域３（Ａ２０３）には、インバータ１１３に対応する入力部の領域１４６、インバータ１１５に対応する入力部の領域１４８、インバータ１１７に対応する入力部の領域１５０、及びインバータ１１９に対応する出力部の領域１５２が含まれている。さらに、領域３（Ａ２０３）には、領域１４６に接続されて領域３（Ａ２０３）の領域端部（領域境界部）に延びたネット名Ａの配線領域１４７、領域１４８に接続されて領域３（Ａ２０３）の領域端部に延びたネット名Ｂ２の配線領域１４９、領域１５０に接続されて領域３（Ａ２０３）の領域端部に延びたネット名Ｃの配線領域１５１、及び領域１５２に接続されて領域３（Ａ２０３）の領域端部に延びたネット名Ｄの配線領域１５３が、含まれている。
【００１２】
なお、図６（ｂ）に示す各領域（Ａ２０１〜Ａ２０３）のレイアウトにおいて、各配線領域及び各通過配線領域は、全体レイアウトを作成した際の接続位置を考慮してこの図に示すように互いに接続される配線及び通過配線領域同士の位置が一致するように配置されているものとする。
【００１３】
次に、ステップＳ１０２でレイアウト設計を行った領域毎に、レイアウト設計によって得られたレイアウトデータから各配線及び通過配線領域についての寄生容量及び寄生抵抗の抽出処理が行われる（ステップＳ１０３）。
【００１４】
次に、ステップＳ１０３で抽出された寄生容量及び寄生抵抗を反映させて作成されたネットリストを用いて詳細なタイミング遅延情報が反映された回路シミュレーションが領域毎に行われる（ステップＳ１０４）。ここで、シミュレーション結果に基づき必要に応じて領域毎に、回路設計やレイアウト設計を再度行うとともに、寄生容量及び寄生抵抗の再抽出と再シミュレーションとが行われる。
【００１５】
次に、ステップＳ１０２で設計された各領域のレイアウトを組み合わせることで、半導体装置全体のレイアウト設計が行われる（ステップＳ１０５）。上記の例では、図６（ｂ）に示す領域１（Ａ２０１）、領域２（Ａ２０２）、及び領域３（Ａ２０３）から、図６（ｃ）に示す全体領域Ａ３０１のレイアウトが作成される。すなわち、ネット名Ａの配線領域１３２と通過配線領域１３９と配線領域１４７とが接続され、ネット名Ｂ１の配線領域１３４と配線領域１４１とが接続され、ネット名Ｂ２の配線領域１４３と配線領域１４９とが接続され、ネット名Ｃの配線領域１３６と通過配線領域１４４と配線領域１５１とが接続され、そして、ネット名Ｄの配線領域１３８と通過配線領域１４５と配線領域１５３とが接続される。レイアウト全体を完成させるには、部分的なレイアウトが全て揃っていることが必要となる。なおかつ全体の完成まで、部分的なレイアウトを更新することが制限される。
【００１６】
次に、ステップＳ１０５でレイアウトを行った全領域のレイアウトデータからの寄生容量及び寄生抵抗の抽出処理が行われる（ステップＳ１０６）。
【００１７】
次に、ステップＳ１０６で抽出された寄生容量及び寄生抵抗を反映させて作成されたネットリストを用いて詳細なタイミング遅延情報が反映された回路シミュレーションが全体領域に対して行われる（ステップＳ１０７）。その後、シミュレーション結果に基づき必要に応じて回路やレイアウトの再設計と寄生容量及び寄生抵抗の再抽出と再シミュレーションとが行われる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００５−１８２６３２号公報
【特許文献２】特開２００８−１７１３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
上述した図５のステップＳ１０５でなされるレイアウト全体の完成までには一般的にはとても時間がかかる。そのため、ステップＳ１０７でなされる回路の検証が完了できるまでの時間が長くなるという問題があった。一方、通常の設計においては、半導体装置のレイアウトデータ全体を設計する前段階に、部分的なレイアウトデータを少しずつ完成させているため、部分的な範囲で作成されたレイアウトデータから寄生容量及び寄生抵抗の抽出を行うのは容易である。そこで、従来、全体回路の検証までに時間がかかってしまうという問題を解決する案として、部分的なレイアウトデータに基づく寄生容量及び寄生抵抗の抽出結果を反映させた部分的なネットリストを必要な分だけ準備して、各ネットリストを同じネット名同士を接続させることにより、回路全体のネットリストを作成し、寄生容量及び寄生抵抗を含んだ回路全体のネットリスト（回路データ）を作成する方法が検討されていた。
【００２０】
しかしながら、図６（ｂ）に示すような領域毎に作成された部分的なレイアウトから抽出された寄生容量及び寄生抵抗を用いて各領域のネットリストを自動処理で作成しようとした場合、通過配線領域１３９、１４４及び１４５の寄生容量及び寄生抵抗が正確にネットリストに反映されない場合があるという課題があった。これについて図７を参照して説明する。
【００２１】
図７（ａ）は、図６（ｂ）の各領域Ａ２０１〜Ａ２０３のレイアウトから抽出した寄生容量及び寄生抵抗を反映させた各領域に対応する回路図であり、領域１（Ａ４０１）の回路図が領域１（Ａ２０１）のレイアウトに、領域２（Ａ４０２）の回路図が領域２（Ａ２０２）のレイアウトに、そして、領域３（Ａ４０３）の回路図が領域３（Ａ２０３）のレイアウトに、それぞれ対応している。
【００２２】
上述した図５のステップＳ１０３で領域毎に抽出された各配線領域の寄生容量及び寄生抵抗は、回路図上で、回路内の各節点間に挿入される寄生抵抗と、その寄生抵抗とグランド間に接続される寄生容量という形で表現されることになる。例えば、図７（ａ）に示すように、領域１（領域Ａ４０１）では、インバータ１０１の出力（節点）と端子（節点）１０２間に寄生抵抗２０１が挿入されるとともに、寄生抵抗２０１とグランド間に寄生容量２０２が追加されている。この寄生抵抗２０１及び寄生抵抗２０１は、図６（ｂ）の領域１（Ａ２０１）の配線領域１３２に対応するものである。同様に、インバータ１０３の入力と端子１０４間に寄生抵抗２０３が挿入されるとともに、寄生抵抗２０３とグランド間に寄生容量２０４が追加されている。インバータ１０５の出力と端子１０６間に寄生抵抗２０５が挿入されるとともに、寄生抵抗２０５とグランド間に寄生容量２０６が追加されている。そして、インバータ１０７の入力と端子１０８間に寄生抵抗２０７が挿入されるとともに、寄生抵抗２０７とグランド間に寄生容量２０８が追加されている。
【００２３】
また、領域２（領域Ａ４０２）では、インバータ１０９の出力と端子１１０間に寄生抵抗２１１が挿入されるとともに、寄生抵抗２１１とグランド間に寄生容量２１２が追加されている。インバータ１１１の出力と端子１１２間に寄生抵抗２１３が挿入されるとともに、寄生抵抗２１３とグランド間に寄生容量２１４が追加されている。一方、図６（ｂ）の領域２（Ａ２０２）内の通過配線領域１３９に対応して抽出された寄生抵抗２０９については、図６（ａ）の領域２（Ａ１０２）の回路内に通過配線領域１３９の両端の節点（を表す２つのネット名）が含まれていないため、図６（ｂ）の通過配線領域１３９に対応するネット名Ａの端子１６１に寄生抵抗２０９の一端が接続され、寄生抵抗２０９の他端とグランド間に寄生容量２１０が接続されるという形で、寄生抵抗２０９と寄生抵抗２０９とが回路データに追加されている。同様に、図６（ｂ）の通過配線領域１４４に対応するネット名Ｃの端子１６２とグランド間に寄生抵抗２１５と寄生容量２１６を直列に接続した回路が追加されている。そして、図６（ｂ）の通過配線領域１４５に対応するネット名Ｄの端子１６３とグランド間に寄生抵抗２１７と寄生容量２１８を直列に接続した回路が追加されている。
【００２４】
また、領域３（領域Ａ４０３）では、インバータ１１３の入力と端子１１４間に寄生抵抗２１９が挿入されるとともに、寄生抵抗２１９とグランド間に寄生容量２２０が追加されている。インバータ１１５の入力と端子１１６間に寄生抵抗２２１が挿入されるとともに、寄生抵抗２２１とグランド間に寄生容量２２２が追加されている。インバータ１１７の入力と端子１１８間に寄生抵抗２２３が挿入されるとともに、寄生抵抗２２３とグランド間に寄生容量２２４が追加されている。そして、インバータ１１９の出力と端子１２０間に寄生抵抗２２５が挿入されるとともに、寄生抵抗２２５とグランド間に寄生容量２２６が追加されている。
【００２５】
次に、図７（ａ）の寄生容量及び寄生抵抗を含む各領域の回路データ（ネットリスト）を用い、同一のネット名同士を接続することで、寄生容量及び寄生抵抗を含む全体領域の回路データ（ネットリスト）を作成する場合について説明する。図７（ａ）に示す領域１（領域Ａ４０１）、領域２（領域Ａ４０２）、及び領域３（領域Ａ４０３）を単に同一のネット名同士を接続することで組み合わせた場合、図７（ｂ）の回路図に示すような寄生容量及び寄生抵抗を含んだ全体領域Ａ５０１の回路が作成される。この場合、図７（ｂ）に示すように、図７（ａ）に示すネット名Ａの端子１０２と端子１６１と端子１１４とが配線３０１で接続され、配線３０１上の節点３０２に寄生抵抗２０９と寄生容量２１０とを直列接続した回路が接続される。図７（ａ）に示すネット名Ｂ１の端子１０４と端子１１０が配線３０３で接続される。図７（ａ）に示すネット名Ｂ２の端子１１２と端子１１６が配線３０４で接続される。図７（ａ）に示すネット名Ｃの端子１０６と端子１６２と端子１１８とが配線３０５で接続され、配線３０５上の節点３０６に寄生抵抗２１５と寄生容量２１６とを直列接続した回路が接続される。そして、図７（ａ）に示すネット名Ｄの端子１０８と端子１６３と端子１２０とが配線３０７で接続され、配線３０７上の節点３０８に寄生抵抗２１７と寄生容量２１８とを直列接続した回路が接続される。
【００２６】
図７（ｂ）の回路において、配線３０１が図６（ｂ）の配線領域１３２と通過配線領域１３９と配線領域１４７とを接続したものに対応し、配線３０３が図６（ｂ）の配線領域１３４と配線領域１４１とを接続したものに対応し、配線３０４が図６（ｂ）の配線領域１４３と配線領域１４９とを接続したものに対応し、配線３０５が図６（ｂ）の配線領域１３６と通過配線領域１４４と配線領域１５１とを接続したものに対応し、そして、配線３０７が図６（ｂ）の配線領域１３８と通過配線領域１４５と配線領域１５３とを接続したものに対応している。なお、配線３０１、３０３、３０４、３０５及び３０７は、各領域及び全体のネットリストには含まれておらず、節点３０２、３０６及び３０８はノード名Ａの節点と同一のものである。
【００２７】
図７（ｂ）に示す全体領域Ａ５０１の回路では、例えば、図７（ａ）の領域２（Ａ４０２）で端子１６１に接続されている寄生抵抗２０９と寄生容量２１０が、配線３０１と並列に接続された状態となっている。正しくは、図７（ｃ）に示すように、寄生抵抗２０９は、領域１（Ａ４０１）の寄生抵抗２０１及び領域２（Ａ４０２）の寄生抵抗２２０に挟まれるようにして直列に接続されていなければならない。同様に、図７（ｂ）の寄生抵抗２１５と、寄生抵抗２１７も、誤った接続状態となっている。このように、配線に割り当てられたネット名を用いて領域１〜３に配置されたそれぞれの配線を自動的に接続するだけでは、寄生容量及び寄生抵抗を正確に反映できない場合が発生する。
【００２８】
すなわち、領域毎に寄生容量と寄生抵抗を抽出した結果を反映した回路データ（ネットリスト）を用いて、同一のネット名同士を接続することで領域毎の配線を接続し、全体のレイアウトにおける寄生容量及び寄生抵抗を反映した回路データ（ネットリスト）を作成する手法では、通過配線部の寄生容量及び寄生抵抗が正しく自動処理することができない場合があるという課題があった。
【００２９】
本発明は、上記の課題に鑑みてなされたものであり、レイアウト全体の寄生容量及び寄生抵抗の情報を正しく含んだ回路データを、レイアウト全体を設計することなく、それぞれの部分で設計したレイアウトデータから抽出した寄生容量及び寄生抵抗の結果を用いて作成することができる半導体装置の設計方法及び半導体装置の設計装置を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上記課題を解決するため、本発明は、半導体装置を複数の領域に分割し、各領域のレイアウトを組み合わせることで全体のレイアウト設計を行うための半導体装置の設計方法において、領域毎に設計されたレイアウトに対して、各領域の境界部の配線領域に、配線領域毎に形状が異なる微小抵抗領域を付加する第１の過程と、前記微小抵抗領域が付加されたレイアウトのデータから、そのレイアウトデータから抽出された寄生容量及び寄生抵抗と、前記微小抵抗領域に対応する微小抵抗とを含んだ回路データを作成する第２過程とを含むことを特徴とする半導体装置の設計方法である。
【発明の効果】
【００３１】
本発明によれば、領域毎に設計されたレイアウトに対して各領域の境界部の配線領域毎に形状が異なる微小抵抗領域が付加され、微小抵抗領域が付加されたレイアウトのデータから、そのレイアウトデータから抽出された寄生容量及び寄生抵抗と、微小抵抗領域に対応する微小抵抗とを含んだ回路データが作成される。これによって、レイアウトデータ上の各配線領域の領域境界部に微小抵抗領域が追加される。したがって、２カ所の領域境界部に配線領域端部を有する通過配線領域においてはその両端に微小抵抗領域が追加されることになる。これによれば、通過配線領域のレイアウトから抽出された寄生容量と寄生抵抗が、追加された１組の微小抵抗の間に接続されることになる。つまり、寄生抵抗の両端が領域境界部の微小抵抗に接続された形となり、寄生抵抗の一端が誤った接続状態となることを防ぐことができる。このため、レイアウト全体の寄生容量及び寄生抵抗の情報を正しく含んだ回路データを、レイアウト全体を設計することなく、それぞれの部分で設計したレイアウトデータから抽出した寄生容量及び寄生抵抗の結果を用いて作成することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明による半導体装置の設計装置の実施形態の構成例を説明するためのブロック図である。
【図２】図１の半導体装置の設計装置を用いた処理の流れを説明するためのフローチャートである。
【図３】図１の半導体装置の設計装置を用いた各領域のレイアウト設計の一例を説明するための模式図である。
【図４】図１の半導体装置の設計装置を用いた寄生容量及び寄生抵抗の抽出結果を反映させた回路例を説明するための模式図である。
【図５】本発明の背景技術としてのレイアウト設計における処理の流れを説明するためのフローチャートである。
【図６】図５に処理の流れを示したレイアウト設計の一例を説明するための模式図である。
【図７】図５に処理の流れを示したレイアウト設計における寄生容量及び寄生抵抗の抽出結果を反映させた回路例を説明するための模式図である。
【発明を実施するための形態】
【００３３】
以下、本発明による半導体装置の設計装置の実施の形態について説明する。図１は、本発明の半導体装置の設計装置の実施形態の構成例を説明するためのブロック図である。本発明の半導体装置の設計装置は、半導体装置を複数の領域に分割し、各領域のレイアウトを組み合わせることで全体のレイアウト設計を行うための設計装置（あるいは設計支援装置）であって、ワークステーション、パーソナルコンピュータ等のコンピュータ及びその周辺装置と、そのコンピュータによって実行されるプログラムとを用いて構成することができる。この場合、本実施の形態は、コンピュータからなる演算処理部１と、演算処理部１によって処理される各種データを記憶する記憶部５等を用いて構成されている。この演算処理部１によって、半導体設計支援処理部２を構成するプログラムが実行される。この半導体設計支援処理部２は、半導体設計支援処理を行うための複数のプログラムから構成されていて、回路設計処理部３ａ、レイアウト設計処理部３ｂ、寄生容量及び寄生抵抗抽出処理部３ｃ及び回路シミュレーション部３ｄ等のプログラムを含んでいる。さらに、半導体設計支援処理部２は、本実施形態が特徴とする構成（プログラム）である、レイアウトデータ上で微小抵抗認識層との重なり部に微小抵抗を追加する処理を行う微小抵抗追加処理部４ａと、微小抵抗の抵抗モデルと抵抗値を識別子として配線を接続する処理を行う微小抵抗配線接続処理部４ｂとを含んでいる。また、記憶部５には、設計対象の半導体装置の全体及び複数部分のレイアウトを表すレイアウトデータ６、同半導体装置の全体及び複数部分の回路接続状態を表すネットリスト７等が記憶されている。
【００３４】
なお、回路設計処理部３ａ、レイアウト設計処理部３ｂ、寄生容量及び寄生抵抗抽出処理部３ｃ、回路シミュレーション部３ｄの基本的な構成は一般的なＣＡＤシステムを用いて構成することができる。
【００３５】
次に、図２のフローチャートに示す、図１の半導体装置の設計装置の実施形態を用いた半導体装置のレイアウト設計の処理の流れの一例について、図３及び図４の模式図を参照して具体的に説明する。図２は、図１の半導体装置の設計装置における処理の流れを説明するためのフローチャートであり、図３は、図１の半導体装置の設計装置を用いたレイアウト設計例を具体的に説明するための模式図であり、そして、図４は、図１の半導体装置の設計装置を用いた寄生容量及び寄生抵抗の抽出例を具体的に説明するための模式図である。
【００３６】
なお、図３及び図４において、図６又は図７と同一の構成には同一の符号を用いている。図２は、本発明の一実施形態である図１の半導体装置の設計装置を用いて、設計対象の半導体装置を複数の領域に分割し、領域毎にレイアウトを設計して、その設計結果を組み合わせることで全体レイアウトの検証を行う処理の流れの一例を示している。
【００３７】
まず、半導体装置を構成する複数の領域毎に回路設計が実施され、回路の接続状態を表すデータであるネットリストが作成される（ステップＳ１１）。このステップＳ１１の処理は、図５のステップＳ１０１の処理と同じである。回路設計処理部３ａを構成する既存の一般的な回路設計ＣＡＤシステムを用いて行うことができる。ここでは、図３（ａ）に示すように、半導体装置を３つの領域１〜３（領域Ａ１１、Ａ１２及びＡ１３）に分割して設計する例について説明する。図３（ａ）の領域Ａ１１、Ａ１２及びＡ１３内の各回路は、図６（ａ）の領域Ａ１０１、Ａ１０２及びＡ１０３内の各回路にそれぞれ対応している。すなわち、各領域Ａ１１、Ａ１２及びＡ１３内の回路は、図６（ａ）に示すものと同一であり、説明を省略する。
【００３８】
次に、ステップＳ１１の回路設計で作成されたネットリストに基づいて各領域のレイアウト設計が実施される（ステップＳ１２）。このステップＳ１２の処理は、図５のステップＳ１０２の処理と同じである。レイアウト設計処理部３ｂを構成する既存の一般的なレイアウト設計ＣＡＤシステムを用いて行うことができる。図３（ａ）の回路に基づくレイアウト設計例を図３（ｂ）に示した。ただし、図３（ｂ）に示すレイアウトは、領域１（Ａ２１）、領域２（Ａ２２）及び領域３（Ａ２３）がこの順に直列に接続され、領域１（Ａ２１）と領域３（Ａ２３）との間の配線は、領域２（Ａ２２）に配置されることとして設計されている。
【００３９】
なお、領域１（Ａ２１）、領域２（Ａ２２）及び領域３（Ａ２３）は、同一形状の長方形であり、他の領域に対して接続される長方形の面（辺）が領域間で互いに同一の長さを有して対向するように配置されていることとする。すなわち、領域間を接続する各配線領域は、長方形の境界部の各辺において各辺の端部から同一の距離関係を有する位置に配置されているものとする。また、各配線領域の幅は、同一であるとする。なお、図３（ｂ）の領域Ａ２１、Ａ２２及びＡ２３は、図６（ｂ）の領域Ａ２０１、Ａ２０２及びＡ２０３にそれぞれ対応している。各領域Ａ２１、Ａ２２及びＡ２３内のレイアウトは、図６（ｂ）に示すものと同一であり、説明を省略する。
【００４０】
次に、図１に示す、微小抵抗追加処理部４ａは、ステップＳ１２で作成された各領域１〜３（Ａ２１〜Ａ２３）のレイアウトデータの領域の境界部外側に微小抵抗認識層を三角形に付加し、その端に合わせて配線領域を伸ばすとともに、微小抵抗認識層との重なり部分に微小抵抗領域を生成、追加する処理を行う（ステップＳ１３）。図３（ｂ）に示す例では、微小抵抗追加処理部４ａは、領域１（Ａ２１）において領域２（Ａ２２）と対向する（互いに接続される関係にある）境界部の外側に微小抵抗認識層１０を平面三角形状に付加する。また、その微小抵抗認識層１０が最も広くなる部分を含むことができる長さを有するように配線領域１１、配線領域１２、配線領域１３及び配線領域１４を領域１（Ａ２１）の外部に付加する。ここで、配線領域１１、配線領域１２、配線領域１３及び配線領域１４は、配線領域１３２、配線領域１３４、配線領域１３６及び配線領域１３８をそれぞれ延伸する配線領域である。ただし、配線領域１１、配線領域１２、配線領域１３及び配線領域１４は、それによって生じる寄生容量が回路シミュレーションにおいて無視できる程度の充分小さな領域（例えば、寄生容量を抽出する際に値が０に切り捨てられる程度の領域）に設定されている。さらに、微小抵抗追加処理部４ａは、配線領域１１、配線領域１２、配線領域１３及び配線領域１４と、微小抵抗認識層１０とが重なった部分に、重なりの大きさに応じた抵抗値を有する微小抵抗領域１５、微小抵抗領域１６、微小抵抗領域１７及び微小抵抗領域１８をそれぞれ追加する。ここで、微小抵抗認識層１０（あるいは後述する微小抵抗認識層３０）が設けられる層、すなわちレイアウトの層構造における層（レイヤー）は、領域内の他の回路領域が生成される層とは異なる層に設定されている。
【００４１】
図３（ｃ）は、微小抵抗領域１５〜１８等の生成例を説明するための模式図である。図３（ｃ）において配線領域５０１及び配線領域５１１は、配線領域１１〜１４等に対応する配線領域である。また、微小抵抗領域５０２は、微小抵抗領域５１２より長い抵抗領域であり、例えば微小抵抗領域５０２が抵抗領域１８に対応し、微小抵抗領域５１２が抵抗領域１５に対応している。すなわち、微小抵抗領域１５〜１８では、図３（ｃ）に示すように、微小抵抗認識層１０との重なりの長さ（配線領域の長手方向の長さ）が比較的長い領域外部に追加された配線領域５０１（例えば配線領域１４に対応）と、比較的短い領域外部に追加された配線領域５１１（例えば配線領域１１に対応）とにおいては、配線領域５０１に挿入（追加）される微小抵抗領域５０２（例えば微小抵抗領域１８に対応）の方が、配線領域５１１に挿入される微小抵抗領域５１２（例えば微小抵抗領域１５に対応）より大きくなるというように、重なり領域の長さに応じた抵抗値を有するようにして形成されている。図３（ｂ）の例では、微小抵抗領域１５〜１８の各抵抗値が、重なり部分の長さが一番短い微小抵抗領域１５の抵抗値＜次の長さの微小抵抗領域１６の抵抗値＜その次の長さの微小抵抗領域１７の抵抗値＜重なり部分の長さが一番長い微小抵抗領域１８の抵抗値となるように設定される。各微小抵抗領域の抵抗値としては、例えば０．０００１〜０．００１Ω程度の値に設定することができる。各微小抵抗領域の抵抗値は、接続対象の各配線の組を識別するための識別子として用いられる情報であり、回路のシミュレーションにおいて動作に影響を与えない程度の充分に小さい値に設定しておく。こうすることで、微小抵抗を挿入したことによるシミュレーション結果の誤差を無視することが可能である。
【００４２】
また、微小抵抗追加処理部４ａは、領域２（Ａ２２）において領域１（Ａ２１）と対向する境界部の外側に微小抵抗認識層２０を平面三角形状に付加し、その微小抵抗認識層２０が最も広くなる部分を含むことができる長さを有するようにして配線領域２１、配線領域２２、配線領域２３及び配線領域２４を領域２（Ａ２２）の外部に付加する。この領域２（Ａ２２）の外部に発生される微小抵抗認識層２０は、領域１（Ａ２１）の外部に発生される微小抵抗認識層１０と対称形状を有し、同一の層に属している。ここで、配線領域２１、配線領域２２、配線領域２３及び配線領域２４は、配線領域１３９、配線領域１４１、配線領域１４４及び配線領域１４５をそれぞれ延伸する配線領域である。さらに、配線領域２１、配線領域２２、配線領域２３及び配線領域２４と、微小抵抗認識層２０とが重なった部分に、重なり部分の大きさに応じて異なる抵抗値を有する、微小抵抗領域２５、微小抵抗領域２６、微小抵抗領域２７及び微小抵抗領域２８がそれぞれ追加される。
【００４３】
また、微小抵抗追加処理部４ａは、領域２（Ａ２２）において領域３（Ａ２３）と対向する境界部の外側に微小抵抗認識層３０を平面三角形状に付加し、その微小抵抗認識層３０が最も広くなる部分を含むことができる長さを有するようにして配線領域３１、配線領域３２、配線領域３３及び配線領域３４を領域２（Ａ２２）の外部に付加する。この領域２（Ａ２２）の外部に発生される微小抵抗認識層３０は、微小抵抗認識層１０及び微小抵抗認識層２０と異なる層に属している。ここで、配線領域３１、配線領域３２、配線領域３３及び配線領域３４は、配線領域１３９、配線領域１４３、配線領域１４４及び配線領域１４５をそれぞれ延伸する配線領域である。さらに、配線領域３１、配線領域３２、配線領域３３及び配線領域３４と、微小抵抗認識層３０とが重なった部分に、重なり部分の大きさに応じて異なる抵抗値を有する、微小抵抗領域３５、微小抵抗領域３６、微小抵抗領域３７及び微小抵抗領域３８がそれぞれ追加される。
【００４４】
また、微小抵抗追加処理部４ａは、領域３（Ａ２３）において領域２（Ａ２２）と対向する境界部の外側に微小抵抗認識層４０を平面三角形状に付加し、その微小抵抗認識層４０が最も広くなる部分を含むことができる長さを有するようにして配線領域４１、配線領域４２、配線領域４３及び配線領域４４を領域３（Ａ２３）の外部に付加する。この領域３（Ａ２３）の外部に発生される微小抵抗認識層４０は、領域２（Ａ２２）の外部に発生される微小抵抗認識層３０と対称形状を有し、同一の層に属している。ここで、配線領域４１、配線領域４２、配線領域４３及び配線領域４４は、配線領域１４７、配線領域１４９、配線領域１５１及び配線領域１５３をそれぞれ延伸する配線領域である。さらに、配線領域４１、配線領域４２、配線領域４３及び配線領域４４と、微小抵抗認識層４０とが重なった部分に、重なり部分の大きさに応じて異なる抵抗値を有する、微小抵抗領域４５、微小抵抗領域４６、微小抵抗領域４７及び微小抵抗領域４８がそれぞれ追加される。
【００４５】
この微小抵抗認識層３０又は４０との重なりに応じて追加される微小抵抗領域３１〜３４又は４５〜４８は、図３（ｃ）に示すように、配線領域５２１上の三角形の微小抵抗認識層との重なり部分の台形（又は三角形）状の領域５２２として形成されるものである。ただし、異なる層の微小抵抗認識層との重なりに応じて形成された微小抵抗領域は、他の層の微小抵抗認識層との重なりに応じて形成された微小抵抗領域と、異なる抵抗モデルとなるように設定されている。すなわち、同一層の微小抵抗認識層１０又は２０との重なり部分に形成された微小抵抗領域１５〜１８及び２５〜２８は、同一抵抗モデル（例えば抵抗モデル１）として設定された抵抗素子である。一方、それと異なる同一層である微小抵抗認識層３０又は４０との重なり部分に形成された微小抵抗領域３５〜３８及び４５〜４８は、微小抵抗領域１５〜１８及び２５〜２８の抵抗モデルと異なる他の抵抗モデル（例えば抵抗モデル２）として設定された抵抗素子となる。
【００４６】
また、図３（ｂ）の例では、接続される各境界部に生成される微小抵抗認識層の対は互いに対称形状を有する三角形状の形状を有している。したがって、接続される関係にある各配線領域の延伸部に形成される微小抵抗領域の大きさすなわち抵抗値は互いに同一値となる。図３（ｂ）では、微小抵抗領域１５と微小抵抗領域２５、微小抵抗領域１６と微小抵抗領域２６、微小抵抗領域１７と微小抵抗領域２７、そして微小抵抗領域１８と微小抵抗領域２８はそれぞれ同一抵抗値である。また、微小抵抗領域３５と微小抵抗領域４５、微小抵抗領域３６と微小抵抗領域４６、微小抵抗領域３７と微小抵抗領域４７、そして微小抵抗領域３８と微小抵抗領域４８はそれぞれ同一抵抗値である。
【００４７】
以上のように、ステップＳ１３では、レイアウトデータの領域の境界部外側に微小抵抗認識層を三角形状に付加し、その端に合わせて配線領域を延ばす処理が行われるとともに、微小抵抗認識層との重なりに応じて抵抗値が異なる微小抵抗領域が作成されて、延伸された配線領域に挿入される処理が行われる。その際、微小抵抗認識層は、対向する（すなわち全体レイアウトを作成する際に接続される関係にある）境界同士で対称形状に形成される。したがって、互いに接続される関係にある配線領域に対して領域の外部に延伸された配線領域に形成される微小抵抗領域は同一形状となり、その抵抗値は同一となる。また、微小抵抗認識層は、対向関係にある境界部毎に異なる抵抗モデル用の認識層（すなわち互いに接続される各領域の境界部の組毎に異なるレイアウトの層）となる。ステップＳ１３では、微小抵抗認識層を設けることで、それと重なった部分が微小抵抗（０．０００１〜０．００１Ω程度）として認識される。その際、長さにより、抵抗値が変わる（重なり部分が長い程、抵抗値が高くなる）。さらに、異なる層に設けられた（すなわち異なる抵抗モデル用の）微小抵抗認識層との重なりによって生成される微小抵抗領域は、異なる抵抗モデルの抵抗領域として認識される。
【００４８】
このステップＳ１３の処理は、図５のステップＳ１０２とステップＳ１０３の間に挿入される処理であるとみることができる。しかし、このステップＳ１３において微小抵抗領域を、微小抵抗認識層と境界部の配線領域に付加した配線領域とが重なる領域に生成する処理は、各領域境界部に三角形状の微小抵抗認識層を付加することで行うことができるので、この処理を追加することによる工数増加等の影響はあまりない。
【００４９】
なお、ステップＳ１３の処理についての上記の説明では、領域毎に設計されたレイアウトに対して、各領域の境界部の配線領域に、配線領域毎に形状が異なる微小抵抗領域を付加する際に、三角形状の微小抵抗認識層を境界部に発生させるようにしている。しかし、各領域の境界部に付加される微小抵抗認識層の形状は、境界部の配線領域の長手方向と直角方向に漸増（又は漸減）する幅を有するものであれば、三角形状の形状に限定されない。例えば、台形状のもの、曲線状に形状を変化させるものなどを用いることもできる。
【００５０】
次に、ステップＳ１３で領域外の配線延伸部に微小抵抗領域が付加された各領域のレイアウトデータから、領域毎に寄生容量及び寄生抵抗を抽出し、抽出された寄生容量及び寄生抵抗と、微小抵抗領域に対応する微小抵抗と、その他の回路部品を含んだ回路データを作成する処理が行われる（ステップＳ１４）。寄生容量及び寄生抵抗の抽出処理は、図５のステップＳ１０３に対応する処理であり、寄生容量及び寄生抵抗抽出処理部３ｃを構成する既存の一般的なＣＡＤシステムを用いて行うことができる。図４（ａ）は、図３（ｂ）の各領域Ａ２１〜Ａ２３と追加された配線領域（追加された微小抵抗領域）とのレイアウトから寄生容量及び寄生抵抗を抽出した場合の各領域Ａ４１〜４３の回路図を示している。領域Ａ４１、Ａ４２及びＡ４３内の回路が、図３（ｂ）の領域Ａ２１、Ａ２２及びＡ２３と、それらに付加された延伸配線領域１１〜１４、２１〜２４、３１〜３４、及び４１〜４４及び微小抵抗領域１５〜１８、２５〜２８、３５〜３８、及び４５〜４８とをあわせた各領域から抽出された寄生容量及び寄生抵抗が追加された各領域の回路に対応している。なお、図４において、図７に示すものに対応する構成には同一の符号を用いている。
【００５１】
このステップＳ１４における領域毎の寄生容量及び寄生抵抗の抽出処理は、図１の微小抵抗追加処理部４ａを構成するプログラムによって、ネット名毎に寄生容量と寄生抵抗とを付加することで行われる。例えば、図４（ａ）に示すように、領域１（領域Ａ４１）では、インバータ１０１の出力とネット名Ａの端子１０２間に寄生抵抗５１が挿入されるとともに、寄生抵抗５１とグランド間に寄生容量５２が追加されている。インバータ１０３の入力とネット名Ｂ１の端子１０４間に寄生抵抗５３が挿入されるとともに、寄生抵抗５３とグランド間に寄生容量５４が追加されている。インバータ１０５の出力とネット名Ｃの端子１０６間に寄生抵抗５５が挿入されるとともに、寄生抵抗５５とグランド間に寄生容量５６が追加されている。そして、インバータ１０７の入力とネット名Ｄの端子１０８間に寄生抵抗５７が挿入されるとともに、寄生抵抗５７とグランド間に寄生容量５８が追加されている。なお、端子１０２、端子１０４、端子１０６及び端子１０８には、図３（ｂ）の微小抵抗領域１５に対応する微小抵抗８０、微小抵抗領域１６に対応する微小抵抗８１、微小抵抗領域１７に対応する微小抵抗８２、及び微小抵抗領域１８に対応する微小抵抗８３が、それぞれ接続されている。また、微小抵抗８０、微小抵抗８１、微小抵抗８２及び微小抵抗８３の領域１（Ａ４１）の境界部側の各他端（例えば微小抵抗８０の端子１０２との接続点と反対側の端子）は、開放端となっている。
【００５２】
また、領域２（領域Ａ４２）では、ネット名Ａの端子１６１、ネット名Ｂ１の端子１１０、ネット名Ｃの端子１６２及びネット名Ｄの端子１６３に、図３（ｂ）の微小抵抗領域２５に対応する微小抵抗８４、微小抵抗領域２６に対応する微小抵抗８５、微小抵抗領域２７に対応する微小抵抗８６、及び微小抵抗領域２８に対応する微小抵抗８７が、それぞれ接続されている。また、微小抵抗８４、微小抵抗８５、微小抵抗８６及び微小抵抗８７の領域２（Ａ４２）の境界部側の各他端は、開放端となっている。また、インバータ１０９の出力と端子１１０間に寄生抵抗６１が挿入されるとともに、寄生抵抗６１とグランド間に寄生容量６２が追加されている。インバータ１１１の出力とネット名Ｂ２の端子１１２間に寄生抵抗６３が挿入されるとともに、寄生抵抗６３とグランド間に寄生容量６４が追加されている。
【００５３】
さらに、端子１６１とグランド間に寄生抵抗５９と寄生容量６０を直列に接続した回路が追加され、寄生抵抗５９と寄生容量６０の接続点には、図３（ｂ）の微小抵抗領域３５に対応する微小抵抗８８が接続されている。また、端子１１２には図３（ｂ）の微小抵抗３６に対応する微小抵抗８９が接続されている。また、端子１６２とグランド間に寄生抵抗６５と寄生容量６６を直列に接続した回路が追加され、寄生抵抗６５と寄生容量６６の接続点には、図３（ｂ）の微小抵抗領域３７に対応する微小抵抗９０が接続されている。また、端子１６３とグランド間に寄生抵抗６７と寄生容量６８を直列に接続した回路が追加され、寄生抵抗６７と寄生容量６８の接続点には、図３（ｂ）の微小抵抗領域３８に対応する微小抵抗９１が接続されている。また、微小抵抗８８、微小抵抗８９、微小抵抗９０及び微小抵抗９１の領域２（Ａ４２）の境界部側の各他端は、開放端となっている。
【００５４】
また、領域３（領域Ａ４３）では、インバータ１１３の入力とネット名Ａの端子１１４間に寄生抵抗６９が挿入されるとともに、寄生抵抗６９とグランド間に寄生容量７０が追加されている。インバータ１１５の入力とネット名Ｂ２の端子１１６間に寄生抵抗７１が挿入されるとともに、寄生抵抗７１とグランド間に寄生容量７２が追加されている。インバータ１１７の入力とネット名Ｃの端子１１８間に寄生抵抗７３が挿入されるとともに、寄生抵抗７３とグランド間に寄生容量７４が追加されている。インバータ１１９の出力とネット名Ｄの端子１２０間に寄生抵抗７５が挿入されるとともに、寄生抵抗７５とグランド間に寄生容量７６が追加されている。なお、端子１１４、端子１１６、端子１１８及び端子１２０には、領域３（Ａ４３）の境界部側の一端が開放端となっている微小抵抗であって、図３（ｂ）の微小抵抗流域４５に対応する微小抵抗９２、微小抵抗流域４６に対応する微小抵抗９３、微小抵抗流域４７に対応する微小抵抗９４、及び微小抵抗流域４８に対応する微小抵抗９５が、それぞれ接続されている。
【００５５】
図４（ａ）に示した回路では、破線のブロックＲ１及びＲ２内の微小抵抗８０〜８７が、同一抵抗モデル（例えば抵抗モデル１）の微小抵抗である。また、微小抵抗８０〜８３の抵抗値は、微小抵抗８０の抵抗値＜微小抵抗８１の抵抗値＜微小抵抗８２の抵抗値＜微小抵抗８３の抵抗値の関係にある。同様に、微小抵抗８４〜８７の抵抗値は、微小抵抗８４の抵抗値＜微小抵抗８５抵抗値＜微小抵抗８６の抵抗値＜微小抵抗８７の抵抗値の関係にある。さらに、微小抵抗８０と微小抵抗８４の抵抗値が等しく、微小抵抗８１と微小抵抗８５の抵抗値が等しく、微小抵抗８２と微小抵抗８６の抵抗値が等しく、そして微小抵抗８３と微小抵抗８７の抵抗値が等しい。
【００５６】
また、鎖線のブロックＲ３及びＲ４内の微小抵抗８８〜９５が、すべて、破線のブロックＲ１及びＲ２内の微小抵抗８０〜８７の抵抗モデルと異なる抵抗モデル（例えば抵抗モデル２）である。また、微小抵抗８８〜９１の抵抗値は、微小抵抗８８の抵抗値＜微小抵抗８９の抵抗値＜微小抵抗９０の抵抗値＜微小抵抗９１の抵抗値の関係にある。同様に、微小抵抗９２〜９５の抵抗値は、微小抵抗９２の抵抗値＜微小抵抗９３の抵抗値＜微小抵抗９４の抵抗値＜微小抵抗９５の抵抗値の関係にある。さらに、微小抵抗８８と微小抵抗９２の抵抗値が等しく、微小抵抗８９と微小抵抗９３の抵抗値が等しく、微小抵抗９０と微小抵抗９４の抵抗値が等しく、そして微小抵抗９１と微小抵抗９５の抵抗値が等しい。
【００５７】
次に、ステップＳ１４で抽出された寄生容量及び寄生抵抗を含む回路データ（ネットリスト）を用いた詳細なタイミング遅延情報が反映された回路シミュレーションが領域毎に行われる（ステップＳ１５）。このステップＳ１５の処理は、図５のステップＳ１０４に対応する処理であり、回路シミュレーション部３ｄを構成する既存の一般的なＣＡＤシステムを用いて行うことができる。その後、シミュレーション結果に基づき必要に応じて回路やレイアウトの再設計と寄生容量及び寄生抵抗の再抽出と再シミュレーションとが行われる。
【００５８】
次に、図１の微小抵抗配線接続処理部４ｂによって、ステップＳ１４で作成された寄生容量及び寄生抵抗を含む各領域の回路データ（ネットリスト）において、微小抵抗の抵抗モデルと抵抗値を識別子として、複数の領域において同一の識別子の微小抵抗同士を接続すること、すなわち、同じ抵抗モデル同士の同じ抵抗値同士の開放端の節点を接続することで、各領域の回路データを組み合わせた寄生容量及び寄生抵抗を含む半導体装置全体の回路が作成される（ステップＳ１６）。上記の例では、図４（ａ）に示す領域１（Ａ４１）、領域２（Ａ４２）、及び領域３（Ａ４３）の各回路から、図４（ｂ）に示す全体領域Ａ５１の回路が作成される。すなわち、抵抗モデルが同じ微小抵抗の中で、抵抗値が同じもの同士の、フローティング側（開放端側）の節点同士を接続すれば、領域１〜３（領域Ａ４１〜Ａ４３）の寄生容量及び寄生抵抗の抽出結果を含む正しい接続を有する全体回路のデータ（ネットリスト）を作成することができる。この場合、図４（ｂ）に示すように、微小抵抗８０と微小抵抗８４が接続され、微小抵抗８１と微小抵抗８５が接続され、微小抵抗８２と微小抵抗８６が接続され、そして、微小抵抗８３と微小抵抗８７が接続される。さらに、微小抵抗８８と微小抵抗９２が接続され、微小抵抗８９と微小抵抗９３が接続され、微小抵抗９０と微小抵抗９４が接続され、そして、微小抵抗９１と微小抵抗９５が接続される。
【００５９】
また、図４（ｂ）に示すように、図３（ｂ）の通過配線領域１３９に対応する寄生抵抗５９及び寄生容量６０は、微小抵抗８４及び８０を介して配線領域１３２に対応する寄生抵抗５１及び寄生容量５２に対して接続されるとともに、微小抵抗８８及び９２を介して配線領域１４７に対応する寄生抵抗６９及び寄生容量７０に対して接続されている。図３（ｂ）の通過配線領域１４４に対応する寄生抵抗６５及び寄生容量６６は、微小抵抗８６及び８２を介して配線領域１３６に対応する寄生抵抗５５及び寄生容量５６に対して接続されるとともに、微小抵抗９０及び９４を介して配線領域１５１に対応する寄生抵抗７３及び寄生容量７４に対して接続されている。図３（ｂ）の通過配線領域１４５に対応する寄生抵抗６７及び寄生容量６８は、微小抵抗８７及び８３を介して配線領域１３８に対応する寄生抵抗５７及び寄生容量５８に対して接続されるとともに、微小抵抗９１及び９５を介して配線領域１５３に対応する寄生抵抗７５及び寄生容量７６に対して接続されている。
【００６０】
すなわち、図４（ｂ）に示す領域Ａ５１内の回路では、領域２内の通過配線領域１３９に対応する寄生抵抗５９は、領域１内の配線領域１３２に対応する寄生抵抗５１と、領域３内の配線領域１４７に対応する寄生抵抗６９と、微小抵抗８０及び８４又は８８及び９２を介して直列に接続されており、通過配線とそれに接続される各配線との接続関係が正しく得られている。領域２内の通過配線領域１４４に対応する寄生抵抗６３は、領域１内の配線領域１３６に対応する寄生抵抗５５と、領域３内の配線領域１５１に対応する寄生抵抗７３と、微小抵抗８２及び８６又は９０及び９４を介して直列に接続されており、通過配線とそれに接続される各配線との接続関係が正しく得られている。領域２内の通過配線領域１４５に対応する寄生抵抗６７は、領域１内の配線領域１３８に対応する寄生抵抗５７と、領域３内の配線領域１５３に対応する寄生抵抗７５と、微小抵抗８３及び８７又は９１及び９５を介して直列に接続されており、通過配線とそれに接続される各配線との接続関係が正しく得られている。
【００６１】
このステップＳ１６の処理は、図５におけるステップＳ１０５とステップＳ１０６とに置き換えられて設けられた処理とみることができる。すなわち、本実施形態では、図５のステップＳ１０５における領域全体のレイアウト設計やステップＳ１０６における領域全体レイアウトからの寄生容量及び寄生抵抗の抽出処理を省略し、それらに代えて、ステップＳ１６で領域毎に抽出した寄生容量と寄生抵抗の情報を組み合わせることで全領域の寄生容量と寄生抵抗を含む回路情報を得るようにしているのである。すなわち、本実施形態によれば、領域毎に抽出された寄生容量及び寄生抵抗の情報を含む各領域の回路データを、全体領域の回路データとして正しく組み合わせることができ、全体レイアウト設計と全体の寄生容量及び寄生抵抗の抽出が不要になり、大幅な工数削減が期待できる。
【００６２】
次に、回路シミュレーション部３ｄによって、ステップＳ１６で抽出された寄生容量及び寄生抵抗を含む全体の回路データを用いた詳細なタイミング遅延情報が反映された全領域の回路シミュレーションが行われる（ステップＳ１７）。その後、シミュレーション結果に基づき、必要に応じて、領域毎に回路やレイアウトの再設計と、微小抵抗を用いた各領域の回路の接続と全体回路のシミュレーションとが繰り返し行われる。
【００６３】
以上のように、本実施形態によれば、領域毎に寄生容量及び寄生抵抗を抽出した結果を、簡単に正確に組み合わせて、寄生容量及び寄生抵抗を含む全体の回路データを生成することができる。その際、従来のように同じネット名同士で接続するではなく、付加した微小抵抗において、抵抗モデルが同じ微小抵抗の中で、抵抗値が同じもの同士の、フローティング側の節点同士を接続すれば、通過配線の寄生容量及び寄生抵抗に対する接続状態を正しく得ることができる。すなわち、本実施形態によれば、領域毎にレイアウトデータから抽出した寄生容量及び寄生抵抗を含む各領域の回路データを用い、同じ抵抗モデル同士の同じ抵抗値同士の節点を接続することで、全体領域の正しい回路データを得ることができる。したがって、全体レイアウトの設計を行わなくても全体回路のシミュレーションを行うことができる。すなわち、全体レイアウト設計と全体の寄生容量及び寄生抵抗の抽出が不要になり、大幅な工数削減が期待できる。
【００６４】
本発明では、部分的なレイアウトデータに基づく寄生容量及び寄生抵抗の抽出結果を正確に組み合わせる方法を、２段階の過程を組み合わせることで実現している。まず、図３（ｂ）に示すように、部分的なレイアウトデータの境界部外側に、微小抵抗を認識させるための微小抵抗認識層を付加する。そして、微小抵抗認識層と配線領域を延伸させた付加配線領域との重なり部分に微小抵抗領域を生成させる。そして、境界部外側に微小抵抗領域を付加した状態で、部分的なレイアウトデータに対応する寄生容量及び寄生容量を抽出させる。ここで、微小抵抗認識層を付加する際に、三角形の微小抵抗認識層を付加することで、各抵抗領域の形状を異ならせることにより、各抵抗領域の抵抗値を異ならせていることが、本発明の特徴の１つである。
【００６５】
次に、各領域の寄生容量及び寄生抵抗の抽出結果を組み合わせる方法として、従来の同一ネット名同士を接続する方法ではなく、図４（ａ）、（ｂ）に示すように、領域の境界部に付加した微小抵抗のモデル名と抵抗値を識別子として同一識別子同士を接続させる方法によって（すなわち、微小抵抗の抵抗値と抵抗モデルの各情報から構成される識別子を用いて同一識別子同士を接続させる方法によって）、各領域のレイアウトにおける通過配線の寄生容量及び寄生抵抗を正確に接続して、全体領域の回路を正しく得られるようにしている。
【００６６】
本発明によれば、図１のフローチャートと図５のフローチャートを比較して明らかなように、各領域境界部へ三角形の微小抵抗認識層を付加する工程が追加されている点と、レイアウト全体を完成させる必要がなく、部分的なレイアウトデータから抽出した寄生容量・抵抗を含む回路データを、簡単に接続してレイアウト全体の寄生容量・抵抗の情報として出力する工程を持つ点とが、本発明の特徴となっている。したがって、本発明を適用することにより、レイアウト全体の回路シミュレーションを実施する毎に、レイアウト全体を完成させる必要がなくなり、大幅な設計時間短縮となる。
【００６７】
すなわち、本発明によれば、半導体装置を構成する複数の領域（ブロック）のレイアウトデータそれぞれから抽出した寄生容量及び寄生抵抗を用いて、半導体装置全体のレイアウトデータを作成せずに、半導体装置全体における寄生容量及び寄生抵抗を正しく算出することができるようになる。
【００６８】
また、本発明では、複数の領域毎に抽出した寄生容量及び寄生抵抗に基づいて半導体装置全体をレイアウトした場合の寄生容量及び寄生抵抗を算出する際に、複数の領域間の配線を正しく接続するために、接続すべき配線の端部に識別子（微小抵抗）を付加するようにした（図３（ｂ））。この微小抵抗を用いて、各配線の接続すべき節点を明確にして接続を正しく行い、レイアウト全体における寄生容量及び寄生抵抗を正確に算出することが可能となった。
【００６９】
また、微小抵抗を付加する処理においては、他の領域と接する面（辺）に三角形状の微小抵抗認識層を設定し、接続すべき配線の端部に微小抵抗を付加している。配線の端部に付加された微小抵抗は、配線と三角形状の微小抵抗認識層とが重なる領域に応じて抵抗値が算出される。この配線の端部に付加された微小抵抗領域の抵抗値は、微小抵抗認識層を三角形状にしたことにより、配線毎に異なる値となる。また、微小抵抗認識層は、領域間を接続する面（辺）の組毎に異なる層に設定される。例えば、図３（ｂ）において、微小抵抗認識層１０及び２０と微小抵抗認識層３０及び４０とは異なる層に設定される。そして、異なる層に設定された各微小抵抗認識層には、異なる抵抗モデルが設定されるようにしている。また、領域間を接続する面（辺）に配置された一組の微小抵抗認識層（例えば微小抵抗認識層１０と微小抵抗認識層２０の組、また微小抵抗認識層３０と微小抵抗認識層４０の組）は、互いに対称形状を有するように生成される。このようにすることで、同じ微小抵抗（同じ微小抵抗認識層（同じ抵抗モデル）で、かつ同じ抵抗値）は、一対しか存在せず、当該微小抵抗同士を接続することにより、配線の接続ミスを防ぐことができる。
【００７０】
なお、本発明の実施の形態は、上記のものに限定されず、例えば、微小抵抗追加処理部４ａによるステップＳ１３の処理及び微小抵抗配線接続処理部４ｂによるステップＳ１６の処理以外の処理の全部又は一部は、他の装置において実行するようにしてもよい。また、本発明を構成するコンピュータで実行されるプログラムの全部又は一部は、コンピュータ読み取り可能な記録媒体又は通信回線を介して提供することが可能である。
【符号の説明】
【００７１】
１  演算処理部
２  半導体設計支援処理部
３ａ  回路設計処理部
３ｂ  レイアウト設計処理部
３ｃ  寄生容量及び寄生抵抗抽出処理部
３ｄ  回路シミュレーション部
４ａ  微小抵抗追加処理部
４ｂ  微小抵抗配線接続処理部
５  記憶部
６  レイアウトデータ
７  ネットリスト
１０、２０、３０、４０  微小抵抗認識層
１１〜１４、２１〜２４、３１〜３４、４１〜４４  配線領域
１５〜１８、２５〜２８、３５〜３８、４５〜４８  微小抵抗領域
８０〜９５  微小抵抗
【図１】
2011095816.tif 000003
【図２】
2011095816.tif 000004
【図３】
2011095816.tif 000005
【図４】
2011095816.tif 000006
【図５】
2011095816.tif 000007
【図６】
2011095816.tif 000008
【図７】
2011095816.tif 000009