(57)【要約】【課題】従来の半導体装置では、電源制御領域への突入電流の発生を抑制するためにチップ面積が増大する問題があった。【解決手段】本発明にかかる半導体装置は、オン抵抗が大きな第１のスイッチトランジスタＳＷＬと、オン抵抗が小さな第２のスイッチトランジスタＳＷＳと、を有し、第１、第２のスイッチトランジスタＳＷＬ、ＳＷＳは、異なる領域に電流を供給し、第１のスイッチトランジスタＳＷＳは、制御信号ＣＯＮＴを直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬは、前記制御信号を直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬのうち初段に配置される第２のスイッチトランジスタＳＷＬは、第１のスイッチトランジスタＳＷＳのうち最も後ろに配置される第１のスイッチトランジスタＳＷＳが出力する制御信号ＣＯＮＴが入力される。【選択図】図８
2011243794.tif 000002
【特許請求の範囲】
【請求項１】
常時電源の供給を受ける第１の回路領域と、
前記電源の供給状態と遮断状態とが切り換えられる第２の回路領域と、
外部から電源の供給を受けるグローバル電源配線と、
前記グローバル電源配線を介して前記電源が与えられローカル電源配線と、
前記第２の回路領域に配置され、前記グローバル電源配線と前記ローカル電源配線との間の導通状態を制御信号に基づき制御し、オン抵抗が第１の抵抗値に設定される複数の第１のスイッチトランジスタと、
前記第２の回路領域に配置され、前記グローバル電源配線と前記ローカル電源配線との間の導通状態を前記制御信号に基づき制御し、オン抵抗が前記第１の抵抗値よりも小さい第２の抵抗値に設定される複数の第２のスイッチトランジスタと、を有し、
前記第１、第２のスイッチトランジスタは、前記第２の回路領域内の異なる領域に電流を供給し、
前記複数の第１のスイッチトランジスタは、前記制御信号を直列的に伝搬するように直列に接続され、
前記複数の第２のスイッチトランジスタは、前記制御信号を直列的に伝搬するように直列に接続され、
前記複数の第２のスイッチトランジスタのうち初段に配置される第２のスイッチトランジスタは、前記複数の第１のスイッチトランジスタのうち最も後ろに配置される第１のスイッチトランジスタが出力する制御信号が入力される半導体装置。
【請求項２】
前記第１のスイッチトランジスタは、前記第２の回路領域のうち消費電力の小さな回路素子が配置される領域に対応して設けられ、前記第２のスイッチトランジスタは、前記第２の回路領域のうち消費電力の大きな回路素子が配置される領域に対応して設けられる請求項１に記載の半導体装置。
【請求項３】
前記第１のスイッチトランジスタは、前記第２の回路領域の外周辺の少なくとも一部に沿って配置され、前記第２のスイッチトランジスタは、前記第２の回路領域のうち中心部を含む領域に配置される請求項１又は２に記載の半導体装置。
【請求項４】
前記第１のスイッチトランジスタは、前記第２の回路領域に形成される回路の入力回路又は出力回路が配置される領域に配置され、前記第２のスイッチトランジスタは、前記入力回路から伝達される信号に基づき動作する機能回路が配置される領域に配置される請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２のスイッチトランジスタは、前記制御信号が並列的に伝搬され、複数の前記第２のスイッチトランジスタを有する複数の信号伝搬系列に分けて配置され、前記信号伝搬系列内では前記制御信号は直列的に伝搬する請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタは、前記回路領域において格子状に配置される請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の回路領域には、予めセルの高さ及び幅の大きさが決定されたスタンダードセルが配置され、
前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタの高さ及び幅は、前記スタンダードセルの高さ及び幅の整数倍の大きさを有する請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
常時電源が供給される第１の回路領域と、前記電源の供給状態と遮断状態とが切り換えられる第２の回路領域と、外部から電源の供給を受けるグローバル電源配線と、前記グローバル電源配線を介して前記電源が与えられるローカル電源配線と、前記第２の回路領域に配置され前記グローバル配線と前記ローカル配線の間の導通状態を制御信号に基づき制御するスイッチトランジスタと、を有する半導体装置における電源スイッチ制御方法であって、
前記スイッチトランジスタは、オン抵抗が第１の抵抗値に設定された複数の第１のスイッチトランジスタと、オン抵抗が前記第１の抵抗値よりも小さい第２の抵抗値に設定された複数の第２のスイッチトランジスタと、を備え、
前記制御信号を前記複数の第１のスイッチトランジスタにおいて直列的に伝搬させた後に前記第２のスイッチトランジスタに入力し、
前記第２のスイッチトランジスタに入力された前記制御信号を複数の第２のスイッチトランジスタにおいて直列的に伝搬させる電源スイッチ制御方法。
【請求項９】
前記制御信号を、前記第２の回路領域のうち消費電力の小さな回路素子が配置される領域に対応して設けられる前記複数の第１のスイッチトランジスタに伝搬され、その後、前記第２の回路領域のうち消費電力の大きな回路素子が配置される領域に対応して設けられる前記複数の第２のスイッチトランジスタに伝搬させる請求項８に記載の電源スイッチ制御方法。
【請求項１０】
前記制御信号を、前記回路領域の外周辺の少なくとも一部に沿って配置される前記複数の第１のスイッチトランジスタに伝搬させ、その後、前記第２の回路領域のうち中心部を含む領域に配置される前記複数の第２のスイッチトランジスタに伝搬させる請求項８又は９に記載の電源スイッチ制御方法。
【請求項１１】
前記制御信号を、前記第２の回路領域に形成される回路の入力回路又は出力回路が配置される領域に配置される前記複数の前記第１のスイッチトランジスタに伝搬させ、その後、前記入力回路から伝達される信号に基づき動作する機能回路が配置される領域に配置される前記複数の第２のスイッチトランジスタに伝搬させる請求項８乃至１０のいずれか１項に記載の電源スイッチ制御方法。
【請求項１２】
前記複数の第２のスイッチトランジスタは、前記制御信号が直列的に伝搬する信号伝搬系列を複数有し、複数の前記信号伝搬系列において前記制御信号を互いに並列的に伝搬させる請求項８乃至１１のいずれか１項に記載の電源スイッチ制御方法。
【請求項１３】
演算回路を用いて電源スイッチを有する半導体装置の設計を行う半導体装置の設計方法であって、
前記演算回路が、
回路設計データに基づき回路素子及びオン抵抗が第２の抵抗値に設定される第２のスイッチトランジスタを配置した電源制御領域を含む第１のレイアウトデータを作成する物理設計ステップと、
前記電源制御領域の回路素子の通常動作に起因して生じる第１の電源電圧降下量を算出して、前記第１の電源電圧降下量が多い領域と少ない領域との境界を算出する第１の電源降下量算出ステップと、
前記回路設計データに基づき前記電源遮断領域の電源の切り替わりに応じて生じる突入電流の電流量を算出して、オン抵抗が前記第２の抵抗値よりも大きな第１の抵抗値に設定される第１のスイッチトランジスタの必要個数を算出する見積もりステップと、
前記電源遮断領域のうち前記第１の電源電圧降下量が少ない領域に配置される前記第２のスイッチトランジスタを前記第１のスイッチトランジスタに置き換えた第２のレイアウトデータを生成する置換ステップと、
前記第２のレイアウトデータに基づき前記電源制御領域の前記突入電流に起因する第２の電源電圧降下量を算出する第２の電源降下量算出ステップと、
前記第２の電源電圧降下量が予め設定された目標値よりも小さくなるまで前記第２のレイアウトデータ中の前記第２のスイッチトランジスタを置き換える前記第１のスイッチトランジスタの個数を増加させる最適化ステップと、を実行し、
前記物理設計ステップ、前記置換ステップ、及び前記最適化ステップにおいて前記第１、第２のスイッチトランジスタの導通状態を制御する制御信号を伝搬させる信号配線は、前記制御信号が前記第１のスイッチトランジスタの後に前記第２のスイッチトランジスタに伝搬するように配線される半導体装置の設計方法。
【請求項１４】
前記置換ステップにおいて前記第１のスイッチトランジスタに置換される前記第２のスイッチトランジスタの個数は、前記見積もりステップで算出された前記必要個数に対応し、
前記最適化ステップでは、前記第１の電源降下量が小さな領域に配置される前記第２のスイッチトランジスタがさらに前記第１のスイッチトランジスタに置き換える請求項１３に記載の半導体装置の設計方法。
【請求項１５】
前記最適化ステップでは、前記電源遮断領域の外周部に配置される前記第２のスイッチトランジスタを優先的に前記第１のスイッチトランジスタに置き換える請求項１３又は１４に記載の半導体装置の設計方法。
【請求項１６】
前記最適化ステップでは、前記電源遮断領域内に設けられる回路ブロックの入力回路及び出力回路が配置される領域に設けられる前記第２のスイッチトランジスタを優先的に前記第１のスイッチトランジスタに置き換える請求項１３乃至１５のいずれか１項に記載の半導体装置の設計方法。
【請求項１７】
前記見積もりステップでは、前記設計データから得られる前記電源制御領域の容量値、前記第２のスイッチトランジスタの寄生容量及び電源配線の寄生容量を少なくとも含む回路情報に基づき等価回路を作成し、前記等価回路を用いて前記突入電流の電流量を算出する請求項１３乃至１６のいずれか１項に記載の半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、電源スイッチの制御方法及びその設計方法に関し、特にグローバル電源配線とローカル電源配線とを接続する電源スイッチを有する半導体装置、電源スイッチの制御方法及びその設計方法に関する。
【背景技術】
【０００２】
半導体装置では、高集積化に伴い消費電力が増大している。そこで、近年、半導体装置では、チップ内に配置される回路を回路ブロックごとに複数の領域に分けて、利用しないブロックに対する電源の供給を部分的に遮断するなどの制御が行われる。このような電源制御に用いられる回路の１つに電源スイッチ回路がある。電源スイッチ回路は、チップに配置される回路の全体に対して設けられるグローバル電源配線と、電源制御領域に設けられる回路に対して設けられるローカル電源配線と、の接続状態を制御するスイッチトランジスタを有する。そして、電源スイッチ回路は、電源供給が制御される領域（以下電源制御領域と称す）に配置される回路への電源供給をスイッチトランジスタのオン・オフを切り替えることで制御する。
【０００３】
この電源スイッチ回路を用いた場合、半導体装置では、電源が遮断された電源制御領域への電源の供給を再開すると、電源制御領域に流れ込む電流が増加する事によってグローバル電源配線の電圧が低下する。一方、近年の半導体装置では、低消費電力化のために電源電圧を低く設定することが多い。このような低い電源電圧に基づき動作する半導体装置では、動作が可能な電源電圧の幅が狭くなる傾向がある。つまり、低い電源電圧に基づく半導体装置では、動作を保証できる電源電圧の変動幅が小さい。そのため、低い電源電圧に対して電源スイッチ回路の動作に伴う電圧変動が生じると半導体装置の動作が不安定になる問題が生じる。そこで、このような電源スイッチ回路による電源電圧の変動を防止する技術が特許文献１〜３に開示されている。
【０００４】
特許文献１に記載の電源スイッチ回路のブロック図を図１４に示す。図１４に示すように、特許文献１に記載の電源スイッチ回路は、複合スイッチ回路５０５が縦続接続される。そして、先頭に配置される複合スイッチ回路５０５に制御信号ＰＯＮに入力される。制御信号ＰＯＮは、縦続接続される複合スイッチ回路５０５を伝搬し、末尾に配置される複合スイッチ回路５０５において折り返される。折り返された制御信号ＰＯＮ（以下折り返される制御信号をＰＧＯＯＤとする）は、再度、縦続接続される複合スイッチ回路５０５を伝搬し、先頭に配置される複合スイッチ回路５０５から制御信号ＰＧＯＯＤとして出力される。
【０００５】
また、複合スイッチ回路５０５の回路図を図１５に示す。図１５に示すように、複合スイッチ回路５０５は、反転バッファ回路６１５、６１７、６２０、６２２と、プリチャージ用ヘッダースイッチ６０５と、ヘッダースイッチ６１０を有する。複合スイッチ回路５０５は、反転バッファ回路６１５、６１７を介して制御信号ＰＯＮを伝搬する。そして、反転バッファ回路６１５の出力によりプリチャージ用ヘッダースイッチ６０５をオンさせる。また、複合スイッチ回路５０５は、反転バッファ回路６２０、６２２を介して制御信号ＰＧＯＯＤを伝搬する。そして、反転バッファ回路６２０の出力によりヘッダースイッチ６１０をオンさせる。また、プリチャージ用ヘッダースイッチ６０５及びヘッダースイッチ６１０は、グローバル電源配線ＶＤＤＣとローカル電源配線ＶＤＤとの間に並列に接続される。プリチャージ用ヘッダースイッチ６０５は、ヘッダースイッチ６１０よりも小さなトランジスタサイズを有する。
【０００６】
特許文献１では、制御信号ＰＯＮの入力に応じてまずプリチャージ用ヘッダースイッチ６０５を順次導通させ、その後、ヘッダースイッチ６１０を順次導通させる。プリチャージ用ヘッダースイッチ６０５及びヘッダースイッチ６１０をこのように制御することで、ローカル電源配線ＶＤＤに電源を供給する最初の段階はローカル電源配線ＬＶＤＤに与える電流を制限する。そして、プリチャージ用ヘッダースイッチ６０５が全て導通した後にヘッダースイッチ６１０による電源供給を開始する。このような制御を行うことで、グローバル電源配線ＶＤＤＣからローカル電源配線ＶＤＤに流れる電流の最大値を抑制することができる。また、電流の最大値を抑制することで、グローバル電源配線ＶＤＤＣの電圧降下を抑制することができる。
【０００７】
また、特許文献２に記載の半導体集積回路では、複数の回路セルと、電源線群と、少なくとも一部が電源線群の下層領域に含まれ、電源線群に接続される電源スイッチセルと、電源スイッチセルに接続され、所定の回路セルに電源を供給する分岐線群と、を有し、電源スイッチセルは、入力される制御信号に応じて、分岐線群のうち、所定の回路セルに接続される少なくとも１つの分岐線への電源の供給を遮断する。そして、電源スイッチセルは、所定の回路セルの非電源遮断時における消費電力に応じて設定された駆動能力を有するスイッチ用トランジスタを含む。これにより、特許文献２に記載の半導体集積回路では、電源電圧の降下を抑制することができる。
【０００８】
また、特許文献３に記載の半導体集積回路では、スイッチトランジスタとして、導通時抵抗が異なる複数のトランジスタを含むものを用いる。そして、スイッチトランジスタは、複数の信号線により当該トランジスタより導通時抵抗が高いスイッチトランジスタが全て導通した後に導通させるという規則を守りながら、複数のトランジスタを複数回に分けて、非導通状態から導通状態へと導通制御される。これにより、特許文献３に記載の半導体集積回路では、スイッチトランジスタを非導通状態から導通状態に切り替えるときの突入電流による電源電圧の降下を抑制しながら、導通後のスイッチトランジスタのオン抵抗を低減する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００７／０１０３２０２号明細書
【特許文献２】特開２００５−２５９８７９号公報
【特許文献３】特開２００９−１７０６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載の電源スイッチ回路及び特許文献３に記載の半導体集積回路では、１つのスイッチトランジスタを構成するために複数のトランジスタを用いなければならず、スイッチトランジスタが回路面積に占める割合が大きく、面積効率が悪い問題がある。また、特許文献２に記載の半導体集積回路では、電源スイッチセルが導通状態である場合の電源電圧の降下を抑制することを目的としており、電源スイッチセルの導通状態の切り替わりに応じて発生する突入電流及び電源電圧の降下を抑制することができない。特許文献２に記載の半導体集積回路において突入電流を抑制する場合には、特許文献１、３に記載の技術を適用する必要がある。
【００１１】
つまり、特許文献１〜３に記載の技術においては、面積効率を悪化させることなく、電源スイッチの導通状態の切り替わりに応じて発生する電源電圧の低下を防止することができない問題がある。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体装置の一態様は、常時電源の供給を受ける第１の回路領域と、前記電源の供給状態と遮断状態とが切り換えられる第２の回路領域と、外部から電源の供給を受けるグローバル電源配線と、前記グローバル電源配線を介して前記電源が与えられローカル電源配線と、前記第２の回路領域に配置され、前記グローバル電源配線と前記ローカル電源配線との間の導通状態を制御信号に基づき制御し、オン抵抗が第１の抵抗値に設定される複数の第１のスイッチトランジスタと、前記第２の回路領域に配置され、前記グローバル電源配線と前記ローカル電源配線との間の導通状態を前記制御信号に基づき制御し、オン抵抗が前記第１の抵抗値よりも小さい第２の抵抗値に設定される複数の第２のスイッチトランジスタと、を有する。そして、本発明にかかる半導体装置では、前記第１、第２のスイッチトランジスタは、前記第２の回路領域内の異なる領域に電流を供給し、前記複数の第１のスイッチトランジスタは、前記制御信号を直列的に伝搬するように直列に接続され、前記複数の第２のスイッチトランジスタは、前記制御信号を直列的に伝搬するように直列に接続され、前記複数の第２のスイッチトランジスタのうち初段に配置される第２のスイッチトランジスタは、前記複数の第１のスイッチトランジスタのうち最も後ろに配置される第１のスイッチトランジスタが出力する制御信号が入力される。
【００１３】
本発明にかかる電源スイッチ制御方法の一態様は、常時電源が供給される第１の回路領域と、前記電源の供給状態と遮断状態とが切り換えられる第２の回路領域と、外部から電源の供給を受けるグローバル電源配線と、前記グローバル電源配線を介して前記電源が与えられるローカル電源配線と、前記第２の回路領域に配置され前記グローバル配線と前記ローカル配線の間の導通状態を制御信号に基づき制御するスイッチトランジスタと、を有する半導体装置における電源スイッチ制御方法であって、前記スイッチトランジスタは、オン抵抗が第１の抵抗値に設定された複数の第１のスイッチトランジスタと、オン抵抗が前記第１の抵抗値よりも小さい第２の抵抗値に設定された複数の第２のスイッチトランジスタと、を備え、前記制御信号を前記複数の第１のスイッチトランジスタにおいて直列的に伝搬させた後に前記第２のスイッチトランジスタに入力し、前記第２のスイッチトランジスタに入力された前記制御信号を複数の第２のスイッチトランジスタにおいて直列的に伝搬させる。
【００１４】
本発明にかかる半導体装置の設計方法は、演算回路を用いて電源スイッチを有する半導体装置の設計を行う半導体装置の設計方法であって、前記演算回路が、回路設計データに基づき回路素子及びオン抵抗が第２の抵抗値に設定される第２のスイッチトランジスタを配置した電源制御領域を含む第１のレイアウトデータを作成する物理設計ステップと、前記電源制御領域の回路素子の通常動作に起因して生じる第１の電源電圧降下量を算出して、前記第１の電源電圧降下量が多い領域と少ない領域との境界を算出する第１の電源降下量算出ステップと、前記回路設計データに基づき前記電源遮断領域の電源の切り替わりに応じて生じる突入電流の電流量を算出して、オン抵抗が前記第２の抵抗値よりも大きな第１の抵抗値に設定される第１のスイッチトランジスタの必要個数を算出する見積もりステップと、前記電源遮断領域のうち前記第１の電源電圧降下量が少ない領域に配置される前記第２のスイッチトランジスタを前記第１のスイッチトランジスタに置き換えた第２のレイアウトデータを生成する置換ステップと、前記第２のレイアウトデータに基づき前記電源制御領域の前記突入電流に起因する第２の電源電圧降下量を算出する第２の電源降下量算出ステップと、前記第２の電源電圧降下量が予め設定された目標値よりも小さくなるまで前記第２のレイアウトデータ中の前記第２のスイッチトランジスタを置き換える前記第１のスイッチトランジスタの個数を増加させる最適化ステップと、を実行し、前記物理設計ステップ、前記置換ステップ、及び前記最適化ステップにおいて前記第１、第２のスイッチトランジスタの導通状態を制御する制御信号を伝搬させる信号配線は、前記制御信号が前記第１のスイッチトランジスタの後に前記第２のスイッチトランジスタに伝搬するように配線される。
【００１５】
本発明にかかる半導体装置、電源スイッチ制御方法及びその設計方法では、半導体装置が、オン抵抗の高い第１のスイッチトランジスタと、オン抵抗の低い第２のスイッチトランジスタとを有する。そして、電源制御領域への給電を開始する場合には、オンする第１のスイッチトランジスタの個数を段階的に増加させ、その後、オンする第２のスイッチトランジスタの個数を段階的に増加させる。これにより、本発明にかかる半導体装置及び電源スイッチ制御方法では、電源制御領域への給電開始時に発生する突入電流のピーク値を抑制する。また、本発明にかかる半導体装置の設計方法に基づき形成された半導体装置では、第１のスイッチトランジスタが、第２のスイッチトランジスタとの置き換えにより配置される。つまり、本発明にかかる半導体装置の設計方法に基づき形成された半導体装置では、第１のスイッチトランジスタと第２のスイッチトランジスタとが、それぞれ異なる領域への給電を行う。これにより、本発明では、電源スイッチの面積効率を向上させることができる。
【発明の効果】
【００１６】
本発明にかかる半導体装置、電源スイッチ制御方法及びその設計方法によれば、電源スイッチの面積効率を向上させながら、電源電圧変動を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかる半導体装置の平面レイアウトを示す概略図である。
【図２】実施の形態１にかかる半導体装置の配線レイアウトを示す概略図である。
【図３】実施の形態１にかかるスイッチトランジスタの配置位置を示す概略図である。
【図４】実施の形態１にかかるスイッチトランジスタの配置位置の別の例示す概略図である。
【図５】実施の形態１にかかるスイッチトランジスタの配置位置の別の例示す概略図である。
【図６】実施の形態１にかかるスイッチトランジスタの配置位置の別の例示す概略図である。
【図７】実施の形態１にかかる半導体装置の設計方法を示すフローチャートである。
【図８】実施の形態１にかかるスイッチトランジスタとスタンダードセルとの配置位置の関係を説明するための概略図である。
【図９】実施の形態１にかかるスイッチトランジスタとスタンダードセルとの関係を説明するための回路図である。
【図１０】実施の形態１にかかるスイッチトランジスタのうちオン抵抗が低く設定される第１のスイッチトランジスタのレイアウトを示す概略図である。
【図１１】実施の形態１にかかるスイッチトランジスタのうちオン抵抗が高く設定される第２のスイッチトランジスタのレイアウトを示す概略図である。
【図１２】実施の形態１にかかる半導体装置のスイッチトランジスタの導通状態の切り替え動作に伴う突入電流の大きさを比較するグラフである。
【図１３】実施の形態１にかかる半導体装置のスイッチトランジスタの導通状態の切り替え動作に伴う電源電圧変動の大きさを比較するグラフである。
【図１４】特許文献１に記載の電源スイッチ回路のブロック図である。
【図１５】特許文献１に記載の複合スイッチ回路の回路図である。
【発明を実施するための形態】
【００１８】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかる半導体装置の模式図を示す。図１に示すように、本実施の形態にかかる半導体装置は、Ｉ／Ｏ領域、第１の回路領域（例えば、電源制御領域）、第２の回路領域（例えば、常時電源供給領域）を有する。
【００１９】
Ｉ／Ｏ領域は、半導体装置における外部インタフェース回路が配置される領域である。外部インタフェース回路は、例えば、入出力回路及びパッドを有する。電源制御領域及び常時電源供給領域には、ともに半導体装置に実装される各種機能を実現する機能回路が配置される。本実施の形態では、機能回路は回路の最小機能を実現するセル（以下、スタンダードセルと称す）を組み合わせることで構成されるものとする。
【００２０】
また、電源制御領域は、電源スイッチ（以下、スイッチトランジスタと称す）を有する。電源制御領域に配置されるスタンダードセルは、スイッチトランジスタを介して電源が供給される。つまり、電源制御領域に配置されたスタンダードセルは、スイッチトランジスタがオン状態のときには電源が供給されて動作可能な状態となり、スイッチトランジスタがオフ状態のときには電源の供給が遮断されて停止状態となる。
【００２１】
一方、常時電源供給領域に配置されるスタンダードセルは、スイッチトランジスタを介さずに外部から供給される電源がそのまま供給される。つまり、常時電源供給領域に配置されるスタンダードセルは、半導体装置に外部から電源が供給されている期間は常に電源が供給される。
【００２２】
ここで、図２に、図１に示すＩＩ−ＩＩ線に沿った半導体装置の断面図の模式図を示す。図２に示すように、半導体装置は、半導体基板１と半導体基板１の上層に設けられる複数の配線層を有する。図２に示す例では、配線層を３層としたが、本発明を実施するに当たり、配線層の層数は任意に設定できる。
【００２３】
半導体基板１において常時電源供給領域に相当する領域には、半導体装置の機能ブロックを構成するスタンダードセル１０が形成され、電源制御領域に相当する領域にはスタンダードセル１０Ｌ、１０Ｓ、第１のスイッチトランジスタ（例えば、スイッチトランジスタＳＷＳ）及び第２のスイッチトランジスタ（例えば、スイッチトランジスタＳＷＬ）が形成される。スタンダードセル１０Ｌは消費電流の大きなセルであり、スタンダードセル１０Ｓは消費電流の小さなセルである。また、スイッチトランジスタＳＷＳはオン抵抗が第１の抵抗値に設定されるものであり、スイッチトランジスタＳＷＬはオン抵抗が第１の抵抗値よりも小さな第２の抵抗値に設定されるものである。つまり、スイッチトランジスタＳＷＳのオン抵抗は大きく、スイッチトランジスタＳＷＬのオン抵抗は小さい。そして、図２に示す例では、スイッチトランジスタＳＷＳは、電源遮断領域の外周側又はスタンダードセル１０Ｓの近傍に配置される。また、スイッチトランジスタＳＷＬは、スタンダードセル１０Ｌの近傍に配置される。
【００２４】
また、図２に示す例では、グローバル電源配線ＧＶＤＤが配線層のうち最上層に設けられる。グローバル電源配線ＧＶＤＤは、半導体装置の回路形成領域（電源制御領域と常時電源供給領域とを含む領域）に形成される回路に対して電源を供給する。グローバル電源配線ＧＶＤＤは、回路形成領域の全体に亘って形成される。このグローバル電源配線ＧＶＤＤは、Ｉ／Ｏ領域に設けられる電源パッドに接続され、外部から電源の供給を受ける。
【００２５】
また、図２に示す例では、グローバル電源配線ＧＶＤＤの下層にローカル電源配線ＬＶＤＤが設けられる。ローカル電源配線ＬＶＤＤは、電源制御領域と常時電源供給領域とで分離して形成される。ローカル電源配線ＬＶＤＤのうち電源制御領域に対応して設けられるローカル電源配線ＬＶＤＤは、スイッチトランジスタＳＷＬ、ＳＷＳを介してグローバル電源配線ＧＶＤＤに接続される。また、ローカル電源配線ＬＶＤＤのうち電源制御領域に対応して設けられるローカル電源配線ＬＶＤＤは、電源制御領域に設けられる回路に対して電源供給を行う。ローカル電源配線ＬＶＤＤのうち常時電源供給領域に対応して設けられるローカル電源配線ＬＶＤＤは、直接グローバル電源配線ＧＶＤＤに接続される。また、ローカル電源配線ＬＶＤＤのうち常時電源供給領域に対応して設けられるローカル電源配線ＬＶＤＤは、常時電源供給領域に設けられる回路に対して電源供給を行う。
【００２６】
また、図２に示す例では、ローカル電源配線ＬＶＤＤの下層にセル配線が設けられる。セル配線は、半導体基板１上に形成されるスタンダードセル間、又は、回路を構成する素子の間を接続する配線である。なお、セル配線の一部をローカル電源配線ＬＶＤＤとして利用することも可能である。この場合、ローカル電源配線ＬＶＤＤとして利用するセル配線はスイッチトランジスタＳＷＬ、ＳＷＳに直接接続される形態となる。
【００２７】
なお、本実施の形態にかかる半導体装置においては、常時電源供給領域のグローバル電源配線ＧＶＤＤとローカル電源配線ＬＶＤＤはビア配線により接続される。また、ローカル電源配線ＬＶＤＤとセル配線とはビア配線により接続される。セル配線とスタンダードセルとはコンタクト配線によりと接続される。
【００２８】
そこで、本実施の形態にかかる半導体装置のスイッチトランジスタとスタンダードセルとの関係を説明するための概略図を図３に示す。図３では、ＰＭＯＳトランジスタＭＰとＮＭＯＳトランジスタとから構成されるインバータを一つのスタンダードセルの例として示した。
【００２９】
図３に示すように、電源制御領域では、外部から供給される電源電圧ＶＤＤが供給されるグローバル電源配線ＧＶＤＤとローカル電源配線ＬＶＤＤはスイッチトランジスタＳＷＬを介して接続される。そして、スタンダードセルは、接地電圧ＧＮＤが供給される接地配線とローカル電源配線ＬＶＤＤとの間に接続される。図３では、グローバル電源配線ＧＶＤＤに与えられる電源電圧をＶＤＤとし、スイッチトランジスタＳＷＬを介してローカル電源配線ＬＶＤＤに与えられる電源電圧をＶＳＤとした。なお、スイッチトランジスタＳＷＬのゲートには図示していない制御回路から制御信号ＣＯＮＴが与えられ、スイッチトランジスタＳＷＬは制御信号ＣＯＮＴによりオン状態とオフ状態が制御される。また、本実施の形態では、スイッチトランジスタの配置場所に応じてスイッチトランジスタＳＷＬをスイッチトランジスタＳＷＳに置き換える。
【００３０】
一方、常時電源供給領域では、外部から供給される電源電圧ＶＤＤが供給されるグローバル電源配線ＧＶＤＤとローカル電源配線ＬＶＤＤは配線を介して接続される。図３に示す例では、ローカル電源配線ＬＶＤＤには、外部から供給される電源電圧ＶＤＤがそのまま印加される。そして、スタンダードセルは、接地電圧ＧＮＤが供給される接地配線とローカル電源配線ＬＶＤＤとの間に接続される。
【００３１】
また、電源制御領域のスタンダードセルを構成するトランジスタのうちＰＭＯＳトランジスタＭＰのバックゲートはローカル電源配線に接続される。一方、スイッチトランジスタＳＷＬは、電源制御領域内のスタンダードセルが停止時状態の時にも動作する必要がある。そのため、スイッチトランジスタＳＷＬのバックゲートはグローバル電源配線に接続される。また、常時電源供給領域のスタンダードセルを構成するトランジスタのうちＰＭＯＳトランジスタＭＰのバックゲートはローカル電源配線に接続される。なお、電源制御領域及び常時電源供給領域のいずれのスタンダードセルにおいてもＮＭＯＳトランジスタＭＮのバックゲートは接地側配線に接続される。
【００３２】
続いて、本実施の形態にかかる半導体装置におけるスイッチトランジスタとスタンダードセルとの位置関係について説明する。そこで、図４に、スイッチトランジスタとスタンダードセルとの位置関係を説明する概略図を示す。なお、図４に示す例では、配置されるスイッチトランジスタとして、スイッチトランジスタＳＷＬのみを示したが、実際には、スイッチトランジスタＳＷＬの一部はスイッチトランジスタＳＷＳに置き換えられる。
【００３３】
図４に示すように、本実施の形態にかかる半導体装置では、常時電源供給領域と電源制御領域とにスタンダードセルが配置される。スタンダードセルは、予め高さ及び幅が決められた素子であって、機能回路の最小構成単位である。本実施の形態では、全てのスタンダードセルは高さが統一されており、幅は、セルの機能に応じて複数種類が用意されているものとする。図４に示す例では、全てのスタンダードセルの高さ及び幅を統一した。そして、図４に示す例では、電源制御領域内にスイッチトランジスタＳＷＬが一定間隔おきに配置される。スイッチトランジスタＳＷＬは、スタンダードセルの２倍の高さを有し、かつ、スタンダードセルの６倍の幅を有する。ここで、スイッチトランジスタの高さ及び幅は、スタンダードセルの高さ及び幅の整数倍であることが好ましい。スイッチトランジスタの高さ及び幅をこのようにすることで、スタンダードセルが配置される半導体装置における配置性及び面積効率を高めることができる。なお、スイッチトランジスタＳＷＳは、スイッチトランジスタＳＷＬと同じ高さを有し、かつ、幅はスイッチトランジスタＳＷＬよりも小さいものとする（例えば、幅はスタンダードセルの４倍）。
【００３４】
続いて、スイッチトランジスタＳＷＬ、ＳＷＳの詳細について説明する。スイッチトランジスタＳＷＬのレイアウトの概念図を図５に示し、スイッチトランジスタＳＷＳのレイアウトの概念図を図６に示す。
【００３５】
図５に示すように、スイッチトランジスタＳＷＬは、Ｐウェル内に形成されたＮウェル上に形成される。このＮウェルは、周辺のスタンダードセルとは異なり、グローバル電源配線ＧＶＤＤから電源電圧ＶＤＤの供給を受ける必要があるため、スタンダードセルのＮウェルと連続しないような形状を有する。つまり、スイッチトランジスタＳＷＬのＮウェルは、スタンダードセルのＮウェルとは電気的に絶縁される。Ｎウェル内には、ソース／ドレイン領域を形成する拡散層が形成される。また、スイッチトランジスタＳＷＬは１２本のゲート電極を有する。そして、１２本のゲート電極は、ゲート配線により互いに接続され、図示しない上層配線から制御信号ＣＯＮＴが供給される。また、ソース／ドレイン領域は、ゲート電極を挟んで交互にソース領域とドレイン領域が設定される。ソース領域にはソース配線が設けられ、ドレイン領域にはドレイン配線が設けられる。ソース配線は、上層に配置されるグローバル電源配線ＧＶＤＤ（不図示）に接続される。また、ソース配線はＮウェルにもグローバル配線から供給される電源電圧ＶＤＤを供給する。ドレイン配線は、中間配線（不図示）を介してローカル電源配線ＬＶＤＤと接続される。
【００３６】
図６に示すように、スイッチトランジスタＳＷＳは、スイッチトランジスタＳＷＬのゲート電極を減じた構成を有する。図６に示す例では、スイッチトランジスタＳＷＳは、２本のゲート電極を有する。つまり、スイッチトランジスタＳＷＳは、スイッチトランジスタＳＷＬの６分の１のトランジスタサイズに設定される。
【００３７】
続いて、本実施の形態にかかる半導体装置の設計方法について説明する。本実施の形態にかかる半導体装置の設計方法では、まず、電源制御領域にスイッチトランジスタＳＷＬを配置し、その後、電源制御領域内の電源電圧の降下量に応じてスイッチトランジスタＳＷＬをスイッチトランジスタＳＷＳに置き換える。このようにして、本実施の形態にかかる半導体装置では、電源制御領域にスイッチトランジスタＳＷＬとスイッチトランジスタＳＷＳとを配置する。そこで、本実施の形態にかかる設計方法の手順を示すフローチャートを図７に示す。
【００３８】
図７に示すように、本実施の形態にかかる設計方法では、まず、常時電源供給領域、電源制御領域の配置位置及び面積の設計を行い、回路設計データを作成する（ステップＳ１、回路設計ステップ）。なお、ステップＳ１では、各領域内に設ける機能ブロックの回路設計も行う。
【００３９】
続いて、回路設計ステップにおいて設計した回路設計データに基づき回路素子及びスイッチトランジスタＳＷＬを配置した第１のレイアウトデータを作成する（ステップＳ２、物理設計ステップ）。より具体的には、物理設計ステップでは、配置する回路ブロックのチップ内の詳細な場所を設定するフロアプラン、電源配線の配線、オン抵抗の小さなスイッチトランジスタＳＷＬの配置、自動配置配線による素子の配置及び信号配線の配線、タイミング解析、回路の修正を行う場合に既存の設計データを活用して修正レイアウトを行うＥＣＯ（Engineering Change Order）等を行う。また、物理設計ステップでは、スイッチトランジスタＳＷＬの配置及びスイッチトランジスタＳＷＬに制御信号ＣＯＮＴを与える信号配線の配線が行われる。この信号配線は、制御信号ＣＯＮＴが電源制御領域の外周部に配置されるスイッチトランジスタＳＷＬに直列的に伝搬し、その後中央部に配置されるスイッチトランジスタＳＷＬに伝搬するように配線される。
【００４０】
続いて、第１のレイアウトデータに含まれる電源制御領域の回路素子の通常動作に起因して生じる第１の電源電圧降下量（以下、ＩＲ−Ｄｒｏｐと称す）を算出するＩＲ−Ｄｒｏｐ検証を行う（ステップＳ３）。その後、検証結果に基づきＩＲ−Ｄｒｏｐが少ない領域と多い領域との境界を検索する（ステップＳ４）。このステップＳ３とステップＳ４とを合わせた設計工程が第１の電源降下量算出ステップとなる。
【００４１】
また、上記ステップＳ２からＳ４の工程と並行してステップＳ５からＳ８の見積もりステップを行う。見積もりステップでは、まず、回路設計データに基づき電源制御領域の容量の抽出を行う（ステップＳ５）。より具体的には、半導体装置は、電源配線、信号配線、回路素子等が寄生容量を有しており、ステップＳ５では、回路設計データからこれらの寄生容量を抽出する。続いて、ステップＳ５で抽出した容量（電源スイッチの寄生容量、電源配線の寄生容量、電源制御領域に配置されるコンデンサの容量）をモデル化した等価回路を作成する（ステップＳ６）。そして、ステップＳ６にて作成した等価回路を用いて電源遮断領域の電源の切り替わりに応じて生じる突入電流の電流量を算出する（ステップＳ７）。このステップＳ７では、等価回路を用いた簡易シミュレーションにより突入電流の電流量を算出する。そして、ステップＳ７において算出された突入電流の電流量に基づきオン抵抗の大きなスイッチトランジスタＳＷＳの必要個数を見積もる（ステップＳ８）。より具体的には、突入電流のピーク値は、電源配線及びスイッチトランジスタＳＷＬの抵抗値と、電源制御領域の容量値と、により決まるため、ステップＳ８では、この突入電流のピーク値を十分に抑制できるスイッチトランジスタＳＷＳの個数を見積もる。つまり、見積もりステップでは、回路設計データに基づき電源遮断領域の電源の切り替わりに応じて生じる突入電流の電流量を算出して、オン抵抗が大きなスイッチトランジスタＳＷＳの必要個数を算出する。
【００４２】
続いて、電源遮断領域のうちＩＲ−Ｄｒｏｐが少ない領域に配置されるスイッチトランジスタＳＷＬをスイッチトランジスタＳＷＳに置き換えた第２のレイアウトデータを生成する（ステップＳ９、置換ステップ）。なお、置換ステップにおいて置き換えの対象となるスイッチトランジスタＳＷＬの個数は、ステップＳ８において算出されたスイッチトランジスタＳＷＳの個数に相当する。そして、ステップＳ１０、Ｓ１１において第２の電源降下量算出ステップを行う。第２の電源降下量算出ステップでは、まず、第２のレイアウトデータに基づき第２の突入電流シミュレーションを行う（ステップＳ１０）。ステップＳ１０においては、第２のレイアウトデータから電源制御領域の配線及び素子の寄生容量と配線及び配線の抵抗値を抽出し、それらを用いて詳細な突入電流の電流量を算出する。そして、ステップＳ１０において算出された突入電流の電流量に起因して発生する電源ノイズを算出し、電源ノイズと予め設定された目標値とを比較する（ステップＳ１１）。
【００４３】
ステップＳ１１において電源ノイズが目標値を上回っている場合（ステップＳ１１のＮＯ）、最適化ステップ（ステップＳ１２）が行われる。最適化ステップでは、スイッチトランジスタＳＷＬからスイッチトランジスタＳＷＳへの置き換え個数をさらに増加させる。この置き換えは、ＩＲ−Ｄｒｏｐが少ない領域に配置されるスイッチトランジスタＳＷＬを対象に行われる。また、最適化ステップでは、電源遮断領域の外周部に配置されるスイッチトランジスタＳＷＬを優先的にスイッチトランジスタＳＷＳに置き換える。また、最適化ステップにおいては、電源遮断領域内に設けられる回路ブロックの入力回路及び出力回路が配置される領域に設けられるスイッチトランジスタＳＷＬを優先的にスイッチトランジスタＳＷＳに置き換える。なお、置換ステップ及び最適化ステップでは、スイッチトランジスタＳＷＬがスイッチトランジスタＳＷＳに置換されるが、このとき、制御信号ＣＯＮＴを伝搬させる信号配線は、制御信号ＣＯＮＴがスイッチトランジスタＳＷＳに最初に入力され、かつ、スイッチトランジスタＳＷＳを直列的に伝搬した後にスイッチトランジスタＳＷＬに入力されるように再配線される。そして、最適化ステップは、第２の電源降下量算出ステップのステップＳ１１において電源ノイズが目標値を下回るまで繰り返し行われる。
【００４４】
そして、ステップＳ１１において電源ノイズが目標値を下回った場合（ステップＳ１１のＹＥＳ）、設計工程を完了する。なお、本実施の形態にかかる半導体装置の設計方法では、ステップＳ４において算出されるＩＲ−Ｄｒｏｐが少ない領域は、オン抵抗が大きなスイッチトランジスタＳＷＳを用いたとしてもＩＲ−Ｄｒｏｐが仕様上十分に小さくなる領域として設定する。これにより、ＩＲ−Ｄｒｏｐが少ない領域に配置されるスイッチトランジスタＳＷＬをスイッチトランジスタＳＷＳに置き換えたとしてもＩＲ−Ｄｒｏｐが仕様を満たさなくなることを防止することができる。また、スイッチトランジスタＳＷＬをスイッチトランジスタＳＷＳに置き換えることにより発生する再設計の時間を削減することができる。
【００４５】
上記設計方法により形成された本実施の形態にかかる半導体装置は、電源制御領域にスイッチトランジスタＳＷＬ及びスイッチトランジスタＳＷＳが複数個配置される。また、本実施の形態にかかる半導体装置は、スイッチトランジスタＳＷＳに制御信号ＣＯＮＴが直列的に伝搬した後に、スイッチトランジスタＳＷＬに制御信号ＣＯＮＴが伝搬する。ここで、一般的に配線は、寄生容量及び寄生抵抗を有し、信号の伝搬に遅延が生じる。本実施の形態にかかる半導体装置では、この配線遅延を利用して、複数のスイッチトランジスタを段階的に導通状態とする。なお、制御信号ＣＯＮＴは、図示しない制御回路により出力されるものである。上記設計方法によって形成された半導体装置では、電源制御領域内に形成される回路によりスイッチトランジスタＳＷＬとスイッチトランジスタＳＷＳとの配置形態に複数のバリエーションが考えられる。そこで、図８から図１１にスイッチトランジスタの位置関係を示す概略図を示す。なお、ＩＲ−Ｄｒｏｐと回路ブロックの消費電流とには高い相関関係があるため、図８から図１１の例においては、ＩＲ−Ｄｒｏｐの大きさに対応する指標として回路ブロックの消費電流を用いた。
【００４６】
図８に示す例では、電源制御領域内において消費電流が小さな領域と大きな領域とが存在する。これは、配置されるスタンダードセル１０の密度が領域毎に異なるためである。自動配置配線により半導体装置を設計した場合、このように外周部の消費電流が小さくなり、中央部ほど消費電流が大きくなる。そして、本実施の形態では、電源制御領域にマトリックス状にスイッチトランジスタＳＷＳ、ＳＷＬを配置する。
【００４７】
本実施の形態では、スイッチトランジスタが配置される領域の消費電流に応じて異なるオン抵抗のスイッチトランジスタを配置する。図８に示す例では、電源制御領域の外周部の４つの辺に沿って低消費電流の領域が存在する。そのため、電源制御領域の外周辺に沿ってスイッチトランジスタＳＷＳが配置される。また、電源制御領域の中央部には消費電流の大きな領域が存在する。そのため、電源制御領域の中心部を含む領域にはスイッチトランジスタＳＷＬが配置される。
【００４８】
ここで、図８では、制御信号ＣＯＮＴが伝達経路を矢印で示した。図８に示す例では、制御信号ＣＯＮＴが図面左上に配置されるスイッチトランジスタＳＷＳに入力される。そして、制御信号ＣＯＮＴは複数のスイッチトランジスタＳＷＳ間を直列的に伝搬する。そして、制御信号ＣＯＮＴが最後に伝達されるスイッチトランジスタＳＷＳから出力された制御信号ＣＯＮＴは、スイッチトランジスタＳＷＬに入力される。そして、図８に示す例では、スイッチトランジスタＳＷＬは、制御信号ＣＯＮＴが直列的に伝搬されるように接続される。なお、図８に示す例では、複数のスイッチトランジスタＳＷＬを有する複数の信号伝搬系列を複数有する。そして、制御信号ＣＯＮＴは、信号伝搬系列間では並列的に伝搬する。このように、制御信号ＣＯＮＴの伝搬は少なくとも１つの直列的な伝搬系列を有していればよく、伝搬系列間では並列的に伝搬させることも可能である。
【００４９】
図９に示す例では、電源制御領域の外周辺の一辺に消費電流が小さい領域が存在し、他の部分は消費電流が大きな領域となっている。このような場合、スイッチトランジスタＳＷＳは、外周辺のうち消費電流が小さな領域が存在する辺にのみ配置され、他の領域にはスイッチトランジスタＳＷＬが配置される。そして、制御信号ＣＯＮＴは、複数のスイッチトランジスタＳＷＳにおいて直列的に伝搬し、その後、複数のスイッチトランジスタＳＷＬにおいて直列的に伝搬する。
【００５０】
図１０に示す例では、図面左側の辺、図面下側の辺及び図面右側の辺の一部に消費電流が小さな領域が存在する。そのため、これらの消費電力が小さな領域にスイッチトランジスタＳＷＳが配置される。また、その他の領域にはスイッチトランジスタＳＷＬが配置される。また、図１０に示す例においても、制御信号ＣＯＮＴは、複数のスイッチトランジスタＳＷＳにおいて直列的に伝搬し、その後、複数のスイッチトランジスタＳＷＬにおいて直列的に伝搬する。
【００５１】
図１１に示す例は、図１０に示す例とは、図面下側の辺の一部に消費電流の大きな領域が含まれている点が異なる。このような場合、図面下側の辺の消費電力の大きな領域にはスイッチトランジスタＳＷＬが配置される。そして、制御信号ＣＯＮＴは、図面下側の行を伝搬する過程で、スイッチトランジスタＳＷＬを除いて伝搬する。つまり、制御信号ＣＯＮＴはスイッチトランジスタＳＷＳを全て伝搬した後にスイッチトランジスタＳＷＬに伝搬する。
【００５２】
なお、図８から図１１のいずれの例においても制御信号ＣＯＮＴは、電源制御領域の外周部から内周部に向かって伝搬する。制御信号ＣＯＮＴをこのように伝搬させることで、電源制御領域では、外周部に配置されるスタンダードセルから電源の給電が開始される。外周部には、他の回路ブロック（例えば、常時電源供給領域の回路ブロック）と信号のやり取りを行う入出回路が配置されることが多い。本実施の形態にかかる半導体装置では、電源制御領域の外周部からスタンダードセルの入力が決まるため、電源制御領域の内側に配置されるスタンダードセルに電源の供給が開始された時点では、当該スタンダードセルに入力される入力信号の論理レベルが確定する。そのため、外周部に配置されるスタンダードセルへの電源投入が中央部に配置されるスタンダードセルよりも先行して行われることで、スタンダードセルの入力が不定になる時間を短くし、この不定状態に起因する貫通電流を削減することができる。
【００５３】
ここで、本実施の形態にかかる半導体装置における電源電圧変動抑制効果について説明する。そこで、図１２に本実施の形態にかかる半導体装置とスイッチトランジスタサイズの最適化を行っていない半導体装置との貫通電流の大きさを比較するためのグラフを示す。また、図１３に本実施の形態にかかる半導体装置とスイッチトランジスタサイズの最適化を行っていない半導体装置との電源電圧変動の大きさを比較するためのグラフを示す。なお、図１２、図１３では、時間軸（横軸）の原点において制御信号ＣＯＮＴが最も早く入力されるスイッチトランジスタＳＷＳがオンされるものとする。
【００５４】
図１２に示すように、突入電流は、スイッチトランジスタのトランジスタサイズの最適化が行われていない場合（例えば、全てのスイッチトランジスタがオン抵抗の小さな第２のスイッチトランジスタで形成されていた場合）、スイッチトランジスタがオンすると他の時間に比べて極端に大きな突入電流が発生する。一方、スイッチトランジスタのトランジスタサイズの最適化が行われている場合（例えば、図８に示す例のようなスイッチトランジスタの配置を有する場合）、スイッチトランジスタの動作が開始された場合においても突入電流の電流量は他の時間と比べて若干増えるのみである。図１２に示す例では、突入電流のピーク値に１０倍以上の差がある。
【００５５】
また、図１３に示すように、スイッチトランジスタのトランジスタサイズの最適化が行われていない場合、電源電圧（グローバル電源配線の電圧）は、スイッチトランジスタのオフからオンへの切り替わりに応じて大きく低下する。一方、スイッチトランジスタのトランジスタサイズの最適化が行われている場合、電源電圧の電圧低下は、最適化が行われていない場合の半分程度で留められている。
【００５６】
上記説明より、本実施の形態にかかる半導体装置は、まず、オン抵抗の大きな第１のスイッチトランジスタによりグローバル電源配線から供給される電源をローカル電源配線に伝える。そして、電源制御領域内の第１のスイッチトランジスタ（スイッチトランジスタＳＷＳ）がオンした後にオン抵抗の小さな第２のスイッチトランジスタ（スイッチトランジスタＳＷＬ）がオンする。このようなスイッチトランジスタの配置及び制御を行うことで、本発明にかかる半導体装置では、電源制御領域への給電開始直後には、オン抵抗の大きな第１のスイッチトランジスタを介して電源制御領域内の容量及び寄生容量への電荷の蓄積が行われる。そして、オン抵抗の小さな第２のスイッチトランジスタがオンする時点においてはある程度の電荷が電源制御領域内に蓄積されているため、スイッチトランジスタが充電すべき電荷量が起動開始時点よりも少なくなっており、寄生容量の電源側電極の電圧もある程度上昇しているため、オン抵抗の小さな第２のスイッチトランジスタがオフからオンへの切り替わりに応じて大きな突入電流が流れることを防ぐことができる。そして、本実施の形態にかかる半導体装置では、突入電流が削減されることで、グローバル電源配線に流れる電流の急激な変化が抑制され、グローバル電源配線の電源電圧の変動が抑制される。
【００５７】
また、従来（例えば、特許文献１〜３）の半導体装置では、上記のようにスイッチトランジスタの導通開始時に突入電流を抑制するために複数のトランジスタを用いて１つのスイッチトランジスタを構成する必要があった。しかし、本実施の形態にかかる半導体装置は、一の領域に対して設けられるスイッチトランジスタが１つのトランジスタにより構成される。つまり、本実施の形態にかかる半導体装置では、スイッチトランジスタの面積効率が高めることが可能になる。
【００５８】
また、本実施の形態にかかる半導体装置では、第１、第２のスイッチトランジスタのセルサイズがスタンダードセルの高さ及び幅の整数倍の高さ及び幅を有する。そして、第１のスイッチトランジスタは、配置領域が第２のスイッチトランジスタの配置領域に含まれるようなセルサイズに設定される。これにより、第２のスイッチトランジスタから第１のスイッチトランジスタへの置き換えを、再設計を行うことなく、実現することができる。つまり、本実施の形態にかかる形態にかかる半導体装置では、再設計にかかる時間を削減することができる。
【００５９】
また、本実施の形態にかかる半導体装置では、電源制御領域のうち消費電流の大きな領域に対しては、オン抵抗の小さな第２のスイッチトランジスタを配置し、消費電流の小さな領域にはオン抵抗の大きな第１のスイッチトランジスタを配置する。つまり、本実施の形態にかかる半導体装置では、多くの電流が流れる経路においては第２のスイッチトランジスタのオン抵抗が小さいために第２のスイッチトランジスタのオン抵抗に起因した電源電圧変動は小さくなる。また、流れる電流が少ない経路においては、オン抵抗が大きな第１のスイッチトランジスタを配置したとしても、流れる電流が少ないため、第１のスイッチトランジスタのオン抵抗に起因する電源電圧変動は小さい。つまり、本実施の形態にかかる半導体装置では、オン抵抗の大きな第１のスイッチトランジスタを流れる電流量が少ない経路に配置することで、電源制御領域内の内部回路が動作する場合における電源電圧変動を抑制する。また、本実施の形態にかかる半導体装置では、流れる電流量が多い経路にはオン抵抗の小さな第２のスイッチトランジスタを配置することで、電源電圧変動を抑制する。
【００６０】
また、本実施の形態にかかる半導体装置では、スイッチトランジスタの導通状態と遮断状態とを切り替える制御信号ＣＯＮＴが電源制御領域の外周に沿って配置されるスイッチトランジスタから伝搬するように制御する。これにより、電源制御領域内のスタンダードセルは、外周部に配置されるものから動作を開始する。電源制御領域の外周部には、電源制御領域に形成される機能ブロックの入力端子及び出力端子が配置されることが多い。また、論理回路は、一般的に入力信号の論理レベルが不定である場合、論理回路を介して貫通電流が流れる。しかし、本実施の形態にかかる半導体装置のように制御信号ＣＯＮＴを伝搬させることで、回路ブロック内の処理回路の入力信号の論理レベルが確定した状態で処理回路への電源が供給される状態とすることができる。つまり、本実施の形態では、論理回路の動作開始時点において入力信号の論理レベルが確定しているため、入力信号が不定状態であることに起因する貫通電流を低減することができる。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６２】
１    半導体基板
１０、１０Ｌ、１０Ｓ    スタンダードセル
ＣＯＮＴ    制御信号
ＭＮ    ＮＭＯＳトランジスタ
ＭＰ    ＰＭＯＳトランジスタ
ＳＷＬ    スイッチトランジスタ
ＳＷＳ    スイッチトランジスタ
ＧＶＤＤ    グローバル電源配線
ＬＶＤＤ    ローカル電源配線
【図１】
2011243794.tif 000003
【図２】
2011243794.tif 000004
【図３】
2011243794.tif 000005
【図４】
2011243794.tif 000006
【図５】
2011243794.tif 000007
【図６】
2011243794.tif 000008
【図７】
2011243794.tif 000009
【図８】
2011243794.tif 000010
【図９】
2011243794.tif 000011
【図１０】
2011243794.tif 000012
【図１１】
2011243794.tif 000013
【図１２】
2011243794.tif 000014
【図１３】
2011243794.tif 000015
【図１４】
2011243794.tif 000016
【図１５】
2011243794.tif 000017