(57)【要約】【課題】  高耐圧半導体装置、特に横型ＩＧＢＴにおいて、耐圧を維持すると同時にオン電圧を低減させる。【解決手段】  高耐圧半導体装置（横型ＩＧＢＴ）において、ＳＯＩ層１０３内にＮ型ドリフト領域１０４、Ｐ型ボディ領域１０５が形成され、ボディ領域内１０５内にＮ型エミッタ領域１０６、ドリフト領域１０４内にＮ型バッファ領域１１５とＰ型コレクタ領域１１６が形成される。バッファ領域１１５を高不純物濃度部分１１５ｂを囲む低不純物濃度部分１１５ａからなる構造にすることにより高耐圧を維持する。一方、高不純物濃度部分１１５ｂ中にＰ型不純物を導入した不純物調整領域１１９をコレクタ領域１１６側部に設け、この部分のキャリア（電子）濃度を低減させることで、コレクタ領域１１６からバッファ領域１１５、ドリフト領域１０４への少数キャリア注入効率を向上させ、オン電圧を低減させる。【選択図】  図１
2011066290.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層内に形成された第１導電型のボディ領域と、
前記半導体層内に前記ボディ領域と隣接して形成された第２導電型のドリフト領域と、
前記ボディ領域表面部に形成された第２導電型のエミッタ領域と、
前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡ってゲート絶縁膜を介して形成された制御電極部と、
前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に形成された第２導電型のバッファ領域と、
前記バッファ領域表面部に形成された第１導電型のコレクタ領域と、
前記コレクタ領域側部の前記バッファ領域内に位置するとともにそのキャリア濃度が、前記コレクタ領域底部に接する部分に位置する前記バッファ領域のキャリア濃度と実質的に同じとなっている領域と
を備えたことを特徴とする半導体装置。
【請求項２】
半導体層と、
前記半導体層内に形成された第１導電型のボディ領域と、
前記半導体層内に前記ボディ領域と隣接して形成された第２導電型のドリフト領域と、
前記ボディ領域表面部に形成された第２導電型のエミッタ領域と、
前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡ってゲート絶縁膜を介して形成された制御電極部と、
前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に形成された第２導電型のバッファ領域と、
前記バッファ領域表面部に形成された第１導電型のコレクタ領域と、
前記コレクタ領域側部の前記バッファ領域内に形成された不純物調整領域とを備え、
前記バッファ領域の第２導電型不純物濃度は、その表面部よりも前記コレクタ領域底部に接する部分において小さく、
前記不純物調整領域は、前記コレクタ領域側部に位置する前記バッファ領域の表面部における前記第２導電型不純物濃度を超えない濃度の第１導電型不純物を含んでいることを特徴とする半導体装置。
【請求項３】
（前記コレクタ領域側部に位置する前記バッファ領域の表面部における前記第２導電型不純物濃度−前記不純物調整領域に含まれる前記第１導電型不純物濃度）の値が前記バッファ領域の、前記コレクタ領域底部に接する部分の第２導電型不純物濃度と実質的に同じであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記不純物調整領域内のキャリア濃度と前記コレクタ領域底部に接する部分に位置する前記バッファ層のキャリア濃度が実質的に同じであることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記バッファ領域は、第２導電型不純物の第１平均濃度を有する第１バッファ領域と、前記第１バッファ領域内に設けられ、前記第１平均濃度より高い第２導電型不純物の第２平均濃度を有する第２バッファ領域とからなり、前記コレクタ領域は前記第２バッファ領域に設けられていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記半導体層は、支持基板の表面上に、絶縁膜を介して設けられていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
半導体層内に第１導電型のボディ領域を形成する工程と、
前記半導体層内に前記ボディ領域と隣接して第２導電型のドリフト領域を形成する工程と、
前記ボディ領域の表面部に第２導電型のエミッタ領域を形成する工程と、前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡って形成されたゲート絶縁膜を介して制御電極部を設ける工程と、
前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に第２導電型のバッファ領域を形成する工程と、
前記バッファ領域表面部に第１導電型のコレクタ領域を形成する工程と、
前記コレクタ領域側部に位置する前記バッファ領域内に第１導電型不純物を導入して不純物調整領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記コレクタ領域側部に位置する前記バッファ領域内に導入された第１導電型不純物の濃度は、前記バッファ領域の表面部における前記第２導電型不純物の濃度を超えないことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記コレクタ領域は、前記バッファ領域の表面上に開口を有するマスク層を形成した後、前記マスク層をマスクとして前記バッファ領域の表面部に第１導電型の不純物をイオン注入することによって形成され、前記コレクタ領域側部に位置する前記バッファ領域内に第１導電型不純物を導入する工程は、前記マスク層をマスクとして第１導電型不純物をイオン注入することによって行われ、その前記バッファ領域表面の法線に対するイオンの注入角度は、前記コレクタ領域を形成するためのイオン注入より大きいことを特徴とする請求項７または８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にＳＯＩ（Silicon On Insulator）基板に高耐圧横型ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、低電圧駆動のＩＣ回路と高耐圧素子とが複合化された半導体装置が各種の用途に利用されている。特にプラズマディスプレイの駆動回路に利用される半導体装置には、高耐圧横型ＩＧＢＴが採用されている。通常高耐圧横型ＩＧＢＴは次のように動作する。すなわち、エミッタ電極に０Ｖ、コレクタ電極に正の電圧が印加され、ゲート電極に閾値電圧以上の正の電圧が印加されるとＩＧＢＴがオン状態に至る。オン状態ではゲート電極下部のボディ領域表面にチャネルが形成され電子がエミッタ電極よりチャネルを通過してドリフト領域に注入される。その際に電荷中性条件を満たそうとしてコレクタ領域よりバッファ領域およびドリフト領域にホールが注入される。それによりドリフト領域およびバッファ領域において伝導度変調が生じ、ＩＧＢＴでは他の半導体装置に比べてオン電圧（ＩＧＢＴの電流電圧特性の飽和（saturation）領域において所定の電流が流れるときのコレクタ−エミッタ間電圧）を大きく低減することができるという特徴がある。
【０００３】
このときオン電圧は、コレクタ領域からの少数キャリアであるホールの、特にドリフト領域あるいはバッファ領域への注入効率が高いほど低減効果が高くなる。この注入効率はコレクタ領域のＰ型不純物濃度Ｎeとバッファ領域でのＮ型不純物濃度Nbとの比（Ne/Nb）に概ね比例する（参考文献：Power Semiconductor Devices  B.JAYANT BALIGA 1996）とみられるので、バッファ領域のＮ型不純物濃度Ｎｂを低減することで改善することができる。ところが、バッファ領域のＮ型不純物濃度を低濃度にすると、オン状態からオフ状態となるＩＧＢＴのターンオフ時にドリフト領域およびバッファ領域において、コレクタ領域より注入された少数キャリアであるホールの残存時間が長くなる。すなわち再結合によりホールが消滅するまでにかかる時間が長くなることでスイッチング速度が遅くなる。スイッチング速度を改善するという観点からは従来構造ではコレクタ領域からバッファ領域に注入されるホール量の抑制が重要であり、そのためバッファ領域での不純物濃度は比較的高濃度である１×１０17/cm3〜１×１０19/cm3程度に設定される。
【０００４】
しかしながら、ゲート電極とエミッタ電極および支持基板の電位が同電位の０Ｖ、コレクタ電極に正電圧が印加され、ゲート電極下のチャネルがオフの状態においては、不純物濃度の大きいバッファ領域と低不純物濃度のドリフト領域との境界付近で等ポテンシャル線が集中しやすくなるため、バッファ領域を高不純物濃度にすることで、この領域での電界強度が増加しＩＧＢＴ全体としての耐圧向上が困難になるという課題を有していた。これを改善する手法として特許文献１に記載されるような構造が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−２２７９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されたデバイスにもなお課題が存在する。図１１はその課題を説明するための図面である。バッファ領域１１５は半導体層表面よりイオン注入されて形成されるのが普通であるため、半導体層のより表面に近い側でのバッファ層１１５の不純物濃度はより高濃度となる。図１２（ｂ）は図１１のＸ−Ｘ‘線に沿う横方向の不純物濃度プロファイルを示す。また図１２（ａ）は図１１のＹ−Ｙ’線の深さ方向不純物濃度プロファイルを示したものである。図１２（ａ）および（ｂ）に示すように、コレクタ領域１１６と第２バッファ領域１１５ｂとの接合部における第２バッファ領域１１５ｂの不純物濃度は、コレクタ領域１１６側部に位置する領域（図１１のＢ点）に比べて底部に近接する領域（図１１のＡ点）の方が低濃度となっている。そのためコレクタ領域１１６の側部からバッファ層１１５に注入され、バッファ層１１５内を再結合せずにある程度の距離拡散し伝導度変調に寄与する少数キャリアの注入効率は低下するので、オン電圧を十分低減させることは依然として容易ではなかった。
【０００７】
そこで本発明は上記従来の課題を解決するものであり、高耐圧ＩＧＢＴの耐圧低下を招くことなく、オン電圧を十分低減させることを可能とした半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記従来の課題を解決する本発明の半導体装置は、
半導体層と、前記半導体層内に形成された第１導電型のボディ領域と、前記半導体層内に前記ボディ領域と隣接して形成された第２導電型のドリフト領域と、前記ボディ領域表面部に形成された第２導電型のエミッタ領域と、前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡ってゲート絶縁膜を介して形成された制御電極部と、前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に形成された第２導電型のバッファ領域と、前記バッファ領域表面部に形成された第１導電型のコレクタ領域と、前記コレクタ領域側部の前記バッファ領域内に位置するとともにそのキャリア濃度が、前記コレクタ領域底部に接する部分に位置する前記バッファ領域のキャリア濃度と実質的に同じとなっている領域とを備えたことを特徴とするものである。
【０００９】
また本発明の半導体装置は、
半導体層と、前記半導体層内に形成された第１導電型のボディ領域と、前記半導体層内に前記ボディ領域と隣接して形成された第２導電型のドリフト領域と、前記ボディ領域表面部に形成された第２導電型のエミッタ領域と、前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡ってゲート絶縁膜を介して形成された制御電極部と、前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に形成された第２導電型のバッファ領域と、前記バッファ領域表面部に形成された第１導電型のコレクタ領域と、前記コレクタ領域側部の前記バッファ領域内に形成された不純物調整領域とを備え、前記バッファ領域の第２導電型不純物濃度が、その表面部よりも前記コレクタ領域底部に接する部分において小さく、また前記不純物調整領域は、前記コレクタ領域側部に位置する前記バッファ領域の表面部における前記第２導電型不純物濃度を超えない濃度の第１導電型不純物を含んでいることを特徴とするものである。
【００１０】
また上記の半導体装置においては、（前記コレクタ領域側部に位置する前記バッファ領域の表面部における前記第２導電型不純物濃度−前記不純物調整領域に含まれる前記第１導電型不純物濃度）の値が前記バッファ領域の、前記コレクタ領域底部に接する部分の第２導電型不純物濃度と実質的に同じとすることができる。このような構成とすれば、前記不純物調整領域内のキャリア濃度と前記コレクタ領域底部に接する部分に位置する前記バッファ層のキャリア濃度を実質的に同じとすることができる。
【００１１】
また前記バッファ領域は、第２導電型不純物の第１平均濃度を有する第１バッファ領域と、前記第１バッファ領域内に設けられ、前記第１平均濃度より高い第２導電型不純物の第２平均濃度を有する第２バッファ領域とからなり、前記コレクタ領域は前記第２バッファ領域に設けられるようにすることが望ましい。
【００１２】
また前記半導体層は、支持基板の一主面上に、絶縁膜を介して設けられるようにしてもよい。
【００１３】
上記従来の課題を解決するための本発明の半導体装置の製造方法は、
半導体層内に第１導電型のボディ領域を形成する工程と、前記半導体層内に前記ボディ領域と隣接して第２導電型のドリフト領域を形成する工程と、前記ボディ領域の表面部に第２導電型のエミッタ領域を形成する工程と、前記エミッタ領域の端部から前記ボディ領域の表面上および前記ドリフト領域の表面上に渡って形成されたゲート絶縁膜を介して制御電極部を設ける工程と、前記制御電極部を挟んで前記エミッタ領域とは反対側の前記ドリフト領域に第２導電型のバッファ領域を形成する工程と、前記バッファ領域表面部に第１導電型のコレクタ領域を形成する工程と、前記コレクタ領域側部に位置する前記バッファ領域内に第１導電型不純物を導入して不純物調整領域を形成する工程とを含むことを特徴とするものである。
【００１４】
以上の半導体装置の製造方法においては、前記コレクタ領域側部に位置する前記バッファ領域内に導入された第１導電型不純物の濃度は、前記バッファ領域の表面部における前記第２導電型不純物の濃度を超えないことが望ましい。
【００１５】
また本発明の半導体装置の製造方法では、さらに具体的に、前記コレクタ領域が、前記バッファ領域の表面上に開口を有するマスク層を形成した後、前記マスク層をマスクとして前記バッファ領域の表面部に第１導電型の不純物をイオン注入することによって形成され、前記コレクタ領域側部に位置する前記バッファ領域内に第１導電型不純物を導入する工程は、前記マスク層をマスクとして第１導電型不純物をイオン注入することによって行われ、その前記バッファ領域表面の法線に対するイオンの注入角度は、前記コレクタ領域を形成するためのイオン注入より大きい。
【発明の効果】
【００１６】
以上のように本発明の半導体装置は、（１）バッファ領域の第２導電型不純物濃度が、その表面部よりもコレクタ領域底部に接する部分において小さく、またコレクタ領域側部に位置するバッファ領域内にはバッファ領域の表面部における第２導電型不純物濃度を超えない濃度の第１導電型不純物を含むようにしたこと、さらには（２）（バッファ領域の表面部における第２導電型不純物濃度−コレクタ領域側部に位置するバッファ領域内に含まれる第１導電型不純物濃度）の値がバッファ領域の、コレクタ領域底部に接する部分の第２導電型不純物濃度と実質的に同じとなるようにしたこと、すなわち（３）コレクタ領域側部に位置するバッファ領域内のキャリア濃度とコレクタ領域底部に接する部分に位置するバッファ領域のキャリア濃度が実質的に同じとなるような構造としたことに特徴を有するものである。この構造によれば、バッファ領域表面部の不純物濃度が高くてもコレクタ領域側部からバッファ領域に注入される少数キャリアの注入効率を向上でき、オン電圧を低減することが可能となる。
【００１７】
また、バッファ領域を第２導電型不純物の第１平均濃度を有する第１バッファ領域と、第１バッファ領域内に設けられ、第１平均濃度より高い第２導電型不純物の第２平均濃度を有する第２バッファ領域とで構成することにより、半導体装置の高い耐圧を維持することができる。なお、本発明において、以上の効果全てが発揮されなければならない訳ではなく、どれか一つの効果が発揮できれば良く、発揮できる効果が多いほど望ましい。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る高耐圧横型ＩＧＢＴの断面図。
【図２】第１実施形態に係る高耐圧横型ＩＧＢＴのコレクタ領域およびバッファ領域付近の拡大図。
【図３】（ａ）および（ｂ）はそれぞれ図２におけるＹ−Ｙ'方向およびＸ−Ｘ'方向におけるキャリア濃度プロファイルを示す図。
【図４】本発明の第２実施形態に係る高耐圧横型ＩＧＢＴの製造方法を示す工程断面図。
【図５】本発明の第２実施形態に係る高耐圧横型ＩＧＢＴの製造方法を示す工程断面図。
【図６】本発明の第２実施形態に係る高耐圧横型ＩＧＢＴの製造方法を示す工程断面図。
【図７】本発明の第２実施形態に係る高耐圧横型ＩＧＢＴの製造方法を示す工程断面図。
【図８】本発明に係る高耐圧横型ＩＧＢＴのコレクタ領域およびバッファ領域付近の工程断面図。
【図９】本発明に係る高耐圧横型ＩＧＢＴのコレクタ領域およびバッファ領域付近の工程断面図。
【図１０】本発明に係る高耐圧横型ＩＧＢＴのコレクタ領域およびバッファ領域付近の工程断面図。
【図１１】従来の課題を説明するための、高耐圧横型ＩＧＢＴのコレクタ領域およびバッファ領域付近の拡大図。
【図１２】（ａ）および（ｂ）はそれぞれ図１１におけるＹ−Ｙ'方向およびＸ−Ｘ'方向における不純物濃度プロファイルを示す図。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
【００２０】
（実施形態１）
図１は本発明の第１の実施形態に係るＮチャネル横型ＩＧＢＴの構造を示す断面図である。図１において、支持基板１０１はＮチャネル横型ＩＧＢＴを形成するためのベースとなる基板であり、その表面上には埋め込み酸化膜１０２が形成されている。埋め込み酸化膜１０２上には、Ｐ型の単結晶シリコンからなるＳＯＩ層１０３（半導体層）が形成されている。支持基板１０１およびＳＯＩ層１０３は、元々は個別のシリコン単結晶基板であるが、３〜１０μｍ程度の厚みを有する埋め込み酸化膜１０２を介して接合されることにより、１つのＳＯＩ基板を構成する。ＳＯＩ層１０３は、その表面より３〜１０μｍ程度の厚みに研磨され平坦化処理されている。ＳＯＩ層１０３の比抵抗は１〜１０Ω・ｃｍ程度である。
【００２１】
ＳＯＩ層１０３にはＮ型不純物領域としてのドリフト領域１０４が形成されている。またＳＯＩ層１０３にイオン注入することにより、ドリフト領域１０４の一方側に隣接してＰ型不純物領域としてのボディ領域１０５が形成されている。これらドリフト領域１０４およびボディ領域１０５の厚さは図１の例ではＳＯＩ層１０３の厚さと同じである。このボディ領域１０５には高濃度のＮ型不純物領域としてのエミッタ領域１０６が表面から０．５μｍ程度の深さに形成されている。また、バッファ領域１１５が、前記ドリフト領域１０４の他方側に隣接し、ドリフト領域１０４より高濃度のＮ型不純物領域としてＳＯＩ層１０３に形成されている。このバッファ領域１１５は以下に説明するコレクタ領域１１６に近い第１バッファ領域１１５ｂとドリフト領域１０４に近い第２バッファ領域１１５ａとで構成され、ＳＯＩ層１０３の表面からの深さはそれぞれ１μｍ程度および２μｍ程度である。第２バッファ領域１１５ｂ内の平均Ｎ型不純物濃度は第２バッファ領域１１５ｂ内の平均Ｎ型不純物濃度より高く設定されている。バッファ領域１１５が形成されているＳＯＩ層１０３表面部にはコレクタ領域１１６がＰ型不純物領域として、０．５μｍ程度の深さで設けられ、その不純物濃度は１×１０21/cm3程度の高濃度である。
【００２２】
またＰ型のコレクタ領域１１６の側部に位置する所定の領域には、当該コレクタ領域１１６と接してＮ型の不純物調整領域１１９が設けられている。この不純物調整領域１１９はコレクタ領域１１６の側部周囲の一部を取り囲んでいてもよいし、またコレクタ領域１１６の側部を全周にわたって完全に取り囲んでいてもよい。不純物調整領域１１９におけるキャリア濃度（電子）はコレクタ領域１１６底部と第２バッファ領域１１５ｂとの境界（ＰＮ接合）を含むその近傍における第２バッファ領域１１５ｂのキャリア濃度（電子）と同等になるように調整されることが望ましい。ドリフト領域１０４の表面にはＬＯＣＯＳ酸化膜１０７が１００〜１０００ｎｍ程度に厚く形成されている。エミッタ領域１０６とＬＯＣＯＳ酸化膜１０７の端部との間におけるドリフト領域１０４およびボディ領域１０５上にはゲート酸化膜１０８が形成され、ＬＯＣＯＳ酸化膜１０７と接している。また、ゲート酸化膜１０８の下のチャネルを流れる電流を制御するためのゲート電極１０９が、エミッタ領域１０６の端部におけるゲート酸化膜１０８上からＬＯＣＯＳ酸化膜１０７上にかけて形成されている。
【００２３】
さらに前記ゲート電極１０９やＬＯＣＯＳ酸化膜１０７などを覆うように層間絶縁膜１１０がＳＯＩ層１０３上に形成されている。層間絶縁膜１１０上にはエミッタ電極１１１が形成され、その一部はエミッタ領域１０６とボディ領域１０５とに電気的に共通接続され、ゲート電極１０９上からさらにコレクタ領域１１６方向へ延在している。またコレクタ電極１１２が層間絶縁膜１１０上に形成され、その一部はコレクタ領域１１６に接続される。また当該ＩＧＢＴに隣接する他の素子を電気的に分離するために絶縁膜１１４が充填された分離溝１１３が設けられ、通常ＩＧＢＴが形成されるべきＳＯＩ層１０３の領域を取り囲むとともにその底部は埋め込み酸化膜１０２まで達している。
【００２４】
以上が本発明によるＩＧＢＴの構成であるが、不純物調整領域１１９について更に詳しく説明する。図２は図１のコレクタ領域１１６、バッファ層１１５付近を拡大した断面図であり、図３（ａ）および図３（ｂ）はそれぞれ図２におけるＹ−Ｙ’、Ｘ−Ｘ‘断面での濃度プロファイル、正確にはＩＧＢＴの少なくとも各電極１１１、１１２に電圧が印加されず、動作していない状態におけるキャリア濃度プロファイルを示す図である。図３（ｂ）に示す領域Ｃは不純物調整領域１１９であり、この領域を除く領域ではキャリア濃度は不純物濃度とほぼ等しいと考えてよい。通常熱処理によって十分不純物が活性化されているからである。また図３（ａ）および（ｂ）においてＮ型バッファ領域１１５のキャリア濃度プロファイルが第１バッファ領域１１５ａと第２バッファ領域１１５ｂとにより２段の階段状になっているが、キャリア濃度の高い段部分が第２バッファ領域１１５ｂに対応し、キャリア濃度の低い段部分が第１バッファ領域１１５ａに対応する。
【００２５】
また、図２、図３中のＡ点はコレクタ領域１１６底面での第２バッファ領域１１５ｂとの接合近傍において第２バッファ領域１１５ｂ中のキャリア濃度が極大となる位置であり、Ｂ点はコレクタ領域１１６側部での第２バッファ領域１１５ｂとの接合近傍において第２バッファ領域１１５ｂ中のキャリア濃度が極大となる位置である。従来のように不純物調整領域１１９を設けない場合は、一例としてＢ点でのキャリア濃度は１×１０18/cm3程度、Ａ点では８×１０17/cm3程度だが、Ｎ型第２バッファ領域１１５ｂ内のコレクタ領域１１６に隣接する部分に不純物調整領域１１９を形成することで、Ｂ点でのキャリア濃度はＡ点でのキャリア濃度と同程度の８×１０17/cm3程度とすることができる。不純物調整領域１１９は具体的には、第２バッファ領域１１５ｂに反対導電型のＰ型不純物を導入してこの部分のキャリアの一部を相殺して形成される。すなわち、（コレクタ領域１１６側部での第２バッファ領域１１５ｂとコレクタ領域１１６との接合近傍においてキャリア濃度が極大となる位置（Ｂ点）におけるＮ型不純物濃度）−（Ｂ点に導入したＰ型不純物濃度）の値がコレクタ領域１１６底面での第２バッファ領域１１５ｂとコレクタ領域１１６との接合近傍においてキャリア濃度が極大となる位置（Ａ点）でのＮ型不純物濃度に近づくように、また同程度になるようにＰ型不純物を導入して形成される。そして少なくともＢ点でのキャリア濃度はＡ点でのキャリア濃度の９５％〜１０５％とするのが望ましい。以上のようにするのが望ましいのであるが、これに限らず基本的には、第２バッファ領域１１５ｂのコレクタ領域１１６の横に隣接する表面部分のＮ型不純物濃度を超えない濃度のＰ型不純物濃度を導入することが可能である。
【００２６】
本発明によるＩＧＢＴなどの半導体装置では、コレクタ領域１１６側面の第２バッファ領域１１５ｂにこの部分を構成する不純物とは反対導電型の不純物を適量導入して両不純物濃度を調整し、これによってキャリア濃度を調整できる不純物調整領域１１９を形成しているため、コレクタ領域１１６側面の第２バッファ領域１１５ｂでのキャリア濃度を図１１、図１２に示す従来構造のＩＧＢＴの場合と比較して低減でき、コレクタ領域１１６底部の第２バッファ領域１１５ｂと同等の濃度にすることができる。このためコレクタ領域１１６側部から第２バッファ領域１１５ｂ内へ注入され、第２バッファ領域１１５ｂのキャリア（電子）と再結合して消滅する少数キャリア（ホール）を適度に低減でき、反対に再結合せずに第１バッファ領域１１５ａ、第２部分１１５ｂ内を比較的長い距離に渡って拡散する少数キャリア（ホール）注入量を増加させて伝導度変調を起こさせることができる。すなわち、コレクタ領域１１６からの少数キャリア注入効率を増大させてオン電圧を低減することができる。またこれと同時に、本発明では第２バッファ領域１１５ｂを取り囲むように不純物濃度がより小さい第１バッファ領域１１５ａが付加されているので、バッファ領域１１５における耐圧低下を招くことがなくなるという効果が得られる。
【００２７】
（実施形態２）
図４〜図７は本発明の第２の実施形態に係るＮチャネル横型ＩＧＢＴの製造方法を示す工程断面図である。この製造方法で形成されるＩＧＢＴは図１に示したＩＧＢＴに対応するものである。以下、その製造方法を説明する。
【００２８】
まず、図４において、支持基板１０１はＮチャネル横型ＩＧＢＴを形成するためのベースとなる基板であり、その上には埋め込み酸化膜１０２が形成されている。埋め込み酸化膜１０２の上には、Ｐ型のＳＯＩ層１０３が形成されている。支持基板１０１およびＳＯＩ層１０３は、元々は個別のシリコン単結晶基板であるが、３〜１０μｍ程度の厚みを有する埋め込み酸化膜１０２を介して接合されることにより、１つのＳＯＩ基板を構成する。ＳＯＩ層１０３は、表面より３〜１０μｍ程度の厚みに研磨され平坦化処理されている。このときＳＯＩ層１０３の比抵抗は１〜１０Ω・ｃｍ程度である。
【００２９】
次に図５に示すように、ドリフト領域１０４を構成するＮ型不純物領域を形成するため、図示しないがレジストなどを用いてパターンニングをしたＳＯＩ層１０３表面より選択的に３×１０12cm-2程度のリンを注入し、さらに同じくレジストなどをマスクとしてボディ領域１０５を構成するＰ型不純物領域を、ドリフト領域１０４の一方側に隣接して形成するために３×１０12cm-2程度のボロンを選択的に注入する。またドリフト領域１０４を構成するＮ型不純物層に１×１０14cm-2のリンを選択的に注入し、１２００℃で高温熱処理を行うことで熱拡散し、ドリフト領域１０４の他方側に隣接する第１バッファ領域１１５ａを形成する。その後、バッファ領域１１５中に５×１０12cm-2程度のリンをＳＯＩ層１０３表面より選択的に注入し、１１００℃の高温熱処理を行うことで熱拡散し、周辺部に前記第１バッファ領域１１５ａを残した状態で所定深さの第２バッファ領域１１５ｂを形成する。このときバッファ領域１１５の深い部分の形状はほぼもとの状態を維持するのでこの部分が第１バッファ領域１１５ａとなる。
【００３０】
次にＳＯＩ層１０３に形成されたドリフト領域１０４の表面に熱酸化法により１００〜１０００ｎｍ程度の膜厚のＬＯＣＯＳ酸化膜１０７を形成し、エミッタ領域１０６となるべきＳＯＩ層領域とＬＯＣＯＳ酸化膜１０７との間のドリフト領域１０４およびボディ領域１０５上に熱酸化法を用いて１０〜５０ｎｍ程度の膜厚にてゲート酸化膜１０８をＬＯＣＯＳ酸化膜１０７と接するように形成し、ゲート酸化膜１０８上に多結晶シリコンからなるゲート電極１０９を形成する。その後ゲート電極１０９をマスクの一部として、ボディ領域１０５に高濃度のリン、砒素などのＮ型不純物を注入することによってエミッタ領域１０６を形成する。
【００３１】
さらに図６に示すようにＳＯＩ層１０３上にコレクタ領域となる領域に開口部を有するレジスト膜１１７を形成し、レジスト膜１１７をマスクとして第２バッファ領域１１５ｂ内の表面よりその表面の法線に対して７°以下のイオン入射角をもって３〜８×１０15cm-2程度のＢＦ2+を注入し、コレクタ領域１１６を形成する。図８はＢＦ2+イオン注入直後の状態を示すバッファ領域１１５部の拡大図である。次いで前記ＢＦ2+イオン注入に連続し、レジスト膜１１７をマスクとして斜めイオン注入法により、ＳＯＩ層１０３表面の法線に対して前記ＢＦ2+イオン注入の場合より大きい角度、例えば３０°で８×１０12cm-2のＢＦ2+をコレクタ領域１１６に注入し、不純物調整領域１１９となるイオン注入層を形成する。このような大傾角のイオン注入より、コレクタ領域１１６側部近傍の第２バッファ領域１１５ｂに不純物調整領域１１９が容易に形成できる。図９は斜めイオン注入直後の状態を示す拡大図である。このイオン注入においてはコレクタ領域１１６の深さを超えてＢＦ2+が注入され、コレクタ領域１１６底面近傍における第２バッファ領域１１５ｂのキャリア濃度を変動させない程度に加速エネルギーを低く設定することが望ましい。本実施の形態では一例として１３０ｋｅＶ程度に設定することでコレクタ領域１１６深さを超えないように注入することができる。
【００３２】
この時点において第２バッファ領域１１５ｂの深さ方向の不純物濃度は一例として８×１０17〜１×１０18/cm3程度に分布し、ＳＯＩ表面での不純物濃度は１×１０18/cm3、コレクタ領域１１６底部近傍での不純物濃度は８×１０17/cm3程度である。また第１バッファ領域１１５ａの不純物濃度は１×１０16/cm3（底面）〜５×１０16/cm3程度（ＳＯＩ層表面）であり、コレクタ領域１１６が形成された領域近傍の第２バッファ領域１１５ｂは第１バッファ領域１１５ａより高濃度である。
【００３３】
その後前記レジスト膜１１７を除去し、８００℃〜９００℃での比較的低温でアニールを実施する。これにより（コレクタ領域１１６側部での第２バッファ領域１１５ｂとコレクタ領域１１６との接合近傍においてキャリア濃度が極大となる位置（Ｂ点）におけるＮ型不純物濃度）−（Ｂ点に導入したＰ型不純物濃度）の値がコレクタ領域１１６底面での第２バッファ領域１１５ｂとコレクタ領域１１６との接合近傍においてキャリア濃度が極大となる位置（Ａ点）でのＮ型不純物濃度と同程度の８×１０17/cm3程度にすることができる。そして不純物調整領域形成用イオン注入は、少なくともＢ点でのキャリア濃度がＡ点でのキャリア濃度の９５％〜１０５％となるように設定するのが望ましい。このアニール後コレクタ領域１１６の不純物濃度は１×１０21/cm3程度の高濃度となり、不純物深さは０．５μｍ程度となる。図１０はアニール後の状態を示す拡大図である。
【００３４】
次に、図７に示すようにゲート電極１０９やＬＯＣＯＳ酸化膜１０７などを覆うようにＳＯＩ層１０３上にシリコン酸化膜、シリコン窒化膜またはそれらの積層膜からなる層間絶縁膜１１０を形成する。そして図７に示すＩＧＢＴに隣接する他のＩＧＢＴ、低電圧駆動回路素子などの素子を電気的に分離するための分離溝１１３を、層間絶縁膜１１０、ＳＯＩ層１０３を垂直方向にエッチングした後に、ＣＶＤ法によりＴＥＯＳやＢＰＳＧなどの絶縁膜１１４を分離溝１１３内に充填する。また層間絶縁膜１１０上に金属製の電極で、その一部がエミッタ領域１０６およびボディ領域１０５に電気的に接続されたエミッタ電極１１１を形成し、さらに層間絶縁膜１１０上に金属製の電極で、その一部がコレクタ領域１１６に接続されるようにコレクタ電極１１２を形成する。
【００３５】
以上のように構成された本実施の形態によれば、コレクタ領域１１６側部の第２バッファ領域１１５ｂの不純物濃度を調整する不純物調整領域１１９を形成しているため、図２（ａ）におけるＡ点での（Ｎ型不純物濃度−Ｐ型不純物濃度）の値をＢ点でのＮ型不純物濃度と実質的に同等の濃度にすることが可能になるため、実施形態１と同様に、コレクタ領域１１６からバッファ領域への少数キャリア注入効率は、コレクタ領域１１６側部と第２バッファ領域１１５ｂとの接合において増加するため、耐圧低下を招くことなくオン電圧を低減することができるという効果が得られる。
【００３６】
さらに本実施形態においては不純物調整領域１１９の形成工程において用いたレジストパターンはコレクタ領域１１６で用いたレジストパターンと共通であるため、コレクタ領域１１６と不純物調整領域１１９とに対するマスクズレを考慮する必要がなく、より高精度に相対的位置を制御することが可能である。なお、上記実施の形態では、Ｎチャネル横型ＩＧＢＴを例に挙げて説明したが、本発明はこれに限定されるものではなく、Ｐチャネル横型ＩＧＢＴに対しても適用することができる。
【産業上の利用可能性】
【００３７】
本発明に係る半導体装置および半導体の製造方法は、ＩＧＢＴなどのような高耐圧半導体装置単体だけでなく、低電圧駆動半導体集積回路と高耐圧半導体素子とが同一基板に一体化された半導体集積回路装置などに有用である。
【符号の説明】
【００３８】
１０１  支持基板
１０２  埋め込み酸化膜
１０３  ＳＯＩ層
１０４  ドリフト領域
１０５  ボディ領域
１０６  エミッタ領域
１０７  ＬＯＣＯＳ酸化膜
１０８  ゲート酸化膜
１０９  ゲート電極
１１０  層間絶縁膜
１１１  エミッタ電極
１１２  コレクタ電極
１１３  分離溝
１１４、１１８  絶縁膜
１１５  バッファ領域
１１５ａ  第１バッファ領域
１１５ｂ  第２バッファ領域
１１６  コレクタ領域
１１７  レジスト膜
１１９  不純物調整領域
【図１】
2011066290.tif 000003
【図２】
2011066290.tif 000004
【図３】
2011066290.tif 000005
【図４】
2011066290.tif 000006
【図５】
2011066290.tif 000007
【図６】
2011066290.tif 000008
【図７】
2011066290.tif 000009
【図８】
2011066290.tif 000010
【図９】
2011066290.tif 000011
【図１０】
2011066290.tif 000012
【図１１】
2011066290.tif 000013
【図１２】
2011066290.tif 000014