(57)【要約】【課題】本発明は、飽和電荷量（Ｑｓ）の向上が図られ、かつ、製造工程を増加することなくアライメント精度が向上された高性能な固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。【解決手段】基板１２と、基板１２に形成され、基板１２の裏面側から入射する入射光に応じた信号電荷を生成、蓄積する受光部ＰＤを有する。また、基板１２を貫通して形成された縦型ゲート電極１８を有して構成され、受光部ＰＤで蓄積された信号電荷を転送する転送トランジスタＴｒを有する。また、基板１２を貫通して形成されたアライメントマーク１５を有する。【選択図】図３
2011066241.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成され、基板の裏面側から入射する入射光に応じた信号電荷を生成、蓄積する受光部と、
前記基板を貫通して形成された縦型ゲート電極を有して構成され、前記受光部で蓄積された信号電荷を転送する転送トランジスタと、
前記基板を貫通して形成されたアライメントマークと、
を含んで構成される固体撮像装置。
【請求項２】
前記縦型ゲート電極は、前記基板を貫通して形成された第１の貫通孔に絶縁膜を介して前記第１の貫通孔に埋め込まれた電極材料により構成され、
前記アライメントマークは、前記基板を貫通して形成された第２の貫通孔の側壁及び底部に形成された絶縁膜と、前記絶縁膜を介して、第２の貫通孔に埋め込まれた電極材料からなる埋め込み層とで構成されている
請求項１記載の固体撮像装置。
【請求項３】
前記受光部は、前記基板の深さ方向に形成された複数段のフォトダイオードから構成されている
請求項２記載の固体撮像装置。
【請求項４】
前記基板の表面側に形成され、絶縁膜を介して複数の配線が積層された配線層と、
前記配線層の配線の一部で構成された電極パッドと、
前記基板の裏面側から前記電極パッドに達するように形成された開口部に形成されたボンディングワイヤをさらに有し、
前記開口部の基板側の側壁は、前記基板を貫通して形成された第３の貫通孔の側壁に形成された絶縁膜で覆われている
請求項３記載の固体撮像装置。
【請求項５】
前記開口部の基板側の側壁に形成された絶縁膜は、前記基板を貫通して形成された第３の貫通孔の側壁に形成された絶縁膜である
請求項４記載の固体撮像装置。
【請求項６】
基板を準備する工程、
前記基板の縦型ゲート電極を形成する位置に、前記基板の表面側から裏面側に貫通する第１の貫通孔を形成する工程、
前記第１の貫通孔を形成する工程と同時に、前記基板のアライメントマークを形成する位置に、前記基板の表面側から裏面側に貫通する第２の貫通孔を形成する工程、
前記第１の貫通孔及び第２の貫通孔に絶縁膜を介して電極材料を埋め込み、縦型ゲート電極とアライメントマークを形成する工程、
前記基板の表面側に、絶縁層を介して複数の配線が積層した配線層を形成する工程、
前記アライメントマークで位置決めすることにより、前記基板の裏面側に、カラーフィルタ層及びオンチップレンズを形成する工程、
を有する固体撮像装置の製造方法。
【請求項７】
前記第１の貫通孔及び前記第２の貫通孔を形成する工程と同時に、前記配線層の前記配線によって構成される電極パッドの上部の基板に、前記電極パッド上部に相当する基板領域を囲繞するように、前記基板の表面側から裏面側に貫通する第３の貫通孔を形成し、
前記第１の貫通孔及び前記第２の貫通孔に絶縁膜を介して電極材料を埋め込む工程と同時に、前記第３の貫通孔に絶縁膜を介して電極材料を埋め込み、
前記基板の前記第３の貫通孔に形成された絶縁膜により囲繞された領域に開口部を形成し、前記電極パッドを露出させる
請求項６記載の固体撮像装置の製造方法。
【請求項８】
光学レンズと、
基板と、前記基板に形成され、基板の裏面側から入射する入射光に応じた信号電荷を生成、蓄積する受光部と、前記基板を貫通して形成された縦型ゲート電極を有して構成され、前記受光部で蓄積された信号電荷を転送する転送トランジスタと、前記基板を貫通して形成されたアライメントマークと、を含んで構成され、前記光学レンズに集光された光が入射される固体撮像装置と
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、及び固体撮像装置の製造方法に関し、特に裏面照射型の固体撮像装置に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Charge Coupled Device）型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型固体撮像装置とに大別される。
これらの固体撮像装置では、画素毎にフォトダイオードからなる受光部が形成されており、受光部では、受光部に入射した光による光電変換により信号電荷が生成される。ＣＣＤ型の固体撮像装置では、受光部において生成された信号電荷はＣＣＤ構造を有する電荷転送部内を転送され、出力部において画素信号に変換されて出力される。一方、ＣＭＯＳ型の固体撮像装置では、受光部において生成された信号電荷は画素毎に増幅され、増幅された信号が画素信号として信号線により出力される。
【０００３】
近年、固体撮像装置の特性向上の為に、画素サイズの縮小や、飽和電荷量（Ｑｓ）及び感度の向上が図られている。下記特許文献１には、飽和電荷量（Ｑｓ）や、感度を低下させることなく画素サイズの微細化を可能にするため、半導体基板の深さ方向に形成された縦型ゲート電極を有する転送トランジスタが用いられたＣＭＯＳ型の固体撮像装置が記載されている。縦型ゲート電極を構成することにより、基板の深い位置に形成されたフォトダイオードに蓄積された信号電荷を読み出すことが可能となるので、フォトダイオードの面積を確保することが容易となり、飽和電荷量（Ｑｓ）の向上が図られる。
【０００４】
また、下記特許文献２では、配線層を基板の光照射面（裏面）とは反対側（表面側）に配置することにより、基板に形成された受光部の開口面積が大きくされ、配線の自由度の向上が図られた裏面照射型の固体撮像装置が記載されている。裏面照射型の固体撮像装置では、基板の光照射側に配線層が形成されないので、受光面積を考慮した配線の必要がなくなり、画素サイズが縮小化された場合にも十分な開口面積を確保することが容易となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２２３０８４号公報
【特許文献２】特開２００３−３１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、表面照射型のＣＭＯＳ型固体撮像装置では、基板上に配線層を形成持に、配線層の材料（例えばアルミニウム）等でアライメントマークを形成し、このアライメントマークによって、配線層上部に形成するオンチップレンズ等の位置合わせを行っていた。しかしながら、上述した裏面照射型のＣＭＯＳ型固体撮像装置では、光照射面側に配線層が形成されないため、配線層の形成と同時にアライメントマークを形成することができず、アライメントマークは、配線層とは別に形成する必要がある。このため、裏面照射型の固体撮像装置においてアライメントマークを形成してカラーフィルタ層やオンチップレンズを高精度に位置決めしようとすると、製造工程を増加することとなり、製造コストが上がってしまうという問題がある。
【０００７】
また、裏面照射型の固体撮像装置において、縦型ゲート電極を構成する場合はアライメントマークを別途形成する工程の他、縦型ゲート電極を形成する工程が必要となるため、さらに製造工程が増加し、製造コストが上昇する。
【０００８】
上述の点に鑑み、本発明は、飽和電荷量（Ｑｓ）の向上が図られ、かつ、製造工程を増加することなくアライメント精度が向上された高性能な固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、基板と、基板に形成され、基板の裏面側から入射する入射光に応じた信号電荷を生成、蓄積する受光部を有する。また、基板を貫通して形成された縦型ゲート電極を有して構成され、受光部で蓄積された信号電荷を転送する転送トランジスタを有する。また、基板を貫通して形成されたアライメントマークを有する。
【００１０】
本発明の固体撮像装置では、縦型ゲート電極及びアライメントマークが基板を貫通して形成されている。基板の深さ方向に形成された受光部に蓄積された信号電荷が、縦型ゲート電極により効率よく読み出されるとともに、基板を貫通するアライメントマークにより、基板裏面側からの位置あわせの精度が向上する。
【００１１】
本発明の固体撮像装置の製造方法は、基板を準備する工程、基板の縦型ゲート電極を形成する位置に、基板の表面側から裏面側に貫通する第１の貫通孔を形成する工程を有する。また、第１の貫通孔を形成する工程と同時に、基板のアライメントマークを形成する位置に、基板の表面側から裏面側に貫通する第２の貫通孔を形成する工程を有する。また、第１貫通孔及び第２の貫通孔に絶縁膜を介して電極材料を埋め込み、縦型ゲート電極とアライメントマークを形成する工程、基板の表面側に、絶縁層を介して複数の配線が積層した配線層を形成する工程を有する。また、アライメントマークで位置決めすることにより、基板裏面側に、カラーフィルタ層及びオンチップレンズを形成する工程を有する。
【００１２】
本発明の固体撮像装置の製造方法では、アライメントマークと縦型ゲート電極が同一工程で形成される。また、基板を貫通するアライメントマークにより、基板の裏面側に、アライメントマークで位置決めされたカラーフィルタ層及びオンチップレンズが形成される。
【００１３】
本発明の電子機器は、光学レンズと、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを有する。また、固体撮像装置は、基板と、基板に形成され、基板の裏面側から入射する入射光に応じた信号電荷を生成、蓄積する受光部を有する。また、基板を貫通して形成された縦型ゲート電極を有して構成され、受光部で蓄積された信号電荷を転送する転送トランジスタを有する。また、基板を貫通して形成されたアライメントマークを有する。
【発明の効果】
【００１４】
本発明によれば、飽和電荷量（Ｑｓ）の向上が図られると共に、アライメント精度が向上された固体撮像装置、及びその固体撮像装置を用いた電子機器が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
【図２】第１の実施形態に係る固体撮像装置の画素部における概略断面構成図である。
【図３】第１の実施形態に係る固体撮像装置の１画素分の概略断面構成図である。
【図４】第１の実施形態に係る固体撮像装置の他の例の１画素分の概略断面構成図である。
【図５】Ａ，Ｂ  製造方法を示す工程図であり、図５Ａは要部の概略平面図であり、図５Ｂは図５Ａのａ−ａ’線上に沿う断面構成図である。
【図６】Ａ，Ｂ  製造方法を示す工程図であり、図６Ａは要部の概略平面図であり、図６Ｂは図６Ａのａ−ａ’線上に沿う断面構成図である。
【図７】Ａ，Ｂ  製造方法を示す工程図であり、図７Ａは要部の概略平面図であり、図７Ｂは図７Ａのａ−ａ’線上に沿う断面構成図である。
【図８】Ａ，Ｂ  製造方法を示す工程図であり、図８Ａは要部の概略平面図であり、図８Ｂは図８Ａのａ−ａ’線上に沿う断面構成図である。
【図９】Ａ，Ｂ  製造方法を示す工程図であり、図９Ａは要部の概略平面図であり、図９Ｂは図９Ａのａ−ａ’線上に沿う断面構成図である。
【図１０】Ａ，Ｂ  製造方法を示す工程図であり、図１０Ａは要部の概略平面図であり、図１０Ｂは図１０Ａのａ−ａ’線上に沿う断面構成図である。
【図１１】Ａ，Ｂ  製造方法を示す工程図であり、図１１Ａは要部の概略平面図であり、図１１Ｂは図１１Ａのａ−ａ’線上に沿う断面構成図である。
【図１２】Ａ，Ｂ  製造方法を示す工程図であり、図１２Ａは要部の概略平面図であり、図１２Ｂは図１２Ａのａ−ａ’線上に沿う断面構成図である。
【図１３】Ａ，Ｂ  製造方法を示す工程図であり、図１３Ａは要部の概略平面図であり、図１３Ｂは図１３Ａのａ−ａ’線上に沿う断面構成図である。
【図１４】Ａ，Ｂ  製造方法を示す工程図であり、図１４Ａは要部の概略平面図であり、図１４Ｂは図１４Ａのａ−ａ’線上に沿う断面構成図である。
【図１５】Ａ，Ｂ  製造方法を示す工程図であり、図１５Ａは要部の概略平面図であり、図１５Ｂは図１５Ａのａ−ａ’線上に沿う断面構成図である。
【図１６】露出されるアライメントマークの他の例である。
【図１７】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図１７Ａは要部の概略平面図であり、図１７Ｂは図１７Ａのａ−ａ’線上に沿う断面構成図である。
【図１８】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図１８Ａは要部の概略平面図であり、図１８Ｂは図１８Ａのａ−ａ’線上に沿う断面構成図である。
【図１９】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図１９Ａは要部の概略平面図であり、図１９Ｂは図１９Ａのａ−ａ’線上に沿う断面構成図である。
【図２０】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２０Ａは要部の概略平面図であり、図２０Ｂは図２０Ａのａ−ａ’線上に沿う断面構成図である。
【図２１】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２１Ａは要部の概略平面図であり、図２１Ｂは図２１Ａのａ−ａ’線上に沿う断面構成図である。
【図２２】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２２Ａは要部の概略平面図であり、図２２Ｂは図２２Ａのａ−ａ’線上に沿う断面構成図である。
【図２３】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２３Ａは要部の概略平面図であり、図２３Ｂは図２３Ａのａ−ａ’線上に沿う断面構成図である。
【図２４】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２４Ａは要部の概略平面図であり、図２４Ｂは図２４Ａのａ−ａ’線上に沿う断面構成図である。
【図２５】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２５Ａは要部の概略平面図であり、図２５Ｂは図２５Ａのａ−ａ’線上に沿う断面構成図である。
【図２６】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２６Ａは要部の概略平面図であり、図２６Ｂは図２６Ａのａ−ａ’線上に沿う断面構成図である。
【図２７】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２７Ａは要部の概略平面図であり、図２７Ｂは図２７Ａのａ−ａ’線上に沿う断面構成図である。
【図２８】Ａ，Ｂ  第２の実施形態に係る固体撮像装置の製造方法を示す工程図であり、図２８Ａは要部の概略平面図であり、図２８Ｂは図２７Ａのａ−ａ’線上に沿う断面構成図である。
【図２９】本発明の第３の実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図２９を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１  固体撮像装置全体の構成
１−２  要部の構成
１−３  製造方法
２．第２の実施形態：固体撮像装置の製造方法
３．第３の実施形態：電子機器
【００１７】
〈１．第１の実施形態：固体撮像装置〉
［１−１  固体撮像装置の全体の構成］
図１は、本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００１８】
画素２は、フォトダイオードからなる受光部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つの画素トランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００１９】
画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２０】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２１】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２２】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２３】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２４】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００２５】
［１−２  要部の構成］
図２は、本実施形態例の固体撮像装置１の画素部３における概略断面構成図であり、図３は、１画素分の概略断面構成図である。
【００２６】
図３に示すように、本実施形態例の固体撮像装置１は、基板１２と、基板１２の光照射面となる裏面側に形成されたカラーフィルタ層２０及びオンチップレンズ２１と、基板１２の表面側に形成された配線層４１とを有して構成されている。
【００２７】
基板１２には、受光部ＰＤと複数の画素トランジスタ（本実施形態例では、転送トランジスタＴｒのみ図示する）とから構成される複数の画素２が形成されている。また、本実施形態例の転送トランジスタＴｒは、縦型ゲート電極１８、及びフローティングディフュージョン部ＦＤを有して構成されている。
【００２８】
受光部ＰＤは、基板１２の裏面側から表面側に架けて形成されたフォトダイオードにより構成されている。
【００２９】
縦型ゲート電極１８は、受光部ＰＤに隣接する領域に形成され、基板１２の表面側から裏面側に貫通する貫通孔にＳｉＯ２等からなる絶縁膜１７を介して埋め込まれたポリシリコンからなる電極材料により構成されている。すなわち、縦型ゲート電極１８は、基板１２の表面側か裏面側に貫通するように形成されている。
【００３０】
フローティングディフュージョン部ＦＤは、基板１２表面側の、縦型ゲート電極１８に隣接する領域に形成されている。
【００３１】
図２では、複数の画素トランジスタのうち、転送トランジスタＴｒのみを図示したが、その他、リセットトランジスタや、増幅トランジスタ、選択トランジスタ等、所望のトランジスタが基板１２上に形成されている。
【００３２】
さらに、図２に示すように、基板１２の所望の領域には、基板１２を貫通するアライメントマーク１５が形成されている。このアライメントマーク１５は、縦型ゲート電極１８と同様、貫通孔に形成された絶縁膜１７と、絶縁膜１７を介して貫通孔に埋め込まれたポリシリコン(電極材料)からなる埋め込み層１９により形成されている。
【００３３】
配線層４１は、基板１２の光照射側とは反対側である表面側に、層間絶縁膜１３を介して積層された複数の配線１４を有して構成されている。
【００３４】
基板１２の光照射側となる裏面側には、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタ層２０が画素毎に形成されている。そして、オンチップレンズ２１は、カラーフィルタ層２０上部に形成されている。そして、これらのカラーフィルタ層２０およびオンチップレンズ２１は、アライメントマーク１５によって位置決めされて形成されたものである。
【００３５】
図３に、１画素分の基板領域の概略断面構成を示し、１画素における構成の詳細を説明する。以下の説明では、第１導電型をｐ型、第２導電型をｎ型として説明する。また、本実施形態例の固体撮像装置では、ｎチャネルＭＯＳトランジスタを用いる例とする。
【００３６】
基板１２は、例えば第１導電型（以下、ｐ型）の半導体領域で構成されている。また、受光部ＰＤは、基板１２の表面側、及び裏面側に形成されたｐ型の高濃度不純物領域からなる暗電流抑制領域２３，２５と、その暗電流抑制領域２３，２５の間に形成された第２導電型（ｎ型）の不純物領域からなる電荷蓄積領域２４により構成されている。すなわち、受光部ＰＤでは、暗電流抑制領域２３，２５と電荷蓄積領域２４との接合部に形成されるｐｎ接合によって埋め込み型のフォトダイオードが構成される。この暗電流抑制領域２３，２５の不純物濃度は１０１７〜１０１８ａｔｏｍ／ｃｍ３程度とされる。また、フローティングディフュージョン部ＦＤは、基板１２の裏面側にｎ型の高濃度不純物領域によって構成されている。
【００３７】
受光部ＰＤでは、基板１２の裏面側から入射した光が光電変換し、受光部ＰＤで生成された信号電荷は電荷蓄積領域２４に蓄積される。また、本実施形態例の受光部ＰＤでは、暗電流抑制領域２３，２５が形成されているので、基板１２の界面で発生する暗電流成分がそれぞれの暗電流抑制領域２３，２５の多数キャリアである正孔に捕獲され、暗電流が抑制される。
【００３８】
以上の構成を有する本実施形態例の固体撮像装置１では、オンチップレンズ２１で集光された光がカラーフィルタ層２０を介して、各画素２の受光部ＰＤに入射する。そして入射した光の光量の応じた信号電荷が受光部ＰＤで生成され、受光部ＰＤを構成する電荷蓄積領域２４に蓄積される。
【００３９】
図３に示すように、受光部ＰＤの電荷蓄積領域２４に蓄積された信号電荷Ｅは、縦型ゲート電極１８に所望の転送電圧を印加することにより、フローティングディフュージョン部ＦＤに転送される。このとき、縦型ゲート電極１８は基板１２を貫通して形成されているため、受光部ＰＤの電荷蓄積領域２４の深い位置（裏面側）に蓄積された信号電荷Ｅも基板１２の表面側に形成されたフローティングディフュージョン部ＦＤに効率良く転送することができる。このため、受光部ＰＤの面積を基板１２の深い位置まで広げた場合でも、信号電荷Ｅの読み出しが可能となり、飽和電荷量（Ｑｓ）の向上が図られる。また、受光部ＰＤにおいて、ポテンシャル勾配（図３の破線で示す）に窪みｘが形成されてしまった場合にも、窪みに溜まった信号電荷Ｅを縦型ゲート電極１８により強制的に転送することができる。
【００４０】
そして、図２、及び図３の固体撮像装置において、フローティングディフュージョン部ＦＤに転送された信号電荷は、所望の画素トランジスタを介して映像信号として出力される。
【００４１】
また、図４に、本実施形態例の固体撮像装置１の画素部３における概略断面構成の他の例を示す。図４において、図３に対応する部分には同一符号を付し重複説明を省略する。
【００４２】
図４の固体撮像装置は、受光部ＰＤが、複数段（図４では２段）のフォトダイオードを有する例である。この場合、両側の暗電流抑制領域２３，２４の間と、縦型ゲート電極１８に沿う領域にｐ型不純物領域２６が形成され、暗電流抑制領域２３，２４の間に形成されたｐ型不純物領域２６の両側には、電荷蓄積領域２４ａ，２４ｂが形成される。すなわち、図４の固体撮像装置では、光入射側に形成された暗電流抑制領域２５とそれに接して形成された電荷蓄積領域２４ａにより、第１のフォトダイオードが構成される。そして、その電荷蓄積領域２４ａの下部に形成されたｐ型不純物領域２６とのその下部に形成された電荷蓄積領域２４ｂにより、第２のフォトダイオードが構成される。
【００４３】
図４の固体撮像装置では、基板１２内の深さ方向に形成された２段のフォトダイオードにおいて光電変換され信号電荷Ｅが各電荷蓄積領域２４ａ，２４ｂに蓄積される。そして、電荷蓄積領域２４ａ，２４ｂに蓄積された信号電荷Ｅは、縦型ゲート電極１８に所望の電圧が印加されることにより、フローティングディフュージョン部ＦＤに転送される。
【００４４】
このように、基板１２内の深さ方向に複数段のフォトダイオードが形成される場合でも、本実施形態例の固体撮像装置では、基板１２を貫通する縦型ゲート電極１８により、効率よく転送される。また、縦型ゲート電極１８により、基板１２の深さ方向においても基板１２内の電位が効率よく変動されるので、転送残りを防ぐことが可能となる。また、このように、複数段のフォトダイオードを構成することができるため、飽和電荷量（Ｑｓ）の向上が図られる。
【００４５】
［１−３  製造方法］
次に、本実施形態例の固体撮像装置の製造方法について説明する。図５〜図１５は、製造方法を示す工程図である。図５Ａ〜図１５Ａは、要部の概略平面図であり、図５Ｂ〜図１５Ｂは、図５Ａ〜図１５Ａに示した各平面図のａ−ａ’線上に沿う断面構成図である。また、図５から図１５では、１画素分の画素部と、アライメントマークが形成される領域（以下、アライメントマーク形成領域）のみを図示している。
【００４６】
まず、図５Ａ，Ｂに示すように、第１の半導体層１２と第２の半導体層２９との間に、例えばＳｉＯ２からなるエッチングストッパ層２８が形成されたＳＯＩ（Silicon On Insulator）基板３０を準備する。ここで、第１の半導体層１２は、図２において、基板１２に対応するものであるので、同一符号を付して説明する。
【００４７】
次に、図６Ａ，Ｂに示すように、ＳＯＩ基板３０の第１の半導体層１２の所望の領域をエッチングすることにより、縦型ゲート電極１８に対応する第１の貫通孔３２と、アライメントマーク１５に対応する第２の貫通孔３１を同時に形成する。第１の貫通孔３２、第２の貫通孔３１は、第１の半導体層１２表面からエッチングストッパ層２８に達するように形成する。また、本実施形態例では、アライメントマーク１５は、平面からみたときの形状が十字形状となるように形成する例とするが、アライメントマーク１５には、種々の形状を用いることができる。
【００４８】
次に、図７Ａ，Ｂに示すように、第１の貫通孔３２、第２の貫通孔３１の側面および底部を含むＳＯＩ基板３０表面に、例えばＳｉＯ２からなる絶縁膜１７を形成する。絶縁膜１７としてはＳｉＯ２の他、ＳＩＮを用いることができる。
【００４９】
次に、図８Ａ，Ｂに示すように、第１の貫通孔３２、第２の貫通孔３１にポリシリコンからなる電極材料を埋め込む。これにより、画素部３では、縦型ゲート電極１８の埋め込み部１８ａが形成される。また、アライメントマーク形成領域４０では、埋め込み層１９が形成される。そして、アライメントマーク形成領域４０では、第２の貫通孔３１に埋め込まれた絶縁膜１７と埋め込み層１９により、アライメントマーク１５が形成される。
【００５０】
次に、図９Ａ，Ｂに示すように、画素部３では第１の半導体層１２の縦型ゲート電極１８の埋め込み部１８ａに隣接する領域に、所望の不純物をイオン注入することにより、受光部ＰＤと、フローティングディフュージョン部ＦＤを形成する。
【００５１】
次に、図１０Ａ，Ｂに示すように、第１の半導体層１２上にポリシリコンからなる電極材料を形成し、パターニングする。これにより、縦型ゲート電極１８の埋め込み部１８ａを被覆し、埋め込み部１８ａよりもＳＯＩ基板３０表面上に張り出した縦型ゲート電極上部１８ｂを形成する。そしてこれにより、縦型ゲート電極１８が完成する。
【００５２】
次に、図１１Ａ，Ｂに示すように、ＳＯＩ基板３０表面側に層間絶縁膜１３を介して、複数層（図１１Ａ，Ｂでは２層）の配線１４を形成することにより配線層４１を形成する。この配線層４１は、層間絶縁膜１３の形成と配線１４の形成を繰り返すことにより形成することができる。また、所望の配線１４間、および所望の配線１４とゲート電極（縦型ゲート電極１８を含む）間は、コンタクト部２２により接続する。
【００５３】
次に、図１２Ａ，Ｂに示すように、配線層４１側が下側になるように素子を反転させる。このとき、配線層４１上部には、図示しない支持基板を形成する。
【００５４】
次に、図１３Ａ，Ｂに示すように、ＳＯＩ基板３０の画素が形成されていない第２の半導体層２９をエッチングストッパ層２８まで除去する。
【００５５】
次に、図１４Ａ，Ｂに示すように、エッチングストッパ層２８を絶縁膜１７が露出するまで除去し、アライメントマーク１５の底部を第１の半導体層１２の上面に露出させる。このアライメントマーク１５が露出された第１の半導体層１２の上面は、図２において、基板１２の裏面に相当するものである。
【００５６】
その後、図１５Ａ，Ｂに示すように、受光部ＰＤや転送トランジスタＴｒが形成された第１の半導体層１２（基板１２）の裏面側に、アライメントマーク１５によって位置決めを行いながらカラーフィルタ層２０およびオンチップレンズ２１を形成する。
【００５７】
以上のようにして、本実施形態例の固体撮像装置１は完成される。
【００５８】
本実施形態例の固体撮像装置の製造方法では、アライメントマーク１５が縦型ゲート電極１８と同時に形成されるため、工程数の低減が図られ、安価に高性能な固体撮像装置を製造することができる。また、アライメントマーク１５は、基板１２を貫通して形成され、基板１２の裏面側に露出されるように形成される。これにより、カラーフィルタ層２０や、オンチップレンズ２１の形成時において、アライメント精度を高めることができる。
【００５９】
また、本実施形態例では、縦型ゲート電極１８が基板１２の表面側から裏面側に貫通して形成されるため、基板１２内の深さ方向に形成された受光部に蓄積された信号電荷を効率良くフローティングディフュージョン部ＦＤに読み出すことができる。これにより、信号電荷を蓄積するｐｎ接合の配置の自由度が向上する。そして、受光部が多段のフォトダイオードで構成される場合にも転送残りを防ぐことができ、飽和電荷量（Ｑｓ）の向上が図られる。
【００６０】
本実施形態例の固体撮像装置では、図１４Ａ，Ｂの工程において、絶縁膜１７が露出するまでエッチングストッパ層２８を除去する例としたが、第２の貫通孔３１に埋め込まれた埋め込み層１９の底部が露出するように除去してもよい。この場合、基板１２の裏面側に露出されるアライメントマーク１５は、図１６に示すように絶縁膜１７と埋め込み層１９との２層構造とされる。このように、露出されるアライメントマーク１５を２層構造とする場合は、アライメントマーク１５内で絶縁膜１７と埋め込み層１９を構成する材料の違いによるコントラストの変化が出るため、アライメントマーク１５の確認が容易となる。
【００６１】
〈２．第２の実施形態：固体撮像装置〉
次に、本発明の第２の実施形態に係る固体撮像装置の製造方法について説明する。本実施形態例の固体撮像装置は、電極パッド部が形成される部分の基板の側壁に、第１の実施形態で形成した縦型ゲート電極とアライメントマークと同じ工程で絶縁膜を形成する例である。
【００６２】
本実施形態例で形成される固体撮像装置の全体の構成及び、画素の構成は、図１〜図４と同様であるから重複説明を省略する。
【００６３】
本実施形態例の固体撮像装置の製造方法について説明する。図１７〜図２８は、製造方法を示す概略構成図である。図１７Ａ〜図２８Ａは、概略平面構成であり、図１７Ｂ〜図２８Ｂは、図１７Ａ〜図２８Ａのａ−ａ’線上に沿う断面構成である。また、図１７〜図２８では、１画素分の画素部３と、電極パッドが形成される領域(以下、電極パッド形成領域４２)と、アライメントマークが形成されるアライメントマーク形成領域４０のみを図示している。
【００６４】
まず、図１７Ａ，Ｂに示すように、第１の半導体層１２と第２の半導体層２９との間に、例えばＳｉＯ２からなるエッチングストッパ層２８が形成されたＳＯＩ基板３０を準備する。
【００６５】
次に、図１８Ａ，Ｂに示すように、ＳＯＩ基板３０の第１の半導体層１２をエッチングすることにより、縦型ゲート電極１８に対応する第１の貫通孔３２と、アライメントマーク１５に対応する第２の貫通孔３１を同時に形成する。また、電極パッド形成領域４２では、第１の貫通孔３２、第２の貫通孔３１の形成と同時に、後の工程で形成される電極パッドの上部に相当する基板領域を囲繞するように第３の貫通孔３３を形成する。第１の貫通孔３２、第２の貫通孔３１及び第３の貫通孔３３は、それぞれ、第１の半導体層１２の表面からエッチングストッパ層２８に達するように形成する。
【００６６】
次に、図１９Ａ，Ｂに示すように、第１の貫通孔３２、第２の貫通孔３１、第３の貫通孔３３の側面および底部を含むＳＯＩ基板３０表面に、例えばＳｉＯ２からなる絶縁膜１７を形成する。絶縁膜１７としてはＳｉＯ２の他、ＳＩＮを用いることができる。
【００６７】
次に、図２０Ａ，Ｂに示すように、第１の貫通孔３２、第２の貫通孔３１、第３の貫通孔３３にポリシリコンからなる電極材料を埋め込む。これにより、画素部３では、縦型ゲート電極１８の埋め込み部１８ａが形成される。また、アライメントマーク形成領域４０では、第２の貫通孔３１に形成された絶縁膜１７と埋め込み層１９によりアライメントマーク１５が形成される。また、電極パッド形成領域４２の第３の貫通孔３３にも埋め込み層３４が形成される。
【００６８】
次に、図２１Ａ，Ｂに示すように、画素部３では埋め込み層１９に隣接する第１の半導体層１２内に、所望の不純物をイオン注入することにより受光部ＰＤと、フローティングディフュージョン部ＦＤを形成する。
【００６９】
次に、図２２Ａ，Ｂに示すように、第１の半導体層１２上にポリシリコンからなる電極材料を形成し、パターニングする。これにより、縦型ゲート電極１８の埋め込み部１８ａを被覆し、埋め込み部１８ａよりもＳＯＩ基板３０表面上に張り出した縦型ゲート電極上部１８ｂを形成し、縦型ゲート電極１８を完成する。
【００７０】
次に、図２３Ａ，Ｂに示すように、ＳＯＩ基板３０表面側に層間絶縁膜１３を介して、複数層（図２３Ａ，Ｂでは２層）の配線１４を形成することにより配線層４１を形成する。この配線層４１は、層間絶縁膜１３の形成と配線１４の形成を繰り返すことにより形成することができる。また、所望の配線１４間、および所望の配線１４とゲート電極（縦型ゲート電極１８を含む）間は、コンタクト部２２により接続する。また、電極パッド形成領域４２では、所望の配線により、電極パッド３５を形成する。この場合、電極パッドはアルミニウムで形成するのが好ましい。
【００７１】
次に、図２４Ａ，Ｂに示すように、配線層４１側が下側になるように素子を反転させる。このとき、配線層４１上部には、図示しない支持基板を形成する。
【００７２】
次に、図２５Ａ，Ｂに示すように、ＳＯＩ基板３０の画素が形成されていない第２の半導体層２９をエッチングストッパ層２８まで除去する。
【００７３】
次に、図２６Ａ，Ｂに示すように、エッチングストッパ層２８を絶縁膜１７が露出するまで除去し、アライメントマーク１５の底部を表面に露出させる。
【００７４】
次に、図２７Ａ，Ｂに示すように、受光部ＰＤや転送トランジスタＴｒが形成された第１の半導体層１２（基板１２）の裏面側に、アライメントマーク１５によって位置決めを行いながらカラーフィルタ層２０およびオンチップレンズ２１を形成する。
【００７５】
次に、図２８Ａ，Ｂに示すように、電極パッド形成領域４２において、第３の貫通孔３３に形成された絶縁膜１７によって囲繞された第１の半導体層１２と、その下部の層間絶縁膜１３をエッチングによって除去する。そして、配線層４１に形成された電極パッド３５が露出されるように開口部３７を形成する。これにより、開口部３７の基板１２側の側壁は、絶縁膜によって覆われる。最後に、図２８Ａ，Ｂに示すように、開口部３７底部に露出する電極パッド３５にボンディングワイヤ３６を接続して、ボンディングワイヤ３６により、電極パッド３５を光入射側に取り出す。本実施形態例では、基板１２側に形成された開口部３７の側壁が絶縁膜１７で構成されるので、ボンディングワイヤ３６が基板１２に直接接触するのを防ぐことができる。
【００７６】
以上のようにして、本実施形態例の固体撮像装置は完成される。
【００７７】
本実施形態例では、電極パッド３５が露出するように形成される開口部３７の基板１２側壁に形成される絶縁膜１７は、縦型ゲート電極１８及びアライメントマーク１５を形成する工程において、同時に形成される。このため、工程数を増加させることなく、ボンディングワイヤ３６と基板１２との直接接触を防ぐ構成とすることができる。
【００７８】
その他、第１の実施形態と同様の効果を奏する。
【００７９】
上述の第１、第２の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
【００８０】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００８１】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００８２】
また、本発明の実施の形態は、上述の第１〜第２の実施形態に限られるものではなく、種々の変更が可能である。また、上述した例では、主としてｎチャネルＭＯＳトランジスタを構成とした場合であるが、ｐチャネルＭＯＳトランジスタを構成とすることもできる。ｐチャネルＭＯＳトランジスタとする場合は、各図において、その導電型を反転した構成となる。
【００８３】
また、本発明は、ＣＭＯＳ型の固体撮像装置への適用に限られるものではなく、ＣＣＤ型の固体撮像装置への適用も可能である。ＣＣＤ型の固体撮像装置へ適用する場合には、縦型ゲート電極により、信号電荷をＣＣＤ構造の垂直転送チャネルに読み出す構成とする。
【００８４】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００８５】
〈３．第３の実施形態：電子機器〉
次に、本発明の第３の実施形態に係る電子機器について説明する。図２９は、本発明の第３の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【００８６】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【００８７】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００８８】
本実施形態例の電子機器２００では、固体撮像装置１において高い飽和電荷量（Ｑｓ）を保ちつつ、信号電荷の転送を効率良くおこなうことができるので、画質の向上が図られる。また、本実施形態例の電子機器２００に用いられる固体撮像装置１では、基板を貫通するアライメントマークにより、精度良くカラーフィルタ層やオンチップレンズが形成されているので、集光効率が向上し、また混色等が低減されている。
【００８９】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【００９０】
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２の実施形態で製造した固体撮像装置を用いることもできる。
【符号の説明】
【００９１】
１・・・固体撮像装置
２・・・画素
３・・・画素部
４・・・垂直駆動回路
５・・・カラム信号処理回路
６・・・水平駆動回路
７・・・出力回路
８・・・制御回路
１０・・・水平信号線
１１・・・基板
１２・・・基板（第１の半導体層）
１３・・・層間絶縁膜
１４・・・配線
１５・・・アライメントマーク
１７・・・絶縁膜
１８・・・縦型ゲート電極
１９・・・埋め込み層
２０・・・カラーフィルタ層
２１・・・オンチップレンズ
２２・・・コンタクト部
２３，２５・・・暗電流抑制領域
２４・・・電荷蓄積領域
２８・・・エッチングストッパ層
２９・・・第２の半導体層
３０・・・ＳＯＩ基板
３１・・・第２の貫通孔
３２・・・第１の貫通孔
３３・・・第３の貫通孔
【図１】
2011066241.tif 000003
【図２】
2011066241.tif 000004
【図３】
2011066241.tif 000005
【図４】
2011066241.tif 000006
【図５】
2011066241.tif 000007
【図６】
2011066241.tif 000008
【図７】
2011066241.tif 000009
【図８】
2011066241.tif 000010
【図９】
2011066241.tif 000011
【図１０】
2011066241.tif 000012
【図１１】
2011066241.tif 000013
【図１２】
2011066241.tif 000014
【図１３】
2011066241.tif 000015
【図１４】
2011066241.tif 000016
【図１５】
2011066241.tif 000017
【図１６】
2011066241.tif 000018
【図１７】
2011066241.tif 000019
【図１８】
2011066241.tif 000020
【図１９】
2011066241.tif 000021
【図２０】
2011066241.tif 000022
【図２１】
2011066241.tif 000023
【図２２】
2011066241.tif 000024
【図２３】
2011066241.tif 000025
【図２４】
2011066241.tif 000026
【図２５】
2011066241.tif 000027
【図２６】
2011066241.tif 000028
【図２７】
2011066241.tif 000029
【図２８】
2011066241.tif 000030
【図２９】
2011066241.tif 000031