(57)【要約】【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。【選択図】図１
2011077504.tif 000002
【特許請求の範囲】
【請求項１】
熱酸化により、単結晶半導体基板上に酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成するＳＯＩ基板の作製方法。
【請求項２】
熱酸化により、単結晶半導体基板上に膜厚５０ｎｍ乃至１１００ｎｍの酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、膜厚３ｎｍ乃至２０ｎｍの窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成するＳＯＩ基板の作製方法。
【請求項３】
熱酸化により、単結晶半導体基板上に酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜にレーザ光を照射するＳＯＩ基板の作製方法。
【請求項４】
熱酸化により、単結晶半導体基板上に膜厚５０ｎｍ乃至１１００ｎｍの酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、膜厚３ｎｍ乃至２０ｎｍの窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜にレーザ光を照射するＳＯＩ基板の作製方法。
【請求項５】
請求項３または請求項４において、
前記レーザ光のエネルギー密度は、前記単結晶半導体膜を部分溶融させる程度の高さであるＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記ベース基板はガラス基板であるＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記熱酸化は、酸素と塩化水素とを用いているＳＯＩ基板の作製方法。
【請求項８】
熱酸化により、単結晶半導体基板上に酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜を所望の形状に加工する半導体装置の作製方法。
【請求項９】
熱酸化により、単結晶半導体基板上に膜厚５０ｎｍ乃至１１００ｎｍの酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、膜厚３ｎｍ乃至２０ｎｍの窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜を所望の形状に加工する半導体装置の作製方法。
【請求項１０】
熱酸化により、単結晶半導体基板上に酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜にレーザ光を照射し、
前記レーザ光を照射した後、前記単結晶半導体膜を所望の形状に加工する半導体装置の作製方法。
【請求項１１】
熱酸化により、単結晶半導体基板上に膜厚５０ｎｍ乃至１１００ｎｍの酸化膜を形成し、
プラズマ窒化により前記酸化膜の一部を窒化させることで、膜厚３ｎｍ乃至２０ｎｍの窒素原子を含む絶縁膜を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜及び前記絶縁膜を間に挟んで貼り合わせ、
前記単結晶半導体基板を分離することにより、前記酸化膜及び前記絶縁膜を間に挟んで前記ベース基板上に単結晶半導体膜を形成し、
前記単結晶半導体膜にレーザ光を照射し、
前記レーザ光を照射した後、前記単結晶半導体膜を所望の形状に加工する半導体装置の作製方法。
【請求項１２】
請求項１０または請求項１１において、
前記レーザ光のエネルギー密度は、前記単結晶半導体膜を部分溶融させる程度の高さである半導体装置の作製方法。
【請求項１３】
請求項８乃至請求項１２のいずれか１項において、
前記ベース基板はガラス基板である半導体装置の作製方法。
【請求項１４】
請求項８乃至請求項１３のいずれか１項において、
前記熱酸化は、酸素と塩化水素とを用いている半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
半導体集積回路に対する高集積化、高速化、高機能化、低消費電力化への要求が厳しさを増しており、その実現に向け、バルクのトランジスタに替わる有力な手段としてＳＯＩ基板を用いたトランジスタが注目されている。ＳＯＩ基板を用いたトランジスタはバルクのトランジスタと比較すると、半導体膜が絶縁膜上に形成されているので、寄生容量が低減され、基板に流れる漏れ電流の発生を抑えることができるため、半導体装置の高速化、低消費電力化がより期待できる。そして活性層として用いる半導体膜を薄くできるので、短チャネル効果を抑制し、よって素子の微細化、延いては半導体集積回路の高集積化を実現することができる。
【０００３】
ＳＯＩ基板の作製方法の一つに、スマートカット（登録商標）に代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、絶縁膜を介して半導体膜を基板に貼り合わせる方法がある。上記貼り合わせ方法を用いることで、単結晶の半導体膜を用いた高機能な集積回路を安価なガラス基板上に形成することができる。
【０００４】
例えば下記の特許文献１には、バルクの半導体基板から分離された半導体膜をガラス基板に貼り合わせてＳＯＩ基板を作製する方法が開示されている。
【０００５】
また、特許文献２には、レーザ光の照射により、ガラス基板上に転写された半導体薄膜層の結晶性を改善する方法について開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−０８７６０６号公報
【特許文献２】特開２００５−２５２２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したようなガラス基板を用いたＳＯＩ基板は、半導体基板を用いたＳＯＩ基板よりも安価であり、なおかつ半導体装置の大面積化を実現しやすいというメリットを有している。しかし、ガラス基板を用いてＳＯＩ基板を形成する場合、ガラス基板に含まれるＣｕ、アルカリ金属、アルカリ土類金属などの金属が半導体膜中に拡散する可能性がある。特に、分離の工程において損なわれた半導体膜の結晶性を改善するために、レーザ光の照射を行うと、ガラス基板に含まれる上記金属の半導体膜への拡散は顕著に起こる。
【０００８】
半導体膜の表面にＣｕやＦｅなどの金属が存在すると、薄膜トランジスタのオフ電流の上昇など、半導体素子の特性に悪影響が出てしまうことが知られている。しかし、これらの半導体膜中に拡散した金属は、洗浄では容易に除去することが難しい。
【０００９】
上記金属などの不純物が半導体膜に拡散するのを防ぐために、ガラス基板と半導体膜の間に形成する絶縁膜として、窒素を含む絶縁膜を用いることは有効である。しかし、窒素を含む絶縁膜を用いる場合、ＣＶＤ法、スパッタ法などの蒸着法で上記絶縁膜を形成する際にごみが生じやすい。ごみが接合界面に入り込むと、ごみの存在する領域において接合が行われなくなり、分離後の半導体膜に部分的な欠けが生じる。このため、上記絶縁膜を形成する際に生じるごみは、ＳＯＩ基板の作製における歩留まり低下の理由の一つになっている。
【００１０】
上述の課題に鑑み、本発明は、半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。また、本発明は、半導体素子の特性の劣化を抑えつつ、歩留まりの低下を抑えることができる半導体装置の作製方法を提供することを、目的の一とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。
【００１２】
薄膜の半導体膜の半導体基板からの分離は、上記半導体基板にイオンを注入することで、半導体基板の所定の深さにおいて、結晶が損傷し脆化した脆化領域を形成した後、加熱処理を施すことで行うことができる。上記脆化領域の形成は、熱酸化による酸化膜の形成が行われた後、プラズマ窒化により窒素を含む絶縁膜が形成される前または後に行うことができる。
【００１３】
また、窒素原子を有するガスとして、アンモニア、窒素、窒素酸化物などを用いることができる。さらに、上記窒素原子を有するガスに加え、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガス、水素などを併用しても良い。
【００１４】
窒素を含む絶縁膜は、酸化珪素などの酸化膜に比べて内部応力が高い傾向にある。そのため、窒素を含む絶縁膜と、分離により形成される薄膜の半導体膜との距離が近すぎると、当該半導体膜が窒素を含む絶縁膜の内部応力の影響を受けるため、薄膜トランジスタの閾値電圧がシフトするなど、半導体膜を用いて形成される半導体素子の特性が悪化する恐れが生じる。よって、本発明の一態様では、窒素を含む絶縁膜と半導体膜との距離を空けるために、熱酸化により形成される酸化膜の膜厚を５０ｎｍ乃至１１００ｎｍ、好ましくは１００ｎｍ乃至３００ｎｍとする。
【００１５】
また、プラズマ窒化による、窒素を含む絶縁膜の形成は、一般的にＣＶＤ法などの蒸着法を用いた場合に比べて成膜速度が遅い傾向にある。しかし、プラズマ窒化により形成される、窒素を含む絶縁膜は、その膜厚が少なくとも３ｎｍ以上であれば、金属などの不純物が半導体膜中に拡散するのを防ぐ効果があると考えられる。この程度の膜厚であれば、プラズマ窒化に長い処理時間を要さない。具体的に窒素を含む絶縁膜の膜厚は、３ｎｍ乃至２０ｎｍ、好ましくは３ｎｍ乃至５ｎｍ程度とする。
【００１６】
上記のＳＯＩ基板を形成した後、薄膜の半導体膜をエッチングなどにより所望の形状に加工し、島状の半導体膜を形成する。この島状の半導体膜を用いて、薄膜トランジスタ、ダイオード、抵抗、容量などの各種半導体素子を形成することで、半導体装置を作製することができる。
【発明の効果】
【００１７】
上記構成により、半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することができる。また、上記構成により、半導体素子の特性の劣化を抑えつつ、歩留まりの低下を抑えることができる半導体装置の作製方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の作製方法の一態様を示す図。
【図２】本発明の作製方法の一態様を示す図。
【図３】本発明の作製方法の一態様を示す図。
【図４】本発明の作製方法の一態様を示す図。
【図５】本発明の作製方法の一態様を示す図。
【図６】本発明の作製方法の一態様を示す図。
【図７】本発明を用いて作製された液晶表示装置の画素の上面図。
【図８】本発明を用いて作製された液晶表示装置の画素の断面図
【図９】本発明の作製方法の一態様を示す図。
【図１０】本発明の作製方法の一態様を示す図。
【図１１】本発明の一態様に係る作製方法を用いて作製された発光装置の画素の断面図。
【図１２】本発明の一態様に係る作製方法を用いて作製された液晶表示装置の画素の断面図。
【図１３】半導体装置を用いた電子機器の図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
【００２１】
（実施の形態１）
本実施の形態では、本発明の一態様に係る、ＳＯＩ基板及び半導体装置の作製方法について説明する。
【００２２】
図１（Ａ）に示すように、ボンド基板１００を洗浄した後、ボンド基板１００上に酸化膜１０１を形成する。
【００２３】
ボンド基板１００として、シリコン、ゲルマニウムなどの単結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板を、ボンド基板１００として用いることができる。またボンド基板１００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。
【００２４】
なお、ボンド基板１００に用いられる単結晶半導体基板は、結晶軸の方向が基板内において揃っていることが望ましいが、点欠陥、線欠陥、面欠陥などの格子欠陥が完璧に排除された完全結晶である必要はない。
【００２５】
また、ボンド基板１００の形状は円形に限定されず、円形以外の形状に加工されていても良い。例えば、後に貼り合わせるベース基板１０４の形状が一般的に矩形状であること、及び縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮し、ボンド基板１００が矩形となるように、その形状を加工しても良い。ボンド基板１００の形状の加工は、市販の円形状の単結晶半導体基板を切断することで、行うことができる。
【００２６】
また、酸化膜１０１は、ボンド基板１００の表面を熱酸化することにより形成する。熱酸化は、含有水分量が低い酸素を用いるドライ酸化、酸素雰囲気中に塩化水素などのハロゲンを含むガスを添加する熱酸化、などを用いることができる。また、水素を酸素で燃焼させて水を作るパイロジェニック酸化、高純度純水を１００度以上に加熱した水蒸気を用いて酸化を行う水蒸気酸化などのウェット酸化を、酸化膜１０１の形成に用いても良い。ウェット酸化の場合、水分子が酸素分子より酸化膜中に速く拡散するため、上述した酸素を用いるドライ酸化、酸素雰囲気中に塩化水素などのハロゲンを含むガスを添加する熱酸化に比べて、さらに酸化膜の成膜速度を高めることができる。
【００２７】
また、酸素雰囲気中に塩化水素などのハロゲンを含むガスを添加する熱酸化を用いる場合、酸素を用いるドライ酸化よりも酸化膜の成膜速度を高めることができる。ハロゲンを含むガスとして、塩化水素の他、フッ化水素、フッ化窒素、臭化水素、塩素、フッ化塩素、塩化ホウ素、フッ素、臭素などから選ばれた１つ又は複数のガスを用いることができる。なお、半導体膜中に重金属が含まれていると、半導体膜に熱処理を加える際に、該重金属によって半導体膜中に積層欠陥などの結晶欠陥が形成されやすくなる。ハロゲンを含むガスを添加する熱酸化は、半導体膜中に存在するＣｕなどの重金属がハロゲン原子と反応することで蒸気圧の高いハロゲン化物となり、ボンド基板から離脱するため、重金属をゲッタリングする効果を有している。そのため、重金属による半導体膜の汚染を防止することに加えて、熱処理による結晶欠陥の形成を防ぐことが出来る。また、ボンド基板の酸化膜との界面近傍における未結合手を水素原子で終端させることができるので、界面準位密度を低減することができる。
【００２８】
例えば、酸素に対し塩化水素を０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜１０１の膜厚は、後に形成される窒素原子を含む絶縁膜の内部応力の影響が、酸化膜１０１上に形成される半導体膜に及ぶのを防ぐために、５０ｎｍ〜１１００ｎｍ（好ましくは１００ｎｍ〜３００ｎｍ）とすることが望ましい。本実施の形態では、例えば、酸素に対し塩化水素を３体積％の割合で含む雰囲気中にて、９５０℃、２００分の加熱処理を行うことで、厚さ１００ｎｍの酸化珪素を形成し、酸化膜１０１として用いる。
【００２９】
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で酸化膜１０１に含ませることにより、金属などの不純物を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。
【００３０】
次に図１（Ｂ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように酸化膜１０１を介して照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０２を形成する。例えば、脆化層は、結晶構造が乱されることで局所的に脆弱化された層を意味し、その状態は脆化層を形成する手段によって異なる。なお、ボンド基板の一表面から脆化層までの領域も多少脆弱化される場合があるが、脆化層は後に分断される領域及びその付近の層を指す。
【００３１】
脆化層１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０２が形成される。イオンを注入する深さで、後にボンド基板１００から分離される半導体膜１０５の厚さが決定される。脆化層１０２が形成される深さは、ボンド基板１００の表面から例えば５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下とすると良い。
【００３２】
イオンをボンド基板１００に注入するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本発明は質量分離を伴うイオン注入法を用いていても良い。
【００３３】
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン注入を行う場合、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が５０％以上、より好ましくは８０％以上含まれていることが好ましい。Ｈ３＋の割合を８０％以上とすることで、イオンビームに含まれるＨ２＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの注入効率が向上し、タクトタイムを短縮することができる。
【００３４】
また、Ｈ３＋はＨ＋、Ｈ２＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ３＋の割合が多い場合と、Ｈ＋、Ｈ２＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を注入することができる。また、前者の場合、ボンド基板１００に注入される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０２の厚さ自体も薄くすることができる。
【００３５】
水素ガスを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることで、イオンビームに含まれるイオン種及びその割合、酸化膜１０１の膜厚にもよるが、脆化層１０２をボンド基板１００の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
【００３６】
例えば、ボンド基板１００が単結晶シリコン基板であり、酸化膜１０１が厚さ１００ｎｍの熱酸化膜で形成されている場合、ソースガスである１００％水素ガスの流量が５０ｓｃｃｍ、ビーム電流密度５μＡ／ｃｍ２、加速電圧５０ｋＶ、ドーズ量２．０×１０１６ｉｏｎｓ／ｃｍ２の条件では、ボンド基板１００から厚さ１４０ｎｍ程度の半導体膜を分離することができる。なお、水素をボンド基板１００に添加する際の条件が同じであっても、酸化膜１０１の膜厚をより大きくすることで、半導体膜の膜厚をより小さくすることができる。
【００３７】
イオンビームのソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主たるイオンとしてボンド基板１００に注入することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層１０２に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
【００３８】
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
【００３９】
なお、イオンドーピング法でボンド基板１００にイオン注入を行う場合、イオンドーピング装置内に存在する不純物がイオンと共に被処理物に注入されるため、酸化膜１０１の表面近傍にＳ、Ｃａ、Ｆｅ、Ｍｏ等の不純物が存在する可能性がある。よって、酸化膜１０１の表面近傍の最も不純物が多いと考えられる領域を、エッチングや、研磨などにより除去しておいても良い。ドライエッチングだと、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法などを用いることができる。また研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。
【００４０】
脆化層１０２の形成後に、酸化膜１０１の表面近傍における汚染の著しい領域を、エッチングまたは研磨などにより除去することで、ベース基板１０４上に形成される半導体膜１０５に混入する不純物の量を抑えることができる。また、最終的に形成される半導体装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。
【００４１】
酸化膜１０１は、平滑で親水性の接合面をボンド基板１００の表面に形成するための膜である。そのため、酸化膜１０１の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。また、酸化膜１０１の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
【００４２】
次に、図１（Ｃ）に示すように、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜１０１の表面をプラズマ窒化させることで、酸化膜１０１上に窒素原子を含む絶縁膜１０３を形成する。絶縁膜１０３は、ボンド基板１００及び酸化膜１０１を構成する材料によって組成が決まる。具体的に絶縁膜１０３は、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜など、窒素原子の他に珪素またはゲルマニウムなどの半導体を組成に含む。
【００４３】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００４４】
本発明の一態様では、酸化膜１０１の表面を高密度プラズマ窒化することで、窒素原子を含む絶縁膜１０３を形成する例を挙げて、その具体的な作製方法について説明する。まず、マイクロ波励起高密度プラズマ装置のチャンバー内を真空ポンプで排気した後、窒素原子を有するガスと希ガスの混合ガスをチャンバー内に導入し、チャンバー内を所定の圧力に保つ。そして、チャンバーを陽極、被窒化処理物を陰極として、数百〜数千Ｗの高周波電力を印加し、グロー放電を発生させることで、高密度プラズマ窒化処理を行う。上記混合ガスに水素を加えても良い。
【００４５】
例えば、アルゴンと窒素の流量がそれぞれ１０００ｓｃｃｍ、２００ｓｃｃｍ、チャンバー内の圧力が１２．００Ｐａ、高周波電力が１２００Ｗ、周波数が２．４５ＧＨｚ、基板温度が４００℃の条件で９０秒、酸化珪素である酸化膜１０１の表面を高密度プラズマ窒化することで、３ｎｍ〜５ｎｍ程度の膜厚を有する、窒化珪素、窒化酸化珪素または酸化窒化珪素を含む絶縁膜１０３を、形成することができる。
【００４６】
なお、高密度プラズマ窒化で絶縁膜１０３を形成することで、熱プロセスを使ったガス窒化を用いる場合に比べて、より高濃度の窒素を含有する絶縁膜１０３を得ることが可能である。よって、上記作製方法を用いて形成された絶縁膜１０３を用いることで、半導体膜１０５への金属の拡散をより防ぐことが出来る。そして、熱プロセスを使ったガス窒化を用いる場合と異なり、プラズマ窒化を用いることで、ボンド基板と酸化膜の界面近くまで窒化反応が進むのを防ぎ、酸化膜の表面だけを窒化することが出来る。また、高密度プラズマは、高い周波数のマイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく、欠陥が少ない緻密な絶縁膜１０３を形成することができる。
【００４７】
窒素原子を有するガスとして、アンモニア、窒素、窒素酸化物などを用いることができる。さらに、上記窒素原子を有するガスに加え、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガス、水素などを併用しても良い。
【００４８】
プラズマ窒化による、窒素を含む絶縁膜の形成は、一般的にＣＶＤ法などの蒸着法を用いた場合に比べて成膜速度が遅い傾向にある。しかし、プラズマ窒化により形成される、窒素を含む絶縁膜は、その膜厚が少なくとも３ｎｍ以上であれば、金属などの不純物が半導体膜中に拡散するのを防ぐ効果があると考えられる。この程度の膜厚であれば、プラズマ窒化に長い処理時間を要さない。具体的に窒素を含む絶縁膜の膜厚は、３ｎｍ乃至２０ｎｍ、好ましくは３ｎｍ乃至５ｎｍ程度とする。そして、ＣＶＤ法などの蒸着法だと成膜の際にごみが出るという問題があったが、プラズマ窒化を用いて絶縁膜１０３を形成することで、これらの蒸着法に特有なごみの問題を回避することが出来る。
【００４９】
絶縁膜１０３として、上述したような窒素原子を含む絶縁膜を用いることで、ベース基板１０４にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いても、上記不純物がベース基板１０４からＳＯＩ基板の半導体膜１０５に拡散することを防止できる。
【００５０】
なお、これらの窒素原子を含む絶縁膜は、不純物の拡散を防止するのに高い効果が得られるが、内部応力は高い。しかし、本発明の一態様では、絶縁膜の応力を緩和する効果のある膜厚５０ｎｍ〜１１００ｎｍの酸化膜１０１を、絶縁膜と半導体膜との間に形成している。よって、絶縁膜の内部応力の影響が、酸化膜１０１上に形成される半導体膜に及ぶのを防ぐことができる。
【００５１】
次に、図１（Ｄ）に示すように、絶縁膜１０３がベース基板１０４側を向くように、ボンド基板１００とベース基板１０４とを貼り合わせる。
【００５２】
なお、ベース基板１０４とボンド基板１００との貼り合わせを行う前に、貼り合わせに係る表面、すなわち本実施の形態では、ボンド基板１００上に形成された絶縁膜１０３とベース基板１０４の表面に、絶縁膜１０３とベース基板１０４の接合強度を向上させるための表面処理を施すことが好ましい。
【００５３】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄などの超音波洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）、塩酸と過酸化水素水を用いた洗浄などが挙げられる。ドライ処理としては、不活性ガス中性原子ビーム処理、不活性ガスイオンビーム処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。上記のような表面処理を行うことで、貼り合わせに係る表面の親水性および清浄度を高め、その結果、接合強度を向上させることができる。
【００５４】
貼り合わせは、ベース基板１０４と、ボンド基板１００上の絶縁膜１０３とを密着させた後、重ね合わせたベース基板１０４とボンド基板１００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からベース基板１０４と絶縁膜１０３とが接合を開始し、最終的には密着した面全体に接合がおよぶ。
【００５５】
接合はファンデルワールス力や水素結合を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板１０４は様々なものを用いることが可能である。例えばベース基板１０４としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基板を用いることが出来る。さらにベース基板１０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む金属基板をベース基板１０４として用いても良い。なお、ベース基板１０４として用いるガラス基板は、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、ガラス基板として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。
【００５６】
ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いることができる。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板１０４として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。マザーガラス基板のような大型の基板をベース基板１０４として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
【００５７】
ＥＡＧＬＥ２０００（コーニング社製）等のように、加熱処理を加えることで大きくシュリンクするようなガラス基板をベース基板１０４として用いる場合、接合工程後に貼り合わせの不良が生じる場合がある。よって、シュリンクに起因する貼り合わせの不良を回避するために、接合を行う前に、ベース基板１０４に予め加熱処理を施しておいても良い。
【００５８】
ベース基板１０４にボンド基板１００を貼り合わせた後、ベース基板１０４と絶縁膜１０３との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層１０２に亀裂を発生させない温度とし、２００℃以上４００℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１０４にボンド基板１００を貼り合わせることで、ベース基板１０４と絶縁膜１０３との間における接合の結合力を強固にすることができる。
【００５９】
なお、ボンド基板１００とベース基板１０４とを貼り合わせるときに、接合面がゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板１００とベース基板１０４との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板１００とベース基板１０４との貼り合わせるとき、処理室内を５．０×１０−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
【００６０】
本発明の一態様では、熱酸化により酸化膜１０１を形成し、さらに該酸化膜１０１をプラズマ窒化することにより絶縁膜１０３を形成している。よって、蒸着法を用いた成膜法に比べて、成膜に起因するごみの発生を抑えることが出来る。従って、ごみが接合界面に入り込むことにより、ごみの存在する領域において接合が行われなくなり、分離後の半導体膜に部分的な欠けが生じる、という事態を防ぐことが出来る。従って、ＳＯＩ基板の作製におけるごみ起因の歩留まりの低下を防ぐことが出来る。
【００６１】
次いで、加熱処理を行うことで、脆化層１０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図２（Ａ）に示すように、脆化層１０２においてボンド基板１００の一部である半導体膜１０５が、ボンド基板１００から分離する。絶縁膜１０３はベース基板１０４に接合しているので、ベース基板１０４上にはボンド基板１００から分離された半導体膜１０５が固定される。半導体膜１０５をボンド基板１００から分離するための加熱処理の温度は、ベース基板１０４の歪み点を越えない温度とする。
【００６２】
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【００６３】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層内の隣接する微小ボイドどうしを結合させ、最終的にボンド基板１００を脆化層において分断させることができる。
【００６４】
抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。ボンド基板１００が貼り付けられたベース基板１０４を、縦型炉のボートに載置し、該ボートを縦型炉のチャンバーに搬入する。ボンド基板１００の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、加熱温度を２００℃に上昇させる。
【００６５】
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上に並べられたボンド基板１００、及び半導体膜１０５が貼り付けられたベース基板１０４を冷却する。
【００６６】
上記の抵抗加熱炉を用いた加熱処理は、絶縁膜１０３とベース基板１０４との結合力を強化するための加熱処理と、脆化層１０２を分割させる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたベース基板１０４とボンド基板１００を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分から数時間以内程度の加熱処理を行い、ボンド基板１００を脆化層１０２で分断させる。
【００６７】
なお、ボンド基板１００の周辺部は、ベース基板１０４と接合していないことがある。これは、ボンド基板１００の周辺部が面取りされている、或いは周辺部が曲率を有しているため、ベース基板１０４と絶縁膜１０３とが密着しない、または、ボンド基板１００の周辺部では脆化層１０２が分割しにくいなどの理由によるものと考えられる。また、その他の理由として、ボンド基板１００を作製する際に行われるＣＭＰなどの研磨が、ボンド基板１００の周辺部で不十分であり、中央部に比べて周辺部では表面が荒れていることが挙げられる。また、ボンド基板１００を移送する際に、キャリア等でボンド基板１００の周辺部に傷が入ってしまった場合、該傷も、周辺部がベース基板１０４に接合しにくい理由になると考えられる。そのため、ベース基板１０４には、ボンド基板１００よりもサイズの小さい半導体膜１０５が貼り付けられる。
【００６８】
なお、ボンド基板１００を分離させる前に、ボンド基板１００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【００６９】
なお、ベース基板１０４と複数のボンド基板１００とを貼り合わせる場合、該複数のボンド基板１００が異なる結晶面方位を有していても良い。半導体中における多数キャリアの移動度は、結晶面方位によって異なる。よって、形成する半導体素子に適した結晶面方位を有するボンド基板１００を、適宜選択して半導体膜１０５を形成すればよい。例えば半導体膜１０５を用いてｎ型の半導体素子を形成するならば、｛１００｝面を有する半導体膜１０５を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。また、例えば半導体膜１０５を用いてｐ型の半導体素子を形成するならば、｛１１０｝面を有する半導体膜１０５を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。そして、半導体素子としてトランジスタを形成するならば、チャネルの向きと結晶面方位とを考慮し、半導体膜１０５の貼り合わせの方向を定めるようにする。
【００７０】
次に、半導体膜１０５の表面を研磨により平坦化しても良い。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成される半導体膜１０７及び半導体膜１０８とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。半導体膜１０５の厚さは、上記平坦化により薄膜化される。上記平坦化は、エッチングする前の半導体膜１０５に施しても良いが、後にエッチングにより形成される半導体膜１０７及び半導体膜１０８に施しても良い。
【００７１】
また研磨ではなく、半導体膜１０５の表面をエッチングすることでも、半導体膜１０５の表面を平坦化することができる。エッチングには、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。
【００７２】
例えばＩＣＰエッチング法を用いる場合、エッチングガスである塩素の流量４０ｓｃｃｍ〜１００ｓｃｃｍ、コイル型の電極に投入する電力１００Ｗ〜２００Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ〜１００Ｗ、反応圧力０．５Ｐａ〜１．０Ｐａとすれば良い。本実施の形態では、エッチングガスである塩素の流量１００ｓｃｃｍ、反応圧力１．０Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力１５０Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ、エッチング時間２５ｓｅｃ〜２７ｓｅｃとし、半導体膜１０５を５０ｎｍ乃至６０ｎｍ程度にまで薄膜化する。エッチングガスには、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。
【００７３】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１０５を薄膜化できるのみならず、半導体膜１０５の表面を平坦化することができる。
【００７４】
なお、ベース基板１０４に密着された半導体膜１０５は、脆化層１０２の形成、脆化層１０２における分断によって、結晶欠陥が形成されている、または、その表面の平坦性が損なわれている。そこで、結晶欠陥を低減、および平坦性を向上するために、図２（Ｂ）に示すように、半導体膜１０５にレーザ光を照射する。また、レーザ光を照射する前に、ドライエッチングにより半導体膜１０５の表面を平坦化している場合、ドライエッチングにより半導体膜１０５の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷をも補修することが可能である。
【００７５】
レーザ光の照射によって半導体膜１０５は部分溶融させることが好ましい。完全溶融させると、液相となった半導体膜１０５で無秩序な核発生が起こるために、半導体膜１０５が再結晶化された際に結晶性が低下するからである。部分溶融させることで、半導体膜１０５では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１０５の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１０５が完全溶融状態であるとは、半導体膜１０５が絶縁膜１０３との界面まで溶融され、液体状態になっていることをいう。他方、半導体膜１０５が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
【００７６】
このレーザ光の照射には、半導体膜１０５を部分的に溶融させるためにパルス発振レーザを用いることが望ましいが、連続発振レーザ、疑似連続発振レーザを用いることもできる。例えば、パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ｎ秒以上５００ｎ秒以下である。例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。
【００７７】
レーザ光は、半導体に選択的に吸収される固体レーザの基本波または第２高調波であることが望ましい。具体的には、例えば、波長が２５０ｎｍ以上７００ｎｍ以下の範囲のレーザ光を用いることができる。また、レーザ光のエネルギーは、レーザ光の波長、レーザ光の表皮深さ、半導体膜１０５の膜厚などを考慮して決定することができる。例えば、半導体膜１０５の厚さが１２０ｎｍ程度で、レーザ光の波長が３０８ｎｍのパルス発振レーザを用いる場合は、レーザ光のエネルギー密度を６００ｍＪ／ｃｍ２〜７００ｍＪ／ｃｍ２とすれば良い。
【００７８】
パルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【００７９】
レーザ光の照射の雰囲気は、希ガスまたは窒素雰囲気のような不活性雰囲気、または真空状態で行うことが好ましい。不活性雰囲気中でレーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなど不活性ガスを吹き付けることで不活性雰囲気でのレーザ光の照射を実現することができる。窒素などの不活性雰囲気や真空状態のほうが、大気雰囲気よりも半導体膜１０５の平坦性を向上させる効果が高く、また、これらの雰囲気のほうが大気雰囲気よりもクラックやリッジの発生を抑える効果が高くなるため、レーザ光の使用可能なエネルギー範囲が広くなる。
【００８０】
光学系により、レーザ光は、エネルギー分布を均一にし、かつ断面の形状を線状にすることが好ましい。このことにより、スループット良く、かつレーザ光の照射を均一に行うことができる。レーザ光のビーム長は、ベース基板１０４の１辺より長くすることで、１回の走査で、ベース基板１０４に貼り付けられた全ての半導体膜１０５にレーザ光を照射することができる。レーザ光のビーム長がベース基板１０４の１辺より短い場合は、複数回の走査で、ベース基板１０４に貼り付けられた全ての半導体膜１０５にレーザ光を照射することができるような、長さにすればよい。
【００８１】
なお、レーザ光を半導体膜１０５に照射する前に、半導体膜１０５の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うことが望ましい。酸化膜を除去するのは、半導体膜１０５表面に酸化膜が残存した状態で、レーザ光を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去処理は、フッ酸で半導体膜１０５を処理することで行うことができる。フッ酸による処理は、半導体膜１０５の表面が撥水性を示すまで行うことが望ましい。撥水性を示すことで、半導体膜１０５から酸化膜が除去されたことが確認できる。
【００８２】
例えば、レーザ光の照射工程は、具体的には次のように行うことができる。まず、半導体膜１０５を０．５ｗｔ％のフッ化水素の水溶液である希フッ酸（ＤＨＦ：Ｄｉｌｕｔｅ  Ｈｙｄｒｏｇｅｎ  Ｆｌｕｏｒｉｄｅ）で１１０秒間処理して、表面の酸化膜を除去する。レーザ光のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２０ｎ秒、繰り返し周波数３０Ｈｚ）を用いる。光学系により、レーザ光の断面を０．３５ｍｍ×１２０ｍｍの線状に整形する。レーザ光の走査速度を０．５ｍｍ／秒とし、スキャンピッチを１６μｍ、ビームショット数を約２０ショットで、レーザ光を半導体膜１０５に照射する。
【００８３】
レーザ光を半導体膜１０５に照射することで、分離により凹凸が形成されている半導体膜１０５の表面を平坦化する、または分離により結晶欠陥が形成された半導体膜１０５の結晶性を高めることが出来る。また、本発明の一態様では、窒素原子を含む絶縁膜１０３を、ベース基板１０４と半導体膜１０５の間に形成しているので、レーザ光の照射によりベース基板１０４に含まれる銅や鉄などの金属が半導体膜１０５中に拡散するのを防ぐことが出来る。
【００８４】
次にレーザ光を照射した後に、半導体膜１０５の表面をエッチングしても良い。レーザ光の照射後に半導体膜１０５の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１０５の表面をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１０５の表面をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１０５の表面をエッチングする必要はない。また本発明では、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
【００８５】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１０５を薄膜化できるのみならず、半導体膜１０５の表面を平坦化することができる。
【００８６】
レーザ光を照射した後、半導体膜１０５に５００℃以上６５０℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１０５の欠陥の消滅、半導体膜１０５の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、５００℃の温度で１時間加熱した後、５５０℃で４時間加熱するとよい。
【００８７】
次に、図２（Ｃ）に示すように、半導体膜１０５を部分的にエッチングすることで、半導体膜１０５から半導体膜１０７と半導体膜１０８を形成する。半導体膜１０５をさらにエッチングすることで、半導体膜１０５の端部において接合の強度が不十分である領域を、除去することができる。
【００８８】
なお、本実施の形態では、一つの半導体膜１０５をエッチングすることで半導体膜１０７と半導体膜１０８を形成しているが、形成される半導体膜の数はこれに限定されない。
【００８９】
また、本発明の一態様では、絶縁膜１０３と半導体膜１０５との間に、酸化膜１０１が形成されている。絶縁膜１０３は、ベース基板１０４中の不純物が半導体膜１０５に拡散するのを防ぐ効果を有しているが、その膜厚は３ｎｍ乃至２０ｎｍ、好ましくは３ｎｍ乃至５ｎｍと小さい。そのため、絶縁膜１０３のみを半導体膜１０５とベース基板１０４の間に挟んだ構造だと、半導体膜１０５をエッチングする際に、絶縁膜１０３がオーバーエッチにより部分的に消失し、ベース基板１０４が露出しやすい。しかし、本発明の一態様では、半導体膜１０５と絶縁膜１０３の間に膜厚が５０ｎｍ〜１１００ｎｍ（好ましくは１００ｎｍ〜３００ｎｍ）の酸化膜１０１を形成するので、半導体膜１０５をエッチングする際に、酸化膜１０１のうち、半導体膜１０７及び半導体膜１０８で覆われている領域以外の部分が多少オーバーエッチングされても、ベース基板１０４が露出しにくい。よって、ベース基板１０４の露出により、ベース基板１０４中の不純物が半導体膜１０７と半導体膜１０８に入り込むのを防ぐことが出来る。
【００９０】
上記工程を経て形成された半導体膜１０７と半導体膜１０８を用い、例えば図２（Ｄ）に示すようにトランジスタ１０９、トランジスタ１１０などの各種半導体素子を形成することが出来る。
【００９１】
なお、半導体膜１０５が分離された後のボンド基板１００は、その表面を平坦化することで、再度、半導体膜１０５を分離させることができる。
【００９２】
具体的には、ボンド基板１００の主に端部に残存した酸化膜１０１と、絶縁膜１０３とを、エッチングなどにより除去する。酸化膜１０１、絶縁膜１０３が酸化珪素、酸化窒化珪素、窒化酸化珪素などで形成されている場合、フッ酸を用いたウェットエッチングを用いることが出来る。
【００９３】
次に、半導体膜１０５の分離によりボンド基板１００の端部に形成された凸部と、水素を過剰に含んでいる、残存した脆化層を除去する。ボンド基板１００のエッチングには、ウェットエッチングを用いることが好ましく、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ、略称：ＴＭＡＨ）溶液を用いることができる。
【００９４】
次に、ボンド基板１００の表面を研磨する。研磨は、ＣＭＰを用いることができる。ボンド基板１００の表面を平滑化するため、１μｍ〜１０μｍ程度研磨することが望ましい。研磨後は、ボンド基板１００表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。
【００９５】
ボンド基板１００を再利用することで、半導体基板の材料コストを削減することができる。
【００９６】
（実施の形態２）
本実施の形態では、脆化層１０２を形成する前に、絶縁膜１０３を形成するＳＯＩ基板及び半導体装置の作製方法について説明する。
【００９７】
まず、実施の形態１と同様に、図３（Ａ）に示すように、ボンド基板１００を洗浄した後、ボンド基板１００上に酸化膜１０１を形成する。
【００９８】
次に、図３（Ｂ）に示すように、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜１０１の表面をプラズマ窒化させることで、酸化膜１０１上に窒素原子を含む絶縁膜１０３を形成する。絶縁膜１０３は、ボンド基板１００及び酸化膜１０１を構成する材料によって組成が決まる。具体的に絶縁膜１０３は、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜など、窒素原子の他に珪素またはゲルマニウムなどの半導体を組成に含む。
【００９９】
本発明の一態様では、酸化膜１０１の表面を高密度プラズマ窒化することで、窒素原子を含む絶縁膜１０３を形成する例を挙げて、その具体的な作製方法について説明する。まず、マイクロ波励起高密度プラズマ装置のチャンバー内を真空ポンプで排気した後、窒素原子を有するガスと希ガスの混合ガスをチャンバー内に導入し、チャンバー内を所定の圧力に保つ。そして、チャンバーを陽極、被窒化処理物を陰極として、数百〜数千Ｗの高周波電力を印加し、グロー放電を発生させることで、高密度プラズマ窒化処理を行う。上記混合ガスに水素を加えても良い。
【０１００】
例えば、アルゴンと窒素の流量がそれぞれ１０００ｓｃｃｍ、２００ｓｃｃｍ、チャンバー内の圧力が１２．００Ｐａ、高周波電力が１２００Ｗ、周波数が２．４５ＧＨｚ、基板温度が４００℃の条件で９０秒、酸化珪素である酸化膜１０１の表面を高密度プラズマ窒化することで、３ｎｍ〜５ｎｍ程度の膜厚を有する、窒化珪素、窒化酸化珪素または酸化窒化珪素を含む絶縁膜１０３を、形成することができる。
【０１０１】
なお、高密度プラズマ窒化で絶縁膜１０３を形成することで、熱プロセスを使ったガス窒化を用いる場合に比べて、より高濃度の窒素を含有する絶縁膜１０３を得ることが可能である。よって、上記作製方法を用いて形成された絶縁膜１０３を用いることで、半導体膜１０５への金属の拡散をより防ぐことが出来る。そして、熱プロセスを使ったガス窒化を用いる場合と異なり、プラズマ窒化を用いることで、ボンド基板と酸化膜の界面近くまで窒化反応が進むのを防ぎ、酸化膜の表面だけを窒化することが出来る。また、高密度プラズマは、高い周波数のマイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少ないため、欠陥が少ない緻密な絶縁膜１０３を形成することができる。
【０１０２】
窒素原子を有するガスとして、アンモニア、窒素、窒素酸化物などを用いることができる。さらに、上記窒素原子を有するガスに加え、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガス、水素などを併用しても良い。
【０１０３】
プラズマ窒化による、窒素を含む絶縁膜の形成は、一般的にＣＶＤ法などの蒸着法を用いた場合に比べて成膜速度が遅い傾向にある。しかし、プラズマ窒化により形成される、窒素を含む絶縁膜は、その膜厚が少なくとも３ｎｍ以上であれば、金属などの不純物が半導体膜中に拡散するのを防ぐ効果があると考えられる。この程度の膜厚であれば、プラズマ窒化に長い処理時間を要さない。具体的に窒素を含む絶縁膜の膜厚は、３ｎｍ乃至２０ｎｍ、好ましくは３ｎｍ乃至５ｎｍ程度とする。そして、ＣＶＤ法などの蒸着法だと成膜の際にごみが出るという問題があったが、プラズマ窒化を用いて絶縁膜１０３を形成することで、これらの蒸着法に特有なごみの問題を回避することが出来る。
【０１０４】
絶縁膜１０３として、上述したような窒素原子を含む絶縁膜を用いることで、ベース基板１０４にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いても、上記不純物がベース基板１０４からＳＯＩ基板の半導体膜１０５に拡散することを防止できる。
【０１０５】
なお、これらの窒素原子を含む絶縁膜は、不純物の拡散を防止するのに高い効果が得られるが、内部応力は高い。しかし、本発明の一態様では、絶縁膜の応力を緩和する効果のある膜厚５０ｎｍ〜１１００ｎｍの酸化膜１０１を、絶縁膜と半導体膜との間に形成している。よって、絶縁膜の内部応力の影響が、酸化膜１０１上に形成される半導体膜に及ぶのを防ぐことができる。
【０１０６】
次に、実施の形態１と同様に、図３（Ｃ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように酸化膜１０１及び絶縁膜１０３を介して照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０２を形成する。
【０１０７】
脆化層１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０２が形成される。イオンを注入する深さで、後にボンド基板１００から分離される半導体膜１０５の厚さが決定される。脆化層１０２が形成される深さは、ボンド基板１００の表面から例えば５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下とすると良い。
【０１０８】
イオンをボンド基板１００に注入するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本発明は質量分離を伴うイオン注入法を用いていても良い。
【０１０９】
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン注入を行う場合、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が５０％以上、より好ましくは８０％以上含まれていることが好ましい。Ｈ３＋の割合を８０％以上とすることで、イオンビームに含まれるＨ２＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの注入効率が向上し、タクトタイムを短縮することができる。
【０１１０】
また、Ｈ３＋はＨ＋、Ｈ２＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ３＋の割合が多い場合と、Ｈ＋、Ｈ２＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を注入することができる。また前者の場合、ボンド基板１００に注入される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０２の厚さ自体も薄くすることができる。
【０１１１】
水素ガスを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることで、イオンビームに含まれるイオン種及びその割合、酸化膜１０１及び絶縁膜１０３の膜厚にもよるが、脆化層１０２をボンド基板１００の表面から深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
【０１１２】
例えば、ボンド基板１００が単結晶シリコン基板であり、酸化膜１０１及び絶縁膜１０３のトータルの厚さが１００ｎｍである場合、ソースガスである１００％水素ガスの流量が５０ｓｃｃｍ、ビーム電流密度５μＡ／ｃｍ２、加速電圧５０ｋＶ、ドーズ量２．０×１０１６ｉｏｎｓ／ｃｍ２の条件では、ボンド基板１００から厚さ１４０ｎｍ程度の半導体膜を分離することができる。なお、水素をボンド基板１００に添加する際の条件が同じであっても、酸化膜１０１及び絶縁膜１０３の膜厚をより大きくすることで、半導体膜の膜厚をより小さくすることができる。
【０１１３】
イオンビームのソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主たるイオンとしてボンド基板１００に注入することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層１０２に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
【０１１４】
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
【０１１５】
次に、図３（Ｄ）に示すように、絶縁膜１０３がベース基板１０４側を向くように、ボンド基板１００とベース基板１０４とを貼り合わせる。
【０１１６】
なお、ベース基板１０４とボンド基板１００との貼り合わせを行う前に、貼り合わせに係る表面、すなわち本実施の形態では、ボンド基板１００上に形成された絶縁膜１０３とベース基板１０４の表面に、絶縁膜１０３とベース基板１０４の接合強度を向上させるための表面処理を施すことが好ましい。
【０１１７】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄などの超音波洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）、塩酸と過酸化水素水を用いた洗浄などが挙げられる。ドライ処理としては、不活性ガス中性原子ビーム処理、不活性ガスイオンビーム処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。上記のような表面処理を行うことで、貼り合わせに係る表面の親水性および清浄度を高め、その結果、接合強度を向上させることができる。
【０１１８】
貼り合わせは、ベース基板１０４と、ボンド基板１００上の絶縁膜１０３とを密着させた後、重ね合わせたベース基板１０４とボンド基板１００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からベース基板１０４と絶縁膜１０３とが接合を開始し、最終的には密着した面全体に接合がおよぶ。
【０１１９】
接合はファンデルワールス力や水素結合を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板１０４は様々なものを用いることが可能である。例えばベース基板１０４としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基板を用いることが出来る。さらにベース基板１０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む金属基板をベース基板１０４として用いても良い。なお、ベース基板１０４として用いるガラス基板は、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、ガラス基板として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。
【０１２０】
ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いることができる。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板１０４として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。マザーガラス基板のような大型の基板をベース基板１０４として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
【０１２１】
ＥＡＧＬＥ２０００（コーニング社製）等のように、加熱処理を加えることで大きくシュリンクするようなガラス基板をベース基板１０４として用いる場合、接合工程後に貼り合わせの不良が生じる場合がある。よって、シュリンクに起因する貼り合わせの不良を回避するために、接合を行う前に、ベース基板１０４に予め加熱処理を施しておいても良い。
【０１２２】
また、ベース基板１０４上に絶縁膜を形成しておいても良い。ベース基板１０４は、その表面に絶縁膜が必ずしも形成されていなくとも良いが、ベース基板１０４の表面に絶縁膜を形成しておくことで、ベース基板１０４からボンド基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのをより防ぐことができる。またベース基板１０４の表面に絶縁膜を形成しておく場合、ベース基板１０４上の絶縁膜が絶縁膜１０３と接合するので、ベース基板１０４として用いることができる基板の種類がさらに広がる。プラスチック等の可撓性を有する合成樹脂からなる基板は耐熱温度が一般的に低い傾向にあるが、後の半導体素子の作製工程における処理温度に耐え得るのであれば、ベース基板１０４上に絶縁膜を形成する場合において、ベース基板１０４として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。ベース基板１０４上に絶縁膜を形成する場合、絶縁膜１０３と同様に、該絶縁膜の表面に表面処理を行ってから貼り合わせを行うと良い。
【０１２３】
ベース基板１０４にボンド基板１００を貼り合わせた後、ベース基板１０４と絶縁膜１０３との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層１０２に亀裂を発生させない温度とし、２００℃以上４００℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１０４にボンド基板１００を貼り合わせることで、ベース基板１０４と絶縁膜１０３との間における接合の結合力を強固にすることができる。
【０１２４】
なお、ボンド基板１００とベース基板１０４とを貼り合わせるときに、接合面にゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板１００とベース基板１０４との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板１００とベース基板１０４との貼り合わせるとき、処理室内を５．０×１０−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
【０１２５】
本発明の一態様では、熱酸化により酸化膜１０１を形成し、さらに該酸化膜１０１をプラズマ窒化することにより絶縁膜１０３を形成している。よって、蒸着法を用いた成膜法に比べて、成膜に起因するごみの発生を抑えることが出来る。従って、ごみが接合界面に入り込むことにより、ごみの存在する領域において接合が行われなくなり、分離後の半導体膜に部分的な欠けが生じる、という事態を防ぐことが出来る。従って、ＳＯＩ基板の作製におけるごみ起因の歩留まりの低下を防ぐことが出来る。
【０１２６】
次いで、加熱処理を行うことで、脆化層１０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、実施の形態１の図２（Ａ）に示すように、脆化層１０２においてボンド基板１００の一部である半導体膜１０５が、ボンド基板１００から分離する。以下の作製工程についての説明は、実施の形態１を参照することが出来る。
【０１２７】
本発明の一態様では、窒素原子を含む絶縁膜１０３を、ベース基板１０４と半導体膜１０５の間に形成しているので、レーザ光の照射によりベース基板１０４に含まれる銅や鉄などの金属が半導体膜１０５中に拡散するのを防ぐことが出来る。
【０１２８】
また、本発明の一態様では、絶縁膜１０３と半導体膜１０５との間に、酸化膜１０１が形成されている。絶縁膜１０３は、ベース基板１０４中の不純物が半導体膜１０５に拡散するのを防ぐ効果を有しているが、その膜厚は３ｎｍ乃至２０ｎｍ、好ましくは３ｎｍ乃至５ｎｍと小さい。そのため、絶縁膜１０３のみを半導体膜１０５とベース基板１０４の間に挟んだ構造だと、半導体膜１０５をエッチングする際に、絶縁膜１０３がオーバーエッチにより部分的に消失し、ベース基板１０４が露出しやすい。しかし、本発明の一態様では、半導体膜１０５と絶縁膜１０３の間に膜厚が５０ｎｍ〜１１００ｎｍ（好ましくは１００ｎｍ〜３００ｎｍ）の酸化膜１０１を形成するので、半導体膜１０５をエッチングする際に、酸化膜１０１のうち、半導体膜１０７及び半導体膜１０８で覆われている領域以外の部分が多少オーバーエッチングされても、ベース基板１０４が露出しにくい。よって、ベース基板１０４の露出により、ベース基板１０４中の不純物が半導体膜１０７と半導体膜１０８に入り込むのを防ぐことが出来る。
【０１２９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１３０】
（実施の形態３）
本実施の形態では、半導体膜が貼り付けられたベース基板、所謂ＳＯＩ基板を用いた半導体装置の作製方法の一例として、半導体素子の一つである薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置が形成できる。
【０１３１】
まず図４（Ａ）に示すように、ベース基板１０４上に、絶縁膜１０３、酸化膜１０１を間に挟んで、島状の半導体膜６０２と島状の半導体膜６０３とが形成されている。
【０１３２】
半導体膜６０２と半導体膜６０３には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物が添加されていても良い。例えば、ｐ型を付与する不純物としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すれば良い。閾値電圧を制御するための不純物の添加は、パターニングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜６０２と半導体膜６０３に対して行っても良い。また、閾値電圧を制御するための不純物の添加を、ボンド基板に対して行っても良い。若しくは、不純物の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング前の半導体膜に対して、またはパターニングにより形成された半導体膜６０２及び半導体膜６０３に対しても行うようにしても良い。
【０１３３】
また半導体膜６０２と半導体膜６０３を形成した後、ゲート絶縁膜６０４を形成する前に水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１３４】
次に図４（Ｂ）に示すように、半導体膜６０２と半導体膜６０３を覆うように、ゲート絶縁膜６０４を形成する。ゲート絶縁膜６０４は、高密度プラズマ処理を行うことにより半導体膜６０２と半導体膜６０３の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜６０４として用いる。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜６０２と半導体膜６０３の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
【０１３５】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜６０４と半導体膜６０２及び半導体膜６０３との界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜６０２及び半導体膜６０３を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１３６】
或いは、半導体膜６０２と半導体膜６０３を熱酸化させることで、ゲート絶縁膜６０４を形成するようにしても良い。また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜６０４を形成しても良い。
【０１３７】
或いは、水素を含んだゲート絶縁膜６０４を形成した後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜６０４中に含まれる水素を半導体膜６０２及び半導体膜６０３中に拡散させるようにしても良い。この場合、ゲート絶縁膜６０４は、プロセス温度を３５０℃以下で、プラズマＣＶＤ法で窒化シリコン又は窒化酸化シリコンを堆積することで、形成すれば良い。半導体膜６０２及び半導体膜６０３に水素を供給することで、半導体膜６０２及び半導体膜６０３中、及びゲート絶縁膜６０４と半導体膜６０２及び半導体膜６０３の界面での、捕獲中心となるような欠陥を低減することができる。
【０１３８】
次に、図４（Ｃ）に示すように、ゲート絶縁膜６０４上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜６０２と半導体膜６０３の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１３９】
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることが出来る。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１４０】
また、本実施の形態では電極６０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１４１】
なお電極６０７を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、窒化酸化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、窒化酸化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成しても良い。
【０１４２】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１４３】
また電極６０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。
【０１４４】
次に図４（Ｄ）に示すように、電極６０７をマスクとして一導電型を付与する不純物元素を半導体膜６０２、半導体膜６０３に添加する。本実施の形態では、半導体膜６０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体膜６０３にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｐ型を付与する不純物元素を半導体膜６０３に添加する際、ｎ型の不純物元素が添加される半導体膜６０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜６０２に添加する際、ｐ型の不純物元素が添加される半導体膜６０３はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体膜６０２及び半導体膜６０３にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしても良い。上記不純物元素の添加により、半導体膜６０２に不純物領域６０８、半導体膜６０３に不純物領域６０９が形成される。
【０１４５】
次に、図５（Ａ）に示すように、電極６０７の側面にサイドウォール６１０を形成する。サイドウォール６１０は、例えば、ゲート絶縁膜６０４及び電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが出来る。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１０が形成される。なお上記異方性エッチングにより、ゲート絶縁膜６０４も部分的にエッチングしても良い。サイドウォール６１０を形成するための絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１０を形成する工程は、これらに限定されるものではない。
【０１４６】
次に図５（Ｂ）に示すように、電極６０７及びサイドウォール６１０をマスクとして、半導体膜６０２、半導体膜６０３に一導電型を付与する不純物元素を添加する。なお、半導体膜６０２、半導体膜６０３には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体膜６０３に添加する際、ｎ型の不純物元素が添加される半導体膜６０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜６０２に添加する際、ｐ型の不純物元素が添加される半導体膜６０３はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１４７】
上記不純物元素の添加により、半導体膜６０２に、一対の高濃度不純物領域６１１と、一対の低濃度不純物領域６１２と、チャネル形成領域６１３とが形成される。また上記不純物元素の添加により、半導体膜６０３に、一対の高濃度不純物領域６１４と、一対の低濃度不純物領域６１５と、チャネル形成領域６１６とが形成される。高濃度不純物領域６１１、６１４はソース又はドレインとして機能し、低濃度不純物領域６１２、６１５はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１４８】
なお、半導体膜６０３上に形成されたサイドウォール６１０と、半導体膜６０２上に形成されたサイドウォール６１０は、キャリアが移動する方向における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐ型トランジスタとなる半導体膜６０３上のサイドウォール６１０の幅は、ｎ型トランジスタとなる半導体膜６０２上のサイドウォール６１０の幅よりも長くすると良い。なぜならば、ｐ型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐ型トランジスタにおいて、サイドウォール６１０の幅より長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
【０１４９】
次に、ソース及びドレインをさらに低抵抗化するために、半導体膜６０２、半導体膜６０３をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、ＧＲＴＡ法、ＬＲＴＡ法等の加熱処理により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを用いれば良い。半導体膜６０２、半導体膜６０３の厚さが薄い場合には、この領域の半導体膜６０２、半導体膜６０３の底部までシリサイド反応を進めても良い。シリサイド化に用いる金属の材料として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。また、レーザ照射やランプなどの光照射によってシリサイド層を形成しても良い。
【０１５０】
上述した一連の工程により、ｎチャネル型トランジスタ６１７と、ｐチャネル型トランジスタ６１８とが形成される。
【０１５１】
次に図５（Ｃ）に示すように、トランジスタ６１７、トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９は必ずしも設ける必要はないが、絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ６１７、トランジスタ６１８へ侵入するのを防ぐことが出来る。具体的に絶縁膜６１９として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁膜６１９として用いる。この場合、上記水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。
【０１５２】
次に、トランジスタ６１７、トランジスタ６１８を覆うように、絶縁膜６１９上に絶縁膜６２０を形成する。絶縁膜６２０は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２０を形成しても良い。絶縁膜６２０は、その表面をＣＭＰ法などにより平坦化させても良い。
【０１５３】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１５４】
絶縁膜６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５５】
次に図６に示すように、半導体膜６０２と半導体膜６０３がそれぞれ一部露出するように絶縁膜６１９及び絶縁膜６２０にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜６０２と半導体膜６０３に接する導電膜６２１、導電膜６２２を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１５６】
導電膜６２１、導電膜６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２１、導電膜６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜６２１、導電膜６２２は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０１５７】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２１、導電膜６２２を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜６２１、導電膜６２２をパターニングで形成するとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５ｗｔ％程度のＣｕを混入させても良い。
【０１５８】
導電膜６２１、導電膜６２２は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜６０２と半導体膜６０３上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２１、導電膜６２２と、半導体膜６０２及び半導体膜６０３とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜６２１、導電膜６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることが出来る。
【０１５９】
また導電膜６２１、導電膜６２２として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜６２１、導電膜６２２として用いても良い。
【０１６０】
なお、導電膜６２１はｎチャネル型トランジスタ６１７の高濃度不純物領域６１１に接続されている。導電膜６２２はｐチャネル型トランジスタ６１８の高濃度不純物領域６１４に接続されている。
【０１６１】
図６には、ｎチャネル型トランジスタ６１７及びｐチャネル型トランジスタ６１８の上面図が示されている。ただし図６では導電膜６２１、導電膜６２２、絶縁膜６１９、絶縁膜６２０を省略した図を示している。
【０１６２】
また本実施の形態では、ｎチャネル型トランジスタ６１７とｐチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明の作製方法で形成された半導体装置が有するトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１６３】
また本発明の作製方法で形成された半導体装置が有するトランジスタは、ゲートプレナー構造を有していても良い。
【０１６４】
なお、ＳＯＩ基板が有する半導体膜は、ほぼ単結晶に近いものが得られる。そのため、多結晶の半導体膜と比べて、配向のばらつきが小さいのでトランジスタの閾値電圧のばらつきを小さくすることができる。また、多結晶の半導体膜に比べて結晶粒界が著しく少ないので、結晶粒界に起因するリーク電流を抑え、半導体装置の省電力化を実現することができる。そしてレーザ結晶化により得られる多結晶の半導体膜では、ビームスポット内のエネルギー密度の分布に起因して、半導体膜の表面に突起（リッジ）が現れやすい。しかし、ＳＯＩ基板が有する半導体膜は、貼り合わせにより生じた半導体膜内の欠陥を修復できる程度に、低いエネルギー密度でレーザ光を照射すれば良い。よって、ＳＯＩ基板が有する半導体膜の表面の平坦性は、レーザ結晶化により得られる多結晶の半導体膜に比べて飛躍的に高いため、ＳＯＩ基板が有する半導体膜上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑えつつも高いオン電流を得ることができる。また、レーザ結晶化により得られる多結晶の半導体膜を用いる場合、高い移動度を得るために、レーザ光の走査方向に沿ってトランジスタが有する半導体膜の配置を決める必要があったが、ＳＯＩ基板が有する半導体膜ではその必要がないため、半導体装置の設計における制約が少なくなる。
【０１６５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１６６】
（実施の形態４）
本実施の形態では、本発明の半導体装置の作製方法を用いて形成される、液晶表示装置の画素の具体的な構成について説明する。図７は、液晶表示装置の画素の上面図を一例として示している。図８は図７に示した上面図の破線Ａ１−Ａ２における断面図に相当する。
【０１６７】
図７及び図８に示す画素は、走査線１８１０と、信号線１８１１と、スイッチング素子として機能するトランジスタ１８１２と、画素電極１８１３と、液晶素子に印加される電圧を保持するための保持容量１８１４とを、少なくとも有している。また、図７及び図８に示す画素は、トランジスタ１８１２及び保持容量１８１４と、画素電極１８１３とを電気的に接続するための配線１８１５を有している。
【０１６８】
トランジスタ１８１２と保持容量１８１４とは、半導体膜１８１６を共有しており、上記半導体膜１８１６は、本発明の一態様に係るＳＯＩ基板の作製方法を用いることで形成された半導体膜を、所望の形状に加工（パターニング）することで形成することができる。
【０１６９】
また、半導体膜１８１６上には絶縁膜１８１７が形成されており、絶縁膜１８１７上には導電膜１８１８と、走査線１８１０とが形成されている。導電膜１８１８と、走査線１８１０とは、絶縁膜１８１７に形成された導電膜を所望の形状に加工することで形成することができる。なお、走査線１８１０の一部は、トランジスタ１８１２のゲート電極として機能し、半導体膜１８１６と重なっている。また、導電膜１８１８と、半導体膜１８１６とが、絶縁膜１８１７を間に挟んで重なっている部分が、保持容量１８１４に相当する。
【０１７０】
また、配線１８１５と信号線１８１１とは、保持容量１８１４と、トランジスタ１８１２とを覆っている層間絶縁膜１８２０に形成された導電膜を、所望の形状に加工することで形成することができる。
【０１７１】
半導体膜１８１６は、本発明の一態様に係るＳＯＩ基板の作製方法を用いて作製されているので、結晶性が良好である。よって、トランジスタ１８１２の移動度を高め、オン電流を高くすることが出来る。また、半導体膜１８１６は、本発明の一態様に係るＳＯＩ基板の作製方法を用いて作製されているので、高い平坦性を有している。よって、トランジスタ１８１２のゲート絶縁膜として機能する絶縁膜１８１７が半導体膜１８１６の有する凹凸によって部分的に薄くなるなどして絶縁耐圧が低くなるのを防ぎ、ゲート絶縁膜の膜厚を薄くすることが可能である。よって、素子の微細化を実現することが出来る。
【０１７２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１７３】
（実施の形態５）
本実施の形態では、１枚のベース基板を用いて複数の半導体装置を形成する場合の手順について説明する。
【０１７４】
図９（Ａ）に、ベース基板１８００にボンド基板１８０１を貼り合わせている様子を斜視図で示す。貼り合わせは、ボンド基板１８０１に形成された窒素原子を含む絶縁膜と、ベース基板１８００とが接合することで行われる。
【０１７５】
次に、図９（Ｂ）に示すように、ボンド基板１８０１を部分的に分離させることで、ボンド基板１８０１の一部である半導体膜１８０２を、ベース基板１８００上に形成する。
【０１７６】
次に、半導体膜１８０２上に形成されている自然酸化膜などの酸化膜を除去した後、図１０（Ａ）に示すようにレーザ光の照射を行う。レーザ光の照射において、ビームスポット１８０４を矢印で示す方向に走査させることで、結晶性の改善及び平坦性の向上を図る。
【０１７７】
そして図１０（Ｂ）に示すように、図１０（Ａ）においてレーザ光の照射が行われた半導体膜１８０２を用いて、半導体装置１８０６を複数形成し、ダイシングなどでベース基板１８００ごと半導体装置１８０６どうしを切り離す。上記構成により、複数の半導体装置１８０６を形成することが出来る。
【０１７８】
なお、本実施の形態ではベース基板１８００とボンド基板１８０１とを一対一で貼り合わせる場合について説明したが、本発明はこの構成に限定されない。１つのベース基板１８００にボンド基板１８０１を複数貼り合わせるようにしても良い。
【０１７９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１８０】
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置の作製方法を用いて形成された発光装置の構成について説明する。図１１に、発光素子を駆動させるためのトランジスタがｐ型の場合における、画素の断面構造の一例を示す。なお図１１では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であっても良い。
【０１８１】
図１１（Ａ）に、トランジスタ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。
【０１８２】
トランジスタ６００１は絶縁膜６００７で覆われており、絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
【０１８３】
第１の電極６００４は、可視光に対して透光性を有する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウム、酸化ガリウム、及び酸化亜鉛からなる酸化物（ＩＧＺＯ：Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。また、ＩＴＯ、酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）、もしくは酸化珪素を含んだ酸化インジウムにさらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。
【０１８４】
また第２の電極６００６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１８５】
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いに隣接する層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【０１８６】
図１１（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
【０１８７】
次に図１１（Ｂ）に、トランジスタ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。トランジスタ６０１１は絶縁膜６０１７で覆われており、絶縁膜６０１７上には開口部を有する隔壁６０１８が形成されている。隔壁６０１８の開口部において第１の電極６０１４が一部露出しており、該開口部において第１の電極６０１４、電界発光層６０１５、第２の電極６０１６が順に積層されている。
【０１８８】
第１の電極６０１４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。
【０１８９】
また第２の電極６０１６は、可視光に対して透光性を有する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ、ＩＴＳＯ、もしくは酸化珪素を含んだ酸化インジウムにさらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。
【０１９０】
電界発光層６０１５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１９１】
図１１（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
【０１９２】
次に図１１（Ｃ）に、トランジスタ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。トランジスタ６０２１は絶縁膜６０２７で覆われており、絶縁膜６０２７上には開口部を有する隔壁６０２８が形成されている。隔壁６０２８の開口部において第１の電極６０２４が一部露出しており、該開口部において第１の電極６０２４、電界発光層６０２５、第２の電極６０２６が順に積層されている。
【０１９３】
第１の電極６０２４は、図１１（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１１（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。
【０１９４】
図１１（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
【０１９５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１９６】
（実施の形態７）
本実施の形態では、本発明の一態様に係る作製方法を用いて形成された液晶表示装置の構成について説明する。
【０１９７】
図１２に、本発明の液晶表示装置の断面図を一例として示す。基板１４００上の薄膜トランジスタ１４０１は、導電膜１４０２を間に介して画素電極１４０３と電気的に接続されている。
【０１９８】
また、スペーサ１４０４は、液晶素子のセルギャップを制御している。スペーサ１４０４は、絶縁膜を所望の形状にエッチングすることで形成することが可能であるが、フィラーを用いることでセルギャップを制御するようにしても良い。
【０１９９】
そして、画素電極１４０３上には、配向膜１４０５が形成されている。配向膜１４０５は、例えば絶縁膜にラビング処理を施すことで、形成することができる。また画素電極１４０３と対峙する位置には、対向電極１４０６が設けられており、対向電極１４０６の画素電極１４０３に近い側には配向膜１４０７が形成されている。そして、画素電極１４０３と、対向電極１４０６の間においてシール材１４０８に囲まれた領域には、液晶１４０９が設けられている。なおシール材１４０８にはフィラーが混入されていても良い。
【０２００】
画素電極１４０３と対向電極１４０６は、例えばＩＴＳＯ、ＩＴＯ、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。なお、本実施の形態では、画素電極１４０３及び対向電極１４０６に光を透過する導電膜を用い、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一態様に係る液晶表示装置は、半透過型または反射型であっても良い。
【０２０１】
カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが、図１２に示した液晶表示装置に設けられていても良い。
【０２０２】
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉｃａｌｌｙ  ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明の薄膜トランジスタを用いることができる。
【０２０３】
本発明の一態様に係る液晶表示装置は、移動度及びオン電流が高く、なおかつ信頼性の高い薄膜トランジスタを用いているため、コントラスト及び視認性が高い。
【０２０４】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【実施例１】
【０２０５】
本発明の一態様に係る作製方法を用いることで、半導体素子の特性の劣化を抑えつつ、歩留まりの低下を抑えることができる、信頼性の高い半導体素子を有する半導体装置を、形成することができる。本発明の作製方法を用いた半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る作製方法を用いた半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１３に示す。
【０２０６】
図１３（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る作製方法を用いた半導体装置は、表示部５００２またはその他の信号処理回路に用いることができる。表示部５００２またはその他の信号処理回路に本発明の一態様に係る作製方法を用いた半導体装置を用いることで、信頼性の高い表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２０７】
図１３（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３、操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る作製方法を用いた半導体装置は、表示部５１０２またはその他の信号処理回路に用いることができる。表示部５１０２またはその他の信号処理回路に本発明の一態様に係る作製方法を用いた半導体装置を用いることで、信頼性の高い携帯情報端末を提供することができる。
【０２０８】
図１３（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る作製方法を用いた半導体装置は、表示部５２０２またはその他の信号処理回路に用いることができる。表示部５２０２またはその他の信号処理回路に本発明の一態様に係る作製方法を用いた半導体装置を用いることで、信頼性の高い現金自動預け入れ払い機を提供することができる。
【０２０９】
図１３（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る作製方法を用いた半導体装置は、表示部５３０３、表示部５３０４またはその他の信号処理回路に用いることができる。表示部５３０３、表示部５３０４またはその他の信号処理回路に本発明の一態様に係る作製方法を用いた半導体装置を用いることで、信頼性の高い携帯型ゲーム機を提供することができる。なお、図１３（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２１０】
図１３（Ｅ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、受光部５４０６等を有する。受光部５４０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る作製方法を用いた半導体装置は、表示部５４０２またはその他の信号処理回路に用いることができる。表示部５４０２またはその他の信号処理回路に本発明の一態様に係る作製方法を用いた半導体装置を用いることで、信頼性の高い携帯電話を提供することができる。
【０２１１】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２１２】
１００    ボンド基板
１０１    酸化膜
１０２    脆化層
１０３    絶縁膜
１０４    ベース基板
１０５    半導体膜
１０７    半導体膜
１０８    半導体膜
１０９    トランジスタ
１１０    トランジスタ
６０２    半導体膜
６０３    半導体膜
６０４    ゲート絶縁膜
６０７    電極
６０８    不純物領域
６０９    不純物領域
６１０    サイドウォール
６１１    高濃度不純物領域
６１２    低濃度不純物領域
６１３    チャネル形成領域
６１４    高濃度不純物領域
６１５    低濃度不純物領域
６１６    チャネル形成領域
６１７    トランジスタ
６１８    トランジスタ
６１９    絶縁膜
６２０    絶縁膜
６２１    導電膜
６２２    導電膜
１４００    基板
１４０１    薄膜トランジスタ
１４０２    導電膜
１４０３    画素電極
１４０４    スペーサ
１４０５    配向膜
１４０６    対向電極
１４０７    配向膜
１４０８    シール材
１４０９    液晶
１８００    ベース基板
１８０１    ボンド基板
１８０２    半導体膜
１８０４    ビームスポット
１８０６    半導体装置
１８１０    走査線
１８１１    信号線
１８１２    トランジスタ
１８１３    画素電極
１８１４    保持容量
１８１５    配線
１８１６    半導体膜
１８１７    絶縁膜
１８１８    導電膜
１８２０    層間絶縁膜
５００１    筐体
５００２    表示部
５００３    支持台
５１０１    筐体
５１０２    表示部
５１０３    スイッチ
５１０４    操作キー
５１０５    赤外線ポート
５２０１    筐体
５２０２    表示部
５２０３    硬貨投入口
５２０４    紙幣投入口
５２０５    カード投入口
５２０６    通帳投入口
５３０１    筐体
５３０２    筐体
５３０３    表示部
５３０４    表示部
５３０５    マイクロホン
５３０６    スピーカー
５３０７    操作キー
５３０８    スタイラス
５４０１    筐体
５４０２    表示部
５４０３    音声入力部
５４０４    音声出力部
５４０５    操作キー
５４０６    受光部
６００１    トランジスタ
６００３    発光素子
６００４    電極
６００５    電界発光層
６００６    電極
６００７    絶縁膜
６００８    隔壁
６０１１    トランジスタ
６０１３    発光素子
６０１４    電極
６０１５    電界発光層
６０１６    電極
６０１７    絶縁膜
６０１８    隔壁
６０２１    トランジスタ
６０２３    発光素子
６０２４    電極
６０２５    電界発光層
６０２６    電極
６０２７    絶縁膜
６０２８    隔壁
【図１】
2011077504.tif 000003
【図２】
2011077504.tif 000004
【図３】
2011077504.tif 000005
【図４】
2011077504.tif 000006
【図５】
2011077504.tif 000007
【図６】
2011077504.tif 000008
【図７】
2011077504.tif 000009
【図８】
2011077504.tif 000010
【図９】
2011077504.tif 000011
【図１０】
2011077504.tif 000012
【図１１】
2011077504.tif 000013
【図１２】
2011077504.tif 000014
【図１３】
2011077504.tif 000015