(57)【要約】【課題】印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法を提供する。【解決手段】本発明に係る印刷回路基板ストリップは、複数の基板ユニットが設けられるユニット領域と、ユニット領域の外郭に設けられるダミー領域を含み、基板ユニットの内部に電子素子が内蔵され、ダミー領域の内部には電子素子を静電気から保護するための静電気防止素子が内蔵されることを特徴とする。【選択図】図１
2011151341.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板ユニットが設けられるユニット領域と、
前記ユニット領域の外郭に設けられるダミー（ｄｕｍｍｙ）領域と、を含み、
前記基板ユニットの内部に電子素子が内蔵され、
前記ダミー領域の内部には前記電子素子を静電気から保護するための静電気防止素子が内蔵されることを特徴とする印刷回路基板ストリップ。
【請求項２】
前記電子素子と前記静電気防止素子が、同一層に内蔵されることを特徴とする請求項１に記載の印刷回路基板ストリップ。
【請求項３】
前記静電気防止素子が、バリスタ、ＴＶＳダイオード、ツェナーダイオード、ＥＳＤ素子のうちの何れか１つであることを特徴とする請求項１または２に記載の印刷回路基板ストリップ。
【請求項４】
電子素子が内蔵される印刷回路基板を製造する方法であって、
複数の基板ユニットを含むユニット領域と、前記ユニット領域の外郭に設けられるダミー領域とに区切られる絶縁基板を用意する工程と、
前記絶縁基板のユニット領域及びダミー領域にそれぞれキャビティを加工する工程と、
前記ユニット領域のキャビティに前記電子素子を内蔵し、前記ダミー領域のキャビティには前記電子素子を静電気から保護するための静電気防止素子を内蔵する工程と、
前記電子素子と前記静電気防止素子を電気的に接続する工程と、
前記ユニット領域を個々の基板ユニット単位に分割する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項５】
前記静電気防止素子が、バリスタ、ＴＶＳダイオード、ツェナーダイオード、ＥＳＤ素子のうちの何れか１つであることを特徴とする請求項４に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項６】
前記キャビティは前記絶縁基板を貫通し、
前記電子素子と静電気防止素子を内蔵する工程が、
前記絶縁基板の下面に接着テープを貼り付ける工程と、
前記キャビティに収容されるように前記電子素子と前記静電気防止素子を前記接着テープの表面に付着する工程と、
前記絶縁基板の上面に第１絶縁層を積層する工程と、
前記接着テープを除去し、前記絶縁基板の下面に第２絶縁層を積層する工程と、
を含むことを特徴とする請求項４または５に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項７】
前記第１絶縁層の厚さと前記第２絶縁層の厚さは同一であることを特徴とする請求項６に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項８】
前記電子素子の厚さと前記絶縁基板の厚さは同一であることを特徴とする請求項６または７に記載の電子素子内蔵型印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法に関する。
【背景技術】
【０００２】
近来、電子素子の産業分野において、制限された面積を有する電子素子にさらに多くの機能を付与するための努力がなされており、次世代多機能性／小型パッケージ技術の一環として電子素子が内蔵された印刷回路基板に関する開発が注目を引いている。しかし、電子素子内蔵型印刷回路基板は、静電気に敏感な能動／受動素子を基板内部に内蔵するため、静電気により電子素子が損傷されるおそれがある。
【０００３】
各種能動／受動素子などの電子素子は静電気に敏感であるため、製品の信頼度を確保するためには、これら電子素子を静電気から保護する必要がある。このために、電子製品には、静電気（ＥＳＤ）を遮断するための各種静電気防止素子が搭載されている。
【０００４】
したがって、最近、大量生産されている電子素子内蔵型印刷回路基板の場合は、印刷回路基板の製造工程から、電子素子を静電気から保護しなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
こうした従来技術の問題点に鑑み、本発明は、内蔵される電子素子を静電気から保護できる印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、複数の基板ユニットが設けられるユニット領域と、上記ユニット領域の外郭に設けられるダミー領域とを含み、上記基板ユニットの内部に電子素子が内蔵され、上記ダミー領域の内部には上記電子素子を静電気から保護するための静電気防止素子が内蔵されることを特徴とする印刷回路基板ストリップが提供される。
【０００７】
上記電子素子と上記静電気防止素子は同一層に内蔵されてもよく、上記静電気防止素子はバリスタ（Ｖａｒｉｓｔｏｒ）、ＴＶＳダイオード、ツェナーダイオード（Ｚｅｎｅｒ  ｄｉｏｄｅ）、ＥＳＤ素子のうちの何れか１つであることができる。
【０００８】
本発明の他の実施形態によれば、電子素子が内蔵される印刷回路基板を製造する方法であって、複数の基板ユニットを含むユニット領域と、上記ユニット領域の外郭に設けられるダミー領域とに区画される絶縁基板を用意する工程と、上記絶縁基板のユニット領域及びダミー領域にそれぞれキャビティを加工する工程と、上記ユニット領域のキャビティに上記電子素子を内蔵し、上記ダミー領域のキャビティには上記電子素子を静電気から保護するための静電気防止素子を内蔵する工程と、上記電子素子と上記静電気防止素子を電気的に接続する工程と、上記ユニット領域を個々の基板ユニット単位に分割する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【０００９】
上記静電気防止素子は、バリスタ、ＴＶＳダイオード、ツェナーダイオード、ＥＳＤ素子のうちの何れか１つであることができる。
【００１０】
上記キャビティは上記絶縁基板を貫通でき、このとき、上記電子素子と静電気防止素子を内蔵する工程は、上記絶縁基板の下面に接着テープを貼り付ける工程と、上記キャビティに収容されるように上記電子素子と上記静電気防止素子とを上記接着テープの表面に付着する工程と、上記絶縁基板の上面に第１絶縁層を積層する工程と、上記接着テープを除去し、上記絶縁基板の下面に第２絶縁層を積層する工程と、を含むことができる。
【００１１】
上記第１絶縁層の厚さと上記第２絶縁層の厚さは同一であってもよく、上記電子素子の厚さと上記絶縁基板の厚さは同一であってもよい。
【発明の効果】
【００１２】
本発明の実施例によれば、印刷回路基板の製造工程中でもその内部に内蔵される電子素子を静電気から保護することができる。  
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例に係る基板ストリップの平断面図である。
【図２】本発明の一実施例に係る基板ストリップの側断面図である。
【図３】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図４】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図５】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図６】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図７】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図８】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【００１４】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、かかる公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【００１５】
以下、本発明に係る印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法の実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００１６】
図１は、本発明の一実施例に係る基板ストリップの平断面図であり、図２は、本発明の一実施例に係る基板ストリップの側断面図である。図１及び図２を参照すると、ユニット領域Ｕ、ダミー領域Ｄ、絶縁基板１０、電子素子２０、静電気防止素子３０などが示されている。
【００１７】
本実施例に係る印刷回路基板ストリップは、ユニット領域Ｕとダミー領域Ｄとで構成される。ユニット領域Ｕは、その内部に複数の基板ユニットが設けられる部分であって、後に個々の基板ユニット単位に分割される。このように分割された基板ユニットが個々の製品を構成することになる。
【００１８】
個々の基板ユニットには回路パターン４２，５２と各種パッドなどが形成される。複数の基板ユニットは互いに離隔配置され、各基板ユニットには１つまたはそれ以上の電子素子２０が内蔵される。このようにして各基板ユニットは、電子素子２０が内蔵された印刷回路基板としての機能を果たすことになる。
【００１９】
ダミー領域Ｄは、印刷回路基板ストリップにおけるユニット領域Ｕの外郭に設けられる。ダミー領域Ｄは、図１に示すように、全てのユニット領域Ｕを囲むように形成されてもよく、一側または両側の外郭にだけ設けられてもよい。ダミー領域Ｄは、印刷回路基板ストリップの加工及びパッケージ工程の完了後に除去されて最終製品には残っていない。図には示されていないが、ダミー領域Ｄにはモールディング（ｍｏｌｄｉｎｇ）時に用いられるモールドゲート、印刷回路基板ストリップの加工時に基準として用いられるツーリングホール、印刷回路基板ストリップの反り（ｗａｒｐａｇｅ）を防止するスロット、及び位置合わせマークなどが形成されてもよい。
【００２０】
また、ダミー領域Ｄには、上記ユニット領域Ｕに内蔵された電子素子２０を静電気から保護するための静電気防止素子３０が内蔵される。これは、ユニット領域に電子素子２０が内蔵される工程の後に発生し得る静電気による電子素子２０の損傷をより効率的に防止するためのものであって、静電気防止素子３０はダミー領域Ｄに１つまたはそれ以上内蔵可能である。静電気防止素子３０としては、バリスタ、ＴＶＳダイオード、ツェナーダイオード、ＥＳＤ素子などを用いることができる。
【００２１】
静電気から電子素子２０の損傷を防止するために、静電気防止素子３０と電子素子２０は配線などを介して互いに電気的に接続する。この配線は、電子素子２０を保護するためのものであって、基板ユニットを設計するための回路パターニングとは別に設計してもよい。
【００２２】
ユニット領域Ｕに内蔵される電子素子２０とダミー領域Ｄに内蔵される静電気防止素子３０は、同一層（ｌａｙｅｒ）に内蔵してもよい。電子素子２０と静電気防止素子３０を同一層に内蔵することにより、これらを電気的に接続するためのパターニングがより容易に行われる。しかし、必ずしもこれに限定されるものではなく、設計上の必要により電子素子２０と静電気防止素子３０を異なる層に内蔵することもできる。
【００２３】
以上ではユニット領域Ｕとダミー領域Ｄが組み合わされた状態の印刷回路基板ストリップの構造について説明したが、以下では本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の製造方法について図３から図８を参照して説明する。
【００２４】
先ず、図３に示すように、複数の基板ユニットを含むユニット領域Ｕと、上記ユニット領域Ｕの外郭に設けられるダミー領域Ｄとに区画される絶縁基板１０を用意した後、上記絶縁基板１０のユニット領域Ｕ及びダミー領域Ｄにそれぞれキャビティ１５Ｕ，１５Ｄを加工する。各キャビティ１５Ｕ，１５Ｄは、静電気防止素子３０及び電子素子２０が内蔵されるように十分な大きさを有することがよく、また、絶縁基板１０を貫通してもよく、貫通しなくてもよい。ただし、以下の実施例では、キャビティ１５Ｕ，１５Ｄが絶縁基板１０を貫通する場合を想定して説明する。一方、キャビティの加工前に絶縁基板１０の表面に内層回路１２を予め形成しておいてもよい。絶縁基板１０の両面に形成された内層回路１２は、絶縁基板１０を貫通するビア１４により電気的に接続する。
【００２５】
次に、上記ユニット領域Ｕのキャビティ１５Ｕに上記電子素子２０を内蔵し、上記ダミー領域Ｄのキャビティ１５Ｄには上記電子素子２０を静電気から保護するための静電気防止素子３０を内蔵する。すなわち、電子素子内蔵型印刷回路基板を製造するために、ユニット領域Ｕに電子素子２０を内蔵する工程中に、ダミー領域Ｄに静電気防止素子３０を内蔵する。このようにダミー領域Ｄに内蔵された静電気防止素子３０は、以後の工程から発生し得る静電気から電子素子２０を保護する機能を行うことができる。このような工程についてより具体的に説明すれば次の通りである。
【００２６】
先ず、図４に示すように、絶縁基板１０の下面に接着テープ６０を貼り付けた後、電子素子２０と静電気防止素子３０がキャビティ１５Ｕ，１５Ｄに収容されるように、上記電子素子２０と上記静電気防止素子３０を上記接着テープ６０の表面に付着する。ここで、接着テープ６０は電子素子２０と静電気防止素子３０をキャビティ１５Ｕ，１５Ｄに内蔵しその位置を固定させるために一時的に使用されるものである。静電気防止素子３０としては、バリスタ、ＴＶＳダイオード、ツェナーダイオード、ＥＳＤ素子などを用いることができることは上述した通りである。
【００２７】
電子素子２０の厚さと上記絶縁基板１０の厚さは同一であってもよい。電子素子２０の厚さと絶縁基板１０の厚さとを同一に設定することにより、電子素子２０が内蔵される絶縁基板１０そのものの幾何学的な対称性を確保することができ、その結果、反りを改善することができる。
【００２８】
次に、図５に示すように、上記絶縁基板１０の上面に第１絶縁層４０を積層する。このとき、第１絶縁層４０は半硬化状態で積層され、その後硬化されてもよい。また、第１絶縁層４０が、電子素子２０と静電気防止素子３０の内蔵されたキャビティ１５Ｕ，１５Ｄの空間を満たすことにより、電子素子２０と静電気防止素子３０を固定させる機能を果たすことができる。
【００２９】
次に、図６に示すように、上記接着テープ６０を除去し、上記絶縁基板１０の下面に第２絶縁層５０を積層する。具体的には、電子素子２０と静電気防止素子３０の位置を固定するために絶縁基板１０に一時的に貼り付けた接着テープ６０を除去し、表面を滑らかにクリーニングした後、絶縁基板１０の下面に第２絶縁層５０を積層する。第２絶縁層５０としては、第１絶縁層４０と同じ資材を用いてもよく、第１絶縁層４０の厚さと第２絶縁層５０の厚さは同一であってもよい。このように、絶縁基板１０の上下面に積層される第１絶縁層４０及び第２絶縁層５０の厚さを同一にすることにより、電子素子２０が内蔵される絶縁基板１０を中心として幾何学的な対称性が得られ、その結果、反りを改善することができる。また、内蔵される電子素子２０と積層体以外の、チップボンド、ＮＣＰ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ  ｐａｓｔｅ）などの別の資材を使用する必要がなく、異種資材の使用が最小化されるため量産性が向上する。
【００３０】
次に、図７に示すように、回路１２，４２，５２及びビア１４，４４，５４を用いて上記電子素子２０と上記静電気防止素子３０を電気的に接続させる。絶縁基板１０と第１絶縁層４０及び第２絶縁層５０にそれぞれ形成された複数の回路１２，４２，５２及びビア１４，４４，５４を介してユニット領域Ｕに内蔵された電子素子２０とダミー領域Ｄに内蔵された静電気防止素子３０が電気的に接続することにより、後の印刷回路基板の製造工程またはパッケージング工程中に発生する静電気から電子素子２０を保護することができる。
【００３１】
次に、ユニット領域Ｕの各基板ユニットに対して半導体チップの表面実装などのパッケージング工程を行い、図８に示すように、上記ユニット領域Ｕを個々の基板ユニット単位に分割する。このように分割された個々の基板ユニットは１つの製品として機能することができる。
【００３２】
ここで、本実施例の印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法は、例えば、絶縁基板を用意する工程、キャビティを加工する工程等の各工程は駆動制御部（図示せず）の駆動により行われるものである。各工程の工程順等のプログラム（命令）が記憶されたメモリ（図示せず）からＣＰＵ（図示せず）は、プログラムを読み出して制御信号を当該駆動制御部（図示せず）等に送信することにより各工程が実行される。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３４】
Ｕ  ユニット領域
Ｄ  ダミー領域
１０  絶縁基板
２０  電子素子
３０  静電気防止素子
【図１】
2011151341.tif 000003
【図２】
2011151341.tif 000004
【図３】
2011151341.tif 000005
【図４】
2011151341.tif 000006
【図５】
2011151341.tif 000007
【図６】
2011151341.tif 000008
【図７】
2011151341.tif 000009
【図８】
2011151341.tif 000010