(57)【要約】【課題】  パターン密度が異なる複数の種類のパターンが存在する半導体基板の熱処理において、半導体基板温度のパターン密度依存性を低減することが可能な半導体装置の製造方法を提供する。【解決手段】  本発明では、半導体基板１上に、第１のパターン密度を有する第１の領域と、第１のパターン密度より密度が小さい第２のパターン密度を有する第２の領域を形成する工程と、前記第１の領域上にシリコン酸化膜及びシリコン窒化膜からなる光透過膜を形成する工程と、前記光透過膜を通して前記半導体基板１に光を照射する工程と、を備える。【選択図】  図１
2011077409.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１のパターン密度を有する第１の領域と、第１のパターン密度より密度が小さい第２のパターン密度を有する第２の領域を形成する工程と、
前記第１の領域上に光透過膜を形成する工程と、
前記光透過膜を通して前記半導体基板に光を照射する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記光透過膜はシリコン酸化膜とシリコン窒化膜を有していることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の領域はメモリセル部であり、前記第２の領域はロジック回路部であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記光を照射する工程は、フラッシュランプアニールとランプアニールのいずれかで行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記光を照射する工程は、前記半導体基板の裏面側から行う工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係わり、特にパターン密度が異なる複数の種類のパターンを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化により素子が微細化されるに従い、低抵抗で浅い拡散層領域形成の重要性が高まっており、例えば拡散層の不純物活性化の熱処理をフラッシュランプアニールで行う方法が用いられている。
【０００３】
また、メモリセル部のようにパターン密度が大きい領域と、ロジック回路のようにパターン密度が小さい領域が同一の半導体基板上に存在する場合、活性化熱処理時の半導体基板の光吸収率はパターン密度の影響を大きく受ける。パターン幅及びパターン間隔が細く、パターン密度が大きいほど、フラッシュランプの光の反射率が低下して加熱効率が向上し、半導体基板の温度が上昇する。
【０００４】
このような、加熱効率のパターン密度依存性はフラッシュランプアニールのような短時間の熱処理の場合に顕著であるが、フラッシュランプアニールに限らず、例えば加熱時間が１秒程度のランプアニールの場合にも起こる。加熱効率のパターン密度依存性を低減するために、パターン上に光透過膜を形成した後、熱処理を行う方法が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２７８５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題点を解決するためになされたもので、特に、パターン密度が異なる複数の種類のパターンが同一の半導体基板上に存在するときの熱処理において、半導体基板温度のパターン密度依存性を低減することが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一態様に係わる半導体装置の製造方法は、半導体基板上に、第１のパターン密度を有する第１の領域と、第１のパターン密度より密度が小さい第２のパターン密度を有する第２の領域を形成する工程と、前記第１の領域上に光透過膜を形成する工程と、前記光透過膜を通して前記半導体基板に光を照射する工程とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、パターン密度が異なる複数の種類のパターンが同一の半導体基板上に存在するときの熱処理において、半導体基板温度のパターン密度依存性を低減することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図６】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図７】本発明の実施例１に係る半導体基板の光吸収率を示す特性図。
【図８】本発明の実施例２に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
【実施例１】
【００１１】
実施の形態に係る半導体装置の製造方法を、図１の半導体装置を例にして説明する。
【００１２】
図１は半導体装置を模式的に示した断面図であり、第１の領域Ａ１であるメモリセル部と第２の領域Ａ２であるロジック回路部を有する。第１の領域であるメモリセル部は第１のパターン密度を有し、第２の領域であるロジック回路部は第１のパターン密度より密度が小さい第２のパターン密度を有する。つまり、メモリセル部はロジック回路部よりもパターン密度が大きい。
【００１３】
メモリセル部およびロジック回路部はそれぞれ一定のパターンの繰り返しから成り、パターン密度とは、単位面積当たりのパターンの繰り返し数である。
【００１４】
メモリセル部とロジック回路部は、半導体基板１上のシリコン酸化膜からなるゲート絶縁膜２と多結晶シリコン膜からなるゲート電極３を有している。さらに、ゲート絶縁膜２とゲート電極３の側面にシリコン酸化膜とシリコン窒化膜の積層構造からなる側壁絶縁膜４及び半導体基板１中に拡散層５が存在する。
【００１５】
以下、図２乃至図６を参照して、本実施例に係る半導体装置の製造方法を説明する。図２に示すように、半導体基板１上に例えば、ゲート絶縁膜２となるシリコン酸化膜、及びゲート電極３となる多結晶シリコン膜を形成する。続いて、ゲート電極３及びゲート絶縁膜２を加工する。このときに、メモリセル部の方がロジック回路部よりパターン密度が大きくなるように加工する。
【００１６】
さらに、図３に示すようにゲート絶縁膜２及びゲート電極３の側壁にシリコン酸化膜及びシリコン窒化膜からなる側壁絶縁膜４を形成する。続いて、半導体基板１に側壁絶縁膜４をマスクにして導電型不純物をイオン注入し、拡散層５を形成する。
【００１７】
図４に示すように、半導体基板１の全面に例えば膜厚１００ｎｍから１５０ｎｍのシリコン酸化膜６をＡＬＤ法により形成した後、ロジック回路部のシリコン酸化膜６を剥離する。さらに、半導体基板１の全面に膜厚１０ｎｍのシリコン酸化膜７をＡＬＤ法により形成する。
【００１８】
次に、図５のように半導体基板１の全面に膜厚６０ｎｍシリコン窒化膜８をプラズマＣＶＤ法で形成する。このシリコン窒化膜８はプロセス誘起歪み技術の一種であるＳＭＴ（Ｓｔｒｅｓｓ  Ｍｅｍｏｒｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅ）として用いられる。
【００１９】
続いて、図６に示すように、イオン注入による半導体基板１の欠陥回復及び、イオン注入元素の活性化のために熱処理を行う。例えば、半導体基板１の上方に設置されたランプを用いて、１０００度から１０５０度の温度で１秒間のランプアニールを行った後、１２００度から１３００度の温度で１ミリ秒間のフラッシュランプアニールを行う。ランプアニールは主に欠陥を回復する目的で行い、フラッシュランプアニールは主にイオン注入元素の活性化を目的としているが、どちらか一方でも良いし、また先にフラッシュランプアニールを行った後、ランプアニールを行っても良い。
【００２０】
さらに、シリコン窒化膜８、シリコン酸化膜７及びシリコン酸化膜６を剥離し、図１のような構造とする。その後は、既知の方法で層間膜及び配線を形成し半導体装置を完成させる。
【００２１】
本実施例では、図６の熱処理を行うときに、パターン密度の大きいメモリセル部にはシリコン酸化膜６、シリコン酸化膜７及びシリコン窒化膜８が存在し、パターン密度の小さいロジック回路部にはシリコン酸化膜７及びシリコン窒化膜８が存在している。つまり、メモリセル部には、膜厚１００ｎｍから１５０ｎｍのシリコン酸化膜６と膜厚１０ｎｍのシリコン酸化膜７が存在し、ロジック回路部に存在するシリコン酸化膜は、膜厚１０ｎｍのシリコン酸化膜７のみである。
【００２２】
よって、熱処理を行うときには、メモリセル部は、シリコン酸化膜６、シリコン酸化膜７及びシリコン窒化膜からなる光透過膜を通して、半導体基板１の表面に光が照射される。一方、ロジック回路部は、シリコン酸化膜７及びシリコン窒化膜８からなる光透過膜を通して、半導体基板１の表面に光が照射される。
【００２３】
メモリセル部の光透過膜を膜厚が大きいシリコン酸化膜とシリコン窒化膜の積層構造にすることで、メモリセル部の半導体基板１の光吸収率を低下させることができる。つまり、熱処理時の半導体基板温度のパターン密度依存性を低減することができる。その理由を次に述べる。
【００２４】
図７は、半導体基板上に存在する膜の種類および膜厚によって、熱工程時の半導体基板の光吸収率がどのように変化するかを示したグラフである。図７の実線は半導体基板上にシリコン窒化膜だけを成膜し、そのシリコン窒化膜の膜厚を変えた場合の光吸収率を示しており、破線は半導体基板上に膜厚３００ｎｍのシリコン酸化膜を成膜し、そのシリコン酸化膜上に成膜するシリコン窒化膜の膜厚を変えた場合の光吸収率を示している。
【００２５】
つまり、実線はシリコン窒化膜を通して半導体基板に光を照射した場合であり、破線はシリコン酸化膜とシリコン窒化膜を通して半導体基板に光を照射した場合に相当する。この２種類の試料に照射時間２ｍ秒のフラッシュランプアニールを行い、そのときの半導体基板の光吸収率を計算により求めた。横軸はシリコン窒化膜の膜厚、縦軸は半導体基板の光吸収率である。光吸収率は、半導体装置全体に与えた光の強度に対して、半導体基板が吸収する光の強度の割合を示している。
【００２６】
図７から、半導体基板上にシリコン窒化膜だけが存在する場合よりも、シリコン酸化膜とシリコン窒化膜が半導体基板上に存在する場合の方が、光の吸収率が低くなることが分かる。さらに、シリコン窒化膜の膜厚が４０ｎｍから９０ｎｍの場合に、吸収率低減の効果が大きい。これは、半導体基板の温度上昇を抑制できることを示している。
【００２７】
さらに、図７はシリコン酸化膜の膜厚が３００ｎｍの場合について示しているが、シリコン酸化膜の膜厚が１００ｎｍから５００ｎｍであれば同様の光吸収率を示すことが分かった。シリコン酸化膜の膜厚が１００ｎｍ未満の場合には、シリコン窒化膜のみを成膜した実線のような光吸収率を示した。これは、シリコン酸化膜が薄いときには、光の屈折が起こり難く、光が直接、半導体基板に到達するためと考えられる。
【００２８】
このように、パターン密度の大きいメモリセル部に膜厚１００ｎｍから５００ｎｍのシリコン酸化膜と膜厚４０ｎｍから９０ｎｍのシリコン窒化膜からなる光透過膜を形成することで、熱工程時の半導体基板の温度上昇を抑制できる。よって、半導体基板温度のパターン密度依存性を低減することが可能となる。
【００２９】
本実施例では、メモリセル部をパターン密度が大きい領域とし、ロジック回路部をパターン密度が小さい領域としているが、これに限らず、同一半導体基板上にパターン密度の異なる領域が存在しており、その半導体基板に対して熱処理を行う工程が存在すれば良い。
【実施例２】
【００３０】
図８を参照して、実施例２に係る半導体装置の製造方法を説明する。
【００３１】
実施例２では、図６の熱処理の方法が実施例１と異なっている。実施例１では、半導体基板１の上方に存在するランプを用いて熱処理を行ったが、実施例２では半導体基板１の下方に存在するランプを用いて熱処理を行う。
【００３２】
図８に示すように、まず１２００度から１３００度の温度で１ミリ秒間のフラッシュランプアニールによる第１の熱処理を半導体基板１の表面側から行う。その後、１０００度から１０５０度の温度で１秒間のランプアニールによる第２の熱処理を半導体基板１の裏面側から行う。ランプアニールによる加熱を裏面側から行うことで、膜厚の大きいシリコン酸化膜及びシリコン窒化膜からなる光透過膜を有するメモリセル部では光吸収率が低く、放熱が進む。よって、メモリセル部での温度上昇を抑制することができる。
【００３３】
また、フラッシュランプアニールによる加熱を半導体基板１の裏面側から行った場合、加熱時間が短く、半導体基板１の表面側まで熱が伝わらない。よって、フラッシュランプアニールによる加熱は半導体基板１の表面側から行う。
【００３４】
実施例１と同様に熱処理はランプアニールのみを用いて行っても良い。さらに、初めにランプアニールによる加熱を半導体基板１の裏面側から行い、次にフラッシュランプアニールによる加熱を半導体基板１の表面側から行っても良い。しかし、先にフラッシュランプアニールによる加熱を行う方が、次のランプアニール時での放熱の効果が大きいため望ましい。
【００３５】
本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
【符号の説明】
【００３６】
１・・・  半導体基板
２・・・  ゲート絶縁膜
３・・・  ゲート電極
４・・・  側壁絶縁膜
５・・・  拡散層
６・・・  シリコン酸化膜
７・・・  シリコン酸化膜
８・・・  シリコン窒化膜
Ａ１・・・  第１の領域
Ａ２・・・  第２の領域
【図１】
2011077409.tif 000003
【図２】
2011077409.tif 000004
【図３】
2011077409.tif 000005
【図４】
2011077409.tif 000006
【図５】
2011077409.tif 000007
【図６】
2011077409.tif 000008
【図７】
2011077409.tif 000009
【図８】
2011077409.tif 000010