(57)【要約】【課題】本発明の目的は、安価で柔軟な構成が可能な信号分配装置および信号分配システムを提供することである。【解決手段】信号分配装置１０は、基板１２と、基板１２の上に取り付けられたプログラミング回路１４と、プログラミング回路１４に接続されたコネクタ１６ａ，１６ｂとを備える。信号分配システム２０は信号発生器２２から１つの信号分配装置１０に接続される。また、複数の信号分配装置１０が直列に接続されるように、信号分配装置１０の信号入力用のコネクタ１６ａと信号出力用のコネクタ１６ｂが互いに接続される。他の信号分配装置１０への接続に使用されていない信号出力用のコネクタ１６ｂは液晶パネル２４に接続される。【選択図】図１
2011049615.tif 000002
【特許請求の範囲】
【請求項１】
複数の装置に同一の信号を分配するための信号分配装置であって、
前記信号を分配するようにプログラミングされ、プログラムの書き換えが可能なプログラミング回路と、
前記プログラミング回路に接続された複数のコネクタと、
を備えた信号分配装置。
【請求項２】
前記プログラミング回路が、前記信号を発生するようにプログラミングされた請求項１の信号分配装置。
【請求項３】
前記プログラミング回路が、Field Programmable Gate Arrayである請求項１または２の信号分配装置。
【請求項４】
前記信号が液晶パネルのエージング時に液晶パネルに画像を表示させる信号である請求項１から３のいずれかの信号分配装置。
【請求項５】
請求項１から４のいずれかの前記信号分配装置を複数有し、一の信号分配装置のコネクタと他の信号分配装置のコネクタとが接続可能であり、信号分配装置間で信号の送受ができる信号分配システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の装置に信号を分配するための信号分配装置および信号分配システムに関するものである。
【背景技術】
【０００２】
従来より、液晶パネルの製造過程でエージングがおこなわれる。エージングは、高温条件下の液晶パネルに所定の信号を送って、画像を次々と表示させる。その際、不良品を検出して、不良品が次の製造工程に入らないようにする。
【０００３】
液晶パネルへの信号送信には、ＬＶＤＳ（Low Voltage Differential Signaling）インターフェースが使用されている。したがって、エージング時においても、ＬＶＤＳ信号によって液晶パネルに表示画像のデータを送信する。ＬＶＤＳ信号は差動信号の一種であって、一対の差動信号線のどちらの電位が高いかを認識して信号を判別する。ＬＶＤＳ信号はＥＭＩ（Electro Magnetic Interference）ノイズが発生しにくく、高い周波数での伝送が可能である。
【０００４】
エージングには時間がかかるため、複数の液晶パネルを同時にエージングする必要がある。そのため、図７に示すような信号分配装置５０を使用する。信号分配装置５０は、基板１２の上に１個のＬＶＤＳ信号用のレシーバ５２と複数のＬＶＤＳ信号用のトランスミッタ５４とを取り付けたものである。トランスミッタ５４の数はエージングをおこなう液晶パネルの数に応じて適宜選択する。
【０００５】
図８に示すように、複数の信号分配装置５０を直列的に接続することによって、さらに多数の液晶パネル２４にＬＶＤＳ信号を送信する信号分配システム６０を構成できる。信号分配システム６０は、信号発生器６２から所定のＬＶＤＳ信号が信号分配装置５０に送信される。レシーバ５２がＬＶＤＳ信号を受信し、複数のトランスミッタ５４によってＬＶＤＳ信号が分配される。このとき、１つのトランスミッタ５４は、他の信号分配装置５０にＬＶＤＳ信号を分配するために使用される。他のトランスミッタ５４は、液晶パネル２４にＬＶＤＳ信号を送信するために使用される。このようにして、複数の液晶パネル２４に、同じＬＶＤＳ信号を送信することができる。
【０００６】
例えば、図７のように、信号分配装置５０は、ＬＶＤＳ信号を５分配することができるとする。６４枚の液晶パネル２４をエージングする場合、１６個の信号分配装置５０を使用することとなる。したがって、レシーバ５２は１６個、トランスミッタ５４は８０個必要となる。
【０００７】
しかし、エージングで液晶パネル２４に表示させる画像は複雑ではないのに、高価なＬＶＤＳ信号用の信号発生器６２、レシーバ５２、およびトランスミッタ５４を使用するのは、システムを構成する上でコストパフォーマンスが悪い。１つの信号発生器６２から全ての液晶パネル２４に信号が送信できるようにシステム設計をする必要があり、柔軟性に欠ける。
【０００８】
下記の特許得文献１には、ＬＶＤＳ信号を分配するためのＬＶＤＳ信号分配器が開示されている。しかし、ほぼ図７の構成と同じであり、高価で柔軟性の欠ける信号分配器である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−８８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、安価で柔軟な構成が可能な信号分配装置および信号分配システムを提供することにある。
【課題を解決するための手段】
【００１１】
信号分配装置は、複数の装置に同一の信号を分配するための信号分配装置である。信号分配装置は、前記信号を分配するようにプログラミングされ、プログラムの書き換えが可能なプログラミング回路と、前記プログラミング回路に接続された複数のコネクタとを備える。
【００１２】
前記プログラミング回路は、前記信号を発生するようにプログラミングされている。また、前記プログラミング回路は、Field
Programmable Gate Arrayである。さらに、前記信号が液晶パネルのエージング時に液晶パネルに画像を表示させる信号である。
【００１３】
信号分配システムは、前記信号分配装置を複数有し、一の信号分配装置のコネクタと他の信号分配装置のコネクタとが接続可能であり、信号分配装置間で信号の送受ができる。
【発明の効果】
【００１４】
本発明によると、プログラミング回路によって柔軟に信号分配を設計、変更することができる。また、ＦＰＧＡを使用することによって、信号分配装置および信号分配システムを安価に構成することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の信号分配装置の構成を示す図である。
【図２】図１の信号分配装置を使用した信号分配システムを示す図である。
【図３】図１の信号分配装置を使用した他の信号分配システムを示す図である。
【図４】信号分配装置で信号を発生させた信号分配システムを示す図である。
【図５】信号分配装置で信号を発生させた他の信号分配システムを示す図である。
【図６】それぞれの信号分配装置が独立した信号分配システムを示す図である。
【図７】従来の信号分配装置の構成を示す図である。
【図８】図７の信号分配装置を使用した信号分配システムを示す図である。
【発明を実施するための形態】
【００１６】
本発明の信号分配装置および信号分配システムについて図面を用いて説明する。液晶パネルのエージングを例にして説明する。
【００１７】
図１に示す信号分配装置１０は、基板１２と、基板１２の上に取り付けられたプログラミング回路１４と、プログラミング回路１４に接続されたコネクタ１６ａ，１６ｂとを備える。
【００１８】
基板１２は、ガラスクロス含浸エポキシ樹脂などの絶縁性基板である。プログラミング回路１４とコネクタ１６ａ，１６ｂとが基板１２の上で配線接続される。
【００１９】
プログラミング回路１４は、論理回路とメモリを備えており、メモリ内のプログラムの書き換えが可能なプログラマブルロジックデバイス（Programmable Logic Device）である。例えば、プログラミング回路１４としてＦＰＧＡ（Field Programmable Gate Array）が挙げられる。ＦＰＧＡはＥＥＰＲＯＭ型またはＳＲＡＭ型のいずれであっても良い。プログラミングによって、信号が分配できるように内部の論理回路を定義する。また、信号が受信できるようにも内部の論理回路を定義する。定義された内容はメモリに記憶される。論理回路はメモリに記憶された定義内容にしたがって動作する。
【００２０】
プログラミング回路１４でプログラミングされる回路は、ＬＶＤＳ信号を送信または受信するための回路である。すなわち、従来技術で説明したＬＶＤＳ信号のトランスミッタ５４とレシーバ５２を１つのプログラミング回路１４で構成する。
【００２１】
プログラミング回路１４の内部で、信号はパラレル送信され、プログラミング回路１４の外部で、信号はシリアル送信される。プログラミング回路１４の内部でパラレル・シリアル変換とシリアル・パラレル変換ができるように、内部の論理回路を定義し、内部メモリに記憶する。
【００２２】
信号分配装置１０に求められる分配数をＮ（図１ではＮ＝８）とすると、８ビットのＬＶＤＳ信号の場合、５×（Ｎ＋１）ペア、１０ビットＬＶＤＳ信号の場合、６×（Ｎ＋１）ペアのＬＶＤＳ入出力可能なプログラミング回路１４を選択する。必要に応じてプログラミング回路１４を複数にする。
【００２３】
また、１チャンネルでＭ分配することができる場合、２チャンネルであればＭ／２分配するようにプログラミングすることができる。一般化すると、ＮチャンネルでＭ／Ｎ分配するようにプログラミングすることができる。チャンネル数に応じて柔軟に分配を変更することができる。
【００２４】
プログラミング回路１４のプログラミングをおこなうためにコンピュータ（図示せず）を備える。コンピュータとプログラミング回路１４とが接続できるように構成される。コンピュータで論理回路の定義をおこない、プログラミング回路１４の内部メモリにそのデータを記憶させる。
【００２５】
コネクタ１６ａ，１６ｂは、信号入力用のコネクタ１６ａと信号出力用のコネクタ１６ｂが含まれる。信号入力用のコネクタ１６ａは１つである。信号出力用のコネクタ１６ｂは、ケーブルによって液晶パネルのコネクタや他の信号分配装置１０の信号入力用のコネクタ１６ａに接続される。これらのコネクタ１６ａ，１６ｂは、ケーブルを接続するためのものであり、ＬＶＤＳ信号専用のレシーバ５２やトランスミッタ５４ではない。
【００２６】
図２に信号分配装置１０を使用した信号分配システム２０の構成を示す。信号発生器２２から１つの信号分配装置１０のコネクタ１６ａにケーブル接続される。また、複数の信号分配装置１０が直列に接続されるように、信号分配装置１０の信号入力用のコネクタ１６ａと信号出力用のコネクタ１６ｂが互いに接続される。他の信号分配装置１０への接続に使用されていない信号出力用のコネクタ１６ｂは液晶パネル２４に接続される。上記の各接続は差動信号線でおこなわれ、信号はシリアル送信される。
【００２７】
また、図３の信号分配システム２０ｂのように、信号発生器２２に接続された信号分配装置１０から複数の信号分配装置１０に信号を分配しても良い。信号分配された信号分配装置１０から液晶パネル２４に信号が送信される。
【００２８】
本発明を液晶パネル２４のエージングに使用するために、信号発生器２２は、液晶パネル２４にエージング用の画像を表示させるための信号を発生させる。信号発生器２２は、ＬＶＤＳ信号によって画像を表示させる信号を送信する。信号発生器２２は、信号分配装置１０の信号入力用のコネクタ１６ａに接続される。
【００２９】
また、液晶パネル２４のエージングのために、液晶パネル２４を入れるための恒温槽を備える。エージング時の温度は室温から８５℃である。エージング時間は、対象となる液晶パネル２４の種類や試験目的によって異なる。例えば、信頼性試験では約１００時間以上であり、小型の液晶パネル２４では約１時間などである。
【００３０】
信号発生器２２が液晶パネル２４に表示させる信号を発生し、各信号分配装置１０に送信される。各信号分配装置１０から各液晶パネル２４に信号が送信される。液晶パネル２４は、受信した信号によって表示をおこなう。
【００３１】
以上のように、高価なＬＶＤＳ信号専用のレシーバ５２やトランスミッタ５４を使用しないため、安価に信号分配装置１０や信号分配システム２０を構成することができる。また、プログラミング回路１４によって信号分配の数や方法を柔軟に変更することができる。
【００３２】
以上、本発明について実施形態を説明したが、本発明は上記実施形態に限定されることはない。例えば、信号発生器２２を別途用意したが、プログラミング回路１４で信号を発生するようにプログラミングをおこなっても良い。この場合、一の信号分配装置１０で信号を発生し、他の信号分配装置１０に信号を分配し、各信号分配装置１０から液晶パネル２４に信号が送信される信号分配システム２０ｃとなる（図４）。
【００３３】
また、１つの信号分配装置１０で信号を発生し、他の信号分配装置１０に信号を分配し、各信号分配装置１０から液晶パネル２４に信号を送信する信号分配システム２０ｄであっても良い（図５）。信号を発生した信号分配装置１０は、液晶パネル２４に信号を分配しない。
【００３４】
全ての信号分配装置１０を１まとめに接続する必要はない。複数のグループに分けて、グループごとに信号を発生する信号分配装置１０を備え、他の信号分配装置１０に信号を分配するようにする。
【００３５】
また、各信号分配装置１０が信号を発生する構成にすれば、信号分配装置同士を接続しない信号分配システム２０ｅとなる（図６）。各信号分配装置１０から液晶パネル２４に信号を分配する。ある信号分配装置１０が故障しても、他の信号分配装置１０に影響を及ぼすことはない。
【００３６】
図２〜図６の各信号分配システム２０、２０ｂ、２０ｃ、２０ｄ、２０ｅは排他独立するものではなく、適宜組み合わせても良い。
【００３７】
プログラミング回路１４は、ＦＰＧＡ以外のプログラマブルロジックデバイスであっても良い。ＰＡＬ（Programmable
Array Logic）、ＧＡＬ（Generic Array Logic）、ＣＰＬＤ（Complex Programmable Logic Device）が挙げられる。
【００３８】
プログラミング回路１４をＬＶＤＳ信号の送受のためにプログラミングする以外に、他の信号の送受のためにプログラミングしても良い。例えば、液晶パネル２４に対する信号送信であれば、ＬＶＤＳ信号と同様の差動伝送をおこなうPanelLink、ＧＶＩＦ（Giga-bit Video InterFace）、ＬＤＩ（LVDS Display Interface）はもちろん、差動信号で無くても良い。液晶パネル２４の規格にあうように信号を選択する。
【００３９】
液晶パネル２４のエージングに適用する以外に、有機ＥＬパネルの試験やエージングに適用しても良い。また、同一の装置に対して同時に信号を送信して試験を行う場合に本発明を適用することができる。
【００４０】
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【符号の説明】
【００４１】
１０：信号分配装置
１２：基板
１４：プログラミング回路
１６ａ、１６ｂ：コネクタ
２０：信号分配システム
２２：信号発生器
２４：液晶パネル
【図１】
2011049615.tif 000003
【図２】
2011049615.tif 000004
【図３】
2011049615.tif 000005
【図４】
2011049615.tif 000006
【図５】
2011049615.tif 000007
【図６】
2011049615.tif 000008
【図７】
2011049615.tif 000009
【図８】
2011049615.tif 000010