(57)【要約】【課題】  複数のＬＥＤの電流を制御する定電流回路は、例えばＭＯＳＦＥＴとこれを制御するＩＣからなり、複雑でコスト低減にも限界があった。【解決手段】  ｎ型半導体層表面に複数のｐ型不純物領域と等距離で離間して配置し、全面にｐ型不純物領域とオーミック接合を形成し、ｎ型半導体層とショットキー接合を形成する第１金属層を設ける。ｐｎ接合に逆方向電圧を印加するように使用することで、ピンチオフ電流によって流れる電流を制御する定電流駆動素子を提供できる。ＬＥＤの低電位側に直列に接続するのみで、ピンチオフ電流によってＬＥＤに流れる電流を一定値に制御することができる。ＭＯＳＦＥＴおよびゲート制御用のＩＣを組み合わせた定電流回路と比較して、安価で容易なＬＥＤ駆動回路が実現できる。【選択図】    図１
2011151053.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
該電源に接続する発光ダイオードと、
該発光ダイオードに対して直列接続される定電流駆動素子とを具備し、
該定電流駆動素子は、一導電型半導体層と、該半導体層表面に互いに離間して設けられた複数の逆導電型不純物領域と、前記半導体層表面に設けられ、前記逆導電型不純物領域とオーミック接合を形成し、前記半導体層とはショットキー接合を形成する第１金属層と、前記半導体層に電気的に接続する第２金属層と、前記第１金属層に接続する第１端子と、前記第２金属層に接続する第２端子とを具備し、
前記発光ダイオードに直列接続するに際し、前記第１端子を低電位側に接続し、前記第２端子を高電位側に接続することを特徴とする、ＬＥＤ駆動回路。
【請求項２】
前記発光ダイオードを複数個直列接続したことを特徴とする、請求項１記載のＬＥＤ駆動回路。
【請求項３】
前記第１端子を接地電位に接続し、前記第２端子を前記発光ダイオードのカソードに接続したことを特徴とする請求項１記載のＬＥＤ駆動回路。
【請求項４】
前記第１端子を定電圧源に接続し、前記第２端子を前記発光ダイオードのアノードに接続することを特徴とする請求項１記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤを駆動する駆動回路に関する。
【背景技術】
【０００２】
発光ダイオード（Light  Emitting  Diode：以下ＬＥＤ）は、低消費電力、超寿命、小型であるため、数多くの電子機器に利用されている。近年ではＬＣＤに代表されるフラットパネルのバックライト用途や、蛍光灯に代表される照明器具への代替としての用途等、様々な照明機器としての用途が期待されている。前者では電子機器内部に組み込まれることから１２Ｖ〜２４Ｖの直流電源を用いる場合が多く、後者では一般的な照明器具がＡＣ１００Ｖ等の商用交流電源を用いる構成であることから、これらの代替としての意味で同じく商用交流電源を用いる構成であることが望ましい。いずれの場合でも、発光部には所望の照度を得るために多数個のＬＥＤを使用する場合が多い。
【０００３】
ＬＥＤは順方向降下電圧ＶＦを超えると電圧上昇に対する電流増加が急峻となり発光する。この時、デバイス毎の順方向電圧ＶＦのばらつきによって発光強度が変化し、これが照度のちらつきとなって現れるので、前記ばらつきをキャンセルする為にＬＥＤを定電流駆動することが望ましい。また、ＬＥＤは定格電流値を超える電流を流すと寿命が短くなるので、これを防止する為にも、定電流駆動により電流制限を行うのが好ましい。
【０００４】
ここで、ＬＥＤ照明機器に用いることができる従来のＬＥＤ駆動回路の一例を図８に示す。
【０００５】
図８は、ＬＥＤの駆動回路の一例を示す回路図である。ＬＥＤ駆動回路は、定電圧源５０１、発光部５０２、駆動素子５０５、及び制御回路５１２で構成される。発光部５０２は、多数本のＬＥＤ群５０４からなり、個々のＬＥＤ群５０４は、各々が多数個のＬＥＤ素子５０３からなる。各ＬＥＤ素子５０３は、そのカソード端子を他のＬＥＤ素子５０３のアノード端子に接続する様に直列接続されている。各ＬＥＤ群５０４の一端（アノード側）は、定電圧源５０１に接続され、他端（カソード側）は、駆動素子５０５のドレイン端子に接続される。駆動素子５０５のゲートは制御回路５１２に接続され、ソースは接地される。
【０００６】
制御回路５１２からの制御信号が各駆動素子５０５のゲートに印加されると、各駆動素子５０５は導通し、定電圧原５０１から各ＬＥＤ群５０４に対して駆動電流が供給され、各ＬＥＤ素子５０３が駆動電流に応じた照度で発光する。各ＬＥＤ群５０４に流れる駆動電流は互いに一定である。そして、各ＬＥＤ群毎に駆動電流を監視するフィードバックをかける等の手段によって、駆動素子５０５の制御信号を制御ＩＣ５１２によって制御し、これらのＬＥＤ素子５０３を定電流駆動している。
【０００７】
定電圧源５０１から供給される直流電圧は、ＤＣ６〜２４Ｖの如き直流電圧か、あるいは日本国内であればＡＣ１００Ｖからの整流、平滑、昇圧後の電圧であるＤＣ４００Ｖの直流電圧である。ＬＥＤ素子５０３自体の逆方向耐圧は大きくは無いので、駆動素子５０５にはこれらの電源電圧を制御できるだけの回路設計が求められる。また、各ＬＥＤ群５０４に対して供給すべき駆動電流としては、直列接続したＬＥＤ素子５０３の個数に関わらず、ＬＥＤ群５０４の１列について数十ｍＡ〜数Ａのレベルである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−２２４４１０号公報  （第２頁、第２図）
【特許文献２】特開２０００−２６１００４号公報  （第２−４頁、第１、３図）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
斯様に、多数個のＬＥＤ素子５０３を照明用途として用いる場合には、各ＬＥＤ素子５０３を定電流駆動する事が必須であることから、駆動回路としては駆動素子５０５の他に定電流制御する為の回路を別個に設ける必要があり、これが照明機器の低コスト化の阻害要因になるという課題を有していた。
【課題を解決するための手段】
【００１０】
本発明はかかる課題に鑑みてなされ、電源と、該電源に接続する発光ダイオードと、該発光ダイオードに対して直列接続される定電流駆動素子とを具備し、該定電流駆動素子は、一導電型半導体層と、該半導体層表面に互いに離間して設けられた複数の逆導電型不純物領域と、前記半導体層表面に設けられ、前記逆導電型不純物領域とオーミック接合を形成し、前記半導体層とはショットキー接合を形成する第１金属層と、前記半導体層に電気的に接続する第２金属層と、前記第１金属層に接続する第１端子と、前記第２金属層に接続する第２端子とを具備し、前記発光ダイオードに直列接続するに際し、前記第１端子を低電位側に接続し、前記第２端子を高電位側に接続することを特徴とするものである。
【発明の効果】
【００１１】
本実施形態によれば、定電流駆動素子１０のそれ自体が定電流動作を行わしめるので、別途に定電流駆動させる制御回路を不要にできる。これにより、安価で容易なＬＥＤ駆動回路を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態を説明する回路図である。
【図２】本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図３】本発明の実施形態を説明する（Ａ）概要図、（Ｂ）電流−電圧特性図である。
【図４】本発明の実施形態のシミュレーション結果を示す特性図である。
【図５】本発明の実施形態のシミュレーション結果を示す特性図である。
【図６】本発明の実施形態のシミュレーション結果を示す特性図である。
【図７】本発明の他の実施形態を説明する回路図である。
【図８】従来技術を説明する回路図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態を図１から図７を用いて詳細に説明する。
【００１４】
図１は、本実施形態のＬＥＤ駆動回路を示す回路図である。このＬＥＤ駆動回路は、定電圧源２１と、発光部２５と、定電流駆動素子とで構成されている。発光部２５は、並列接続される多数本のＬＥＤ群２３からなり、各ＬＥＤ群２３は、それぞれが数個〜数十個の直列接続されたＬＥＤ素子２２からなる。各ＬＥＤ素子２２は、そのカソード端子ＣＡを他のＬＥＤ素子２２のアノード端子Ａに接続する様に接続されている。各ＬＥＤ群２３の一端（アノード側）は、定電圧源２１に接続され、他端（カソード側）は、定電流駆動素子１０の第１端子Ｔ１（高電位側端子）に接続される。定電流駆動素子１０の第２端子Ｔ２（低電位側端子）は接地電位ＧＮＤに接続される。このように、１列のＬＥＤ群２３に対して１個の低電流駆動素子１０を直列接続した構成を１つのユニットとし、複数のユニットを並列接続して多数のＬＥＤ素子２２が同時発光する発光部２５を備えた照明装置とする。
【００１５】
定電圧源２１からの直流電圧が各ＬＥＤ群２３に印加されると、各ＬＥＤ群２３に動作電流が流れ、各ＬＥＤ素子２２がＯＮして発光する。このとき各ユニットに流れる電流は定電流駆動素子１０の電流電圧特性に準じた電流となる。尚、定電流駆動素子１０は、２端子素子であるので、それ自体にＬＥＤ群２３の点灯と消灯を制御するスイッチ機能は備えていない。故に、スイッチ機能自体は、図示していないが、各ＬＥＤ群２３のユニット毎に別途に設けられるか、あるいは定電圧源２１の一部として構成される。各ＬＥＤ素子２２の発光時の順方向電圧Ｖｆは、３〜４Ｖである。例えば６個のＬＥＤ素子２２を直列接続した構成では、ＬＥＤ群２３の１列全体の順方向電圧Ｖｆは１８乃至２４Ｖである。これらの関係から、定電流駆動素子１０には、印加される直流電圧の値から前記ＬＥＤ群２３の順方向電圧Ｖｆの値を差し引いた値の耐圧設計が求められる。
【００１６】
以下、本発明のＬＥＤ駆動回路における定電流駆動素子１０について詳細に説明する。図２は、定電流駆動素子１０を示す図であり、図２（Ａ）が平面図、図２（Ｂ）が図２（Ａ）のａ−ａ線断面図である。
【００１７】
定電流駆動素子１０は、ｎ＋型半導体基板１と、ｎ型半導体層２と、ｐ型不純物領域３と、第１金属層５と、第２金属層６とを有する。尚、図１（Ａ）では表面の第１金属層の表記を省略している。
【００１８】
半導体基板１は、不純物濃度が１Ｅ１８〜１Ｅ１９ａｔｏｍｓ・ｃｍ−３のｎ＋型シリコン単結晶基板であり、その上にｎ型半導体層２が積層される。ｎ型半導体層２は例えば気相成長法によって形成したエピタキシャル層であり、不純物濃度が１Ｅ１６ａｔｏｍｓ・ｃｍ−３程度以下（好適には１Ｅ１４ａｔｏｍｓ・ｃｍ−３〜１Ｅ１５ａｔｏｍｓ・ｃｍ−３）、であり、厚みｄ１は例えば７０μｍである。
【００１９】
ｐ型不純物領域３は、ｎ型半導体層２表面に設けられる。ｐ型不純物領域３は、例えば平面視でｎ型半導体層２表面においてストライプ状の形状に形成され、互いに平行に複数本設けられる。更にｐ型不純物領域３を囲むｎ型半導体層２の表面には前記ストライプ群を囲むように環状のｐ型不純物領域４が設けられ、前記ストライプ群の両端部でｐ型不純物領域３、４が互いに連結する。
【００２０】
ｐ型不純物領域３、４は例えばボロン（Ｂ）を周知の熱拡散法によって選択的に形成した不純物拡散領域であり、不純物濃度は、例えばピーク値で１Ｅ１７ａｔｏｍｓ・ｃｍ−３〜１Ｅ１８ａｔｏｍｓ・ｃｍ−３程度である。環状のｐ型不純物領域４は、ｎ型半導体層２に広がる空乏層のチップ端部における曲率を緩和する。ここではｐ型不純物領域３、４を一度の拡散工程で形成することにより互いに同じ不純物濃度と拡散深さに形成しているが、拡散工程を別個とすることによって環状のｐ型不純物領域４の不純物濃度と拡散深さをｐ型不純物領域３のそれらより各々高く深く形成することも可能である。
【００２１】
ｐ型不純物領域４とｐ型不純物領域３との間、及び隣り合うｐ型不純物領域３の間はそれぞれ、０．２μｍ〜３０μｍ、好ましくは１μｍ〜１６μｍ程度の間の等しい距離ｔ１で離間する。ｐ型不純物領域３、４の幅ｔ２は２μｍ〜３μｍであり、深さｄ２はいずれも、０．５μｍ〜５μｍの等しい深さに設けられる。
【００２２】
ｎ型半導体層２の表面はシリコン酸化膜９で被覆される。シリコン酸化膜９にはその端部が環状のｐ型不純物領域４に沿うように形成したコンタクトホール９ａが設けられ、コンタクトホール９ａの内側にｐ型不純物層３及びｎ型半導体層２を露出させる。第１金属層５は、ｎ型半導体層２全面に設けられる。すなわち、コンタクトホール９ａ内側に露出した複数のｐ型不純物領域３およびこれらの間に露出したｎ型半導体層２表面とコンタクトする。第１金属層５は環状ｐ型不純物領域４上も覆ってこれともコンタクトする。
【００２３】
第１金属層５は例えばアルミニウムであり、ｐ型不純物領域３、４とオーミック接合を形成し、ｎ型半導体層２とはショットキー接合を形成する。第１金属層５は半導体装置１０の一方の電極となり、第１端子Ｔ１を介して外部の回路と接続する。
【００２４】
ｎ＋型シリコン半導体基板１の裏面には第２金属層６が設けられる。第２金属層６は、例えば、チタン（Ｔｉ）／ニッケル（Ｎｉ）／銀（Ａｇ）の多層構造であり、半導体装置１０の他方の電極となり、第２端子Ｔ２を介して外部の回路と接続する。
【００２５】
環状ｐ型不純物領域４の更に外周には、高濃度の環状ｎ型不純物領域７が設けられ、空乏層の広がりを抑制する。環状ｎ型不純物領域７上には、これと接して環状の第３金属層８が設けられる。
【００２６】
図３は、半導体装置１０の動作を説明する概要図である。図３（Ａ）は図２（Ａ）の一部分を拡大した概要図であり、図３（Ｂ）は、本実施形態の半導体装置１０を説明するための電流−電圧特性図である。
【００２７】
図３（Ａ）を参照して、半導体装置１０は、第１端子Ｔ１を低電位側、第２端子Ｔ２を高電位側に接続して、使用する。第１端子Ｔ１および第２端子Ｔ２の電位差は、例えば１．５Ｖである。半導体装置１０の第１金属層５は低電位側となる第１端子Ｔ１を介して、外部の素子の一端（例えばＬＥＤのカソードＣＡ）に接続される。一方、第２金属層６は高電位側となる第２端子Ｔ２を介して、接地される。
【００２８】
第１金属層５を構成する純粋アルミニウムは、物性的にはｐ型半導体としての電気的特性を示し、不純物濃度を適宜に設定したｎ型半導体層２との間でショットキー接合３０を形成する。この場合、第１金属層５がアノード、ｎ型半導体層２がカソードとして構成される。一方、第１金属層５とｐ型不純物領域３、４との間では、その不純物濃度を適宜設定することでオーミック接合３１を形成する。
【００２９】
今、第１端子Ｔ１に対して接地電位（ＧＮＤ）を印加し、第２端子Ｔ２に対して数Ｖの正の直流電圧を印加すると、ｐ型不純物領域３、４の電位はオーミック接合３１を介して接地電位（ＧＮＤ）となる。一方、ｎ型半導体層２表面のｐ型不純物領域３で挟まれた部分３２の電位は、第１金属層５とｎ型半導体層２との間で形成されたショットキー接合３０が逆バイアス状態となるので、第１金属層５の電位からは分離され、第２金属層６を介して印加された数Ｖの電位が印加される。この結果、ｎ型半導体層２とｐ型不純物層３、４とのＰＮ接合が逆バイアス状態となり、当該ＰＮ接合に空乏層５０が形成される。
【００３０】
図３（Ｂ）において、第１端子Ｔ１と第２端子Ｔ２との電位差ＶＲが、０ＶからＶＲ１までの期間中は、空乏層５０はｐ型不純物領域３で挟まれた部分３２を埋設しない。この状態では、ショットキー接合３０が逆バイアスされた状態であるので、前記電位差に応じたショットキー接合３０のリーク電流に等しい逆方向電流ＩＲが、挟まれた部分３２をチャネルとして第１端子Ｔ１と第２端子Ｔ２との間に流れる。
【００３１】
第２金属層Ｔ２に印加する正の直流電圧を増加して電位差ＶＲをＶＲ１より大としたとき、空乏層５０はｐ型不純物領域３で挟まれた部分３２を埋設し、ソース・ドレイン間のチャネルを遮断する（ピンチオフ）。この状態においても、電位差ＶＲ１によって遮断した、空乏層５０が接触した部分５０ａを通してピンチオフ電流Ｉpが流れる。このピンチオフ電流Ｉｐは、電位差ＶＲの変化に対しては図３（Ｂ）に示したように、略一定となる。
【００３２】
第２金属層Ｔ２に印加する正の直流電圧を更に増加すると、空乏層５０は挟まれた部分３２では殆ど変化しないものの、ｐ型不純物領域３、４の下方には電位差に応じた幅で更に拡大していく。その空乏層５０がｎ＋半導体基板１に達し更に電位差が拡大したとき、あるいはｐ型不純物領域４の側方に広がる空乏層５０の曲率に依存する電界強度を超える電界が加わったとき、空乏層５０が雪崩降伏を起こし、電位差ＶＲ２でブレイクダウンする。
【００３３】
これらの動作は、ｐ型半導体層３をゲート、ｎ型半導体層２をドレイン、ショットキー接合３０により電位が分離された第１金属層５をソースとする接合型電界効果トランジスタ（Ｊ−ＦＥＴ）の、ゲート・ソース短絡動作に等しく、ピンチオフ電流Ｉｐは当該Ｊ−ＦＥＴの飽和電流であるといえる。従って、挟まれた部分３２（チャネル）がピンチオフする電位差ＶＲ１から、空乏層５０がブレイクダウンする電位差ＶＲ２までの期間、この素子はピンチオフ電流Ｉｐで定電流動作を行うことができる。
【００３４】
上記のピンチオフ電流Ｉｐは、ショットキー接合３０の逆方向リーク電流の大きさと、空乏層が接触した部分５０ａの状態に主に依存するものと考えることができる。つまり本実施形態の定電流駆動素子１０は、ｐ型不純物領域３とｎ型半導体層２の不純物濃度およびｐ型不純物領域３の距離ｔ１、深さｄ２を適宜制御することにより、所望の電流値で飽和するピンチオフ電流Ｉｐが得られる。また、ｎ型半導体層２の不純物濃度と厚みｄ２によってブレイクダウン電圧ＶＲ２を主に制御することができる。このブレイクダウン電圧ＶＲ２は、日本国内の照明機器用途であれば、商用ＡＣ１００Ｖからの値でＤＣ４００Ｖを考慮することになり、ＬＣＤバックライト用途などであれば、電源電圧であるＤＣ２４Ｖ等を考慮することになる。
【００３５】
これらにより、ＬＥＤ素子の一端と接地電位ＧＮＤとの間に本実施形態の定電流駆動素子１０を直列に接続するだけで、ＬＥＤ素子を定電流制御できる。従って、簡素で、安価、小型のＬＥＤ駆動回路が実現する。
【００３６】
図４から図６は、本実施形態の定電流駆動素子１０のｐ型不純物領域３およびｎ型半導体層２とピンチオフ電流の関係についてシミュレーションした結果を示す。
【００３７】
シミュレーションでは定電流駆動素子１０として図１に示すストライプ形状のパターンを用い、動作領域即ちコンタクトホール９ａの大きさを１ｍｍ角とし、ピンチオフ電流ＩＲを測定した。図４においてピンチオフ電流は電流密度で示した。
【００３８】
図４は、ｐ型不純物領域３間の距離ｔ１を変化させた場合の、逆方向電圧ＶＲとピンチオフ電流ＩＲの関係を示す。この時のｎ型半導体層２の不純物濃度Ｎは１Ｅ１４ｃｍ−３であり、厚みｄ１が７０μｍであり、ｐ型不純物領域３の深さｄ２が５μｍである。尚、ｐ型不純物領域の不純物濃度はピーク値で１Ｅ１７ａｔｏｍｓ・ｃｍ−３〜１Ｅ１８ａｔｏｍｓ・ｃｍ−３程度とした。
【００３９】
距離ｔ１を１．４μｍ、２μｍ、３μｍ、８μｍ、１２μｍ、１６μｍとすることにより、それぞれ定電流値（ピンチオフ電流値）を、約４０ｍＡ／ｍｍ２から５００ｍＡ／ｍｍ２の間で、制御することができた。
【００４０】
図５は、ｐ型不純物領域３の距離ｔ１を１．４μｍ、深さｄ２を５μｍとし、ｎ型半導体層２の不純物濃度Ｎと深さｄ１を変化させた場合の逆方向電圧ＶＲとピンチオフ電流ＩＲの関係を示す。ｎ型半導体層２は、１Ｅ１４ａｔｏｍｓ・ｃｍ−３、５Ｅ１４ａｔｏｍｓ・ｃｍ−３、１Ｅ１５ａｔｏｍｓ・ｃｍ−３厚の３種類の不純物濃度Ｎについてそれぞれ厚みｄ１を７０μｍと３０μｍとしてシミュレーションした。
【００４１】
また図５は、ｎ型半導体層２の抵抗を４０Ωｃｍ（不純物濃度１Ｅ１４ａｔｏｍｓ・ｃｍ−３）、厚みｄ１を７０μｍ、ｐ型不純物領域３間の距離ｔ１を１．４μｍとし、ｐ型不純物領域３の深さｄ２を、３μｍ、５μｍ、７μｍ、１０μｍ、１２μｍ、１５μｍと変化させてシミュレーションした結果である。
【００４２】
このように、ｎ型半導体層２の不純物濃度Ｎおよび厚みｄ１、ｐ型不純物領域３の深さｄ２および離間距離ｔ１を適宜選択することにより、所望の定電流値を得ることができる。またこれに伴い、耐圧も１０Ｖ程度から１０００Ｖ程度まで確保することができる。半導体業界において実用的なチップサイズは０．３ｍｍ×０．３ｍｍ〜１ｍｍ×１ｍｍ程度とされていること、及びＬＥＤ駆動用途として求められる定電流値が３〜４Ｖ以上で数十ｍＡであること、設計耐圧自体が、日本国内の照明機器用途で考慮すれば４００Ｖ程度であること、などの条件から想定される、単位面積当たりの電流密度の目標が１０ｍＡ／ｍｍ２以上であると考えられるところ、上記のシミュレーション結果は、かかる要求を満足するに十分であることを意味する。
【００４３】
尚、環状ｐ型不純物領域４は、半導体装置１０の耐圧に応じて、ｐ型不純物領域３より高濃度で深く形成されてもよい。また、ｐ型不純物領域３、４の周囲にそれらを取り囲むガードリングを形成しても良い。更には、ｐ型不純物領域３、４の形状はストライプ形状に限られたものではなく、挟まれた部分３２がピンチオフできるパターンであれば良く、従ってｐ型不純物領域３、４が格子状に形成されたパターンでも実現可能である。更に、第1金属５の材質として純粋アルミニウムを用いたが、これに限らずチタン、モリブデン、ニッケルなどの金属及びこれらの合金でも実現可能である。
【００４４】
以上説明したように、ＬＥＤ素子の一端と接地電位ＧＮＤとの間に本実施形態の定電流駆動素子１０を直列に接続するだけで、ＬＥＤ素子を定電流制御した駆動回路が実現できる。また、定電流駆動素子は、実動作領域に限れば、ｎ型基板に対してｐ型不純物領域３を形成するだけでよく、ただ一回の不純物拡散工程ですむので、実デバイスの製造コストも大幅に減じることができる、従って、簡素で、安価、小型のＬＥＤ駆動回路が実現する。
【００４５】
尚、図７に示すように、本実施形態の定電流駆動素子１０をＬＥＤ群２３と定電圧源２１との間に接続することも可能である。
【符号の説明】
【００４６】
１    ｎ＋型シリコン半導体基板
２    ｎ型半導体層
３    ｐ型不純物領域
４    環状ｐ型不純物領域
５    第１金属層
６    第２金属層
１０  定電流駆動素子
２１  定電圧源
２２  ＬＥＤ素子
２３  ＬＥＤ群
２５  発光部
【図１】
2011151053.tif 000003
【図２】
2011151053.tif 000004
【図３】
2011151053.tif 000005
【図４】
2011151053.tif 000006
【図５】
2011151053.tif 000007
【図６】
2011151053.tif 000008
【図７】
2011151053.tif 000009
【図８】
2011151053.tif 000010