(57)【要約】【課題】  走査線に一斉に制御信号が印加されると、走査線とデータ線の間の容量によってデータ線の電位が変動してしまう。【解決手段】  表示素子（ＥＬ）と、駆動回路（５）と、データ線（Ｄ）と、データ線に電圧信号を設定するサンプリングスイッチ（３）と、データ線と交差して配置された走査線（Ｐ０，Ｐ１）と、を備えた表示装置（１０）であって、  駆動回路は、一方の端子がデータ線に接続され、他方の端子が表示素子を駆動する回路部（６）に接続された容量（Ｃ）を含み、  走査線から、駆動回路を順次選択し、データ線の電圧信号を駆動回路の容量に保持するための制御信号と、駆動回路を一斉に選択し、容量に保持された電圧にしたがって表示素子を駆動するための制御信号とが供給され、  駆動回路を一斉に選択する制御信号が供給された後、サンプリングスイッチを通してデータ線に表示素子を駆動するための電圧信号が設定される表示装置。【選択図】  図３
2011170289.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示素子と、前記表示素子を駆動する複数の駆動回路と、前記複数の駆動回路に電圧信号を供給するデータ線と、前記データ線に前記電圧信号を設定するサンプリングスイッチと、前記データ線と交差して配置され、前記複数の駆動回路に制御信号を供給する複数の走査線と、を備えた表示装置であって、
前記複数の駆動回路の各々は、前記表示素子を駆動する回路部と、一方の端子が前記データ線に接続され、他方の端子が前記回路部に接続された容量とを含み、
前記複数の走査線は、前記複数の駆動回路を順次選択し、前記データ線の前記電圧信号を前記複数の駆動回路の各々の前記容量に保持するための制御信号と、前記複数の駆動回路を一斉に選択し、前記容量に保持された電圧にしたがって前記表示素子を駆動するための制御信号と、を前記駆動回路に供給し、
前記複数の走査線から前記複数の駆動回路を一斉に選択する制御信号が供給された後、前記サンプリングスイッチを通して前記データ線に前記表示素子を駆動するための前記電圧信号が設定されることを特徴とする表示装置。
【請求項２】
前記回路部が、ソースが電源に、ドレインが第１のスイッチを介して前記表示素子に、ゲートが前記容量に、それぞれ接続されたトランジスタを含み、前記複数の駆動回路を一斉に選択する制御信号が、前記第１のスイッチをオンさせることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記駆動回路が前記データ線と前記容量の間を接続する第２のスイッチを有し、前記複数の駆動回路を一斉に選択する制御信号が、前記第２のスイッチをオンさせることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記回路部が、前記容量の前記回路部に接続された端子を、前記表示素子に接続するとともに第３のスイッチを介して電源に接続し、前記複数の駆動回路を一斉に選択する制御信号が、前記第３のスイッチをオフさせることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記回路部が、前記容量の前記回路部に接続された端子の電圧を初期化する手段を有することを特徴とする請求項１ないし４のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、特に電流を注入して発光する有機エレクトロルミネッセンス素子（以後、有機ＥＬ素子と言う）を用いた表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置は、平行な複数の走査線とそれらに交差する複数のデータ線との交差部に表示素子と駆動回路からなる画素が配置された構成をもっており、各駆動回路に独立なデータ信号が与えられて、それによって表示素子が駆動される。表示素子は液晶や有機ＥＬ材料から構成され、電圧または電流により発する光が調節される。
【０００３】
データ信号はデータ信号発生回路で生成され、各データ線に出力される。データ信号発生回路は、表示素子がマトリクス配置された領域のすぐ外側に設けられ、データ線に直結される場合もあるが、表示装置の周辺部に取り付けられた集積回路チップ内に設けられ、そこでデータ信号を生成する方式もある。後者の場合、データ信号は、データ信号生成回路の出力端子から各データ線まで、表示領域の外に設けた配線によって伝達される。
【０００４】
データ信号生成回路の回路規模を小さくするために、データ信号生成回路の出力数をデータ線本数の１／ｒ（ｒは２以上の自然数）にし、ｒ本のデータ線に時分割でデータ信号を伝える方式が多くの表示装置で用いられる。データ信号生成回路の出力とデータ線とは１対ｒのサンプリングスイッチで接続され、サンプリングスイッチが順次オンになってデータを伝達する。これにより、データ信号を伝達する配線の占める面積も小さくすることができる。
【０００５】
データ信号生成回路の出力を時分割でデータ線に伝える方式では、データ線にデータ信号が保持される必要がある。データ線は、表示装置が形成される基板上で列方向に延びた導電線で作られ、同じく導電線で作られた行方向の多数の走査線と絶縁層を挟んで交差している。このため、データ線と走査線の交差部に寄生容量が生じ、各データ線はデータ信号を保持するのに十分な容量を持っている。この容量は、データ線Ｄが走査線Ｐと交差したところで生じる寄生容量Ｃｓの総和であり、走査線本数をｎとするとデータ線１本あたりｎ・Ｃｓの大きさになる。寄生容量Ｃｓは、実際に基板上に配置されるデータ線の幅および走査線の幅とその間に挟まれる絶縁層の誘電率で決まるので、その大きさは容易にコントロールできる。
【０００６】
各画素の駆動回路は、走査線から与えられる制御信号によって走査線単位で選択され、データ線からデータ信号を取り込む。取り込まれたデータ信号は駆動回路内に保持され、電圧または電流として表示素子に供給されて表示素子が動作することにより画像が表示される。
【０００７】
データ線と駆動回路の間に直列の容量を設けた有機ＥＬ表示装置が、特許文献１に提案されている。この容量は、データ線の電圧信号を駆動回路に伝える結合容量であるだけでなく、伝えられる電圧信号を保持する保持容量としての機能を兼ね備えている。各駆動回路は、走査線の制御信号により選択されている期間に，それまで保持されていた電圧を消去するためのリセット信号が印加され，容量のデータ線に接続された端子とは反対側の端子の電圧がリセットされる。選択期間が終了すると、電圧がリセットされた端子は、そこから電流がどこにも流れないハイインピーダンス状態になり、その結果、容量にはデータ信号の電位とリセット電位との差電圧が保持される。すべての駆動回路の容量にデータ信号が保持された後、データ線を一定の基準電位にすると、今度は、電圧リセットされた端子がデータ信号に応じた電圧になる。これが駆動トランジスタのゲートに伝えられて、駆動電流が発生し、表示素子に流れて光が発せられることにより、表示が行われる。
【０００８】
特許文献１の表示装置では、走査線は行ごとに２本設けられている。１本は、駆動回路を順次選択して容量端子をリセットするための制御を行い、もう１本は、駆動トランジスタと有機ＥＬ素子の間の電流の同通と遮断とを制御するために設けられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１２２３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
データ線と駆動回路の間にデータ信号を保持する容量を備えた回路方式では、走査線を選択する制御信号を行単位で順次印加して、各行の駆動回路にデータ信号を蓄えた後、データ線を基準電圧に設定する。基準電圧は、データ信号と同じく表示装置の外部で作られ、サンプリングスイッチを介してデータ線に伝えられる。基準電圧に設定された後、サンプリングスイッチが遮断されると、データ線はハイインピーダンス状態になるが、基準電位は、走査線との交差により生じた寄生容量に保持される。
【００１１】
１本のデータ線には多数（ｎ本）の走査線が交差しており、走査線が１本ずつ制御信号を切り替えるときは、データ線の電位はほとんど変動しない。一方、全走査線に一斉に信号が与えられると、走査線とデータ線の間の寄生容量によって、データ線に設定された基準電圧が走査線の制御信号に引きずられて変動する。基準電圧が変動すると、各駆動回路の容量を通じて駆動トランジスタのゲート電位も変動し、表示素子に供給する電圧や電流がデータ信号に対応した値からずれてしまう。この結果、データ信号に忠実な画像が表示できない。
【課題を解決するための手段】
【００１２】
本発明は、複数の表示素子と、前記表示素子を駆動する複数の駆動回路と、前記複数の駆動回路に電圧信号を供給するデータ線と、前記データ線に前記電圧信号を設定するサンプリングスイッチと、前記データ線と交差して配置され、前記複数の駆動回路に制御信号を供給する複数の走査線と、を備えた表示装置であって、
前記複数の駆動回路の各々は、一方の端子が前記データ線に接続され、他方の端子が前記表示素子を駆動する回路部に接続された容量を含み、
前記複数の走査線は、前記複数の駆動回路を順次選択する制御信号と、前記複数の駆動回路を一斉に選択する制御信号とを前記駆動回路に供給し、
前記複数の走査線から前記複数の駆動回路を一斉に選択する制御信号が供給された後、前記サンプリングスイッチを通して前記データ線に前記電圧信号が設定されることを特徴とする。
【発明の効果】
【００１３】
行を一斉に選択する制御信号が供給された後、サンプリングスイッチを通してデータ線に基準電圧が取り込まれるので、データ線に基準電位が設定された後は、走査線の電位が一斉に変化することがない。したがって基準電位が変動して表示画像に影響するのを防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の表示装置の全体ブロック図である。
【図２】本発明の第１の実施例に用いられる画素の構成を示す回路図である。
【図３】第１の実施例の動作を示すタイミングチャートである。
【図４】本発明の第２の実施例に用いられる画素の構成を示す回路図である。
【図５】第２の実施例の動作を示すタイミングチャートである。
【図６】本発明の第３の実施例に用いられる画素の構成を示す回路図である。
【図７】第３の実施例の動作を示すタイミングチャートである。
【図８】本発明の表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
本発明の表示装置に用いられる駆動回路は、直列の容量によってデータ線と接続され、この容量に保持されたデータ信号により表示素子を駆動する。駆動回路にデータ信号を書き込むには、走査線から制御信号を与えて行を順次選択し、保持容量のデータ線側端子にデータ信号の電圧を設定する。このとき、保持容量の他方の端子は、それまでの電圧状態を消去するようにリセットされる。表示素子を駆動するときは、走査線に制御信号を与えて、駆動回路を表示素子を駆動できる状態にするとともに、データ線に映像信号とは別に決められた基準電圧を与える。これによって、駆動回路側の保持容量端子がデータ信号に対応した電圧になり、この電圧にしたがって駆動回路が表示素子に電圧または電流を供給して表示素子を駆動する。書き込みは１行ずつであるが、表示期間は全画素で同時である。書き込みが終了して表示期間に切り替わるとき、走査線に与えられる制御信号は、全行の走査線に一斉に印加される。
【００１６】
データ線には、データ信号と基準電圧が設定されるが、これらの電圧信号は表示装置の外部で作られ、サンプリングスイッチを通してデータ線に設定される。データ線は、走査線との交差によって生じる寄生容量を持っているので、サンプリングスイッチが切れた状態でも電圧が維持される。しかし、全部の走査線が一斉に電圧を変化させるときは、寄生容量を通してデータ線の電位が変動する。
【００１７】
走査線への一斉の制御信号印加によって、データ線の電位が変動して画像に影響が及ぶのを防止するために、本発明は、全行同時に走査線の制御信号レベルを変化させた後にデータ線の電圧を設定する。
【００１８】
以下、本発明を実施例に基づいて説明する。
【実施例１】
【００１９】
図１は、本発明の表示装置の第１の実施例である有機ＥＬ素子を利用した表示装置の構成を示すブロック図である。
【００２０】
表示装置１０の表示領域１には、複数の画素４がマトリクス状に配置されている。マトリクスの行ごとに走査線Ｐ（１）、Ｐ（２）、・・・、Ｐ（ｎ）（ｎは行数）が設けられている。図１では、走査線は各行に１本描いてあるが、以下の実施例に示すように、走査線が各行に複数本の場合もある。マトリクスの列に沿って３ｍ本のデータ線Ｄ１Ａ，Ｄ１Ｂ，Ｄ１Ｃ，Ｄ２Ａ，Ｄ２Ｂ，Ｄ２Ｃ、・・・、ＤｍＡ，ＤｍＢ，ＤｍＣ（ｍは列数の１／３）が設けられている。データ線は、３列が１つの組を形成し、データ線ＤｌＡ（１≦ｌ≦ｍ）にＲ（赤）、データ線ＤｌＢ（１≦ｌ≦ｍ）にＧ（緑）、データ線ＤｌＣ（１≦ｌ≦ｍ）にＢ（青）のデータ信号が与えられる。
【００２１】
表示領域１の左辺に走査線駆動回路２が設けられ、走査線Ｐ（ｋ）（１≦ｋ≦ｎ）に制御信号を供給する。
【００２２】
表示領域１の上辺には、データ線ごとに設けられたサンプリングスイッチ３と、ｍ本のビデオ信号線Ｖ１、および３本のスイッチ制御線Ｖ０が配置されている。サンプリングスイッチ３の各々は薄膜トランジスタであって、ソースがビデオ信号線Ｖ１の１つに接続され、ドレインがデータ線に、ゲートがスイッチ制御線Ｖ０に接続されている。ＲＧＢのデータ線に接続された３つのサンプリングスイッチ３は、順にオン状態になり、１本のビデオ信号線で伝達されるビデオ信号を３本のデータ線のいずれか１本にサンプリングする。
【００２３】
ビデオ信号線Ｖ１は、不図示のビデオ信号生成回路で生成されたビデオ信号Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、・・・、Ｖｉｄｅｏｍ（以下Ｖｉｄｅｏと総称する）を伝達する。スイッチ制御線Ｖ０は、スイッチ３の開閉を制御するスイッチ制御信号ＣＬＡ，ＣＬＢ，ＣＬＣ（以下ＣＬと総称する）を伝達する。
【００２４】
なお、図１の表示装置では、ビデオ信号線がｍ本、スイッチ制御線が３本であるが、サンプリングスイッチ３の構成を変えて、ビデオ信号線をｍ／２本、スイッチ制御線を６本としたり、あるいはその他の本数にすることもできる。
【００２５】
図２は画素４の構成を示す回路図である。画素４は、表示を担う有機ＥＬ素子ＥＬと、それを駆動する駆動回路５から構成されており、駆動回路５は、データ線との間に直列に接続された容量Ｃと、容量Ｃのデータ線と反対側の端子に接続された回路部６とで構成されている。回路部６は、容量Ｃの電圧に応じて有機ＥＬ素子を駆動するために設けられている。
【００２６】
回路部６は、ゲートが容量Ｃのデータ線とは反対側の端子に接続された駆動トランジスタＭ１と、スイッチ動作するトランジスタＭ２、Ｍ３を含んで構成されている。駆動トランジスタＭ１は、ソースが電源線ＶＣＣに接続され、ドレインが第１のスイッチであるトランジスタＭ３の一方の端子に接続される。トランジスタＭ３のもう一方の端子はＥＬ素子の陽極に接続され、ＥＬ素子の陰極は全画素共通に設けられた接地電位ＣＧＮＤに接続される。トランジスタＭ２は、以下で説明するように駆動回路を初期化するための手段であって、走査線Ｐ２によって行単位で制御される。第１のスイッチであるトランジスタＭ３は走査線Ｐ１によって制御され、行ごとに順次、および全駆動回路で一斉にオンになる。駆動トランジスタＭ１は、ゲート−ソース間電圧によってドレイン電流が調節される飽和領域で動作させ、トランジスタＭ２，Ｍ３は、ゲートのＨ（ハイ）レベルとＬ（ロー）レベルによって導通と非導通の２状態を切り替えるスイッチとして、線形領域で動作させる。
【００２７】
駆動回路５には、２本の走査線Ｐ１、Ｐ２と、データ線Ｄと、電源線ＶＣＣとが接続されている。図１では、走査線Ｐを各行に１本として示してあるが、実際には、図２に示すように、各行に２本の走査線Ｐ１、Ｐ２が設けられている。駆動回路５の動作は、走査線Ｐ１、Ｐ２の信号によって行ごとに独立に制御される。
【００２８】
走査線Ｐ１、Ｐ２は、ともに走査線駆動回路２に接続され、走査線駆動回路２で生成された制御信号が供給される。走査線駆動回路２は、各行の画素４を順次選択しデータの書き込みを行う走査用の制御信号を走査線Ｐ１とＰ２に出力するとともに、有機ＥＬ素子に電流を流す経路を開閉して発光と非発光のタイミングを決めるための制御信号を走査線Ｐ１に出力する。
【００２９】
図３は、図２の画素の回路動作を示すタイミングチャートである。上から順に、ｍ本のビデオ信号線Ｖ１の１つによって伝達されるビデオ信号Ｖｉｄｅｏ１、３本のスイッチ制御信号Ｖ０の信号ＣＬＡ、ＣＬＢ、ＣＬＣ、第１行目の走査線Ｐ１（１）とＰ２（１）の制御信号、第ｎ行目の走査線Ｐ１（ｎ），Ｐ２（ｎ）の制御信号を示す。他のビデオ信号線Ｖ１にも、同様のビデオ信号Ｖｉｄｅｏ２からＶｉｄｅｏｍが供給されている。
【００３０】
１回の表示サイクルである１フィールド期間１Ｆは、前半の、データ線Ｄから駆動回路５にデータを取り込む書き込み期間Ｔｗと、後半の、有機ＥＬ素子にデータに応じた電流を供給し発光させる表示期間Ｔｄに分割される。
【００３１】
書き込み期間Ｔｗにおいては、第１行から第ｎ行まで、行単位で順次データが駆動回路に取り込まれる。
【００３２】
時刻ｔ１から時刻ｔ２まで、スイッチ制御信号ＣＬＡがＨレベルになり、データ信号線ＤｌＡ（１≦ｌ≦ｍ）に接続されたスイッチ３が導通状態になる。ビデオ信号Ｖｉｄｅｏ１がＶ１ａになるタイミングでサンプリングされ、データ線Ｄ１Ａに伝達され、データ線の持つ容量Ｃｄに保持される。他のビデオ信号線Ｖ１のビデオ信号（Ｖｉｄｅｏ２、Ｖｉｄｅｏ３、・・・、Ｖｉｄｅｏｍ）も同様にサンプリングされ、データ線ＤｌＡ（２≦ｌ≦ｍ）にそれぞれ保持される。
【００３３】
スイッチ制御信号ＣＬＡがＬレベルに戻った後、時刻ｔ３から時刻ｔ４の期間、スイッチ制御信号ＣＬＢがＨレベルになり、ビデオ信号Ｖｉｄｅｏ１がＶ１ｂのタイミングでサンプリングされ、データ線Ｄ１Ｂに保持される。同様に、時刻ｔ５から時刻ｔ６の期間、スイッチ制御信号ＣＬＣがＨレベルになり、ビデオ信号Ｖｉｄｅｏ１がＶ１ｃのタイミングでサンプリングされ、データ線Ｄ１Ｃに保持される。このようにして、全列のデータ線ＤｌＡ、ＤｌＢ，ＤｌＣ（１≦ｌ≦ｍ）にビデオ信号がデータ信号として保持される。
【００３４】
次いで時刻ｔ７において、第１行の走査線Ｐ１（１）、Ｐ２（１）がＬレベルからＨレベルに切り替わり、トランジスタＭ２、Ｍ３が導通状態になる。駆動トランジスタＭ１は、トランジスタＭ２によってゲートとドレインが短絡状態になり、ドレインはＥＬ素子にも接続された状態になる。この結果、駆動トランジスタＭ１から有機ＥＬ素子ＥＬに電流が流れ、ゲート電位が下がって、駆動トランジスタＭ１はオン状態になる。
【００３５】
時刻ｔ８で、走査線Ｐ２（１）のＨレベルを維持したまま、走査線Ｐ１（１）をＨレベルからＬレベルにすると、トランジスタＭ３が非導通状態になってＥＬ素子への電流供給を停止する。駆動トランジスタＭ１は、ゲートとドレインが短絡状態にあるので、ドレイン電流がトランジスタＭ２を通じて保持容量Ｃに流れ、ゲート電位（ドレイン電位）を上昇させる。ゲート電位の上昇は、ゲート−ソース間電圧が駆動トランジスタＭ１の閾値電圧（Ｖｔｈ）になって駆動トランジスタのドレイン電流が０になると停止し、そのときの電位がゲートに保持されることになる。このｔ７からｔ９までの期間は、駆動回路５のゲートにそれ以前に保持されていた電圧状態を消去し、駆動トランジスタＭ１側の保持容量端子の電圧をデータ信号保持のために初期化する期間である。本実施例の駆動回路５では、駆動トランジスタＭ１が閾値状態になるように初期化される。
【００３６】
この間、データ線Ｄ１Ａは、サンプリングされたデータ信号の電圧Ｖ１ａになっているので、保持容量Ｃには電圧ΔＶ＝ＶＣＣ−Ｖｔｈ−Ｖ１ａが保持される。他のデータ線もそれぞれサンプリングした電圧と閾値電圧の差に相当する電圧が保持される。その状態で時刻ｔ９でＰ２（１）がＬレベルに戻り、第１行の駆動回路５へのデータ書き込みが完了する。
【００３７】
次に、第２行のビデオ信号がビデオ信号線Ｖ１に伝達され、第１行と同様にして、スイッチ制御線ＣＬＡ，ＣＬＢ，ＣＬＣのスイッチ制御信号によるデータ線ＤｌＡ，ＤｌＢ，ＤｌＣへのサンプリングと、走査線Ｐ１（２）、Ｐ２（２）の制御信号による、第２行の駆動回路５へのデータ信号の書き込みが行われる。以下、順次第ｎ行までの書き込みが行われて、書き込み期間Ｔｗが終了する。
【００３８】
書き込み期間Ｔｗの間、走査線Ｐ１、Ｐ２の制御信号Ｐ１（ｋ），Ｐ２（ｋ）（１≦ｋ≦ｎ）は、各行の選択時にＨレベルになるだけで、他の行が選択されている期間はずっとＬレベルである。トランジスタＭ２がオフなので、駆動トランジスタＭ１のゲートとそれに接続された保持容量Ｃの端子はハイインピーダンス状態にあり、電流の流入や流出がない。このため、データ線Ｄの電位が変動しても、保持容量Ｃは電圧ΔＶを保持し続けることになる。また、トランジスタＭ３もオフであるから、データ線電位につられて駆動トランジスタＭ１のゲート電位が変動しても、発光素子ＥＬには電流が流れず、非発光状態が維持される。
【００３９】
次に表示期間Ｔｄの動作について説明する。
【００４０】
表示期間になると、ｍ本のビデオ信号線Ｖ１には、ビデオ信号とは別の基準電圧ＶｒｅｆＡ、ＶｒｅｆＢ，ＶｒｅｆＣが順次伝達されてくる。基準電圧ＶｒｅｆＡ、ＶｒｅｆＢ，ＶｒｅｆＣは、ホワイトバランスが取れるようにそれぞれの値に設定されるが、ｍ本のビデオ信号線Ｖ１については同一の電圧である。
【００４１】
時刻ｔ１０において、全行の第１走査線Ｐ１（１）、Ｐ１（２）、・・・、Ｐ１（ｎ）が同時にＬレベルからＨレベルになる。第２走査線Ｐ２（ｋ）（１≦ｋ≦ｎ）はＬレベルのままである。第１走査線Ｐ１によってすべての駆動回路５が選択され、トランジスタＭ３が全画素一斉に非導通状態から導通状態に変化する。
【００４２】
この状態で、時刻ｔ１０から時刻ｔ１１まではスイッチ制御信号ＣＬＡがＨレベルになり、基準電圧ＶｒｅｆＡがサンプリングされてデータ線ＤｌＡ（１≦ｌ≦ｍ）に保持される。同様に、時刻ｔ１２から時刻ｔ１３まではスイッチ制御信号ＣＬＢがＨレベルになり、基準電圧ＶｒｅｆＢがデータ線ＤｌＢ（１≦ｌ≦ｍ）に保持され、時刻ｔ１４から時刻ｔ１５まではスイッチ制御信号ＣＬＣがＨレベルになり、基準電圧ＶｒｅｆＣがデータ線ＤｌＣ（１≦ｌ≦ｍ）に保持される。
【００４３】
ＣＬＡがＨレベルになり、データ線ＤｌＡ（１≦ｌ≦ｍ）に基準電圧ＶｒｅｆＡが伝達されると、その列の駆動回路５においては、保持容量Ｃの、データ線側の端子が基準電圧ＶｒｅｆＡになる。保持容量Ｃは、書き込み期間Ｔｗ中にデータ線Ｄの電圧信号Ｖ１ａが書き込まれ、電圧ΔＶ＝ＶＣＣ−Ｖｔｈ−Ｖ１ａとして保持しているので、もう一方の端子の電位はＶｒｅｆＡ＋ΔＶになる。この端子は駆動トランジスタＭ１のゲートに接続されているから、結局、駆動トランジスタＭ１のゲート−ソース間電圧は
Ｖｇｓ＝ＶＣＣ−（ＶｒｅｆＡ＋ΔＶ）
＝Ｖｔｈ＋Ｖ１ａ−ＶｒｅｆＡ
となる。書き込まれたデータ信号Ｖ１ａに閾値電圧分を上乗せした電圧がゲート−ソース間にかかるので、閾値電圧のばらつきに影響されず、データ信号Ｖ１ａによって決まるドレイン電流が発生する。データ線ＤｌＢ、ＤｌＣ（１≦ｌ≦ｍ）についても同様である。
【００４４】
データ信号に対応した電圧信号Ｖ１ａは、そのまま駆動トランジスタのゲート−ソース間にかかる電圧として決められているので、基準電圧Ｖｒｅｆの値は本来は０Ｖである。表示画像の輝度を全体に調整するために、基準電圧を０Ｖ以外の値にすることも可能である。また、ホワイトバランスのために、ＶｒｅｆＡ，ＶｒｅｆＢ，ＶｒｅｆＣをそれぞれ別の値に設定することもできる。しかし、定められた基準電圧が意図しない変動を受けると、全体の輝度が変わったり、ホワイトバランスが取れなくなるなどの画像への影響が生じる。
【００４５】
走査線Ｐ１はスイッチ制御信号ＣＬＡと同時にＨレベルになるので、駆動回路５のトランジスタＭ３はオン状態になる。スイッチ制御信号ＣＬＡ、ＣＬＢ，ＣＬＣがそれぞれＨレベルになってデータ線が基準電位Ｖｒｅｆに設定され、駆動トランジスタから電流が供給できる状態になると、直ちに有機ＥＬ素子に電流が流れて発光する。発光は、表示期間Ｔｄの終了時刻ｔ１６にＰ１が一斉にＬレベルに戻るまで継続する。発光期間中は走査線Ｐ１、Ｐ２の電位はＨまたはＬレベルに固定されている。
【００４６】
このように、全行の走査線Ｐ１（１）、Ｐ１（２），・・・、Ｐ１（ｎ）を、一斉に選択して、消灯のためのＬレベルから発光のためのＨレベルに切り替えた後、サンプリングスイッチ３を順次オンにしてデータ線を基準電圧レベルにする。サンプリングスイッチ３がオフになると、データ線Ｄはハイインピーダンス状態になるが、走査線Ｐ２はＨレベルのまま変動しないので、データ線の基準電位が走査線に引きずられて変動することがない。この結果、輝度変動やホワイトバランス変動がない正しい画像が表示される。
【００４７】
サンプリングスイッチ３は、３本のデータ線で順次オンするので、はじめにサンプリングされるデータ線の基準電圧が設定される時点で、走査線の制御信号の立ち上がりが終了している必要がある。本実施例では、走査線Ｐ０，Ｐ１の制御信号の一斉立ち上がりを、はじめにＨレベルになるスイッチ制御線ＣＬＡの立ち上がりと同時刻ｔ１０にしているので、走査線の制御信号が立ち上がった後、サンプリングスイッチによる基準電圧が設定される。つまり上の条件を満たしている。
【００４８】
本実施例においては、書き込み期間Ｔｗの初めにトランジスタＭ２とＭ３がオンすることにより、駆動トランジスタＭ１のゲート電圧にそれまで保持されていた電位が消去され、その後、トランジスタＭ３をオフ、Ｍ２をオンとすることにより駆動トランジスタＭ１が閾値状態にリセットされる。トランジスタＭ２は、駆動回路５の初期化のためのリセットスイッチである。
【００４９】
表示期間には、全行の走査線Ｐ１が一斉にＬレベルからＨレベルに切り替わり、トランジスタＭ３をオンさせて駆動トランジスタＭ１と有機ＥＬ素子ＥＬを接続する。これにより、駆動回路５が有機ＥＬ素子を駆動できる状態になる。この状態でデータ線から基準電圧を与えると、保持容量Ｃを通して回路部６にデータ信号が伝わり、その値に応じて有機ＥＬ素子に電流が供給される。走査線Ｐ２の制御信号は、行ごとに駆動回路を選択するためにのみ供給されるが、走査線Ｐ１の制御信号は、行ごとの選択と、全行一斉の選択との両方の制御信号を供給する。以下、行ごとの選択と、全行一斉の選択との両方の制御信号を供給する走査線Ｐ１を主走査線、行ごとに駆動回路を選択するためにのみ供給される走査線Ｐ２を副走査線と呼んで区別する。
【００５０】
全走査線数のうちの主走査線数の割合は、本実施例では１／２である。この割合が高い駆動回路は、一斉に信号が切り替わる走査線が多いことを意味する。高いと走査線の制御信号がデータ線電位に与える影響が大きくなるから、割合は小さいほうが好ましい。
【００５１】
図３では、主走査線Ｐ１の立ち上がりとスイッチ制御信号ＣＬＡの立ち上がりを同時刻（ｔ１０）にしてあるが、表示期間Ｔｄの中で、主走査線Ｐ１の立ち上がり時刻をスイッチ制御信号ＣＬＡの立ち上がり時刻より早くしてもよい。
【００５２】
ｍ本のビデオ信号線Ｖ１は、基準電圧ＶｒｅｆＡ、ＶｒｅｆＢ、ＶｒｅｆＣを伝達した後、次の書き込み期間になるまではどのような電圧Ｖｘであってもよい。本実施例では、消費電力を節約するために、この期間、基準電圧を発生する回路の電源を切って出力を停止してある。
【００５３】
表示期間Ｔｄ中に、ＣＬＡ，ＣＬＢ，ＣＬＣの信号を複数回印加して、各回で異なる基準電圧Ｖｒｅｆをデータ線に設定してもよい。これによって、１つの表示期間に輝度の異なる画像を表示し、動画のボケを改善することができる。
【００５４】
また、全行の走査線を、偶数行と奇数行などいくつかの組に分けて、組単位で走査線Ｐ１に制御信号を印加して発光させることもできる。このときは、各組の走査線Ｐ１に一斉に制御信号を印加した後、データ線に当該組の発光に合わせた基準電圧を設定する。
【実施例２】
【００５５】
図４は、本発明の第２の実施例である有機ＥＬ表示装置の画素４を示す回路図である。表示装置全体の構成は図１と同じである。図４の駆動回路５は、データ線と保持容量との間に第２のスイッチとして働くトランジスタＭ０を配置し、トランジスタＭ０のゲートに第３の走査線Ｐ０を接続している。保持容量Ｃは、トランジスタＭ０を介してデータ線と接続される。その他の部分は図２と同じであり、説明を省略する。
【００５６】
タイミングチャートを図５に示す。図５は、図３に第３の走査線の制御信号Ｐ０を付け加えたものであり、図３と同じチャートには同じ符号を付した。第２のスイッチであるトランジスタＭ０は、走査線Ｐ０によって制御され、書き込み期間に行順次でオンし、表示期間に全駆動回路で一斉にオンする。
【００５７】
書き込み期間Ｔｗにおいては、ｔ１からｔ８の期間、Ｐ０（１）がＨレベルになり、これによって第１行が選択される。第１行の駆動回路のトランジスタＭ０がオンになって、データ線Ｄと保持容量Ｃとが接続される。第１行の選択期間のなかで、時刻ｔ１からｔ２の間、走査線Ｐ１（１）とＰ２（１）がＨレベルになり、トランジスタＭ２とＭ３がオンになるので、駆動トランジスタＭ１がダイオード接続状態になり、有機ＥＬ素子に電流が流れてゲート電位が下がる。次のｔ２からｔ８までの間は、トランジスタＭ３はオフになるので、駆動トランジスタＭ１のドレイン電流が、保持容量ＣとトランジスタＭ０を通ってデータ線Ｄに流れる。データ線はサンプリングスイッチがオフでハイインピーダンス状態であるが、寄生容量が十分大きいので電位を変えることなく電流を吸収する。この電流により駆動トランジスタＭ１のゲート電位が上昇し、閾値レベルにリセットされる。
【００５８】
この間に、ｔ１−ｔ３の期間にＣＬＡ、ｔ４−ｔ５の期間にＣＬＢ、ｔ６−ｔ７の期間にＣＬＣがＨレベルになってスイッチ３が閉じ、データ線Ｄにデータ信号Ｖ１ａ，Ｖ１ｂ，Ｖ１ｃが設定される。時刻ｔ８で走査線Ｐ０がＬレベルになり、第１行の選択期間が終了する。Ｍ２はオフになるが、１列目の画素の場合、保持容量の両端に、データ電圧ΔＶ＝ＶＣＣ−Ｖｔｈ−Ｖ１ａが保持される。他の列の画素にも同様のデータ電圧が保持される。
【００５９】
次いで第２行が選択されて、同様にデータ電圧が書き込まれる。以下、第ｎ行まで順に書き込みが行われ、書き込み期間が終了する。
【００６０】
表示期間Ｔｄでは、全行のＰ０とＰ１が一斉にＬレベルからＨレベルに切り替わり、トランジスタＭ０とＭ３がオンになる。トランジスタＭ２はオフ状態を維持する。これにより、データ線Ｄが全画素の保持容量Ｃに接続され、回路部６が有機ＥＬ素子を駆動できる状態になる。このようにした後、データ線を基準電圧ＶｒｅｆＡ、ＶｒｅｆＢ、ＶｒｅｆＣに設定すると、保持容量Ｃのデータ線とは反対側の端子にデータ信号が反転した形で伝わる。ゲート−ソース間電圧は、第１行第１列の駆動回路５では、
Ｖｇｓ＝ＶＣＣ−（ＶｒｅｆＡ＋ΔＶ）
＝Ｖｔｈ＋Ｖ１ａ−ＶｒｅｆＡ
となる。この電圧によって有機ＥＬ素子ＥＬが発光する。
【００６１】
本実施例においては、実施例１と同じく、主走査線Ｐ１と副走査線Ｐ２の制御信号により駆動トランジスタＭ１のゲートが閾値電圧にリセットされる。同時に、主走査線Ｐ０の制御信号により、各行の選択期間にデータ線と駆動回路が接続され、非選択期間中はデータ線と駆動回路が切り離される。非選択期間の間、駆動トランジスタＭ１のゲート電位はゲート寄生容量によって保持され、閾値電圧レベルを維持する。表示期間には、全行の主走査線Ｐ１とＰ０が一斉にＬレベルからＨレベルに切り替わり、トランジスタＭ３をオンさせて駆動トランジスタＭ１と有機ＥＬ素子ＥＬを接続する。これにより、回路部６が有機ＥＬ素子を駆動できる状態になる。トランジスタＭ０をオンさせてデータ線と保持容量とを接続すると、保持容量Ｃを通して保持されていたデータ電圧が回路部６に伝わり、回路部６が有機ＥＬ素子を駆動する。
【００６２】
本実施例の駆動回路５では、走査線Ｐ２が副走査線であって、その制御信号は、行ごとに駆動回路を選択するためにのみ供給される。走査線Ｐ０とＰ１は主走査線であって、それらの制御信号は、行ごとの選択と、全行一斉の選択との両方の制御信号を供給する。全走査線数のうちの主走査線数の割合は、本実施例では２／３である。
【実施例３】
【００６３】
図６は、本発明の第３の実施例である有機ＥＬ表示装置の画素４を示す回路図である。表示装置全体の構成は図１と同じである。図６の駆動回路５は、図４の駆動回路５から、トランジスタＭ２と走査線Ｐ２をなくし、さらに、保持容量Ｃの駆動トランジスタ側の端子と電源線ＶＣＣとの間に第３のスイッチとして機能するトランジスタＭ４を設けたものである。トランジスタＭ４はＰチャネル型で、ゲートが第３のトランジスタＭ３と同じ走査線Ｐ１に接続されている。その他の部分は図４と同じである。
【００６４】
図７は、本実施例の表示装置の動作を示すタイミングチャートである。本実施例においては、第３のスイッチであるトランジスタＭ４が、書き込み期間中全駆動回路でオンになり、保持容量Ｃの駆動トランジスタ側の端子をＶＣＣにする。すなわち、トランジスタＭ４は、駆動回路を初期化するリセットスイッチとして働く。また、トランジスタＭ４は、表示期間中に全駆動回路で一斉にオフになり、それによって表示素子が駆動される。
【００６５】
書き込み期間Ｔｗにおいては、第１行選択期間ｔ１−ｔ６の間、スイッチ制御線の制御信号ＣＬＡ、ＣＬＢ、ＣＬＣが順次Ｈレベルになり、データ線にデータ信号Ｖ１ａ、Ｖ１ｂ、Ｖ１ｃがサンプリングされる。同じ期間、走査線Ｐ０（１）がＨレベルになり、第１行の駆動回路５のトランジスタＭ０がオンになり、保持容量Ｃのデータ線側端子がデータ信号の電位になる。書き込み期間中、走査線Ｐ１は終始Ｌレベルにあり、トランジスタＭ４がオン、トランジスタＭ３がオフになっているので、保持容量Ｃのもう一方の端子は電位がＶＣＣに固定されている。このため、第１行の選択期間（ｔ１−ｔ６）終了後は、保持容量Ｃにデータ信号に対応した電圧、第１列の駆動回路５の場合はΔＶ＝ＶＣＣ−Ｖ１ａの電圧、が保持される。以下、同様に、第ｎ行までの書き込みが行われる。
【００６６】
表示期間Ｔｄになると、まず、すべての走査線Ｐ０（ｋ）、Ｐ１（ｋ）（１≦ｋ≦ｎ）が一斉にＬレベルからＨレベルになり、トランジスタＭ４はオフ、トランジスタＭ３がオンになる。保持容量Ｃは、駆動トランジスタＭ１のゲートに接続された側の端子がＶＣＣから切り離されフローティング状態になるが、駆動トランジスタＭ１のゲートにある小さな寄生容量により、ほぼＶＣＣの電位を保持している。その後、スイッチ制御線の制御信号ＣＬＡ、ＣＬＢ、ＣＬＣが順次Ｈレベルになり、データ線に基準電圧ＶｒｅｆＡ，ＶｒｅｆＢ，ＶｒｅｆＣがサンプリングされると、駆動トランジスタＭ１のゲート電位は、第１行第１列の駆動回路では、ΔＶ＋ＶｒｅｆＡとなり、ゲート−ソース間電圧が、
Ｖｇｓ＝ＶＣＣ−（ΔＶ＋ＶｒｅｆＡ）
＝Ｖ１ａ−ＶｒｅｆＡ
となる。他の画素も同様にデータ信号に対応した電圧が設定される。この結果、駆動トランジスタＭ１のドレインから有機ＥＬ素子ＥＬにデータ信号に応じた駆動電流が流れる。本実施例においては、駆動トランジスタのばらつきは無視できる程度であるとして、基準電圧は、駆動トランジスタＭ１の閾値電圧を上乗せした電圧に設定される。
【００６７】
本実施例においては、駆動回路５が、書き込み期間の初めに初期化され、駆動トランジスタＭ１のゲートはＶＣＣにリセットされる。表示期間には、駆動トランジスタと有機ＥＬ素子を接続し、データ線と保持容量とを接続する。これにより、回路部６が有機ＥＬ素子を駆動する状態に切り替えられる。
【００６８】
走査線Ｐ０の制御信号は、行ごとの選択と、全行一斉の選択との両方の制御信号を供給する。走査線Ｐ１は一斉に変化するのみで、列方向に設けてもよい。
【００６９】
図６の画素構成では、保持容量Ｃの駆動トランジスタ側端子と電源線ＶＣＣとの接続が、走査線Ｐ１の制御信号によって、全行一斉に制御されている。これと違って、保持容量Ｃの駆動トランジスタ側端子をＶＣＣに接続してそれまでの状態をリセットする動作を、走査線Ｐ０の制御信号と同期して行ごとに行ってもよい。その場合は、もう１本別の走査線を設けて、書き込み期間Ｔｗの間、トランジスタＭ４を、トランジスタＭ０がオンになるタイミングに合わせて順次オンにし、表示期間Ｔｄは、トランジスタＭ４をオフに保っておく。Ｐ１は列方向に設け、走査線Ｐ０にこの第３の走査線を加えると、主走査線の割合は１／２になる。
【００７０】
本実施例では、図７に示すとおり、表示期間Ｔｄにおける走査線Ｐ０，Ｐ１の立ち上がり時刻を、スイッチ制御信号ＣＬＡの立ち上がり時刻ｔ１０より少し早くしてある。走査線の制御信号の遅延時間が遅延がこの時間差の範囲内であれば、遅延が生じても、走査線の制御信号の切り替わり後に基準電位が設定されるという条件が満たされるから、データ線電位に影響が及ぶのを防ぐことができる。
【００７１】
回路部６は、保持容量Ｃのデータ線とは反対側の端子の電圧にしたがって表示素子を駆動する。実施例１−３では表示素子は有機ＥＬ素子であったが、これを液晶素子に置き換えてもよい。液晶素子は電圧を印加して駆動するので、その場合の回路部６は、図５から駆動トランジスタＭ１とトランジスタＭ５をなくし、容量Ｃのデータ線とは反対側の端子と液晶素子の画素電極とを直結した回路でよい。トランジスタＭ０とＭ４を行ごとに順次オンさせて、データ信号を保持容量に保持し、その後、トランジスタＭ０を一斉にオンさせると、データ信号を反転した電圧信号が液晶素子に印加される。
【実施例４】
【００７２】
上記構成の表示装置を用いて、情報表示装置を構成することができる。この情報表示装置は携帯電話、携帯コンピュータ、デジタルスチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。
【００７３】
図８は、本発明の表示装置を用いたデジタルスチルカメラシステム１１のブロック図である。撮影部１２で撮影した映像、またはメモリ１５に記録された映像は、映像信号処理回路１３で信号処理され、本発明の表示装置である表示パネル１４に表示される。ＣＰＵ１５は、操作部１７からの入力によって、撮影部１２、メモリ１５、および映像信号処理回路１３を制御して、状況に適した撮影、記録、再生、表示を行う。本発明の表示装置は、この他の各種の電子機器の表示部としても利用できる。
【符号の説明】
【００７４】
２  走査線駆動回路
３  サンプリングスイッチ
４  画素
５  駆動回路
６  回路部
１０  表示装置
Ｐ０、Ｐ１、Ｐ２  走査線
Ｍ０，Ｍ１，Ｍ２，Ｍ３，Ｍ４  トランジスタ
Ｃ  保持容量
Ｖ０  スイッチ制御線
Ｖ１  ビデオ信号線
Ｄ  データ線
ＥＬ  有機ＥＬ素子
【図１】
2011170289.tif 000003
【図２】
2011170289.tif 000004
【図３】
2011170289.tif 000005
【図４】
2011170289.tif 000006
【図５】
2011170289.tif 000007
【図６】
2011170289.tif 000008
【図７】
2011170289.tif 000009
【図８】
2011170289.tif 000010