(57)【要約】【課題】端子数の増加を抑止しながら効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供すること。【解決手段】記憶装置１００は、記憶部１３０と、記憶部１３０のアクセスを制御する記憶制御部１２０と、ホスト装置４００との通信処理を行う制御部１１０と、第１〜第ｋ（ｋは２以上の整数）の端子Ｐ１〜Ｐｋとを含む。制御部１１０は、記憶装置１００が接続されていることを通知するための応答信号を、第１〜第ｋの端子Ｐ１〜Ｐｋのうちの第ｉの端子Ｐｉを介して、ホスト装置４００に対して出力する。制御部１１０は、第１〜第ｎ（ｎは２以上の整数）の出力期間のうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）の出力期間において、応答信号をホスト装置４００に対して出力する。【選択図】図２
2011170740.tif 000002
【特許請求の範囲】
【請求項１】
記憶部と、
前記記憶部のアクセスを制御する記憶制御部と、
ホスト装置との通信処理を行う制御部と、
第１の端子〜第ｋ（ｋは２以上の整数）の端子とを含み、
前記制御部は、
当該記憶装置が接続されていることを通知するための応答信号を、前記第１の端子〜前記第ｋの端子のうちの第ｉ（ｉは１≦ｉ≦ｋである整数）の端子を介して、前記ホスト装置に対して出力し、
前記制御部は、
第１の出力期間〜第ｎ（ｎは２以上の整数）の出力期間のうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）の出力期間において、前記応答信号を前記ホスト装置に対して出力することを特徴とする記憶装置。
【請求項２】
請求項１において、
前記制御部は、
動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、
前記応答信号を出力する指示を行う応答部とを含み、
前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第ｍの出力期間において、前記応答信号を出力する指示を行うことを特徴とする記憶装置。
【請求項３】
請求項２において、
前記第１の端子〜前記第ｋの端子は、リセット端子を含み、
前記モード判定部は、
電源投入後の所定の期間において、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである場合に、前記動作モードが前記接続検出モードであると判定することを特徴とする記憶装置。
【請求項４】
請求項２又は３において、
前記応答部は、
前記第ｍの出力期間において、前記第ｉの端子の電圧レベルを高インピーダンス状態から第２の電圧レベルに変化させ、次に前記第２の電圧レベルから第１の電圧レベルに変化させ、
前記第ｍの出力期間以外の期間において、前記第ｉの端子の電圧レベルを高インピーダンス状態に設定することを特徴とする記憶装置。
【請求項５】
請求項２乃至４のいずれかにおいて、
前記応答部は、
内部クロックのカウント処理を行うカウンターと、
前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報に対応する待ち時間値との一致を判定する一致判定部とを含み、
前記応答部は、前記カウント値と前記待ち時間値とが一致した場合に、前記応答信号の出力指示を行うことを特徴とする記憶装置。
【請求項６】
請求項５において、
前記カウンターは、
電源投入後、パワーオンリセットの解除タイミングで、前記内部クロックのカウント処理を開始することを特徴とする記憶装置。
【請求項７】
請求項２乃至６のいずれかにおいて、
前記応答部は、前記第１の端子〜前記第ｋの端子のうちの複数の端子を介して、前記応答信号の出力指示を行うことを特徴とする記憶装置。
【請求項８】
請求項１乃至７のいずれかに記載の記憶装置を含むことを特徴とする基板。
【請求項９】
請求項１乃至７のいずれかに記載の記憶装置を含むことを特徴とする液体容器。
【請求項１０】
請求項１乃至７のいずれかに記載の記憶装置と、
前記ホスト装置とを含むことを特徴とするシステム。
【請求項１１】
第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、
監視部とを含み、
前記監視部は、第１の出力期間〜第ｎの出力期間の各期間において、前記第１の記憶装置〜前記第ｎの記憶装置からの応答信号が出力されたか否かを監視することを特徴とするホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置、基板、液体容器、ホスト装置及びシステム等に関する。
【背景技術】
【０００２】
インクカートリッジ（液体容器）が装着されて用いられるプリンターでは、インクカートリッジが装着されていない状態での印刷処理の実行を防止するために、インクカートリッジの装着の有無を検出することが必要である。
【０００３】
この課題に対して例えば特許文献１には、プリンター及びインクカートリッジに検出端子を設けて、電気的な導通の有無を検出することで、インクカートリッジの装着の有無を検出する手法が開示されている。しかしながらこの手法では、端子数が増加するなどの問題がある。
【０００４】
また、例えば特許文献２には、インク残量を検出するための端子をインクカートリッジの装着の有無の検出に兼用する手法が開示されている。しかしながらこの手法では、インク残量の検出を他の方法に変更した場合でも、端子数を削減することができないなどの問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１４８７０号公報
【特許文献２】特開２００９−２７４４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、端子数の増加を抑止しながら効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、記憶部と、前記記憶部のアクセスを制御する記憶制御部と、ホスト装置との通信処理を行う制御部と、第１の端子〜第ｋ（ｋは２以上の整数）の端子とを含み、前記制御部は、当該記憶装置が接続されていることを通知するための応答信号を、前記第１の端子〜前記第ｋの端子のうちの第ｉ（ｉは１≦ｉ≦ｋである整数）の端子を介して、前記ホスト装置に対して出力し、前記制御部は、第１の出力期間〜第ｎ（ｎは２以上の整数）の出力期間のうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）の出力期間において、前記応答信号を前記ホスト装置に対して出力する記憶装置に関係する。
【０００８】
本発明の一態様によれば、記憶装置が接続されていることを通知するための応答信号を、第１〜第ｋの端子のうちの第ｉの端子を介してホスト装置に対して出力することができるから、接続を検出するための端子を不要することが可能になり、端子数の低減等が可能になる。また、各出力期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの応答信号は、各記憶装置のＩＤ情報に対応する第ｍの出力期間において出力されるから、ホスト装置は、どの記憶装置が接続されていないかを識別することができる。その結果、記憶装置の接続検出を効率良く行うことなどが可能になる。
【０００９】
また本発明の一態様では、前記制御部は、動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、前記応答信号を出力する指示を行う応答部とを含み、前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第ｍの出力期間において、前記応答信号を出力する指示を行ってもよい。
【００１０】
このようにすれば、接続検出モードであると判定された場合に応答信号を出力する指示を行うことができるから、通常通信モードと区別して接続検出のための制御処理を行うことができる。通常通信モードと区別して制御処理を行うことで、記憶部へのアクセスをＩＤ情報に制限することができるから、意図しない記憶データの破壊を防止することなどが可能になる。
【００１１】
また本発明の一態様では、前記第１の端子〜前記第ｋの端子は、リセット端子を含み、前記モード判定部は、電源投入後の所定の期間において、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである場合に、前記動作モードが前記接続検出モードであると判定してもよい。
【００１２】
このようにすれば、電源投入後の所定の期間において、リセット端子の電圧レベルがリセット状態を示す電圧レベルであるか否かによって、動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるから、端子数の低減等が可能になる。
【００１３】
また本発明の一態様では、前記応答部は、前記第ｍの出力期間において、前記第ｉの端子の電圧レベルを高インピーダンス状態から第２の電圧レベルに変化させ、次に第１の電圧レベルに変化させ、前記第ｍの出力期間以外の期間において、前記第ｉの端子の電圧レベルを高インピーダンス状態に設定してもよい。
【００１４】
このようにすれば、記憶装置は、自己のＩＤ情報に対応する第ｍの出力期間において応答信号を出力し、第ｍの出力期間以外の期間において他の記憶装置が出力する応答信号に影響を及ぼさないようにすることができる。
【００１５】
また本発明の一態様では、前記応答部は、内部クロックのカウント処理を行うカウンターと、前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報に対応する待ち時間値との一致を判定する一致判定部とを含み、前記応答部は、前記カウント値と前記待ち時間値とが一致した場合に、前記応答信号の出力指示を行ってもよい。
【００１６】
このようにすれば、ＩＤ情報に対応する待ち時間が経過したタイミングで応答信号を出力することができるから、ＩＤ情報に対応する出力期間において、確実に応答信号を出力することができる。
【００１７】
また本発明の一態様では、前記カウンターは、電源投入後、パワーオンリセットの解除タイミングで、前記内部クロックのカウント処理を開始してもよい。
【００１８】
このようにすれば、パワーオンリセットの解除タイミングで内部クロックのカウント処理が開始されるから、パワーオンリセットの解除タイミングからＩＤ情報に対応する待ち時間が経過したタイミングで、応答信号を出力することができる。その結果、ＩＤ情報に対応する出力期間において、確実に応答信号を出力することができる。
【００１９】
また本発明の一態様では、前記応答部は、前記第１の端子〜前記第ｋの端子のうちの複数の端子を介して、前記応答信号の出力指示を行ってもよい。
【００２０】
このようにすれば、複数の端子について、各端子が電気的に接続されているか否かの検出を行うことができる。
【００２１】
本発明の他の態様は、上記のいずれかに記載の記憶装置を含む基板に関係する。
【００２２】
本発明の他の態様は、上記のいずれかに記載の記憶装置を含む液体容器に関係する。
【００２３】
本発明の他の態様によれば、液体容器に含まれる記憶装置が適正に接続されているか否かを効率良く検出することができるから、液体容器が適正に装着されているか否かを効率良く検出することなどが可能になる。
【００２４】
本発明の他の態様は、上記のいずれかに記載の記憶装置と、前記ホスト装置とを含むシステムに関係する。
【００２５】
本発明の他の態様によれば、記憶装置が適正に接続されているか否かを、ホスト装置が効率良く検出することができるから、システムの信頼性を向上させることなどが可能になる。
【００２６】
本発明の他の態様は、第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、監視部とを含み、前記監視部は、第１の出力期間〜第ｎの出力期間の各期間において、前記第１の記憶装置〜前記第ｎの記憶装置からの応答信号が出力されたか否かを監視するホスト装置に関係する。
【００２７】
本発明の他の態様によれば、第１〜第ｎの出力期間の各出力期間において、応答信号の有無を監視することで記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することなどが可能になる。その結果、記憶装置の接続検出を効率良く行うことなどが可能になる。
【図面の簡単な説明】
【００２８】
【図１】システムの基本的な構成例。
【図２】記憶装置の基本的な構成例。
【図３】図３（Ａ）、図３（Ｂ）は、記憶装置のタイミングチャートの一例。
【図４】モード判定部の動作を説明するフローチャートの一例。
【図５】応答部の基本的な構成例。
【図６】応答部の動作を説明するフローチャートの一例。
【図７】待ち時間値及び応答信号の各期間の長さの一例。
【図８】ＩＤ情報と出力期間との対応関係の一例。
【図９】液体容器の詳細な構成例。
【図１０】図１０（Ａ）、図１０（Ｂ）は、回路基板の詳細な構成例。
【図１１】ホスト装置の基本的な構成例。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
１．システムの基本的な構成例
図１に本実施形態のシステムの基本的な構成例を示す。本実施形態のシステムの基本的な構成例は、第１の記憶装置１００−１〜第ｎ（ｎは２以上の整数）の記憶装置１００−ｎ、記憶装置が実装されるｎ個の基板２００−１〜２００−ｎ、基板を備えるｎ個の液体容器３００−１〜３００−ｎ及びホスト装置４００を含む。なお、本実施形態のシステムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３１】
第１の記憶装置１００−１〜第ｎの記憶装置１００−ｎは、それぞれ第１の端子Ｐ１〜第ｋ（ｋは２以上の整数）の端子Ｐｋ、第１の電源端子ＶＳＳ及び第２の電源端子ＶＤＤを含む。なお、図1では、例としてｋ＝３の場合を示すが、ｋの値は任意である。また後述するように、これらｎ個の記憶装置１００−１〜１００−ｎの各々は、記憶部（例えば不揮発性メモリー等）を含み、それぞれの記憶部にはｎ個の液体容器（例えばインクカートリッジ等）３００−１〜３００−ｎを識別するためのＩＤ（Identification)情報（例えばＩＤ＝１、ＩＤ＝２、ＩＤ＝３など）が記憶されている。ＩＤは、液体容器が収容する液体の色などの種類毎に異なるものが付与される。
【００３２】
各記憶装置は、動作モードとして通常通信モード（通常動作モード）と接続検出モードとを有する。通常通信モードとは、記憶部のデータをホスト装置に送信したり、ホスト装置から受信したデータで記憶部のデータを更新するモードである。接続検出モードとは、ホスト装置が、各記憶装置がホスト装置と接続されているかを検出する際の記憶装置の動作モードである。
【００３３】
各記憶装置は、接続検出モードにおいて、当該記憶装置が接続されていることを通知するための応答信号を、第１〜第ｋの端子Ｐ１〜Ｐｋのうちの第ｉの端子Ｐｉ（ｉは１≦ｉ≦ｋである整数）を介して、ホスト装置４００に対して出力する。この応答信号は、各記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）の出力期間において出力される。
【００３４】
例えば、図１に示すように、第１の記憶装置１００−１のＩＤ情報をＩＤ＝１、第２の記憶装置１００−２のＩＤ情報をＩＤ＝２とした場合に、第１の記憶装置１００−１は第１の出力期間において応答信号を出力し、第２の記憶装置１００−２は第２の出力期間において応答信号を出力する。
【００３５】
ホスト装置４００は、第１のホスト側端子Ｈ１〜第ｋ（ｋは２以上の整数）のホスト側端子Ｈｋを含む。このホスト装置４００は、例えばプリンター本体などであって、後述するように記憶装置１００−１〜１００−ｎからの応答信号によって各記憶装置が接続されているか否か、すなわち液体容器３００−１〜３００−ｎが装着されているか否かを判断することができる。
【００３６】
以上説明したように、本実施形態のシステムによれば、各記憶装置１００は、当該記憶装置が接続されていることを通知するための応答信号を、第１〜第ｋの端子Ｐ１〜Ｐｋのうちの第ｉの端子Ｐｉを介して、ホスト装置４００に対して出力することができる。こうすることで、液体容器３００の有無を検出するための端子が不要になり、端子数を低減することができる。また、各出力期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの応答信号は、各記憶装置のＩＤ情報に対応する第ｍの出力期間において出力されるから、ホスト装置４００は、ｎ個の記憶装置（液体容器）のうちのどの記憶装置（液体容器）が装着されていないかを識別することができる。
【００３７】
また、本実施形態のシステムによれば、各記憶装置１００は、第１〜第ｋの端子Ｐ１〜Ｐｋのうちの複数の端子を介して、ホスト装置４００に対して応答信号を出力することができる。こうすることで、複数の端子について、各端子が電気的に接続されているか否かの検出を行うことができる。
【００３８】
２．記憶装置
図２に、本実施形態の記憶装置１００の基本的な構成例を示す。本実施形態の記憶装置１００は、制御部１１０、記憶制御部１２０、記憶部１３０、リセット端子ＸＲＳＴ（広義には第１の端子Ｐ１）、クロック端子ＳＣＫ（広義には第２の端子Ｐ２）、データ端子ＳＤＡ（広義には第３の端子Ｐ３）を含む。なお、本実施形態の記憶装置１００は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３９】
記憶部１３０は、製造時に書き込まれたＩＤ情報、製造情報や、ホスト装置４００から書き込まれた情報を記憶する。例えばインクカートリッジの場合、記憶部１３０は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置４００から書き込まれる情報としてインクの残量の情報などを記憶する。記憶部１３０は、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成される。
【００４０】
なお、記憶装置１００を識別するＩＤ情報を不揮発性メモリー等の記憶部１３０に記憶することは、必須の構成要件ではない。例えば、ヒューズ素子を用いてＩＤ情報を記憶することが可能であり、或いはロジック回路によりＩＤ情報を出力させることもできる。
【００４１】
記憶制御部１２０は、通常通信モード（通常動作モード）において記憶部１３０のアクセスを制御する。
【００４２】
制御部１１０は、通信部１４０、モード判定部１５０、応答部１６０を含む。通信部１４０はホスト装置４００との通信を行う。モード判定部１５０は、動作モードが通常通信モード（通常動作モード）であるか、接続検出モードであるかを判定する。
【００４３】
通常通信モード（通常動作モード）は、ホスト装置４００と記憶装置１００との間で、インク残量等のデータをやり取りするためのデータ通信を行う動作モードである。
【００４４】
接続検出モードは、記憶装置１００が接続されているか否かを検出するための動作モードである。
【００４５】
モード判定部１５０は、電源投入後の所定の期間（立ち上げ期間）において、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベルである場合に、動作モードが接続検出モードであると判定する。通常通信モードであると判定した場合には、記憶制御部１２０に対する制御信号ＳＣＯＭをアクティブレベルにし、接続検出モードであると判定した場合には、応答部１６０に対する制御信号ＳＤＥＴをアクティブレベルにする。
【００４６】
応答部１６０は、動作モードが接続検出モードであると判定された場合に、通信部１４０に対して、記憶装置が接続されていることを通知するための応答信号を出力する指示を行う。具体的には、モード判定部１５０からの制御信号ＳＤＥＴがアクティブレベルである場合に、応答部１６０は、記憶部１３０に記憶されているＩＤ情報を読み出し、そのＩＤ情報に対応する第ｍの出力期間において、通信部１４０に対して応答信号の出力指示を行う。この応答信号は、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡのうちのいずれかの端子を介して、ホスト装置４００に対して出力される。
【００４７】
内部発振回路１７０は、記憶装置１００の内部クロックを生成し、制御部１１０、記憶制御部１２０、記憶部１３０などに供給する。
【００４８】
パワーオンリセット（ＰＯＲ）回路１８０は、第２の電源電圧ＶＤＤに基づいてパワーオンリセット処理を行う。すなわち、電源が投入されるまでは記憶装置１００をリセット状態にし、電源が投入されたときには記憶装置１００のリセットを解除する。具体的には、パワーオンリセット回路１８０は、ホスト装置４００の電源が投入され、第２の電源電圧ＶＤＤと第１の電源電圧ＶＳＳの差が閾値電圧（所定の電圧）以上となったとき、パワーオンリセット信号ＰＯＲＯＵＴをＨレベル（高電位レベル、広義には第２の電圧レベル）にする。
【００４９】
以上説明したように、本実施形態の記憶装置によれば、当該記憶装置が接続されていることを通知するための応答信号を、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡなどのうちのいずれかの端子（或いは複数の端子）を介して、ホスト装置に対して出力することができる。こうすることで、液体容器の有無を検出するための端子が不要になり、端子数を低減することができる。さらに接続検出モードの場合には、記憶部からＩＤ情報のみを読み出せばよいから、他のデータへのアクセスを禁止（マスク）することで、意図しない記憶内容の破壊等を防止できる。
【００５０】
また、各出力期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの応答信号は、各記憶装置のＩＤ情報に対応する第ｍの出力期間において出力されるから、ホスト装置は、どの記憶装置（液体容器）が装着されていないかを識別することができる。
【００５１】
一方、通常通信モード（通常動作モード）を用いて液体容器の有無を検出する方法では、通信のタイムアウトエラーが発生するまで待たなければならない等の理由で、検出までに時間がかかり、通信中にエラーが発生するおそれが大きくなる。その結果、液体容器が装着されているにもかかわらず、非装着と判断される可能性がある。
【００５２】
図３（Ａ）、図３（Ｂ）は、記憶装置１００のタイミングチャートの一例である。図３（Ａ）は、第２の電源電圧ＶＤＤ、リセット信号（広義にはリセット端子ＸＲＳＴに入力される信号）、クロック信号（広義にはクロック端子ＳＣＫに入力される信号）、データ信号（広義にはデータ端子ＳＤＡに入出力される信号）のタイミングチャートである。なお、図３（Ａ）では、一例としてデータ端子ＳＤＡを介して応答信号を出力する場合を示しているが、上述したように他の端子（例えばクロック端子ＳＣＫ、リセット端子ＸＲＳＴ）を介して応答信号を出力してもよい。また、これら複数の端子を介して応答信号を出力してもよい。
【００５３】
図３（Ａ）に従って、記憶装置１００の動作を説明する。最初に第２の電源電圧ＶＤＤが立ち上がり（図３（Ａ）のＡ１）、ＶＤＤが所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴをＨレベル（高電位レベル、広義には第２の電圧レベル）にして、パワーオンリセットを解除する（図３（Ａ）のＡ２）。
【００５４】
パワーオンリセットが解除されたタイミングを開始タイミングとする所定の期間（立ち上げ期間）ＴＳにおいて、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）を保持している場合に、モード判定部１５０は、動作モードが接続検出モードであると判定する（図３（Ａ）のＡ３）。
【００５５】
モード判定部１５０により、動作モードが接続検出モードであると判定されると、ＩＤ情報読み出し期間ＴＲＭにおいて、応答部１６０により記憶部１３０からＩＤ情報が読み出される。
【００５６】
次に応答部１６０は、読み出されたＩＤ情報に対応する第ｍの出力期間Ｔｍにおいて、応答信号を出力する。具体的には、例えば図３（Ａ）に示すように、ＩＤ＝１である記憶装置１００−１は、第１の出力期間Ｔ１において、応答信号を出力する。そしてＩＤ＝２である記憶装置１００−２は、第２の出力期間Ｔ２において、応答信号を出力する。以下同様に、ＩＤ＝３、４である記憶装置は、第３、第４の出力期間Ｔ３、Ｔ４において、それぞれ応答信号を出力する。
【００５７】
より具体的には、図３（Ａ）に示すように、パワーオンリセットが解除されたタイミング（図３（Ａ）のＡ２）を開始タイミングとする待ち時間ＴＷ（ＴＷ１〜ＴＷ４）の経過後に、各記憶装置は応答信号を順次出力する。すなわち、ＩＤ＝１である記憶装置１００−１は、待ち時間ＴＷ１の経過後に応答信号を出力し、ＩＤ＝２である記憶装置１００−２は、待ち時間ＴＷ２の経過後に応答信号を出力する。以下同様に、ＩＤ＝３、４である記憶装置は、それぞれ待ち時間ＴＷ３、ＴＷ４の経過後に応答信号を出力する。
【００５８】
応答部１６０は、第ｍの出力期間Ｔｍにおいて、応答信号を出力する端子である第ｉの端子Ｐｉの電圧レベルを高インピーダンス状態（Ｈｉ−Ｚ）から第２の電圧レベル（Ｈレベル）に変化させ、次に第１の電圧レベル（Ｌレベル）に変化させる。一方、第ｍの出力期間Ｔｍ以外の期間において、第ｉの端子Ｐｉの電圧レベルを高インピーダンス状態に設定する。このようにすることで、各応答信号を時間的にずらして（時分割して）出力することができるから、どの記憶装置からの応答信号であるかを識別することができ、また各応答信号が干渉することを防止できる。
【００５９】
接続検出が完了した後に、リセット端子ＸＲＳＴの電圧レベルがリセット解除状態を示す電圧レベル（Ｈレベル）に変化し（図３（Ａ）のＡ４）、さらに所定の期間ＴＲにおいてその電圧レベルを保持した場合には、モード判定部１５０は、動作モードが通常通信モードであると判定する（図３（Ａ）のＡ５）。
【００６０】
図３（Ｂ）は、出力期間Ｔｍにおける応答信号の詳細なタイミングチャートである。第ｍの出力期間Ｔｍにおいて、応答信号は、第１の高インピーダンス保持期間ＴＨＺ１において、高インピーダンス状態（Ｈｉ−Ｚ）を保持する。次に第２の電圧レベル（Ｈレベル）に変化し、Ｈレベル保持期間ＴＨにおいてＨレベルを保持する。次に第１の電圧レベル（Ｌレベル）に変化し、Ｌレベル保持期間ＴＬにおいてＬレベルを保持する。そして再び高インピーダンス状態（Ｈｉ−Ｚ）に戻り、第２の高インピーダンス保持期間ＴＨＺ２において、高インピーダンス状態（Ｈｉ−Ｚ）を保持する。
【００６１】
このように応答信号の出力期間Ｔｍ（アクティブ期間ＴＡＣＴ）の前半期間及び後半期間に高インピーダンス状態（Ｈｉ−Ｚ）を保持することで、隣接する２つの出力期間（例えば第２、第３の出力期間）において応答信号が出力された場合に、２つの応答信号が互いに干渉することを防止できる。
【００６２】
図４は、モード判定部１５０の動作を説明するフローチャートの一例である。以下では、図４のフローチャートのステップＢ１〜Ｂ６に従って、モード判定部１５０の動作を説明する。
【００６３】
始めに記憶装置１００に第２の電源ＶＤＤが投入される（ステップＢ１）。次に第２の電源ＶＤＤの電圧値が所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴをＨレベルにして、パワーオンリセットを解除する（ステップＢ２）。こうすることで、記憶回路１００に含まれる各回路が動作を開始する。
【００６４】
次にリセット信号（リセット端子ＸＲＳＴの電圧レベル）が非アクティブレベル（Ｈレベル）であるか否かの判断が行われる（ステップＢ３）。リセット信号が非アクティブレベルでない場合、すなわちリセット信号がアクティブレベル（Ｌレベル）である場合には、所定の立ち上げ期間ＴＳが経過したか否かの判断が行われる（ステップＢ４）。
【００６５】
所定の立ち上げ期間ＴＳが経過した場合には、モード判定部１５０は、動作モードが接続検出モードであると判定する（ステップＢ５）。一方、所定の立ち上げ期間ＴＳが経過していない場合には、ステップＢ３の判断に戻る。
【００６６】
またステップＢ３の判断で、リセット信号が非アクティブレベルである場合には、モード判定部１５０は、動作モードが通常通信モードモードであると判定する（ステップＢ６）。
【００６７】
図５に、応答部１６０の基本的な構成例を示す。応答部１６０は、ＩＤ一致判定部１６１、カウンター１６２、ＩＤ保持部１６３、アクセス制御部１６４、出力部１６５を含む。
【００６８】
ＩＤ一致判定部１６１（広義には一致判定部）は、カウンター１６２のカウント値と記憶部１３０から読み出されたＩＤ情報に対応する待ち時間値ＴＷとの一致を判定する。カウンター１６２は、内部クロックのカウント処理を行う。ＩＤ保持部１６３は、記憶部１３０から読み出されたＩＤ情報の値を保持して、ＩＤ一致判定部１６１に出力する。アクセス制御部１６４は、記憶部１３０にアクセスし、記憶されているＩＤ情報を読み出す。出力部１６５は、ＩＤ一致判定部１６１の判定結果に基づいて、通信部１４０に対して応答信号を出力するための出力指示ＲＳＰを出力する。
【００６９】
応答部１６０は、カウント値と待ち時間値ＴＷとが一致した場合に、応答信号の出力指示を行う。具体的には、例えば前述した図３（Ａ）のタイミングチャートに示すように、パワーオンリセットが解除されたタイミングで（図３（Ａ）のＡ２）、カウンター１６２は内部クロックのカウント処理を開始する。そして所定の立ち上げ期間ＴＳが経過すると、モード判定部１５０は動作モードが接続検出モードであると判定し（図３（Ａ）のＡ３）、制御信号ＳＤＥＴをアクティブレベルに設定する。そうするとアクセス制御部１６４は、ＩＤ情報読み出し期間ＴＲＭにおいて、記憶部１３０からＩＤ情報を読み出し、ＩＤ保持部１６３がそのＩＤ情報を保持する。
【００７０】
そしてＩＤ一致判定部１６１は、カウンター１６２のカウント値とＩＤ情報に対応する待ち時間値ＴＷとが一致するか否かを判定し、一致する場合には出力部１６５から通信部１４０に対して応答信号を出力するための出力指示ＲＳＰを出力する。例えば図３（Ａ）に示すように、ＩＤ＝１である記憶装置は、待ち時間ＴＷ１の経過後に応答信号を出力し、ＩＤ＝２である記憶装置は、待ち時間ＴＷ２の経過後に応答信号を出力する。このようにして、各記憶装置のＩＤ情報に対応する出力期間において、応答信号が出力される。
【００７１】
通信部１４０は、応答部１６０からの出力指示ＲＳＰに基づいて、第１〜第ｋの端子Ｐ１〜Ｐｋのうちの第ｉの端子Ｐｉを介して、ホスト装置４００に対して応答信号を出力する。例えば図５では、リセット端子ＸＲＳＴ（広義には第１の端子Ｐ１）、クロック端子ＳＣＫ（広義には第２の端子Ｐ２）、データ端子ＳＤＡ（広義には第３の端子Ｐ３）のうちのいずれかの端子を介して応答信号を出力する。さらに、これらの端子のうちの複数の端子を介して応答信号を出力することもできる。
【００７２】
図６は、応答部１６０の動作を説明するフローチャートの一例である。以下では、図６のステップＣ１〜Ｃ６に従って、応答部１６０の動作を説明する。
【００７３】
始めにモード判定部１５０の判定に基づいて、接続検出モードがスタートする（ステップＣ１）。次にＩＤ情報読み出し期間ＴＲＭにおいて、記憶部１３０からＩＤ情報が読み出されてＩＤ保持部１６３に保持される（ステップＣ２）。
【００７４】
次にカウンター１６２のカウント値とＩＤ情報に対応する待ち時間値ＴＷとが一致するか否かの判断が行われる（ステップＣ３）。両者が一致する場合には、応答部１６０は通信部１４０に対して応答信号を出力するための出力指示ＲＳＰを出力し、出力指示ＲＳＰに基づいて通信部１４０が応答信号を出力する（ステップＣ４）。そして応答信号を出力した端子が接続されるバスを解放して（ステップＣ５）、接続検出を終了する（ステップＣ６）。
【００７５】
一方、ステップＣ３の判断において、カウント値とＩＤ情報に対応する待ち時間値ＴＷとが一致しない場合には、両者が一致するまでステップＣ３の判断を繰り返す。
【００７６】
図７は、ＩＤ情報に対応する待ち時間値ＴＷ及び応答信号の各期間（ＴＨＺ１、ＴＨ、ＴＬ、ＴＨＺ２、ＴＡＣＴ）の長さの一例である。図３（Ａ）に示したように、待ち時間値ＴＷ（ＴＷ１〜ＴＷ４）は、パワーオンリセットが解除されたタイミングから応答信号の出力期間Ｔｍが開始されるまでの時間値である。また、図３（Ｂ）に示したように、第１の高インピーダンス保持期間ＴＨＺ１は、出力期間（アクティブ期間ＴＡＣＴ）の前半において高インピーダンス状態（Ｈｉ−Ｚ）を保持する期間であり、Ｈレベル保持期間ＴＨ及びＬレベル保持期間ＴＬは、それぞれＨレベル、Ｌレベルを保持する期間である。第２の高インピーダンス保持期間ＴＨＺ２は、出力期間（アクティブ期間ＴＡＣＴ）の後半において高インピーダンス状態（Ｈｉ−Ｚ）を保持する期間である。
【００７７】
例えば、ＩＤ情報がＩＤ＝１である場合には、対応する待ち時間値ＴＷ１は１ｍｓであり、ＩＤ＝２である場合には、対応する待ち時間値ＴＷ２は１１ｍｓである。以下同様に、ＩＤ＝３、４に対応する待ち時間値ＴＷ３、ＴＷ４は、それぞれ２１ｍｓ、３１ｍｓである。また、各応答信号のアクティブ期間ＴＡＣＴの長さは１０ｍｓであって、ＴＨＺ１の長さは４．９ｍｓ、ＴＨの長さは０．１ｍｓ、ＴＬの長さは０．２ｍｓ、ＴＨＺ２の長さは４．８ｍｓである。
【００７８】
このようにすることで、１０ｍｓの時間間隔で各出力期間（アクティブ期間）ＴＡＣＴを設けることができる。また、高インピーダンス保持期間ＴＨＺ１、ＴＨＺ２の長さを、Ｈレベル、Ｌレベル保持期間ＴＨ、ＴＬの長さよりも十分に長く設定することで、隣接する２つの出力期間において応答信号が出力された場合に、２つの応答信号が互いに干渉することを防止できる。例えば内部クロックを生成する内部発振回路１７０をリングオシレーター等で構成した場合に、トランジスターの特性ばらつきなどにより、記憶装置間で発振周波数（内部クロック周波数）のばらつきが生じる可能性がある。また、パワーオンリセットが解除されるタイミングも、トランジスターの特性ばらつきなどにより、記憶装置間でばらつきが生じる可能性がある。こうした場合でも、上記のように高インピーダンス保持期間を十分長く設定することで、隣接する２つの応答信号が干渉することを防止できる。
【００７９】
なお、ＩＤ情報はＩＤ＝１〜４に限定されるものではなく、ＩＤ＝５又は６以上の値を用いてもよい。その場合には、例えば待ち時間値ＴＷ５、ＴＷ６、・・・を４１ｍｓ、５１ｍｓ、・・・に設定すればよい。
【００８０】
本実施形態の記憶装置１００及び液体容器３００によれば、ＩＤ情報を液体容器（インクカートリッジなど）のインク色に対応させることができる。例えば、ＩＤ＝１〜４をそれぞれインクカートリッジの４色（黒、シアン、マゼンタ、イエロー）に対応させることができる。
【００８１】
図８に、ＩＤ情報と出力期間との対応関係の一例を示す。図９には、１つの液体容器（インクカートリッジ）が１色の液体（インクなど）を格納する単色型液体容器の場合と、１つの液体容器が複数色の液体を格納する一体型液体容器の場合とについて示す。
【００８２】
例えば単色型を用いる場合には、上述したようにＩＤ＝１〜４を各色（黒、シアン、マゼンタ、イエロー）の液体容器に対応させ、出力期間Ｔ１〜Ｔ４において応答信号を出力することができる。また、４色一体型を用いる場合には、ＩＤ情報をＩＤ＝７とし、出力期間Ｔ１〜Ｔ４において応答信号を出力することができる。また、黒色の単色型とカラー一体型とを併用する場合には、黒色の単色型のＩＤ情報をＩＤ＝１として出力期間Ｔ１において応答信号を出力し、カラー一体型のＩＤ情報をＩＤ＝６として、出力期間Ｔ２〜Ｔ４において応答信号を出力することができる。
【００８３】
以上説明したように、本実施形態の記憶装置１００によれば、応答部１６０は、第１〜第ｎの出力期間Ｔ１〜Ｔｎのうちの複数の出力期間において、応答信号の出力指示を行うことができる。また本実施形態の液体容器３００によれば、液体容器３００が複数色の液体を格納する場合に、第１〜第ｎの出力期間Ｔ１〜Ｔｎのうちの複数色に対応する複数の出力期間において、応答信号を出力することができる。こうすることで、第１〜第ｎの出力期間をｎ色のインクと各々対応させることができるから、インクカートリッジが単色型であっても、一体型であっても、ホスト装置のファームウェアを変更することなく対応することが可能になる。
【００８４】
３．基板及び液体容器
次に、上述した本実施形態の記憶装置１００が設けられた液体容器３００の詳細な構成例について、図９を用いて説明する。なお以下では、ホスト装置４００がインクジェット方式のプリンターであり、液体容器３００がインクカートリッジであり、基板２００が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー／ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。
【００８５】
図９に示すインクカートリッジ３００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ３００には、インク室に連通するインク供給口３４０が設けられる。このインク供給口３４０は、インクカートリッジ３００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
【００８６】
インクカートリッジ３００は、回路基板２００（広義には基板）を含む。回路基板２００には、本実施形態の記憶装置１００が設けられ、データの記憶やホスト装置４００とのデータ送受信を行う。回路基板２００は、例えばプリント基板により実現され、インクカートリッジ３００の表面に設けられる。回路基板２００には、第２の電源端子ＶＤＤ等の端子が設けられる。そして、インクカートリッジ３００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。
【００８７】
図１０（Ａ）、図１０（Ｂ）に、本実施形態の記憶装置１００が設けられた回路基板２００の詳細な構成例を示す。図１０（Ａ）に示すように、回路基板２００の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、第１の電源端子ＶＳＳ、第２の電源端子ＶＤＤ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板２００に設けられた図示しない配線パターン層やスルホールを介して、記憶装置１００に接続される。
【００８８】
図１０（Ｂ）に示すように、回路基板２００の裏面（プリンターと接続される面の裏側の面）には、本実施形態の記憶装置１００が設けられる。記憶装置１００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置１００には、インク又はインクカートリッジ３００に関連する種々のデータが格納され、例えば、インクカートリッジ３００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ３００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ３００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
【００８９】
４．ホスト装置
図１１に、本実施形態のホスト装置４００の基本的な構成例を示す。ホスト装置４００は、例えばプリンター本体であって、電源供給部４１０、通信処理部４２０、監視部４３０、ホスト制御部４４０、表示部４５０、表示制御部４６０を含む。さらにホスト装置４００は、第１〜第ｋ（ｋは２以上の整数）のホスト側端子Ｈ１〜Ｈｋを含む。具体的には、例えば図１１に示すように、ホスト側リセット端子ＨＲＳＴ（広義には第１のホスト側端子Ｈ１）、ホスト側クロック端子ＨＣＫ（広義には第２のホスト側端子Ｈ２）、ホスト側データ端子ＨＤＡ（広義には第３のホスト側端子Ｈ３）、第１のホスト側電源端子ＨＶＳＳ及び第２のホスト側電源端子ＨＶＤＤを含む。
【００９０】
電源供給部４１０は、第１〜第ｎの記憶装置１００−１〜１００−ｎに対して電源を供給する。通信処理部４２０は、第１〜第ｋのホスト側端子、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡを介して、第１〜第ｎの記憶装置１００−１〜１００−ｎとの通信処理を行う。
【００９１】
監視部４３０は、第１〜第ｎの出力期間Ｔ１〜Ｔｎの各期間において、第１〜第ｎの記憶装置１００−１〜１００−ｎからの応答信号が出力されたか否かを監視する。
【００９２】
ホスト制御部４４０は、電源供給部４１０、通信処理部４２０、監視部４３０及び表示部４５０のそれぞれの制御処理を行う。
【００９３】
表示部４５０は、例えばＬＣＤ（液晶ディスプレイ）等であって、ホスト装置４００（プリンター）の操作画面、動作状態、エラーメッセージ等を表示する。接続検出モードにおいては、表示部４５０は、監視部４３０の監視結果に基づいて、接続検出結果を表示する。
【００９４】
表示制御部４６０は、接続検出結果を表示部４５０に表示する制御を行う。この表示制御部４６０は、公知の表示コントローラーなどにより実現される。
【００９５】
以上説明したように、本実施形態の記憶装置、ホスト装置等によれば、当該記憶装置が接続されていることを通知するための応答信号を、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡなどのうちのいずれかの端子（或いは複数の端子）を介して、ホスト装置に対して出力することができる。こうすることで、液体容器の有無を検出するための端子が不要になり、端子数を低減することができる。また、複数の端子を介して応答信号を出力することで、各端子が電気的に接続されているか否かの検出を行うことができる。
【００９６】
また、各出力期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの応答信号は、各記憶装置のＩＤ情報に対応する第ｍの出力期間において出力されるから、ホスト装置は、どの記憶装置（液体容器）が装着されていないかを識別することができる。
【００９７】
また接続検出モードの場合には、記憶部からＩＤ情報のみを読み出せばよいから、他のデータへのアクセスを禁止（マスク）することで、意図しない記憶内容の破壊等を防止できる。
【００９８】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の電圧レベル、第２の電圧レベル）と共に記載された用語（Ｌレベル、Ｈレベル）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また記憶装置、基板、液体容器、ホスト装置及びシステムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９９】
１００  記憶装置、１１０  制御部、１２０  記憶制御部、１３０  記憶部、
１４０  通信部、１５０  モード判定部、１６０  応答部、１６１  ＩＤ一致判定部、
１６２  カウンター、１６３  ＩＤ保持部、１６４  アクセス制御部、１６５  出力部、
１７０  内部発振回路、１８０  パワーオンリセット回路、２００  基板、
３００  液体容器、３４０  インク供給口、４００  ホスト装置、４１０  電源供給部、
４２０  通信処理部、４３０  監視部、４４０  ホスト制御部、４５０  表示部、
４６０  表示制御部
ＳＣＫ  クロック端子、ＳＤＡ  データ端子、ＳＣＯＭ、ＳＤＥＴ  制御信号、
ＶＤＤ  第２の電源端子、ＶＳＳ  第１の電源端子、ＸＲＳＴ  リセット端子
【図１】
2011170740.tif 000003
【図２】
2011170740.tif 000004
【図３】
2011170740.tif 000005
【図４】
2011170740.tif 000006
【図５】
2011170740.tif 000007
【図６】
2011170740.tif 000008
【図７】
2011170740.tif 000009
【図８】
2011170740.tif 000010
【図９】
2011170740.tif 000011
【図１０】
2011170740.tif 000012
【図１１】
2011170740.tif 000013