(57)【要約】【課題】本発明は、３マスク工程による液晶表示装置用アレイ基板で島状に半導体層を構成することにより、マスク数の減少と信頼性を向上する。また、マスク数の減少のために３マスク工程で液晶表示装置用アレイ基板を製作する過程で、リフトオフ工程による不良を最小化することができる。【解決手段】本発明は液晶表示装置及びその製造方法に係り、３マスク工程の核心工程であるリフトオフ工程時スパターリング法を利用して保護膜パターンを形成することによってリフトオフ不良を最小化する。また、アクティブ及びオーミックコンタクト層を含む半導体層をデータ配線、ソース及びドレイン電極と別個のマスクを利用して島状にゲート電極内に形成することによって漏れ電流を防止する。【選択図】図３
2011170387.tif 000002
【特許請求の範囲】
【請求項１】
基板上部に、ゲート配線と、前記ゲート配線に連結されるゲート電極と、前記ゲート配線の一端のゲートパッドとを形成する第１マスク工程段階と；
前記ゲート配線、ゲート電極及びゲートパッド上部にゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に、その境界が前記ゲート電極内に配置される半導体層を形成する第２マスク工程段階と；
前記ゲート配線と交差するデータ配線と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されるドレイン電極と、前記ドレイン電極から延長される画素電極と、前記ゲートパッドに接触するゲートパッド電極と、前記データ配線に連結されるデータパッド電極とを形成して、前記データ配線、ソース電極及びドレイン電極上部に保護パターンを形成する第３マスク工程段階とを含み、
前記第３マスク工程段階は、
前記半導体層上部に第１及び第２導電物質層を連続的に形成する段階と；
前記第２導電物質層上部に、第１部分と、前記第１部分より大きい厚さを有する第２部分を含んで、前記ゲート電極に対応する前記第２導電物質層を露出する第１感光パターンを形成する段階と；
前記第１感光パターンをエッチングマスクとして利用して前記第２導電物質層と前記第１導電物質層をエッチングして、前記データ配線と、前記ソース電極と、前記ドレイン電極と、画素電極パターンとを形成する段階と；
前記第１感光パターンを部分的に除去して、前記画素電極パターンに対応する第２感光パターンを形成する段階と；
前記第２感光パターン、データ配線、ソース電極及びデータ電極上部に保護層を形成する段階と；
前記第２感光パターンと、前記第２感光パターン上部の保護層とを除去して保護パターンを形成する段階と；
前記画素電極パターンの前記第２導電物質層を除去して前記画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項２】
前記保護パターンはスパターリング法によって形成されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項３】
前記第１感光パターンを形成する段階は、
前記第２導電物質層上部に感光層を形成する段階と；
前記感光層上部に、前記半導体層の中央部に対応する透過部と、前記画素電極に対応する遮断部と、前記データ配線、ソース電極及びドレイン電極に対応して、透過率が前記遮断部より大きくて前記透過部より小さい半透過部を含むマスクを配置する段階と；
前記マスクを介して前記感光層を露光する段階と；
前記感光層を現像して前記第１感光パターンを形成する段階とを含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項４】
前記第１マスク工程段階は、前記基板上部にデータパッドを形成する段階をさらに含み、そして、
前記第２マスク工程段階は、前記ゲート絶縁膜にデータパッドコンタクトホールを形成する段階をさらに含み、
前記データパッド電極は、前記データパッドコンタクトホールを介して前記データパッドと接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項５】
前記第２マスク工程段階は、
前記ゲート絶縁膜上部に純粋シリコーン層及び不純物シリコーン層を連続的に形成する段階と；
前記不純物シリコーン層上部に、第１部分と、前記第１部分より大きい厚さを有する第２部分を含んで、前記ゲートパッド及びデータパッドに対応するゲート絶縁膜を露出する第１感光パターンを形成する段階と；
前記第１感光パターンをエッチングマスクとして利用して前記不純物シリコーン層と前記純粋シリコーン層をパターニングする段階と；
前記第１感光パターンを部分的に除去して前記ゲート電極に対応する第２感光パターンを形成する段階と；
前記第２感光パターンをエッチングマスクとして利用して前記不純物シリコーン層、純粋シリコーン層及びゲート絶縁膜をパターニングして前記半導体層を形成し、前記ゲートパッドを露出するゲートパッドコンタクトホールを前記ゲート絶縁膜に形成する段階とをさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項６】
前記第１感光パターンを形成する段階は、
前記不純物シリコーン層上部に感光層を形成する段階と；
前記感光層上部に、前記ゲートパッド及びデータパッドに対応する透過部と、前記ゲート電極に対応する遮断部と、透過率が前記遮断部より大きくて前記透過部より小さい半透過部を含むマスクを配置する段階と；
前記マスクを介して前記感光層を露光する段階と；
前記感光層を現像して前記第１感光パターンを形成する段階とを含むことを特徴とする請求項５に記載の液晶表示装置用アレイ基板の製造方法。
【請求項７】
前記第１マスク工程段階を通じて、前記基板上部に共通配線を形成する段階と；
前記第３マスク工程段階を通じて共通電極を形成する段階とをさらに含み、前記共通電極は、前記共通配線に連結され、前記画素領域で前記画素電極と交互に配置されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項８】
前記第２マスク工程段階は、前記共通配線を露出する共通コンタクトホールを、前記ゲート絶縁膜に形成する段階をさらに含むことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項９】
基板上部に、ゲート配線と、前記ゲート配線に連結されるゲート電極と、前記ゲート配線の一端のゲートパッドとを形成する第１マスク工程段階と；
前記ゲート配線、ゲート電極及びゲートパッド上部にゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に、その境界が前記ゲート電極内に配置される半導体層を形成する第２マスク工程段階と；
前記ゲート配線と交差するデータ配線と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されるドレイン電極と、前記ドレイン電極から延長される画素電極と、前記ゲートパッドに接触するゲートパッド電極と、前記データ配線に連結されるデータパッド電極とを形成して、前記データ配線、ソース電極及びドレイン電極上部に保護パターンを形成する第３マスク工程段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に係り、詳細には３マスク工程の核心工程であるリフトオフ工程時スパターリング法を利用して保護膜パターンを形成することを介してリフトオフ不良を最小化することに関する。
【背景技術】
【０００２】
一般的に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は構造が細くて長いため分子の配列に方向性を有しており、人為的に液晶に電界を印加して分子配列の方向を制御することができる。
【０００３】
したがって、前記液晶の分子配列方向を任意に調節すると、液晶の分子配列が変わり、光学的異方性によって前記液晶の分子配列方向に光が屈折して画像情報を表現することができる。
【０００４】
現在、薄膜トランジスタと前記薄膜トランジスタに連結された画素電極とがマトリックス方式で配列されたアクティブマトリックス液晶表示装置（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＬＣＤ：ＡＭ−ＬＣＤ）は、解像度及び動映像具現能力が優秀であって、最も注目されている。
【０００５】
以下、添付した図面を参照して、従来の４マスク工程による液晶表示装置用アレイ基板について説明する。
【０００６】
図１は、従来の液晶表示装置用アレイ基板の単位画素を示した平面図である。
【０００７】
図示したように、基板１０上に一方向にその終端にゲートパッド５２を有するゲート配線２０と、前記ゲート配線２０から延長されたゲート電極２５とが構成される。
【０００８】
前記ゲート配線２０と垂直交差して画素領域（Ｐ）を定義し、その終端にデータパッド６２を有するデータ配線３０と、前記データ配線３０から延長されたソース電極３２と、前記ソース電極３２と離隔されたドレイン電極３４とが構成される。
【０００９】
この時、前記ゲートパッド５２は、ゲートパッドコンタクトホール（ＣＨ２）を介してゲートパッド電極５４と、そして前記データパッド６２はデータパッドコンタクトホール（ＣＨ３）を介してデータパッド電極６４とそれぞれ接触する。
【００１０】
前記ゲート配線２０とデータ配線３０との交差地点に薄膜トランジスタ（Ｔ）が構成されるので、前記薄膜トランジスタ（Ｔ）は、ゲート電極２５と、前記ゲート電極２５とその一部が重なった半導体層（図２Ｉの４２）と、前記半導体層と接触して互いに離隔されたソース及びドレイン電極３２、３４とを含んで構成される。
【００１１】
前記半導体層は、純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成されたアクティブ層４０と、不純物非晶質シリコーン（ｎ＋ａ−Ｓｉ：Ｈ）で構成されたオーミックコンタクト層（図２Ｉの４１）とを含む。
【００１２】
この時、前記半導体層は、データ配線３０とソース及びドレイン電極３２、３４の下部で同一パターンで延長構成され、特に前記アクティブ層４０は、データ配線３０とソース及びドレイン電極３２、３４の下部でその一部が外部に突出した構造を有する。
【００１３】
そして、前記ソース及びドレイン電極３２、３４の離隔された間に露出されたオーミックコンタクト層（図示せず）を除去してその下部のアクティブ層４０を露出することによって、この部分をチャネルで活用する。
【００１４】
前記ドレイン電極３４に対応した保護膜（図示せず）の一部が除去されたドレインコンタクトホール（ＣＨ１）を介して前記ドレイン電極３４と接触した画素電極７０が画素領域（Ｐ）に構成される。
【００１５】
この時、前記画素電極７０は前段のゲート配線２０と重なるように延長構成して、前記前段のゲート配線２０を第１電極として、これと重なった画素電極７０を第２電極とするストレージキャパシタ（Ｃｓｔ）が構成される。
【００１６】
以下、添付した図面を参照して、従来の４マスク工程による液晶表示装置用アレイ基板の製造方法について説明する。
【００１７】
図２Ａないし図２Ｉは図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図である。
【００１８】
図２Ａは第１マスク工程段階を示した断面図である。
【００１９】
図２Ａに示したように、基板１０上に銅（Ｃｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つでゲート金属層（図示せず）を形成してこれをパターニングすると、ゲート配線２０と、前記ゲート配線２０から延長されたゲート電極２５と、前記ゲート配線２０の一端のゲートパッド領域（ＧＰ）にはゲートパッド５２が形成される。
【００２０】
次に、前記ゲート電極２５、ゲート配線２０とゲートパッド５２が形成された基板１０上部全面に窒化シリコーン（ＳｉＮｘ）と酸化シリコーン（ＳｉＯ２）等のような無機絶縁物質グループのうちから選択された一つでゲート絶縁膜４５が形成される。
【００２１】
図２Ｂないし図２Ｇは第２マスク工程段階を示した断面図である。
【００２２】
図２Ｂに示したように、前記ゲート絶縁膜４５が形成された基板１０上に純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成された純粋非晶質シリコーン層４０ａを形成して、前記純粋非晶質シリコーン層４０ａ上に不純物非晶質シリコーン層４１ａを形成する。
【００２３】
この時、一例で前記純粋及び不純物非晶質シリコーン層４０ａ、４１ａはプラズマ化学気相蒸着法で前記ゲート絶縁膜４５と同じチャンバー内で連続的に形成することができる。
【００２４】
次に、前記純粋及び不純物非晶質シリコーン層４０ａ、４１ａが形成された基板１０上に前述した導電性金属グループのうちから選択された一つを蒸着してソース及びドレイン金属層７５を形成する。
【００２５】
ここで、前記ゲート絶縁膜４５上には純粋及び不純物非晶質シリコーン層４０ａ、４１ａとソース及びドレイン金属層７５が連続的に積層された状態である。
【００２６】
図２Ｃに示したように、前述した純粋及び不純物非晶質シリコーン層４０ａ、４１ａとソース及びドレイン金属層７５が形成された基板１０上にフォトレジストを塗布して感光層８０を形成して、これと離隔された上部に透過部（Ａ）、半透過部（Ｂ）及び遮断部（Ｃ）で構成されたハーフトーンマスク（ＨＴＭ）を整列する段階を行う。
【００２７】
前記ハーフトーンマスク（ＨＴＭ）は、前記半透過部（Ｂ）に半透明膜を形成して光の強度を低めたり光の透過量を低めて、前記感光層８０を不完全露光する機能を有する。この時、前記ハーフトーンマスク（ＨＴＭ）以外に、前記半透過部（Ｂ）にスリット形状を設けて光の透過量を調節するスリットマスクを利用することができる。
【００２８】
また、前記遮断部（Ｃ）は光を完全に遮断する機能を有し、前記透過部（Ａ）は、光を透過させて、光に露出した感光層８０が化学的変化を起こして完全露光されることができるようにする機能をする。
【００２９】
この時、前記ゲート電極２５の両端には遮断部（Ｃ）が位置するようにし、前記遮断部（Ｃ）の間には半透過部（Ｂ）が位置するようにし、後述するデータ配線（図２Ｅの３０）に対応する領域及びデータパッド領域（ＤＰ）には遮断部（Ｃ）が位置するようにし、そしてこれを除いた残り領域には透過部（Ａ）が位置するようにする。
【００３０】
次に、前述したハーフトーンマスク（ＨＴＭ）と離隔された上部で露光及び現像する工程を行う。
【００３１】
図２Ｄに示したように、前述した露光及び現像する工程を行うと、前記ゲート電極２５に対応する両遮断部（図２ＣのＣ）に対応した感光層（図２Ｃの８０）はそのまま存在して、前記両遮断部（図２ＣのＣ）間の半透過部（図２ＣのＢ）に対応した感光層（図２Ｃの８０）は半分程度が除去されて第１感光パターン８２が残される。
【００３２】
そして、後述するデータ配線（図２Ｅの３０）及びデータパッド領域（ＤＰ）に対応した感光層（図２Ｃの８０）はそのまま存在して第２及び第３感光パターン８４、８６がそれぞれ残されて、これを除いた全領域の感光層（図２Ｃの８０）は全て除去されてその下部のソース及びドレイン金属層７５が露出される。
【００３３】
次に、前記第１ないし第３感光パターン８２、８４、８６をマスクとして利用して、前記露出したソース及びドレイン金属層７５をパターニングする段階を行う。
【００３４】
図２Ｅに示したように、前述したソース及びドレイン金属層（図２Ｄの７５）をパターニングする段階を行うと、前記ゲート電極２５に対応するソース及びドレイン金属パターン７２と、データ配線３０と、データ配線の終端のデータパッド領域（ＤＰ）にはデータパッド６２が形成される。
【００３５】
そして、これを除いた残り全領域のソース及びドレイン金属層（図２Ｄの７５）が全て除去されてその下部の不純物非晶質シリコーン層４１ａが露出される。
【００３６】
この時、前記ソース及びドレイン金属パターン７２はデータ配線３０と電気的に連結される。
【００３７】
また、前述した乾式エッチング工程を行うと、前記ソース及びドレイン金属パターン７２とデータ配線３０及びデータパッド６２下部にはこれらとそれぞれ等しい幅に積層されたアクティブ層４０とオーミックコンタクトパターン４１ｂが形成され、これを除いた全領域の純粋及び不純物非晶質シリコーン層（図２Ｅの４０ａ、４１ａ）は全て除去される。
【００３８】
図２Ｆに示したように、前記残された第１ないし第３感光パターン８２、８４、８６をアッシング（ａｓｈｉｎｇ）する段階を行うと、前記第１ないし第３感光パターン８２、８４、８６の厚さが半分程度に低くなる。
【００３９】
特に、前記ゲート電極２５に対応する第１感光パターン８２の両端間にソース及びドレイン金属パターン７２が露出される。
【００４０】
この時、前記データ配線３０とデータパッド６２とソース及びドレイン金属パターン７２の両側終端（Ｆ）を覆う第１ないし第３感光パターン８２、８４、８６と、前記ソース及びドレイン電極３２、３４の離隔された間の区間（Ｇ）を覆う第１感光パターン８２の一部が共に除去されて、この部分に対応した配線の一部がそれぞれ露出される。
【００４１】
図２Ｇに示したように、前記残された第１ないし第３感光パターン８２、８４、８６をマスクとして利用して、前記露出したソース及びドレイン金属パターン７２をパターニングする段階を行う。
【００４２】
前述したソース及びドレイン金属パターン（図２Ｆの７２）をパターニングする段階を行うと、前記ゲート電極２５に対応して互いに離隔されたソース電極３２とドレイン電極３４が形成される。
【００４３】
この時、前記露出したＦとＧ部分（図２Ｆ参照）に対応したソース及びドレイン金属パターン（図２Ｆの７５）が共に除去されて、その下部のオーミックコンタクト層４１も露出される。
【００４４】
次に、前記ソース及びドレイン電極３２、３４の離隔された間で露出したオーミックコンタクト層４１を乾式エッチング工程で除去して、前記オーミックコンタクト層４１の下部に露出したアクティブ層４０をオーバーエッチングしてこの部分をチャネル（ｃｈ）で活用する。
【００４５】
ここで、前記アクティブ層４０及びオーミックコンタクト層４１を半導体層４２と定義することができるが、前記半導体層４２は前記ゲート電極２５とその一部が重なった島状に構成されることが望ましいが、マスク工程数の節減のために半導体層４２とデータ配線３０とソース及びドレイン金属パターン７２を連続的に積層した三重層を一括的にパターニングする過程でデータ配線３０及びデータパッド６２の下部に前記半導体層４２が延長された形態で構成されることが一般的である。
【００４６】
この時、前記ＦとＧ部分（図２Ｆ参照）に対応したオーミックコンタクト層４１が共に除去されてその下部のアクティブ層４０がデータ配線３０とソース及びドレイン電極３２、３４とデータパッド６２の外部に突出される。
【００４７】
ここで、前記Ｇ部分（図２Ｆ参照）に対応したソース及びドレイン金属パターン（図２Ｆの７２）の場合、希望する離隔距離を外れた状態でソース及びドレイン電極３２、３４が形成される。
【００４８】
この時、既に希望する離隔距離を外れたソース及びドレイン電極３２、３４と第１感光パターン（図２Ｆの８２）の下部に対応したオーミックコンタクトパターン（図２Ｆの４１ｂ）もこれと同じ長さに除去されて互いに両分されるので、結論的にチャネル（ｃｈ）の長さを長くなるしかなく、設計された薄膜トランジスタ（Ｔ）の駆動特性を確保することができない問題がある。
【００４９】
ここで、前記ゲート電極２５と半導体層４２とソース及びドレイン電極３２、３４は薄膜トランジスタ（Ｔ）を形成する。
【００５０】
次に、残された第１ないし第３感光パターン８２、８４、８６をストリップ工程で除去する。
【００５１】
図２Ｈは第３マスク工程段階を示した断面図である。
【００５２】
図２Ｈに示したように、前記データ配線３０と薄膜トランジスタ（Ｔ）等が形成された基板１０上部全面に窒化シリコーン（ＳｉＮｘ）と酸化シリコーン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つ、またはアクリル系樹脂とベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）を含む有機絶縁物質グループのうちから選択された一つで保護膜５５が形成される。
【００５３】
次に、前記ドレイン電極３４とゲート及びデータパッド５２、６２に対応した保護膜５５の一部をパターニングすると、前記ドレイン電極３４の一部が露出されたドレインコンタクトホール（ＣＨ１）と、前記ゲート及びデータパッド５２、６２の一部が露出されたゲート及びデータパッドコンタクトホール（ＣＨ２、ＣＨ３）がそれぞれ形成される。
【００５４】
しかし、前述したドレインコンタクトホール（ＣＨ１）とゲート及びデータパッドコンタクトホール（ＣＨ２、ＣＨ３）を形成する過程で、前記ゲートパッド５２上部にはゲート絶縁膜４５と保護膜５５が積層された状態であって、前記ドレイン電極３２とデータパッド６２上部には保護膜５５が存在する。この時、前記ドレインコンタクトホール（ＣＨ１）とゲート及びデータパッドコンタクトホール（ＣＨ２、ＣＨ３）を同時に形成する過程で、各配線を覆う絶縁膜の相異なった厚さ差でエッチングされる比率が変わっていずれか一つの配線が完全に露出されない時、後続工程で製作される配線との接触不良を引き起こす。
【００５５】
図２Ｉは第４マスク工程段階を示した断面図である。
【００５６】
図２Ｉに示したように、前記ドレインコンタクトホール（ＣＨ１）とゲート及びデータパッドコンタクトホール（ＣＨ２、ＣＨ３）を含む保護膜５５上にインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のような透明な導電性金属グループのうちから選択された一つで透明金属層（図示せず）を形成してこれをパターニングすれば、前記ドレイン電極３４と接触した画素電極７０と、前記ゲート及びデータパッド５２、６２とそれぞれ接触したゲート及びデータパッド電極５４、６４が形成される。
【００５７】
この時、前記画素電極７０は、前段のゲート配線２０と重なるように延長構成して、前記前段のゲート配線２０を第１電極として、前記画素電極７０を第２電極として、その間に介在されたゲート絶縁膜４５と保護膜５５を誘電体層とするストレージキャパシタ（Ｃｓｔ）が形成される。
【００５８】
以上で、前述した工程を通じて、従来の４マスク工程による液晶表示装置用アレイ基板を製作することができる。
【発明の概要】
【発明が解決しようとする課題】
【００５９】
しかし、４マスク工程で製作された液晶表示装置用アレイ基板では、データ配線３０、ソース及びドレイン電極３２、３４と半導体層４２を同一マスクで形成する過程で前記半導体層４２、特にアクティブ層４０がデータ配線３０とソース及びドレイン電極３２、３４の下部でその外部に突出した形態で構成されることが一般的である。
【００６０】
このような構成は前記薄膜トランジスタ（Ｔ）のアクティブ層４０がデータ配線３０下部のアクティブ層４０と連結されるので、ゲート電極２５によって遮られないで下部のバックライトの光に露出して光電流を誘発することができ、前記光電流は薄膜トランジスタ（Ｔ）で漏れ電流で作用して薄膜トランジスタ（Ｔ）の駆動に致命的な副作用を引き起こす。
【００６１】
そして、データ配線３０の下部に位置したアクティブ層４０はデータ配線３０から突出しており、データ配線３０下部のアクティブ層４０と画素電極７０間のカップリングキャップが予想外に大きくなり、これにより液晶の再配列に悪影響を及ぼし、表示映像に波形の線が現われるウエイビーノイズ（ｗａｖｙ ｎｏｉｓｅ）が発生する。
【００６２】
また、従来の４マスク工程はマスク数の増加をもたらしたのであり、前記マスク数の増加は装備初期投資額と製造原価を上昇させる問題を引き起こす。
【課題を解決するための手段】
【００６３】
本発明は前述した問題を解決するために案出されたことで、３マスク工程による液晶表示装置用アレイ基板で島状に半導体層を構成することにより、マスク数の減少と信頼性を向上することを目的にする。
【００６４】
また、マスク数の減少のために３マスク工程で液晶表示装置用アレイ基板を製作する過程で、リフトオフ工程による不良を最小化することができることをまた他の目的にする。
【００６５】
前述した目的を達成するために、本発明による液晶表示装置用アレイ基板は、基板と；前記基板上部のゲート配線と；前記ゲート配線と交差して画素領域を定義するデータ配線と；前記ゲート配線及びデータ配線に連結されて、前記ゲート配線に連結されるゲート電極と、その境界が前記ゲート電極内に配置される半導体層と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されたドレイン電極を含む薄膜トランジスタと；前記データ配線と前記薄膜トランジスタを覆う保護パターンと；前記ドレイン電極から延長される画素電極を含む。
【００６６】
前記液晶表示装置用アレイ基板は前記データ配線の一端のゲートパッドと、前記ゲート配線の一端のデータパッドをさらに含んで、前記ゲートパッドは前記データパッドと同一物質及び同一層で構成されることを特徴とする。
【００６７】
そして、前記液晶表示装置用アレイ基板は前記ゲートパッドと接触するゲートパッド電極と、前記データパッドに接触するデータパッド電極をさらに含んで、前記ゲートパッド電極及びデータパッド電極は前記保護パターンを介して露出することを特徴とする。
【００６８】
また、前記液晶表示装置用アレイ基板は前記ゲート配線に平行に離隔される共通配線と；前記画素領域に形成されて、前記画素電極と離隔される共通電極をさらに含む。
【００６９】
前記データ配線と、前記ソース電極と、前記ドレイン電極はそれぞれ第１導電物質層と、前記第１導電物質層上部の第２金属層の二重層構造であることを特徴としており、前記画素電極は前記保護パターンを介して露出する前記第１導電物質層を含むことを特徴としており、前記第１導電物質層はインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）で構成される透明物質グループのうちから選択された一つで構成されることを特徴とする。
【００７０】
この時、前記液晶表示装置用アレイ基板は前記半導体層と前記ソース電極間と、前記半導体層と前記ドレイン電極間に形成されるバッファー金属層をさらに含んで、前記半導体層は純粋非晶質シリコーンで構成されたアクティブ層と、不純物非晶質シリコーンで構成されたオーミックコンタクト層を含むことを特徴として、前記バッファー金属層はモリブデンで構成されることを特徴としており、前記第２導電物質層は銅、モリブデン、モリブデン合金、アルミニウム、アルミニウム合金、クロムで構成される不透明物質グループのうちから選択された一つで構成されることを特徴とする。
【００７１】
そして、前記画素電極は前記ドレイン電極から延長された延長部と、前記延長部から垂直に分岐した複数の垂直部を含んで、前記共通電極は前記画素電極の複数の垂直部と交互に配置される複数の垂直部を含むことを特徴として、前記液晶表示装置用アレイ基板は前記ゲート配線を覆うゲート絶縁膜をさらに含んで、前記共通電極は前記ゲート絶縁膜に形成された共通コンタクトホールを介して前記共通配線に連結されることを特徴とする。
【００７２】
また、前記画素電極及び共通電極はそれぞれ前記保護パターンを介して露出する第１導電物質層を含むことを特徴として、前記第１導電物質層はインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）で構成される透明物質グループのうちから選択された一つまたはモリブデン合金で構成される不透明物質グループのうちから選択された一つで構成されることを特徴としており、前記第２導電物質層は銅、モリブデン、モリブデン合金、アルミニウム、アルミニウム合金、クロムで構成される不透明物質グループのうちから選択された一つで構成されることを特徴とする。
【００７３】
そして、前記画素電極は隣接した画素領域の隣接したゲート配線に重なって、前記隣接したゲート配線の重畳部を第１キャパシタ電極として含んで前記画素電極の重畳部を第２キャパシタ電極として含むストレージキャパシタを定義する。
【００７４】
一方、本発明による液晶表示装置用アレイ基板の製造方法は、基板上部に、ゲート配線と、前記ゲート配線に連結されるゲート電極と、前記ゲート配線の一端のゲートパッドを形成する第１マスク工程段階と；前記ゲート配線、ゲート電極及びゲートパッド上部にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上部に、その境界が前記ゲート電極内に配置される半導体層を形成する第２マスク工程段階と；前記ゲート配線と交差するデータ配線と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されるドレイン電極と、前記ドレイン電極から延長される画素電極と、前記ゲートパッドに接触するゲートパッド電極と、前記データ配線に連結されるデータパッド電極を形成して、前記データ配線、ソース電極及びドレイン電極上部に保護パターンを形成する第３マスク工程段階を含む。
【００７５】
そして、前記第１マスク工程段階は前記基板上部にデータパッドを形成する段階をさらに含んで、前記第２マスク工程段階は前記ゲート絶縁膜にデータパッドコンタクトホールを形成する段階をさらに含んで、前記データパッド電極は前記データパッドコンタクトホールを介して前記データパッドと接触することを特徴とする。
【００７６】
また、前記第２マスク工程段階は、前記ゲート絶縁膜上部に純粋シリコーン層及び不純物シリコーン層を連続的に形成する段階と；前記不純物シリコーン層上部に、第１部分と、前記第１部分より大きい厚さを有する第２部分を含んで、前記ゲートパッド及びデータパッドに対応するゲート絶縁膜を露出する第１感光パターンを形成する段階と；前記第１感光パターンをエッチングマスクとして利用して前記不純物シリコーン層と前記純粋シリコーン層をパターニングする段階と；前記第１感光パターンを部分的に除去して前記ゲート電極に対応する第２感光パターンを形成する段階と；前記第２感光パターンをエッチングマスクとして利用して前記不純物シリコーン層、純粋シリコーン層及びゲート絶縁膜をパターニングして前記半導体層を形成して前記ゲートパッドを露出するゲートパッドコンタクトホールを前記ゲート絶縁膜に形成する段階をさらに含むことを特徴とする。
【００７７】
ここで、前記第１感光パターンを形成する段階は、前記不純物シリコーン層上部に感光層を形成する段階と；前記感光層上部に、前記ゲートパッド及びデータパッドに対応する透過部と、前記ゲート電極に対応する遮断部と、透過率が前記遮断部より大きくて前記透過部より小さい半透過部を含むマスクを配置する段階と；前記マスクを介して前記感光層を露光する段階と；前記感光層を現像して前記第１感光パターンを形成する段階を含むことを特徴とする。
【００７８】
そして、前記第３マスク工程段階は、前記半導体層上部に第１及び第２導電物質層を連続的に形成する段階と；前記第２導電物質層上部に、第１部分と、前記第１部分より大きい厚さを有する第２部分を含んで、前記ゲート電極に対応する前記第２導電物質層を露出する第１感光パターンを形成する段階と；前記第１感光パターンをエッチングマスクとして利用して前記第２導電物質層と前記第１導電物質層をエッチングして前記データ配線と、前記ソース電極と、前記ドレイン電極と、画素電極パターンを形成する段階と；前記第１感光パターンを部分的に除去して前記画素電極パターンに対応する第２感光パターンを形成する段階と；前記第２感光パターン、データ配線、ソース電極及びデータ電極上部に保護層を形成する段階と；前記第２感光パターンと、前記第２感光パターン上部の保護層を除去して保護パターンを形成する段階と；前記画素電極パターンの前記第２導電物質層を除去して前記画素電極を形成する段階を含むことを特徴とする。
【００７９】
この時、前記第１感光パターンを形成する段階は、前記第２導電物質層上部に感光層を形成する段階と；前記感光層上部に、前記半導体層の中央部に対応する透過部と、前記画素電極に対応する遮断部と、前記データ配線、ソース電極及びドレイン電極に対応して、透過率が前記遮断部より大きくて前記透過部より小さい半透過部を含むマスクを配置する段階と；前記マスクを介して前記感光層を露光する段階と；前記感光層を現像して前記第１感光パターンを形成する段階を含むことを特徴とする。
【００８０】
一方、前記保護パターンはスパターリング法によって形成されることを特徴として、前記液晶表示装置用アレイ基板の製造方法は、前記第１マスク工程段階を通じて、前記基板上部に共通配線を形成する段階と；前記第３マスク工程段階を通じて、前記共通配線に連結されて、前記画素領域で前記画素電極と交互に配置される共通電極を形成する段階をさらに含むことを特徴とする。
【００８１】
この時、前記第２マスク工程段階は、前記共通配線を露出する共通コンタクトホールを前記ゲート絶縁膜に形成する段階をさらに含むことを特徴とする。
【００８２】
他の一方、本発明による液晶表示装置は、カラーフィルター基板と、第１項のアレイ基板と、前記カラーフィルター基板と前記アレイ基板間に介在された液晶層を含む。
【発明の効果】
【００８３】
本発明では第一に、スパターリング法を利用して保護膜パターンを形成することを介してリフトオフ工程による不良を最小化することができる長所がある。
【００８４】
第二に、半導体層をデータ配線、ソース及びドレイン電極と別個のマスクを利用して島状に構成することによって、光漏れ電流による画質不良を防止して画質を改善することができる効果がある。
【００８５】
第三に、前述した半導体層及びデータ配線の構造は過度に設計されたブラックマトリックスの線幅を減らすことができて開口率が改善される長所がある。
【００８６】
第四に、誘電体層としてゲート絶縁膜が利用されるのでストレージキャパシタの面積を最小化することができる長所がある。
【００８７】
第五に、本発明ではデータ配線と薄膜トランジスタを包む保護膜パターンにより信頼性を向上することができる効果がある。
【図面の簡単な説明】
【００８８】
【図１】従来の液晶表示装置用アレイ基板の単位画素を示した平面図。
【図２Ａ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｂ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｃ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｄ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｅ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｆ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｇ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｈ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図２Ｉ】図１のII−II線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図３】本発明の第１実施形態による液晶表示装置用アレイ基板の単位画素を示した平面図。
【図４Ａ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｂ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｃ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｄ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｅ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｆ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｇ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｈ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｉ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｊ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｋ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｌ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図４Ｍ】図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図５】本発明の第２実施形態による横電界方式液晶表示装置用アレイ基板の単位画素を示した平面図。
【図６Ａ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｂ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｃ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｄ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｅ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｆ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｇ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｈ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｉ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｊ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｋ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｌ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図６Ｍ】図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図。
【図７】本発明の第３実施形態による横電界方式液晶表示装置用アレイ基板の単位画素を示した平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図。
【発明を実施するための形態】
【００８９】
以下、添付した図面を参照して本発明による液晶表示装置について説明する。
【実施例１】
【００９０】
本発明の第１実施形態では、３マスク工程で製作された液晶表示装置用アレイ基板で、アクティブ層とオーミックコンタクト層とバッファーパターンを含む半導体層を島状に構成することを特徴とする。
【００９１】
また、３マスク工程時、リフトオフ工程の不良を最小化するためにスパターリング法を利用して保護膜パターンを形成することを特徴とする。
【００９２】
図３は、本発明の第１実施形態による液晶表示装置用アレイ基板の単位画素を示した平面図である。
【００９３】
図示したように、基板１００上に一方向にその終端にゲートパッド１５２を有するゲート配線１２０と前記ゲート配線１２０から延長されたゲート電極１２５を構成する。
【００９４】
前記ゲート配線１２０と垂直交差して画素領域（Ｐ）を定義し、その終端にデータパッド１６２を有するデータ配線１３０と、前記データ配線１３０から延長されたＵ字状のソース電極１３２と、前記ソース電極１３２と離隔して互いに噛み合うようにドレイン電極１３４を構成する。この時、前記データ配線１３０とソース及びドレイン電極１３２、１３４は透明な導電性金属と不透明な導電性金属が順に積層された二重層で構成される。
【００９５】
前記ゲートパッド１５２とデータパッド１６２は前記ゲート配線１２０と同一層同一物質で構成されて、前記ゲート及びデータパッド１５２、１６２はこれらの一部をそれぞれ露出するゲート及びデータパッドコンタクトホール（ＣＨ４、ＣＨ５）を介してゲートパッド電極１５４及びデータパッド電極１６４にそれぞれ接触する。この時、前記ゲートパッド電極１５４とデータパッド電極１６４は透明な導電性金属物質で構成される。
【００９６】
前記ゲート配線１２０とデータ配線１３０の交差地点には薄膜トランジスタ（Ｔ）が構成されるので、前記薄膜トランジスタ（Ｔ）は、ゲート電極１２５と、前記ゲート電極１２５とその一部が重なった半導体層（図４Ｋの１４３）と、前記半導体層（図４Ｋの１４３）と接触して互いに離隔されたソース及びドレイン電極１３２、１３４を含んで構成される。
【００９７】
前記半導体層（図４Ｋの１４３）は純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成されたアクティブ層１４０と、不純物非晶質シリコーン（ｎ＋ａ−Ｓｉ：Ｈ）で構成されたオーミックコンタクト層（図４Ｋの１４１）を含む。
【００９８】
前記半導体層（図４Ｋの１４３）は、データ配線１３０、ソース及びドレイン電極１３２、１３４と別途のマスクを利用して前記ゲート電極１２５上部でゲート電極１２５内部に配置されるように島状に構成する。したがって、半導体層（図４Ｋの１４３）は、下部のバックライト（図示せず）の光に露出しなく、薄膜トランジスタ（Ｔ）には光電流が生成されない。その結果光電流による薄膜トランジスタ（Ｔ）の電気的特性低下が防止される。
【００９９】
この時、前記ソース及びドレイン電極１３２、１３４として透明な導電性金属と不透明な導電性金属が順に積層されて用いられる場合、前記不透明な導電性金属に比べて仕事関数が大きい透明な導電性金属がオーミックコンタクト層（図４Ｋの１４１）と直接的に接触するようになるが、透明な導電性金属層とオーミックコンタクト層（図４Ｋの１４１）との仕事関数差によって薄膜トランジスタ（Ｔ）のコンタクト抵抗が大きくなって、透明な導電性金属層とオーミックコンタクト層（図４Ｋの１４１）がオーミックコンタクトではない整流（ｒｅｃｔｉｆｙｉｎｇ）接触を形成するようになる。したがって、本発明では、透明な導電性金属とオーミックコンタクト層（図４Ｋの１４１）間のコンタクト抵抗を低めてオーミックコンタクトを形成するために、前記ソース及びドレイン電極１３２、１３４とオーミックコンタクト層（図４Ｋの１４１）間に金属物質のバッファー金属層（図４Ｋの１４２）を構成する。前記バッファー金属層（図４Ｋの１４２）はモリブデンを５０Åの厚さに構成することが望ましい。
【０１００】
ところが、他の実施形態で、ソース及びドレイン電極１３２、１３４とオーミックコンタクト層（図４Ｋの１４１）間を低い接触抵抗のオーミックコンタクトに作ることができるならば、バッファー金属層（図４Ｋの１４２）は省略することができる。例えば、オーミックコンタクト層（図４Ｋの１４１）を形成した後、プラズマ処理を行ってオーミックコンタクト層（図４Ｋの１４１）上部に非常に薄いシリコーン窒化層（ＳｉＮｘ）を形成してバッファー離隔層として利用することができる。その場合、ソース及びドレイン電極１３２、１３４はバッファー離隔層上部に形成されてオーミックコンタクト層（図４Ｋの１４１）と直接接触しないでバッファー離隔層と接触するので、バッファー金属層を用いなくても低い接触抵抗とオーミックコンタクトを得ることができる。
【０１０１】
そして、前記ソース及びドレイン電極１３２、１３４の離隔された間に露出されたバッファー金属層（図４Ｋの１４２）とオーミックコンタクト層（図４Ｋの１４１）を順に除去してその下部のアクティブ層１４０をオーバーエッチングしてこの部分をチャネル（図示せず）で活用する。
【０１０２】
ここで、前記データ配線１３０とソース及びドレイン電極１３２、１３４を覆う保護層（図４Ｌの１５８ａ）を構成するので、前記保護層（図４Ｌの１５８ａ）はスパターリング法のような物理気相蒸着（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法で構成されたことを特徴とする。
【０１０３】
前記ドレイン電極１３４と同一パターンで延長された画素電極１７２を画素領域（Ｐ）に対応して構成する。この時、前記画素電極１７２は不透明な導電性金属は除去されて透明な導電性金属だけが存在する状態である。
【０１０４】
そして、前記画素電極１７２は前段のゲート配線１２０と重なるように延長構成して、前記前段のゲート配線１２０を第１電極として、これに重なった前記画素電極１７２を第２電極とするストレージキャパシタ（Ｃｓｔ）を構成する。
【０１０５】
前述した構成は３マスク工程による液晶表示装置用アレイ基板で半導体層を島状に構成することを特徴とする。
【０１０６】
また、前記保護膜パターンをスパターリング法で構成したことを特徴とするので、これに対しては、以下本発明の第１実施形態による液晶表示装置用アレイ基板の製造方法を介して詳細に説明するようにする。
【０１０７】
本発明の第１実施形態による液晶表示装置用アレイ基板の製造方法は３マスク工程段階に進める。
【０１０８】
図４Ａないし図４Ｍは図３のＩＶ−ＩＶ線に沿ってそれぞれ切断して工程順序によって示した工程断面図である。
【０１０９】
図４Ａは第１マスク工程段階を示した断面図である。
【０１１０】
図４Ａに示したように、基板１００上には画素領域（Ｐ）、ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）が定義される。
【０１１１】
前記複数の領域（Ｐ、ＧＰ、ＤＰ）が定義された基板１００上に銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つでゲート金属層（図示せず）を形成してこれを第１マスク（図示せず）を利用してパターニングすることによって、前記ゲート領域（Ｇ）の一方向にゲート配線１２０と、前記ゲート配線１２０から延長されたゲート電極１２５と、前記ゲート配線１２０の一端に位置したゲートパッド領域（ＧＰ）にゲートパッド１５２を形成する。
【０１１２】
これと同時に、前記データ領域（Ｄ）の一端に位置したデータパッド領域（ＤＰ）に対応してデータパッド１６２を形成する。この時、前記データパッド１６２は電気的に絶縁された状態である。
【０１１３】
ここで、前記データパッド１６２の場合、後続工程で形成されるデータ配線（図５の２３０）と同一層同一物質で形成することができる。
【０１１４】
次に、前記ゲート電極１２５、ゲート配線１２０とゲート及びデータパッド１５２、１６２が形成された基板１００上に窒化シリコーン（ＳｉＮｘ）と酸化シリコーン（ＳｉＯ２）等のような無機絶縁物質グループのうちから選択された一つを蒸着してゲート絶縁膜１４５を形成する。
【０１１５】
図４Ｂは第２マスク工程段階を示した断面図である。
【０１１６】
図４Ｂに示したように、前記ゲート絶縁膜１４５が形成された基板１００上に純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成された純粋非晶質シリコーン層１４０ａを形成して、前記純粋非晶質シリコーン層１４０ａ上に不純物非晶質シリコーン層１４１ａを形成する。
【０１１７】
この時、一例で前記純粋及び不純物非晶質シリコーン層１４０ａ、１４１ａはプラズマ化学気相蒸着法で前記ゲート絶縁膜１４５と同じチャンバー内で連続的に形成することができる。
【０１１８】
次に、前記純粋及び不純物非晶質シリコーン層１４０ａ、１４１ａが形成された基板１００上にモリブデン（Ｍｏ）を５０Åの厚に蒸着してバッファー金属物質層１４２ａを形成する。
【０１１９】
図４Ｃに示したように、前記バッファー金属物質層１４２ａが形成された基板１００上にフォトレジストを塗布して第１感光層１８０を形成して、これとは離隔された上部に透過部（Ａ）と半透過部（Ｂ）と遮断部（Ｃ）で構成された第２マスク（Ｍ１２）を配置整列する段階を行う。
【０１２０】
前記第２マスク（Ｍ１２）は、前記半透過部（Ｂ）に半透明膜またはスリットパターンを形成して光の強度を低めたり光の透過量を低めて前記第１感光層１８０が不完全露光されることができるようにする機能をする。
【０１２１】
また、前記遮断部（Ｃ）は光を完全に遮断する機能をして、前記透過部（Ａ）は光を透過させて光に露出した第１感光層１８０が化学的変化を起こして完全露光されることができるようにする機能をする。
【０１２２】
この時、前記ゲート電極１２５に対応して遮断部（Ｃ）が位置して、前記ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）それぞれに対応して透過部（Ａ）が位置して、そしてこれらを除いた全領域は半透過部（Ｂ）が位置するようにする。
【０１２３】
次に、図４Ｄに示したように、前記第２マスク（図４ＣのＭ１２）を利用して前記第１感光層１８０を露光した後、現像して、第１感光パターン１８２を形成する。
【０１２４】
第１感光パターン１８２は、前記第２マスク（図４ＣのＭ１２）の半透過部（図４ＣのＢ）に対応する第１部分１８２ａと、第２マスク（図４ＣのＭ１２）の遮断部（図４ＣのＣ）に対応する第２部分１８２ｂで構成される。
【０１２５】
すなわち、第１感光層１８０の露光及び現像によって、ゲート電極１２５に対応した第１感光層（図４Ｃの１８０）はそのまま存在して第１感光パターン１８２の第２部分１８２ｂになって、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応した第１感光層（図４Ｃの１８０）は全て除去されてその下部のバッファー金属物質層１４２ａが露出され、これを除いた全領域に対応する第１感光層（図４Ｃの１８０）はその一部が除去されて高さが半分程度に低くなった状態で第１感光パターン１８２の第１部分１８２ａになる。
【０１２６】
次に、図４Ｅに示したように、前記第１感光パターン１８２をエッチングマスクとして利用して、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）それぞれの一部に対応して露出したバッファー金属物質層１４２ａと不純物及び純粋非晶質シリコーン層１４１ａ、１４０ａとゲート絶縁膜１４５を順に除去する段階を行う。
【０１２７】
この時、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）それぞれに対応したゲート絶縁膜１４５は一部分が除去されてその下部に一部分が残る。例えば、残されたゲート絶縁膜１４５の厚さは最初形成された厚さの半分以下であることができる。
【０１２８】
ゲート絶縁膜１４５が一部除去されるので、後続するゲートパッド及びデータパッド１５２、１６２のパッドオープニング工程が安定的に進められることができる。例えば、シリコーン窒化膜（ＳｉＮｘ）やシリコーン酸化膜（ＳｉＯ２）のようなゲート絶縁膜１４５のエッチング率（ｅｔｃｈ  ｒａｔｅ）は不純物及び純粋非晶質シリコーン層１４１ａ、１４０ａのエッチング率より低いので、ゲート絶縁膜１４５をあらかじめ一部除去しない場合、後続するパッドオープニング工程でゲート絶縁膜１４５が一部残ってゲートパッド及びデータパッド１５２、１６２が露出されなかったりパッドオープニング工程の工程時間が過度に長くなる。また、ゲート絶縁膜１４５をあらかじめ完全に除去する場合、後続するパッドオープニング工程でゲートパッド及びデータパッド１５２、１６２が劣化する。
【０１２９】
次に、図４Ｆに示したように、前記第１感光パターン１８２をアッシングする段階を行うと、前記第１感光パターン１８２の第１部分１８２ａは全て除去されてその下部のバッファー金属物質層１４２ａが露出されて、第１感光パターン１８２の第２部分１８２ｂは一部除去されてその高さが半分程度に低くなった第２感光パターン１８４になる。
【０１３０】
次に、図４Ｇに示したように、前記第２感光パターン１８４をエッチングマスクとして利用して、前記露出したバッファー金属物質層１４２ａと不純物非晶質シリコーン層１４１ａと純粋非晶質シリコーン層１４０ａを一括的にパターニングする段階を通じて、前記ゲート電極１２５の内部で重なった島状の半導体パターン１４４とバッファーパターン１４２ｂが形成される。
【０１３１】
この時、前記半導体パターン１４４は、純粋非晶質シリコーンで構成されたアクティブ層１４０と、不純物非晶質シリコーンで構成されたオーミックコンタクトパターン１４１ｂを含む。
【０１３２】
これと同時に、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応して残された一部ゲート絶縁膜１４５が共に除去されて、前記ゲート及びデータパッド１５２、１６２それぞれの一部を露出するゲートパッドコンタクトホール（ＣＨ４）とデータパッドコンタクトホール（ＣＨ５）が形成される。
【０１３３】
本発明の第１実施形態では、第２マスク工程段階で前記ゲート電極１２５とその一部が重なった半導体パターン１４４を島状に構成することを特徴とするので、このような構成はバックライトに半導体パターン１４４の露出に起因した光漏れ電流を防止して、画質不良を防止することができる長所がある。
【０１３４】
また、図１のような従来技術では、データ配線３０とソース及びドレイン電極３２、３４の下部で、これら外部に突出して構成されたアクティブ層４０を遮るためにアレイ基板と対向合着されるカラーフィルター基板（図示せず）に構成されたブラックマトリックス（図示せず）の線幅を過度に設計するしかない構造であったが、本発明では、データ配線１３０とソース及びドレイン電極１３２、１３４の下部に半導体パターン２４４が存在しないため、ブラックマトリックス（図示せず）の線幅を最小化することができてその結果開口率を改善することができる長所がある。
【０１３５】
次に、前記残された第２感光パターン１８４をストリップ工程で除去することを介して第２マスク工程段階が完了する。
【０１３６】
図４Ｈないし図４Ｍは第３マスク工程段階を示した断面図である。
【０１３７】
図４Ｈに示したように、前記半導体パターン１４４とゲート及びデータパッドコンタクトホール（図４ＧのＣＨ４、ＣＨ５）を含む基板１００上にインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のような透明な導電性金属グループのうちから選択された一つで透明導電物質層１７０ａを形成する。
【０１３８】
連続的に、前記透明導電物質層１７０ａが形成された基板１００上に銅（Ｃｕ）、モリブデン（Ｍｏ）、モリブデン合金（ＭｏＴｉ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つまたはそれ以上に不透明導電物質層１７５を形成するので、抵抗が低く電気伝導度が優秀な銅を利用することが望ましい。
【０１３９】
次に、前記透明導電物質層１７０ａと不透明導電物質層１７５とが形成された基板１００上にフォトレジストを塗布して第２感光層１９０を形成して、これと離隔された上部に第３マスク（Ｍ１３）を配置整列する段階を行う。
【０１４０】
この時、第３マスク（Ｍ１３）は透過部（Ａ）、半透過部（Ｂ）、遮断部（Ｃ）を含み、前記画素領域（Ｐ）とゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応して遮断部（Ｃ）が位置し、前記半導体パターン１４４に対応して両端の半透過部（Ｂ）及び半透過部（Ｂ）間の透過部（Ａ）が位置し、後続される工程でデータ配線（図３の１３０）が形成される領域に対応して半透過部（Ｂ）が位置し、そしてこれらを除いた残り領域には透過部（Ａ）が位置するように整列される。
【０１４１】
次に、図４Ｉに示したように、前記第３マスク（図４ＨのＭ１３）を利用して第２感光層（図４Ｈの１９０）を露光した後現像して、第３感光パターン１９２を形成する。
【０１４２】
第３感光パターン１９２は、第３マスク（図４ＨのＭ１３）の半透過部（図４ＨのＢ）に対応する第１部分１９２ａと、第３マスク（図４ＨのＭ１３）の遮断部（図４ＨのＣ）に対応する第２部分１９２ｂを含む。
【０１４３】
すなわち、第２感光層（図４Ｈの１９０）の露光現像によって、前記半導体パターン１４４両端の半透過部（図４ＨのＢ）間の透過部（図４ＨのＡ）に対応した第２感光層（図４Ｈの１９０）は完全に除去されてその下部の不透明導電物質層１７５が露出され、前記両端の半透過部（図４ＨのＢ）に対応した第２感光層（図４Ｈの１９０）は、その一部が除去されて高さが低くなった状態で第３感光パターン１９２の第１部分１９２ａになる。
【０１４４】
そして、前記画素領域（Ｐ）と前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）で前記遮断部（Ｃ）に対応した第２感光層（図４Ｈの１９０）はそのまま存在して第３感光パターン１９２の第２部分１９２ｂになり、後続工程で形成されるデータ配線（図３の１３０）に対応した第２感光層（図４Ｈの１９０）は、その一部が除去されて高さが低くなった状態で第３感光パターン１９２の第１部分１９２ａになり、これを除いた残り領域の第２感光層（図４Ｈの１９０）は全て除去されてその下部の不透明導電物質層１７５が露出される。
【０１４５】
次に、図４Ｊに示したように、前記第３感光パターン１９２をエッチングマスクとして利用して、前記露出した不透明導電物質層１７５とその下部の透明導電物質層１７０ａを一括的にパターニングする段階を行う。
【０１４６】
この時、等方性を有する湿式エッチングを利用して第３感光パターン１９２の下部に位置する不透明導電物質層１７５と透明導電物質層１７０ａがオーバーエッチングされるようにして、前記第３感光パターン１９２の縁下部面が部分的に露出するようにする。
【０１４７】
上のような構成は、前記第３感光パターン１９２の露出した下部面上部に保護層を形成した後、前記第３感光パターン１９２とこれを覆う前記保護層を同時に除去する後続リフトオフ（ｌｉｆｔ−ｏｆｆ）工程で、前記第３感光パターン１９２の露出した縁下部面にストリッパー（ｓｔｒｉｐｐｅｒ）が容易に浸透することができるように誘導するためである。
【０１４８】
以後、前記第３感光パターン１９２をエッチングマスクとして利用して、等方性を有する湿式エッチングを利用したパターニング工程を行って、前記半導体パターン１４４に対応して両側に離隔されたソース電極１３２とドレイン電極１３４を形成して、前記画素領域（Ｐ）に対応して画素電極パターン１７２ａを形成する。
【０１４９】
これと同時に、前記ソース電極１３２に連結されるデータ配線１３０を形成して、前記ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）には前記ゲートパッド１５２と接触するゲートパッド電極パターン１５４ａと、データパッド１６２と接触するデータパッド電極パターン１６４ａをそれぞれ形成する。
【０１５０】
ここで、前記ソース及びドレイン電極１３２、１３４、画素電極パターン１７２ａ、データ配線１３０とゲート及びデータパッド電極パターン１５４ａ、１６４ａは、透明導電物質層１７０ａと不透明導電物質層１７５が積層された二重層で形成される。そして、前記画素電極パターン１７２ａは前段のゲート配線１２０と重なるように延長された状態である。
【０１５１】
この時、前記ソース及びドレイン電極１３２、１３４、画素電極パターン１７２ａ、データ配線１３０とゲートパッド電極パターン及びデータパッド電極パターン１５４ａ、１６４ａは、前述した等方性を有する湿式エッチング工程により各配線の両側終端の一部がオーバーエッチングされ、前記第３感光パターン１９２は、前記両端にオーバーエッチングされた部分により第３感光パターン１９２の縁下部面が部分的に露出した状態である。
【０１５２】
次に、図４Ｋに示したように、前記第３感光パターン（図４Ｊの１９２）をエッチングマスクとして利用して、前記ソース及びドレイン電極１３２、１３４の離隔区間を介して露出したバッファーパターン１４２ｂとオーミックコンタクトパターン１４１ｂをパターニングする段階を行う。
【０１５３】
前述したパターニング工程を行うと、前記ソース及びドレイン電極１３２、１３４と等しい幅でバッファーパターン１４２ｂとオーミックコンタクトパターン１４１ｂが両側に分離されて、それぞれバッファー金属層１４２とオーミックコンタクト層１４１になる。この時、前記両側に分離されたオーミックコンタクト層１４１下部に露出したアクティブ層１４０の一部をオーバーエッチングしてこの部分をチャネル（ｃｈ）で活用し、前記アクティブ層１４０及びオーミックコンタクト層１４１を半導体層１４３として定義できる。
【０１５４】
ここで、前記ゲート電極１２５と、ソース及びドレイン電極１３２、１３４と、バッファー金属層１４２とアクティブ層及びオーミックコンタクト層１４０、１４１は薄膜トランジスタ（Ｔ）を形成する。
【０１５５】
この時、前記ソース及びドレイン電極１３２、１３４と前記オーミックコンタクト層１４１間に形成されたバッファー金属層１４２は、前記ソース及びドレイン電極１３２、１３４の透明導電物質層１７０ａとオーミックコンタクト層１４１との仕事関数差を低める役割をするので、薄膜トランジスタ（Ｔ）の駆動特性が改善される長所がある。
【０１５６】
次に、前記第３感光パターン（図４Ｊの１９２）をアッシング（ａｓｈｉｎｇ）する段階を行う。
【０１５７】
前述したアッシング工程を行うと、前記画素領域（Ｐ）とゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応した第３感光パターン（図４Ｊの１９２）の第２部分（図４Ｊの１９２ｂ）は高さが半分程度低くなった状態で第４感光パターン１９４にり、前記薄膜トランジスタ（Ｔ）とデータ配線１３０に対応した第３感光パターン（図４Ｊの１９２）の第１部分（図４Ｊの１９２ａ）は全て除去され、下部のソース及びドレイン電極１３２、１３４とデータ配線１３０がそれぞれ露出される。
【０１５８】
次に、図４Ｌに示したように、前記第４感光パターン１９４を含む基板１００上に酸化シリコーンと窒化シリコーンを含む無機絶縁物質グループのうちから選択された一つで保護層１５８ａを形成する段階を行う。
【０１５９】
前記保護層１５８ａを、無機絶縁物質グループのうちから選択された一つをプラズマ化学気相蒸着（ｐｌａｓｍａ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＣＶＤ）法を利用して形成する場合、前記プラズマ化学気相蒸着法を利用した蒸着工程時３５０℃以上の高温工程を必要とするので、前記保護層１５８ａの下部に感光特性を有する有機絶縁物質で形成された第４感光パターン１９４の耐熱性が１５０℃程度までしかなく、前記第４感光パターン１９４がつぶれたり、変形する問題が生じることがある。
【０１６０】
前述した問題が生じた状態で前記保護層１５８ａを続いて蒸着して行くと、結局、第４感光パターン１９４が前記保護層１５８ａにより完全に覆われる結果をもたらし、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程時ストリッパーが円滑に浸透することができず、前記第４感光パターン１９４と保護層１５８ａが残留するリフトオフ不良を引き起こす。
【０１６１】
また、液晶表示装置用アレイ基板を完成した状態で前述した問題が生じる場合、残留する第４感光パターン１９４が液晶と反応して残像のような画質不良が発生する。
【０１６２】
これを防止するために、本発明では、スパターリング法（ｓｐｕｔｔｅｒｉｎｇ  ｍｅｔｈｏｄ）のような物理気相蒸着法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法を利用して保護層１５８ａを形成することを特徴とする。
【０１６３】
前記スパターリング法を利用する場合、前記第４感光パターン１９４を１５０℃以下の低温工程で形成することができるので、前記第４感光パターン１９４がつぶれたり変形する心配がなく、副次的にはガラス基板ではないプラスチックのようなフレキシブルな基板に適用することができる長所がある。
【０１６４】
この時、前記保護層１５８ａは、前記第４感光パターン１９４それぞれに対応してその上部面の一部分を覆って、前記第４感光パターン１９４の段差により両側面縁に対応した部分と、これらの縁下部面には保護層１５８ａが連結されて形成されなくて断絶された状態である。
【０１６５】
そして、前記保護層１５８ａは、前記第４感光パターン１９４が形成されていない前記データ配線１３０とソース及びドレイン電極１３２、１３４を覆って形成される。
【０１６６】
次に、図４Ｍに示したように、ストリッパー（ｓｔｒｉｐｐｅｒ）を利用したリフトオフ工程を行うと、前記第４感光パターン１９４の縁下部面の露出部にストリッパーが浸透して、第４感光パターン１９４と、第４感光パターン１９４を覆う保護層１５８ａが共に除去されて画素電極パターン１７２ａとゲートパッド電極パターン及びデータパッド電極パターン１５４ａ、１６４ａがそれぞれ露出される。そして、前記データ配線１３０とソース及びドレイン電極１３２、１３４を覆って形成された前記保護層１５８ａは除去されなくてそのまま残って保護パターン１５８になる。
【０１６７】
以後、保護パターン１５８をエッチングマスクとして利用して画素電極パターン１７２ａ、ゲートパッド電極パターン１５４ａ、データパッド電極パターン１６４ａの不透明導電物質層１７５を除去することによって、透明導電物質層１７０ａの単一層で構成される画素電極１７２、ゲートパッド電極１５４、データパッド電極１６４を形成する。
【０１６８】
したがって、本発明では、３マスク工程で製作されながら、保護パターン１５８により前記データ配線１３０と、ソース及びドレイン電極１３２、１３４が覆われる構造で、異物からの不良を事前に防止することができて信頼性が改善される長所がある。
【０１６９】
この時、前記画素電極１７２とゲート及びデータパッド電極１５４、１６４は、透明導電物質層１７０ａと不透明導電物質層１７５が積層された状態である。
【０１７０】
次に、前記保護パターン１５８をエッチングマスクとして利用して、前記画素電極１７２とゲート及びデータパッド電極１５４、１６４それぞれの最上層である不透明導電物質層１７５を除去する段階を行う。
【０１７１】
前述した不透明導電物質層１７５を除去する段階を通じて、前記画素電極１７２と、ゲート及びデータパッド電極１５４、１６４は透明な導電性金属で構成された単一層で形成される。
【０１７２】
言い換えると、前記ドレイン電極１３４は、不透明導電物質層１７５と透明導電物質層１７０ａが積層された状態であって、前記ドレイン電極１３４から延長された前記画素電極１７２は透明な導電性金属層が存在する状態である。
【０１７３】
この時、前記画素電極１７２は、前段のゲート配線１２０と重なるように延長されて、前記前段のゲート配線１２０を第１電極として、これと重なった前記画素電極１７２を第２電極として、前記第１及び第２電極間に介在されたゲート絶縁膜１４５を誘電体層とするストレージキャパシタ（Ｃｓｔ）が構成される。
【０１７４】
前述したストレージキャパシタ（Ｃｓｔ）の構成は、従来と違い、第１及び第２電極間に介在されたゲート絶縁膜１４５が誘電体層として利用されるので、誘電体層の厚さ減少による第１及び第２電極の重畳面積を縮小設計することができる長所がある。
【０１７５】
以上で、前述した工程を介して本発明の第１実施形態による液晶表示装置用アレイ基板を製作することができる。
【０１７６】
上述のように、本発明の第１実施形態では、半導体層を島状に形成することを介して薄膜トランジスタの素子特性と開口率を改善することができ、前記データ配線とソース及びドレイン電極の上部を覆う保護膜パターンにより信頼性を確保することができる。
【０１７７】
また、スパターリング法を利用して保護膜パターンを形成することを介してリフトオフ工程による不良を最小化することができる長所がある。
【０１７８】
しかし、本発明の第１実施形態の場合、画素領域に対応して大面積に形成された画素電極の場合ストリッパーが浸透することができる空間上の制約が伴う。
【０１７９】
これで対し、横電界方式の場合、アレイ基板上の画素領域に共通電極と画素電極を棒状で交互に構成することが一般的であるので、前述したスパターリング法を利用したリフトオフ工程に最適化した画素設計と言える。
【実施例２】
【０１８０】
以下、添付した図面を参照して、本発明の第２実施形態による横電界方式液晶表示装置ついて説明する。
【０１８１】
本発明の第２実施形態では、画素領域に対応して共通電極と画素電極が棒状で互い違いに構成された画素設計でリフトオフ工程をさらに效率的に行うことができることを特徴とする。
【０１８２】
また、前記画素電極と共通電極を透明な導電性金属で製作することを介して輝度を改善することができることをまた他の特徴とする。
【０１８３】
図５は、本発明の第２実施形態による横電界方式液晶表示装置用アレイ基板の単位画素を示した平面図である。
【０１８４】
図示したように、基板２００上に一方向にその終端にゲートパッド２５２を有するゲート配線２２０と前記ゲート配線２２０から延長されたゲート電極２２５と、前記ゲート配線２２０と平行に離隔された共通配線２５０を構成する。
【０１８５】
前記ゲート配線２２０及び共通配線２５０と垂直交差して画素領域（Ｐ）を定義し、その終端にデータパッド２６２を有するデータ配線２３０と、前記データ配線２３０から延長されたＵ字状のソース電極２３２と、前記ソース電極２３２と離隔して互いに噛み合うようにドレイン電極２３４を構成する。この時、前記データ配線２３０とソース及びドレイン電極２３２、２３４は透明な導電性金属と不透明な導電性金属が順に積層された二重層で構成される。
【０１８６】
前記ゲートパッド２５２とデータパッド２６２は、前記ゲート配線２２０と同一層同一物質で構成され、前記ゲート及びデータパッド２５２、２６２は、これらの一部をそれぞれ露出するゲート及びデータパッドコンタクトホール（ＣＨ６、ＣＨ７）を介してゲートパッド電極２５４及びデータパッド電極２６４にそれぞれ接触する。この時、前記ゲートパッド電極２５４とデータパッド電極２６４は透明な導電性金属物質で構成される。
【０１８７】
前記ゲート配線２２０とデータ配線２３０の交差地点に薄膜トランジスタ（Ｔ）を構成するので、前記薄膜トランジスタ（Ｔ）は、ゲート電極２２５と、前記ゲート電極２２５とその一部が重なった半導体層（図６Ｋの２４３）と、前記半導体層（図６Ｋの２４３）と接触して互いに離隔されたソース及びドレイン電極２３２、２３４を含んで構成される。
【０１８８】
前記半導体層（図６Ｋの２４３）は、純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成されたアクティブ層２４０と、不純物非晶質シリコーン（ｎ＋ａ−Ｓｉ：Ｈ）で構成されたオーミックコンタクト層（図６Ｋの２４１）を含む。
【０１８９】
前記半導体層（図６Ｋの２４３）は、データ配線２３０、ソース及びドレイン電極２３２、２３４と別途のマスクを利用して前記ゲート電極２２５とその一部が重なるように島状パターンで構成する。したがって、半導体層（図６Ｋの２４３）は下部のバックライト（図示せず）の光に露出しなく、薄膜トランジスタ（Ｔ）には光電流が生成されない。その結果光電流による薄膜トランジスタ（Ｔ）の電気的特性低下が防止される。
【０１９０】
この時、前記ソース及びドレイン電極２３２、２３４が透明な導電性金属と不透明な導電性金属が順に積層されて用いられる場合、前記不透明な導電性金属に比べて仕事関数が大きい透明な導電性金属がオーミックコンタクト層（図６Ｋの２４１）と直接的に接触するようになるが、前記透明な導電性金属とオーミックコンタクト層（図６Ｋの２４１）との仕事関数差によって薄膜トランジスタ（Ｔ）のコンタクト抵抗が大きくなって、透明な導電性金属層とオーミックコンタクト層（図６Ｋの２４１）がオーミックコンタクトではない整流（ｒｅｃｔｉｆｙｉｎｇ）接触を形成するようになる。したがって、本発明では、透明な導電性金属とオーミックコンタクト層（図６Ｋの２４１）間のコンタクト抵抗を低めてオーミックコンタクトを形成するために、前記ソース及びドレイン電極２３２、２３４とオーミックコンタクト層（図６Ｋの２４１）との間に金属物質のバッファー金属層（図６Ｋの２４２）を構成する。前記バッファー金属層（図６Ｋの２４２）はモリブデンを５０Åの厚さに構成することが望ましい。
【０１９１】
ところが、他の実施形態でソース及びドレイン電極２３２、２３４とオーミックコンタクト層（図６Ｋの２４１）との間を低い接触抵抗のオーミックコンタクトに作ることができるならば、バッファー金属層（図６Ｋの２４２）は省略することができる。例えば、オーミックコンタクト層（図６Ｋの２４１）を形成した後、プラズマ処理を行ってオーミックコンタクト層（図６Ｋの２４１）上部に非常に薄いシリコーン窒化層（ＳｉＮｘ）を形成してバッファー離隔層として利用することができる。その場合、ソース及びドレイン電極２３２、２３４は、バッファー離隔層上部に形成されてオーミックコンタクト層（図６Ｋの２４１）と直接接触しないでバッファー離隔層と接触するので、バッファー金属層を用いなくても低い接触抵抗とオーミックコンタクトを得ることができる。
【０１９２】
そして、前記ソース及びドレイン電極２３２、２３４の離隔された間に露出されたバッファー金属層（図６Ｋの２４２）とオーミックコンタクト層（図６Ｋの２４１）を順に除去してその下部のアクティブ層２４０をオーバーエッチングしてこの部分をチャネル（図示せず）で活用する。
【０１９３】
ここで、前記データ配線２３０とソース及びドレイン電極２３２、２３４の上部にはこれを覆う保護層（図６Ｌの２５８ａ）が構成されるので、前記保護層（図６Ｌの２５８ａ）はスパターリング法のような物理気相蒸着（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法で構成されたことを特徴とする。
【０１９４】
この時、前記ドレイン電極２３４と同一パターンで延長された画素電極２７２を画素領域（Ｐ）に対応して構成する。前記画素電極２７２は、前記ドレイン電極２３４から延長された延長部２７２ｂと、前記延長部２７２ｂから画素領域（Ｐ）に垂直に分岐した複数の垂直部２７２ｃと、前記複数の垂直部２７２ｃを一つに連結する連結部２７２ｄを含む。
【０１９５】
そして、前記共通配線２５０の一部を露出する共通コンタクトホール（ＣＭＨ）を介して前記共通配線２５０と接触した複数の共通電極２６０を構成するので、前記共通電極２６０は前記画素電極垂直部２７２ｃと互いに交互に一定間隔で平行するように離隔して構成する。
【０１９６】
前記画素電極２７２と共通電極２６０は透明な導電性金属だけが存在する状態である。そして、前記共通配線２５０を第１電極として、これに重なった前記画素電極連結部２７２ｄを第２電極とするストレージキャパシタ（Ｃｓｔ）を構成する。
【０１９７】
前述した構成は、３マスク工程による液晶表示装置用アレイ基板で半導体層を島状に構成することを特徴とする。
【０１９８】
また、前述した構成は画素領域に対応して共通電極と画素電極が平行するように離隔して棒状で構成されるので、このような構成は棒状のコーナー部にストリッパーの浸透が容易であってリフトオフ工程に最適化した画素設計と言える。
【０１９９】
これに対して、以下本発明の第２実施形態による横電界方式液晶表示装置用アレイ基板の製造方法を介して詳細に説明するようにする。
【０２００】
本発明の第２実施形態による横電界方式液晶表示装置用アレイ基板は、３マスク工程段階で製作される。
【０２０１】
図６Ａないし図６Ｍは図５のＶＩ−ＶＩ線に沿ってそれぞれ切断して工程順序によって示した工程断面図である。
【０２０２】
図６Ａは第１マスク工程段階を示した断面図である。
【０２０３】
図６Ａに示したように、画素領域（Ｐ）、ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）が定義された基板２００上に銅（Ｃｕ）、銅合金（ＡｌＮｄ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つでゲート金属層（図示せず）を形成して第１マスク（図示せず）を利用してパターニングすることによって、ゲート配線２２０と、前記ゲート配線２２０から延長されたゲート電極２２５を形成して、前記ゲート配線２２０の一端に位置したゲートパッド領域（ＧＰ）にはゲートパッド２５２を形成する。
【０２０４】
これと同時に、前記データパッド領域（ＤＰ）にはデータパッド２６２を形成して、前記画素領域（Ｐ）に隣接した領域には共通配線２５０を形成する。この時、前記共通配線２５０の一部分は画素領域（Ｐ）に延長された状態である。
【０２０５】
ここで、前記データパッド２６２は、後続工程で形成されるデータ配線（図５の２３０）と同一層同一物質で形成することができる。
【０２０６】
次に、前記ゲート電極２２５、ゲート配線２２０、共通配線２５０とゲートパッド２５２とデータパッド２６２が形成された基板２００上に窒化シリコーン（ＳｉＮｘ）と酸化シリコーン（ＳｉＯ２）等のような無機絶縁物質グループのうちから選択された一つを蒸着してゲート絶縁膜２４５を形成する。
【０２０７】
図６Ｂは第２マスク工程段階を示した断面図である。
【０２０８】
図６Ｂに示したように、前記ゲート絶縁膜２４５が形成された基板２００上に純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成された純粋非晶質シリコーン層２４０ａを形成して、前記純粋非晶質シリコーン層２４０ａ上に不純物非晶質シリコーン層２４１ａを形成する。
【０２０９】
この時、一例では、前記純粋及び不純物非晶質シリコーン層２４０ａ、２４１ａはプラズマ化学気相蒸着法で前記ゲート絶縁膜２４５と同じチャンバー内で連続的に形成することができる。
【０２１０】
次に、前記純粋及び不純物非晶質シリコーン層２４０ａ、２４１ａが形成された基板２００上にモリブデン（Ｍｏ）を５０Åの厚に蒸着してバッファー金属物質層２４２ａを形成する。
【０２１１】
図６Ｃに示したように、前記バッファー金属物質層２４２ａが形成された基板２００上にフォトレジストを塗布して第１感光層２８０を形成して、これとは離隔された上部に第２マスク（Ｍ２２）を配置整列する段階を行う。
【０２１２】
第２マスク（Ｍ２２）は、透過部（Ａ）、半透過部（Ｂ）、遮断部（Ｃ）を含んで、前記ゲート電極２２５に対応して遮断部（Ｃ）が位置して、前記ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）と共通配線２５０の一部に対応して透過部（Ａ）が位置して、これらを除いた残りの領域には半透過部（Ｂ）が位置するように整列される。
【０２１３】
次に、図６Ｄに示したように、前記第２マスク（図６ＣのＭ２２）を利用して第１感光層２８０を露光した後、現像して、第１感光パターン２８２を形成する。
【０２１４】
第１感光パターン２８２は、前記第２マスク（図６ＣのＭ２２）の半透過部（図６ＣのＢ）に対応する第１部分２８２ａと、第２マスク（図６ＣのＭ２２）の遮断部（図６ＣのＣ）に対応する第２部分２８２ｂで構成される。
【０２１５】
すなわち、第１感光層２８０の露光及び現像によって、ゲート電極２２５に対応した第１感光層（図６Ｃの２８０）はそのまま存在して第１感光パターン２８２の第２部分２８２ｂになり、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応した第１感光層（図６Ｃの２８０）は全て除去されてその下部のバッファー金属物質層２４２ａが露出されて、これを除いた全領域に対応する第１感光層（図６Ｃの２８０）はその一部が除去されて高さが半分程度に低くなった状態で第１感光パターン２８２の第１部分２８２ａになる。
【０２１６】
次に、図６Ｅに示したように、前記第１感光パターン２８２をエッチングマスクとして利用して、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）と前記共通配線２５０それぞれの一部に対応して露出したバッファー金属物質層２４２ａと不純物及び純粋非晶質シリコーン層２４１ａ、２４０ａとゲート絶縁膜２４５を順に除去する段階を行う。
【０２１７】
この時、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）と共通配線２５０それぞれに対応したゲート絶縁膜２４５は一部分が除去されてその下部に一部分が残る。例えば、残されたゲート絶縁膜２４５の厚さは最初形成された厚さの半分以下であることができる。
【０２１８】
ゲート絶縁膜２４５が一部除去されるので、後続するゲートパッド及びデータパッド２５２、２６２のパッドオープニング工程が安定的に進められることができる。例えば、シリコーン窒化膜（ＳｉＮｘ）やシリコーン酸化膜（ＳｉＯ２）のようなゲート絶縁膜２４５のエッチング率（ｅｔｃｈ  ｒａｔｅ）は不純物及び純粋非晶質シリコーン層２４１ａ、２４０ａのエッチング率より低いので、ゲート絶縁膜２４５をあらかじめ一部除去しない場合後続するパッドオープニング工程でゲート絶縁膜２４５が一部残ってゲートパッド及びデータパッド２５２、２６２が露出されなかったりパッドオープニング工程の工程時間が過度に長くなる。また、ゲート絶縁膜２４５をあらかじめ完全に除去する場合後続するパッドオープニング工程でゲートパッド及びデータパッド２５２、２６２が劣化する。
【０２１９】
次に、図６Ｆに示したように、前記第１感光パターン２８２をアッシングする段階を行うと、前記第１感光パターン２８２の第１部分２８０ａは全て除去されてその下部のバッファー金属物質層２４２ａが露出されて、第１感光パターン２８２の第２部分２８２ｂは一部除去されてその高さが半分程度に低くなった第２感光パターン２８４になる。
【０２２０】
次に、図６Ｇに示したように、前記第２感光パターン２８４をエッチングマスクとして利用して、前記露出したバッファー金属物質層２４２ａと不純物非晶質シリコーン層２４１ａと純粋非晶質シリコーン層２４０ａを順に除去する段階を通じて、前記ゲート電極２２５とその一部が重なった島状の半導体パターン２４４とバッファーパターン２４２ｂが形成される。
【０２２１】
この時、前記半導体パターン２４４は、純粋非晶質シリコーンで構成されたアクティブ層２４０と、不純物非晶質シリコーンで構成されたオーミックコンタクトパターン２４１ｂを含む。
【０２２２】
これと同時に、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）と共通配線２５０に対応して残したゲート絶縁膜２４５が共に除去されて、前記ゲート及びデータパッド２５２、２６２それぞれの一部を露出するゲートパッドコンタクトホール（ＣＨ６）とデータパッドコンタクトホール（ＣＨ７）と、前記共通配線２５０の一部を露出する共通コンタクトホール（ＣＭＨ）がそれぞれ形成される。
【０２２３】
本発明の第２実施形態では、第２マスク工程段階で前記ゲート電極２２５とその一部が重なった半導体パターン２４４を島状に構成することを特徴とするので、このような構成はバックライトに半導体パターン２４４の露出に起因した光漏れ電流を防止して、画質不良を防止することができる長所がある。
【０２２４】
データ配線２３０とソース及びドレイン電極２３２、２３４の下部に半導体パターン２４４が存在しないため、ブラックマトリックス（図示せず）の線幅を最小化することができて、その結果開口率を改善することができる長所がある。
【０２２５】
次に、前記残された第２感光パターン２８４をストリップ工程で除去することを介して第２マスク工程段階が完了する。
【０２２６】
図６Ｈないし図６Ｍは第３マスク工程段階を示した断面図である。
【０２２７】
図６Ｈに示したように、前記半導体パターン２４４とゲート及びデータパッドコンタクトホール（図６ＧのＣＨ６、ＣＨ７）と共通コンタクトホール（ＣＭＨ）が形成された基板２００上にインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のような透明な導電性金属グループのうちから選択された一つで透明導電物質層２７０ａを形成する。
【０２２８】
連続的に、前記透明導電物質層２７０ａが形成された基板２００上に銅（Ｃｕ）、モリブデン（Ｍｏ）、モリブデン合金（ＭｏＴｉ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つまたはそれ以上に不透明導電物質層２７５を形成するので、抵抗が低く電気伝導度が優秀な銅を利用することが望ましい。
【０２２９】
次に、前記透明導電物質層２７０ａと不透明導電物質層２７５が形成された基板２００上にフォトレジストを塗布して第２感光層２９０を形成して、これと離隔された上部に第３マスク（Ｍ２３）を配置整列する段階を行う。
【０２３０】
この時、第３マスク（Ｍ２３）は、透過部（Ａ）、半透過部（Ｂ）、遮断部（Ｃ）を含んで、前記画素領域（Ｐ）に対応して一定間隔で遮断部（Ｃ）と透過部（Ａ）が交互に位置し、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応して透過部（Ａ）が位置し、前記共通配線２５０に対応して両端の遮断部（Ａ）及び遮断部（Ａ）間の透過部（Ｃ）が位置し、前記半導体パターン１４４に対応して両端の半透過部（Ｂ）及び半透過部（Ｂ）間の透過部（Ａ）が位置して、後続される工程でデータ配線（図５の２３０）が形成される領域に対応して半透過部（Ｂ）が位置し、これらを除いた残り領域には透過部（Ａ）が位置するように整列される。
【０２３１】
次に、図６Ｉに示したように、前記第３マスク（図６ＨのＭ２３）を利用して第２感光層（図６Ｈの２９０）を露光した後、現像して、第３感光パターン２９２を形成する。
【０２３２】
第３感光パターン２９２は、第３マスク（図６ＨのＭ２３）の半透過部（図６ＨのＢ）に対応する第１部分２９２ａと、第３マスク（図６ＨのＭ２３）の遮断部（図６ＨのＣ）に対応する第２部分２９２ｂを含む。
【０２３３】
すなわち、第２感光層（図６Ｈの２９０）の露光現像によって、前記半導体パターン２４４両端の半透過部（図６ＨのＢ）間の透過部（図６ＨのＡ）に対応した第２感光層（図６Ｈの２９０）は完全に除去されてその下部の不透明導電物質層２７５が露出されて、前記両端の半透過部（図６ＨのＢ）に対応した第２感光層（図６Ｈの２９０）はその一部が除去されて高さが低くなった状態で第３感光パターンの第１部分２９２ａになる。
【０２３４】
そして、前記画素領域（Ｐ）と共通配線２５０それぞれの透過部（Ａ）に対応した第２感光層（図１０Ｆの２９０）は全て除去されてその下部の不透明導電物質層２７５が露出されて、前記画素領域（Ｐ）と共通配線２５０それぞれの遮断部（Ｃ）に対応した第２感光層（図６Ｈの２９０）はそのまま存在して一定間隔で離隔された第３感光パターンの第２部分２９２ｂになる。
【０２３５】
また、前記ゲート及びデータパッド領域（ＧＰ、ＤＰ）で前記遮断部（Ｃ）に対応した第２感光層（図６Ｈの２９０）はそのまま存在して第３感光パターンの第２部分２９２ｂになって、前記データ配線（図５の２３０）に対応した第２感光層（図６Ｈの２９０）はその一部が除去されて高さが低くなった状態で第３感光パターンの第１部分２９２ａになって、これを除いた全領域の第２感光層（図６Ｈの２９０）は全て除去されてその下部の不透明導電物質層２７５が露出される。
【０２３６】
次に、図６Ｊに示したように、前記第３感光パターン２９２をエッチングマスクとして利用して、前記露出した不透明導電物質層２７５とこの下部の透明導電物質層２７０ａを一括的にパターニングする段階を行う。
【０２３７】
この時、等方性を有する湿式エッチングを利用して第３感光パターン２９２の下部に位置する不透明導電物質層２７５と透明導電物質層２７０ａがオーバーエッチングされるようにして、前記第３感光パターン２９２の縁下部面が部分的に露出するようにする。
【０２３８】
上のような構成は、前記第３感光パターン２９２の露出した下部面上部に保護層を形成した後、前記第３感光パターン２９２とこれを覆う前記保護層を同時に除去するリフトオフ（ｌｉｆｔ−ｏｆｆ）工程で、前記第３感光パターン２９２の露出した縁下部面にストリッパー（ｓｔｒｉｐｐｅｒ）が容易に浸透することができるように誘導するためである。
【０２３９】
以後、第３感光パターン２９２をエッチングマスクとして利用して、等方性を有する湿式エッチングを利用したパターニング工程を行って、前記半導体パターン２４４に対応して両側に離隔されたソース電極２３２とドレイン電極２３４を形成して、画素領域（Ｐ）に対応して互いに交互に配置された画素電極パターン２７２ａと共通電極パターン２６０ｂを形成する。
【０２４０】
これと同時に、ソース電極２３２に連結されるデータ配線２３０を形成して、前記ゲートパッド領域（ＧＰ）とデータパッド領域（ＤＰ）には前記ゲートパッド２５２と接触したゲートパッド電極パターン２５４ａと、データパッド２６２と接触したデータパッド電極パターン２６４ａをそれぞれ形成する。
【０２４１】
ここで、前記ソース及びドレイン電極２３２、２３４、画素電極パターン２７２ａ、共通電極パターン２６０ｂ、データ配線２３０とゲートパッド電極パターン及びデータパッド電極パターン２５２ａ、２６４ａは、透明導電物質層２７０ａと不透明導電物質層２７５が積層された二重層で形成される。
【０２４２】
この時、前記ソース及びドレイン電極２３２、２３４、画素電極パターン２７２ａ、共通電極パターン２６０ｂ、データ配線２３０とゲートパッド電極パターン及びデータパッド電極パターン２５２ａ、２６４ａは、前述した等方性を有する湿式エッチング工程により各配線の両側終端の一部がオーバーエッチングされて、前記第３感光パターン２９２は、前記両端にオーバーエッチングされた部分により第３感光パターン２９２の縁下部面が部分的に露出した状態である。
【０２４３】
次に、図６Ｋに示したように、前記第３感光パターン２９２をマスクとして利用して、ソース及びドレイン電極２３２、２３４の離隔区間を介して露出したバッファーパターン２４２ｂとオーミックコンタクトパターン２４１ｂをパターニングする段階を行う。
【０２４４】
前述したパターニング工程を行うと、前記ソース及びドレイン電極２３２、２３４と等しい幅でバッファーパターン２４２ｂとオーミックコンタクトパターン２４１ｂが両側に分離されてそれぞれバッファー金属層２４２とオーミックコンタクト層２４１になる。この時、前記両側に分離されたオーミックコンタクト層２４１下部に露出したアクティブ層２４０の一部をオーバーエッチングしてこの部分をチャネル（ｃｈ）で活用し、前記アクティブ層２４０及びオーミックコンタクト層２４１を半導体層２４３として定義できる。
【０２４５】
ここで、前記ゲート電極２２５と、ソース及びドレイン電極２３２、２３４と、バッファー金属層２４２とアクティブ及びオーミックコンタクト層２４０、２４１は薄膜トランジスタ（Ｔ）を形成する。
【０２４６】
この時、前記ソース及びドレイン電極２３２、２３４と前記オーミックコンタクト層２４１間に形成されたバッファー金属層２４２は前記ソース及びドレイン電極２３２、２３４の透明導電物質層２７０ａとオーミックコンタクト層２４１との仕事関数差を低める役割をするので、薄膜トランジスタ（Ｔ）の駆動特性が改善される長所がある。
【０２４７】
次に、第３感光パターン２９２をアッシング（ａｓｈｉｎｇ）する段階を行う。
【０２４８】
前述したアッシング工程を行うと、前記画素領域（Ｐ）及び共通配線２５０とゲート及びデータパッド領域（ＧＰ、ＤＰ）に対応した第３感光パターン２９２の第２部分２９２ｂは高さが半分程度低くなった状態で第４感光パターン２９４になって、前記薄膜トランジスタ（Ｔ）とデータ配線２３０に対応した第３感光パターン２９２の第１部分２９２ａは全て除去されて下部のソース及びドレイン電極２３２、２３４とデータ配線２３０がそれぞれ露出される。
【０２４９】
次に、図６Ｌに示したように、第４感光パターン２９４を含む基板２００上に酸化シリコーンと窒化シリコーンを含む無機絶縁物質グループのうちから選択された一つで保護層２５８ａを形成する段階を行う。
【０２５０】
前記保護層２５８ａを無機絶縁物質グループのうちから選択された一つをプラズマ化学気相蒸着（ＰＣＶＤ）法を利用して形成する場合、前記プラズマ化学気相蒸着法を利用した蒸着工程時３５０℃以上の高温工程を必要とするので、保護層２５８ａの下部に感光特性を有する有機絶縁物質で形成された第４感光パターン２９４の耐熱性が１５０℃程度までしかなく、前記第４感光パターン２９４がつぶれたり、変形する問題が生じる。
【０２５１】
前述した問題が生じた状態で前記保護層２５８ａを続いて蒸着して行くと、結局には第４感光パターン２９４が前記保護層２５８ａにより完全に覆われる結果をもたらして、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程時ストリッパーが円滑に浸透することができず、前記第４感光パターン２９４と保護層２５８ａが残留するリフトオフ不良を引き起こす。
【０２５２】
また、液晶表示装置用アレイ基板を完成した状態で、前述した問題が生じる場合残留する第４感光パターン２９４が液晶と反応して残像のような画質不良が発生する。
【０２５３】
これを防止するために、本発明ではスパターリング法（ｓｐｕｔｔｅｒｉｎｇ  ｍｅｔｈｏｄ）のような物理気相蒸着法（ＰＶＤ）を利用して保護層２５８ａを形成することを特徴とする。
【０２５４】
前記スパターリング法を利用する場合第４感光パターン２９４を１５０℃以下の温度で形成することができるので、前記第４感光パターン２９４が変形する心配がなくて、副次的にはガラス基板ではないプラスチックのようなフレキシブルな基板に適用することができる長所がある。
【０２５５】
この時、前記保護層２５８ａは、前記第４感光パターン２９４それぞれに対応してその上部面の一部分を覆って、前記第４感光パターン２９４の段差により両側面縁に対応した部分と、これらの縁下部面には保護層２８４ａが連結できなくて断絶された状態である。
【０２５６】
そして、前記保護層２５８ａは、前記第４感光パターン２９４が形成されていないデータ配線２３０とソース及びドレイン電極２３２、２３４を覆って形成される。
【０２５７】
次に、図６Ｍに示したように、ストリッパー（ｓｔｒｉｐｐｅｒ）を利用したリフト−オフ工程を行うと、第４感光パターン２９４の縁下部面の露出部にストリッパーが浸透して、第４感光パターン２９４と、第４感光パターン２９４を覆う第１ないし保護層２５８ａが共に除去されて画素電極パターン２７２ａ、共通電極パターン２６０ｂとゲートパッド電極パターン及びデータパッド電極パターン２５４ａ、２６４ａがそれぞれ露出される。そして、前記第４感光パターン２９４なくデータ配線２３０とソース及びドレイン電極２３２、２３４を覆っていた保護層２５８ａはそのまま残って保護パターン２５８になる。
【０２５８】
以後、保護パターン２５８をエッチングマスクとして利用して画素電極パターン２７２ａ、共通電極パターン２６０ｂ、ゲートパッド電極パターン２５４ａ、データパッド電極パターン２６４ａの不透明導電物質層２７５を除去することによって、透明導電物質層２７０ａの単一層で構成される画素電極２７２、ゲートパッド電極２５４、データパッド電極２６４を形成する。
【０２５９】
ここで、図５に示したように、画素電極２７２は、ドレイン電極２３４から延長された延長部２７２ｂと、前記延長部２７２ｂから垂直に複数個分岐した垂直部２７２ｃと、前記複数の垂直部２７２ｃを一つに連結する連結部２７２ｄを含む。そして、前記共通電極２６０は複数の垂直部２６０ａを含んで、共通電極２６０の複数の垂直部２６０ａそれぞれは共通コンタクトホール（ＣＭＨ）を介して共通配線２５０とそれぞれ接触して、画素電極２７２の垂直部２７２ｃと平行するように離隔して互いに交互に配置される。
【０２６０】
また、共通配線２５０を第１電極として、これと重なった前記画素電極連結部２７０ｄを第２電極として、前記第１及び第２電極間に介在されたゲート絶縁膜２４５を誘電体層とするストレージキャパシタ（Ｃｓｔ）が形成される。
【０２６１】
前述したストレージキャパシタ（Ｃｓｔ）の構成は、従来と違い、第１及び第２電極間に介在されたゲート絶縁膜２４５が誘電体層として利用されるので、誘電体層の厚さ減少による第１及び第２電極の重畳面積を縮小設計することができる長所がある。
【０２６２】
したがって、本発明の第２実施形態では、３マスク工程で製作されながら、前記第４保護膜パターン２５８により前記データ配線２３０と、ソース及びドレイン電極２３２、２３４が覆われる構造で、異物からの不良を事前に防止することができて信頼性が改善される長所がある。
【０２６３】
また、本発明の第２実施形態では、画素領域（図３のＰ）に対応して板状の画素電極（図５の１７２）を形成する第１実施形態と別に、前記共通電極２６０と画素電極２７２を棒状のパターンで平行するように交互に配置されるように構成するので、リフトオフ工程時ストリッパーの浸透をさらに容易に誘導することができてリフトオフ不良を最小化することができる長所がある。
【０２６４】
以上で、前述した工程を介して本発明の第２実施形態による液晶表示装置用アレイ基板を製作することができる。
【０２６５】
したがって、本発明の第２実施形態は第１実施形態と同じ効果を得ることができて、これにさらに棒状の共通電極と画素電極の画素設計でリフトオフ工程をさらに效率的に進行することを介して生産収率を改善することができる長所がある。
【実施例３】
【０２６６】
本発明の第３実施形態は第２実施形態を多少変形したことであって、共通電極と画素電極を不透明な導電性金属で形成することを介してコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）を改善することに関する。
【０２６７】
図７は、本発明の第３実施形態による横電界方式液晶表示装置用アレイ基板の単位画素を示した平面図であって、図８は図７のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図である。
【０２６８】
図７及び図８に示したように、基板３００上に一方向にその終端にゲートパッド３５２を有するゲート配線３２０と前記ゲート配線３２０から延長されたゲート電極３２５と、前記ゲート配線３２０と平行に離隔された共通配線３５０を構成する。
【０２６９】
前記ゲート配線３２０及び共通配線３５０と垂直交差して画素領域（Ｐ）を定義し、その終端にデータパッド３６２を有するデータ配線３３０と、前記データ配線３３０から延長されたＵ字状のソース電極３３２と、前記ソース電極３３２と離隔して互いに噛み合うようにドレイン電極３３４を構成する。
【０２７０】
前記ゲートパッド３５２とデータパッド３６２は前記ゲート配線３２０と同一層同一物質で構成されて、前記ゲート及びデータパッド３５２、３６２はこれらの一部をそれぞれ露出するゲート及びデータパッドコンタクトホール（ＣＨ８、ＣＨ９）を介してゲートパッド電極３５４とデータパッド電極３６４にそれぞれ接触する。この時、前記ゲートパッド電極３５４とデータパッド電極３６４はモリブデン合金（ＭｏＴｉ）のような第１不透明導電物質からなる。
【０２７１】
前記ゲート配線３２０とデータ配線３３０の交差地点に薄膜トランジスタ（Ｔ）を構成するので、前記薄膜トランジスタ（Ｔ）はゲート電極３２５と、前記ゲート電極３２５とその一部が重なった半導体層３４４と、前記半導体層３４４と接触して互いに離隔されたソース及びドレイン電極３３２、３３４を含んで構成される。
【０２７２】
前記半導体層３４４は、純粋非晶質シリコーン（ａ−Ｓｉ：Ｈ）で構成されたアクティブ層３４０と、不純物非晶質シリコーン（ｎ＋ａ−Ｓｉ：Ｈ）で構成されたオーミックコンタクト層３４１を含む。
【０２７３】
本発明では、前記半導体層３４４を別途のマスクを利用して前記ゲート電極３２５とその一部が重なるように島状パターンで構成することを特徴とする。また、ソース及びドレイン電極３３２、３３４の下部層を仕事関数が比較的低い不透明導電物質で形成するので、オーミックコンタクト層３４１とソース及びドレイン電極３３２、３３４間の仕事関数差がそんなに大きくなくて別途の層や処理がなくてもオーミックコンタクトを確保することができる。
【０２７４】
そして、前記ソース及びドレイン電極３３２、３３４の離隔された間に露出されたオーミックコンタクト層３４１を除去してその下部のアクティブ層３４０をオーバーエッチングしてこの部分をチャネル（図示せず）で活用する。
【０２７５】
前記ドレイン電極３３４と同一パターンで延長された画素電極３７２を画素領域（Ｐ）に対応して構成する。この時、前記画素電極３７２は前記ドレイン電極３３４から延長された延長部３７２ｂと、前記延長部３７２ｂから画素領域（Ｐ）に垂直に複数個分岐した垂直部３７２ｃと、前記複数の垂直部３７２ｃを一つに連結する連結部３７２ｄを含む。
【０２７６】
この時、前記共通配線３５０の一部を露出する共通コンタクトホール（ＣＭＨ）を介して前記共通配線３５０と接触した共通電極３６０を構成するので、前記共通電極３６０は複数の垂直部３６０ａを含んで、共通電極３６０の複数の垂直部３６０ａは前記画素電極垂直部３７０ｃと互いに交互に一定間隔で平行に離隔されて配置される。
【０２７７】
この時、データ配線３３０とソース及びドレイン電極３３２、３３４は、第１不透明導電物質層３７０ａと第２不透明導電物質層３７５を順に積層した後パターニングして形成される反面、画素電極３７２と共通電極３６０は、第１不透明導電物質層３７０ａと第２不透明導電物質層３７５を順に積層した後パターニングして最終工程段階で上部の第２不透明導電物質層３７５を除去することによって形成される。
【０２７８】
したがって、画素電極３７２と共通電極３６０は第１不透明導電物質層３７５の単一層で構成される。
【０２７９】
ここで、第１不透明導電物質層３７５はモリブデン合金（ＭｏＴｉ）で構成することができて、第２不透明導電物質層３７５は銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）及びクロム（Ｃｒ）のような導電性金属グループのうちから選択された一つまたはそれ以上で構成することができるが、抵抗が低く電気伝導度が優秀な銅を利用することが望ましい。
【０２８０】
前記画素電極３７２と共通電極３６０が不透明な物質からなるので、液晶表示装置のブラック輝度が低くなって、その結果液晶表示装置のコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）が改善される。
【０２８１】
そして、前記前段の共通配線３５０を第１電極として、これに重なった前記画素電極連結部３７０ｄを第２電極とするストレージキャパシタ（Ｃｓｔ）が構成される。
【０２８２】
本発明の第３実施形態による横電界方式液晶表示装置用アレイ基板の製造方法は、前述した第２実施形態の製造方法と大きい差を見せないので、残りの詳細な説明は省略するようにする。
【０２８３】
したがって、本発明の第３実施形態では、画素電極と共通電極を不透明な導電性物質層で構成することを介してコントラスト比が改善される長所がある。
【０２８４】
しかし、本発明は前記実施形態に限定されないし、本発明の趣旨を外れない限度内で多様に変形及び変更することができるということは自明な事実であることである。
【符号の説明】
【０２８５】
２００：基板
２２０：ゲート配線
２２５：ゲート電極
２３０：データ配線
２４５：ゲート絶縁膜
２５０：共通配線
２５８：保護パターン
２６０：共通電極
２７２：画素電極
【図１】
2011170387.tif 000003
【図２Ａ】
2011170387.tif 000004
【図２Ｂ】
2011170387.tif 000005
【図２Ｃ】
2011170387.tif 000006
【図２Ｄ】
2011170387.tif 000007
【図２Ｅ】
2011170387.tif 000008
【図２Ｆ】
2011170387.tif 000009
【図２Ｇ】
2011170387.tif 000010
【図２Ｈ】
2011170387.tif 000011
【図２Ｉ】
2011170387.tif 000012
【図３】
2011170387.tif 000013
【図４Ａ】
2011170387.tif 000014
【図４Ｂ】
2011170387.tif 000015
【図４Ｃ】
2011170387.tif 000016
【図４Ｄ】
2011170387.tif 000017
【図４Ｅ】
2011170387.tif 000018
【図４Ｆ】
2011170387.tif 000019
【図４Ｇ】
2011170387.tif 000020
【図４Ｈ】
2011170387.tif 000021
【図４Ｉ】
2011170387.tif 000022
【図４Ｊ】
2011170387.tif 000023
【図４Ｋ】
2011170387.tif 000024
【図４Ｌ】
2011170387.tif 000025
【図４Ｍ】
2011170387.tif 000026
【図５】
2011170387.tif 000027
【図６Ａ】
2011170387.tif 000028
【図６Ｂ】
2011170387.tif 000029
【図６Ｃ】
2011170387.tif 000030
【図６Ｄ】
2011170387.tif 000031
【図６Ｅ】
2011170387.tif 000032
【図６Ｆ】
2011170387.tif 000033
【図６Ｇ】
2011170387.tif 000034
【図６Ｈ】
2011170387.tif 000035
【図６Ｉ】
2011170387.tif 000036
【図６Ｊ】
2011170387.tif 000037
【図６Ｋ】
2011170387.tif 000038
【図６Ｌ】
2011170387.tif 000039
【図６Ｍ】
2011170387.tif 000040
【図７】
2011170387.tif 000041
【図８】
2011170387.tif 000042