(57)【要約】【課題】より簡易な構成でエネルギーを効率的に利用可能な充放電装置を提供する。【解決手段】充電素子ＢＡＴＴ１と、充電素子ＢＡＴＴ２と、充電素子ＢＡＴＴ１および充電素子ＢＡＴＴ２を並列に接続して充電する充電回路と、充電された充電素子ＢＡＴＴ１および充電素子ＢＡＴＴ２の電圧と予め定められた閾値とを比較し、電圧が閾値より大きい場合は、充電素子ＢＡＴＴ１および充電素子ＢＡＴＴ２を並列に接続して電圧を出力し、電圧が閾値以下の場合は、充電素子ＢＡＴＴ１および充電素子ＢＡＴＴ２を直列に接続して電圧を出力する放電回路と、を備える。【選択図】図１
2011045183.tif 000002
【特許請求の範囲】
【請求項１】
第１充電素子と、
第２充電素子と、
前記第１充電素子および前記第２充電素子を並列に接続して充電する充電回路と、
充電された前記第１充電素子および前記第２充電素子の電圧と予め定められた閾値とを比較し、前記電圧が前記閾値より大きい場合は、前記第１充電素子および前記第２充電素子を並列に接続して前記電圧を出力し、前記電圧が前記閾値以下の場合は、前記第１充電素子および前記第２充電素子を直列に接続して前記電圧を出力する放電回路と、
を備えることを特徴とする充放電装置。
【請求項２】
前記放電回路は、
前記電圧を出力する出力端子間で、前記第１充電素子および前記第２充電素子のうち前記第１充電素子にソースとドレインとが直列に接続される第１電界効果トランジスタと、
前記出力端子間で、前記第１充電素子および前記第２充電素子のうち前記第２充電素子にソースとドレインとが直列に接続される第２電界効果トランジスタと、
前記出力端子間でソースとドレインとが前記第１充電素子および前記第２充電素子を直列に接続する第３電界効果トランジスタと、
前記電圧と前記閾値とを比較し、前記電圧が前記閾値より大きい場合に、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタのゲートをオンして前記第３電界効果トランジスタのゲートをオフし、前記電圧が前記閾値以下の場合に、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタのゲートをオフして前記第３電界効果トランジスタのゲートをオンする電圧検出回路と、を備えること、
を特徴とする請求項１に記載の充放電装置。
【請求項３】
前記充電回路は、定電流定電圧方式により前記第１充電素子および前記第２充電素子を並列に接続して充電すること、
を特徴とする請求項１に記載の充放電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型携帯機器等に搭載可能な充放電装置に関するものである。
【背景技術】
【０００２】
携帯機器などのメイン電源として、これまでは、その能力からコイン型の１次電池や携帯電話への搭載に代表される厚みのある平板状のリチウムイオン充電電池が用いられてきた。近年は、コイン型の充電電池やキャパシタ（電気２重層キャパシタ、リチウムイオンキャパシタ他）などの小型の充電素子が用いられることが盛んになってきた。例えば特許文献１および特許文献２では、電気２重層キャパシタを備える蓄電装置に関する技術が提案されている。
【０００３】
そして、技術の進歩により、高容量のコイン型リチウムイオン充電電池や高容量キャパシタが登場し、小型携帯機器への採用に拍車がかかっている。特に電気２重層キャパシタやリチウムイオンキャパシタは、数万から数十万回の充放電でも劣化が少なく環境にもやさしい素子として今後益々利用されることが想定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０７９４０３号明細書
【特許文献２】特開２００３−１１１２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このように小型携帯機器に搭載可能な大容量の充電素子が登場したが、これまでの充電素子と同様に、より効率的に充電するという問題、および、蓄えられたエネルギーを有効に取り出すという問題は依然として存在する。すなわち、充電素子の能力を如何なく発揮するためには充電素子への充放電の制御が課題になる。
【０００６】
例えば、どのように精度良く充電素子を製作しても、充電素子間の個体差が発生する。このため、複数の充電素子をシリーズに、またはパラレルに用い、充放電を繰り返してゆくうちに特に内部抵抗のばらつきによる各充電素子の充放電電圧のずれが発生し、利用しうるエネルギーを低下させていた。
【０００７】
この対策として、これまでは（１）単純に外部抵抗素子でバランスを取る回路を用いる方法、（２）シャントレギュレータを用いる方法、（３）コンバータを用いる方法、（４）トランスを用いてフィードバックをかける方法などが考案されている。
【０００８】
（１）の方法は、簡便であり、回路の構成部品も少なくて済むが、外部抵抗に常に電流を流しているためエネルギーの無駄が多い。このため、特に小さな容量の充電素子を用いる場合は機器性能に顕著に影響する。（２）の方法は、回路規模は中程度であるがバランスをとる場合の短絡電流を保障するための比較的大きなトランジスタを要する。（３）および（４）の方法は、回路規模が大きいため小型の携帯機器には向かず、回路駆動の電力もそれなりに必要である。また、最近はバッテリーパックにマイコンを搭載し、上記（１）〜（４）の方法を組み合わせることにより、複数のバッテリーを接続した場合であっても、協調して充放電電圧を制御する方法も提案されている。しかし、回路規模が大きくなるため、携帯機器に用いるには適していない。
【０００９】
なお、特許文献１および特許文献２には、充電時および放電時に、複数のキャパシタの直並列を切り替える技術が提案されている。しかし、複数の充電素子をランダムに直並列に接続し充放電を行うため、回路規模が大きくなるとともに、大変バランスが悪く、素子に与える負担も大きくなる。
【００１０】
本発明は、上記に鑑みてなされたものであって、より簡易な構成でエネルギーを効率的に利用可能な充放電装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明は、第１充電素子と、第２充電素子と、前記第１充電素子および前記第２充電素子を並列に接続して充電する充電回路と、充電された前記第１充電素子および前記第２充電素子の電圧と予め定められた閾値とを比較し、前記電圧が前記閾値より大きい場合は、前記第１充電素子および前記第２充電素子を並列に接続して前記電圧を出力し、前記電圧が前記閾値以下の場合は、前記第１充電素子および前記第２充電素子を直列に接続して前記電圧を出力する放電回路と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、２つの充電素子を並列に接続して充電する回路と、充電素子の電圧と所定の閾値との大小関係により２つの充電素子を並列に接続するか直接に接続するかを切り替えて放電する回路とを備えるため、より簡易な構成でエネルギーを効率的に利用できるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本実施の形態にかかる充放電装置の構成例を示す回路図である。
【図２】図２は、充電時の動作を説明するための模式図である。
【図３】図３は、充電素子の電圧が設定電圧より大きい場合の放電の動作を説明するための図である。
【図４】図４は、充電素子の電圧が設定電圧より大きい場合の放電の動作を説明するための図である。
【図５】図５は、充電素子の電圧が設定電圧以下の場合の放電の動作を説明するための図である。
【図６】図６は、充電素子の電圧が設定電圧以下の場合の放電の動作を説明するための図である。
【図７】図７は、本実施の形態の充放電装置の充放電特性の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、この発明にかかる充放電装置の好適な実施の形態を詳細に説明する。
【００１５】
本実施の形態の充放電装置は、充電時には、充電素子の容量や内部抵抗のバラつきに対応するため並列に接続して個別に定電流定電圧充電を行う。そして、放電時には、充電素子の電圧が所定の設定電圧（閾値）より大きい場合は並列に接続して放電を行う。さらに、放電に伴って充電素子の端子電圧が低下し、設定電圧を下回った場合、充電素子の接続を直列に切り替えて放電を継続する。これにより、出力電圧を維持して機器の利用可能時間を延長することができる。すなわち、複数の充電素子の接続を切り替えることによりエネルギーを有効に利用することが可能となる。
【００１６】
図１は、本実施の形態にかかる充放電装置１の構成例を示す回路図である。充放電装置１は、２つの充電素子ＢＡＴＴ１およびＢＡＴＴ２と、電流制御回路１１と、電圧制御回路１２と、トランジスタＱ１〜Ｑ８と、ダイオードＤ１〜Ｄ３と、電圧検出器Ｖ＿ＤＥＴと、抵抗器Ｒ１とを備えている。電流制御回路１１、電圧制御回路１２、トランジスタＱ１〜Ｑ５、およびダイオードＤ３は、充電回路として機能する。また、電圧検出器Ｖ＿ＤＥＴ、トランジスタＱ６〜Ｑ８、ダイオードＤ１〜Ｄ２、および抵抗器Ｒ１は、放電回路として機能する。
【００１７】
充電素子ＢＡＴＴ１およびＢＡＴＴ２は、例えば、小型携帯機器に搭載可能な、高容量の電気２重層キャパシタ、およびリチウムイオンキャパシタなどの充電素子により構成できる。
【００１８】
トランジスタＱ１〜Ｑ５は、充電制御に用いられる電界効果トランジスタである。また、トランジスタＱ６〜Ｑ８は、放電制御に用いられる電界効果トランジスタである。図１では、トランジスタＱ１、Ｑ６、およびＱ７を超低ＯＮ抵抗のＪタイプＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、その他のトランジスタを超低ＯＮ抵抗のＫタイプＭＯＳＦＥＴとした例が示されている。
【００１９】
電流制御回路１１は、定電流定電圧（CCCV：Constant Current Constant Voltage）充電方式で一定の電流を出力する処理を制御する回路である。電圧制御回路１２は、定電流定電圧方式で一定の電圧を出力する処理を制御する回路である。なお、定電流定電圧充電方式とは、充電の開始時は一定の電流で充電し、充電素子の端子電圧が所定の電圧に達した後は、所定の電圧で充電する充電方式である。
【００２０】
入力端子Ｖｉｎ＋およびＶｉｎ−の間に外部電源が印加され、充電が開始されると、電流制御回路１１とトランジスタＱ１とにより充電電流が予め設定された値に制御される。また、電圧制御回路１２とトランジスタＱ２およびＱ３とにより、充電素子ＢＡＴＴ１およびＢＡＴＴ２の充電電圧が予め設定された値（それぞれＶＣ１およびＶＣ２）に制御される。
【００２１】
電圧検出器Ｖ＿ＤＥＴは、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧を検出し、検出した電圧と所定の閾値に相当する設定電圧Ｖｄとの大小関係に応じた電圧を出力する。例えば、電圧検出器Ｖ＿ＤＥＴは、検出した電圧が設定電圧Ｖｄより大きい場合、ＶＣ２近傍の電圧を出力する。また、電圧検出器Ｖ＿ＤＥＴは、検出した電圧が設定電圧Ｖｄ以下の場合、０Ｖ近傍の電圧を出力する。
【００２２】
次に、本実施の形態にかかる充放電装置１の充電時の動作を図２を用いて説明する。図２は、充電時の動作を説明するための模式図である。
【００２３】
入力端子Ｖｉｎ＋およびＶｉｎ−間に外部電源が印加され、充電が開始されると、電圧制御回路１２が充電実施信号を出力し続ける。そして、この充電実施信号がトランジスタＱ４のゲート、トランジスタＱ５のゲート、および電圧検出器Ｖ＿ＤＥＴに印加される。すなわち、トランジスタＱ４のゲートおよびトランジスタＱ５のゲートにプラス電圧が印加され、トランジスタＱ４およびトランジスタＱ５はＯＮ（導通）状態となる。
【００２４】
電圧検出器Ｖ＿ＤＥＴは、設定電圧Ｖｄより大きな電圧が印加されているのでＯＮし、ＶＣ２に近い電圧を出力する。この電圧は、トランジスタＱ６のゲートに印加されるので、トランジスタＱ６は動作領域から外れてＯＦＦ（高抵抗）状態を維持する。このため、充電素子ＢＡＴＴ１と充電素子ＢＡＴＴ２とは相互に絶縁され、トランジスタＱ４およびトランジスタＱ５によりそれぞれ入力端子Ｖｉｎ−側にシャントされる。
【００２５】
このような動作により、充電素子ＢＡＴＴ１は、入力端子Ｖｉｎ＋、電流制御回路１１、トランジスタＱ１、トランジスタＱ２、充電素子ＢＡＴＴ１、トランジスタＱ４、および入力端子Ｖｉｎ−を経由する経路（図２の実線経路）で、ＶＣ１に達するまで充電される。また、充電素子ＢＡＴＴ２は、入力端子Ｖｉｎ＋、電流制御回路１１、トランジスタＱ１、トランジスタＱ３、充電素子ＢＡＴＴ２、トランジスタＱ５、および入力端子Ｖｉｎ−を経由する経路（図２の破線経路）で、ＶＣ２に達するまで充電される。
【００２６】
なお、電流制御回路１１および電圧制御回路１２は、充電電圧ＶＣ１およびＶＣ２を予め同じ値に高精度に整合させる。これにより、充電素子ＢＡＴＴ１およびＢＡＴＴ２は、同じ電圧になるよう制御され、並列に充電される。電圧制御回路１２は、充電素子ＢＡＴＴ１およびＢＡＴＴ２それぞれプラス側の電圧をモニタする。そして、電圧制御回路１２は、充電素子ＢＡＴＴ１およびＢＡＴＴ２がそれぞれＶＣ１およびＶＣ２（ＶＣ１≒ＶＣ２）に充電されたことを検知すると、充電実施信号の出力を停止する。これにより、トランジスタＱ４およびトランジスタＱ５はＯＦＦ（高抵抗）し、またトランジスタＱ１〜Ｑ３の制御も停止されるため、充電動作が停止する。
【００２７】
次に、本実施の形態にかかる充放電装置１の放電時の動作を図３〜図６を用いて説明する。放電時は、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧と設定電圧Ｖｄとの大小関係に応じて回路は動的に組みかえられ、その動作が異なる。
【００２８】
具体的には、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧が設定電圧Ｖｄより大きい場合（ＶＣ１≒ＶＣ２＞Ｖｄ）、充電素子ＢＡＴＴ１およびＢＡＴＴ２は並列に接続される。そして、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧が設定電圧Ｖｄ以下の場合（ＶＣ１≒ＶＣ２≦Ｖｄ）、充電素子ＢＡＴＴ１およびＢＡＴＴ２は直列に接続される。
【００２９】
図３および図４は、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧が設定電圧Ｖｄより大きい場合の放電の動作を説明するための図である。図５および図６は、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧が設定電圧Ｖｄ以下の場合の放電の動作を説明するための図である。なお、放電時は充電回路は切り離されているため、図３〜図６では、充電回路の記載を省略している。
【００３０】
まず、ＶＣ１≒ＶＣ２＞Ｖｄの場合の動作を図３を用いて説明する。
【００３１】
電圧検出器Ｖ＿ＤＥＴは、充電時からの継続によりＯＮしてＶＣ２に近い電圧を出力する。これにより、トランジスタＱ６のゲートには高い電圧が加わり動作領域から外れるのでトランジスタＱ６はＯＦＦ（高抵抗）となる。また、トランジスタＱ８のゲートには動作領域以上の電圧が掛かるためトランジスタＱ８はＯＮし、ソース−ドレイン間が動通状態になる。これにより、トランジスタＱ７のゲートには電圧が掛からないので、トランジスタＱ７も動作領域に入りＯＮ（導通状態）となる。
【００３２】
このように、充電から放電に切り替わった後は、電圧検出器Ｖ＿ＤＥＴは、ＶＣ２をモニタし、上記電圧関係式（ＶＣ１≒ＶＣ２＞Ｖｄ）を満たす間はＯＮとなりＶＣ２に近い電圧を出力する。すなわち、図３の回路構成が維持され、出力端子Ｖｏｕｔ−、トランジスタＱ８、充電素子ＢＡＴＴ１、出力端子Ｖｏｕｔ＋を経由する図３の実線の経路と、出力端子Ｖｏｕｔ−、充電素子ＢＡＴＴ２、トランジスタＱ７、ダイオードＤ１およびＤ２、出力端子Ｖｏｕｔ＋を経由する図３の点線の経路との並列接続として、出力端子Ｖｏｕｔ＋およびＶｏｕｔ−間から電力が出力される。
【００３３】
図４は、このようにして並列接続された図３の回路を等価的に示す回路図である。
【００３４】
出力された電力を利用する外部機器の動作により、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧は次第に降下し、設定電圧Ｖｄ以下になると回路は切り替わり図５に示すような動作に移行する。以下に、ＶＣ１≒ＶＣ２≦Ｖｄの場合の動作を図５を用いて説明する。
【００３５】
充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧が降下して設定電圧Ｖｄ以下になると、電圧検出器Ｖ＿ＤＥＴは、電圧の検出範囲から外るのでＯＦＦ領域に入る。これにより、電圧検出器Ｖ＿ＤＥＴの出力はシャントされ０Ｖ付近の値となる。これに伴い、トランジスタＱ６のゲートには電圧が掛からないので動作領域に入り、トランジスタＱ６はＯＮ（導通）する。また、トランジスタＱ８のゲート電圧は動作領域を下回るため、トランジスタＱ８はＯＦＦ（高抵抗）する。トランジスタＱ６がＯＮし、トランジスタＱ８がＯＦＦすることにより、トランジスタＱ７のゲート電圧は動作領域から外れ、トランジスタＱ７もＯＦＦ（高抵抗）する。従って、放電回路は、出力端子Ｖｏｕｔ−、充電素子ＢＡＴＴ２、トランジスタＱ６、充電素子ＢＡＴＴ１、および出力端子Ｖｏｕｔ＋を経由する図５の実線の経路の接続となり、出力電圧を維持することができる。
【００３６】
図６は、このようにして直列接続された図５の回路を等価的に示す回路図である。
【００３７】
次に、このように構成された本実施の形態の充放電装置１の充放電特性について図７を用いて説明する。図７は、本実施の形態の充放電装置１の充放電特性の一例を示す図である。
【００３８】
図７は、充電素子ＢＡＴＴ１およびＢＡＴＴ２として電気２重層キャパシタを用いた動作例を示している。図７では、充電電圧の設定値であるＶＣ１およびＶＣ２をそれぞれ２．６Ｖとし、設定電圧Ｖｄを２Ｖとした場合の動作を示している。
【００３９】
図７に示すように、充電素子ＢＡＴＴ１およびＢＡＴＴ２の電圧を表すＶＣが２．６Ｖに達した段階で充電から放電に切り替わり、さらにＶＣが２Ｖになった段階で、回路が並列から直列接続に切り換えられている。
【００４０】
このように、本実施の形態によれば、充電時には複数の充電素子を並列に個別に充電するため、従来のシステム（例えば上記（１）の方法）のように電圧の平均化のためのバランサ回路等の余計な素子を追加することなく簡易な構成で充電することができる。
【００４１】
また、放電時には、充電素子の電圧の大小を検出しその電圧状態により充電素子を並列接続から直列接続に動的に組み替えることができる。このため、充電素子の電圧を満充電からほぼ０Ｖまで広い範囲で効率的に利用することが可能となる。このように、本実施の形態のよれば、特に２個以内の充電素子を用いた小型携帯機器に利用可能な簡易的な回路であるにもかかわらず利用効果の高い充放電システムを構成することができ、機器の小型化と利用時間の向上を図ることができる。
【産業上の利用可能性】
【００４２】
以上のように、本発明にかかる充放電装置は、小型携帯機器に有用であり、特に、２個以内の充電素子を用いた小型携帯機器に適している。
【符号の説明】
【００４３】
１  充放電装置
１１  電流制御回路
１２  電圧制御回路
ＢＡＴＴ１、ＢＡＴＴ２  充電素子
Ｄ１〜Ｄ３  ダイオード
Ｑ１〜Ｑ８  トランジスタ
Ｒ１  抵抗器
Ｖ＿ＤＥＴ  電圧検出器
Ｖｉｎ＋、Ｖｉｎ−  入力端子
Ｖｏｕｔ＋、Ｖｏｕｔ−  出力端子
【図１】
2011045183.tif 000003
【図２】
2011045183.tif 000004
【図３】
2011045183.tif 000005
【図４】
2011045183.tif 000006
【図５】
2011045183.tif 000007
【図６】
2011045183.tif 000008
【図７】
2011045183.tif 000009