(57)【要約】【課題】第１及び第２半導体チップ間のアンダーフィル樹脂層のアンダーフィル樹脂層のフィレットから放出される反応ガスによる電子回路部の汚染を防止できる半導体装置とその製造方法並びに電子機器を提供する。【解決手段】一方の面に電子回路部（１１，１２）と第１接続部（アンダーバンプ膜２０）が形成された第１半導体チップ１０上に、一方の面に第２接続部（アンダーバンプ膜３２）が形成された第２半導体チップ３０がバンプ２４により接続されてマウントされ、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において第１半導体チップと第２半導体チップの間隙を塞ぐダム２５が形成され、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層２６が充填された構成とする。【選択図】図１
2011243612.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の面に電子回路部が形成され、前記電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップと、
一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、
前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、
前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層と
を有する半導体装置。
【請求項２】
前記ダムが前記バンプを構成する導電層と同一の層により形成されている
請求項１に記載の半導体装置。
【請求項３】
前記ダムが樹脂で形成されている
請求項１に記載の半導体装置。
【請求項４】
前記電子回路部がパッド電極である
請求項１に記載の半導体装置。
【請求項５】
前記電子回路部が固体撮像部である
請求項１に記載の半導体装置。
【請求項６】
前記電子回路部と前記第２半導体チップが隣接して形成されている
請求項１に記載の半導体装置。
【請求項７】
前記ダムが前記第２半導体チップの外縁に沿った形状に形成されている
請求項１に記載の半導体装置。
【請求項８】
第１半導体チップの少なくとも一方の面に電子回路部を形成し、前記電子回路部の形成面と同一の面に第１接続部を形成する工程と、
第２半導体チップの一方の面に第２接続部を形成する工程と、
前記第１接続部及び前記第２接続部とをバンプにより接続して前記第１半導体チップ上に第２半導体チップをマウントする工程と、
前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞ぐダムを形成する工程と、
前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止して、前記第１半導体チップ及び前記第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する工程と
を有する半導体装置の製造方法。
【請求項９】
前記ダムを形成する工程において、前記バンプを構成する導電層と同一の層により前記ダムを形成する
請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ダムを形成する工程において、樹脂で前記ダムを形成する
請求項８に記載の半導体装置の製造方法。
【請求項１１】
第１半導体チップの少なくとも一方の面に電子回路部を形成する工程において、前記電子回路部としてパッド電極を形成する
請求項８に記載の半導体装置の製造方法。
【請求項１２】
第１半導体チップの少なくとも一方の面に電子回路部を形成する工程において、前記電子回路部として固体撮像部を形成する
請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記第２半導体チップをマウントする工程において、前記電子回路部に隣接して前記第２半導体チップをマウントする
請求項８に記載の半導体装置の製造方法。
【請求項１４】
前記ダムを形成する工程において、前記第２半導体チップの外縁に沿った形状になるように形成する
請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記アンダーフィル樹脂層を形成する工程において、前記第２半導体チップの第２接続部の形成面側に樹脂フィルムを貼り付け、前記第２半導体チップを前記第１半導体チップにマウントすることで前記アンダーフィル樹脂層とする
請求項８に記載の半導体装置の製造方法。
【請求項１６】
固体撮像装置と、
前記固体撮像装置の撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有し、
前記固体撮像装置は、
少なくとも一方の面に固体撮像部が形成され、前記固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップと、
一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、
前記第２半導体チップの外縁のうちの前記固体撮像部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、
前記ダムにより前記第２半導体チップの外縁から前記固体撮像部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに電子機器に関し、特に、固体撮像素子部などの電子回路部が設けられた第１半導体チップに第２半導体チップをマウントしてパッケージ化した半導体装置及びその製造方法並びにそれを有する電子機器に関する。
【背景技術】
【０００２】
半導体装置の小型化や高機能化などを実現ため、単一パッケージ内に複数の半導体チップを積層して封止した、チップオンチップ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ（ＣｏＣ））パッケージと称せられるパッケージ構造が実用化されている。
ＣｏＣパッケージは、例えばメモリ素子とプロセッサ素子とを積層した構造にも応用されており、ＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）型の半導体装置として実用化が進められている。
【０００３】
例えば、特許文献１のようにＣｏＣパッケージでＳＩＰを構成する場合、上下の半導体チップ間の接続には、主にフリップチップ接続の適用が検討されている。
【０００４】
ＣｏＣパッケージにおける半導体チップ間の接続にフリップチップ接続を適用する場合には、外部接続端子などを有する配線基板上に第１半導体チップ（下段側半導体チップ）がマウントされている。
第１半導体チップに対して第２半導体チップ（上段側半導体チップ）がフリップチップ接続されている。
すなわち、第１半導体チップの上面に設けられたバンプ電極と第２半導体チップの下面に設けられたバンプ電極とが接続されていることによって、第１及び第２半導体チップ間の電気的および機械的な接続がなされている。
さらに、第１及び第２半導体チップの隙間に、接続信頼性などを高めるためにアンダーフィル樹脂層が充填されている。
【０００５】
ＣｏＣパッケージの第１及び第２半導体チップの間隙にアンダーフィル樹脂層が充填される構造の場合、例えば特許文献２〜４などに、アンダーフィル樹脂層の流れ止めとなるダムを形成する技術が開示されている。
ダムは、第２半導体チップのマウント領域の周辺部において第１半導体チップに形成されたＡｌ電極などの電子回路部へのアンダーフィル樹脂層の流れ込みによる樹脂汚染を防ぐことを主とした目的としている。
【０００６】
ここで、上記の構成のＣｏＣパッケージにおいて、半導体チップの外周部に形成されたアンダーフィル樹脂層のフィレットから樹脂硬化反応時に反応ガスが放出される。
特許文献１〜４では、ＣｏＣパッケージの小型化を行うためにＡｌ電極などの電子回路部と上部半導体チップ間の距離を短縮する場合、上記のガスにより、Ａｌ電極などの電子回路部が汚染されてしまう。
この結果、ワイヤーボンディング不良や信頼性低下が発生してしまうので、ＣｏＣパッケージの小型化が困難となっている。
【０００７】
また、下部半導体チップに固体撮像素子部が形成されている場合、固体撮像素子部と上部半導体チップの間にダムが形成されていても、上記のアンダーフィル樹脂層のフィレットから放出される反応ガスにより撮像素子部が汚染され、撮像特性が低下してしまう。
【０００８】
また、ガラス基板などに再配線が形成され、固体撮像部が形成された半導体チップがフリップチップで接続した半導体装置が検討されている。
ここで、バンプ電極を保護している樹脂が固体撮像部の受光面を汚染しないように、バンプ電極と固体撮像部が形成された半導体チップ間にダムを形成する技術が検討されている。
【０００９】
しかしながら、特許文献５〜７などを参照すると、ガラス基板側のみに樹脂によるダムが形成された構成であり、固体撮像部が形成された半導体チップ側への密封性に課題がある。
また、本技術は本質的に積層される半導体チップまたは固体撮像部が形成された半導体チップの外周部分にしかバンプ電極を形成できない。
【００１０】
さらに、特許文献６〜７に開示された半導体装置では、Ａｌ電極側へダムが形成されておらず、Ａｌ電極の汚染が懸念される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１９２８１５号公報
【特許文献２】特開２００５−２７６８７９号公報
【特許文献３】特開２００８−２５２０２７号公報
【特許文献４】特開２００８−１２４１４０号公報
【特許文献５】特開２００７−５３３１３１号公報
【特許文献６】特開２００２−１１８２０７号公報
【特許文献７】特開平０６−２０４４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
解決しようとする課題は、下部半導体チップに形成された電子回路部と上部半導体チップの距離を短縮すると、上部及び下部半導体チップ間のアンダーフィル樹脂層のフィレットから放出される反応ガスにより電子回路部が汚染されてしまうことである。
このため、上部半導体チップと下部半導体チップに形成された電子回路部の距離を短縮し、半導体装置の小型化及び高集積化が困難となっている。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、少なくとも一方の面に電子回路部が形成され、前記電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップと、一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層とを有する。
【００１４】
上記の本発明の半導体装置は、少なくとも一方の面に電子回路部が形成され、電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップ上に、一方の面に第２接続部が形成された第２半導体チップが、第１接続部及び第２接続部とにおいてバンプにより接続されてマウントされている。
ここで、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムが形成されている。
ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて、第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層が充填されている。
【００１５】
また、本発明の半導体装置の製造方法は、第１半導体チップの少なくとも一方の面に電子回路部を形成し、前記電子回路部の形成面と同一の面に第１接続部を形成する工程と、第２半導体チップの一方の面に第２接続部を形成する工程と、前記第１接続部及び前記第２接続部とをバンプにより接続して前記第１半導体チップ上に第２半導体チップをマウントする工程と、前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞ぐダムを形成する工程と、前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止して、前記第１半導体チップ及び前記第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する工程とを有する。
【００１６】
上記の本発明の半導体装置の製造方法は、第１半導体チップの少なくとも一方の面に電子回路部を形成し、電子回路部の形成面と同一の面に第１接続部を形成する。
また、第２半導体チップの一方の面に第２接続部を形成する。
次に、第１接続部及び第２接続部とをバンプにより接続して第１半導体チップ上に第２半導体チップをマウントする。
上記において、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムを形成する。
次に、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止して、第１半導体チップ及び第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する。
【００１７】
また、本発明の電子機器は、固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、少なくとも一方の面に固体撮像部が形成され、前記固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップと、一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、前記第２半導体チップの外縁のうちの前記固体撮像部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、前記ダムにより前記第２半導体チップの外縁から前記固体撮像部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層とを有する。
【００１８】
上記の本発明の電子機器は、固体撮像装置と、固体撮像装置の撮像部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを有する。
ここで、固体撮像装置は、少なくとも一方の面に固体撮像部が形成され、固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップ上に、一方の面に第２接続部が形成された第２半導体チップが、第１接続部及び第２接続部とにおいてバンプにより接続されてマウントされている。また、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムが形成されている。さらに、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて、第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層が充填されている。
【発明の効果】
【００１９】
本発明の半導体装置は、ダムにより、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しが防止されている。このため、アンダーフィル樹脂層のフィレットが電子回路部近傍には形成されておらず、フィレットから放出される反応ガスによる電子回路部の汚染が防止されている。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
【００２０】
本発明の半導体装置の製造方法は、ダムを形成して、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しを防止する。このため、アンダーフィル樹脂層のフィレットを電子回路部近傍には形成せず、フィレットから放出される反応ガスによる電子回路部の汚染を防止できる。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
【００２１】
本発明の電子機器は、電子機器を構成する固体撮像装置において、ダムにより、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しが防止されている。このため、アンダーフィル樹脂層のフィレットが電子回路部近傍には形成されておらず、フィレットから放出される反応ガスによる電子回路部の汚染が防止されている。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
【図面の簡単な説明】
【００２２】
【図１】図１（ａ）は本発明の第１実施形態に係る半導体装置の平面図であり、図１（ｂ）及び図１（ｃ）はそれぞれ図１（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図２】図２（ａ）は本発明の第１実施形態に係る第１半導体チップの平面図であり、図２（ｂ）及び図２（ｃ）はそれぞれ図２（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図３】図３（ａ）は本発明の第１実施形態に係る第２半導体チップの平面図であり、図３（ｂ）及び図３（ｃ）はそれぞれ図３（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図４】図４（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図４（ｂ）及び図４（ｃ）はそれぞれ図４（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図５】図５（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図５（ｂ）及び図５（ｃ）はそれぞれ図５（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図６】図６（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図６（ｂ）及び図６（ｃ）はそれぞれ図６（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図７】図７（ａ）は本発明の第２実施形態に係る半導体装置の平面図であり、図７（ｂ）及び図７（ｃ）はそれぞれ図７（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図８】図８（ａ）は本発明の第３実施形態に係る半導体装置の平面図であり、図８（ｂ）及び図８（ｃ）はそれぞれ図８（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図９】図９（ａ）及び図９（ｂ）は本発明の第４実施形態に係る半導体装置の製造工程を示す平面図であり、図１に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
【図１０】図１０（ａ）は本発明の第５実施形態に係る半導体装置の平面図であり、図１０（ｂ）及び図１０（ｃ）はそれぞれ図１０（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は本発明の第５実施形態に係る半導体装置の製造工程を示す平面図であり、図１０に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
【図１２】図１２は本発明の第６実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００２３】
以下に、本発明の固体撮像装置及びその製造方法と設計方法並びに電子機器の実施の形態について、図面を参照して説明する。
【００２４】
尚、説明は以下の順序で行う。
１．第１実施形態（半導体装置の基本構成及び製造方法）
２．第２実施形態（電子回路部と第２半導体チップが隣接して形成されている構成）
３．第３実施形態（ダムが第２半導体チップの外縁に沿った形状に形成された構成）
４．第４実施形態（アンダーフィル樹脂層として樹脂フィルムを用いる製造方法）
５．第５実施形態（ダムが樹脂で形成されている構成）
６．第６実施形態（電子機器への適用）
【００２５】
＜第１実施形態＞
［半導体装置の構成］
図１（ａ）は本実施形態に係る半導体装置の平面図であり、図１（ｂ）及び図１（ｃ）はそれぞれ図１（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第１半導体チップ１０の少なくとも一方の面に電子回路部が形成されている。
【００２６】
上記の電子回路部として、例えば固体撮像部１１が形成されている。
固体撮像部１１は、例えば、フォトダイオードが画素ごとに区分されて形成されており、フォトダイオードを含む画素がマトリクス状に配置されて受光面が構成されている。例えば、受光面上に、絶縁膜、カラーフィルタ及びオンチップレンズなどが必要に応じて形成されている。
【００２７】
また、電子回路部として、例えばパッド電極１２が形成されている。
パッド電極１２は例えばアルミニウムからなり、第１半導体チップ１０の表層近傍に埋め込まれており、パッド開口部１２ａにより一部が表面に露出されている。
また、電子回路部としては、例えばコンパレータやＤＡコンバータなどのその他の周辺回路部を含む構成であってもよい。
【００２８】
例えば、第１半導体チップ１０内に埋め込まれて、固体撮像部１１及びパッド電極１２などに接続する内部配線１３が形成されている。
【００２９】
第１半導体チップ１０には、電子回路部の形成面と同一の面に、第１接続部であるアンダーバンプ膜２０が形成されている。
一方、第２半導体チップ３０には配線３１などが形成されており、一方の面に第２接続部であるアンダーバンプ膜３２が形成されている。
アンダーバンプ膜２０及びアンダーバンプ膜３２とにおいてバンプ２４により接続されて、第２半導体チップ３０が第１半導体チップ１０上にマウントされている。
【００３０】
ここで、第２半導体チップ３０の外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップ１０と第２半導体チップ３０の間隙を塞ぐダム２５が形成されている。
また、本実施形態においては、第１半導体チップ１０側にアンダーバンプ膜２２が形成されており、第２半導体チップ３０側にアンダーバンプ膜３４が形成されている。アンダーバンプ膜２２及びアンダーバンプ膜３４とを接続するように上記のダム２５が形成されている。ダム２５は、バンプ２４を構成する導電層と同一の層により形成されている。第１半導体チップ１０と第２半導体チップ３０の間隙を塞ぐように形成された領域以外の領域では、第１半導体チップ１０上にバンプ２３が形成されており、ダム２５及びバンプ２３を合わせてリング状の形状となっている。
【００３１】
ダム２５により第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しを防止されて、第１半導体チップ１０及び第２半導体チップ３０の間隙にアンダーフィル樹脂層２６が充填されている。
【００３２】
本実施形態の半導体装置において、ダム２５が形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
例えば、フィレットからの反応ガスからの汚染を防止するには、フィレットと電子回路部の距離を２００μｍ以上確保することが重要となる。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００３３】
上記の実施形態においては、電子回路部として固体撮像部とパッド電極を有する構成を示したが、いずれか一方あるいはその他の反応ガスによる汚染を回避することが望ましい電子回路部が存在する場合に適用できる。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている場合には、当該２辺においてダムが形成された構成とする。その他の１辺あるいは複数の辺側に電子回路部が設けられている場合には、当該辺にダムが形成された構成とすればよい。
【００３４】
ダム２５を構成する材料は、第１または第２半導体チップに形成されたバンプと同一の層で形成されていてもよく、異なる層であってもよい。例えば、Ｃｕ，Ａｎ，Ｔｉなどの金属、あるいはＳｎ，ＳｎＡｇ，ＳｎＡｇＣｕ，ＳｎＣｕ，ＡｕＳｎなどのはんだ材を用いることができる。
【００３５】
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００３６】
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について、図２〜図６を参照して説明する。
図２（ａ）は本実施形態に係る第１半導体チップの平面図であり、図２（ｂ）及び図２（ｃ）はそれぞれ図２（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第１半導体チップ１０の少なくとも一方の面に電子回路部を形成する。上記の電子回路部として、例えば固体撮像部１１を形成する。
固体撮像部１１は、例えば、フォトダイオードを画素ごとに区分されて形成し、フォトダイオードを含む画素をマトリクス状に配置して受光面を構成する。例えば、受光面上に、絶縁膜、カラーフィルタ及びオンチップレンズなどを必要に応じて形成する。
【００３７】
また、電子回路部として、例えばパッド電極１２を形成する。
パッド電極１２を例えばアルミニウムから形成し、第１半導体チップ１０の表層近傍に埋め込んで形成する。パッド電極１２の一部を露出させるようにパッド開口部１２ａを形成する。
また、電子回路部としては、例えばコンパレータやＤＡコンバータなどのその他の周辺回路部を含む構成で形成してもよい。
【００３８】
また、例えば、第１半導体チップ１０内に埋め込んで、固体撮像部１１及びパッド電極１２などに接続する内部配線１３を形成する。
【００３９】
第１半導体チップ１０の電子回路部の形成面と同一の面に、第１接続部であるアンダーバンプ膜２０を形成する。
また、ダムとなる領域を含んで、第２半導体チップのマウント領域の外周部にリング状の形状のアンダーバンプ膜２２を形成する。
上記のアンダーバンプ膜２０及びアンダーバンプ膜２２上に、はんだなどからなるバンプ２１及び２３をそれぞれ形成する。
バンプ２３は、上記のように第２半導体チップのマウント領域の外周部にリング状の形状で形成される。
【００４０】
図３（ａ）は本実施形態に係る第２半導体チップの平面図であり、図３（ｂ）及び図３（ｃ）はそれぞれ図３（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第２半導体チップ３０には配線３１などを形成し、一方の面に第２接続部であるアンダーバンプ膜３２を形成する。
また、ダムとなる領域である第２半導体チップの外縁の２辺において線状の形状のアンダーバンプ膜３４を形成する。
上記のアンダーバンプ膜３２及びアンダーバンプ膜３４上に、はんだなどからなるバンプ３３及び３５をそれぞれ形成する。
バンプ３５は、上記のように第２半導体チップの外縁の２辺において線状の形状で形成される。
【００４１】
図４（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図４（ｂ）及び図４（ｃ）はそれぞれ図４（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
コレット４０などを適宜用いて、上記の第１半導体チップ１０のバンプ２１及びバンプ２３と、第２半導体チップ３０のバンプ３３及びバンプ３５とを位置あわせして、第２半導体チップ３０を第１半導体チップ１０上にマウントする。
【００４２】
図５（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図５（ｂ）及び図５（ｃ）はそれぞれ図５（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ボンディングヘッド４１などを適宜用いて、はんだ融点以下で圧接により表面酸化膜に破壊点を発生させ、はんだ溶融温度まで加熱後、Ｘ、Ｙ方向への振幅動作によりはんだ同士を接続させ、バンプ２１とバンプ３３を一体化したバンプ２４とする。
上記と同時に、ダムとなる領域においてはバンプ２３とバンプ３５を一体化したダム２５とする。
【００４３】
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている場合には、当該２辺においてダムを形成する。その他の１辺あるいは複数の辺側に電子回路部が設けられている場合には、当該辺にダムを形成する。
また、はんだからなるバンプの接続にはフラックスを事前に塗布しても問題はない。尚、ダムとなるバンプ２３とバンプ３５は、それぞれ第１半導体チップ１０のバンプ２１及び第２半導体チップ３０のバンプ３３と同時に形成しても別々に形成しても良い。
【００４４】
図６（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図６（ｂ）及び図６（ｃ）はそれぞれ図６（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ダム２５により第２半導体チップ３０の外縁から固体撮像部１１及びパッド電極１２などの電子回路部側へのはみ出しを防止して、第１半導体チップ１０及び第２半導体チップ３０の間隙に充填してアンダーフィル樹脂層２６を形成する。
例えばディスペンサ２６ｄを用いて、アンダーフィル樹脂層となる液状の樹脂を第１半導体チップ１０及び第２半導体チップ３０の間隙に注入する。
上記の樹脂の充填において、第１半導体チップ１０及び第２半導体チップ３０の間隙から空気が逃げる通路を確保するため、例えば樹脂注入口と空気の出口を形成することが望ましい。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている。上記の除く辺の一方が樹脂の注入口となり、他方の辺が空気の出口となっている。
【００４５】
上記のように樹脂を第１半導体チップ１０及び第２半導体チップ３０の間隙にアンダーフィル樹脂層２６を形成した後、熱硬化処理を行う。
上記の熱硬化処置において、アンダーフィル樹脂層２６のフィレットから反応ガスが放出される。
【００４６】
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００４７】
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００４８】
＜第２実施形態＞
［半導体装置の構成］
図７（ａ）は本実施形態に係る半導体装置の平面図であり、図７（ｂ）及び図７（ｃ）はそれぞれ図７（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
積層された第２半導体チップの外周のうち、ダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止された領域では、アンダーフィル樹脂層６のフィレットが形成されない。
本実施形態においては、ダム２５が形成された領域において、パッド電極や固体撮像部などの電子回路部と第２半導体チップとが隣接したレイアウトとなっている。ここで、隣接とは、電子回路部と第２半導体チップとの距離が０またはその近傍であることを示す。
上記を除いて、第１実施形態と同様の構成である。
【００４９】
上記のダム２５が形成されていない領域ではフィレットが形成されているが、電子回路部に臨む辺において全てダムが形成されているので、フィレットと電子回路部間の距離として最も近い部分でも２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００５０】
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００５１】
＜第３実施形態＞
［半導体装置の構成］
図８（ａ）は本実施形態に係る半導体装置の平面図であり、図８（ｂ）及び図８（ｃ）はそれぞれ図８（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ダムが第２半導体チップの外縁に沿った形状に形成されている。即ち、本実施形態においては、固体撮像部１１が第２半導体チップ３０の領域に近くレイアウトされた部分において、ダムを構成する第１半導体チップ１０側のリング形状のバンプ２３に凹状部２７が形成されている。
パッド電極１２や固体撮像部１１などの電子回路部が第２半導体チップ３０の近傍に存在し、その長さが第２半導体チップ３０の側壁の長さよりも短い場合、電子回路部に接近している部分のみにダムが形成されていればよい。
上記を除いて、第１実施形態と同様の構成である。
【００５２】
本実施形態の半導体装置において、ダム２５が形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離として２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００５３】
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
以上のように、ダムの形成領域が電子回路部近傍のみであっても、上記の効果を享受できる。
【００５４】
＜第４実施形態＞
［半導体装置の製造方法］
図９（ａ）及び図９（ｂ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図１に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
【００５５】
アンダーフィル樹脂層を形成する際に、第２半導体チップ３０にフィルム状のアンダーフィル樹脂層２６ｆを形成しておき、第１半導体チップ１０のバンプ接続と同時にアンダーフィル樹脂層となる樹脂の充填を行ってもよい。
あるいは、第１半導体チップ１０にフィルム状のアンダーフィル樹脂層２６ｆを形成しておき、第２半導体チップ３０のバンプ接続と同時にアンダーフィル樹脂層となる樹脂の充填を行ってもよい。
【００５６】
図９（ａ）及び図９（ｂ）に示すように、フィルム状のアンダーフィル樹脂層２６ｆは圧力がかけられて第１半導体チップ１０と第２半導体チップ３０の空隙を充填し、余剰分は空隙の外部に排出される。従って余剰分が排出できる樹脂の出口となる部分を予め設けておくことが重要である。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている。上記の除く２辺の領域が樹脂の出口となっている。
上記を除いて、第１実施形態と同様の構成である。
【００５７】
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００５８】
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００５９】
＜第５実施形態＞
［半導体装置の構成］
図１０（ａ）は本実施形態に係る半導体装置の平面図であり、図１０（ｂ）及び図１０（ｃ）はそれぞれ図１０（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しを防止するダムは、樹脂材料でもよい。樹脂材料の具体的な例としては、エポキシ樹脂、アクリル樹脂などの光感光性硬化樹脂または熱硬化樹脂である。
即ち、本実施形態においては、第１半導体チップ１０側において、アンダーバンプ膜２２及びバンプ２３の代わりに樹脂層２３ｒが形成されている。
第２半導体チップ３０側において、アンダーバンプ膜３４及びバンプ３５の代わりに樹脂層３５ｒが形成されている。
さらに、第２半導体チップ３０の電子回路部側の周辺部において、上記の樹脂層２３ｒと樹脂層３５ｒが密着して樹脂からなるダム２５ｒが形成されている。
上記を除いて、第１実施形態と同様の構成である。
【００６０】
本実施形態の半導体装置において、ダム２５ｒが形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５ｒにより、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離として２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００６１】
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００６２】
［半導体装置の製造方法］
図１１（ａ）及び図１１（ｂ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図１０に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
本実施形態においては、第１半導体チップ１０側において、アンダーバンプ膜２２及びバンプ２３の代わりに樹脂層２３ｒをパターン形成する。
また、第２半導体チップ３０側において、アンダーバンプ膜３４及びバンプ３５の代わりに樹脂層３５ｒをパターン形成する。
樹脂のパターン形成方法としては、樹脂材料をフィルムラミネート、またはスピンコーティングなどで成膜し、フォトリソグラフィー工程などにより行うことができる。
樹脂層２３ｒ及び樹脂層３５ｒとしては、例えば、エポキシ樹脂、アクリル樹脂などの光感光性硬化樹脂または熱硬化樹脂を用いることができる。
【００６３】
次に、第２半導体チップ３０の電子回路部側の周辺部において、上記の樹脂層２３ｒと樹脂層３５ｒが密着して樹脂からなるダム２５ｒを形成する。
バンプの接続時の加熱、または別途キュアを行い、樹脂層２３ｒと第１半導体チップ１０間、樹脂層３５ｒと第２半導体チップ３０間、樹脂層２３ｒと樹脂層３５ｒ間の密着を行う。
上記を除いて、第１実施形態と同様の構成である。
【００６４】
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
【００６５】
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
【００６６】
＜第６実施形態＞
［電子機器への適用］
図１２は、本実施形態に係る電子機器である電子機器の概略構成図である。本実施形態に係る電子機器は、静止画撮影または動画撮影可能なビデオ電子機器の例である。
本実施形態に係る電子機器は、イメージセンサ（固体撮像素子部を有する半導体装置）５０と、光学系５１と、信号処理回路５３などを有する。
本実施形態において、上記のイメージセンサ５０として、上記の各実施形態に係る固体撮像素子部を有する半導体装置が組み込まれている。
【００６７】
光学系５１は、被写体からの像光（入射光）をイメージセンサ５０の撮像面上に結像させる。これによりイメージセンサ５０内に一定期間当該信号電荷が蓄積される。蓄積された信号電荷は出力信号Ｖｏｕｔとして取り出される。
シャッタ装置は、イメージセンサ５０への光照射期間及び遮光期間を制御する。
【００６８】
画像処理部は、イメージセンサ５０の転送動作及びシャッタ装置のシャッタ動作を制御する駆動信号を供給する。画像処理部から供給される駆動信号（タイミング信号）により、イメージセンサ５０の信号転送を行なう。信号処理回路５３は、イメージセンサ５０の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００６９】
また、本発明は、半導体装置に設けられる固体撮像素子部は可視光の入射光量の分布を検知して画像として撮像する固体撮像素子部への適用に限らない。
赤外線やＸ線、あるいは粒子などの入射量の分布を画像として撮像する固体撮像部、広義の意味として圧力や静電容量などの他の物理量の分布を検知して画像として撮像する指紋検出センサなどの固体撮像部全般に対して適用可能である。
【００７０】
また、本発明は、デジタルスチル電子機器やビデオ電子機器、携帯電話機などの撮像機能を有する電子機器などに適用可能である。
ビデオ電子機器やデジタルスチル電子機器、さらには携帯電話機などのモバイル機器向け電子機器モジュールなどである固体撮像素子部を有する半導体装置として、その固体撮像素子部を有する半導体装置として上記のイメージセンサ５０を用いることができる。
【００７１】
本発明は上記の説明に限定されない。
例えば、電子回路部としては、パッド電極及び固体撮像部について説明しているが、その他の電子回路部に適用できる。
固体撮像部としては、ＣＭＯＳイメージセンサやＣＣＤイメージセンサなど種々のセンサに適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【符号の説明】
【００７２】
１０…第１半導体チップ、１１…固体撮像部、１２…パッド電極、１２ａ…パッド開口部、１３…内部配線、２０…アンダーバンプ膜、２１…バンプ、２２…アンダーバンプ膜、２３…バンプ、２３ｒ…樹脂層、２４…バンプ、２５…ダム、２５ｒ…ダム、２６…アンダーフィル樹脂層、２６ａ…フィレット、２６ｄ…ディスペンサ、２６ｆ…フィルム状のアンダーフィル樹脂層、２７…凹状部、３０…第２半導体チップ、３１…配線、３２…アンダーバンプ膜、３３…バンプ、３４…アンダーバンプ膜、３５…バンプ、３５ｒ…樹脂層、５０…イメージセンサ、５１…光学系、５３…信号処理回路
【図１】
2011243612.tif 000003
【図２】
2011243612.tif 000004
【図３】
2011243612.tif 000005
【図４】
2011243612.tif 000006
【図５】
2011243612.tif 000007
【図６】
2011243612.tif 000008
【図７】
2011243612.tif 000009
【図８】
2011243612.tif 000010
【図９】
2011243612.tif 000011
【図１０】
2011243612.tif 000012
【図１１】
2011243612.tif 000013
【図１２】
2011243612.tif 000014