(57)【要約】【課題】結晶欠陥の発生を抑制しながら、深い素子分離膜を形成する。【解決手段】半導体装置１００は、基板（半導体基板１）と、基板に形成され、素子形成領域４を他の領域と分離する素子分離膜２と、素子形成領域４にて基板上に形成された半導体層３と、を有する。素子分離膜２は、基板上に形成された第１絶縁膜２１と、第１絶縁膜２１上に形成された第２絶縁膜２２と、を含む。第１絶縁膜２１の底面２１Ａは下方に向けて膨出する凸曲面状である。【選択図】図１
2011238826.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成され、素子形成領域を他の領域と分離する素子分離膜と、
前記素子形成領域にて前記基板上に形成された半導体層と、
を有し、
前記素子分離膜は、前記基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、を含み、
前記第１絶縁膜の底面は下方に向けて膨出する凸曲面状であることを特徴とする半導体装置。
【請求項２】
前記第１絶縁膜の上面は上方に向けて膨出する凸曲面状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１絶縁膜は熱酸化膜であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２絶縁膜は埋め込まれた膜であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記第１絶縁膜の最大膜厚が３０ｎｍ以上であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
基板に、素子形成領域を他の領域と分離する素子分離膜を形成する工程と、
前記素子形成領域にて前記基板上に半導体層を成長させる工程と、
を有し、
前記素子分離膜を形成する工程は、
前記基板上に熱酸化によって第１絶縁膜を形成する工程と、
前記第１絶縁膜上に前記第２絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１絶縁膜を形成した後で、前記素子形成領域に前記半導体層を選択成長させることにより、前記第１絶縁膜の上側に位置する開口を有する形状に前記半導体層を形成し、その後、前記開口を埋めるようにして前記第１絶縁膜上に前記第２絶縁膜を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１絶縁膜をＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１絶縁膜をＬＯＰＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）法により形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記素子分離膜を形成する工程は、
前記基板上にマスクを形成し、前記マスクにおいて前記素子分離膜と対応する位置に開口を形成する工程と、
前記開口内において前記基板上に前記第１絶縁膜を形成する工程と、
前記開口を埋めるようにして前記第１絶縁膜上に前記第２絶縁膜を形成する工程と、
前記マスクを除去する工程と、
を含み
前記素子分離膜を形成する工程の後で、前記基板上に前記半導体層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１１】
前記第１絶縁膜の形成後、前記第２絶縁膜の形成前に、前記マスクの前記開口の側壁を外方に後退させるエッチングを行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記エッチングは、前記第１絶縁膜の底面において最も傾斜角度が大きい箇所の上方に前記開口の側壁が後退するように行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置に素子分離膜を形成する技術としては、例えば、特許文献１の技術がある。特許文献１の技術では、先ず、一般的なＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離層を第１の素子分離層としてシリコン基板の表層に形成する。次に、シリコン基板の表面（第１の素子分離層が形成されていない表面）に選択的にシリコン層を成長させる。次に、第１の素子分離層の上に絶縁膜を埋め込むことにより第２の素子分離層を形成する。これにより、一般的なＳＴＩ構造の素子分離膜と比べて深い素子分離膜を形成することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１８６９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、半導体基板に異方性エッチングによりトレンチを形成し、このトレンチに絶縁膜を埋め込むことによって第１の素子分離層を形成する。このため、トレンチの底面から側面にかけての部分において、トレンチの内面の傾斜角度が急激に変化する。このため、トレンチの底面と側面との境界付近には、複数の面方位の半導体結晶方位面が形成される。その結果、それら結晶方位面どうしの境界箇所を起点とした転位等により結晶欠陥が生じやすくなる。このことは、結晶欠陥に沿ったリーク電流の発生原因となる。
【０００５】
このように、結晶欠陥の発生を抑制しながら、深い素子分離膜を形成することは困難だった。
【課題を解決するための手段】
【０００６】
本発明は、基板と、
前記基板に形成され、素子形成領域を他の領域と分離する素子分離膜と、
前記素子形成領域にて前記基板上に形成された半導体層と、
を有し、
前記素子分離膜は、前記基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、を含み、
前記第１絶縁膜の底面は下方に向けて膨出する凸曲面状であることを特徴とする半導体装置を提供する。
【０００７】
この半導体装置によれば、第１絶縁膜上に第２絶縁膜を形成するので、深い素子分離膜を容易に実現できる。
しかも、素子分離膜の底部を構成する第１絶縁膜の底面は下方に向けて膨出する凸曲面状であるので、半導体部（半導体層及び半導体基板）と、素子分離膜と、の界面に、急峻な変曲点が形成されてしまうことが抑制される。
よって、半導体部における結晶欠陥の発生を抑制できる。その結果、リーク電流の発生も抑制できる。よって、より確実な素子分離を実現することができる。
【０００８】
また、本発明は、基板に、素子形成領域を他の領域と分離する素子分離膜を形成する工程と、
前記素子形成領域にて前記基板上に半導体層を成長させる工程と、
を有し、
前記素子分離膜を形成する工程は、
前記基板上に熱酸化によって第１絶縁膜を形成する工程と、
前記第１絶縁膜上に前記第２絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本発明によれば、結晶欠陥の発生を抑制しながら、深い素子分離膜を形成することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図３】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置の断面図である。
【図５】第２の実施形態に係る半導体装置の断面図である。
【図６】第２の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図７】第２の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図８】第３の実施形態に係る半導体装置の断面図である。
【図９】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１０】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１１】第３の実施形態の効果を説明するための図である。
【図１２】マスク膜の開口の後退量の設定の仕方を説明するための図である。
【図１３】比較例に係る半導体装置を説明するための断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１２】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置１００の断面図である。
【００１３】
本実施形態に係る半導体装置１００は、基板（例えば半導体基板１）と、基板に形成され、素子形成領域４を他の領域（例えば他の素子形成領域４）と分離する素子分離膜２と、素子形成領域４にて基板上に形成された半導体層３と、を有する。素子分離膜２は、基板上に形成された第１絶縁膜２１と、第１絶縁膜２１上に形成された第２絶縁膜２２と、を含む。第１絶縁膜２１の底面２１Ａは下方に向けて膨出する凸曲面状である。以下、詳細に説明する。
【００１４】
素子分離膜２の下部を構成する第１絶縁膜２１は、熱酸化膜であり、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成されている。
【００１５】
このため、第１絶縁膜２１は、上述のように、その底面２１Ａが下方に向けて膨出する凸曲面状となっているとともに、その上面２１Ｂが上方に向けて膨出する凸曲面状となっている。
【００１６】
第１絶縁膜２１の酸化条件を適切に設定することにより、底面２１Ａに角張った部分が実質的に存在しないようにすることができる。
【００１７】
第１絶縁膜２１の外周面の傾斜角度は、平面視における第１絶縁膜２１の端部Ｅから中心側に向けて徐々に変化している。すなわち、底面２１Ａ並びに上面２１Ｂの傾斜角度は、端部Ｅにおいて最も大きく、端部Ｅから中心側に向けて徐々に小さく（なだらかに）なっている。
【００１８】
なお、図１では、第１絶縁膜２１の外周面の傾斜角度が、端部Ｅから、平面視における第１絶縁膜２１の中心部Ｃに亘って徐々に変化している例を示している。ただし、第１絶縁膜２１の幅が大きい場合、第１絶縁膜２１の中心部Ｃでは底面２１Ａ並びに上面２１Ｂがほぼ平坦となる場合がある。
【００１９】
第１絶縁膜２１の最大膜厚ｔは、例えば３０ｎｍ（３００Å）以上であり、より好ましくは５０ｎｍ（５００Å）以上である。また、最大膜厚ｔは、例えば１５０ｎｍ（１５００Å）以下であり、より好ましくは１００ｎｍ（１０００Å）以下である。
【００２０】
なお、第１絶縁膜２１の上端の位置は、第１絶縁膜２１の形成領域の周囲における半導体基板１の上面よりも高い。また、第１絶縁膜２１の下端の位置は、第１絶縁膜２１の形成領域の周囲における半導体基板１の上面よりも低い。
【００２１】
素子分離膜２の上部を構成する第２絶縁膜２２は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の絶縁膜である。すなわち、第２絶縁膜２２は、半導体層３の開口３Ａ内に埋め込まれた膜である。第２絶縁膜２２の上面は平坦であり、例えば、第２絶縁膜２２の上面と半導体層３の上面とは互いに面一となっている。
【００２２】
なお、第１絶縁膜２１が熱酸化膜であり、第２絶縁膜２２が埋め込み法により形成された膜であることは、例えば、フッ酸系のエッチング液を用いて第１及び第２絶縁膜２１、２２をエッチングし、第１及び第２絶縁膜２１、２２でのエッチングレートの差を判定することによって、判別することができる。
【００２３】
半導体基板１は、Ｐ型又はＮ型のシリコン基板である。
【００２４】
半導体層３は、半導体基板１と同じ導電型の半導体層である。この半導体層３は、半導体基板１上において第１絶縁膜２１が形成された領域以外の領域において、位置選択的にエピタキシャル成長されている。
【００２５】
図４は素子形成領域４に素子としてＭＯＳトランジスタ３０が形成された状態を示す半導体装置１００の断面図である。図４に示すように、素子形成領域４には、例えば、ＭＯＳトランジスタ３０が形成される。ＭＯＳトランジスタ３０は、ゲート絶縁膜３１と、このゲート絶縁膜３１上に形成されたゲート３２と、ゲート絶縁膜３１及びゲート３２の側壁に設けられたサイドウォール３３と、半導体層３に形成されたソース・ドレイン拡散領域３４と、を有している。半導体層３上及びＭＯＳトランジスタ３０上には層間絶縁膜４１が形成されている。この層間絶縁膜４１には、コンタクト４２が形成され、該コンタクト４２はソース・ドレイン拡散領域３４に電気的に接続されている。なお、層間絶縁膜４１の上には、更に、配線層が形成され、この配線層の上には更に層間絶縁膜と配線層とが交互に積層して形成されている（何れも図示略）。
【００２６】
次に、本実施形態に係る半導体装置の製造方法を説明する。図２（Ａ）乃至（Ｄ）及び図３（Ａ）乃至（Ｄ）は、この製造方法を説明するための一連の工程図であり、それぞれ断面図を示す。
【００２７】
本実施形態に係る半導体装置の製造方法は、基板（例えば半導体基板１）に、素子形成領域４を他の領域（例えば他の素子形成領域４）と分離する素子分離膜２を形成する工程と、素子形成領域４にて基板上に半導体層３を成長させる工程と、を有する。素子分離膜２を形成する工程は、基板上に熱酸化によって第１絶縁膜２１を形成する工程と、第１絶縁膜２１上に第２絶縁膜２２を形成する工程と、を含む。以下、詳細に説明する。
【００２８】
本実施形態の場合、第１絶縁膜２１を形成した後で、素子形成領域４に半導体層３を選択成長させることにより、第１絶縁膜２１の上側に位置する開口３Ａを有する形状に半導体層３を形成し（図３（Ａ））、その後、開口３Ａを埋めるようにして第１絶縁膜２１上に第２絶縁膜２２を形成する（図３（Ｄ））。
【００２９】
先ず、図２（Ａ）に示すように、Ｐ型又はＮ型のシリコン基板である半導体基板１を準備する。この半導体基板１の表面には、極薄い膜厚の酸化膜（ＳｉＯ２）５が形成されている。
【００３０】
ここで、酸化膜５は、自然酸化膜であっても良いし、熱酸化或いはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成した酸化膜であっても良い。
【００３１】
次に、この酸化膜５上にマスク膜６を形成する。マスク膜６は、例えば、Ｓｉ３Ｎ４膜により形成することができる。
【００３２】
次に、図２（Ｂ）に示すように、フォトリソグラフィとエッチングによりマスク膜６に開口６Ａを形成する。すなわち、マスク膜６上に、フォトリソグラフィによって所定の開口を有するマスクパターン（図示略）を形成し、この開口を介してマスク膜６をエッチングすることにより、開口６Ａを形成する。この開口６Ａの位置（範囲）は、素子分離膜２の形成領域と対応している。
【００３３】
次に、図２（Ｃ）に示すように、熱酸化を行うことによって、半導体基板１上において開口６Ａと対応する位置に、ＬＯＣＯＳ酸化膜である第１絶縁膜２１を形成する。このように、本実施形態では第１絶縁膜２１をＬＯＣＯＳ法により形成する。
【００３４】
ここで、素子分離膜２の形成領域における半導体装置１００の電気的特性と、第１絶縁膜２１の熱酸化と、をコントロールする目的で、半導体基板１と同じ導電型のドーパント（半導体基板１がＰ型の場合、例えばボロン、半導体基板１がＮ型の場合、例えばリン）を、マスク膜６の開口６Ａを介して半導体基板１にイオン注入しても良い。なお、ここでのイオン注入は、マスク膜６の形成以前に行っても良い。ここでのイオン注入では、半導体基板１において熱酸化される領域よりも深い領域にまでドーパントが注入されるようにする。このようにドーパントを注入した後で上述の熱酸化を行うことにより、半導体基板１において第１絶縁膜２１の下側の部分におけるドーパント濃度が適切に調整されるとともに、増速酸化を実現することができる。
【００３５】
次に、図２（Ｄ）に示すように、エッチングを行うことによって、マスク膜６を選択的に除去し、引き続き、マスク膜６の下の酸化膜５を除去する。これにより、半導体基板１上に、図１を参照して上述したような形状の第１絶縁膜２１が残留し、且つ、第１絶縁膜２１の周囲における半導体基板１の上面が露出した状態となる。
【００３６】
このとき、第１絶縁膜２１もエッチングを受けるが、形成当初の第１絶縁膜２１の膜厚が十分な膜厚であれば、第１絶縁膜２１は残留する。
【００３７】
ここで、図２（Ｃ）の熱酸化の際には、第１絶縁膜２１の端部にて、酸化種（酸化物のラジカル）の一部が横方向へ酸化膜５内に進入することにより、第１絶縁膜２１の端部に突出部２１Ｃが形成されることがある。
この突出部２１Ｃが酸化膜５をエッチングで除去する際に併せて除去されるように、そのエッチング量を適切に設定することが好ましい。これにより、図２（Ｄ）に示すように、突出部２１Ｃが除去された形状の第１絶縁膜２１を形成することができ、底面２１Ａの端部の傾斜角度を極力急角度にすることができる（傾斜角度を９０°に近づけることができる）。
【００３８】
次に、洗浄によって半導体基板１の表面の汚染成分を除去する。
【００３９】
次に、先の工程にて露出された半導体基板１の上面の上に、半導体基板１と同じ導電型の半導体層３を位置選択的にエピタキシャル成長させる（図３（Ａ））。なお、第１絶縁膜２１の上には半導体層３が成長しない。このため、半導体層３には、第１絶縁膜２１の上に位置する開口３Ａが形成される。
【００４０】
ここで、第１絶縁膜２１の底面２１Ａは下方に向けて膨出する凸曲面状であるので、第１絶縁膜２１と半導体層３との界面、並びに、半導体基板１と半導体層３との界面に、急峻な変曲点が形成されてしまうことが抑制される。
また、底面２１Ａの端部の傾斜角度が９０°に近いため、半導体基板１において底面２１Ａの端部と接する部位の傾斜角度も９０°に近い。このため、半導体基板１と半導体層３との界面に急峻な変曲点が形成されてしまうことが一層抑制される。
【００４１】
次に、図３（Ｂ）乃至図３（Ｄ）に示される一連の工程により、第１絶縁膜２１の上に第２絶縁膜２２を形成する。
【００４２】
すなわち、先ず、開口３Ａを埋め込むように、第１絶縁膜２１上に酸化膜（ＳｉＯ２）７を形成する（図３（Ｂ））。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）等により、開口３Ａからはみ出ている酸化膜７を除去し、該酸化膜７を開口３Ａ内に残留させる（図３（Ｃ）、図３（Ｄ））。こうして、第１絶縁膜２１の上に、酸化膜７により構成される第２絶縁膜２２を形成することができる。
【００４３】
その後は、図４に示すように、素子形成領域４にＭＯＳトランジスタ３０を形成し、半導体層３上及びＭＯＳトランジスタ３０上に多層配線層（層間絶縁膜４１及びコンタクト４２を含む）を形成する。
【００４４】
以上により、半導体装置１００を製造することができる。
【００４５】
ここで、図１３（Ａ）及び図１３（Ｂ）を参照して、素子分離膜の底部をＳＴＩ構造により形成する場合の問題点を説明する。図１３（Ａ）及び図１３（Ｂ）は比較例に係る半導体装置を説明するための断面図である。
【００４６】
図１３（Ａ）は、半導体基板１００１に異方性エッチングによってトレンチ１００２を形成した状態を示す。
【００４７】
このようにトレンチ１００２を形成した場合、トレンチ１００２の底面と側面との境界付近に、面方位の半導体結晶方位面１００４が存在し、これら半導体結晶方位面１００４の境界１００５も例えば複数存在する。
【００４８】
図１３（Ｂ）は、トレンチ１００２に絶縁膜１００３を埋め込み形成し、トレンチ１００２からはみ出した絶縁膜１００３をＣＭＰにより除去した状態を示す。
【００４９】
半導体装置の製造工程では、複数の熱処理が実施される場合があり、これらの熱処理によって半導体装置は応力を受ける。この応力により、図１３（Ｂ）に示すように、境界１００５を起点とした転位等により結晶欠陥１００６が生じる可能性がある。結晶欠陥１００６が生じると、これに沿ったリーク電流が発生する可能性がある。
【００５０】
以上のような第１の実施形態によれば、素子分離膜２を第１絶縁膜２１とその上の第２絶縁膜２２とにより形成するので、深い素子分離膜２を容易に形成することができる。
【００５１】
しかも、素子分離膜２の底部を構成する第１絶縁膜２１の底面２１Ａは下方に向けて膨出する凸曲面状であるので、半導体部（半導体層３及び半導体基板１）と素子分離膜２との界面に、急峻な変曲点が形成されてしまうことが抑制される。つまり、半導体部と素子分離膜２との界面に角張った形状の部分が形成されてしまうことを抑制することができる。
よって、半導体部における結晶欠陥の発生を抑制できる。その結果、リーク電流の発生も抑制できる。よって、より確実な素子分離を実現することができる。
【００５２】
具体的には、第１絶縁膜２１を、半導体基板１に対する異方性エッチングを用いて形成するのではなく、熱酸化（本実施形態の場合、ＬＯＣＯＳ法）により形成する。よって、容易に、第１絶縁膜２１の底面２１Ａを下方に向けて膨出する凸曲面状に形成することができる。また、絶縁膜の埋め込みだけで素子分離膜を形成する場合（通常のＳＴＩ構造の素子分離膜を形成する場合）と比べて、幅が小さい素子分離膜２を容易に形成することができる。また、絶縁膜の埋め込みだけで素子分離膜を形成する場合と比べて、絶縁膜の埋め込み量（第２絶縁膜２２を形成する際に埋め込む絶縁膜の量）を少なくすることができる。
【００５３】
〔第２の実施形態〕
図５は第２の実施形態に係る半導体装置２００の断面図である。
【００５４】
本実施形態に係る半導体装置２００は、以下に説明する点でのみ上記の第１の実施形態に係る半導体装置１００と相違し、その他の点では半導体装置１００と同様に構成されている。
【００５５】
本実施形態の場合、第１絶縁膜２１は、例えば、ＬＯＰＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）法により形成された絶縁膜である。
【００５６】
第１絶縁膜２１の底面２１Ａは、角張った部分を実質的に有していない。そして、底面２１Ａの傾斜角度は、平面視における第１絶縁膜２１の端部Ｅから中心側に向けて徐々に変化している。
【００５７】
なお、本実施形態の場合、上面２１Ｂの周縁部は、例えば、半導体基板１の上面とほぼ面一となっている。そして、上面２１Ｂは、その中心側に向けて徐々に隆起している。
【００５８】
本実施形態の場合も、ＭＯＳトランジスタ３０及び多層配線層は第１の実施形態と同様であるため、図示を省略する。
【００５９】
次に、本実施形態に係る半導体装置の製造方法を説明する。図６（Ａ）乃至（Ｄ）及び図７（Ａ）乃至（Ｄ）は、この製造方法を説明するための一連の工程図であり、それぞれ断面図を示す。
【００６０】
先ず、第１の実施形態と同様に、Ｐ型又はＮ型のシリコン基板である半導体基板１上に酸化膜５を形成する。
【００６１】
次に、酸化膜５上にポリシリコン膜８を形成する。
【００６２】
次に、ポリシリコン膜８上に、第１の実施形態と同様のマスク膜６を形成する（以上、図６（Ａ））。
【００６３】
次に、図６（Ｂ）に示すように、フォトリソグラフィとエッチングによりマスク膜６及びポリシリコン膜８に開口６Ａ、８Ａを形成する。すなわち、マスク膜６上に、フォトリソグラフィによって所定の開口を有するマスクパターン（図示略）を形成し、この開口を介してマスク膜６及びポリシリコン膜８をエッチングすることにより、マスク膜６に開口６Ａを形成し、更にポリシリコン膜８に開口８Ａを形成する。この開口６Ａ、８Ａの位置（範囲）は、素子分離膜２の形成領域と対応している。
【００６４】
次に、図６（Ｃ）に示すように、熱酸化を行うことによって、半導体基板１上において開口６Ａ、８Ａと対応する位置に、ＬＯＰＯＳ酸化膜である第１絶縁膜２１を形成する。このように、本実施形態では第１絶縁膜２１をＬＯＰＯＳ法により形成する。
【００６５】
なお、図６（Ｂ）の工程においては、ポリシリコン膜８は開口せず（開口８Ａを形成せず）、マスク膜６のみを開口（開口６Ａのみを形成）しても良い。この場合、図６（Ｃ）の工程において、マスク膜６の開口６Ａを介して、ポリシリコン膜８及びその下の半導体基板１を酸化することによって、ＬＯＰＯＳ酸化膜である第１絶縁膜２１を形成する。
【００６６】
また、本実施形態の場合も、第１の実施形態と同様に、イオン注入を行ってから熱酸化を行うようにしても良い。
【００６７】
次に、図６（Ｄ）に示すように、エッチングを行うことによって、マスク膜６と、ポリシリコン膜８と、マスク膜６の下の酸化膜５と、を除去する。これにより、半導体基板１上に、図５を参照して上述したような形状の第１絶縁膜２１が残留し、且つ、第１絶縁膜２１の周囲における半導体基板１の上面が露出した状態となる。
【００６８】
ここで、ポリシリコン膜８をエッチングで除去する際に、第１絶縁膜２１の突出部２１Ｃ（図６（Ｃ））も除去されるように、エッチング量を適切に設定することが好ましい。これにより、図６（Ｄ）に示すように、突出部２１Ｃが除去された形状の第１絶縁膜２１を形成することができ、底面２１Ａの端部の傾斜角度を極力急角度にすることができる（９０°に近づけることができる）。なお、本実施形態の場合、第１絶縁膜２１の上面２１Ｂの形状が第１の実施形態と若干相違し、例えば、上面２１Ｂの周縁部が半導体基板１の上面とほぼ面一となる。また、第１の実施形態と比べて、上面２１Ｂと半導体基板１の上面との間に窪みが実質的に存在しない形状を実現しやすい。
【００６９】
次に、洗浄によって半導体基板１の表面の汚染成分を除去する。
【００７０】
次に、先の工程にて露出された半導体基板１の上面の上に、半導体基板１と同じ導電型の半導体層３を位置選択的にエピタキシャル成長させる（図７（Ａ））。
【００７１】
ここで、上面２１Ｂと半導体基板１の上面との間に窪みが実質的に存在していない形状を実現しやすいため、第１の実施形態と比べて、半導体層３がこの窪みの傾斜面上に斜めに成長してしまうことを抑制しやすい。
【００７２】
次に、図７（Ｂ）乃至図７（Ｄ）に示される一連の工程により、第１絶縁膜２１の上に第２絶縁膜２２を形成する。これらの工程は、第１の実施形態において図３（Ｂ）乃至図３（Ｄ）を用いて説明した工程と同様である。
【００７３】
その後は、素子形成領域４にＭＯＳトランジスタ３０を形成し、半導体層３上及びＭＯＳトランジスタ３０上に多層配線層を形成する。
【００７４】
以上により、半導体装置２００を製造することができる。
【００７５】
本実施形態の場合、図６（Ｃ）の熱酸化を行う段階で、酸化膜５上にポリシリコン膜８が形成されている。このため、熱酸化の際に、第１絶縁膜２１の端部にて、横方向へ酸化膜５内に進入しようとする酸化種（酸化物のラジカル）の一部がポリシリコン膜８に取り込まれる。これにより、この酸化種が半導体基板１のＳｉに取り込まれることによるバーズビークの発生が抑制される。
【００７６】
すなわち、図６（Ｃ）に示すように、第１絶縁膜２１においてポリシリコン膜８と対応する部位では、第１絶縁膜２１が横方向へ広がり、第１絶縁膜２１に突出部２１Ｃが形成される。これに対し、第１絶縁膜２１において酸化膜５と対応する部位では、第１絶縁膜２１の横方向への広がりが抑制される。そして、突出部２１Ｃは、その後のエッチングで除去される。よって、第１絶縁膜２１において酸化膜５と対応する部位が横方向へ広がってしまうことによるバーズビークの発生が抑制される。また、これにより、素子分離膜２の幅を容易に小さくすることができる。
【００７７】
以上のような第２の実施形態によれば、第１絶縁膜２１をＬＯＣＯＳ法ではなくＬＯＰＯＳ法により形成するので、第１絶縁膜２１（第１絶縁膜２１において酸化膜５と対応する部位）の横方向への広がりを抑制することができる。これにより、第１の実施形態と比べて、角張り（バーズビーク）の発生が抑制された形状の素子分離膜２を容易に形成することができるとともに、幅が小さい素子分離膜２を容易に形成することができる。
【００７８】
〔第３の実施形態〕
図８は第３の実施形態に係る半導体装置３００の断面図である。
【００７９】
なお、本実施形態の場合も、ＭＯＳトランジスタ３０及び多層配線層は第１の実施形態と同様であるため、図示を省略する。
【００８０】
次に、本実施形態に係る半導体装置の製造方法を説明する。図９（Ａ）乃至（Ｄ）及び図１０（Ａ）乃至（Ｄ）は、この製造方法を説明するための一連の工程図であり、それぞれ断面図を示す。
【００８１】
上記の第１及び第２の実施形態では、半導体層３を形成した後で、第２絶縁膜２２を埋め込み形成する例を説明したが、第３の実施形態では、第１及び第２絶縁膜２１、２２を形成した後で、その周囲に半導体層３を形成する。
【００８２】
先ず、第１の実施形態と同様に、Ｐ型又はＮ型のシリコン基板である半導体基板１上に酸化膜５を形成する。
【００８３】
次に、この酸化膜５上にマスク膜６を形成する（図９（Ａ））。本実施形態の場合、第２絶縁膜２２の膜厚はマスク膜６の膜厚に依存するため、マスク膜６の膜厚を厚くするほど、第２絶縁膜２２を厚く形成することができる。
【００８４】
次に、第１の実施形態と同様に、マスク膜６に開口６Ａを形成する（図９（Ｂ））。
【００８５】
次に、第１の実施形態と同様に、熱酸化を行うことによって、ＬＯＣＯＳ酸化膜である第１絶縁膜２１を形成する（図９（Ｃ））。
【００８６】
なお、本実施形態の場合も、第１の実施形態と同様に、イオン注入を行ってから熱酸化を行うようにしても良い。
【００８７】
次に、図９（Ｄ）に示すように、マスク膜６を等方性エッチングすることにより、マスク膜６の開口６Ａの側壁を適切な量だけ外方に（図９（Ｄ）の矢印Ａの方向に）後退させて、開口６Ａを広げる。この工程の詳細は後述する。
【００８８】
次に、図１０（Ａ）及び図１０（Ｂ）に示される一連の工程により、第１絶縁膜２１の上に第２絶縁膜２２を形成する。
【００８９】
すなわち、先ず、開口６Ａを埋め込むように、第１絶縁膜２１上に酸化膜（ＳｉＯ２）７を形成する（図１０（Ａ））。次に、ＣＭＰ等により、開口６Ａからはみ出ている酸化膜７を除去し、該酸化膜７を開口６Ａ内に残留させる（図１０（Ｂ））。こうして、第１絶縁膜２１の上に、酸化膜７により構成される第２絶縁膜２２を形成することができる。
【００９０】
次に、図１０（Ｃ）に示すように、エッチングを行うことによって、マスク膜６と、マスク膜６の下の酸化膜５と、を除去する。これにより、半導体基板１上に、第１絶縁膜２１と、第２絶縁膜２２と、を含む素子分離膜２が残留し、且つ、素子分離膜２の周囲における半導体基板１の上面が露出した状態となる。
【００９１】
ここで、酸化膜５をエッチングで除去する際に、第１絶縁膜２１において、第２絶縁膜２２よりも外方に突出した突出部２１Ｄ（図１０（Ｂ））も除去されるように、エッチング量を適切に設定することが好ましい。これにより、図１０（Ｃ）に示すように、突出部２１Ｄが除去された形状の第１絶縁膜２１を形成することができる。この結果、第１絶縁膜２１の側面を第２絶縁膜２２の側面と面一にすることができる。
【００９２】
次に、先の工程にて露出された半導体基板１の上面の上に、半導体基板１と同じ導電型の半導体層３を位置選択的にエピタキシャル成長させる（図１０（Ｄ））。
【００９３】
その後は、素子形成領域４にＭＯＳトランジスタ３０を形成し、半導体層３上及びＭＯＳトランジスタ３０上に多層配線層を形成する。
【００９４】
以上により、半導体装置３００を製造することができる。
【００９５】
ここで、図１１（Ａ）及び図１１（Ｂ）を参照して、第３の実施形態の効果を説明する。
【００９６】
上記の第１及び第２の実施形態のように、第１絶縁膜２１をＬＯＣＯＳ法又はＬＯＰＯＳ法により形成する場合、図１１（Ａ）に示すように、半導体基板１の上面において、第１絶縁膜２１の上面２１Ｂとの境界部近傍の部分に、窪みが形成されてしまう場合がある。
【００９７】
この場合、半導体基板１上に半導体層３を成長させると、図１１（Ａ）に示すように、窪みの上に成長する半導体層３が、斜めに成長してしまうことがある。なお、図１１（Ａ）に示す複数の二点鎖線は、成長の過程で半導体層３の表面が経時的に変化する様子を示している。
【００９８】
このように半導体層３が斜めに成長すると、第２絶縁膜２２を形成した後の素子分離膜２は、図１１（Ｂ）に示すように、バーズビーク２Ａを有する形状となってしまう。
【００９９】
これに対し、第３の実施形態では、半導体基板１の上に半導体層３を形成する際に、第１及び第２絶縁膜２１により構成される素子分離膜２が既に形成されている。このため、半導体層３が素子分離膜２の形成領域側へ傾斜するような斜めの成長の発生を抑制することができる（図１０（Ｄ））。これにより、素子分離膜２におけるバーズビークの形成を好適に抑制することができる。
【０１００】
次に、図１２（Ａ）乃至（Ｆ）を参照して、図９（Ｄ）の工程の詳細を説明する。
【０１０１】
上述のように、第１絶縁膜２１を形成した後、第２絶縁膜２２を形成する前に、マスク膜６の開口６Ａの側壁をエッチングにより外方に後退させる。
【０１０２】
このとき、図１２（Ａ）に示すように、マスク膜６の開口６Ａの側壁の位置９が、第１絶縁膜２１の底面２１Ａにおいて最も傾斜角度が大きい箇所の上方に位置するように、後退量を設定する。
【０１０３】
図１２（Ｂ）は、図１２（Ａ）に示すように後退量を設定し、半導体層３と第２絶縁膜２２とを形成した後の状態を示す。この場合、図１２（Ｂ）に示すように、半導体部（半導体層３及び半導体基板１）と素子分離膜２との界面（特に、第１絶縁膜２１と第２絶縁膜２２との境界１０の近傍）に急峻な変曲点が形成されてしまうことが抑制される。
【０１０４】
次に、第３の実施形態の比較例１として、図１２（Ｃ）に示すように、開口６Ａの側壁の位置９が、図１２（Ａ）に示す位置よりも底面２１Ａの中心寄り（図１２（Ａ）に示す位置９よりも右側）である場合について説明する。
【０１０５】
図１２（Ｄ）は、図１２（Ｃ）に示すように後退量を設定し、半導体層３と第２絶縁膜２２とを形成した後の状態を示す。この場合、図１２（Ｄ）に示すように、半導体部（半導体層３及び半導体基板１）と素子分離膜２との界面（特に、第１絶縁膜２１と第２絶縁膜２２との境界１０の近傍）に、やや急峻な変曲点Ｐ１が形成されてしまう。これは、図１２（Ｄ）の場合、最終的に素子分離膜２を構成する第１絶縁膜２１の底面２１Ａの端部における傾斜角度が、図１２（Ｂ）の場合と比べて小さいためである。
【０１０６】
次に、第３の実施形態の比較例２として、図１２（Ｅ）に示すように、開口６Ａの側壁の位置９が、図１２（Ａ）に示す位置よりも底面２１Ａの外側寄り（図１２（Ａ）に示す位置９よりも左側）である場合、或いは、位置９が底面２１Ａの外側である場合について説明する。
【０１０７】
図１２（Ｆ）は、図１２（Ｅ）に示すように後退量を設定し、半導体層３と第２絶縁膜２２とを形成した後の状態を示す。この場合、図１２（Ｆ）に示すように、半導体部（半導体層３及び半導体基板１）と素子分離膜２との界面（特に、第１絶縁膜２１と第２絶縁膜２２との境界１０の近傍）に、急峻な変曲点Ｐ２、Ｐ３が形成されてしまう。
【０１０８】
このように、図９（Ｄ）の工程では、開口６Ａの側壁の位置９が、底面２１Ａにおいて最も傾斜角度が大きい箇所の上方に位置するように後退量を設定することにより、半導体部と素子分離膜２との界面に急峻な変曲点が形成されてしまうことを抑制することができる。
【０１０９】
以上のような第３の実施形態によれば、素子分離膜２を形成する工程は、半導体基板１上にマスク膜６を形成し、マスク膜６において素子分離膜２と対応する位置に開口６Ａを形成する工程と、開口６Ａ内において半導体基板１上に第１絶縁膜２１を形成する工程と、開口６Ａを埋めるようにして第１絶縁膜２１上に第２絶縁膜２２を形成する工程と、マスク膜６を除去する工程と、を含む。そして、素子分離膜２を形成する工程の後で、半導体基板１上に半導体層３を形成する。
これにより、半導体層３が素子分離膜２の方に向けて傾斜するような斜めの成長の発生を抑制することができる（図１０（Ｄ））。これにより、素子分離膜２におけるバーズビークの形成を好適に抑制することができる。
【０１１０】
また、第１絶縁膜２１の形成後、マスク膜６の開口６Ａの側壁を外方に後退させるエッチングを行うことにより、素子分離膜２の形状、ひいては半導体部（半導体基板１及び半導体層３）の形状を適切に制御することができる。
【０１１１】
より具体的には、開口６Ａの側壁を後退させるエッチングは、第１絶縁膜２１の底面２１Ａにおいて最も傾斜角度が大きい箇所の上方に開口６Ａの側壁が後退するように行う。これにより、半導体部と素子分離膜２との界面に急峻な変曲点が形成されてしまうことを抑制することができる。
【０１１２】
なお、上記の第３の実施形態では、第１絶縁膜２１をＬＯＣＯＳ法により形成する例を説明したが、第３の実施形態でも、第１絶縁膜２１をＬＯＰＯＳ法により形成しても良い。
【０１１３】
上記の各実施形態では、半導体層３のエピタキシャル成長は、必ずしも半導体層３の下端から上端に亘って連続的に行う必要は無く、エピタキシャル成長を複数回に分けて行っても良い。例えば、半導体層３の下部を形成した後、何らかの工程を差し挟んで行った後で、引き続き、半導体層３の上部を形成しても良い。
【符号の説明】
【０１１４】
１ 半導体基板
２ 素子分離膜
２Ａ バーズビーク
３ 半導体層
３Ａ 開口
４ 素子形成領域
５ 酸化膜
６ マスク膜
６Ａ 開口
７ 酸化膜
８ ポリシリコン膜
８Ａ 開口
９ 位置
１０ 境界
２１ 第１絶縁膜
２１Ａ 底面
２１Ｂ 上面
２１Ｃ 突出部
２１Ｄ 突出部
２２ 第２絶縁膜
３０ ＭＯＳトランジスタ
３１ ゲート絶縁膜
３２ ゲート
３３ サイドウォール
３４ ソース・ドレイン拡散領域
４１ 層間絶縁膜
４２ コンタクト
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
１００１ 半導体基板
１００２ トレンチ
１００３ 絶縁膜
１００４ 半導体結晶方位面
１００５ 境界
１００６ 結晶欠陥
Ｃ 中心部
Ｅ 端部
Ｐ１ 変曲点
Ｐ２ 変曲点
Ｐ３ 変曲点
ｔ 最大膜厚
【図１】
2011238826.tif 000003
【図２】
2011238826.tif 000004
【図３】
2011238826.tif 000005
【図４】
2011238826.tif 000006
【図５】
2011238826.tif 000007
【図６】
2011238826.tif 000008
【図７】
2011238826.tif 000009
【図８】
2011238826.tif 000010
【図９】
2011238826.tif 000011
【図１０】
2011238826.tif 000012
【図１１】
2011238826.tif 000013
【図１２】
2011238826.tif 000014
【図１３】
2011238826.tif 000015