(57)【要約】【課題】絶縁膜のストレスに耐え、絶縁膜からの酸素や水分の影響を抑制しつつ、エレクトロマイグレーションの耐性や配線間の耐圧も改善することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法では、（ａ）凹部１０２が形成された絶縁膜１０１上に、ＴａＮ膜１０３を成膜する工程と、（ｂ）ＴａＮ膜１０３上に、Ｔａよりも熱膨張係数が大きいＴｉを主成分とするＴｉ膜１０４を成膜する工程と、（ｃ）Ｔｉ膜１０４上に、Ｔｉよりも熱膨張係数が大きいＣｕを主成分とするＣｕ膜１０５を成膜する工程と、（ｄ）Ｃｕを、電解めっきにより、凹部１０２内に埋め込む工程とを含む。【選択図】図２
2011151217.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを主成分とする絶縁膜と、前記絶縁膜に形成された凹部に設けられた配線との間にバリア構造を有する半導体装置の製造方法であって、
前記凹部が形成された前記絶縁膜上に、金属を主成分とする第１のバリア膜を成膜する工程と、
前記第１のバリア膜上に、前記第１のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とする第２のバリア膜を成膜する工程と、
前記第２の金属膜上に、前記第２のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とするめっきのシード膜を成膜する工程と、
前記めっきのシード膜の主成分よりも熱膨張係数が同じまたは大きい金属を、めっきにより、前記凹部内に埋め込む工程とを含む
半導体装置の製造方法。
【請求項２】
前記第１のバリア膜上に前記第２のバリア膜を成膜する前に、逆スパッタにより、前記第１のバリア膜の前記凹部底部分をエッチングする
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記凹部が形成された前記絶縁膜上に前記第１の金属膜を成膜する前に、窒素を含むガス雰囲気中において、前記絶縁膜に形成された前記凹部の側壁をプラズマ処理する
請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記凹部が形成された前記絶縁膜上に、前記第１のバリア膜として金属窒化膜を成膜し、
前記金属窒化膜上に前記第２の金属膜を成膜する前に、窒素を含むガス雰囲気中において、前記金属窒化膜をプラズマ処理する
請求項１から請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１のバリア膜、前記第２のバリア膜、前記めっきのシード膜を、真空を維持した状態で、成膜する
請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
Ｓｉを主成分とする絶縁膜と、前記絶縁膜に形成された凹部に設けられた配線との間にバリア構造を有する半導体装置であって、
前記絶縁膜と接し、金属を主成分とする第１のバリア膜と、
前記第１のバリア膜と接し、前記第１のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とする第２のバリア膜と、
前記第２のバリア膜と接し、前記第２のバリア膜の主成分よりも熱膨張係数が大きく、かつ前記配線の主成分よりも熱膨張係数が同じまたは小さい金属を主成分とするめっきのシード膜とを備える
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、微細加工された半導体装置の信頼性や配線間耐圧を向上させる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（以下、半導体装置と呼称する。）では、高集積化、高機能化、高速化に伴って、低容量化、Ｃｕ配線の低抵抗化、高信頼性化に関する技術が色々と提案されている。その１つとして、バリア膜の薄膜化が提案されている。例えば、Ｔａ／ＴａＮバリア膜を、従来の３０ｎｍから２０ｎｍに薄膜化したとする。この場合において、Ｃｕ配線内のバリア膜の割合が減少する。これによって、配線抵抗を低下させることができる。
【０００３】
また、そのような半導体集積回路では、微細化による側壁のバリア膜の薄膜化、層間膜のＬｏｗ−Ｋ化により、バリア膜の水分や酸素のバリア性が低下し、バリア膜とＣｕ膜との間に酸化膜が形成される。このため、バリア膜とＣｕ膜との密着性が劣化し、配線やビアのエレクトロマイグレーション（以下、ＥＭと呼称する。）やストレスマイグレーション（以下、ＳＭと呼称する。）の耐性が、低下していくという現象が報告されている。
【０００４】
そこで、バリア膜とＣｕ膜との密着性を向上させることで、配線やビアの信頼性を向上させる成膜方法が提案されている（例えば、特許文献１参照。）。
具体的には、図７（Ａ）〜図７（Ｅ）に示すように、その成膜方法では、半導体基板（不図示）上に絶縁膜１１を成膜する。リソグラフィーおよびドライエッチングにより、絶縁膜１１に凹部１２を形成する。凹部１２が形成された絶縁膜１１中およびその表面から酸化種を熱処理により放出する。その後、Ｔｉを窒素雰囲気中にてスパッタすることにより、絶縁膜１１上にＴｉＮ膜１３を成膜する。次に、順次、ＴｉＮ膜１３上にＴｉ膜１４を成膜し、Ｔｉ膜１４上にＣｕ膜１５を成膜する。電解めっきにより、Ｃｕ膜１５上にＣｕのめっき膜１６を成膜し、凹部１２内をＣｕで埋設する。次に、アニール処理により、膜質を安定させた後、化学機械研磨法（以下、ＣＭＰ法と呼称する。）を用いて平坦化処理を行う。
【０００５】
以上のような工程を繰り返すことで、半導体装置を製造することができる。このようにして製造した半導体装置では、従来のＴａ／ＴａＮバリア膜の半導体装置と比較して、Ｔｉ、ＴｉＮバリア膜とＣｕ膜との密着性が良好なため、ＥＭやＳＭの耐性が優れている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−４７８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、Ｔｉ、ＴｉＮバリア膜では、原子間の結合強度が弱い。このため、さらなる微細化に伴い、Ｔｉ、ＴｉＮバリア膜がさらに薄膜化すると、絶縁膜からのストレスにＴｉ、ＴｉＮバリア膜が耐えれなくなる。結果、原子間の結合が切れて、Ｔｉ、ＴｉＮバリア膜に欠陥が発生する。Ｔｉ、ＴｉＮバリア膜に発生した欠陥が安定状態になるにあたり、酸化チタンやチタンシリサイド酸化物が形成される。Ｔｉ、ＴｉＮバリア膜に発生した欠陥から水分や酸素がＣｕ膜中へさらに拡散し、配線の信頼性が劣化する。
【０００８】
そこで、本発明は、絶縁膜のストレスに耐え、絶縁膜からの酸素や水分の影響を抑制しつつ、エレクトロマイグレーションの耐性や配線間の耐圧も改善することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係わる半導体装置の製造方法は、下記に示す特徴を備える。
（ＣＬ１）本発明に係わる半導体装置の製造方法では、（ａ）Ｓｉを主成分とする絶縁膜と、前記絶縁膜に形成された凹部に設けられた配線との間にバリア構造を有する半導体装置の製造方法であって、（ｂ）前記凹部が形成された前記絶縁膜上に、金属を主成分とする第１のバリア膜を成膜する工程と、（ｃ）前記第１のバリア膜上に、前記第１のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とする第２のバリア膜を成膜する工程と、（ｄ）前記第２の金属膜上に、前記第２のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とするめっきのシード膜を成膜する工程と、（ｅ）前記めっきのシード膜の主成分よりも熱膨張係数が同じまたは大きい金属を、めっきにより、前記凹部内に埋め込む工程とを含む。
【００１０】
（ＣＬ２）上記（ＣＬ１）に記載の半導体装置の製造方法では、前記第１のバリア膜上に前記第２のバリア膜を成膜する前に、逆スパッタにより、前記第１のバリア膜の前記凹部底部分をエッチングする。
【００１１】
（ＣＬ３）上記（ＣＬ１）または（ＣＬ２）に記載の半導体装置の製造方法では、前記凹部が形成された前記絶縁膜上に前記第１の金属膜を成膜する前に、窒素を含むガス雰囲気中において、前記絶縁膜に形成された前記凹部の側壁をプラズマ処理する。
【００１２】
（ＣＬ４）上記（ＣＬ１）から（ＣＬ３）のいずれかに記載の半導体装置の製造方法では、（ａ）前記凹部が形成された前記絶縁膜上に、前記第１のバリア膜として金属窒化膜を成膜し、（ｂ）前記金属窒化膜上に前記第２の金属膜を成膜する前に、窒素を含むガス雰囲気中において、前記金属窒化膜をプラズマ処理する。
【００１３】
（ＣＬ５）上記（ＣＬ１）から（ＣＬ４）のいずれかに記載の半導体装置の製造方法では、前記第１のバリア膜、前記第２のバリア膜、前記めっきのシード膜を、真空を維持した状態で、成膜する。
【００１４】
なお、本発明は、半導体装置の製造方法以外に、下記に示す半導体装置として実現されるとしてもよい。
（ＣＬ６）本発明に係わる半導体装置は、（ａ）Ｓｉを主成分とする絶縁膜と、前記絶縁膜に形成された凹部に設けられた配線との間にバリア構造を有する半導体装置であって、（ｂ）前記絶縁膜と接し、金属を主成分とする第１のバリア膜と、（ｃ）前記第１のバリア膜と接し、前記第１のバリア膜の主成分よりも熱膨張係数が大きい金属を主成分とする第２のバリア膜と、（ｄ）前記第２のバリア膜と接し、前記第２のバリア膜の主成分よりも熱膨張係数が大きく、かつ前記配線の主成分よりも熱膨張係数が同じまたは小さい金属を主成分とするめっきのシード膜とを備える。
【発明の効果】
【００１５】
本発明によれば、絶縁膜からの酸素や水分がＣｕ配線内に拡散することを抑制することができる。ＥＭ、ＳＭに優れ、配線間耐圧を向上させることができる。配線の信頼性が向上し、配線間隔が狭くなっても、耐圧を向上させることができる。高信頼性の半導体装置を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１における半導体装置に使用される金属の物性データの表を示す図である。
【図２】（Ａ）〜（Ｅ）は、実施の形態１における半導体装置の製造方法の各工程を示す断面図である。
【図３】（Ａ）は、Ｃｕ／ＴａＮ膜の積層構造の断面ＴＥＭ像であり、（Ｂ）は、Ｃｕ／Ｔｉ膜の積層構造の断面ＴＥＭ像であり、（Ｃ）は、Ｃｕ／Ｔｉ／ＴａＮ膜の積層構造の断面ＴＥＭ像である。
【図４】各バリア構造の半導体装置のＥＭ試験結果を示すグラフである。
【図５】（Ａ）〜（Ｆ）は、実施の形態２における半導体装置の製造方法の各工程を示す断面図である。
【図６】（Ａ）〜（Ｆ）は、実施の形態３における半導体装置の製造方法の各工程を示す断面図である。
【図７】（Ａ）〜（Ｅ）は、従来の形態における半導体装置の製造方法の各工程を示す断面図である。
【発明を実施するための形態】
【００１７】
（実施の形態１）
以下、本発明に係わる実施の形態１について、図面を参照しながら説明する。
＜概要＞
本実施の形態における半導体装置では、バリア膜の構造が、絶縁膜と接する第１のバリア膜と、Ｃｕ膜（めっきのシート膜）と接する第２のバリア膜との積層構造である。第１のバリア膜が、金属結合の強い金属、すなわち、熱膨張係数が小さい金属を主成分とする金属膜である。第２のバリア膜が、Ｃｕ膜（めっきのシート膜）の主成分（Ｃｕ）と第１のバリア膜の主成分との間の結合強度を有する金属を主成分とする金属膜である。
【００１８】
例えば、図１に示すように、第１のバリア膜として、熱膨張係数が小さい金属であるＴａやＷを主成分とする金属膜が望ましい。これは、絶縁膜の変形に伴い、第１のバリア膜が変形しても、第１のバリア膜の欠陥が増加することを抑制することができるからである。さらに、絶縁膜からの酸素や水分の浸透を抑制するために、ＴａやＷに、Ｎ（窒素）を結合させるとしてもよい。
【００１９】
また、第２のバリア膜として、Ｃｕ膜（めっきのシート膜）の主成分（Ｃｕ）と第１のバリア膜の主成分との間の結合強度を有する金属を主成分とする金属膜が望ましい。これは、配線主材料であるＣｕ膜（めっきのシート膜）との応力を緩和することができるからである。
【００２０】
以上の点を踏まえて、本実施の形態における半導体装置では、バリア膜の構造として、Ｃｕ／Ｔｉ／ＴａＮ膜の積層構造を適用する。すなわち、絶縁膜上に、熱膨張係数の小さい順に、ＴａＮ膜（第１のバリア膜）、Ｔｉ膜（第２のバリア膜）、Ｃｕ膜（めっきのシート膜）が積層されている。
【００２１】
なお、金属結合の強度の順が保たれていれば、バリア膜の構造が、Ｃｕ／Ｒｕ／ＴａＮ膜の積層構造であるとしてもよいし、Ｃｕ／Ｔｉ／ＷＮ膜の積層構造であるとしてもよい。
【００２２】
＜半導体装置の製造方法＞
本実施の形態における半導体装置の製造方法では、図２（Ａ）〜図２（Ｅ）に示すように、下記の工程を経て、半導体装置を製造する。
【００２３】
（工程１）まず、トランジスター等の素子が形成された半導体基板上に、絶縁膜１０１を成膜する。このとき、半導体基板上に、誘電率Ｋ＝２．５の絶縁膜１０１ａを、ＣＶＤ法により、１９０ｎｍ、成膜する。さらに、絶縁膜１０１ａ上に、Ｋ＝３．５の絶縁膜１０１ｂを、ＣＶＤ法により、８０ｎｍ、成膜する。
【００２４】
（工程２）次に、リソグラフィー及びドライエッチングにより、絶縁膜１０１に、ビア部または溝部になる凹部１０２を形成する。
（工程３）次に、絶縁膜１０１に凹部１０２を形成した段階の半導体装置を、スパッタ装置の真空チェンバーにおいて、３５０℃、６０ｓｅｃで加熱し、絶縁膜１０１の表面の水分などを蒸発させる。
【００２５】
（工程４）次に、絶縁膜１０１の表面の水分などを蒸発させた段階の半導体装置を、真空を維持した状態で、Ｔａ成膜用チェンバーに移動する。Ｔａ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷ、Ｎ２＝２０ｓｃｃｍで、絶縁膜１０１上に、ＴａＮ膜１０３を、５ｎｍ、成膜する。
【００２６】
（工程５）その後、ＴａＮ膜１０３を成膜した段階の半導体装置を、真空を維持した状態で、Ｔｉ成膜用チェンバーに移動する。Ｔｉ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷで、ＴａＮ膜１０３上に、Ｔｉ膜１０４を、１０ｎｍ、成膜する。
【００２７】
（工程６）次に、Ｔｉ膜１０４を成膜した段階の半導体装置を、真空を維持した状態で、Ｃｕ成膜用チェンバーに移動する。Ｃｕ成膜用チェンバーにおいて、ターゲットバイアス２０ＫＷで、Ｔｉ膜１０４上に、Ｃｕ膜１０５を、４０ｎｍ、成膜する。
【００２８】
（工程７）その後、電解めっきにより、Ｃｕ膜１０５上に、Ｃｕのめっき膜１０６を、１０００ｎｍ、成膜し、凹部１０２内をＣｕで埋設する。
（工程８）次に、化学機械研磨により、めっき膜１０６を１０００ｎｍ、Ｃｕ膜１０５を４０ｎｍ、Ｔｉ膜１０４を１０ｎｍ、ＴａＮ膜１０３を５ｎｍ、絶縁膜１０１ｂを５０ｎｍ研磨する。これによって、ダマシン配線を形成する。
【００２９】
＜バリア膜の構造＞
ここで、透過型電子顕微鏡（ＴＥＭ）を使用して、Ｃｕ／ＴａＮ膜、Ｃｕ／Ｔｉ膜、Ｃｕ／Ｔｉ／ＴａＮ膜の各積層構造について説明する。
【００３０】
まず、図３（Ａ）に示すように、Ｃｕ／ＴａＮ膜の積層構造では、Ｃｕ膜とＴａＮ膜との境界にボイドが見られる。これは、Ｃｕ膜とＴａＮ膜とのストレス差が大きく密着性が悪いためである。
【００３１】
次に、図３（Ｂ）に示すように、Ｃｕ／Ｔｉ膜の積層構造では、膜厚５ｎｍに成膜したＴｉ膜の代わりに、ＴｉＯ２やＴｉＳｉＯ２膜（酸化膜）が、５ｎｍ程度、形成されている。これは、Ｔｉ膜が、絶縁膜（Ｌｏｗ−Ｋ膜）中の酸素や水分と結合して、ＴｉＯ２やＴｉＳｉＯ２膜（酸化膜）になるためである。すなわち、Ｃｕ／Ｔｉ膜の積層構造では、Ｃｕ膜が酸素と接する。
【００３２】
次に、図３（Ｃ）に示すように、Ｃｕ／Ｔｉ／ＴａＮ膜の積層構造では、Ｃｕ膜とＴａＮ膜（バリア膜）との間にボイドが見られず、Ｔｉ膜（バリア膜）上下にＴｉＯ２やＴｉＳｉＯ２膜（酸化膜）も見られない。すなわち、Ｃｕ／Ｔｉ／ＴａＮ膜の積層構造では、Ｃｕ膜が酸素と直接接しない。
【００３３】
これによって、半導体装置の信頼性に影響するバリア膜の界面に酸化膜ができない。このため、ＴａＮ膜とＴｉ膜との濡れ性、Ｔｉ膜とＣｕ膜との濡れ性も良好である。
さらに、図４に示すように、バリア構造が、Ｔｉの単層構造、ＴｉＮの単層構造よりも、Ｔｉ／ＴａＮの積層構造の方が、ＥＭ耐性が優れている。バリア構造をＴｉ／ＴａＮの積層構造にすることにより、配線間耐圧やＥＭ耐性が大幅に向上する。
【００３４】
なお、図４においては、Ｔａ／ＴａＮ（図中の三角印）、Ｔｉ（図中の黒塗り菱形印）、ＴｉＮ（図中の丸印）、Ｔｉ／ＴａＮ（図中の白塗り菱形印）の各構造について、ビアＥＭ調べた結果である。縦軸が累積確率（Ｃｕｍｕｌａｔｉｖｅ  Ｐｒｏｂａｂｉｌｉｔｙ）であり、横軸が故障時間（Ｆａｉｌｕｒｅ  Ｔｉｍｅ）である。
【００３５】
＜まとめ＞
以上、本実施の形態によれば、ＴａＮ膜１０３（第１のバリア膜）とＴｉ膜１０４（第２のバリア膜）とでバリア膜の構造を形成した。
【００３６】
これによって、絶縁膜からの酸素や水分がＣｕ配線内に拡散することを抑制することができる。ＥＭ、ＳＭに優れ、配線間耐圧を向上させることができる。配線の信頼性が向上し、配線間隔が狭くなっても、耐圧を向上させることができる。高信頼性の半導体装置を実現することができる。
【００３７】
なお、ＴａＮ膜１０３（第１のバリア膜）の成膜後、逆スパッタにより、ＴａＮ膜１０３の凹部底部分１０７をエッチングしたのち、Ｔｉ膜１０４（第２のバリア膜）を成膜するとしてもよい。
【００３８】
なお、めっき膜１０６として、Ｃｕの代わりに、Ｃｕ膜１０５の主成分（Ｃｕ）よりも熱膨張係数が同じまたは大きい金属を主成分としてもよい。
（実施の形態２）
以下、本発明に係わる実施の形態２について、図面を参照しながら説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付す。
【００３９】
＜半導体装置の製造方法＞
本実施の形態における半導体装置の製造方法では、図５（Ａ）〜図５（Ｆ）に示すように、下記の工程を経て、半導体装置を製造する。
【００４０】
（工程１）まず、トランジスター等の素子が形成された半導体基板上に、絶縁膜１０１を成膜する。このとき、半導体基板上に、誘電率Ｋ＝２．５の絶縁膜１０１ａを、ＣＶＤ法により、１９０ｎｍ、成膜する。さらに、絶縁膜１０１ａ上に、Ｋ＝３．５の絶縁膜１０１ｂを、ＣＶＤ法により、８０ｎｍ成膜する。
【００４１】
（工程２）次に、リソグラフィー及びドライエッチングにより、絶縁膜１０１に、ビア部または溝部になる凹部１０２を形成する。
（工程３）次に、絶縁膜１０１に凹部１０２を形成した段階の半導体装置を、真空装置内に設置する。Ｈｅ−Ｎ２やＮＨ３雰囲気中において、放電する、すなわち、プラズマ処理することにより、絶縁膜１０１の凹部側壁部分２１１に存在する欠陥を修復する。
【００４２】
（工程４）次に、絶縁膜１０１の凹部側壁部分２１１に存在する欠陥を修復した段階の半導体装置を、真空を維持した状態で、Ｔａ成膜用チェンバーに移動する。Ｔａ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷ、Ｎ２＝２０ｓｃｃｍで、絶縁膜１０１上に、ＴａＮ膜１０３を、５ｎｍ、成膜する。
【００４３】
（工程５）その後、ＴａＮ膜１０３を成膜した段階の半導体装置を、真空を維持した状態で、Ｔｉ成膜用チェンバーに移動する。Ｔｉ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷで、ＴａＮ膜１０３上に、Ｔｉ膜１０４を、１０ｎｍ、成膜する。
【００４４】
（工程６）次に、Ｔｉ膜１０４を成膜した段階の半導体装置を、真空を維持した状態で、Ｃｕ成膜用チェンバーに移動する。Ｃｕ成膜用チェンバーにおいて、ターゲットバイアス２０ＫＷで、Ｔｉ膜１０４上に、Ｃｕ膜１０５を、４０ｎｍ、成膜する。
【００４５】
（工程７）その後、電解めっきにより、Ｃｕ膜１０５上に、Ｃｕのめっき膜１０６を、１０００ｎｍ、成膜し、凹部１０２内をＣｕで埋設する。
（工程８）次に、化学機械研磨により、めっき膜１０６を１０００ｎｍ、Ｃｕ膜１０５を４０ｎｍ、Ｔｉ膜１０４を１０ｎｍ、ＴａＮ膜１０３を５ｎｍ、絶縁膜１０１ｂを５０ｎｍ研磨する。これによって、ダマシン配線を形成する。
【００４６】
＜まとめ＞
以上、本実施の形態によれば、絶縁膜１０１の凹部側壁部分２１１の欠陥を修復することにより、絶縁膜１０１（Ｌｏｗ−Ｋ膜）中に存在する酸素や水分の放出を抑制することができる。さらに、欠陥が修復された絶縁膜１０１の凹部側壁部分２１１とＴａＮ膜１０３との密着性を向上させることができる。これに伴い、欠陥が修復された絶縁膜１０１の凹部側壁部分２１１とＴａＮ膜１０３との境界に生じるストレスを緩和することができる。これによって、実施の形態１と比較して、さらなる配線間耐圧やＥＭ、ＳＭを改善することができる。
【００４７】
（実施の形態３）
以下、本発明に係わる実施の形態３について、図面を参照しながら説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付す。
【００４８】
＜半導体装置の製造方法＞
本実施の形態における半導体装置の製造方法では、図６（Ａ）〜図６（Ｆ）に示すように、下記の工程を経て、半導体装置を製造する。
【００４９】
（工程１）まず、トランジスター等の素子が形成された半導体基板上に、絶縁膜１０１を成膜する。このとき、半導体基板上に、誘電率Ｋ＝２．５の絶縁膜１０１ａを、ＣＶＤ法により、１９０ｎｍ、成膜する。さらに、絶縁膜１０１ａ上に、Ｋ＝３．５の絶縁膜１０１ｂを、ＣＶＤ法により、８０ｎｍ、成膜する。
【００５０】
（工程２）次に、リソグラフィー及びドライエッチングにより、絶縁膜１０１に、ビア部または溝部になる凹部１０２を形成する。
（工程３）次に、絶縁膜１０１に凹部１０２を形成した段階の半導体装置を、スパッタ装置の真空チェンバーにおいて、３５０℃、６０ｓｅｃで加熱し、絶縁膜１０１の表面の水分などを蒸発させる。
【００５１】
（工程４）次に、絶縁膜１０１の表面の水分などを蒸発させた段階の半導体装置を、真空を維持した状態で、Ｔａ成膜用チェンバーに移動する。Ｔａ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷ、Ｎ２＝２０ｓｃｃｍで、絶縁膜１０１上に、ＴａＮ膜１０３を、５ｎｍ、成膜する。
【００５２】
（工程５）次に、ＴａＮ膜１０３を成膜した段階の半導体装置を、Ｎ２やＮＨ３雰囲気中にて、プラズマ処理あるいはアニール処理を行い、ＴａＮ膜１０３の表面部分３３１のスパッタ等による欠陥を修復する。
【００５３】
（工程６）その後、ＴａＮ膜１０３の表面部分３３１の欠陥を修復した段階の半導体装置を、真空を維持した状態で、Ｔｉ成膜用チェンバーに移動する。Ｔｉ成膜用チェンバーにおいて、ターゲットバイアス１０ＫＷで、欠陥を修復したＴａＮ膜１０３上に、Ｔｉ膜１０４を、１０ｎｍ、成膜する。
【００５４】
（工程７）次に、Ｔｉ膜１０４を成膜した段階の半導体装置を、真空を維持した状態で、Ｃｕ成膜用チェンバーに移動する。Ｃｕ成膜用チェンバーにおいて、ターゲットバイアス２０ＫＷで、Ｔｉ膜１０４上に、Ｃｕ膜１０５を、４０ｎｍ、成膜する。
【００５５】
（工程８）その後、電解めっきにより、Ｃｕ膜１０５上に、Ｃｕのめっき膜１０６を、１０００ｎｍ、成膜し、凹部１０２内をＣｕで埋設する。
（工程９）次に、化学機械研磨により、めっき膜１０６を１０００ｎｍ、Ｃｕ膜１０５を４０ｎｍ、Ｔｉ膜１０４を１０ｎｍ、ＴａＮ膜１０３を５ｎｍ、絶縁膜１０１ｂを５０ｎｍ研磨する。これによって、ダマシン配線を形成する。
【００５６】
＜まとめ＞
以上、本実施の形態によれば、ＴａＮ膜１０３の表面部分３３１の欠陥を修復することにより、絶縁膜１０１からの水分や酸素が、ＴａＮ膜１０３（第１のバリア膜）を浸透し難くなる。これによって、実施の形態１と比較して、さらなる配線間耐圧やＥＭ、ＳＭ対背を改善することができる。
【００５７】
なお、実施の形態２において、本実施の形態のように、ＴａＮ膜１０３の表面部分３３１の欠陥を修復するとしてもよい。
【産業上の利用可能性】
【００５８】
本発明は、半導体装置の製造方法として、特に、微細加工された半導体装置の信頼性や配線間耐圧を向上させる半導体装置の製造方法として、利用することができる。
【符号の説明】
【００５９】
１１  絶縁膜
１２  凹部
１３  ＴｉＮ膜
１４  Ｔｉ膜
１５  Ｃｕ膜
１６  めっき膜
１０１  絶縁膜
１０１ａ  絶縁膜
１０１ｂ  絶縁膜
１０２  凹部
１０３  ＴａＮ膜
１０４  Ｔｉ膜
１０５  Ｃｕ膜
１０６  めっき膜
１３１  凹部底部分
２１１  凹部側壁部分
３３１  表面部分
【図１】
2011151217.tif 000003
【図２】
2011151217.tif 000004
【図４】
2011151217.tif 000005
【図５】
2011151217.tif 000006
【図６】
2011151217.tif 000007
【図７】
2011151217.tif 000008
【図３】
2011151217.tif 000009