(57)【要約】【課題】半導体層と接触する電流ブロック層が半導体層から剥離するのを抑制することが可能な半導体レーザ素子を提供する。【解決手段】この第１半導体レーザ素子１０は、半導体層３と、半導体層３の表面上に形成され、半導体層３に電流通路部３ａを形成する絶縁層（ＳｉＯ２など）からなる電流ブロック層５と、半導体層３と電流ブロック層５との間に形成され、電流ブロック層５と半導体層３との密着性と比較して、半導体層３および電流ブロック層５のそれぞれに対する密着性が高い密着層３０とを備える。そして、少なくとも密着層３０が形成された領域に対応する電流ブロック層５（領域５ｂ）の表面上に、配線用電極８を介して第２半導体レーザ素子２０や、パッド電極６を介して金属線３５などが接合される。【選択図】図１
2011066096.tif 000002
【特許請求の範囲】
【請求項１】
活性層を有する半導体素子層と、
前記半導体素子層上に形成され、前記半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層と、
前記半導体素子層と前記電流ブロック層との間に形成され、前記電流ブロック層と前記半導体素子層との密着性と比較して、前記半導体素子層および前記電流ブロック層のそれぞれに対する密着性が高い密着層とを備え、
少なくとも前記密着層が形成された領域に対応する前記電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合されている、半導体レーザ素子。
【請求項２】
前記密着層が形成された領域は、前記電流通路部から離れて形成されている、請求項１に記載の半導体レーザ素子。
【請求項３】
前記密着層は、複数の層が積層されて形成されている、請求項１または２に記載の半導体レーザ素子。
【請求項４】
前記密着層は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、Ｓｉ、Ｃｕ、Ｔｉ、ＴｉＮ、Ａｇ、Ｓｎ、ＺｎおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる層を含む、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
【請求項５】
前記電流ブロック層は、ＳｉＯ２からなり、
前記密着層は、前記半導体素子層に接触する第１密着層と、前記電流ブロック層に接触する第２密着層とを含み、
前記第１密着層は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｕ、ＴｉＮ、Ａｇ、ＳｎおよびＺｎからなるグループより選択される少なくともいずれかの材料からなり、
前記第２密着層は、Ｔｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、ＳｉおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる、請求項３に記載の半導体レーザ素子。
【請求項６】
活性層を有する半導体素子層上に、密着層と、前記半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層とをこの順に積層して第１半導体レーザ素子基板を形成する工程と、
少なくとも前記密着層が形成された領域に対応する前記電流ブロック層の表面領域に、第２半導体レーザ素子基板を接合する工程と、
接合された前記第１半導体レーザ素子基板および前記第２半導体レーザ素子基板を同時に分割する工程とを備え、
前記密着層と前記半導体素子層および前記電流ブロック層のそれぞれに対する密着性は、前記電流ブロック層と前記半導体素子層との密着性よりも高い。
半導体レーザ素子の製造方法。
【請求項７】
活性層を有する半導体素子層と、前記半導体素子層上に形成され、前記半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層と、前記半導体素子層と前記電流ブロック層との間に形成され、前記電流ブロック層と前記半導体素子層との密着性と比較して、前記半導体素子層および前記電流ブロック層のそれぞれに対する密着性が高い密着層とを含み、
少なくとも前記密着層が形成される領域に対応する前記電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合される半導体レーザ素子を備える、光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子およびその製造方法に関し、特に、半導体素子層と絶縁層からなる電流ブロック層とを備えた半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子層と絶縁層からなる電流ブロック層とを備えた半導体レーザ素子が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、支持基体（ヒートシンク）の表面上に、４００ｎｍ帯のレーザ光を出射する第１発光素子と、６００ｎｍ帯のレーザ光を出射する第２発光素子とがこの順に接合された多波長半導体レーザ素子が開示されている。この多波長半導体レーザ素子では、第１発光素子におけるｐ型クラッド層の表面とリッジ（凸部）の側面とを覆うように絶縁層（電流ブロック層）が形成されるとともに、リッジと導通しながら絶縁層を覆うｐ側電極が形成されている。なお、絶縁層（電流ブロック層）は２層構造になっており、ｐ型クラッド層と接触する絶縁層には酸素を含有しないＡｌＮやＢＮやＳｉＣなどからなる絶縁性の高い材料が用いられる一方、ｐ側電極と接触する絶縁層には酸素を含有するＡｌＮＯＸやＢＮＯＸやＳｉＯ２などからなり薄膜形成が可能な絶縁材料が用いられている。そして、第１発光素子のｐ側電極が形成された側の表面を接合面として、支持基体とは反対側の上方から第２発光素子が接合されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３２１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された多波長半導体レーザ素子では、第１発光素子のｐ側電極が形成された側の表面を接合面として、第１発光素子と第２発光素子とが互いに接合されているため、レーザ駆動時の熱応力などに起因して、第２発光素子側が接合されている第１発光素子の電流ブロック層が、電流ブロック層が接触する第１発光素子の半導体層から剥離しやすいという問題点がある。また、製造プロセスにおいても、第１発光素子のウェハと第２発光素子のウェハとを貼り合わせた後、劈開やチップ化のために分割する際に応力が加わったときに、第１発光素子（半導体レーザ素子）における電流ブロック層と第１発光素子の半導体層との間で剥離が生じやすいという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体層と接触する電流ブロック層が半導体層から剥離するのを抑制することが可能な半導体レーザ素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子は、活性層を有する半導体素子層と、半導体素子層上に形成され、半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層と、半導体素子層と電流ブロック層との間に形成され、電流ブロック層と半導体素子層との密着性と比較して、半導体素子層および電流ブロック層のそれぞれに対する密着性が高い密着層とを備え、少なくとも密着層が形成された領域に対応する電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合されている。
【０００８】
この発明の第１の局面による半導体レーザ素子では、上記のように、半導体素子層と電流ブロック層との間に形成され、電流ブロック層と半導体素子層との密着性と比較して、半導体素子層および電流ブロック層のそれぞれに対する密着性が高い密着層を備え、少なくとも密着層が形成された領域に対応する電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合されていることによって、半導体素子層と電流ブロック層とが密着層を介して確実に接合された半導体レーザ素子が得られる。これにより、この半導体レーザ素子の電流ブロック層の表面上に、別な半導体レーザ素子などの他の素子、電極またはワイヤボンディングなどの配線などが接合される場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、他の素子などが接合される側の電流ブロック層が、他の素子などと共に半導体素子層から剥離するのを抑制することができる。
【０００９】
上記第１の局面による半導体レーザ素子において、好ましくは、密着層が形成された領域は、電流通路部から離れて形成されている。このように構成すれば、電流通路部が形成される領域近傍には密着層が形成されないので、電流ブロック層のみによって活性層近傍の半導体層に確実に電流通路部を形成することができる。
【００１０】
上記第１の局面による半導体レーザ素子において、好ましくは、密着層は、複数の層が積層されて形成されている。このように構成すれば、半導体素子層に接触する側の密着層の部分と、絶縁層からなる電流ブロック層に接触する側の密着層の部分との材料を異ならせて密着層を構成することができるので、半導体素子層との密着性、および、電流ブロック層との密着性の両方の密着性を高めた密着層を用いて、半導体素子層と電流ブロック層とを接合することができる。
【００１１】
上記第１の局面による半導体レーザ素子において、好ましくは、密着層は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、Ｓｉ、Ｃｕ、Ｔｉ、ＴｉＮ、Ａｇ、Ｓｎ、ＺｎおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる層を含む。このように構成すれば、上記材料のいずれかを含む層により構成される密着層の半導体層との親和性や、密着層の半導体層への拡散などの理由により、半導体素子層と密着層との密着性が向上する。また、電流ブロック層に対しても、密着層を構成する元素との親和性や、絶縁膜中への拡散などの理由により、電流ブロック層と密着層との密着性が向上する。この結果、半導体素子層と電流ブロック層とを密着層により確実に接合することができる。
【００１２】
上記密着層を複数の層を積層して形成する構成において、好ましくは、電流ブロック層は、ＳｉＯ２からなり、密着層は、半導体素子層に接触する第１密着層と、電流ブロック層に接触する第２密着層とを含み、第１密着層は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｕ、ＴｉＮ、Ａｇ、ＳｎおよびＺｎからなるグループより選択される少なくともいずれかの材料からなり、第２密着層は、Ｔｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、ＳｉおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる。このように構成すれば、第１密着層は、半導体層との親和性や、第１密着層の半導体層への拡散などの理由により、第１密着層の半導体素子層に対する密着性が向上される。また、第２密着層は、ＳｉＯ２の酸素を介した結合や絶縁膜中への拡散などの理由により、第２密着層の半導体素子層に対する密着性が向上される。さらには、第１密着層と第２密着層とは、金属同志が積層されることにより密着性が大きい。この結果、窒化物系半導体からなる半導体素子層と電流ブロック層との密着性を確実に向上させることができる。
【００１３】
この発明の第２の局面による半導体レーザ素子の製造方法は、活性層を有する半導体素子層上に、密着層と、半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層とをこの順に積層して第１半導体レーザ素子基板を形成する工程と、少なくとも密着層が形成された領域に対応する電流ブロック層の表面領域に、第２半導体レーザ素子基板を接合する工程と、接合された第１半導体レーザ素子基板および第２半導体レーザ素子基板を同時に分割する工程とを備え、密着層と半導体素子層および電流ブロック層のそれぞれに対する密着性は、電流ブロック層と半導体素子層との密着性よりも高い。
【００１４】
この発明の第２の局面による半導体レーザ素子の製造方法では、上記の工程を備えることによって、半導体素子層と電流ブロック層とが密着層を介して確実に接合された第１半導体レーザ素子基板が得られる。これにより、第１半導体レーザ素子基板の電流ブロック層の表面上に第２半導体レーザ素子基板が接合された後の劈開工程やチップ化工程において、ウェハに応力が加えられた際に、第１半導体レーザ素子基板の電流ブロック層が、第２半導体レーザ素子基板と共に半導体素子層から剥離するのを抑制することができる。この結果、ウェハが互いに剥離するのを抑制することができる。
【００１５】
この発明の第３の局面による光装置は、活性層を有する半導体素子層と、半導体素子層上に形成され、半導体素子層に電流通路部を形成する絶縁層からなる電流ブロック層と、半導体素子層と前記電流ブロック層との間に形成され、電流ブロック層と半導体素子層との密着性と比較して、半導体素子層および電流ブロック層のそれぞれに対する密着性が高い密着層とを含み、少なくとも密着層が形成される領域に対応する電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合される半導体レーザ素子を備える。
【００１６】
この発明の第３の局面による光装置では、上記のように、半導体素子層と電流ブロック層との間に形成され、電流ブロック層と半導体素子層との密着性と比較して、半導体素子層および電流ブロック層のそれぞれに対する密着性が高い密着層とを含み、少なくとも密着層が形成される領域に対応する電流ブロック層の表面領域に、他の素子、電極または配線の少なくともいずれかが接合される半導体レーザ素子を備えることによって、半導体素子層と電流ブロック層とが密着層を介して確実に接合された半導体レーザ素子が得られる。これにより、この半導体レーザ素子の電流ブロック層の表面上に、別な半導体レーザ素子などの他の素子、電極またはワイヤボンディングなどの配線などを接合して光装置を構成する場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、他の素子などが接合される側の電流ブロック層が、他の素子などと共に半導体素子層から剥離するのを抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体レーザ素子の概略的な構成を説明するための断面図である。
【図２】本発明の半導体レーザ素子の概略的な構成を説明するための拡大断面図である。
【図３】本発明の第１実施形態による３波長半導体レーザ素子の構造を示した断面図である。
【図４】本発明の第１実施形態による３波長半導体レーザ素子の構造を示した断面図である。
【図５】本発明の第１実施形態による３波長半導体レーザ素子の構造を示した平面図である。
【図６】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図７】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図８】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図９】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１０】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１１】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１２】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１３】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１４】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１５】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１６】本発明の第１実施形態による３波長半導体レーザ素子の製造プロセスを説明するための図である。
【図１７】本発明の第１実施形態の変形例による半導体レーザ素子の密着層を示した平面図である。
【図１８】本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子の構造を示した断面図である。
【図１９】本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子の構造を示した上面図である。
【図２０】本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子が搭載された一例によるプロジェクタ装置の構成図である。
【図２１】本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子の構造を示した断面図である。
【図２２】本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子が搭載された他の例によるプロジェクタ装置の構成図である。
【図２３】本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子が搭載された他の例によるプロジェクタ装置における制御部が時系列的に信号を発信する状態を示したタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
まず、図１を参照して、本発明の具体的な実施形態を説明する前に、本発明の半導体レーザ素子の概略的な構成について、２波長半導体レーザ素子４０を例として説明する。
【００２０】
２波長半導体レーザ素子４０は、図１に示すように、第１半導体レーザ素子１０の表面上に第２半導体レーザ素子２０が接合された集積型の半導体レーザ素子である。なお、第１半導体レーザ素子１０または第２半導体レーザ素子２０の一方を本発明の「半導体レーザ素子」の一例とした場合、第１半導体レーザ素子１０または第２半導体レーザ素子２０の他方が、本発明の「他の素子」の一例である。
【００２１】
第１半導体レーザ素子１０は、第１導電型の半導体層１と、活性層２と、少なくとも一部が第２導電型の半導体層３とを順次積層した構造を有する。半導体層１は、活性層２よりもバンドギャップの大きい第１導電型クラッド層などからなる。ここで、ｐｎ接合型の第１半導体レーザ素子１０では、半導体層１と半導体層３とは互いに異なる導電型を有する。半導体層１がｐ型であり半導体層３がｎ型であってもよいし、半導体層１がｎ型であり半導体層３がｐ型であってもよい。なお、活性層２および半導体層３は、本発明の「半導体素子層」の一例である。
【００２２】
活性層２は、単層あるいは単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造からなる。また、活性層２は、アンドープでもよいしドーピングされていてもよい。半導体層３は、活性層２よりもバンドギャップの大きい第２導電型クラッド層などからなる。なお、半導体層１と活性層２との間に、光ガイド層やキャリアブロック層などが形成されていてもよい。また、活性層２とは反対側の半導体層３上に、コンタクト層を設けてもよい。この場合、コンタクト層は、半導体層３よりもバンドギャップが小さい半導体からなるのが好ましい。また、活性層２と半導体層３との間に、光ガイド層やキャリアブロック層などが形成されていてもよい。
【００２３】
また、本発明において、半導体層１は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。半導体層１が基板と半導体層との両方により構成される場合、基板は、半導体層１の半導体層３が形成される側とは反対側（半導体層１の下面側）に形成される。
【００２４】
また、平坦な半導体層３の表面上に、共振器方向（Ａ方向）に沿って延びるストライプ状のオーミック電極層４が形成されている。そして、半導体層３の平坦部の上面と、オーミック電極層４の両側面とを覆う電流ブロック層５が形成されている。この電流ブロック層５によって、オーミック電極層４から半導体層３内部に向かう電流通路部３ａが形成される。また、電流ブロック層５によって、電流通路部３ａに対応する半導体層３の下部領域の活性層２の部分に光導波路が形成される。なお、ここでは、利得型の導波路構造を示している。
【００２５】
ここで、本発明では、図１に示すように、半導体層３の平坦部の上面（Ｃ１側の面）に、半導体層３に接触する密着層３０が形成されている。また、密着層３０は、電流通路部３ａを挟んで共振器方向と直交する素子の幅方向（Ｂ方向）の両側にそれぞれ形成されている。したがって、電流ブロック層５は、半導体層３の表面上に直接接触して形成される領域５ａと、半導体層３の表面上に密着層３０を介して形成される領域５ｂとを有している。また、密着層３０は、電流通路部３ａからＢ方向（Ｂ１（Ｂ２）方向）に離れた位置の半導体層３の表面上にそれぞれ形成されている。
【００２６】
また、密着層３０は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、Ｓｉ、Ｃｕ、Ｔｉ、ＴｉＮ、Ａｇ、Ｓｎ、ＺｎおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる１つの層を含んでいる。これにより、密着層３０の半導体層３との親和性や、密着層３０の半導体層３への拡散などの理由により、半導体層３と密着層３０との密着性が向上される。また、電流ブロック層５に対しても、密着層３０を構成する元素との親和性や、電流ブロック層５内部への拡散などの理由により、電流ブロック層５と密着層３０との密着性が向上される。この結果、半導体層３と電流ブロック層５とを密着層３０により確実に接合させることが可能となる。なお、密着層３０を上記材料の単層により構成する場合、密着層３０を約１０ｎｍ以上約１００ｎｍ以下の範囲の厚みを有するように形成するのが好ましい。
【００２７】
また、電流ブロック層５は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、Ｓｉ、ＡｌＮ、ＡｌＧａＮおよびＳｉＮなどからなる。また、電流ブロック層５を、上記材料を用いて積層構造を有するように形成してもよい。
【００２８】
また、図１に示すように、オーミック電極層４および電流ブロック層５上に、共振器方向（Ａ方向）に延びるとともに一部が素子の側方（Ｂ２方向側）に突状に突出するワイヤボンド領域６ａを有するパッド電極６が形成されている。ここで、ワイヤボンド領域６ａは、電流通路部３ａの上方を起点として、下部に密着層３０が形成された領域に対応する電流ブロック層５の領域５ｂの上面（Ｃ１側の面）上までＢ２方向に延びて形成されている。また、ワイヤボンド領域６ａには、金属線３５がボンディングされるように構成されている。なお、領域５ｂの上面（Ｃ１側の面）は、本発明の「密着層が形成された領域に対応する電流ブロック層の表面領域」の一例である。また、パッド電極６およびワイヤボンド領域６ａは、本発明の「電極」の一例であり、金属線３５は、本発明の「配線」の一例である。
【００２９】
また、パッド電極６の表面上に、第２半導体レーザ素子２０のパッド電極２６との接触を防止するための絶縁層７が形成されている。この絶縁層７は、パッド電極６の表面上のうちの第２半導体レーザ素子２０が対向する領域に沿って形成されている。
【００３０】
また、ワイヤボンド領域６ａとは反対側（Ｂ１側）の電流ブロック層５の表面上に、共振器方向（Ａ方向）に延びる配線用電極８が形成されている。ここで、密着層３０は、少なくとも上部に配線用電極８が形成された領域に対向する電流ブロック層５の領域５ｂの下面を覆うように形成されている。配線用電極８は、第２半導体レーザ素子２０が接合される際の引き出し用配線として設けられている。また、半導体層１の下面（Ｃ２側の面）上に、電極層９が形成されている。なお、配線用電極８は、本発明の「電極」の一例である。
【００３１】
そして、第２半導体レーザ素子２０のパッド電極２６が、ＡｕＳｎ半田などの導電性接着層３６を介して第１半導体レーザ素子１０側に設けられた配線用電極８の表面に接合されている。ここで、第２半導体レーザ素子２０は、下部に密着層３０が形成された領域に対応する領域の配線用電極８の表面上に接合されるのが好ましい。なお、導電性接着層３６を、Ａｕ、Ｓｎ、Ｉｎ、Ｐｂ、Ｇｅ、Ａｇ、ＣｕまたはＳｉなどの半田材料またはその合金材料からなるように構成してもよいし、半田を用いない他の接合方法を用いてもよい。
【００３２】
本発明では、半導体層３と電流ブロック層５とが密着層３０を介して接合されているので、レーザ駆動時の熱応力や不意な外力などに起因して、第１半導体レーザ素子１０の電流ブロック層５が、第２半導体レーザ素子２０などと共に半導体層３から剥離するのを抑制することが可能となる。
【００３３】
第２半導体レーザ素子２０は、図１に示すように、第１導電型の半導体層２１と、活性層２２と、第２導電型の半導体層２３とを順次積層した構造を有する。ここで、ｐｎ接合型の第２半導体レーザ素子２０では、半導体層２１と半導体層２３とは互いに異なる導電型を有する。半導体層２１がｐ型であり半導体層２３がｎ型であってもよいし、半導体層２１がｎ型であり半導体層２３がｐ型であってもよい。なお、活性層２２および半導体層２３は、本発明の「半導体素子層」の一例である。
【００３４】
半導体層２１は、活性層２２よりもバンドギャップの大きいクラッド層などからなる。活性層２２は、単層あるいはＳＱＷ構造またはＭＱＷ構造からなる。また、活性層２２は、アンドープでもよく、ドーピングされていてもよい。半導体層２３は、活性層２２よりもバンドギャップの大きいクラッド層などからなる。なお、半導体層２１と活性層２２との間に、光ガイド層やキャリアブロック層などが形成されていてもよい。また、活性層２２とは反対側の半導体層２３上に、コンタクト層を設けてもよい。この場合、コンタクト層は、半導体層２３よりもバンドギャップが小さい半導体からなるのが好ましい。また、活性層２２と半導体層２３との間に、光ガイド層やキャリアブロック層などが形成されていてもよい。
【００３５】
また、半導体層２１は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。半導体層２１が基板と半導体層との両方により構成される場合、基板は、半導体層２１の半導体層２３が形成される側とは反対側（半導体層２１の上面側）に形成される。
【００３６】
また、平坦な半導体層２３の表面（下面）上に、共振器方向（Ａ方向）に沿って延びるストライプ状のオーミック電極層２４が形成されている。そして、半導体層２３の平坦部の下面上と、オーミック電極層２４の両側面上とに電流ブロック層２５が形成されている。この電流ブロック層２５によって、オーミック電極層２４から半導体層２３内部に向かう電流通路部２３ａが形成される。また、電流ブロック層２５によって、電流通路部２３ａに対応する半導体層２３の下部領域の活性層２２の部分に光導波路が形成される。
【００３７】
ここで、本発明では、図１に示すように、半導体層２３の下面（Ｃ２側の面）に、半導体層２３に接触する密着層３１が形成されている。また、密着層３１は、電流通路部２３ａを挟んで共振器方向と直交する素子の幅方向（Ｂ方向）の両側にそれぞれ形成されている。したがって、電流ブロック層２５は、半導体層２３の下面上に直接接触して形成される領域２５ａと、半導体層２３の下面上に密着層３１を介して形成される領域２５ｂとを有している。また、密着層３１は、電流通路部２３ａからＢ方向（Ｂ１（Ｂ２）方向）に離れた位置の半導体層２３の下面上にそれぞれ形成されている。
【００３８】
また、密着層３１は、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、Ｓｉ、Ｃｕ、Ｔｉ、ＴｉＮ、Ａｇ、Ｓｎ、ＺｎおよびＡｌからなるグループより選択される少なくともいずれかの材料からなる１つの層を含んでいる。
【００３９】
また、電流ブロック層２５は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、Ｓｉ、ＡｌＮ、ＡｌＧａＮおよびＳｉＮなどからなる。また、電流ブロック層２５を、上記材料を用いて積層構造を有するように形成してもよい。
【００４０】
また、オーミック電極層２４および電流ブロック層２５の所定領域上に、Ａ方向に延びるパッド電極２６が形成されている。また、半導体層２１の上面（Ｃ１側の面）上には、電極層２７が形成されている。ここで、パッド電極２６は、電流通路部２３ａを中心として両側（Ｂ１（Ｂ２）方向）に沿ったオーミック電極層２４および領域２５ａの各々の下面（Ｃ２側の面）のみならず、上部（Ｃ１方向の素子内部）に密着層３１が形成された領域に対応する電流ブロック層２５の領域２５ｂの下面（Ｃ２側の面）を全体的（Ｂ１側の領域）にまたは部分的（Ｂ２側の領域）に覆うように形成されている。ここで、Ｂ２側の電流ブロック層２５における領域２５ｂの下面下の全てにパッド電極２６が形成されているわけではないが、領域２５ｂはＢ方向（Ａ方向）に沿って密着層３１が形成されていない領域２５ａから続く連続膜の状態となっているので、密着性をより確保するために、下面にパッド電極２６が形成されていない領域２５ｂの部分にも対向するように密着層３１を延ばして形成している。なお、領域２５ｂの下面（Ｃ２側の面）は、本発明の「密着層が形成された領域に対応する電流ブロック層の表面領域」の一例であり、パッド電極２６は、本発明の「電極」の一例である。
【００４１】
また、第１半導体レーザ素子１０および第２半導体レーザ素子２０には、共振器方向（図１のＡ方向）の両端部に、光出射面と光反射面とがそれぞれ形成されている。また、各半導体レーザ素子の光出射面には、低反射率の誘電体多層膜が形成されるとともに、光反射面には、高反射率の誘電体多層膜が形成される。誘電体多層膜としては、ＧａＮ，ＡｌＮ、ＢＮ，Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｌａ２Ｏ３、ＳｉＮ、ＡｌＯＮおよびＭｇＦ２や、これらの混成比の異なる材料であるＴｉ３Ｏ５やＮｂ２Ｏ３などからなる多層膜を用いることができる。
【００４２】
２波長半導体レーザ素子４０では、上記のように、本発明の「半導体レーザ素子」の一例である第１半導体レーザ素子１０において、半導体層３と電流ブロック層５との間に形成され、電流ブロック層５と半導体層３との密着性と比較して、半導体層３および電流ブロック層５のそれぞれに対する密着性が高い密着層３０とを備え、少なくとも密着層３０が形成された領域に対応する電流ブロック層５（領域５ｂ）の表面上に、本発明の「他の素子」の一例である第２半導体レーザ素子２０や金属線３５が接合されることによって、半導体層３と電流ブロック層５とが密着層３０を介して確実に接合された第１半導体レーザ素子１０が得られる。これにより、第１半導体レーザ素子１０の電流ブロック層５の表面上に、第２半導体レーザ素子２０や金属線３５などが接合される場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、第２半導体レーザ素子２０や金属線３５が接合される側の電流ブロック層５が、第２半導体レーザ素子２０や金属線３５などと共に半導体層３から剥離するのを抑制することができる。
【００４３】
また、２波長半導体レーザ素子４０では、第１半導体レーザ素子１０における密着層３０を、電流通路部３ａから離して形成することによって、電流通路部３ａが形成される領域近傍には密着層３０が形成されないので、電流ブロック層５のみによって活性層２近傍の半導体層３に確実に電流通路部を形成することができる。
【００４４】
また、２波長半導体レーザ素子４０では、上記第１半導体レーザ素子１０に加えて、本発明の「他の素子」の一例である第２半導体レーザ素子２０に対しても、半導体層２３と電流ブロック層２５との間に密着層３１を形成することによって、半導体層２３と電流ブロック層２５とが密着層３１を介して確実に接合された第２半導体レーザ素子２０が得られる。これにより、第２半導体レーザ素子２０を第１半導体レーザ素子１０の表面上に接合する場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、第２半導体レーザ素子２０の電流ブロック層２５が半導体層２３から第１半導体レーザ素子１０と共に剥離するのを抑制することができる。この結果、本発明による２波長半導体レーザ素子４０では、接合された半導体レーザ素子同志が互いに剥離するのを抑制することができる。
【００４５】
また、密着層３０および３１の各々を、複数の層からなるように構成してもよい。
【００４６】
図２に示すように、第１半導体レーザ素子１０において、下面（Ｃ２側の面）が半導体層３に接触して形成される密着層３０ａと、上面（Ｃ１側の面）が電流ブロック層５に接触して形成される密着層３０ｂとが積層されて密着層３０が形成されている。また、第２半導体レーザ素子２０についても、上面が半導体層２３に接触して形成される密着層３１ａと、下面が電流ブロック層２５に接触して形成される密着層３１ｂとが積層されて密着層３１が形成されている。ここで、密着層３０ａおよび３１ａは、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｕ、ＴｉＮ、Ａｇ、ＳｎおよびＺｎからなるグループより選択される少なくともいずれかの材料からなるのが好ましい。これにより、密着層３０ａおよび３１ａは、半導体との親和性や半導体への拡散などの理由により、密着層３０ａ（３１ａ）の半導体層３（２３）に対する密着性が向上される。
【００４７】
また、第１半導体レーザ素子１０または第２半導体レーザ素子２０がＧａＡｓ系半導体あるいはＧａＩｎＰ系半導体からなるレーザ素子である場合、密着層３０ａおよび３１ａは、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｕ、ＴｉＮ、Ａｇ、ＳｎおよびＺｎからなるグループより選択される少なくともいずれかの材料からなるのが好ましい。これにより、密着層３０（３１）のＧａＡｓとの親和性や、ＧａＡｓへの拡散や合金化などの理由により半導体層３（２３）と密着層３０（３１）との密着性が向上される。
【００４８】
また、電流ブロック層５および２５が、ＳｉＯ２からなる場合、密着層３０ｂおよび３１ｂは、Ｔｉ、Ｗ、Ｉｎ、Ｃｒ、Ｃｏ、Ｆｅ、Ｍｇ、Ｍｏ、Ｔａ、Ｚｒ、Ｖ、ＳｉおよびＡｌからなるグループより選択される少なくともいずれかの材料からなるのが好ましい。これにより、密着層３０ｂおよび３１ｂは、ＳｉＯ２の酸素を介した結合や電流ブロック層５および２５内部への拡散などの理由により、密着層３０ｂ（３１ｂ）の半導体層３（２３）に対する密着性が向上される。ここで、密着層３０ａおよび３１ａは金属層として半導体層上に残留させる必要があるので、密着層３０ａ（３１ａ）を、約３０ｎｍ以上約１００ｎｍ以下の厚みを有するように形成するのが好ましい。なお、密着層３０ａおよび３１ａは、本発明の「第１密着層」の一例であり、密着層３０ｂおよび３１ｂは、本発明の「第２密着層」の一例である。
【００４９】
密着層３０および３１を上記のように構成することにより、半導体層３（２３）と電流ブロック層５（２５）とを密着層３０（３１）により確実に接合させることが可能となる。なお、上記した変形例では、密着層３０および３１をそれぞれ２層からなるように構成したが、本発明はこれに限られない。本発明では、密着層を、３層以上の複数の層を積層して形成してもよい。
【００５０】
（第１実施形態）
まず、図３〜図５を参照して、本発明の第１実施形態による３波長半導体レーザ素子１００の構造について説明する。なお、図３は、図５の１０００−１０００線に沿った断面図であり、図４は、図３の１１００−１１００線に沿った断面図である。
【００５１】
本発明の第１実施形態による３波長半導体レーザ素子１００は、図３に示すように、約４０５ｎｍの発振波長を有する青紫色半導体レーザ素子５０の表面上に、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子７０と、約７８０ｎｍの発振波長を有する赤外半導体レーザ素子８０とがモノリシックに形成された２波長半導体レーザ素子９０が接合されている。なお、青紫色半導体レーザ素子５０は、本発明の「半導体レーザ素子」の一例であり、２波長半導体レーザ素子９０は、本発明の「他の素子」の一例である。
【００５２】
また、図３に示すように、青紫色半導体レーザ素子５０は、約１００μｍの厚みを有するｎ型ＧａＮ基板５１の表面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層５２と、ＡｌＧａＮからなる量子井戸層および障壁層が交互に積層されたＭＱＷ構造を有する活性層５３と、ｐ型ＡｌＧａＮからなるｐ型クラッド層５４とが形成されている。また、ｐ型クラッド層５４は、素子の幅方向（Ｂ方向）の略中央部に形成されるとともに上方（Ｃ１方向）に突出する凸部と、凸部の両側に広がる平坦部とを有している。このｐ型クラッド層５４の凸部によって、活性層５３の部分に光導波路を構成するためのリッジ５５が形成されている。また、リッジ５５は、共振器方向（図４のＡ方向）に延びるように形成されている。なお、活性層５３およびｐ型クラッド層５４は、本発明の「半導体素子層」の一例である。また、リッジ５５（ｐ型クラッド層５４の凸部）の上面を覆うように、ｐ側電極５４ａが形成されている。
【００５３】
また、図４および図５に示すように、青紫色半導体レーザ素子５０には、Ａ方向の両端部におけるリッジ５５の両側面に一対の段差部５０ａが形成されている。この段差部５０ａは、後述する製造プロセスにおいて、ウェハ状態の３波長半導体レーザ素子１００をＢ方向に沿ってバー状に劈開する際の劈開導入用溝１０１が、分割後に青紫色半導体レーザ素子５０に残された部分である。
【００５４】
また、図３および図４に示すように、ｐ型クラッド層５４におけるリッジ５５の両側面および平坦部の上面上には、ＳｉＯ２からなる電流ブロック層５６が形成されている。この電流ブロック層５６は、段差部５０ａの部分にも積層されている。
【００５５】
ここで、第１実施形態では、ｐ型クラッド層５４の平坦部の上面に、ｐ型クラッド層５４に接触する約４０ｎｍの厚みを有する密着層６０が形成されている。また、密着層６０は、リッジ５５を挟んで共振器方向と直交する素子の幅方向（Ｂ方向）の両側にそれぞれ形成されている。したがって、電流ブロック層５６は、ｐ型クラッド層５４の表面上に直接接触して形成される領域５６ａと、ｐ型クラッド層５４の表面上に密着層６０を介して形成される領域５６ｂとを有している。また、密着層６０は、リッジ５５からＢ方向（Ｂ１（Ｂ２）方向）に離れた位置のｐ型クラッド層５４の表面上にそれぞれ形成されている。なお、第１実施形態において符号を用いて示す方向（Ａ方向、Ｂ方向およびＣ方向など）は、上記した本発明の概念において符号を用いて記載した方向と同じ方向を意味する。
【００５６】
また、密着層６０は、ｐ型クラッド層５４に接触して形成される約３０ｎｍの厚みを有するＡｕからなる密着層６０ａと、電流ブロック層５６に接触して形成される約１０ｎｍの厚みを有するＴｉからなる密着層６０ｂとが積層されて形成されている。なお、密着層６０ａおよび６０ｂは、それぞれ、本発明の「第１密着層」および「第２密着層」の一例である。
【００５７】
また、ｐ側電極５４ａの上面に接触するとともにリッジ５５の周辺に位置する電流ブロック層５６の上面を覆うように、パッド電極５７が形成されている。また、パッド電極５７は、青紫色半導体レーザ素子５０の上面上の四方端部近傍を除く電流ブロック層５６の上面を覆うように設けられている。また、パッド電極５７の上面と電流ブロック層５６の四方端部の上面とを覆うように、ＳｉＯ２からなる絶縁層５８が形成されている。また、絶縁層５８は、段差部５０ａの底面および側面（電流ブロック層５６が積層されている部分）上に形成されている。なお、パッド電極５７は、本発明の「電極」の一例である。
【００５８】
また、図５に示すように、絶縁層５８のＡ２側かつＢ１側の領域には、絶縁層５８の一部が除去されることによって、下層のパッド電極５７の一部が露出する矩形状のワイヤボンド領域５７ａが形成されている。
【００５９】
また、リッジ５５を中心に絶縁層５８のＢ１側の上面上には、青紫色半導体レーザ素子５０のワイヤボンド領域５７ａを避けながら平面的に見て略Ｌ字形状を有する配線用パッド電極６２ａが形成されている。また、絶縁層５８のＢ２側の上面上には、Ａ方向に短冊状に延びるとともに略中央部からＢ２側に突状に突出する形状を有する配線用パッド電極６２ｂが形成されている。なお、配線用パッド電極６２ａおよび６２ｂは、本発明の「電極」の一例である。
【００６０】
ここで、第１実施形態では、図５に示すように、密着層６０（太い破線で示す）は、素子のＢ１側におけるワイヤボンド領域５７ａおよび略Ｌ字形状の配線用パッド電極６２ａが形成された領域に対応する電流ブロック層５６の領域５６ｂ（図３参照）の下部に連続的（シート状）に形成されている。また、素子のＢ２側においても、密着層６０（太い破線で示す）は、略Ｔ字形状の配線用パッド電極６２ｂが形成された領域に対応する電流ブロック層５６の領域５６ｂ（図３参照）の下部に連続的（シート状）に形成されている。これにより、少なくとも密着層６０が形成された領域（図５の太い破線枠内）において、ｐ型クラッド層５４と電流ブロック層５６（図３参照）との密着性が向上されている。なお、密着層６０は、ワイヤボンド領域５７ａ、配線用パッド電極６２ａおよび６２ｂの平面的な形状に沿って形成されていればよいが、図５に示すように、ワイヤボンド領域５７ａ、配線用パッド電極６２ａおよび６２ｂの平面的な形状よりも若干広い面積を網羅するように形成されるのがより好ましい。なお、ワイヤボンド領域５７ａには、金属線（図示せず）がボンディングされるように構成されている。
【００６１】
また、図３および図４に示すように、ｎ型ＧａＮ基板５１の下面上の、段差部５０ｂ（図３参照）が形成された領域およびその近傍領域を除く領域上に、ｎ側電極５９が形成されている。また、青紫色半導体レーザ素子５０の下面のＢ方向の両端部に形成された段差部５０ｂは、後述する製造プロセスにおいて、バー状態の３波長半導体レーザ素子１００をＡ方向に沿って素子分割（チップ化）する際の素子分割溝１０５が、チップ化後の青紫色半導体レーザ素子５０に残された部分である。
【００６２】
また、図３に示すように、２波長半導体レーザ素子９０を構成する赤色半導体レーザ素子７０は、約１００μｍの厚みを有するｎ型ＧａＡｓ基板７１の下面上に、ｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層７２と、ＧａＩｎＰからなる量子井戸層および障壁層が交互に積層されたＭＱＷ構造を有する活性層７３と、ｐ型ＡｌＧａＩｎＰからなるｐ型クラッド層７４とが形成されている。また、赤外半導体レーザ素子８０は、ｎ型ＧａＡｓ基板７１の下面上に、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層８２と、ＭＱＷ構造を有する活性層８３と、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層８４とが形成されている。また、赤色半導体レーザ素子７０と赤外半導体レーザ素子８０とに挟まれた領域（Ｂ方向の中央部）に、溝部９９が形成されている。なお、活性層７３および８３、および、ｐ型クラッド層７４および８４は、本発明の「半導体素子層」の一例である。
【００６３】
また、ｐ型クラッド層７４および８４は、それぞれ、Ｂ方向の略中央部に形成されるとともにＣ２方向に突出する凸部と、凸部の両側に形成されＡ方向に沿って延びる凹部７４ａおよび８４ａと、凹部７４ａおよび８４ａの両側に広がる平坦部７４ｂおよび８４ｂとを有している。このｐ型クラッド層７４および８４の凸部によって、活性層７３および８３の部分に光導波路を構成するためのリッジ７５および８５が形成されている。また、リッジ７５および８５は、図５に示すように、共に共振器方向（Ａ方向）に延びるように形成されている。
【００６４】
また、図３および図４に示すように、リッジ７５および８５の下面上を除くｐ型クラッド層７４および８４の下面上と、赤色半導体レーザ素子７０および赤外半導体レーザ素子８０の側面と、ｎ型ＧａＡｓ基板７１の溝部９９の下面上とには、ＳｉＯ２からなる電流ブロック層７６が形成されている。また、電流ブロック層７６は、略一様な厚みを有するとともに、ｐ型クラッド層７４（８４）における凹部７４ａ（８４ａ）の内側面（凹部の底面および側面）上にも形成されている。これにより、電流ブロック層７６は、ｐ型クラッド層７４および８４の凹凸形状に対応するように、リッジ７５および８５の両側に形成された凹部と、凹部の両側に広がる平坦部７６ａとを有している。
【００６５】
ここで、第１実施形態では、ｐ型クラッド層７４（８４）の下面に、ｐ型クラッド層７４（８４）に接触する約１０ｎｍの厚みを有するＴｉからなる単一層の密着層６１が形成されている。また、密着層６１は、リッジ７５（８５）を挟んでＢ方向の両側にそれぞれ形成されている。したがって、電流ブロック層７６は、ｐ型クラッド層７４（８４）の表面上に直接接触して形成される領域７６ｃと、ｐ型クラッド層７４（８４）の表面上に密着層６１を介して形成される領域７６ｄとを有している。また、密着層６１は、リッジ７５（８５）からＢ方向（Ｂ１（Ｂ２）方向）に離れた位置のｐ型クラッド層７４（８４）の表面上にそれぞれ形成されている。
【００６６】
また、電流ブロック層７６の平坦部７６ａは、図２に示すように、電流ブロック層７６が形成されていないリッジ７５および８５の下面（Ｃ１側の表面）よりも下方に位置するように構成されている。これにより、青紫色半導体レーザ素子５０に対して２波長半導体レーザ素子９０を接合する際に、リッジ７５および８５に過度な圧力が加えられるのが抑制されるように構成されている。
【００６７】
また、リッジ７５の下面に接触するとともにリッジ７５の周辺に位置する電流ブロック層７６の下面を覆うように、パッド電極７７が形成されている。また、リッジ８５の下面に接触するとともにリッジ８５の周辺に位置する電流ブロック層７６の下面を覆うように、パッド電極８７が形成されている。このパッド電極７７および８７は、それぞれ、略一様な厚みを有することによって、電流ブロック層７６の下面の凹凸形状に対応して表面が構成されている。なお、パッド電極７７および８７は、本発明の「電極」の一例である。
【００６８】
また、ｎ型ＧａＡｓ基板７１の上面（Ｃ１側の表面）上の、後述する段差部９０ａが形成された領域およびその近傍領域を除く領域上に、ｎ側電極７９が形成されている。このｎ側電極７９は、赤色半導体レーザ素子７０および赤外半導体レーザ素子８０に共通に用いられる。また、２波長半導体レーザ素子９０のＢ方向の両端部には、Ａ方向に延びる段差部９０ａおよび９０ｂがそれぞれ形成されている。この段差部９０ａおよび９０ｂは、後述する製造プロセスにおいて、バー状態の３波長半導体レーザ素子１００をＡ方向に沿って素子分割（チップ化）する際の素子分割溝１０６および１０３が、分割後に２波長半導体レーザ素子９０にそれぞれ残された部分である。
【００６９】
また、２波長半導体レーザ素子９０のパッド電極７７および８７は、それぞれ、ＡｕＳｎ半田からなる導電性接着層６６（図３参照）を介して、青紫色半導体レーザ素子５０上の配線用パッド電極６２ａおよび６２ｂに接合されている。この際、パッド電極７７および８７は、それぞれ、下部に密着層６０が形成された領域に対応する電流ブロック層５６の領域５６ｂの表面上に形成された配線用パッド電極６２ａおよび６２ｂに接合されている。また、青紫色半導体レーザ素子５０の段差部５０ａは、赤色半導体レーザ素子７０または赤外半導体レーザ素子８０が形成されている位置の下方（Ｃ２方向）まで延びるように形成されている。なお、領域５６ｂの表面は、本発明の「密着層が形成された領域に対応する電流ブロック層の表面領域」の一例である。
【００７０】
また、第１実施形態では、図５に示すように、青紫色半導体レーザ素子５０、赤色半導体レーザ素子７０および赤外半導体レーザ素子８０のＡ方向の両端部には、それぞれ、リッジ５５、７５および８５と垂直な平面（図５における紙面に垂直な面）である一対の共振器面５０ｃ、７０ｃおよび８０ｃが形成されている。なお、Ａ１側の各々の共振器面、および、Ａ２側の各々の共振器面は、それぞれの側において互いに同一平面上に揃えられて形成されている。また、共振器面５０ｃ、７０ｃおよび８０ｃには、それぞれ、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる反射率制御の機能を兼ねる保護膜９２ａおよび９２ｂが形成されている。なお、図５では、図面の都合上、２波長半導体レーザ素子９０からｎ側電極７９（図３参照）を取り除いた状態で３波長半導体レーザ素子１００の平面的に見た場合を示している。
【００７１】
ここで、光出射側の共振器面５０ｃ、７０ｃおよび８０ｃの各々に形成される保護膜９２ａは、各共振器面から外部に向かって約１０ｎｍの厚みを有するＡｌＮ膜と、約１５０ｎｍの厚みを有するＡｌ２Ｏ３膜とにより形成される。また、光反射側の共振器面に形成される保護膜９２ｂは、共振器面から外部に向かって、約１０ｎｍの厚みを有するＡｌＮ膜と、約３０ｎｍの厚みを有するＡｌ２Ｏ３膜と、約１０ｎｍの厚みを有するＡｌＮ膜と、約６０ｎｍの厚みを有するＡｌ２Ｏ３膜と、約１４０ｎｍの厚みを有するＳｉＯ２膜と、低屈折率膜として約６８ｎｍの厚みを有するＳｉＯ２膜および高屈折率膜として約５０ｎｍを有するＺｒＯ２膜が交互に６層ずつ積層された合計で約７０８ｎｍの厚みを有する多層反射膜とによって構成される。
【００７２】
次に、図３〜図１６を参照して、第１実施形態による３波長半導体レーザ素子１００の製造プロセスについて説明する。
【００７３】
まず、図６に示すように、減圧ＭＯＣＶＤ法を用いて、ウェハ状態のｎ型ＧａＮ基板５１の上面上に、ｎ型クラッド層５２と活性層５３とｐ型クラッド層５４とｐ側電極５４ａとを順次積層する。
【００７４】
その後、フォトリソグラフィおよびエッチングを用いて、ｐ側電極５４ａ側からＣ２方向に約５μｍの深さを有するとともにＢ方向に沿って延びる劈開導入用溝１０１を形成する。この際、劈開導入用溝１０１は、青紫色半導体レーザ素子５０のリッジ５５が形成される領域（図７参照）およびその近傍領域を除いて破線状に形成される。また、劈開導入用溝１０１は、半導体層下部のｎ型ＧａＮ基板５１まで達するように形成される。これにより、一般的に劈開が困難な窒化物系半導体であるｎ型ＧａＮ基板５１および半導体層を、より確実に劈開することが可能である。
【００７５】
その後、図７および図８に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層５４の一部を途中まで除去することにより、共振器方向（Ａ方向）に沿ってストライプ状に延びるリッジ５５を形成する。この際、半導体層にはリッジ５５の突出高さ（約０．５μｍ）よりも劈開導入用溝１０１の深さ（約５μｍ）が大きく形成されるので、劈開導入用溝１０１は、リッジ５５形成後も半導体層に残される。
【００７６】
その後、第１実施形態の製造プロセスでは、リッジ５５からＢ方向に約３μｍ離間した領域のｐ型クラッド層５４上に、真空蒸着法およびフォトリソグラフィを用いて、Ｂ方向に所定の幅を有する密着層６０ａおよび６０ｂをこの順に積層して密着層６０をパターニングする。この際、密着層６０は、図４に示すように、チップ化後に青紫色半導体レーザ素子５０の共振器面５０ｃとなる部分から外部に露出しないように共振器面５０ｃよりも内側のｐ型クラッド層５４の表面上に形成される。すなわち、密着層６０は、図７に示す劈開導入用溝１０１の内部には形成されない。
【００７７】
その後、図９に示すように、プラズマＣＶＤを用いて、ｐ型クラッド層５４のリッジ５５の側面および平坦部の上面上を覆うように電流ブロック層５６を形成する。この際、劈開導入用溝１０１の内側面にも電流ブロック層５６が積層される。なお、図９では、密着層６０は、電流ブロック層５６によって完全に覆われるので見えない。リッジ５５の上面上の電流ブロック層５６を除去した後、真空蒸着法およびフォトリソグラフィを用いて、後述するチップ化後の青紫色半導体レーザ素子５０の形状に対応するように、リッジ５５の上面上と電流ブロック層５６の上面上とを覆うパッド電極５７を形成する。
【００７８】
続いて、プラズマＣＶＤを用いて、パッド電極５７の上面上と電流ブロック層５６の上面上とを覆う絶縁層５８を形成する。この際、劈開導入用溝１０１の内部の電流ブロック層５６の上面上にも絶縁層５８が積層される。その後、フォトリソグラフィおよびエッチングを用いて、絶縁層５８の所定の領域を除去することにより、パッド電極５７の一部の領域をＣ１方向に露出させて配線のワイヤボンド領域５７ａを形成する。
【００７９】
その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の青紫色半導体レーザ素子５０の形状に対応するように、絶縁層５８の所定の領域の上面上に配線用パッド電極６２ａおよび６２ｂを形成する。また、配線用パッド電極６２ａおよび６２ｂの上面上に、それぞれ、導電性接着層６６を形成する。このようにして、ｎ側電極５９（図３参照）を除くウェハ状態の青紫色半導体レーザ素子５０が作製される。なお、ウェハ状態の青紫色半導体レーザ素子５０は、本発明の「第１半導体レーザ素子基板」の一例である。
【００８０】
次に、図１０に示すように、減圧ＭＯＣＶＤ法を用いて、ウェハ状態のｎ型ＧａＡｓ基板７１の上面上の所定の領域に、赤外半導体レーザ素子８０となるｎ型クラッド層８２、活性層８３およびｐ型クラッド層８４を順次形成する。その後、ｎ型クラッド層８２、活性層８３およびｐ型クラッド層８４の一部をエッチングしてｎ型ＧａＡｓ基板７１の一部を露出させるとともに、その露出した部分の一部に、溝部９９となる領域を残して、赤色半導体レーザ素子７０となるｎ型クラッド層７２、活性層７３およびｐ型クラッド層７４を順次形成する。この際、後述するチップ化の際に除去される除去領域９５も同時に形成される。なお、図１０では、便宜的に、上記工程にて形成された半導体層を一つの層（ハッチング領域）で示している。
【００８１】
その後、フォトリソグラフィおよびエッチングを用いて、半導体層の表面からＣ１方向に約５μｍの深さを有するとともにＡ方向に延びる素子分割溝１０３を形成する。この際、素子分割溝１０３は、半導体層下部のｎ型ＧａＡｓ基板７１まで達するように形成される。また、素子分割溝１０３は、溝部９９と略同じ深さになるように形成される。
【００８２】
その後、図１１に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層７４および８４に、共振器方向（図１０のＡ方向）に沿って延びるリッジ７５および８５を形成する。また、リッジの形成と同時に、ｐ型クラッド層７４および８４に、リッジ７５および８５の両側に凹部７４ａおよび８４ａと、凹部７４ａおよび８４ａの両側に広がる平坦部７４ｂおよび８４ｂとを形成する。
【００８３】
その後、第１実施形態の製造プロセスでは、図１１に示すように、リッジ７５（８５）からＢ方向に約３μｍ離間するｐ型クラッド層７４（８４）の凹部７４ａ（８４ａ）上と平坦部７４ｂ（８４ｂ）上とを連続的に覆うように、真空蒸着法およびフォトリソグラフィを用いて、密着層６１をパターニングする。この際、密着層６１は、図４に示すように、チップ化後に赤色半導体レーザ素子７０の共振器面７０ｃとなる部分から外部に露出しないようにｐ型クラッド層７４の表面上に形成される。また、密着層６１は、図１１に示すように、除去領域９５、溝部９９および素子分割溝１０３の表面上には形成されない。
【００８４】
その後、図１２に示すように、プラズマＣＶＤを用いて、ｐ型クラッド層７４および８４の上面上に電流ブロック層７６を形成する。この際、ｎ型ＧａＡｓ基板７１が露出する溝部９９および素子分割溝１０３の内部にも電流ブロック層７６が積層されるとともに、平坦部７６ａ（図１１参照）も形成される。なお、図１２では、密着層６１は、電流ブロック層７６によって完全に覆われるので見えない。その後、フォトリソグラフィおよびエッチングを用いて、リッジ７５および８５の上面上に形成された電流ブロック層７６を除去する。これにより、平坦部７６ａは、リッジ７５および８５の上面よりも上方（Ｃ１側）に位置して形成される。
【００８５】
その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の２波長半導体レーザ素子９０の形状に対応するように、リッジ７５および８５の上面上と電流ブロック層７６の所定の領域の上面上とにパッド電極７７および８７を積層する。
【００８６】
その後、ｎ型ＧａＡｓ基板７１が約１００μｍの厚みを有するようにｎ型ＧａＡｓ基板７１の下面をエッチングした後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＡｓ基板７１の下面上の所定の領域に金属層７９をパターニングする。この状態で、ウェハに対して約４００℃の熱処理を行う。これにより、図１２に示すように、リッジ７５および８５と、パッド電極７７および８７とがそれぞれ合金化されるとともに、ｎ型ＧａＡｓ基板７１の下面と金属層７９とが合金化されてｎ側電極７９が形成される。これにより、半導体層とパッド電極７７（８７）、および、ｎ型ＧａＡｓ基板７１とｎ側電極７９とがそれぞれオーミック接触した状態となる。このようにして、ウェハ状態の２波長半導体レーザ素子９０が作製される。なお、ウェハ状態の２波長半導体レーザ素子９０は、本発明の「第２半導体レーザ素子基板」の一例である。
【００８７】
その後、図１３に示すように、ウェハ状態の青紫色半導体レーザ素子５０と、ウェハ状態の２波長半導体レーザ素子９０との間で、配線用パッド電極６２ａとパッド電極７７とを対向させるとともに、配線用パッド電極６２ｂとパッド電極８７と対向させながら、約２００℃以上約３５０℃以下の熱を加えることにより、導電性接着層６６を用いて接合する。なお、青紫色半導体レーザ素子５０の表面に露出するワイヤボンド領域５７ａ（図９参照）には導電性接着層６６が形成されていないので、ワイヤボンド領域５７ａの表面は、所定の間隙を隔てて２波長半導体レーザ素子９０のウェハが対向して覆われた状態となる。
【００８８】
また、図１３に示すように、ｎ型ＧａＮ基板５１が約１００μｍの厚みを有するようにｎ型ＧａＮ基板５１の下面を研磨した後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＮ基板５１の下面上に素子分割する領域を除いてｎ側電極５９を形成する。なお、ｎ側電極５９を形成する際は、熱処理は行われない。
【００８９】
その後、ダイヤモンドポイントを用いて、ｎ型ＧａＡｓ基板７１のＢ方向の両端部に劈開導入用溝１０２を形成する。この際、劈開導入用溝１０２は、青紫色半導体レーザ素子５０に形成された劈開導入用溝１０１に対応するように、Ｃ方向に見て重なるように形成される。なお、劈開導入用溝１０２は、ウェハ状態のｎ型ＧａＡｓ基板７１のＢ方向の端部以外の領域には形成されない。
【００９０】
この状態で、青紫色半導体レーザ素子５０の下面側から劈開導入用溝１０１の延びるＢ方向に沿って刃状治具９６を押し当ててウェハを劈開する。これにより、図１４に示すように、Ｂ方向に延びるバー状態の３波長半導体レーザ素子１００が形成される。この際、バー状態の青紫色半導体レーザ素子５０には、一対の共振器面５０ｃ（図５参照）が形成される。同様に、バー状態の２波長半導体レーザ素子９０には、一対の共振器面７０ｃおよび８０ｃ（図５参照）がそれぞれ形成される。また、劈開導入用溝１０１の一部が残されて段差部５０ａが形成される。
【００９１】
その後、バー状態の３波長半導体レーザ素子１００に対して端面コート処理を行う。これにより、図１４に示すように、Ａ１側の共振器面５０ｃ、７０ｃおよび８０ｃ（光出射側）に保護膜９２ａが形成されるとともに、Ａ２側の共振器面５０ｃ、７０ｃおよび８０ｃ（光反射側）に保護膜９２ｂが形成される。
【００９２】
その後、図１５に示すように、ダイヤモンドポイントを用いて、ｎ側電極５９の表面（下面）にＡ方向に沿って延びる素子分割溝１０５（破線で示す）を形成するとともに、ｎ側電極７９の表面にＡ方向に沿って延びる素子分割溝１０６を形成する。この際、１つの素子分割溝１０５に対して、２波長半導体レーザ素子９０には２つの素子分割溝１０６が形成される。また、この２つの素子分割溝１０６に挟まれた領域が、後述する素子分割（チップ化）の際に２波長半導体レーザ素子９０のウェハから除去される除去領域９５となる。
【００９３】
この状態で、青紫色半導体レーザ素子５０の下面側から素子分割溝１０５の延びるＡ方向に沿って刃状治具９６を押し当ててウェハの素子分割を行う。この際、図１６に示すように、２波長半導体レーザ素子９０側の導電性接着層６６によって接合されていない部分として図示されている除去領域９５が、素子分割と同時に除去される。これにより、青紫色半導体レーザ素子５０のワイヤボンド領域５７ａ（図９参照）が外部に露出する。また、青紫色半導体レーザ素子５０のＢ方向の両端部に、素子分割溝１０５の一部が残ることによって、段差部５０ｂが形成されるとともに、２波長半導体レーザ素子９０のＢ方向の両端部に、素子分割溝１０６および１０３の一部が残ることによって、段差部９０ａおよび９０ｂがそれぞれ形成される。このようにして、第１実施形態による３波長半導体レーザ素子１００（図３参照）のチップが形成される。
【００９４】
第１実施形態では、上記のように、青紫色半導体レーザ素子５０において、ｐ型クラッド層５４と電流ブロック層５６との間に形成され、電流ブロック層５６とｐ型クラッド層５４との密着性と比較して、ｐ型クラッド層５４および電流ブロック層５６のそれぞれに対する密着性が高い密着層６０とを備え、少なくとも密着層６０が形成された領域に対応する電流ブロック層５６（領域５６ｂ）の表面上に、２波長半導体レーザ素子９０が接合されることによって、ｐ型クラッド層５４と電流ブロック層５６とが密着層６０を介して確実に接合された青紫色半導体レーザ素子５０が得られる。これにより、青紫色半導体レーザ素子５０の電流ブロック層５６の表面上に、２波長半導体レーザ素子９０などが接合される場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、２波長半導体レーザ素子９０が接合される側の電流ブロック層５６が、２波長半導体レーザ素子９０などと共にｐ型クラッド層５４から剥離するのを抑制することができる。
【００９５】
また、第１実施形態では、青紫色半導体レーザ素子５０における密着層６０を、リッジ５５（電流通路部）から離して形成することによって、リッジ５５（電流通路部）が形成される領域近傍には密着層６０が形成されないので、電流ブロック層５６のみによって活性層５３近傍のｐ型クラッド層５４に確実に電流通路部を形成することができる。
【００９６】
また、第１実施形態では、上記青紫色半導体レーザ素子５０に加えて、本発明の「他の素子」に対応するＧａＡｓ系半導体からなる２波長半導体レーザ素子９０に対しても、ｐ型クラッド層７４（８４）と電流ブロック層７６との間に密着層６１を形成することによって、ｐ型クラッド層７４（８４）と電流ブロック層７６とが密着層６１を介して確実に接合された２波長半導体レーザ素子９０が得られる。これにより、２波長半導体レーザ素子９０を青紫色半導体レーザ素子５０の表面上に接合する場合にも、レーザ駆動時の熱応力や不意な外力などに起因して、２波長半導体レーザ素子９０の電流ブロック層７６がｐ型クラッド層７４（８４）から青紫色半導体レーザ素子５０と共に剥離するのを抑制することができる。この結果、３波長半導体レーザ素子１００では、接合された半導体レーザ素子同志が互いに剥離するのを抑制することができる。
【００９７】
また、第１実施形態の製造プロセスでは、ｐ型クラッド層５４と電流ブロック層５６とが密着層６０を介して確実に接合されたウェハ状態の青紫色半導体レーザ素子５０が得られる。これにより、ウェハ状態の青紫色半導体レーザ素子５０の電流ブロック層５６の表面上にウェハ状態の２波長半導体レーザ素子９０が接合された後の劈開工程やチップ化工程において、ウェハに応力が加えられた際に、電流ブロック層５６が、ウェハ状態の２波長半導体レーザ素子９０と共にｐ型クラッド層５４から剥離するのを抑制することができる。この結果、ウェハが互いに剥離するのを抑制することができる。なお、ウェハ状態の２波長半導体レーザ素子９０についても、ｐ型クラッド層７４（８４）と電流ブロック層７６とが密着層６１を介して確実に接合されているので、接合後に、ウェハ状態の青紫色半導体レーザ素子５０がウェハ状態の２波長半導体レーザ素子９０から剥離するのを抑制することができる。
【００９８】
（第１実施形態の変形例）
図３および図１７を参照して、第１実施形態の変形例について説明する。この第１実施形態の変形例では、上記第１実施形態と異なり、青紫色半導体レーザ素子５０における密着層６０をｐ型クラッド層５４上に島状にパターニングして形成する例について説明する。
【００９９】
すなわち、図１７に示すように、密着層６０を、ワイヤボンド領域５７ａ、配線用パッド電極６２ａおよび６２ｂの平面的な形状（太い破線で示す領域５００）に略沿った状態で、ｐ型クラッド層５４上に島状にパターニングして形成してもよい。なお、領域５００において、島状の密着層６０がｐ型クラッド層５４上に形成されない領域は、領域５００のうちの約１０％以上約５０％以下であるのが好ましい。このように構成すれば、電流ブロック層５６（図３参照）が、島状の密着層６０の表面を覆うのみならず、隣接する密着層６０の隙間（密着層６０が形成されていないｐ型クラッド層５４の表面）にも入り込んで形成されるので、ｐ型クラッド層５４に対する電流ブロック層５６の接触面積を増加させることかできる。これにより、上方から２波長半導体レーザ素子９０（図３参照）が接合される部分における配線用パッド電極６２ａおよび６２ｂの横方向（Ａ方向およびＢ方向）のずれ（接合時の熱的および機械的なずれ）に対する強度を増加させることができる。また、金属線などが接合されるワイヤボンド領域５７ａにおいても、ワイヤボンディング時の強度を増加させることができる。
【０１００】
（第２実施形態）
図１８および図１９を参照して、第２実施形態について説明する。この第２実施形態では、上記第１実施形態と異なり、赤色半導体レーザ素子１５０の表面上に緑色半導体レーザ素子１７０および青色半導体レーザ素子１８０からなるモノリシック型の２波長半導体レーザ素子１９０を接合してＲＧＢ３波長半導体レーザ素子２００を形成する場合について説明する。なお、図１８は、図１９の２０００−２０００線に沿った断面図である。なお、赤色半導体レーザ素子１５０は、本発明の「半導体レーザ素子」の一例であり、２波長半導体レーザ素子１９０は、本発明の「他の素子」の一例である。なお、図中において、上記第１実施形態と同様の構成には、上記第１実施形態と同じ符号を付して図示している。
【０１０１】
本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子２００は、図１８に示すように、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子１５０の表面上に、約５３０ｎｍの発振波長を有する緑色半導体レーザ素子１７０と約４８０ｎｍの発振波長を有する青色半導体レーザ素子１８０とからなる２波長半導体レーザ素子１９０が、ＡｕＳｎ半田などの導電性接着層６６を介して接合されている。
【０１０２】
赤色半導体レーザ素子１５０は、約１００μｍの厚みを有するｎ型ＧａＡｓ基板１５１の上面上に、ｎ型クラッド層１５２と、ＭＱＷ構造を有する活性層１５３と、ｐ型クラッド層１５４とが形成されている。また、ｐ型クラッド層１５４の素子の幅方向（Ｂ方向）の略中央部に凸部が形成されることにより、活性層１５３の部分に光導波路を構成するためのリッジ１５５が形成されている。なお、活性層１５３およびｐ型クラッド層１５４は、本発明の「半導体素子層」の一例である。
【０１０３】
また、ｐ型クラッド層１５４におけるリッジ１５５の両側面および平坦部の上面上には、ＳｉＯ２からなる電流ブロック層１５６が形成されている。
【０１０４】
ここで、第２実施形態では、ｐ型クラッド層１５４の平坦部の上面に、ｐ型クラッド層１５４に接触する約４０ｎｍの厚みを有する密着層１６０が形成されている。また、密着層１６０は、リッジ１５５を挟んでＢ方向の両側にそれぞれ形成されている。したがって、電流ブロック層１５６は、ｐ型クラッド層１５４の表面上に直接接触して形成される領域１５６ａと、ｐ型クラッド層１５４の表面上に密着層１６０を介して形成される領域１５６ｂとを有している。また、密着層１６０は、リッジ１５５からＢ方向（Ｂ１（Ｂ２）方向）に離れた位置のｐ型クラッド層１５４の表面上に形成されている。なお、第２実施形態において符号を用いて示す方向（Ａ方向、Ｂ方向およびＣ方向など）は、上記した本発明の概念において符号を用いて記載した方向と同じ方向を意味する。
【０１０５】
また、密着層１６０は、ｐ型クラッド層１５４に接触して形成される約３０ｎｍの厚みを有するＡｕからなる密着層１６０ａと、電流ブロック層１５６に接触して形成される約１０ｎｍの厚みを有するＴｉからなる密着層１６０ｂとが積層されて形成されている。なお、密着層１６０ａおよび１６０ｂは、それぞれ、本発明の「第１密着層」および「第２密着層」の一例である。
【０１０６】
また、リッジ１５５の上面に接触するとともにリッジ１５５の周辺に位置する電流ブロック層１５６の上面を覆うように、パッド電極１５７が形成されている。また、パッド電極１５７の上面と電流ブロック層１５６の四方端部の上面とを覆うように、ＳｉＯ２からなる絶縁層１５８が形成されている。また、ｎ型ＧａＡｓ基板１５１の下面上に、ｎ側電極１５９が形成されている。なお、パッド電極１５７は、本発明の「電極」の一例である。
【０１０７】
また、図１８に示すように、２波長半導体レーザ素子１９０を構成する緑色半導体レーザ素子１７０は、約１００μｍの厚みを有するｎ型ＧａＮ基板１７１の下面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層１７２と、ＭＱＷ構造を有する活性層１７３と、ｐ型ＡｌＧａＮからなるｐ型クラッド層１７４とが形成されている。また、青色半導体レーザ素子１８０は、ｎ型ＧａＮ基板１７１の下面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層１８２と、ＭＱＷ構造を有する活性層１８３と、ｐ型ＡｌＧａＮからなるｐ型クラッド層１８４とが形成されている。また、緑色半導体レーザ素子１７０と青色半導体レーザ素子１８０とに挟まれた領域（Ｂ方向の中央部）には、溝部１９９が形成されている。なお、活性層１７３および１８３、および、ｐ型クラッド層１７４および１８４は、本発明の「半導体素子層」の一例である。
【０１０８】
また、ｐ型クラッド層１７４および１８４は、それぞれ、Ｂ方向の略中央部に形成されるとともにＣ２方向に突出する凸部形成されることにより、活性層１７３および１８３の部分に光導波路を構成するためのリッジ１７５および１８５がそれぞれ形成されている。また、リッジ１７５および１８５の下面を覆うように、ｐ側電極１７４ａおよび１８４ａがそれぞれ形成されている。
【０１０９】
また、リッジ１７５および１８５の下面上を除くｐ型クラッド層１７４および１８４の下面上と、緑色半導体レーザ素子１７０および青色半導体レーザ素子１８０の側面と、ｎ型ＧａＮ基板１７１の溝部１９９の下面上とには、ＳｉＯ２からなる電流ブロック層１７６が形成されている。
【０１１０】
ここで、第２実施形態では、ｐ型クラッド層１７４（１８４）の平坦部の上面のうちの所定領域に、ｐ型クラッド層１７４（１８４）に接触する約１０ｎｍの厚みを有するＴｉからなる単一層の密着層１６１が形成されている。また、密着層１６１は、リッジ１７５（１８５）を挟んでＢ方向の両側にそれぞれ形成されている。したがって、電流ブロック層１７６は、ｐ型クラッド層１７４（１８４）の表面上に直接接触して形成される領域１７６ｃと、ｐ型クラッド層１７４（１８４）の表面上に密着層１６１を介して形成される領域１７６ｄとを有している。また、密着層１６１は、リッジ１７５（１８５）からＢ方向に離間した位置のｐ型クラッド層１７４（１８４）の表面上に形成されている。
【０１１１】
また、ｐ側電極１７４ａの下面に接触するとともにリッジ１７５の周辺に位置する電流ブロック層１７６の下面を覆うように、パッド電極１７７が形成されている。また、ｐ側電極１８４ａの下面に接触するとともにリッジ１８５の周辺に位置する電流ブロック層１７６の下面を覆うように、パッド電極１８７が形成されている。なお、パッド電極１７７および１８７は、本発明の「電極」の一例である。また、ｎ型ＧａＮ基板１７１の上面（Ｃ１側の表面）には、ｎ側電極１７９が形成されている。
【０１１２】
また、図１９に示すように、ＲＧＢ３波長半導体レーザ素子２００は、ｎ側電極１５９を下にして、導電性接着層（図示せず）を介してＡｌＮなどからなる基台１９１上に接合されている。また、基台１９１は、台座２０６と、台座２０６と電気的に絶縁されるとともに底部２０５ａを貫通する３つのリード端子２０１、２０２および２０３と、台座２０６および底部２０５ａに電気的に導通するリード端子（負極端子：図示せず）とが設けられたステム２０５の表面上に固定されている。
【０１１３】
また、図１９に示すように、赤色半導体レーザ素子１５０は、パッド電極１５７にワイヤボンディングされた金属線１９２を介してリード端子２０１に接続されている。また、緑色半導体レーザ素子１７０は、配線用パッド電極６２ａにワイヤボンディングされた金属線１９３を介してリード端子２０２に接続されている。また、青色半導体レーザ素子１８０は、配線用パッド電極６２ｂにワイヤボンディングされた金属線１９４を介してリード端子２０３に接続されている。また、２波長半導体レーザ素子１９０は、ｎ側電極１７９にワイヤボンディングされた金属線１９５を介して台座２０６に電気的に接続されている。これにより、ＲＧＢ３波長半導体レーザ素子２００は、各半導体レーザ素子のパッド電極が、互いに絶縁されたリード端子（２０１、２０２および２０３）側に接続されるとともに、ｎ側電極が共通の負極端子に接続される状態（カソードコモン）に構成されている。
【０１１４】
なお、第２実施形態によるＲＧＢ３波長半導体レーザ素子２００のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【０１１５】
次に、図２０を参照して、本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子２００が搭載された本発明の「光装置」の一例であるプロジェクタ装置２５０の構成について説明する。なお、プロジェクタ装置２５０では、ＲＧＢ３波長半導体レーザ素子２００を構成する個々の半導体レーザ素子が略同時に点灯される例について説明する。
【０１１６】
プロジェクタ装置２５０では、図２０に示すように、ＲＧＢ３波長半導体レーザ素子２００と、複数の光学部品からなる光学系２１０と、ＲＧＢ３波長半導体レーザ素子２００および光学系２１０を制御する制御部２４５とを備えている。これにより、ＲＧＢ３波長半導体レーザ素子２００から出射されたレーザ光が、光学系２１０により変調された後、外部のスクリーン２３４などに投影されるように構成されている。
【０１１７】
また、光学系２１０において、ＲＧＢ３波長半導体レーザ素子２００から出射されたレーザ光は、凹レンズと凸レンズとからなる分散角制御レンズ２１２により所定ビーム径を有する平行光に変換された後、フライアイインテグレータ２１３に入射される。また、フライアイインテグレータ２１３では、蝿の目状のレンズ群からなる２つのフライアイレンズが向き合うように構成されており、液晶パネル２１９、２２３および２３０に入射する際の光量分布が均一となるように分散角制御レンズ２１２から入射される光に対してレンズ作用を付与する。すなわち、フライアイインテグレータ２１３を透過した光は、液晶パネル２１９、２２３および２３０のサイズに対応したアスペクト比（たとえば１６：９）の広がりをもって入射できるように調整されている。
【０１１８】
また、フライアイインテグレータ２１３を透過した光は、コンデンサレンズ２１４によって集光される。また、コンデンサレンズ２１４を透過した光のうち、赤色光のみがダイクロイックミラー２１５によって反射される一方、緑色光および青色光はダイクロイックミラー２１５を透過する。
【０１１９】
そして、赤色光は、ミラー２１６を経てレンズ２１７による平行化の後に入射側偏光板２１８を介して液晶パネル２１９に入射される。この液晶パネル２１９は、赤色用の駆動信号（Ｒ画像信号）に応じて駆動されるとともに、その駆動状態に応じて赤色光を変調する。
【０１２０】
また、ダイクロイックミラー２２０では、ダイクロイックミラー２１５を透過した光のうちの緑色光のみが反射される一方、青色光はダイクロイックミラー２２０を透過する。
【０１２１】
そして、緑色光は、レンズ２２１による平行化の後に入射側偏光板２２２を介して液晶パネル２２３に入射される。この液晶パネル２２３は、緑色用の駆動信号（Ｇ画像信号）に応じて駆動されるとともに、その駆動状態に応じて緑色光を変調する。
【０１２２】
また、ダイクロイックミラー２２０を透過した青色光は、レンズ２２４、ミラー２２５、レンズ２２６およびミラー２２７を経て、さらにレンズ２２８によって平行化がなされた後に入射側偏光板２２９を介して液晶パネル２３０に入射される。この液晶パネル２３０は、青色用の駆動信号（Ｂ画像信号）に応じて駆動されるとともに、その駆動状態に応じて青色光を変調する。
【０１２３】
その後、ダイクロイックプリズム２３１は、液晶パネル２１９、２２３および２３０によって変調されるとともに、出射側偏光板２３２を透過した赤色光、緑色光および青色光を合成して投写レンズ２３３へと入射させる。また、投写レンズ２３３は、投写光を被投写面（スクリーン２３４）上に結像させるためのレンズ群と、レンズ群の一部を光軸方向に変位させて投写画像のズームおよびフォーカスを調整するためのアクチュエータを内蔵している。このようにして、本発明の第２実施形態によるＲＧＢ３波長半導体レーザ素子２００が搭載されたプロジェクタ装置２５０が構成されている。
【０１２４】
第２実施形態では、上記のように、密着層１６０および１６１が、ＲＧＢ３波長半導体レーザ素子２００を構成する各々の半導体レーザ素子にそれぞれ形成されているので、プロジェクタ装置２５０などの白色光源として用いられるＲＧＢ３波長半導体レーザ素子２００においても、接合されている半導体レーザ素子が互いに剥離するのを抑制することができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【０１２５】
（第３実施形態）
図２１を参照して、第３実施形態について説明する。この第３実施形態では、上記第１実施形態と異なり、赤色半導体レーザ素子３０１、緑色半導体レーザ素子３０２および青色半導体レーザ素子３０３が基台１９１上に並べられてＲＧＢ３波長半導体レーザ素子３００が構成される場合について説明する。なお、図中において、上記第２実施形態と同様の構成には、上記第２実施形態と同じ符号を付して図示している。
【０１２６】
本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子３００では、図２１に示すように、上記第２実施形態による赤色半導体レーザ素子１５０と同様の構造を有する赤色半導体レーザ素子３０１と、上記第２実施形態による緑色半導体レーザ素子１７０および青色半導体レーザ素子１８０と同様の窒化物系半導体を用いて個別に形成された緑色半導体レーザ素子３０２および青色半導体レーザ素子３０３が、電極層６７が形成された基台１９１の表面上に、導電性接着層６６を介して接合されている。また、各々の半導体レーザ素子は、Ｂ方向に所定の間隔を隔てて並べられて配置されている。
【０１２７】
ここで、第３実施形態では、赤色半導体レーザ素子３０１において、ｐ型クラッド層１５４と電流ブロック層１５６の間に密着層３３０が形成されている。また、緑色半導体レーザ素子３０２において、ｐ型クラッド層１７４と電流ブロック層１７６の間に密着層３３０が形成されている。また、青色半導体レーザ素子３０３においても、ｐ型クラッド層１８４と電流ブロック層１７６の間に密着層３３０が形成されている。
【０１２８】
また、図２１に示すように、赤色半導体レーザ素子３０１は、密着層３３０が形成された領域に対応するパッド電極１５７の上面上に金属線３０４ａがワイヤボンディングされるとともに、緑色半導体レーザ素子３０２は、密着層３３０が形成された領域に対応するパッド電極１７７の上面上に金属線３０４ｂがワイヤボンディングされている。さらに、青色半導体レーザ素子３０３は、密着層３３０が形成された領域に対応するパッド電極１８７の部分に金属線３０４ｃがワイヤボンディングされている。すなわち、第３実施形態では、密着層３３０により、各々の半導体レーザ素子のｐ型クラッド層に対する密着性が向上されたパッド電極の表面上に金属線がワイヤボンディングされている。また、各々の半導体レーザ素子のｎ側電極は、電極層６７を介して図示しない負極端子に接続されている。なお、金属線３０４ａ、３０４ｂおよび３０４ｃは、本発明の「配線」の一例である。また、第３実施形態によるＲＧＢ３波長半導体レーザ素子３００のその他の構造および製造プロセスは、上記第１実施形態と同様である。
【０１２９】
次に、図２２および図２３を参照して、本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子３００が搭載された本発明の「光装置」の他の例であるプロジェクタ装置３５０について説明する。なお、プロジェクタ装置３５０では、ＲＧＢ３波長半導体レーザ素子３００を構成する個々の半導体レーザ素子が時系列的に点灯される例について説明する。
【０１３０】
プロジェクタ装置３５０は、図２２に示すように、ＲＧＢ３波長半導体レーザ素子３００と光学系３１０と、ＲＧＢ３波長半導体レーザ素子３００および光学系３１０を制御する制御部３４５とを備えている。これにより、ＲＧＢ３波長半導体レーザ素子３００からのレーザ光が、光学系３１０により変調された後、スクリーン３３１などに投影されるように構成されている。
【０１３１】
また、光学系３１０において、ＲＧＢ３波長半導体レーザ素子３００から出射されたレーザ光は、それぞれ、レンズ３１２により平行光に変換された後、ライトパイプ３１４に入射される。
【０１３２】
ライトパイプ３１４は内面が鏡面となっており、レーザ光は、ライトパイプ３１４の内面で反射を繰り返しながらライトパイプ３１４内を進行する。この際、ライトパイプ３１４内での多重反射作用によって、ライトパイプ３１４から出射される各色のレーザ光の強度分布が均一化される。また、ライトパイプ３１４から出射されたレーザ光は、リレー光学系３１５を介してデジタルマイクロミラーデバイス（ＤＭＤ）素子３１６に入射される。
【０１３３】
ＤＭＤ素子３１６は、制御部３４５により、各画素位置の光の反射方向を投写レンズ３２０に向かう第１の方向と、投写レンズ３２０から逸れる第２の方向に切り替えることにより各画素の階調を表現する機能を有している。各画素位置に入射されるレーザ光のうち第１の方向Ａに反射された光（ＯＮ光）は、投写レンズ３２０に入射されて被投写面（スクリーン３３１）に投写される。また、ＤＭＤ素子３１６によって第２の方向Ｂに反射された光（ＯＦＦ光）は、投写レンズ３２０には入射されずに光吸収体３１７によって吸収される。
【０１３４】
また、プロジェクタ装置３５０では、制御部３４５によりパルス電源がＲＧＢ３波長半導体レーザ素子３００を構成する赤色半導体レーザ素子３０１、緑色半導体レーザ素子３０２および青色半導体レーザ素子３０３の各々のに供給されるように制御されることによって、３つの半導体レーザ素子は、それぞれ、時系列的に分割されて１素子ずつ周期的に駆動されるように構成されている。また、制御部３４５によって、光学系３１０のＤＭＤ素子３１６は、３つの半導体レーザ素子（３０１、３０２および３０３）の各々の駆動状態と同期しながら、各画素（Ｒ、ＧおよびＢ）の階調に合わせて光を変調するように構成されている。
【０１３５】
具体的には、図２３に示すように、赤色半導体レーザ素子３０１（図２２参照）の駆動に関するＲ信号、緑色半導体レーザ素子３０２（図２２参照）の駆動に関するＧ信号、および青色半導体レーザ素子３０３（図２２参照）の駆動に関するＢ信号が、それぞれ互いに重ならないように時系列的に分割された状態で、制御部３４５（図２２参照）によって、各々の半導体レーザ素子に供給される。また、このＢ信号、Ｇ信号およびＲ信号に同期して、制御部３４５からＢ画像信号、Ｇ画像信号、Ｒ画像信号がそれぞれＤＭＤ素子３１６に出力される。
【０１３６】
これにより、図２３に示したタイミングチャートにおけるＢ信号に基づいて、青色半導体レーザ素子３０３の青色光が発光されるとともに、このタイミングで、Ｂ画像信号に基づいて、ＤＭＤ素子３１６により青色光が変調される。また、Ｂ信号の次に出力されるＧ信号に基づいて、緑色半導体レーザ素子３０２の緑色光が発光されるとともに、このタイミングで、Ｇ画像信号に基づいて、ＤＭＤ素子３１６により緑色光が変調される。さらに、Ｇ信号の次に出力されるＲ信号に基づいて、赤色半導体レーザ素子３０１の赤色光が発光されるとともに、このタイミングで、Ｒ画像信号に基づいて、ＤＭＤ素子３１６により赤色光が変調される。その後、Ｒ信号の次に出力されるＢ信号に基づいて、青色半導体レーザ素子３０３の青色光が発光されるとともに、このタイミングで、再度、Ｂ画像信号に基づいて、ＤＭＤ素子３１６により青色光が変調される。上記の動作が繰り返されることによって、Ｂ画像信号、Ｇ画像信号およびＲ画像信号に基づいたレーザ光照射による画像が、被投写面（スクリーン３３１）に投写される。このようにして、本発明の第３実施形態によるＲＧＢ３波長半導体レーザ素子３００が搭載されたプロジェクタ装置３５０が構成されている。
【０１３７】
第３実施形態では、上記のように、密着層３３０により、各々の半導体レーザ素子における電流ブロック層を介したパッド電極とｐ型クラッド層との密着性が向上されているので、プロジェクタ装置３５０〜３８０などの白色光源として用いられるＲＧＢ３波長半導体レーザ素子３００においても、接合されている金属線が、ｐ側電極とともに半導体レーザ素子から剥離するのを抑制することができる。これにより、赤色半導体レーザ素子３０１、緑色半導体レーザ素子３０２および青色半導体レーザ素子３０３を互いに別々のパッケージに設けても、プロジェクタ装置の白色光源として容易に適用することができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
【０１３８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１３９】
たとえば、上記第１実施形態では、２波長半導体レーザ素子９０側に形成した密着層６１が単一層からなる例について示したが、本発明はこれに限られない。すなわち、青紫色半導体レーザ素子５０側に形成した密着層６０と同様に、複数（２層以上）の金属層を積層して密着層６１を形成してもよい。
【０１４０】
また、上記第１および第２実施形態では、予めバー状態に形成した本発明の「第１半導体レーザ素子基板」および「第２半導体レーザ素子基板」を互いに接合してバー状態の半導体レーザ素子を形成してもよい。このように構成しても、バー状態の「第１半導体レーザ素子基板」の表面上に、予めチップ化された複数の第２半導体レーザ素子を個々に接合する場合などとは異なり、所定の方向に延びるバー状態の「第１半導体レーザ素子基板」に対して、この方向に沿ってバー状態の「第２半導体レーザ素子基板」を接合してバー状態の半導体レーザ素子を形成すればよい。これにより、バー状態の半導体レーザ素子は、第１半導体レーザ素子の共振器面に対して第２半導体レーザ素子の共振器面が同一面上に揃うので、各々のレーザ素子を構成する共振器面が互いにずれるのを抑制することができる。
【０１４１】
また、上記第１および第２実施形態では、第１の半導体レーザ素子の発光点と、第２の半導体レーザ素子の発光点とが素子の厚み方向（図３のＣ方向）にずれた状態で接合される例について示したが、本発明はこれに限られない。すなわち、第１の半導体レーザ素子の発光点と第２の半導体レーザ素子の発光点とが横方向（Ｂ方向）に略直線状に揃うように構成してもよい。
【０１４２】
また、上記第１〜第３実施形態では、ウェハをバー状に劈開する際の劈開導入用溝１０１（１０２）やチップ化の際の素子分割溝１０５（１０６）を、エッチング加工やダイヤモンドポイントを用いて形成した例について示したが、本発明はこれに限られない。すなわち、上記の溝をレーザ光照射などによって形成してもよい。
【０１４３】
また、上記第１〜第３実施形態では、劈開導入用溝１０１を形成した後に、密着層や電流ブロック層やパッド電極を形成してウェハ状態の「第１半導体レーザ素子基板」を形成した例について示したが、本発明はこれに限られない。すなわち、絶縁膜やパッド電極を形成した後に、劈開導入用溝１０１を形成してもよい。すなわち、劈開導入用溝１０１は、ウェハ同志を接合する工程の前までに形成されていればよい。
【０１４４】
また、上記第１〜第３実施形態では、基板としてｎ型ＧａＮ基板およびｎ型ＧａＡｓ基板を用いた例について示したが、本発明はこれに限らず、ＧａＰ基板およびＳｉ基板などの他の基板を用いてもよい。
【０１４５】
また、上記第１〜第３実施形態では、ｎ型ＧａＡｓ基板７１に対する素子分割溝１０３と溝部９９とを略同じ深さを有するように形成した例について示したが、本発明はこれに限られない。すなわち、素子分割溝１０３と溝部９９との深さは異なっていてもよい。
【符号の説明】
【０１４６】
２、２２、５３、７３、８３、１５３、１７３、１８３  活性層（半導体素子層）
３、２３  半導体層（半導体素子層）
５、２５、５６、７６、１５６、１７６  電流ブロック層
６、２６  パッド電極（電極）
８  配線用電極（電極）
１０  第１半導体レーザ素子（半導体レーザ素子）
２０  第２半導体レーザ素子（他の素子）
３０、３１、６０、６１、１６０  密着層
３０ａ、３１ａ、６０ａ、１６０ａ  密着層（第１密着層）
３０ｂ、３１ｂ、６０ｂ、１６０ｂ  密着層（第２密着層）
３５、３０４ａ、３０４ｂ、３０４ｃ  金属線（配線）
４０  ２波長半導体レーザ素子（半導体レーザ素子）
５０  青紫色半導体レーザ素子（半導体レーザ素子）
５４、７４、８４、１５４、１７４、１８４  ｐ型クラッド層（半導体素子層）
５７、７７、８７、１５７、１７７、１８７  パッド電極（電極）
６２ａ、６２ｂ  配線用パッド電極（電極）
７０、１５０、３０１  赤色半導体レーザ素子（半導体レーザ素子）
８０  赤外半導体レーザ素子（半導体レーザ素子）
９０  ２波長半導体レーザ素子（他の素子）
１００  ３波長半導体レーザ素子（半導体レーザ素子）
１７０、３０２  緑色半導体レーザ素子（半導体レーザ素子）
１８０、３０３  青色半導体レーザ素子（半導体レーザ素子）
２００、３００  ＲＧＢ３波長半導体レーザ素子（半導体レーザ素子）
【図１】
2011066096.tif 000003
【図２】
2011066096.tif 000004
【図３】
2011066096.tif 000005
【図４】
2011066096.tif 000006
【図５】
2011066096.tif 000007
【図６】
2011066096.tif 000008
【図７】
2011066096.tif 000009
【図８】
2011066096.tif 000010
【図９】
2011066096.tif 000011
【図１０】
2011066096.tif 000012
【図１１】
2011066096.tif 000013
【図１２】
2011066096.tif 000014
【図１３】
2011066096.tif 000015
【図１４】
2011066096.tif 000016
【図１５】
2011066096.tif 000017
【図１６】
2011066096.tif 000018
【図１７】
2011066096.tif 000019
【図１８】
2011066096.tif 000020
【図１９】
2011066096.tif 000021
【図２０】
2011066096.tif 000022
【図２１】
2011066096.tif 000023
【図２２】
2011066096.tif 000024
【図２３】
2011066096.tif 000025