(57)【要約】【課題】画素回路を構成する半導体素子の耐圧を超える高電圧を画素内で生成可能とした電気光学装置、電気光学装置の駆動方法、電子機器を提供する。【解決手段】本発明の電気泳動表示装置は、画素４０毎に、画素電極３５と、選択トランジスタＴＲｓと、電圧制御トランジスタＴＲｃと、第１の保持容量Ｃ１と、昇圧制御線９１と、昇圧容量線９２とが設けられ、選択トランジスタＴＲｓは、ゲートが走査線６６に接続され、ドレインが画素電極３５に接続され、電圧制御トランジスタＴＲｃは、ゲートが昇圧制御線９１に接続され、ドレインが昇圧容量線９２に接続され、第１の保持容量Ｃ１は、一方の電極１０ａが選択トランジスタＴＲｓのドレイン及び画素電極３５に接続され、他方の電極１０ｂが電圧制御トランジスタＴＲｃのドレインに接続されている。【選択図】図２
2011150010.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に電気光学層を挟持してなり、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素とを備えた電気光学装置であって、
前記画素毎に、画素電極と、選択トランジスタと、電圧制御トランジスタと、第１の保持容量と、昇圧制御線と、昇圧容量線と、が設けられ、
前記選択トランジスタは、ゲートが前記走査線に接続され、ドレインが前記画素電極に接続され、
前記電圧制御トランジスタは、ゲートが前記昇圧制御線に接続され、ドレインが前記昇圧容量線に接続され、
前記第１の保持容量は、一方の電極が前記選択トランジスタのドレイン及び前記画素電極に接続され、他方の電極が前記電圧制御トランジスタのドレインに接続されていることを特徴とする電気光学装置。
【請求項２】
前記画素毎に、前記電圧制御トランジスタのドレインに一方の電極が接続された第２の保持容量と、
前記第２の保持容量の他方の電極に接続された基準電位線と、をさらに有することを特徴とする請求項１記載の電気光学装置。
【請求項３】
第１の前記走査線に対応する前記基準電位線が、前記第１の走査線と隣り合う第２の前記走査線であることを特徴とする請求項２記載の電気光学装置。
【請求項４】
前記第２の保持容量が前記昇圧制御線と前記第１の保持容量の前記他の電極との間の寄生容量よりも大きいことを特徴とする請求項２記載の電気光学装置。
【請求項５】
一対の基板間に電気光学層を挟持してなり、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素とを備えた電気光学装置であって、前記画素毎に、画素電極と、選択トランジスタと、電圧制御トランジスタと、第１の保持容量と、昇圧制御線と、昇圧容量線と、が設けられ、
前記選択トランジスタは、ゲートが前記走査線に接続され、ドレインが前記画素電極に接続され、前記電圧制御トランジスタは、ゲートが前記昇圧制御線に接続され、ドレインが前記昇圧容量線に接続され、前記第１の保持容量は、一方の電極が前記選択トランジスタのドレイン及び前記画素電極に接続され、他方の電極が前記電圧制御トランジスタのドレインに接続されている電気光学装置の駆動方法であって、
複数の画素が配列された表示部に画像を表示させる画像表示期間において、
前記選択トランジスタ及び前記電圧制御トランジスタをオン状態にして、前記第１の保持容量に第１の電圧を書き込む第１書込みステップと、
前記選択トランジスタをオフ状態にするとともに前記電圧制御トランジスタをオン状態にして、第１の保持容量に第２の電圧を書き込む第２書込みステップと、を有することを特徴とする電気光学装置の駆動方法。
【請求項６】
前記第１書込みステップが終了した後、前記第２書込みステップを実行する前から、前記データ線に対して前記選択トランジスタの耐圧を越えない電圧を供給しておくことを請求項５記載の電気光学装置の駆動方法。
【請求項７】
前記表示部の表示画像を第１の画像から第２の画像に更新するに際して、
前記画像表示期間の前に、前記表示部において表示されている画像をリセットするリセット期間を有することを特徴とする請求項５又は６記載の電気光学装置の駆動方法。
【請求項８】
前記表示部の全ての前記画素に対して前記第１書込みステップを実施した後、全ての画素に対して前記第２書込みステップを実施することを特徴とする請求項５から７のいずれか一項に記載の電気光学装置の駆動方法。
【請求項９】
請求項１ないし４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法、電子機器に関するものである。
【背景技術】
【０００２】
従来、画素部に昇圧回路が設けられた表示装置であって、画素内において画素電極の電圧を昇圧させることで表示素子の駆動に必要な高電圧を生成する、という技術が存在する（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０９６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら上記の発明では、選択トランジスタのソース・ドレイン間に昇圧後の高電圧が印加されてしまう。選択トランジスタにソース・ドレイン耐圧以上の高電圧が印加されると、破壊に繋がるおそれがあるため、画素内で生成される高電圧をトランジスタのソース・ドレイン耐圧の範囲内に限定しなければならない。
【０００５】
例えば、図２２には、トランジスタＴＲ１１，ＴＲ１２，ＴＲ１３，保持容量Ｃ９，画素電極３５，電気泳動素子３２、共通電極３７、走査線６６、データ線６８、昇圧制御線１０２及び基準電位線１０３を備えた画素回路が示されている。このような画素回路の場合、トランジスタＴＲ１１の耐圧が１５Ｖ程度のとき、トランジスタＴＲ１１を介して保持容量Ｃ９に所定の電圧を書き込み（図２２（ａ））、トランジスタＴＲ１３を介して保持容量Ｃ９の電圧を昇圧させた後（図２２（ｂ））、次の行で０Ｖを書き込もうとすると、トランジスタＴＲ１１の両端の電位差が３０Ｖとなり（図２２（ｃ））、耐圧を越える高い電圧がかかってしまう。このため、トランジスタＴＲ１１のソース・ドレイン耐圧までしか昇圧することができない。
【０００６】
本発明は、上記従来技術の問題点に鑑み成されたものであって、画素回路を構成する半導体素子の耐圧を超える高電圧を画素内で生成可能とした電気光学装置、電気光学装置の駆動方法、電子機器を提供することを目的の一つとしている。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は、上記課題を解決するために、一対の基板間に電気光学層を挟持してなり、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素とを備えた電気光学装置であって、前記画素毎に、画素電極と、選択トランジスタと、電圧制御トランジスタと、第１の保持容量と、昇圧制御線と、昇圧容量線と、が設けられ、前記選択トランジスタは、ゲートが前記走査線に接続され、ドレインが前記画素電極に接続され、前記電圧制御トランジスタは、ゲートが前記昇圧制御線に接続され、ドレインが前記昇圧容量線に接続され、前記第１の保持容量は、一方の電極が前記選択トランジスタのドレイン及び前記画素電極に接続され、他方の電極が前記電圧制御トランジスタのドレインに接続されていることを特徴とする。
【０００８】
本発明によれば、選択トランジスタを介してデータ線から第１の保持容量に所定の電圧を保持させた後、電圧制御トランジスタを介して昇圧容量線から所定の電圧を書き込むことで、保持容量の電圧を昇圧させて高電圧を画素電極に供給することが可能である。保持容量の電圧を昇圧させる際には、データ線に所定の電圧を供給しておくことで、昇圧制御された保持容量の高電圧が選択トランジスタに直接印加されないようにすることができるので、選択トランジスタが破損することが防止される。これにより、従来では選択トランジスタのソース・ドレイン耐圧までの高電圧しか生成できなかったが、本実施形態ではこれを越える高電圧を生成することが可能となる。よって、表示素子の駆動に必要な高電圧を効率よく生成することができる。
【０００９】
また、前記画素毎に、前記電圧制御トランジスタのドレインに一方の電極が接続された第２の保持容量と、前記第２の保持容量の他方の電極に接続された基準電位線と、をさらに有することが好ましい。
本発明によれば、第２の保持容量を備えたことにより、昇圧制御線の電圧変化に伴う保持容量の電極の電位変動が抑えられ、保持容量の電圧低下が抑制されて高電圧に保持できる。
【００１０】
また、第１の前記走査線に対応する前記基準電位線が、前記第１の走査線と隣り合う第２の前記走査線であることが好ましい。
本発明によれば、第１の走査線に対応する基準電位線として第２の走査線を機能させることが可能になる。これにより、基準電位線を別途配線する必要がなくなるので、装置構成が簡素化されて製造も容易となる。
【００１１】
また、前記第２の保持容量が前記昇圧制御線と前記第１の保持容量の前記他の電極との間の寄生容量よりも大きいことが好ましい。
本発明によれば、第１の保持容量の電極の電位変動が生じにくくなり、第１の保持容量の低下を防止できる。
【００１２】
本発明の電気光学装置の駆動方法は、上記課題を解決するために、一対の基板間に電気光学層を挟持してなり、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素とを備えた電気光学装置であって、前記画素毎に、画素電極と、選択トランジスタと、電圧制御トランジスタと、第１の保持容量と、昇圧制御線と、昇圧容量線と、が設けられ、前記選択トランジスタは、ゲートが前記走査線に接続され、ドレインが前記画素電極に接続され、前記電圧制御トランジスタは、ゲートが前記昇圧制御線に接続され、ドレインが前記昇圧容量線に接続され、前記第１の保持容量は、一方の電極が前記選択トランジスタのドレイン及び前記画素電極に接続され、他方の電極が前記電圧制御トランジスタのドレインに接続されている電気光学装置の駆動方法であって、複数の画素が配列された表示部に画像を表示させる画像表示期間において、前記選択トランジスタ及び前記電圧制御トランジスタをオン状態にして、前記第１の保持容量に第１の電圧を書き込む第１書込みステップと、前記選択トランジスタをオフ状態にするとともに前記電圧制御トランジスタをオン状態にして、第１の保持容量に第２の電圧を書き込む第２書込みステップと、を有することを特徴とする。
【００１３】
本発明によれば、選択トランジスタを介してデータ線から第１の保持容量に所定の電圧を保持させた後、電圧制御トランジスタを介して昇圧容量線から所定の電圧を書き込むことで、保持容量の電圧を昇圧させて高電圧を画素電極に供給することが可能である。保持容量の電圧を昇圧させる際には、データ線に所定の電圧を供給しておくことで、昇圧制御された保持容量の高電圧が選択トランジスタに直接印加されないようにすることができるので、選択トランジスタが破損することが防止される。これにより、従来では選択トランジスタのソース・ドレイン耐圧までの高電圧しか生成できなかったが、本実施形態ではこれを越える高電圧を生成することが可能となる。よって、表示素子の駆動に必要な高電圧を効率よく生成することができる。
【００１４】
また、前記第１書込みステップが終了した後、前記第２書込みステップを実行する際には、前記データ線に対して前記選択トランジスタの耐圧を越えない電圧を供給しておくことが好ましい。
これにより、保持容量の電圧を昇圧させる際にデータ線に所定の電圧を供給しておくことによって、昇圧制御された保持容量の高電圧が選択トランジスタに直接印加されないようになる。これによって、昇圧時に生成される高電圧によって選択トランジスタが破損してしまうのを防止することができる。
【００１５】
また、前記表示部の表示画像を第１の画像から第２の画像に更新するに際して、前記画像表示期間の前に、前記表示部において表示されている画像をリセットするリセット期間を有することが好ましい。
【００１６】
本発明によれば、前記画像表示期間の前に表示部において表示されている画像をリセットするリセット期間において、昇圧された保持容量の各電極の電位を昇圧前の電位にそれぞれリセットすることができる。これにより、次の画像表示期間において、選択トランジスタの耐圧を超えることなく、保持容量に対して新たな画像データの電圧を書き込むことが可能となる。
【００１７】
また、前記表示部の全ての前記画素に対して前記第１書込みステップを実施した後、全ての画素に対して前記第２書込みステップを実施することが好ましい。
本発明によれば、各書込みステップにおいて、全行の走査線に対し同じ電圧を印加すればよいため、制御が容易になるとともに電力消費が軽減される。
【００１８】
本発明によれば、各走査線に属する画素電極に対して第１の信号電位および第２の信号電位を連続して印加することとなる。
【００１９】
本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、画素回路を構成する半導体素子の耐圧を超える高電圧を画素内で生成可能とした表示装置を具備しているので、高電圧駆動の電子機器が得られる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態における電気泳動表示装置の概略構成図。
【図２】第１実施形態における１画素の回路構成図。
【図３】表示部における電気泳動表示装置の部分断面図。
【図４】電気泳動表示素子の動作説明図。
【図５】第１実施形態における画像表示期間におけるタイミングチャート。
【図６】第１書込みステップにおける駆動模式図。
【図７】第２書込みステップにおける駆動模式図。
【図８】走査線によるリセット期間におけるタイミングチャート。
【図９】走査線からのリセット動作時における駆動模式図。
【図１０】昇圧制御線によるリセット期間におけるタイミングチャート。
【図１１】昇圧制御線からのリセット動作時における駆動模式図。
【図１２】画素回路に生じる寄生容量を示す。
【図１３】第２実施形態における１画素の回路構成図。
【図１４】第２実施形態における画像表示期間におけるタイミングチャート。
【図１５】第２書込みステップにおける駆動模式図。
【図１６】第３実施形態における１画素の回路構成図。
【図１７】第３実施形態における画像表示期間におけるタイミングチャート。
【図１８】リセット動作時における駆動模式図。
【図１９】電子機器の一例を示す図。
【図２０】電子機器の一例を示す図。
【図２１】電子機器の一例を示す図。
【図２２】従来の画素回路を示す説明図。
【発明を実施するための形態】
【００２１】
以下、図面を用いて本発明に係る電気光学装置の一実施例である電気泳動表示装置並びに電子機器の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００２２】
（第１の実施形態）
図１は、第１実施形態である電気泳動表示装置１００の概略構成図である。
電気泳動表示装置１００（電気光学装置）は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラー（制御部）６３、昇圧制御線駆動回路５１及び昇圧容量線駆動回路５２が配置されている。走査線駆動回路６１、データ線駆動回路６２、昇圧制御線駆動回路５１及び昇圧容量線駆動回路５２は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２３】
表示部５には、走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。また、昇圧制御線駆動回路５１から走査線６６と平行して延びる複数の昇圧制御線９１が設けられており、それぞれの配線は画素４０と接続されている。また、昇圧容量線駆動回路５２から延びる複数の昇圧容量線９２も各画素４０と接続されている。
【００２４】
走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた選択トランジスタＴＲｓ（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。
データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する画素データを規定する画像信号を画素４０に供給する。
【００２５】
昇圧制御線駆動回路５１は、ｍ本の昇圧制御線９１（Ｌ１、Ｌ２、…、Ｌｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、上記の昇圧制御線９１の各々に供給すべき各種信号を生成する。
昇圧容量線駆動回路５２は、ｎ本の昇圧容量線９２（Ｈ１、Ｈ２、…、Ｈｍ（ｎ））を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、上記の昇圧容量線９２の各々に供給すべき各種信号を生成する。
【００２６】
また、本実施形態における書込極性については、電気泳動素子３２に対して階調に応じた電圧を保持させる際に、共通電極３７の電位Ｖcomよりも画素電極３５の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇｎｄ（電圧ゼロ）を基準としている。
【００２７】
図２は、画素４０の回路構成図である。
画素４０には、選択トランジスタＴＲｓ、電圧制御トランジスタＴＲｃ、保持容量Ｃ１（第１の保持容量）、画素電極３５、電気泳動素子３２及び共通電極３７が設けられている。また、画素４０には、走査線６６、データ線６８、昇圧制御線９１及び昇圧容量線９２が接続されている。選択トランジスタＴＲｓおよび電圧制御トランジスタＴＲｃは、Ｎ−ＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタである。
なお、選択トランジスタＴＲｓおよび電圧制御トランジスタＴＲｃは、それらと同等の機能を有する他の種類のスイッチング素子と置き換えてもよい。例えば、Ｎ−ＭＯＳトランジスタに代えてＰ−ＭＯＳトランジスタを用いてもよく、インバータやトランスミッションゲートを用いてもよい。
【００２８】
選択トランジスタＴＲｓのゲートに走査線６６が接続され、ソースにはデータ線６８が接続されており、ドレインには保持容量Ｃ１の一方の電極１０ａと画素電極３５とがそれぞれ接続されている。
電圧制御トランジスタＴＲｃのゲートには昇圧制御線９１が接続され、ソースには昇圧容量線９２が接続されており、ドレインには保持容量Ｃ１の他方の電極１０ｂが接続されている。
【００２９】
保持容量Ｃ１は、後述する素子基板３０上に形成され、誘電体膜を介して対向配置された一対の電極からなる。上述したように、保持容量Ｃ１の一方の電極１０ａは選択トランジスタＴＲｓのドレインに接続され、他方の電極１０ｂは電圧制御トランジスタＴＲｃのドレインに接続されている。保持容量Ｃ１は選択トランジスタＴＲｓを介して書き込まれたデータ線６８からの画像データ電圧で充電される。
【００３０】
電気泳動素子３２は、画素電極３５と共通電極３７との間に挟持され、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。
【００３１】
次に、図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。
電気泳動表示装置１００は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００３２】
表示部５において、素子基板３０の電気泳動素子３２側には、図１や図２に示した走査線６６、データ線６８、選択トランジスタＴＲｓなどが形成された回路層３４が設けられており、回路層３４上に複数の画素電極３５が配列形成されている。
【００３３】
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ（アルミニウム）、ＩＴＯ（インジウム・スズ酸化物）などにより形成された電気泳動素子３２に電圧を印加する電極である。
【００３４】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
そして、電気泳動素子３２と画素電極３５とが、接着剤層３３を介して接着されることで、素子基板３０と対向基板３１とが接合されている。
【００３５】
なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。
【００３６】
図３（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００３７】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアガムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００３８】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
なお着色した分散媒２１中に単色粒子を分散させたものでも良い。
【００３９】
図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素４０を白表示する場合、図４（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図４（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図４（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。
【００４０】
［駆動方法］
次に、電気泳動表示装置１００における画像表示に係る駆動方法について説明する。図５は電気泳動表示装置１００の駆動方法のタイミングチャートである。図６及び図７は、駆動模式図である。
【００４１】
図５には、電気泳動表示装置１００の全白表示とされた表示部５に黒表示画像を表示させる画像表示期間ＳＴ１１において、１つの画素４０についての共通電極３７（電位Ｖcom）の電位を基準とした、走査線６６の電圧波形Ｇ（ｉ）、データ線６８の電圧波形Ｓ（ｉ）、昇圧制御線９１の電圧波形Ｇｎ１、昇圧容量線９２の電圧波形Ｓｎ１、保持容量Ｃ１の一方の電極１０ａの電圧波形Ｖｈ１ａ、他方の電極１０ｂの電圧波形Ｖｈ１ｂが示されている。
【００４２】
なお、共通電極３７（電位Ｖcom）の電位を基準(０Ｖ)としてあるので、保持容量Ｃ２（第２の保持容量）の一方の電極２０ａ側に接続された画素電極３５の電圧が電気泳動素子３２に印加する電圧となる。
また、データ線６８に入力される電圧及び昇圧容量線９２に入力される電圧の電圧範囲はそれぞれ０Ｖ〜１５Ｖであり、選択トランジスタＴＲｓおよび電圧制御トランジスタＴＲｃのソース・ドレイン耐圧はそれぞれ１５Ｖとされ、ゲートがＨｉｇｈのときにＯＮするものとする。
【００４３】
〔画像表示期間ＳＴ１１〕
画像表示期間ＳＴ１１では、保持容量Ｃ１に画像データ電圧Ｖ１を書き込む第１書込みステップＳ２０１と、保持容量Ｃ１に昇圧電圧Ｖ２を書き込む第２書込みステップＳ２０２とを実施する。本実施形態では、表示部５の全ての画素４０（全行の走査線６６×ｍ本）に対して順次書込みを行う第１書込みステップＳ２０１を実行した後、全ての画素４０（全行の走査線６６×ｍ本）に対して順次書込みを行う第２書込みステップＳ２０２を実施する。
なお、図５では、第１書込みステップＳ２０１において選択されたｉ行の走査線６６のみを記載し、これに連続して選択される他の走査線６６の波形については省略してある。また、第２書込みステップＳ２０２においては、ｉ行の走査線６６に対応する昇圧制御線９１の波形のみを記載し、これに連続して選択される他の昇圧制御線９１の波形については省略してある。
【００４４】
（第１書込みステップＳ２０１）
第１書込みステップＳ２０１では、図５及び図６（ａ）に示すように、まずタイミングＴ１においてｉ行の走査線６６を選択する。選択された走査線６６には、選択トランジスタＴＲｓをオン状態とする選択電圧Ｖｅ（例えば１７Ｖ）が入力される。これにより、選択された走査線６６（ｉ行の走査線６６）に接続された選択トランジスタＴＲｓがオン状態となる。このとき、ｉ行の走査線６６に対応する昇圧制御線９１は予め選択されており、例えば１７Ｖが入力されている。このため、選択されている昇圧制御線９１に接続された電圧制御トランジスタＴＲｃは既にオン状態となっている。
【００４５】
タイミングＴ２において、データ線６８に画像データ電圧Ｖ１が供給され、オン状態とされている選択トランジスタＴＲｓを介して第１書込電圧（第１の電圧）として画像データ電圧Ｖ１（ここでは最大１５Ｖ）が保持容量Ｃ１に書き込まれる。すると、保持容量Ｃ１の一方の電極１０ａが１５Ｖに上昇する。
一方、オン状態とされている電圧制御トランジスタＴＲｃを介して昇圧容量線９２を介して０Ｖが保持容量Ｃ１に書き込まれ、電極１０ｂが低電位とされる。
これによって、保持容量Ｃ１が充電される。
以上により、画素電極３５の電圧が電圧Ｖ１に設定される。
【００４６】
図５及び図６（ｂ）に示すように、タイミングＴ３において、非選択電圧（例えば０Ｖ）を走査線６６（ｉ行目の走査線６６）に印加して走査線６６が非選択となると、選択トランジスタＴＲｓがオフ状態になって、保持容量Ｃ１の電圧が保持される
また、画素電極３５はハイインピーダンス状態となり、保持容量Ｃ１に蓄えられたエネルギーにより画素電極３５の電圧が保持される。
また、ｉ行の走査線６６を非選択にするのと同時に、ｉ＋１行の走査線６６を選択し、上記タイミングＴ１，Ｔ２と同様の動作を実施する。
このようにして、ｉ＋１行の走査線６６まで同様の動作を実行して、表示部５における全ての走査線６６（ｉ行〜ｉ＋ｍ行の各走査線６６）に属する保持容量Ｃ１に対して画像データ電圧Ｖ１を書き込む。なお、第１書込みステップＳ２０１においては昇圧制御線９１が常にハイレベルなので電圧制御トランジスタＴＲｃが常にＯＮとなっている。
【００４７】
（第２書込みステップＳ２０２）
まず、図５及び図７（ａ）に示すように、タイミングＴ２１において全行の走査線６６に対する画像データ電圧Ｖ１の書込み終了後、全列のデータ線６８を１５Ｖに維持するとともに、全行の昇圧制御線９１をローレベルにし、電圧制御トランジスタＴＲｃをオフ状態にする。そして、この状態で昇圧制御線９１を順次選択し、第２書込み動作を行う。
【００４８】
次に、タイミングＴ２２において、ｉ行の走査線６６に対応する昇圧制御線９１を選択する。選択された昇圧制御線９１には、電圧制御トランジスタＴＲｃをオン状態にする選択電圧Ｖｅ（例えば１７Ｖ）が入力される。選択された昇圧制御線９１（ｉ行の昇圧制御線９１）に接続された電圧制御トランジスタＴＲｃはオン状態とされるが、選択トランジスタＴＲｓはオフ状態のままである。
【００４９】
そして、タイミングＴ２３において、昇圧容量線９２に昇圧電圧Ｖ２が供給され、オン状態とされた電圧制御トランジスタＴＲｃを介して昇圧容量線９２から保持容量Ｃ１に第２書込電圧（第２の電圧）として所定の昇圧電圧Ｖ２（ここでは最大１５Ｖ）が書き込まれる。ここで、昇圧容量線９２の電圧を０Ｖから昇圧電圧Ｖ２へと変化させるタイミングは、電気泳動素子３２の電気光学特性にもよるが、昇圧制御線９１が選択された直後から適宜好適のタイミングで行えばよい。
【００５０】
保持容量Ｃ１に昇圧電圧Ｖ２が書き込まれると、この書き込まれた電圧の大きさに応じて各電極１０ａ，１０ｂの電位がそれぞれ上昇することとなる。保持容量Ｃ１は、一対の電極１０ａ、１０ｂ間に１５Ｖの電圧を保持しているため、昇圧電圧Ｖ２が印加されると、電極１０ｂの電位が０Ｖから１５Ｖへ上昇するとともに電極１０ａの電位が１５Ｖから３０Ｖへ上昇する。保持容量Ｃ１における保持電圧は変化しないため、一方の電極１０ａが上昇すると、他方の電極１０ｂも上昇することとなる。その結果、画素電極３５に３０Ｖの高電圧が印加される。
ここで、保持容量Ｃ１の電極１０ａに高電圧が生成されるが、データ線６８は予め１５Ｖに保持されているため、選択トランジスタＴＲｓのソース・ドレイン間の電圧は１５Ｖとなる。よって、選択トランジスタＴＲｓの耐圧は確保される。
【００５１】
次に、図５及び図７（ｂ）に示すように、タイミングＴ２４において、非選択電圧（例えば０Ｖ）をｉ行の昇圧制御線９１に印加して当該昇圧制御線９１が非選択になると、電圧制御トランジスタＴＲｃがオフ状態になって、保持容量Ｃ１の電極１０ａ，１０ｂの電圧は保持される。
これにより、画素電極３５（３０Ｖ）と共通電極３７（０Ｖ）との電圧に基づいて電気泳動素子３２が駆動され、所望の階調の表示を得ることができる。保持容量Ｃ１の電荷を電気泳動素子３２に供給することによって電気泳動素子３２内の電荷粒子が移動し、表示部５に所望の画像（第１の画像）が黒表示される。
【００５２】
このように、ｉ〜ｍ行の昇圧制御線９１まで上記したタイミングＴ２１〜Ｔ２５における動作と同様の動作を実行して、表示部５における全ての昇圧制御線９１（ｉ行〜ｉ＋ｍ行の各昇圧制御線９１）に属する保持容量Ｃ１に対して昇圧電圧Ｖ２を書き込む。
なお、保持容量Ｃ１の電圧を昇圧させた後も、全列のデータ線６８を１５Ｖに保持させておく。
また、第２書込みステップＳ２０２においては走査線６６が常にローレベルなので選択トランジスタＴＲｓが常にＯＦＦとなっている。
【００５３】
本実施形態では、１画素内に、選択トランジスタＴＲｓ、保持容量Ｃ１、電気泳動素子３２及び電圧制御トランジスタＴＲｃを備え、保持容量Ｃ１と昇圧容量線９２との間に電圧制御トランジスタＴＲｃが配置された構成となっている。このような画素回路において、表示部５の全ての画素４０に対して第１書込みステップＳ２０１を実施した後、全ての画素４０に対して第２書込みステップＳ２０２を実施することによって、保持容量Ｃ１に所望の電圧を書き込んで昇圧させている。このような駆動により、低電圧から、画素回路において高い電圧が生成され、画素電極３５を介して電気泳動素子３２に高電圧が印加される。
【００５４】
従来においては、選択トランジスタＴＲｓのソース・ドレイン耐圧までの高電圧しか生成できなかったが、本実施形態ではこれを超える高電圧を画素内で生成することが可能となる。これにより、高電圧を必要とする表示素子の駆動が可能となる。
【００５５】
本実施形態では、第２書込みステップＳ２０２では、全列のデータ線６８を１５Ｖに保持しているため、保持容量Ｃ１を昇圧させた後も選択トランジスタＴＲｓにかかる電圧は耐圧の範囲内となる。つまり、予め全列のデータ線６８を１５Ｖに保持させておくことで、保持容量Ｃ１が昇圧されて選択トランジスタＴＲｓ側の電極１０ａに高電圧が生成されても、選択トランジスタＴＲｓのソース・ドレイン間の電圧は１５Ｖとなる。このようにして、選択トランジスタＴＲｓの耐圧が確保され、破損等が生じるのを防止することができる。
【００５６】
また、各ステップＳ２０１，Ｓ２０２ごとに全行の走査線６６及び昇圧制御線９１の各々に対して同じ電圧を印加すればよいため、制御が容易になる。
【００５７】
〔リセット期間ＳＴ３１〕
次に、画像表示期間ＳＴ１１の前、あるいは画像表示期間ＳＴ１１同士の間において実施するリセット期間ＳＴ３１の駆動方法について述べる。
【００５８】
上述した画像表示期間ＳＴ１１にて表示部５の全体に所定の画像を表示した後は、次の画像表示期間ＳＴ１１において表示部５の画像を更新する前に、保持容量Ｃ１の高電圧をリセットさせておく必要がある。つまり、第２書込みステップＳ２０２では、保持容量Ｃ１の電圧を昇圧させた後もデータ線６８を１５Ｖに待機させておく必要があるが、このままだと次の画像表示期間ＳＴ１１において新たな画像データ電圧を書込むためにデータ線６８の電位を変更することができない。リセット動作としては、一旦、全行の走査線６６をハイレベルにして保持容量Ｃ１の電極１０ａを１５Ｖにリセットする方法、あるいは、全行の昇圧制御線９１をハイレベルにして保持容量Ｃ１の電極１０ｂを０Ｖにリセットする方法が挙げられる。
このリセット期間ＳＴ３１は、表示部５に画像を表示させる画像表示期間ＳＴ１１の前に設定され、前画像の表示動作による昇圧分をリセットするように機能する。
【００５９】
まず、走査線駆動によるリセット方法について述べる。
図８は、走査線６６によるリセット期間ＳＴ３１におけるタイミングチャートである。図９は、走査線６６からのリセットステップＳ３０１における駆動模式図である。
リセット期間ＳＴ３１では、前画像の表示動作（画像表示期間ＳＴ１１において表示された第１の画像）による電流履歴を、走査線６６の駆動によりリセットするリセットステップＳ３０１が実行される。リセットステップＳ３０１では、全行の走査線６６を同時に選択し、各々の保持容量Ｃ１にデータ線６８の保持電圧を入力する。
【００６０】
図８及び図９に示すように、全行の走査線６６を選択し、上記した第２書込みステップＳ２０２においてオフ状態となっていた選択トランジスタＴＲｓをオン状態にする。選択トランジスタＴＲｓがオン状態とされたことで、データ線６８を介して保持容量Ｃ１にデータ線６８の保持電圧が書き込まれる。
【００６１】
データ線６８の保持電圧が書き込まれたことで、保持容量Ｃ１の一方の電極１０ａの電位が３０Ｖから１５Ｖへと低下する。同時に、保持容量Ｃ１の他方の電極１０ｂの電位も１５Ｖから０Ｖへと低下する。保持容量Ｃ１における保持電圧は変化しないため、一方の電極１０ａが低下すると他方の電極１０ｂも低下する。その結果、画素電極３５には１５Ｖが印加される。
【００６２】
リセットステップＳ３０１では、昇圧制御線９１は非選択とされており電圧制御トランジスタＴＲｃは常にオフ状態となっている。
そして、全行の走査線６６を選択することで、保持容量Ｃ１の一方の電極１０ａの電位がデータ線６８の保持電圧である１５Ｖとなる。
【００６３】
さらに共通電極３７の電位を３０Ｖとし、データ線６８の電位を０Ｖにすると、全画面が白表示にリセットすることが可能となる。
【００６４】
このようにして、画像表示期間ＳＴ１１の第２書込みステップＳ２０２において昇圧させた保持容量Ｃ１の各電極１０ａの電位を走査線６６の駆動によりリセットさせる。これにより、次の画像表示期間ＳＴ１１に移行して第１書込みステップＳ２０１を実行する際に、選択トランジスタＴＲｓの耐圧を超えることなく、保持容量Ｃ１に対する新たな画像データ電圧（最大１５Ｖ）を書き込むことが可能となる。
【００６５】
次に、昇圧制御線駆動によるリセット方法について述べる。
図１０は、昇圧制御線９１によるリセット期間ＳＴ３２におけるタイミングチャートである。図１１は、昇圧制御線９１からのリセットステップＳ３０２における駆動模式図である。
【００６６】
図１０に示すように、リセット期間ＳＴ３２では、前画像の表示動作（画像表示期間ＳＴ１１において表示された第１の画像）による電流履歴を、昇圧制御線９１の駆動によりリセットするリセットステップＳ３０２が実行される。
【００６７】
図１０及び図１１に示すように、リセットステップＳ３０２では、全行の昇圧制御線９１を同時に選択し、各々の保持容量Ｃ１にリセット電圧を入力する。全行の昇圧制御線９１を選択し、上記した第２書込みステップＳ２０２においてオフ状態となっていた電圧制御トランジスタＴＲｃをオン状態にする。電圧制御トランジスタＴＲｃがオン状態とされたことで、昇圧容量線９２を介して保持容量Ｃ１にリセット電圧（０Ｖ）が書き込まれる。
【００６８】
リセット電圧が書き込まれたことで、保持容量Ｃ１の各電極１０ａ，１０ｂの電位が低下して、昇圧前の電位へとリセットされる。保持容量Ｃ１の一方の電極１０ａは３０Ｖから１５Ｖに低下し、他方の電極１０ｂは１５Ｖから０Ｖに低下する。
【００６９】
このようにして、画像表示期間ＳＴ１１の第２書込みステップＳ２０２において昇圧させた保持容量Ｃ１の各電極１０ａを昇圧制御線９１の駆動によりリセットさせる。これにより、走査線６６に代えて昇圧制御線９１を利用した場合であっても、次の画像表示期間ＳＴ１１に移行して第１書込みステップＳ２０１を実行する際に、選択トランジスタＴＲｓの耐圧を超えることなく、保持容量Ｃ１に対する新たな画像データ電圧（最大１５Ｖ）を書き込むことが可能となる。これにより、選択トランジスタＴＲｓが破損してしまうのを防止することができる。
【００７０】
また、データ信号を低電圧にしても駆動に必要な高電圧を画素内で生成できるので、データ信号の低電圧化が可能になり、これに伴う低消費電力な電気泳動表示装置１００が得られる。
さらに、耐圧の低いトランジスタを用いることも可能になるので、低コストで表示装置を製作できる。
【００７１】
（第２実施形態）
図１２は、画素回路に生じる寄生容量Ｃｇｄを示す説明図である。
先に述べた第１実施形態における画素回路では、保持容量Ｃ１の電極１０ｂと昇圧制御線９１との間に、図１２（ａ）に示すような寄生容量Ｃｇｄが生じる可能性がある。保持容量Ｃ１の電極１０ｂと昇圧制御線９１との間に寄生容量Ｃｇｄが生じていると、昇圧制御線９１のハイレベル電位・ローレベル電位の切り替えに伴って、保持容量Ｃ１の電極１０ｂの電位が変動し、これに同期して保持容量Ｃ１のもう一方の電極１０ａの電位（つまり、画素電極３５への書込み電圧）も変化してしまう。上記した画素回路においては、昇圧制御線９１と保持容量Ｃ１の一方の電極１０ｂが容量結合しているため、第２書込みステップＳ２０２後に昇圧制御線９１に０Ｖを供給すると、これに連動して保持容量Ｃ１の電極１０ｂの電位も低下してしまう。
【００７２】
例えば、図１２（ａ）に示すように、第２書込みステップにおいて昇圧制御線９１が選択されて保持容量Ｃ１に１５Ｖの電圧が書き込まれると、電極１０ｂが０Ｖから１５Ｖに上昇し、これにより電極１０ａが１５Ｖから３０Ｖに昇圧される。
その後、図１２（ｂ）に示すように昇圧制御線９１が非選択とされると、保持容量Ｃ１の電極１０ｂと昇圧制御線９１との間に生じた寄生容量Ｃｇｄによって、電極１０ｂの電位が１５Ｖから例えば７Ｖに低下し、電極１０ａの電位が３０Ｖから２２Ｖに低下してしまう。保持容量Ｃ１の各電極１０ａ，１０ｂの電位変動の大きさは寄生容量Ｃｇｄの大きさによって変化する。
このような寄生容量Ｃｇｄの対策として第２実施形態を提案する。
【００７３】
以下に、本発明に係る電気泳動表示装置の第２実施形態について述べる。図１３は、第２実施形態の電気泳動表示装置における画素の回路構成図である。図１４は、第２実施形態における電気泳動表示装置の駆動方法のタイミングチャートである。図１５は、第２実施形態における駆動模式図である。
以下に示す本実施形態の電気泳動表示装置の基本構成は、上記第１実施形態と略同様であるが、画素の回路構成において異なる。よって、以下の説明では、画素の回路構成について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図１〜図１１と共通の構成要素には同一の符号を付するものとする。
【００７４】
図１３に示すように、本実施形態の各画素４０には、走査線６６、データ線６８、昇圧制御線９１、昇圧容量線９２、選択トランジスタＴＲｓ、保持容量Ｃ１、電圧制御トランジスタＴＲｃ、画素電極３５、電気泳動素子３２及び共通電極３７が設けられている他、上記対策として、保持容量Ｃ２と、上記走査線６６及び昇圧制御線９１と平行して延びる基準電位線９３とが設けられている。保持容量Ｃ１の一方の電極１０ｂは基準電位線９３に接続されている。
【００７５】
この保持容量Ｃ２の容量は、保持容量Ｃ１の電極１０ｂと昇圧制御線９１との間に生じる寄生容量Ｃｇｄに対して十分に大きいものとする。
【００７６】
本実施形態の駆動方法では、図１４及び図１５（ａ）に示すように、まず、タイミングＴ２１において全てのデータ線６８の電圧を１５Ｖに上昇させておく。
タイミングＴ２２において、保持容量Ｃ１の電圧を昇圧させるのと同時に保持容量Ｃ２が充電される。つまり、昇圧制御線９１が選択されて電圧制御トランジスタＴＲｃがオン状態とされると、保持容量Ｃ１，Ｃ２に所定の昇圧電圧Ｖ２（１５Ｖ）が書き込まれることになる。これにより、保持容量Ｃ１の電極１０ｂの電位が０Ｖから１５Ｖへ上昇するとともに電極１０ａの電位が１５Ｖから３０Ｖへと上昇する。同時に、保持容量Ｃ１の電極１０ｂに接続する保持容量Ｃ２の電極２０ａの電位が０Ｖから１５Ｖに上昇する。
【００７７】
その後、図１４及び図１５（ｂ）に示すように、昇圧制御線９１が非選択とされて電圧制御トランジスタＴＲｃがオフ状態になると、保持容量Ｃ１及び保持容量Ｃ２の電圧が保持される。本実施形態では、保持容量Ｃ１の電極１０ｂが保持容量Ｃ２の電極２０ａに接続されており、昇圧制御線９１が非選択とされた後においても、電極１０ｂ（電極２０ａ）の電位が１５Ｖ程度（実際には１４．９Ｖ）に保持される。
【００７８】
このように、保持容量Ｃ１の電極１０ｂと昇圧制御線９１との間に発生する寄生容量Ｃｇｄに対して十分大きな容量を有する保持容量Ｃ２を追加することによって、昇圧制御線９１の電圧を変化させた場合であっても、保持容量Ｃ１の電極１０ｂの電位が変動しにくくなる。
したがって、本実施形態によれば、昇圧制御線９１の電圧変化に伴う保持容量Ｃ１の電極１０ｂの電圧変動が抑えられ、保持容量Ｃ１の電圧低下が抑制されて高電圧に保持できる。
【００７９】
（第３実施形態）
以下に、本発明に係る電気泳動表示装置の第３実施形態について述べる。図１６は、第３実施形態の電気泳動表示装置における画素の回路構成図である。
【００８０】
以下に示す本実施形態の電気泳動表示装置の基本構成は、上記第１実施形態と略同様であるが、画素の回路構成において異なる。よって、以下の説明では、画素の回路構成について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図１〜図１１と共通の構成要素には同一の符号を付するものとする。
【００８１】
図１６に示すように、本実施形態の各画素４０Ａ，４０Ｂには、選択トランジスタＴＲａ、ＴＲｂ、電圧制御トランジスタＴＲｃ、ＴＲｄ、保持容量Ｃ１ａ（第１の保持容量）、保持容量Ｃ１ｂ（第２の保持容量）、保持容量Ｃ２ａ（第１の保持容量）、保持容量Ｃ２ｂ（第２の保持容量）、画素電極３５、電気泳動素子３２及び共通電極３７がそれぞれ設けられている。各画素４０Ａ，４０Ｂの構成要素は先の第２実施形態と略同様であるが、保持容量Ｃ２ａ、Ｃ２ｂの一方の電極が、他の画素４０Ａ（４０Ｂ）に接続された走査線６６に接続された点において異なる。
【００８２】
画素４０Ａの選択トランジスタＴＲａは、そのゲートにｉ行目の走査線６６が接続されるとともにソースにはデータ線６８が接続されており、ドレインには保持容量Ｃ１ａの一方の電極１０ａと画素電極３５とがそれぞれ接続されている。そして、保持容量Ｃ１ａの他方の電極１０ｂは、保持容量Ｃ２ａの一方の電極２０ａと電圧制御トランジスタＴＲｃのドレインとがそれぞれ接続されている。
【００８３】
電圧制御トランジスタＴＲｃは、そのゲートに昇圧制御線９１が接続されるとともに、ソースには昇圧容量線９２が接続されており、ドレインには保持容量Ｃ１ａの他方の電極１０ｂと保持容量Ｃ２ａの一方の電極２０ａとがそれぞれ接続されている。
保持容量Ｃ２ａの他方の電極２０ｂは基準電位線ではなく、後段のｉ＋１行の走査線６６に接続されている。
【００８４】
画素４０Ａと行方向で隣り合う画素４０Ｂの選択トランジスタＴＲｂは、そのゲートに（ｉ＋１）行目の走査線６６が接続され、ソースにはデータ線６８が接続されており、ドレインには保持容量Ｃ１ｂの一方の電極１０ａと画素電極３５とがそれぞれ接続されている。そして、保持容量Ｃ１ｂの他方の電極１０ｂは、保持容量Ｃ２ｂの一方の電極２０ａと電圧制御トランジスタＴＲｄのドレインとがそれぞれ接続されている。
【００８５】
電圧制御トランジスタＴＲｄは、そのゲートに昇圧制御線９１が接続されるとともに、ソースには昇圧容量線９２が接続されており、ドレインには保持容量Ｃ１ｂの他方の電極１０ｂと保持容量Ｃ２ｂの一方の電極２０ａとがそれぞれ接続されている。
保持容量Ｃ２ｂの他方の電極２０ｂは基準電位線ではなく、後段のｉ＋２行の走査線６６に接続されている。
【００８６】
なお、添え字のａ，ｂは行毎の素子を識別する目的であり、以後の説明で識別する必要がない場合にはこの添え字を省略する。
【００８７】
各走査線６６には列方向で隣り合う他の画素４０の保持容量Ｃ２が接続されており、この非選択とされた走査線６６が次段の画素回路の基準電位線としても機能する。このように、ある画素４０における保持容量Ｃ１ａ（Ｃｂ）の一方の電極が、同画素４０内の選択トランジスタＴＲａ（ＴＲｂ）に接続されている走査線６６とは異なる走査線６６に接続された構成とすることによって、基準電位線を省略することができる。
【００８８】
このように、本実施形態においては、基準電位線を別途パターン形成する必要がないので、素子基板３０上における回路構成が簡略化されて製造上有利になる。
【００８９】
次に、本実施形態における駆動方法についてリセット期間ＳＴ３３における駆動方法を中心に述べる。図１７は、第３実施形態におけるリセット期間ＳＴ３３のタイミングチャートである。図１８は、リセット動作時における駆動模式図である。
図１７に示すように、画像表示期間ＳＴ１１の前あるいは画像表示期間ＳＴ１１同士の間においてリセット期間ＳＴ３３を実施する。
【００９０】
リセット期間ＳＴ３３では、前画像の表示動作による電流履歴を、走査線６６の駆動によりリセットするリセットステップＳ３０３が実行される。リセットステップＳ３０３では、全行の走査線６６を同時に選択し、各々の保持容量Ｃ１にリセット電圧を入力することによって、保持容量Ｃ１の各電極１０ａ，１０ｂの電位をリセットさせる。各画素４０の保持容量Ｃ１には、前の画像表示期間ＳＴ１１において書き込まれた高電圧が保持されている。具体的に、保持容量Ｃ１の電極１０ａは３０Ｖ、電極１０ｂは１５Ｖとなっている。
【００９１】
図１７及び図１８に示すように、全行の画素４０Ａに対してリセット動作を実行するには、まず、タイミングＴ３１において、全行の走査線６６と全行の昇圧制御線９１とを同時に選択する。全行の走査線６６が選択されると、選択トランジスタＴＲａがオン状態となり、この選択トランジスタＴＲａを介してデータ線６８からリセット電圧Ｖ３として１５Ｖが保持容量Ｃ１ａ，Ｃ１ｂに書き込まれる。１５Ｖが書き込まれたことで、保持容量Ｃ１ａの一方の電極１０ａの電位が３０Ｖから１５Ｖに低下する。
【００９２】
一方、全行の昇圧制御線９１が選択されたことにより、電圧制御トランジスタＴＲｃがオン状態となり、この電圧制御トランジスタＴＲｃを介して昇圧容量線９２からリセット電圧Ｖ４として０Ｖが保持容量Ｃ１ａ及び保持容量Ｃ２ａに書き込まれる。０Ｖが書き込まれたことで、保持容量Ｃ１ａの一方の電極１０ｂの電位が１５Ｖから０Ｖに低下し、保持容量Ｃ２ａの電極２０ａの電位が１５Ｖから０Ｖに低下する。保持容量Ｃ２ａの電極２０ｂは、非選択のｉ＋１行の走査線６６に接続されており、０Ｖに保持されている。このようにしてまず先に保持容量Ｃ２ａの保持電圧が０Ｖにリセットされる。
【００９３】
次に、タイミングＴ３２において、データ線６８に供給する電圧を１５Ｖから０Ｖへ低下させると、選択トランジスタＴＲｓを介して保持容量Ｃ１ａに０Ｖが書き込まれる。０Ｖが書き込まれたことで、保持容量Ｃ１ａの電極１０ａの電位が１５Ｖから０Ｖへと低下する。これにより、保持容量Ｃ１ａに続いて保持容量Ｃ２ａの保持電圧も０Ｖにリセットされる。
このようにして、画素４０Ａにおける保持容量Ｃ１ａ，Ｃ２ａの保持電圧を０Ｖにリセットする。
このように、全行の走査線６６及び昇圧制御線９１を同時に選択し、全行の画素４０に対して同様のリセット動作を実行する。
リセット期間ＳＴ３３が終了した後、次の画像表示期間ＳＴ１１において所定のステップを実行することによって、表示部５の画像を更新する。
【００９４】
本実施形態の画素回路は、ｉ行の走査線６６に属する画素４０Ａの保持容量Ｃ２ａの一方の電極２０ｂが、ｉ＋１行の走査線６６に接続されている。本実施形態では、走査線６６と保持容量Ｃ１とが容量結合しているため、保持容量Ｃ１ａを０Ｖまでリセットすることにより、書き込みにおいて走査線６６の選択によって保持容量Ｃ１ａが昇圧されて選択トランジスタＴＲｓが破壊されるのを防止することができる。
【００９５】
また、表示部５における全画素４０の保持容量Ｃ１，Ｃ２が０Ｖにリセットされることにより、各画素電極３５に入力される電圧も０Ｖとなる。
【００９６】
また、次の画像表示期間ＳＴ１１に移行して第１書込みステップＳ２０１を実行する際に、選択トランジスタＴＲｓの耐圧を超えることなく、保持容量Ｃ１に対する新たな画像データ電圧を書き込むことが可能となる。これにより、選択トランジスタＴＲｓが破損してしまうのを防止することができる。
【００９７】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９８】
先の実施形態では電気泳動表示装置１００について述べたが、液晶表示装置に適用してもよい。しかしながら、昇圧された保持容量に対してリセット動作を実行する際には、前の画像を保持させておくことが必要になる場合もあるため、保持性を有した電気泳動表示装置の方が適している。
【００９９】
（電子機器）
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１９は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記各実施形態の電気光学装置からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
【０１００】
図２０は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気光学装置を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【０１０１】
図２１は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１０２】
以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気光学装置が採用されているので、動作信頼性に優れ、表示品質の高い表示部を備えた電子機器となる。
【０１０３】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【０１０４】
１００  電気泳動表示装置（電気光学装置）、５  表示部、１０ａ  電極、１０ｂ  電極、２０ａ  電極、２０ｂ  電極、３０  素子基板、３１  対向基板、３２  電気泳動素子、３４  回路層、３５  画素電極、３７  共通電極、４０（４０Ａ，４０Ｂ）  画素、５１  昇圧制御線駆動回路、５２  昇圧容量線駆動回路、６１  走査線駆動回路、６２  データ線駆動回路、６３  コントローラー、６６  走査線、６８  データ線、９１  昇圧制御線、９２  昇圧容量線、９３  基準電位線、Ｃ１、Ｃ２ａ、Ｃ１ａ  保持容量（第１の保持容量）、Ｃ２、Ｃ１ｂ、Ｃ２ｂ  保持容量（第２の保持容量）、Ｃ９  保持容量、Ｖ１  画像データ電圧、Ｖ２  昇圧電圧、ＴＲａ  選択トランジスタ、ＴＲｂ  選択トランジスタ、ＴＲｃ  電圧制御トランジスタ、ＴＲｄ  電圧制御トランジスタ、ＴＲｓ  選択トランジスタ、ＴＲｓ  選択トランジスタ、Ｖｈ１ａ  電圧波形、Ｖｈ１ｂ  電圧波形、１１００  電子ペーパー（電子機器）、１２００  電子ノート（電子機器）、Ｓ２０１  第１書込みステップ、Ｓ２０２  第２書込みステップ、Ｓ３０１，Ｓ３０２，Ｓ３０３  リセットステップ、ＳＴ１１  画像表示期間、ＳＴ３１、ＳＴ３２、ＳＴ３３  リセット期間
【図１】
2011150010.tif 000003
【図２】
2011150010.tif 000004
【図３】
2011150010.tif 000005
【図４】
2011150010.tif 000006
【図５】
2011150010.tif 000007
【図６】
2011150010.tif 000008
【図７】
2011150010.tif 000009
【図８】
2011150010.tif 000010
【図９】
2011150010.tif 000011
【図１０】
2011150010.tif 000012
【図１１】
2011150010.tif 000013
【図１２】
2011150010.tif 000014
【図１３】
2011150010.tif 000015
【図１４】
2011150010.tif 000016
【図１５】
2011150010.tif 000017
【図１６】
2011150010.tif 000018
【図１７】
2011150010.tif 000019
【図１８】
2011150010.tif 000020
【図１９】
2011150010.tif 000021
【図２０】
2011150010.tif 000022
【図２１】
2011150010.tif 000023
【図２２】
2011150010.tif 000024