(57)【要約】【課題】抵抗素子の放熱性を改善し、抵抗終端器全体としての耐電力特性を向上させる。【解決手段】抵抗値Ｚｏの抵抗素子（Ｂ，Ｃ）に、伝送線路３，３ａ，３ｂと比較的小さな抵抗値の抵抗素子２ａ，２ｂとの従続接続からなるインピーダンス変成器を接続して、抵抗回路を構成し、当該抵抗回路を２つ束ねることで、入力インピーダンスＺｏの基本抵抗回路を用意し、さらに、当該基本抵抗回路が内包する抵抗値Ｚｏの抵抗素子（Ｂ，Ｃ）部分を基本抵抗回路のそれ自身と同一の構成の抵抗回路で置換して抵抗終端器を構成する。【選択図】図１
2011003770.tif 000002
【特許請求の範囲】
【請求項１】
高周波帯における入力インピーダンスが所望値Ｚｏとなる抵抗終端器であって、
一端が電気的に短絡された抵抗値Ｚｏの抵抗素子に、所定の長さを有する分布定数伝送線路と抵抗値Ｚｏ未満の抵抗素子とを複数個従続接続することにより、入力インピーダンスＮ×Ｚｏ（Ｎは２以上の整数）の抵抗回路を構成し、当該抵抗回路を計Ｎ個並列接続することで、入力インピーダンスＺｏの基本抵抗回路を構成すると共に、
前記基本抵抗回路に含まれる抵抗値Ｚｏの前記抵抗素子として、前記基本抵抗回路自体と同じ構成の抵抗回路を用いたことを特徴とする抵抗終端器。
【請求項２】
前記分布定数伝送線路に、先端開放スタブあるいは先端短絡スタブを接続したことを特徴とする請求項１に記載の抵抗終端器。
【請求項３】
前記分布定数伝送線路をテーパ状に形成したことを特徴とする請求項１に記載の抵抗終端器。
【請求項４】
前記分布定数線路を誘電体基板上に形成された金属導体パターンから構成し、
前記抵抗素子を薄膜抵抗素子により構成した
ことを特徴とする請求項１ないし３のいずれか１項に記載の抵抗終端器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗終端器に関し、特に、高周波帯にて不要な反射波を抑圧するために用いられ、高電力の高周波信号が入力された際の発熱による焼損を防ぎ、耐電力特性を向上させるための抵抗終端器に関する。
【背景技術】
【０００２】
従来より、入力インピーダンスをＺｏとする抵抗終端器における耐電力特性を向上させる手段として、抵抗値Ｎ×Ｚｏ（Ｎは２以上の整数）の抵抗素子を計Ｎ個並列接続する構成が用いられてきた。
【０００３】
図５に、従来の抵抗終端器の構成を示す（例えば、特許文献１参照）。同図において、１１は誘電体基板、１２ａ、１２ｂは抵抗素子、１３は導体パターン、１４は接地回路でスルーホールやラジアル型スタブなどにより構成される。また、図中、１５は接地導体で、導体パターン１３と併せてマイクロストリップ線路を構成している。この抵抗終端器においては、抵抗素子１２ａ、１２ｂは、各々２×Ｚｏの抵抗値を有しており、これら２つを並列接続することで所望の入力インピーダンスＺｏを得ている。
【０００４】
同回路からなる抵抗終端器と抵抗値Ｚｏの単一の抵抗素子を比較すると、共に入力インピーダンスはＺｏとなるが、上記図５の回路では、抵抗素子１個あたりに入力される高周波電力が２分の１に低減されるため、抵抗終端器全体としての耐電力特性を向上させることができる。なお、図５では、抵抗分割数が２の場合を示したが、分割数は適宜増加してもよい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−５５８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の抵抗終端器においては、複数個の抵抗素子が比較的近接してしまうため、抵抗素子の温度上昇が生じやすく、焼損の原因となるという問題点があった。
【０００７】
また、分割数Ｎを増加させた場合には、各抵抗素子の抵抗値Ｎ×Ｚｏが大きくなるため、薄膜抵抗の物理長が、入力される高周波信号の波長に対して必ずしも無視できなくなり、その結果として入力インピーダンスの設計精度が劣化するという問題点があった。
【０００８】
本発明は、かかる問題点を解決するためになされたものであり、抵抗終端器を構成する抵抗素子を全てＺｏあるいはそれ未満の比較的小さな値とすることで、高周波帯におけるその設計精度の劣化を避けると共に、その抵抗素子間に金属導体からなる分布定数伝送線路が接続される回路構成とすることにより、抵抗素子の放熱性を改善し、抵抗終端器全体としての耐電力特性を向上させることが可能な抵抗終端器を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明は、高周波帯における入力インピーダンスが所望値Ｚｏとなる抵抗終端器であって、一端が電気的に短絡された抵抗値Ｚｏの抵抗素子に、所定の長さを有する分布定数伝送線路と抵抗値Ｚｏ未満の抵抗素子とを複数個従続接続することにより、入力インピーダンスＮ×Ｚｏ（Ｎは２以上の整数）の抵抗回路を構成し、当該抵抗回路を計Ｎ個並列接続することで、入力インピーダンスＺｏの基本抵抗回路を構成すると共に、前記基本抵抗回路に含まれる抵抗値Ｚｏの前記抵抗素子として、前記基本抵抗回路自体と同じ構成の抵抗回路を用いたことを特徴とする抵抗終端器である。
【発明の効果】
【００１０】
この発明は、高周波帯における入力インピーダンスが所望値Ｚｏとなる抵抗終端器であって、一端が電気的に短絡された抵抗値Ｚｏの抵抗素子に、所定の長さを有する分布定数伝送線路と抵抗値Ｚｏ未満の抵抗素子とを複数個従続接続することにより、入力インピーダンスＮ×Ｚｏ（Ｎは２以上の整数）の抵抗回路を構成し、当該抵抗回路を計Ｎ個並列接続することで、入力インピーダンスＺｏの基本抵抗回路を構成すると共に、前記基本抵抗回路に含まれる抵抗値Ｚｏの前記抵抗素子として、前記基本抵抗回路自体と同じ構成の抵抗回路を用いたことを特徴とする抵抗終端器であるので、抵抗終端器を構成する抵抗素子を全てＺｏあるいはそれ未満の比較的小さな値とすることで、高周波帯におけるその設計精度の劣化を避けると共に、その抵抗素子間に金属導体からなる分布定数伝送線路が接続される回路構成とすることにより、抵抗素子の放熱性を改善し、抵抗終端器全体としての耐電力特性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１による抵抗終端器を示す図である。
【図２】本発明の実施の形態１による抵抗終端器を構成する基本抵抗回路の等価回路を示す図である。
【図３】本発明の実施の形態１による抵抗終端器を構成する基本抵抗回路におけるインピーダンス変成動作を説明するためのスミスチャートである。
【図４】本発明の実施の形態１による抵抗終端器の等価回路を示す図である。
【図５】従来の抵抗終端器を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１による抵抗終端器を示す図で、実施の形態１による抵抗終端器は、高周波帯における入力インピーダンスが所定の所望値Ｚｏとなる高周波抵抗終端器である。図中、１はその裏面が電気的短絡面となっている誘電体基板、２ａ、２ｂ、２ｃは薄膜抵抗素子で、うち２ａ、２ｂは抵抗終端器の入力インピーダンスＺｏより小さな抵抗値を、２ｃは抵抗値Ｚｏを有している。また、図中、３、３ａ、３ｂは伝送線路で、誘電体基板１と併せてマイクロストリップ線路を構成している。伝送線路３、３ａ、３ｂは、例えば、誘電体基板１上に形成された金属導体パターンから構成された分布定数線路から構成される。また、図中、４はスルーホール、５は入力端子である。
【００１３】
図１に示した実施の形態１による抵抗終端器は、大きく分けて、Ａ、Ｂ、Ｃの３つの部分から構成されている。まず、Ａ部分の構成について説明すると、入力端子５に接続された伝送線路３の端部が２股に分かれており、それぞれの端部には、順に、薄膜抵抗素子２ａ、伝送線路３ａ、薄膜抵抗素子２ｂ、伝送線路３ｂが、縦続接続されている。また、それらの伝送線路３ｂのうちの一方の端部にはＢ部分が縦続接続され、他方の端部にはＣ部分が接続されている。Ｂ部分は全体で抵抗値がＺｏの抵抗回路を構成しており、同様に、Ｃ部分も全体で抵抗値がＺｏの抵抗回路を構成している。
【００１４】
次に、Ｂ部分の構成について説明する。Ｂ部分の構成は、まず、Ａ部分の伝送線路３ｂのうちの一方に伝送線路３が接続され、当該伝送線路３の端部が２股に分かれており、それぞれの端部には、順に、薄膜抵抗素子２ａ、伝送線路３ａ、薄膜抵抗素子２ｂ、伝送線路３ｂ、薄膜抵抗素子２ｃが、縦続接続されている。また、薄膜抵抗素子２ｃの端部は、スルーホール４を介して接地されており、電気的に短絡されている。
【００１５】
次に、Ｃ部分の構成について説明する。Ｃ部分の構成は、Ｂ部分と同様に、まず、Ａ部分の伝送線路３ｂのうちのＢ部分とは別の側の一方に伝送線路３が接続され、当該伝送線路３の端部が２股に分かれており、それぞれの端部には、順に、薄膜抵抗素子２ａ、伝送線路３ａ、薄膜抵抗素子２ｂ、伝送線路３ｂ、薄膜抵抗素子２ｃが、縦続接続されている。また、薄膜抵抗素子２ｃの端部は、スルーホール４を介して接地されており、電気的に短絡されている。
【００１６】
ここで分かることは、上述したように、Ｂ部分は全体で抵抗値がＺｏの抵抗回路を構成しており、同様に、Ｃ部分も全体で抵抗値がＺｏの抵抗回路を構成している。また、薄膜抵抗素子２ｃも抵抗値がＺｏの抵抗素子であるため、Ｂ部分を抵抗値Ｚｏの抵抗素子と見立て、Ｃ部分を抵抗値Ｚｏの抵抗素子と見立てると、Ａ、Ｂ、Ｃの３つの部分から構成された回路全体の等価回路は、Ｂ部分の等価回路およびＣ部分の等価回路と同じ構成となることがわかる。すなわち、これらはすべて同じ等価回路となる。従って、これらの回路の構成を、以下では基本抵抗回路と呼ぶこととする。
【００１７】
また、図１において、Ａ部分の左半分とＢ部分を合わせた回路、および、Ａ部分の右半分とＣ部分を合わせた回路は、それぞれ、入力インピーダンスが２×Ｚｏの抵抗回路であり、それらは並列接続されている。そのため、入力端子５でみた、回路全体の入力インピーダンスはＺｏとなる。
【００１８】
なお、図１においては、抵抗分割数Ｎが２個の場合を示しているが、その場合に限らず、Ｎは任意の個数としてよく、その場合には、伝送線路３をＮ股に分割させ、入力インピーダンスＮ×Ｚｏの抵抗回路をＮ個並列接続して、回路全体の入力インピーダンスがＺｏとなるように構成すればよい。
【００１９】
次に、本発明の実施の形態１による抵抗終端器の動作について説明する。図２に、本実施の形態による抵抗終端器を構成する基本抵抗回路の等価回路を示す。基本抵抗回路は、入力インピーダンスＮ（＝２）×Ｚｏを有する計２個の抵抗回路を並列接続したものであり、回路全体の入力インピーダンスはＺｏとなる。その２個の抵抗回路の各々は、その一端が電気的に接地された抵抗値Ｚｏの抵抗素子（Ｂ'、Ｃ'）に対して、複数個の伝送線路（３'、３ａ'、３ｂ'）と複数個の抵抗素子（抵抗値Ｒａ、Ｒｂ）とを交互に縦続接続したものを接続することで構成されており、その縦続接続からなる回路部分は、抵抗素子（Ｂ'、Ｃ'）の抵抗値Ｚｏを、抵抗値２×Ｚｏに変成するインピーダンス変成器として動作する。
【００２０】
図３に、スミスチャート上でみたそのインピーダンス変成の軌跡を示す。抵抗値Ｚｏの抵抗素子（Ｂ'、Ｃ'）の最寄りの伝送線路（３ｂ'）によりインピーダンスは誘導性（スミスチャートの上半分の領域）に編成され、その次に位置する抵抗素子（抵抗値Ｒｂ）によりスミスチャート上の定リアクタンス線上を高インピーダンス領域（スミスチャートの右側）に動く。ここで、伝送線路の特性インピーダンスはＺｏより高い値を取るものとする。以下、同様の手順で、インピーダンスが図３に示すように変成され、最後に図２の入力端子５に最寄りの伝送線路（３）を比較的低い特性インピーダンスにして同線路を近似的にシャントの容量として機能させることで、入力端子５でみたインピーダンスを２Ｚｏにすることができる。従って、図２に示す回路はその入力インピーダンスがＺｏとなる。
【００２１】
なお、このとき、伝送線路の有するインピーダンス変成機能に依り、抵抗値Ｒａ、Ｒｂは、抵抗値Ｚｏに比べてかなり小さな値でよく、その和（Ｒａ＋Ｒｂ）は、抵抗値Ｚｏより小さな値とできる。従って、それらの抵抗に印加される高周波信号電力は比較的小さくなり、回路全体への入力電力の大半は前出の抵抗値Ｚｏの抵抗素子に印加されることになる。
【００２２】
そして本実施の形態による抵抗終端器は、上述した図２の基本抵抗回路が内包する抵抗値Ｚｏの抵抗素子部分を、基本抵抗回路のそれ自体と同一の構成の回路で置換した、自己相似構造を有する回路となる。すなわち、基本抵抗回路が内包する抵抗値Ｚｏの抵抗素子として、基本抵抗回路のそれ自体と同一の構成を有する抵抗回路を用いる。図４には、本実施の形態による抵抗終端器全体の等価回路を示す。同図中に示すように、図２の基本抵抗回路が含む抵抗値Ｚｏの抵抗素子を、入力インピーダンスがＺｏの前述の基本抵抗回路それ自身と同一の構成で置換することにより、図４の回路全体の入力インピーダンスをＺｏに保ちつつ、本来の抵抗値Ｚｏの抵抗素子に印加される高周波電力を適宜分散させることが可能となる。なお、図１および図４においては、上述した置換操作を１回のみ施した場合を示したが、同じ置換操作をさらに複数回繰り返すことで抵抗素子への印加電力をさらに分散させることができる。
【００２３】
以上のように、本実施の形態によれば、抵抗値Ｚｏの抵抗素子に対して、伝送線路と抵抗値が比較的小さな抵抗素子との従続接続から構成されたインピーダンス変成器を接続することにより抵抗回路を構成し、当該抵抗回路を２つ並列に接続して束ねることで、全体として入力インピーダンスＺｏの基本抵抗回路を用意し、さらに、当該基本抵抗回路が内包する抵抗値Ｚｏの抵抗素子部分を、基本抵抗回路のそれ自身と同一の構成で置換して、抵抗終端器を構成することにより、回路を構成する各抵抗素子への印加電力を分散させ、抵抗終端器全体としての耐電力特性を向上させることが可能となる。また、本実施の形態によれば、各抵抗素子間が導体パターンからなる伝送線路によりある程度隔てられることで抵抗素子の放熱性が向上する。このことも回路全体の耐電力特性の向上に寄与する。
【００２４】
なお、上述の説明においては、伝送線路３，３ａ，３ｂが一定幅を有するように形成した例について説明したが、その場合に限らず、抵抗素子２ｃ付近になるほど徐々にその幅を狭くするテーパ状に、伝送線路３，３ａ，３ｂの少なくともいずれか１つを形成するようにしてもよい。この場合には、抵抗素子の抵抗値Ｚｏを、より高い値に変換することができる。このように、伝送線路の幅をテーパ状にして可変にすることにより、簡単な設計変更で、抵抗値の変換率を変更することができる。また、伝送線路の幅ではなく、厚みを可変にするようにしてもよい。さらに、テーパ状のように徐々に幅または厚みを変化させずに、階段状に変化させるようにしてもよい。
【００２５】
また、伝送線路３，３ａ，３ｂに、先端開放スタブあるいは先端短絡スタブを適宜接続するようにしてもよい。
【符号の説明】
【００２６】
１，１１  誘電体基板、２ａ，２ｂ，２ｃ  薄膜抵抗素子、３，３ａ，３ｂ  伝送線路、４  スルーホール、５  入力端子、１２ａ，１２ｂ  抵抗素子、１３  導体パターン、１４  接地回路、１５  接地導体。
【図１】
2011003770.tif 000003
【図２】
2011003770.tif 000004
【図３】
2011003770.tif 000005
【図４】
2011003770.tif 000006
【図５】
2011003770.tif 000007