(57)【要約】【課題】映像信号の段階数を超える階調数で階調制御を行うことができる表示装置の駆動方法を提供する。【解決手段】駆動回路及び電流駆動型の発光部を有する表示素子を備えており、駆動回路は、駆動トランジスタ、及び、容量部を少なくとも備えている表示装置の駆動方法であって、駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、映像信号をゲート電極に印加する書込み処理を行い、次いで、ゲート電極を浮遊状態とすることによって、ソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が発光部に流れて発光部が発光する工程を備えており、書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて発光部が発光する輝度を制御する。【選択図】  図１２
2011170245.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向と第２の方向とに２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、映像信号を駆動トランジスタのゲート電極に印加する書込み処理を行い、次いで、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御する表示装置の駆動方法。
【請求項２】
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース／ドレイン領域とゲート電極に接続されており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース／ドレイン領域の電位が変化することによって、容量部に保持される電圧の値が調整される請求項１に記載の表示装置の駆動方法。
【請求項３】
表示装置は、更に、第１の方向に延びる複数の走査線と、第２の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース／ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から映像信号を駆動トランジスタのゲート電極に印加した後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする請求項１又は請求項２に記載の表示装置の駆動方法。
【請求項４】
走査線からの走査信号によって書込みトランジスタが導通状態とされている間に映像信号のデータ線への供給を開始し、
書込み処理における映像信号を駆動トランジスタのゲート電極に印加する期間の長さを、映像信号のデータ線への供給の開始時期を変えることによって調整する請求項３に記載の表示装置の駆動方法。
【請求項５】
走査線からの走査信号によって書込みトランジスタが導通状態とされる前、若しくは、走査線からの走査信号によって書込みトランジスタが導通状態とされている間に映像信号のデータ線への供給を開始すると共に、映像信号のデータ線への供給の開始後走査信号が終了するまでの間に映像信号のデータ線への供給を停止する停止期間を設け、
書込み処理における映像信号を駆動トランジスタのゲート電極に印加する期間の長さを、停止期間の長さを変えることによって調整する請求項３に記載の表示装置の駆動方法。
【請求項６】
表示装置は、更に、第１の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース／ドレイン領域は給電線に接続されており、給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加する請求項１に記載の表示装置の駆動方法。
【請求項７】
書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース／ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタの他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う請求項１に記載の表示装置の駆動方法。
【請求項８】
表示装置は、更に、第１の方向に延びる複数の走査線と、第２の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース／ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から映像信号と基準電圧を駆動トランジスタのゲート電極に印加する請求項７に記載の表示装置の駆動方法。
【請求項９】
表示装置は、更に、第１の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース／ドレイン領域は給電線に接続されており、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース／ドレイン領域に印加する請求項７又は請求項８に記載の表示装置の駆動方法。
【請求項１０】
信号出力回路、走査回路及び電源部、並びに、
第１の方向と第２の方向とに２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、信号出力回路の動作に基づいて映像信号が駆動トランジスタのゲート電極に印加されて書込み処理が行われ、次いで、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
書込み処理において、映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整されることによって、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度が制御される表示装置。
【請求項１１】
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、映像信号を駆動トランジスタのゲート電極に印加する書込み処理を行い、次いで、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御する表示素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。より詳しくは、駆動回路及び電流駆動型の発光部を有する表示素子を備えた表示装置とその駆動方法、並びに、駆動回路及び電流駆動型の発光部を有する表示素子の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、電流駆動型の発光部を有する表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される、電流駆動型の発光部を有する表示素子にあっては、発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
特開２００７−３１０３１１号公報（特許文献１）の図３Ｂには、発光素子(発光部）３Ｄと、サンプリング用トランジスタ（書込みトランジスタ）３Ａと、駆動用トランジスタ（駆動トランジスタ）３Ｂと、保持容量（容量部）３Ｃとから構成されている画素回路（表示素子）１０１が開示されており、また、図３Ａには、画素回路１０１を備えた表示装置が開示されている。表示装置は、画素回路１０１から成る行毎に配された走査線ＷＳＬと、画素回路１０１から成る列毎に配された信号線（データ線）ＤＴＬとを備えている。走査線ＷＳＬには、主スキャナ（走査回路）１０４から制御信号（走査信号）が供給され、信号線ＤＴＬには、信号セレクタ（信号出力回路）１０３から映像信号や各種の基準電圧が供給される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示すような従来の表示装置にあっては、データ線に供給する映像信号の値を制御することによって、表示素子の輝度の制御（階調制御）を行う。例えば、階調を０から２５５として制御を行う場合、換言すれば、階調数２５６として８ビット制御を行う場合には、２8段階で値が変化する映像信号をデータ線に供給する必要がある。このように、映像信号の段階数によって階調数は制限される。
【０００７】
従って、本発明の目的は、映像信号の段階数を超える階調数で階調制御を行うことができる、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本発明の表示装置の駆動方法は、
第１の方向と第２の方向とに２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、映像信号を駆動トランジスタのゲート電極に印加する書込み処理を行い、次いで、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御する。
【０００９】
上記の目的を達成するための本発明の表示装置は、
信号出力回路、走査回路及び電源部、並びに、
第１の方向と第２の方向とに２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、信号出力回路の動作に基づいて映像信号が駆動トランジスタのゲート電極に印加されて書込み処理が行われ、次いで、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
書込み処理において、映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整されることによって、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度が制御される。
【００１０】
上記の目的を達成するための本発明の表示素子の駆動方法は、
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース／ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、映像信号を駆動トランジスタのゲート電極に印加する書込み処理を行い、次いで、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御する。
【発明の効果】
【００１１】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、書込み処理において、映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整することによって、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御する。即ち、映像信号の値に加えて、更に、映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値によって輝度を制御する。これにより、映像信号の段階数を超える階調数の階調制御を行うことができる。また、本発明の表示装置にあっては、映像信号の段階数を超える階調数の階調制御が行われるので、良好な画質の画像を表示することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施例１及び実施例２の表示装置の概念図である。
【図２】図２は、駆動回路を含む表示素子の等価回路図である。
【図３】図３は、信号出力回路の１チャンネル分の模式的なブロック図である。
【図４】図４は、表示装置の一部分の模式的な一部断面図である。
【図５】図５は、実施例１の表示装置の駆動方法における第（ｎ，ｍ）番目の表示素子の動作を説明するためのタイミングチャートの模式図である。
【図６】図６の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通態等を模式的に示す図である。
【図７】図７の（Ａ）乃至（Ｆ）は、図６の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図８】図８の（Ａ）及び（Ｂ）は、図７の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図９】図９は、データ線への映像信号の供給開始時期を変えたときの動作を説明するためのタイミングチャートの模式図である。
【図１０】図１０は、図５に示す［期間−ＴＰ（２）7］内において映像信号の値と駆動トランジスタのゲート電極に映像信号を印加する期間の長さの値とを変えたときの、第２ノードの電位変化と駆動トランジスタのゲート−ソース間電圧の変化を説明するための模式的なグラフである。
【図１１】図１１は、図５に示す［期間−ＴＰ（２）7］内において映像信号の値と駆動トランジスタのゲート電極に映像信号を印加する期間の長さの値とを変えたときの、［期間−ＴＰ（２）8］において発光部に流れるドレイン電流の変化を説明するための模式的なグラフである。
【図１２】図１２は、実施例１の駆動方法におけるドレイン電流の調整範囲を説明するための模式的なグラフである。
【図１３】図１３は、記憶装置に記憶されているデータを説明するための表である。
【図１４】図１４は、実施例２の表示装置の駆動方法における第（ｎ，ｍ）番目の表示素子の動作を説明するためのタイミングチャートの模式図である。
【図１５】図１５は、データ線への映像信号の停止期間を変えたときの動作を説明するためのタイミングチャートの模式図である。
【図１６】図１６の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図１７】図１７は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明
２．実施例１
３．実施例２
【００１４】
［本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明］
本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法にあっては、映像信号の値は、少なくとも２段階でその値が変化する構成とすればよい。デジタル制御を行うといった観点からは、２，４，８，１６，３２・・・といった２の冪乗で表される段階で映像信号の値が変化するといった構成が好ましい。
【００１５】
例えば８ビットの階調制御を行うとき、内部処理を８ビットを超える制御で行う構成とすることができる。一例として、内部処理を１０ビット制御とし、映像信号の値の制御に例えば２乃至６ビットを割り当て、書込み処理において映像信号を駆動トランジスタのゲート電極に印加する期間の長さの制御に残りのビットを割り当てると共に、０〜２５５階調の表示に好適な映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値の組み合わせを、１０２４通りの組み合わせから適宜選択するといった構成とすることができる。８ビットを超える階調制御を行う場合においても同様である。
【００１６】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース／ドレイン領域とゲート電極に接続されており、
書込み処理において、映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、映像信号の値と映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース／ドレイン領域の電位が変化することによって、容量部に保持される電圧の値が調整される構成とすることができる。また、本発明の表示装置においても同様の構成とすることができる。
【００１７】
上述した好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第１の方向に延びる複数の走査線と、第２の方向に延びる複数のデータ線とを備えており、駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース／ドレイン領域とを有する書込みトランジスタを更に備えている構成とすることができる。そして、本発明の表示装置の駆動方法にあっては、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から映像信号を駆動トランジスタのゲート電極に印加した後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする構成とすることができる。また、本発明の表示装置にあっては、走査線からの走査信号によって書込みトランジスタが導通状態とされ、データ線から映像信号が駆動トランジスタのゲート電極に印加された後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極が浮遊状態とされる構成とすることができる。
【００１８】
この場合において、本発明の表示装置の駆動方法にあっては、走査線からの走査信号によって書込みトランジスタが導通状態とされている間に映像信号のデータ線への供給を開始し、書込み処理における映像信号を駆動トランジスタのゲート電極に印加する期間の長さを、映像信号のデータ線への供給の開始時期を変えることによって調整する構成とすることができる。同様に、本発明の表示装置にあっては、書込み処理における映像信号が駆動トランジスタのゲート電極に印加する期間の長さが、映像信号のデータ線への供給の開始時期が変わることによって調整される構成とすることができる。あるいは又、本発明の表示装置の駆動方法にあっては、走査線からの走査信号によって書込みトランジスタが導通状態とされる前、若しくは、走査線からの走査信号によって書込みトランジスタが導通状態とされている間に映像信号のデータ線への供給を開始すると共に、映像信号のデータ線への供給の開始後走査信号が終了するまでの間に映像信号のデータ線への供給を停止する停止期間を設け、書込み処理における映像信号を駆動トランジスタのゲート電極に印加する期間の長さを、停止期間の長さを変えることによって調整する構成とすることができる。同様に、本発明の表示装置にあっては、書込み処理における映像信号を駆動トランジスタのゲート電極に印加する期間の長さが、停止期間の長さが変わることによって調整される構成とすることができる。
【００１９】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第１の方向に延びる複数の給電線を備えており、駆動トランジスタの一方のソース／ドレイン領域は給電線に接続されている構成とすることができる。そして、上述した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加する構成とすることができる。同様に、上述した好ましい構成を含む本発明の表示装置にあっては、給電線から駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加される構成とすることができる。
【００２０】
上述した各種の好ましい構成を含む、本発明の表示装置の駆動方法、あるいは、本発明の表示素子の駆動方法にあっては、書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース／ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタの他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う構成とすることができる。同様に、上述した各種の好ましい構成を含む本発明の表示装置にあっては、初期化や閾値電圧キャンセル処理が行われる構成とすることができる。
【００２１】
上述した初期化と閾値電圧キャンセル処理を行う表示装置の駆動方法にあっては、表示装置が上述した複数の走査線と複数のデータ線とを備え、駆動回路が上述した書込みトランジスタを備えている場合には、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から映像信号と基準電圧を駆動トランジスタのゲート電極に印加する構成とすることができる。そして、表示装置が上述した複数の給電線を備えており、駆動トランジスタの一方のソース／ドレイン領域は給電線に接続されている場合には、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース／ドレイン領域に印加する構成とすることができる。上述した各種の好ましい構成を含む本発明の表示装置において初期化や閾値電圧キャンセル処理が行われる場合においても、データ線から映像信号と基準電圧が駆動トランジスタのゲート電極に印加される構成とすることができるし、給電線から駆動電圧と初期化電圧が駆動トランジスタの一方のソース／ドレイン領域に印加される構成とすることができる。
【００２２】
閾値電圧キャンセル処理によって、駆動トランジスタの他方のソース／ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタは非導通状態となる。一方、駆動トランジスタの他方のソース／ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達しない場合には、駆動トランジスタは非導通状態とはならない。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタが非導通状態となることを要しない。
【００２３】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置（以下、これらを総称して、単に、本発明の表示装置と呼ぶ場合がある）は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００２４】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００２５】
本発明の表示装置を構成する表示素子、あるいは、本発明の表示素子の駆動方法に用いられる表示素子（以下、これらを総称して、単に、本発明の表示素子と呼ぶ場合がある）にあっては、電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、いわゆる上面発光型であってもよいし、下面発光型であってもよい。有機エレクトロルミネッセンス発光部は、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００２６】
表示装置にあっては、走査線、データ線、給電線等の各種の配線は、周知の構成や構造とすることができる。また、電源部、走査回路、及び、信号出力回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【００２７】
駆動回路を構成するトランジスタとして、例えば、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域となる一方のソース／ドレイン領域にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、ｐチャネル型の薄膜トランジスタを用いてもよい。
【００２８】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部の一端（発光部に備えられたアノード電極等）に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００２９】
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有するプラスチック材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
【００３０】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。
【００３１】
本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００３２】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【実施例１】
【００３３】
実施例１は、本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。
【００３４】
実施例１の表示装置の概念図を図１に示し、駆動回路１１を含む表示素子１０の等価回路図を図２に示す。図１や図２に示すように、実施例１の表示装置は、信号出力回路１０２、走査回路１０１及び電源部１００、並びに、２次元マトリクス状に配列され、それぞれが駆動回路１１及び電流駆動型の発光部ＥＬＰを有する表示素子１０を備えている。
【００３５】
表示素子１０は、第１の方向（図１においてＸ方向、以下、行方向と呼ぶ場合がある）にＮ個、第２の方向（図１においてＹ方向、以下、列方向と呼ぶ場合がある）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列されている。表示素子１０の行数はＭであり、各行を構成する表示素子１０の数はＮである。尚、図１においては、３×３個の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００３６】
表示装置は、更に、走査回路１０１に接続され、第１の方向に延びる複数（Ｍ本）の走査線ＳＣＬ、信号出力回路１０２に接続され、第２の方向に延びる複数（Ｎ本）のデータ線ＤＴＬ、及び、電源部１００に接続され、第１の方向に延びる複数（Ｍ本）の給電線ＰＳ１を備えている。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子１０は、第ｍ番目の走査線ＳＣＬm、及び、第ｍ番目の給電線ＰＳ１mに接続されており、１つの表示素子行を構成する。また、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０は、第ｎ番目のデータ線ＤＴＬnに接続されている。
【００３７】
図２に示すように、駆動回路１１は、ゲート電極とソース／ドレイン領域とを有する駆動トランジスタＴＲD、及び、容量部Ｃ1を少なくとも備えており、駆動トランジスタＴＲDのソース／ドレイン領域を介して発光部ＥＬＰに電流が流れる。後で図４を参照して詳しく説明するが、表示素子１０は、駆動回路１１と、この駆動回路１１に接続された発光部ＥＬＰとが積層された構造を有する。発光部ＥＬＰは有機エレクトロルミネッセンス発光部から成る。
【００３８】
駆動回路１１は、駆動トランジスタＴＲDに加えて、更に、書込みトランジスタＴＲWを備えている。駆動トランジスタＴＲDと書込みトランジスタＴＲWは、ｎチャネル型のＴＦＴから成る。尚、例えば書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成とすることもできる。また、駆動回路１１は、例えば後述する図１７に示すように、更に別のトランジスタを備えていてもよい。
【００３９】
容量部Ｃ1は、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。この場合の「ソース領域」とは、発光部ＥＬＰが発光するときに「ソース領域」として働く側のソース／ドレイン領域を意味する。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域（図２において給電線ＰＳ１に接続されている側）はドレイン領域として働き、他方のソース／ドレイン領域（発光部ＥＬＰの一端、具体的には、アノード電極に接続されている側）はソース領域として働く。容量部Ｃ1を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタＴＲDの他方のソース／ドレイン領域とゲート電極に接続されている。
【００４０】
書込みトランジスタＴＲWは、走査線ＳＣＬに接続されたゲート電極と、データ線ＤＴＬに接続された一方のソース／ドレイン領域と、駆動トランジスタＴＲDのゲート電極に接続された他方のソース／ドレイン領域とを有する。
【００４１】
駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域と容量部Ｃ1の他方の電極とが接続された、第１ノードＮＤ1を構成する。駆動トランジスタＴＲDの他方のソース／ドレイン領域は、容量部Ｃ1の一方の電極と発光部ＥＬＰのアノード電極とが接続された、第２ノードＮＤ2を構成する。
【００４２】
発光部ＥＬＰの他端（具体的には、カソード電極）は、第２の給電線ＰＳ２に接続されている。図１に示すように、第２の給電線ＰＳ２は、全ての表示素子１０において共通である。
【００４３】
発光部ＥＬＰのカソード電極には、第２の給電線ＰＳ２から、後述する所定の電圧ＶCatが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００４４】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。電源部１００及び走査回路１０１の構成や構造は、周知の構成や構造とすることができる。信号出力回路１０２の構成については後述する。
【００４５】
ここで、駆動トランジスタＴＲDは、表示素子１０の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。上述したように、表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ソース領域に対するゲート電極の電圧
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００４６】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００４７】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００４８】
書込みトランジスタＴＲWの導通状態／非導通状態は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの走査信号、具体的には、走査回路１０１からの走査信号によって制御される。
【００４９】
書込みトランジスタＴＲWの一方のソース／ドレイン領域には、データ線ＤＴＬから、信号出力回路１０２の動作に基づいて種々の信号や電圧が印加される。具体的には、信号出力回路１０２から、後述する映像信号ＶSigと所定の基準電圧ＶOfsが印加される。尚、映像信号ＶSigや基準電圧ＶOfsに加えて更に別の電圧が印加されるといった構成であってもよい。
【００５０】
図１に示すように、信号出力回路１０２は、映像信号ＶSigを生成する映像信号生成部１０２Ａ、基準電圧ＶOfsを生成する基準電圧生成部１０２Ｂ、映像信号生成部１０２Ａと基準電圧生成部１０２Ｂをデータ線ＤＴＬに接続するためのスイッチＳＷ1，ＳＷ2を有する信号切替部１０２Ｃ、映像信号生成部１０２Ａと信号切替部１０２Ｃの動作を制御するセレクタ１０２Ｄ、種々のパルスを発生するパルス発生回路１０２Ｅ、及び、後述する図１３に示すデータが記憶されている記憶装置（メモリ）１０２Ｆを備えている。尚、信号出力回路１０２の構成は例示であり、これに限るものではない。
【００５１】
表示装置は行単位で線順次走査され、各水平走査期間にあっては、図１に示す信号切替部１０２ＣにおけるスイッチＳＷ1が先ず導通状態とされる（スイッチＳＷ2は非導通状態）。その後、スイッチＳＷ1が非導通状態とされ、スイッチＳＷ2が非導通状態から導通状態に切り替えられる。実施例１では、外部から供給される、例えば８ビットに離散化された入力信号の値（最大２５５）に応じて、映像信号ＶSigの値が選択され且つスイッチＳＷ2を非導通状態から導通状態に切り替えるタイミングが制御されることによって、発光部ＥＬＰが発光する輝度が制御される。
【００５２】
図３は、信号出力回路１０２の１チャンネル分の模式的なブロック図である。パルス発生回路１０２Ｅには、例えば図示せぬ制御部から、水平走査期間の始期の基準となる水平同期信号ＨSyncや、基準クロックＣＬＫが供給される。パルス発生回路１０２Ｅは、水平同期信号ＨSync及び基準クロックＣＬＫに基づいて、水平同期信号ＨSyncの始期からの例えば立ち上がり時期を異にする種々のパルスを発生する。
【００５３】
セレクタ１０２Ｄは、外部から入力される入力信号の値に基づいて記憶装置１０２Ｆに記憶されているデータを参照する。そして、セレクタ１０２Ｄは、参照したデータに基づいて、映像信号ＶSigの値を選択する選択信号を映像信号生成部１０２Ａに供給すると共に、パルス発生回路１０２Ｅが生成する種々のパルスから適宜パルスを選択して、切替信号として信号切替部１０２Ｃに供給する。データ線ＤＴＬには、水平走査期間において、先ず基準電圧ＶOfsが供給され、次いで、切替信号に応じて、基準電圧ＶOfsに替えて映像信号ＶSigが供給される。
【００５４】
図４に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図４においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００５５】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８（給電線ＰＳ１に対応する）に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９（第２の給電線ＰＳ２に対応する）に接続されている。
【００５６】
図４等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、例えば外部の回路との結線を行い、表示装置を得ることができる。
【００５７】
実施例１の表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、行方向と列方向とに２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００５８】
次いで、実施例１の表示装置の駆動方法、及び、実施例１の表示装置を用いた表示素子の駆動方法（以下、単に、実施例１の駆動方法と略称する。後述する実施例２においても同様である。）について説明する。表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。表示フレームレートをＦＲ（回／秒）とする。第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、第１の方向に沿って配されたＮ個の表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置を行単位で線順次走査するときの１行当たりの走査期間、より具体的には、１水平走査期間（所謂１Ｈ）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
【００５９】
第ｍ行、第ｎ列目に位置する表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。第ｍ行目に配列された各表示素子１０に対応する水平走査期間（以下、第ｍ番目の水平走査期間Ｈmと呼ぶ場合がある）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理）が行われる。尚、書込み処理は、第ｍ番目の水平走査期間Ｈm内に行われる。
【００６０】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６１】
ＶSig  ：映像信号
・・・１ボルト〜８ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）に印加する基準電圧
・・・０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の
電位を初期化するための初期化電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・４ボルト
【００６２】
実施例１においては、映像信号ＶSigはＰ段階（但し、Ｐは２以上の自然数）で値が変化するとし、映像信号ＶSigを印加する期間の長さは、Ｑ段階（但し、Ｑは３以上の自然数）でその値が変化するとして説明する。
【００６３】
第ｐ段階（但し、ｐ＝１，２・・・，Ｐ）の映像信号ＶSigであることを明示する場合には、映像信号ＶSig[p]と表す。また、ＶSig[1]は１ボルト、ＶSig[P]は８ボルトであり、「ｐ」の値に応じて映像信号ＶSig[p]の値は線形に変化するとする。
【００６４】
図５は、実施例１の駆動方法における第（ｎ，ｍ）番目の表示素子１０の動作を説明するためのタイミングチャートである。実施例１の駆動方法における駆動回路１１を構成する各トランジスタの導通状態／非導通状態等を模式的に図６の（Ａ）乃至（Ｆ）、図７の（Ａ）乃至（Ｆ）、並びに、図８の（Ａ）及び（Ｂ）に示す。
【００６５】
図５に示すように、各水平走査期間において、信号出力回路１０２から、基準電圧ＶOfs、映像信号ＶSigをデータ線ＤＴＬnに順次供給する。より具体的には、現表示フレームにおける第ｍ番目の水平走査期間Ｈmに対応して、データ線ＤＴＬnには、先ず基準電圧ＶOfsが印加され、次いで、基準電圧ＶOfsに替えて第（ｎ，ｍ）番目の副画素に対応する映像信号ＶSig（便宜のため、ＶSig_mと表す場合がある。他の映像信号においても同様である。）が印加される。同様に、第（ｍ＋１）番目の水平走査期間Ｈm+1に対応して、データ線ＤＴＬnには、基準電圧ＶOfsが印加され、次いで、基準電圧ＶOfsに替えて第（ｎ，ｍ＋１）番目の副画素に対応する映像信号ＶSig_m+1が印加される。
【００６６】
実施例１において、各水平走査期間の前半においてデータ線ＤＴＬnに基準電圧ＶOfsを供給する期間の長さは、表示すべき画像の輝度に応じて変化するが、設計上定められた所定の一定期間（以下、基準電圧期間と呼ぶ場合がある）の長さより短くなることはない。図５に示す［期間−ＴＰ（２）1］、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）5］における始期と終期とは、基準電圧期間の始期と終期とに一致するように設定されている。
【００６７】
実施例１の表示装置にあっては、電源部１００の動作に基づいて所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加された状態で、信号出力回路１０２の動作に基づいて駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加されて書込み処理が行われる。そして、走査回路１０１の動作に基づいて駆動トランジスタＴＲDのゲート電極が浮遊状態とされることによって、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧を保持するための容量部Ｃ1に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタＴＲDを介して発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【００６８】
具体的には、実施例１の駆動方法にあっては、図５に示す［期間−ＴＰ（２）7］において、所定の駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する書込み処理を行う。そして、［期間−ＴＰ（２）8］において、駆動トランジスタＴＲDのゲート電極を浮遊状態とすることによって、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧を保持するための容量部Ｃ1に書込み処理によって保持された電圧の値に応じた電流が、駆動トランジスタＴＲDを介して発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【００６９】
説明の都合上、先ず、第ｍ番目の水平走査期間Ｈmに包含される［期間−ＴＰ（２）5］乃至［期間−ＴＰ（２）7］の動作と、［期間−ＴＰ（２）8］の動作について説明する。図５に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）8］の動作全般の詳細については後述する。
【００７０】
［期間−ＴＰ（２）5］（図５、図７の（Ｂ）及び（Ｃ）参照）
後ほど詳しく説明するが、この［期間−ＴＰ（２）5］においては、信号出力回路１０２からデータ線ＤＴＬnに基準電圧ＶOfsが供給されている。駆動トランジスタＴＲDの他方のソース／ドレイン領域には、電源部１００の動作に基づいて給電線ＰＳ１から駆動電圧ＶCC-Hが印加されている。後述する閾値電圧キャンセル処理によって、第２ノードＮＤ2の電位は、（ＶOfs−Ｖth）となる。駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、［期間−ＴＰ（２）5］の終期において、走査回路１０１の動作に基づいて、走査線ＳＣＬからの走査信号が終了して書込みトランジスタＴＲWが導通状態から非導通状態となる。
【００７１】
［期間−ＴＰ（２）6］（図５、図７の（Ｄ）参照）
書込みトランジスタＴＲWの非導通状態をこの期間の間維持する。基準電圧期間の経過後であるが、実施例１では、引き続きデータ線ＤＴＬnに基準電圧ＶOfsが供給される。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。
【００７２】
［期間−ＴＰ（２）7］（図５、図７の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）7］内において、電源部１００の動作に基づいて給電線ＰＳ１から駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、走査回路１０１の動作に基づいて走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWを導通状態とし、信号出力回路１０２の動作に基づいてデータ線ＤＴＬnから映像信号ＶSig_mを駆動トランジスタＴＲDのゲート電極に印加する書込み処理を行う。
【００７３】
そして、実施例１の駆動方法にあっては、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWが導通状態とされている間に映像信号ＶSig_mのデータ線ＤＴＬnへの供給を開始し、書込み処理における駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する期間の長さを、映像信号ＶSig_mのデータ線ＤＴＬnへの供給の開始時期を変えることによって調整する。
【００７４】
［期間−ＴＰ（２）7］の始期において、走査回路１０１の動作に基づいて、書込みトランジスタＴＲWを非導通状態から導通状態とする。［期間−ＴＰ（２）7］の前部分においては、引き続きデータ線ＤＴＬnに基準電圧ＶOfsが供給されている。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（図７の（Ｅ））。
【００７５】
その後、信号出力回路１０２の動作に基づいて、映像信号ＶSig_mのデータ線ＤＴＬnへの供給を開始する。駆動トランジスタＴＲDの一方のソース／ドレイン領域に給電線ＰＳ１から駆動電圧ＶCC-Hを印加した状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する。駆動トランジスタＴＲDのゲート−ソース間電圧が閾値電圧Ｖthを超えるので、駆動トランジスタＴＲDは導通状態となる。
【００７６】
このため、書込み処理において、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加しているときに駆動トランジスタＴＲDに電流が流れ、映像信号ＶSig_mの値と映像信号ＶSig_mを駆動トランジスタＴＲDのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位が変化（上昇）する（図７の（Ｆ））。第２ノードＮＤ2における電位の上昇量（電位補正値）をΔＶ（ｔ0）と表す。
【００７７】
ここで、データ線ＤＴＬnへの映像信号ＶSig_mの供給開始時期を変えたときの、電位補正値ΔＶ（ｔ0）の変化について説明する。図９は、データ線ＤＴＬnへの映像信号ＶSig_mの供給開始時期を変えたときの動作を説明するためのタイミングチャートの模式図である。
【００７８】
図９に示すように、電位補正値ΔＶ（ｔ0）は、［期間−ＴＰ（２）7］内における映像信号ＶSig_mのデータ線ＤＴＬnへの供給の開始時期を早めることによって、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する期間が長くなるほど、大きくなる。従って、［期間−ＴＰ（２）7］内における映像信号ＶSig_mのデータ線ＤＴＬnへの供給の開始時期を変えることによって、電位補正値ΔＶ（ｔ0）の値を調整することができる。
【００７９】
このように、図５に示す書込み処理を行う期間の長さ「ｔ0」の値が大きくなるほど、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位が変化（上昇）する。書込み処理後における第２ノードＮＤ2の電位は、（ＶOfs−Ｖth＋ΔＶ（ｔ0））となる。そして、書込み処理によって、容量部Ｃ1に、ＶSig_m−（ＶOfs−Ｖth＋ΔＶ（ｔ0））といった電圧が保持される。
【００８０】
［期間−ＴＰ（２）8］（図５、図８の（Ａ）及び（Ｂ）参照）
［期間−ＴＰ（２）7］の終期において、走査線ＳＣＬからの走査信号が終了して書込みトランジスタＴＲWが非導通状態となる。この［期間−ＴＰ（２）8］においては、駆動トランジスタＴＲDのゲート電極とデータ線ＤＴＬnとが電気的に切り離されるので、駆動トランジスタＴＲDのゲート電極は浮遊状態となる。容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する（図８の（Ａ））。そして、容量部Ｃ1に保持された電圧の値に応じて、駆動トランジスタＴＲDを介して電流が発光部ＥＬＰに流れて発光部ＥＬＰが発光する（図８の（Ｂ））。
【００８１】
上述したように、表示素子１０にあっては、書込み処理によって容量部Ｃ1に、ＶSig_m−（ＶOfs−Ｖth＋ΔＶ（ｔ0））といった電圧が保持されている。この電圧は、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧Ｖgsに相当するので、駆動トランジスタＴＲDを介して後述する式（５）で与えられるドレイン電流Ｉdsが発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【００８２】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ（ｔ0））2    （５）
【００８３】
この式（５）から明らかなように、ドレイン電流Ｉdsの値は、映像信号ＶSig_mの値が大きいほど大きくなる。一方、ドレイン電流Ｉdsの値は、電位補正値ΔＶ（ｔ0）が大きいほど小さくなる。そして、発光部ＥＬＰの発光する輝度は、定性的には、ドレイン電流Ｉdsの値に比例する。従って、発光部ＥＬＰの発光する輝度を、映像信号ＶSig_mの値と、電位補正値ΔＶ（ｔ0）との値に基づいて制御することができる。
【００８４】
そして、［期間−ＴＰ（２）7]内において映像信号ＶSig_mのデータ線ＤＴＬnへの供給の開始時期を変えることによってΔＶ（ｔ0）の値が調整されるので、発光部ＥＬＰの輝度を制御することができる。
【００８５】
以上説明したように、映像信号ＶSigの値とは独立して、ΔＶ（ｔ0）の値を変えることによっても、異なる階調で発光部ＥＬＰを発光させることができる。そして、映像信号ＶSig[1]乃至ＶSig[P]のいずれの映像信号を印加する場合においても上述した動作を行うことができるので、映像信号ＶSigの段階数を超える階調数の階調制御を行うことができる。以上説明したように、書込み処理において、映像信号ＶSigを駆動トランジスタＴＲDのゲート電極に印加する期間の長さを調整し、以て、映像信号ＶSigの値と映像信号ＶSigを駆動トランジスタＴＲDのゲート電極に印加する期間の長さの値に基づいて、発光部が発光する輝度を制御することができる。
【００８６】
図１０、図１１、図１２及び図１３を参照して、発光部ＥＬＰの階調制御について更に詳しく説明する。
【００８７】
図１０は、図５に示す［期間−ＴＰ（２）7］内において映像信号ＶSigの値と駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間の長さの値とを変えたときの、第２ノードＮＤ2の電位変化と駆動トランジスタＴＲDのゲート−ソース間電圧の変化を説明するための模式的なグラフである。具体的には、図１０では、映像信号ＶSig[1]，ＶSig[2]，ＶSig[p-1]，ＶSig[p]，ＶSig[p+1]，ＶSig[P]を印加するときの様子を示した。
【００８８】
［期間−ＴＰ（２）7］において、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加するとき、第１ノードＮＤ1の電圧はＶSigとなり一定である。一方、第２ノードＮＤ2の電位は、当初、ＶOfs−Ｖth（実施例１では−３ボルト）である。
【００８９】
［期間−ＴＰ（２）7］において、映像信号ＶSigとして例えばＶSig[P]（８ボルト）を印加する場合、映像信号ＶSig[P]を印加した直後は、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧Ｖgsは１１ボルトである。従って、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加した直後に駆動トランジスタＴＲDに流れるドレイン電流Ｉdsの値は、上述した式（１）においてＶgsを１１ボルトとした値となる。
【００９０】
そして、上述したドレイン電流Ｉdsによる電荷が第２ノードＮＤ2に流れ込むことにより、第２ノードＮＤ2の電位は上昇する。一方、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧Ｖgsの値は、第２ノードＮＤ2の電位の上昇に伴い減少する。従って、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間が長くなるほど、駆動トランジスタＴＲDに流れるドレイン電流Ｉdsの値は減少し、第２ノードＮＤ2の電位の上昇も緩やかとなる。結果として、図１０に示すように、映像信号ＶSig[P]を印加するときの第２ノードＮＤ2の電位は、上に凸の略双曲線状に変化し、ソース領域に対するゲート電極の電圧Ｖgsは、下に凸の略双曲線状に変化する。
【００９１】
ＶSig[P]以外の値の映像信号ＶSigを印加する場合にも、第２ノードＮＤ2の電位やソース領域に対するゲート電極の電圧Ｖgsは、基本的に上述したと同様の挙動を示す。但し、相対的に映像信号ＶSigの値が小さくなるほど、映像信号ＶSigを印加した直後のソース領域に対するゲート電極の電圧Ｖgsは小さくなり、第２ノードＮＤ2の電位の上昇も緩やかとなる。結果として、ＶSig[p]を印加するときのＶgsのグラフに対して、ＶSig[p+1]を印加するときのＶgsのグラフは上に位置し、ＶSig[p-1]を印加するときのＶgsのグラフは下に位置するといった配置となる。そして、「ｐ」の値が小さくなるほど、Ｖgsのグラフは直線状に近づく。
【００９２】
図１１は、図５に示す［期間−ＴＰ（２）7］内において映像信号ＶSigの値と駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間の長さの値とを変えたときの、［期間−ＴＰ（２）8］において発光部ＥＬＰに流れるドレイン電流の変化を説明するための模式的なグラフである。
【００９３】
［期間−ＴＰ（２）8］において駆動トランジスタＴＲDに流れるドレイン電流Ｉdsは、書込み処理において容量部Ｃ1に保持されたソース領域に対するゲート電極の電圧Ｖgsの値に応じて定まる。従って、図１１に示すように、［期間−ＴＰ（２）8］において駆動トランジスタＴＲDに流れる電流の値は、［期間−ＴＰ（２）7］において映像信号ＶSig[P]を印加する場合において「ｔ0＝０」としたときが最大となり、「ｔ0」が増加するにつれて減少する。図１１においては、ドレイン電流Ｉdsの値を、［期間−ＴＰ（２）7］において映像信号ＶSig[P]を印加する場合において「ｔ0＝０」のときを基準として正規化して表示した。尚、値を正規化したので、電流の単位は表示していない。
【００９４】
ここで、後述する図１２に示すように、表示装置の設計上、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間の最大長さと最小長さとが、或る値「ｔB」と或る値「ｔW」であるとする。実施例１においては、「ｔW」と「ｔB」の間を（Ｑ−１）個に分割する。図１２には等分割した例を記載したが、分割は必ずしも等分割である必要はない。例えば、階調制御における非線形性を解消するような条件を満たすように分割するといったこともできる。
【００９５】
図１２は、実施例１の駆動方法におけるドレイン電流の調整範囲を説明するための模式的な模式的なグラフである。
【００９６】
図１２に示すように、映像信号ＶSigを印加する期間の長さは、Ｔ（１）乃至Ｔ（Ｑ）までのＱ個に離散化されている。尚、Ｔ（１）＝ｔBであり、Ｔ（Ｑ）＝ｔWである。映像信号がＶSig[p]であるときのドレイン電流のグラフと、映像信号ＶSig[p]を印加する期間の長さＴ（ｑ）（但し、ｑ＝１，２・・・，Ｑ）との交点をＤ（ｐ，ｑ）と表し、Ｄ（ｐ，ｑ）に対応するドレイン電流値をｉＤ（ｐ，ｑ）と表す。換言すれば、Ｄ（ｐ，ｑ）＝（Ｔ（ｑ），ｉＤ（ｐ，ｑ））である。
【００９７】
図１２から明らかなように、Ｄ（１,１）乃至Ｄ（Ｐ，Ｑ）において、ドレイン電流の最大値は、Ｄ（Ｐ，Ｑ）に対応するｉＤ（Ｐ，Ｑ）であり、ドレイン電流の最小値は、Ｄ（１，１）に対応するｉＤ（１，１）である。そして、Ｄ（ｐ，ｑ）に対応するドレイン電流値ｉＤ（ｐ，ｑ）は、ｐとｑの組み合わせに応じて変化する。云い換えれば、ｐとｑの組み合わせを適宜選択することによって、ｉＤ（１，１）乃至ｉＤ（Ｐ，Ｑ）までの間で、Ｐ×Ｑ通りでドレイン電流値を選択することができる。
【００９８】
そして、図１及び図３に示す記憶装置１０２Ｆには、図１２に示す交点Ｄ（１,１）乃至Ｄ（Ｐ，Ｑ）に基づくデータが記憶されている。図１３は、記憶装置１０２Ｆに記憶されているデータを説明するための表である。
【００９９】
記憶装置１０２Ｆには、輝度レベルの指標ｗ（１，１）乃至ｗ（Ｐ，Ｑ）と、選択する映像信号ＶSigと、映像信号ＶSigを印加する期間の長さＴ（１）乃至Ｔ（Ｑ）とから成るデータが記憶されている。
【０１００】
ここで、輝度レベルの指標は、例えば、最小値が０、最大値が（２u−１）となるように、上述したｉＤ（１，１）乃至ｉＤ（Ｐ，Ｑ）の値を変換したものである。即ち、電流値が最小であるｉＤ（１，１）に対応するｗ（１，１）が０となり、電流値が最大であるｉＤ（Ｐ，Ｑ）に対応するｗ（Ｐ，Ｑ）が（２u−１）となるように数値が変換されている。具体的には、ｗ（ｐ，ｑ）＝（２u−１）×（ｉＤ（ｐ，ｑ）−ｉＤ（１，１））／（ｉＤ（Ｐ，Ｑ）−ｉＤ（１，１））といった式に基づいて値が変換されている。尚、上述した「ｕ」の値は、表示装置の設計に応じて適宜設定することができるが、以下の説明においては、ｕ＝１０であるとする。従って、０≦ｗ（ｐ，ｑ）≦１０２３である。
【０１０１】
図３に示すセレクタ１０２Ｄに８ビットに離散化された入力信号が入力されると、セレクタ１０２Ｄは、記憶装置１０２Ｆのデータを参照して、入力信号の値を４倍した値に最も近いかあるいは等しい或る輝度レベルの指標ｗ（ｐ’，ｑ’）を選択する。そして、指標ｗ（ｐ’，ｑ’）に対応する映像信号ＶSig[p']を生成するように、映像信号生成部１０２Ａに選択信号を供給する。同様に、期間の長さＴ（ｑ’）だけ映像信号ＶSig[q']がゲート電極に印加されるように、パルス発生回路１０２Ｅが発生するパルスを適宜選択し、信号切替部１０２Ｃに切替信号として供給する。この例では、図３に示すパルス発生回路１０２Ｅは、水平同期信号ＨSyncの始期からの例えば立ち上がり時期を異にするＱ種のパルスを発生し、セレクタ１０２Ｄは、入力信号の値に応じて適宜パルスを選択し、信号切替部１０２Ｃに切替信号として供給するといった構成とすればよい。
【０１０２】
以上、階調制御の詳細について説明した。尚、上述の説明では、図１２におけるＴ（１）乃至Ｔ（Ｑ）が、映像信号ＶSigの値に係わらず共通であるとして説明したが、これに限るものではない。映像信号ＶSigの値に応じて、図１２における「ｔW」と「ｔB」の間を（Ｑ−１）個に分割する条件を変えるといった構成とすることもできる。
【０１０３】
次いで、実施例１の駆動方法における第（ｎ，ｍ）番目の表示素子１０の動作の詳細を、図５、図６の（Ａ）乃至（Ｆ）、図７の（Ａ）乃至（Ｆ）、並びに、図８の（Ａ）及び（Ｂ）を参照して詳細に説明する。
【０１０４】
［期間−ＴＰ（２）-1］（図５、図６の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する表示素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉds’が流れており、第（ｎ，ｍ）番目の副画素を構成する表示素子１０の輝度は、係るドレイン電流Ｉds’に対応した値である。ここで、書込みトランジスタＴＲWは非導通状態であり、駆動トランジスタＴＲDは導通状態である。第（ｎ，ｍ）番目の表示素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された表示素子１０の水平走査期間の開始直前まで継続される。
【０１０５】
上述したように、各水平走査期間に対応して、データ線ＤＴＬnには、基準電圧ＶOfsと映像信号ＶSigとが供給される。しかしながら、書込みトランジスタＴＲWは非導通状態であるので、［期間−ＴＰ（２）-1］においてデータ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。後述する［期間−ＴＰ（２）0］においても同様である。
【０１０６】
図５に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）6］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる［期間−ＴＰ（２）7］の直前までの動作期間である。［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）7］において、第（ｎ，ｍ）番目の表示素子１０は原則として非発光状態にある。図５に示すように、［期間−ＴＰ（２）5］、［期間−ＴＰ（２）6］及び［期間−ＴＰ（２）7］は、第ｍ番目の水平走査期間Ｈmに包含される。
【０１０７】
動作の概要を説明する。実施例１においては、［期間−ＴＰ（２）1］において、基準電圧ＶOfsとの差が駆動トランジスタＴＲDの閾値電圧Ｖthを超える初期化電圧ＶCC-Lを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加し、以て、駆動トランジスタＴＲDのゲート電極の電位と駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位とを初期化する。
【０１０８】
そして、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）5］において、データ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で、駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
【０１０９】
実施例１においては、閾値電圧キャンセル処理を複数の水平走査期間、より具体的には、第（ｍ−１）番目の水平走査期間Ｈm-1と第ｍ番目の水平走査期間Ｈmにおいて行うとして説明するが、これに限定するものではない。表示装置の仕様にもよるが、１回の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。あるいは又、３回以上の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。
【０１１０】
図５において、［期間−ＴＰ（２）1］は、第（ｍ−２）番目の水平走査期間Ｈm-2における基準電圧期間に一致し、［期間−ＴＰ（２）3］は、第（ｍ−１）番目の水平走査期間Ｈm-1における基準電圧期間に一致し、［期間−ＴＰ（２）5］は、第ｍ番目の水平走査期間Ｈmにおける基準電圧期間に一致する。
【０１１１】
引き続き、図５等を参照して、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］の各期間の動作の詳細について説明する。
【０１１２】
［期間−ＴＰ（２）0］（図５、図６の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期から、現表示フレームにおける第（ｍ−３）番目の水平走査期間Ｈm-3の終期までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の表示素子１０は、原則として非発光状態にある。［期間−ＴＰ（２）0］の始期において、電源部１００から給電線ＰＳ１mに供給する電圧を駆動電圧ＶCC-Hから初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【０１１３】
［期間−ＴＰ（２）1］（図５、図６の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈm-2が開始する。この［期間−ＴＰ（２）1］において、走査線ＳＣＬmをハイレベルとして表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００の動作に基づき、給電線ＰＳ１mから初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
【０１１４】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDは導通状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位が初期化される。
【０１１５】
［期間−ＴＰ（２）2］（図５、図６の（Ｄ）参照）
この［期間−ＴＰ（２）2］において走査線ＳＣＬmをローレベルとする。表示素子１０の書込みトランジスタＴＲWは非導通状態となる。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、基本的には従前の状態を維持する。
【０１１６】
［期間−ＴＰ（２）3］（図５、図６の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）3］において、第１回目の閾値電圧キャンセル処理を行う。走査線ＳＣＬmをハイレベルとし表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。第１ノードＮＤ1の電位は、ＶOfs（０ボルト）である。
【０１１７】
次いで、電源部１００から給電線ＰＳ１mに供給される電圧を、初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位が上昇する。
【０１１８】
この［期間−ＴＰ（２）3］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDは非導通状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、図５に示す例では、［期間−ＴＰ（２）3］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）3］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜Ｖ1＜（ＶOfs−Ｖth）という関係を満たす或る電位Ｖ1に達する。
【０１１９】
［期間−ＴＰ（２）4］（図５、図７の（Ａ）参照）
この［期間−ＴＰ（２）4］においては、走査線ＳＣＬmをローレベルとし、表示素子１０の書込みトランジスタＴＲWは非導通状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【０１２０】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ1から或る電位Ｖ2に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１２１】
次の［期間−ＴＰ（２）5］における動作の前提として、［期間−ＴＰ（２）5］の始期において、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）よりも低いことが必要となる。［期間−ＴＰ（２）4］の長さは、Ｖ2＜（ＶOfs-L−Ｖth）の条件を満たすように、表示装置の設計上設定されている。
【０１２２】
［期間−ＴＰ（２）5］（図５、図７の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（２）5］において、第２回目の閾値電圧キャンセル処理を行う。走査線ＳＣＬmからの走査信号に基づいて、表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。第１ノードＮＤ1の電位は、ブートストラップ動作によって上昇した電位から、再度ＶOfs（０ボルト）となる。
【０１２３】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。第１ノードＮＤ1と第２ノードＮＤ2との間の容量値を符号ｃAで表せば、ｃA＝ｃ1＋ｃgsである。また、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値を符号ｃBと表せば、ｃB＝ｃELである。尚、発光部ＥＬＰの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、ｃBには更に追加の容量部の容量値が加算される。
【０１２４】
第１ノードＮＤ1の電位が変化すると、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差も変化する。即ち、第１ノードＮＤ1の電位の変化分に基づく電荷が、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値と、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃB（＝ｃEL）が、値ｃA（＝ｃ1＋ｃgs）と比較して充分に大きな値であれば、第２ノードＮＤ2の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。以下、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図５に示した駆動のタイミングチャートにおいては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。尚、図９、並びに、後述する実施例２で参照する図１４及び図１５においても同様である。
【０１２５】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は、電位Ｖ2から上昇し、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDが非導通状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１２６】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【０１２７】
この［期間−ＴＰ（２）5］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。［期間−ＴＰ（２）5］の終期において、走査線ＳＣＬmからの走査信号に基づいて、書込みトランジスタＴＲWを導通状態から非導通状態とする。
【０１２８】
［期間−ＴＰ（２）6］（図５、図７の（Ｄ）参照）
書込みトランジスタＴＲWの非導通状態をこの期間の間維持する。基準電圧期間経過後であるが、実施例１では、引き続きデータ線ＤＴＬnに基準電圧ＶOfsが供給される。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、［期間−ＴＰ（２）5］で行う閾値電圧キャンセル処理において駆動トランジスタＴＲDが非導通状態に達していない場合には、［期間−ＴＰ（２）6］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【０１２９】
［期間−ＴＰ（２）7］（図５、図７の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）7］内において、上述した書込み処理を行う。図５に示すように、表示素子１０にあっては［期間−ＴＰ（２）7］において第２ノードＮＤ2の電位が変化する。この電位の上昇量（図５に示すΔＶ（ｔ0））については上述した通りであるので説明を省略する。
【０１３０】
駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１３１】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【０１３２】
即ち、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３３】
上述した駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図５に示すように、書込み処理において第２ノードＮＤ2の電位が上昇する。書込み処理を行う期間の長さ「ｔ0」の値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量は大きくなる。逆に、「ｔ0」の値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１３４】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ（ｔ0）      （４）
【０１３５】
また、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ（ｔ0））が以下の式（２’）を満足するように、書込み処理を行う期間の長さ「ｔ0」の上限は決定されている。［期間−ＴＰ（２）7］において発光部ＥＬＰが発光することはない。
【０１３６】
（ＶOfs−Ｖth＋ΔＶ（ｔ0））＜（Ｖth-EL＋ＶCat）    （２’）
【０１３７】
［期間−ＴＰ（２）8］（図５、図８の（Ａ）及び（Ｂ）参照）
駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持する。表示素子１０にあっては、容量部Ｃ1に書込み処理によって、映像信号ＶSig_m、基準電圧ＶOfs、閾値電圧Ｖth、及び、電位補正値ΔＶ（ｔ0）に基づいた電圧が保持されている。走査線ＳＣＬからの走査信号は終了しているので、書込みトランジスタＴＲWは非導通状態となる。従って、駆動トランジスタＴＲDのゲート電極が浮遊状態となることによって、書込み処理によって容量部Ｃ1に保持された電圧の値に応じた電流が駆動トランジスタＴＲDを介して発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【０１３８】
表示素子１０の動作について、より具体的に説明する。駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持しており、第１ノードＮＤ1は、データ線ＤＴＬnから電気的に切り離されている。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する（図８の（Ａ））。
【０１３９】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１４０】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する（図８の（Ｂ）参照）。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１４１】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ（ｔ0））2    （５）
【０１４２】
従って、発光部ＥＬＰを流れるドレイン電流Ｉdsは、基準電圧ＶOfsを０ボルトに設定したとした場合、映像信号ＶSig_mの値から、電位補正値ΔＶ（ｔ0）の値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れるドレイン電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目を構成する表示素子１０の輝度は、係るドレイン電流Ｉdsに対応した値である。
【０１４３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）-1］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、表示装置において所定の値である。換言すれば、発光部ＥＬＰは、［期間−ＴＰ（２）8］の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
【実施例２】
【０１４４】
実施例２も、本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。
【０１４５】
実施例１にあっては、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWが導通状態とされている間に映像信号ＶSigのデータ線ＤＴＬへの供給を開始し、書込み処理における駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間の長さを、映像信号ＶSigのデータ線ＤＴＬへの供給の開始時期を変えることによって調整した。これに対し、実施例２にあっては、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWが導通状態とされる前、若しくは、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWが導通状態とされている間に映像信号ＶSigのデータ線ＤＴＬへの供給を開始すると共に、映像信号ＶSigのデータ線ＤＴＬへの供給の開始後走査信号が終了するまでの間に映像信号ＶSigのデータ線ＤＴＬへの供給を停止する停止期間を設け、書込み処理における駆動トランジスタＴＲDのゲート電極に映像信号ＶSigを印加する期間の長さを、停止期間の長さを変えることによって調整する点が相違する。
【０１４６】
表示装置の構造や構成については、信号出力回路１０２を構成するパルス発生回路１０２Ｅが発生するパルスが相違する他は、実施例１において説明したと同様であるので、説明を省略する。
【０１４７】
図１４は、実施例２の表示装置の駆動方法における第（ｎ，ｍ）番目の表示素子１０の動作を説明するためのタイミングチャートの模式図である。図１５は、データ線ＤＴＬnへの映像信号ＶSig_mの停止期間を変えたときの動作を説明するためのタイミングチャートの模式図である。図１６の（Ａ）乃至（Ｆ）は、表示素子１０の駆動回路１１を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【０１４８】
実施例２においては、実施例１において説明した基準電圧期間が終了した後、直ちに基準電圧ＶOfsに替えて映像信号ＶSig_mをデータ線ＤＴＬnに供給する。そして、映像信号ＶSig_mのデータ線ＤＴＬnへの供給の開始後走査信号が終了するまでの間に映像信号ＶSig_mのデータ線ＤＴＬnへの供給を停止する停止期間を設け、書込み処理における駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する期間の長さを、停止期間の長さを変えることによって調整する。
【０１４９】
以下、実施例２の駆動方法について説明する。尚、実施例２は実施例１に対しデータ線ＤＴＬnに映像信号ＶSigを印加するタイミングが相違するが、図１４に示す［期間−ＴＰ（２）-1］〜［期間−ＴＰ（２）5］における動作は、実施例１と基本的に同様であるので、説明を省略する。
【０１５０】
［期間−ＴＰ（２）6］（図１４、図１６の（Ａ）参照）
この［期間−ＴＰ（２）6］の始期において、信号出力回路１０２の動作に基づいて、映像信号ＶSig_mのデータ線ＤＴＬnへの供給を開始する。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。
【０１５１】
［期間−ＴＰ（２）7］（図１４、図１６の（Ｂ）乃至（Ｄ）参照）
この［期間−ＴＰ（２）7］内において、電源部１００の動作に基づいて給電線ＰＳ１から駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、走査回路１０１の動作に基づいて走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWを導通状態とし、信号出力回路１０２の動作に基づいてデータ線ＤＴＬnから映像信号ＶSig_mを駆動トランジスタＴＲDのゲート電極に印加する書込み処理を行う。
【０１５２】
この［期間−ＴＰ（２）7］の始期において、走査回路１０１の動作に基づいて、書込みトランジスタＴＲWを非導通状態から導通状態とする。駆動トランジスタＴＲDの一方のソース／ドレイン領域に給電線ＰＳ１から駆動電圧ＶCC-Hを印加した状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する（１回目の書込み処理）。このため、駆動トランジスタＴＲDに電流が流れ、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位が変化（上昇）する（図１６の（Ｂ））。このときの第２ノードＮＤ2における電位の上昇量（電位補正値）をΔＶ1と表す。
【０１５３】
この［期間−ＴＰ（２）7］の始期から所定の期間が経過した後、信号出力回路１０２の動作に基づいて、映像信号ＶSig_mのデータ線ＤＴＬnへの供給を停止する（停止期間の開始）。具体的には、信号出力回路１０２の信号切替部１０２Ｃの動作に基づき、データ線ＤＴＬnに映像信号ＶSig_mに替えて基準電圧ＶOfsを供給する。
【０１５４】
これにより、駆動トランジスタＴＲDのゲート電極には基準電圧ＶOfsが印加される。駆動トランジスタＴＲDのゲート−ソース間電圧は、駆動トランジスタＴＲDの閾値電圧Ｖthよりも小さくなるので、駆動トランジスタＴＲDは非導通状態となる。第２ノードＮＤ2の電位は、従前の値を維持する（図１６の（Ｃ））。
【０１５５】
その後、信号出力回路１０２の動作に基づいて、映像信号ＶSig_mのデータ線ＤＴＬnへの供給を再開する（停止期間の終了）。［期間−ＴＰ（２）7］の終期まで、駆動トランジスタＴＲDの一方のソース／ドレイン領域に給電線ＰＳ１から駆動電圧ＶCC-Hを印加した状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する（２回目の書込み処理）。このため、駆動トランジスタＴＲDに電流が流れ、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位が変化（上昇）する（図１６の（Ｄ））。このときの第２ノードＮＤ2における電位の上昇量（電位補正値）をΔＶ2と表す。１回目と２回目の書込み処理によって、容量部Ｃ1に、ＶSig_m−（ＶOfs−Ｖth＋ΔＶ1＋ΔＶ2）といった電圧が保持される。
【０１５６】
［期間−ＴＰ（２）8］（図１４、図１６の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）8］の始期において、走査線ＳＣＬからの走査信号が終了して書込みトランジスタＴＲWが非導通状態となる。駆動トランジスタＴＲDのゲート電極とデータ線ＤＴＬnとが電気的に切り離されるので、駆動トランジスタＴＲDのゲート電極は浮遊状態となる。容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する（図１６の（Ｅ））。そして、容量部Ｃ1に保持された電圧の値に応じて、駆動トランジスタＴＲDを介して電流が発光部ＥＬＰに流れて発光部ＥＬＰが発光する（図１６の（Ｆ））。
【０１５７】
上述したように、表示素子１０にあっては、書込み処理によって容量部Ｃ1に、ＶSig_m−（ＶOfs−Ｖth＋ΔＶ1＋ΔＶ2）といった電圧が保持されている。この電圧は、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧Ｖgsに相当するので、駆動トランジスタＴＲDを介して後述する式（５）’で与えられるドレイン電流Ｉdsが発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【０１５８】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ1−ΔＶ2）2    （５）’
【０１５９】
実施例２にあっては、［期間−ＴＰ（２）7］の始期から終期までの期間から、停止期間を除いた期間の長さが、書込み処理における駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する期間の長さとなる。従って、［期間−ＴＰ（２）7］の始期から終期までの期間から停止期間を除いた期間の長さ「ｔ0」に対する電位補正値ΔＶ（ｔ0）は、ΔＶ1とΔＶ2の和となる。
【０１６０】
そして、図１５に示すように、電位補正値ΔＶ（ｔ0）は、［期間−ＴＰ（２）7］内における停止期間の終期を早めることによって、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mを印加する時間が長くなればなるほど、大きくなる。このように、［期間−ＴＰ（２）7］内における停止期間の長さを変えることによって、電位補正値ΔＶ（ｔ0）の値を調整することができる。
【０１６１】
この例においても、図３に示すパルス発生回路１０２Ｅは、タイミングが異なるＱ種のパルスを発生し、セレクタ１０２Ｄは、入力信号の値に応じて適宜パルスを選択し、信号切替部１０２Ｃに切替信号として供給するといった構成とすればよい。
【０１６２】
尚、実施例２の説明においては、［期間−ＴＰ（２）6］の始期からデータ線ＤＴＬnに映像信号ＶSig_mを供給するとして説明したが、［期間−ＴＰ（２）7］の始期が経過し、書込みトランジスタＴＲWが導通状態となった後で、データ線ＤＴＬnに映像信号ＶSig_mを供給すると共に、［期間−ＴＰ（２）7］の終期までの間に停止期間が設けられているといった構成とすることもできる。また、停止期間の終期が一定であり、停止期間の始期を変えることによって停止期間の長さを変えるといった構成とすることもできる。更には、停止期間の始期と終期とを共に変えることによって、停止期間の長さを変えるといった構成とすることもできる。
【０１６３】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置の構成や構造、表示装置の製造方法の工程、表示装置や表示素子の駆動方法の工程は例示であり、適宜変更することができる。
【０１６４】
実施例においては、駆動トランジスタＴＲDがｎチャネル型であるとして説明した。駆動トランジスタＴＲDをｐチャネル型トランジスタとする場合には、発光部ＥＬＰのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流Ｉdsの流れる向きが変わるので、給電線ＰＳ１等に供給される電圧の値等を適宜変更すればよい。
【０１６５】
また、表示素子１０を構成する駆動回路１１が、更に他のトランジスタを備えている構成であってもよい。図１７に、第１ノードＮＤ1に接続されたトランジスタ（第１トランジスタＴＲ1）、第２トランジスタＴＲ2、及び、第３トランジスタＴＲ3を備えた構成を示す。尚、これら３つのトランジスタのうち、１つ又は２つのトランジスタを備えた構成であってもよい。
【０１６６】
第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、基準電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０３からの制御信号が第１トランジスタＴＲ2のゲート電極に印加され、第１トランジスタＴＲ1の導通状態／非導通状態を制御する。これにより、第１ノードＮＤ1の電位を設定することができる。
【０１６７】
第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、初期化電圧ＶCC-Lが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０４からの制御信号が第２トランジスタＴＲ2のゲート電極に印加され、第２トランジスタＴＲ1の導通状態／非導通状態を制御する。これにより、第２ノードＮＤ2の電位を初期化することができる。
【０１６８】
第３トランジスタＴＲ3は、駆動トランジスタＴＲDの一方のソース／ドレイン領域と電源線ＰＳ１との間に接続されており、第３トランジスタ制御線ＣＬを介して第３トランジスタ制御回路１０５からの制御信号が第３トランジスタＴＲ3のゲート電極に印加される。
【符号の説明】
【０１６９】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、ＴＲ3・・・第３トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・第２の給電線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・第３トランジスタ制御線、ＤＬ・・・表示素子行、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０２Ａ・・・映像信号生成部、１０２Ｂ・・・基準電圧生成部、１０２Ｃ・・・信号切替部、１０２Ｄ・・・セレクタ、１０２Ｅ・・・パルス発生回路、１０３・・・第１トランジスタ制御回路、１０４・・・第２トランジスタ制御回路、１０５・・・第３トランジスタ制御回路
【図１】
2011170245.tif 000003
【図２】
2011170245.tif 000004
【図３】
2011170245.tif 000005
【図４】
2011170245.tif 000006
【図５】
2011170245.tif 000007
【図６】
2011170245.tif 000008
【図７】
2011170245.tif 000009
【図８】
2011170245.tif 000010
【図９】
2011170245.tif 000011
【図１０】
2011170245.tif 000012
【図１１】
2011170245.tif 000013
【図１２】
2011170245.tif 000014
【図１３】
2011170245.tif 000015
【図１４】
2011170245.tif 000016
【図１５】
2011170245.tif 000017
【図１６】
2011170245.tif 000018
【図１７】
2011170245.tif 000019