(57)【要約】【課題】外部機器の最大定格電流を少し上回る電流を検出したとき、そのような定格電流を上回るが過渡的であり供給すべき電流に対しては、異常とみなさないような電流制限回路を提供する。【解決手段】本発明に係る電流制限回路は、ドライバ回路に対してドライバ回路からの出力電流の制限を行う制限電流値として、第１の許容値と、第１の許容値より大きい第２の許容値とを設定する手段と、ドライバ回路からの出力電流が、上記第１の許容値を超えたことを検知する手段と、上記検知する手段による検知後の一定期間、第１の許容値を第２の許容値に上昇させる手段とを備えることを特徴とする。【選択図】図１
2011170534.tif 000002
【特許請求の範囲】
【請求項１】
ドライバ回路に対してドライバ回路からの出力電流の制限を行う制限電流値として、第１の許容値と、第１の許容値より大きい第２の許容値とを設定する手段と、
ドライバ回路からの出力電流が、上記第１の許容値を超えたことを検知する手段と、
上記検知する手段による検知後の一定期間、第１の許容値を第２の許容値に上昇させる手段と
を備えることを特徴とする電流制限回路。
【請求項２】
パワーＭＯＳＦＥＴと、上記パワーＭＯＳＦＥＴを流れる電流が流されるセンス抵抗とからなるドライバ回路と、
上記センス抵抗の一端から得られるセンス電圧を第１の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、第１の制限電流値より大きくなれば上記出力電流を制限する第１の電流制限手段と、
上記センス抵抗の一端から得られたセンス電圧を第２の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、上記第１の制限電流値よりも大きい第２の制限値より大きくなれば上記出力電流を制限する第２の電流制限手段と、
上記第１の電流制限手段により検知される上記出力電流が上記第１の制限電流値より大きくなったとき、その直後の一定期間、上記第１の電流制限手段による上記出力電流を制限する動作を無効にする無効化手段と
を備えることを特徴とする電流制限回路。
【請求項３】
パワーＭＯＳＦＥＴと、上記パワーＭＯＳＦＥＴを流れる電流が流されるセンス抵抗とからなるドライバ回路と、
上記センス抵抗の一端から得られるセンス電圧を第１の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、第１の制限電流値より大きくなれば上記出力電流を制限する電流制限手段と、
上記電流制限手段により検知される電流が上記第１の制限電流値より大きくなったとき、その直後の一定期間、上記センス電圧と比較される基準電圧を上記第１の基準電圧から第２の基準電圧に変更し、よって、制限電流値を、上記第１の制限電流値から第２の制限電流値に変更する手段と
を備え、
上記第２の制限電流値が上記第１の制限電流値より大きくなるように、上記第１の基準電圧及び上記第２の基準電圧が設定されていることを特徴とする電流制限回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を負荷に供給するレギュレータやドライバ回路等の負荷駆動装置における電流制限回路に関する。
【背景技術】
【０００２】
パソコン、カーナビなどのホスト機器に携帯音楽プレーヤ、デジタルカメラなどの外部機器が接続されるシステムでは、ホスト機器から外部機器にコネクタを介して電源が供給される。ホスト機器の電源を外部機器の異常から保護するためにコネクタのすぐ上流に保護機能付きのパワースイッチＩＣが通常設けられる。例えば、電源ラインがグランド（ＧＮＤ）とショートしているような異常な外部機器がホスト機器に接続された場合、ホスト機器から供給される電流は、パワースイッチＩＣにより６００ｍＡといった一定電流に制限され、同時にエラー情報がホスト機器システムに伝達される。この場合、正常な外部機器に供給可能な平均電流は、標準規格により例えば最大５００ｍＡと定められている。
【０００３】
図６は、ホスト機器における従来のドライバ回路及び電流制限回路の回路図である。図６に示す回路は、センス抵抗とＮｃｈパワーＭＯＳＦＥＴ（Ｑ０）からなるドライバ回路２０１、電源電圧を超える電圧（例えば、８Ｖ）を発生するチャージポンプ回路５０とＮｃｈトランジスタ（Ｑ１）からなるインバータ回路、及びオペアンプ２０２から構成される。
【０００４】
図７は、図６に示す回路の各部の動作波形である。ここで、ＶＲ１は出力電流が６００ｍＡを超えると電流が制限されるように設定されている。まず、ｔ１からｔ４の期間、出力ＯＵＴから９００ｍＡの電流が流れるような負荷が接続されたとする。ｔ１で出力電流ＩＯＵＴが増加を始め、それに伴いセンス電圧ＶＳＥＮＳが低下する。ｔ２で出力電流ＩＯＵＴが６００ｍＡに達するとセンス電圧ＶＳＥＮＳはＶＲ１まで低下する。そこでオペアンプ２０２が動作してオペアンプ２０２の（ノードＮ２における）出力ＶＮ２が立ち上がる。ＶＮ２が立ち上がるとＶＧが低下するが、パワーＭＯＳＦＥＴ（Ｑ０）のトランジスタ幅が大きくゲート容量が大きいため、ＶＧの立下りは緩やかである。その間、出力電流ＩＯＵＴは９００ｍＡで流れ、センス電圧ＶＳＥＮＳはＶＲ１より低下している。
【０００５】
ＶＧが低下して出力電流ＩＯＵＴが６００ｍＡに近づくと、センス電圧ＶＳＥＮＳはＶＲ１に近づき、ＶＮ２は低下する。ｔ３でＶＧは、出力電流ＩＯＵＴが一定（即ち、６００ｍＡ）になるような電圧で一定になる（図７ではＶＧ＝６Ｖである）。同時にＶＧ＝６ＶとなるようにＶＮ２は一定になる（この場合、ＶＮ２＝１Ｖである）。ｔ４で出力電流ＩＯＵＴがゼロになると、センス電圧ＶＳＥＮＳが５Ｖに戻り、ＶＮ２がゼロになる。その後、ＶＧはチャージポンプ５０の能力に合わせてゆっくり立ち上がる。
【０００６】
図７の波形図においてｔ１からｔ３までの時間は、電流制限回路の応答時間である。この応答時間は一例として２０μｓ程度の時間となる。図６及び図７に示す回路は、５００ｍＡまでの負荷電流を供給することを想定した過電流保護回路である。電流制限値（即ち、６００ｍＡ）を超えると、２０μｓ程でＶＧが低下するように構成されている。
【０００７】
ところで、外部機器の中には、動作時に過渡的に１Ａと言った大電流を流すものがある。そのような外部機器が繋がるホスト機器では、５００ｍＡを超えていても瞬間的な電流であればパワースイッチＩＣで制限しないことが求められる。瞬時に１Ａ流す外部機器に対して、６００ｍＡで電流を制限すると、その機器は正常に動作しないためである。このような場合には対策として、パワースイッチＩＣの電流制限値を高めの値、例えば１．２Ａといった値に設定することがある。しかし、このような対策には問題点がある。それは、外部機器が異常により９００ｍＡ流す状態であったとすると、ホスト機器から電流制限がされずホスト機器にエラーとも認識されないため、外部機器に大きい電流が供給され続けて外部機器の状態が悪化し発煙・発火に至る危険があるからである。
【０００８】
特許文献１に記載の過電流検出・保護回路では、パワーＭＯＳＦＥＴのオン直後の所定期間、電流制限値を高い値に切り替え、突入電流が収まる頃には電流制限値を低い値に戻している。この特許文献１の過電流検出・保護回路では、パワーＭＯＳＦＥＴのオン直後の突入電流を流せるように、オン直後にのみ過電流検出値を増している。しかしながら、電流が安定した後に、外部機器の動作により瞬間的に大電流が流れた場合は過電流として検出されるので電流が制限され、結果として外部機器が動作しないという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、外部機器の最大定格電流を少し上回る電流を検出したとき、そのような定格電流を上回るが過渡的であり供給すべき電流に対しては、異常とみなさないような電流制限回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記の目的を達成するためになされたものである。本発明に係る請求項１に記載の電流制限回路は、
ドライバ回路に対してドライバ回路からの出力電流の制限を行う制限電流値として、第１の許容値と、第１の許容値より大きい第２の許容値とを設定する手段と、
ドライバ回路からの出力電流が、上記第１の許容値を超えたことを検知する手段と、
上記検知する手段による検知後の一定期間、第１の許容値を第２の許容値に上昇させる手段と
を備えることを特徴とする。
【００１１】
本発明に係る請求項２に記載の電流制限回路は、
パワーＭＯＳＦＥＴと、上記パワーＭＯＳＦＥＴを流れる電流が流されるセンス抵抗とからなるドライバ回路と、
上記センス抵抗の一端から得られるセンス電圧を第１の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、第１の制限電流値より大きくなれば上記出力電流を制限する第１の電流制限手段と、
上記センス抵抗の一端から得られたセンス電圧を第２の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、上記第１の制限電流値よりも大きい第２の制限値より大きくなれば上記出力電流を制限する第２の電流制限手段と、
上記第１の電流制限手段により検知される上記出力電流が上記第１の制限電流値より大きくなったとき、その直後の一定期間、上記第１の電流制限手段による上記出力電流を制限する動作を無効にする無効化手段と
を備えることを特徴とする。
【００１２】
本発明に係る請求項３に記載の電流制限回路は、
パワーＭＯＳＦＥＴと、上記パワーＭＯＳＦＥＴを流れる電流が流されるセンス抵抗とからなるドライバ回路と、
上記センス抵抗の一端から得られるセンス電圧を第１の基準電圧と比較することにより上記ドライバ回路の出力電流を検知し、検知された出力電流が、第１の制限電流値より大きくなれば上記出力電流を制限する電流制限手段と、
上記電流制限手段により検知される電流が上記第１の制限電流値より大きくなったとき、その直後の一定期間、上記センス電圧と比較される基準電圧を上記第１の基準電圧から第２の基準電圧に変更し、よって、制限電流値を、上記第１の制限電流値から第２の制限電流値に変更する手段と
を備え、
上記第２の制限電流値が上記第１の制限電流値より大きくなるように、上記第１の基準電圧及び上記第２の基準電圧が設定されていることを特徴とする。
【発明の効果】
【００１３】
本発明を利用することにより、電圧を負荷に供給するレギュレータやドライバ回路等の負荷駆動装置において、外部機器の最大定格電流を少し上回る供給電流が検出されたとき、そのような定格電流を上回るが過渡的である電流は異常とみなされず、電流供給が許容されることになる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る電流制限回路の回路図である。
【図２】本発明の第２の実施形態に係る電流制限回路の回路図である。
【図３】本発明の第３の実施形態に係る電流制限回路の回路図である。
【図４】図１に示す回路の各部の動作波形である。
【図５】図１に示すワンショットパルス発生部に搭載可能なワンショットパルス発生回路の回路例（図５（ａ））と、図３に示すワンショットパルス発生部に搭載可能なワンショットパルス発生回路の回路例（図５（ｂ））である。
【図６】ホスト機器における従来のドライバ回路及び電流制限回路の回路図である。
【図７】ホスト機器における従来のドライバ回路及び電流制限回路の回路図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
【００１６】
１．第１の実施形態
図１は、本発明の第１の実施形態に係る電流制限回路の回路図である。電流制限回路は、電流制限部１ａと、ワンショットパルス発生部１ｂと、ドライバ回路１ｃとを備える。ドライバ回路１ｃは、センス抵抗Ｒ１ｃとドライバトランジスタ（パワーＭＯＳＦＥＴ(Ｑ１０))とからなり、その入力には、電源電圧ＶＩＮが供給され、出力ＯＵＴには、外部機器（負荷回路）１ｄが接続される。外部機器（負荷回路）１ｄは、図示するように、等価回路として可変負荷抵抗ＲＬと、機器（負荷）の異常を模したスイッチＳＷ１とを含む。また、ドライバ回路１ｃは、電源電圧ＶＩＮを基準としたセンス電圧ＶＳＥＮＳを出力する。
【００１７】
電流制限部１ａは、センス電圧ＶＳＥＮＳを基準電圧ＶＲ１及び基準電圧ＶＲ２と比較し、出力ＯＵＴの出力電流ＩＯＵＴを制限する回路である。電圧比較のためアンプＡＭＰ１１とアンプＡＭＰ１２とが設けられている。チャージポンプ回路５０は、パワーＭＯＳＦＥＴ（Ｑ１０）を駆動する電圧ＶＧを生成し、その電圧ＶＧは電源電圧ＶＩＮより大きい値となるように設定されている。センス電圧ＶＳＥＮＳが基準電圧ＶＲ１及びＶＲ２を下回れば、電圧ＶＧを下げる動作を行うようにトランジスタＱ１１、Ｑ１２が設けられている。
【００１８】
ここで、基準電圧ＶＲ１は、第１の制限電流（ＩＬＩＭ１）を決定する電圧であり、基準電圧ＶＲ２は、第２の制限電流（ＩＬＩＭ２）を決定する電圧である。「ＶＩＮ−ＶＲ１」より「ＶＩＮ−ＶＲ２」が大きくなるように、即ち、「第２の制限電流（ＩＬＩＭ２）＞第１の制限電流（ＩＬＩＭ１）」となるように、ＶＲ１及びＶＲ２が設定されている。図４は、図１に示す回路の各部の動作波形であり、第１の制限電流（ＩＬＩＭ１）と第２の制限電流（ＩＬＩＭ２）の概略の関係も示している。
【００１９】
ワンショットパルス発生部１ｂは、ワンショットパルス発生回路３０を含み、該ワンショットパルス発生回路３０は、アンプＡＭＰ１３の出力立ち上がりエッジから“ＴＩＬＩＭ２”（図４参照）のパルス幅のパルスを発生する。アンプＡＭＰ１３は、センス電圧ＶＳＥＮＳが基準電圧ＶＲ１を下回れば、ワンショットパルス発生回路３０にパルスを発生させるように動作する。このワンショットパルスの発生により、トランジスタＱ１３をオフすることになる。
【００２０】
図１に示す電流制限回路は、出力電流ＩＯＵＴが、第１の制限電流値を超えたかどうかを常時検知しており、更に、第１の制限電流値より大きい第２の制限電流値を超えたかどうかも常時検知している。そして図１に示す電流制限回路では、第１の制限電流値を超えたことが検知されたとき出力電流を制限するように動作する第１の手段と、第２の制限電流値を超えたことが検知されたとき出力電流を制限するように動作する第２の手段とを有する。同時に電流制限回路は、第１の制限電流値を超えたことが検知された直後、第１の手段が出力電流を制限するように動作することを、一定期間無効化する手段を備える。この無効化手段の作用により、出力電流ＩＯＵＴが第１の制限電流値を超えた直後一定期間は、出力電流ＩＯＵＴは第２の制限電流値を超えない限り制限動作を受けないことになる。
上述のような、図１に示す電流制限回路の動作を、図４に示す動作波形の図により説明する。
【００２１】
時間ｔ０にて、図示しないイネーブル信号により電流制限部１ａがイネーブルされ、パワーＭＯＳＦＥＴ（Ｑ１０）がオンされる。出力ＯＵＴの端子には外部機器（負荷回路）１ｄが接続され、その中のスイッチＳＷ１はオフ状態となっている。
【００２２】
出力電圧ＶＯＵＴが上昇し、時間ｔ１で安定する。出力電圧ＶＯＵＴの上昇に伴い出力電流ＩＯＵＴも増加し、時間ｔ１で“Ｉ１”に安定する。センス電圧ＶＳＥＮＳはＶＩＮから下降後同じく時間ｔ１で安定する。
【００２３】
時間ｔ２で、外部機器（負荷回路）１ｄの可変負荷抵抗ＲＬが急減するとする。このとき、出力電流ＩＯＵＴが“Ｉ２”まで増加し、センス電圧ＶＳＥＮＳが急降下する。このＩ２が、ＩＬＩＭ１（第１の制限電流）より大きいものである場合、即ち、センス電圧ＶＳＥＮＳがＶＲ１より低い場合、アンプＡＭＰ１１とアンプＡＭＰ１３の出力が同時に“Ｈ”レベルになり、ノードＮ１０とノードＮ３１が同時に“Ｈ”になる期間がわずかに発生する。しかし、パワーＭＯＳＦＥＴ（Ｑ１０）のトランジスタ幅が大きくゲート容量が大きいことから、電圧ＶＧの立下りは緩やかなものであり電圧ＶＧが変化（降下）し始めるとすぐにトランジスタＱ１３がオフになるために、電圧ＶＧは殆ど変化しない。ここで、トランジスタＱ１３がオフである期間、即ち、“ＴＩＬＩＭ２”の間は、電流制限回路の制限電流は、アンプＡＭＰ１２の作用によりＩＬＩＭ２（第２の制限電流）となる。
【００２４】
ＴＩＬＩＭ２（パルス幅）期間が経過するまでに、出力電流ＩＯＵＴがＩ２からＩ１に減少すると、電圧ＶＧは“Ｈ”レベルを維持したままで変化しない。その間、出力電圧ＶＯＵＴは、パワーＭＯＳＦＥＴ（Ｑ１０）のオン抵抗とセンス抵抗の和と出力電流ＩＯＵＴの増分との積に相当する電圧降下を生じ、（図４の）Ｖ２に低下している。
【００２５】
なお、図４には示していないが、出力電流ＩＯＵＴがＩ２を維持したまま、ＴＩＬＩＭ２の期間を超えると、トランジスタＱ１３がオンするため出力電流ＩＯＵＴはＩＬＩＭ１（第１の制限電流）となる。従って、接続される外部機器の特性に応じて適宜、ＴＩＬＩＭ２期間が設定されればよい。
【００２６】
次に、時間ｔ４で外部機器（負荷回路）１ｄのスイッチＳＷ１がオンして、出力ＯＵＴがグランド（ＧＮＤ）とショートした状態となるとする。このスイッチＳＷ１によるショートは外部機器（負荷回路）１ｄの故障を模したものである。
【００２７】
出力電流ＩＯＵＴがＩＬＩＭ１（第１の制限電流）を超え、アンプＡＭＰ１３の出力が“Ｈ”レベルになることで制限電流はＩＬＩＭ２（第２の制限電流）となる。更に出力電流ＩＯＵＴはＩＬＩＭ２（第２の制限電流）を超えるが、このときアンプＡＭＰ１２の出力ＶＮ９が“Ｈ”レベルへ変化しトランジスタＱ１２がオンすることにより、パワーＭＯＳＦＥＴ(Ｑ１０)がフィードバック制御され、出力電流ＩＯＵＴがＩＬＩＭ２（第２の制限電流）になる。このとき同時にエラー情報がホスト機器システムに伝達されるように構成されている。なお電流制限部１ａのフィードバック制御が安定するまでのごく僅かな期間、ＩＬＩＭ２（第２の制限電流）を超える過渡電流が流れることになる。
【００２８】
時間ｔ５で、エラー情報を受けたホスト機器システムの作用により、電流制限部１ａへのイネーブル信号がディセーブルとされ、パワーＭＯＳＦＥＴ（Ｑ１０）がオフし、出力電流ＩＯＵＴが０となる。
【００２９】
以降、時間ｔ６までの間にスイッチＳＷ１がオフされ、時間ｔ６で再度電流制限部１ａがイネーブル状態となるとする。時間ｔ６以降トランジスタＱ１０がオンとなる。出力電圧ＶＯＵＴの立ち上がりは、ｔ０以降と同様である。
【００３０】
２．第２の実施形態
図２は、本発明の第２の実施形態に係る電流制限回路の回路図である。第２の実施形態に係る電流制限回路は、図１に示す本発明の第１の実施形態に係る電流制限回路と略同様のものである。従って、両者の差異を中心に説明する。
【００３１】
図２に示す第２の実施形態に係る回路図におけるドライバ回路２ｃ、電流制限部２ａ、及びワンショットパルス発生部２ｂは夫々、図１に示す第１の実施形態に係る回路図におけるドライバ回路１ｃ、電流制限部１ａ、及びワンショットパルス発生部１ｂと、略同様の機能を有する。
【００３２】
第２の実施形態に係る電流制限回路では、ワンショットパルス発生部２ｂの出力は、電流制限部２ａのアンプＡＭＰ２１のイネーブル端子に入る。図１に示すワンショットパルス発生部１ｃでは、ワンショットパルス発生回路３０がワンショットパルスを生成してトランジスタＱ１３をオフすることで、トランジスタＱ１１がオンしたことを無効化する。これと同様に、図２に示す電流制限部２ａでは、ワンショットパルス発生回路３０が生成するワンショットパルスによりアンプＡＭＰ２１をディセーブル状態にしてアンプＡＭＰ２１の出力を“Ｌ”に維持することでトランジスタＱ２１がオンとならないようにする（即ち、オンとなることを無効化する）。
【００３３】
なお、第２の実施形態に係る回路の動作波形は、図４に示す第１の実施形態に係る回路の動作波形と同様になる。また、ドライバ回路２ｃは、パワーＭＯＳＦＥＴ（Ｑ２０）と、パワーＭＯＳＦＥＴ（Ｑ２０）よりトランジスタ幅の小さいパワーＭＯＳＦＥＴ（Ｑ２００）と、センス抵抗Ｒ２ｃとから成る。パワーＭＯＳＦＥＴ（Ｑ２０）とパワーＭＯＳＦＥＴ（Ｑ２００）とのサイズ比に応じた電流が、センス抵抗Ｒ２ｃを流れ、これによりセンス電圧ＶＳＥＮＳが発生する。ドライバ回路２ｃをこのように構成することで、センス抵抗Ｒ２ｃによる電圧降下を軽減することができる。もちろん、ドライバ回路２ｃの代わりに、図１に示すドライバ回路１ｃを用いてもよい。
【００３４】
３．第３の実施形態
図３は、本発明の第３の実施形態に係る電流制限回路の回路図である。第３の実施形態に係る電流制限回路も、図１に示す本発明の第１の実施形態に係る電流制限回路と略同様のものである。従って、両者の差異を中心に説明する。
【００３５】
図３に示すＶＲＥＦはグランド（ＧＮＤ）基準の基準電圧であり、例えば、バンドギャップリファレンス回路により実現される。アンプＡＭＰ３２の働きにより抵抗Ｒ２にＶＲＥＦが加わるため、ＶＩＮ−ＶＲ３は「ＶＲＥＦ×Ｒ１/Ｒ２」となる。ここで、トランジスタＱ３３がオフの状態であるときにグランド（ＧＮＤ）基準からみてＶＲ１がこのＶＲ３と等しくなるように、ＶＲ１の値（即ち、Ｖ１０の値）が設定されている。
【００３６】
トランジスタＱ３３が（例えば、ワンショットパルス発生回路１３０からのワンショットパルスにより）オンすると、ＶＩＮ−ＶＲ３はＶＲＥＦ×Ｒ１÷（Ｒ２//Ｒ３）となる。これは、（第１と第２の実施形態における）ＩＬＩＭ２（第２の制限電流）を決める基準電圧に相当する。なお、（Ｒ２//Ｒ３）は、抵抗Ｒ２と抵抗Ｒ３の並列接続時の抵抗を示すものであり、その値は（Ｒ２×Ｒ３）／（Ｒ２＋Ｒ３）である。
【００３７】
出力電圧ＶＯＵＴ、及び出力電流ＩＯＵＴが、図４に示すように推移するものとする。時間ｔ０から時間ｔ２までは、第１の実施形態と同じである。
【００３８】
時間ｔ２にて、外部機器（負荷回路）３ｄの可変負荷抵抗ＲＬが急減するとする。このとき、出力電流ＩＯＵＴが“Ｉ２”まで増加し、センス電圧ＶＳＥＮＳが急降下する。このＩ２が、ＩＬＩＭ１（第１の制限電流）より大きいものである場合、即ち、センス電圧ＶＳＥＮＳがＶＲ１より低い場合、アンプＡＭＰ３３の出力が“Ｈ”レベルになる。それを受けてワンショットパルス発生回路１３０の出力が立ち上がり、トランジスタＱ３３がオンし、ＶＲ３は、ＩＬＩＭ１（第１の制限電流）を決める基準電圧に相当する電圧から、ＩＬＩＭ２（第２の制限電流）を決める基準電圧に相当する電圧に変化する。
【００３９】
ここで、アンプＡＭＰ３１の出力も、出力電流ＩＯＵＴの増加およびセンス電圧ＶＳＥＮＳの急降下と同時に立ち上がるが、電圧ＶＧが変化し始めるとすぐに、ＶＲ３が、ＩＬＩＭ２（第２の制限電流）を決める基準電圧に相当する電圧に変化（急減）し、これによりアンプＡＭＰ３１の出力は立ち下がる。そのため、電圧ＶＧは実質的に殆ど変化しない。
【００４０】
ＴＩＬＩＭ２（ワンショットパルスのパルス幅）が経過するまでに、出力電流ＩＯＵＴがＩ２からＩ１に減少すると、電圧ＶＧは“Ｈ”レベルを維持したままで変化はしない。その間、出力電圧ＶＯＵＴは、パワーＭＯＳＦＥＴ（Ｑ１０）のオン抵抗とセンス抵抗の和と出力電流ＩＯＵＴの増分との積に相当する電圧降下を生じ、（図４の）Ｖ２に低下している。
【００４１】
次に、時間ｔ４で、外部機器（負荷回路）１ｄのスイッチＳＷ１がオンして、出力ＯＵＴがグランド（ＧＮＤ）とショートした状態となるとする。すると、出力電流ＩＯＵＴがＩＬＩＭ１（第１の制限電流）を超え、アンプＡＭＰ３３の出力が“Ｈ”レベルになることで制限電流はＩＬＩＭ２（第２の制限電流）となる。出力電流ＩＯＵＴはＩＬＩＭ２（第２の制限電流）を超えようとするが、このときアンプＡＭＰ３１の出力が“Ｈ”レベルへ変化しトランジスタＱ３１がオンすることにより、パワーＭＯＳＦＥＴ(Ｑ１０)がフィードバック制御され、出力電圧ＩＯＵＴがＩＬＩＭ２（第２の制限電流）になる。このとき同時にエラー情報がホスト機器システムに伝達されるように構成されていること、及び、時間ｔ４からごく僅かな期間、ＩＬＩＭ２（第２の制限電流）を超える過渡電流が流れることは、第１及び第２の実施形態と同様である。
【００４２】
時間ｔ５で、エラー情報を受けたホスト機器システムの作用により、電流制限部３ａへのイネーブル信号がディセーブルとされ、パワーＭＯＳＦＥＴ（Ｑ１０）がオフし、出力電流ＩＯＵＴが０となる。以降、時間ｔ６までの間にスイッチＳＷ１がオフされ、時間ｔ６で再度、電流制限部３ａがイネーブル状態となるとする。時間ｔ６以降トランジスタＱ１０がオンとなる。出力電圧ＶＯＵＴの立ち上がりは、ｔ０以降と同様である。
【００４３】
以上のように、ホスト機器から外部機器に電源を供給するシステムで、外部機器が一時的な相当に大きい過渡電流（即ち、上記Ｉ２に相当する過渡電流）を必要とする場合に、本発明に係る電流制限回路を用いれば、過渡電流を一定期間（ＴＩＬＩＭ２）までは流すことができる。Ｉ２の大きさの電流が、その一定期間を超過する場合には出力電流ＩＯＵＴが強制的にＩＬＩＭ１に制限されるので安全性は保障される。ＴＩＬＩＭ２については、外部機器の特性に応じて最適に設計することができる。
【００４４】
４．ワンショットパルス発生回路について
ワンショットパルス発生回路３０、１３０には、従来技術のものを利用できる。図５(ａ）は、図１に示すワンショットパルス発生部１ｂに搭載可能なワンショットパルス発生回路３０の回路例であり、複数のＮｃｈ（Ｎチャネル）ＭＯＳＦＥＴ、複数のＰｃｈ（Ｐチャネル）ＭＯＳＦＥＴ、インバータ、ＮＡＮＤ回路、コンデンサ、及び電源等で構成されている。なお、「ＢＩＡＳＰ１」はバイアス入力を示す。ＢＩＡＳＰ１で決まる定電流でＣ２を充電してワンショットパルスの立上り時間を決めている。
同様に、図５(ｂ）は、図３に示すワンショットパルス発生部３ｂに搭載可能なワンショットパルス発生回路１３０の回路例であり、複数のＮｃｈ（Ｎチャネル）ＭＯＳＦＥＴ、複数のＰｃｈ（Ｐチャネル）ＭＯＳＦＥＴ、インバータ、ＮＡＮＤ回路、コンデンサ、及び電源等で構成されている。なお、「ＢＩＡＳＮ１」はバイアス入力を示す。ＢＩＡＳＮ１で決まる定電流でＣ４を放電してワンショットパルスの立下り時間を決めている。
【産業上の利用可能性】
【００４５】
本発明は、パワーＭＯＳＦＥＴの過電流保護装置や、パワースイッチＩＣおよびパワースイッチを内蔵するＩＣの過電流保護回路で利用することができる。
【符号の説明】
【００４６】
１ａ、２ａ、３ａ・・・電流制限部、１ｂ、２ｂ、３ｂ・・・パンショットパルス発生部、１ａ、１ｂ、１ｃ・・・ドライバ回路、３０、１３０・・・ワンショットパルス発生回路、５０・・・チャージポンプ。
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特許第３５８９３９２号
【図１】
2011170534.tif 000003
【図２】
2011170534.tif 000004
【図３】
2011170534.tif 000005
【図４】
2011170534.tif 000006
【図５】
2011170534.tif 000007
【図６】
2011170534.tif 000008
【図７】
2011170534.tif 000009