(57)【要約】【課題】トランジスタレベルの故障診断で複数の故障候補が得られた場合に、故障候補をさらに絞り込むことができるようにすること。【解決手段】故障箇所絞込み装置は、トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する故障候補分類部と、複数の故障候補を分類結果に応じてレイアウト図上に表示する表示部と、を有する。【選択図】図１
2011226858.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する故障候補分類部と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する表示部と、を備えていることを特徴とする故障箇所絞込み装置。
【請求項２】
前記故障候補分類部は、前記複数の故障候補のそれぞれに対し、ＶＣ法で故障前後に観測されることが期待されるコントラストを予測し、該予測結果に応じて、前記複数の故障候補を、ＶＣ法で観測可能な故障候補とそれ以外の故障候補に分類することを特徴とする、請求項１に記載の故障箇所絞込み装置。
【請求項３】
前記故障候補分類部は、故障前後に相異なるコントラストが観測されることが期待される故障候補を、ＶＣ法で観測可能な候補に分類することを特徴とする、請求項２に記載の故障箇所絞込み装置。
【請求項４】
前記表示部は、予測したコントラストを前記複数の故障候補のそれぞれに対応付けてレイアウト図上に表示することを特徴とする、請求項２又は３に記載の故障箇所絞込み装置。
【請求項５】
前記表示部は、前記複数の故障候補のそれぞれを故障として埋め込んだ回路に対するシミュレーションの結果を、前記複数の故障候補のそれぞれに対応付けて表示することを特徴とする、請求項１乃至４のいずれか１項に記載の故障箇所絞込み装置。
【請求項６】
前記故障候補の故障モードは、ＶＩＡオープン故障、トランジスタ端子オープン故障、及び、配線ショート故障、及びトランジスタ端子間ショート故障を含むことを特徴とする、請求項１乃至５のいずれか１項に記載の故障箇所絞込み装置。
【請求項７】
前記故障候補分類部は、前記故障候補の故障モードがＶＩＡオープン故障である否かを判定し、
前記表示部は、故障モードがＶＩＡオープン故障である場合には、故障前後に観測されることが期待されるコントラストを表示することを特徴とする、請求項６に記載の故障箇所絞込み装置。
【請求項８】
前記故障候補分類部は、前記故障候補の故障モードがＶＩＡオープン故障でない場合には、該故障モードがトランジスタ端子オープン故障であるか否かを判定し、故障モードがトランジスタ端子オープン故障である場合には、故障モードをゲート幅が広いＰ型若しくはＮ型トランジスタのゲートオープン故障、ゲート幅が狭いＰ型若しくはＮ型トランジスタのゲートオープン故障、Ｎ型トランジスタのソース若しくはドレインオープン故障、又は、Ｐ型トランジスタのソース若しくはドレインオープン故障のいずれかに分類し、
前記表示部は、前記分類結果に応じて、故障前後に観測されることが期待されるコントラストを表示することを特徴とする、請求項７に記載の故障箇所絞込み装置。
【請求項９】
前記故障候補分類部は、前記故障候補の故障モードがトランジスタ端子オープン故障でない場合には、故障モードがネットショート故障であるか否かを判定し、
前記表示部は、故障モードがネットショート故障である場合には、形状確認を表示することを特徴とする、請求項８に記載の故障箇所絞込み装置。
【請求項１０】
前記故障候補分類部は、前記故障候補の故障モードがネットショート故障でない場合には、故障モードがトランジスタ端子ショートか否かを判定し、故障モードがトランジスタ端子ショートである場合には、故障モードをＶＣ法で観測可能な故障モードとそれ以外の故障モードとに分類し、
前記表示部は、故障モードがＶＣ法で観測可能である場合には、故障前後に観測されることが期待されるコントラストを対比して表示し、それ以外の場合には、故障前後に観測されることが期待されるコントラストは同一である旨を表示することを特徴とする、請求項９に記載の故障箇所絞込み装置。
【請求項１１】
前記ＶＣ法で観測可能な故障モードは、Ｎ型トランジスタのソース−バックゲート間のトランジスタ端子ショート故障、又は、ゲート幅が狭いＮ型トランジスタ、ゲート幅が狭いＰ型トランジスタ若しくはゲート幅が広いＰ型トランジスタのソース−ゲート間、ドレイン−ゲート間若しくはバックゲート−ゲート間のトランジスタ端子ショート故障のいずれかであることを特徴とする、請求項１０に記載の故障箇所絞込み装置。
【請求項１２】
前記ＶＣ法で観測不可能な故障モードは、ゲート幅が広いＮ型トランジスタのソース−ゲート間、ドレイン−ゲート間若しくはバックゲート−ゲート間のトランジスタ端子ショート故障、Ｎ型トランジスタのソース−ドレイン間のトランジスタ端子ショート故障、又は、Ｐ型トランジスタのソース−ドレイン間若しくはソース−バックゲート間のトランジスタ端子ショート故障のいずれかであることを特徴とする、請求項１０又は１１に記載の故障箇所絞込み装置。
【請求項１３】
前記表示部は、ＶＣ法で観測可能な故障モードとそれ以外の故障モードとを、別個のレイアウト図上に表示することを特徴とする、請求項１乃至１２のいずれか１項に記載の故障箇所絞込み装置。
【請求項１４】
コンピュータが、トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する工程と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する工程と、を含むことを特徴とする故障箇所絞込み方法。
【請求項１５】
トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する処理と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する処理と、をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、故障箇所絞込み装置、故障箇所絞込み方法及びプログラムに関し、特に、ＣＭＯＳ回路を含む半導体集積回路の素子レベルの故障箇所絞込み装置、故障箇所絞込み方法及びプログラムに関する。
【背景技術】
【０００２】
システムＬＳＩを実現するための半導体プロセスは年々微細化し、これに伴い、ＬＳＩに搭載される単一の回路に含まれるトランジスタの数は増加し続けている。また、ＬＳＩに搭載される回路数の増加に伴い、回路内で故障が生じ得る箇所も増加している。したがって、フェイルログ又は故障シミュレーション結果を入力とし、不良サンプルの故障箇所を推定する故障診断技術は、故障解析のＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を短縮するために必須の技術となっている。
【０００３】
しかし、現状の故障診断技術における解析の抽象度は、ゲートレベルである場合が多く、ゲートを実現するセルの内部回路（以下「セル内回路」という）の故障診断を行う技術、すなわち、トランジスタレベルの抽象度の故障診断技術は実用化されていない。
【０００４】
既存のゲートレベル故障診断技術の診断結果において、セル内回路の故障を示唆する結果が得られた場合には、解析の抽象度をさらにトランジスタレベルに下げる手段がなく、セル内回路の故障解析は、専らスキルを有する解析者に委ねられている。解析者によるセル内回路の故障解析は、工数も多く、解析の品質も解析者のスキルによるばらつきが大きい。そこで、精度の高いトランジスタレベルの故障診断技術を確立することが求められている。
【０００５】
トランジスタレベルの故障診断技術として、セル内故障診断が挙げられる。セル内故障診断では、ゲートレベル故障診断で絞り込まれた故障の疑われるセル内回路を、トランジスタレベルで診断する。しかし、現状では、故障解析の手段としてのセル内故障診断は、実用性が乏しい。そこで、ＬＳＩテスタによって故障が確認されたデバイスに対して、ゲートレベルの故障診断後、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法により、又は、ゲートレベルの故障診断後、ナノプローバでトランジスタの特性を直接測定することにより、セル内の故障箇所の絞込みが行われる。
【０００６】
特許文献１には、セル内の素子レベルの故障診断を行なう故障診断装置が記載されている。また、非特許文献１には、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法による故障解析技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３１３１３３号公報
【非特許文献】
【０００８】
【非特許文献１】ＬＳＩテスティング学会編、「ＬＳＩテスティングハンドブック」、第１版、オーム社、２００８年１１月、ｐ．２０４−２０８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以下の分析は、本発明者によってなされたものである。
【００１０】
図６は、関連する故障箇所絞込み方法を示すフローチャートである。
【００１１】
図６を参照すると、故障が疑われるサンプルの故障解析として、最初にテスタによる評価で不良を再現する。不良が再現されることが確認されると、不良動作をフェイルログとして保存する（ステップＡ１）。
【００１２】
ソフトウェアによる論理故障診断により、故障が疑われる故障回路とレイアウトを抽出する（ステップＡ２）。
【００１３】
次に、故障箇所をセル（又は回路集合体）のレベルまで絞り込む。また、論理故障診断の結果から、故障が疑われるセルの入出力動作を抽出する（ステップＡ３）。
【００１４】
ステップＡ３までの手順により、故障範囲がトランジスタなどの素子の個数にして数１０個以内にまで絞り込まれた場合には、故障の疑いのある素子を限定するために、ナノプローバ等を用いて素子の端子や素子間配線の故障の有無を確認する。一方、ナノプローバ等の装置がない環境下では、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）を観測することで、故障の疑いのある範囲内で故障箇所の絞込みを行う（「ＶＣ法」という）（ステップＡ４）。
【００１５】
特許文献１において、故障が疑われる論理セルがある場合、その故障動作（論理動作）からトランジスタレベルの故障診断を行い、故障箇所を絞り込む方法が記載されている。図７は、特許文献１に記載されたトランジスタレベル故障診断による故障箇所絞込み方法（〜１００ｎｍ）のフローチャートである。
【００１６】
ナノプローバ又はＶＣ法を用いて故障箇所を絞り込む方法は、いずれも公知の方法であることから、ここでは、トランジスタレベル故障診断を用いて故障箇所を絞り込む手順について、図７から図１０を参照して説明する。また、ＶＣ法による故障箇所絞込み手順についても後述する。
【００１７】
図７のステップＳＴ１〜ＳＴ４は、μｍオーダーまでの故障箇所の絞込みであり、図６のステップＡ１〜Ａ４に相当する。
【００１８】
図７を参照すると、ステップＳＴ４までの手順で故障が疑われる回路集合体（セル）が絞り込まれると、セル内の故障候補抽出が行なわれる（ステップＳＴ５）。具体的には、故障が疑われるセル（回路集合体）のレイアウトから、以下の故障候補（１）〜（３）を抽出する。
（１）ネットショート故障候補：配線が互いに交差している箇所（交差配線対）
（２）ネットショート故障候補：短い配線間距離で隣り合っている配線が存在する箇所（隣接配線対）
（３）ビアオープン故障候補：レイアウト内のビア
【００１９】
セル内回路を構成するトランジスタについても端子（ソース、ドレイン、ゲート）に着目し、以下の故障候補（４）、（５）を抽出する。
（４）ピンショート故障候補：端子間のショート
（５）ピンオープン故障候補：端子のオープン
【００２０】
図７のステップＳＴ５の手順で得られた故障候補を、セル内回路に埋め込み（組み込み）（ステップＳＴ６）、セル内回路の故障シミュレーションを行う（ステップＳＴ７）。
【００２１】
図８は、無故障のセル（回路集合体）を一例として示す図である。一方、図９は、故障候補を埋め込んだセルを一例として示す図である。図９を参照すると、配線ショート故障が、抵抗ＲＦ（０Ω）として埋め込まれている。
【００２２】
特許文献１では、故障シミュレーションにおいて、スイッチレベルシミュレータ（ＳＬＳ：Ｓｗｉｔｃｈ  Ｌｅｖｅｌ  Ｓｉｍｕｌａｔｏｒ）を用いたシミュレーションが行なわれている。
【００２３】
各故障候補を埋め込んだ回路を用いて故障シミュレーションを行った結果を、実際のセルの故障動作と照合する（ステップＳＴ８）。また、故障候補を、故障シミュレーション結果と故障動作とが一致するものに絞り込む（ステップＳＴ９）。
【００２４】
特許文献１では、トランジスタレベルシミュレーションにおいて、ＳＬＳを使用している。なお、トランジスタレベルの標準シミュレータであるＳＰＩＣＥを使用しても、同様の診断を行うことができる。
【００２５】
一方、ＬＳＩ製造の前工程やＬＳＩの故障解析を行う現場に広く普及しているＳＥＭを用いて故障箇所を絞込む電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法を採用することもできる。ＶＣ法では、故障したＬＳＩの配線層部分を研磨し、配線層以下のトランジスタに接続されたＶＩＡを露出させ、露出させたＶＩＡのコントラストをＳＥＭで観測する。
【００２６】
Ｐ型拡散層に接続されたＶＩＡのコントラストは、最も明るいコントラストとして観測される。Ｎ型拡散層に接続されたＶＩＡのコントラストは、Ｐ型拡散層に接続されたＶＩＡと比較してコントラストは弱いものの、観測可能である。ゲートに接続されたＶＩＡのコントラストは、ゲート幅が広いほど強く、最も強い場合には、Ｎ型拡散層に接続されたＶＩＡのコントラストと同程度となる。これらのＶＩＡのコントラストを、良品と不良品との間で比較し、コントラストに差がある箇所を探索することで、故障箇所を絞り込む。
【００２７】
しかし、ＶＣ法による観測によると、セル内で発生するすべての故障を観測することはできない。例えば、ゲート幅が小さなトランジスタではゲートに接続されたＶＩＡは、コントラストが低く、観測することができない。すなわち、故障の有る場合と無い場合との間でＶＣ像に有意な差が観測されず、ＶＩＡがオープンとなっていても、ＶＣ法によって確認することはできない。
【００２８】
逆に、ゲート幅が大きいＮ型トランジスタではトンネルリークが大きいため、ゲートに接続されたＶＩＡは、ＶＣ法ではドレインやソースに接続されたＶＩＡと同程度のコントラストを有する。したがって、ゲートとドレイン又はゲートとソースがショートしても、ショートしていない場合と比較してコントラストがほとんど変化しないため、観測が困難となる。
【００２９】
同様に、ソースとドレインとがショートしても、コントラストが変化せず、ＶＣ法では確認することができない。ソースとドレインは同型（すなわちＰ型同士又はＮ型同士）の拡散層であるため、ショートしてもＳＥＭ像のコントラストが変化しないからである。
【００３０】
また、ＶＣ法で異常が確認され、故障箇所を特定したとしても、当該箇所がデバイスの故障動作を起こす原因となり得るか否かを判定することができない。ＶＣ法はデバイスの故障をＳＥＭ像によるコントラスト変化で表すのみであるため、故障動作への影響を観測することはできないからである。
【００３１】
一方、トランジスタレベル故障診断による絞込みによると、故障候補を１つに絞り込むことが難しい。図１０は、一例として、故障論理が同一のショート故障候補が、ＰＭＯＳ側とＮＭＯＳ側双方に存在する場合を示す。なお、図１０は片反転入力ＮＯＲ回路を示している。
【００３２】
図１０を参照すると、Ｈ０２を入力とするインバータのＮＭＯＳゲートがＧＮＤとショートする故障モード（α）と、ＮＡＮＤ部分のトーテンポールの上部のＰＭＯＳのゲートがＶＤＤとショートする故障モード（β）とは、出力論理が同一である。図１０からも明らかであるように、一般に、セルは入力端子及び出力端子の数が少ない。したがって、診断結果から、故障候補を一つに絞り込むために十分な情報を抽出することは難しい。
【００３３】
そこで、トランジスタレベルの故障診断で複数の故障候補が得られた場合に、故障候補をさらに絞り込むことができるようにすることが課題となる。本発明の目的は、かかる課題を解決する故障箇所絞込み装置、故障箇所絞込み方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００３４】
本発明の第１の視点に係る故障箇所絞込み装置は、
トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する故障候補分類部と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する表示部と、を備えている。
【００３５】
本発明の第２の視点に係る故障箇所絞込み方法は、
コンピュータが、トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する工程と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する工程と、を含む。
【００３６】
本発明の第３の視点に係るプログラムは、
トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する処理と、
前記複数の故障候補を前記分類結果に応じてレイアウト図上に表示する処理と、をコンピュータに実行させる。
【発明の効果】
【００３７】
本発明に係る故障箇所絞込み装置、故障箇所絞込み方法及びプログラムによると、トランジスタレベルの故障診断で複数の故障候補が得られた場合に、故障候補をさらに絞り込むことができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る故障箇所絞込み装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る故障箇所絞込み装置の動作を示すフローチャートである。
【図３】ＶＣ法による観測の可否を示す表である。
【図４】ＶＣ法による観測の可否を判定する方法を示すフローチャートである。
【図５】故障候補をセル図形上に表示する表示部における表示例である。
【図６】関連技術における故障解析の流れを表す図である。
【図７】特許文献１に記載されたトランジスタレベル故障診断による故障箇所絞込み方法のフローチャートである。
【図８】故障が無い状態の回路集合体（セル）を示す図である。
【図９】配線ショートをセルに埋め込んだ場合を示す図である。
【図１０】故障論理の同一のショート故障候補が、ＰＭＯＳ側とＮＭＯＳ側の双方に存在する場合を示す図である。
【発明を実施するための形態】
【００３９】
本発明の第１の展開形態によると、上記第１の視点に係る故障箇所絞込み装置が提供される。
【００４０】
本発明の第２の展開形態によると、前記故障候補分類部は、前記複数の故障候補のそれぞれに対し、ＶＣ法で故障前後に観測されることが期待されるコントラストを予測し、該予測結果に応じて、前記複数の故障候補を、ＶＣ法で観測可能な故障候補とそれ以外の故障候補に分類する、故障箇所絞込み装置が提供される。
【００４１】
本発明の第３の展開形態によると、前記故障候補分類部は、故障前後に相異なるコントラストが観測されることが期待される故障候補を、ＶＣ法で観測可能な候補に分類する、故障箇所絞込み装置が提供される。
【００４２】
本発明の第４の展開形態によると、前記表示部は、予測したコントラストを前記複数の故障候補のそれぞれに対応付けてレイアウト図上に表示する、故障箇所絞込み装置が提供される。
【００４３】
本発明の第５の展開形態によると、前記表示部は、前記複数の故障候補のそれぞれを故障として埋め込んだ回路に対するシミュレーションの結果を、前記複数の故障候補のそれぞれに対応付けて表示する、故障箇所絞込み装置が提供される。
【００４４】
本発明の第６の展開形態によると、前記故障候補の故障モードは、ＶＩＡオープン故障、トランジスタ端子オープン故障、及び、配線ショート故障、及びトランジスタ端子間ショート故障を含む、故障箇所絞込み装置が提供される。
【００４５】
本発明の第７の展開形態によると、
前記故障候補分類部は、前記故障候補の故障モードがＶＩＡオープン故障である否かを判定し、
前記表示部は、故障モードがＶＩＡオープン故障である場合には、故障前後に観測されることが期待されるコントラストを表示する、故障箇所絞込み装置が提供される。
【００４６】
本発明の第８の展開形態によると、
前記故障候補分類部は、前記故障候補の故障モードがＶＩＡオープン故障でない場合には、該故障モードがトランジスタ端子オープン故障であるか否かを判定し、故障モードがトランジスタ端子オープン故障である場合には、故障モードをゲート幅が広いＰ型若しくはＮ型トランジスタのゲートオープン故障、ゲート幅が狭いＰ型若しくはＮ型トランジスタのゲートオープン故障、Ｎ型トランジスタのソース若しくはドレインオープン故障、又は、Ｐ型トランジスタのソース若しくはドレインオープン故障のいずれかに分類し、
前記表示部は、前記分類結果に応じて、故障前後に観測されることが期待されるコントラストを表示する、故障箇所絞込み装置が提供される。
【００４７】
本発明の第９の展開形態によると、
前記故障候補分類部は、前記故障候補の故障モードがトランジスタ端子オープン故障でない場合には、故障モードがネットショート故障であるか否かを判定し、
前記表示部は、故障モードがネットショート故障である場合には、形状確認を表示する、故障箇所絞込み装置が提供される。
【００４８】
本発明の第１０の展開形態によると、
前記故障候補分類部は、前記故障候補の故障モードがネットショート故障でない場合には、故障モードがトランジスタ端子ショートか否かを判定し、故障モードがトランジスタ端子ショートである場合には、故障モードをＶＣ法で観測可能な故障モードとそれ以外の故障モードとに分類し、
前記表示部は、故障モードがＶＣ法で観測可能である場合には、故障前後に観測されることが期待されるコントラストを対比して表示し、それ以外の場合には、故障前後に観測されることが期待されるコントラストは同一である旨を表示する、故障箇所絞込み装置が提供される。
【００４９】
本発明の第１１の展開形態によると、前記ＶＣ法で観測可能な故障モードは、Ｎ型トランジスタのソース−バックゲート間のトランジスタ端子ショート故障、又は、ゲート幅が狭いＮ型トランジスタ、ゲート幅が狭いＰ型トランジスタ若しくはゲート幅が広いＰ型トランジスタのソース−ゲート間、ドレイン−ゲート間若しくはバックゲート−ゲート間のトランジスタ端子ショート故障のいずれかである、故障箇所絞込み装置が提供される。
【００５０】
本発明の第１２の展開形態によると、前記ＶＣ法で観測不可能な故障モードは、ゲート幅が広いＮ型トランジスタのソース−ゲート間、ドレイン−ゲート間若しくはバックゲート−ゲート間のトランジスタ端子ショート故障、Ｎ型トランジスタのソース−ドレイン間のトランジスタ端子ショート故障、又は、Ｐ型トランジスタのソース−ドレイン間若しくはソース−バックゲート間のトランジスタ端子ショート故障のいずれかである、故障箇所絞込み装置が提供される。
【００５１】
本発明の第１３の展開形態によると、前記表示部は、ＶＣ法で観測可能な故障モードとそれ以外の故障モードとを、別個のレイアウト図上に表示する、故障箇所絞込み装置が提供される。
【００５２】
本発明の第１４の展開形態によると、上記第２の視点に係る故障箇所絞込み方法が提供される。
【００５３】
本発明の第１５の展開形態によると、前記分類工程において、前記複数の故障候補のそれぞれに対し、ＶＣ法で故障前後に観測されることが期待されるコントラストを予測し、該予測結果に応じて、前記複数の故障候補を、ＶＣ法で観測可能な故障候補とそれ以外の故障候補に分類する、故障箇所絞込み方法が提供される。
【００５４】
本発明の第１６の展開形態によると、前記分類工程において、故障前後に相異なるコントラストが観測されることが期待される故障候補を、ＶＣ法で観測可能な候補に分類する、故障箇所絞込み方法が提供される。
【００５５】
本発明の第１７の展開形態によると、前記表示工程において、予測したコントラストを前記複数の故障候補のそれぞれに対応付けてレイアウト図上に表示する、故障箇所絞込み方法が提供される。
【００５６】
本発明の第１８の展開形態によると、前記表示工程において、前記複数の故障候補のそれぞれを故障として埋め込んだ回路に対するシミュレーションの結果を、前記複数の故障候補のそれぞれに対応付けて表示する、故障箇所絞込み方法が提供される。
【００５７】
本発明の第１９の展開形態によると、上記第３の視点に係るプログラムが提供される。
【００５８】
本発明の第２０の展開形態によると、前記分類処理において、前記複数の故障候補のそれぞれに対し、ＶＣ法で故障前後に観測されることが期待されるコントラストを予測し、該予測結果に応じて、前記複数の故障候補を、ＶＣ法で観測可能な故障候補とそれ以外の故障候補に分類する、プログラムが提供される。
【００５９】
本発明の第２１の展開形態によると、前記分類処理において、故障前後に相異なるコントラストが観測されることが期待される故障候補を、ＶＣ法で観測可能な候補に分類する、プログラムが提供される。
【００６０】
本発明の第２２の展開形態によると、前記表示処理において、予測したコントラストを前記複数の故障候補のそれぞれに対応付けてレイアウト図上に表示する、プログラムが提供される。
【００６１】
本発明の第２３の展開形態によると、前記表示処理において、前記複数の故障候補のそれぞれを故障として埋め込んだ回路に対するシミュレーションの結果を、前記複数の故障候補のそれぞれに対応付けて表示する、プログラムが提供される。
【００６２】
本発明の第２４の展開形態によると、上記プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００６３】
本発明によると、トランジスタレベル故障診断で故障候補を一つに絞り込めない場合であっても、各故障候補のＶＣ法による観測期待値（すなわち、故障前後にＶＣ法で観測されることが期待されるコントラスト）とＶＣ法の観測結果とが一致するか否かを確認することができるため、故障候補を効率良く絞り込むことができる。
【００６４】
本発明によると、ＶＣ法によりセル内の異常が確認できない場合でも、診断により求めたＶＣ法で観測不可能な故障候補とそのＶＣ法による観測期待値をセルの図形情報上に図示し、セルの動作を波形表示することができるため、従来と比較して故障箇所を精度良く絞り込むことができる。
【００６５】
本発明によると、ＶＣ法で異常が確認された故障候補をセルの図形情報上に図示し、セルの動作を波形表示することができるため、故障箇所とセルの不良動作との間の対応付けを明確にすることができる。
【００６６】
（実施形態）
本発明の実施形態に係る故障箇所絞込み装置について、図面を参照して説明する。図１は、本実施形態の故障箇所絞込み装置の構成を示すブロック図である。図１を参照すると、故障箇所絞込み装置は、テスタ評価部１１、論理故障診断部１２、故障箇所絞込み部１３、セル内故障箇所絞込み部３０、及び表示部２１を備えている。
【００６７】
テスタ評価部１１は、不良を再現するとともに、フェイルログを取得する。
【００６８】
論理故障診断部１２は、テスタ評価部１１のフェイルログを入力とし、故障候補回路集合体（セル）群とそのチップレイアウト上の位置を特定する。
【００６９】
故障箇所絞込み部１３は、論理故障診断部１２で特定した故障候補回路集合体（セル）群と、そのチップレイアウト上の位置を入力とし、故障箇所を回路集合体（セル）単位まで絞り込み、そのセルの入力出力動作を求める。
【００７０】
セル内故障箇所絞込み部３０は、回路集合体（セル）内部の故障箇所の絞込みを行う。図１を参照すると、セル内故障箇所絞込み部３０は、さらに、故障候補抽出部１４、故障シミュレーション部１５、比較部１６、一致判定・故障候補絞込み部１７及び故障候補分類部１８を備えている。
【００７１】
故障候補抽出部１４は、故障箇所絞込み部１３で絞り込んだ回路集合体（セル）と、そのセルの入出力動作を入力とし、故障候補を抽出する。故障候補は、一例として、ＶＩＡオープン、配線ショート（隣接対／交差対）、トランジスタ端子オープン、トランジスタ端子間ショートを含む。
【００７２】
故障シミュレーション部１５は、故障候補抽出部１４で抽出した故障候補を入力とし、各故障候補を埋め込んだ回路集合体（セル）のシミュレーションを行い、故障動作をシミュレーション結果として出力する。
【００７３】
比較部１６は、故障シミュレーション部１５が出力したシミュレーション結果と、実故障とを比較する。すなわち、比較部１６は、故障シミュレーション部１５のシミュレーション結果と、故障箇所絞込み部１３で得られた回路集合体（セル）の入出力動作とを入力とし、回路集合体（セル）のシミュレーション結果と実故障（入出力動作）との比較結果を出力する。
【００７４】
一致判定・故障候補絞込み部１７は、比較部１６の比較結果を入力とし、比較結果の一致判定を行い、故障候補を絞り込む。
【００７５】
故障候補分類部１８は、一致判定・故障候補絞込み部１７の故障候補絞り込み結果を入力とし、故障候補をＶＣ法で検出可能な候補とそれ以外の候補とに分類する。また、故障候補分類部１８は、ＶＣ法で観測可能な故障候補のＶＣ法による観測期待値を求め、シミュレーション波形と関係づけて故障候補リスト１９として出力し、ＶＣ法で観測できない故障候補についても、同様に、観測期待値を求め、シミュレーション波形と関係づけて故障候補リスト２０として出力する。
【００７６】
表示部２１は、故障候補をセル図形上に表示する。表示部２１は、故障候補リスト１９、２０を入力とし、セル図形情報上に、ＶＣ法で観測可能な故障候補とそれ以外の故障候補の観測期待値を表示し、シミュレーション波形と関連付ける。
【００７７】
次に、本実施形態の故障箇所絞込み装置の動作について、図面を参照して説明する。図２は、本実施形態の故障箇所絞込み装置の動作を示すフローチャートである。
【００７８】
図２を参照すると、テスタ評価部１１は、故障が疑われるサンプルの故障解析として、最初にテスタによる評価で不良を再現する（ステップＳ１１）。テスタ評価部１１は、不良が再現されることが確認されると、不良動作をフェイルログとして保存する（ステップＳ１１）。
【００７９】
論理故障診断部１２は、論理故障診断（ソフトウェア）により、故障が疑われる故障回路とレイアウトを抽出する（ステップＳ１２）。
【００８０】
次に、故障箇所絞込み部１３は、故障箇所をセル（又は回路集合体）のレベルまで絞り込む（ステップＳ１３）。また、故障箇所絞込み部１３は、論理故障診断の結果から、故障が疑われるセルの入出力動作を抽出する（ステップＳ１３）。
【００８１】
故障箇所をセルのレベルにまで絞り込んだ後、故障候補抽出部１４は、セル内の故障候補を抽出する。故障候補抽出部１４は、一例として、ＶＩＡオープン、配線ショート（隣接対／交差対）、トランジスタ端子オープン、トランジスタ端子ショートに着目して、故障候補を抽出する（ステップＳ１４）。
【００８２】
故障シミュレーション部１５は、抽出した故障候補をセルの回路データ内に埋め込んで、故障シミュレーションを行う（ステップＳ１５）。故障シミュレーションは、素子レベルで行う。特許文献１ではスイッチレベルシミュレータ（ＳＬＳ：Ｓｗｉｔｃｈ  Ｌｅｖｅｌ  Ｓｉｍｕｌａｔｏｒ）が用いられているが、シミュレータとして素子レベルシミュレータの標準であるＳＰＩＣＥを用いることもできる。ＳＰＩＣＥを用いた場合には、故障シミュレーション部１５は、シミュレーションの結果を電源電圧の半値を論理閾値として出力電圧を論理値に変換する。
【００８３】
比較部１６は、セル内の故障候補絞込みとして、論理故障診断後に抽出した故障が疑われるセルの入出力動作と故障シミュレーション結果とを比較する（ステップＳ１６）。
【００８４】
一致判定・故障候補絞込み部１７は、これらが一致する故障候補を、故障の可能性がある故障候補として絞り込む（ステップＳ１７）。
【００８５】
故障候補分類部１８は、絞り込まれた故障候補を、ＶＣ法で観測可能な故障候補と観測不可能な故障候補とに分類する（ステップＳ１８）。故障候補は、ＶＣ法で観測可能な故障候補リスト１９と観測不可能な故障候補リスト２０に分類される。
【００８６】
表示部２１は、故障候補リスト１９、２０を、セルの図形情報上に別個に表示する（ステップＳ２１）。
【００８７】
図３は、セル内で生じ得る故障モードがＶＣ法で判定可能か否かを、過去の故障解析に基づいて一覧表にまとめたものである。図３によると、ＶＣ法を用いたときに、各故障モードについて、どこでどのような観測値が期待されるかを把握することができる。
【００８８】
例えば、Ｐ型トランジスタのソース（Ｓ）がオープン故障を起こした場合には、当該トランジスタのＰ型拡散層のコンタクト（Ｐｃｈ−ＣＮＴ）を観測すると、無故障時にはコントラストが輝いていたものが（◎）、オープン故障時には暗くなり、視認できなくなる（×）。このときのコントラストの変化を、「◎→×」と表す。矢印「→」の前後でコントラストが変化する故障モードは、ＶＣ法で観測することができる。
【００８９】
図４は、故障候補分類部１８（図１）の動作（図２のステップＳ１８）を示すフローチャートである。
【００９０】
まず、故障候補分類部１８は、診断で絞り込んだ故障候補のそれぞれについて、ＶＩＡオープン（ＶＤＤ／ＧＮＤオープン）故障か否かを判定する（ステップＳ２２）。
【００９１】
ＶＩＡオープン故障でない場合には（ステップＳ２２のＮｏ）、故障候補分類部１８は、トランジスタ（Ｔｒ）端子オープン故障か否かを判定する（ステップＳ２３）。
【００９２】
トランジスタ端子オープン故障でない場合には（ステップＳ２３のＮｏ）、故障候補分類部１８は、ネットショート故障か否かを判定する（ステップＳ２４）。
【００９３】
ＶＩＡオープン故障である場合（ステップＳ２２のＹｅｓ）、トランジスタ端子オープン故障である場合（ステップＳ２３のＹｅｓ）、又は、ネットショート故障である場合には（ステップＳ２４のＹｅｓ）、ＶＣ法（ネットショートのみＳＥＭでの形状確認）で観測可能である。故障候補分類部１８は、これらの観測期待値を図４に示したフローチャートに従って求める。
【００９４】
ここで、図４のフローに含まれるＰｃｈは、Ｐ型トランジスタを表し、Ｐｃｈ−ＧはＰ型トランジスタのゲートオープン故障を表す。同様に、Ｓはソースを表し、Ｄはドレインを表し、ＮｃｈはＮ型トランジスタを表す。トランジスタ端子間ショート故障については、例えば、Ｓ−Ｇはソース−ゲート間のトランジスタ端子間ショート故障を表す。
【００９５】
図４の観測期待値２７となる故障モードは、ＶＣ法の観測値が故障前後で変化し、ＶＣ法で観測されるか、又は、ＳＥＭの形状観測で異常が見つかる可能性がある。一方、図４の観測期待値２６となる故障モード、すなわち、Ｓ−Ｄショート故障、又は、ＮｃｈのＤ−Ｇ、Ｓ−Ｇ若しくはＢ−Ｇのショート故障は、ＶＣ法の観測値が故障前後で変化しないため、ＶＣ法では観測できない。以上の判定フローに従い、故障候補分類部１８は、診断で絞り込まれた故障候補のそれぞれがＶＣ法で観測可能か否かを判定する。
【００９６】
図５は、故障候補をセル図形上に表示する表示部２１による表示例を示す。図５の左上を故障論理として診断すると、（ａ）ＶＤＤ配線と配線２のショート、（ｂ）ＶＳＳ配線とＺ配線のショート、（ｃ）Ｍ４（Ｎ型）トランジスタのＧ−Ｓショート、（ｄ）Ｍ２（Ｐ型）トランジスタのＧ−Ｓショートが故障候補として挙げられる。故障候補分類部１８は、ＶＣ法（及び形状観察）による観測の可否と、観測可能なときの観測期待値を、図４に従って求める。表示部２１は、セル図形情報上の観測可能な箇所に、観測期待値を表示する。
【００９７】
表示部２１は、観測期待値を表示するとともに、故障シミュレーション（図２のステップＳ１５）によって求めたシミュレーション結果も対応付けて表示する。
【００９８】
従来はＶＣ法の観測結果のみで故障箇所判定していたが、シミュレーション結果を表示することで、故障箇所と当該箇所が故障したときのセルの故障動作を確認することができる。なお、表示部２１は、ＶＣ法で観測可能な場合と、それ以外の場合とを分類して表示することが好ましい。
【００９９】
従来は、ＶＣ法で観測できなかったときは、それ以上解析を進めることが困難であった。一方、本実施形態によると、図５の（ｃ）の表示を参照することで、故障の有無に依らず、当該コンタクトが明るいコントラストであることを確認し、他の部分にも故障前後の変化が無ければ実際の故障論理とシミュレーションから求めた動作（（ｃ）の波形）が一致することを確認することで、（ｃ）Ｍ４トランジスタのＧ−Ｓショート故障が生じている可能性が高いと判断することができる。他のケースでも同様に、ＶＣ法で観測ができない場合であっても、故障論理から故障候補をさらに絞り込んでいくことができる。
【０１００】
すなわち、本発明によると、トランジスタレベル故障診断で故障候補が１つに絞り込めない場合にも、それぞれの故障候補のＶＣ法による観測期待値とＶＣ法の観測結果とが一致するか否かを確認することができるため、効率よく候補の絞り込みを進めることができる。
【０１０１】
また、本発明によると、ＶＣ法によりセル内の異常が確認できない場合でも、診断により求めたＶＣ法で観測不可能な故障候補とそのＶＣ法による観測期待値をセルの図形情報上に図示し、セルの動作を波形表示することができるため、故障箇所の絞込みを従来よりもさらに進めることができる。
【０１０２】
さらに、本発明によると、ＶＣ法で異常が確認された故障候補をセルの図形情報上に図示し、セルの動作を波形表示することができるため、従来は対応が付けられなかった故障箇所とセルの不良動作との対応付けを明確にすることができる。
【０１０３】
また、本発明によると、故障前後のコントラストの差がＶＣ法では観測されず、絞り込みが困難であったセル内の故障候補を、さらに絞り込むことができる。本発明によると、コントラストの差がＶＣ法で観測されない故障候補であっても、その故障候補の箇所を明示し、その故障動作を故障シミュレーションにより求めて表示することができるからである。
【０１０４】
なお、上記の特許文献及び非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１０５】
１１    テスタ評価部
１２    論理故障診断部
１３    故障箇所絞込み部
１４    故障候補抽出部
１５    故障シミュレーション部
１６    比較部
１７    一致判定・故障候補絞込み部
１８    故障候補分類部
１９、２０    故障候補リスト
２１    表示部
２６、２７    観測期待値
３０    セル内故障箇所絞込み部
【図１】
2011226858.tif 000003
【図２】
2011226858.tif 000004
【図３】
2011226858.tif 000005
【図４】
2011226858.tif 000006
【図５】
2011226858.tif 000007
【図６】
2011226858.tif 000008
【図７】
2011226858.tif 000009
【図８】
2011226858.tif 000010
【図９】
2011226858.tif 000011
【図１０】
2011226858.tif 000012