(57)【要約】【課題】本発明は低温ポリシリコン薄膜の製造方法に関する。【解決手段】当該方法は、基板を予備する工程と、前記基板にバッファ層を形成する工程と、前記バッファ層に第１の非結晶シリコン薄膜を形成する工程と、前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化し，結晶することで低温ポリシリコン薄膜を形成する工程と、を含む。【選択図】図８
2011243988.tif 000002
【特許請求の範囲】
【請求項１】
低温ポリシリコン薄膜の製造方法であって、
基板を予備する工程と、
前記基板にバッファ層を形成する工程と、
前記バッファ層に第１の非結晶シリコン形成を堆積する工程と、
前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、
第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、
前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化することで低温ポリシリコン薄膜を形成する工程と、
を含むことを特徴とする低温ポリシリコン薄膜の製造方法。
【請求項２】
前記基板に形成されたバッファ層はケイ素の酸化物層であることを特徴とする請求項１に記載の低温ポリシリコン薄膜の製造方法。
【請求項３】
前記触媒の粒子はＮｉ、Ｃｕ、Ａｌ、Ｅｒ、又はＣｒ粒子を含むことを特徴とする請求項１又は２に記載の低温ポリシリコン薄膜の製造方法。
【請求項４】
前記結晶化は高速のアニール熱処理であることを特徴とする請求項１又は２に記載の低温ポリシリコン薄膜の製造方法。
【請求項５】
前記結晶化は高速のアニール熱処理であることを特徴とする請求項３に記載の低温ポリシリコン薄膜の製造方法。
【請求項６】
請求項１に記載の低温ポリシリコン薄膜の製造方法により得られた低温ポリシリコン薄膜である。
【請求項７】
低温ポリシリコン薄膜トランジスタであって、
基板と、
請求項５に記載の低温ポリシリコン薄膜を備えて前記基板の上方に形成されるとともに、ソースの領域、ドレインの領域と、前記ソース領域及びドレイン領域間に位置するチャンネル領域とを含む半導体層と、
前記半導体領域の上に順次形成されるゲート絶縁層及び前記チャンネル領域の位置に対応するゲートと、
前記ゲート及びゲート絶縁層の上方に形成されるとともに、その中に第１のビアーホール及び第２のビアーホールが形成されている誘電層と、
前記第１のビアーホールを介して前記ソース領域と接続されているソース電極と、
前記第２のビアーホールを介して前記ドレイン領域と接続されているドレイン電極と、
を含むことを特徴とする低温ポリシリコン薄膜トランジスタ。
【請求項８】
アレイ基板を備えている表示装置であって、前記アレイ基板に請求項７に記載の前記低温ポリシリコン薄膜トランジスタが形成されていることを特徴とする表示装置。
【請求項９】
前記表示装置はアクティブマトリックス型の有機発光ダイオード又は液晶表示装置であることを特徴とする請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置に関する。
【背景技術】
【０００２】
平板表示装置に関する技術の盛んにつれて、アクティブマトリックス型の有機発光ダイオード（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ，以下ＡＭＯＬＥＤと略称する）は軽さ、厚さ、自発光、及び高反応速度などの特性にそのメリットがあるため、未来への液晶表示装置の発展勢いになっている。
【０００３】
ＡＭＯＬＥＤは基板のボトム層に順次形成されているアクティブスイッチ、絶縁層、透明、発光層、及び金属を含む。その中で、イメージデータの書き入れを制御するために、アクティブスイッチはコンタクトホールを介して透明に接続されている。目前、ＡＭＯＬＥＤサイズの大型化に対応して、アクティブスイッチは普通低温ポリシリコン薄膜トランジスタ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｌｙ−ｓｉｌｉｃｏｎ  ＴＦＴ，以下ＬＴＰＳ−ＴＦＴと略称する）を採用して画素スイッチ制御素子としている。ＬＴＰＳ−ＴＦＴの製作に用いられる低温ポリシリコン薄膜の品質は、ＬＴＰＳ−ＴＦＴの電気的特性の表現と直接関係がある。よって、低温ポリシリコン薄膜の製作技術がますます脚光を浴びている。
【０００４】
また、非レーザー方式による金属誘導結晶化法（ＭＩＣ  Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ，以下ＭＩＣと略称する）を採用して低温ポリシリコン薄膜を製作することができる。当該ＭＩＣ法の工程は図１乃至図３に示している。
【０００５】
図１は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（１）であり、図２は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（２）であり、図３は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（３）である。
【０００６】
まず、ガラス基板１１上に配置されたバッファ層１２の表面にニッケル粒子１３を塗布し、次に、当該バッファ層１２及びニッケル粒子１３を覆う非結晶シリコン層１４を堆積する。そして、結晶化工程を介して非結晶シリコン層１４をポリシリコン層に変換させる。当該ポリシリコン層には複数のニッケル粒子１３を核として成長したポリシリコン結晶粒子１５が含まれる。
【０００７】
上記ＭＩＣ法により得られた低温ポリシリコン薄膜で製作したトランジスタの閾値電圧Ｖｔｈの分布は比較的安定である。しかし、以下のような欠点が存在する。即ち、結晶化の過程において、非結晶シリコン層１４とニッケル粒子１３は、図３に示している接触面１６においてニッケルケイ化物（Ｎｉ  ｓｉｌｉｃｉｄｅ）が形成される。当該接触面１６は低温ポリシリコン薄膜によるトランジスタの製作中においてゲート酸化境界面（Ｇａｔｅ  Ｏｘｉｄｅ  ｉｎｔｅｒｆａｃｅ）であり、ニッケルケイ化物は一定の導電性を備え、製作された低温ポリシリコン薄膜トランジスタがオフ状態にある場合チャンネル部位のリーク電流を増え、大きなオフ状態電流を生じ、よって不安定になる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一実施例に係る低温ポリシリコン薄膜の製造方法は、基板を予備する工程と、前記基板にバッファ層を形成する工程と、前記バッファ層に第１の非結晶シリコン薄膜を形成する工程と、前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化することで低温ポリシリコン薄膜を形成する工程と、を含む。
【０００９】
本発明の他の実施例に係る低温ポリシリコン薄膜は、上記の低温ポリシリコン薄膜の製造方法により得られるものである。
【００１０】
本発明のもう一つの実施例に係る低温ポリシリコン薄膜トランジスタであって、基板と、上記低温ポリシリコン薄膜より構成され、前記基板の上方に形成されるとともに、ソースの領域、ドレインの領域と、前記ソース領域及びドレイン領域間に位置するチャンネル領域とを含む半導体層と、前記半導体領域の上に順次形成されるゲート絶縁層及び前記チャンネル領域の位置に対応するゲートと、前記ゲート及びゲート絶縁層の上方に形成されるとともに、その中に第１のビアーホール及び第２のビアーホールが形成されている誘電層と、前記第１のビアーホールを介して前記ソース領域と接続されているソース電極と、前記第２のビアーホールを介して前記ドレイン領域と接続されているドレイン電極と、を含む。
【００１１】
半発明のさらに他の実施例に係る表示装置はアレイ基板を備え、前記アレイ基板に上記低温ポリシリコン薄膜トランジスタが形成されている。
【００１２】
本発明の実施例又は従来技術における技術案をさらに明瞭に説明するため、実施例又は従来技術の記載に必要な図面に対して紹介する。なお、以下の図面は本発明の一実施例の例示に過ぎないことはもちろんのことである。また、当業者は創造的労働をしなくてもそれらの図面によって他の図面を獲得することは勿論のことである。
【図面の簡単な説明】
【００１３】
【図１】低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図２】低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図３】低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図４】本発明の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図５】本発明の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図６】本発明の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図７】本発明の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図８】本発明の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図である。
【図９】本発明の実施例に係る低温ポリシリコン薄膜トランジスタの概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするため、図面を結合して本発明の実施例に係る技術案に対して詳細に説明する。なお、記載した実施例は本発明に係る実施例の一部のみであり、実施例の全部ではない。また、当業者は本発明の実施例に基づき、創造的労働をしない状況で獲得できるあらゆる他の実施例も本発明に含まれる。
【００１５】
本発明の実施例は、重要な技術案として中間層結晶粒子成長シリコン（Ｉｎｔｅｒｌａｙｅｒ  Ｇｒａｉｎ  Ｇｒｏｗｔｈ  Ｓｉｌｉｃｏｎ，以下ＩＧＳと略称する）による低温ポリシリコン薄膜の製作工程を提供する。後で成長する金属シリコン酸化物、例えばＮｉ  ｓｉｌｉｃｉｄｅも形成されたポリシリコン層の中間部位に位置させるように、ニッケルなどの触媒層を非結晶シリコン層の中間位置に配置させることで、Ｎｉ  ｓｉｌｉｃｉｄｅが形成された非結晶シリコン層による薄膜トランジスタのゲート酸化境界面に形成されるのを防止する。これによって、トランジスタのオフ状態電流を有効に抑制し、リークを防止する。
【００１６】
以下、図面と具体的実施例に基づき、本発明の実施例に係る技術案に対して、さらに詳しく説明する。
【００１７】
（第１の実施例）
図４は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（１）であり、図５は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（２）であり、図６は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（３）であり、図７は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（４）であり、図８は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（５）である。上記の各図面によると、本実施例の方法は以下の工程を含む。即ち、
工程１０１：基板にバッファ層を形成する。
【００１８】
図４を参照して、まず、基板１１が提供され、当該基板１１はガラス基板又はプラスチック基板であってもよい。当該基板１１にバッファ層１２を形成する。当該バッファ層１２は酸化物層、例えばシリコン酸化物層であってもよい。基板１１内の物質が後の工程において拡散して、製作された低温ポリシリコン薄膜の品質に影響するのを防止することができる。
【００１９】
工程１０２：バッファ層の上に第１の非結晶シリコン層を堆積する。
【００２０】
図５を参照して、バッファ層１２に第１の非結晶シリコン薄膜層２１を堆積し、当該第１の非結晶シリコン薄膜層２１はプラズマ強化化学的気相蒸着法などにより形成される。
【００２１】
工程１０３：第１の非結晶シリコン薄膜層に触媒粒子を塗布する。
【００２２】
図６を参照して、続いて、第１の非結晶シリコン薄膜層２１に触媒粒子２２を塗布する。
【００２３】
例えば、極めて微小なニッケル粒子であってもよい。また、当該触媒はニッケル以外に、Ｃｕ、Ａｌ、Ｅｒ、Ｃｒなどの多種金属、又はそれらのいずれか混合物であってもよい。
【００２４】
工程１０４：第２の非結晶シリコン薄膜層を堆積する。
【００２５】
図７を参照して、第１の非結晶シリコン薄膜層２１及び複数の触媒粒子２２に第２の非結晶シリコン薄膜層２３を形成する。当該第２の非結晶シリコン薄膜層２３は上記の複数の触媒粒子２２を完全に覆う。当該第２の非結晶シリコン薄膜層２３の形成方法は上記の第１の非結晶シリコン薄膜層２１の形成方法と同じであってもよい。
【００２６】
工程１０５：上記の非結晶シリコン薄膜層に対して、非結晶シリコン薄膜が結晶して低温温ポリシリコン薄膜が形成されるように結晶化する。
【００２７】
本工程において、高速のアニール熱処理（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ，以下ＲＴＡと略称する）、又はポリシリコン熔融炉中において熱処理した後結晶化する。図８を参照して、結晶化工程の後、非結晶シリコン薄膜がポリシリコン薄膜を形成する。当該ポリシリコン薄膜には、第１のポリシリコン薄膜層２１‘及び第２のポリシリコン薄膜層２３’が含まれ、その中、いずれも複数の触媒粒子２２を核として成長して形成されたポリシリコン粒子２４を含む。
【００２８】
また、当該工程において、触媒粒子２２は第１のポリシリコン薄膜層２１’と第２のポリシリコン層２３’との境界面に位置されるため、触媒粒子２２と非結晶シリコン薄膜中の物質が反応して得られた金属シリコン酸化物（例えばＮｉ  ｓｉｌｉｃｉｄｅ）も当該境界面に位置する。即ち、図３に示した形成されたポリシリコン層と下面のバッファ層との間接触面１６に形成されることなく、形成されたポリシリコン薄膜層の中間部位に位置される。よって、金属シリコン酸化物（例えばＮｉ  ｓｉｌｉｃｉｄｅ）は後の工程で得られた低温ポリシリコン薄膜トランジスタの電気特性に影響することなく、トランジスタのリークが有効に抑制される。
【００２９】
本実施例の低温ポリシリコン薄膜の製造方法によると、ニッケルなどの触媒層を非結晶シリコン層の中間位置に配置することで、後で形成される金属シリコン酸化物（例えばＮｉ  ｓｉｌｉｃｉｄｅ）も形成されたポリシリコン層の中間部位に位置させる。これによって、当該方法により形成された低温ポリシリコン薄膜を利用して製作したトランジスタは、Ｖｔｈの良好な分布特性を具備するとともに、オフ状態電流を有効に抑制する。
【００３０】
（第２の実施例）
本実施例は低温ポリシリコン薄膜を提供する。当該低温ポリシリコン薄膜は上記第１の実施例に記載の低温ポリシリコン薄膜の製造方法により得られる。
【００３１】
（第３の実施例）
本実施例は低温ポリシリコン薄膜トランジスタを提供する。当該トランジスタは第２の実施例に記載の低温ポリシリコン薄膜より得られる。
【００３２】
具体的に、図９に示したように、本実施例の低温ポリシリコン薄膜トランジスタは、基板１００と、半導体層１１０と、ゲート絶縁層１２０と、ゲート１３０と、誘電層１４０、ソース電極１５１と、ドレイン電極１５２とを含む。基板１００はガラス基板又はプラスチック基板などであってもよい。半導体層１１０は基板１００の上方に形成され、第３の実施例に記載の低温ポリシリコン薄膜からなり、ソース領域１１１と、ドレイン領域１１２と、前記ソース領域及びドレイン領域の間に位置するチャンネル領域１１３とを含む。ゲート絶縁層１２０及びゲート１３０は前記半導体層１１０の上層に順次形成され、前記ゲート１３０は前記チャンネル領域１１３の位置に対応する。誘電層１４０は前記ゲート１３０及びゲート絶縁層１２０の上方に形成されるとともに、前記誘電層１４０に第１のビアーホールＶ１及び第２のビアーホールＶ２が形成されている。ソース電極は前記第１のビアーホールＶ１を介して前記ソース領域１１１と接続され、ドレイン電極は前記第２のビアーホールＶ２を介して前記ドレイン領域１１２と接続される。ソース電極１５１及びドレイン電極１５２は金属材料より製作できる。
【００３３】
当該低温ポリシリコン薄膜トランジスタはＴＦＴ−ＬＣＤの画素のスイッチング素子として用いられる。図９に示したように、誘電層１４０に画素電極１６０が形成され、画素電極１６０はドレイン電極１５２と電気的に接続される。画素電極１６０として、例えば酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）の透明導電材料が採用される。前記低温ポリシリコン薄膜トランジスタは、例えば有機発光ダイオード（ＯＬＥＤ）の画素のスイッチング素子としても用いられ、この場合、ドレイン電極は画素の陰極に接続される。
【００３４】
本実施例の低温ポリシリコン薄膜トランジスタは、その製作に採用される低温ポリシリコン薄膜中のＮｉ  ｓｉｌｉｃｉｄｅをポリシリコン層の中間位置に位置させるため、当該トランジスタのチャンネル領域は良好な閾値電圧分布を備えるとともに、オフ状態電流を有効に抑制できる。
【００３５】
（第４の実施例）
本発明の実施例はさらに表示装置を提供する。当該表示装置はアレイ基板と、前記アレイ基板に形成された低温ポリシリコン薄膜トランジスタとを含む。前記低温ポリシリコン薄膜は上記第３の実施例に記載の低温ポリシリコン薄膜トランジスタを採用してスイッチング素子とする。
【００３６】
本実施例の表示装置は有機発光ダイオードであるＯＬＥＤ、又は液晶表示装置（Ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ，以下ＬＣＤと略称する）などであってもよい。当該表示装置に採用される低温ポリシリコン薄膜トランジスタの電気特性は安定であるため、オフ状態電流の発生を有効に防止し、従って、当該表示装置の表示品質を向上させることができる。
【００３７】
最後に、上述した実施例は本発明の技術案に関して説明しただけであり、これらに限ったものではない。上記の実施例を参考して本発明に関して詳しく説明しましたが、当業者は、上記の各実施例に記載の技術案に対して変形又は変更することができ、その中の部分技術特徴に対して対等な取替えができ、このような変形又は取替えが、対応する技術案の実質を本発明の各実施例の技術案の主旨と範囲から逸脱させないことに理解すべきである。
【符号の説明】
【００３８】
１１  基板
１２  バッフア層
１３  ニッケル
１４  非結晶層
１５  ポリシリコン結晶粒子
１６  接触面
２１  第１の非結晶シリコン薄膜層
２２  触媒粒子
２３  第２の非結晶シリコン薄膜層
２４  ポリシリコン結晶粒子
【図１】
2011243988.tif 000003
【図２】
2011243988.tif 000004
【図３】
2011243988.tif 000005
【図４】
2011243988.tif 000006
【図５】
2011243988.tif 000007
【図６】
2011243988.tif 000008
【図７】
2011243988.tif 000009
【図８】
2011243988.tif 000010
【図９】
2011243988.tif 000011