(57)【要約】【課題】本発明は、希望の受信周波数へのチューニングを容易に行うことができる、スーパーヘテロダイン方式の受信装置等の提供を目的とする。【解決手段】高周波信号を中間周波信号に周波数変換する周波数変換部を備える、スーパーヘテロダイン方式の受信装置であって、メモリと、前記メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を設定するための同調電圧設定データを演算する演算部と、前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換部とを備えることを特徴とする、受信装置。【選択図】図１
2011066733.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を選択受信するための、電圧可変容量素子とインダクタンス素子による同調回路と、
高周波信号を中間周波信号に周波数変換する周波数変換部とを備える、スーパーヘテロダイン方式の受信装置であって、
電気的に書き換え可能な読み出し専用メモリと、
前記メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を前記同調回路に設定するための同調電圧設定データを演算する演算部と、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換部とを備えることを特徴とする、スーパーヘテロダイン方式の受信装置。
【請求項２】
前記希望の受信周波数を表すデジタルデータを格納する第１のレジスタと、
前記メモリから読み出された前記係数として使用されるデータを格納する第２のレジスタとを備え、
前記演算部が、前記第１のレジスタに格納されたデータと前記第２のレジスタに格納されたデータとが反映された前記数式に従って、前記同調電圧設定データを演算する、請求項１に記載のスーパーヘテロダイン方式の受信装置。
【請求項３】
前記係数として使用されるデータが、電源オン時又はリセット時に前記メモリから読み出されたデータである、請求項１又は２に記載のスーパーヘテロダイン方式の受信装置。
【請求項４】
前記係数として使用されるデータが、該データを記憶するメモリを備える受信装置毎に決定されて該メモリに記憶されたデータである、請求項１から３のいずれか一項に記載のスーパーヘテロダイン方式の受信装置。
【請求項５】
前記中間周波信号に基づいて、デジタル方式で復調する復調回路を備える、請求項１から４のいずれか一項に記載のスーパーヘテロダイン方式の受信装置。
【請求項６】
前記高周波信号が、ＦＭ放送帯の信号である、請求項１から５のいずれか一項に記載のスーパーヘテロダイン方式の受信装置。
【請求項７】
前記ＤＡ変換部は、前記同調電圧が供給される同調回路の同調周波数の温度による変動を補償するように前記同調電圧を補正する補正手段を備える、請求項１から６のいずれか一項に記載のスーパーヘテロダイン方式の受信装置。
【請求項８】
高周波信号を中間周波数信号に周波数変換する受信装置に用いられる、スーパーヘテロダイン方式の受信方法であって、
メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を設定するための同調電圧設定データを演算する演算ステップと、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換ステップとを有することを特徴とする、スーパーヘテロダイン方式の受信方法。
【請求項９】
高周波信号を選択受信するための、電圧可変容量素子とインダクタンス素子による同調回路と、
高周波信号を中間周波信号に周波数変換する周波数変換部とを備える、スーパーヘテロダイン方式の受信装置に用いられる、
前記周波数変換部が集積された、受信装置用半導体集積回路であって、
電気的に書き換え可能な読み出し専用メモリと、
前記メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を前記同調回路に設定するための同調電圧設定データを演算する演算部と、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換部とを備えることを特徴とする、受信装置用半導体集積回路。
【請求項１０】
前記希望の受信周波数を表すデジタルデータを格納する第１のレジスタと、
前記メモリから読み出された前記係数として使用されるデータを格納する第２のレジスタとを備え、
前記演算部が、前記第１のレジスタに格納されたデータと前記第２のレジスタに格納されたデータとが反映された前記数式に従って、前記同調電圧設定データを演算する、請求項９に記載の受信装置用半導体集積回路。
【請求項１１】
前記係数として使用されるデータが、電源オン時又はリセット時に前記メモリから読み出されたデータである、請求項９又は１０に記載の受信装置用半導体集積回路。
【請求項１２】
前記係数として使用されるデータが、該データを記憶するメモリを備える受信装置毎に決定されて該メモリに記憶されたデータである、請求項９から１１のいずれか一項に記載の受信装置用半導体集積回路。
【請求項１３】
前記中間周波信号に基づいて、デジタル方式で復調する復調回路を備える、請求項９から１２のいずれか一項に記載の受信装置用半導体集積回路。
【請求項１４】
前記高周波信号が、ＦＭ放送帯の信号である、請求項９から１３のいずれか一項に記載の受信装置用半導体集積回路。
【請求項１５】
前記ＤＡ変換部は、前記同調電圧が供給される同調回路の同調周波数の温度による変動を補償するように前記同調電圧を補正する補正手段を備える、請求項９から１４のいずれか一項に記載の受信装置用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スーパーヘテロダイン方式で高周波信号を受信する受信装置及び受信方法、並びに該受信装置用半導体集積回路に関する。
【背景技術】
【０００２】
ＤＡコンバータのような同調電圧発生回路にチューニング用デジタルデータが入力されると、入力されたチューニング用デジタルデータに応じたアナログ電圧が出力される。出力されたアナログ電圧は、抵抗を介して同調回路のバリキャップダイオードに逆方向電圧として供給される。
【０００３】
バリキャップダイオードは、逆方向電圧により容量値が変化する可変容量素子であり、並列に接続されたインダクタと共振してバンドパスフィルタとなり、ＲＦ信号を選択して通過させる。
【０００４】
このように、同調電圧発生回路を用いてバンドパスフィルタの共振周波数、すなわち同調回路の同調周波数を精度良く制御するためには、同調電圧発生回路に入力するチューニング用デジタルデータが受信周波数ごとに必要となる。
【０００５】
例えば、放送用受信機では、受信すべき受信周波数が数百から千以上になることがある。これらすべての周波数に同調するためのチューニング用デジタルデータを準備して、メモリに保存しておくためには、大容量のメモリが必要であり、コストもかかる。また、データの算出や記憶にかかる手間も大きい。
【０００６】
そこで、例えば下記の特許文献１では、いくつかの受信周波数のチューニング用デジタルデータのみをメモリに保存しておき、保存されていない受信周波数のチューニング用デジタルデータは、保存されている受信周波数のチューニング用デジタルデータから推定するという方法が行われている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−４８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この推定方法によれば、受信周波数とチューニング用デジタルデータの関係が直線で表されるとすれば、２つの受信周波数とそれらに対応する２つのチューニング用デジタルデータを用いて、保存されていない受信周波数のチューニング用デジタルデータを算出することができる。
【０００９】
例えば、受信周波数Ｆ１のチューニング用デジタルデータがＤ１、受信周波数Ｆ２のチューニング用デジタルデータがＤ２であれば、算出したい受信周波数Ｆａとチューニング用デジタルデータＤａの関係は、一次直線の式
【００１０】
【数１】
2011066733.tif 000003
で表される。
【００１１】
しかしながら、従来の方法では、受信周波数を表すデジタルデータと、その受信周波数に対応するチューニング用デジタルデータとをペアでメモリに予め記憶しておかなければ、数式（１）を用いて受信周波数Ｆａに対応するチューニング用デジタルデータＤａを算出することができない。また、Ｆ１，Ｄ１，Ｆ２及びＤ２の４つの値をメモリから読み出して、その読み出した４つの値と受信周波数Ｆａから、数式（１）にしたがって受信希望の受信周波数Ｆａに対応するチューニング用デジタルデータＤａを算出しなければならない。そのため、受信希望の受信周波数Ｆａに対応するチューニング用デジタルデータＤａが算出されるまでの過程が複雑であり、希望の受信周波数へのチューニングを容易に行うことができない。
【００１２】
そこで、本発明は、希望の受信周波数へのチューニングを容易に行うことができる、スーパーヘテロダイン方式の受信装置及び受信方法、並びに受信装置用半導体集積回路の提供を目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明に係るスーパーヘテロダイン方式の受信装置は、
高周波信号を選択受信するための、電圧可変容量素子とインダクタンス素子による同調回路と、
高周波信号を中間周波信号に周波数変換する周波数変換部とを備える、スーパーヘテロダイン方式の受信装置であって、
電気的に書き換え可能な読み出し専用メモリと、
前記メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を前記同調回路に設定するための同調電圧設定データを演算する演算部と、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換部とを備えることを特徴とするものである。
【００１４】
また、上記目的を達成するため、本発明に係るスーパーヘテロダイン方式の受信方法は、
高周波信号を中間周波数信号に周波数変換する受信装置に用いられる、スーパーヘテロダイン方式の受信方法であって、
メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を設定するための同調電圧設定データを演算する演算ステップと、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換ステップとを有することを特徴とするものである。
【００１５】
また、上記目的を達成するため、本発明に係る受信装置用半導体集積回路は、
高周波信号を選択受信するための、電圧可変容量素子とインダクタンス素子による同調回路と、
高周波信号を中間周波信号に周波数変換する周波数変換部とを備える、スーパーヘテロダイン方式の受信装置に用いられる、
前記周波数変換部が集積された、受信装置用半導体集積回路であって、
電気的に書き換え可能な読み出し専用メモリと、
前記メモリに記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を前記同調回路に設定するための同調電圧設定データを演算する演算部と、
前記同調電圧設定データを前記同調電圧にＤＡ変換するＤＡ変換部とを備えることを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、希望の受信周波数へのチューニングを容易に行うことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る受信装置用半導体集積回路の一実施形態である受信ＩＣ８０、及び受信ＩＣ８０を備えた本発明に係る受信装置の一実施形態である受信機１０の構成を示したブロック図である。
【図２】温度補償をするための補償回路である。
【図３】本発明に係る受信方法の一例を示したフローチャートである。
【図４】受信周波数と同調電圧設定データとの関係を示した図である。
【図５】復調回路２５の構成の一例を示したブロック図である。
【図６】従来のＦＭ受信機１１０の構成を示したブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図１は、本発明に係る受信装置用半導体集積回路の一実施形態である受信ＩＣ８０、及び受信ＩＣ８０を備えた本発明に係る受信装置の一実施形態である受信機１０の構成を示したブロック図である。
【００１９】
受信機１０は、高周波信号を選択するための、電圧可変容量素子とインダクタンス素子による同調回路２１と、高周波信号（ＲＦ信号）を中間周波信号（ＩＦ信号）に周波数変換する周波数変換部とを備える、スーパーヘテロダイン方式の受信装置（チューナーモジュール）である。受信機１０の構成要素である受信ＩＣ８０は、受信された高周波信号（ＲＦ信号）を中間周波信号（ＩＦ信号）に周波数変換する周波数変換部が集積化されている。図１には、周波数変換部の主な構成要素として、ＦＭ用ミキサ２３と、局部発振回路１２と、ＩＦバンドパスフィルタ２４とを例示している。
【００２０】
また、受信ＩＣ８０は、主な構成要素として、メモリ７０と、演算器６７と、ＤＡコンバータ６５とを備える。演算器６７は、メモリ７０に記憶されたデータを係数として使用した数式に従って、希望の受信周波数に対応する同調電圧を同調回路２１に設定するための同調電圧設定データ（チューニング用デジタルデータ）を演算する演算部である。ＤＡコンバータ６５は、演算器６７で演算された同調電圧設定データを、希望の受信周波数に対応する同調電圧（アナログ電圧）にＤＡ変換するＤＡ変換部である。
【００２１】
受信機１０及び受信ＩＣ８０は、このような構成を有しているので、希望の受信周波数に対応するチューニング用デジタルデータである同調電圧設定データが算出されるまでの過程が従来に比べて簡易化されるため、希望の受信周波数へのチューニングを容易に行うことができる。
【００２２】
従来の方法では、既知のデータとして、受信周波数を表すデジタルデータと、その受信周波数に対応するチューニング用デジタルデータとを組み合わせた複数のデータを予めメモリに記憶しておく必要があり、また、それらの組み合わせデータから希望の受信周波数に対応するチューニング用デジタルデータを算出するための算出式が前記数式（１）のように複雑であった。そのため、受信ＩＣ８０の外部の演算装置（例えば、図１の外部ＣＰＵ９０）で希望の受信周波数に対応するチューニング用デジタルデータを算出しており、その外部の演算装置は、希望の受信周波数が変更されるたびに、電気的に書き換え可能な読み出し専用メモリから前記の組み合わせデータを読み出して希望の受信周波数に対応するチューニング用デジタルデータを算出し、算出したチューニング用デジタルデータを受信ＩＣ８０に与えてやらなければならなかった。
【００２３】
これに対して、本発明の実施形態の場合、上述の従来の組み合わせデータではなく、チューニング用デジタルデータである同調電圧設定データを算出するための数式の係数データがメモリに記憶されるので、その係数データから希望の受信周波数に対応するチューニング用デジタルデータを算出するための算出式は（後述の数式（５）のように）単純化できる。そのため、希望の受信周波数に対応するチューニング用デジタルデータを受信ＩＣ８０の外部の演算装置（例えば、図１の外部ＣＰＵ９０）で算出する必要がなく、受信ＩＣ８０自身が、その内部のメモリからその係数データを一度だけ読み出して、受信ＩＣ８０の内部の演算器６７で、希望の受信周波数に対応する同調電圧設定データを算出することができる。すなわち、メモリから読み出された係数データが反映済みの数式に従って、希望の受信周波数に対応する同調電圧設定データを算出することができる。このように、希望の受信周波数に対応する同調電圧設定データが算出されるまでの過程が従来の方法に比べて簡易化されているため、希望の受信周波数へのチューニングを容易に行うことができる。
【００２４】
また、従来の方法では、メモリからのデータの読み出しとチューニング用デジタルデータの演算という点で、当該外部の演算装置とそのソフトウェアの依存度が大きくなってしまう。
【００２５】
これに対して、本発明の実施形態の場合、受信ＩＣ８０内の演算器６７でチューニング用デジタルデータを演算できるので、当該外部の演算装置とそのソフトウェアへの依存を無くし、ソフトウェア設計の手間とコストを削減し、希望の受信周波数へのチューニングを容易に行うことができる。
【００２６】
図６は、従来のＦＭ受信機１１０の構成を示したブロック図である。ＦＭ受信機１１０は、アンテナ１１１と、チューナーモジュール１８１と、ＣＰＵ１９０とを備える。チューナーモジュール１８１は、同調回路１２１と、受信ＩＣ１８０と、ＲＯＭ＿ＩＣ１７０と、周辺回路部品とを備える。従来のＦＭ受信機１１０では、チューナーモジュール１８１の外部のＣＰＵ１９０が、受信周波数を表すデジタルデータと、その受信周波数に対応するチューニング用デジタルデータとの組み合わせデータをＲＯＭ＿ＩＣ１７０に書き込む。そして、その組み合わせデータがＲＯＭ＿ＩＣ１７０からＣＰＵ１９０に読み出されて、ＣＰＵ１９０で処理されるソフトウェアで、希望の受信周波数に対応する同調電圧設定データが算出される。算出された同調電圧設定データが、受信周波数設定データとともに、ＣＰＵ１９０から受信ＩＣ１８０に送られる。このように、従来の方法では、受信ＩＣ１８０とＲＯＭ＿ＩＣ１７０との間で直接のデータのやり取りはなく、必ずＣＰＵ１９０を経由している。
【００２７】
これに対して、本発明の実施形態の場合、受信ＩＣ８０の内部で同調電圧設定データを算出することで、ＣＰＵ１９０のソフトウェアの設計を担当するユーザの設計工数を低減することができる。また、メモリも受信ＩＣ８０にメモリ７０として集積化されるので、実装面積、配線本数も低減することができる。これらを実現するために、本発明の実施形態では、従来のソフトウェアによる同調電圧設定データの算出処理を、演算器６７によって、ハード化している。このハード化を容易に実現するためには、希望の受信周波数に対応するチューニング用デジタルデータを算出するための算出式が単純化されていなければならないが、本発明の実施形態では、チューニング用デジタルデータである同調電圧設定データを算出するための数式の係数データをメモリ７０に記憶することによって、その算出式を単純化することができる。
【００２８】
以下、本発明の実施形態である図１の構成について、詳細説明する。
【００２９】
受信機１０は、アンテナ１１と、アンテナ１１で受信したＲＦ信号を選択して通過させる同調回路２１と、受信ＩＣ８０と、外部ＣＰＵ９０とを備える。受信機１０は、例えば、同調回路２１と受信ＩＣ８０とを、チューナーモジュールとして備える。受信機１０は、例えば、ＦＭ放送帯の電波を受信するＦＭ受信機である。受信機１０及び受信ＩＣ８０は、電波の受信に同調回路が使われるものであれば、他の周波数帯の電波を受信するものでもよい。なお、図１に示される検査装置１００は、受信ＩＣ８０及び／又は受信機１０の性能を検査するものである。
【００３０】
同調回路２１は、アンテナ１１によって電波を受信することにより生じた高周波信号から、受信すべき周波数帯域であるＦＭ放送帯の高周波信号を取り出す同調動作を行う。同調回路２１は、外部から入力される同調電圧によって、アンテナ１１によって電波を受信することにより生じた高周波信号から取り出される信号成分の周波数帯を変化させることができる。すなわち、同調回路２１は、同調電圧に応じた周波数帯域の信号成分を、アンテナ１１によって電波を受信することにより生じた高周波信号から取り出すことができる。
【００３１】
同調回路２１は、例えば、カソード同士が接続された２つのバリキャップダイオードとインダクタとの並列回路を少なくとも備える。２つのバリキャップダイオードのカソード同士を接続した接続点に、希望の受信周波数に応じてＤＡコンバータ６５によって生成された同調電圧が供給される。
【００３２】
受信ＩＣ８０は、入力された高周波信号を増幅した増幅信号を出力する増幅部であるＦＭローノイズアンプ２２と、ＦＭローノイズアンプ２２から出力された増幅信号（ＲＦ信号）を中間周波信号に周波数変換する周波数変換部（ＦＭ用ミキサ２３、局部発振回路１２及びＩＦバンドパスフィルタ２４）と、周波数変換部から出力されたＦＭ受信信号を復調可能な復調回路２５と、復調回路２５の出力信号をＤＡ変換する信号変換用ＤＡコンバータ１４，１５と、同調電圧生成部１６とを備える。
【００３３】
ＦＭローノイズアンプ２２は、受信ＩＣ８０外部の同調回路２１を経由して入力された高周波信号を所定の増幅率で増幅した増幅信号を出力する。
【００３４】
ＦＭ用ミキサ２３は、ＦＭローノイズアンプ２２から出力された増幅信号と局部発振回路１２から出力された局部発振周波信号とを混合することによって、中間周波信号を出力する。
【００３５】
なお、同調回路２１は、その一部または全体が受信ＩＣ８０の外部にあっても内部にあってもよく、さらに、ＦＭローノイズアンプ２２の前段にあっても後段にあってもよい。また、同調回路２１は、バリキャップダイオードやインダクタと等価あるいはそれらに替わる素子や回路によって構成されていてもよい。
【００３６】
ＩＦバンドパスフィルタ２４は、ＦＭ用ミキサ２３から出力される中間周波信号から、希望のチャネルの信号成分を取り出す。
【００３７】
復調回路２５は、ＩＦバンドパスフィルタ２４から出力されたフィルタ処理後の出力信号を、モノラル信号または右側音声信号と左側音声信号に復号する。信号変換用ＤＡコンバータ１４（１５）は、復調回路２５によって復号されたデジタル形式の音声信号を、アナログ形式の音声信号に変換する。
【００３８】
図５は、復調回路２５の構成の一例を示したブロック図である。復調回路２５は、中間周波信号に基づいて、デジタル方式で復調する復調回路であるが、図５に示した構成に限らなくてもよい。
【００３９】
復調回路２５は、ＩＦバンドパスフィルタ２４から出力されたフィルタ処理後の出力信号をデジタル信号にＡＤ変換するＡＤ変換部と、ＡＤ変換部から出力されたデジタル信号を復調するデジタル復調部とを備える。図５には、ＡＤ変換部として、ＡＤＣ（ＡＤコンバータ）２８が示され、デジタル復調部として、デジタル復調部３００が示されている。デジタル復調部３００は、主な構成として、デジタル信号が通過可能な帯域を制限するフィルタ部と、中間周波信号のパワー分布を検出するパワー分布検出部とを有している。
【００４０】
フィルタ部は、デジタル信号から、ユーザ等によって選択された希望チャネルの信号成分を含む出力信号を取り出すための帯域幅が互いに異なる複数の通過帯域を有している。図２には、フィルタ部として、帯域制限フィルタ２９が示されている。
【００４１】
パワー分布検出部は、フィルタ部に入力される前のデジタル信号から、希望チャネルの信号成分のパワー分布と隣接チャネルの信号成分のパワー分布とを検出する。図５には、パワー分布検出部として、ＩＦパワー検出部３０が示されている。
【００４２】
ＩＦパワー検出部３０によって検出された希望チャネルの信号成分のパワー分布とＩＦパワー検出部３０によって検出された隣接チャネルの信号成分のパワー分布とに基づいて前記複数の通過帯域の中から選択された通過帯域に、帯域制限フィルタ２９の通過帯域が切り替わる。
【００４３】
つまり、希望チャネルの信号分布のパワー分布と隣接チャネルの信号成分のパワー分布の両方のパワー分布に基づいて、帯域制限フィルタ２９の通過帯域が切り替えられている。したがって、希望チャネルの信号成分のパワーが小さくならないように且つ隣接チャネルの信号成分のパワーが大きくならないような通過帯域に、帯域制限フィルタ２９の通過帯域を切り替えることができるので、希望チャネルの受信性能の向上と隣接チャネルによる妨害ノイズの低減とを両立させることができる。
【００４４】
なお、図５において、ヒルベルトフィルタ３１は、帯域制限フィルタ２９から出力されたフィルタ処理後の出力信号をヒルベルト変換する。デジタルミキサ３２，３３は、ヒルベルトフィルタ３１の出力信号に、ＮＣＯ（数値制御発振器）３４から出力された離散的な正弦波信号を乗算することにより生成された出力信号をＭＰＸ３５に供給する。ＭＰＸ３５は、マルチプレックス回路である。ＭＰＸ３５は、右側音声信号と左側音声信号に復号する。
【００４５】
図１において、同調電圧生成部１６は、同調回路２１の同調動作を制御するための同調電圧を設定するための同調電圧設定データをＤＡ変換して該同調電圧を生成する。
【００４６】
同調電圧生成部１６は、ＤＡコンバータ６５を構成している。また、同調電圧生成部１６は、ＤＡコンバータ６５のアナログ出力電圧の設定手段として、ＤＣコンバータ６５にデジタルデータを出力する演算器６７と、デジタルデータが格納されるレジスタ６８（６８ａ，６８ｂ，６８ｃ）と、デジタルデータを記憶するメモリ７０と、メモリ７０からデジタルデータを読み出してレジスタ６８ｂに出力する読み出し用論理回路６９とを有している。外部ＣＰＵ９０は、受信ＩＣ８０の外部に設けられた中央演算処理装置である。演算器６７と読み出し用論理回路６９は、ハードウェア回路で構成可能である。例えば、ハードＩＰ（Intellectual  Property）で構成される。また、メモリ７０は、書き換え可能な読み出し専用メモリである。例えば、ＥＥＰＲＯＭ、フラッシュメモリなどが挙げられる。
【００４７】
ＤＡコンバータ６５の出力は、同調回路２１のバリキャップダイオードに逆方向電圧として供給される。バリキャップダイオードは逆方向電圧により容量値が変化する可変容量素子であり、並列に接続されたインダクタと共振して周波数可変のバンドパスフィルタとなり、ＦＭ放送帯の高周波信号を選択して通過させる。すなわち、入力される同調電圧設定データに対して変化するＤＡコンバータ６５の出力電圧に応じて、同調回路２１の同調周波数が制御される。
【００４８】
ＤＡコンバータ６５に入力される同調電圧設定データは、レジスタ６８に格納されるデジタルデータに応じて変化する。レジスタ６８は、レジスタ６８ａ，６８ｂ，６８ｃとを備える。第１のレジスタ６８ａは、希望の受信周波数を表すデジタルデータ（受信周波数設定データ）を格納するためのレジスタである。第２のレジスタ６８ｂは、希望の受信周波数に対応する同調電圧設定データを演算するための演算式（以下、「演算式Ｅ」とする）の各項の係数を表す一又は二以上のデジタルデータ（係数データ）を格納するためのレジスタである。第３のレジスタ６８ｃは、補正用チューニングデータを格納するためのレジスタである。レジスタ６８ａと６８ｃに格納されるデジタルデータは、外部ＣＰＵ９０によって供給される。レジスタ６８ｂに格納される係数データは、読み出し用論理回路６９によって、メモリ７０から読み出されてレジスタ６８ｂに供給される。
【００４９】
演算器６７は、レジスタ６８ａに格納された受信周波数設定データとレジスタ６８ｂに格納された係数データとを反映した演算式Ｅに従って、希望の受信周波数に対応する同調電圧設定データを演算する。すなわち、演算器６７は、読み出し用論理回路６９によってメモリ７０からレジスタ６８ｂに読み出されて格納された係数データが反映された演算式Ｅに、レジスタ６８ａに格納された受信周波数設定データを代入することによって、希望の受信周波数に対応する同調電圧設定データを演算する。
【００５０】
【数２】
2011066733.tif 000004
演算式Ｅは、上記の数式（１）を変形することによって求められる。数式（２）は、数式（１）の右辺を展開したものである。数式（３）のように数式（２）の右辺の第１項の係数を第１の係数「Ａ」とおき、数式（４）のように数式（２）の右辺の第２，３項（定数項）を第２の係数「Ｂ」とおくと、数式（１）は、数式（５）のように変形することができる。数式（５）が演算式Ｅに相当する。
【００５１】
したがって、受信周波数とチューニング用デジタルデータとの関係が係数ＡとＢの一次関数の数式（５）で表され、係数Ａと係数Ｂの値は、数式（３）（４）によって定めることができる。例えば、数式（３）（４）に従って予め求められた係数Ａ及びＢに関する係数データをメモリ７０に予め記憶させておくことによって、演算器６７は、読み出し用論理回路６９によってメモリ７０からレジスタ６８ｂに読み出されて格納された係数Ａ及びＢに関する係数データと、外部ＣＰＵ９０からレジスタ６８ａに供給されて格納された受信周波数設定データとに基づいて、数式（５）に従って、希望の受信周波数Ｆａに対応する同調電圧設定データ（すなわち、チューニング用デジタルデータＤａ）を算出することができる。
【００５２】
係数Ａと係数Ｂを用いることにより、数式（５）の演算を行う演算器６７は、数式（５）が示すとおり、１つの乗算器と一つの加算器だけの回路で構成できる。そのため、一つの割り算と一つの乗算と３つの減算と一つの加算が必要な数式（１）に比べて、小規模なハードウェア論理回路で実現することができる。ハードウェアで実現することによって、外部ＣＰＵ９０のソフトウェアによる演算は不要になる。
【００５３】
数式（５）に従って演算器６７によって算出されたデジタルデータＤａは、ＤＡコンバータ６５に入力される。ＤＡコンバータ６５は、入力されたチューニング用デジタルデータＤａをアナログ電圧である同調電圧にＤＡ変換して出力し、該アナログ電圧を同調回路２１に供給することによって、同調周波数を制御する。
【００５４】
また、メモリ７０として、電気的に書き換え可能な読み出し専用メモリ（例えば、ＥＥＰＲＯＭ）を受信ＩＣ８０の内部に構成し、レジスタ６８ｂに格納されるべき係数データをメモリ７０に記憶させておくことによって、読み出し用論理回路６９によって、例えば受信ＩＣ８０の電源投入時や受信ＩＣ８０のリセット時（リセット解除時を含む）に、メモリ７０に記憶されている係数データをレジスタ６８ｂに格納させることができる。これにより、メモリ７０からデータを読み込む回数を低減することができる。
【００５５】
例えば、レジスタ６８ｂに格納されている係数データは、希望受信周波数Ｆａが変わっても使用できる係数である。そのため、係数ＡとＢを電気的に書き換えが可能なメモリ７０に記憶しておき、電源投入時やリセット時に一度だけ、係数Ａと係数Ｂをレジスタ６８ｂに戻すとよい。メモリ７０からレジスタ６８ｂへの係数データの読み込みは、読み出し用論理回路６９によって外部ＣＰＵ９０を経由することなく行われる。メモリ７０からレジスタ６８ｂへの係数データの読み込み以後、リセット等によってレジスタに格納されたデータが消えない限り、レジスタ６８ｂに格納されている係数データを変更する必要はない。
【００５６】
また、希望の受信周波数を表すデジタルデータを格納するレジスタ６８ａは、局部発振回路１２の局部発振周波信号の発振周波数を制御する発振周波数制御手段であり、チューニング用デジタルデータである同調電圧設定データの算出方法の如何にかかわらず、使用されるものである。
【００５７】
メモリ７０への係数データの書き込みは、例えば、受信ＩＣ８０又は受信機１０の製造過程で外部ＣＰＵ９０又は検査装置１００の制御によって行われるものである。受信ＩＣ８０又は受信機１０がユーザによって使用される段階では、チューニング用デジタルデータを算出するための制御と動作は受信ＩＣ８０の内部で完結し、外部ＣＰＵ９０とソフトウェアの使用を必要としない。
【００５８】
したがって、本発明の実施形態では、チューニング用デジタルデータを算出するための制御と動作は受信ＩＣ８０の内部で完結し、外部ＣＰＵ９０などの外部からの直接の制御は一切なしで、同調回路２１の同調周波数を希望の受信周波数に一致させることができる。そして、外部ＣＰＵとソフトウェアの依存度が最小限に抑えられ、ソフトウェア設定の手間やコストをかけることなく、ＲＦチューニングを容易行うことができる。
【００５９】
ところで、メモリ７０に予め格納される係数データは、該係数データを記憶するメモリ７０を備える受信ＩＣ８０又は受信機１０毎に決定されて該メモリ７０に記憶されたものであるとよい。受信ＩＣ８０及び受信機１０の特性（例えば、ＤＡコンバータ６５のＤＡ変換精度、受信ＩＣ８０の所定の入力値に応じて変化する受信ＩＣ８０の所定の出力値の出力特性、さらに、同調電圧に応じて変化する同調回路２１の同調周波数）には、各受信ＩＣ８０の間及び受信機１０の間でバラツキ（誤差）があるため、同じ同調電圧設定データをＤＡコンバータ６５に入力しても、ＤＡコンバータ６５から出力される同調電圧が異なったり、同調回路２１の同調周波数が異なったりするなど、受信ＩＣ８０又は受信機１０の特性が各受信ＩＣ８０間又は受信機１０間で異なる場合がある。そこで、個々の受信ＩＣ８０毎又は受信機１０毎に調整された係数データを、各受信ＩＣ８０のメモリ７０に記憶させておくことによって、各受信ＩＣ８０又は受信機１０の特性に合った数式（５）が得られるため、同調周波数を精度よく制御することができる。
【００６０】
検査装置１００は、個々の受信ＩＣ８０毎又は受信機１０毎に調整された係数データがメモリ７０に記憶されていない初期状態の場合（例えば、受信ＩＣ８０の出荷前の状態の場合）、メモリ７０に係数データを記憶させるための前段階として、レジスタ６８ｃに補正用チューニングデータを供給する。切り替え回路６６で、ＤＡコンバータ６５への入力経路を演算器６７側からレジスタ６８ｃ側に切り替えることによって、レジスタ６８ｃに格納された補正用チューニングデータが同調電圧設定データとしてＤＡコンバータ６５に入力される。
【００６１】
ＤＡコンバータ６５は、入力された補正用チューニングデータをアナログ電圧である同調電圧にＤＡ変換して出力し、該アナログ電圧を同調回路２１に供給することによって、同調周波数を制御する。
【００６２】
このように、補正用チューニングデータによって同調周波数が制御されることにより、検査装置１００は、補正用チューニングデータと、該補正用チューニングデータに対して同調回路２１によって得られる受信周波数との組み合わせデータを取得する。検査装置１００は、数式（３）（４）に従って係数Ａ，Ｂを算出するため、補正用チューニングデータと該補正用チューニングデータに対して実測された受信周波数との組み合わせデータを、少なくとも２組取得する。外部ＣＰＵ９０は、数式（３）（４）に従って、係数ＡとＢを算出する。係数ＡとＢの算出は、受信ＩＣ８０の出荷前に検査装置１００のＣＰＵによって行われてもよいし、受信ＩＣ８０が受信機１０等の製品に内蔵された後に検査装置１００又は当該製品に内蔵のＣＰＵ（例えば、外部ＣＰＵ９０）によって行われてもよい。
【００６３】
検査装置１００又は外部ＣＰＵ９０は、数式（３）（４）に従って算出された係数ＡとＢに関する係数データをメモリ７０に書き込む制御を行う。
【００６４】
受信ＩＣ８０の電源がオンされた時、又は受信ＩＣ８０のリセット時（リセット解除時を含む）に、内部制御で動作する読み出し用論理回路６９は、メモリ７０に書き込まれたＡとＢに関する係数データをレジスタ６８ｂに渡す制御を行う。電源オン時又はリセット時に、係数データをメモリ７０からレジスタ６８ｂに読み出して格納しておけば、希望の受信周波数Ｆａの切り替えのたびに、係数データをメモリ７０からレジスタ６８ｂに読み出す必要はない。
【００６５】
一方、係数データがメモリ７０に既に記憶されている状態でＦＭ放送帯の電波を受信する場合には、演算器６７は、レジスタ６８ａに格納された受信周波数の設定データとレジスタ６８ｂに格納された係数データとに基づいて、当該受信周波数の電波を選択するための同調電圧設定データを演算する。ＲＯＭ７０に記憶された係数データがレジスタ６８ｂに格納されることによって、同調電圧設定データがＤＡコンバータ６５に入力できるようになる。
【００６６】
係数データがメモリ７０に既に記憶されている状態でＦＭ放送帯の電波を受信する場合であっても、上述と同様に、電源オン時又はリセット時に、係数データをＲＯＭ７０からレジスタ６８ｂに読み出して格納しておけば、受信周波数の切り替えのたびに、係数データをＲＯＭ７０からレジスタ６８ｂに読み出す必要はない。
【００６７】
ところで、演算器６７で演算された同調電圧設定データを希望の受信周波数に対応する同調電圧（アナログ電圧）にＤＡ変換するＤＡ変換部は、ＤＡコンバータ６５のほかに、同調回路２１の同調周波数の温度による変動を補償するように、ＤＡコンバータ６５によって生成された同調電圧を補正する補正手段を備えていてもよい。これにより、雰囲気温度が変動しても、同調回路２１の同調周波数の変動による高周波信号（ＲＦ信号）の減衰を抑えることができる。
【００６８】
図２は、同調電圧を補正する補正手段の一例を示した補償回路のブロック図である。ＤＡ変換部は、ＤＡコンバータ６５のほかに、この補償回路を備える。補償回路は、ＰＴＡＴ７１と、電流電圧変換部７２と、差動増幅器７３とを有する。
【００６９】
ＤＡコンバータ６５はデジタルデータの入力に対してリニアなアナログ電圧を出力する。ＰＴＡＴ７１は絶対温度に比例した電流を出力する電流出力手段である。電流電圧変換部７２は、ＰＴＡＴ７１の出力電流を、同調回路２１の同調周波数の温度特性を表す温度係数に基づいて、同調回路２１の温度特性が考慮された同調電圧に変換して出力する。したがって、ＤＡコンバータ６５の出力電圧と電流電圧変換部７２の出力電圧を差動増幅器７３に入力して減算することで、温度補償された同調電圧を出力することができる。
【００７０】
また、上述の受信ＩＣ８０の動作をまとめると、図３のように示すことができる。図３は、本発明に係る受信方法の一例を示したフローチャートである。
【００７１】
読み出しステップ１０において、読み出し用論理回路６９は、メモリ７０から係数データの読み出しを行う。メモリ７０に記憶されている係数データは、希望の受信周波数を表すデジタルデータに対応する同調電圧設定データを算出するための算出式（例えば、数式（５））の各項の係数を表すデジタルデータである。
【００７２】
演算ステップ２０において、演算器６７は、読み出しステップ１０でメモリ７０から読み出された係数データに基づいて、同調電圧設定データを算出するための算出式に従って、希望の受信周波数に対応する同調電圧設定データを演算する。
【００７３】
同調電圧生成ステップ３０において、演算ステップ２０で演算された同調電圧設定データをＤＡ変換して、希望の受信周波数に対応する同調電圧を生成する。
【００７４】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。
【００７５】
図４は、受信周波数と同調電圧設定データとの関係を示した図である。上述の実施形態では、希望の受信周波数に対応する同調電圧設定データを演算する演算式Ｅが一つの場合について説明した。しかしながら、図４に示されるように、希望の受信周波数と同調電圧設定データとの関係が曲線的であるような場合、この関係を１つの回帰直線Ｌとして同調電圧設定データを算出すると、誤差が大きくなる。この場合、受信周波数の帯域を複数に分割して、分割帯域毎に演算式Ｅを設定すればよい。図４の場合、演算式Ｅを３つの回帰直線Ｌ１，Ｌ２，Ｌ３で表した場合を示している。メモリ７０には、数式（３）（４）に従って、回帰直線毎に予め算出された、回帰直線で表される演算式それぞれの係数データと、回帰直線Ｌ１，Ｌ２，Ｌ３の境界となる周波数データＦ２，Ｆ３が記憶される。そして、演算器６７は、希望の受信周波数ＦａがＦ２及びＦ３の下側が上側かによって、適用する係数データを選択して使用することによって、上述と同様に、同調電圧設定データを算出することができる。
【００７６】
また、上述の実施形態では、一次関数の演算式Ｅの係数がメモリ７０に記憶されている場合を示したが、演算式Ｅが高次の関数や非線形関数で表される場合でも、その演算式Ｅによる演算処理を演算器６７としてハード化し、予め算出された係数データをメモリ７０に記憶させておくことによって、上述と同様に、同調電圧設定データを容易に算出することができる。
【符号の説明】
【００７７】
１０，１１０  ＦＭ受信機
１１，１１１  アンテナ
１２，１１２  局部発振回路
１４  左側信号変換用ＤＡコンバータ
１５  右側信号変換用ＤＡコンバータ
１６  同調電圧生成部
２１  同調回路
２２，１２２  ＦＭ用ローノイズアンプ
２３，１２３  ＦＭ用ミキサ
２４，１２４  ＦＭ用ＩＦバンドパスフィルタ
２５，１２５  復調回路
２８  ＡＤコンバータ
２９  帯域制限フィルタ
３０  ＩＦパワー検出部
３１  ヒルベルトフィルタ
３２，３３  デジタルミキサ
３４  数値制御発振器（ＮＣＯ）
３５  マルチプレックス回路（ＭＰＸ）
６５  ＤＡコンバータ
６６  切り替え回路
６７  演算器
６８，１６８  レジスタ
６９  読み出し用論理回路
７０，１７０  メモリ
７１  ＰＴＡＴ
７２  電流電圧変換部
７３  差動増幅器
８０  受信ＩＣ
９０，１９０  ＣＰＵ
１００  検査装置
１８０  受信ＩＣ（ラジオＩＣ）
１８１  チューナーモジュール
３００  デジタル復調部
【図１】
2011066733.tif 000005
【図２】
2011066733.tif 000006
【図３】
2011066733.tif 000007
【図４】
2011066733.tif 000008
【図５】
2011066733.tif 000009
【図６】
2011066733.tif 000010