(57)【要約】【課題】半導体光素子間の光学的な接続損失を低減可能な、半導体光集積素子を作製する方法を提供する。【解決手段】第１の部分６ａ及び第１のエリア１ｂと第２のエリア１ｃとの境界Ｌ１を横切るように配置される第２の部分６ｂを含むマスク６を形成し、マスク６を用いてエッチングし、第１の導波路メサ７及び半導体メサ８を形成し、第１の導波路メサ７及び半導体メサ８を埋め込み、第１の部分１１ａ及び半導体メサ上で第１の部分１１ａと接続された第２の部分１１ｂを含むマスク１１を形成し、マスク１１を用いてエッチングし、第２の部分１１ｂにより規定される第２の導波路メサ１２を形成する。第２の部分６ｂの幅は、ｘ軸の方向に単調に広くなっており、第２の部分１１ｂの幅Ｗ２は、少なくとも第２の部分６ｂの幅Ｗ１よりも狭い。【選択図】図３
2011151075.tif 000002
【特許請求の範囲】
【請求項１】
半導体光集積素子を作製する方法であって、
第１の半導体光素子のための第１の導波路層を含む第１の半導体積層を半導体基板の主面における第１のエリア上に形成する工程と、
第２の半導体光素子のための第２の導波路層を含む第２の半導体積層を前記半導体基板の前記主面における第２のエリア上に形成する工程と、
所定の軸の方向に延びるストライプ形状を有しており前記第１の半導体積層上に配置される第１の部分と、前記第１のエリアと前記第２のエリアとの境界を横切るように前記第１の半導体積層及び前記第２の半導体積層上に配置される第２の部分と、前記第２の半導体積層上に配置される第３の部分と、を含む第１のマスクを形成する工程と、
前記第１のマスクを用いて前記第１の半導体積層及び前記第２の半導体積層をエッチングし、前記第１の部分により規定される前記第１の半導体光素子のための第１の導波路メサと、前記第２の部分により規定される半導体メサと、前記第３の部分により規定される第３の半導体積層と、を形成する工程と、
前記第１のマスクを用いて前記主面上に埋込半導体層を成長し、前記第１の導波路メサ及び前記半導体メサを埋め込む工程と、
前記第１のマスクを除去した後に、前記埋込半導体層、前記第１の導波路メサ、前記半導体メサ及び前記第１のエリア上に配置される第１の部分と、前記所定の軸の方向に延びるストライプ形状を有すると共に前記半導体メサ上で前記第１の部分と接続されており前記半導体メサ、前記第３の半導体積層及び前記第２のエリア上に配置される第２の部分と、を含む第２のマスクを形成する工程と、
前記第２のマスクを用いて、前記埋込半導体層、前記半導体メサ及び第３の半導体積層をエッチングし、前記第２のマスクの第２の部分により規定される第２の半導体光素子のための第２の導波路メサを形成する工程と、を備え、
前記第１のマスクの前記第２の部分の幅は、前記所定の軸の方向に単調に広くなっており、
前記第２のマスクの前記第２の部分の幅は、前記第１のマスクの前記第２の部分の幅よりも狭い、ことを特徴とする方法。
【請求項２】
前記所定の軸の方向は[０１１]方向であり、
前記第１のマスクの前記第２の部分は、前記所定の軸の方向に対して所定の角度をもって傾いた直線で規定されるテーパ形状を有しており、
前記所定の角度は３０度以下である、ことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光集積素子を作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、埋め込み構造を有する半導体レーザ（ＬＤ）と、ハイメサ構造を有するアレイ型導波路（ＡＷＧ）と、を突き合わせて形成する方法が記載されている。この方法は、ＡＷＧ領域に接続されたメサストライプ構造を半導体基板上に形成する工程と、このメサストライプ構造を形成するために用いたマスクのうち、ＡＷＧ領域上に配置された部分を除去して新たなマスクを形成する工程と、この新たなマスクを選択成長マスクとして、半導体基板上に埋め込み層を成長してメサストライプ構造を埋め込む工程と、を含んでいる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２３２０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の特許文献１に記載の方法では、メサストライプ構造を埋め込む工程において、マスクが形成されていないＡＷＧ領域から、メサストライプ構造の上へ、異常成長の半導体が乗り上げて成長してしまう場合がある。この場合、異常成長の半導体は、埋め込み構造とハイメサ構造との接続部分となる領域上に堆積されることとなる。その結果、埋め込み構造とハイメサ構造との接続部分において段切れが生じてしまい、ＬＤとＡＷＧとの間の光学的な接続損失が大きいものとなってしまう。
【０００５】
半導体光集積素子を作製するための他の方法として次のようなものを適用することができる。この方法では、図５（ａ）に示されるように、マスク３０を用いて半導体基板３３上の半導体積層をエッチングし、第１の半導体光素子のための第１の導波路メサ３１と半導体メサ３２とを半導体基板３３の主面３３ａ上に形成する。続いて、図５（ｂ）に示されるように、マスク３０を選択成長マスクとして用いて、半導体基板３３の主面３３ａ上に埋込半導体層３４を成長し、第１の導波路メサ３１と半導体メサ３２とを埋め込む。続いて、図５（ｃ）に示されるように、マスク３０を除去した後に、新たなマスク３５を形成する。そして、図６（ａ）に示されるように、マスク３５を用いて半導体メサ３２と埋込半導体層３４とをエッチングし、第２の半導体光素子のための第２の導波路メサ３６を形成する。
【０００６】
この方法では、第１の導波路メサ３１と半導体メサ３２とを埋め込む際に、半導体メサの側面３２ａで異常成長が生じる場合がある。その場合、図６（ｂ）に示されるように、第１の導波路メサ３１と第２の導波路メサ３２との接続部分となる領域上に、異常成長による半導体が堆積されて堆積物Ｅが形成されてしまう。そして、堆積物Ｅが形成された領域には、その後の工程においてメサ構造を設けることができない。その結果、第２の導波路メサ３６のエッジを、第１の導波路メサ３１のエッジから離して形成する必要が生じてしまう。このため、この方法においても、第１の半導体光素子と第２の半導体光素子との間の光学的な接続損失が大きいものとなってしまう。
【０００７】
そこで、本発明は、半導体光素子間の光学的な接続損失を低減可能な、半導体光集積素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体光集積素子を作製する方法は、半導体光集積素子を作製する方法であって、第１の半導体光素子のための第１の導波路層を含む第１の半導体積層を半導体基板の主面における第１のエリア上に形成する工程と、第２の半導体光素子のための第２の導波路層を含む第２の半導体積層を半導体基板の主面における第２のエリア上に形成する工程と、所定の軸の方向に延びるストライプ形状を有しており第１の半導体積層上に配置される第１の部分と、第１のエリアと第２のエリアとの境界を横切るように第１の半導体積層及び第２の半導体積層上に配置される第２の部分と、第２の半導体積層上に配置される第３の部分と、を含む第１のマスクを形成する工程と、第１のマスクを用いて第１の半導体積層及び第２の半導体積層をエッチングし、第１の部分により規定される第１の半導体光素子のための第１の導波路メサと、第２の部分により規定される半導体メサと、第３の部分により規定される第３の半導体積層と、を形成する工程と、第１のマスクを用いて主面上に埋込半導体層を成長し、第１の導波路メサ及び半導体メサを埋め込む工程と、第１のマスクを除去した後に、埋込半導体層、第１の導波路メサ、半導体メサ及び第１のエリア上に配置される第１の部分と、所定の軸の方向に延びるストライプ形状を有すると共に半導体メサ上で第１の部分と接続されており半導体メサ、第３の半導体積層及び第２のエリア上に配置される第２の部分と、を含む第２のマスクを形成する工程と、第２のマスクを用いて、埋込半導体層、半導体メサ及び第３の半導体積層をエッチングし、第２のマスクの第２の部分により規定される第２の半導体光素子のための第２の導波路メサを形成する工程と、を備え、第１のマスクの第２の部分の幅は、所定の軸の方向に単調に広くなっており、第２のマスクの第２の部分の幅は、第１のマスクの第２の部分の幅よりも狭い、ことを特徴とする。
【０００９】
この方法においては、第１のマスクの第２の部分の幅が、所定の軸の方向に単調に広くなっている。また、第２のマスクの第２の部分の幅は、第１のマスクの第２の部分の幅よりも狭い。したがって、半導体メサを埋込半導体層で埋め込む工程において、第１のマスクの第２の部分の両側部上に異常成長の半導体が乗り上げて形成されても、第２のマスクの第２の部分を用いて半導体メサをエッチングして第２の導波路メサを形成する工程で、半導体メサの両側部と共に異常成長の半導体が除去される。このため、第１の半導体光素子と第２の半導体光素子との間における光学的な接続損失が低減できる。
【００１０】
また、本発明に係る方法では、所定の軸の方向は[０１１]方向であり、第１のマスクの第２の部分は、所定の軸の方向に対して所定の角度をもって傾いた直線で規定されるテーパ形状を有しており、所定の角度は３０度以下である、ことが好ましい。この場合、第１のマスクの第２の部分のテーパ形状を規定する直線の傾きが[０１１]方向に対して３０度以下であるので、半導体メサを埋込半導体層で埋め込む工程において、半導体メサの側面からの異常成長が生じにくい。
【発明の効果】
【００１１】
本発明によれば、半導体光素子間の光学的な接続損失を低減可能な、半導体光集積素子を作製する方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る半導体光集積素子を作製する方法の主要な工程を示す図面である。
【図２】本実施の形態に係る半導体光集積素子を作製する方法の主要な工程を示す図面である。
【図３】本実施の形態に係る半導体光集積素子を作製する方法の主要な工程を示す図面である。
【図４】半導体の異常成長を説明するための図面と、本実施の形態に係る方法により作製される半導体光集積素子の平面図である。
【図５】半導体光集積素子を作製する他の方法の主要な工程を示す図面である。
【図６】半導体光集積素子を作製する他の方法の主要な工程を示す図面である。
【発明を実施するための形態】
【００１３】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて添付図面を参照しながら、本発明の半導体光集積素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１４】
図１、図２及び図３は、本実施の形態に係る半導体光集積素子を作製する方法の主要な工程を示す図面である。図１〜３には、直交座標系Ｃが示されている。図１〜３を参照して、第１及び第２の半導体光素子を含む半導体光集積素子を作製する方法を説明する。第１の半導体光素子としては、例えば半導体レーザ素子、半導体受光素子及び半導体光増幅素子等があり、第２の素子としは、例えばリング共振器、マッハツェンダ干渉器及びアレイ型導波路がある。
【００１５】
まず、半導体基板を用意する。図１（ａ）に示されるように、半導体基板１は、主面１ａを有している。半導体基板１の主面１ａは、第１のエリア１ｂと第２のエリア１ｃとを含む。第１のエリア１ｂと第２のエリア１ｃとは、互いに隣り合うエリアであり、ｘ軸の方向に沿って配列されている。第１のエリア１ｂは第１の半導体光素子のためのエリアであり、第２のエリア１ｃは第２の半導体光素子のためのエリアである。この半導体基板１は、例えばｎ型ＩｎＰ半導体基板とすることができる。半導体基板１の主面１ａは、例えば（１００）面とすることができる。また、本実施の形態においては、ｘ軸は[０１１]方向を示し、ｙ軸は[０１−１]方向を示している。
【００１６】
続いて、工程Ｓ１０１では、図１（ａ）に示されるように、半導体基板１の主面１ａ上に半導体積層２を成長する。半導体積層２は、下部クラッド層２ａ、活性層２ｂ、上部クラッド層２ｃ及びコンタクト層２ｄを含む。下部クラッド層２ａ、活性層２ｂ、上部クラッド層２ｃ及びコンタクト層２ｄは、半導体基板１の主面１ａ上において、ｚ軸の方向に順次積層されている。
【００１７】
下部クラッド層２ａの材料は、例えばｎ型ＩｎＰとすることができる。上部クラッド層２ｃの材料は、例えばｐ型ＩｎＰとすることができる。コンタクト層２ｄの材料は、例えばｐ型ＩｎＧａＡｓとすることができる。また、活性層２ｂは、例えばアンドープのＧａＩｎＡｓＰからなる多重量子井戸により構成することができる。これらの各層の成長には、例えば有機金属気相エピタキシャル成長法を用いることができる。
【００１８】
続いて、工程Ｓ１０２では、図１（ｂ）に示されるように、半導体積層２及び第１のエリア１ｂ上にマスク３を形成し、このマスク３を用いて第２のエリア１ｃ上の半導体積層２をエッチングにより除去する。この工程により、半導体基板１の主面１ａの第１のエリア１ｂ上には、半導体積層４が形成される。半導体積層４は、下部クラッド層４ａ、活性層４ｂ、上部クラッド層４ｃ及びコンタクト層４ｄを含む。下部クラッド層４ａ、活性層４ｂ、上部クラッド層４ｃ及びコンタクト層４ｄは、下部クラッド層２ａ、活性層２ｂ、上部クラッド層２ｃ及びコンタクト層２ｄがそれぞれエッチングされることによって形成される。
【００１９】
マスク３は、誘電体により形成することが好ましい。マスク３の材料の具体例としては、シリコン酸化物（例えばＳｉＯ２）やシリコン窒化物（例えばＳｉＮ）を挙げることができる。マスク３の材料をＳｉＯ２もしくはＳｉＮとする場合には、例えば、ＣＨ４とＨ２との混合ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）により、半導体積層２をエッチングすることができる。
【００２０】
続いて、工程Ｓ１０３では、図１（ｃ）に示されるように、マスク３を選択成長マスクとして用いて、第２のエリア１ｃ上に半導体積層５を選択成長する。半導体積層４と半導体積層５とは、互いに隣り合うと共に、ｘ軸の方向に配列されている。半導体積層５は、下部クラッド層５ａ、導波路層５ｂ、上部クラッド層５ｃ及びコンタクト層５ｄを含む。下部クラッド層５ａ、導波路層５ｂ、上部クラッド層５ｃ及びコンタクト層５ｄは、半導体基板１の主面１ａの第２のエリア１ｃ上において、ｚ軸の方向に順次積層されている。半導体積層４の活性層４ｂと半導体積層５の導波路層５ｂとは、互いに光学的に結合されている。半導体積層４の活性層４ｂと半導体積層５の導波路層５ｂとは、ｚ軸方向において略同一の高さに形成されることが好ましい。
【００２１】
下部クラッド層５ａの材料は、例えばｎ型ＩｎＰとすることができる。上部クラッド層５ｃの材料は、例えばｐ型ＩｎＰとすることができる。コンタクト層５ｄの材料は、例えばｐ型ＩｎＧａＡｓとすることができる。また、導波路層５ｂは、例えばアンドープのＧａＩｎＡｓＰにより構成することができる。導波路層５ｂのＰＬ（Ｐｈｏｔｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）波長は、第２の素子の導波損失を下げるために、導波路層４ｂのＰＬ波長よりも短波長であることが好ましい。
【００２２】
以上の工程Ｓ１０１〜Ｓ１０３によって、第１の半導体光素子のための活性層４ｂを含む半導体積層４が第１のエリア１ｂ上に形成され、第２の半導体光素子のための導波路層５ｂを含む第２の半導体積層が第２のエリア１ｃ上に形成される。
【００２３】
続いて、工程Ｓ１０４では、マスク３を除去した後に、図２（ａ）に示されるように、半導体積層４及び半導体積層５上にマスク６を形成する。マスク６は、第１の部分６ａ、第２の部分６ｂ及び第３の部分６ｃを含む。第１の部分６ａ、第２の部分６ｂ及び第３の部分６ｃは、ｘ軸の方向に順次配列されている。
【００２４】
第１の部分６ａは、半導体積層４の表面４ｅ上に配置されている。第１の部分６ａは、ｘ軸の方向に延びるストライプ形状を有している。このストライプの端部は、半導体積層４上において、半導体積層４と半導体積層５との境界Ｌ２近傍に位置している。
【００２５】
第２の部分６ｂは、第１のエリア１ｂと第２のエリア１ｃとの境界Ｌ１及び半導体積層４と半導体積層５の境界Ｌ２を横切るように半導体積層４の表面４ｅ及び半導体積層５の表面５ｅ上に配置されている。第２の部分６ｂの幅は、ｘ軸の方向に単調に広くなっている。一実施例としては、第２の部分６ｂは、例えばテーパ形状を有している。このテーパ形状は、ｘ軸の方向に対して角度θをもって傾斜した直線で規定される。傾斜角度θは、例えば３０度以下であることが好ましい。そして、第２の部分６ｂの幅の狭い側の端部Ｅ１は、第１の部分６ａのｘ軸の正の方向における端部と接続されており、幅の広い側の端部Ｅ２は、第３の部分６ｃに接続されている。第２の部分６ｂの端部Ｅ２の幅をＷ１とする。
【００２６】
第３の部分６ｃは、半導体積層５上に配置されている。一実施例としては、第３の部分６ｃは、例えば、半導体積層４と半導体積層５との境界Ｌ２を含みｙ軸方向に延びる領域Ｒ以外の半導体積層５の表面５ｅを覆うように配置される。
【００２７】
このマスク６も、マスク３と同様に、誘電体により形成されることが好ましい。マスク６の材料の具体例としては、シリコン酸化物（例えばＳｉＯ２）やシリコン窒化物（例えばＳｉＮ）を挙げることができる。マスク６の材料をＳｉＯ２とする場合には、マスク６は、以下のようにして形成することができる。まず、マスク３を除去した後に、半導体積層４の表面４ｅ及び半導体積層５の表面５ｅの全面にＳｉＯ２膜を成膜する。その後、フォトリソグラフィ法によってＳｉＯ２膜上にレジストマスクを形成する。このレジストマスクは、第１の部分６ａ、第２の部分６ｂ及び第３の部分６ｃに対応する形状を有している。そして、このレジストマスクを用いてＳｉＯ２膜をエッチングした後に、このレジストマスクを除去する。
【００２８】
続いて、工程Ｓ１０５では、図２（ｂ）に示されるように、マスク６を用いて、半導体積層４及び半導体積層５をエッチングする。マスク６の材料をＳｉＯ２もしくはＳｉＮとした場合には、例えば、ＣＨ４とＨ２との混合ガスによるＲＩＥにより、半導体積層４及び半導体積層５をエッチングすることができる。このエッチングにより、半導体基板１の主面１ａ上には、第１の導波路メサ７、半導体メサ８及び半導体積層９が形成される。
【００２９】
第１の導波路メサ７は、マスク６の第１の部分６ａにより規定されている。したがって、この第１の導波路メサ７は、ｘ軸の方向に延びるストライプメサであり、第１のエリア１ｂ上に配置されている。そして、第１の導波路メサ７のｘ軸の正の方向における端部は、半導体メサ８に接続されている。
【００３０】
半導体メサ８は、マスク６の第２の部分６ｂにより規定されている。したがって、この半導体メサ８は、ｘ軸の方向に幅が広くなるテーパ形状のメサである。また、半導体メサ８は、第１のエリア１ｂと第２のエリア１ｃとの境界Ｌ１を横切るように、第１のエリア１ｂ及び第２のエリア１ｃ上に形成されている。このため、半導体メサ８は、半導体積層４と半導体積層５との境界Ｌ２を含んでいる。半導体メサ８の幅の狭い側の端部は、第１の導波路メサ７のｘ軸の正の方向の端部に接続されており、幅の広い側の端部は、半導体積層９に接続されている。
【００３１】
半導体積層９は、マスク６の第３の部分６ｃにより規定されている。したがって、半導体積層９は、第２のエリア１ｃ上に配置されている。
【００３２】
続いて、工程Ｓ１０６では、図２（ｃ）に示されるように、マスク６を選択成長マスクとして用いて半導体基板１の主面１ａ上に埋込半導体層１０を成長し、第１の導波路メサ７及び半導体メサ８を埋込半導体層１０で埋め込む。埋込半導体層１０は、第１の導波路メサ７における電流狭窄のために、ＦｅをドープしたＩｎＰとすることが好ましい。
【００３３】
続いて、工程Ｓ１０７では、マスク６を除去した後に、図３（ａ）に示されるように、第１の導波路メサ７、半導体メサ８、半導体積層９及び埋込半導体層１０上にマスク１１を形成する。マスク１１は、第１の部分１１ａ及び第２の部分１１ｂを含む。第１の部分１１ａは、第１の導波路メサ７、半導体メサ８、埋込半導体層１０及び第１のエリア１ｂ上に配置されている。
【００３４】
第２の部分１１ｂは、半導体メサ８、半導体積層９及び第２のエリア１ｃ上に配置されている。第２の部分１１ｂは、ｘ軸の方向に延びるストライプ形状を有している。第２の部分１１ｂは、半導体メサ９上で第１の部分１１ａと接続されている。また、第２の部分１１ｂの幅Ｗ２は、マスク６の第２の部分６ｂの端部Ｅ２の幅Ｗ１よりも狭い。
【００３５】
このようなマスク１１も、マスク３及びマスク６と同様に、誘電体により形成されることが好ましい。マスク１１の材料の具体例としては、シリコン酸化物（例えばＳｉＯ２）やシリコン窒化物（例えばＳｉＮ）を挙げることができる。マスク１１の材料をＳｉＯ２とする場合には、マスク６と同様に、フォトリソグラフィ法を用いて形成することができる。
【００３６】
続いて、工程Ｓ１０８では、図３（ｂ）に示されるように、マスク１１を用いて、半導体メサ８、半導体積層９及び埋込半導体層１０をエッチングする。マスク１１の材料をＳｉＯ２もしくはＳｉＮとする場合には、例えば、ＣＨ４とＨ２との混合ガスによるＲＩＥにより、このエッチングを行うことができる。特に、半導体メサ８の両側部８ａの表面が、マスク１１によって覆われていないので、半導体メサ８の両側部８ａがこのエッチングにより除去される。
【００３７】
この工程Ｓ１０８により、半導体基板１の主面１ａの第２のエリア１ｃ上に、第２の半導体光素子のための第２の導波路メサ１２が形成される。第２の導波路メサ１２は、マスク１１の第２の部分１１ｂにより規定されている。したがって、第２の導波路メサ１２は、第２のエリア１ｃ上においてｘ軸の方向に延びるストライプメサである。第２の導波路メサ１２は、半導体メサ８の残存部８ｂを介して第１の導波路メサ７に光学的に結合されている。
【００３８】
そして、工程Ｓ１０９では、図３（ｃ）に示されるように、第１の導波路メサ７上に上部電極１３を形成すると共に、半導体基板１の裏面に下部電極１４を形成する。上部電極１３は、第１の導波路メサ７のコンタクト層４ｄに接触して形成されている。その後、所定の劈開線に沿って劈開することにより、第１の半導体光素子と第２の半導体光素子とを含む半導体光集積素子を得る。
【００３９】
図４（ａ）は、半導体の異常成長について説明するための図である。本実施形態に係る方法においては、マスク６の第２の部分６ｂは、図４（ａ）に示されるように、[０１１]方向（ｘ軸の方向）に対して角度θをもって広がっている。このため、半導体メサ８を埋込半導体層１０で埋め込む工程Ｓ１０６において、マスク６の第２の部分６ｂの両側部ｂａ上に、異常成長の半導体が[０１１]方向から乗り上げて成長する場合がある。また、[０１−１]方向に沿った面の成長レートが、（１００）面の成長レートとあまり違わないので、［０１−１］方向に沿った面と（１００）面とにおいて結晶成長を行う場合、［０１−１］方向に沿った面で異常成長が発生し易い。このため、本実施形態に係る方法においても、特に、[０１−１]方向（ｙ軸の方向）に沿った面９ａと半導体メサ８の側面８ｃとの境界Ｌ３の近傍から、マスク６の第２の部分６ｂの両側部６ｂａ上に半導体が乗り上げて異常成長する。なお、マスク６の第２の部分は、両側部６ｂａの間に中間部６ｂｂを有している。この中間部６ｂｂは、例えば、ｘ軸方向に沿って延びるストライプ状の領域である。
【００４０】
本実施の形態に係る方法においては、マスク６の第２の部分６ｂの幅が、ｘ軸の方向に単調に広くなっていると共に、マスク１１の第２の部分１１ｂの幅Ｗ２が、マスク６の第２の部分６ｂの端部Ｅ２の幅Ｗ１よりも狭い。このため、半導体メサ８を埋込半導体層１０で埋め込む工程Ｓ１０６において、上述のようにマスク６の第２の部分６ｂの両側部６ｂａ上に異常成長の半導体が乗り上げて形成されても、マスク１１の第２の部分１１ｂを用いて半導体メサ８をエッチングして第２の導波路メサ１２を形成する工程Ｓ１０８で、半導体メサ８の両側部８ａと共に異常成長の半導体が除去される。その結果、第１の導波路メサ７と第２の導波路メサ１２との接続部分における段切れを抑制可能であると共に、第２の導波路メサ１２のエッジを第１の導波路メサ７のエッジから離す必要が生じない。よって、第１の半導体光素子と第２の半導体光素子との間における光学的な接続損失が低減できる。
【００４１】
ここで、本実施の形態に係る方法においては、マスク６の第２の部分６ｂのテーパ形状を規定する直線の傾きを、[０１１]方向に対して３０度以下とすることが好ましい。この場合、マスク６の第２の部分６ｂのテーパ形状を規定する直線の傾きが[０１１]方向に対して３０度以下であるので、半導体メサ８の側面８ｃと第１の導波路メサ７の側面７ａとの成す角度が、概ね３０度以下となる。このため、第１の導波路メサ７の側面７ａに直交する面（即ち[０１−１]方向に沿って延びる面）と半導体メサ８の側面８ｃとの成す角度が比較的大きいものとなる。その結果、埋込半導体層１０を成長する工程Ｓ１０６において、半導体メサ８の側面８ｃからの異常成長が生じにくい。
【００４２】
また、本実施の形態に係る方法においては、マスク６の第３の部分６ｃは、半導体積層８上においてマスク６の第２の部分６ｂに接続されている。このため、第１の導波路メサ７及び半導体メサ８を埋め込む工程Ｓ１０６において、半導体積層９上から、マスク６の第２の部分６ｂ上へ半導体が乗り上げて成長することが抑制される。
【００４３】
なお、マスク１１の第２の部分１１ｂの幅Ｗ２は、少なくとも、マスク６の第２の部分の端部Ｅ２の幅Ｗ１よりも狭ければよい。したがって、マスク１１の第２の部分の幅Ｗ２は、例えば、半導体基板１の第１のエリア１ｂと第２のエリア１ｃとの境界Ｌ１上におけるマスク６の第２の部分の幅よりも狭くしてもよいし、マスク６の第２の部分の端部Ｅ１の幅よりも狭くしてもよい。
【００４４】
また、工程Ｓ１０７において、第２の部分１１ｂが半導体メサ８の幅の狭い側の端部上で第１の部分１１ａに接続されるようにマスク１１を形成してもよい。この場合、マスク１１の第１の部分１１ａと第２の部分１１ｂとは、第１の導波路メサ７のエッジの上で接続されることとなるので、工程Ｓ１０８でのエッチングにより、半導体メサ８の残存部８ｂが形成されない。
【００４５】
また、本実施の形態に係る方法は、工程Ｓ１０８で第２の導波路メサ１２を形成した後に、ポリイミド等の低屈折率材料によって第２の導波路メサ１２を埋め込む工程をさらに備えていてもよい。
【００４６】
さらに、本実施の形態に係る方法は、工程Ｓ１０８で第２の導波路メサ１２を形成した後に、所定の絶縁膜によって第２の導波路メサ１２を覆う工程を備えていてもよい。
【００４７】
ここで、図５，６に示される方法では、マスク３０の半導体メサ３２を規定する部分は、矩形状を成している。このため、第１の導波路メサ３１と半導体メサ３２とを埋め込む工程において、半導体メサ３２の側面３２ａから異常成長が進行して、後の工程で第２の導波路メサ３６となる領域上に異常成長の半導体が堆積されてしまう場合がある。
【００４８】
これに対して、本実施の形態に係る方法では、マスク６の半導体メサ８を規定する第２の部分６ｂは、ｘ軸の方向に徐々に幅が広くなるテーパ形状を有している。このため、第１の導波路メサ７と半導体メサ８とを埋め込む工程で、半導体積層９の側面９ａから異常成長が進行しても、第２のマスク６の第２の部分６ｂの両側部６ｂａで留まって、後の工程で第２の導波路メサ１２となる領域の上に位置する中間部６ｂｂには、異常成長の半導体が到達し難い。このため、中間部分６ｂｂ上に堆積される異常成長の半導体を比較的少なくすることができる。
【００４９】
中間部６ｂｂ上に異常成長の半導体が到達しないようにするためには、テーパ形状を規定する直線のｘ軸方向に対する傾きを、例えば３０度以下とすることが好ましい。更に、中間部６ｂｂ上に異常成長の半導体が到達しないようにするためには、両側部６ｂａの幅Ｗ３を所定値以上に大きくとることが好ましい。異常成長の進行の度合いが埋込半導体層１０の高さに依存するので、この所定値も埋込半導体層１０の高さに依存するが、例えば４μｍ程度とすることができる。
【００５０】
上述した本実施の形態に係る方法は、例えば、図４（ｂ）に示されるような、半導体光集積素子２０の作製に適用することができる。半導体光集積素子２０は、チャープ回折格子２１、利得領域２２及びリング共振器２３を含む。利得領域２２は、電流を注入して利得を発生させる為に、電流狭窄構造が必要とされる。このため、利得領域２２の導波路２２ａは、ＦｅをドープしたＩｎＰによる埋め込み構造を有する導波路であることが好ましい。一方で、リング共振器１０３においては、その導波路２３ａは、１０μｍ程度の曲率半径をもって曲げる必要があるので、ハイメサ構造を有する導波路であることが好ましい。
【００５１】
したがって、例えば、利得領域２２とリング共振器２３との接続部分Ｄにおいては、埋め込み構造を有する導波路２２ａとハイメサ構造を有する導波路２３ａとが接続されることとなる。上記の方法において、第１の半導体光素子を利得領域２２とし、第２の半導体光素子をリング共振器２３として、半導体光集積素子２０を作製することによって、上述の理由から、利得領域２２の導波路２２ａとリング共振器２３の導波路２３ａとの接続部分における不具合が生じ難いため、利得領域２２とリング共振器２３との光学的な接続損失が低減される。
【００５２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００５３】
１…半導体基板、１ａ…主面、１ｂ…第１のエリア、１ｃ…第２のエリア、４…半導体積層（第１の半導体積層）、４ｂ…活性層（第１の導波路層）、５…半導体積層（第２の半導体積層）、５ｂ…導波路層（第２の導波路層）、６…マスク（第１のマスク）、６ａ…第１の部分、６ｂ…第２の部分、６ｃ…第３の部分、７…第１の導波路メサ、８…半導体メサ、９…半導体積層（第３の半導体積層）、１０…埋込半導体層、１１…マスク（第２のマスク）、１１ａ…第１の部分、１１ｂ…第２の部分、１２…第２の導波路メサ。
【図１】
2011151075.tif 000003
【図２】
2011151075.tif 000004
【図３】
2011151075.tif 000005
【図４】
2011151075.tif 000006
【図５】
2011151075.tif 000007
【図６】
2011151075.tif 000008