(57)【要約】【課題】回路規模の増加を抑制しつつ、輝度傾斜が抑制され表示品質が向上される表示装置の提供。【解決手段】電流制御型の表示装置において、表示データに応じて、表示データに基づいて、複数の画素回路にそれぞれ備えられた表示素子を流れる電流に起因して、複数の画素回路にそれぞれ備えられた駆動トランジスタの入力端子に生じる電圧降下による駆動電圧の変化量を補正するよう、複数の画素回路に発光電圧が供給される。【選択図】図２
2011095506.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、ゲート端子と入力端子の間に印加される駆動電圧により前記表示素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタを制御する保持容量とを、それぞれ備え、表示領域にマトリクス状に配置される複数の画素回路と、
列方向に延伸するともに、行方向に順に並んで設けられ、前記複数の画素回路それぞれに備えられた前記保持容量に接続され、前記保持容量に書込み電圧及び発光電圧を供給する、複数のデータ線と、
表示データ書込みに応じて、対応する複数の画素回路それぞれに備えられた前記保持容量の両極間に表示データに応じた電圧が印加されるよう、前記複数のデータ線それぞれに前記書込み電圧を供給するデータ線駆動回路と、
前記複数の画素回路それぞれに備えられた前記駆動トランジスタにより、前記複数の画素回路それぞれに備えられた前記表示素子に電流を供給する電圧源と、
表示データ表示に応じて、前記複数の画素回路それぞれに備えられた前記保持容量によって、前記駆動トランジスタに前記駆動電圧が印加されるよう、前記複数のデータ線それぞれに前記発光電圧を供給する電圧供給手段と、
を備える表示装置であって、
前記電圧供給手段は、前記表示データに基づいて、前記複数の画素回路にそれぞれ備えられた前記表示素子を流れる電流に起因して、前記複数の画素回路にそれぞれ備えられた前記駆動トランジスタの前記入力端子に生じる電圧降下による前記駆動電圧の変化量を補正するよう、前記複数のデータ線それぞれに前記発光電圧を供給する、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記電圧供給手段には、指定された電圧を出力する電圧供給素子を少なくとも２個備え、
前記複数のデータ線は、それぞれ前記電圧供給素子によって、前記発光電圧が直接供給される、２本の直接電圧供給データ線を含む、
ことを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記２本の直接電圧供給データ線の間には、隣り合って１以上の間接電圧供給データ線が順に並び、
前記電圧供給手段は、前記２本の直接電圧供給データ線に前記発光電圧をそれぞれ供給する前記２個の電圧供給素子の出力側の間に直列に接続された複数の抵抗によって、前記２個の電圧供給素子それぞれの出力側の電圧を分圧して、前記間接電圧供給データ線それぞれに、前記発光電圧を供給する、
ことを特徴とする表示装置。
【請求項４】
請求項２に記載の表示装置であって、
前記２本の直接電圧供給電圧線の間には、さらに１以上の直接電圧供給電圧線と、複数の間接電圧共通線が並び、
前記電圧供給手段は、隣り合う前記直接電圧供給データ線の間に、１以上の前記間接電圧供給線が位置する場合は、隣り合う前記直接電圧供給データ線に前記発光電圧をそれぞれ供給する前記２個の電圧供給素子の出力側の間に直列に接続された複数の抵抗によって、前記２個の電圧供給素子それぞれの出力側の電圧を分圧して、前記間接電圧供給データ線それぞれに、前記発光電圧を供給する、
ことを特徴とする表示装置。
【請求項５】
請求項３または請求項４に記載の表示装置であって、
前記直接電圧供給データ線は、前記電圧源に対して、行方向に沿って、最も近くに位置するデータ線と、最も遠くに位置するデータ線と、を含む、
ことを特徴とする表示装置。
【請求項６】
請求項３乃至請求項５のいずれかに記載の表示装置であって、
行方向に延伸するとともに、列方向に順に並んで設けられ、前記複数の画素回路それぞれに備えられた前記表示素子に前記電圧源より電流を供給する、複数の電流供給配線を、
さらに備え、
前記電圧供給手段には、前記直接電圧供給データ線に前記電圧供給素子が供給する前記発光電圧それぞれを取得する発光電圧取得手段を備え、
前記発光電圧取得手段は、前記複数の電流供給配線の内部抵抗にさらに基づいて、前記直接電圧供給データ線に供給する前記発光電圧それぞれを取得し、前記電圧供給素子それぞれに前記発光電圧それぞれを出力させる、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流駆動する表示装置に関する。特に、配線の内部抵抗などに起因する輝度傾斜を補正し表示品質を向上する表示装置に関する。
【背景技術】
【０００２】
例えば、有機ＥＬ素子を表示パネルにマトリクス状に複数個配置した表示装置において、各有機ＥＬ素子に流れる電流量を制御することにより、画面表示が行われている。各有機ＥＬ素子に流れる電流は、表示領域の外部に設けられる電源より供給される。表示領域内に配列された複数の有機ＥＬ素子に対して、共通する電流供給配線を用いて一括して電流が供給されるのが一般的である。
【０００３】
電流供給配線は、内部抵抗を有しているため、電流供給配線に電流が流れると、電圧降下が生じる。それゆえ、例えば、行方向に配列された複数の有機ＥＬ素子に同じ輝度の発光がなされるよう同じ電流制御をおこなうならば、これら複数の有機ＥＬ素子のうち、電流電源に近い有機ＥＬ素子に流れる電流と、電流電源に近い有機ＥＬ素子とに流れる電流とには、差異が生じることとなる。このように、表示素子の位置によって、発光輝度が異なる現象は、輝度傾斜現象（以下、シェーディング現象と記す）と呼ばれている。
【０００４】
図１１は、従来技術に係る表示装置においてシェーディング現象が生じている状態を示す図である。図１１には、表示装置の表示領域が示されており、行方向及び列方向にマトリクス状に複数の画素が配置され、各画素には表示素子が備えられている。図１１に示す表示領域のさらに右側に、フレキシブルプリント基板（図示せず）に電源が備えられており、図１１の行方向と列方向に並び、電源に対して接続される複数の電流供給配線によって、これら複数の表示素子に電流が供給される。
【０００５】
前述の通り、これら電流供給配線は、内部抵抗を有しているために、その内部抵抗によって電圧降下を生じており、同じ輝度ですべての画素が表示されるよう各表示素子に流される電流の電流量を制御したとしても、電源に近い図中右側の表示素子と比して、電源から遠い図中左側の表示素子に流れる電流は減少してしまう。それゆえ、図中右側の画素の輝度は高く、図中左側の画素の輝度は低くなっている。この輝度の差異が、シェーディング現象として、人間の目にも認識されることとなる。
【０００６】
なお、複数設けられる電流電源のうち、ある発光素子に対応する電源が該発光素子に電流を流す際に、複数の電流電源が出力する電流の電流量のばらつきに応じて、発光素子のアノード電極側の走査線に、電圧の傾斜を持たせることにより、電流電源のばらつきによる輝度傾斜を補正する技術が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、シェーディング現象を改善する方法として、以下の手法が考えられる。
【０００９】
（１）例えば、表示領域の片側のみならず、反対側にもさらに電源を配置させるなどして、１本の電流供給配線が供給する表示素子の数を減らし、表示素子のうち、電源に最も近くに配置される表示素子と、電源に最も遠くに配置される表示素子の間を接続する配線の長さを短くすることにより、当該配線の内部抵抗による電圧降下を抑制する。
【００１０】
（２）行方向の１本の電流供給配線に接続される複数の表示素子に対して、データ駆動回路が出力する書込み電圧を、電源に対する表示素子の相対的な位置に応じて、変化させる。
【００１１】
しかしながら、上記（１）については、行方向の１本の電流供給配線が供給する表示素子の数を減らすことができる反面、電源あるいは電源供給のためフレキシブルプリント基板の数が多くなり、回路規模が増加するという問題が生じてしまい、低コスト化及び小型化の実現の妨げとなる。また、表示する画像によってシェーディング現象の程度が変わることに対応出来ない。
【００１２】
同様に、上記（２）については、表示する画像データに基づいて、データ駆動回路に、上記行方向の１本の電流供給配線が供給する表示素子それぞれに応じた補正量の情報が必要となるので、データ駆動回路が使用するビット数が増加し、回路規模が増加するという問題が生じてしまい、低コスト化などの実現の妨げとなる。
【００１３】
さらに、上記（２）については、書込み電圧はデジタル信号によって制御されているために、１本の電流供給配線に供給される表示素子のうち、隣り合う表示素子の補正量が異なり、補正段差が生じる。
【００１４】
図１２は、従来技術に係る表示装置において輝度段差となっているシェーディング現象が生じている状態を示す図である。図１２には、図１１と同様に表示装置の表示領域が示されている。また、図１１と同様に、電流供給配線が配置されている。
【００１５】
前述の通り、同じ輝度ですべての画素が表示されるように、図中左側に位置する表示素子に流れる電流の電流量が増加するように、補正される。その補正量は、図中左側から右側にかけて、その補正量が減少し、図中右側の表示素子には補正量がゼロになるように、データ駆動回路からそれら表示素子に出力される発光電圧が制御される。しかし、実際には、その補正量は不連続的に変化しているため、その不連続に変化する境界において、輝度段差が生じている。図１２では、補正段差による境界線が、５本の縦線となって表れている。
【００１６】
輝度段差を抑制するためには、補正量の変化量を小さくすることによって、補正段差における輝度の違いを小さくすることが出来る。しかし、そのために、データ駆動回路が使用するビット数がさらに増加することとなり、望ましくない。
【００１７】
特許文献１に記載の技術は、マトリクス状に配置された１つの発光素子に電流を流す場合の技術であり、電流電源のばらつきを補正するための技術である。よって、表示する画像に対して、シェーディング現象を補正するものではない。また、スイッチング素子としてＰＭＯＳトランジスタを用いて、発光素子のアノード電極側の電位に傾斜させるとなると、基準電圧（接地電圧）を発光素子に応じて変化をさせることとなり、回路が複雑となる上、回路規模が増大することとなり、望ましくない。
【００１８】
本発明は、上記課題を鑑みて、回路規模の増加を抑制しつつ、表示する画像に応じて生じる輝度傾斜が抑制され表示品質の向上を実現する表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
（１）上記課題を解決するべく、本発明に係る表示装置は、表示素子と、ゲート端子と入力端子の間に印加される駆動電圧により前記表示素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタを制御する保持容量とを、それぞれ備え、表示領域にマトリクス状に配置される複数の画素回路と、列方向に延伸するともに、行方向に順に並んで設けられ、前記複数の画素回路それぞれに備えられた前記保持容量に接続され、前記保持容量に書込み電圧及び発光電圧を供給する、複数のデータ線と、表示データ書込みに応じて、対応する複数の画素回路それぞれに備えられた前記保持容量の両極間に表示データに応じた電圧が印加されるよう、前記複数のデータ線それぞれに前記書込み電圧を供給するデータ線駆動回路と、前記複数の画素回路それぞれに備えられた前記駆動トランジスタにより、前記複数の画素回路それぞれに備えられた前記表示素子に電流を供給する電圧源と、表示データ表示に応じて、前記複数の画素回路それぞれに備えられた前記保持容量によって、前記駆動トランジスタに前記駆動電圧が印加されるよう、前記複数のデータ線それぞれに前記発光電圧を供給する電圧供給手段と、を備える表示装置であって、前記電圧供給手段は、前記表示データに基づいて、前記複数の画素回路にそれぞれ備えられた前記表示素子を流れる電流に起因して、前記複数の画素回路にそれぞれ備えられた前記駆動トランジスタの前記入力端子に生じる電圧降下による前記駆動電圧の変化量を補正するよう、前記複数のデータ線それぞれに前記発光電圧を供給する、ことを特徴とする。
【００２０】
（２）上記（１）に記載の表示装置であって、前記電圧供給手段には、指定された電圧を出力する電圧供給素子を少なくとも２個備え、前記複数のデータ線は、それぞれ前記電圧供給素子によって、前記発光電圧が直接供給される、２本の直接電圧供給データ線を含んでいてもよい。
【００２１】
（３）上記（２）に記載の表示装置であって、前記２本の直接電圧供給データ線の間には、隣り合って１以上の間接電圧供給データ線が順に並び、前記電圧供給手段は、前記２本の直接電圧供給データ線に前記発光電圧をそれぞれ供給する前記２個の電圧供給素子の出力側の間に直列に接続された複数の抵抗によって、前記２個の電圧供給素子それぞれの出力側の電圧を分圧して、前記間接電圧供給データ線それぞれに、前記発光電圧を供給してもよい。
【００２２】
（４）上記（２）に記載の表示装置であって、前記２本の直接電圧供給電圧線の間には、さらに１以上の直接電圧供給電圧線と、複数の間接電圧共通線が並び、前記電圧供給手段は、隣り合う前記直接電圧供給データ線の間に、１以上の前記間接電圧供給線が位置する場合は、隣り合う前記直接電圧供給データ線に前記発光電圧をそれぞれ供給する前記２個の電圧供給素子の出力側の間に直列に接続された複数の抵抗によって、前記２個の電圧供給素子それぞれの出力側の電圧を分圧して、前記間接電圧供給データ線それぞれに、前記発光電圧を供給してもよい。
【００２３】
（５）上記（３）または（４）に記載の表示装置であって、前記直接電圧供給データ線は、前記電圧源に対して、行方向に沿って、最も近くに位置するデータ線と、最も遠くに位置するデータ線と、を含んでいてもよい。
【００２４】
（６）上記（３）乃至（５）のいずれかに記載の表示装置であって、行方向に延伸するとともに、列方向に順に並んで設けられ、前記複数の画素回路それぞれに備えられた前記表示素子に前記電圧源より電流を供給する、複数の電流供給配線を、さらに備え、前記電圧供給手段には、前記直接電圧供給データ線に前記電圧供給素子が供給する前記発光電圧それぞれを取得する発光電圧取得手段を備え、前記発光電圧取得手段は、前記複数の電流供給配線の内部抵抗にさらに基づいて、前記直接電圧供給データ線に供給する前記発光電圧それぞれを取得し、前記電圧供給素子それぞれに前記発光電圧それぞれを出力させてもよい。
【発明の効果】
【００２５】
本発明により、回路規模の増加を抑制しつつ、輝度傾斜が抑制され表示品質が向上している表示装置が提供される。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係る有機ＥＬ表示装置主要部の斜視図である。
【図２】本発明の第１の実施形態に係る有機ＥＬ表示装置主要部の構成を示す概略図である。
【図３】本発明の実施形態に係る有機ＥＬ表示装置の画素回路の構成を示す回路図である。
【図４】本発明の実施形態に係る有機ＥＬ表示装置の画素回路に入力される信号の時間的変化を示す図である。
【図５】本発明の第１の実施形態に係る有機ＥＬ表示装置に備えられた複数の電流供給配線に生じる電圧降下を示す回路モデル図である。
【図６】本発明の第１の実施形態に係る有機ＥＬ表示装置の行方向に対して並ぶ複数の画素回路の駆動トランジスタのソース電圧と、複数の画素回路に供給される発光電圧を示す図である。
【図７】本発明の第２の実施形態に係る有機ＥＬ表示装置の発光電圧供給回路の構成を示す図である。
【図８】本発明の第２の実施形態に係る有機ＥＬ表示装置に備えられた複数の電流供給配線に生じる電圧降下を示す回路モデル図である。
【図９】本発明の第２の実施形態に係る有機ＥＬ表示装置に備えられた複数の電流供給配線のブロックに生じる電圧降下を示す回路モデル図である。
【図１０】本発明の第２の実施形態に係る有機ＥＬ表示装置の行方向に対して並ぶ複数の画素回路の駆動トランジスタのソース電圧と、複数の画素回路に供給される発光電圧を示す図である。
【図１１】従来技術に係る表示装置においてシェーディング現象が生じている状態を示す図である。
【図１２】従来技術に係る表示装置において輝度段差となっているシェーディング現象が生じている状態を示す図である。
【発明を実施するための形態】
【００２７】
本発明の実施形態に係る表示装置について、図面に基づいて、以下に説明する。
【００２８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置１主要部の斜視図である。図１に示す通り、有機ＥＬ表示装置１は、ＴＦＴ（Thin Film Transistor）基板２及び封止基板（図示せず）によって構成される有機ＥＬパネルを挟んで固定している上フレーム３及び下フレーム４と、駆動回路などの制御回路が備えられる回路基板６と、その回路基板６において生成された表示データをＴＦＴ基板２に伝送するフレキシブル基板５と、によって構成されている。また、回路基板６には電圧供給回路１４に備えられている。有機ＥＬパネルが画像を表示するために必要な電流及び電圧などが、電圧供給回路１４より、フレキシブル基板５を介して供給される。すなわち、電圧供給回路１４が、電圧源である。
【００２９】
図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置１主要部の構成を示す概略図である。データ線駆動回路９、走査線駆動回路１１、発光電圧供給回路１２、電圧供給回路１４などにより、表示領域１７にマトリクス状に配置された複数の画素回路１５が制御され、画像が表示される。
【００３０】
図２に示す通り、図中左側に示される走査線駆動回路１１には、それぞれ行方向に延伸する、複数の書込み制御線１９と複数の発光制御線２０が接続されている。１本の書込み制御線１９及び１本の発光制御線２０は、対となって、行方向に配列された複数の画素回路１５それぞれと接続されている。
【００３１】
図中上側に示されるデータ線駆動回路９には、書込み電圧供給回路１０が接続され、書込み電圧供給回路１０と表示領域１７との間に、書込み制御スイッチング回路２１が設けられている。書込み制御スイッチング回路２１には、それぞれ列方向に延伸する、複数のデータ線１８が接続されている。書込み電圧供給回路１０には、複数の書込み電圧供給素子が、書込み制御スイッチング回路２１には、複数の書込み制御スイッチング素子が設けられている。１本のデータ線１８は、対応する書込み制御スイッチング素子を介して、対応する書込み電圧供給素子と接続されており、さらに、列方向に配列された複数の画素回路１５それぞれとも接続されている。
【００３２】
図中下側に示される発光電圧供給回路１２には、発光制御スイッチング回路２２が接続されている。発光制御スイッチング回路２２には、上述の複数のデータ線１８が接続されている。発光制御スイッチング回路２２には、複数の発光制御スイッチング素子が設けられ、それぞれ対応するデータ線１８と接続されている。
【００３３】
発光電圧供給回路１２には、２個の電圧供給素子１００Ａ，１００Ｂが備えられており、それぞれ、図中右端と左端に位置するデータ線１８に、対応する発光制御スイッチング素子を介して、発光電圧を供給する。
【００３４】
発光電圧供給回路１２には、発光電圧取得回路１３がさらに備えられており、発光電圧取得回路１３にはデータ線駆動回路９より表示データが入力され、当該表示データをもとに、２個の電圧供給素子１００Ａ，１００Ｂがそれぞれ対応するデータ線１８に供給すべき発光電圧をそれぞれ取得し、２個の電圧供給素子１００Ａ，１００Ｂに当該発光電圧を供給させる。
【００３５】
発光電圧供給回路１２には、複数の抵抗１０１がさらに備えられており、２個の電圧供給素子１００Ａ，１００Ｂの出力側の間に、直列に接続されている。抵抗１０１の数は、データ線１８の本数より１減じた数である。本実施形態に係る有機ＥＬ表示装置１において、複数のデータ線１８は行方向に対して等間隔に配置されているので、複数の抵抗１０１の抵抗値は等しくなっている。直列に接続された抵抗１０１により、２個の電圧供給素子１００Ａ，１００Ｂが出力するそれぞれの電圧の差が均等に分圧される。直列に接続された抵抗１０１それぞれの間は、発光制御スイッチング回路２２の発光制御スイッチング素子に接続される。それゆえ、対応するデータ線１８に、２個の電圧供給素子１００Ａ，１００Ｂが出力するそれぞれの電圧より分圧された電圧が、対応する発光制御スイッチング素子を介して供給される。
【００３６】
ここで、図中両端に位置するデータ線１８は、２個の電圧供給素子１００Ａ，１００Ｂによって、発光電圧が直接供給されるので、直接電圧供給データ線とする。そして、それ以外のデータ線１８は、直列に接続された抵抗１０１によって分圧された電圧が、発光電圧として間接的に供給されるので、間接電圧供給データ線とする。本実施形態に係る有機ＥＬ表示装置１において、直接電圧供給データ線は、行方向に沿って、表示領域１７の両端に位置する２本のデータ線１８であり、この２本のデータ線以外に表示領域１７に位置するデータ線１８はすべて、直接電圧供給データ線の間に、隣り合って並んでいる間接電圧供給データ線である。
【００３７】
図２に示す表示領域１７の右端に位置する直接電圧供給データ線は、電圧供給回路１４に対して、行方向に沿って、最も近くに位置するデータ線１８であり、近端の直接電圧供給データ線とする。同様に、左端に位置する直接電圧供給データ線は、電圧供給回路１４に対して、行方向に沿って、最も遠くに位置するデータ線１８であり、遠端の直接電圧供給データ線とする。
【００３８】
電圧供給回路１４には、電流供給主配線２５が接続され、電流供給主配線２５は、マトリクス状に配置された複数の画素回路１５と接続されている。電圧供給回路１４により、電流供給配線１６を介して、対応する複数の画素回路１５それぞれに電流が供給される。
【００３９】
図２に示す通り、本実施形態に係る表示装置において、回路基板６に設けられた電圧供給回路１４より、表示領域１７の図中右端まで、電流供給主配線２５が延び、表示領域１７右端近傍で列方向に延びている。そこから、行方向に配列された画素回路１５それぞれに沿って、行数と同じ数の電流供給配線１６が行方向に延びるとともに、列方向に順に並んでいる。行方向に延びる電流供給配線１６それぞれとともに行方向に配列された複数の画素回路１５それぞれに、電流が供給されるよう、さらに配線が接続されている。さらに、行方向に延びる複数の電流供給配線１６は、表示領域１７の図中右側からみて、列方向に配列された複数の画素回路１５の手前で、互いに接続されるよう電流供給列配線２６が列方向に延びている。すなわち、表示領域１７において、電流供給用の配線は、マトリクス状に配置された複数の画素回路１５それぞれを囲うように、網目状の形状となっている。
【００４０】
本実施形態に係る表示装置において、電流供給用の配線が上記の形状をしているのは、電流供給用の配線が有する内部抵抗を有しているからである。さらに、表示領域１７において、電流供給用の配線に割り当てられるスペースに制限があるからである。
【００４１】
電圧供給回路１４より表示領域１７までは、電流供給用の配線に割り当てることが出来るスペースに比較的余裕があるので、電流供給用の配線が有する内部抵抗を低減するために、電流供給主配線２５の配線幅を大きくとることが出来る。電流供給主配線２５の配線幅が大きいことは、図２では、太線として示されている。
【００４２】
これに対して、表示領域１７において、電流供給用の配線に割り当てることが出来るスペースは、それぞれ、行方向に配列された画素回路１５の間のスペースに限られてしまう。また、列方向に配列された画素回路１５において、電流供給用の配線による偏りを低減するため、複数の電流供給配線１６それぞれは、行方向に配列された画素回路１５と平行に、図中上側に配置されている。
【００４３】
さらに、列方向に配列された複数の画素回路１５に流れる電流の電流量の違いからくる電圧降下の差を平均化するために、複数の電流供給列配線２６それぞれは、列方向に配列された複数の画素回路１５と平行に、図中右側に、列方向に延びて配置されている。
【００４４】
上述の通り、電流供給用の配線が、上記の形状をしているのは、電流供給用の配線の内部抵抗と、表示領域１７におけるスペースの制限による。それゆえ、内部抵抗が十分に小さい材料によって電流供給用の配線が形成されたり、表示領域１７において電流供給用の配線の配線幅が十分に大きくとるスペースが確保出来る場合は、このような形状にする必要はない。
【００４５】
電流供給用の配線が有する内部抵抗の影響が大きくない場合は、例えば、行方向に延びる複数の電流供給配線１６を、対称性を考慮しつつ、行方向に並ぶ複数の画素回路１５の２行毎に配置してもよいし、さらに、２本の電流供給配線１６を、表示領域１７の図中上下端に配置してもよいし、さらに、１本の電流供給配線１６を、表示領域１７の図中どちらかの端などに配置してもよい。
【００４６】
さらに、同様に、電流供給用の配線が有する内部抵抗の影響が大きくない場合は、例えば、列方向に延びる複数の電流供給列配線２６も、列方向に並ぶ複数の画素回路１５の２列毎に配置してもよいし、さらに、電流供給列配線２６の数を減じて配置してもよい。
【００４７】
図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置１の画素回路１５の構成を示す回路図である。図３には、表示領域１７に配置される第１行目及び第２行目に並ぶ画素回路１５のうち、第１列目及び第２列目に位置する、合計４個の画素回路１５が示されている。
【００４８】
第１行目に配列された画素回路１５には、書込み制御線１９Ａ及び発光制御線２０Ａが接続されており、同様に、第２行目に配列された画素回路１５には、書込み制御線１９Ｂ及び発光制御線２０Ｂが接続されている。
【００４９】
また、列方向に配列された画素回路１５には、対応するデータ線１８が接続されている。例えば、第１列目のデータ線１８の図中上端には、書込み制御スイッチング回路２１に備えられた書込み制御スイッチング素子２１Ａが接続され、さらに、書込み電圧供給回路１０に備えられた書込み電圧供給素子１０Ａが接続されており、第１列目のデータ線１８の図中下端には、発光制御スイッチング回路２２に備えられた発光制御スイッチング素子２２Ａが接続され、さらに、発光電圧供給回路１２に備えられた電圧供給素子１００Ｂが接続されている。同様に、第２列目のデータ線の図中上端には、書込み制御スイッチング素子２１Ｂと、さらに、書込み電圧供給素子１０Ｂが接続されており、図中下端には、発光制御スイッチング素子２２Ｂが接続されている。発光制御スイッチング素子２２Ｂには、前述の通り、直列に接続された抵抗１０１の間と接続されている。
【００５０】
発光電圧供給回路１２より、データ線１８を介して、複数の画素回路１５それぞれに、発光電圧が供給される。また、図２で説明した通り、電圧供給回路１４より、電流供給用の配線を介して、複数の画素回路１５それぞれに、電流が供給される。
【００５１】
画素回路１５それぞれは、表示素子である有機ＥＬ素子２０５と、駆動トランジスタ２０２と、書込み制御トランジスタ２０３と、発光制御トランジスタ２０４と、保持容量２０１とにより、構成されている。
【００５２】
書込み制御トランジスタ２０３のゲート電極には、書込み制御線１９が接続され、書込み制御線１９がハイ電圧となるとき、書込み制御トランジスタ２０３はオン状態となる。同様に、発光制御トランジスタ２０４のゲート電極には、発光制御線２０が接続され、発光制御線２０がハイ電圧となるとき、発光制御トランジスタ２０４はオン状態となる。また、駆動トランジスタ２０２は、ＰＭＯＳトランジスタによって形成されており、駆動トランジスタ２０２のゲート電極とソース電極の間に生じる駆動電圧により、駆動トランジスタ２０２から表示素子に流れる電流量が制御される。なお、駆動トランジスタ２０２は、表示素子に流れる電流を制御するためのトランジスタであるため、電流制御トランジスタとも呼ばれる。
【００５３】
図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置１の画素回路１５に入力される信号の時間的変化を示す図である。第１段目に示される垂直同期信号３００は、一画面周期（１フレーム周期）を示す信号であり、当該有機ＥＬ表示装置１において、１フレーム周期期間のうち、書込み期間Ｔ１に、表示領域１７に配置された複数の画素回路１５に、順次、表示データの書込みがなされ、発光期間Ｔ２に、表示領域１７に配置された複数の画素回路１５を、一斉に発光させる。
【００５４】
書込み期間Ｔ１に、書込み制御スイッチング回路２１に備えられた複数の書込み制御スイッチング素子それぞれのスイッチにハイ電圧が印加され、オン状態となる。これにより、書込み電圧供給回路１０に備えられた複数の書込み電圧供給素子の出力する書込み電圧３０１が、それぞれ対応する書込み制御スイッチング素子を介して、それぞれ対応するデータ線１８に印加される。このとき、発光制御スイッチング回路２２に備えられた複数の発光制御スイッチング素子のスイッチにはロー電圧が印加されているので、オフ状態となっている。
【００５５】
書込み期間Ｔ１には、第１行目から順次、書込み制御線１９及び発光制御線２０がハイ電圧となり、第１行目から順次、各行に配列された複数の画素回路１５に、表示データの書込みがされる。
【００５６】
第１行目の書込み時には、第１行目に配列された複数の画素回路１５の表示データに対応して、データ線駆動回路９により指定された書込み電圧３０１それぞれが、書込み電圧供給回路１０に備えられた複数の書込み電圧供給素子より、対応するデータ線１８に印加される。
【００５７】
第１行目の書込み制御線１９Ａがハイ電圧になると、第１行目に配列された複数の画素回路１５に備えられた書込み制御トランジスタ２０３がオン状態となる。これにより、駆動トランジスタ２０２のゲート電極とドレイン電極が短絡される。さらに、第１行目の発光制御線２０Ａがハイ電圧になると、第１行目に配列された複数の画素回路１５に備えられた発光制御トランジスタ２０４がオン状態となる。尚、当該発光制御トランジスタ２０４がオン状態となると有機ＥＬ素子２０５の微発光を伴うこととなるが、オン状態となる期間は短いので問題とはならない。
【００５８】
このとき、電圧供給回路１４より電流供給配線１６を介して、駆動トランジスタ２０２に電流が流れ、さらに、オン状態となっている書込み制御トランジスタ２０３を介して、保持容量２０１に電荷が供給される。なお、保持容量２０１の両極間に生じる電圧は、データ線１８に印加される書込み電圧３０１により制御される。前述の通り、書込み電圧３０１は、このフレーム周期期間において、対応する画素回路１５の表示データに基づいて指定される。その後、書込み制御線１９Ａはロー電圧となり、書込み制御トランジスタ２０３はオフ状態となり、保持容量２０１の電圧は、このフレーム周期期間の間、保持される。
【００５９】
同様に、第２行目の書込み時に、第２行目に配列された複数の画素回路１５の表示データに対応して、複数の書込み電圧供給素子より、対応するデータ線１８に書込み電圧３０１がそれぞれ印加される。第２行目の書込み制御線１９Ｂ及び発光制御線２０Ｂがハイ電圧になり、第２行目に配列された複数の画素回路１５に表示データの書込みが行われる。これを、第３行目、第４行目と、順次、繰り返し、書込み期間Ｔ１の間に、すべての複数の画素回路１５に、表示データの書込みが行われる。
【００６０】
発光期間Ｔ２に、発光制御スイッチング回路２２に備えられた複数の発光制御スイッチング素子それぞれのスイッチにハイ電圧が印加され、オン状態となる。これにより、発光電圧供給回路１２より供給される発光電圧が、それぞれ対応する発光制御スイッチング素子を介して、それぞれ対応するデータ線１８に印加される。このとき、書込み制御スイッチング回路２１に備えられた複数の書込み制御スイッチング素子それぞれのスイッチにはロー電圧が印加されているので、オフ状態となっている。
【００６１】
複数の画素回路１５それぞれに備えられた保持容量２０１には、対応するデータ線１８を介して、基準電圧である発光電圧が印加される。これにより、駆動トランジスタ２０２のゲート電極には、基準電圧である発光電圧から、保持容量２０１の電圧を減じた電圧が印加される。このようにして、発光期間Ｔ２に駆動トランジスタ２０２のゲート電極に印加される電圧は、保持容量２０１の電圧により制御されている。発光期間Ｔ２において、駆動トランジスタ２０２の駆動電圧は、保持容量２０１の電圧により保持され、有機ＥＬ素子２０５は、駆動電圧に応じた一定の輝度で発光することが出来る。
【００６２】
また、駆動トランジスタ２０２のソース電極には、電圧供給回路１４の電圧が印加される。しかし、電流供給配線１６には内部抵抗１０２が存在するために、電流供給配線１６に流れる電流により電圧降下を生じている。それゆえ、実際には、駆動トランジスタ２０２のソース電極には、電圧供給回路１４の電圧から、この電圧降下の電圧を減じた電圧が印加されることとなる。この電圧降下により、駆動トランジスタ２０２のゲート電極とソース電極の間に生じる駆動電圧が低下することが、シェーディング現象の原因となっている。
【００６３】
しかし、本発明の本実施形態に係る有機ＥＬ表示装置１においては、発光電圧供給回路１２が、その電圧降下の効果に対応して、異なる発光電圧を、対応するデータ線１８に印加することにより、駆動電圧の低下を補正し、シェーディング現象を抑制している。すなわち、駆動トランジスタ２０２のソース電極の電圧降下に対応して、駆動トランジスタ２０２のゲート電極に印加される電圧が下がるよう、発光電圧供給回路１２により、基準となる発光電圧が補正され、対応するデータ線１８に印加される。
【００６４】
具体的には、発光電圧供給回路１２に備えられた発光電圧取得回路１３が、データ線駆動回路９より得た表示データにより、電圧供給回路１４から供給される電流が、配線を流れる際に生じる電圧降下を計算し、２個の電圧供給素子１００Ａ，１００Ｂが、近端と遠端の直接電圧供給データ線に、その電圧降下量に応じた発光電圧を、それぞれ供給する。
【００６５】
さらに、２個の電圧供給素子１００Ａ，１００Ｂの出力側の間に、直列に接続された複数の抵抗１０１によって、これら発光電圧は、それぞれ分圧され、その分圧された電圧が、２本の直接電圧供給データ線の間に隣り合って並ぶ間接電圧供給データ線それぞれに、供給される。
【００６６】
ここで、電流供給主配線２５における電圧降下、及び、複数の電流供給配線１６のうち、電流供給主配線２５と近端の直接電圧供給データ線との間の部分における電圧降下とを考慮して、発光電圧取得回路１３により、電圧供給素子１００Ａが供給する発光電圧が指定される。
【００６７】
前述の通り、電流供給主配線２５は、配置されるスペースの制限が少ないため、配線幅を大きくすることが可能であり、その内部抵抗は、電流供給配線１６に比べて、十分に小さくすることが可能である。ここでは、電流供給主配線２５における電圧降下は無視できるものとする。しかし、電流供給主配線２５における電圧降下を考慮すると、さらに精度の高い補正が可能となるのは言うまでもない。
【００６８】
また、複数の電流供給配線１６のうち、近端の直接電圧供給データ線と遠端の直接電圧供給データ線との間の部分における電圧降下をさらに考慮することにより、発光電圧取得回路１３により、電圧供給素子１００Ｂが供給する発光電圧が指定される。遠端の直接電圧供給データ線に供給するべき発光電圧を演算する方法を、図５を用いて説明する。
【００６９】
図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置１に備えられた複数の電流供給配線１６に生じる電圧降下ｄＶを示す回路モデル図である。表示領域１７に、複数の画素回路１５がＮ列並んで配置されているとすると、同じ数のＮ本の電流供給列配線２６が配置される。電圧供給回路１４より供給される電流の総量がＩである。また、図中に列方向に流れる電流は、それぞれの電流供給列配線２６に接続され且つ列方向に配列された画素回路１５に流れる電流の合計を表している。これら電流は、図中右側から左側へ、符号を付して、順に、ｉ１，ｉ２，ｉ３，・・・ｉＮとする。すなわち、電流の総量Ｉは、それぞれ各列に配列された画素回路１５に流れる電流の合計の総和であり、以下の式で表される。Ｉ＝ｉ１＋ｉ２＋ｉ３＋・・・＋ｉＮ。この式を数（１）とする。
【００７０】
また、複数の電流供給配線１６の内部抵抗の合成抵抗Ｒを、Ｎ分割した抵抗をｒとして、図５には図示されている。複数の電流供給配線１６のうち、各列方向に並ぶ複数の画素回路１５の間に部分に生じる電圧降下を、同様に、図中右側から左側へ、ｄｖ１，ｄｖ２，ｄｖ３，・・・ｄｖＮとする。なお、ｄｖ１とは、複数の電流供給配線１６のうち、電流供給主配線２５と、図中右端の列に配列された画素回路１５との間の部分に生じる電圧降下である。オームの法則により、各部分における電圧降下は、以下の式によって表される。ｄｖＮ＝ｒ・ｉＮ，ｄｖＮ−１＝ｒ・（ｉＮ＋ｉＮ−１），ｄｖＮ−２＝ｒ・（ｉＮ＋ｉＮ−１＋ｉＮ−２），・・・ｄｖ２＝ｒ・（ｉＮ＋ｉＮ−１＋ｉＮ−２＋・・・＋ｉ３＋ｉ２），ｄｖ１＝ｒ・（ｉＮ＋ｉＮ−１＋ｉＮ−２＋・・・＋ｉ３＋ｉ２＋ｉ１）。これらの式を数（２）とする。
【００７１】
よって、図中左端の列に配列された画素回路１５にそれぞれ備えられた駆動トランジスタ２０２のソース電極に生じる電圧降下ｄＶは、各部分における電圧降下の総和となる。ｄＶ＝ｄｖ１＋ｄｖ２＋ｄｖ３＋・・・＋ｄｖＮ−１＋ｄｖＮ。この式を数（３）とする。
【００７２】
ここで、複数の画素回路１５における表示データがすべて同一輝度であると仮定すると、各列に並ぶ複数の画素回路１５に流れる電流の合計はそれぞれ等しくなり、その電流をｉとすると、以下の式によって表される。ｉ１＝ｉ２＝ｉ３＝・・・＝ｉＮ−１＝ｉＮ＝ｉ。この式を数（４）とする。
【００７３】
数（４）を数（２）に代入して整理すると、数（３）は以下のように表される。ｄＶ＝ｒ・ｉ・Ｎ（Ｎ＋１）／２。この式を数（５）とする。表示領域１７において、複数の画素回路１５の列数Ｎは、１に比べて十分に大きい（Ｎ≫１）と言えるので、数（５）は、ｄＶ＝ｒ・ｉ・Ｎ２／２と近似される。この式を数（６）とする。
【００７４】
数（１）と数（４）より、電流の総量Ｉは、Ｉ＝Ｎ・ｉと表され、この式を数（７）とする。また、複数の電流供給配線１６の内部抵抗の合成抵抗Ｒ＝Ｎ・ｒと表され、この式を数（８）とする。数（７）と数（８）を数（６）に代入すると、ｄＶは、ｄＶ＝Ｒ・Ｉ／２と表されることが出来る。この式を数（９）とする。
【００７５】
以上のように、発光電圧取得回路１３は、データ線駆動回路９より得る表示データにより、各列に配列された画素回路１５に流れる電流の合計を求め、それを数（２）及び数（３）の計算をすることにより、近端における電圧降下ｄｖ１及び遠端における電圧降下ｄＶを得ることが出来る。当初の基準電圧より、この電圧降下量を減じて、それぞれ近端及び遠端における発光電圧とする。発光電圧供給回路１２は、２個の電圧供給素子１００Ａ，１００Ｂに、これら発光電圧を、近端及び遠端の直接電圧供給データ線へ供給させる。さらに、２個の電圧供給素子１００Ａ，１００Ｂの出力側の間に、直列に接続された複数の抵抗１０１によって、これら発光電圧は、それぞれ分圧され、その分圧された電圧が、これら直接電圧供給データ線の間に隣り合って並ぶ間接電圧供給データ線にそれぞれ、供給される。
【００７６】
図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置１の行方向に対して並ぶ複数の画素回路１５に備えられた駆動トランジスタ２０２のソース電圧と、複数の画素回路１５に供給される発光電圧を示す図である。
【００７７】
図の横軸方向は、複数の画素回路１５の水平方向（行方向）の相対的な位置を表しており、図中右端が、電圧供給回路１４に対して近端の位置にある画素回路１５であり、図中左端が、遠端の位置にある画素回路１５である。
【００７８】
図の縦軸方向には、電圧が示されており、上部に太破線で表されているのが、複数の画素回路１５に備えられた駆動トランジスタ２０２（ＰＭＯＳトランジスタ）のソース電圧である。もしも電流供給配線１６に内部抵抗がないとすると、電流供給配線１６に電流が流れても電圧降下は生じないので、ソース電圧は、行方向の位置に依らず一定である。しかし、実際には、電流供給配線１６には内部抵抗が存在する。よって、より遠端側に位置する画素回路１５の駆動トランジスタ２０２のソース電圧ほど、より電圧降下は大きくなるのが、一般には、画素回路１５によって表示データが異なるので、画素回路１５によって流れる電流量も異なる。それゆえ、たとえば、図中の太破線のような曲線を描くこととなる。
【００７９】
本実施形態に係る発光電圧取得回路１３において、図中太破線の両端に点で示される近端及び遠端にそれぞれ位置する画素回路１５の駆動トランジスタ２０２のソース電圧の電圧降下を計算し、それに応じた補正を行い、発光電圧供給回路１２は、近端及び遠端の直接電圧供給データ線にその補正された発光電圧それぞれを供給する。発光電圧は、図中下部に太実線で示されており、近端及び遠端の直接電圧供給データ線に供給する発光電圧は、当該太実線の両端に点で示されている。近端及び遠端の直接電圧供給線の間に、順に並ぶ間接電圧供給データ線には、近端及び遠端の直接電圧供給データ線に供給する発光電圧を分圧して、その分圧された電圧が発光電圧として供給される。それゆえ、図中太実線で示される発光電圧は、画素回路１５の水平位置に対して線形の関係となる。
【００８０】
このように、本実施形態に係る有機ＥＬ表示装置１の場合、近端と遠端における画素回路１５の駆動トランジスタ２０２のソース電圧における電圧降下量を計算し、それに基づいて、補正された発光電圧を、近端及び遠端の直接電圧供給データ線にそれぞれ供給し、間接電圧供給データ線には、それら発光電圧を分圧することで、発光電圧を供給することにより、回路規模の増加を抑制しつつ、表示する画像に応じて生じるシェーディング現象を抑制することが出来る。
【００８１】
このような補正は、１フレーム周期毎、すなわち、１表示画面毎に、行うことが可能であるが、それに限定されることはない。例えば、必要に応じて、数フレーム周期毎、すなわち、数表示画面毎に、補正を行ってもよい。数表示画面の表示データの平均値をもって、補正を行ってもよい。
【００８２】
また、上記説明においては、近端及び遠端の直接電圧供給データ線それぞれに供給する発光電圧について、補正を行っている。しかし、図６に示す通り、近端における補正量は、遠端における補正量と比して、十分に小さいので、近端の直接電圧供給データ線に供給する発光電圧は、表示データ毎などに補正を行うことなく、固定されたものであってもよい。
【００８３】
シェーディング現象が顕著に現れてしまうのは、表示画面が一様な画面である場合、すなわち、複数の画素回路１５における表示データがすべて同一輝度である場合であるので、荒い近似となるが、回路規模がさらに小さくて済むよう、数（９）の数式を用いて、簡単な計算式により、遠端の直接電圧供給データ線に供給する発光電圧が指定されてもよい。他の計算式を用いて発光電圧が指定されてもよいのは言うまでもない。
【００８４】
また、上記説明においては、２本の直接電圧供給データ線は、表示領域１７に並ぶデータ線１８のうち、行方向に対して、図２に示す右端のデータ線１８と左端のデータ線１８としているが、これに限られることはない。例えば、右端のデータ線１８から数えて、数本目のデータ線１８を、一方の直接電圧供給データ線として、電圧供給素子１００Ａより発光電圧を供給してもよい。この場合、この直接電圧供給データ線より右側に位置するデータ線１８に対しては、例えば、電圧供給素子１００Ａより、直接電圧供給データ線に供給する発光電圧と同じ電圧を発光電圧として、供給などすればよい。左端のデータ線１８から数えて、数本目のデータ線１８を、もう一方の直接電圧供給データ線とした場合も同様である。この場合であっても、２本の直接電圧供給データ線の間に位置する複数の画素回路１５については、シェーディング現象の抑制がなされている。
【００８５】
［第２の実施形態］
図７は、本発明の第２の実施形態に係る有機ＥＬ表示装置１に備えられる発光電圧供給回路１２の構成を示す図である。第２の実施形態に係る有機ＥＬ表示装置１の基本的な構成は、図２に示される発光電圧供給回路１２の代わりに、図７に示される発光電圧供給回路１２が用いられていること以外は、第１の実施形態に係る有機ＥＬ表示装置１と同じである。
【００８６】
図２に示される発光電圧供給回路１２が、図中両端に位置するデータ線１８のみを直接電圧供給データ線として、２個の電圧供給素子によって、発光電圧が直接供給されていたのに対して、図７に示される発光電圧供給回路１２には、さらに、３以上の所定数の電圧供給素子によって、図中両端に位置する２本の直接電圧供給データ線のみならず、さらに、１以上の直接電圧供給データ線に対して、発光電圧が直接供給されている。図７には、両端に位置する電圧供給素子１００Ａ，１００Ｂに加えて、さらに、２個の電圧供給素子１００Ｃ，１００Ｄが示されている。すなわち、両端の直接電圧供給データ線以外に、その間には、さらに、２個の電圧供給素子１００Ｃ，１００Ｄそれぞれが発光電圧を直接供給する２本の直接電圧供給データ線が配置されている。
【００８７】
図７に示される行方向に並ぶ４本の直接電圧供給データ線のうち、隣り合う直接電圧供給データ線の間に、データ線１８が配置されている場合は、それらのデータ線１８は、間接電圧供給データ線である。上述の通り、当該隣り合う直接電圧供給データ線に発光電圧を供給する２個の電圧供給素子の出力側の間に直列に接続された抵抗１０１により、これら発光電圧が分圧され、その分圧された電圧が、発光電圧として、それぞれ、これら間接電圧供給データ線に供給される。
【００８８】
図８は、本発明の第２の実施形態に係る有機ＥＬ表示装置１に備えられた複数の電流供給配線１６に生じる電圧降下ｄＶを示す回路モデル図である。図８には、ｎ個の電圧供給素子が、ｎ本の直接電圧供給データ線に、発光電圧を直接供給する場合について、示されている。複数の電流供給配線１６を行方向に対して、ｎ個のブロックＢ１，Ｂ２，・・・Ｂｎに分けて考える。複数の電流供給配線１６のうち、各ブロックＢ１，Ｂ２，・・・Ｂｎにおける部分の電圧降下を、順に、ｄＶ１，ｄＶ２，・・・ｄＶｎとする。複数の電流供給配線１６に生じる電圧降下ｄＶは、以下の式で表される。ｄＶ＝ｄＶ１＋ｄＶ２＋・・・＋ｄＶｎ。この式を数（１０）とする。
【００８９】
例えば、ｋ番目のブロックＢｋに属する複数の画素回路１５に流れる電流の総量をＩｋとして、また、複数の電流供給配線の内部抵抗の合成抵抗Ｒｔｏｔのうち、ｋ番目のブロックＢｋに属する部分の抵抗をＲとする。以下に説明する演算方法により、各ブロックにおける電圧降下ｄＶｋを求めて、数（１０）により、図８の左端、すなわち、遠端の画素回路１５の駆動トランジスタ２０２のソース電圧における電圧降下を計算し、それにより、ｎ番目となる遠端の直接電圧供給データ線に供給する発光電圧が指定される。
【００９０】
より近端側に位置するブロックの直接電圧供給データ線に供給される発光電圧も、そのブロックとそれより近端側に位置するブロックにおける電圧降下の総和を計算することにより、指定される。なお、近端の直接電圧供給データ線は、ここでは、表示領域１７の最も近端側に位置するデータ線１８としている。その場合、１番目のブロックとは、近端のデータ線１８とそれに接続される複数の画素回路１５のみを意味する。よって、１番目のブロックに流れる電流の総量Ｉ１とは、図５の最も近端側に流れるｉ１と同じであり、１番目のブロックに属する抵抗とは、図５の最も近端側に示されるｒと同じであり、１番目のブロックにおける電圧降下ｄＶ１とは、図５の最も近端側における電圧降下ｄｖ１と同じである。
【００９１】
図９は、本発明の第２の実施形態に係る有機ＥＬ表示装置１に備えられた複数の電流供給配線１６のｋ番目のブロックＢｋに生じる電圧降下ｄＶｋを示す回路モデル図である。図９には、ｋ番目のブロックＢｋには、ｍ本の列方向に配列された複数の画素回路１５が含まれており、図５に示す回路モデル図と同様に、各列に配列された複数の画素回路１５に流れる電流の合計を、それぞれ、順に、ｉ１，ｉ２，ｉ３，・・・ｉｍとする。図５に示す回路モデル図との違いは、ｋ番目のブロックＢｋの右側より流れ入る電流Ｉｉｎのうち、ｋ番目のブロックＢｋに属する複数の画素回路１５に流れる電流の他に、ｋ＋１番目のブロックＢｋ＋１に流れ出る電流Ｉｏｕｔが存在している。すなわち、ｋ番目のブロックＢｋに流れ入る電流Ｉｉｎは、以下の式で表される。Ｉｉｎ＝Ｉｋ＋Ｉｏｕｔ＝ｉ１＋ｉ２＋ｉ３＋・・・＋ｉｍ＋Ｉｏｕｔ。この式を数（１１）とする。
【００９２】
電流Ｉｏｕｔの存在により、図５と異なり、各部分における電圧降下は、以下の式によって表される。ｄｖｍ＝ｒ・（Ｉｏｕｔ＋ｉｍ），ｄｖｍ−１＝ｒ・（Ｉｏｕｔ＋ｉｍ＋ｉｍ−１），ｄｖｍ−２＝ｒ・（Ｉｏｕｔ＋ｉｍ＋ｉｍ−１＋ｉｍ−２），・・・ｄｖ２＝ｒ・（Ｉｏｕｔ＋ｉｍ＋ｉｍ−１＋ｉｍ−２＋・・・＋ｉ３＋ｉ２），ｄｖ１＝ｒ・（Ｉｏｕｔ＋ｉｍ＋ｉｍ−１＋ｉｍ−２＋・・・＋ｉ３＋ｉ２＋ｉ１）。これらの式を数（１２）とする。
【００９３】
よって、ｋ番目のブロックＢｋにおける電圧降下ｄＶｋは、上記の各部分における電圧降下の総和となる。ｄＶｋ＝ｄｖ１＋ｄｖ２＋ｄｖ３＋・・・＋ｄｖｍ−１＋ｄｖｍ。この式を数（１３）とする。
【００９４】
ここで、図５で示した場合と同様に、複数の画素回路１５における表示データがすべて同一輝度であると仮定すると、各列の電流はそれぞれ等しくなり、その電流をｉとする。ｉ１＝ｉ２＝ｉ３＝・・・＝ｉｍ−１＝ｉｍ＝ｉ。この式を数（１４）とする。
【００９５】
同様に、数（１４）を数（１２）に代入して整理すると、数（１３）は以下のように表される。ｄＶｋ＝ｍ・ｒ・Ｉｏｕｔ＋ｒ・ｉ・ｍ（ｍ＋１）／２。この式を数（１５）とする。ｋ番目のブロックＢｋにおける複数の画素回路１５の列数ｍは、１に比べて十分に大きい（ｍ≫１）とすると、数（１５）は、ｄＶｋ＝ｍ・ｒ・Ｉｏｕｔ＋ｒ・ｉ・ｍ２／２と近似される。この式を数（１６）とする。
【００９６】
数（１１）と数（１４）より、電流の総量Ｉｋは、Ｉｋ＝ｍ・ｉと表され、この式を数（１７）とする。また、ｋ番目のブロックＢｋにおける複数の電流供給配線１６のｋ番目のブロックＢｋにおける合成抵抗Ｒ＝ｍ・ｒと表され、この式を数（１８）とする。数（１７）と数（１８）を数（１６）に代入すると、ｄＶｋは、ｄＶｋ＝Ｒ・Ｉｏｕｔ＋Ｒ・Ｉｋ／２と表されることが出来る。この式を数（１９）とする。
【００９７】
図５で示した場合と同様に、数（１２）により、ｋ番目のブロックＢｋにおける電圧降下ｄＶｋを計算し、ｋ番目までのｄＶｋの総和を取ることにより、電圧供給回路１４の電圧に対する各ブロックの電圧降下を得ることが出来る。当初の基準電圧より、この電圧降下量を減じて、それぞれの発光電圧とする。発光電圧供給回路１２は、複数の電圧供給素子に、これら発光電圧を、対応する直接電圧供給データ線に供給させる。さらに、隣り合う直接電圧供給データ線の間に、間接電圧供給データ線が配置されている場合は、隣り合う２個の電圧供給素子の出力側の間に直列に接続された複数の抵抗１０１によって、これら発光電圧は、それぞれ分圧され、その分圧された電圧が、隣り合う直接電圧供給データ線の間に隣り合って並ぶ間接電圧供給データ線にそれぞれ、供給される。
【００９８】
なお、図８には、１番目のブロックＢ１を除く各ブロックにおいて、抵抗がＲと等しい場合について示されている。これはすなわち、各ブロックに含まれる列方向に配列された画素回路１５の列数ｍが、ブロックに依らず等しいことを意味している。しかし、列数ｍが等しい場合に限られないことは言うまでもない。必要に応じて、各ブロックに含まれる列数ｍを異ならせることも可能である。
【００９９】
図１０は、本発明の第２の実施形態に係る有機ＥＬ表示装置１の行方向に対して並ぶ複数の画素回路１５に備えられた駆動トランジスタ２０２のソース電圧と、複数の画素回路に供給される発光電圧を示す図である。
【０１００】
図の横軸方向及び縦軸方向にそれぞれ示されている水平位置及び電圧は、図６に示される図と同様である。図６と同様に図中太破線に点で示される水平位置における画素回路１５の駆動トランジスタ２０２のソース電圧の電圧降下を計算し、それに応じた補正を行っている。図６との違いは、図６が、両端位置における画素回路１５のみについて補正を行っているのに対して、図１０では、図中太破線には、さらに３個、合計５個の点で示される水平位置における画素回路１５の駆動トランジスタ２０２のソース電圧の電圧降下を計算し、それに応じた補正を行っている。
【０１０１】
これら５か所の位置において、ソース電圧の電圧降下に基づいて、補正された発光電圧が設定される。その間については、上述の通り、直列抵抗によって分圧されるので、線形の関係となる。
【０１０２】
このように、本実施形態に係る有機ＥＬ表示装置１の場合、近端と遠端のみならず、さらにいくつかの水平位置における画素回路１５の駆動トランジスタ２０２のソース電圧における電圧降下量を計算し、それに基づいて、補正された発光電圧を、近端及び遠端のみならず、さらにいくつかの直接電圧供給データ線にそれぞれ供給し、隣り合う直接電圧供給線の間に位置する間接電圧供給データ線には、それら発光電圧を分圧することで、発光電圧を供給することにより、回路規模の増加を抑制しつつ、表示する画像に応じて生じるシェーディング現象をさらに抑制することが出来ている。すなわち、本実施形態に係る有機ＥＬ表示装置１においては、第１の実施形態に係る有機ＥＬ表示装置１と比して、より多くの補正箇所を設けたことにより、電圧降下の影響をより補正することが出来ており、シェーディング現象をさらに抑制することが出来る。
【０１０３】
また、第１の実施形態における有機ＥＬ表示装置１と同様に、１フレーム周期毎に、このような補正を行ってもよいし、必要性に応じて、補正の周期を長く取ってもよい。同様に、近端の直接電圧供給データ線に供給する発光電圧は、固定されたものであってもよい。
【０１０４】
さらに、上述した通り、補正箇所を増やしたことにより、電圧降下を計算式はより複雑になっている。しかし、これについても、必要性に応じて、例えば、数（１９）の数式を用いて、より簡単に発光電圧が指定されてもよい。
【０１０５】
また、第２の実施形態における有機ＥＬ表示装置１においても、両端のデータ線１８は、ともに直接電圧供給データ線としているが、同様に、これに限られることはない。
【０１０６】
本発明の実施形態に係る有機ＥＬ表示装置１において、間接電圧供給データ線へ供給される発光電圧は、２個の電圧供給素子の出力側の間を直列に接続された抵抗１０１によって、分圧された電圧である。上記説明においては、直列に接続された複数の抵抗１０１はすべて等しく、等間隔に、分圧されるとしているが、これに限られることはない。必要に応じて、抵抗１０１の抵抗値が異なっていても構わないし、可変抵抗や電子ボリュームを抵抗１０１の代わりに用いることにより、より精度の高い補正をすることも可能となる。
【０１０７】
なお、本発明の実施形態に係る有機ＥＬ表示装置１の画素回路１５には、駆動トランジスタとして、ＰＭＯＳトランジスタを用いる場合について説明しているが、駆動トランジスタとして、ＮＭＯＳトランジスタを用いてもよい。その場合、駆動トランジスタは、有機ＥＬ素子のアノード電極側ではなく、カソード電極側に設けられる。さらに、本発明の実施形態に係る表示装置として、上記では、有機ＥＬ発光素子に流れる電流を制御することによって表示を行う有機ＥＬ表示装置について説明しているが、本発明は、電流制御によって表示を行う表示素子を用いた表示装置であれば、他の自発光素子を含め、他の方式による表示装置であってもよい。
【符号の説明】
【０１０８】
１  有機ＥＬ表示装置、２  ＴＦＴ基板、３  上フレーム、４  下フレーム、５  フレキシブル基板、６  回路基板、９  データ線駆動回路、１０  書込み電圧供給回路、１１  走査線駆動回路、１２  発光電圧供給回路、１３  発光電圧取得回路、１４  電圧供給回路、１５  画素回路、１６  電流供給配線、１７  表示領域、１８  データ線、１９  書込み制御線、２０  発光制御線、２１  書込み制御スイッチング回路、２２  発光制御スイッチング回路、２５  電流供給主配線、２６  電流供給列配線、１００Ａ，１００Ｂ  電圧供給素子、１０１  抵抗、２０１  保持容量、２０２  駆動トランジスタ、２０３  書込み制御トランジスタ、２０４  発光制御トランジスタ、２０５  有機ＥＬ素子、３００  垂直同期信号、３０１  書込み電圧、Ｔ１  書込み期間、Ｔ２  発光期間。
【図１】
2011095506.tif 000003
【図２】
2011095506.tif 000004
【図３】
2011095506.tif 000005
【図４】
2011095506.tif 000006
【図５】
2011095506.tif 000007
【図６】
2011095506.tif 000008
【図７】
2011095506.tif 000009
【図８】
2011095506.tif 000010
【図９】
2011095506.tif 000011
【図１０】
2011095506.tif 000012
【図１１】
2011095506.tif 000013
【図１２】
2011095506.tif 000014