(57)【要約】【課題】従来の低電圧を検知して、リセットをかける構成では、低電圧の設定値を超えると、リセットが解除され、通常電圧に復帰するまでの過程で、誤動作が発生する危険がある。例えば、リセットが直ぐに解除されると、十分に高い電圧で無い状況で、再起動が開始されることになり、レジスタ設定の誤書込みなどで、誤動作が発生するなど、信頼性面で問題があった。【解決手段】本発明は、第１の検出電圧を検出する第１検出器と、前記第１の検出電圧より低い第２の検出電圧を検出する第２検出器と、前記第１検出器及び前記第２検出器からの検出結果を受け、リセットの要求を行うリセット要求信号の出力制御を行う制御回路と、を備え、前記制御回路は、前記第２の検出電圧を下回った後、前記第１の検出電圧を上回った時、前記リセット要求信号を変化させ、リセットの要求を行うことを特徴とする。【選択図】    図１
2011077673.tif 000002
【特許請求の範囲】
【請求項１】
第１の検出電圧を検出する第１検出器と、
前記第１の検出電圧より低い第２の検出電圧を検出する第２検出器と、
前記第１検出器及び前記第２検出器からの検出結果を受け、リセットの要求を行うリセット要求信号の出力制御を行う制御回路と、を備え、
前記制御回路は、前記第２の検出電圧を下回った後、前記第１の検出電圧を上回った時、前記リセット要求信号を変化させ、リセットの要求を行うことを特徴とするリセット回路。
【請求項２】
前記制御回路は、前記第２検出器が前記第２の検出電圧を下回ったことを検出したら、前記第１検出器を検出可能な状態とし、前記第１検出器からの出力を前記リセット要求信号とすることを特徴とする請求項１記載のリセット回路。
【請求項３】
前記制御回路は、リセット受理信号を受け、前記リセット受理信号の状態に応じて、前記リセット要求信号を初期状態とし、リセットの要求を禁止することを特徴とする請求項２記載のリセット回路。
【請求項４】
前記第２検出器は、ＡＤＣ回路とし、前記制御回路は、レジスタを有し、前記ＡＤＣ回路はリセット許可信号を出力することで、前記レジスタに許可フラグをセットし、前記許可フラグがセットされている間、前記リセット要求信号を変化させることを許可することを特徴とする請求項１記載のリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリセット回路に関し、リセット解除時の誤作動をゼロに近づける構成に関する。
【背景技術】
【０００２】
近年、バックアップ用のコンデンサを搭載した電気製品が増えて来ている。主電源が停電などにより、電源供給が停止した場合には、このコンデンサに蓄えられた電荷を使って動作を、一定期間、継続することが出来る様になっている。これにより、短い停電であれば、停電によって、メモリ内のデータがクリアされることが無くなる。例えば、録画予約していた場合、停電により、録画されないと言った事態を限りなく少なくすることが出来る。ここで、コンデンサに蓄えられた電荷は、時間の経過とともに減少していくので、バックアップ電圧が動作下限電圧を下回る前に、リセットをかけ、暴走を防ぐ必要がある。
【０００３】
上記の様に、コンデンサの蓄えられた電荷を使い動作するバックアップ動作時、リセットとしては、設定した電圧をバックアップ電圧が下回ったらリセットを掛ける低電圧リセットを使うのが一般的であり、電源が復帰し、バックアップ電圧がリセット電圧を上回ると、リセットが解除され動作が再開する。
【０００４】
図４には一般的な従来技術に係るリセット回路を示す構成図を記載する。主電源からの電源ライン上に、ダイオード１を入れ、その後にバックアップ用コンデンサ２を設ける。主電源からの電源供給が遮断された時、バックアップ用コンデンサ２に蓄えられた電荷が逆流しない様にダイオード１を入れている。その後、Ｖｄｄ（電源電圧ライン）は、低電圧リセット回路４１、バックアップ動作回路５にそれぞれ接続されている。低電圧リセット回路４１は、予め設定された低電圧リセット電圧のレベルより、Ｖｄｄが低いとリセット要求信号を発生する。低電圧検知リセット回路としては、特許文献１に、一例が開示されている。
【０００５】
また、図５には一般的な従来技術に係るリセット回路の動作を示すタイミング図を記載する。低電圧リセット回路４１は、予め設定された低電圧リセット電圧を下回ると、リセット要求信号が発生し、低電圧リセット電圧を上回ると、リセット要求信号が解除する。バックアップ動作回路５は、リセット要求信号を受けると、ＳＷ検出回路５３により、リセット要求信号を検出し、リセットを発生する。Ｖｄｄが低電圧リセット電圧を下回っている期間は、リセット要求信号が継続され、リセットが継続する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−５０００
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来技術では、電源供給が復帰し、Ｖｄｄが上昇する過程で、低電圧リセット電圧の設定値を超えて通常の動作電圧に復帰するまでの電圧変動の中で誤動作が発生する危険がある。
【０００８】
具体的には、例えば、主電源から電源供給が何らかの原因で遮断されたとすると、バックアップ用コンデンサ２に蓄えられた電荷で動作するバックアップ状態に入る。その後、コンデンサの電荷は徐々に下がっていく、やがて、Ｖｄｄも下がって行き、所定の電圧に達すると、低電圧リセット回路によりリセットがかかり、誤動作を防止する。低電圧リセット電圧を検知してリセット状態になるまでの時間を出来るだけ長くするためには、低電圧リセット電圧をＬＳＩの動作下限電圧（Ｖｍｉｎ）に出来るだけ近づけることになる。
【０００９】
しかし、この低電圧リセット電圧を下げ過ぎると、今度は主電源が復帰した時、Ｖｄｄが少し上昇すると、直ぐに低電圧によるリセット状態は解除される。この時、リセット解除が早すぎる為に、十分に電圧が高くない不安定な電圧で、動作が再開され、誤動作の原因になる。しかし、上記の誤動作を警戒して、低電圧リセット電圧を上げると、今度は、バックアップ動作時の時間が短くなると言った問題がある。
【００１０】
また、マイコンを用いてプログラマブルでリセットする電圧を決める構成であっても、最適な低電圧リセット電圧の値を見つけることが難しいと言った問題がある。
【００１１】
また、従来のリセット信号に対し、カウンタを使って、幅を広げると言った構成であっても、バックアップ動作時の長さを確保しつつ、不安定な電圧での動作を確実に避けることが難しいと言った問題がある。
【課題を解決するための手段】
【００１２】
本発明は、第１の検出電圧を検出する第１検出器と、前記第１の検出電圧より低い第２の検出電圧を検出する第２検出器と、前記第１検出器及び前記第２検出器からの検出結果を受け、リセットの要求を行うリセット要求信号の出力制御を行う制御回路と、を備え、前記制御回路は、前記第２の検出電圧を下回った後、前記第１の検出電圧を上回った時、前記リセット要求信号を変化させ、リセットの要求を行うことを特徴とするリセット回路を提供する。
【００１３】
また、更に、前記制御回路は、前記第２検出器が前記第２の検出電圧を下回ったことを検出したら、前記第１検出器を検出可能な状態とし、前記第１検出器からの出力を前記リセット要求信号とすることを特徴とするリセット回路を提供する。
【発明の効果】
【００１４】
本発明は、バックアップ状態からの電源復帰した場合の誤動作が最小限に抑えることが出来る。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るリセット回路の構成を示す構成図である。
【図２】本実施形態に係るリセット回路の動作を示すタイミング図である。
【図３】本実施形態に係るリセット回路の構成を示す構成図である。
【図４】従来技術に係るリセット回路の構成を示す構成図である。
【図５】従来技術に係るリセット回路の動作を示すタイミング図である。
【発明を実施するための形態】
【００１６】
図１は、本発明に係るリセット回路を示す構成図である。また、従来技術で示した部分については説明が重複するので省略する。Ｖｄｄ（ＬＳＩ電源電圧）は、リセット回路４、バックアップ動作回路５にそれぞれ接続される。リセット回路４の内部は、第１検出器７、第２検出器８、制御回路９を備えている。第１検出器７、第２検出器８は、それぞれ個別に、検出電圧を設定することが出来る。
【００１７】
この構成では、第１検出器７で検出するＶ１（第１の検知電圧）と、第２検出器８で検出するＶ２（第２の検知電圧）の２つの検知電圧を用いる。主電源オン時のバックアップ動作制御ＬＳＩ３にかかる通常電圧レベルをＶ０とし、ＬＳＩの動作下限電圧をＶｍｉｎとする。Ｖ０＞Ｖ１＞Ｖ２＞Ｖｍｉｎを満たすようなＶ１、Ｖ２を設定する。
【００１８】
図２のタイミング図を用いて、主電源からの電源供給がオン状態からオフ状態になり、電源供給が遮断され、バックアップ状態になってから復帰する過程を説明する。主電源がオン状態では、Ｖ０を維持しており、その後、主電源がオフ状態となると、徐々にＶｄｄが下がって行く、Ｖ１を下回り、更に、Ｖ２を下回る。
【００１９】
その時、Ｖｍｉｎの手前で、主電源が復帰すると、Ｖｄｄは上昇し始める。Ｖ２を越え、更にＶ１を越える。すると、制御回路９は、バックアップ回路５に対して、リセットを要求するリセット要求信号を出力する。
【００２０】
この時、初期状態では制御回路９は第１検出器７の検出結果により、リセット要求信号を出力することを禁止している。一端、ＶｄｄがＶ２を下回り、第２検出器８の検出結果を受けて、制御回路９は、第１検出器７の検出結果により、リセット要求信号を出力することを許可する。Ｖ２を下回り、その後、Ｖ１を上回ると、リセット要求信号を出力する構成としている。
【００２１】
制御回路９は、第２検出器８が第２の検出電圧を下回ったことを検出したら、第１検出器７を検出可能な状態として、第１検出器７からの出力を、そのままリセット要求信号としても良い。上記の構成により、第１検出器７において、必要な時だけ検出を行うことで、消費電流を削減することが可能になる。
【００２２】
制御回路９から出力されるリセット要求信号を受けたバックアップ動作回路５では、このリセット要求を受けて、リセットを発生する。バックアップ動作制御ＬＳＩ３全体にリセットがかかると、バックアップ動作回路５では、リセット受理信号を発生する。このリセット受理信号を受けた制御回路９は、リセット要求信号を非アクティブとして、リセットを要求することを禁止する。これにより、バックアップ動作制御ＬＳＩ３は、リセット状態から通常動作に移行する。
【００２３】
また、バックアップ動作制御ＬＳＩ３では、更に安定的にリセットがかかる様に、タイマー５２でリセットが発生する期間を設定しても良い。もし、タイマー５２が内蔵されていない場合には、例えば、その他回路５１にコンデンサと抵抗を内蔵して、このコンデンサと抵抗によるＣＲの時定数でリセットの安定時間を確保しても良い。
【００２４】
図３には、第２検出器８を用いずに、バックアップ動作回路５に内蔵されているＡＤＣ回路５４を用いたケースを示す。ＡＤＣ回路を内蔵しているケースでは、第２検出器８を削減することで、回路規模を抑えることが出来る。抵抗１０から、Ｖｄｄを分圧した電圧を取り出し、ＡＤＣ回路５４に印加する。ＡＤＣ回路５４では、Ｖｄｄを分圧した電圧の大きさに応じて、Ｖｄｄを推測することが出来る。これにより、ＶｄｄがＶ２を下回ったか、どうかを検出することが出来る。
【００２５】
ＡＤＣ回路５４では、Ｖ２の電圧を下回ったことを検出すると、リセット許可信号を出力する。リセット許可信号を受けた制御回路９は、内部に、許可レジスタ９１を設けており、リセット許可信号を受けると、許可レジスタ９１に、リセット要求信号を出力することを許可する許可フラグをセットする。この許可フラグがセットされている時、主電源が復帰し、Ｖｄｄが上昇し、Ｖ１を上回ると、リセット要求信号を出力することが出来る。
【００２６】
バックアップ動作回路５はリセット要求信号を受け、リセットを発生し、バックアップ動作制御ＬＳＩ３の全体にリセットがかかると、リセット受理信号を制御回路９に出力する。リセット受理信号を受けた制御回路９は、リセット要求信号を非アクティブとして、リセットを要求することを禁止する。これにより、リセット状態から、バックアップ動作制御ＬＳＩ３から通常動作に移行する。バックアップ動作制御ＬＳＩ３の全体にリセットがかかると、許可レジスタ９１も初期化され、この時、許可フラグも消える。
【００２７】
上記は、第２検出器８の代わりに、ＡＤＣ回路５４を用いたケースであるが、ＡＤＣ回路５４は汎用性が高く他の目的でＬＳＩに内蔵されることが多く、有効利用できるケースが多い。
【００２８】
以上発明を実施するための最良の形態について説明したが、上記実施の形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。
【符号の説明】
【００２９】
１  ダイオード
２  バックアップ用のコンデンサ
３  バックアップ制御ＬＳＩ
４  リセット回路
５  バックアップ動作回路
７  第１検出器
８  第２検出器
９  制御回路
４１  低電圧リセット回路
５１  その他回路
５２  タイマー
５３  ＳＷ検出回路
５４  ＡＤＣ回路
９１  許可レジスタ
【図１】
2011077673.tif 000003
【図２】
2011077673.tif 000004
【図３】
2011077673.tif 000005
【図４】
2011077673.tif 000006
【図５】
2011077673.tif 000007