(57)【要約】【課題】ＧａＮを含む基板上において、バッファリークを低減したデバイスを得ること。【解決手段】窒化ガリウム（ＧａＮ）を含む基板（１１）上に、緩衝層（１２）を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層（１３、１４）が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置（１０）であって、前記緩衝層は、化学式ＡｌｐＩｎ１−ｐＮ（０≦ｐ＜１）で表される組成と前記基板よりも大きいバンドギャップとを有し、かつ、前記基板と格子整合することを特徴とする半導体装置。【選択図】図１
2011049271.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウム（ＧａＮ）を含む基板上に、緩衝層を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置であって、
前記緩衝層は、化学式ＡｌｐＩｎ１−ｐＮ（０≦ｐ＜１）で表される組成と前記基板よりも大きいバンドギャップとを有し、かつ、前記基板と格子整合することを特徴とする半導体装置。
【請求項２】
前記能動層の格子定数が、前記基板の格子定数と同じもしくは小さいことを特徴とする半導体装置。
【請求項３】
前記緩衝層のＡｌ組成比が、その厚み方向において変化することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記能動層が、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０＜ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）であらわされる組成を持つことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記緩衝層が、ＡｌｐＩｎ１−ｐＮ（０≦ｐ＜１）からなる第１の層と、ＧａＮからなる第２の層と、が形成された積層構造を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記基板が、導電性を有するＧａＮ基板であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記基板が、半絶縁性を有するＧａＮ基板であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体のヘテロ接合上に能動領域を具備する半導体装置の構造に関する。
【背景技術】
【０００２】
化合物半導体を用いた半導体装置、特に高出力・高周波用の素子として、例えばＧａＮを用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が用いられている。このＨＥＭＴ素子９０の断面構造の概略を図５に示す。図において、基板９１上に、緩衝層９２を介して電子走行層９３、電子供給層９４がエピタキシャル成長によって形成される。ここで、電子走行層９３はノンドープＧａＮで構成され、電子供給層９４はノンドープＡｌＧａＮ（正確にはＡｌｘＧａ１−ｘＮであり、ｘ＝０．２０程度）で構成される。ここで、電子走行層９３と電子供給層９４との界面の電子走行層９３側において、２次元電子ガス層が形成される。この２次元電子ガス層はソース電極９５とドレイン電極９６との間に形成され、これによりソース電極９５とドレイン電極９６間に電流が流れるが、この２次元電子ガスのチャンネルのオン・オフがゲート電極９７に印加した電圧によって制御され、スイッチング動作が行われる。この際、この２次元電子ガス中の電子の速度（移動度）は極めて高くなるため、高速動作が可能である。また、ＧａＮはＧａＡｓ等と比べてバンドギャップが大きいため、このＨＥＭＴ素子９０は高い絶縁耐圧をもち、高出力動作をすることができる。この場合、良好な増幅特性やスイッチング特性を得るためには、ソース電極９５とドレイン電極９６間に流れる電流のオン／オフ時の比率、あるいはこれらの間の抵抗のオフ／オン時の比率を大きくすることが必要である。なお、図５に示された構造はＨＥＭＴ素子の最も単純な構造であり、実際には、例えばソース電極９５、ドレイン電極９６と電子供給層層９４とのコンタクトの形状やゲート電極９７近傍の形状等はより最適化され、図５とは異なったものとなる場合が多い。
【０００３】
電子走行層９３や電子供給層９４は、基板９１上にエピタキシャル成長によって形成され、ＨＥＭＴ素子９０の特性は、電子走行層９３、電子供給層９４の結晶性の影響を大きく受ける。これらの結晶性や製造コストは基板９１の影響を大きく受けるため、基板９１の選定は重要である。基板９１としては、例えば、サファイアや半絶縁性のＳｉＣ等が用いられる。ただし、こうした材料（ウェハ）上に結晶性の良好な電子走行層９３（ノンドープＧａＮ）を直接形成することは困難であるため、他の材料からなる緩衝層９２を電子走行層９３と基板９１との間に形成することが必要となる。
【０００４】
近年は、ＧａＮのウェハとして、取り扱い容易な大きさのｎ−ＧａＮ（ｎ型ＧａＮ）ウェハを安価に得ることができるようになり、これを基板９１として用いることもできるようになった。例えば、特許文献１における第４の実施形態として、ＧａＮウェハを基板９１として用いた構造のＨＥＭＴ素子が記載されている。この場合、この上に良好な特性のノンドープＧａＮを電子走行層９３として形成することは、同じ材料であるため、比較的容易である。
【０００５】
また、ＨＥＭＴ素子９０のオン抵抗を小さくするという観点からは、例えば特許文献２の図１３、１４には、ソース電極９５から基板９１まで貫通した貫通電極を用い、ソース電極９５と基板９１とを強制的に同電位とする技術が記載されている。これによれば、基板９１の裏面に大きく形成された裏面電極をソース電極として使用できる。従って、特許文献２の段落番号００４６に記載されるように、ＨＥＭＴ素子９０の表面（上面）側にソース電極パッドを形成する必要がないため、チップ全体を有効利用することもできる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１２６７２７号公報
【特許文献２】特開２００６−２１６６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の技術においては、ソース電極９５とドレイン電極９６間に高電圧を印加した場合の耐圧、あるいはこれらの間のリーク電流が問題になる。すなわち、オフ時のソース電極９５とドレイン電極９６間の絶縁抵抗が低くなる、あるいは、オン時のピンチオフ動作時においても同様にリーク電流が流れるため、その動作に支障をきたすことがある。従って、本発明が解決しようとする課題は、ＧａＮ基板上において、バッファリークを低減したデバイスを得ることである。
【０００８】
前記の通り、オン時に流れる電流の主体となる２次元電子ガス（チャンネル）はゲート電極９７直下を通り、ゲート電極９７に印加した電圧によってそのオン・オフは制御されるが、これ以外の経路でもソース電極９５とドレイン電極９６間には電流が流れる。こうした経路を流れる電流（電子の流れ）が上記のリーク電流の主体となる場合がある。こうした経路としては、例えば、図５中の矢印で示されるように、緩衝層９２と基板９１を介した経路がある。例えば、上記のｎ−ＧａＮウェハを基板９１として用いた場合には、基板９１自身が電気伝導性であるため、この影響は大きい。
【０００９】
こうした状況を改善するために、ＧａＮよりも更にバンドギャップが広く、良絶縁性材料として知られているＡｌＮ層、あるいは、これとＧａＮとの混晶であるノンドープＡｌＧａＮ層を緩衝層９２としてｎ−ＧａＮウェハ（基板９１）上に形成し、その上に電子走行層９３を形成することが考えられる。しかしながら、この場合には、緩衝層９２を構成するＡｌＮやＡｌＧａＮと、電子走行層を構成するＧａＮとの間の格子不整合（格子定数の相違）が大きく、これらの間の界面には転位等の結晶欠陥が多く形成され、この結晶欠陥層を介した電気伝導が起こる。従って、ソース電極９５とドレイン電極９６間にはリーク電流（バッファリーク）が流れる。この状況は、上記のサファイアやＳｉＣ等を基板として用いた場合も同様である。
【００１０】
こうした状況は、ＨＥＭＴ素子に限らず、ＧａＮを含む基板とヘテロ構造をもつ能動層を有し、、横方向（基板面と平行な方向）に電流を流して動作するデバイス、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）あるいはＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）等においても同様である。
【００１１】
従って、ＧａＮを含む基板上において、バッファリークを低減したデバイスを得ることは困難であった。
【００１２】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、窒化ガリウム（ＧａＮ）を含む基板上に、緩衝層を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置であって、
前記緩衝層は、化学式ＡｌｐＩｎ１−ｐＮ（０≦ｐ＜１）で表される組成と前記基板よりも大きいバンドギャップとを有し、かつ、前記基板と格子整合することを特徴とする。
【発明の効果】
【００１４】
本発明は以上のように構成されているので、ＧａＮを含む基板上において、バッファリークを低減したデバイスを得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係るＨＥＭＴ素子の断面構造を示す図である。
【図２】本発明の第１の実施形態に係るＨＥＭＴ素子の断面構造、及びこのうちの緩衝層の組成分布を示す図である。
【図３】本発明の第２の実施形態に係るＨＥＭＴ素子の断面構造を示す図である。
【図４】窒化物半導体を用いた従来のＨＥＭＴ素子の断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態に係る半導体装置として、特に高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）素子について説明する。このＨＥＭＴ素子においては、ＧａＮ基板上にヘテロ構造が形成され、横方向、すなわち基板面と平行な方向に電流が流されて動作する。この際に、縦方向に流れるリーク電流（バッファリーク）が抑制された構造を具備する。
【実施例１】
【００１７】
図１に、本発明の第１の実施形態に係るＨＥＭＴ素子１０の断面構造を示す。ＨＥＭＴ素子１０は、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）を用いる。基板１１の上に、緩衝層１２として、ノンドープ（半絶縁性）ＡｌｐＩｎ（１−ｐ）Ｎ層が用いられる（０＜ｐ＜１）。なお、ここでいうノンドープとは、伝導性の制御等のための意図的な不純物導入を行っていないことを意味する。緩衝層１２上には、ノンドープＧａＮからなる電子走行層１３と、ノンドープＡｌＧａＮからなる電子供給層１４と、がＭＢＥ（Ｍｏｌｅｃｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法又はＭＯＶＰＥ（ＭｅｔａｌＯｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法等によって順次形成される。電子走行層１３及び電子供給層１４は、共にＨＥＭＴ素子１０における能動層として機能する。ここで、電子供給層１４を構成するノンドープＡｌＧａＮは、詳細にはＡｌｘＧａ１−ｘＮ（ｘ＝０．２０程度）である。電子供給層１４上には、ソース電極１５、ドレイン電極１６が形成され、これらの間における電子走行層１３と電子供給層１４との界面の電子走行層１３側に２次元電子ガスが形成される。この２次元電子ガスからなるチャンネルのオン・オフが、空乏層を介してゲート電極１７に印加された電圧で制御される。ソース電極１５、ドレイン電極１６は、共に２次元電子ガスとオーミック接触をする材料として、例えばＴｉ／Ａｕ等で構成される。ゲート電極１７は、ノンドープＡｌＧａＮとショットキー接触をし、ノンドープＡｌＧａＮ中に空乏層を形成する材料として、例えばＮｉ／Ａｕで構成される。なお、電子供給層１４をｎ型導電型を有するＡｌＧａＮ層で形成することもできる。
【００１８】
このＨＥＭＴ素子１０の特徴は、緩衝層１２がノンドープＡｌｐＩｎ（１−ｐ）Ｎで構成されていることである。ＡｌＩｎＮは、ＡｌＮ（窒化アルミニウム）とＩｎＮ（窒化インジウム）との混晶であり、ＡｌＮとＩｎＮとのモル分率によってその物性を制御することができる。なお、以後はＡｌＮとＩｎＮとのモル分率は、ＡｌｐＩｎ（１−ｐ）ＮにおけるＡｌ組成比（即ちｐの値）で代替し記載する。例えば、ＡｌＩｎＮのバンドギャップは、Ａｌ組成比ｐを徐々に大きくすることで０．７ｅＶから６．２ｅＶまでの値を取りうる。また、ＡｌＩｎＮの格子定数も同様に制御できるため、これらの物性を考慮してＡｌ組成比を選択することができる。なお、ＧａＮの格子定数（ａ軸）は約３．１８であり、ＡｌＩｎＮの格子定数（ａ軸）は３．１１から３．５４までの値を取りうることが知られている。本実施例におけるＡｌ組成比ｐは、ＡｌｐＩｎ（１−ｐ）Ｎ層（緩衝層１２）がＧａＮ層に格子整合（格子定数が一致）するように、０．６≦ｐ≦０．９であることが好ましい。より好ましくは、Ａｌ組成比ｐは０．７≦ｐ≦０．８５である。
【００１９】
上記のようにＡｌｐＩｎ（１−ｐ）Ｎからなる緩衝層１２がＧａＮからなる基板１１上に形成され、緩衝層１２上にＧａＮからなる電子走行層１３が形成される。さらに、緩衝層１２のＡｌ組成比は、ＧａＮ層に格子整合するように選択される。従って、本発明の実施例１に係る半導体装置は、緩衝層１２、電子走行層１３及び電子供給層１４の界面において格子不整合に起因する転位等の結晶欠陥を抑制し、結晶品質を改善することができる。
【００２０】
また、上記のようにＡｌｐＩｎ（１−ｐ）Ｎからなる緩衝層１２は、Ａｌ組成比ｐを大きくすることでＡｌＮ層と同等のバンドギャップを得ることができる。従って、本発明の実施例１に係る半導体装置は、導電性の基板１１と半絶縁性の電子走行層１３との間に半絶縁性の緩衝層１２を有する構造となる。
【００２１】
従って、この緩衝層１２を介したバッファリークは低減され、良好な特性のＨＥＭＴ素子１０を得ることができる。
【００２２】
ＭＯＶＰＥ法を用いてこの緩衝層１２を基板（ｎ−ＧａＮ）１１上に形成するに際しては、Ａｌの原料ガス（例えばＴＭＡ：トリメチルアルミニウム）及びＩｎの原料ガス（例えばＴＭＩ：トリメチルインジウム）の流量を変化させればよい。ＭＢＥ法においても、同様にＡｌ分子線強度及びＩｎ分子線強度を変化させればよい。
【００２３】
図２に、第１の実施形態の変形例に係るＨＥＭＴ素子１０’の断面構造（左）、その緩衝層における組成分布（右）を示す。上記の例では、電子走行層１３をノンドープＧａＮ層としたが、例えばこれをノンドープ（半絶縁性）のＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）層とすることができる。この場合、基板１１の格子定数と電子走行層１３’の格子定数とが異なる。従って、図２に示されるように、緩衝層１２’のＡｌ組成比は、緩衝層１２’の厚み方向に変化している。本変形例において、電子走行層１３’をノンドープのＡｌｘＧａ１−ｘＮ層とすると、ＡｌｐＩｎ（１−ｐ）Ｎからなる緩衝層１２’は、基板１１に隣接する領域よりも電子走行層１３’に隣接する領域においてそのＡｌ組成比ｐを大きくすることが好ましい。なお、Ａｌ組成比ｐは、図２に示すようにリニアな変化に限らず、ステップ状に変化させることも可能である。Ａｌ組成比の変化は、基板の格子定数と電子走行層の格子定数との大小関係によって適宜変更できることは言うまでもない。
【００２４】
また、上記の例では、緩衝層１２はノンドープのＡｌｐＩｎ（１−ｐ）Ｎ層としたが、緩衝層１２の平均抵抗率を電子走行層１３、基板１１よりも高くする限りにおいて任意であり、抵抗性、応力や格子定数を制御するために、Ｃ、Ｍｇ、Ｆｅ等の不純物を適宜ドープすることも可能である。
【００２５】
なお、上記の例ではＨＥＭＴ素子について説明したが、これ以外の電子デバイスにおいても本願発明が適用できることは明らかである。ＧａＮ基板と能動層との間に緩衝層が設けられ、横方向、すなわちＧａＮ基板の基板面と平行な方向に電流が流れるデバイスにおいて、緩衝層を介したリーク（バッファリーク）を減少させ、その耐圧を向上させることができる。
【実施例２】
【００２６】
図３に、本発明の第２の実施形態に係るＨＥＭＴ素子２０の断面構造を示す。ＨＥＭＴ素子２０は、ｎ−ＧａＮからなる基板２１が設けられ、基板２１の上に、緩衝層２２が形成される。本実施例に係る緩衝層２２は、ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａとｐ−ＧａＮ（ｐ型ＧａＮ）層２２ｂとが交互に積層された積層構造を有する（０＜ｑ＜１）。緩衝層２２上には、ノンドープＧａＮからなる電子走行層２３、ノンドープＡｌＧａＮからなる電子供給層２４が形成される。従って、ＨＥＭＴ素子２０は、緩衝層２２が積層構造を有する点で実施例１のＨＥＭＴ素子１０と異なる。
【００２７】
ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａとＧａＮ層とは、上記のように格子整合させることが可能であるが、Ａｌ組成比ｑに制約が生まれる。この構造においては、ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａとｐ−ＧａＮ（ｐ型ＧａＮ）層２２ｂとが、それぞれ薄くして積層されるため、ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａとＧａＮ層との間に生じる格子不整合を吸収しやすい。即ち、結晶品質とバッファリークとを考慮したＡｌ組成比ｑの選択自由度が大きくなる。
【００２８】
緩衝層２２の下端は、基板２１と隣接するため基板接続領域と呼ばれる領域で、ｐ−ＧａＮ層２２ｂが形成される。この構造によって、ｎ−ＧａＮから成る基板２１と緩衝層２２との間にｐｎ接合が形成されるため、バッファリークが低減され、良好な特性のＨＥＭＴ素子２０を得ることができる。また、緩衝層２２の上端は、能動層（電子走行層２３、電子供給層２４）と隣接するため能動層接続領域と呼ばれる層で、ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａが形成される。この構造によって、ＨＥＭＴ素子２０を形成する工程において、ｐ型ＧａＮ層２２ｂ中のドーパントであるＭｇやＺｎが能動層である電子走行層２３に拡散することが抑制される。
【００２９】
図３に示す緩衝層２２は、ＡｌｑＩｎ（１−ｑ）Ｎ層２２ａとｐ−ＧａＮ（ｐ型ＧａＮ）層２２ｂとを２層ずつ均一な厚みで交互に積層させた構造を有するが、本発明の作用効果が得られる限りにおいて積層数及び厚みは一意に限定されるものではない。さらに、実施例１の変形例に記載される緩衝層１２’と同様に、緩衝層２２のＡｌ組成比を緩衝層２２の厚み方向に変化させても良い。
【００３０】
本発明の第２の実施形態に係るＨＥＭＴ素子２０において、ｎ−ＧａＮからなる基板２１は、これに限定されるものではなく、例えばＳＩ−ＧａＮ（Ｓｅｍｉ  Ｉｎｓｕｌａｔｅｄ−ＧａＮ）からなる基板を用いても良い。この場合、ｐ−ＧａＮ層２２ｂは、電界緩和層として機能することで、ＨＥＭＴ素子２０の高耐圧化に寄与する。
【００３１】
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において種々の変更や、各実施例或いは各変形例の組合せが可能である。例えば、基板材料としてＡｌＧａＮを使用しても良く、電子供給層を構成する半導体層としてＩｎＧａＮ層やＡｌＩｎＧａＮ層が適用でき、Ｉｎに代わってＢ（ボロン）を使用しても良い。
【符号の説明】
【００３２】
１１、２１  基板
１２、２２  緩衝層
１３、２３  電子走行層
１６、２６  ドレイン電極
１７、２７  ゲート電極
【図１】
2011049271.tif 000003
【図２】
2011049271.tif 000004
【図３】
2011049271.tif 000005
【図４】
2011049271.tif 000006