(57)【要約】【課題】電極パッド上に形成されるはんだバンプを略球状に形成し、半導体装置の歩留まり低下を抑制する。【解決手段】一面に複数の電極パッド６０が形成された基板１０の一面上に保護膜３０を形成する工程と、複数の電極パッド６０それぞれの一部が露出するように保護膜３０に開口部３２を形成する工程と、保護膜３０上及び複数の電極パッド６０上にシード膜１００を形成する工程と、複数の電極パッド６０それぞれの上に位置するシード膜１００上に導電ポスト４０を形成する工程と、複数の導電ポスト４０上にはんだバンプ５０を形成する工程と、シード膜１００のうち導電ポスト４０に覆われていない部分を除去する工程と、はんだバンプ５０をリフローする工程と、を備える。【選択図】図１
2011243746.tif 000002
【特許請求の範囲】
【請求項１】
一面に複数の電極パッドが形成された基板の前記一面上に保護膜を形成する工程と、
前記複数の電極パッドそれぞれの一部が露出するように前記保護膜に開口部を形成する工程と、
前記保護膜上及び前記複数の電極パッド上にシード膜を形成する工程と、
前記複数の電極パッドそれぞれの上に位置する前記シード膜上に導電ポストを形成する工程と、
複数の前記導電ポスト上にはんだバンプを形成する工程と、
前記シード膜のうち前記導電ポストに覆われていない部分を除去する工程と、
前記はんだバンプをリフローする工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記シード膜はＣｕにより構成されている半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記保護膜に開口部を形成する前記工程の後であって、前記シード膜を形成する前記工程の前において、前記保護膜上及び前記複数の電極パッド上にバリアメタル膜を形成する工程と、
前記はんだバンプをリフローする前記工程の後において、前記バリアメタル膜のうち前記導電ポストに覆われていない部分を除去する工程と、
をさらに備える半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記バリアメタル膜はＴｉ、Ｐｄ、またはＷのいずれかにより構成されている半導体装置の製造方法。
【請求項５】
請求項１ないし４いずれか１項に記載の半導体装置の製造方法において、
前記シード膜のうち前記導電ポストに覆われていない部分を除去する前記工程の後であって、前記はんだバンプをリフローする前記工程の前において、前記保護膜上及び前記はんだバンプ上にフラックスを塗布する工程と、
前記はんだバンプをリフローする前記工程の後において、前記フラックスを洗浄する工程と、
をさらに備える半導体装置の製造方法。
【請求項６】
請求項１ないし５いずれか１項に記載の半導体装置の製造方法において、
前記はんだバンプはＰｂ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｚｎ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｂ、Ｇｅのうち少なくとも１つにより構成されている半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを配線基板にフリップチップ接続する半導体装置の製造方法に関する。
【背景技術】
【０００２】
外部接続端子を高密度に有する半導体チップを実装することができる実装形態として、フリップチップ型半導体装置がある。フリップチップ型半導体装置において、半導体チップは能動面に形成されたバンプ（外部接続端子）を介して配線基板に実装される。
【０００３】
フリップチップ型半導体装置の製造工程において、半導体チップ上のはんだをリフローして、フリップチップ接続に用いられるはんだバンプを形成する工程がある。リフロー工程では、高温でウェハを熱処理することからはんだバンプの表面に酸化膜が形成される場合がある。この場合フリップチップ接続において接続不良が起こる可能性がある。この問題を解決するために、特許文献１に記載の技術がある。
【０００４】
特許文献１に記載の技術は、はんだペーストをリフローする工程において、酸素濃度が５００ｐｐｍ以下の窒素雰囲気中ではんだペーストを加熱するというものである。これにより、はんだボールの表面において酸化膜が形成されることを抑制し、フリップチップ接続における接続不良を防ぐことができると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６５６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フリップチップ型半導体装置では、ポストを設けるために、ウェハの一面上に形成されたシード膜を給電膜とした電解めっき技術を用いる場合がある。本発明者が検討した結果、リフロー工程においてシード膜がはんだバンプの周囲にあると、溶融状態にあるはんだバンプがぬれ広がってしまう可能性がある。この場合はんだバンプは球状とならず、これは半導体装置の歩留まり低下に繋がる。特許文献１に記載の技術では、リフロー工程においてシード膜がはんだバンプの周囲にある。従って特許文献１に記載の技術では、上記問題を解決できない。
【課題を解決するための手段】
【０００７】
本発明によれば、一面に複数の電極パッドが形成された基板の前記一面上に保護膜を形成する工程と、
前記複数の電極パッドそれぞれの一部が露出するように前記保護膜に開口部を形成する工程と、
前記保護膜上及び前記複数の電極パッド上にシード膜を形成する工程と、
前記複数の電極それぞれの上に位置する前記シード膜上に導電ポストを形成する工程と、
複数の前記導電ポスト上にはんだバンプを形成する工程と、
前記シード膜のうち前記導電ポストに覆われていない部分を除去する工程と、
前記はんだバンプをリフローする工程と、
を備える半導体装置の製造方法が提供される。
【０００８】
本発明によれば、シード膜の導電ポストに覆われていない部分を除去する工程の後にリフロー工程を行う。そのため、リフロー工程においてはんだバンプの周囲にシード膜はなく、シード膜によってはんだバンプが濡れ広がることを抑えることができる。従って、はんだバンプを略球状に形成することができ、半導体装置の歩留まりの低下を抑制できる。
【発明の効果】
【０００９】
本発明によれば、電極パッド上に形成されるはんだバンプを略球状に形成し、半導体装置の歩留まり低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態における半導体装置の製造方法を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す断面図である。
【図３】比較例における半導体装置の製造方法を示す断面図である。
【図４】図１に示す半導体装置の製造方法により形成される半導体装置を示す平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
図１及び図２は、第１の実施形態における半導体装置の製造方法を示す断面図である。図２は、図１に示す製造工程より前に行われる製造工程を示す。この製造方法では、まず基板１０の能動面上に保護膜３０、シード膜１００、及びバリアメタル膜１１０を形成する。次いで、導電ポスト４０を形成する。さらに導電ポスト４０上にはんだバンプ５０を形成する。そしてシード膜１００の露出部を除去する。その後はんだバンプ５０をリフローする。また図４は、図１に示す製造方法により形成される半導体装置の能動面を示す平面図である。
【００１３】
以下図１及び図２を用いて、第１の実施形態に係る半導体装置の製造方法について詳細に説明する。図２（ａ）に示すように、半導体装置を構成する基板１０の能動面には、多層配線層２０が形成されている。基板１０は、例えばＳｉであり、複数の半導体チップに個片化される前の状態にある。多層配線層２０は、例えばＳｉＯ２により構成されている。また基板１０の裏面には、保護膜２２が設けられている。保護膜２２は、例えばＳｉ、ＳｉＯ２、又はＳｉＮ等により構成される。そして多層配線層２０の最上層の配線層には、複数の電極パッド６０が形成されている。電極パッド６０は、例えばＡｌ−Ｓｉ−Ｃｕ、又はＡｌ等によって形成される。
【００１４】
そして図２（ａ）に示すように、基板１０の多層配線層２０が設けられている面上に保護膜３０を形成する。保護膜３０は、例えばＳｉＮ、又はＳｉＯ２等により構成される。次いで保護膜３０を選択的に除去する。これにより保護膜３０には、複数の電極パッド６０のそれぞれの一部が露出するように開口部３２が設けられる。次いで図２（ｂ）に示すように、保護膜３０上及び複数の電極パッド６０上にバリアメタル膜１１０、及びシード膜１００をこの順に形成する。バリアメタル膜１１０はＴｉ、Ｐｄ、若しくはＷ等の単一金属、これらを含む合金、又はこれらの積層膜によって構成される。シード膜１００は、例えばＣｕにより構成される。バリアメタル膜１１０、及びシード膜１００は、それぞれの膜厚を足して１００〜８００ｎｍ程度となるように形成される。
【００１５】
次いで図２（ｃ）に示すように、シード膜１００上に感光性のレジスト７０を形成する。そして図２（ｄ）に示すように、露光及び現像により電極パッド６０上に位置するレジスト７０を除去する。これによりレジスト７０には開口部７２が形成される。その後図２（ｅ）に示すように、シード膜１００をシードとして電解めっきを行う。これにより開口部７２内には導電ポスト４０が形成される。導電ポスト４０は、例えばＣｕ、又はＮｉにより構成される。
【００１６】
そして図２（ｆ）に示すように、導電ポスト４０上において、電解めっきによりはんだバンプ５０を形成する。これによりバンプ８０が形成される。はんだバンプ５０は、例えばＰｂ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｚｎ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｂ、又はＧｅのうち少なくとも１つにより構成される。この図に示す状態において、バンプ８０はマッシュルーム状の形状を有する。レジスト７０が厚膜レジストである場合、バンプ８０はストレート形状、すなわち柱状の形状を有する（図示せず）。次に図１（ａ）に示すように、基板１０上のレジスト７０を除去する。ここで、レジスト７０を除去した後、Ｏ２プラズマでレジスト７０の残渣等の有機物を除去する工程を行ってもよい。
【００１７】
次いで図１（ｂ）に示すように、シード膜１００のうち導電ポスト４０により覆われていない部分を除去する。そして図１（ｃ）に示すように、はんだバンプ５０の周囲にシード膜１００がない状態で、はんだバンプ５０をリフローする。これによりはんだバンプ５０は、略球状となる。その後図１（ｄ）に示すように、バリアメタル膜１１０のうち導電ポスト４０に覆われていない部分を除去する。これにより、図４に示すように保護膜３０のうち導電ポスト４０に覆われていない部分が露出した半導体装置が得られる。
【００１８】
次に、本実施形態の効果を説明する。図３は、比較例における半導体装置の製造方法である。図３に示すように、比較例ではシード膜１００のうち導電ポスト４０に覆われていない部分を除去せずにリフローを行う。本実施形態によれば、シード膜１００のうち導電ポスト４０に覆われていない部分を除去する工程の後にリフローを行う。そのためリフロー工程においてはんだバンプ４０の周囲にシード膜１００はなく、このため図４に示すようにシード膜１００によってはんだ５０が濡れ広がることを抑えることができる。従って、はんだ５０を略球状に形成することができ、半導体装置の歩留まりの低下を抑制できる。
【００１９】
またバンプ８０を形成する工程中、基板１０の一面上に形成された保護膜３０はバリアメタル膜１１０により覆われている。このためバリアメタル膜１１０を除去しておく場合と比較して、熱処理工程等を含むバンプ８０の形成工程において生じる保護膜３０のクラックや剥がれ、気泡等の不具合を防止することができ、半導体装置の歩留まり低下を抑制できる。また種々のリフロー方法の条件下において、保護膜３０の変化を防止することができる。
【００２０】
次に、第２の実施形態について説明する。本実施形態では、半導体装置の製造方法において選択されうる種々のリフロー方法のうち、フラックスを使用するリフロー方法を採用している。従って本実施形態における半導体装置の製造方法は、第１の実施形態における半導体装置の製造方法に、さらにフラックス塗布工程、及びフラックス洗浄工程を備える。本実施形態では、図１（ｂ）に示すシード膜１００のうち導電ポスト４０に覆われていない部分を除去する工程の後であって、はんだバンプ５０をリフローする工程の前において、フラックスをバリアメタル膜１１０上及びはんだバンプ５０上に塗布する（図示せず）。また図１（ｃ）に示すはんだバンプ５０をリフローする工程の後において、フラックスを洗浄する（図示せず）。
【００２１】
はんだバンプ５０を構成する金属成分がバリアメタル膜１１０の表面に付着すると、付着した部分においてこの金属成分によりバリアメタル膜１１０の除去が阻害される場合や、金属成分を介してバンプ８０間でショートが起こる場合がある。本実施形態によれば、リフロー工程後、バリアメタル膜１１０の除去を行う前に、フラックス洗浄工程を行う。このため、バリアメタル膜１１０を除去する工程の前に、バリアメタル膜１１０に付着したはんだ５０を構成する金属成分を除去することができる。従ってバリアメタル膜１１０の除去効率を上げ、またバンプ８０間のショートを防ぐことができる。
【００２２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２３】
１０  基板
２０  多層配線層
２２  保護膜
３０  保護膜
３２  開口部
４０  導電ポスト
５０  はんだバンプ
６０  電極パッド
７０  レジスト
７２  開口部
８０  バンプ
１００  シード膜
１１０  バリアメタル膜
【図１】
2011243746.tif 000003
【図２】
2011243746.tif 000004
【図３】
2011243746.tif 000005
【図４】
2011243746.tif 000006