(57)【要約】【課題】高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方をオン状態とすることでコンデンサ１６の両電極を短絡させる処理を行ってコンデンサ１６を放電させるに際し、モータジェネレータ１０に電流が流れるおそれがあること。【解決手段】Ｕ相の上側アームと下側アームのドライブユニットＤＵに異常時放電指令ｄｉｓを出力することで放電制御を行なう。この際、絶縁素子駆動部６０を操作することで、Ｖ相およびＷ相のドライブユニットＤＵには、上側アームおよび下側アームともにオン操作指令が入力されないようにする。【選択図】      図１
2011188711.tif 000002
【特許請求の範囲】
【請求項１】
多相回転機の各端子をキャパシタの一対の電極の一方および他方に選択的に接続するための高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備える直流交流変換回路と、前記直流交流変換回路および前記キャパシタと直流電源との間の電気経路を開閉する開閉手段とを備える電力変換システムに適用され、前記開閉手段が開状態とされる状況下、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方をオン状態とすることで前記キャパシタの両電極を短絡させる処理を行うことにより前記キャパシタの充電電圧を規定電圧以下に放電制御する放電制御手段を備える電力変換システムの放電制御装置において、
前記高電位側のスイッチング素子および前記低電位側のスイッチング素子は、電圧制御形のスイッチング素子であり、
前記放電制御手段による放電制御は、前記多相回転機の一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子を用いてなされるものであり、
前記放電制御中において、前記多相回転機の残りの端子に接続されるスイッチング素子を介して前記多相回転機に電流が流れることを阻止すべく、該残りの端子に接続されるスイッチング素子の導通制御端子に印加される電圧を規制する規制手段を備えることを特徴とする電力変換システムの放電制御装置。
【請求項２】
前記放電制御手段は、前記一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の少なくとも一方の非飽和領域の電流が前記直流交流変換回路が本来の目的で使用される場合よりも小さくなるように該少なくとも一方のスイッチング素子の導通制御端子に印加する電圧を設定するものであることを特徴とする請求項１記載の電力変換システムの放電制御装置。
【請求項３】
前記直流交流変換回路が本来の目的で使用される場合における前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のそれぞれの操作信号は、デッドタイムを除き、いずれか一方がオン状態を指令して且つ他方がオフ状態を指令するものであることを特徴とする請求項２記載の電力変換システムの放電制御装置。
【請求項４】
前記規制手段は、前記多相回転機の残りの端子に接続されるスイッチング素子の全てをオフ状態とするものであることを特徴とする請求項２または３記載の電力変換システムの放電制御装置。
【請求項５】
前記規制手段は、前記多相回転機の残りの端子に接続されるスイッチング素子の操作信号が該スイッチング素子の導通制御端子へと伝播する電気経路の電気的な状態を操作することで、該スイッチング素子をオン状態とする電圧がその導通制御端子に印加されることを禁止する禁止手段を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力変換システムの放電制御装置。
【請求項６】
前記放電制御手段が前記スイッチング素子をオン操作する場合にその導通制御端子に電圧を印加する放電制御用駆動回路と前記直流交流変換回路が本来の目的で使用される場合に前記導通制御端子に電圧を印加する通常時用駆動回路とが互いに相違するものであり、
前記規制手段は、前記通常時用駆動回路によるスイッチング素子の導通制御端子への電圧の印加を遮断することを特徴とする請求項２〜４のいずれか１項に記載の電力変換システムの放電制御装置。
【請求項７】
前記放電制御手段は、前記一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方の非飽和領域の電流が前記直流交流変換回路が本来の目的で使用される場合よりも小さくなるように導通制御端子に印加する電圧を設定するものであり、
前記規制手段は、前記多相回転機の残りの端子に接続される高電位側のスイッチング素子および前記低電位側のスイッチング素子のうち前記いずれか一方のスイッチング素子に対応するものをオフ状態とするものであることを特徴とする請求項１〜３のいずれか１項に記載の電力変換システムの放電制御装置。
【請求項８】
前記直流交流変換回路の本来の目的とは、前記回転機を稼動させるために前記回転機と前記直流電源との間の電力の授受を仲介することであることを特徴とする請求項２〜７のいずれか１項に記載の電力変換システムの放電制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相回転機の各端子をキャパシタの一対の電極の一方および他方に選択的に接続するための高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備える直流交流変換回路と、前記直流交流変換回路および前記キャパシタと直流電源との間の電気経路を開閉する開閉手段とを備える電力変換システムに適用され、前記開閉手段が開状態とされる状況下、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方をオン状態とすることで前記キャパシタの両電極を短絡させる処理を行うことにより前記キャパシタの充電電圧を規定電圧以下に放電制御する放電制御手段を備える電力変換システムの放電制御装置に関する。
【背景技術】
【０００２】
この種の放電制御装置としては、例えば下記特許文献１に見られるように、インバータの高電位側のスイッチング素子と低電位側のスイッチング素子とを同時にオン状態とすることで、インバータの入力端子に接続されるコンデンサの両電極を短絡し、コンデンサを放電させるものも提案されている。この制御装置では、コンデンサの両電極を短絡させる際に流れる電流が過度に大きくなることを回避すべく、放電制御時には通常時と比較して、スイッチング素子であるＩＧＢＴのゲートの電圧を低減させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３２６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、通常、インバータの操作信号は、指令値とキャリアとの大小比較に基づきオン操作指令およびオフ操作指令が定まるＰＷＭ処理によって生成される相補信号である。詳しくは、キャリアは、高電位側のスイッチング素子および低電位側のスイッチング素子で互いに共通であり、高電位側のスイッチング素子の操作信号は、指令値がキャリアよりも大きい期間オン操作指令とされ、低電位側のスイッチング素子の操作信号は、指令値がキャリアよりも大きい期間オフ操作指令とされる。この場合、例えばＵ相において高電位側のスイッチング素子および低電位側のスイッチング素子を同時にオン状態とすることで放電制御を行なうに際し、Ｖ相やＷ相においては、高電位側のスイッチング素子および低電位側のスイッチング素子のいずれか一方に通常時の高電圧が印加されるおそれがある。しかし、上記のように放電制御のゲート印加電圧の方が低い場合には、放電制御に用いないはずのスイッチング素子に電流が流れることで、インバータに接続される電動機が回転するおそれがある。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とすることでキャパシタの両電極を短絡させる処理を行うことでキャパシタの充電電圧を規定電圧以下に制御する放電制御をより適切に行なうことのできる電力変換システムの放電制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【０００７】
請求項１記載の発明は、多相回転機の各端子をキャパシタの一対の電極の一方および他方に選択的に接続するための高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備える直流交流変換回路と、前記直流交流変換回路および前記キャパシタと直流電源との間の電気経路を開閉する開閉手段とを備える電力変換システムに適用され、前記開閉手段が開状態とされる状況下、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方をオン状態とすることで前記キャパシタの両電極を短絡させる処理を行うことにより前記キャパシタの充電電圧を規定電圧以下に放電制御する放電制御手段を備える電力変換システムの放電制御装置において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子は、電圧制御形のスイッチング素子であり、前記放電制御手段による放電制御は、前記多相回転機の一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子を用いてなされるものであり、前記放電制御中において、前記多相回転機の残りの端子に接続されるスイッチング素子を介して前記多相回転機に電流が流れることを阻止すべく、該残りの端子に接続されるスイッチング素子の導通制御端子に印加される電圧を規制する規制手段を備えることを特徴とする。
【０００８】
上記発明では、規制手段を備えることで、放電制御に起因して多相回転機にトルクが生じることを好適に回避することができる。
【０００９】
請求項２記載の発明は、請求項１記載の発明において、前記放電制御手段は、前記一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の少なくとも一方の非飽和領域の電流が前記直流交流変換回路が本来の目的で使用される場合よりも小さくなるように該少なくとも一方のスイッチング素子の導通制御端子に印加する電圧を設定するものであることを特徴とする。
【００１０】
非飽和領域の電流が小さいほど、スイッチング素子の入力端子および出力端子間の電圧降下が大きくなる傾向がある。このため、放電制御に用いられないスイッチング素子の導通制御端子に本来の目的で使用される場合の電圧が印加されている場合には、放電制御中に、たとえこれらスイッチング素子がオン・オフ操作されていなくても多相回転機を介してこれらスイッチング素子に電流が流れるおそれがある。このため、規制手段を備えることの技術的意義が特に大きい。
【００１１】
請求項３記載の発明は、請求項２記載の発明において、前記直流交流変換回路が本来の目的で使用される場合における前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のそれぞれの操作信号は、デッドタイムを除き、いずれか一方がオン状態を指令して且つ他方がオフ状態を指令するものであることを特徴とする。
【００１２】
上記発明では、放電制御に用いられない高電位側のスイッチング素子と低電位側のスイッチング素子との少なくとも一方がオン状態且つ他方がオフ状態とされやすいため、規制手段を敢えて設けることのメリットが特に大きい。
【００１３】
請求項４記載の発明は、請求項２または３記載の発明において、前記規制手段は、前記多相回転機の残りの端子に接続されるスイッチング素子の全てをオフ状態とするものであることを特徴とする。
【００１４】
請求項５記載の発明は、請求項２〜４のいずれか１項に記載の発明において、前記規制手段は、前記多相回転機の残りの端子に接続されるスイッチング素子の操作信号が該スイッチング素子の導通制御端子へと伝播する電気経路の電気的な状態を操作することで、該スイッチング素子をオン状態とする電圧がその導通制御端子に印加されることを禁止する禁止手段を備えることを特徴とする。
【００１５】
上記発明が上記請求項３にかかる発明の発明特定事項を有する場合、放電制御に用いられないスイッチング素子の操作信号の生成手段の動作を変更することなく、これらをオフ状態とすることもできる。
【００１６】
請求項６記載の発明は、請求項２〜４のいずれか１項に記載の発明において、前記放電制御手段が前記スイッチング素子をオン操作する場合にその導通制御端子に電圧を印加する放電制御用駆動回路と前記直流交流変換回路が本来の目的で使用される場合に前記導通制御端子に電圧を印加する通常時用駆動回路とが互いに相違するものであり、前記規制手段は、前記通常時用駆動回路によるスイッチング素子の導通制御端子への電圧の印加を遮断することを特徴とする。
【００１７】
上記発明が上記請求項３にかかる発明の発明特定事項を有する場合、放電制御に用いられないスイッチング素子の操作信号の生成手段の動作を変更することなく、これらをオフ状態とすることもできる。
【００１８】
請求項７記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記放電制御手段は、前記一部の端子に接続される前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方の非飽和領域の電流が前記直流交流変換回路が本来の目的で使用される場合よりも小さくなるように導通制御端子に印加する電圧を設定するものであり、前記規制手段は、前記多相回転機の残りの端子に接続される高電位側のスイッチング素子および前記低電位側のスイッチング素子のうち前記いずれか一方のスイッチング素子に対応するものをオフ状態とするものであることを特徴とする。
【００１９】
非飽和領域の電流が小さいほど、スイッチング素子の入力端子および出力端子間の電圧降下が大きくなる傾向がある。このため、残りの端子に接続されるスイッチング素子のうちの上記いずれか一方のスイッチング素子に対応するものの導通制御端子に本来の目的で使用される場合の電圧が印加されている場合には、これに電流が流れるおそれがある。この点、上記発明では、このスイッチング素子をオフ状態とすることで、こうした問題を回避することができる。
【００２０】
請求項８記載の発明は、請求項２〜７のいずれか１項に記載の発明において、前記直流交流変換回路の本来の目的とは、前記回転機を稼動させるために前記回転機と前記直流電源との間の電力の授受を仲介することであることを特徴とする。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるドライブユニットＤＵの構成を示す回路図。
【図３】同実施形態にかかる異常時の放電制御を示すタイムチャート。
【図４】同実施形態にかかる異常時におけるゲート電圧の印加手法を示すタイムチャート。
【図５】同実施形態にかかる制御装置および絶縁素子駆動部の構成を示す図。
【図６】同実施形態にかかる操作信号の生成処理を示すタイムチャート。
【図７】同実施形態にかかる放電制御を示すタイムチャート。
【図８】第２の実施形態にかかる制御装置および絶縁素子駆動部の構成を示す図。
【図９】同実施形態にかかる放電制御を示すタイムチャート。
【図１０】同実施形態の原理を説明する図。
【図１１】第３の実施形態にかかるドライブユニットＤＵの構成を示す回路図。
【図１２】同実施形態にかかる放電制御の処理手順を示す流れ図。
【発明を実施するための形態】
【００２２】
（第１の実施形態）
以下、本発明にかかる電力変換システムの放電制御装置をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。
【００２３】
図１に、本実施形態のシステム構成を示す。図示されるモータジェネレータ１０は、車載主機であり、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶと、リレーＳＭＲ２および抵抗体１４並びにリレーＳＭＲ１の並列接続体とを介して高電圧バッテリ１２に接続されている。ここで、高電圧バッテリ１２は、その端子電圧が例えば百Ｖ以上の高電圧となるものである。また、インバータＩＶ１の入力端子のうち、リレーＳＭＲ１，ＳＭＲ２よりもインバータＩＶ側には、コンデンサ１６および放電抵抗１８が並列接続されている。
【００２４】
インバータＩＶは、パワー素子としての高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの直列接続体が３つ並列接続されて構成されている。そして、これら高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。
【００２５】
上記高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎのそれぞれの入出力端子間（コレクタおよびエミッタ間）には、高電位側のフリーホイールダイオードＦＤｐおよび低電位側のフリーホイールダイオードＦＤｎのカソードおよびアノードが接続されている。なお、上記スイッチング素子Ｓｗｐ，Ｓｗｎは、いずれも絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にて構成されている。また、スイッチング素子Ｓｗｐ，Ｓｗｎは、その入力端子および出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。
【００２６】
センス端子Ｓｔの出力する微少電流は、シャント抵抗１９を流れ、これによる電圧降下量が、スイッチング素子Ｓｗ＃（＃＝ｐ，ｎ）を駆動するためのドライブユニットＤＵに取り込まれる。ドライブユニットＤＵは、シャント抵抗１９における電圧降下量に基づき、スイッチング素子Ｓｗ＃の入力端子および出力端子間に流れる電流が閾値電流Ｉｔｈ以上となると判断される場合に、スイッチング素子Ｓｗ＃を強制的にオフ状態とする機能を有する。
【００２７】
一方、制御装置３０は、低電圧バッテリ２０を電源とする電子制御装置である。制御装置３０は、制御対象としてのモータジェネレータ１０の制御量を制御すべく、上記インバータＩＶを操作する。詳しくは、制御装置３０は、図示しない各種センサの検出値等に基づき、インバータＩＶのＵ相、Ｖ相、およびＷ相のそれぞれについてのスイッチング素子Ｓｗｐを操作する操作信号ｇｕｐ，ｇｖｐ，ｇｗｐと、スイッチング素子Ｓｗｎを操作する操作信号ｇｕｎ，ｇｖｎ，ｇｗｎとを生成し出力する。これにより、スイッチング素子Ｓｗｐ，Ｓｗｎは、それらの導通制御端子（ゲート）に接続されるドライブユニットＤＵを介して制御装置３０により操作される。また、制御装置３０は、自身に作用する力に基づき加速度を検出する加速度検出手段（Ｇセンサ２２）の検出値に基づき、車両の衝突を検知し、衝突が検知された場合、コンデンサ１６を強制的に放電させる処理を行なうべく、Ｕ相のスイッチング素子Ｓｗｐ，ＳｗｎのドライブユニットＤＵに異常時放電指令ｄｉｓをそれぞれ出力する。
【００２８】
ちなみに、インバータＩＶを備える高電圧システムと、制御装置３０を備える低電圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号ｇ＊＃（＊＝ｕ，ｖ，ｗ、＃＝ｐ，ｎ）や、異常時放電指令ｄｉｓは、絶縁手段を介して高電圧システムに出力される。なお、図に示された絶縁素子駆動部６０は、操作信号ｇ＊＃を高電圧システムに送信する際に駆動される絶縁素子の駆動回路である。
【００２９】
図２に、スイッチング素子Ｓｗ＃のドライブユニットＤＵのうち、特にスイッチング素子Ｓｗ＃をオン・オフする駆動回路部の構成を示す。詳しくは、図２（ａ）は、Ｖ相およびＷ相のドライブユニットＤＵの構成を示し、図２（ｂ）は、Ｕ相の下側アームのドライブユニットＤＵの構成を示し、図２（ｃ）は、Ｕ相の上側アームのドライブユニットＤＵの構成を示す。
【００３０】
図２（ａ）に示されるように、Ｖ相やＷ相のドライブユニットＤＵは、端子電圧ＶＨの電源４０を備え、電源４０の電圧が充電用スイッチング素子４２およびゲート抵抗４４を介してスイッチング素子Ｓｗ＃の導通制御端子（ゲート）に印加される。また、スイッチング素子Ｓｗ＃のゲートは、ゲート抵抗４４および放電用スイッチング素子４６を介してスイッチング素子の出力端子（エミッタ）に接続され、これがゲートの放電経路となる。充電用スイッチング素子４２や放電用スイッチング素子４６は、操作信号ｇｊ＃（ｊ＝ｖ、ｗ）に応じて駆動制御部４８によってオン・オフ操作される。これにより、スイッチング素子Ｓｗ＃は、駆動制御部４８によってオン・オフ操作されることとなる。
【００３１】
一方、Ｕ相の下側アームのドライブユニットＤＵは、図２（ｂ）に示されるように、基本的には、先の図２（ａ）に示したものと同一であるものの、駆動制御部４８に、ＯＲ回路４９による操作信号ｇｕｎと異常時放電指令ｄｉｓとの論理和信号が入力されるようになっている。
【００３２】
また、Ｕ相の上側アームのドライブユニットＤＵは、図２（ｃ）に示されるように、基本的には、先の図２（ａ）に示したものと同一であるものの、端子電圧ＶＨの電源４０に加えて、端子電圧ＶＨよりも低い端子電圧ＶＬを有する電源５０が、充電用スイッチング素子４２に接続可能とされている。詳しくは、電源４０および電源５０は、異常時放電指令ｄｉｓに応じて切り替えられるセレクタ４７によって選択的に充電用スイッチング素子４２に接続される。具体的には、異常時放電指令ｄｉｓが出力されない通常時においては、電源４０が充電用スイッチング素子４２に接続され、異常時放電指令ｄｉｓが出力される異常時においては電源５０が充電用スイッチング素子４２に接続される。
【００３３】
図３に、異常時放電指令ｄｉｓに基づく放電制御の態様を示す。詳しくは、図３（ａ）に、Ｕ相の高電位側のスイッチング素子Ｓｗｐの状態の推移を示し、図３（ｂ）に、Ｕ相の低電位側のスイッチング素子Ｓｗｎの状態の推移を示し、図３（ｃ）に、コンデンサ１６の充電電圧の推移を示す。図示されるように、本実施形態では、Ｕ相の低電位側のスイッチング素子Ｓｗｎをオン状態に維持した状態で、高電位側のスイッチング素子Ｓｗｐを、オン状態およびオフ状態に周期的に切り替える。これにより、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方が同時期にオン状態となる期間が存在し、この期間においてコンデンサ１６の両電極間がスイッチング素子Ｓｗｐ，Ｓｗｎを介して短絡状態とされることで、コンデンサ１６が放電される。
【００３４】
この際、先の図２に示したドライブユニットＤＵの構成の故に、図４に示すように高電位側のスイッチング素子Ｓｗｐのゲート印加電圧の方が低電位側のスイッチング素子Ｓｗｎのゲート印加電圧よりも低くなる。ここで、図４（ａ）は、異常時放電指令ｄｉｓの推移を示し、図４（ｂ）は、高電位側のスイッチング素子Ｓｗｐのゲート・エミッタ間電圧Ｖｇｅの推移を示す。また、図４（ｃ）は、異常時放電指令ｄｉｓの推移を示し、図４（ｄ）は、低電位側のスイッチング素子Ｓｗｎのゲート・エミッタ間電圧Ｖｇｅの推移を示す。
【００３５】
こうした構成によれば、高電位側のスイッチング素子Ｓｗｐは、非飽和領域において駆動されて且つ、低電位側のスイッチング素子Ｓｗｎは、飽和領域において駆動されることとなる。これは、高電位側のスイッチング素子Ｓｗｐよりも低電位側のスイッチング素子Ｓｗｎのゲート印加電圧を低くしたために、高電位側のスイッチング素子Ｓｗｐの方が低電位側のスイッチング素子Ｓｗｎよりも非飽和領域の電流が小さくなるためである。これにより、放電制御によって高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎを流れる電流は高電位側のスイッチング素子Ｓｗｐの非飽和領域の電流に制限されることとなる。また、高電位側のスイッチング素子Ｓｗｐを複数回オン・オフすることで高電位側のスイッチング素子Ｓｗｐの１回のオン時間が制限されることによっても、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎを流れる電流は制限され得る。なお、高電位側のスイッチング素子Ｓｗｐの非飽和領域の電流は、上記ドライブユニットＤＵが規定する閾値電流Ｉｔｈ未満となるように設定することが望ましい。ちなみに、上記端子電圧ＶＨは、閾値電流Ｉｔｈを飽和領域のものとするものである。すなわち、モータジェネレータ１０の制御量の制御時においては、スイッチング素子Ｓｗｐ，Ｓｗｎは、飽和領域で駆動される。
【００３６】
上記放電制御は、車両の衝突時等に行われる異常時放電制御である。ただし、本実施形態では、車両が通常時において停止し、リレーＳＭＲ１が開状態に切り替えられた際にも、モータジェネレータ１０に無効電流を流すことで放電制御を行なう。これにより、放電抵抗１８によるコンデンサ１６の放電よりも迅速にコンデンサ１６を放電させることができる。ちなみに、放電抵抗１８は、例えば車両の牽引等によってモータジェネレータ１０が発電状態となりコンデンサ１６が充電される等の不測の事態に備えたものである。
【００３７】
ところで、上記異常時放電制御を行なうに際し、この制御に用いられないＶ相やＷ相の高電位側のスイッチング素子Ｓｗｐ等に電圧が印加される場合には、モータジェネレータ１０に電流が流れるおそれがある。これは、先の図２に示したように、これらＶ相やＷ相の高電位側のスイッチング素子Ｓｗｐのゲートに印加される電圧は、端子電圧ＶＨであり、これは異常時放電制御時においてＵ相の高電位側のスイッチング素子Ｓｗｐのゲートに印加される電圧である端子電圧ＶＬよりも大きいからである。このため、Ｕ相の高電位側のスイッチング素子Ｓｗｐの入力端子および出力端子間の電圧降下量よりもＶ相やＷ相の高電位側のスイッチング素子Ｓｗｐの入力端子および出力端子間の電圧降下量の方が小さくなり、ひいてはこれらＶ相やＷ相の高電位側のスイッチング素子Ｓｗｐを介してモータジェネレータ１０に電流が流れるおそれがある。
【００３８】
そこで本実施形態では、絶縁素子駆動部６０の構成を改良することで、こうした事態の発生を回避する。図５に、制御装置３０のうちの操作信号ｇ＊＃を生成する処理や、絶縁素子駆動部６０の回路構成を示す。
【００３９】
図示されるように、制御装置３０は、ＰＷＭ処理部３８を備え、これによって生成された信号がデッドタイム補正部３７によってデッドタイム補正されたものが、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎとして、レジスタ３１〜３６のそれぞれに格納される。そして、レジスタ３１〜３６に格納された値は、外部（絶縁素子駆動部６０）に常時出力される。
【００４０】
絶縁素子駆動部６０は、上記各レジスタ３１〜３６に対応する出力信号が入力されるバッファ６４と、バッファ６４の出力が印加されるスイッチング素子６２とを備えている。ここで、スイッチング素子６２は、ドライブユニットＤＵ内のフォトカプラ７４の入力側であるフォトダイオードのアノードと、接地との間を開閉するためのものである。フォトダイオードのアノード側は、さらに抵抗体７２を介して電源７０に接続され、カソード側は接地されている。このため、スイッチング素子６２がオンとなることで、フォトカプラ７４は、オフとなる。
【００４１】
上記バッファ６４には、シャットダウン信号ＳＤが入力される。シャットダウン信号ＳＤは、ドライブユニットＤＵにスイッチング素子Ｓｗｐ，Ｓｗｎのオン操作指令が出力されることを禁止するための信号である。また、Ｖ相およびＷ相に対応するバッファ６４の入力端子は、シャットダウンスイッチ６６を介して接地されている。そして、シャットダウンスイッチ６６には、異常時放電指令ｄｉｓが印加される。これにより、異常時放電指令ｄｉｓが出力されることで、Ｖ相やＷ相のバッファ６４の入力信号は、論理「Ｌ」に固定され、ドライブユニットＤＵにスイッチング素子Ｓｗｐ，Ｓｗｎのオン操作指令が出力されることが禁止される。
【００４２】
この設定は、異常時放電制御を行なう際に制御装置３０によってＶ相およびＷ相の高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方をオフ状態とすることができないために設けられたものである。以下、これについて説明する。
【００４３】
図６に、制御装置３０による操作信号ｇ＊＃の生成手法を示す。詳しくは、図６（ａ）は、モータジェネレータ１０の制御量を制御するための操作量としての時比率信号（Ｄｕｔｙ）の推移を示し、図６（ｂ）〜図６（ｇ）は、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎのそれぞれの推移を示す。
【００４４】
図示されるように、三角波形状のキャリアと時比率信号Ｄｕ，Ｄｖ，Ｄｗとの大小関係に基づき、操作信号ｇ＊＃が生成される。ここで、時比率信号Ｄｕは、Ｕ相の操作信号ｇｕｐ，ｇｕｎを生成するためのものであり、時比率信号Ｄｖは、Ｖ相の操作信号ｇｖｐ、ｇｖｎを生成するためのものであり、時比率信号Ｄｗは、Ｗ相の操作信号ｇｗｐ、ｇｗｎを生成するためのものである。ここで、基本的には、時比率信号Ｄ＊（＊＝ｕ，ｖ，ｗ）よりもキャリアの方が大きい場合、操作信号ｇ＊ｐがオフ操作指令となって且つ操作信号ｇ＊ｎがオン操作指令となる。一方、時比率信号Ｄ＊よりもキャリアの方が小さい場合、操作信号ｇ＊ｐがオン操作指令となって且つ操作信号ｇ＊ｎがオン操作指令となる。ただし、オフ操作指令からオン操作指令への切り替わりタイミングは、先の図５に示したデッドタイム補正部３７によって遅延補正される。
【００４５】
図６では、モータジェネレータ１０を駆動する駆動モードに加えて、モータジェネレータ１０の駆動に先立ち、待機する待機モードを示している。待機モードは、時比率信号Ｄｕ，Ｄｖ，Ｄｗを同一の値で固定することで実現することができる。これにより、モータジェネレータ１０の３つの端子が短絡状態とされ、モータジェネレータ１０の相間電圧をゼロに保持することができる。
【００４６】
ただし、制御装置３０による上記処理によっては、Ｖ相の時比率信号ＤｖやＷ相の時比率信号Ｄｗをいかなる値に設定しても、これらＶ相やＷ相の高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方をオフ状態とすることはできない。また、これを実現すべくシャットダウン信号ＳＤを出力する場合には、Ｕ相についても高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方ともオフ状態となり、異常時放電制御を行なうことができなくなる。
【００４７】
先の図５に示したシャットダウンスイッチ６６は、こうした実情に鑑みて設けられたハードウェア手段である。
【００４８】
図７に、本実施形態にかかる異常時放電制御の態様を示す。詳しくは、図７（ａ）に、異常時放電指令ｄｉｓの推移を示し、図７（ｂ）に、操作信号ｇｕｐの推移を示し、図７（ｂ）に、制御装置３０から出力される操作信号ｇｕｎの推移を示し、図７（ｄ）に、ＯＲ回路４９の出力の推移を示す。また、図７（ｅ）に、操作信号ｇｖｐの推移を示し、図７（ｆ）に、操作信号ｇｖｎの推移を示し、図７（ｇ）に、操作信号ｇｗｐの推移を示し、図７（ｈ）に、操作信号ｇｗｎの推移を示す。
【００４９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５０】
（１）異常時放電制御に用いられるＵ相以外の端子（Ｖ相、Ｗ相）に接続されるスイッチング素子Ｓｗｐ，Ｓｗｎの操作信号がゲートへと伝播する電気経路（バッファ６４の入力端子）の電気的な状態を操作することで、これらスイッチング素子Ｓｗｐ、Ｓｗｎにオン状態とする電圧が印加されることを禁止した。これにより、制御装置３０による操作信号ｇｊ＃（ｊ＝ｖ、ｗ）の生成手法を変更することなく、これらをオフ状態とすることができる。
【００５１】
（２）異常時放電制御において、Ｕ相の高電位側のスイッチング素子Ｓｗｐのゲート印加電圧を、インバータＩＶが本来の目的で使用される場合よりも小さくした。これにより、モータジェネレータ１０を介してＶ相やＷ相のスイッチング素子Ｓｗｐ，Ｓｗｎに電流が流れるおそれがあるため、シャットダウンスイッチ６６等を設けることの技術的意義が特に大きい。
【００５２】
（３）異常時放電制御時において、低電位側のスイッチング素子Ｓｗｎのゲートに高電圧（端子電圧ＶＨ）を印加してオン状態に維持した状態で、高電位側のスイッチング素子Ｓｗｐのゲートに低電圧（端子電圧ＶＬ）を断続的に印加してオン・オフ操作を繰り返すことで異常時放電制御を行った。これにより、オン・オフ操作を繰り返す側のゲート・エミッタ間の電位を安定させることができる等、異常時放電制御を好適に行なうことができる。
【００５３】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５４】
本実施形態では、図８に示すように、絶縁素子駆動部６０からシャットダウンスイッチ６６を削除する。
【００５５】
図９に、本実施形態にかかる異常時放電制御を示す。詳しくは、図９（ａ）に、時比率信号Ｄｕ，Ｄｖ，Ｄｗの推移を示し、図９（ｉ）に、異常時放電指令ｄｉｓの推移を示す。なお、図９（ｂ）〜図９（ｈ）は、先の図７（ｂ）〜図７（ｈ）のそれぞれに対応している。
【００５６】
本実施形態では、時比率信号Ｄｕを、キャリアの山と谷との間の値に設定して且つ、時比率信号Ｄｖ，Ｄｗを、キャリアの谷に固定する。これにより、図１０に示すように、Ｖ相およびＷ相の高電位側のスイッチング素子Ｓｗｐはオフ状態に固定され、低電位側のスイッチング素子Ｓｗｎはオン状態に固定される。ここで、低電位側のスイッチング素子Ｓｗｎのゲート印加電圧は、Ｕ相とＶ相およびＷ相とで差がないため、これらに電流が流れる際の入力端子および出力端子間の電圧降下量は同一となると考えられる。このため、Ｕ相の高電位側のスイッチング素子Ｓｗｎを流れる電流は、最もインピーダンスの小さい経路であるＵ相の低電位側のスイッチング素子Ｓｗｎを備える経路を流れると考えられる。これは、Ｖ相やＷ相の低電位側のスイッチング素子Ｓｗｎを備える経路に電流が流れる場合には、モータジェネレータ１０を経由する必要があり、この経路にはモータジェネレータ１０のインピーダンスが加わるためである。
【００５７】
以上説明した本実施形態によれば、先の第１の実施形態の上記（２）、（３）に準じた効果に加えて、さらに以下の効果が得られるようになる。
【００５８】
（４）Ｖ相およびＷ相の高電位側のスイッチング素子Ｓｗｐをオフ状態に固定するように時比率信号Ｄｖ，Ｄｗを操作した。これにより、異常時放電制御に際してモータジェネレータ１０に電流が流れないようにする設定を、制御装置３０の演算パラメータ（時比率信号）の操作によって実現することができる。
【００５９】
（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６０】
図１１に、本実施形態にかかるＵ相のドライブユニットＤＵの構成を示す。なお、図１１において、先の図２に示した部材に対応する部材については便宜上同一の符号を付している。
【００６１】
図示されるように、本実施形態では、異常時放電指令ｄｉｓ１，２によってスイッチング素子Ｓｗｐ，Ｓｗｎを駆動する専用の駆動回路を備える。
【００６２】
すなわち、図１１（ａ）に示すように、Ｕ相上側アームにおいては、端子電圧ＶＨよりも低い端子電圧ＶＬを有する電源５０ａの電圧が、充電用スイッチング素子５２およびゲート抵抗４４を介してスイッチング素子Ｓｗｐのゲートに印加される。また、ゲートは、ゲート抵抗４４および放電用スイッチング素子５４を介してスイッチング素子Ｓｗｐのエミッタに接続されている。そして、充電用スイッチング素子５２および放電用スイッチング素子５４は、異常時放電指令ｄｉｓ１に応じて異常時用駆動制御部５６によってオン・オフ操作される。これにより、スイッチング素子Ｓｗｐは、異常時放電指令ｄｉｓ１に応じてオン・オフ操作される。
【００６３】
また、図１１（ｂ）に示されるように、Ｕ相下側アームにおいては、電源５０ａに代えて、端子電圧ＶＨの電源５０ｂを備えている。なお、異常時用駆動制御部５６には、異常時放電指令ｄｉｓ１とは相違する異常時放電指令ｄｉｓ２が入力される。
【００６４】
図１２に、本実施形態にかかる異常時放電制御の処理手順を示す。この処理は、制御装置３０によって、例えば所定周期で繰り返し実行される。
【００６５】
この一連の処理では、まずステップＳ１０において、異常時放電制御の要求があるか否かを判断する。ここでは、車両が衝突してリレーＳＭＲ１が開状態に切り替えられたことと、異常時放電制御を正常に行なうことができるか否かの診断処理の実行条件が成立することとの論理和が真である場合に、要求ありとする。ちなみに、車両の衝突は、Ｇセンサ２２によって検出される加速度が所定値以上である場合に衝突した旨判断すればよい。また、異常診断は、例えばコンデンサ１６に所定以上の電圧があることを１つの条件として行えばよい。この電圧は、診断用に意図的に充電されたものであってもよい。
【００６６】
そして、異常時放電制御の要求があると判断される場合、ステップＳ１２において、シャットダウン信号ＳＤを絶縁素子駆動部６０に出力する。これにより、駆動制御部４８にオン操作指令が入力されることを禁止することができ、ひいては駆動制御部４８によるスイッチング素子Ｓｗｐ，Ｓｗｎのオン・オフ操作が禁止される。続くステップＳ１４では、異常時放電指令ｄｉｓ１，ｄｉｓ２を出力することで、Ｕ相のスイッチング素子Ｓｗｐ，Ｓｗｎを先の図３に示した態様にて操作する。
【００６７】
なお、ステップＳ１４の処理が完了する場合や、ステップＳ１０において否定判断される場合には、この一連の処理を一旦終了する。
【００６８】
以上説明した本実施形態によれば、先の第１の実施形態の上記（２）、（３）に準じた効果に加えて、さらに以下の効果が得られるようになる。
【００６９】
（５）異常時放電制御に用いる専用の駆動回路（充電用スイッチング素子５２、放電用スイッチング素子５４、異常時用駆動制御部５６等）を備え、異常時放電制御に際して駆動制御部４８にオン操作指令が入力されることを禁止した。これにより、制御装置３０による操作信号ｇ＊＃の生成処理を変更することなく、異常時放電制御を適切に行なうことができる。
【００７０】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
＜禁止手段について＞
禁止手段としては、図５において例示したように絶縁素子駆動部６０の入力を遮断するものに限らない。例えば絶縁素子駆動部６０の出力信号を遮断してオン操作指令となることを禁止するものであってもよい。また例えば、駆動制御部４８の入力信号を遮断して、駆動制御部４８にオン操作指令が入力されることを禁止する手段であってもよい。
＜直流交流変換回路について＞
放電制御に際して高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン状態とされる直流交流変換回路（インバータＩＶ）としては、車載主機としての回転機と高電圧バッテリ１２との間の電力の授受を仲介するものに限らない。例えば、空調装置の備える回転機等、主機以外の回転機と高電圧バッテリ１２との間の電力の授受を仲介するものであってもよい。
＜放電制御手段について＞
異常時放電制御手段としては、低電位側のスイッチング素子Ｓｗｎをオン状態に保った状態で高電位側のスイッチング素子Ｓｗｐのオン状態およびオフ状態を複数回繰り返すことでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行なうものに限らない。例えば、高電位側のスイッチング素子Ｓｗｐをオン状態に保った状態で低電位側のスイッチング素子Ｓｗｎのオン状態およびオフ状態を複数回繰り返すことでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行なうものであってもよい。ただし、この場合であっても、オン状態およびオフ状態を複数回繰り返す側のゲート印加電圧の方を低く設定し、非飽和領域で動作させることが望ましい。また、例えば高電位側のスイッチング素子Ｓｗｐと低電位側のスイッチング素子Ｓｗｎとの同時のオン状態および同時のオフ状態を複数回繰り返すことでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行なうものであってもよい。ここでも、これら高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの少なくとも一方を非飽和領域で動作させるべくゲート印加電圧を調節することが望ましい。また、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方を、放電制御期間において一度だけオン状態とするものであってもよい。
【００７１】
また、モータジェネレータ１０の１の相に電圧を印加する高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの組のみを用いて放電制御を行なうものに限らない。例えば、各相の高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎを順次オン状態とするように切り替えるものであってもよい。
【００７２】
また、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの双方をオン状態とすることで行われる放電制御を、異常時に限らず、通常時において、リレーＳＭＲ１を開状態に切り替える都度行ってもよい。
【００７３】
＜そのほか＞
・放電制御に用いる高電位側のスイッチング素子Ｓｗｐや低電位側のスイッチング素子Ｓｗｎとしては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【００７４】
・インバータＩＶの入力端子に高電圧バッテリ１２が直接接続される構成に限らない。例えば、リアクトルと、リアクトルを介してコンデンサ１６に並列接続されるスイッチング素子と、フリーホイールダイオードと、スイッチング素子とフリーホイールダイオードとの直列接続体に接続されるコンデンサとを備える昇圧コンバータを、インバータＩＶの入力端子に接続させてもよい。この場合、昇圧コンバータの出力端子に接続されたコンデンサとコンデンサ１６とが放電制御の対象となり、コンデンサ１６の電圧は、昇圧コンバータのコンデンサの電圧が低下するに連れてフリーホイールダイオードを介して放電されることとなる。
【００７５】
・車両としては、ハイブリッド車に限らず、例えば車載主機として回転機のみを備える電気自動車等であってもよい。
【００７６】
・放電制御装置としては、車両に搭載されるものに限らず、例えば住宅に設けられる直流電源の電力を交流に変換する電力変換システムに適用されるものであってもよい。この場合、異常時とは、例えば地震等が検地された場合とすればよい。
【符号の説明】
【００７７】
１０…モータジェネレータ、１２…高電圧バッテリ（直流電源の一実施形態）、１６，１７…コンデンサ、３０…制御装置、６０…絶縁素子駆動部、６６…シャットダウンスイッチ、Ｓｗｐ…高電位側のスイッチング素子、Ｓｗｎ…低電位側のスイッチング素子Ｓｗｎ。
【図１】
2011188711.tif 000003
【図２】
2011188711.tif 000004
【図３】
2011188711.tif 000005
【図４】
2011188711.tif 000006
【図５】
2011188711.tif 000007
【図６】
2011188711.tif 000008
【図７】
2011188711.tif 000009
【図８】
2011188711.tif 000010
【図９】
2011188711.tif 000011
【図１０】
2011188711.tif 000012
【図１１】
2011188711.tif 000013
【図１２】
2011188711.tif 000014