(57)【要約】【課題】簡易な回路構成で、増幅手段から出力される電圧の温度変化を抑制する。【解決手段】第１の大きさの負の温度勾配を有する電圧を電圧出力端子１２Ａから出力する定電圧回路１２、電圧出力端子１２Ａが接続される非反転入力端子１４Ａ、増幅された電圧を出力する増幅電圧出力端子１４Ｃ、及び反転入力端子１４Ｂを有するオペアンプ１４、抵抗１６Ａの一端が増幅電圧出力端子１４Ｃに接続され、かつ他端が反転入力端子１４Ｂに接続され、抵抗１６Ｂの一端が抵抗１６Ａの他端に接続され、抵抗１６Ｂの他端に接続されるＮＭＯＳトランジスタ２０によって、絶対値が定電圧回路１２から出力される電圧の温度勾配の大きさよりも大きい負の温度勾配を有する電圧が出力され、抵抗１６Ａと抵抗１６Ｂとの抵抗値の比が、抵抗１６Ａに印加される電圧の温度勾配の絶対値が第１の大きさと同じ大きさの正の温度勾配となる値とされている。【選択図】図１
2011003082.tif 000002
【特許請求の範囲】
【請求項１】
第１の大きさの負の温度勾配を有する電圧を電圧出力端子から出力する第１の電圧出力手段と、
前記電圧出力端子に接続された非反転入力端子、反転入力端子、及び増幅された電圧を出力する増幅電圧出力端子を有する増幅手段と、
一端が前記増幅電圧出力端子に接続され、かつ他端が前記反転入力端子に接続された第１の抵抗と、
一端が前記第１の抵抗の他端に接続された第２の抵抗と、
前記第２の抵抗の他端に接続されると共に、絶対値が前記第１の大きさよりも大きい第２の大きさの負の温度勾配を有する電圧を出力する第２の電圧出力手段と、
を備え、
前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値との比を、前記第１の抵抗に印加される電圧の温度勾配の絶対値が前記第１の大きさと同じ大きさの正の温度勾配となる値とした基準電圧出力回路。
【請求項２】
前記第２の電圧出力手段を、飽和領域で動作するトランジスタとした請求項１記載の基準電圧出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度の変化に依存して変化することがない基準電圧を出力する基準電圧出力回路に関する。
【背景技術】
【０００２】
一般的に、温度の変化に依存して変化することが無い基準電圧が必要な場合、基準電圧の温度依存性をキャンセルさせるバンドギャップ回路が用いられている。
【０００３】
バンドギャップ回路は、例えば、ダイオードを用いた回路や、トランジスタの負の熱電圧と抵抗の正の熱電圧とを組み合わせた回路等が用いられる。また、これらの回路により発生した電圧に、電流能力を持たせるためにオペアンプを組み合わせた回路が用いられる。
【０００４】
例えば、温度の変化に依存して変化することが無い基準電圧を発生させる基準電圧発生回路として、特許文献１には、電流密度が異なる一対のトランジスタのエミッタ同士を共通接続し、温度Ｔに比例したベース・エミッタ間電圧の差の電圧を発生するＶT発生回路と、このＶT発生回路の出力を受け温度に比例した電流密度比を持つΔＶbeを発生しこれをｍ倍して出力する非線形ΔＶbe発生回路と、定電流Ｉcをトランジスタに流しこのトランジスタのベース・エミッタ間電圧Ｖbeと前記非線形ΔＶbe発生回路の出力とを加算して出力するＶref出力回路を備え、このＶref出力回路よりバンドキャップ電圧に等しい出力電圧が得られるように構成された基準電圧発生回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２３５４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の基準電圧発生回路では、温度の変化に依存して変化することが無い基準電圧を発生させることができるものの、回路構成が複雑であるという問題点がある。
【０００７】
本発明は上記問題点を解決するためになされたものであり、簡易な回路構成で、増幅手段から出力される電圧の温度変化を抑制する基準電圧出力回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１の基準電圧出力回路は、第１の大きさの負の温度勾配を有する電圧を電圧出力端子から出力する第１の電圧出力手段と、前記電圧出力端子に接続された非反転入力端子、反転入力端子、及び増幅された電圧を出力する増幅電圧出力端子を有する増幅手段と、一端が前記増幅電圧出力端子に接続され、かつ他端が前記反転入力端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続された第２の抵抗と、前記第２の抵抗の他端に接続されると共に、絶対値が前記第１の大きさよりも大きい第２の大きさの負の温度勾配を有する電圧を出力する第２の電圧出力手段と、を備え、前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値との比を、前記第１の抵抗に印加される電圧の温度勾配の絶対値が前記第１の大きさと同じ大きさの正の温度勾配となる値とされている。
【０００９】
請求項１に記載の基準電圧出力回路によれば、第２の抵抗の他端に接続される第２の電圧出力手段によって、絶対値が第１の電圧出力手段から出力される電圧が有する負の温度勾配の第１の大きさよりも大きい、第２の大きさの負の温度勾配を有する電圧が出力される。また、第１の抵抗の抵抗値と第２の抵抗の抵抗値との比が、第１の抵抗に印加される電圧の温度勾配の絶対値が第１の大きさと同じ大きさの正の温度勾配となる値に定められるので、第１の抵抗に絶対値が第１の大きさと同じ大きさの正の温度勾配の電圧が印加される。
【００１０】
なお、増幅手段の反転入力端子には、非反転入力端子に印加された電圧と同じ大きさの電圧が印加される。すなわち、反転入力端子には、第１の大きさの負の温度勾配を有する電圧が印加される。
【００１１】
従って、請求項１に記載の基準電圧出力回路によれば、反転入力端子に印加された電圧の負の温度勾配と、第１の抵抗に印加された電圧の正の温度勾配とが相殺されるので、簡易な回路構成で、増幅手段から出力される電圧の温度変化を抑制することができる。また、基準電圧出力回路の回路構成が簡易になるので、基準電圧出力回路で消費される電力が低減される。
【００１２】
なお、本発明は、請求項２に記載の発明のように、前記第２の電圧出力手段を、飽和領域で動作するトランジスタとしてもよい。
【発明の効果】
【００１３】
以上説明した如く、本発明によれば、簡易な回路構成で、増幅手段から出力される電圧の温度変化を抑制するという優れた効果を有する。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態に係る基準電圧出力回路の構成図である。
【図２】本実施の形態に係る基準電圧出力回路のオペアンプから出力される電圧のシミュレーション結果の一例を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１６】
図１に本実施の形態に係る基準電圧出力回路１０の構成を示す。
【００１７】
本実施の形態に係る基準電圧出力回路１０は、第１の大きさの負の温度勾配を有する電圧を電圧出力端子１２Ａから出力する定電圧回路１２と、定電圧回路１２の電圧出力端子１２Ａに接続された非反転入力端子１４Ａ、反転入力端子１４Ｂ、及び増幅された電圧（基準電圧）を出力する増幅電圧出力端子１４Ｃを有するオペアンプ１４と、一端がオペアンプ１４の増幅電圧出力端子１４Ｃに接続され、かつ他端がオペアンプ１４の反転入力端子１４Ｂに接続された抵抗１６Ａと、一端が抵抗１６Ａの他端に接続された抵抗１６Ｂと、抵抗１６Ｂの他端に接続されると共に、絶対値が上記第１の大きさよりも大きい第２の大きさの負の温度勾配を有する電圧を出力する電圧出力部１８と、を備えている。
【００１８】
本実施の形態に係る定電圧回路１２は、一例として、第１の大きさの負の温度勾配が−１ｍＶ／℃であり、温度が２５℃の場合に０．９Ｖとなる電圧を電圧出力端子１２Ａから出力する。すなわち、本実施の形態に係る上記第１の大きさは、１ｍＶであり、定電圧回路１２から出力される電圧は、温度が１℃上がる毎に１ｍＶ低下する。
【００１９】
本実施の形態に係るオペアンプ１４の非反転入力端子１４Ａには、定電圧回路１２の電圧出力端子１２Ａから出力される０．９Ｖで、かつ温度勾配が−１ｍＶ／℃の電圧が印加される。このため、オペアンプ１４の反転入力端子１４Ｂには、非反転入力端子１４Ａに印加される電圧と同じ大きさである、温度が２５℃の場合に０．９Ｖで、かつ温度勾配が−１ｍＶ／℃の電圧が印加される。
【００２０】
また、オペアンプ１４は、電力が供給される２つの電源端子を備え、一方の電源端子には、高電位側電源電圧ＶＤＤ（一例として、１．２Ｖ以上の電圧）が印加され、他方の電源端子には、低電位側電源電圧ＶＳＳ（一例として、接地電圧）が印加される。
【００２１】
本実施の形態に係る電圧出力部１８は、ＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）トランジスタ２０で構成されており、ドレイン端子は抵抗１６Ｂに接続され、ソース端子は低電位側電源電圧ＶＳＳが印加される。そして、ゲート端子は、ＮＭＯＳトランジスタ２０を飽和領域で動作させる電圧が印加される。なお、ＮＭＯＳトランジスタ２０は、飽和領域で動作すればよいので、ダイオード接続（ドレイン端子とゲート端子とを接続）させて用いてもよい。
【００２２】
また、飽和領域で動作させるＮＭＯＳトランジスタ２０のドレイン端子から出力される電圧（図１のＡ点の電圧であり、以下、「ドレイン電圧」という。）は、シリコンで作製されるＮＭＯＳトランジスタでは一般的に、約０．６Ｖであり、−２ｍＶ／℃の温度勾配を有する。すなわち、本実施の形態に係る上記第２の大きさは、２ｍＶであり、ＮＭＯＳトランジスタ２０から出力されるドレイン電圧は、温度が１℃上がる毎に２ｍＶ低下する。
【００２３】
また、本実施の形態に係る基準電圧出力回路１０では、抵抗１６Ａの抵抗値ＲＡと抵抗１６Ｂの抵抗値ＲＢとの比が、抵抗１６Ａに印加される電圧の温度勾配の絶対値が第１の大きさと同じ大きさの正の温度勾配となる値とされている。このように、抵抗１６Ａの抵抗値ＲＡと抵抗１６Ｂの抵抗値ＲＢとの比が、抵抗１６Ａに印加される電圧の温度勾配の絶対値が第１の大きさと同じ大きさの正の温度勾配となる値に定められているので、反転入力端子１４Ｂに印加される電圧の負の温度勾配と抵抗１６Ａに印加される正の温度勾配とが相殺される。
【００２４】
本実施の形態に係る基準電圧出力回路１０では、非反転入力端子１４Ａ及び反転入力端子１４Ｂに印加される電圧の温度勾配が−１ｍＶ／℃であるため、抵抗１６Ａの抵抗値ＲＡと抵抗１６Ｂの抵抗値ＲＢとの比を、抵抗１６Ａに印加される電圧の温度勾配が＋１ｍＶ／℃となるような値と定める。
【００２５】
なお、ＮＭＯＳトランジスタ２０のドレイン電圧の温度勾配をｄＶｔとし、抵抗１６Ａに印加される電圧の温度勾配をｄＶＡとし、抵抗１６Ｂに印加される電圧の温度勾配をｄＶＢとすると、温度勾配ｄＶｔ、温度勾配ｄＶＡ、及び温度勾配ｄＶＢの関係は、ＮＭＯＳトランジスタ２０、抵抗１６Ａ、及び抵抗１６Ｂが直列に接続されているため、（１）式で表される。
【００２６】
【数１】
2011003082.tif 000003
本実施の形態では、ＮＭＯＳトランジスタ２０のドレイン電圧の温度勾配ｄＶｔが−２ｍＶ／℃であるので、（１）式より、抵抗１６Ａに印加される電圧の温度勾配ｄＶＡと抵抗１６Ｂに印加される電圧の温度勾配ｄＶＢの和は＋２ｍＶ／℃となる。また、本実施の形態では、抵抗１６Ａに印加される電圧の温度勾配ｄＶＡを＋１ｍＶ／℃とするため、抵抗１６Ｂに印加される電圧の温度勾配ｄＶＢは、＋１ｍＶ／℃となる。
【００２７】
そして、抵抗１６Ａの抵抗値ＲＡと抵抗１６Ｂの抵抗値ＲＢとの比は、抵抗１６Ａに印加される電圧の温度勾配ｄＶＡと抵抗１６Ｂに印加される電圧の温度勾配ｄＶＢの値を次の（２）式に代入することで算出される。
【００２８】
【数２】
2011003082.tif 000004
上記（２）式より、抵抗１６Ａに印加される電圧の温度勾配ｄＶＡを＋１ｍＶ／℃とする本実施の形態では、抵抗１６Ａの抵抗値ＲＡと抵抗１６Ｂの抵抗値ＲＢとの比が、１：１と算出される。このため、本実施の形態に係る基準電圧出力回路１０では、抵抗１６Ａ及び抵抗１６Ｂとして、抵抗値ＲＡと抵抗値ＲＢとの比が１：１となる抵抗を用いる。
【００２９】
なお、以上のようなＮＭＯＳトランジスタ２０と抵抗１６Ａ，１６Ｂとによって構成されたバンドギャップ回路を有する基準電圧出力回路１０から出力される電圧、すなわち、オペアンプ１４の増幅電圧出力端子１４Ｃから出力される基準電圧は、１．２Ｖとなる。また、定電圧回路１２から出力する電圧をオペアンプ１４の増幅電圧出力端子１４Ｃから出力される電圧よりも小さい電圧（本実施の形態では０．９Ｖ）とすることで、オペアンプ１４が動作しやすくなる。
【００３０】
また、図２に、本実施の形態に係る基準電圧出力回路１０のオペアンプ１４から出力される電圧のシミュレーション結果の一例を示す。なお、同図の横軸は、温度を示し、縦軸は、電圧を示している。また、同図には、定電圧回路１２から出力される負の温度勾配を有する電圧の温度変化、及び負の温度勾配を有するドレイン電圧の温度変化も示す。
【００３１】
同図に示すように、オペアンプ１４から出力される電圧は、定電圧回路１２から出力される電圧が温度の変化に依存して低下しても、略一定の値となっていることが分かる。
【００３２】
以上詳細に説明したように、第１の大きさ（本実施の形態では１ｍＶ）の負の温度勾配を有する電圧を電圧出力端子から出力する第１の電圧出力手段（本実施の形態では定電圧回路１２）、非反転入力端子、反転入力端子、及び増幅された電圧を出力する増幅電圧出力端子を有する増幅手段（本実施の形態ではオペアンプ１４）、第１の抵抗（本実施の形態では抵抗１６Ａ）、並びに第２の抵抗（本実施の形態では抵抗１６Ｂ）が設けられ、第１の電圧出力手段の電圧出力端子が増幅手段の反転入力端子に接続され、第１の抵抗の一端が増幅電圧出力端子に接続され、かつ他端が反転入力端子に接続され、第２の抵抗の一端が第１の抵抗の他端に接続されている。
【００３３】
そして、第２の抵抗の他端に接続される第２の電圧出力手段（本実施の形態ではトランジスタ２０）によって、絶対値が第１の電圧出力手段から出力される電圧が有する負の温度勾配の第１の大きさよりも大きい、第２の大きさ（本実施の形態では２ｍＶ）の負の温度勾配を有する電圧が出力される。また、第１の抵抗の抵抗値と第２の抵抗の抵抗値との比が、第１の抵抗に印加される電圧の温度勾配の絶対値が第１の大きさと同じ大きさの正の温度勾配となる値とされ、反転入力端子に印加される電圧の負の温度勾配と第１の抵抗に印加される電圧の正の温度勾配とが相殺されるので、簡易な回路構成で、増幅手段から出力される電圧の温度変化を抑制することができる。また、基準電圧出力回路の回路構成が簡易になるので、基準電圧出力回路で消費される電力が低減される。
【符号の説明】
【００３４】
１０    基準電圧出力回路
１２    定電圧回路（第１の電圧出力手段）
１４    オペアンプ（増幅手段）
１６Ａ  抵抗（第１の抵抗）
１６Ｂ  抵抗（第２の抵抗）
２０    ＮＭＯＳトランジスタ（第２の電圧出力手段）
【図１】
2011003082.tif 000005
【図２】
2011003082.tif 000006