(57)【要約】【課題】  従来、外付け抵抗の電圧降下から検出していたパワーＮ型ＭＯＳＦＥＴに流れる電流を、高感度のホール素子に発生するホール電圧ＶＨにより検出する。【解決手段】  アースラインに向かって配線されたソース配線層８の一部をＮ型層１に形成したトレンチ２０内に配設する。これによりトレンチ２０内に配設されたソース配線層８ａ近傍のＮ型層１に発生する磁束密度Ｂを高める。この高い磁束密度Ｂが発生しているトレンチ２０内のソース配線層８ａ近傍のＮ型層１を横切るホール電流ＩＨ成分を増やし、ホール素子Ｈに発生するホール電圧ＶＨを高くする。このように、高い磁束密度Ｂの発生領域にホール素子Ｈを配置することにより、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが数Ａ程度でも大きなホール電圧ＶＨを発生する。【選択図】  図８
2011003815.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層内に形成された、互いに平行となる一対のトレンチと、
前記トレンチの内壁の前記半導体層に浅く形成された高濃度半導体層と、
前記半導体層上及び前記トレンチ内の前記高濃度半導体層上に絶縁膜を介して、前記配線層上、一対のトレンチの一方の側の前記トレンチ内、前記半導体層上、他方の側の前記トレンチ内、前記半導体層上と、この順序に連続して形成されたＵ字状のパワーデバイスの配線層と、
前記トレンチに挟まれた前記半導体層に形成されたホール素子と、を含み、前記ホール素子は、前記トレンチ内に形成された前記配線層を流れる電流から生じる磁界と前記一対のトレンチの内壁に形成された前記高濃度半導体層間を流れる電流の間の電磁力によりホール電圧を発生することを特徴とする半導体装置。
【請求項２】
前記トレンチが３個以上形成され、前記配線層が複数のＵ字状配線層を有して連続して形成され、近接する２つの前記トレンチに挟まれた複数の前記半導体層に、それぞれホール素子が形成され、各ホール素子に発生するホール電圧が直列に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型の半導体層内に形成されたトレンチと、
前記トレンチの内壁の前記半導体層に浅く形成された高濃度半導体層と、
前記半導体層上及び前記トレンチ内の前記高濃度半導体層上に絶縁膜を介して連続して形成されたパワーデバイスの配線層と、
前記トレンチ内の配線層の側面に近接した前記半導体層に形成されたホール素子と、を含み、前記ホール素子は、前記トレンチ内に形成された前記配線層を流れる電流から生じる磁界と前記トレンチの内壁の高濃度半導体層に垂直に流れる電流の間の電磁力によりホール電圧を発生することを特徴とする半導体装置。
【請求項４】
前記ホール素子が前記トレンチ内に形成された配線層の両側面に近接した前記半導体層に対称的に形成され、各ホール素子に発生するホール電圧が直列に接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記トレンチが複数形成され、前記配線層が各トレンチを直列に接続するように形成され、該各トレンチ内の配線層の側面に近接して、それぞれホール素子が形成された状態で、各ホール素子に発生するホール電圧が直列に接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項６】
第１導電型の半導体層上に形成された絶縁膜と、
前記絶縁膜に形成された該絶縁膜より薄い絶縁膜が形成された開口部と、
前記絶縁膜上に形成されたパワーデバイスの配線層と、
前記配線層の側面と近接し、該側面に平行に形成された前記開口部を被覆する、前記開口部の面積より大きな表面積を有する金属膜と、
前記開口部の前記半導体層に形成されたホール素子と、を含み、前記ホール素子は前記金属膜により集束された高い磁界密度とそれを横切る電流との間の電磁力によりホール電圧を発生することを特徴とする半導体装置。
【請求項７】
前記開口部及びそれを被覆する金属膜及び前記ホール素子が前記配線層の両側に対称的に形成され、各ホール素子に発生するホール電圧が直列に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記配線層の両側に、対称的に形成された前記開口部及びそれを被覆する金属膜及び前記ホール素子が、前記配線層に沿って、所定の間隔をあけて、複数形成され、各ホール素子に発生するホール電圧が直列に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記ホール電圧を発生させる電流の入力端子お呼び出力端子が第２導電型からなり、２つの電流端子で挟まれた領域が第２導電型で形成されていることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。
【請求項１０】
前記ホール電圧によりパワーデバイスの入力を制御し、該パワーデバイスを流れる電流の定電流化を図ることを特徴とする請求項１乃至請求項９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、パワーデバイスの配線層に流れる電流を、同一半導体基板内に形成した高感度ホール素子で検出する構成に関する。
【背景技術】
【０００２】
配線に流れる電流の周りにはアンペールの法則に基づいた磁界が発生する。係る磁界を検出して、磁束密度に比例するホール電圧を発生させ、配線に流れる電流を相対的に検出する、ホール素子Ｈからなる電流検出装置は、以下に掲載する先行技術文献に開示されている。いずれも、ホール素子Ｈの外部を流れる電流を、その電流が発する磁束密度Ｂから検出するものである。配線に流れる電流を直線電流と仮定して、ホール素子Ｈに発生するホール電圧ＶＨは以下の様に表す事ができる。
【０００３】
ホール電流が流れる半導体基板が、幅ｂ、厚さｔ、電子濃度ｎ、電子の電荷量ｑ、直線電流により発生する磁束密度Ｂ、ホール素子Ｈに流すホール電流ＩＨとするとホール電圧ＶＨ＝ＢＩＨ／ｑｎｔとなる。即ち、ＶＨを測定することにより未知数のＢの値が判明する。磁束密度Ｂと被測定電流Ｉとの関係はＢ∝μＩ／ｒとなる。ここでμは電流を取り囲む領域の透磁率、ｒは電流Ｉと磁束密度Ｂを測定する位置との距離になる。通常、電流が流れる配線の近くにホール素子Ｈが配置されｒをできるだけ小さくして、高い磁束密度Ｂの中にホール素子を配置して高いホール電圧ＶＨが得られるようにしている。
【０００４】
この場合、ｒを小さくするといっても、ホール素子Ｈ基板の厚み、パッケージの厚みがあるため、それより配線とホール素子Ｈを接近させる事ができない。Ｂ∝μＩ／ｒの関係から配線とホール素子間の距離ｒが大きくなるのと反比例し磁束密度Ｂが急激に低くなり、ホール素子Ｈ内部での磁束密度Ｂを十分に高くする事ができない。そこで、ホール素子Ｈの直上にフェライト等からなる集磁板を貼り付けて磁束を集め、磁束密度Ｂの向上を図る等の工夫がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１３０８９５
【特許文献２】特開２００３−２６２６５０
【特許文献３】特開２００８−２６７８３２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、特定の配線に流れる比較的大きな電流は、その近傍に隣接してホール素子Ｈを配置し、ホール素子Ｈに発生するホール電圧ＶＨで代替して検出する事ができる。しかしながら集積回路等に形成されたパワーデバイスの数Ａ程度の電流Ｉを検出し、パワーデバイスの入力端にフィードバックして、パワーデバイスの電流Ｉを一定化する場合等には、図１（Ａ）に示すように、簡便にパワーデバイスの配線層に直列に外付け抵抗Ｒをつけ、その抵抗の両端に発生する電圧ＶＲにより入力ゲート端子にフィードバックをかけている。
【０００７】
近年、携帯電話等の小型携帯機器に関しては、益々軽薄短小が要求され、外付け部品等も半導体基板内に取り込む事が必須となっている。抵抗を半導体基板内に取り込めば、抵抗部分で電力消費が起こり発熱による電力損失が発生する。電力損失をできるだけ少なくするため、低抵抗にする必要があるが、この場合、抵抗の占有面積が大きくなり、また低抵抗を精度良く形成するのが難しいため、精度の良い電流検出が難しいという問題が生じる。また、抵抗で電圧降下がある分、電源電圧を有効に利用できないという問題もある。
【０００８】
図１（Ｂ）に示すように、パッケージの外に引き出された、パワーデバイスの配線層に接続するリードフレーム等に、近接してホール素子Ｈを配置し、定電流源ＩＤＤからホール電流ＩＨを供給し、パワーデバイスの配線層を流れる電流Ｉから生じる磁束密度Ｂとの間の電磁力により発生するホール電圧ＶＨを測定する方法も考えられるが、パワーデバイスの配線層を流れる電流は、せいぜい数Ａ程度であり、十分な磁束密度を発生する事ができない。この結果、所望のホール電圧ＶＨを発生させることは困難となる。また、係る方法は軽薄短小化の流れに逆行する。
【０００９】
しかし、ソース電流Ｉの周辺に発生する磁束密度Ｂは、前述の如く、磁束密度Ｂの測定位置とソース電流Ｉとの距離ｒが小さければ小さいほど大きくなる。かかる性質を利用して、ソース配線層８直下近傍のＮ型層１に、パワーデバイスと一緒にホール素子Ｈを形成することにより、より高い磁束密度Ｂを発生させる事ができる。この結果、高いホール電圧ＶＨを得る事ができ、ソース電流Ｉを代替して検出する事が可能となる。軽薄短小の流れに適うものである。
【００１０】
従って、余分な電力消費をせずに、簡便に、パワーデバイスに流れる電流Ｉを検出できる高感度ホール素子Ｈを開発することが課題となる。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、第１導電型の半導体層内に形成された、互いに平行となる一対のトレンチと、前記トレンチの内壁の前記半導体層に浅く形成された高濃度半導体層と、前記半導体層上及び前記トレンチ内の前記高濃度半導体層上に絶縁膜を介して、前記半導体層上、一対のトレンチの一方の側の前記トレンチ内、前記半導体層上、他方の側の前記トレンチ内、前記半導体層上と、この順序に連続して形成されたＵ字状のパワーデバイスの配線層と、前記トレンチに挟まれた前記半導体層に形成されたホール素子と、を含み、前記ホール素子は、前記トレンチ内に形成された前記配線層を流れる電流から生じる磁界と前記一対のトレンチの内壁に形成された前記高濃度半導体層間を流れる電流の間の電磁力によりホール電圧を発生することを特徴とする。
【００１２】
また、本発明の半導体装置は、第１導電型の半導体層内に形成されたトレンチと、前記トレンチの内壁の前記半導体層に浅く形成された高濃度半導体層と、前記半導体層上及び前記トレンチ内の前記高濃度半導体層上に絶縁膜を介して連続して形成されたパワーデバイスの配線層と、前記トレンチ内の配線層の側面に近接した前記半導体層に形成されたホール素子と、を含み、前記ホール素子は、前記トレンチ内に形成された前記配線層を流れる電流から生じる磁界と前記トレンチの内壁の高濃度半導体層に垂直に流れる電流の間の電磁力によりホール電圧を発生することを特徴とする。
【００１３】
また、本発明の半導体装置は、第１導電型の半導体層上に形成された絶縁膜と、前記絶縁膜に形成された該絶縁膜より薄い絶縁膜が形成された開口部と、前記絶縁膜上に形成されたパワーデバイスの配線層と、前記配線層の側面と近接し、該側面に平行に形成された前記開口部を被覆する、前記開口部の面積より大きな表面積を有する金属膜と、前記開口部の下部の前記半導体層に形成されたホール素子と、を含み、前記ホール素子は、前記金属膜により集束され前記半導体層の表面から垂直に入射する高い磁界密度と、それを横切る電流との間の電磁力によりホール電圧を発生することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、製造工程の増加、半導体層内の発熱量増大、チップサイズ増大等の不利益を回避し、または最小限にして、パワーデバイスの配線層を流れる電流の大きさをホール素子に発生するホール電圧により検出する事ができる。また、係る検出結果に基づいて、パワーデバイスの入力端に適切なフィードバックをかける事が可能となり、パワーデバイスを流れる電流を一定にする事ができる。
【図面の簡単な説明】
【００１５】
【図１】パワーＮ型ＭＯＳＦＥＴのソース電流の測定方法を示す回路図である。
【図２】パワーＮ型ＭＯＳＦＥＴのソース電流を測定するため、ソース配線層近傍のホール素子を形成する領域を示す図面である。
【図３】ソース電流から発生する磁束密度の方向、ホール電流の方向及びホール電流の受ける電磁力の方向を示す図面である。
【図４】ソース電流から発生する磁束密度の方向、ホール電流の方向及びホール電流の受ける電磁力の方向を示す図面である。
【図５】比較例におけるソース配線近傍のホール素子の配置を示す図面である。
【図６】比較例におけるホール電圧の発生の様子を示す図面である。
【図７】比較例におけるホール電圧の発生の様子を示す図面である。
【図８】本発明の第１の実施形態におけるホール電圧の発生の様子を示す図面である。
【図９】本発明の第１の実施形態におけるホール電圧の発生の様子を示す図面である。
【図１０】本発明の第２の実施形態におけるホール電圧の発生の様子を示す図面である。
【図１１】本発明の第２の実施形態におけるホール電圧の発生の様子を示す図面である。
【図１２】本発明の第３の実施形態におけるホール電圧の発生の様子を示す図面である。
【図１３】本発明の第３の実施形態におけるホール電圧の発生の様子を示す図面である。
【図１４】本発明の各実施形態におけるホール素子数を増大した場合のホール電圧の発生の様子を示す図面である。
【発明を実施するための形態】
【００１６】
パワーＮ型ＭＯＳＦＥＴに流れるソース電流Ｉは、前述の如く、せいぜい数Ａである。ソース電流Ｉを１Ａの直線電流と考えた場合、ソース電流Ｉの流れる方向に発生する右回りの磁束密度Ｂ、ホール素子Ｈを形成するシリコン半導体の被透磁率μｒ、真空の被透磁率μ０、ソース電流Ｉと磁束密度Ｂの測定位置の距離をｒとした場合、Ｂ＝μｒμ０Ｉ／２πｒの関係になる。従って、ｒ＝１０μｍのときはＢ＝０．４ガウス、ｒ＝１μｍのときはＢ＝４ガウス、ｒ＝１００ｎｍのときはＢ＝４０ガウス、ｒ＝１０ｎｍのときはＢ＝４００ガウスの磁束密度が得られる。
【００１７】
ソース電流Ｉが流れるリードフレームに、ホール素子を近接させたとしてもパッケージの厚み等を考慮すると、１０μｍ以下に接近させることは難しく発生する磁束密度Ｂは０．４ガウス以下の微弱なものにならざるを得ない。フェライト等の集磁板をホール素子の直上に貼付し磁力線を集束し磁束密度Ｂを高め、ホール電圧ＶＨを大きくする手段が使われているが、それでも不十分の可能性がある。また、係るフェライト等を貼付して、ホール電圧ＶＨを大きく出来たとしても、携帯機器の軽薄短小化の流れに逆行することになる。
【００１８】
しかし、前述の如く、ホール電圧ＶＨ＝ＢＩＨ／ｑｎｔと現すことができ、磁束密度Ｂと被測定電流Ｉとの関係はＢ∝μＩ／ｒで現せることから、被測定電流Ｉとホール電流ＩＨが流れる位置の距離ｒを極限まで近づけることにより、前述の如く、被測定電流Ｉが数Ａしか無い場合でも、大きな磁束密度Ｂが発生して、大きなホール電圧ＶＨを得る事が可能となる。極論すればｒをゼロ近辺まで近づけることにより磁束密度Ｂ、ホール電圧ＶＨを無限大に近づける事ができる。
【００１９】
そのためには、以下に述べるように、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが流れる配線層の直下近傍のＮ型半導体層１内にホール素子Ｈを形成すれば、ｒを極限まで小さくする事が可能となり大きな磁束密度Ｂを発生する事ができる。図２（Ａ）、図２（Ｂ）にホール素子形成領域１０を○印で表示している。図２（Ａ）はパワーＮ型ＭＯＳＦＥＴ形成領域の平面図をアースライン（不図示）に向かうソース配線層８と共に示している。図２（Ｂ）は図２（Ａ）のＸ−Ｘ線断面図である。ホール電圧ＶＨは上述の式で表せるようにホール素子のサイズ（厚さｔ除く）には関係しないためソース配線層近傍の小さな領域に簡単に形成できる。十分大きなホール電圧ＶＨが得られない場合には、半導体基板内に増幅回路を形成し、発生したホール電圧ＶＨを増幅し高くする事も可能である。
【００２０】
但しパターン形成時の加工精度の問題、ホール素子Ｈを小さくしすぎると、抵抗増大によるホール電流ＩＨによる発熱の問題が生じる。また、ホール電圧ＶＨ発生領域の両端の距離が短くなることにより、当該部分の電界強度が増大し絶縁破壊の問題が生じる。したがって、最少寸法は自ずと制限される。Ｎ型半導体層１内に所定の工程を経て、Ｐ＋型ソース層２、Ｐ−型ドリフト層３ｂ、Ｐ＋型ドレイン層３ａ、Ｎ＋型バックゲートコンタクト層４、ゲート絶縁膜５、ゲート電極６、ソース配線層８、ドレイン配線層９が形成される。ソース電流ＩがＰ＋型ソース層２からソース配線層８を経由してアースライン（不図示）まで流れる。
【００２１】
図３（Ａ）、図３（Ｂ）及び図４（Ａ）、図４（Ｂ）に図２（Ｂ）のＸ−Ｘ線での断面におけるソース電流Ｉから発生する磁束蜜度Ｂの方向、ホール電流ＩＨの方向及び磁界から、フレミングの左手の法則により、ホール電流ＩＨを構成するＮ型半導体層１内の電子の受ける電磁力ｆの方向を示す。磁束密度Ｂとホール電流ＩＨの方向が直交する場合、電流の流れと逆方向に運動する電子は最大の電磁力ｆを受ける。磁束密度Ｂの方向は、アンペールの法則から、例えば、紙面裏側から表側に流れるソース電流Ｉの周りに、図３、図４に示すように、紙面で左回りに磁束密度Ｂが発生する。Ｎ型半導体層１内での磁束密度Ｂは、図３、図４に示すように、ソース配線層８の左では上から下方向、右側では下から上方向である。ソース配線層８の直下では右向きである。
【００２２】
この場合、磁束密度Ｂとホール電流ＩＨが直交するケースは図３（Ａ）、図３（Ｂ）、図４（Ａ）、図４（Ｂ）の４通りが考えられる。図３（Ａ）では、紙面の上下方向に向かう磁束密度Ｂと紙面左から右に向かうホール電流ＩＨが直交する。図３（Ｂ）では紙面上下方向に向かう磁束密度Ｂと紙面表から裏に向かうホール電流ＩＨが直交する。図４（Ａ）は紙面左から右に向かう磁束密度Ｂと紙面表から裏に向かうホール電流ＩＨが直交し、図４（Ｂ）では紙面左から右に向かう磁束密度Ｂと紙面下から上に向かうホール電流ＩＨが直交する。
【００２３】
その結果、ホール効果により図３（Ａ）ではソース配線層８の左側で、電子は紙面表から裏側への電磁力ｆを受け、右側では表向きの電磁力ｆを受ける。図３（Ｂ）では電子はソース配線層８の左側では左向き、右側では右向きの電磁力ｆを受ける。また、図４（Ａ）では電子は紙面上から下方向に、図４（Ｂ）では紙面表から裏に向かう電磁力ｆを受ける。
【００２４】
電磁力ｆを受けることにより電子が移動した先には、負の電荷を有した電子が集積し、反対側には電子の抜け殻である正に帯電したドナーイオンが発生する。これらの電子とドナーイオンによりホール電界を発生し、磁束密度による電磁力ｆと反対向きの力が電子に働き、電磁力ｆと電界による力のバランスした状態でホール電流ＩＨが流れる。
【００２５】
それでは、これらの４つの形態の内、ソース配線層８の側面に沿って、磁束密度ＢがＮ型層１の表面から内部、または内部から表面に向かって発生する具体的な実施形態について、比較例について最初に説明し、その後、本発明としての第１及び第２の実施形態について、以下において説明する。比較例では、磁束密度Ｂと垂直に交差するホール電流ＩＨ成分が多い図３（Ａ）に相当する場合について説明する。
〔比較例〕
それでは、図５、図６に基づいて比較例について説明する。比較例は、図３（Ａ）に示すように、ソース配線層８の側面に垂直に形成された磁束密度Ｂに対して垂直方向となる、紙面の左側から右側方向にホール電流ＩＨを流している。図５にホール素子の構成を一例として示している。図５（Ａ）はホール素子部の平面図であり、図５（Ｂ）はそのＸ−Ｘ線での断面構造を示す図であり、図５（Ｃ）はＹ−Ｙ線での断面図である。
【００２６】
図５（Ａ）では、ソース配線層８の両側にホール素子Ｈ１，Ｈ２が形成されているが、空き領域が無い場合は、片側のみに形成しても良い。ソース配線層８の両側に形成した場合は、図５（Ａ）、図５（Ｃ）に示すようにソース配線層８の上に層間絶縁膜１５を形成し、その上を跨ぐ形でホール電圧電極１１ｃを形成することにより、ソース配線層８の両側に形成されたホール素子Ｈ１，Ｈ２を直列に連結する事ができる。ホール素子Ｈ１，Ｈ２を直列に連結するためにはホール電圧コンタクト層１４ｃとホール電圧コンタクト層１４ｄを一体として、ソース配線層８の下のＮ型層１に形成してもよい。
【００２７】
ホール電流ＩＨは、図６（Ａ）に示すように、ホール電流電極１０ａからホール電流コンタクト層１２ａを通り、共通ホール電流コンタクト層１２ｃを経由しつつ、ホール電流コンタクト層１２ｂに向かい、最後にホール電流電極１０ｂへと流れる。また、図６（Ａ）に示すように、ホール電圧ＶＨは、ソース配線層８の左側のホール素子Ｈ１ではホール電圧コンタクト層１４ａとホール電圧コンタクト層１４ｃ間に発生し、右側のホール素子Ｈ２ではホール電圧コンタクト層１４ｄとホール電圧コンタクト層１４ｂの間に発生する。
【００２８】
ソース配線層８の直下に示した共通ホール電流コンタクト層１２ｃはＮ＋型からなる低抵抗層である。共通ホール電流コンタクト層１２ｃは、一方でホール素子Ｈ１のホール電流ＩＨの出力端子を形成し、他方でホール素子Ｈ２のホール電流ＩＨの入力端子の役目を果たしている。
【００２９】
それでは比較例におけるホール電圧ＶＨの発生の様子を図６（Ａ）、図６（Ｂ）を参酌して説明する。図６（Ａ）はホール素子Ｈ等が形成された半導体基板の平面図である。また、図６（Ｂ）は図６（Ａ）のＸ−Ｘ線での断面の様子を示す図である。図６（Ａ）ではソース配線層８をソース電流Ｉが紙面下から上に向かって流れている。図６（Ｂ）で言えば、紙面表から裏に向かって流れている。また、ホール素子Ｈ１，Ｈ２に定電流源ＩＤＤから流し込む電流、即ちホール電流ＩＨは、図６（Ａ）、図６（Ｂ）の左側のホール電流電極１０ａからホール電流コンタクト層１２ａに流れ込み、共通ホール電流コンタクト層１２ｃを経由し、左側のホール電流コンタクト層１２ｂ、ホール電流電極１０ｂへと、紙面で言えば図６（Ａ）の左から右に一貫して流れている。
【００３０】
係るソース電流８の流れる方向から、アンペールの法則により、図６（Ｂ）に示すように、ソース配線層８を取り囲む右回りの磁束密度Ｂが発生する。この場合、ソース配線層８の下部の絶縁膜７ａはできるだけ薄くすることにより、Ｎ型半導体層１中の磁束密度Ｂを高める事ができる。磁束密度は図６（Ａ）示すように、ソース配線層８の左側では紙面裏から表に向かい、ソース配線層８の右側では紙面表から裏に向かっている。図６（Ｂ）ではソース配線層８の左側では紙面下から上に、同左側では紙面上から下向きとなる。磁束密度Ｂの磁界中をホール電流ＩＨが流れることにより、フレミングの左手の法則に従い、ホール電流ＩＨを構成する電荷は、磁界から電流面、磁界面に垂直な面方向に電磁力ｆを受け、図６（Ａ）に示すように、電流経路の側面に集積される。
【００３１】
比較例での半導体基板はＮ型半導体層１なのでホール電流ＩＨを構成する電荷は負電荷である電子となり、ホール電流ＩＨの流れる方向とは逆方向に流れる。電磁力ｆを受けた電子は、図６（Ａ）に示すように、ソース配線層８の左側のホール素子Ｈ１では紙面上から下へ、同右側のホール素子Ｈ２では下から上に向かう電磁力ｆを受ける。図６（Ｂ）で言えば、ソース配線層８の左側では紙面裏から表へ、同右側では表から裏に向かう電磁力ｆを受ける。その結果、図６（Ａ）に示すように、ソース配線層８の左側のホール素子Ｈ１では、電子はホール電圧電極１４ａ側に集積し、反対側のホール電圧電極１４ｃ側には正に帯電したドナーイオンが現れる。
【００３２】
ソース配線層８の右側のホール素子Ｈ２では左側と逆に、電子はホール電圧コンタクト層１４ｄ側に集積し、反対側のホール電圧コンタクト層１４ｂ側は正に帯電したドナーイオンが現れる。その結果、ホール素子Ｈ１、Ｈ２それぞれにホール電圧ＶＨが発生する。両ホール素子Ｈ１，Ｈ２はホール電圧電極１１ｃで直列に接続できるので、ホール電圧電極１１ｂを正極、ホール電圧電極１１ａを負極とする、単一のホール素子の２倍のホール電圧ＶＨを得る事ができる。スペース等の関係でソース配線層８の片側のみにホール素子Ｈ１を形成する場合は、当然、ホール素子Ｈ１が発生する分だけのホール電圧ＶＨを、ホール電圧電極１１ｃを正極、ホール電圧電極１１ａを負極として、得る事ができる。
【００３３】
また、図７に示すように、図６（Ａ）に示すソース配線層８の左から右にＮ型層１を流れるホール電流ＩＨの経路を複数形成し、ソース配線層８の両側に、それに対応して、それぞれ複数のホール素子を直列に形成すれば、ホール電圧電極１１ａとホール電圧電極１１ｂ間に、複数の直列に接続されたホール素子Ｈ１〜Ｈ４が発生するホール電圧ＶＨが加算され、更に高いホール電圧ＶＨを得る事ができる。ホール電流ＩＨを確保する事ができ、複数のホール素子Ｈが形成可能な領域があれば有効な手段である。もちろん、場所的、プロセス的制限等がある場合はソース配線層８の片側に１または複数のホール素子Ｈを形成しても良い。
【００３４】
また、ホール電流コンタクト層１２ａ、１２ｂはＮ＋型層から形成され、両ホール電流コンタクト層１２ａ、１２ｂ間のホール電流ＩＨの電流通路は低濃度のＮ型層１で構成されている。ホール電圧ＶＨは前述の式で表すように、ホール電流ＩＨの電流通路であるＮ型層１の不純物濃度に反比例する。従って、高いホール電圧ＶＨを実現するため、その部分の不純物濃度を逆導電型の不純物をイオン注入等することにより補償し、低下させる事が考えられる。しかし、この場合、ホール電流ＩＨがその周辺の、イオン注入されていない、より濃度の高いＮ型層１に発散して流れてしまい、十分なホール電圧ＶＨ確保が難しくなる。
【００３５】
また、別の問題として、ホール電流コンタクト層１２ａからホール電流コンタクト層１２ｂに流れるホール電流ＩＨは、ホール電流コンタクト層１２ａとホール電流コンタクト層１２ｂのそれぞれに垂直方向に流れるのみならず、その周辺にも流れでる。更に、Ｎ型層１の深さ方向にも流れる。これらの横方向や深さ方向に流れる電流成分のホール電圧ＶＨへの寄与度は低い。そこで、ホール電流電極１２ａ，１２ｂをＰ＋型層で形成し、両ホール電流電極１２ａ，１２ｂに挟まれたホール電流ＩＨの電流通路を低濃度のＰ型層にすることにより、また、ホール電流ＩＨの電流通路を該Ｐ型層内に制限し無駄な電流成分を減少させることにより、更に、大きなホール電圧ＶＨを発生させる事ができる。
【００３６】
次に、比較例に係るホール素子の製造方法について説明する。図５（Ｂ）、図５（Ｃ）にその断面図が示されている。これを見れば、ホール素子のＮ＋型ホール電流コンタクト層１０ａ等を形成するためには、図２に示すパワーＮ型ＭＯＳＦＥＴ等のＮ＋型コンタクト層４等の形成時に同時に形成できることが分かる。絶縁層７、ソース配線層８等、層間絶縁膜１５についてもパワーＮ型ＭＯＳＦＥＴ等の構成要素と同一である。ソース配線層８直下の絶縁膜７ａはソース電流Ｉによる磁束密度を高くするため、出きるだけ薄い方がよいので、パワーＮ型ＭＯＳＦＥＴまたは通常のＭＯＳＦＥＴのゲート酸化膜５等と同時に形成する等する事が望ましい。
【００３７】
目安として、直線電流で近似して前述したように、ソース電流Ｉが１Ａ程度の場合、ソース配線層８の直下の絶縁膜７ａの膜厚を１００ｎｍとした場合、絶縁膜７ａの下部のＮ型層１内で４０ガウスの磁束密度Ｂを得る事ができ、数ｍＶのホール電圧ＶＨを発生する事ができた。ソース配線層８の電位はアースラインと直結しているため接地電位になるので、絶縁膜７ａの膜厚はさらに薄くする事が可能であり数１０ｎｍ程度以下にする事も可能である。この場合、更に高いホール電圧ＶＨを得る事ができる。
【００３８】
また、図５や図６（Ａ）では、分かり易いように、ホール電圧コンタクト層１４ａ，１４ｂ、１４ｃ，１４ｄはその端部がソース配線層８の側面から離れて記載されているが、ソース配線層８の側面と重畳した位置に形成される事が望ましい。ソース配線層８の側面に近ければ近いほど図６（Ａ）に示すＮ型半導体層１の表面からその内部に貫く磁束密度Ｂが強くなり、電子が集積しドナーイオンが現れる確率が高くなるからである。
【００３９】
また、ホール電流ＩＨの電流通路の不純物濃度を低下させることによりホール電圧ＶＨを高くするため、ホール電流電極１２ａ，１２ｂ、及びそれらに挟まれた領域をそれぞれＰ＋型層、Ｐ型層にすることについて、前述したが、これらを形成する工程も、特別に準備する必要はなく、Ｐ型ＭＯＳＦＥＴのＰ＋型ソース層形成と同時に形成したり、閾値調整のボロン等のイオン注入工程と同時に処理する事ができる。
【００４０】
このようにホール素子Ｈ１等を形成するために、原則的には、新たな工程の追加は不要であり、通常のＭＯＳＦＥＴ等の製造時に、一部フォトマスクのパターンを修正するだけでよい。また、ホール素子形成領域１０もソース配線層８の近傍の小さな領域で十分なので、ホール素子Ｈ１等を形成することにより、全体のチップサイズを大きくする必要は無い。
〔第１の実施形態〕
【００４１】
比較例の問題点は、図６（Ｂ）に示すように、上下方向にＮ型層１を貫く磁束密度Ｂを横切って、Ｎ型層１を左から右に流れるホール電流ＩＨが、ソース電流Ｉの流れるソース配線層８の側面から下方に離れていることである。したがって、ソース配線層８のすぐ横の高い磁束密度Ｂより低い磁束密度Ｂ領域を横切るホール電流ＩＨ成分が多くなる。その結果、ソース配線層８のすぐ横の高い磁束密度Ｂと同じ程度の高い磁界密度Ｂを横切るホール電流ＩＨ成分が少なる分、ホール電圧ＶＨもそれだけ低いものになる。第１の実施形態に係るホール素子Ｈ５は、この問題の解決を図るため、ソース配線層８のすぐ横の高い磁束密度Ｂ領域を流れるホール電流ＩＨ成分を増大させることを内容とする。以下に、第１の実施形態に係るホール素子Ｈ５について、図８、図９（Ａ）、図９（Ｂ）を参照して説明する。
【００４２】
図８は第１の実施形態を示す平面図である。図９（Ａ）はそのＸ−Ｘ線での断面図であり、図９（Ｂ）はそのＹ−Ｙ線での断面図である。図８に示すように、図８の左側からソース配線層８に流入するソース電流Ｉは、コーナー部で右側に向かい、Ｎ型層１内に形成されたトレンチ２０内のトレンチ内配線層８ａを図９（Ａ）に示すように、紙面裏側から表側に流れる。その結果、図８に示すように、トレンチ２０側壁内のトレンチ内ソース配線層８ａの、図８で言えば、右側のＮ型層１を紙面裏側から表側に向かう磁束密度Ｂを発生する。図９（Ａ）で言えば、紙面下側から上側に向かう磁束密度Ｂが発生する。
【００４３】
その後、ソース配線層８を流れるソース電流Ｉは、図８の右側のＮ型層１に形成されたトレンチ２０内のトレンチ内配線層８ａを、図９（Ａ）に示すように、紙面表側から裏側に向かって流れる。左側のトレンチ内配線層８ａと比べると、右側のトレンチ内配線層８ａではソース電流Ｉの流れる方向が逆になっているのが本発明の１つの特徴である。この場合も、右側のトレンチ内配線層８ａの左側のＮ型層１を紙面裏側から表側に向かう磁束密度Ｂが発生する。即ち、左右のトレンチ２０内に形成されたトレンチ内配線層８ａに挟まれたＮ型層１内には、双方のソース電流Ｉからの図８の紙面裏から表に向かう磁束密度Ｂが重畳して発生する。
【００４４】
図９（Ａ）で言えば、紙面下から上に向かう両側のトレンチ内ソース電流Ｉからの磁束密度Ｂが重畳し、高い磁束密度Ｂが発生する。したがって、両側のトレンチ２０の間隔を狭くすれば狭くするほど、両側のトレンチ内ソース電流Ｉに挟まれたＮ型層１内の磁束密度Ｂを高くする事ができる。このような高い磁束密度Ｂが発生しているＮ型層１を、図８に示すように、ホール電流ＩＨが左から右に、磁束密度Ｂを垂直に横切って流れる。なお、両側のトレンチ内ソース電流Ｉが流れるトレンチ２０間の間隔を狭くすれば磁束密度Ｂを高くする事ができるが、微細加工の限界やプロセスバラツキ等を考慮すると、無制限にせばめられるもので無い。
【００４５】
ホール電流ＩＨは、紙面左側からホール電流電極１０ａに流れ込み、図９（Ａ）に示すように、ホール電流コンタクト層１２ａに流れ、ホール電流コンタクト層１２ａと接続している、トレンチ２０の側壁に形成されたトレンチ内ホール電流コンタクト層１２ｈへ向かって、磁束密度Ｂを横切ってＮ型層１を流れる。その後、もう一方のトレンチ２０側壁に形成されたトレンチ内ホール電流コンタクト層１２ｈに向かい、Ｎ型層１を横切り流れ込み、ホール電流コンタクト層１２ｂからホール電流電極１０ｂへと流れ出る。
【００４６】
この結果、Ｎ型層１を流れるホール電流ＩＨは、フレミングの左手の法則により、磁束密度Ｂから、図８で言えば、紙面上から下向きの電磁力ｆを受け、構成要素である負電荷を有する電子は、ホール電圧コンタクト層１４ｂ側に集積し、逆側のホール電圧コンタクト層１４ａ側には電子の抜け殻である正電荷からなるドナーイオンが現れる。図９（Ａ）で言えば、紙面下から上に向かう磁束密度Ｂを紙面左から右に横切るホール電流ＩＨは、紙面裏側から表側に向かう電磁力ｆを受け、紙面手前側に電子が集結し、反対側にドナーイオンが現れる。ここに、ホール電圧電極１１ａを正極、ホール電圧電極１１ｂを負極とするホール電圧ＶＨが検出できる。
【００４７】
図９（Ｂ）は、トレンチ２０内にトレンチ内絶縁膜７ｂを介してトレンチ内配線層８ａが形成されている様子を示している。トレンチ２０の深さは、トレンチ内配線層８ａの厚さより少し深めに形成することにより、ソース電流Ｉがトレンチ内配線層８ａ内を厚み方向に一様に流れるようにするのが好ましい。トレンチ内絶縁膜７ｂの厚さはできるだけ薄くして、トレンチ内配線層８ａを流れるソース電流Ｉから発生するＮ型層１内の磁束密度Ｂを高くすることは、比較例で述べたとおりであり不可欠の手段である。トレンチ内絶縁膜７ｂは、ソース配線層８の電位が接地電位なので、数１０ｎｍ程度以下にすることも可能である。
【００４８】
図１４（Ａ）に簡略化した形で、図８で示されるソース配線層８に２個形成されたトレンチ２０を増やした場合のホール電圧ＶＨの発生状況を示している。図１４（Ａ）では、Ｎ型層１にトレンチ２０が４つ形成された場合を例示している。ホール素子Ｈ６では、ホール電圧電極１１ｃが正極、ホール電圧電極１１ｂが負極としてホール電圧ＶＨが発生している。ホール素子Ｈ７では、ホール電圧電極１１ｃが負極、ホール電圧電極１１ｄが正極としてホール電圧ＶＨが発生している。また、ホール素子Ｈ８では、ホール電圧電極１１ｄが負極、ホール電圧電極１１ａが正極としてホール電圧ＶＨが発生している。ホール電流ＩＨはホール素子Ｈ６〜Ｈ８を貫通した一本の電流でよい。
【００４９】
これらのホール素子Ｈ６〜Ｈ８を直列に接続することにより、ホール素子Ｈ８のホール電圧電極１１ａが正極となり、ホール素子Ｈ６のホール電圧電極１１ｂが負極となる、図８に示す単一のホール素子Ｈ５の場合に比べ、３倍のホール電圧ＶＨを発生させる事が可能となる。Ｎ型層１にソース配線層８を、更に沢山のＵ字形に形成できる空き領域があれば更にホール素子Ｈを直列に接続することにより高いホール電圧ＶＨを得る事ができる。但し、ホール電流ＩＨによる発熱量増大等の観点から直列に増やすホール素子Ｈの数は制限される。
【００５０】
最後に第１の実施形態におけるホール素子Ｈ５の製造方法について説明する。基本的にはトレンチ型のパワーＮ型ＭＯＳＦＥＴの製造方法に従う。即ち、トレンチゲート形成時に同時にトレンチ２０を形成する。トレンチゲートより浅いトレンチ２０にする場合は別途形成する必要がある。トレンチ内絶縁膜７ｂも通常ＭＯＳＦＥＴのゲート絶縁膜と同時に形成する事ができる。他の構成要素も同様に形成できる。
【００５１】
但し、トレンチ２０の側壁のトレンチ内ホール電流コンタクト層１２ｈは通常ＭＯＳプロセスとは別途形成する。即ち、トレンチ２０形成後に、露出したトレンチ内のＮ型層１に対してオキシ塩化リン（Ｐｏｃｌ３）等により浅くＮ＋層からなるトレンチ内ホール電流コンタクト層１２ｈを形成する。これにより、改めてＮ型層１内に深いホール電流コンタクト層１２ｂ等を形成する必要が無くなる。浅いＮ＋型層なので拡散係数の小さいアンチモン（Ｓｂ）を不純物とする拡散源を採用するのが好ましい。
【００５２】
なお、比較例で示したように、ホール電流コンタクト層１２ａ、１２ｂ、トレンチ内ホール電流コンタクト層１２ｈをＰ＋型層として、図９（Ａ）の左右のトレンチ内ホール電流コンタクト層１２ｈに挟まれたＮ型層１を低濃度のＰ型層とすることにより、低濃度Ｐ型層による効果と、ホール電流ＩＨをＰ型層内に閉じ込め不要な領域に流れ出ないことによる効果とで、更にホール電圧ＶＨを高くする事ができる。この場合、Ｐ＋型のトレンチ内ホール電流コンタクト層１２ｈはトレンチ２０内のＮ型層１に３臭化ボロン（ＢＢｒ３）等を不純物源として浅くデポすることで形成できる。
〔第２の実施形態〕
【００５３】
トレンチ方式のホール素子Ｈ９等を採用する第２の実施形態について、図１０、図１１（Ａ）、図１１（Ｂ）を参酌して説明する。図９（Ａ）はその平面図を示す。図９（Ｂ）はそのＸ−Ｘ線での断面図を示す。また、図１０はそのＹ−Ｙ線での断面図を示す。第１の実施形態と異なり、図１０に示すように、直線上のソース配線層８の一部にトレンチ２０を形成している。また、図１１（Ａ）に示すように、トレンチ２０内にはトレンチ内絶縁膜７ｂを介してトレンチ内配線層８ａを形成し、トレンチ側壁にＮ＋型のホール電流コンタクト層１２ｈを形成するのは第１の実施形態と同じである。
【００５４】
トレンチ内配線層８ａには、図１０では紙面上から下へ、図１１（Ａ）では紙面裏から表にソース電流Ｉが流れる。この場合、トレンチ内配線層８ａの側壁には、図１０で言えば、ソース配線層８の左側では紙面表から裏側へ、右側では紙面裏から表に向かう磁束密度Ｂが発生する。図１１（Ａ）で言えば、トレンチ内配線層８ａの左側では、紙面上から下へ、右側では紙面下から上へ向かう磁束密度Ｂが発生する。
【００５５】
ホール電流ＩＨは図１０で示すように、ホール素子Ｈ９のホール電流電極１０ａに流れ込みホール素子Ｈ１０のホール電流電極１０ｂに流れ出る。図１１（Ａ）で、更に詳しくホール電流ＩＨの流れを説明する。ホール電流電極１０ａに流入したホール電流ＩＨは、ホール電流コンタクト層１２ａに流れ込み、トレンチ２０の左側のＮ型層１を流れて、トレンチ内ホール電流コンタクト層１２ｈに到達する。ホール電流ＩＨは、更に、トレンチ２０側壁のトレンチ内ホール電流コンタクト層１２ｈを経由して、トレンチ２０の右側のＮ型層１を流れ、ホール電流コンタクト層１２ｂを経由してホール電流電極１０ｂへと流れ出る。
【００５６】
紙面左から右に流れるホール電流ＩＨは、トレンチ内配線層８ａの左側において、図１０で言えば、磁束密度Ｂから紙面下から上向きの電磁力ｆを受け、右側においては紙面上から下向きの電磁力ｆを受ける。図１１（Ａ）で言えば、左側では紙面表から裏へ、右側では紙面裏から表に向かう電磁力ｆを受ける。その結果、図１０に示すように、トレンチ内配線層８ａの左側のホール素子Ｈ９では、ホール電圧コンタクト層１４ｂ側は電子が集積し、負に帯電する。逆に、ホール電圧コンタクト層１４ａ側には、正に帯電したドナーイオンが現れる。トレンチ内配線層８ａの右側のホール素子Ｈ１０では、やはり、ホール電圧コンタクト層１４ｂ側は電子が集束し、負に帯電する。逆に、ホール電圧コンタクト層１４ａ側には、正に帯電したドナーイオンが現れる。
【００５７】
結果的に、ホール素子Ｈ９では、ホール電圧電極１１ａを正極とし、ホール電圧電極１１ｂを負極とするホール電圧ＶＨが発生する。また、ホール素子Ｈ１０でも、ホール電圧電極１１ｂを負極とし、ホール電圧電極１１ａを正極とするホール電圧ＶＨが発生する。ホール素子Ｈ９のホール電圧電極１１ｂと、ホール素子Ｈ１０のホール電圧電極１１ａとを接続することにより、ホール素子Ｈ９のホール電圧電極１１ａを正極とし、ホール素子１０のホール電圧電極１１ｂを負極とする、単一のホール素子の２倍のホール電圧ＶＨを得る事ができる。なお、ホール素子Ｈ９とホール素子Ｈ１０を直列につなぐためには、第１の実施形態で述べたように、ソース配線層８上に層間絶縁膜を介してホール電圧電極１１ｃ等を形成するとか、ソース配線層８の直下のＮ型層１にホール電圧コンタクト層１４ａ、１４ｂを一体で形成すればよい。
【００５８】
スペースの関係で、トレンチ２０の片側にしかホール素子Ｈ９を形成できない場合は１個分のホール電圧ＶＨとなる。図１１（Ｂ）はトレンチ２０内のトレンチ内配線層８ａ等を表示するもので、第１の実施形態と同様の構成となっている。また、ホール電流コンタクト層１２ａ、１２ｂ及びトレンチ内ホール電流コンタクト層１２ｈをＰ＋型層とし、トレンチ２０の両側のＮ型層１の表面を低濃度のＰ型層とすることにより、ホール電圧ＶＨを高くする事ができるのは、第１の実施形態と同様である。
【００５９】
また、図１４（Ｂ）に簡略化して示すように、ソース配線層８に複数のトレンチ２０を形成し、それに対応して、複数のホール素子Ｈ９〜Ｈ１２を形成しても良い。この場合、図１４（Ｂ）に示すように、各ホール素子Ｈ９〜Ｈ１２にホール電圧ＶＨが発生するので、例えば、ホール素子Ｈ１０のホール電圧電極１１ｃの一方をホール素子Ｈ９のホール電圧電極１１ｃと共通にし、他方のホール素子電圧電極１１ｃをホール素子Ｈ１１のホール素子電圧電極１１ｃと共通にし、同様にホール素子Ｈ１１のホール電圧電極１１ｃとホール素子Ｈ１２のホール電圧電極１１ｃを共通にすることにより全てのホール素子を直列に接続できる。
【００６０】
この場合、ホール素子Ｈ９のホール電圧電極１１ａを正極とし、ホール素子Ｈ１２のホール電圧電極１１ｂを負極とする、単一のホール素子Ｈ９の４倍のホール電圧ＶＨを得る事ができる。ソース配線層８の周辺に使用していないＮ型層１があれば更に、直列に接続するホール素子の個数を増やす事ができる。但し、空き領域があるからといって、無制限に個数を増やせるもので無いことは、第１の実施形態と同じである。
【００６１】
第２の実施形態に係るホール素子Ｈ９等の製造方法は、第１の実施形態とフォトマスクが違うだけで各製造プロセスは同様である。
〔第３の実施形態〕
【００６２】
第３の実施形態は、前述の第１、第２の実施形態とは異なり、ソース配線層８のすぐ横の高い磁束密度Ｂを直接利用するものではなく、ソース配線層８から発生する磁束を小さな面積の領域に集束させ磁束密度Ｂを高くして利用するものである。即ち、アルミニューム等からなる金属膜である磁束集束板２２が、酸化膜７等に比し比透磁率が大きいことを利用しての磁束集束板２２の表面に入射する磁束を、ホール素子Ｈを形成する小さな面積部分である磁束集束ホール２１に集束させ、磁束蜜度Ｂを高め、それによってホール電圧ＶＨを高くするものである。
【００６３】
それでは第３の実施形態について、図１２、図１３を参酌して説明する。図１２はその平面図である。また、図１３は、そのＸ−Ｘ線での断面図である。図１２にソース配線層８の両側面に近接して、アルミニューム等からなる金属膜である磁束集束板２２を配置している。ソース配線層８を流れるソース電流Ｉから発生する磁束密度Ｂは、ソース配線層８の側面に近いほど高いので、ソース配線層８の側面と磁束集束板２２の側面とは加工精度の許す限り、近づけて形成するのが望ましい。また、磁束集束板２２の側面は磁束密度の高いソース配線層８の側面と平行する部分が多いほど磁束の集束効果が大きく好ましい。
【００６４】
図１２に示すように、ソース配線層８に紙面上から下に向かうソース電流Ｉが流れる場合、ソース配線層８の左側では紙面表から裏に向かう磁束密度Ｂが発生する。右側はその逆で、紙面裏から表に向かう磁束密度Ｂが発生する。図１３で言えば、ソース配線層８の左側で紙面上から下向きに、右側では紙面下から上向きに磁束密度Ｂが発生する。
【００６５】
図１３を見ると、ソース配線層８の左側のホール素子Ｈ１３の、上面が広い面積からなる磁束集束板２２の上面に入射した、ソース電流Ｉから発生する磁束は、Ｎ型層１の表面に薄い絶縁膜７ｂを介して形成された磁束集束ホール２１内の磁束集束板２２に集束する。その結果、薄い絶縁膜７ｂを通過した高い磁束密度ＢがＮ型層１をその表面から内部に向かい貫くことになる。ソース配線層８の右側のホール素子１４では、逆にＮ型層１の内部から表面に向かう高い磁束密度Ｂが発生する。
【００６６】
表面が広い面積を有する磁束集束板２２に入射した磁束が、小さな面積の磁束集束ホール２１内の磁束集束板２２に集束するのは以下の理由による。即ち、磁束の流れは電流の流れと置き換えれば分かり易い。電流は、物体の電気抵抗が低いほど流れやすい。電気抵抗は物体の導電率に反比例して小さくなる。磁束の流れにおいては電流の流れにおける導電率に相当するのが透磁率μである。電気抵抗に相当するものを磁気抵抗とすれば、磁気抵抗は透磁率μに反比例する。したがって、透磁率μが大きければ磁気抵抗は小さくなる。
【００６７】
図１３における磁束集束板２２の比透磁率μｒは、磁束集束板２２がアルミニュームからなる場合は約１なのに対して、磁束集束板２２の下部に形成された絶縁膜７、７ａがシリコン酸化膜の場合、０．０００１程度である。透磁率μは比透磁率μｒと真空の透磁率μ０との積なので、磁束集束板２２の磁気抵抗に対して、シリコン酸化膜からなる絶縁膜７の磁気抵抗は、双方の膜厚が同じであれば、４桁も大きくなる。また、絶縁膜７ａは可能な限り薄く形成するのが望ましく、数１０ｎｍ以下程度に形成される。それに対して絶縁膜７は数１００ｎｍ以上に形成できる。即ち、磁束集束板２２の下部の絶縁膜７の磁気抵抗は、磁束集束ホール内の絶縁膜７ａの磁性抵抗より、断面積を考慮したとしても、１桁以上大きくする事が可能である。
【００６８】
したがって、広い面積の磁束集束板２２の表面に入射した磁束の流れは、厚いシリコン酸化膜からなる磁気抵抗の高い絶縁膜７に向かう成分より、絶縁膜７の磁気抵抗に比し、格段に磁気抵抗の低い磁束集束板２２内を小さな断面積の磁束集束ホール２１内の磁束集束板２２に高密度で流れ込み、絶縁膜７より１桁以上磁気抵抗の低い絶縁膜７ａを通過して、Ｎ型層１の表面から内部に向かい、集束された高い磁束密度Ｂを有して入射する。
【００６９】
図１２に示すように、このような高い磁束密度Ｂが発生しているＮ型層１を、ホール電流ＩＨが図の左側から右側に向かって流れることにより、ホール電流ＩＨに磁束密度Ｂから電磁力ｆが働き、ホール電圧ＶＨが発生する。ホール電流ＩＨは図１２、図１３に示すように、左側のホール素子Ｈ１３のホール電流電極１０ａからホール電流コンタクト層１２ａに流れ込み、磁束集束ホール２１直下に集束された高い磁束密度Ｂが貫通するＮ型層１を横切り、共通ホール電流コンタクト層１２ｃに流れる。
【００７０】
この場合、図１２に示すように、ホール電流ＩＨは高い磁束密度Ｂによる紙面下から上に向く電磁力ｆを受け、ホール素子Ｈ１３のホール電圧コンタクト層１４ｂ側に負電荷の電子が集結し、反対側のホール電圧電極１４ａ側に正電荷なるドナーイオンが現れる。図８（Ｂ）で言えば、Ｎ型層１の表面から内部に貫く高い磁束密度Ｂを、ホール電流ＩＨが左から右に横切るので、紙面表から裏に向かう電磁力ｆが発生し、紙面裏側に電子が、表側にドナーイオンが現れる。
【００７１】
また、図１２に示すように、ソース配線層８の右側のホール素子１４では、共通ホール電流コンタクト層１２ｃからホール電流ＩＨが、磁束集束ホール２１直下に集束された高い磁束密度Ｂが貫通するＮ型層１を横切って、ホール電流コンタクト層１２ｂに流れ込む。
この場合、ホール電流ＩＨに対して紙面裏側から表側に向かう磁束密度Ｂによる紙面上から下に向かう電磁力ｆが働き、ホール電圧コンタクト層１４ｂ側に電子が、ホール電圧コンタクト層１４ａ側にドナーイオンが現れる。図１３で言えば、ソース配線層８の右側で、紙面下から上に向かう高い磁束密度Ｂを、ホール電流ＩＨが左から右に横切ることになり、紙面裏側から表側に向かう電磁力ｆが発生する。
【００７２】
その結果、ホール素子Ｈ１３には、ホール電圧電極１１ａを正極とし、ホール電圧電極１１ｂを負極とするホール電圧ＶＨが発生する。また、ホール素子Ｈ１４には、ホール電圧電極１１ａを正極、ホール電圧電極１１ｂを負極とするホール電圧ＶＨが発生する。ホール素子Ｈ１３のホール電圧電極１１ｂとホール素子Ｈ１４のホール電圧電極１１ａを接続すればホール素子Ｈ１３のホール電圧電極１１ａを正極、ホール素子Ｈ１４のホール電圧電極１１ｂを負極として、単一のホール素子の２倍のホール電圧ＶＨを発生させる事ができる。ホール素子Ｈ１３とホール素子Ｈ１４を直列に接続する方法は、第２の実施形態等と同じである。
【００７３】
空き領域の関係で、ソース配線層８の左側にのみホール素子Ｈ１３を形成する場合は、共通ホール電流コンタクト層１２ｃから左側にホール電流電極１０ｂを取り出せばよい。ソース配線層８の両側に十分な空き領域がある場合は、図１４（Ｃ）に簡略化して示すように、ソース配線層８の両側に複数のホール素子Ｈ１３〜Ｈ１６を形成し、それらを直列に接続することも可能である。この場合、単体のホール素子Ｈの４倍のホール電圧ＶＨを得る事ができる。更に、沢山のホール素子Ｈをソース配線層の両側に形成し、それらを直列に接続することにより、更に高いホール電圧ＶＨを得ることも可能である。
【００７４】
本実施形態においては、パワーＮ型ＭＯＳＦＥＴを取り上げて説明したが、これに限るものではなく、パワーＰ型ＭＯＳＦＥＴはもちろん、バイポーラ型のパワートランジスタのエミッタ電流検出等にも適用できることは言うまでも無い。
【符号の説明】
【００７５】
１  Ｎ型半導体層    ２  Ｐ＋型ソース層    ３ａ  Ｐ＋型ドレイン層    
３ｂ  Ｐ−型ドリフト層    ４  Ｎ＋型バックゲートコンタクト層    ５  絶縁膜    
６  ゲート電極    ７  絶縁膜    ７ａ  絶縁膜    ７ｂ  トレンチ内絶縁膜
８  ソース配線層    ８ａ  トレンチ内配線層    ９  ドレイン配線層    
１０  ホール素子形成領域    Ｉ  ソース電流    ＩＨ  ホール電流    Ｂ  磁束密度    ｆ  電磁力    Ｈ、Ｈ１〜Ｈ４  ホール素子    １０ａ、１０ｂ  ホール電流電極    
１１ａ、１１ｂ、１１ｃ、１１ｄ  ホール電圧電極    
１２ａ、１２ｂ  ホール電流コンタクト層    １２ｃ  共通ホール電流コンタクト層
１２ｈ  トレンチ内ホール電流コンタクト層
１３  ホール電流通路    １４ａ、１４ｂ、１４ｃ、１４ｄ  ホール電圧コンタクト層  
１５  層間絶縁膜    ２０  トレンチ    ２１  磁束集束ホール    ２２  磁束集束板
【図１】
2011003815.tif 000003
【図２】
2011003815.tif 000004
【図３】
2011003815.tif 000005
【図４】
2011003815.tif 000006
【図５】
2011003815.tif 000007
【図６】
2011003815.tif 000008
【図７】
2011003815.tif 000009
【図８】
2011003815.tif 000010
【図９】
2011003815.tif 000011
【図１０】
2011003815.tif 000012
【図１１】
2011003815.tif 000013
【図１２】
2011003815.tif 000014
【図１３】
2011003815.tif 000015
【図１４】
2011003815.tif 000016