(57)【要約】【課題】消費電力、実装面積の増大を抑止しつつ、信号線に影響を与えることなく、高速差動オフセット調整を実現することが可能なドライバ回路および光ディスク装置を提供する。【解決手段】差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取りし可能な基本回路１００と、基本回路１００への差動入力信号が与えられ、差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路２００と、を有する。レプリカ回路２００は、基本回路１００と等価な回路を有し、同一の差動入力信号を与えられた各々より、差動出力信号の正側または負側の信号を取り出す構成を有する。【選択図】図５
2011077905.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取り出し可能な基本回路と、
上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を有し、
上記基本回路は、
差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、
差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、
調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、
出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、
上記レプリカ回路は、
差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、
差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、
調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、
出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む
ドライバ回路。
【請求項２】
上記基本回路は、
上記第１の電圧源による第１のリファレンス電圧に帯域制限を与える第１の帯域制限回路を含み、
上記レプリカ回路は、
上記第２の電圧源による第２のリファレンス電圧に帯域制限を与える第２の帯域制限回路を含む
請求項１記載のドライバ回路。
【請求項３】
上記基本回路の差動出力信号の正側信号または負側信号と上記レプリカ回路の差動出力信号の負側信号または正側信号が、当該ドライバ回路の差動出力信号として取り出され、
上記基本回路の差動出力信号の負側信号または正側信号と上記レプリカ回路の差動出力信号の正側信号または負側信号が、観測用信号として取り出される
請求項１または２記載のドライバ回路。
【請求項４】
上記基本回路において、
上記第１のコモンモードフィードバック回路は、第１の差動出力ラインにおける差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、
上記レプリカ回路において、
上記第２のコモンモードフィードバック回路は、第２の差動出力ラインにおける差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較する
請求項１から３のいずれか一に記載のドライバ回路。
【請求項５】
上記基本回路は、
上記第１の差動出力ラインのレベルをレベルシフトとして出力する第１のレベルシフト回路を含み、
上記第１のコモンモードフィードバック回路は、第１のレベルシフト回路の出力差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、
上記レプリカ回路は、
上記第２の差動出力ラインのレベルをレベルシフトとして出力する第２のレベルシフト回路を含み、
上記第２のコモンモードフィードバック回路は、第２のレベルシフト回路の出力差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較する
請求項１から３のいずれか一に記載のドライバ回路。
【請求項６】
上記基本回路と上記レプリカ回路により形成される基本ドライバ回路を複数有し、
上記複数の基本ドライバ回路には、上記差動入力信号が並列に供給される
請求項１から５のいずれか一に記載のドライバ回路。
【請求項７】
光記録媒体と、
上記記録媒体から情報を再生する光ヘッドと、
アシンメトリが補正されたアナログ差動信号をデジタル信号に変換するアナログデジタルコンバータ（ＡＤＣ）と、
上記光ヘッドを通して再生された差動信号のアシンメトリをダイナミックに補正し、かつその入力差動信号のレベルを後段の上記ＡＤＣのコモン電圧にレベルシフトさせて上記ＡＤＣに出力するドライバ回路と、
上記ＡＤＣの変換結果よりアシンメトリ量を得、その結果を差動オフセットの調整信号として上記ドライバ回路にフィードバックするオフセットコントローラと、を有し、
上記ドライバ回路は、
差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取り出し可能な基本回路と、
上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を含み、
上記基本回路は、
差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、
差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、
上記調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、
出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、
上記レプリカ回路は、
差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、
差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、
上記調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、
出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む
光ディスク装置。
【請求項８】
上記第１の電圧源および上記第２の電圧源は、
上記第１のリファレンス電圧および上記第２のリファレンス電圧を、上記ＡＤＣの電源、基準電位により生成する
請求項７記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動オフセット制御機能を有する高帯域のドライバ回路およびそれを用いた光ディスク装置に関するものである。
【背景技術】
【０００２】
差動オフセット制御機能を有する高帯域のドライバ回路としては、以下の第１〜第３の構成が一般的である。
【０００３】
図１は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第１の構成例を示す回路図である。
【０００４】
図１のドライバ回路ＤＲＶ１は、ハイパスフィルタ（ＨＰＦ）１ｐ，１ｎ、バッファ２ｐ，２ｎにより構成されている。
ＨＰＦ１ｐは、キャパシタＣ１ｐ、抵抗素子Ｒ１ｐ、および可変電源Ｖｃｏｍ ｐ１を有する。ＨＰＦ１ｎは、キャパシタＣ１ｎ、抵抗素子Ｒ１ｎ、および可変電源Ｖｃｏｍ ｎ１を有する。
このドライバ回路ＤＲＶ１は、ＨＰＦ１ｐ、１ｎのリファレンス電圧を制御する。
【０００５】
図２は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第２の構成例を示す回路図である。
【０００６】
図２のドライバ回路ＤＲＶ２は、オペアンプ３ｐ、３ｎ、抵抗素子Ｒ２ｐ，Ｒ３ｐ，Ｒ４ｐ，Ｒ５ｐ、Ｒ２ｎ，Ｒ３ｎ，Ｒ４ｎ，Ｒ５ｎ、および可変電源Ｖｃｏｍ ｐ２，可変電源Ｖｃｏｍ ｎ２を有する。
このドライバ回路ＤＲＶ２は、オペアンプ３ｐ，３ｎのリファレンス電圧Ｖｒｅｆにオフセット調整機能が付加されている。
【０００７】
図３は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第３の構成例を示す回路図である。
【０００８】
図３のドライバ回路ＤＲＶ３は、差動アンプ（Ｇｍアンプ）４，５を用いて構成される。
このドライバ回路ＤＲＶ３は、電流電圧変換係数Ｇｍを用いた差動アンプ５に電流を注入することにより、オフセット調整機能を付加している。
【０００９】
また、特許文献１には、差動オフセット制御機能として、図３と類似した構成を用いた回路が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−８７７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１のドライバ回路は、ＨＰＦの時定数により、ダイナミックなオフセット調整が困難である。
【００１２】
図２のドライバ回路は、オフセット調整回路や周辺回路も高い帯域が必要となるため、消費電力、実装面積が増大するという不利益がある。
【００１３】
図３のドライバ回路は、出力負荷の変化や、ダイナミック動作によるスイッチングノイズの影響が大きいという不利益がある。
【００１４】
また、特許文献１に開示された回路では、信号線に直接電流を注入するため、利得や帯域の変動が懸念される。
【００１５】
本発明は、消費電力、実装面積の増大を抑止しつつ、信号線に影響を与えることなく、高速差動オフセット調整を実現することが可能なドライバ回路および光ディスク装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の第１の観点のドライバ回路は、差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取り出し可能な基本回路と、上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を有し、上記基本回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、上記レプリカ回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む。
【００１７】
本発明の第２の観点の光ディスク装置は、光記録媒体と、上記記録媒体から情報を再生する光ヘッドと、アシンメトリが補正されたアナログ差動信号をデジタル信号に変換するアナログデジタルコンバータ（ＡＤＣ）と、上記光ヘッドを通して再生された差動信号のアシンメトリをダイナミックに補正し、かつその入力差動信号のレベルを後段の上記ＡＤＣのコモン電圧にレベルシフトさせて上記ＡＤＣに出力するドライバ回路と、上記ＡＤＣの変換結果よりアシンメトリ量を得、その結果を差動オフセットの調整信号として上記ドライバ回路にフィードバックするオフセットコントローラと、を有し、上記ドライバ回路は、差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取りし可能な基本回路と、上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を含み、上記基本回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、上記調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、上記レプリカ回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、上記調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む。
【発明の効果】
【００１８】
消費電力、実装面積の増大を抑止しつつ、信号線に影響を与えることなく、高速差動オフセット調整を実現することができる。
【００１９】
本発明によれば、
【図面の簡単な説明】
【００２０】
【図１】差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第１の構成例を示す回路図である。
【図２】差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第２の構成例を示す回路図である。
【図３】差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第３の構成例を示す回路図である。
【図４】本発明の実施形態に係るドライバ回路を採用した光ディスクドライブシステムの構成例を示す図である。
【図５】本発明の第１の実施形態に係るドライバ回路の構成を示す図である。
【図６】本発明の第２の実施形態に係るドライバ回路の構成を示す図である。
【図７】本発明の第３の実施形態に係るドライバ回路の構成を示す図である。
【図８】本発明の第４の実施形態に係るドライバ回路の構成を示す図である。
【図９】本発明の第５の実施形態に係るドライバ回路の構成を示す図である。
【図１０】本発明の第６の実施形態に係るドライバ回路の構成を示す図である。
【図１１】本発明の第７の実施形態に係るドライバ回路の差動アンプのＧｍの実現例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．光ディスクドライブシステムの構成例
２．第１の実施形態（ドライバ回路の第１の構成例）
３・第２の実施形態（ドライバ回路の第２の構成例）
４．第３の実施形態（ドライバ回路の第３の構成例）
５．第４の実施形態（ドライバ回路の第４の構成例）
６．第５の実施形態（ドライバ回路の第５の構成例）
７．第６の実施形態（ドライバ回路の第６の構成例）
８．第７の実施形態（Ｇｍの実現例）
【００２２】
＜１．光ディスクドライブシステムの構成例＞
図４は、本発明の実施形態に係るドライバ回路を採用した光ディスクドライブシステムの構成例を示す図である。
【００２３】
本光ディスクドライブシステム１０は、光記録媒体である光ディスク１１、スピンドルモータ１２、光ヘッドとしての光ピックアップ（ＯＰ）１３、可変ゲインアンプ（ＶＧＡ）１４、およびイコライザ１５を有する。
光ディスクドライブシステム１０は、ドライバ回路（ドライバ）１６、アナログデジタルコンバータ１７、およびオフセットコントローラ１８を有する。
【００２４】
光ディスクドライブシステム１０において、光ピックアップ１３を通して再生された光ディスク１１の情報（再生信号）は、ＶＧＡ１４で増幅され、イコライザ１５を通して差動信号Ｖｉｎ ｐ、Ｖｉｎ ｎとしてドライバ回路１６に供給される。
ドライバ回路１６は、入力差動信号のアシンメトリをダイナミックに補正し、かつその入力差動信号のレベルを後段のＡＤＣ１７のコモン電圧にレベルシフトさせてＡＤＣ１７に出力する。ＡＤＣ１７でデジタル信号に変換された再生信号はオフセットコントローラ１８に供給される。
オフセットコントローラ１８は、ＡＤＣの変換結果よりアシンメトリ量を算出し、その結果を差動オフセットの調整信号Ｓ１８としてドライバ回路１６にフィードバックする。
ドライバ回路１６は、この調整信号Ｓ１８に応じて差動入力信号Ｖｉｎ ｐ、Ｖｉｎ ｎのアシンメトリをダイナミックに補正する。
【００２５】
光ディスクドライブシステム１０において、ドライバ回路１６への要求として、以下のような機能が挙げられる。
（１）第１の要求は出力信号のコモン電圧をＡＤＣ１７と同一にするレベルシフト機能である。
（２）第２の要求は、光ピックアップ（ＯＰ）１３からの入力信号に関して、アシンメトリをダイナミック補正する高速差動オフセット調整機能である。
【００２６】
第１の要求に関して、一般的にＡＤＣ１７までのフロントエンドとＡＤＣ１７のコモン電圧は異なることが多いため、最終的にＡＤＣ１７のコモン電圧に再生信号をレベルシフトさせる必要がある。
また、光ディスクの最短マーク長の再生信号は高い周波数成分を持ち、再生倍速に応じて等倍となるため、ドライバ回路１６には高い帯域が要求される。
【００２７】
第２の要求に関して、光ディスクの再生信号にはアシンメトリと呼ばれる非対称な成分が含まれており、これをある程度許容する必要がある。
光ディスクドライブシステムにおけるＰＲＭＬ方式の信号処理においては、基準レベルとして短波長信号のセンター付近のレベルが最適であることが知られている。
【００２８】
そこで、本光ディスクドライブシステム１０では、オフセットコントローラ１８でＡＤＣ１７の変換結果よりアシンメトリ量を算出し、ドライバ回路１６にフィードバックして差動オフセットを調整することで、アシンメトリをダイナミックに補正している。
【００２９】
本実施形態の目指す所は、信号線に影響を与えずに差動オフセットを高速に調整可能な、高帯域のドライバ回路を、低消費電力・小面積で実装することである。
そこで、本実施形態では、基本的に差動アンプ回路をレプリカ構成とし、コモンモードフィードバック（ＣＭＦＢ）回路のリファレンス電圧をダイナミックに制御することにより、信号線にオフセット調整の影響を与えることなく、高帯域のドライバ回路を実現している。
ここで、レプリカ構成とは、基本回路と等価な回路を用意し、同一の差動入力信号を与えられた各々より、差動出力信号の正側または負側の信号を取り出す構成のことを言う。
以下に、本実施形態に係るドライバ回路の具体的な構成および機能について説明する。
【００３０】
＜２．第１の実施形態＞
［ドライバ回路の第１の構成例］
図５は、本発明の第１の実施形態に係るドライバ回路の構成を示す図である。
【００３１】
図５のドライバ回路１６Ａは、差動入力信号Ｖｉｎ ｐ、Ｖｉｎ ｎの入力端子ＴＩｐ、Ｔｉｎ、および差動出力信号Ｖｏｕｔ ｐ、Ｖｏｕｔ ｎの出力端子ＴＯｐ、ＴＯｎを有する。
【００３２】
ドライバ回路１６Ａは、差動入力信号Ｖｉｎ ｐ、Ｖｉｎ ｎが供給され、差動出力信号Ｖｏｕｔ ｐ、Ｖｏｕｔ ｎの少なくとも正側信号または負側信号を取りし可能な基本回路１００を有する。
本実施形態のドライバ回路１６Ａは、基本回路１００から正側の信号Ｖｏｕｔ ｐを、出力端子ＴＯｐから取り出するように構成されている。
そして、ドライバ回路１６Ａは、基本回路への差動入力信号Ｖｉｎ ｐ、Ｖｉｎ ｎが共通に与えられ、差動出力信号Ｖｏｕｔ ｐ、Ｖｏｕｔ ｎの少なくとも負側信号または正側信号を取り出し可能なレプリカ回路２００を有する。
本実施形態のドライバ回路１６Ａは、レプリカ回路２００から負側の信号Ｖｏｕｔ ｎを出力端子ＴＯｎから取り出すように構成されている。
【００３３】
基本回路１００は、Ｇｍを用いた第１の差動アンプ１１０、Ｇｍを用いた第２の差動アンプ１２０、第１の差動出力ライン１３０、第１の電圧源１４０、および第１のＣＭＦＢ（コモンモードフィードバック）回路１５０を有する。
【００３４】
レプリカ回路２００は、Ｇｍを用いた第３の差動アンプ２１０、Ｇｍを用いた第４の差動アンプ２２０、第２の差動出力ライン２３０、第２の電圧源２４０、および第２のＣＭＦＢ回路２５０を有する。
【００３５】
基本回路１００は、次のように構成されている。
第１の差動アンプ１１０は、正側入力端子（＋）が正側の差動入力信号Ｖｉｎ ｐの入力端子ＴＩｐに接続され、負側入力端子（−）が負側の差動入力信号Ｖｉｎ ｎの入力端子ＴＩｎに接続されている。
第１の差動アンプ１１０は、正側の差動出力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側の差動出力端子（−）が第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
そして、第１の差動出力ライン１３０の正側の差動出力ライン１３１が正側の差動出力信号Ｖｏｕｔ ｐの出力端子ＴＯｐに接続されている。
【００３６】
第２の差動アンプ１２０は、正側入力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側入力端子（−）が第１の差動出力ラインが負側の差動出力ライン１３２に接続されている。
第２の差動アンプ１２０は、正側の差動出力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側の差動出力端子（−）が第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
第２の差動アンプ１２０は、差動出力端子から差動信号を第１の差動アンプ１１０の差動信号の第１の差動出力ライン１３０に極性が合うように出力する。
【００３７】
第１の電圧源１４０は、オフセットコントローラ１８による調整信号Ｓ１８に応じて電圧可変な第１のリファレンス電圧Ｖｃｏｍ ｐを第１のＣＭＦＢ回路１５０に供給する。
【００３８】
第１のＣＭＦＢ回路１５０は、出力する差動信号の正側信号と負側信号との中点電圧ＶＭ１と第１のリファレンス電圧Ｖｃｏｍ ｐとを比較し、その誤差に応じて第１の差動アンプ１１０および第２の差動アンプ１２０をフィードバック制御する。
なお、本第１の実施形態では、中点電圧ＶＭ１は第１の差動出力ライン１３０における差動信号の正側信号と負側信号との中点電圧が採用される。
【００３９】
レプリカ回路２００は、次のように構成されている。
第３の差動アンプ２１０は、正側入力端子（＋）が正側の差動入力信号Ｖｉｎ ｐの入力端子ＴＩｐに接続され、負側入力端子（−）が負側の差動入力信号Ｖｉｎ ｎの入力端子ＴＩｎに接続されている。
第３の差動アンプ２１０は、正側の差動出力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側の差動出力端子（−）が第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
そして、第２の差動出力ライン２３０の負側の差動出力ライン２３２が負側の差動出力信号Ｖｏｕｔ ｎの出力端子ＴＯｎに接続されている。
【００４０】
第４の差動アンプ２２０は、正側入力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側入力端子（−）が第２の差動出力ラインが負側の差動出力ライン２３２に接続されている。
第４の差動アンプ２２０は、正側の差動出力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側の差動出力端子（−）が第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
第４の差動アンプ２２０は、差動出力端子から差動信号を第３の差動アンプ２１０の差動信号の第２の差動出力ライン２３０に極性が合うように出力する。
【００４１】
第２の電圧源２４０は、オフセットコントローラ１８による調整信号Ｓ１８に応じて電圧可変な第２のリファレンス電圧Ｖｃｏｍ ｎを第２のＣＭＦＢ回路２５０に供給する。
【００４２】
第２のＣＭＦＢ回路２５０は、出力する差動信号の正側信号と負側信号との中点電圧ＶＭ２と第２のリファレンス電圧Ｖｃｏｍ ｎとを比較し、その誤差に応じて第３の差動アンプ２１０および第４の差動アンプ２２０をフィードバック制御する。
なお、本第２の実施形態では、中点電圧ＶＭ２は第２の差動出力ライン２３０における差動信号の正側信号と負側信号との中点電圧が採用される。
【００４３】
本実施形態で用いた基本構成はＧｍを用いた差動アンプ構成である。
ドライバ回路１６Ａは、出力信号Ｖｏｕｔ＿ｐ，Ｖｏｕｔ＿ｎの中点電圧ＶＭ１,ＶＭ２をリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎと、第１のＣＭＦＢ回路１５０および第２のＣＭＦＢ回路２５０において比較する。
そして、ドライバ回路１６Ａは、中点電圧ＶＭ１,ＶＭ２とリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎの誤差をフィードバックすることにより、出力信号のコモン電圧をフィードバック制御（負帰還制御）している。
出力信号のコモン電圧はリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎにより決定されるため、リファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎを可変とすることで、ダイナミックなオフセット調整を実現するものである。
また、本実施形態ではコモン電圧と差動オフセット電圧の同時調整を可能としているため、ＡＤＣ１７の入力コモン電圧を最適化することができる。
【００４４】
ＣＭＦＢ回路の入力をハイ（Ｈｉｇｈ）インピーダンスとすることにより、オフセット調整回路と独立に考えることができる。
このため、図２の回路における消費電力・実装面積の問題を大幅に改善することが可能であり、図３の回路における負荷変動のような問題も改善することが可能である。
また、図３の回路や特許文献１の回路では、信号線に直接電流を注入してオフセットの調整を行っているため、切り替わり時のノイズ（グリッヂ）を抑制することが難しく、結果としてＳ／Ｎの悪化が懸念される。
本実施形態では、ＣＭＦＢ回路の応答速度を調整することで、信号線に影響を与えることなく、グリッヂを低減させることができる。
さらに、ＣＭＦＢ回路のリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎに帯域制限をかけることにより、グリッヂ低減を目指すといった工夫も可能である。
【００４５】
＜３．第２の実施形態＞
［ドライバ回路の第２の構成例］
図６は、本発明の第２の実施形態に係るドライバ回路の構成を示す図である。
【００４６】
本第２の実施形態にドライバ回路１６Ｂが第１の実施形態に係るドライバ回路１６Ａと異なる点は、リファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎに帯域制限をかけることにより、グリッヂ低減を図るように構成されていることにある。
【００４７】
ドライバ回路１６Ｂにおいて、基本回路１００Ｂは、第１の電圧源１４０による第１のリファレンス電圧Ｖｃｏｍ＿ｐに帯域制限を与える第１の帯域制限回路１６０を有する。
第１の帯域制限回路１６０は、たとえば抵抗素子１６１とキャパシタ１６２によるローパルフィルタ（ＬＰＦ）により形成される。
レプリカ回路２００Ｂは、第２の電圧源２４０による第２のリファレンス電圧Ｖｃｏｍ＿ｎに帯域制限を与える第２の帯域制限回路２６０を有する。
第２の帯域制限回路２６０は、たとえば抵抗素子２６１とキャパシタ２６２によるＬＰＦにより形成される。
【００４８】
本第２の実施形態によれば、上述した第１の実施形態の効果に加えてグリッヂの低減を図ることができる。
また、差動オフセット調整の応答速度を、信号線に影響を与えることなく変更できるため、高速なオフセット調整が可能となっている。
【００４９】
なお、本第１および第２の実施形態においては、コモン電圧と差動オフセット電圧の同時調整を可能としているため、ＡＤＣ１７の入力コモン電圧を最適化することができる。
【００５０】
＜４．第３の実施形態＞
［ドライバ回路の第３の構成例］
図７は、本発明の第３の実施形態に係るドライバ回路の構成を示す図である。
【００５１】
本第３の実施形態にドライバ回路１６Ｃが第１の実施形態に係るドライバ回路１６Ａと異なる点は、ＣＭＦＢ回路１５０,２５０のリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎを後段のＡＤＣ１７の電源および基準電位（ＧＮＤ）を用いて生成することにある。
【００５２】
すなわち、ドライバ回路１６Ｃにおいて、基本回路１００Ｃの第１の電圧源１４０Ｃは、第１のリファレンス電圧Ｖｃｏｍ＿ｐをＡＤＣの電源ＶＤＤ、基準電位ＧＮＤ（ＶＳＳ）により生成する。
同様に、レプリカ回路２００Ｃの第２の電圧源２４０Ｃは、第２のリファレンス電圧Ｖｃｏｍ＿ｎをＡＤＣの電源ＶＤＤ、基準電位ＧＮＤ（ＶＳＳ）により生成する。
【００５３】
本第３４の実施形態においては、ＡＤＣ１７の電源変動に対してＣＭＦＢ回路のリファレンス電圧が追従し、差動アンプのコモン電圧も同様に追従することになるため、ＡＤＣ１７の電源変動に対して入力コモン電圧が最適となるように動作させることができる。
【００５４】
＜５．第４の実施形態＞
［ドライバ回路の第４の構成例］
図８は、本発明の第４の実施形態に係るドライバ回路の構成を示す図である。
【００５５】
本第４の実施形態にドライバ回路１６Ｄが第１の実施形態に係るドライバ回路１６Ａと異なる点は、正側・負側の信号を、信号線に影響を与えることなく、観測することが可能に構成されている点にある。
【００５６】
ドライバ回路１６Ｄは、さらに１組の観測信号を取り出すための差動出力端子ＴＯｐ２およびＴＯｎ２が設けられている。
そして、第１の差動出力ライン１３０の負側の差動出力ライン１３２が差動出力端子ＴＯｎ２に接続され、第２の差動出力ライン２３０の正側の差動出力ライン１３１が差動出力端子ＴＯｐ２に接続されている。
【００５７】
＜６．第５の実施形態＞
［ドライバ回路の第５の構成例］
図９は、本発明の第５の実施形態に係るドライバ回路の構成を示す図である。
【００５８】
本第４の実施形態に係るドライバ回路１６Ｅが第１の実施形態に係るドライバ回路１６Ａと異なる点は、ソースフォロアを用いることで、ダイナミックレンジの拡大やさらなる高帯域化を可能としたことにある。
【００５９】
ドライバ回路１６Ｅにおいて、基本回路１００Ｅは、第１の差動出力ライン１３０のレベルをソースフォロワによりレベルシフトとして出力する第１のレベルシフト回路１７０を含んで構成されている。
そして、基本回路１００Ｅにおいて、第１のＣＭＦＢ回路１５０、第１のレベルシフト回路の出力差動信号の正側信号と負側信号との中点電圧ＶＭ１１と第１のリファレンス電圧Ｖｃｏｍ＿ｐとを比較する。
【００６０】
レプリカ回路２００Ｅは、第２の差動出力ライン２３０のレベルをソースフォロワによりレベルシフトとして出力する第２のレベルシフト回路２７０を含んで構成されている。
第２のＣＭＦＢ回路２５０は、第２のレベルシフト回路２７０の出力差動信号の正側信号と負側信号との中点電圧ＶＭ１２と第２のリファレンス電圧Ｖｃｏｍ＿ｎとを比較する。
【００６１】
基本回路１００Ｅの第１のレベルシフト回路１７０は、ｎチャネルの絶縁ゲート型電界効果トランジスタ（ＮＭＯＳトランジスタ）１７１，１７２、電流源１７３，１７４、およびノードＮＤ１７１，ＮＤ１７２を含んで構成されている。
【００６２】
ＮＭＯＳトランジスタ１７１のドレインが電源ＶＤＤに接続され、ソースが電流源１７３に接続され、その接続点によりノードＮＤ１７１が形成され、そのノードＮＤ１７１が差動出力端子ＴＯｐ１１に接続されている。
ＮＭＯＳトランジスタ１７２のドレインが電源ＶＤＤに接続され、ソースが電流源１７４に接続され、その接続点によりノードＮＤ１７２が形成され、そのノードＮＤ１７２が差動出力端子ＴＯｎ１１に接続されている。
そして、ＮＭＯＳトランジスタ１７１のゲートが第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、ＮＭＯＳトランジスタ１７２のゲートが第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
第１のレベルシフト回路１７０において、ＮＭＯＳトランジスタ１７１と電流源１７３、並びに、ＮＭＯＳトランジスタ１７２と電流源１７４によりソースフォロワが形成されている。
【００６３】
レプリカ回路２００Ｅの第２のレベルシフト回路２７０は、ＮＭＯＳトランジスタ２７１，２７２、電流源２７３，２７４、およびノードＮＤ２７１，ＮＤ２７２を含んで構成されている。
【００６４】
ＮＭＯＳトランジスタ２７１のドレインが電源ＶＤＤに接続され、ソースが電流源２７３に接続され、その接続点によりノードＮＤ２７１が形成され、そのノードＮＤ２７１が差動出力端子ＴＯｐ１２に接続されている。
ＮＭＯＳトランジスタ２７２のドレインが電源ＶＤＤに接続され、ソースが電流源２７４に接続され、その接続点によりノードＮＤ２７２が形成され、そのノードＮＤ２７２が差動出力端子ＴＯｎ１２に接続されている。
そして、ＮＭＯＳトランジスタ２７１のゲートが第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、ＮＭＯＳトランジスタ２７２のゲートが第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
第２のレベルシフト回路２７０において、ＮＭＯＳトランジスタ２７１と電流源２７３、並びに、ＮＭＯＳトランジスタ２７２と電流源２７４によりソースフォロワが形成されている。
【００６５】
ＡＤＣ１７のコモン電圧が低く、出力ダイナミックレンジが厳しい場合、本第４の実施形態のように、ソースフォロアを用いることで、ダイナミックレンジの拡大やさらなる高帯域化が可能である。
図９のドライバ回路１６Ｅにおいて、差動出力信号Ｖｏｕｔ＿ｐ，Ｖｏｕｔ＿ｎの中点はソースフォロアの出力を観測することで検出される。
このため、差動アンプのコモン電圧はＶｏｕｔ＿ｐ＋Ｖｇｓ，Ｖｏｕｔ＿ｎ＋Ｖｇｓとなり、差動アンプのコモン電圧を上げることできる。
これにより、出力ダイナミックレンジの拡大が期待でき、さらに差動アンプの出力負荷としてはソースフォロアの入力のみが見えるため、高帯域化が可能である。
ここで、ＶｇｓはＮＭＯＳトランジスタ１７１，１７２、２７１，２７２のゲート・ソース間電圧を示す。
【００６６】
＜７．第６の実施形態＞
［ドライバ回路の第６の構成例］
図１０は、本発明の第６の実施形態に係るドライバ回路の構成を示す図である。
【００６７】
本第５の実施形態に係るドライバ回路１６Ｆは、たとえば第１の実施形態の基本回路１００とレプリカ回路２００により形成される基本ドライバ回路１６ＢＳを複数（ここではＮ個）有する。
複数の基本ドライバ回路１６ＢＳ−１〜１６ＢＳ−Ｎには、差動入力信号Ｖｉｎ＿ｐ，Ｖｉｎ＿ｎが並列に供給される。
【００６８】
本第６の実施形態によれば、それぞれ独立にオフセットを調整したＮ通りの出力電圧ＶｏｕｔＮ＿ｐ，ＶｏｕｔＮ＿ｎを取り出すことも可能である。
【００６９】
＜８．第７の実施形態＞
［Ｇｍの実現例］
図１１は、本発明の第７の実施形態に係るドライバ回路の差動アンプのＧｍの実現例を示す図である。
【００７０】
本実施形態では、電圧電流変換係数であるＧｍを差動アンプに用いている。Ｇｍの実現には様々な構造が考えられるが、ここで一例として負荷側のＧｍを抵抗で実現する場合を示す。
【００７１】
図１１の回路３００は、抵抗による負荷Ｇｍの実現例を示している。
回路３００は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタ３０１，３０１、ＮＭＯＳトランジスタ３０３〜３０６、抵抗素子３０７〜３０９、およびノードＮＤ３０１〜ＮＤ３０５を有する。
【００７２】
負荷としてのＰＭＯＳトランジスタ３０１，３０２のソースが電源ＶＤＤに共通に接続され、ゲートがバイアス信号Ｖｂ２の供給ラインに共通に接続されている。
ＰＭＯＳトラジスタ３０１のドレインがＮＭＯＳトランジスタ３０３のドレインに接続され、その接続点にノードＮＤ３０１が形成され、ノードＮＤ３０１が負側の差動出力端子ＴＯｎに接続されている。
ＰＭＯＳトラジスタ３０２のドレインがＮＭＯＳトランジスタ３０４のドレインに接続され、その接続点にノードＮＤ３０２が形成され、ノードＮＤ３０２が正側の差動出力端子ＴＯｐに接続されている。
ＮＭＯＳトランジスタ３０３のソースがＮＭＯＳトランジスタ３０５のドレインに接続され、その接続点によりノードＮＤ３０３が形成されている。
ＮＭＯＳトランジスタ３０４のソースがＮＭＯＳトランジスタ３０６のドレインに接続され、その接続点によりノードＮＤ３０４が形成されている。
ノードＮＤ３０３とノードＮＤ３０４との間に抵抗素子３０７が接続されている。
負荷としてのＮＭＯＳトランジスタ３０５，３０６のソースが基準電位ＶＳＳに共通に接続され、ゲートがバイアス信号Ｖｂ１の供給ラインに共通に接続されている。
そして、差動出力端子ＴＯｐとＴＯｎ間に抵抗素子３０８，３０９が直列に接続され、抵抗素子３０８と３０９の接続点によりノードＮＤ３０５が形成されている。
ノードＮＤ３０５は、バイアス信号Ｖｂ３の供給ラインに接続されている。
【００７３】
このような構成を採用することにより、トランジスタの飽和領域を維持できる電圧までダイナミックレンジを確保することが可能である。
【００７４】
以上説明したように、本実施形態によれば、差動オフセット制御機能を有する高帯域のドライバ回路を小面積・低消費電力で実現できる。
このため、ＳｏＣへの実装が容易となる。
また、高速な差動オフセット調整を信号線に影響を与えずに実装できるため、本ドライバ回路の適用例である光ディスクドライブシステムにおいては、アシンメトリ補正による再生品質の向上を図ることができる。
また、信号線に素子を加えずに信号が観測できるため、ドライバ回路の品質向上やテスト容易化にも有用である。
【符号の説明】
【００７５】
１０・・・光ディスクドライブシステム、１１・・・光ディスク、１２・・・スピンドルモータ、１３・・・光ピックアップ（ＯＰ）、１４・・・可変ゲインアンプ（ＶＧＡ）、１５・・・イコライザ、１６，１６Ａ〜１６Ｆ・・・ドライバ回路（ドライバ）、１７・・・アナログデジタルコンバータ（ＡＤＣ）、１８・・・オフセットコントローラ、１００，１００Ｂ〜１００Ｅ・・・基本回路、１１０・・・第１の差動アンプ、１２０・・・第２の差動アンプ、１３０・・・第１の差動出力ライン、１４０・・・第１の電圧源、１５０・・・第１のコモンモードフィードバック（ＣＭＦＢ）回路、１６０・・・第１の帯域制限回路、１７０・・・第１のレベルシフト回路、２００，２００Ｂ〜２００Ｅ・・・レプリカ回路、２１０・・・第３の差動アンプ、２２０・・・第４の差動アンプ、２３０・・・第２の差動出力ライン、２４０・・・第２の電圧源、２５０・・・第２のコモンモードフィードバック（ＣＭＦＢ）回路、２６０・・・第２の帯域制限回路、２７０・・・第２のレベルシフト回路。
【図１】
2011077905.tif 000003
【図２】
2011077905.tif 000004
【図３】
2011077905.tif 000005
【図４】
2011077905.tif 000006
【図５】
2011077905.tif 000007
【図６】
2011077905.tif 000008
【図７】
2011077905.tif 000009
【図８】
2011077905.tif 000010
【図９】
2011077905.tif 000011
【図１０】
2011077905.tif 000012
【図１１】
2011077905.tif 000013