(57)【要約】【課題】簡易な構成でＯＢ領域への電荷の漏出を防ぐ。【解決手段】受光部は露光領域、ＯＢ領域、電化排出領域を有する。露光領域は入射する光学像に相当する画像信号を生成する。ＯＢ領域は光学像の黒色に相当する黒色画素信号を生成する。電荷排出領域は電荷排出画素２０ｄを有する。電荷排出画素２０ｄはＰＤ２１ｄ、ＦＤ２２ｄ、転送トランジスタ２３ｄ、およびリセットトランジスタ２４ｄを有する。ＰＤ２１ｄおよびＦＤ２２ｄは露光領域から漏出する電荷を蓄積する。転送トランジスタ２３ｄはＰＤ２１ｄに蓄積された電荷をＦＤ２２ｄに転送する。リセットトランジスタ２４ｄはＦＤ２２ｄに蓄積された電荷を電圧源Ｖｄｄに排出する。転送トランジスタ２３ｄおよびリセットトランジスタ２４ｄを常にＯＮに維持する。【選択図】図５
2011151461.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じて電荷を生成し前記電荷に基づく画素信号を出力する第１の画素が２次元状に配置される露光領域と、
前記第１の画素と同じ構造を有し受光面が遮光され前記画素信号の黒色の基準となる黒色画素信号を出力する第２の画素が配置される黒色領域と、
前記露光領域と前記黒色領域の間に配置され、前記第１の画素において生成され前記露光領域から漏出する前記電荷を、前記露光領域への露光期間における所定の割合を超える排出期間に排出する排出領域とを備える
ことを特徴とする固体撮像素子。
【請求項２】
前記第１の画素は、受光量に応じた電荷を生成する第１の光電変換素子を有し、
前記排出領域には、前記第１の画素から漏出する前記電荷を蓄積する第３のキャパシタを有する第３の画素が配置され、前記第３のキャパシタに蓄積された前記電荷が前記排出期間に排出される
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第３の画素は前記第３のキャパシタに接続されＯＮのときに前記第３のキャパシタに蓄積された前記電荷を排出する第３のリセットトランジスタを有し、前記第３のリセットトランジスタを前記排出期間にＯＮに維持することにより前記電荷が前記排出期間に排出されることを特徴とする請求項２に記載した固体撮像素子。
【請求項４】
前記第３のキャパシタを基準電位源に直接接続することにより前記第３のキャパシタに蓄積された前記電荷が前記排出期間に排出されることを特徴とする請求項２に記載した固体撮像素子。
【請求項５】
前記第１の画素は、前記第１の光電変換素子から転送され蓄積される前記電荷に応じて電位の変わる第１のキャパシタと、前記第１のキャパシタの電位に基づいた前記画素信号を生成する第１の増幅トランジスタと、前記第１のキャパシタに接続されＯＮのときに前記第１のキャパシタに蓄積された前記電荷を排出する第１のリセットトランジスタとを有し、
前記第２の画素は、受光面が遮光され受光量に応じた電荷を生成する第２の光電変換素子と、前記第２の光電変換素子から転送され蓄積される前記電荷に応じて電位の変わる第２のキャパシタと、前記第２のキャパシタの電位に基づいた前記黒色画素信号を生成する第２の増幅トランジスタと、前記第２のキャパシタに接続されＯＮのときに前記第２のキャパシタに蓄積された前記電荷を排出する第２のリセットトランジスタとを有し、
前記第３の画素は受光量に応じた電荷を生成する第３の光電変換素子と前記第３のキャパシタの電位に基づいた排出信号を生成する第３の増幅トランジスタとを有し、前記第３のキャパシタは前記第３の光電変換素子から転送され蓄積される前記電荷に応じて電位が変わる
ことを特徴とする請求項２〜請求項４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記第１の画素から漏出する前記電荷は前記第３の光電変換素子にも蓄積され、前記第３の光電変換素子に蓄積された前記電荷が前記排出期間に前記第３のキャパシタに転送されることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記第３の画素はＯＮのときに前記第３の光電変換素子から前記電荷を前記第３のキャパシタに転送する第３の転送トランジスタを有し、前記第３の転送トランジスタを前記排出期間にＯＮに維持することにより前記電荷が前記排出期間に転送されることを特徴とする請求項６に記載の固体撮像素子。
【請求項８】
前記第３の光電変換素子を前記第３のキャパシタに直接接続することにより前記第３の光電変換素子に蓄積された前記電荷が前記第３のキャパシタに前記排出期間に転送されることを特徴とする請求項６に記載の固体撮像素子。
【請求項９】
前記第１の画素は、ＯＮのときに前記第１の光電変換素子から前記電荷を前記第１のキャパシタに転送する第１の転送トランジスタを有し、
前記第２の画素は、ＯＮのときに前記第２の光電変換素子から前記電荷を前記第２のキャパシタに転送する第２の転送トランジスタを有する
ことを特徴とする請求項５〜請求項８のいずれか１項に記載の固体撮像素子。
【請求項１０】
前記第３の光電変換素子は遮光されることを特徴とする請求項５〜請求項９のいずれか１項に記載の固体撮像素子。
【請求項１１】
前記排出期間は前記固体撮像素子の作動中の全期間であって、前記露光領域から漏出する前記電荷は常に前記排出領域から排出されることを特徴とする請求項１〜請求項１０のいずれか１項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強い光が入射しても精度の高い光学的黒に相当する黒色画素信号を簡易な構成で生成可能な固体撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子には、露光領域とオプティカルブラック（ＯＢ）領域とが設けられる。露光領域およびＯＢ領域には、受光量に応じた電荷を生成する複数の画素が２次元状に配置される。ＯＢ領域の画素は遮光膜によって遮光される。
【０００３】
このような構成により、露光領域における各画素によって受光量に応じた画素信号を生成することにより露光領域に形成される光学像に相当する画像信号が生成される。また、露光領域において受光量がゼロに相当する画素信号の信号強度の基準を定めるために、黒色画素信号がＯＢ領域における各画素によって生成される。
【０００４】
黒色画素信号を用いて、露光領域における各画素信号の黒色の基準を調整することにより再現性の高い画像を作成することが可能になる。したがって、黒色の基準を調整するためには、精度の高い黒色画素信号が必要とされる。
【０００５】
一方で、ＯＢ領域付近の露光領域に高輝度の光が入射する場合に、露光領域からの光漏れやブルーミングが発生する。このような光漏れやブルーミングが発生すると、ＯＢ領域の画素は遮光されているにも関わらず黒色画素信号の信号強度が本来の信号強度より大きくなり、精度の高い画像を作成することが困難となっていた。
【０００６】
そこで、光漏れの量を検出し、漏れ量に応じて黒色画素信号または電気的に生成した基準信号を黒色の基準調整に用いることが提案されている（特許文献１参照）。また、光漏れの量を検出し、漏れ量に応じて黒色の基準調整に用いる黒色画素信号の数を変えることが提案されている（特許文献２参照）。
【０００７】
しかし、特許文献１においては、黒色画素信号と基準信号とを切換える回路が必要であり、製造工程の煩雑化および製造コストの増大化を招いていた。また、特許文献２においては、光の漏れ量が多くなるほど黒色の基準調整に用いる黒色画素信号の数が少なくなるため、精度の高い黒色の基準調整が困難であった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−２４７５５２号公報
【特許文献２】特開２００７−１５８８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、本発明では、簡易な構成で精度の高い黒色画素信号を出力可能な固体撮像素子の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像素子は、受光量に応じて電荷を生成し電荷に基づく画素信号を出力する第１の画素が２次元状に配置される露光領域と、第１の画素と同じ構造を有し受光面が遮光され画素信号の黒色の基準となる黒色画素信号を出力する第２の画素が配置される黒色領域と、露光領域と黒色領域の間に配置され第１の画素において生成され露光領域から漏出する前記電荷を露光領域への露光期間における所定の割合を超える排出期間に排出する排出領域とを備えることを特徴としている。
【００１１】
なお、第１の画素は受光量に応じた電荷を生成する第１の光電変換素子を有し、排出領域には第１の画素から漏出する電荷を蓄積する第３のキャパシタを有する第３の画素が配置され第３のキャパシタに蓄積された電荷が排出期間に排出されることが好ましい。
【００１２】
また、第３の画素は第３のキャパシタに接続されＯＮのときに第３のキャパシタに蓄積された電荷を排出する第３のリセットトランジスタを有し、第３のリセットトランジスタを排出期間にＯＮに維持することにより電荷が排出期間に排出されることが好ましい。
【００１３】
あるいは、第３のキャパシタを基準電位源に直接接続することにより第３のキャパシタに蓄積された電荷が排出期間に排出されることが好ましい。
【００１４】
また、第１の画素は第１の光電変換素子から転送され蓄積される電荷に応じて電位の変わる第１のキャパシタと第１のキャパシタの電位に基づいた画素信号を生成する第１の増幅トランジスタと第１のキャパシタに接続されＯＮのときに第１のキャパシタに蓄積された電荷を排出する第１のリセットトランジスタとを有し、第２の画素は受光面が遮光され受光量に応じた電荷を生成する第２の光電変換素子と第２の光電変換素子から転送され蓄積される電荷に応じて電位の変わる第２のキャパシタと第２のキャパシタの電位に基づいた黒色画素信号を生成する第２の増幅トランジスタと第２のキャパシタに接続されＯＮのときに第２のキャパシタに蓄積された電荷を排出する第２のリセットトランジスタとを有し、第３の画素は受光量に応じた電荷を生成する第３の光電変換素子と第３のキャパシタの電位に基づいた排出信号を生成する第３の増幅トランジスタとを有し第３のキャパシタは第３の光電変換素子から転送され蓄積される電荷に応じて電位が変わることが好ましい。
【００１５】
また、第１の画素から漏出する電荷は第３の光電変換素子にも蓄積され、第３の光電変換素子に蓄積された電荷が排出期間に第３のキャパシタに転送されることが好ましい。
【００１６】
また、第３の画素はＯＮのときに第３の光電変換素子から電荷を第３のキャパシタに転送する第３の転送トランジスタを有し、第３の転送トランジスタを排出期間にＯＮに維持することにより電荷が排出期間に転送されることが好ましい。
【００１７】
あるいは、第３の光電変換素子を第３のキャパシタに直接接続することにより第３の光電変換素子に蓄積された電荷が第３のキャパシタに排出期間に転送されることが好ましい。
【００１８】
また、第１の画素はＯＮのときに前記第１の光電変換素子から前記電荷を第１のキャパシタに転送する第１の転送トランジスタを有し、第２の画素はＯＮのときに第２の光電変換素子から電荷を前記第２のキャパシタに転送する第２の転送トランジスタを有することが好ましい。
【００１９】
また、第３の光電変換素子は遮光されることが好ましい。
【００２０】
また、排出期間は固体撮像素子の作動中の全期間であって、露光領域から漏出する電荷は常に排出領域から排出されることが好ましい。
【発明の効果】
【００２１】
本発明によれば、簡易な構成で露出領域から漏出する電荷を、黒色領域まで漏出することを防ぐことが可能になり、黒色画素信号の精度を高く維持することが可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態を適用したＣＭＯＳ撮像素子の全体構成を模式的に示す構成図である。
【図２】受光部の構成を示す平面図である。
【図３】露光画素の内部構成を示す回路図である。
【図４】ＯＢ画素の内部構成を示す回路図である。
【図５】電荷排出画素の内部構成を示す回路図である。
【図６】従来の構成のＣＭＯＳ撮像素子に対して高輝度の光が入射したときに各画素で生成される信号の信号強度を示すグラフである。
【図７】本実施形態のＣＭＯＳ撮像素子に対して高輝度の光が入射したときに各画素で生成される信号の信号強度を示すグラフである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の一実施形態を適用したＣＭＯＳ撮像素子の全体構成を模式的に示す構成図である。
【００２４】
ＣＭＯＳ撮像素子１０は、受光部１１、垂直シフトレジスタ１２、相関二重サンプリング／サンプルホールド（ＣＤＳ／ＳＨ）回路１３、水平シフトレジスタ１４、水平出力線１５によって構成される。受光部１１と垂直シフトレジスタ１２は直接接続され、水平出力線１５はＣＤＳ／ＳＨ回路１３を介して受光部１１に接続される。
【００２５】
受光部１１の撮像面には複数の画素２０がマトリックス状に配列される。個々の画素２０において信号電荷が生成される。被写体像全体の画像信号は撮像面の一部の画素２０の信号電荷に相当する画素信号の集合により構成される。生成した画素信号の読出しは画素２０毎に行われる。読出しを行う画素２０は垂直シフトレジスタ１２及び水平シフトレジスタ１４により直接的あるいは間接的に選択される。
【００２６】
垂直シフトレジスタ１２により画素２０の行が選択される。選択された画素２０から出力される画素信号が、垂直出力線（図１において図示せず）を介してＣＤＳ／ＳＨ回路１３により相関二重サンプリングされる。
【００２７】
さらにＣＤＳ／ＳＨ回路１３に保持される画素信号は水平シフトレジスタ１４により選択され、水平出力線１５に出力される。水平出力線１５に出力された画素信号は、例えば、信号処理を行う信号処理回路（図示せず）に送られ、黒色の基準調整などの所定の処理が行われて被写体像全体の画像信号が生成される。
【００２８】
図２に示すように、矩形の受光面１１には、露光領域１１ｅ、オプティカルブラック（ＯＢ）領域１１ｂ、および電荷排出領域１１ｄが形成される。露光領域１１ｅは受光面１１の大部分を占めており、ＯＢ領域１１ｂは受光面の上辺および左辺に形成される。また電荷排出領域１１ｄは露光領域１１ｅとＯＢ領域１１ｂの間に挟まれるように、形成される。
【００２９】
露光領域１１ｅ、ＯＢ領域１１ｂ、および電荷排出領域１１ｄには、露光画素（図２において図示せず）、ＯＢ画素（図２において図示せず）、および電荷排出画素（図２において図示せず）が設けられる。
【００３０】
露光画素の構成についてさらに詳細に説明する。図３は露光画素２０ｅ（第１の画素）の構成を示す回路図である。露光画素２０ｅには、フォトダイオード（ＰＤ）２１ｅ（第１の光電変換素子）、フローティングディフュージョン（ＦＤ）２２ｅ（第１のキャパシタ）、転送トランジスタ２３ｅ（第１の転送トランジスタ）、リセットトランジスタ２４ｅ（第１の転送トランジスタ）、増幅トランジスタ２５ｅ（第１の増幅トランジスタ）、および行選択トランジスタ２６ｅが設けられる。
【００３１】
ＰＤ２１ｅは、転送トランジスタ２３ｅを介してＦＤ２２ｅに接続される。また、ＦＤ２２ｅは、増幅トランジスタ２５ｅのゲートに接続される。増幅トランジスタ２５ｅのソースは、行選択トランジスタ２６ｅを介して垂直出力線２７に接続される。
【００３２】
ＰＤ２１ｅでは露光画素２０ｅ毎の受光量に応じて電荷が発生し、発生した電荷が蓄積される。転送トランジスタ２３ｅがＯＮになるときに、ＰＤ２１ｅに蓄積された信号電荷がＦＤ２２ｅに転送される。
【００３３】
なお、ＦＤ２２ｅの電位は蓄積する電荷に応じて変わる。増幅トランジスタ２５ｅによって、ＦＤ２２ｅの電位に応じた信号電位が画素信号として出力可能となる。行選択トランジスタ２６ｅがＯＮになるときに、増幅トランジスタ２５ｅによって出力可能となった画素信号が、垂直出力線２７に出力される。
【００３４】
転送トランジスタ２３ｅおよび行選択トランジスタ２６ｅのゲートは、それぞれ転送制御線（図示せず）および行選択制御線（図示せず）に接続される。転送制御線および行選択制御線それぞれには、垂直シフトレジスタ１２からＨＩＧＨ、ＬＯＷが切替わる転送信号Φｔおよび行選択信号Φｓｌが流される。
【００３５】
なお、転送制御線および行選択制御線は、露光画素２０ｅが並ぶ行毎にそれぞれ設けられる。同じ行に配置される露光画素２０ｅの転送トランジスタ２３ｅおよび行選択トランジスタ２６ｅのゲートは、それぞれ同じ転送制御線および行選択制御線に接続され、同じタイミングでＯＮ／ＯＦＦが切替えられる。
【００３６】
ＦＤ２２ｅは、リセットトランジスタ２４ｅを介して電圧源Ｖｄｄ（基準電位源）に接続される。リセットトランジスタ２４ｅがＯＮになるときに、ＦＤ２２ｅに蓄積された電荷は電圧源Ｖｄｄに掃出されてリセットされる。ＦＤ２２ｅがリセットされることにより、ＦＤ２２ｅの電位は電圧源Ｖｄｄの電位からリセットトランジスタ２５の閾値電圧を引いた電位にリセットされる。
【００３７】
リセットトランジスタ２４ｅのゲートは、リセット制御線（図示せず）に接続される。リセット制御線には、ＨＩＧＨ、ＬＯＷの切替わるリセット信号Φｒが垂直シフトレジスタ１２から流される。
【００３８】
リセット制御線は、露光画素２０ｅが並ぶ行毎に設けられる。同じ行に配置される露光画素２０ｅのリセットトランジスタ２４ｅのゲートは、同じリセット制御線に接続され、同じタイミングでＯＮ／ＯＦＦが切替えられる。
【００３９】
垂直出力線２７は、受光部１１を垂直に延びる線であり、同じ列の複数の露光画素２０ｅの行選択トランジスタ２６ｅに接続される。垂直出力線２７は、受光面の上方において電流源Ｉｓｓに接続される。各列の垂直出力線２７は、受光部１１の下方において別々にＣＤＳ／ＳＨ回路１３に接続される。
【００４０】
ＣＤＳ／ＳＨ回路１３には、リセット時の画素信号であるリセット画素信号と信号電荷蓄積時の画素信号である混入画素信号を保持する別々のキャパシタ（図示せず）が設けられる。
【００４１】
ＣＤＳ／ＳＨ回路１３に入力されるプレホールド信号ΦｓｈｐがＨＩＧＨであるときに、リセット画素信号を保持するキャパシタ（図示せず）に垂直出力線２７の電位に相当する画素信号が保持される。ＣＤＳ／ＳＨ回路１３に入力されるデータホールド信号ΦｓｈｄがＨＩＧＨであるときに、混入画素信号を保持するキャパシタ（図示せず）に垂直出力線２８の電位に相当する画素信号が保持される。なお、プレホールド信号Φｓｈｐおよびデータホールド信号Φｓｈｄは垂直シフトレジスタ１２から出力される。
【００４２】
ＣＤＳ／ＳＨ回路１３の出力端子からは、混入画素信号からリセット画素信号を減じたデータ画素信号が出力される。ＣＤＳ／ＳＨ回路１３の出力端子は、列選択トランジスタ１６を介して水平出力線１５に接続される。したがって、列選択トランジスタ１６をＯＮにすることにより、データ画素信号が水平出力線１５を介してＣＭＯＳ撮像素子１０から出力される。
【００４３】
なお、列選択トランジスタ１６のゲートは、列選択信号線（図示せず）に接続される。列選択信号線にはＨＩＧＨ、ＬＯＷが切替わる列選択信号Φｓｃが接続される。各列選択トランジスタ１６には、水平シフトレジスタ１４から定められたタイミングで列選択信号Φｓｃが流される。
【００４４】
次にＯＢ画素の構成についてさらに詳細に説明する。図４はＯＢ画素（第２の画素）２０ｂの構成を示す回路図である。ＯＢ画素２０ｂにはＰＤ２１ｂ（第２の光電変換素子）、ＦＤ２２ｂ（第２のキャパシタ）、転送トランジスタ２３ｂ（第２の転送トランジスタ）、リセットトランジスタ２４ｂ（第２のリセットトランジスタ）、増幅トランジスタ２５ｂ（第２の増幅トランジスタ）、および行選択トランジスタ２６ｂが設けられる。
【００４５】
ＰＤ２１ｂが遮光されていることを除いて、ＯＢ画素２０ｂ内部の回路構成は露光画素２０ｅと同じである。
【００４６】
なお、ＯＢ画素２０ｂの転送トランジスタ２３ｂのゲートは、同じ行に配置される露光画素２０ｅの転送トランジスタ２３ｅに接続される転送制御線に接続され、同じタイミングでＯＮ／ＯＦＦが切替えられる。
【００４７】
また、ＯＢ画素２０ｂの行選択トランジスタ２６ｂのゲートは、同じ行に配置される露光画素２０ｅの転送トランジスタ２６ｅに接続される転送制御線に接続され、同じタイミングでＯＮ／ＯＦＦが切替えられる。
【００４８】
また、ＯＢ画素２０ｂのリセットトランジスタ２４ｂのゲートは、同じ行に配置される露光画素２０ｅのリセットトランジスタ２４ｅに接続されるリセット制御線に接続され、同じタイミングでＯＮ／ＯＦＦが切替えられる。
【００４９】
ＯＢ画素２０ｂを上述のように形成し、露光画素２０ｅと同様にＣＤＳ／ＳＨ回路１３において上述のように相関二重サンプリング処理を施すことにより、リセット時の画素信号成分を除去した黒色画素信号がＣＭＯＳ撮像素子１０から出力される。なお、前述のようにＯＢ画素２０ｂのＰＤ２１ｂは遮光されているので、黒色画素信号の信号強度は露光画素２０ｅ上に形成される光学的黒に相当する。
【００５０】
次に電荷排出画素２０ｄの構成についてさらに詳細に説明する。図５はで電荷排出画素２０ｄ（第３の画素）の構成を示す回路図である。電荷排出画素２０ｄには、ＰＤ２１ｄ（第３の光電変換素子）、ＦＤ２２ｄ（第３のキャパシタ）、転送トランジスタ２３ｄ（第３の転送トランジスタ）、リセットトランジスタ２４ｄ（第３の転送トランジスタ）、増幅トランジスタ２５ｄ（第３の増幅トランジスタ）、および行選択トランジスタ２６ｄが設けられる。
【００５１】
転送トランジスタ２３ｄおよびリセットトランジスタ２４ｄのゲートが、露光画素２０ｅおよびＯＢ画素２０ｂと接続される転送制御線およびリセット制御線に接続されないことを除いて、電荷排出画素２０ｄ内部の回路構成はＯＢ画素２０ｂと同じである。
【００５２】
電荷排出画素２０ｄの転送トランジスタ２３ｄおよびリセットトランジスタ２４ｄのゲートは共通の排出制御線（図示せず）に接続される。排出制御線には、ＨＩＧＨの状態に保たれる共通信号Φｃが流される。
【００５３】
したがって、転送トランジスタ２３ｄおよびリセットトランジスタ２４ｄは常にＯＮに維持され、ＰＤ２１ｄに蓄積される電荷は常にＦＤ２３ｄに転送され、ＦＤ２３ｄに蓄積される電荷は常に電圧源Ｖｄｄに掃出される。
【００５４】
なお、排出画素２０ｄにおいてＦＤ２３ｄの電位に基づく画素信号を生成可能であるが、ＣＭＯＳ撮像素子１０から出力されず、受光した光学像の作成に用いられない。
【００５５】
以上のように第１の実施形態のＣＭＯＳ撮像素子１０によれば、以下に説明するように高輝度の被写体像が入射する場合でも合っても精度の高い黒色画素信号を生成可能である。したがって、再現性の高い画像を作成することが可能である。
【００５６】
前述のように、露光領域１１ｅに高輝度の光が入射すると、露光画素２０ｅにおいて生成される電荷が近隣の画素に漏出する。
【００５７】
従来のＣＭＯＳ撮像素子のように電荷排出領域を設けないＣＭＯＳ撮像素子に対して高輝度の光が露光領域に入射した場合には、図６に示すように、露光領域の近くに配置されたＯＢ画素の黒色画素信号の信号強度は、電荷の漏出が無く本来出力されるべき黒色画素信号の信号強度、すなわち光学的黒に相当する信号の信号強度より大きくなる。したがって、このように電荷の漏出したＯＢ画素の黒色画素信号を用いると黒色基準の調整精度は悪化する。
【００５８】
一方で、本実施形態のＣＭＯＳ撮像素子１０によれば、図７に示すように露光領域１１ｅから漏出する電荷は、ＯＢ領域１１ｂにまで到達する前に電荷排出領域１１ｄの電荷排出画素２０ｄにより排出される。したがって、ＯＢ領域１１ｂのＯＢ画素２０ｂからは、光学的黒に相当する信号強度の黒色画素信号を出力させることが可能である。
【００５９】
なお、本実施形態では、排出画素２０ｄにリセットトランジスタ２４ｄが設けられる構成であるが、リセットトランジスタ２４ｄを設けずにＦＤ２２ｄと電圧源Ｖｄｄとが直接接続される構成であってもよい。または、ＦＤ２３ｄに蓄積される電荷が常に電圧源Ｖｄｄに排出されるいかなる構成であってもよい。
【００６０】
また、本実施形態では、排出画素２０ｄに転送トランジスタ２３ｄが設けられる構成であるが、転送トランジスタ２３ｄを設けずにＰＤ２１ｄとＦＤ２２ｄとを直接接続される構成であってもよい。または、ＰＤ２１ｄに蓄積される電荷が常に電圧源Ｖｄｄに排出されるいかなる構成であってもよい。
【００６１】
また、本実施形態では、排出画素２０ｄのＰＤ２１ｄは遮光される構成であるが、遮光されなくてもよい。ただし、遮光されていない場合にはＰＤ２１ｄにおいても電荷が生成されるためＦＤ２２ｄで十分に排出出来ず、ＯＢ領域１１ｂに電荷が漏出する可能性がある。よって、本実施形態のように、排出画素２０ｄのＰＤ２１ｄも遮光されることが好ましい。
【００６２】
また、本実施形態では、排出画素２０ｄの転送トランジスタ２３ｄが常にＯＮとなる構成であるが、転送トランジスタ２３ｄは常にＯＮでなくてもよい。リセットトランジスタ２４ｄが常にＯＮであれば、排出画素２０ｄに漏出する電荷を電圧源Ｖｄｄに排出可能である。ただし、単一の排出画素２０ｄ内でＰＤ２１ｄの占める領域は大きく、露光領域１１ｅから漏出する電荷の多くはＰＤ２１ｄに蓄積される。それゆえ、転送トランジスタ２３ｄがＯＦＦの間にＰＤ２１ｄからＯＢ領域１１ｂに電荷が漏出する可能性がある。よって、本実施形態のように、転送トランジスタ２３ｄも常にＯＮに維持され、ＰＤ２１ｄに蓄積された電荷も常にＦＤ２２ｄを介して排出される構成が好ましい。
【００６３】
また、本実施形態では、排出画素２０ｄの転送トランジスタ２３ｄおよびリセットトランジスタ２４ｄは常にＯＮに維持される構成であるが、常にＯＮに維持されなくてもよい。単一のフレームの画像信号の生成のために露光領域１１ｅに露光させる露光期間に対して所定の割合を超える排出期間中にＯＮに維持され、ＰＤ２１ｄおよびＦＤ２２ｄから電荷が排出される構成であってもよい。なお、排出期間は、排出期間以外の露光期間中に電荷が排出出来なくてもＯＢ領域１１ｂへの電荷の漏出が生じないように定めればよい。
【００６４】
また、本実施形態では、排出画素２０ｄにＰＤ２１ｄ、ＦＤ２２ｄ、増幅トランジスタ２５ｄ、および行選択トランジスタ２６ｄが設けられる構成であるが、設けられなくてもよい。露光領域１１ｅから漏出する電荷を排出可能であれば、ＰＤ２１ｄ、ＦＤ２２ｄ、増幅トランジスタ２５ｄ、および行選択トランジスタ２６ｄを省いてもよい。ただし、排出画素２０ｄを、露光画素２０ｅおよびＯＢ画素２０ｂと同様の回路構成となるように形成することにより、製造の簡易化および製造コストの低減化が可能である。
【００６５】
また、本実施形態では、固体撮像素子はＣＭＯＳ撮像素子であるが、他のＸＹアドレス型撮像素子でも、ＣＣＤ撮像素子などの電荷転送型の撮像素子であってもよい。
【符号の説明】
【００６６】
１０  ＣＭＯＳ撮像素子
１１ｂ  オプティカルブラック（ＯＢ）領域
１１ｄ  電荷排出領域
１１ｅ  露光領域
２０ｂ  オプティカルブラック（ＯＢ）画素
２０ｄ  電荷排出画素
２０ｅ  露光画素
２０ｂ、２０ｄ、２０ｅ  フォトダイオード（ＰＤ）
２１ｂ、２１ｄ、２１ｅ  フローティングディフュージョン（ＦＤ）
２２ｂ、２２ｄ、２２ｅ  転送トランジスタ
２４ｂ、２４ｄ、２４ｅ  リセットトランジスタ
２５ｂ、２５ｄ、２５ｅ  増幅トランジスタ
２６ｂ、２６ｄ、２６ｅ  行選択トランジスタ
【図１】
2011151461.tif 000003
【図２】
2011151461.tif 000004
【図３】
2011151461.tif 000005
【図４】
2011151461.tif 000006
【図５】
2011151461.tif 000007
【図６】
2011151461.tif 000008
【図７】
2011151461.tif 000009