(57)【要約】【課題】制御信号を供給するための入力端子の数の増大を防ぎながら、データ電極を駆動する表示ドライバの高機能化を実現する。【解決手段】液晶表示装置が、データ電極を有する液晶ディスプレイパネル１と、液晶ディスプレイパネル１のデータ電極にデータ信号を供給してデータ電極を駆動するデータ電極駆動回路１０５と、データ信号の極性を指定する極性切換信号ＰＯＬをデータ電極駆動回路１０５に供給する制御回路１０２とを備えている。制御回路１０２は、極性切換信号ＰＯＬに制御情報を重畳しながら極性切換信号ＰＯＬをデータ電極駆動回路１０５に供給する。データ電極駆動回路１０５は、制御情報に応答して動作する。【選択図】図５
2011150241.tif 000002
【特許請求の範囲】
【請求項１】
データ電極を有する表示パネルと、
前記表示パネルのデータ電極にデータ信号を供給して前記データ電極を駆動する表示パネルドライバと、
前記データ信号の極性を指定する極性切換信号を前記表示パネルドライバに供給する制御部
とを備え、
前記制御部は、前記極性切換信号に制御情報を重畳しながら前記極性切換信号を前記表示パネルドライバに供給し、
前記表示パネルドライバは、前記制御情報に応答して動作する
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記表示パネルドライバは、
前記極性切換信号から前記制御情報を取り出し、取り出した前記制御情報から制御信号を生成する論理回路と、
前記制御信号に応答して動作する内部回路
とを備える
表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記制御部は、前記表示パネルドライバに第１表示データを供給し、
前記表示パネルドライバの前記内部回路は、データバッファと駆動部とを含み、
前記データバッファは、前記第１表示データを前記制御部から受け取り、前記第１表示データと同一の第１データ、又は、前記第１表示データの各ビットを反転した第２データを第２表示データとして選択して前記駆動部に供給し、
前記駆動部は、前記極性切換信号と前記第２表示データとに応答して前記データ信号を生成し、
前記論理回路によって生成される制御信号は、前記データバッファに前記第１データ又は前記第２データを前記第２表示データとして選択するかを指示するデータ反転信号を含む
表示装置。
【請求項４】
請求項２に記載の表示装置であって、
前記制御部は、前記表示パネルドライバに表示データと水平スタートパルス信号とを供給し、
前記表示パネルドライバの前記内部回路は、
前記水平スタートパルス信号をシフトするシフト動作を行い、複数のサンプリングパルスを順次に出力するシフトレジスタと、
前記複数のサンプリングパルスにそれぞれに応答して前記表示データを受け取る複数のレジスタを備えるデータレジスタと、
前記データレジスタから前記表示データを受け取り、受け取った前記表示データと前記極性切換信号とに応答して前記データ信号を生成する駆動部
とを備え、
前記論理回路によって生成される制御信号は、前記シフトレジスタにおける前記シフト動作の方向を指示するシフト方向制御信号を含む
表示装置。
【請求項５】
請求項２に記載の表示装置であって、
前記表示パネルドライバの前記内部回路は、前記極性切換信号に応答して前記データ信号を生成する出力回路
とを備え、
前記論理回路によって生成される制御信号は、前記出力回路の駆動能力を制御する駆動能力調節信号を含む
表示装置。
【請求項６】
請求項２乃至５のいずれかに記載の表示装置であって、
前記制御部は、前記表示パネルドライバにストローブ信号を供給し、
前記表示パネルドライバは、
前記極性切換信号に応答して前記データ信号を生成する出力回路と、
前記ストローブ信号がアサートされた時点における前記極性切換信号の信号レベルに応じて前記データ信号の極性を決定する制御回路
とを含み、
前記論理回路は、前記ストローブ信号がネゲートされている期間における前記極性切換信号から前記制御情報を取り出す
表示装置。
【請求項７】
請求項６に記載の表示装置であって、
前記極性切換信号には、前記ストローブ信号がネゲートされている期間におけるパルスの数として前記制御情報が重畳されており、
前記論理回路は、前記パルスの数に応答して前記制御信号を生成する
表示装置。
【請求項８】
請求項１乃至７のいずれかに記載の表示装置であって、
前記表示パネルが液晶ディスプレイパネルである
表示装置。
【請求項９】
制御情報が重畳された極性切換信号を受け取り、前記極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給する出力回路と、
前記極性切換信号から前記制御情報を取り出し、取り出した前記制御情報から制御信号を生成する論理回路と、
前記制御信号に応答して動作する内部回路
とを備える
表示パネルドライバ。
【請求項１０】
制御情報が重畳された極性切換信号を表示パネルドライバに供給するステップと、
前記表示パネルドライバの出力回路により、前記極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給して前記データ電極を駆動するステップと、
前記極性切換信号から前記制御情報を取り出すステップと、
前記制御情報に応答して前記表示パネルドライバに含まれる内部回路を制御するステップ
とを備える
表示パネル駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示パネルドライバ、及び表示パネル駆動方法に関し、特に、表示パネルドライバへの制御情報の供給に関する。
【背景技術】
【０００２】
近年、表示パネル（例えば、液晶表示パネル）のデータ電極駆動回路の高機能化が進んでいる。データ電極駆動回路の高機能化の例としては、データ電極駆動回路に内蔵されているシフトレジスタのシフト方向切り換え、出力アンプの駆動能力切り換え、入力データの反転機能などがある。このような機能を制御する信号は、外部よりデータ側駆動回路の内部ロジックに入力される。
【０００３】
データ電極駆動回路の高機能化に対応した液晶表示装置の従来の構成は、例えば、特開２００２−２１５１０８号公報に開示されている。図１は、この公報に開示された液晶表示装置の構成を示すブロック図である。図１の液晶表示装置は、液晶ディスプレイパネル１と、制御回路２と、階調電源３と、共通電源４と、データ電極駆動回路５と、走査電極駆動回路６とを備えている。
【０００４】
液晶ディスプレイパネル１は、例えば、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブマトリックス駆動方式のカラー液晶ディスプレイパネルである。液晶ディスプレイパネル１は、行方向に所定間隔で設けられた複数本の走査電極（ゲート線）と列方向に所定間隔で設けられた複数本のデータ電極（ソース線）とで囲まれた領域を画素としている。液晶ディスプレイパネル１においては、画素ごとに、等価的に容量性負荷である液晶セルと、共通電極と、対応する液晶セルを駆動するＴＦＴと、データ電荷を１垂直同期期間の間蓄積するコンデンサとが配列されている。そして、液晶ディスプレイパネル１を駆動する場合には、共通電極に共通電位Ｖｃｏｍが印加している状態において、デジタル映像データの赤データＤＲ、緑データＤＧ、青データＤＢに基づいて生成されるデータ信号をデータ電極に印加するとともに、水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて生成される走査信号を走査電極に印加する。これにより、液晶ディスプレイパネル１の表示画面にカラーの文字や画像等が表示される。
【０００５】
制御回路２は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）からなり、外部から供給される各６ビットの赤データＤＲ、緑データＤＧ、青データＤＢを１８ビット幅の表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５に変換してデータ電極駆動回路５へ供給する。詳細には、制御回路２とデータ電極駆動回路５の間には表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５の各ビットに対応した１８本の信号線が接続されており、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５は、これらの１８本の信号線を介してデータ電極駆動回路５に伝送される。
【０００６】
また、制御回路２は、外部から供給されるドットクロックＤＣＬＫ、水平同期信号ＳＨ及び垂直同期信号ＳＶ等に基づいて、ストローブ信号ＳＴＢ、クロックＣＬＫ、水平スタートパルス信号ＳＴＨ、極性切換信号ＰＯＬ、垂直スタートパルスＳＴＶ及びデータ反転信号ＩＮＶを生成して、階調電源３、共通電源４、データ電極駆動回路５及び走査電極駆動回路６へ供給する。ストローブ信号ＳＴＢは、水平同期信号ＳＨと同一周期の信号である。また、クロックＣＬＫは、ドットクロックＤＣＬＫと同一又は異なる周波数であって、データ電極駆動回路５を構成するシフトレジスタ１２において水平スタートパルス信号ＳＴＨからサンプリングパルスＳＰ１〜ＳＰ１７６を生成するためなどに使用される。水平スタートパルス信号ＳＴＨは、水平同期信号ＳＨと同一周期であるが、ストローブ信号ＳＴＢからクロックＣＬＫのパルス数個分の遅延時間だけ遅延された信号である。また、極性切換信号ＰＯＬは、各データ電極に印加されるデータ信号の極性を指定する信号であり、液晶ディスプレイパネル１を交流駆動するために、例えば、１水平同期期間ごとに（すなわち、１ラインごとに）反転される。なお、極性切換信号ＰＯＬは、１垂直同期期間ごとにも反転される。極性切換信号は、液晶表示装置において一般に使用される信号であり、極性切換信号を使用する液晶表示装置は、例えば、特開２００６−１８０１１９号公報にも開示されている。さらに、垂直スタートパルスＳＴＶは、垂直同期信号ＳＶと同一周期の信号である。また、データ反転信号ＩＮＶは、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５の各ビットが、本来、送るべき表示データの各ビットから反転されているか否かを示す制御信号である。後述のように、データ反転信号ＩＮＶは、制御回路２の消費電力を削減するために用いられる。
【０００７】
階調電源３は、ガンマ補正のために設定された基準階調電圧ＶＩ１〜ＶＩ９をデータ電極駆動回路５に供給する。この基準階調電圧ＶＩ１〜ＶＩ９は、極性切換信号ＰＯＬに応答して、１ラインごとに、共通電位Ｖｃｏｍ（液晶ディスプレイパネル１の共通電極の電位）に対して電位が正極性と負極性とに反転する。
【０００８】
次に、データ電極駆動回路５について詳細に説明する。この例では、液晶ディスプレイパネル１の解像度が１７６×２２０画素であるとする。１画素が３個の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のドット画素により構成されているので、そのドット画素数は、５２８×２２０画素となる。データ電極駆動回路５は、図２に示すように、シフトレジスタ１２と、データバッファ１３と、データレジスタ１４と、制御回路１５と、データラッチ１６と、階調電圧発生回路１７と、階調電圧選択回路１８と、出力回路１９とから構成されている。
【０００９】
シフトレジスタ１２は、１７６個のＤフリップフロップで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、制御回路２から供給されるクロックＣＬＫに同期して、同じく制御回路２から供給される水平スタートパルス信号ＳＴＨをシフトするシフト動作を行い、これにより、１７６ビットのパラレルのサンプリングパルスＳＰ１〜ＳＰ１７６を順次に出力する。
【００１０】
データバッファ１３は、制御回路２から送られてきた表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５をデータレジスタ１４に転送する。ここで、データレジスタ１４に転送される表示データは、Ｄ’００〜Ｄ’０５、Ｄ’１０〜Ｄ’１５、Ｄ’２０〜Ｄ’２５と記載される。
【００１１】
データレジスタ１４は、１７６個の１８ビットレジスタを有しており、１７６個の１８ビットラッチは、それぞれ、サンプリングパルスＳＰ１〜ＳＰ１７６に同期して、データバッファ１３から表示データＤ’００〜Ｄ’０５、Ｄ’１０〜Ｄ’１５、Ｄ’２０〜Ｄ’２５を受け取る。
【００１２】
制御回路１５は、ストローブ信号ＳＴＢ及び極性切換信号ＰＯＬに応答してストローブ信号ＳＴＢ１と制御信号ＳＷＡとを生成する。
【００１３】
データラッチ１６は、ストローブ信号ＳＴＢ１のアサートに応答して、データレジスタ１４から表示データを一斉にラッチし、ラッチした表示データを階調電圧選択回路１８に転送する。
【００１４】
階調電圧選択回路１８は、データラッチ１６から受け取った表示データのそれぞれについて、表示データに対応する階調電圧を階調電圧発生回路１７によって発生された６４本の階調電圧のうちから選択し、選択した階調電圧を出力回路１９に供給する。階調電圧発生回路１７によって生成される６４本の階調電圧は、基準階調電圧ＶＩ１〜ＶＩ９によって制御される。
【００１５】
出力回路１９は、階調電圧選択回路１８から供給される階調電圧に対応する電圧レベルを有するデータ信号を生成し、出力Ｓ１〜Ｓ５２８に接続されたデータ電極に供給する。
【００１６】
図３は、上記構成の液晶表示装置における、制御回路２、階調電源３、共通電源４及びデータ電極駆動回路５の動作を示すタイミング・チャートである。
【００１７】
制御回路２は、クロックＣＬＫと、ストローブ信号ＳＴＢと、水平スタートパルス信号ＳＴＨと、極性切換信号ＰＯＬと、データ反転信号ＩＮＶとをデータ電極駆動回路５へ供給する。ストローブ信号ＳＴＢは、各水平同期期間の先頭においてアサートされる。上述のように、水平スタートパルス信号ＳＴＨは、ストローブ信号ＳＴＢよりクロックＣＬＫのパルス数個分の遅延時間だけ遅れてアサートされる。極性切換信号ＰＯＬは各水平同期期間の先頭において反転される。これにより、データ電極駆動回路５のシフトレジスタ１２は、クロックＣＬＫに同期して、水平スタートパルス信号ＳＴＨをシフトするシフト動作を行い、これにより、１７６ビットのパラレルのサンプリングパルスＳＰ１〜ＳＰ１７６を順次に出力する。
【００１８】
並行して、制御回路２は、外部から供給される各６ビットの赤データＤＲ、緑データＤＧ、青データＤＢを１８ビットの表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５に変換してデータ電極駆動回路５へ供給する。これにより、１８ビットの表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５は、データ電極駆動回路５のデータバッファ１３において、クロックＣＬＫより所定時間遅延されたクロックＣＬＫ１に同期してクロックＣＬＫ１のパルス１個分保持された後、表示データＤ'００〜Ｄ'０５、Ｄ'１０〜Ｄ'１５、Ｄ'２０〜Ｄ'２５としてデータレジスタ１４へ供給される。
【００１９】
表示データＤ'００〜Ｄ'０５、Ｄ'１０〜Ｄ'１５、Ｄ'２０〜Ｄ'２５は、シフトレジスタ１２から供給されるサンプリングパルスＳＰ１〜ＳＰ１７６に同期して順次表示データＰＤ１〜ＰＤ５２８としてデータレジスタ１４に取り込まれた後、ストローブ信号ＳＴＢ１の立ち上がりに同期して一斉にデータラッチ１６に取り込まれ、１水平同期期間の間、保持される。データラッチ１６に取り込まれた表示データに応答して、階調電圧選択回路１８、及び出力回路１９は、出力Ｓ１〜Ｓ５２８にそれぞれに接続されたデータ電極にデータ信号を供給する。
【００２０】
ここで、制御回路２は、本来送られるべき表示データの各ビットを反転した表示データをデータ電極駆動回路５に送ると共に、各ビットを反転した表示データを送った場合には、データ反転信号ＩＮＶをアサートする機能を有している。一方、データ電極駆動回路５のデータバッファ１３は、データ反転信号ＩＮＶに応答して、制御回路２から受け取った表示データの各ビットを反転してデータレジスタ１４に供給する機能を有している。詳細には、データバッファ１３は、データ反転信号ＩＮＶがネゲートされている場合には表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５をそのまま表示データＤ'００〜Ｄ'０５、Ｄ'１０〜Ｄ'１５、Ｄ'２０〜Ｄ'２５としてデータレジスタ１４に供給する。一方、データバッファ１３は、データ反転信号ＩＮＶがアサートされている場合には表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５の各ビットを反転して表示データＤ'００〜Ｄ'０５、Ｄ'１０〜Ｄ'１５、Ｄ'２０〜Ｄ'２５としてデータレジスタ１４に供給する機能を有している。
【００２１】
このような機能は、制御回路２からデータ電極駆動回路５に表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５を送るために必要な電力を低減するためのものである。一般に、信号線には寄生容量があるため、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５を伝送する信号線の電位を反転すると、寄生容量を充電するために電力が消費される。従って、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５を伝送する信号線の電位の反転を抑制すれば、消費電力を低減できる。このためには、本来送られるべき表示データの各ビットと直前に送られた表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５の対応するビットとを比較し、反転しているビットの数が多い場合に本来送られるべき表示データを反転して送ればよい。データ電極駆動回路５のデータバッファ１３において、反転されて送られた表示データを再度反転すれば、元の表示データを復元することができる。
【００２２】
例えば、本来、データ電極駆動回路５にオール０の表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５を送ろうとする場合に、直前に送られた表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５がオール１であれば、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５をオール１に設定したうえでデータ反転信号ＩＮＶがアサートされる。データ電極駆動回路５のデータバッファ１３は、データ反転信号ＩＮＶがアサートされていることに応答して受け取った表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５を反転したデータを表示データＤ'００〜Ｄ'０５、Ｄ'１０〜Ｄ'１５、Ｄ'２０〜Ｄ'２５としてデータレジスタ１４に供給する。これにより、データ電極駆動回路５に表示データを送るために必要な消費電力を低減しつつ、本来、送られるべきオール０の表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５をデータ電極駆動回路５に送ることができる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００２−２１５１０８号公報
【特許文献２】特開２００６−１８０１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
データ電極駆動回路の高機能化に伴う一つの問題は、高機能化を実現しようとすると、制御信号を供給するための入力端子の数が増大し、チップ面積が増大することである。前述したように、パネル表示装置のデータ電極駆動回路の高機能化として、それぞれ駆動回路に内蔵されているシフトレジスタのシフト方向切り換え、出力アンプの駆動能力切り換え、入力データの反転機能などを実現しようとした場合、データ電極駆動回路の外部よりデータ電極駆動回路の内部ロジックにそれぞれに対応した信号を入力する必要がある。これら付加機能を実現する信号を新たな信号線を用いて、データ電極駆動回路の内部ロジックに入力する場合、制御回路とデータ電極駆動回路間の配線及びデータ電極駆動回路内に専用の入力端子（パッド）が必要となり、データ電極駆動回路のチップ面積の増大につながる。チップ面積の増大は、材料費、製造費の増大をまねき、コストの観点から好ましくない。
【課題を解決するための手段】
【００２５】
本発明の一の観点においては、表示装置が、データ電極を有する表示パネルと、表示パネルのデータ電極にデータ信号を供給してデータ電極を駆動する表示パネルドライバと、データ信号の極性を指定する極性切換信号を表示パネルドライバに供給する制御部とを備えている。制御部は、極性切換信号に制御情報を重畳しながら極性切換信号を表示パネルドライバに供給する。表示パネルドライバは、制御情報に応答して動作する。
【００２６】
本発明の他の観点においては、表示パネルドライバが、制御情報が重畳された極性切換信号を受け取り、極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給する出力回路と、極性切換信号から制御情報を取り出し、取り出した制御情報から制御信号を生成する論理回路と、制御信号に応答して動作する内部回路とを備えている。
【００２７】
本発明の更に他の観点においては、表示パネル駆動方法が、制御情報が重畳された極性切換信号を表示パネルドライバに供給するステップと、表示パネルドライバの出力回路により、極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給してデータ電極を駆動するステップと、極性切換信号から制御情報を取り出すステップと、制御情報に応答して表示パネルドライバに含まれる内部回路を制御するステップとを備えている。
【発明の効果】
【００２８】
本発明によれば、制御信号を供給するための入力端子の数の増大を防ぎながら、データ電極を駆動する表示ドライバの高機能化を実現できる。
【図面の簡単な説明】
【００２９】
【図１】公知の液晶表示装置の構成を示すブロック図である。
【図２】図１の液晶表示装置のデータ電極駆動回路の構成を示すブロック図である。
【図３】図２のデータ電極駆動回路の動作を示すタイミング・チャートである。
【図４】本発明の一実施形態の液晶表示装置の構成を示すブロック図である。
【図５】図４の液晶表示装置のデータ電極駆動回路の構成を示すブロック図である。
【図６】図５のデータ電極駆動回路の動作を示すタイミング・チャートである。
【発明を実施するための形態】
【００３０】
以下、添付図面を参照しながら本発明の実施形態を説明する。なお、図４、図５においては、図１、図２と同一、又は対応する構成要素には同一の符号が付されており、その詳細な説明は行わない。
【００３１】
図４は、本発明の一実施形態における液晶表示装置の構成を示すブロック図である。図４に図示されている本実施形態の液晶表示装置は、図１の液晶表示装置の制御回路２を制御回路１０２に置き換え、データ電極駆動回路５をデータ電極駆動回路１０５に置き換えた構成を有している。
【００３２】
図４に戻り、制御回路１０２は、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５と、クロックＣＬＫと、ストローブ信号ＳＴＢと、水平スタートパルス信号ＳＴＨと、極性切換信号ＰＯＬとをデータ電極駆動回路１０５に供給する。データ電極駆動回路１０５は、表示データＤ００〜Ｄ０５、Ｄ１０〜Ｄ１５、Ｄ２０〜Ｄ２５と、クロックＣＬＫと、ストローブ信号ＳＴＢと、水平スタートパルス信号ＳＴＨと、極性切換信号ＰＯＬに応答して、液晶ディスプレイパネル１を駆動する。
【００３３】
ここで、本実施形態では、データ電極駆動回路１０５に送られる極性切換信号ＰＯＬが、液晶ディスプレイパネル１の各データ電極に供給されるデータ信号の極性を指定するのみならず、データ電極駆動回路１０５の動作の制御に用いられる制御情報をデータ電極駆動回路１０５に供給するためにも使用される。制御情報は、極性切換信号ＰＯＬのうちストローブ信号ＳＴＢがネゲートされる期間（本実施形態ではＬｏｗレベルである期間）に対応する部分に重畳されてデータ電極駆動回路１０５に伝送される。本実施形態では、制御情報が、ストローブ信号ＳＴＢがＬｏｗレベルである期間において極性切換信号ＰＯＬに含まれるパルスの数としてデータ電極駆動回路１０５に伝送される。
【００３４】
データ電極駆動回路１０５は、極性切換信号ＰＯＬから制御情報をとりだし、その制御情報をデコードして様々な制御信号を生成する。生成された制御信号に応答してデータ電極駆動回路１０５の内部回路が動作する。以下では、このような動作に対応したデータ電極駆動回路１０５の構成について説明する。
【００３５】
図５は、本実施形態におけるデータ電極駆動回路１０５の構成を示すブロック図である。本実施形態のデータ電極駆動回路１０５は、図２のデータ電極駆動回路５に、デコーダ論理回路１００を追加した構成を有している。デコーダ論理回路１００は、極性切換信号ＰＯＬから制御情報を取り出し、その制御情報をデコードしてデータ反転信号ＩＮＶと、シフト方向制御信号ＲＬと、駆動能力調節信号ＰＷＲＣを生成する。ここで、データ反転信号ＩＮＶは、上述されているようにデータバッファ１３を制御する信号であり、データバッファ１３は、データ反転信号ＩＮＶに応答して、制御回路１０２から受け取った表示データをそのままデータレジスタ１４に転送し、又は、各ビットを反転して転送する。シフト方向制御信号ＲＬは、シフトレジスタ１２におけるシフト方向の切りかえ機能を制御する信号である。上述のように、シフトレジスタ１２は、水平スタートパルス信号ＳＴＨをシフトするシフト動作によって１７６ビットのパラレルのサンプリングパルスＳＰ１〜ＳＰ１７６を順次に出力するが、シフト方向を切り換えることにより、サンプリングパルスＳＰ１〜ＳＰ１７６が出力される順序を切り換えることができる。駆動能力調節信号ＰＷＲＣは、出力回路１９の駆動能力を制御する信号である。出力回路１９の駆動能力の調節は、データ電極駆動回路の一般的な機能である。即ち、本実施形態では、極性切換信号ＰＯＬに、３つの制御信号：データ反転信号ＩＮＶ、シフト方向制御信号ＲＬ、及び、駆動能力調節信号ＰＷＲＣを生成するための制御情報が重畳されることになる。これは、データ電極駆動回路１０５から３つの入力端子を削除することができることを意味している。
【００３６】
本実施形態では、デコーダ論理回路１００は、インバータ１０９と、ＮＡＮＤゲート１１０と、インバータ１１１と、３ビットカウンタ１１２と、Ｄフリップフロップ１１３、１１４、１１５と、遅延インバータ素子１１６と、ＮＡＮＤゲート１１７と、インバータ１１８とを備えている。
【００３７】
インバータ１０９、ＮＡＮＤゲート１１０と、インバータ１１１は、極性切換信号ＰＯＬのうち、ストローブ信号ＳＴＢがネゲートされている期間に対応する部分を取り出す回路部分である。上述のように、制御情報は極性切換信号ＰＯＬのストローブ信号ＳＴＢがネゲートされている期間に対応する部分に伝送されるから、インバータ１１１から出力される内部信号ＰＯＬ＿ＣＬＫは、極性切換信号ＰＯＬから制御情報を取り出した信号になる。内部信号ＰＯＬ＿ＣＬＫには、制御情報がパルスの数として組み込まれる。
【００３８】
３ビットカウンタ１１２は、内部信号ＰＯＬ＿ＣＬＫのパルスの数をカウントする。３ビットカウンタ１１２のカウンタ出力Ｑ０〜Ｑ２は、内部信号ＰＯＬ＿ＣＬＫのパルスの数を表わす３ビットデータを構成する。Ｄフリップフロップ１１３、１１４、１１５は、それぞれ、３ビットカウンタ１１２のカウンタ出力Ｑ０〜Ｑ２をラッチする。Ｄフリップフロップ１１３、１１４、１１５の出力信号が、それぞれ、データ反転信号ＩＮＶ、シフト方向制御信号ＲＬ、及び、駆動能力調節信号ＰＷＲＣとして使用される。
【００３９】
遅延インバータ素子１１６、ＮＡＮＤゲート１１７、及び、インバータ１１８は、３ビットカウンタ１１２をリセットするリセット信号ＲＳＴ＿ＣＴを生成する回路群である。リセット信号ＲＳＴ＿ＣＴは、ストローブ信号ＳＴＢがネゲートされた後、遅延インバータ素子１１６の遅延時間だけ遅れてアサートされる。リセット信号ＲＳＴ＿ＣＴがアサートされると、３ビットカウンタ１１２がリセットされる。遅延インバータ素子１１６の遅延時間は、ストローブ信号ＳＴＢがネゲートされた後、極性切換信号ＰＯＬに制御情報となる最初のパルスが現れる前にリセット信号ＲＳＴ＿ＣＴがアサートされるように調節される。これにより、内部信号ＰＯＬ＿ＣＬＫのパルスの数をカウントする前に３ビットカウンタ１１２をリセットすることができる。
【００４０】
このような構成のデコーダ論理回路１００では、ストローブ信号ＳＴＢがネゲートされている期間において極性切換信号ＰＯＬに含まれるパルスの数を０と７の間から選ぶことにより、データ反転信号ＩＮＶ、シフト方向制御信号ＲＬ、及び、駆動能力調節信号ＰＷＲＣを所望の値に設定可能である。例えば、ある水平同期期間において、ストローブ信号ＳＴＢがネゲートされている期間において極性切換信号ＰＯＬに含まれるパルスの数を６とすれば、データ反転信号ＩＮＶをＬｏｗレベルに設定し、シフト方向制御信号ＲＬ及び駆動能力調節信号ＰＷＲＣをＨｉｇｈレベルに設定できる。
【００４１】
以下では、本実施形態のデータ電極駆動回路１０５の動作を詳細に説明する。図６は、本実施形態のデータ電極駆動回路１０５の動作を示すタイミング・チャートである。なお、図６において、Ｖｎは、階調電圧発生回路１７から供給されるアナログの６４個の階調電圧Ｖｎ（ｎ＝１〜６４の整数）である。また、図６において、ストローブ信号ＳＴＢ１は、データ電極駆動回路１０５の外部から制御回路１５に供給されるストローブ信号ＳＴＢを所定時間だけ遅延した信号であり、スイッチ制御信号ＳＷＡは、ストローブ信号ＳＴＢ１と逆相の関係にある信号である。同じく、図６に示すデータ信号Ｓｋ（ｋ＝1〜528の整数）は、出力回路１９からデータ電極に出力される信号であり、階調電圧選択回路１８で選択された階調電圧と同一レベルの信号である。また、以下では、各信号がアサートされた状態がＨｉｇｈレベルで、各信号がネゲートされた状態がＬｏｗレベルであるとして説明を行う。
【００４２】
ストローブ信号ＳＴＢは、各水平同期期間の先頭においてＨｉｇｈレベルに設定される。データ電極駆動回路１０５の制御回路１５は、データ電極駆動回路１０５からデータ電極に出力されるデータ信号の極性を、ストローブ信号ＳＴＢがアサートされた時点の（即ち、ストローブ信号ＳＴＢの立ち上がり時の）極性切換信号ＰＯＬの極性に応じて決定する。ここで、留意すべきことは、ストローブ信号ＳＴＢが立ち上がる時以外の極性切換信号ＰＯＬの信号レベルは、データ電極駆動回路１０５から出力されるデータ信号の極性に関係しないことである。本実施形態では、図６に図示されているように、極性切換信号ＰＯＬのストローブ信号ＳＴＢがＬｏｗレベルに設定されている期間にパルスを組み込むことにより、極性切換信号ＰＯＬに他の制御情報を持たせることを実現している。
【００４３】
図６に図示されている波形の極性切換信号ＰＯＬ及びストローブ信号ＳＴＢをデータ電極駆動回路１０５に供給すると、ストローブ信号ＳＴＢがＨｉｇｈレベルである期間には、内部信号ＰＯＬ＿ＣＬＫはＬｏｗレベルに維持される一方、ストローブ信号ＳＴＢがＬｏｗレベルである期間においては、内部信号ＰＯＬ＿ＣＬＫの波形は、図６に図示されているように、極性切換信号ＰＯＬの波形と同じとなる。これにより、内部信号ＰＯＬ＿ＣＬＫには、極性切換信号ＰＯＬに重畳された制御情報が抽出される。
【００４４】
内部信号ＰＯＬ＿ＣＬＫは、３ビットカウンタ１１２に入力される。３ビットカウンタ１１２は、内部信号ＰＯＬ＿ＣＬＫのパルス数をカウントし、そのカウント値に対応する３ビットデータが、３ビットカウンタ１１２の出力Ｑ０〜Ｑ２から出力される。ここで、３ビットカウンタ１１２は、１水平同期期間毎にリセット信号ＲＳＴ＿ＣＴによってリセットされる。リセット信号ＲＳＴ＿ＣＴは、ストローブ信号ＳＴＢの反転信号と遅延インバータ素子１１６によって生成されるストローブ信号ＳＴＢの遅延信号のＡＮＤ論理を取った信号として生成される。リセット信号ＲＳＴ＿ＣＴは、図６に図示されているように、ストローブ信号ＳＴＢの立下りから遅延インバータ素子１１６の遅延時間分だけ“Ｈ”レベルになる。
【００４５】
３ビットカウンタ１１２の出力Ｑ０〜Ｑ２から出力されたデータは、それぞれ、Ｄフリップフロップ１１３〜１１５に入力される。Ｄフリップフロップ１１３〜１１５は、入力されるデータをストローブ信号ＳＴＢの立ち上がりタイミングにてラッチする。Ｄフリップフロップ１１３から出力される出力信号が、データバッファ１３に供給され、データ反転信号ＩＮＶとして使用される。また、Ｄフリップフロップ１１４から出力される出力される出力信号は、シフトレジスタ１２に供給され、シフト方向制御信号ＲＬとして使用される。更に、Ｄフリップフロップ１１５から出力される出力信号は、出力回路１９に供給され、駆動能力調節信号ＰＷＲＣとして使用される。
【００４６】
例えば、各水平同期期間において内部信号ＰＯＬ＿ＣＬＫに６つのパルスが含まれているとする。この場合、３ビットカウンタ１１２のカウント値が「６」になり、出力Ｑ２がＨｉｇｈレベル、出力Ｑ１がＨｉｇｈレベル、出力Ｑ０がＬｏｗレベルになる。これにより、データ反転信号ＩＮＶがＬｏｗレベル、シフト方向制御信号ＲＬがＨｉｇｈレベル、駆動能力調節信号ＰＷＲＣがＨｉｇｈレベルになる。図６には、このような動作が図示されている。
【００４７】
以上に説明されているように、本実施形態の液晶表示装置では、極性切換信号ＰＯＬに制御情報が重畳され、その制御情報からデータ電極駆動回路１０５において制御信号が再生される。このため、制御信号を用いてデータ電極駆動回路１０５の高機能化を実現する一方で、外部からデータ電極駆動回路１０５に供給される信号の数を削減し、データ電極駆動回路１０５の入力端子の数を低減できる。データ電極駆動回路１０５の入力端子の数の低減は、データ電極駆動回路１０５のチップ面積を低減し、コストを低減させるために有効である。
【００４８】
なお、上記には本発明の具体的な実施形態を説明しているが、本発明は、当業者に自明的な変更をした上で実施することができる。例えば、上記には本発明を液晶表示装置に適用した実施形態が記載されているが、データ信号の極性を切り替えながら表示パネルを駆動する他の表示装置にも適用可能である。
【符号の説明】
【００４９】
１：液晶ディスプレイパネル
２：制御回路
３：階調電源
４：共通電源
５：データ電極駆動回路
６：走査電極駆動回路
１２：シフトレジスタ
１４：データレジスタ
１５：制御回路
１６：データラッチ
１００：デコーダ論理回路
１０２：制御回路
１０５：データ電極駆動回路
１０９：インバータ
１１０：ＮＡＮＤゲート
１１１：インバータ
１１２：３ビットカウンタ
１１３、１１４、１１５：Ｄフリップフロップ
１１６：遅延インバータ素子
１１７：ＮＡＮＤゲート
１１８：インバータ
【図１】
2011150241.tif 000003
【図２】
2011150241.tif 000004
【図３】
2011150241.tif 000005
【図４】
2011150241.tif 000006
【図５】
2011150241.tif 000007
【図６】
2011150241.tif 000008