(57)【要約】【課題】  ＰＯＮシステムのスループットの低下を防ぎつつ、子局およびＰＯＮシステムの低消費電力化が実現できる。【解決手段】  親局と伝送路を介して接続された子局であって、前記親局から送信される下りデータ信号から抽出したクロックに同期し、該クロックよりも低速なアイドル信号を生成するアイドル信号生成部と、前記クロックと親局に送信する上りデータ信号を同期させる上りデータ信号同期部と、前記上りデータ信号同期部から入力された上りデータ信号の波形を整形し、上りデータ信号が入力されていない場合は、前記アイドル信号が入力され、前記クロックと同期状態を保持する波形整形部とを備える。【選択図】  図１
2011188356.tif 000002
【特許請求の範囲】
【請求項１】
親局と伝送路を介して接続された子局であって、
前記親局から送信される下りデータ信号から抽出したクロックに同期し、該クロックよりも低速なアイドル信号を生成するアイドル信号生成部と、
前記クロックと親局に送信する上りデータ信号を同期させる上りデータ信号同期部と、
前記上りデータ信号同期部から入力された上りデータ信号の波形を整形し、上りデータ信号が入力されていない場合は、前記アイドル信号が入力され、前記クロックと同期状態を保持する波形整形部と、を備える子局。
【請求項２】
前記波形整形部は、分周器を有する位相ロックループ回路を備え、
該分周器は、
前記上りデータ信号が入力されている場合に、該上りデータ信号の周波数に対応する第１の分周比に制御され、
前記上りデータ信号が入力されていない場合に、前記アイドル信号の周波数に対応する第２の分周比に制御される請求項１に記載の子局。
【請求項３】
前記波形整形部は、発振周波数範囲切替ＶＣＯ（Voltage controlled oscillator）を有する位相ロックループ回路を備え、
該発振周波数範囲切替ＶＣＯは、
前記上りデータ信号が入力されている場合は、該上りデータ信号の周波数に対応する第１の発振周波数に基づくクロック信号を出力し、
前記上りデータ信号が入力されていない場合は、前記アイドル信号の周波数に対応する第２の発振周波数に基づくクロック信号を出力する請求項１に記載の子局。
【請求項４】
前記波形整形部は、前記発振周波数範囲切替ＶＣＯにリングオシレータを用いた位相ロックループ回路を備え、
該リングオシレータは、駆動電流の制御によって、
前記上りデータ信号が入力されている場合に、該上りデータ信号の周波数に対応する第１の発振周波数に基づくクロック信号を出力し、
前記上りデータ信号が入力されていない場合に、前記アイドル信号の周波数に対応する第２の発振周波数に基づくクロック信号を出力する請求項１に記載の子局。
【請求項５】
前記波形整形部は、前記上りデータ信号の周波数に対応する第１の発振周波数に基づくクロック信号を出力する第１のＶＣＯ部と、前記アイドル信号の周波数に対応する第２の発振周波数に基づくクロック信号を出力する第２のＶＣＯ部と、を有する位相ロックループ回路を備える請求項１に記載の子局。
【請求項６】
前記波形整形部の発振周波数切替ＶＣＯは、前記第１の発振周波数と前記第２の発振周波数の切り替えを所定の変換利得の範囲で制御され、実質的に等しい制御電圧で前記第１の発振周波数と前記第２の発振周波数を切替える請求項３または４に記載の子局。
【請求項７】
前記波形整形部の第１のＶＣＯ部と第２のＶＣＯ部は、夫々の発振周波数での変換利得を所定の範囲で制御され、実質的に等しい制御電圧で前記第１のＶＣＯ部は前記第１の発振周波数に基づくクロック信号を出力し、前記第２のＶＣＯ部は前記第２の発振周波数に基づくクロック信号を出力する請求項５に記載の子局。
【請求項８】
請求項１乃至７に記載の子局と伝送路を介して接続された親局によって構成されるＰＯＮシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力制御を行う子局およびＰＯＮシステムに関するものである。
【背景技術】
【０００２】
インターネットの普及や、高精細映像の配信・交換を代表とするブロードバンドサービスの一般加入エリア（加入者系）への拡大により、アクセス系通信網の加入者数、データトラフィック量は爆発的に増大している。このような加入者系での大容量通信の要求に応えるため、広帯域な光ファイバを用いたＦＴＴＨ（Fiber-to-the-home）サービスの市場展開が行われている。
【０００３】
現在の加入者系光通信システムでは、一芯の光ファイバと光カプラを伝送路として、親局（OLT : Optical Line Terminal）と複数の子局（ONU : Optical Network Unit）を収容するＰＯＮ（Passive Optical Network）システムが主流である。（例えば非特許文献１。）ＰＯＮシステムは親局を複数の子局で共有でき、通信システムを低コストで構築することができるため、ＦＴＴＨシステムの主要インフラとして導入が進められている。加えて、ＩＥＥＥ８０２．３ａｈ、ＩＥＥＥ８０２．３ａｖタスクフォースにてＰＯＮシステムに関する国際標準仕様が規格されたことにより、世界規模でＰＯＮシステムの市場展開が加速されている。
【０００４】
一方、情報通信機器の増加は、消費電力の増加を招くため、二酸化炭素排出量の増加につながり、引いては地球環境に影響を及ぼす。特に、一般加入者を対象としたアクセス系通信システムは、加入者端末数が膨大な数量となるため、前述のデータトラフィックの増大にも対応しつつ、低消費電力となるパワーセービング技術が求められている。
【０００５】
このようなＰＯＮシステムでのパワーセービング技術の一例として、周期的に子局をＯＮ／ＯＦＦ(Wake up/Sleep)することによってシステムの低消費電力化を図るＳＰＷ(Sleep and Periodic wake-up regime)手法が示されている。ＳＰＷ手法では、親局が下りデータトラフィックの有無に応じて、子局にSleepを要求するメッセージを送る。子局は、親局からのSleep要求の後、上りデータトラフィックの有無に応じて、Sleepの対応可否についての回答メッセージを親局に送る。これにより、下りデータトラフィックに応じて子局のＯＮ／ＯＦＦを切り替えることができる。（例えば非特許文献２。）
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】国際標準仕様書  ＩＥＥＥ８０２．３−２００５
【非特許文献２】K.Kubo et al, Proposal and performance analysis of a power-saving mechanism for 10 Gigabit class passive optical network systems, NOC2009.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＰＯＮシステムで一般的に採用されている時分割多重方式では、子局からの上りデータ信号が衝突しないように、親局は各子局に対して上りデータ信号の送信開始時刻と送信可能データ量を定めたタイムスロットを割り当るスケジューリングを行い、それに応じて子局は親局へ上りデータ信号の送信を行う。このようなスケジューリング動作をするには親局のクロックと各子局が同期している必要がある。しかしながら、上述の従来技術では子局のＯＮ／ＯＦＦ切り替え時において、親局と子局間の同期が確立するまでの必要な時間として、数ｍｓ〜数十ｍｓ必要となり、子局のパワーセービングは可能となっても、トラフィックの要求に応じた効率的な伝送ができず、システムのスループットを十分に確保できないといった問題があった。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、子局が非パワーセービングモードとパワーセービングモードのいずれの状態であっても親局のクロックと同期を保持することで、子局がシームレスにモード切り替えを実行してＰＯＮシステムのスループットの低下を防ぎつつ、子局およびＰＯＮシステムの低消費電力化を実現する子局およびＰＯＮシステムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る子局は、親局と伝送路を介して接続された子局であって、前記親局から送信される下りデータ信号から抽出したクロックに同期し、該クロックよりも低速なアイドル信号を生成するアイドル信号生成部と、前記クロックと親局に送信する上りデータ信号を同期させる上りデータ信号同期部と、前記上りデータ信号同期部から入力された上りデータ信号の波形を整形し、上りデータ信号が入力されていない場合は、前記アイドル信号が入力され、前記クロックと同期状態を保持する波形整形部とを備えるものである。
【発明の効果】
【００１０】
本発明によれば、ＰＯＮシステムのスループットの低下を防ぎつつ、子局およびＰＯＮシステムの低消費電力化が実現できる。
【図面の簡単な説明】
【００１１】
【図１】本発明における実施の形態１のＰＯＮシステムのブロック図である。
【図２】本発明における実施の形態１の波形整形部１５の構成図である。
【図３】本発明における実施の形態１の子局のタイミングチャートである。
【図４】本発明における実施の形態２の波形整形部１５の構成図である。
【図５】本発明における実施の形態２の発振周波数切替ＶＣＯ部２６を構成するリングオシレータ２７の図である。
【図６】本発明における実施の形態２のＶＣＯ制御電圧と発振周波数の関係を示した図である。
【図７】本発明における実施の形態３の波形整形部１５の構成図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下に、本発明に係る子局およびＰＯＮシステムの実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態は、本発明を具体化する際の一形態であって、本発明をその範囲内に限定するためのものではない。
【００１３】
図１は本発明の実施の形態１に係るＰＯＮシステムの構成を示すブロック図である。図示するように本実施の形態におけるＰＯＮシステムは、下りデータ信号を送信する親局１と、１または複数の子局４が光信号の伝送路となる光ファイバ３とそれを分岐する光カプラ２を介して接続される。子局４は光信号の送受信処理を行う送受信器５、ＭＡＣ（Media access control）制御を行うＭＡＣ回路６、波長合分波器７、親局から受信した下りデータ信号を光信号から電気信号に変換する受信部８、受信部８から出力されたデータ信号からクロックを抽出する、例えば、ＣＤＲ(Clock and data recovery)により構成されるクロック抽出部９、抽出したクロックに同期するアイドル信号を生成するアイドル信号生成部１０、子局４から親局１へ送信する上りデータ信号を抽出したクロックに同期させる上りデータ信号同期部１１、アイドル信号を出力する低速ＩＦ(Interface)1２、上りデータ信号を出力する高速ＩＦ１３、高速ＩＦ１３からの出力または低速ＩＦ１２から出力のいずれか一方の出力信号を通過させるセレクタ1４、セレクタ１４から入力されたデータ信号の波形を整形する、例えば、ＣＤＲにより構成される波形整形部１５、ユーザー側から入力される上りデータ信号を検出する入力信号検出部１６、入力信号の有無に応じてパワーセービングモードと非パワーセービングモードを切り替えるパワーセービングモード切替部１７、パワーセービングモード切替部１７からの入力によってバーストゲート信号を出力するバーストゲート信号生成部１８、バーストゲート信号の入力により上りデータ信号からバーストデータ信号を生成するＡＮＤ回路１９、バーストデータ信号を光信号に変換して親局１に送信する送信部２０から構成される。尚、波形整形部１５を送信部２０の前段に設ける理由は、上りデータ信号がＭＡＣ回路６を経て送受信器５で電気信号から光信号に変換されるまでの間に、例えば、１０Ｇ−ＥＰＯＮのような高速なデータ通信をする場合には波形歪みや波形劣化の影響が顕著となるため、光信号に変換される前に波形整形する必要が生じるためである。
【００１４】
次に、動作について説明する。下りデータ信号については、親局１にあるマスタクロックを基準とし、クロック成分が含まれた下りデータ信号が親局１から各子局４に向けて発出される。発出された下りデータ信号は、光カプラ２によって分岐され、各子局４に入力される。子局４は受信部８で下りデータ信号を受け取り、光信号を電気信号に変換する。
【００１５】
受信部８から出力された下りデータ信号は、クロック抽出部９によってクロックを抽出される。ここで抽出されたクロックはアイドル信号生成部１０および上りデータ信号同期部１１の同期クロック信号として出力される。すなわち、クロック抽出部９で抽出されたクロックは、上り方向のデータ送信のための同期クロック信号として使用される。なお、抽出されたクロックにより識別された再生データは図示していないユーザー側に出力される。
【００１６】
まず、ユーザー側からの上りデータ信号の入力がない場合（パワーセービングモード時）について説明する。パワーセービングモード時ではアイドル信号生成部１０と低速ＩＦ１２がＯＮ状態、上りデータ信号同期部１１と高速ＩＦ１３がＯＦＦ状態となっている。アイドル信号生成部１０は、クロック抽出部９で抽出されたクロックより低速なアイドル信号を生成する。また、アイドル信号生成部１０は、例えば、分周器のような簡易な構成によって、抽出されたクロックの１／Ｎの周波数となる低速のアイドル信号を生成する。
【００１７】
生成されたアイドル信号は、低速ＩＦ１２から出力される。低速ＩＦ１２は、例えば、ＬＶＤＳ（Low voltage differential signaling）バッファにより実現することができる。一般的にＬＶＤＳバッファで使用される電流値は数ｍＡであり、高速ＩＦ１３に用いられるＣＭＬ（Current mode logic）バッファが数十ｍＡであることと比べると、およそ１０％程度に消費電力を軽減することができる。ＭＡＣ回路６内部の消費電力はスループットに比例するため、このようにユーザーからの入力データ信号がないパワーセービングモード時に、低速ＩＦ１２に切り替えることはＭＡＣ回路６の低消費電力化に有効な手段となる。
【００１８】
低速ＩＦ１２から出力されたアイドル信号は、セレクタ１４を通過し、波形整形部１５に入力される。セレクタ１４は、パワーセービングモード時にはアイドル信号を通過させる設定になっている。
【００１９】
波形整形部１５に入力されたアイドル信号は、波形整形されて、ＡＮＤ回路１９に出力される。波形整形部１５は、例えば、帰還制御型ＰＬＬ（phase lock loop）を有するＣＤＲによって実現される。パワーセービングモード時ではＰＬＬを構成するＶＣＯ（Voltage controlled oscillator）の発振周波数はアイドル信号の周波数に対応する周波数領域となり、その出力周波数に基づくクロック信号が生成される。
【００２０】
ＡＮＤ回路１９では、バーストゲート信号生成部１８からバーストゲート信号がＡＮＤ回路１９に入力されないため、ＡＮＤ回路１９はクローズ状態となっている。このため、アイドル信号はＡＮＤ回路１９を通過しない。すなわち、アイドル信号は親局１には送信されない。
【００２１】
次に、ユーザー側から上りデータ信号が入力された場合（非パワーセービングモード時）について説明する。入力信号検出部１６はユーザー側から上りデータ信号が入力されたことを検出し、パワーセービングモード切替部１７に信号を出力する。この信号によって、パワーセービングモード切替部１７はパワーセービングモードから非パワーセービングモードへの切り替えを行う。非パワーセービングモード時ではアイドル信号生成部１０と低速ＩＦ１２がＯＦＦ状態、上りデータ信号同期部１１と高速ＩＦ１３がＯＮ状態となり、セレクタ１４が上りデータ信号を通過させる設定になる。尚、本実施の形態では入力信号検出部１６を用いたが、これを用いず、ユーザー側から入力された上りデータ信号が直接パワーセービングモード切替部１７に入力されるような構成としても本発明の目的を達成できる。
【００２２】
また、非パワーセービングモード時では波形整形部１５を構成するＰＬＬ内のＶＣＯの発振周波数は上りデータ信号の周波数に対応する周波数領域となり、その出力周波数に基づくクロック信号が生成される。また、バーストゲート信号生成部１８がＯＮ状態になる。パワーセービングモード切替部１７から入力を受けたバーストゲート信号生成部１８は、バーストゲート信号をＡＮＤ回路１９に出力する。尚、本実施の形態ではバーストゲート信号生成部１８を用いたが、これを用いず、パワーセービングモード切替部１７からＡＮＤ回路１９に直接バーストゲート信号を出力する構成にしても本発明の目的を達成できる。つまり、パワーセービングモード切替部１７が入力信号検出部１６から信号を受け取った時に、バーストゲート信号を制御信号として出力するような構成とすればよい。
【００２３】
上りデータ信号同期部１１は、ユーザー側から受けた上りデータ信号を、クロック抽出部９で抽出されたクロックに同期させる。次に、下りデータ信号のクロックに同期した上りデータ信号は、高速ＩＦ１３からセレクタ１４に出力される。セレクタ１４を通過した上りデータ信号は、波形整形部１５に入力され、下りデータ信号のクロックに同期したジッタの少ない良好な波形となって出力される。
【００２４】
波形整形部１５から出力された上りデータ信号は、ＡＮＤ回路１９に入力され、バーストゲート信号生成部１８から出力されたバーストゲート信号と論理和をとることによって、上りバーストデータ信号となり、送信部２０に出力される。上りバーストデータ信号は、送信部２０で光に変換され、親局１に送信される。
【００２５】
次に図２を用いて波形整形部１５の構成と動作について説明する。本実施の形態における波形整形部１５は、帰還制御型ＰＬＬによるＣＤＲにより実現される。図２は、帰還制御型ＰＬＬによるＣＤＲの構成を示す。周波数位相比較部２１は、入力信号（アイドル信号または上りデータ信号）と、ＶＣＯ部２３から出力されて、１／Ｎ分周器２５（Ｎは整数）を通過して１／Ｎ倍されたクロック信号との間で、周波数および位相の比較を行う。
【００２６】
周波数位相比較部２１には、パワーセービングモード時にはアイドル信号が入力され、非パワーセービングモード時には上りデータ信号が入力される。ループフィルタ部２２は、周波数位相比較部２１からの出力結果を平滑化する。ＶＣＯ部２３は、制御電圧レベル（ループフィルタ部２２の出力レベル）に基づいて、帰還制御動作を行い、入力信号に同期したクロックを出力する。識別部２４は、ＶＣＯ部２３から出力されたクロックと入力信号とに基づいて、入力データ信号の波形整形を行う。識別部２４は、例えば、ＦＦ(Flip Flop)回路等で構成される。
【００２７】
１／Ｎ分周器２５は、パワーセービングモード切替部１７からの制御信号によって切り替えられる。上りデータ信号の入力がなく、パワーセービングモード切替部１７からの入力がない場合はＮ≠１となる。この場合、周波数位相比較部２１には、上りデータ信号の１／Ｎの周波数であるアイドル信号と、ＶＣＯ部２３から出力されたクロックを１／Ｎ分周器２５にて１／Ｎに分周したクロック信号が入力され、周波数および位相が比較される。すなわち、１／Ｎ分周器２５は上りデータが入力されていない場合には、アイドル信号の周波数に対応する分周比に制御される。これによって、波形整形部１５は下りデータ信号よりも低速なアイドル信号のクロックと周波数位相同期をしている状態に保持される。すなわち、波形整形部１５は上りデータ信号が入力されない状態でも親局のクロックと同期している状態を保持することができる。
【００２８】
上りデータ信号の入力がある時は、パワーセービングモード切替部１７から１／Ｎ分周器２５に制御信号が出力され、Ｎ＝１に切り替わる。この場合、周波数位相比較部２１には、上りデータ信号と、ＶＣＯ部２３から出力されたクロック信号が入力され、周波数および位相が比較される。すなわち、１／Ｎ分周器２５は上りデータが入力されている場合には、上りデータ信号の周波数に対応する分周比に制御される。これによって、波形整形部１５は上りデータ信号のクロックと周波数位相同期している状態となる。
【００２９】
図３は、本実施の形態における子局のタイミングチャートを示す。パワーセービングモード切替部１７は、パワーセービングモード時には制御信号を出力せず、非パワーセービングモード時には制御信号を出力する（ａ）。上りデータ信号同期部１１は、パワーセービングモード時には出力を出さず、非パワーセービングモード時にはパワーセービングモード切替部１７からの制御信号を受け、クロック抽出部９から抽出されたクロックに同期した上りデータ信号を生成し、高速ＩＦ１３から出力する（ｂ）。
【００３０】
一方、アイドル信号生成部１０は、パワーセービングモード時には、クロック抽出部９で下りデータ信号から抽出されたクロックに同期したアイドル信号を生成し、低速ＩＦ１２から出力する。非パワーセービングモード時には、パワーセービングモード切替部１７からの制御信号を受け、出力を出さない（ｃ）。
【００３１】
波形整形部１５は、パワーセービングモード時はアイドル信号生成部１０で生成されたアイドル信号を波形整形して出力し、非パワーセービングモード時には、上りデータ信号同期部１１から出力された上りデータを波形整形して出力する（ｄ）。
【００３２】
以上の構成によれば、波形整形部１５は、パワーセービングモード時および非パワーセービングモード時のいずれの状態であっても親局から送信される下りデータ信号から抽出したクロックと同期状態を保持しつつ動作している。これによって波形整形部１５内のＶＣＯ部２３の出力周波数が、アイドル信号の周波数に対応する周波数領域から上りデータの周波数に対応する周波数領域に切り替わる際に、ＰＬＬ回路の周波数位相比較部２１で検出される位相のずれが小さくなり、帰還制御にかかる時間を短縮することが可能となる。すなわち、パワーセービングモードとパワーセービングモードの切り替えにおいて、ＰＬＬ回路の帰還制御時間を短縮することによって、シームレスな切り替わりを実現することができる。また、上りデータ信号が入力されない状態では、波形整形部１５は上りデータ信号の１／Ｎ倍のクロックのアイドル信号と同期して動作しているので低消費電力動作が可能となる。従って、低消費電力動作を実現しつつ、パワーセービングモードと非パワーセービングモードのシームレスな切り替えによって、ＰＯＮシステムおよび子局の資源を有効に活用し、伝送効率を向上させることが可能となる。
【００３３】
実施の形態２．
図４は、本実施の形態にかかる波形整形部１５の構成を示す。実施の形態１の図２と同じ構成である部分には同一符号を付してその説明を省略する。実施の形態２は、実施の形態１と比べ、１／Ｎ分周器２５を除外し、ＶＣＯ部２３を発振周波数切替ＶＣＯ部２６に置き換えた構成となっている。また、パワーセービングモード切替部１７からの出力を、発振周波数範囲切替ＶＣＯ部２６が受ける構成となっている。
【００３４】
発振周波数範囲切替ＶＣＯ部２６は、パワーセービングモード切替部１７からの信号によって、発振周波数を上りデータ信号の周波数に対応する周波数領域と、アイドル信号の周波数に対応する周波数領域に切り替えることができる。図５は、発振周波数範囲切替ＶＣＯ部２６を構成するリングオシレータ２７の図である。発振周波数範囲の切り替えは、パワーセービングモード切替部１７から遅延バッファ２８に流れる駆動電流を制御することにより行う。
【００３５】
パワーセービングモード時は、パワーセービングモード切替部１７により小電流（大遅延）駆動が行われる。非パワーセービングモード時は、パワーセービングモード切替部１７により大電流（小遅延）駆動が行われる。リングオシレータ２７を用いることにより、簡易な構成でＶＣＯ発振周波数範囲の切り替えを行うことができる。なお、本実施の形態では発振周波数範囲切替ＶＣＯ部２６にリングオシレータ２７を用いているが、これに限定されるものではなく、例えばＧＡＴＥＤ  ＶＣＯ等を用いてもよい。
【００３６】
これによって、パワーセービングモード時は小電流駆動を行う構成となっているため、波形整形部１５内で最も消費電力量の多いＶＣＯ部について低消費電力化が図ることができる。
【００３７】
図６は、本実施の形態に係る発振周波数範囲切替ＶＣＯ部２６におけるＶＣＯ制御電圧と発振周波数（出力周波数）の関係を示す図である。一般的に、ＶＣＯの変換利得は制御電圧と発振周波数の関係を示す直線の傾きによって求められる。パワーセービングモード時において、上りデータ信号が入力された場合、パワーセービングモード切替部１７からの駆動電流の変化により、発振周波数範囲がアイドル信号の周波数に対応する周波数領域から上りデータ信号の周波数に対応する周波数領域に切り替わる。このとき、図６に示すように、ＶＣＯの変換利得（直線の傾き）を一定範囲に制御しておく。このようにすることによって、実質的に同一範囲内のＶＣＯ制御電圧で周波数範囲の切り替えをすることができ、波形整形部１５のＰＬＬ回路の帰還制御において、制御電圧の探索時間を減らし、帰還制御にかかる時間を短縮することが可能となる。
【００３８】
以上の構成によれば、発振周波数範囲切替ＶＣＯを用い、上りデータ信号が入力されていない場合はアイドル信号の周波数に対応する周波数領域で下りデータ信号から抽出されるクロックと同期状態を保持しておくことで、低消費電力化をしつつ、上りデータ信号が入力された時にも、周波数範囲の高速な切り替えを実現できる。さらに、ＶＣＯ制御電圧とＶＣＯの発振周波数（出力周波数）を図６の関係にすることにより、上りデータ信号の入力時に発振周波数切替ＶＣＯ部２６の発振周波数範囲を高速に切り替えることが可能となる。これにより、ＰＯＮシステムおよび子局の低消費電力化を実現しつつ、伝送効率の向上を図ることができる。
【００３９】
実施の形態３．
図７は、本実施の形態に係る波形整形部１５の構成を示す。本実施の形態では、１つのＶＣＯの発振周波数範囲を切り替えるのではなく、上りデータの周波数に対応した発振周波数に基づくクロック信号を出力する上りデータ信号用ＶＣＯ部２９と、アイドル信号の周波数に対応した発振周波数に基づくクロック信号を出力するアイドル信号用ＶＣＯ部３０の２種類のＶＣＯ部を設けることとしている。
【００４０】
本実施の形態での波形整形部１５の動作について説明する。実施の形態１と同様に波形整形部１５に入力される上りデータ信号とアイドル信号はともに、下りデータ信号から抽出されるクロックに同期しているものとする。まず、アイドル信号が入力されるパワーセービングモード状態では上りデータ信号用ＶＣＯ２９、アイドル信号用ＶＣＯ部３０の両側に設置されたセレクタ３１にパワーセービングモード切替部１７から制御信号が送られない。この場合、アイドル信号用ＶＣＯ部３０にアイドル信号が送られる。また、一方、上りデータ信号が入力される非パワーセービングモード状態ではパワーセービングモード切替部１７からセレクタ３１に制御信号が送られ、上りデータ信号用ＶＣＯ部２９に上りデータ信号が送られる。
【００４１】
パワーセービングモード時にはアイドル信号用ＶＣＯ部３０を動作させ、上りデータ信号用ＶＣＯ部２９をＯＦＦ状態にしておき、一方、非パワーセービングモード時には上りデータ信号用ＶＣＯ部２９を動作させ、アイドル信号用ＶＣＯ部３０をＯＦＦ状態にする。これによって、従来のような上りデータ信号が入力されない場合であっても上りデータ信号の周波数で動作し、親局のクロックと同期を保持している場合と比べて、低消費電力化が可能となる。また、波形整形部を完全にＯＦＦ状態から上りデータ信号の入力に対して立ち上げる場合に場合と比べて、上りデータ信号用ＶＣＯ部２９以外の動作状態を保持しておくことで、シームレスな切り替えを実現することが可能である。また、前述の図６に示されるように２種類のＶＣＯの変換利得を実質的に同一にすることにより波形整形部１５のＰＬＬ回路の帰還制御において、制御電圧の探索時間を減らし、帰還制御にかかる時間を短縮することが可能となる。これによって、ＰＯＮシステムおよび子局の低消費電力化を実現しつつ、伝送効率の向上を図ることができる。
【符号の説明】
【００４２】
１      親局
２      光カプラ
３      光ファイバ
４      子局
５      送受信器
６      ＭＡＣ回路
７      波長合分波器
８      受信部
９      クロック抽出部
１０    アイドル信号生成部
１１    上りデータ信号同期部
１２    低速ＩＦ
１３    高速ＩＦ
１４    セレクタ
１５    波形整形部
１６    入力信号検出部
１７    パワーセービングモード切替部
１８    バーストゲート信号生成部
１９    ＡＮＤ回路
２０    送信部
２１    周波数位相比較部
２２    ループフィルタ部
２３    ＶＣＯ部
２４    識別部
２５    １／Ｎ分周器
２６    発振周波数範囲切替ＶＣＯ部
２７    リングオシレータ
２８    遅延バッファ
２９    上りデータ信号用ＶＣＯ部
３０    アイドル信号用ＶＣＯ部
３１    セレクタ
【図１】
2011188356.tif 000003
【図２】
2011188356.tif 000004
【図３】
2011188356.tif 000005
【図４】
2011188356.tif 000006
【図５】
2011188356.tif 000007
【図６】
2011188356.tif 000008
【図７】
2011188356.tif 000009