(57)【要約】      （修正有）【課題】製造コストを削減できるＴＣＰ型半導体装置を提供する。【解決手段】ＴＣＰ型半導体装置１は、互いに平行で各々が直線形状を有する複数の基板側電極と接続される。ＴＣＰ型半導体装置１は、半導体チップ２０と複数の基板側電極のそれぞれとを電気的に接続する複数のリード３０を備えている。各リード３０は、外部端子部４０を有している。外部端子部４０は、第１方向に延在し、対応する１つの基板側電極と接触する。外部端子部４０のうち一部は、当該外部端子部４０の他の部分よりも幅広に形成された幅広部４１である。隣り合うリード３０間で、第１方向における幅広部４１の位置は異なっている。【選択図】図３
2011049327.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行で各々が直線形状を有する複数の基板側電極と接続されるＴＣＰ型半導体装置であって、
ベースフィルムと、
前記ベースフィルム上に搭載された半導体チップと、
前記ベースフィルム上に形成され、前記半導体チップと前記複数の基板側電極のそれぞれとを電気的に接続する複数のリードと
を備え、
前記複数のリードの各々は、第１方向に延在し前記複数の基板側電極のうち対応する１つと接触する外部端子部を有し、
前記外部端子部のうち一部は、前記外部端子部の他の部分よりも幅広に形成された幅広部であり、
前記複数のリードのうち隣り合うリード間で、前記第１方向における前記幅広部の位置は異なっている
ＴＣＰ型半導体装置。
【請求項２】
請求項１に記載のＴＣＰ型半導体装置であって、
前記外部端子部の長さは、前記複数のリード間で同じである
ＴＣＰ型半導体装置。
【請求項３】
請求項１又は２に記載のＴＣＰ型半導体装置であって、
前記ベースフィルムと平行で前記第１方向と直交する平面方向は第２方向であり、
前記複数のリードに関する前記外部端子部の先端位置は、前記第２方向に沿って整列している
ＴＣＰ型半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載のＴＣＰ型半導体装置であって、
前記隣り合うリードは、第１リードと第２リードであり、
前記第１リードの前記幅広部と前記第２リードの前記幅広部は、前記第１方向において部分的に重なり合っている
ＴＣＰ型半導体装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のＴＣＰ型半導体装置であって、
前記隣り合うリードは、第１リードと第２リードであり、
前記外部端子部は、前記幅広部の他に、前記幅広部よりも幅が狭い通常部と、前記通常部よりも更に幅が狭い狭窄部とを含み、
前記第１リードの前記幅広部と前記第２リードの前記狭窄部とは互いに対向している
ＴＣＰ型半導体装置。
【請求項６】
請求項５に記載のＴＣＰ型半導体装置であって、
前記通常部の幅は、前記各基板側電極の幅以上である
ＴＣＰ型半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載のＴＣＰ型半導体装置であって、
前記ベースフィルムと平行で前記第１方向と直交する平面方向は第２方向であり、
前記複数のリードは、少なくとも２つのグループに区分けされ、
前記少なくとも２つのグループの各々において、前記幅広部は前記第２方向に沿って整列している
ＴＣＰ型半導体装置。
【請求項８】
請求項１乃至７のいずれか一項に記載のＴＣＰ型半導体装置であって、
前記幅広部は、テスト時にプローブと接触するテストパッド部である
ＴＣＰ型半導体装置。
【請求項９】
カットラインで囲まれる領域であるデバイス領域を複数有し、前記カットラインに沿って切断されるベースフィルムと、
前記複数のデバイス領域のそれぞれの内側に配置された複数の半導体装置と
を具備し、
前記複数の半導体装置の各々は、互いに平行で各々が直線形状を有する複数の基板側電極と接続され、
前記各半導体装置は、
前記ベースフィルム上に搭載された半導体チップと、
前記ベースフィルム上に形成され、前記半導体チップと前記複数の基板側電極のそれぞれとを電気的に接続する複数のリードと
を備え、
前記複数のリードの各々は、第１方向に延在し前記複数の基板側電極のうち対応する１つと接触する外部端子部を有し、
前記外部端子部のうち一部は、前記外部端子部の他の部分よりも幅広に形成された幅広部であり、
前記複数のリードのうち隣り合うリード間で、前記第１方向における前記幅広部の位置は異なっている
ＴＣＰ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそのテスト方法に関する。特に、本発明は、ＴＣＰ（Tape Carrier  Package）型の半導体装置及びそのテスト方法に関する。
【背景技術】
【０００２】
半導体装置のテストにおいて用いられるプローブカードが知られている。プローブカードは、テスト対象が有するテスト端子と接触するプローブ（探針）を多数備えている。そして、それぞれのプローブの先端を対応するテスト端子と接触させ、テスタからプローブカードを通してテスト対象にテスト信号を供給し、また、テスト対象から出力信号を取り出すことにより、テストが実施される。この時、ショート不良等が発生しないように、各プローブを対応するテスト端子に１対１で正確に接触させることが必要である。
【０００３】
その一方で、近年、半導体装置の微細化や端子数の増大により、テスト端子間のピッチが小さくなってきている。従って、プローブカードも、テスト端子の狭ピッチ化に対応する必要がある。例えば、テスト端子の狭ピッチ化に伴って、プローブカードの隣り合うプローブの先端間のピッチも小さくすることが考えられる。但し、隣り合うプローブ間で絶縁性を確保する必要があるため、プローブ先端間のピッチを小さくすることにも限界がある。そこで、プローブの先端位置を複数の列に分散させることが提案されている。これにより、プローブ間の絶縁性を確保しつつ、プローブ先端間の実質的なピッチを小さくすることが可能となり、テスト端子の狭ピッチ化に対応することができる。そのようなプローブパターンを有するプローブカードは、例えば、特許文献１、特許文献２、特許文献３に開示されている。
【０００４】
また、ＴＣＰ（Tape Carrier Package）型の半導体装置が知られている。ＴＣＰの場合、ＴＡＢ（Tape Automated Bonding）テープ等のベースフィルム上に半導体チップが搭載される。ＴＣＰ型半導体装置は、ＣＯＦ（Chip On Film）と一般的に呼ばれているものも含む。
【０００５】
図１は、特許文献４に開示されているＴＣＰ型半導体装置を概略的に示す平面図である。図１において、ベースフィルム（キャリアテープ）１１０上に半導体チップ１２０が搭載されている。また、ベースフィルム１１０上には、複数のリード１３０と複数のコンタクトパッド１４０が形成されている。複数のリード１３０のそれぞれは、複数のコンタクトパッド１４０のそれぞれと半導体チップ１２０とを電気的に接続している。
【０００６】
より詳細には、図１に示されるように、各リード１３０を部分的に覆うようにソルダーレジストＳＲが形成されている。ソルダーレジストＳＲは、リード１３０の上に塗布される樹脂であり、リード１３０を電気的に絶縁すると共に、腐食等の化学的ストレス及び外力によるリード１３０への物理的ストレスを緩和する役割を果たす。ソルダーレジストＳＲが形成されていない領域のリード１３０は、電気的に外部と接続可能な端子となり、その領域が端子領域となる。半導体チップ１２０は、ソルダーレジストＳＲが形成されていない中央の端子領域上に実装され、実装後に樹脂封止される。一方、ソルダーレジストＳＲが形成されていない外側の端子領域は、外部端子領域であり、コンタクトパッド１４０と電気的に接続されている。
【０００７】
そのコンタクトパッド１４０は、半導体装置のテスト時に用いられるテスト端子であり、ベースフィルム１１０上の所定の領域（パッド配置領域ＲＰ）中に配置されている。つまり、半導体装置のテスト時、プローブカードのプローブは、パッド配置領域ＲＰ中のコンタクトパッド１４０と接触する。そして、コンタクトパッド１４０及びリード１３０を通して、半導体チップ１２０にテスト信号が供給され、また、半導体チップ１２０から出力信号が取り出される。尚、ここで用いられるプローブカードも、プローブの先端位置が複数の列に分散したプローブパターンを有する。そのようなプローブパターンに対応して、コンタクトパッド１４０も、図１に示されるように複数の列に分散的に配置されている。
【０００８】
図１において、ベースフィルム１１０の幅方向及び延在方向は、それぞれｘ方向及びｙ方向である。図１で示された構造は、ｙ方向に沿って繰り返し形成されている。テスト終了後、半導体チップ１２０を１つずつ切り分ける際には、図１中の破線で示されるカットラインＣＬに沿って、ベースフィルム１１０及び複数のリード１３０が切断される。この時、パッド配置領域ＲＰ中のコンタクトパッド１４０は、ベースフィルム１１０上に残ったままである。
【０００９】
他の関連技術として、特許文献５にはディスプレイパネルが開示されている。このディスプレイパネルは、パネル基板（前面基板）とフレキシブルプリント基板とを備えている。パネル基板の一端部には、複数の第１電極端子が並んで配置されている。フレキシブルプリント基板は、それら複数の第１電極端子のそれぞれと接続される複数の第２電極端子を有している。ここで、複数の第１電極端子は、交互にずらされて千鳥状に配置されている。また、複数の第２電極端子も、交互にずらされて千鳥状に配置されている。第１電極端子と第２電極端子は共に幅広に形成されているが、その幅方向の寸法は、第１電極端子と第２電極端子とで異なっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−９４６６８号公報
【特許文献２】特開平８−２２２２９９号公報
【特許文献３】実開平４−５６４３号公報
【特許文献４】特開２００４−３５６３３９号公報
【特許文献５】特開２００８−３００２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
近年、半導体チップの端子数は増大しており、テスト時に半導体チップに供給されるテスト信号の数や半導体チップから取り出される出力信号の数も増加している。このことは、図１で示されたＴＣＰ型半導体装置におけるコンタクトパッド１４０の数の増加を意味する。コンタクトパッド１４０の数の増加は、パッド配置領域ＲＰの増大、すなわち、ベースフィルム１１０の幅及び長さの増大を招く。結果として、ＴＣＰ型半導体装置の製造コストが増大してしまう。従って、ＴＣＰ型半導体装置の製造コストを削減することができる技術が望まれる。
【課題を解決するための手段】
【００１２】
本発明の１つの観点において、ＴＣＰ型半導体装置が提供される。そのＴＣＰ型半導体装置は、互いに平行で各々が直線形状を有する複数の基板側電極と接続される。より詳細には、ＴＣＰ型半導体装置は、ベースフィルムと、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリードと、を備えている。複数のリードは、半導体チップと複数の基板側電極のそれぞれとを電気的に接続する。各リードは、外部端子部を有している。外部端子部は、第１方向に延在し、複数の基板側電極のうち対応する１つと接触する。外部端子部のうち一部は、当該外部端子部の他の部分よりも幅広に形成された幅広部である。複数のリードのうち隣り合うリード間で、第１方向における幅広部の位置は異なっている。
【００１３】
本発明の他の観点において、ＴＣＰ型半導体装置は、ベースフィルムと複数の半導体装置とを備えている。ベースフィルムは、カットラインで囲まれる領域であるデバイス領域を複数有し、そのカットラインに沿って切断される。複数の半導体装置は、複数のデバイス領域のそれぞれの内側に配置されている。各半導体装置は、互いに平行で各々が直線形状を有する複数の基板側電極と接続される。より詳細には、各半導体装置は、ベースフィルム上に搭載された半導体チップと、ベースフィルム上に形成された複数のリードと、を備えている。複数のリードは、半導体チップと複数の基板側電極のそれぞれとを電気的に接続する。各リードは、外部端子部を有している。外部端子部は、第１方向に延在し、複数の基板側電極のうち対応する１つと接触する。外部端子部のうち一部は、当該外部端子部の他の部分よりも幅広に形成された幅広部である。複数のリードのうち隣り合うリード間で、第１方向における幅広部の位置は異なっている。
【発明の効果】
【００１４】
本発明によれば、ＴＣＰ型半導体装置の製造コストが削減される。
【図面の簡単な説明】
【００１５】
【図１】図１は、典型的なＴＣＰ型半導体装置を概略的に示す平面図である。
【図２】図２は、本発明の実施の形態に係るＴＣＰ型半導体装置を概略的に示す平面図である。
【図３】図３は、本実施の形態に係る１単位のＴＣＰ型半導体装置を示す平面図である。
【図４】図４は、本実施の形態に係る外部端子部の構成例を示す平面図である。
【図５】図５は、本実施の形態に係る外部端子部とプローブとの接続を示す平面図である。
【図６】図６は、本実施の形態に係る外部端子部と基板側電極との接続を示す平面図である。
【図７】図７は、本実施の形態に係る外部端子部の変形例を示す平面図である。
【図８】図８は、本実施の形態に係る外部端子部の他の変形例を示す平面図である。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明の実施の形態を説明する。
【００１７】
１．構成
図２は、本実施の形態に係るＴＣＰ型半導体装置の構成を概略的に示している。ＴＣＰ型半導体装置では、ＴＡＢテープ等のベースフィルム（キャリアテープ）１０が用いられる。図２に示されるように、ベースフィルム１０の幅方向及び延在方向は、それぞれ、ｘ方向及びｙ方向である。ｘ方向とｙ方向は、互いに直交する平面方向である。
【００１８】
ベースフィルム１０上には、複数の半導体チップ２０が搭載される。より詳細には、ベースフィルム１０は、ｙ方向に沿って順番に配置された複数のデバイス領域ＲＤを有している。各デバイス領域ＲＤは、ベースフィルム１０上のカットラインＣＬで囲まれた領域である。そして、複数の半導体チップ２０は、それら複数のデバイス領域ＲＤのそれぞれの内側に配置される。１つの半導体装置１は、半導体チップ２０を含む１つのデバイス領域ＲＤの内側全てに対応している。すなわち、ベースフィルム１０上で、半導体装置１がｙ方向に沿って繰り返し配置されている。半導体装置１を１つずつ切り分ける際には、カットラインＣＬに沿ってベースフィルム１０が切断される。尚、本実施の形態では、ベースフィルム１０上に、図１で示されたようなパッド配置領域ＲＰは設けられない。図２に示されるように、デバイス領域ＲＤのみが繰り返し現れる。
【００１９】
図３は、１単位のＴＣＰ型半導体装置を示している。図３に示されるように、１つの半導体装置１は、ベースフィルム１０上に搭載された半導体チップ２０、及びベースフィルム１０上に形成された複数のリード３０を備えている。複数のリード３０は、半導体チップ２０と電気的に接続されている。より詳細には、各リード３０は、第１端部３１と、その第１端部３１の逆側に位置する第２端部３２とを有している。このうち第１端部３１が半導体チップ２０と直接接続されており、他方の第２端部３２はオープンである。
【００２０】
また、リード３０を部分的に覆うようにソルダーレジストＳＲが形成されている。ソルダーレジストＳＲは、リード３０の上に塗布される樹脂であり、リード３０を電気的に絶縁すると共に、腐食等の化学的ストレス及び外力によるリード３０への物理的ストレスを緩和する役割を果たす。ソルダーレジストＳＲが形成されていない領域のリード３０は、電気的に外部と接続可能な端子となる。半導体チップ２０は、ソルダーレジストＳＲが形成されていない中央付近の領域に実装され、実装後に樹脂封止される。このようにソルダーレジストＳＲや半導体チップ２０で覆われた領域は、以下「被覆領域ＲＣ」と参照される。被覆領域ＲＣ中のリード３０は、基本的にはソルダーレジストＳＲや半導体チップ２０実装後の封止に使用する樹脂に覆われており、露出していない。
【００２１】
一方、被覆領域ＲＣの外側の領域において、リード３０は露出している。そのリード３０の露出部分が、他のデバイスとの接続に用いられる外部端子部（外部接続端子）４０である。例えば、半導体チップ２０が液晶表示パネル駆動用のＩＣである場合、外部端子部４０は、液晶表示パネルの電極と接続される。それにより、液晶表示パネルとその駆動用の半導体チップ２０とが電気的に接続される。尚、その接続工程は、一般に、ＯＬＢ（Outer Lead Bonding）と呼ばれている。
【００２２】
リード３０の外部端子部４０が形成される領域は、以下「外部端子領域（ＯＬＢ領域）ＲＥ」と参照される。図３に示されるように、外部端子領域ＲＥにおいて、それぞれのリード３０の外部端子部４０はｙ方向に延在しており、互いに平行である。また、各外部端子部４０の先端部は、上述の第２端部３２である。尚、外部端子領域ＲＥの対向する２辺のうち、半導体チップ２０側の辺は被覆領域ＲＣの一辺と一致し、他方の辺はカットラインＣＬの一辺と一致している。つまり、外部端子領域ＲＥは、カットラインＣＬの外側にはみ出していない。
【００２３】
本実施の形態では、ベースフィルム１０上に、図１で示されたようなパッド配置領域ＲＰは設けられない。つまり、図１で示されたようなテスト専用のコンタクトパッド１４０は設けられておらず、パッド配置領域ＲＰはベースフィルム１０上から排除されている。図３に示されるように、各リード３０の第２端部３２は、テスト専用のコンタクトパッドとは接続されておらず、各リード３０の終端となっている。全てのリード３０は、カットラインＣＬよりも内側に形成されており、カットラインＣＬの外側にはみ出していない。
【００２４】
本実施の形態によれば、半導体装置１のテスト時、プローブとの接触のために専用のコンタクトパッドは用いられない。その代わり、外部端子領域ＲＥ内の外部端子部４０の一部分が、プローブとの接触に用いられる。プローブとの接触に用いられる当該部分は、以下「テストパッド部４１」と参照される。すなわち、各リード３０の外部端子部４０は、他のデバイスとの接続に用いられるだけでなく、半導体装置１のテスト時にプローブと接触するテストパッド部４１を有する。
【００２５】
図４は、本実施の形態に係る外部端子部４０の構成例を示している。外部端子領域ＲＥにおいて、外部端子部４０は互いに平行であり、ｙ方向に延在している。ここで、幅方向は、当該延在方向に直交するｘ方向として定義される。このとき、図４に示されるように、テストパッド部４１は、当該外部端子部４０の他の部分よりも幅広に形成されている。つまり、テストパッド部４１（幅広部）の幅Ｗ１は、通常部４２の幅Ｗ２よりも広い（Ｗ１＞Ｗ２）。これにより、テスト時に、プローブの先端をテストパッド部４１に接触させやすくなる。
【００２６】
また、隣り合うリード３０間で、テストパッド部４１のｙ方向の位置は異なっている。つまり、隣り合うリード３０間で、テストパッド部４１の位置はｙ方向にずれている。例えば、図４において、リード３０−１１のテストパッド部４１のｙ方向位置は、隣りのリード３０−２１のテストパッド部４１のｙ方向位置と異なっている。また、リード３０−２１のテストパッド部４１のｙ方向位置は、更に隣りのリード３０−１２のテストパッド部４１のｙ方向位置と異なっている。他のリード３０に関しても同様である。
【００２７】
このように、本実施の形態では、幅広のテストパッド部４１は、近接し過ぎないように配置される。このような配置の結果、隣り合うリード３０のテストパッド部４１に接続するプローブ同士がショートすることなく、隣り合うリード３０をより近づけることが可能となる。つまり、隣り合うリード３０間のピッチを小さくすることが可能になる。特に、図４に示されるように、隣り合うリード３０のそれぞれのテストパッド部４１が、ｙ方向において部分的に重なり合うように形成されることが好適である。それにより、テストパッド部４１が非常に効率良く配置され、リード間ピッチが小さくなると共に、リード３０の配置に必要なベースフィルム１０の面積が縮小される。このことは、近年の半導体装置の微細化や端子数の増大の観点から好ましい。
【００２８】
また、外部端子領域ＲＥにおいて、複数のリード３０のそれぞれのテストパッド部４１は、複数段に分散されて配置されていることが好適である。例えば図４では、テストパッド部４１は、２段に分けて千鳥状に配置されている。より詳細には、複数のリード３０は、２つのグループＧ１、Ｇ２に区分けされている。第１グループＧ１はリード３０−１ｉを含んでおり、第２グループＧ２はリード３０−２ｉを含んでいる（ｉ＝１，２，３・・・）。第１グループＧ１に属するリード３０−１ｉのそれぞれのテストパッド部４１は、ｘ方向に沿って整列しており、同じ段に配置されている。また、第２グループＧ２に属するリード３０−２ｉのそれぞれのテストパッド部４１は、ｘ方向に沿って整列しており、第１グループＧ１とは異なる段に配置されている。そして、第１グループＧ１に属するリード３０−１ｉと第２グループＧ２に属するリード３０−２ｉとが交互に配置されている。このように、テストパッド部４１が規則的に配置されている場合、テスト時に、各プローブを対応するテストパッド部４１に１対１で正確に接触させやすくなる。
【００２９】
更に、図４に示されるように、各外部端子部４０は、他の部分よりも幅の狭い狭窄部４３を有していてもよい。狭窄部４３の幅Ｗ３は、通常部４２の幅Ｗ２よりも狭い（Ｗ３＜Ｗ２）。図４の例では、狭窄部４３は、通常部４２の両側に“切り欠き”を形成したものと同等である。この狭窄部４３は、隣りのリード３０の幅広のテストパッド部４１と対向するように設けられている。つまり、あるリード３０のテストパッド部４１と隣接リード３０の狭窄部４３とは、互いに対向している。このように狭窄部４３を設けることによって、幅広のテストパッド部４１の周囲にスペースが確保され、その結果、テスト時に１つのプローブの先端部が隣り合うリード３０の両方に同時に接触することが防止される。すなわち、テスト時に、リード３０間でショート不良が発生することが防止される。
【００３０】
また、図３及び図４に示されるように、外部端子領域ＲＥにおいて全てのリード３０は同じ長さを有していると好適である。言い換えれば、外部端子部４０の長さは、全てのリード３０で同じであると好適である。それぞれの外部端子部４０は、カットラインＣＬよりも内側の同じｙ方向位置まで延びてきており、それぞれの第２端部３２（先端部）の位置はｘ方向に沿って整列している。このように全リード３０の先端が揃っていると、その製造が簡易となり、好適である。
【００３１】
２．テスト及び実装
２−１．テスト
本実施の形態によれば、半導体装置１のテスト時、プローブとの接触のために専用のコンタクトパッドは用いられない。その代わり、外部端子部４０の一部が幅広に形成され、その幅広部がプローブと接触するテストパッド部４１として用いられる。図１で示されたようなテスト用のコンタクトパッド１４０は設けられず、パッド配置領域ＲＰはベースフィルム１０上から排除される。その結果、１つの半導体チップ２０に対して要求されるベースフィルムの面積を、図１の場合と比べて大きく縮小することができる。従って、材料コストを削減し、また、ベースフィルム１０上の半導体チップ２０の配置効率を向上させることが可能となる。すなわち、半導体装置１の製造コストを削減することが可能となる。
【００３２】
図５は、半導体装置１のテスト時の、外部端子部４０とプローブ５０との接続を示している。図５に示されるように、テスト時、プローブ５０は、外部端子部４０の一部であるテストパッド部４１と接触する。そのテストパッド部４１は幅広に形成されているため、プローブ５０の先端をテストパッド部４１に接触させやすい。
【００３３】
また、隣り合うリード３０間で、テストパッド部４１の位置はｙ方向にずれている。従って、隣り合うリード３０のテストパッド部４１に接続するプローブ５０同士がショートすることが防止される。更に、狭窄部４３がテストパッド部４１と対向するように設けられており、幅広のテストパッド部４１の周囲にスペースが確保されている。従って、プローブ位置が多少ずれたとしても、１つのプローブ５０が隣り合うリード３０の両方に同時に接触することが防止される。逆に言えば、プローブ５０の位置ずれの許容量が大きくなる。
【００３４】
２−２．切り分け
ＴＣＰ型半導体装置１を１つずつ切り分ける際には、カットラインＣＬに沿ってベースフィルム１０が切断される（図２、図３参照）。このとき、本実施の形態によれば、金属バリに起因するショート不良を軽減することができる。
【００３５】
比較例として、図１の場合を考える。比較例では、半導体チップ１２０がリード１３０を介してテスト用のコンタクトパッド１４０と接続されている。従って、半導体装置を１つずつ切り分ける際には、カットラインＣＬに沿ってリード１３０を切断する必要がある。この時に発生する金属バリが、後にショート不良を引き起こす可能性がある。一方、本実施の形態によれば、テスト用のコンタクトパッド１４０は設けられていない。図３で示されたように、リード３０はカットラインＣＬで囲まれるデバイス領域ＲＤの内部にだけ形成されている。従って、半導体装置１を１つずつ切り分ける際には、リード３０の切断は行われない。その結果、金属バリに起因するショート不良が軽減される。その上、カットラインＣＬで半導体装置を打ち抜く治具が、金属であるリード３０をカットすることがなくなるため、その治具の寿命が延びるという効果も得られる。
【００３６】
２−３．実装
本実施の形態に係る半導体チップ２０は、液晶表示パネルやプラズマディスプレイパネル等の表示パネルを駆動するためのＩＣである。半導体チップ２０は、リード３０を介して、表示パネルの電極と電気的に接続される。より詳細には、表示パネルは、基板上にマトリックス状に形成された複数の画素、及びそれら画素を駆動するために基板上に形成された複数の電極（データ線等）を備えている。それら複数の電極が、本実施の形態に係るＴＣＰ型半導体装置１（パッケージ）の複数のリード３０のそれぞれに電気的に接続される。このようにリード３０と接続される電極は、以下「基板側電極６０」と参照される。
【００３７】
図６は、複数のリード３０と複数の基板側電極６０との接続を示している。基板側電極６０にはハッチングが施されている。図６に示されるように、典型的には、複数の基板側電極６０は互いに平行であり、各基板側電極６０は、直線形状を有するストレート電極である。言い換えれば、各基板側電極６０には、他の部分よりも幅広な幅広部は形成されない。このような複数の基板側電極６０のそれぞれの端部が、複数のリード３０のそれぞれの外部端子部４０と接触する。つまり、ｙ方向に延在する外部端子部４０が、対応する１つの直線形状基板側電極６０と接触する。
【００３８】
尚、図６に示されるように、ある１つの外部端子部４０に接触しているある基板側電極６０は、その隣りの外部端子部４０の幅広のテストパッド部４１からは離れているべきである。その意味で、１本の基板側電極６０の幅ＷＡは、外部端子部４０の通常部４２の幅Ｗ２以下であることが望ましい。逆に言えば、通常部４２の幅Ｗ２は、基板側電極６０の幅ＷＡ以上になるように設計されると好適である。外部端子部４０と基板側電極６０との接触面積の観点から言えば、幅ＷＡと幅Ｗ２は同じであることが好ましい。
【００３９】
また、外部端子部４０と基板側電極６０との接触面積の観点から言えば、外部端子部４０の長さが全リード３０間で同じであることが好ましい（図３、図４参照）。図３及び図４で示されたように、全リード３０の第２端部３２（先端部）の位置は揃っており、ｘ方向に沿って整列している。例えば図４において、第２グループＧ２に属するリード３０−２ｉがテストパッド部４１までで終わっているということはない。この場合、外部端子部４０と基板側電極６０との接触面積が一様となり、好適である。
【００４０】
先述の特許文献５（特開２００８−３００２９７号公報）に記載された技術によれば、ディスプレイパネルは、パネル基板（前面基板）とフレキシブルプリント基板とを備えている。パネル基板の一端部には、複数の第１電極端子が並んで配置されている。フレキシブルプリント基板は、それら複数の第１電極端子のそれぞれと接続される複数の第２電極端子を有している。ここで、複数の第１電極端子は、交互にずらされて千鳥状に配置されている。また、複数の第２電極端子も、交互にずらされて千鳥状に配置されている。第１電極端子と第２電極端子は共に幅広に形成されているが、その幅方向の寸法は、第１電極端子と第２電極端子とで異なっている。このように、パネル基板上の第１電極端子の形状として、特殊なものを採用する必要がある。
【００４１】
一方、本実施の形態によれば、表示パネルの基板側電極６０の形状として、特殊なものを採用する必要はない。基板側電極６０の形状は典型的なもの（直線形状）でよく、パッケージ側の外部端子部４０の形状に合わせて特殊な形状に加工する必要はない。すなわち、本実施の形態に係るＴＣＰ型半導体装置１（ＩＣパッケージ）は一般的な表示パネルをサポートしており、表示パネルの設計を変更する必要はない。特に、表示装置の分野では表示パネルとＩＣパッケージのメーカーは異なる場合が多いため、本発明は有用である。
【００４２】
３．変形例
既出の図４で示された例ではテストパッド部４１は２段に分散されて配置されていたが、その段数は３段以上であってもよい。例えば図７では、テストパッド部４１は、３段に分散されて配置されている。この場合、複数のリード３０は、３つのグループＧ１〜Ｇ３に区分けされる。第１グループＧ１はリード３０−１ｉを含んでおり、第２グループＧ２はリード３０−２ｉを含んでおり、第３グループＧ３はリード３０−３ｉを含んでいる（ｉ＝１，２・・・）。図７の場合、テストパッド部４１と対向する狭窄部４３の切り欠きは、片側だけで十分となる。その結果、狭窄部４３の幅Ｗ３は、図４で示された場合よりも広くなる。
【００４３】
また、テストパッド部４１の平面形状は、図４で示されたような長方形に限られない。テストパッド部４１は、当該外部端子部４０の他の部分より幅広に形成されていればよい。例えば、テストパッド部４１の平面形状は、角が丸くなった長方形であってもよい。あるいは、テストパッド部４１の平面形状は、楕円形や涙形状（tear-drop shape）であってもよい。また、図８に示されるように、幅広のテストパッド部４１と幅狭の狭窄部４３は、“波形状”に形成されてもよい。いずれの場合であっても、上述と同じ効果が得られる。
【００４４】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００４５】
１    半導体装置
１０    ベースフィルム
２０    半導体チップ
３０    リード
３１    第１端部
３２    第２端部
４０    外部端子部
４１    幅広部（テストパッド部）
４２    通常部
４３    狭窄部
５０    プローブ
６０    基板側電極
ＲＤ    デバイス領域
ＲＣ    被覆領域
ＲＥ    外部端子領域
ＣＬ    カットライン
ＳＲ    ソルダーレジスト
【図１】
2011049327.tif 000003
【図２】
2011049327.tif 000004
【図３】
2011049327.tif 000005
【図４】
2011049327.tif 000006
【図５】
2011049327.tif 000007
【図６】
2011049327.tif 000008
【図７】
2011049327.tif 000009
【図８】
2011049327.tif 000010