(57)【要約】【課題】回路モジュールの実装基板に対する姿勢角を高精度に制御することの可能な回路モジュールを提供する。【解決手段】本発明では、少なくとも第１及び第２の面を有する回路基板と、前記第１の面に搭載された素子チップと、前記回路基板の前記第２の面に形成された突起電極とを具備し、前記突起電極が実装基板上の配線パターンと接続されるように構成された回路モジュールであって、前記回路基板と、前記実装基板との間隔を規定するためのスペーサ部材を具備し、前記スペーサ部材が、前記回路基板と、前記実装基板との間隔に等しくなるように構成された回路モジュールを提供する。【選択図】図１
2011066077.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１及び第２の面を有する回路基板と、
前記第１の面に搭載された素子チップと、
前記回路基板の前記第２の面に形成された突起電極とを具備し、
前記突起電極が実装基板上の配線パターンと接続されるように構成された回路モジュールであって、
前記回路基板と、前記実装基板との間隔を規定するためのスペーサ部材を具備し、
前記スペーサ部材が、前記回路基板と、前記実装基板との間隔に等しくなるように構成された回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記スペーサ部材が、
前記突起電極と前記配線パターンとの間隔が半田層の高さに依存することなく、前記突起電極と前記実装基板上の高さを決定し得るように、
前記突起電極の高さよりも前記スペーサ部材が高い回路モジュール。
【請求項３】
請求項１に記載の回路モジュールであって、
前記スペーサ部材が、前記突起電極で構成され、
前記突起電極は、前記配線パターンと、直接当接し、
前記スペーサ部材と離間して設けられた半田層によって前記実装基板に固着される回路モジュール。
【請求項４】
請求項１乃至３のいずれかに記載の回路モジュールであって、
さらに前記第１及び第２の面とは異なる面に、突起電極が設けられ、実装基板と固着可能に構成された回路モジュール。
【請求項５】
請求項１乃至４のいずれかに記載の回路モジュールであって、
前記半田層あるいは接着体の前記実装基板に当接面の面積が、前記突起電極の前記当接面側の面積よりも大きい回路モジュール。
【請求項６】
少なくとも第１及び第２の面を有する回路基板と、
前記第１の面に搭載された素子チップと、
前記回路基板の前記第２の面に形成された突起電極とを具備した回路モジュールを用意する工程と、
配線パターンを有する実装基板上の前記突起電極またはその近傍に、半田を前記突起電極よりも高くなるように供給する工程と、
前記回路モジュールを前記実装基板上に位置決めし、半田を硬化収縮させることで、前記実装基板上に前記回路モジュールを固定する工程とを具備した回路モジュールの実装方法。
【請求項７】
請求項６に記載の回路モジュールの実装方法であって、
前記供給する工程は、前記半田を前記突起電極の近傍に供給し、
前記固定する工程は、前記半田の硬化収縮により、突起電極の近傍で実装基板と接続され、前記突起電極と前記実装基板上の配線パターンが直接接合することで電気的接続する工程である回路モジュールの実装方法。
【請求項８】
請求項６に記載の回路モジュールの実装方法であって、
前記固定する工程は、前記スぺーサ部材が一部収縮硬化することで、前記実装基板と前記回路モジュールとの距離を規定しつつ、
前記半田の硬化収縮により、突起電極上で前記回路モジュールが実装基板とを接続する工程である回路モジュールの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールおよび回路モジュールの実装方法に係り、特に、実装基板（マザーボード）への回路モジュールの実装に関する。
【背景技術】
【０００２】
例えば、図７に示すように素子チップ１２０の搭載された回路基板１１０からなる電子部品を実装基板１００上に実装するに際しては、半田１３０が用いられることが多い。
ジャイロセンサの機能を発揮させる条件の一つとしてセンサを実装基板に対して垂直となるように配置する必要があるとされている。
このため、半田１３０を均等な厚さに塗布したり、半田実装後に半田１３０が固着するまで、位置固定をしたりしてモジュールと基板とを垂直に配置するという方法がとられている。この方法の場合、半田塗布量という不安定な量を制御するため、非常に難しい。また、半田量の制御が実現したとしても、位置固定のために、制御リードタイムが延びたり、位置固定冶具が高温下に曝され位置精度が安定しなかったりするという問題があった。
【０００３】
例えば、電子部品に、プリント基板などの実装基板側に向けて突出するインシュレータ部を設け、半田による接着領域を確保するようにした構成も提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−０２６９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の実装構造においても、半田塗布量という不安定な量を制御するのが困難なうえ、位置固定のために、制御リードタイムが延びたり、位置固定冶具が高温下に曝され位置精度が安定しなかったりするという問題があった。
【０００６】
以上のように、電子部品などの回路モジュールに半田実装するに際し、回路モジュールの実装基板に対する姿勢角を高精度に制御するのは極めて困難であった。
【０００７】
本発明は、前記実情に鑑みてなされたものであり、回路モジュールの実装基板に対する姿勢角を高精度に制御することの可能な回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
そこで本発明では、少なくとも第１及び第２の面を有する回路基板と、前記第１の面に搭載された素子チップと、前記回路基板の前記第２の面に形成された突起電極とを具備し、前記突起電極が実装基板上の配線パターンと接続されるように構成された回路モジュールであって、前記回路基板と、前記実装基板との間隔を規定するためのスペーサ部材を具備し、前記スペーサ部材が、前記回路基板と、前記実装基板との間隔に等しくなるように構成された回路モジュールを提供する。
この構成によれば、回路モジュールの第２の面に突起電極を設け、突起電極または突起電極の近傍に対応する領域に半田を供給し接合するに際し、スペーサ部材で回路基板と、前記実装基板との間隔を規定するようにしているため、半田の厚さに依存しないように実装することができる。その結果、素子チップの実装基板に対する姿勢角を高精度に維持することが可能となる。
【０００９】
また本発明は、上記回路モジュールにおいて、前記スペーサ部材が、前記突起電極と前記配線パターンとの間隔が半田層の高さに依存することなく、前記突起電極と前記実装基板上の高さを決定し得るように、前記突起電極の高さよりも前記スペーサ部材が高いものを含む。
この構成により、実装する際、スペーサ部材によって、半田層の高さを決定することができるため、高さを高精度に維持することができる。
【００１０】
また本発明は、上記回路モジュールにおいて、前記スペーサ部材が、前記突起電極で構成され、前記突起電極は、前記配線パターンと、直接当接し、前記スペーサ部材と離間して設けられた半田層によって前記実装基板に固着されるものを含む。
この構成によれば、突起電極と配線パターンとは半田層を介在させることなく直接接合し、接着は、突起電極と離れて設けられた半田層で実施しているため、回路モジュールと実装基板との間隔は、突起電極の高さで決まり、変動することがない。
【００１１】
また本発明は、上記回路モジュールにおいて、さらに前記第１及び第２の面とは異なる面に、突起電極が設けられ、実装基板と固着可能に構成されたものを含む。
この構成によれば、高精度の間隔制御が可能となるため、バランスよく姿勢角を維持することができるため、多面実装も容易に実現可能である。
【００１２】
また本発明は、上記回路モジュールにおいて、前記半田層あるいは接着体の前記実装基板に当接面の面積が、前記突起電極の前記当接面側の面積よりも大きいものを含む。
この構成によれば、接着体あるいは接着部材となる半田層の、実装基板上での専有面積を大きくすることで、同化収縮の効果を大きくすることができるため、突起高さの設定値に幅を持たせることができ、設計自由度が向上する。
【００１３】
また本発明は、少なくとも第１及び第２の面を有する回路基板と、前記第１の面に搭載された素子チップと、前記回路基板の前記第２の面に形成された突起電極とを具備した回路モジュールを用意する工程と、配線パターンを有する実装基板上の前記突起電極またはその近傍に、半田を前記突起電極よりも高くなるように供給する工程と、前記回路モジュールを前記実装基板上に位置決めし、半田を硬化収縮させることで、前記実装基板上に前記回路モジュールを固定する工程とを具備したことを特徴とする。
この構成によれば、突起電極をスペーサ部材として用い、半田の硬化収縮を利用することにより、突起電極と配線パターンとの接触が確保されるとともに、回路モジュールと実装基板との間隔が高精度に維持される。あるいは、突起電極とは別にスペーサ部材を用いておき、半田の硬化収縮により突起電極を半田を介して実装基板に接合するとともに、このスペーサ部材によって、回路モジュールと実装基板との間隔が高精度に維持される。
【００１４】
また本発明は、上記回路モジュールの実装方法において、前記供給する工程は、前記半田を前記突起電極の近傍に供給し、前記固定する工程は、前記半田の硬化収縮により、突起電極の近傍で実装基板と接続され、前記突起電極と前記実装基板上の配線パターンが直接接合することで電気的接続する工程であるものを含む。
この構成によれば、突起電極をスペーサ部材として用い、半田の硬化収縮を利用することにより、突起電極と配線パターンとの接触が確保されるとともに、回路モジュールと実装基板との間隔が高精度に維持される。
【００１５】
また本発明は、上記回路モジュールの実装方法において、前記固定する工程は、前記スぺーサ部材が一部収縮硬化することで、前記実装基板と前記回路モジュールとの距離を規定しつつ、前記半田の硬化収縮により、突起電極上で前記回路モジュールが実装基板とを接続する工程であるものを含む。
この構成によれば、突起電極とは別にスペーサ部材を用いておき、半田の硬化収縮により突起電極を、半田を介して実装基板に接合するとともに、このスペーサ部材の収縮硬化によって、スペーサ部材の高さが決定され、回路モジュールと実装基板との間隔が高精度に維持される。
【発明の効果】
【００１６】
本発明によれば、回路モジュールを実装基板に実装する際、実装基板と回路モジュールとの角度が、半田塗布バランスや実装角度などをシビアに管理することなく、一定角度となるように維持することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図
【図２】本発明の実施の形態１の回路モジュールの実装基板上への実装工程を示す要部拡大断面図
【図３】本発明の実施の形態１の回路モジュールの実装基板上への実装状態の変形例工程を示す要部拡大断面図
【図４】本発明の実施の形態２の回路モジュールを実装基板上に実装した状態を示す斜視図
【図５】本発明の実施の形態２の回路モジュールの実装基板上への実装工程を示す要部拡大断面図
【図６】本発明の実施の形態３の回路モジュールを示す斜視図
【図７】従来例の回路モジュールを実装基板上に実装した状態を示す斜視図
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１９】
（実施の形態１）
図１は本発明の実施の形態１の回路モジュールを実装基板上に実装した状態を示す斜視図、図２は同回路モジュールを実装基板上に実装する工程を示す要部断面図である。
本実施の形態の回路モジュール１は、図１及び図２に示すように、主表面である第１の面１０Ａにジャイロセンサを構成する素子チップ２０を搭載した回路基板１０で構成され、この第１の面１０Ａに対向する第２の面１０Ｂに、半田層の初期高さよりも低くなるように突起電極３０を形成したものである。そしてこの回路基板１０が、実装基板１００としてのプリント配線基板に当接され、第２の面１０Ｂに形成されたこの突起電極３０と、前記実装基板１００との間が半田層４０を介して固着されている。ここでこの回路基板１０は、第1の面１０Ａに素子搭載領域を構成する凹部が形成された立体基板である。そして、実装基板（マザーボード）１００上に形成された配線パターン１０１からなるパッド上に、直接接合される。ここで回路基板１０上の実装面の配線導体層、素子チップ実装面に形成されるダイパッド（素子搭載領域）及びボンディングパッドを含む配線導体層２１は、立体成型により所定の高さの突出部を形成した樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。素子チップ２０と回路基板１０との接続はフリップチップボンディングでもよいし、ワイヤボンディングでもよい。
【００２０】
ここでは、突起電極３０の高さがス半田層４０の初期高さよりも低いため、実装時に、回路基板が実装基板１００よりも先に半田層に接触する。このとき突起電極３０と実装基板１００との間に隙間ができるが、半田層の硬化時における収縮により、突起電極と実装基板とが隙間なく接触するようになる。
【００２１】
製造に際しては、第１の面１０Ａにジャイロセンサが搭載されるため、回路基板１０については、第１の面の方向性が維持されるように設計され、製造される。
【００２２】
ここで回路基板１０を構成する立体基板上に配線導体層２１を形成するに際しては、まず、樹脂基板（１０）の表面の全面に、無電解めっきあるいはＣＶＤやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、基板１０の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより形成すべき配線導体層の輪郭に沿って基板１０の表面を移動しつつ照射され、下地層のうち配線導体層のパターンに一致した部分と配線導体層のパターンに一致しない部分との境界領域の下地層を除去する。従って、基板１０の表面にはレーザビームが照射された輪郭内側の下地層（配線導体層のパターンに一致した下地層）と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去された下地層（図示せず）とが残ることになる。但し、隣接する配線導体層の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層間の下地層を全てレーザビーム照射で除去することも可能である。
【００２３】
続いて、配線導体層のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで配線導体層２１となる表面導体層を形成し、パターンに一致した下地層以外の不要な下地めっき層をエッチングで除去すれば、所望の配線パターンが形成された回路基板を得ることができる。
【００２４】
このように、表面に配線導体層２１を有する回路基板１０を設計し、この回路基板上に素子チップ２０を配する。
【００２５】
このようにして形成された回路モジュールを実装基板１００上に実装する方法について説明する。
まず図２（ａ）に示すように、実装基板１００上に、回路モジュールの第２の面１０Ｂからの突起電極３０の高さよりも高くなるように、ディスペンサにより供給量を制御しながら半田層４０を形成する。ここでは、突起電極３０の位置ではなく、近傍に半田層４０を形成する。このとき、回路基板上の対応する領域にも配線導体層２１を形成しておくとともに、実装基板１００上にも配線パターン１０１を形成しておくのが望ましい。
【００２６】
そして図２（ｂ）に示すように、半田層４０と回路基板１０の第２の面１０Ｂとが当接するところまで近づける。このとき突起電極３０と配線パターン１０１とは離間している。
【００２７】
そして半田リフロー温度に加熱し、半田が固化収縮し、回路モジュールと実装基板との距離が近づくことで、図２（ｃ）に示すように、隙間なく突起電極３０と、基板１００上の配線パターン１０１とが、電気的に接続される。
【００２８】
このとき、図３に示すように、回路基板上の配線導体層２１を、半田層４０の領域まで延長させるとともに実装基板上の配線パターン１０１をも半田層４０の位置まで延長させておくことで、半田層４０を介した電気的接続も実現される。
【００２９】
このように、回路モジュール１と、実装基板１００との距離を高精度に維持することで、回路モジュールに対する姿勢角を高精度に維持することができる。
【００３０】
加えて上記構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装において高精度の角度を維持することが可能となる。
【００３１】
なお、前記実施の形態では素子搭載領域に凹部を形成した立体配線基板を回路基板として用いた例について説明したが、平板状の回路基板、あるいはさらに複雑な形状の立体配線基板にも適用可能である。
【００３２】
（実施の形態２）
次に本発明の実施の形態２について説明する。図４は本発明の実施の形態２の回路モジュール２を実装基板上に実装した状態を示す斜視図、図５（ａ）乃至（ｃ）は同回路モジュールを実装基板上に実装する実装工程を示す要部拡大断面図である。
前記実施の形態では、突起電極３０をスペーサ部材として用いたが、本実施の形態では、接着体５０としての導電性接着剤含浸ウレタン樹脂をスペーサ部材として用い、このスペーサ部材を突起電極３０と配線パターン１０１との間隔が半田層の高さに依存することなく、前記突起電極３０と前記実装基板１００上の高さを決定し得るように、前記突起電極３０の高さよりもスペーサ部材としての接着体５０が高くなるように構成したものである。実装時において、このスペーサ部材としての接着体５０によって、半田層４０の高さを決定することで、回路モジュールと実装基板の間隔を高精度に維持するものである。
他は前記実施の形態１と同様に形成されているため、ここでは説明を省略する。
【００３３】
このようにして形成された回路モジュールを実装基板１００上に実装する方法について説明する。
まず図５（ａ）に示すように、実装基板１００上に、回路モジュールの第２の面１０Ｂからの突起電極の高さよりも高くなるように、設定した接着体５０を実装基板上に固定し、ディスペンサにより供給量を制御しながら半田層４０を形成する。ここでは、突起電極３０に対向する位置に半田層４０を形成する。
【００３４】
そして図５（ｂ）に示すように、半田層４０と突起電極３０当接するところまで近づける。このときと回路基板１０の第２の面１０Ｂと、接着体５０とは離間している。
【００３５】
そして半田リフロー温度に加熱し、半田が固化収縮する際、接着体が収縮することで、回路モジュールと実装基板との距離が近づき、図５（ｃ）に示すように、隙間なく突起電極３０と、基板１００上の配線パターン１０１とが、半田層４０を介して電気的に接続される。この半田層４０の高さは収縮された接着体５０の高さで規定されている。
【００３６】
ここでは、スぺーサ部材が一部収縮硬化することで、実装基板１００と回路モジュール（回路基板１０）との距離を規定しつつ、半田層４０の硬化収縮により、突起電極３０上で回路モジュールが実装基板と接続される。
つまり、突起電極とは別にスペーサ部材を用いておき、半田の硬化収縮により半田を介して突起電極を実装基板に接合するとともに、このスペーサ部材の収縮硬化によって、スペーサ部材の高さが決定され、回路モジュールと実装基板との間隔が高精度に維持される。
【００３７】
ここでも、回路モジュールを構成する立体回路基板と実装基板との角度が半田塗布バランスや実装角度などをシビアに管理することなく一定角度を維持することができる。
なお、突起電極は、２個以上であればよく、複数個の組み合わせでもよく、適宜調整可能である。
【００３８】
（実施の形態３）
次に本発明の実施の形態３について説明する。図６は本発明の実施の形態３の回路モジュールを示す斜視図である。
前記実施の形態１，２では、回路基板の第２の面１０Ｂを実装面とする回路モジュールについて説明したが、２面以上を実装面とする回路モジュール３について説明する。
本実施の形態では、スペーサ部材として用いる突起電極３０を、第２の面１０Ｂと第２の面に直交する第３の面１０Ｃとに設けたことを特徴とするものである。
他部については前記実施の形態１と同様であるため、説明を省略する。
【００３９】
本実施の形態においても、実装時において、スペーサ部材としての突起電極３０によって、半田層４０の高さを決定する。
これにより、回路モジュールと実装基板の間隔を高精度に維持することができる。
なお、２面以上を実装面とする場合は、極めて高精度の間隔維持が必要とされるが、本実施の形態によれば、半田層４０の高さを高く形成しておき、突起電極３０の高さで半田層の高さを調整すればよいため、高精度の間隔維持が可能となる。
【００４０】
なお、前記実施の形態では、ジャイロセンサなどセンサチップを搭載した回路モジュール（センサモジュール）について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるＬＥＤ照明用のＬＥＤモジュールなど種々の回路モジュールに適用可能である。
【００４１】
なお前記実施の形態では、回路基板として射出成形によって形成した樹脂製の立体基板を用いたが、セラミック基板でもよくまた、グリーンシートを用いた積層基板を用いてもよい。ここでは例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（低温温同時焼成セラミック：Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層（誘電体層）として製造することが出来る。これらの誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が適用可能である。ここで、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック：High Temperature Co-fired Ceramics）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【００４２】
また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
【００４３】
前記実施の形態では、素子チップを回路基板上に実装する場合について説明したが、素子チップに代えて電子部品パッケージであってもよい。
【符号の説明】
【００４４】
１，２，３  回路モジュール
１０  回路基板
１０Ａ  第１の面
１０Ｂ  第２の面
１０Ｃ  第３の面
２０  素子チップ
２１  配線導体層
３０  スペーサ部材（突起電極）
４０  半田層
５０  スペーサ部材（接着体）
１００  実装基板（プリント配線基板）
１０１  配線パターン
１１０  回路基板
１２０  素子チップ
１３０  半田
【図１】
2011066077.tif 000003
【図２】
2011066077.tif 000004
【図３】
2011066077.tif 000005
【図４】
2011066077.tif 000006
【図５】
2011066077.tif 000007
【図６】
2011066077.tif 000008
【図７】
2011066077.tif 000009