(57)【要約】【課題】チップ立ちを抑制することが可能なチップ型電子部品の製造方法を提供する。【解決手段】チップ型電子部品の製造方法は、誘電体素体を用意する第１工程と、誘電体素体の各端面に導電塗膜をそれぞれ形成する第２工程と、誘電体素体１０に導電塗膜が形成された中間体Ｉを匣２Ａに載置した状態で、導電塗膜を焼付処理して端子電極を形成する第３工程とを有する。匣２Ａは、Ｘ方向に沿って延びる凹部Ｃ１とＸ方向に沿って延びる凸部Ｃ２とがＹ方向に沿って交互に並んだ凹凸面とされている載置面を有する。第２工程では、端面における端子電極の最大高さよりも側面における端子電極の最大高さが小さくなるように、導電塗膜を形成している。第３工程では、中間体Ｉ同士が重なり合わない状態で、且つ、端面の対向方向がＸ方向に沿うように中間体Ｉの向きが揃った状態で、中間体Ｉを凹部Ｃ１に収容している。【選択図】図６
2011151197.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１及び第２の端面と、前記第１及び第２の端面を連結し且つ互いに対向する第１及び第２の側面と、前記第１及び第２の端面を連結し且つ互いに対向する第３及び第４の側面とを有する略直方体形状の素体と、前記第１〜第４の側面に回り込むように前記第１の端面に設けられた第１の端子電極と、前記第１〜第４の側面に回り込むように前記第２の端面に設けられた第２の端子電極とを備えるチップ型電子部品の製造方法であって、
前記素体を用意する第１工程と、
前記第１及び第２の端面にそれぞれ導電ペーストを塗布して乾燥し、前記第１の端子電極となる第１の導電塗膜と、前記第２の端子電極となる第２の導電塗膜とをそれぞれ形成する第２工程と、
第１の方向に沿って延びる凹部と前記第１の方向に沿って延びる凸部とが前記第１の方向と直交する第２の方向に沿って交互に並んだ凹凸面とされている載置面を有する治具であって、前記凹部は二つの第１の平面が交差することによって構成されている治具に、前記素体に前記各導電塗膜が形成された中間体を載置した状態で、前記各導電塗膜を焼付処理して前記各端子電極を形成する第３工程とを有し、
前記第２工程では、前記第１の端面における前記第１の端子電極の最大高さよりも前記第１〜第４の側面における前記第１の端子電極の最大高さが小さくなると共に、前記第２の端面における前記第２の端子電極の最大高さよりも前記第１〜第４の側面における前記第２の端子電極の最大高さが小さくなるように、前記各端面にそれぞれ前記各導電塗膜を形成し、
前記第３工程では、前記中間体同士が重なり合わない状態で、且つ、前記第１及び第２の端面の対向方向が前記第１の方向に沿うように前記中間体の向きが揃った状態で、前記中間体を前記凹部に収容することを特徴とする、チップ型電子部品の製造方法。
【請求項２】
前記第３工程では、前記第１の側面における前記第１及び第２の端子電極と、前記第３の側面における前記第１及び第２の端子電極とが共に、前記凹部の前記第１の平面に接した状態で、前記中間体を前記凹部に収容することを特徴とする、請求項１に記載されたチップ型電子部品の製造方法。
【請求項３】
前記凸部は二つの第２の平面が交差することによって構成されており、
前記凹部を構成する前記第１の平面同士がなす角度θ１よりも、前記凸部を構成している前記第２の平面同士がなす角度θ２が小さくなるように設定されていることを特徴とする、請求項１又は２に記載されたチップ型電子部品の製造方法。
【請求項４】
前記凸部の頂部に、鉛直方向に沿って延びる壁部が設けられていることを特徴とする、請求項１又は２に記載されたチップ型電子部品の製造方法。
【請求項５】
前記第１の平面を前記凹部の延在方向から見たときの長さをａとし、前記第１及び第２の端面の対向方向における前記チップ型電子部品の長さをＬとし、前記第１及び第２の側面の対向方向における前記チップ型電子部品の厚さをＴとし、前記第３及び第４の側面の対向方向における前記チップ型電子部品の幅をＷとしたときに、前記長さａが下記式（１）〜（５）によって示される条件を満たすように設定されていることを特徴とする、請求項１又は２に記載されたチップ型電子部品の製造方法。
Ｔ≦ａ        ・・・（１）
Ｗ≦ａ        ・・・（２）
ａ＜１．５Ｔ  ・・・（３）
ａ＜１．５Ｗ  ・・・（４）
ａ＜０．５Ｌ  ・・・（５）
【請求項６】
前記載置面は、前記凹部及び前記凸部の延在方向において段差を有していないことを特徴とする、請求項１〜５のいずれか一項に記載されたチップ型電子部品の製造方法。
【請求項７】
前記第２工程では、前記第１〜第４の側面における前記第１の端子電極の最大高さ及び前記第１〜第４の側面における前記第２の端子電極の最大高さが、前記素体の稜部及び角部における前記各端子電極の最大高さよりも大きくなるように、前記各端面にそれぞれ前記各導電塗膜を形成することを特徴とする、請求項１〜６のいずれか一項に記載されたチップ型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品の製造方法に関する。
【背景技術】
【０００２】
従来、焼成された略直方体形状の素体を用意する工程と、素体の長手方向における一対の各端面に、例えばディッピング（漬浸法）等により導電ペーストを塗布して乾燥し、端子電極となる導電塗膜を形成する工程と、素体に導電塗膜が形成されたものを金属メッシュからなる匣に載置し、導電塗膜を素体に焼付ける工程とを有するチップ型電子部品の製造方法が知られている（例えば、下記特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３５４３７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子部品を半田フィレットによって回路基板等に実装する際に、半田フィレットが回路基板側から端子電極の高さ方向に上がってくる現象（フィレット上り）が生じることがある。このフィレット上りが生じると、電子部品の一方の端部が半田フィレットによって引っ張られることにより、電子部品の他方の端部が回路基板から離れて電子部品が起立する現象（いわゆる「チップ立ち」）が発生することがある。このチップ立ちが発生すると、電子部品と回路基板との電気的接続が図れなくなり、電子部品としての機能を失ってしまう。
【０００５】
そこで、本発明は、チップ立ちを抑制することが可能なチップ型電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るチップ型電子部品の製造方法は、互いに対向する第１及び第２の端面と、第１及び第２の端面を連結し且つ互いに対向する第１及び第２の側面と、第１及び第２の端面を連結し且つ互いに対向する第３及び第４の側面とを有する略直方体形状の素体と、第１〜第４の側面に回り込むように第１の端面に設けられた第１の端子電極と、第１〜第４の側面に回り込むように第２の端面に設けられた第２の端子電極とを備えるチップ型電子部品の製造方法であって、素体を用意する第１工程と、第１及び第２の端面にそれぞれ導電ペーストを塗布して乾燥し、第１の端子電極となる第１の導電塗膜と、第２の端子電極となる第２の導電塗膜とをそれぞれ形成する第２工程と、第１の方向に沿って延びる凹部と第１の方向に沿って延びる凸部とが第１の方向と直交する第２の方向に沿って交互に並んだ凹凸面とされている載置面を有する治具であって、凹部は二つの第１の平面が交差することによって構成されている治具に、素体に各導電塗膜が形成された中間体を載置した状態で、各導電塗膜を焼付処理して各端子電極を形成する第３工程とを有し、第２工程では、第１の端面における第１の端子電極の最大高さよりも第１〜第４の側面における第１の端子電極の最大高さが小さくなると共に、第２の端面における第２の端子電極の最大高さよりも第１〜第４の側面における第２の端子電極の最大高さが小さくなるように、各端面にそれぞれ各導電塗膜を形成し、第３工程では、中間体同士が重なり合わない状態で、且つ、第１及び第２の端面の対向方向が第１の方向に沿うように中間体の向きが揃った状態で、中間体を凹部に収容する。
【０００７】
本発明に係るチップ型電子部品の製造方法では、第１の方向に沿って延びる凹部と第１の方向に沿って延びる凸部とが第１の方向と直交する第２の方向に沿って交互に並んだ凹凸面とされている載置面を有する治具であって、凹部は二つの第１の平面が交差することによって構成されている治具に、素体に各導電塗膜が形成された中間体を載置した状態で、各導電塗膜を焼付処理して各端子電極を形成する第３工程を有している。そして、第３工程では、中間体同士が重なり合わない状態で、且つ、第１及び第２の端面の対向方向が第１の方向に沿うように中間体の向きが揃った状態で、中間体を凹部に収容している。そのため、ある凹部内における一の素体の側面における導電塗膜が、隣り合う凹部内における他の素体の側面における導電塗膜にくっついた状態で導電塗膜が焼付処理されることを抑制することができる。従って、第２工程において形成した導電塗膜の厚さを維持した状態で端子電極が形成される。ここで、第２工程では、第１の端面における第１の端子電極の最大高さよりも第１〜第４の側面における第１の端子電極の最大高さが小さくなると共に、第２の端面における第２の端子電極の最大高さよりも第１〜第４の側面における第２の端子電極の最大高さが小さくなるように、各端面にそれぞれ各導電塗膜を形成している。そのため、素体の側面において、端子電極を薄く且つ寸法精度よく形成することができる。素体の側面における端子電極が薄くなることにより、素体の稜部及び角部における端子電極も同時に薄く形成される。ところで、素体の稜部及び角部における端子電極が厚い場合には、素体の角部における端子電極のＲが大きくなってしまうので、実装の際にチップ型電子部品が回転しやすくなり、その結果、チップ立ちが発生しやすくなってしまう。しかしながら、本発明に係るチップ型電子部品の製造方法では、上記のように、素体の稜部及び角部における端子電極が薄く形成されることとなるので、チップ立ちを抑制することが可能となる。
【０００８】
また、チップ型電子部品を回路基板等に実装する際には、チップ型電子部品の素体の側面をマウンタの吸着ノズルで吸着して、回路基板等の実装位置へと搬送及び配置する。ところが、チップ型電子部品を実装位置へと配置する際、吸着ノズルによってチップ型電子部品が回路基板に押し付けられることがある。このとき、素体の側面における端子電極が厚いと、吸着ノズルによって素体の側面に非常に大きな応力が生じてしまい、チップ型電子部品に割れや欠けが発生する虞があった。しかしながら、本発明に係るチップ型電子部品の製造方法では、素体の側面における端子電極が薄く形成されているので、チップ型電子部品に加わる応力を低減することができる。その結果、チップ型電子部品の割れや欠けを防止することが可能となる。
【０００９】
また、チップ型電子部品は、チップ型電子部品の外形寸法（端子電極を含む）が所定の規格に合致するように製造される。そのため、本発明に係るチップ型電子部品の製造方法によって素体の側面における端子電極を薄く形成することで、その分、素体を大きくすることができるようになる。その結果、例えばチップ型コンデンサの場合には、素体内により多くの内部電極を配置することができるようになるので、容量を大きくすることが可能となる。
【００１０】
また、本発明に係るチップ型電子部品の製造方法では、素体の側面における端子電極を薄く形成することができるので、チップ型電子部品を低重心とすることができる。その結果、チップ型電子部品を回路基板等に実装する際に、チップ型電子部品の安定性を向上することが可能となる。
【００１１】
また、第３工程では、第１の側面における第１及び第２の端子電極と、第３の側面における第１及び第２の端子電極とが共に、凹部の第１の平面に接した状態で、中間体を凹部に収容するようにしてもよい。このようにすると、中間体の安定性を確保した状態で導電塗膜の焼付処理を行うことが可能となる。
【００１２】
また、凸部は二つの第２の平面が交差することによって構成されており、凹部を構成する第１の平面同士がなす角度θ１よりも、凸部を構成している第２の平面同士がなす角度θ２が小さくなるように設定されていてもよい。このようにすると、尖鋭な凸部が存在することにより、凸部に中間体が載ることを防止できる。その結果、中間体が確実に凹部に収容されるので、ある素体の側面における導電塗膜と、別の素体の側面における導電塗膜とがくっついた状態で導電塗膜の焼付処理が行われることがなくなる。また、もし仮に凸部に中間体が載ったとしても、中間体が非常に不安定な状態となるので、治具に対して振動を加えることにより、容易に中間体を凹部に収容することができる。
【００１３】
ここで、ある素体の側面における導電塗膜と、別の素体の側面における導電塗膜とがくっついた状態で導電塗膜の焼付処理が行われると、くっついた端子電極同士を剥がしたときに、素体が露出してしまう虞がある。しかしながら、本発明に係るチップ型電子部品の製造方法では、上記のように、ある素体の側面における導電塗膜と、別の素体の側面における導電塗膜とがくっついた状態で導電塗膜の焼付処理が行われることがないので、端子電極の剥がれに起因する不良を防止することが可能となる。
【００１４】
また、凸部の頂部に、鉛直方向に沿って延びる壁部が設けられていてもよい。このようにすると、壁部が存在することにより、凸部に中間体が載ることを防止できる。その結果、中間体が確実に凹部に収容されるので、ある素体の側面における端子電極と、別の素体の側面における端子電極とがくっついた状態で導電塗膜の焼付処理が行われることがなくなる。従って、端子電極の剥がれに起因する不良を防止することが可能となる。
【００１５】
また、第１の平面を凹部の延在方向から見たときの長さをａとし、第１及び第２の端面の対向方向におけるチップ型電子部品の長さをＬとし、第１及び第２の側面の対向方向におけるチップ型電子部品の厚さをＴとし、第３及び第４の側面の対向方向におけるチップ型電子部品の幅をＷとしたときに、長さａが下記式（１）〜（５）によって示される条件を満たすように設定されていてもよい。
Ｔ≦ａ        ・・・（１）
Ｗ≦ａ        ・・・（２）
ａ＜１．５Ｔ  ・・・（３）
ａ＜１．５Ｗ  ・・・（４）
ａ＜０．５Ｌ  ・・・（５）
式（１）及び式（２）により、厚さＴ又は幅Ｗに関して凹部の深さの下限が規定されるので、素体の側面と載置面の凹部の第１の平面とが対向した状態において、凹部内に中間体が完全に収容されることとなる。そのため、中間体を凹部内に安定して保持することができると共に、ある凹部内における一の素体の側面における導電塗膜と、隣り合う凹部内における他の素体の側面における導電塗膜とがくっつくことを確実に防止することができる。式（３）及び式（４）により、厚さＴ又は幅Ｗに関して凹部の深さの上限が規定されるので、凹部内において複数の中間体が重なり合うことを防止することができる。式（５）により、長さＬに関して凹部の深さの上限が規定されるので、第１及び第２の端面の対向方向と第１の方向（凹部の延在方向）とが交差するように中間体が凹部に載ることを防止することができる。
【００１６】
また、載置面は、凹部及び凸部の延在方向において段差を有していなくてもよい。このようにすると、導電塗膜の焼付処理の際に発生する有機バインダや溶剤の発散が阻害されないので、有機バインダや溶剤を効率よく発散することができる。
【００１７】
また、第２工程では、第１〜第４の側面における第１の端子電極の最大高さ及び第１〜第４の側面における第２の端子電極の最大高さが、素体の稜部及び角部における各端子電極の最大高さよりも大きくなるように、各端面にそれぞれ各導電塗膜を形成してもよい。このようにすると、素体の稜部及び角部における端子電極のＲがより小さくなる。そのため、チップ立ちをより一層抑制することが可能となる。
【発明の効果】
【００１８】
本発明によれば、チップ立ちを抑制することが可能なチップ型電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、チップ型コンデンサを示す斜視図である。
【図２】図２は、図１のＩＩ−ＩＩ線断面図である。
【図３】図３は、匣を示す斜視図である。
【図４】図４は、図３のＩＶ−ＩＶ線断面図である。
【図５】図５は、チップ型コンデンサの製造方法の一工程を示す図である。
【図６】図６は、図５の後続の工程を示す図である。
【図７】図７は、図６のＶＩＩ−ＶＩＩ線断面図である。
【図８】図８は、匣の他の例（第１の例）を示す斜視図である。
【図９】図９は、図８のＩＸ−ＩＸ線断面図である。
【図１０】図１０は、匣の他の例（第２の例）を示す斜視図である。
【図１１】図１１は、図１０のＸＩ−ＸＩ線断面図である。
【図１２】図１２の（ａ）は、ａ≧１．５Ｌであるときの匣を示す断面図であり、図１２の（ｂ）は、ａ＜１．５Ｌであるときの匣を示す断面図である。
【発明を実施するための形態】
【００２０】
本発明に係るチップ型電子部品の製造方法の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
【００２１】
［チップ型コンデンサの構成］
まず、図１及び図２を参照して、本発明に係る方法により製造されるチップ型電子部品の構成について説明する。なお、以下ではチップ型コンデンサ１を一例として説明するが、これに限られず、チップ型バリスタ、チップ型インダクタ、チップ型ＬＣ部品、チップ型フィルタ等の種々のチップ型電子部品に本発明を適用することができる。
【００２２】
チップ型コンデンサ（チップ型電子部品）１は、略直方体形状の誘電体素体（素体）１０と、内部電極１２Ａ，１２Ｂと、端子電極１４Ａ（第１の端子電極），１４Ｂ（第２の端子電極）とを備えている。
【００２３】
図１に示されるように、誘電体素体１０は、互いに対向する端面１０ａ（第１の端面），１０ｂ（第２の端面）と、互いに対向する側面１０ｃ（第１の側面），１０ｄ（第２の側面）と、互いに対向する側面１０ｅ（第３の側面），１０ｆ（第４の側面）とを有する。側面１０ｃ，１０ｄは、端面１０ａ，１０ｂ及び側面１０ｅ，１０ｆを連結するように延びている。側面１０ｅ，１０ｆは、端面１０ａ，１０ｂ及び側面１０ｃ，１０ｄを連結するように延びている。なお、本実施形態において、端面１０ａ，１０ｂの対向方向におけるチップ型コンデンサ１（端子電極１４Ａ，１４Ｂを含む）の長さＬを例えば１．０ｍｍ程度、側面１０ｃ，１０ｄの対向方向におけるチップ型コンデンサ１（端子電極１４Ａ，１４Ｂを含む）の厚さＴを例えば０．５ｍｍ程度、側面１０ｅ，１０ｆの対向方向におけるチップ型コンデンサ１（端子電極１４Ａ，１４Ｂを含む）の幅Ｗを例えば０．５ｍｍ程度（いわゆる、「１００５」サイズ）に、それぞれ設定することができる。
【００２４】
誘電体素体１０は、誘電特性を有する誘電体材料によって形成された誘電体層が複数積層されて構成されている。実際の誘電体素体１０では、複数の誘電体層同士の間の境界が視認できない程度に一体化されている。また、実際の誘電体素体１０は、通常、焼成後にバレル研磨されるので、誘電体素体１０の稜部は、所定の大きさの曲率を有する曲面状を呈している。
【００２５】
誘電体素体１０内には、図２に示されるように、内部電極１２Ａ，１２Ｂが誘電体層の積層方向（図２における上下方向であり、以下、単に「積層方向」と称する。）に沿ってこの順に配置されている。隣り合う内部電極１２Ａ，１２Ｂの間には、少なくとも一層の誘電体層が介在している。
【００２６】
内部電極１２Ａは、その一端が端面１０ｂから所定の間隔を有して配置されていると共に、その他端が端面１０ａに引き出されている。そのため、内部電極１２は、端子電極１４Ａと電気的に接続されており、端子電極１４Ｂとは電気的に接続されていない。
【００２７】
内部電極１２Ｂは、その一端が端面１０ａから所定の間隔を有して配置されていると共に、その他端が端面１０ｂに引き出されている。そのため、内部電極１２Ｂは、端子電極１４Ｂと電気的に接続されており、端子電極１４Ａと電気的に接続されていない。
【００２８】
内部電極１２Ａ，１２Ｂは、積層方向から見たときに、その一部同士が互いに重なり合うように誘電体素体１０内に配置されている。具体的には、内部電極１２Ａと内部電極１２Ｂとは、積層方向から見たときに、その一端側が互いに重なり合っており、その他端側が互いに重なり合っていない。従って、内部電極１２Ａ，１２Ｂが互いに重なり合う部分、及び、その重なり合う部分の間に位置する誘電体層によって、コンデンサとしての機能が発揮されることとなる。
【００２９】
図１及び図２に示されるように、端子電極１４Ａは、誘電体素体１０の端面１０ａを覆うと共にこの端面１０ａと隣り合う側面１０ｃ〜１０ｆに回り込むように形成されている。つまり、端子電極１４Ａは、端面１０ａと、側面１０ｃ〜１０ｆのうち端面１０ａ寄りの部分とに配置されている。端子電極１４Ａは、端面１０ａに端部が露出している内部電極１２Ａと物理的且つ電気的に接続される。これにより、端子電極１４Ａと内部電極１２Ａとが電気的に接続されることとなる。
【００３０】
端子電極１４Ｂは、誘電体素体１０の端面１０ｂを覆うと共にこの端面１０ｂと隣り合う側面１０ｃ〜１０ｆに回り込むように形成されている。つまり、端子電極１４Ｂは、端面１０ｂと、側面１０ｃ〜１０ｆのうち端面１０ｂ寄りの部分とに配置されている。端子電極１４Ｂは、端面１０ｂに端部が露出している内部電極１２Ｂと物理的且つ電気的に接続される。これにより、端子電極１４Ｂと内部電極１２Ｂとが電気的に接続されることとなる。
【００３１】
図２に示されるように、側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂの最大高さｈは、端面１０ａ，１０ｂにおける端子電極１４Ａ，１４Ｂの最大高さｔよりも小さくなっている。また、図２に示されるように、側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂの最大高さｈは、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂの最大高さよりも大きくなっている。なお、「稜部」とは、端面１０ａ，１０ｂ及び側面１０ｃ〜１０ｆのうち２つの側面が交差することにより稜線を構成している部分である。「角部」とは、端面１０ａ，１０ｂ及び側面１０ｃ〜１０ｆのうち３つの側面が交差することにより角を構成している部分である。
【００３２】
［匣の構成］
続いて、図３及び図４を参照して、本発明に係るチップ型電子部品の製造方法にて用いる匣（治具）２Ａの構成について説明する。
【００３３】
匣２Ａは、矩形状の枠体２０と、網部材２２とを備える。枠体２０は、後述する導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理を行う際の温度範囲で安定性のある材料であればよい。導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理を行う際の温度範囲が７００℃〜９００℃である場合には、枠体２０をＳＵＳ３０４（Ｆｅ−１８Ｃｒ−Ｎｉ）、ＭＮ（６３Ｔｉ−３０Ｃｕ）、Ｈａ（Ｎｉ−Ｃｒ−Ｍｏ）、チタン等によって構成することができる。
【００３４】
網部材２２は、金属経線と金属緯線とを織り込んだ網状体に折り曲げ加工が施されたものである。網目の大きさ及び分布密度は、後述する中間体Ｉが抜け出ることがなく、しかも、中間体Ｉを均一に且つ効率よく加熱できるように設定されている。
【００３５】
網部材２２は、中間体Ｉが載置される載置面Ｓを有している。載置面Ｓは、図３及び図４に示されるように、Ｘ方向（第１の方向）に沿って延びる凹部Ｃ１とＸ方向に沿って延びる凸部Ｃ２とがＸ方向と直交するＹ方向（第２の方向）に沿って交互に並んだ凹凸面とされている。一方、載置面Ｓは、Ｘ方向（凹部Ｃ１及び凸部Ｃ２の延在方向）において段差を有していない。すなわち、Ｘ方向に垂直な平面による載置面Ｓの断面形状は、任意の場所で同じである。
【００３６】
凹部Ｃ１は、二つの平面（第１の平面）ｓ１が交差することによって構成されている。凹部Ｃ１を構成する二つの平面ｓ１がなす角度はθ１である。
【００３７】
凸部Ｃ２は、凹部Ｃ１（平面ｓ１）の上端に設けられており、二つの平面（第２の平面）ｓ２が交差することによって構成されている。凸部Ｃ２（平面ｓ２）を構成する二つの平面ｓ２がなす角度はθ２である。
【００３８】
図３及び図４に示されるように、角度θ２は角度θ１よりも小さくなるように設定されている。そのため、凸部Ｃ２の先端は、尖鋭となっている。
【００３９】
［チップ型コンデンサの製造方法］
続いて、図５〜図７を参照して、上述の構成を有するチップ型コンデンサ１の製造方法について説明する。
【００４０】
まず、シート積層工法、印刷積層工法その他の公知の方法により、内部に内部電極１２Ａ，１２Ｂが配置された誘電体素体１０を用意する。
【００４１】
続いて、平板１００Ａの上面に電極ペースト１０２Ａを用意する（図５の（ａ）を参照）。電極ペースト１０２Ａとしては、例えば、銅、ガラス材料及び溶剤を混合したものが用いられる。
【００４２】
続いて、誘電体素体１０の端面１０ａ側の端部を、平板１００Ａの上面に保持された電極ペースト１０２Ａに浸漬する（図５の（ａ）を参照）。そして、誘電体素体１０を電極ペースト１０２Ａから引き上げ、端面１０ａ及び側面１０ｃ〜１０ｆのうち端面１０ａ寄りの部分に電極膜Ｍ１ａが形成された誘電体素体１０を得る（図５の（ｂ）を参照）。
【００４３】
続いて、平板１００Ｂの上面に電極ペースト１０２Ｂを用意する（図５の（ｃ）を参照）。平板１００Ｂ上の電極ペースト１０２Ｂは、平板１００Ａ上の電極ペースト１０２Ａよりも薄くなっている。
【００４４】
続いて、誘電体素体１０の端面１０ａ側の端部（電極膜Ｍ１ａ）を、平板１００Ｂの上面に保持された電極ペースト１０２Ｂに浸漬する（図５の（ｃ）を参照）。これにより、誘電体素体１０の端面１０ａ側の端部に付着した過剰な電極ペーストを除去する。
【００４５】
続いて、誘電体素体１０の端面１０ａ側の端部に形成された電極膜Ｍ１ａを乾燥する。乾燥方法としては、例えば、１５０℃の温風を電極膜Ｍ１ａに５分程度あてるようにする。これにより、端面１０ａ及び側面１０ｃ〜１０ｆのうち端面１０ａ寄りの部分に導電塗膜Ｍ２ａ（第１の導電塗膜）が形成された誘電体素体１０を得る（図５の（ｄ）を参照）。
【００４６】
続いて、誘電体素体１０の端面１０ｂ側の端部を、平板１００Ａの上面に保持された電極ペースト１０２Ａに浸漬する（図５の（ｅ）を参照）。そして、誘電体素体１０を電極ペースト１０２Ａから引き上げ、端面１０ｂ及び側面１０ｃ〜１０ｆのうち端面１０ｂ寄りの部分に電極膜Ｍ１ｂが形成された誘電体素体１０を得る（図５の（ｆ）を参照）。
【００４７】
続いて、誘電体素体１０の端面１０ｂ側の端部（電極膜Ｍ１ｂ）を、平板１００Ｂの上面に保持された電極ペースト１０２Ｂに浸漬する（図５の（ｇ）を参照）。これにより、誘電体素体１０の端面１０ｂ側の端部に付着した過剰な電極ペーストを除去する。
【００４８】
続いて、誘電体素体１０の端面１０ｂ側の端部に形成された電極膜Ｍ１ｂを乾燥する。乾燥方法としては、例えば、１５０℃の温風を電極膜Ｍ１ｂに５分程度あてるようにする。これにより、端面１０ｂ及び側面１０ｃ〜１０ｆのうち端面１０ｂ寄りの部分に導電塗膜Ｍ２ｂ（第２の導電塗膜）が形成された誘電体素体１０を得る（図５の（ｄ）を参照）。
【００４９】
こうして、誘電体素体１０の端面１０ａに導電塗膜Ｍ２ａが形成され、誘電体素体１０の端面１０ｂに導電塗膜Ｍ２ｂが形成された中間体Ｉが得られる。なお、以上の工程では、完成後のチップ型コンデンサ１において、側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂの最大高さｈが、端面１０ａ，１０ｂにおける端子電極１４Ａ，１４Ｂの最大高さｔよりも小さくなると共に、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂの最大高さよりも大きくなるように、導電塗膜Ｍ２ａ，Ｍ２ｂを形成している。
【００５０】
続いて、多数の中間体Ｉを匣２Ａの載置面Ｓ上にばら積みし、匣２Ａに対して、ＸＹ平面内においてランダムな方向に振動を加える。ここで、端面１０ａ，１０ｂ（端子電極１４Ａ，１４Ｂ）の対向方向が凹部Ｃ１の延在方向（Ｘ方向）に沿うように中間体Ｉが凹部Ｃ１内に収容された状態において、中間体Ｉの最上端が凸部Ｃ２の最上端よりも高くなるように、凹部Ｃ１の延在方向（Ｘ方向）から見たときの平面ｓ１の長さａ及び二つの平面ｓ２からなる凸部Ｃ２の高さｂが規定されている（図７を参照）。そのため、図６及び図７に示されるように、載置面Ｓ上にばら積みされた全ての中間体Ｉは、互いに重なり合うことなく、端面１０ａ，１０ｂ（端子電極１４Ａ，１４Ｂ）の対向方向が凹部Ｃ１の延在方向（Ｘ方向）に沿うように中間体Ｉの向きが揃った状態で、中間体Ｉが凹部Ｃ１内に収容されることとなる。このとき、側面１０ｃ〜１０ｆのうち隣り合う側面における端子電極１４Ａ，１４Ｂは、共に凹部Ｃ１の平面ｓ１に接した状態となっている。
【００５１】
続いて、匣２Ａの載置面Ｓに中間体Ｉを載置した状態で、導電塗膜Ｍ２ａ，Ｍ２ｂを所定温度（例えば６００℃〜９００℃程度）にて所定時間（例えば１０分〜３０分程度）焼付ける。これにより、端子電極１４Ａ，１４Ｂが形成され、チップ型コンデンサ１が完成する。
【００５２】
以上のような本実施形態においては、Ｘ方向に沿って延びる凹部Ｃ１とＸ方向に沿って延びる凸部Ｃ２とがＹ方向に沿って交互に並んだ凹凸面とされている載置面を有する匣２Ａであって、凹部Ｃ１は二つの平面ｓ１が交差することによって構成されている匣２Ａに、誘電体素体１０に各導電塗膜Ｍ２ａ，Ｍ２ｂが形成された中間体Ｉを載置した状態で、各導電塗膜Ｍ２ａ，Ｍ２ｂを焼付処理して各端子電極１４Ａ，１４Ｂを形成する工程を有している。そして、当該工程では、中間体Ｉ同士が重なり合わない状態で、且つ、端面１０ａ，１０ｂの対向方向がＸ方向に沿うように中間体Ｉの向きが揃った状態で、中間体Ｉを凹部Ｃ１に収容している。そのため、ある凹部Ｃ１内における一の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂが、隣り合う凹部Ｃ１内における他の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂにくっついた状態で導電塗膜Ｍ２ａ，Ｍ２ｂが焼付処理されることを抑制することができる。従って、当該工程の前の工程において形成した導電塗膜Ｍ２ａ，Ｍ２ｂの厚さを維持した状態で端子電極１４Ａ，１４Ｂが形成される。ここで、当該前の工程では、端面１０ａ，１０ｂにおける端子電極１４Ａ，１４Ｂの最大高さｔよりも側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂの最大高さｈが小さくなるように、各端面１０ａ，１０ｂにそれぞれ各導電塗膜Ｍ２ａ，Ｍ２ｂを形成している。そのため、誘電体素体１０の側面１０ｃ〜１０ｆにおいて、端子電極１４Ａ，１４Ｂを薄く且つ寸法精度よく形成することができる。誘電体素体１０の側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂが薄くなることにより、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂも同時に薄く形成される。ところで、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂが厚い場合には、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４ＢのＲが大きくなってしまうので、実装の際にチップ型電子部品１が回転しやすくなり、その結果、チップ立ちが発生しやすくなってしまう。しかしながら、本実施形態においては、上記のように、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂが薄く形成されることとなるので、チップ立ちを抑制することが可能となる。
【００５３】
また、チップ型コンデンサ１を回路基板等に実装する際には、チップ型コンデンサ１の誘電体素体１０の側面１０ｃ〜１０ｆをマウンタの吸着ノズルで吸着して、回路基板等の実装位置へと搬送及び配置する。ところが、チップ型コンデンサ１を実装位置へと配置する際、吸着ノズルによってチップ型コンデンサ１が回路基板に押し付けられることがある。このとき、誘電体素体１０の側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂが厚いと、吸着ノズルによって誘電体素体１０の側面１０ｃ〜１０ｆに非常に大きな応力が生じてしまい、チップ型コンデンサ１に割れや欠けが発生する虞があった。しかしながら、本実施形態においては、誘電体素体１０の側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂが薄く形成されているので、チップ型コンデンサ１に加わる応力を低減することができる。その結果、チップ型コンデンサ１の割れや欠けを防止することが可能となる。
【００５４】
また、チップ型コンデンサ１は、チップ型コンデンサ１の外形寸法（端子電極を含む）が所定の規格に合致するように製造される。そのため、本実施形態の製造方法によって誘電体素体１０の側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂを薄く形成することで、その分、誘電体素体１０を大きくすることができるようになる。その結果、誘電体素体１０内により多くの内部電極１２Ａ，１２Ｂを配置することができるようになるので、チップ型コンデンサ１の容量を大きくすることが可能となる。
【００５５】
また、本実施形態においては、誘電体素体１０の側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂを薄く形成することができるので、チップ型コンデンサ１を低重心とすることができる。その結果、チップ型コンデンサ１を回路基板等に実装する際に、チップ型コンデンサ１の安定性を向上することが可能となる。
【００５６】
また、本実施形態においては、中間体Ｉが凹部Ｃ１に収容されたときに、側面１０ｃ〜１０ｄのうち隣り合う側面における端子電極１４Ａ，１４Ｂが、共に凹部Ｃ１の平面ｓ１に接した状態となっている。そのため、中間体Ｉの安定性を確保した状態で導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理を行うことが可能となる。
【００５７】
また、本実施形態においては、凹部Ｃ１を構成する平面ｓ１同士がなす角度θ１よりも、凸部Ｃ２を構成している平面ｓ２がなす角度θ２が小さくなるように設定されている。そのため、尖鋭な凸部Ｃ２が存在することにより、凸部Ｃ２に中間体Ｉが載ることを防止できる。その結果、中間体Ｉが確実に凹部Ｃ１に収容されるので、ある誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂと、別の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂとがくっついた状態で導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理が行われることがなくなる。また、もし仮に凸部Ｃ２に中間体Ｉが載ったとしても、中間体Ｉが非常に不安定な状態となるので、匣２Ａに対して振動を加えることにより、容易に中間体Ｉを凹部Ｃ１に収容することができる。
【００５８】
ここで、ある誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂと、別の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂとがくっついた状態で導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理が行われると、くっついた端子電極１４Ａ，１４Ｂ同士を剥がしたときに、誘電体素体１０が露出してしまう虞がある。しかしながら、本実施形態においては、上記のように、ある誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂと、別の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂとがくっついた状態で導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理が行われることがないので、端子電極１４Ａ，１４Ｂの剥がれに起因する不良を防止することが可能となる。
【００５９】
また、本実施形態においては、載置面Ｓが、凹部Ｃ１及び凸部Ｃ２の延在方向において段差を有していない。そのため、導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理の際に発生する有機バインダや溶剤の発散が阻害されないので、有機バインダや溶剤を効率よく発散することができる。
【００６０】
また、本実施形態においては、側面１０ｃ〜１０ｆにおける端子電極１４Ａ，１４Ｂの最大高さｈが、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４Ｂの最大高さよりも大きくなるように、端面１０ａ，１０ｂにそれぞれ導電塗膜Ｍ２ａ，Ｍ２ｂを形成している。そのため、誘電体素体１０の稜部及び角部における端子電極１４Ａ，１４ＢのＲがより小さくなる。そのため、チップ立ちをより一層抑制することが可能となる。
【００６１】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、中間体Ｉを凹部Ｃ１に収容する際に、中間体Ｉ同士が重なり合わない状態で、且つ、端面１０ａ，１０ｂの対向方向がＸ方向に沿うように中間体Ｉの向きが揃った状態とすることができれば、匣２Ａと構成の異なる匣を用いてもよい。具体的には、図８及び図９に示される匣２Ｂや、図１０及び図１１に示される匣２Ｃを用いることができる。
【００６２】
匣２Ｂは、図８及び図９に示されるように、矩形状の枠体２０と、網部材２２とを備える。網部材２２は、中間体Ｉが載置される載置面Ｓを有している。載置面Ｓは、図８及び図９に示されるように、Ｘ方向（第１の方向）に沿って延びる凹部Ｃ１とＸ方向に沿って延びる凸部Ｃ２とがＸ方向と直交するＹ方向（第２の方向）に沿って交互に並んだ凹凸面とされている。
【００６３】
凹部Ｃ１は、二つの平面（第１の平面）ｓ１が交差することによって構成されている。凹部Ｃ１を構成する二つの平面ｓ１がなす角度はθ１である。
【００６４】
凸部Ｃ２も、凹部Ｃ１と同じく、二つの平面ｓ１が交差することによって構成されている。二つの平面ｓ１が交差している稜部には、鉛直方向に沿って延びる平坦な壁部２４が設けられている。壁部２４は、網部材２２と同じく網状体によって構成されていてもよく、平板によって構成されていてもよい。
【００６５】
ここで、端面１０ａ，１０ｂ（端子電極１４Ａ，１４Ｂ）の対向方向が凹部Ｃ１の延在方向（Ｘ方向）に沿うように中間体Ｉが凹部Ｃ１内に収容された状態において、中間体Ｉの最上端が凸部Ｃ２の最上端よりも高くなるように、凹部Ｃ１の延在方向（Ｘ方向）から見たときの平面ｓ１の長さａ及び壁部２４の高さｂが規定されている（図９を参照）。そのため、匣２Ｂにおいても匣２Ａと同じく、載置面Ｓ上にばら積みされた全ての中間体Ｉは、互いに重なり合うことなく、端面１０ａ，１０ｂ（端子電極１４Ａ，１４Ｂ）の対向方向が凹部Ｃ１の延在方向（Ｘ方向）に沿うように中間体Ｉの向きが揃った状態で、中間体Ｉが凹部Ｃ１内に収容されることとなる。
【００６６】
匣２Ｃは、図１０及び図１１に示されるように、矩形状の枠体２０と、網部材２２とを備える。網部材２２は、中間体Ｉが載置される載置面Ｓを有している。載置面Ｓは、図１０及び図１１に示されるように、Ｘ方向（第１の方向）に沿って延びる凹部Ｃ１とＸ方向に沿って延びる凸部Ｃ２とがＸ方向と直交するＹ方向（第２の方向）に沿って交互に並んだ凹凸面とされている。
【００６７】
凹部Ｃ１は、二つの平面（第１の平面）ｓ１が交差することによって構成されている。凹部Ｃ１を構成する二つの平面ｓ１がなす角度はθ１である。凸部Ｃ２も、凹部Ｃ１と同じく、二つの平面ｓ１が交差することによって構成されている。
【００６８】
ここで、凹部Ｃ１の延在方向（Ｘ方向）から見たときの平面ｓ１の長さａは、チップ型コンデンサ１の厚さＴ、幅Ｗ及び長さＬに関して、下記式（１）〜（５）によって示される条件を満たしている。
Ｔ≦ａ        ・・・（１）
Ｗ≦ａ        ・・・（２）
ａ＜１．５Ｔ  ・・・（３）
ａ＜１．５Ｗ  ・・・（４）
ａ＜０．５Ｌ  ・・・（５）
【００６９】
式（１）及び式（２）により、チップ型コンデンサ１の厚さＴ又は幅Ｗに関して凹部の深さの下限が規定されるので、側面１０ｃ〜１０ｆのうち隣り合う側面と凹部Ｃ１の平面ｓ１とが対向した状態において、凹部Ｃ１内に中間体Ｉが完全に収容されることとなる。そのため、中間体Ｉを凹部Ｃ１内に安定して保持することができると共に、ある凹部Ｃ１内における一の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂと、隣り合う凹部Ｃ１内における他の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂとがくっつくことを確実に防止することができる。一方、式（１）及び式（２）によって示される条件が満たされない場合には、中間体Ｉに対して凹部Ｃ１が小さくなってしまうため、中間体Ｉを凹部Ｃ１に安定して保持することができない虞がある。
【００７０】
式（３）及び式（４）により、チップ型コンデンサ１の厚さＴ又は幅Ｗに関して凹部Ｃ１の深さの上限が規定されるので、凹部Ｃ１内において複数の中間体Ｉが重なり合うことを防止することができる。一方、式（３）及び式（４）によって示される条件が満たされない場合には、中間体Ｉに対して凹部Ｃ１が大きくなりすぎてしまうため、凹部Ｃ１内に複数の中間体Ｉが重なり合って保持されてしまう虞がある。
【００７１】
式（５）により、長さＬに関して凹部の深さの上限が規定される。式（５）によって示される条件が満たされない場合には、端面１０ａ，１０ｂの対向方向とＸ方向（凹部Ｃ１の延在方向）とが交差するように中間体Ｉが凹部Ｃ１に載ったときに、中間体Ｉが凹部Ｃ１内において安定して保持されてしまうこととなる（図１２の（ａ）を参照）。そのため、ある誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂと、別の誘電体素体１０の側面１０ｃ〜１０ｆにおける導電塗膜Ｍ２ａ，Ｍ２ｂとがくっついた状態で導電塗膜Ｍ２ａ，Ｍ２ｂの焼付処理が行われてしまう虞がある。一方、式（５）によって示される条件が満たされている場合には、端面１０ａ，１０ｂの対向方向とＸ方向（凹部Ｃ１の延在方向）とが交差するように中間体Ｉが凹部Ｃ１に載ったときに、中間体Ｉが凹部Ｃ１内において不安定となるので（図１２の（ｂ）を参照）。そのため、匣２Ｃに対して与えられる振動と相俟って、端面１０ａ，１０ｂ（端子電極１４Ａ，１４Ｂ）の対向方向が凹部Ｃ１の延在方向（Ｘ方向）に沿うように中間体Ｉの向きが揃った状態で、中間体Ｉが凹部Ｃ１内に収容されることとなる。
【００７２】
なお、匣２Ｃの載置面Ｓに載置されるものは中間体Ｉであるのに対し、式（１）〜式（５）においては、平面ｓ１の長さａと、チップ型コンデンサ１の厚さＴ、幅Ｗ及び長さＬとの関係を規定している。これは、導電塗膜Ｍ２ａ，Ｍ２ｂが焼き付けされて端子電極１４Ａ，１４Ｂとなる過程において導電塗膜Ｍ２ａ，Ｍ２ｂが若干縮むものの、その収縮量はごく僅かであるので、完成後のチップ型コンデンサ１のサイズを用いて平面ｓ１の長さａを規定しても問題ないためである。
【００７３】
また、本実施形態では、網部材２２を用いたが、載置面Ｓを有していれば網以外で構成された他の支持部材（例えば、平板を折り曲げ加工した板部材）を用いてもよい。この場合、枠体２０と同じ材料によって当該支持部材を構成することができる。
【符号の説明】
【００７４】
１…チップ型コンデンサ（チップ型電子部品）、１０…誘電体素体（素体）、１０ａ…端面（第１の端面）、１０ｂ…端面（第２の端面）、１０ｃ…側面（第１の側面）、１０ｄ…側面（第２の側面）、１０ｅ…側面（第３の側面）、１０ｆ…側面（第４の側面）、１４Ａ…端子電極（第１の端子電極）、１４Ｂ…端子電極（第２の端子電極）、Ｍ２ａ…導電塗膜（第１の導電塗膜）、Ｍ２ｂ…導電塗膜（第２の導電塗膜）、Ｌ…チップ型コンデンサの長さ、Ｔ…チップ型コンデンサの厚さ、Ｗ…チップ型コンデンサの幅、２…匣（治具）、Ｃ１…凹部、Ｃ２…凸部、ｈ…側面１０ｃ〜１０ｆにおける端子電極の最大高さ、ｔ…端面１０ａ，１０ｂにおける端子電極の最大高さ、Ｓ…載置面、ｓ１…平面（第１の平面）、ｓ２…平面（第２の平面）、ｔ…最大高さ。
【図１】
2011151197.tif 000003
【図２】
2011151197.tif 000004
【図３】
2011151197.tif 000005
【図４】
2011151197.tif 000006
【図５】
2011151197.tif 000007
【図６】
2011151197.tif 000008
【図７】
2011151197.tif 000009
【図８】
2011151197.tif 000010
【図９】
2011151197.tif 000011
【図１０】
2011151197.tif 000012
【図１１】
2011151197.tif 000013
【図１２】
2011151197.tif 000014