(57)【要約】【課題】高速度撮像を行なう際に、高いＳ／Ｎ比で画像信号を得る。【解決手段】信号電荷は、ＣＣＤメモリ３０における入力転送段３１に入力する。最終転送段３２は入力転送段３１に接続して形成され、最終転送段３２から入力転送段３１への転送も可能となっている。蓄積モードにおいては、読み出しゲート４２及びドレインゲート４０をオンせずにＣＣＤメモリ３０における次の転送動作を行う。蓄積された各信号電荷は１段ずつ転送され、最初の撮像タイミングで得られた信号電荷は、そのまま入力転送段３１に再び転送される。この状態で、次の撮像タイミングで光電変換部２０で新たに得られた信号電荷を、入力ゲート２１を介して入力転送段３１に注入する。この動作により、入力転送段３１中に蓄積されていた信号電荷に、新たな撮像タイミングで得られた信号電荷が加わるため、入力転送段３１にはこの２つの信号電荷が積算された積分信号電荷が蓄積される。【選択図】図１
2011151797.tif 000002
【特許請求の範囲】
【請求項１】
画素が２次元に配列された構成を具備し、撮像動作を行い、画像信号を出力する撮像素子であって、
前記画素は、
光を信号電荷として出力する光電変換部と、
一連の撮像動作における複数の異なる撮像タイミングで前記光電変換部から出力された複数の信号電荷を蓄積する複数の画像信号記録要素と、を具備し、
再度の撮像動作によって、前記複数の画像信号記録要素は、再度の撮像動作における複数の異なる撮像タイミングで前記光電変換部から出力された複数の信号電荷を、各画像信号記録要素に蓄積されていた信号電荷にそれぞれ加算して得られた複数の積分信号電荷をそれぞれ蓄積し、
前記複数の積分信号電荷に基づく画像信号を出力することを特徴とする撮像素子。
【請求項２】
前記複数の画像信号記録要素は、複数の転送段で構成されるＣＣＤメモリであり、
当該ＣＣＤメモリは、
前記信号電荷が注入される入力転送段と、前記ＣＣＤメモリにおける転送方向の最終段となる最終転送段とが隣接し、前記最終転送段から前記入力転送段への転送動作が可能とされた構成を具備することを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記ＣＣＤメモリは、
複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備することを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記ＣＣＤメモリにおける各転送段におけるチャンネルは、
酸化膜を介して前記チャンネル上に形成された転送電極に予め設定された電圧が印加された際に電位井戸を前記チャンネル中に形成するように設定された不純物濃度をもつ第１の不純物領域と、前記電圧が印加された際に前記第１の不純物領域よりも深い前記電位井戸を形成する第２の不純物領域と、を具備し、
隣接する２本のラインのうちの一方のライン中の転送段において前記第１の不純物領域から前記第２の不純物領域に向かう方向と、前記２本のラインのうちの他方のラインにおける前記第１の不純物領域から前記第２の不純物領域に向かう方向とは逆向きであり、
前記一方のラインと前記他方のラインのうち転送方向の上流側にある上流側ラインの転送方向の末端にある転送段と、前記一方のラインと前記他方のラインのうち転送方向の下流側にある下流側ラインの転送方向の始点にある転送段とが、
前記上流側ライン側に前記第１の不純物領域、前記下流側ライン側に前記第２の不純物領域をもつように構成された転送段で接続されたことを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記ＣＣＤメモリは、４相駆動ＣＣＤ又は３相駆動ＣＣＤであり、
隣接する２本のラインのうちの一方のラインにおいて用いられる連続した２つの転送電極と、前記２本のラインのうちの他方のラインにおいて前記２つの転送電極と隣接し連続する２つの転送電極において、
前記一方のラインにおける２つの転送電極と前記他方のラインにおける２つの転送電極のうち、双方のラインにおける転送方向上流側にある転送電極同士、及び双方のラインにおける転送方向下流側にある転送電極同士を接続する２本の配線が用いられ、
前記２本の配線が前記２本のライン間で交差する構成を具備することを特徴とする請求項３に記載の撮像素子。
【請求項６】
前記ＣＣＤメモリには、
隣接したライン同士で転送方向が逆向きとなる３本以上のラインが含まれ、
前記３本以上のライン中における隣接するライン間に前記２本の配線が形成されることにより、前記３本以上のライン中の各ラインにおける転送電極が電気的に共通とされた構成を具備することを特徴とする請求項５に記載の撮像素子。
【請求項７】
前記ＣＣＤメモリの転送動作において、
前記最終転送段から前記入力転送段への信号電荷の転送を行わない上書きモードと、
前記最終転送段から前記入力転送段への転送動作を行った後で、前記光電変換部から出力された信号電荷を前記入力転送段に注入する動作を行う蓄積モードと、
の２種類の動作モードをもつことを特徴とする請求項２から請求項６までのいずれか１項に記載の撮像素子。
【請求項８】
前記ＣＣＤメモリ中の一つの転送段には、所定の量を超えた信号電荷を前記ＣＣＤメモリの外に排出するゲートが接続されたことを特徴とする請求項２から請求項７までのいずれか１項に記載の撮像素子。
【請求項９】
請求項１から請求項８までのいずれか１項に記載の撮像素子を用いて画像信号を得ることを特徴とする撮像装置。
【請求項１０】
複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備するＣＣＤが用いられる半導体装置であって、
前記ＣＣＤにおけるチャンネルは、酸化膜を介して前記チャンネル上に形成された転送電極に予め設定された電圧が印加された際に電位井戸を前記チャンネル中に形成するように設定された不純物濃度をもつ第１の不純物領域と、前記電圧が印加された際に前記第１の不純物領域よりも深い前記電位井戸を形成する第２の不純物領域と、を具備し、
隣接する２本のラインのうちの一方のライン中の転送段において前記第１の不純物領域から前記第２の不純物領域に向かう方向と、前記２本のラインのうちの他方のラインにおける前記第１の不純物領域から前記第２の不純物領域に向かう方向とは逆向きであり、
前記一方のラインと前記他方のラインのうち転送方向の上流側にある上流側ラインの転送方向の末端にある転送段と、前記一方のラインと前記他方のラインのうち転送方向の下流側にある下流側ラインの転送方向の始点にある転送段とが、
前記上流側ライン側に前記第１の不純物領域、前記下流側ライン側に前記第２の不純物領域をもつように構成された転送段で接続された、
ことを特徴とする半導体装置。
【請求項１１】
複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備するＣＣＤが用いられる半導体装置であって、
前記ＣＣＤは、４相駆動ＣＣＤ又は３相駆動ＣＣＤであり、
隣接する２本のラインのうちの一方のラインにおいて用いられる連続した２つの転送電極と、前記２本のラインのうちの他方のラインにおいて前記２つの転送電極と隣接し連続する２つの転送電極において、
前記一方のラインにおける２つの転送電極と前記他方のラインにおける２つの転送電極のうち、双方のラインにおける転送方向上流側にある転送電極同士、及び双方のラインにおける転送方向下流側にある転送電極同士を接続する２本の配線が用いられ、
前記２本の配線が前記２本のライン間で交差する構成を具備する、
ことを特徴とする半導体装置。
【請求項１２】
画素が２次元配列され、各画素で光を信号電荷に変換し、１回の撮像で得られた信号電荷を記憶する画像信号記録要素を各画素毎に複数具備させた構成の撮像素子を用い、複数の撮像タイミングで得られた複数の信号電荷を各画素毎に記憶し、前記複数の信号電荷に基づいた画像信号を順次出力する撮像方法であって、
前記複数の画像信号記録要素がリセットされた状態から、各画素毎の前記画像信号記録要素の数だけ撮像動作を行い、各撮像動作で得られた信号電荷を各画像信号記録要素に注入して蓄積する上書きステップと、
前記上書きステップ後に、各画素毎の前記画像信号記録要素の数だけ撮像動作を再度行い、各撮像動作で得られた信号電荷を各画像信号記録要素に注入して各画像信号記録要素に蓄積されていた電荷に加算した積分信号電荷を、各画像信号記録要素に新たに蓄積する蓄積ステップと、
前記各画像信号記録要素から、蓄積された各積分信号電荷を読み出し、該積分信号電荷に基づいた画像信号を出力する読み出しステップと、
を具備することを特徴とする撮像方法。
【請求項１３】
前記上書きステップと前記読み出しステップとの間に、複数回の前記蓄積ステップを実行し、
前記上書きステップにおける複数の撮像動作の各撮像タイミングを基準として、前記複数の蓄積ステップにおける複数の撮像動作を周期的に行うことを特徴とする請求項１２に記載の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元画像を得るための撮像素子及び撮像方法、撮像装置に関する。また、ＣＣＤ（電荷結合素子）を具備する半導体装置に関する。
【背景技術】
【０００２】
結像光学系によって結像された光による２次元画像を電気信号に変換して出力する撮像素子として、半導体を用いたＣＣＤイメージセンサやＣＭＯＳイメージセンサが知られており、広い範囲で使用されている。ＣＣＤイメージセンサにおいては、多数の画素で得られた画像信号を、ＣＣＤ（電荷結合素子）を用いて順次転送することにより外部に読み出す。ＣＭＯＳイメージセンサにおいては、ＣＭＯＳスイッチによって画素を順次走査して画像信号を外部に読み出す。これらは、通常用いられる動画用に、例えば３０コマ／秒程度のフレームレートで動作する場合が大半である。一方、極めて持続時間の短い現象を撮像する超高速度撮影においては、例えば１００万コマ／秒程度のフレームレートが要求される場合もある。ところが、ＣＣＤやＣＭＯＳスイッチによって多数の画素からの画像信号を外部へ読み出すためには、ある程度の時間を要するために、これらの撮像素子にこうした高速動作をさせることは困難である。このため、これらの撮像素子自身の構成を工夫し、こうした超高速撮影ができる技術が知られている。
【０００３】
ＣＣＤイメージセンサにおいて採用されているこのような方式として、並列・部分読み出し方式と呼ばれる方式がある。この方式においては、読み出し経路を多数設け、かつ高速読み出し時には使用する画素を間引きすることによって、画像信号を読み出す時間を短縮することによって高速度撮像を行う。この方式においては、３０万程度の画素数で１万フレーム／秒程度の撮像ができるものが市販されている。
【０００４】
他の方式として、画素周辺記録型と呼ばれる方式がある。この方式においては、個々の画素における光電変換部の周辺に、この画素に対応させて多数の画像信号記録要素を形成する。画像信号記録要素は、この光電変換部で得られた画像信号を一時的に記憶する。ここで、１回の極めて短い積分時間によって一つの光電変換部で得られた画像信号を、画像信号記録要素の一つに記憶させることができる。このため、１つの短い積分時間毎に得られた画像信号を順次異なる画像信号記録要素に記憶させることができる。その後、多数コマの撮像が終了したら（一つの画素における全ての画像信号記録要素が画像信号を記憶した後）、この画像信号を外部に読み出すことができる。この読み出しに時間を要しても、画像信号記録要素が各々の画像信号を記憶しておけば、この画像信号を適正に読み出すことができる。また、積分時間が短いために画像信号強度は低くなるが、光電変換部（フォトダイオード）の面積を大きくとることにより、画像信号強度を保つことができる。この方式によれば、１００万フレーム／秒程度の高速度撮像をすることも可能である。
【０００５】
画像信号の転送にも用いられているＣＣＤを用い、ＣＣＤの各転送段をこの画像信号記録要素として用いることが可能である。すなわち、この場合には、ＣＣＤをメモリ（ＣＣＤメモリ）として用いる。図９は、この撮像素子４００の構成を示す図である。この図では、２×２画素の場合が示されており、各画素には、光電変換部４０１の他に、８つの転送段からなるＣＣＤメモリ４０２が形成されている。ＣＣＤメモリ４０２において、光電変換部４０１で発生した信号電荷を、図中に示された矢印の方向に順次転送する構成とすれば、このＣＣＤメモリ４０２は、８つの信号電荷を一時的に記憶することができる。全ての転送段に信号電荷が蓄積された後で、初めの信号電荷から垂直ＣＣＤ４０３で順次読み出される。その後、この信号電荷は、垂直ＣＣＤ４０３で下向きに水平ＣＣＤ４０４まで転送され、水平ＣＣＤ４０４では左側に転送された後に、出力部４０５で電気信号に変換されて出力される。図９の場合、各画素毎に８つの画像信号記録要素をもつ。
【０００６】
この場合には、画像信号記録要素の数を確保するために、ＣＣＤメモリ４０２を蛇行させて一つの画素内に収納する。ＣＣＤメモリ４０２は垂直ＣＣＤ４０３、水平ＣＣＤ４０４と同様に製造できる。ただし、ＣＣＤを蛇行させる場合には、その転送方向が変わる点における電極構造を複雑にする必要がある。
【０００７】
この点を改善し、ＣＣＤを蛇行させない方式で画像信号記録要素の数を確保した構成が非特許文献１に記載されている。図１０は、この撮像素子５００の構成を示す図である。この構成によれば、光電変換部５０１で得られた信号電荷は、入力ゲート５０２を介して水平ＣＣＤ５０３に順次転送され、水平ＣＣＤ５０３中を右方向に転送される。水平ＣＣＤ５０３の各転送段には、垂直ＣＣＤ５０４が接続されている。水平ＣＣＤ５０３における５つの転送段全てに信号電荷が蓄積された後で、これらの信号電荷は、一斉に各垂直ＣＣＤ５０４に転送される。この動作を繰り返すことにより、水平ＣＣＤ５０３と垂直ＣＣＤ５０４がＣＣＤメモリとして機能する。図１０の例の場合、各画素における画像信号記録要素の数は、５つの転送段をもつ水平ＣＣＤ５０３と、各々が５つの転送段をもつ５本の垂直ＣＣＤ５０４により、計３０個となる。なお、各信号電荷は、垂直ＣＣＤ５０４中で図中の下側において図示された範囲外まで転送されることにより、読み出される。
【０００８】
この場合には、画像信号記録要素が水平ＣＣＤ５０３と垂直ＣＣＤ５０４だけで構成されるので、その構成が前記の例と比べて単純となる。
【０００９】
また、非特許文献２には、非特許文献１における水平ＣＣＤ、垂直ＣＣＤの代わりに、垂直方向からわずかに傾斜させた方向に延びる形態のＣＣＤメモリを用い、これを垂直ＣＣＤと接続させた構成の撮像素子が記載されている。図１１は、この撮像素子６００の構成を示す図である。ここでは、この撮像素子６００における３×３個の画素の構成が示されている。光電変換部６０１には、垂直方向からわずかに傾斜したＣＣＤメモリ６０２が接続されている。ＣＣＤメモリ６０２は、この方向に直線的に延び、この光電変換部６０１が属する画素よりも下側で垂直ＣＣＤ６０３に接続される。光電変換部６０１で得られた信号電荷は、ＣＣＤメモリ６０２中を下側に転送され、垂直ＣＣＤ６０３、水平ＣＣＤ６０４を介し、出力部６０５で電気信号に変換されて読み出される。垂直ＣＣＤ６０３、水平ＣＣＤ６０４の動作は、図９の場合と同様である。
【００１０】
この場合、ＣＣＤメモリ６０２を直線的に長くとることが可能であるため、その画像信号記録要素の数（転送段の数）を多くとることが可能である。また、この構成は、直線的なＣＣＤのみを用いて構成されるため、構造が単純であり、その製造も容易である。この撮像素子６００を用いて、画素数が３０万、１００万コマ／秒の画像を連続１４４枚撮像することができる。
【００１１】
こうした構造をもつ画素周辺記録型の撮像素子を用いて、高速度撮像用の撮像装置を得ることができる。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Ｆ．Ｗ．Ｋｏｓｏｎｏｃｋｙ等、「３６０×３６０−Ｅｌｅｍｅｎｔ  Ｖｅｒｙ  Ｈｉｇｈ  Ｆｒａｍｅ  Ｒａｔｅ  Ｂｕｒｓｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ」、ＩＳＳＣＣ１９９６、Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、Ｐ１８２（１９９６年）
【非特許文献２】Ｇ．Ｅｔｏｈ等、「Ａ  ＣＣＤ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ｏｆ  １Ｍ  ｆｒａｍｅｓ／ｓ  ｆｏｒ  Ｃｏｎｔｉｎｕｏｕｓ  Ｉｍａｇｅ  Ｃａｐｔｕｒｉｎｇ  ｏｆ  １０３  Ｆｒａｍｅｓ」、ＩＳＳＣＣ２００２、Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、Ｐ４６（２００２年）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
例えば、加速器を用いた実験等においては、中性子等の粒子の衝突で生じた現象を観測することがある。この場合、粒子自身を観測するのではなく、粒子が蛍光物質（シンチレータ）に入射した際に生ずる持続時間の短い発光を高速度撮像することが必要である。この場合には、受光する光信号が微弱であるため、高速度撮像を行って積分時間を短くした場合には、高強度あるいは充分なＳ／Ｎ比で画像信号が得られず、良好な画像を得ることが困難である。
【００１４】
従って、高速度撮像を行なう際に、高いＳ／Ｎ比で画像信号を得ることは困難であった。
【００１５】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の撮像素子は、画素が２次元に配列された構成を具備し、撮像動作を行い、画像信号を出力する撮像素子であって、前記画素は、光を信号電荷として出力する光電変換部と、一連の撮像動作における複数の異なる撮像タイミングで前記光電変換部から出力された複数の信号電荷を蓄積する複数の画像信号記録要素と、を具備し、再度の撮像動作によって、前記複数の画像信号記録要素は、再度の撮像動作における複数の異なる撮像タイミングで前記光電変換部から出力された複数の信号電荷を、各画像信号記録要素に蓄積されていた信号電荷にそれぞれ加算して得られた複数の積分信号電荷をそれぞれ蓄積し、前記複数の積分信号電荷に基づく画像信号を出力することを特徴とする。
本発明の撮像素子において、前記複数の画像信号記録要素は、複数の転送段で構成されるＣＣＤメモリであり、当該ＣＣＤメモリは、前記信号電荷が注入される入力転送段と、前記ＣＣＤメモリにおける転送方向の最終段となる最終転送段とが隣接し、前記最終転送段から前記入力転送段への転送動作が可能とされた構成を具備することを特徴とする。
本発明の撮像素子において、前記ＣＣＤメモリは、複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備することを特徴とする。
本発明の撮像素子において、前記ＣＣＤメモリにおける各転送段におけるチャンネルは、酸化膜を介して前記チャンネル上に形成された転送電極に予め設定された電圧が印加された際に電位井戸を前記チャンネル中に形成するように設定された不純物濃度をもつ第１の不純物領域と、前記電圧が印加された際に前記第１の不純物領域よりも深い前記電位井戸を形成する第２の不純物領域と、を具備し、隣接する２本のラインのうちの一方のライン中の転送段において前記第１の不純物領域から前記第２の不純物領域に向かう方向と、前記２本のラインのうちの他方のラインにおける前記第１の不純物領域から前記第２の不純物領域に向かう方向とは逆向きであり、前記一方のラインと前記他方のラインのうち転送方向の上流側にある上流側ラインの転送方向の末端にある転送段と、前記一方のラインと前記他方のラインのうち転送方向の下流側にある下流側ラインの転送方向の始点にある転送段とが、前記上流側ライン側に前記第１の不純物領域、前記下流側ライン側に前記第２の不純物領域をもつように構成された転送段で接続されたことを特徴とする。
本発明の撮像素子において、前記ＣＣＤメモリは、４相駆動ＣＣＤ又は３相駆動ＣＣＤであり、隣接する２本のラインのうちの一方のラインにおいて用いられる連続した２つの転送電極と、前記２本のラインのうちの他方のラインにおいて前記２つの転送電極と隣接し連続する２つの転送電極において、前記一方のラインにおける２つの転送電極と前記他方のラインにおける２つの転送電極のうち、双方のラインにおける転送方向上流側にある転送電極同士、及び双方のラインにおける転送方向下流側にある転送電極同士を接続する２本の配線が用いられ、前記２本の配線が前記２本のライン間で交差する構成を具備することを特徴とする。
本発明の撮像素子において、前記ＣＣＤメモリには、隣接したライン同士で転送方向が逆向きとなる３本以上のラインが含まれ、前記３本以上のライン中における隣接するライン間に前記２本の配線が形成されることにより、前記３本以上のライン中の各ラインにおける転送電極が電気的に共通とされた構成を具備することを特徴とする。
本発明の撮像素子は、前記ＣＣＤメモリの転送動作において、前記最終転送段から前記入力転送段への信号電荷の転送を行わない上書きモードと、前記最終転送段から前記入力転送段への転送動作を行った後で、前記光電変換部から出力された信号電荷を前記入力転送段に注入する動作を行う蓄積モードと、の２種類の動作モードをもつことを特徴とする。
本発明の撮像素子において、前記ＣＣＤメモリ中の一つの転送段には、所定の量を超えた信号電荷を前記ＣＣＤメモリの外に排出するゲートが接続されたことを特徴とする。
本発明の撮像装置は、前記撮像素子を用いて画像信号を得ることを特徴とする。
本発明の半導体装置は、複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備するＣＣＤが用いられる半導体装置であって、前記ＣＣＤにおけるチャンネルは、酸化膜を介して前記チャンネル上に形成された転送電極に予め設定された電圧が印加された際に電位井戸を前記チャンネル中に形成するように設定された不純物濃度をもつ第１の不純物領域と、前記電圧が印加された際に前記第１の不純物領域よりも深い前記電位井戸を形成する第２の不純物領域と、を具備し、隣接する２本のラインのうちの一方のライン中の転送段において前記第１の不純物領域から前記第２の不純物領域に向かう方向と、前記２本のラインのうちの他方のラインにおける前記第１の不純物領域から前記第２の不純物領域に向かう方向とは逆向きであり、前記一方のラインと前記他方のラインのうち転送方向の上流側にある上流側ラインの転送方向の末端にある転送段と、前記一方のラインと前記他方のラインのうち転送方向の下流側にある下流側ラインの転送方向の始点にある転送段とが、前記上流側ライン側に前記第１の不純物領域、前記下流側ライン側に前記第２の不純物領域をもつように構成された転送段で接続された、ことを特徴とする。
本発明の半導体装置は、複数の転送段が直線的に配置されて構成されたラインが複数本平行に、隣接するライン間で互いの転送方向が逆向きになるように形成された構成を具備するＣＣＤが用いられる半導体装置であって、前記ＣＣＤは、４相駆動ＣＣＤ又は３相駆動ＣＣＤであり、隣接する２本のラインのうちの一方のラインにおいて用いられる連続した２つの転送電極と、前記２本のラインのうちの他方のラインにおいて前記２つの転送電極と隣接し連続する２つの転送電極において、前記一方のラインにおける２つの転送電極と前記他方のラインにおける２つの転送電極のうち、双方のラインにおける転送方向上流側にある転送電極同士、及び双方のラインにおける転送方向下流側にある転送電極同士を接続する２本の配線が用いられ、前記２本の配線が前記２本のライン間で交差する構成を具備する、ことを特徴とする。
本発明の撮像方法は、画素が２次元配列され、各画素で光を信号電荷に変換し、１回の撮像で得られた信号電荷を記憶する画像信号記録要素を各画素毎に複数具備させた構成の撮像素子を用い、複数の撮像タイミングで得られた複数の信号電荷を各画素毎に記憶し、前記複数の信号電荷に基づいた画像信号を順次出力する撮像方法であって、前記複数の画像信号記録要素がリセットされた状態から、各画素毎の前記画像信号記録要素の数だけ撮像動作を行い、各撮像動作で得られた信号電荷を各画像信号記録要素に注入して蓄積する上書きステップと、前記上書きステップ後に、各画素毎の前記画像信号記録要素の数だけ撮像動作を再度行い、各撮像動作で得られた信号電荷を各画像信号記録要素に注入して各画像信号記録要素に蓄積されていた電荷に加算した積分信号電荷を、各画像信号記録要素に新たに蓄積する蓄積ステップと、前記各画像信号記録要素から、蓄積された各積分信号電荷を読み出し、該積分信号電荷に基づいた画像信号を出力する読み出しステップと、を具備することを特徴とする。
本発明の撮像方法は、前記上書きステップと前記読み出しステップとの間に、複数回の前記蓄積ステップを実行し、前記上書きステップにおける複数の撮像動作の各撮像タイミングを基準として、前記複数の蓄積ステップにおける複数の撮像動作を周期的に行うことを特徴とする。
【発明の効果】
【００１７】
本発明は以上のように構成されているので、高速度撮像を行なう際に、高いＳ／Ｎ比で画像信号を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態となる撮像素子の構成を示す図である。
【図２】本発明の実施の形態となる撮像素子において用いられるＣＣＤメモリを２相駆動とした場合の構成の一例である。
【図３】本発明の実施の形態となる撮像素子において用いられるＣＣＤメモリを４相駆動とした場合の構成の一例である。
【図４】４本のライン間においてダブルツイストペア電極構造が用いられた場合の構成の一例を示す図である。
【図５】３相駆動のＣＣＤの場合にダブルツイストペア電極構造を用いた場合の構成の一例である。
【図６】一つの画素内に読み出し回路等を備えた場合に本発明を適用した構造の一例である。
【図７】一つの画素内に読み出し回路等を備えた場合に本発明を適用した構造における、上書きモード（ａ）、蓄積モード（ｂ）、読み出し時（ｃ）の動作を示す図である。
【図８】本発明の実施の形態となる撮像素子が用いられる撮像装置の構成を示す図である。
【図９】従来の画素周辺記録型撮像素子の構成の第１の例である。
【図１０】従来の画素周辺記録型撮像素子の構成の第２の例である。
【図１１】従来の画素周辺記録型撮像素子の構成の第３の例である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態に係る撮像素子について説明する。この撮像素子は２次元画像を取得するために用いられ、Ｍ（横）×Ｎ（縦）個（Ｍ、Ｎ＞１）の画素が２次元に配列されている。各画素においては、１個の光電変換部と、Ｋ（Ｋ＞１）個の画像信号記録要素が設けられている。Ｋ個の画像信号記録要素は、Ｋ個の転送段からなるＣＣＤである。各光電変換部が得た画像信号は、画像信号記録要素に一旦記憶された後に、垂直ＣＣＤで読み出され、更に水平ＣＣＤまで転送されて出力される。
【００２０】
図１は、この撮像素子１０の構成を示す図である。ここでは、単純化してＭ＝Ｎ＝２として示している。また、１画素における画像信号記録要素（ＣＣＤメモリ）の数は転送段の数となり、Ｋ＝３８（図１の記載においては２区画で１転送段となっている）としている。従って、この撮像素子１０においては、３８コマ分の画像信号を画像信号記録要素に記憶することができる。
【００２１】
光電変換部２０は、ｐｎ接合を利用したフォトダイオードであり、光電変換部２０が受光した光は信号電荷に変換される。この信号電荷は、入力ゲート２１に電圧が印加される（入力ゲート２１がオンされる）と、ＣＣＤメモリ３０における転送方向の始点となる転送段である入力転送段３１に入力する。この動作は、ＣＣＤの一般的な原理と同様である。
【００２２】
ＣＣＤメモリ３０は、一般的なＣＣＤ（電荷結合素子）であり、図１に示されるように蛇行して形成され、入力転送段３１から最終転送段３２まで信号電荷が転送される。最終転送段３２は入力転送段３１に接続して形成され、最終転送段３２から入力転送段３１への転送も可能となっている。すなわち、このＣＣＤメモリ３０は、環状の構成とされる。最終転送段３２は、ドレインゲート４０に接続され、最終転送段３２まで転送された信号電荷は、ドレインゲート４０に電圧が印加されるとドレイン４１に転送される。ドレイン４１は、一定の電位が設定される拡散領域であり、ドレイン４１に信号電荷が入力されると、この信号電荷は電流としてドレイン４１に接続された電極を介して外部に排出される。従って、ドレインゲート４０に電圧を印加した場合には、最終転送段３２がリセットされる。従って、この状態でこのＣＣＤメモリにおける次の転送動作を行うと、入力転送段３１がリセットされた状態となる。また、この構成により、最終転送段３２まで転送された信号電荷は、その後に、ドレイン４１、入力転送段３１のいずれかに選択されて転送される。ＣＣＤメモリ３０の具体的構成については後述するが、このＣＣＤメモリ３０は、各転送段に信号電荷を蓄積（記憶）するために用いられている。
【００２３】
また、入力転送段３１から最終転送段３２へ至る途中の転送経路における途中（図１中の右上）には、出力転送段３３が設けられている。出力転送段３３は通常のＣＣＤにおける一つの転送段であるが、出力転送段３３には、読み出しゲート４２が接続され、読み出しゲート４２に所定の電圧が印加された場合（読み出しゲート４２がオンされた場合）には、出力転送段３３中にある信号電荷は、垂直ＣＣＤ５０に転送される。すなわち、この構成により、出力転送段３３まで転送された信号電荷は、次の転送段に転送される（すなわち、ＣＣＤメモリ３０内に留まる）か、垂直ＣＣＤ５０に転送されるか、のいずれかとなる。
【００２４】
垂直ＣＣＤ５０は、通常のインターラインＣＣＤにおける垂直ＣＣＤと同様であり、始点から最下部の終点まで図１中の下向きに信号電荷を転送する。なお、垂直ＣＣＤ５０は、図１における画素の縦配列毎に設けられるため、図１においてはＭの値に対応して２個（２列）設けられている。図１中の上下方向の異なる位置にある画素からの信号電荷は、垂直ＣＣＤ５０の異なる転送段に転送される。
【００２５】
各垂直ＣＣＤ５０の終点には、水平ＣＣＤ６０が接続されており、転送された信号電荷はこの水平ＣＣＤ６０まで転送される。水平ＣＣＤ６０は、通常のインターラインＣＣＤにおける水平ＣＣＤと同様であり、図１中では左方向に信号電荷を転送する。水平ＣＣＤ６０の終点まで転送された信号電荷は、出力部６１において、逆バイアスされたｐｎ接合となっているフローティングディフュージョン（図示せず）に注入され、その電位がアンプ（図示せず）で増幅され、この撮像素子１０外部に出力される。
【００２６】
なお、図示を省略しているが、図１における光電変換部２０以外の領域、特に、ＣＣＤメモリ３０、垂直ＣＣＤ５０、水平ＣＣＤ６０には、光電変換部２０で得られた信号電荷以外の電荷が混入しない構成とすることが好ましい。このため、ＣＣＤメモリ３０、垂直ＣＣＤ５０、水平ＣＣＤ６０には、光が入射して電荷を発生しないように、この上に金属で構成された遮光膜を形成することが好ましい。
【００２７】
各画素から信号電荷を垂直ＣＣＤ５０に転送する動作は同時に行うことができ、垂直ＣＣＤ５０において各画素から注入された信号電荷は、水平ＣＣＤ６０まで順次転送され、この各信号電荷は、水平ＣＣＤ６０中を左方向に順次転送されて出力される。この動作は、通常のインターラインＣＣＤと同様である。すなわち、この撮像素子１０は、各画素からの信号電荷の読み出し以降においては、通常のインターラインＣＣＤとして動作する。
【００２８】
この撮像素子１０における、メモリＣＣＤ３０中の動作を以下に説明する。まず、所定の撮像タイミング、積分時間で光電変換部２０で得られた信号電荷を、入力ゲート２１を介してメモリＣＣＤ３０中の入力転送段３１に転送する。この信号電荷をメモリＣＣＤ３０内で１段転送した後に、次の撮像タイミング、積分時間で光電変換部２０で得られた信号電荷を、新たに入力転送段３１に転送する。この動作を繰り返すことにより、画像信号記録要素の数だけの異なる撮像タイミングの撮像動作で得られた信号電荷を、メモリＣＣＤ３０における各素子（転送段）に順次蓄積、転送することができる。図１の例では、メモリＣＣＤ３０における素子の数は３８個であるため、３８回分の撮像動作により光電変換部２０で得られた信号電荷をメモリＣＣＤ３０中に蓄積することができる。なお、メモリＣＣＤ３０は各画素毎に設けられおり、メモリＣＣＤ３０に蓄積された信号電荷は、同一の光電変換部２０から異なる撮像タイミングで得られたものとなる。この動作は、非特許文献１、非特許文献２に記載された撮像素子と同様である。これにより、短い撮像タイミング間隔及び短い積分時間で得られた信号電荷を一時的にメモリＣＣＤ３０に記憶し、これを後で読み出して出力することができる。
【００２９】
この撮像素子１０においては、この後の各画素における動作モードとして、上書きモードと蓄積モードの２種類が存在する。
【００３０】
上書きモードにおいては、前記の通りに、ＣＣＤメモリ３０内の３８個の転送段が３８回分の撮像タイミングの信号電荷を記憶する。この直後には、最初の信号電荷は最終転送段３２にある。ここで、ドレインゲート４０をオンせずかつ入力ゲート２１もオンせずにメモリＣＣＤ３０における１回の転送動作を行えば、最初の信号電荷は、そのまま再び入力転送段３１に転送され、これを出力転送段３３まで再び順次転送することができる。最初の信号電荷が出力転送段３３まで転送されたら、次に読み出しゲート４２に所定の電圧を印加する（読み出しゲート４２をオンする）ことにより、出力転送段３３にある信号電荷は、垂直ＣＣＤ５０に注入される。読み出しゲート４２に電圧を印加したままでＣＣＤメモリ３０及び垂直ＣＣＤ５０における転送動作を順次行えば、次の信号電荷も同様にそのまま垂直ＣＣＤ５０に順次転送される。従って、ＣＣＤメモリ３０内に記録された画像信号を垂直ＣＣＤ５０で順次読み出すことができる。これにより、読み出された信号電荷はＣＣＤメモリ３０内から消滅するため、この転送段はリセットされる。その後、このリセットされた状態が最終転送段３２を介し、再び入力転送段３１に達する。この状態で新たに入力転送段３１に信号電荷を注入する、上書き動作が行われる。結局、新たな信号電荷をＣＣＤメモリ３０の全ての転送段に記憶させる上書き動作が行われる。
【００３１】
また、ＣＣＤメモリ３０内に記録された画像信号を垂直ＣＣＤ５０で読み出さない場合には、ＣＣＤメモリ３０において転送動作を行なう際にドレインゲート４０をオンすれば、記録された画像信号（信号電荷）は、ドレイン４１から排出される。この動作により、入力転送段３１の信号電荷はリセットされる。従って、この場合にも、上記と同様の上書き動作が行われる。
【００３２】
この上書きモードの動作を行う場合、光電変換部２０からの信号電荷がＣＣＤメモリ３０中の入力転送段３１に注入される際には、入力転送段３１はリセットされている状態である。従って、最新の３８コマ分の画像信号（信号電荷）がＣＣＤメモリ３０に記憶される。その後、この最新の３８コマ分の画像信号は、垂直ＣＣＤ５０、水平ＣＣＤ６０を介して読み出すことができる。この３８コマ分の画像信号を読み出す際には相当時間を要するが、これは、３８コマ分の画像信号をＣＣＤメモリ３０に一旦記憶させた後で行うため、この読み出し時間は各コマ間の時間間隔とは無関係である。従って、各コマ間の時間間隔を短くすることが可能であり、高速度の撮像が可能である。この動作は従来の画素周辺記録型のＣＣＤイメージセンサと同様である。
【００３３】
次に、蓄積モードにおける動作について説明する。蓄積モードは、反復性のある事象の撮像を行う場合に特に好ましく用いられる。
【００３４】
蓄積モードの動作において、ＣＣＤメモリ３０に３８コマ分の画像信号が記憶されるところまでは上書きモードと同様である。ただし、蓄積モードにおいては、読み出しゲート４２及びドレインゲート４０をオンせずにＣＣＤメモリ３０における次の転送動作を行う。これにより、蓄積された各信号電荷は１段ずつ転送され、最初の撮像タイミングで得られた信号電荷は、そのまま入力転送段３１に再び転送される。この状態で、次の撮像タイミングで光電変換部２０で新たに得られた信号電荷を、入力ゲート２１を介して入力転送段３１に注入する。この動作により、入力転送段３１中に蓄積されていた信号電荷に、新たな撮像タイミングで得られた信号電荷が加わるため、入力転送段３１にはこの２つの信号電荷が積算された積分信号電荷が蓄積される。この動作を順次行い、３８素子分（１サイクル）の転送動作を行えば、ＣＣＤメモリ３０のすべての転送段においては、２回分の画像信号が積算された積分信号電荷が蓄積される。ＣＣＤメモリ３０においてこの積分動作をもう１サイクル行えば、更に画像信号を積分することができる。すなわち、この動作を所望のサイクル分繰り返すことにより、このサイクル分だけ画像信号を積分した積分信号電荷を蓄積、記憶することができる。
【００３５】
その後の画像信号のＣＣＤメモリ３０からの読み出し動作は、上書きモードの場合と同様である。すなわち、ＣＣＤメモリ３０における転送動作を行い、出力転送段３３から、読み出しゲート４２、垂直ＣＣＤ５０、水平ＣＣＤ６０を経由して各積分信号電荷を順次読み出すことができる。
【００３６】
ただし、蓄積モードで得られた画像信号は、所定のサイクル分だけ積分された積分信号電荷による画像信号である。従って、１回の撮像では微弱な画像信号しか得られない現象でも、これを積分することによって、これを高いＳ／Ｎ比で得ることができる。従って、この撮像素子１０で観察する（撮像する）現象が決まった周期で発生する場合、蓄積モードにおけるサイクル周期をこの周期と同期させた場合には、この現象を高いＳ／Ｎ比で撮像することが可能である。
【００３７】
蓄積モードにおける１サイクル目の動作は、前記の上書きモードの場合と同様である。すなわち、蓄積モードにおいてこの撮像素子で実行される撮像方法においては、まず、ＣＣＤメモリ３０（複数の画像記録要素）がリセットされた状態から１サイクル目の撮像動作を行い、得られた各信号電荷をＣＣＤメモリ３０で記憶する（上書きステップ）。ここでは、各信号電荷は、各転送段（画像記録要素）に注入され、蓄積される。次に、２サイクル目の撮像動作を行い、ここで得られた各信号電荷を、ＣＣＤメモリ３０の各転送段に注入し、蓄積されていた電荷（信号電荷）に加算された積分信号電荷を改めてＣＣＤメモリ３０の各転送段で新たに蓄積する（蓄積ステップ）。この蓄積ステップは任意回数行うことができる。この場合には、蓄積ステップ毎に、各転送段において、蓄積されていた電荷（積分信号電荷）に新たな信号電荷が加算されたものが、新たな積分信号電荷として蓄積される。その後、ＣＣＤメモリ３０から、蓄積された各積分信号電荷を順次読み出し、これに基づいた画像信号を出力する（読み出しステップ）。
【００３８】
この際、上書きステップにおける複数の撮像動作の各撮像タイミングを基準として、複数の蓄積ステップにおける複数の撮像動作の各撮像タイミングを周期的とすれば、上記のサイクル周期は一定となる。従って、この周期で反復性がある事象の撮像においては、高いＳ／Ｎ比で撮像を行うことが可能である。
【００３９】
なお、上記の例では、ドレインゲート４０の動作を、単純にオンとオフの２種類としていた。ここで、オンとは、最終転送段３２にある信号電荷の全てをドレイン４０に転送できる電圧を印加した場合であり、オフとは、この信号電荷が全く転送されない電圧を印加した（あるいは電圧を印加しない）場合である。しかしながら、ドレインゲート４０に印加する電圧をこれらの中間の値とし、所定の量を越えた分の信号電荷だけをドレイン４０に転送することも可能である。これは、ＣＣＤイメージセンサにおけるブルーミング（転送される信号電荷が転送可能な電荷量を超え、隣接する素子の信号電荷に混入する現象）を抑止するブルーミング抑止ゲートと同様の機能である。すなわち、読み出される画像信号におけるブルーミングが抑制されるようにドレインゲート４０を機能させることも可能である。この動作は、上書きモードと蓄積モードのどちらにおいて行うことも可能である。なお、ドレインゲート４０は、最終転送段３２に限らず、このＣＣＤメモリ３０における任意の転送段に設けることが可能である。
【００４０】
以上の構成により、上書きモードと蓄積モードとを適宜使い分け、この撮像素子１０を用いて高速度撮像することができる。
【００４１】
上記の撮像素子１０における最大の特徴は、画素毎に設けられ、環状の構造をもつＣＣＤメモリ３０の存在である。このＣＣＤメモリ３０における画像信号記録要素（転送段）の数を確保するためには、複数の転送段が直線的に配置されて構成されたラインを複数本平行に、かつ隣接するライン間で互いの転送方向が逆向きになるように形成した構成が有効である。この構成により、ＣＣＤメモリ３０において一時的に記憶する画像信号の情報を多くすることが可能となり、特に高速撮像において有利となる。
【００４２】
以下では、この構成のＣＣＤメモリ３０について具体的に説明する。初めに、このＣＣＤメモリ３０を２相駆動とする場合について説明する。図２は、このメモリＣＣＤ３０が２相駆動である場合において、転送方向が変わる点付近の構成を示す図であり、（ａ）はその平面図であり、（ｂ）はこの場合のチャンネル付近の断面構造と信号電荷が転送される際の状況を印加パルス形状と共に模式的に示した図である。図２（ａ）において、中央左側のラインは転送方向が下向きであり、中央右側のラインは転送方向が上向きであり、下側端部の転送段によってこれらは接続されている。従って、信号電荷は中央左側のラインから中央右側のラインに転送される。
【００４３】
この平面図（図２（ａ））において、このＣＣＤメモリ３０における各素子（各転送段）におけるチャンネル領域は、不純物濃度が異なる２種類の領域で構成される。この２つの領域は、第１の不純物領域３０１と、第２の不純物領域３０２である。この２つの領域上には、酸化膜（図示せず）を介して転送電極が形成されている。チャンネル領域以外には、空乏層が形成されず、信号電荷が蓄積されないように、不純物濃度が高くされたり厚い酸化膜が形成されたチャンネルストップ領域３０３が形成されている。
【００４４】
２相駆動の場合、ＣＣＤ中において、同一パルスが印加される２種類の転送電極として、Ａ１電極３０５、Ａ２電極３０６が用いられる。Ａ１電極３０５、Ａ２電極３０６は、図２（ｂ）上に示されるように、各転送段で交互に設定される。この構成では、隣接する転送段の転送電極は独立して設けられ、同一の転送段においては、同一の転送電極（同電位となる転送電極）が第１の不純物領域３０１上及び第２の不純物領域３０２上に存在する。
【００４５】
ＣＣＤの動作原理に従い、第１の不純物領域３０１上の転送電極に所定の電圧が印加された場合にチャンネル中に電位井戸が形成されるように、第１の不純物領域３０１の不純物濃度は設定される。また、第２の不純物領域３０２における不純物濃度は、図２（ｂ）に示されるように、同一電圧が第２の不純物領域３０２上の転送電極に印加された場合に、第２の不純物領域３０２における電位井戸の深さが、第１の不純物領域３０１における電位井戸の深さよりも深くなるように設定される。また、一つの転送段においては、信号電荷の転送方向に対して、第１の不純物領域３０１が前、第２の不純物領域３０２が後に来る構成とされる。従って、この構成において、Ａ１電極３０５、Ａ２電極３０６の電位が交互にＨｉｇｈ、Ｌｏｗとなる図２（ｂ）右側に示されるような形状のパルスを印加した場合、これに応じたチャンネル領域における電位井戸のエネルギーダイアグラムは、図２（ｂ）に示された通りとなる。信号電荷（図中丸印で表示）は、この電位井戸における極小点に蓄積され、図示されるように、この極小点が順次移動することによって信号電荷が左側から右側に高効率で転送される。この構成は従来より知られる２相ＣＣＤの構成と同様である。
【００４６】
ただし、この構成においては、図２（ａ）に示されるように、中央左側のラインにおいて上側から下側に向かって転送された信号電荷が、中央下側で折れ曲がり、この右側に隣接するラインにおいては下側から上側に向かって転送される。前記の通り、中央左側のラインの各転送段においては、上側に第１の不純物領域３０１が、下側に第２の不純物領域３０２が形成されている。右側のラインでは、これとは逆に、下側に第１の不純物領域３０１が、上側に第２の不純物領域３０２が形成されている。一番下側の変曲点となる転送段においては、左側に第１の不純物領域３０１が、右側に第２の不純物領域３０２が形成されている。すなわち、隣接する２本のラインのうちの一方のライン中の各転送段において第１の不純物領域３０１から第２の不純物領域３０２に向かう方向が、隣接する２本のラインのうちの一方と他方とで逆向きとなっている。また、転送方向の上流側にある上流側ライン（中央左側のライン）の転送方向の末端にある転送段と、転送方向の下流側にある下流側ライン（中央右側ライン）の転送方向の始点にある転送段とが、上流側ライン側に第１の不純物領域３０１、下流側ライン側に第２の不純物領域３０２をもつように構成された転送段で接続されている。
【００４７】
この構成によれば、中央左側のラインから中央右側のラインに至るまで、上記の構成のＡ１電極３０５とＡ２電極３０６を転送電極として用い、信号電荷を転送することができる。この構成においては、第１の不純物領域３０１又は第２の不純物領域３０２に対応する領域に選択的にイオン注入すること等によって容易に製造することができる。この上の酸化膜、転送電極の形成については、従来より知られるＣＣＤと同様に行うことができる。従って、従来より知られる通常の２相駆動ＣＣＤを製造する場合と同様に、この構造のＣＣＤメモリを容易に製造することができる。なお、この不純物分布の構成は、２相駆動ＣＣＤ以外にも用いることができる。
【００４８】
なお、上記の例では２本のライン間についてのみ説明したが、３本以上のラインがある場合においても、隣接するライン間において同様の構成を用い、これらを接続することができることは明らかである。
【００４９】
次に、ＣＣＤメモリ３０を４相駆動とする場合について説明する。２相駆動ＣＣＤとした場合においては、各転送段における不純物分布に特徴があったのに対し、４相駆動とした場合においては、転送電極の構成に特徴がある。図３（ａ）は、この構成を上側から見た平面図であり、図３（ｂ）は、この場合のチャンネル付近の断面構造と信号電荷が転送される際の状況を印加パルス形状と共に模式的に示した図である。
【００５０】
この構成においては、同一パルスが印加される４種類の転送電極としてＢ１電極３１１、Ｂ２電極３１２、Ｂ３電極３１３、Ｂ４電極３１４が用いられる。転送はＢ１電極３１１からＢ４電極３１４の方向に向かって順次行われる。これらの電極下部におけるチャンネル部分においては、２相駆動の場合のような不純物分布を設ける必要はない。
【００５１】
この構成において各転送電極に図３（ｂ）右側に示す形状のパルスを印加した場合、これに応じたチャンネル領域における電位井戸のエネルギーダイアグラムは、図３（ｂ）に示された通りとなる。信号電荷は、この電位井戸における極小点に蓄積され、図示されるように、この極小点が順次移動することによって信号電荷が左側から右側に転送される。この構成は従来より知られる４相ＣＣＤの構成と同様である。なお、この構成においては、図３（ｂ）から明らかなように、隣接（連続）する２つの転送電極、例えばＢ１電極３１１とＢ２電極３１２の直下のチャンネルを一つの素子、すなわち、一つの画像信号記録要素として考えることができる。
【００５２】
ここで特徴的なのは、隣接するラインにおける転送電極を、図３（ａ）に示す構成を用いて接続することである。この構成においては、どちらのラインにおいても、Ｂ１電極３１１、Ｂ２電極３１２、Ｂ３電極３１３、Ｂ４電極３１４が、転送方向に向かって順次配列されている。ここで、転送方向は左のラインにおいては下側、右側のラインにおいては上側であるため、これらの順番は互いに逆方向となる。このため、Ｂ１電極３１１とＢ２電極３１２、及びＢ３電極３１３とＢ４電極３１４をそれぞれ２つの転送電極からなる組と考えると、左右のラインにおいては、それぞれの組における各転送電極の上下関係は逆転している。
【００５３】
また、図中の１点鎖線Ｘは、画素の境界線である。すなわち、この１点鎖線Ｘの下側におけるＣＣＤメモリは、この上側のＣＣＤとは異なる画素の画像信号を記憶、転送する。チャンネルストップ領域３０３は、図示されるように、左右のラインの境界、及び上下の画素の境界部分に形成されている。
【００５４】
この構成では、左右のラインにおいて、Ｂ１電極３１１とＢ２電極３１２、及びＢ３電極３１３とＢ４電極３１４とが隣接する。この場合、図示されるように、隣接するライン間において、Ｂ１電極３１１同士、Ｂ２電極３１２同士、Ｂ３電極３１３同士、Ｂ４電極３１４同士を、ラインの境界で交互に交差する２本の配線からなる電極構造（ダブルツイストペア電極構造）を用いて容易に接続することができる。すなわち、この構造では、一方のラインにおける連続した２つの転送電極と、他方のラインにおいてこの２つの転送電極と隣接し連続する２つの転送電極において、双方のラインにおける転送方向上流側にある転送電極同士（Ｂ１電極３１１同士、Ｂ３電極３１３同士）及び転送方向下流側にある転送電極同士（Ｂ２電極３１２同士、Ｂ４電極３１４同士）が２本の配線によって接続される。この２本の配線は、この２本のライン間（チャンネルストップ領域３０３）で交差する。
【００５５】
これにより、一方のラインの各電極に転送パルスを印加すれば、他方のラインの各電極にもこの転送パルスが印加される。図示されるように、画素の境界線Ｘ（チャンネルストップ領域３０３）をまたいで、異なる画素間の電極同士を接続することもできる。更に、図３（ａ）では隣接する２つのラインしか記載していないが、転送方向が逆方向となるラインが隣接している限りにおいて、３つ以上のラインがある場合においても同様である。すなわち、このダブルツイストペア電極構造を用いれば、転送方向が逆方向となるラインが隣接した構造において、４種類の転送パルスを印加する構造を容易に形成することができる。４つのラインにおいてこのダブルツイストペア電極を用いた構成の一例を図４に示す。こうした構造は、転送方向が交互に逆転するラインを組み合わせて構成された前記のＣＣＤメモリ３０に特に好適である。また、画素の境界線Ｘをまたいで接続する構成とすることもできるため、１画素の面積においてＣＣＤメモリが占める面積を小さくすることにも寄与する。この場合には、１画素の面積を小さくすることができ、チップの小型化に寄与する。あるいは、１画素の面積を一定とした場合には、光電変換部の占める面積を大きくすることによって画像信号のＳ／Ｎ比を更に高めることが可能である。図３に示されるように、画素が連続して形成されている領域（図３におけるＸのそれぞれ上下の領域）では左右に隣接する画素間において電極が折り返した構造とされている。更に、これらの領域の端部（Ｘに隣接する箇所）においては、これらの領域間においてもこの電極が共通に使用されている。こうした構成は、直線的に構成したＣＣＤを複数本平行に配列させて転送段の総数を確保した構成においては、特に有効である。
【００５６】
なお、このダブルツイストペア電極構造は、４相駆動ＣＣＤ以外においても用いることができる。図５は、この構造を３相駆動ＣＣＤに用いた例を上側から見た平面図である。この構造においては、Ｃ１電極３２１、Ｃ２電極３２２、Ｃ３電極３２３の３種類の電極が用いられ、それぞれに転送パルスが印加されることにより信号電荷の転送が行われる。この場合には、隣接するラインにおいて、Ｃ１電極３２１とＣ３電極３２３、Ｃ２電極３２２同士が隣接する構成とされる。この場合、Ｃ２電極３２２同士は、水平方向に延びた通常の電極構造により、Ｃ１電極３２１とＣ３電極３２３は、ダブルツイストペア電極構造を用いて接続される。画素の境界線Ｘ付近にＣ３電極３２３及びＣ１電極３２１がくる構成とすれば、ダブルツイストペア電極構造を用いて上下の画素間の電極を接続できることも同様である。隣接する３つ以上のラインにおいてこれを用いることができることも同様である。
【００５７】
このように、上記の構成の撮像素子１０は、従来の撮像素子（ＣＣＤイメージセンサ等）と同様にして製造することができる。また、ＣＣＤメモリ３０の構成を上記の通りとすることにより、ＣＣＤメモリ３０が占める面積も最小限とすることができるため、画素面積あるいはチップ面積の増大も抑制される。従って、従来の高速撮像素子と比較して、低コストでこれを製造することができる。
【００５８】
なお、撮像方式としてインターレース撮像（画素の奇数列と偶数列を交互に記録して読み出す方式）を行った場合には、実質的にＣＣＤメモリ３０の転送段の数の２倍の枚数（例えばＫ＝１５０の場合には３００枚）の連続記録がＣＣＤメモリ３０で可能となる。更に、縦横に隣接する４画素の逐次記録・読み出しを行う構成とすれば、その４倍の枚数の連続記録も可能となる。
【００５９】
なお、図２〜５の構造は、撮像素子に限らず、複数の転送段が直線的に配置されて構成されたラインが複数本平行に形成され、隣接するライン間では転送方向が互いに逆方向となる構成を具備するＣＣＤが用いられる半導体装置であれば、同様に用いることができることは明らかである。こうした撮像目的以外でこの構成のＣＣＤメモリを用いる例としては、ディレイライン等がある。
【００６０】
なお、図１の構成では、各画素からの信号電荷又は積分信号電荷を垂直ＣＣＤ、水平ＣＣＤを用いて読み出していたが、例えばこれをＣＭＯＳスイッチを用いて読み出すことも可能である。すなわち、各画素からの信号電荷又は積分信号電荷の読み出し方法によらず高速度撮像が可能であり、画像のＳ／Ｎ比を高くすることができることは明らかである。
【００６１】
次に、図１の形態とは異なる画素構造をもつ場合にも、上記の構成のＣＣＤメモリを用いた構成が有効である点について説明する。図６は、光電変換部とＣＣＤメモリだけでなく信号読み出し回路等も画素内に備えた構成をもつ画素の構成の一例であり、図７（ａ）（ｂ）（ｃ）は、それぞれこの画素における上書きモード、蓄積モード、及び信号読み出し時の動作（信号電荷の流れ）について示す図である。
【００６２】
図６の構成においては、光電変換部として、ｐｎ接合を利用したフォトダイオードではなく、ＣＣＤと類似のＭＯＳ構造を用いている。この場合、電荷蓄積ゲート７１に電圧を印加することにより、その直下において、光による信号電荷が蓄積される。この場合、光の入射方向については裏面照射、すなわち、この撮像素子における電荷蓄積ゲート７１やＣＣＤメモリの転送電極等が形成された側と反対側の面から光を入射させる方式とすることができる。電荷蓄積ゲート７１への電圧印加を停止し、隣接する入力ゲート７２をオンとすることにより、蓄積された信号電荷はＣＣＤメモリ８０の入力転送段８１に転送される。ＣＣＤメモリ８０は、前記の４相駆動とされ、図中のＡ１〜Ａ４に転送パルスを印加することにより、次の信号電荷が順次入力転送段８１に転送され、既に入力転送段８１に転送された信号電荷は最終転送段８２まで図中の矢印で示された経路で転送される。この電極構成は、例えば前記のダブルツイストペア電極構造とすることができる。なお、ＣＣＤメモリ８０等は、転送される信号電荷以外に電荷が発生することのないように、遮光された構成とされる。
【００６３】
上書きモード（図７（ａ））においては、ＣＣＤメモリ８０内を１周した信号電荷は、最終転送段８２から読み出しゲート９１をオンすることによって、フローティングディフュージョンアンプ９２で電気信号として検知、増幅され、読み出し回路９３を用いて読み出される。フローティングディフュージョンアンプ９２、読み出し回路９３は、例えば通常のＣＣＤ、ＣＭＯＳイメージセンサ等に用いられているものと同様であるため、詳細は省略する。読み出し回路９３の出力がこの画素からの出力となりこれは例えばＣＭＯＳスイッチング素子等を介して読み出すことが可能である。
【００６４】
なお、ブルーミング防止ゲート９４を入力ゲート７２に接続し、信号電荷量がある所定の値を超えた場合に、この越えた分の信号電荷だけがブルーミング防止ゲート９４を介してドレイン９５に転送させることができる。この場合、この所定の値は、ブルーミング防止ゲート９４に印加する電圧の設定によって調節することが可能である。この場合、ＣＣＤメモリ８０でこの信号電荷が転送される際にも、ブルーミングが発生することが抑制される。
【００６５】
上記の動作により、このＣＣＤメモリ８０において、短い撮像タイミング間隔で得られた画像信号（信号電荷）を一時的に記憶し、後でこれを読み出すことができる。この際、信号電荷はこのＣＣＤメモリ８０を１周して読み出され、入力転送段８１はリセットされるため、ＣＣＤメモリ８０には常に最新の画像信号が記憶される。
【００６６】
蓄積モード（図７（ｂ））の場合には、ＣＣＤメモリ８０を１周して最終転送段８２まで信号電荷を転送した後に、読み出しゲート９１をオンとせずに、ＣＣＤメモリ８０における転送動作を行う。これによって、最終転送段８２に蓄積されていた信号電荷は、入力転送段８１に転送される。ここで、前記の通りに入力ゲート７２をオンとすれば、新たに電荷蓄積ゲート７１下に蓄積された信号電荷を入力転送段８１に転送することができ、入力転送段８１中に既にある信号電荷に加算された積分信号電荷として蓄積される。この動作を繰り返すことによって、ＣＣＤメモリ８０における各素子（転送段）における電荷を、２サイクル分の積分信号電荷とし、この積分信号電荷を順次転送することができる。
【００６７】
蓄積モード後の読み出し時（図７（ｃ））における動作は、蓄積モードにおいて複数サイクルだけこのＣＣＤメモリ８０中を周回し、かつ積分されて最終転送段８２に戻ってきた信号電荷を、上書きモードの場合と同様に読み出す。なお、リセットゲート９６をオンすることにより、この信号電荷をドレイン９５に転送し、排出することにより、リセットすることも可能である。
【００６８】
以上の構成により、画素毎に増幅や信号読み出しを行う場合においても、上記の構成のＣＣＤメモリ８０を用いることにより、上書きモードと蓄積モードの動作を行わせることが可能である。特に、蓄積モードを用いることにより、反復性のある現象を撮像する際に、高いＳ／Ｎ比で画像を得ることができる。
【００６９】
蓄積モードにおける撮像は、例えば、放射線計測において有効である。放射線計測においては、放射線を発生させ、その空間分布を測定（撮像）することが必要となる場合がある。放射線として、中性子線やγ線等の検出は、シンチレータを用いて行われ、シンチレータを構成する蛍光材料がこれらの放射線によって発光する現象を観測する。従って、この発光の分布が放射線の分布に対応する。この際、１回毎の発光は微弱であるため、これを撮像してもこの発光の画像を高いＳ／Ｎ比で得ることは困難である。こうした場合に、この放射線の発生を周期的にし、この周期をＣＣＤメモリにおける１サイクルの周期と等しくすれば、Ｓ／Ｎ比の高い画像を得ることができる。あるクロック信号に基づいて放射線の発生が周期的となっている場合、このクロック信号を利用してＣＣＤメモリの転送パルスを生成すれば、こうした動作は特に容易である。
【００７０】
また、脳の機能を観測する実験等においても同様である。この実験においては、脳に加えた電気的刺激によって脳で生じる蛍光を観測、撮像することがある。この場合、１回の蛍光の持続時間は短く、かつその強度も低い。こうした場合には、電気的刺激のサイクルと上記のＣＣＤメモリにおけるサイクルを同期させることにより、この蛍光の撮像を高Ｓ／Ｎ比で行うことができる。これらの例以外でも、反復性のある事象に対する撮像であれば同様の効果を奏することは明らかである。
【００７１】
なお、撮像素子の上記の２つの例（図１、図６）においては、ＣＣＤメモリにおける入力転送段と最終転送段とを隣接させ、最終転送段から入力転送段への転送動作も可能とする構成とすることにより、上記の蓄積モードの動作を実現していた。しかしながら、こうした構成以外でも、異なる撮像タイミングで光電変換部から出力された複数の信号電荷を積算した積分信号電荷を画素内で一時的に記憶（蓄積）し、この積分信号電荷に基づく画像信号を出力できる構成であれば、同様の効果を奏することは明らかである。
【００７２】
上記の撮像素子を用いて構成した撮像装置の構成の具体例を図８に示す。この撮像装置１００においては、撮像される対象は図中の左側に存在する。この対象からの光は、レンズ（結像光学系）１０１、機械式シャッター１０２を介して、上記の構成の撮像素子１０３上の受光面１０４に入射する。レンズ１０１は、撮像対象からの光がこの受光面１０４上で結像するように設定される。この撮像素子１０３は、上記の通りの動作を行い、画像信号を読み出し線１０５を介してシリアルに出力する。一方、前記のドレインに排出される電荷（電流）は、ドレイン線１０６を介してアース側に流れる。
【００７３】
読み出された画像信号は、ＡＤコンバータ１０７によってデジタル信号に変換された後に、バッファメモリ１０８に一時的に記憶される。その後、画像信号処理装置１０９は、バッファメモリ１０８に記憶された画像信号を元にして、１コマずつの映像信号を作成し、出力する。モニタ１１０は、この映像信号を元にして撮像された画像の表示を行う。
【００７４】
撮像素子１０３の動作をさせるために用いられるクロック信号を作成・調整するために、タイミングコントローラ１１１が用いられる。このクロック信号は、前記のＣＣＤメモリ、垂直ＣＣＤ、水平ＣＣＤ等の転送電極や各種ゲート等に印加される。また、撮像素子１０３を駆動するための電源となる電圧供給部１１２が用いられる。
【００７５】
この撮像素子１０３において前記の蓄積モードを行うためには、ＣＣＤメモリのサイクル時間（ＣＣＤメモリ中を１周分転送する時間）の設定が重要である。このため、トリガー信号発生部１１３がタイミングコントローラ１１１に接続される。トリガー信号発生部１１３には、例えば撮像する対象がある所定のパルスに基づいて周期的に行われる場合、このパルスが入力される。タイミングコントローラ１１１は、このパルスを元にしてＣＣＤメモリのサイクル時間を設定し、これに応じてＣＣＤメモリにおける転送パルスを作成する。なお、撮像する事象が周期的でなくとも、撮像すべき現象の間隔に合わせてこのサイクル時間を設定することにより、同様の効果を奏することは明らかである。
【００７６】
また、タイミングコントローラ１１１は、垂直ＣＣＤ、水平ＣＣＤの転送パルス等も作成し、これらを用いて撮像素子１０３を駆動する。
【００７７】
また、撮像する対象の平均的輝度を測定し、その測定結果をトリガー信号発生部１１３に入力する設定とすることもできる。この場合、例えば、輝度が高い場合には上書きモード、低い場合には蓄積モードの動作を自動的に行わせるように、タイミングコントローラ１１１を制御することもできる。これにより、撮像する対象の輝度によらずに高速度撮像を行い、良好な画像を得ることができる。
【００７８】
このように、本発明の撮像素子を用いて、高速度撮像を行うことができる。この他の構成の撮像装置を用いることができることも明らかである。
【符号の説明】
【００７９】
１０、１０３、４００、５００、６００  撮像素子
２０、４０１、５０１、６０１  光電変換部
２１、７２、５０２  入力ゲート
３０、８０、４０２、６０２  ＣＣＤメモリ（画像信号記録要素）
３１、８１  入力転送段
３２、８２  最終転送段
３３  出力転送段
４０  ドレインゲート
４１、９５  ドレイン
４２、９１  読み出しゲート
５０、４０３、５０４、６０３  垂直ＣＣＤ
６０、４０４、５０３、６０４  水平ＣＣＤ
６１、４０５、６０５  出力部
７１  電荷蓄積ゲート
９２  フローティングディフュージョンアンプ
９３  読み出し回路
９４  ブルーミング抑止ゲート
９６  リセットゲート
１００  撮像装置
１０１  レンズ（結像光学系）
１０２  機械式シャッター
１０４  受光面
１０５  読み出し線
１０６  ドレイン線
１０７  ＡＤコンバータ
１０８  バッファメモリ
１０９  画像信号処理装置
１１０  モニタ
１１１  タイミングコントローラ
１１２  電圧供給部
１１３  トリガー信号発生部
３０１  第１の不純物領域
３０２  第２の不純物領域
３０３  チャンネルストップ領域
３０５  Ａ１電極（転送電極）
３０６  Ａ２電極（転送電極）
３１１  Ｂ１電極（転送電極）
３１２  Ｂ２電極（転送電極）
３１３  Ｂ３電極（転送電極）
３１４  Ｂ４電極（転送電極）
３２１  Ｃ１電極（転送電極）
３２２  Ｃ２電極（転送電極）
３２３  Ｃ３電極（転送電極）
【図８】
2011151797.tif 000003
【図１０】
2011151797.tif 000004
【図１】
2011151797.tif 000005
【図２】
2011151797.tif 000006
【図３】
2011151797.tif 000007
【図４】
2011151797.tif 000008
【図５】
2011151797.tif 000009
【図６】
2011151797.tif 000010
【図７】
2011151797.tif 000011
【図９】
2011151797.tif 000012
【図１１】
2011151797.tif 000013