(57)【要約】【課題】基準電圧に起因する位置検出誤差をなくし、より高精度な位置検出結果を得ることができる位置検出回路及びぶれ補正装置を提供する。【解決手段】バイアス出力生成部203a、203bは、ホール素子201a、201bから出力された信号に対して、基準電圧生成部202が生成する基準電圧に基づくバイアスをかけた信号を出力する。位置演算部200は、バイアス出力生成部203a、203bから出力された信号に基づいて、磁界発生部とホール素子201a、201bとの相対的な位置関係を示す信号であって、基準電圧に由来する成分を除去した信号を出力する。【選択図】図３
2011066486.tif 000002
【特許請求の範囲】
【請求項１】
位置検出回路であって、
離散して配置され、磁界発生部が発生する磁界の強さに応じた信号を出力する複数の磁界変化検出部と、
グラウンド電圧以外で電源電圧よりも小さい絶対値の所定の基準電圧を生成する基準電圧生成部と、
前記複数の磁界変化検出部から出力された信号に対して、前記基準電圧に基づくバイアスをかけた信号を出力するバイアス出力生成部と、
前記バイアス出力生成部から出力された信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を出力する位置演算部と、
を有することを特徴とする位置検出回路。
【請求項２】
前記位置演算部は、
前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、
前記デジタル信号に基づいて、前記基準電圧に由来する成分を補正するための係数を演算し、前記デジタル信号に係る差信号と和信号及び前記係数に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、
を有することを特徴とする請求項１に記載の位置検出回路。
【請求項３】
前記正規化演算部は、
前記磁界発生部が所定の位置にあるときに前記バイアス出力生成部から出力された複数の信号を加算することにより中心加算信号を生成し、
位置検出動作時に前記バイアス出力生成部から出力された複数の信号を加算した加算信号と前記中心加算信号との比を算出することにより、前記係数である可変ゲイン信号を生成し、
前記デジタル信号に係る差信号と和信号に基づく演算式に前記可変ゲイン信号を乗じることにより、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する
ことを特徴とする請求項2に記載の位置検出回路。
【請求項４】
前記正規化演算部は、
前記磁界発生部が所定の位置にあるときに前記バイアス出力生成部から出力された複数の信号を加算することにより中心加算信号を生成し、
位置検出動作時に前記バイアス出力生成部から出力された複数の信号を加算した加算信号と前記中心加算信号との比を算出することにより、前記係数である可変ゲイン信号を生成し、
前記可変ゲイン信号をべき乗し、前記デジタル信号に係る差信号と和信号に基づく演算式にべき乗後の前記可変ゲイン信号を乗じることにより、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する
ことを特徴とする請求項2に記載の位置検出回路。
【請求項５】
前記位置演算部は、
前記バイアス出力生成部から出力された信号に係る電圧と前記基準電圧に係る電圧とをデジタル信号に変換するAD変換部と、
前記バイアス出力生成部から出力された信号に係る電圧と前記基準電圧に係る電圧とのうちどちらか一方を前記AD変換部に入力させる入力部と、
前記バイアス出力生成部から出力された信号に対応する前記デジタル信号に係る差信号と和信号、及び前記基準電圧に対応する前記デジタル信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、
を有することを特徴とする請求項1に記載の位置検出回路。
【請求項６】
前記位置演算部は、
前記基準電圧に係る信号と、前記磁界変化検出部から出力された信号に対して、前記基準電圧に基づくバイアスをかけた信号とのいずれかが前記バイアス出力生成部から出力されるように、各々の前記磁界変化検出部から出力される複数の信号のいずれかを前記バイアス出力生成部に入力させる入力部と、
前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、
前記バイアスをかけた信号に対応する前記デジタル信号に係る差信号と和信号、及び前記基準電圧に係る信号に対応する前記デジタル信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、
を有することを特徴とする請求項1に記載の位置検出回路。
【請求項７】
前記複数の磁界変化検出部はそれぞれ第一の出力信号と第二の出力信号を有し、
前記バイアス出力生成部は、
前記第一の出力信号から前記第二の出力信号を減算した信号に対して、前記基準電圧に基づくバイアスをかけた第三の出力信号と、
前記第二の出力信号から前記第一の出力信号を減算した信号に対して、前記基準電圧に基づくバイアスをかけた第四の出力信号とを出力し、
前記位置演算部は、
前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、
複数の前記第三の出力信号に対応する前記デジタル信号に係る第一の差信号と、前記第三の出力信号に対応する前記デジタル信号及び前記第四の出力信号に対応する前記デジタル信号の差分である第二の差信号とに基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、
を有することを特徴とする請求項１に記載の位置検出回路。
【請求項８】
前記複数の磁界変化検出部はそれぞれ第一の出力信号と第二の出力信号を有し、
前記バイアス出力生成部は、
前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とを加算した信号に対して、前記基準電圧に基づくバイアスをかけた第三の出力信号と、
前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とを加算して生成した第四の出力信号と、
前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とを加算して生成した第五の出力信号と、
前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とを加算して生成した第六の出力信号とを出力し、
前記位置演算部は、
前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、
前記第三の出力信号に対応する前記デジタル信号及び前記第四の出力信号に対応する前記デジタル信号の差分である第一の差信号と、前記第五の出力信号に対応する前記デジタル信号及び前記第六の出力信号に対応する前記デジタル信号の差分である第二の差信号とに基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、
を有することを特徴とする請求項１に記載の位置検出回路。
【請求項９】
ぶれ補正装置であって、
撮影レンズを前記ぶれ補正装置の筐体に対して移動可能に保持する、又は前記撮影レンズを介して入射される被写体像を電気信号に変換する撮像素子を前記筐体に対して移動可能に保持する可動保持部と、
前記可動保持部に取り付けられ、又は前記筐体に対して固定された部材に取り付けられ、磁界を発生する磁界発生部と、
前記磁界発生部に対向する、前記可動保持部又は前記部材に配置された、請求項1から請求項8のいずれか１つに係る位置検出回路と、
前記筐体のぶれ量を計測するぶれ量計測部と、
前記位置検出回路の出力信号に基づき、前記ぶれ量を相殺するように前記可動保持部を移動させる移動制御部と、
を有することを特徴とするぶれ補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物体間の相対位置を検出する位置検出回路、及びこの位置検出回路を用いたぶれ補正装置に関する。
【背景技術】
【０００２】
物体間の相対位置を検出（検知）する方式として、比較的安価という観点から、永久磁石とホール素子（磁気センサ）を用いた検出方式が多く利用されている。このような位置検出方式による位置検出回路の一例としては、検出軸上に配置された2つのホール素子の出力信号から和信号と差信号を生成し、和信号と差信号の商を求めて正規化し、物体間の相対位置を検出する方法が知られている（例えば、特許文献1参照）。
【０００３】
また、上述のような位置検出回路の適用例としては撮像装置のぶれ補正装置が挙げられる。撮像装置のぶれ補正装置において位置検出回路は、ぶれ補正のために可動される撮像素子や補正レンズと固定部との相対位置を検出するために用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３４８１７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のような位置検出回路を用いた応用装置において、ホール素子の出力信号を検出するための一般的な回路としては、差動増幅回路を用い、この差動増幅回路の出力信号とAD変換回路の信号入力範囲とを合わせるために差動増幅回路に所定の基準電圧を設けて、この基準電圧を中心電圧とするように差動増幅回路の出力信号を変換してAD変換回路に入力する構成がある。この場合、従来の位置検出回路の位置検出結果には、基準電圧に起因する位置検出誤差が含まれているという問題がある。
【０００６】
以下、図19を用いて、この問題を説明する。図19は、上述の位置検出回路の構成を示している。図19では、一般的な差動増幅回路を演算部102a、102bとしている。演算部102a、102bは、ホール素子101aの出力信号Vhap、Vhanとホール素子101bの出力信号Vhbp、Vhbnを、基準電圧生成部103の出力電圧Vref（基準電圧）を中心とする出力信号Vha、Vhbに変換して出力する。演算部102a、102bの出力信号Vha、Vhbは、それぞれAD変換部104a、104bでデジタル信号VHA、VHBに変換される。このデジタル信号VHA、VHBに基づいて、差信号生成部105と和信号生成部106でそれぞれVHAとVHBの差信号と和信号が算出される。続いて、位置信号生成部107が差信号を和信号で割ることで位置検出結果が得られる。
【０００７】
演算部102aの出力信号Vhaは、ホール素子101aの出力信号Vhap、Vhanと基準電圧Vrefを用いると次の(1)式のようになる。
【０００８】
【数１】
2011066486.tif 000003
【０００９】
ここで、αは演算部102aの増幅率（ゲイン）である。AD変換部104aの出力信号は、出力信号Vhaをデジタル信号に変換した出力信号VHAとなる。なお、以降の説明では、アナログ信号とデジタル信号を区別するため、デジタル信号の名称はすべて大文字で示すこととする。
【００１０】
また、(1)式と同様にして演算部102bの出力信号Vhbは、ホール素子101bの出力信号Vhbp、Vhbnと基準電圧Vrefを用いると次の(2)式のようになる。
【００１１】
【数２】
2011066486.tif 000004
【００１２】
ここで、αは演算部102bの増幅率である。AD変換部104bの出力信号は、出力信号Vhbをデジタル信号に変換した出力信号VHBとなる。その後、出力信号VHAとVHBについて差信号（VHA−VHB）と和信号（VHA＋VHB）が算出され、以下の(3)式のような位置検出結果（VOUT）が出力される。
【００１３】
【数３】
2011066486.tif 000005
【００１４】
ここで、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。特許文献1に記載された位置検出回路では、基準電圧Vrefは考慮されておらず、(3)式は、VHA´とVHB´の差信号を和信号で割った商（割り算）になる。したがって、差信号の位置検出誤差を和信号の変化で割ることで差信号を補正し、線形性の良い位置検出結果として出力することになる。しかし、上述のように(3)式には2×VREFの項が入っているため、和信号の変化の度合いが理想的な特性とは変わってしまい、位置検出誤差が発生する。例えば、VHA´＜VREF、VHB´＜VREFの関係が成り立っているとすると、(3)式の分母である和信号は、以下のように近似できる。
【００１５】
【数４】
2011066486.tif 000006
【００１６】
(4)式が示すように、(3)式の分母である和信号が、検出位置によらないほぼ一定の信号になってしまうため、差信号を和信号で割っても位置検出誤差を補正できなくなる。つまり、基準電圧Vrefに関する項が位置検出誤差の原因になっている。
【００１７】
これまでの位置検出回路においては、基準電圧に起因する位置検出誤差は、要求される位置検出精度には影響せず位置検出にとって問題ない程度であった。しかし、近年の撮像装置では、撮像素子の画素数の増加に伴う画素の微細化によって位置検出回路に要求される位置検出精度が高精度になり、基準電圧に起因する位置検出誤差が位置検出に影響するため、要求される位置検出精度を満たすことが困難になってきた。
【００１８】
本発明は、上述した課題に鑑みてなされたものであって、基準電圧に起因する位置検出誤差をなくし、より高精度な位置検出結果を得ることができる位置検出回路及びぶれ補正装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、上記の課題を解決するためになされたもので、位置検出回路であって、離散して配置され、磁界発生部が発生する磁界の強さに応じた信号を出力する複数の磁界変化検出部と、グラウンド電圧以外で電源電圧よりも小さい絶対値の所定の基準電圧を生成する基準電圧生成部と、前記複数の磁界変化検出部から出力された信号に対して、前記基準電圧に基づくバイアスをかけた信号を出力するバイアス出力生成部と、前記バイアス出力生成部から出力された信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を出力する位置演算部と、を有することを特徴とする位置検出回路である。
【００２０】
また、本発明の位置検出回路において、前記位置演算部は、前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、前記デジタル信号に基づいて、前記基準電圧に由来する成分を補正するための係数を演算し、前記デジタル信号に係る差信号と和信号及び前記係数に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、を有することを特徴とする。
【００２１】
また、本発明の位置検出回路において、前記正規化演算部は、前記磁界発生部が所定の位置にあるときに前記バイアス出力生成部から出力された複数の信号を加算することにより中心加算信号を生成し、位置検出動作時に前記バイアス出力生成部から出力された複数の信号を加算した加算信号と前記中心加算信号との比を算出することにより、前記係数である可変ゲイン信号を生成し、前記デジタル信号に係る差信号と和信号に基づく演算式に前記可変ゲイン信号を乗じることにより、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算することを特徴とする。
【００２２】
また、本発明の位置検出回路において、前記正規化演算部は、前記磁界発生部が所定の位置にあるときに前記バイアス出力生成部から出力された複数の信号を加算することにより中心加算信号を生成し、位置検出動作時に前記バイアス出力生成部から出力された複数の信号を加算した加算信号と前記中心加算信号との比を算出することにより、前記係数である可変ゲイン信号を生成し、前記可変ゲイン信号をべき乗し、前記デジタル信号に係る差信号と和信号に基づく演算式にべき乗後の前記可変ゲイン信号を乗じることにより、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算することを特徴とする。
【００２３】
また、本発明の位置検出回路において、前記位置演算部は、前記バイアス出力生成部から出力された信号に係る電圧と前記基準電圧に係る電圧とをデジタル信号に変換するAD変換部と、前記バイアス出力生成部から出力された信号に係る電圧と前記基準電圧に係る電圧とのうちどちらか一方を前記AD変換部に入力させる入力部と、前記バイアス出力生成部から出力された信号に対応する前記デジタル信号に係る差信号と和信号、及び前記基準電圧に対応する前記デジタル信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、を有することを特徴とする。
【００２４】
また、本発明の位置検出回路において、前記位置演算部は、前記基準電圧に係る信号と、前記磁界変化検出部から出力された信号に対して、前記基準電圧に基づくバイアスをかけた信号とのいずれかが前記バイアス出力生成部から出力されるように、各々の前記磁界変化検出部から出力される複数の信号のいずれかを前記バイアス出力生成部に入力させる入力部と、前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、前記バイアスをかけた信号に対応する前記デジタル信号に係る差信号と和信号、及び前記基準電圧に係る信号に対応する前記デジタル信号に基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、を有することを特徴とする。
【００２５】
また、本発明の位置検出回路において、前記複数の磁界変化検出部はそれぞれ第一の出力信号と第二の出力信号を有し、前記バイアス出力生成部は、前記第一の出力信号から前記第二の出力信号を減算した信号に対して、前記基準電圧に基づくバイアスをかけた第三の出力信号と、前記第二の出力信号から前記第一の出力信号を減算した信号に対して、前記基準電圧に基づくバイアスをかけた第四の出力信号とを出力し、前記位置演算部は、前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、複数の前記第三の出力信号に対応する前記デジタル信号に係る第一の差信号と、前記第三の出力信号に対応する前記デジタル信号及び前記第四の出力信号に対応する前記デジタル信号の差分である第二の差信号とに基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、を有することを特徴とする。
【００２６】
また、本発明の位置検出回路において、前記複数の磁界変化検出部はそれぞれ第一の出力信号と第二の出力信号を有し、前記バイアス出力生成部は、前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とを加算した信号に対して、前記基準電圧に基づくバイアスをかけた第三の出力信号と、前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とを加算して生成した第四の出力信号と、前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第一の出力信号とを加算して生成した第五の出力信号と、前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とその他の前記複数の磁界変化検出部のうち少なくとも一つ以上の前記第二の出力信号とを加算して生成した第六の出力信号とを出力し、前記位置演算部は、前記バイアス出力生成部から出力された信号に係る電圧をデジタル信号に変換するAD変換部と、前記第三の出力信号に対応する前記デジタル信号及び前記第四の出力信号に対応する前記デジタル信号の差分である第一の差信号と、前記第五の出力信号に対応する前記デジタル信号及び前記第六の出力信号に対応する前記デジタル信号の差分である第二の差信号とに基づいて、前記磁界発生部と前記磁界変化検出部との相対的な位置関係を示す信号であって、前記基準電圧に由来する成分を除去した信号を演算する正規化演算部と、を有することを特徴とする。
【００２７】
また、本発明は、ぶれ補正装置であって、撮影レンズを前記ぶれ補正装置の筐体に対して移動可能に保持する、又は前記撮影レンズを介して入射される被写体像を電気信号に変換する撮像素子を前記筐体に対して移動可能に保持する可動保持部と、前記可動保持部に取り付けられ、又は前記筐体に対して固定された部材に取り付けられ、磁界を発生する磁界発生部と、前記磁界発生部に対向する、前記可動保持部又は前記部材に配置された、前記位置検出回路と、前記筐体のぶれ量を計測するぶれ量計測部と、前記位置検出回路の出力信号に基づき、前記ぶれ量を相殺するように前記可動保持部を移動させる移動制御部と、を有することを特徴とするぶれ補正装置である。
【発明の効果】
【００２８】
本発明によれば、磁界発生部と磁界変化検出部との相対的な位置関係を示す信号として、基準電圧に由来する成分を除去した信号を出力することによって、基準電圧に起因する位置検出誤差をなくし、より高精度な位置検出結果を得ることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第1の実施形態に係る位置検出に用いる構成要素の斜視図である。
【図２】本発明の第1の実施形態に係る位置検出に用いる構成要素の上面図である。
【図３】本発明の第1の実施形態に係る位置検出回路の構成を示すブロック図である。
【図４】本発明の第1の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図５】本発明の第1の実施形態に係る位置検出精度を説明するためのグラフである。
【図６】本発明の第2の実施形態に係る位置検出回路の構成を示すブロック図である。
【図７】本発明の第2の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図８】本発明の第2の実施形態に係る位置検出精度を説明するためのグラフである。
【図９】本発明の第3の実施形態に係る位置検出回路の構成を示すブロック図である。
【図１０】本発明の第3の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図１１】本発明の第4の実施形態に係る位置検出回路の構成を示すブロック図である。
【図１２】本発明の第4の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図１３】本発明の第5の実施形態に係る位置検出回路の構成を示すブロック図である。
【図１４】本発明の第5の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図１５】本発明の第6の実施形態に係る位置検出回路の構成を示すブロック図である。
【図１６】本発明の第6の実施形態に係る位置検出回路の動作を示すフローチャートである。
【図１７】本発明の第7の実施形態に係るぶれ補正装置の側面図である。
【図１８】本発明の第7の実施形態に係るぶれ補正装置の上面図である。
【図１９】従来の位置検出回路の構成を示すブロック図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照し、本発明の実施形態を説明する。
【００３１】
（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1及び図2は、位置検出に用いる構成要素の物理的な配置を示す斜視図及び上面図である。図3は、本実施形態に係る位置検出回路の構成を示している。図4は、本実施形態に係る位置検出回路の動作を示している。
【００３２】
次に、各図に示された構成について説明する。図1及び図2に示すように、本実施形態では、磁界の変化を検出する磁界変化検出素子にはホール素子201a、201bを用い、磁界を発生する磁界発生部には方形状の永久磁石20を用いるものとする。
【００３３】
図3に示すように、本実施形態に係る位置検出回路は、ホール素子201a、201bと、基準電圧生成部202と、バイアス出力生成部203a、203bと、位置演算部200とを備えている。位置演算部200は、AD変換部204a、204bと、正規化演算部205とを備えている。正規化演算部205は、差信号生成部206と、和信号生成部207と、中心加算信号保持部208と、可変ゲイン信号生成部209と、位置信号生成部210とを備えている。
【００３４】
ここで、図1及び図2に示すように、ホール素子201a、201bは、x軸方向に離散して配置された1つのホール素子対であるものとする。永久磁石20は、一対のホール素子201a、201bの中心を通る軸上に永久磁石20の中心が位置するように、一対のホール素子201a、201bと対向して取り付けられている。ここで、永久磁石20の中心とは、一対のホール素子201a、201bと対向する永久磁石20の面における二つの対角線が交わる点である。また、永久磁石20はz軸方向の上面側がN極、z軸方向の下面側がS極に磁化されている。なお、回路設計の変更により、N極とS極の配置を変更し、N極側をz軸方向の下面側、S極側をz軸方向の上面側とすることも可能である。
【００３５】
この永久磁石20の移動による磁界の変化によって、一対のホール素子201a、201bの出力信号Vhap、Vhan、Vhbp、Vhbnが変化する。すなわち、ホール素子201a、201bは、永久磁石20が発生する磁界の強さに応じた信号を出力する。基準電圧生成部202は、グラウンド（GND）電圧以外で電源電圧（VCC）よりも小さい絶対値の所定の基準電圧Vrefを生成する。
【００３６】
バイアス出力生成部203aは、ホール素子201aの出力信号Vhap、Vhanに対して、基準電圧Vrefに基づくバイアスをかけた信号をAD変換部204aに出力する。具体的には、バイアス出力生成部203aは、ホール素子201aの出力信号Vhap、Vhanの差を、基準電圧生成部202の基準電圧Vrefを中心とする信号に変換してAD変換部204aに出力する。
【００３７】
バイアス出力生成部203bは、ホール素子201bの出力信号Vhbp、Vhbnに対して、基準電圧Vrefに基づくバイアスをかけた信号をAD変換部204bに出力する。具体的には、バイアス出力生成部203bは、ホール素子201bの出力信号Vhbp、Vhbnの差を、基準電圧生成部202の基準電圧Vrefを中心とする信号に変換してAD変換部204bに出力する。
【００３８】
位置演算部200は、バイアス出力生成部203a、203bの出力信号に基づいて、永久磁石20とホール素子201a、201bとの相対的な位置関係を示す信号であって、基準電圧Vrefに由来する成分を除去した信号を演算して出力する。位置演算部200の各構成は以下の機能を有する。
【００３９】
AD変換部204a、204bは、バイアス出力生成部203a、203bの出力信号をデジタル信号VHA、VHBに変換し、差信号生成部206と和信号生成部207に出力する。差信号生成部206は、AD変換部204a、204bからのデジタル信号VHA、VHBの差をとった信号を生成し、位置信号生成部210に出力する。和信号生成部207は、AD変換部204a、204bからのデジタル信号VHA、VHBの和をとった信号を生成し、中心加算信号保持部208、可変ゲイン信号生成部209、位置信号生成部210に出力する。
【００４０】
中心加算信号保持部208は、位置検出動作開始前において、永久磁石20の中心位置と、ホール素子201a、201bの中心位置を結ぶ線分の中点とが一致している状態（図2の状態）の和信号生成部207の出力信号を保持し、保持している信号を可変ゲイン信号生成部209に出力する。位置検出動作の開始前における状態が例えば図2の状態となるように、永久磁石20とホール素子201a、201bの位置はあらかじめ調整されている。
【００４１】
可変ゲイン信号生成部209は、和信号生成部207、中心加算信号保持部208の出力信号の商（比）を算出し、算出結果を位置信号生成部210に出力する。位置信号生成部210は、差信号生成部206の出力信号と和信号生成部207の出力信号の商（比）を算出し、算出結果に可変ゲイン信号生成部209の出力信号を掛けて（乗じて）位置検出結果ΔXとして出力する。
【００４２】
次に、図3及び図4を用いて、上述のように構成された位置検出回路の動作について説明する。ホール素子201aの出力信号Vhap、Vhan及びホール素子201bの出力信号Vhbp、Vhbnは、それぞれバイアス出力生成部203a、203bに入力される。バイアス出力生成部203aは、ホール素子201aの出力信号Vhap、Vhanの差信号を、基準電圧Vrefを中心とした出力信号Vha＝（Vhap−Vhan）＋Vrefに変換し、AD変換部204aに出力する。また、バイアス出力生成部203bは、ホール素子201bの出力信号Vhbp、Vhbnの差信号を、基準電圧Vrefを中心とした出力信号Vhb＝（Vhbp−Vhbn）＋Vrefに変換し、AD変換部204bに出力する。AD変換部204a、204bは、出力信号Vha、Vhbをデジタル信号VHA、VHBに変換し、差信号生成部206と和信号生成部207に出力する。
【００４３】
ここで、位置検出動作の開始前において、永久磁石20の中心位置と、ホール素子201a、201bの中心位置を結ぶ線分の中点とが一致している状態のとき、和信号生成部207はデジタル信号VHAとVHBの和信号（VHA+VHB）を算出し（ステップS101）、中心加算信号保持部208に出力する。中心加算信号保持部208は、入力された和信号（VHA+VHB）を位置検出動作の間保持し、位置検出動作中は、保持している和信号（VHA+VHB）を可変ゲイン信号生成部209に出力する。後述する和信号と区別するため、中心加算信号保持部208が保持している信号を（VHA+VHB）´とする（ステップS102）。
【００４４】
続いて、位置検出動作中において、差信号生成部206は、検出位置における差信号（VHA−VHB）を位置信号生成部210に出力する（ステップS103）。また、和信号生成部207は、検出位置における和信号（VHA＋VHB）を可変ゲイン信号生成部209及び位置信号生成部210に出力する（ステップS103）。可変ゲイン信号生成部209は、中心加算信号保持部208の出力信号と和信号生成部207の出力信号の商（比）γ（可変ゲイン信号）を以下の(5)式のように算出し、算出結果を位置信号生成部210に出力する（ステップS104）。
【００４５】
【数５】
2011066486.tif 000007
【００４６】
位置信号生成部210は、入力信号に基づいて、以下の(6)式のように位置検出結果ΔXを算出し、出力する（ステップS105）。
【００４７】
【数６】
2011066486.tif 000008
【００４８】
上述のようにして位置検出動作開始前の和信号（VHA+VHB）´と位置検出動作中の和信号（VHA+VHB）から可変ゲイン信号（γ）を生成し、ホール素子対の差信号（VHA−VHB）と和信号（VHA＋VHB）の商に可変ゲイン信号を掛けることにより、位置検出精度を容易に向上することができる。以下、図5を用いてこの理由を説明する。
【００４９】
図5は、基準電圧Vrefの影響のない理想的な場合における検出位置と和信号との関係、(4)式における検出位置と和信号との関係、及び後述する(7)式の最右辺における検出位置と和信号（分母）との関係を正規化して示している。なお、図5において、永久磁石20の中心位置と、ホール素子201a、201bの中心位置を結ぶ線分の中点とが一致している状態のときの位置を0とした。
【００５０】
理想的な場合、位置検出回路における和信号の特性は、ホール素子の特性上、永久磁石20の中心位置と、ホール素子201a、201bの中心位置を結ぶ線分の中点とが一致している状態のときの信号（（VHA+VHB）´）を頂点とした上に凸の特性となる(A)。それに対し、(4)式における和信号の特性は、上述したようにほぼ一定の信号であるため、理想的な特性と比べて、検出位置に対する変化は少ない。
【００５１】
一方、(5)式のγは、上記(A)の特性から、位置検出範囲の全ての位置においてγ≧１となる。従って、(6)式を以下の(7)式のように変形すると、最右辺の分母にγの逆数が登場し、このγの逆数は常に１以下の少数値となる。
【００５２】
【数７】
2011066486.tif 000009
【００５３】
ここで、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。
【００５４】
また、（VHA+VHB）´は、検出位置に依存しない一定の信号であり、（VHA＋VHB）は、上記(A)の特性から、検出位置に依存する上に凸の特性である。このため、(7)式の分母における（VHA＋VHB）／（VHA+VHB）´は、位置検出範囲の中心から端部に向かうに従って減少していく。従って(7)式の分母は、図5に示す（4）式の特性を有する（VHA＋VHB）に対して、検出位置に依存する１以下の少数値（（VHA＋VHB）／（VHA+VHB）´）を掛けたものである。これによって、(7)式の分母は、図5に示す(4)式の特性よりも理想的な場合の特性に近い値になるので、(7)式により、基準電圧Vrefに起因する位置検出誤差を抑制し、位置検出を高精度に行うことができる。
【００５５】
（第2の実施形態）
次に、本発明の第2の実施形態を説明する。図6は、第2の実施形態に係る位置検出回路の構成を示している。図7は、第2の実施形態に係る位置検出回路の動作を示している。図6に示す位置検出回路を構成している各要素において、図3に示した第1の実施形態と同一の要素には同一の符号を付し、その説明を省略する。また同様に、図7に示す位置検出回路の動作において、図4に示した第1の実施形態と同一の動作には同一の符号を付し、その説明を省略する。
【００５６】
以下では、第1の実施形態との相違点を中心として、図6及び図7に示す位置検出回路の構成及び動作について説明する。図3に示した位置検出回路との相違点は、位置演算部300、正規化演算部301を新たに備えた点である。
【００５７】
また、正規化演算部301は設定部303を新たに備え、可変ゲイン信号生成部209の信号処理内容を変更した可変ゲイン信号生成部302を備える。設定部303には予め設定値n（n≧1）が設定されている。可変ゲイン信号生成部302に設定部303の設定値nが入力され、可変ゲイン信号生成部302は、(5)式に示した可変ゲイン信号（γ）をn乗した値を以下の(8)式のように算出する（ステップS201）。
【００５８】
【数８】
2011066486.tif 000010
【００５９】
位置信号生成部210は、差信号生成部206、和信号生成部207、可変ゲイン信号生成部302の出力信号に基づいて以下の(9)式のように位置検出結果ΔXを算出し、出力する（ステップS105）。
【００６０】
【数９】
2011066486.tif 000011
【００６１】
ここで、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。
【００６２】
上述のようにして位置検出動作開始前の和信号（VHA+VHB）´と位置検出動作中の和信号（VHA+VHB）から生成した信号をn乗した可変ゲイン信号（γ）を生成し、ホール素子対の差信号（VHA−VHB）と和信号（VHA＋VHB）の商に可変ゲイン信号を掛けることにより位置検出精度を容易に向上することができる。以下、図8を用いてこの理由を説明する。
【００６３】
図8は、基準電圧Vrefの影響のない理想的な場合における検出位置と和信号との関係、(4)式における検出位置と和信号との関係、及び(7)式の最右辺における検出位置と和信号（分母）との関係に加えて、設定部303の設定値n をn＝4、n＝8とした場合の(9)式の最右辺における検出位置と和信号（分母）との関係を正規化して示している。なお、図8において、永久磁石20の中心位置と、ホール素子201a、201bの中心位置を結ぶ線分の中点とが一致している状態のときの位置を0とした。
【００６４】
上述のように、(7)式では、和信号（VHA＋VHB）に対して、検出位置に依存する１以下の少数値である可変ゲイン信号を掛け、検出位置に応じた和信号の変化を大きくすることで、基準電圧Vrefに起因する位置検出誤差を抑制している。それに対して(9)式では、(7)式において可変ゲイン信号に相当する信号（(5)式）をn乗することで、検出位置に応じた可変ゲイン信号の変化をより大きくしている。
【００６５】
従って、可変ゲイン信号をn乗した値が掛けられた(9)式の最右辺に関しても、同様にして検出位置に応じた変化が大きくなり、設定部303の設定値nを大きくするほど、理想的な場合の特性に近づけることができる。さらに、図8では、設定部303の設定値nを所定の値（n=8）とすることで、理想的な場合の特性と一致させることができる。その結果、第1の実施形態よりも理想的な場合の特性に近い和信号（分母）、あるいは理想的な場合の特性と一致した和信号で差信号を割ることにより、基準電圧Vrefに起因する位置検出誤差を大幅に抑制し、位置検出をより高精度に行うことができる。
【００６６】
なお、本実施形態においては、図8に示したように、設定値n=8の場合において理想特性と最も近くなっているが、設定値nの値が大きくなるほど演算負荷も増加するため、設定値nの値には、実現するシステムにおける基準電圧Vrefとホール素子などの検出素子の出力信号の大小関係、及び要求される位置検出精度によって最適な値を設定すればよい。
【００６７】
（第3の実施形態）
次に、本発明の第3の実施形態を説明する。図9は、第3の実施形態に係る位置検出回路の構成を示している。図10は、第3の実施形態に係る位置検出回路の動作を示している。図9に示す位置検出回路を構成している各要素において、図3に示した第1の実施形態、及び図6に示した第2の実施形態と同一の要素には同一の符号を付し、その説明を省略する。同様に、図10に示す位置検出回路の動作において、図4に示した第1の実施形態、及び図7に示した第2の実施形態と同一の動作には同一の符号を付し、その説明を省略する。
【００６８】
以下では、第1の実施形態及び第2の実施形態との相違点を中心として、図9及び図10に示す位置検出回路の構成と動作について説明する。図3に示した第1の実施形態との相違点は、切り替え部400、位置演算部403、正規化演算部404を新たに備えた点である。また、正規化演算部404は、基準電圧信号保持部405a、405b、減算信号生成部406を新たに備え、位置信号生成部210の信号処理内容を変更した位置信号生成部407を備える。
【００６９】
切り替え部400は3端子スイッチ401、402を備えている。さらに、3端子スイッチ401は、端子401a、401b、401cを有している。端子401aはバイアス出力生成部203aの出力端子に接続されている。端子401bは基準電圧生成部202に接続されている。端子401cはAD変換部204aの入力端子に接続されている。また、3端子スイッチ401には図示しない制御部からの信号SWが入力されており、3端子スイッチ401に信号SWのL（Low）レベルが入力された場合には、3端子スイッチ401は、端子401aと端子401cが接続される状態になり、バイアス出力生成部203aの出力信号がAD変換部204aに入力される。一方、3端子スイッチ401に信号SWのH（High）レベルが入力された場合には、3端子スイッチ401は、端子401bと端子401cが接続される状態になり、基準電圧生成部202の出力信号がAD変換部204aに入力される。
【００７０】
3端子スイッチ402は、端子402a、402b、402cを有している。端子402aはバイアス出力生成部203bの出力端子に接続されている。端子402bは基準電圧生成部202に接続されている。端子402cはAD変換部204bの入力端子に接続されている。また、3端子スイッチ402には図示しない制御部からの信号SWが入力されており、3端子スイッチ402に信号SWのL（Low）レベルが入力された場合には、3端子スイッチ402は、端子402aと端子402cが接続される状態になり、バイアス出力生成部203bの出力信号がAD変換部204bに入力される。一方、3端子スイッチ402に信号SWのH（High）レベルが入力された場合には、3端子スイッチ402は、端子402bと端子402cが接続される状態になり、基準電圧生成部202の出力信号がAD変換部204bに入力される。
【００７１】
基準電圧信号保持部405aは、AD変換部204aから出力される、基準電圧VrefのAD変換結果VREFを保持し、減算信号生成部406に出力する。基準電圧信号保持部405bは、AD変換部204bから出力される、基準電圧VrefのAD変換結果VREFを保持し、減算信号生成部406に出力する。
【００７２】
減算信号生成部406には、基準電圧信号保持部405a、405bが保持しているAD変換結果VREF及び和信号生成部207の出力信号（VHA+VHB）が入力される。減算信号生成部406は、これらの信号に基づき出力信号ADDを以下の(10)式のように算出し、位置信号生成部407に出力する。
【００７３】
【数１０】
2011066486.tif 000012
【００７４】
位置信号生成部407は、入力信号に基づいて以下の(11)式のように位置検出結果ΔXを算出し、出力する。
【００７５】
【数１１】
2011066486.tif 000013
【００７６】
（11）式において、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。
【００７７】
次に、上述のように構成された位置検出回路の動作について、図10を用いて説明する。はじめに、図示しない制御部から信号SWのHレベルが3端子スイッチ401、402に入力されて、3端子スイッチ401は、端子401bと端子401cが接続される状態になり、3端子スイッチ402は、端子402bと端子402cが接続される状態になる。そして、AD変換部204a、204bは基準電圧VrefをAD変換する（ステップS301）。
【００７８】
続いて、基準電圧信号保持部405aはAD変換部204aの出力信号VREFを保持し、基準電圧信号保持部405bはAD変換部204bの出力信号VREFを保持する（ステップS302）。続いて、3端子スイッチ401、402に図示しない制御部から信号SWのLレベルが入力され、3端子スイッチ401は、端子401aと端子401cが接続される状態になり、3端子スイッチ402は、端子402aと端子402cが接続される状態になる。そして、AD変換部204aはバイアス出力生成部203aの出力信号VhaをAD変換し、AD変換部204bはバイアス出力生成部203bの出力信号VhbをAD変換する（ステップS303）。
【００７９】
その後、出力信号Vha、VhbのAD変換結果VHA、VHBを用いて、差信号生成部206は差信号（VHA−VHB）を生成し、和信号生成部207は和信号（VHA＋VHB）を生成する（ステップS103）。減算信号生成部406は、和信号生成部207の出力信号（VHA＋VHB）と、基準電圧信号保持部405a、405bに保持されている信号VREFとを用いて、(10)式に従って出力信号ADDを生成する（ステップS304）。最後に、位置信号生成部407は、差信号生成部206の出力信号（VHA−VHB）と減算信号生成部406の出力信号ADDとを用いて、(11)式に従って位置検出結果ΔXを算出し、出力する（ステップS105）。
【００８０】
以上のように、和信号生成部207の出力信号（VHA＋VHB）から基準電圧生成部202の出力信号のAD変換結果VREFを減算した信号ADDを用いることにより、位置検出誤差の原因となる基準電圧Vrefを除去できるため、基準電圧Vrefの影響を受けずに高い精度で位置検出を行うことができる。特に、第1の実施形態及び第2の実施形態の位置検出回路では、基準電圧Vrefの影響を演算処理によって抑制するのに対し、本実施形態の位置検出回路では基準電圧Vrefの成分を演算処理により直接除去するため、基準電圧Vrefが影響せず、第1の実施形態及び第2の実施形態の位置検出回路よりも位置検出精度を向上することができる。
【００８１】
（第4の実施形態）
次に、本発明の第4の実施形態を説明する。図11は、第4の実施形態に係る位置検出回路の構成を示している。図12は、第4の実施形態に係る位置検出回路の動作を示している。図11に示す位置検出回路を構成している各要素において、第1の実施形態から第3の実施形態の位置検出回路と同一の要素には同一の符号を付し、その説明を省略する。同様に、図12に示す位置検出回路の動作において、第1の実施形態から第3の実施形態の位置検出回路と同一の動作には同一の符号を付し、その説明を省略する。
【００８２】
以下では、第3の実施形態との相違点を中心として、図11及び図12に示す位置検出回路の構成と動作について説明する。第3の実施形態との相違点は、切り替え部400をホール素子201a、201bとバイアス出力生成部203a、203bとの間に配置した点である。
【００８３】
端子401aは、出力信号Vhapが出力されるホール素子201aの出力端子に接続されている。端子401bは、出力信号Vhanが出力されるホール素子201aの出力端子に接続されている。端子401cはバイアス出力生成部203aの入力端子に接続されている。また、3端子スイッチ401には図示しない制御部からの信号SWが入力されており、3端子スイッチ401に信号SWのL（Low）レベルが入力された場合には、3端子スイッチ401は、端子401bと端子401cが接続される状態になり、ホール素子201aの出力信号Vhanがバイアス出力生成部203aに入力される。一方、3端子スイッチ401に信号SWのH（High）レベルが入力された場合には、3端子スイッチ401は、端子401aと端子401cが接続される状態になり、ホール素子201aの出力信号Vhapがバイアス出力生成部203aに入力される。
【００８４】
端子402aは、出力信号Vhbpが出力されるホール素子201bの出力端子に接続されている。端子402bは、出力信号Vhbnが出力されるホール素子201bの出力端子に接続されている。端子402cはバイアス出力生成部203bの入力端子に接続されている。また、3端子スイッチ402には図示しない制御部からの信号SWが入力されており、3端子スイッチ402に信号SWのL（Low）レベルが入力された場合には、3端子スイッチ402は、端子402bと端子402cが接続される状態になり、ホール素子201bの出力信号Vhbnがバイアス出力生成部203bに入力される。一方、3端子スイッチ402に信号SWのH（High）レベルが入力された場合には、3端子スイッチ402は、端子402aと端子402cが接続される状態になり、ホール素子201bの出力信号Vhbpがバイアス出力生成部203bに入力される。
【００８５】
次に、上述のように構成された位置検出回路の動作について、図12を用いて説明する。はじめに、図示しない制御部から信号SWのHレベルが3端子スイッチ401、402に入力されて、3端子スイッチ401は、端子401aと端子401cが接続される状態になる。このため、バイアス出力生成部203aの二つの入力端子にホール素子201aの出力信号Vhap が入力される（ステップS401）。また、3端子スイッチ402は、端子402aと端子402cが接続される状態になり、バイアス出力生成部203bの二つの入力端子にホール素子201bの出力信号Vhbpが入力される（ステップS402）。    
【００８６】
バイアス出力生成部203a、203bは、以下の(12)式、(13)式の出力信号Vha、VhbをAD変換部204a、204bに出力する（ステップS403）。
【００８７】
【数１２】
2011066486.tif 000014
【００８８】
【数１３】
2011066486.tif 000015
【００８９】
AD変換部204a、204bは、上記の出力信号Vha、Vhb、つまりVrefをAD変換し（ステップS301）、基準電圧信号保持部405a、405bはAD変換部204a、204bの出力信号VREFを保持する（ステップS302）。その後、上述した第3の実施形態と同様の動作によって位置検出結果ΔXが位置信号生成部407から出力される。
【００９０】
以上のように、和信号生成部207の出力信号（VHA＋VHB）から基準電圧VrefのAD変換結果VREFを減算した信号ADDを用いることにより、位置検出誤差の原因となる基準電圧Vrefを除去できるため、基準電圧Vrefの影響を受けずに高い精度で位置検出を行うことができる。
【００９１】
また、本実施形態では、以下で説明する効果が得られる。バイアス出力生成部203a、203bを例えばOPアンプで構成する場合、出力信号にオフセット成分が含まれる。このオフセット成分は位置検出誤差の原因となる。本実施形態では、(10)式のように出力信号ADDは、バイアス出力生成部203a、203bを介して出力される基準電圧VrefのAD変換結果VREFを用いて生成されている。このため、（10）式を構成するVHA、VHB、VREFのそれぞれに、バイアス出力生成部203a、203bが有するオフセット成分が含まれることになり、(10)式によりそれらのオフセット成分が相殺されることになる。したがって、オフセット成分が影響せず、第3の実施形態の位置検出回路よりも位置検出精度を向上することができる。
【００９２】
（第5の実施形態）
次に、本発明の第5の実施形態を説明する。図13は、第5の実施形態に係る位置検出回路の構成を示している。図14は、第5の実施形態に係る位置検出回路の動作を示している。図13に示す位置検出回路を構成している各要素において、第1の実施形態から第4の実施形態の位置検出回路と同一の要素には同一の符号を付し、その説明を省略する。同様に、図14に示す位置検出回路の動作において、第1の実施形態から第4の実施形態の位置検出回路と同一の動作には同一の符号を付し、その説明を省略する。
【００９３】
以下では、第4の実施形態との相違点を中心として、図13及び図14に示す位置検出回路の構成と動作について説明する。第4の実施形態との相違点は、切り替え部500、位置演算部503、正規化演算部504を新たに備えた点である。また、正規化演算部504は信号保持部505、第二差信号生成部506を新たに備え、位置信号生成部407の信号処理内容を変更した位置信号生成部507を備える。
【００９４】
切り替え部500は3端子スイッチ501、502を備えている。さらに、3端子スイッチ501は、端子501a、501b、501cを有している。端子501aは、出力信号Vhbpが出力されるホール素子201bの出力端子に接続されている。端子501bは、出力信号Vhbnが出力されるホール素子201bの出力端子に接続されている。端子501cはバイアス出力生成部203bの入力端子に接続されている。また、3端子スイッチ501には図示しない制御部からの信号SW1が入力されており、3端子スイッチ501に信号SW1のL（Low）レベルが入力された場合には、3端子スイッチ501は、端子501aと端子501cが接続される状態になり、ホール素子201bの出力信号Vhbpがバイアス出力生成部203bに入力される。一方、3端子スイッチ501に信号SW1のH（High）レベルが入力された場合には、3端子スイッチ501は、端子501bと端子501cが接続される状態になり、ホール素子201bの出力信号Vhbnがバイアス出力生成部203bに入力される。
【００９５】
3端子スイッチ502は、端子502a、502b、502cを有している。端子502aは、出力信号Vhbpが出力されるホール素子201bの出力端子に接続されている。端子502bは、出力信号Vhbnが出力されるホール素子201bの出力端子に接続されている。端子502cはバイアス出力生成部203bの入力端子に接続されている。また、3端子スイッチ502には図示しない制御部からの信号SW2が入力されており、3端子スイッチ502に信号SW2のL（Low）レベルが入力された場合には、3端子スイッチ502は端子502bと端子502cが接続される状態になり、ホール素子201bの出力信号Vhbnがバイアス出力生成部203bに入力される。一方、3端子スイッチ502に信号SW2のH（High）レベルが入力された場合には、3端子スイッチ502は端子502aと端子502cが接続される状態になり、ホール素子201bの出力信号Vhbpがバイアス出力生成部203bに入力される。
【００９６】
信号保持部505は、AD変換部204bから出力されるAD変換結果のうち、バイアス出力生成部203bを介して出力される基準電圧VrefのAD変換結果VHBを保持し、第二差信号生成部506に出力する。第二差信号生成部506には、AD変換部204a及び信号保持部505の出力信号が入力され、第二差信号生成部506はこれらの出力信号の差信号を位置信号生成部507に出力する。位置信号生成部507は、差信号生成部206の出力信号と第二差信号生成部506の出力信号との商（比）を算出し、位置検出結果ΔXとして出力する。
【００９７】
次に、上述のように構成された係る位置検出回路の動作について、図14を用いて説明する。はじめに、図示しない制御部から信号SW1のHレベルが3端子スイッチ501に入力されて、3端子スイッチ501は、端子501bと端子501cが接続される状態になり、バイアス出力生成部203bの一つの入力端子にホール素子201bの出力信号Vhbnが入力される。同様にして、図示しない制御部から信号SW2 のHレベルが3端子スイッチ502に入力されて、3端子スイッチ502は端子502aと端子502cが接続される状態になり、バイアス出力生成部203bのもう一方の入力端子にホール素子201bの出力信号Vhbpが入力される。その結果、バイアス出力生成部203bは、3端子スイッチ501、502からの入力信号に基づき出力信号Vhbを以下の(14)式のように算出し、AD変換部204bに出力する（ステップS501）。
【００９８】
【数１４】
2011066486.tif 000016
【００９９】
AD変換部204bはバイアス出力生成部203bの出力信号をAD変換し、信号保持部505に出力する（ステップS502 ）。信号保持部505は、AD変換部204bのAD変換結果VHBを保持する。後述する差信号と区別するため、信号保持部505で保持している信号をVHB´とする（ステップS503）。
【０１００】
続いて、図示しない制御部から信号SW1のLレベルが3端子スイッチ501に入力されて、3端子スイッチ501は、端子501aと端子501cが接続される状態になり、バイアス出力生成部203bの一つの入力端子にホール素子201bの出力信号Vhbpが入力される。同様にして、図示しない制御部から信号SW2 のLレベルが3端子スイッチ502に入力されて、3端子スイッチ502は、端子502bと端子502cが接続される状態になり、バイアス出力生成部203bのもう一方の入力端子にホール素子201bの出力信号Vhbnが入力される。その結果、バイアス出力生成部203bは、3端子スイッチ501、502からの入力信号に基づき出力信号Vhbを以下の(15)式のように算出し、AD変換部204bに出力する。
【０１０１】
【数１５】
2011066486.tif 000017
【０１０２】
AD変換部204bはバイアス出力生成部203bの出力信号をAD変換し、差信号生成部206、第二差信号生成部506に出力する（ステップS303 ）。同時にバイアス出力生成部203aは、ホール素子201aの出力信号Vhap、Vhanに基づき出力信号Vhaを以下の(16)式のように算出し、AD変換部204aに出力する。
【０１０３】
【数１６】
2011066486.tif 000018
【０１０４】
AD変換部204aはバイアス出力生成部203aの出力信号をAD変換し、差信号生成部206に出力する（ステップS303 ）。その後、差信号生成部206は、検出位置における差信号（VHA−VHB）を位置信号生成部507に出力する（ステップS504）。第二差信号生成部506は、検出位置における第二差信号（VHA−VHB´）を位置信号生成部507に出力する（ステップS505）。位置信号生成部507は、入力信号に基づいて以下の(17)式のように位置検出結果ΔXを算出し、出力する（ステップS506）。
【０１０５】
【数１７】
2011066486.tif 000019
【０１０６】
（17）式において、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。
【０１０７】
以上のように、出力信号VHB´を用いて第二差信号（VHA−VHB´）を生成し、これと差信号（VHA−VHB）との商（比）を求めることにより、位置検出誤差の原因となる基準電圧Vrefを除去できるため、基準電圧Vrefの影響を受けずに高い精度で位置検出を行うことができる。また、第3の実施形態及び第4の実施形態の位置検出回路では、出力信号ADDから基準電圧VrefのAD変換結果VREFを減算した減算信号を生成するための減算信号生成部406を設ける必要があったが、第5の実施形態ではこの必要がなくなるので、第3の実施形態及び第4の実施形態の位置検出回路と比較して、より容易な処理で位置検出を行うことができ、演算処理に関する負荷を軽減することができる。
【０１０８】
（第6の実施形態）
次に、本発明の第6の実施形態を説明する。図15は、第6の実施形態に係る位置検出回路の構成を示している。図16は、第6の実施形態に係る位置検出回路の動作を示している。図15に示す位置検出回路を構成している各要素において、第1の実施形態から第5の実施形態の位置検出回路と同一の要素には同一の符号を付し、その説明を省略する。同様に、図16に示す位置検出回路の動作において、第1の実施形態から第5の実施形態の位置検出回路と同一の動作には同一の符号を付し、その説明を省略する。
【０１０９】
以下では、第5の実施形態との相違点を中心として、図15及び図16に示す位置検出回路の構成と動作について説明する。第5の実施形態との相違点は、バイアス出力生成部600a、600b、位置演算部601、正規化演算部602を新たに備え、切り替え部500とホール素子201b及びバイアス出力生成部600a、600bとの接続関係を変更した点である。
【０１１０】
正規化演算部602は、第5の実施形態における正規化演算部504から第二差信号生成部506を除去し、信号保持部505を差信号生成部206と位置信号生成部507の間に配置した構成を有している。
【０１１１】
切り替え部500の3端子スイッチ501において、端子501aは、出力信号Vhbpが出力されるホール素子201bの出力端子に接続されている。端子501bは、出力信号Vhbnが出力されるホール素子201bの出力端子に接続されている。端子501cはバイアス出力生成部600aの入力端子に接続されている。また、3端子スイッチ501には図示しない制御部からの信号SW1が入力されており、3端子スイッチ501に信号SW1のL（Low）レベルが入力された場合には、3端子スイッチ501は、端子501bと端子501cが接続される状態になり、ホール素子201bの出力信号Vhbnがバイアス出力生成部600aに入力される。一方、3端子スイッチ501に信号SW1のH（High）レベルが入力された場合には、3端子スイッチ501は、端子501aと端子501cが接続される状態になり、ホール素子201bの出力信号Vhbpがバイアス出力生成部600aに入力される。
【０１１２】
端子502aは、出力信号Vhbpが出力されるホール素子201bの出力端子に接続されている。端子502bは、出力信号Vhbnが出力されるホール素子201bの出力端子に接続されている。端子502cはバイアス出力生成部600bの入力端子に接続されている。また、3端子スイッチ502には図示しない制御部からの信号SW2が入力されており、3端子スイッチ502に信号SW2のL（Low）レベルが入力された場合には、3端子スイッチ502は、端子502aと端子502cが接続される状態になり、ホール素子201bの出力信号Vhbpがバイアス出力生成部600bに入力される。一方、3端子スイッチ502に信号SW2のH（High）レベルが入力された場合には、3端子スイッチ502は、端子502bと端子502cが接続される状態になり、ホール素子201bの出力信号Vhbnがバイアス出力生成部600bに入力される。
【０１１３】
バイアス出力生成部600aには、基準電圧生成部202からの基準電圧Vref、ホール素子201aの出力信号Vhap、3端子スイッチ501の出力信号が入力されており、バイアス出力生成部600aは、ホール素子201aの出力信号Vhapと3端子スイッチ501の出力信号との和を、基準電圧生成部202の基準電圧Vrefを中心とする信号に変換してAD変換部204aに出力する。バイアス出力生成部600bには、基準電圧生成部202からの基準電圧Vref、ホール素子201aの出力信号Vhan、3端子スイッチ502の出力信号が入力されており、バイアス出力生成部600bは、ホール素子201aの出力信号Vhanと3端子スイッチ502の出力信号との和を、基準電圧生成部202の基準電圧Vrefを中心とする信号に変換してAD変換部204bに出力する。信号保持部505は、差信号生成部206の出力信号を保持し、位置信号生成部507に出力する。
【０１１４】
次に、上述のように構成された位置検出回路の動作について、図16を用いて説明する。はじめに、図示しない制御部から信号SW1のLレベルが3端子スイッチ501に入力されて、3端子スイッチ501は、端子501bと端子501cが接続される状態になり、バイアス出力生成部600aの一つの入力端子にホール素子201bの出力信号Vhbnが入力される。バイアス出力生成部600aのもう一方の入力端子には、ホール素子201aの出力信号Vhapが入力されているため、バイアス出力生成部600aは、ホール素子201aの出力信号Vhap 及び3端子スイッチ501の出力信号（Vhbn）に基づき出力信号Vh1を以下の(18)式のように算出し、AD変換部204aに出力する（ステップS601）。
【０１１５】
【数１８】
2011066486.tif 000020
【０１１６】
AD変換部204aは、バイアス出力生成部600aの出力信号Vh1をAD変換し、差信号生成部206に出力する（ステップS602 ）。また、図示しない制御部から信号SW2のLレベルが3端子スイッチ502に入力されて、3端子スイッチ502は、端子502aと端子502cが接続される状態になり、バイアス出力生成部600bの一つの入力端子にホール素子201bの出力信号Vhbpが入力される。バイアス出力生成部600bのもう一方の入力端子には、ホール素子201aの出力信号Vhanが入力されているため、バイアス出力生成部600bは、ホール素子201aの出力信号Vhan 及び3端子スイッチ502の出力信号Vhbpに基づき出力信号Vh2を以下の(19)式のように算出し、AD変換部204bに出力する（ステップS603）。
【０１１７】
【数１９】
2011066486.tif 000021
【０１１８】
AD変換部204bは、バイアス出力生成部600bの出力信号Vh2をAD変換し、差信号生成部206に出力する（ステップS604 ）。その後、差信号生成部206は、検出位置における差信号（VH1−VH2）を生成し（ステップS504）、信号保持部505に出力する。信号保持部505は、差信号生成部206の出力信号を保持し、位置信号生成部507に出力する。
【０１１９】
続いて、図示しない制御部から信号SW1のHレベルが3端子スイッチ501に入力されて、3端子スイッチ501は、端子501aと端子501cが接続される状態になり、バイアス出力生成部600aの一つの入力端子にホール素子201bの出力信号Vhbpが入力される。バイアス出力生成部600aのもう一方の入力端子には、ホール素子201aの出力信号Vhapが入力されているため、バイアス出力生成部600aは、ホール素子201aの出力信号Vhap 及び3端子スイッチ501の出力信号Vhbpに基づき出力信号Vh3を以下の(20)式のように算出し、AD変換部204aに出力する（ステップS606）。
【０１２０】
【数２０】
2011066486.tif 000022
【０１２１】
AD変換部204aは、バイアス出力生成部600aからの出力信号Vh3をAD変換し、差信号生成部206に出力する（ステップS607）。また、図示しない制御部から信号SW2のHレベルが3端子スイッチ502に入力されて、3端子スイッチ502は、端子502bと端子502cが接続される状態になり、バイアス出力生成部600bの一つの入力端子にホール素子201bの出力信号Vhbnが入力される。バイアス出力生成部600bのもう一方の入力端子には、ホール素子201aの出力信号Vhanが入力されているため、バイアス出力生成部600bは、ホール素子201aの出力信号Vhan 及び3端子スイッチ502の出力信号Vhbnに基づき出力信号Vh4を以下の(21)式のように算出し、AD変換部204bに出力する（ステップS608）。
【０１２２】
【数２１】
2011066486.tif 000023
【０１２３】
AD変換部204bは、バイアス出力生成部600bの出力信号をAD変換し、差信号生成部206に出力する（ステップS609）。その後、差信号生成部206は、検出位置における差信号（VH3−VH4）を生成し（ステップS610）、位置信号生成部507に出力する。位置信号生成部507は、入力信号に基づいて以下の(22)式のように位置検出結果ΔXを算出し、出力する（ステップS611）。
【０１２４】
【数２２】
2011066486.tif 000024
【０１２５】
（22）式において、VHA´＝VHAP−VHAN、VHB´＝VHBP−VHBNとした。
【０１２６】
以上のように、ホール素子201aの二つの出力信号とホール素子201bの二つの出力信号との組み合わせによって四つの和信号（VH1、VH2、VH3、VH4）を生成して、二つの差信号（VH1−VH2）、（VH3−VH4）の商（比）を求めることにより、位置検出誤差の原因となる基準電圧Vrefを除去できるため、基準電圧Vrefの影響を受けずに高い精度で位置検出を行うことができる。また、第5の実施形態と比較して、より少ない構成によって位置検出を行うことができ、演算処理に関する負荷を軽減することができる。
【０１２７】
以上、上述した各実施形態に係る位置検出回路によれば、永久磁石20とホール素子201a、201bとの相対的な位置関係を示す信号として、基準電圧Vrefに由来する成分を除去した信号を出力することによって、基準電圧Vrefに起因する位置検出誤差をなくし、より高精度な位置検出結果を得ることができる。特に、特許第3064644号公報に開示されるAD変換器を用いた場合には、AD変換器の入力電圧範囲の関係から、基準電圧Vrefはバイアス出力生成部の出力信号よりも比較的大きな信号となるため、基準電圧Vrefを起因とする誤差が無視できなくなるが、上述した各実施形態に係る位置検出回路においては、この誤差要因を抑制、除去できるため、高い精度で位置検出が可能となる。
【０１２８】
（第7の実施形態）
次に、本発明の第7の実施形態を説明する。本実施形態においては、二次元の位置検出に本発明の位置検出回路を適用し、具体的な利用形態としてデジタルスチルカメラのぶれ補正装置を例に説明する。図17、図18は、第7の実施形態に係るぶれ補正装置の側面図及び上面図である。まず、図17及び図18を参照し、その構成について説明する。図17、図18に示すように、このぶれ補正装置は、4個のホール素子、言い換えれば一方の一対のホール素子201a，201bと他方の一対のホール素子201c，201dの2組の一対のホール素子と、永久磁石20と、可動基板700と、固定基板701と、ホール素子信号処理回路702aと、撮像素子703と、フレキシブル基板704と、ジャイロセンサ705と、移動制御部706から構成されている。
【０１２９】
可動基板700は、デジタルスチルカメラの筐体707に対して、可動となるように取り付けられ、撮像素子703と永久磁石20を備えている。撮像素子703は、可動基板700の入射光Lの入射側に対して、入射光Lが撮像素子703の撮像面に結像するように取り付けられている。この撮像素子703は、図示しない撮影レンズを介して入射される被写体像を電気信号に変換する。永久磁石20は、可動基板700において、撮像素子703が取り付けられている面の裏側の面に、撮像素子703から離れて取り付けられている。可動基板700は、移動制御部706を構成するモータ等の駆動部706bの駆動によって、x軸方向及びy軸方向に平行移動が可能になっている。
【０１３０】
一方、固定基板701は筐体707に固定され、2組の一対のホール素子201a、201b、201c、201dと、ホール素子信号処理回路702aと、ジャイロセンサ705を備えている。2組の一対のホール素子は、ホール素子201a、201bがx軸方向に離散して配置され、ホール素子201c、201dがy軸方向に離散して配置されている。更に、2組の一対のホール素子は、ホール素子201a、201bの距離の中点とホール素子201c、201dの距離の中点で互いに直交し、永久磁石20と対向する位置に取り付けられている。ここで、永久磁石20の中心とは、2組の一対のホール素子と対向する永久磁石20の面において二つの対角線が交わる点である。
【０１３１】
一方の一対のホール素子201a、201bは、可動基板700のx軸方向の位置情報を求め、他方の一対のホール素子201c、201dは、可動基板700のy軸方向の位置情報を求める。ホール素子信号処理回路702aは、2組の一対のホール素子が取り付けられている面の裏面において、2組の一対のホール素子の近傍に取り付けられており、固定基板701内で結線されて、位置検出回路702を構成している。また、ホール素子信号処理回路702aは、2組の一対のホール素子の信号処理を行うために、第1の実施形態から第6の実施形態のいずれかで示した構成の位置演算部、バイアス出力生成部、切り替え部を2組（x軸方向分、y軸方向分）備えており、位置検出回路702は2組の一対のホール素子（201a、201bと201c、201d）とホール素子信号処理回路702aを備えている。
【０１３２】
ジャイロセンサ705は、ホール素子信号処理回路702aと同一の面に取り付けられ、ジャイロセンサ705とホール素子信号処理回路702aの出力は、移動制御部706を構成するマイクロコンピュータ706aに接続されている。このジャイロセンサ705は、筐体707に発生するぶれ量に応じた角速度信号を出力する。可動基板700と固定基板701は、フレキシブル基板704によって接続され、撮像素子703の出力信号を処理する回路（不図示）と撮像素子703との間で信号の送受信が可能になっている。移動制御部706は、マイクロコンピュータ706a及び駆動部706bを備え、ジャイロセンサ705及びホール素子信号処理回路702aの出力信号に基づき、筐体707に発生するぶれ量を相殺するように可動基板700を移動させる。
【０１３３】
次に、以上のように構成されたぶれ補正装置の動作について説明する。ぶれ補正装置を内蔵したカメラ本体に振動が発生する（ぶれる）と、ぶれ補正装置も振動し、ジャイロセンサ705のｘ軸周り及びy軸周りの角速度を検知して、角速度信号をマイクロコンピュータ706aに出力する。このとき、位置検出回路702は、可動基板700（撮像素子703）のx軸、y軸の位置情報を求め、マイクロコンピュータ706aに出力する。
【０１３４】
マイクロコンピュータ706aは、ジャイロセンサ705の角速度信号から、撮像素子703上のぶれによる像の移動量（ぶれ量）及び移動速度（ぶれ速度）を算出する。そして、マイクロコンピュータ706aは、算出したぶれ量と可動基板700（撮像素子703）の現在の位置情報を用いて、発生したぶれ量を抑制する方向に対して、ぶれ速度に追従する速さで可動基板700（撮像素子703）を移動させる（補正する）ために、モータ等の駆動部706bに印加すべき電圧を決定する。すなわち、マイクロコンピュータ706aは、位置検出回路702から入力される可動基板700（撮像素子703）の現在の位置情報と、発生したぶれを抑制するために可動基板700（撮像素子703）を補正すべき位置とを比較し、補正すべき位置に可動基板700（撮像素子703）が移動するようにフィードバック制御を行う。
【０１３５】
例えば、マイクロコンピュータ706aは、位置検出回路702が撮像素子703の位置を検出した結果、撮像素子703の位置が補正すべき位置に対して行き過ぎているときには、位置検出回路702の出力信号を基に、撮像素子703の移動量を、補正すべき位置に戻すように調節し、補正すべき位置に撮像素子703を移動させる。また同様にして、位置検出回路702が撮像素子703の位置を検出した結果、撮像素子703の位置が補正すべき位置に届いていないときには、位置検出回路702の出力信号を基に、撮像素子703の移動量を、補正すべき位置に近づくように調節し、補正すべき位置に撮像素子703を移動させる。
【０１３６】
したがって、このような構成のぶれ補正装置は、上述した第1の実施形態から第6の実施形態に示した位置検出回路と同様に、位置検出誤差の原因となる基準電圧Vrefの影響を受けずに高い精度で可動基板（撮像素子）の位置を検出でき、高い精度で容易にぶれ補正を行うことができる。
【０１３７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上述した各実施形態では、磁気センサとして、ホール素子を用いて構成した位置検出回路について説明したが、本発明に用いられる磁気センサはホール素子に限られない。具体的には、磁界の変化を検出することにより位置情報を求めることができるMIセンサ、磁気共鳴型磁界検出素子、MR素子などの素子を磁気変化検出素子として用いても同様の効果が得られる。
【０１３８】
また、上述した各実施形態において、AD変換部及びバイアス出力生成部をそれぞれ2つ用いて、2つのホール素子の出力信号を同時にAD変換し演算処理する構成としたが、AD変換部及びバイアス出力生成部をそれぞれ1つとし、ホール素子の出力信号を、3端子スイッチなどを用いて切り替えて、時系列にAD変換し演算処理する構成としてもよい。その場合には回路規模の小型化が図れる。
【０１３９】
また、第3の実施形態、第4の実施形態において、基準電圧VrefをAD変換する期間は位置検出動作前としたが、検出位置における差信号、和信号を生成した後に、基準電圧VrefをAD変換する期間を設けても同様の効果が得られる。
【０１４０】
また、第3の実施形態、第4の実施形態において、基準電圧信号保持部に基準電圧VrefのAD変換結果を保持するのではなく、予め所定の値を設定しておいても良い。その場合には、基準電圧VrefをAD変換する必要が無くなる。
【０１４１】
また、第4の実施形態において、バイアス出力生成部203a、203bの2つの入力端子にそれぞれ出力信号Vhap、Vhbpを入力させて基準電圧Vrefを出力するようにしたが、バイアス出力生成部203a、203bの2つの入力端子にそれぞれ出力信号Vhan、Vhbnを入力させて基準電圧Vrefを出力するようにしても同様の効果が得られる。
【０１４２】
また、第5の実施形態において、差信号を生成する前に出力信号VHB´を生成するようにしたが、差信号を生成した後にVHB´を生成するようにしても良い。さらに、出力信号VHB´の代わりに、ホール素子201aの出力信号に対応するVHA´を演算に用いても同様の効果が得られる。だたしその場合には、切り替え部500はホール素子201aの後段に配置され、信号保持部505はAD変換部204aの後段に配置される。
【０１４３】
また、第6の実施形態において、差信号（VH1−VH2）を生成した後に差信号（VH3−VH4）を生成するようにしたが、差信号（VH3−VH4）を生成した後に差信号（VH1−VH2）を生成するようにしても良い。
【０１４４】
また、第6の実施形態において、切り替え部500をホール素子201bの後段に配置するようにしたが、信号処理の変更によって、切り替え部500をホール素子201aの後段に配置しても同様の効果が得られる。
【０１４５】
また、第7の実施形態では、可動基板700と共に撮像素子703を移動させてぶれ補正を行う形態について説明したが、撮像素子703を固定とし、撮影レンズを移動させてぶれ補正を行う形態としてもよい。ただし、この場合には、永久磁石20は、撮像素子703ではなく光学系に固定されることになる。
【０１４６】
また、第7の施形態では、静止画を撮像するデジタルスチルカメラを例として説明したが、動画を撮像する撮像機器（ビデオカメラやデジタルビデオカメラ）に用いても同様の効果が得られる。
【０１４７】
また、第7の実施形態では、2組の一対のホール素子を固定基板701に配置し、永久磁石20を可動基板700に配置して構成したものについて説明したが、2組の一対のホール素子と永久磁石20を入れ替えて配置してもよい。すなわち、2組の一対のホール素子を可動基板700に配置し、永久磁石20を固定基板701に配置する構成としても同様の効果が得られる。
【符号の説明】
【０１４８】
20・・・永久磁石（磁界発生部）、200，300，403，503，601・・・位置演算部、101a，101b，201a，201b，201c，201d・・・ホール素子（磁界変化検出部）、103，202・・・基準電圧生成部、203a，203b，600a，600b・・・バイアス出力生成部、104a，104b，204a，204b・・・AD変換部、205，301，404，504，602・・・正規化演算部、105，206・・・差信号生成部、106，207・・・和信号生成部、208・・・中心加算信号保持部、209，302・・・可変ゲイン信号生成部、107，210，407，507・・・位置信号生成部、303・・・設定部、400，500・・・切り替え部、405a，405b・・・基準電圧信号保持部、406・・・減算信号生成部、505・・・信号保持部、506・・・第二差信号生成部、700・・・可動基板（可動保持部）、702・・・位置検出回路、702a・・・ホール素子信号処理回路、705・・・ジャイロセンサ、706・・・移動制御部
【図１】
2011066486.tif 000025
【図２】
2011066486.tif 000026
【図３】
2011066486.tif 000027
【図４】
2011066486.tif 000028
【図５】
2011066486.tif 000029
【図６】
2011066486.tif 000030
【図７】
2011066486.tif 000031
【図８】
2011066486.tif 000032
【図９】
2011066486.tif 000033
【図１０】
2011066486.tif 000034
【図１１】
2011066486.tif 000035
【図１２】
2011066486.tif 000036
【図１３】
2011066486.tif 000037
【図１４】
2011066486.tif 000038
【図１５】
2011066486.tif 000039
【図１６】
2011066486.tif 000040
【図１７】
2011066486.tif 000041
【図１８】
2011066486.tif 000042
【図１９】
2011066486.tif 000043