(57)【要約】      （修正有）【課題】ＤＣ−ＤＣコンバータを用いて消費電力を十分に低減しつつ、ビートノイズを低減する。【解決手段】増幅回路１００は、電圧ＳＰＶＤＤと、ＤＣ−ＤＣコンバータ３が電圧ＳＰＶＤＤを降下させて生成した電圧ＡＶＤＤとで駆動され、電圧ＳＰＶＤＤを降下させて電圧ＣＲＥＧを生成する内蔵ＬＤＯ１１と、電圧ＡＶＤＤで駆動され、入力信号に信号処理を施して第１信号Ｓ１Ｐ，Ｓ１Ｎを差動出力する処理回路１２と、第１信号Ｓ１Ｐ，Ｓ１Ｎをパルス幅変調方式でＤ級増幅するＰＷＭアンプ１４とを備える。ＰＷＭアンプ１４は、第１信号Ｓ１Ｐ，Ｓ１Ｎが供給され、ＤＣ−ＤＣコンバータ３のスイッチング周波数を含む周波数帯域の周波数成分を減衰させて第２信号Ｓ２Ｐ，Ｓ２Ｎを出力するフィルタ１３と、電圧ＣＲＥＧで駆動され、第２信号Ｓ２Ｐ，Ｓ２Ｎをパルス幅変調方式で増幅する入力回路１４１と、電圧ＳＰＶＤＤで駆動される出力回路１４２とを備える。【選択図】図１
2011188045.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングを繰り返すスイッチング素子を備え、直流電源から供給された電圧を電圧降下させた第１電圧を出力するＤＣ−ＤＣコンバータから前記第１電圧が供給される増幅回路であって、
前記直流電源から供給された電圧を電圧降下させて第２電圧を出力するリニア・レギュレータと、
入力信号に信号処理を施して第１信号を出力する処理回路と、
フィルタと入力回路と出力回路とを備え、前記第１信号をパルス幅変調方式で増幅して出力信号をドライバー出力し、前記フィルタは、前記第１信号が供給され、前記スイッチング素子のスイッチング周波数を含む周波数帯域の周波数成分を減衰させて、第２信号を出力し、前記入力回路は、前記第２信号をパルス幅変調方式で増幅して第３信号を生成し、前記出力回路は前記第３信号をドライブして前記出力信号を生成するＰＷＭアンプとを備え、
前記処理回路は前記第１電圧で駆動され、
前記入力回路は前記第２電圧で駆動され、
前記出力回路は、前記直流電源から供給される電圧で駆動される、
ことを特徴とする増幅回路。
【請求項２】
前記ＰＷＭアンプは、一定の周波数の三角波信号を生成する三角波生成回路を備え、
前記三角波生成回路は前記第２電圧で駆動され、
前記入力回路は、
前記フィルタを通じて入力された前記入力信号と前記出力信号との合成信号を積分して積分信号を生成する積分回路と、
前記積分信号と前記三角波信号とを比較し、比較結果に基づいて前記第３信号を生成する信号生成回路とを備える
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記入力回路と前記出力回路とは、レベルシフタを介して接続され、
前記レベルシフタは、前記入力回路から出力される前記第３信号のレベルを前記出力回路の入力レベルに適合するようにシフトし、前記第２電圧及び前記直流電源からの電圧で駆動されることを特徴とする請求項１又は２に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を増幅する増幅回路に関する。
【背景技術】
【０００２】
特許文献１には、入力信号をパルス幅変調（ＰＷＭ：Pulse Width Modulation）方式で増幅して出力するＤ級増幅回路と、このＤ級増幅回路へ音信号を供給するセレクタ回路とを備えたシステムが開示されている。このセレクタ回路は、ＣＤプレーヤやＡＭ／ＦＭチューナー等の複数の音源から音信号を入力し、これらの音信号から一つの音信号を選択して出力する。また、上記のＤ級増幅回路は、セレクタ回路から供給された信号を入力し、この入力信号に対してパルス幅変調を施す入力回路と、パルス幅変調された信号をＤ級増幅して出力する出力回路とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１５４１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｄ級増幅回路の最大出力電力は、出力回路の駆動電圧に依存する。したがって、十分に大きい最大出力電力を得るためには、出力回路の駆動電圧を十分に高くする必要がある。一方、低消費電力化の観点からは、システムを構成する回路の駆動電圧は低い方がよい。よって、システムを構成する回路のうち、出力回路を高い電圧で駆動し、他の回路を低い電圧で駆動することが望ましい。
【０００５】
この場合、高い電圧を変換して低い電圧を生成する電源回路が必要となる。この電源回路としては、リップルが生じ難いリニア・レギュレータが挙げられる。しかし、リニア・レギュレータでは、電圧を分圧して低い電圧が生成されるから、高い電圧と低い電圧との差分が大きいほど、電圧変換における電力損失が多くなる。つまり、リニア・レギュレータを用いて高い電圧よりも大幅に低い電圧で他の回路を駆動したとしても、システム全体の消費電力を十分に低減することは困難である。
【０００６】
そこで、上記の電源回路として、電圧変換効率に優れたＤＣ−ＤＣコンバータを用いることが考えられる。ＤＣ−ＤＣコンバータによれば、高い電圧と低い電圧との差分が大きくとも、リニア・レギュレータよりも少ない電力損失で電圧変換を行うことができる。つまり、ＤＣ−ＤＣコンバータを用いて高い電圧よりも大幅に低い電圧で他の回路を駆動すれば、システム全体の消費電力を十分に低減することができる。
【０００７】
しかし、ＤＣ−ＤＣコンバータ等のスイッチングを行う電源回路の出力電圧には、そのスイッチング周波数と同じ周波数のリップル（リップル電圧）が含まれる。また、リップルを含む電圧でセレクタ回路などの音信号の経路上の回路を駆動すると、リップルに由来した成分（リップル成分）が音信号に重畳する。この成分は、可聴帯域のノイズの原因となりうる。例えば、リップル成分が重畳した音信号に対してパルス幅変調を行ったとする。この場合、パルス幅変調された信号は、リップル成分の周波数（リップルの周波数）と、三角波信号（搬送波信号）の周波数およびその逓倍のいずれかとの差分の周波数（差分周波数）の成分を含むことになる。そして、この成分は、差分周波数が可聴帯域内の周波数であれば音（ビートノイズ）として聴こえてしまう。
【０００８】
一方、ＤＣ−ＤＣコンバータ等のスイッチング・レギュレータの出力電圧に含まれるリップルは、リニア・レギュレータの出力電圧に含まれうるリップルよりも大きい。したがって、ＤＣ−ＤＣコンバータを用いると、ビートノイズが大きくなってしまう。
【０００９】
本発明は、以上の事情に鑑みてなされたものであり、ビートノイズを抑制しつつ、消費電力を十分に低減することができる増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る増幅回路は、スイッチングを繰り返すスイッチング素子を備え、直流電源から供給された電圧を電圧降下させた第１電圧を出力するＤＣ−ＤＣコンバータから前記第１電圧が供給される増幅回路であって、前記直流電源から供給された電圧を電圧降下させて第２電圧を出力するリニア・レギュレータと、入力信号に信号処理を施して第１信号を出力する処理回路と、フィルタと入力回路と出力回路とを備え、前記第１信号をパルス幅変調方式で増幅して出力信号をドライバー出力し、前記フィルタは、前記第１信号が供給され、前記スイッチング素子のスイッチング周波数を含む周波数帯域の周波数成分を減衰させて、第２信号を出力し、前記入力回路は、前記第２信号をパルス幅変調方式で増幅して第３信号を生成し、前記出力回路は前記第３信号をドライブして前記出力信号を生成するＰＷＭアンプとを備え、前記処理回路は前記第１電圧で駆動され、前記入力回路は前記第２電圧で駆動され、前記出力回路は、前記直流電源から供給される電圧で駆動されることを特徴とする。
【００１１】
この発明によれば、ＰＷＭアンプの前段のほとんどの回路（セレクタ回路などの処理回路）が、ＤＣ−ＤＣコンバータによって生成された第１電圧で駆動されるから、消費電力を十分に低減することができる。
ただし、第１電圧には大きなリップルが含まれるから、処理回路を第１電圧で駆動すると、大きなリップル成分が入力信号や第１信号に重畳することになる。しかし、このリップル成分は、フィルタによって減衰される。また、この発明では、ＰＷＭアンプの入力回路が、大きなリップルを含まない第２電圧で駆動される。つまり、この発明によれば、パルス幅変調の対象となる信号の経路において、当該信号に重畳した大きなリップル成分が減衰され、当該信号への大きなリップル成分の更なる重畳が防止されるから、ビートノイズを抑制することができる。
【００１２】
なお、回路について「電圧で駆動され」とは、当該回路の駆動に当該電圧以外の電圧の供給が不要であることを意味する。
また、ＤＣ−ＤＣコンバータ（スイッチング・レギュレータ）は、スイッチングを繰り返すスイッチング素子を備え、直流電源から供給された電圧を、スイッチングのデューティ比に応じた電圧だけ電圧降下させて第１電圧を生成する電源回路である。ＤＣ−ＤＣコンバータとしては、スイッチング周波数（スイッチング素子のスイッチング周波数）が一定のパルス幅変調方式のＤＣ−ＤＣコンバータと、スイッチング周波数が変動するパルス周波数変調（ＰＦＭ：Pulse Frequency Modulation）方式のＤＣ−ＤＣコンバータがある。パルス周波数変調方式のＤＣ−ＤＣコンバータの場合、周波数が負荷電流によって変動するため、ＰＷＭアンプのスイッチング周波数との差分が可聴帯域となった場合に、ビートを発生する可能性がある。一方、パルス幅変調方式のＤＣ−ＤＣコンバータの場合、ＰＷＭアンプのスイッチング周波数との差分が可聴帯域とならないように選べば、ビートの発生を回避することもできる。
また、リニア・レギュレータは、直流電源から供給された電圧を、参照電圧と予め定められた基準電圧との差分に応じた電圧だけ電圧降下させて第２電圧を生成する電源回路である。直流電源がリチウムイオン電池などの電池の場合のリニア・レギュレータとしては、ＬＤＯが好適である。ＬＤＯは低ドロップアウト型のリニア・レギュレータであり、そのドロップアウト電圧は、典型的には１００〜２００ｍＶ程度である。
【００１３】
上述した増幅回路において、前記ＰＷＭアンプは、一定の周波数の三角波信号を生成する三角波生成回路を備え、前記三角波生成回路は前記第２電圧で駆動され、前記入力回路は、前記フィルタを通じて入力された前記入力信号と前記出力信号との合成信号を積分して積分信号を生成する積分回路と、前記積分信号と前記三角波信号とを比較し、比較結果に基づいて前記第３信号を生成する信号生成回路とを備えることが好ましい。この場合には、入力回路のみならず、三角波生成回路も第２電圧で駆動されるから、パルス幅変調に用いる三角波信号の経路において、大きなリップル成分の重畳が防止される。したがって、ビートノイズを低減することができる。
【００１４】
上述した増幅回路において、前記入力回路と前記出力回路とは、レベルシフタを介して接続され、前記レベルシフタは、前記入力回路から出力される前記第３信号のレベルを前記出力回路の入力レベルに適合するようにシフトし、前記第２電圧及び前記直流電源からの電圧で駆動される。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る増幅回路１００の構成を示すブロック図である。
【図２】増幅回路１００が備える内蔵ＬＤＯ１１の構成を示す回路図である。
【図３】増幅回路１００が備える処理回路１２の構成を示すブロック図である。
【図４】増幅回路１００が備える入力回路１４１の回路構成を示す図である。
【図５】増幅回路１００と比較する増幅回路２００の構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
図１を参照して、本発明の一実施形態に係る増幅回路１００の構成を説明する。増幅回路１００は、携帯電話機などの携帯型装置に内蔵され、複数の入力信号のうち少なくとも一つの信号を増幅して差動出力する。複数の入力信号はいずれも音信号であり、増幅回路１００の出力信号ＳＰＯＵＴＰ及びＳＰＯＵＴＮはスピーカ１に供給される。
【００１７】
増幅回路１００には、直流電源２から電圧ＳＰＶＤＤが供給され、ＤＣ−ＤＣコンバータ３から電圧ＡＶＤＤ（第１電圧）が供給される。直流電源２はリチウムイオン電池である。つまり、増幅回路１００を備える携帯型装置は電池型装置でもある。ＤＣ−ＤＣコンバータ３は、パルス幅変調方式のスイッチング・レギュレータ（電源回路）であり、一定の周期でスイッチングを繰り返すスイッチング素子を備え、直流電源２から供給された電圧ＳＰＶＤＤを電圧降下させて電圧ＡＶＤＤを生成し、出力する。電圧ＡＶＤＤは、ＤＣ−ＤＣコンバータ３のスイッチング周波数（スイッチング素子のスイッチング周波数）と同じ周波数のリップル（リップル電圧）を含む。なお、電圧ＳＰＶＤＤは３．７Ｖであり、電圧ＡＶＤＤは１．８Ｖである。
【００１８】
増幅回路１００は、内蔵ＬＤＯ１１と、処理回路１２と、ＰＷＭアンプ１４とを備える。内蔵ＬＤＯ１１は、増幅回路１００に内蔵された低ドロップアウト型のリニア・レギュレータ（電源回路）であり、直流電源２から供給された電圧ＳＰＶＤＤを電圧降下させて電圧ＣＲＥＧ（第２電圧）を生成し、出力する。また、内蔵ＬＤＯ１１のドロップアウト電圧は１００〜２００ｍＶ程度であり、電圧ＣＲＥＧは１．８Ｖである。つまり、ＳＰＶＤＤ＞ＣＲＥＧ＝ＡＶＤＤである。
【００１９】
内蔵ＬＤＯ１１は、図２の回路図に示すように、オペアンプ１１１と、抵抗１１２及び１１３とを備える。オペアンプ１１１は、正出力端子と負入力端子と出力端子とを備え、電圧ＳＰＶＤＤで駆動される。抵抗１１２及び１１３は、直列に接続され、オペアンプ１１１の出力端子と接地との間の電圧を分圧して参照電圧ＲＥＦを生成する。この参照電圧ＲＥＦがオペアンプ１１１の負入力端子に供給される。一方、オペアンプ１１１の正入力端子には、一定の基準電圧ＳＴＤが供給される。したがって、オペアンプ１１１の出力端子からは、電圧ＳＰＶＤＤを、参照電圧ＲＥＦと基準電圧ＳＴＤとの差分に応じた電圧だけ電圧降下させた電圧ＣＲＥＧが出力される。電圧ＣＲＥＧにもリップルが含まれうるが、その大きさは、電圧ＡＶＤＤに含まれるリップルよりも小さい。
【００２０】
図１の処理回路１２は、複数の入力信号のうち少なくとも一つの信号に信号処理を施して第１信号を差動出力する。複数の入力信号は、第１のマイクロフォンから供給される音信号（入力信号ＭＩＣ１）、第２のマイクロフォンから供給される音信号（入力信号ＭＩＣ２）、第１のライン入力端子から供給される音信号（入力信号ＬＩＮ１）、第２のライン入力端子から供給される音信号（入力信号ＬＩＮ２）、及び第３のライン入力端子から供給される音信号（入力信号ＬＩＮ３）である。
【００２１】
処理回路１２は、図３に示すように、電圧ＡＶＤＤで駆動される、マイクアンプ１２１及び１２２と、入力セレクタ回路１２３と、ボリューム回路１２４〜１２７及び１２９と、セレクタ回路１２８とを備える。このように、処理回路１２は電圧ＡＶＤＤで駆動される。つまり、処理回路１２の駆動には、電圧ＳＰＶＤＤ、ＡＶＤＤ及びＣＲＥＧのうち、電圧ＡＶＤＤのみが用いられる。
【００２２】
マイクアンプ１２１は、入力信号ＭＩＣ１を増幅して出力する。ボリューム回路１２４は、マイクアンプ１２１の出力信号のボリューム（ゲイン）を調整して出力する。マイクアンプ１２２は、入力信号ＭＩＣ２を増幅して出力する。ボリューム回路１２５は、マイクアンプ１２２の出力信号のボリュームを調整して出力する。入力セレクタ回路１２３は、入力信号ＬＩＮ１及びＬＩＮ２のうち一つの信号を選択して出力する。ボリューム回路１２６は、入力セレクタ回路１２３の出力信号のボリュームを調整して出力する。ボリューム回路１２７は、入力信号ＬＩＮ３のボリュームを調整して出力する。
【００２３】
セレクタ回路１２８は、ボリューム回路１２４〜１２７の出力信号のうち一つの信号を選択して出力する。ボリューム回路１２９は、セレクタ回路１２８の出力信号のボリュームを調整して第１信号Ｓ１Ｐ及びＳ１Ｎを出力する。なお、処理回路１２に代えて他の処理回路を採用してもよい。例えば、セレクタ回路１２８に代えて、ボリューム回路１２４〜１２７の出力信号の合成信号を出力するミキサ回路を採用してもよい。もちろん、入力信号の数や種類も適宜に変更可能である。
【００２４】
図１のＰＷＭアンプ１４は、第１信号Ｓ１Ｐ及びＳ１Ｎをパルス幅変調方式で増幅し、出力信号ＳＰＯＵＴＰ及びＳＰＯＵＴＮを生成する回路であり、フィルタ１３と、三角波生成回路１４４と、レベルシフタ１４３と、レベルシフタ１４３を介して接続された入力回路１４１及び出力回路１４２とを備える。フィルタ１３には、第１信号Ｓ１Ｐ及びＳ１Ｎが供給される。フィルタ１３は、可聴帯域（可聴域）の周波数成分をさほど減衰させずに、ＤＣ−ＤＣコンバータ３のスイッチング周波数（スイッチング素子のスイッチング周波数）を含む周波数帯域の周波数成分を大幅に減衰させるローパスフィルタであり、第２信号Ｓ２Ｐ及びＳ２Ｎを出力する。フィルタ１３はパッシブフィルタであり、その駆動のための電圧の供給は不要である。
【００２５】
三角波生成回路１４４及び入力回路１４１は電圧ＣＲＥＧで駆動され、出力回路１４２は電圧ＳＰＶＤＤで駆動され、レベルシフタ１４３は入力回路１４１の駆動電圧（電圧ＣＲＥＧ）及び出力回路１４２の駆動電圧（電圧ＳＰＶＤＤ）で駆動される。つまり、電圧ＳＰＶＤＤ、ＡＶＤＤ及びＣＲＥＧのうち、三角波生成回路１４４及び入力回路１４１の駆動には電圧ＣＲＥＧのみが、出力回路１４２の駆動には電圧ＳＰＶＤＤのみが用いられる。
【００２６】
三角波生成回路１４４は、一定の周波数および振幅の三角波信号ＴＲＩを生成する。三角波信号ＴＲＩの周波数は、第２信号Ｓ２Ｐ及びＳ２Ｎの周波数より高く設定される。入力回路１４１は、第２信号Ｓ２Ｐ及びＳ２Ｎと、出力信号ＳＰＯＵＴＰ及びＳＰＯＵＴＮと、三角波信号ＴＲＩを入力し、第２信号Ｓ２Ｐ及びＳ２Ｎをパルス幅変調して第３信号Ｓ３Ｐ及びＳ３Ｎを生成する回路であり、図４に示すように、積分回路２０と信号生成回路４０とを備える。
【００２７】
積分回路２０は、第２信号Ｓ２Ｐ及びＳ２Ｎと出力信号ＳＰＯＵＴＰ及びＳＰＯＵＴＮとの合成信号を積分して積分信号ＸＰ及びＸＮを生成する回路であり、抵抗２１ａ、２１ｂ、２２ａ、２２ｂ、２６ａ及び２６ｂと、オペアンプ２３と、コンデンサ２４ａ、２４ｂ、２５ａ及び２５ｂと、リセットスイッチ２７ａ及び２７ｂとを備える。
【００２８】
オペアンプ２３は、正入力端子、負入力端子、負出力端子および正出力端子を備える。正入力端子には抵抗２１ａを介して第２信号Ｓ２Ｐが供給されると共に抵抗２２ａを介して出力信号ＳＰＯＵＴＰが供給される。一方、負入力端子には抵抗２１ｂを介して第２信号Ｓ２Ｎが供給されると共に抵抗２２ｂを介して出力信号ＳＰＯＵＴＮが供給される。負出力端子と正入力端子との間には、Ｔ型の２次の微分回路とリセットスイッチ２７ａとが並列に設けられている。この微分回路は、直列に接続されたコンデンサ２４ａ及び２５ａ、並びにそれらの接続点と接地との間に設けられた抵抗２６ａによって構成される。また、正出力端子と負入力端子との間には、Ｔ型の２次の微分回路とリセットスイッチ２７ｂとが並列に設けられている。この微分回路は、直列に接続されたコンデンサ２４ｂ及び２５ｂ、並びにそれらの接続点と接地との間に設けられた抵抗２６ｂによって構成される。
【００２９】
信号生成回路４０は、三角波信号ＴＲＩと積分信号ＸＰ及びＸＮとに基づいて、パルス幅変調された第３信号Ｓ３Ｐ及びＳ３Ｎを生成する回路であり、コンパレータ４１ａ及び４１ｂと、タイミング回路４２とを備える。各コンパレータは、二つの入力端子を備え、一方の入力端子の電圧と他方の入力端子の電圧とを比較し、この比較の結果に応じたレベルの信号を出力する。コンパレータ４１ａの一方の入力端子には積分信号ＸＰが供給され、他方の入力端子には三角波信号ＴＲＩが供給される。コンパレータ４１ｂの一方の入力端子には積分信号ＸＮが供給され、他方の入力端子には三角波信号ＴＲＩが供給される。タイミング回路４２は、コンパレータ４１ａ及び４１ｂの出力信号に基づいて、パルス幅変調された第３信号Ｓ３Ｐ及びＳ３Ｎを生成する。
【００３０】
図１のレベルシフタ１４３は、入力回路１４１から出力される第３信号Ｓ３Ｐ及びＳ３Ｎのレベルを出力回路１４２の入力レベルに適合するようにシフトする。出力回路１４２は、レベルシフタ１４３によってレベルがシフトされた第３信号Ｓ３Ｐ及びＳ３Ｎを出力端子ＳＰＯＵＴＰ及びＳＰＯＵＴＮにドライバー出力する。
【００３１】
前述したように、増幅回路１００では、処理回路１２が電圧ＳＰＶＤＤ（３．７Ｖ）よりも十分に低い電圧ＡＶＤＤ（１．８Ｖ）で駆動される。また、ＤＣ−ＤＣコンバータ３及び内蔵ＬＤＯ１１の構成は前述の通りであるから、ＤＣ−ＤＣコンバータ３による電圧変換における電力損失は、内蔵ＬＤＯ１１による電圧変換における電力損失よりも遥かに少ない。よって、本実施形態によれば、ＰＷＭアンプの前段にあるほとんどの回路（＝処理回路１２）において低消費電力であるメリットを損なうことはない。
【００３２】
また、本実施形態によれば、ビートノイズを低減することができる。この点について、本実施形態と比較例とを比較して説明する。図５に示すように、比較例に係る増幅回路２００は、内蔵ＬＤＯ１１及びフィルタ１３を備えない。また、増幅回路２００では、入力回路１４１が電圧ＡＶＤＤで駆動される。したがって、増幅回路２００によれば、消費電力を増幅回路１００よりも低減することができる。
【００３３】
ただし、前述したように、電圧ＡＶＤＤは大きなリップルを含む。したがって、処理回路１２を電圧ＡＶＤＤで駆動すると、処理回路１２において、入力信号や第１信号Ｓ１Ｐ及びＳ１Ｎ等の音信号に大きなリップル成分が重畳することになる。増幅回路２００では、パルス幅変調に用いる音信号の経路（処理回路１２〜信号生成回路４０）において、リップル成分の重畳の防止も、重畳したリップル成分の減衰も行われない。したがって、ビートノイズが発生してしまう。
【００３４】
これに対して、増幅回路１００では、処理回路１２において音信号に重畳したリップル成分がフィルタ１３によって減衰される。また、増幅回路１００では、積分回路２０及び信号生成回路４０が、大きなリップルを含まない電圧ＣＲＥＧで駆動されるから、これらの回路において、大きなリップル成分が音信号に重畳することはない。つまり、増幅回路１００では、パルス幅変調に用いる音信号の経路において、音信号に重畳した大きなリップル成分が減衰され、音信号への大きなリップル成分の更なる重畳が防止される。よって、増幅回路１００によれば、ビートノイズを抑制することができる。
【００３５】
また、パルス幅変調に用いる三角波信号ＴＲＩの経路（三角波生成回路１４４及び信号生成回路４０）に、電圧ＡＶＤＤで駆動される回路が存在すると、この回路において、大きなリップル成分が三角波信号ＴＲＩに重畳する。これはビートノイズの発生を招く要因となりうる。そこで、増幅回路１００では、三角波生成回路１４４及び信号生成回路４０を電圧ＣＲＥＧで駆動している。したがって、これらの回路において、大きなリップル成分が三角波信号ＴＲＩに重畳することはない。つまり、増幅回路１００では、三角波信号ＴＲＩの経路において、三角波信号ＴＲＩへの大きなリップル成分の重畳が防止される。これは、ビートノイズの低減に寄与する。
【００３６】
なお、ＤＣ−ＤＣコンバータのスイッチング周波数が一定で、ＰＷＭアンプのスイッチング周波数と十分離れている場合など、ビートノイズに対策する必要がなければ、低消費電力化を優先し、三角波生成回路１４４、積分回路２０および信号生成回路４０を電圧ＡＶＤＤで駆動するようにしてもよい。
また、直流電源２として、リチウムイオン電池以外の電池を用いてもよいし、増幅回路１００を備える装置に携帯性を持たせる必要がなければ、電池以外の直流電源を用いてもよい。もちろん、電圧ＳＰＶＤＤを３．７Ｖ以外の電圧、電圧ＡＶＤＤを１．８Ｖ以外の電圧、電圧ＣＲＥＧを１．８Ｖ以外の電圧としてもよいし、ＣＲＥＧ＞ＡＶＤＤとしてもよいし、ＣＲＥＧ＜ＡＶＤＤとしてもよい。ただし、ＳＰＶＤＤ≧ＣＲＥＧ、かつＳＰＶＤＤ＞ＡＶＤＤである。
また、ＤＣ−ＤＣコンバータ３として、スイッチング周波数が変動するパルス周波数変調方式のスイッチング・レギュレータを用いてもよい。また、内蔵ＬＤＯ１１に代えて、低ドロップアウト型ではないリニア・レギュレータを用いてもよい。
【符号の説明】
【００３７】
２…直流電源、３…ＤＣ−ＤＣコンバータ、１１…内蔵ＬＤＯ（リニア・レギュレータ）、１２…処理回路、１３…フィルタ、１４…ＰＷＭアンプ、２０…積分回路、４０…信号生成回路、１００…増幅回路、１４１…入力回路、１４２…出力回路、１４３…レベルシフタ、１４４…三角波生成回路。
【図１】
2011188045.tif 000003
【図２】
2011188045.tif 000004
【図３】
2011188045.tif 000005
【図４】
2011188045.tif 000006
【図５】
2011188045.tif 000007