(57)【要約】【課題】液晶滴下方式によって構成されるものにあって、液晶中の気泡（低温気泡）の発生を抑制できる液晶表示装置の提供。【解決手段】液晶滴下方式によって構成され、第１基板と第２基板との間に柱状スペーサを備えるものにあって、  前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、  前記メイン柱状スペーサは、ゲート信号線とドレイン信号線の交差部に対向して形成され、前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されている。【選択図】図１
2011170119.tif 000002
【特許請求の範囲】
【請求項１】
対向配置される第１基板と第２基板との間に液晶を封止するシール材が形成され、
前記シール材は、閉じた環状のパターンをなし、
前記第１基板の前記液晶側の面に、マトリックス状に配置された複数の画素を備え、これら画素の領域は、隣合って配置された一対のゲート信号線と、隣合って配置された一対のドレイン信号線とで囲まれた領域として構成され、この領域には、前記ゲート信号線と前記ドレイン信号線の交差部に近接して薄膜トランジスタが形成され、
前記第２基板の前記液晶側の面に、柱状スペーサが散在して形成された液晶表示装置であって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成され、
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されていることを特徴とする液晶表示装置。
【請求項２】
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成される第１サブ柱状スペーサと、前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成される第２サブ柱状スペーサとから構成され、これら第１サブ柱状スペーサと第２サブ柱状スペーサは互いに近接する側壁面が互いに接続されて形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１サブ柱状スペーサおよび前記第２サブ柱状スペーサは、いずれも、その軸に直交する面での断面が円形となっていることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第２サブ柱状スペーサの径は、前記第１サブ柱状スペーサの径よりも大きいことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記メイン柱状スペーサは、その軸に直交する面での断面が円形となっていることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記メイン柱状スペーサの系は、前記第２サブ柱状スペーサの径よりも小さいことを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、液晶を挟持して対向配置される一対の基板の間にいわゆる柱状スペーサを備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置（パネル）は、液晶を挟持して対向配置される一対の基板のそれぞれの液晶側の面に、前記液晶を一構成要素とする画素がマトリックス状に配置されて構成されている。
【０００３】
この場合、一対の基板の間には、各基板のギャップを均一にするため、柱状スペーサを散在的に配置させ、これにより液晶の層厚を均一にし、各画素の輝度にむらが生じないようにしている。
【０００４】
ここで、柱状スペーサは、一方の基板側に形成した樹脂層からフォトリソグラフィ技術によって形成する突起体であり、所定の箇所に所定の高さで形成できる効果を有する。
【０００５】
そして、近年、下記特許文献１に開示されているように、柱状スペーサは、高さの大きな柱状スペーサ（メイン柱状スペーサ）と高さの小さな柱状スペーサ（サブ柱状スペーサ）を備えるように構成し、これらメイン柱状スペーサとサブ柱状スペーサとを混在させて配置させたものが知られるに至っている。
【０００６】
柱状スペーサにおいて、その高さを全て同じようにした場合、たとえば低温衝撃試験等で、柱状スペーサが受ける圧力と反対方向の圧力が液晶に印加され、その際の負圧によって液晶中に気泡が生じ易くなる。そして、この気泡の量は柱状スペーサの数にほぼ比例することが判明している。
【０００７】
このため、柱状スペーサの数を低減させることが好ましいが、スペーサとしての強度が保持できなくなる。したがって、柱状スペーサのうち、高さの小さな柱状スペーサを混在させ、一対の基板の間隙を狭めるような圧力が加わった場合には、メイン柱状スペーサとともにサブ柱状スペーサによって、スペーサとしての強度を増大させるようにしている。
【０００８】
なお、本願発明に関連する文献としては、下記特許文献２がある。特許文献２には、配線部上に配置された柱状スペーサの記載があり、この柱状スペーサ、配線部の延出方向に沿った長軸を有する形状となっている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１２１８５７号公報
【特許文献２】特開２００１−１４２０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、上述のように、柱状スペーサとして、メイン柱状スペーサとサブ柱状スペーサとを混在させるようにしても、液晶滴下方式によって構成される液晶表示装置においては充分な気泡抑制の効果が得られないことが判明した。
【００１１】
ここで、液晶滴下方式は、液晶封入方式と対立する概念であり、液晶を挟持する一方の基板の液晶側の面に、表示領域を囲むようにしてシール材を形成し、このシール材によって囲まれた部分に液晶を滴下させた後に、他方の基板を貼り合わせる方式である。
【００１２】
本発明者等は、この原因を追求した結果、次のことが見出された。すなわち、一方の基板のシール材に囲まれた部分に液晶を滴下させる際に、液晶が適量でなく、シール材の高さに対して若干少な目になる場合がある。この場合、他方の基板を貼り合わせる場合に、各基板の間に空気層が存在するのを回避させるため、一方の基板に対する他方の基板のギャップが通常より小さくなり、メイン柱状スペーサは過剰な圧力を受けることになる。したがって、液晶にも前記圧力と反対方向の圧力（負圧）が液晶に印加され、液晶中に気泡が生じ易くなることが想定される。この場合、液晶の量がシール材の高さに対して多めの場合、液晶中に気泡が生じ易くなるということはなかった。
【００１３】
ちなみに、液晶封入方式は、液晶封入口が形成されたシール材を介して一対の基板を対向させて張り合わせ、液晶を封入した後に、前記液晶封入口を封止する方式である。この液晶封止方式の場合、液晶セルの体積が予め判明しており、液晶の封止量はそれに応じて決定され、液晶には過剰に圧力が印加されないことから、柱状スペーサとして、前記メイン柱状スペーサとサブ柱状スペーサとを混在させることによって、液晶中に発生する気泡（低温気泡）を効果的に減少させることができる。
【００１４】
本発明の目的は、液晶滴下方式によって構成されるものにあって、液晶中の気泡（低温気泡）の発生を抑制できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の液晶表示装置は、サブ柱状スペーサにおいて、その軸と直交する面における断面積を増大させるようにし、サブ柱状スペーサの体積を大きく構成するようにしたものである。この場合、サブ柱状スペーサの形成箇所は実質的な画素領域に及ぶことなく形成するようにして、前記断面積を大きくするようにしている。
【００１６】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１７】
（１）本発明の液晶表示装置は、対向配置される第１基板と第２基板との間に液晶を封止するシール材が形成され、
前記シール材は、閉じた環状のパターンをなし、
前記第１基板の前記液晶側の面に、マトリックス状に配置された複数の画素を備え、これら画素の領域は、隣合って配置された一対のゲート信号線と、隣合って配置された一対のドレイン信号線とで囲まれた領域として構成され、この領域には、前記ゲート信号線と前記ドレイン信号線の交差部に近接して薄膜トランジスタが形成され、
前記第２基板の前記液晶側の面に、柱状スペーサが散在して形成された液晶表示装置であって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成され、
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されていることを特徴とする。
【００１８】
（２）本発明の液晶表示装置は、（１）において、前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成される第１サブ柱状スペーサと、前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成される第２サブ柱状スペーサとから構成され、これら第１サブ柱状スペーサと第２サブ柱状スペーサは互いに近接する側壁面が互いに接続されて形成されていることを特徴とする。
【００１９】
（３）本発明の液晶表示装置は、（２）において、前記第１サブ柱状スペーサおよび前記第２サブ柱状スペーサは、いずれも、その軸に直交する面での断面が円形となっていることを特徴とする。
【００２０】
（４）本発明の液晶表示装置は、（３）において、前記第２サブ柱状スペーサの径は、前記第１サブ柱状スペーサの径よりも大きいことを特徴とする。
【００２１】
（５）本発明の液晶表示装置は、（１）において、前記メイン柱状スペーサは、その軸に直交する面での断面が円形となっていることを特徴とする。
【００２２】
（６）本発明の液晶表示装置は、（５）において、前記メイン柱状スペーサの系は、前記第２サブ柱状スペーサの径よりも小さいことを特徴とする。
【００２３】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２４】
このように構成した液晶表示装置は、液晶滴下方式によって構成されるものにあって、液晶中の気泡（低温気泡）の発生を抑制できるようになる。
【００２５】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２６】
【図１】本発明の液晶表示装置の画素であってサブ柱状スペーサを備える画素の実施例を示す平面図である。
【図２】本発明の液晶表示装置の概略構成を示す平面図で、第１基板の液晶側の面に形成された回路をも示した図である。
【図３】本発明の液晶表示装置の概略構成を示す平面図で、第２基板の液晶側の面に形成された柱状スペーサをも示した図である。
【図４】本発明の液晶表示装置の画素であってメイン柱状スペーサを備える画素の実施例を示す平面図である。
【図５】メイン柱状スペーサとサブ柱状スペーサの配列の一例を示した説明図である。
【図６】図４のVI−VI線における断面図である。
【図７】図１のVII−VII線における断面図である。
【図８】液晶滴下方式を示す説明図である。
【発明を実施するための形態】
【００２７】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００２８】
〈全体の構成〉
図２は、本発明の液晶表示装置の実施例１の概略を示す平面図である。図２において、液晶（図示せず）を挟持して対向配置される第１基板ＳＵＢ１、第２基板ＳＵＢ２がある。第２基板ＳＵＢ２は観察者側に配置されるようになっている。第１基板ＳＵＢ１の背面にはバックライト（図示しない）が配置されるようになっている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも若干小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部ＳＤを露出させるようになっている。第１基板ＳＵＢ１の図中下側の辺部ＳＤには半導体装置（チップ）ＳＥＣが搭載されている。この半導体装置ＳＥＣは後述の表示領域ＡＲにおける各画素を駆動する制御回路となっている。第２基板ＳＵＢ２の周辺には、第１基板ＳＵＢ１との固着を図るシール材ＳＬが形成され、このシール材ＳＬは液晶を封止させる機能をも有している。
【００２９】
シール材ＳＬで囲まれた領域は表示領域ＡＲとなっている。第１基板ＳＵＢ１の前記表示領域ＡＲにおける液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域は画素領域を構成するようになっている。これにより、表示領域ＡＲにはマトリックス状に配置された多数の画素を有するようになる。
【００３０】
各画素領域には、図中の点線楕円枠内の等価回路図である図Ａに示すように、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じさせる対向電極ＣＴとが形成されている。前記電界は第１基板ＳＵＢ１の面に平行な成分を有し、液晶の分子は第１基板ＳＵＢ１の面に水平な状態のままで配向状態が変化するようになっている。この種の液晶表示装置はたとえば横電界方式と称される。なお、対向電極ＣＴはたとえばゲート信号線ＧＬに平行して走行するコモン信号線ＣＬを介して映像信号に対して基準となる基準信号が供給されるようになっている。
【００３１】
なお、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、およびコモン信号線ＣＬは、それぞれ図示しない引き出し線によって前記半導体装置ＳＥＣに接続され、ゲート信号線ＧＬには走査信号、ドレイン信号線ＤＬには映像信号、コモン信号線ＣＬには基準信号が供給されるようになっている。
【００３２】
上述した実施例では、横電界方式と称される液晶表示装置を例に挙げて示したものである。しかし、この方式に限らず、たとえば、ＴＮ（Twisted Nematic）、ＶＡ（Vertical Alignment）等の縦電界方式と称される液晶表示装置にも適用できる。
【００３３】
また、第２基板ＳＵＢ２の液晶側の面には、図２と対応づけて描画した図３に示すように、複数の柱状スペーサＰＳＰが形成されている。これら柱状スペーサＰＳＰは、たとえば互いに隣接する複数個の画素に対して１個の柱状スペーサＰＳＰというように、表示領域ＡＲにおいてほぼ均等に散在して配置されている。各柱状スペーサＰＳＰは、第２基板ＳＵＢ１の液晶側の面に形成された樹脂層をフォトリソグラフィ技術によって形成され、たとえばほぼ円柱状をなす突起体として構成されている。この柱状スペーサＰＳＰによって、第１基板ＳＵＢ１と第２基板ＳＵＢ２とのギャップを均一にでき、第１基板ＳＵＢ１と第２基板ＳＵＢ２とによって挟持される液晶の層厚を均一にすることができる。この柱状スペーサＰＳＰについては後に詳述する。
【００３４】
また、このように構成される液晶表示装置は、液晶滴下方式によって構成されたものとなっている。すなわち、図８に示すように、たとえば第２基板ＳＵＢ２を用意する。この第２基板ＳＵＢ２は、その液晶側の面において、既に、図示されていないがブラックマトリックス、カラーフィルタ等が形成されたものとなっている。そして、第２基板ＳＵＢ２の液晶側の面に、表示領域ＡＲを囲むようにしてシール材ＳＬを形成する。このシール材ＳＬは閉じた環状のパターンとして形成される。その後、第２基板ＳＵＢ２上にシール材ＳＬによって囲まれた部分に液晶ＬＣを滴下する。シール材ＳＬは土手として機能し、表示領域ＡＲ内に液晶ＬＣが所定の高さで充填されるようになる。この場合、液晶ＬＣが所定の高さまで充填されることなく、シール材ＳＬの高さに対して若干少な目になる場合がある。本発明はこの場合における不都合を解消したものとなっている。そして、第２基板ＳＵＢ２に対向させて第１基板ＳＵＢ１（図示せず）を貼り合わせるようにする。第１基板ＳＵＢ１は、その液晶側の面において、既に、図２に示したようなゲート信号線ＧＬ、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸ、および対向電極ＣＴ等が形成されたものとなっている。このような液晶滴下方式によって構成される液晶表示装置は、そのシール材ＳＬが、液晶封入口の痕跡を有しない閉じた環状のパターンとして形成されることにおいて、たとえば液晶封入方式の液晶表示装置と区別することができる。
【００３５】
〈画素の構成〉
図１、図４は、それぞれ、本発明の液晶表示装置の画素の構成を示した平面図である。
【００３６】
ここで、画素の構成の説明に先立ち、表示領域ＡＲに散在して配置された前記柱状スペーサＰＳＰについて説明する。柱状スペーサＰＳＰは、高さの大きな柱状スペーサ（メイン柱状スペーサ）と高さの小さな柱状スペーサ（サブ柱状スペーサ）を備えたものとなっており、これらメイン柱状スペーサとサブ柱状スペーサの配置の配置はたとえば図５に示すようになっている。図５において、表示領域ＡＲには、図中ｘ方向に延在されｙ方向に並設されたゲート信号線ＧＬと図中ｙ方向に延在されｘ方向に並設されたドレイン信号線ＤＬが形成され、隣接して並設される一対のゲート信号線ＧＬと、隣接して並設される一対のドレイン信号線ＤＬとで囲まれた領域を画素領域ＰＩＸとなっている。
【００３７】
柱状スペーサＰＳＰは、画素の開口率の向上の妨げにならないように、ゲート信号線ＧＬとドレイン信号線ＤＬの交差部に対向するようにして配置され、図中、メイン柱状スペーサＰＳＰ（符号ＰＳＰｍで示す）は黒丸で示し、サブ柱状スペーサＰＳＰ（符号ＰＳＰｓで示す）は白丸で示している。なお、後に説明で明らかとなるが、サブ柱状スペーサＰＳＰｓにおいては、ゲート信号線ＧＬとドレイン信号線ＤＬの交差部のみでなく、それに隣接する薄膜トランジスタＴＦＴの形成領域にも及んだものとなっている。図５では、たとえば、柱状スペーサは上下方向に２個の画素ＰＩＸを隔てて配置させ、このうちメイン柱状スペーサＰＳＰｍとサブ柱状スペーサＰＳＰｓは一つおきに配置させた構成としたものである。なお、このような配置は一例にすぎず、柱状スペーサは一あるいは複数の画素を隔てて配置させ、また、メイン柱状スペーサとサブ柱状スペーサの配置は任意であってもよい。
【００３８】
図１は、サブ柱状スペーサＰＳＰｓを備える画素ＰＩＸ（たとえば図５の点線枠I内の画素）を示しており、図４は、メイン柱状スペーサＰＳＰｍを備える画素ＰＩＸ（たとえば図５の点線枠IV内の画素）を示している。
【００３９】
まず、図４に示す画素の構成から説明する。なお、図６は、図４のVI−VI線における断面図となっている。図４において、第１基板ＳＵＢ１（図６参照）の液晶側の面に、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが形成されている。これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとで囲まれる矩形状の領域を画素領域として構成するようになっている。ここで、ゲート信号線ＧＬには、当該画素領域側に突出する突出部によって形成されるゲート電極ＧＴが設けられている。そして、このゲート電極ＧＴは、画素領域のたとえば左側に配置されるドレイン信号線ＤＬに近接するようにして配置されている。このゲート電極ＧＴは、後述の薄膜トランジスタＴＦＴのゲート電極となるものである。
【００４０】
このようにゲート信号線ＧＬ（ゲート電極ＧＴ）が形成された第１基板ＳＵＢ１の表面には、前記ゲート信号線ＧＬをも被って絶縁膜ＧＩ(図６参照)が形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。
【００４１】
絶縁膜ＧＩの表面の薄膜トランジスタＴＦＴの形成領域にたとえばアモルファスＳｉからなる半導体層ＡＳが島状に形成されている。この半導体層ＡＳは、前記ゲート電極ＧＴに重畳して形成されているともに、延在部ＥＸを有し、この延在部ＥＸは、画素領域の左側に配置されるドレイン信号線ＤＬの走行方向に沿ってゲート信号線ＧＬから若干はみ出して形成されるようになっている。半導体層ＡＳは、薄膜トランジスタＴＦＴの半導体層として機能し、その延在部ＥＸは、ゲート信号線ＧＬによる段差を平坦化させて前記ドレイン信号線ＤＬの段切れを防止するようになっている。
【００４２】
前記薄膜トランジスタＴＦＴは、前記半導体層ＡＳの表面に、互いに対向配置されたドレイン電極ＤＴ、ソース電極ＳＴが形成されることにより、逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）型トランジスタが構成されるようになる。薄膜トランジスタＴＦＴの前記ドレイン電極ＤＴおよびソース電極ＳＴは、たとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。すなわち、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。前記ドレイン電極ＤＴは、画素領域の図中左側のドレイン信号線ＤＬの一部が半導体層ＡＳ上を延在することによって形成されるようになっている。ソース電極ＳＴは、ドレイン信号線ＤＬとは物理的に分離されて形成され、半導体層ＡＳの形成領域の外側にまで延在するパッド部ＰＤを備えて形成されるようになっている。
【００４３】
基板ＳＵＢ１の表面にはドレイン信号線ＤＬ等をも被って保護膜ＰＡＳ（図図６参照）が形成されている。この保護膜ＰＡＳは薄膜トランジスタＴＦＴの液晶との直接の接触を回避し、前記薄膜トランジスタＴＦＴの特性劣化を防止するようになっている。この保護膜ＰＡＳは、たとえば二層構造からなり、無機絶縁膜からなる保護膜ＰＡＳ１および有機絶縁膜からなる保護膜ＰＡＳ２の順次積層体によって構成されている。
【００４４】
そして、保護膜ＰＡＳ２の表面には対向電極ＣＴ（図６参照）が形成されている。この対向電極ＣＴは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成され、表示領域ＡＲの全域にわたって形成されている。対向電極ＣＴには映像信号に対して基準となる信号（基準信号）が供給され、この信号は各画素において共通に供給されるようになっている。なお、図示されていないが、この対向電極ＣＴには、電気抵抗の低い金属からなるコモン信号ＣＬ（図２参照）が直接に重ねられて形成され、このコモン信号線ＣＬを通して基準信号が供給されるようになっている。また、対向電極ＣＴはたとえば前記バッド部ＰＤ上において開口ＯＰが形成され、対向電極ＣＴによってパッド部ＰＤが被われるのを回避された構成となっている。これは、バッド部ＰＤを後述の画素電極ＰＸとスルーホール（図４中符号ＴＨで示す）を通して電気的接続を図る際に、対向電極ＣＴと画素電極ＰＸとの短絡を回避させるためである。
【００４５】
第１基板ＳＵＢ１の表面には、対向電極ＣＴをも被って無機絶縁膜からなる絶縁膜ＩＮ（図６参照）が形成され、この絶縁膜ＩＮの上面には各画素領域に画素電極ＰＸが形成されている。絶縁膜ＩＮは画素電極ＰＸと前記対向電極ＣＴとの絶縁を図る層間絶縁膜としての機能を有する。画素電極ＰＸは、たとえば図中ｙ方向に延在されｘ方向に並設された複数（図ではたとえば３個）の線状の電極からなり、これら各電極は、前記薄膜トランジスタＴＦＴ側の端部において互いに接続された接続部ＪＮを備えている。画素電極ＰＸは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。画素電極ＰＸの接続部ＪＮの一部は、絶縁膜ＩＮおよび保護膜ＰＡＳに形成されたスルーホールＴＨを通して前記薄膜トランジスタＴＦＴのソース電極ＳＴ（正確にはパッド部ＰＤ）に電気的に接続されるようになっている。
【００４６】
また、第１基板ＳＵＢ１の表面には、前記画素電極ＰＸをも被って配向膜が形成されているが、この配向膜の図示は省略している。
【００４７】
そして、このように構成された第１基板ＳＵＢ１には、図６に示すように、液晶ＬＣを介して第２基板ＳＵＢ２が対向配置されるようになっている。第２基板ＳＵＢ２の液晶ＬＣ側の面には、メイン柱状スペーサＰＳＰｍが形成されている。なお、第２基板ＳＵＢ２とメイン柱状スペーサＰＳＰｍの間には、ブラックマトリックス、カラーフィルタが形成されるのが通常であるが、この図４では、これらブラックマトリックス、カラーフィルタの図示を省略している。また、第２基板ＳＵＢ２の表面には、前記メイン柱状スペーサＰＳＰｍをも被って配向膜が形成されているが、この配向膜の図示は省略している。
【００４８】
前記メイン柱状スペーサＰＳＰｍは、図４に示すように、ゲート信号線ＧＬとドレイン信号線ＤＬの交差部に対向するようにして形成されている。そして、メイン柱状スペーサＰＳＰｍの第１基板ＳＵＢ１側の頂部における径は、たとえば１０ｎｍ±３ｎｍと比較的小さく形成されている。メイン柱状スペーサＰＳＰｍの頂部の第１基板ＳＵＢ１側への接触面積を小さくすることは、低温衝撃試験において気泡を生じさせ難くする効果を有する。なお、このメイン柱状スペーサＰＳＰｍの高さＨ１（図６参照）は、後述するサブ柱状スペーサＰＳＰｓの高さ（図７においてＨ２で示している）よりも大きくなっていることは前述した通りである。
【００４９】
次に、図１に示す画素の構成を説明する。図１は、図４と対応づけて描画している。なお、図７は、図１のVII−VII線における断面図であり、図６の場合と同じ箇所の断面となっている。
【００５０】
図１において、図４の場合と比較して異なる構成は柱状スペーサＰＳＰにあり、その他の構成は図４の場合と同様となっている。まず、柱状スペーサＰＳＰはサブ柱状スペーサＰＳＰｓとして形成されている。図７に示すように、サブ柱状スペーサＰＳＰｓは、その高さがＨ２となっており、前述したメイン柱状スペーサＰＳＰｍの高さＨ１よりも小さく構成されている。このため、サブ柱状スペーサＰＳＰｓの頂部と第１基板ＳＵＢ１の表面との間に若干の隙間を有するようになっている。
【００５１】
そして、サブ柱状スペーサＰＳＰｓは、ゲート信号線ＧＬとドレイン信号線ＤＬの交差部に対向して形成される第１サブ柱状スペーサＰＳＰｓ１と、薄膜トランジスタＴＦＴの形成領域の一部あるいは全部に対向して形成される第２サブ柱状スペーサＰＳＰｓ２とから構成され、これら第１サブ柱状スペーサＰＳＰｓ１と第２サブ柱状スペーサＰＳＰｓ２は互いに近接する側壁面が互いに接続されて形成されている。この場合、第１サブ柱状スペーサＰＳＰｓ１の第１基板ＳＵＢ１側の頂部における径は、たとえば１０ｎｍ±３ｎｍと比較的小さく形成されている。そして、第２サブ柱状スペーサＰＳＰｓ２の第１基板ＳＵＢ１側の頂部における径は、たとえば１４ｎｍ±３ｎｍと比較的大きく形成されている。この理由は、薄膜トランジスタＴＦＴの形成領域の面積は、ゲート信号線ＧＬとドレイン信号線ＤＬとの交差部の面積よりも大きいことから、薄膜トランジスタＴＦＴの形成領域を有効に利用するためである。
【００５２】
ここで、第１サブ柱状スペーサＰＳＰｓ１と第２サブ柱状スペーサＰＳＰｓ２は、それらの側壁面において互いに接続された状態で形成されたものとなっている。しかし、これに限らず、第１サブ柱状スペーサＰＳＰｓ１と第２サブ柱状スペーサＰＳＰｓ２は互いに離間された状態で形成されていてもよい。しかし、ゲート信号線ＧＬとドレイン信号線ＤＬの交差部と薄膜トランジスタＴＦＴの形成領域は、極めて近接されて配置されることが通常であることから、互いに接続させることが、それらの形成を容易にすることができる。
【００５３】
このように構成された液晶表示装置において、サブ柱状スペーサＰＳＰｓは、その軸方向に直交する面での面積を増大させた形状で形成している。このため、サブ柱状スペーサＰＳＰｓは体積が大きく形成されることになる。このことは、液晶滴下方式を適用させ、第２基板ＳＵＢ２のシール材ＳＬに囲まれた部分に液晶を滴下させた場合、たとえ液晶ＬＣが適量でなく、シール材ＳＬの高さに対して若干少なめになる場合であっても、体積が大きく形成されたサブ柱状スペーサＰＳＰｓの存在によって、見かけ上、液晶がかさ増しされることになる。このため、第１基板ＳＵＢ１を貼り合わせる場合に、第２基板ＳＵＢ２と第１基板ＳＵＢ１の間に空気層が存在してしまうのを回避でき、第１基板ＳＵＢ１に対する第２基板ＳＵＢ２の所望通りのギャップを確保することができる。したがって、メイン柱状スペーサＰＳＰｍは過剰な圧力を受けることがなくなり、液晶にも前記圧力と反対方向の圧力（負圧）が液晶に印加されず、液晶中に気泡が生じるのを抑制できるようになる。
【００５４】
また、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に、それらの間隙を狭めるような圧力が加わった場合、サブ柱状スペーサＰＳＰｓはメイン柱状スペーサＰＳＰｍとともにスペーサとしての機能を有するようになる。この場合、サブ柱状スペーサＰＳＰｓは、第１基板ＳＵＢ１との接触面積が大きくなることから、信頼性あるスペーサとして機能できるようになる。たとえば、第１基板ＳＵＢ１に対する第２基板ＳＵＢ２の水平方向のずれを低減でき、サブ柱状スペーサＰＳＰｓと直接に接触する配向膜の剥がれ等を防止できる効果を奏する。
【００５５】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００５６】
ＳＵＢ１……第１基板、ＳＵＢ２……第２基板、ＳＬ……シール材、ＳＥＣ……半導体装置、ＡＲ……表示領域、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＰＸ……画素電極、ＣＴ……対向電極、ＰＳＰ……柱状スペーサ、ＰＳＰｍ……メイン柱状スペーサ、ＰＳＰｓ……サブ柱状スペーサ、ＰＳＰｓ１……第１サブ柱状スペーサ、ＰＳＰｓ２……第２サブ柱状スペーサ、ＬＣ……液晶、ＴＨ……スルーホール、ＯＰ……開口（対向電極の）、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＰＡＳ１……第１保護膜、ＰＡＳ２……第２保護膜、ＩＮ……層間絶縁膜。
【図１】
2011170119.tif 000003
【図２】
2011170119.tif 000004
【図３】
2011170119.tif 000005
【図４】
2011170119.tif 000006
【図５】
2011170119.tif 000007
【図６】
2011170119.tif 000008
【図７】
2011170119.tif 000009
【図８】
2011170119.tif 000010