(57)【要約】【課題】インダクタに流れる電流の向きを変化させるスイッチングトランジスタのオン抵抗を減少させつつ、起動時のインダクタに流れる突入電流を抑制する。【解決手段】電源切替部１０は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてレベルシフタ８およびインバータＶ２の電源の電圧を切り替え、バックゲート切替部１１は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてスイッチングトランジスタＭ２のバックゲートの接続をソース側またはドレイン側に切り替える。【選択図】      図１
2011188647.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を出力電圧に変換するＤＣ／ＤＣコンバータにおいて、
オン／オフ動作に基づいてインダクタに流れる電流の向きを変化させるスイッチングトランジスタと、
前記スイッチングトランジスタのゲートに駆動電圧を印加するゲート駆動部と、
前記入力電圧と前記出力電圧との比較結果に基づいて前記駆動電圧を発生させる電源の電圧を切り替える電源切替部とを備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記入力電圧と前記出力電圧との比較結果に基づいて、前記スイッチングトランジスタのバックゲートの接続をソース側またはドレイン側に切り替えるバックゲート切替部を備えることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記出力電圧を保持するコンデンサと、
前記コンデンサを充電する電流源と、
前記入力電圧と前記出力電圧との比較結果に基づいて、前記電流源による前記コンデンサの充電を停止させるスイッチとを備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記入力電圧と前記出力電圧との比較結果に基づいて前記スイッチングトランジスタのオン期間を制御することにより、前記出力電圧の立ち上がりを制御するソフトスタート制御部を備えることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記ソフトスタート制御部は、前記入力電圧が前記出力電圧より大きい場合、前記スイッチングトランジスタのオン／オフ動作を停止させることを備えることを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＣ／ＤＣコンバータに関し、特に、起動時のインダクタに流れる突入電流を抑制する方法に適用して好適なものである。
【背景技術】
【０００２】
昇圧型ＤＣ／ＤＣコンバータでは、スイッチングトランジスタのオン／オフ動作によってインダクタに蓄積されたエネルギーを入力電圧に重畳させることで昇圧が行われる。ここで、出力電圧より入力電圧の方が高い状態で昇圧型ＤＣ／ＤＣコンバータが起動されると、インダクタに突入電流が流れ、入力電圧の低下を引き起こしたり、電源を破壊したりする恐れがある。このため、インダクタに直列に電流制限用トランジスタを接続し、昇圧型ＤＣ／ＤＣコンバータの起動時に流れる突入電流を制限することが行われている。
【０００３】
また、例えば、特許文献１には、昇圧動作時は第３ＭＯＳトランジスタをオフ、第４ＭＯＳトランジスタをオンにして、第２ＭＯＳトランジスタの寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制し、昇圧停止状態において第３ＭＯＳトランジスタをオン、第４ＭＯＳトランジスタをオフにして、第２ＭＯＳトランジスタの寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制し、昇圧停止状態から昇圧動作を開始するときは第２ＭＯＳトランジスタの基板バイアス状態を切換える前に第２ＭＯＳトランジスタの出力端子側の電極を充電し、第２ＭＯＳトランジスタの寄生ダイオードを介して入力端子側から出力端子に向けてラッシュ電流が流れるのを防止する方法が開示されている。
【０００４】
しかしながら、インダクタに直列に電流制限用トランジスタを接続する方法では、インダクタに流れる電流が常に電流制限用トランジスタにも流れるため、電流制限用トランジスタのオン抵抗分の損失が発生し、昇圧型ＤＣ／ＤＣコンバータの効率が低下するという問題があった。
【０００５】
また、特許文献１に開示された方法では、第２ＭＯＳトランジスタのゲートを駆動する駆動電圧をバッテリから供給する必要があるため、昇圧された電圧よりも低い電圧で第２ＭＯＳトランジスタのゲートが駆動される。このため、昇圧時に第２ＭＯＳトランジスタのオン抵抗を十分に減少させることができなくなり、ＤＣ／ＤＣコンバータの効率が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−７９３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、インダクタに流れる電流の向きを変化させるスイッチングトランジスタのオン抵抗を減少させつつ、起動時のインダクタに流れる突入電流を抑制することが可能なＤＣ／ＤＣコンバータを提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、入力電圧を出力電圧に変換するＤＣ／ＤＣコンバータにおいて、オン／オフ動作に基づいてインダクタに流れる電流の向きを変化させるスイッチングトランジスタと、前記スイッチングトランジスタのゲートに駆動電圧を印加するゲート駆動部と、前記入力電圧と前記出力電圧との比較結果に基づいて前記駆動電圧を発生させる電源の電圧を切り替える電源切替部とを備えることを特徴とするＤＣ／ＤＣコンバータを提供する。
【発明の効果】
【０００９】
本発明によれば、インダクタに流れる電流の向きを変化させるスイッチングトランジスタのオン抵抗を減少させつつ、起動時のインダクタに流れる突入電流を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
【図２】図２は、本発明の第２実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
【図３】図３は、本発明の第３実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
【図４】図４は、本発明の第４実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
【図５】図５は、図４のＤＣ／ＤＣコンバータの起動時の出力電圧Ｖｏｕｔの変化を示す図である。
【図６】図６は、図４のＤＣ／ＤＣコンバータの電流源がない時の起動時における出力電圧Ｖｏｕｔおよびインダクタ電流ＩＬの波形を示す図である。
【図７】図７は、図４のＤＣ／ＤＣコンバータの起動時の出力電圧Ｖｏｕｔの波形およびインダクタ電流ＩＬの波形を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態に係るＤＣ／ＤＣコンバータについて図面を参照しながら説明する。
【００１２】
（第１実施形態）
図１は、本発明の第１実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
図１において、このＤＣ／ＤＣコンバータには、出力電圧Ｖｏｕｔを分圧する抵抗Ｒ１、Ｒ２、基準電圧ＶＲＥＦを発生する基準電圧源３、出力電圧Ｖｏｕｔの分圧値と基準電圧ＶＲＥＦとの差分に対応した誤差信号を出力するエラーアンプ４、インダクタＬの流れるインダクタ電流ＩＬの検出値と誤差信号とを比較するコンパレータ５、パルス信号ＰＬを発生する発振器６、コンパレータ５からの出力に基づいてスイッチングトランジスタＭ１、Ｍ２のオン／オフをパルス信号ＰＬに同期して切り替えるロジック回路７、ロジック回路７からスイッチングトランジスタＭ２のゲートに出力される信号のレベルをシフトするレベルシフタ８、ロジック回路７の出力に基づいてスイッチングトランジスタＭ１、Ｍ２をそれぞれ駆動するインバータＶ１、Ｖ２、インダクタ電流ＩＬを検出する電流検出トランジスタＭ３、電流検出トランジスタＭ３に流れる電流を電圧に変換する抵抗Ｒ３が設けられている。
【００１３】
なお、スイッチングトランジスタＭ２としてはＰチャンネル電界効果トランジスタ、スイッチングトランジスＭ１としてはＮチャンネル電界効果トランジスタを用いることができる。そして、スイッチングトランジスタＭ１、Ｍ２は互いに直列に接続され、スイッチングトランジスタＭ２のソースは出力電圧Ｖｏｕｔの出力側に接続され、スイッチングトランジスタＭ１のソースはグランド側に接続されている。また、スイッチングトランジスタＭ１のバックゲートはスイッチングトランジスタＭ１のソース側に接続されている。また、スイッチングトランジスタＭ２のバックゲートとソースとの間には寄生ダイオードＤ１が形成され、スイッチングトランジスタＭ１のバックゲートとソレインとの間には寄生ダイオードＤ２が形成されている。
【００１４】
また、電流検出トランジスタＭ３は、スイッチングトランジスタＭ１とカレントミラーを構成することで、インダクタ電流ＩＬを検出することができる。なお、電流検出トランジスタＭ３がインダクタ電流ＩＬに及ぼす影響を小さくするために、例えば、電流検出トランジスタＭ３に流れる電流はスイッチングトランジスタＭ１に流れる電流の１／１００に設定することができる。
【００１５】
また、ロジック回路７は、スイッチングトランジスタＭ１、Ｍ２を互いに相補的に動作させることができる。すなわち、ロジック回路７は、スイッチングトランジスタＭ１をオンさせる時はスイッチングトランジスタＭ２をオフさせ、スイッチングトランジスタＭ１をオフさせる時はスイッチングトランジスタＭ２をオンさせることができる。
【００１６】
また、エラーアンプ４の出力端子には、コンデンサＣｆと抵抗Ｒｆとの直列回路が接続され、このコンデンサＣｆと抵抗Ｒｆとの直列回路は、位相補償を行うフィルタとして動作することができる。
【００１７】
また、このＤＣ／ＤＣコンバータには、基準電圧ＶＲＥＦを起動時に制御することで出力電圧Ｖｏｕｔの立ち上がりを制御するソフトスタート制御部２、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを比較するコンパレータ９、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてレベルシフタ８およびインバータＶ２の電源の電圧を切り替える電源切替部１０および入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてスイッチングトランジスタＭ２のバックゲートの接続をソース側またはドレイン側に切り替えるバックゲート切替部１１が設けられている。なお、インバータＶ１の電源としては入力電圧Ｖｉｎを用いることができる。
【００１８】
ここで、電源切替部１０には、レベルシフタ８およびインバータＶ２の電源を入力電圧Ｖｉｎ側に切り替えるスイッチＳＷ１およびレベルシフタ８およびインバータＶ２の電源を出力電圧Ｖｏｕｔ側に切り替えるスイッチＸＳＷ１が設けられている。
【００１９】
バックゲート切替部１１には、スイッチングトランジスタＭ２のバックゲートの接続をソース側に切り替えるスイッチＳＷ２およびスイッチングトランジスタＭ２のバックゲートの接続をドレイン側に切り替えるスイッチＸＳＷ２が設けられている。
【００２０】
そして、スイッチングトランジスタＭ１、Ｍ２の接続点にはインダクタＬの一端が接続され、直流電源１にはインダクタＬの他一端が接続されている。また、出力電圧Ｖｏｕｔの出力側には、出力電圧Ｖｏｕｔを保持するコンデンサＣｏｕｔが接続されている。
【００２１】
そして、ＤＣ／ＤＣコンバータの起動時にはコンデンサＣｏｕｔに電荷が蓄積されていないものとすると、出力電圧Ｖｏｕｔは０になり、入力電圧Ｖｉｎは出力電圧Ｖｏｕｔより大きくなる。
【００２２】
そして、コンパレータ９において入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが比較され、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合は、スイッチＳＷ１、ＸＳＷ２がオンされるとともに、スイッチＳＷ２、ＸＳＷ１がオフされる。ここで、スイッチＳＷ１がオン、スイッチＸＳＷ１がオフされると、レベルシフタ８およびインバータＶ２の電源には入力電圧Ｖｉｎが供給される。また、スイッチＸＳＷ２がオン、スイッチＳＷ２がオフされると、スイッチングトランジスタＭ２のバックゲートがドレイン側に接続される。
【００２３】
そして、ＤＣ／ＤＣコンバータの起動時にはソフトスタート制御部２にて基準電圧ＶＲＥＦが徐々に立ち上がるように制御され、エラーアンプ４の一方の入力端子に入力される。また、出力電圧Ｖｏｕｔは抵抗Ｒ１、Ｒ２にて分圧され、出力電圧Ｖｏｕｔの分圧値がエラーアンプ４の他方の入力端子に入力される。そして、エラーアンプ４において出力電圧Ｖｏｕｔの分圧値と基準電圧ＶＲＥＦが比較され、その差分に対応した誤差信号がコンパレータ５の一方の入力端子に入力される。また、インダクタ電流ＩＬは電流検出トランジスタＭ３にて検出され、抵抗Ｒ３にて電圧に変換された後、コンパレータ５の他方の入力端子に入力される。
【００２４】
そして、コンパレータ５においてインダクタ電流ＩＬの検出値と誤差信号が比較され、その比較結果がロジック回路７に入力される。そして、ロジック回路７において、インダクタ電流ＩＬの検出値が誤差信号より小さい場合、スイッチングトランジスタＭ１がオンするようにゲート制御信号Ｓ１のレベルが設定されるとともに、スイッチングトランジスタＭ２がオフするようにゲート制御信号Ｓ２のレベルが設定される。
【００２５】
そして、ロジック回路７から出力されたゲート制御信号Ｓ１は、インバータＶ１にて反転された後、スイッチングトランジスタＭ１のゲートおよび電流検出トランジスタＭ３のゲートに入力され、スイッチングトランジスタＭ１および電流検出トランジスタＭ３がオンされる。
【００２６】
また、ロジック回路７から出力されたゲート制御信号Ｓ２は、レベルシフタ８にてレベルシフトされた後、インバータＶ２にて反転されてから、スイッチングトランジスタＭ２のゲートに入力され、スイッチングトランジスタＭ２がオフされる。
【００２７】
そして、スイッチングトランジスタＭ１がオン、スイッチングトランジスタＭ２がオフされると、インダクタ電流ＩＬは徐々に増大し、インダクタＬにエネルギーが蓄積される。そして、インダクタ電流ＩＬの検出値が誤差信号より大きくなると、ロジック回路７において、スイッチングトランジスタＭ１がオフするようにゲート制御信号Ｓ１のレベルが設定されるとともに、スイッチングトランジスタＭ２がオンするようにゲート制御信号Ｓ２のレベルが設定される。
【００２８】
そして、スイッチングトランジスタＭ１がオフ、スイッチングトランジスタＭ２がオンされると、インダクタ電流ＩＬは徐々に減少するとともに、インダクタＬに蓄積されたエネルギーが入力電圧Ｖｉｎに重畳され、出力電圧Ｖｏｕｔの分圧値が基準電圧ＶＲＥＦに近づくように出力電圧Ｖｏｕｔが制御される。
【００２９】
ここで、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、スイッチングトランジスタＭ２のバックゲートをドレイン側に接続することにより、スイッチングトランジスタＭ２のオフ時にインダクタ電流ＩＬが寄生ダイオードＤ２を介してコンデンサＣｏｕｔに突入するのを防止することができる。このため、起動時の突入電流を抑制するために、インダクタＬに直列に電流制限用トランジスタを接続する必要がなくなり、ＤＣ／ＤＣコンバータの効率の低下を抑制しつつ、入力電圧Ｖｉｎの低下を引き起こしたり、直流電源１が破壊されたりするのを防止することができる。
【００３０】
また、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、レベルシフタ８およびインバータＶ２の電源を入力電圧Ｖｉｎ側に切り替えることにより、スイッチングトランジスタＭ２のゲート電位を出力電圧Ｖｏｕｔより大きな入力電圧Ｖｉｎのレベルで定めることができる。このため、スイッチングトランジスタＭ２のオン抵抗を低下させることができ、ＤＣ／ＤＣコンバータの効率を向上させることができる。
【００３１】
次に、出力電圧Ｖｏｕｔが上昇し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きくなると、スイッチＳＷ１、ＸＳＷ２がオフされるとともに、スイッチＳＷ２、ＸＳＷ１がオンされる。ここで、スイッチＳＷ１がオフ、スイッチＸＳＷ１がオンされると、レベルシフタ８およびインバータＶ２の電源には出力電圧Ｖｏｕｔが供給される。また、スイッチＸＳＷ２がオフ、スイッチＳＷ２がオンされると、スイッチングトランジスタＭ２のバックゲートがソース側に接続される。
【００３２】
そして、エラーアンプ４において出力電圧Ｖｏｕｔの分圧値と基準電圧ＶＲＥＦが比較され、その差分に対応した誤差信号がコンパレータ５の一方の入力端子に入力される。また、インダクタ電流ＩＬは電流検出トランジスタＭ３にて検出され、抵抗Ｒ３にて電圧に変換された後、コンパレータ５の他方の入力端子に入力される。
【００３３】
そして、ロジック回路７において、コンパレータ５からの出力に基づいてスイッチングトランジスタＭ１、Ｍ２のオン／オフが相補的に切り替えられることにより、インダクタ電流ＩＬが三角波状に増減されながら、出力電圧Ｖｏｕｔの分圧値が基準電圧ＶＲＥＦに近づくように出力電圧Ｖｏｕｔが制御される。
【００３４】
ここで、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きい場合、スイッチングトランジスタＭ２のバックゲートをソース側に接続することにより、スイッチングトランジスタＭ２のオフ時にインダクタ電流ＩＬが逆流するのを防止することができる。
【００３５】
また、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きい場合、レベルシフタ８およびインバータＶ２の電源を出力電圧Ｖｏｕ側に切り替えることにより、スイッチングトランジスタＭ２のゲート電位を入力電圧Ｖｉｎより大きな出力電圧Ｖｏｕｔのレベルで定めることができる。このため、スイッチングトランジスタＭ２のオン抵抗を低下させることができ、ＤＣ／ＤＣコンバータの効率を向上させることができる。
【００３６】
（第２実施形態）
図２は、本発明の第２実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
図２において、このＤＣ／ＤＣコンバータには、スイッチングトランジスタＭ１を駆動させるために、図１のインバータＶ１の代わりにインバータＶ３が設けられている。ここで、図１のインバータＶ１では電源が入力電圧Ｖｉｎにて与えられるが、図２のインバータＶ３では、インバータＶ２と同様に、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいて電源の電圧が切り替えられる。具体的には、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合は、インバータＶ３の電源には入力電圧Ｖｉｎが供給され、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きい場合は、インバータＶ３の電源には出力電圧Ｖｏｕｔが供給される。
【００３７】
これにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大きい方の電圧でスイッチングトランジスタＭ１のゲート電位のレベルで定めることができる。このため、スイッチングトランジスタＭ１のオン抵抗を低下させることができ、ＤＣ／ＤＣコンバータの効率を向上させることができる。
【００３８】
（第３実施形態）
図３は、本発明の第３実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
図３において、このＤＣ／ＤＣコンバータでは、図２のＤＣ／ＤＣコンバータのソフトスタート制御部２の代わりに、電流源１１、ソフトスタート制御部１２およびスイッチＳＷ３が設けられている。ここで、電流源１１はコンデンサＣｏｕｔに接続され、コンデンサＣｏｕｔを充電することができる。スイッチＳＷ３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいて電流源１１とコンデンサＣｏｕｔとを切断し、電流源１１によるコンデンサＣｏｕｔの充電を停止させることができる。ソフトスタート制御部１２は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいて基準電圧ＶＲＥＦを制御することにより、出力電圧Ｖｏｕｔの立ち上がりを制御することができる。
【００３９】
そして、コンパレータ９において入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが比較され、その比較結果がソフトスタート制御部１２に入力される。そして、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、ソフトスタート制御部１２において、スイッチＳＷ１、ＸＳＷ２、ＳＷ３がオンされるとともに、スイッチＳＷ２、ＸＳＷ１がオフされる。そして、スイッチＳＷ３がオンされると、コンデンサＣｏｕｔが電流源１１にて充電され、出力電圧Ｖｏｕｔが徐々に上昇する。
【００４０】
そして、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上になると、スイッチＳＷ１、ＸＳＷ２、ＳＷ３がオフされるとともに、スイッチＳＷ２、ＸＳＷ１がオンされる。そして、ソフトスタート制御部１２にて基準電圧ＶＲＥＦが徐々に立ち上がるように制御され、コンパレータ５からの出力に基づいてスイッチングトランジスタＭ１、Ｍ２のオン／オフがロジック回路７にて相補的に切り替えられることにより、インダクタ電流ＩＬが三角波状に増減されながら、出力電圧Ｖｏｕｔの分圧値が基準電圧ＶＲＥＦに近づくように出力電圧Ｖｏｕｔが制御される。
【００４１】
ここで、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと等しくなるまで電流源１１にてコンデンサＣｏｕｔを充電させることにより、スイッチングトランジスタＭ１、Ｍ２のオン／オフ動作させることなく出力電圧Ｖｏｕｔを上昇させることができる。このため、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと等しくなるまでの時間と突入電流の制限値を容易かつ自由に調整することができる。
【００４２】
（第４実施形態）
図４は、本発明の第４実施形態に係るＤＣ／ＤＣコンバータの概略構成を示すブロック図である。
図４において、このＤＣ／ＤＣコンバータには、出力電圧Ｖｏｕｔを分圧する抵抗Ｒ１、Ｒ２、基準電圧ＶＲＥＦを発生する基準電圧源１３、出力電圧Ｖｏｕｔの分圧値と基準電圧ＶＲＥＦとの差分に対応した誤差信号を出力するエラーアンプ１４、発振器１６にて生成された三角波信号ＴＬと誤差信号とを比較するコンパレータ１５、パルス信号ＰＬおよび三角波信号ＴＬを発生する発振器１６、コンパレータ１５の比較結果に基づいてスイッチングトランジスタＭ１、Ｍ２のゲートを駆動するゲート駆動部１７、コンパレータ１５の比較結果を保持するＮＡＮＤ回路２３、２４、ＮＡＮＤ回路２３の出力を反転するインバータＶ４が設けられている。ここで、ＮＡＮＤ回路２３、２４の一方の出力端子が他方の入力端子に互いに接続されることでフリップフロップが構成されている。
【００４３】
また、ゲート駆動部１７は、スイッチングトランジスタＭ１、Ｍ２を互いに相補的に動作させることができる。すなわち、ゲート駆動部１７は、スイッチングトランジスタＭ１をオンさせる時はスイッチングトランジスタＭ２をオフさせ、スイッチングトランジスタＭ１をオフさせる時はスイッチングトランジスタＭ２をオンさせることができる。
【００４４】
また、このＤＣ／ＤＣコンバータには、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいて基準電圧ＶＲＥＦを制御することで出力電圧Ｖｏｕｔの立ち上がりを制御するソフトスタート制御部２２、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを比較するコンパレータ１９、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてゲート駆動部１７の電源の電圧を切り替える電源切替部２０、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてスイッチングトランジスタＭ２のバックゲートの接続をソース側またはドレイン側に切り替えるバックゲート切替部１８、コンデンサＣｏｕｔを充電する電流源２１および入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいて電流源２１によるコンデンサＣｏｕｔの充電を停止させるスイッチＳＷ４が設けられている。
【００４５】
そして、スイッチングトランジスタＭ１、Ｍ２の接続点にはインダクタＬの一端が接続され、直流電源１にはインダクタＬの他一端が接続されている。また、出力電圧Ｖｏｕｔの出力側には、出力電圧Ｖｏｕｔを保持するコンデンサＣｏｕｔが接続されている。また、入力電圧Ｖｉｎの入力側には、入力電圧Ｖｉｎを保持するコンデンサＣｉｎが接続されている。
【００４６】
そして、コンパレータ１９において入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが比較され、その比較結果がソフトスタート制御部２２に入力される。そして、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、スイッチＳＷ４がオンされるとともに、バックゲート切替部１８にてスイッチングトランジスタＭ２のバックゲートがドレイン側に接続され、電源切替部２０にてゲート駆動部１７の電源は入力電圧Ｖｉｎ側に切り替えられる。そして、スイッチＳＷ４がオンされると、コンデンサＣｏｕｔが電流源２１にて充電され、出力電圧Ｖｏｕｔが徐々に上昇する。
【００４７】
そして、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上になると、スイッチＳＷ４がオフされるとともに、バックゲート切替部１８にてスイッチングトランジスタＭ２のバックゲートがソース側に接続され、電源切替部２０にてゲート駆動部１７の電源は出力電圧Ｖｏｕｔ側に切り替えられる。そして、ソフトスタート制御部２２にて基準電圧ＶＲＥＦが徐々に立ち上がるように制御され、エラーアンプ１４の一方の入力端子に入力される。また、出力電圧Ｖｏｕｔは抵抗Ｒ１、Ｒ２にて分圧され、出力電圧Ｖｏｕｔの分圧値がエラーアンプ１４の他方の入力端子に入力される。そして、エラーアンプ１４において出力電圧Ｖｏｕｔの分圧値と基準電圧ＶＲＥＦが比較され、その差分に対応した誤差信号がコンパレータ１５の一方の入力端子に入力される。また、発振器１６にて生成された三角波信号ＴＬは、コンパレータ１５の他方の入力端子に入力される。
【００４８】
そして、コンパレータ１５において三角波信号ＴＬと誤差信号が比較され、その比較結果がパルス信号ＰＬに従ってＮＡＮＤ回路２３、２４に保持され、インバータＶ４を介してゲート駆動部１７に入力される。そして、ゲート駆動部１７において、三角波信号ＴＬが誤差信号より小さい場合、スイッチングトランジスタＭ１がオンするように駆動信号Ｋ１のレベルが設定されるとともに、スイッチングトランジスタＭ２がオフするように駆動信号Ｋ２のレベルが設定される。
【００４９】
そして、ゲート駆動部１７から出力された駆動信号Ｋ１はスイッチングトランジスタＭ１のゲートに入力され、スイッチングトランジスタＭ１がオンされる。また、ゲート駆動部１７から出力された駆動信号Ｋ２はスイッチングトランジスタＭ２のゲートに入力され、スイッチングトランジスタＭ２がオフされる。
【００５０】
そして、スイッチングトランジスタＭ１がオン、スイッチングトランジスタＭ２がオフされると、インダクタ電流ＩＬは徐々に増大し、インダクタＬにエネルギーが蓄積される。そして、三角波信号ＴＬが誤差信号より大きくなると、ゲート駆動部１７において、スイッチングトランジスタＭ１がオフするように駆動信号Ｋ１のレベルが設定されるとともに、スイッチングトランジスタＭ２がオンするように駆動信号Ｋ２のレベルが設定される。
【００５１】
そして、スイッチングトランジスタＭ１がオフ、スイッチングトランジスタＭ２がオンされると、インダクタ電流ＩＬは徐々に減少するとともに、インダクタＬに蓄積されたエネルギーが入力電圧Ｖｉｎに重畳され、出力電圧Ｖｏｕｔの分圧値が基準電圧ＶＲＥＦに近づくように出力電圧Ｖｏｕｔが制御される。
【００５２】
ここで、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと等しくなるまで電流源２１にてコンデンサＣｏｕｔを充電させることにより、スイッチングトランジスタＭ１、Ｍ２のオン／オフ動作させることなく出力電圧Ｖｏｕｔを上昇させることができる。
【００５３】
また、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合、スイッチングトランジスタＭ２のバックゲートをドレイン側に接続することにより、スイッチングトランジスタＭ２のオフ時にインダクタ電流ＩＬが寄生ダイオードを介してコンデンサＣｏｕｔに突入するのを防止することができる。このため、起動時の突入電流を抑制するために、インダクタＬに直列に電流制限用トランジスタを接続する必要がなくなり、ＤＣ／ＤＣコンバータの効率の低下を抑制しつつ、入力電圧Ｖｉｎの低下を引き起こしたり、直流電源１が破壊されたりするのを防止することができる。
【００５４】
また、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比較結果に基づいてゲート駆動部１７の電源の電圧を切り替えることにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大きい方の電圧でスイッチングトランジスタＭ１、Ｍ２のゲート電位のレベルで定めることができる。このため、スイッチングトランジスタＭ１、Ｍ２のオン抵抗を低下させることができ、ＤＣ／ＤＣコンバータの効率を向上させることができる。
【００５５】
図５は、図４のＤＣ／ＤＣコンバータの起動時の出力電圧Ｖｏｕｔの変化を示す図である。
図５において、ＤＣ／ＤＣコンバータの起動前のモードＭ０では、イネーブル信号Ｅｎがロウレベルになり、出力電圧Ｖｏｕｔが０になる。
【００５６】
次に、ＤＣ／ＤＣコンバータが起動されると、イネーブル信号Ｅｎがハイレベルになり、モードＭ１に移行する。このモードＭ１では、スイッチングトランジスタＭ１、Ｍ２のオン／オフ動作が停止されるとともに、スイッチＳＷ４がオンされ、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと等しくなるまで電流源２１にてコンデンサＣｏｕｔが充電される。
【００５７】
次に、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと等しくなると、モードＭ２に移行する。このモードＭ２では、スイッチＳＷ４がオフされることで、電流源２１によるコンデンサＣｏｕｔの充電が停止される。そして、ソフトスタート制御部２にて基準電圧ＶＲＥＦが制御されることで、スイッチングトランジスタＭ１、Ｍ２のオン／オフ動作に従って出力電圧Ｖｏｕｔが徐々に上昇される。そして、出力電圧Ｖｏｕｔが設定電圧に達すると、モードＭ３に移行する。このモードＭ３では、基準電圧ＶＲＥＦが一定値に保持され、スイッチングトランジスタＭ１、Ｍ２のオン／オフ動作に従って出力電圧Ｖｏｕｔが設定電圧に維持される。
【００５８】
図６は、図４のＤＣ／ＤＣコンバータの電流源がない時の起動時における出力電圧Ｖｏｕｔおよびインダクタ電流ＩＬの波形を示す図である。
図６において、図４のＤＣ／ＤＣコンバータの電流源２１がない場合、起動時（ｔ１）の突入電流は抑制されるが、バックゲート切り替え時（ｔ２）に瞬間的に約３００[ｍＡ]程度の突入電流が流れる。
【００５９】
図７は、図４のＤＣ／ＤＣコンバータの起動時の出力電圧Ｖｏｕｔの波形およびインダクタ電流ＩＬの波形を示す図である。
図７において、図５のシーケンスに従って図４のＤＣ／ＤＣコンバータを動作させることにより、全体の動作を通しても約１００[ｍＡ]程度に突入電流が抑えられる。
【００６０】
なお、図１〜図４の実施形態において、ＤＣ／ＤＣコンバータに放電機能を設けるようにしてもよい。この放電機能は、ＤＣ／ＤＣコンバータが無能力化された時に出力電圧Ｖｏｕｔが残存していると不都合を生じるアプリケーションに用いることができる。この放電機能には、ＤＣ／ＤＣコンバータが無能力化された時にコンデンサＣｏｕｔに蓄積されている電荷を放電させるスイッチを設けることができる。
【００６１】
この放電機能がＤＣ／ＤＣコンバータに設けられている場合においても、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより大きい場合には、スイッチングトランジスタＭ２のバックゲートをドレイン側に接続することにより、突入電流が寄生ダイオードＤ２を介してコンデンサＣｏｕｔに突入するのを防止することができる。
【符号の説明】
【００６２】
１  直流電源、２、１２、２２  ソフトスタート制御部、３、１３  基準電圧源、４、１４  エラーアンプ、５、９、１５、１９  コンパレータ、６、１６  発振器、７  ロジック回路、８  レベルシフタ、１０、２０  電源切替部、１１、１８  バックゲート切替部、Ｖ１〜Ｖ４  インバータ、Ｌ  インダクタ、Ｍ１、Ｍ２  スイッチングトランジスタ、Ｍ３  電流検出トランジスタ、ＳＷ１〜ＳＷ４、ＸＳＷ１、ＸＳＷ２  スイッチ、Ｃｆ、Ｃｏｕｔ、Ｃｉｎ  コンデンサ、Ｒ１〜Ｒ３、Ｒｆ  抵抗、１１、２１  電流源、１７  ゲート駆動部、２３、２４  ＮＡＮＤ回路、Ｄ１、Ｄ２  寄生ダイオード
【図１】
2011188647.tif 000003
【図２】
2011188647.tif 000004
【図３】
2011188647.tif 000005
【図４】
2011188647.tif 000006
【図５】
2011188647.tif 000007
【図６】
2011188647.tif 000008
【図７】
2011188647.tif 000009