(57)【要約】【課題】多画面信号処理装置を提供する。【解決手段】本多画面信号処理装置は主グラフィックプロセッサと複数の副グラフィックプロセッサとを備える。該主グラフィックプロセッサは該複数の副グラフィックプロセッサに電気的に接続されている。該主グラフィックプロセッサは外部画像データを受信するために使用され、該外部画像データを復号してフレームデータを出力することが出来る。該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する。本多画面信号処理装置は多数の画面に接続され、同時に多数の画像を表示できる。また、単一のグラフィックプロセッサを使用する復号ステップは、異なる画面上に表示されるフレーム群の容易な同期を可能にし、復号ステップを繰り返すことによって消費されるエネルギーを節約する。【選択図】図３
2011188364.tif 000002
【特許請求の範囲】
【請求項１】
外部画像データを受信し、該外部画像データを復号してフレームデータを出力するための主グラフィックプロセッサと、
該主グラフィックプロセッサに電気的に接続された複数の副グラフィックプロセッサと
を備え、
該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する多画面信号処理装置。
【請求項２】
前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている請求項１に記載の多画面信号処理装置。
【請求項３】
前記回路基板はプリント回路基板（ＰＣＢ）である請求項２に記載の多画面信号処理装置。
【請求項４】
前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとはＰＣＩバスまたはＰＣＩＥ（Peripheral Component Interconnect Express）バスに電気的に接続されている請求項１に記載の多画面信号処理装置。
【請求項５】
前記放映信号のサイズはＶＥＳＡ（Video Electronics Standards Association）によって制定されたビデオ信号規格に準拠している請求項１に記載の多画面信号処理装置。
【請求項６】
前記フレームデータのサイズは１視覚フレームのサイズである請求項１に記載の多画面信号処理装置。
【請求項７】
前記主グラフィックプロセッサは前記復号されたフレームデータに対してダウンサンプリング処理を実行する請求項１に記載の多画面信号処理装置。
【請求項８】
前記副グラフィックプロセッサは前記取り込まれたフレームデータに対してアップサンプリング処理を実行する請求項１に記載の多画面信号処理装置。
【請求項９】
外部画像データを受信し、該外部画像データを復号してフレームデータを出力するための主グラフィックプロセッサと、
該主グラフィックプロセッサに電気的に接続された複数の副グラフィックプロセッサと、
該複数の副グラフィックプロセッサに１対１で電気的に接続された複数の表示画面と
を備え、
該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する多画面システム。
【請求項１０】
前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている請求項９に記載の多画面システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、処理装置、特に、多画面信号処理装置及び多画面システムに関する。
【背景技術】
【０００２】
多画面表示システムが様々な状況において広く使用されてきた。例えば、多数の画面が結合されて、公共の場所で情報又は広告を表示するための大型テレビジョン（ＴＶ）パネルを形成する。
【０００３】
図１は従来技術のシステムブロック図であり、中央処理ユニット（ＣＰＵ）８１と、ノースブリッジチップ８２と、多数のグラフィックプロセッサ８３とを備えるコンピュータシステムを示す。
【０００４】
ＣＰＵ８１はノースブリッジチップ８２を介して外部機器に接続される。多数のグラフィックプロセッサ８３が拡張スロットに挿入され、ＰＣＩ（Peripheral Component Interconnect）バスまたはＡＧＰ（Accelerated Graphics Port）バスを介してノースブリッジチップ８２に接続される。各グラフィックプロセッサ８３は１つの表示画面に接続される。ＣＰＵ８１は多数のグラフィックプロセッサ８３のそれぞれに画像データを伝送する。グラフィックプロセッサ８３はそれぞれ、画像データを復号して、表示フレームを取り込む。コンピュータは、多数のグラフィックプロセッサ８３を同時に接続する構成を介して多数の画面にフレームを出力する。
【０００５】
しかし、一般的なコンピュータメインボードは、限られた数の拡張スロットを有する。即ち、コンピュータに接続できる画面の数も限られている。また、各グラフィックプロセッサは画像復号ステップを実行し、画像復号は多量の演算を必要とするので、各グラフィックプロセッサの画像信号を同時に出力することは困難である。また、多数のグラフィックプロセッサによる同時画像復号は多くのエネルギーの消費を引き起こす。
【０００６】
また、ブリッジインターフェイスを使用する別の従来技術が存在する。図２は従来の多画面表示システムの処理装置のシステムブロック図である。このシステムはＣＰＵ８１と、ノースブリッジチップ８２と、多数のグラフィックプロセッサ８３と、ブリッジインターフェイス８４とを備える。多数のグラフィックプロセッサ８３はブリッジインターフェイス８４を介して接続され、グラフィックプロセッサ８３の数を増やすことができる。
【０００７】
しかし、ブリッジインターフェイス８４の使用はシステムを複雑にし、コストを大きく増加させる。また、多数のグラフィックプロセッサ８３はそれぞれ復号を行う必要があり、繰り返される復号によるエネルギー消費の問題がまだ解決されていない。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、本発明は、限られた数の画面の問題、同期の難しさの問題、及びシステムの複雑さの問題を解決する多画面信号処理装置を提供する。
【課題を解決するための手段】
【０００９】
本発明は、主グラフィックプロセッサと複数の副グラフィックプロセッサとを備える多画面信号処理装置を提供する。該主グラフィックプロセッサは該複数の副グラフィックプロセッサに電気的に接続されている。
【００１０】
該主グラフィックプロセッサは外部画像データを受信するために使用され、該外部画像データを復号して１視覚範囲のサイズのフレームデータを出力することが出来る。該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する。
【００１１】
前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている。該回路基板はプリント回路基板（ＰＣＢ）であってもよい。
【００１２】
本発明の多画面信号処理装置はパーソナルコンピュータ（ＰＣ）において使用することが出来、拡張スロット数によって制限されず多数の画面に同時に接続される。また、１つだけのグラフィックプロセッサを使用する復号ステップは、異なる画面上に表示されるフレーム群の容易な同期を可能にするだけでなく、復号ステップを繰り返すことによって消費されるエネルギーを節約し、必要なシステムリソースを大幅に低減する。
本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。
【図面の簡単な説明】
【００１３】
【図１】従来技術の多画面表示システムの処理装置のシステムブロック図である。
【図２】従来技術の多画面表示システムの処理装置のシステムブロック図である。
【図３】本発明の実施形態のブロック図である。
【図４】本発明に係る放映信号のサイズ及びフレームデータのサイズを例示する概略図である。
【図５】本発明の実施形態に係る多画面信号処理装置の外観の立体図である。
【図６】本発明の実施形態に係るフレームデータの取り込みを例示する概略図である。
【図７】本発明の実施例の概略図である。
【発明を実施するための形態】
【００１４】
本発明の詳細な特徴と利点を下記の実施形態によって説明する。この詳細な説明は当業者が本発明の技術内容を理解し、それに従って本発明を実施するのに十分であろう。本明細書、請求項、及び図面に開示された内容に基づいて、当業者は本発明の目的と利点を容易に理解できるであろう。下記の実施形態は本発明を更に詳細に説明するためのものであり、本発明の範囲を限定するためのものではない。
【００１５】
図３は本発明の実施形態のブロック図である。本発明の多画面信号処理装置は主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とを備える。主グラフィックプロセッサ１０は各副グラフィックプロセッサ２０に電気的に接続されている。
【００１６】
主グラフィックプロセッサ１０は外部画像データを受け取るために使用され、外部画像データを復号して、１視覚フレームのサイズのフレームデータを出力することができる。視覚フレームは画像データが実際に格納される領域である。一般に、視覚フレームのサイズは表示画面の解像度に対応する。例えば、解像度１９２０×１２００の表示画面はサイズ１９２０×１２００の視覚フレームに対応する。
【００１７】
外部画像データは、Ｈ.２６４又はＭＰＥＧ２（Moving Picture Experts Group 2）などの圧縮画像フォーマットのデータである。即ち、主グラフィックプロセッサ１０は上記フォーマットに対応した復号ステップを実行する。また、主グラフィックプロセッサ１０は、例えば画像と字幕とを合成して新しい画像を作成するために、画像に対して合成ステップを更に実行してもよい。
【００１８】
副グラフィックプロセッサ２０はそれぞれフレームデータの一部を同時に取り込み、１規定範囲のサイズの放映信号を出力する。
【００１９】
主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とはＤＶＯ（Digital Video Output）インターフェイスを介して互いに接続されてよい。主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とはＰＣＩ（Peripheral Component Interconnect）バスまたはＰＣＩＥ（Peripheral Component Interconnect Express）バスに電気的に接続されている。
【００２０】
図４は放映信号のサイズ及びフレームデータのサイズを例示する概略図である。放映信号のサイズはＶＥＳＡ（Video Electronics Standards Association）によって制定されたビデオ信号規格に準拠してよい。例えば、１９２０×１２００のフレームの場合、水平軸方向の総画素は、水平視覚範囲（１９２０画素）に水平ブランク範囲（６７２画素）を加えた２５９２画素である。水平視覚範囲はフレーム上に表示されるデータを格納するために使用され、水平ブランク範囲はＴＶ走査及び列移動に必要な時間を提供するために使用される。同様に、垂直軸方向の総画素は、垂直視覚範囲（１２００画素）に垂直ブランク範囲（４２画素）を加えた１２４２画素である。垂直視覚範囲はフレーム上に表示されるデータを格納するために使用され、垂直ブランク範囲はＴＶ走査及び行移動に必要な時間を提供するために使用される。
【００２１】
上記のように、放映信号のサイズは２５９２×１２４２画素であるが、視覚フレームが実際に占める信号サイズは１９２０×１２００画素だけである。即ち、放映信号において、総画素の約７０％だけが実際にデータで占められ、総画素の残り３０％はブランクデータで占められている。
【００２２】
また、放映信号のフレームレートは、ＶＥＳＡの規格により６０Ｈｚであり、一方、一般的な画像フォーマットのフレームレートは僅か２４Ｈｚである。即ち、フレームレート２４Ｈｚで情報が供給される限り、一般的な画像を完全に表示することができる。
【００２３】
従って、外部画像データを受信して復号した後、主グラフィックプロセッサ１０は１視覚フレームのサイズのデータを副グラフィックプロセッサ２０群に伝送し、該復号されたフレームデータに対してダウンサンプリングを実行して、フレームレートを６０Ｈｚから２４Ｈｚに変換する。
【００２４】
また、放映信号のサイズは２５９２×１２４２画素であり、フレームレートは６０Ｈｚであるので、放映信号に対応する画素クロックは約１９３ＭＨｚである。一方、視覚範囲だけを含むフレームデータのサイズは１９２０×１２００画素であり、フレームレートは２４Ｈｚに下がる。従って、フレームデータに対応する画素クロックはたった約５６ＭＨｚ、即ち、元の画素クロックの約３０％である。この結果、主グラフィックプロセッサ１０と副グラフィックプロセッサ２０との間の必要な帯域幅は、元の帯域幅の約３０％である。視覚範囲だけを含むフレームデータとダウンサンプリングとによって多画面信号処理装置が必要とするシステムリソースを大幅に低減することが出来る。
【００２５】
副グラフィックプロセッサ２０はそれぞれ、フレームデータが格納されたメモリー位置からフレームデータを同時に取り込む。各副グラフィックプロセッサ２０は取り込んだフレームデータを拡大し、このフレームデータに対してアップサンプリングを実行して、フレームレートを２４Ｈｚから６０Ｈｚに変換する。最後に、各副グラフィックプロセッサ２０は放映信号を画面に出力する。
【００２６】
ここで、放映信号は画面に実際に伝送される信号であるので、放映信号は画面が受信できる信号である必要がある。即ち、放映信号のサイズはＶＥＳＡによって制定されたビデオ信号規格に準拠している必要がある。
【００２７】
ここで、放映信号は画面に実際に伝送される信号であるので、放映信号は画面が受信できる信号である必要がある。即ち、放映信号のサイズはＶＥＳＡによって制定されたビデオ信号規格に準拠している必要がある。
【００２８】
図５は本発明の実施形態に係る多画面信号処理装置の外観の立体図である。主グラフィックプロセッサ１０と副グラフィックプロセッサ２０群とは同じ回路基板４０上に配置されてよい。回路基板４０は表示カードであってもよい。
【００２９】
本発明の多画面信号処理装置は多画面システムにおいて使用できる。図６を参照すると、多画面システムは主グラフィックプロセッサ１０と、複数の副グラフィックプロセッサ２０と、複数の画面３０とを備える。主グラフィックプロセッサ１０は複数の副グラフィックプロセッサ２０に電気的に接続されている。複数の画面３０は複数の副グラフィックプロセッサ２０に１対１で電気的に接続されている。
【００３０】
複数の画面３０は、これらに限定されないが、液晶表示（ＬＣＤ）画面、プラズマ表示画面、発光ダイオード（ＬＥＤ）表示画面、陰極線管（ＣＲＴ）表示画面、又は他の画像表示装置であってよい。複数の画面３０が四辺形画面アレイ、例えば２×２又は３×３アレイ状に配列されてよい。４つの５０インチ表示画面が２×２アレイ状に配列された場合、配列後の画面アレイは１００インチ画面と見なすことができる。
【００３１】
図７は本発明の実施例の概略図である。ここでは、例えば、１つの主フレームが４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）に分割され、これらが２×２アレイ状に配列されている。外部画像データが多画面信号処理装置に供給された後、主グラフィックプロセッサ１０は先ず主フレームを復号する。次に、副グラフィックプロセッサ２０がそれぞれ、４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）を取り込む。各副グラフィックプロセッサ２０は副フレームを画面３０に表示可能なフレームに拡大し、画面３０に表示のために供給する。２×２アレイ状に配列された画面３０は、４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）を表示することで、フレームを拡大された形態で表示する効果を実現する。
【００３２】
本発明の多画面信号処理装置はパーソナルコンピュータにおいて使用することが出来、拡張スロット数によって制限されず多数の画面に同時に接続される。また、１つだけのグラフィックプロセッサを使用する復号ステップは、異なる画面上に表示されるフレーム群の容易な同期を可能にするだけでなく、復号ステップを繰り返すことによって消費されるエネルギーを節約し、必要なシステムリソースを大幅に低減する。
【符号の説明】
【００３３】
１０  主グラフィックプロセッサ
２０  副グラフィックプロセッサ
３０  画面
４０  回路基板
【図１】
2011188364.tif 000003
【図２】
2011188364.tif 000004
【図３】
2011188364.tif 000005
【図４】
2011188364.tif 000006
【図５】
2011188364.tif 000007
【図６】
2011188364.tif 000008
【図７】
2011188364.tif 000009