(57)【要約】【課題】低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに一層の装置の小型化、内部抵抗の低抵抗化を図ることのできる半導体装置及びこの半導体装置の製造方法を提供する。【解決手段】半導体素子２と、第１の面Ａ１側の第１の電極２ａと接続される第１の配線層３と、第２の面Ａ２側の第２の電極２ｂと接続される第２の配線層４と、半導体素子２の第１の面Ａ１及び第２の面Ａ２とを除く周囲に設けられる絶縁層５と、絶縁層５において第１の面Ａ１側と第２の面Ａ２側との間を貫通する貫通孔６と、第１の面Ａ１側に設けられ第２の配線層４と接続される第３の配線層７と、第１の配線層３上及び第３の配線層７上にそれぞれ設けられる外部電極８と、第２の配線層４を含む第２の面Ａ２側を封止し、第１の面Ａ１側において露出する領域を除く外部電極８の周囲、半導体素子２、第１の配線層３、第３の配線層７を封止する外囲器９とを備える。【選択図】図１
2011066346.tif 000002
【特許請求の範囲】
【請求項１】
第１の面に第１の電極が設けられ、前記第１の面に対向する第２の面に第２の電極が設けられた半導体素子と、
前記第１の面側に設けられ、前記第１の電極と接続される第１の配線層と、
前記第２の面側に設けられ、前記第２の電極と接続される第２の配線層と、
前記半導体素子の前記第１の面及び前記第２の面とを除く周囲に設けられる絶縁層と、
前記絶縁層において前記第１の面側と前記第２の面側との間を貫通する貫通孔と、
前記第１の面側に設けられ、前記貫通孔を介して前記第２の配線層と接続される第３の配線層と、
前記第１の配線層上及び前記第３の配線層上にそれぞれ設けられる外部電極と、
前記第２の配線層を含む第２の面側を封止するとともに、前記第１の面側において露出する領域を除く前記外部電極の周囲、前記半導体素子、前記第１の配線層、前記第３の配線層を封止する外囲器と、
を備えることを特徴とする半導体装置。
【請求項２】
半導体素子の第１の電極が設けられている第１の面を支持基板に接着された接着シート上に配置する工程と、
前記接着シート上及び、前記半導体素子の前記第１の面に対向する第２の面及び前記第１の面と前記第２の面との間を覆うように絶縁層を形成する工程と、  
前記半導体素子の外側であって前記絶縁層における前記半導体素子を挟む位置において、前記第２の面側から前記第１の面側に向けて、前記接着シートを剥離した場合に貫通する孔を形成する工程と、
前記第２の面側を露出させる工程と、
前記孔を開口し貫通孔とする工程と、
前記第２の面側全域及び前記貫通孔に第２のシード層を形成するとともに、前記貫通孔のさらに外側にレジストを設ける工程と、
前記第２のシード層上に第２の配線層を形成する工程と、
前記レジスト及び前記レジスト直下の前記第２のシード層を除去する工程と、
前記絶縁層及び前記第２の配線層を樹脂にて封止する工程と、
前記接着シート及び前記支持基板を除去する工程と、
前記第１の面側全域に第１のシード層を形成するとともに、前記第１のシード層上に前記第１の電極と接続される第１の配線層、および、前記貫通孔を介して前記第２の配線層と接続される第３の配線層を形成する工程と、
前記第１の配線層、及び前記第３の配線層とそれぞれ接続される外部電極を形成する工程と、
前記第１の面側において露出する領域を除く前記外部電極の周囲、前記半導体素子、前記第１の配線層、前記第３の配線層を封止する工程と、
前記第１の面側を研削する工程と、
封止された前記半導体素子を切断して個々の半導体装置へと個片化する工程と、
を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例として、電流のスイッチングや増幅に使用されるＦＥＴを含むトランジスタパッケージを挙げることができる。このトランジスタパッケージにおいて、半導体素子の表面にはソース電極とゲート電極が設けられ、裏面と側面にはドレイン電極が設けられる構成を採用するものがある。このトランジスタパッケージでは、ソース電極とリードフレームのリード電極とが金（Ａｕ）やアルミニウム（Ａｌ）等の導電性を有する金属から形成された複数本のワイヤによって電気的に接続されている。
【０００３】
近年の半導体市場では、高速に動作し高い処理能力を有しつつ、動作中の消費電力は低い半導体装置が求められている。例えば携帯電話やノートパソコン等に使用される場合等はバッテリー駆動されることが多いが、その内部に使用される電子部品の抵抗値が高いと消費電力が多くなりバッテリーの駆動時間が短くなる。このような相反する２つの課題を克服するために、半導体装置の回路の微細化が進められるとともに、供給された電力を半導体装置全体で効率よく利用するために、内部抵抗（ＯＮ抵抗）の低抵抗化が進められている。また、機器への搭載を考慮すると、半導体装置の小型化が一層求められている。
【０００４】
このような要求を解決するための１つの方法として、特許文献１には以下の半導体装置が開示されている。すなわち、トランジスタを構成する複数の電極の少なくとも１つと電気的に接続する少なくとも１つの第１電極を半導体チップの表面側に備え、複数の電極の内の他の１つと電気的に接続する第２電極を半導体チップの裏面側に備えてなる半導体装置であって、半導体チップの表面側から裏面側に貫通する貫通孔を有し、半導体チップ表面側に一部が露出し、この貫通孔を介して第２電極と電気的に接続する貫通電極を備えてなる半導体装置である。
【０００５】
このような半導体装置によれば、ドレイン領域の抵抗の増加を最小限に抑え、フリップチップパッケージが可能な半導体装置を提供することができる、とされる。また、この半導体装置は、ウェハ状態で一括して製造され、個片化される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５０１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した半導体装置が採用する構造では、半導体チップの表面側から裏面側に貫通する貫通孔を備えている。そのため、半導体チップについては、設けられる貫通孔の分、大きさが大きくなってしまい、結果として半導体装置そのものの小型化を阻害する。一方、半導体チップの大型化は、半導体装置をウェハレベルで製造する場合にウェハ当たりの製造個数が減少してしまう。
【０００８】
また、半導体チップの厚みが厚い場合、そのことが内部抵抗（ＯＮ抵抗）の高抵抗化を招くことにもなる。
【０００９】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに一層の装置の小型化、内部抵抗の低抵抗化を図ることのできる半導体装置及びこの半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の実施の形態に係る第１の特徴は、半導体装置において、第１の面に第１の電極が設けられ、第１の面に対向する第２の面に第２の電極が設けられた半導体素子と、第１の面側に設けられ、第１の電極と接続される第１の配線層と、第２の面側に設けられ、第２の電極と接続される第２の配線層と、半導体素子の第１の面及び第２の面とを除く周囲に設けられる絶縁層と、絶縁層において第１の面側と第２の面側との間を貫通する貫通孔と、第１の面側に設けられ、貫通孔を介して第２の配線層と接続される第３の配線層と、第１の配線層上及び第３の配線層上にそれぞれ設けられる外部電極と、第２の配線層を含む第２の面側を封止するとともに、第１の面側において露出する領域を除く外部電極の周囲、半導体素子、第１の配線層、第３の配線層を封止する外囲器とを備える。
【００１１】
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、半導体素子の第１の電極が設けられている第１の面を支持基板に接着された接着シート上に配置する工程と、接着シート上及び、半導体素子の第１の面に対向する第２の面及び第１の面と第２の面との間を覆うように絶縁層を形成する工程と、半導体素子の外側であって絶縁層における半導体素子を挟む位置において、第２の面側から第１の面側に向けて、接着シートを剥離した場合に貫通する孔を形成する工程と、第２の面側を露出させる工程と、孔を開口し貫通孔とする工程と、第２の面側全域及び貫通孔に第２のシード層を形成するとともに、貫通孔のさらに外側にレジストを設ける工程と、第２のシード層上に第２の配線層を形成する工程と、レジスト及びレジスト直下の第２のシード層を除去する工程と、絶縁層及び第２の配線層を樹脂にて封止する工程と、接着シート及び支持基板を除去する工程と、第１の面側全域に第１のシード層を形成するとともに、第１のシード層上に第１の電極と接続される第１の配線層、および、貫通孔を介して第２の配線層と接続される第３の配線層を形成する工程と、第１の配線層、及び第３の配線層とそれぞれ接続される外部電極を形成する工程と、第１の面側において露出する領域を除く外部電極の周囲、半導体素子、第１の配線層、第３の配線層を封止する工程と、第１の面側を研削する工程と、封止された半導体素子を切断して個々の半導体装置へと個片化する工程とを備える。
【発明の効果】
【００１２】
本発明によれば、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに一層の装置の小型化、内部抵抗の低抵抗化を図ることのできる半導体装置及びこの半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１２】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１３】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１４】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。図１に示すように、本発明の実施の形態に係る半導体装置１は、半導体素子２に設けられている各電極に接続される外部電極が全て１つの面に露出するように形成されている。
【００１６】
半導体素子２は第１の面Ａ１と第２の面Ａ２とを備える。このうち第１の面Ａ１には第１の電極２ａが設けられ、第２の面Ａ２に第２の電極２ｂが設けられている。図１に示す半導体素子２においては、２つの第１の電極２ａが第１の面Ａ１において面一となるように設けられている。第１の電極２ａは、第１のシード層Ｓ１を介して第１の配線層３と接続されている。一方、第２の面Ａ２側には、第２のシード層Ｓ２を介して第２の電極２ｂと接続される第２の配線層４が形成される。
【００１７】
半導体素子２の、第１の面Ａ１及び前記第２の面Ａ２を除く周囲には絶縁層５が設けられ、半導体素子２に通電した場合に第１の電極２ａと第２の電極２ｂとの間で短絡しないようにされている。また、絶縁層５には、半導体素子２の第１の面Ａ１と第２の面Ａ２との間を貫通する貫通孔６が形成されている。
【００１８】
このように貫通孔６は、半導体素子２の周囲を絶縁する絶縁層５に設けられており、半導体素子２そのものに貫通孔６を設けていない。従って、半導体素子２を一層小さくすることが可能となり、ひいては半導体装置１そのものの小型化にも寄与することができる。
【００１９】
貫通孔６にも第２の配線層４が形成されているため、図１においては第２の配線層４は、第２のシード層Ｓ２を介して第２の電極２ｂに接続しつつ半導体素子２を跨ぐような形状に形成されている。
【００２０】
第１の面側における貫通孔６の開口領域には、この開口領域を塞ぐように第３の配線層７が形成されている。第３の配線層７は、第１のシード層Ｓ１上に形成されており、第２の配線層４と電気的に接続されている。
【００２１】
第１の配線層３及び第３の配線層７上には、さらに外部電極８が形成されている。従って、半導体装置１に電圧が印加されると、例えば、外部電極８、第３の配線層７、第２の配線層４、第２の電極２ｂ、第１の電極２ａ、第１の配線層３、外部電極８の順に電流が流れる。或いは、逆のルートにて電流を流すことも可能である。また、半導体装置１をこのように形成しているため、電流の入力と出力を同一方向（本発明の実施の形態においては、第１の面Ａ１側）とすることが可能となる。
【００２２】
なお、半導体素子２を跨ぐように外部電極８、第３の配線層７、第２の配線層４、第３の配線層７、外部電極８の順には電流は流れない。これは、半導体素子２を挟む第３の配線層７、外部電極８が同電位にあるからである。
【００２３】
さらに、第２の配線層４を含む第２の面Ａ２側を封止するとともに、第１の面Ａ１側において露出する領域を除く外部電極８の周囲、半導体素子２、第１の配線層３、第３の配線層７は、外囲器９によって封止される。外部電極８については、第１の配線層３及び第３の配線層７と接続される領域と対向する領域は外囲器９と面一となり、いわば第１の面Ａ１側において露出している状態にある。この外部電極８の露出した領域に、例えば、はんだボール等が接続される。
【００２４】
次に、半導体装置１の製造方法について、図２ないし図１４を利用しつつ説明を行う。半導体装置１は、図示しないシリコンウェハ上において一括して半導体素子２を製造した後、個片化し、再配置されることから製造が開始される。
【００２５】
図２は、シリコンウェハ上に形成された半導体素子２を半導体装置１を製造するために接着シート面１０に半導体素子２を再配置した状態を示す半導体装置１の製造方法を説明するワークの断面図である。半導体素子２は、第１の電極２ａが設けられている面（第１の面Ａ１）を接着シート１０に接触させるように配置される。接着シート１０は、支持基板１１によって支持されている。
【００２６】
なお、以降の半導体装置１の製造方法の説明を行うために使用する図面においては、１つの半導体装置１のみを例に挙げている、但し、実際の製造においては、接着シート１０（支持基板１１）上に複数の半導体素子２が所定の間隔をもって再配置されて、複数の半導体装置１が一括して製造される。
【００２７】
次に図３に示すように、接着シート１０上及び、接着シート１０上に配置された半導体素子２を覆うように絶縁層５を充填する。この絶縁層５としては、例えば、エポキシ若しくは、ポリイミドからなる感光性樹脂等が好適に使用される。この充填によって、半導体素子２の第２の面Ａ２のみならず、第１の面Ａ１と第２の面Ａ２とに挟まれる面の周囲にも充填される。
【００２８】
図４に示すように、例えば、絶縁層５として選択された感光性樹脂がネガタイプである場合、図示しないマスクを用いて紫外線を照射し、感光性樹脂の架橋を進行させる。本発明の実施の形態においては、貫通孔６を絶縁層５に形成する必要があるので、半導体素子２の周囲であって貫通孔６となる領域以外に紫外線が照射される。この段階では、まだ後述する露光の工程に進んでいないので、貫通孔６は形成されていない。図４においては、貫通孔６となる領域に破線で符号を付している。
【００２９】
また、本発明の実施の形態における半導体装置１では、半導体素子２の周囲に絶縁層５が形成されている。この絶縁層５は、第１の電極２ａと第２の電極２ｂとの短絡を防止するために形成されるものである。従って、貫通孔６となる領域は、絶縁層５の領域であって、半導体素子２の周囲から所定の距離離れた場所に設けられることになる。
【００３０】
そして、半導体素子２の第２の面Ａ２側の第２の電極２ｂを露出させる（図５参照）。第２の電極２ｂを露出させる方法としては、例えば、第２の面Ａ２側を研削する方法を挙げることができる。また、予め薄化した半導体素子２を用意してマウントしておくことが必要になるが、半導体素子２が薄化されている場合には、露光、現像の工程を経ることによっても第２の電極２ｂを露出させることができる。
【００３１】
この状態で、第１の面Ａ１と第２の面Ａ２との間の厚みは、例えば３０μｍ程度となる。なお、この厚みは、半導体装置１に求められる性能によって異なってくる。
【００３２】
このように研削等の工程を経ることによって半導体素子２の薄化を図ることができるため、半導体素子２の抵抗を低下させることができる。従って、半導体装置１の小型化、薄型化に寄与するだけではなく、半導体装置１の低抵抗化も図ることができる。
【００３３】
研削等されて薄くなった状態のワークに対して、例えば、現像液に浸漬する、或いは、現像液を塗布することによって、現像する。この状態は図示していないが、図４及び図５に示する貫通孔６となる領域は現像されることによって開口する。その上で、例えばスパッタによって絶縁層５上に第２のシード層Ｓ２を形成する（図６参照）。第２のシード層Ｓ２は、例えば、チタン／銅（Ｔｉ／Ｃｕ）の金属膜である。
【００３４】
図７は、第２の配線層４の形成を行う状態を示す半導体装置１の製造方法を説明するワークの断面図である。ここではまず、第２の配線層４となる領域以外にレジストＲを形成する。貫通孔６にも第２の配線層４が形成されることになるので、貫通孔６の領域も除かれる。その上で、上述した金属膜を第２のシード層Ｓ２として、例えば、銅（Ｃｕ）の電気めっきを行う。これによって、第２の配線層４が形成される。
【００３５】
その上で、レジストＲを例えば、剥離液を用いて剥離する。併せて、そのレジストＲの直下に形成されている第２のシード層Ｓ２を、例えばエッチングすることによって除去する（図８参照）。さらに、図９に示すように、第２の配線層４、絶縁層５及び第２のシード層Ｓ２を封止材（樹脂）にて封止する。この封止材が硬化することによって外囲器９となる。なお、外囲器９の材料として用いられる樹脂は、例えば、絶縁性、強度、気密性に優れるエポキシ樹脂を挙げることができる。
【００３６】
さらに、半導体素子２の第１の面Ａ１に接触し、半導体素子２を支持していた接着シート１０及び支持基板１１を剥離する。半導体素子２の第２の面Ａ２側が樹脂にて封止されたことから、第１の面Ａ１側において半導体素子２等を支持する必要がなくなったからである。
【００３７】
次に図１０に示すように、接着シート１０及び支持基板１１が剥離された後の第１の面Ａ１にスパッタ等を用いて第１のシード層Ｓ１を形成する。この第１のシード層Ｓ１は、例えば上述した第２のシード層Ｓ２と同様、例えば、チタン／銅（Ｔｉ／Ｃｕ）の金属膜である。
【００３８】
図１１は、第１の配線層３及び第３の配線層７の形成を行う状態を示す半導体装置１の製造方法を説明するワークの断面図である。ここではまず、第１の配線層３及び第３の配線層７となる領域以外にレジストＲを形成する。その上で、上述した金属膜を第１のシード層Ｓ１として、例えば、銅（Ｃｕ）の電気めっきを行う。これによって、第１の配線層３及び第３の配線層７が形成される。
【００３９】
次に、外部電極８を形成する。外部電極８は、第１の配線層３及び第３の配線層７に接続されるように形成される。これによって、半導体装置１の外部と第１の電極２ａ、或いは、第２の電極２ｂとを電気的に接続することが可能となる。
【００４０】
図１２に示すように、第１の配線層３に接続される外部電極８は、本発明の実施の形態においては、第１の配線層３の中央に幅を狭めた形状となるように形成される。一方、第３の配線層７に接続される外部電極８は、貫通孔６の直下ではなく、貫通孔６よりも外側の位置において第３の配線層７と接続されるように形成される。外部電極８の形成は、まずレジストＲを形成した後、電気めっきを行う。外部電極８の形成には、例えば、銅（Ｃｕ）が好適に用いられる。
【００４１】
図１３は、外部電極８を形成するために設けたレジストＲを、例えば剥離液を用いて除去した状態を示している。また、併せて、そのレジストＲの直下に形成されている第１のシード層Ｓ１をも、例えばエッチングして除去する。
【００４２】
その上で、図１４に示すように第１の面Ａ１側において露出する領域を除く外部電極８の周囲、半導体素子２、第１の配線層３、第３の配線層７を封止材（樹脂）にて封止する。この封止材が硬化することによって外囲器９となる。
【００４３】
この後、予め定められた所定の厚みとなるように外部電極８が形成されている半導体素子２の第１の面Ａ１側を研削する。さらに、隣接する第２の配線層４の間を、例えばダイサーを用いて切断する。これによって、図１に示すような個々の半導体装置１を得る。
【００４４】
以上説明した製造方法を採用することによって、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに一層の装置の小型化、内部抵抗の低抵抗化を図ることのできる半導体装置及びこの半導体装置の製造方法を提供することができる。
【００４５】
特に、貫通孔を半導体素子に形成しないことにより貫通孔の分、貫通孔を備える半導体素子に比べて半導体素子そのものの大きさを小型化することができるため、結果として半導体装置としても小型化を図ることが可能となる。また、半導体素子を薄型にするので、半導体素子の表裏面（第１の面と第２の面）間の電気抵抗を低減させることができる。
【００４６】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
【符号の説明】
【００４７】
１…半導体装置、２…半導体素子、２ａ…第１の電極、２ｂ…第２の電極、３…第１の配線層、４…第２の配線層、５…絶縁層、６…貫通孔、７…第３の配線層、８…外部電極、９…外囲器、１０…接着シート、１１…支持基板、Ａ１…第１の面、Ａ２…第２の面、Ｓ１…第１のシード面、Ｓ２…第２のシード層
【図１】
2011066346.tif 000003
【図２】
2011066346.tif 000004
【図３】
2011066346.tif 000005
【図４】
2011066346.tif 000006
【図５】
2011066346.tif 000007
【図６】
2011066346.tif 000008
【図７】
2011066346.tif 000009
【図８】
2011066346.tif 000010
【図９】
2011066346.tif 000011
【図１０】
2011066346.tif 000012
【図１１】
2011066346.tif 000013
【図１２】
2011066346.tif 000014
【図１３】
2011066346.tif 000015
【図１４】
2011066346.tif 000016