(57)【要約】【課題】ビア接続部において、ストレーキャパシタの容量値の可変範囲が広く、十分なインピーダンス調整を行うことができ、信号品質を向上させることができる回路基板を提供する。【解決手段】回路基板は、導電体層と絶縁体層とを交互に積層して構成され、一方の導電体層に形成された外部接続パッドと、一方の導電体層の上方の他方の導電体層に形成されたビアランドとが、その間の１層以上の中間導電体層に形成されたビアランド、および、隣り合う導電体層間のビアを介して接続されて、信号を伝送するビア接続構造を備えている。そして、他方の導電体層、および、中間導電体層のうちの一方の導電体層の直上の導電体層を除く導電体層の少なくとも１つに、固定電位が供給される基準プレーンが、外部接続パッドの上空域内で外部接続パッドに対向するように形成されている。【選択図】  図１
2011066223.tif 000002
【特許請求の範囲】
【請求項１】
導電体層と絶縁体層とを交互に積層して構成され、一方の導電体層に形成された外部接続パッドと、該一方の導電体層の上方の他方の導電体層に形成されたビアランドとが、その間の１層以上の中間導電体層に形成されたビアランド、および、隣り合う導電体層間のビアを介して接続されて、信号を伝送するビア接続構造を備えた回路基板であって、
前記他方の導電体層、および、前記中間導電体層のうちの前記一方の導電体層の直上の導電体層を除く導電体層の少なくとも１つに、固定電位が供給される基準プレーンが、前記外部接続パッドの上空域内で前記外部接続パッドに対向するように形成されていることを特徴とする回路基板。
【請求項２】
前記基準プレーンが形成される導電体層、および、該基準プレーンが形成される導電体層と前記一方の導電体層との間の導電体層のビアランドが、その中心が、前記外部接続パッドの中心に対して同一の水平方向に、前記一方の導電体層から垂直方向に離れるほど大きくずれるように配置されていることを特徴とする請求項１記載の回路基板。
【請求項３】
前記基準プレーンが形成された導電体層のビアランドの少なくとも一部が、前記外部接続パッドの上空域外に位置するように配置されていることを特徴とする請求項２記載の回路基板。
【請求項４】
当該回路基板は、導電体層と絶縁体層とを交互に積層して構成された回路基板ユニットを複数積層して構成され、隣接する２つの回路基板ユニットの最表面の導電体層に形成されたコアビアランド同士がコアビアを介して接続され、前記コアビアランドの両方の少なくとも一部が前記外部接続パッドの上空域外に位置するように、配置されていることを特徴とする請求項１〜３のいずれかに記載の回路基板。
【請求項５】
前記基準プレーンは、異なる２層以上の導電体層において、前記外部接続パッドの上空域内に形成されていることを特徴とする請求項１〜４のいずれかに記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電体層と絶縁体層とを交互に積層して構成された回路基板に形成された、一方の導電体層と他方の導電体層とを接続するビア構造のインピーダンス調整に関するものである。
【背景技術】
【０００２】
プリント基板（ＰＣＢ）やパッケージ基板等の回路基板は、動作周波数が上昇するにつれて、信号配線等のインピーダンス調整を行うことにより、信号品質に大きな違いが発生する。特に、同一の導電体層内に形成される水平面内の信号配線のみではなく、異なる導電体層の間を垂直方向に接続するビア接続部においても、インピーダンス調整が重要になっている。以下、従来の回路基板について具体例を挙げて説明する。
【０００３】
図１７は、従来の回路基板の断面構造を表す一例の概念図である。同図に示す回路基板５０は、半導体チップ（Ｃｈｉｐ）５２がバンプ５４を介してフリップチップ実装されるＢＧＡ（Ball Grid Array）型パッケージ用の基板である。
【０００４】
回路基板５０は、２つの回路基板ユニット５６，５８を積層して構成されている。下側の回路基板ユニット５６と上側の回路基板ユニット５８とは、絶縁体層を介して積層されている。また、それぞれの回路基板ユニット５６，５８は、導電体層と絶縁体層とを交互に積層して構成された４層構造のものである。それぞれの回路基板ユニット５６，５８は、両側の基板表面が導電体層となるように構成されている。
【０００５】
下側の回路基板ユニット５６の下側の表面には、回路基板５０を外部の基板等と電気的に接続するための外部接続パッド６０が形成され、外部接続パッド６０の下側の表面（最表面）に半田ボール６２が実装されている。そして、外部接続パッド６０の上空域内には、垂直方向の接続を行うためのビア接続構造が形成されている。すなわち、各導電体層にビアランド７２，６４，６６が形成され、各導電体層間には、隣り合う導電体層のビアランド７２，６４，６６の間を接続するビア７４，７６が形成されている。特に、下側の回路基板ユニット５６の上側の表面（最表面）の導電体層と、上側の回路基板ユニット５８の下側の表面（最表面）の導電体層とには、他の導電体層のビアランドに比較して寸法が大きいコアビアランド６４，６６が形成され、その間は、他の導電体層間を接続するビア７４に比較して寸法が大きい、コアビア７６によって接続されている。
【０００６】
また、上側の回路基板ユニット５８の上側の表面には、半導体チップ５２を接続するためのチップ接続パッド６８とバンプ５４とが形成されている。上側の回路基板ユニット５８の上側の表面には、また、パッド６８とビアランド７２との間を接続する水平面内の配線７０が形成されている。従って、下側の回路基板ユニット５６の下側の導電体層の外部接続パッド６０は、それぞれの導電体層に形成されたビアランド７２，６４，６６と、それぞれの導電体層間に形成されたビア７２，７６とからなるビア接続構造と、上側の回路基板ユニット５８の上側の表面の導電体層に形成された水平面内の配線とを介して、半導体チップ５２を接続するためのチップ接続パッド６８に接続されている。
【０００７】
また、各導電体層において、外部接続パッド６０の上空域を除く部分には、電源またはグランドの基準プレーン７８が形成されている。しかし、回路基板５０では、外部接続パッド６０の上空域の全ての領域（空間）にわたって基準プレーン７８が設けられていない。
【０００８】
信号周波数が１０ＧＨｚに達するようになると、各層のランド（ビアランド７２およびコアビアランド６４，６６）間を接続するビア接続部のインダクタンス、および、各層のランド間のストレーキャパシタの影響が無視できなくなる。このため、所望の特性を得るためには、各層のランドの寸法、形状、および相対位置を、さまざまに調整することが必要になる。
【０００９】
図１７に示したものは、このような調整を行うことによって、１０ＧＨｚの信号に対しても許容できる特性を得た例である。具体的には、例えば、８層目の外部接続パッド６０に比較して、７層目および６層目のビアランド７２の寸法を小さくし、その間のストレーキャパシタを小さくしている。さらに、外部接続パッド６０の上空域には基準プレーンを設けず、外部接続パッド６０の基準プレーンとの間のストレーキャパシタも小さくしている。この一方で、７層目および６層目のビアランド７２の位置を、外部接続パッド６０の中心からずらした上で、５層目のコアビアランド６４は、７層目および６層目のビアランド７２よりも大きくし、かつ、その中心位置を、外部接続パッド６０の中心と概略そろえた。これにより、外部接続パッド６０とコアビアランド６４とが対向する面積を大きくし、その間のストレーキャパシタを大きくした。
【００１０】
図１７に示した構造では、全ての層のランドを外部接続パッド６０の上空域内に配置した。これにより、ビア接続部全体の面積を、外部接続パッド６０の面積に抑えることが可能になるものの、異なる層のランド間のストレーキャパシタの調整範囲は制限される。具体的には、例えば、外部接続パッド６０と、外部接続パッド６０が設けられる層とコアビアランド６４が設けられる層との間の層（図１７では６番目および７番目の層）のビアランド７２との間の容量を小さくしようとしても（すなわち、外部接続パッド６０に付加されるストレーキャパシタの合計値を小さくしようとしても）、制限がある。このため、さらに高い伝送特性が必要である場合、もしくは、さらに高い周波数での伝送が必要である場合に、対応が困難である。
【００１１】
ここで、本発明に関連性のある先行技術文献として、特許文献１，２がある。
【００１２】
特許文献１には、配線層どうしを接続する接続体の中央位置に挟み込まれた中間接続層と、これと同一面上に設けられ、その周囲に離間して配置されたシールド層とを有する多層回路基板において、配線層間の接続距離をｈ、接続体の直径をＲ、中間接続層の直径をｒ、中間接続層とシールド層との間の離間距離をＬとして、（Ｒ・ｒ）／（２・ｈ）≦Ｌ≦（５・Ｒ・ｒ）／ｈの条件を満たすことで、特性インピーダンスの安定化を図ることが開示されている。
【００１３】
また、特許文献２には、導電体に接して導電路に並列容量を付加する容量性手段を備え、信号の伝送時に導電路の周波数応答特性を最適化するために並列容量を導電体のインピーダンスに応じた大きさにすることが開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０００−１８８４７８号公報
【特許文献２】特表２００４−５２１５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、ビア接続部において、ストレーキャパシタの容量値の可変範囲が広く、十分なインピーダンス調整を行うことができ、信号品質を向上させることができる回路基板を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明は、導電体層と絶縁体層とを交互に積層して構成され、一方の導電体層に形成された外部接続パッドと、該一方の導電体層の上方の他方の導電体層に形成されたビアランドとが、その間の１層以上の中間導電体層に形成されたビアランド、および、隣り合う導電体層間のビアを介して接続されて、信号を伝送するビア接続構造を備えた回路基板であって、
前記他方の導電体層、および、前記中間導電体層のうちの前記一方の導電体層の直上の導電体層を除く導電体層の少なくとも１つに、固定電位が供給される基準プレーンが、前記外部接続パッドの上空域内で前記外部接続パッドに対向するように形成されていることを特徴とする回路基板を提供するものである。
【００１７】
ここで、前記基準プレーンが形成される導電体層、および、該基準プレーンが形成される導電体層と前記一方の導電体層との間の導電体層のビアランドが、その中心が、前記外部接続パッドの中心に対して同一の水平方向に、前記一方の導電体層から垂直方向に離れるほど大きくずれるように配置されていることが好ましい。
【００１８】
また、前記基準プレーンが形成された導電体層のビアランドの少なくとも一部が、前記外部接続パッドの上空域外に位置するように配置されていることが好ましい。
【００１９】
また、当該回路基板は、導電体層と絶縁体層とを交互に積層して構成された回路基板ユニットを複数積層して構成され、隣接する２つの回路基板ユニットの最表面の導電体層に形成されたコアビアランド同士がコアビアを介して接続され、前記コアビアランドの両方の少なくとも一部が前記外部接続パッドの上空域外に位置するように、配置されていることが好ましい。
【００２０】
また、前記基準プレーンは、異なる２層以上の導電体層において、前記外部接続パッドの上空域内に形成されていることが好ましい。
【発明の効果】
【００２１】
本発明によれば、ビア接続部において、ストレーキャパシタ（寄生容量）の容量値を広い範囲で調整することができるため、十分なインピーダンス調整を行うことができ、信号品質を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の回路基板の断面構造を表す一実施形態の概念図である。
【図２】回路基板を基板表面の上側から平面視した場合のコアビアランドと外部接続パッドとの位置関係を表す概念図である。
【図３】本発明の回路基板の構成を表す概念図である。
【図４】従来の回路基板の構成を表す概念図である。
【図５】本発明および従来の回路基板における信号の通過特性を表すグラフである。
【図６】本発明および従来の回路基板における信号の反射特性を表すグラフである。
【図７】１０層構造の回路基板の１０番目の導電体層の形状を表す平面図である。
【図８】１０層構造の回路基板の９番目の導電体層の形状を表す平面図である。
【図９】１０層構造の回路基板の８番目の導電体層の形状を表す平面図である。
【図１０】１０層構造の回路基板の７番目の導電体層の形状を表す平面図である。
【図１１】１０層構造の回路基板の６番目の導電体層の形状を表す平面図である。
【図１２】１０層構造の回路基板の５番目の導電体層の形状を表す平面図である。
【図１３】１０層構造の回路基板の４番目の導電体層の形状を表す平面図である。
【図１４】１０層構造の回路基板の３番目の導電体層の形状を表す平面図である。
【図１５】１０層構造の回路基板の２番目の導電体層の形状を表す平面図である。
【図１６】１０層構造の回路基板の１番目の導電体層の形状を表す平面図である。
【図１７】従来の回路基板の断面構造を表す一例の概念図である。
【発明を実施するための形態】
【００２３】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の回路基板を詳細に説明する。
【００２４】
図１は、本発明の回路基板の断面構造を表す一実施形態の概念図である。同図に示す回路基板１０は、半導体チップ（Ｃｈｉｐ）１２がバンプ１４を介してフリップチップ実装されるＢＧＡ（Ball Grid Array）型パッケージ用の基板である。
【００２５】
回路基板１０は、２つの回路基板ユニット１６，１８を積層して構成された積層体である。下側の回路基板ユニット１６と上側の回路基板ユニット１８とは、絶縁体層を介して積層されている。また、それぞれの回路基板ユニット１６，１８は、導電体層と絶縁体層とを交互に積層して構成された４層構造の積層体である。それぞれの回路基板ユニット１６，１８は、両側の基板表面が導電体層となるように構成されている。
【００２６】
なお、図１では、絶縁体層の記載を省略している。以下の説明では、回路基板１０全体を１つの積層体として、図中、最上層の導電体層を１番目の導電体層、以下順に最下層の導電体層に向かうに従って２〜８番目の導電体層と表現する（図１の左端に表示）。また、導電体層の積層方向（図１では、紙面の上下方向）を垂直方向、導電体層の積層方向に直交する方向（図１では、紙面の左右方向）を水平方向と表現する。
【００２７】
下側の回路基板ユニット１６の下側の表面（最表面）には、回路基板１０を外部の基板等と電気的に接続するための外部接続パッド２０が形成され、外部接続パッド２０の下側の表面に半田ボール２２が実装されている。一方、回路基板ユニット１８の上側の表面（最表面）の導電体層には、この回路基板ユニット１８と半導体チップ１２とを電気的に接続するためのチップ接続パッド２８が形成されている。
【００２８】
上側の回路基板ユニット１８の上側の表面の導電体層には、また、ビアランド３２＿１と、内部接続パッド２８とビアランド３２＿１との間を水平面内で接続する配線３０が形成されている。そして、下側の回路基板ユニット１６の下側の表面の導電体層に形成された外部接続パッド２０と、上側の回路基板ユニット１８の上側の表面の導電体層に形成されたビアランド３２＿１との間には、それぞれの導電体層に形成されたビアランド３２＿７，３２＿６，２４，２６，３２＿３，３２＿２と、隣り合う導電体層のビアランドの間を接続するビア３４，３６とからなる、ビア接続構造が形成されている。特に、下側の回路基板ユニット１６の上側の表面の導電体層と、上側の回路基板ユニット１８の下側の表面の導電体層とには、他の導電体層のビアランドに比較して寸法が大きいコアビアランド２４，２６が形成され、その間は、他の導電体層間を接続するビア３４に比較して寸法が大きい、コアビア３６によって接続されている。
【００２９】
図１の例では、外部接続パッド２０の中心に対して、回路基板ユニット１８の上側の導電体層のビアランド３２＿１の中心を、左上にずらして配置している。そして、その間のビアランド３２＿２，３２＿３，３２＿６，３２＿７およびコアビアランド２６，２４も、その中心が、上から下に順に、左上から右下にずらして配置している。これによって、外部接続パッド２０とコアビアランド２６，２４およびビアランド３２＿１，３２＿２，３２＿３，３２＿６，３２＿７との間、および、コアビアランド２６，２４およびビアランド３２＿１，３２＿２，３２＿３，３２＿６，３２＿７相互間のストレーキャパシタを小さくすることが可能である。
【００３０】
特に、コアビアランド２６，２４は、他のビアランド３２＿１，３２＿２，３２＿３，３２＿６，３２＿７に比較して寸法が大きいため、外部接続パッド２０の上空域内に含まれる部分が大きいと、外部接続パッド２０との間に大きなストレーキャパシタが形成される。このため、コアビアランド２６，２４は、少なくともその一部が、外部接続パッド２０の上空域外に位置するように、その中心位置をずらすことが好ましい。図１に示した例では、コアビアランド２６，２４は、いずれも、その全体が外部接続パッド２０の上空域外に位置するように、左側にずらして配置している。なお、外部接続パッド２０の上空域とは、外部接続パッド２０が垂直方向の全てにわたって占有する領域（空間）である。
【００３１】
このように、コアビアランド２６，２４の全体を外部接続パッド２０の上空域外に位置するように配置することは必須ではない。しかし、外部接続パッド２０とコアビアランド２６，２４との間のストレーキャパシタを小さくして、インピーダンス調整の範囲を広くするためには、コアビアランド２４，２６の面積の５０％以上が、さらに好ましくは、本実施形態のように１００％が、外部接続パッド２０の上空域外に位置するように、コアビアランド２４，２６の中心位置をずらすことが好ましい。
【００３２】
ここで、図２は、回路基板を基板表面の上側から平面視した場合のコアビアランドと外部接続パッドとの好ましい位置関係の一例を表したものである。この図に示すように、コアビアランドの表面の面積の５０％以上が、外部接続パッドの表面の上空域外に位置するように、コアビアランドの中心位置を水平方向にずらして配置することが望ましい。また、これにより、外部接続パッド２０の上空域内に基準プレーン３８を形成するための空間（領域）を確保することができる。
【００３３】
また、それぞれの回路基板ユニット１６，１８のいくつかの導電体層には、外部接続パッド２０とチップ接続パッド２８との間を接続するためのビアランド３２，２６，２４および配線３０が形成されていない部分に基準プレーン３８が形成されている。基準プレーン３８には、固定の電位が与えられる。具体的には、電源電位が与えられる電源プレーン、グランド電位が与えられるグランドプレーンがある。また、信号が与えられる導電体パターンであっても、ビア接続構造を介して外部接続パッド２０に伝送される信号が遷移するタイミングで遷移する確率が低い、すなわち、外部接続パッド２０に伝達される信号が遷移するタイミングにおいては固定されていると見なすことができる他の信号が与えられるパターンは、実効的に基準プレーンとして機能する。
【００３４】
ここで、回路基板ユニット１６において、外部接続パッド２０が形成された８番目の導電体層に隣接する７および６番目の導電体層には、外部接続パッド２０の上空域内に基準プレーン３８が形成されていない。そして、コアビアランド２４が形成された５番目の導電体層において、外部接続パッド２０の上空域内に基準プレーン３８＿５が、外部接続パッド２０の表面に対向するように形成されている。なお、「対向する」とは、異なる導電体層のパターンが、その間の他の導電体層のパターンを介することなく、絶縁体層のみを介して、上面から見た場合に重なるように配置された状態を言う。
【００３５】
また、回路基板ユニット１８のコアビアランド２６が形成された４番目の導電体層には、外部接続パッド２０の上空域内に基準プレーン３８が形成されている。４番目の導電体層に形成された基準プレーン３８＿４は、部分的には、５番目の導電体層に形成された基準プレーン３８＿５に重なっている。しかし、５番目の導電体層の基準プレーン３８＿５は、コアビアランド２４を水平方向にずらして配置することによって外部接続パッド２０の上空域に形成された空間の全てを覆うことがないように、その寸法および位置が設定されている。そして、４番目の導電体層の基準プレーン３８＿４は、基準プレーン３８＿５によって覆われていない部分では、外部接続パッド２０に対向している。
【００３６】
つまり、回路基板１０では、外部接続パッド２０が形成された８番目の導電体層から３層以上離れた導電体層のうちの、連続する５番目および４番目の導電体層において、基準プレーン３８＿５，３８＿４が、少なくともその一部が、外部接続パッド２０の上空域内で、外部接続パッド２０に対向するように設けられている。
【００３７】
上記のように、コアビアランド２４，２６の中心位置を外部接続パッド２０の中心位置からずらすことによって、コアビアランド２４，２６と同じ導電体層の、外部接続パッド２０の上空域内に形成されたスペースに、外部接続パッド２０に対向する基準プレーン３８＿４，３８＿５を形成する。これによって、外部接続パッド２０に基準プレーン３８＿４，３８＿５との間のストレーキャパシタを付加することができる。
【００３８】
ストレーキャパシタの容量値は、外部接続パッド２０の上空域、外部接続パッド２０とそれぞれの導電体層に形成された基準プレーン３８との間の距離（基準プレーン３８の垂直方向の位置）、外部接続パッド２０と対向するそれぞれの導電体層に形成された基準プレーン３８の面積（基準プレーン３８の水平方向の位置）等に応じて変化する。
【００３９】
これらのパラメータを適宜変更することにより、外部接続パッド２０に付加されるストレーキャパシタの容量値を調整し、所望のインピーダンス調整を行うことができる。例えば、外部接続パッド２０が形成される８番目の導電体層の直上の７番目の導電体層、もしくは、その上の６番目の導電体層に基準プレーン３８を形成することも可能である。しかし、７番目もしくは６番目の導電体層に基準プレーン３８を形成すると、外部接続パッド２０との距離が近いため、形成されるストレーキャパシタの容量が大きくなりすぎた。そこで、図１に示した例では、外部接続パッド２０が形成される８番目の導電体層から、３層以上離れた、５番目および４番目の導電体層に基準プレーン３８＿５，３８＿４を形成した。また、１つの導電体層のみに基準プレーン３８を設けるのではなく、２つの層に設け、この２つの層の基準プレーンの形状を調整することによって、より細かなインピーダンス調整を可能にした。
【００４０】
以上のように、コアビアランド２４，２６をずらすことによって、外部接続パッド２０に付加されるストレーキャパシタを十分に小さくした上で、コアビアランド２４，２６をずらすことによって形成されたスペースに基準ブレーン３８を形成することにより、外部接続パッド２０に付加されるストレーキャパシタを広い範囲で調整することが可能になり、極めて高い伝送特性を得るため、もしくは、極めて高い周波数の信号の伝送を可能にするための、調整が可能になる。
【００４１】
図１の例では、また、４番目の導電体層に形成されたコアビアランド２６についても、上記と同様の対策が行われている。すなわち、１〜３番目の導電体層に形成されたビアランド３２の位置を４番目の導電体層に形成されたコアビアランド２６の中心位置から水平方向にずらすことによって、その間のストレーキャパシタを小さくした上で、４番目の導電体層に形成されたコアビアランド２６と１番目の導電体層に形成された基準プレーン３８＿１との間にストレーキャパシタが形成されている。同様に、５番目の導電体層に形成されたコアビアランド２４についても、６，７番目の導電体層に形成されたビアランド３２および８番目の導電体層に形成された外部接続パッド２８の位置を、コアビアランド２４の中心位置から水平面内でずらすことによって、その間のストレーキャパシタを小さくした上で、８番目の導電体層に形成された基準プレーン３８＿８との間にストレーキャパシタを形成している。
【００４２】
なお、本発明の回路基板は、パッケージ基板だけでなく、プリント基板（ＰＣＢ）等の各種の多層回路基板に適用できる。外部接続パッドにおける接続手段も半田ボールやバンプに限定されない。また、回路基板を構成する回路基板ユニットの枚数は１枚以上であればよく、１つの回路基板ユニットにおいて、導電体層の層数は２層以上であればよい。また、コアビアランドおよびコアビアは必須ではなく、ビアランドおよびビアを使用してもよい。
【００４３】
また、外部接続パッドの上空域内に基準プレーンを形成しない導電体層は、外部接続パッドが形成された導電体層に隣接する１層以上の導電体層であればよい。また、外部接続パッドの上空域内に基準プレーンを形成する導電体層は、１層以上の導電体層であればよく、連続する複数の導電体層に形成してもよいし、離れた複数の導電体層に形成してもよい。
【実施例１】
【００４４】
図３に示すように、本発明を適用する回路基板として、図１に示す本発明の回路基板１０と同様の構成の回路基板を作製した。また、比較対象の従来の回路基板として、図４に示すように、図１７に示す従来の回路基板５０と同様の構成の回路基板を作製した。
【００４５】
両方の回路基板において、１〜４および７〜１０番目の導電体層の膜厚を１５μｍ、５および６番目の導電体層の膜厚を２０μｍとし、回路基板ユニット内の絶縁体層の膜厚を３５μｍ、回路基板ユニット間の絶縁体層の膜厚を４００μｍとした。つまり、図３に示す本発明の回路基板において、半田ボールが形成された外部接続パッドの表面から５および６番目の導電体層に形成された基準プレーンまでの垂直方向の直線距離は、それぞれ１８５μｍおよび６０５μｍである。
【００４６】
また、外部接続パッドの直径を５００μｍ、半田ボールの直径を６００μｍとした。また、コアビアランドの直径を２５０μｍとし、コアビアランドの中心と半田ボールの中心との間の距離を４７５μｍとした。つまり、コアビアランドの水平方向の右端と外部接続パッドの水平方向の左端との間の直線距離（クリアランス）は１００μｍである。
【実施例２】
【００４７】
本発明を適用して、差動信号に対応する信号配線が形成された１０層構造の回路基板を作製した。図７〜図１６は、作製した１０層構造の回路基板の各導電体層の形状を表す平面図である。
【００４８】
図７は、１０番目の導電体層において、半田ボールが実装される外部接続パッドの形状を表す。図中、大きな円形部分が差動信号に対応する２つの外部接続パッドであり、その内部の小さな円形部分は９番目の導電体層との間のビアが配置される位置を示す。また、２つの外部接続パッドの周囲を囲む領域は、基準プレーンが形成されていない領域であり、その周辺の領域が基準プレーンである。
【００４９】
続いて、図８〜図１０は、９〜７番目の導電体層におけるビアランドおよび基準プレーンの形状を表す。図中、楕円部分がビアランドであり、その内部の小さな円形部分は上下の導電体層との間のビアが配置される位置を示す。９〜７番目の導電体層の順に、ビアが配置される位置が左にずれている。図７と図８〜図１０を見比べると分かるように、９〜７番目の導電体層において、外部接続パッドの上空域内には基準プレーンが形成されていない。
【００５０】
図１１および図１２は、６および５番目の導電体層におけるコアビアランドおよび基準プレーンの形状を表す。図中、大きな円形部分がコアビアランドであり、その内部の小さな円形部分は、それぞれ、６番目と７番目の導電体層の間および５番目と４番目の導電体層の間のビアが配置される位置を示す。図７と図１１および図１２とを見比べると分かるように、６および５番目の導電体層には、それぞれ、外部接続パッドに対向するように、基準プレーンが形成されている。具体的には、６番目の導電体層には、その縁が４５°の角度をなしてそれぞれの外部接続パッドの全体の１／２の領域に対向する基準プレーンが設けられている。５番目の導電体層には、概略縦方向の縁を有して、６番目の導電体層の基準プレーンと対向していない領域のほぼ全体において、それぞれの外部接続パッドと対向する、基準プレーンが設けられている。このような６番目および５番目の導電体層の基準プレーンの配置は、本発明において必須のものでは無いが、特性の向上のために有効であった。
【００５１】
図１３〜図１５は、４〜２番目の導電体層におけるビアランドおよび基準プレーンの形状を表す。９〜７番目の導電体層における信号配線の場合と同様に、４〜２番目の導電体層の順に、ビアが配置される位置が左にずれている。
【００５２】
最後に、図１６は、１番目の導電体層における信号配線の形状を表す。図中、大きな円形部分が差動信号に対応する２つの外部接続パッドであり、その内部の小さな円形部分はビアが配置される位置を示す。１番目の導電体層において、信号配線は所定の距離に近接され、平行に配線されて、図示していない１番目の導電体層に形成された外部接続パッドに接続されている。
【００５３】
図５および図６は、図７〜図１６に示す本発明の１０層構造の回路基板および従来の１０層構造の回路基板における信号の通過特性および反射特性を表すグラフである。このグラフは、それぞれの回路基板のシミュレーションにより得られたものである。
【００５４】
図５に示すグラフの縦軸は信号の伝送損失（ｄＢ）、横軸は信号の周波数（ＧＨｚ）を表す。信号の伝送損失は、０．０の時に損失＝０であり、マイナスの数値が大きくなるに従って損失が次第に大きくなることを意味する。このグラフに示す通り、本発明の回路基板は、０〜１０ＧＨｚまでの全ての周波数帯域において、従来の回路基板よりも信号の通過特性が優れていることが分かった。
【００５５】
また、図６に示すグラフの縦軸は信号の反射（ｄＢ）、横軸は信号の周波数（ＧＨｚ）を表す。信号の反射は、０の時に反射＝０であり、マイナスの数値が大きくなるに従って反射が次第に小さくなることを意味する。このグラフに示す通り、本発明の回路基板は、０〜１０ＧＨｚまでの全ての周波数帯域において、従来の回路基板よりも信号の反射特性が優れていることが分かった。
【００５６】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【００５７】
１０，５０  回路基板
１２，５２  半導体チップ
１４，５４  バンプ
１６，１８，５６，５８  回路基板ユニット
２０，６０  外部接続パッド
２２，６２  半田ボール
２４，２６  コアビアランド
２８，６８  チップ接続パッド
３０，７０  信号配線
３２，７２  ビアランド
３４，７４  ビア
３６，７６  コアビア
３８，７８  基準プレーン
【図１】
2011066223.tif 000003
【図２】
2011066223.tif 000004
【図３】
2011066223.tif 000005
【図４】
2011066223.tif 000006
【図５】
2011066223.tif 000007
【図６】
2011066223.tif 000008
【図７】
2011066223.tif 000009
【図８】
2011066223.tif 000010
【図９】
2011066223.tif 000011
【図１０】
2011066223.tif 000012
【図１１】
2011066223.tif 000013
【図１２】
2011066223.tif 000014
【図１３】
2011066223.tif 000015
【図１４】
2011066223.tif 000016
【図１５】
2011066223.tif 000017
【図１６】
2011066223.tif 000018
【図１７】
2011066223.tif 000019