(57)【要約】      （修正有）【課題】基板と変換素子と間にスイッチ素子と導電線とを備える検出装置において、変換素子とスイッチ素子又は導電線との間で生じる寄生容量を低減する。【解決手段】基板１０１と、複数の電極を有するスイッチ素子１０９と、スイッチ素子１０９の複数の電極のうちの第１の電極１０７と電気的に接合する導電線１０２と、スイッチ素子１０９及び導電線１０２の上方に成膜されて配置されており、２つの電極１１４、１１６の間に配置された半導体層１１５を有し、２つの電極１１４、１１６のうちの一方の電極１１４はスイッチ素子１０９の複数の電極のうちの第１の電極１０７とは異なる第２の電極１０６と電気的に接合する変換素子１１７と、を含む検出装置１００が提供され、変換素子１１７の一方の電極１１４と、スイッチ素子１０９の第１の電極１０７又は導電線１０２との間に空間１２０が存在する。【選択図】図１Ｂ
2011238897.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に配置されており、複数の電極を有するスイッチ素子と、
前記基板の上方に配置されており、前記スイッチ素子の前記複数の電極のうちの第１の電極と電気的に接合する導電線と、
前記スイッチ素子及び前記導電線の上方に成膜されて配置されており、２つの電極の間に配置された半導体層を有し、前記２つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第１の電極とは異なる第２の電極と電気的に接合する変換素子と、
を含む検出装置であって、
前記変換素子の前記一方の電極は、前記スイッチ素子の前記第１の電極又は前記導電線との間に空間を介して前記スイッチ素子及び前記導電線の上方に配置されていることを特徴とする検出装置。
【請求項２】
前記空間は、前記導電線及び前記スイッチ素子を覆う膜を除去することにより形成されることを特徴とする請求項１に記載の検出装置。
【請求項３】
前記膜は層間絶縁膜であることを特徴とする請求項２に記載の検出装置。
【請求項４】
前記空間と前記導電線との間に配置された第１の保護膜と、
前記変換素子の前記一方の電極と前記空間との間に配置された第２の保護膜と、
前記光電変換素子の上面及び側面を覆うように配置された第３の保護膜と、
を更に含み、
前記第２の保護膜と前記第３の保護膜とは前記変換素子の側面において接していることを特徴とする請求項１乃至３のいずれか１項に記載の検出装置。
【請求項５】
前記空間と前記導電線との間に配置された第１の保護膜を更に含み、
前記変換素子の前記一方の電極と前記空間とが接しており、前記変換素子の前記一方の電極がＩＴＯで形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の検出装置。
【請求項６】
前記変換素子はＰＩＮ型又はＭＩＳ型の光電変換素子を含むことを特徴とする請求項１乃至４のいずれか１項に記載の検出装置。
【請求項７】
前記変換素子は、前記光電変換素子の上方に配置されたシンチレータを含むことを特徴とする請求項６に記載の検出装置。
【請求項８】
前記スイッチ素子はトランジスタであり、前記スイッチ素子の前記第１の電極は制御電極であり、前記導電線は制御線であることを特徴とする請求項１乃至７のいずれか１項に記載の検出装置。
【請求項９】
前記スイッチ素子はトランジスタであり、前記スイッチ素子の前記第１の電極は前記トランジスタの主電極の一方であり、前記導電線は信号線であることを特徴とする請求項１乃至７のいずれか１項に記載の検出装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の検出装置と、
前記検出装置によって得られた信号を処理する信号処理手段と、
を備えることを特徴とする検出システム。
【請求項１１】
検出装置の製造方法であって、
基板の上方に配置された、複数の電極を有するスイッチ素子と、前記複数の電極のうちの第１の電極と接合する導電線と、を覆う膜を形成する第１工程と、
前記膜の上方且つ前記スイッチ素子及び前記導電線の上方に、２つの電極の間に半導体層を有し、前記２つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第１の電極とは異なる第２の電極と電気的に接合する変換素子を形成する第２工程と、
前記膜の少なくとも一部を除去することにより、前記変換素子の前記一方の電極と前記スイッチ素子の前記第１の電極との間又は前記変換素子の前記一方の電極と前記導電線との間の少なくとも一方に空間を形成する第３工程と、
を有することを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置及びその製造方法並びに検出システムに関する。
【背景技術】
【０００２】
従来、変換素子であるフォトダイオードとスイッチ素子であるＴＦＴとが同一層に形成されたフラットパネル検出器が利用されてきたが、この構成では開口率の向上に限界が生じていた。この問題に対して、特許文献１では、フォトダイオードの下部電極とＴＦＴの２つの主電極の一方とが電気的に接合され、フォトダイオードとＴＦＴとを重ねて配置することによって、開口率を向上させる技術を提案している。このように、フォトダイオードとＴＦＴとを重ねて配置した場合には、フォトダイオードの下部電極とＴＦＴの２つの主電極の他方に電気的に接合された信号線との間に寄生容量が発生してしまう。また、フォトダイオードの下部電極とＴＦＴの２つの主電極の他方との間にも寄生容量が発生してしまう。また、フォトダイオードの下部電極とＴＦＴの制御電極との間や、フォトダイオードの下部電極とＴＦＴの制御電極に電気的に接合された制御線との間にも寄生容量が発生してしまう。これにより、制御電極や制御線に係る時定数やＴＦＴの２つの主電極の他方や信号線に係る時定数が増大し、信号線を介した電気信号の読出しに影響を与えてしまう。これに対して、特許文献１では、フォトダイオードとスイッチＴＦＴとの間の層間絶縁層を誘電率の低いベンゾシクロブテンを用いることを提案している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１５００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フォトダイオードとＴＦＴとを重ねて配置した場合には、プロセスの容易性と層間絶縁層の応力とを鑑みると、フォトダイオードとＴＦＴとの間隔を狭くすることが好ましい。しかしながら、フォトダイオードとＴＦＴとの間隔を狭くする場合には、先に説明した寄生容量の影響が大きくなってしまう。そのため、フォトダイオードとＴＦＴとの間の誘電率を一層低くすることが望まれる。そこで、本発明の一側面は、基板と変換素子の間にスイッチ素子と導電線とを備える検出装置において、変換素子とスイッチ素子又は導電線との間で生じる寄生容量を低減することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の第１側面に係る検出装置は、基板と、前記基板の上方に配置されており、複数の電極を有するスイッチ素子と、前記基板の上方に配置されており、前記スイッチ素子の前記複数の電極のうちの第１の電極と電気的に接合する導電線と、前記スイッチ素子及び前記導電線の上方に成膜されて配置されており、２つの電極の間に配置された半導体層を有し、前記２つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第１の電極とは異なる第２の電極と電気的に接合する変換素子と、を含む検出装置であって、前記変換素子の前記一方の電極は、前記スイッチ素子の前記第１の電極又は前記導電線との間に空間を介して前記スイッチ素子及び前記導電線の上方に配置されていることを特徴とする。
【０００６】
本発明の第２側面に係る検出システムは、前記検出装置と、前記検出装置によって得られた信号を処理する信号処理手段と、を備えることを特徴とする。
【０００７】
本発明の第３側面に係る検出装置の製造方法は、基板の上方に配置された、複数の電極を有するスイッチ素子と、前記複数の電極のうちの第１の電極と接合する導電線と、を覆う膜を形成する第１工程と、前記膜の上方且つ前記スイッチ素子及び前記導電線の上方に、２つの電極の間に半導体層を有し、前記２つの電極のうちの一方の電極は前記スイッチ素子の前記複数の電極のうちの前記第１の電極とは異なる第２の電極と電気的に接合する変換素子を形成する第２工程と、前記膜の少なくとも一部を除去することにより、前記変換素子の前記一方の電極と前記スイッチ素子の前記第１の電極との間又は前記変換素子の前記一方の電極と前記導電線との間の少なくとも一方に空間を形成する第３工程と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、基板と変換素子との間にスイッチ素子と導電線とを備える検出装置において、変換素子とスイッチ素子又は導電線との間で生じる寄生容量が低減される。
【図面の簡単な説明】
【０００９】
【図１Ａ】第１の実施形態の検出装置１００を説明する図。
【図１Ｂ】第１の実施形態の検出装置１００の各断面図を説明する図。
【図２】第１の実施形態の検出装置１００の製造方法を説明する図。
【図３】第１の実施形態の検出装置１００の変形例を説明する図。
【図４】第１の実施形態の検出装置１００の変形例を説明する図。
【図５】第１の実施形態の検出装置１００の変形例を説明する図。
【図６】第２の実施形態の検出装置６００を説明する図。
【図７】第３の実施形態の検出装置７００を説明する図。
【図８】第４の実施形態の検出装置８００を説明する図。
【図９】第５の実施形態の検出装置９００を説明する図。
【図１０】実施形態の検出装置を用いた検出システムを説明する図。
【発明を実施するための形態】
【００１０】
添付の図面を参照しつつ、本発明の実施形態について以下に説明する。
【００１１】
＜第１の実施形態＞
本実施形態では、ＰＩＮ型のフォトダイオードを採用した光電変換素子に対して本発明を適用した場合を扱う。図１Ａ、図１Ｂを用いて本実施形態に係る検出装置１００の構成の一例を説明する。図１Ａは複数の画素を有する検出装置１００の一つの画素に注目した平面図であり、図１Ｂ（ａ）はそのＡ−Ａ線断面模式図、図１Ｂ（ｂ）はＢ−Ｂ線断面模式図である。また、図１Ｂ（ｃ）はＣ−Ｃ線断面模式図であり、図１Ｂ（ｄ）はＤ−Ｄ線断面模式図である。見易さのために、図１Ａでは一部の構成要素のみを記載している。
【００１２】
検出装置１００はスイッチ素子であるトランジスタ１０９と変換素子である光電変換素子１１７とを備える。基板１０１の上方に形成されているトランジスタ１０９は光電変換素子１１７と基板１０１との間に配置されている。トランジスタ１０９はまた、ゲート電極（制御電極）１０２、ゲート絶縁膜１０４、第１の半導体層１０５、ソース電極（主電極の一方）１０６及びドレイン電極（主電極の他方）１０７を有する。光電変換素子１１７は、下部電極（一方の電極）１１４、ＰＩＮ型の第２の半導体層１１５及び上部電極（他方の電極）１１６を有する。ゲート電極１０２及びドレイン電極１０７が第１の電極となりえ、ソース電極１０６が第２の電極となりうる。下部電極１１４とソース電極１０６とは電気的に接合されている。ゲート電極１０２はゲート線（制御線）１０３に電気的に接合されており、ドレイン電極１０７は信号線１０８に電気的に接合されている。また、上部電極１１６はバイアス線（不図示）に電気的に接合されている。第２の半導体層１１５において入射光が電荷に変換され、ゲート線１０３を介してゲート電極１０２に電圧が印加されることによって、この電荷に応じた電気信号がトランジスタ１０９によって信号線１０８に出力される。トランジスタ１０９、ゲート線１０３及び信号線１０８は、光電変換素子１１７と重なる位置にある。つまり、光電変換素子１１７は、基板１０１の上方であって、ゲート線１０３、信号線１０８、及びトランジスタ１０９の上方に配置されている。
【００１３】
トランジスタ１０９は、下部電極１１４との接合部分を除いて、第１の保護膜１１０で覆われている。また、光電変換素子１１７の下面には、トランジスタ１０９との接合部分を除いて、第２の保護膜１１２が下側から接しており、光電変換素子１１７の上面及び側面は第３の保護膜１１８で覆われている。第１の保護膜１１０と第２の保護膜１１２とは、下部電極１１４とソース電極１０６との接合部分の周囲で接しており、第２の保護膜１１２と第３の保護膜１１８とは、光電変換素子１１７の側面の周囲で接している。すなわち、トランジスタ１０９及び光電変換素子１１７は、第１の保護膜１１０、第２の保護膜１１２及び第３の保護膜１１８によって包み込まれている。
【００１４】
第１の保護膜１１０と第２の保護膜１１２との間には空間１２０が形成されている。空間１２０は一般的には空気層で構成されるが、検出装置１００の製造過程において発生したガスが混在していてもかまわないし、真空であってもかまわない。この構成により、検出装置１００において、下部電極１１４とゲート線１０３及び信号線１０８との間の少なくとも一部には空間１２０が存在することになる。さらに、下部電極１１４とゲート電極１０２及びドレイン電極１０７との間の少なくとも一部にも空間１２０が存在することになる。つまり、下部電極１１４は、ドレイン電極１０７又は信号線１０８との間に空間１２０を介して、トランジスタ１０９及び信号線１０８の上方に配置されている。また、下部電極１１４は、ゲート電極１０２又はゲート線１０３との間に空間１２０を介して、トランジスタ１０９及びゲート線１０３の上方に配置されている。これによって、下部電極１１４とトランジスタ１０９の電極（図１Ａではゲート電極及びドレイン電極）及び導電線（図１Ａではゲート線及び信号線）との間の寄生容量を軽減することが可能となる。
【００１５】
続いて、図２（ａ）〜（ｃ）を用いて本実施形態に係る検出装置１００の製造方法の一例について説明する。図２（ａ）〜（ｃ）では、図１ＡにおけるＡ−Ａ線断面模式図について製造工程を説明するが、他の画素についても同様の工程で製造される。
【００１６】
まず、図２（ａ）に示すように、基板１０１上に金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングして、ゲート電極１０２とゲート線１０３とを形成する。基板１０１は例えばガラスで形成され、金属薄膜は例えばＡｌで形成される。続いて、プラズマＣＶＤ法などにより、ゲート電極１０２上にゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４は例えば窒化シリコンで形成される。続いて、その上から、ゲート電極１０２を覆うように、第１の半導体層１０５をプラズマＣＶＤ法などにより形成する。第１の半導体層１０５は例えばアモルファスシリコンで形成される。続いて、第１の半導体層１０５の上に金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングして、ソース電極１０６、ドレイン電極１０７及び信号線１０８を形成する。以上により、トランジスタ１０９が形成される。
【００１７】
続いて、ソース電極１０６、ドレイン電極１０７及び信号線１０８の上から、プラズマＣＶＤ法などにより第１の保護膜１１０を成膜する。第１の保護膜１１０は例えば窒化シリコンで形成される。第１の保護膜１１０の膜厚は、３００ｎｍ以上が好ましい。続いて、第１の保護膜１１０の上に層間絶縁膜１１１をスプレーコート、スピンコートなどの塗布により形成する。これにより、層間絶縁膜１１１は、ゲート線１０３、信号線１０８、及びトランジスタ１０９を覆うように形成される。層間絶縁膜１１１は例えばアクリル系樹脂などの耐熱温度が２００℃以上ある有機樹脂で形成される。層間絶縁膜１１１の膜厚は、３００ｎｍ以上が好ましい。また、層間絶縁膜１１１の膜厚は、１０μｍ以下が好ましく、より好ましくは６μｍ以下が好ましい。続いて、層間絶縁膜１１１をパターニングして、ソース電極１０６の上部において、第１の保護膜１１０の一部を露出させる。第１の保護膜１１０と層間絶縁膜１１１とは互いに異なる物質で形成されているため、第１の保護膜１１０を除去せずにその上の層間絶縁膜１１１だけを除去することができる。続いて、その上から第２の保護膜１１２を成膜する。第２の保護膜１１２は例えば窒化シリコンで形成される。第２の保護膜１１２の膜厚は、１００ｎｍ以上が好ましい。この結果、ソース電極１０６の上部において、第１の保護膜１１０と第２の保護膜１１２とが接する。続いて、第１の保護膜１１０と第２の保護膜１１２とが接している領域１２１の一部を連続してパターニングすることによって、ソース電極１０６の一部を露出させる。これにより、コンタクトホール１１３が形成される。第１の保護膜１１０と第２の保護膜１１２とは同一の物質で形成されているため、これらの保護膜を連続してパターニングすることが可能である。このパターニングでは、第１の保護膜１１０と第２の保護膜１１２とが接している領域１２１の外周部分を残すようにパターニングを行う。それにより、コンタクトホール１１３の周囲に、第１の保護膜１１０と第２の保護膜１１２が接している領域１２１の一部が残る。即ち、コンタクトホール１１３周辺において層間絶縁膜１１１がパッケージングされている構造となる。
【００１８】
次に、図２（ｂ）に示すように、第２の保護膜１１２及びコンタクトホール１１３の上に、スパッタリング法などにより、金属薄膜を成膜し、この金属薄膜をフォトリゾグラフィー法などによりパターニングすることで、下部電極１１４を形成する。このパターニングにより検出装置１００の画素ごとに分割された下部電極１１４が形成される。この結果、一つの画素の下部電極１１４と隣接画素の下部電極との間において、第２の保護膜１１２の一部が露出する。続いて、プラズマＣＶＤ法などにより、下部電極１１４の内側に収まるようにＰＩＮ型の第２の半導体層１１５を形成する。下部電極１１４のへのステップカバレジが良好であれば、下部電極１１４の外側にはみ出していてもよい。さらに、第２の半導体層１１５の上に、スパッタリング法などにより金属薄膜を成膜し、第２の半導体層１１５の内側に収まるように金属薄膜をパターニングして上部電極１１６を形成する。以上により光電変換素子１１７が形成される。続いて、その上からスパッタリング法などにより第３の保護膜１１８を成膜する。第３の保護膜１１８は例えば窒化シリコンで形成される。第３の保護膜１１８の膜厚は、５００ｎｍ以上が好ましい。この結果、隣接する画素との間において、第２の保護膜１１２と第３の保護膜１１８とが接する。即ち、周辺において層間絶縁膜１１１がパッケージングされている構造となる。
【００１９】
次に、図２（ｃ）に示すように、第２の保護膜１１２と第３の保護膜１１８とが接している領域１２２の一部を連続してパターニングすることによって、層間絶縁膜１１１を露出させる。第２の保護膜１１２と第３の保護膜１１８とは同一の物質で形成されているため、これらの保護膜を連続してパターニングすることが可能である。このパターニングでは、第２の保護膜１１２と第３の保護膜１１８とが接している領域１２２の外周部分を残すようにパターニングを行う。それにより、光電変換素子１１７の側面の周囲において、第２の保護膜１１２と第３の保護膜１１８とが接している領域１２２の一部が残る。続いて、露出した層間絶縁膜１１１をドライ・エッチングなどの等方性エッチングを行うことによって、層間絶縁膜１１１を除去し、空間１２０を形成する。以上により、本実施形態に係る検出装置１００が製造される。層間絶縁膜１１１のドライ・エッチングは例えばＯ２を用いる。各保護膜のドライ・エッチングは例えばフッ素系のＣＦ４＋Ｏ２を用いる。エッチングガスは、各膜の形成に必要なエッチングレートや、エッチング後の膜の必要な形状に応じて選択する。
【００２０】
以上により、本実施形態に係る検出装置１００によれば、光電変換素子１１７とトランジスタ１０９との間で生じる寄生容量が低減される。また、光電変換素子１１７とゲート線及び信号線との間で生じる寄生容量が低減される。
【００２１】
本実施形態に係る検出装置１００は以下のように構成してもよい。変形例として、図３（ａ），（ｂ）に記載された検出装置３００と図４に記載された検出装置４００を説明する。図１Ａで説明された検出装置１００との共通部分は同一の参照番号を付して説明を省略する。
【００２２】
図３（ａ）又は（ｂ）に記載された検出装置３００では、層間絶縁膜１１１が完全には除去せずに、一部を残している。図３（ａ）では、下部電極１１４とゲート線１０３及び信号線１０８との間の少なくとも一部に空間１２０を形成された時点でエッチングを終了する。これにより、ゲート線１０３及び信号線１０８の寄生容量を低減することが可能となるとともに、除去されずに残った層間絶縁膜１１１が光電変換素子１１７を支えることができる。また、図３（ｂ）では、下部電極１１４とゲート線１０３、ＴＦＴのチャネル、及び信号線１０８との間の少なくとも一部に空間１２０を形成された時点でエッチングを終了する。これにより、ゲート線１０３、ＴＦＴのチャネル、及び信号線１０８の寄生容量を低減することが可能となるとともに、除去されずに残った層間絶縁膜１１１が光電変換素子１１７を支えることができる。
【００２３】
検出装置４００では、図４に示すように、第２の保護膜１１２を用いていない。すなわち、下部電極１１４と空間１２０とが接している。これにより、製造工程を簡略化することが可能となる。検出装置４００においては、下部電極１１４は環境安定性がある材料で形成されることが好ましい。例えば、下部電極１１４は酸化インジウムスズ（ＩＴＯ）で形成される。また、検出装置４００においても、図３（ａ）又は（ｂ）で説明した層間絶縁膜１１１の一部を残しておく構成も可能である。
【００２４】
また、いずれの実施形態においても、図５に示す検出装置５００のように、各画素の光電変換素子１１７の上にシンチレータ層を積層してもよい。例えば、ＴｌがドープされたＣｓＩの柱状結晶５０１を光電変換素子１１７の上方に堆積し、その上を第４の保護膜５０２で覆う。
【００２５】
上記では、層間絶縁膜１１１を除去することによって空間１２０を形成する方法を説明したが、本発明はそれに限定されるものではない。光電変換素子１１７を形成した後に選択的に除去できる膜であればよく、導電膜を用いてもよい。例えば、コンタクトホール１１３周辺において第１の保護膜１１０と第２の保護膜１１２とによってパッケージングされている構造とすることによって、導電膜を用いうる。また、ゲート電極１０２、ゲート線１０３、ドレイン電極１０７、信号線１０８、及びチャネルと、下部電極１１４との間では、導電膜が除去されることが望ましい。一方、ドレイン電極と下部電極１１４との間には導電膜が残存していてもよい。ただし、プロセスの容易性や装置全体の寄生容量及び応力を鑑みて、有機樹脂を用いた層間絶縁膜の方がより好ましい。
【００２６】
＜第２の実施形態＞
本実施形態では、ＭＩＳ型の光電変換素子を採用した光電変換素子に対して本発明を適用した場合を扱う。図６を用いて本実施形態に係る検出装置６００の構成の一例を説明する。ただし、図６は第１の実施形態で説明された図１Ｂ（ａ）に対応し、共通部分は同一の参照番号を付して説明を省略する。
【００２７】
ＭＩＳ型の光電変換素子６０４は、下部電極６０１、絶縁層６０２及び第２の半導体層６０３を有する。下部電極６０１はソース電極１０６に接続されている。ＭＩＳ型の光電変換素子６０４で変換された電気信号はトランジスタ１０９を介して信号線１０８に出力される。絶縁層６０２と第３の保護膜１１８とは第２の半導体層６０３の側面の周囲において接している。
【００２８】
本実施形態においても、下部電極６０１とゲート線１０３及び信号線１０８との間の少なくとも一部には空間１２０が存在することになる。さらに、下部電極６０１とゲート電極１０２及びドレイン電極１０７との間の少なくとも一部にも空間１２０が存在することになる。これによって、下部電極６０１とトランジスタ１０９の電極及び導電線との間の寄生容量を軽減することが可能となる。
【００２９】
さらに、本実施形態で説明された検出装置６００についても、第１の実施形態で説明された各変形例を適用してもよい。
【００３０】
＜第３の実施形態＞
図７（ａ）〜（ｃ）を用いて本実施形態に係る、光電変換素子としてのＭＩＳ型の光電変換素子とスイッチ素子としてのトランジスタとを含む複数の画素を備えた検出装置７００の構成の一例を説明する。ただし、図７は第２の実施形態で説明された図６の画素に対応し、共通部分は同一の参照番号を付して説明を省略する。ゲート線１０３及び信号線１０８の配置は図１Ａと同じである。
【００３１】
図７（ａ）は、本実施形態の平面図であり、図７（ｂ）は、図７（ａ）のＥ−Ｅ線に沿った断面図であり、図７（ｃ）は、図７（ａ）のＦ−Ｆ線に沿った断面図である。図７（ａ）は、複数の画素の例として３×３の画素群を示す。なお、実際には２０００×２０００などの多数の画素が配置される。
【００３２】
各画素の光電変換素子は、図７（ａ）と図７（ｂ）とに示すように、部分的に他の画素に連結されており、絶縁層６０２と半導体層６０３とが複数の画素に渡って部分的に延在している。そして、第３の保護膜１１８が複数の画素の全てを覆っている。本実施形態の検出装置は、上述の構造によって、機械的強度が向上し、信頼性を向上することが可能となる。
【００３３】
本実施形態においても、下部電極６０１とゲート線１０３及び信号線１０８との間の少なくとも一部には空間１２０が存在する。さらに、下部電極６０１とゲート電極１０２及びドレイン電極１０７との間の少なくとも一部にも空間１２０が存在する。これによって、下部電極６０１とトランジスタ１０９の電極及び導電線との間の寄生容量を軽減することが可能となる。さらに、本実施形態で説明された検出装置７００についても、第１の実施形態で説明された各変形例を適用してもよい。
【００３４】
＜第４の実施形態＞
本実施形態は、第３の実施形態の検出装置の変形例であり、図８を用いて本実施形態に係る光電変換素子としてのＭＩＳ型の光電変換素子とスイッチ素子としてのトランジスタとを含む複数の画素を備えた検出装置８００の構成の一例を説明する。図８（ａ）は、図７（ａ）のＥ−Ｅ線に沿った断面図であり、図８（ｂ）は、図７（ａ）のＧ−Ｇ線に沿った断面図である。
【００３５】
図８（ａ）及び図８（ｂ）に示すように、信号線１０８は、光電変換素子とトランジスタ１０９との間の空間１２０中に配置され、部分的にトランジスタ１０９から延在した導電部８０１に接続された支持部を有する。したがって、下部電極６０１とゲート線１０３と信号線１０８とのそれぞれの間の少なくとも一部には空間１２０が存在することになる。さらに、下部電極６０１とゲート電極１０２及びドレイン電極１０７との間の少なくとも一部にも空間１２０が存在することになる。これによって、下部電極６０１とトランジスタ１０９の電極及び導電線との間の寄生容量を軽減することが可能となる。そして、導電線間、すなわち、ゲート線１０３と信号線１０８との間の寄生容量を軽減することが可能となる。
【００３６】
検出装置８００の製造方法について、上述の製造工程と異なる部分であるトランジスタと光電変換素子との接合に関する工程を説明する。トランジスタ１０９を形成した後、第１の保護膜１１０を形成し、不図示の第１の層間絶縁膜を形成する。コンタクト用の開口を第１の保護膜１１０と第１の層間絶縁膜に形成する。信号線１０８及び光電変換素子の下部電極６０１とトランジスタ１０９を接続する導電部を形成する。不図示の第２の層間絶縁膜を第１の層間絶縁膜及び導電部上に形成する。コンタクト用の開口を第２の層間絶縁膜に形成する。このような工程によって、図に示すようにトランジスタと光電変換素子を接続する２段のコンタクト部分が形成される。
【００３７】
また、光電変換素子を覆う第３の保護膜１１８によって信頼性が向上する。また、下部電極６０１のトランジスタ１０９側に第２の保護膜１１２を配置することで、さらに信頼性を向上することができる。光電変換素子は、ＭＩＳ型やＰＩＮ型などを用いることができる。さらに、本実施形態で説明された検出装置８００についても、第１の実施形態で説明された各変形例を適用してもよい。
【００３８】
＜第５の実施形態＞
本実施形態は、機械強度を更に向上し、バイアス線の抵抗を低減するために、バイアス線の配置方向の光電変換素子を延在する構成とした検出装置である。図９は、例として３×３の画素群の検出装置９００の平面図であり、バイアス線７０１の配置方向に光電変換素子が延在している。ＰＩＮ型光電変換素子の場合、半導体層、上部電極１１６がバイアス線７０１の配置方向に延在している。不図示であるが、第３の保護膜１１８も同様に延在して配置されている。
【００３９】
このような構造によって、各画素が連結されて機械的強度が向上すると共に、バイアス線の抵抗を低減する事が可能となる。バイアス線の抵抗低減は、検出装置の駆動速度を向上することができ、画質の向上を得ることができる。さらに、本実施形態で説明された検出装置９００についても、第１の実施形態で説明された各変形例を適用してもよい。
【００４０】
＜その他の実施形態＞
図１０は本発明に係る放射線用の検出装置のＸ線診断システム（放射線検出システム）への応用例を示した図である。Ｘ線チューブ６０５０（放射線源）で発生した放射線としてのＸ線６０６０は被験者又は患者６０６１の胸部６０６２を透過し、シンチレータの柱状結晶５０１を含むシンチレータを本発明の検出装置の上部に配置した検出装置６０４０に入射する。ここで、シンチレータを本発明の検出装置の上部に配置した検出装置は放射線用の検出装置を構成する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はデジタル信号に変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。なお、放射線検出システムは、検出装置と、検出装置からの信号を処理する信号処理手段とを少なくとも有する。
【００４１】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【００４２】
なお、上記説明では、変換素子として光電変換素子を用いた検出装置及び変換素子として光電変換素子とシンチレータを含むものを用いた放射線用の検出装置を用いて説明を行ったが、本発明はそれに限定されるものではない。放射線用の検出装置には、放射線を直接電荷に変換する変換素子を用いてもよい。放射線を直接電荷に変換する変換素子は、入射光を電荷に変換する第２の半導体層１１５や第２の半導体層６０３等に代えて、入射放射線を電荷に変換する第２の半導体層を用いることで構成されうる。
【図１Ａ】
2011238897.tif 000003
【図１Ｂ】
2011238897.tif 000004
【図２】
2011238897.tif 000005
【図３】
2011238897.tif 000006
【図４】
2011238897.tif 000007
【図５】
2011238897.tif 000008
【図６】
2011238897.tif 000009
【図７】
2011238897.tif 000010
【図８】
2011238897.tif 000011
【図９】
2011238897.tif 000012
【図１０】
2011238897.tif 000013