(57)【要約】【課題】ＥＥＲ方式とＬＩＮＣ方式を組み合わせた電力効率と線形性に優れた送信機を、回路規模を抑制し低コストに実現するための技術を提供する。【解決手段】入力信号を位相信号と振幅信号に変換する信号変換器と、振幅信号の振幅値が所定以上の場合に振幅値を所定値にする振幅制限器と、位相信号と位相差信号との加算信号および減算信号を位相変調する位相変調器と、位相変調器の出力を高周波に変換して第１および第２の位相変調信号を生成するアップコンバータと、振幅信号を振幅制限された後の振幅信号によって除算する除算器と、除算器の出力を増幅する振幅増幅器と、振幅増幅器の出力に応じて第１および第２の位相変調信号をそれぞれ増幅する第１および第２の電力増幅器と、第１および第２の電力増幅器からの出力を合成する加算器と、加算器からの出力を送信するアンテナとを備える送信機を用いる。【選択図】図１
2011151464.tif 000002
【特許請求の範囲】
【請求項１】
入力された複素ベースバンド信号を位相信号および振幅信号に変換する信号変換器と、
前記振幅信号の振幅値が所定の閾値以上の場合に振幅値を所定値にする振幅制限器と、
前記振幅制限された振幅信号を位相差信号に変換する振幅・位相差変換器と、
前記位相信号に前記位相差信号を加算した信号を位相変調する第１の位相変調器と、
前記位相信号から前記位相差信号を減算した信号を位相変調する第２の位相変調器と、
前記第１の位相変調器の出力を高周波に変換して第１の位相変調信号を生成する第１のアップコンバータと、
前記第２の位相変調器の出力を高周波に変換して第２の位相変調信号を生成する第２のアップコンバータと、
前記振幅制限器により振幅制限される前の振幅信号を、振幅制限された後の振幅信号によって除算する除算器と、
前記除算器からの出力を増幅する振幅増幅器と、
前記振幅増幅器の出力に応じて、前記第１および第２の位相変調信号をそれぞれ増幅する第１および第２の電力増幅器と、
前記第１および第２の電力増幅器からの出力を合成する加算器と、
前記加算器からの出力を送信するアンテナと、
を備えることを特徴とする送信機。
【請求項２】
入力された複素ベースバンド信号を位相信号および振幅信号に変換する信号変換器と、
前記振幅信号の振幅値が所定の閾値以下の場合に振幅値を所定値にする振幅制限器と、
前記振幅制限器により振幅制限された後の振幅信号を、振幅制限される前の振幅信号によって除算する除算器と、
前記除算器からの出力を位相差信号に変換する振幅・位相差変換器と、
前記位相信号に前記位相差信号を加算した信号を位相変調する第１の位相変調器と、
前記位相信号から前記位相差信号を減算した信号を位相変調する第２の位相変調器と、
前記第１の位相変調器の出力を高周波に変換して第１の位相変調信号を生成する第１のアップコンバータと、
前記第２の位相変調器の出力を高周波に変換して第２の位相変調信号を生成する第２のアップコンバータと、
前記振幅制限器からの出力を増幅する振幅増幅器と、
前記振幅増幅器の出力に応じて、前記第１および第２の位相変調信号をそれぞれ増幅する第１および第２の電力増幅器と、
前記第１および第２の電力増幅器からの出力を合成する加算器と、
前記加算器からの出力を送信するアンテナと、
を備えることを特徴とする送信機。
【請求項３】
前記振幅制限器は、振幅値の入力値と出力値を対応付けたテーブルを格納したメモリを備えており、当該メモリを参照して出力を行う
ことを特徴とする請求項１または２に記載の送信機。
【請求項４】
前記振幅制限器は、振幅値に基づく多項式演算を行うことにより出力を行う
ことを特徴とする請求項１または２に記載の送信機。
【請求項５】
入力された複素ベースバンド信号を位相信号および振幅信号に変換する信号変換器と、
前記振幅信号の振幅値が所定の閾値以下の場合に振幅値を所定値にする振幅制限器と、
前記振幅制限器からの出力を量子化する量子化器と、
前記振幅信号を前記量子化器からの出力によって除算する除算器と、
前記除算器からの出力を位相差信号に変換する振幅・位相差変換器と、
前記位相信号に前記位相差信号を加算した信号を位相変調する第１の位相変調器と、
前記位相信号から前記位相差信号を減算した信号を位相変調する第２の位相変調器と、
前記第１の位相変調器の出力を高周波に変換して第１の位相変調信号を生成する第１のアップコンバータと、
前記第２の位相変調器の出力を高周波に変換して第２の位相変調信号を生成する第２のアップコンバータと、
前記量子化器からの出力を増幅する振幅増幅器と、
前記振幅増幅器の出力に応じて、前記第１および第２の位相変調信号をそれぞれ増幅する第１および第２の電力増幅器と、
前記第１および第２の電力増幅器からの出力を合成する加算器と、
前記加算器からの出力を送信するアンテナと、
を備えることを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信機に関するものであり、特に、ＥＥＲとＬＩＮＣの組み合わせにより高い電力効率と低い歪を実現する送信機に関する。
【背景技術】
【０００２】
無線通信において、送信機の増幅器の特性に起因する歪は、隣接チャネルの通信への妨害によりチャネル利用効率を低下させ、実効通信速度の低下など通信品質の劣化を招くおそれがある。
歪を低減するための簡単な方法として、十分なバックオフを確保したＡ級増幅器を利用し、線形性の良好な領域を使って通信を行うやり方がある。しかし、この方法では電力の大部分が熱に変換されるため、電力効率が悪くなってしまう。また、要求に対して過剰性能になる場合も多い。
【０００３】
また、車載の無線通信装置においては、無線機とアンテナの設置場所が離れるほど通信時の信号のロスや雑音の影響が大きくなるため、無線機のフロントエンドをアンテナの直下に配置したいという要望がある。しかし、アンテナが通常設置されるルーフの付近は温度が高く、発熱の大きい部品である電力増幅器には過酷な環境である。そのため、車載の無線通信装置では特に、電力効率を向上させて発熱を抑制する必要がある。
【０００４】
そこで、歪の低減と電力効率の向上のために、送信機における様々な増幅方法が開発され用いられている。その中に、ＥＥＲ（Envelope Elimination and Restoration）方式と、ＬＩＮＣ（Linear amplification with Non-linear Components）方式がある。以下、
このＥＥＲ方式とＬＩＮＣ方式について図５および図６を用いて説明する。
【０００５】
図５は、ＥＥＲ方式を用いた送信機の構成図である。送信機は、信号変換器３０１と、位相変調器３１１と、デジタル・アナログ変換器３１２，３２１（ＤＡ変換器）と、アップコンバータ３１３と、振幅増幅器３２２と、ＲＦ増幅器３３１と、アンテナ３３２とを備える。
まず、入力信号ＳｉｎのＩ成分およびＱ成分が、信号変換器３０１において位相信号θ（ｔ）と振幅信号ｒ（ｔ）に変換される。
位相信号θ（ｔ）は、位相変調器３１１に入力され、位相変調を受けて位相変調信号が生成される。生成された位相変調信号は、ＤＡ変換器３１２に入力されてアナログ信号に変換された後、アップコンバータ３１３によりＲＦ周波数に周波数変換され、ＲＦ増幅器３３１に入力される。ＲＦ増幅器３３１は、飽和動作で非線形の増幅を行う増幅器である。
一方、振幅信号ｒ（ｔ）は、ＤＡ変換器３２１によりアナログ信号に変換された後、振幅増幅器３２２に入力されて電力増幅される。振幅増幅器３２２は低周波増幅器である。増幅された振幅信号はＲＦ増幅器３３１に入力され、位相変調信号に振幅信号が乗じられ再合成が行われる。
ＲＦ増幅器３３１から出力された信号は、アンテナ３３３に出力される。
【０００６】
以上、一般的なＥＥＲ方式の送信機の構成について説明した。このように、ＥＥＲ方式では、入力信号を位相信号と振幅信号に分離した上で、電力増幅時の電源制御において振幅信号の包絡線に応じた電力を供給することで振幅変調を実現する。かかる構成によると、位相変調信号の電力増幅に非線形増幅器を適用できるので電力効率を向上させることができる。また、振幅信号の増幅には低い周波数帯の増幅器を適用することができるので、たとえばＤＣ／ＤＣ変換器を用いる事で電力効率を向上させることが出来る。
しかしＥＥＲ方式では、出力電力の変動と振幅変調をＲＦ増幅器の電源電圧の可変のみで実現するため、電源電圧が低下してくると、トランジスタのニー電圧付近で非線形性が増大してしまうという問題がある。更に電源電圧が低下した場合、ＲＦ増幅器が動作しなくなるという問題もある。
【０００７】
図６は、ＬＩＮＣ方式を用いた送信機の構成図である。送信機は、信号変換器４０１と、加算器４０２と、逆余弦演算器４０３と、減算器４０４と、位相変調器４１１，４１２と、デジタル・アナログ変換器４１３，４１４（ＤＡ変換器）と、アップコンバータ４１５，４１６と、ＲＦ増幅器４１７，４１８と、加算器４２１と、アンテナ４２２とを備える。
まず、複素ベースバンド信号Ｓｉｎ（式１を参照）のＩ成分およびＱ成分が信号変換器４０１に入力され、位相信号θ（ｔ）と振幅信号ｒ（ｔ）（０≦ｒ（ｔ）≦１）に変換される。
Ｓｉｎ ＝ r(t)exp[jθ(t)]  …（式１）
振幅信号ｒ（ｔ）は逆余弦演算器４０３に入力されて逆余弦演算が施され、位相差信号ｃｏｓ−１（ｒ(t)）が生成される。
【０００８】
位相信号θ（ｔ）は、加算器４０２および減算器４０４に入力される。同様に、逆余弦演算器４０３から出力された位相差信号ｃｏｓ−１（ｒ(t)）も加算器４０２および減算
器４０４に入力される。加算器４０２は、位相信号と位相差信号を加算して加算成分λ＋を生成する（式２を参照）。一方、減算器４０４は、位相信号から位相差信号を減算して減算成分λ―を生成する（式３を参照）。
λ＋ ＝ θ(t)＋cos−１(r(t))  …（式２）
λ− ＝ θ(t)−cos−１(r(t))  …（式３）
【０００９】
加算成分λ＋および減算成分λ−は、それぞれ位相変調器４１１、４１２に入力されて位相変調を受け、位相変調信号が生成される。位相変調信号は、それぞれＤＡ変換器４１３、４１４によりアナログ信号に変換され、さらに、アップコンバータ４１５、４１６に入力されてＲＦ周波数に周波数変換（角周波数ωを乗算）される。周波数変換された位相変調信号ｓ１（ｔ）およびｓ２（ｔ）は、以下の式４、式５のように表せる。
ｓ１(t) ＝ exp[j(ωt＋θ(t)＋cos−１(r(t)))]  …（式４）
ｓ２(t) ＝ exp[j(ωt＋θ(t)−cos−１(r(t)))]  …（式５）
【００１０】
周波数変換された位相変調信号ｓ１（ｔ）およびｓ２（ｔ）は、ＲＦ増幅器４１７、４１８に入力されて電力増幅される。ＲＦ増幅器４１７、４１８は、非線形の増幅をおこなう電力増幅器である。増幅された位相変調信号は加算器４２１により合成され、Ｓｏｕｔが生成される。すると、Ｓｏｕｔは式６のように表わせる。
Ｓｏｕｔ ＝ (1/2)・[s１(t)＋s２(t)]
＝ (1/2)・exp(j(ωt＋θ(t)))[exp(j(cos-1(r(t))))＋exp(-j(cos-1(r(t))))]
＝ ｒ(t)exp[j(ωt＋θ(t))]    …（式６）
生成された信号Ｓｏｕｔは、アンテナ４２２から出力される。
【００１１】
以上、一般的なＬＩＮＣ方式の送信機の構成について説明した。このように、ＬＩＮＣ方式では、入力信号を位相の異なる２個の位相信号（定振幅信号）に分離し、それぞれ非線形増幅器により増幅して出力端で合成する。この方式では、電力増幅に非線形増幅器を用いて、線形増幅を実現できる。一般に非線形増幅器は線形増幅器よりも効率の良い電力増幅が可能であるため、無線通信システムにおいて消費電力を抑えつつ線形増幅を実現することができる。また、電力増幅器は低抱絡線で動作する事から、メモリ効果による歪も発生しないことから、理論的には非常に低い歪が実現可能である。
しかし、この非線形増幅器は、出力が低電力の時においても最大電力で動作するため、
電力効率は出力電力の大きさに比例するという特徴がある。言い換えると、低電力時又はＰＡＰＲ（Peak-Average Power Ratio）の大きな入力信号を扱う際に効率が低下してしまう。
【００１２】
このように、ＥＥＲ方式及びＬＩＮＣ方式にはそれぞれ課題がある。そこで、これらの課題に対応するため、両者の回路によって信号を増幅する方法が提案されている。例えば、非特許文献１には、処理方式や回路構成の詳細を開示することなく、ＥＥＲ方式とＬＩＮＣ方式を組み合わせて増幅器を構成するアイデアが記載されている。
また、非特許文献２にも、ＥＥＲ方式とＬＩＮＣ方式を組み合わせた、ＣＬＩＥＲ（Combination of LInc and eER）という方式が提案されている。非特許文献２では、振幅信
号のうち低域成分をＥＥＲ方式に利用し、高域成分をＬＩＮＣ方式に利用するようにしている。これにより、振幅増幅の際に帯域幅が拡大するという、ＥＥＲ方式が持つ問題の抑制を図っている。
【００１３】
さらに、特許文献１には、ＥＥＲ方式とＬＩＮＣ方式のハイブリッド型送信装置の概要が、非特許文献１、２に比べ具体的に記載されている。ここでは、電力効率に優れたＥＥＲ方式と、歪特性に優れたＬＩＮＣ方式とを組み合わせて切り替えることにより、お互いの特徴を生かした協調動作を行い、線形性の良好な変調を実現しようとしている。すなわち、特許文献１では、２つの位相変調器に位相信号と、振幅信号から変換した位相差信号とを入力してＬＩＮＣ方式による処理を行う回路と、振幅信号に基づきＥＥＲ方式による処理を行う回路とを組み合わせて装置を構成している。そして、２つの振幅制限器を用いて、出力が小さい領域ではＬＩＮＣ方式により歪を抑制しながら変調を行い、出力が大きい領域ではＥＥＲ方式により効率よく変調を行うことを目指している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−１６７２８９号公報
【非特許文献】
【００１５】
【非特許文献１】ＰＡＣＷＯＭＡＮ報告書、D 4.2.1-Constant Envelope Modulation Techniques For Non-Linear Front Ends, pp.24-25
【非特許文献２】Rembold,B; Koch,O “CLIER - combination of LINC and EER method”, IEEE electronics letters, pp.900-901, August 2006
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかし、非特許文献２では、振幅増幅器の帯域幅が狭いとき、すなわちローパスフィルタの帯域を狭くする必要があるとき、ＲＦ増幅器の振幅のバックオフを大きくする必要があり、効率が低下する。
【００１７】
また、特許文献１の方式では２つの振幅制限器を用いる必要があるため、例えば、振幅制限器をテーブルでの処理として実現する場合、２つのテーブルが必要になり、メモリの容量が増大するという問題がある。この方式においてテーブルサイズを小さくしてメモリの容量を抑えようとすると、今度は入力値がテーブルで定義された値の間にある可能性が高まり、補間処理が必要になってくる。振幅制限器が浮動小数点演算を行っていれば、テーブルデータ値には量子化誤差の影響が無視できるので、テーブル値の補間も特性に影響が無いレベルでの誤差で済む。しかし、実際の実装では固定小数点で実装することになるので、量子化されたテーブルを作成することとなる。そのため、量子化による影響に対してシステムレベルでの線形性確保の困難性と量子化雑音の増大という問題が生じる。また、２つの振幅制限器の出力の積が線形性を保つようにテーブルを構成するためにも、量子
化の影響を考慮した演算の手間が必要となる。
あるいは振幅制限器を、「ａｘ２＋ｂｘ＋ｃ」といった多項式の演算装置での計算によって実現する場合、システム全体での線形性を保つためには高精度な処理が必要になり、演算装置のコスト増大につながるという問題が生じる。
結局、このようなハイブリッド方式を実現するためにいずれの方法で振幅制限器を作ったとしても、回路規模やコストが代償になっている。
【００１８】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、回路規模を抑制しつつ、ＥＥＲ方式とＬＩＮＣ方式を組み合わせた電力効率と線形性に優れた送信機を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために本発明の送信機では、以下の構成を採用する。すなわち、
入力された複素ベースバンド信号を位相信号および振幅信号に変換する信号変換器と、
前記振幅信号の振幅値が所定の閾値以上の場合に振幅値を所定値にする振幅制限器と、
前記振幅制限された振幅信号を位相差信号に変換する振幅・位相差変換器と、
前記位相信号に前記位相差信号を加算した信号を位相変調する第１の位相変調器と、
前記位相信号から前記位相差信号を減算した信号を位相変調する第２の位相変調器と、
前記第１の位相変調器の出力を高周波に変換して第１の位相変調信号を生成する第１のアップコンバータと、
前記第２の位相変調器の出力を高周波に変換して第２の位相変調信号を生成する第２のアップコンバータと、
前記振幅制限器により振幅制限される前の振幅信号を、振幅制限された後の振幅信号によって除算する除算器と、
前記除算器からの出力を増幅する振幅増幅器と、
前記振幅増幅器の出力に応じて、前記第１および第２の位相変調信号をそれぞれ増幅する第１および第２の電力増幅器と、
前記第１および第２の電力増幅器からの出力を合成する加算器と、
前記加算器からの出力を送信するアンテナと、
を備えることを特徴とする送信機である。
【００２０】
なお、上記の送信機において、振幅制限器と除算器の配置を入れ替えることもできる。その場合、振幅制限器は、振幅信号の振幅値が所定の閾値より小さい場合に振幅値を所定値にする。そして、振幅増幅器は、振幅制限器からの出力を増幅して第１および第２の電力増幅器に入力する。また、除算器は、振幅制限された後の振幅信号を振幅制限される前の振幅信号によって除算することにより、所定の閾値以上の場合に振幅値が一定となる信号を得て振幅・位相差変換器に入力する。
【００２１】
また、上記の送信機における振幅制限器は、振幅値の入力値と出力値を対応付けたテーブルを格納したメモリを備えており、当該メモリを参照して振幅の制限を行うように構成することができる。あるいは、振幅制限器は、振幅値に基づく多項式演算を行うことにより振幅の制限を行うように構成することができる。
【００２２】
上記の送信機においては、１つの振幅制限器からの出力と、その出力を除算した信号を用いて信号処理を行うことにより、従来の２つの振幅制限器からの出力を用いる方法と同様の結果を得ることができる。このように構成された送信機を用いると、従来のＥＥＲ方式とＬＩＮＣ方式を組み合わせた送信機に比べ、振幅制限器を１つに減らすことができる。そのため、振幅制限器をテーブルで構成した場合はテーブルを格納するメモリの容量を削減することが可能であり、多項式で構成した場合は演算装置を簡略化することが可能になる。
【００２３】
また、上記の送信機における振幅制限器とともに、振幅信号の振幅値を量子化する量子化器を用いることもできる。あるいは振幅制限を兼ねる量子化器を用いることもできる。この場合、量子化雑音の影響を抑制しつつ、上記の送信機と同様の効果を得ることができる。
【発明の効果】
【００２４】
本発明によれば、回路規模を抑制しつつ、ＥＥＲ方式とＬＩＮＣ方式を組み合わせた電力効率と線形性に優れた送信機を実現することが可能になる。
【図面の簡単な説明】
【００２５】
【図１】実施例１の送信機の構成を示す図。
【図２】実施例１の送信機での振幅値の処理を説明する図であり、図２（ａ）は振幅制限器での、図２（ｂ）は除算器での入出力特性を示す。
【図３】実施例２の送信機の構成を示す図。
【図４】実施例２の送信機での振幅値の処理を説明する図であり、図４（ａ）は振幅制限器と量子化器での、図４（ｂ）は除算器での入出力特性を示す。
【図５】ＥＥＲ方式による送信機の構成を示す図。
【図６】ＬＩＮＣ方式による送信機の構成を示す図。
【発明を実施するための形態】
【００２６】
本発明においては、ＥＥＲ方式とＬＩＮＣ方式のハイブリッド構成を持つ送信機を設計するに当たって、振幅制限器を２つ使う従来の方法に替えて、１つの振幅制限器などにより方式の切り替えを実現するような構成とした。これにより、ＥＥＲ方式とＬＩＮＣ方式の振幅信号の振り分けにおいてテーブルサイズや計算量を削減しつつ、高効率な増幅を行うことが可能になっている。以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００２７】
＜実施例１＞
図１のブロック図に、本実施例の送信機の構成を示す。
送信機は、信号変換器１０１と、振幅制限器１０２と、逆余弦演算器１０３と、除算器１０４と、デジタル／アナログ変換器１０５，１１４，１１５（以下ＤＡ変換器）と、振幅増幅器１０６と、加算器１１０と、減算器１１１と、位相変調器１１２，１１３と、アップコンバータ１１６，１１７と、ＲＦ電力増幅器１１８，１１９と、加算器１２０と、バンドパスフィルタ１２１（以下ＢＰＦ）と、アンテナ１２２とを備えている。
【００２８】
信号変換器１０１においては、複素ベースバンド信号ＳｉｎのＩ成分とＱ成分から、位相信号θ（ｔ）と振幅信号ｒ（ｔ）（０≦ｒ（ｔ）≦１）への変換がなされる。位相信号θ（ｔ）は、加算器１１０および減算器１１１に入力される。一方、振幅信号ｒ（ｔ）は、振幅制限器１０２および除算器１０４に入力される。
【００２９】
振幅制限器１０２は、振幅信号ｒ（ｔ）が入力されると、以下の式７、式８に示すような振幅信号ｒｐ（ｔ）を出力する。ここで、Ｒｔは振幅値の所定の閾値である。
r(t) < Rt  のとき、rｐ（t) ＝ r(t)/Rt  …（式７）
r(t) ≧ Rt  のとき、rｐ(t) ＝ 1  …（式８）
この振幅制限器１０２の入出力特性を図２（ａ）に実線で示す。
【００３０】
振幅制限された振幅信号ｒｐ（ｔ）は、逆余弦演算器１０３に入力され、逆余弦演算により位相差信号ｃｏｓ−１（ｒｐ(t)）が生成される。ここで、逆余弦演算器１０３は、
振幅・位相差変換器の一例である。生成された位相差信号は、加算器１１０及び減算器１
１１に入力される。加算器１１０では、位相差信号が信号変換器１０１からの位相信号θ（ｔ）に対して加算され、加算成分λ＋が生成される（式９を参照）。減算器１１１では、位相差信号が信号変換器１０１からの位相信号θ（ｔ）から減算され、減算成分λ−が生成される（式１０を参照）。
λ＋ ＝ θ(t)＋cos−１(rｐ(t))  …（式９）
λ− ＝ θ(t)−cos−１(rｐ(t))  …（式１０）
【００３１】
加算成分λ＋および減算成分λ−はそれぞれ位相変調器１１２、１１３に入力されて位相変調を受け、位相変調信号が生成される。位相変調信号はそれぞれＤＡ変換器１１４，１１５に入力され、アナログ信号に変換される。アナログ信号はそれぞれアップコンバータ１１６，１１７に入力され、ＲＦ周波数に周波数変換（角周波数ωを乗算）される。周波数変換された位相変調信号ｓ１（ｔ）およびｓ２（ｔ）が出力される（式１１、式１２を参照）。
ｓ１(t) ＝ exp[j(ωt＋θ(t)＋cos−１(rｐ(t)))]  …（式１１）
ｓ２(t) ＝ exp[j(ωt＋θ(t)−cos−１(rｐ(t)))]  …（式１２）
周波数変換された位相変調信号ｓ１（ｔ）およびｓ２（ｔ）は、ＲＦ電力増幅器１１８，１１９にそれぞれ入力されて電力増幅される。ＲＦ電力増幅器１１８，１１９は、非線形の増幅を行う電力増幅器であり、例えば、ＣｌａｓｓＥまたはＣｌａｓｓＦのスイッチングモードで動作する増幅器が利用できる。
【００３２】
ところで、信号変換器１０１で変換された振幅信号ｒ（ｔ）は除算器１０４にも入力される。また、振幅制限器１０２で振幅制限された振幅信号ｒｐ（ｔ）も除算器１０４に入力される。除算器１０４では、振幅信号ｒ（ｔ）を被除数、振幅制限された振幅信号ｒｐ（ｔ）を除数として除算が行われ、信号ｒｅ（ｔ）が生成される。このとき、式７、８より、信号ｒｅ（ｔ）は以下の式１３、式１４の値を取る。
r(t) < Rt  のとき、rｅ(t) ＝ Rt  …（式１３）
r(t) ≧ Rt  のとき、rｅ(t) ＝ r(t)  …（式１４）
このときの振幅信号ｒ（ｔ）と除算器から出力される信号ｒｅ（ｔ）の関係を図２（ｂ）に実線で示す。
【００３３】
生成された信号ｒｅ（ｔ）は、ＤＡ変換器１０５にてアナログ信号に変換された後、振幅増幅器１０６に入力されて増幅処理が行われる。振幅増幅器１０６は低周波増幅器である。増幅された信号は上述のＲＦ電力増幅器１１８，１１９に入力され、位相変調信号に乗じられて増幅に用いられる。そして、周波数変換され増幅された位相変調信号ｓ１（ｔ）およびｓ２（ｔ）は加算器１２０で合成され、式１５に示す信号Ｓｏｕｔが生成される。
Sｏｕｔ ＝ [rｅ(t)/2]・[s１(t)＋s２(t)]  …（式１５）
【００３４】
合成された信号は、必要に応じてスプリアス発射等による電波障害を抑制するためＢＰＦ１２１において帯域制限された後、アンテナ１２２を経由して送信される。
【００３５】
かかる構成を持つ送信機による出力においては、図２（ａ）および（ｂ）より、ｒ（ｔ）が閾値Ｒｔ以上であっても、またはＲｔより小さい場合であっても、ｒｐ（ｔ）・ｒｅ（ｔ）＝ｒ（ｔ）となることから、振幅に対しての直線性は保持される。
そして、閾値Ｒｔより小さい領域（ｒ（ｔ）＜Ｒｔ）では、ｒｐ（ｔ）＝ｒ（ｔ）／Ｒｔなので、信号Ｓｏｕｔは式１６のようになる。
Sｏｕｔ ＝ [Rt/2]・
(exp[j(ωt＋θ(t))＋cos−１(r(t)/Rt)] ＋ exp[j(ωt＋θ(t))−cos−１(r(t)/Rt)])
…（式１６）
このとき送信機はＲｔを最大振幅とするＬＩＮＣ方式で作動する。この場合出力電力そのものが低いため、ＬＩＮＣ方式の課題である電力効率低下の影響を抑制することができる。また、ＬＩＮＣ方式ではＲＦ電力増幅器間の位相誤差が歪の発生に影響を与えるが、本実施例の方法であればＬＩＮＣ方式が適用される範囲が狭いため、位相感度が低く、位相誤差に起因する歪を低減することができる。
一方、閾値Ｒｔ以上の領域（ｒ（ｔ）≧Ｒｔ）では、ｒｐ（ｔ）＝１なので、
ｓ１(t) ＝ ｓ２(t) ＝ exp[j(ωt＋θ(t))]
となる。従って、信号Ｓｏｕｔは式１７のようになる。
Sｏｕｔ ＝ r(t)・exp[j(ωt＋θ(t))]  …（式１７）
このように、ｒ（ｔ）≧Ｒｔの領域ではＥＥＲ方式で作動する。この場合ＥＥＲ方式の課題である低電力での動作時の歪の発生はなく、良好な出力を行うことができる。
【００３６】
本発明では振幅制限器が１つだけで回路を構成できるので、装置の規模を抑制して低コスト化を図れるし、回路設計における自由度も向上する。例えば振幅制限器をテーブルで構成する場合（典型的には振幅値の入出力を対応付けたルックアップテーブル）、テーブルが１つで済むため、メモリサイズを抑制してコストを抑制することができる。さらに、テーブル２つで構成する時にテーブルサイズを極力小さくしようとすると、２つのテーブルの間の値を補間する必要が生じる場合があり、演算装置の利用や値の不連続性などの問題が起こりかねないが、本実施例のように１つのテーブルで構成されれば、そのような問題は起こらない。
あるいは振幅制限器を、「ａｘ２＋ｂｘ＋ｃ」といった多項式で実現する場合でも、振幅制限器が単独であればシステムの線形性を容易に保つことができるので、多項式処理を簡略化できる。その結果、演算装置の性能を抑え、コストを抑制できる。
また、方式の切り替えは振幅制限器のテーブルに設定した閾値を基準として行われるため、スイッチング動作が必要なく、ＲＦ電力増幅器のモード変更に伴う非連続性が生じない。
なお、実施例１において振幅制限器をテーブルで構成する際には、内部のメモリに上記の入出力の関係をテーブル形式等によって保持しておけば良い。あるいは図示しない制御部等が保持しても良い。また、振幅制限器を演算で実現する際には、図示しないＣＰＵ等に入出力を行うようにすれば良い。
このようにして双方の方式の閾値を組み合わせて処理を行うことにより、電力効率と歪の特性を動的に切り替えることが可能になる。例えば電力効率よりも歪特性を重視して変調、出力を行う場合、出力電力が大きい領域でもＬＩＮＣ方式にするようなテーブルを用いることにより柔軟に対応できる。
【００３７】
＜変形例１＞
また、振幅制限器１０２と除算器１０４の配置は図１に示したものに限らず、ＬＩＮＣ側とＥＥＲ側の経路に、制限された振幅値が適切に入力されれば良い。回路設計においては振幅制限特性を設計しやすい側に振幅制限器を設置することができる。
例えば、振幅制限器を図１の除算器１０４の位置に、除算器を振幅制限器１０２の位置に配置し、除算機では振幅制限器からの出力ｒｅ（ｔ）を振幅信号ｒ（ｔ）で除算してｒｐ（ｔ）を求め、逆余弦演算器に入力するようにしても良い。その場合、振幅制限器が以下のｒｅ（ｔ）を出力するように構成すれば、上記実施例と同様の信号を得ることができる。
r(t) ≧ Rt のとき、rｅ(t) ＝ r(t)
r(t) < Rt のとき、rｅ(t) ＝ Rt
【００３８】
＜変形例２＞
振幅制限をテーブルで行う場合、図２（ａ）に実線で示したように、閾値ＲｔでＥＥＲ，ＬＩＮＣ方式が切り替わる。その結果、閾値Ｒｔにおいて振幅信号が急に変化し、振幅
信号の帯域が大きく広がる。広がった帯域が振幅増幅器の帯域を越える事で出力信号に歪が生じる場合がある。
そこで、テーブルにフィルター処理を施し帯域を制限する事で、良好な増幅を行うことが考えられる。この様子を図２（ａ）に点線で示す。図示したようにフィルター処理を施し、閾値Ｒｔ付近のスムージングを行うことにより、振幅信号の急な変化を避け、出力信号の歪を抑制することができる。このようなフィルター処理を行った場合、対応する除算器からの出力は図２（ｂ）に点線で示したようになる。
【００３９】
＜変形例３＞
上記の実施例１において、振幅制限器を用いて出力電力領域が閾値以上の場合に振幅を常に一定の値にする方法に変えて、振幅圧縮器を用いる方法も可能である。すなわち、閾値より小さい範囲では入力振幅値をそのまま出力するという点は同じであり、閾値以上では入力振幅値を圧縮するような係数を掛ける方法である。これにより、LINCとEERの両者
の特徴のバランスを取りながら電力を増幅する事ができる。
【００４０】
＜実施例２＞
ＤＡ変換においては、アナログ値とデジタル値の量子化誤差により量子化雑音が生じる。とりわけ、通信高速化のためＤＡ変換時のビット長を短くした場合、量子化雑音が増大する。しかし、単純にビット長を長くした場合、通信速度に影響を及ぼし帯域が狭くなる恐れがある。そこで、ビット長を短くしつつ量子化雑音を低減するためにΔΣ変調器を用いて量子化雑音を抑えることが一般に行われている。本発明の実施例１においても、振幅変調出力が入力されるＤＡ変換器のビット長が短い場合、ΔΣ変調器を利用してΔΣ型ＤＡ変換器として用いることが考えられる。
しかし、ΔΣ変調器において、そのΔΣ変調器に対する入力がなくなると、ゼロ入力リミットサイクルと呼ばれる周期性の雑音が発生することが知られている。ゼロ入力リミットサイクルが発生すると、送信機においては入力が無いにもかかわらず雑音が送信されるという問題が生じる。無線通信においては特に、不要な信号の出力は極力避ける必要があるため、このような雑音を抑制する方法が求められる。
【００４１】
そこで、本実施例では、低ビットのＤＡ変換器を用いる場合であっても、ΔΣ変調器は用いずに振幅信号を処理する方法について記載する。具体的には、ＤＡ変換器と同じ量子化ビットの量子化器を、振幅制限器とともに振幅信号側のパスに対して適用する。
【００４２】
図３のブロック図に、本実施例の送信機の構成を示す。
実施例１と同じ機能を持つブロックについては同じ符号を付して説明を簡略化する。以下、実施例１と異なる部分を中心として説明を行う。送信機は、カスケード接続された振幅制限器１０２と量子化器１０７をＥＥＲ処理側に備えている。また除算器１０４の位置が異なる。またメモリ１０８を備えている。また後述するように、振幅信号の処理の流れが異なる。
送信機は、信号変換器１０１にて、複素ベースバンド信号ＳｉｎのＩ成分とＱ成分を位相信号θ（ｔ）及び振幅信号ｒ（ｔ）（０≦ｒ（ｔ）≦１）に変換する。位相信号θ（ｔ）は、加算器１１０と減算器１１１に入力される。
【００４３】
一方、振幅信号ｒ（ｔ）は、除算器１０４および振幅制限器１０２に入力される。このとき振幅制限器１０２からは以下の信号が出力される。
r(t) ≧ Rt のとき、r(t)
r(t) < Rt のとき、Rt
この入出力特性は図４（ａ）に点線で示すようになる。
振幅制限された信号は量子化器１０７にて量子化される。ここでは量子化器１０７のビット長は、振幅信号側のＤＡ変換器１０５と同じビット長であるものとする。本実施形態
の量子化器１０７は、量子化ビット数ｑｎでＭＳＢが符号ビットとなるようなＱフォーマット（Ｑｑｎ，１フォーマット）で量子化する。これにより、量子化器１０７からは信号rｅ(t)＝Ｑ（r(t)）が出力される。ここでＱ（r(t)）は、Ｑフォーマットの小数点以下をバイナリーとして扱った値ｎ（０，１，２，・・，２ｑｎ−１−１）とすると、r(t) ≧ Rt のとき、n/2qn-1 (n/2qn-1 ≦ r(t) ＜ (n+1)2qn-1)のような量子化ステップで量子化を行い、r(t) ＜ Rt のとき、n0/2qn-1  (n0/2qn-1 ≦ Rt ＜ (n0+1)2qn-1)となる。この入出力特性は図４（ａ）に実線で示した。
なお、振幅増幅器１０６の作動電圧がニー電圧以下とならないように振幅制限器１０２と量子化器１０７を設計する必要がある。具体的には、量子化器１０７からの出力の最小値がニー電圧Ｖｋｎｅｅ以上となるように振幅制限器１０２における閾値Ｒｔを定める。
本実施形態では、Ｑ４，１フォーマットの量子化器１０７からの出力が１／２３（ｎ０＝１）であれば振幅増幅器１０６がニー電圧以上で動作するものとする。したがって、振幅制限器１０２からの出力が０．２以下に下がらないように閾値Ｒｔを定めて振幅制限し、振幅増幅器１０６の作動電圧がニー電圧以下とならないようにしている。
【００４４】
量子化器１０７からは信号ｒｅ（ｔ）が、除算器１０４およびＤＡ変換器１０５に出力される。その後のＤＡ変換のときには、振幅信号はＤＡ変換器１０５と同じビット長で量子化されているため、ＤＡ変換器としてΔΣ変調器を用いる必要はない。
【００４５】
信号変換器１０１から除算器に入力された振幅信号ｒ（ｔ）は、量子化器から位相変調側のパスに出力された信号ｒｅ（ｔ）により除算され、図４（ｂ）に示すような信号が出力される。
【００４６】
逆余弦演算器１０３への入力は０から１の範囲に正規化される必要がある。そして、この除算器からの出力信号を最大値が１になるように正規化するための、バックオフ係数Ｒｔｑを求める。
除算器からの出力ｒ（ｔ）／ｒｅ（ｔ）は、ｒ（ｔ）→（ｎ＋１）２ｑｎ−１のとき極大値(n+1)/nをとる。ｎ０＝0では0割りになるので避ける必要があるから、ｎはｎ０＝１
以上をとるので、結局除算器からの出力の最大値は２となる。したがって、正規化に必要なバックオフ係数はＲｔｑ＝２となる。
なお、Ｒｔｑでの除算は重い処理であるため、実際の回路では図３に示したようにメモリ１０８にバックオフ係数の逆数１／Ｒｔｑを記憶し、除算器からの出力ｒ（ｔ）／ｒｅ（ｔ）に乗算することが好ましい。
以上より、逆余弦演算器１０３への入力ｒｐ（ｔ）は次式のように表され、０から１の範囲に正規化される。
rｐ(t) ＝ r(t) / [Rｔｑ・rｅ(t)]
【００４７】
これ以降のＬＩＮＣ側の処理は実施例１と同様である。位相信号θ（ｔ）は加算器１１０，減算器１１１にて、逆余弦演算器１０３でｒｐ（ｔ）から生成された位相差信号を加算または減算され、位相変調器１１２，１１３に入力される。位相変調器にて位相変調を受けた後、ＤＡ変換器１１４，１１５でアナログ変換され、アップコンバータ１１６，１１７にて周波数変換される。
【００４８】
一方、量子化器から出力されたｒｅ（ｔ）はＤＡ変換後に、Ｒｔｑのゲインを持つ振幅増幅器１０６で増幅され、Ｒｔｑ・ｒｅ（ｔ）を得る。この信号はＲＦ電力増幅器１１８、１１９にて位相変調信号に対する振幅変調に利用され、最終的にアンテナ１２２からＳｏｕｔが送信される。
【００４９】
このような送信機を用いれば、振幅変調側のＤＡ変換の量子化ビットが短い場合に、ΔΣ変調器を使用せずとも、量子化雑音を低減したＤＡ変換を実現できる。その結果、ΔΣ
変調器を持たないので、ゼロ入力リミットサイクルは発生しない。ゼロ入力リミットサイクルが発生しないので、送信信号以外の雑音を送信することはない。また、ΔΣ変調器が不要なので回路サイズが小さくなる。なお、このように振幅変調側の量子化ビットが短い場合でも、位相変調側で量子化ビットを長くして量子化誤差が十分に小さくなれば、システム全体としては位相変調側の長い量子化ビットとなるので、小さな量子化誤差に抑えることが可能である。なお、位相変調には常時入力があるので、位相信号を処理する側のＤＡ変換器でΔΣ変調を用いたとしても、ゼロ入力リミットサイクルは発生しない。
【００５０】
なお、実施例２において、振幅制限器１０２と量子化器１０７をカスケード接続するのではなく、振幅信号ｒ（ｔ）を量子化器によって直接量子化することもできる。結果として図４（ａ）に実線で示したような量子化された信号が取得できれば良い。
また、量子化器１０７を、振幅信号を位相信号に変換する経路の振幅信号に対して適用し、除算器１０４を、振幅信号を電力増幅するＥＥＲ側の経路に対して挿入しても良い。送信機としては、システム全体の最終的出力が入力に対して線形であればよいので、回路設計においては自由度を持って量子化器を設置することができる。
【００５１】
また、振幅制限器やＤＡ変換器を配置するに当たっては、送信機全体での線形性を保つようにした上で自由度のある設計が可能である。
例えば、送信信号がオフの時にはＲＦ電力増幅器の電源電圧がカットされるか、送信信号がオフになることがない送信機においては、振幅信号に対して適用するＤＡ変換器にΔΣ変調器を用いることによって、振幅増幅器の信号の量子化ビットが短くなることから、位相信号のＤＡ変換における量子化ビットが長くなくて良い。
また、ＲＦ電力増幅器がスイッチングモードで動作するとき、電源電圧をカットする代わりに位相変調信号をオフとしても良い。これによってＲＦ電力増幅器の電源のオンとオフを制御する回路を省略できるので、ＲＦ電力増幅器周辺の回路が簡略化され、オンオフ回路で発生した電力損失もなくなるためにシステムの電力効率が向上する。
【００５２】
また、上記実施例のような送信機を車載の無線通信装置に用いた場合、ＬＩＮＣ方式とＥＥＲ方式を組み合わせたことにより出力電力の全域にわたって増幅時の電力効率を向上させることができるので、電力増幅器の発熱を抑制することが可能になり、装置の配置やケーブル等の設計における自由度が向上する。
【符号の説明】
【００５３】
１０１：信号変換器
１０２：振幅制限器
１０４：除算器
１０６：振幅増幅器
１１２，１１３：位相変調器
１１６，１１７：アップコンバータ
１１８，１１９：ＲＦ電力増幅器
１２０：加算器
１２２：アンテナ
【図１】
2011151464.tif 000003
【図２】
2011151464.tif 000004
【図３】
2011151464.tif 000005
【図４】
2011151464.tif 000006
【図５】
2011151464.tif 000007
【図６】
2011151464.tif 000008