(57)【要約】【課題】製造コストを増大させることなく、メモリの初期化を高速に行い、提供するサービスの遅延を防ぐこと。【解決手段】第１のＣＰＵ１０１は、第２のメモリ１０４に対する電源の供給が開始された場合においてデータ送信要求を受けた際に、各々のメモリブロックを所定の順番で特定するメモリブロック識別子を順次生成し、所定の順番に従ってメモリブロックにデータを書き込むとともにメモリブロック識別子を転送管理テーブル２０５に書き込む。第２のＣＰＵ１０３は、転送管理テーブル２０５から順次読み出したメモリブロック識別子により特定される所定の順番に従って、メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出したメモリブロックを特定するメモリブロック識別子をメモリ管理テーブル２０３に順次書き込むことにより第２のメモリ１０４を初期化する。【選択図】図２
2011238112.tif 000002
【特許請求の範囲】
【請求項１】
管理テーブル及び複数のメモリブロックを有する揮発性のメモリと、
前記メモリに対する電源の供給が開始された場合においてデータ送信要求を受けた際に、各々の前記メモリブロックを所定の順番で特定する識別子を順次生成し、前記順番に従って前記メモリブロックにデータを書き込むとともに前記識別子を前記管理テーブルに書き込む第１の制御手段と、
前記管理テーブルから順次読み出した前記識別子により特定される前記順番に従って前記メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出した前記メモリブロックを特定する前記識別子を前記管理テーブルに順次書き込むことにより前記メモリを初期化する第２の制御手段と、
を具備する電子機器。
【請求項２】
前記第１の制御手段は、各々の前記メモリブロックと一対一に対応する前記識別子を順次生成し、
前記第２の制御手段は、前記管理テーブルから先入れ先出し方式により前記識別子を順次読み出す請求項１記載の電子機器。
【請求項３】
前記メモリは、前記識別子の値と同一の値が付与された前記識別子と一対一に対応する複数の前記メモリブロックを有し、
前記第１の制御手段は、最初に生成する前記識別子の前記値を「０」に設定するとともに、前記識別子を生成する毎に、前回生成した前記識別子の前記値に「１」を加算した前記値を設定する請求項２記載の電子機器。
【請求項４】
前記第１の制御手段は、前記メモリブロックへのデータの書き込みが一巡した場合に前記識別子の生成を中止する一方、前記初期化後の前記管理テーブルに書き込まれた前記識別子を順次読み出し、読み出した前記識別子により特定される前記メモリブロックに対してデータを書き込むとともに、読み出した前記識別子を前記管理テーブルに書き込む請求項１記載の電子機器。
【請求項５】
前記メモリは、省電力モードから通常モードに遷移することにより前記電源の供給が開始される請求項１記載の電子機器。
【請求項６】
前記メモリは、前記電子機器が起動することにより前記電源の供給が開始される請求項１記載の電子機器。
【請求項７】
電子機器におけるメモリの初期化方法であって、
メモリに対する電源の供給が開始された場合においてデータ送信要求を受けた際に、前記メモリの複数のメモリブロックの各々を所定の順番で特定する識別子を順次生成し、前記順番に従って前記メモリブロックにデータを書き込むとともに前記識別子を前記メモリの管理テーブルに書き込むステップと、
前記管理テーブルから順次読み出した前記識別子により特定される前記順番に従って前記メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出した前記メモリブロックを特定する前記識別子を前記管理テーブルに順次書き込むことにより前記メモリを初期化するステップと、
を具備するメモリの初期化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及びメモリの初期化方法に関し、特に電子機器で用いられるメモリを初期化する電子機器及びメモリの初期化方法に関する。
【背景技術】
【０００２】
近年、電子機器においては省電力化が進み、装置全体に給電する必要の無いときには最小限の部分にのみ給電を行うような機能を有するものが増加している。特に、常時電源供給できないような、携帯電話または携帯端末などの利用者が携帯して使用する装置において、省電力制御は重要である。このような省電力制御は、短い時間間隔で装置の全体に給電する通常の給電状態(以下「通常モード」と記載する)と、装置の一部にのみ給電する省電力状態(以下、「省電力モード」と記載する)とを交互に繰り返す間欠受信のような技術を用いることにより実現される。
【０００３】
また、省電力モード時において、装置を制御するためのデータを保持しているメモリへの給電も停止する装置がある。このような装置では、給電を停止されたメモリが不揮発性のメモリではない場合には、給電を中止した際にメモリに記憶したデータが揮発してしまう。揮発してしまうデータが省電力モードから通常モードに遷移した際に必要なデータである場合、省電力モードから通常モードに遷移した際に、揮発してしまったデータを書き戻す必要がある。この書き戻しに時間を要する場合、省電力モードから通常モードへの遷移に時間を要する。その結果、装置により提供されるサービスに遅延が生じたり、携帯電話または携帯端末などの機器においては省電力制御の効果が小さくなってしまうという課題がある。
【０００４】
上記の課題を解決する方法として、揮発してしまったデータの書き戻しを高速に行う装置及び方法が知られている（例えば、特許文献１）。特許文献１においては、特別なハードウェアを設けて、その特別なハードウェアが、通常モードから省電力モードに遷移した際に、必要なデータを不揮発性のメモリに保持する。そして、特別なハードウェアは、省電力モードから通常モードに遷移した際に、必要なデータを不揮発性のメモリから読み出して揮発性のメモリに転送する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３２４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１においては、特別なハードウェアが必要になり、製造コストが増大するという問題がある。また、特許文献１においては、ハードウェアが不揮発性のメモリから必要なデータを読み出して揮発性のメモリに転送する時間が必要であり、提供するサービスに遅延が生じるという問題がある。特に、上述の書き戻すデータのサイズが大きい場合には、書き戻しの時間が大きくなるという問題がある。
【０００７】
本発明の目的は、製造コストを増大させることなく、メモリの初期化を高速に行うことができ、提供するサービスの遅延を防ぐことができる電子機器及びメモリの初期化方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電子機器は、管理テーブル及び複数のメモリブロックを有する揮発性のメモリと、前記メモリに対する電源の供給が開始された場合においてデータ送信要求を受けた際に、各々の前記メモリブロックを所定の順番で特定する識別子を順次生成し、前記順番に従って前記メモリブロックにデータを書き込むとともに前記識別子を前記管理テーブルに書き込む第１の制御手段と、前記管理テーブルから順次読み出した前記識別子により特定される前記順番に従って前記メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出した前記メモリブロックを特定する前記識別子を前記管理テーブルに順次書き込むことにより前記メモリを初期化する第２の制御手段と、を具備する構成を採る。
【０００９】
本発明のメモリの初期化方法は、電子機器におけるメモリの初期化方法であって、メモリに対する電源の供給が開始された場合においてデータ送信要求を受けた際に、前記メモリの複数のメモリブロックの各々を所定の順番で特定する識別子を順次生成し、前記順番に従って前記メモリブロックにデータを書き込むとともに前記識別子を前記メモリの管理テーブルに書き込むステップと、前記管理テーブルから順次読み出した前記識別子により特定される前記順番に従って前記メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出した前記メモリブロックを特定する前記識別子を前記管理テーブルに順次書き込むことにより前記メモリを初期化するステップと、を具備するようにした。
【発明の効果】
【００１０】
本発明によれば、製造コストを増大させることなく、メモリの初期化を高速に行うことができ、提供するサービスの遅延を防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る電子機器の構成を示すブロック図
【図２】本発明の実施の形態の第１のＣＰＵ、第２のＣＰＵ及び第２のメモリの構成を示す図
【図３】本発明の実施の形態の第２のメモリにおけるメモリの初期化完了後の第１のＣＰＵと第２のＣＰＵと第２のメモリとの状態を示す図
【図４】本発明の実施の形態における省電力モードから通常モードに遷移した際の第２のメモリにおける処理を示すフロー図
【図５】本発明の実施の形態におけるデータ転送要求が発生した際の第２のメモリにおけるメモリの初期化方法を示すフロー図
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
（実施の形態）
図１は、本発明の実施の形態に係る電子機器１００の構成を示すブロック図である。
【００１４】
電子機器１００は、第１のＣＰＵ１０１と、第１のメモリ１０２と、第２のＣＰＵ１０３と、第２のメモリ１０４と、通信部１０５と、バス１０６とから主に構成される。また、第１の制御部１１１は、第１のＣＰＵ１０１及び第１のメモリ１０２を含む。また、第２の制御部１２１は、第２のＣＰＵ１０３と、第２のメモリ１０４と、通信部１０５とを含む。また、電子機器１００は、省電力モードと通常モードとの間を遷移する。また、第１の制御部１１１は、通常モード及び省電力モードの際に、電源が供給される。また、第２の制御部１２１は、通常モードにおいて電源が供給され、省電力モードにおいて電源の供給が停止される。以下に、各構成について詳細に説明する。
【００１５】
第１のＣＰＵ１０１は、中央演算処理装置であり、送信データを生成し、生成した送信データを、バス１０６を介して第２のメモリ１０４に書き込む。また、第１のＣＰＵ１０１は、第２のメモリ１０４に書き込まれている受信データを読み出して、読み出した受信データを、バス１０６を介して取得する。また、第１のＣＰＵ１０１は、給電の制御を行う。具体的には、第１のＣＰＵ１０１は、通信制御を行う場合には、第１の制御部１１１及び第２の制御部１２１に電源を供給する制御を行う。また、第１のＣＰＵ１０１は、通信制御を行わない場合には、第１の制御部１１１に電源を供給するとともに、第２の制御部１２１への電源の供給を停止する制御を行う。従って、第１のＣＰＵ１０１は、通常モードと省電力モードの双方において、電源が供給される。また、第１のＣＰＵ１０１は、第２のＣＰＵ１０３及び第２のメモリ１０４に対する電源の供給が開始された際に、後述する第２のＣＰＵ１０３と共に第２のメモリ１０４の初期化を行う。ここで、第２のＣＰＵ１０３及び第２のメモリ１０４に対する電源の供給が開始された際とは、例えば、電子機器１００が省電力モードから通常モードに遷移した際、または電子機器１００が起動した際を意味する。なお、第１のＣＰＵ１０１の構成の詳細及びメモリの初期化方法については後述する。
【００１６】
第１のメモリ１０２は、第２のメモリ１０４に書き込まれている所定のデータ等を保持する。また、第１のメモリ１０２は、通常モードと省電力モードの双方において、電源が供給される。
【００１７】
第２のＣＰＵ１０３は、中央演算処理装置であり、電源が供給された際に、第２のメモリ１０４に書き込まれている送信データを読み出して、読み出した送信データを、バス１０６を介して通信部１０５へ出力する。また、第２のＣＰＵ１０３は、電源が供給された際に、通信部１０５から受信データを取得し、取得した受信データを、バス１０６を介して第２のメモリ１０４に書き込む。また、第２のＣＰＵは、省電力モードの際に、電源の供給が停止される。また、第２のＣＰＵ１０３は、第２のＣＰＵ１０３及び第２のメモリ１０４に対する電源の供給が開始された際に、第１のＣＰＵ１０１と共に第２のメモリ１０４の初期化を行う。なお、第２のＣＰＵの構成の詳細については後述する。
【００１８】
第２のメモリ１０４は、揮発性のメモリであり、電源が供給された際に、送信データまたは受信データを保持する。また、第２のメモリ１０４は、電源の供給が停止された際に、保持する各種のデータを消失する。ここで、電源の供給が停止された際とは、例えば、電子機器１００が通常モードから省電力モードに遷移した際、または電子機器１００の電源をオフにした際を意味する。また、第２のメモリ１０４は、電源の供給が開始された際に、第１のＣＰＵ１０１及び第２のＣＰＵ１０３により初期化される。なお、第２のメモリ１０４の構成の詳細については後述する。
【００１９】
通信部１０５は、第２のＣＰＵ１０３からバス１０６を介して入力した送信データを送信処理して送信する。また、通信部１０５は、受信した受信データを受信処理し、受信処理した受信データを第２のＣＰＵ１０３へ出力する。また、通信部１０５は、省電力モードの際に、電源の供給が停止される。
【００２０】
バス１０６は、第１のＣＰＵ１０１と、第１のメモリ１０２と、第２のＣＰＵ１０３と、第２のメモリ１０４と、通信部１０５とを互いに接続し、送信データまたは受信データを伝送する。
【００２１】
次に、第１のＣＰＵ１０１、第２のＣＰＵ１０３及び第２のメモリ１０４の詳細な構成について、図２を用いて説明する。図２は、第１のＣＰＵ１０１、第２のＣＰＵ１０３及び第２のメモリ１０４の構成を示す図である。
【００２２】
図２より、第１のＣＰＵ１０１は、データ送信部２０１から主に構成される。また、第２のメモリ１０４は、メモリ管理テーブル２０３と、データメモリ２０４と、転送管理テーブル２０５とから主に構成される。また、第２のＣＰＵ１０３は、データ受信部２０２から主に構成される。
【００２３】
データ送信部２０１は、データ送信要求を受けることにより、第２のメモリ１０４の初期化を行う。具体的には、データ送信部２０１は、データ送信要求を受けることにより、後述するメモリブロック識別子を生成する。また、データ送信部２０１は、データ送信要求を受けることにより、第２のＣＰＵ１０３に対するデータ転送要求割込みの要求と、第２のメモリ１０４への送信データの書き込みと、生成したメモリブロック識別子の第２のメモリ１０４への書き込みとを行う。
【００２４】
データ受信部２０２は、データ転送要求割込みの要求を受けることにより、第２のメモリ１０４の初期化を行う。具体的には、データ受信部２０２は、データ転送要求割込みの要求を受けることにより、メモリブロック識別子の第２のメモリ１０４からの読み出しと、送信データの第２のメモリ１０４からの読み出しとを行う。また、データ受信部２０２は、読み出した送信データを通信部１０５へ出力するとともに、送信データの読み出しにより空いたメモリブロックのメモリブロック識別子を第２のメモリ１０４に書き込む。
【００２５】
メモリ管理テーブル２０３は、先入れ先出し方式（ＦＩＦＯ）の構造を有し、メモリブロックの空き状況を管理する。また、メモリ管理テーブル２０３は、第２のＣＰＵ１０３により書き込まれる、未使用のメモリブロックのメモリブロック識別子を格納する。また、メモリ管理テーブル２０３は、電源の供給が停止された際に、格納するメモリブロック識別子が揮発する。また、メモリ管理テーブル２０３は、第２のメモリ１０４に対して電源の供給が開始された際には空の状態であるが、後述するデータメモリ２０４のメモリブロックの使用が一巡した際には初期化された状態になる。
【００２６】
データメモリ２０４は、送信データを格納するためのメモリ領域であり、固定長のブロックであるメモリブロックに分割されて管理される。各メモリブロックは、メモリブロック識別子と一対一に対応付けされて、一意に識別される。図２では、メモリブロック識別子は１〜ａまでの合計ａ個ある場合を一例として説明する。また、各メモリブロックは、メモリブロック識別子に設定された値と同一の値が付与される。また、データメモリ２０４は、第２のメモリ１０４に対する電源の供給が停止された際には、全てのメモリブロックが未使用の状態である。また、データメモリ２０４は、第１のＣＰＵ１０１により書き込まれた送信データを各メモリブロックに保持する。
【００２７】
転送管理テーブル２０５は、先入れ先出し方式の構造を有し、第１のＣＰＵ１０１により書き込まれた、送信すべき送信データを書き込んだメモリブロックのメモリブロック識別子を格納する。
【００２８】
以上で、電子機器１００の構成の説明を終える。
【００２９】
次に、第２のメモリ１０４におけるメモリの初期化方法について、図２及び図３を用いて説明する。図３は、第２のメモリ１０４におけるメモリの初期化完了後の第１のＣＰＵ１０１と第２のＣＰＵ１０３と第２のメモリ１０４との状態を示す図である。第２のメモリ１０４におけるメモリの初期化方法の説明においては、電子機器１００が省電力モードから通常モードに遷移する場合について説明する。なお、図２及び図３において、同一構成である部分及び同一処理を行う部分については、同一符号を付している。
【００３０】
最初に、省電力モードから通常モードに遷移した際には、図２に示すように、メモリ管理テーブル２０３は空になっている。
【００３１】
次に、データ送信部２０１は、データ送信要求があった場合（図２のステップＳ１）、メモリ獲得処理において、データメモリ２０４のメモリブロックの使用が一巡するまでの間、メモリブロック識別子をメモリ管理テーブル２０３から読み込まない。その代わりに、データ送信部２０１は、データメモリ２０４のメモリブロックの使用が一巡するまでの間、メモリブロック識別子を自ら生成する。また、データ送信部２０１は、自ら演算を行って送信データを生成する。
【００３２】
具体的には、データ送信部２０１は、メモリブロック識別子の初期値を「０」とし、データ送信要求が発生する毎にメモリブロック識別子を「１」ずつインクリメントしていく。これにより、データ転送において、最初はメモリブロック識別子＝１のメモリブロック＃２１０を使って行われ、データ送信要求がある毎にメモリブロック識別子＝２のメモリブロック＃２１１及びメモリブロック識別子＝３のメモリブロック＃２１２が順次使用される。そして、最後に、メモリブロック識別子＝ａのメモリブロック＃２１３が使用される。即ち、データ送信部２０１は、メモリブロック＃２１０、メモリブロック＃２１１、・・・、メモリブロック＃２１３の順に送信データを書き込む（図２のステップＳ２）。
【００３３】
次に、データ送信部２０１は、送信データを書き込んだメモリブロックの順番でメモリブロック識別子を順次転送管理テーブル２０５に書き込む（図２のステップＳ３）。
【００３４】
次に、データ送信部２０１は、データ転送要求割込みをデータ受信部２０２に要求する（図２のステップＳ４）。
【００３５】
次に、データ受信部２０２は、データ転送要求割込みの要求を取得した際に、転送管理テーブル２０５からメモリブロック識別子の読み出しを行う（図２のステップＳ５）。
【００３６】
次に、データ受信部２０２は、転送管理テーブル２０５から読み出したメモリブロック識別子＝２のメモリブロック＃２１１から順次送信データを読み出す（図２のステップＳ６）。
【００３７】
次に、データ受信部２０２は、読み出した送信データを通信部１０５へ出力する（図２のステップＳ７）。
【００３８】
次に、データ受信部２０２は、通信部１０５へ送信データを出力し終えたメモリブロックのメモリブロック識別子から順次、メモリ管理テーブル２０３にエンキューしてメモリブロックを解放する（図２のステップＳ８）。
【００３９】
第２のメモリ１０４は、メモリブロックの使用が一巡し、かつ全てのメモリブロックが解放された場合に、図３に示すメモリ管理テーブル２０３の状態になる。即ち、第２のメモリ１０４は、メモリブロック識別子＝１〜メモリブロック識別子＝ａが順次メモリ管理テーブル２０３にキューイングされている状態になる。図３における第２のメモリ１０４の状態が初期化された状態である。
【００４０】
これにより、第２のメモリ１０４におけるメモリの初期化が終了する。
【００４１】
また、図３の状態において、データ送信部２０１は、メモリブロック＝ａのメモリブロック＃２１３が使用された回の次のデータ転送要求からは、データ送信要求があった場合に（図２のステップＳ１）、メモリブロック識別子の生成を中止する。その代わりに、データ送信部２０１は、メモリ管理テーブル２０３からメモリブロック識別子を読み出す（図３のステップＳ１１）。
【００４２】
そして、データ送信部２０１は、送信データをデータメモリ２０４に書き込む（図２のステップＳ２）。なお、その後の処理は、図２と同一であるので、その説明を省略する。
【００４３】
図２及び図３の場合、メモリブロックの解放処理がメモリブロック識別子＝２、メモリブロック識別子＝１、・・・、メモリブロック識別子＝ａ、・・・の順序で行われる。従って、図２及び図３の場合、データ送信部２０１は、最初に、メモリ管理テーブル２０３からメモリブロック識別子＝２をデキューする。
【００４４】
このようにして、メモリブロックは循環的に使用される。
【００４５】
次に、第２のメモリ１０４におけるメモリの初期化方法について、図４及び図５を用いてさらに詳細に説明する。図４は、省電力モードから通常モードに遷移した際の第２のメモリ１０４における処理を示すフロー図である。また、図５は、データ転送要求が発生した際の第２のメモリ１０４におけるメモリの初期化方法を示すフロー図である。
【００４６】
図４より、データ送信部２０１は、電源投入時のメモリブロック識別子を決定するための変数ｘの値を「０」にする（ステップＳＴ４０１）。
【００４７】
次に、データ送信部２０１は、起動中フラグをＯＮにする（ステップＳＴ４０２）。
【００４８】
図５より、第１のＣＰＵ１０１から第２のＣＰＵ１０３に対してのデータ送信要求が発生すると、第１のＣＰＵ１０１のデータ送信部２０１は、起動中フラグを確認してＯＮであるか否かを判定する（ステップＳＴ５０１）。
【００４９】
起動中フラグがＯＮである場合には（ステップＳＴ５０１：Ｙｅｓ）、データ送信部２０１は、ｘを１だけ加算する（ステップＳＴ５０２）。
【００５０】
次に、データ送信部２０１は、加算後のｘの値とメモリブロックの最大値ａとを比較してｘがａ以下であるか否かを判定する（ステップＳＴ５０３）。
【００５１】
ｘがａ以下である場合には（ステップＳＴ５０３：Ｙｅｓ）、データ送信部２０１は、特に何もせずに算出したｘをメモリブロック識別子として確定する（ステップＳＴ５０４）。
【００５２】
一方、ｘがａより大きい場合には（ステップＳＴ５０３：Ｎｏ）、データ送信部２０１は、起動中フラグをＯＦＦにして（ステップＳＴ５０５）、メモリブロック識別子を確定する（ステップＳＴ５０４）。
【００５３】
また、ステップＳＴ５０１において起動中フラグがＯＦＦである場合には（ステップＳＴ５０１：Ｎｏ）データ送信部２０１は、メモリ管理テーブル２０３からデキューして先頭のメモリブロック識別子を読み出して（ステップＳＴ５０６）、メモリブロック識別子を確定する（ステップＳＴ５０４）。
【００５４】
図５のステップＳＴ５０１、ステップＳＴ５０２、ステップＳＴ５０３、ステップＳＴ５０５の処理を行うことにより、省電力モードから通常モードに遷移する際にメモリ管理テーブル２０３の初期化を行う必要は無い。これにより、メモリの初期化に要する時間を短縮することができ、省電力モードから通常モードに遷移して短時間でサービスを提供できるようになる。
【００５５】
以上で、第２のメモリ１０４におけるメモリの初期化方法の説明を終える。
【００５６】
因みに、従来は、メモリ管理テーブルのデータが揮発してしまうと、省電力モードから通常モードに遷移した後、メモリ管理テーブルの内容が不定値になってしまうため、データ送信要求を受けた際にメモリ管理テーブルからデキューしても、正しい値を読み込むことはできない。電子機器を正常に動作させるためには、例えば省電力モードから通常モードに遷移する際に、メモリ管理テーブルの初期化を行う方法が考えられる。しかし、この場合、メモリブロックの数が増加すると初期化処理に時間を要してしまうという課題が生じる。
【００５７】
このように、本実施の形態によれば、特別なハードウェアを使用する必要がないので、ハードウェアに要するコストを削減することができ、製造コストの増大を抑制することができる。また、本実施の形態によれば、省電力モードから通常モードに遷移した場合において、メモリブロックの使用が一巡した際にメモリの初期化が完了するので、メモリの初期化を高速に行うことができ、提供するサービスの遅延を防ぐことができる。また、本実施の形態によれば、省電力モードと通常モードとを短時間で繰り返すような装置である場合、短時間で省電力モードから通常モードへの遷移ができるようになることにより、短時間でサービスを提供できる。また、短時間でサービスを提供できるので、電子機器における通電時間を短くすることができ、省電力にすることができる。
【００５８】
なお、上記の実施の形態において、データメモリとメモリ管理テーブルとを同一のメモリに格納したが、本発明はこれに限らず、データメモリとメモリ管理テーブルとを異なるメモリに格納してもよい。また、上記の実施の形態において、転送管理テーブルからデキューして読み出したメモリブロックの順序でメモリブロックを解放したが、本発明はこれに限らず、転送管理テーブルからデキューして読み出したメモリブロックの順序に関わりなくメモリブロックを解放してもよい。
【００５９】
また、上記の実施の形態において、メモリブロックの解放の順序は、メモリブロックの獲得の順序のとおり、メモリブロック識別子＝１、メモリブロック識別子＝２、・・・、メモリブロック識別子＝ａの順序でもよい。また、上記の実施の形態において、メモリブロック識別子は必ずしも「１」ずつ増加する値を使う必要は無く、ＣＰＵにて簡単に演算できるような規則性を持って増加する値を使ってもよい。また、上記の実施の形態において、全てのメモリブロックが一旦解放された後に次のデータ転送要求が発生しているが、本発明はこれに限らず、一部のメモリブロックが使用中の状態でデータ転送要求が発生してもよい。
【００６０】
また、上記の実施の形態において、データ転送要求時、全てのメモリブロックが使用中の場合、メモリ管理テーブルが空なのでデキューできない場合も考えられるが、その場合には、障害処理またはデータ転送要求を待ち合わせる処理等を行ってもよい。また、上記の実施の形態において、第１のＣＰＵから第２のＣＰＵにデータを転送したが、本発明はこれに限らず、第２のＣＰＵから第１のＣＰＵにデータを転送してもよい。
【００６１】
また、上記の実施の形態において、省電力モード時に給電されない範囲は、第２の制御部の全体にしたが、本発明はこれに限らず、少なくともデータ転送管理テーブルが配置されるメモリ領域が含まれていれば第２の制御部全体でなくてもよい。また、上記の実施の形態において、省電力モードから通常モードに遷移するときの初期化の方法を説明したが、本発明はこれに限らず、電子機器の起動時の初期化の方法に適用してもよい。電子機器の起動時の初期化に、省電力モードから通常モードに遷移する際の初期化と同様の方法を用いることにより、常に同じ動作で初期化することが可能になり、電子機器の起動と省電力モードから通常モードへの遷移とを区別する仕組みを不要にすることができる。また、上記の実施の形態において、第１のＣＰＵと第２のＣＰＵの２つのＣＰＵを有するが、本発明はこれに限らず、３つ以上の任意の数のＣＰＵを有する場合においてデータ転送を行う際に適用することができる。
【産業上の利用可能性】
【００６２】
本発明にかかる電子機器及びメモリの初期化方法は、特に電子機器で用いられるメモリを初期化するのに好適である。
【符号の説明】
【００６３】
１０１  第１のＣＰＵ
１０３  第２のＣＰＵ
１０４  第２のメモリ
２０１  データ送信部
２０２  データ受信部
２０３  メモリ管理テーブル
２０４  データメモリ
２０５  転送管理テーブル
【図１】
2011238112.tif 000003
【図２】
2011238112.tif 000004
【図３】
2011238112.tif 000005
【図４】
2011238112.tif 000006
【図５】
2011238112.tif 000007