(57)【要約】【課題】層内レンズ内のボイドの発生を防止する。【解決手段】受光素子１２及び垂直転送電極１９ａ，１９ｂが形成された半導体基板１１上に、受光素子１２の直上位置にＢＰＳＧ凹部３２ａを有するＢＰＳＧ膜３２を形成する。ＢＰＳＧ凹部３２ａを埋めるようにＢＰＳＧ膜３２上にＳｉＮ膜６０を形成し、ＢＰＳＧ凹部３２ａにＳｉＮを充填する。ＳｉＮにボイドの基となる開気孔６１が発生した場合、この開気孔６１を埋めるようにＳｉＮ膜６０上に平坦膜６２を形成する。平坦膜６２上に、開気孔６１の直上位置で開口したレジスト開口部６３ｂを有するレジスト膜６３を形成する。エッチバック処理により開気孔６１を除去するとともに、ＢＰＳＧ凹部３２ａ内のＳｉＮに低アスペクト比のＳｉＮ凹部６０ａを形成する。ＳｉＮ凹部６０ａ内にＳｉＮを充填して下凸層内レンズ３３を形成する。【選択図】図９
2011238688.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子が一定パターンで形成された半導体基板上に、前記光電変換素子の上方に第１凹部を有する透明膜を形成する透明膜形成工程と、
前記第１凹部内に透明なレンズ材料を充填し、前記第１凹部内で前記レンズ材料によって囲まれて形成される開気孔の開口が閉塞する前に前記レンズ材料の充填を停止する第１充填工程と、
前記レンズ材料上に、前記開気孔を埋めるように表面が平坦な平坦膜を形成する平坦膜形成工程と、
前記平坦膜上にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜における前記第１凹部の上方に位置する部分に、前記平坦膜を露出させる開口部を形成する開口部形成工程と、
前記開気孔が除去されるまで前記レジスト膜、前記平坦膜、及び前記レンズ材料をエッチバックして、前記レンズ材料の前記開口部の下方に位置する部分に、前記第１凹部よりもアスペクト比が低い第２凹部を形成するエッチバック工程と、
前記第２凹部内に前記レンズ材料を充填して、多層構造を有する層内レンズを形成する第２充填工程と、
を有することを特徴とする固体撮像素子の製造方法。
【請求項２】
前記第２充填工程では、前記第２凹部のアスペクト比が前記レンズ材料に前記開気孔が発生しない所定の上限しきい値よりも高くなる場合、前記レンズ材料の充填により形成される前記開気孔の開口が閉塞する前に前記レンズ材料の充填を停止するとともに、
前記第２充填工程で前記レンズ材料の充填が停止された後に、前記平坦膜形成工程から前記第２充填工程までの各工程を繰り返し実行する繰り返し工程を有することを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
前記各工程の繰り返し実行回数が増えるのにしたがって、前記エッチバック工程で形成される前記第２凹部のアスペクト比が低くなることを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項４】
前記繰り返し工程は、前記第２凹部のアスペクト比が前記上限しきい値未満となるまで、前記各工程を繰り返し実行することを特徴とする請求項３記載の固体撮像素子の製造方法。
【請求項５】
前記開口部形成工程と前記エッチバック工程との間で、前記開口部の開口径が前記レジスト膜の底面から表面に向かって次第に大径となるように、加熱処理により前記開口部の内側面を略テーパ形状に整形する加熱処理工程を実行し、
前記エッチバック工程では、前記エッチバックにより前記開口部の内側面の形状を前記第２凹部の内側面に転写することを特徴とする請求項１ないし４いずれか１項記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層内レンズを有する固体撮像素子の製造方法に関するものである。
【背景技術】
【０００２】
デジタルカメラには、ＣＣＤ（Charge Coupled Device）型やＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像素子が組み込まれている。これらの固体撮像素子には、２次元状に配列された多数の受光素子が形成されている。このような固体撮像素子では、画素の微細化に伴い受光素子の開口面積が縮小されるため、その分、感度が低下するといった問題がある。そこで、被写体からの光を受光素子に効率よく集光するため、各受光素子の直上位置にマイクロレンズが形成されている。さらに、このようなマイクロレンズだけではなく、各マイクロレンズと各受光素子との間に、より集光効率を高めるための下凸形状のレンズ、いわゆる下凸層内レンズが形成されている。
【０００３】
このような下凸層内レンズは、受光素子等が形成された半導体基板上に比較的低温で流動化するＢＰＳＧ膜を形成し、半導体基板表面の凹凸によって受光素子の直上位置に形成されるＢＰＳＧ膜の凹部（以下、ＢＰＳＧ凹部という）にＣＶＤ法でレンズ材料を充填して形成される。この際に、ＢＰＳＧ凹部のアスペクト比（凹部の深さと開口径の比）が高いと、その内部に充填されたレンズ材料にボイドが発生する。なお、ここでいうボイドとは、レンズ材料の中に閉ざされた閉気孔を示す。このような場合、下凸層内レンズで十分な十分な集光効率が得られず、固体撮像素子の感度を低下させてしまう。また、ボイドにより入射光が散乱してスミアが発生するおそれがある。
【０００４】
特許文献１及び２には、ＢＰＳＧ凹部内を埋めるようにＢＰＳＧ膜上に第１層目レンズ材料膜を形成し、この第１層目レンズ材料膜をその凹部（以下、レンズ材料膜凹部という）のアスペクト比がＢＰＳＧ凹部のアスペクト比よりも低くなるように整形した後、このレンズ材料膜凹部内に第２層目レンズ材料膜を形成して、２層構造の層内レンズを得る固体撮像素子の製造方法が記載されている。低アスペクト比のレンズ材料膜凹部内に第２層目レンズ材料膜を形成するので、第２層目レンズ材料膜内のボイドの発生が抑えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８８９６４号公報
【特許文献２】特開２００７−２９４５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、固体撮像素子の高画素化・高解像度化の要求から、さらなる画素の微細化が進んでおり、これに伴い、ＢＰＳＧ凹部のアスペクト比もより高くなっている。このため、特許文献１及び２に記載のように、ＣＶＤ方法でＢＰＳＧ凹部内に第１層目レンズ材料膜を形成した場合、第１層目レンズ材料膜内にボイドが発生するおそれがある。従って、特許文献１及び２に記載の製造方法では、ＢＰＳＧ凹部のアスペクト比がさらに高くなったときにボイドの発生を抑えることができない。
【０００７】
また、層内レンズにボイドが発生した場合、このボイドを除去するために単に異方性エッチングなどを実施すると、ボイドの直下のレンズ材料やＢＰＳＧ膜にボイドの形状が転写するおそれがある。
【０００８】
本発明は上記問題を解決するためになされたものであり、ボイドのない層内レンズを形成可能な固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の固体撮像素子の製造方法は、光電変換素子が一定パターンで形成された半導体基板上に、前記光電変換素子の上方に第１凹部を有する透明膜を形成する透明膜形成工程と、前記第１凹部内に透明なレンズ材料を充填し、前記第１凹部内で前記レンズ材料によって囲まれて形成される開気孔の開口が閉塞する前に前記レンズ材料の充填を停止する第１充填工程と、前記レンズ材料上に、前記開気孔を埋めるように表面が平坦な平坦膜を形成する平坦膜形成工程と、前記平坦膜上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜における前記第１凹部の上方に位置する部分に、前記平坦膜を露出させる開口部を形成する開口部形成工程と、前記開気孔が除去されるまで前記レジスト膜、前記平坦膜、及び前記レンズ材料をエッチバックして、前記レンズ材料の前記開口部の下方に位置する部分に、前記第１凹部よりもアスペクト比が低い第２凹部を形成するエッチバック工程と、前記第２凹部内に前記レンズ材料を充填して、多層構造を有する層内レンズを形成する第２充填工程と、を有することを特徴とする。
【００１０】
前記第２充填工程では、前記第２凹部のアスペクト比が前記レンズ材料に前記開気孔が発生しない所定の上限しきい値よりも高くなる場合、前記レンズ材料の充填により形成される前記開気孔の開口が閉塞する前に前記レンズ材料の充填を停止するとともに、前記第２充填工程で前記レンズ材料の充填が停止された後に、前記平坦膜形成工程から前記第２充填工程までの各工程を繰り返し実行する繰り返し工程を有することが好ましい。
【００１１】
前記各工程の繰り返し実行回数が増えるのにしたがって、前記エッチバック工程で形成される前記第２凹部のアスペクト比が低くなることが好ましい。さらに、前記繰り返し工程は、前記第２凹部のアスペクト比が前記上限しきい値未満となるまで、前記各工程を繰り返し実行することが好ましい。
【００１２】
前記開口部形成工程と前記エッチバック工程との間で、前記開口部の開口径が前記レジスト膜の底面から表面に向かって次第に大径となるように、加熱処理により前記開口部の内側面を略テーパ形状に整形する加熱処理工程を実行し、前記エッチバック工程では、前記エッチバックにより前記開口部の内側面の形状を前記第２凹部の内側面に転写することが好ましい。
【発明の効果】
【００１３】
本発明の固体撮像素子の製造方法は、透明膜の第１凹部内に充填されたレンズ材料からボイドの基となる開気孔を除去して低アスペクト比の第２凹部を形成し、この第２凹部にレンズ材料を充填して層内レンズを形成するので、固体撮像素子が高画素化・高解像度化した場合でもボイドのない層内レンズを形成することができる。その結果、固体撮像素子の感度低下、及びボイドに起因するスミアの発生が防止される。
【図面の簡単な説明】
【００１４】
【図１】ＣＣＤ型イメージセンサの平面模式図である。
【図２】図１中のＩＩ−ＩＩ線に沿う断面図である。
【図３】ＣＣＤ製造工程のフローチャートである。
【図４】受光素子・垂直転送路形成工程、ゲート絶縁膜形成工程、転送電極形成工程を説明するための説明図である。
【図５】電極間絶縁膜・絶縁膜・反射防止膜形成工程を説明するための説明図である。
【図６】遮光膜形成工程を説明するための説明図である。
【図７】ＢＰＳＧ膜形成工程を説明するための説明図である。
【図８】リフロー工程を説明するための説明図である。
【図９】下凸層内レンズ形成工程を説明するための説明図である。
【図１０】第１ＳｉＮ膜形成工程を説明するための説明図である。
【図１１】平坦膜形成工程を説明するための説明図である。
【図１２】レジスト膜形成工程を説明するための説明図である。
【図１３】レジスト開口部形成工程・加熱処理工程を説明するための説明図である。
【図１４】エッチバック処理工程を説明するための説明図である。
【図１５】第２ＳｉＮ膜形成工程を説明するための説明図である。
【図１６】２回目の平坦膜形成工程〜エッチバック処理工程の終了後の状態を説明するための説明図である。
【図１７】２回目の第２ＳｉＮ膜形成工程後の状態を説明するための説明図である。
【発明を実施するための形態】
【００１５】
図１に示すように、本発明の固体撮像素子に相当するＣＣＤ型イメージセンサ（以下、単にＣＣＤという）１０は、半導体基板１１（図２参照）上に２次元配列され、被写体光を光電変換して電荷を発生する複数の受光素子（光電変換素子）１２と、複数の受光素子１２の各々で発生した電荷を図中垂直方向に転送する複数の垂直電荷転送部（ＶＣＣＤ）１３と、各ＶＣＣＤ１３の端部に接続され、ＶＣＣＤ１３の各々を転送されてきた電荷を、図中水平方向に転送する水平電荷転送部（ＨＣＣＤ）１４と、ＨＣＣＤ１４から転送されてきた電荷を電圧信号に変換して出力する出力部１５とを備えている。
【００１６】
受光素子１２は、いわゆるハニカム配列に並べられている。受光素子１２の１列ごとに１つのＶＣＣＤ１３が設けられている。受光素子１２の各列とそれに対応するＶＣＣＤ１３の垂直転送路１８（図２参照）との間には、図中に矢印で模式的に示した電荷読み出しゲートが形成されている。露光期間中に各受光素子１２で発生して蓄積された信号電荷は、電荷読み出しゲートを介して、垂直転送路１８に読み出される。
【００１７】
垂直転送路１８は、半導体基板１１の表層に、受光素子１２の間を通るように蛇行して形成されている。半導体基板１１の表面上には垂直転送電極１９が設けられている。垂直転送電極１９は、垂直転送路１８を図中水平方向に横切り、かつ受光素子１２を避けるように蛇行した第１垂直転送電極１９ａ及び第２垂直転送電極１９ｂが図中垂直方向に交互に配列されてなる。ＶＣＣＤ１３は、８列ごとの各垂直転送電極１９ａ，１９ｂにそれぞれ印加される８相の垂直転送パルスφＶ１〜φＶ８によって転送駆動される。
【００１８】
ＨＣＣＤ１４は、水平転送路（図示せず）とその上に設けられた複数の水平転送電極（図示せず）とで構成される。ＨＣＣＤ１４は、水平転送電極に印加される２相の水平転送パルスφＨ１，φＨ２によって２相駆動される。ＨＣＣＤ１４の端部に接続される出力部１５は、電荷を電圧に変換するフローティングディフュージョン部と、ソースフォロア回路とからなるＦＤアンプにより構成されている。
【００１９】
図１のＩＩ−ＩＩ線の断面を示す図２において、ｎ型シリコンからなる半導体基板１１の表層にはｐ型ウェル層２１が形成されている。なお、図２以降では、ＣＣＤ１０の各部を明確にするため、各部の相互の厚みや幅の比率は無視して一部誇張している。
【００２０】
ｐ型ウェル層２１内には、ｎ型層からなる受光素子１２が形成されている。受光素子１２の一方の側方には、ｐ型ウェル層２１の表層部からなる読み出しゲート２２を介して、ｎ型層からなる垂直転送路１８が形成されている。受光素子１２の他方の側方には、ｐ＋  型層からなるチャネルストップ２３を介して隣接画素に属する垂直転送路１８が形成されている。
【００２１】
半導体基板１１の表面には、酸化シリコン（ＳｉＯ２  ）等からなる光透過性のゲート絶縁膜２５が形成されている。このゲート絶縁膜２５上には、垂直転送路１８、読み出しゲート２２、及びチャネルストップ２３の略直上を覆うように、ポリシリコンからなる第１及び第２垂直転送電極１９ａ，１９ｂが形成されている。各垂直転送電極１９ａ，１９ｂは垂直転送路１８を駆動して電荷転送を行わせる駆動電極として機能し、さらに第１垂直転送電極１９ａは読み出しゲート２２を駆動して電荷読み出しを行わせる読出し電極としても機能する。
【００２２】
各垂直転送電極１９ａ，１９ｂは、例えばＳｉＯ２  等からなる電極絶縁膜２７で覆われている。また、半導体基板１１上には、電極絶縁膜２７及びゲート絶縁膜２５を覆うように、例えばＳｉＯ２  等からなる光透過性の絶縁膜２８が形成されている。この絶縁膜２８上には、例えば窒化シリコン（ＳｉＮ）等からなる光透過性の反射防止膜２９が形成されている。
【００２３】
反射防止膜２９上には、各垂直転送電極１９ａ，１９ｂ上を覆うようにタングステンなどの遮光性をもつ材料からなる遮光膜３０が形成されている。遮光膜３０は、受光素子１２の直上位置に開口部（以下、遮光膜開口部という）３０ａを有し、それ以外の領域を遮光している。
【００２４】
遮光膜３０及びその遮光膜開口部３０ａから露呈した反射防止膜２９上には、光透過性及び加熱流動性をもつＢＰＳＧ（Boron Phosphor Silicate Glass）からなるＢＰＳＧ膜（透明膜）３２が形成されている。ＢＰＳＧ膜３２には、下凸曲面状の内面を有するＢＰＳＧ凹部（第１凹部）３２ａが遮光膜開口部３０ａから露呈した反射防止膜２９上に位置するように形成されている。
【００２５】
ＢＰＳＧ凹部３２ａの内面には、ＢＰＳＧよりも屈折率が高い例えばＳｉＮ（レンズ材料）が充填されており、受光素子１２に向けて突出した下凸形状の層内レンズ（以下、下凸層内レンズという）３３が形成されている。この下凸層内レンズ３３は、ＳｉＮを複数回（図中では２回）積層してなる積層構造を有している。
【００２６】
下凸層内レンズ３３上には、例えばＳｉＮからなる上凸形状の層内レンズ（以下、上凸層内レンズという）３４が形成されている。また、上凸層内レンズ３４上には、周知の透光性の平坦化膜３５、カラーフィルタ３６、マイクロレンズ３７が形成されている。
【００２７】
マイクロレンズ３７に入射した入射光は、上凸層内レンズ３４によって集光されて遮光膜開口部３０ａに導かれ、さらに下凸層内レンズ３３によって集光されることで、効率よく受光素子１２によって受光される。
【００２８】
次に、図３を用いて上記構成のＣＣＤ１０を製造するＣＣＤ製造工程４０の一例について説明を行う。ＣＣＤ製造工程４０では、受光素子・垂直転送路形成工程４１と、ゲート絶縁膜形成工程４２と、転送電極形成工程４３と、電極間絶縁膜・絶縁膜・反射防止膜形成工程４４と、遮光膜形成工程４５と、ＢＰＳＧ膜形成工程（透明膜形成工程）４６と、リフロー工程４７と、下凸層内レンズ形成工程４８と、上凸層内レンズ形成工程４９とが順に実行される。なお、平坦化膜３５、カラーフィルタ３６、及びマイクロレンズ３７の各形成工程の図示は省略している。
【００２９】
図４に示すように、受光素子・垂直転送路形成工程４１では、半導体基板１１内にｐ型及びｎ型イオンをそれぞれ注入することにより、前述の受光素子１２、垂直転送路１８、ｐ型ウェル層２１、読み出しゲート２２、チャネルストップ２３等を形成する。次いで、ゲート絶縁膜形成工程４２では、周知のＣＶＤ（Chemical Vapor Deposition）法を用いて、半導体基板１１上にゲート絶縁膜２５を形成する。
【００３０】
転送電極形成工程４３では、ＣＶＤ法を用いてゲート絶縁膜２５上にポリシリコン膜を形成した後、周知のフォトリソグラフィー法を用いてポリシリコン膜をパターニングする。これにより、読み出しゲート２２や垂直転送路１８等の略直上位置に、第１及び第２垂直転送電極１９ａ，１９ｂが形成される。
【００３１】
図５に示すように、電極間絶縁膜・絶縁膜・反射防止膜形成工程４４では、最初に、ＣＶＤ法を用いてゲート絶縁膜２５及び各垂直転送電極１９ａ，１９ｂ上に例えばＳｉＯ２  膜を形成した後、フォトリソグラフィー法等を用いて各垂直転送電極１９ａ，１９ｂを覆うＳｉＯ２  膜以外のＳｉＯ２  膜を除去して、電極絶縁膜２７を形成する。次いで、ＣＶＤ法を用いてゲート絶縁膜２５及び電極絶縁膜２７上を覆うように絶縁膜２８を形成し、さらに、この絶縁膜２８上に反射防止膜２９を形成する。
【００３２】
図６に示すように、遮光膜形成工程４５では、最初にＣＶＤ法を用いて反射防止膜２９上にタングステンからなる遮光膜３０を形成する。次いで、例えばフォトリソグラフィー法を用いて遮光膜３０をパターニングして、受光素子１２の直上位置にある遮光膜３０を除去する。これにより、遮光膜３０に前述の遮光膜開口部３０ａが形成される。
【００３３】
図７に示すように、ＢＰＳＧ膜形成工程４６では、ＣＶＤ法を用いて反射防止膜２９及び遮光膜３０上にＢＰＳＧ膜３２を形成する。ＢＰＳＧ膜３２は、各垂直転送電極１９ａ，１９ｂとゲート絶縁膜２５との段差により断面が凹凸形状に形成される。これにより、ＢＰＳＧ膜４６の受光素子１２の直上に位置する部分に、ＢＰＳＧ凹部３２ｂが形成される。
【００３４】
図８に示すようにリフロー工程４７では、ＢＰＳＧ膜３２が流動化する温度（例えば７００〜９００℃程度）で加熱リフロー処理を施す。ＢＰＳＧ凹部３２ｂの側壁部を構成するＢＰＳＧ膜３２が流動化すると、その一部がＢＰＳＧ凹部３２ｂの底部へ流下する。これにより、ＢＰＳＧ凹部３２ｂが下凸曲面状になるように整形され、前述のＢＰＳＧ凹部３２ａが反射防止膜２９上に形成される。
【００３５】
図９に示すように、下凸層内レンズ形成工程４８では、第１ＳｉＮ膜形成工程（第１充填工程）５１と、平坦膜形成工程５２と、レジスト膜形成工程５３と、レジスト開口部形成工程５４と、加熱処理工程５５と、エッチバック処理工程５６と、第２ＳｉＮ膜形成工程（第２充填工程）５７とを実行する。
【００３６】
図１０に示すように、第１ＳｉＮ膜形成工程５１は、ＣＶＤ法を用いてＢＰＳＧ凹部３２ａを埋めるようにＢＰＳＧ膜３２上にＳｉＮ膜６０を形成する。これにより、ＢＰＳＧ凹部３２ａ内へのＳｉＮの充填が開始される。このときに、ＢＰＳＧ凹部３２ａのアスペクト比Ａ０（ｄ０／ｗ０）が高いと、ＢＰＳＧ凹部３２ａの側壁へのＳｉＮの堆積によって、ＢＰＳＧ凹部３２ａ内にＳｉＮよって囲まれた開気孔６１が発生する。開気孔６１は、ＳｉＮ膜６０の表面に開口した気孔であり、ボイド（閉気孔）の基となるものである。
【００３７】
開気孔６１の有無は、例えば、ＢＰＳＧ凹部３２ａのアスペクト比Ａ０の測定結果に基づき判定することができる。開気孔６１が発生しないアスペクト比の上限しきい値をτとしたときに、Ａ０＞τであれば開気孔６１が発生し、Ａ０＜τであれば開気孔６１は発生しない。このしきい値τは、実験やシミュレーション等で求めることができる。
【００３８】
第１ＳｉＮ膜形成工程５１では、Ａ０＜τとなる場合、ＢＰＳＧ凹部３２ａ内がＳｉＮで充填されて、単層の下凸層内レンズが形成される。これに対して、Ａ０＞τとなり開気孔６１が発生する場合は、この開気孔６１の開口が塞がりボイドとなる直前でＳｉＮ膜６０の形成を停止する。このＳｉＮ膜６０の形成を停止する際のＳｉＮ膜６０の膜厚、形成時間などは、実験やシミュレーション等で求められる。次いで、平坦膜形成工程５２と、レジスト膜形成工程５３と、レジスト開口部形成工程５４と、加熱処理工程５５と、レジストエッチバック処理工程５６と、第２ＳｉＮ膜形成工程５７とが順番に実行される。
【００３９】
図１１に示すように、平坦膜形成工程５２では、例えば塗布法を用いて、開気孔６１を埋めるように表面が平坦な平坦膜６２をＳｉＮ膜６０上に形成する。平坦膜６２は、例えばフォトレジスト、Ｏ３  −ＴＥＯＳ、有機ＳＯＧ（Spin on Glass）、無機ＳＯＧなどで形成される。なお、有機・無機ＳＯＧで形成する場合には、ベインキング処理によりＳＯＧをＳｉＯ２  にする。
【００４０】
図１２に示すように、レジスト膜形成工程５３では、例えば塗布法を用いて平坦膜６２上にフォトレジストを塗布してレジスト膜６３を形成する。図１３に示すように、レジスト開口部形成工程５４では、例えばフォトリソグラフィー法によりレジスト膜６３をパターニングして、レジスト膜６３における受光素子１２の直上に位置している部分にレジスト開口部６３ａ（２点鎖線で表示）を形成する。このレジスト開口部６３ａの開口径は、その直下の領域に開気孔６１が含まれるような大きさで形成される。
【００４１】
次いで、加熱処理工程５５では、レジスト膜６３が溶融する温度で加熱処理を施す。レジスト膜６３が溶融すると、表面張力によって、レジスト開口部６３ａの内側面がレジスト膜６３の底面から表面に向かって略凸曲面状になる。これにより、レジスト膜６３の底面から表面に向かって開口径が次第に大径となる略テーパ形状のレジスト開口部６３ｂが形成される。
【００４２】
図１４（Ａ）に示すように、エッチバック処理工程５６では、例えば反応性イオンエッチング（ＲＩＥ）法を用いて、レジスト膜６３及びそのレジスト開口部６３ｂから露呈している平坦膜６２の露呈部分６２ａを、半導体基板１１に対して略垂直方向に全面異方性エッチングするエッチバック処理を行う。このエッチバック処理により、露呈部分６２ａが除去されると、引き続き、ＢＰＳＧ凹部３２ａ上に位置する開気孔６１を含むＳｉＮ膜６０が異方性エッチングされる。
【００４３】
図１４（Ｂ）に示すように、エッチバック処理は、開気孔６１が除去されるまで継続する。これにより、ＢＰＳＧ凹部３２ａ上に位置するＳｉＮ膜６０にＳｉＮ凹部（第２凹部）６０ａが形成される。また、エッチバック処理により、レジスト開口部６３ｂの内側面６３ｂ−Ｓの形状がＳｉＮ凹部６０ａの内側面６０ａ−Ｓに転写されるので、ＳｉＮ凹部６０ａは略テーパ状に形成される。
【００４４】
この際に、ＳｉＮ凹部６０ａのアスペクト比Ａ１（ｄ１／ｗ１）がＢＰＳＧ凹部３２ａのアスペクト比Ａ０よりも低くなるように、ＳｉＮ凹部６０ａのエッチング深さを制御する。エッチング深さは、エッチング時間やエッチング選択比（レジスト膜６３、平坦膜６２、ＳｉＮ膜６０のエッチングレートの比）を選択することで制御可能である。なお、開気孔６１が除去され、かつＡ１＜Ａ０を満たすようなエッチング深さは、実験やシミュレーション等で求められる。
【００４５】
第１ＳｉＮ膜形成工程５１で実施されるＢＰＳＧ凹部３２ａ内へのＳｉＮの充填では、ＣＶＤ法によりＢＰＳＧ凹部３２ａの底面及び側壁からそれぞれＳｉＮを堆積させていくため、開気孔６１はＢＰＳＧ凹部３２ａ内の中央部付近で発生することが多い。このため、開気孔６１が除去されるまでエッチバック処理を継続した場合でも、ＳｉＮ凹部６０ａの深さｄ１がＢＰＳＧ凹部３２ａの深さｄ０よりも大きくなることはない。これにより、ＢＰＳＧ凹部３２ａよりも低アスペクト比のＳｉＮ凹部６０ａが形成される。
【００４６】
なお、エッチバック処理の終了時点で平坦膜６２やレジスト膜６３が残った場合には、これらの除去処理を行う。
【００４７】
図１５に示すように、第２ＳｉＮ膜形成工程５７では、ＣＶＤ法を用いてＳｉＮ凹部６０ａを埋めるようにＳｉＮ膜６０上にＳｉＮ膜６５を形成する。これにより、ＳｉＮ凹部６０ａ内へＳｉＮが充填される。ＳｉＮ凹部６０ａのアスペクト比Ａ１が前述の上限しきい値τ未満となればボイドの基となる開気孔６１は発生しない。これにより、２層構造の下凸層内レンズ３３が形成される。エッチバック処理により開気孔６１を除去するとともに低アスペクト比のＳｉＮ凹部６０ａを形成して、このＳｉＮ凹部６０ａにＳｉＮを充填するので、ＣＣＤ１０の画素の微細化が進んだ場合でもボイドのない下凸層内レンズ３３が形成される。その結果、ＣＣＤ１０の感度を十分に得ることができ、さらにボイドに起因するスミアの発生が防止される。
【００４８】
また、開気孔６１を埋めるように平坦膜６２を形成し、この平坦膜６２上にレジスト開口部６３ｂを有するレジスト膜６３を形成してからエッチバック処理により開気孔６１を除去するので、開気孔６１の形状がその下方に位置するＳｉＮやＢＰＳＧ等に転写することが防止される。
【００４９】
一方、ＳｉＮ凹部６０ａのアスペクト比Ａ１が上限しきい値τよりも大きくなった場合には、ＳｉＮ凹部６０ａに充填されたＳｉＮに開気孔６１が発生する。この場合は、上述の第１ＳｉＮ膜形成工程５１で説明したように、開気孔６１の開口が塞がる直前でＳｉＮ膜６５の形成を停止する。
【００５０】
以下、上述の平坦膜形成工程５２、レジスト膜形成工程５３、レジスト開口部形成工程５４、加熱処理工程５５、エッチバック処理工程５６を再度実行する。これにより、図１６に示すように、ＢＰＳＧ凹部３２ａ上に位置するＳｉＮ膜６５にＳｉＮ凹部６５ａが形成される。この際には、ＳｉＮ凹部６５ａのアスペクト比Ａ２（ｄ２／ｗ２）がＳｉＮ凹部６０ａのアスペクト比Ａ１よりも低くなるように、ＳｉＮ凹部６５ａのエッチング深さを制御する。
【００５１】
なお、ＳｉＮ凹部６５ａ内にＣＶＤ法でＳｉＮの堆積を行った場合、上述したように、開気孔６１はＳｉＮ凹部６５ａ内の中央部付近で発生することが多い。従って、開気孔６１が除去されるまでエッチバック処理を継続した場合でも、ＳｉＮ凹部６５ａの深さｄ２がＳｉＮ凹部６０ａの深さｄ１よりも大きくなることはない。これにより、ＳｉＮ凹部６０ａよりも低アスペクト比のＳｉＮ凹部６５ａが形成される。
【００５２】
図１７に示すように、第２ＳｉＮ膜形成工程５７を再度実行すると、ＳｉＮ凹部６５ａを埋めるようにＳｉＮ膜６５上にＳｉＮ膜６７が形成される。これにより、ＳｉＮ凹部６５ａ内へＳｉＮが充填される。ＳｉＮ凹部６５ａのアスペクト比Ａ２が上限しきい値τ未満となればボイドの基となる開気孔６１は発生せず、３層構造の下凸層内レンズ３３が形成される。
【００５３】
一方、ＳｉＮ凹部６５ａのアスペクト比Ａ２が上限しきい値τよりも大きくなる場合には、ＳｉＮ凹部６５ａに充填されたＳｉＮに開気孔６１が発生する。この場合は、上述の平坦膜形成工程５２から第２ＳｉＮ膜形成工程５７までの各工程を再度実行する。以下、新たに形成されるＳｉＮ凹部のアスペクト比が上限しきい値τ未満となるまで、上述の各工程を繰り返し実行する。各工程が繰り返し実行される度に、ＳｉＮ凹部のアスペクト比はＡ２＞Ａ３・・・＞Ａｎ［（ｄ２／ｗ２）＞（ｄ３／ｗ３）・・・＞（ｄｎ／ｗｎ）］のように低くなり、最終的に上限しきい値τ未満となる。これにより、ボイドのない多層構造の下凸層内レンズ３３が形成される。
【００５４】
図３に戻って、上凸層内レンズ形成工程４９では、例えば、ＣＶＤ法によるＳｉＮ膜の形成処理、このＳｉＮ膜のエッチング処理や加熱処理等の種々の処理を実施することで、下凸層内レンズ３３上に上凸層内レンズ３４を形成する。なお、上凸層内レンズ３４の形成方法は特に限定されず、公知の各種方法で形成してよい。この上凸層内レンズ３４の形成後、平坦化膜３５、カラーフィルタ３６、マイクロレンズ３７等が形成される。以上でＣＣＤ製造工程４０の全工程が終了し、前述の図２に示したＣＣＤ１０が得られる。
【００５５】
上記実施形態のＣＣＤ１０の各部を形成する材料及び各部の形成方法は、上記実施形態で挙げたものに限定されず、公知の各種材料及び形成方法を使用することができる。また、ＣＣＤ１０の電極絶縁膜２７、絶縁膜２８、反射防止膜２９、遮光膜３０の形成順序は上記実施形態で説明した順序に限らず、適宜変えてもよい。
【００５６】
上記実施形態では、ＳｉＮ凹部６０ａのアスペクト比Ａ１がＢＰＳＧ凹部３２ａのアスクヘクト比Ａ０よりも低くなるように、ＳｉＮ凹部６０ａのエッチング深さを制御しているが、レジスト開口部６３ａ，６３ｂの開口径を制御することでＡ１＜Ａ０になるようにしてもよい。また、Ａ１＜Ａ０になるように、レジスト開口部６３ａ，６３ｂの開口径及びＳｉＮ凹部６０ａのエッチング深さの少なくともいずれか一方を制御してもよい。なお、２回目以降のエッチバック処理工程５６時も同様である。
【００５７】
上記各実施形態では、受光素子１２がハニカム配列で並べられているＣＣＤの製造方法について説明を行ったが、受光素子１２が正方格子状等の一定パターンに並べられているＣＣＤの製造方法にも本発明を適用することができる。また、上記実施形態では、ＣＣＤの製造方法について説明しているが、ＣＭＯＳ型イメージセンサの製造方法にも本発明を適用することができる。
【符号の説明】
【００５８】
１０  ＣＣＤ
１２  受光素子
１９ａ，１９ｂ  第１，第２垂直転送電極
３２  ＢＰＳＧ膜
３２ａ  ＢＰＳＧ凹部
３３  下凸層内レンズ
６０，６５，６７  ＳｉＮ膜
６０ａ，６５ａ  ＳｉＮ凹部
６１  開気孔
６２  平坦膜
６３  レジスト膜
【図１】
2011238688.tif 000003
【図２】
2011238688.tif 000004
【図３】
2011238688.tif 000005
【図４】
2011238688.tif 000006
【図５】
2011238688.tif 000007
【図６】
2011238688.tif 000008
【図７】
2011238688.tif 000009
【図８】
2011238688.tif 000010
【図９】
2011238688.tif 000011
【図１０】
2011238688.tif 000012
【図１１】
2011238688.tif 000013
【図１２】
2011238688.tif 000014
【図１３】
2011238688.tif 000015
【図１４】
2011238688.tif 000016
【図１５】
2011238688.tif 000017
【図１６】
2011238688.tif 000018
【図１７】
2011238688.tif 000019