(57)【要約】【課題】半導体基板に形成された複数の温度検知素子の検知値に基づいて、半導体装置の短絡の発生を検知して、半導体装置に過電流が流れることを防ぐ。【解決手段】半導体基板の深さ方向に離れた位置に温度検知素子を設置し、温度Ｔ１、Ｔ２を検知する場合には、予め設定した閾値ΔＴｓｘに対して、｜Ｔ１−Ｔ２｜≧ΔＴｓｘとなった場合にゲート電圧を制御して半導体装置の出力を小さくする。半導体基板の平面方向に離れた位置に温度検知素子を設置し、温度Ｔ３、Ｔ４を検知する場合には、、予め設定した閾値Ｔｃ、ΔＴｓｙに対して、Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなった場合にゲート電圧を制御して半導体装置の出力を小さくする。これによって、半導体装置に過電流が流れることを防ぐことができる。【選択図】  図７
2011049273.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート型の半導体素子が形成された半導体基板を備えた半導体装置の制御方法であって、
半導体基板の第１位置の温度Ｔ１を検知し、
第１位置と半導体基板の深さ方向に離れた第２位置の温度Ｔ２を検知し、
Ｔ１とＴ２の温度差の絶対値が予め設定した閾値であるΔＴｓｘ以上となった場合に、ゲート電圧を制御して半導体装置の出力を小さくすることを特徴とする半導体装置の制御方法。
【請求項２】
絶縁ゲート型の半導体素子が形成された半導体基板と、
半導体基板の第１位置の温度Ｔ１を検知する第１温度検知素子と、
第１位置と半導体基板の深さ方向に離れた第２位置の温度Ｔ２を検知する第２温度検知素子と、
Ｔ１とＴ２の温度差の絶対値が予め設定した閾値であるΔＴｓｘ以上となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする制御手段とを備えた半導体装置。
【請求項３】
絶縁ゲート型の半導体素子が形成された半導体基板を備えた半導体装置の制御方法であって、
半導体基板の第３位置の温度Ｔ３を検知し、
第３位置と半導体基板の平面方向に離れた第４位置の温度Ｔ４を検知し、
Ｔ３およびＴ４が予め設定した閾値であるＴｃ以上となり、かつ、Ｔ３とＴ４の温度差の絶対値が予め設定した閾値であるΔＴｓｙ以下となった場合に、ゲート電圧を制御して半導体装置の出力を小さくすることを特徴とする半導体装置の制御方法。
【請求項４】
絶縁ゲート型の半導体素子が形成された半導体基板と、
半導体基板の第３位置の温度Ｔ３を検知する第３温度検知素子と、
第３位置と半導体基板の平面方向に離れた第４位置の温度Ｔ４を検知する第４温度検知素子と、
Ｔ３およびＴ４が予め設定した閾値であるＴｃ以上となり、かつ、Ｔ３とＴ４の温度差の絶対値が、予め設定した閾値であるΔＴｓｙ以下となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする制御手段とを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度検知素子を備えた半導体装置と、その制御方法に関する。
【背景技術】
【０００２】
半導体装置が動作することによって、半導体装置が発熱する場合がある。特に、大電流が流れるＩＧＢＴ等のパワー半導体装置では、この発熱量が大きくなる傾向がある。半導体装置の発熱を検知するために、半導体装置に温度センサが設置されることがある。例えば、特許文献１では、半導体基板の上表面の中央部と端部に、温度検知素子としてダイオードを設置している。この２箇所に設置したダイオードの温度を検知し、これら検知した温度に基づいてゲート電圧を制御することで、半導体装置の表面温度の均一化を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２３４８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置においては、過電流による破壊を防ぐ等の目的で、半導体装置を流れる電流を検知するための電流検知素子が設けられる。電流検知素子は、温度検知素子とは別に設置される。特許文献１のように、複数の温度検知素子を半導体基板の表面に設け、さらに、電流検知素子を設置すると、半導体基板面積に占めるＩＧＢＴ等の半導体素子が形成される主活性領域の面積の割合が小さくなってしまう。
【０００５】
本発明者は、鋭意研究の結果、温度検知素子を複数用いて、半導体装置の温度分布を調べることによって、半導体装置の短絡（過電流）の発生を検知することができることを見出した。例えば、半導体装置に短絡が発生した場合には、半導体基板の表面の温度分布は、通常動作時よりもより均一化することを見出した。
【０００６】
特許文献１では、絶縁ゲート型の半導体装置の表面温度を均一化することを目的とする。このため、半導体基板の表面に形成された２つの温度検知素子の温度差が大きくなった場合には、検知値が高くなっている領域（中央部又は端部）の温度を低くするように、その領域に設けられているゲートのゲート電圧を遮断する等の制御を行う。しかしながら、半導体装置に短絡が発生した場合には、半導体基板の表面の中央部と端部に形成された２つの温度検知素子の温度差は小さくなる。特許文献１は、半導体装置の短絡の発生を検知することについては観念していないため、上記のとおり、２つの温度検知素子の検知値の差が小さくなる半導体装置の短絡の発生時には、ゲート電圧の遮断等の制御が行われない。特許文献１に記載された制御方法によっては、半導体装置に過電流が流れることを防止することができない。
【０００７】
本願は、絶縁ゲート型の半導体装置において、半導体基板に形成された複数の温度検知素子の検知値に基づいてゲート電圧の制御を行うことによって、半導体装置に過電流が流れることを防ぐための技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では、絶縁ゲート型の半導体素子が形成された半導体基板を備えた半導体装置の制御方法を提供する。この制御方法では、半導体基板の第１位置の温度Ｔ１を検知し、第１位置と半導体基板の深さ方向に離れた第２位置の温度Ｔ２を検知し、Ｔ１とＴ２の温度差の絶対値が予め設定した閾値であるΔＴｓｘ以上となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする。
【０００９】
本発明者は、半導体装置に短絡が発生した場合には、半導体基板の深さ方向の温度勾配が、通常動作時よりも大きくなることを見出した。すなわち、半導体装置に短絡が発生した場合には、半導体基板の深さ方向に離れた第１位置と第２位置の温度Ｔ１、Ｔ２の温度差の絶対値である｜Ｔ１−Ｔ２｜が大きくなることを見出した。
【００１０】
本制御方法では、予め設定した閾値ΔＴｓｘに対して、｜Ｔ１−Ｔ２｜≧ΔＴｓｘとなった場合にゲート電圧を制御して半導体装置の出力を小さくする。｜Ｔ１−Ｔ２｜≧ΔＴｓｘとなる状態を検知することによって半導体装置の短絡の発生を検知して、ゲート電圧を制御して半導体装置の出力を小さくする制御を行うため、半導体装置に過電流が流れることを防ぐことができる。
【００１１】
なお、温度を検知する第１位置と第２位置は、半導体基板に配置される主活性領域や、その主活性領域に形成される半導体素子の構成等に応じて適宜設定することができる。例えば、第１位置を半導体基板の表面又は表面近傍の深さとし、第２位置を半導体基板の発熱が予想される深さとすることができる。このように設定することで、通常時と短絡時の温度差が大きくなり、精度よく短絡を検知することができる。
【００１２】
また、第１位置と第２位置は、半導体基板の平面方向の位置については、半導体基板の平面方向の等温度領域に設けられており、その深さ方向の位置のみが異なることが好ましい。このように第１位置と第２位置を配置すると、半導体基板の平面方向の温度分布による影響を小さくした状態で、半導体基板の深さ方向の温度分布を検知することができる。例えば、第１位置と第２位置は、半導体基板の平面方向の位置が隣接するように設定することができる。
【００１３】
上記の制御方法は、以下に記載する半導体装置によって好適に実行することができる。すなわち、上記の制御方法を実行する半導体装置は、絶縁ゲート型の半導体素子が形成された半導体基板と、半導体基板の第１位置の温度Ｔ１を検知する第１温度検知素子と、第１位置と半導体基板の深さ方向に離れた第２位置の温度Ｔ２を検知する第２温度検知素子と、Ｔ１とＴ２の温度差の絶対値である｜Ｔ１−Ｔ２｜が予め設定した閾値ΔＴｓｘ以上となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする制御手段を備えている。
【００１４】
また、本発明に係る絶縁ゲート型の半導体素子が形成された半導体基板を備えた半導体装置の第２の制御方法では、半導体基板の第３位置の温度Ｔ３を検知し、第３位置と半導体基板の平面方向に離れた第４位置の温度Ｔ４を検知し、Ｔ３およびＴ４が予め設定した閾値であるＴｃ以上となり、かつ、Ｔ３とＴ４の温度差の絶対値が予め設定した閾値であるΔＴｓｙ以下となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする。
【００１５】
本発明者は、半導体装置に短絡が発生した場合には、半導体基板の平面方向の温度勾配は、通常動作時よりも小さくなることを見出した。すなわち、半導体基板の平面方向に離れた第３位置と第４位置の温度Ｔ３、Ｔ４を検知する場合、半導体装置に短絡が発生した場合には、温度差の絶対値である｜Ｔ３−Ｔ４｜が小さくなることを見出した。
【００１６】
本制御方法では、予め設定した閾値Ｔｃ、ΔＴｓｙに対して、Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなった場合にゲート電圧を制御して半導体装置の出力を小さくする。Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなる状態を検知することによって半導体装置の短絡の発生を検知して、ゲート電圧を制御して半導体装置の出力を小さくする制御を行うため、半導体装置に過電流が流れることを防ぐことができる。また、Ｔ３、Ｔ４≧Ｔｃの条件を加えることによって、半導体装置が短絡しておらず、低温である場合に、半導体装置が短絡したものと誤判定することを防止している。
【００１７】
なお、上記した第２の制御方法において、温度を検知する第３位置と第４位置は、半導体基板に配置される主活性領域や、その主活性領域に形成される半導体素子の構成等に応じて適宜設定することができる。例えば、第３位置と第４位置は、半導体基板の表面又は表面近傍に設定することができる。この場合、第３位置と第４位置は、半導体基板の表面温度に温度勾配が生じる位置（即ち、半導体基板の平面方向の等温度領域ではない領域）に設けられる。例えば、半導体基板の中心部分と周縁部分に設けることができる。このように設定することで、通常時と短絡時の温度差が大きくなり、精度よく短絡を検知することができる。
【００１８】
上記の第２の制御方法は、以下に記載する半導体装置によって好適に実行することができる。すなわち、第２の制御方法を実行する半導体装置は、絶縁ゲート型の半導体素子が形成された半導体基板と、半導体基板の第３位置の温度Ｔ３を検知する第３温度検知素子と、第３位置と半導体基板の平面方向に離れた第４位置の温度Ｔ４を検知する第４温度検知素子と、Ｔ３およびＴ４が予め設定した閾値であるＴｃ以上となり、かつ、Ｔ３とＴ４の温度差の絶対値が予め設定した閾値であるΔＴｓｙ以下となった場合に、ゲート電圧を制御して半導体装置の出力を小さくする制御手段を備えている。
【発明の効果】
【００１９】
本発明によれば、絶縁ゲート型の半導体装置において、半導体基板に形成された複数の温度検知素子の検知値に基づいてゲート電圧の制御を行うことによって、半導体装置に過電流が流れることを防ぐことができる。
【図面の簡単な説明】
【００２０】
【図１】実施例１の半導体装置の平面図。
【図２】図１のＩＩ−ＩＩ線断面の拡大図。
【図３】図１のＩＩＩ−ＩＩＩ線断面におけるトレンチ底部の拡大図。
【図４】実施例１の半導体装置の通常動作時における半導体基板の深さ方向の温度分布の概念図。
【図５】実施例１の半導体装置の短絡発生時における半導体基板の深さ方向の温度分布の概念図。
【図６】実施例１の半導体装置の通常動作時と短絡発生時の深さ方向の温度差を比較する概念図。
【図７】実施例１の半導体装置の制御方法について説明する図。
【図８】実施例１の半導体装置の制御方法について説明する図。
【図９】変形例の半導体装置の断面図。
【図１０】実施例２の半導体装置の平面図。
【図１１】図１１のＸＩ−ＸＩ線断面の拡大図。
【図１２】実施例２の半導体装置の通常動作時における半導体基板の平面方向の温度分布の概念図。
【図１３】実施例２の半導体装置の短絡発生時における半導体基板の平面方向の温度分布の概念図。
【図１４】実施例１の半導体装置の通常動作時と短絡発生時の平面方向の温度差を比較する概念図。
【図１５】実施例２の半導体装置の通常動作時の冷却能力と発熱量について説明する概念図。
【図１６】実施例２の半導体装置の短絡発生時の冷却能力と発熱量について説明する概念図。
【発明を実施するための形態】
【００２１】
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）主活性領域には、ＩＧＢＴが形成されている。
【実施例１】
【００２２】
以下、本発明の実施例１について、図面を参照しながら説明する。図１は、本実施例に係る半導体装置１００の平面図であり、図２は、図１に示す半導体装置１００のＩＩ−ＩＩ線断面の拡大図であり、図３は、図１に示す半導体装置１００のＩＩＩ−ＩＩＩ線断面におけるトレンチ底部の拡大図である。
【００２３】
図１に示すように、半導体装置１００は、主活性領域１と温度検知領域２とを含む半導体基板１０と、制御手段９とを備えている。温度検知領域２においては、第１温度検知素子３と、第２温度検知素子５が形成されている。半導体基板１０の主活性領域１には、ＩＧＢＴが形成されている。
【００２４】
図１に示すように、第１温度検知素子３と第２温度検知素子５とは、半導体基板１０を平面視したときの中央部分（以下、平面方向の中央部という）に設けられており、互いに隣接している。本実施例においては、第１温度検知素子３および第２温度検知素子５は、ともにダイオードである。半導体基板１０の表面の周縁部には、カソードパッド３２、５２、アノードパッド３４、５４が形成されている。
【００２５】
図２に示すように、半導体基板１０は、裏面側から順に、Ｐ＋型のコレクタ領域１０１、Ｎ型のバッファ領域１０２、Ｎ−型のドリフト領域１０３、Ｐ型のボディ領域１０４が積層されている。
【００２６】
主活性領域１においては、ボディ領域１０４の表面に、Ｎ＋型のエミッタ領域１０５と、Ｐ＋型のボディコンタクト領域１０６とが形成されている。エミッタ領域１０５およびボディコンタクト領域１０６は、ボディ領域１０４によってドリフト領域１０３と隔離されている。半導体基板１０の表面側から、ボディ領域１０４を貫通し、ドリフト領域１０３に至るトレンチゲート１３０が設けられている。エミッタ領域１０５は、トレンチゲート１３０の側面と接している。トレンチゲート１３０のトレンチ内部にはゲート絶縁膜が形成されており、ゲート絶縁膜の内部にゲート電極１３１が充填されている。トレンチゲート１３０の上面は、半導体基板１０の表面に形成された絶縁膜４１によって被覆されている。制御手段９は、トレンチゲート１３０のゲート電極１３１のゲート電圧を制御する。制御手段９がゲート電圧を制御することで、主活性領域１を流れる電流量が制御される。例えば、制御手段９がゲート電圧のオン／オフを切り換える場合に、ゲート電圧がオン状態の時間をｔｏｎ、オフ状態の時間をｔｏｆｆとすると、ｔｏｎ／ｔｏｆｆを大きくすると主活性領域１を流れる電流が多くなり、ｔｏｎ／ｔｏｆｆを小さくすると主活性領域１を流れる電流が少なくなる。
【００２７】
図１、図２に示すように、温度検知領域２に設けられた第１温度検知素子３は、半導体基板１０の表面に設けられた絶縁膜４３の表面に設けられている。第１温度検知素子３は、ダイオードであり、Ｎ型のカソード領域とＰ型のアノード領域とを備えている。第１温度検知素子３のカソード領域と、カソードパッド３２とは配線によって接続されており、第１温度検知素子３のアノード領域と、アノードパッド３４とは配線によって接続されている。第１温度検出素子３は、カソードパッド３２及びアノードパッド３４を介して制御手段９に接続されている。制御手段９には、第１温度検知素子３で検知された半導体基板１０の表面中央となる第１位置の温度が入力される。
【００２８】
図１、図２に示すように、温度検知領域２に設けられた第２温度検知素子５は、トレンチ型の温度検知素子であり、トレンチ５０１の底部にダイオードが形成されている。第２温度検知素子５は、その内壁面に絶縁膜が形成されているトレンチ５０１と、トレンチ５０１内の底部に形成されたＮ型のカソード領域５０３と、カソード領域５０３と接するＰ型のアノード領域５０５とを備えている。第２温度検知素子５のカソード領域５０３と、カソードパッド５２とは配線によって接続されており、第２温度検知素子５のアノード領域５０５と、アノードパッド５４とは配線によって接続されている。第２温度検出素子５は、カソードパッド５２及びアノードパッド５４を介して制御手段９に接続されている。
【００２９】
トレンチ５０１は、半導体基板１０の表面側から、ボディ領域１０４を貫通し、ドリフト領域１０３に到達している。トレンチ５０１の底部は、主活性領域１のトレンチゲート１３０の底部と同じ深さであり、ボディ領域１０４とドリフト領域１０３の境界近傍のドリフト領域１０３内に、カソード領域５０３およびアノード領域５０５が位置している。これによって、第２温度検知素子５は、半導体基板１０の主活性領域１の、ボディ領域１０４近傍のドリフト領域１０３の深さとなる第２位置の温度を検知できる。第２温度検知素子５で検知された第２位置の温度は、制御手段９に入力される。なお、第２温度検知素子５が設けられた半導体基板１０の表面（トレンチ５０１の上面）には、絶縁膜４５が形成されている。
【００３０】
第２温度検知素子５のトレンチ５０１の底部の拡大図である図３を用いて、ダイオードを構成するカソード領域５０３とアノード領域５０５の構成について説明する。図３は、図２に示す断面と垂直な方向の断面の一部を示している。
【００３１】
図３に示すように、その内壁面に絶縁膜が形成されているトレンチ５０１の底部にはＮ型のカソード領域５０３、Ｐ型のアノード領域５０５が積層されており、その表面側には、第１電極５２３、第２電極５２５、絶縁体５０７が設けられている。カソード領域５０３はその一部が上方に突出しており、その突出部において第１電極５２３と接している。アノード領域５０５は、第２電極５２５と接している。絶縁体５０７は、第１電極５２３と第２電極５２５とを隔離しており、第１電極５２３とアノード領域５２５とを隔離している。これによって、第１電極５２３は、カソード領域５０３にのみ接し、アノード領域５０５に接しない状態となる。第２電極５２５は、アノード領域５０５にのみ接し、カソード領域５０３に接しない状態となる。
【００３２】
第１電極５２３は、ダイオードのカソード領域５０３と接するカソード電極である。図３に示す第１電極５２３と図１に示すカソードパッド５２は、図１に示す半導体基板１０の表面に形成された配線によって接続されている。第２電極５２５は、ダイオードのアノード領域５０５と接するアノード電極である。図３に示す第２電極５２５と図１に示すアノードパッド５４は、図１に示す半導体基板１０の表面に形成された配線によって接続されている。
【００３３】
上記のとおり、本実施例の半導体装置１００では、絶縁ゲート型の半導体素子であるＩＧＢＴが、半導体基板１０の主活性領域１に形成されている。このＩＧＢＴのゲート電圧は、制御手段９によって制御される。半導体基板１０の平面方向の中央部には、第１温度検知素子３と第２温度検知素子５とが設けられている。第１温度検知素子３は、半導体基板１０の第１位置の温度を検知し、第２温度検知素子５は、第１位置と半導体基板の深さ方向に離れた第２位置の温度を検知する。
【００３４】
なお、第１温度検知素子３と第２温度検知素子５は、図１に示すように、半導体基板１０の表面上の位置が隣接しており、平面方向に隣接する位置となっている。このため、半導体基板１０の平面方向の温度分布による影響が殆ど無い状態で、半導体基板１０の深さ方向の温度分布を検知することができる。第１温度検知素子３と第２温度検知素子５によって、平面方向の温度分布による影響が殆ど無い状態で半導体基板１０の深さが異なる２つの位置の温度を検知することができ、深さ方向の温度分布をより正確に把握することができる。
【００３５】
また、第１温度検知素子３と第２温度検知素子５は、半導体基板１０の平面方向の中央部となる位置に設置されている。半導体基板１０の平面方向の中央部は、端部に比べて半導体基板１０の発熱による温度上昇が発生し易い。このような温度変化が発生し易い位置に第１温度検知素子３および第２温度検知素子５を設置すれば、温度変化が大きくなるため、検知感度が向上する。
【００３６】
次に、本実施例に係る半導体装置１００の制御手段９が行う制御について詳細に説明する。図４は、通常動作時の半導体装置１００における半導体基板１０の平面中央部の深さ方向の温度分布を概念的に示す図であり、図５は、短絡発生時の半導体装置１００における半導体基板１０の平面中央部の深さ方向の温度分布を概念的に示す図である。
【００３７】
通常動作時は、短絡発生時と比較して、半導体基板１０に印加されるエネルギー密度が低い状態となる。このため、図４に示すように、半導体基板１０の温度分布は、その表面または裏面から深くなるに従って全体的に緩やかに上昇した状態となる。半導体基板１０の深さ方向においては、ボディ領域１０４とドリフト領域１０３の境界近傍のドリフト領域１０３が最も発熱し易く、この境界近傍において、深さ方向の温度が最高温度Ｔｍａｘ１となる。
【００３８】
一方、短絡発生時には、通常動作時と比較して、半導体基板１０に印加されるエネルギー密度が高い状態となる。このため、図５に示すように、半導体基板１０の深さ方向の温度分布は、局所的に急激な温度上昇が発生する状態となる。半導体基板１０の深さ方向においては、通常運転時と同様にボディ領域１０４とドリフト領域１０３の境界近傍のドリフト領域１０３の温度が最高温度となり、この温度はＴｍａｘ２である。最高温度Ｔｍａｘ２＞最高温度Ｔｍａｘ１であり、最高温度Ｔｍａｘ２となる位置の近傍において急激に温度が上昇する一方、半導体基板１０の表面側近傍、裏面側近傍では、通常動作時と同程度の温度分布となる（図４、図５参照）。
【００３９】
本実施例では、第１温度検知素子３は、半導体基板１０の表面上に形成されている。第１温度検知素子３が検知する第１位置の温度Ｔ１は、図４、図５に示すように、半導体基板１０の表面中央部の温度となる。
【００４０】
また、本実施例では、通常動作時および短絡発生時に半導体基板１０の深さ方向の最高温度となる位置の温度を検知するために、ボディ領域１０４とドリフト領域１０３の境界近傍のドリフト領域１０３の位置に第２温度検知素子５を設置している。このため、第２温度検知素子５が検知する第２位置の温度Ｔ２は、図４、図５に示すように、温度分布曲線の最高温度Ｔｍａｘ１、Ｔｍａｘ２となる。尚、実験又はシミュレーションによって、最高温度となる位置を調べて、その位置に第２温度検知素子５を設置することができる。
【００４１】
図６は、図４に示す通常動作時と、図５に示す短絡発生時の第１温度検知素子３と第２温度検知素子５の検知値とを比較して概念的に示す図である。図６に示すように、通常動作時と比較して、短絡発生時には、第１温度検知素子３の検知値Ｔ１と第２温度検知素子５の検知値Ｔ２との差の絶対値である｜Ｔ１−Ｔ２｜が大きくなる。この知見に基づき、半導体装置に短絡が発生した場合の温度差ΔＴｓｘを予め実験やシミュレーション等によって求めておき、｜Ｔ１−Ｔ２｜≧ΔＴｓｘとなった場合に、制御手段９がゲート電圧を適宜制御するようにすれば、半導体装置１００に過電流が流れないようにすることができる。
【００４２】
図７は、制御手段９がゲート電圧を制御することによって実行する半導体装置１００の出力制御について、概念的に示す図である。図７の横軸は、時間を示しており、縦軸には、上段に半導体装置１００の第１位置と第２位置の温度差の絶対値｜Ｔ１−Ｔ２｜が、下段に半導体装置１００の出力（電圧または電流）が、同じ横軸について表示されている。
【００４３】
制御手段９によって、ゲート電極１３１に印加されるゲート電圧のオン／オフが切り換えられる。制御手段９は、ゲート電圧のオン時には電圧Ｖ１を印加する。ゲート電圧のオン／オフを切り換えてパルス状にゲート電圧を印加する。ゲート電圧がオン状態の時間をｔｏｎ、オフ状態の時間をｔｏｆｆとすると、半導体装置１００の出力を増大させる場合には、制御手段９は、ｔｏｎ／ｔｏｆｆが大きくなるようにパルス状のゲート電圧を制御する。半導体装置１００の出力を減少させる場合には、制御手段９は、ｔｏｎ／ｔｏｆｆが小さくなるようにパルス状のゲート電圧を制御する。
【００４４】
制御手段９は、ゲート電極１３１に電圧Ｖ１を印加し、半導体装置１００の主活性領域１に電流が流れる状態とする。半導体装置１００に電流が流れ、その出力が増大し、第１温度検知素子３と第２温度検知素子５で検知される温度差の絶対値｜Ｔ１−Ｔ２｜がΔＴｓｘに達した時（時間ｔ１）に、制御手段９は、半導体装置１００の出力が減少するように、ゲート電圧を制御する（ｔｏｎ／ｔｏｆｆを小さくする）。これによって、図７の下段に示すように半導体装置１００の出力（電圧または電流）が制限され、半導体装置１００の発熱が抑えられる。すなわち、半導体装置１００の短絡が防止され、温度差の絶対値｜Ｔ１−Ｔ２｜が小さくなる。そして、温度差の絶対値｜Ｔ１−Ｔ２｜がΔＴｓａまで低下すると（時間ｔ２）、制御手段９は、半導体装置１００の出力が増加するように、ゲート電圧を制御する（ｔｏｎ／ｔｏｆｆを大きくする）。以下、制御手段９が温度差の絶対値｜Ｔ１−Ｔ２｜に基づいてゲート電圧を制御することで、半導体装置１００の短絡を防止しながら、半導体装置１００が駆動される。尚、図８に概念的に示すように、制御手段９は、温度差の絶対値｜Ｔ１−Ｔ２｜がΔＴｓｘに達した時に、ゲート電圧を遮断して（オフ状態にして）、半導体装置１００の出力をゼロにする制御を行ってもよい。
【００４５】
上記のとおり、本実施例の半導体装置１００では、半導体基板１０の平面方向の中央に第１温度検知素子３と第２温度検知素子５とが設けられ、第１温度検知素子３が半導体基板１０の第１位置の温度を検知し、第２温度検知素子５が第１位置と半導体基板の深さ方向に離れた第２位置の温度を検知する。制御手段９は、第１温度検知素子３の検知値Ｔ１と第２温度検知素子５の検知値Ｔ２に基づいて、主活性領域１に形成されたＩＧＢＴのゲート電圧を制御する。これによって、半導体装置１００に過電流が流れることを防止することができる。
【００４６】
従来、半導体装置には、温度検知素子とは別に、半導体装置の短絡を検知するための電流検知素子が設置されていた。本実施例によれば、複数の温度検知素子の検知値に基づいて半導体装置の短絡を検知することもできるため、短絡を検知するために電流検知素子を設置する必要がなくなる。その結果、半導体装置の構造の簡素化、製造工程の簡素化に寄与することができる。
【００４７】
また、複数の温度検知素子の検知値に基づいて半導体装置の短絡発生を検知することができるため、製造時の検査工程において半導体装置における短絡発生を簡易に検査し、製造工程にフィードバックすることが可能である。
【００４８】
なお、一組の第１温度検知素子３と第２温度検知素子５は、半導体基板の平面方向の中央部以外に設置することもできる。この場合は、半導体基板の平面（表面）温度分布が同じとなる位置（平面方向の等温度領域）に一組の第１温度検知素子３と第２温度検知素子５とを設置することが好ましい。これによって、半導体基板１０の平面方向の温度分布による影響を小さくした状態で、半導体基板１０の深さ方向の温度分布を検知することができる。また、図９に示すように、第１温度検出素子３、第２温度検出素子５の双方をトレンチ型の温度検知素子としてもよい。
【実施例２】
【００４９】
以下、本発明の実施例２について、図面を参照しながら説明する。図１０は、本実施例に係る半導体装置２００の平面図であり、図１１は、図１に示す半導体装置１００のＸＩ−ＸＩ線断面の拡大図である。
【００５０】
図１０、１１に示すように、半導体装置２００は、主活性領域２１と温度検知領域２２とを含む半導体基板２１０を備えている。温度検知領域２２においては、第３温度検知素子２３と、第４温度検知素子２５が形成されている。半導体基板２１０の主活性領域２１には、ＩＧＢＴが形成されている。半導体基板２１０の主活性領域２１に形成されたＩＧＢＴは、実施例１において説明した、半導体基板１０の主活性領域１に形成されたＩＧＢＴと同様の構成であるため、重複説明を省略する。制御手段２９は、第３温度検知素子２３および第４温度検知素子２５の検知値に基づいて、ＩＧＢＴのゲート電極１３１のゲート電圧を制御する。
【００５１】
図１０に示すように、温度検知領域２２には、第３温度検知素子２３および第４温度検知素子２５が設けられている。図１１に示すように、第４温度検知素子２５は、半導体基板２１０の表面に形成された絶縁膜２４５の表面に設けられている。第３温度検知素子２３は、図１１には図示していないが、第４温度検知素子２５と同様に、半導体基板２１０の表面に形成された絶縁膜の表面に設けられている。第３温度検知素子２３は、半導体基板２１０の表面上の角部に設けられており、第４温度検知素子２５は、半導体基板２１０の表面上の中心部に設けられている。本実施例においては、第３温度検知素子２３および第４温度検知素子２５は、ともにダイオードである。半導体基板２１０の表面の周縁部には、カソードパッド２３２、２５２、アノードパッド２３４、２５４が形成されている。
【００５２】
第３温度検知素子２３は、カソード領域とアノード領域とを備えたダイオードである。第３温度検知素子２３のカソード領域はカソードパッド２３２と接続されており、第３温度検知素子２３のアノード領域はアノードパッド２３４と接続されている。制御手段２９には、第３温度検知素子２３で検知された半導体基板２１０の表面上の角部となる第３位置の温度が、カソードパッド２３２、アノードパッド２３４を介して入力される。同様に、第４温度検知素子２５は、カソード領域とアノード領域とを備えたダイオードである。第４温度検知素子２５のカソード領域とカソードパッド２５２とは配線によって接続されており、第４温度検知素子２５のアノード領域とアノードパッド２５４とは配線によって接続されている。制御手段２９には、第４温度検知素子２５で検知された半導体基板２１０の表面上の中心部となる第４位置の温度が、カソードパッド２５２、アノードパッド２５４を介して入力される。
【００５３】
図１２〜図１６を用いて、本実施例に係る半導体装置２００の制御手段２９が行う制御について説明する。図１２は、通常動作時の半導体基板２１０の表面の平面方向の温度分布を概念的に示す図であり、図１３は、短絡発生時の半導体基板２１０の表面の平面方向の温度分布を概念的に示す図である。図１４は、図１２に示す通常動作時と、図１３に示す短絡発生時の第３温度検知素子２３と第４温度検知素子２５の検知値とを概念的に示す図である。図１５は、通常動作時の半導体装置２００の冷却能力と発熱量とを示す図であり、図１６は、短絡発生時の半導体装置２００の冷却能力と発熱量とを示す図である。
【００５４】
通常動作時は、短絡発生時と比較して、半導体基板２１０に印加されるエネルギー密度が低い。このため、図１５に示すように、半導体装置２００の冷却能力（冷却能力によって奪われる熱量として図示している。図１６も同様）に対して、半導体装置２００の発熱量が小さい。また、半導体基板２１０の平面方向の中心部分の冷却能力は小さく、周縁部分の冷却能力は大きい。すなわち、半導体基板２１０の平面方向の中心部分は冷却されにくく、周縁部分ほど冷却され易い。その結果、図１２に示すように、半導体基板２１０の表面方向の温度分布は、中心部分が高温であり、周縁部分が低温である、上に凸の曲線形状となる。そして、半導体基板２１０の平面方向の中心部分が最も高温となり易く、この中心部分において、半導体基板２１０の表面の平面方向の温度が最高温度であるＴｍａｘ３となる。
【００５５】
一方、短絡発生時には、通常動作時と比較して、半導体基板２１０に印加されるエネルギー密度が高い状態となる。このため、図１６に示すように、半導体装置２００の冷却能力に対して、半導体装置２００の発熱量が大きい。半導体基板２１０の平面方向の中心部分の冷却能力は小さく、周縁部分の冷却能力は大きいことは、通常動作時と同じであるが、発熱量が大きいために、半導体基板２１０の平面方向の全域において、半導体装置２００の温度が上昇する。その結果、図１３に示すように、半導体基板２１０の平面方向の温度分布は、ほぼ均一化する。ただし、冷却能力の差により、半導体基板２１０の平面方向の中心部分が周縁部分よりもやや高温となり易く、最高温度であるＴｍａｘ４となる。
【００５６】
本実施例では、通常動作時および短絡発生時に半導体基板２１０の平面方向の最高温度となる位置の温度を検知するために、半導体基板２１０の表面上の平面方向の中心部分となる位置に第４温度検知素子２５を設置している。また、半導体基板２１０の表面上の平面方向の周縁部分である角部に第３温度検知素子２３を設置している。
【００５７】
図１４は、図１２に示す通常動作時と、図１３に示す短絡発生時の第３温度検知素子２３と第４温度検知素子２５の検知値Ｔ３、Ｔ４とを概念的に示す図である。図１４に示すように、通常動作時と比較して、短絡発生時には、第３温度検知素子２３の検知値Ｔ３と第４温度検知素子２５の検知値Ｔ４との差の絶対値である｜Ｔ３−Ｔ４｜が小さくなる。
【００５８】
なお、半導体基板２１０の平面方向の温度分布を検知する場合、第３温度検知素子２３の検知値Ｔ３と第４温度検知素子２５の検知値Ｔ４との差の絶対値である｜Ｔ３−Ｔ４｜は、短絡発生時以外にも、小さくなる場合がある。半導体装置２００の発熱量が非常に小さい場合には、半導体基板２１０の平面方向の全域において、半導体装置２００の温度が低くなる。その結果、｜Ｔ３−Ｔ４｜が小さくなる場合がある。
【００５９】
これらの知見に基づき、半導体装置２００に短絡が発生した場合の第３位置および第４位置の温度と、その温度差の絶対値ΔＴｓｙを予め実験等によって求め、｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなった場合であって、かつ、Ｔ３およびＴ４が予め設定した温度Ｔｃに対して、Ｔ３，Ｔ４≧Ｔｃとなった場合に、制御手段２９がゲート電圧を適宜制御するようにすれば、半導体装置２００に過電流が流れないようにすることができる。ゲート電圧の制御による半導体装置２００の出力制御の方法としては、例えば、実施例１と同様の方法を用いることができる。温度Ｔｃは、例えば、半導体装置２００に短絡が発生した場合の第３位置、第４位置の温度Ｔ３，Ｔ４の最小値を用いることができる。
【００６０】
制御手段２９は、Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなった場合に、半導体装置２００の出力が減少するようにゲート電圧を制御する。これによって、半導体装置２００の短絡が防止され、温度差の絶対値｜Ｔ３−Ｔ４｜が小さくなる。半導体装置２００の出力が減少するようにゲート電圧を制御した後で、Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙを満たさない状態になった場合には、半導体装置２００の出力が増大するようにゲート電圧の制御を切り換えるようにしてもよい。尚、制御手段２９は、Ｔ３、Ｔ４≧Ｔｃかつ｜Ｔ３−Ｔ４｜≦ΔＴｓｙとなった場合に、ゲート電圧を遮断して（オフ状態にして）、半導体装置１００の出力をゼロにする制御を行ってもよい。
【００６１】
上記のとおり、本実施例の半導体装置２００では、第３温度検知素子２３が半導体基板２１０の表面上の角部である第３位置に設けられており、第４温度検知素子２５が半導体基板２１０の表面上の中心部である第４位置に設けられている。制御手段２９は、第３温度検知素子２３の検知値Ｔ３と第４温度検知素子２５の検知値Ｔ４に基づいて、主活性領域２１に形成されているＩＧＢＴのゲート電圧を制御する。これによって、半導体装置２００に過電流が流れることを防止することができる。
【００６２】
なお、上述した実施例１では、略同一の平面方向の位置で、かつ、深さ方向が異なる位置に配置した温度検知素子の検知温度に基づいてゲート電圧を制御し、実施例２では、深さが同一位置で、かつ、平面方向の位置が異なる位置に配置した温度検知素子の検知温度に基づいてゲート電圧を制御したが、本発明はこのような形態に限られず、２つの温度検知素子を配置する位置を、深さ方向と平面方向の両者で異なるようにしてもよい。例えば、一方の温度検知素子を半導体基板の平面方向の中央部で、かつ、ボディ領域とドリフト領域の境界近傍に配置し、他方の温度検知素子を半導体基板の表面上の角部に配置するようにしてもよい。このような形態によると、検知される温度差がより大きくなるため、短絡をより精度よく検知することができる。
【００６３】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００６４】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６５】
１、２１      主活性領域
２、２２      温度検知領域
３     第１温度検知素子
５     第２温度検知素子
９、２９  制御手段
１０、２１０  半導体基板
２３   第３温度検知素子
２５   第４温度検知素子
３２、５２、２３２、２５２  カソードパッド
３４、５４、２３４、２５４  アノードパッド
４１、４３、４５、２４５    絶縁膜
１００、２００       半導体装置
１０１ コレクタ領域
１０２ バッファ領域
１０３ ドリフト領域
１０４ ボディ領域
１０５ エミッタ領域
１０６ ボディコンタクト領域
１３０  トレンチゲート
１３１  ゲート電極
５０１ トレンチ
５０３ カソード領域
５０５ アノード領域
５０７ 絶縁体
【図１】
2011049273.tif 000003
【図２】
2011049273.tif 000004
【図３】
2011049273.tif 000005
【図４】
2011049273.tif 000006
【図５】
2011049273.tif 000007
【図６】
2011049273.tif 000008
【図７】
2011049273.tif 000009
【図８】
2011049273.tif 000010
【図９】
2011049273.tif 000011
【図１０】
2011049273.tif 000012
【図１１】
2011049273.tif 000013
【図１２】
2011049273.tif 000014
【図１３】
2011049273.tif 000015
【図１４】
2011049273.tif 000016
【図１５】
2011049273.tif 000017
【図１６】
2011049273.tif 000018