(57)【要約】【課題】カルコパイライト型半導体を用いるとともに、より広範囲の光波長域の光も光電変換でき、より多くの撮像データが得られる光電変換装置およびその製造方法、および固体撮像装置を提供する。【解決手段】下部電極層２５と、下部電極層２５上に配置され、表面に高抵抗層２４２を有するカルコパイライト構造の化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置された透明電極層２６と、層間絶縁層４１、酸化亜鉛系化合物半導体薄膜４２、電極４３、４４を備え、透明電極層２６と下部電極層２５間に逆バイアス電圧を印加して、前記透明電極層２６と前記下部電極層２５間及び前記電極４２、４３間に逆バイアス電圧を印加することにより、紫外領域光を光電変換して広帯域化する光電変換装置およびその製造方法、および光電変換装置を適用した固体撮像装置。【選択図】        図３
2011151271.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された回路部と、
前記回路部上に配置された下部電極層と、
前記下部電極層上に配置されたカルコパイライト構造の化合物半導体薄膜からなる第１の光電変換層と、
前記第１の光電変換層上に配置された透明電極層と、
前記透明電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成された電極と、
前記電極上に形成されるとともに該電極と電気的に接続された酸化亜鉛系化合物半導体薄膜からなる第２の光電変換層とを備え、
前記下部電極層、前記第１の光電変換層、前記透明電極層、前記層間絶縁層、前記第２の光電変換層は、前記回路部上に順次積層されており、前記透明電極層と前記下部電極層間及び前記電極間に逆バイアス電圧を印加することにより、前記第２の光電変換層で紫外領域光を光電変換するとともに、前記第１の光電変換層で紫外領域よりも長波長の光を光電変換することを特徴とする光電変換装置。
【請求項２】
前記回路部は、前記下部電極層がゲートに接続されたトランジスタを備えることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記回路部は、前記下部電極層がソース，若しくはドレインに接続されたトランジスタを備えることを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成されることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
【請求項５】
前記透明電極層は、前記化合物半導体薄膜上に設けられるノンドープのＺｎＯ膜と、前記ノンドープのＺｎＯ膜上に設けられるｎ型のＺｎＯ膜とを備えることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
【請求項６】
前記光電変換装置は、近赤外光領域にも感度を持つフォトセンサであることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記化合物半導体薄膜は、表面に高抵抗層を有することを特徴とする請求項１に記載の光電変換装置。
【請求項８】
前記電極は、前記第２の光電変換層とオーミック接触を形成していることを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
前記電極は、仕事関数が４．３ｅＶ以上、５．２ｅＶ以下の金属を主たる構成材料としていることを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記第２の光電変換層は特定の結晶配向を有していないことを特徴とする請求項８又は９に記載の光電変換装置。
【請求項１１】
前記電極は、その一部が前記第２の光電変換層で覆われていることを特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記第２の光電変換層は、ＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）で構成されていることを特徴とする請求項１〜１１のいずれか１項に記載の光電変換装置。
【請求項１３】
基板温度を第１の温度に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０のままとする第１ステップと、
基板温度を第１の温度から前記第１の温度よりも高い第２の温度に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップと、
（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップとを有し、
前記第３のステップは、基板温度を前記第２の温度に保持する第１の期間と、基板温度を前記第２の温度から前記第１の温度よりも低い第３の温度に保持する第２の期間を有することにより、カルコパイライト構造の化合物半導体薄膜を形成することを特徴とする光電変換装置の製造方法。
【請求項１４】
前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成されることを特徴とする請求項１３に記載の光電変換装置の製造方法。
【請求項１５】
前記第３の温度は、３００℃以上４００℃以下であることを特徴とする請求項１３または１４に記載の光電変換装置の製造方法。
【請求項１６】
前記第２の温度は、５５０℃以下であることを特徴とする請求項１３〜１５のいずれか１項に記載の光電変換装置の製造方法。
【請求項１７】
前記（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比は、０．５〜１．０であることを特徴とする請求項１３〜１６のいずれか１項に記載の光電変換装置の製造方法。
【請求項１８】
前記化合物半導体薄膜は、表面に高抵抗層を有することを特徴とする請求項１３に記載の光電変換装置の製造方法。
【請求項１９】
基板上に形成された回路部と、
前記回路部上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離した下部電極層と、
前記下部電極層上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離したカルコパイライト構造の化合物半導体薄膜からなる第１の光電変換層と、
前記第１の光電変換層に配置され、隣接する画素間で平坦化構造を有する透明電極層と、
前記透明電極層上に形成された層間絶縁層と、
前記層間絶縁層上に形成された電極と、
前記電極上に形成されるとともに該電極と電気的に接続された酸化亜鉛系化合物半導体薄膜からなる第２の光電変換層とを備え、
前記下部電極層、前記第１の光電変換層、前記透明電極層、前記層間絶縁層、前記第２の光電変換層は、前記回路部上に順次積層されており、前記透明電極層と前記下部電極層間及び前記電極間に逆バイアス電圧を印加することにより、前記第２の光電変換層で紫外領域光を光電変換するとともに、前記第１の光電変換層で紫外領域よりも長波長の光を光電変換することを特徴とする固体撮像装置。
【請求項２０】
前記回路部は、前記下部電極層がゲートに接続されたトランジスタを備えることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２１】
前記回路部は、前記下部電極層がソース，若しくはドレインに接続されたトランジスタを備えることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２２】
前記回路部と、前記回路部上に順次積層された，前記下部電極層，前記化合物半導体薄膜および前記透明電極層は集積化されていることを特徴とする請求項１９〜２１のいずれかに１項に記載の固体撮像装置。
【請求項２３】
前記透明電極層が前記基板表面に一体的に平坦化形成されたことを特徴とする請求項１９〜２２のいずれか１項に記載の固体撮像装置。
【請求項２４】
前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成されることを特徴とする請求項１９〜２３のいずれか１項に記載の固体撮像装置。
【請求項２５】
前記透明電極層は、前記化合物半導体薄膜との界面の設けられるノンドープのＺｎＯ膜と、前記ノンドープのＺｎＯ膜上に設けられるｎ型のＺｎＯ膜とを備えることを特徴とする請求項１９〜２４のいずれか１項に記載の固体撮像装置。
【請求項２６】
前記固体撮像装置は、近赤外光領域にも感度を持つフォトセンサであることを特徴とする請求項１９〜２５のいずれか１項に記載の固体撮像装置。
【請求項２７】
前記固体撮像装置は、前記透明電極層上にカラーフィルタを備えることを特徴とする請求項１９〜２５のいずれか１項に記載の固体撮像装置。
【請求項２８】
行方向に配置された複数のワード線ＷＬi（ｉ＝１〜ｍ：ｍは整数）と、
列方向に配置された複数のビット線ＢＬj（j＝１〜n：nは整数）と、
下部電極層と、前記下部電極層上に配置されたカルコパイライト構造の化合物半導体薄膜と、前記化合物半導体薄膜上に配置された透明電極層とを有するフォトダイオードを備え、前記複数のワード線ＷＬiと前記複数のビット線ＢＬjの交差部に配置された画素と  を備え、前記下部電極層、前記化合物半導体薄膜および前記透明電極層は順次積層されると共に、前記透明電極層と前記下部電極層間に逆バイアス電圧を印加して、前記カルコパイライト構造の化合物半導体薄膜内で衝突電離により、光電変換により発生した電荷の増倍を起こさせることを特徴とする固体撮像装置。
【請求項２９】
前記複数のワード線ＷＬiに接続された垂直走査回路と、前記複数のビット線ＢＬjに接続された読み出し回路と、前記読み出し回路に接続された水平走査回路とをさらに備えることを特徴とする請求項２８に記載の固体撮像装置。
【請求項３０】
前記画素は、ゲートを前記ワード線ＷＬi（ｉ＝１〜ｍ：ｍは整数）に接続され、ドレインを前記ビット線ＢＬj（j＝１〜n：nは整数）に接続された選択用トランジスタを備えることを特徴とする請求項２８または２９に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置およびその製造方法、および固体撮像装置に関し、特にカルコパイライト構造の化合物半導体膜を有する光電変換部を備え、カルコパイライト構造の化合物半導体膜では光電変換できない光波長域も受光して撮像データを得ることができる光電変換装置およびその製造方法、および固体撮像装置に関する。
【背景技術】
【０００２】
Ｉｂ族元素とＩＩＩｂ族元素とＶＩｂ族元素とからなる、カルコパイライト構造の半導体薄膜であるＣｕＩｎＳｅ2（ＣＩＳ系薄膜）、或いはこれにＧａを固溶したＣｕ（Ｉｎ,Ｇａ）Ｓｅ2（ＣＩＧＳ系薄膜）を光吸収層に用いた薄膜太陽電池は、高いエネルギー変換効率を示し、光照射などによる効率の劣化が少ないという利点を有している。
【０００３】
しかしながら、カルコパイライト構造の半導体薄膜であるＣＩＳ系薄膜、或いはこれにＧａを固溶したＣＩＧＳ系薄膜の形成では、膜質の悪化、リーク電流の増大の観点から、５５０℃による成膜が一般的である。５５０℃よりも低温で形成した場合、粒径が小さくなり、暗電流特性が悪化すると従来考えられてきた。なお、半導体集積回路の耐熱限界は４００℃程度である。
【０００４】
カルコパイライト構造の化合物半導体薄膜を利用し、かつ暗電流を大幅に低減した光電変換装置およびその製造方法については、既に開示されている（例えば、特許文献１および特許文献２参照。）。
【０００５】
また、高品質のＣＩＧＳ系薄膜のセレン化処理による形成法などについても既に開示されている（例えば、特許文献３、特許文献４参照。）。
【０００６】
一方、基板上に薄膜トランジスタによるスイッチ素子が形成され、上記スイッチ素子に接続された画素電極を介して、アモルファス半導体層によるセンサ領域が積層されてなることを特徴とする固体撮像素子、或いはまた上記基板が絶縁基板で形成されてなる固体撮像素子については、既に開示されている（例えば、特許文献５参照。）。
【０００７】
特許文献４による固体撮像素子では、アモルファス半導体層をフォトセンサ領域としていることから、光電変換波長は、主として可視光領域である。
【０００８】
このような従来の固体撮像素子においては、光電変換膜に低電界を印加し、電荷を検出するため、光電変換膜自体には増倍機能はない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１２３７２０号公報
【特許文献２】特開２００７−１２３７２１号公報
【特許文献３】米国特許第５,４３６,２０４号明細書
【特許文献４】米国特許第５,４４１,８９７号明細書
【特許文献５】特開２００１−１４４２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
現在ＣＩＳ系薄膜ならびにＣＩＧＳ系薄膜は、高い光吸収係数と、可視光から近赤外光までの広い波長域にわたって高い感度を持つ特性に着目し、この化合物半導体薄膜材料を、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、或いは車載カメラ（夜間の視覚補助や遠方の視野確保などのために車に搭載されるカメラ）用のイメージセンサとして利用することが考えられる。しかし、ＣＩＳ系薄膜ならびにＣＩＧＳ系薄膜は、可視光から近赤外光までの広い波長域にわたって高い感度を有するが、短波長側、すなわち紫外光については感度を持たないので、より広範囲の波長域における画像を得るには不十分である。
【００１１】
本発明の目的は、カルコパイライト型半導体を用いるとともに、より広範囲の光波長域の光も光電変換でき、より多くの撮像データが得られる光電変換装置およびその製造方法、および固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明の一態様によれば、基板上に形成された回路部と、前記回路部上に配置された下部電極層と、前記下部電極層上に配置されたカルコパイライト構造の化合物半導体薄膜からなる第１の光電変換層と、前記第１の光電変換層上に配置された透明電極層と、前記透明電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成された電極と、前記電極上に形成されるとともに該電極と電気的に接続された酸化亜鉛系化合物半導体薄膜からなる第２の光電変換層とを備え、前記下部電極層、前記第１の光電変換層、前記透明電極層、前記層間絶縁層、前記第２の光電変換層は、前記回路部上に順次積層されており、前記透明電極層と前記下部電極層間及び前記電極間に逆バイアス電圧を印加することにより、前記第２の光電変換層で紫外領域光を光電変換するとともに、前記第１の光電変換層で紫外領域よりも長波長の光を光電変換することを特徴とする光電変換装置が提供される。
【００１３】
本発明の他の態様によれば、基板温度を第１の温度に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０のままとする第１ステップと、基板温度を第１の温度から前記第１の温度よりも高い第２の温度に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップと、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップとを有し、前記第３のステップは、基板温度を前記第２の温度に保持する第１の期間と、基板温度を前記第２の温度から前記第１の温度よりも低い第３の温度に保持する第２の期間を有することにより、カルコパイライト構造の化合物半導体薄膜を形成することを特徴とする光電変換装置の製造方法が提供される。
【００１４】
本発明の他の態様によれば、基板上に形成された回路部と、前記回路部上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離した下部電極層と、前記下部電極層上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離したカルコパイライト構造の化合物半導体薄膜からなる第１の光電変換層と、前記第１の光電変換層に配置され、隣接する画素間で平坦化構造を有する透明電極層と、前記透明電極層上に形成された層間絶縁層と、前記層間絶縁層上に形成された電極と、前記電極上に形成されるとともに該電極と電気的に接続された酸化亜鉛系化合物半導体薄膜からなる第２の光電変換層とを備え、前記下部電極層、前記第１の光電変換層、前記透明電極層、前記層間絶縁層、前記第２の光電変換層は、前記回路部上に順次積層されており、前記透明電極層と前記下部電極層間及び前記電極間に逆バイアス電圧を印加することにより、前記第２の光電変換層で紫外領域光を光電変換するとともに、前記第１の光電変換層で紫外領域よりも長波長の光を光電変換することを特徴とする固体撮像装置が提供される。
【００１５】
本発明の他の態様によれば、行方向に配置された複数のワード線ＷＬi（ｉ＝１〜ｍ：ｍは整数）と、列方向に配置された複数のビット線ＢＬj（j＝１〜n：nは整数）と、下部電極層と、前記下部電極層上に配置されたカルコパイライト構造の化合物半導体薄膜と、前記化合物半導体薄膜上に配置された透明電極層とを有するフォトダイオードを備え、前記複数のワード線ＷＬiと前記複数のビット線ＢＬjの交差部に配置された画素とを備え、前記下部電極層、前記化合物半導体薄膜および前記透明電極層は順次積層されると共に、前記透明電極層と前記下部電極層間に逆バイアス電圧を印加して、前記カルコパイライト構造の化合物半導体薄膜内で衝突電離により、光電変換により発生した電荷の増倍を起こさせることを特徴とする固体撮像装置が提供される。
【発明の効果】
【００１６】
本発明によれば、カルコパイライト型半導体を用いた第１の光電変換層と、酸化亜鉛系化合物半導体薄膜からなる第２の光電変換層とを備えているので紫外光領域から可視光領域、さらには近赤外領域までの光を感知することができ、十分な撮像データが得られる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の模式的全体平面パターン構成図。
【図２】本発明の第１の実施の形態に係る光電変換装置の模式的断面構造図。
【図３】第１の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の隣接する画素を含めたより詳細な断面構造例を示す図。
【図４】第１の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の隣接する画素を含めたより詳細な他の断面構造例を示す図。
【図５】第２の光電変換層を用いた紫外光検出素子の断面を示す図。
【図６】第２の光電変換層を用いた紫外光検出素子の断面を示す図。
【図７】第２の光電変換層を用いた紫外光検出素子の他の構成例を示す図。
【図８】第２の光電変換層の分光感度特性と光の透過率を示す図。
【図９】バンドギャップ相当波長とＭｇＺｎＯのＭｇ含有割合との関係を示す図。
【図１０】ＺｎＯ系光電変換素子の複数の感度曲線と太陽光スペクトルとを示す図。
【図１１】本発明の第１の実施の形態に係る光電変換装置において、（ａ）光電変換部の模式的断面構造図、（ｂ）化合物半導体薄膜部分の模式的断面構造図。
【図１２】本発明の第１の実施の形態に係る光電変換装置の製造方法により形成される光電変換部において、（ａ）ｐｉｎ接合を形成する化合物半導体薄膜の構成図、（ｂ）図４（ａ）に対応する電界強度分布図。
【図１３】本発明の第１の実施の形態に係る光電変換装置において、上部電極層と下部電極層間に印加するターゲット電圧Ｖt（Ｖ）と信号電流Ｉsj（Ａ）との関係を表す特性図。
【図１４】本発明の第１の実施の形態に係る光電変換装置において、光照射がある場合と、光照射がない場合の増倍現象を説明するための電流電圧特性の模式図。
【図１５】本発明の比較例に係る光電変換装置の製造方法において、カルコパイライト構造の化合物半導体薄膜の形成工程の詳細説明図であって、（ａ）各段階における基板温度と成膜する際の成分を表す図、（ｂ）各段階における（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を表す図。
【図１６】本発明の比較例に係る光電変換装置の製造方法により形成された光電変換装置において、光電変換部の模式的断面構造図。
【図１７】本発明の１の実施の形態に係る光電変換装置の製造方法において、カルコパイライト構造の化合物半導体薄膜の形成工程の詳細説明図であって、（ａ）各段階における基板温度と成膜する際の成分を表す図。（ｂ）各段階における（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を表す図。
【図１８】本発明の第１の実施の形態に係る光電変換装置の製造方法により形成された光電変換装置において、光電変換部の模式的断面構造図。
【図１９】（ａ）光電変換装置の製造方法をテスト構造に適用した結果の暗電流密度（Ａ／ｃｍ2）とＣｕ／ＩＩＩ族比との関係、（ｂ）基板上にＭｏおよびＣＩＧＳを積層したテスト構造の一例のＳＥＭ写真。
【図２０】本発明の比較例に係る光電変換装置の製造方法により形成された光電変換部のＳＩＭＳによる分析結果。
【図２１】本発明の第１の実施の形態に係る光電変換装置の製造方法により形成された光電変換部のＳＩＭＳによる分析結果。
【図２２】本発明の第１の実施の形態に係る光電変換装置の製造方法により形成された化合物半導体薄膜（ＣＩＧＳ薄膜）のＣｕ／ＩＩＩ族比の値をパラメータとする量子効率の波長特性。
【図２３】本発明の第１の実施の形態に係る光電変換装置の量子効率の波長特性。
【図２４】本発明の第１の実施の形態に係る光電変換装置の光吸収特性図。
【図２５】本発明の第１の実施の形態に係る光電変換装置に適用するカルコパイライト構造の化合物半導体薄膜のバンドギャップエネルギーとＩｎ／（Ｉｎ＋Ｇａ）組成比の依存特性図。
【図２６】本発明の第１の実施の形態に係る光電変換装置の製造方法によって形成された光電変換装置の暗電流と表面層形成温度ＴAとの関係。
【図２７】（ａ）本発明の第１の実施の形態の比較例に係る光電変換装置の製造方法によって形成された光電変換部のＳＣＭ写真、（ｂ）（ａ）の説明図。
【図２８】（ａ）本発明の第１の実施の形態に係る光電変換装置の製造方法によって形成された光電変換部のＳＣＭ写真、（ｂ）（ａ）の説明図。
【図２９】本発明の第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の１画素部分の模式的断面構造図。
【図３０】（ａ）本発明の第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の１画素の回路構成図、（ｂ）本発明の比較例に係る固体撮像装置の１画素の回路構成図。
【図３１】本発明の第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の模式的回路ブロック構成図。
【図３２】本発明の第２の実施の形態に係る光電変換装置の模式的断面構造図。
【図３３】本発明の第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の１画素部分の模式的断面構造図。
【図３４】図３の固体撮像装置にカラーフィルタを設けた場合の断面構造図。
【図３５】図４の固体撮像装置にカラーフィルタを設けた場合の断面構造図。
【発明を実施するための形態】
【００１８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１９】
[第１の実施の形態]
（平面パターン構成）
本発明の第１の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の模式的全体平面パターン構成は、図１に示すように、パッケージ基板１と、パッケージ基板１上の周辺部に配置された複数のボンディングパッド２と、ボンディングパッド２とボンディングパッド接続部４によって接続され、かつ固体撮像装置の画素５上に配置された透明電極層２６と固体撮像装置の周辺部において接続されるアルミニウム電極層３とを備える。すなわち、透明電極層２６の端部領域をアルミニウム電極層３が被覆していて、かつアルミニウム電極層３は、ボンディングパッド接続部４によって１つのボンディングパッド２に接続されている。また、画素５は、図１の例ではマトリックス状に配置されている。
【００２０】
（光電変換装置）
第１の実施の形態に係る光電変換装置の概略の断面構造は、図２に示すように、基板上に形成された回路部３０と、回路部３０上に配置された光電変換部２８を備える。なお、図２においては、下部電極層２５およびバッファ層３６の図示を省略している。
【００２１】
図２に示す光電変換装置は、半導体基板１０上に形成された回路部３０と、回路部３０上に配置された下部電極層２５と、下部電極層２５上に配置されたカルコパイライト構造の化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置されたバッファ層３６と、バッファ層３６上に配置された透明電極層２６とを備える。
【００２２】
また、下部電極層２５、化合物半導体薄膜２４、バッファ層３６および透明電極層２６は、回路部３０上に順次積層される。
【００２３】
第１の実施の形態に係る光電変換装置においては、透明電極層２６と下部電極層２５間に逆バイアス電圧を印加して、カルコパイライト構造の化合物半導体薄膜２４内で衝突電離により、光電変換により発生した電荷の増倍を起こさせている。
【００２４】
回路部３０は、下部電極層２５がゲートに接続されたトランジスタを備える。
【００２５】
回路部３０と、回路部３０上に順次積層された下部電極層２５，化合物半導体薄膜２４，バッファ層３６および透明電極層２６は集積化されていても良い。
【００２６】
図２に示す光電変換装置おいて、カルコパイライト構造の化合物半導体薄膜２４は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【００２７】
下部電極層２５としては、例えば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などを使用することができる。
【００２８】
バッファ層３６の形成材料としては、例えば、ＣｄＳ、ＺｎＳ、ＺｎＯ、ＺｎＭｇＯ、ＺｎＳｅ、Ｉｎ2Ｓ3などを使用することができる。
【００２９】
透明電極層２６は、化合物半導体薄膜２４上に設けられるノンドープのＺｎＯ膜（ｉ−ＺｎＯ）と、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）上に設けられるｎ型のＺｎＯ膜とで構成される。
【００３０】
図２に示す光電変換装置は、近赤外光領域にも感度を持つフォトセンサとして構成することもできる。
【００３１】
また、化合物半導体薄膜２４は、表面に高抵抗層（ｉ型ＣＩＧＳ層）を備えている。
【００３２】
回路部３０は、例えば、相補型絶縁ゲート電界効果トランジスタ（ＣＭＯＳＦＥＴ：Complementary Metal Oxide Semiconductor Field Effect Transistor）を備えていても良い。
【００３３】
図２において、回路部３０には、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタが示されており、半導体基板１０と、半導体基板１０内に形成されたソース・ドレイン領域１２と、ソース・ドレイン領域１２間の半導体基板１０上に配置されるゲート絶縁膜１４と、ゲート絶縁膜１４上に配置されるゲート電極１６と、ゲート電極１６上に配置されるＶＩＡ０電極１７と、ＶＩＡ０電極１７上に配置されるゲート用の配線層１８と、配線層１８上に配置されるＶＩＡ１電極２２とを備える。
【００３４】
ゲート電極１６、ＶＩＡ０電極１７、配線層１８、およびＶＩＡ１電極２２は、いずれも層間絶縁膜２０内に形成される。
【００３５】
ＶＩＡ０電極１７と、ＶＩＡ０電極１７上に配置される配線層１８と、配線層１８上に配置されるＶＩＡ１電極２２によって、ゲート電極１６上に配置されるＶＩＡ電極３２が形成される。
【００３６】
図２に示す光電変換装置においては、ゲート電極１６上に配置されるＶＩＡ電極３２によって、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタのゲート電極１６と光電変換部２８とを電気的に接続している。
【００３７】
ｎチャネルＭＯＳトランジスタのゲート電極１６に光電変換部２８を構成するフォトダイオードのアノードが接続されることから、フォトダイオードにおいて検出された光情報は、当該ｎチャネルＭＯＳトランジスタによって増幅される。
【００３８】
なお、回路部３０は、例えば、ガラス基板上に形成された薄膜上に形成されたＣＭＯＳ構成の薄膜トランジスタによって形成することもできる。
【００３９】
第１の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の隣接する画素を含めたより詳細な断面構造は、図３に示すように表される。
【００４０】
図３から明らかなように、隣接する画素セル間で、下部電極層２５および下部電極層２５上に配置される化合物半導体薄膜２４が互いに層間絶縁膜によって形成される素子分離領域３４を介して分離されている。また、化合物半導体薄膜２４上に配置されるバッファ層３６は、半導体基板表面全面に一体的に形成されている。また、透明電極層２６は、半導体基板表面全面に一体的に形成され、かつ電気的に共通にされている。
【００４１】
なお、化合物半導体薄膜２４と下部電極層２５の幅は同等であってもよく、或いは、より詳細には、図３に示すように、化合物半導体薄膜２４の幅が、下部電極層２５の幅よりも大きくなるように設定してもよい。
【００４２】
この構成によれば、透明電極層２６としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、リークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ｐｎ接合界面の暗電流を低減することができる。
【００４３】
また、上記では実施形態としてバッファ層３６を有する構成について説明している。バッファ層３６によってリーク電流を低減できるが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【００４４】
一方、本発明では、広帯域化を実現するために、第２の光電変換層を追加した構造を用いる。ＣＩＧＳで構成する光電変換層とは別の材料、酸化亜鉛系化合物半導体薄膜（ＺｎＯ系薄膜）からなる光電変換層を積層する。ＺｎＯ系薄膜は、可視光で全く透明であるため、可視及び近赤外での光電変換を目的としたＣＩＧＳ層の上に形成しても、可視及び近赤外領域の撮像が遮られることがない。
【００４５】
ＺｎＯ系薄膜の分光感度特性と光の透過率を示すのが図８である。図８の横軸は波長（ｎｍ）を、左側縦軸は受光感度（Ａ／Ｗ）を、右側縦軸は透過率（％）を示す。受光感度は、素子に対する入射光量（ワット）と素子に流れる光電流（アンペア）との比で表わされる。入射光量は、１６μＷ／ｃｍ２で測定した。ＺｎＯ ＰＤと記載されているのは、ＺｎＯ系光電変換素子を、Ｓｉ ＰＤと記載されているのは、従来のＰＮ型のシリコン型光電変換素子を示す。ＰＥはＰＥＤＯＴ：ＰＳＳの光透過率を、ＺｎＯはＺｎＯ基板の光透過率を表わす。また、ＴＨは、受光感度の理論曲線を示す。
【００４６】
紫外光領域は、図に示すように、さらに、紫外光Ａ（波長３２０ｎｍより大きく、４００ｎｍ以下）、紫外光Ｂ（波長２８０ｎｍより大きく、３２０ｎｍ以下）、紫外光Ｃ（波長２８０ｎｍ以下）に分類される。ＰＥＤＯＴ：ＰＳＳは、波長４００ｎｍ以下の紫外光領域の中で、特に、紫外光Ａ及び紫外光Ｂの領域で、８０％以上の透過率を示しており、透光性に優れていることがわかる。紫外光Ｃの領域になると、有機物中のＣ−Ｃ結合（Ｃは炭素）に起因する吸収が大きくなるので、透過率は急減する。また、半導体光電変換層となるＺｎＯは、波長４００ｎｍを超える可視光領域では、６０％以上の透過率を有するが、４００ｎｍを境にして、透過率が急減し、波長４００ｎｍ以下では、ほぼ０となっている。
【００４７】
一方、ＺｎＯ系光電変換素子の受光感度は、波長４００ｎｍを超える範囲ではデータのＳ／Ｎ比から明らかなように、測定装置のノイズレベルであり、１０−２Ａ／Ｗ未満で略０となっているが、波長４００ｎｍ以下の特に紫外光Ａ、紫外光Ｂの波長域では、１０−２Ａ／Ｗ以上の高感度を達成しており、従来のＳｉ ＰＤよりも高い感度を有する。したがって、半導体光電変換層となるＺｎＯでは、紫外光Ａ、紫外光Ｂの波長域では、光電変換が高い効率で行われ、可視光領域で光電変換作用がほとんど発生していないことがわかる。すなわち、ＺｎＯ系光電変換素子は、可視光ブラインドな紫外光検出器として作用する。
【００４８】
そこで、図２、図３に示すように、第２の光電変換層となるＺｎＯ系化合物半導体薄膜４２を形成する。ＣＩＧＳ層での光電変換から得られる光電流と区別するために、ＺｎＯ系化合物半導体薄膜４２と透明電極層２６との間に層間絶縁層４１を形成する。
【００４９】
このため、透明電極層２６形成の後、プラズマＣＶＤ等を用いてＳｉＮやＳｉＯ２又はＡｌ２Ｏ３等の層間絶縁層４１を形成する。これらの材料の中では、ＣＩＧＳ層の可視光及び近赤外光領域での受光が妨げられないように、可視光及び近赤外光領域での透光性が高いものが望ましい。この理由により、層間絶縁層４１には、色がつきやすいＳｉＮよりもＳｉＯ２やＡｌ２Ｏ３の方が好ましい。
【００５０】
層間絶縁層４１を形成した後に、金属電極４３、４４を形成する。この金属電極４３、４４は、ＺｎＯ系化合物半導体薄膜４２における光電変換作用で発生した光電流を取り出すためのものであり、正負の金属電極を一回の工程により形成する。金属電極４３、４４は、櫛型形状を有しており、短冊状の部分が交互に配置されるように形成される。この短冊状部分の間隔や、金属電極の短冊状部分の幅は、目的に応じて適宜設定することができる。また、次に形成されるＺｎＯ系化合物半導体薄膜４２が原因で発生することがある金属電極の酸化を防ぐため、極薄い貴金属やＴｉＮ等で金属電極４３、４４を構成することが望ましい。
【００５１】
ここで、図２〜図４に記載した金属電極４３、４４とＺｎＯ系化合物半導体薄膜４２との関係をより詳細に示したのが図５〜図６である。図５〜図６は、金属電極４３、４４とＺｎＯ系化合物半導体薄膜４２を、層間絶縁層４１上に形成したものではなく、基板５０上に形成した構造となっており、紫外光検出素子として用いることができる構造である。
【００５２】
図６は、紫外光検出素子を上面から見た平面図であり、図５は図６のＡ−Ａ断面を示す。なお、図６は、わかりやすくするために、保護膜５１が取り除かれた状態で示されている。
【００５３】
基板５０上に金属電極４３と金属電極４４が形成されている。金属電極４３が正電極の場合は、金属電極４４が負電極に相当し、金属電極４３が負電極の場合は、金属電極４４が正電極に相当する。金属電極４３及び金属電極４４は、図６に示されるように、櫛型形状に形成されている。櫛型形状の金属電極４３は、短冊状の検出電極部４３ａと共通部分となる取り出し電極部４３ｂとで構成されており、取り出し電極部４３ｂに複数の検出電極部４３ａが一体形成されている。また、櫛型形状の金属電極４４も、短冊状の検出電極部４４ａと共通部分となる取り出し電極部４４ｂとで構成されており、取り出し電極部４４ｂに複数の検出電極部４４ａが一体形成されている。検出電極部４３ａと検出電極部４４ａとは、交互に重なり合わないように配置されている。
【００５４】
ここで、櫛型形状電極の短冊状部分に該当する検出電極部４３ａ、４４ａについては、交互に入れ子状態になっていれば良い。検出電極部４３ａ、４４ａの形状は、直方体型である必要がなく、波型形状に形成し、曲線部を持たせるようにしても良い。また、検出電極部４３ａ、４４ａの先端に丸みを形成するようにしても良い。検出電極部４３ａ、４４ａについて、さらに、各電極幅が一定でなくても良く、また電極間の距離が一定でなくても良い。以上のような形態をすべて含めて、本発明では、短冊状の検出電極部と呼んでいる。
【００５５】
金属電極４３及び金属電極４４の上には、第２の光電変換層でもあり、紫外光吸収層でもあるＺｎＯ系化合物半導体薄膜４２が積層されている。ＺｎＯ系化合物半導体薄膜４２は、紫外光を吸収して、電子と正孔を生成する。ここで、ＺｎＯ系化合物半導体薄膜４２に接してキャリアを直接検出する検出電極部４３ａ、４４ａは、ＺｎＯ系化合物半導体薄膜４２に埋められている。
【００５６】
図５からわかるように、金属電極４３、４４の領域のうち、ＺｎＯ系化合物半導体薄膜４２と接している検出電極部４３ａと検出電極部４４ａの表面は、すべてＺｎＯ系化合物半導体薄膜４２で覆われて露出しないように形成されている。また、取り出し電極部４３ｂ、４４ｂの検出電極部４３ａ、４４ａに近い側の一部は、ＺｎＯ系化合物半導体薄膜４２が積層されている。このように、ＺｎＯ系化合物半導体薄膜４２の表面には電極が全く配置されないように構成されている。
【００５７】
取り出し電極部４３ｂ、４４ｂ上において、ＺｎＯ系化合物半導体薄膜４２で覆われていない領域に、ワイヤー５２がボンディングされている。取り出し電極部４３ｂ、４４ｂは、紫外光がＺｎＯ系化合物半導体薄膜４２で吸収されて、生成された電子、正孔に基づく電流を外部に取り出すための電極部分であり、この電流をワイヤー５２で外部に取り出す。このため、金属電極４３、４４との間に、直流のバイアスを印加する必要があり、図６のように、直流電源が接続される。バイアス電圧は可変できるようになっている。なお、検出電流を外部に取り出すには、ワイヤー５２を用いずに、金属電極４３、４４を外部への接続電極等と、ハンダ剤でダイボンディングするようにしても良い。
【００５８】
高抵抗で、かつ紫外光のみを選択的に吸収する材料としてＺｎＯ系化合物半導体薄膜４２を用いているが、本実施例では、ＺｎＯ系化合物半導体としてＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）を用いた。
【００５９】
一方、基板５０は、紫外光に対しては吸収を起こさず透明で、余計な電流が発生しない高抵抗の材料が望ましく、例えばガラスを用いることができる。保護膜５１は、防水、防湿、防傷機能などを有するもので、ＳｉＮやＳｉＯ２等が用いられる。一般的に、ＳｉＮの方が防水性に優れているので、これを用いることが多いが、ＺｎＯ系化合物半導体薄膜４２で紫外光を吸収させて検出するため、色が付くＳｉＮは好ましくなく、ＳｉＯ２を用いるのが望ましい。なお、保護膜５１は、形成しなくても良い。
【００６０】
また、金属電極４３、４４の配置については、基板５０に接するように配置して、ＺｎＯ系化合物半導体薄膜４２で検出電極部４３ａ、４４ａの部分等を埋めるようにしているが、図７の構成のようにしても良い。検出電極部４３ａ、４４ａの周囲がＺｎＯ系化合物半導体薄膜４２で包み込まれた状態になるように構成される。この場合は、光の吸収がより大きい膜表面側に電極を配置できるため、光誘起電流を大きく取れる。また、異種界面（ガラス／ＺｎＯ）から遠いため変動要因が減少する。
【００６１】
金属電極４３、４４形成後、ＺｎＯ系化合物半導体薄膜４２を形成する。ＺｎＯ系材料は、スパッタやＭＯＣＶＤ等で形成できるが、回路部分が損傷しない温度領域で成膜するためには、スパッタによる形成が望ましい。本実施例では、ＺｎＯ系材料としてＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）を用いた。ＺｎＯ系化合物半導体薄膜４２は、Ｍｇ金属のリアクティブスパッタでも、焼結体ターゲットスパッタでも、ＭｇＯ＋ＺｎＯのco-sputteringのいずれでも形成することができる。組成を目的に応じて調整しやすく、ＺｎＯ系材料で問題になりやすい酸素欠損を少なくするためには、ＭｇＯ＋ＺｎＯのco-sputteringが最も好ましい。
【００６２】
ＺｎＯ系化合物半導体薄膜４２形成後は、ドライエッチング又はウエットエッチングで画素を形成する。このとき、ＺｎＯ系化合物半導体薄膜４２の面積は、化合物半導体薄膜２４と同じ画素サイズであることが望ましい。化合物半導体薄膜２４の面積よりも大きくするとチップサイズが大きくなるという問題がある。また、ＺｎＯ系化合物半導体薄膜４２は、可視光や近赤外光に対しては透明であるが、ＺｎＯ系化合物半導体薄膜４２の表面では少しでも光の反射が発生しているので、化合物半導体薄膜２４に入射する光量が減少する。このため、化合物半導体薄膜２４の面積よりもＺｎＯ系化合物半導体薄膜４２を小さくすると、ＺｎＯ系化合物半導体薄膜４２が配置されている領域がその他の領域よりも暗くなるという問題が発生するからである。
【００６３】
ＺｎＯ系化合物半導体薄膜４２にＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）を用いた場合の感度領域の関係を図９及び図１０に示す。
【００６４】
図９は、ＭｇＸＺｎ１−ＸＯのＸの値とＭｇの含有率に対するバンドギャップ相当波長（ｎｍ）との関係を示す図である。バンドギャップ相当波長は、半導体の吸収波長点（ｎｍ）に関係するもので、Ｘの値が大きくなる程、ＭｇＸＺｎ１−ＸＯの吸収波長が短くなっている。この図からわかるように、ＭｇＸＺｎ１−ＸＯのＭｇの含有率Ｘを変化させることにより、紫外光検出素子の受光感度領域を変化させることができる。また、ＭｇＺｎＯとＺｎＯの二つの紫外光検出素子、又はＭｇ含有率Ｘが異なる２つの紫外光検出素子を並べれば、紫外光領域Ａと紫外光領域Ｂと異なる波長域の紫外線量を弁別することができる。また、これらの検出紫外線量を引き算すれば、特定の範囲の波長域における光量のみを算出できる。
【００６５】
図１０は上記ＺｎＯ系化合物半導体薄膜４２のＭｇＹＺｎ１−ＹＯのＹの値を変えた場合の各感度曲線と大気圏内の太陽光スペクトルを示す。横軸は波長（ｎｍ）、左側縦軸は受光感度（Ａ／Ｗ）、右側縦軸は太陽光強度（任意単位）を示す。ＭｇＹＺｎ１−ＹＯのＹの値が大きくなるほど、すなわち、Ｍｇ組成が大きくなるほど、ＺｎＯ系光電変換素子の光電変換開始波長は短くなり、紫外光領域の波長の長い領域には感応しなくなる。
【００６６】
次に、ＺｎＯ系化合物半導体薄膜４２と金属電極４３、４４とはオーミック接触するように構成されている。本実施例では、検出電極部４３ａ、４４ａ、及び取り出し電極部４３ｂ、４４ｂのうちＺｎＯ系化合物半導体薄膜４２が接触している部分は、オーミック接触を形成している。
【００６７】
これは、ＺｎＯ系化合物半導体薄膜４２と金属電極４３、４４がオーミック接触している場合には、紫外光量を増減させたときの検出電流と電圧との関係は、直線となって比例関係を有する。しかし、ショットキー接触の場合は、検出電流と電圧は比例関係を構成しないため、紫外光量に比例した検出電流を得ることができない。また、検出電流がほとんど変化しない領域で、紫外光のＯＮとＯＦＦの切り替わり点が有る場合には、ＯＮ−ＯＦＦの区別も判別しにくいことになる。したがって、特に検出電流量により紫外光量の違いを測定するためには、オーミック接触させることが重要である。
【００６８】
また、オーミック接触だけでなく、剥がれにくさ等の要因も考慮して次のように規定することができる。ＺｎＯ系化合物半導体薄膜４２にＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）を用いた場合、金属電極４３、４４には、仕事関数が４．３ｅＶ以上、５．２ｅＶ以下の範囲となる電極材料を用いることが必要である。
【００６９】
また、ＺｎＯ系化合物半導体薄膜４２にＭｇＸＺｎ１−ＸＯ（０≦Ｘ≦０．７）を用い、前述したように、スパッタで作製した場合、特定の結晶配向を有していない構成となる。特定の結晶配向を有していないとは、単結晶のように結晶軸がすべて揃っているもの以外の構造を言い、多結晶構造やアモルファス（非晶質）構造等を含むものである。
【００７０】
上記のように特定の結晶配向を有していない場合は、以下のような効果がある。例えば、ＺｎＯ系化合物のようにウルツ鉱構造をもつ半導体は、基板とＺｎＯ系化合物層間または積層される半導体層間で格子定数の差に基づく歪みが発生し、その歪みに基づいてピエゾ電界（応力により発生する電界）が発生する。これは、特に、ｃ軸方向に積層されている場合に問題となる。ピエゾ電界等の問題は、紫外光検出電流特性に影響を与えるので好ましくない。ところが、特定の結晶配向を有していない場合には、このようなピエゾ電界は発生しないので好ましい。
【００７１】
図３では、前述したような理由から、ＺｎＯ系化合物半導体薄膜４２の面積は、化合物半導体薄膜２４と同じ画素サイズに形成されている。しかし、１画素サイズの化合物半導体薄膜２４に赤色（Ｒ）、次の画素に相当するＺｎＯ系化合物半導体薄膜４２に緑色（Ｇ）、さらに次の次の画素に相当するＺｎＯ系化合物半導体薄膜４２に青色（Ｂ）を検出させるようにし、ＲＧＢを検出できるようにした場合は、図４のように、ＺｎＯ系化合物半導体薄膜４２を形成するようにしても良い。図４では、Ｒ、Ｇ、Ｂの３画素分に相当する化合物半導体薄膜２４をまとめた領域をすべて覆うようにＺｎＯ系化合物半導体薄膜４２を形成するものである。ＺｎＯ系化合物半導体薄膜４２は、紫外光を検出するものであるから、可視光とは関係ないため、ＲＧＢ領域に入射する紫外光をすべて受光するようにすれば、受光感度を上げることができるからである。
【００７２】
（光電変換部の増倍機構）
第１の実施の形態に係る光電変換装置の光電変換部２８は、図１１（ａ）に示すように、下部電極層２５と、下部電極層２５上に配置された化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置されたバッファ層３６と、バッファ層３６上に配置された半絶縁層（ｉＺｎＯ層）２６１と、半絶縁層（ｉＺｎＯ層）２６１上に設けられる上部電極層（ｎＺｎＯ層）２６２とを備える。
【００７３】
この構成によれば、透明電極層２６としてノンドープのＺｎＯ層からなる半絶縁層２６１を設けることにより、下地のＣＩＧＳ薄膜２４に生じるボイドやピンホールを半絶縁層で埋め込むと共に、リークを防ぐことができる。ただし、これに限るものではなく、半絶縁層（ｉＺｎＯ層）２６１と上部電極層（ｎＺｎＯ層）２６２からなるＺｎＯ層を、上部電極層（ｎＺｎＯ層）２６２のみとすることもできる。
【００７４】
また、化合物半導体薄膜２４のバッファ層３６と接する界面には、ｉ型ＣＩＧＳ層（高抵抗層）２４２が形成される。結果として、下地のＣＩＧＳ薄膜２４１は、ｐ型であることから、図１１（ａ）および図１１（ｂ）に示すように、ｐ型ＣＩＧＳ層２４１、ｉ型ＣＩＧＳ層２４２、ｎ型のバッファ層（ＣｄＳ）３６とからなるｐｉｎ接合が形成される。
【００７５】
上部電極層（ｎＺｎＯ層）２６２／半絶縁層（ｉＺｎＯ層）２６１／バッファ層３６／ｉ型ＣＩＧＳ層２４２／ｐ型ＣＩＧＳ層２４１／下部電極層２５からなる構造によって、導電性の上部電極層２６２をＣＩＧＳ薄膜２４と直接に接触させた場合に起こるトンネル電流によるリークを防ぐことができる。また、ノンドープのＺｎＯ層からなる半絶縁層２６１を厚膜化することによって、暗電流を低減することができる。
【００７６】
上部電極層２６２の厚さは、例えば約５００ｎｍ程度であり、半絶縁層２６１の厚さは、例えば約２００ｎｍ程度であり、バッファ層３６の厚さは、例えば約１００ｎｍ程度であり、ｉ型ＣＩＧＳ層２４２の厚さは、例えば約２００ｎｍ〜６００ｎｍ程度であり、ｐ型ＣＩＧＳ層２４１の厚さは、例えば約１〜２μｍ程度であり、下部電極層２５の厚さは、例えば約６００ｎｍ程度である。下部電極層２５から透明電極層２６までの全体の厚さは、例えば約３μｍ程度である。
【００７７】
また、透明電極層２６としては他の電極材料を適用することもできる。例えば、ＩＴＯ膜、酸化錫（ＳｎＯ2）膜、或いは酸化インジウム（Ｉｎ2Ｏ3）膜を用いることができる。
【００７８】
図１２（ａ）は、本発明の第１の実施の形態に係る光電変換装置の光電変換部２８において、ｐｉｎ接合を形成する化合物半導体薄膜の構成図、図１２（ｂ）は、図１２（ａ）に対応する電界強度分布図を示す。
【００７９】
また、図１３は、アバランシェ増倍を説明するための図であり、縦軸は信号電流Ｉsj（Ａ）、横軸は上部電極層と下部電極層間に印加するターゲット電圧Ｖt（Ｖ）を示す。アバランシェ増倍では、ターゲット電圧を増加させてゆくと、信号電流が劇的に増加する。これによって、センサの感度を高めることができる。
【００８０】
第１の実施の形態に係る光電変換装置においては、ｎ型のＺｎＯからなる上部電極層２６２と、ｐ型ＣＩＧＳ層２４１にオーミックコンタクトされた下部電極層２５との間にｐｉｎ接合の逆バイアス電圧に相当するターゲット電圧Ｖtが印加される。
【００８１】
電界強度Ｅ（Ｖ／ｃｍ）のピーク値Ｅ１は、図１２に示すように、ｐｉｎ接合の界面において得られることから、強電界は、化合物半導体薄膜２４の内部において発生している。
【００８２】
上記の構造において、電界強度Ｅ（Ｖ／ｃｍ）のピーク値Ｅ１の値は、約４×１０4〜４×１０5（Ｖ／ｃｍ）程度である。Ｅ１の値は、化合物半導体薄膜２４のＣＩＧＳ組成および膜厚によって変化する。
【００８３】
この場合、図１３におけるアバランシェ増倍領域は、ターゲット電圧Ｖtとして約１０Ｖ程度の領域であった。一方、通常のシリコンデバイスの場合には、アバランシェ増倍を得るためには約１００Ｖ程度必要である。
【００８４】
また、図１４は、第１の実施の形態に係る光電変換装置において、光照射がある場合と、光照射がない場合の増倍現象を説明するための電流電圧特性を示す。図１４から明らかなように、比較的低いターゲット電圧Ｖtを印加した状態において、光照射がある場合Ｐ２と、光照射がない場合Ｐ１の電流値の変化はわずかである。一方、相対的に高電圧を印加してアバランシェ増倍作用が起こり得る状態において、光照射がある場合Ａ２と、光照射がない場合Ａ１の電流値の変化はきわめて顕著である。光照射がない場合の暗電流は、Ｐ１とＡ１を比較して、略同程度である。したがって、第１の実施の形態に係る光電変換装置においては、Ｓ／Ｎ比も改善されていることが明らかである。
【００８５】
（カルコパイライト構造の化合物半導体薄膜の形成工程）
光吸収層として機能するカルコパイライト構造の化合物半導体薄膜は、物理的気相堆積（ＰＶＤ：Physical Vapor Deposition）法と呼ばれる真空蒸着法やスパッタ法、あるいは分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法によって、回路部３０が形成された半導体基板やガラス基板上に、形成可能である。ここで、ＰＶＤ法とは、真空中で蒸発させた原材料を堆積させて、成膜する方法をいうものとする。
【００８６】
真空蒸着法を用いる場合、化合物の各成分（Ｃｕ,Ｉｎ,Ｇａ,Ｓｅ,Ｓ）を別々の蒸着源として、回路部３０が形成された基板上に蒸着させる。
【００８７】
スパッタ法では、カルコパイライト化合物をターゲットとして用いるか、或いは、その各成分を別々にターゲットとして用いる。
【００８８】
なお、カルコパイライト構造の化合物半導体薄膜を回路部３０が形成されたガラス基板上に形成する場合、基板を高温に加熱するため、カルコゲナイド元素の離脱による組成ずれが起こる場合がある。この場合は、成膜後にＳｅまたはＳの蒸気雰囲気中で４００〜６００℃の温度で１〜数時間程度の熱処理を行うことにより、ＳｅまたはＳを補充することもできる（セレン化処理または硫化処理）。
【００８９】
次に、参考のため、まず本発明の比較例について製造方法を説明する。
【００９０】
本発明の比較例に係る光電変換装置の製造方法に適用するカルコパイライト構造の化合物半導体薄膜の形成工程は、例えば、図１５に示す三段階法に示すように表される。
【００９１】
組成制御のなされたｐ型のＣＩＧＳ薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）を例えば、スパッタ法を使用して成膜する際、図１５に示すように、例えば、第１階、第２段階、第３段階の三段階に分けて行う。図１５（ａ）は各段階における基板温度と、スパッタ法によって成膜する際の成分を表す。図１５（ｂ）は各段階における（Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ））の組成比を表す。
【００９２】
まず、第１段階において、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ））の組成比を０のままとする。
【００９３】
次に、第２段階に移行して、（Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ））の組成比を０から１．０以上のＣｕ元素が過剰な状態に移行させる。
【００９４】
次に、第３段階に移行して、（Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させて、所望のカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）を成膜する。以上のように、本実施形態では、化合物半導体薄膜２４の形成を４００℃程度以下で行っている。基板温度が十分高い場合には、各成分元素は相互に拡散し得る。
【００９５】
図１６は、本発明の比較例に係る光電変換装置の製造方法により形成される光電変換部の模式的断面構造図を示す。本発明の比較例に係る光電変換装置の製造方法によれば、バッファ層３６からのＣｄの拡散が顕著に表れるため、化合物半導体薄膜２４のバッファ層３６側にＣｄの拡散層によって形成される図示しないｎ型ＣＩＧＳ層が形成される。
【００９６】
図１７は、第１の実施の形態に係る光電変換装置の製造方法において、カルコパイライト構造の化合物半導体薄膜の形成工程の詳細説明図であって、各段階における基板温度と、蒸着法によって成膜する際の成分を表す。成膜はスパッタリング法によって行ってもよい。
【００９７】
第１の実施の形態に係る光電変換装置の製造方法は、図１７に示すように、基板温度を第１の温度Ｔ１に保持し、ＩＩＩ族元素が過剰な状態において、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を０に維持する第１ステップ（第１段階：１ａ期間）と、基板温度を第１の温度Ｔ１から第１の温度Ｔ１よりも高い第２の温度Ｔ２に保持し、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比を１．０以上のＣｕ元素が過剰な状態に移行させる第２ステップ（第２段階：２ａ期間）と、（Ｃｕ／（Ｉｎ＋Ｇａ））の組成比が１．０以上のＣｕ元素が過剰な状態から、１．０以下のＩＩＩ族元素が過剰な状態に移行させる第３ステップ（第３段階）とを有し、第３のステップ（第３段階）は、基板温度を第２の温度Ｔ２に保持する第１の期間（期間３ａ）と、基板温度を第２の温度Ｔ２から第１の温度Ｔ１よりも低い第３の温度Ｔ３に保持する第２の期間（３ｂ）を有することにより、カルコパイライト構造の化合物半導体薄膜を形成する。
【００９８】
また、カルコパイライト構造の化合物半導体薄膜は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【００９９】
また、第３の温度Ｔ３は、例えば、約３００℃以上４００℃程度以下である。
【０１００】
また、第２の温度は、例えば、約５５０℃程度以下である。
【０１０１】
また、第３段階は、例えば第１のステップ（期間３ａ）の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を例えば約０．５〜１．３の範囲とし、第２のステップ（期間３ｂ）の終了時の（Ｃｕ／（Ｉｎ＋Ｇａ））を１．０以下の値としてもよい。
【０１０２】
また、化合物半導体薄膜２４は、表面にｉ型ＣＩＧＳ層２４２を有する。
【０１０３】
第１の実施の形態に係る光電変換装置の製造方法においては、第１段階、第２段階は図８（ａ）に図示する比較例と同様であるが、第３段階を２段に分けて、３ａ期間は温度Ｔ２の高温プロセス段階であるが、３ｂ期間は、温度Ｔ３の低温プロセス段階に移行させて、化合物半導体薄膜２４の表面に、積極的にｉ型ＣＩＧＳ層２４２を形成する。基板温度は、３００℃〜４００℃であり、例えば、約３００℃とする。
【０１０４】
第１の実施の形態に係る光電変換装置の製造方法においては、各構成元素の蒸着を同時に蒸着するのではなく、三段階に分けて行っており、膜内における各構成元素の分布を、ある程度制御できる。Ｉｎ元素、Ｇａ元素のビームフラックスは、化合物半導体薄膜２４のバンドギャップの制御に用いる。一方、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比は、ＣＩＧＳ膜内のＣｕ濃度の制御に用いることができる。Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比の設定が比較的容易である。また、膜厚の制御も容易である。Ｓｅは常に一定量供給されている。
【０１０５】
Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比の設定が比較的容易であることから、第３段階において、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比を低下させて、化合物半導体薄膜２４の表面に、ｉ型ＣＩＧＳ層２４２を、膜厚の制御性よく、容易に形成することができる。ｉ型ＣＩＧＳ層２４２は、膜内のキャリア濃度を調整するＣｕの濃度が低く、キャリアの数が少ないためにｉ層として機能するものと考えられる。
【０１０６】
なお、上では図１７を参照して、図１５の三段階法に引き続いて低温ステップ３ｂを行う例について説明したが、本発明はこれに限るものではない。例えば、三段階法を行った後に一旦プロセスを終了し、その後に図１７の期間３ｂで示したような温度へと温度変化させつつＣｕ分率を減らして、所望のＣＩＧＳ表面層を形成することもできる。また、三段階法を例として説明したが、本発明はこれに限るものではない。例えば、バイレイヤー法を利用して本発明を実施することもできる。バイレイヤー法とは、第１段階でＣｕ,Ｉｎ,Ｇａ,Ｓｅの４元素を用い、引き続く第２段階においてはCuを除いたＩｎ,Ｇａ,Ｓｅの３元素を用いて、例えば蒸発法やスパッタリング法などによりＣＩＧＳ膜を成膜する方法である。バイレイヤー法により成膜した後に、図１７の期間３ｂで示したような温度へと温度変化させつつＣｕ分率を減らして、所望のＣＩＧＳ表面層を形成することもできる。また、その他の成膜方法（硫化法、セレン化／硫化法、同時蒸着法、インライン式同時蒸着法、高速固相セレン化法、ＲＲ（ロール・ツー・ロール）法、イオン化蒸着・ＲＲ法、同時蒸着・ＲＲ法、電着法、ハイブリッドプロセス、ハイブリッドスパッタ・ＲＲ法、ナノ粒子印刷法、ナノ粒子印刷・ＲＲ法、ＦＡＳＳＴ（登録商標）プロセス）を用いて作成したＣＩＧＳ薄膜に、さらに上述のような低温成膜ステップを行うことによって、本発明を実施することもできるのはもちろんである。
【０１０７】
図１８は、第１の実施の形態に係る光電変換装置の製造方法により形成される光電変換装置において、光電変換部の模式的断面構造図を示す。第１の実施の形態に係る光電変換装置の製造方法によれば、上記三段階法における第３段階において、Ｃｕ／ＩＩＩ族（Ｉｎ＋Ｇａ）比を低下させて、化合物半導体薄膜２４の表面に、ｉ型ＣＩＧＳ層２４２を、膜厚の制御性よく、容易に形成することができる。ｉ型ＣＩＧＳ層２４２の厚さを、薄く形成することも容易に可能となる。
【０１０８】
図１９（ａ）は、光電変換装置の製造方法をテスト構造に適用した結果の暗電流密度（Ａ／ｃｍ2）とＣｕ／ＩＩＩ族比との関係を表す。図１９（ｂ）は、基板上にＭｏおよびＣＩＧＳを積層したテスト構造の一例のＳＥＭ写真である。
【０１０９】
例えば、図１５（ａ）のように、基板温度を、第２段階、第３段階共に約５５０℃程度とした場合には、暗電流値は、約３．２×１０-7（Ａ／ｃｍ2）程度であり、また、Ｃｕ／ＩＩＩ族比を変化させても顕著な依存性は見られない。
【０１１０】
例えば、図１５（ａ）のように、基板温度を、第２段階、第３段階共に約４００℃程度とした場合には、暗電流値は、約１．５×１０-8（Ａ／ｃｍ2）〜１×１０-7（Ａ／ｃｍ2）程度であり、Ｃｕ／ＩＩＩ族比を約０．６〜約０．９２まで増加させるにつれて、徐々に増加する傾向が見られる。
【０１１１】
一方、図１７（ａ）のように、基板温度を、第２段階および第３段階の３ａ期間で共に約５５０℃程度、Ｃｕ／ＩＩＩ族比を１．０よりも小さい値へと変化させ、第３段階の３ｂ期間で約４００℃程度、Ｃｕ／ＩＩＩ族比をさらに小さい値へと変化させる場合には、暗電流値は、約２．９×１０-9（Ａ／ｃｍ2）程度となり、顕著な減少傾向が見られる。
【０１１２】
図２０は、本発明の比較例に係る光電変換装置の製造方法により形成された光電変換部のＳＩＭＳによる分析結果を示す。基板温度は、第２段階、第３段階共に約５５０℃程度であり、また、Ｃｕ／ＩＩＩ族比は約０．７５の例である。図２０に示されるＳＩＭＳの分析結果においては、化合物半導体薄膜２４の表面においてＣｕ元素の低下は観測されていない。すなわち、化合物半導体薄膜２４の表面層はｉ型化されてはいない。
【０１１３】
一方、図２１は、第１の実施の形態に係る光電変換装置の製造方法により形成された光電変換部のＳＩＭＳによる分析結果を示す。基板温度を、第２段階および第３段階の３ａ期間で共に約４００℃程度とし、第３段階の３ｂ期間で約３００℃程度にする場合には、Ｃｕ／ＩＩＩ族比を０．７５において、化合物半導体薄膜２４の表面においてＣｕ元素の顕著な低下が観測されている。すなわち、化合物半導体薄膜２４の表面層はｉ型化され、ｉ型ＣＩＧＳ層２４２が形成されている。ここで、第２段階で約４００℃程度、Ｃｕ／ＩＩＩ族比を０．９２としている。第３段階の３ｂ期間では、約３００℃程度、Ｃｕ／ＩＩＩ族比を０．７５としている。図２１から明らかなように、ｉ型化された化合物半導体薄膜２４の表面層（ｉ型ＣＩＧＳ層２４２）の厚さは、約２００ｎｍ程度である。
【０１１４】
図２２は、第１の実施の形態に係る光電変換装置の製造方法により形成された化合物半導体薄膜（ＣＩＧＳ薄膜）のＣｕ／ＩＩＩ族比の値をパラメータとする量子効率の波長特性を示す。ここで、化合物半導体薄膜（ＣＩＧＳ薄膜）２４の形成条件は、図２１の場合と同様に、基板温度を、第２段階および第３段階の３ａ期間で共に約４００℃程度とし、第３段階の３ｂ期間で約３００℃程度にしている。
【０１１５】
図２２から明らかなように、化合物半導体薄膜２４のＣｕ／ＩＩＩ族比の値が０．９、０．８．０．６と低下するにしたがって、量子効率は低下傾向が見られる。化合物半導体薄膜２４のＣｕ／ＩＩＩ族比の値が０．９、０．８．０．６と低下するのは、簡単にいうと期間３ｂを長くしてＣｕ分率を減らすことに対応し、ｉ型化された化合物半導体薄膜２４の表面層（ｉ型ＣＩＧＳ層２４２）の厚さは厚くなり、短波長側の量子効率が低下するためである。
【０１１６】
（光電変換特性）
第１の実施の形態に係る光電変換装置の量子効率の波長特性は、図２３に示すように表される。即ち、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）２４の量子効率を反映して、可視光から近赤外光まで幅広い波長領域において、高い量子効率の光電変換特性を示している。シリコン（Ｓｉ）の場合の光電変換特性に比べ、量子効率は倍以上である。
【０１１７】
光吸収層として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）２４の組成を、Ｃｕ（ＩｎＧａ）Ｓｅ2からＣｕ（Ｉｎ）Ｓｅ2まで変化することによって、波長域を近赤外光の波長である約１３００ｎｍまで拡張することができる。
【０１１８】
（光吸収特性）
第１の実施の形態に係る光電変換装置の光吸収特性は、図２４に示すように表される。即ち、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）２４の光吸収係数特性を反映して、可視光から近赤外光まで幅広い波長領域において、強い吸収性能を有する。
【０１１９】
例えば、可視光領域においてもシリコン（Ｓｉ）の吸収係数の約１００倍であり、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2 (０≦X≦１)）２４の組成を、ＣｕＧａＳｅ2からＣｕＩｎＳｅ2まで変化することによって、波長１３００ｎｍ程度まで、吸収性能を拡張することができる。
【０１２０】
（バンドギャップエネルギーとＩｎ／（Ｉｎ＋Ｇａ）組成比特性）
第１の実施の形態に係る光電変換装置に適用するカルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）のバンドギャップエネルギーとＩｎ／（Ｉｎ＋Ｇａ）組成比の依存性は、図２５に示すように表される。
【０１２１】
図２５に示すように、Ｃｕ（Ｇａ）Ｓｅ2のバンドギャップエネルギーは１．６８ｅＶであり、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2のバンドギャップエネルギーは１．３８ｅＶであり、Ｃｕ（Ｉｎ）Ｓｅ2のバンドギャップエネルギーは１．０４ｅＶである。
【０１２２】
カルコパイライト構造の化合物半導体薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）のバンドギャップエネルギーを図２５に示すように、Ｉｎ／（Ｉｎ＋Ｇａ）組成比を制御することによって、可変にすることができることから、組成制御によって、光電変換波長を可変にすることができる。例えば、暗電流低減のために、ＣＩＧＳ膜上面および下面近傍でＧａ過剰にして、バンドギャップエネルギーを大きくしてもよい。また、例えば、光電変換効率を近赤外波長域で向上させるために、ＣＩＧＳ膜内の所定の深さの範囲で、Ｉｎ過剰にしてバンドギャップエネルギーを小さくしてもよい。
【０１２３】
また、上で図１７を参照して説明したＣＩＧＳ表面層の形成において、表面層形成中にCu/III族比を一定としつつＧａ成分を増やすようにすれば、表面側でバンドギャップエネルギーが増加し、短波長側の量子効率を改善することができる。
【０１２４】
本発明の第１の実施の形態に係る光電変換装置の製造方法によって形成された光電変換装置の暗電流（Ａ／ｃｍ2）と表面層形成温度ＴA(℃)との関係は、図２６に示すように表される。ｐ型ＣＩＧＳ層２４１を形成した後、表面層形成温度ＴAを、例えば、約３００℃〜４００℃程度にして表面層（ｉ型ＣＩＧＳ層２４２）を形成すると暗電流特性が向上する。また、表面層形成温度ＴAを、例えば、約４００℃程度から、約３００℃程度に低下させても、暗電流特性が向上する。一方、表面層形成温度ＴAを、例えば、約３００℃以下とした場合には、暗電流の値は上昇し、暗電流特性は劣化する。
【０１２５】
第１の実施の形態の比較例に係る光電変換装置の製造方法によって形成された光電変換装置の光電変換部のＳＣＭ（走査型キャパシタンス顕微鏡）写真例は、図２７（ａ）に示すように表される。また、図２７（ｂ）は、図２７（ａ）の説明図を示す。比較例に係る光電変換装置の光電変換部には、図１６と同様に、ｐ型ＣＩＧＳ層２４１とｎ型のバッファ層（ＣｄＳ）３６からなるｐｎ接合が形成されている。
【０１２６】
ｐ型ＣＩＧＳ層２４１とｎ型のバッファ層（ＣｄＳ）３６との境界におけるｄＣ／ｄＶ信号の出ていない領域が幅ｄ１を有する接合空乏層を示す。比較例では、ｐ型ＣＩＧＳ層２４１の中に、広い範囲でｎ型となっている領域が観察されている（図２７（ｂ）では図示省略）。このような領域が、暗電流の増加を伴うリークパスに寄与しているものと考えられる。
【０１２７】
第１の実施の形態に係る光電変換装置の製造方法によって形成された光電変換装置の光電変換部のＳＣＭ写真例は、図２８（ａ）に示すように表される。また、図２８（ｂ）は、図２８（ａ）の説明図を示す。第１の実施の形態に係る光電変換装置の光電変換部には、図１８と同様に、ｐ型ＣＩＧＳ層２４１と、ｉ型ＣＩＧＳ層２４２と、ｎ型のバッファ層（ＣｄＳ）３６からなるｐｉｎ接合が形成されている。
【０１２８】
ｐ型ＣＩＧＳ層２４１とｎ型のバッファ層（ＣｄＳ）３６との境界におけるｄＣ／ｄＶ信号の出ていない領域が幅ｄ２を有する接合空乏層を示す。第１の実施の形態では、ｐ型ＣＩＧＳ層２４１の中に、ｎ型に反転している領域は殆ど観察されていない。したがって、暗電流の増加を伴うリークパス存在せず、暗電流特性の改善に寄与しているものと考えられる。
【０１２９】
（固体撮像装置）
本発明の第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、図２９に１画素部分の断面図として示すように、半導体基板１０上に形成された回路部３０と、回路部３０上に配置された光電変換部２８を備える。なお、図２９においては、バッファ層３６の図示を省略している。
【０１３０】
図２９に示す固体撮像装置は、半導体基板１０上に形成された回路部３０と、回路部３０上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離した下部電極層２５と、下部電極層２５上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離したカルコパイライト構造の化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置されたバッファ層３６と、バッファ層３６上に配置された透明電極層２６とを備える。ここで、列方向とは、各画素の信号を読み出すビット線が延伸する方向であり、行方向とは、列方向に直交し、各画素へのアドレス線であるワード線が延伸する方向である。
【０１３１】
下部電極層２５、化合物半導体薄膜２４、バッファ層３６および透明電極層２６は、回路部３０上に順次積層される。
【０１３２】
また、透明電極層２６と下部電極層２５間に逆バイアス電圧を印加して、カルコパイライト構造の化合物半導体薄膜２４内で衝突電離により、光電変換により発生した電荷の増倍を起こさせる。
【０１３３】
回路部３０は、下部電極層２５がゲートに接続されたトランジスタを備える。
【０１３４】
回路部３０と、回路部３０上に順次積層された下部電極層２５，化合物半導体薄膜２４，バッファ層３６および透明電極層２６は集積化されていても良い。
【０１３５】
また、図２９に示す固体撮像装置において、カルコパイライト構造の化合物半導体薄膜２４は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【０１３６】
下部電極層２５としては、例えば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などを使用することができる。
【０１３７】
バッファ層３６の形成材料としては、例えば、ＣｄＳ、ＺｎＳ、ＺｎＯ、ＺｎＭｇＯ、ＺｎＳｅ、Ｉｎ2Ｓ3などを使用することができる。
【０１３８】
図２９に示す固体撮像装置は、近赤外光領域にも感度を持つイメージセンサとして構成することもできる。
【０１３９】
図２９に示す固体撮像装置は、透明電極層２６上にカラーフィルタを備えていても良い。カラーフィルタは、赤（Ｒｅｄ）用、緑（Ｇｒｅｅｎ）用,青（Ｂｌｕｅ）用を、隣り合う画素５に設けて３組で１つとしてもよい。さらには、近赤外用のフィルタを追加して、４組で１つとしてもよい。この４組を２×２のマトリックス状に配置してもよい。カラーフィルタは、例えば、ゼラチン膜の多層化によって形成することもできる。また、４００ｎｍ近傍の紫外光をカットするための紫外光カットフィルタを用いることもできる。カットフィルタを屈折率の異なる無機物質を交互に複数周期積層した構造とすることができる。例えば、異なる屈折率を有する誘電体膜としてＴｉＯ２膜とＳｉＯ２膜を選択し、これらを交互に複数周期積層した構造とすることができる。
【０１４０】
上記のようなフィルタを形成した例を、図３４、３５に示す。図３の構造にカラーフィルタ４６を設けたのが図３４であり、図４の構造にカラーフィルタ４６を設けたのが図３５である。いずれの場合も、層間絶縁膜４１ではなく基板５０上にＺｎＯ系化合物半導体薄膜４２が形成される。また、４７は絶縁膜である。
【０１４１】
図２９に示す固体撮像装置においては、ゲート電極１６上に配置されるＶＩＡ電極３２によって、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタのゲート電極１６と光電変換部２８とを電気的に接続している。
【０１４２】
ｎチャネルＭＯＳトランジスタのゲート電極１６に光電変換部２８を構成するフォトダイオードのアノードが接続されることから、フォトダイオードにおいて検出された光情報は、当該ｎチャネルＭＯＳトランジスタによって増幅される。
【０１４３】
また、上記では実施形態としてバッファ層３６を有する構成について説明した。バッファ層３６によってリーク電流を低減できるが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【０１４４】
第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の１画素Ｃijの回路構成は、例えば、図３０（ａ）に示すように、フォトダイオードＰＤと３個のＭＯＳトランジスタで表される。一方、本発明の比較例に係る固体撮像装置の１画素Ｃijの回路構成は、例えば、図３０（ｂ）に示すように表される。第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置においては、フォトダイオードＰＤのアノード・カソード間に逆バイアスの高電圧を印加するため、比較的低電圧の印加される比較例に係る固体撮像装置の１画素Ｃijの回路構成とは異なった回路構成を採用する必要がある。
【０１４５】
また、第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、回路部３０と光電変換部２８からなる光電変換セルが１次元、或いは２次元マトリックス状に集積化されている。
【０１４６】
第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、図３１に示すように、行方向に配置された複数のワード線ＷＬi（ｉ＝１〜ｍ：ｍは整数）と、列方向に配置された複数のビット線ＢＬj（j＝１〜n：nは整数）と、ワード線ＷＬiとビット線ＢＬjの交差部に配置された画素Ｃijと、複数のワード線ＷＬiに接続された垂直走査回路１２０と、複数のビット線ＢＬjに接続された読み出し回路１６０と、読み出し回路１６０に接続された水平走査回路１４０とを備える。なお、図３１の構成例では３×３のマトリックスで示されているが、上記の通り、ｍ×ｎのマトリックスに拡張可能である。
【０１４７】
図３１中に示される各画素の回路構成は、図３０（ａ）に対応している。バッファ１００が、図３０（ａ）の破線で囲まれたソースフォロワであって、定電流源ＩｃとＭＯＳトランジスタＭSFで構成される。選択ＭＯＳトランジスタＭSEL のゲートは、ワード線ＷＬに接続されている。フォトダイオードＰＤのカソードにはターゲット電圧Ｖt（Ｖ）が印加されている。キャパシタＣPDは、フォトダイオードＰＤの空乏層容量であり、電荷蓄積を行うためのキャパシタである。
【０１４８】
ソースフォロワ用のＭＯＳトランジスタＭSFのドレインは電源電圧ＶDDPDに接続されている。フォトダイオードＰＤのアノードはリセット用のＭＯＳトランジスタＭRSTに接続されており、リセット端子ＲＳＴに入力する信号のタイミングで、フォトダイオードＰＤは、初期状態にリセットされる。
【０１４９】
なお、回路部３０は、図２９の例では、半導体基板１０上に配置される半導体集積回路の例で示されているが、例えば、ガラス基板上に形成された薄膜上に形成された薄膜トランジスタを集積化した薄膜トランジスタ集積回路によって形成することもできる。
【０１５０】
図２９に示す固体撮像装置においては、図３から明らかなように、隣接する画素セル間で、下部電極層２５上に配置される化合物半導体薄膜２４が互いに素子分離領域３４を介して分離されている。
【０１５１】
化合物半導体薄膜２４および素子分離領域３４上に配置されるバッファ層３６は、半導体基板表面全面に一体的に形成されている。
【０１５２】
図２９において、ソース・ドレイン領域１２間の半導体基板１０上に配置されるゲート絶縁膜は図示を省略している。また、ゲート電極１６と下部電極層２５間には、層間絶縁膜２０に埋め込まれたＶＩＡ電極３２が配置されている。
【０１５３】
また、集積化された複数の画素において、透明電極層２６は、半導体基板表面に一体的に形成され、電気的に共通にされている。
【０１５４】
即ち、透明電極層２６は、光電変換部２８を構成するフォトダイオード（ＰＤ）のカソード電極となり、高電界を印加するための一定電位（ターゲット電圧Ｖt）になされている。したがって、集積化された複数の画素において、光電変換部２８を構成するフォトダイオード（ＰＤ）のカソード電極は、分離して形成する必要はなく、半導体基板表面に一体的に形成され、電気的に共通にされている。
【０１５５】
回路部３０と光電変換部２８の積層化構造によって、光電変換セルの画素（ピクセル）領域全体が略光電変換領域として使用可能である。このことは、ＣＭＯＳ型イメージセンサにおいて、光電変換部２８をｐｎ接合ダイオードとして半導体基板内に形成した場合の開口率約３０〜４０％に比べ、開口率約８０〜９０％となり、大幅な改善効果を有する。
【０１５６】
なお、透明電極層（ＺｎＯ膜）２６は、等電位となるため、画素毎に分離形成する必要はないが、抵抗率が問題になる大容量のエリアセンサなどの場合には、画素の開口率に影響を及ぼさない範囲で、アルミニウムなどからなる電極を一定のピッチで、透明電極層２６上にメッシュ状、ストライプ状に配置してもよい。
【０１５７】
第１の実施の形態によれば、カルコパイライト型半導体を用いた光電変換部に高電界を印加することで、衝突電離による電荷の増倍を発生させ、かつ暗電流特性を改善することにより、低照度でも検出効率を大幅に高め、Ｓ／Ｎ比が高い光電変換装置およびその製造方法を提供することができる。
【０１５８】
第１の実施の形態によれば、暗電流特性が改善されたことにより、従来見られなかった増倍現象が観測され、低照度の光でも検出可能な光電変換装置およびその製造方法を提供することができる。
【０１５９】
第１の実施の形態によれば、カルコパイライト型半導体を用いた光電変換部に高電界を印加することで、衝突電離による電荷の増倍を発生させ、かつ暗電流特性を改善することにより、低照度でも検出効率を大幅に高め、Ｓ／Ｎ比が高い固体撮像装置を提供することができる。
【０１６０】
第１の実施の形態によれば、暗電流特性が改善されたことにより、従来見られなかった増倍現象が観測され、低照度の光でも検出可能な固体撮像装置を提供することができる。
【０１６１】
[第２の実施の形態]
（平面パターン構成）
本発明の第２の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の模式的全体平面パターン構成は、図１と同様である。したがって、説明は省略する。
【０１６２】
（光電変換装置）
第２の実施の形態に係る光電変換装置の概略の断面構造は、図３２に示すように、基板上に形成された回路部３０と、回路部３０上に配置された光電変換部２８を備える。なお、図３２においては、下部電極層２５およびバッファ層３６の図示を省略している。
【０１６３】
図３２に示す光電変換装置は、半導体基板１０上に形成された回路部３０と、回路部３０上に配置された下部電極層２５と、下部電極層２５上に配置されたカルコパイライト構造の化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置されたバッファ層３６と、バッファ層３６上に配置された透明電極層２６とを備える。
【０１６４】
また、下部電極層２５、化合物半導体薄膜２４、バッファ層３６および透明電極層２６は、回路部３０上に順次積層される。
【０１６５】
第２の実施の形態に係る光電変換装置においては、透明電極層２６と下部電極層２５間に逆バイアス電圧を印加して、カルコパイライト構造の化合物半導体薄膜２４内で衝突電離により、光電変換により発生した電荷の増倍を起こさせている。
【０１６６】
回路部３０は、前記下部電極層２５がソース，若しくはドレインに接続されたトランジスタを備える。
【０１６７】
回路部３０と、回路部３０上に順次積層された下部電極層２５，化合物半導体薄膜２４，バッファ層３６および透明電極層２６は集積化されていても良い。
【０１６８】
図３２に示す光電変換装置において、カルコパイライト構造の化合物半導体薄膜２４は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【０１６９】
下部電極層２５としては、例えば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などを使用することができる。
【０１７０】
また、バッファ層３６の形成材料としては、例えば、ＣｄＳ、ＺｎＳ、ＺｎＯ、ＺｎＭｇＯ、ＺｎＳｅ、Ｉｎ2Ｓ3などを使用することができる。
【０１７１】
透明電極層２６は、化合物半導体薄膜２４上に設けられるノンドープのＺｎＯ膜（ｉ−ＺｎＯ）と、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）上に設けられるｎ型のＺｎＯ膜とで構成される。
【０１７２】
図３２に示す光電変換装置は、近赤外光領域にも感度を持つフォトセンサとして構成することもできる。
【０１７３】
また、化合物半導体薄膜２４は、表面に高抵抗層（ｉ型ＣＩＧＳ層）を備えている。
【０１７４】
図３２において、回路部３０には、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタが示されており、半導体基板１０と、半導体基板１０内に形成されたソース・ドレイン領域１２と、ソース・ドレイン領域１２間の半導体基板１０上に配置されるゲート絶縁膜１４と、ゲート絶縁膜１４上に配置されるゲート電極１６と、ソース・ドレイン領域１２上に配置されるＶＩＡ０電極１７と、ＶＩＡ０電極１７上に配置されるソース・ドレイン用の配線層１８と、配線層１８上に配置されるＶＩＡ１電極２３とを備える。
【０１７５】
ゲート電極１６、ＶＩＡ０電極１７、配線層１８、およびＶＩＡ１電極２３は、いずれも層間絶縁膜２０内に形成される。
【０１７６】
ＶＩＡ０電極１７と、ＶＩＡ０電極１７上に配置される配線層１８と、配線層１８上に配置されるＶＩＡ１電極２３によって、ソース・ドレイン領域１２上に配置されるＶＩＡ電極３３が形成される。
【０１７７】
図３２に示す光電変換装置においては、ソース・ドレイン領域１２上に配置されるＶＩＡ電極３３によって、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタのソース・ドレイン領域１２と光電変換部２８とを電気的に接続している。
【０１７８】
図３２に示す光電変換装置においては、回路構成上の差異を反映して、第１の実施の形態と比べ光電変換装置自体に増幅機能はない。
【０１７９】
第２の実施の形態に係る光電変換装置を２次元に並べて構成した固体撮像装置の隣接する画素を含めたより詳細な断面構造は、図３と同様に表される。図３において、ＶＩＡ電極３２の代わりにＶＩＡ電極３３を備える場合に相当する。
【０１８０】
図３から明らかなように、隣接する画素セル間で、下部電極層２５および下部電極層２５上に配置される化合物半導体薄膜２４が互いに層間絶縁膜によって形成される素子分離領域３４を介して分離されている。また、化合物半導体薄膜２４上に配置されるバッファ層３６は、半導体基板表面全面に一体的に形成されている。また、透明電極層２６は、半導体基板表面全面に一体的に形成され、かつ電気的に共通にされている。
【０１８１】
なお、化合物半導体薄膜２４と下部電極層２５の幅は同等であってもよく、或いは、より詳細には、図３に示すように、化合物半導体薄膜２４の幅が、下部電極層２５の幅よりも大きくなるように設定してもよい。
【０１８２】
この構成によれば、透明電極層２６としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、リークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ｐｎ接合界面の暗電流を低減することができる。
【０１８３】
ｎチャネルＭＯＳトランジスタのソース・ドレイン領域１２に、光電変換部２８を構成するフォトダイオードのアノードが接続されることから、フォトダイオードにおいて検出された光情報は、ｎチャネルＭＯＳトランジスタによってスイッチングされる。
【０１８４】
なお、回路部３０は、例えば、ガラス基板上に形成された薄膜上に形成されたＣＭＯＳ構成の薄膜トランジスタによって形成することもできる。
【０１８５】
第２の実施の形態に係る光電変換装置においても、光電変換部２８の構成は第１の実施の形態に係る光電変換装置と同様であるため、図１１〜図１４に示した光電変換部の増倍機構、図１７に示した光電変換装置の製造方法などはいずれも第１の実施の形態に係る光電変換装置においても同様である。したがって、これらの説明は省略する。
【０１８６】
また、上記では実施形態としてバッファ層３６を有する構成について説明した。バッファ層３６によってリーク電流を低減できるが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【０１８７】
（固体撮像装置）
第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、図３３に１画素部分の断面図として示すように、基板上に形成された回路部３０と、回路部３０上に配置された光電変換部２８を備える。なお、図３３においては、バッファ層３６の図示を省略している。
【０１８８】
図３３に示す固体撮像装置は、半導体基板１０上に形成された回路部３０と、回路部３０上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離した下部電極層２５と、下部電極層２５上に配置され，列方向若しくは行方向に隣接する画素間で互いに分離したカルコパイライト構造の化合物半導体薄膜２４と、化合物半導体薄膜２４上に配置されたバッファ層３６と、バッファ層３６上に配置され，隣接する画素間で平坦化構造を有する透明電極層とを備える。ここで、列方向とは、各画素の信号を読み出すビット線が延伸する方向であり、行方向とは、列方向に直交し、各画素へのアドレス線であるワード線が延伸する方向である。
【０１８９】
下部電極層２５、化合物半導体薄膜２４、バッファ層３６および透明電極層２６は、回路部３０上に順次積層される。
【０１９０】
透明電極層２６と下部電極層２５間に逆バイアス電圧を印加して、カルコパイライト構造の化合物半導体薄膜２４内で衝突電離により、光電変換により発生した電荷の増倍を起こさせている。
【０１９１】
回路部３０は、下部電極層２５がソース，若しくはドレインに接続されたトランジスタを備える。
【０１９２】
回路部３０と、回路部３０上に順次積層された下部電極層２５，化合物半導体薄膜２４，バッファ層３６および透明電極層２６は集積化されていても良い。
【０１９３】
また、図３１に示す固体撮像装置において、カルコパイライト構造の化合物半導体薄膜２４は、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)で形成される。
【０１９４】
下部電極層２５としては、例えば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などを使用することができる。
【０１９５】
バッファ層３６の形成材料としては、例えば、ＣｄＳ、ＺｎＳ、ＺｎＯ、ＺｎＭｇＯ、ＺｎＳｅ、Ｉｎ2Ｓ3などを使用することができる。
【０１９６】
図３３に示す固体撮像装置は、近赤外光領域にも感度を持つイメージセンサとして構成することもできる。
【０１９７】
図３３に示す固体撮像装置は、透明電極層２６上にカラーフィルタを備えていても良い。カラーフィルタは、赤（Ｒｅｄ）用、緑（Ｇｒｅｅｎ）用,青（Ｂｌｕｅ）用を、隣り合う画素５に設けて３組で１つとしてもよい。さらには、近赤外用のフィルタを追加して、４組で１つとしてもよい。この４組を２×２のマトリックス状に配置してもよい。カラーフィルタは、例えば、ゼラチン膜の多層化によって形成することもできる。
【０１９８】
図３３に示す固体撮像装置においては、ソース・ドレイン領域１２上に配置されるＶＩＡ電極３３によって、ＣＭＯＳの一部を構成するｎチャネルＭＯＳトランジスタのソース・ドレイン領域１２と光電変換部２８とを電気的に接続している。
【０１９９】
ｎチャネルＭＯＳトランジスタのソース・ドレイン領域１２に、光電変換部２８を構成するフォトダイオードのアノードが接続されることから、フォトダイオードにおいて検出された光情報は、ｎチャネルＭＯＳトランジスタによってスイッチングされる。
【０２００】
第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置の１画素Ｃijの回路構成も、図３０（ａ）とは回路構成は異なるが、フォトダイオードＰＤと３個のＭＯＳトランジスタで表される（図示省略）。第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置においても、フォトダイオードＰＤのアノード・カソード間に逆バイアスの高電圧を印加するため、比較的低電圧の印加される比較例に係る固体撮像装置の１画素Ｃijの回路構成とは異なった回路構成を採用する必要がある。
【０２０１】
また、第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、回路部３０と光電変換部２８からなる光電変換セルが１次元、或いは２次元マトリックス状に集積化されている。
【０２０２】
第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置は、各画素Ｃijの回路構成は異なるが、図３１と同様に、行方向に配置された複数のワード線ＷＬi（ｉ＝１〜ｍ：ｍは整数）と、列方向に配置された複数のビット線ＢＬj（j＝１〜n：nは整数）と、ワード線ＷＬiとビット線ＢＬjの交差部に配置された画素Ｃijと、複数のワード線ＷＬiに接続された垂直走査回路１２０と、複数のビット線ＢＬjに接続された読み出し回路１６０と、読み出し回路１６０に接続された水平走査回路１４０とを備える。なお、図３１の構成例では３×３のマトリックスで示されているが、上記の通り、ｍ×ｎのマトリックスに拡張可能である。
【０２０３】
なお、回路部３０は、図３３の例では、半導体基板１０上に配置される半導体集積回路の例で示されているが、例えば、ガラス基板上に形成された薄膜上に形成された薄膜トランジスタを集積化した薄膜トランジスタ集積回路によって形成することもできる。
【０２０４】
図３３に示す固体撮像装置においても、図３からも明らかなように、隣接する画素セル間で、下部電極層２５上に配置される化合物半導体薄膜２４が互いに素子分離領域３４を介して分離されている。
【０２０５】
化合物半導体薄膜２４および素子分離領域３４上に配置されるバッファ層３６は、半導体基板表面全面に一体的に形成されている。
【０２０６】
図３３において、ソース・ドレイン領域１２と下部電極層２５間には、ＶＩＡ電極３３が配置されている。
【０２０７】
また、集積化された複数の画素において、透明電極層２６は、半導体基板表面に一体的に平坦化されて形成され、電気的に共通にされている。
【０２０８】
即ち、透明電極層２６は、光電変換部２８を構成するフォトダイオード（ＰＤ）のカソード電極となり、高電界を印加するための一定電位（例えば、ターゲット電圧Ｖt）になされている。したがって、集積化された複数の画素において、光電変換部２８を構成するフォトダイオード（ＰＤ）のカソード電極は、分離して形成する必要はなく、半導体基板表面に一体的に形成され、電気的に共通にされている。
【０２０９】
図３３に示す固体撮像装置も、回路部３０と光電変換部２８の積層化構造によって、光電変換セルの画素（ピクセル）領域全体が略光電変換領域として使用可能である。このことは、ＣＭＯＳ型イメージセンサにおいて、光電変換部２８をｐｎ接合ダイオードとして半導体基板内に形成した場合の開口率約３０〜４０％に比べ、開口率約８０〜９０％となり、大幅な改善効果を有する。
【０２１０】
図３３に示す固体撮像装置においては、回路構成上の差異を反映して、各画素毎に増幅機能はない。
【０２１１】
一方、光電変換部２８の構成は第１の実施の形態に係る光電変換装置を適用して構成される固体撮像装置と同様であるため、図１７に示したカルコパイライト構造の化合物半導体薄膜の形成工程、図２２に示した光電変換特性、図２３に示した化合物半導体薄膜（ＣＩＧＳ薄膜）の量子効率の波長特性、図２４に示した光吸収特性、図２５に示した化合物半導体薄膜のバンドギャップエネルギーの組成比依存性、などはいずれも本発明の第２の実施の形態に係る光電変換装置を適用して構成される固体撮像装置においても同様である。したがって、これらの説明は省略する。
【０２１２】
なお、透明電極層（ＺｎＯ膜）２６は、等電位となるため、画素毎に分離形成する必要はないが、抵抗率が問題になる大容量のエリアセンサなどの場合には、画素の開口率に影響を及ぼさない範囲で、アルミニウムなどからなる電極を一定のピッチで、透明電極層２６上にメッシュ状、ストライプ状に配置してもよい。
【０２１３】
また、上記では実施形態としてバッファ層３６を有する構成について説明した。バッファ層３６によってリーク電流を低減できるが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【０２１４】
第２の実施の形態によれば、カルコパイライト型半導体を用いた光電変換部に高電界を印加することで、衝突電離による電荷の増倍を発生させ、かつ暗電流特性を改善することにより、低照度でも検出効率を大幅に高め、Ｓ／Ｎ比が高い光電変換装置およびその製造方法を提供することができる。
【０２１５】
第２の実施の形態によれば、暗電流特性が改善されたことにより、従来見られなかった増倍現象が観測され、低照度の光でも検出可能な光電変換装置およびその製造方法を提供することができる。
【０２１６】
第２の実施の形態によれば、カルコパイライト型半導体を用いた光電変換部に高電界を印加することで、衝突電離による電荷の増倍を発生させ、かつ暗電流特性を改善することにより、低照度でも検出効率を大幅に高め、Ｓ／Ｎ比が高い固体撮像装置を提供することができる。
【０２１７】
第２の実施の形態によれば、暗電流特性が改善されたことにより、従来見られなかった増倍現象が観測され、低照度の光でも検出可能な固体撮像装置を提供することができる。
【０２１８】
[その他の実施の形態]
上記のように、本発明は第１および第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０２１９】
本発明の第１および第２の実施の形態に係る光電変換装置およびその製造方法、および固体撮像装置においては、光電変換部にカルコパイライト構造をもつ化合物半導体薄膜として、Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)を用いているが、これに限定されるものではない。
【０２２０】
化合物半導体薄膜に適用するＣＩＧＳ薄膜としては、Ｃｕ（ＩｎX,Ｇａ1-X）(ＳｅY, Ｓ1-Y) (０≦X≦１,０≦Y≦１)という組成のものも知られており、このような組成をもつＣＩＧＳ薄膜も利用可能である。
【０２２１】
カルコパイライト構造の化合物半導体薄膜としては、この他、ＣｕＡｌＳ2,ＣｕＡｌＳｅ2,ＣｕＡｌＴｅ2,ＣｕＧａＳ2,ＣｕＧａＳｅ2, ＣｕＧａＴｅ2, ＣｕＩｎＳ2, ＣｕＩｎＳｅ2, ＣｕＩｎＴｅ2, ＡｇＡｌＳ2, ＡｇＡｌＳｅ2, ＡｇＡｌＴｅ2, ＡｇＧａＳ2, ＡｇＧａＳｅ2, ＡｇＧａＴｅ2, ＡｇＩｎＳ2, ＡｇＩｎＳｅ2, ＡｇＩｎＴｅ2など、他の化合物半導体薄膜も適用可能である。
【０２２２】
また、上記では実施形態としてバッファ層を有する構成について説明したが、本発明はこれに限るものではない。化合物半導体薄膜(ＣＩＧＳ)層の上にバッファ層なしで電極層を設ける構成であってもよい。
【０２２３】
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【０２２４】
本発明の光電変換装置、および固体撮像装置は、近赤外光にも高い感度を有するため、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、或いは車載カメラ（夜間の視覚補助や遠方の視野確保などのために車に搭載されるカメラ）用のイメージセンサ、更に医療用の近赤外光検出用のイメージセンサ、および幅広い波長域における光検出装置（フォトディテクタ）、アバランシェフォトダイオードなどに適用可能である。
【符号の説明】
【０２２５】
１…パッケージ基板
２…ボンディングパッド
３…アルミニウム電極層
４…ボンディングパッド接続部
５…画素
１０…半導体基板
１２…ソース・ドレイン拡散層
１４…ゲート絶縁膜
１６…ゲート電極
１７…ＶＩＡ０電極
１８…配線層
２０…層間絶縁膜
２２,２３…ＶＩＡ１電極
２４…化合物半導体薄膜（ＣＩＧＳ膜）
２５…下部電極層
２６…透明電極層
２８…光電変換部
３０…回路部
３２,３３…ＶＩＡ電極
３４…素子分離領域
３６…バッファ層
１２０…垂直走査回路
１４０…水平走査回路
１６０…読出し回路
２４１…ｐ型ＣＩＧＳ層
２４２…ｉ型ＣＩＧＳ層（高抵抗層）
２６１…半絶縁層（ｉＺｎＯ層）
２６２…上部電極層（ｎＺｎＯ層）
ＷＬｉ（ｉ＝１〜ｍ：ｍは整数）…ワード線
ＢＬｊ（ｊ＝１〜ｎ：ｎは整数）…ビット線
【図１】
2011151271.tif 000003
【図２】
2011151271.tif 000004
【図３】
2011151271.tif 000005
【図４】
2011151271.tif 000006
【図５】
2011151271.tif 000007
【図６】
2011151271.tif 000008
【図７】
2011151271.tif 000009
【図８】
2011151271.tif 000010
【図９】
2011151271.tif 000011
【図１０】
2011151271.tif 000012
【図１１】
2011151271.tif 000013
【図１２】
2011151271.tif 000014
【図１３】
2011151271.tif 000015
【図１４】
2011151271.tif 000016
【図１５】
2011151271.tif 000017
【図１６】
2011151271.tif 000018
【図１７】
2011151271.tif 000019
【図１８】
2011151271.tif 000020
【図２０】
2011151271.tif 000021
【図２１】
2011151271.tif 000022
【図２２】
2011151271.tif 000023
【図２３】
2011151271.tif 000024
【図２４】
2011151271.tif 000025
【図２５】
2011151271.tif 000026
【図２６】
2011151271.tif 000027
【図２９】
2011151271.tif 000028
【図３０】
2011151271.tif 000029
【図３１】
2011151271.tif 000030
【図３２】
2011151271.tif 000031
【図３３】
2011151271.tif 000032
【図３４】
2011151271.tif 000033
【図３５】
2011151271.tif 000034
【図１９】
2011151271.tif 000035
【図２７】
2011151271.tif 000036
【図２８】
2011151271.tif 000037