(57)【要約】【課題】半導体レーザ素子をレーザ発振する際のスパイク電流を抑制し、スパイク電流に起因する放射ノイズを低減させると共に、半導体レーザ素子の性能劣化を抑制する。【解決手段】定電圧源７に対してＦＥＴ３及び半導体レーザ素子６が直列接続される。また、定電圧源７に対して定電流源９及びＦＥＴ１２が直列接続される。ＦＥＴ３と半導体レーザ素子６との間の接続点Ｐ１と、定電流源９とＦＥＴ１２との間の接続点Ｐ２との間に、抵抗素子１１及びダイオード１０が配設されている。充電制御回路１３は、ＦＥＴ３が非導通状態の期間内であって、主制御回路２がＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の所定の時間は、ＦＥＴ１２を非導通状態とする充電制御信号Ｓｃ１を出力する。これにより、定電流源９の電流がダイオード１０及び抵抗素子１１を介して半導体レーザ素子６に供給され、半導体レーザ素子６が予め充電される。【選択図】図１
2011238821.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザ素子を備え、前記半導体レーザ素子に電流を供給してレーザ光を出力させる半導体レーザ素子駆動装置において、
前記半導体レーザ素子に電圧を印加して、レーザ発振するのに必要な閾値電流以上の電流を前記半導体レーザ素子に供給するための定電圧源と、
前記半導体レーザ素子に直列接続され、前記定電圧源により前記半導体レーザ素子へ電流を供給する導通状態と前記半導体レーザ素子への電流の供給を停止する非導通状態とに切り換わる第１のスイッチ素子と、
前記第１のスイッチ素子の導通状態と非導通状態との切り換えを制御する第１の制御信号を前記第１のスイッチ素子に出力する第１の制御信号出力手段と、
前記閾値電流を下回る電流を前記半導体レーザ素子に供給するための定電流源と、
前記定電流源とグラウンド線との間に配設され、前記定電流源による電流を前記半導体レーザ素子に流す非導通状態と前記グラウンド線に直接流す導通状態とに切り換わる第２のスイッチ素子と、
前記第２のスイッチ素子の導通状態と非導通状態との切り換えを制御する第２の制御信号を前記第２のスイッチ素子に出力する第２の制御信号出力手段と、を備え、
前記第２の制御信号出力手段は、前記第１のスイッチ素子が非導通状態の期間内であって、前記第１の制御信号出力手段が前記第１のスイッチ素子を導通状態とする前記第１の制御信号を出力する直前の所定の時間は、前記第２のスイッチ素子を非導通状態とする前記第２の制御信号を出力し、それ以外の時間は、前記第２のスイッチ素子を導通状態とする前記第２の制御信号を出力することを特徴とする半導体レーザ素子駆動装置。
【請求項２】
前記半導体レーザ素子と等価なインピーダンス特性を有する補償回路と、
前記補償回路に直列接続され、前記定電圧源により前記補償回路へ電流を供給する導通状態と前記補償回路への電流の供給を停止する非導通状態とに切り換わる第３のスイッチ素子と、
前記第１の制御信号と相補関係にある第３の制御信号を前記第３のスイッチ素子に出力する第３の制御信号出力手段と、
前記補償回路に電流を供給するための補償回路用定電流源と、
前記補償回路用定電流源と前記グラウンド線との間に配設され、前記補償回路用定電流源による電流を前記補償回路に流す非導通状態と前記グラウンド線に直接流す導通状態とに切り換わる第４のスイッチ素子と、
前記第４のスイッチ素子の導通状態と非導通状態との切り換えを制御する第４の制御信号を前記第４のスイッチ素子に出力する第４の制御信号出力手段と、を備え、
前記第４の制御信号出力手段は、前記第３のスイッチ素子が非導通状態の期間内であって、前記第３の制御信号出力手段が前記第３のスイッチ素子を導通状態とする前記第３の制御信号を出力する直前の前記所定の時間は、前記第４のスイッチ素子を非導通状態とする前記第４の制御信号を出力し、それ以外の時間は、前記第４のスイッチ素子を導通状態とする前記第４の制御信号を出力することを特徴とする請求項１に記載の半導体レーザ素子駆動装置。
【請求項３】
半導体レーザ素子を備え、前記半導体レーザ素子に電流を供給してレーザ光を出力させる半導体レーザ素子駆動装置において、
前記半導体レーザ素子に電圧を印加して、レーザ発振するのに必要な閾値電流以上の電流を前記半導体レーザ素子に供給するための定電圧源と、
前記半導体レーザ素子に直列接続され、前記定電圧源により前記半導体レーザ素子へ電流を供給する導通状態と前記半導体レーザ素子への電流の供給を停止する非導通状態とに切り換わる第１のスイッチ素子と、
前記第１のスイッチ素子の導通状態と非導通状態との切り換えを制御する第１の制御信号を前記第１のスイッチ素子に出力する第１の制御信号出力手段と、
前記半導体レーザ素子と等価なインピーダンス特性を有する補償回路と、
前記補償回路に直列接続され、前記定電圧源により前記補償回路へ電流を供給する導通状態と前記補償回路への電流の供給を停止する非導通状態とに切り換わる第２のスイッチ素子と、
前記第１の制御信号と相補関係にある第２の制御信号を前記第２のスイッチ素子に出力する第２の制御信号出力手段と、
前記半導体レーザ素子のアノード端子と前記補償回路の第２のスイッチ素子に接続される端子との間に配設され、前記半導体レーザ素子の前記アノード端子と前記補償回路の前記端子とを導通又は非導通させる導通状態又は非導通状態に切り換わる第３のスイッチ素子と、
前記第３のスイッチ素子の導通状態と非導通状態との切り換えを制御する第３の制御信号を前記第３のスイッチ素子に出力する第３の制御信号出力手段と、を備え、
前記第３の制御信号出力手段は、前記第１のスイッチ素子が非導通状態の期間内であって、前記第１の制御信号出力手段が前記第１のスイッチ素子を導通状態とする前記第１の制御信号を出力する直前の所定の時間は、前記第３のスイッチ素子を導通状態とする前記第３の制御信号を出力し、それ以外の時間は、前記第３のスイッチ素子を非導通状態とする前記第３の制御信号を出力することを特徴とする半導体レーザ素子駆動装置。
【請求項４】
前記第３の制御信号出力手段は、前記第２のスイッチ素子が非導通状態の期間内であって、前記第２の制御信号出力手段が前記第２のスイッチ素子を導通状態とする前記第２の制御信号を出力する直前の前記所定の時間は、前記第３のスイッチ素子を導通状態とする前記第３の制御信号を出力し、それ以外の時間は、前記第３のスイッチ素子を非導通状態とする前記第３の制御信号を出力することを特徴とする請求項３に記載の半導体レーザ素子駆動装置。
【請求項５】
前記第３のスイッチ素子に直列接続されたインダクタンス素子を備えたことを特徴とする請求項３又は４に記載の半導体レーザ素子駆動装置。
【請求項６】
前記所定の時間は、前記インダクタンス素子のインダクタンス値、前記半導体レーザ素子の容量値及び前記補償回路の容量値で規定される共振周波数の半周期分の時間に設定されていることを特徴とする請求項５に記載の半導体レーザ素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子を発光駆動する半導体レーザ素子駆動装置に関する。
【背景技術】
【０００２】
従来、レーザビームプリンタである電子写真方式の画像形成装置では、半導体レーザ素子として端部発光レーザが用いられ、電流駆動方式の駆動装置が用いられてきた。近年、レーザビームプリンタでは、画像の更なる高精細化、印刷の高速化を実現するために、画像形成に用いる半導体レーザ素子のビーム数を増やす、いわゆる多ビーム化の動きが活発である。多ビーム化にあたり、端部発光レーザに替えて、垂直共振器面発光レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  ＬＡＳＥＲ）素子が用いられる。ＶＣＳＥＬは、従来、レーザビームプリンタの画像形成に用いられていた端部発光レーザに比べて、多ビーム化が容易であるという利点がある。
【０００３】
しかしながら、ＶＣＳＥＬはＰＮ接合面積が小さいという内部構造から、従来の端部発光レーザに比べて内部抵抗が１〜２桁以上大きく、一般に数１００Ωから数ｋΩである。さらに内部寄生容量も数ｐＦから数１０ｐＦ存在する。したがって、従来、端部発光レーザに用いられてきた電流駆動方式の駆動装置ではＶＣＳＥＬ駆動立ち上がり時の電流波形が鈍ってしまい、高速化が困難であった。
【０００４】
そこで、ＶＣＳＥＬの高速応答を可能にするため、電流駆動方式に替えて、電圧駆動方式の半導体レーザ素子駆動装置が多く用いられている。この電圧駆動方式によって、内部抵抗の大きなＶＣＳＥＬでも、入力信号に対して大きく遅れる事無く電流波形が立ち上がるため、いわゆる高速パルス駆動が可能となる。しかし、電圧駆動方式の駆動回路を用いると、立ち上がり時にＶＣＳＥＬ内部に存在する内部容量を充電するための大きなスパイク電流が発生する。ＶＣＳＥＬに流れるスパイク状の電流は、大きな値の高周波成分を多く含んでいる。このスパイク電流は、電源配線に高周波ノイズを重畳させ、プリント配線板あるいは電源供給用ケーブルをアンテナとして放射ノイズを発生する原因となってしまう。したがって、放射ノイズを抑制することが、ＶＣＳＥＬを搭載する画像形成装置の大きな課題である。
【０００５】
そこで、放射ノイズの原因となっているスパイク電流を抑制するために、予め半導体レーザ素子を充電しておく方法が考えられる（特許文献１参照）。図９は、従来の半導体レーザ素子駆動装置を示す図面である。図９に示すように、半導体レーザ素子１０６は、定電圧源１０７に電源ケーブルである電源配線１０５及びプリント配線板上のスイッチ素子１０３を介して接続されている。そして、スイッチ素子１０３と半導体レーザ素子１０６の間には、定電流源１０８が接続されている。この定電流源１０８により、主制御回路１０２からの主制御信号Ｓ１の状況に関わらず、図１０に示すように、半導体レーザ素子１０６がレーザ発振する閾値電流ＩＬＤｔｈ以下のバイアス電流Ｉｂを半導体レーザ素子１０６に常に流している。主制御回路１０２から主制御信号Ｓ１が与えられたときには、スイッチ素子１０３がオンし、定電圧源１０７から供給される電流とあわせて、閾値電流ＩＬＤｔｈを超える電流ＩＬＤが供給されて半導体レーザ素子１０６は発光する。このバイアス電流Ｉｂによって、寄生容量成分を有する半導体レーザ素子１０６には常に電荷が蓄えられた状態を保っている。したがって、主制御信号Ｓ１がＨＩＧＨになることによって、スイッチ素子１０３がオンになったとき、半導体レーザ素子１０６に突入する電流が少なく済む。そのため、立ち上がり時のスパイク電流を抑制し、電源配線１０５からの放射ノイズ低減が可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３６１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体レーザ素子に常時バイアス電流を流すことにより、半導体レーザ素子が、レーザ発振ではなく、ＬＥＤ発光状態で発光を続ける。このＬＥＤ発光状態が半導体レーザ素子の性能劣化の原因となり、半導体レーザ素子を画像形成装置に搭載した場合には、画像形成装置の寿命短縮化の原因となる。
【０００８】
そこで、本発明は、半導体レーザ素子をレーザ発振する際のスパイク電流を抑制し、スパイク電流に起因する放射ノイズを低減させると共に、半導体レーザ素子の性能劣化を抑制する半導体レーザ素子駆動装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、半導体レーザ素子を備え、前記半導体レーザ素子に電流を供給してレーザ光を出力させる半導体レーザ素子駆動装置において、前記半導体レーザ素子に電圧を印加して、レーザ発振するのに必要な閾値電流以上の電流を前記半導体レーザ素子に供給するための定電圧源と、前記半導体レーザ素子に直列接続され、前記定電圧源により前記半導体レーザ素子へ電流を供給する導通状態と前記半導体レーザ素子への電流の供給を停止する非導通状態とに切り換わる第１のスイッチ素子と、前記第１のスイッチ素子の導通状態と非導通状態との切り換えを制御する第１の制御信号を前記第１のスイッチ素子に出力する第１の制御信号出力手段と、前記閾値電流を下回る電流を前記半導体レーザ素子に供給するための定電流源と、前記定電流源とグラウンド線との間に配設され、前記定電流源による電流を前記半導体レーザ素子に流す非導通状態と前記グラウンド線に直接流す導通状態とに切り換わる第２のスイッチ素子と、前記第２のスイッチ素子の導通状態と非導通状態との切り換えを制御する第２の制御信号を前記第２のスイッチ素子に出力する第２の制御信号出力手段と、を備え、前記第２の制御信号出力手段は、前記第１のスイッチ素子が非導通状態の期間内であって、前記第１の制御信号出力手段が前記第１のスイッチ素子を導通状態とする前記第１の制御信号を出力する直前の所定の時間は、前記第２のスイッチ素子を非導通状態とする前記第２の制御信号を出力し、それ以外の時間は、前記第２のスイッチ素子を導通状態とする前記第２の制御信号を出力することを特徴とするものである。
【００１０】
また、本発明は、半導体レーザ素子を備え、前記半導体レーザ素子に電流を供給してレーザ光を出力させる半導体レーザ素子駆動装置において、前記半導体レーザ素子に電圧を印加して、レーザ発振するのに必要な閾値電流以上の電流を前記半導体レーザ素子に供給するための定電圧源と、前記半導体レーザ素子に直列接続され、前記定電圧源により前記半導体レーザ素子へ電流を供給する導通状態と前記半導体レーザ素子への電流の供給を停止する非導通状態とに切り換わる第１のスイッチ素子と、前記第１のスイッチ素子の導通状態と非導通状態との切り換えを制御する第１の制御信号を前記第１のスイッチ素子に出力する第１の制御信号出力手段と、前記半導体レーザ素子と等価なインピーダンス特性を有する補償回路と、前記補償回路に直列接続され、前記定電圧源により前記補償回路へ電流を供給する導通状態と前記補償回路への電流の供給を停止する非導通状態とに切り換わる第２のスイッチ素子と、前記第１の制御信号と相補関係にある第２の制御信号を前記第２のスイッチ素子に出力する第２の制御信号出力手段と、前記半導体レーザ素子のアノード端子と前記補償回路の第２のスイッチ素子に接続される端子との間に配設され、前記半導体レーザ素子の前記アノード端子と前記補償回路の前記端子とを導通又は非導通させる導通状態又は非導通状態に切り換わる第３のスイッチ素子と、前記第３のスイッチ素子の導通状態と非導通状態との切り換えを制御する第３の制御信号を前記第３のスイッチ素子に出力する第３の制御信号出力手段と、を備え、前記第３の制御信号出力手段は、前記第１のスイッチ素子が非導通状態の期間内であって、前記第１の制御信号出力手段が前記第１のスイッチ素子を導通状態とする前記第１の制御信号を出力する直前の所定の時間は、前記第３のスイッチ素子を導通状態とする前記第３の制御信号を出力し、それ以外の時間は、前記第３のスイッチ素子を非導通状態とする前記第３の制御信号を出力することを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、第１のスイッチ素子が非導通状態の期間中の所定の時間に、第２のスイッチ素子を非導通状態とする第２の制御信号を出力することで、定電流源から半導体レーザ素子に電流が供給され、半導体レーザ素子が充電される。これにより、第１のスイッチ素子が導通状態となった際に、半導体レーザ素子にスパイク電流が流れるのを抑制することができる。そして、スパイク電流が抑制されるので、スパイク電流に起因する放射ノイズが低減する。また、第１のスイッチ素子が非導通状態の期間中、所定の時間以外の時間は第２のスイッチ素子が導通状態となる。したがって、半導体レーザ素子に定電流源から電流が流れ込まず、半導体レーザ素子に常時バイアス電流を流す場合に比べて、半導体レーザ素子の性能劣化を抑制することができる。
【００１２】
また、本発明によれば、第１のスイッチ素子が非導通状態の期間中の所定の時間に、補償回路に蓄積されている電荷が第３のスイッチ素子を介して半導体レーザ素子に放出され、半導体レーザ素子が充電される。これにより、第１のスイッチ素子が導通状態となった際に、半導体レーザ素子にスパイク電流が流れるのを抑制することができる。そして、スパイク電流が抑制されるので、スパイク電流に起因する放射ノイズが低減する。また、第１のスイッチ素子が非導通状態の期間中、所定の時間以外の時間は第３のスイッチ素子が非導通状態となる。したがって、半導体レーザ素子に第３のスイッチ素子を介して電流が流れ込まず、半導体レーザ素子に常時バイアス電流を流す場合に比べて、半導体レーザ素子の性能劣化を抑制することができる。しかも、定電流源を設けなくてもよいので、回路が簡素化され、コストダウンとなる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。
【図２】本発明の第１実施形態に係る半導体レーザ素子駆動装置の動作を説明するための波形図であり、（ａ）は主制御信号の電圧波形図、（ｂ）は充電制御信号の電圧波形図である。また、（ｃ）は充電電流の波形図、（ｄ）は半導体レーザ素子の電圧波形図、（ｅ）は半導体レーザ素子の電流波形図、（ｆ）は電源電流の波形図である。
【図３】本発明の第２実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。
【図４】本発明の第２実施形態に係る半導体レーザ素子駆動装置の動作を説明するための波形図であり、（ａ）は主制御信号の電圧波形図、（ｂ）は補償回路側の主制御信号の電圧波形図である。（ｃ）は充電制御信号の電圧波形図、（ｄ）は補償回路側の充電制御信号の電圧波形図である。（ｅ）は定電流源による充電電流の波形図、（ｆ）は補償回路用定電流源による充電電流の波形図である。（ｇ）は半導体レーザ素子の電圧波形図、（ｈ）は補償回路の電圧波形図である。（ｉ）は半導体レーザ素子の電流波形図、（ｊ）は補償回路の電流波形図、（ｋ）は電源電流の波形図である。
【図５】本発明の第３実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。
【図６】本発明の第３実施形態に係る半導体レーザ素子駆動装置の動作を説明するための波形図であり、（ａ）は主制御信号の電圧波形図、（ｂ）は補償回路側の主制御信号の電圧波形図である。（ｃ）は充放電制御信号の電圧波形図である。（ｄ）は半導体レーザ素子の電圧波形図、（ｅ）は補償回路側の充電制御信号の電圧波形図である。（ｆ）は充放電電流の波形図である。（ｇ）は半導体レーザ素子の電流波形図、（ｈ）は補償回路の電流波形図である。（ｉ）は電源電流の波形図である。
【図７】本発明の第４実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。
【図８】本発明の第４実施形態に係る半導体レーザ素子駆動装置の動作を説明するための波形図であり、（ａ）は主制御信号の電圧波形図、（ｂ）は補償回路側の主制御信号の電圧波形図である。（ｃ）は充放電制御信号の電圧波形図である。（ｄ）は半導体レーザ素子の電圧波形図、（ｅ）は補償回路側の充電制御信号の電圧波形図である。（ｆ）は充放電電流の波形図である。（ｇ）は半導体レーザ素子の電流波形図、（ｈ）は補償回路の電流波形図である。（ｉ）は電源電流の波形図である。（ｊ）は電源配線電流スペクトラムである。
【図９】従来の半導体レーザ素子駆動装置の概略構成を示す電気回路図である。
【図１０】従来の半導体レーザ素子駆動装置の動作を説明するための波形図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。図１に示す半導体レーザ素子駆動装置１００は、不図示のプリント配線板に搭載された半導体レーザ素子６を備えている。半導体レーザ素子６は、本第１実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）素子であり、アノード端子６ａとカソード端子６ｃとを有する。カソード端子６ｃは不図示のプリント配線板に形成されたグラウンド線Ｇに接続されている。この半導体レーザ素子６は、閾値電流以上の電流が供給されたときにレーザ発振し、レーザ光を出力するものである。
【００１６】
また、半導体レーザ素子駆動装置１００は、一定の直流電圧を発生し、半導体レーザ素子６に電流を供給するための定電圧源７と、定電圧源７と半導体レーザ素子６のアノード端子６ａとを接続する電源供給線５と、を備えている。この電源供給線５は、電源ケーブルである電源配線５ａと、不図示のプリント配線板に形成された電源ライン５ｂとからなる。電源ライン５ｂには、第１のスイッチ素子として、ゲート端子３ｇ、ソース端子３ｓ及びドレイン端子３ｄを有するＦＥＴ３が配設されている。具体的に説明すると、ＦＥＴ３のドレイン端子３ｄが定電圧源７に電気的に接続され、ソース端子３ｓが半導体レーザ素子６のアノード端子６ａに電気的に接続されている。つまり、定電圧源７に対してＦＥＴ３と半導体レーザ素子６とが直列接続されている。ＦＥＴ３のゲート端子３ｇは第１の制御信号入力端子、ドレイン端子３ｄは電流入力端子、ソース端子３ｓは電流出力端子として機能する。なお、スイッチ素子として、ＦＥＴ３の代わりにバイポーラトランジスタを使用してもよい。定電圧源７は、半導体レーザ素子６に電圧を印加して、レーザ発振するのに必要な閾値電流以上の電流を半導体レーザ素子６に供給するためのものである。
【００１７】
また、半導体レーザ素子駆動装置１００は、ＦＥＴ３に接続される第１の制御信号出力手段として機能する主制御回路２を備えている。具体的は、ＦＥＴ３のゲート端子３ｇが、主制御回路２の第１の制御信号出力端子である主制御信号出力端子２ａに電気的に接続されている。主制御回路２は、第１の制御信号である主制御信号Ｓ１をＦＥＴ３に出力し、ＦＥＴ３の導通状態（オン）と非導通状態（オフ）との切り換えを制御する。主制御信号Ｓ１は、ＨＩＧＨレベル（例えば５Ｖ）とＬＯＷレベル（例えば０Ｖ）に切り換わるステップ信号である。つまり、主制御回路２は、ＨＩＧＨレベルを示す主制御信号Ｓ１をＦＥＴ３に出力してＦＥＴ３を導通状態とし、ＬＯＷレベルを示す主制御信号Ｓ１をＦＥＴ３に出力してＦＥＴ３を非導通状態とする。そして、ＦＥＴ３が導通状態となった場合には、定電圧源７により半導体レーザ素子６へ電流が供給され、ＦＥＴ３が非導通状態となった場合には、定電圧源７による半導体レーザ素子６への電流の供給が停止される。
【００１８】
ところで、本第１実施形態では、電源供給線５の電源配線５ａに、不図示のプリント配線板に形成された充電用の電流供給ライン５ｃが分岐して接続されている。半導体レーザ素子駆動装置１００は、この充電用の電流供給ライン５ｃに配設された定電流源９と、第２のスイッチ素子であるＦＥＴ１２とを備えている。定電流源９は、閾値電流を下回る一定の電流を出力するものであり、半導体レーザ素子６に供給して、スパイク電流を低減するために半導体レーザ素子６を充電するためのものである。この定電流源９は、例えば不図示のスイッチ素子を有して構成されている。ＦＥＴ１２は、ゲート端子１２ｇ、ソース端子１２ｓ及びドレイン端子１２ｄを有している。そして、ＦＥＴ１２は、定電流源９とグラウンド線Ｇとの間に配設されており、ドレイン端子１２ｄが定電流源９の出力端子に電気的に接続され、ソース端子１２ｓがグラウンド線Ｇに電気的に接続されている。ＦＥＴ１２のゲート端子１２ｇは第２の制御信号入力端子、ドレイン端子１２ｄは電流入力端子、ソース端子１２ｓは電流出力端子として機能する。
【００１９】
ＦＥＴ３と半導体レーザ素子６との間の接続点Ｐ１と、定電流源９とＦＥＴ１２との間の接続点Ｐ２とが、接続線５ｄで接続され、接続線５ｄには、抵抗素子１１とダイオード１０とが配設されている。抵抗素子１１の抵抗値は、ＦＥＴ１２が導通状態の場合のＦＥＴ１２のドレイン端子−ソース端子間の抵抗値よりも高く、ＦＥＴ１２が非導通状態の場合のＦＥＴ１２のドレイン端子−ソース端子間の抵抗値よりも低く設定されている。したがって、ＦＥＴ１２が非導通状態の場合には、定電流源９から出力された電流が、ダイオード１０及び抵抗素子１１を介して半導体レーザ素子６に供給される。ＦＥＴ１２が導通状態の場合には、定電流源９から出力された電流が、ＦＥＴ１２を介してグラウンド線Ｇに直接流れる。
【００２０】
半導体レーザ素子駆動装置１００は、ＦＥＴ１２に接続される第２の制御信号出力手段として機能する充電制御回路１３を備えている。具体的は、ＦＥＴ１２のゲート端子１２ｇが、充電制御回路１３の第２の制御信号出力端子である充電制御信号出力端子１３ａに電気的に接続されている。つまり、充電制御回路１３は、第２の制御信号である充電制御信号Ｓｃ１を充電制御信号出力端子１３ａからＦＥＴ１２に出力し、ＦＥＴ１２の導通状態（オン）と非導通状態（オフ）との切り換えを制御する。充電制御信号Ｓｃ１は、ＨＩＧＨレベル（例えば５Ｖ）とＬＯＷレベル（例えば０Ｖ）に切り換わるステップ信号である。つまり、充電制御回路１３は、ＨＩＧＨレベルを示す充電制御信号Ｓｃ１をＦＥＴ１２に出力してＦＥＴ１２を導通状態とし、ＬＯＷレベルを示す充電制御信号Ｓｃ１をＦＥＴ１２に出力してＦＥＴ１２を非導通状態とする。そして、ＦＥＴ１２が非導通状態となった場合には、定電流源９による電流が半導体レーザ素子６に供給され、ＦＥＴ１２が導通状態となった場合には、定電流源９による電流がグラウンド線Ｇに流れ、半導体レーザ素子６への電流の供給が停止される。
【００２１】
また、充電制御回路１３は、主制御回路２が出力している主制御信号Ｓ１がＨＩＧＨレベルかＬＯＷレベルかを示す信号を主制御回路２から入力している。そして、充電制御回路１３は、この主制御回路２からの信号に基づいて、充電制御信号Ｓｃ１のＨＩＧＨレベル及びＬＯＷレベルのタイミングを決定する。
【００２２】
次に、本第１実施形態の半導体レーザ素子駆動装置の回路動作について、図２に示す波形に基づいて詳細に説明する。なお、定電圧源７は５Ｖとし、図２（ａ）において、主制御回路２の主制御信号Ｓ１はＨＩＧＨ出力時５Ｖ、ＬＯＷ出力時０Ｖで周波数２０ＭＨｚオンデューティー５０％とした。半導体レーザ素子６は内部抵抗が約３００Ωで内部容量が１０ｐＦであり、レーザ発振して高エネルギーの発光をする閾値電流が約１０ｍＡの素子を使用した。定電流源９は電流値１０ｍＡを出力し、抵抗素子１１は５Ω、充電制御回路１３が出力する充電制御信号Ｓｃ１は、ＨＩＧＨレベル時５Ｖ、ＬＯＷレベル時０Ｖとした。
【００２３】
充電制御回路１３は、ＦＥＴ３が非導通状態の期間であって、主制御回路２がＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の僅かな所定の時間Δｔは、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。つまり、本第１実施形態では、充電制御回路１３は、図２（ｂ）に示すように、主制御信号Ｓ１がＨＩＧＨレベルになる直前の僅かな所定の時間Δｔ（実験例では１０ｎＳｅｃ）だけＬＯＷレベルの充電制御信号Ｓｃ１を出力する。
【００２４】
このＦＥＴ３が非導通状態の期間中、ＬＯＷレベルの充電制御信号Ｓｃ１によりＦＥＴ１２がオフして非導通状態となり、半導体レーザ素子６に充電電流Ｉｂが図２（ｃ）のように供給される。これによって、定電流源９により半導体レーザ素子６の内部容量成分に電荷が蓄えられる。定電流源９は、閾値電流を下回る電流を半導体レーザ素子６に供給するので、半導体レーザ素子６は、定電流源９による電流供給ではＬＥＤ発光状態となることはあっても、レーザ発振はしない。そして、ＦＥＴ３がオンして半導体レーザ素子６がレーザ発振される直前までに半導体レーザ素子６は所定の電圧（図２（ｄ）では約３．２Ｖ）まで充電される。従って、ＦＥＴ３が導通状態となるオンする瞬間、図２（ｅ）に示すように、半導体レーザ素子６のスパイク電流が抑制される。そして、図２（ｆ）のように、電源配線５ａの電流Ｉｉｎのスパイク電流による高周波成分も軽減され、放射ノイズを低減することができる。実験例では約１００ｍＡとなった。
【００２５】
また、充電制御回路１３は、ＦＥＴ３が非導通状態の期間であって、主制御回路２がＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の所定の時間Δｔ以外の時間は、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。なお、本第１実施形態では、ＦＥＴ３が非導通状態の期間も、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。つまり、本第１実施形態では、充電制御回路１３は、図２（ｂ）に示すように、充電制御信号Ｓｃ１としてＨＩＧＨレベルを出力する。
【００２６】
このように、ＦＥＴ３が非導通状態の期間中、所定の時間Δｔ以外の時間は、ＦＥＴ１２が導通状態となるので、半導体レーザ素子６に定電流源９から電流が流れ込まない。つまり、図２（ｅ）の電流波形に示すように、半導体レーザ素子６の消灯期間では僅かな所定の時間Δｔしか電流を流さないため、半導体レーザ素子に常時バイアス電流を流す場合に比べて、半導体レーザ素子６の性能劣化を抑制することができる。
【００２７】
以上、説明したように、本発明の第１実施形態にかかる半導体レーザ素子駆動装置１００によれば、放射ノイズの抑制と半導体レーザ素子６の性能劣化の抑制が可能となる。
【００２８】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体レーザ素子駆動装置について詳細に説明する。図３は、本発明の第２実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。なお、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。図３に示す半導体レーザ素子駆動装置１００Ａは、上記第１実施形態の構成に加えて、更に、半導体レーザ素子６と等価なインピーダンス特性（インピーダンスの周波数特性）を有する補償回路１６を備えている。本第２実施形態では、ＦＥＴ３は第１のスイッチ素子として機能し、ＦＥＴ１２は第２のスイッチ素子として機能する。
【００２９】
この補償回路１６は、抵抗素子１５Ａと容量性素子であるキャパシタ１５Ｂとの並列回路で構成されている。つまり、本第２実施形態では、補償回路１６の容量成分がキャパシタ１５Ｂである。キャパシタ１５Ｂは、半導体レーザ素子６の寄生容量と同じ容量値に設定されており、また、抵抗素子１５Ａは、半導体レーザ素子６の内部抵抗と同じ抵抗値に設定さている。なお、補償回路１６として、抵抗素子１５Ａとキャパシタ１５Ｂとの並列回路の代わりに、半導体レーザ素子６と同等の別のＶＣＳＥＬ素子や半導体レーザ素子６と同一のインピーダンス特性の半導体素子であってもよい。この場合の補償回路の容量成分は、寄生容量となる。補償回路１６は、一方の端子１６ａが定電圧源７に不図示のプリント配線板に形成された補償回路用電源供給線５ｅを介して接続され、他方の端子１６ｂが不図示のプリント配線板に形成されたグラウンド線Ｇに接続されている。この補償回路用電源供給線５ｅは、電源供給線５から分岐するように電源配線５ａとＦＥＴ３との間に接続されている。
【００３０】
補償回路用電源供給線５ｅには、第３のスイッチ素子としてのＦＥＴ１４が配設されている。具体的に説明すると、ＦＥＴ１４のドレイン端子１４ｄが定電圧源７に電気的に接続されている。ＦＥＴ１４のソース端子１４ｓは、補償回路１６のスイッチ素子側の端子である一方の端子１６ａに電気的に接続されている。つまり、定電圧源７に対して、ＦＥＴ１４と補償回路１６とが直列接続されている。ＦＥＴ１４のゲート端子１４ｇは第３の制御信号入力端子、ドレイン端子１４ｄは電流入力端子、ソース端子１４ｓは電流出力端子として機能する。なお、第３のスイッチ素子として、ＦＥＴ１４の代わりにバイポーラトランジスタを使用してもよい。ＦＥＴ１４は、ＦＥＴ３と同一特性の素子である。
【００３１】
本第２実施形態では、主制御回路２Ａが、上記第１実施形態の第１の制御信号出力手段として機能するほか、ＦＥＴ１４に接続される第３の制御信号出力手段として機能する。具体的は、ＦＥＴ１４のゲート端子１４ｇが主制御回路２Ａの第３の制御信号出力端子である主制御信号出力端子２ｂに電気的に接続されている。主制御回路２Ａは、主制御信号Ｓ１と相補関係にある第３の制御信号である主制御信号Ｓ２を主制御信号出力端子２ｂからＦＥＴ１４に出力し、ＦＥＴ１４の導通状態（オン）と非導通状態（オフ）との切り換えを制御する。主制御信号Ｓ２は、ＨＩＧＨレベル（例えば５Ｖ）とＬＯＷレベル（例えば０Ｖ）に切り換わるステップ信号である。つまり、主制御回路２Ａは、ＨＩＧＨレベルを示す主制御信号Ｓ２をＦＥＴ１４に出力してＦＥＴ１４を導通状態とし、ＬＯＷレベルを示す主制御信号Ｓ２をＦＥＴ１４に出力してＦＥＴ１４を非導通状態とする。ここで、主制御信号Ｓ２は、主制御信号Ｓ１と相補関係にある相補信号である。したがって、主制御信号Ｓ２は、主制御信号Ｓ１がＨＩＧＨレベルのときは、ＬＯＷレベルであり、主制御信号Ｓ１がＬＯＷレベルのときは、ＨＩＧＨレベルである。そして、ＦＥＴ１４が導通状態となった場合には、定電圧源７により補償回路１６へ電流が供給され、ＦＥＴ１４が非導通状態となった場合には、定電圧源７による補償回路１６への電流の供給が停止される。
【００３２】
ところで、本第２実施形態では、電源供給線５の電源配線５ａに、不図示のプリント配線板に形成された充電用の電流供給ライン５ｆが分岐して接続されている。半導体レーザ素子駆動装置１００Ａは、この充電用の電流供給ライン５ｆに配設された補償回路用定電流源（以下、単に「定電流源」という）１７と、第４のスイッチ素子であるＦＥＴ２０とを備えている。定電流源１７は、閾値電流を下回る一定の電流を出力するものであり、補償回路１６に電流を供給して、スパイク電流を低減するために補償回路１６を充電するためのものである。この定電流源１７は、例えば不図示のスイッチ素子を有して構成されている。ＦＥＴ２０は、ゲート端子２０ｇ、ドレイン端子２０ｄ及びソース端子２０ｓを有している。そして、ＦＥＴ２０は、定電流源１７とグラウンド線Ｇとの間に配設されており、ドレイン端子２０ｄが定電流源１７の出力端子に電気的に接続され、ソース端子２０ｓがグラウンド線Ｇに電気的に接続されている。ＦＥＴ２０のゲート端子２０ｇは第４の制御信号入力端子、ドレイン端子２０ｄは電流入力端子、ソース端子２０ｓは電流出力端子として機能する。
【００３３】
ＦＥＴ２０と補償回路１６との間の接続点Ｐ３と、定電流源１７とＦＥＴ２０との間の接続点Ｐ４とが、接続線５ｇで接続され、接続線５ｇには、抵抗素子１９とダイオード１８とが配設されている。抵抗素子１９の抵抗値は、ＦＥＴ２０が導通状態の場合のＦＥＴ２０のドレイン端子−ソース端子間の抵抗値よりも高く、ＦＥＴ２０が非導通状態の場合のＦＥＴ２０のドレイン端子−ソース端子間の抵抗値よりも低く設定されている。したがって、ＦＥＴ２０が非導通状態の場合には、定電流源１７から出力された電流が、ダイオード１８及び抵抗素子１９を介して補償回路１６に供給される。ＦＥＴ２０が導通状態の場合には、定電流源１７から出力された電流が、ＦＥＴ２０を介してグラウンド線Ｇに直接流れる。
【００３４】
また、本第２実施形態の充電制御回路１３Ａは、上記第１実施形態の第２の制御信号出力手段として機能するほか、ＦＥＴ２０に接続される第４の制御信号出力手段として機能する。具体的は、ＦＥＴ２０のゲート端子２０ｇが充電制御回路１３Ａの第４の制御信号出力端子である充電制御信号出力端子１３ｂに電気的に接続されている。充電制御回路１３Ａは、第４の制御信号である充電制御信号Ｓｃ２を充電制御信号出力端子１３ｂからＦＥＴ２０に出力し、ＦＥＴ２０の導通状態（オン）と非導通状態（オフ）との切り換えを制御する。充電制御信号Ｓｃ２は、ＨＩＧＨレベル（例えば５Ｖ）とＬＯＷレベル（例えば０Ｖ）に切り換わるステップ信号である。つまり、充電制御回路１３Ａは、ＨＩＧＨレベルを示す充電制御信号Ｓｃ２をＦＥＴ２０に出力してＦＥＴ２０を導通状態とし、ＬＯＷレベルを示す充電制御信号Ｓｃ２をＦＥＴ２０に出力してＦＥＴ２０を非導通状態とする。そして、ＦＥＴ２０が非導通状態となった場合には、定電流源１７による電流が補償回路１６に供給され、ＦＥＴ２０が導通状態となった場合には、定電流源１７による電流がグラウンド線Ｇに流れ、補償回路１６への電流の供給が停止される。
【００３５】
また、充電制御回路１３Ａは、主制御回路２Ａが出力している主制御信号Ｓ１，Ｓ２がＨＩＧＨレベルかＬＯＷレベルかを示す信号を主制御回路２Ａから入力している。そして、充電制御回路１３Ａは、この主制御回路２Ａからのこれら信号に基づいて、充電制御信号Ｓｃ１，Ｓｃ２のＨＩＧＨレベル及びＬＯＷレベルのタイミングを決定する。
【００３６】
次に、本第２実施形態の半導体レーザ素子駆動装置１００Ａの回路動作について、図４に示す波形に基づいて詳細に説明する。なお、定電圧源７は５Ｖとし、図４（ａ）において、主制御回路２Ａの主制御信号Ｓ１はＨＩＧＨ出力時５Ｖ、ＬＯＷ出力時０Ｖで周波数２０ＭＨｚオンデューティー５０％とした。また、図４（ｂ）において、主制御回路２Ａの主制御信号Ｓ２は、主制御信号Ｓ１と１８０度位相が異なる相補信号とした。半導体レーザ素子６は内部抵抗が約３００Ωで内部容量が１０ｐＦであり、レーザ発振して高エネルギーの発光をする閾値電流が約１０ｍＡの素子を使用した。定電流源９は電流値１０ｍＡを出力し、抵抗素子１１は５Ω、充電制御回路１３Ａが出力する充電制御信号Ｓｃ１は、ＨＩＧＨレベル時５Ｖ、ＬＯＷレベル時０Ｖとした。定電流源１７は電流値１０ｍＡを出力し、抵抗素子１９の抵抗値は５Ω、充電制御回路１３Ａが出力する充電制御信号Ｓｃ２はＨＩＧＨレベル時５Ｖ、ＬＯＷレベル時０Ｖとした。抵抗素子１５Ａの抵抗値は３００Ω、キャパシタ１５Ｂの容量値は１０ｐＦとした。
【００３７】
まず、半導体レーザ素子６側の回路動作から説明する。充電制御回路１３Ａは、ＦＥＴ３が非導通状態の期間であって、主制御回路２ＡがＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の僅かな所定の時間Δｔは、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。つまり、充電制御回路１３Ａは、図４（ｃ）に示すように、主制御信号Ｓ１がＨＩＧＨレベルになる直前の僅かな所定の時間Δｔ（実験例では１０ｎＳｅｃ）だけＬＯＷレベルの充電制御信号Ｓｃ１を出力する。
【００３８】
このＦＥＴ３が非導通状態の期間中、ＬＯＷレベルの充電制御信号Ｓｃ１によりＦＥＴ１２がオフして非導通状態となり、半導体レーザ素子６に充電電流Ｉｂ１が図４（ｅ）のように供給される。これによって、定電流源９により半導体レーザ素子６の内部容量成分に電荷が蓄えられる。
【００３９】
定電流源９は、閾値電流を下回る電流を半導体レーザ素子６に供給するので、半導体レーザ素子６は、定電流源９による電流供給ではＬＥＤ発光状態となることはあっても、レーザ発振はしない。そして、ＦＥＴ３がオンして半導体レーザ素子６がレーザ発振される直前までに半導体レーザ素子６は所定の電圧（図４（ｇ）では約３．２Ｖ）まで充電される。従って、ＦＥＴ３が導通状態となるオンする瞬間、図４（ｉ）に示すように、半導体レーザ素子６のスパイク電流が抑制される。
【００４０】
また、充電制御回路１３Ａは、ＦＥＴ３が非導通状態の期間であって、主制御回路２ＡがＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の所定の時間Δｔ以外の時間は、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。なお、本第２実施形態では、ＦＥＴ３が非導通状態の期間も、ＦＥＴ１２を導通状態とする充電制御信号Ｓｃ１を出力する。つまり、本第２実施形態では、充電制御回路１３Ａは、図４（ｃ）に示すように、充電制御信号Ｓｃ１としてＨＩＧＨレベルを出力する。
【００４１】
このように、ＦＥＴ３が非導通状態の期間中、所定の時間Δｔ以外の時間は、ＦＥＴ１２が導通状態となるので、半導体レーザ素子６に定電流源９から電流が流れ込まない。つまり、図４（ｉ）の電流波形に示すように、半導体レーザ素子６の消灯期間では僅かな所定の時間Δｔしか電流を流さないため、半導体レーザ素子に常時バイアス電流を流す場合に比べて、半導体レーザ素子６の性能劣化を抑制することができる。
【００４２】
次に、補償回路１６側の回路動作について説明する。充電制御回路１３Ａは、ＦＥＴ１４が非導通状態の期間であって、主制御回路２ＡがＦＥＴ１４を導通状態とする主制御信号Ｓ２を出力する直前の僅かな所定の時間Δｔは、ＦＥＴ２０を導通状態とする充電制御信号Ｓｃ２を出力する。つまり、充電制御回路１３Ａは、図４（ｄ）に示すように、主制御信号Ｓ２がＨＩＧＨレベルになる直前の僅かな所定の時間Δｔ（実験例では１０ｎＳｅｃ）だけＬＯＷレベルの充電制御信号Ｓｃ２を出力する。
【００４３】
また、ＦＥＴ１４が非導通状態の期間中、ＬＯＷレベルの充電制御信号Ｓｃ２によりＦＥＴ２０がオフして非導通状態となり、補償回路１６に充電電流Ｉｂ２が図４（ｆ）のように供給される。これによって、定電流源１７により補償回路１６のキャパシタ１５Ｂに電荷が蓄えられる。そして、ＦＥＴ１４がオンする直前までに補償回路１６のキャパシタ１５Ｂは所定の電圧（図４（ｈ）では約３．２Ｖ）まで充電される。従って、ＦＥＴ１４が導通状態となるオンする瞬間、図４（ｊ）に示すように、補償回路１６のスパイク電流が抑制される。
【００４４】
電源配線５ａに流れる電流Ｉｉｎは半導体レーザ素子６及び補償回路１６に流れる電流の和になるが、各々が発生するスパイク電流を抑制することで、図４（ｋ）のように電源配線５ａの高周波電流が抑制される。実験例では最大値が約１００ｍＡに抑制された。そして、スパイク電流が抑制されるので、スパイク電流に起因する放射ノイズが低減する。
【００４５】
以上、本第２実施形態の半導体レーザ素子駆動装置１００Ａによれば、上記第１実施形態の効果に加えて、補償回路１６を原因とする放射ノイズの低減が可能となる。
【００４６】
［第３実施形態］
次に、本発明の第３実施形態に係る半導体レーザ素子駆動装置について詳細に説明する。図５は、本発明の第３実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。なお、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。図５に示す半導体レーザ素子駆動装置１００Ｂは、第１のスイッチ素子としてのＦＥＴ３と、半導体レーザ素子６とを備え、これらＦＥＴ３と半導体レーザ素子６とが定電圧源７に対して直列接続されている。具体的には、ＦＥＴ３のドレイン端子３ｄが定電圧源７に電気的に接続され、ソース端子３ｓが半導体レーザ素子６のアノード端子６ａに電気的に接続される。また、半導体レーザ素子６のカソード端子６ｃはグラウンド線Ｇに電気的に接続される。
【００４７】
また、半導体レーザ素子駆動装置１００Ｂは、第２のスイッチ素子としてのＦＥＴ１４Ａと、半導体レーザ素子６と等価なインピーダンス特性を有する補償回路１６とを備えている。これらＦＥＴ１４Ａ及び補償回路１６は定電圧源７に対して直列接続されている。具体的には、ＦＥＴ１４Ａのドレイン端子１４ｄが定電圧源７に電気的に接続され、ＦＥＴ１４Ａのソース端子１４ｓが補償回路１６の一方の端子１６ａに電気的に接続される。また、補償回路１６の他方の端子１６ｂはグラウンド線Ｇに電気的に接続される。
【００４８】
この補償回路１６は、抵抗素子１５Ａと容量性素子であるキャパシタ１５Ｂとの並列回路で構成されている。つまり、本第３実施形態では、補償回路１６の容量成分がキャパシタ１５Ｂである。キャパシタ１５Ｂは、半導体レーザ素子６の寄生容量と同じ容量値に設定されており、また、抵抗素子１５Ａは、半導体レーザ素子６の内部抵抗と同じ抵抗値に設定さている。なお、補償回路１６として、抵抗素子１５Ａとキャパシタ１５Ｂとの並列回路の代わりに、半導体レーザ素子６と同等の別のＶＣＳＥＬ素子や半導体レーザ素子６と同一のインピーダンス特性の半導体素子であってもよい。この場合の補償回路の容量成分は、寄生容量となる。
【００４９】
主制御回路２Ｂは、ＦＥＴ３の導通状態と非導通状態との切り換えを制御する第１の制御信号である主制御信号Ｓ１をＦＥＴ３に出力する第１の制御信号出力手段として機能する。更に、主制御回路２Ｂは、主制御信号Ｓ１と相補関係にある第２の制御信号である主制御信号Ｓ２をＦＥＴ１４Ａに出力する第２の制御信号出力手段として機能する。そして、主制御回路２ＢがＦＥＴ３にＨＩＧＨレベルの主制御信号Ｓ１を出力した際には、ＦＥＴ３は導通状態に切り換わり、定電圧源７により半導体レーザ素子６へ電流が供給されて半導体レーザ素子６がレーザ発振する。このとき、主制御回路２Ｂは、ＦＥＴ１４ＡにＬＯＷレベルの主制御信号Ｓ２を出力するので、ＦＥＴ１４Ａは非導通状態に切り換わり、定電圧源７による補償回路１６への電流の供給が停止される。他方、主制御回路２ＢがＦＥＴ３にＬＯＷレベルの主制御信号Ｓ１を出力した際には、ＦＥＴ３は非導通状態に切り換わり、半導体レーザ素子６への電流の供給が停止される。このとき、主制御回路２Ｂは、ＦＥＴ１４ＡにＨＩＧＨレベルの主制御信号Ｓ２を出力するので、ＦＥＴ１４Ａは導通状態に切り換わり、半導体レーザ素子６をレーザ発振させる際の電流値と同一の電流値の電流が補償回路１６へ供給される。
【００５０】
ここで、ＦＥＴ３のソース端子３ｓと半導体レーザ素子６のアノード端子６ａとの接続点Ｐ５と、ＦＥＴ１４Ａのソース端子１４ｓと補償回路１６の一方の端子１６ａとの接続点Ｐ６とは、接続線２３で接続されている。半導体レーザ素子駆動装置１００Ｂは、接続線２３に配設された、抵抗素子２１と第３のスイッチ素子であるＦＥＴ２２とを備えている。つまり、ＦＥＴ２２は、半導体レーザ素子６のアノード端子６ａと補償回路１６のＦＥＴ１４Ａに接続される側の端子である一方の端子１６ａとの間に配設されている。ＦＥＴ２２は、ゲート端子２２ｇと、ドレイン端子及びソース端子のいずれか一方である一方の端子２２ａと、ドレイン端子及びソース端子のいずれか他方である他方の端子２２ｂとを有している。そして、ＦＥＴ２２の一方の端子２２ａは、補償回路１６の一方の端子１６ａに電気的に接続され、他方の端子２２ｂは、抵抗素子２１を介して半導体レーザ素子６のアノード端子６ａに電気的に接続される。抵抗素子２１とＦＥＴ２２との直列回路により、半導体レーザ素子６と補償回路１６のキャパシタ１５Ｂとの電荷を交互に充放電して受け渡す充放電手段を構成している。
【００５１】
また、半導体レーザ素子駆動装置１００Ｂは、ＦＥＴ２２を導通状態と非導通状態とに切り換えを制御する第３の制御信号である充放電制御信号Ｓｃｄを、ＦＥＴ２２に出力する第３の制御信号出力手段である充放電制御回路２４を備えている。充放電制御信号Ｓｃｄは、ＨＩＧＨレベル（例えば５Ｖ）とＬＯＷレベル（例えば０Ｖ）に切り換わるステップ信号である。つまり、充放電制御回路２４は、主制御回路２Ｂの動作に応じて充放電制御信号ＳｃｄをＦＥＴ２２のゲート端子２２ｇに出力してＦＥＴ２２の導通状態（オン）と非導通状態（オフ）との切り換えを制御する。具体的には、充放電制御回路２４は、ＨＩＧＨレベルを示す充放電制御信号ＳｃｄをＦＥＴ２２に出力してＦＥＴ２２を導通状態とし、ＬＯＷレベルを示す充放電制御信号ＳｃｄをＦＥＴ２２に出力してＦＥＴ２２を非導通状態とする。そして、ＦＥＴ２２が導通状態となった場合には、半導体レーザ素子６のアノード端子６ａと補償回路１６の端子１６ａとが抵抗素子２１を介して導通し、半導体レーザ素子６及び補償回路１６のうち、充電量の大きい方から充電量の小さい方へ電流が流れる。他方、ＦＥＴ２２が非導通状態となった場合には、半導体レーザ素子６のアノード端子６ａと補償回路１６の端子１６ａとが非導通となるので、半導体レーザ素子６と補償回路１６との間で電荷の授受はなくなる。
【００５２】
次に、本第３実施形態の半導体レーザ素子駆動装置１００Ｂの回路動作について、図６に示す波形に基づいて詳細に説明する。なお、定電圧源７は５Ｖとし、図６（ａ）において、主制御回路２Ｂの主制御信号Ｓ１はＨＩＧＨ出力時５Ｖ、ＬＯＷ出力時０Ｖで周波数２０ＭＨｚオンデューティー５０％とした。また、図６（ｂ）において、主制御回路２Ｂの主制御信号Ｓ２は、主制御信号Ｓ１と１８０度位相が異なる相補信号とした。半導体レーザ素子６は内部抵抗が約３００Ωで内部容量が１０ｐＦであり、レーザ発振して高エネルギーの発光をする閾値電流が約１０ｍＡの素子を使用した。抵抗素子１５Ａの抵抗値は３００Ω、キャパシタ１５Ｂの容量値は１０ｐＦとした。抵抗素子２１の抵抗値は２２Ω、充放電制御回路２４が出力する充放電制御信号ＳｃｄはＨＩＧＨ時５Ｖ、ＬＯＷ時０Ｖとした。
【００５３】
充放電制御回路２４は、図６（ｃ）に示すように、ＦＥＴ３が非導通状態の期間内であって、主制御回路２ＢがＦＥＴ３を導通状態とする主制御信号Ｓ１を出力する直前の所定の時間Δｔは、ＦＥＴ２２を導通状態とする充放電制御信号Ｓｃｄを出力する。充放電制御回路２４は、ＦＥＴ３が非導通状態の期間内であって、所定の時間Δｔ以外の時間は、ＦＥＴ２２を非導通状態とする充放電制御信号Ｓｃｄを出力する。所定の時間Δｔは、本第３実施形態では１ｎＳｅｃである。半導体レーザ素子６の電圧波形は、図６（ｄ）のようになり、補償回路１６の電圧波形は、図６（ｅ）のようになる。ここで、ＦＥＴ２２を導通状態としたとき、ＦＥＴ３は非導通状態であるので、半導体レーザ素子６の寄生容量により蓄えられている電荷量よりも補償回路１６のキャパシタ１５Ｂに蓄えられている電荷量の方が多い。したがって、電荷量の差分に応じた電荷量がキャパシタ１５Ｂから半導体レーザ素子６に移動し、図６（ｆ）に示すように、ＦＥＴ２２を通じて充放電電流Ｉｂが流れる（順方向電流）。すなわち、電圧の大きい方から小さい方へ電荷を受け渡す。
【００５４】
このように、ＦＥＴ３が非導通状態の期間中の所定の時間Δｔに、補償回路１６に蓄積されている電荷がＦＥＴ２２を介して半導体レーザ素子６に放出され、半導体レーザ素子６が充電される。そして、図６（ｇ）に示すように、半導体レーザ素子６には電流ＩＬＤが流れるが、ＦＥＴ３が導通状態となった際に、半導体レーザ素子６にスパイク電流が流れるのを抑制することができる。実験例では電流最大値は１３０ｍＡであった。
【００５５】
また、ＦＥＴ３が非導通状態の期間中、所定の時間Δｔ以外の時間はＦＥＴ２２が非導通状態となる。したがって、半導体レーザ素子６にＦＥＴ２２を介して電流が流れ込まず、半導体レーザ素子に常時バイアス電流を流す場合に比べて、半導体レーザ素子６の性能劣化を抑制することができる。
【００５６】
同様に、充放電制御回路２４は、ＦＥＴ１４Ａが非導通状態の期間内であって、主制御回路２ＢがＦＥＴ１４Ａを導通状態とする主制御信号Ｓ２を出力する直前の所定の時間Δｔは、ＦＥＴ２２を導通状態とする充放電制御信号Ｓｃｄを出力する。また、充放電制御回路２４は、ＦＥＴ１４Ａが非導通状態の期間内であって、所定の時間Δｔ以外の時間は、ＦＥＴ２２を非導通状態とする充放電制御信号Ｓｃｄを出力する。ここで、ＦＥＴ２２を導通状態としたとき、ＦＥＴ１４Ａは非導通状態であるので、補償回路１６のキャパシタ１５Ｂに蓄えられている電荷量よりも半導体レーザ素子６の寄生容量により蓄えられている電荷量の方が多い。したがって、電荷量の差分に応じた電荷量が半導体レーザ素子６からキャパシタ１５Ｂに移動し、図６（ｆ）に示すように、ＦＥＴ２２を通じて充放電電流Ｉｂが流れる（逆方向電流）。
【００５７】
このように、ＦＥＴ１４Ａが非導通状態の期間中の所定の時間Δｔに、半導体レーザ素子６に蓄積されている電荷がＦＥＴ２２を介して補償回路１６に放出され、補償回路１６が充電される。そして、図６（ｈ）に示すように、補償回路１６には電流Ｉｃｐが流れるが、ＦＥＴ１４Ａが導通状態となった際に、補償回路１６にスパイク電流が流れるのを抑制することができる。実験例では電流最大値は１３０ｍＡであった。
【００５８】
電源配線５ａを流れる電源電流Ｉｉｎを図６（ｉ）に示すが、半導体レーザ素子６及び補償回路１６におけるスパイク電流が抑制されたことにより、電源電流Ｉｉｎにおけるスパイク電流が抑制される。したがって、スパイク電流に起因する放射ノイズが低減する。
【００５９】
以上、説明したように、上記第１ならびに第２実施形態とほぼ同等の効果を、定電流源を設けなくても、簡素化された回路構成で実現可能となる。
【００６０】
［第４実施形態］
次に、本発明の第４実施形態に係る半導体レーザ素子駆動装置について詳細に説明する。図７は、本発明の第４実施形態に係る半導体レーザ素子駆動装置の概略構成を示す電気回路図である。本第４実施形態の半導体レーザ素子駆動装置１００Ｃは、上記第３実施形態に加えてインダクタンス素子２５を備えたものである。なお、それ以外の構成については、上記第３実施形態と同様であるので、同一符号を付して説明を省略する。
【００６１】
インダクタンス素子２５は、接続線２３に配設され、第３のスイッチ素子であるＦＥＴ２２に抵抗素子２１を介して直列接続されている。本第４実施形態では、インダクタンス素子２５は、インダクタンス値が４０ｎＨのコイルとした。
【００６２】
次に、本第４実施形態の半導体レーザ素子駆動装置１００Ｃの回路動作について、図８に示す波形に基づいて詳細に説明する。なお、図８（ａ）に示す主制御信号Ｓ１、図８（ｂ）に示す主制御信号Ｓ２、図８（ｃ）に示す充放電制御信号Ｓｃｄの波形は、上記第３実施形態と同様である。
【００６３】
上記第３実施形態の波形と異なるのは、図８（ｄ）に示す半導体レーザ素子６の電圧波形、図８（ｅ）に示す補償回路１６の電圧波形、図８（ｆ）に示す充放電電流Ｉｂの波形、図８（ｇ）に示す半導体レーザ素子６の電流ＩＬＤの波形である。また、上記第３実施形態の波形と異なるのは、図８（ｈ）に示す補償回路１６の電流Ｉｃｐの波形、図８（ｉ）に示す電源電流Ｉｉｎの波形である。このように、インダクタンス素子２５を追加することによって、図８（ｇ）〜（ｉ）に示すように、スパイク電流が急峻でなくなる。これは、ＬＣ共振によるものである。したがって、インダクタンス素子２５と半導体レーザ素子６及び補償回路１６によるＬＣ共振によって、ＦＥＴ２２を介して流れる電流の高調波成分が抑制され、スパイク電流が効果的に抑制され、スパイク電流に起因する放射ノイズが効果的に低減する。ここで、インダクタンス素子２５のインダクタンス値をＬ、半導体レーザ素子６の内部容量成分の容量値をＣ１、補償回路１６のキャパシタ１５Ｂの容量値をＣ２とする。これら素子による共振周波数は以下の数１で与えられる。
【００６４】
【数１】
2011238821.tif 000003
【００６５】
本実施形態では、ＦＥＴ２２の導通時間ｐｗ（所定の時間Δｔ）は、インダクタンス素子２５のインダクタンス値Ｌ、半導体レーザ素子６の容量値Ｃ１及び補償回路１６の容量値Ｃ２で規定される共振周波数ｆの半周期分の時間に設定されている。この導通時間ｐｗは、以下の数２で表される。
【００６６】
【数２】
2011238821.tif 000004
【００６７】
このように、導通時間ｐｗを共振周波数ｆの半周期分に設定すれば、半導体レーザ素子６及び補償回路１６におけるスパイク電流波形に含まれる高周波成分をより効果的に低減できる。したがって、スパイク電流に起因する放射ノイズがより効果的に抑制される。
【００６８】
実験では、導通時間ｐｗは、以下の数３に示す定数を代入して計算して、２．８ｎｓｅｃとした。
【００６９】
【数３】
2011238821.tif 000005
【００７０】
その結果、図８（ｆ）のように、充放電電流Ｉｂは高周波成分を大きく抑制した緩やかな波形となり、半導体レーザ素子６及び補償回路１６におけるスパイク電流波形に含まれる高周波成分をより低減できることがわかる。
【００７１】
図８（ｊ）には、図９による電源配線の電流波形のスペクトラム（×）と、上記第３実施形態による電流波形のスペクトラム（△）と、本第４実施形態による電流波形のスペクトラム（○）とを示す。高周波帯域では、インダクタンス素子２５を追加した本第４実施形態がよりノイズ低減効果に優れていることがわかる。
【００７２】
以上、説明したように、本第４実施形態では、上記第３実施形態の効果に加えて、高周波帯域のノイズ低減が可能となる。
【符号の説明】
【００７３】
２  主制御回路（第１の制御信号出力手段）
２Ａ  主制御回路（第１の制御信号出力手段，第３の制御信号出力手段）
２Ｂ  主制御回路（第１の制御信号出力手段，第２の制御信号出力手段）
３  ＦＥＴ（第１のスイッチ素子）
６  半導体レーザ素子
７  定電圧源
９  定電流源
１２  ＦＥＴ（第２のスイッチ素子）
１３  充電制御回路（第２の制御信号出力手段）
１３Ａ  充電制御回路（第２の制御信号出力手段，第４の制御信号出力手段）
１４  ＦＥＴ（第３のスイッチ素子）
１４Ａ  ＦＥＴ（第２のスイッチ素子）
１６  補償回路
２０  ＦＥＴ（第４のスイッチ素子）
２２  ＦＥＴ（第３のスイッチ素子）
２４  充放電制御回路（第３の制御信号出力手段）
１００，１００Ａ，１００Ｂ，１００Ｃ  半導体レーザ素子駆動装置
【図１】
2011238821.tif 000006
【図２】
2011238821.tif 000007
【図３】
2011238821.tif 000008
【図４】
2011238821.tif 000009
【図５】
2011238821.tif 000010
【図６】
2011238821.tif 000011
【図７】
2011238821.tif 000012
【図８】
2011238821.tif 000013
【図９】
2011238821.tif 000014
【図１０】
2011238821.tif 000015