(57)【要約】【課題】中間層を有する積層型光起電力素子において、変換効率の向上した素子およびその製造方法を提供することを目的とする。【解決手段】本発明の積層型光起電力素子の製造方法は、第１の態様において、基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備えることを特徴とする。【選択図】なし【特許請求の範囲】
【請求項１】
基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、
前記第１の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
前記水素を含むプラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備える積層型光起電力素子の製造方法。
【請求項２】
前記中間層を積層する工程は、単膜の導電率が１×１０-10Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程である、請求項１に記載の積層型光起電力素子の製造方法。
【請求項３】
基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、
前記第１の光起電力素子部上に、金属酸化物からなる中間層であって、単膜のシート抵抗が１００ＭΩ／□より大きい中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
前記水素を含むプラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備え、
前記水素を含むプラズマにさらした中間層の単膜のシート抵抗が１００ｋΩ／□以上２６ＭΩ／□以下である、積層型光起電力素子の製造方法。
【請求項４】
前記中間層を積層する工程は、単膜のシート抵抗が１ＧΩ／□より大きい中間層を積層する工程であり、
前記水素を含むプラズマにさらす工程を行なった後の中間層の単膜のシート抵抗が３００ｋΩ／□以上２０ＭΩ／□以下である、請求項３に記載の積層型光起電力素子の製造方法。
【請求項５】
前記中間層は実質的にアンドープの金属酸化物により構成される、請求項１から４のいずれかに記載の積層型光起電力素子の製造方法。
【請求項６】
基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、
前記第１の光起電力素子部上に金属酸化物からなる中間層を積層する工程と、
前記中間層を水素を含むプラズマにさらす工程と、
プラズマにさらした前記中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程と、を備え、
前記中間層を積層する工程は、アルゴンに対する酸素の流量比Ｏ2／Ａｒが１％以上８％以下の条件下で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なわれる、積層型光起電力素子の製造方法。
【請求項７】
前記第２の光起電力素子部は、前記中間層上に形成される微結晶からなる導電半導体層を含み、
前記水素を含むプラズマにさらす工程は、前記導電半導体層を形成する工程を含む、請求項１から６のいずれかに記載の積層型光起電力素子の製造方法。
【請求項８】
前記中間層を構成する金属酸化物は酸化亜鉛である、請求項１から７のいずれかに記載の積層型光起電力素子の製造方法。
【請求項９】
前記中間層の膜厚は２０ｎｍ以上２００ｎｍ以下である、請求項１から８のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１０】
前記中間層が積層される前記第１の光起電力素子部の最表面に形成された半導体層は微結晶層からなる、請求項１から９のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１１】
前記微結晶層は結晶化率が１．５以上１０以下の微結晶シリコン層である、請求項１０に記載の積層型光起電力素子の製造方法。
【請求項１２】
前記微結晶層は水素含有量が３原子％以上２０原子％以下の微結晶シリコン層である、請求項１０に記載の積層型光起電力素子の製造方法。
【請求項１３】
前記微結晶層は導電率が５×１０-1Ｓ／ｃｍ以上の微結晶シリコン層である、請求項１０に記載の積層型光起電力素子の製造方法。
【請求項１４】
前記微結晶層は膜厚が１ｎｍ以上２０ｎｍ以下の微結晶シリコン層である、請求項１０から１３のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１５】
前記第１の光起電力素子部および前記第２の光起電力素子部は、シリコン系半導体からなる光起電力素子により構成される、請求項１０から１４のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１６】
集積構造である請求項１から１５のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１７】
前記第１の光起電力素子部または前記第２の光起電力素子部に含まれる複数の光起電力素子のうち前記積層型光起電力素子の光入射側に位置する光起電力素子がｐｉｎ型接合を含み、該ｐｉｎ型接合を構成するｉ型層が非晶質シリコン、または、非晶質シリコンカーバイド、または、非晶質シリコンモノオキシドである、請求項１から１６のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１８】
前記第１の光起電力素子部または前記第２の光起電力素子部に含まれる複数の光起電力素子のうち前記積層型光起電力素子の光入射側と反対側に位置する光起電力素子がｐｉｎ型接合を含み、該ｐｉｎ型接合を構成するｉ型層が結晶質を含むシリコンである、請求項１から１７のいずれかに記載の積層型光起電力素子の製造方法。
【請求項１９】
基板上に第１の光起電力素子部と第２の光起電力素子部とをこの順に基板側から積層した積層型光起電力素子であって、
前記第１の光起電力素子部と前記第２の光起電力素子部との間に中間層を少なくとも１層備え、
前記中間層は、シート抵抗が１００ｋΩ／□以上２６ＭΩ／□以下の金属酸化物膜である、積層型光起電力素子。
【請求項２０】
基板上に積層された複数の光起電力素子と、該光起電力素子間の少なくとも１箇所に積層された中間層とを備え、
前記中間層は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である金属酸化物からなる、積層型光起電力素子。
【請求項２１】
前記ｐｉｎ型接合を構成するｐ型層は、該ｐ型層を形成する原料ガスの水素ガスによる希釈率が２００倍以上である、請求項１９または２０のいずれかに記載の積層型光起電力
素子。
【請求項２２】
集積構造である請求項１９から２１のいずれかに記載の積層型光起電力素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型光起電力素子の製造方法および積層型光起電力素子に関する。
【背景技術】
【０００２】
複数の光起電力素子を積層した積層型光起電力素子において、光起電力素子の間に透明導電膜を設けて選択反射層として用いる方法により光電変換効率を向上させる方法が知られている。
【０００３】
このような方法として、例えば特許文献１には、単膜のシート抵抗が１００ｋΩ／□以上１００ＭΩ／□以下である選択反射層を採用する方法が開示されている。該選択反射層を用いる構成により、成膜時におけるゴミ等に起因する光起電力素子の電気的欠陥での短絡電流が他の部分に広がることによる素子全体の起電力低下を低減できるとしている（特許文献１の［００１１］および図９参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１１９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、選択反射層の単膜シート抵抗が１００ＭΩ／□程度まで良好な特性を示すが２００ＭΩ／□程度に上がると選択反射膜のシリーズ抵抗による電力損失が大きく変換効率が低下してしまうという問題点が挙げられている（特許文献１の［００７４］）。
【０００６】
また、第１の光起電力素子部と第２の光起電力素子部との間に、特許文献１に記載の導電率の金属酸化物を用いたときには透明中間層が金属酸化物よりなるため、光起電力素子の製造プロセスや製造後の使用状態において、水素を含むシリコン層との成分の相互拡散により、導電率の低下が起こり、リークが発生することを見出した。
【課題を解決するための手段】
【０００７】
本発明は上記問題点に鑑みてなされたものであり、金属酸化物であって高抵抗の導電性膜を中間層として用い、この中間層に対して水素ガスを含むプラズマによる表面処理を行なうことによって、光電変換効率の改善された積層型光起電力素子を製造することができることを見出してなされたものである。
【０００８】
すなわち本発明の積層型光起電力素子の製造方法は、基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部上に、金属酸化物からなる中間層であって、単膜の導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備えることを特徴とする。
【０００９】
上記中間層を積層する工程は、単膜の導電率が１×１０-10Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程であることが好ましい。
【００１０】
また、本発明の積層型光起電力素子の製造方法は、第２の態様において、基板上に少な
くとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部上に、金属酸化物からなる中間層であって、単膜のシート抵抗が１００ＭΩ／□より大きい中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、水素を含むプラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備え、水素を含むプラズマにさらした中間層の単膜のシート抵抗が１００ｋΩ／□以上２６ＭΩ／□以下であることを特徴とする。
【００１１】
上記第２の態様において、中間層を積層する工程は、単膜のシート抵抗が１ＧΩ／□より大きい中間層を積層する工程であり、水素を含むプラズマにさらす工程を行なった後の単膜のシート抵抗が３００ｋΩ／□以上２０ＭΩ／□以下であることがより好ましい。
【００１２】
本発明の積層型光起電力素子の製造方法において、上記中間層は実質的にアンドープの金属酸化物により構成されることが好ましい。
【００１３】
また、本発明の積層型光起電力素子の製造方法は、第３の態様として、基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部上に金属酸化物からなる中間層を積層する工程と、中間層を水素を含むプラズマにさらす工程と、プラズマにさらした中間層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備え、中間層を積層する工程は、アルゴンに対する酸素の流量比Ｏ2／Ａｒが１％以上８％以下の条件下で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なわれることを特徴とする。
【００１４】
上記第２の光起電力素子部は、中間層上に形成される微結晶からなる導電半導体層を含み、水素を含むプラズマにさらす工程は、導電半導体層を形成する工程を含むことが好ましい。
【００１５】
本発明において、上記中間層を構成する金属酸化物は酸化亜鉛であることが好ましい。また、上記中間層の膜厚は２０ｎｍ以上２００ｎｍ以下であることが好ましい。
【００１６】
上記中間層が積層される第１の光起電力素子部の最表面に形成された半導体層は、微結晶層からなることが好ましい。該微結晶層は、結晶化率が１．５以上１０以下の微結晶シリコン層であることが好ましい。該微結晶層を水素含有量が３原子％以上２０原子％以下の微結晶シリコン層とする態様も好ましい。また、上記微結晶層を、導電率が５×１０-1Ｓ／ｃｍ以上の微結晶シリコン層とする態様も好ましい。
【００１７】
上記いずれかの態様の微結晶層は、その膜厚が１ｎｍ以上２０ｎｍ以下の微結晶シリコン層であることが好ましい。
【００１８】
また、本発明において上記第１の光起電力素子部および上記第２の光起電力素子部は、シリコン系半導体からなる光起電力素子により構成されることが好ましい。
【００１９】
本発明の積層型光起電力素子の製造方法には、積層型光起電力素子が集積構造である態様が含まれる。
【００２０】
上記第１の光起電力素子部または上記第２の光起電力素子部に含まれる複数の光起電力素子のうち積層型光起電力素子の光入射側に位置する光起電力素子が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合を構成するｉ型層が非晶質シリコン、または、非晶質シリコンカーバイド、または、非晶質シリコンモノオキシドであることが好ましい。
【００２１】
上記第１の光起電力素子部または上記第２の光起電力素子部に含まれる複数の光起電力素子のうち積層型光起電力素子の光入射側と反対側に位置する光起電力素子が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合を構成するｉ型層が結晶質を含むシリコンであることが好ましい。
【００２２】
また、本発明は積層型光起電力素子に関し、基板上に第１の光起電力素子部と第２の光起電力素子部とをこの順に基板側から積層した積層型光起電力素子であって、上記第１の光起電力素子部と上記第２の光起電力素子部との間に中間層を少なくとも１層備え、該中間層は、シート抵抗が１００ｋΩ／□以上２６ＭΩ／□以下の金属酸化物膜であることを特徴とする。
【００２３】
また、本発明は、基板上に積層された複数の光起電力素子と、該光起電力素子間の少なくとも１箇所に積層された中間層とを備え、この中間層は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である金属酸化物からなる積層型光起電力素子に関する。
【００２４】
上記ｐｉｎ型接合を構成するｐ型層は、該ｐ型層を形成する原料ガスの水素ガスによる希釈率が２００倍以上であることが好ましい。
【００２５】
上記積層型光起電力素子が集積構造を有することが好ましい。
【発明の効果】
【００２６】
本発明によれば、積層型光起電力素子の中間層が所定の導電性を有するので、光起電力素子の製造プロセスおよび製造後において、導電率の低下やそれによるリークの発生を抑制することができる。その結果、光電変換効率が高く、稼動時の変換効率の変化が小さい光起電力素子が得られる。
【図面の簡単な説明】
【００２７】
【図１】本実施の形態１における積層型光起電力素子の構造の一例を示す概略図である。
【図２】（ａ）はマルチチャンバ方式のプラズマＣＶＤ法による成膜方法を図解する概略図であり、（ｂ）は（ａ）の各成膜室のより詳細な構成を示す概略図である。
【図３】本実施の形態２における積層型光起電力素子の構造の一例を示す概略図である。
【図４】本発明における中間層のガス流量比に対する導電率をプロットしたグラフである。
【図５】本発明における中間層のガス流量比に対するシート抵抗をプロットしたグラフである。
【図６】本発明における中間層のガス流量比に対する変換効率をプロットしたグラフである。
【図７】本発明における中間層の導電率に対する変換効率をプロットしたグラフである。
【図８】本発明における中間層のシート抵抗に対する変換効率をプロットしたグラフである。
【図９】種々の成膜圧力条件下での中間層のガス流量比に対する導電率をプロットしたグラフである。
【図１０】実施例における中間層のガス流量比に対する変換効率をプロットしたグラフである。
【図１１】中間層の膜厚に対する各光起電力素子部の電流密度をプロットしたグラフである。
【図１２】中間層の膜厚に対する抵抗値をプロットしたグラフである。
【図１３】集積構造を示す概略図である。
【発明を実施するための形態】
【００２８】
以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
【００２９】
以下、本発明の実施の形態を図面に基づいて説明するが、本発明は本実施形態に限定されるものではない。
【００３０】
以下、スーパーストレート型構造の積層型光起電力素子を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」と称し、微結晶の半導体からなる半導体膜を「微結晶層」といい、非晶質または微結晶の半導体からなる膜を「半導体層」ということがある。
【００３１】
＜実施の形態１：タンデム構造＞
本実施の形態１では、図１に示す構成からなる２つの光起電力変換素子部を含む積層型光起電力素子の製造方法について説明する。
【００３２】
（積層型光起電力素子）
図１に本実施の形態１における積層型光起電力素子の断面の模式図を示す。図１に示すように、本実施の形態１における積層型光起電力素子１００は、基板１上に設けられた第１の光起電力素子部３と第２の光起電力素子部５とを含む積層型構造を有する。本発明において、上記第１の光起電力素子部３と上記第２の光起電力素子部５との間には、金属酸化物からなる中間層７が設けられる。上記積層型光起電力素子１００においては、基板側から光を入射させる。
【００３３】
上記基板１上には、第１電極２が備えられる。基板１および第１電極２は透光性を有する材料により構成される。具体的には、例えば上記基板１はガラスやポリイミド等の樹脂などにより構成され、プラズマＣＶＤ形成プロセスにおける耐熱性および使用可能であることが好ましい。第１電極２は、ＳｎＯ2、酸化インジウム錫（ＩＴＯ）などにより構成することができる。基板１および第１電極２の厚みは特に限定されず、所望の形状を有する。
【００３４】
上記第１電極２上に第１光起電力素子部３が設けられ、その最表面上に中間層７が設けられる。そして該中間層７の上に、第２の光起電力素子部が設けられ、さらにその上面には図１に示すように、透明導電膜６ａと金属膜６ｂとからなる第２電極６が設けられる。透明導電膜６ａは例えばＺｎＯからなり、金属膜６ｂは例えばＡｇからなる膜を用いることができる。
【００３５】
（光起電力素子）
上記第１の光起電力素子部３と上記第２の光起電力素子５部は、それぞれ少なくとも１つの光起電力素子を含む。このような光起電力素子部としては、例えば、図１に示されるように、実質的に真性な半導体膜である非晶質水素化Ｓｉからなるｉ型非晶質層（以下、「ｉ層」ということがある）３ｂの両表面にそれぞれ非晶質水素化Ｓｉからなるｐ型非晶質層（以下、「ｐ層」ということがある）３ａと非晶質水素化Ｓｉからなるｎ型半導体層（以下、「ｎ層」ということがある）３ｃからなるｐｉｎ構造を有する光起電力素子３が挙げられる。ｐ層３ａとｉ層３ｂとの間には、例えば非晶質水素化Ｓｉにより構成される
ｉ型非晶質層などのバッファ層を任意で設けることができる。同様に、第２の光起電力素子部としては、例えば、光電変換層である実質的に真性な半導体膜である非晶質Ｓｉからなるｉ型非晶質層（以下、「ｉ層」ということがある）５ｂの両表面にそれぞれ非晶質水素化Ｓｉからなるｐ型非晶質層（以下、「ｐ層」ということがある）５ａと非晶質Ｓｉからなるｎ型半導体層（以下、「ｎ層」ということがある）５ｃからなるｐｉｎ構造を有する光起電力素子５が挙げられる。ｉ層５ｂとｎ層５ｃとの間には、例えばｉ型非晶質Ｓｉ系半導体からなるバッファ層を任意で設けることができる。
【００３６】
上記第１の光起電力素子部３、および第２の光起電力素子部５において、各上記ｐ層は、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、各上記ｎ層は、リン等のｎ型不純物原子がドープされた半導体膜である。また、本発明において実質的に真性な半導体膜は、完全にノンドープの半導体膜であってもよく、微量の不純物を含むｐ型または微量の不純物を含むｎ型で光電変換機能を十分に備えている半導体層であってもよい。
【００３７】
ここで、本実施の形態１における積層型光起電力素子１００の第１の光起電力素子部３のｉ層３ｂは、第２の光起電力素子部５のｉ層５ｂよりも禁制帯幅が大きい。このように、第１の光起電力素子部３のｉ層３ｂの禁制帯幅を第２の光起電力素子部５のｉ層５ｂの禁制帯幅よりも大きくすることで、基板１側から入射する光を広い波長帯域にわたり光電変換に寄与させる。
【００３８】
本発明において光起電力素子を構成する各半導体膜は、上記例示に限定されず、例えばシリコン（Ｓｉ）系化合物、シリコンカーバイド（ＳｉＣ）系化合物、シリコンモノオキシド（ＳｉＯ）系化合物などの非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物としては、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。なお、本発明において微結晶とは、結晶粒径が小さい（数十から千Å程度）結晶成分と、非晶質成分との混合相を形成している状態を意味する。
【００３９】
なお、第１の光起電力素子部３および第２の光起電力素子部５は、全て同種のシリコン系（Ｓｉ系、ＳｉＣ系またはＳｉＯ系）の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
【００４０】
（中間層）
本発明は、上記積層型光起電力素子の第１の光起電力素子部３上、すなわち第１の光起電力素子部３の両表面のうち基板１と反対側の表面に金属酸化物からなる中間層７を有し、該中間層７が特定の導電特性を有することを特徴とする。
【００４１】
本発明の積層型光起電力素子に用いられる上記中間層は、光起電力素子との界面での光学的反射によって、第１の光起電力素子部の光吸収の効率を向上させるために、透過率が高く、かつ光起電力素子に用いられる材料との屈折率差が大きい材料が好適である。
【００４２】
上記中間層７の単膜の導電率が、２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である。中間層の単膜の導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下の場合は、導電率の変化が許容できる範囲に収まり、変換効率が高く、使用時の変換効率の変化が小さい光起電力素子が得られる。中間層の単膜の導電率は、変換効率をより向上させることができる点から、１×１０-11Ｓ／ｃｍ以上であることが好ましく、１×１０-10Ｓ／ｃｍ以上であることがより好ましい。また、中間層の単膜の導電率は、５×１０-9Ｓ／ｃｍ以下であることが好ましく、１×１０-9Ｓ／ｃｍ以下であることがより好ましい。単膜
の導電率が１×１０-12Ｓ／ｃｍを下回る場合には、中間層の抵抗が高くなりすぎるために、シリーズ抵抗が増大し、光電変換効率を向上させることができない場合がある。
【００４３】
本発明において上記単膜の導電率とは、コーニング社製の＃１３７３（商品番号）などの無アルカリガラスや、石英ガラスなどの体積抵抗率の高いガラス基板上に中間層の形成と同条件で堆積させて堆積膜を形成し、堆積膜の表面に平行電極を形成し、その平行電極間に電圧を印加した際の電流を測定し、電圧−電流特性より求める導電率である。測定条件は、大気圧下、室温条件で行なうものとする。なお、積層状態において、光起電力素子部間に形成された中間層のみの導電率を測定することはできないため上記単膜を用いる。
【００４４】
また、上記単膜は、水素を含むプラズマにさらす前のシート抵抗が１００ＭΩ／□より大きく、該単膜に上記水素を含むプラズマにさらした後のシート抵抗が１００ｋΩ／□以上２６ＭΩ／□以下である。上記単膜のシート抵抗は、水素を含むプラズマにさらす前は１００ＧΩ／□より大きいことが好ましく、水素を含むプラズマにさらした後が３００ｋΩ／□以上２０ＭΩ／□以下であることが好ましい。水素を含むプラズマにさらす前の単膜のシート抵抗が１００ＭΩ／□より大きい場合は、水素を含むプラズマにさらした後の単膜のシート抵抗を上記範囲に調整できるので好ましい。また、水素を含むプラズマにさらす前の単膜のシート抵抗が１０ＧΩ／□より大きい場合は、水素を含むプラズマにさらした後の単膜のシート抵抗を３００ｋΩ／□以上２０ＭΩ／□以下とすることができ、中間層の導電率を所望の範囲に調整できるので好ましい。
【００４５】
上記のような導電率またはシート抵抗などの導電特性を有する中間層は、金属酸化物からなり、実施的にアンドープの金属酸化物により構成されることが好ましい。ここで、実質的にアンドープの金属酸化物とは、原料である金属酸化物に対するドーパント成分の混入が原子比で０．０１％以下であることをいう。該原子比は金属酸化物の種類によるため厳密に０．０１％以下である必要はないが、ｉ層がいわゆる真性半導体として光電変換機能を発揮する条件をいう。また、中間層における水素原子濃度が２．５×１０20原子／ｃｍ3以上４．９×１０21原子／ｃｍ3以下の金属酸化物膜であることが好ましい。
【００４６】
上記中間層を構成する金属酸化物としては、具体的には、酸化インジウム（Ｉｎ2Ｏ3）、酸化錫（ＳｎＯ2）、酸化インジウム錫（ＩＴＯ）、酸化チタン（ＴｉＯ2）、酸化亜鉛（ＺｎＯ）等の金属酸化物またはこれらの金属酸化物の混合物、また、酸化マグネシウム（ＭｇＯ）などとこれら金属酸化物の１種または複数種の混合物などが例示される。これらの中でも、酸化亜鉛（ＺｎＯ）を主成分として用いる場合は、導電率やシート抵抗などの導電特性を所望の範囲に調整し易い点から好ましい。上記主成分とは、層構成成分の原子比で５０％以上であって、９０％以上が酸化亜鉛により構成されることが好ましい。また、これらの金属酸化物において、酸素原子濃度／金属原子濃度比率（原子比）が０．９５５以上０．９７４以下であることが好ましく、０．９６４以上０．９７４以下であることがより好ましい。
【００４７】
本発明において、上記中間層はその膜厚が２０ｎｍ以上２００ｎｍ以下であることが好ましい。中間層の膜厚が２０ｎｍ以上である場合は、中間層での光反射が増加することによって、電流増加効果が現われ、２００ｎｍ以下の場合は、シリーズ抵抗の増加が見られず良好な出力が得られる。上記中間層はその膜厚が５０ｎｍ以上であることがより好ましく、１５０ｎｍ以下であることがより好ましい。
【００４８】
上記第１の光起電力素子部と上記第２の光起電力素子部との間に、本発明における特定の導電特性を有する中間層を設けた場合、例えば特許文献１に記載された導電率を有する金属酸化物を用いたときに観測されるような、光起電力素子の製造プロセスや製造後の使用状態において、中間層を構成する金属酸化物と水素を含むシリコン層との成分の相互拡
散に起因する導電率の低下や、リークの発生を抑制または阻止することができるので、上記のように光電変換効率を向上させることができることがわかる。
【００４９】
また、本発明における中間層は、リークポイントの多い場合に、より上記効果が奏されるので、積層型光起電力変換素子が集積構造である場合に好適である。
【００５０】
（積層型光起電力素子の製造方法）
以下、実施の形態１における上記積層型光起電力素子、すなわち図１に示す構成の積層型光起電力素子１００の製造方法について説明する。積層型光起電力素子１００は、光入射側から順に、基板１上に、第１電極２、第１の光起電力素子部３、中間層、第２の光起電力素子部５および第２電極６とをこの順で形成することによって製造することができる。
【００５１】
（第１電極を形成する工程）
まず、基板１上に第１電極２を形成する。基板１としては、上記のように透光性を有するガラス、ポリイミド等の樹脂などにより構成され、この片側表面に透明導電膜からなる第１電極２が、ＣＶＤ、スパッタ、蒸着等の公知の方法により形成される。
【００５２】
（第１の光起電力素子部を積層する工程）
第１電極２表面上には、例えばプラズマＣＶＤ法により第１の光起電力素子部３が形成される。図２（ａ）および図２（ｂ）に上記積層型光起電力素子の各半導体層を形成するためのプラズマＣＶＤ装置の概略断面図を示す。図２（ａ）は、本実施の形態１の積層型光起電力素子に含まれる半導体層の製造に用いられるマルチチャンバ方式のプラズマＣＶＤ装置の概略断面図であり、図２（ｂ）は図２（ａ）の各成膜室のより詳細な構成を示す概略図である。
【００５３】
マルチチャンバ方式のプラズマＣＶＤ装置は、例えば直線状に複数の成膜室が設けられ、図２（ａ）には３つの成膜室、すなわち第１成膜室２２０と、第２成膜室２３０と、第３成膜室２４０とが設けられた形態を示す。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ８が設けられ、ゲートバルブ８を介して各成膜室間を基板１が移動できる構成となっている。各成膜室には、それぞれ一対の電極が設けられており、第１成膜室２２０にはカソード電極２２２とアノード電極２２３、第２成膜室２３０にはカソード電極２３２とアノード電極２３３、第３成膜室２４０にはカソード電極２４２とアノード電極２４３が設けられている。
【００５４】
各成膜室のより詳細な構成について、第１成膜室２２０を例に説明する。第２成膜室２３０および第３成膜室２４０も同様な構成とすることができる。各成膜室は、図２（ｂ）に示すように、半導体層を内部で形成するための密閉可能な第１成膜室２２０と、第１成膜室２２０に置換ガス２１２を導入するためのガス導入部２１１と、第１成膜室２２０から置換ガスを排気するためのガス排気部２０６とを備える。本実施の形態１で用いるプラズマＣＶＤ装置の第１成膜室２２０は例えば約１ｍ3のサイズとすることができる。第２成膜室２３０および第３成膜室２４０も同様の構成である。
【００５５】
上記第１成膜室２２０内において、カソード電極２２２およびアノード電極２２３とは設置された平行平板型の電極構造を有する。カソード電極２２２とアノード電極２２３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。第１成膜室２２０の外部には、カソード電極２２２に電力を供給する電力供給部２０８と、電力供給部２０８とカソード電極２２２およびアノード電極２２３との間のインピーダンス整合を行なうインピーダンス整合回路２０５が設置されている。
【００５６】
電力供給部２０８は、電力導入線２０８ａの一端に接続される。電力導入線２０８ａの他端は、インピーダンス整合回路２０５に接続されている。インピーダンス整合回路２０５には電力導入線２０８ｂの一端が接続され、該電力導入線２０８ｂ他端は、カソード電極２２２に接続されている。電力供給部２０８は、パルス変調（オンオフ制御）された交流出力や、切り替えによりＣＷ（連続波形）交流出力が可能なものを用いる。
【００５７】
上記アノード電極２２３は電気的に接地されており、アノード電極２２３上には、基板１が設置される。基板１は、例えば第１電極２が形成された状態で配置される。基板１は、カソード電極２２２上に載置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極２２３上に設置されることが一般的である。
【００５８】
また、上記第１成膜室２２０には、ガス導入部２１１が設けられている。ガス導入部２１１からは、希釈ガス、材料ガス、ドーピングガス等のガス２１２が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
【００５９】
上記第１成膜室２２０には、ガス排気部２０６と圧力調整のためのバルブ２０７とが直列に接続され、第１成膜室２２０内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部２１１およびガス排気口２０９の近傍で測定すると若干の誤差を生じるため、ガス導入部２１１およびガス排気口２０９から離れた位置で測定することが望ましい。この状態でカソード電極２２２に電力を供給することにより、カソード電極２２２とアノード電極２２３との間にプラズマを発生させ、導入されたガス２１２を分解し、基板１上に半導体層を形成することができる。
【００６０】
ガス排気部２０６は、第１成膜室２２０内のガス圧力を１．０×１０-4Ｐａ程度の高真空に排気できるものであってもよいが、装置の簡易化、低コスト化およびスループット向上の観点から、０．１Ｐａ程度の圧力とする排気能力を有するものを用いても良い。第１成膜室２２０の容積は、半導体デバイスの基板サイズの大型化に伴い大容量化している。このような第１成膜室２２０を高真空排気する場合、高性能なガス排気部２０６が必要となり、装置の簡易化および低コスト化の観点から望ましくなく、簡易な低真空用のガス排気部２０６を使用することがより望ましい。
【００６１】
簡易な低真空用のガス排気部２０６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ等が挙げられ、これらを単独または２以上の組合せで用いることが好ましい。典型的なガス排気部２０６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
【００６２】
図２（ａ）および図２（ｂ）に示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。プラズマＣＶＤ以外の方法により半導体層を形成する工程が含まれてもよい。
【００６３】
上記構成のプラズマＣＶＤを用いて上記第１の光起電力素子部３を形成する。第１の光起電力素子部３は、ｐ層３ａ、ｉ層３ｂおよびｎ層３ｃを有し、各半導体層を順次形成する。
【００６４】
まず、第１成膜室２２０においてｐ層３ａを形成する。第１成膜室２２０内を０．００１Ｐａまで排気し、第１電極２を設けた基板１温度を２００℃以下に設定する。第１成膜室２２０内に混合ガスを導入し、排気系に設けられたバルブ２０７により第１成膜室２２０内の圧力を略一定に保つ。第１成膜室２２０内の圧力は、例えば２００Ｐａ以上３００
０Ｐａ以下とする。第１成膜室２２０内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用でき、さらに光吸収量を低減するために炭素原子を含むガス（例えばメタンガス）を含ませてもよい。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、数倍（２〜３倍）から数十倍（２０〜３０倍）程度が望ましい。
【００６５】
上記混合ガスを導入して第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ〜８０ＭＨｚの交流電力を投入し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させる。このプラズマによってｐ層３ａが形成される。カソード電極２２２の単位面積あたりの電力密度は、例えば、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とする。このような電力密度は、成膜特性および成膜速度の点から公知の方法により調整すればよい。
【００６６】
上記電力密度を維持したままで放置し、ｐ層３ａが所望の厚みになったところで電力の投入を停止する。その後、第１成膜室２２０内を真空排気する。ｐ層３ａの厚さは投入された総電力量（電力密度×時間）に比例して大きくすることができる。ｐ層３ａの厚さは、ｉ層３ｂに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ層３ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
【００６７】
上記第１の光起電力素子がバッファ層を含む場合は、第１成膜室２２０内で上記ｐ層３ａに引き続き成膜する。バッファ層は、第１成膜室に導入する混合ガスとして、シランガスと水素ガスの混合ガス、またはこれらの混合ガスにメタンガスなどの炭化水素を含むガスをさらに混合して用いる以外は、上記ｐ層３ａの形成方法と同様に形成することができる。
【００６８】
また、バッファ層を設ける場合、その厚みは特に限定されないが、ｐ層３ａからｉ層３ｂへのボロン原子などのｐ型不純物の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ層３ｂへ到達する光を増大させるためにはできる限り薄いことが望まく、バッファ層の厚さは、通常５０ｎｍ以下とされる。
【００６９】
バッファ層であるｉ型非晶質層を形成することにより、第１成膜室２２０内の雰囲気中のボロンなどの不純物原子濃度が低下し、次に形成されるｉ層３ｂへの不純物原子の混入を低減することができる。
【００７０】
次に、非晶質の水素化シリコン（ａ−Ｓｉ：Ｈ）からなるｉ層３ｂを形成する。ｉ層３ｂは例えば第２成膜室２３０で形成する。異なる成膜室を用いること、成膜室２３０内に導入される混合ガスとして、例えばシランガスおよび水素ガスを含む混合ガスを使用すること以外は、上記ｐ層３ａと同様の方法によりｉ層３ｂを形成することができる。なお、ｉ層３ｂを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量は、数倍から数十倍程度、例えば、５倍以上３０倍以下が好ましく、このような流量関係を満たすことによって、良好な膜質のｉ層３ｂを形成することができる。
【００７１】
ｉ層３ｂの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍとすることが好ましい。
【００７２】
次に、ｎ層３ｃを形成する。ｎ層３ｃは例えば第３成膜室２４０で形成する。異なる成膜室を用いること、および成膜室２４０内に導入される混合ガスとして、例えばシランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ層３ａと同様の方法によりｎ層３ｃを形成することができる。なお、ｎ層３ｃを形成する場合は
、上記混合ガスにおけるシランガスに対する水素ガスの流量を、５倍以上３００倍以下とすることが好ましく、３０倍以上３００倍以下の範囲とすることが好ましい。
【００７３】
ｎ層３ｃの厚さは、ｉ層３ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ層３ｃの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とする。
【００７４】
以上の工程により、光電変換層であるｉ層３ｂを備える第１の光起電力素子部３を形成することができる。
【００７５】
（中間層を積層する工程）
本発明は、上記特定の導電特性を有する中間層を具備することを特徴とする。このような特定の中間層を積層する工程は、例えば、アルゴンガスおよび酸素ガスの混合ガスを導入した状態で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なうことができる。ターゲットの純度が４Ｎ未満では不純物の混在により導電率が１０-5Ｓ／ｃｍ以下、さらには１０-8Ｓ／ｃｍ以下に下がらない場合があるので、上記純度は４Ｎ以上であることが望ましい。上記アルゴンガスに対する酸素ガスの流量比Ｏ2／Ａｒは１％以上８％以下の条件とすることが好ましく、２％以上５％以下とすることが好ましい。アルゴンガスと酸素ガスの流量比を上記範囲内とする場合は、中間層の導電率およびシート抵抗を本発明の範囲とすることが容易となる。
【００７６】
ターゲットとしては、例えば酸化亜鉛単独を用いてもよいし、ターゲットの構成原子の８０％以上を酸化亜鉛などの金属化合物とし、残部をマグネシウム、カルシウムなどを含むものを用いてもよい。
【００７７】
スパッタリング条件としては、上記流量比を満たすものであれば、その他の温度、圧力、電力密度などは、成膜速度により適宜変更すればよいが、例えば、温度７０℃以上１５０℃以下、圧力０．０５Ｐａ以上０．７５Ｐａ以下、電力密度１Ｗ／ｃｍ2以上５Ｗ／ｃｍ2以下の条件とすることが望ましい。また、上記中間層の厚みは、電力を印加する時間により調整すればよい。
【００７８】
（水素を含むプラズマにさらす工程）
本発明における中間層を水素を含むプラズマにさらす工程は、このような水素を含むプラズマにより層が形成されない条件において中間層を処理して、その導電特性を調整する工程、および中間層を積層する工程に次いで導電性を有する半導体層を形成する工程を含む。
【００７９】
上記のような本発明における中間層を水素を含むプラズマにさらす工程は、例えば、次いで形成するｐ層の成膜ガスから、シランガスを除いた水素ガスと不純物ドーピングガスとの混合ガスを用いて行なうことができる。
【００８０】
中間層上に第２の光起電力素子を積層する前に水素を含むプラズマ処理を行なうと良い。水素を含むプラズマにさらす処理（プラズマ処理）は、第２の光起電力素子のｐ層を形成する工程を兼ねていても良い。このようにｐ層を形成する工程を兼ねる場合の条件は、プラズマ処理前の中間層が上記本発明における導電特性の範囲を満たすものであれば、微結晶を作製する条件によって行なうことができる。
【００８１】
中間層を水素を含むプラズマにさらす工程の具体的な方法としては、たとえば、成膜室内の圧力を２４０Ｐａ以上３６００Ｐａ以下に調整し、水素を含むプラズマ源となるガスとして、水素ガスとＳｉＨ4、ＣＨ4、ＣＯ2などや、Ｂ2Ｈ6、ＰＨ3などのドーパント成分
などのガスを含む混合ガスに対して、０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下の電力を印加する。このとき、圧力が上記範囲より低いと、酸化亜鉛表面がより還元され、表面に部分的に導電率が高い部分（領域）が形成される傾向があり、透過率が低下することがある。また、中間層と他の光起電力素子部とのコンタクトの不良によるシリーズ抵抗の増大によって、特性が低下することがある。この現象は、酸化亜鉛の膜厚方向の導電率分布による影響であると思われる。
【００８２】
水素を含むプラズマにさらす時間を長じると酸化亜鉛（ＺｎＯ）層中の水素濃度は増加し、導電率が増加する傾向があり、成膜室内の圧力を高めると、ある導電率を達成するための時間は短くなる傾向がある。基板の大きさや、中間層の厚みによりこれらの条件を変更するが、基板が大きくまたは中間層の厚みが大きくなるにつれて反応時間を長くするまたは成膜室内の圧力を高めることによって、処理効率を向上させることができる。
【００８３】
（第２の光起電力素子部を積層する工程）
少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程は、上記第１の光起電力素子部と同様に形成することができる。なお、第２の光起電力素子部におけるｉ層５ｂは、上記第１の光起電力素子部におけるｉ層３ｂよりも禁制帯幅を狭くするためには、以下の条件で形成させることが好ましい。
【００８４】
第２の光起電力素子部５は、例えば、いずれも微結晶層からなるｐ層５ａ、ｉ層５ｂおよびｎ層５ｃからなるｐｉｎ構造を含む光起電力素子とすることができる。その他、第２の光起電力素子部５には、ｐ層５ａとｉ層５ｂとの間にバッファ層を設ける態様、ｉ層５ｂが非晶質である態様などの態様が含まれる。
【００８５】
上記ｐ層５ａとしては微結晶からなる層とすることが好ましく、本発明における中間層を堆積後に、微結晶条件の導電層を形成することによって、中間層中に適度に水素が浸透することによって、金属酸化物中に導電現象が発現し、光起電力素子間の接続がより効率よく行われるようになると考えられる。
【００８６】
上記中間層上に形成される微結晶層からなるｐ層５ａは、例えば以下の形成条件において形成することができる。第１の光起電力変換素子部および中間層を設けた基板１を成膜室内に配置して、基板の温度を２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
【００８７】
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
【００８８】
ｐ層５ａの厚さは、ｉ層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｐ層５ａの光吸収量を抑えｉ層５ｂへ到達する光を増大させるためには、ｐ層５ａの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。
【００８９】
次に、ｉ層５ｂを形成する。ｉ層５ｂは例えば以下の形成条件において形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
【００９０】
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを
使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
【００９１】
ｉ層５ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ層５ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。このようにして、良好な結晶化率（例えば、結晶化率が５以上１０以下である）を有するｉ層５ｂを形成できる。
【００９２】
次に、ｎ層５ｃを形成する。ｎ層５ｃは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
【００９３】
成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
【００９４】
ｎ層５ｃの厚さは、ｉ層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ層５ｃの光吸収量を抑えるためにはｎ層５ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とするが、この範囲に限られない。
【００９５】
なお、中間層上に積層される第２の光起電力素子部のｐ層が微結晶層である場合は光電変換効率がより向上される傾向がある。このようなｐ層が微結晶層である場合、成膜条件は、電力密度５０ｍＷ／ｃｍ2以上１５０ｍＷ／ｃｍ2以下、ｐ層を構成するシランガスの水素希釈率１００倍以上３００倍以下の条件で堆積することが望ましい。ｐ層を構成するシランガスの水素希釈率はより望ましくは２００倍以上３００倍以下である。このような条件で形成した場合、中間層が水素を含むプラズマにさらされ、水素がｐ層中に拡散することによって適度な抵抗を有する膜となり、面内方向には適度な抵抗となり、光起電力素子との接合界面におけるシリーズ抵抗の小さな中間層を形成することが可能となる。なお、水素希釈率とは、原料ガスに対する水素ガスの流量比（Ｈ2ガス流量／ＳｉＨ4ガス流量など）で示される値をいう。
【００９６】
（第２電極６形成工程）
次に、第２の光起電力素子部５上に第２電極６を形成する。第２電極６は、透明導電膜６ａと金属膜６ｂとからなり、これらを順次形成する。透明導電膜６ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる膜を用いることができる。金属膜６ｂは、銀、アルミニウム等の金属からなる膜を用いることができる。透明導電膜６ａと金属膜６ｂとは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。透明導電膜６ａは、省略することもできる。
【００９７】
以上により、本実施の形態１の積層型光起電力素子が製造される。
このようにして製造された積層型光起電力素子は、特定の導電特性を有する中間層を含むので、変換効率を向上させることができる。
【００９８】
なお、上記の説明においては、図２（ａ）に示すような成膜室の数が複数あるマルチチャンバ方式のプラズマＣＶＤ装置を用いて半導体層を形成する場合を例示したが、シングルチャンバのプラズマＣＶＤ装置を用いても同様に行なうことができる。この場合は、ｐ型、ｉ型およびｎ型の半導体層を１個の成膜室内で形成するので、各工程間に公知のガス置換工程を設けることが好ましい。
【００９９】
マルチチャンバ方式のプラズマＣＶＤ装置を用いる場合、上記のような形態に限定され
ず、さらに複数の４以上の成膜室を設けた装置を用いて、ｐ層とバッファ層とを別々の成膜室で形成するなどの態様としてもよい。また、成膜室の数が１つであるシングルチャンバのプラズマＣＶＤ装置を用いる場合は、公知のガス置換工程を含むことが好ましい。
【０１００】
なお、本発明の積層型光起電力素子は集積構造とすることができる。集積構造とは、図１３に示されるようなセル集積部を含む構造をいい、特開２００８−１０９０４１号公報に開示される種々の形態が例示される。
【０１０１】
図１３の集積構造を説明する。図１３に示すように、第１電極層１２は、光起電力素子部１３で埋められた第１の分離溝１５によって分離されており、光起電力素子部１３および裏面の第２電極層１４は第２の分離溝１７によって分離されている。また、レーザスクライブ法によって光起電力素子部１３が除去された部分であるコンタクトライン１６を介して隣り合うセルが電気的に直列に接続され、セルの集積部２１が構成されている。
【０１０２】
また、図１３に示すように、第２の分離溝１７の両端の裏面の第２電極層１４の表面上に電流取り出し用の電極２０がそれぞれ形成されている。これらの電極２０はそれぞれ、第２分離溝１７の長手方向と平行に形成された形態とすることができる。
【０１０３】
＜実施の形態２：トリプルセル構造＞
本実施の形態２は、第１の光起電力素子部が２つの光起電力素子を含む積層型光起電力素子に関する。第１の光起電力素子部に２つの光起電力素子を含む以外の構造は、上記実施の形態１と同様である。
【０１０４】
実施の形態２においては、積層型光起電力素子は図３に示すように、たとえば、ｐｉｎ構造を２つ積層したものを第１の光起電力素子部とし、１つのｐｉｎ構造を有する第２の光起電力素子部として、これら第１の光起電力素子部と第２の光起電力素子部との間に中間層を備える。
【０１０５】
図３に示す構成の積層型光起電力素子の製造方法について説明する。積層型光起電力素子は、光入射側から順に、基板１上に、第１電極２、第１の光起電力素子部３、中間層７、第２の光起電力素子部５および第２電極６をこの順で形成することによって製造することができる。
【０１０６】
まず、基板１上に第１電極２を形成する。基板１としては、素子の製造プロセスにおける耐熱性、および透光性を有するガラス基板、ポリイミド等の樹脂基板等が例示される。第１電極２としては、ＳｎＯ2、ＩＴＯ、ＺｎＯなどの透明導電膜が例示される。これら第１電極を構成する透明導電膜は、ＣＶＤ、スパッタ、蒸着等の公知の方法により形成することができる。
【０１０７】
（第１の光起電力素子部）
次に、基板１上に形成された第１電極２上に第１の光起電力素子部３を形成する。第１の光起電力素子部３は、ｐ層３ａ、ｉ層３ｂおよびｎ層３ｃからなる第１のｐｉｎ構造体３１と、ｐ層４ａ、ｉ層４ｂおよびｎ層４ｃからなる第２のｐｉｎ構造体３２とを有し、各半導体層を順次形成する。
【０１０８】
ｐ層３ａ、ｉ層３ｂおよびｎ層３からなる第１のｐｉｎ構造体３１は、上記実施の形態１における第１の光起電力素子部の製造方法と同様の方法により積層を形成する。
【０１０９】
次に、第１の光起電力素子部における第２のｐｉｎ構造体３２を含む光起電力素子を積層する。該光起電力素子におけるｉ層４ｂを非晶質水素化シリコン（ａ−Ｓｉ：Ｈ）によ
り構成し、それ以外のｐ層およびｎ層については上記第１のｐｉｎ構造体３１と同様の形成方法により形成することができる。ｉ層４ｂ以外の半導体層の厚みおよび形成条件は上記第１のｐｉｎ構造体３１と同じであっても異なっていてもよい。
【０１１０】
まず、第１のｐｉｎ構造体３１のｐ層３ａと同様の方法により、非晶質ＳｉＣからなるｐ層４ａを形成する。
【０１１１】
次に、非晶質水素化シリコンからなるｉ層４ｂを形成する。ｉ層４ｂの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、５０ｎｍから５００ｎｍの値に設定されることが好ましい。また、第２のｐｉｎ構造体３２におけるのｉ層４ｂの禁制帯幅は、第１のｐｉｎ構造体３１におけるｉ層３ｂの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、基板側の光電変換層で吸収できなかった波長帯の光を第２のｐｉｎ構造体３２における光電変換層で吸収することができ、入射光を有効に利用することができるからである。
【０１１２】
ｉ層４ｂの禁制帯幅を上記第１のｐｉｎ構造体３１におけるｉ層３ｂの禁制帯幅よりも狭くするためには下記の条件で製造することが例示される。
【０１１３】
まず、成膜室内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気して、基板１温度を１５０℃以上２５０℃以下とする。次に、成膜室内に混合ガスを導入し、圧力調整用バルブにより成膜室内の圧力を略一定に保つ。成膜室内の圧力は、例えば１０Ｐａ以上３０００Ｐａ以下とする。成膜室内に導入される上記混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量（Ｈ2／ＳｉＨ4）は、１倍以上が望ましく、５倍以上３０倍以下がより好ましい。
【０１１４】
成膜室内の圧力が安定した後、カソード電極に、たとえば周波数１３．５６ＭＨｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させ、ｉ層３ｂを形成する。カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。上記周波数としては、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用してもよい。
【０１１５】
上記のようにして所望の厚さのｉ層４ｂを形成した後、交流電力の投入を停止して、その後成膜室内を真空排気する。
【０１１６】
次に、第１のｐｉｎ構造体３１のｎ層３ｃと同様の方法により、ｎ層４ｃを形成する。このようにして、第２のｐｉｎ構造体３２が、第１のｐｉｎ構造体３１上に積層された第１の光起電力素子部が形成される。
【０１１７】
なお、上記第１のｐｉｎ構造体３１のｉ層３ｂの禁制帯幅は、第２のｐｉｎ構造体３２のｉ層４ｂの禁制帯幅と同じかこれより小さくてもよい。この場合でも、第２のｐｉｎ構造体３２のｉ層４ｂは、第１のｐｉｎ構造体３１のｉ層３ｂが吸収しきれなかった光を吸収するのに寄与する。
【０１１８】
また、一般に、ｉ層が厚くなるほどｉ層の光劣化が光電変換効率に与える影響が大きくなり、ｉ層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになるが、ｉ層を有する光起電力素子を２つ形成することによって第１の光起電力素子部に含まれる各ｉ層を比較的薄くすることができ、これによって第１の光起電力素子部に含まれるｉ層の劣化を抑えることができる。
【０１１９】
また、第１のｐｉｎ構造体または第２のｐｉｎ構造体において、ｐ層とｉ層との間にバ
ッファ層を設けてもよく、このようなバッファ層は上記実施の形態１と同様に形成することができる。
【０１２０】
（中間層）
実施の形態１と同様の方法により金属酸化物からなる中間層であって、単膜の導電率が２×１０-12Ｓ／ｃｍ以上１×１０-8Ｓ／ｃｍ以下である中間層を積層する工程を行なう。このような中間層のシート抵抗は、１００ＭΩ／□より大きく、より好ましくは、１ＧΩ／□より大きい。
【０１２１】
積層した中間層は、上記実施の形態１と同様に水素を含むプラズマにさらす工程を行なう。このような水素を含むプラズマにさらす工程後の中間層のシート抵抗は、１００ｋΩ／□以上２６ＭΩ／□以下、より好ましくは３００ｋΩ／□以上２０ＭΩ／□以下である。
【０１２２】
（第２の光起電力素子部）
次に、第２の光起電力素子部５を形成する。第２の光起電力素子部５は、上記実施の形態１と同様に形成することができる。
【０１２３】
以上により本発明の積層型光起電力素子を形成することができる。本発明の光起電力素子は、特定の導電特性を有する中間層を含むので、変換効率を向上させる効果を奏する。
【実施例】
【０１２４】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【０１２５】
（実施例１〜６および比較例１）：タンデム構成
本実施例は、第１の光起電力素子部としてｉ層が厚み２５０ｎｍの真性非晶質の水素化シリコン（Ｓｉ：Ｈ）、ｐ層およびｎ層が微結晶シリコンからなるｐｉｎ型光起電力素子、第２の光起電力素子部としてｉ層が厚み１．６μｍの真性微結晶Ｓｉ：Ｈ、ｐ層およびｎ層が微結晶シリコンからなるｐｉｎ型光起電力素子、中間層としてドーパント含有量が０．０１％以下である酸化亜鉛（ＺｎＯ）を備えた積層型光起電力素子を作製した。なお、中間層の導電特性が本発明を満たさない以外は、実施例１と同様の方法により比較例である素子を作製した。
【０１２６】
＜第１電極＞
基板として、１１５ｍｍ×１１５ｍｍのコーニング社製の＃１３７３（商品番号）からなるガラス基板を用いた。このガラス基板上に第１電極として、ＳｎＯ2からなる７００ｎｍの透明導電膜をスパッタ法により形成した。
【０１２７】
＜第１の光起電力素子部＞
第１電極を形成した基板に上記実施の形態１に沿って、マルチチャンバ方式のプラズマＣＶＤ装置を用いて第１の光起電力素子部を形成した。まず、第１成膜室内を０．００１Ｐａまで排気し、第１電極を設けた基板の基板温度を２００℃以下に設定した。第１成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第１成膜室内の圧力を略一定に保った。第１成膜室内の圧力を４００Ｐａとした。次に、第１成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は１００倍とした。
【０１２８】
上記混合ガスを導入して第１成膜室内の圧力が安定した後、カソード電極に１３．５６ＭＨｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させた
。このプラズマによってｐ層３ａを形成した。カソード電極の単位面積あたりの電力密度は、０．２５Ｗ／ｃｍ2とした。
【０１２９】
上記電力密度を維持したままで放置し、ｐ層３ａが２５ｎｍの厚みになったところで電力の投入を停止した。その後、第１成膜室内を真空排気した。
【０１３０】
次に、非晶質の水素化シリコン（ａ−Ｓｉ：Ｈ）からなるｉ層３ｂを形成した。第２成膜室を用いること、成膜室内に導入する混合ガスとして、シランガスおよび水素ガスの混合ガスを使用すること以外は、上記ｐ層３ａと同様の方法によりｉ層３ｂを形成した。ｉ層３ｂを形成する場合は、シランガスに対する水素ガスの流量は１０倍とした。ｉ層の厚みが２５０ｎｍとなったところで電力の供給を停止し、第２反応室内を排気した。
【０１３１】
次に、ｎ層３ｃを第３成膜室で形成した。第３成膜室を用いることおよび成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ層３ａと同様の方法によりｎ層３ｃを形成した。ｎ層３ｃを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を１００倍とした。ｎ層の厚みが２５ｎｍとなったところで、電力の供給を停止し、その後成膜室内を排気した。
【０１３２】
以上の工程により、光電変換層である非晶質水素化シリコンからなるｉ層３ｂを備えるｐｉｎ型の第１の光起電力素子部を形成した。
【０１３３】
＜中間層＞
上記第１の光起電力素子部を形成した基板を、中間層を形成するためにＤＣマグネトロンスパッタ装置の基板ホルダー上に設置した。ＤＣマグネトロンスパッタ装置の反応室内の圧力が１０-4Ｐａ以下になるまで排気した。基板温度が１５０℃となるように、２０分間基板を加熱した後、アルゴンガスを１００ｓｃｃｍで供給し、同時にアルゴンガスに対する酸素ガスを後述の表２に従う流量比でＤＣマグネトロンスパッタ装置に設けられたガス導入手段から供給した。１２７ｃｍ×４５７ｃｍのドーパント成分を含まない純度４Ｎのノンドープ酸化亜鉛（ＺｎＯ）をターゲットとして、該ターゲットにＤＣスッパタ電源により２８０Ｗの直流電力を印加して、各酸素ガスの流量において形成される中間層がそれぞれ同じ膜厚になるように搬送速度を調節して基板を搬送しながらスパッタリングを行ない、膜厚約４５ｎｍの酸化亜鉛（ＺｎＯ）の中間層を堆積した。この中間層はいずれも透明であった。この中間層の形成において、上記反応室内に同時に１１５ｍｍ×１１５ｍｍのコーニング社製＃１３７３（商品番号）からなるガラス基板を基板ホルダー上に設置し、各中間層と同じ酸化亜鉛（ＺｎＯ）からなる膜（膜厚４５ｎｍ）を堆積させて、基板上に単膜が形成された電気特性測定用のサンプルを作成した。上記中間層の形成条件を表１に示す。
【０１３４】
【表１】
2011049305.tif 000002
【０１３５】
なお、中間層の成分については、ＩＣＰ−ＭＳ測定により確認した。シリコンウェーハ上に中間層と同様のＺｎＯからなる単膜を１２０ｎｍ堆積させてサンプルとした。シリコン上に堆積したＺｎＯからなる単膜をＥＬグレードのシュウ酸１０ｍｌ中に浸漬して溶出させた。単膜が溶出した溶液をそれぞれ１倍、１０倍、１００倍、１０００倍、１００００倍の濃度に希釈して試料溶液として、ＩＣＰ−ＭＳにて測定を行った。主元素Ｚｎ濃度１００％に対しての濃度は、Ｍｇが６２．２ｐｐｍ、Ａｌが４３ｐｐｍ、Ｋが３５．３ｐｐｍ、Ｃｕが２．８ｐｐｍであった。これらより、本発明の中間層においては、原料である金属酸化物に対するドーパント成分の混入が原子比で０．０１％以下であるが示された。
【０１３６】
（電気特性測定）
中間層の酸化亜鉛の単膜を形成した上記電気特性測定用の各サンプルを用いて、単膜の電気特性を測定した。上記コーニング社製の＃１３７３（商品番号）からなるガラス基板上に堆積された単膜に平行平板電極を付けて電圧−電流特性を測定し、この結果から導電率を求めた。具体的には、ギャップ間隔２５０μｍ、電極幅５ｍｍのギャップ電極を真空蒸着によりＡｇを膜厚１００ｎｍ堆積させて平行平板電極とした。ＨＰ社製の4140B Source Measurement Unitを用いて平行平板電極（ギャップ電極）間に電圧を印加して電流を観測し電圧電流特性の測定を行なった。中間層単膜での面内方向における導電率とアルゴンガスに対する酸素流量比との関係を図４および表２に示す。
【０１３７】
【表２】
2011049305.tif 000003
【０１３８】
図４および表２の結果から、ドーパント成分を含まない純度４Ｎのノンドープ酸化亜鉛（ＺｎＯ）のターゲットを用いてＤＣスパッタリングを行ない、酸素ガスのアルゴンガスに対する流量比を変更することによって、単膜の導電率を１０Ｓ／ｃｍから１×１０-12Ｓ／ｃｍまで変化させることができることが分かった。また、このような検量線を求めておけば、上記ターゲットを用いて酸素ガスのアルゴンガスに対する流量比を変化させることによって、所望の導電率を達成できることがわかる。
【０１３９】
また、上記コーニング社製の＃１３７３（商品番号）からなるガラス基板上にＺｎＯからなる中間層の単膜を形成した上記サンプルに対して水素を含むプラズマにさらす工程を行なった後、電気特性（シート抵抗）を測定した。シート抵抗は、三菱化学社製のハイレスタUP MCP-HT450型を用いて行なった。透明な中間層単膜でのシート抵抗とアルゴンガスに対する酸素ガスの流量比との関係の図５に示す。
【０１４０】
水素を含むプラズマの条件は、ＺｎＯからなる中間層を堆積した後に形成する、後述の光起電力素子のｐ層形成条件から、ＳｉＨ4、またはＳｉＨ4とドーパント成分を抜いたガス条件で処理した。
【０１４１】
図５に示されるようにＺｎＯからなる中間層の形成時のアルゴンガスに対する酸素ガスの流量比（または酸素分圧）によって、シート抵抗が変化することがわかった。このような結果から、水素を含むプラズマにさらす工程を含むことで、水素ラジカルがＺｎＯ中に浸透して、ＺｎＯからなる中間層を低抵抗化したものと考えられる。
【０１４２】
表２に、上記ガラス基板上に堆積したＺｎＯからなる４５ｎｍの中間層に対して、第２の光起電力素子部のｐ層形成条件からＳｉＨ4を含まない条件とした水素を含むプラズマにさらす工程を行ない、後に形成されるｐ層形成条件に対応するようにプラズマ条件を変えて、シリコン系膜が堆積しない条件で水素を含むプラズマにさらす工程を行なった後のＺｎＯからなる中間層のシート抵抗値の測定結果を示す。
【０１４３】
表２の結果から、第２の光起電力素子部におけるｐ層条件を、微結晶条件からアモルファス条件に変更することによって、中間層の低抵抗化が緩和されることが分かる。したがって、水素のＺｎＯ中への浸透によって、ＺｎＯが低抵抗化していることが分かる。また、ＺｎＯ界面にアモルファスシリコンを堆積することによって、水素によるプラズマを照射しても、アモ条件により処理したときよりも高抵抗になる。このことより、ＺｎＯ界面でのシリコン膜が堆積する初期にＺｎＯへのプラズマ照射によりＺｎＯの抵抗が変化するものと考えられる。
【０１４４】
＜第２の光起電力素子部＞
第２の光起電力素子部の形成条件は、微結晶条件とした。すなわち、公知の成膜装置を用いて、上記中間層が形成された基板上に、ｉ層が微晶質Ｓｉ：Ｈからなるｐｉｎ型光起電力素子を作製した以外は、上記第１の光起電力素子部の形成方法と同様の方法により、第２の光起電力素子部を形成した。
【０１４５】
＜第２電極＞
上記第２の光起電力素子部上に、Ａｇからなる０．２μｍの第２電極を形成して、積層型光起電力素子を製造した。このような積層型光起電力素子は、具体的には、単セルが１ｃｍ角の３段集積セルである集積構造を有するものとした。このような集積構造は、具体的には、図１３に示すように、第１の分離溝１５／コンタクトライン１６／第２の分離溝１７構造の集積したものである。
【０１４６】
（変換効率の評価）
上記実施例１において製造された各積層型光起電力素子を用いて変換効率評価した。評価条件としては、ソーラシュミレータによりＡＭ１．５、１００ｍＷ／ｃｍ2の光強度で照射し、測定温度を２５℃とした。結果を図６および表２に示す。
【０１４７】
図６および表２に示されるように、たとえば上記特許文献１に開示された発明のようにスパッタ後の単膜シート抵抗が１００ｋΩ／□以上１００ＭΩ／□以下の範囲の場合は、光起電力素子の製造プロセスや製造後の素子の使用状態においてシャントリークが発生し
てしまい、変換効率は向上せず、低下することが分かった。
【０１４８】
一方、本発明の積層型光起電力素子は、特定の導電特性を有する中間層に水素を含むプラズマにさらす工程を行ない、得られた中間層の導電特性を特定の範囲とするので、変換効率がより向上したものとなり、たとえば比較例１の光電変換効率に比べた変換効率が１．１倍以上向上した値となり、１．２５倍まで向上した素子が得られる。本発明は極めて容易な製造方法により素子の効率を向上させることができることが示された。
【０１４９】
また、導電率に対する変換効率を図７に示し、図８にシート抵抗に対する変換効率を示す。変換効率は、図６と同様に比較例１における変換効率を１としてプロットした。これらの図６、図７および図８の結果から、中間層が本発明の電気特性を有する場合は、光電効率を従来の中間層に比べて向上させることができることが示される。
【０１５０】
なお、本発明の中間層の導電率はアズデポ状態、すなわち中間層成膜直後であって水素プラズマ処理前の単膜シート抵抗に換算すると１０13〜１０17Ω／□に相当する。
【０１５１】
（実施例７）：タンデム構造、ｎ層アモルファス
本実施例７は、中間層と接する第１の光起電力素子部のｎ層をアモルファスシリコンとした以外は上記実施例１と同様の方法により積層型光起電力素子を製造した。
【０１５２】
第１の光起電力素子部におけるｎ層をアモルファスシリコンにより形成する条件としては、第１成膜室内の内圧を４００Ｐａとした。次に、第１成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は１０倍とした。
【０１５３】
上記混合ガスを導入して第１成膜室内の圧力が安定した後、カソード電極に１３．５６ＭＨｚの交流電力を投入して、カソード電極とアノード電極との間にプラズマを発生させた。このプラズマによってｎ層３ｃを形成した。カソード電極の単位あたりの電力密度は、０．０５Ｗ／ｃｍ2とした。ｎ層の膜厚は、２５ｎｍとした。
【０１５４】
実施例１のサンプルの作製と同様に、単膜のｎ層を上記ガラス基板上に１５０ｎｍの厚みで形成して、この単膜の電気特性を評価した。この単膜のｎ層アモルファスの導電率は１．２６×１０-2Ｓ／ｃｍであり、水素含有量は１２％、結晶化率は０．５２であった。水素含有率（水素濃度）は、CAMECA社製の IMS 7fを用いて、Ｃｓ+イオンを用いた二次イオン質量分析（ＳＩＭＳ）の測定結果より求めた。二次イオン質量分析（ＳＩＭＳ）の測定条件は、３ｋｅＶ、１０ｎＡとし、深さ方向分析を行なった。酸化亜鉛（ＺｎＯ）膜の特定は、酸素濃度が１×１０22原子／ｃｍ3以上存在するところからＺｎＯ層を特定し、ＺｎＯ層中で最も水素濃度の低い濃度をＺｎＯ層中の水素濃度とした。
【０１５５】
結晶化率は、半導体層単層のラマン散乱スペクトルにおいて、４８０ｃｍ-1のアモルファスシリコンのピーク高さＩａに対する、シリコン−シリコン結合に帰属される５２０ｃｍ-1の結晶シリコンのピーク高さＩｃの比、すなわちＩｃ／Ｉａである。なお、実施例１の第１の光起電力素子部における単膜のｎ層微結晶の導電率は１．７５×１０1Ｓ／ｃｍであり、水素含有量は４％、結晶化率は３．４であった。
【０１５６】
【表３】
2011049305.tif 000004
【０１５７】
【表４】
2011049305.tif 000005
【０１５８】
表４に示されるように、第１の光起電力素子部の中間層と接するｎ層がアモルファスシリコンからなる場合は、従来の素子に比べると変換効率を向上させることができるものの、実施例１のように第１の光起電力素子部の中間層と接するｎ層が微結晶シリコンからなる場合に比べると、中間層ＺｎＯ界面が比較的高抵抗となり、コンタクトが悪くなるために、特性が低下する結果となった。すなわち、実施例１のように中間層と接するｎ層が微結晶シリコンである場合が好ましいといえる。
【０１５９】
（実施例８）：トリプル構成
実施例８は、上記実施の形態２と同様の構成であり、積層型光起電力素子をトリプル構成とした以外は、中間層および水素を含むプラズマにさらす工程は実施例１と同様の方法により製造した。トリプル構成としては、光入射側から第１のｐｉｎ構造体としてｉ層が真性非晶質Ｓｉ：Ｈのｐｉｎ型光起電力素子と、第２のｐｉｎ構造体としてｉ層が真性非晶質Ｓｉ：Ｈのｐｉｎ型光起電力素子とからなる第１の光起電力素子部、中間層、第２の光起電力素子部としてｉ層が真性微結晶Ｓｉのｐｉｎ型光起電力素子を積層した構成とした。
【０１６０】
＜第１電極＞
１０００ｍｍ×６００ｍｍサイズの大型基板を用いて、実施例１と同様にＳｎＯ2からなる７００ｎｍの第１電極を形成した。
【０１６１】
＜第１の光起電力素子部＞
第１電極を形成した基板上に、第１のｐｉｎ構造体と第２のｐｉｎ構造体とからなる第１の光起電力素子部を製造した。
【０１６２】
第１のｐｉｎ構造体は、実施の形態１の第１の光起電力素子部を構成するｐｉｎ型光起電力素子と同様に製造した。
【０１６３】
第２のｐｉｎ構造体は、ｐ層とｎ層とは微結晶シリコンにより構成し、上記実施例１と同様に形成させた。第２のｐｉｎ構造のｉ層は、実施例１と同様の条件により形成した。ｉ層の厚みは、０．５μｍとした。以上により第１の光起電力素子部を製造した。
【０１６４】
＜中間層＞
透明中間層を形成するために、第１の光起電力素子部まで作製した上記ガラス基板をＤＣマグネトロンスパッタ装置の基板ホルダー上に設置した。ＤＣマグネトロンスパッタ装置の反応室内の圧力が１０-4Ｐａ以下になるまで排気した。基板温度が１５０℃となるように、基板を搬送しながら加熱した後、アルゴンガスを１５０ｓｃｃｍ、および酸素ガス
を表５のアルゴンガスに対する酸素ガスの流量比を満たす流量で、ガス導入手段から供給した。ドーパント成分を含まない純度４Ｎのノンドープ酸化亜鉛（ＺｎＯ）のターゲットにＤＣスッパタ電源から１１．７ｋＷの直流電力を印加し、それぞれのガス流量比条件において成膜される膜厚が同じ膜厚になるように搬送速度を調節して搬送しながらスパッタリングを行ない、膜厚約７５ｎｍの酸化亜鉛（ＺｎＯ）の透明中間層をそれぞれ形成した。このとき同時に、ＤＣマグネトロンスパッタ装置の反応室に１１５ｍｍ×１１５ｍｍのコーニング社製の＃１３７３（商品番号）からなるガラス基板をダミー基板上に設置し、中間層と同じ酸化亜鉛（ＺｎＯ）の膜を堆積させて、電気特性測定用のサンプルを作成した。中間層の形成条件（中間層形成条件２）を表５にまとめる。
【０１６５】
【表５】
2011049305.tif 000006
【０１６６】
＜水素を含むプラズマにさらす工程および第２の光起電力素子＞
次に、公知の成膜装置を用いて、透明中間層が形成された基板上に、第２の光起電力素子としてｐｉｎ型結晶質Ｓｉ：Ｈの光起電力素子を作製した。作製した積層型光起電力素子の１０００ｍｍ×６００ｍｍサイズからセル幅２０ｍｍ、集積ピッチ１１ｍｍの３段集積モジュールを切り出し、素子の特性を評価した。
【０１６７】
図９に酸素分圧に対する導電率依存性の結果を示す。成膜圧力にかかわらず、酸素ガスとアルゴンガスの流量比が高くなるにしたがって、導電率が低くなる傾向がある。また酸素ガスのアルゴンガスに対する流量比が２％以上で導電率の低下が緩やかになり、酸素ガスのアルゴンガスに対する流量比が２％から１０％の範囲で１×１０-8から２×１０-12Ｓ／ｃｍ程度の導電率が得られることが分かる。
【０１６８】
また、実施例３において得られたトリプル構成の積層型光起電力素子のガス流量比に対する変換効率を図１０に示す。図１０に示されるように、トリプル構成においても、本発明の中間層を含むことによって、良好な変換効率が得られることがわかる。
【０１６９】
（実施例９）：トリプル構成、中間層膜厚
１０００ｍｍ×６００ｍｍサイズの大型基板を用いて、トリプルセルを作製した。中間層の膜厚をＤＣパワー（表６中、ＤＣ電力）を変えることによって、０ｎｍ〜２００ｎｍの範囲で種々のものを作製した。中間層の形成条件（中間層形成条件３）を表６に示す。それ以外の条件は実施例３と同様である。
【０１７０】
【表６】
2011049305.tif 000007
【０１７１】
中間層の厚みの異なるそれぞれの積層型光起電力素子について、電気特性を評価した。
図１１に示されるようにトリプルセルの第２のｐｉｎ構造体からなる光起電力素子の電流であるミドル電流（図１１中、Ｍｉｄ）が増加する。中間層が２００ｎｍを超えると干渉効果によって、ミドル電流が減少する。一方、第２の光起電力素子部の電流であるボトム電流（図１１中、Ｂｏｔ）も減少し、その結果トータルの電流が減少するといえる。また、第１のｐｉｎ構造体からなる光起電力素子の電流が図１１中Ｔｏｐで示すトップ電流であり、Ｔｏｐ電流は、入射光側の電流であり、中間層による影響は少ないものとなる。これらの各電流は、日本分光社製の分光感度測定装置により測定した。
【０１７２】
また、図１２に各膜厚におけるトリプルセルのＩ−Ｖ特性を測定し、シリーズ抵抗Ｒs（Ωｃｍ2）を求めた。図１２に示されるように、２００ｎｍ以上の膜厚の増加によって、シリーズ抵抗の増加が見られた。このような抵抗の増加が見られる理由の詳細は不明であるが、ＺｎＯ層中の水素の浸透深さにより、ＺｎＯ層が低抵抗化する過程において、深さ方向において導電率が分布することによって、シリーズ抵抗が上昇したものと考えられる。図１２からは、中間層の膜厚として２０ｎｍ以上２００ｎｍ以下が望ましいことが分かる。
【０１７３】
（参考例１）
参考例１として、中間層を有さない以外は実施例４と同様にトリプル構成の積層型光起電力素子を製造し、その変換効率を求めた。
【０１７４】
（比較例２）
比較例２として、１００ｎｍの厚みの中間層であって、ノンドープＺｎＯの変わりに、３％ＡｌドープのＺｎＯ（導電率：１×１０-2Ｓ／ｃｍ）を用いて、実施例４と同様にして積層型光起電力素子を製造した。なお、中間層が横に流れることを防ぐため、中間層堆積後にレーザにより中間層にスクライブ（分離溝）を設けて、特開２００２−２６１３０８号公報の図２に開示された構造とした。また、４８段のセルを直列接続した集積構造とした。
【０１７５】
実施例８、参考例１および比較例２について、参考例１における変換効率を１とすると、実施例８では電流が向上し、変換効率が向上した。一方、比較例２の低抵抗ＺｎＯを中間層に用いたものは、スクライブを入れたにもかかわらず、変換効率が低下する場合があることがわかった。これは、大面積基板を用いた素子では、ポイントリークが比較的多いために、中間層を挟んだトップ側セルとボトム側セルのそれぞれのポイントリークが中間層を介して（膜面方向に流れて）、導通するために起こると考えられる。
【０１７６】
他方、本発明の導電特性を有する中間層を適用した積層型光起電力素子では、中間層が従来に比べて高抵抗となるため、ポイントリークを介したリーク電流が抑えられるので、
高効率が得られるといえる。したがって、特に、集積構造を採用した大型サイズのセルにおいて、本発明は最適であることがわかった。
【０１７７】
【表７】
2011049305.tif 000008
【０１７８】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
【０１７９】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１８０】
１  基板、２  第１電極、３  第１の光起電力素子部、３ａ  ｐ層、３ｂ  ｉ層、３ｃ
ｎ層、５  第２の光起電力素子部、５ａ  ｐ層、５ｂ  ｉ層、５ｃ  ｎ層、６  第２電極、６ａ  透明導電膜、６ｂ  金属膜、７  中間層、１００  積層型光起電力素子。
【図１】
2011049305.tif 000009
【図２】
2011049305.tif 000010
【図３】
2011049305.tif 000011
【図４】
2011049305.tif 000012
【図５】
2011049305.tif 000013
【図６】
2011049305.tif 000014
【図７】
2011049305.tif 000015
【図８】
2011049305.tif 000016
【図９】
2011049305.tif 000017
【図１０】
2011049305.tif 000018
【図１１】
2011049305.tif 000019
【図１２】
2011049305.tif 000020
【図１３】
2011049305.tif 000021