(57)【要約】【課題】電荷蓄積時にこれらのノイズ信号が混入されない構造を有する光電変換膜積層型の固体撮像装置を提供することである。【解決手段】固体撮像装置は、ｎ型半導体基板１３０上に形成され、入射光を信号電荷に変換する光電変換部１２０ｒ、１２０ｇ、１２０ｂと、信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えている。信号読み出し回路は、ゲート電極が、光電変換部１２０ｒ、１２０ｇ、１２０ｂに接続された信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂを含んでいる。【選択図】図４
2011243704.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、入射光を信号電荷に変換する光電変換部と、
前記信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えており、
前記信号読み出し回路は、
ゲート電極が、前記光電変換部に接続された信号変換トランジスタを含んでいる、
ことを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記光電変換部は、
前記半導体基板上の絶縁膜中に形成された光電変換膜と、
前記第１の光電変換膜の上面に形成された上部電極膜及び前記光電変換膜の下面に形成された下部電極膜とを含み、
前記信号変換トランジスタは、
前記半導体基板内に設けられた第１導電型の第１の半導体層と、
前記第１の半導体層の上に形成された前記ゲート電極と、
前記第１の半導体層における前記ゲート電極の側方下に設けられた第２導電型の第１の拡散層とを含み、
前記第１の下部電極膜と前記ゲート電極とは、前記絶縁膜中に形成され、前記信号電荷を前記ゲート電極へ導く配線を介して接続されている、
ことを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置において、
一端が、前記光電変換部及び前記ゲート電極に接続されたＭＯＳキャパシタをさらに備えている、
ことを特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記ＭＯＳキャパシタは、
前記半導体基板内の第２導電型の第２の半導体層内に設けられた第２導電型の第２の拡散層と、
前記第２の半導体層上に、前記ゲート電極から延長して形成された容量電極とを含む、
ことを特徴とする固体撮像装置。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の固体撮像装置において、
ソース領域が、前記信号変換トランジスタのドレイン領域に接続された行選択トランジスタと、
ソース領域が、前記信号変換トランジスタのドレイン領域に接続されたリセットトランジスタとをさらに備えている、
ことを特徴とする固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記信号変換トランジスタの面積は、前記行選択トランジスタの面積及び前記リセットトランジスタの面積のいずれの面積よりも大きい、
ことを特徴とする固体撮像装置。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の固体撮像装置において、
前記第１導電型がＮ型であり、前記第２導電型がＰ型である、
ことを特徴とする固体撮像装置。
【請求項８】
請求項１〜７のうちのいずれか１項に記載の固体撮像装置において、
複数の前記光電変換部を含む受光部がアレイ状に複数配置されており、
前記複数の受光部の各々に含まれる前記複数の光電変換部は、
分光感度特性のピーク位置が赤色に存在する光を検出する第１の光電変換部と、
分光感度特性のピーク位置が緑色に存在する光を検出する第２の光電変換部と、
分光感度特性のピーク位置が青色に存在する光を検出する第３の光電変換部とを含んでいる、
ことを特徴とする固体撮像装置。
【請求項９】
請求項８に記載の固体撮像装置において、
前記信号読み出し回路は、前記受光部の下部に、前記複数の光電変換部の各々に対応して複数設けられている、
ことを特徴とする固体撮像装置。
【請求項１０】
請求項１〜９のうちのいずれか１項に記載の固体撮像装置において、
前記信号読み出し回路から出力される前記画素信号をアナログ信号からデジタル信号に変換して出力するアナログ／デジタル変換部をさらに備えている、
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に開示する技術は、半導体基板上に、受光量に応じた信号電荷を発生する光電変換膜が半導体基板上に積層された光電変換膜積層型の固体撮像装置に関し、特に、光電変換膜で発生した信号電荷量に応じた信号を半導体基板上に形成されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタ回路によって外部に読み出す光電変換膜積層型の固体撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラに搭載されているＣＣＤ（Ｃｏｕｐｌｅｄ  Ｃｈａｒｇｅ  Ｄｅｖｉｃｅ）型の固体撮像装置又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置では、半導体基板の表面に、受光部となる多数の光電変換素子（フォトダイオード）と、各光電変換素子で得られた光電変換信号を外部に読み出す信号読出回路が形成されている。信号読出回路は、ＣＣＤ型の固体撮像装置の場合には電荷転送回路と転送電極とによって構成されており、ＣＭＯＳ型の固体撮像装置の場合にはＭＯＳ回路と信号配線とによって構成されている。
【０００３】
このように、従来の固体撮像装置では、同一の半導体基板の表面に、多数の受光部及び信号読出回路が形成されるので、受光部の面積を広く確保することができないという問題がある。
【０００４】
また、従来の単板式の固体撮像装置では、各受光部に、例えば赤色（Ｒ）、緑色（ Ｇ ）、及び青色（ Ｂ ）のカラーフィルタのうちの１つが積層されており、受光部の各々は一色の光信号を検出する構成になっている。このため、例えば赤色の光を検出する受光部位置における青色光の信号及び緑色光の信号は、その周辺の青色光及び緑色光を検出する各受光部における検出信号を補間演算して求められている。その結果、これが、偽色の原因となっており、解像度の低下を招いている。しかも、赤色のカラーフィルタが形成された受光部に入射した青色光及び緑色光は、光電変換に寄与することなくカラーフィルタに熱として吸収されてしまう。このため、光利用効率が悪く、感度が低いという問題もある。
【０００５】
従来の固体撮像装置は、上述したように、様々な問題を抱えている。その一方で、現在、多画素化の進展により、数百万画素という多数の受光部を１チップの半導体基板上に集積するため、１画素当たりの面積が縮小しており、１つ１つの受光部の開口寸法が波長オーダに近づいている。したがって、ＣＣＤ型の固体撮像装置及びＣＭＯＳ型の固体撮像装置では、上述した各問題を解決して画質及び感度の点でより優れたイメージセンサを実現することが困難となっている。
【０００６】
これらの点に鑑みて、光電変換膜積層型の固体撮像装置が新たに提案されている（例えば、特許文献１参照）。
【０００７】
図７に示すように、半導体基板１０内にはＰウェル層２０が形成されており、半導体基板１０の表面部には、検出する各色毎に素子形成領域が分離されるように、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型構造の素子分離領域２１が形成されている。半導体基板１０上には、ゲート電極１７が形成されており、Ｐウェル層２０におけるゲート電極１７の側方下にはＮ＋拡散層からなるソース領域１６及びドレイン領域１８が形成されている。半導体基板１０上には絶縁膜１５が形成されており、該絶縁膜１５中には、赤色検出用の感光層１１ｒと、緑色検出用の感光層１１ｇと、青色検出用の感光層１１ｂとが間隔を置いて積層されており、これらの感光層１１ｒ、１１ｇ、１１ｂの各々が受光部となる。感光層１１ｒ、１１ｇ、１１ｂのそれぞれの上面には共通電極１２ｒ、１２ｇ、１２ｂが形成されており、また、それぞれの下面には画素電極１３ｒ、１３ｇ、１３ｂが形成されている。画素電極１３ｒ、１３ｇ、１３ｂの各々は、各色毎に分離された対応する素子形成領域におけるソース領域１６に、ソース配線１４を介してそれぞれ接続されている。また、各色毎に分離された素子形成領域におけるドレイン領域１８には、出力信号線１９がそれぞれ形成されている。
【０００８】
以上の構造を有する図７に示した固体撮像装置において、画素電極１３ｒ、１３ｇ、１３ｂと上部の共通電極１２ｒ、１２ｇ、１２ｂとの間に電位差をかけることにより、各感光層１１ｒ、１１ｇ、１１ｂで得られた光電変換信号電荷は、画素電極１３ｒ、１３ｇ、１３ｂからソース配線１４を介して、読み出しトランジスタのソース領域１６へ送られる。このような動作は、素子分離領域２１で分離された各色毎の素子形成領域におけるソース領域１６をフォトダイオードとしたＭＯＳ型イメージセンサと同等の動作となり、読み出しのタイミングで読み出しトランジスタのゲート電極１７をＯＮにすることにより、読み出しトランジスタのソース領域１６に蓄積された信号電荷を読み出しトランジスタのドレイン領域１８へ送り、出力信号線１９を介して、信号処理回路へ信号が送られる。
【０００９】
このように、光電変換膜積層型の構造を有する従来の固体撮像装置によると、半導体基板の表面に受光部を設ける必要がないため、信号読出回路の設計上の制約が大幅になくなると共に、入射光の光利用効率が向上して感度が向上する。さらに、一画素で赤色、緑色、及び青色の三原色の光を検出できるため、解像度が向上すると共に偽色もなくなる。その結果、従来のＣＣＤ型の固体撮像装置及びＣＭＯＳ型の固体撮像装置が抱える上述の問題の解決が可能となっている。
【００１０】
また、近年では、光電変換膜で発生した電荷信号をスムーズに転送できる構造を備えた光電変換膜積層型の固体撮像装置も提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭５８−１０３１６５号公報
【特許文献２】特開２００５−２８６４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の光電変換膜積層型の固体撮像装置では、電荷の蓄積は、画素電極１３ｂ、１３ｇ、１３ｒと配線１４と読み出しトランジスタのソース領域１６とで行われるため、電荷蓄積時に酸化膜とＳｉの界面準位に起因して発生する電子が電荷蓄積部に蓄積されてしまう。また、配線１４を形成する際のエッチングダメージや汚染などによる暗電流による電子もまた電荷蓄積部に蓄積されてしまう。これらの電子は光信号とは関係がないノイズ信号であるため、画像のＳ／Ｎが低下してしまう。
【００１３】
上記に鑑み、本発明の目的は、電荷蓄積時にこれらのノイズ信号が混入されない構造を有する光電変換膜積層型の固体撮像装置を提供することである。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明の一側面の固体撮像装置は、半導体基板上に形成され、入射光を信号電荷に変換する光電変換部と、信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えており、信号読み出し回路は、ゲート電極が、光電変換部に接続された信号変換トランジスタを含んでいる。
【００１５】
本発明の一側面の固体撮像装置において、光電変換部は、半導体基板上の絶縁膜中に形成された光電変換膜と、第１の光電変換膜の上面に形成された上部電極膜及び光電変換膜の下面に形成された下部電極膜とを含み、信号変換トランジスタは、半導体基板内に設けられた第１導電型の第１の半導体層と、第１の半導体層の上に形成されたゲート電極と、第１の半導体層におけるゲート電極の側方下に設けられた第２導電型の第１の拡散層とを含み、第１の下部電極膜とゲート電極とは、絶縁膜中に形成され、信号電荷をゲート電極へ導く配線を介して接続されていてもよい。
【００１６】
本発明の一側面の固体撮像装置において、一端が、光電変換部及びゲート電極に接続されたＭＯＳキャパシタをさらに備えていてもよい。
【００１７】
本発明の一側面の固体撮像装置において、ＭＯＳキャパシタは、半導体基板内の第２導電型の第２の半導体層内に設けられた第２導電型の第２の拡散層と、第２の半導体層上に、ゲート電極から延長して形成された容量電極とを含んでもよい。
【００１８】
本発明の一側面の固体撮像装置において、ソース領域が、信号変換トランジスタのドレイン領域に接続された行選択トランジスタと、ソース領域が、信号変換トランジスタのドレイン領域に接続されたリセットトランジスタとをさらに備えていてもよい。
【００１９】
本発明の一側面の固体撮像装置において、信号変換トランジスタの面積は、行選択トランジスタの面積及びリセットトランジスタの面積のいずれの面積よりも大きくてもよい。
【００２０】
本発明の一側面の固体撮像装置において、第１導電型がＮ型であり、第２導電型がＰ型であってもよい。
【００２１】
本発明の一側面の固体撮像装置において、複数の光電変換部を含む受光部がアレイ状に複数配置されており、複数の受光部の各々に含まれる複数の光電変換部は、分光感度特性のピーク位置が赤色に存在する光を検出する第１の光電変換部と、分光感度特性のピーク位置が緑色に存在する光を検出する第２の光電変換部と、分光感度特性のピーク位置が青色に存在する光を検出する第３の光電変換部とを含んでいてもよい。
【００２２】
本発明の一側面の固体撮像装置において、信号読み出し回路は、受光部の下部に、複数の光電変換部の各々に対応して複数設けられていてもよい。
【００２３】
本発明の一側面の固体撮像装置において、信号読み出し回路から出力される画素信号をアナログ信号からデジタル信号に変換して出力するアナログ／デジタル変換部をさらに備えていてもよい。
【００２４】
また、本発明の一側面の固体撮像装置の駆動方法としては、例えば、信号変換トランジスタのソース電位の切り替えにより信号読み出しを制御し、光電変換膜にて発生した電荷によって変化した信号変換トランジスタのゲート電位に応じた信号変換トランジスタのドレイン電位を画素信号として、各画素回路により各画素の位置に対応する信号を出力する。
【００２５】
また、信号読出回路の読み出し動作としては、例えば、信号変換トランジスタのドレイン領域をＣＭＯＳセンサのフローティングディフュージョンと見なした場合の画素読み出し動作と同じ動作により読み出しを行う。
【００２６】
また、画素信号のリセット動作は、例えば、信号変換トランジスタのゲート電極と接続したＭＯＳキャパシタに高電界をかけ、ゲート電極からトンネル電流にて電荷を拡散層へ抜くことにより、信号変換トランジスタのゲート電極の電位をリセットする。また、信号変換トランジスタのドレイン領域はリセットトランジスタをＯＮにすることにより、信号変換トランジスタのドレイン電位を電源電位にすることでリセットする。
【発明の効果】
【００２７】
以上のように、本発明の一側面に係る固体撮像装置によると、信号変換トランジスタのゲート電極に、光電変換で発生した電荷を蓄積する電荷蓄積部を設けた構造を採用している。このため、電荷蓄積部としてシリコン基板が用いられないので、界面準位や汚染などによって発生する暗電流の影響を受けることなく電荷を蓄積することができる結果、ノイズの少ない画素信号を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置の構造を模式的に示す平面図である。
【図２】図２は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置における受光部と信号読み出し回路部分とを模式的に示した拡大図である。
【図３】図３は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置における画素部の信号読出回路図である。
【図４】図４は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置の構造を示す断面図であり、具体的には、図２に示すIV-IV線に対応する断面図である。
【図５】図５は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置の構造を示す断面図であり、具体的には、図２に示すV-V線に対応する断面図である。
【図６】図６は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置における駆動タイミングと電位変動図を示すタイミングチャートである。
【図７】図７は、従来の光電変換膜積層型の固体撮像装置の構造を示す断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の一実施形態について図面を参照しながら説明する。なお、以下では、図面及び詳細な説明をもって本発明の技術的思想を明確に説明するものであり、当該技術分野におけるいずれの当業者であれば、本発明の好ましい実施例を理解した後に、本発明が開示する技術により、変更及び付加を加えることが可能であり、これは本発明の技術的思想及び範囲を逸脱するものではない。
【００３０】
図１は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置の平面構造を示している。
【００３１】
図１に示す本実施形態の固体撮像装置は、図示しない半導体基板上に形成され、例えばアレイ状に配置された複数の受光部１０１と、行選択操作回路１０２と、画像信号処理部１０３とを備えている。また、半導体基板上には、複数の受光部（画素部）１０１の各々の下側に、後述で詳説するが、ＭＯＳトランジスタ回路で構成された信号読出回路が形成されている。
【００３２】
各受光部１０１毎に設けられた信号読出回路には、行選択走査回路１０２ から、行選択信号が行選択信号線１１１を介して与えられ、リセット信号が画素回路内リセット信号線１１２を介して与えられ、電源電圧が電源線１１３を介して与えられ、電荷蓄積部リセット信号が電荷蓄積部リセット信号線１１４を介して与えられ、読み出し信号が読み出し信号線１１５から与えられる。
【００３３】
各受光部１０１毎に設けられた信号読出回路は、行選択信号、リセット信号、電源電圧、電荷蓄積部リセット信号を取り込んで動作することにより、光電変換により得た画素信号を出力信号線１１０ｒ、１１０ｇ、及び１１０ｂへ出力する。画像信号処理部１０３は、出力信号線１１０ｒ、１１０ｇ、及び１１０ｂを介して取り込んで画素信号を信号処理して、出力信号１０４として出力する。ここで、画像信号処理部１０３ は、取り込んだ画素信号をアナログ信号として出力する回路構成であってもよいし、また、画像信号をデジタル変換してデジタル信号として出力するアナログ／デジタル変換部となる回路構成であってもよい。
【００３４】
図２は、図１に示した複数の受光部１０１とその各々に対応して設けられた信号読み出し回路の構成を説明するために、その受光部１０１の１つと信号読み出し回路部分とを模式的に拡大して示している。
【００３５】
図２に示すように、受光部１０１には、１つの色画素に対して３個のＭＯＳトランジスタと１個のＭＯＳキャパシタが用いられ、ここでは、各受光部１０１にて赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３色を検出する構成を実現するため、合計９個のＭＯＳトランジスタと３個のＭＯＳキャパシタとが用いられている。すなわち、各々の受光部１０１には、赤色の入射光を検出するための信号変換トランジスタ１１６ｒ、行選択トランジスタ１１７ｒ、リセットトランジスタ１１８ｒ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒと、緑色の入射光を検出するための信号変換トランジスタ１１６ｇ、行選択トランジスタ１１７ｇ、リセットトランジスタ１１８ｇ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｇと、青色の入射光を検出するための信号変換トランジスタ１１６ｂ、行選択トランジスタ１１７ｂ、リセットトランジスタ１１８ｇ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｂとが形成されている。
【００３６】
図３は、図１及び図２に示した複数の受光部１０１の各々における下部に設けられた信号読出回路の回路構成を示している。
【００３７】
図３に示すように、受光部１０１の下部に設けられた信号読出回路には、赤色、緑色、及び青色の各色それぞれに対応するように、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂと、３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂと、３つの行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂと、３つのリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂと、３つの電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂとが設けられている。
【００３８】
具体的には、光電変換部１２０ｒ、１２０ｇ、１２０ｂの一端は、接地されており、その他端は、電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂの一端と接続すると共に、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極に電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂを介して接続されている。電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂの他端である拡散層は、電荷蓄積部リセット信号線１１４に接続されている。
【００３９】
信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのドレイン領域は、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂを介して、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのソース領域に接続されていると共に、リセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂのソース領域に接続されている。信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのソース領域は、読み出し信号線１１５に接続されている。
【００４０】
行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのゲート電極は、行選択信号線１１１に接続されており、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのドレイン領域は、出力信号線１１０ｒ、１１０ｇ、１１０ｂに接続されている。また、リセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂのゲート電極は、画素回路内リセット信号線１１２に接続されており、行選択トランジスタ１１８ｒ、１１８ｇ、１１８ｂのドレイン領域は、電源線１１３に接続されている。
【００４１】
図４は、図２に示した本実施形態に係る受光部１０１におけるIV-IV線に対応する断面構成を示している。
【００４２】
図４に示すように、上述した３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂを含む信号読出回路１２５の上には、透明絶縁膜１２４中に３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが形成されている。
【００４３】
具体的には、ｎ型半導体基板１３０内にはＰウェル層１３１が形成されており、ｎ型半導体基板１３１の表面部には、検出する各色毎に素子形成領域が分離されるように、ＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型構造の素子分離領域１５１が形成されている。ｎ型半導体基板１３０上には、その表面に形成されたゲート絶縁膜１３２を介してゲート電極１４３ｒ、１４３ｇ、１４３ｂが形成されており、Ｐウェル層２０におけるゲート電極１４３ｒ、１４３ｇ、１４３ｂの側方下にはＮ＋拡散層からなるソース領域１４１ｒ、１４１ｇ、１４１ｂ及びドレイン領域１４２ｒ、１４２ｇ、１４２ｂが形成されている。このように、信号読出回路１２５を構成する３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂが形成されている。また、読み出し信号線１１５が、ソース領域１４１ｒ、１４１ｇ、１４１ｂのそれぞれに接続して設けられており、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂが、ドレイン領域１４２ｒ、１４２ｇ、１４２ｂのそれぞれに接続して設けられている。このように、ドレイン領域１４２ｒ、１４２ｇ、１４２ｂは、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂを介して行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂに接続されている。
【００４４】
また、ｎ型半導体基板１３０上には、３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂを覆うように、透明絶縁膜１２４が積層して設けられており、該透明絶縁膜１２４中には、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが設けられている。すなわち、ここでは、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが下からこの順に形成されており、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂと光電変換部１２０ｒとの間、光電変換部１２０ｒと光電変換部１２０ｇとの間、光電変換部１２０ｇと光電変換部１２０ｂとの間に、透明絶縁膜１２４が積層されている。
【００４５】
３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂのそれぞれは、受光部１０１毎に区分けされて形成された画素電極膜１２１ｒ、１２１ｇ、１２１ｂと、該画素電極膜１２１ｒ、１２１ｇ、１２１ｂ上に形成された赤色検出用の光電変換膜１２３ｒ、１２３ｇ、１２３ｂ、緑色検出用の光電変換膜１２３ｇ、及び青色検出用の光電変換膜１２３ｂと、該光電変換膜１２３ｒ、１２３ｇ、１２３ｂ上に形成された共通電極膜１２２ｒ、１２２ｇ、１２２ｂとを備えている。ここで、光電変換膜１２３ｒ、１２３ｇ、１２３ｂは、受光部１０１毎に区分けして設ける必要はなく、各受光部１０１が集合する受光面の全面に対して１枚構成で設ければよい。また、共通電極膜１２２ｒ、１２２ｇ、１２２ｂもまた、受光部１０１毎に区分けして設ける必要はなく、各受光部１０１が集合する受光面の全面に対して１枚構成で設ければよい。
【００４６】
ここで、光電変換膜１２３ｒ、１２３ｇ、１２３ｂは、単層膜から構成されていても、多層膜から構成されていてもよく、シリコン若しくは化合物半導体などの無機材料、有機半導体、有機色素などを含む有機材料、ナノ粒子で構成した量子ドット堆積膜などの種々の材料が用いられる。また、画素電極膜１２１ｒ、１２１ｇ、１２１ｂ、共通電極膜１２２ｒ、１２２ｇ、１２２ｂは、均質な透明材料又は光吸収が少ない材料から構成されていることが好ましく、例えば酸化錫（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化インジウム（ＩｎＯ２）、又は酸化インジウム−錫（ＩＴＯ：Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）が用いられるが、これらに限定されるものではない。例えば、ｎ型半導体基板１３０に最も近い下層に位置する画素電極膜１２１ｒ及び共通電極膜１２２ｒのみを不透明な材料から構成されるようにすることもできる。
【００４７】
さらに、上記図３を用いて説明したように、柱状の電極である電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂが、透明絶縁膜１２４中に、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極１４３ｒ、１４３ｇ、１４３ｂと、光電変換部１２０ｒ、１２０ｇ、１２０ｂを構成する画素電極１２１ｒ、１２０ｇ、１２０ｂとを接続するように設けられている。本実施形態において、電荷蓄積は、ゲート電極１４３ｒ、１４３ｇ、１４３ｂにおける電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂに接続された領域で行われる。
【００４８】
また、ゲート絶縁膜１３２の上部の絶縁膜１２４中には、光遮蔽膜１３３が埋設されている。これにより、半導体基板１３０内における光電変換が抑制されている。なお、本実施形態は、光遮蔽膜１３３を設けない構成であってもかまわない。
【００４９】
図５は、図２に示した本実施形態に係る受光部１０１におけるV-V線に対応する断面構成を示している。
【００５０】
図５に示すように、信号読出回路１２５は、信号変換トランジスタ１１６ｂの隣りに形成された電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｂを含んでいる。なお、図５は、信号読出回路１２５の構成として、青色画素を検出する部分の構成のみを示しているが、緑色画素及び赤色画素を検出する部分の構成も、この青色が画素を検出する部分の構成と同一構造であるから、ここでは、青色画素を検出する部分の構成のみを例に挙げて説明する。
【００５１】
具体的には、ｎ型半導体基板１３０内にはＮウェル層１６０が形成されており、該Ｎウェル層１６０内には、ＭＯＳキャパシタ容量を構成するＰ型層１６２ｂが形成されており、Ｐ型層１６２ｂ内には、電荷蓄積部リセット信号線１１４と接続されたＰ＋コンタクト層１６１ｂが形成されている。電荷蓄積部リセット用ＭＯＳキャパシタ１１９ｂは、Ｐ型層１６２ｂと信号変換トランジスタ１１６ｂのゲート電極１４３ｂが延長して形成された電極部分とによって構成されている。なお、図５に示すその他の構成部分は、図４を用いて説明した通りである。
【００５２】
図６は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置における駆動タイミングと電位変動図を示している。なお、赤色、緑色、及び青色のいずれについても、同一の動作により画素信号を生成するものである。したがって、ここでは、青色画素の場合を例に挙げて、行選択信号が入力される行選択信号線１１１、リセット信号が入力される画素回路内リセット信号線１１２、電源電圧が入力される電源線１１３、電荷蓄積部リセット信号が入力される電荷蓄積部リセット信号線１１４、読み出し信号が入力される読み出し信号線１１５、電荷蓄積部配線１４４ｂ、画素回路内信号保持部１５０ｂ、出力信号線１１０ｂにおける電位変動を示している。
【００５３】
図６に示すように、まず、画素信号処理部１０３へ出力信号が出力された後を最初の時間ｔ＝０としている。本実施形態では、光電変換により発生した電子による信号を扱うため、リセット時をＨｉｇｈとして、電子増加によるＨｉｇｈからの電位変動分を信号としている。時間ｔ＝０の時は、電荷蓄積部配線１４４ｂ、画素回路内信号保持部１５０ｂ、及び出力信号線１１０ｂは、前フレームでの信号が残っている状態である。
【００５４】
次に、時間ｔ＝１にて、電荷蓄積部リセット信号線１１４を十分に低いＬｏｗ電圧にすることにより、電荷蓄積部リセット用ＭＯＳキャパシタ１１９ｂに高電界をかける。これにより、ゲート電極１４３ｂとＰ型層１６２ｂとの間にトンネル電流を発生させ、電荷蓄積部配線１４４ｂに存在する電子をゲート電極１４３ｂからＰ型層１６２へ移動させる。その結果、電荷蓄積部配線１４４ｂの電位がＨｉｇｈとなってリセットされる。
【００５５】
次に、リセットが終了したｔ＝２にて、電荷蓄積部リセット信号線１１４をＨｉｇｈに戻すことにより、上記トンネル電流を止める。
【００５６】
電荷蓄積部配線１４４ｂのリセット後からの時間を電荷蓄積時間とし、この時間は、他の駆動タイミングのパルス間隔に対して十分長い期間とする。
【００５７】
電荷蓄積時間が経過して、読み出し動作を開始する時間ｔ＝１０１では、光電変換膜１２３ｂにおいて発生した電子が電荷蓄積部配線１４４ｂに蓄積されており、光信号量に応じて電位がＨｉｇｈから低下している。この電位変化量が信号となる。この時間ｔ＝１０１にて、画素回路部リセット信号線１１２をＨｉｇｈにすることにより、画素回路内信号保持部１５０ｂを電源線１１３の電位と同電位にしてＨｉｇｈにリセットする。
【００５８】
次に、時間ｔ＝１０２にて、行選択信号線１１１をＨｉｇｈにすることにより、出力信号線１１０ｂも電源線１１３と同電位のＨｉｇｈとなり、リセットされる。
【００５９】
次に、時間ｔ＝１０３にて、画素回路部リセット信号線１１２をＬｏｗにすることにより、画素回路内信号保持部１５０ｂと電源線１１３との接続を切断する。なお、ここでは、時間ｔ＝１０２にて、行選択信号線１１１をＨｉｇｈにした後に、時間ｔ＝１０３にて、画素回路部リセット信号線１１２をＬｏｗにする動作について説明したが、これに限定されるものではなく、時間ｔ＝１０２にて、画素回路部リセット信号線１１２をＬｏｗにした後に、時間ｔ＝１０３にて、行選択信号線１１１をＨｉｇｈにする動作でもかまわない。
【００６０】
次に、時間ｔ＝１０４にて、読み出し信号線１１５をＬｏｗにすることにより、画素回路内信号保持部１５０ｂに対して電位差を設けて、画素回路内信号保持部１５０ｂへ電子を注入して電位を変動させる。電荷蓄積部配線１４４ｂは、光信号量に応じて電位が決定されるため、画素回路内信号保持部１５０ｂの電位変動量は、光信号量に応じた電位となる。このとき、行選択信号線１１１はＨｉｇｈであるため、画素回路内信号保持部１５０ｂの電位は、行選択トランジスタ１１７ｂを介して、出力信号線１１０ｂへ伝わり、画素信号処理部１０３へ画素信号として送られる。
【００６１】
以上のように、本発明の一側面に係る固体撮像装置によると、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極１４３ｒ、１４３ｇ、１４３ｂに、電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂを介して、光電変換で発生した電荷を蓄積する電荷蓄積部を設けた構造を有している。このため、従来例のように電荷蓄積部としてシリコン基板が用いられないので、界面準位や汚染などによって発生する暗電流の影響を受けることなく電荷を蓄積することができる結果、ノイズの少ない画素信号を得ることができる。
【００６２】
また、各受光部１０１毎に設けられた画素電極膜１２１ｒ、１２１ｇ、１２１ｂは、入射光方向に整列して設けられている。すなわち、本実施形態に係る光電変換膜積層型の固体撮像装置１００は、１つの受光部１０１で赤色、緑色、及び青色の３色を検出する構成である。このため、従来例のように１つの受光部に１つの色画素しか形成することができない半導体基板光電変換型の表面照射型センサ又は裏面照射型センサと比べて、最低でも３倍の感度を実現することができ、緑色の感度が大きいベイヤ配列においても、２倍の緑色の感度を実現することができる。言い換えると、同一感度を得るためのセルサイズは、それぞれ１／３、１／２に低減することができる。
【００６３】
また、本実施形態に係る固体撮像装置では、一つの色毎に３個のＭＯＳトランジスタと１つのＭＯＳキャパシタが必要であるため、赤色、緑色、及び青色の３つの色の場合、１つの受光部１０１毎に合計１２個の素子が必要である。したがって、３２ｎｍＣＭＯＳ製造技術を使用した場合、素子分離を含めて素子一つ当たりが約１５０ｎｍ×１５０ｎｍの面積であると考えると、１２個のトランジスタでは０．２７μｍ２  の面積で足りる。このため、受光部１０１が面積０．５μｍ×０．５μｍのように一辺の長さが緑の波長以下のセルにおいても、３２ｎｍＣＭＯＳ製造技術を用いることにより、本実施形態に係る固体撮像装置が実現される。
【００６４】
また、本実施形態において、図３に示すように、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂの面積が、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂの面積及びリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂの面積のいずれの面積よりも大きくなうように構成してもよい。信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂは、信号変換を行う最初のトランジスタであるため、トランジスタ特性のばらつきがノイズになることから、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂの面積を行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂの面積及びリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂの面積よりも大きくすることにより、閾値電圧Ｖｔのばらつきを抑制して、ノイズを低減することができる。
【００６５】
なお、以上の実施形態では、３つの光電変換膜１２３ｒ、１２３ｇ、１２３ｂが設けられ、入射光を赤色、緑色、及び青色の３原色に分けて検出する構成について説明したが、これに限定されるものではない。例えば、赤色、緑色、及び青色の他に、緑色と青色の中間色を検出する４番目の光電変換膜を設け、入射光を４色に分けて検出する構成とすることもできる。このようにすると、色分解が細かくなるため、色の再現性が向上する。この場合、４色の各色毎に３個のＭＯＳトランジスタ及び１個のＭＯＳキャパシタが必要であるため、４色合計としてＭＯＳトランジスタが合計１２個、ＭＯＳキャパシタが合計４個必要となる。このように色分解を細かくしていく構成であっても、従来のＣＭＯＳ型イメージセンサと異なり、半導体基板上に受光部を設ける必要がないため、多数のトランジスタを基板上に設けることができるので、問題はない。
【００６６】
また、以上の実施形態では、固体撮像装置の構造の上部から下部に向かって順に、入射光の波長が短い青色、緑色、赤色の各色検出用の光電変換膜１２３ｒ、１２３ｇ、１２３ｂを設けた構成について説明したが、これに限定されるものではない。
【００６７】
また、以上の実施形態では、各光電変換膜１２３ｒ、１２３ｇ、１２３ｂを挟むように共通電極膜１２２ｒ、１２２ｇ、１２２ｂと画素電極膜１２１ｒ、１２１ｇ、１２１ｂとを設けた構成について説明したが、これに限定されるものではない。例えば、共通電極膜１２２ｒ、１２２ｇ、１２２ｂは、光電変換膜１２３ｒ、１２３ｇ、１２３ｂの上側に設けなくてもよく、光電変換膜１２３ｒ、１２３ｇ、１２３ｂの下側に設ける構成であってもよい。
【００６８】
なお、以上の一実施形態に係る固体撮像装置において、各層及び各領域の導電型に関して、ｎ型とｐ型とを入れ替える構成を用いることもできる。
【００６９】
なお、以上の一実施形態に係る固体撮像装置に対して、通常のＣＭＯＳ型イメージセンサと同様な電子シャッタ機能を持たせることは当然に可能である。
【産業上の利用可能性】
【００７０】
本発明に係る光電変換膜積層型の固体撮像装置は、従来のＣＣＤ型又はＣＭＯＳ型のイメージセンサに代替する装置として有用である。さらに、一画素にて赤色、緑色、青色の３色の信号をカラーフィルタを用いることなく得ることができるという利点があるため、デジタルカメラなどに搭載することが有用である。
【符号の説明】
【００７１】
１００  光電変換膜積層型の固体撮像装置
１０１  受光部（画素）
１０２  行選択走査回路
１０３  画素信号処理部
１０４  出力信号
１１０ｒ、１１０ｇ、１１０ｂ  出力信号線
１１１  行選択信号線
１１２  画素回路内リセット信号線
１１３  電源線
１１４  電荷蓄積部リセット配線  
１１５  読み出し信号線
１１６ｒ、１１６ｇ、１１６ｂ  信号変換トランジスタ
１１７ｒ、１１７ｇ、１１７ｂ  行選択トランジスタ
１１８ｒ、１１８ｇ、１１８ｂ  リセットトランジスタ
１１９ｒ、１１９ｇ、１１９ｂ  電荷蓄積部リセットＭＯＳキャパシタ
１２０ｒ、１２０ｇ、１２０ｂ  光電変換部
１２１ｒ、１２１ｇ、１２１ｂ  画素電極膜
１２２ｒ、１２２ｇ、１２２ｂ  共通電極膜
１２３ｒ、１２３ｇ、１２３ｂ  光電変換膜
１２４  透明絶縁膜
１２５  信号読出回路
１３０  ｎ型半導体基板
１３１  Ｐウェル層
１３２  ゲート絶縁膜
１３３  光遮蔽膜
１４１ｒ、１４１ｇ、１４１ｂ  信号変換トランジスタのソース領域
１４２ｒ、１４２ｇ、１４２ｂ  信号変換トランジスタのドレイン領域
１４３ｒ、１４３ｇ、１４３ｂ  信号変換トランジスタのゲート電極
１４４ｒ、１４４ｇ、１４４ｂ  電荷蓄積部配線
１５０ｒ、１５０ｇ、１５０ｂ  画素回路内信号保持部
１５１  素子分離領域（ＳＴＩ）
１６０  Ｎウェル層
１６１ｂ  Ｐ＋コンタクト層
１６２ｂ  Ｐ型層
【図１】
2011243704.tif 000003
【図２】
2011243704.tif 000004
【図３】
2011243704.tif 000005
【図４】
2011243704.tif 000006
【図５】
2011243704.tif 000007
【図６】
2011243704.tif 000008
【図７】
2011243704.tif 000009