(57)【要約】【課題】小型化と高周波特性の維持とを同時に達成する。【解決手段】高周波パッケージは、ＩＣチップ１０３が搭載される基板となる層１０６，１０７と、この基板のＩＣチップ１０３が搭載される領域を囲むように設けられたフレームとなる層１０８ｂ，１０９，１１０と、基板のＩＣチップ１０３が搭載される側の面に形成された、ＩＣチップ１０３との接続用の信号線路１０２と、基板のＩＣチップ１０３が搭載される側と反対側の面に形成された、外部との接続用の配線１１１と、信号線路１０２と配線１１１とを接続する垂直ビア１１２とを備える。フレームは、垂線ビア１１２と信号線路１０２との接続位置に被さる内壁部分に切欠き１１６を有する。【選択図】  図３
2011243628.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップが搭載される誘電体からなる基板と、
この基板の前記集積回路チップが搭載される領域を囲むように設けられたフレームと、
前記基板の前記集積回路チップが搭載される側の面に形成された、前記集積回路チップとの接続用の信号線路と、
前記基板の前記集積回路チップが搭載される側と反対側の面に形成された、外部との接続用の配線と、
前記信号線路と前記配線とを接続する垂直ビアとを備え、
前記フレームは、前記垂線ビアと前記信号線路との接続位置に被さる内壁部分に切欠きを有することを特徴とする高周波パッケージ。
【請求項２】
請求項１記載の高周波パッケージにおいて、
前記信号線路は、周囲に形成されるグランドと共にコプレーナ線路を構成するものであり、
前記コプレーナ線路のグランドと信号線路との距離をＧ、前記切欠き内に位置する前記コプレーナ線路のグランドの端と前記切欠きの端との距離をＭ、前記信号線路の幅をＷとしたとき、前記切欠きの幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さいことを特徴とする高周波パッケージ。
【請求項３】
請求項２記載の高周波パッケージにおいて、
前記切欠きの高さは、前記コプレーナ線路のグランドと信号線路との距離Ｇよりも大きいことを特徴とする高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路チップを収める表面実装タイプの高周波パッケージに係り、特に光通信装置、無線通信装置、計測器等を実現するための小型の高周波パッケージに関するものである。
【背景技術】
【０００２】
図８は、従来の高周波パッケージの平面図である。本パッケージ１００は、基板に表面実装するタイプであり、パッケージ１００の中心は、集積回路（ＩＣ）チップを実装する空間であるキャビティ１０１になっている。図８では、実装するチップは図示していない。キャビティ１０１の外側には、メタルパタンにより電気線路が形成されている。図８では、左側に２本のコプレーナ線路の信号線路１０２、右側に２本のコプレーナ線路の信号線路１０２、上側に３本のコプレーナ線路の信号線路１０２、下側に３本のコプレーナ線路の信号線路１０２が形成されている。これらの線路は、実装するチップの上面とほぼ同じ高さになるように設計されている。
【０００３】
図９は、図８に示した高周波パッケージ１００のＡ−Ａ線断面図である。図９では、キャビティ１０１に実装したＩＣチップ１０３およびメタルワイヤ１０４を記載している。ＩＣチップ１０３を実装する際には、まずＩＣチップ１０３をキャビティ１０１にダイボンドし、その後ＩＣチップ１０３のパッドと信号線路１０２との間をメタルワイヤ１０４でボンディングする。
【０００４】
高周波パッケージ１００は基板に表面実装されるので、リード１０５は基板と接触するようにパッケージ１００の底面に製造される。パッケージ本体は５つの層に分かれており、最も低い層１０６から層１０９まではセラミック等の絶縁物により製造され、最も高い層１１０はリッド（ふた）をシーム溶接することを可能とするためにリング状のメタルにより製造される。層１０８〜層１１０は、高周波パッケージ１００のフレーム（外枠）を形成している。前記の信号線路１０２を含むメタルパタンは、層１０７の上面に形成される。
【０００５】
層１０６の下面には、配線１１１が形成されている。リード１０５は、この配線１１１に接合されている。配線１１１と信号線路１０２との間には層１０６，１０７があるので、配線１１１と信号線路１０２とを電気的に接続するために、垂直ビア１１２が形成される。垂直ビア１１２の周辺のグランドにグランドビア（不図示）を形成し、層１０６の下面に形成されたグランド（不図示）とメタルパタンのグランド１１３との間のインダクタンスを低減することにより、パッケージ全体として３２ＧＨｚにおいて損失約１ｄＢの優れた高周波特性が得られている。以上のような高周波パッケージ１００は、例えば非特許文献１に開示されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】S.Morioka and Y.Sawa，“Surface Mount Package for High Frequency band”，APMC 1999 vol.3，pp.958-961，Nov.1999
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の高周波パッケージは、小型化しようとした場合に、高周波特性が劣化するという問題点があった。
図１０は、従来の高周波パッケージを小型化した場合の平面図である。この小型化した高周波パッケージ１００ａにおいても、図８、図９と同一の構成には同一の符号を付してある。高周波パッケージを小型化しようとする場合、高周波特性を劣化させないためには、メタルパタンのグランド１１３の面積を十分に確保する必要がある。このため、垂直ビア１１２の位置をキャビティ１０１に近づけることができず、垂直ビア１１２の少なくとも一部は、層１０８（フレーム）の下に位置することになる。この結果、図８の例では、上面から垂直ビア１１２が見えるが、図１０の例では、少なくとも一部の垂直ビア１１２がフレームに隠れて見えなくなっている。
【０００８】
図１１は、図１０に示した高周波パッケージ１００ａのＢ−Ｂ線断面図である。すでに説明したように、高周波パッケージ１００ａでは、垂直ビア１１２の位置をキャビティ１０１に近づけることができないので、パッケージを小型化する場合、垂直ビア１１２は層１０８の直下に位置することになる。層１０８は、セラミック等で製造されるため、誘電率が空気の数倍〜数十倍ある。このため、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスが、高周波回路で一般に用いられる５０Ωよりも低くなる。リード１０５からキャビティ１０１に至るまでの伝送線路は一般に特性インピーダンスが５０Ωに設計されるが、図１０、図１１の例では、垂直ビア１１２と信号線路１０２との接続位置周辺部のみ特性インピーダンスが低くなるので、信号の反射が発生し、信号に損失が発生すると同時に、反射により信号波形が劣化する。こうして、従来の高周波パッケージでは、小型化しようとした場合に高周波特性が劣化する。
【０００９】
本発明は、上記の課題を解決するためになされたものであり、小型化と高周波特性の維持とを同時に達成することができる高周波パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の高周波パッケージは、集積回路チップが搭載される誘電体からなる基板と、この基板の前記集積回路チップが搭載される領域を囲むように設けられたフレームと、前記基板の前記集積回路チップが搭載される側の面に形成された、前記集積回路チップとの接続用の信号線路と、前記基板の前記集積回路チップが搭載される側と反対側の面に形成された、外部との接続用の配線と、前記信号線路と前記配線とを接続する垂直ビアとを備え、前記フレームは、前記垂線ビアと前記信号線路との接続位置に被さる内壁部分に切欠きを有することを特徴とするものである。
また、本発明の高周波パッケージの１構成例において、前記信号線路は、周囲に形成されるグランドと共にコプレーナ線路を構成するものであり、前記コプレーナ線路のグランドと信号線路との距離をＧ、前記切欠き内に位置する前記コプレーナ線路のグランドの端と前記切欠きの端との距離をＭ、前記信号線路の幅をＷとしたとき、前記切欠きの幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さいことを特徴とするものである。
また、本発明の高周波パッケージの１構成例において、前記切欠きの高さは、前記コプレーナ線路のグランドと信号線路との距離Ｇよりも大きいことを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、誘電体からなる基板と、基板の集積回路チップが搭載される領域を囲むように設けられたフレームと、基板の集積回路チップが搭載される側の面に形成された、集積回路チップとの接続用の信号線路と、基板の集積回路チップが搭載される側と反対側の面に形成された、外部との接続用の配線と、信号線路と配線とを接続する垂直ビアとを備えた表面実装タイプの高周波パッケージにおいて、垂線ビアと信号線路との接続位置に被さるフレームの内壁部分に切欠きを設けることにより、高周波パッケージのサイズを小型化したとしても、垂直ビアと信号線路との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができ、信号の反射を抑圧することができ、信号の損失発生を抑圧できると同時に、反射による信号波形の劣化を抑圧することができる。
【００１２】
また、本発明では、信号線路とその周囲に形成されるグランドとでコプレーナ線路を構成し、コプレーナ線路のグランドと信号線路との距離をＧ、切欠き内に位置するコプレーナ線路のグランドの端と切欠きの端との距離をＭ、信号線路の幅をＷとしたとき、切欠きの幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）を、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さくすることにより、高周波パッケージのサイズを小型化したとしても、機械的強度を維持することができ、温度サイクルおよび振動衝撃に対する耐性を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る高周波パッケージの平面図である。
【図２】本発明の実施の形態に係る高周波パッケージの断面図である。
【図３】本発明の実施の形態に係る高周波パッケージの断面図である。
【図４】本発明の実施の形態に係る高周波パッケージのメタルパタンの平面図である。
【図５】本発明の実施の形態に係る高周波パッケージの第３層の平面図である。
【図６】本発明の実施の形態に係る高周波パッケージにおいてパッケージの中央部から見た切欠きの斜視図である。
【図７】本発明の実施の形態に係る高周波パッケージの第４層の平面図である。
【図８】従来の高周波パッケージの平面図である。
【図９】図８の高周波パッケージの断面図である。
【図１０】従来の高周波パッケージを小型化した場合の平面図である。
【図１１】図１０の高周波パッケージの断面図である。
【発明を実施するための形態】
【００１４】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態に係る高周波パッケージの平面図である。本パッケージ１００ｂは、基板に表面実装するタイプであり、パッケージ１００ｂの中心は、キャビティ１０１になっている。図１では、実装するチップは図示していない。
【００１５】
キャビティ１０１の外側には、メタルパタンにより電気線路が形成されている。図１では、左側に２本のコプレーナ線路の信号線路１０２、右側に２本のコプレーナ線路の信号線路１０２、上側に３本のコプレーナ線路の信号線路１０２、下側に３本のコプレーナ線路の信号線路１０２が形成されている。これらの線路は、実装するチップの上面とほぼ同じ高さになるように設計されている。また、信号線路１０２と別の信号線路１０２との間には、メタルパタンによりグランド１１３が形成されている。
【００１６】
図２は本実施の形態の高周波パッケージ１００ｂのＣ−Ｃ線断面図、図３は本実施の形態の高周波パッケージ１００ｂのＤ−Ｄ線断面図である。図２、図３では、キャビティ１０１に実装したＩＣチップ１０３およびメタルワイヤ１０４を記載している。ＩＣチップ１０３を実装する際には、まずＩＣチップ１０３をキャビティ１０１にダイボンドし、その後ＩＣチップ１０３の信号用のパッドと信号線路１０２との間およびＩＣチップ１０３のグランドパッドとグランド１１３との間をメタルワイヤ１０４でボンディングする。
【００１７】
高周波パッケージ１００ｂは基板に表面実装されるので、リード１０５は基板と接触するようにパッケージ１００ｂの底面に製造される。パッケージ本体は下から順に層１０６，１０７，１０８ｂ，１０９，１１０の５つの層に分かれている。第１層１０６、第２層１０７、第３層１０８ｂおよび第４層１０９はセラミック等の絶縁体（誘電体）により製造され、最も高い第５層１１０はリッドをシーム溶接することを可能とするためにリング状のメタルにより製造される。
【００１８】
第１層１０６と第２層１０７とは、高周波パッケージ１００ｂの基板を形成している。第３層１０８ｂと第４層１０９と第５層１１０とは、高周波パッケージ１００ｂのフレームを形成している。前記の信号線路１０２およびグランド１１３を含むメタルパタンは、第２層１０７の上面に形成される。第１層１０６の下面には、信号用の配線１１１およびグランド配線１１４が形成されている。信号用のリード１０５は、配線１１１に接合され、グランド用のリード１０５は、グランド配線１１４に接合されている。なお、高周波パッケージ１００ｂの基板を形成している第１層１０６と第２層１０７は、１層のセラミック等の絶縁体（誘電体）により製造してもよく、３層以上のセラミック等の絶縁体（誘電体）により製造してもよい。
【００１９】
図４は本実施の形態のメタルパタンの平面図である。配線１１１およびグランド配線１１４とメタルパタンとの間には層１０６，１０７があるので、図３に示すように配線１１１と信号線路１０２とを電気的に接続するために垂直ビア１１２が形成され、図２に示すようにグランド配線１１４とグランド１１３とを電気的に接続するためにグランドビア１１５が形成されている。
【００２０】
前述したように、垂直ビア１１２およびグランドビア１１５の位置をキャビティ１０１に近づけることができないので、高周波パッケージを小型化する場合、垂直ビア１１２およびグランドビア１１５はパッケージのフレームの直下に位置することになる。図１０、図１１に示した例のように垂直ビア１１２の直上に第３層１０８が存在すると、セラミック等からなる第３層１０８の誘電率が空気の数倍から数十倍あるために、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスが、高周波回路で一般に用いられる５０Ωよりも低くなってしまう。
【００２１】
そこで、本実施の形態では、第３層１０８ｂの形状に工夫を施している。図５は本実施の形態の第３層１０８ｂの平面図である。第３層１０８ｂには、垂直ビア１１２と重なることがないように、垂線ビア１１２と信号線路１０２との接続位置に当たる内壁部分に切欠き（電磁界開放空間）１１６が形成されている。この結果、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができ、信号の反射を抑圧することができ、信号の損失発生を抑圧できると同時に、反射による信号波形の劣化を抑圧することができる。
【００２２】
切欠き１１６は、全ての電気配線に適用する必要はなく、反射損失を低減する必要がない電気配線や、反射による波形劣化が問題とならない電気配線には適用する必要はない。本実施の形態の例では、図１の左側の２本の信号線路１０２および右側の２本の信号線路１０２と垂線ビア１１２との４箇所の接続位置にそれぞれ切欠き１１６を設けている。
【００２３】
ここでは、切欠き１１６の適用箇所を、垂直ビア１１２と信号線路１０２との接続位置周辺の限られた範囲に限定している。図６はパッケージの中央部から見た切欠き１１６の斜視図である。切欠き１１６のサイズは、伝送線路（本実施の形態ではコプレーナ線路）のグランド１１３−信号線路１０２間の距離Ｇに対して十分に大きい必要があるが、機械的強度の観点からは大き過ぎない方が望ましい。
【００２４】
具体的には、コプレーナ線路では、電磁界は主にグランド１１３と信号線路１０２との間に閉じ込められ、グランド１１３の上面に漏れる電磁界は少ないので、切欠き１１６内に位置するコプレーナ線路のグランド１１３の端と切欠き１１６の端との距離Ｍは少なくともゼロより大であれば、特性インピーダンスに与える影響は小さい。すなわち、信号線路１０２の幅をＷとすると、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）よりも大きければ、特性インピーダンスに与える影響が少ない。
【００２５】
さらに、グランド１１３の上面に漏れる電磁界は、コプレーナ線路からの距離がコプレーナ線路幅（Ｇ＋Ｗ＋Ｇ）程度になるとほぼ無視できるため、特性インピーダンスの観点からは、切欠き１１６内に位置するコプレーナ線路のグランド１１３の端と切欠き１１６の端との距離Ｍを（Ｇ＋Ｗ＋Ｇ）よりも大きくする必要はない。機械的強度の観点からは、切欠き１１６のサイズは小さいことが望ましいので、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）×３よりも小さいことが望ましい。
すなわち、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）を、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さくすると、高周波特性に優れ、かつ機械的強度に優れた高周波パッケージを実現することができる。
【００２６】
別の実現方法として、図１に示した左側の２つの切欠き１１６を繋げて１つの大きな切欠きにし、右側の２つの切欠き１１６も繋げて１つの大きな切欠きにすることが考えられるが、切欠きのサイズが無用に大きくなり、本実施の形態と比較して高周波パッケージの機械的強度が劣化する。外部応力をかける機械的強度シミュレーションによると、本実施の形態では、上記のように２つの切欠きを繋げて１つの大きな切欠きにする場合と比較して、応力を半分に抑圧できる結果が得られている。すなわち、本実施の形態は、２つの切欠きを繋げて１つの大きな切欠きにする場合と比較して、温度サイクルおよび振動衝撃に対する耐性を高めることができる。
【００２７】
図７は本実施の形態の第４層１０９の平面図である。第４層１０９には、図５に示した第３層１０８ｂの形状によらず、切欠きは形成しない。コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して、第３層１０８ｂの高さ（図６におけるＨ）が大きい場合には、第４層１０９に切欠きを形成しなくても、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができる。その理由は、コプレーナ線路の電磁界が主にグランド１１３と信号線路１０２との間に閉じ込められるためである。このように、第４層１０９に切欠きを形成しない場合には、第４層１０９に切欠きを形成する場合と比較して、高周波パッケージの機械的強度の劣化を抑圧することが可能であり、温度サイクルおよび振動衝撃に対する耐性を維持することができる。
【００２８】
コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して第３層１０８ｂの高さＨが十分に大きくない場合には、第４層１０９についても第３層１０８ｂと同様に、切欠きを形成してもよい。この場合には、フレーム厚を十分に確保するなど、別の方法で機械的強度を維持することが必要になる場合があり、この結果、高周波パッケージを十分に小型化できない場合がある。
【００２９】
反対に、コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して第３層１０８ｂの高さＨが大きすぎると、第３層１０８ｂの機械的強度が劣化する。信号線路１０２の上面に漏れる電磁界はコプレーナ線路からの距離がコプレーナ線路幅（Ｇ＋Ｗ＋Ｇ）×２程度になるとほぼ無視できるため、特性インピーダンスの観点からは、切欠き１１６の高さＨを（Ｇ＋Ｗ＋Ｇ）×２よりも大きくする必要はない。すなわち、切欠き１１６の高さＨは、Ｇよりも大きく、（Ｇ＋Ｗ＋Ｇ）×２よりも小さくすると、高周波特性に優れ、かつ機械的強度に優れた高周波パッケージを実現することができる。
【００３０】
なお、本実施の形態では、高周波パッケージ内の配線としてコプレーナ線路を用いる例を挙げて説明しているが、これに限るものではなく、マイクロストリップ線路やグランデッド・コプレーナ線路、あるいはその他の線路を用いてもよい。
また、本実施の形態では、リード１０５を有するタイプの高周波パッケージを例に挙げて説明しているが、これに限るものではなく、例えばパッケージ底面にバンプを有するＢＧＡ（Ball grid array）タイプの高周波パッケージに適用してもよいことは言うまでもない。
【産業上の利用可能性】
【００３１】
本発明は、集積回路チップを収める表面実装タイプの高周波パッケージに適用することができる。
【符号の説明】
【００３２】
１００ｂ…高周波パッケージ、１０１…キャビティ、１０２…信号線路、１０３…ＩＣチップ、１０４…メタルワイヤ、１０５…リード、１０６，１０７，１０８ｂ，１０９，１１０…層、１１１…配線、１１２…垂直ビア、１１３…グランド、１１４…グランド配線、１１５…グランドビア、１１６…切欠き。
【図１】
2011243628.tif 000003
【図２】
2011243628.tif 000004
【図３】
2011243628.tif 000005
【図４】
2011243628.tif 000006
【図５】
2011243628.tif 000007
【図６】
2011243628.tif 000008
【図７】
2011243628.tif 000009
【図８】
2011243628.tif 000010
【図９】
2011243628.tif 000011
【図１０】
2011243628.tif 000012
【図１１】
2011243628.tif 000013