(57)【要約】【課題】低雑音の単相差動変換器を提供する。【解決手段】単相差動変換器は，第１の出力負荷抵抗と第１の増幅トランジスタとが電源と基準電圧との間に設けられ，第１の増幅トランジスタに単相入力信号が供給され，第１の出力負荷抵抗の第１の増幅トランジスタ側のノードに第１の出力端子が設けられた非反転増幅回路と，第２の出力負荷抵抗と第２の増幅トランジスタとが電源と基準電圧との間に設けられ，第２の増幅トランジスタに単相入力信号が供給され，第２の出力負荷抵抗の第２の増幅トランジスタ側のノードに第２の出力端子が設けられた反転増幅回路と，第１，第２の出力端子に単相入力信号の周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段を介して共通に設けられた追加電流源とを有する。【選択図】  図２
2011188228.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力負荷抵抗と第１の増幅トランジスタとが電源と基準電圧との間に設けられ，前記第１の増幅トランジスタに単相入力信号が供給され，前記第１の出力負荷抵抗の第１の増幅トランジスタ側のノードに第１の出力端子が設けられた非反転増幅回路と，
第２の出力負荷抵抗と第２の増幅トランジスタとが前記電源と基準電圧との間に設けられ，前記第２の増幅トランジスタに前記単相入力信号が供給され，前記第２の出力負荷抵抗の第２の増幅トランジスタ側のノードに第２の出力端子が設けられた反転増幅回路と，
前記第１，第２の出力端子に，前記単相入力信号の周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段を介して共通に設けられた追加電流源とを有する単相差動変換器。
【請求項２】
請求項１において，
前記第１，第２のインピーダンス手段は，前記周波数帯域で前記第１，第２の出力負荷抵抗よりも高いインピーダンスを有する単相差動変換器。
【請求項３】
請求項１または２において，
前記第１，第２のインピーダンス手段は，インダクタンス素子を有する回路，またはインダクタンス素子とキャパシタンス素子とを並列接続した回路のいずれかである単相差動変換器。
【請求項４】
請求項１，２，３のいずれかにおいて，
前記第１，第２の増幅トランジスタの相互コンダクタンスの可変制御に伴って，前記追加電流源の電流量も可変制御される単相差動変換器。
【請求項５】
請求項１乃至４のいずれかに記載の単相差動変換器と，
前記単相差動変換器に受信信号を与える受信アンテナと，
前記単相差動変換器の差動出力を入力する受信信号処理回路とを有する無線通信回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，単相差動変換器に関する。
【背景技術】
【０００２】
単相差動変換器は，単相の入力信号を増幅して差動の出力信号に変換する変換器である。たとえば，単相差動変換器は，無線通信装置の受信回路のフロントエンドに設けられるローノイズアンプとして，アンテナから受信した高周波信号を単相から差動に変換する。このような使われ方をする単相差動変換器は，低雑音で低歪み特性を有することが求められる。特に，受信回路のフロントエンドでは，微少な受信信号に単相差動変換器自体の雑音が重畳したり歪んで増幅されたりするとその後段の検波回路や復調回路において適切に検波や復調を行うことができない。
【０００３】
単相差動変換器については，例えば，以下の非特許文献１に記載されている。
【０００４】
単相差動変換器は，単相の入力信号を反転して増幅する反転増幅回路と，反転することなく増幅する非反転増幅回路とを有する。これらの反転増幅回路や非反転増幅回路は，出力負荷回路と増幅トランジスタにより構成される。一般に半導体素子自体が発生する雑音電力は，抵抗素子よりもMOSトランジスタのほうが大きく，また抵抗素子は線形特性であるので，上記の反転増幅回路や非反転増幅回路の出力負荷回路には抵抗素子が採用される。
【０００５】
出力負荷に抵抗素子を採用すると，利得の増減に伴う増幅トランジスタのDC電流の増減に応じて出力負荷の抵抗素子の電圧降下が変動し，出力信号の動作点（直流レベル）も変動する。出力動作点の変動は，増幅トランジスタのドレイン・ソース間電圧を変動させ，増幅トランジスタの適切な動作が保証されなくなる。例えば，ドレイン・ソース間電圧が小さくなりすぎると増幅トランジスタが飽和領域で動作することができなくなる。
【０００６】
そこで，出力動作点を制御するために，両増幅回路の出力負荷に追加の電流源をそれぞれ設け，出力負荷の抵抗素子に流れる負荷電流が過剰に大きくならないようにすることが提案されている。例えば，非特許文献１である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】R.Bagheri et al,”An 800MHz to 5GHz Software-Defined Radio Receiver in 90nm CMOS”, ISSCC Dig. Tech. Papers, pp.1932-1941, Feb, 2006
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら，上記のような追加電流源をそれぞれの出力端子に設けると，その追加電流源が発生する雑音が単相差動変換器の出力雑音に加算され低雑音の要請に反する。
【０００９】
そこで，本発明の目的は，低雑音の単相差動変換器を提供することにある。
【課題を解決するための手段】
【００１０】
単相差動変換器の第１の側面は，第１の出力負荷抵抗と第１の増幅トランジスタとが電源と基準電圧との間に設けられ，前記第１の増幅トランジスタに単相入力信号が供給され，前記第１の出力負荷抵抗の第１の増幅トランジスタ側のノードに第１の出力端子が設けられた非反転増幅回路と，
第２の出力負荷抵抗と第２の増幅トランジスタとが前記電源と基準電圧との間に設けられ，前記第２の増幅トランジスタに前記単相入力信号が供給され，前記第２の出力負荷抵抗の第２の増幅トランジスタ側のノードに第２の出力端子が設けられた反転増幅回路と，
前記第１，第２の出力端子に，前記単相入力信号の周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段を介して共通に設けられた追加電流源とを有する。
【発明の効果】
【００１１】
第１の側面によれば，追加電流源に起因する雑音が出力端子の出力信号に与える影響を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に関連する単相差動変換器の回路図である。
【図２】本実施の形態における単相差動変換器の回路図である。
【図３】追加電流源の雑音のモデルを示す図である。
【図４】電圧源モデルでの雑音電圧と電流源モデルでの雑音電流を示す図である。
【図５】追加電流源の雑音の相殺効果を説明する図である。
【図６】非平衡状態での雑音低減効果を説明する図である。
【図７】本実施の形態の同相差動変換器を有する無線通信受信回路の構成図である。
【図８】本実施の形態における同相差動変換器の構成図である。
【図９】本実施の形態における同相差動変換器の構成図である。
【図１０】本実施の形態における同相差動変換器の構成図である。
【図１１】同相差動変換器の具体例を示す図である。
【発明を実施するための形態】
【００１３】
図１は，本実施の形態に関連する単相差動変換器の回路図である。単相差動変換器１０は，単相の入力信号INを増幅して差動の出力信号OP,ONを生成する。単相の入力信号は，例えばある周波帯域の交流信号であり，差動出力信号も交流信号である。そして，この差動出力信号は，次段の差動回路２０に入力される。
【００１４】
単相差動変換器１０は，入力端子INの入力信号を増幅するNチャネルの第１の増幅トランジスタN1と，電源VDDと第１の増幅トランジスタN1との間に設けられた第１の出力負荷抵抗R1とからなる非反転増幅回路と，入力端子INの入力信号を増幅するNチャネルの第２の増幅トランジスタN2と，電源VDDと第２の増幅トランジスタN2との間に設けられた第２の出力負荷抵抗R2とからなる反転増幅回路とを有する。
【００１５】
第１の増幅トランジスタN1のドレインとグランドGNDとの間には，電流源I10が設けられ，第１の増幅トランジスタN1はゲートにバイアス電圧Vb1が供給されソースに入力信号INが供給されるゲート接地増幅回路１１である。入力信号INの電圧が変動すると，それに対応してゲート接地トランジスタN1の電流I3が増減し，出力負荷抵抗R1の電流I1も増減し，出力端子OPの出力電圧Vout1が変動する。図中の式，Vout1=VDD-R1・I1に示されるとおりである。この出力電圧Vout1は入力信号INと同相である。
【００１６】
一方，第２の増幅トランジスタN2のゲートには，インピーダンス整合回路を構成するキャパシタCinと抵抗Rinとが設けられ，抵抗Rinを介してバイアス電圧Vb2が供給される。第２の増幅トランジスタN2は，ゲートに入力信号INの交流電圧が印加されるソース接地増幅回路１２である。入力信号INの電圧が変動すると，それに対応してソース接地トランジスタN2の電流I4が増減し，出力負荷抵抗R2の電流I2も増減し，出力端子ONの出力電圧Vout2が変動する。図中の式，Vout2=VDD-R2・I2に示されるとおりである。この出力電圧Vout2は入力信号INと逆相である。
【００１７】
上記の通り，出力電圧Vout1,Vout2は，それぞれの増幅トランジスタN1,N2の電流I3,I4に応じて変動する。そこで，単相差動変換器のゲインを制御するために，増幅トランジスタN1,N2の相互コンダクタンスｇｍを可変制御した場合，それに伴って電流I3,I4が大きく変動し，出力電圧の動作点，つまり交流出力信号のDC成分の電圧，が変動する。その場合，相互コンダクタンスｇｍを大きくしてトランジスタの電流I3,I4が大きくなると，出力電圧の動作点が低下し，増幅トランジスタN1,N2のドレイン・ソース間電圧が圧縮され，トランジスタの飽和領域での動作が保証されない。
【００１８】
そこで，図１の単相差動変換器は，出力端子OP,ONそれぞれに追加電流源I7,I8を設けている。追加電流源I7,I8を設けたことにより，各出力負荷抵抗R1,R2に流れる電流I1,I2は，
I1=I3-I7
I2=I4-I8
になる。この追加電流源I7,I8の電流値を，増幅トランジスタN1,N2の電流I3,I4の増減に連動して増減させることで，出力負荷抵抗R1,R2の電流I1,I2の変動を抑制しまたは一定にし，出力電圧Vout1,Vout2の動作点の電圧変動を抑制しまたは動作点の電圧を一定にすることができる。その結果，増幅トランジスタN1,N2それぞれのドレイン・ソース間電圧を飽和領域での動作が保たれるように制御することができる。
【００１９】
図１の単相差動変換器は，ゲート接地トランジスタN1を有する非反転増幅回路の出力端子OPと，ソース接地トランジスタN2を有する反転増幅回路の出力端子ONとに，それぞれ追加電流源I7,I8を設けている。この追加電流源I7,I8は，トランジスタや抵抗素子で構成できるが，それぞれが発生する雑音が，それぞれの出力端子OP,ONの出力雑音に追加される。しかも，追加電流源I7,I8が発生する雑音には相関がないので，出力電圧Vout1,Vout2間の差動出力信号には，追加電流源I7,I8それぞれの雑音が加算される。
【００２０】
図２は，本実施の形態における単相差動変換器の回路図である。単相差動変換器１０は，図１と同様に，単相の入力信号INを増幅して差動の出力信号OP,ONを生成する。単相の入力信号INは，例えばある周波帯域の交流信号であり，差動出力信号VOP-VONも交流信号である。そして，この差動出力信号は，次段の差動回路２０に入力される。
【００２１】
単相差動変換器１０は，第１の出力負荷抵抗R1と第１の増幅トランジスタN1とが電源VDDと基準電圧GNDとの間に設けられ，第１の増幅トランジスタに単相入力信号INが供給され，第１の出力負荷抵抗R1の第１の増幅トランジスタN1側のノードに第１の出力端子OPが設けられた非反転増幅回路を有する。これにより第１の出力端子OPに生成される出力電圧VOPは入力信号INと同相になる。
【００２２】
さらに，単相差動変換器１０は，第２の出力負荷抵抗R2と第２の増幅トランジスタN2とが電源VDDと基準電圧GNDとの間に設けられ，第２の増幅トランジスタN2に単相入力信号INが供給され，第２の出力負荷抵抗R2の第２の増幅トランジスタN2側のノードに第２の出力端子ONが設けられた反転増幅回路を有する。これにより，第２の出力端子ONに生成される出力電圧VONは入力信号INと逆相になる。
【００２３】
そして，単相差動変換器１０は，第１，第２の出力端子OP,ONに，単相入力信号INの周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段Z1,Z2を介して共通に設けられた追加電流源I5を有する。この追加電流源I5の電流は，ノードｎ５から出力端子OP,ON側に向かってみえるインピーダンスZN,ZPに反比例して出力端子OP,ONに流れる。増幅トランジスタN1,N2の相互インダクタンスｇｍの可変制御に伴うDC電流I2,I4の増減に対応して，この共通の追加電流源I5の電流値を増減させることで，出力負荷抵抗R1,R2に流れるDC電流I1,I2の変動を抑制しまたはDC電流I1,I2を一定にし，出力電圧の動作点の変動を抑制または動作点の電圧を一定に制御することができる。
【００２４】
第１，第２のインピーダンス手段Z1,Z2は，例えば，図示されるとおりインダクタンスL1,L2を有する。この第１，第２のインピーダンス手段Z1,Z2は，出力端子OP,ONの出力電圧VOP,VONの差動成分が生成される程度に高いインピーダンスを有することが望ましい。例えば，入力信号INの周波数帯域において，第１，第２のインピーダンス手段Z1,Z2は，出力負荷抵抗R1,R2よりも大きなインピーダンス（または抵抗）を有することが望ましい。これにより，単相差動変換器は十分な増幅機能を有することになる。
【００２５】
第１に，出力負荷が抵抗R1,R2からなる単相差動変換器の差動出力端子OP,ONに，所望の周波数で高インピーダンスとなるインピーダンス手段Z1,Z2を介して追加電流源I5を設けることで，単相差動変換器の出力負荷抵抗R1,R2に流れるDC電流I1,I2は，単相差動変換器の増幅トランジスタN1,N2が流すDC電流I3,I4と追加電流源I5が流す電流I5により，その電流値が決定される。そして，図１で説明したとおり，出力動作点は，出力負荷抵抗R1,R2の抵抗値と出力負荷抵抗に流れるDC電流の電流値I1,I2と電源電圧VDDにより決定される。図２の単相差動変換器において，増幅トランジスタが流す電流I3,I4と追加電流源の電流値I5とを制御することで，出力負荷抵抗に流れるDC電流値I1,I2が制御可能となる。その結果，出力動作点の制御が可能になる。
【００２６】
たとえば，増幅トランジスタN1,N2の相互インダクタンスｇｍが可変制御されそれらのDC電流I3,I4が増減した場合に，それに対応して，追加電流源I5の電流量も増減させることで，出力負荷抵抗R1,R2のDC電流I1,I2の変動を抑制または電流値を一定にすることができる。その結果，出力信号の出力動作点の制御が可能になる。
【００２７】
第２に，追加電流源I5と単相差動変換器の各出力端子OP,ONとを，所望の周波数で高インピーダンスとなるインピーダンス手段Z1，Z2で接続することにより，追加電流源I5と単相差動変換器の出力端子OP,ONとの間にそれぞれフィルタ回路，ローパスフィルタ回路，が構成される。それに伴い，追加電流源I5が発生する雑音は，単相差動変換器の出力端子OP,ONにおいて，フィルタの減衰特性により低減され，単相差動変換器の出力雑音における追加電流源による雑音の寄与率は低減される。所望の周波数は入力信号の周波数帯域にすることが望ましい。
【００２８】
第３に，共通の追加電流源を単相差動変換器の出力端子OP,ONにインピーダンス手段Z1,Z2を介して設けることで，追加電流源I5による雑音は単相差動変換器の各出力端子OP,ONにおいて同相で発生する。したがって，差動出力信号VOP-VONでは，同相の雑音が相殺され，出力雑音に対する追加電流源I5による雑音の寄与率は低減される。特に，R1＝R2，Z1=Z2に設定された場合は，追加電流源I5による雑音が等しく出力端子OP,ONに発生するので，差動出力信号VOP-VONでは追加電流源による雑音は完全に相殺される。
【００２９】
上記第３の点は，たとえR1＝R2，Z1=Z2に設定されていないくても，または，インピーダンス手段Z1,Z2によるフィルタの減衰特性にアンバランスがあっても，追加電流源I5による雑音は，出力端子OP,ONに同相に現れるので，差動出力信号VOP-VONに現れる追加電流源による雑音は抑制される。その結果，図１の場合よりも追加電流源による出力雑音の増加は少ない。
【００３０】
上記第１の出力動作点の制御について以下詳述する。図２に示されるとおり，単相差動変換器１０は，出力端子OP,ON間に第１，第２のインピーダンス手段Z1,Z2が設けられている。したがって，第２のインピーダンス手段Z1,Z2のインピーダンスが等しい場合，出力負荷抵抗R1,R2には，増幅トランジスタN1,N2のDC電流I3,I4が抵抗値R1,R2の比に応じて，具体的には反比例して，流れる。同様に，追加電流源I5の電流（マイナス電流）も抵抗値R1,R2の比に応じて，具体的には反比例して，出力端子OP,ONに流れる。これらの電流I3,I4と追加電流源I5とが出力負荷抵抗R1,R2に流れるDC電流I1,I2を重ね合わせ論理により求めると，次の式（１）の通りになる。
【００３１】
【数１】
2011188228.tif 000003
【００３２】
そして，出力電圧VOP,VONのDC成分である動作点の電圧は，式（１）のDC電流I1,I2に抵抗R1,R2を乗じて電源VDDから減じた値になり，式（２）で示されるとおりである。
【００３３】
【数２】
2011188228.tif 000004
【００３４】
この式（２）から，差動トランジスタN1,N2のDC電流I3,I4の可変制御に対応して，追加電流源I5を可変制御すれば，出力電圧の動作点を制御することができることが明らかである。
【００３５】
次に，上記第２のフィルタによる雑音減衰効果について説明する。図２における追加電流源I5に起因する出力端子の雑音について考える。
【００３６】
図３は，追加電流源の雑音のモデルを示す図である。簡単のために図２の単相差動変換器の片側のみをモデル化している。図３の上の図は追加電流源I5が出力端子OUTにインダクタンスLを介して接続されているモデルであり，追加電流源I5のモデル３０の入力インピーダンスがRnと仮定する。この追加電流源の雑音を雑音電圧源でモデル化したのが，図３の下の図である。雑音はランダムであるがその電力は一定と見なせるので，モデル３２には入力インピーダンスRnと雑音電圧源の電力｜Vnx｜2とが示されている。
【００３７】
図３のモデル３２の場合，出力端子OUTの出力インピーダンスをZoutとした場合，出力端子OUTに現れる雑音源の雑音電圧Vn,OUTは，追加電流源３２の入力インピーダンスRnとインダクタLと出力インピーダンスZoutのインピーダンス比で決定される。つまり，雑音電圧Vn,OUTの電力の平均値は以下の式（３）に示されるとおりである。
【００３８】
【数３】
2011188228.tif 000005
【００３９】
この場合，所望の周波数でのインダクタンスLは大きいので，出力インピーダンスZoutが出力負荷抵抗Routで近似でき，雑音電圧Vn,OUTの電力の平均値は以下の式（４）に示される。
【００４０】
【数４】
2011188228.tif 000006
【００４１】
上記の式（４）によれば，時定数L/(Rn+Rout)のローパスフィルタLPFが形成されていることがわかる。つまり，追加電流源で発生する雑音は，Rn,L,Routで構成されるローパスフィルタを介して出力端子OUTに現れる。そして，インピーダンス手段Z1,Z2のインダクタンスLが所望の周波数では高いインピーダンスを持つと，式（４）の出力端子OUTでの雑音電圧Vn,OUTの電力の平均値は小さくなり，追加電流源からの雑音を減衰することができる。
【００４２】
図４は，電圧源モデルでの雑音電圧と電流源モデルでの雑音電流を示す図である。電圧源モデルには，抵抗素子Rの場合とMOSトランジスタの場合のモデルが示され，それぞれの雑音電圧が示されている。また，電流源モデルにも，抵抗素子Rの場合とMOSトランジスタの場合のモデルが示され，それぞれの雑音電流が示されている。なお，ｋはボルツマン定数，Tは絶対温度，Rは抵抗値，γは雑音係数，ｇｍはトランジスタの相互コンダクタンスである。
【００４３】
図４を参照して，図３のモデルでインダクタンスLを介さずに雑音源３２が出力端子OUTに接続されているモデル（図１と同等）における出力端子での雑音電圧Vn,OUTの電力の平均値を計算で求めると以下のとおりである。
【００４４】
【数５】
2011188228.tif 000007
【００４５】
ここで，所望の周波数が2.5GHｚ、出力負荷抵抗Routを60Ω, 電流源の出力インピーダンスRnを50Ω(NチャネルMOS, gm=20mSを想定), 絶対温度Tを290K, ボルツマン定数ｋを1.38×10-23, 雑音係数γを1とした。
【００４６】
さらに，図３のモデルにおける出力端子での雑音電圧Vn,OUTの電力の平均値を式（４）によって計算で求めると，雑音電力は0.785×10-19となる。ただし，インダクタンスLは とした。つまり，図１と同等のモデルに比較すると追加電流源に起因する出力端子での雑音は６７％低減される。これは，インピーダンス手段Z1,Z2のインダクタンスLによるローパスフィルタの減衰効果によるものである。
【００４７】
次に，第３の差動出力による雑音の相殺効果について説明する。図５は，追加電流源の雑音の相殺効果を説明する図である。図５（Ａ）は，図１のようにそれぞれの出力端子OP,ONに追加電流源を設けた場合の追加電流源を電圧モデルで示した回路図であり，図５（Ｂ）は，図２のように出力端子OP,ONに共通の追加電流源を設けた場合の追加電流源を電圧モデル及び電流モデルで示した回路図である。
【００４８】
図５（Ａ）のモデルでは，それぞれの追加電流源に起因してそれぞれの出力端子OP,ONに現れる雑音は，互いに相関がない雑音である。そのため，差動出力VOP-VONに現れる雑音は，それぞれの出力端子OP,ONに現れる雑音の和になり，次式（６）のとおりである。
【００４９】
【数６】
2011188228.tif 000008
【００５０】
一方，図５（Ｂ）のモデルでは，共通の追加電流源に起因してそれぞれの出力端子OP,ONに現れる雑音は同相である。そのため，差動出力VOP-VONに現れる雑音は，それぞれの出力端子OP,ONに現れる雑音の差になる。図５（Ｂ）のモデルでの出力端子の雑音を求めるために，右側に示した雑音の信号源である追加電流源I5を電流源でモデル化した回路を考える。この場合，追加電流源I5の雑音電流の電力｜Inx｜2は，その追加電流源I5から出力端子OP,ONを見たアドミタンスYに比例する（インピーダンスに反比例）。したがって，各出力端子OP,ONに発生する雑音電流の電力は，次式（７）の通りである。
【００５１】
【数７】
2011188228.tif 000009
【００５２】
上記の式（７）から出力端子OP,ONの雑音電圧の電力｜Vn,OP｜2，｜Vn,OP｜2は，それぞれの出力負荷抵抗R1,R2を雑音電流に乗じることで求められ，次式（８）のとおりである。
【００５３】
【数８】
2011188228.tif 000010
【００５４】
そして，差動出力VOP-VONに現れる雑音は，式（８）の差分になる。上記の式（６）と比較すると，仮に出力負荷抵抗がR1=R2であれば，図５（Ａ）のモデルの雑音電力の平均は，式（６）から計算すると，7.11×10-19（V2/Hz）であるのに対して，図５（Ｂ）のモデルの各出力端子での雑音電力の平均は，式（８）から同じになり，その差分は殆どゼロである。各パラメータは，前述と同じにした。また，仮にR1>R2だとしても，式（７）では同相の雑音の差になるので，差動出力の雑音は小さくなる。
【００５５】
上記の点は，図５（Ｂ）のモデルにおいて，インピーダンス手段Z1,Z2のインダクタンスLによるフィルタに減衰特性がなかったとしても，出力負荷抵抗がR1=R2であるなら，差動出力VOP-VONに発生する雑音は，互いに相殺されてゼロになることを意味する。フィルタの減衰特性が働く場合は，そもそも各出力端子OP,ONに現れる雑音は減衰されている。
【００５６】
次に，本実施の形態の単相差動変換器の出力負荷抵抗R1,R2が等しくなく，各出力端子OP,ONでの出力インピーダンスが非平衡状態での雑音低減効果について説明する。
【００５７】
図６は，非平衡状態での雑音低減効果を説明する図である。まず，前述の式（８）に基づいて，周波数帯域が低い場合と高い場合について説明する。式（８）ではｊω＝ｓと置き換えられている。そして，いずれの雑音電圧もｓの次数が分母で２次，分子で１次であるので，全体として伝達関数は２次のLPFの周波数特性を有する。
【００５８】
周波数帯域が低い場合は，sL＝０になるため，両出力端子OP,ONに現れる雑音電圧の電力は，次式（９）の通り等しくなる。
【００５９】
【数９】
2011188228.tif 000011
【００６０】
この式が意味するところは，次のように説明できる。すなわち，L=0とすると，追加電流源I5の電流（マイナス電流）は，出力負荷抵抗R1,R2の抵抗値に反比例して出力負荷抵抗に流れる。一方，各出力負荷抵抗R1,R2での電圧は，そのR1,R2の抵抗値に反比例して流れる電流値に各抵抗値R1,R2を乗じたものになる。よって，両抵抗R1,R2での電圧は等しくなる。よって，差動信号VOP-VONでの雑音電圧は式（９）の等しい雑音がキャンセルされる。
【００６１】
一方，周波数帯域が高い場合はｓ＝∞になり，式（９）では分母に２次のｓが存在するので，両出力端子OP,ONに現れる雑音電圧の電力はゼロになる。つまり，ローパスフィルタにより雑音電流は出力端子OP,ONには流れず，殆どが追加電流源内の抵抗Rnを流れるだけである。
【００６２】
図６に示されるとおり，出力負荷抵抗R1,R2が等しくなくR1>R2の場合は，出力端子OP,ONでの出力インピーダンスが異なり，追加電流源と出力端子OPとの間のローパスフィルタの極（カットオフ周波数fcOP）が，追加電流源と出力端子ONとの間のローパスフィルタの極（カットオフ周波数fcON）より低くなる。その結果，周波数が低い場合は，前述のとおり両出力端子OP,ONに現れる雑音は同相であり雑音電圧は等しいので，差動出力VOP-VONに現れる雑音は互いに相殺し低減（キャンセル）される。一方，周波数が高い場合は，それぞれのローパスフィルタにより追加電流源の雑音は低減され，出力端子OP,ONにはその雑音は発生しない。
【００６３】
そして，両フィルタの極（カットオフ周波数fcOP,fcON）の間の中間周波数の場合は，出力端子OPにはフィルタにより完全ではないがいくらか減衰された雑音が現れ，出力端子ONには減衰されずに雑音が現れる。しかし，両雑音は同相であるので，差動出力VOP-VONの雑音電圧はそれらの雑音電圧の差分になり，その分だけ低減される。つまり，雑音電圧の違い分だけ雑音相殺効果が弱まるのである。
【００６４】
図７は，本実施の形態の同相差動変換器を有する無線通信受信回路の構成図である。同相差動変換器１０は，アンテナATが受信した受信信号を増幅するローノイズアンプとして設けられる。そして，同相差動変換器１０の差動出力が受信信号処理回路４０に入力され，ダウンコンバート，直交検波，復調，誤り訂正などが行われる。また，受信信号処理回路４０からの制御信号CONTによって，同相差動変換器１０のゲインの可変制御が行われる。
【００６５】
図８は，本実施の形態における同相差動変換器の構成図である。図２の構成図と同様に，追加電流源I5が出力端子OP,ONにインピーダンス手段Z1,Z2を介して設けられている。そして，図７に示したゲインを制御する制御信号CONTが，ゲート接地増幅回路１１とソース接地増幅回路１２とに供給されている。制御信号CONTによる各増幅回路１１，１２のゲインの制御は，トランジスタN1,N2の数を増減する方法と，バイアス電圧Vb1,Vb2を増減する方法とがある。トランジスタN1,N2を並列の複数の単位トランジスタで構成し，その並列の単位トランジスタの数を増やすことで電流量が増加しゲインは高くなる。また，バイアス電圧Vb1,Vb2を高くすればトランジスタN1,N2の駆動能力が増し電流量が増加しゲインは高くなる。
【００６６】
上記の増幅トランジスタN1,N2での電流の増減に対応して，追加電流源I5の電流量も制御信号CONTにより増減するよう制御される。これにより，出力負荷抵抗R1,R2に流れる負荷電流を一定にまたはその変動を抑制することができ，出力端子OP,ONでの出力電圧VOP,VONの動作点の変動をなくすまたは抑制することができる。
【００６７】
図９は，本実施の形態における同相差動変換器の構成図である。図９には，追加電流源I5としてPチャネルMOSトランジスタP5が設けられている。それ以外の構成は，図８と同じである。このトランジスタP5による追加電流源I5の電流値を制御信号CONTで制御するためには，トランジスタP5を複数の単位トランジスタを並列に設け，その数を増減することで電流値を増減することができる。または，トランジスタP5のゲートに印加されるバイアス電圧Vb5をより低くすることで電流量を増加し，より高くすることで電流量を減らすことができる。
【００６８】
図１０は，本実施の形態における同相差動変換器の構成図である。図１０では，追加電流源I5と出力端子OP,ONとの間のインピーダンス手段Z1,Z2は，インダクタンスL1,L2とキャパシタC1,C2をそれぞれ並列に接続した回路である。このインピーダンス手段Z1,Z2は，図２に示したとおりインダクタンスL1,L2だけでもよい。いずれの回路であっても，インピーダンス手段Z1,Z2は，高周波帯域では高いインピーダンスになり，高周波信号を減衰するローパスフィルタの機能を有する。
【００６９】
図１１は，同相差動変換器の具体例を示す図である。図１１には，図１の２つの出力端子OP,ONそれぞれに別の追加電流源を設けた例（Ａ）と，図１０の２つの出力端子OP,ONに共通の追加電流源を設けた例（Ｂ）とが示されている。ただし，図１１の例では，ゲート接地トランジスタはトランジスタN1-1,N1-2からなるカスコード接続例であり，ソース接地トランジスタN2にはゲートがバイアスされているゲート接地トランジスタN2-2がカスコード接続された例である。この具体例において，追加電流源の雑音電流は（A）(B)ともに1.60×10-23（A2/Hz），追加電流源I5はPチャネルトランジスタ（gm=0.5mS,雑音係数γ=2）で，絶対温度T=290Kとした。また，各素子のデータは図示されるとおりである。出力負荷抵抗値は100Ω，600Ωとアンバランスになっている。
【００７０】
上記の具体例に対し，周波数2.5GHzの場合の回路性能が図１１に示されている。例（A）(B)のSパラメータは，図示されるとおりの値であり，これは無線通信回路のフロントエンドのアンプに使える特性になっている。そして，例（A）(B)の出力雑音電力は，例（A）が3.93×10-17，例（B）が4.18×10-18であり，例（B）のほうが約１桁低減されている。これは，追加電流源による出力雑音電力の増加が，例（B）のほうが小さいからである。出力負荷抵抗値が等しい場合は例（B）の出力雑音電力はより低減される。
【００７１】
以上説明したとおり，本実施の形態の単相差動変換器は，共通の追加電流源I5を両出力端子OP,ONに高いインピーダンス手段を介して設けているので，増幅段のトランジスタの電流が増減しても出力負荷抵抗R1,R2に流れる電流の変動を抑制するように制御することができ，しかも，追加電流源自身が発生する雑音が出力端子に与える影響を少なくできる。
【００７２】
以上の実施の形態をまとめると，次の付記のとおりである。
【００７３】
（付記１）
第１の出力負荷抵抗と第１の増幅トランジスタとが電源と基準電圧との間に設けられ，前記第１の増幅トランジスタに単相入力信号が供給され，前記第１の出力負荷抵抗の第１の増幅トランジスタ側のノードに第１の出力端子が設けられた非反転増幅回路と，
第２の出力負荷抵抗と第２の増幅トランジスタとが前記電源と基準電圧との間に設けられ，前記第２の増幅トランジスタに前記単相入力信号が供給され，前記第２の出力負荷抵抗の第２の増幅トランジスタ側のノードに第２の出力端子が設けられた反転増幅回路と，
前記第１，第２の出力端子に，前記単相入力信号の周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段を介して共通に設けられた追加電流源とを有する単相差動変換器。
【００７４】
（付記２）
付記１において，
前記第１，第２のインピーダンス手段は，前記周波数帯域で前記第１，第２の出力負荷抵抗よりも高いインピーダンスを有する単相差動変換器。
【００７５】
（付記３）
付記１または２において，
前記第１，第２のインピーダンス手段は，インダクタンス素子を有する回路，またはインダクタンス素子とキャパシタンス素子とを並列接続した回路のいずれかである単相差動変換器。
【００７６】
（付記４）
付記１，２，３のいずれかにおいて，
前記追加電流源は，ドレインが前記電源に接続されソースが前記第１，第２のインピーダンス手段に接続された電流源トランジスタを有する単相差動変換器。
【００７７】
（付記５）
付記１，２，３のいずれかにおいて，
前記第１，第２の増幅トランジスタの相互コンダクタンスの可変制御に伴って，前記追加電流源の電流量も可変制御される単相差動変換器。
【００７８】
（付記６）
付記５において，
前記第１，第２の増幅トランジスタは並列に設けられた複数のユニット増幅トランジスタをそれぞれ有し，
前記追加電流源は，並列に設けられた複数のユニット電流源トランジスタを有し，
前記第１，第２の増幅トランジスタの相互コンダクタンスの可変制御は，前記複数のユニット増幅トランジスタの個数を可変制御することで行われ，前記追加電流源の電流量の可変制御は，前記複数のユニット電流源トランジスタの個数を可変制御することで行われる単相差動変換器。
【００７９】
（付記７）
付記５において，
前記追加電流源は，電流源トランジスタを有し，
前記第１，第２の増幅トランジスタの相互コンダクタンスの可変制御は，前記第１，第２の増幅トランジスタのゲートバイアス電圧を可変制御することで行われ，前記追加電流源の電流量の可変制御は，前記電流源トランジスタのゲートバイアス電圧を可変制御することで行われる単相差動変換器。
【００８０】
（付記８）
付記１，２，３のいずれかにおいて，
前記第１の増幅トランジスタはゲート接地されたトランジスタであり，前記第２の増幅トランジスタはソース接地されたトランジスタである単相差動変換器。
【００８１】
（付記９）
付記１乃至８のいずれかに記載の単相差動変換器と，
前記単相差動変換器に受信信号を与える受信アンテナと，
前記単相差動変換器の差動出力を入力する受信信号処理回路とを有する無線通信回路装置。
【符号の説明】
【００８２】
R1,R2:第１，第２の出力負荷抵抗            N1,N2:増幅トランジスタ
IN:入力端子，入力信号                     OP,ON：出力端子
VOP,VON:出力電圧                          I5:追加電流源
Z1,Z2:インピーダンス手段
【図１】
2011188228.tif 000012
【図２】
2011188228.tif 000013
【図３】
2011188228.tif 000014
【図４】
2011188228.tif 000015
【図５】
2011188228.tif 000016
【図６】
2011188228.tif 000017
【図７】
2011188228.tif 000018
【図８】
2011188228.tif 000019
【図９】
2011188228.tif 000020
【図１０】
2011188228.tif 000021
【図１１】
2011188228.tif 000022