(57)【要約】【課題】ホストと１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含む高速通信の自動検出のための高速マルチメディアカードシステムを提供すること。【解決手段】本発明のシステムは、ホストと１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含み、１つ以上のデータラインのうちの少なくとも１つはシリアルデータラインである。１つ以上のメディアカードはそれぞれそれに関連した固有ＣＩＤを有する。各カードの固有ＣＩＤを要求するホストからの第１のコマンドに応答し、かつ、ホストに応答して、１つ以上のメディアカードは、シリアルデータラインを介してそのメディアカードの各ＣＩＤをホストへ送信し、送信されたＣＩＤがホストから予測されたものと一致する場合、ホストは、ＣＩＤが一致したカードに相対カードアドレス（ＲＣＡ）を割り当てる、第２のコマンドを転送する。【選択図】なし【特許請求の範囲】
【請求項１】
本願明細書に記載されたマルチメディアカードシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、一般に、メディアカードの識別のための高速の方法および装置に関し、特に、不揮発性メモリを使用するマルチメディアカード（ＭＭＣ）およびユニバーサルシリアルバス（ＵＳＢ）アプリケーションに用いられるメディアカードなどを識別する速度の増加に関する。
【背景技術】
【０００２】
（従来技術の記載）
現在のマルチメディアカード（ＭＭＣ）システムにおいて、ホストは、使用されるデータビット数の要件に応じた様々な方法で、ホストに接続される１つ以上のメディアカードと通信する。図１および２は、それぞれ従来のＭＭＣシステムの２つ別々の例を示す。
【０００３】
図１において、ＭＭＣシステム１０は、２つのメディアカード１４および１６に結合されたホスト１２を含むように図示される。２つのメディアカードだけがホスト１２に結合されるように図示されるが、任意の数のカードが同様に結合されてもよい。メディアカードは、例えば、デジタルフィルムカードまたは任意の他のタイプの電子格納メディアといった格納メディアカードである。
【０００４】
ホスト１２は、データポート１８、クロックポート２０、およびコマンドポート２２を含むように示される。これらは、それぞれ、メディアカード１４のシリアルデータ入力／出力（ＳＤＩＯ）ポート２４、メディアカード１４のクロックポート２６、およびメディアカード１４のコマンドポート２８に結合される。ホスト１２はまた、メディアカード１６と、そのホスト１２のデータポート１８、クロックポート２０、およびコマンドポート２２を介して通信する。すなわち、データポート１８はメディアカード１６のＳＤＩＯポート３０に接続され、クロックポート２０はメディアカード１６のクロックポート３２に接続され、コマンドポート２２はメディアカード１６のコマンドポート３４に接続される。
【０００５】
データポート１８、ＳＤＩＯポート２４およびＳＤＩＯポート３０は、それぞれシングルビットポートであり、従って、１ビットのデータが、任意の所定の時間においてホスト１２とメディアカード１４および１６との間で転送される。このことは、一般にシリアルビット転送と呼ばれる。ホストは、コマンドポート２２を介して、どのメディアカードがアドレスされるかに依存してコマンドポート２８または３４にコマンドを発行し、次に、データポート１８を介して直列にホストによって発行される特定のコマンドに関連した任意のデータを転送する。ポート２６および３２と通信するクロックポート２０を用いて、ホストとメディアカード１４および１６との間に発行されるデータと同期をとり、おそらくコマンド情報とを同期化する。故に、このような情報は、それらの間に正確に転送される。
【０００６】
システム１０が有する問題は、１ビットデータ転送の制限のために、カード１４および１６とホスト１２との間でデータ転送レートが制限されることである。
【０００７】
図２において、別の従来技術のシステムの例が示される。ＭＭＣシステム４０は、以下にさらに詳細に記載されるように、ホストのデータポート４８、クロックポート５０およびコマンドポート５２を介してカード４４および４６上の様々なポートへ、古いメディアカード４４および新しいメディアカード４６に結合されるホスト４２を含むように図示される。古いメディアカード４４は、図１のメディアカード１４および１６に類似し、従って、図２の従来技術のシステムは、図１の従来技術のシステムの改良なので、間単に表されるという意味では、「古い」と呼ばれる。新しいメディアカード４６は、「新しい」と呼ばれる。なぜなら、その動作は、カード４４の動作とは幾分異なっているからである。
【０００８】
データポート４８は、カード４４のＳＤＩＯポート５４およびカード４６のＤＩＯポート６０に結合される。同様に、クロックポート５０は、カード４４のクロックポート５６およびカード４６のクロックポート６２に結合される。コマンドポート５２は、カード４４のコマンドポート５８およびカード４６のコマンドポート６４に結合される。
【０００９】
ホスト４２とカード４４との間の動作は、図１のホスト１２とカード１４および１６との間の動作と類似する。図２において、データは、シリアル形式で、ホスト４２のデータポート４８とカード４４のＳＤＩＯポート５４との間で転送される。
【００１０】
しかし、ホスト４２とカード４６との間の通信は、データポート６０が１ビット（またはシリアル形式）か、あるいは、４ビット形式（すなわちパラレル）のいずれかでデータを受信または送信し得る。コマンドポート６４を介して、メディアカード４６は、同時に４ビットのデータを受信することが可能であることをホスト４２に知らせ、あるいは、所望ならば、同時に１ビットのデータを受信することが可能であることを知らせ、その後、ホストはそれに応じて応答する。実際に、ポート５８と５２との間で通信されるカード４４自体のコマンドを介して、カード４４はまた、そのデータ転送性能についてホストに知らせ得る。しかし、この場合、常に、１ビットであるか、またはシリアル転送である。すなわち、カード４４は、１ビットのデータ転送と４ビットのデータ転送との間のスイッチングを有さない。一方、カード４６は、このような性能を有し、後者は、ホスト４２とカード４６との間の通信を介してスイッチングする。クロックポート５６および６２に関連して、クロックポート５０は、図１に関して論じられるように、データと同期するように振る舞う。
【００１１】
動作中、ホスト４２は、そのコマンドポート５２を介して、カード４４および４６のそれぞれから、それがサポートし得るデータラインの数を要求する。一旦、これがホスト４２によって確立されると、そのポート５２を介して別のコマンドに送信し、データラインの新しい数へのスイッチングを指示する。図２のシステム４０は、例えば、ホストが０Ｄ２（１６進数の表記法）のオフセットアドレスで属性レジスタを読み出し、カードが８ビットまたは１６ビットをサポートするかどうかを決定する場合、ＰＣメモリカード国際協会（ＰＣＭＣＩＡ）といった産業における多くの標準的なボディに使用される。次に、ホストは、設定レジスタに１ビットを設定し、例えば、メディアカードを８ビットのみに設定する。
【００１２】
図１に示される従来技術のシステムを越える図２の従来技術のシステムの利点は、２要素ある。第１に、明らかに、より高速のデータレート転送が、４ビットデータ転送を用いて達成される。パフォーマンスを向上させるために、パラレル処理が為される必要があることは、当業者にとって明らかである。第２に、カード４６が新しいメディアカードである（すなわち、１または４ビットフォーマットの一方でデータを転送することができる）一方で、カード４６は、古いメディア４４のタイプと同様のタイプのカードスロットに設置され得、古いメディア４４は、４ビットフォーマットでデータを転送することができない。さらに、図２に示される２つのメディアカードに勝る多数のカードが、古いメディアカードと新しいメディアカードとの任意の組み合わせにおいてシステム４０で使用され得る。
【００１３】
図２の従来技術のシステムが有する問題は、ホストが、サポートされ得るデータラインの数を要求するコマンドを最初に送信する必要があり、決定されると、その後、データラインの異なる数へのスイッチを求める別のコマンドを送信する必要があることである。このことは、多数のメディアカードがある場合、ハウスキーピングおよび初期化処理を増加させ、システムの動作を遅くするので、特に厄介である。
【００１４】
図２ａにおいて、さらに別の従来技術のシステム４１が、ｍｕｘ６５に結合されたホストコントローラ５３を含むホスト５１を含むように示される。ｍｕｘ６５およびコントローラ５３を介して、ホスト５１は、任意の数のソケットであり得るソケット５３、５５、および５７に結合される。後者のソケットは、データの電子格納装置に使用されるメディアカードを受信するためである。ソケットに挿入され得るカード（図示されず）は、ホストに対して各カードを識別するための相対カードアドレス（Ｒｅｌａｔｉｖｅ  Ｃａｒｄ  Ａｄｄｒｅｓｓ、ＲＣＡ）を含む。これらのアドレスは、個々のカードに対してそれぞれ固有であり、利用されるセットアップに依存して、カードまたはホストによって選択され得る。
【００１５】
ホストコントローラ５３とソケット５３〜５７に挿入されるカードとの間のデータ転送は、ソケット内の各カードに対してシリアル（１ビット）あるいは４、または８ビットの転送（複数ビット）であり得る。システム４１の４ビットデータ転送の例は、図２ｂに示される。複数ビット転送において、ｍｕｘ１０５は、ホストコントローラ５３と４つのスイッチング論理回路１１、１１１、１１３および１１５との間に結合される。４つのデータラインＤＡＴ０〜３は、ｍｕｘ１０５を介してホストコントローラ５３から４つのスイッチング論理回路１１、１１１、１１３、および１１５に提供される。スイッチング論理回路は、ソケット１〜ｎ、１１７〜１２１に結合される。ソケットは、図２ａに関連して説明されるように、ソケット内部に挿入されるメディアカードを有する。
【００１６】
システム４１により実行されるステップによって、固有相対アドレスは、システム４１のソケットに挿入される各カードのＲＣＡレジスタに書き込まれる。第１に、ソケット１１７、１１９、および１２１に差し込まれるカードのＲＣＡレジスタのコンテンツは、ホストコントローラ５３によって読み出される。各カードのレジスタのコンテンツは、カードがサポートし得る転送のタイプ（すなわち、１ビット、すなわちシリアル、あるいは４ビットまたは８ビット）に関する情報を含む。一旦、ＲＣＡレジスタのコンテンツが読み出されると、カードのビットは、ホストコントローラ５３によって設定され、カードによってサポートされるデータラインの数をイネーブルにする。図２ｂの例において、これは４ビットデータ転送であり、従って、ビットは４ビット転送を表すように設定される。従って、データ転送の準備をするために２つのイベントが起こる。第１に、ＲＣＡレジスタは、例えば、４ビットデータ転送がカードによってサポートされていることを保証するために読み出され、第２に、ビットがカードにおいて、カードが４ビットモードで動作することを可能にするように設定される。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従って、ホストに結合される各ＭＭＣの異なった数のデータライン間をスイッチするための１つ以上のＭＭＣを含む高速ＭＭＣおよび方法に対する必要性が生じて、必要とされるだけのＭＭＣに対して任意の数のデータライン間をスイッチングすることを可能にし、それにより遅延を減少することによるシステム処理能力を増大しながら、最少数のコマンドがＭＭＣとホストとの間を転送される必要がある。
【課題を解決するための手段】
【００１８】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、１つ以上のデータラインを介して該ホストに結合される１つ以上のメディアカードであって、該１つ以上のデータラインの少なくとも１つはシリアルデータラインであり、該１つ以上のメディアカードは、それぞれ関連した固有カード識別番号（ＣＩＤ）を有し、各カードの固有ＣＩＤを要求する該ホストからの第１のコマンドに応答して該ホストに応答し、該１つ以上のメディアカードは、該シリアルデータラインを介して該ホストへ該各カードの固有ＣＩＤを送信し、該送信されたＣＩＤが該ホストから予測されるものと一致する場合、該ホストは、ＣＩＤが一致したカードに相対カードアドレス（ＲＣＡ）を割り当てる第２のコマンドを転送し、かつ、該１つ以上のメディアカードは、該１つ以上のデータラインの全てまたは一部上の所定の値を動かし、該ホストは、該データライン上の所定の値を動かしたカードによって高速での動作表示である該所定の値を自動的に送信し、該ホストは、該データライン上の該所定の値を動かしたカードと高速で通信する、１つ以上のメディアカードとを含む、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００１９】
前記１つ以上のメディアカードは、前記１つ以上のデータラインに接続されるデータポートを含む特定のメディアカードを含み、該データポートは、該特定のメディアカードによってイネーブルにされる場合、該データラインを所定の値に駆動するためのトランジスタに接続してもよい。
【００２０】
前記１つ以上のデータラインはプルアップレジスタに結合されてもよい。
【００２１】
前記特定のメディアカードは高速メディアカードであってもよい。
【００２２】
前記１つ以上のメディアカードは、前記１つ以上のデータラインに接続されるデータポートを含む特定のメディアカードを含み、前記１つ以上のデータポートのサブセットは、そこに接続される該データラインを第１の所定の値に駆動し、該１つ以上のデータポートは、そこに接続される該データラインを第２の所定の値に駆動するための前記トランジスタに結合されてもよい。
【００２３】
前記特定のメディアカードは高速カードであってもよい。
【００２４】
前記ホストは、前記１つ以上のデータラインに結合される１つ以上のデータポートを含み、前記少なくとも１つのホストデータポートはホストトランジスタに結合されてもよい。
【００２５】
前記１つ以上のメディアカードの１つが前記シリアルデータラインを介してシリアルに前記ホストと通信し続けてもよい。
【００２６】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、１つ以上のデータラインを介して該ホストに結合される１つ以上のメディアカードであって、該１つ以上のデータラインの少なくとも１つはシリアルデータラインであり、該カードに第１のコマンドを送信するための該ホストはマルチビット通信をサポートすることが可能であることを示し、該第１のコマンドに応答する該カードは、それらが該データラインのビットの数を表すことをサポートし得、該ホストと通信するように用いられ得、その後、ホストは後者によって駆動される該データラインの数を用いる該メディアカードと自動的に通信する、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００２７】
前記少なくとも１つのメディアカードは高速メディアカードであってもよい。
【００２８】
前記１つ以上のメディアカードは、前記１つ以上のデータラインに接続されるデータポートを含む特定のメディアカードを含み、該１つ以上のデータポートのサブセットは、それに接続される該データラインを第１の所定の値に駆動するためのレジスタに結合され、該１つ以上のデータポートの別のサブセットは、そこに接続される該データラインを第２の所定の値に駆動するためのトランジスタに結合されてもよい。
【００２９】
前記ホストは、前記１つ以上のデータラインに結合される１つ以上のデータポートを含み、少なくとも１つのホストデータポートはホストトランジスタに結合されてもよい。
【００３０】
前記１つ以上のメディアカードのうちの１つは前記シリアルデータラインを介してシリアルに前記ホストと通信し続けてもよい。
【００３１】
本発明により、高速マルチメディアカードシステムにおいて高速通信の自動検出のための方法であって、１つ以上のデータラインを介して、ホストに結合される１つ以上のメディアカードから固有識別番号（ＣＩＤ）を要求する該ホストから第１のコマンドを受信するステップと、該第１のコマンドに応答して、該シリアルデータラインを介して該ホストにそれぞれのＣＩＤを送信するステップと、該送信されたＣＩＤの１つが該ホストから予測されるものと一致する場合、該ホストが、ＣＩＤが一致した該カードにそれぞれのカードアドレス（ＲＣＡ）を割り当てる第２のコマンドを送信するステップと、該１つ以上のデータラインの全てまたは一部上の所定の値を動かすステップと、該データライン上の所定の値を動かした該カードによって高速の動作を示す該所定の値を自動的に感知するステップと、高速モードで、該データライン上の所定の値を駆動した該カードと通信するステップと包含する、自動検出のための方法が提供され、これにより上記目的が達成される。
【００３２】
前記送信されるＣＩＤが前記ホストから予測されるものと一致しない場合、前記１つ以上のメディアカードは「準備」状態のままであってもよい。
【００３３】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、１つ以上の信号ラインを介して該ホストに結合される１つ以上のメディアカードであって、該１つ以上の信号ラインのうちの少なくとも１つはデータラインであり、該ホストおよび１つ以上のメディアカードは、第１の通信モードを用い、所定の時間周期において、互いに通信し、該ホストは、該カードにコマンドまたはデータを送信し、該ホストおよび／または該１つ以上のメディアカードのうちの１つは、該１つ以上の信号ライン上の値を動かし、該ホストまたは該１つ以上のメディアカードが該値を感知する場合、第２の通信モードがそこにスイッチされる、１つ以上のメディアカードとを含む、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００３４】
前記第１の通信モードはシリアルであり、前記第２の通信モードはマルチビットであってもよい。
【００３５】
前記第２の通信モードにおいて、４、または８以上の数のデータラインが使用されてもよい。
【００３６】
本発明により、高速マルチメディアカードシステムにおいて使用される高速通信の自動検出のための方法であって、第１の通信モードを用いて、１つ以上の信号ラインを介して、ホストと１つ以上のメディアカードとの間で通信するステップと、該第１の通信モードを用いて、コマンドまたはデータを該カードに送信するステップと、所定の周期時間において、該ホストおよび／または該１つ以上のメディアカードのうちの１つが該１つ以上の信号ライン上の値を動かすステップと、該ホストまたは該１つ以上のメディアカードが該値を感知する場合、第２の通信モードにスイッチするステップとを包含する、自動検出のための方法が提供され、これにより上記目的が達成される。
【００３７】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、複数の信号ラインを介して該ホストに結合される１つ以上のメディアカードであって、該複数の信号ラインのうち少なくとも１つはデータラインであり、該ホストおよび該１つ以上のメディアカードは、第１の通信モードを用いて互いに通信し、該ホストまたは該１つ以上のメディアカードが、該ホストおよび／または該１つ以上のメディアカードのうちの１つが該１つ以上の信号ライン上の該所定の値を動かしたことを示す該信号ライン上の所定の値を検出する場合、第２の通信モードに自動的にスイッチする、１つ以上のメディアカードと含む、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００３８】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、複数のデータラインを介して該ホストに結合される１つ以上のメディアカードであって、該複数のデータラインのうち少なくとも１つはシリアルデータラインであり、該１つ以上のメディアカードは、それぞれ該１つ以上およびメディアカードに関連した固有カード識別番号（ＣＩＤ）を有し、各カードの固有ＣＩＤを要求する該ホストから第１のコマンドに応答して、該ホストに応答し、該１つ以上のメディアカードは、該シリアルデータラインを介して、該ホストにそれらのそれぞれのＣＩＤを送信し、該送信されるＣＩＤが該ホストから予想されるものと一致した場合、該ホストは相対カードアドレス（ＲＣＡ）を割り当てる第２のコマンドをＣＩＤが一致した該カードに転送し、該１つ以上のメディアカードは、該複数のデータラインの全てまたは一部上の所定の値を動かし、該ホストは、該データライン上の該所定の値を動かした該カードによって高速での動作を示す該所定の値を自動的に感知し、該ホストは、該データライン上の該所定の値を動かした該カードと高速で通信する、１つ以上のメディアカードとを含む、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００３９】
前記１つ以上のメディアカードは、該複数のデータラインに接続されるデータポートを含む特定のメディアカードを含み、該データポートは、該特定のメディアカードによってイネーブルにされる場合、所定の値に該データラインを駆動するためのトランジスタに接続してもよい。
【００４０】
前記複数のデータラインはプルアップレジスタに結合されてもよい。
【００４１】
前記特定のメディアカードは高速メディアカードであってもよい。
【００４２】
前記１つ以上のメディアカードは、前記複数のデータラインに接続されるデータポートを含む特定のメディアカードを含み、該１つ以上のデータポートのサブセットはそこに接続される該データラインを第１の所定の値に駆動するためのレジスタに結合され、該１つ以上のデータポートの別のサブセットはそこに接続される該データラインを第２の所定の値に駆動するためのトランジスタに結合されてもよい。
【００４３】
前記特定のメディアカードは高速カードであってもよい。
【００４４】
前記ホストは前記複数のデータラインに結合される１つ以上のデータポートを含み、該ホストデータポートのうち少なくとも１つがホストトランジスタに結合されてもよい。
【００４５】
前記１つ以上のメディアカードのうちの１つは、前記シリアルデータラインを介してシリアルに前記ホストと通信し続けてもよい。
【００４６】
本発明により、高速通信の自動検出のための高速マルチメディアカードシステムであって、ホストと、複数のデータラインを介して該ホストに結合される１つ以上のメディアカードであって、該複数のデータラインのうち少なくとも１つはシリアルデータラインであり、該カードに第１のコマンドを送信するための該ホストはマルチビット通信をサポートすることが可能であることを示し、該第１のコマンドに応答する該カードは、それらが該データラインのビットの数を表すことをサポートし得、該ホストと通信するように用いられ得、その後、ホストは後者によって駆動される該データラインの数を用いる該メディアカードと自動的に通信する、高速マルチメディアカードシステムが提供され、これにより上記目的が達成される。
【００４７】
前記メディアカードの少なくとも１つは高速メディアカードであってもよい。
【００４８】
前記１つ以上のメディアカードは前記複数のデータラインに接続されるデータポートを含む特定のメディアカードを含み、該１つ以上のデータポートのサブセットはそこに接続される該データラインを第１の所定の値に駆動するためのレジスタに結合され、該１つ以上のデータポートの別のサブセットはそこに接続される該データラインを第２の所定の値に駆動するためのトランジスタに結合されてもよい。
【００４９】
前記ホストは、前記１つ以上のデータラインに結合される１つ以上のデータポートを含み、該ホストデータポートの少なくとも１つはホストトランジスタに結合されてもよい。
【００５０】
前記１つ以上のメディアカードのうちの１つは、前記シリアルデータラインを介してシリアルに前記ホストと通信し続けてもよい。
【００５１】
簡単に述べると、本発明の実施形態は、ホストと、少なくとも１つがシリアルデータラインである１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含む高速通信の自動検出のための高速マルチメディアカードシステムを含む。１つ以上のメディアカードは、それぞれ、それに関連した固有カード識別番号（ＣＩＤ）を有する。各カードの固有ＣＩＤを要求するホストからの第１のコマンドに応答して、１つ以上のメディアカードは、シリアルデータラインを介して、それらの各ＣＩＤをホストに送信し、送信されたＣＩＤが、ホストに予想されるＣＩＤと一致した場合、ホストは、一致したＣＩＤのカードに相対カードアドレス（ＲＣＡ）を割り当てる第２のコマンドを転送する。１つ以上のメディアカードは、１つ以上のデータラインの全ておよび一部を介して所定の値を動かし（ｄｒｉｖｅ）、ホストは、データラインを介して所定の値を動かしたカードによって、高速動作を示す所定の値を自動的に感知する。ホストは、データラインを介して所定の値を動かしたカードと、高速モードで通信する。
【００５２】
本発明の前述および他の目的、特徴、ならびに利点は、いくつかの図面を参照する好適な実施形態の以下の詳細な説明から明白である。
【発明の効果】
【００５３】
本発明により、ホストに結合される各ＭＭＣの異なった数のデータライン間をスイッチするための１つ以上のＭＭＣを含む、高速のＭＭＣおよび方法が提供される。これにより、必要とされるだけのＭＭＣに対して任意の数のデータライン間をスイッチングすることが可能になり、それにより遅延を減少することによるシステム処理能力を増大させながら、最少数のコマンドがＭＭＣとホストとの間で転送される。
【図面の簡単な説明】
【００５４】
【図１】図１は、従来技術のＭＭＣシステム１０の例を示す。
【図２】図２は、従来技術のＭＭＣシステム４０の別の例を示す。
【図２ａ】図２ａは、従来技術のシステム４１のさらに別の例を示す。
【図２ｂ】図２ｂは、従来技術のシステム４１のさらに別の例を示す。
【図３】図３は、本発明の実施形態によるＭＭＣシステム７０を示す。
【図３ａ】図３ａは、本発明の実施形態によるＭＭＣシステム７０を示す。
【図３ｂ】図３ｂは、本発明の実施形態によるＭＭＣシステム７０を示す。
【図４】図４は、本発明の別の実施形態による別のＭＭＣシステム２００を示す。
【図４ａ】図４ａは、本発明の別の実施形態による別のＭＭＣシステム２００を示す。
【図４ｂ】図４ｂは、本発明の別の実施形態による別のＭＭＣシステム２００を示す。
【図５】図５は、図４のシステム７０および２００によって進められるステップを記載するフローチャート３００を示す。
【発明を実施するための形態】
【００５５】
ここで図３を参照すると、高速ＭＭＣシステム７０は、本発明の実施形態に従って古いメディアカード７４と新しいメディアカード７６とに結合されるホスト７２を含むように示される。
【００５６】
ホスト７２は、メディアアダプタインターフェースブロック７８を含むように示され、メディアアダプタインターフェースブロック７８は、クロックポート１１２、コマンドポート１１４、およびデータポート１１６を含む。データポート１１６は、本発明の一実施形態においてパラレルなデータ転送を可能にするパラレルな１ビットデータラインまたは複数（ビット）データラインの一方のデータラインを含む、信号ライン上の信号を承認する。図３の特定の実施形態において、ポート１１６への、およびポート１１６からの信号ラインまたはデータラインの数は４つであるように示されるが、他の実施形態においては、異なった数のデータラインが使用されてもよいし、複数のビットの選択（例えば、１あるいは４または８ビット）が使用されてもよい。さらに、２つのメディアカード７４および７６がホスト７２に結合され、通信状態になるように図３に示されるが、任意の数のカードが本発明の範囲および意図から逸脱して使用され得る。
【００５７】
メディアカード７４は、マイクロプロセッサ８０、ホストインターフェースコントロールロジック８２、コントローラ／状態機械８４、およびフラッシュアレイ８４を含むように示される。さらに、メディアカード７４は、クロックポート１０６、コマンドポート１０８、およびシングルビットデータポート１１０を含む。マイクロプロセッサは、ホストコントロールロジック８２に接続されるように示され、ホストコントロールロジック８２は、コントローラ／状態機械８４に接続されるように示され、コントローラ／状態機械８４は、順にフラッシュアレイ８６に接続されるように示される。クロックポート１０６は、入来データと同期するためにホスト７２からクロック信号を受信する。コマンドポート１０８を用いて、ホスト７２とメディアカード７４との間で１回で１ビットデータを転送するためのデータポート１１０から、コマンドを受信する。メディアカード７４は、図２のメディアカード４４のラベルと同様であることを、「古い（ｏｌｄ）」のラベルが付けられる。
【００５８】
３つのポート１９６〜１１０は、マイクロプロセッサ８０に結合されるように示され、マイクロプロセッサ８０は、ソフトウェアを実行し、その間に、メディアカード７４内（特に、内部にある様々なブロック間）のプロセスのフローを制御する。マイクロプロセッサ８０は、コマンドポート１０８を介してホスト７２から受信されるコマンドを復号化するため、かつ、そこからのコマンドを送信するためにホストコントロールロジック８２に結合されるように示される。
【００５９】
ホストコントロールロジック８２は、フラッシュアレイ８６内のデータの格納および取り出しを制御するコントローラ／状態機械８４に結合されるように示される。フラッシュアレイ８６は、本質的に不揮発性であり、かつ、データポート１１０から受信されるデータの格納のために最終的に用いられるフラッシュメモリセルから成っている。図２に関して以前に示したように、ホスト７２とメディアカード７４との間のデータ転送レートは、大部分、ホストとメディアカード７４との間の１ビットシリアルデータラインに起因して限定される。
【００６０】
新しいメディアカード７６は、マイクロプロセッサ９０、バッファ９２、およびコントローラ／状態機械９４に結合されるホストインターフェースコントロールロジック８８を含むように示される。バッファ９２およびコントローラ／状態機械９４は、フラッシュメモリアレイ９６に結合される。メディアカード７６はまた、４つのトランジスタ９８、１００、１０２、１０４を含み、これらのトランジスタそれぞれは異なるデータラインに対して使用される。従って、使用されるデータラインが４つ以上ある場合、トランジスタの数はそれに応じて増加し、また逆の場合もある。トランジスタ９８〜１０４のそれぞれは、当業者に公知であるように、ソース、ゲート、およびドレインポートを含む。これらのトランジスタは、Ｎ型トランジスタであるが、他のタイプのトランジスタが本発明の範囲および意図から逸脱することなく使用され得る。
【００６１】
ホストインターフェースコントロール８８は、クロックポート１１８、コマンドポート１２０、コントロールイネーブルポート１２２、およびデータポート１２４を含むように示される。クロックポート１１８は、ホスト７２のクロックポート１１２に結合される。コマンドポート１２０は、ホスト７２のコマンドポート１１４に結合されるように示され、データポート１２４は、トランジスタ９８〜１０４のソースポートに結合されるように示される。トランジスタ９８〜１０４のゲートポートは、ホストインターフェースコントロールロジック８８のコントロールイネーブルポート１２２に結合される。トランジスタ９８および１０２のドレインポートは、Ｖｃｃまたは５ボルトなどの等価な高レベル直流（ＤＣ）電圧に接続される。トランジスタ１００および１０４のドレインポートは、グランドまたは実質的に０ボルトの低レベル電圧レベルに接続される。
【００６２】
トランジスタ９８〜１０４のソースポートはまた、ホスト７２のデータポート１１６に結合されるように示される。図３の実施形態において、ホスト７２およびメディアカード７６のデータポートは、４つのデータライン、すなわち４ビットを受信するように示される。しかし、他の数のビットまたはデータラインが、上述のように使用されてもよい。データポート１１６および１２４を接続するデータラインはまた、プルアップ（ｐｕｌｌ−ｕｐ）レジスタ１３０に結合されるように示される。すなわち、データラインのそれぞれ、Ｄ０  １３２、Ｄ１  １３４、Ｄ２  １３６、およびＤ３  １４０は、特定のレジスタに接続され、これらのデータラインの他のサイドは、Ｖｃｃまたは高レベル電圧に接続される。データラインＤ０、Ｄ１、Ｄ２、およびＤ３、１３２〜１４０は、それぞれプルアップ、またはプルダウン（ｐｕｌｌ−ｄｏｗｎ）レジスタの一方に接続され得ることは当業者には容易に理解されるべきである。プルアップレジスタの場合、レジスタは、一方でデータラインに接続され、他方でＶｃｃに接続され、プルダウンレジスタに場合において、レジスタは、一方でデータラインに接続され、他方でグランドに接続される。プルアップレジスタの場合において、プルアップされる特定のデータラインが信号によって駆動しない場合、データラインは、「１」のロジック状態にあり、プルダウンレジスタの場合において、プルダウンされる特定のデータラインが信号によって駆動しないとき、データラインは「０」のロジック状態にある。
【００６３】
データラインは、それらがコントロールイネーブルポート１２２によって駆動もセットされない場合、既知の電圧レベルにプルアップされるか、またはセットされる。コントロールイネーブルポート１２２は、４つのラインを含み、それぞれのラインは、トランジスタ９８〜１０４のガットポートの１つにそれぞれ接続される。
【００６４】
カード７４と同様に、カード７６のホストインターフェースコントロールロジック８８は、コントローラ／状態機械９４に結合されるように示され、コントローラ／状態機械９４は、フラッシュアレイ８６内のデータの格納および取り出しをコントロールする。ホストコントロールロジック８８は、ポート１１８、１２０、および１２４を用いてホスト７２からコマンドを受信し、ホスト７２のポート１１２、１１４、および１１６と通信する。フラッシュアレイ９６は、本質的に不揮発性であり、かつ、最終的にデータポート１２４から受信されるデータの格納のために使用されるフラッシュメモリセルから成る。カード７４とは異なり、ホスト７２とカード７６との間のデータ転送は、１ビットシリアル転送に限定されず、ホスト７２およびメディアカード７６は、間単に説明されるように、パラレルで一度に４ビット、その間でデータ転送する。異なる数のデータ転送が使用される場合、ホストとカードとの間のデータ転送は、結果的に異なる。
【００６５】
マイクロプロセッサ９０は、ソフトウェアを実行し、かつ、その際にメディアカード７６内、とりわけ内部の様々なブロック間のプロセスのフローを制御する。マイクロプロセッサ９０は、コマンドポート１２０を介してホスト７２から受信したコマンドを復号化し、かつ、ホスト７２からのコマンドを送信するためのホストコントロールロジック８８に結合されるように示される。
【００６６】
ホストコントロールロジック８８は、コントローラ／状態機械９４に結合されるように示され、これは、フラッシュアレイ９６内のデータの格納および取り出しを制御する。フラッシュアレイ９６は、本質的に不揮発性であり、かつ、バッファ９２から受信されるデータの格納のために最終的に使用されるフラッシュメモリセルから成る。バッファ９２は、データポート１２４を介してホスト７２によって送信されるデータを受信し、転送およびアレイ９６内のより永続的な格納のために同一のデータを一時的に格納する。
【００６７】
動作中、システム７０の初期化時に、ホストは、例えば、カード７４および７６のように、ホストに結合されるメディアカードの全てが１つのデータライン（すなわちシリアルに）を用いてデータを転送することを想定する。実際に、ホストに結合されるカードの全ては、それ自体を１ビットシリアル転送モードにセットする。しかし、初期化中、ホスト７２は、それぞれのカード７４および７６にアプリケーションに特定のコマンドを送信し、ホスト７２が４または８あるいはそれ以上の数のデータラインを用いる高速モードをサポートすることを示す。カード７４および７６がこのようなコマンドに注目する場合、それらは、それぞれ自動的に、高速モードにスイッチし、かつ、所定の値を有するデータラインを駆動する。
【００６８】
すなわち、図３の実施形態において、カード７６が、そのポート１２０上で、ホスト７２からのアプリケーションに特定のコマンドを検出する場合、カード７６は、この実施例において、１６進法で５の所定の値に対して、データポート１１６にデータポート１２４を接続する４つのデータラインを自動的に駆動する。カード７６は、ポート１２２から伝来し、かつ、トランジスタ９８〜１０４のゲートポートに進むコントロールイネーブルポートラインを、トランジスタ９８〜１０４を「オン」にするために「オン」すなわち高電圧レベルになるようにセットすることによって、自動的に駆動する。そうすることによって、トランジスタ９８は、高電圧レベルまたはＶｃｃまでＤ０データライン１３２を駆動する（これは４つのデータライン１３２〜１４０の最下位ビットである）。なぜなら、トランジスタ９８のドレインゲートはＶｃｃに接続され、トランジスタがここで「オン」になり、データライン１３２はＶｃｃ状態バイナリ表記で「１」になるからである。コントロールイネーブルポート１２２が高電圧レベルまでトランジスタ１００のゲートポートを駆動することによってトランジスタ１００を「オン」にする場合、トランジスタ１００は、低電圧レベルまたはグランド、すなわち実質的に０ボルトまでＤ１データライン１３４を駆動する。なぜなら、トランジスタ１００のドレインゲートはグランドに接続されるからである。トランジスタ１０２のゲートポートが、ポート１２２によて高電圧レベルにセットされる場合、トランジスタ１０２は「オン」にされ、Ｄ２データライン１３６は高電圧レベル、すなわちＶｃｃになる。トランジスタ１０４のゲートポートが高電圧レベルにセットされる場合、トランジスタ１０４は「オン」になり、Ｄ３データライン１４０、すなわちデータライン１３２〜１４０の最上位ビットは、トランジスタ１００に関して記載されることと同様の理由でグランドに駆動される。従って、データライン１３２〜１４０のバイナリ状態は「０１０１」であり、これは、１６進法で値「５」である。本発明の他の実施形態において、「５」以外になり得るこの値は、カード７６が一度に４ビットを用いて通信し得、ホストとカード７６との間の全ての通信は、パラレルで４ビットを用いて為されることをホスト７２に示す。このような通信中、データライン１３２〜１４０は、レジスタ１３０を用いて前述されるように終端処理されるか、またはプルアップされる。レジスタ１３０を含む理由は、２つ以上メディアカードがデータライン１３２〜１４０を駆動するか、またはコントロールし得るからである。
【００６９】
例示の目的で、カード７６が８ビットデータラインをサポートし、ホストが同様に８ビットデータ転送をサポートする場合、カード７６は、１６進法で「５５」の値に８データラインを駆動し、それ以降、ホストは、８ビットデータ転送を用いてカード７６と通信する。カード７６だけが４ビットデータ転送をサポートし、ホスト７２が４または８ビット転送の一方をサポートすることが可能であった場合、カードは、４ビットモードのみに応答し、データライン１３２〜１４０の値を評価することによってホストは、４ビットデータ転送を用いてカード７６と通信する。
【００７０】
カード７４の場合、それが１ビットデータよりも多い転送をサポートすることができないとき、それは、ホストによって送信されたアプリケーションに特定のコマンドを拒否し、シングルデータラインモードにおいて通信し続ける。ホスト７２が、所定の１６進法の値（例えばカード７４からのデータライン上の「５」または「５５」）を検出しないとき、ホスト７２は同様に動作する。ホスト７２は、例えばベンダーコマンドといったアプリケーションに特定のコマンドをそれと通信する各メディアカードに送信し、メディアカードは、個々に、所定の状態（例えば「５」の値）にまでデータラインを駆動するか、この様態でバスをイネーブルにする。この周期中、ホスト７２はバスまたはデータラインをチェックし、各メディアカードがサポートし得るデータラインの数を決定する。それ以降、従って、ホストは各メディアカードと通信する。
【００７１】
本発明の代替の実施形態において、異なるアプリケーションに特定のコマンドが、使用される異なった数のデータラインに対して用いられる。例えば、所定のコマンド「ＡｃｍｄＸ０」は、ホスト７２からカード７４および７６に伝達され、４ビットパラレルデータ転送を表す。このコマンドが任意のカードによって拒否される場合、ホストは、１ビットシリアル転送であるデフォルト状態でこのコマンドを拒否したカードと通信し続ける。しかし、任意のカードがコマンド「ＡｃｍｄＸ０」を受け入れる場合、ホスト７２は、別のコマンド（例えば「ＡｃｍｄＸ１」）を送信し、カードが８ビットデータ転送を用いる通信を行うことができるかどうかを確かめるために８ビットパラレルデータ転送を表す。カードが「ＡｃｍｄＸ１」コマンドを受け入れる場合、ホスト７２およびカードは８ビットモードにおける通信を自動的に開始する。
【００７２】
図３の実施形態において、「ＡｃｍｄＸ０」がホスト７２によってカード７４に送信されるとき、それは拒否され、従って通信は１ビットシリアル転送を用いて再開する。しかし、同じコマンドがカード７６に送信されるとき、コマンドはカード７６によって受け入れられ、次に、ホストは「ＡｃｍｄＸ１」コマンドをカード７６に送信し、それが拒否され、故に、ホストは４ビットでカード７６と通信を行うように認識する。ホスト７２は、前述に記載されるように、コマンドがデータラインまたはバスの状態をチェックすることによって拒否される。
【００７３】
本発明のさらに別の実施形態において、ホストは、カード７４および７６のそれぞれにコマンドを送信し、それが４または８ビットの一方をサポートし得ることを表す。データライン１３２〜１４０は、通常、メディアカードによって駆動されないとき、高レベル状態またはＶｃｃに駆動されるので、ホストからのコマンドに応答する各カードは、それがサポートし得るデータラインの数を駆動し、故に、ホストは各メディアカードによってサポートされるラインの数を認識し、その結果から各カードと通信する。例えば、カード７６がホストからコマンドを受信する場合、カード７６は４つ全てのラインを駆動し、その後、ホストは４つのパラレルデータラインを用いてカード７６と通信するように認識する一方、カード７４がホストコマンドを受信する場合、カード７４は１つのデータラインのみを駆動し、従ってホストはシリアルに（すなわち１データビットを用いて）カード７４と通信する。
【００７４】
従って、本発明において、自動的な検出は、その間の高速通信に対してホストおよびメディアカードによって実行される。
【００７５】
図４に関して、別の高速ＭＭＣシステム２００は、本発明の別の実施形態に従って示される。システム２００は、ホストおよび新しいメディアに対する変更により図３の多くの構造および接続を含む。実際に、図３に示されるものと同様の参照番号を有する全ての構造および接続は、同じである。しかし、ホスト７２’および新しいメディアカード７６’は、以下に詳細に示されるように変更される。図４に関して以下に述べられない全てのものは、図３のままである。
【００７６】
図４において、ホスト７２’がデータポート１１６を含み、データポート１１６のＤ１は、トランジスタ２０２に接続されるように示され、ソースポートにおけるトランジスタはＶｃｃに接続され、ゲートポートにおけるトランジスタはイネーブル信号に接続される。
【００７７】
データポート１１６のＤ２は、プルダウンレジスタ２０４に接続されるように示され、一端でプルダウンレジスタはグランドに接続され、他端でプルダウンレジスタはＤ２ラインに接続され、さらにイネーブル信号に接続される。
【００７８】
図３において、データポート１２４をなおも含んでいる新しいメディアカード７６’は、Ｄ０がトランジスタにもはや接続されず、それどころか、ポート１２４からＤ０  １３２’に接続されるように変更される。Ｄ１  １３４’は、プルダウンされるレジスタ２０８に、あるいは、一方で０すなわちグランド電圧レベルに接続され、他方でＤ１  １３４’に接続され、さらに、ポート１２２によってコントロールされる。Ｄ２  １３６は、図３に関して記載および論じられるもの同様の様態でトランジスタ１０２に接続され、Ｄ３  １４０’は、例えば図３に示されるように、トランジスタと対抗するように、図４においてレジスタ２０６に接続される。レジスタ２０６は、一方でＤ３  １４０’に接続され、かつ、他方で実質的にゼロまたはグランドに接続されるプルダウンレジスタである。
【００７９】
図４に関して、動作中、図４の実施形態は、高速通信のホスト７２’およびメディアカード７６’自動的な検出を提供する。ホスト７２’は、図４の例示おいて、そこに接続される全てのカードに対して、コマンドをそのポート１１４を介して発行し、これらはカード７４および７６’であり、各カードの固有カード識別番号（ＣＩＤ）を要求する。全ての識別されないカードは、ビットワイズ（ｂｉｔ  ｗｉｓｅ）がカードの外に出ていくビットストリームをモニタする間、シリアルにそれら各Ｄ０データライン（カード７４の場合、これらはＤ０  １１０であり、カード７６’の場合、これはＤ０  １３２’である）上のＣＩＤを同時に送信する。すなわち、カードはまた、同時にＤ０ラインをモニタする。例えば、Ｄ０ラインが駆動されない場合、高いかまたは「１」値のままであるが、別のデバイスがＤ０ラインを駆動する場合、明らかに、それを駆動するデバイスに依存して低いかまたは「０」値を有し得るように、Ｄ０ラインはオープンドレインである。後者の場合、Ｄ０ラインは、次の段階までプロセスからそれ自体を取り除く。
【００８０】
これらカード（これらカードの外に出ていくＣＩＤは、ビット周期の任意の１つにおいてコマンドポート１０８および１２０上の対応するビットに一致しない）は、データバスライン（Ｄ０〜３データライン）からこれら自体除き、「準備」状態に進む。この場合、そのＤ０ライン上にあるコンテンツとコマンドラインとの一致に成功するカードは、識別状態に進む準備ができている。識別状態では、ホスト７２’がＣＭＤ３（またはｓｅｔ＿ｒｅｌａｔｉｖｅ＿ａｄｄｒ）を発行して、Ｄ０ポートを介してカードにデータをシリアルに送信することによって相対カードアドレス（ＲＣＡ）をカードに割り当てる。
【００８１】
このとき、いくつかのＤ１およびＤ２ラインはアクティブではない。高速通信をサポートするホストは、トランジスタ２０２をイネーブルにし、プルダウンレジスタ２０４をイネーブルにすることによってそのＤ１ラインを高駆動する。
【００８２】
ＣＭＤ３コマンドの間、高速モードをサポートするメディアはまた、Ｄ１ライン上のトランジスタ１０２およびＤ１ライン１３４上のプルダウントランジスタをイネーブルにする。このとき、ホスト７２’およびメディアカード７６’は、Ｄ１およびＤ２データラインの状態をモニタする。すなわち、Ｄ１およびＤ２ラインが共に高い場合、ホスト７２’は、カード（例えば、カード７６’）がシリアルデータ転送とは対照的な複数のデータビット転送を介してより高速をサポートするか、またはより高速で動作することが可能である。後者の場合、ホスト７２’は、モードを高速に変化させる。次にカード７６’は、１３４’のＤ１データラインおよび１３６のＤ２データライン上の高い値または状態を検出または感知する。従って、カード７６’は、高速モードにスイッチする。しかし、Ｄ１またはＤ２ラインの一方にある値が、高い状態にあるとして検出されない場合、カード７６’およびホスト７２’は、１ビットまたはシリアルモードにおいて動作し続ける。
【００８３】
４ビットより大きい（例えば８ビット）をサポートするデバイスまたはメディアカード（例えばカード７６’）では、データラインの最上位ビット（すなわち、４つの最上位ビット）は、ビット動作が１あるいは４または８ビット以上の間に選択するように復号化される。より大きいデータレートのために、この方法は、ホストおよびメディアカードが正しいモードを自動的に選択することを可能にする。また明らかに、パラレルにおけるより多数のデータラインの使用は、より速いデータ転送を引き起こし、故に、より高いシステム性能を引き起こす。
【００８４】
図３および図４の実施形態ならびに本発明は、一般に、そこに接続されるホストおよびメディアカード（単数または複数）が、例えば、ホストとメディアカードとの間に結合される１、４、８、または任意の他の数のデータラインあるいはビットといった任意の動作モードにおいて選択および／または動作することを可能にするということに留意されたい。明らかに、パラレルデータラインの数が多くなればなるほど、システム全体の動作は速くなる。さらに、本発明は、上述のように、多様なアプリケーション（例えばＭＭＣインターフェース）、あるいは、ＵＳＢモード、または当業者によって理解される任意の他のタイプのアプリケーションにおいて使用され得る。
【００８５】
ここで図５を参照すると、フローチャート３００は、図３のシステム７０および図４のシステム２００によってそれぞれ進められるステップを記載するように示される。デフォルト状態では、全てのメディアカードは「準備」状態である。ステップ３０２において、読み出し動作が開始される。次に、ステップ３０４において、ホストは、それと通信状態にある全てのメディアカードに「ＣＭＤ２」コマンドを発行する。次に、ステップ３０６において、全てのメディアカードは、Ｄ０ラインを介してホストにＣＩＤ情報を動かす。次に、ステップ３０８において、全てのメディアカードは、Ｄ０ラインをモニタし、Ｄ０ライン上のＣＩＤをメディアカード自体のＣＩＤと比較する。次に、ステップ３１０において、Ｄ０ライン上に現れるＣＩＤとメディアカード自体のＣＩＤとの間の一致が為されるかどうかが決定される。
【００８６】
３１０において、一致されることが決定される場合、プロセスは、識別段階に入る時点でステップ３１４に続く。ステップ３１０において、一致しないことが決定される場合、プロセスは、Ｄ０ラインがすぐに解放されるステップ３１２に進む（もはや駆動しない）。
【００８７】
ステップ３１４の後、ステップ３１６において、ホストは、「ＣＭＤ３」コマンドまたは「ｓｅｔ＿ｒｅｌａｔｉｖｅ＿ａｄｄｒｅｓｓ」コマンドを発行する。次に、３１８において、ホストと通信する任意のメディアカードが高速カードであるかどうか決定される。ステップ３１８において、少なくとも１つのメディアカードが高速カードである場合、その特定の高速メディアカードはＤ１ライン上のプルダウンレジスタをイネーブルにし、ステップ３２０においてＤ２ラインを高駆動する。次にステップ３２２において、ホストがさらに高速で動作する場合、ホストは、Ｄ１ラインを高駆動し、Ｄ２ライン上のプルダウンレジスタをイネーブルにする。次に、ステップ３２４において、Ｄ１およびＤ２ライン上の値が所定の値（例えば、「１１」すなわちともに高い）であるかどうかが決定される。ステップ３２６において、その場合、ホストおよび高速メディアカードは４ビットモードにスイッチし、従って、これに基づいて動作する。しかし、３２４において、Ｄ１およびＤ２ライン上の値が「１１」でないと決定されるとき、プロセスはステップ３２８に言及され、ホストが１ビットモードで動作し続ける。ステップ３０２、すなわち最初に、ホストおよびメディアカードは、１ビットモードで動作することに留意されたい。
【００８８】
ステップ３１８において、高速メディアカードが存在しない場合、プロセスはステップ３３０に続き、ホストが高速なホストかどうかの決定が為され、そして高速であると決定される場合、ステップ３３２において、ホストはＤ１ラインを高駆動し、Ｄ２ライン上のプルダウンレジスタをイネーブルにし、かつ、Ｄ１およびＤ２ライン上の値をチェックする。この値は、「１１」にならず、従って、ステップ３３４においてカードおよびホストは、１ビットモードで動作し続ける。ステップ３３０において、ホストが高速で動作しないと決定される場合、プロセスは、メディアカード（単数または複数）およびホストが１ビットモードで動作し続ける時点で、ステップ３３６に続く。
【００８９】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
本発明の実施形態は、ホストと１つ以上のデータラインを介してホストに結合される１つ以上のメディアカードとを含む高速通信の自動検出のための高速マルチメディアカードシステムを含み、１つ以上のデータラインのうちの少なくとも１つはシリアルデータラインである。１つ以上のメディアカードはそれぞれそれに関連した固有カード識別番号（ＣＩＤ）を有する。各カードの固有ＣＩＤを要求するホストからの第１のコマンドに応答し、かつ、ホストに応答して、１つ以上のメディアカードは、シリアルデータラインを介してそのメディアカードの各ＣＩＤをホストへ送信し、送信されたＣＩＤがホストから予測されたものと一致する場合、ホストは、ＣＩＤが一致したカードに相対カードアドレス（ＲＣＡ）を割り当てる、第２のコマンドを転送する。１つ以上のメディアカードは、１つ以上のデータラインの全てまたは一部上の所定の値を動かし、ホストは、データライン上へ所定の値を動かしたカードによって高速での動作を示す所定の値を自動的に感知する。ホストは、データライン上へ所定の値を動かしたカードと、高速モードで通信する。
【図１】
2011034593.tif 000002
【図２】
2011034593.tif 000003
【図２ａ】
2011034593.tif 000004
【図２ｂ】
2011034593.tif 000005
【図３】
2011034593.tif 000006
【図３ａ】
2011034593.tif 000007
【図３ｂ】
2011034593.tif 000008
【図４】
2011034593.tif 000009
【図４ａ】
2011034593.tif 000010
【図４ｂ】
2011034593.tif 000011
【図５】
2011034593.tif 000012