(57)【要約】【課題】素子搭載用基板に半導体素子を搭載した際に、半導体素子の電極にダメージを与えるおそれを低減し、突起構造と半導体素子の電極との接続信頼性を向上させる半導体モジュールの製造方法を提供する。【解決手段】素子搭載用基板１０は、絶縁樹脂層７０と、この絶縁樹脂層７０の一方の表面に設けられた所定パターンの配線層１４と、この配線層１４の絶縁樹脂層７０側の表面に設けられた突起電極１６と、この突起電極１６の頂部面と側面のうち配線層１４と接する領域を除いた頂部面と連続する領域とを被覆し、金属層よりなる被覆部１８と、を備える半導体モジュールの製造方法である。【選択図】図１
2011049606.tif 000002
【特許請求の範囲】
【請求項１】
突起電極が設けられた金属板を準備する工程と、
前記突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、
前記突起電極が形成された前記金属板と、前記突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、前記突起電極が前記絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続させる圧着工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。
【請求項２】
突起電極が設けられた金属板を準備する工程と、
前記突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、
前記突起電極が形成された前記金属板に、前記突起電極を被覆する前記金属が露出するように絶縁樹脂層を積層する工程と、
前記突起電極に対応する素子電極が設けられた半導体素子を前記絶縁樹脂層が積層された金属板に圧着して、前記突起電極と前記素子電極とを電気的に接続する圧着工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。
【請求項３】
突起電極が設けられた金属板を準備する工程と、
前記突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、
前記突起電極が形成された前記金属板に、前記突起電極を被覆する前記金属を覆うように絶縁樹脂層を積層する工程と、
前記突起電極を被覆する前記金属が露出するように前記絶縁樹脂層をエッチングする工程と、
前記突起電極に対応する素子電極が設けられた半導体素子を前記絶縁樹脂層が形成された金属板に圧着して、前記突起電極と前記素子電極とを電気的に接続する圧着工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。
【請求項４】
前記被覆工程において、前記金属は、前記突起電極の降伏応力の４０％より大きく１００％以下の降伏応力を有することを特徴とする請求項１ないし３のうちいずれか１項に記載の半導体モジュールの製造方法。
【請求項５】
前記被覆工程において、前記金属は、前記突起電極の降伏応力の５０％以上７５％以下の降伏応力を有し、且つ前記突起電極の前記頂部面から前記配線層の前記突起電極が設けられた側の表面までの高さの１／２以下の領域を被覆することを特徴とする請求項１ないし３のうちいずれか１項に記載の半導体モジュールの製造方法。
【請求項６】
前記絶縁樹脂層は、
加圧によって塑性流動を起こすことを特徴とする請求項１ないし５のいずれか１項に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子の、さらなる小型化が求められている。半導体素子の小型化に伴い、素子搭載用基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプと素子搭載用基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、基材に形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する構造が知られている（特許文献１参照）。
【０００３】
一方、素子搭載用基板の電極上に突起構造を設け、素子搭載用基板に半導体素子を実装して突起構造と半導体素子の電極とを接続する構成において、素子搭載用基板の電極と突起構造とを金属めっき層で被覆することで突起構造と半導体素子の電極との接続信頼性を向上させる構造が知られている（特許文献２参照）。
【特許文献１】特開２００４−１９３２９７号公報
【特許文献２】特開２００６−１７３４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の各特許文献のように、素子搭載用基板の電極上に設けられた突起構造と半導体素子の電極とが圧着されて素子搭載用基板と半導体素子とが積層された構造においては、置かれた環境の温度変化によって生じる応力が、突起構造と半導体素子の電極との界面に集中し、半導体素子の電極にダメージを与えるおそれがある。そして、半導体素子の電極がダメージを受けた場合には、突起構造と半導体素子の電極との接続信頼性が低下してしまう。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造を絶縁樹脂に埋め込むようにして配線層、絶縁樹脂および半導体素子を積層した半導体モジュールにおいて、半導体素子の電極にダメージを与えるおそれを低減し、突起構造と半導体素子の電極との接続信頼性を向上させる技術の提供にある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の表面に設けられた配線層と、配線層の絶縁樹脂層側の表面に設けられた突起電極と、突起電極の頂部面と、側面のうち前記配線層と接する領域を除いた前記頂部面と連続する領域とを被覆し、金属層よりなる被覆部と、を備える。
【０００７】
この態様によれば、素子搭載用基板に半導体素子が搭載された状態において、温度変化によって被覆部と素子電極との界面に生じる応力が、被覆部によって分散されるため、半
導体素子の電極にダメージを与えるおそれが低減し、被覆部と素子電極との接続信頼性が向上する。
【０００８】
上記態様において、被覆部とは不連続であり、配線層の表面と突起電極の側面とが接する基端部を含む基端部からの一部を少なくとも被覆し、金属層よりなる他の被覆部を備えていてもよい。
【０００９】
上記態様において、金属層は、突起電極の降伏応力の４０％より大きく１００％以下の降伏応力を有するものであってもよい。
【００１０】
また、上記態様において、金属層は、突起電極の降伏応力の５０％以上７５％以下の降伏応力を有し、且つ被覆部は、突起電極の側面のうち突起電極の頂部面から配線層の突起電極が設けられた側の表面までの高さの１／２以下の領域を被覆してもよい。
【００１１】
本発明の他の態様もまた、素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の表面に設けられた配線層と、配線層の絶縁樹脂層側の表面に設けられた突起電極と、を備え、突起電極は、側面に配線層側が細くなるような段差を有する
この態様によれば、素子搭載用基板に半導体素子を搭載された状態において、温度変化によって突起電極と素子電極との界面に生じる応力が、段差の存在によって分散されるため、半導体素子の電極にダメージを与えるおそれが低減し、突起電極と半導体素子の電極との接続信頼性が向上する。
【００１２】
上記態様において、突起電極は、側面の段差よりも配線層側に、配線層側が太くなるような段差を有し、当該段差により太くなった領域が配線層まで延在していてもよい。
【００１３】
本発明のさらに他の態様は、半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、素子搭載用基板の突起電極に対向する素子電極が設けられた半導体素子と、配線層と半導体素子との間に設けられた絶縁樹脂層と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されている。
【００１４】
上記態様において、絶縁樹脂層は、加圧によって塑性流動を起こしてもよい。
【００１５】
本発明のさらに他の態様は、半導体モジュールの製造方法である。この半導体モジュールの製造方法は、突起電極が設けられた金属板を準備する工程と、突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、突起電極が形成された金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極が絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続させる圧着工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。
【００１６】
本発明のさらに他の態様もまた、半導体モジュールの製造方法である。この半導体モジュールの製造方法は、突起電極が設けられた金属板を準備する工程と、突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、突起電極が形成された金属板に、突起電極を被覆する金属が露出するように絶縁樹脂層を積層する工程と、突起電極に対応する素子電極が設けられた半導体素子を絶縁樹脂層が積層された金属板に圧着して、突起電極と素子電極とを電気的に接続する圧着工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。
【００１７】
上記態様の被覆工程において、金属は、突起電極の降伏応力の４０％より大きく１００
％以下の降伏応力を有するものであってもよい。
【００１８】
上記態様の被覆工程において、金属は、突起電極の降伏応力の５０％以上７５％以下の降伏応力を有し、且つ突起電極の頂部面から配線層の突起電極が設けられた側の表面までの高さの１／２以下の領域を被覆するようにしてもよい。
【００１９】
上記態様において、絶縁樹脂層は、加圧によって塑性流動を起こしてもよい。
【００２０】
本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。
【発明の効果】
【００２１】
本発明によれば、突起構造を絶縁樹脂に埋め込むようにして配線層、絶縁樹脂および半導体素子を積層した半導体モジュールにおいて、半導体素子の電極にダメージを与えるおそれが低減し、突起構造と半導体素子の電極との接続信頼性が向上する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
（実施形態１）
図１は、実施形態１に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。半導体モジュール３０は、素子搭載用基板１０およびこれに搭載された半導体素子５０を備える。
【００２３】
素子搭載用基板１０は、絶縁樹脂層７０と、絶縁樹脂層７０の一方の表面に設けられた配線層１４と、配線層１４の絶縁樹脂層７０側の表面に設けられた突起電極１６と、突起電極１６の頂部面と、側面のうち前記配線層と接する領域を除いた前記頂部面と連続する領域とを被覆する被覆部１８と、を備える。
【００２４】
絶縁樹脂層７０は、加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層７０に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８Ｍｐａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５Ｍｐａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。
【００２５】
本実施形態の半導体モジュール３０では、絶縁樹脂層７０は、配線層１４と半導体素子５０との間に設けられ、一方の面が配線層１４と圧着し、他方の面が半導体素子５０と圧着している。ここで、本実施形態では、絶縁樹脂層７０として加圧により塑性流動を起こす材料が用いられているため、後述するように、素子搭載用基板１０、絶縁樹脂層７０および半導体素子５０がこの順で一体化された状態において、被覆部１８と素子電極５２との間に絶縁樹脂層７０の残膜が介在することが抑制され、接続信頼性の向上が図られる。
【００２６】
配線層１４は導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線
層１４の絶縁樹脂層７０と反対側の表面には、配線保護層２４が設けられ、配線保護層２４によって、配線層１４の酸化などが防止される。配線保護層２４は、たとえばフォトソルダーレジストからなる。配線保護層２４の所定の位置には、配線層１４が露出するように開口２４ａが形成されており、開口２４ａにおいて露出した配線層１４上にはんだバンプ２１が形成されている。開口２４ａの位置、すなわち、はんだバンプ２１を形成する位置は、たとえば再配線で引き回した先の位置である。
【００２７】
また、配線層１４には、半導体素子５０の各素子電極５２と対応する位置に突起電極１６が設けられている。本実施形態においては、配線層１４と突起電極１６とは一体的に形成されている。突起電極１６は、平面視で丸型であり、頂部に近づくにつれて径が細くなるように形成された側面を備えている。なお、突起電極１６の形状は特に限定されず、たとえば、所定の径を有する円柱状であってもよい。また、平面視で四角形などの多角形であってもよい。
【００２８】
突起電極１６の頂部面と、側面のうち前記配線層と接する領域を除いた前記頂部面と連続する領域とには、被覆部１８が設けられている。具体的には、被覆部１８は、たとえば突起電極１６の降伏応力の４０％より大きく１００％以下の降伏応力を有する金属材料を用いて電解めっき法あるいは無電解めっき法により形成された金属めっき層である。あるいは導電ペーストを用いて形成された導電ペースト層である。金属層は複数層であってもよく、たとえばＮｉめっき層とＡｕめっき層との積層が例示される。本実施形態においては、銅からなる突起電極１６の降伏応力に対して６０％の降伏応力を有する金（Ａｕ）およびニッケル（Ｎｉ）からなるＮｉ／Ａｕめっき層である。
【００２９】
さらに突起電極１６と被覆部１８とが同一材料からなる場合には、突起電極１６と被覆部１８とは一体的に形成されるものであってもよく、この場合には突起電極１６は、側面に配線層１４側が細くなるような段差を有した形状となる。
【００３０】
また、本実施形態において被覆部１８は、突起電極１６の頂部面と、側面のうち突起電極１６の頂部面から配線層１４の突起電極１６が設けられた側の表面までの高さの１／２以下の頂部面側の領域とを被覆している。ここで、突起電極１６の高さの一方の基準面となる、配線層１４の突起電極１６が設けられた側の表面は、配線層１４の表面に微細な凹凸が形成されている場合、たとえば、これらの微細凹凸の平均高さの位置を通る面とする。同様に、突起電極１６の高さの他方の基準面となる突起電極１６の頂部面は、頂部面に微細凹凸が形成されている場合、これらの微細凹凸の平均高さの位置を通る面とする。
【００３１】
突起電極１６は、絶縁樹脂層７０を貫通し、半導体素子５０に設けられた素子電極５２と電気的に接続されている。突起電極１６に被覆部１８を設けることで、素子搭載用基板１０に半導体素子５０が搭載された状態において、温度変化によって被覆部１８と素子電極５２との界面に生じる応力が分散される。すなわち、素子電極５２における最大応力の値を小さくすることができる。これにより素子電極５２にダメージを与えるおそれが低減し、被覆部１８と素子電極５２との接続信頼性が向上する。
【００３２】
半導体素子５０は、素子電極５２が設けられた電極面を絶縁樹脂層７０側に向けて絶縁樹脂層７０に圧着されている。また、半導体素子５０には、素子電極５２が開口するように設けられた半導体素子５０の保護層５４が積層されている。半導体素子５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。保護層５４の具体例としては、ポリイミド層が挙げられる。また、素子電極５２としては、たとえばアルミニウムが用いられる。
（半導体モジュールの製造方法）
図２（Ａ）〜（Ｅ）は、突起電極１６および被覆部１８の形成方法を示す工程断面図である。
【００３３】
図２（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する金属板としての銅板１３を用意する。
【００３４】
次に、図２（Ｂ）に示すように、リソグラフィ法により、電極形成領域にレジスト（図示せず）を選択的に形成し、レジストをマスクとして、銅板１３に所定のパターンの突起電極１６を形成する。各突起電極１６は、半導体素子５０に形成された各素子電極５２の位置に対応して設けられる（図３（Ａ）参照）。
【００３５】
次に、図２（Ｃ）に示すように、銅板１３の一方の主表面Ｓ１側に、所定の高さまでレジスト７８を積層する。積層するレジスト７８の高さは、後述する被覆部１８の被覆領域に応じた高さである。具体的には、レジスト７８の高さは、突起電極１６の頂部面と、側面のうち突起電極１６の頂部面から銅板１３の突起電極１６が設けられた側の表面までの高さの１／２以下の頂部面側の領域とが露出する高さである。
【００３６】
次に、図２（Ｄ）に示すように、突起電極１６の露出している部分に被覆部１８を形成する。被覆部１８は、たとえばレジスト７８をマスクとして、電解めっき法または無電解めっき法によりＡｕ／Ｎｉの金属層として形成する。電解めっき法または無電解めっき法により被覆部１８を形成すると、被覆部１８を形成する金属の結晶粒の向きが、素子電極５２の接触面に対して垂直方向に並ぶ。このため、素子電極５２と圧着した際に素子電極５２にかかる圧力を被覆部１８が吸収することができ、これにより素子電極５２にダメージを与えるおそれを低減することができる。また電解めっき法もしくは無電解めっき法により被覆部１８を形成することで、スパッタ法で形成した場合などに比べると低コストで形成することができる。また、被覆部１８を構成する金属層は、Ｎｉ層が突起電極１６と接する側に、Ａｕ層が素子電極５２と接する側となるように形成される。なお、被覆部１８の形成方法としては、特にこれに限定されず、たとえば銅ペースト、銀ペースト、金ペーストなどの導電性ペーストを用いて形成してもよい。
【００３７】
次に、図２（Ｅ）に示すように、レジスト７８を除去する。以上説明した工程により、突起電極１６および被覆部１８が形成される。
【００３８】
本実施形態における突起電極１６の配線層１４側底面の径、頂部面の径、高さは、それぞれ、４０μｍφ、３０μｍφ、４０μｍである。また、被覆部１８の厚さは５μｍであり、そのうちＡｕ層の厚さが１μｍ、Ｎｉ層の厚さが４μｍである。突起電極１６の側面を覆う被覆部１８の範囲は、突起電極１６の頂部面からの高さが２０μｍ以下の領域である。
【００３９】
図３（Ａ）〜（Ｄ）および図４（Ａ）、（Ｂ）は、突起電極１６と素子電極５２との接続方法を示す工程断面図である。
【００４０】
図３（Ａ）に示すように、所定パターンの素子電極５２が形成された半導体素子５０と、上述の方法で形成された銅板１３との間に、絶縁樹脂層７０を挟持する。絶縁樹脂層７０の厚さは、突起電極１６の高さ程度であり、約４０μｍである。
【００４１】
次に、図３（Ｂ）に示すように、プレス装置を用いて加圧成形することにより、半導体素子５０、絶縁樹脂層７０および銅板１３を一体化する。プレス加工時の圧力および温度は、それぞれ約５Ｍｐａおよび１８０℃である。プレス加工により、突起電極１６および被覆部１８が絶縁樹脂層７０を貫通し、被覆部１８と素子電極５２とが圧着して、突起電
極１６と素子電極５２とが電気的に接続される。突起電極１６および被覆部１８は、その全体的な形状が先端に近づくにつれて細くなるような形状であるため、突起電極１６および被覆部１８が絶縁樹脂層７０をスムースに貫通する。
【００４２】
次に、図３（Ｃ）に示すように、リソグラフィ法により、配線層１４のパターンに合わせてレジスト８０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３に所定膜厚のレジスト膜を貼り付け、配線層１４のパターンを有するフォトマスクを用いて露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域のレジストを除去することによって、銅板１３の上にレジストが選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。また、レジスト８０のラミネート前に、必要に応じて、銅板１３の裏面側の全体をエッチングして、銅板１３を配線層１４の厚さに調整するようにしてもよい。
【００４３】
次に、図３（Ｄ）に示すように、塩化第二鉄溶液を用いて、銅板１３の露光部分をエッチングすることにより、所定の配線パターンを有する配線層１４を形成する。そして、レジスト８０をＮａＯＨ溶液などの剥離剤を用いて剥離する。本実施形態における配線層１４の厚さは１５μｍである。
【００４４】
次に、図４（Ａ）に示すように、リソグラフィ法により、配線層１４の絶縁樹脂層７０と反対側の表面に、開口２４ａを有する配線保護層２４を積層する。
【００４５】
次に、図４（Ｂ）に示すように、開口２４ａにおいて露出している配線層１４上にはんだバンプ２１を形成する。はんだバンプ２１を形成する位置は、再配線で引き回した先の位置であってもよい。
【００４６】
以上説明した製造工程により、半導体モジュール３０が得られる。また、半導体素子５０が積層されなかった場合には、素子搭載用基板１０が得られる。
【００４７】
以下に、突起電極１６に被覆部１８を設けた効果について説明する。
【００４８】
図５は、降伏応力の異なる金属材料で形成した被覆部１８のそれぞれについて、温度を２５℃から１２５℃まで変化させた雰囲気下における、被覆部１８の形成領域（被覆高さ）と、被覆部１８と素子電極５２との界面に生じる最大応力との関係をシミュレーションにより算出したグラフである。突起電極１６を形成する材料を銅とし、被覆部１８を形成する金属材料の降伏応力が突起電極１６の降伏応力の２５％から１５０％までについて検討した。
【００４９】
図５に示されるように、突起電極１６の頂部面と、側面のうち前記配線層と接する領域を除いた前記頂部面と連続する領域とを被覆部１８により被覆することで、被覆部１８と素子電極５２との界面に生じる応力が分散され、素子電極５２における最大応力の値を小さくすることができることが分かる。また、被覆部１８の降伏応力が突起電極の降伏応力の４０％より大きく、１００％以下の場合に、最大応力の極小値が存在する。したがって、被覆部１８の降伏応力が突起電極の降伏応力の４０％より大きく、１００％以下の場合に、被覆部１８と突起電極１６との界面にかかる応力を効果的に制御できることが分かる。また、被覆高さｈが０μｍあるいは突起電極１６の高さと同一の４０μｍの場合には、理論上は被覆部１８を設けていない状態と同様になる。そこで、降伏応力の異なる被覆部１８それぞれの被覆高さ０μｍおよび４０μｍの値をそれぞれの基準として比較すると、降伏応力が５０％以上、７５％以下の場合であって、且つ被覆高さが突起電極１６の高さの１／２以下の場合に、被覆部１８と突起電極１６との界面における最大応力を小さくすることができることが分かる。
【００５０】
図６（Ａ）、（Ｂ）はそれぞれ、降伏応力が５０％で、被覆高さｈが１０μｍ（突起電極１６の高さの１／４）あるいは４０μｍ（突起電極１６の高さと同等）の被覆部１８が設けられた突起電極１６について、温度を２５℃から１２５℃まで変化させた雰囲気下において発生する応力の分布をシミュレーションにより算出した模式図である。
【００５１】
図６（Ｂ）に示されるように、被覆高さｈが突起電極１６の高さと同じ場合には、被覆部１８と素子電極５２との界面に応力が集中している。一方、図６（Ａ）に示されるように、被覆部１８の被覆高さｈが突起電極１６の高さの１／４の場合には、応力が突起電極１６内部に集中している。すなわち、被覆部１８を設けることで、温度変化によって生じる応力が集中する領域を、被覆部１８と素子電極５２との界面から突起電極１６内部に移動させることができる。これにより被覆部１８と素子電極５２との界面にかかる応力が分散され、界面における最大応力を小さくすることができる。
【００５２】
以上より、本実施形態によれば、突起電極１６に被覆部１８を設けることで、温度変化によって生じる応力が集中する位置を被覆部１８と素子電極５２との界面から突起電極１６側に移動させて、界面における最大応力を小さくすることができる。これにより、素子搭載用基板１０に半導体素子５０が搭載された状態において、素子電極５２にダメージを与えるおそれが低減し、突起電極１６と素子電極５２との接続信頼性が向上し、ひいては素子搭載用基板１０と半導体素子５０との接続信頼性が向上する。また、半導体素子５０の破壊を防ぐことができるため、半導体モジュール３０の製造歩留まりを高くでき、半導体モジュール３０の製造コストを低減することができる。
（実施形態２）
上述した実施形態１では、銅板１３と半導体素子５０との間に絶縁樹脂層７０を挟持し、加圧成形することで半導体素子５０、絶縁樹脂層７０および銅板１３を一体化して半導体モジュール３０を形成したが、本実施形態に示すように、以下のように半導体モジュール３０を形成してもよい。なお、半導体モジュール３０のその他の構成、および、突起電極１６および被覆部１８の製造方法などについては、実施形態１と基本的には同様であるため、その説明は適宜省略する。
【００５３】
図７（Ａ）〜（Ｄ）は、実施形態２に係る半導体モジュール３０の製造方法の工程断面図である。
【００５４】
図７（Ａ）に示すように、銅板１３の一方の主表面Ｓ１に上述のエポキシ系熱硬化性樹脂７１を積層する。
【００５５】
次に、図７（Ｂ）に示すように、エポキシ系熱硬化性樹脂７１をエッチングして、被覆部１８を露出させて、絶縁樹脂層７０を形成する。そして、絶縁樹脂層７０の形成された銅板１３と半導体素子５０とを加圧成形し、図７（Ｃ）に示すように半導体素子５０、絶縁樹脂層７０および銅板１３を一体化する。
【００５６】
次に、図７（Ｄ）に示すように、実施形態１と同様の手順で銅板１３をエッチングして配線層１４を形成し、配線層１４の絶縁樹脂層７０と反対側の表面に、開口２４ａを有する配線保護層２４を積層する。そして、開口２４ａにおいて露出している配線層１４上にはんだバンプ２１を形成する。
【００５７】
以上説明した製造工程により、半導体モジュール３０が得られる。また、半導体素子５０が積層されなかった場合には、素子搭載用基板１０が得られる。
【００５８】
これによれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態においては、被覆部１８が絶縁樹脂層７０から露出しているために、素子搭載用基板１０と半導体素子５０との加圧成形の際の位置決めを正確に行うことができるとともに、被覆部１８と素子電極５２との接続性が向上する。これにより素子搭載用基板１０と半導体素子５０との接続信頼性がさらに向上する。
（実施形態３）
上述した実施形態１では、いわゆる貼り合わせプロセスにより半導体モジュール３０を形成したが、本実施形態に示すように、いわゆるビルドアッププロセスにより半導体モジュール３０を形成してもよい。その他の実施形態１と同様の構成については、その説明を適宜省略する。
【００５９】
図８（Ａ）〜（Ｆ）および図９（Ａ）〜（Ｃ）は、実施形態３に係る半導体モジュール３０の製造方法の工程断面図である。
【００６０】
図８（Ａ）に示すように、所定パターンの素子電極５２が形成された半導体素子５０を準備する。
【００６１】
次に、図８（Ｂ）に示すように、半導体素子５０の保護層５４上に樹脂層７２を積層する。樹脂層７２は、上述のエポキシ系熱硬化性樹脂を半導体素子５０の素子電極５２側全面に積層し、素子電極５２の上方領域の樹脂をエッチングして開口部７２ａを設けることで形成することができる。樹脂層７２の厚さ（高さ）は、被覆部１８の被覆領域に応じた厚さ（高さ）である。続いて、半導体素子５０の樹脂層７２を積層した側に、たとえばスパッタ法などにより金属の被覆膜１８ａを形成する。
【００６２】
次に、図８（Ｃ）に示すように、被覆膜１８ａのうち、開口部７２ａの内面以外の領域の被覆膜を除去し、被覆部１８を形成する。
【００６３】
次に、図８（Ｄ）に示すように、樹脂層７２上に上述のエポキシ系熱硬化性樹脂からなる樹脂層７３を積層する。樹脂層７３の、開口部７２ａの存在領域上方部分には、開口部７３ａが設けられる。樹脂層７２と樹脂層７３とにより絶縁樹脂層７０が形成される。樹脂層７３は、たとえば開口部７２ａにマスクを設けて樹脂層７３を積層し、その後マスクを除去することで設けることができる。あるいは、半導体素子５０の樹脂層７２を積層した側全面にエポキシ系熱硬化性樹脂を積層し、開口部７２ａの設けられていた領域（素子電極５２の上方の領域）以外の領域をマスキングして、エッチングにより開口部７２ａ、７３ａを形成して樹脂層７３を設けてもよい。
【００６４】
次に、図８（Ｅ）に示すように、開口部７２ａ、７３ａ内に突起電極１６を形成する。突起電極１６は、たとえば電解または無電解めっき法により、あるいは銅ペーストなどを用いて形成することができる。
【００６５】
次に、図８（Ｆ）に示すように、半導体素子５０の樹脂層７３側全面に銅板２２を積層する。
【００６６】
次に、図９（Ａ）に示すように、銅板２２の配線層形成領域に、リソグラフィ法によりレジスト（図示せず）を選択的に形成し、レジストをマスクとして、所定パターンの配線層１４を形成する。
【００６７】
次に、図９（Ｂ）に示すように、配線層１４の絶縁樹脂層７０と反対側の表面に、開口
２４ａを有する配線保護層２４を積層する。
【００６８】
次に、図９（Ｃ）に示すように、開口２４ａにおいて露出している配線層１４上にはんだバンプ２１を形成する。
【００６９】
以上説明した製造工程により、半導体モジュール３０が得られる。また、半導体素子５０が用いられなかった場合には、素子搭載用基板１０が得られる。
【００７０】
これによれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態のようにビルドアッププロセスによって半導体モジュール３０を形成する場合には、貼り合わせプロセスのように素子搭載用基板１０と半導体素子５０とを圧着することはないため、半導体モジュール３０の製造時に半導体素子５０にダメージを与えるおそれを低減することができる。また、配線層１４の銅、絶縁樹脂層７０の樹脂、および半導体素子５０のシリコンはそれぞれ熱膨張率が大きく異なるため、貼り合わせプロセスではプレス加工時の熱処理により各部材の反りが発生するおそれがある。一方、本実施形態に係るビルドアッププロセスでは貼り合わせプロセスのような熱処理を行わないため、このような反りの発生を抑えることができ、素子搭載用基板１０と半導体素子５０との接続信頼性をより高めることができる。
（実施形態４）
本実施形態においては、貼り合わせプロセスとビルドアッププロセスとを組み合わせて半導体モジュール３０を形成する。なお、半導体モジュール３０のその他の構成、および突起電極１６の形成方法などについては、実施形態１と基本的には同様であるため、その説明は適宜省略する。
【００７１】
図１０（Ａ）〜（Ｄ）および図１１（Ａ）、（Ｂ）は、実施形態４に係る半導体モジュール３０の製造方法の工程断面図である。
【００７２】
図１０（Ａ）に示すように、所定パターンの素子電極５２が形成された半導体素子５０を準備する。
【００７３】
次に、図１０（Ｂ）に示すように、半導体素子５０の保護層５４上に樹脂層７２を積層する。樹脂層７２は、上述のエポキシ系熱硬化性樹脂を半導体素子５０の素子電極５２側全面に積層し、素子電極５２の上方領域の樹脂をエッチングして開口部７２ａを設けることで形成することができる。樹脂層７２の層厚（高さ）は、被覆部１８の被覆領域に応じた厚さ（高さ）である。続いて、半導体素子５０の樹脂層７２を積層した側に、たとえばスパッタ法などにより金属の被覆膜１８ａを形成する。
【００７４】
次に、図１０（Ｃ）に示すように、被覆膜１８ａのうち、開口部７２ａの内面以外の領域の被覆膜を除去し、被覆部１８を形成する。
【００７５】
次に、図１０（Ｄ）に示すように、突起電極１６の形成された銅板１３の一方の主表面Ｓ１側に所定の高さまで樹脂層７３を積層する。そして、被覆部１８の形成された半導体素子５０と、樹脂層７３を積層した銅板１３とを加圧成形して、図１１（Ａ）に示すように半導体素子５０、絶縁樹脂層７０および銅板１３を一体化する。
【００７６】
次に、図１１（Ｂ）に示すように、実施形態１と同様の手順で銅板１３をエッチングして配線層１４を形成し、配線層１４の絶縁樹脂層７０と反対側の表面に、開口２４ａを有する配線保護層２４を積層する。そして、開口２４ａにおいて露出している配線層１４上にはんだバンプ２１を形成する。
【００７７】
以上説明した製造工程により、半導体モジュール３０が得られる。また、半導体素子５０が用いられなかった場合には、素子搭載用基板１０が得られる。
【００７８】
これによれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、ビルドアッププロセスにより素子電極５２に被覆部１８を形成した後に、突起電極１６の頂部を樹脂層７３から露出させた素子搭載用基板１０と半導体素子５０とを圧着しているため、絶縁樹脂層７０を素子搭載用基板１０と半導体素子５０とで挟持して圧着する場合に比べて、突起電極１６の頂部と被覆部１８との界面にかかる応力を分散させることができる。これにより半導体モジュール３０の製造時に素子電極５２にダメージを与えるおそれが低減し、突起電極１６と素子電極５２との接続信頼性がさらに向上する。
（実施形態５）
本実施形態においては、貼り合わせプロセスとビルドアッププロセスとを組み合わせて半導体モジュール３０を形成する。被覆部１８の形成方法が上述の実施形態４と異なる。なお、半導体モジュール３０のその他の構成、および、突起電極１６の形成方法などについては、実施形態１と基本的には同様であるため、その説明は適宜省略する。
【００７９】
図１２（Ａ）〜（Ｄ）および図１３（Ａ）は、実施形態５に係る半導体モジュール３０の製造方法の工程断面図である。
【００８０】
図１２（Ａ）に示すように、所定パターンの素子電極５２が形成された半導体素子５０を準備する。本実施形態においては、半導体素子５０に設けられた保護層５４の厚さ（高さ）は、被覆部１８の被覆領域に応じた厚さ（高さ）となっている。
【００８１】
次に、図１２（Ｂ）に示すように、保護層５４に形成されている開口内に、たとえば銅ペースト、銀ペースト、金ペーストなどの導電性ペースト１８ｂを塗布する。
【００８２】
次に、図１２（Ｃ）に示すように、突起電極１６の形成された銅板１３の一方の主表面Ｓ１側に、所定の高さまで上述のエポキシ系熱硬化性樹脂からなる樹脂層７３を積層する。そして、被覆部１８の形成された半導体素子５０と、樹脂層７３を積層した銅板１３とを加圧成形して、図１２（Ｄ）に示すように半導体素子５０、樹脂層７３および銅板１３を一体化する。加圧成形の際、突起電極１６は保護層５４の開口内に進入し、その先端部が導電性ペースト１８ｂに没入する。これにより導電性ペースト１８ｂは塑性変形して保護層５４の開口内面と突起電極１６との間を延伸し、被覆部１８が形成される。
【００８３】
次に、図１３（Ａ）に示すように、実施形態１と同様の手順で銅板１３をエッチングして配線層１４を形成し、配線層１４の樹脂層７３と反対側の表面に、開口２４ａを有する配線保護層２４を積層する。そして、開口２４ａにおいて露出している配線層１４上にはんだバンプ２１を形成する。
【００８４】
以上説明した製造工程により、半導体モジュール３０が得られる。また、半導体素子５０が用いられなかった場合には、素子搭載用基板１０が得られる。
【００８５】
これによれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、導電性ペーストを突起電極１６との圧着により塑性変形させて被覆部１８を形成しているため、簡単に被覆部１８を形成することができる。また、圧着により生じる応力を導電性ペーストが吸収することができるため、半導体モジュール３０の製造時に素子電極５２にダメージを与えるおそれが低減し、突起電極１６と素子電極５２との接続信頼性が向上する。
（実施形態６）
本実施形態に係る半導体モジュール３０は、絶縁樹脂層１２と、配線層１４を第１配線層とした場合に第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、を備えている点が実施形態１または２と異なる。半導体モジュール３０のその他の構成、および突起電極１６および被覆部１８の製造方法などについては、実施形態１または２と基本的には同様であるため、その説明は適宜省略する。
【００８６】
図１４は、実施形態６に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。
【００８７】
本実施形態の半導体モジュール３０は、第１配線層としての配線層１４の絶縁樹脂層７０と反対側の表面に設けられた絶縁樹脂層１２と、絶縁樹脂層１２の配線層１４と反対側の表面に形成された第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、をさらに備える。
【００８８】
絶縁樹脂層１２を形成する材料としては、たとえば、ＢＴレジンなどのメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミドなどの熱硬化性樹脂が例示される。半導体モジュール３０の放熱性向上の観点から、絶縁樹脂は高熱伝導性を有することが望ましい。このため、絶縁樹脂層１２は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。
【００８９】
配線層１５は導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層１４と配線層１５とは、配線層１５に設けられた突起電極２０を介して電気的に接続されている。また、配線層１５には、所定の位置にはんだバンプ２１が形成されている。はんだバンプ２１を形成する位置は、たとえば再配線で引き回した先の位置である。配線層１５の絶縁樹脂層１２と反対側の表面には、配線保護層９５が設けられ、配線保護層９５に形成された開口９５ａにおいて、はんだバンプ２１が配線層１５に接続されている。
（半導体モジュールの製造方法）
図１５（Ａ）、（Ｂ）は、半導体モジュール３０の形成方法を示す工程断面図である。
【００９０】
図２（Ａ）〜（Ｅ）、および、図３（Ａ）〜（Ｄ）に示す工程に続いて、図２（Ａ）、（Ｂ）に示す工程と同様にして突起電極２０が形成された銅板１９を準備する。そして、図１５（Ａ）に示すように、絶縁樹脂層７０および配線層１４が圧着された半導体素子５０と、銅板１９との間に、絶縁樹脂層１２を挟持し、図３（Ａ）、（Ｂ）に示す工程と同様にしてプレス加工により配線層１４、絶縁樹脂層１２および銅板１９を加熱圧着する。
【００９１】
次に、図１５（Ｂ）に示すように、銅板１９の配線層形成領域に、配線層１４と同様にして、所定パターンの配線層１５を形成する。配線層１５の形成に用いたレジストを剥離した後、図４（Ａ）、（Ｂ）に示す工程と同様にして開口９５ａを有する配線保護層９５を積層し、開口９５ａにおいて露出している配線層１５上にはんだバンプ２１を形成する。
【００９２】
以上説明した製造工程により、半導体モジュール３０が得られる。なお、実施形態２の製造方法に対して本実施形態の製造方法を適用しても、同一の半導体モジュール３０を得ることができる。このような多層配線構造とした場合でも、実施形態１または２と同様の効果を得ることができる。
（実施形態７）
本実施形態に係る半導体モジュール３０は、絶縁樹脂層１２と、配線層１４を第１配線層とした場合に第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、を備えている点が実施形態３と異なる。半導体モジュール３０のその他の構成、および突起電極１６および被覆部１８の製造方法などについては、実施形態１または３と基本的には同様であり、また絶縁樹脂層１２や配線層１５、突起電極２０の構成および形成方法は実施形態６と同様であるため、その説明は適宜省略する。
【００９３】
図１６は、実施形態７に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。
【００９４】
本実施形態の半導体モジュール３０は、第１配線層としての配線層１４の絶縁樹脂層７０と反対側の表面に設けられた絶縁樹脂層１２と、絶縁樹脂層１２の配線層１４と反対側の表面に形成された第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、をさらに備える。配線層１４と配線層１５とは、突起電極２０を介して電気的に接続されている。また、配線層１５の表面には開口９５ａを有する配線保護層９５が積層されている。このような多層配線構造とした場合でも、実施形態３と同様の効果を得ることができる。
（実施形態８）
本実施形態に係る半導体モジュール３０は、絶縁樹脂層１２と、配線層１４を第１配線層とした場合に第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、を備えている点が実施形態４と異なる。半導体モジュール３０のその他の構成、および突起電極１６および被覆部１８の製造方法などについては、実施形態１または４と基本的には同様であり、また絶縁樹脂層１２や配線層１５、突起電極２０の構成および形成方法は実施形態６と同様であるため、その説明は適宜省略する。
【００９５】
図１７は、実施形態８に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。
【００９６】
本実施形態の半導体モジュール３０は、第１配線層としての配線層１４の絶縁樹脂層７０と反対側の表面に設けられた絶縁樹脂層１２と、絶縁樹脂層１２の配線層１４と反対側の表面に形成された第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、をさらに備える。また、配線層１５の表面には開口９５ａを有する配線保護層９５が積層されている。このような多層配線構造とした場合でも、実施形態４と同様の効果を得ることができる。
（実施形態９）
本実施形態に係る半導体モジュール３０は、絶縁樹脂層１２と、配線層１４を第１配線層とした場合に第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、を備えている点が実施形態５と異なる。半導体モジュール３０のその他の構成、および突起電極１６および被覆部１８の製造方法などについては、実施形態１または５と基本的には同様であり、また絶縁樹脂層１２や配線層１５の構成および形成方法は実施形態６と同様であるため、その説明は適宜省略する。
【００９７】
図１８は、実施形態９に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。
【００９８】
本実施形態の半導体モジュール３０は、第１配線層としての配線層１４の絶縁樹脂層７３と反対側の表面に設けられた絶縁樹脂層１２と、絶縁樹脂層１２の配線層１４と反対側
の表面に形成された第２配線層としての配線層１５と、配線層１５の絶縁樹脂層１２側の表面に設けられた突起電極２０と、をさらに備える。また、配線層１５の表面には開口９５ａを有する配線保護層９５が積層されている。このような多層配線構造とした場合でも、実施形態５と同様の効果を得ることができる。
（実施形態１０）
実施形態１０は、素子搭載用基板が基端部Ａを被覆する他の被覆部を備えた点が実施形態１と異なる。以下、本実施形態について説明する。なお、素子搭載用基板のその他の構成、半導体モジュールの構成、素子搭載用基板の製造工程を除く半導体モジュールの製造工程は実施形態１と基本的に同一である。実施形態１と同一の構成については同一の符号を付し、その説明は適宜省略する。
【００９９】
図１９は、実施形態１０に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。半導体モジュール３０は、素子搭載用基板１０およびこれに搭載された半導体素子５０を備える。
【０１００】
素子搭載用基板１０は、絶縁樹脂層７０と、配線層１４と、突起電極１６と、突起電極１６の頂部面と側面のうち配線層１４と接する領域を除いた頂部面と連続する領域とを被覆する被覆部１８とを備える。配線層１４の絶縁樹脂層７０と反対側の表面には、配線保護層２４が設けられ、開口２４ａにおいて、配線層１４にはんだバンプ２１が形成されている。突起電極１６は、絶縁樹脂層７０を貫通し、半導体素子５０に設けられた素子電極５２と電気的に接続されている。
【０１０１】
また、素子搭載用基板１０は、被覆部１８とは不連続であり、かつ配線層１４の表面と突起電極１６の側面とが接する基端部Ａを含む、基端部Ａからの一部を少なくとも被覆する他の被覆部９０を備える。基端部Ａは、配線層１４と突起電極１６との境界であり、他の被覆部９０は、基端部Ａを含む領域を被覆している。他の被覆部９０は、基端部Ａと隣接する配線層１４上の領域を被覆していてもよい。
【０１０２】
他の被覆部９０は、被覆部１８と同様の金属材料からなる金属層であり、たとえば突起電極１６の降伏応力の４０％より大きく１００％以下の降伏応力を有する金属材料を用いて電解めっき法あるいは無電解めっき法により形成された金属めっき層である。あるいは導電ペーストを用いて形成された導電ペースト層である。金属層は複数層であってもよく、たとえばＮｉめっき層とＡｕめっき層との積層が例示される。本実施形態においては、銅からなる突起電極１６の降伏応力に対して６０％の降伏応力を有する金（Ａｕ）およびニッケル（Ｎｉ）からなるＮｉ／Ａｕめっき層である。さらに突起電極１６と他の被覆部９０とが同一材料からなる場合には、突起電極１６と他の被覆部９０とは一体的に形成されるものであってもよく、この場合には突起電極１６は、その側面の被覆部１８よりも配線層１４側（基端部Ａ側）に、配線層１４側が太くなるような段差を有し、当該段差により太くなった領域が配線層１４まで延在する形状となる。
【０１０３】
半導体素子５０は、素子電極５２が設けられた電極面を絶縁樹脂層７０側に向けて絶縁樹脂層７０に圧着されている。また、半導体素子５０には、保護層５４が積層されている。
（半導体モジュールの製造方法）
図２０（Ａ）〜（Ｆ）は、突起電極１６と、被覆部１８および他の被覆部９０の形成方法を示す工程断面図である。
【０１０４】
図２０（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの
和より大きい厚さを有する銅板１３を用意する。
【０１０５】
次に、図２０（Ｂ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、銅板１３の一方の主表面Ｓ１に突起電極１６を形成する。銅板１３の表面と突起電極１６の側面とが接する部分が基端部Ａである。
【０１０６】
次に、図２０（Ｃ）に示すように、たとえば電解めっき法により、銅板１３の突起電極１６が形成された側の主表面にめっき層９１を形成する。
【０１０７】
次に、図２０（Ｄ）に示すように、周知の異方性ドライエッチングにより他の被覆部９０を形成する。ここで、異方性ドライエッチングのエッチング方向を、銅板１３の突起電極１６が形成された側の主表面に対して略垂直な方向とすることで、エッチング方向から見た層厚の違いにより基端部Ａ上にめっき層が残り、この残存しためっき層が他の被覆部９０となる。
【０１０８】
次に、図２０（Ｅ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、所定の高さまでレジスト７９を積層する。積層するレジスト７９の高さは、被覆部１８の被覆領域に応じた高さである。
【０１０９】
次に、図２０（Ｆ）に示すように、たとえば電解めっき法または無電解めっき法により、突起電極１６の露出している部分に被覆部１８を形成する。被覆部１８を形成した後、レジスト７９を除去する。以上説明した工程により、突起電極１６と、被覆部１８および他の被覆部９０とが形成される。
【０１１０】
また、突起電極１６と、被覆部１８および他の被覆部９０は、図２１（Ａ）〜（Ｅ）および図２２（Ａ）〜（Ｃ）に示す手順で形成することもできる。図２１（Ａ）〜（Ｅ）および図２２（Ａ）〜（Ｃ）は、突起電極１６と、被覆部１８および他の被覆部９０の形成方法を示す工程断面図である。
【０１１１】
図２１（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する銅板１３を用意する。
【０１１２】
次に、図２１（Ｂ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、銅板１３の一方の主表面Ｓ１に突起電極１６を形成する。銅板１３の表面と突起電極１６の側面とが接する部分が基端部Ａである。
【０１１３】
次に、図２１（Ｃ）に示すように、周知のフォトリソグラフィ法を用いて、銅板１３の突起電極１６が形成された側の主表面のうち、突起電極１６の形成領域を除く領域にレジスト８１を形成する。
【０１１４】
次に、図２１（Ｄ）に示すように、レジスト８１をマスクとして、たとえば電解めっき法により、突起電極１６の表面にめっき層９２を形成する。めっき層９２を形成した後、レジスト８１を除去する。
【０１１５】
次に、図２１（Ｅ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、所定の高さまでレジスト８２を積層する。レジスト８２の高さは、他の被覆部９０の被覆領域に応じた高さである。
【０１１６】
次に、図２２（Ａ）に示すように、レジスト８２をマスクとして、周知のエッチング法によりめっき層９１をエッチングして他の被覆部９０を形成する。他の被覆部９０を形成
した後、レジスト８２を除去する。
【０１１７】
次に、図２２（Ｂ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、所定の高さまでレジスト８３を積層する。レジスト８３の高さは、被覆部１８の被覆領域に応じた高さである。
【０１１８】
次に、図２２（Ｃ）に示すように、たとえば電解めっき法または無電解めっき法により、突起電極１６の露出している部分に被覆部１８を形成する。被覆部１８を形成した後、レジスト８３を除去する。以上説明した工程により、突起電極１６と、被覆部１８および他の被覆部９０とが形成される。
【０１１９】
その後、実施形態１と同様に、図３（Ａ）〜（Ｄ）および図４（Ａ）、（Ｂ）に示す手順で半導体モジュール３０が形成される。なお、図２３に示すように、突起電極１６の側面が、配線層１４と接する領域において曲率が連続的に変化するような形状であった場合、配線層１４の表面と突起電極１６の側面とが接する基端部Ａは、配線層１４の突起電極１６が設けられた側の表面Ｓａと同じ高さの基準面Ｘと、突起電極１６の側面Ｓｂとが交わる線あるいは点の位置に相当する。ここで、上述のように、表面Ｓａに微細な凹凸が形成されている場合、表面Ｓａはこれらの微細凹凸の平均高さの位置を通る面とする。
【０１２０】
以下に、突起電極１６に他の被覆部９０を設けた効果について説明する。
【０１２１】
図２４（Ａ）〜（Ｃ）は、降伏応力が５０％で、被覆高さｈが５μｍ（突起電極１６の高さの１／８）の被覆部１８が設けられた突起電極１６であって、他の被覆部９０の有無の点で異なるものについて、温度を２５℃から１２５℃まで変化させた雰囲気下において発生する応力の分布をシミュレーションにより算出した模式図である。図２４（Ａ）は、突起電極１６に被覆部１８のみが設けられた構成における応力分布を示している。図２４（Ｂ）は、突起電極１６に被覆部１８および他の被覆部９０が設けられた構成における応力分布を示している。図２４（Ｃ）は、突起電極１６に被覆部１８が設けられると共に、突起電極１６の側面のうち基端部Ａを含まない領域に被覆部１８とは非連続の金属層９３が設けられた構成における応力分布を示している。
【０１２２】
図２４（Ａ）に示すように、被覆部１８のみが設けられた構成では、基端部Ａに応力が集中している。一方、図２４（Ｂ）に示すように、被覆部１８の基端部Ａを被覆する他の被覆部９０が設けられた構成では、被覆部１８と素子電極５２との界面における応力の集中が緩和された状態のままで、基端部Ａにかかる応力の集中が緩和されている。したがって、突起電極１６に、被覆部１８に加えて他の被覆部９０を設けることで、被覆部１８と素子電極５２との界面における最大応力を小さくするとともに、突起電極１６の基端部Ａにかかる応力を小さくすることができる。
【０１２３】
また、図２４（Ｃ）に示すように、突起電極１６の側面のうち基端部Ａを含まない領域に被覆部１８とは非連続の金属層９３が設けられた構成では、基端部Ａにかかる応力の集中は緩和されているが、被覆部１８と素子電極５２との界面における応力が増大してしまっている。また、被覆部１８の基端部Ａに近い領域に応力が集中している。このことから、突起電極１６の側面のうち基端部Ａを含む領域を被覆する他の被覆部９０を設けることで、被覆部１８と素子電極５２との界面における最大応力を小さくするとともに、突起電極１６の基端部Ａにかかる応力を小さくすることができることが分かる。
【０１２４】
以上より、本実施形態によれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態では、突起電極に基端部を含む領域を被覆する他の被覆部を設けることで、温度変化によって生じる応力が集中する位置を被覆部と突起電
極との界面から突起電極側に移動させて、界面における最大応力を小さくすることができるとともに、基端部への応力の集中を緩和することができる。これにより、素子搭載用基板に半導体素子が搭載された状態において、素子電極にダメージを与えるおそれが低減するとともに、突起電極にクラックなどが発生するおそれが低減し、突起電極と素子電極との接続信頼性がさらに向上し、ひいては素子搭載用基板と半導体素子との接続信頼性がさらに向上する。
（実施形態１１）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【０１２５】
図２５は本発明の実施形態に係る半導体モジュール３０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュールはこうした携帯電話１１１の内部に搭載されている。
【０１２６】
図２６は図２５に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール３０は、はんだバンプ２１を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール３０の裏面側（はんだバンプ２１とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。
【０１２７】
本発明の実施形態に係る半導体モジュール３０を備えた携帯機器によれば、被覆部１８と素子電極５２との接続信頼性が向上し、ひいては半導体モジュール３０の接続信頼性が向上するので、こうした半導体モジュール３０を搭載した携帯機器の信頼性が向上する。
【０１２８】
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
【０１２９】
たとえば、上述の各実施形態では、素子搭載用基板の配線層は単層または２層であったが、これに限定されず、配線層はさらに多層構造であってもよい。また、配線層の最外面にはんだバンプが形成されているが、これに限定されない。たとえば、配線層にＭＯＳトランジスタを接着し、ＭＯＳトランジスタのソース電極、ドレイン電極およびゲート電極を配線層に電気的に接続してもよい。
【０１３０】
さらに、上述したような突起電極を用いて加圧により塑性流動を引き起こす絶縁樹脂層を介して異なる配線層間を電気的に接続する手段は、ウエハレベルＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
【図面の簡単な説明】
【０１３１】
【図１】実施形態１に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図２】図２（Ａ）〜（Ｅ）は、突起電極および被覆部の形成方法を示す工程断面図である。
【図３】図３（Ａ）〜（Ｄ）は、突起電極と素子電極との接続方法を示す工程断面図である。
【図４】図４（Ａ）、（Ｂ）は、突起電極と素子電極との接続方法を示す工程断面図である。
【図５】温度変化により被覆部と素子電極との界面に生じる最大応力の変化を示すグラフである。
【図６】（Ａ）、（Ｂ）は、温度変化により生じる応力の分布の変化を示す模式図である。
【図７】図７（Ａ）〜（Ｄ）は、実施形態２に係る半導体モジュールの製造方法の工程断面図である。
【図８】図８（Ａ）〜（Ｆ）は、実施形態３に係る半導体モジュールの製造方法の工程断面図である。
【図９】図９（Ａ）〜（Ｃ）は、実施形態３に係る半導体モジュールの製造方法の工程断面図である。
【図１０】図１０（Ａ）〜（Ｄ）は、実施形態４に係る半導体モジュールの製造方法の工程断面図である。
【図１１】図１１（Ａ）、（Ｂ）は、実施形態４に係る半導体モジュールの製造方法の工程断面図である。
【図１２】図１２（Ａ）〜（Ｄ）は、実施形態５に係る半導体モジュールの製造方法の工程断面図である。
【図１３】図１３（Ａ）は、実施形態５に係る半導体モジュールの製造方法の工程断面図である。
【図１４】実施形態６に係る素子搭載用基板１０および半導体モジュールの構成を示す概略断面図である。
【図１５】図１５（Ａ）、（Ｂ）は、半導体モジュールの形成方法を示す工程断面図である。
【図１６】実施形態７に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図１７】実施形態８に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図１８】実施形態９に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図１９】実施形態１０に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図２０】図２０（Ａ）〜（Ｆ）は、突起電極、被覆部および他の被覆部の形成方法を示す工程断面図である。
【図２１】図２１（Ａ）〜（Ｅ）は、突起電極、被覆部および他の被覆部の形成方法を示す工程断面図である。
【図２２】図２２（Ａ）〜（Ｃ）は、突起電極、被覆部および他の被覆部の形成方法を示す工程断面図である。
【図２３】基端部を説明するための図である。
【図２４】図２４（Ａ）〜（Ｃ）は、温度変化により生じる応力の分布の変化を示す模式図である。
【図２５】実施形態１１に係る携帯機器の構成を示す図である。
【図２６】携帯機器の部分断面図である。
【符号の説明】
【０１３２】
Ａ  基端部、  １０  素子搭載用基板、  １２  絶縁樹脂層、  １４，１５  配線層、
１６  突起電極、  １８  被覆部、  ２０  突起電極、  ２１  はんだバンプ、  ２４
配線保護層、  ２４ａ  開口、  ３０  半導体モジュール、  ５０  半導体素子、  ５２  素子電極、  ５４  保護層、  ７０  絶縁樹脂層、  ７２，７３  樹脂層、  ９０  他の被覆部、  ９３  金属層、９５  配線保護層、９５ａ  開口。
【図１】
2011049606.tif 000003
【図２】
2011049606.tif 000004
【図３】
2011049606.tif 000005
【図４】
2011049606.tif 000006
【図５】
2011049606.tif 000007
【図６】
2011049606.tif 000008
【図７】
2011049606.tif 000009
【図８】
2011049606.tif 000010
【図９】
2011049606.tif 000011
【図１０】
2011049606.tif 000012
【図１１】
2011049606.tif 000013
【図１２】
2011049606.tif 000014
【図１３】
2011049606.tif 000015
【図１４】
2011049606.tif 000016
【図１５】
2011049606.tif 000017
【図１６】
2011049606.tif 000018
【図１７】
2011049606.tif 000019
【図１８】
2011049606.tif 000020
【図１９】
2011049606.tif 000021
【図２０】
2011049606.tif 000022
【図２１】
2011049606.tif 000023
【図２２】
2011049606.tif 000024
【図２３】
2011049606.tif 000025
【図２４】
2011049606.tif 000026
【図２５】
2011049606.tif 000027
【図２６】
2011049606.tif 000028