(57)【要約】【課題】  ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６等の地球温暖化の一因となるガスを用いずに、レジスト膜を良好にアッシングするレジスト膜の除去方法、およびそれを用いた表示装置の製造方法を提供する。【解決手段】  薄膜トランジスタ及び画素電極の上層側に成膜されたオーバーコート膜１２から前記画素電極の少なくとも一部を露出させる際のマスクとして前記オーバーコート層１２上にパターニングして形成されたレジスト膜２８を、前記オーバーコート層１２から前記画素電極の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて除去する。【選択図】      図１１
2011077209.tif 000002
【特許請求の範囲】
【請求項１】
画素電極が薄膜トランジスタに接続された表示装置の製造方法であって、
前記薄膜トランジスタ及び画素電極の上層側に成膜された絶縁層から前記画素電極の少なくとも一部を露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜を、前記絶縁層から前記画素電極の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて除去することを特徴とする表示装置の製造方法。
【請求項２】
請求項１に記載の表示装置の製造方法であって、
前記画素電極はＩＴＯまたはＺｎＯからなることを特徴とする表示装置の製造方法。
【請求項３】
請求項１または２に記載の表示装置の製造方法であって、
前記絶縁層は窒化シリコンまたは酸化シリコンであることを特徴とする表示装置の製造方法。
【請求項４】
請求項１〜３のいずれかに記載の表示装置の製造方法であって、
前記画素電極は、前記薄膜トランジスタ上の該薄膜トランジスタ全体に重なる領域に前記絶縁層が残存するように該絶縁層から該画素電極の少なくとも一部が露出されることを特徴とする表示装置の製造方法。
【請求項５】
請求項１〜４のいずれかに記載の表示装置の製造方法であって、
前記混合ガスはさらに不活性ガスを含むことを特徴とする表示装置の製造方法。
【請求項６】
請求項１〜５のいずれかに記載の表示装置の製造方法であって、
被加工物上に前記レジスト膜を積層後パターニングしてマスクを形成し、ドライエッチング装置を用いて前記被加工物をエッチングした後、連続して、前記ドライエッチング装置を用いて前記レジスト膜を除去することを特徴とする表示装置の製造方法。
【請求項７】
ＩＴＯ層またはＺｎＯ層の上層側に絶縁層が形成された表示装置の製造方法であって、
前記窒化シリコン層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜を、前記絶縁層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて除去することを特徴とする表示装置の製造方法。
【請求項８】
請求項７に記載の表示装置の製造方法であって、
前記絶縁層は窒化シリコンまたは酸化シリコンであることを特徴とする表示装置の製造方法。
【請求項９】
請求項１〜８のいずれかに記載の表示装置の製造方法であって、
前記レジスト膜の除去は、１〜１００Ｐａの真空雰囲気で行うことを特徴とする表示装置の製造方法。
【請求項１０】
請求項１〜９のいずれかに記載の表示装置の製造方法であって、
前記レジスト膜の除去は、反応容器内を５０〜１２０度の温度にして行うことを特徴とする表示装置の製造方法。
【請求項１１】
窒化シリコンまたは酸化シリコンを含む絶縁層が上層側に形成されたＩＴＯ層またはＺｎＯ層の少なくとも一部を前記絶縁層から露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜の除去方法であって、
前記絶縁層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて前記レジスト膜を除去することを特徴とするレジスト膜の除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はレジスト膜の除去方法および表示装置の製造方法に関する。
【背景技術】
【０００２】
各種電子デバイスの製造工程において、被加工物をパターニングする際のマスクとして使用されるレジスト膜の除去手段として、アッシングという方法が知られている。
【０００３】
ところで、上記従来のレジスト膜のアッシング方法としては、ＣｘＨｙＦｚ（ｘ＝１〜４、ｙ＝０〜９、ｚ＝１〜１０）をその一成分として含むプラズマガス組成物を添加することでレジスト膜を除去する構成となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−５０２５４３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のレジスト膜の除去方法で用いられるＣＦ４などの化合物は通常の条件下では安定な物質であり広く使用されてきたが、安定な物資であるがゆえに温暖化係数が非常に大きい。そのため、各種電子デバイスの製造工程において、レジスト膜の除去プロセスで用いられるＣＦ４のような温室効果ガスの排出量の削減が非常に重要な課題の一つとなっている。
【０００６】
そこで、この発明はＣＦ４、ＣＨＦ３、Ｃ２Ｆ６等の地球温暖化の一因となるガスを用いずにレジスト膜を良好に除去することができるレジスト膜の除去方法およびそれを用いた表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、画素電極が薄膜トランジスタに接続された表示装置の製造方法であって、前記薄膜トランジスタ及び画素電極の上層側に成膜された絶縁層から前記画素電極の少なくとも一部を露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜を、前記絶縁層から前記画素電極の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて除去することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の表示装置の製造方法であって、前記画素電極はＩＴＯまたはＺｎＯからなることを特徴とするものである。
請求項３に記載の発明は、前記絶縁層は窒化シリコンまたは酸化シリコンであることを特徴とするものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記載の表示装置の製造方法であって、前記画素電極は、前記薄膜トランジスタ上の該薄膜トランジスタ全体に重なる領域に前記絶縁層が残存するように該絶縁層から該画素電極の少なくとも一部が露出されることを特徴とするものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の表示装置の製造方法であって、前記混合ガスはさらに不活性ガスを含むことを特徴とするものである。
請求項６に記載の発明は、請求項１〜５のいずれかに記載の表示装置の製造方法であって、被加工物上に前記レジスト膜を積層後パターニングしてマスクを形成し、ドライエッチング装置を用いて前記被加工物をエッチングした後、連続して、前記ドライエッチング装置を用いて前記レジスト膜を除去することを特徴とするものである。
請求項７に記載の発明は、ＩＴＯ層またはＺｎＯ層の上層側に絶縁層が形成された表示装置の製造方法であって、前記窒化シリコン層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜を、前記絶縁層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて除去することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の表示装置の製造方法であって、前記絶縁層は窒化シリコン、または酸化シリコンであることを特徴とするものである。
請求項９に記載の発明は、請求項１〜８のいずれかに記載の表示装置の製造方法であって、前記レジスト膜の除去は、１〜１００Ｐａの真空雰囲気で行うことを特徴とするものである。
請求項１０に記載の発明は、請求項１〜９のいずれかに記載の表示装置の製造方法であって、前記レジスト膜の除去は、反応容器内を５０〜１２０度の温度にして行うことを特徴とするものである。
請求項１１に記載の発明は、窒化シリコンまたは酸化シリコンを含む絶縁層が上層側に形成されたＩＴＯ層またはＺｎＯ層の少なくとも一部を前記絶縁層から露出させる際のマスクとして前記絶縁層上にパターニングして形成されたレジスト膜の除去方法であって、前記絶縁層から前記ＩＴＯ層またはＺｎＯ層の少なくとも一部を露出させた後にＣＯＦ２またはＦ２のいずれか一方と酸素ガスとを含む混合ガスを用いて前記レジスト膜を除去することを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、少なくともＣＯＦ２またはＦ２のいずれか一方と酸素とを含む混合ガスを反応ガスとして用いることで、ＣＨ４等の地球温暖化の一因となるガスを用いずに、レジスト膜を良好に除去することができるレジスト膜の除去方法及び表示装置の製造方法が提供できる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の薄膜トランジスタパネルを示す平面回路図。
【図２】図１に示す薄膜トランジスタパネルのＡ領域における拡大平面図。
【図３】図２のIII−III線に沿った矢視断面図。
【図４】図１に示す薄膜トランジスタパネルの製造方法の一例において、当初の工程のIII−III線に沿った矢視断面図。
【図５】図４に続く工程のIII−III線に沿った矢視断面図。
【図６】図５に続く工程のIII−III線に沿った矢視断面図。
【図７】図６に続く工程のIII−III線に沿った矢視断面図。
【図８】図７に続く工程のIII−III線に沿った矢視断面図。
【図９】図８に続く工程のIII−III線に沿った矢視断面図。
【図１０】図９に続く工程のIII−III線に沿った矢視断面図。
【図１１】図１０に続く工程のIII−III線に沿った矢視断面図。
【図１２】第１のドライエッチング装置の一例の概略構成図。
【図１３】第２のドライエッチング装置の他の例の概略構成図。
【図１４】第３のドライエッチング装置の他の例の概略構成図。
【発明を実施するための形態】
【００１０】
まず、本実施形態における表示装置として液晶表示素子を例に挙げて説明する。以下に本液晶表示素子で用いられる薄膜トランジスタパネル５０について説明する。図１は本実施形態の薄膜トランジスタパネルを示す平面回路図であり、そしてこの薄膜トランジスタパネル５０と対向する形でＣＦパネル（不図示）がシール剤５２を介して配置されて液晶表示素子が形成される。
【００１１】
この薄膜トランジスタパネル５０は、薄膜トランジスタ１０をアクティブ素子としたアクティブマトリックス液晶素子である。ガラス基板１における液晶表示パネル５０の表示領域５８内には、行及び列方向にマトリクス状に配列させて形成されて画素を形成する複数の画素電極１１と、複数の画素電極１１にそれぞれ対応させて配置され、対応する画素電極１１に接続された複数の薄膜トランジスタ１０と、各行の複数の薄膜トランジスタ１１にそれぞれゲート信号を供給する複数の走査線５３と、各列の複数の薄膜トランジスタ１１にそれぞれデータ信号を供給する複数の信号線５４とが設けられている。また、表示領域５８の外側には、複数の走査線５３または複数の信号線５４のうちいずれか１つにそれぞれ接続された複数の引き回し配線５１が形成されている。複数の引き回し配線５１のうち複数の走査線５３に接続された一部の引き回し配線５１の各端部が、駆動回路が搭載される駆動回路搭載領域５７に配置されてゲート端子５６を形成し、複数の引き回し配線５１のうち信号線５４に接続された他の一部の引き回し配線５１の各端部も、駆動回路搭載領域５７に配置されてデータ端子５５を形成している。
【００１２】
また、図２は図１に示す薄膜トランジスタパネルのＡ領域における拡大平面図である。図２に示すように画素電極１１は薄膜トランジスタ１０を介して走査線５３及び信号線５４と接続されて配置されている。
【００１３】
また、図３は図２におけるIII−III線に沿った矢視断面図である。この発明のレジスト膜の除去方法を含む製造方法により製造された薄膜トランジスタパネルの一例を図３を用いて以下に説明する。この薄膜トランジスタパネルはガラス基板１を備えている。この薄膜トランジスタパネルが備えるガラス基板１の上面の所定の箇所にクロム等の金属からなるゲート電極２が設けられており、ゲート電極２の上面およびガラス基板１の上面には窒化シリコンからなるゲート絶縁層３が設けられている。
【００１４】
ゲート電極２上におけるゲート絶縁層３の上面にはゲート電極を覆うように真性アモルファスシリコンからなる半導体薄膜４が設けられている。半導体薄膜４の上面には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６、７が設けられている。オーミックコンタクト層６、７の各上面にはクロム等の金属からなるソース電極８およびドレイン電極９が設けられている。
【００１５】
ここで、ゲート電極２、ゲート絶縁層３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０が構成されている。
【００１６】
ゲート絶縁層３の上面の一部およびソース電極８の上面の一部にはＩＴＯからなる画素電極１１が設けられている。チャネル保護膜５、ソース電極８、ドレイン電極９、画素電極１１およびゲート絶縁層３の各上面には窒化シリコンからなるオーバーコート膜１２が設けられている。この場合、画素電極１１の周辺部以外の領域に対応する部分におけるオーバーコート膜１２には開口部１３が設けられている。
【００１７】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図４に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。
【００１８】
次に、ゲート電極２の上面およびガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁層３、真性アモルファスシリコンからなる半導体薄膜形成用膜２１および窒化シリコンからなるチャネル保護膜形成用膜２２を連続して成膜する。次に、チャネル保護膜形成用膜２２の上面のチャネル保護膜５形成領域に、スクリーン印刷法、スピンコート法等により塗布された有機物を主成分とする感光性皮膜材料であるレジスト膜をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜パターニング用レジスト膜２３を形成する。
【００１９】
次に、チャネル保護膜パターニング用レジスト膜２３をマスクとしてチャネル保護膜形成用膜２２をドライエッチングすると、チャネル保護膜パターニング用レジスト膜２３下以外の領域におけるチャネル保護膜形成用膜２２が除去され、図５に示すように、チャネル保護膜パターニング用レジスト膜２３下にチャネル保護膜５が形成される。次に、チャネル保護膜パターニング用レジスト膜２３を剥離する。
【００２０】
次に、図６に示すように、チャネル保護膜５上面および半導体薄膜形成用膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコンからなるオーミックコンタクト層形成用膜２４を成膜する。次に、オーミックコンタクト層形成用膜２４の上面に、スパッタ法により、クロム等の金属からなるソース・ドレイン電極形成用膜２５を成膜する。
【００２１】
次に、ソース・ドレイン電極形成用膜２５の上面のソース電極８形成領域およびドレイン電極９形成領域に、スクリーン印刷法、スピンコート法等により塗布された有機物を主成分とする感光性皮膜材料であるレジスト膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極パターニング用レジスト膜２６、２７を形成する。
【００２２】
次に、ソース・ドレイン電極パターニング用レジスト膜２６、２７をマスクとしてソース・ドレイン電極形成用膜２５をウェットエッチングすると、ソース・ドレイン電極パターニング用レジスト膜２６、２７下以外の領域におけるソース・ドレイン電極形成用膜２５が除去され、図７に示すように、ソース・ドレイン電極パターニング用レジスト膜２６、２７下にソース電極８およびドレイン電極９が形成される。
【００２３】
次に、ソース・ドレイン電極パターニング用レジスト膜２６、２７およびチャネル保護膜５をマスクとしてオーミックコンタクト層形成用膜２４および半導体薄膜形成用膜２１を連続してドライエッチングすると、ソース・ドレイン電極パターニング用レジスト膜２６、２７下以外の領域におけるオーミックコンタクト層形成用膜２４が除去され、且つ、ソース・ドレイン電極パターニング用レジスト膜２６、２７およびチャネル保護膜５下以外の領域における半導体薄膜形成用膜２１が除去され、図８に示すように、ソース電極８およびドレイン電極９下にオーミックコンタクト層６、７が形成され、且つ、オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４が形成される。
【００２４】
この状態では、ゲート電極２、ゲート絶縁層３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ１０が形成されている。次に、ソース・ドレイン電極パターニング用レジスト膜２６、２７を剥離する。
【００２５】
次に、図９に示すように、ゲート絶縁層３の上面の一部およびソース電極８の上面の一部に、スパッタ法により成膜されたＩＴＯ層をフォトリソグラフィ法によりパターニングすることにより、画素電極１１を形成する。
【００２６】
次に、図１０に示すように、チャネル保護膜５、ソース電極８、ドレイン電極９、画素電極１１およびゲート絶縁層３の各上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１２を成膜する。次に、オーバーコート膜１２の上面に、スクリーン印刷法、スピンコート法等により塗布された有機物を主成分とする感光性皮膜材料であるレジスト膜をフォトリソグラフィ法によりパターニングすることにより、開口部パターニング用レジスト膜２８を形成する。この場合、開口部パターニング用レジスト膜２８のうち、画素電極１１と重なる部分であって且つ画素電極１１の周縁部を除く部分と重なる部分の開口部パターニング用レジスト膜２８が除去されて、開口部パターニング用レジスト膜２８には開口部２９が形成されている。
【００２７】
次に、開口部パターニング用レジスト膜２８をマスクとしてオーバーコート膜１２をドライエッチングすると、図１１に示すように、開口部パターニング用レジスト膜２８の開口部２９つまり画素電極１１の周辺部以外の領域に対応する部分におけるオーバーコート膜１２に開口部１３が形成される。次に、開口部パターニング用レジスト膜２８を剥離する。かくして、図３に示す薄膜トランジスタパネルが得られる。
【００２８】
（第１のドライエッチング装置）
次に、図１１に示す開口部パターニング用レジスト膜２８をアッシングして図３に示す薄膜トランジスタパネルを得る場合において、開口部パターニング用レジスト膜２８をアッシングするドライエッチング装置１００の一例について、図１２に示す概略構成図を参照して説明する。このドライエッチング装置１００は、平行平板型であり、反応容器３１を備えている。
【００２９】
反応容器３１内の下部には下部電極３２が設けられ、上部には上部電極３３が設けられている。この場合、下部電極３２は高周波電源３４に接続され、上部電極３３は接地されている。下部電極３２の上面には被加工物３５が載置されるようになっている。反応容器３１の下部の所定の箇所は配管３６を介して真空ポンプ３７に接続されている。
【００３０】
反応容器３１の上部中央部にはガス導入管３８が上部電極３３の中央部を貫通して設けられている。ガス導入管３６は共通配管３９に接続されている。共通配管３９には第１、第２の配管４０、４１が接続されている。第１、第２の配管４０、４１には第１、第２のマスフローコントローラ４２、４３が介在されている。第１、第２の配管４０、４１の各先端部にはボンベ等からなるＣＯＦ２（フッ化カルボニル）ガス供給源４４および酸素ガス供給源４５が接続されている。
【００３１】
次に、この第１のドライエッチング装置を用いて、下部電極３２の上面に載置された被加工物３５が図１１に示す状態にあり、オーバーコート膜１２上に形成されている開口部パターニング用レジスト膜２８をアッシングする場合について説明する。まず、真空ポンプ３７の駆動により、反応容器３１内のガスを排出し、反応容器３１内を圧力３０Ｐａの真空雰囲気とした。
【００３２】
次に、ＣＯＦ２ガス供給源４４および酸素ガス供給源４５から供給されるＣＯＦ２ガスおよび酸素ガスの混合ガスをガス導入管３８から５０度〜１２０度に温められた反応容器３１内に導入する。この場合、第１、第２のマスフローコントローラ４２、４３によりＣＯＦ２ガスおよび酸素ガスの各流量を調整し、ＣＯＦ２ガス及び酸素ガスの総流量５００〜１０００ｓｃｃｍ、酸素に対するＣＯＦ２の流量比を０．１５から０．２とした。また、高周波電源３４から１３．５６ＭＨｚの高周波電力１．０ｋＷ〜２．０ｋＷを印加した。するとオーバーコート膜上の開口部パターニング用レジスト膜２８がアッシングされて除去される
【００３３】
ところで、被加工物３５はＩＴＯからなる画素電極１１が露出された状態で第一のドライエッチング装置１００に載置されるため、画素電極１１はＣＯＦ２とＯ2の混合ガスに晒されることとなる。しかし画素電極１１はほとんどフッ素系ガスと反応しない。さらにＩＴＯは酸化物であるため、アッシング後に画素電極を形成する金属膜表面に酸化膜が形成されたとしてもウェットエッチング等の洗浄を必要としない。
【００３４】
また、本実施例の画素電極はＩＴＯで形成されているが、そのほかにも画素電極はＺｎＯのようにフッ素系ガスと反応しづらい物質で形成されている場合に本発明は適用できる。そして絶縁層であるオーバーコート膜１２は窒化シリコンの他に酸化シリコンでも良い。
【００３５】
また、本実施例におけるアッシング工程は、画素電極上に重なる部分に成膜された絶縁層をパターニングして画素電極を露出させるために設けられたレジスト膜をアッシングする工程である。この場合、ドライエッチング装置１００を用いて絶縁層をエッチングした後、ドライエッチング装置１００内の残留反応ガスや残渣等を排気して、引き続き、前記ドライエッチング装置１００内にＣＯＦ２と酸素を上述した条件で導入することで、被加工物を別のドライエッチング装置１００に入れ替えることなく、連続してアッシングを行うことができる。
【００３６】
また、図８に示すソース・ドレイン電極パターニング用レジスト膜２６および２７をアッシングする工程でも、ソース・ドレイン電極パターニング用レジスト膜２６、２７の膜厚を調節することで本発明が適用出来る。
【００３７】
なお、ＣＯＦ２ガス供給源４４は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈ＣＯＦ２ガスを供給するものであってもよい。また、ＣＯＦ２ガスの代わりにＦ２ガスを供給するものであってもよい。この場合、ＣＯＦ２ガスの温暖化係数は１であり、Ｆ２ガスの温暖化係数は０であることから温暖化ガスの排出量の抑制に大きく寄与することができる。
【００３８】
また、ＣＯＦ２ガス供給源４４とは別にボンベ等からなる不活性ガス供給源を設けるようにしてもよい。この場合、不活性ガス供給源に付随する配管、およびマスフローコントローラを設ける。
【００３９】
（第２のドライエッチング装置）
図１３は第２のドライエッチング装置１００Ａの一例の概略構成図である。この第２のドライエッチング装置１００Ａにおいて、図１２に示す第１のドライエッチング装置１００と異なる点は、酸素ガス供給源４５およびそれに付随する配管４１、およびマスフローコントローラ４３を省略した点である。
【００４０】
図１２では酸素とＣＯＦ２をそれぞれ独立して２系統のマスフローコントローラで流量制御しながら添加しているが、ＣＯＦ２ガスは５ＭＰａ程度まで液化しないので、図１３に示すように、酸素ガスに適当な比率でＣＯＦ２ガスを混合した混合ガスを封入したボンベを使用し、ＣＯＦ２＋酸素供給源４６を構成することにより、１系統の制御でアッシングを行うことも可能である。
【００４１】
ところで、図１２または図１３に示すドライエッチング装置１００，１００Ａでは、被加工物３５が載置される下部電極３２に高周波を印加して、接地された上部電極３３側つまりカソード側の陰極降下電圧を発生しやすくしている。これらのドライエッチング装置１００，１００Ａは、放電によって発生したイオンを反応に利用したものであり、反応性イオンエッチング（ＲＩＥ）と呼ばれており、カソードカップリングによるドライエッチングを行うものである。
【００４２】
このカソードカップリングによるドライエッチングでは、サイドエッチングの少ない異方性エッチングが可能である。しかしながら、カソードカップリングによるドライエッチングでは、カソード側の陰極降下電圧によるイオン衝撃がトランジスタ特性にダメージを与えることがある。そこで、次に、イオンダメージを低減することができるドライエッチング装置について説明する。
【００４３】
（第３のドライエッチング装置）
図１４は第３のドライエッチング装置１００Ｂの一例の概略構成図である。この第３のドライエッチング装置１００Ｂにおいて、図１３に示す第２のドライエッチング装置１００Ａと異なる点は、下部電極３２を接地し、上部電極３３を高周波電源３４に接続した点である。したがって、このドライエッチング装置１００Ｂでは、アノードカップリングによるドライエッチングが行なわれ、カソードカップリングによるドライエッチングの場合と比較して、イオンダメージを低減することができ、トランジスタ特性が改善される。
【００４４】
なお、この場合も、ＣＯＦ２ガス供給源４４は、窒素、ヘリウム、ネオン、アルゴン等の不活性ガスのいずれか１種または複数種のガスで希釈された希釈ＣＯＦ２ガスを供給するものであってもよい。また、ＣＯＦ２ガスの代わりにＦ２ガスを供給するものであってもよい。
【００４５】
また、ＣＯＦ２ガス供給源４４とは別にボンベ等からなる不活性ガス供給源を設けるようにしてもよい。この場合も、不活性ガス供給源に付随する配管、およびマスフローコントローラを設けるのはもちろんである。
【００４６】
その他、本発明はバレル型のドライエッチング装置を用いることもできる。
【符号の説明】
【００４７】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁層
４  半導体薄膜
４ａ  凹部
５  チャネル保護膜
６、７  オーミックコンタクト層
８  ソース電極
９  ドレイン電極
１０  薄膜トランジスタ
１１  画素電極
１２  オーバーコート膜
１３  開口部
２１  半導体薄膜形成用膜
２２  チャネル保護膜形成用膜
２３  チャネル保護膜パターニング用レジスト膜
２４  オーミックコンタクト層形成用膜
２５  ソース・ドレイン電極形成用膜
２６、２７  ソース・ドレイン電極パターニング用レジスト膜
２８  開口部パターニング用レジスト膜
３１  反応容器
３２  下部電極
３３  上部電極
３４  高周波電源
３５  被加工物
３７  真空ポンプ
３８  ガス導入管
４２、４３  マスフローコントローラ
４４  ＣＯＦ２ガス供給源
４５  酸素ガス供給源
４６  ＣＯＦ２＋酸素ガス供給源
５０  液晶表示パネル
５1  引き回し配線
５２  シール剤
５３  走査線(ゲート線)
５４  信号線（ソース線）
５５  データ端子
５６  ゲート端子
５７  駆動回路搭載領域
５８  表示領域
１００  第１のドライエッチング装置
１００Ａ  第２のドライエッチング装置
１００Ｂ  第３のドライエッチング装置
【図１】
2011077209.tif 000003
【図２】
2011077209.tif 000004
【図３】
2011077209.tif 000005
【図４】
2011077209.tif 000006
【図５】
2011077209.tif 000007
【図６】
2011077209.tif 000008
【図７】
2011077209.tif 000009
【図８】
2011077209.tif 000010
【図９】
2011077209.tif 000011
【図１０】
2011077209.tif 000012
【図１１】
2011077209.tif 000013
【図１２】
2011077209.tif 000014
【図１３】
2011077209.tif 000015
【図１４】
2011077209.tif 000016