(57)【要約】【課題】光電変換装置の層構造の高さを低減する。【解決手段】光電変換素子と、転送ＭＯＳトランジスタとを有する画素領域を含む光電変換装置は、前記光電変換素子ならびに前記転送ＭＯＳトランジスタのゲート電極の第１側面および上面の第１領域を覆うように連続的に配置されている一方で前記ゲート電極の上面の第２領域の上には配置されておらず、反射防止膜として機能する第１絶縁膜と、前記フローティングディフュージョンに接続されたコンタクトプラグと、前記フローティングディフュージョンにおける前記コンタクトプラグの周囲ならびに前記ゲート電極の第２側面および前記第２領域を覆うように連続的に配置されている一方で前記第１領域の上には配置されておらず、前記コンタクトプラグの形成時のエッチングストッパとして機能する第２絶縁膜とを含む。【選択図】図２
2011243747.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタとを有する画素領域を含む光電変換装置であって、
前記光電変換素子ならびに前記転送ＭＯＳトランジスタのゲート電極の第１側面および上面の第１領域を覆うように連続的に配置されている一方で前記ゲート電極の上面の第２領域の上には配置されておらず、反射防止膜として機能する第１絶縁膜と、
前記フローティングディフュージョンに接続されたコンタクトプラグと、
前記フローティングディフュージョンにおける前記コンタクトプラグの周囲ならびに前記ゲート電極の第２側面および前記第２領域を覆うように連続的に配置されている一方で前記第１領域の上には配置されておらず、前記コンタクトプラグの形成時のエッチングストッパとして機能する第２絶縁膜とを含む、
ことを特徴とする光電変換装置。
【請求項２】
前記ゲート電極の前記第２側面に接するサイドスペーサを更に備え、前記第１絶縁膜は、前記サイドスペーサと同一の材料で構成されている、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記画素領域から信号を読み出すための周辺回路領域を更に備え、
前記周辺回路領域は、複数のＭＯＳトランジスタを含み、前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタのゲート電極の側面に接するサイドスペーサは、前記第１絶縁膜と同一の材料で構成されている、
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第１絶縁膜は、シリコン窒化膜とシリコン酸化膜との積層構造であり、前記第２絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記第１絶縁膜は、シリコン窒化膜であり、前記第２絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項６】
前記第２絶縁膜は、前記光電変換素子が配置された領域における前記第１絶縁膜の上にも配置されている、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項７】
前記第２絶縁膜は、前記光電変換素子が配置された領域における前記第１絶縁膜の上には配置されていない、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項８】
前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタのゲート電極および拡散領域が金属シリサイド層を含むことを特徴とする請求項３に記載の光電変換装置。
【請求項９】
前記転送ＭＯＳトランジスタのゲート電極の前記第２領域および前記第２側面ならびに前記フローティングディフュージョンにおける前記コンタクトプラグの周囲を覆うように保護膜を更に備え、前記保護膜は、前記金属シリサイド層の形成工程において前記第２領域および前記フローティングディフュージョンの表面がシリサイド化されることを防止する、
ことを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記保護膜は、前記転送ＭＯＳトランジスタのゲート電極の前記第１領域のほか前記第１絶縁膜の前記第２領域および前記第２側面を覆うように延びている、
ことを特徴とする請求項９に記載の光電変換装置。
【請求項１１】
光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタとを有する画素領域と、複数のＭＯＳトランジスタを含で構成され前記画素領域から信号を読み出す周辺回路領域とを含む光電変換装置であって、
前記フローティングディフュージョンに接続された第１コンタクトプラグと、
前記フローティングディフュージョンにおける前記第１コンタクトプラグの周囲、前記光電変換素子および前記転送ＭＯＳトランジスタのゲート電極を覆う第１絶縁膜と、
前記複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタの拡散領域に接続された第２コンタクトプラグと、
前記少なくとも１つのＭＯＳトランジスタのゲート電極および前記拡散領域における前記第２コンタクトプラグの周囲を覆う第２絶縁膜とを備え、
前記転送ＭＯＳトランジスタのゲート電極の上には前記第２絶縁膜が配置されていない、
ことを特徴とする光電変換装置。
【請求項１２】
前記少なくとも１つのＭＯＳトランジスタのゲート電極の側面に接するサイドスペーサを更に備え、前記サイドスペーサは、前記第１絶縁膜と同一の材料で構成されている、
ことを特徴とする請求項１１に記載の光電変換装置。
【請求項１３】
前記第１絶縁膜は、シリコン窒化膜とシリコン酸化膜との積層構造であり、前記第２絶縁膜は、シリコン窒化膜である、
ことを特徴とする請求項１１又は１２に記載の光電変換装置。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置およびそれを含むカメラに関する。
【背景技術】
【０００２】
ＣＣＤ型やＣＭＯＳ型の光電変換装置は多くのデジタルスチルカメラやデジタルカムコーダに用いられている。特にＣＭＯＳ型の光電変換装置は消費電力や多機能化の面でＣＣＤ型に対して優位性があり、近年応用範囲が拡大している。
【０００３】
光電変換装置では、光を電気信号に変換する光電変換素子とその上面に配置される絶縁膜との間に両者の中間の屈折率を有する絶縁膜を反射防止膜として形成することにより感度を向上させる手法が適用されている。
【０００４】
また、多画素化に伴う画素の微細化が進行し、光電変換領域にある光電変換素子の寸法や、光電変換領域や周辺回路領域にあるＭＯＳトランジスタの微細化も必要とされる。素子が微細化されるとレイアウト設計上のマージンが小さくなる。したがって、拡散領域やゲート電極に対するコンタクトホールのアライメント精度が低いと、コンタクトホールを形成するためのエッチング時に素子分離領域を突き抜けることがある。この場合、光電変換装置の動作時において、コンタクトプラグが接する拡散領域と該拡散領域が接するウェルとの間に電流が流れうる。
【０００５】
上記問題を解決するために、セルフアラインコンタクトと呼ばれる技術が知られている。この技術は、コンタクトプラグを形成するためのコンタクトホールをエッチングで形成する時に選択比が得られるエッチングストッパ機能を有する絶縁膜を形成しておくことにより、コンタクトホールの突き抜けを防止する技術である。この技術は、微細なコンタクトホールが必要な画素寸法の小さなＣＭＯＳ型の光電変換装置に適用されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２２８４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されている光電変換装置では、光電変換素子の上に反射防止膜とは別にエッチングストッパ膜が形成されている。この構成では、反射防止膜とエッチングストッパ膜とが、光電変換素子に蓄積された電荷の転送を制御するゲート電極に積層されるので、光電変素子の上の層構造の厚さが増大し、感度低下およびＦナンバー比例性低下の要因となってしまう。
【０００８】
本発明は、上記の課題認識を契機としてなされたものであり、光電変換装置の層構造の高さを低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの側面は、光電変換素子と、前記光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタとを有する画素領域を含む光電変換装置に係り、前記光電変換装置は、前記光電変換素子ならびに前記転送ＭＯＳトランジスタのゲート電極の第１側面および上面の第１領域を覆うように連続的に配置されている一方で前記ゲート電極の上面の第２領域の上には配置されておらず、反射防止膜として機能する第１絶縁膜と、前記フローティングディフュージョンに接続されたコンタクトプラグと、前記フローティングディフュージョンにおける前記コンタクトプラグの周囲ならびに前記ゲート電極の第２側面および前記第２領域を覆うように連続的に配置されている一方で前記第１領域の上には配置されておらず、前記コンタクトプラグの形成時のエッチングストッパとして機能する第２絶縁膜とを含む。
【発明の効果】
【００１０】
本発明によれば、例えば、光電変換装置の層構造の高さが低減される。
【図面の簡単な説明】
【００１１】
【図１】光電変換装置の構成を例示する図である。
【図２】第１実施形態の光電変換装置の構成を示す断面図である。
【図３】第２実施形態の光電変換装置の構成を示す断面図である。
【図４】第３実施形態の光電変換装置の構成を示す断面図である。
【図５】第４実施形態の光電変換装置の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態の光電変換装置は、画素領域を含み、該画素領域は、光電変換素子と、該光電変換素子で発生した電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタとを含む。該画素領域は、典型的には、１次元または２次元に配置された複数の画素を含みうる。各画素は、少なくとも、光電変換素子と、転送ＭＯＳトランジスタとを含みうる。各画素は、更に、フローティングディフュージョンに転送された電荷に応じた信号を読み出すための増幅ＭＯＳトランジスタを含みうる。増幅ＭＯＳトランジスタは、複数の画素で共有されてもよい。各画素は、更に、フローティングディフュージョンの電位をリセットするリセットＭＯＳトランジスタを含みうる。
【００１３】
図１（Ａ）を参照しながら光電変換装置の画素ＰＩＸの構成を例示的に説明する。画素１０１は、少なくとも、光電変換素子１と転送ＭＯＳトランジスタ２とを含む。図１（Ａ）に示す例では、画素１０１は、更に、リセットＭＯＳトランジスタ４と増幅ＭＯＳトランジスタ６とを含む。光電変換素子１は、例えばフォトダイオードであり、入射した光を電荷に変換する。転送ＭＯＳトランジスタ２は、光電変換素子１で発生した電荷をフローティングディフュージョン３に転送する。フローティングディフュージョン３に電荷が転送されることによってフローティングディフュージョン３の電位が変化する。増幅ＭＯＳトランジスタ６のゲート電極は、フローティングディフュージョン３に電気的に接続されていて、増幅ＭＯＳトランジスタ６は、フローティングディフュージョン３の電位変化に応じた信号を信号線７に出力する。
【００１４】
電源（電源ライン）Ｖｄｄ、増幅ＭＯＳトランジスタ６、信号線７、定電流源８により増幅回路としてのソースフォロワ回路が構成されうる。選択ＭＯＳトランジスタ５は、電源ラインＶｄｄと増幅ＭＯＳトランジスタ６との間、または、増幅ＭＯＳトランジスタ６と信号線７との間に配置されて、選択ＭＯＳトランジスタ５がオンすることによって、それが属する画素１０１が選択される。選択ＭＯＳトランジスタ５を省略して、リセットＭＯＳトランジスタ４によってフローティングディフュージョンのリセット電位を制御することによって画素を選択してもよい。
【００１５】
図１（Ｂ）を参照しながら光電変換装置の構成を例示的に説明する。光電変換装置は、少なくとも１つの画素１０１を含む画素領域６０１と、周辺回路領域６０２とを含む。典型的には、画素領域６０１には、複数の画素１０１が配列されうる。周辺回路領域６０２には、画素領域６０１における画素１０１を選択する走査回路６０３、および、選択された画素１０１から出力される信号を処理する処理回路（読出回路）６０４を含みうる。
【００１６】
図２は、第１実施形態の光電変換装置の構成を示す断面図であり、図２（ａ）は画素領域６０１の画素１０１の一部の断面図、図２（ｂ）は周辺回路領域６０２の一部の断面図である。３１は転送ＭＯＳトランジスタ２のゲート電極、３２はリセットＭＯＳトランジスタ４のゲート電極、３０はＭＯＳトランジスタのゲート絶縁膜である。３３は光電変換素子１の１つの半導体領域を構成する第１導電型の半導体領域である。ここで、第１導電型は、信号として取り扱う電荷を多数キャリアとする導電型であり、信号として取り扱う電荷が電子である場合にはＮ型である。逆に、信号として取り扱う電荷が正孔である場合には、第１導電型はＰ型である。
【００１７】
３９はウェルであり、第１導電型とは反対の導電型である第２導電型の半導体領域である。３８は半導体基板である。３５は光電変換素子１の１つの半導体領域を構成する第１導電型の半導体領域３３を埋め込み構造とするための第２導電型の半導体領域である。３は第１導電型の半導体領域３３の中に形成されたフローティングディフュージョンである。３４はリセット電位が与えられる第１導電型の半導体領域であり、リセットＭＯＳトランジスタ４のドレイン（拡散領域）として機能する。
【００１８】
４５は素子分離膜（シリコン酸化膜）である。素子分離法には、例えば、ＬＯＣＯＳ、ＳＴＩ、メサ型などがあり、いずれの素子分離法が採用されてもよい。３６ａはシリコン窒化膜、３７ａはシリコン窒化膜３６ａを覆うシリコン酸化膜である。３６ａ、３７ａの両者で光電変換素子１の表面での反射を低減する効果を有する。ゲート電極３１の第２側面ＳＳ２では、シリコン窒化膜３６ａおよびシリコン酸化膜３７ａは、ゲート電極３１の第２側面ＳＳ２に接するサイドスペーサを構成している。１つの例において、シリコン窒化膜３６ａの膜厚を１５〜８５ｎｍとし、シリコン酸化膜３７ａの膜厚を２５０ｎｍ以下とすることができる。シリコン窒化膜３６ａおよびシリコン酸化膜３７ａで構成される第１絶縁膜１０は、光電変換素子１ならびに転送ＭＯＳトランジスタ２のゲート電極３１の第１側面ＳＳ１およびゲート電極３１の上面の第１領域ＵＳ１を覆うように連続的に配置されている。なお、第１絶縁膜１０は、シリコン窒化膜３６ａおよびシリコン酸化膜３７ａの組み合わせに限定されるものではなく、例えば、単層のシリコン窒化膜で構成されてもよい。
【００１９】
転送ＭＯＳトランジスタ２のソース領域は、光電変換素子１の１つの半導体領域を構成する半導体領域３３と共通である。フローティングディフュージョン３は、転送ＭＯＳトランジスタ２のドレインおよびリセットＭＯＳトランジスタ４のソースでもある。フローティングディフュージョン３は、増幅ＭＯＳトランジスタ６のゲート電極にコンタクトプラグ４１ａ１を介して接続されており、半導体領域３４も不図示のリセット電圧ラインＶＲＥＳにコンタクトプラフ４１ａ２を通して接続されている。
【００２０】
図２（ｂ）には、周辺回路領域６０２の複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタの構成が例示されている。４２は周辺回路領域６０２の１つのＭＯＳトランジスタのゲート電極、４３はソースまたはドレインとなる高不純物濃度の第１導電型の半導体領域（拡散領域）である。４４はＬＤＤ構造を提供するための低不純物濃度の第１導電型の半導体領域であり、半導体領域４３よりも不純物濃度が低い。３６ｂ、３７ｂはそれぞれゲート電極４２の側面に接するサイドスペーサを構成するシリコン窒化膜、シリコン酸化膜である。
【００２１】
３６ａ、３６ｂは、同一の成膜工程で同一材料で成膜され、３７ａ、３７ｂは、同一の成膜工程で同一材料で成膜されうる。この場合において、３６ａ、３６ｂ、３７ａ、３７ｂの材料および厚さは、ＭＯＳトランジスタのゲート電極に接するサイドスペーサの最適寸法と、光電変換素子１上の反射防止効果とを両立させるように決定されうる。ここでは、３６ａ、３６ｂをシリコン窒化膜、３７ａ、３７ｂをシリコン酸化膜としているが、第１絶縁膜１０は、単層のシリコン窒化膜で構成されてもよい。
【００２２】
図２（ａ）に例示される画素領域６０１のリセットＭＯＳトランジスタ４は、周辺回路領域６０２のＭＯＳトランジスタと同様にＬＤＤ構造を有する。図２（ａ）には示されていないが、画素１０１におけるリセットＭＯＳトランジスタ４以外のＭＯＳトランジスタ、例えば、増幅ＭＯＳトランジスタや選択ＭＯＳトランジスタもＬＤＤ構造としてもよい。第１実施形態では、シリコン窒化膜３６ａとシリコン窒化膜３６ｂとは同時に形成されうる。シリコン酸化膜３７ａとシリコン酸化膜３７ｂとは同時に形成されうる。これは、製造コストの低減に有利である。
【００２３】
また、サイドスペーサの形成のためのドライエッチング時に第１絶縁膜１０が光電変換素子１上に存在することで、エッチング時のダメージから光電変換素子１を保護する効果もある。光電変換素子１を保護する目的において、第１絶縁膜１０はパターン形成時にミスアライメントが発生した場合でも光電変換素子１上に形成されるように設計されることが望ましい。そのために、第１絶縁膜１０は、転送ＭＯＳトランジスタ２のゲート電極３１の上の一部分（第１領域）に乗り上げるように第１側面ＳＳ１および第１領域ＵＳ１を覆う。
【００２４】
光電変換素子１の上の第１絶縁膜１０（３６ａ、３７ａ）は、周辺回路領域６０２のＭＯＳトランジスタおよび画素１０１のリセットＭＯＳトランジスタ４の拡散領域（高不純物濃度領域）４３、３４をイオン注入によって形成する際のマスクとして使用されうる。
【００２５】
１１は、コンタクトプラグ４１ａ１、４１ａ２、４１ｂを形成するためのコンタクトホールを層間絶縁膜４０に形成するための異方性ドライエッチングの際にエッチングストッパとして機能する第２絶縁膜である。第２絶縁膜１１は、例えばシリコン窒化膜でありうる。コンタクトプラグを形成するためのコンタクトホールのレジストパターンがミスアライメントにより素子分離膜４５の領域内に入ることがありうる。しかし、層間絶縁膜４０に対して高選択比を有する第２絶縁膜１１が存在することにより、コンタクトホール（コンタクトプラグ）の底部が素子分離膜４５の底面や側面のウェル３９に接触することがない。したがって、動作時にＭＯＳトランジスタの拡散領域（ソースまたはドレイン）とウェル３９と間で電流が流れることを抑制することができる。この効果は特許文献１にも記載されている通りである。同様に、ゲート電極へ接続するように設計されているコンタクトプラグを形成するためのコンタクトホールのミスアライメントによる突き抜けも抑制することができる。以上より、第２絶縁膜１１により、コンタクトプラグと拡散層、あるいはコンタクトプラグとゲート電極とのカバーマージンを小さくしたレイアウトが可能となり、微細な画素構造を実現することができる。
【００２６】
第１絶縁膜１０は、転送ＭＯＳトランジスタ２のゲート電極３１の上面の第２領域ＵＳ２の上には配置されない。また、第２絶縁膜１１は、フローティングディフュージョン３におけるコンタクトプラグ４１ａ１の周囲ならびにゲート電極３１の第２側面ＳＳ２および第２領域ＵＳ２を覆うように連続的に配置されている一方で第１領域ＵＳ１の上には配置されていない。つまり、第１絶縁膜１０および第２絶縁膜１１は、転送ＭＯＳトランジスタ２のゲート電極３１の上では重なり合っていない。換言すれば、転送ＭＯＳトランジスタ２のゲート電極３１上の第１の絶縁膜１０の上面は、コンタクトプラグが形成される層間絶縁膜４０と接する構造となっている。このような構造によれば、ゲート電極３１上で第１の絶縁膜１０と第２の絶縁膜１１とが重なる構成に比べて、光電変換装置の段差が低減できることから、感度やＦナンバー比例性を向上させることができる。
【００２７】
第２絶縁膜１１の上には層間絶縁膜４０が形成されている。層間絶縁膜４０は、例えば、ＮＳＧ膜、ＢＰＳＧ膜またはＨＤＰ−ＳｉＯ膜でありうるが、他の膜であってもよい。層間絶縁膜４０は、ＣＭＰプロセスなどの平坦化手法を用いてその表面が平坦化される。ＣＭＰプロセスにおける研磨量（ＣＭＰプロセスによる膜厚の減少量）は、ＣＭＰプロセスの前の状態における層間絶縁膜４０の表面の段差に依存する。段差が大きくなるほど研磨量が大きくなる。研磨量が大きくなると、それに応じて研磨量の面内ばらつきが大きくなる。ＣＭＰプロセス後の層間絶縁膜４０の厚さは、研磨量の面内ばらつきを考慮して、安定に管理するために十分な厚さに設定される。よって、ＣＭＰプロセスの直前における段差が小さいほど、ＣＭＰプロセス後における層間絶縁膜４０を薄くすることができる。画素１０１内では、光電変換素子１が配置された領域よりも、転送ＭＯＳトランジスタ２などのＭＯＳトランジスタのゲート電極が配置された領域の方が、ゲート電極の厚さ分だけウェル３９或いは半導体基板の表面からの高さが大きくなる。そこで、ＭＯＳトランジスタ、特に転送ＭＯＳトランジスタ２のゲート電極３１の上で第１絶縁膜１０と第２絶縁膜１１とが重なり合わない構造とすることで、層間絶縁膜４０を薄くすることができる。これによって、感度やＦナンバー比例性を向上させることができる。前述したように、反射防止膜としての第１絶縁膜１０は、光電変換素子１に必然的に隣接するＭＯＳトランジスタである転送ＭＯＳトランジスタ２のゲート電極３１の一部分（第１領域ＵＳ１）に乗り上げることが望ましい。また、転送ＭＯＳトランジスタ２は、コンタクトプラグ４１ａ１が接続されるフローティングディフュージョン３を１つの主電極（拡散領域）として構成される。そして、エッチングストッパとして機能する第２絶縁膜１１は、フローティングディフュージョン３におけるコンタクトプラグ４１ａ１の周囲ならびにゲート電極３１の第２側面ＳＳ２および第２領域ＵＳ２を覆うように連続的に配置されている。つまり、ゲート電極３１の上には第１絶縁膜１０と第２絶縁膜１１との双方が乗り上げるが、ゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わない。これは、層間絶縁膜４０の厚さの低減、つまり光電変換素子１の上の構造体の厚さの低減に有利である。
【００２８】
この実施形態では、平坦化の手法としてＣＭＰを例示したが、他の平坦化手法を採用しても同様の効果が得られる。さらに、図示されていないが、ゲート電極３１が素子分離膜４５の上に乗り上げている箇所が存在し、その上部に第１絶縁膜１０が存在する場合には、さらに大きな効果が期待できるが、本発明はそのような構成に限定されるものではない。
【００２９】
なお、図２では、配線層、カラーフィルター、マイクロレンズなどの構造が省略されているが、光電変換装置が配線層を備えることは当然であるし、カラーフィルターおよび／またはマイクロレンズを備えてもよい。
【００３０】
図３は、第２実施形態の光電変換装置の構成を示す断面であり、図３（ａ）は画素領域６０１の画素１０１の一部の断面図、図３（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１実施形態に従いうる。第２実施形態では、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合っていない構成に加えて、光電変換素子１の上においても第１絶縁膜１０と第２絶縁膜１１とが重なり合っていない。一例において、第１絶縁膜１０は、シリコン窒化膜３６ａとシリコン酸化膜３７ａとの積層構造で構成され、第２絶縁膜１１は、単層のシリコン窒化膜で構成されうる。光電変換素子１の反射防止効果を考慮する際に、第２絶縁膜１１とシリコン酸化膜３７ａとが異なる屈折率を有する場合、第２絶縁膜１１とシリコン酸化膜３７ａとの界面における反射率が上昇してしまい、反射防止効果が低減する。第２実施形態では、光電変換素子１の第２絶縁膜１１を形成しない構成により、反射防止効果の低下を抑制することができる。
【００３１】
図４は、第３実施形態の光電変換装置の構成を示す断面であり、図４（ａ）は画素領域６０１の画素１０１の一部の断面図、図４（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１又は第２実施形態に従いうる。第３実施形態では、画素１０１を含む画素領域６０１に配されたＭＯＳトランジスタの拡散領域（具体的には、フローティングディフュージョン３、リセットＭＯＳトランジスタ４の拡散領域（半導体領域３４）、および、他のＭＯＳトランジスタの拡散領域。）は、周辺回路領域６０２に配置されたＬＤＤ構造のＭＯＳトランジスタの拡散領域４３の不純物濃度よりも低い構造に形成されている。この構造により、画素１０１を含む画素領域６０１に配置されたＭＯＳトランジスタ２、４、５、６のホットキャリアによる特性劣化の抑制、周辺回路領域６０２に配置されたＭＯＳトランジスタの駆動能力の向上を両立することができる。
【００３２】
第３実施形態では、画素１０１を含む画素領域６０１では、コンタクトプラグ（第１コンタクトプラグ）４１ａ１、４１ａ２などのコンタクトプラグを除く領域がシリコン窒素膜３６ａで覆われている。画素領域６０１では、シリコン窒化膜３６ａは、セルフアラインコンタクトのエッチングストッパとして機能する。画素領域６０１では、第２絶縁膜１１は、第１絶縁膜１０の上に配置されて、コンタクトプラグ４１ａ２などのコンタクトプラグが素子分離膜４５の領域に形成されることを防止するために使用されうる。
【００３３】
周辺回路領域６０２に配置された複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタは、ＬＤＤ構造を有する。周辺回路領域６０２では、ＭＯＳトランジスタのゲート電極４２の側面に接するサイドスペーサの一部としてシリコン窒化膜３６ｂが残存しているが、シリコン窒化膜３６ｂは、コンタクトプラグ（第２コンタクトプラグ）４１ｂからは離隔している。コンタクトプラグ４１ｂは、セルフアラインコンタクト技術により形成されうる。即ち、コンタクトプラグ４１ｂを形成するためのコンタクトホールのエッチング時に、シリコン窒化膜３６ｂおよびシリコン酸化膜３７ｂからなるサイドスペーサを覆う第２絶縁膜１１がエッチングストッパとして利用されうる。光電変換素子１が配置された領域における第１絶縁膜１０の上には、反射防止の効果が高まる場合には、第２絶縁膜１１が配置されうる。
【００３４】
第３実施形態においても、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わないように第１絶縁膜１０および第２絶縁膜１１が配置され、感度やＦナンバー比例性の向上が図られている。
【００３５】
図５は、第４実施形態の光電変換装置の構成を示す断面であり、図５（ａ）は画素領域６０１の画素１０１の一部の断面図、図５（ｂ）は周辺回路領域６０２の一部の断面図である。ここで特に言及しない事項は第１乃至第３実施形態に従いうる。第４実施形態では、周辺回路領域６０２の複数のＭＯＳトランジスタの少なくとも１つのＭＯＳトランジスタ（高速化が要求されるＭＯＳトランジスタ）のゲート電極４２、拡散領域４３が金属シリサイド層４２ａ、４３ａをそれぞれ含むサリサイド構造を有する。金属シリサイド層４２ａ、４３ａは、高融点金属のシリコン化合物で構成される。画素領域６０１でサリサイド構造を使用すると光電変換素子１のリーク電流を増大させ、白キズや暗電流の原因となってしまう可能性があるので、画素領域６０１ではサリサイド構造が採用されていない。
【００３６】
金属シリサイド層４２ａ、４３ａは、例えば、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド又はプラチナシリサイドを含みうる。シリサイド層を形成すべきではない領域には、シリサイド化を防止する保護膜１２が形成される。第１絶縁膜１０が形成されている領域では、金属シリサイド層の形成が抑制されるので、保護膜１２を形成する必要はない。そこで、保護膜１２は、転送ＭＯＳトランジスタ２のゲート電極３１の上面の第２領域ＵＳ２および第２側面ＳＳ２ならびに拡散領域（例えば、フローティングディフュージョン３、半導体領域３４）におけるコンタクトプラグの周囲を覆うように形成されうる。ここで、画素領域１０１において、第１絶縁膜１０と保護膜１２が共に存在しない領域があるとシリサイド層が形成されうるので、第１絶縁膜１０とシリサイド保護膜１２とが重なりあることが好ましい。
【００３７】
第４実施形態においても、転送ＭＯＳトランジスタ２のゲート電極３１の上において第１絶縁膜１０と第２絶縁膜１１とが重なり合わないように第１絶縁膜１０および第２絶縁膜１１が配置され、感度やＦナンバー比例性の向上が図られている。
【００３８】
第４実施形態では、反射防止効果を有する第１絶縁膜１０がシリコン窒化膜３６ａとシリコン酸化膜３７ｂとの積層構造で構成されているが、例えば、単層のシリコン窒化膜で構成されてもよい。例えば、単層のシリコン窒化膜３６ａで第１絶縁膜１０を形成し、そのシリコン窒化膜３６ａをシリサイド化の保護膜として兼用する場合、金属シリサイド層の形成時にシリコン窒化膜３６ａの厚さがエッチング等により減少しうる。この減少量を制御して、第２絶縁膜１１もシリコン窒化膜で構成し、シリコン窒化膜３６ａと第２絶縁膜（この場合、シリコン窒化膜）１１の積層構造によって反射防止膜を構成してもよい。
【００３９】
以下、上記の各実施形態に係る光電変換装置の応用例として、該光電変換装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る光電変換装置と、該光電変換装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
2011243747.tif 000003
【図２】
2011243747.tif 000004
【図３】
2011243747.tif 000005
【図４】
2011243747.tif 000006
【図５】
2011243747.tif 000007