(57)【要約】【課題】サブＣＰＵに何らかの異常があっても、ユーザの利便性を落とすことなく、少なくとも最低限の省エネモードへ移行でき、機器としての動作を保証できるようにする。【解決手段】メインＣＰＵとサブＣＰＵとを備える情報処理装置において、第１の低消費電力状態へ移行させる第１の省エネモード移行手段と、第１の低消費電力状態よりも、さらに低消費電力の第２の低消費電力状態へ移行させる第２の省エネモード移行手段と、第２の低消費電力状態においても作動し本情報処理装置を制御するサブＣＰＵに生じた異常を検知するサブＣＰＵ異常検知手段と、サブＣＰＵ異常検知手段によってサブＣＰＵの異常が検知された場合に、サブＣＰＵを停止させるサブＣＰＵ停止手段と、サブＣＰＵの異常時に、第２の省エネモード移行手段による第２の低消費電力状態への移行を抑制する省エネモード移行管理手段と、を備える。【選択図】図４
2011034401.tif 000002
【特許請求の範囲】
【請求項１】
メインＣＰＵとサブＣＰＵとを備える情報処理装置において、
第１の低消費電力状態へ移行させる第１の省エネモード移行手段と、
前記第１の低消費電力状態よりも、さらに低消費電力の第２の低消費電力状態へ移行させる第２の省エネモード移行手段と、
前記第２の低消費電力状態においても作動し本情報処理装置を制御する前記サブＣＰＵに生じた異常を検知するサブＣＰＵ異常検知手段と、
前記サブＣＰＵ異常検知手段によって前記サブＣＰＵの異常が検知された場合に、前記サブＣＰＵを停止させるサブＣＰＵ停止手段と、
前記サブＣＰＵの異常時に、前記第２の省エネモード移行手段による第２の低消費電力状態への移行を抑制する省エネモード移行管理手段と、
を備えることを特徴とする情報処理装置。
【請求項２】
ユーザに対して前記サブＣＰＵの異常状態を通知する異常状態通知手段をさらに備えたことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記メインＣＰＵとサブＣＰＵは、レジスタの１種であるスクラッチパッド（ＳｃｒａｔｃｈＰａｄ）レジスタを介して情報を交換することを特徴とする請求項１または請求項２に記載の情報処理装置。
【請求項４】
前記第２の低消費電力状態とは、ＳＴＲ（Ｓｕｓｐｅｎｄ  Ｔｏ  ＲＡＭ）モードであることを特徴とする請求項１から請求項３のいずれか１項に記載の情報処理装置。
【請求項５】
前記サブＣＰＵ異常検知手段は、前記サブＣＰＵからの応答が一定時間無かった場合に異常と判定することを特徴とする請求項１から請求項４のいずれか１項に記載の情報処理装置。
【請求項６】
前記異常通知手段は、ＬＥＤまたは操作パネルであることを特徴とする請求項１から請求項５のいずれか１項に記載の情報処理装置。
【請求項７】
読み書き可能な不揮発性メモリをさらに備え、前記異常通知手段は、前記サブＣＰＵに関する異常情報を前記不揮発性メモリに保存し、本情報処理装置の次回起動時に、前記不揮発性メモリに保存された異常情報のログをユーザに通知することを特徴とする請求項１から請求項６のいずれか１項に記載の情報処理装置。
【請求項８】
外部ネットワークに接続するネットワークインターフェースをさらに備え、前記異常通知手段は、前記サブＣＰＵに関する異常情報を、外部ネットワークを経由してユーザに通知することを特徴とする請求項１から請求項７のいずれか１項に記載の情報処理装置。
【請求項９】
メインＣＰＵとサブＣＰＵとを備える情報処理装置における情報処理方法であって、
メインＣＰＵにより、第１の低消費電力状態へ移行させる第１の省エネモード移行工程と、
メインＣＰＵにより、前記第１の低消費電力状態よりも、さらに低消費電力の第２の低消費電力状態へ移行させる第２の省エネモード移行工程と、
メインＣＰＵにより、前記第２の低消費電力状態においても作動し前記情報処理装置を制御する前記サブＣＰＵに生じた異常を検知するサブＣＰＵ異常検知工程と、
メインＣＰＵにより、前記サブＣＰＵ異常検知工程において前記サブＣＰＵの異常が検知された場合に、前記サブＣＰＵを停止させるサブＣＰＵ停止工程と、
メインＣＰＵにより、前記サブＣＰＵの異常時に、前記第２の省エネモード移行工程による第２の低消費電力状態への移行を抑制する省エネモード移行管理工程と、
を含むことを特徴とする情報処理方法。
【請求項１０】
請求項９に記載の情報処理方法をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メインＣＰＵおよびサブＣＰＵを有する情報処理装置における省エネモード移行に係る管理制御に関するものである。
【背景技術】
【０００２】
近年、ますます厳しく要求される環境対策として、ＭＦＰ（マルチファンクションプリンタ）では、更なる低消費電力化が求められている。そのために、各社様々な技術を用いているが、その中でも最も効果が期待される技術として、ＳＴＲ（Ｓｕｓｐｅｎｄ  Ｔｏ  ＲＡＭ）がある。これは、現在のメモリやＣＰＵのレジスタの状態をメインメモリに保存し、ＣＰＵやＨＤＤを含むほとんどのデバイスへの電力供給を停止させ、復帰時には保存したメモリやレジスタの状態の内容を書き戻すことにより、ＯＳなどの再起動を伴わずに、低消費電力でかつ高速に復帰できるというものである。
【０００３】
一部のＭＦＰは、ＳＴＲを実現させるために、通常動作時に使用するメインＣＰＵ以外に、ＳＴＲ中に動作するサブＣＰＵを備えているものがある。そのサブＣＰＵは、ＳＴＲから復帰するための各種復帰要因（電源ボタンの押下、ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）への原稿の挿入、所定のネットワークパケットの受信などの要因）の監視およびメインＣＰＵによる処理への復帰作業や、メインＣＰＵに処理を切り替える必要が無い動作（例えば、ネットワークパケットの自動応答）に関しては、メインＣＰＵを起動することなく、ＳＴＲ状態を維持し、その処理をするといった特徴がある。
【０００４】
このようなサブＣＰＵを備えるＭＦＰにおいて、ＳＴＲモード中の省エネ効果低減を防止する技術が特許文献１に開示されている。ＳＴＲモード中にも作動するサブＣＰＵを備えるＭＦＰでは、ＳＴＲモード中にサブＣＰＵが暴走した場合、ＳＴＲモード時のセンサー電源のＯＮ／ＯＦＦ機能や高速起動制御が正常に機能しなくなり、センサー電源が常にＯＮ状態となってしまい、省エネ効果を低減させる要因となったり、ＳＴＲモードからのリブート動作でエンジン側の補正機能が正常に働かなかったりするといった問題があった。この問題に鑑み、特許文献１の技術では、ＳＴＲモード中に、サブＣＰＵの暴走を検知し、暴走からの復帰を行い、光学系の補正動作が必要か否かを判断するためのエンジン高速起動用情報を不揮発性メモリに格納させ、ＳＴＲモード時のセンサー電源が常にＯＮ状態になることを回避することにより、ＳＴＲモード中の省エネ効果低減を防止している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のようなサブＣＰＵを備えるＭＦＰでは、ＳＴＲモードに移行しようとしたときに、サブＣＰＵに何らかの異常（故障や、暴走）があった場合は、ＳＴＲモードへ移行できなくなってしまい、また、機器としての動作も保証できなくなり、通常動作にも支障を来たす可能性があるといった問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、上記のようなサブＣＰＵに何らかの異常があっても、ユーザの利便性を落とすことなく、少なくとも最低限の省エネモードへ移行でき、機器としての動作を保証できる情報処理装置、情報処理方法及びそのプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、メインＣＰＵとサブＣＰＵとを備える情報処理装置において、第１の低消費電力状態へ移行させる第１の省エネモード移行手段と、前記第１の低消費電力状態よりも、さらに低消費電力の第２の低消費電力状態へ移行させる第２の省エネモード移行手段と、前記第２の低消費電力状態においても作動し本情報処理装置を制御する前記サブＣＰＵに生じた異常を検知するサブＣＰＵ異常検知手段と、前記サブＣＰＵ異常検知手段によって前記サブＣＰＵの異常が検知された場合に、前記サブＣＰＵを停止させるサブＣＰＵ停止手段と、前記サブＣＰＵの異常時に、前記第２の省エネモード移行手段による第２の低消費電力状態への移行を抑制する省エネモード移行管理手段と、を備えることを特徴とする。
【０００８】
また、本発明は、メインＣＰＵとサブＣＰＵとを備える情報処理装置における情報処理方法であって、メインＣＰＵにより、第１の低消費電力状態へ移行させる第１の省エネモード移行工程と、メインＣＰＵにより、前記第１の低消費電力状態よりも、さらに低消費電力の第２の低消費電力状態へ移行させる第２の省エネモード移行工程と、メインＣＰＵにより、前記第２の低消費電力状態においても作動し前記情報処理装置を制御する前記サブＣＰＵに生じた異常を検知するサブＣＰＵ異常検知工程と、メインＣＰＵにより、前記サブＣＰＵ異常検知工程において前記サブＣＰＵの異常が検知された場合に、前記サブＣＰＵを停止させるサブＣＰＵ停止工程と、メインＣＰＵにより、前記サブＣＰＵの異常時に、前記第２の省エネモード移行工程による第２の低消費電力状態への移行を抑制する省エネモード移行管理工程と、を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、上記のようなサブＣＰＵに何らかの異常があっても、ユーザの利便性を落とすことなく、ＳＴＲ等の機能以外の主要機能を提供することができ、かつ情報処理装置として致命的な状態となることを回避することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態の情報処理装置としての画像形成装置の外観と概略構成を示す図である。
【図２】図２は、同装置に備わるコントローラボードおよびエンジンボードのハードウェア構成を示すブロック図である。
【図３】図３は、同コントローラボードの機能ブロック図である。
【図４】図４は、同実施形態の情報処理装置の動作を説明するためのフローチャートである。
【図５】図５は、同実施形態で用いるＳｃｒａｔｃｈＰａｄレジスタを例示した図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、この発明にかかる情報処理装置の一実施の形態を詳細に説明する。なお、同一の構成要素には、同一の符号を付している。
【００１２】
（情報処理装置の構成）
はじめに、本発明の一実施形態の情報処理装置の構成について、図１および図２を用いて説明する。
【００１３】
図１は、本発明の一実施形態の情報処理装置としての画像形成装置の外観と概略構成を示す図である。図２は、同情報処理装置に備わるコントローラボードおよびエンジンボードのハードウェア構成を示すブロック図である。
【００１４】
画像形成装置として実現した場合の本実施形態の情報処理装置１００は、図１に示すように、ユーザインタフェースである操作部１０１と、本体部１０２と、本体部１０２に給紙を行う給紙部１０３と、本体部１０２において画像形成された用紙を排紙する排紙部１０４とを備える。
【００１５】
本体部１０２には、制御基板としてのコントローラボード１０とエンジンボード２０、および装置全体に電力供給する主電源部３０が実装されている。エンジンボード２０は、本体部１０２に備わるプリンタエンジンおよびスキャナエンジン（共に図示せず）を制御したり、スキャナエンジンから画像データを取得するための制御基板である。本実施形態では、コントローラボード１０が、画像形成処理と後述の省エネモード移行管理処理を制御するための制御基板となる。
【００１６】
情報処理装置１００は、上記のように制御基板として、コントローラボード１０とエンジンボード２０を備えている。本実施形態において重要であるのはコントローラボード１０である。エンジンボード２０はオプションであり必須なものではない。すなわち、情報処理装置１００は、コントローラボード１０のみを備える、ＰＣ（パーソナルコンピュータ）に代表される情報処理装置としても実施できるものである。なお、本実施形態において、コントローラボード１０は、ＳＴＲ機能を有する、Ｉｎｔｅｌ  ｘ８６アーキテクチャのＣＰＵとそのチップセットとＢＩＯＳを搭載したシステムであることが前提となる。
【００１７】
このようなコントローラボード１０上には、一般的な構成として、下記の各ＡＳＩＣを介して各デバイスを制御するメインＣＰＵであるＣＰＵ２０２と、メモリコントローラを内蔵したＡＳＩＣ１  ２０３と、メインメモリとしてのメモリ（ＭＥＭ）２０４と、ＡＳＩＣ１  ２０３とエンジンボード２０側にあるエンジン制御部２０７とを仲介するＡＳＩＣ３  ２０５と、ＡＳＩＣ３  ２０５を介して主にエンジン制御部２０７側から送られてきたデータを保存するＨＤＤ２０６がある。
【００１８】
さらに、ＡＳＩＣ２  ２０９はＡＳＩＣ１  ２０３とＡＳＩＣ４  ２１２を仲介するデバイスであり、ＢＩＯＳが格納されたＲＯＭ１  ２１４がこのＡＳＩＣ２  ２０９とバスを介して接続されている。このＡＳＩＣ２  ２０９は、これ以外にも、ＵＳＢインターフェース２１１や、ＲＴＣ（Ｒｅａｌ  Ｔｉｍｅ  Ｃｌｏｃｋ）２１３や、ボードの状態を表示させるＬＥＤ１  ２１０と接続されている。
【００１９】
ＡＳＩＣ４  ２１２は、各種設定情報を保存するＮＶＲＡＭ（Ｎｏｎ−ｖｏｌａｔｉｌｅ  ＲＡＭ）２１５や、ユーザの入力インターフェースとなる操作パネル２１６や、プログラム格納用ＲＯＭ２  ２１８や、ＳＤカードインターフェース２１９、ネットワークインターフェース２２０と接続されている。また、操作パネル２１６には各種状態を示すＬＥＤ２  ２１７が接続されている。ＡＳＩＣ４  ２１２の中には、ＳＴＲモード時における後述の復帰要因を監視するサブＣＰＵであるＣＰＵ２１２ａがあり、このサブＣＰＵ２１２ａからハードリセットを行うことができるように構成されている。
【００２０】
一方、エンジンボード２０は、画像形成のため画像データを処理するエンジン制御部２０７と、ＦＡＸエンジンを制御するＦＡＸ制御部２０８を備えている。
【００２１】
次に、図３に、本実施形態におけるコントローラボード１０の特徴的な機能を機能ブロック図として示し、その説明をする。なお、同図に示す制御部３０は、メインＣＰＵ２０２とその制御プログラムにより実現される。また、記憶部３１は、メモリ（ＭＥＭ）２０４およびＮＶＲＡＭ２１５を含んでいる。
【００２２】
同図に示す第１の省エネモード移行部３０１は、情報処理装置１００を省エネ状態（第１の低消費電力状態）への移行を制御する。本省エネ状態では、エンジン１０７のみ電源をオフとする。
【００２３】
第２の省エネモード移行部３０２は、いわゆるＳＴＲ機能による一部デバイス（エンジン１０７以外のデバイスも含む）の電源をオフする低消費電力状態（第２の低消費電力状態；ここでは、ＳＴＲモード）への移行を制御する。
【００２４】
サブＣＰＵ異常検知部３０３は、サブＣＰＵ２１２ａに生じた異常を検知する。本実施形態では、メインＣＰＵ２０２がサブＣＰＵ２１２ａと通信を行い、サブＣＰＵ２１２ａからの応答が一定時間無かった場合に異常と判定する。
【００２５】
サブＣＰＵ停止部３０４は、サブＣＰＵ異常検知部３０３によってサブＣＰＵ２１２ａの異常が検知された場合に、サブＣＰＵ２１２ａを停止させる。
【００２６】
省エネモード移行管理部３０５は、サブＣＰＵ２１２ａの異常時に（すなわち、サブＣＰＵ異常検知部３０３によってサブＣＰＵ２１２ａの異常が検知された場合に）、第２の省エネモード移行部３０２による第２の低消費電力状態への移行を抑制する。なお、省エネモード移行管理部３０５は、サブＣＰＵ２１２ａの上記停止後、ＳＴＲ移行抑制フラグをセットする（詳細は後述）。そして、ＳＴＲモードへの移行要求が発生した場合はこのＳＴＲ移行抑制フラグを参照し、このフラグがセットされている場合は第２の省エネモード移行部３０２によるＳＴＲ移行を拒否し、現在の状態を継続させる。
【００２７】
異常状態通知部３０６は、ユーザに対してサブＣＰＵ２１２ａの異常状態を通知する。この通知は、ＬＥＤ１  ２１０、操作パネル２１６、またはＬＥＤ２  ２１７のいずれかを用いた表示により、あるいはネットワーク２２０を介してユーザに通知される。また、このとき、サブＣＰＵ２１２ａに関する異常情報を読み書き可能な不揮発性メモリ（ＮＶＲＡＭ）２１５に保存し、本情報処理装置１００の次回起動時に、ＮＶＲＡＭ２１５に保存された異常情報のログを操作パネル２１６等によりユーザに通知する。
【００２８】
通常状態復帰部３０７は、情報処理装置１００が第１の低消費電力状態または第２の低消費電力状態（ＳＴＲモード）にある場合に、これらの低消費電力状態からの復帰要因（電源ボタンの押下、ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）への原稿の挿入等のユーザによる操作や、所定のネットワークパケットの受信など）が発生した場合に、情報処理装置１００を第１または第２の低消費電力状態から通常状態に復帰させる。
【００２９】
（情報処理装置１００の動作）
続いて、本実施形態の情報処理装置１００の動作について、図４を用いて説明する。図４は、本実施形態の情報処理装置１００の動作を説明するためのフローチャートである。
【００３０】
はじめに、電源投入により情報処理装置１００の起動処理が開始される（ステップＳ４０１）。
【００３１】
次に、メインＣＰＵ２０２と、ＡＳＩＣ４  ２１２に搭載されたサブＣＰＵ２１２ａ間にて通信を開始する（ステップＳ４０２）。このとき、サブＣＰＵ２１２ａの異常が検知された場合は（ステップＳ４０３でＹｅｓ）、ステップＳ４０４へ進み、異常が無かった場合は（ステップＳ４０３でＮｏ）、ステップＳ４０７へ進む。本実施形態では、サブＣＰＵ２１２ａからの応答が一定時間無かった場合に異常と判定する。
【００３２】
ステップＳ４０４では、ＣＰＵ２０２は、ＡＳＩＣ４  ２１２に搭載されたサブＣＰＵ２１２ａの動作停止を実行する。
【００３３】
続いて、ＳＴＲ移行抑制フラグをセットする（ステップＳ４０５）。このフラグは、メモリ（ＭＥＭ）２０４にあるレジスタに設けられている。図５に、このＳＴＲ移行抑制フラグがセットされるレジスタの一例を示す。本実施形態では３２ビットのレジスタであるスクラッチパッド（ＳｃｒａｔｃｈＰａｄ）レジスタを用いることとするが、これに限定するものではない。なお、ＳｃｒａｔｃｈＰａｄレジスタは、同図に、ＤＡＴＡ００〜１５として示すように１６個あり、それぞれのレジスタをメインＣＰＵ２０２とサブＣＰＵ２１２ａとでアクセスすることが可能である。
【００３４】
続いて、ユーザに対して異常を通知する（ステップＳ４０６）。この通知は、ＬＥＤ１  ２１０、操作パネル２１６、またはＬＥＤ２  ２１７のいずれかを用いた表示により、あるいはネットワークインターフェース２２０を介してユーザに通知される。また、このとき、サブＣＰＵ２１２ａに関する異常情報を不揮発性メモリ（ＮＶＲＡＭ）２１５に保存する。そして、本情報処理装置１００の次回起動時に、ＮＶＲＡＭ２１５に保存された異常情報のログをユーザに通知する。
【００３５】
次に、通常の操作や処理が可能な状態（すなわち通常状態）へ移行する（ステップＳ４０７）。
【００３６】
この通常状態で省エネ移行要求があった場合、例えばＲＴＣ  ２１３による時間設定による移行要求があった場合（すなわち、情報処理装置１００が操作されなかった時間が、設定された時間となった場合）は（ステップＳ４０８でＹｅｓ）、ステップＳ４０９へ進み、この移行要求が無かった場合は（ステップＳ４０８でＮｏ）、現状の通常状態を継続する。
【００３７】
ステップＳ４０９では、省エネ状態（第１の低消費電力状態）へ移行する。本省エネ状態は、エンジン１０７のみ電源をオフとする。
【００３８】
この後、通常状態への復帰要因が発生した場合（ステップＳ４１０でＹｅｓ）、ステップＳ４０７で通常状態へ移行し、そうでない場合は（ステップＳ４１０でＮｏ）、現状の省エネ状態を継続する。
【００３９】
上記省エネ状態から、さらにＳＴＲ移行要求があった場合には（ステップＳ４１１でＹｅｓ）、ステップＳ４１２へ進む。一方、ＳＴＲ移行要求が無かった場合は（ステップＳ４１１でＮｏ）、そのまま省エネ状態を継続する。
【００４０】
ステップＳ４１２では、メモリ（ＭＥＭ）２０４にあるＳＴＲ移行抑制フラグがセットされているか否か（すなわち１か０か）判定する。
【００４１】
このときＳＴＲ移行抑制フラグがセット（＝１）されている場合（ステップＳ４１２でＹｅｓ）、ＳＴＲモード移行を拒否し、省エネ状態を継続する（ステップＳ４１３）。
【００４２】
一方、ＳＴＲ移行抑制フラグがセットされていない場合（ステップＳ４１２でＮｏ）、ＳＴＲモードに移行する（ステップＳ４１４）。
【００４３】
この後、通常状態への復帰要因が発生した場合（ステップＳ４１５でＹｅｓ）、ステップＳ４０７で通常状態へ移行し、そうでない場合は（ステップＳ４１５でＮｏ）、現状の低消費電力状態を継続する。
【００４４】
本実施形態では、サブＣＰＵ２１２ａの異常を検知し、異常がある場合はＳＴＲ移行抑制フラグをセットし、以後、ＳＴＲモードへの移行を拒否するように動作するので、サブＣＰＵ２１２ａが正常に動作できない場合でも、情報処理装置１００の機器としての動作を保証することができる。また、ＳＴＲモードへ移行できなくても、少なくとも最低限の省エネ状態（第１の低消費電力状態）とすることができる。
【００４５】
なお、本実施形態の情報処理装置で実行される省エネモード移行管理処理ためのプログラムは、前述の制御部が実行する制御プログラムとして、ＲＯＭ等の不揮発性記憶媒体に予め組み込まれて提供される。
【００４６】
また、上記プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
【００４７】
さらに、上記プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、上記プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
【符号の説明】
【００４８】
１０…コントローラボード
２０…エンジンボード
３０…主電源部
１００…情報処理装置（画像形成装置）
１０１…操作部
１０２…本体部
１０３…給紙部
１０４…排紙部
２０２…ＣＰＵ（メインＣＰＵ）
２１２ａ…ＣＰＵ（サブＣＰＵ）
３０１…第１の省エネモード移行部
３０２…第２の省エネモード移行部
３０３…サブＣＰＵ異常検知部
３０４…サブＣＰＵ停止部
３０５…省エネモード移行管理部
３０６…異常状態通知部
３０７…通常状態復帰部
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００８−１３１６０３号公報
【図１】
2011034401.tif 000003
【図２】
2011034401.tif 000004
【図３】
2011034401.tif 000005
【図４】
2011034401.tif 000006
【図５】
2011034401.tif 000007