(57)【要約】【課題】センスアンプ接地電位の変動で発生するノイズによる誤動作を防いだ半導体装置を提供する。【解決手段】センスアンプに接地電位を供給するための電極パッドであるセンスアンプ接地電位用パッドと、センスアンプ接地電位用パッドに接続された第１の導電線と、パッド列に含まれる複数の電極パッドのうち、センスアンプ接地電位用パッドとの距離が最も近い電極パッドに接続された第２の導電線と、を有し、第２の導電線がパッド列を基準にして第１の導電線とは反対側に延びている構成である。【選択図】図２
2011066050.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルと、
前記複数のメモリセルから選択された１つのメモリセルに蓄えられた情報を示す信号を増幅するセンスアンプと、
複数の電極パッドが一定の方向に沿って配置されたパッド列と、
前記センスアンプに接地電位を供給するための電極パッドであるセンスアンプ接地電位用パッドと、
前記センスアンプ接地電位用パッドに接続された第１の導電線と、
前記パッド列に含まれる前記複数の電極パッドのうち、前記センスアンプ接地電位用パッドとの距離が最も近い電極パッドに接続された第２の導電線と、を有し、
前記第２の導電線は、前記パッド列を基準にして前記第１の導電線とは反対側に延びている構成である、半導体装置。
【請求項２】
前記センスアンプ接地電位用パッドが前記パッド列に配置され、
前記第２の導電線に接続された電極パッドが前記センスアンプ接地電位用パッドの隣に配置された電極パッドである、請求項１記載の半導体装置。
【請求項３】
前記センスアンプ接地電位用パッドは、前記パッド列の軸に平行で、かつ、該パッド列から所定の距離だけ離れた軸上に配置されている、請求項１記載の半導体装置。
【請求項４】
前記所定の距離は前記パッド列におけるパッド間隔の２倍以上である、請求項３記載の半導体装置。
【請求項５】
前記第２の導電線に接続された電極パッドが、少なくとも半導体装置の外部から信号が入力される、または、半導体装置の外部に信号を出力するための信号用パッドである、請求１から４のいずれか１項記載の半導体装置。
【請求項６】
前記信号用パッドは、前記複数のメモリセルのうち１つのメモリセルを選択するための信号であるアドレス信号が半導体装置の外部から入力される電極パッド、および該アドレス信号と同等の動作周波数で信号が半導体装置の外部から入力される電極パッドのうち、いずれかである、請求項５記載の半導体装置。
【請求項７】
前記信号用パッドは、データが入力され、かつ、データを出力するための電極パッド、データ入力を可能にするか否かを設定するための信号が入力される電極パッド、およびデータ入出力の動作基準となる信号を入出力するための電極パッドのうち、いずれかである、請求項５記載の半導体装置。
【請求項８】
前記信号用パッドは、各種信号の入力または出力のタイミングを決める際に基準となるクロック信号または該クロック信号の反対の電位の信号を入力するための電極パッドである、請求項５記載の半導体装置。
【請求項９】
前記第２の導電線に接続された電極パッドが、半導体装置に印加される電源電圧よりも電圧ばらつきのマージンが小さい、一定の電圧が入力される定電圧用パッドである、請求項１から４のいずれか１項記載の半導体装置。
【請求項１０】
前記一定の電圧が、前記電源電圧よりも低い電圧で、前記複数のメモリセルに供給するための基準電圧である、請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電極パッドを有する半導体装置に関する。
【背景技術】
【０００２】
メモリデバイスの一種であるＤＲＡＭ（Dynamic Random Access Memory）は、複数のメモリセルが配置されたセルブロックと、複数のメモリセルから選択された１つのメモリセルに蓄えられた情報を示す信号を増幅するセンスアンプとを有する。そして、セルブロックおよびセンスアンプ等の内部回路と接続された複数の電極パッド（以下では、単にパッドと称する）がメモリデバイスのチップ表面に設けられている。
【０００３】
メモリデバイスのチップを用いた半導体装置のパッケージの一例として、パッドがワイヤーボンディングによるワイヤーを介してボンドフィンガーと接続され、ボンドフィンガーが外部端子に相当する半田ボールに接続された構成のものがある。なお、パッドとボンドフィンガーとを接続するワイヤーは、チップ内のメタル配線と区別するためにボンディングワイヤーと呼ばれることがあるが、本明細書では、単にワイヤーと称する。
【０００４】
上記パッドは、その目的に応じて複数の種類がある。ここでは、複数の種類のパッドのうち、その一部を説明する。パッドとして、セルブロック内の複数のメモリセルのうち１つを選択するためのアドレス信号が外部から入力されるアドレス選択用パッド（以下では、ＡＤＤパッドと表記する）と、データの入力／出力のためのパッド（以下では、ＤＱパッドと表記する）と、センスアンプに接地電位（ＶＳＳＳＡ）を供給するためのパッドであるセンスアンプ接地電位用パッド（以下では、ＶＳＳＳＡパッドと表記する）がある。ＡＤＤパッドとＤＱパッドは、少なくとも半導体装置の外部から信号が入力される、または、外部に信号を出力するためのパッドである信号用パッドに属する。
【０００５】
半導体積層パッケージの一例が、特許文献１に開示されている。この文献に開示されたチップでは、複数のパッドがチップの中央付近に、チップの長手方向に並んで配置されている。各パッドはワイヤー線を介して接続ランドまたは配線拡張部に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−０３８１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
パッド列の各パッドからパッド列を基準にして同じ方向にワイヤーボンディングがそれぞれ行われると、隣り合うパッドのそれぞれに接続されたワイヤーは、パッド間隔の距離を空けて、平行に設けられた構成となる。ＤＱパッドの隣にＶＳＳＳＡパッドが配置されていると、ＶＳＳＳＡパッドに接続された第１のワイヤーとＤＱパッドに接続された第２のワイヤーとが、パッド間隔の距離を空けて、平行して延びている構成となる。
【０００８】
ＶＳＳＳＡの電位変動により第１のワイヤーにノイズが発生すると、パッド間隔の距離で第１のワイヤーと第２のワイヤーが平行して延びているため、ノイズが第２のワイヤーに伝搬することがある。この場合、ＤＱパッドを介して入力された信号に悪影響を及ぼしてしまうことになる。第１のワイヤーにおけるノイズの発生とＤＱパッドへの信号の入力のタイミングが一致すると、メモリデバイスは、ＤＱ系の信号のハイレベルをローレベルに、または、ローレベルをハイレベルに誤認識してしまうおそれがある。
【０００９】
特許文献１に開示された技術では、ＤＱ系信号用のパッドの隣にＤＱ系の接地電位用パッド（ＶＳＳＱパッドに相当）が配置され、それぞれのパッドに接続されるワイヤー線の延びる方向がチップ中央付近を基準にして逆になっている。しかし、特許文献１には、ＤＱ系信号用のパッドの隣にＶＳＳＳＡパッドが配置された場合については開示されていない。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、センスアンプに接地電位を供給するための電極パッドであるセンスアンプ接地電位用パッドと、センスアンプ接地電位用パッドに接続された第１の導電線と、パッド列に含まれる複数の電極パッドのうち、センスアンプ接地電位用パッドとの距離が最も近い電極パッドに接続された第２の導電線と、を有し、第２の導電線がパッド列を基準にして第１の導電線とは反対側に延びている構成である。
【００１１】
センスアンプ接地電位用パッドに接続された第１の導電線とセンスアンプ接地電位用パッドに最も近い電極パッドに接続された第２の導電線とがパッド列を基準にして反対方向に延びているため、これら２つの電極パッドが近くに配置されていても、第２の導電線は第１の導電線に発生するノイズの影響を受けることがない。
【発明の効果】
【００１２】
本発明によれば、センスアンプ接地電位の変動によりノイズが発生しても、半導体装置の誤動作を防ぐことができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態の半導体装置の一構成例を示すブロック図である。
【図２】図１に示した半導体装置のパッド列の一構成例を示す平面図である。
【図３】実施例１の半導体装置のパッド列の一構成例を示す平面図である。
【図４】実施例２の半導体装置のパッド列の一構成例を示す平面図である。
【図５Ａ】実施例３の半導体装置のパッド列の一構成例を示す平面図である。
【図５Ｂ】実施例３の半導体装置のパッド列について、別の構成例を示す平面図である。
【図６Ａ】第２の実施形態の半導体装置のパッド配置の一構成例を示す平面図である。
【図６Ｂ】第２の実施形態の半導体装置におけるパッド配置の別の構成例を示す平面図である。
【図７】実施例４の半導体装置のパッド配置の一構成例を示す平面図である。
【図８】実施例５の半導体装置のパッド配置の一構成例を示す平面図である。
【図９】実施例６の半導体装置のパッド配置の一構成例を示す平面図である。
【発明を実施するための形態】
【００１４】
本実施形態の半導体装置を説明する。以下の実施形態で説明する半導体装置が半導体記憶装置の場合とする。
【００１５】
（第１の実施形態）
本実施形態の半導体装置の構成を説明する。図１は本実施形態の半導体装置の一構成例を示すブロック図である。
【００１６】
図１に示すように、半導体装置１は、複数のセルブロック２と、リード／ライト制御部３と、データ入力／出力制御部４と、複数の電極パッドを含むパッド列４０とを有する。各セルブロック２には、複数のメモリセルが設けられている。リード／ライト制御部３は、センスアンプ５、列デコーダ６および行レコーダ７を含む構成である。図１に、パッド列４０から内部回路への電圧供給経路、ならびにパッド列４０と内部回路との間の信号の送受信の経路を矢印で示す。図に示さないが、レイアウトの一例として、パッド列４０はチップの中央付近に、チップの長手方向に沿って設けられ、複数のセルブロック２は、パッド列４０で分けられた２つの領域に均等になるようにパッド列４０の両側に配置されている。
【００１７】
半導体チップが搭載されるパッケージの構成について、半導体チップがＤＲＡＭの場合で説明する。絶縁体の上に、外部との接続のための半田ボール、ボンドフィンガー、および、対応するボンドフィンガーと半田ボールとを接続する導電体が設けられ、かつ、ＤＲＡＭチップの電極パッドのパッド列を露出するための開口が絶縁体に形成されたものがパッケージ基板として用意される。その開口からＤＲＡＭチップの電極パッドが露出するように、ＤＲＡＭチップとパッケージ基板とが配置されて、導電線によりチップの電極パッドとボンドフィンガーとが接続される。
【００１８】
電極パッドとボンドフィンガーとを接続する導電線の一例として上述のボンディングワイヤーがあるが、導電線は、ボンディングワイヤーに限られず、ポリイミド等の薄い絶縁層上に銅等の導電性材で形成されるプリント配線も含まれる。以下では、導電線がボンディングワイヤーの場合で説明する。また、ボンディングワイヤーを単に「ワイヤー」と称し、電極パッドを単に「パッド」と称する。
【００１９】
図２は図１に示した半導体装置のパッド列の一構成例を示す平面図である。図２に示すように、チップ１０の表面上に、複数のパッドが一定の方向に沿って所定の間隔をあけて配置されたパッド列４０が設けられている。複数のパッドのうち、ＶＳＳＳＡパッド１１が信号用パッドと隣り合って配置されている。図２に示す構成例では、信号用パッドがＤＱパッド１２ａ、１２ｂである。
【００２０】
なお、パッケージの構成の説明で述べたように、図２において、ボンドフィンガー１５、１６ａ、１６ｂとチップ１０の間には絶縁体が設けられているが、絶縁体を図に示すことを省略している。また、パッド列４０を露出するための開口を図に示すことを省略している。これらの構成を図に示すことを省略することは、図３から図９の各平面図についても同様であり、以下では、その説明を省略する。
【００２１】
ＶＳＳＳＡパッド１１に接続されたワイヤー１３は、パッド列４０に対して図の右側に設けられたボンドフィンガー１５と接続されている。一方、ＤＱパッド１２ａに接続されたワイヤー１４ａは、パッド列４０に対して図の左側に設けられたボンドフィンガー１６ａと接続され、ＤＱパッド１２ｂに接続されたワイヤー１４ｂは、パッド列４０に対して図の左側に設けられたボンドフィンガー１６ｂと接続されている。ワイヤー１４ａ、１４ｂは、パッド列４０を基準にすると、ワイヤー１３とは反対側に延びている。
【００２２】
なお、ＤＱパッド１２ａの隣のパッド１７ａとＤＱパッド１２ｂの隣のパッド１７ｂは、ＶＳＳＳＡパッド以外であれば、どの種類のパッドでもよい。また、ボンドフィンガー１５、１６ａ、１６ｂのそれぞれは図に示さない半田ボールに接続されており、その詳細な説明を省略する。
【００２３】
本実施形態によれば、ＤＱパッドとＶＳＳＳＡパッドが隣り合っていても、ＤＱパッドに接続されたワイヤーとＶＳＳＳＡパッドに接続されたワイヤーが平行していない。そのため、ＶＳＳＳＡの電位変動とＤＱの入出力のタイミングが重なっても、ＶＳＳＳＡパッドに接続されるワイヤーに発生したノイズがＤＱパッドに接続されたワイヤーに影響を及ぼすことがなく、デバイスが、ＤＱの信号のハイレベルをローレベルに、ローレベルをハイレベルに誤認識するのを防げる。
【００２４】
なお、ＤＱ系のパッドとして、その他にも、データ入力を可能にするか否かを設定するための信号（データ入力をマスクする信号）が入力されるＤＭ用パッド、データ入出力のタイミングの動作基準となる信号（ＤＱＳ信号と称する）が入力されるＤＱＳ用パッド、および、ＤＱＳ信号の反対の電位の信号（ＤＱＳＢ信号と称する）が入力されるＤＱＳＢ用パッドがある。メモリデバイスの誤動作を防ぐために、ＤＭ用パッド、ＤＱＳ用パッドおよびＤＱＳＢ用パッドのいずれかの信号用パッドをＶＳＳＳＡパッドに隣接させる場合には、本実施形態で説明したように、信号用パッドに接続されるワイヤーを、パッド列を基準にして、ＶＳＳＳＡに接続されるワイヤーとは反対側に延びるように構成すればよい。
【実施例１】
【００２５】
本実施例は、ＶＳＳＳＡパッドに隣り合う信号用パッドがＡＤＤパッドの場合である。図３は本実施例の半導体装置のパッド列の一構成例を示す平面図である。
【００２６】
図３に示すように、チップ１０の表面上にパッド列４０が設けられ、パッド列４０には、ＶＳＳＳＡパッド２１とＡＤＤパッド２２ａ、２２ｂが隣り合って配置されている。ＶＳＳＳＡパッド２１に接続されたワイヤー２３は、パッド列４０に対して図の右側に設けられたボンドフィンガー２５と接続されている。一方、ＡＤＤパッド２２ａに接続されたワイヤー２４ａは、パッド列４０に対して図の左側に設けられたボンドフィンガー２６ａと接続され、ＡＤＤパッド２２ｂに接続されたワイヤー２４ｂは、パッド列４０に対して図の左側に設けられたボンドフィンガー２６ｂと接続されている。ワイヤー２４ａ、２４ｂは、パッド列４０を基準にすると、ワイヤー２３とは反対側に延びている。
【００２７】
なお、ＡＤＤパッド２２ａの隣のパッド２７ａとＡＤＤパッド２２ｂの隣のパッド２７ｂについての詳細な説明は省略するが、これらのパッドのいずれかがＶＳＳＳＡパッドであれば、パッド列から図の右側にワイヤーが延びている構成である。パッド２７ａとパッド２７ｂがＶＳＳＳＡパッド以外であれば、これらのパッドに接続されたワイヤーがワイヤー２４ａまたはワイヤー２４ｂと平行して延在してもよい。また、ボンドフィンガー２５、２６ａ、２６ｂのそれぞれは図に示さない半田ボールに接続されている。
【００２８】
本実施例によれば、ＡＤＤパッドとＶＳＳＳＡパッドが隣り合っていても、ＡＤＤパッドに接続されたワイヤーとＶＳＳＳＡパッドに接続されたワイヤーが平行していない。そのため、ＶＳＳＳＡの電位変動とアドレス信号の入力のタイミングが重なっても、ＶＳＳＳＡパッドに接続されるワイヤーに発生したノイズがＡＤＤパッドに接続されたワイヤーに影響を及ぼすことを防げる。
【００２９】
なお、アドレス信号と同等の動作周波数で入力されるコマンド信号およびコントロール信号にとっても、ＶＳＳＳＡの電位変動は、ノイズ源になる。また、各種信号の入力または出力のタイミングを決める際に基準となるクロック信号（ＣＫ）、または、クロック信号の反対の電位の信号（ＣＫＢ）にノイズがのると、メモリデバイスが誤動作するおそれがある。そのため、コマンド信号入力のためのパッド（以下では、ＣＭＤパッドと表記する）、コントロール信号入力のためのパッド（以下では、ＣＴＲＬパッドと表記する）、クロック信号を入力するためのパッド（以下では、ＣＫパッドと表記する）、および、クロック信号の反対の電位の信号を入力するためのパッド（以下では、ＣＫＢパッドと表記する）に、ＶＳＳＳＡの電位変動によるノイズが入らないようにする必要がある。
【００３０】
メモリデバイスの誤動作を防ぐために、ＣＭＤパッド、ＣＴＲＬパッド、ＣＫパッドおよびＣＫＢパッドのいずれかの信号用パッドをＶＳＳＳＡパッドに隣接させる場合には、本実施例で説明したように、信号用パッドに接続されるワイヤーを、パッド列を基準にして、ＶＳＳＳＡに接続されるワイヤーとは反対側に延びるように構成すればよい。
【実施例２】
【００３１】
本実施例は、セルブロックに定電圧を供給するためのパッドである定電圧用パッドにＶＳＳＳＡパッドが隣り合う場合である。ここでは、定電圧が基準電圧（ＶＲＥＦ）の場合で説明する。以下では、外部から印加される基準電圧をセルブロックに供給するためのパッドをＶＲＥＦパッドと表記する。
【００３２】
基準電圧は、電源電圧（ＶＤＤ）よりも低い電圧で、かつ、電圧マージンが小さい。そのため、ＶＳＳＳＡの電位変動によるノイズから受ける影響が大きく、ＶＲＥＦが電圧マージンを越えて振れてしまうと、メモリセルが誤動作してしまう。
【００３３】
図４は本実施例の半導体装置のパッド列の一構成例を示す平面図である。図４に示すように、チップ１０の表面上にパッド列４０が設けられ、パッド列４０には、ＶＳＳＳＡパッド３１にＶＲＥＦパッド３２が隣り合って配置されている。ＶＳＳＳＡパッド３１に接続されたワイヤー３３は、パッド列４０に対して図の左側に設けられたボンドフィンガー３５と接続されている。
【００３４】
一方、ＶＲＥＦパッド３２に接続されたワイヤー３４は、パッド列４０に対して図の右側に設けられたボンドフィンガー３６と接続されている。ワイヤー３４は、パッド列４０を基準にすると、ワイヤー３３とは反対側に延びている。
【００３５】
なお、パッド３７ａ、３７ｂについての詳細な説明を省略するが、パッド３７ａに接続されるワイヤーはパッド列から図の右側に延びた構成であることが望ましい。ボンドフィンガー３５、３６のそれぞれは図に示さない半田ボールに接続されている。
【００３６】
本実施形態によれば、ＶＲＥＦパッドとＶＳＳＳＡパッドが隣り合っていても、ＶＲＥＦパッドに接続されたワイヤーとＶＳＳＳＡパッドに接続されたワイヤーが平行していない。そのため、ＶＳＳＳＡの電位変動によりワイヤー３３に発生したノイズがＶＲＥＦパッドに接続されたワイヤー３４に影響を及ぼすことを防げる。
【実施例３】
【００３７】
本実施例は、上述の実施形態において、パッド列が２列設けられている場合である。図５Ａは、本実施形態の半導体装置において、パッド列が２列の場合の一構成例を示す平面図である。図５Ａに示すチップ１０の表面上に、パッド列４１およびパッド列４２が平行に設けられている。図５Ａに示すように、パッド列４１の右側にパッド列４２が設けられている。
【００３８】
パッド列４１には、パッド１７ａ、ＤＱパッド１２ａ、ＶＳＳＳＡパッド１１、ＤＱパッド１２ｂおよびパッド１７ｂが上から順に並んでいる。パッド列４２には、パッド列４１の各パッドに対応して、パッド１７ｃ、パッド１７ｄ、ノンコンタクト（ＮＣ）パッド４８、パッド１７ｅおよびパッド１７ｆが上から順に並んでいる。パッド１７ｄ、１７ｅもＮＣパッドである。
【００３９】
ＤＱパッド１２ａはワイヤー１４ａを介してボンドフィンガー１６ａと接続されており、ＤＱパッド１２ｂはワイヤー１４ｂを介してボンドフィンガー１６ｂと接続されている。ワイヤー１４ａ、１４ｂは、パッド列４１を基準にすると、ワイヤー４３とは反対側に延びている。
【００４０】
ＮＣパッド４８は内部回路およびワイヤーのいずれにも接続されていないため、図５Ａに示すように、ワイヤー４３をＮＣパッド４８の上を跨ぐようにしてＶＳＳＳＡパッド１１からボンドフィンガー１５に接続することが可能である。また、パッド１７ｄ、１７ｅのそれぞれもＮＣパッドであるため、内部回路およびワイヤーのいずれにも接続されていない。これらのＮＣパッド４８、パッド１７ｄおよびパッド１７ｅは、どの内部回路にも接続されていないため、ワイヤー４３に発生するノイズの影響を半導体装置に伝搬することはない。
【００４１】
なお、パッド１７ｃ、１７ｆについての詳細な説明を省略するが、パッド１７ｃ、１７ｆのそれぞれにワイヤーが接続される場合には、パッド列４２から図の右側にワイヤーが延びる構成である。この場合、パッド１７ｃ、１７ｆのそれぞれに接続されたワイヤー（不図示）は、ワイヤー４３と平行になるが、ワイヤー４３との距離がパッド間隔の２倍離れている。そのため、パッド１７ｃ、１７ｆのそれぞれに接続されたワイヤーがワイヤー４３から受けるノイズの影響は問題にならないほど小さい。
【００４２】
図５Ｂは、本実施形態の半導体装置において、パッド列が２列の場合の別の構成例を示す平面図である。図５Ｂに示すチップ１０は、図５Ａに示すチップ１０のパッド列４２にＮＣパッド４８を設けていない構成である。図５Ｂに示すように、ワイヤー４３が跨るパッド列４２の位置にパッドを設けないようにしてもよい。
【００４３】
本実施例のように、半導体装置にパッド列が２列設けられている場合でも、本発明を適用することが可能である。
【００４４】
第１の実施形態、および実施例１から実施例３で説明した半導体装置では、パッケージ側のボンドフィンガーレイアウトを変更すればよく、チップ側のパッドレイアウトを変更する必要がない。
【００４５】
（第２の実施形態）
本実施形態の半導体装置は、ＶＳＳＳＡパッドの配置を他の複数のパッドが設けられたパッド列からずらした場合である。なお、本実施形態の半導体装置は、図１のブロック図に示した構成と同様の構成を有しており、ここではその詳細な説明を省略する。
【００４６】
本実施形態の半導体装置におけるパッド配置を説明する。図６Ａは本実施形態の半導体装置のパッド配置の一構成例を示す平面図である。
【００４７】
図６Ａに示すように、チップ５０の表面上に、複数のパッドが一定の方向に沿って所定の間隔をあけて配置されたパッド列５９が設けられている。図６Ａに示すパッド列５９では、パッド５７ａ、パッド５７ｂ、ＤＱパッド５２ａ、ＤＱパッド５２ｂ、パッド５７ｃおよびパッド５７ｄが上から順に配置されている。ただし、ＤＱパッド５２ａおよびＤＱパッド５２ｂは、パッド列５９におけるパッド間隔の２倍離れている。この構成例では、信号用パッドがＤＱパッド５２ａ、５２ｂである。
【００４８】
そして、本実施形態では、図６Ａに示すように、パッド列５９の軸と平行で、かつ、パッド列５９から所定の距離だけ離れた軸上にＶＳＳＳＡパッド５１が配置されている。ここでは、パッド列５９とＶＳＳＳＡパッド５１との距離を、図６Ａに示すＤＱパッド５２ａとＤＱパッド５２ｂとの距離と同等にしている。パッド列５９とＶＳＳＳＡパッド５１との距離は、パッド列５９のパッド間隔の２倍以上であることが望ましい。ＶＳＳＳＡパッド５１とＤＱパッドとの距離は、図６Ａに示すＤＱパッド５２ａとＤＱパッド５２ｂとの間隔以上であることが望ましい。
【００４９】
なお、本実施形態においても、第１の実施形態と同様にして、パッド列５９に配置された複数のパッドのそれぞれに接続するワイヤー（不図示）がパッド列５９を基準にして図の右側に延びるように設けられ、ＶＳＳＳＡパッド５１に接続するワイヤー（不図示）がそのパッドから図の左側に延びるように設けられている。パッド５７ａ〜５７ｄについての詳細な説明を省略するが、これらのパッドは信号用パッドでもよい。
【００５０】
パッド列５９のパッド配置を決める際、ＤＱパッド５２ａ、ＶＳＳＳＡパッド５１およびＤＱパッド５２ｂの順にパッドを配置せざるを得ない場合、チップ５０上でパッドを形成する領域の面積に余裕があれば、本実施形態のようにして、ＶＳＳＳＡパッド５１をパッド列５９からはみ出して配置すればよい。
【００５１】
本実施形態では、ＶＳＳＳＡパッドに接続されたワイヤーで発生したノイズが信号用パッドに影響を及ぼすことを防げるだけでなく、信号用パッドが配置されたパッド列とは異なる軸上にＶＳＳＳＡパッドが配置されているため、ＶＳＳＳＡパッドと信号用パッドとがより離れて、ＶＳＳＳＡパッドで発生したノイズが信号用パッドに影響を及ぼすことを防げる。ＶＳＳＳＡパッドから信号用パッドにノイズが伝搬することも防げる。
【００５２】
図６Ｂは本実施形態の半導体装置におけるパッド配置の別の構成例を示す平面図であり、ＶＳＳＳＡパッドを複数配置した場合である。図６Ｂに示すチップ５０の表面には、ＶＳＳＳＡパッド５１ａ、５１ｂがパッド列５９と平行で、かつ、パッド列５９から所定の距離だけ離れた軸上にＶＳＳＳＡパッド５１ａ、５１ｂが配置されている。ここでは、ＶＳＳＳＡパッドが２つの場合を説明するが、ＶＳＳＳＡパッドは３つ以上であってもよい。
【００５３】
ＶＳＳＳＡパッド５１ａとＤＱパッド５２ａとの距離、および、ＶＳＳＳＡパッド５１ａとＤＱパッド５２ｂとの距離は、図６Ｂに示すＤＱパッド５２ａとＤＱパッド５２ｂとの間隔より大きい。また、ＶＳＳＳＡパッド５１ｂとＤＱパッド５２ｃとの距離、および、ＶＳＳＳＡパッド５１ｂとＤＱパッド５２ｄとの距離は、図６Ｂに示すＤＱパッド５２ｃとＤＱパッド５２ｄとの間隔より大きい。
【００５４】
複数のＶＳＳＳＡパッドを複数設ける場合には、図６Ｂに示すように、パッド列５９の軸に垂直方向にパッド列５９から所定の距離だけ離れた、チップ表面の軸上に、各ＶＳＳＳＡパッドを配置すればよい。各ＶＳＳＳＡパッドをこのように配置すれば、内部回路（不図示）とＶＳＳＳＡパッドとを接続する配線を元のレイアウトから大幅に変更する必要がない。
【００５５】
なお、ＤＱ系のパッドとして、ＤＭ用パッド、ＤＱＳ用パッドおよびＤＱＳＢ用パッドのいずれかの信号用パッドがＶＳＳＳＡパッドに隣接する場合にも、本実施形態で説明したように、ＶＳＳＳＡパッドを、パッド列の軸に垂直方向にパッド列から所定の距離だけ離れ、かつ、パッド列に平行な、チップ表面の軸上に配置すればよい。
【実施例４】
【００５６】
本実施例は、ＶＳＳＳＡパッドに隣り合う信号用パッドがＡＤＤパッドの場合である。図７は本実施例の半導体装置のパッド配置の一構成例を示す平面図である。
【００５７】
図７に示すチップ５０の表面上に、パッド列６９が設けられている。パッド列６９では、パッド６７ａ、ＡＤＤパッド６２ａ、ＡＤＤパッド６２ｂおよびパッド６７ｂが上から順に配置され、ＡＤＤパッド６２ａおよびＡＤＤパッド６２ｂの間隔は他のパッド間隔の２倍離れている。
【００５８】
そして、本実施形態では、図７に示すように、パッド列６９の軸と平行で、かつ、パッド列６９から所定の距離だけ離れた軸上にＶＳＳＳＡパッド６１が配置されている。ここでは、パッド列６９とＶＳＳＳＡパッド６１との距離を、図７に示すＡＤＤパッド６２ａとＡＤＤパッド６２ｂとの間隔と同等にしている。ＶＳＳＳＡパッド６１とＡＤＤパッドとの距離は、図７に示すＡＤＤパッド６２ａとＡＤＤパッド６２ｂとの間隔以上であることが望ましい。
【００５９】
本実施形態においても、第１の実施形態と同様にして、パッド列６９に配置された複数のパッドのそれぞれに接続するワイヤー（不図示）がパッド列６９を基準にして図の右側に延びるように設けられ、ＶＳＳＳＡパッド６１に接続するワイヤー（不図示）がそのパッドから図の左側に延びるように設けられている。パッド６７ａ、６７ｂについての詳細な説明を省略するが、これらのパッドは信号用パッドでもよい。
【００６０】
パッド列６９のパッド配置を決める際、ＡＤＤパッド６２ａ、ＶＳＳＳＡパッド６１およびＡＤＤパッド６２ｂの順にパッドを配置せざるを得ない場合、チップ５０上でパッドを形成する領域の面積に余裕があれば、本実施例のようにして、ＶＳＳＳＡパッド６１をパッド列６９からはみ出して配置すればよい。
【００６１】
本実施例のように、信号用パッドがＡＤＤパッドであっても、ＶＳＳＳＡパッドに接続されたワイヤーで発生したノイズが信号用パッドに影響を及ぼすことを防げるだけでなく、信号用パッドが配置されたパッド列とは異なる軸上にＶＳＳＳＡパッドが配置されているため、ＶＳＳＳＡパッドと信号用パッドとがより離れて、ＶＳＳＳＡパッドで発生したノイズが信号用パッドに影響を及ぼすことを防げる。
【００６２】
なお、ＣＭＤパッド、ＣＴＲＬパッド、ＣＫパッドおよびＣＫＢパッドのいずれかの信号用パッドにＶＳＳＳＡパッドが隣接する場合にも、本実施例で説明したように、ＶＳＳＳＡパッドを、パッド列の軸に垂直方向にパッド列から所定の距離だけ離れ、かつ、パッド列に平行な、チップ表面の軸上に配置すればよい。
【実施例５】
【００６３】
本実施例は、ＶＲＥＦパッドにＶＳＳＳＡパッドが隣り合う場合である。図８は本実施例の半導体装置のパッド配置の一構成例を示す平面図である。
【００６４】
図８に示すチップ５０の表面上に、パッド列７９が設けられている。パッド列７９では、パッド７７ａ、パッド７７ｂ、ＶＲＥＦパッド７２およびパッド７７ｃが上から順に配置され、パッド７７ｂおよびＶＲＥＦパッド７２の間隔は他のパッド間隔の２倍離れている。
【００６５】
そして、本実施形態では、図８に示すように、パッド列７９の軸と平行で、かつ、パッド列７９から所定の距離だけ離れた軸上にＶＳＳＳＡパッド７１が配置されている。ここでは、パッド列７９とＶＳＳＳＡパッド７１との距離を、図８に示すパッド７７ｂとＶＲＥＦパッド７２との間隔と同等にしている。ＶＳＳＳＡパッド７１とＶＲＥＦパッド７２との距離は、図８に示すパッド７７ｂとＶＲＥＦパッド７２との間隔以上であることが望ましい。
【００６６】
本実施形態においても、第１の実施形態と同様にして、パッド列７９に配置された複数のパッドのそれぞれに接続するワイヤー（不図示）がパッド列７９を基準にして図の右側に延びるように設けられ、ＶＳＳＳＡパッド７１に接続するワイヤー（不図示）がそのパッドから図の左側に延びるように設けられている。パッド７７ａ〜７７ｃについての詳細な説明を省略するが、これらのパッドは信号用パッドでもよい。
【００６７】
パッド列７９のパッド配置を決める際、ＶＲＥＦパッド７２およびＶＳＳＳＡパッド７１の順でパッドを配置せざるを得ない場合、チップ５０上でパッドを形成する領域の面積に余裕があれば、本実施例のようにして、ＶＳＳＳＡパッド７１をパッド列７９からはみ出して配置すればよい。
【００６８】
本実施例のように、ＶＳＳＳＡパッドに隣り合うパッドが、電源電圧よりも電圧マージンの小さい定電圧を供給するための定電圧用パッドであっても、ＶＳＳＳＡパッドに接続されたワイヤーで発生したノイズが定電圧用パッドに影響を及ぼすことを防げるだけでなく、定電圧用パッドが配置されたパッド列とは異なる軸上にＶＳＳＳＡパッドが配置されているため、ＶＳＳＳＡパッドと定電圧用パッドとがより離れて、ＶＳＳＳＡパッドで発生したノイズが定電圧用パッドに影響を及ぼすことを防げる。
【実施例６】
【００６９】
本実施例は、図６Ａに示した構成において、ＶＳＳＳＡパッドが配置された軸上にＶＳＳＳＡ以外のパッドを配置したものである。
【００７０】
図９は本実施例の半導体装置のパッド配置の一構成例を示す平面図である。図９に示すチップ５０は、図６Ａに示したパッド列５９およびＶＳＳＳＡパッド５１の他に、信号用パッドのＤＱパッド５２ｃ、５２ｄが設けられている。ＤＱパッド５２ｃ、５２ｄは、ＶＳＳＳＡパッド５１が設けられた軸上に配置されている。
【００７１】
ここでは、ＶＳＳＳＡパッド５１とＤＱパッド５２ｃとの距離、およびＶＳＳＳＡパッド５１とＤＱパッド５２ｄとの距離を、図９に示すＤＱパッド５２ａとＤＱパッド５２ｂとの間隔と同等にしている。ＶＳＳＳＡパッド５１とＤＱパッドとの距離は、図９に示すＤＱパッド５２ａとＤＱパッド５２ｂとの間隔以上であることが望ましい。
【００７２】
本実施例のようにして、ＶＳＳＳＡパッドが配置される軸上に他のパッドが配置されてもよい。
【００７３】
上述した実施形態および実施例のいずれにおいても、センスアンプ接地電位の変動によりノイズが発生しても、半導体装置の誤動作を防ぐことができる。また、センスアンプ接地電位用パッドの配置について自由度が増すため、センスアンプ接地電位用パッドの数を増やし、センスアンプ接地電位用パッドを等間隔に配置すれば、ノイズを低減する効果が向上する。そのため、半導体装置をより低電圧で動作することが可能となるだけでなく、信号検出の高速動作が可能となる。
【符号の説明】
【００７４】
１    半導体装置
２    セルブロック
３    リード／ライト制御部
４    データ入力／出力制御部
５    センスアンプ
１１、２１、３１、５１、６１、７１    ＶＳＳＳＡパッド
１３、１４ａ、１４ｂ、２３、２４ａ、２４ｂ、３３、３４    ワイヤー
１２ａ、１２ｂ、５２ａ、５２ｂ    ＤＱパッド
２２ａ、２２ｂ、６２ａ、６２ｂ    ＡＤＤパッド
３２、７２    ＶＲＥＦパッド
【図１】
2011066050.tif 000003
【図２】
2011066050.tif 000004
【図３】
2011066050.tif 000005
【図４】
2011066050.tif 000006
【図５Ａ】
2011066050.tif 000007
【図５Ｂ】
2011066050.tif 000008
【図６Ａ】
2011066050.tif 000009
【図６Ｂ】
2011066050.tif 000010
【図７】
2011066050.tif 000011
【図８】
2011066050.tif 000012
【図９】
2011066050.tif 000013