(57)【要約】      （修正有）【課題】移動局装置を機能させるための消費電力を、ディジタル信号処理装置のアルゴリズムと構造との変更によって、低減する。【解決手段】信号処理制御部は、信号処理部の状態を示す動作フラグを備えている。動作フラグは、信号処理の動作中と信号処理の停止中とのいずれかを示すもので、信号処理部が有効なデータ信号を信号処理しており、信号処理制御信号が信号処理の起動を示している場合と、信号処理部が有効なデータ信号を信号処理しており、信号処理制御信号が信号処理の停止を示している場合と、信号処理部が無効なデータ信号を信号処理しており、信号処理制御信号が信号処理の起動を示している場合と、のいずれかの場合、信号処理の動作中を示すように制御され、信号処理部が無効なデータ信号を信号処理しており、信号処理制御信号が信号処理の停止を示している場合、信号処理の停止中を示すように制御される。【選択図】図３
2011049912.tif 000002
【特許請求の範囲】
【請求項１】
信号処理制御部であって、
記憶装置の内容を固定値とするリセット状態と記憶装置に入力されるデータ信号とクロック信号とに基づいて記憶装置の内容をデータ信号とする状態とを区別する信号をリセット信号とし、有効なデータ信号を信号処理している信号処理部に対しては、リセット信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、常にリセット状態とするリセット信号を供給することと、
有効なデータ信号を信号処理している信号処理部に対しては、データ信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、データ信号として、固定値を供給することと、
有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数のクロック信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数より低い周波数のクロック信号を供給するか、クロック信号を供給しないことと、
有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力より低い電力を供給するか、電力を供給しないことと、
のうちのいずれか１又は複数を実行する
ことを特徴とする信号処理制御部。
【請求項２】
前記信号処理部と、請求項１に記載の信号処理制御部とを備えるディジタル信号処理装置であって、
前記信号処理制御部は、
前記信号処理部に入力される信号の１部又はすべてを調整する機能と、
他の信号処理部に対して出力されるデータ信号が、有効なデータ信号と無効なデータ信号とのいずれであるかを示す信号処理制御信号を調整する機能と、
前記信号処理部が、有効なデータ信号と無効なデータ信号とのいずれを信号処理しているのかを示す動作フラグを管理する機能と、
を備え、
前記信号処理部は常にデータ信号を信号処理する機能を備える
ことを特徴とするディジタル信号処理装置。
【請求項３】
前記信号処理制御部は、
前記信号処理部から有効なデータ信号が出力される時点又は以前から、有効なデータ信号が出力されていることを示すように前記信号処理制御信号を調整し、
前記信号処理部から無効なデータ信号が出力される時点又は以後から、無効なデータ信号が出力されていることを示すように前記信号処理制御信号を調整する
ことを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項４】
前記信号処理制御部は、
有効なデータ信号の入力と、前記信号処理部における有効なデータ信号に対する信号処理の適用と、有効なデータ信号の出力と、のすべてが完了していない期間、前記信号処理制御部が備える動作フラグを動作中とし、
有効なデータ信号の入力と、前記信号処理部における有効なデータ信号に対する信号処理の適用と、有効なデータ信号の出力と、のすべてが完了した期間、前記信号処理制御部が備える動作フラグを停止中とすることを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項５】
前記信号処理部は、
リセット信号とクロック信号とデータ信号と電力とのいずれか１又は複数を入力とすることを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項６】
信号処理部は、
信号処理をおこなう演算装置とデータ信号が記憶される記憶装置とのうちのいずれか１又は複数を備える
ことを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項７】
前記信号処理制御部は、
前記信号処理制御部が備える動作フラグが動作中を示す期間において、
前記信号処理部に入力されるクロック信号の周波数を、前記信号処理部が正常に機能するための周波数に調整することと、
前記信号処理部に供給される電力を、前記信号処理部が正常に機能するための大きさに調整することと、
前記信号処理部に入力されるリセット信号を外部から入力されているリセット信号とすることと、
前記信号処理部に入力されるデータ信号を外部から入力されているデータ信号とすることと、
を実行する
ことを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項８】
前記信号処理制御部は、
前記信号処理制御部が備える動作フラグが停止中を示す期間において、
前記信号処理部に入力されるクロック信号の周波数を、前記信号処理部が正常に機能するための周波数より下げるか０とすることと、
前記信号処理部に供給される電力を、前記信号処理部が正常に機能するための大きさより低くするか０とすることと、
前記信号処理部に入力されるリセット信号を、前記記憶装置に記憶されている内容を、固定値とするタイミングとすることと、
前記信号処理部に入力されるデータ信号を固定値とすることと、
のうちのいずれか１又は複数を実行する
ことを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項９】
前記信号処理制御部に対する入力制御はおこなわれないことを特徴とする請求項２に記載のディジタル信号処理装置。
【請求項１０】
請求項１に記載の信号処理制御部又は請求項２から９までのいずれか１項に記載のディジタル信号処理装置を用いた通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信における信号処理技術に関し、特に、ターボ等化器を備える基地局装置および移動局装置の低消費電力化に関する。
【背景技術】
【０００２】
移動通信において広帯域を利用する場合、マルチパス伝播路における遅延波の影響により、シンボル間干渉が生じる。このシンボル間干渉の抑圧のために多くの等化器が提案されているが、その中でも近年、ターボ等化器が注目されている。
【０００３】
下記非特許文献１では、ターボ等化器の一例が提案されている。図１は、非特許文献１における、基地局装置（１００ａ）の構成を示す図であり、図２Ａは、移動局装置（２００ａ）の構成を示す図である。
【０００４】
はじめに、基地局装置（１００ａ）について説明する。図１に示すように、基地局装置（１００ａ）では、符号化部（１１０ａ）とインターリーブ部（１２０ａ）と変調部（１３０ａ）とアンテナ（１４０ａ）とを備えている。また、基地局装置（１００ａ）に対しては、外部から第１のデータ信号（１００ａ−１）が入力されているものとしている。
【０００５】
基地局装置に入力された第１のデータ信号（１００ａ−１）は、はじめに、符号化部（１１０ａ）に入力される。符号化部（１１０ａ）では、第１のデータ信号（１００ａ−１）に対して、畳み込み符号もしくはターボ符号などが適用され、第２のデータ信号（１１０ａ−１）が生成される。
【０００６】
インターリーブ部（１２０ａ）では、第２のデータ信号（１１０ａ−１）に対してインターリーブが適用され、第３のデータ信号（１２０ａ−１）が生成される。
【０００７】
変調部（１３０ａ）では、はじめに、第３のデータ信号（１２０ａ−１）に対して、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）とＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）と１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）と６４ＱＡＭとのうちのいずれかの変調方式が適用され、変調シンボルが生成される。
【０００８】
次に、変調シンボルおよび参照信号に基づいて、ＯＦＤＭシンボルが生成される。ここでは、このＯＦＤＭシンボルが無線周波数帯域に周波数変換されたものを、第４のデータ信号（１３０ａ−１）とする。
【０００９】
第４のデータ信号（１３０ａ−１）が、アンテナ（１４０ａ）を介して移動局装置（２００ａ）に対して送信される。
【００１０】
次に、移動局装置（２００ａ）について説明する。図２Ａに示すように、移動局装置（２００ａ）は、アンテナ（２０５ａ）と周波数変換部（２１０ａ）とディジタル信号処理装置（２６０ａ）とを備えている。また、ディジタル信号処理装置（２６０ａ）では、アンテナ（２０５ａ）側から、第１の加算部（２１５ａ）と信号検出部（２２０ａ）とＭＡＰ（Ｍａｘｉｍｕｍ  ａ  ｐｏｓｔｅｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ）検出部（２２５ａ）とデインターリーブ部（２３０ａ）と復号部（２３５ａ）と第２の加算部（２４０ａ）とインターリーブ部（２４５ａ）と干渉レプリカ生成部（２５０ａ）とを備え、さらに、チャネル推定部（２５５ａ）を備えている。また、移動局装置（２００ａ）に対しては、第１のデータ信号（２０５ａ−１）がアンテナ（２０５ａ）を介して入力されている。
【００１１】
周波数変換部（２１０ａ）では、第１のデータ信号（２０５ａ−１）に対して、無線周波数帯域からベースバンド周波数帯域への周波数変換が適用され、第２のデータ信号（２１０ａ−１）が生成される。
【００１２】
第１の加算部（２１５ａ）では、第２のデータ信号（２１０ａ−１）から後述する第１０のデータ信号（２５０ａ−１）を減じて、第２のデータ信号（２１０ａ−１）から干渉成分を除去した第３のデータ信号（２１５ａ−１）が生成される。
【００１３】
信号検出部（２２０ａ）では、チャネル推定部（２５５ａ）において推定されたチャネル特性である第１１のデータ信号（２５５ａ−１）に基づいて、第３のデータ信号（２１５ａ−１）に対して等化処理が適用され、第４のデータ信号（２２０ａ−１）が生成される。
【００１４】
信号検出部（２２０ａ）は、図示しないフーリエ変換部とＭＭＳＥ（Ｍｉｎｉｍｕｍ  Ｍｅａｎ  Ｓｑｕａｒｅ  Ｅｒｒｏｒ）部とを備えている。また、信号検出部（２２０ａ）に入力された第３のデータ信号（２１５ａ−１）は、はじめに、フーリエ変換部に入力され、信号検出部（２２０ａ）に入力された第１１のデータ信号（２５５ａ−１）はＭＭＳＥ部に入力される。
【００１５】
フーリエ変換部では、はじめに、第３のデータ信号（２１５ａ−１）に対してＯＦＤＭシンボル毎にフーリエ変換が適用され、変調シンボルおよび参照信号が取得される。次に、この取得された変調シンボルがＭＭＳＥ部に出力される。
【００１６】
ＭＭＳＥ部では、第１１のデータ信号（２５５ａ−１）に基づいて、変調シンボルのひずみが抑圧され、第４のデータ信号（２２０ａ−１）が生成される。
【００１７】
ＭＡＰ（Ｍａｉｍｕｍ  ａ  ｐｏｓｔｅｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ）検出部（２２５ａ）では、第４のデータ信号（２２０ａ−１）と、基地局装置（１００ａ）が備える変調部（１３０ａ）で適用された変調方式と、に基づいて、対数尤度比表現された第５のデータ信号（２２５ａ−１）が生成される。
【００１８】
デインターリーブ部（２３０ａ）では、第５のデータ信号（２２５ａ−１）に対して、基地局装置（１００ａ）が備えるインターリーブ部（１２０ａ）で適用されたインターリーブに応じた、デインターリーブが適用され、第６のデータ信号（２３０ａ−１）が生成される。
【００１９】
復号部（２３５ａ）では、第６のデータ信号（２３０ａ−１）に対して、基地局装置（１００ａ）が備える符号化部（１１０ａ）で適用された畳み込み符号もしくはターボ符号などに応じた、畳み込み復号もしくはターボ復号などが適用され、第７のデータ信号（２３５ａ−１）が生成される。
【００２０】
第２の加算部（２４０ａ）では、第７のデータ信号（２３５ａ−１）から第６のデータ信号（２３０ａ−１）を減じ、事前情報である第８のデータ信号（２４０ａ−１）が生成される。
【００２１】
インターリーブ部（２４５ａ）では、第８のデータ信号（２４０ａ−１）に対して、基地局装置（１００ａ）が備えるインターリーブ部（１２０ａ）で適用されたインターリーブと同一のインターリーブが適用され、第９のデータ信号（２４５ａ−１）が生成される。
【００２２】
干渉レプリカ生成部（２５０ａ）では、はじめに、第９のデータ信号（２４５ａ−１）と、基地局装置（１００ａ）が備える変調部（１３０ａ）で適用された変調方式と、に基づいて、変調シンボルのレプリカが生成される。次に、変調シンボルのレプリカと参照信号とに基づいて、ＯＦＤＭシンボルのレプリカが生成される。このＯＦＤＭシンボルのレプリカに対し、チャネル推定部（２５５ａ）にて推定されたチャネル特性である第１２のデータ信号（２５５ａ−２）に基づいて、第２のデータ信号（２１０ａ−１）のレプリカである第１０のデータ信号（２５０ａ−１）が生成される。
【００２３】
チャネル推定部（２５５ａ）では、参照信号などに基づいて、チャネル特性が推定される。
【先行技術文献】
【非特許文献】
【００２４】
【非特許文献１】“ＤＳ−ＣＤＭＡ信号伝送における周波数領域適応ＩＣＩキャンセラ”、ＲＣＳ２００５−７８
【発明の概要】
【発明が解決しようとする課題】
【００２５】
移動局装置を機能させるための電力供給源として、一般に電池（バッテリ）が用いられている。電池は無尽蔵に電力を供給することができないため、消費電力を抑制しなければ移動局装置を長時間連続して使用することが難しい。
【００２６】
消費電力が上がる原因としては、次に示すようなものが挙げられる。
（１）ディジタル信号処理装置を用いてディジタル信号処理を行う場合、ディジタル信号処理の対象となるデータ信号の周波数帯域をｆとして、最低でもその２倍の周波数である２ｆのクロックがディジタル信号処理装置に供給される必要がある。一方、非特許文献１に示されるとおり、ターボ等化器および復号部などでは繰り返し処理がなされるため、非特許文献１に示すとおり、しばしば２ｆを越える周波数のクロックがディジタル信号処理装置に供給される場合がある。このクロックの周波数の増加によって、ディジタル信号処理装置の消費電力が増加する場合がある。
【００２７】
（２）ディジタル信号処理の消費電力に応じて、ディジタル信号処理装置が発熱する場合がある。この発熱によって、ディジタル信号処理装置内部の抵抗が増すため、さらに、熱と消費電力とが増加する場合がある。
【００２８】
（３）ディジタル信号処理の消費電力に応じて、ディジタル信号処理装置が発熱する場合がある。この発熱を抑制するため、ファンなどの補助装置によってディジタル信号処理装置を冷却することが試みられるが、これら補助装置を機能させるための電力が新たに必要となるため、消費電力が増加する場合がある。
【００２９】
本発明は、非特許文献１に示される移動局装置を機能させるための消費電力を、ディジタル信号処理装置のアルゴリズムと構造との変更によって、低減することを課題とする。
【課題を解決するための手段】
【００３０】
本発明の一観点によれば、記憶装置の内容を固定値とするリセット状態と記憶装置に入力されるデータ信号とクロック信号とに基づいて記憶装置の内容をデータ信号とする状態とを区別する信号をリセット信号とし、有効なデータ信号を信号処理している信号処理部に対しては、リセット信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、常にリセット状態とするリセット信号を供給することと、有効なデータ信号を信号処理している信号処理部に対しては、データ信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、データ信号として、固定値を供給することと、有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数のクロック信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数より低い周波数のクロック信号を供給するか、クロック信号を供給しないことと、有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力より低い電力を供給するか、電力を供給しないことと、のうちのいずれか１又は複数を実行することを特徴とする信号処理制御部が提供される。
【００３１】
前記信号処理部と前記信号処理制御部とを備えるモジュールであって、前記信号処理制御部は、前記信号処理部に入力される信号の１部又はすべてを調整する機能と、他の信号処理部に対して出力されるデータ信号が、有効なデータ信号と無効なデータ信号とのいずれであるかを示す信号処理制御信号を調整する機能と、前記信号処理部が、有効なデータ信号と無効なデータ信号とのいずれを信号処理しているのかを示す動作フラグを管理する機能と、を備え、前記信号処理部は常にデータ信号を信号処理する機能を備えることを特徴とするモジュールが提供される。
【００３２】
前記信号処理制御部は、前記信号処理部から有効なデータ信号が出力される時点又は以前から、有効なデータ信号が出力されていることを示すように前記信号処理制御信号を調整し、前記信号処理部から無効なデータ信号が出力される時点又は以後から、無効なデータ信号が出力されていることを示すように前記信号処理制御信号を調整することが好ましい。
【００３３】
前記信号処理制御部は、有効なデータ信号の入力と、前記信号処理部における有効なデータ信号に対する信号処理の適用と、前記記憶装置における有効なデータ信号の記憶と、有効なデータ信号の出力と、のすべてが完了していない期間、前記信号処理制御部が備える動作フラグを動作中とし、有効なデータ信号の入力と、前記信号処理部における有効なデータ信号に対する信号処理の適用と、前記記憶装置における有効なデータ信号の記憶と、有効なデータ信号の出力と、のすべてが完了した期間、前記信号処理制御部が備える動作フラグを停止中とすることが好ましい。
【００３４】
前記信号処理部は、リセット信号とクロック信号とデータ信号と電力とのいずれか１又は複数を入力とし、さらに、信号処理をおこなう演算装置とデータ信号が記憶される記憶装置とのうちのいずれか１又は複数を備えることが好ましい。
【００３５】
前記信号処理制御部は、前記信号処理制御部が備える動作フラグが動作中を示す期間において、前記信号処理部に入力されるクロック信号の周波数を、前記信号処理部が正常に機能するための周波数に調整することと、前記信号処理部に供給される電力を、前記信号処理部が正常に機能するための大きさに調整することと、前記信号処理部に入力されるリセット信号を外部から入力されているリセット信号とすることと、前記信号処理部に入力されるデータ信号を外部から入力されているデータ信号とすることと、を実行することが好ましい。
【００３６】
前記信号処理制御部は、前記信号処理制御部が備える動作フラグが停止中を示す期間において、前記信号処理部に入力されるクロック信号の周波数を、前記信号処理部が正常に機能するための周波数より下げるか０とすることと、前記信号処理部に供給される電力を、前記信号処理部が正常に機能するための大きさより低くするか０とすることと、前記信号処理部に入力されるリセット信号を、前記記憶装置に記憶されている内容を、固定値とするタイミングとすることと、前記信号処理部に入力されるデータ信号を固定値とすることと、のうちのいずれか１又は複数を実行することが好ましい。
前記信号処理制御部に対する入力制御はおこなわれないように構成しても良い。
【００３７】
本発明は、信号処理又はその制御方法であっても良く、そのような方法をコンピュータに実行させるためのプログラムであっても良いし、該プログラムを記録するコンピュータ読み取り可能な記録媒体であっても良い。プログラムは、インターネットなどの伝送媒体によって取得されるものであっても良い。
【発明の効果】
【００３８】
本発明では、非特許文献１に示される移動局装置を実装する際、第１の加算部（２１５ａ）と信号検出部（２２０ａ）とＭＡＰ検出部（２２５ａ）とデインターリーブ部（２３０ａ）と復号部（２３５ａ）と第２の加算部（２４０ａ）とインターリーブ部（２４５ａ）と干渉レプリカ生成部（２５０ａ）とのうちのいずれかのモジュールが有効なデータ信号を信号処理し、いずれかのモジュールが無効なデータ信号を信号処理している場合、次に示すいずれか１又は複数によって、ディジタル信号処理装置（２６０ａ）の消費電力を低減させることが可能となる。
【００３９】
モジュールは、実際に信号処理をおこなう信号処理部と、信号処理部に対する入力の制御をおこなう信号処理制御部とを備え、信号処理制御部は、以下の（１）から（４）までのうちのいずれか１又は複数を実行する機能を有する。
【００４０】
（１）記憶装置の内容を固定値（“０”が推奨される）とするリセット状態と、記憶装置に入力されるデータ信号とクロック信号とに基づいて記憶装置の内容をデータ信号とする状態とを区別する信号をリセット信号とし、有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するための適切なリセット信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、常にリセット状態とするリセット信号を供給する。
【００４１】
（２）有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要なデータ信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、データ信号として、固定値（“０”が推奨される）を供給する。
【００４２】
（３）有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数のクロック信号を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な周波数より低い周波数のクロック信号を供給するか、クロック信号を供給しない。
【００４３】
（４）有効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力を供給し、無効なデータ信号を信号処理している信号処理部に対しては、その信号処理部が正しく機能するために必要な電力より低い電力を供給するか、電力を供給しない。
【００４４】
モジュールは、有効なデータ信号を信号処理しているか否かを示す動作フラグを備え、この動作フラグは、有効なデータ信号が入力されることを示す信号に基づいて、有効なデータ信号を信号処理している状態に切り替え、そのモジュールが有効なデータ信号を信号処理している間、有効なデータ信号を信号処理している状態とし、有効なデータ信号の信号処理が終了し、外部にその結果が出力された後、無効なデータ信号が信号処理されている状態に切り替えることのみにより、低消費電力化を実現することができるため、設計が容易である。
【００４５】
本発明によれば、移動局装置を機能させるための消費電力を、ディジタル信号処理装置のアルゴリズムと構造との変更のみによって、低減することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】基地局装置（１００ａ）の一構成例を示す図である。
【図２Ａ】移動局装置（２００ａ）の一構成例を示す図である。
【図２Ｂ】復号部（２３５ａ）の一構成例を示す図である。
【図３】本発明の第１の実施の形態におけるモジュール（３００ａ）の一構成例を示す図である。
【図４】ターボ等化器の構成例を示す図である。
【図５】本発明の第２の実施の形態におけるモジュール（５００ａ）の一構成例を示す図である。
【図６】本発明の第３の実施の形態におけるモジュール（６００ａ）の一構成例を示す図である。
【図７】本発明の第４の実施の形態におけるモジュール（７００ａ）の一構成例を示す図である。
【発明を実施するための形態】
【００４７】
（第１の実施の形態）
以下、図面を参照しながら本発明の実施の形態について説明する。本実施の形態では、移動局装置が備えるディジタル信号処理装置の消費電力を低減させる手法について示す。また、本実施の形態では、符号化として、ターボ符号を想定し、コードブロックとは、ターボ符号の処理単位として説明する。
【００４８】
はじめに、本実施の形態における基地局装置（１００ａ）について説明する。図１は、基地局装置（１００ａ）の一構成例を示す図である。
【００４９】
図１に示すように、基地局装置（１００ａ）は、符号化部（１１０ａ）とインターリーブ部（１２０ａ）と変調部（１３０ａ）とを備えている。また基地局装置（１００ａ）に対しては、外部から第１のデータ信号（１００ａ−１）が入力される。
【００５０】
基地局装置（１００ａ）に入力された第１のデータ信号（１００ａ−１）は、はじめに、符号化部（１１０ａ）に入力される。
【００５１】
符号化部（１１０ａ）では、第１のデータ信号（１００ａ−１）に対して、ターボ符号化が適用され、第２のデータ信号（１１０ａ−１）が生成される。
【００５２】
インターリーブ部（１２０ａ）では、第２のデータ信号（１１０ａ−１）に対して、インターリーブが適用され、第３のデータ信号（１２０ａ−１）が生成される。ここで適用されるインターリーブは、第２のデータ信号（１１０ａ−１）を記憶装置に書き込むパターンに基づいて、コードブロックと呼称される複数の第２のデータ信号（１１０ａ−１）が記憶装置に書き込まれた後、第３のデータ信号（１２０ａ−１）を記憶装置から読み込むパターンに基づいて、第３のデータ信号（１２０ａ−１）が記憶装置から読み込まれることによって実現される。
【００５３】
変調部（１３０ａ）では、はじめに、第３のデータ信号（１２０ａ−１）に対して、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）とＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）と１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）と６４ＱＡＭとのうちのいずれかの変調方式が適用され、変調シンボルが生成される。
【００５４】
次に、変調シンボルおよび参照信号に基づいて、ＯＦＤＭシンボルが生成される。ここでは、このＯＦＤＭシンボルが無線周波数帯域に周波数変換されたものを、第４のデータ信号（１３０ａ−１）とする。
【００５５】
第４のデータ信号（１３０ａ−１）が、アンテナ（１４０ａ）を介して移動局装置（２００ａ）に対して送信される。
【００５６】
次に、移動局装置（２００ａ）について説明する。図２Ａは、移動局装置（２００ａ）の一構成例を示す図である。
【００５７】
図２Ａに示すように、移動局装置（２００ａ）は、アンテナ（２０５ａ）と周波数変換部（２１０ａ）とディジタル信号処理装置（２６０ａ）とを備えている。また、ディジタル信号処理装置（２６０ａ）では、アンテナ（２０５ａ）側から、第１の加算部（２１５ａ）と信号検出部（２２０ａ）とＭＡＰ（Ｍａｘｉｍｕｍ  ａ  ｐｏｓｔｅｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ）検出部（２２５ａ）とデインターリーブ部（２３０ａ）と復号部（２３５ａ）と第２の加算部（２４０ａ）とインターリーブ部（２４５ａ）と干渉レプリカ生成部（２５０ａ）とを備え、さらに、チャネル推定部（２５５ａ）を備えている。また、移動局装置（２００ａ）に対しては、第１のデータ信号（２０５ａ−１）がアンテナ（２０５ａ）を介して入力されている。
【００５８】
周波数変換部（２１０ａ）では、第１のデータ信号（２０５ａ−１）に対して、無線周波数帯域からベースバンド周波数帯域への周波数変換が適用され、第２のデータ信号（２１０ａ−１）が生成される。
【００５９】
ディジタル信号処理装置（２６０ａ）では、はじめに、第２のデータ信号（２１０ａ−１）が第１の加算部（２１５ａ）に入力される。
【００６０】
第１の加算部（２１０ａ）では、第２のデータ信号（２１０ａ−１）から第１０のデータ信号（２５０ａ−１）を減じ、第２のデータ信号（２１０ａ−１）から干渉成分を除去した第３のデータ信号（２１５ａ−１）が生成される。したがって、第１の加算部（２１０）における信号処理は、データ信号毎におこなわれている。
【００６１】
信号検出部（２２０ａ）では、チャネル推定部（２５５ａ）において推定されたチャネル特性である第１１のデータ信号（２５５ａ−１）に基づいて、第３のデータ信号（２１５ａ−１）に対して等化処理が適用され、第４のデータ信号（２２０ａ−１）が生成される。
【００６２】
信号検出部（２２０ａ）は、図示しないフーリエ変換部とＭＭＳＥ（Ｍｉｎｉｍｕｍ  Ｍｅａｎ  Ｓｑｕａｒｅ  Ｅｒｒｏｒ）部とを備えている。また、信号検出部（２２０ａ）に入力された第３のデータ信号（２１５ａ−１）は、はじめに、フーリエ変換部に入力され、信号検出部（２２０ａ）に入力された第１１のデータ信号（２５５ａ−１）はＭＭＳＥ部に入力される。
【００６３】
フーリエ変換部では、はじめに、第３のデータ信号（２１５ａ−１）に対してＯＦＤＭシンボル毎にフーリエ変換が適用され、変調シンボルおよび参照信号が取得される。次に、この取得された変調シンボルがＭＭＳＥ部に出力される。
【００６４】
ＭＭＳＥ部では、チャネル推定部（２５５ａ）において推定されたチャネル特性である第１１のデータ信号（２５５ａ−１）に基づいて、変調シンボルのひずみが抑圧され、第４のデータ信号（２２０ａ−１）が生成される。
【００６５】
したがって、信号検出部（２２０ａ）における信号処理は、ＯＦＤＭシンボル毎におこなわれている。
【００６６】
ＭＡＰ検出部（２２５ａ）では、はじめに、第４のデータ信号（２２０ａ−１）に基づいて、変調シンボルのみが時間的に連続したシリアル信号が生成される。次に、このシリアル信号と基地局装置（１００ａ）が備える変調部（１３０ａ）で適用された変調方式とに基づいて、対数尤度比表現された第５のデータ信号（２２５ａ−１）が生成される。したがって、ＭＡＰ検出部（２２５ａ）における信号処理は、コードブロック毎におこなわれている。
【００６７】
デインターリーブ部（２３０ａ）では、第５のデータ信号（２２５ａ−１）に対して、基地局装置（１００ａ）が備えるインターリーブ部（１２０ａ）で適用されたインターリーブに応じた、デインターリーブが適用され、第６のデータ信号（２３０ａ−１）が生成される。ここで適用されるデインターリーブは、第５のデータ信号（２２５ａ−１）を記憶装置に書き込むパターンに基づいて、コードブロックと呼称される複数の第５のデータ信号（２２５ａ−１）が記憶装置に書き込まれた後、第６のデータ信号（２３０ａ−１）を記憶装置から読み込むパターンに基づいて、第６のデータ信号（２３０ａ−１）が記憶装置から読み込まれることによって実現される。したがって、デインターリーブ部（２３０ａ）における信号処理は、コードブロック毎におこなわれている。
【００６８】
復号部（２３５ａ）では、第６のデータ信号（２３０ａ−１）に対して、基地局装置（１００ａ）が備える符号化部（１１０ａ）で適用されたターボ符号に応じた、ターボ復号が適用され、第７のデータ信号（２３５ａ−１）が生成される。復号部（２３５ａ）の構成は、図２Ｂに示されるとおりである。
【００６９】
図２Ｂに示す復号部（２３５ａ）では、分離部（２１０ｂ）と第１の復号部（２２０ｂ）と第１の加算部（２２５ｂ）とインターリーブ部（２３０ｂ）と第２の復号部（２４０ｂ）と第２の加算部（２４５ｂ）と第１のデインターリーブ部（２５０ｂ）と第２のデインターリーブ部（２５５ｂ）と多重部（２６０ｂ）とを備えている。また、第６のデータ信号（２３０ａ−１）ははじめに、分離部（２１０ｂ）に入力される。
【００７０】
分離部（２１０ｂ）では、第１のシステマティックビット（２１０ｂ−１）と第１のパリティビット（２１０ｂ−２）と第２のパリティビット（２１０ｂ−３）とが時間多重されている第６のデータ信号（２３０ａ−１）が、第１のシステマティックビット（２１０ｂ−１）と第１のパリティビット（２１０ｂ−２）と第２のパリティビット（２１０ｂ−３）とに分離される。これは、第６のデータ信号（２３０ａ−１）を記憶装置に書き込むパターンに基づいて、第６のデータ信号（２３０ａ−１）が記憶装置に書き込まれた後、第１のシステマティックビット（２１０ｂ−１）を記憶装置から読み込むパターンに基づいて、第１のシステマティックビット（２１０ｂ−１）が記憶装置から読み込まれ、第１のパリティビット（２１０ｂ−２）を記憶装置から読み込むパターンに基づいて、第１のパリティビット（２１０ｂ−２）が記憶装置から読み込まれ、第２のパリティビット（２１０ｂ−３）を記憶装置から読み込むパターンに基づいて、第２のパリティビット（２１０ｂ−３）が記憶装置から読み込まれることによって実現される。したがって、分離部（２１０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７１】
第１の復号部（２２０ｂ）では、第１のシステマティックビット（２１０ｂ−１）と第１のパリティビット（２１０ｂ−２）と第１の事前情報ビット（２１０ｂ−４）とに基づいて、復号処理がおこなわれ、第２のシステマティックビット（２２０ｂ−１）と第３のパリティビット（２２０ｂ−２）とが生成される。したがって、第１の復号部（２２０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７２】
第１の加算部（２２５ｂ）では、第２のシステマティックビット（２２０ｂ−１）から第１の事前情報ビット（２１０ｂ−４）を減じ、第２の事前情報ビット（２２５ｂ−４）が生成される。したがって、第１の加算部（２２５ｂ）における信号処理は、データ信号毎におこなわれている。
【００７３】
インターリーブ部（２３０ｂ）では、第２の事前情報ビット（２２５ｂ−４）に対してインターリーブが適用され、第３の事前情報ビット（２３０ｂ−４）が生成される。第２の事前情報ビット（２２５ｂ−４）を記憶装置に書き込むパターンに基づいて、コードブロックと呼称される複数の第２の事前情報ビット（２２５ｂ−４）が記憶装置に書き込まれた後、第３の事前情報ビット（２３０ｂ−４）を記憶装置から読み込むパターンに基づいて、第３の事前情報ビット（２３０ｂ−４）が記憶装置から読み込まれることによって実現される。したがって、インターリーブ部（２３０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７４】
第２の復号部（２４０ｂ）では、第３の事前情報ビット（２３０ｂ−４）と第２のパリティビット（２１０ｂ−３）とに基づいて、復号処理がおこなわれ、第３のシステマティックビット（２４０ｂ−１）と第４のパリティビット（２４０ｂ−３）とが生成される。したがって、第２の復号部（２４０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７５】
第２の加算部（２４５ｂ）では、第３のシステマティックビット（２４０ｂ−１）から第３の事前情報ビット（２３０ｂ−４）を減じ、第４の事前情報ビット（２４５ｂ−４）が生成される。したがって、第２の加算部（２４５ｂ）における信号処理は、データ信号毎におこなわれている。
【００７６】
第１のデインターリーブ部（２５０ｂ）では、第４の事前情報ビット（２４５ｂ−４）に対してデインターリーブが適用され、第１の事前情報ビット（２１０ｂ−４）が生成される。ここで適用されるデインターリーブは、第４の事前情報ビット（２４５ｂ−４）を記憶装置に書き込むパターンに基づいて、コードブロックと呼称される複数の第４の事前情報ビット（２４５ｂ−４）が記憶装置に書き込まれ、第１の事前情報ビット（２１０ｂ−４）を記憶装置から読み込むパターンに基づいて、第１の事前情報ビット（２１０ｂ−４）が記憶装置から読み込まれることによって実現される。したがって、第１のデインターリーブ部（２５０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７７】
第２のデインターリーブ部（２５５ｂ）では、第３のシステマティックビット（２４０ｂ−１）に対してデインターリーブが適用され、第４のシステマティックビット（２５５ｂ−１）が生成される。ここで適用されるデインターリーブは、第３のシステマティックビット（２４０ｂ−１）を記憶装置に書き込むパターンに基づいて、コードブロックと呼称される複数の第３のシステマティックビット（２４０ｂ−１）が記憶装置に書き込まれた後、第４のシステマティックビット（２５５ｂ−１）を記憶装置から読み込むパターンに基づいて、第４のシステマティックビット（２５５ｂ−１）が記憶装置から読み込まれることによって実現される。したがって、第２のデインターリーブ部（２５５ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７８】
多重部（２６０ｂ）では、第４のシステマティックビット（２５５ｂ−１）と第３のパリティビット（２２０ｂ−２）と第４のパリティビット（２４０ｂ−３）とが時間多重され、第７のデータ信号（２３５ａ−１）が生成される。これは、第４のシステマティックビット（２５５ｂ−１）を記憶装置に書き込むパターンに基づいて、第４のシステマティックビット（２５５ｂ−１）が記憶装置に書き込まれ、第３のパリティビット（２２０ｂ−２）を記憶装置に書き込むパターンに基づいて、第３のパリティビット（２２０ｂ−２）が記憶装置に書き込まれ、第４のパリティビット（２４０ｂ−３）を記憶装置に書き込むパターンに基づいて、第４のパリティビット（２４０ｂ−３）が記憶装置に書き込まれた後、第７のデータ信号（２３５ａ−１）を記憶装置から読み込むパターンに基づいて、第７のデータ信号（２３５ａ−１）が記憶装置から読み込まれることによって実現される。したがって、多重部（２６０ｂ）における信号処理は、コードブロック毎におこなわれている。
【００７９】
インターリーブ部（２４５ａ）では、第８のデータ信号（２４０ａ−１）に対してインターリーブが適用され、第９のデータ信号（２４５ａ−１）が生成される。ここで適用されるインターリーブは、第８のデータ信号（２４０ａ−１）を記憶装置に書き込むパターンに基づいて、第８のデータ信号（２４０ａ−１）が記憶装置に書き込まれた後、第９のデータ信号（２４５ａ−１）を記憶装置から読み込むパターンに基づいて、第９のデータ信号（２４５ａ−１）が記憶装置から読み込まれることによって実現される。したがって、インターリーブ部（２４５ａ）における信号処理は、コードブロック毎におこなわれている。
【００８０】
干渉レプリカ生成部（２５０ａ）でははじめに、第９のデータ信号（２４５ａ−１）を基地局装置（１００ａ）が備える変調部（１３０ａ）で適用された変調方式に基づいて、変調シンボルのレプリカが生成される。
【００８１】
次に、変調シンボルのレプリカと参照信号とに基づいて、ＯＦＤＭシンボルのレプリカが生成される。このＯＦＤＭシンボルのレプリカに対し、チャネル推定部（２５５ａ）にて推定されたチャネル特性である第１２のデータ信号（２５５ａ−１）に基づいて、第２のデータ信号（２１０ａ−１）のレプリカである第１０のデータ信号（２５０ａ−１）が生成される。したがって、干渉レプリカ生成部（２５０ａ）における信号処理は、コードブロック毎におこなわれている。
【００８２】
チャネル推定部（２５５ａ）では、参照信号などの既知の信号に基づいて、チャネル特性が推定され、第１１のデータ信号（２５５ａ−１）と第１２のデータ信号（２５５ａ−２）とが生成される。
【００８３】
本実施の形態では、上述の構成を、信号処理をおこなうためにコードブロック長以上の時間を要するモジュールに分解し、図４として改めて示した。この分離の例として、ここでは、第１のモジュール（４１０ａ）を第１の加算部（２１５ａ）と信号検出部（２２０ａ）とＭＡＰ検出部（２２５ａ）とデインターリーブ部（２３０ａ）とし、第２のモジュール（４２０ａ）を分離部（２１０ｂ）とし、第３のモジュール（４３０ａ）を第１の復号部（２２０ｂ）とし、第４のモジュール（４４０ａ）をインターリーブ部（２３０ｂ）とし、第５のモジュール（４５０ａ）を第２の復号部（２４０ｂ）とし、第６のモジュール（４６０ａ）を第１のデインターリーブ部（２５０ｂ）又は第２のデインターリーブ部（２５５ｂ）とし、第７のモジュール（４７０ａ）を多重部（２６０ｂ）とし、第８のモジュール（４８０ａ）をインターリーブ部（２４５ａ）とし、第９のモジュール（４９０ａ）を干渉レプリカ生成部（２５０ａ）としている。
【００８４】
図３は、本実施の形態におけるモジュール（３００ａ）の一構成例を示す図である。図３に示すように、モジュール（３００ａ）では、信号処理制御部（３１０ａ）と信号処理部（３２０ａ）とを備えている。また少なくとも、モジュール（３００ａ）に対しては、第１の信号処理制御信号（３００ａ−１）が入力され、第２の信号処理制御信号（３００ａ−２）が出力されている。
【００８５】
信号処理部（３２０ａ）では、信号処理がおこなわれている。
信号処理制御部（３１０ａ）では、信号処理部（３２０ａ）の状態を示す動作フラグを備えている。また、第１の信号処理制御信号（３００ａ−１）が入力され、第２の信号処理制御信号（３００ａ−２）が出力されている。
【００８６】
動作フラグは、信号処理の動作中と信号処理の停止中とのいずれかを示すもので、信号処理部（３２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（３００ａ−１）が信号処理の起動を示している場合と、信号処理部（３２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（３００ａ−１）が信号処理の停止を示している場合と、信号処理部（３２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（３００ａ−１）が信号処理の起動を示している場合と、のいずれかの場合、信号処理の動作中を示すように制御され、信号処理部（３２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（３００ａ−１）が信号処理の停止を示している場合、信号処理の停止中を示すように制御される。
【００８７】
信号処理部（３２０ａ）に対して供給される電力は、動作フラグが信号処理の停止中を示す場合、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。動作フラグが信号処理の動作中を示す場合、正規に供給される電力となるように制御される。
【００８８】
第２の信号処理制御信号（３００ａ−２）は、信号処理部（３２０ａ）から外部に対して有効なデータ信号が出力されると同時又は以前に、信号処理の起動を示すように制御され、信号処理部（３２０ａ）から外部に対して無効なデータ信号が出力されると同時又は以後に、信号処理の停止を示すように制御される。
【００８９】
図４はターボ等化器の一構成例を示す図である。図４に示されるターボ等化器（４００ａ）を想定した場合に、第１のモジュール（４１０ａ）では、外部の信号処理制御信号（４００ａ−１）又は第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第２のデータ信号（４２０ｃ−１）が出力されると同時又は以前に、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９０】
第２のモジュール（４２０ａ）では、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第３のデータ信号（４３０ｃ−１）が出力されると同時又は以前に、第３の信号処理制御信号（４３０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９１】
第３のモジュール（４３０ａ）では、第３の信号処理制御信号（４３０ａ−１）又は第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第４のデータ信号（４４０ｃ−１）が出力されると同時又は以前に、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９２】
第４のモジュール（４４０ａ）では、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第５のデータ信号（４５０ｃ−１）が出力されると同時又は以前に、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９３】
第５のモジュール（４５０ａ）では、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第６のデータ信号（４６０ｃ−１）が出力されると同時又は以前に、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９４】
第６のモジュール（４６０ａ）では、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第７のデータ信号（４７０ｃ−１）が出力されると同時又は以前に、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９５】
第７のモジュール（４７０ａ）では、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第８のデータ信号（４８０ｃ−１）が出力されると同時又は以前に、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９６】
第８のモジュール（４８０ａ）では、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第９のデータ信号（４９０ｃ−１）が出力されると同時又は以前に、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。
【００９７】
第９のモジュール（４９０ａ）では、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、信号処理部に対して供給される電力が、正規の電力となるように制御される。また、有効なデータ信号である第１のデータ信号（４１０ｃ−１）が出力されると同時又は以前に、第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、信号処理部に対して供給される電力が、正規に供給される電力より低い電力となるように制御されるか、又は“０”の電力となるように制御される。尚、モジュールの数は、９つに限定されるものではない。
【００９８】
本実施の形態では、上述のとおり、信号処理部に対して入力される電力を適切に制御することによって、移動局装置の消費電力を抑えることが可能となる。また、上述の信号処理制御部を信号処理部に貼付することのみによって、消費電量を抑えることが可能となるため、消費電力を考慮した設計が容易となる。
【００９９】
（第２の実施の形態）
本発明の第２の実施の形態における基地局装置と移動局装置との構成例については、第１の実施の形態と同一である場合を例にする。
【０１００】
図５は、本実施の形態における、モジュール（５００ａ）の構成例を示す図である。図５に示すように、モジュール（５００ａ）では、信号処理制御部（５１０ａ）と信号処理部（５２０ａ）とを備えている。また少なくとも、モジュール（５００ａ）に対しては、第１の信号処理制御信号（５００ａ−１）と外部リセット信号（５００ｂ−１）とが入力され、第２の信号処理制御信号（５００ａ−２）が出力されている。
【０１０１】
信号処理部（５２０ａ）では、信号処理がおこなわれている。また少なくとも、内部リセット信号（５１０ａ−１）が入力されており、内部リセット信号（５１０ａ−１）がリセット状態を示している場合、信号処理部（５２０ａ）が備える記憶装置の内容が固定値（“０”が推奨される）とされる。
【０１０２】
信号処理制御部（５１０ａ）では、信号処理部（５２０ａ）の状態を示す動作フラグを備えている。また、第１の信号処理制御信号（５００ａ−１）と外部リセット信号（５００ｂ−１）とが入力され、内部リセット信号（５１０ａ−１）と第２の信号処理制御信号（５００ａ−２）とが出力されている。
【０１０３】
動作フラグは、信号処理の動作中と信号処理の停止中とのいずれかを示すもので、信号処理部（５２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（５００ａ−１）が信号処理の起動を示している場合と、信号処理部（５２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（５００ａ−１）が信号処理の停止を示している場合と、信号処理部（５２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（５００ａ−１）が信号処理の起動を示している場合と、のいずれかの場合、信号処理の動作中を示すように制御され、信号処理部（５２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（５００ａ−１）が信号処理の停止を示している場合、信号処理の停止中を示すように制御される。
【０１０４】
内部リセット信号（５１０ａ−１）は、動作フラグが信号処理の停止中を示す場合、常にリセット状態となるように制御され、動作フラグが信号処理の動作中を示す場合、外部リセット信号（５００ｂ−１）となるように制御される。
【０１０５】
第２の信号処理制御信号（５００ａ−２）は、信号処理部（５２０ａ）から外部に対して有効なデータ信号が出力されると同時又は以前に、信号処理の起動を示すように制御され、信号処理部（５２０ａ）から外部に対して無効なデータ信号が出力されると同時又は以後に、信号処理の停止を示すように制御される。
【０１０６】
上述より、図４に示されるターボ等化器（４００ａ）を想定した場合、第１のモジュール（４１０ａ）では、外部の信号処理制御信号（４００ａ−１）又は第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第２のデータ信号（４２０ｃ−１）が出力されると同時又は以前に、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１０７】
第２のモジュール（４２０ａ）では、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第３のデータ信号（４３０ｃ−１）が出力されると同時又は以前に、第３の信号処理制御信号（４３０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１０８】
第３のモジュール（４３０ａ）では、第３の信号処理制御信号（４３０ａ−１）又は第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第４のデータ信号（４４０ｃ−１）が出力されると同時又は以前に、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１０９】
第４のモジュール（４４０ａ）では、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第５のデータ信号（４５０ｃ−１）が出力されると同時又は以前に、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１１０】
第５のモジュール（４５０ａ）では、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第６のデータ信号（４６０ｃ−１）が出力されると同時又は以前に、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１１１】
第６のモジュール（４６０ａ）では、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第７のデータ信号（４７０ｃ−１）が出力されると同時又は以前に、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１１２】
第７のモジュール（４７０ａ）では、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第８のデータ信号（４８０ｃ−１）が出力されると同時又は以前に、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１１３】
第８のモジュール（４８０ａ）では、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第９のデータ信号（４９０ｃ−１）が出力されると同時又は以前に、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。
【０１１４】
第９のモジュール（４９０ａ）では、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第１のデータ信号（４１０ｃ−１）が出力されると同時又は以前に、第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部リセット信号が常にリセット状態となるように制御される。尚、モジュールの数は、９つに限定されるものではない。
【０１１５】
本実施の形態では、上述のとおり、信号処理部に対して入力されるリセット信号を適切に制御することによって、移動局装置の消費電力を抑えることが可能となる。また、上述の信号処理制御部を信号処理部に貼付することのみによって、消費電量を抑えることが可能となるため、消費電力を考慮した設計が容易となる。
【０１１６】
（第３の実施の形態）
本発明の第３の実施の形態における基地局装置と移動局装置との構成例については、第１の実施の形態と同一である場合を例にする。
【０１１７】
図６は、本実施の形態におけるモジュール（６００ａ）の構成例を示す図である。図６に示すように、モジュール（６００ａ）では、信号処理制御部（６１０ａ）と信号処理部（６２０ａ）とを備えている。また少なくとも、モジュール（６００ａ）に対しては、第１の信号処理制御信号（６００ａ−１）と外部クロック信号（６００ｂ−１）とが入力され、第２の信号処理制御信号（６００ａ−２）が出力されている。
【０１１８】
信号処理部（６２０ａ）では、信号処理がおこなわれている。また少なくとも、内部クロック信号（６１０ａ−１）が入力されている。
【０１１９】
信号処理制御部（６１０ａ）では、信号処理部（６２０ａ）の状態を示す動作フラグを備えている。また、第１の信号処理制御信号（６００ａ−１）と外部クロック信号（６００ｂ−１）とが入力され、内部クロック信号（６１０ａ−１）と第２の信号処理制御信号（６００ａ−２）とが出力されている。
【０１２０】
動作フラグは、信号処理の動作中と信号処理の停止中とのいずれかを示すもので、信号処理部（６２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（６００ａ−１）が信号処理の起動を示している場合と、信号処理部（６２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（６００ａ−１）が信号処理の停止を示している場合と、信号処理部（６２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（６００ａ−１）が信号処理の起動を示している場合と、のいずれかの場合、信号処理の動作中を示すように制御され、信号処理部（６２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（６００ａ−１）が信号処理の停止を示している場合、信号処理の停止中を示すように制御される。
【０１２１】
内部クロック信号（６１０ａ−１）は、動作フラグが信号処理の停止中を示す場合、外部クロック信号（６００ｂ−１）の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御され、動作フラグが信号処理の動作中を示す場合、外部クロック信号（６００ｂ−１）となるように制御される。
【０１２２】
第２の信号処理制御信号（６００ａ−２）は、信号処理部（６２０ａ）から外部に対して有効なデータ信号が出力されると同時又は以前に、信号処理の起動を示すように制御され、信号処理部（６２０ａ）から外部に対して無効なデータ信号が出力されると同時又は以後に、信号処理の停止を示すように制御される。
【０１２３】
上述より、図４に示されるターボ等化器（４００ａ）を想定した場合、第１のモジュール（４１０ａ）では、外部の信号処理制御信号（４００ａ−１）又は第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部クロック信号が外部クロック信号となるように制御される。また、有効なデータ信号である第２のデータ信号（４２０ｃ−１）が出力されると同時又は以前に、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２４】
第２のモジュール（４２０ａ）では、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部クロック信号となるように制御される。また、有効なデータ信号である第３のデータ信号（４３０ｃ−１）が出力されると同時又は以前に、第３の信号処理制御信号（４３０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２５】
第３のモジュール（４３０ａ）では、第３の信号処理制御信号（４３０ａ−１）又は第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第４のデータ信号（４４０ｃ−１）が出力されると同時又は以前に、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２６】
第４のモジュール（４４０ａ）では、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第５のデータ信号（４５０ｃ−１）が出力されると同時又は以前に、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２７】
第５のモジュール（４５０ａ）では、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第６のデータ信号（４６０ｃ−１）が出力されると同時又は以前に、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２８】
第６のモジュール（４６０ａ）では、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第７のデータ信号（４７０ｃ−１）が出力されると同時又は以前に、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１２９】
第７のモジュール（４７０ａ）では、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第８のデータ信号（４８０ｃ−１）が出力されると同時又は以前に、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１３０】
第８のモジュール（４８０ａ）では、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第９のデータ信号（４９０ｃ−１）が出力されると同時又は以前に、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。
【０１３１】
第９のモジュール（４９０ａ）では、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部リセット信号が外部リセット信号となるように制御される。また、有効なデータ信号である第１のデータ信号（４１０ｃ−１）が出力されると同時又は以前に、第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部クロック信号が外部クロック信号の周波数より低い周波数のクロック信号となるように制御されるか、又は周波数が“０”であるクロック信号となるように制御される。尚、モジュールの数は、９つに限定されるものではない。
【０１３２】
本実施の形態では、上述のとおり、信号処理部に対して入力されるクロック信号を適切に制御することによって、移動局装置の消費電力を抑えることが可能となる。また、上述の信号処理制御部を信号処理部に貼付することのみによって、消費電量を抑えることが可能となるため、消費電力を考慮した設計が容易となる。
【０１３３】
（第４の実施の形態）
本実施の形態における基地局装置と移動局装置については、第１の実施の形態と同一である。
【０１３４】
図７は、本実施の形態におけるモジュール（７００ａ）の一構成例を示す図である。図７に示すように、モジュール（７００ａ）では、信号処理制御部（７１０ａ）と信号処理部（７２０ａ）とを備えている。また少なくともモジュール（７００ａ）に対しては、第１の信号処理制御信号（７００ａ−１）と外部データ信号（７００ｂ−１）とが入力され、第２の信号処理制御信号（７００ａ−２）が出力されている。
【０１３５】
信号処理部（７２０ａ）では、信号処理がおこなわれている。また少なくとも、内部データ信号（７１０ａ−１）が入力されている。
【０１３６】
信号処理制御部（７１０ａ）では、信号処理部（７２０ａ）の状態を示す動作フラグを備えている。また、第１の信号処理制御信号（７００ａ−１）と外部データ信号（７００ｂ−１）とが入力され、内部データ信号（７１０ａ−１）と第２の信号処理制御信号（７００ａ−２）とが出力されている。
【０１３７】
動作フラグは、信号処理の動作中と信号処理の停止中とのいずれかを示すもので、信号処理部（７２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（７００ａ−１）が信号処理の起動を示している場合と、信号処理部（７２０ａ）が有効なデータ信号を信号処理しており、第１の信号処理制御信号（７００ａ−１）が信号処理の停止を示している場合と、信号処理部（７２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（７００ａ−１）が信号処理の起動を示している場合と、のいずれかの場合、信号処理の動作中を示すように制御され、信号処理部（７２０ａ）が無効なデータ信号を信号処理しており、第１の信号処理制御信号（７００ａ−１）が信号処理の停止を示している場合、信号処理の停止中を示すように制御される。
【０１３８】
内部データ信号（７１０ａ−１）は、動作フラグが信号処理の停止中を示す場合、固定値（“０”が推奨される）となるように制御され、動作フラグが信号処理の動作中を示す場合、外部データ信号（７００ｂ−１）となるように制御される。
【０１３９】
第２の信号処理制御信号（７００ａ−２）は、信号処理部（７２０ａ）から外部に対して有効なデータ信号が出力されると同時又は以前に、信号処理の起動を示すように制御され、信号処理部（７２０ａ）から外部に対して無効なデータ信号が出力されると同時又は以後に、信号処理の停止を示すように制御される。
【０１４０】
上述より、図４に示されるターボ等化器（４００ａ）を想定した場合、第１のモジュール（４１０ａ）では、外部の信号処理制御信号（４００ａ−１）又は第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第２のデータ信号（４２０ｃ−１）が出力されると同時又は以前に、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４１】
第２のモジュール（４２０ａ）では、第２の信号処理制御信号（４２０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第３のデータ信号（４３０ｃ−１）が出力されると同時又は以前に、第３の信号処理制御信号（４３０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４２】
第３のモジュール（４３０ａ）では、第３の信号処理制御信号（４３０ａ−１）又は第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第４のデータ信号（４４０ｃ−１）が出力されると同時又は以前に、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４３】
第４のモジュール（４４０ａ）では、第４の信号処理制御信号（４４０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第５のデータ信号（４５０ｃ−１）が出力されると同時又は以前に、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４４】
第５のモジュール（４５０ａ）では、第５の信号処理制御信号（４５０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第６のデータ信号（４６０ｃ−１）が出力されると同時又は以前に、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４５】
第６のモジュール（４６０ａ）では、第６の信号処理制御信号（４６０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第７のデータ信号（４７０ｃ−１）が出力されると同時又は以前に、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４６】
第７のモジュール（４７０ａ）では、第７の信号処理制御信号（４７０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第８のデータ信号（４８０ｃ−１）が出力されると同時又は以前に、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４７】
第８のモジュール（４８０ａ）では、第８の信号処理制御信号（４８０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第９のデータ信号（４９０ｃ−１）が出力されると同時又は以前に、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。
【０１４８】
第９のモジュール（４９０ａ）では、第９の信号処理制御信号（４９０ａ−１）が信号処理の起動を示している場合、動作フラグが信号処理の動作中を示すように制御され、内部データ信号が外部データ信号となるように制御される。また、有効なデータ信号である第１のデータ信号（４１０ｃ−１）が出力されると同時又は以前に、第１の信号処理制御信号（４１０ａ−１）が信号処理の起動を示すように制御される。また、無効なデータ信号を処理している間、動作フラグが信号処理の停止中に制御され、内部データ信号が固定値（“０”が推奨される）となるように制御される。尚、モジュールの数は、９つに限定されるものではない。
【０１４９】
本実施の形態では、上述のとおり、信号処理部に対して入力されるデータ信号を適切に制御することによって、移動局装置の消費電力を抑えることが可能となる。また、上述の信号処理制御部を信号処理部に貼付することのみによって、消費電量を抑えることが可能となるため、消費電力を考慮した設計が容易となる。
【０１５０】
以上、第１の実施の形態から第４の実施の形態まで示したが、動作フラグが信号処理の停止中である場合、クロックの周波数とリセット信号とデータ信号と電力との調整は、第１の実施の形態から第４に実施の形態までに示されるとおり、いずれか１でも良いし、クロックの周波数と電力とを同時に制御するなど、複数を組み合わせても良い。
【０１５１】
第１から第４までの実施の形態は、ターボ等化器の一例を挙げて説明したが、ターボ等化器に限らず、いかなるモジュールに対しても導入することができることを特徴とする。
【０１５２】
第１から第４までの実施の形態は、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
【０１５３】
また、上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
【０１５４】
また、本実施の形態で説明した機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。尚、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【０１５５】
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
【０１５６】
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性記憶装置のように、一定時間プログラムを保持しているものも含むものとする。また前記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【産業上の利用可能性】
【０１５７】
本発明は、通信装置に利用可能である。
【符号の説明】
【０１５８】
１００ａ…基地局装置、１１０ａ…符号化部、１２０ａ…インターリーブ部、１３０ａ…変調部、１４０ａ…アンテナ、１００ａ−１…第１のデータ信号、１１０ａ−１…第２のデータ信号、１２０ａ−１…第３のデータ信号、１３０ａ−１…第４のデータ信号、２００ａ…移動局装置、２０５ａ…アンテナ、２１０ａ…周波数変換部、２１５ａ…第１の加算部、２２０ａ…信号検出部、２２５ａ…ＭＡＰ検出部、２３０ａ…デインターリーブ部、２３５ａ…復号部、２４０ａ…第２の加算部、２４５ａ…インターリーブ部、２５０ａ…干渉レプリカ生成部、２５５ａ…チャネル推定部、２６０ａ…ディジタル信号処理装置、２０５ａ−１…第１のデータ信号、２１０ａ−１…第２のデータ信号、２１５ａ−１…第３のデータ信号、２２０ａ−１…第４のデータ信号、２２５ａ−１…第５のデータ信号、２３０ａ−１…第６のデータ信号、２３５ａ−１…第７のデータ信号、２４０ａ−１…第８のデータ信号、２４５ａ−１…第９のデータ信号、２５０ａ−１…第１０のデータ信号、２５５ａ−１…第１１のデータ信号、２５５ａ−１…第１２のデータ信号、２１０ｂ…分離部、２２０ｂ…第１の復号部、２２５ｂ…第１の加算部、２３０ｂ…インターリーブ部、２４０ｂ…第２の復号部、２４５ｂ…第２の加算部、２５０ｂ…第１のデインターリーブ部、２５５ｂ…第２のデインターリーブ部、２６０ｂ…多重部、２１０ｂ−１…第１のシステマティックビット列、２１０ｂ−２…第１のパリティビット列、２１０ｂ−３…第２のパリティビット列、２２０ｂ−１…第２のシステマティックビット列、２２５ｂ−４…第２の事前情報ビット列、２３０ｂ−４…第３の事前情報ビット列、２４０ｂ−１…第３のシステマティックビット列、２４５ｂ−４…第４の事前情報ビット列、２１０ｂ−４…第１の事前情報ビット列、２５５ｂ−１…第４のシステマティックビット列、２２０ｂ−２…第３のパリティビット列、２４０ｂ−３…第４のパリティビット列、３００ａ…モジュール、３１０ａ…信号処理制御部、３２０ａ…信号処理部、３００ａ−１…第１の信号処理制御信号、３００ａ−２…第２の信号処理制御信号、４００ａ…ターボ等化器、４１０ａ…第１のモジュール、４２０ａ…第２のモジュール、４３０ａ…第３のモジュール、４４０ａ…第４のモジュール、４５０ａ…第５のモジュール、４６０ａ…第６のモジュール、４７０ａ…第７のモジュール、４８０ａ…第８のモジュール、４９０ａ…第９のモジュール、４００ａ−１…外部の信号処理制御信号、４１０ａ−１…第１の信号処理制御信号、４２０ａ−１…第２の信号処理制御信号、４３０ａ−１…第３の信号処理制御信号、４４０ａ−１…第４の信号処理制御信号、４５０ａ−１…第５の信号処理制御信号、４６０ａ−１…第６の信号処理制御信号、４７０ａ−１…第７の信号処理制御信号、４８０ａ−１…第８の信号処理制御信号、４９０ａ−１…第９の信号処理制御信号、４１０ｃ−１…第１のデータ信号、４２０ｃ−１…第２のデータ信号、４３０ｃ−１…第３のデータ信号、４４０ｃ−１…第４のデータ信号、４５０ｃ−１…第５のデータ信号、４６０ｃ−１…第６のデータ信号、４７０ｃ−１…第７のデータ信号、４８０ｃ−１…第８のデータ信号、４９０ｃ−１…第９のデータ信号、５００ａ…モジュール、５１０ａ…信号処理制御部、５２０ａ…信号処理部、５００ａ−１…第１の信号処理制御信号、５００ｂ−１…外部リセット信号、５１０ａ−１…内部リセット信号、５００ａ−２…第２の信号処理制御信号、６００ａ…モジュール、６１０ａ…信号処理制御部、６２０ａ…信号処理部、６００ａ−１…第１の信号処理制御信号、６００ｂ−１…外部クロック信号、６１０ａ−１…内部クロック信号、６００ａ−２…第２の信号処理制御信号、７００ａ…モジュール、７１０ａ…信号処理制御部、７２０ａ…信号処理部、７００ａ−１…第１の信号処理制御信号、７００ｂ−１…外部データ信号、７１０ａ−１…内部データ信号、７００ａ−２…第２の信号処理制御信号
【図１】
2011049912.tif 000003
【図２Ａ】
2011049912.tif 000004
【図２Ｂ】
2011049912.tif 000005
【図３】
2011049912.tif 000006
【図４】
2011049912.tif 000007
【図５】
2011049912.tif 000008
【図６】
2011049912.tif 000009
【図７】
2011049912.tif 000010