(57)【要約】【課題】液晶装置等の電気光学装置において、高品質な表示を行う。【解決手段】電気光学装置の製造方法は、基板（１０）に、トランジスタの半導体層（１ａ）を形成する半導体層形成工程と、半導体層のチャネル部（１ａ’）に不純物を導入する不純物導入工程と、基板を平面的に見て、チャネル部に重なるようにゲート電極（３ｂ）を形成するゲート電極形成工程とを備える。不純物導入工程においては、不純物は、チャネル幅方向においてチャネル部の端部に位置する第１領域、及びチャネル長方向において第１領域よりも幅が狭いチャネル部の第２領域にそれぞれ導入される。【選択図】図１１
2011077424.tif 000002
【特許請求の範囲】
【請求項１】
基板に、
トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層のチャネル部に不純物を導入する不純物導入工程と、
前記基板を平面的に見て、前記チャネル部に重なるようにゲート電極を形成するゲート電極形成工程と
を備え、
前記不純物導入工程において、前記不純物は、チャネル幅方向において前記チャネル部の端部に位置する第１領域及びチャネル長方向において前記第１領域よりも幅が狭い前記チャネル部の第２領域にそれぞれ導入される
ことを特徴とする電気光学装置の製造方法。
【請求項２】
前記不純物導入工程において、前記第２領域では、前記チャネル長方向で見て、前記半導体層のソース部側の第３領域及び前記半導体層のドレイン部側の第４領域に夫々前記不純物が導入され、前記第３領域及び第４領域間に位置する第５領域には、前記不純物が導入されないことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記不純物導入工程において、前記第１領域では、前記第３領域、前記第４領域及び前記第５領域の各々と前記チャネル幅方向で隣り合う領域に、前記不純物が夫々導入されることを特徴とする請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記不純物導入工程において、前記不純物が導入される領域は、前記ゲート電極よりチャネル長方向の幅が狭いことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばトランジスタを備える液晶表示装置等の電気光学装置を製造する方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、例えば表示領域に配列された複数の画素を、該複数の画素毎に設けられたスイッチング用薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）によって夫々制御するものがある。このような薄膜トランジスタには、より高品質な表示を行うために、十分なオン電流の確保することやリーク電流の発生を抑制することが求められる。
【０００３】
そこで、上述したような要求に応えるべく、ソース領域及びチャネル領域間、並びにチャネル領域及びドレイン領域間に、不純物の濃度が低いＬＤＤ（Lightly doped drain）領域を設けることによって、リーク電流の発生を抑制するという技術が提案されている（例えば、特許文献１から４参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１０１５８８号公報
【特許文献２】特開２００５−１６６７２９号公報
【特許文献３】特開２００６−３２９２０号公報
【特許文献４】特開２００７−２１４４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような薄膜トランジスタにおいては、ゲート電極及び半導体層の端面にハンプ特性部位が存在してしまうため、薄膜トランジスタに流れる電流にばらつきが生じてしまうおそれがある。より具体的には、一組のゲート電極及び半導体層において二種類の閾値を持つトランジスタが形成されてしまうことによって、オン電流が低下するという現象が発生する。従って、上述した技術には、薄膜トランジスタの制御が正確に行えず、結果として、表示画質が低下してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、高品質な表示を行うことが可能な電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板に、トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層のチャネル部に不純物を導入する不純物導入工程と、前記基板を平面的に見て、前記チャネル部に重なるようにゲート電極を形成するゲート電極形成工程とを備え、前記不純物導入工程において、前記不純物は、チャネル幅方向において前記チャネル部の端部に位置する第１領域及びチャネル長方向において前記第１領域よりも幅が狭い前記チャネル部の第２領域にそれぞれ導入される。
【０００８】
本発明の電気光学装置の製造方法によれば、先ず基板に、トランジスタの半導体層が形成される。半導体層は、例えばソース部、ドレイン部及びチャネル部を有するように形成される。ソース部は、例えば画像信号を供給するデータ線等と電気的に接続され、ドレイン部は、例えば液晶等の電気光学物質に画像信号に応じた電圧を印加する画素電極等に電気的に接続される。チャネル部は、ソース部及びドレイン部間に位置しており、その上にゲート電極が重なるように形成される。これにより、半導体層及びゲート電極によってトランジスタが構成される。尚、ソース部及びチャネル部間、並びにチャネル部及びドレイン部間には、ＬＤＤ領域が設けられていてもよい。
【０００９】
半導体層におけるチャネル部には、例えばイオンインプランテーション等の技法を用いて不純物が導入される。但し、不純物は、チャネル部全面に導入される訳ではなく、予め設定された所定の領域に導入される。半導体層に導入される不純物は、導電型がＮ型ものであってもよいし、Ｐ型のものであってもよい。尚、典型的には、上述した不純物を導入する前に、半導体層上にゲート絶縁膜として機能する絶縁膜が形成される。
【００１０】
ここで本発明では特に、上述した不純物は、チャネル幅方向においてチャネル部の端部に位置する第１領域、及びチャネル長方向において第１領域よりも幅が狭いチャネル部の第２領域にそれぞれ導入される。尚、ここでの「端部」とは、半導体層を平面的に見て、チャネル幅方向においての境界付近に位置する部分であり、典型的には、チャネル部の両端部を意味する。また、半導体層の境界からどこまでを端部とするか（即ち、第１領域のチャネル幅方向の幅）は、半導体層や導入される不純物の特性等に基づいて予め設定される。
【００１１】
半導体層の端面は、通常エッチング等によって境界を作り、その上をゲート電極が覆う構造となっている。この際、ゲート電極が覆う半導体層の端面は、エッチングダメージの入った領域となり、導入された不純物の働きが他の領域とは異なった状態となる。このため、半導体層の端面部分の閾値電圧は、他の部分の閾値電圧より小さくなり、結果として、二種類のトランジスタが形成されてしまうおそれがある。このように二種類のトランジスタが形成されてしまうと、閾値電圧の制御が困難となり、トランジスタの伝達特性において、オン電流が低下してしまう、所謂「キンク」や「ハンプ」と称される問題が生ずる。
【００１２】
しかるに本発明では、上述したように、チャネル部における端面部分においては、比較的幅の広い第１領域に不純物が導入され、チャネル部における端面部分以外の部分においては、比較的幅の狭い第２領域に不純物が導入される。これにより、上述したような領域毎の閾値電圧の差を小さくすることができる。即ち、トランジスタがオンとされた場合に、例えば、半導体層の端面部分である第１領域が、第２領域を含むその他の領域よりも先に閾値電圧が低電圧側にシフトしてしまうことを抑制することができる。従って、ハンプ特性により、オン電流が低下してしまうことを防止することができる。
【００１３】
更に本発明では、導入される不純物の濃度を領域毎に変更する必要がないため、オフ電流（即ち、リーク電流）の調整を例えば、チャネルドープ領域の不純物濃度を高めに設定することにより、比較的簡単に行える。従って、好適にオフ電流を低減することができる。また、マスク等を用いて、一度の導入工程で不純物の導入を完了させることができる。
【００１４】
以上説明したように、本発明の電気光学装置の製造方法によれば、ハンプ特性に起因するオン電流の低下を防止すると共にオフ電流を効果的に低減させることができる。従って、高品質な表示を行うことが可能な電気光学装置を製造することができる。
【００１５】
本発明の電気光学装置の製造方法の一態様では、前記不純物導入工程において、前記第２領域では、前記チャネル長方向で見て、前記半導体層のソース部側の第３領域及び前記半導体層のドレイン部側の第４領域に夫々前記不純物が導入され、前記第３領域及び第４領域間に位置する第５領域には、前記不純物が導入されない。
【００１６】
この態様によれば、第２領域は、チャネル長方向で見て、半導体層のソース部側に位置する第３領域、及び半導体層のドレイン部側に位置する第４領域の２つ領域を含んでいる。また、第３領域及び第４領域間には、第５領域が位置する。
【００１７】
ここで本態様では特に、第２領域に含まれる第３領域及び第４領域には夫々不純物が導入され、その間に位置する第５領域には不純物が導入されない。このため、第２領域は、チャネル長方向で見て、不純物の導入されない領域の両端部分に位置する２つの領域によって構成されることになる。尚、不純物導入工程後に、熱処理工程を経ることにより、不純物が拡散し、中央部分に位置する領域にも少量の不純物が導入される。
【００１８】
本願発明者の研究によれば、上述したような構成をとる場合、単に第２領域の不純物を導入する領域の幅を狭くした場合と比較して、より効果的にオン電流の低下を防止できることが判明している。特に、ソース部及びドレイン部間の電圧が比較的低い場合には、このような傾向が顕著に現れる。従って、トランジスタに印加する電圧が低くなるような際に、より好適にトランジスタを制御可能となる。
【００１９】
尚、本態様では、第２領域において、不純物が導入される領域が２つ（即ち、第３領域及び第４領域）存在することになるが、この場合、第１領域における不純物が導入される領域の幅との比較は、少なくとも２つの領域の幅の和を用いればよい。
【００２０】
上述した第２領域における第３領域及び第４領域に不純物が導入される態様では、前記不純物導入工程において、前記第１領域では、前記第３領域、前記第４領域及び前記第５領域の各々と前記チャネル幅方向で隣り合う領域に、前記不純物が夫々導入されるようにしてもよい。
【００２１】
この場合、第１領域における、第３領域、第４領域及び第５領域の各々とチャネル幅方向で隣り合う領域に不純物が夫々導入されるため、不純物が導入される領域は、第５領域を囲うような形状となる。言い換えれば、チャネル部の中央付近に位置する第５領域にだけ、不純物が導入されないような構成となる。
【００２２】
このような構成によれば、第１領域の位置する端部以外の領域では、中央付近に位置する第５領域に不純物が導入されないのに対して、第１領域では、第５領域に相当する領域（即ち、第５領域と隣り合う領域）にも不純物が導入される。このため、第１領域における不純物が導入される領域の幅は、第２領域における不純物が導入される領域の幅よりも確実に大きくなる。従って、確実にオン電流の低下及びオフ電流の低減させることが可能である。
【００２３】
本発明の電気光学装置の製造方法の他の態様では、前記不純物導入工程において、前記不純物が導入される領域は、前記ゲート電極よりチャネル長方向の幅が狭い。
【００２４】
この態様によれば、ゲート電極は、不純物が導入される領域全体を覆うような構成となる。またゲート電極が、チャネル長方向で見た場合の端部において、不純物が導入されていない領域と対向することになる。
【００２５】
本願発明者の研究によれば、上述したような構成をとる場合、単に第２領域の不純物を導入する領域の幅を狭くした場合と比較して、より効果的にオン電流の低下を防止できることが判明している。特に、ソース部及びドレイン部に印加される電圧が比較的高い場合には、このような傾向が顕著に現れる。従って、トランジスタに印加する電圧が高くなるような際に、より好適にトランジスタを制御可能となる。
【００２６】
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態に係る電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】本実施形態に係る電気光学装置の画像表示領域を構成する各種素子、配線等の等価回路図である。
【図４】本実施形態に係る電気光学装置の相隣接する複数の画素部を示す平面図である。
【図５】図４のＡ−Ａ’線断面図本実施形態に係る電気光学装置の層構造を示す断面図である。
【図６】ＴＦＴにおいて生じ得るハンプ特性を説明するための平面図である。
【図７】ハンプ特性に起因するＴＦＴの伝達特性の変化を示すグラフである。
【図８】本実施形態に係る電気光学装置の製造方法のプロセスを示す断面図（その１）である。
【図９】本実施形態に係る電気光学装置の製造方法のプロセスを示す断面図（その２）である。
【図１０】本実施形態に係る電気光学装置の製造方法のプロセスを示す断面図（その３）である。
【図１１】本実施形態に係るＴＦＴにおけるドープ領域を示す平面図である。
【図１２】比較例に係るＴＦＴにおけるドープ領域を示す平面図（その１）である。
【図１３】比較例に係るＴＦＴにおけるドープ領域を示す平面図（その２）である。
【図１４】低電圧時のオン電流とドーズ量の関係をドープ領域の形状別に示すグラフである。
【図１５】高電圧時のオン電流とドーズ量の関係をドープ領域の形状別に示すグラフである。
【図１６】書込タイミングを規定する信号の変化を示すグラフである。
【図１７】高電圧時のオフ電流とドーズ量の関係をドープ領域の形状別に示すグラフである。
【図１８】本実施形態に係るＴＦＴにおけるドープ領域の変形例を示す平面図（その１）である。
【図１９】本実施形態に係るＴＦＴにおけるドープ領域の変形例を示す平面図（その２）である。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００２９】
＜電気光学装置＞
先ず、本実施形態に係る電気光学装置の製造方法によって製造される電気光学装置について、図１から図５を参照して説明する。尚、以下では、本発明の電気光学装置の一例として駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を挙げて説明する。
【００３０】
本実施形態に係る電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３１】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例であり、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜間で所定の配向状態をとる。
【００３２】
ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により、相互に接着されている。
【００３３】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
【００３４】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。尚、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３５】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３６】
ＴＦＴアレイ基板１０上における対向基板２０の４つのコーナー部に対向する領域には、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３７】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図２では図示を省略してあるが、後に詳述する。尚、この積層構造の上に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。
【００３８】
画素電極９ａは、対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。
【００３９】
対向基板２０におけるＴＦＴアレイ基板１０との対向面上には、遮光膜２３が形成されている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮光膜２３によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
【００４０】
遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向するように形成されている。また遮光膜２３上には、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルターが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。
【００４１】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、上述したデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４２】
上述した電気光学装置によれば、例えば投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である。
【００４３】
次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００４４】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、電気光学装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００４５】
ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００４６】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。
【００４７】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の向上が可能となる。
【００４８】
次に、上述の動作を実現する画素部の具体的な構成について、図４及び図５を参照して説明する。ここに図４は、本実施形態に係る電気光学装置の相隣接する複数の画素部を示す平面図である。また図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。
【００４９】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。即ち、走査線３ａは、Ｘ方向に沿って延びており、データ線６ａは、走査線３ａと交差するように、Ｙ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００５０】
走査線３ａ、データ線６ａ、蓄積容量７０、下側遮光膜１１ａ、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、データ線６ａ、蓄積容量７０、中継層９３、下側遮光膜１１ａ及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００５１】
図４及び図５において、ＴＦＴ３０は、半導体層１ａと、走査線３ａの一部として形成されたゲート電極３ｂとを含んで構成されている。
【００５２】
半導体層１ａは、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、チャネル領域１ａ’は、本発明の「チャネル部」の一例であり、データ線側ソースドレイン領域１ｄは、本発明の「ソース部」の一例であり、画素電極側ソースドレイン領域１ｅは、本発明の「ドレイン部」の一例である。
【００５３】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。また、本実施形態に係る電気光学装置の製造方法では特に、チャネル領域１ａ’に対する不純物打ち込みが所定の領域について行われる。これについては、後に詳述する。
【００５４】
データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００５５】
図４及び図５において、ゲート電極３ｂは、走査線３ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。走査線３ａは、Ｘ方向に沿って延びるように形成されている。走査線３ａのうちチャネル領域１ａ’と重なる部分がゲート電極３ｂとして機能する。ゲート電極３ｂ及び半導体層１ａ間は、ゲート絶縁膜２ａによって絶縁されている。
【００５６】
図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも下地絶縁膜１２を介して下層側には、下側遮光膜１１ａが格子状に設けられている。下側遮光膜１１ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。下側遮光膜１１ａは、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。また、下側遮光膜１１ａが導電性材料を含む場合には、ゲート電極３ｂと電気的に接続することで、走査線３ａとして機能するように構成してもよい。
【００５７】
図５において、下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００５８】
ＴＦＴアレイ基板１０上のＴＦＴ３０よりも第１層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。
【００５９】
上部容量電極３００ａは、容量線３００の一部として形成されている。容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。この場合には、上部容量電極３００ａの内臓遮光膜としての機能を高めることができる。
【００６０】
下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００６１】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ２）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００６２】
尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ構造を有するように形成してもよい。この場合には、導電性のポリシリコン等を用いて下部容量電極７１を構成する場合に比べて、電気光学装置の駆動時に、当該電気光学装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。
【００６３】
図５において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも第２層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。また、第１層間絶縁膜４１及び４２間には、部分的に絶縁膜４９が介在している。
【００６４】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、第１層間絶縁膜４１、絶縁膜４９及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００６５】
中継層９３は、第２層間絶縁膜４２上においてデータ線６ａと同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を第２層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００６６】
図５において、画素電極９ａは、データ線６ａよりも第３層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００６７】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００６８】
＜電気光学装置の製造方法＞
次に、上述した電気光学装置の製造方法について、図６から図１９を参照して説明する。
【００６９】
先ず、本実施形態に係る電気光学装置の製造方法によって改善されるハンプ特性について、図６及び図７を参照して説明する。ここに図６は、ＴＦＴにおいて生じ得るハンプ特性を説明するための平面図であり、図７は、ハンプ特性に起因するＴＦＴの伝達特性の変化を示すグラフである。
【００７０】
図６に示すように、ＴＦＴ３０では、半導体層１ａにおけるチャネル領域１ａ’上に、ゲート電極３ｂが重なるように構成されている。しかしながら、半導体層１ａの端面（図中の破線で囲まれた領域）は、通常エッチング等によって境界を作るように形成される。この際、半導体層１ａの端面は、エッチングダメージの入った領域となり、導入された不純物の働きが他の領域とは異なった状態となる。このため、仮にチャネル領域１ａ’全面に一様に不純物を打ち込むようにすると、半導体層１ａの端面部分の閾値電圧は、他の部分の閾値電圧より小さくなる。
【００７１】
図７において、上述したように閾値電圧の差が生じてしまうと、結果として、一組の半導体層１ａ及びゲート電極３ｂによって二種類のトランジスタが形成されてしまうおそれがある。二種類のトランジスタが形成されてしまうと、図中の破線で囲まれた部分を見ても分かるように、二つの相異なるコブが現れる。これにより、トランジスタの伝達特性においてオン電流が低下してしまうという問題が発生する。
【００７２】
次に、本実施形態に係る電気光学装置の製造方法の各プロセスについて、図８から図１１を参照して、順を追って説明する。ここに図８から図１０は夫々、本実施形態に係る電気光学装置の製造方法のプロセスを示す断面図である。また図１１は、本実施形態に係るＴＦＴにおけるドープ領域を示す平面図である。尚、図８から図１１では、本実施形態特有のプロセスのみを示し、その他のプロセスについては適宜省略するものとする。
【００７３】
図８において、本実施形態に係る電気光学装置の製造方法では、ＴＦＴ３０（図４及び図５参照）を形成する際に、先ず下地絶縁膜１２上に半導体層１ａが形成される。半導体層１ａは、例えば下地絶縁膜１２上の全面に形成された後、エッチング等によってパターニングされる。
【００７４】
図９において、半導体層１ａがパターニングされると、半導体層１ａ上には、ゲート酸化膜２ａが成膜される。ゲート酸化膜２ａは、半導体層１ａ及び下地絶縁膜１２を覆うように成膜される。
【００７５】
図１０において、ゲート酸化膜２ａが成膜されると、続いて半導体層１ａのチャネル領域１ａ’となるべき部分に対して、不純物の打ち込みが行われる。具体的には、先ずゲート酸化膜２ａ上に、不純物を打ち込みたい部分が開口しているマスク２００が形成される。そして、そのマスク２００上からイオンインプランテーション等の技法を用いて、不純物（例えば、ボロン等）が半導体層１ａに打ち込まれる。これにより、チャネル領域１ａ’、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅが形成される。
【００７６】
尚、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃは、例えばマスク２００の開口部分を、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対応した分だけ大きくした後に、チャネル領域１ａ’とは異なる導電型の不純物を打ち込むことによって形成される。
【００７７】
図１１において、本実施形態では特に、チャネル領域１ａ’に対する不純物の打ち込みが、図に示すような四角で囲われた形となるように行われる。即ち、チャネル領域１ａ’の中心部には、不純物が打ち込まれない領域が形成される。この不純物が打ち込まれない領域が存在することよって、チャネル長方向（即ち、図の左右方向）で見た場合の不純物が打ち込まれた領域（以下、適宜「チャネルドープ領域」と称する）の幅は、半導体層１ａの端部（即ち、図６で示したようなハンプが発生する領域）と、中央部分とで互いに異なるものとなる。
【００７８】
具体的には、半導体層１ａの端部におけるチャネルドープ領域の幅はＢとなり、半導体層１ａの中央部分におけるチャネルドープ領域の幅はＡ１＋Ａ２となる。Ａ１＋Ａ２及びＢの関係は、図を見ても明らかなようにＡ１＋Ａ２＜Ｂである。即ち、半導体層１ａの中央部分におけるチャネルドープ領域の幅は、半導体層１ａの端部におけるチャネルドープ領域の幅より大きくされる。
【００７９】
尚、チャネルドープ領域の幅がＢとされた半導体層１ａの端部は、本発明の「第１領域」の一例であり、チャネルドープ領域の幅がＡ１＋Ａ２とされた半導体層１ａの中央部分は、本発明の「第２領域」の一例である。また、チャネルドープ領域の幅がＡ１とされた部分は、本発明の「第３領域」の一例であり、チャネルドープ領域の幅がＡ２とされた部分は、本発明の「第４領域」の一例であり、不純物が打ち込まれない部分（即ち、チャネル領域１ａ’の中央部分）は、本発明の「第５領域」の一例である。
【００８０】
次に、本実施形態に係る電気光学装置の製造方法の効果について、図１１に加えて、図１２から図１７を参照して説明する。ここに図１２及び図１３は夫々、比較例に係るＴＦＴにおけるドープ領域を示す平面図である。また図１４は、低電圧時のオン電流とドーズ量の関係をドープ領域の形状別に示すグラフであり、図１５は、高電圧時のオン電流とドーズ量の関係をドープ領域の形状別に示すグラフである。図１６は、書込タイミングを規定する信号の変化を示すグラフであり、図１７は、高電圧時のオフ電流とドーズ量の関係を、ドープ領域の形状別に示すグラフである。
【００８１】
図１２及び図１３に示すような比較例を用いて、図１１に示す本実施形態に係る電気光学装置の製造方法によって製造されたＴＦＴ３０の特性について説明する。尚、図１２に示す比較例は、不純物の打ち込みが半導体層１ａの全面に行われたもの（以下、適宜「ＲＥＦ」と称する）であり、図１３に示す比較例は、不純物の打ち込みがチャネル領域１ａ’の幅Ｌの半分であるＬ／２の幅の領域に行われたもの（以下、適宜「Ｌ／２」と称する）である。
【００８２】
図１４において、先ず低電圧時（Ｖｄｓ＝１Ｖ、Ｖｇ＝３Ｖ）におけるＴＦＴ３０のオン電流（即ち、Ｉｏｎ）について考える。この場合、本実施形態に係る四角で囲われた形のチャネルドープ領域を有するＴＦＴ３０は、比較例であるＲＥＦ及びＬ／２と比べて、チャネルドーズ量にかかわらず、高いオン電流を維持できることが判明している。即ち本実施形態では、低電圧時におけるハンプ特性を効果的に抑制し、オン電流の低下を防止することが可能である。また、熱処理工程を経て不純物が拡散することにより、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃのシート抵抗値がそれぞれ小さくなることにより、オン電流のばらつきを小さくすることができる。
【００８３】
図１５において、次に高電圧時（Ｖｄｓ＝１６Ｖ、Ｖｇ＝３Ｖ）におけるＴＦＴ３０のオン電流について考える。この場合、本実施形態に係る四角で囲われた形のチャネルドープ領域を有するＴＦＴ３０は、比較例Ｌ／２と比べるとオン電流が低くなっているが、比較例ＲＥＦと比べると高いオン電流が維持されている。即ち本実施形態では、上述した低電圧時ほどではないものの、高電圧時におけるハンプ特性を抑制し、オン電流の低下を効果的に低減することが可能である。また、熱処理工程を経て不純物が拡散することにより、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃのシート抵抗値がそれぞれ小さくなることにより、オン電流のばらつきを小さくすることができる。
【００８４】
図１６において、オン電流の低下を防止することによって、書き込み時の電圧を示すパルスの波形は、より矩形に近いものとなる。具体的には、本実施形態に係る四角で囲われた形のチャネルドープ領域を有するＴＦＴ３０は、比較例ＲＥＦと比べ、パルスの立ち上がり及び立ち下がりにおける“なまり”が改善される。
【００８５】
図１７において、本実施形態に係る電気光学装置の製造方法によって製造されたＴＦＴ３０は、オフ電流（即ち、Ｉｏｆｆ）も低減させることが可能である。具体的には、Ｖｄｓ＝１６Ｖ、Ｖｇ＝０Ｖの条件下におけるオフ電流を、比較例ＲＥＦと同程度にすることができる。尚、図からも分かるように、チャネルドーズ量が比較的小さい場合よりも比較的大きい場合の方が、オフ電流を低減させる効果が高い。
【００８６】
次に、本実施形態に係る電気光学装置の製造方法の変形例について、図１８及び図１９を参照して説明する。ここに図１８及び図１９は夫々、本実施形態に係るＴＦＴにおけるドープ領域の変形例を示す平面図である。
【００８７】
図１４及び図１５でも示したように、高電圧時におけるオン電流の低下を防止する効果は、図１３に示す比較例Ｌ／２のように、チャネル長方向で見た場合のチャネル領域１ａ’両端に、不純物が打ち込まれない領域が存在している方が高くなる。即ち、チャネル領域１ａ’のチャネル長方向の幅（言い換えれば、ゲート電極３ｂ（図６等参照）のチャネル長方向の幅）よりも、チャネルドープ領域のチャネル長方向の幅が狭い方がよい。
【００８８】
図１８に示す構成では、四角で囲われた形のチャネルドープ領域の幅が、チャネル領域１ａ’の幅より狭くなるように構成されている。このように構成すれば、図１１に示した構成及び図１３に示す比較例Ｌ／２の両方の良い部分を兼ね備えたＴＦＴ３０を実現することができる。よって、電圧の高低によらず、効果的にオン電流の低下を防止できる電気光学装置を製造することができる。
【００８９】
図１９に示すように、チャネルドープ領域を“Ｈ”型にした場合であっても、半導体層１ａの中央部分におけるチャネルドープ領域の幅を、半導体層１ａの端部におけるチャネルドープ領域の幅より大きく構成することができる。従って、図１９に示すようなチャネルドープ領域を有するＴＦＴ３０においても、オン電流の低下を効果的に防止できる。また、熱処理工程を経て不純物が拡散することにより、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃのシート抵抗値がそれぞれ小さくなることにより、オン電流のばらつきを小さくすることができる。
【００９０】
尚、本実施形態においては、画素スイッチング用のＴＦＴ３０の製造方法について説明したが、画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路を構成するトランジスタにも同一の製造方法が適用される。すなわち、同一の下地絶縁膜上に形成されたＴＦＴ３０の半導体層と同一層からなる半導体層に対し、上述の不純物導入工程を適用することにより、製造工程を追加することなく、高品位の電気光学装置を提供できる。
【００９１】
以上説明したように、本実施形態に係る電気光学装置の製造方法によれば、ハンプ特性に起因するオン電流の低下を防止すると共にオフ電流を効果的に低減させることができる。従って、高品質な表示を行うことが可能な電気光学装置を製造することができる。
【００９２】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００９３】
１ａ…半導体層、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２ａ…ゲート酸化膜、３ａ…走査線、３ｂ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、３０…ＴＦＴ、５０…液晶層、７０…蓄積容量、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、２００…マスク
【図１】
2011077424.tif 000003
【図２】
2011077424.tif 000004
【図３】
2011077424.tif 000005
【図４】
2011077424.tif 000006
【図５】
2011077424.tif 000007
【図６】
2011077424.tif 000008
【図７】
2011077424.tif 000009
【図８】
2011077424.tif 000010
【図９】
2011077424.tif 000011
【図１０】
2011077424.tif 000012
【図１１】
2011077424.tif 000013
【図１２】
2011077424.tif 000014
【図１３】
2011077424.tif 000015
【図１４】
2011077424.tif 000016
【図１５】
2011077424.tif 000017
【図１６】
2011077424.tif 000018
【図１７】
2011077424.tif 000019
【図１８】
2011077424.tif 000020
【図１９】
2011077424.tif 000021