(57)【要約】【課題】転写工程や薄膜加工工程においても効果的に検査が行える半導体装置の製造方法を提供することを目的とする。【解決手段】本発明に係る半導体装置の製造方法は、素子(T)と前記素子と接続された外部接続端子（P)とを有する素子層(17)が形成された第１基板(S1)を、接着層(21)を介して第２基板(S2)と貼り合わせる工程を有し、前記工程において前記第１基板と前記第２基板との間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路(50)の少なくとも一部を挟み込むことを特徴とする。かかる方法によれば、上記フレキシブルプリント回路を利用して、素子の検査を容易に行うことができる。【選択図】図５
2011003667.tif 000002
【特許請求の範囲】
【請求項１】
素子と前記素子と接続された外部接続端子とを有する素子層が形成された第１基板を、接着層を介して第２基板と貼り合わせる工程を有し、
前記工程において前記第１基板と前記第２基板との間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路の少なくとも一部を挟み込むことを特徴とする半導体装置の製造方法。
【請求項２】
前記フレキシブルプリント回路の少なくとも一部上にテープを介して前記第２基板と貼り合わせる請求項１記載の半導体装置の製造方法。
【請求項３】
前記フレキシブルプリント回路は、絶縁基材上配置された第１接続端子と、前記接続端子から延在する配線と、前記配線の端部に配置された第２接続端子とを有し、
前記工程において、前記外部接続端子と前記第１接続端子とが電気的に接続し、前記第２接続端子が前記第１基板および前記第２基板の外側に延在するようフレキシブルプリント回路を挟み込む請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第２接続端子を介して前記素子の動作を検査する検査工程を有する請求項３記載の半導体装置の製造方法。
【請求項５】
前記検査工程の後、
前記第１基板を剥離し、フレキシブル基板を貼り付ける工程を有する請求項４記載の半導体装置の製造方法。
【請求項６】
前記フレキシブル基板を貼り付ける工程の後、前記第２基板を剥離する工程を有する請求項５記載の半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれか一項記載の半導体装置の製造方法を有する電子機器の製造方法。
【請求項８】
前記フレキシブルプリント回路を残存させた状態で前記半導体装置を実装する工程を有する請求項７記載の電子機器の製造方法。
【請求項９】
複数の素子と、前記複数の素子と接続された外部接続端子とを有する素子層が形成された第１基板上に保護シートを貼り合わせる工程を有し、
前記工程において前記第１基板と前記保護シートとの間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路の少なくとも一部を挟み込むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および電子機器の製造方法に関し、特に、転写技術等を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子ペーパー等のフレキシブルデバイスを作製する方法として、転写技術や基板の薄膜化技術が検討されている。
【０００３】
前者は、ガラス基板上に形成されたＴＦＴ（thin film transistor、薄膜トランジスタ）などの半導体素子をフレキシブル基板に転写するもので、後者は、ＴＦＴなどの半導体素子が形成されたガラス基板を薄膜加工するものである。これらの技術によれば、ガラス基板が耐熱性や耐溶剤性に優れるため、ＴＦＴなどの半導体素子の形成にも適し、また、製造工程中のハンドリングも容易になる。また、このような、フレキシブルデバイスにおいては、転写工程や薄膜加工工程後の実装工程において製品の検査を行うことが一般的である。
【０００４】
例えば、下記特許文献には、アクティブマトリクス基板に対するプローブカードによる検査技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０２３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したフレキシブルデバイスの実装工程後の検査では、転写工程や薄膜加工工程における不良の発生がタイムリーに把握できず、不良にも関わらずその後の処理がなされるという問題がある。また、転写工程や薄膜加工工程など、製造工程におけるいずれの処理工程において不良が発生しているのか等の不良の原因調査が進まず、不具合のある処理工程が是正されないまま歩留りの低下をもたらすという問題がある。
【０００７】
加えて、転写工程中の２枚の基板間に素子層が挟まれ、また、薄膜加工中の素子層の表面に保護シートが覆いかぶさっている状態では、外部接続端子が露出しておらず、上記特許文献に開示のようなプローブ針による検査は適用し難い。
【０００８】
そこで、本発明に係る具体的態様においては、転写工程や薄膜加工工程においても効果的に検査が行える半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、素子と前記素子と接続された外部接続端子とを有する素子層が形成された第１基板を、接着層を介して第２基板と貼り合わせる工程を有し、前記工程において前記第１基板と前記第２基板との間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路の少なくとも一部を挟み込むことを特徴とする。
【００１０】
かかる方法によれば、上記フレキシブルプリント回路を利用して、素子の検査を容易に行うことができる。
【００１１】
例えば、前記フレキシブルプリント回路の少なくとも一部上にテープを介して前記第２基板と貼り合わせる。かかる方法によれば、第２基板を剥離する際、フレキシブルプリント回路が一緒に剥がれることを防止することができる。
【００１２】
例えば、前記フレキシブルプリント回路は、絶縁基材上に配置された第１接続端子と、前記接続端子から延在する配線と、前記配線の端部に配置された第２接続端子とを有し、前記工程において、前記外部端子と前記第１接続端子とが電気的に接続し、前記第２接続端子が前記第１基板および前記第２基板の外側に延在するようフレキシブルプリント回路を挟み込む。より好ましくは、前記第２接続端子を介して前記素子の動作を検査する検査工程を有する。このように、上記フレキシブルプリント回路を利用して、素子の検査を容易に行うことができる。
【００１３】
好ましくは、前記検査工程の後、前記第１基板を剥離し、フレキシブル基板を貼り付ける工程を有する。好ましくは、前記フレキシブル基板を貼り付ける工程の後、前記第２基板を剥離する工程を有する。このように、フレキシブル基板の貼り付け、第２基板の剥離により素子層をフレキシブル基板に転写することができる。
【００１４】
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、電子機器内の半導体装置の効果的な検査により電子機器の特性や歩留りの向上を図ることができる。
【００１５】
本発明に係る電子機器の製造方法は、前記フレキシブルプリント回路を残存させた状態で上記半導体装置を実装する工程を有する。かかる方法によれば、検査に用いたフレキシブルプリント回路を実装時の回路接続に用いることが可能となる。
【００１６】
本発明に係る半導体装置の製造方法は、複数の素子と、前記複数の素子と接続された外部接続端子とを有する素子層が形成された第１基板上に保護シートを貼り合わせる工程を有し、前記工程において前記第１基板と前記保護シートとの間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路の少なくとも一部を挟み込むことを特徴とする。かかる方法によれば、上記フレキシブルプリント回路を利用して、素子の検査を容易に行うことができる。
【図面の簡単な説明】
【００１７】
【図１】転写工程後の本実施の形態の薄膜デバイスを示す斜視図および回路図である。
【図２】実施の形態１の薄膜デバイスの転写工程（素子の転写方法、半導体装置の製造方法）を示す断面図である。
【図３】実施の形態１の薄膜デバイスの転写工程を示す断面図である。
【図４】実施の形態１の薄膜デバイスの転写工程を示す上面図および断面図である。
【図５】実施の形態１の薄膜デバイスの転写工程を示す断面図である。
【図６】実施の形態１の薄膜デバイスの転写工程を示す断面図である。
【図７】実施の形態１の薄膜デバイスの転写工程を示す断面図である。
【図８】実施の形態１の薄膜デバイスの他の転写工程を示す図である。
【図９】実施の形態２の薄膜デバイスの薄膜加工工程（半導体装置の製造方法）を示す断面図である。
【図１０】実施の形態２の薄膜デバイスの薄膜加工工程を示す断面図である。
【図１１】電子ペーパーを示す斜視図である。
【図１２】フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。
【発明を実施するための形態】
【００１８】
以下、本発明における実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００１９】
＜実施の形態１＞
図１は、転写工程後の本実施の形態の薄膜デバイスを示す斜視図および回路図である。ここでは、薄膜デバイスの一例として表示装置を構成する画素回路と駆動回路（いわゆるアクティブマトリクス回路）を例に説明する。
【００２０】
図１（Ａ）に示すように、プラスチック基板Ｓ３上には、アレイ状に配置された複数の画素Ｐｉと、これらの画素Ｐｉを駆動するための走査線ドライバＳＤ、データ線ドライバＤＤなどの周辺回路が配置されている。また、周辺回路は、図示しない複数の配線により、共通電極パッド（共通電極端子）ＣＰやＦＰＣパッド（ＦＰＣ端子、外部接続端子）Ｐに接続されている。ＦＰＣ（フレキシブルプリント回路：Flexible printed circuits）とは、絶縁フィルム上に導電性薄膜で配線などの電気回路を形成した配線材料で、高屈曲性・小型軽量化といった特長を有し、電子部品間の接続等に用いられる。主として配線が形成されたものは、フレキシブルケーブルやフレキシブルプリントコネクタと呼ばれることもある。上記ＦＰＣパッドＰは、上記ＦＰＣが接続されるパッド（端子）である。
【００２１】
図１（Ｂ）に示すように、上記画素（Ｐｉ）は、走査線ＳＬとデータ線ＤＬとの交点に配置される。この画素は、画素電極ＰＥおよび画素トランジスタＰＴを有している。走査線ＳＬは、上記走査線ドライバＳＤにより駆動され、また、データ線ＤＬは、上記データ線ドライバＤＤにより駆動される。
【００２２】
このような薄膜デバイスの転写工程について以下に説明する。図２〜図７は、本実施の形態の薄膜デバイスの転写工程（素子の転写方法、半導体装置の製造方法）を示す断面図である。これらの図面を参照しながら転写工程、即ち、第１基板に形成された薄膜デバイスを第２基板に転写し、さらに、第３基板に転写する工程について説明する。ここでは、薄膜デバイスとして薄膜トランジスタ（ＴＦＴ： thin film transistor）を例示し説明する。図中左側は、素子形成領域（画素領域および周辺回路領域）の断面を示し、図中の薄膜トランジスタＴは、例えば、上記画素トランジスタＰＴや周辺回路中の論理回路を構成するトランジスタと対応する。また、図中右側は、ＦＰＣパッドＰ部近傍の断面を示す。
【００２３】
１）ＴＦＴ形成工程
図２（Ａ）に示すように、基板Ｓ１上に、剥離層３を形成する。基板Ｓ１の材料としては、以降のＴＦＴ（素子）の形成工程の各処理に耐え得る基板であれば特に制限はないが、例えば、ガラス基板を用いることができる。
【００２４】
次いで、各基板Ｓ１上に、剥離層（分離層、犠牲層、接着・剥離層）３として、アモルファスシリコン膜をＣＶＤ（chemical vapor deposition、化学気相成長）法により形成する。剥離層３として、他の材料を用いてもよい。また、単層のみならず複数層としてもよい。
【００２５】
次いで、剥離層３上にＴＦＴ（Ｔ）を形成する。ＴＦＴの形成工程に特に限定はないが、以下の工程によりＴＦＴを形成することができる。
【００２６】
図２（Ｂ）の左図に示すように、剥離層３上に、酸化シリコン膜をＣＶＤ法により堆積し、下地保護膜５を形成する。さらに、半導体材料として例えばアモルファスシリコン膜をＣＶＤ法により堆積した後、この膜にレーザー照射することにより結晶化させ多結晶シリコン膜とする。この後、パターニングし、島状の半導体膜７を形成する。次いで、この半導体膜７上に、例えば酸化シリコン膜をＣＶＤ法で堆積し、ゲート絶縁膜９を形成する。次いで、ゲート絶縁膜９上に、例えばアルミニウム（Ａｌ）膜等をスパッタリング法により形成し、パターニングすることで、ゲート電極１１を形成する。次いで、ゲート電極１１をマスクに、例えば、ボロン（Ｂ）もしくはリン（Ｐ）等の不純物をイオン打ち込みすることによりソース、ドレイン領域７ｓｄを形成する。以上の工程によりＴＦＴ（Ｔ）が形成される。
【００２７】
次いで、ゲート電極１１上に例えば酸化シリコン膜をＣＶＤ法で堆積し、層間絶縁膜１３を形成した後、ソース、ドレイン領域７ｓｄ上の層間絶縁膜１３をエッチング等することによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜１３上に例えばＡｌ膜をスパッタリング法により堆積し、パターニングすることにより、ソース、ドレイン引き出し配線１５を形成する。
【００２８】
この後、必要に応じてソース、ドレイン引き出し配線１５上に、画素電極、ＴＦＴ以外の素子や複数の配線層を形成してもよい。これら種々の素子や配線が形成された層を素子層１７と示す。この素子層１７が被転写層となる。
【００２９】
一方、図２（Ｂ）の右図に示すように、ＦＰＣパッドＰ部近傍においては、素子層１７の表面からＦＰＣパッドＰが露出している。前述したようにこのＦＰＣパッドＰは、走査線ドライバＳＤやデータ線ドライバＤＤなどの周辺回路と接続されている。
【００３０】
２）第１転写工程
以上の工程で形成された基板Ｓ１上の素子層１７を、仮転写基板Ｓ２に仮接着剤２１を介して貼り付ける。この際、ＦＰＣパッドＰ上に検査用ＦＰＣ５０を挟み込むように貼り付ける。
【００３１】
具体的には、まず、図３の右図に示すように、検査用ＦＰＣ（端子Ｐａ）５０とＦＰＣパッドＰとを接続する。この検査用ＦＰＣ５０の構成に制限はないが、その一例を図４に示す。図４は、検査用ＦＰＣの上面図および接続状態を示す断面図である。
【００３２】
図４（Ａ）に示すように、検査用ＦＰＣ５０は、ＰＥＴ（ポリエチレンテレフタレート）などよりなる基材５１上に印刷された複数の配線を有し、主たる配線部分は、保護膜５３で被覆され、その両端に端子Ｐａ、Ｐｂが露出している。検査用ＦＰＣ（端子Ｐａ）５０とＦＰＣパッドＰとの接続方法に制限はないが、例えば、図４（Ｂ）に示すように、ＡＣＰ（異方性導電ペースト)５５を用いて接続することができる。このＡＣＰ中には、導電フィラ（導電粒子）５５ｆがバインダ中に分散しており、この導電フィラ５５ｆを介して端子ＰａとＦＰＣパッドＰとの電気的接続が図れる。
【００３３】
次いで、図５（Ａ）に示すように、基板Ｓ１の素子層１７上に仮接着剤２１を塗布し、表面に剥離層２３が形成された仮転写基板Ｓ２を貼り付ける。この際、検査用ＦＰＣ５０上にテープ５７を介して仮接着材２１を塗布することが好ましい。
【００３４】
仮転写基板Ｓ２の条件としては、以降の工程に耐え得る基板であれば良く、例えば、基板Ｓ１と同様にガラス基板を用いても良い。剥離層２３としては、例えば、アモルファスシリコン膜を用いることができる。
【００３５】
また、仮接着材２１としては、以降の第２転写工程後に除去可能な接着材であれば特に制限はないが、例えば、水溶性接着剤を用いることができる。
【００３６】
また、テープ５７としては、例えば、電気絶縁性に優れたポリイミドフィルム（薄膜）に粘着剤が塗布された部材を用いる。このテープ５７により、後述の仮転写基板Ｓ２の剥離の際、検査用ＦＰＣ５０が一緒に剥がれてしまうことを防止することができる。
【００３７】
次いで、図５（Ｂ）に示すように、基板Ｓ１の剥離層（アモルファスシリコン膜）３に、レーザーを照射することによりアブレーションを生じさせる。これにより、剥離層３の内部や界面において亀裂が生じ、結合力が弱まる。
【００３８】
次いで、図５（Ｃ）に示すように、基板Ｓ１を剥離し、必要に応じて残存する剥離層３の除去を行う。
【００３９】
３）第２転写工程
次いで、図６（Ａ）に示すように、素子層１７の裏面（素子形成側と逆側の面）にプラスチック基板（フレキシブル基板）Ｓ３を永久接着層３０を用いて接着する。プラスチック基板Ｓ３としては、例えば、合成樹脂などより成るものを用いることができる。また、永久接着材３０の材料に制限はないが、例えば、熱硬化樹脂や紫外線硬化樹脂などを用いることができる。
【００４０】
次いで、図６（Ｂ）に示すように、基板Ｓ２の剥離層（アモルファスシリコン膜）２３に、レーザーを照射することによりアブレーションを生じさせる。これにより、剥離層３の内部や界面において亀裂が生じ、結合力が弱まる。この後、図７（Ａ）に示すように、基板Ｓ２を剥離し、必要に応じて残存する剥離層２３および仮接着材２１を除去する。これにより、プラスチック基板Ｓ３上への素子層１７の転写が完了する（図７（Ｂ））。
【００４１】
このように、本実施の形態によれば、基板Ｓ１上のＦＰＣパッドＰと検査用ＦＰＣ（端子Ｐａ）５０とを接続したので、基板Ｓ１と仮転写基板Ｓ２との間、又は、仮転写基板Ｓ２とプラスチック基板Ｓ３との間に検査用ＦＰＣ５０が挟み込まれた状態となり、転写工程（例えば、図５（Ａ）〜図６（Ｂ）に示す各工程）、即ち、下層の基板に上層の基板が覆いかぶさっている状況において、積層基板から露出した検査用ＦＰＣを利用して画素回路や駆動回路の検査（試験、テスト）を行うことができる。例えば、図５（Ｂ）に示すレーザー照射後に画素回路や駆動回路の検査を行うことができる。これにより、検査で不良と判断されたデバイスの廃棄が可能となり、以降の無駄な処理を防止できる。また、レーザー照射による不良の発生を確認でき、不良が生じている場合には、レーザー強度や焦点の確認など、製造工程における最適な条件を調整することができ、以降の不良の発生を低減できる。また、検査のタイミングは、図５（Ｂ）に示すレーザー照射後に限られず、図５（Ｃ）の基板Ｓ１の剥離の後、図６（Ａ）のプラスチック基板Ｓ３の貼り合わせの後、図６（Ｂ）に示すレーザー照射後など種々のタイミングで行うことができる。
【００４２】
上記第２転写工程後、プラスチック基板Ｓ３と対向基板との間に液晶や電気泳動カプセルなどを配置することにより表示装置（表示部品）を形成することができる。この際、検査用ＦＰＣ５０を接続したまま封止を行い、以降の実装工程において、他の部品（装置）との接続に上記検査用ＦＰＣ５０を用いてもよい。このように、検査用ＦＰＣを実装用ＦＰＣと兼用することにより製造工程の簡略化や部品点数の削減を図ることができる。
【００４３】
もちろん、検査用ＦＰＣを剥離し、実装用ＦＰＣを別途接続してもよい。図８は、本実施の形態の薄膜デバイスの他の転写工程を示す図である。この場合、図８（Ａ）に示すような剥離可能なＦＰＣを検査用ＦＰＣとして用いてもよい。この検査用ＦＰＣ６０は、基材５１上に粘着剤層６３が設けられ、この粘着剤層６３上に配線が印刷されている。主たる配線部分は、保護膜で被覆され、その両端に端子Ｐａ、Ｐｂが露出している。端子Ｐｂについては、図示を省略している。この場合、端子Ｐａ間に粘着剤層６３が露出しているため、図８（Ｂ）に示すように、第１基板Ｓ１上のＦＰＣパッド部に、検査用ＦＰＣ６０を圧着するだけで、検査用ＦＰＣ（端子Ｐａ）６０とＦＰＣパッドＰとの接続が図れる。この場合も、上記と同様に第１、第２転写工程を行い、第２転写工程後、プラスチック基板Ｓ３上の検査用ＦＰＣ６０を剥離し、実装用ＦＰＣ７０を新たに接続すればよい。
【００４４】
＜実施の形態２＞
上記実施の形態においては、転写工程について説明したが、本実施の形態においては、薄膜加工工程について説明する。この薄膜加工工程においても、加工時に素子層の表面を保護シートなどで覆う必要があるため、検査用ＦＰＣを予め挟み込んでおくことにより、効果的な検査を行うことができる。図９および図１０は、本実施の形態の薄膜デバイスの薄膜加工工程（半導体装置の製造方法）を示す断面図である。以下、図面を参照しながら本実施の形態について説明する。なお、実施の形態１と同じ部位には同一の符号を付し、その繰り返しの説明を省略する。
【００４５】
図９（Ａ）の左図に示すように、基板Ｓ１１上に素子層１７を形成する。素子層１７を構成する素子およびその形成方法に制限はないが、例えば、基板Ｓ１１上にＴＦＴ（Ｔ）などの半導体素子を形成する。このＴＦＴの形成方法は、実施の形態１で説明したとおりである。また、図９（Ａ）の右図に示すように、ＦＰＣパッドＰ部においては、検査用ＦＰＣ（端子Ｐａ）５０とＦＰＣパッドＰとを例えばＡＣＰ技術を用いて接続する。
【００４６】
次いで、図９（Ｂ）に示すように、基板Ｓ１上の素子層１７上に保護シート８１を貼り付ける。この際、検査用ＦＰＣ５０上にテープ５７を接着した後、保護シート８１を貼り付けることが好ましい。保護シート８１の材料に制限はないが、例えば、常温では通常の粘着シートと同じように接着でき、加熱すると容易に剥がす事が出来る熱剥離シートや、ＵＶ光（紫外線）を照射することで粘着力が低下するダイシングテープ等を用いることができる。次いで、図９（Ｃ）に示すように、基板Ｓ１１を薄膜加工する。加工方法に制限はないが、例えば、研磨により基板Ｓ１１を薄くする。
【００４７】
次いで、図１０（Ａ）に示すように、基板Ｓ１１の裏面に支持基板Ｓ１２を貼り合わせ、保護シート８１を剥離する（図１０（Ｂ））。以上により、薄膜加工工程が終了する（図１０（Ｃ））。
【００４８】
この後、素子層１７と対向基板との間に液晶や電気泳動カプセルなどを配置することにより表示装置（表示部品）を形成することができる。
【００４９】
このように、本実施の形態においても、実施の形態１と同様に、基板Ｓ１１上に保護シート８１が覆いかぶさっている状況において、検査用ＦＰＣを利用して画素回路や駆動回路の検査（試験、テスト）を行うことができる。また、検査用ＦＰＣ５０を接続したまま封止を行い、以降の実装工程において、他の部品（装置）との接続に上記検査用ＦＰＣ５０を用いることができる。もちろん、実施の形態１と同様、剥離可能なＦＰＣを用いてもよく、また、検査用ＦＰＣを剥離し、実装用ＦＰＣを新たに接続してもよい。
【００５０】
また、上記実施の形態１および２においては、主として配線が形成されたＦＰＣを例に説明したが、配線以外の各種回路が形成されたＦＰＣを用いてもよい。
【００５１】
このように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【００５２】
＜電気光学装置および電子機器の説明＞
（電子ペーパー）
例えば、上記素子層１７と対向基板との間に電気泳動カプセルを配置した表示部を、電子ペーパーに適用することができる。図１１は、電子機器の一例である電子ペーパーを示す斜視図である。
【００５３】
図１１に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２が、前述したような表示部で構成されている。
【００５４】
なお、上記素子層１７と対向基板との間に液晶や有機ＥＬ（Electro-Luminescence）を配置することにより、電子ペーパーの他、液晶装置や有機ＥＬ装置など各種電気光学装置に適用可能である。
【００５５】
また、上記素子層１７には、各種素子を作り込むことが可能であり、上記電気光学装置のみならず、メモリやＣＰＣ（central processing unit）を形成し、転写や薄膜加工を行いマイクロコンピュータを形成してもよい。図１２は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。５７１は、フレキシブル基板であり、例えば、５７３はＲＡＭ（random access memory）、５７５はＣＰＵ（central processing unit）、５７７は、入出力回路、５７９は、太陽電池である。
【符号の説明】
【００５６】
３…剥離層、５…下地保護膜、７…半導体膜、７ｓｄ…ソース、ドレイン領域、９…ゲート絶縁膜、１１…ゲート電極、１３…層間絶縁膜、１５…ソース、ドレイン引き出し配線、１７…素子層、２１…仮接着剤、２３…剥離層、３０…永久接着層、５０…検査用ＦＰＣ、５１…基材、５３…保護膜、５５…ＡＣＰ、５５ｆ…導電フィラ、５７…テープ、６０…検査用ＦＰＣ、６３…粘着剤層、７０…実装用ＦＰＣ、８１…保護シート、５７１…フレキシブル基板、５７３…ＲＡＭ、５７５…ＣＰＵ、５７７…入出力回路、５７９…太陽電池、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、ＣＰ…共通電極パッド、ＤＤ…データ線ドライバ、ＤＬ…データ線、Ｐ…ＦＰＣパッド、Ｐａ…端子、Ｐｂ…端子、ＰＥ…画素電極、Ｐｉ…画素、ＰＴ…画素トランジスタ、Ｓ１…基板、Ｓ２…仮転写基板、Ｓ３…プラスチック基板、ＳＤ…走査線ドライバ、ＳＬ…走査線、Ｔ…ＴＦＴ
【図１】
2011003667.tif 000003
【図２】
2011003667.tif 000004
【図３】
2011003667.tif 000005
【図４】
2011003667.tif 000006
【図５】
2011003667.tif 000007
【図６】
2011003667.tif 000008
【図７】
2011003667.tif 000009
【図８】
2011003667.tif 000010
【図９】
2011003667.tif 000011
【図１０】
2011003667.tif 000012
【図１１】
2011003667.tif 000013
【図１２】
2011003667.tif 000014