(57)【要約】【課題】溝内に配線を埋め込む際に層間絶縁膜の表面に深い凹部が生じるのを防止し得る半導体装置の設計方法等を提供する。【解決手段】単位面積当たりの配線パターンの周囲長の総和を各々の単位領域毎に算出するステップＳ６と、単位領域内における配線パターンの周囲長の総和が第１の値以上である第１の領域と第２の値以下である第２の領域とを抽出するステップＳ７，Ｓ８と、第１の領域に隣接する第３の領域内に単位面積当たりの周囲長の総和が第３の値である第１のダミーパターンを配置し、第２の領域に隣接する第４の領域内に単位面積当たりの周囲長の総和が第４の値である第２のダミーパターンを配置するステップＳ９，Ｓ１０と、第３の領域と第４の領域との間の第５の領域内に単位面積当たりの周囲長の総和が第３の値より小さく、第４の値より大きい第５の値である第３のダミーパターンを配置するステップＳ１１とを有している。【選択図】図１５
2011049426.tif 000002
【特許請求の範囲】
【請求項１】
所定のレイアウト領域内に配線パターンを配置するステップと、
前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、
前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である第１のダミーパターンを配置するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である第２のダミーパターンを配置するステップと、
前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である第３のダミーパターンを配置するステップと
を有することを特徴とする半導体装置の設計方法。
【請求項２】
請求項１記載の半導体装置の設計方法において、
前記第３の値は、前記第１の値より小さく、
前記第４の値は、前記第２の値より大きい
ことを特徴とする半導体装置の設計方法。
【請求項３】
所定のレイアウト領域内に配線パターンを配置するステップと、
前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、
前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である第１のダミーパターンを配置するステップと、
前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第２の値より大きい第４の値である第２のダミーパターンを配置するステップと
を有することを特徴とする半導体装置の設計方法。
【請求項４】
絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、
前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、
前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である前記ダミーパターン用溝を形成し、前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である前記ダミーパターン用溝を形成する
ことを特徴とする半導体装置の製造方法。
【請求項５】
絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、
前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、
前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さく、第２の値より大きい第４の値である前記ダミーパターン用溝を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近時、層間絶縁膜に形成された溝内に配線等をダマシン法等により埋め込む技術が注目されている。
【０００３】
ダマシン法においては、溝等が形成された層間絶縁膜上に導電膜を形成し、層間絶縁膜の表面が露出するまでＣＭＰ法により導電膜を研磨することにより、導電膜により形成された配線が溝内に埋め込まれる。
【０００４】
しかしながら、ＣＭＰ法による研磨が必ずしも均一に進行せず、層間絶縁膜の表面に凹部が生じてしまう場合があった。
【０００５】
そこで、ダミーパターンを適宜配置することにより、研磨の進行の均一化を図ることが提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３１０８０７号公報
【特許文献２】特開平１０−１７３０３５号公報
【特許文献３】特開２０００−２２３４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、提案されている半導体装置の製造方法では、研磨の進行を十分に均一化し得ず、層間絶縁膜の表面に比較的深い凹部が生じてしまう場合があった。
【０００８】
本発明の目的は、溝内に配線等を埋め込む際に層間絶縁膜の表面に深い凹部が生じるのを防止し得る半導体装置の設計方法及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態の一観点によれば、所定のレイアウト領域内に配線パターンを配置するステップと、前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である第１のダミーパターンを配置するステップと、前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である第２のダミーパターンを配置するステップと、前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である第３のダミーパターンを配置するステップとを有することを特徴とする半導体装置の設計方法が提供される。
【００１０】
実施形態の他の観点によれば、所定のレイアウト領域内に配線パターンを配置するステップと、前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である第１のダミーパターンを配置するステップと、前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第２の値より大きい第４の値である第２のダミーパターンを配置するステップとを有することを特徴とする半導体装置の設計方法が提供される。
【００１１】
実施形態の更に他の観点によれば、絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である前記ダミーパターン用溝を形成し、前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である前記ダミーパターン用溝を形成することを特徴とする半導体装置の製造方法が提供される。
【００１２】
実施形態の更に他の観点によれば、絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さく、第２の値より大きい第４の値である前記ダミーパターン用溝を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
開示の半導体装置の設計方法及び半導体装置の製造方法によれば、単位面積当たりの配線パターンの周囲長の総和が大きい領域と小さい領域との間に、単位面積当たりの周囲長の総和が中程度のダミーパターンを配置する。このため、単位面積当たりの周囲長の総和が著しく相違する箇所が生じないようにすることができ、研磨の進行の均一化を図ることができる。従って、層間絶縁膜に形成された溝内に配線を研磨により埋め込む際に、層間絶縁膜の表面に深い凹部が形成されるのを防止することができる。
【図面の簡単な説明】
【００１４】
【図１】ダミーパターンの配置例を示す平面図（その１）である。
【図２】図１のＡ−Ａ′断面における層間絶縁膜の表面の段差を示す図である。
【図３】ダミーパターンの配置例を示す平面図（その２）である。
【図４】図３のＢ−Ｂ′断面における層間絶縁膜の表面の段差を示す図である。
【図５】ダミーパターンの配置例を示す平面図（その３）である。
【図６】図５のＣ−Ｃ′断面における層間絶縁膜の表面の段差を示す図である。
【図７】ダミーパターンの配置例を示す平面図（その４）である。
【図８】図７のＤ−Ｄ′断面における層間絶縁膜の表面の段差を示す図である。
【図９】規格化された配線容量を示すグラフである。
【図１０】ダミーパターンの配置例を示す平面図（その５）である。
【図１１】図１０のＥ−Ｅ′断面における層間絶縁膜の表面の段差を示す図である。
【図１２】ダミーパターンの配置例を示す平面図（その６）である。
【図１３】図１２のＦ−Ｆ′断面における層間絶縁膜の表面の段差を示す図である。
【図１４】第１実施形態による半導体装置の設計方法を示す平面図である。
【図１５】第１実施形態による半導体装置の設計方法を示すフローチャートである。
【図１６】第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１７】第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１８】第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１９】第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図２０】第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図２１】第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図２２】第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図２３】第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図２４】第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図２５】第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図２６】第１実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図２７】第１実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。
【図２８】第１実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。
【図２９】第１実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。
【図３０】第１実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。
【図３１】図１４のＧ−Ｇ′断面に対応する層間絶縁膜の表面の段差を示す図である。
【図３２】第１実施形態の変形例による半導体装置の設計方法を示す平面図である。
【図３３】第２実施形態による半導体装置の設計方法を示す平面図である。
【図３４】第３実施形態による半導体装置の設計方法を示す平面図である。
【図３５】第３実施形態による半導体装置の設計方法を示すフローチャートである。
【発明を実施するための形態】
【００１５】
図１は、ダミーパターンの配置例を示す平面図（その１）である。図１（ａ）は、配線パターン１０６の密度が比較的大きい領域（高密度領域）１００と、配線パターン１０８の密度が比較的小さい領域（低密度領域）１０２と、ダミーパターン領域１０４との配置例を示す平面図である。図１（ｂ）は、図１（ａ）の高密度領域１００の一部を拡大した図である。図１（ｃ）は、図１（ａ）のダミーパターン領域１０４の一部を拡大した図である。図１（ｄ）は、図１（ａ）の低密度領域１０２の一部を拡大した図である。
【００１６】
図１に示すように、高密度領域１００と低密度領域１０２との間のダミーパターン領域１０４内には、中程度の密度でダミーパターン１１０が配置されている。なお、配線パターン１０６，１０８の密度は配線パターン領域１００，１０２中に占める配線パターン１０６，１０８の存在割合であり、ダミーパターン１１０の密度はダミーパターン領域１０４中に占めるダミーパターン１１０の存在割合である。
【００１７】
図１（ａ）及び図１（ｄ）に示すように、高密度領域１００、低密度領域１０２のいずれにおいても、線状の配線パターン１０６，１０８を並行するように配置した。高密度領域１００における配線パターン１０６の幅は、７０ｎｍとした。また、高密度領域１００における配線パターン１０６同士の間隔は、７０ｎｍとした。高密度領域１００における配線パターン１０６の密度は、５０％である。低密度領域１０２における配線パターン１０８の幅は、７０ｎｍとした。また、低密度領域１０２における配線パターン同士の間隔は、２８０ｎｍとした。低密度領域１０２における配線パターン１０８の密度は、２０％である。
【００１８】
図１（ｃ）に示すように、高密度領域１００と低密度領域１０２との間のダミーパターン領域１０４には、複数の正方形のダミーパターン１０６を配置した。互いに隣接するダミーパターン１０６は、互いにずらして配置した。ダミーパターン１０６を互いにずらして配置するのは、配線間におけるクロストークを均一化するためである。ダミーパターン１０６のサイズは、５００ｎｍ×５００ｎｍとした。互いに隣接するダミーパターン１０６同士の間隔は、３００ｎｍとした。ダミーパターン領域におけるダミーパターンの密度は、３９％である。
【００１９】
このような配線パターン１０６，１０８及びダミーパターン１１０を、層間絶縁膜（図示せず）に形成された溝（図示せず）内にダマシン法により埋め込んだ場合には、図２に示すように、層間絶縁膜の表面に比較的深い凹部が生じた。図２は、図１のＡ−Ａ′断面における層間絶縁膜の表面の段差を示す図である。図２に示すように、高密度領域１００とダミーパターン領域１０４との境界の近傍には、約７５ｎｍ程度の比較的深い凹部１１２が生じた。
【００２０】
図１の高密度領域１１０における配線パターン１０６の密度は、上述したように５０％であり、図１のダミーパターン領域１０４におけるダミーパターン１１０の密度は、上述したように３９％である。パターンの密度がわずか１１％しか相違していないにもかかわらず、図１の場合には、図２に示すような比較的深い凹部１１２が形成された。
【００２１】
このような比較的深い凹部１１２が生じた層間絶縁膜上に他の層間絶縁膜（図示せず）を形成した場合には、層間絶縁膜に生じた凹部１１２がかかる他の層間絶縁膜に反映され、かかる他の層間絶縁膜の表面にも比較的深い凹部（図示せず）が生じる。表面に比較的深い凹部が生じた他の層間絶縁膜にダマシン法により配線を埋め込んだ場合には、かかる他の層間絶縁膜の表面の凹部内に導電膜（図示せず）が残存してしまい、互いに隣接する配線パターンが凹部内に残存した導電膜により短絡されてしまう虞がある。
【００２２】
このように、配線パターン１０６，１０８の密度に着目し、高密度領域１００と低密度領域１０２との間の領域に中程度の密度でダミーパターン１１０を配置した場合には、層間絶縁膜の表面に生じる凹部１１２を十分に抑制し得ないことが分かった。
【００２３】
本願発明者は、配線パターン１０６，１０８の単位面積当たりの周囲長の総和に着目し、以下のような実験を行った。
【００２４】
図３は、ダミーパターンの配置例を示す平面図（その２）である。図３（ａ）に示すように、配線パターン領域１１４の周囲には、ダミーパターン領域１１６が設けられている。配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和は、比較的大きく設定されている。ダミーパターン領域１１６内における単位面積当たりのダミーパターン１１０の周囲長の総和は、比較的小さく設定されている。図３（ｂ）は、図３（ａ）の領域１１４の一部を拡大した図である。図３（ｃ）は、図３（ａ）の領域１１６の一部を拡大した図である。単位面積当たりのパターンの周囲長の総和とは、所定の単位面積の領域内に位置するパターンから抽出されるパターンの周囲の辺の長さの総和のことである。
【００２５】
図３（ｂ）に示すように、配線パターン領域１１４内には、幅７０ｎｍの複数の配線パターン１０６を並行するように配置した。互いに隣接する配線パターン１０６同士の間隔は、７０ｎｍとした。配線パターン領域１１４内における配線パターン１０６の密度は、５０％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内における配線パターン１１４の周囲長の総和は、５７１４μｍとなる。
【００２６】
なお、単位領域内における配線パターン１１４の周囲長の総和は、以下のような式により求められる。
【００２７】
２０μｍ ÷ （０．０７μｍ×２）×２０μｍ×２ ＝ ５７１４μｍ
また、図３（ｃ）に示すように、ダミーパターン領域１１６内には、複数の正方形のダミーパターン１１０を配置した。互いに隣接するダミーパターン１１０は、互いにずらして配した。ダミーパターン１１０のサイズは、５００ｎｍ×５００ｎｍとした。互いに隣接するダミーパターン１１０同士の間隔は、３００ｎｍとした。ダミーパターン領域１１６におけるダミーパターン１１０の密度は、３９％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内におけるダミーパターン１１０の周囲長の総和は、１２５０μｍ程度となる。
【００２８】
なお、単位領域１１６内におけるダミーパターン１１０の周囲長の総和は、以下のような式により求められる。
【００２９】
｛２０μｍ÷（０．５μｍ＋０．３μｍ）｝２×（０．５μｍ×４）＝１２５０μｍ
このような配線パターン１０６及びダミーパターン１１０を層間絶縁膜に形成された溝内にダマシン法により埋め込んだ場合には、図４に示すように、層間絶縁膜の表面に比較的深い凹部１１８が生じた。図４は、図３のＢ−Ｂ′断面における層間絶縁膜の表面の段差を示す図である。図４に示すように、配線パターン領域１１４とダミーパターン領域１１６との境界の近傍に、約７０ｎｍ程度の比較的深い凹部１１８が生じた。
【００３０】
このことから、単位面積当たりのパターンの周囲長の総和が著しく異なる場合には、層間絶縁膜の表面に比較的深い凹部１１８が生じることが分かる。
【００３１】
図５は、ダミーパターンの配置例を示す平面図（その３）である。図５（ａ）に示すように、配線パターン領域１１４の周囲には、ダミーパターン領域１１６が設けられている。配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和は、比較的大きく設定されている。ダミーパターン領域１１６内における単位面積当たりのダミーパターン１２０の周囲長の総和は、比較的小さく設定されている。図５（ｂ）は、図５（ａ）の領域１１４の一部を拡大した図である。図５（ｃ）は、図５（ａ）の領域１１６の一部を拡大した図である。
【００３２】
図５（ｂ）に示すように、配線パターン領域１１４内には、幅７０ｎｍの複数の配線パターン１０６を並行するように配置した。互いに隣接する配線パターン１０６同士の間隔は、７０ｎｍとした。配線パターン領域１１４内における配線パターン１０６の密度は、５０％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内における配線パターン１０６の周囲長の総和は、５７１４μｍとなる。
【００３３】
図５（ｃ）に示すように、ダミーパターン領域１１６内には、幅５００ｎｍの複数の線状のダミーパターン１２０を並行するように配置した。ダミーパターン１２０の長手方向は、配線パターン１０６の長手方向と同じとした。互いに隣接するダミーパターン１２０同士の間隔は、７７９ｎｍとした。ダミーパターン領域１１６におけるダミーパターン１２０の密度は、３９％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内におけるダミーパターン１２０の周囲長の総和は、６２５μｍとなる。
【００３４】
なお、単位領域内におけるダミーパターン１２０の周囲長の総和は、以下のような式により求められる。
【００３５】
２０μｍ ÷ （０．５μｍ＋０．７７９μｍ）×２０μｍ×２ ＝ ６２５μｍ
このような配線パターン１０６及びダミーパターン１２０を層間絶縁膜に形成された溝内にダマシン法により埋め込んだ場合には、図６に示すように、層間絶縁膜の表面に比較的深い凹部１２２が生じた。図６は、図５のＣ−Ｃ′断面における層間絶縁膜の表面の段差を示す図である。図６に示すように、配線パターン領域１１４とダミーパターン領域１１６との境界の近傍に、約５３ｎｍ程度の比較的深い凹部１２２が生じた。
【００３６】
このことから、ダミーパターン１２０を線状に形成した場合であっても、単位面積当たりのパターンの周囲長の総和が著しく異なる場合には、層間絶縁膜の表面に比較的深い凹部１２２が生じることが分かる。
【００３７】
図７は、ダミーパターンの配置例を示す平面図（その４）である。図７（ａ）に示すように、配線パターン領域１１４の周囲には、ダミーパターン領域１１６が設けられている。配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和は、比較的大きく設定されている。ダミーパターン領域１１６内における単位面積当たりのダミーパターン１２０の周囲長の総和は、配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和より若干小さく設定されている。即ち、図７においては、単位面積当たりの配線パターン１０６の周囲長の総和と、単位面積当たりのダミーパターン１２０の周囲長の総和との差が比較的小さくなるように、ダミーパターン領域１１６内に線状のダミーパターン１２４が配置されている。図７（ｂ）は、図７（ａ）の領域１１４の一部を拡大した図である。図７（ｃ）は、図７（ａ）の領域１１６の一部を拡大した図である。
【００３８】
図７（ｂ）に示すように、配線パターン領域１１４内には、幅７０ｎｍの複数の配線パターン１０６を並行するように配置した。互いに隣接する配線パターン１０６同士の間隔は、７０ｎｍとした。配線パターン領域１１４における配線パターン１０６の密度は、５０％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内における配線パターン１０６の周囲長の総和は、５７１４μｍである。
【００３９】
図７（ｃ）に示すように、ダミーパターン領域１１６内には、幅７０ｎｍの複数の線状のダミーパターン１２４を並行するように配置した。ダミーパターン１２４の長手方向は、配線パターン１０６の長手方向と同じとした。互いに隣接するダミーパターン１２４同士の間隔は、１０９ｎｍとした。ダミーパターン領域１１６におけるダミーパターン１２４の密度は、３９％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内におけるダミーパターンの周囲長の総和は、４４６９μｍである。
【００４０】
なお、単位領域内におけるダミーパターンの周囲長の総和は、以下のような式により求められる。
【００４１】
２０μｍ÷（０．０７μｍ×０．１０９μｍ）×２０μｍ×２ ＝ ４４６９μｍ
このような配線パターン１０６及びダミーパターン１２４を層間絶縁膜に形成された溝内にダマシン法により埋め込んだ場合には、図８に示すように、層間絶縁膜の表面に生じる凹部１２６は比較的浅かった。図８は、図７のＤ−Ｄ′断面における層間絶縁膜の表面の段差を示す図である。図８に示すように、配線パターン領域１１４とダミーパターン領域１１６との境界の近傍における層間絶縁膜の表面に形成された凹部１２６は、約１０ｎｍ程度と比較的浅かった。
【００４２】
このことから、互いに隣接する領域１１４，１１６における単位面積当たりのパターン１０６，１２４の周囲長の総和が著しく相違しないようにすれば、層間絶縁膜の表面に生じる凹部１２６を比較的浅くし得ることが分かる。
【００４３】
しかしながら、図７に示すように、線状のダミーパターン１２４の長手方向と配線パターン１０６の長手方向とが同じ場合には、クロストーク量が大きくなってしまう。
【００４４】
図９は、規格化された配線容量を示すグラフである。比較例１は、正方形のダミーパターンを形成した場合における規格化された配線容量を示している。比較例２は、線状のダミーパターン１２４を配線パターン１０６と平行に形成した場合における規格化された配線容量を示している。
【００４５】
図９に示すように、線状のダミーパターン１２４を配線パターン１０６と平行に配置した場合には、配線容量が１０％程度増加してしまう。配線容量の増加に応じてクロストーク量が増加するため、線状のダミーパターン１２４を配線パターン１０６と平行に配置することは、半導体装置の動作速度の向上における阻害要因となる。
【００４６】
図１０は、ダミーパターンの配置例を示す平面図（その５）である。図１０（ａ）に示すように、配線パターン領域１１４の周囲には、ダミーパターン領域１１６が設けられている。配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和は、比較的大きく設定されている。ダミーパターン領域１１６内における単位面積当たりのダミーパターン１２８の周囲長の総和は、配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和より若干小さく設定されている。即ち、図１０においては、単位面積当たりの配線パターン１０６の周囲長の総和と、単位面積当たりのダミーパターン１２８の周囲長の総和との差が比較的小さくなるように、ダミーパターン領域１１６内に正方形のダミーパターン１２８が配置されている。図１０（ｂ）は、図１０（ａ）の領域１１４の一部を拡大した図である。図１０（ｃ）は、図１０（ａ）の領域１１６の一部を拡大した図である。
【００４７】
図１０（ｂ）に示すように、配線パターン領域１１４においては、幅７０ｎｍの複数の配線パターン１０６を並行するように配置した。互いに隣接する配線パターン１０６同士の間隔は、７０ｎｍとした。配線パターン領域１１４における配線パターン１０６の密度は、５０％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内における配線パターン１１４の周囲長の総和は、５７１４μｍである。
【００４８】
図１０（ｃ）に示すように、ダミーパターン領域１１６においては、複数の正方形のダミーパターン１２８を配置した。互いに隣接するダミーパターン１２８は、互いにずらして配置した。ダミーパターン１２８のサイズは、１２５ｎｍ×１２５ｎｍとした。互いに隣接するダミーパターン１２８同士の間隔は、７５ｎｍとした。ダミーパターン領域１１６におけるダミーパターン１２８の密度は、３９％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内におけるダミーパターン１２８の周囲長の総和は、５０００μｍである。
【００４９】
なお、単位領域内におけるダミーパターン１２８の周囲長の総和は、以下のような式により求められる。
【００５０】
｛２０μｍ÷（０．１２５μｍ＋０．０７５μｍ）｝２×（０．１２５μｍ×４）
＝ ５０００μｍ
このような配線パターン１０６及びダミーパターン１２８を層間絶縁膜に形成された溝内にダマシン法により埋め込んだ場合には、図１１に示すように、層間絶縁膜の表面に生じる凹部１３０は比較的浅かった。図１１は、図１０のＥ−Ｅ′断面における層間絶縁膜の表面の段差を示す図である。図１１に示すように、配線パターン領域１１４とダミーパターン領域１１６との境界の近傍における層間絶縁膜の表面に形成された凹部１３０は、約１１ｎｍ程度と比較的浅かった。
【００５１】
このように、互いに隣接する領域１１４，１１６における単位面積当たりのパターン１０６、１２８の周囲長の総和が著しく相違しないようにしつつ、ダミーパターン１２８を正方形にすれば、クロストークを抑制しつつ、凹部１３０を浅くし得ることが分かる。
【００５２】
なお、ダミーパターン１２８は正方形に限定されるものではない。短辺の長さに対する長辺の長さが著しく長くない矩形のダミーパターン１２８を、ダミーパターン領域１１６内に適宜配置するようにしてもよい。
【００５３】
図１２は、ダミーパターンの配置例を示す平面図（その６）である。図１２（ａ）に示すように、配線パターン領域１１４の周囲には、ダミーパターン領域１１６が設けられている。配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和は、比較的大きく設定されている。ダミーパターン領域１１６内における単位面積当たりのダミーパターン１３２の周囲長の総和は、配線パターン領域１１４内における単位面積当たりの配線パターン１０６の周囲長の総和より若干小さく設定されている。即ち、図１２においては、単位面積当たりの配線パターン１０６の周囲長の総和と、単位面積当たりのダミーパターン１３２の周囲長の総和との差が比較的小さくなるように、ダミーパターン領域１１６内に線状のダミーパターン１２８が斜めに配置されている。図１２（ｂ）は、図１２（ａ）の領域１１４の一部を拡大した図である。図１２（ｃ）は、図１２（ａ）の領域１１６の一部を拡大した図である。
【００５４】
図１２（ａ）に示すように、配線パターン領域１１４においては、幅７０ｎｍの複数の配線パターン１０６を並行するように配置した。互いに隣接する配線パターン１０６同士の間隔は、７０ｎｍとした。配線パターン領域１０６における配線パターン１０６の密度は、５０％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内における配線パターン１０６の周囲長の総和は、５７１４μｍである。
【００５５】
図１２（ｂ）に示すように、ダミーパターン領域１１６においては、幅７０ｎｍの複数のダミーパターン１３２を並行するように配置した。互いに隣接するダミーパターン同士の間隔は、１０９ｎｍとした。ダミーパターン１３２の長手方向は、配線パターン１０６の長手方向に対して斜めの方向とした。より具体的には、ダミーパターン１３２の長手方向と配線パターン１０６の長手方向との為す角度を４５度とした。ダミーパターン１３２を配線パターン１０６に対して斜めに配置するのは、ダミーパターン１３２に対して上層側や下層側に設けられる配線（図示せず）とのクロストークを抑制するためである。ダミーパターン領域１１６におけるダミーパターン１３２の密度は、３９％である。２０μｍ×２０μｍのサイズの領域を単位領域とした場合には、単位領域内におけるダミーパターン１３２の周囲長の総和は、図７を用いて上述したダミーパターン１２４と同様に、４４６９μｍとなる。
【００５６】
このような配線パターン１０６及びダミーパターン１３２を層間絶縁膜に形成された溝内にダマシン法により埋め込んだ場合には、図１３に示すように、層間絶縁膜の表面に生じる凹部１３４は比較的浅かった。図１３は、図１２のＦ−Ｆ′断面における層間絶縁膜の表面の段差を示す図である。図１３に示すように、配線パターン領域１１４とダミーパターン領域１１６との境界の近傍における層間絶縁膜の表面に形成された凹部１３４は、約９ｎｍ程度と比較的浅かった。
【００５７】
このように、互いに隣接する領域における単位面積当たりのパターン１０６、１３２の周囲長の総和が著しく相違しないようにしつつ、線状のダミーパターン１３２を斜めに形成することによっても、クロストークを抑制しつつ、凹部１３４を浅くし得る。
【００５８】
このように、本願発明者は、単位面積当たりの配線パターン１０６の周囲長の総和と単位面積当たりのダミーパターン１２８，１３２の周囲長の総和との差を比較的小さくすれば、層間絶縁膜の表面に深い凹部が生じるのを抑制し得ることに想到した。更には、ダミーパターン１２８の形状を正方形等の矩形にすることにより、クロストークを抑制しつつ、層間絶縁膜の表面に深い凹部が生じるのを抑制し得ることに想到した。また、ダミーパターン１３２を配線パターン１０６に対して斜めに形成することによっても、クロストークを防止しつつ、層間絶縁膜の表面に深い凹部が生じるのを抑制し得ることにも想到した。
【００５９】
［第１実施形態］
第１実施形態による半導体装置の設計方法及び半導体装置の製造方法を図１４乃至図３１を用いて説明する。
【００６０】
（半導体装置の設計方法）
まず、本実施形態による半導体装置の設計方法について図１４及び図１５を用いて説明する。図１４は、本実施形態による半導体装置の設計方法を示す平面図である。図１４（ｂ）は、図１４（ａ）の領域１２の一部を拡大した図である。図１４（ｃ）は、図１４（ａ）の領域１６の一部を拡大した図である。図１４（ｄ）は、図１４（ａ）の領域１４ａの一部を拡大した図である。図１４（ｅ）は、図１４（ａ）の領域１４ｃの一部を拡大した図である。図１４（ｆ）は、図１４（ａ）の領域１４ｂの一部を拡大した図である。図１５は、本実施形態による半導体装置の設計方法を示すフローチャートである。
【００６１】
半導体装置を設計する際には、半導体設計装置（ＣＡＤ、Computer Aided Design）（図示せず）を用い、半導体装置の様々な構成要素のレイアウトが行われる。例えば、素子分離領域のレイアウト、ゲート電極のレイアウト、コンタクトホールのレイアウト、配線のレイアウト等が、設計者による半導体設計装置の操作入力により適宜行われる。これにより、半導体装置の設計データが作成され、かかる設計データに基づいてフォトレジスト膜にパターンを転写するためのフォトマスクが作成される。
【００６２】
本実施形態において用いられる半導体設計装置は、単位領域内におけるパターンの周囲長の総和等を算出する機能を有している。かかる機能を実現させるためのソフトウェアとしては、例えば、メンター・グラフィックス・コーポレーション製のCalibre YieldAnalyzer（製品名）等を挙げることができる。かかるソフトウェアは、半導体設計装置に導入されて用いられる。なお、単位領域内におけるパターンの周囲長の総和等を算出するソフトウェアは、かかるソフトウェアに限定されるものではない。単位領域内における配線パターンの周囲長の総和を算出し得る、他のあらゆるソフトウェアを適宜用いることができる。また、半導体設計装置に別途かかるソフトウェアをインストールすることなく、半導体設計装置が予めかかる機能を有していてもよい。
【００６３】
本実施形態では、層間絶縁膜に形成された溝に埋め込まれる配線パターンやダミーパターンのレイアウトは、以下のようにして行われる。
【００６４】
まず、所定のレイアウト領域（デバイス領域）内に、配線パターンを配置する（ステップＳ１）。配線パターンの配置は、設計者による半導体設計装置の操作入力により行われる。
【００６５】
次に、単位領域（単位区画、分割領域、メッシュ、ウィンドウ）（図示せず）のサイズを設定する（ステップＳ２）。かかる単位領域は、レイアウト領域を、均等な面積の複数の小領域に仮想的に分割するためのものである。本明細書中においては、単位領域の面積を、単位面積とする。単位領域のサイズの設定は、例えば、設計者による半導体設計装置の操作入力により行われる。単位領域のサイズは、例えば２０μｍ×２０μｍとする。
【００６６】
なお、単位領域のサイズは、２０μｍ×２０μｍに限定されるものではなく、配線パターン等のサイズ等に応じて適宜設定することができる。
【００６７】
次に、配線パターンが配置されたレイアウト領域を、複数の単位領域（図示せず）に仮想的に分割する（ステップＳ３）。本実施形態において、レイアウト領域を複数の単位領域に仮想的に分割するのは、各々の単位領域毎に様々な解析を行うためである。より具体的には、単位領域内における配線パターンの周囲長の総和等を、各々の単位領域毎に算出するためである。
【００６８】
次に、単位領域内における配線パターン１０の周囲長の総和が比較的大きい領域を抽出するための所定の上限値（第１の基準値、第１の値）を設定する（ステップＳ４）。所定の上限値の設定は、例えば設計者による半導体設計装置の操作入力により行われる。所定の上限値は、例えば５０００μｍとする。
【００６９】
次に、単位領域内における配線パターンの周囲長の総和が比較的小さい領域を抽出するための所定の下限値（第２の基準値、第２の値）を設定する（ステップＳ５）。第２の値は、第１の値より小さい。所定の上限値の設定は、例えば設計者による半導体設計装置の操作入力により行われる。所定の下限値は、例えば２０００μｍとする。
【００７０】
次に、単位領域内における配線パターン１０の周囲長の総和を、各々の単位領域毎に算出する（ステップＳ６）。単位領域内における配線パターン１０の周囲長の総和とは、単位領域内に位置する配線パターン１０から抽出される配線パターン１０の辺の長さの総和のことである。当該単位領域内に位置している部分の配線パターン１０の辺の長さのみが、当該単位領域内の配線パターン１０の周囲長とされる。なお、周囲長は、ペリメータ（Perimeter）とも称される。単位領域内に複数の配線パターン１０が存在している場合には、当該複数の配線パターン１０のうちの当該単位領域内に位置している部分の辺の長さの総和が、当該単位領域内における配線パターン１０の周囲長の総和とされる。
【００７１】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の上限値以上である単位領域（単位領域群）を抽出する（ステップＳ７）。所定の上限値を５０００μｍとした場合には、単位面積当たりの配線パターンの周囲長の総和が５０００μｍ以上の単位領域群（第１の領域）１２が抽出される。第１の領域１２は、単位面積当たりの配線パターンの周囲長の総和が所定の上限値以上である複数の単位領域群により形成される。なお、図１４（ａ）においては、レイアウト領域において抽出される第１の領域１２の一部のみを示している。
【００７２】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の下限値以下である単位領域（単位領域群）を抽出する（ステップＳ８）。所定の下限値を１０００μｍとした場合には、単位面積当たりの配線パターン１０の周囲長の総和が１０００μｍ以下の単位領域群（第２の領域）１６が抽出される。第２の領域１６は、単位面積当たりの配線パターンの周囲長の総和が所定の下限値以下である複数の単位領域群により形成される。なお、図１４（ａ）においては、レイアウト領域において抽出される第２の領域１６の一部のみを示している。
【００７３】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の上限値以上である第１の領域１２と、単位面積当たりの配線パターン１０の周囲長の総和が所定の下限値以下である第２の領域１６との間のダミーパターン領域１４内に、以下のようにしてダミーパターン１８、２０、２２を配置する。
【００７４】
まず、第１の領域１０と第２の領域１２との間の領域（ダミーパターン領域）１４のうちの、第１の領域１２に隣接する第３の領域１４ａに、単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン（第１のダミーパターン群）１８を配置する（ステップＳ９）。単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン１８の雛形は、予め作成されており、半導体設計装置内の記憶部（図示せず）内に記憶されている。第１のダミーパターン１８を第３の領域１４ａ内に配置する際には、予め作成された第１のダミーパターン１８の雛形を用いて、第１のダミーパターン１８の配置が行われる。第３の領域１４ａは、単位面積当たりの周囲長の総和が比較的大きいダミーパターン１８が配置される領域である。第３の領域１４ａにおける単位面積当たりのダミーパターン１８の周囲長の総和（第３の値）は、第１の領域１２における単位面積当たりの配線パターン１０の周囲長の総和と著しく異ならないことが好ましい。このため、第１の値（所定の上限値）と第３の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さく設定される。
【００７５】
第１のダミーパターン１８は、例えば矩形のダミーパターンである。より具体的には、第１のダミーパターン１８は、正方形のダミーパターンである。第１のダミーパターン１８のサイズ（ａ１×ｂ１）は、例えば１２５ｎｍ×１２５ｎｍとする。ａ１は、Ｘ方向における第１のダミーパターン１８の長さであり、ｂ１は、Ｙ方向における第１のダミーパターン１８の長さである。互いに隣接する第１のダミーパターン１８同士の間隔ｃ１、ｄ１は、それぞれ例えば７５ｎｍ程度とする。ｃ１は、Ｘ方向における第１のダミーパターン１８同士の間隔であり、ｄ１は、Ｙ方向における第１のダミーパターン１８同士の間隔である。
【００７６】
なお、第１のダミーパターン１８の形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第１のダミーパターン１８として適宜用いてもよい。換言すれば、第１のダミーパターン１８における長さａ１と長さｂ１との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【００７７】
単位面積当たりの第１のダミーパターン１８の周囲長の総和（第３の値）は、例えば５０００μｍ程度とする。第１の領域１２と第２の領域１６との間のダミーパターン領域１４の幅が例えば１００μｍ程度の場合、第３の領域１４ａの幅は例えば２０μｍ程度とする。
【００７８】
次に、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第２の領域１６に隣接する第４の領域１４ｂに、単位面積当たりの周囲長の総和が第４の値である第２のダミーパターン２０を配置する（ステップＳ１０）。第２のダミーパターン２０の雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第２のダミーパターン２０を第４の領域１４ｂ内に配置する際には、予め作成された第２のダミーパターン２０の雛形を用いて、第２のダミーパターン２０の配置が行われる。第４の領域１４ｂは、単位面積当たりの周囲長の総和が比較的小さいダミーパターン２０が配置される領域である。第４の領域１４ｂにおける単位面積当たりのダミーパターン２０の周囲長の総和（第４の値）は、第２の領域１６における単位面積当たりの配線パターン１０の周囲長の総和と著しく異ならないことが好ましい。このため、第２の値（所定の下限値）と第４の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さく設定される。
【００７９】
第２のダミーパターン２０は、例えば矩形のダミーパターンである。より具体的には、第２のダミーパターン２０は、正方形のダミーパターンである。第２のダミーパターン２０のサイズ（ａ２×ｂ２）は、例えば６２５ｎｍ×６２５ｎｍとする。ａ２は、Ｘ方向における第２のダミーパターン２０の長さであり、ｂ２は、Ｙ方向における第２のダミーパターン２０の長さである。互いに隣接する第２のダミーパターン２０の間隔ｃ２、ｄ２は、例えばそれぞれ３７５ｎｍ程度とする。ｃ２は、Ｘ方向における第２のダミーパターン２０同士の間隔であり、ｄ２は、Ｙ方向における第２のダミーパターン２０同士の間隔である。
【００８０】
なお、第２のダミーパターン２０の形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第２のダミーパターン２０として適宜用いてもよい。換言すれば、第２のダミーパターン２０における長さａ２と長さｂ２との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【００８１】
単位面積当たりの第２のダミーパターン２０の周囲長の総和（第４の値）は、例えば１０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度の場合、第４の領域１４ｂの幅は例えば２０μｍ程度とする。
【００８２】
次に、第３の領域１４ａと第４の領域１４ｂとの間の領域である第５の領域１４ｃに、単位面積当たりの周囲長の総和が第５の値である第３のダミーパターン２２を配置する（ステップＳ１１）。第３のダミーパターン２２の雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第３のダミーパターン２２を第５の領域１４ｃ内に配置する際には、予め作成された第３のダミーパターン２２の雛形を用いて、第３のダミーパターン２２の配置が行われる。第５の領域１４ｃは、単位面積当たりの周囲長の総和が中程度のダミーパターン２２が配置される領域である。第５の領域１４ｃにおいては、単位面積当たりのダミーパターン２２の周囲長の総和（第５の値）は、第３の値と第４の値との間の値とする。このため、第３の値と第５の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さくなる。また、第４の値と第５の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さくなる。
【００８３】
第３のダミーパターン２２は、例えば矩形のダミーパターンである。より具体的には、第３のダミーパターン２２は、正方形のダミーパターンである。第３のダミーパターン２２のサイズ（ａ３×ｂ３）は、例えば２０８ｎｍ×２０８ｎｍとする。ａ３は、Ｘ方向における第３のダミーパターン２２の長さであり、ｂ３は、Ｙ方向における第３のダミーパターン２２の長さである。互いに隣接する第３のダミーパターン２２同士の間隔ｃ３、ｄ３は、例えばそれぞれ１２４．８ｎｍとする。ｃ２は、Ｘ方向における第３のダミーパターン２２同士の間隔であり、ｄ３は、Ｙ方向における第３のダミーパターン２２同士の間隔である。
【００８４】
なお、第３のダミーパターン２２の形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第３のダミーパターン２２として適宜用いてもよい。換言すれば、第３のダミーパターン２２における長さａ３と長さｂ３との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【００８５】
単位面積当たりの第３のダミーパターン２２の周囲長の総和（第５の値）は、例えば３０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度、第３の領域１４ａの幅が例えば２０μｍ程度、第４の領域１４ｂの幅が例えば２０μｍ程度の場合には、第５の領域１４ｃの幅は例えば６０μｍ程度とする。
【００８６】
こうして、配線パターン１０及びダミーパターン１８、２０、２２がレイアウトされる。
【００８７】
この後、他の絶縁膜に形成されるコンタクトホールの配置、他の絶縁膜に埋め込まれる配線パターン、ダミーパターン等のレイアウトが行われる。
【００８８】
こうして、本実施形態による半導体装置が設計される。
【００８９】
このようにして得られた設計データに基づいて、配線パターン１０及びダミーパターン１８、２０、２２を形成するためのフォトマスク（図示せず）が作成される。かかるフォトマスクは、各々の配線層に対してそれぞれ形成される。配線パターン１０は配線層毎に異なっているため、第１の領域１２、第２の領域１６、第３の領域１４ａ、第４の領域１４ｂ、第５の領域１４ｃの位置や幅等はフォトマスク毎に異なる。そして、かかるフォトマスクを用いて、後述するように半導体装置が製造される。
【００９０】
このように、本実施形態によれば、単位面積当たりの配線パターンの周囲長の総和が大きい領域と小さい領域との間に、単位面積当たりの周囲長の総和が中程度のダミーパターンを配置する。このため、本実施形態によれば、単位面積当たりの周囲長の総和が著しく相違する箇所が生じないようにすることができ、研磨の進行の均一化を図ることができる。このため、本実施形態によれば、層間絶縁膜に形成された溝内に配線を研磨により埋め込む際に、層間絶縁膜の表面に深い凹部が形成されるのを防止することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図１４並びに図１６乃至図３０を用いて説明する。図１６乃至図３０は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１６乃至図３０における紙面左側の図は、図１４（ａ）における配線パターンが形成される領域１２，１６に対応している。図１６乃至図３０における紙面右側の図は、図１４（ａ）におけるダミーパターンが形成される領域１４に対応している。
【００９１】
まず、素子分離領域２０２、トランジスタ２１２、導体プラグ２１８、層間絶縁膜２１４等が形成された半導体基板２００上の全面に、例えばＳｉＯＣ膜（絶縁膜）２２０を形成する。ＳｉＯＣ膜２２０は、導体プラグ２１６が埋め込まれた層間絶縁膜２１４上に形成される。素子分離領域２０２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。トランジスタは、半導体基板２００上にゲート絶縁膜２０４を介して形成されたゲート電極２０６と、ゲート電極２０６の両側に形成されたソース／ドレイン拡散層２０８とを有している。ゲート電極２０６の側壁部分には、サイドウォール絶縁膜２１０が形成されている。層間絶縁膜２１４には、ソース／ドレイン拡散層２０８に達するコンタクトホール２１６が形成されている。コンタクトホール２１６内には、導体プラグ２１８が埋め込まれている。導体プラグ２１８の材料としては、例えばタングステンが用いられている。層間絶縁膜２１４の材料としては、例えばシリコン酸化膜が用いられている。層間絶縁膜２１４の膜厚は、例えば３００ｎｍ程度とする。ＳｉＯＣ膜２２０の膜厚は、例えば２００ｎｍ程度とする。
【００９２】
次に、全面に、例えばプラズマＣＶＤ法により、シリコン酸化膜（絶縁膜）２２２を形成する。シリコン酸化膜２２２の膜厚は、例えば１００ｎｍ程度とする。シリコン酸化膜２２２は、後工程において研磨ストッパとして機能するものである。こうして、ＳｉＯＣ膜２２０とシリコン酸化膜２２２とにより層間絶縁膜２２４が形成される。
【００９３】
次に、全面に、スピンコート法により、フォトレジスト膜２２６を形成する（図１６（ａ）参照）。
【００９４】
次に、フォトリソグラフィ技術により、配線パターン１０（図１４（ｂ）、図１４（ｃ）参照）とダミーパターン１８、２０、２２（図１４（ｄ）〜図１４（ｆ）参照）とをフォトレジスト膜２２６に転写する（露光）。配線パターン１０とダミーパターン１８、２０、２２とをフォトレジスト膜２２６に転写する際には、フォトマスク（図示せず）が用いられる。かかるフォトマスクは、図１４及び図１５を用いて上述した第１実施形態による半導体装置の設計方法により得られる設計データを用いて作成される。
【００９５】
次に、フォトレジスト膜２２６に対して現像を行うことにより、フォトレジスト膜２２６に開口部２２８、２３０を形成する（図１６（ｂ）参照）。開口部２２８は、配線用溝（配線パターン用溝）２３２を層間絶縁膜２２４に形成するためのものである。開口部２３０は、ダミーパターン用溝２３４を層間絶縁膜２２４に形成するためのものである。
【００９６】
次に、フォトレジスト膜２２６をマスクとして、層間絶縁膜２２４をエッチングする。これにより、配線パターン用溝２３２とダミーパターン用溝２３４とが形成される。第１の領域１２（図１４（ａ）参照）内においては、単位面積当たりの周囲長の総和が所定の上限値（第１の値）以上である配線パターン用溝２３２が形成される。第２の領域１６（図１４（ａ）参照）内においては、単位面積当たりの周囲長の総和が所定の下限値（第２の値）以下である配線パターン用溝２３２が形成される。第１の領域１４と第２の領域１６との間のダミーパターン領域１４のうちの、第１の領域１４に隣接する第３の領域１４ａ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が第３の値であるダミーパターン用溝２３４が形成される。第１の領域１２と第２の領域１４との間の領域のうちの、第２の領域１４に隣接する第４の領域１４ｂ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が第３の値より小さい第４の値であるダミーパターン用溝２３４が形成される。第３の領域１４ａと第４の領域１４ｂとの間の第５の領域１４ｃ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が、第３の値より小さく、第４の値より大きい第５の値であるダミーパターン用溝２３４が形成される。
【００９７】
この後、フォトレジスト膜２２６を剥離する（図１７（ａ）参照）。
【００９８】
次に、全面に、例えばスパッタリング法により、バリア膜２３６を形成する。バリア膜２３６としては、例えばＴａ膜を形成する。バリア膜２３６の膜厚は、例えば５ｎｍ程度とする。
【００９９】
次に、全面に、例えばスパッタリング法により、シード層２３８を形成する。シード層２３８としては、例えばＣｕ膜を形成する。シード層２３８の厚さは、例えば２０ｎｍ程度とする（図１７（ｂ）参照）。
【０１００】
次に、電気めっき法により、導電膜２４０を形成する（図１８参照）。導電膜２４０としては、例えばＣｕ膜を形成する。導電膜２４０の膜厚は、例えば７００ｎｍ程度とする。なお、シード層２３８は導電膜２４０の一部となるため、図１８乃至図３０においては、シード層２３８の図示を省略している。
【０１０１】
次に、例えばＣＭＰ法により、導電膜２４０を研磨する。導電膜２４０の研磨は、例えば、シリコン酸化膜（絶縁膜）２２２の上層部が研磨された段階で終了させる。シリコン酸化膜２２２の上層部が研磨されるため、シリコン酸化膜２２２の膜厚は例えば３０ｎｍ程度となる。こうして、配線パターン用溝２３２内に、導電膜２４０により形成された配線（配線パターン、第１層目の金属配線層）２４２が埋め込まれる（図１９参照）。配線２４２は、図１４を用いて上述した配線パターン１０に対応するものである。配線２４２は、また、ダミーパターン用溝２３４内に、導電膜２４０により形成されたダミーパターン２４４が埋め込まれる。ダミーパターン２４４は、図１４を用いて上述したダミーパターン１８，２０，２２に対応するものである。
【０１０２】
本実施形態によれば、単位面積当たりの配線パターンの周囲長の総和が大きい領域と小さい領域との間に、単位面積当たりの周囲長の総和が中程度のダミーパターンが配置される。このため、本実施形態によれば、単位面積当たりの周囲長の総和が著しく相違する箇所が生じないようにすることができる。このため、本実施形態によれば、層間絶縁膜に形成された配線パターン用溝２３２内に配線２４２を研磨により埋め込む際に、層間絶縁膜２２の表面に深い凹部が形成されるのを防止することができる。
【０１０３】
次に、全面に、例えばＣＶＤ法により、キャップ膜（絶縁膜）２４６を形成する。キャップ膜２４６としては、例えばＳｉＣＮ膜を形成する。キャップ膜２４６の膜厚は、例えば２０ｎｍ程度とする。
【０１０４】
次に、全面に、例えばＣＶＤ法により、ＳｉＯＣ膜（絶縁膜）２４８を形成する。ＳｉＯＣ膜２４８の膜厚は、例えば４００ｎｍ程度とする。
【０１０５】
次に、全面に、例えばプラズマＣＶＤ法により、シリコン酸化膜（絶縁膜）２５０を形成する。シリコン酸化膜２５０の膜厚は、例えば１００ｎｍ程度とする。シリコン酸化膜２５０は、後工程において研磨ストッパとして機能するものである。こうして、キャップ膜２４６、ＳｉＯＣ膜２４８及びシリコン酸化膜２５０により層間絶縁膜２５２が形成される。
【０１０６】
次に、全面に、スピンコート法により、フォトレジスト膜２５４を形成する（図２０参照）。フォトレジスト膜２５４の膜厚は、例えば３５０ｎｍ程度とする。
【０１０７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２５４にコンタクトホール２５８（図２２参照）の形状の開口部２５６を形成する（図２１参照）。
【０１０８】
次に、フォトレジスト膜２５４をマスクとして、キャップ膜２４６をエッチングストッパとして、シリコン酸化膜２５０及びＳｉＯＣ膜２４８をエッチングする。これにより、キャップ膜２４６に達するコンタクトホールが形成される。
【０１０９】
この後、フォトレジスト膜２５４を剥離する（図２２参照）。
【０１１０】
次に、全面に、スピンコート法により、フォトレジスト膜２６０を形成する（図２３参照）。フォトレジスト膜２６０の膜厚は、例えば３００ｎｍ程度とする。
【０１１１】
次に、フォトリソグラフィ技術により、配線パターンとダミーパターンとをフォトレジスト膜２６０に転写する（露光）。配線パターンとダミーパターンとをフォトレジスト膜２６０に転写する際には、フォトマスク（図示せず）が用いられる。かかるフォトマスクは、図１４及び図１５を用いて上述した第１実施形態による半導体装置の設計方法により作成された設計データを用いて作成される。なお、フォトレジスト膜２６０に配線パターン等を転写する際に用いられるフォトマスクは、フォトレジスト膜２２６（図１６参照）に配線パターン等を転写する際に用いられるフォトマスクとは異なるものである。
【０１１２】
次に、フォトレジスト膜２６０に対して現像を行うことにより、フォトレジスト膜に開口部２６２、２６４を形成する（図２４参照）。開口部２６２は、配線パターン用溝を層間絶縁膜２５２に形成するためのものである。開口部２６４は、ダミーパターン用溝を層間絶縁膜２５２に形成するためのものである。
【０１１３】
次に、フォトレジスト膜２６０をマスクとして、層間絶縁膜２５２をエッチングする（図２５参照）。これにより、配線パターン用溝（配線用溝）２６６とダミーパターン用溝２６８とが形成される。第１の領域１２（図１４（ａ）参照）内においては、単位面積当たりの周囲長の総和が所定の上限値（第１の値）以上である配線パターン用溝２６６が形成される。なお、第２層目の金属配線層のパターンは第１層目の金属配線層のパターンとは異なっているため、第１層目の金属配線層における第１の領域１２と第２層目の金属配線層における第１の領域１２とは必ずしも一致しない。第２の領域１６（図１４（ａ）参照）内においては、単位面積当たりの周囲長の総和が所定の下限値（第２の値）以下である配線パターン用溝２６６が形成される。なお、第２層目の金属配線層のパターンは第１層目の金属配線層のパターンとは異なっているため、第１層目の金属配線層における第２の領域１６（図１４（ａ）参照）と第２層目の金属配線層における第２の領域１６（図１４（ａ）参照）とは必ずしも一致しない。
【０１１４】
第１の領域１２と第２の領域１６との間の領域のうちの、第１の領域１２に隣接する第３の領域１４ａ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が第３の値であるダミーパターン用溝２６８が形成される。第１の領域１２と第２の領域１６との間の領域のうちの、第２の領域１６に隣接する第４の領域１４ｂ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が第３の値より小さい第４の値であるダミーパターン用溝２６８が形成される。第３の領域１４ａと第４の領域１４ｂとの間の第５の領域１４ｃ（図１４（ａ）参照）内には、単位面積当たりの周囲長の総和が、第３の値より小さく、第４の値より大きい第５の値であるダミーパターン用溝２６８が形成される。
【０１１５】
この後、フォトレジスト膜２６０を剥離する（図２６参照）。
【０１１６】
次に、シリコン酸化膜２５０をマスクとして、キャップ膜２４６をエッチングする。これにより、コンタクトホール２５８が配線２４２に達するように形成される（図２７参照）。
【０１１７】
次に、全面に、例えばスパッタリング法により、バリア膜２７０を形成する。バリア膜２７０としては、例えばＴａ膜を形成する。バリア膜２７０の膜厚は、例えば５ｎｍ程度とする。
【０１１８】
次に、全面に、例えばスパッタリング法により、シード層２７２を形成する（図２８参照）。シード層２７２としては、例えばＣｕ膜を形成する。シード層２７２の厚さは、例えば２０ｎｍ程度とする。
【０１１９】
次に、電気めっき法により、導電膜２７４を形成する（図２９参照）。導電膜２７４としては、例えばＣｕ膜を形成する。導電膜２７４の膜厚は、例えば７００ｎｍ程度とする。なお、シード層２７２は導電膜２７４の一部となるため、図２９乃至図３０においては、シード層２７２の図示を省略している。
【０１２０】
次に、例えばＣＭＰ法により、導電膜２７４を研磨する（図３０参照）。導電膜２７４の研磨は、例えば、シリコン酸化膜２５０の一部が研磨された段階で終了させる。シリコン酸化膜２５０の一部が研磨されるため、シリコン酸化膜２５０の膜厚は例えば３０ｎｍ程度となる。こうして、配線パターン用溝２６６内及びコンタクトホール２５８内に、導電膜２７４により形成された配線（配線パターン、第２層目の金属配線層）２７６及び導体プラグ２７８が埋め込まれる。配線２７６は、図１４を用いて上述した配線パターン１０に対応するものである。また、ダミーパターン用溝２６８内に、導電膜２７４により形成されたダミーパターン２８０が埋め込まれる。ダミーパターン２８０は、図１４を用いて上述したダミーパターン１８，２０，２２に対応するものである。
【０１２１】
本実施形態によれば、単位面積当たりの配線パターンの周囲長の総和が大きい領域と小さい領域との間に、単位面積当たりの周囲長の総和が中程度のダミーパターンを配置する。このため、本実施形態によれば、単位面積当たりの周囲長の総和が著しく相違する箇所が生じないようにすることができる。このため、本実施形態によれば、層間絶縁膜２５２に形成された配線パターン用溝２６６内に配線２７６を研磨により埋め込む際に、層間絶縁膜２５２の表面に深い凹部が形成されるのを防止することができる。
【０１２２】
こうして、本実施形態による半導体装置が製造される。
【０１２３】
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果について図３１を用いて説明する。図３１は、図１４のＧ−Ｇ′断面に対応する層間絶縁膜の表面の段差を示す図である。
【０１２４】
図３１に示すように、層間絶縁膜２２４，２５２の表面に形成された凹部は、約１２ｎｍ程度と比較的浅かった。
【０１２５】
このことから、本実施形態によれば、層間絶縁膜２２４，２５２の表面に深い凹部が形成されるのを防止し得ることが分かる。
【０１２６】
このように、本実施形態によれば、単位面積当たりの配線パターンの周囲長の総和が大きい領域と小さい領域との間に、単位面積当たりの周囲長の総和が中程度のダミーパターンを配置する。このため、本実施形態によれば、単位面積当たりの周囲長の総和が著しく相違する箇所が生じないようにすることができる。このため、本実施形態によれば、層間絶縁膜に形成された溝内に配線を研磨により埋め込む際に、層間絶縁膜の表面に深い凹部が形成されるのを防止することができる。
【０１２７】
（変形例）
本実施形態の変形例による半導体装置の設計方法及び半導体装置の製造方法について説明する。
【０１２８】
まず、本変形例による半導体装置の設計方法について図１５及び図３２を用いて説明する。図３２は、本変形例による半導体装置の設計方法を示す平面図である。図３２（ｂ）は、図３２（ａ）の領域１２の一部を拡大した図である。図３２（ｃ）は、図３２（ａ）の領域１６の一部を拡大した図である。図３２（ｄ）は、図３２（ａ）の領域１４ａの一部を拡大した図である。図３２（ｅ）は、図３２（ａ）の領域１４ｃの一部を拡大した図である。図３２（ｆ）は、図３２（ａ）の領域１４ｂの一部を拡大した図である。
【０１２９】
本変形例による半導体装置の設計方法及び半導体装置の製造方法は、線状のダミーパターンが配線パターンに対して斜めに形成されることに主な特徴がある。
【０１３０】
本変形例では、層間絶縁膜に形成された溝に埋め込まれる配線パターンやダミーパターンのレイアウトは、以下のようにして行われる。
【０１３１】
まず、配線パターンを配置するステップ（ステップＳ１）から第２の領域を抽出するステップ（ステップＳ８）までは、図１５を用いて上述した半導体装置の設計方法と同様であるため、説明を省略する。
【０１３２】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の上限値以上である第１の領域１２と、単位面積当たりの配線パターン１０の周囲長の総和が所定の下限値以下である第２の領域１６との間のダミーパターン領域１４内に、以下のようにしてダミーパターン１８、２０、２２を配置する。
【０１３３】
まず、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第１の領域１２に隣接する第３の領域１４ａに、単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン（第１のダミーパターン群）１８ａを配置する（ステップＳ９）。単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン１８ａの雛形は、予め作成されており、半導体設計装置内の記憶部（図示せず）内に記憶されている。第１のダミーパターン１８ａを第３の領域１４ａ内に配置する際には、予め作成された第１のダミーパターン１８ａの雛形を用いて、第１のダミーパターン１８の配置が行われる。第３の領域１４ａは、単位面積当たりの周囲長の総和が比較的大きいダミーパターン１８ａが配置される領域である。第３の領域１４ａにおける単位面積当たりのダミーパターン１８ａの周囲長の総和（第３の値）は、第１の領域１２における単位面積当たりの配線パターン１０の周囲長の総和と著しく異ならないことが好ましい。このため、第１の値（所定の上限値）と第３の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さく設定される。
【０１３４】
第１のダミーパターン１８ａは、線状のダミーパターンである。第１のダミーパターン１８ａの幅Ｌ１は、例えば７０ｎｍとする。互いに隣接する第１のダミーパターン１８ａ同士の間隔Ｓ１は、それぞれ例えば９０ｎｍ程度とする。第１のダミーパターン１８ａの長手方向と配線パターン１０の長手方向との為す角度は、例えば４５度とする。ダミーパターン１８ａを配線パターン１０に対して斜めに配置するのは、ダミーパターン１８ａに対して上層側、下層側又は同層に設けられる配線パターン１０とのクロストークを抑制するためである。
【０１３５】
単位面積当たりの第１のダミーパターン１８ａの周囲長の総和（第３の値）は、例えば５０００μｍ程度とする。第１の領域１２と第２の領域１６との間のダミーパターン領域１４の幅が例えば１００μｍ程度の場合、第３の領域１４ａの幅は例えば２０μｍ程度とする。
【０１３６】
次に、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第２の領域１６に隣接する第４の領域１４ｂに、単位面積当たりのパターン周囲長の総和が第４の値である第２のダミーパターン２０ａを配置する（ステップＳ１０）。第２のダミーパターン２０ａの雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第２のダミーパターン２０ａを第４の領域１４ｂ内に配置する際には、予め作成された第２のダミーパターン２０ａの雛形を用いて、第２のダミーパターン２０ａの配置が行われる。第４の領域１４ｂは、単位面積当たりの周囲長の総和が比較的小さいダミーパターン２０ａが配置される領域である。第４の領域１４ｂにおける単位面積当たりのダミーパターン２０の周囲長の総和（第４の値）は、第２の領域１６における単位面積当たりの配線パターン１０の周囲長の総和と著しく異ならないことが好ましい。このため、第２の値（所定の下限値）と第４の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さく設定される。
【０１３７】
第２のダミーパターン２０ａは、線状のダミーパターンである。第２のダミーパターン２０ａの幅Ｌ２は、例えば７０ｎｍとする。互いに隣接する第２のダミーパターン２０ａ同士の間隔Ｓ２は、それぞれ例えば７３０ｎｍ程度とする。第２のダミーパターン２０ａの長手方向と配線パターン１０の長手方向との為す角度は、例えば４５度とする。ダミーパターン２０ａを配線パターン１０に対して斜めに配置するのは、ダミーパターン２０ａに対して上層側、下層側又は同層に設けられる配線パターン１０とのクロストークを抑制するためである。
【０１３８】
単位面積当たりの第２のダミーパターン２０ａの周囲長の総和（第４の値）は、例えば１０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度の場合、第４の領域１４ｂの幅は例えば２０μｍ程度とする。
【０１３９】
次に、第３の領域１４ａと第４の領域１４ｂとの間の領域である第５の領域１４ｃに、単位面積当たりの周囲長の総和が第５の値である第３のダミーパターン２２ａを配置する（ステップＳ１１）。第３のダミーパターン２２ａの雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第３のダミーパターン２２ａを第５の領域１４ｃ内に配置する際には、予め作成された第３のダミーパターン２２ａの雛形を用いて、第３のダミーパターン２２ａの配置が行われる。第５の領域１４ｃは、単位面積当たりの周囲長の総和が中程度のダミーパターン２２ａが配置される領域である。第５の領域１４ｃにおいては、単位面積当たりのダミーパターン２２ａの周囲長の総和（第５の値）は、第３の値と第４の値との間の値とする。このため、第３の値と第５の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さくなる。また、第４の値と第５の値との差分は、第１の値（所定の上限値）と第２の値（所定の下限値）との差分より小さくなる。
【０１４０】
第３のダミーパターン２２ａは、線状のダミーパターンである。第３のダミーパターン２２ａの幅Ｌ３は、例えば７０ｎｍとする。互いに隣接する第３のダミーパターン２２ａ同士の間隔Ｓ３は、それぞれ例えば１９７ｎｍ程度とする。第３のダミーパターン２２ａの長手方向と配線パターン１０の長手方向との為す角度は、例えば４５度とする。ダミーパターン２２ａを配線パターン１０に対して斜めに配置するのは、ダミーパターン２２ａに対して上層側、下層側又は同層に設けられる配線パターン１０とのクロストークを抑制するためである。
【０１４１】
単位面積当たりの第３のダミーパターン２２ａの周囲長の総和（第５の値）は、例えば３０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度、第３の領域１４ａの幅が例えば２０μｍ程度、第４の領域１４ｂの幅が例えば２０μｍ程度の場合には、第５の領域１４ｃの幅は例えば６０μｍ程度とする。
【０１４２】
こうして、配線パターン１０及びダミーパターン１８ａ、２０ａ、２２ａがレイアウトされる。
【０１４３】
この後、他の絶縁膜に形成されるコンタクトホールの配置、他の絶縁膜に埋め込まれる配線パターン、ダミーパターン等のレイアウトが行われる。
【０１４４】
こうして、本実施形態による半導体装置が設計される。
【０１４５】
このようにして得られた設計データに基づいて、配線パターン１０及びダミーパターン１８ａ、２０ａ、２２ａを形成するためのフォトマスク（図示せず）が作成される。かかるフォトマスクは、各々の配線層に対してそれぞれ形成される。配線パターン１０は配線層毎に異なっているため、第１の領域１２、第２の領域１６、第３の領域１４ａ、第４の領域１４ｂ、第５の領域１４ｃの位置や幅等はフォトマスク毎に異なる。
【０１４６】
そして、かかるフォトマスクを適宜用いて、図１６乃至図３０を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、本変形例による半導体装置が製造される。
【０１４７】
［第２実施形態］
第２実施形態による半導体装置の設計方法及び半導体装置の製造方法について図１５及び図３３を用いて説明する。図１４乃至図３２に示す第１実施形態による半導体装置の設計方法及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１４８】
本実施形態による半導体装置の設計方法及び半導体装置の製造方法は、単位面積当たりのパターンの周囲長の総和の相違がより小さくなるように、ダミーパターン１８ｂ、２０ｂ、２２ｂが配置されることに主な特徴がある。
【０１４９】
まず、本実施形態による半導体装置の設計方法について図１５及び図３３を用いて説明する。図３３は、本実施形態による半導体装置の設計方法を示す平面図である。図３３（ｂ）は、図３３（ａ）の領域１２の一部を拡大した図である。図３３（ｃ）は、図３３（ａ）の領域１６の一部を拡大した図である。図３３（ｄ）は、図３３（ａ）の領域１４ａの一部を拡大した図である。図３３（ｅ）は、図３３（ａ）の領域１４ｃの一部を拡大した図である。図３３（ｆ）は、図３３（ａ）の領域１４ｂの一部を拡大した図である。
【０１５０】
本実施形態では、層間絶縁膜に形成された溝に埋め込まれる配線パターンやダミーパターンのレイアウトは、以下のようにして行われる。
【０１５１】
まず、配線パターンを配置するステップ（ステップＳ１）から第２の領域を抽出するステップ（ステップＳ８）までは、図１５を用いて上述した半導体装置の設計方法と同様であるため、説明を省略する。
【０１５２】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の上限値以上である第１の領域１２と、単位面積当たりの配線パターン１０の周囲長の総和が所定の下限値以下である第２の領域１６との間のダミーパターン領域１４内に、以下のようにしてダミーパターン１８ｂ、２０ｂ、２２ｂを配置する。
【０１５３】
まず、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第１の領域１２に隣接する第３の領域１４ａに、単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン（第１のダミーパターン群）１８ｂを配置する（ステップＳ９）。単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン１８ｂの雛形は、予め作成されており、半導体設計装置内の記憶部（図示せず）内に記憶されている。第１のダミーパターン１８ｂを第３の領域１４ａ内に配置する際には、予め作成された第１のダミーパターン１８ｂの雛形を用いて、第１のダミーパターン１８の配置が行われる。第３の領域１４ａは、単位面積当たりの周囲長の総和が比較的大きいダミーパターン１８ｂが配置される領域である。単位面積当たりのパターンの周囲長の総和の相違をより小さくするためには、第３の領域１４ａにおける単位面積当たりのダミーパターン１８ｂの周囲長の総和（第３の値）を、第１の値より小さく、第５の値より大きいことが好ましい。なお、第１の値とは、第１の領域１２における単位面積当たりの配線パターン１０の周囲長の総和である。第５の値とは、第５の領域１４ｃにおける単位面積当たりの配線パターン２２ｂの周囲長の総和である。このため、第１の値（所定の上限値）と第３の値との差分は、第１の値（所定の上限値）と第５の値との差分より小さく設定される。
【０１５４】
第１のダミーパターン１８ｂは、例えば矩形のダミーパターンである。より具体的には、第１のダミーパターン１８ｂは、正方形のダミーパターンである。第１のダミーパターン１８ｂのサイズ（ａ４×ｂ４）は、例えば１００ｎｍ×１００ｎｍとする。ａ４は、Ｘ方向における第１のダミーパターン１８ｂの長さであり、ｂ４は、Ｙ方向における第１のダミーパターン１８ｂの長さである。互いに隣接する第１のダミーパターン１８ｂ同士の間隔ｃ４、ｄ４は、それぞれ例えば１００ｎｍ程度とする。ｃ４は、Ｘ方向における第１のダミーパターン１８ｂ同士の間隔であり、ｄ４は、Ｙ方向における第１のダミーパターン１８ｂ同士の間隔である。
【０１５５】
なお、第１のダミーパターン１８ｂの形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第１のダミーパターン１８ｂとして適宜用いてもよい。換言すれば、第１のダミーパターン１８ｂにおける長さａ４と長さｂ４との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【０１５６】
単位面積当たりの第１のダミーパターン１８ｂの周囲長の総和（第３の値）は、例えば４０００μｍ程度とする。第１の領域１２と第２の領域１６との間のダミーパターン領域１４の幅が例えば１００μｍ程度の場合、第３の領域１４ａの幅は例えば２０μｍ程度とする。
【０１５７】
次に、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第２の領域１６に隣接する第４の領域１４ｂに、単位面積当たりのパターン周囲長の総和が第４の値である第２のダミーパターン２０ｂを配置する（ステップＳ１０）。第２のダミーパターン２０ｂの雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第２のダミーパターン２０ｂを第４の領域１４ｂ内に配置する際には、予め作成された第２のダミーパターン２０ｂの雛形を用いて、第２のダミーパターン２０ｂの配置が行われる。第４の領域１４ｂは、単位面積当たりの周囲長の総和が比較的小さいダミーパターン２０ｂが配置される領域である。単位面積当たりのパターンの周囲長の総和の相違をより小さくするためには、第４の領域１４ｂにおける単位面積当たりのダミーパターン２０ｂの周囲長の総和（第４の値）を、第２の値より大きく、第５の値より小さくすることが好ましい。なお、第２の値とは、第２の領域１６における単位面積当たりの配線パターン１０の周囲長の総和である。このため、第２の値（所定の下限値）と第４の値との差分は、第２の値（所定の下限値）と第５の値との差分より小さく設定される。
【０１５８】
第２のダミーパターン２０ｂは、例えば矩形のダミーパターンである。より具体的には、第２のダミーパターン２０ｂは、正方形のダミーパターンである。第２のダミーパターン２０ｂのサイズ（ａ５×ｂ５）は、例えば１００ｎｍ×１００ｎｍとする。ａ５は、Ｘ方向における第２のダミーパターン２０ｂの長さであり、ｂ５は、Ｙ方向における第２のダミーパターン２０ｂの長さである。互いに隣接する第２のダミーパターン２０ｂの間隔ｃ５、ｄ５は、例えばそれぞれ３００ｎｍ程度とする。ｃ５は、Ｘ方向における第２のダミーパターン２０ｂ同士の間隔であり、ｄ５は、Ｙ方向における第２のダミーパターン２０ｂ同士の間隔である。
【０１５９】
なお、第２のダミーパターン２０ｂの形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第２のダミーパターン２０ｂとして適宜用いてもよい。換言すれば、第２のダミーパターン２０ｂにおける長さａ５と長さｂ５との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【０１６０】
単位面積当たりの第２のダミーパターン２０ｂの周囲長の総和（第４の値）は、例えば４０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度の場合、第４の領域１４ｂの幅は例えば２０μｍ程度とする。
【０１６１】
次に、第３の領域１４ａと第４の領域１４ｂとの間の領域である第５の領域１４ｃに、単位面積当たりの周囲長の総和が第５の値である第３のダミーパターン２２ｂを配置する（ステップＳ１１）。第３のダミーパターン２２ｂの雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第３のダミーパターン２２ｂを第５の領域１４ｃ内に配置する際には、予め作成された第３のダミーパターン２２ａの雛形を用いて、第３のダミーパターン２２ｂの配置が行われる。単位面積当たりのパターンの周囲長の総和の相違をより小さくするためには、第５の領域１４ｃにおける単位面積当たりのダミーパターン２２ｂの周囲長の総和（第５の値）を、第３の値より小さく、第４の値より大きくすることが好ましい。このため、第３の値と第５の値との差分は、第３の値と第４の値との差分より小さくなる。また、第４の値と第５の値との差分は、第３の値と第４の値との差分より小さくなる。
【０１６２】
第３のダミーパターン２２ｂは、例えば矩形のダミーパターンである。より具体的には、第３のダミーパターン２２ｂは、正方形のダミーパターンである。第３のダミーパターン２２ｂのサイズ（ａ５×ｂ５）は、例えば１００ｎｍ×１００ｎｍとする。ａ６は、Ｘ方向における第３のダミーパターン２２ｂの長さであり、ｂ６は、Ｙ方向における第３のダミーパターン２２ｂの長さである。互いに隣接する第３のダミーパターン２２ｂの間隔ｃ６、ｄ６は、例えばそれぞれ１３０ｎｍ程度とする。ｃ６は、Ｘ方向における第３のダミーパターン２２ｂ同士の間隔であり、ｄ６は、Ｙ方向における第３のダミーパターン２２ｂ同士の間隔である。
【０１６３】
なお、第３のダミーパターン２２ｂの形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第３のダミーパターン２２ｂとして適宜用いてもよい。換言すれば、第３のダミーパターン２２ｂにおける長さａ６と長さｂ６との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【０１６４】
単位面積当たりの第３のダミーパターン２２ｂの周囲長の総和（第５の値）は、例えば３０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度、第３の領域１４ａの幅が例えば２０μｍ程度、第４の領域１４ｂの幅が例えば２０μｍ程度の場合には、第５の領域１４ｃの幅は例えば６０μｍ程度とする。
【０１６５】
こうして、配線パターン１０及びダミーパターン１８ｂ、２０ｂ、２２ｂがレイアウトされる。
【０１６６】
この後、他の絶縁膜に形成されるコンタクトホールの配置、他の絶縁膜に埋め込まれる配線パターン、ダミーパターン等のレイアウトが行われる。
【０１６７】
こうして、本実施形態による半導体装置が設計される。
【０１６８】
このようにして得られた設計データに基づいて、配線パターン１０及びダミーパターン１８ｂ、２０ｂ、２２ｂを形成するためのフォトマスク（図示せず）が作成される。かかるフォトマスクは、各々の配線層に対してそれぞれ形成される。配線パターン１０は配線層毎に異なっているため、第１の領域１２、第２の領域１６、第３の領域１４ａ、第４の領域１４ｂ、第５の領域１４ｃの位置や幅等はフォトマスク毎に異なる。
【０１６９】
そして、かかるフォトマスクを適宜用いて、図１６乃至図３０を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、本実施形態による半導体装置が製造される。
【０１７０】
このように、単位面積当たりのパターンの周囲長の総和の相違がより小さくなるように、ダミーパターン１８ｂ、２０ｂ、２２ｂを配置してもよい。本実施形態によれば、単位面積当たりのパターンの周囲長の総和の相違がより小さくなるため、層間絶縁膜の表面に深い凹部が形成されるのをより確実に防止することができる。
【０１７１】
［第３実施形態］
第３実施形態による半導体装置の設計方法及び半導体装置の製造方法について図３４及び図３５を用いて説明する。図１４乃至図３３に示す第１又は第２実施形態による半導体装置の設計方法及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１７２】
本実施形態による半導体装置の設計方法及び半導体装置の製造方法は、ダミーパターン領域１４が第３の領域１４ｄと第４の領域１４ｅとにより形成されることに主な特徴がある。第１の領域１２に隣接する第３の領域１４ｄ内には、単位面積当たりの周囲長の総和が第１の値より小さく、第２の値より大きい第３の値であるダミーパターン１８ｃが配置される。また、第３の領域１４ｄと第２の領域１６との間の第４の領域１４ｅ内には、単位面積当たりの周囲長の総和が第３の値より小さく、第２の値より大きい第４の値であるダミーパターン２０ｃが配される。なお、第１の値とは、第１の領域１２における単位面積当たりの配線パターン１０の周囲長の総和である。また、第２の値とは、第２の領域１６における単位面積当たりの配線パターン１０の周囲長の総和である。
【０１７３】
（半導体装置の設計方法）
まず、本実施形態による半導体装置の設計方法について図３４及び図３５を用いて説明する。図３４は、本実施形態による半導体装置の設計方法を示す平面図である。図３４（ｂ）は、図３４（ａ）の領域１２の一部を拡大した図である。図３４（ｃ）は、図３４（ａ）の領域１６の一部を拡大した図である。図３４（ｄ）は、図３４（ａ）の領域１４ｄの一部を拡大した図である。図３４（ｅ）は、図３４（ａ）の領域１４ｅの一部を拡大した図である。
【０１７４】
本実施形態では、層間絶縁膜に形成された溝に埋め込まれる配線パターンやダミーパターンのレイアウトは、以下のようにして行われる。
【０１７５】
まず、配線パターンを配置するステップ（ステップＳ２１）から第２の領域を抽出するステップ（ステップＳ２８）までは、図１５を用いて上述した半導体装置の設計方法のステップＳ１〜ステップＳ８と同様であるため、説明を省略する。
【０１７６】
次に、単位面積当たりの配線パターン１０の周囲長の総和が所定の上限値以上である第１の領域１２と、単位面積当たりの配線パターン１０の周囲長の総和が所定の下限値以下である第２の領域１６との間のダミーパターン領域１４内に、以下のようにしてダミーパターン１８ｃ、２０ｃを配置する。
【０１７７】
まず、第１の領域１０と第２の領域１２との間の領域（ダミーパターン領域）１４のうちの、第１の領域１２に隣接する第３の領域１４ｄに、単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン（第１のダミーパターン群）１８ｃを配置する（ステップＳ２９）。単位面積当たりの周囲長の総和が第３の値である第１のダミーパターン１８ｃの雛形は、予め作成されており、半導体設計装置内の記憶部（図示せず）内に記憶されている。第１のダミーパターン１８ｃを第３の領域１４ｄ内に配置する際には、予め作成された第１のダミーパターン１８ｃの雛形を用いて、第１のダミーパターン１８ｃの配置が行われる。第３の領域１４ｄ内には、単位面積当たりの周囲長の総和が第１の値より小さく、第４の値より大きい第３の値に設定される。第１の値とは、第１の領域１２における単位面積当たりの配線パターン１０の周囲長の総和である。また、第４の値とは、第４の領域１４ｅにおける単位面積当たりのダミーパターン２０ｃの周囲長の総和である。
【０１７８】
第１のダミーパターン１８ｃは、例えば矩形のダミーパターンである。より具体的には、第１のダミーパターン１８ｃは、正方形のダミーパターンである。第１のダミーパターン１８のサイズ（ａ７×ｂ７）は、例えば１００ｎｍ×１００ｎｍとする。ａ７は、Ｘ方向における第１のダミーパターン１８ｃの長さであり、ｂ７は、Ｙ方向における第１のダミーパターン１８ｃの長さである。互いに隣接する第１のダミーパターン１８ｃ同士の間隔ｃ７、ｄ７は、それぞれ例えば１１４ｎｍ程度とする。ｃ７は、Ｘ方向における第１のダミーパターン１８ｃ同士の間隔であり、ｄ７は、Ｙ方向における第１のダミーパターン１８ｃ同士の間隔である。
【０１７９】
なお、第１のダミーパターン１８ｃの形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第１のダミーパターン１８ｃとして適宜用いてもよい。換言すれば、第１のダミーパターン１８ｃにおける長さａ７と長さｂ７との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【０１８０】
単位面積当たりの第１のダミーパターン１８ｃの周囲長の総和（第３の値）は、例えば３５００μｍ程度とする。第１の領域１２と第２の領域１６との間のダミーパターン領域１４の幅が例えば１００μｍ程度の場合、第３の領域１４ａの幅は例えば５０μｍ程度とする。
【０１８１】
次に、第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４のうちの、第２の領域１６に隣接する第４の領域１４ｅに、単位面積当たりの周囲長の総和が第４の値である第２のダミーパターン２０ｃを配置する（ステップＳ３０）。第２のダミーパターン２０ｃの雛形は、予め作成されており、半導体設計装置内の記憶部内に記憶されている。第２のダミーパターン２０ｃを第４の領域１４ｅ内に配置する際には、予め作成された第２のダミーパターン２０ｃの雛形を用いて、第２のダミーパターン２０ｃの配置が行われる。第４の領域１４ｅ内には、単位面積当たりの周囲長の総和が第３の値より小さく、第２の値より大きい第４の値に設定される。
【０１８２】
第２のダミーパターン２０ｃは、例えば矩形のダミーパターンである。より具体的には、第２のダミーパターン２０ｃは、正方形のダミーパターンである。第２のダミーパターン２０ｃのサイズ（ａ８×ｂ８）は、例えば１００ｎｍ×１００ｎｍとする。ａ８は、Ｘ方向における第２のダミーパターン２０ｃの長さであり、ｂ８は、Ｙ方向における第２のダミーパターン２０ｃの長さである。互いに隣接する第２のダミーパターン２０ｃの間隔ｃ８、ｄ８は、例えばそれぞれ１８０ｎｍ程度とする。ｃ８は、Ｘ方向における第２のダミーパターン２０ｃ同士の間隔であり、ｄ８は、Ｙ方向における第２のダミーパターン２０ｃ同士の間隔である。
【０１８３】
なお、第２のダミーパターン２０ｃの形状は正方形に限定されるものではない。例えば、短辺と長辺との比が１：１〜１：５である矩形のパターンを、第２のダミーパターン２０ｃとして適宜用いてもよい。換言すれば、第２のダミーパターン２０ｃにおける長さａ８と長さｂ８との比を、１：０．２〜１：５の範囲内で適宜設定するようにしてもよい。このように短辺と長辺との比を比較的小さく設定すれば、クロストークを十分に抑制することが可能である。
【０１８４】
単位面積当たりの第２のダミーパターン２０ｃの周囲長の総和（第４の値）は、例えば２０００μｍ程度とする。第１の領域１２と第２の領域１６との間の領域（ダミーパターン領域）１４の幅が例えば１００μｍ程度の場合、第４の領域１４ｂの幅は例えば５０μｍ程度とする。
【０１８５】
こうして、配線パターン１０及びダミーパターン１８ｃ、２０ｃがレイアウトされる。
【０１８６】
この後、他の絶縁膜に形成されるコンタクトホールの配置、他の絶縁膜に埋め込まれる配線パターン、ダミーパターン等のレイアウトが行われる。
【０１８７】
こうして、本実施形態による半導体装置が設計される。
【０１８８】
このようにして得られた設計データに基づいて、配線パターン１０及びダミーパターン１８ｃ、２０ｃを形成するためのフォトマスク（図示せず）が作成される。かかるフォトマスクは、各々の配線層に対してそれぞれ形成される。配線パターン１０は配線層毎に異なっているため、第１の領域１２、第２の領域１６、第３の領域１４ｄ及び第４の領域１４ｅｃの位置や幅等はフォトマスク毎に異なる。そして、かかるフォトマスクを用いて、後述するように半導体装置が製造される。
【０１８９】
このように、ダミーパターン領域１４が第３の領域１４ｄと第４の領域１４ｅとにより形成されてもよい。本実施形態においても、単位面積当たりのパターンの周囲長の総和の相違を比較的小さくし得るため、層間絶縁膜の表面に深い凹部が形成されるのを防止することができる。
【０１９０】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１９１】
例えば、第２及び第３実施形態では、矩形のダミーパターン１８ｂ、１８ｃ、２０ｂ、２０ｃ、２２ｂを形成する場合を例に説明したが、矩形のダミーパターン１８ｂ、１８ｃ、２０ｂ、２０ｃ、２２ｂに限定されるものではない。第２及び第３実施形態においても、第１実施形態の変形例のように、ダミーパターンを線状とし、線状のダミーパターンを配線パターンに対して斜めに配置するようにしてもよい。
【０１９２】
上記実施形態に関し、更に以下の付記を開示する。
【０１９３】
（付記１）
所定のレイアウト領域内に配線パターンを配置するステップと、
前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、
前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である第１のダミーパターンを配置するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である第２のダミーパターンを配置するステップと、
前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である第３のダミーパターンを配置するステップと
を有することを特徴とする半導体装置の設計方法。
【０１９４】
（付記２）
付記１記載の半導体装置の設計方法において、
前記第３の値は、前記第１の値より小さく、
前記第４の値は、前記第２の値より大きい
ことを特徴とする半導体装置の設計方法。
【０１９５】
（付記３）
付記１又は２記載の半導体装置の設計方法において、
前記第１の値と前記第３の値との差分は、前記第１の値と前記第２の値との差分より小さく、
前記第２の値と前記第４の値との差分は、前記第１の値と前記第２の値との差分より小さく、
前記第３の値と前記第５の値との差分は、前記第１の値と前記第２の値との差分より小さく、
前記第４の値と前記第５の値との差分は、前記第１の値と前記第２の値との差分より小さい
ことを特徴とする半導体装置の設計方法。
【０１９６】
（付記４）
付記１乃至３のいずれかに記載の半導体装置の設計方法において、
前記第１のダミーパターン、前記第２のダミーパターン及び前記第３のダミーパターンは、それぞれ矩形のダミーパターンである
ことを特徴とする半導体装置の設計方法。
【０１９７】
（付記５）
付記１乃至３のいずれかに記載の半導体装置の設計方法において、
前記第１のダミーパターン、前記第２のダミーパターン及び前記第３のダミーパターンは、それぞれ線状のダミーパターンであり、
前記第１のダミーパターンの長手方向、前記第２のダミーパターンの長手方向及び前記第３のダミーパターンの長手方向は、前記配線パターンの長手方向に対してそれぞれ斜めである
ことを特徴とする半導体装置の設計方法。
【０１９８】
（付記６）
所定のレイアウト領域内に配線パターンを配置するステップと、
前記レイアウト領域を所定の単位面積の単位領域に分割するステップと、
前記単位面積当たりの前記配線パターンの周囲長の総和を、各々の前記単位領域毎に算出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の上限値である第１の値以上である第１の領域を抽出するステップと、
前記単位領域内における前記配線パターンの前記周囲長の総和が所定の下限値である第２の値以下である第２の領域を抽出するステップと、
前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である第１のダミーパターンを配置するステップと、
前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第２の値より大きい第４の値である第２のダミーパターンを配置するステップと
を有することを特徴とする半導体装置の設計方法。
【０１９９】
（付記７）
付記７記載の半導体装置の設計方法において、
前記第１のダミーパターン及び前記第２のダミーパターンは、それぞれ矩形のダミーパターンである
ことを特徴とする半導体装置の設計方法。
【０２００】
（付記８）
付記１乃至７のいずれかに記載の半導体装置の設計方法において、
前記第１のダミーパターン及び前記第２のダミーパターンは、それぞれ線状のダミーパターンであり、
前記第１のダミーパターンの長手方向及び前記第２のダミーパターンの長手方向は、前記配線パターンの長手方向に対してそれぞれ斜めである
ことを特徴とする半導体装置の設計方法。
【０２０１】
（付記９）
絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、
前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、
前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が第３の値である前記ダミーパターン用溝を形成し、前記第１の領域と前記第２の領域との間の領域のうちの、前記第２の領域に隣接する第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さい第４の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第４の領域との間の第５の領域内に、前記単位面積当たりの周囲長の総和が、前記第３の値より小さく、前記第４の値より大きい第５の値である前記ダミーパターン用溝を形成する
ことを特徴とする半導体装置の製造方法。
【０２０２】
（付記１０）
付記９記載の半導体装置の製造方法において、
前記第３の値は、前記第１の値より小さく、
前記第４の値は、前記第２の値より大きい
ことを特徴とする半導体装置の製造方法。
【０２０３】
（付記１１）
絶縁膜に、配線を埋め込むための配線用溝と、ダミーパターンを埋め込むためのダミーパターン用溝とを形成する工程と、
前記配線用溝内、前記ダミーパターン用溝内及び前記絶縁膜上に、導電膜を形成する工程と、
前記絶縁膜が露出するまで前記導電膜を研磨し、前記配線用溝に埋め込まれた前記導電膜の前記配線と、前記ダミーパターン用溝に埋め込まれた前記導電膜の前記ダミーパターンとを形成する工程とを有し、
前記配線用溝と前記ダミーパターン用溝とを形成する工程では、単位面積当たりの周囲長の総和が所定の上限値である第１の値以上である前記配線用溝が、第１の領域内に形成され、前記単位面積当たりの周囲長の総和が所定の下限値である第２の値以下である前記配線用溝が、第２の領域内に形成され、前記第１の領域と前記第２の領域との間の領域のうちの、前記第１の領域に隣接する第３の領域内に、前記単位面積当たりの周囲長の総和が、前記第１の値より小さく、前記第２の値より大きい第３の値である前記ダミーパターン用溝を形成し、前記第３の領域と前記第２の領域との間の第４の領域内に、前記単位面積当たりの周囲長の総和が前記第３の値より小さく、第２の値より大きい第４の値である前記ダミーパターン用溝を形成する
ことを特徴とする半導体装置の製造方法。
【符号の説明】
【０２０４】
１０…配線パターン
１２…第１の領域
１４…ダミーパターン領域
１４ａ…第３の領域
１４ｂ…第４の領域
１４ｃ…第５の領域
１４ｄ…第３の領域
１４ｅ…第４の領域
１６…第２の領域
１８、１８ａ〜１８ｃ…ダミーパターン
２０、２０ａ〜２０ｃ…ダミーパターン
２２、２２ａ、２２ｂ…ダミーパターン
１００…高密度領域
１０２…低密度領域
１０４…ダミーパターン領域
１０６…配線パターン
１０８…配線パターン
１１０…ダミーパターン
１１２…凹部
１１４…配線パターン領域
１１６…ダミーパターン領域
１１８…凹部
１２０…ダミーパターン
１２２…凹部
１２４…ダミーパターン
１２６…凹部
１２８…ダミーパターン
１３０…凹部
１３２…ダミーパターン
１３４…凹部
２００…半導体基板
２０２…素子分離領域
２０４…ゲート絶縁膜
２０６…ゲート電極
２０８…ソース／ドレイン拡散層
２１０…サイドウォール絶縁膜
２１２…トランジスタ
２１４…層間絶縁膜
２１６…コンタクトホール
２１８…導体プラグ
２２０…ＳｉＯＣ膜
２２２…シリコン酸化膜
２２４…層間絶縁膜
２２６…フォトレジスト膜
２２８…開口部
２３０…開口部
２３２…配線パターン用溝
２３４…ダミーパターン用溝
２３６…バリア膜
２３８…シード層
２４０…導電膜
２４２…配線
２４４…ダミーパターン
２４６…キャップ膜
２４８…ＳｉＯＣ膜
２５０…シリコン酸化膜
２５２…層間絶縁膜
２５４…フォトレジスト膜
２５６…開口部
２５８…コンタクトホール
２６０…フォトレジスト膜
２６２…開口部
２６４…開口部
２６６…配線用溝
２６８…ダミーパターン用溝
２７０…バリア膜
２７２…シード層
２７４…導電膜
２７６…配線
２７８…導体プラグ
２８０…ダミーパターン
【図１】
2011049426.tif 000003
【図２】
2011049426.tif 000004
【図３】
2011049426.tif 000005
【図４】
2011049426.tif 000006
【図５】
2011049426.tif 000007
【図６】
2011049426.tif 000008
【図７】
2011049426.tif 000009
【図８】
2011049426.tif 000010
【図９】
2011049426.tif 000011
【図１０】
2011049426.tif 000012
【図１１】
2011049426.tif 000013
【図１２】
2011049426.tif 000014
【図１３】
2011049426.tif 000015
【図１４】
2011049426.tif 000016
【図１５】
2011049426.tif 000017
【図１６】
2011049426.tif 000018
【図１７】
2011049426.tif 000019
【図１８】
2011049426.tif 000020
【図１９】
2011049426.tif 000021
【図２０】
2011049426.tif 000022
【図２１】
2011049426.tif 000023
【図２２】
2011049426.tif 000024
【図２３】
2011049426.tif 000025
【図２４】
2011049426.tif 000026
【図２５】
2011049426.tif 000027
【図２６】
2011049426.tif 000028
【図２７】
2011049426.tif 000029
【図２８】
2011049426.tif 000030
【図２９】
2011049426.tif 000031
【図３０】
2011049426.tif 000032
【図３１】
2011049426.tif 000033
【図３２】
2011049426.tif 000034
【図３３】
2011049426.tif 000035
【図３４】
2011049426.tif 000036
【図３５】
2011049426.tif 000037