(57)【要約】【課題】無欠陥領域［Ｐ］が全域に分布する無欠陥のシリコンウェーハであっても、ＩＧ効果が有効に得られるシリコンウェーハの製造方法を提供する。【解決手段】シリコン単結晶インゴットから切り出した無欠陥のシリコンウェーハに、ＮＨ3を含むガス雰囲気中でＲＴＡ処理を施して、ウェーハ内部に新たに空孔を形成させ、その後に、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施して、ウェーハ内部にＢＭＤを形成させる。さらに、エピタキシャル処理を施して、ウェーハ表面にエピタキシャル層を成長させる。これにより、ＩＧ効果を有するとともに一層表面品質に優れた無欠陥のシリコンウェーハを得ることができる。【選択図】なし【特許請求の範囲】
【請求項１】
シリコン単結晶インゴットから切り出したシリコンウェーハに、ＮＨ3を含むガス雰囲気中で急速加熱および急速冷却の熱処理を施して、ウェーハ内部に新たに空孔を形成させる空孔形成工程と、
この空孔形成工程を経た後のシリコンウェーハに、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施して、ウェーハ内部に酸素析出物を形成させる酸素析出物形成工程と、を含むことを特徴とするシリコンウェーハの製造方法。
【請求項２】
シリコン単結晶インゴット内で格子間シリコン型点欠陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在する領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体および空孔型点欠陥の凝集体が存在しない無欠陥領域を［Ｐ］とする場合に、
前記シリコンウェーハとして、無欠陥領域［Ｐ］からなるシリコン単結晶インゴットから切り出されたものを用いることを特徴とする請求項１に記載のシリコンウェーハの製造方法。
【請求項３】
前記酸素析出物形成工程を経た後のウェーハは内部の酸素析出物密度が１×１０7（／ｃｍ2）以上であることを特徴とする請求項１または２に記載のシリコンウェーハの製造方法。
【請求項４】
前記酸素析出物形成工程を経たシリコンウェーハに、エピタキシャル層を成長させるエピタキシャル処理を施すことを特徴とする請求項１〜３のいずれかに記載のシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウェーハの製造方法に関し、特に、シリコン単結晶インゴットから切り出された無欠陥ウェーハであっても、デバイス製造プロセス（以下、「デバイス製造プロセス」という）でイントリンシックゲッタリング（以下、「ＩＧ」という）効果が有効に得られるシリコンウェーハの製造方法に関する。
【背景技術】
【０００２】
シリコンウェーハは、ＤＲＡＭやフラッシュメモリなどの半導体デバイスの基板として用いられ、ＣＺ法（チョクラルスキー法）によって育成したシリコン単結晶のインゴットを素材とする。ＣＺ法では、減圧下の不活性ガス雰囲気に維持されたチャンバ内において、石英ルツボに貯溜されたシリコン融液に種結晶を浸漬し、浸漬した種結晶を徐々に引き上げることにより、種結晶の下方にシリコン単結晶が育成される。シリコンウェーハはそのシリコン単結晶インゴットから切り出される。
【０００３】
シリコン単結晶を育成する際、デバイス製造プロセスで歩留まりを低下させる原因として、インゴット内にＯＳＦ（Oxidation Induced Stacking Fault：酸化誘起積層欠陥）や、ＣＯＰ（Crystal Originated Particle）などの赤外線散乱体欠陥や、ＬＤ（Interstitial-type Large Dislocation）とも呼ばれる転位クラスタといった各種の欠陥が導入されることが知られている。
【０００４】
図１は、ボロンコフ理論に基づいて各種の欠陥が発生する状況を説明する模式図である。同図に示すように、ボロンコフ理論では、引き上げ速度をＶ（ｍｍ／分）とし、ルツボ内のシリコン融液とインゴットとの界面近傍における引き上げ軸方向の温度勾配をＧ（℃／ｍｍ）とする場合、それらの比であるＶ／Ｇ（ｍｍ2／分・℃）を横軸にとり、空孔型点欠陥の濃度と格子間シリコン型点欠陥の濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関係を模式的に表現し、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを説明している。
【０００５】
空孔型点欠陥は、結晶格子を構成すべきシリコン原子が欠けた空孔によるものであり、この空孔型点欠陥の凝集体の代表格がＣＯＰである。格子間シリコン型点欠陥は、結晶格子間にシリコン原子が入り込んだ格子間シリコンによるものであり、この格子間シリコン型点欠陥の凝集体の代表格がＬＤである。
【０００６】
図１に示すように、Ｖ／Ｇが「臨界点」を上回る場合、空孔型点欠陥濃度が優勢なインゴットが形成される反面、Ｖ／Ｇが「臨界点」を下回る場合は、格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。このため、Ｖ／Ｇが「臨界点」より小さい（Ｖ／Ｇ）1を下回る範囲では、インゴット内で格子間シリコン型点欠陥が支配的であって、格子間シリコン点欠陥の凝集体が存在する領域［Ｉ］が出現し、ＬＤが発生する。Ｖ／Ｇが「臨界点」より大きい（Ｖ／Ｇ）2を上回る範囲では、インゴット内で空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域［Ｖ］が出現し、ＣＯＰが発生する。Ｖ／Ｇが（Ｖ／Ｇ）1〜（Ｖ／Ｇ）2の範囲では、インゴット内で空孔型点欠陥および格子間シリコン型点欠陥のいずれも凝集体としては存在しない無欠陥領域［Ｐ］が出現し、ＯＳＦを含めＣＯＰおよびＬＤのいずれの欠陥も発生しない。無欠陥領域［Ｐ］に隣接する領域［Ｖ］（Ｖ／Ｇが（Ｖ／Ｇ）2〜（Ｖ／Ｇ）3の範囲）には、ＯＳＦ核を形成するＯＳＦ領域が存在する。
【０００７】
また、無欠陥領域［Ｐ］は、ＯＳＦ領域に隣接する領域［ＰV］と、領域［Ｉ］に隣接する領域［ＰI］とに区分される。すなわち、無欠陥領域［Ｐ］のうち、Ｖ／Ｇが「臨界点」〜（Ｖ／Ｇ）2の範囲では、凝集体にならない空孔型点欠陥が優勢に存在する領域［ＰV］が出現し、Ｖ／Ｇが（Ｖ／Ｇ）1〜「臨界点」の範囲では、凝集体にならない格子間シリコン点欠陥が優勢に存在する領域［ＰI］が出現する。
【０００８】
図２は、単結晶育成時の引き上げ速度と欠陥分布との関係を示す模式図である。同図に示す欠陥分布は、引き上げ速度Ｖを徐々に低下させながらシリコン単結晶を育成し、育成したインゴットを中心軸（引き上げ軸）に沿って切断して板状試片とし、その表面にＣｕを付着させ、熱処理を施した後、その板状試片の内部をＸ線トポグラフ法により観察した結果を示している。
【０００９】
図２に示すように、引き上げ速度を高速にして育成を行った場合、インゴットの径方向全域にわたり、空孔型点欠陥の凝集体（ＣＯＰ）が存在する領域［Ｖ］が発生する。引き上げ速度を低下させていくと、インゴットの外周部からＯＳＦ領域がリング状に出現する。このＯＳＦ領域は、引き上げ速度の低下に伴ってその径が次第に縮小し、引き上げ速度がＶ1になると消滅する。これに伴い、ＯＳＦ領域に代わって無欠陥領域［Ｐ］（領域［ＰV］）が出現し、インゴットの径方向全域が無欠陥領域［Ｐ］で占められる。そして、引き上げ速度がＶ2までに低下すると、格子間シリコン型点欠陥の凝集体（ＬＤ）が存在する領域［Ｉ］が出現し、ついには無欠陥領域［Ｐ］（領域［ＰI］）に代わってインゴットの径方向全域が領域［Ｉ］で占められる。
【００１０】
近年、半導体デバイスの高集積化の発展により、シリコンウェーハは、要求される品質がますます高まっている。このため、デバイス製造プロセスでは、ＯＳＦやＣＯＰやＬＤなどの各種の欠陥を排除し、全域にわたって無欠陥領域［Ｐ］が分布するシリコンウェーハが求められている。
【００１１】
この要求に応えるには、径方向全域にわたって無欠陥領域［Ｐ］からなるインゴットを育成する必要がある。そのようなインゴットは、ホットゾーン内のシリコン融液からシリコン単結晶を引き上げる際、前記図１および図２に示すように、温度勾配Ｇに対する引き上げ速度Ｖの比（Ｖ／Ｇ）が、径方向全域にわたり、格子間シリコン型点欠陥の凝集体が発生しない第１臨界点（（Ｖ／Ｇ）1）以上であって、空孔型点欠陥の凝集体が発生しない第２臨界点（（Ｖ／Ｇ）2）以下に確保されるように、引き上げ速度のプロファイルをＶ1〜Ｖ2の範囲内に設定することにより、育成することができる。引き上げ速度のプロファイルは、上述したボロンコフ理論に基づき、実験的に育成したインゴットの欠陥分布を確認することと、シミュレーションとを繰り返すことにより、適正範囲が決定される。
【００１２】
なお、ＣＯＰやＬＤなどの点欠陥の凝集体は、検出方法によって検出感度、検出下限値が異なる値を示すことがある。このため、無欠陥領域［Ｐ］で「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶に無攪拌セコエッチングを施した後に、光学顕微鏡により観察した際に、フローパターン（空孔型欠陥）および転位クラスタ（格子間シリコン型点欠陥）の各凝集体が１×１０-2（ｃｍ2）の検査面積に対して１個検出された場合を検出下限値（１×１０2（個／ｃｍ2））とするとき、点欠陥の凝集体の数がその検出下限値以下であることをいう。
【００１３】
このような無欠陥領域［Ｐ］からなるインゴットから切り出したシリコンウェーハは、ＯＳＦ、ＣＯＰおよびＬＤを有しない高品質の無欠陥ウェーハであるが、酸素析出核の因子である空孔が領域［ＰI］では存在することなく、領域［ＰV］でも極めて少ないことから、デバイス製造プロセスの熱処理において、必ずしもウェーハ内部で酸素析出が起こるとは限らず、ＩＧ効果が得られないおそれがある。この問題の解消を図る従来の技術は、下記のものがある。
【００１４】
特許文献１には、領域［ＰV］と領域［ＰI］とが混合した無欠陥領域［Ｐ］からなり、かつ酸素濃度が０．８×１０18〜１．４×１０18（ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ））のシリコン単結晶インゴットからウェーハを切り出し、この無欠陥ウェーハを、窒素、アルゴン、水素、酸素またはこれらの混合ガス雰囲気下、６００〜８５０℃で３０〜９０分保持するか、または６００〜８５０℃で１２０〜２５０分保持するシリコンウェーハの熱処理方法が開示されている。特許文献１では、インゴットから切り出した無欠陥ウェーハを上記条件で熱処理すると、領域［ＰI］に酸素析出核が発現し、同時に領域［ＰV］ではその酸素析出核の密度が高まることから、このような熱処理を行ったウェーハは、デバイス製造プロセスで熱処理が施されることにより、上記の酸素析出核が酸素析出物（Bulk Micro Defect、以下「ＢＭＤ」という）に成長し、ウェーハ全域にわたってＢＭＤによるＩＧ効果が得られるとしている。
【００１５】
また、特許文献２には、前記特許文献１で対象とするシリコンウェーハと同様の無欠陥ウェーハを、窒素、酸素またはこれらの混合ガス雰囲気下、６００〜７００℃で５〜１０時間保持した後、９００〜１０００℃で１６時間保持するシリコンウェーハの熱処理方法が開示されている。特許文献２では、インゴットから切り出した無欠陥ウェーハを上記の２段階で熱処理すると、まず第１段目の熱処理で、領域［ＰI］に酸素析出核が発現し、同時に領域［ＰV］ではその酸素析出核の密度が高まり、次いで第２段目の熱処理で、それらの酸素析出核がＢＭＤに成長することから、このような熱処理を行ったウェーハは、デバイス製造プロセスでウェーハ全域にわたってＢＭＤによるＩＧ効果が得られるとしている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００１−１５６０７４号公報
【特許文献２】特開２００２−１３４５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかし、無欠陥領域［Ｐ］が全域に分布するシリコンウェーハは、上述の通り、ＯＳＦ、ＣＯＰおよびＬＤを有しない高品質の無欠陥ウェーハであり、領域［ＰI］では空孔が存在することなく、領域［ＰV］でも空孔が極めて少ないことから、前記特許文献１に開示された熱処理、または前記特許文献２に開示された第１段目の熱処理を施しても、実際には酸素析出核が十分に発生しない。このため、前記特許文献２に開示された第２段目の熱処理を施した場合であっても、十分な密度のＢＭＤが形成されない。
【００１８】
従来は、デバイス製造プロセスにおいて、低温長時間の熱処理および高温の熱処理が行われていたため、これらの熱処理により酸素析出核およびＢＭＤの十分な形成が補われ、ＩＧ効果が有効にもたらされていた。しかし、近年のデバイス製造プロセスでは、半導体デバイスの高集積化・微細化に伴い、熱処理プロセスが枚葉化され低温短時間化されているため、酸素析出核およびＢＭＤの十分な形成が期待できない状況にある。
【００１９】
これらのことから、デバイス製造プロセスに至る前に、無欠陥ウェーハの内部に十分な密度のＢＭＤを作り込んでおくことが強く望まれている。
【００２０】
本発明は、上記の問題に鑑みてなされたものであり、パーフェクト領域［Ｐ］が全域に分布する無欠陥のシリコンウェーハであっても、デバイス製造プロセスでＩＧ効果が有効に得られるシリコンウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明者は、上記目的を達成するため、デバイス製造プロセスに至る前に、無欠陥領域［Ｐ］が全域に分布する無欠陥ウェーハに十分な密度のＢＭＤを作り込む手法について、種々の試験を行い鋭意検討を重ねた。その結果、無欠陥ウェーハの内部に十分な密度のＢＭＤを形成するには、単結晶インゴットから切り出したシリコンウェーハに、下記（１）、（２）の熱処理を順に施すのが有効であることを知見した。
【００２２】
（１）ＮＨ3を含むガス雰囲気中で急速加熱および急速冷却の熱処理（Rapid Thermal Annealing、以下「ＲＴＡ処理」という）を施す。これにより、ウェーハ表面が窒化され、これに伴ってウェーハ内部に空孔が注入されるため、酸素析出核の因子である空孔をウェーハ内部に新たに形成させることができる。
【００２３】
（２）上記（１）のＲＴＡ処理の後、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施す。これにより、前段の低速昇温過程でウェーハ内部の空孔に酸素析出核が生成し、その酸素析出核が後段の高温保持過程で高密度のＢＭＤに成長するため、デバイス製造プロセスでＩＧ効果をもたらすことが可能な十分な密度のＢＭＤをウェーハ内部に形成させることができる。
【００２４】
本発明は、上記の知見に基づいて完成させたものであり、下記のシリコンウェーハの製造方法を要旨としている。すなわち、シリコン単結晶インゴットから切り出したシリコンウェーハに、ＮＨ3を含むガス雰囲気中でＲＴＡ処理を施して、ウェーハ内部に新たに空孔を形成させる空孔形成工程と、この空孔形成工程を経た後のシリコンウェーハに、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施して、ウェーハ内部にＢＭＤを形成させるＢＭＤ形成工程と、を含むことを特徴とするシリコンウェーハの製造方法である。
【００２５】
この製造方法は、シリコン単結晶インゴット内で格子間シリコン型点欠陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在する領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体および空孔型点欠陥の凝集体が存在しない無欠陥領域を［Ｐ］とする場合に、前記シリコンウェーハとして、無欠陥領域［Ｐ］からなるシリコン単結晶インゴットから切り出されたものを用いることができる。
【００２６】
上記の製造方法では、前記ＢＭＤ形成工程を経た後のウェーハは内部のＢＭＤ密度が１×１０7（／ｃｍ2）以上であることが好ましい。
【００２７】
また、上記の製造方法において、前記ＢＭＤ形成工程を経たシリコンウェーハに、エピタキシャル層を成長させるエピタキシャル処理を施すことが好ましい。
【発明の効果】
【００２８】
本発明のシリコンウェーハの製造方法によれば、無欠陥領域［Ｐ］が全域に分布する無欠陥ウェーハであっても、ＮＨ3を含むガス雰囲気中でＲＴＡ処理することにより、酸素析出核の因子である空孔をウェーハ内部に新たに形成させることができ、その後の熱処理において、７００℃から９００℃までを３℃／分以下の速度で昇温することにより、ウェーハ内部の空孔に酸素析出核が生成し、これに続いて９００〜１１００℃で１〜８時間保持することにより、ウェーハ内部の酸素析出核を高密度のＢＭＤに成長させることができるため、デバイス製造プロセスでＩＧ効果が有効に得られるシリコンウェーハを製造することが可能になる。
【図面の簡単な説明】
【００２９】
【図１】ボロンコフ理論に基づいて各種の欠陥が発生する状況を説明する模式図である。
【図２】単結晶育成時の引き上げ速度と欠陥分布との関係を示す模式図である。
【図３】本発明例の製造方法を採用してＤＲＡＭ用ウェーハを製造した場合におけるＢＭＤ形成工程での昇温速度とＢＭＤ密度との関係を示す図である。
【図４】本発明例の製造方法を採用してフラッシュメモリ用ウェーハを製造した場合におけるＢＭＤ形成工程での昇温速度とＢＭＤ密度との関係を示す図である。
【図５】比較例の製造方法を採用してＤＲＡＭ用ウェーハを製造した場合におけるＢＭＤ形成工程での昇温速度とＢＭＤ密度との関係を示す図である。
【図６】比較例の製造方法を採用してフラッシュメモリ用ウェーハを製造した場合におけるＢＭＤ形成工程での昇温速度とＢＭＤ密度との関係を示す図である。
【発明を実施するための形態】
【００３０】
以下に、本発明のシリコンウェーハの製造方法について、その実施形態を詳述する。
【００３１】
１．処理対象のシリコンウェーハ
本発明の製造方法で用いるシリコンウェーハは、無欠陥領域［Ｐ］からなるシリコン単結晶インゴットから切り出したものであり、無欠陥領域［Ｐ］が全域に分布し、ＯＳＦ、ＣＯＰおよびＬＤを有しない無欠陥ウェーハである。前記図１および図２に示すように、無欠陥領域［Ｐ］からなるインゴットは、ホットゾーン内での引き上げに際し、径方向全域にわたり、Ｖ／Ｇが、格子間シリコン型点欠陥の凝集体が発生しない第１臨界点（（Ｖ／Ｇ）1）と、空孔型点欠陥の凝集体が発生しない第２臨界点（（Ｖ／Ｇ）2）との間に確保されるように、引き上げ速度ＶのプロファイルをＶ1〜Ｖ2の範囲内に設定することにより、育成することができる。
【００３２】
さらに、前記図２に示すように、引き上げ速度のプロファイルをＶ1〜Ｖ3の範囲内に限定することにより、無欠陥領域［Ｐ］のうちの領域［ＰV］のみからなるシリコン単結晶を育成することが可能であり、このインゴットからウェーハを切り出せば、領域［ＰV］が全域に分布する無欠陥ウェーハが得られる。また、引き上げ速度のプロファイルをＶ4〜Ｖ2の範囲内に限定することにより、領域［ＰI］のみからなるシリコン単結晶を育成することが可能であり、このインゴットからウェーハを切り出せば、領域［ＰI］が全域に分布する無欠陥ウェーハが得られる。本発明の製造方法では、このような領域［ＰV］、または領域［ＰI］が全域に分布する無欠陥ウェーハを用いることもできる。
【００３３】
ただし、本発明の製造方法で用いる無欠陥ウェーハは、後述する熱処理によりウェーハ内部に十分な密度のＢＭＤを発生させるため、ウェーハ中の酸素濃度が７×１０17〜１４×１０17（ａｔｏｍｓ／ｃｍ3（ＮＥＷ  ＡＳＴＭ））であることが必要である。
【００３４】
２．空孔形成工程
本発明の製造方法では、上記の無欠陥ウェーハに、ＮＨ3を含むガス雰囲気中でＲＴＡ処理を施す。ＮＨ3を含むガス雰囲気は、ＮＨ3を主体としたガス雰囲気であり、ＮＨ3単体のガスで構成してもよいし、ＮＨ3と、Ａｒ（アルゴン）、Ｎ2（窒素）、Ｏ2（酸素）、Ｈ2（水素）などの混合ガスで構成してもよい。
【００３５】
ＲＴＡ処理は、枚葉式の反応炉内に無欠陥ウェーハを収納し、この反応炉内にＮＨ3を主体とするガスを導入しながら、加熱ランプでウェーハを加熱することにより行うことができる。このとき、熱処理温度は９００〜１２００℃で、その熱処理時間は６０秒以下の短時間とし、その前後で急速加熱は４０℃／秒以上とし、急速冷却は７０℃／秒以上とする。
【００３６】
このようなＲＴＡ処理により、無欠陥ウェーハは表面が窒化され、この窒化に伴って表面から数百μｍの内部にわたり空孔が注入される。その結果、無欠陥ウェーハの内部に、酸素析出核の因子である空孔を新たに形成させることができる。
【００３７】
３．ＢＭＤ形成工程
本発明の製造方法では、上記のＲＴＡ処理を経て内部に空孔が形成された無欠陥ウェーハに、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施す。
【００３８】
この熱処理工程のうち、前段の低速昇温過程、すなわち７００℃から９００℃までを３℃／分以下の速度で昇温する過程では、ウェーハ内部の空孔に酸素析出核が生成する。空孔への酸素析出核の生成は７００℃から９００℃までの温度範囲で有効に起こり、この温度範囲を３℃／分以下の速度でゆっくりと昇温させることにより、酸素析出核の生成が促進するからである。昇温速度の下限は特に規定しないが、低くし過ぎると生産性が低下するため、０．５℃／分以上とするのが好ましい。
【００３９】
後段の高温保持過程、すなわち９００〜１１００℃で１〜８時間保持する過程では、前段の低速昇温過程を経てウェーハ内部に生成した酸素析出核が成長し、高密度のＢＭＤとなる。保持温度が９００℃未満、または保持時間が１時間未満の場合には、酸素析出核の成長が有効に起こらず、ＢＭＤ密度が低下する。保持温度が１１００℃を超える場合は、熱処理によるスリップの発生懸念や成長したＢＭＤから二次欠陥（Bulk SF）の発生が起こり、表層品質の悪化が懸念される。８時間を超える保持時間では生産性が低下する。
【００４０】
高温保持過程後のＢＭＤ密度は１×１０7（／ｃｍ2）以上となる。ここでいうＢＭＤ密度は、ＢＭＤ形成のための熱処理を終えたウェーハに対して、さらに１０００℃×１６時間の熱処理を行った後、ウェーハを劈開して、その断面を２μｍエッチングするライトエッチングを行い、その後に、その断面におけるＢＭＤの個数を光学顕微鏡でカウントした結果による。
【００４１】
以上の工程を経た無欠陥ウェーハは、内部に高密度のＢＭＤが形成されているため、デバイス製造プロセスで、ＩＧ効果が有効にもたらされる。
【００４２】
４．その他の工程
本発明の製造方法で用いるシリコンウェーハは、ＯＳＦ、ＣＯＰおよびＬＤを有しない無欠陥ウェーハであるが、近年の検査技術の進歩に伴って、ＳｉＯ2に起因する微小な表面欠陥が検出されるようになってきた。この微小表面欠陥は、上述した空孔形成工程、さらにＢＭＤ形成工程を経た場合であっても、消滅することはなく、むしろ拡大する傾向にあることが判明した。
【００４３】
このため、本発明の製造方法では、上述した空孔形成工程およびＢＭＤ形成工程を経た後の無欠陥ウェーハに、エピタキシャル処理を施す構成を採用することができる。エピタキシャル処理は、枚葉式の反応炉内にウェーハを収納して１０００℃以上に加熱し、Ｓｉを含有する原料ガス（例えば、四塩化珪素（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3））とともにキャリアガス（例えば、水素（Ｈ2））を炉内に導入することにより行える。これにより、ＢＭＤが形成された無欠陥ウェーハの表面に単結晶シリコン膜であるエピタキシャル層を気相成長させ、上記の微小表面欠陥を消滅させることができ、ＩＧ効果を有するとともに一層表面品質に優れた無欠陥ウェーハを得ることができる。
【実施例】
【００４４】
本発明のシリコンウェーハの製造方法による効果を確認するため、下記の試験を実施した。ＤＲＡＭ用およびフラッシュメモリ用として、それぞれ、無欠陥領域［Ｐ］からなるシリコン単結晶を育成し、これらのインゴットからウェーハを切り出し、領域［ＰV］と領域［ＰI］が混在するとともに酸素濃度が１１．２７×１０17（ａｔｏｍｓ／ｃｍ3）である供試ウェーハを複数作製した。
【００４５】
各供試ウェーハに空孔形成工程でＲＴＡ処理を施し、その後に、ＢＭＤ形成工程で７００℃から９００℃までの昇温速度を種々変更して昇温するとともに、９００℃で５７分または３７分保持し、続いて１０００℃で１時間保持した後、３℃／分の速度で降温する熱処理を施した。その際、ＲＴＡ処理は、ＮＨ3とＡｒの混合ガス雰囲気中で、熱処理温度を１１７５℃、その熱処理時間を３０秒とし、その前後で昇温速度を５０℃／秒、降温速度を７５℃／秒として行った。ＢＭＤ形成工程の熱処理は、７００℃から９００℃までの昇温過程を酸素雰囲気中で行い、以降の過程を窒素雰囲気中で行った。
【００４６】
また、比較のために、ＢＭＤ形成工程において、９００℃で５７分または３７分保持した後、１０００℃で１時間保持することなく、直ちに、３℃／分の速度で降温する熱処理を施した。
【００４７】
以上の条件で熱処理を施した各供試ウェーハについて、ＢＭＤ密度を測定し評価した。ＢＭＤ密度の測定は、上述の通り、各供試ウェーハに、さらに１０００℃×１６時間の熱処理を施した後、劈開およびライトエッチングした断面を顕微鏡観察することにより行った。ここで、ウェーハを劈開する前に、１０００℃×１６時間の熱処理を付加する理由は、顕微鏡観察のためにＢＭＤを顕在化させ、ＢＭＤの検出性を高めるためである。なお、参考として、その付加熱処理を施さない場合でも、ＢＭＤ密度を測定した。測定結果を下記の図３〜図６に示す。
【００４８】
図３〜図６は、いずれも、ＢＭＤ形成工程での昇温速度とＢＭＤ密度との関係を示す図であり、図３は本発明例の製造方法を採用してＤＲＡＭ用ウェーハを製造した場合、図４は本発明例の製造方法を採用してフラッシュメモリ用ウェーハを製造した場合、図５は比較例の製造方法を採用してＤＲＡＭ用ウェーハを製造した場合、図６は比較例の製造方法を採用してフラッシュメモリ用ウェーハを製造した場合をそれぞれ示す。これらの図では、評価対象として、ＢＭＤ形成工程後に上記の付加熱処理（１０００℃×１６時間の熱処理）を施してＢＭＤ密度を測定した場合を黒塗り四角印（■）で表示し、参考として、ＢＭＤ形成工程後に上記の付加熱処理を施すことなくＢＭＤ密度を測定した場合を白抜き菱形印（◇）で表示している。
【００４９】
図３および図４の黒塗り四角印（■）で示すように、本発明例では、ＢＭＤ形成工程における７００℃から９００℃までの昇温速度を３℃／分以下とすることにより、ウェーハ内部のＢＭＤ密度が１×１０7（／ｃｍ2）以上の高密度となり、無欠陥ウェーハであってもＩＧ効果が有効に得られることが明らかになった。
【００５０】
一方、図５および図６に示すように、比較例では、ＢＭＤ形成工程における昇温過程後の高温保持が不足していることから、酸素析出核の成長が不十分となり、本発明例と比較してＢＭＤ密度が顕著に低くなった。
【産業上の利用可能性】
【００５１】
本発明のシリコンウェーハの製造方法によれば、無欠陥ウェーハであっても、空孔形成工程とＢＭＤ形成工程を経ることにより、ウェーハ内部にＢＭＤを高密度に形成することができるため、デバイス製造プロセスでＩＧ効果が有効に得られるシリコンウェーハを製造することが可能になる。さらに、エピタキシャル処理を施すことにより、ＩＧ効果を有するとともに一層品質に優れた無欠陥のシリコンウェーハを製造することができる。本発明のシリコンウェーハの製造方法は、特に、酸素析出核の因子である空孔が基本的に存在しない領域［ＰI］が全域に分布する無欠陥ウェーハに有用であり、さらに、領域［ＰV］と領域［ＰI］が混在する無欠陥ウェーハにも有用である。
【図１】
2011243923.tif 000002
【図２】
2011243923.tif 000003
【図３】
2011243923.tif 000004
【図４】
2011243923.tif 000005
【図５】
2011243923.tif 000006
【図６】
2011243923.tif 000007