(57)【要約】      （修正有）【課題】検査工程と調整工程をほぼ同時に実行可能な、アナログ電圧調整回路を提供する。【解決手段】アナログ電圧調整回路１は、外部装置から、目標電圧を示す目標電圧信号を入力する、目標電圧入力端子１２と、目標電圧信号に基づいて生成された目標電圧を示すデータを取り込み、期待値データとして格納する、期待値データ格納回路７と、トリミングデータを格納し、トリミングデータに応じたトリミング信号を出力する、トリミングデータ格納回路１１と、トリミング信号を取得し、トリミングデータに応じた電圧レベルで、アナログ出力信号を出力する、アナログ信号出力回路２と、アナログ出力信号の電圧レベルを示す測定データと、格納された前記期待値データとを比較し、比較結果を示す比較結果信号を生成する比較回路８と、比較結果信号に基いて、トリミングデータを変更するか否かを決定する、制御回路１０とを具備する。【選択図】図２
2011238807.tif 000002
【特許請求の範囲】
【請求項１】
外部装置から、目標電圧を示す目標電圧信号を入力する、目標電圧入力端子と、
前記目標電圧信号に基づいて生成された前記目標電圧を示すデータを取り込み、期待値データとして格納する、期待値データ格納回路と、
トリミングデータを格納し、前記トリミングデータに応じたトリミング信号を出力する、トリミングデータ格納回路と、
前記トリミング信号を取得し、前記トリミングデータに応じた電圧レベルで、アナログ出力信号を出力する、アナログ信号出力回路と、
前記アナログ出力信号の電圧レベルを示す測定データと、格納された前記期待値データとを比較し、比較結果を示す比較結果信号を生成する比較回路と、
前記比較結果信号に基いて、前記トリミングデータを変更するか否かを決定する、制御回路と、
を具備する
アナログ電圧調整回路。
【請求項２】
請求項１に記載されたアナログ電圧調整回路であって、
更に、
セレクタ回路と、
デジタル変換回路と、
を具備し、
前記目標電圧信号は、アナログ信号であり、
前記セレクタ回路は、前記アナログ出力信号と前記目標電圧信号とのうちの一方を選択して、セレクタ出力信号として出力し、
前記デジタル変換回路は、前記セレクタ出力信号をデジタル信号に変換し、デジタルセレクタ信号を生成し、
前記期待値データ及び前記測定データは、前記デジタルセレクタ信号に基いて、生成される
アナログ電圧調整回路。
【請求項３】
請求項２に記載されたアナログ電圧調整回路であって、
前記制御回路は、前記目標電圧信号が選択されるように前記セレクタ回路を制御し、前記期待値データを前記期待値データ格納部に格納し、前記期待値データが格納された後に、前記アナログ出力信号が選択されるように前記セレクタ回路の動作を切り替える
アナログ電圧調整回路。
【請求項４】
請求項１乃至３のいずれかに記載されたアナログ電圧調整回路であって、
前記トリミングデータ格納回路は、前記トリミングデータとして数値を示すデータを格納するトリミングレジスタを備え、
前記制御回路は、前記トリミングデータを変更する場合に、前記トリミングデータが示す数値を、１つ変更する
アナログ電圧調整回路。
【請求項５】
請求項１乃至４に記載されたアナログ電圧調整回路であって、
前記トリミングデータ格納回路には、前記トリミングデータの初期値として、前記アナログ出力信号の電圧レベルが前記目標電圧よりも低くなるような値が格納され、
前記制御回路は、前記比較結果信号に基いて、前記アナログ出力信号の電圧レベルが前記目標電圧よりも高いか否かを判定し、高い場合には、前記トリミングデータを変更せず、高くない場合には、前記アナログ出力信号の電圧レベルが上昇するように前記トリミングデータを変更する
アナログ電圧調整回路。
【請求項６】
外部装置により、目標電圧を示す目標電圧信号を入力するステップと、
入力された前記目標電圧信号に基づいて生成された前記目標電圧を示すデータを取り込み、期待値データとして格納するステップと、
トリミングデータを格納し、前記トリミングデータに応じたトリミング信号を出力するステップと、
前記トリミング信号を取得し、前記トリミングデータに応じた電圧レベルで、アナログ出力信号を出力するステップと、
前記アナログ出力信号の電圧レベルを示す測定データと、前記期待値データとを比較し、比較結果を示す比較結果信号を生成するステップと、
前記比較結果信号に基いて、前記トリミングデータを変更するか否かを決定するステップと、
を具備する
アナログ電圧調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ電圧調整回路、及びアナログ電圧調整方法に関する。
【背景技術】
【０００２】
デジタル回路を有する半導体集積回路装置は、セット基板上に実装されて用いられる。セット基板上には、アナログ回路が設けられることがある。近年、セット基板上に搭載されていたアナログ回路が、半導体集積回路装置に内蔵されるようになってきている。アナログ回路が内蔵される場合であっても、アナログ回路に求められる性能は、セット基板上に搭載される場合と同等である。また、半導体集積回路の微細化に伴い、内蔵されるアナログ回路の性能に影響を与える製造パラメータが増えている。そのため、半導体集積回路内に、製品スペックを満足するようにアナログ回路を作り込むことが困難になっている。
【０００３】
そこで、半導体集積回路に、アナログ回路が出力する信号の電圧レベルを調整する機能が搭載されることがある。そのような機能が搭載された半導体集積回路では、製造後に行なわれる検査工程において、アナログ出力信号の電圧レベルが調整される。具体的には、外部装置（テスタ）を用いてアナログ出力信号の電圧レベルが測定され、測定結果に基いて、アナログ出力信号の電圧レベルが、所望するレベルになるように調整される。
【０００４】
しかしながら、アナログ出力信号の電圧レベルを測定するためには、アナログ出力信号を外部に取り出すための専用端子が必要になる。専用端子を設けることは、コストの点で不利となる。
【０００５】
上記に関連して、特許文献１（特開２００４−１４６７８３）には、内蔵のアナログ信号発生部から出力されるアナログ信号を、アナログ値として外部に出力することなく調整することができる半導体集積回路装置が開示されている。図１は、特許文献１に開示された半導体集積回路装置を示す回路ブロック図である。図１を参照して、特許文献１に開示された半導体集積回路装置について説明する。
【０００６】
図１に示されるように、特許文献１に開示された半導体集積回路装置は、ヒューズ回路／メモリ回路１４１、マルチプレクサ１５１、デコード回路１６１、内部電源回路１３１、比較部１１２、及びエンコード部１１３を有している。外部端子Ｔ１１から、調整信号ＥＡＤが、マルチプレクサ１５１に入力される。試験時には、マルチプレクサ１５１が、調整信号ＥＡＤを選択し、デコード回路１６１に供給する。デコード回路１６１は、調整信号ＥＡＤをデコードし、デコード信号として内部電源回路１３１に供給する。内部電源回路１３１は、デコード信号に応じた増幅率で基準電圧を増幅し、内部電源電圧Ｖ１１を生成する。比較部１４２は、内部電源電圧Ｖ１１を、所定値と比較し、比較結果信号を生成する。エンコード部１１３は、比較結果信号に基いて、判定信号を生成する。この判定信号に基いて、内部電源電圧Ｖ１１が所定値であるか否かが判断され、所定値でない場合には、調整信号ＥＡＤがインクリメントされる。内部電源電圧Ｖ１１が所定値である場合には、このときの調整信号ＥＡＤの値がヒューズ回路／メモリ回路１４１に格納される。
【０００７】
特許文献１の記載によれば、図１のような構成を採用することにより、アナログ信号をアナログ値として外部に出力することなく、アナログ信号を調整することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１４６７８３
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載された半導体集積回路では、アナログ出力信号の電圧レベル（内部電源電圧Ｖ１１）が調整されている間、外部端子Ｔ１１から調整信号ＥＡＤを供給し続けなければならない。従って、電圧レベルの調整中において、外部端子Ｔ１１を他の用途に使用することができない。外部端子Ｔ１１を使用する他の試験項目が存在する場合、電圧レベルの調整時には他の試験項目を実施することができず、検査工程に時間を要し、コストの点で不利になってしまう、という問題点があった。
【課題を解決するための手段】
【００１０】
本発明に係るアナログ電圧調整回路は、外部装置から、目標電圧を示す目標電圧信号を入力する、目標電圧入力端子と、前記目標電圧信号に基づいて生成された前記目標電圧を示すデータを取り込み、期待値データとして格納する、期待値データ格納回路と、トリミングデータを格納し、前記トリミングデータに応じたトリミング信号を出力する、トリミングデータ格納回路と、前記トリミング信号を取得し、前記トリミングデータに応じた電圧レベルで、アナログ出力信号を出力する、アナログ信号出力回路と、前記アナログ出力信号の電圧レベルを示す測定データと、格納された前記期待値データとを比較し、比較結果を示す比較結果信号を生成する比較回路と、前記比較結果信号に基いて、前記トリミングデータを変更するか否かを決定する、制御回路とを具備する。
【００１１】
この発明によれば、アナログ信号出力回路は、トリミングデータに応じた電圧レベルで、アナログ出力信号を出力する。従って、トリミングデータを変更することにより、アナログ出力信号の電圧レベルを調整することが可能である。ここで、目標電圧の値は、期待値データ格納部に、期待値データとして格納される。そのため、目標電圧入力端子は、期待値データを期待値データ格納部に格納する際にのみ用いられる。期待値データが一度取り込まれれば、目標電圧入力端子を開放することができ、目標電圧入力端子を他の用途に用いることが可能になる。目標電圧入力端子を、他の試験項目を実施するための端子として用いることも可能となり、アナログ出力信号の調整と他の試験項目とを同時に実行することが可能になる。
【００１２】
本発明に係るアナログ電圧調整方法は、外部装置により、目標電圧を示す目標電圧信号を入力するステップと、入力された前記目標電圧信号に基づいて生成された前記目標電圧を示すデータを取り込み、期待値データとして格納するステップと、トリミングデータを格納し、前記トリミングデータに応じたトリミング信号を出力するステップと、前記トリミング信号を取得し、前記トリミングデータに応じた電圧レベルで、アナログ出力信号を出力するステップと、前記アナログ出力信号の電圧レベルを示す測定データと、前記期待値データとを比較し、比較結果を示す比較結果信号を生成するステップと、前記比較結果信号に基いて、前記トリミングデータを変更するか否かを決定するステップとを具備する。
【発明の効果】
【００１３】
本発明によれば、検査工程に時間を要することなく、アナログ回路の出力電圧レベルを調整することのできる、アナログ電圧調整回路、及びアナログ電圧調整方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】特許文献１に開示された半導体集積回路装置を示す回路ブロック図である。
【図２】アナログ電圧調整回路を示すブロック図である。
【図３】アナログ電圧調整回路の動作方法を示すフローチャートである。
【図４】アナログ電圧調整回路の動作方法を示すタイミングチャートである。
【図５】デジタル変換回路の一例を示す回路図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照しつつ、本発明の実施形態について説明する。図２は、本実施形態に係るアナログ電圧調整回路１を示すブロック図である。
【００１６】
図２に示されるように、アナログ電圧調整回路１は、アナログ信号出力回路２、目標電圧入力端子１２、セレクタ３、デジタル変換回路４、エンコーダ５、測定値保存レジスタ６（測定データ格納回路）、期待値保存レジスタ７（期待値データ格納回路）、比較回路８、クロック制御回路９（制御回路）、トリミングレジスタ制御回路１０、及びトリミングレジスタ１１（トリミングデータ格納回路）を備えている。
【００１７】
アナログ信号出力回路２は、アナログ信号として、アナログ出力信号ｂを出力する。本実施形態に係るアナログ電圧調整回路１は、このアナログ出力信号ｂの電圧レベルを調整するために用いられる。
【００１８】
トリミングレジスタ１１は、トリミングデータを格納している。トリミングデータは、アナログ出力信号ｂの電圧レベルを調整するために用いられる。トリミングレジスタ１１は、トリミングデータに応じたトリミング信号ｍを、アナログ信号出力回路２に供給する。アナログ信号出力回路２において、アナログ出力信号ｂの電圧レベルは、トリミングデータに応じたレベルに決定される。尚、本実施形態では、トリミングデータの初期値として、アナログ出力信号ｂの電圧レベルが目標電圧よりも低くなるような値が用いられるものとする。また、本実施形態では、トリミングデータが示す数値が大きいほど、アナログ出力信号ｂの電圧レベルが高くなるものとする。
【００１９】
目標電圧入力端子１２は、テスタなどの外部装置に接続され、外部装置から供給される目標電圧信号ａを入力する。目標電圧信号ａは、アナログ信号であり、目標電圧を示している。本実施形態では、目標電圧信号ａの電圧レベルが、目標電圧に設定される。
【００２０】
セレクタ３は、目標電圧信号ａとアナログ出力信号ｂとのうちの一方を選択し、セレクタ出力信号ｃを生成する。
【００２１】
デジタル変換回路４は、アナログ信号の電圧レベルをデジタル信号に変換する機能を有している。デジタル変換回路４は、セレクタ出力信号ｃの電圧レベルをデジタル信号に変換し、デジタルセレクタ信号ｄを生成する。
【００２２】
エンコーダ５は、デジタル信号を圧縮する機能を有しており、セレクタ出力信号ｃを圧縮して圧縮信号ｅを生成する。
【００２３】
期待値保存レジスタ７は、期待値データを格納するために設けられている。セレクタ３が目標電圧信号ａを選択している場合、圧縮信号ｅとして、目標電圧を示す信号が生成される。この場合、期待値保存レジスタ７は、圧縮信号ｅを取り込み、期待値データとして格納する。期待値保存レジスタ７が圧縮信号ｅを取り込むタイミングは、後述のクロック制御回路９により制御される。
【００２４】
測定値保存レジスタ６は、測定値データを格納するために設けられている。セレクタ３がアナログ出力信号ｂを選択している場合、圧縮信号ｅとして、アナログ出力信号ｂの電圧レベルを示す信号が生成される。この場合に、測定値保存レジスタ６は、圧縮信号ｅを取り込み、測定値データとして格納する。測定値保存レジスタ６が圧縮信号ｅを取り込むタイミングは、後述のクロック制御回路９により制御される。
【００２５】
比較回路８は、アナログ出力信号ｂの電圧レベルと目標電圧との大小関係を比較するために設けられている。比較回路８は、測定値保存レジスタ６に格納された測定値データｆと、期待値保存レジスタ７に格納された期待値データｇとを取得し、これらを用いて、アナログ出力信号ｂの電圧レベルと目標電圧とを比較する。比較回路８は、比較結果を示す比較結果信号ｋを生成する。
【００２６】
クロック制御回路９は、セレクタ３、測定値保存レジスタ６、期待値保存レジスタ７、及びトリミングレジスタ制御回路１０を制御するために設けられている。クロック制御回路９は、内部クロック信号ＣＬＫを取得し、内部クロック信号ＣＬＫによって示されるタイミングに応じて動作する。具体的には、クロック制御回路９は、セレクタ３が選択する信号を特定するセレクタ選択信号ｈを生成して、セレクタ３に供給する。また、クロック制御回路９は、期待値保存レジスタ制御信号ｊを生成して、期待値保存レジスタ７に供給する。期待値保存レジスタ７は、期待値保存レジスタ制御信号ｊを取得した場合に、圧縮信号ｅを取り込み、期待値データとして格納する。更に、クロック制御回路９は、測定値保存レジスタ制御信号ｉを生成して、測定値保存レジスタｉに供給する。測定値保存レジスタ６は、測定値保存レジスタ制御信号ｉを取得した場合に、圧縮信号ｅを取り込み、測定値データとして格納する。加えて、クロック制御回路９は、比較結果信号ｋを取得し、比較結果信号ｋに基づいて、トリミングデータを変更するか否かを決定する。トリミングデータを変更する場合、クロック制御回路９は、変更信号ｌを生成してトリミングレジスタ制御回路１０に供給する。
【００２７】
トリミングレジスタ制御回路１０は、トリミングレジスタ１１を制御するために設けられている。トリミングレジスタ制御回路１０は、変更信号ｌを取得した場合に、現在のトリミングデータをインクリメントし、インクリメントされたトリミングデータｍをトリミングレジスタ１１に格納する。
【００２８】
続いて、アナログ電圧調整回路１の動作方法について説明する。図３は、アナログ電圧調整回路１の動作方法を示すフローチャートである。また、図４は、アナログ電圧調整回路１の動作方法を示すタイミングチャートである。図４には、セレクタ選択信号ｈ、期待値保存レジスタ制御信号ｊ、期待値データｋ、測定値保存レジスタ制御信号ｉ、測定値データｆ、比較結果信号ｋ、変更信号ｌ、トリミングデータ信号ｍ、トリミング信号ｎ、及びアナログ出力信号ｂの波形が示されている。
【００２９】
ステップＳ１；セレクタ制御
まず、クロック制御回路１０が、セレクタ選択信号ｈとして、目標電圧信号ａが選択されるような信号を生成し、セレクタ３に供給する。本実施形態では、セレクタ選択信号ｈがハイレベルである場合に、目標電圧信号ａが選択されるものとする。図４に示されるように、時刻ｔ０において、セレクタ選択信号ｈがハイレベルに制御されている。これにより、セレクタ３は、セレクタ出力信号ｃとして、目標電圧信号ａを出力する。
【００３０】
ステップＳ２；デジタル変換
次いで、デジタル変換回路４は、デジタルセレクタ信号ｄとして目標電圧信号ａに対応する信号を生成する。その結果、エンコーダ５は、圧縮信号ｅとして、目標電圧を示す信号を生成する。
【００３１】
ステップＳ３；期待値保存
次いで、クロック制御回路１０が、セレクタ選択信号ｈがハイレベルである期間中に、期待値保存レジスタ制御信号ｊを生成し、期待値保存レジスタ７に供給する。図４に示される例では、時刻ｔ１において、期待値保存レジスタ制御信号ｉがハイレベルに立ち上げられている。これにより、期待値保存レジスタ７は、圧縮信号ｅを取り込み、期待値データとして格納する。
【００３２】
本ステップにおいて期待値データが期待値保存レジスタ７に格納されると、以降、目標電圧入力端子１２から目標電圧信号ａを入力する必要がなくなる。
【００３３】
ステップＳ４；セレクタ制御
次いで、クロック制御回路１０が、セレクタ選択信号ｈを、アナログ出力信号ｂが選択されるように、切り替える。本実施形態では、セレクタ選択信号ｈがロウレベルである場合に、アナログ出力信号ｂが選択されるものとする。図４に示される例では、時刻ｔ２において、セレクタ選択信号ｈがハイレベルからロウレベルに切り替えられている。これにより、セレクタ３は、アナログ出力信号ｂを選択し、セレクタ出力信号ｃとして出力する。
【００３４】
ステップＳ５；デジタル変換
デジタル変換回路４は、セレクタ出力信号ｃの電圧レベルをデジタル信号に変換する。これにより、アナログ出力信号ｂの電圧レベルを示すセレクタデジタル信号ｄが生成される。エンコーダ５は、セレクタデジタル信号ｄを圧縮し、圧縮信号ｅを生成する。
【００３５】
ステップＳ６；測定値保存
次いで、クロック制御回路９が、測定値保存レジスタ制御信号ｉを生成し、測定値保存レジスタ６に供給する。図４に示される例では、時刻ｔ３において、測定値保存レジスタ制御信号ｉがハイレベルに立ち上げられている。これにより、測定値保存レジスタ４は、圧縮信号ｅを取り込み、測定値データとして格納（保存）する。
【００３６】
ステップＳ７；比較
次いで、比較回路５が、測定値保存レジスタに格納された測定値データｆと、期待値保存レジスタに格納された期待値データｊとを比較する。測定値データにより示される数値の方が期待値データにより示される数値よりも小さい場合、比較回路５は、比較結果信号ｋとして、ロウレベルの信号を生成する。一方、測定値データにより示される数値の方が期待値データにより示される数値以上である場合、比較回路５は、比較結果信号ｋとして、ハイレベルの信号を生成する。図４に示される例では、比較結果信号ｋとして、ロウレベルの信号が生成されている。
【００３７】
比較結果信号ｋは、クロック制御回路９に供給される。クロック制御回路９は、比較結果信号ｋを用いて、測定値（アナログ出力信号ｂの電圧レベル）が期待値（目標電圧）よりも低いか否かを判断する。
【００３８】
ステップＳ８；トリミングレジスタ制御
ステップＳ７において、測定値が期待値よりも低かった場合、クロック制御回路９は、変更信号ｌを生成し、トリミングレジスタ制御回路１０に供給する。図４に示される例では、測定値が期待値よりも低く、時刻ｔ４において、変更信号ｌがハイレベルに立ち上げられている。トリミングレジスタ制御回路１０は、変更信号ｌを取得すると、トリミングレジスタ１１に格納されるトリミングデータをインクリメントする。これにより、トリミング信号ｍが示す値がインクリメント（＋１）され、アナログ出力信号ｂの電圧レベルが上昇する。その後、ステップ５以降の動作が繰り返される。
【００３９】
一方、ステップＳ７において、測定値が期待値以上であった場合には、トリミングデータは変更されず、アナログ電圧の調整処理は終了する。
【００４０】
以上の動作によって、トリミングレジスタ１１には、トリミングデータとして、アナログ出力信号ｂのレベルが目標電圧を上回る範囲のなかで最も低いレベルとなるようなデータが格納される。調整処理終了後は、トリミングデータがＦｌａｓｈメモリ（図示せず）などの不揮発性メモリに、設定値として記憶される。この設定値を用いることにより、アナログ出力信号ｂとして、実質的に目標電圧に等しいレベルの信号を得ることができる。
【００４１】
以上説明したように、本実施形態によれば、目標電圧入力端子１２を介して外部装置から入力された目標電圧信号ａに基づいて、期待値データが期待値保存レジスタ７に保存（格納）される。アナログ出力信号ａの電圧レベルを示す測定値データは、保存された期待値データと比較される。そして、比較結果に基いて、トリミングデータが調整され、アナログ出力信号ａの電圧レベルが調整される。ここで、期待値データが保存された後であれば、目標電圧入力端子１２を介して目標電圧信号ａを入力する必要がない。すなわち、調整処理のために目標電圧入力端子１２が占有される期間は、調整処理における初期段階（ステップＳ１〜Ｓ３）に限定される。ステップＳ４以降においては、目標電圧入力端子１２が開放されるので、目標電圧入力端子１２を他のテスト項目に用いることができる。その結果、検査工程におけるテスト時間を短縮することができ、コストを低減することができる。
【００４２】
尚、本実施形態では、トリミングデータの初期値として、アナログ出力信号ｂの電圧レベルが目標電圧よりも低くなるような値が用いられる場合について説明した。しかし、トリミングデータの初期値としては、これに限定されるものではない。例えば、トリミングデータの初期値として、アナログ出力信号ｂの電圧レベルが目標電圧よりも高くなるような値が用いられてもよい。この場合には、ステップＳ７及びＳ８において、測定値が期待値よりも大きい場合にはトリミングデータがデクリメントされる。このような手法を用いても、本実施形態で述べたのと同様の作用を奏することができる。
【００４３】
また、本実施形態で説明したデジタル変換回路４としては、例えば、以下に説明する回路を用いることができる。
【００４４】
図５は、デジタル変換回路４の一例を示す回路図である。デジタル変換回路４は、デジタル変換回路入力端子１３、抵抗ストリング１４、及びＣＭＯＳバッファ部１５を備えている。デジタル変換回路入力端子１３には、変換対象となるセレクタ出力信号ｃが供給される。抵抗ストリング１４は、デジタル変換回路入力端子１３とグランドとの間に直列に接続された複数の抵抗素子を備えている。ＣＭＯＳバッファ部１５は、複数のＣＭＯＳバッファ回路を備えており、各ＣＭＯＳバッファ回路は、複数の抵抗素子間に形成されるノードに接続されている。このデジタル変換回路４では、セレクタ出力信号ｃの電圧が、抵抗ストリング２０によって複数の分圧後電圧に分圧される。各分圧後電圧は、各ＣＭＯＳバッファ回路によって予め設定された閾値と比較される。各ＣＭＯＳバッファ回路は、比較結果を、デジタルセレクタ信号Ｄ（Ｄ０〜Ｄｎ）として出力する。このとき、複数の抵抗素子のうちの両端の抵抗素子（ｘＲ及びｙＲ）の抵抗値と、ＣＭＯＳバッファの閾値電圧とを適切に設計することにより、セレクタ出力信号ｃとして目標電圧信号ａが供給された場合に、Ｄ０とＤｎの中間付近に１及び０の遷移点を形成することが可能になる。また、複数の抵抗素子の各々の抵抗値は、アナログ出力信号ｂの調整時に必要とされる分解能に基いて、設計される。
【符号の説明】
【００４５】
１  アナログ電圧調整回路
２  アナログ信号出力回路
３  セレクタ
４  デジタル変換回路
５  エンコーダ
６  測定値保存レジスタ
７  期待値保存レジスタ
８  比較回路
９  クロック制御回路
１０  トリミングレジスタ制御回路
１１  トリミングレジスタ
１２  目標電圧入力端子
１３  デジタル変換回路入力端子
１４  抵抗ストリング
１５  ＣＭＯＳバッファ部
１４１  ヒューズ回路／メモリ回路
１５１  マルチプレクサ
１６１  デコード回路
１３１  内部電源回路
１１２  比較部
１１３  エンコード部
ａ  目標電圧信号
ｂ  アナログ出力信号
ｃ  セレクタ出力信号
ｄ  デジタルセレクタ信号
ｅ  圧縮信号
ｆ  測定データ
ｇ  期待値データ
ｈ  セレクタ選択信号
ｉ  測定値保存レジスタ制御信号
ｊ  期待値保存レジスタ制御信号
ｋ  比較結果信号
ｌ  変更信号
ｍ  トリミングデータ
ｎ  トリミング信号
【図１】
2011238807.tif 000003
【図２】
2011238807.tif 000004
【図３】
2011238807.tif 000005
【図４】
2011238807.tif 000006
【図５】
2011238807.tif 000007