(57)【要約】【課題】配線密度の高い領域に発生するエロージョンを抑えることのできる半導体装置の製造方法を提供する。【解決手段】本発明の一態様に係る半導体装置の製造方法は、配線８ａおよび配線８ａよりもパターンの密度が低い配線８ｂを、第１の絶縁膜３中の高密度領域４ａおよび低密度領域４ｂにそれぞれ形成する工程と、第１の絶縁膜３の高さを下げて配線８ａ、８ｂの上部１０ａ、１０ｂを露出させる工程と、低密度領域４ｂにおける上面の最低高さが配線８ａ、８ｂの上面の高さよりも低くなるように、第１の絶縁膜３の上面、および上部１０ａ、１０ｂの表面を覆う第２の絶縁膜１１を形成する工程と、第２の絶縁膜１１上に第３の絶縁膜１２を形成する工程と、配線８ａ、８ｂ、および第３の絶縁膜１２の研磨レートが第２の絶縁膜１１の研磨レートよりも高い条件の下で第３の絶縁膜１２、第２の絶縁膜１１、配線８ａ、８ｂを研磨して平坦化させる工程と、を含む。【選択図】図１Ｂ
2011151077.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に第１の絶縁膜を形成する工程と、
第１の配線および前記第１の配線よりもパターンの密度が低い第２の配線を、前記第１の絶縁膜中の第１の領域および第２の領域にそれぞれ形成する工程と、
前記第１の絶縁膜の高さを下げて前記第１および第２の配線の上部を露出させる工程と、
前記第２の領域における上面の最低高さが前記第１および第２の配線の上面の高さよりも低くなるように、前記第１の絶縁膜の上面、並びに前記第１および前記第２の配線の前記上部の表面を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
前記第１および第２の配線、並びに前記第３の絶縁膜の研磨レートが前記第２の絶縁膜の研磨レートよりも高い条件の下で前記第３の絶縁膜、前記第２の絶縁膜、前記第１および第２の配線を研磨して平坦化させる工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜は、前記第１の領域における上面の最低高さが前記第１および第２の配線の上面の高さよりも高くなるように形成される、
請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板の上方に第１の絶縁膜を形成する工程と、
第１の配線および前記第１の配線よりもパターンの密度が低い第２の配線を、前記第１の絶縁膜中の第１の領域および第２の領域にそれぞれ形成する工程と、
前記第１の絶縁膜の高さを下げて前記第１および第２の配線の上部を露出させる工程と、
前記第２の領域における上面の最低高さが前記第１の領域における上面の最低高さよりも低くなるように、前記第１の絶縁膜の上面、並びに前記第１および前記第２の配線の前記上部の表面を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上面に改質処理を施し、前記第２の領域における下面の最低高さが前記第１および第２の配線の上面の高さよりも低くなるように改質層を形成する工程と、
前記第１および第２の配線、並びに前記改質層の研磨レートが前記第２の絶縁膜の研磨レートよりも高い条件の下で前記改質層、前記第２の絶縁膜、前記第１および第２の配線を研磨して平坦化させる工程と、
を含む半導体装置の製造方法。
【請求項４】
前記改質処理は親水化処理である、
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記改質層は、前記第１の領域における下面の最低高さが前記第１および第２の配線の上面の高さよりも高くなるように形成される、
請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、幅の広い配線と幅の狭い配線を含む配線構造にＣＭＰ（Chemical Mechanical Polishing）による平坦化処理を施す際に、幅の広い配線に発生するディッシング（配線の上面が凹形状になる現象）を抑える技術が知られている（例えば、特許文献１参照）。
【０００３】
しかし、特許文献１においては、配線密度の高い領域と低い領域とが混在する構造は想定されておらず、この場合に配線密度の高い領域に発生するエロージョン（ＣＭＰ処理を施したときに配線密度の高い領域の上面が凹形状になる現象）を効果的に抑えることは困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１４８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、配線密度の高い領域に発生するエロージョンを抑えることのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、半導体基板の上方に第１の絶縁膜を形成する工程と、第１の配線および前記第１の配線よりもパターンの密度が低い第２の配線を、前記第１の絶縁膜中の第１の領域および第２の領域にそれぞれ形成する工程と、前記第１の絶縁膜の高さを下げて前記第１および第２の配線の上部を露出させる工程と、前記第２の領域における上面の最低高さが前記第１および第２の配線の上面の高さよりも低くなるように、前記第１の絶縁膜の上面、並びに前記第１および前記第２の配線の前記上部の表面を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第１および第２の配線、並びに前記第３の絶縁膜の研磨レートが前記第２の絶縁膜の研磨レートよりも高い条件の下で前記第３の絶縁膜、前記第２の絶縁膜、前記第１および第２の配線を研磨して平坦化させる工程と、を含む半導体装置の製造方法を提供する。
【０００７】
本発明の他の一態様は、半導体基板の上方に第１の絶縁膜を形成する工程と、第１の配線および前記第１の配線よりもパターンの密度が低い第２の配線を、前記第１の絶縁膜中の第１の領域および第２の領域にそれぞれ形成する工程と、前記第１の絶縁膜の高さを下げて前記第１および第２の配線の上部を露出させる工程と、前記第２の領域における上面の最低高さが前記第１の領域における上面の最低高さよりも低くなるように、前記第１の絶縁膜の上面、並びに前記第１および前記第２の配線の前記上部の表面を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上面に改質処理を施し、前記第２の領域における下面の最低高さが前記第１および第２の配線の上面の高さよりも低くなるように改質層を形成する工程と、前記第１および第２の配線、並びに前記改質層の研磨レートが前記第２の絶縁膜の研磨レートよりも高い条件の下で前記改質層、前記第２の絶縁膜、前記第１および第２の配線を研磨して平坦化させる工程と、を含む半導体装置の製造方法を提供する。
【発明の効果】
【０００８】
本発明によれば、配線密度の高い領域に発生するエロージョンを抑えることのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。
【図１Ｂ】（ｅ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。
【図１Ｃ】（ｉ）、（ｊ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。
【図２】（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【００１０】
〔第１の実施の形態〕
図１Ａ（ａ）〜（ｄ）、図１Ｂ（ｅ）〜（ｈ）、図１Ｃ（ｉ）、（ｊ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００１１】
まず、図１Ａ（ａ）に示すように、半導体基板１上に拡散防止膜２と第１の絶縁膜３を積層する。以降の工程において高密度の配線を形成する半導体基板１上の領域を高密度領域４ａ、比較的低密度の配線を形成する領域を低密度領域４ｂとする。
【００１２】
半導体基板１は、Ｓｉ等のＳｉ系結晶からなる。拡散防止膜２は、ＳｉＣＮ等の絶縁膜からなり、配線中のＣｕの拡散を抑える機能を有する。第１の絶縁膜３は、ＳｉＯＣ等の絶縁膜からなる。
【００１３】
拡散防止膜２は、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により５０ｎｍの厚さに形成される。第１の絶縁膜３は、例えば、ＰＥＣＶＤ法により３００ｎｍの厚さに形成される。
【００１４】
第１の絶縁膜３は、積層された異なる材料からなる複数の膜から構成されてもよい。例えば、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＮ等からなる保護膜を上層膜として含む積層体であってもよい。
【００１５】
次に、図１Ａ（ｂ）に示すように、フォトリソグラフィとドライエッチングの組み合わせ等により、第１の絶縁膜３および拡散防止膜２をパターニングし、高密度領域４ａおよび低密度領域４ｂに配線溝５ａおよび配線溝５ｂをそれぞれ形成する。配線溝５ａのパターンの密度は、配線溝５ｂのパターンの密度よりも高い。
【００１６】
具体的には、まず、フォトリソグラフィにより配線溝５ａ、５ｂの形状がパターニングされたレジストマスク（図示しない）を第１の絶縁膜３上に形成する。次に、このレジストマスクを用いて第１の絶縁膜３および拡散防止膜２にドライエッチングを施し、配線溝５ａ、５ｂを形成する。次に、レジストマスクを除去する。次に、ウェットクリーニング処理により、ドライエッチングにより生じる副生成物、レジスト残渣、および第１の絶縁膜３の特性を悪化させる吸湿性の変質層を除去する。ウェットクリーニング処理は、希釈ＨＦ（弗化水素）等を用いて行われる。
【００１７】
次に、図１Ａ（ｃ）に示すように、配線溝５ａ、５ｂを埋めるように金属膜６、７を形成する。金属膜６は、Ｔａ等の導電材料からなり、後の工程でバリアメタルに加工される膜である。金属膜７は、Ｃｕ等の導電材料からなり、後の工程で配線に加工される膜である。
【００１８】
金属膜６は、例えば、スパッタリング処理により、５ｎｍの厚さに形成される。金属膜７は、例えば、スパッタリング処理によりＣｕシード膜を５ｎｍの厚さに形成した後、電解めっき処理によりＣｕを充填することにより形成される。
【００１９】
次に、図１Ａ（ｄ）に示すように、第１の絶縁膜３上の金属膜６をストッパーとして用いるＣＭＰ処理等の研磨処理により、金属膜７を配線８ａ、８ｂに加工する。配線８ａは高密度領域４ａに形成され、配線８ｂは低密度領域４ｂに形成される。配線８ａのパターンの密度は、配線８ｂのパターンの密度よりも高い。
【００２０】
次に、図１Ｂ（ｅ）に示すように、ＣＭＰ処理等の研磨処理により、第１の絶縁膜３上の金属膜６を除去し、金属膜６をバリアメタル９ａ、９ｂに加工する。バリアメタル９ａは高密度領域４ａに形成され、バリアメタル９ｂは低密度領域４ｂに形成される。
【００２１】
この研磨処理は、配線８ａ、８ｂ等の平坦化を目的としたものではないため、第１の絶縁膜３上の金属膜６が除去できる程度の研磨を行うだけでよい。そのため、配線密度の高い高密度領域４ａにおける部材の研磨レートと低密度領域４ｂにおける部材の研磨レートとの間に大きな差があったとしても、高密度領域４ａにエロージョンが発生するおそれはほとんどない。
【００２２】
従来の方法のように、この状態で平坦化を目的とした研磨を行うと、例えば、高密度領域４ａの配線密度が９０％、低密度領域４ｂの配線密度が５０％以下である場合、エロージョンにより発生する高密度領域４ａと低密度領域４ｂの高低差は１０ｎｍ以上になることがわかっている。
【００２３】
次に、図１Ｂ（ｆ）に示すように、希釈ＨＦ等を用いるウェットエッチングにより第１の絶縁膜３をエッチバックする。これにより、第１の絶縁膜３の上面の高さが下がって配線８ａ、８ｂおよびバリアメタル９ａ、９ｂの上部１０ａ、１０ｂが露出する。なお、第１の絶縁膜３のエッチバック処理は、ＲＩＥ（Reactive Ion Etching）等の異方性の大きいドライエッチングや、ＣＤＥ（Chemical Dry Etching）等の異方性の小さいドライエッチングにより行われてもよい。また、第１の絶縁膜３を複数の膜を積層して構成する場合、上層膜として下層膜よりもエッチングレートの大きい材料を使用し、上層膜を下層膜に対し選択的にエッチングすることで、上層膜の膜厚に相当する分だけ第１の絶縁膜３をエッチングバックするようにしてもよい。
【００２４】
次に、図１Ｂ（ｇ）に示すように、ＰＥＣＶＤ法等により半導体基板１上の全面にＳｉＯＣ、ＳｉＣ、ＳｉＣＮ等の絶縁膜をコンフォーマルに堆積させ、第１の絶縁膜３の上面、および上部１０ａ、１０ｂの表面を覆う第２の絶縁膜１１を形成する。第２の絶縁膜１０の厚さは、上部１０ａ、１０ｂの高さ（第１の絶縁膜３の上面を基準とした配線８ａ、８ｂの高さ）よりも小さい。
【００２５】
このとき、低密度領域４ｂにおいては、配線８ｂの間隔が広いため、配線８ｂの間に第２の絶縁膜１１の上面の高さが配線８ａ、８ｂの上面の高さよりも低い領域が存在する。すなわち、低密度領域４ｂにおける第２の絶縁膜１１の上面の最低高さは、配線８ａ、８ｂの上面の高さよりも低い。
【００２６】
一方、高密度領域４ａにおいては、配線８ａの間隔が狭いため、配線８ａの間の領域が第２の絶縁膜１１により満たされる。このため、高密度領域４ａにおける第２の絶縁膜１１の上面の最低高さは、配線８ａ、８ｂの上面の高さよりも高い。
【００２７】
次に、図１Ｂ（ｈ）に示すように、ＰＥＣＶＤ法等により半導体基板１上の全面に絶縁膜を堆積させることにより、第２の絶縁膜１１上に第３の絶縁膜１２を形成する。
【００２８】
例えば、第２の絶縁膜１１がＳｉＯＣからなる場合は、第３の絶縁膜１２は第２の絶縁膜１１を構成するＳｉＯＣよりもＣ濃度が低いＳｉＯＣまたはＳｉＯからなる。また、第２の絶縁膜１１がＳｉＣからなる場合は、第３の絶縁膜１２は第２の絶縁膜１１を構成するＳｉＣよりもＣ濃度が低いＳｉＣまたはＳｉからなる。また、第２の絶縁膜１１がＳｉＣＮからなる場合は、第３の絶縁膜１２は第２の絶縁膜１１を構成するＳｉＣＮよりもＣ濃度が低いＳｉＣＮまたはＳｉＮからなる。
【００２９】
高密度領域４ａにおいては、第２の絶縁膜１１の上面の最低高さが配線８ａ、８ｂの上面の高さよりも高いため、第３の絶縁膜１２は配線８ａの上方に形成される。すなわち、高密度領域４ａにおける第３の絶縁膜１２の下面の最低高さは、配線８ａ、８ｂの上面の高さよりも高い。
【００３０】
一方、低密度領域４ｂにおいては、第２の絶縁膜１１の上面の最低高さが配線８ａ、８ｂの上面の高さよりも低いため、第３の絶縁膜１２の一部が配線８ｂの上面よりも低い位置に形成される。すなわち、低密度領域４ｂにおける第３の絶縁膜１２の下面の最低高さは、配線８ａ、８ｂの上面の高さよりも低い。
【００３１】
なお、第２の絶縁膜１１と第３の絶縁膜１２は、ＰＥＣＶＤ工程の途中でソースガスを変更する等の方法により、連続的に形成されてもよい。
【００３２】
例えば、ＳｉＯＣからなる絶縁膜を形成する過程で、Ｃのソースガスの濃度を下げることにより、ＳｉＯＣからなる第２の絶縁膜１１と、第２の絶縁膜１１を構成するＳｉＯＣよりもＣ濃度が低いＳｉＯＣまたはＳｉＯからなる第３の絶縁膜１２を、連続的に形成することができる。また、ＳｉＣからなる絶縁膜を形成する過程で、Ｃのソースガスの濃度を下げることにより、ＳｉＣからなる第２の絶縁膜１１と、第２の絶縁膜１１を構成するＳｉＣよりもＣ濃度が低いＳｉＣまたはＳｉからなる第３の絶縁膜１２を、連続的に形成することができる。また、ＳｉＣＮからなる絶縁膜を形成する過程で、Ｃのソースガスの濃度を下げることにより、ＳｉＣＮからなる第２の絶縁膜１１と、第２の絶縁膜１１を構成するＳｉＣＮよりもＣ濃度が低いＳｉＣＮまたはＳｉＮからなる第３の絶縁膜１２を、連続的に形成することができる。
【００３３】
次に、ＣＭＰ処理等の研磨処理により、第３の絶縁膜１２、第２の絶縁膜１１、配線８ａ、８ｂ、およびバリアメタル９ａ、９ｂを平坦化のために研磨する。この研磨処理は、配線８ａ、８ｂおよび第３の絶縁膜１２の研磨レートが第２の絶縁膜１１の研磨レートよりも高い条件の下で行われる。
【００３４】
例えば、第２の絶縁膜１１がＳｉＯＣからなり、第３の絶縁膜１２が第２の絶縁膜１１を構成するＳｉＯＣよりもＣ濃度が低いＳｉＯＣまたはＳｉＯからなる場合は、研磨粒子シリカ、酸化剤、および界面活性剤を含むスラリーを用いてＣＭＰ処理を行うことにより、配線８ａ、８ｂおよび第３の絶縁膜１２の研磨レートを第２の絶縁膜１１の研磨レートよりも高くすることができる。また、例えば、ＣＭＰ処理時のスラリーの流量は２００ｃｃ／ｍｉｎ、研磨パッドによる荷重は３００ｇｆ／ｃｍ２に設定される。
【００３５】
図１Ｃ（ｉ）は、研磨処理の過程で配線８ａ、８ｂの上面が露出する時点の状態を表す。このとき、高密度領域４ａにおいては、第３の絶縁膜１２は配線８ａの上方に位置していたため、全て除去されている。一方、低密度領域４ｂにおいては、配線８ａ、８ｂの上面よりも低い位置に形成された領域は除去されずに残る。
【００３６】
図１Ｃ（ｊ）は、さらに研磨処理を進め、配線８ａ、８ｂを平坦化した状態を表す。
【００３７】
配線８ａ、８ｂの研磨レートは、第２の絶縁膜１１の研磨レートよりも高い。このため、図１Ｃ（ｉ）に示される状態において低密度領域４ｂに第３の絶縁膜１２がない場合、配線密度の高い高密度領域４ａにおける部材の研磨レートと低密度領域４ｂにおける部材の研磨レートとの間に大きな差が発生し、高密度領域４ａにエロージョンが発生するおそれが高い。
【００３８】
一方、本実施の形態においては、低密度領域４ｂの配線８ａ、８ｂの上面よりも低い位置に、第２の絶縁膜１１よりも研磨レートの高い第３の絶縁膜１２が形成されている。これにより、低密度領域４ｂにおける部材の研磨レートが高くなり、高密度領域４ａにおける部材の研磨レートとの差が小さくなる。その結果、図１Ｃ（ｊ）に示されるように、高密度領域４ａにおけるエロージョンの発生を抑えることができる。
【００３９】
研磨処理は、低密度領域４ｂの第３の絶縁膜１２が全て除去される時点まで行うことが好ましいが、後の工程においてエロージョン等の要因にならない程度の量であれば、第３の絶縁膜１２が残ってもよい。また、高密度領域４ａにエロージョンが発生しない程度であれば、低密度領域４ｂの第３の絶縁膜１２が全て除去された後に処理が継続されてもよい。
【００４０】
以上の工程を経て、半導体装置１３を得る。その後、配線８ａ、８ｂに接続する部材等を上層に形成する。
【００４１】
なお、図１Ｃ（ｉ）に示される状態において高密度領域４ａに第３の絶縁膜１２が残っている場合であっても、低密度領域４ｂにおける第２の絶縁膜１１に対する第３の絶縁膜１２の面積比率が、高密度領域４ａにおけるそれよりも大きいため、高密度領域４ａにおける部材の研磨レートと低密度領域４ｂにおける部材の研磨レートとの差を小さくすることができる。
【００４２】
例えば、図２（ａ）に示すように、第２の絶縁膜１１を比較的薄く形成した場合、高密度領域４ａの配線８ａの間の領域が第２の絶縁膜１１により完全には満たされない。その場合、図２（ｂ）に示すように、研磨処理の過程の図１Ｃ（ｉ）に対応する状態において、高密度領域４ａに第３の絶縁膜１２が残る。このときの低密度領域４ｂにおける第２の絶縁膜１１に対する第３の絶縁膜１２の面積比率は、高密度領域４ａにおけるそれよりも大きい。
【００４３】
ただし、高密度領域４ａにおける部材の研磨レートと低密度領域４ｂにおける部材の研磨レートとの差をより小さくするためには、図１Ｃ（ｉ）に示される状態において高密度領域４ａに第３の絶縁膜１２が残っていないことが好ましい。すなわち、図１Ｂ（ｇ）に示される工程において、高密度領域４ａにおける上面の最低高さが、配線８ａ、８ｂの上面の高さよりも高くなるように第２の絶縁膜１１を形成することが好ましい。
【００４４】
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、高密度領域４ａにおける部材の研磨レートと、低密度領域４ｂにおける部材の研磨レートとの差を小さくし、高密度領域４ａにおけるエロージョンの発生を抑えることができる。その結果、配線構造の上面の平坦性を確保し、上層の部材を形成するためのリソグラフィ工程における焦点ずれや、銅拡散防止膜等の上層の薄膜の途切れ等の問題を抑えることができる。
【００４５】
〔第２の実施の形態〕
本発明の第２の実施の形態は、第３の絶縁膜の代わりに、第２の絶縁膜の一部を改質することにより形成する改質層を用いる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
【００４６】
図３（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００４７】
まず、図１Ａ（ａ）〜図１Ｂ（ｆ）に示される第１の絶縁膜３をエッチバックするまでの工程を第１の実施の形態と同様に行う。
【００４８】
次に、図３（ａ）に示すように、ＰＥＣＶＤ法等により半導体基板１上の全面にＳｉＯＣ等の絶縁膜をコンフォーマルに堆積させ、第１の絶縁膜３の上面、および上部１０ａ、１０ｂの表面を覆う第２の絶縁膜２０を形成する。
【００４９】
次に、図３（ｂ）に示すように、第２の絶縁膜２０の上面に改質処理を施し、改質層２１を形成する。
【００５０】
例えば、第２の絶縁膜２０がＳｉＯＣからなる場合は、第２の絶縁膜２０の上面に改質処理として親水化処理を施し、第２の絶縁膜２０を構成するＳｉＯＣよりもＣ濃度が低いＳｉＯＣまたはＳｉＯからなる改質層２１を形成する。また、第２の絶縁膜２０がＳｉＣからなる場合は、第２の絶縁膜２０の上面に改質処理として親水化処理を施し、第２の絶縁膜２０を構成するＳｉＣよりもＣ濃度が低いＳｉＣまたはＳｉからなる改質層２１を形成する。また、第２の絶縁膜２０がＳｉＣＮからなる場合は、第２の絶縁膜２０の上面に改質処理として親水化処理を施し、第２の絶縁膜２０を構成するＳｉＣＮよりもＣ濃度が低いＳｉＣＮまたはＳｉＮからなる改質層２１を形成する。
【００５１】
ここで、親水化処理とは、疎水性のＣＨ基をＯＨ基などの親水基に置換する処理をいう。この親水化処理として、例えば、ＮＨ３、Ｈ２、Ｈｅ、Ａｒ、Ｏ２等のガスを用いたプラズマ処理が用いられる。また、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮの代わりに、他のＣを含む親水化しやすい材料を第２の絶縁膜２０の材料として用いることができる。
【００５２】
このとき、低密度領域４ｂにおける改質層２１の下面の最低高さは、配線８ａ、８ｂの上面の高さよりも低い。また、高密度領域４ａにおける改質層２１の下面の最低高さは低密度領域４ｂにおける改質層２１の下面の最低高さよりも高く、より好ましくは、図３（ｂ）に示されるように配線８ａ、８ｂの上面の高さよりも高い。このためには、図３（ａ）に示される工程において、低密度領域４ｂにおける上面の最低高さが高密度領域４ａにおける上面の最低高さよりも低くなるように第２の絶縁膜２０を形成することが求められる。
【００５３】
なお、第２の絶縁膜２０の形成に用いられるＰＥＣＶＤ装置のチャンバー内で、第２の絶縁膜２０の形成と第２の絶縁膜２０への改質処理を連続して行うことができる。
【００５４】
次に、ＣＭＰ処理等の研磨処理により、改質層２１、第２の絶縁膜２０、配線８ａ、８ｂ、およびバリアメタル９ａ、９ｂを平坦化のために研磨する。この研磨処理は、配線８ａ、８ｂおよび改質層２１の研磨レートが第２の絶縁膜２０の研磨レートよりも高い条件の下で行われる。
【００５５】
図３（ｃ）は、研磨処理の過程で配線８ａ、８ｂの上面が露出する時点の状態を表す。このとき、低密度領域４ｂにおいては、改質層２１の配線８ａ、８ｂの上面よりも低い位置に形成された領域は除去されずに残る。一方、高密度領域４ａにおいては、改質層２１の除去されずに残った領域の下面の高さが低密度領域４ｂに残った領域の下面の高さよりも高く、より好ましくは、図３（ｃ）に示されるように改質層２１は完全に除去される。
【００５６】
図３（ｄ）は、さらに研磨処理を進め、配線８ａ、８ｂを平坦化した状態を表す。
【００５７】
配線８ａ、８ｂの研磨レートは、第２の絶縁膜２０の研磨レートよりも高い。しかし、低密度領域４ｂに第２の絶縁膜２０よりも研磨レートの高い改質層２１が残っているため、第１の実施の形態と同様に、低密度領域４ｂにおける部材の研磨レートが高くなり、高密度領域４ａにおける部材の研磨レートとの差が小さくなる。その結果、図３（ｄ）に示されるように、高密度領域４ａにおけるエロージョンの発生を抑えることができる。
【００５８】
図３（ｃ）に示される状態において高密度領域４ａに改質層２１が残っている場合であっても、低密度領域４ｂに残る改質層２１よりも下面の高さが高いため、研磨処理の過程で高密度領域４ａの改質層２１が除去された後に、高密度領域４ａにおける部材の研磨レートとの差が小さくなる。その結果、高密度領域４ａにおけるエロージョンの発生を抑えることができる。
【００５９】
研磨処理は、低密度領域４ｂの改質層２１が全て除去される時点まで行うことが好ましいが、後の工程においてエロージョン等の要因にならない程度の量であれば、改質層２１が残ってもよい。また、高密度領域４ａにエロージョンが発生しない程度であれば、低密度領域４ｂの改質層２１が全て除去された後に処理が継続されてもよい。
【００６０】
以上の工程を経て、半導体装置２２を得る。その後、配線８ａ、８ｂに接続する部材等を上層に形成する。
【００６１】
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と同様に、高密度領域４ａにおける部材の研磨レートと、低密度領域４ｂにおける部材の研磨レートとの差を小さくし、高密度領域４ａにおけるエロージョンの発生を抑えることができる。その結果、配線構造の上面の平坦性を確保し、上層の部材を形成するためのリソグラフィ工程における焦点ずれや、銅拡散防止膜等の上層の薄膜の途切れ等の問題を抑えることができる。
【００６２】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、配線８ａ、８ｂは、半導体基板１以外の導電部材に接続されてもよい。
【００６３】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【符号の説明】
【００６４】
１  半導体基板、  ３  第１の絶縁膜、  ４ａ  高密度領域、  ４ｂ  低密度領域、  ８ａ、８ｂ  配線、  １０ａ、１０ｂ  上部、  １１、２０  第２の絶縁膜、  １２  第３の絶縁膜、  １３、２２  半導体装置、  ２１  改質層
【図１Ａ】
2011151077.tif 000003
【図１Ｂ】
2011151077.tif 000004
【図１Ｃ】
2011151077.tif 000005
【図２】
2011151077.tif 000006
【図３】
2011151077.tif 000007