(57)【要約】【課題】消費電力低下および速度向上が可能なレベルシフト回路を提供する。【解決手段】レベルシフト回路２は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１ブートストラップ回路５１および第２ブートストラップ回路５２を備える。第１ブートストラップ回路５１は、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３および第１インバータ回路５１４を含む。第２ブートストラップ回路５２は、第２充電用スイッチ５２１，第２転送用スイッチ５２２，第２容量部５２３および第２インバータ回路５２４を含む。【選択図】図３
2011151579.tif 000002
【特許請求の範囲】
【請求項１】
互いに相補的な第１入力信号および第２入力信号を入力して、これら第１入力信号および第２入力信号のハイレベルの電圧値より大きいハイレベルの電圧値を有する互いに相補的な第１出力信号および第２出力信号を出力するレベルシフト回路であって、
前記第１入力信号を入力する第１入力端子と、
前記第２入力信号を入力する第２入力端子と、
前記第１出力信号を出力する第１出力端子と、
前記第２出力信号を出力する第２出力端子と、
第１基準電位Vddhが入力されるソース端子と、前記第２出力端子に接続されたドレイン端子と、前記第１出力端子に接続されたゲート端子とを有する第１ＰＭＯＳトランジスタと、
第１基準電位Vddhが入力されるソース端子と、前記第１出力端子に接続されたドレイン端子と、前記第２出力端子に接続されたゲート端子とを有する第２ＰＭＯＳトランジスタと、
第３基準電位Vssが入力されるソース端子と、前記第２出力端子に接続されたドレイン端子と、前記第１入力端子に接続されたゲート端子とを有する第１ＮＭＯＳトランジスタと、
第３基準電位Vssが入力されるソース端子と、前記第１出力端子に接続されたドレイン端子と、前記第２入力端子に接続されたゲート端子とを有する第２ＮＭＯＳトランジスタと、
第１充電用スイッチ，第１転送用スイッチおよび第１容量部を含み、前記第１充電用スイッチの一端と前記第１転送用スイッチの一端とが互いに接続され、第２基準電位Vddが前記第１充電用スイッチの他端に入力され、前記第１ＰＭＯＳトランジスタのゲート端子が前記第１転送用スイッチの他端に接続され、前記第１充電用スイッチと前記第１転送用スイッチとの接続点が前記第１容量部の一端に接続され、前記第２入力信号のレベルが反転された信号が前記第１容量部の他端に入力され、前記第２入力信号がローレベルからハイレベルに転じると前記第１転送用スイッチがオフ状態に転じて前記第１充電用スイッチがオン状態に転じ、前記第２入力信号がハイレベルからローレベルに転じると前記第１転送用スイッチがオン状態に転じて前記第１充電用スイッチがオフ状態に転じる第１ブートストラップ回路と、
第２充電用スイッチ，第２転送用スイッチおよび第２容量部を含み、前記第２充電用スイッチの一端と前記第２転送用スイッチの一端とが互いに接続され、第２基準電位Vddが前記第２充電用スイッチの他端に入力され、前記第２ＰＭＯＳトランジスタのゲート端子が前記第２転送用スイッチの他端に接続され、前記第２充電用スイッチと前記第２転送用スイッチとの接続点が前記第２容量部の一端に接続され、前記第１入力信号のレベルが反転された信号が前記第２容量部の他端に入力され、前記第１入力信号がローレベルからハイレベルに転じると前記第２転送用スイッチがオフ状態に転じて前記第２充電用スイッチがオン状態に転じ、前記第１入力信号がハイレベルからローレベルに転じると前記第２転送用スイッチがオン状態に転じて前記第２充電用スイッチがオフ状態に転じる第２ブートストラップ回路と、
を備えることを特徴とするレベルシフト回路（ただし、Vddh＞Vdd＞Vss）。
【請求項２】
前記第１ブートストラップ回路の前記第１充電用スイッチが前記第１出力信号のハイレベル／ローレベルに応じてオン／オフされ、
前記第２ブートストラップ回路の前記第２充電用スイッチが前記第２出力信号のハイレベル／ローレベルに応じてオン／オフされる、
ことを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記第１ブートストラップ回路の前記第１充電用スイッチが前記第２入力信号のレベルが反転された信号のハイレベル／ローレベルに応じてオン／オフされ、
前記第２ブートストラップ回路の前記第２充電用スイッチが前記第１入力信号のレベルが反転された信号のハイレベル／ローレベルに応じてオン／オフされる、
ことを特徴とする請求項１に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関するものである。
【背景技術】
【０００２】
レベルシフト回路は、互いに相補的な第１入力信号および第２入力信号を入力して、これら第１入力信号および第２入力信号のハイレベルの電圧値より大きいハイレベルの電圧値を有する互いに相補的な第１出力信号および第２出力信号を出力するものである。ここで、第１入力信号および第２入力信号のうち一方がハイレベルであるとき、他方はローレベルである。同様に、第１出力信号および第２出力信号のうち一方がハイレベルであるとき、他方はローレベルである。第１出力信号および第２出力信号のハイレベル／ローレベルの変化は、第１入力信号および第２入力信号のハイレベル／ローレベルの変化と同様のものとなる。
【０００３】
例えば、ＣＰＵのコアが１.８Ｖの電源電圧で駆動され、このＣＰＵに対する周辺回路が３.３Ｖの電源電圧で駆動される場合に、レベルシフト回路は、ＣＰＵコアから出力される信号のハイレベルの電圧値を１.８Ｖから３.３Ｖへ変換して、そのレベル変換後の信号を周辺回路へ出力する。
【０００４】
このようなレベルシフト回路として特許文献１に開示されたものが知られている。この文献に開示されたレベルシフト回路は、基本的な構成として、第１ＰＭＯＳトランジスタ，第２ＰＭＯＳトランジスタ，第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタを備えている。そして、この文献に開示されたレベルシフト回路は、第１ＰＭＯＳトランジスタのドレイン端子と第１ＮＭＯＳトランジスタのドレイン端子とが互いに接続されて当該接続点が第２出力端子とされ、この第２出力端子から第２出力信号を出力し、また、第２ＰＭＯＳトランジスタのドレイン端子と第２ＮＭＯＳトランジスタのドレイン端子とが互いに接続されて当該接続点が第１出力端子とされ、この第１出力端子から第１出力信号を出力する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１５３５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されたレベルシフト回路では、第１入力信号および第２入力信号のハイレベル／ローレベルの変化の際に、第１ＰＭＯＳトランジスタおよび第１ＮＭＯＳトランジスタの双方がオン状態となる期間が存在する。この期間では、直列的に接続された第１ＰＭＯＳトランジスタおよび第１ＮＭＯＳトランジスタに貫通電流が流れ、この貫通電流は消費電力増大の要因となる。また、第１ＰＭＯＳトランジスタのドレイン端子と第１ＮＭＯＳトランジスタのドレイン端子との接続点（第２出力端子）に寄生容量が存在することから、貫通電流が流れることにより寄生容量が充電され、これは速度向上を妨げる要因となる。直列的に接続された第２ＰＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタについても同様である。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、消費電力低下および速度向上が可能なレベルシフト回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るレベルシフト回路は、互いに相補的な第１入力信号および第２入力信号を入力して、これら第１入力信号および第２入力信号のハイレベルの電圧値より大きいハイレベルの電圧値を有する互いに相補的な第１出力信号および第２出力信号を出力するレベルシフト回路であって、(1) 第１入力信号を入力する第１入力端子と、(2) 第２入力信号を入力する第２入力端子と、(3) 第１出力信号を出力する第１出力端子と、(4)第２出力信号を出力する第２出力端子と、(5) 第１基準電位Vddhが入力されるソース端子と、第２出力端子に接続されたドレイン端子と、第１出力端子に接続されたゲート端子とを有する第１ＰＭＯＳトランジスタと、(6)第１基準電位Vddhが入力されるソース端子と、第１出力端子に接続されたドレイン端子と、第２出力端子に接続されたゲート端子とを有する第２ＰＭＯＳトランジスタと、(7)第３基準電位Vssが入力されるソース端子と、第２出力端子に接続されたドレイン端子と、第１入力端子に接続されたゲート端子とを有する第１ＮＭＯＳトランジスタと、(8)第３基準電位Vssが入力されるソース端子と、第１出力端子に接続されたドレイン端子と、第２入力端子に接続されたゲート端子とを有する第２ＮＭＯＳトランジスタと、を備える。
【０００９】
さらに、本発明に係るレベルシフト回路は、(9) 第１充電用スイッチ，第１転送用スイッチおよび第１容量部を含み、第１充電用スイッチの一端と第１転送用スイッチの一端とが互いに接続され、第２基準電位Vddが第１充電用スイッチの他端に入力され、第１ＰＭＯＳトランジスタのゲート端子が第１転送用スイッチの他端に接続され、第１充電用スイッチと第１転送用スイッチとの接続点が第１容量部の一端に接続され、第２入力信号のレベルが反転された信号が第１容量部の他端に入力され、第２入力信号がローレベルからハイレベルに転じると第１転送用スイッチがオフ状態に転じて第１充電用スイッチがオン状態に転じ、第２入力信号がハイレベルからローレベルに転じると第１転送用スイッチがオン状態に転じて第１充電用スイッチがオフ状態に転じる第１ブートストラップ回路と、(10)第２充電用スイッチ，第２転送用スイッチおよび第２容量部を含み、第２充電用スイッチの一端と第２転送用スイッチの一端とが互いに接続され、第２基準電位Vddが第２充電用スイッチの他端に入力され、第２ＰＭＯＳトランジスタのゲート端子が第２転送用スイッチの他端に接続され、第２充電用スイッチと第２転送用スイッチとの接続点が第２容量部の一端に接続され、第１入力信号のレベルが反転された信号が第２容量部の他端に入力され、第１入力信号がローレベルからハイレベルに転じると第２転送用スイッチがオフ状態に転じて第２充電用スイッチがオン状態に転じ、第１入力信号がハイレベルからローレベルに転じると第２転送用スイッチがオン状態に転じて第２充電用スイッチがオフ状態に転じる第２ブートストラップ回路と、を備えることを特徴とする。ただし、Vddh＞Vdd＞Vss である。
【００１０】
本発明に係るレベルシフト回路は、第１ブートストラップ回路の第１充電用スイッチが第１出力信号のハイレベル／ローレベルに応じてオン／オフされ、第２ブートストラップ回路の第２充電用スイッチが第２出力信号のハイレベル／ローレベルに応じてオン／オフされるのが好適である。
【００１１】
本発明に係るレベルシフト回路は、第１ブートストラップ回路の第１充電用スイッチが第２入力信号のレベルが反転された信号のハイレベル／ローレベルに応じてオン／オフされ、第２ブートストラップ回路の第２充電用スイッチが第１入力信号のレベルが反転された信号のハイレベル／ローレベルに応じてオン／オフされるのが好適である。
【発明の効果】
【００１２】
本発明に係るレベルシフト回路は、消費電力低下および速度向上が可能となる。
【図面の簡単な説明】
【００１３】
【図１】比較例のレベルシフト回路１の構成を示す図である。
【図２】比較例のレベルシフト回路１の入出力信号の波形例を模式的に示す図である。
【図３】本実施形態に係るレベルシフト回路２の構成を示す図である。
【図４】本実施形態に係るレベルシフト回路２の入出力信号の波形例を模式的に示す図である。
【図５】本実施形態に係るレベルシフト回路２に含まれる第１ブートストラップ回路５１の変形例を示す図である。
【図６】本実施形態に係るレベルシフト回路２に含まれる第１ブートストラップ回路５１の変形例を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、初めに比較例のレベルシフト回路について説明した後に、実施形態のレベルシフト回路について説明する。
【００１５】
図１は、比較例のレベルシフト回路１の構成を示す図である。この図に示されるレベルシフト回路１は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１および第２ＮＭＯＳトランジスタ４２を備える。
【００１６】
レベルシフト回路１は、互いに相補的な第１入力信号LSipおよび第２入力信号LSinを入力して、互いに相補的な第１出力信号LSopおよび第２出力信号LSonを出力する。第１出力信号LSopおよび第２出力信号LSonのハイレベルの電圧値は、第１入力信号LSipおよび第２入力信号LSinのハイレベルの電圧値より大きい。第１出力信号LSopおよび第２出力信号LSonのローレベルの電圧値は、第１入力信号LSipおよび第２入力信号LSinのローレベルの電圧値と等しい。
【００１７】
第１入力端子１１は、第１入力信号LSipを入力する。第２入力端子１２は、第２入力信号LSinを入力する。第１入力信号LSipおよび第２入力信号LSinは、互いに相補的な関係にあり、一方がハイレベルであるとき、他方がローレベルである。
【００１８】
第１出力端子２１は、第１出力信号LSopを出力する。第２出力端子２２は、第２出力信号LSonを入力する。第１出力信号LSopおよび第２出力信号LSonは、互いに相補的な関係にあり、一方がハイレベルであるとき、他方がローレベルである。
【００１９】
第１ＰＭＯＳトランジスタ３１は、第１基準電位Vddhが入力されるソース端子と、第２出力端子２２に接続されたドレイン端子と、第１出力端子２１に接続されたゲート端子とを有する。第２ＰＭＯＳトランジスタ３２は、第１基準電位Vddhが入力されるソース端子と、第１出力端子２１に接続されたドレイン端子と、第２出力端子２２に接続されたゲート端子とを有する。
【００２０】
第１ＮＭＯＳトランジスタ４１は、第３基準電位Vssが入力されるソース端子と、第２出力端子２２に接続されたドレイン端子と、第１入力端子１１に接続されたゲート端子とを有する。第２ＮＭＯＳトランジスタ４２は、第３基準電位Vssが入力されるソース端子と、第１出力端子２１に接続されたドレイン端子と、第２入力端子１２に接続されたゲート端子とを有する。
【００２１】
図２は、比較例のレベルシフト回路１の入出力信号の波形例を模式的に示す図である。同図（ａ）は、第１入力信号LSipおよび第２入力信号LSinそれぞれの波形を示す。同図（ｂ）は、第１出力信号LSopおよび第２出力信号LSonそれぞれの波形を示す。なお、Vddh＞Vdd＞Vss である。
【００２２】
第１入力端子１１に入力される第１入力信号LSipがハイレベル（Vdd）であって、第２入力端子１２に入力される第２入力信号LSinがローレベル（Vss）であるとき、第１ＮＭＯＳトランジスタ４１はオン状態であり、第２ＮＭＯＳトランジスタ４２はオフ状態である。さらに、このとき、第１ＰＭＯＳトランジスタ３１はオフ状態であり、第２ＰＭＯＳトランジスタ３２はオン状態である。したがって、このとき、第１出力端子２１から出力される第１出力信号LSopはハイレベル（Vddh）であり、第２出力端子２２から出力される第２出力信号LSonはローレベル（Vss）である。
【００２３】
逆に、第１入力端子１１に入力される第１入力信号LSipがローレベル（Vss）であって、第２入力端子１２に入力される第２入力信号LSinがハイレベル（Vdd）であるとき、第１ＮＭＯＳトランジスタ４１はオフ状態であり、第２ＮＭＯＳトランジスタ４２はオン状態である。さらに、このとき、第１ＰＭＯＳトランジスタ３１はオン状態であり、第２ＰＭＯＳトランジスタ３２はオフ状態である。したがって、このとき、第１出力端子２１から出力される第１出力信号LSopはローレベル（Vss）であり、第２出力端子２２から出力される第２出力信号LSonはハイレベル（Vddh）である。
【００２４】
ただし、第１出力端子２１および第２出力端子２２それぞれに接続される寄生容量の存在により、第１出力信号LSopおよび第２出力信号LSonのハイレベル／ローレベルの変化のタイミングは、第１入力信号LSipおよび第２入力信号LSinのハイレベル／ローレベルの変化のタイミングより遅れる。また、第１出力信号LSopおよび第２出力信号LSonそれぞれのローレベルからハイレベルへの変化は、ハイレベルからローレベルへの変化と比べて遅い。この現象の原因は以下のとおりである。
【００２５】
第１出力信号LSopのローレベルからハイレベルへの変化の際に、第１ＰＭＯＳトランジスタ３１および第１ＮＭＯＳトランジスタ４１の双方がオン状態となる期間Ｔｐが存在する。この期間Ｔｐでは、直列的に接続された第１ＰＭＯＳトランジスタおよび第１ＮＭＯＳトランジスタに貫通電流が流れる。この貫通電流は消費電力増大の要因となる。また、第１ＰＭＯＳトランジスタ３１のドレイン端子と第１ＮＭＯＳトランジスタ４１のドレイン端子との接続点（第２出力端子２２）に寄生容量が存在することから、貫通電流が流れることにより寄生容量が充電され、これが速度向上を妨げる要因となる。
【００２６】
第２出力信号LSonのローレベルからハイレベルへの変化の際に、第２ＰＭＯＳトランジスタ３２および第２ＮＭＯＳトランジスタ４２の双方がオン状態となる期間Ｔｎが存在し、上記と同様の現象が生じる。
【００２７】
このように、比較例のレベルシフト回路１は、消費電力が大きく速度の向上が困難であるという問題点を有している。以下に説明する本実施形態に係るレベルシフト回路２は、このような問題点を解消し得るものである。
【００２８】
図３は、本実施形態に係るレベルシフト回路２の構成を示す図である。この図に示されるレベルシフト回路２は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１ブートストラップ回路５１および第２ブートストラップ回路５２を備える。
【００２９】
図１に示された比較例のレベルシフト回路１の構成と比較すると、この図３に示される本実施形態に係るレベルシフト回路２は、第１ブートストラップ回路５１および第２ブートストラップ回路５２を更に備える点で相違する。
【００３０】
第１ブートストラップ回路５１は、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３および第１インバータ回路５１４を含む。図示のとおり、第１充電用スイッチ５１１および第１転送用スイッチ５１２それぞれは、ＭＯＳトランジスタにより構成されてもよく、また、第１容量部５１３は、ソース端子とドレイン端子とが直接に互いに接続されたＭＯＳトランジスタにより構成されてもよい。
【００３１】
第１ブートストラップ回路５１において、第１充電用スイッチ５１１の一端と第１転送用スイッチ５１２の一端とは互いに接続されている。第１充電用スイッチ５１１の他端には第２基準電位Vddが入力される。第１転送用スイッチ５１２の他端には第１ＰＭＯＳトランジスタ３１のゲート端子が接続されている。第１充電用スイッチ５１１と第１転送用スイッチ５１２との接続点は第１容量部５１３の一端に接続されている。第１容量部５１３の他端には、第２入力信号LSinのレベルが第１インバータ回路５１４によりレベル反転された信号が入力される。
【００３２】
この第１ブートストラップ回路５１において、第２入力信号LSinがローレベルからハイレベルに転じると、第１転送用スイッチ５１２がオフ状態に転じて、第１充電用スイッチ５１１がオン状態に転じる。また、第２入力信号LSinがハイレベルからローレベルに転じると、第１転送用スイッチ５１２がオン状態に転じて、第１充電用スイッチ５１１がオフ状態に転じる。ただし、第１充電用スイッチ５１１は、第２入力信号LSinのハイレベル／ローレベルに直接に応じてオン／オフされるのではなく、第１入力信号LSipおよび第２入力信号LSinのハイレベル／ローレベルの変化に基づいて変化する第１出力信号LSopのハイレベル／ローレベルに応じてオン／オフされる。
【００３３】
第２ブートストラップ回路５２は、第２充電用スイッチ５２１，第２転送用スイッチ５２２，第２容量部５２３および第２インバータ回路５２４を含む。図示のとおり、第２充電用スイッチ５２１および第２転送用スイッチ５２２それぞれは、ＭＯＳトランジスタにより構成されてもよく、また、第２容量部５２３は、ソース端子とドレイン端子とが直接に互いに接続されたＭＯＳトランジスタにより構成されてもよい。
【００３４】
第２ブートストラップ回路５２において、第２充電用スイッチ５２１の一端と第２転送用スイッチ５２２の一端とは互いに接続されている。第２充電用スイッチ５２１の他端には第２基準電位Vddが入力される。第２転送用スイッチ５２２の他端には第２ＰＭＯＳトランジスタ３２のゲート端子が接続されている。第２充電用スイッチ５２１と第２転送用スイッチ５２２との接続点は第２容量部５２３の一端に接続されている。第２容量部５２３の他端には、第１入力信号LSipのレベルが第２インバータ回路５２４によりレベル反転された信号が入力される。
【００３５】
この第２ブートストラップ回路５２において、第１入力信号LSipがローレベルからハイレベルに転じると、第２転送用スイッチ５２２がオフ状態に転じて、第２充電用スイッチ５２１がオン状態に転じる。また、第１入力信号LSipがハイレベルからローレベルに転じると、第２転送用スイッチ５２２がオン状態に転じて、第２充電用スイッチ５２１がオフ状態に転じる。ただし、第２充電用スイッチ５２１は、第１入力信号LSipのハイレベル／ローレベルに直接に応じてオン／オフされるのではなく、第１入力信号LSipおよび第２入力信号LSinのハイレベル／ローレベルの変化に基づいて変化する第２出力信号LSonのハイレベル／ローレベルに応じてオン／オフされる。
【００３６】
図４は、本実施形態に係るレベルシフト回路２の入出力信号の波形例を模式的に示す図である。同図（ａ）は、第１入力信号LSipおよび第２入力信号LSinそれぞれの波形を示す。同図（ｂ）は、第１出力信号LSopおよび第２出力信号LSonそれぞれの波形を示す。同図（ｃ）は、第１ブートストラップ回路５１における第１充電用スイッチ５１１と第１転送用スイッチ５１２との接続点での信号CTpの波形、および、第１インバータ回路５１４の出力信号CBpの波形を示す。同図（ｄ）は、第２ブートストラップ回路５２における第２充電用スイッチ５２１と第２転送用スイッチ５２２との接続点での信号CTnの波形、および、第２インバータ回路５２４の出力信号CBnの波形を示す。
【００３７】
また、図示のとおり、第１入力信号LSipおよび第２入力信号LSinがハイレベル／ローレベルの変化をするタイミングを含む期間は、以下のように期間Ｔ１〜Ｔ４に区分される。期間Ｔ１では、第１入力信号LSipがハイレベル（Vdd）であって、第２入力信号LSinがローレベル（Vss）であり、また、インバータ回路５１４の出力信号CBpがハイレベル（Vdd）であって、インバータ回路５２４の出力信号CBnがローレベル（Vss）である。期間Ｔ２は、入力信号LSip，LSinがレベル反転を開始した時刻からインバータ回路５１４，５２４の遅延時間が経過するまでの期間である。
【００３８】
期間Ｔ３は、インバータ回路５１４，５２４の出力信号CBp，CBnがハイレベル／ローレベルの変化をしている過渡期間である。期間Ｔ４では、第１入力信号LSipがローレベル（Vss）であって、第２入力信号LSinがハイレベル（Vdd）であり、また、インバータ回路５１４の出力信号CBpがローレベル（Vss）であって、インバータ回路５２４の出力信号CBnがハイレベル（Vdd）である。本実施形態に係るレベルシフト回路２は、期間Ｔ１〜Ｔ４それぞれにおいて以下のように動作する。
【００３９】
期間Ｔ１では、第１入力信号LSipがハイレベル（Vdd）であって、第２入力信号LSinがローレベル（Vss）であるので、第１ＮＭＯＳトランジスタ４１はオン状態であり、第２ＮＭＯＳトランジスタ４２はオフ状態である。第１ＰＭＯＳトランジスタ３１はオフ状態であり、また、第２ＰＭＯＳトランジスタ３２はオン状態である。そして、第１出力信号LSopは第１基準電位レベルVddhであり、第２出力信号LSonは第３基準電位レベルVssである。また、信号CBpはハイレベル（Vdd）であって、信号CBnはローレベル（Vss）である。
【００４０】
したがって、期間Ｔ１では、第１ブートストラップ回路５１においては、第１充電用スイッチ５１１はオフ状態であり、第１転送用スイッチ５１２はオン状態であり、信号CTpは第１基準電位Vddhレベルであり、第１インバータ回路５１４から第１容量部５１３へ信号CBpとしてハイレベル（Vdd）が与えられている。一方、第２ブートストラップ回路５２においては、第２充電用スイッチ５２１はオン状態であり、第２転送用スイッチ５２２はオフ状態であり、信号CTnは第２基準電位Vddレベルであり、第２インバータ回路５２４から第２容量部５２３へ信号CBnとしてローレベル（Vss）が与えられている。このとき、第２容量部５２３の両端の電位差はVdd−Vss であるので、第２容量部５２３は充電される。
【００４１】
期間Ｔ２は、入力信号LSip，LSinがレベル反転を開始した時刻からインバータ回路５１４，５２４の遅延時間が経過するまでの期間であるので、第１ＰＭＯＳトランジスタ３１，第２ＰＭＯＳトランジスタ３２，第１ＮＭＯＳトランジスタ４１および第２ＮＭＯＳトランジスタ４２それぞれの状態、第１ブートストラップ回路５１における第１充電用スイッチ５１１および第１容量部５１３それぞれの状態、ならびに、第２ブートストラップ回路５２における第２充電用スイッチ５２１および第２容量部５２３それぞれの状態は、期間Ｔ１と同様である。しかし、期間Ｔ２では、第１ブートストラップ回路５１において、第２入力信号LSinがローレベルからハイレベルへ転じるのに応じて、第１転送用スイッチ５１２はオフ状態に転じる。また、第２ブートストラップ回路５２において、第１入力信号LSipがハイレベルからローレベルへ転じるのに応じて、第２転送用スイッチ５２２はオン状態に転じる。
【００４２】
期間Ｔ３は、インバータ回路５１４，５２４の出力信号CBp，CBnがハイレベル／ローレベルの変化をしている過渡期間である。この期間Ｔ３においては、第１ブートストラップ回路５１において、信号CBpがハイレベルからローレベルへ転じるのに応じて、信号CTpが第１基準電位Vddhレベルから第２基準電位Vddレベルへ向って下降していく。また、第２ブートストラップ回路５２において、信号CBnがローレベルからハイレベルへ転じるのに応じて、信号CTnが第２基準電位Vddレベルから第１基準電位Vddhレベルへ向かって上昇していく。このとき、第１入力信号LSipがローレベルであり、第２入力信号LSinがハイレベルであり、第２転送用スイッチ５２２がオン状態であるので、第１出力端子２１から出力される第１出力信号LSopは第１基準電位レベルVddhから第３基準電位レベルVssへ向かって降下していき、第２出力端子２２から出力される第２出力信号LSonは第３基準電位レベルVssから第１基準電位Vddhレベルへ向かって上昇していく。また、第１ブートストラップ回路５１の第１充電用スイッチ５１１がオン状態に転じ、第２ブートストラップ回路５２の第２充電用スイッチ５２１がオフ状態に転じる。
【００４３】
そして、期間Ｔ４では、第１入力信号LSipがローレベル（Vss）であって、第２入力信号LSinがハイレベル（Vdd）であるので、第１ＮＭＯＳトランジスタ４１はオフ状態であり、第２ＮＭＯＳトランジスタ４２はオン状態である。第１ＰＭＯＳトランジスタ３１はオン状態であり、また、第２ＰＭＯＳトランジスタ３２はオフ状態である。そして、第１出力信号LSopは第３基準電位レベルVssであり、第２出力信号LSonは第１基準電位レベルVddhである。信号CBpはローレベル（Vss）であって、信号CBnはハイレベル（Vdd）である。
【００４４】
したがって、期間Ｔ４では、第１ブートストラップ回路５１においては、第１充電用スイッチ５１１はオン状態であり、第１転送用スイッチ５１２はオフ状態であり、信号CTpは第２基準電位Vddレベルであり、第１インバータ回路５１４から第１容量部５１３へ信号CBpとしてローレベル（Vss）が与えられている。一方、第２ブートストラップ回路５２においては、第２充電用スイッチ５２１はオフ状態であり、第２転送用スイッチ５２２はオン状態であり、信号CTnは第１基準電位Vddhレベルであり、第２インバータ回路５２４から第２容量部５２３へ信号CBnとしてハイレベル（Vdd）が与えられている。
【００４５】
以上では第１入力信号LSipがハイレベルからローレベルへ転じるとともに第２入力信号LSinがローレベルからハイレベルへ転じる際の動作を説明したが、第１入力信号LSipがローレベルからハイレベルへ転じるとともに第２入力信号LSinがハイレベルからローレベルへ転じる際の動作も同様である。
【００４６】
以上のように、本実施形態に係るレベルシフト回路２では、入力信号LSip，LSinのハイレベル／ローレベルの変化の際に、ブートストラップ回路５１，５２の作用により、第１ＰＭＯＳトランジスタ３１および第１ＮＭＯＳトランジスタ４１の双方がオン状態となる期間を短くすることができるとともに、第２ＰＭＯＳトランジスタ３２および第２ＮＭＯＳトランジスタ４２の双方がオン状態となる期間を短くすることができ、また、ＰＭＯＳトランジスタ３１，３２のゲート端子の電位を早く変化させることができて、出力信号LSop，LSonのレベルを早く変化させることができる。したがって、本実施形態に係るレベルシフト回路２は、消費電力低下および速度向上が可能となる。
【００４７】
なお、第１ブートストラップ回路５１および第２ブートストラップ回路５２については様々な変形が可能である。第１ブートストラップ回路５１および第２ブートストラップ回路５２は対象な回路構成を有しているので、以下では、図５および図６を用いて第１ブートストラップ回路５１の変形例について説明する。
【００４８】
図５に示される第１変形例の第１ブートストラップ回路５１Ａは、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３および第１インバータ回路５１４を含む。図３中の第１ブートストラップ回路５１の構成と比較すると、この図５に示される第１変形例の第１ブートストラップ回路５１Ａは、第２入力信号LSinのレベルが反転された信号により第１充電用スイッチ５１１のオン／オフを制御する点で相違する。
【００４９】
図６に示される第２変形例の第１ブートストラップ回路５１Ｂは、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３，スイッチ５１５およびスイッチ５１６を含む。図３中の第１ブートストラップ回路５１の構成と比較すると、この図６に示される第２変形例の第１ブートストラップ回路５１Ｂは、第１インバータ回路５１４を含まない点、および、スイッチ５１５およびスイッチ５１６を含む点、で相違する。
【００５０】
第１容量部５１３の他端は、スイッチ５１５を介して第３基準電位Vssに接続され、また、スイッチ５１６を介して第２入力端子１２に接続されている。第１充電用スイッチ５１１，第１転送用スイッチ５１２，スイッチ５１５およびスイッチ５１６それぞれは、第２入力信号LSinまたは第２入力信号LSinのレベル反転信号によりオン／オフが制御される。
【００５１】
スイッチ５１５およびスイッチ５１６それぞれもＭＯＳトランジスタにより構成されてもよい。また、第１充電用スイッチ５１１，第１転送用スイッチ５１２，スイッチ５１５およびスイッチ５１６それぞれがＭＯＳトランジスタにより構成される場合、第１充電用スイッチ５１１および第１転送用スイッチ５１２それぞれのゲート端子に与えられる信号のハイレベルは、スイッチ５１５およびスイッチ５１６それぞれのゲート端子に与えられる信号のハイレベルより高いのが好適であり、このようにすることにより、スイッチ切り替えが確実に行われ得る。
【符号の説明】
【００５２】
１，２…レベルシフト回路、１１…第１入力端子、１２…第２入力端子、２１…第１出力端子、２２…第２出力端子、３１…第１ＰＭＯＳトランジスタ、３２…第２ＰＭＯＳトランジスタ、４１…第１ＮＭＯＳトランジスタ、４２…第２ＮＭＯＳトランジスタ、５１，５１Ａ，５１Ｂ…第１ブートストラップ回路、５２…第２ブートストラップ回路、５１１…第１充電用スイッチ、５１２…第１転送用スイッチ、５１３…第１容量部、５１４…第１インバータ回路、５１５，５１６…スイッチ、５２１…第２充電用スイッチ、５２２…第２転送用スイッチ、５２３…第２容量部、５２４…第２インバータ回路。
【図１】
2011151579.tif 000003
【図２】
2011151579.tif 000004
【図３】
2011151579.tif 000005
【図４】
2011151579.tif 000006
【図５】
2011151579.tif 000007
【図６】
2011151579.tif 000008