(57)【要約】【課題】  従来はＰＣの中のメモリ回路やインターフェース回路などに対する電源供給を個別に制御するものではなく、使用していないメモリ回路やインターフェース回路などには常に電源が供給されるため、無駄な電力が消費されるという問題があった。【解決手段】  本発明は、ＣＰＵを中心とする機能別の複数回路で構成される装置の電源供給を制御する電源供給制御装置において、前記機能別の回路毎に対応する電源供給の開始または停止を設定する電源供給制御レジスタと、前記電源供給制御レジスタの設定内容に応じて前記機能別の回路毎の電源制御を行う電源制御モジュールと、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、アクセス終了後に当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の停止を設定する電源供給制御部とを設けたことを特徴とする。【選択図】図１
2011034381.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵを中心とする機能別の複数回路で構成される装置の電源供給を制御する電源供給制御装置において、
前記機能別の回路毎に対応する電源供給の開始または停止を設定する電源供給制御レジスタと、
前記電源供給制御レジスタの設定内容に応じて前記機能別の回路毎の電源制御を行う電源制御モジュールと、
前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、アクセス終了後に当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の停止を設定する電源供給制御部と
を設けたことを特徴とする電源供給制御装置。
【請求項２】
請求項１に記載の電源供給制御装置において、
前記機能別の回路毎に設けられた動作中または停止中を示すモニタ信号に応じて動作中または停止中の状態を設定する動作状態レジスタと
を更に設け、
前記電源供給制御部は、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、当該機能別の回路に対応する前記動作状態レジスタの状態が動作中になった後、当該機能別の回路に対してアクセスを実行する
ことを特徴とする電源供給制御装置。
【請求項３】
請求項１または２に記載の電源供給制御装置において、
前記電源供給制御部は、前記機能別の回路に対して電源供給要求がある毎に１を加算し、前記機能別の回路に対するアクセスを終了する毎に１を減算するカウンタレジスタを有する
ことを特徴とする電源供給制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能別の複数回路で構成される装置の電源供給を回路毎に制御する技術に関する。
【背景技術】
【０００２】
近年、通信装置など様々な装置の高機能化や高性能化が進み、装置を構成する回路規模が飛躍的に大きくなり、装置全体の消費電力が増加する傾向にある。特に複数台の通信装置が設置される通信施設や通信拠点においては、システム全体を動作させるために膨大な電力を要するという問題がある。
【０００３】
一方、従来の装置は、動作していない不要な機能の回路にも常に電源が供給され、一定の電力が消費される構成になっていた。そこで、消費電力を低減するために、例えばモバイルパソコン（ＰＣ）などでは、動作クロックを遅くしたり、物理的な装置単位（ディスプレイやＨＤＤなど）で電源制御を行ったり、必要に応じてＰＣ全体をレジュームするなどの方法で消費電力を低減していた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−２４１６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、従来のような装置単位の電源制御やレジューム機能はシステム全体の動作に大きな影響を与えるため、動作頻度が高い場合は装置単位の電源制御やレジュームを行うことができず、消費電力の低減効果は殆ど得られなかった。特に、従来はＰＣの中のメモリ回路やインターフェース回路などに対する電源供給を個別に制御するものではなく、使用していないメモリ回路やインターフェース回路などには常に電源が供給されるため、無駄な電力が消費されるという問題があった。
【０００６】
上記課題に鑑み、本発明の目的は、装置を構成する複数の回路毎に電源供給の制御を動的に行うことにより、必要な機能の回路の動作時のみ電源を供給することが可能となり、装置全体の消費電力を大幅に低減できる電源供給制御装置を提供することである。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、ＣＰＵを中心とする機能別の複数回路で構成される装置の電源供給を制御する電源供給制御装置において、前記機能別の回路毎に対応する電源供給の開始または停止を設定する電源供給制御レジスタと、前記電源供給制御レジスタの設定内容に応じて前記機能別の回路毎の電源制御を行う電源制御モジュールと、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、アクセス終了後に当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の停止を設定する電源供給制御部とを設けたことを特徴とする。
【０００８】
請求項２に係る発明は、請求項１に記載の電源供給制御装置において、前記機能別の回路毎に設けられた動作中または停止中を示すモニタ信号に応じて動作中または停止中の状態を設定する動作状態レジスタとを更に設け、前記電源供給制御部は、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、当該機能別の回路に対応する前記動作状態レジスタの状態が動作中になった後、当該機能別の回路に対してアクセスを実行することを特徴とする。
【０００９】
請求項３に係る発明は、請求項１または２に記載の電源供給制御装置において、前記電源供給制御部は、前記機能別の回路に対して電源供給要求がある毎に１を加算し、前記機能別の回路に対するアクセスを終了する毎に１を減算するカウンタレジスタを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係る電源供給制御装置では、装置を構成する複数の回路毎に電源供給の制御を動的に行うので、必要な機能の回路の動作時のみ電源を供給することが可能となり、装置全体の消費電力を大幅に低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る電源供給制御装置１０１の原理構成を示すブロック図である。
【図２】電源供給制御装置１０１を搭載する通信装置２００の構成例を示すブロック図である。
【図３】制御盤２０２およびＩＦ盤（１）の構成を示すブロック図である。
【図４】電源制御部１５０を中心とする信号の流れを示す説明図である。
【図５】電源供給開始処理を示すフローチャートである。
【図６】電源供給停止処理を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明に係る「電源供給制御装置」の実施形態について図面を用いて詳しく説明する。
［電源供給制御装置１０１の基本構成について］
先ず、本実施形態に係る電源供給制御装置１０１の基本構成について図１を用いて説明する。図１において、電源供給制御装置１０１は、電源制御部１５０と、電源制御処理部１５１とで構成される。そして、電源供給制御装置１０１は、例えば通信装置などを構成する機能別の複数の回路パッケージ（機能Ａ回路１５５ａ，機能Ｂ回路１５５ｂおよび機能Ｃ回路１５５ｃなど）への電源供給を行い、回路パッケージ毎に個別に電源供給の開始（オン）または停止（オフ）を制御する機能を有する。
【００１３】
ここで、例えば通信装置などの装置全体を制御する処理（メイン処理部）において、機能Ａ回路１５５ａ，機能Ｂ回路１５５ｂおよび機能Ｃ回路１５５ｃのいずれかの回路パッケージにアクセスする必要が生じた場合、メイン処理部はアクセスしようとする回路パッケージへの電源供給の開始を電源制御処理部１５１に要求する。そして、電源制御処理部１５１は、電源制御部１５０を介して要求された回路パッケージへの電源供給の開始または停止を制御する。尚、電源制御処理部１５１の電源供給カウンタ１６０は、装置全体を制御する複数の処理（スレッド）が同じ回路パッケージへアクセスする場合に、他のスレッドが当該回路パッケージを使用中であるか否かを判別するために用いられるカウンタで、アクセスを開始する際に「１」を加算し、アクセスを終了する際に「１」を減算する。つまり、電源供給カウンタ１６０の値はアクセスしているスレッドの数を示している。尚、電源供給カウンタ１６０については後で詳しく説明する。
【００１４】
電源制御部１５０は、電源供給設定レジスタ１５２と、電源供給モジュール１５３と、動作状態レジスタ１５４とで構成される。ここで、電源供給設定レジスタ１５２は、各回路パッケージ毎に電源供給の開始または停止を設定するためのレジスタで、電源制御処理部１５１によって設定される。また、電源供給モジュール１５３は、各回路パッケージ毎に電源の供給をオンオフできるスイッチ回路を有し、例えば機能Ａ回路１５５ａへの電源供給をオンオフするスイッチ回路１５３ａと、機能Ｂ回路１５５ｂへの電源供給をオンオフするスイッチ回路１５３ｂと、機能Ｃ回路１５５ｃへの電源供給をオンオフするスイッチ回路１５３ｃとを有する。
【００１５】
このようにして、装置全体を制御するメイン処理部は、各回路パッケージにアクセスする必要が生じた場合に、電源制御処理部１５１に電源供給の開始要求を行い、電源制御処理部１５１は電源制御部１５０の電源供給設定レジスタ１５２に電源供給の開始を設定し、これを受けた電源供給モジュール１５３は該当する回路への電源供給を開始する。尚、電源供給を停止する場合も同様に行われる。ここで、本実施形態に係る電源供給制御装置１０１は、各回路パッケージへの電源供給を開始する際に、各回路パッケージの動作状態をモニタして、確実に電源供給の開始または停止を行うことができるようになっている。
【００１６】
次に、各回路パッケージの動作状態をモニタする回路について説明する。図１において、電源制御部１５０には、動作状態レジスタ１５４が配置されている。動作状態レジスタ１５４は、各回路パッケージの動作中または停止中を示すレジスタである。ここで、例えば機能Ａ回路１５５ａは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ａと、機能Ｂ回路１５５ｂは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ｂと、機能Ｃ回路１５５ｃは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ｃとを有している。そして、これらの回路が出力するモニタ信号は電源制御部１５０の動作状態レジスタ１５４の各レジスタ値として反映される。例えば、モニタ信号が”Ｌｏｗ”と”Ｈｉｇｈ”の２値信号である場合、モニタ信号の”Ｌｏｗ”がレジスタ値＝０に対応して動作中（アクセス可能）であることを示し、モニタ信号の”Ｈｉｇｈ”がレジスタ値＝１に対応して停止中（アクセス不可）であることを示す。
【００１７】
尚、各回路パッケージの動作状態出力回路１５６ａ，１５６ｂおよび１５６ｃが出力するモニタ信号は、各回路パッケージに電源が供給されても直ぐにはモニタ信号が動作中にはならず、完全にアクセスが可能になった時に動作中を示すモニタ信号を出力する。このようなモニタ信号を発生する簡単な回路例として、電源オンと同時に所定時間経過してから動作するタイマ回路を用いてモニタ信号を出力する回路が考えられる。但し、タイマ回路の場合は電源供給開始からアクセス可能になるまでの時間よりも余裕を持たせて待機させる必要があるため、高速動作に不向きであり、各回路を構成するデバイスのＲｅａｄｙ信号をモニタ信号として用いるのが望ましい。
【００１８】
このようにして、電源制御処理部１５１は、電源供給の開始設定を行った回路パッケージが動作中であるか否かを知ることができ、動作中ではない場合は動作中になるまで待ってから当該回路パッケージにアクセスすることにより、当該回路パッケージが立ち上がる前にアクセスしてエラーになることを防止できる。
【００１９】
以上が、本実施形態に係る電源供給制御装置１０１の基本構成および動作原理である。
［電源供給制御装置１０１の通信装置２００への適用例］
次に、本実施形態に係る電源供給制御装置１０１を搭載する通信装置２００への適用例について説明する。図２は、通信装置２００の構成を示すブロック図である。
【００２０】
図２の通信装置２００は、ｎ（ｎは自然数）個の下位ＮＷ（ネットワーク）に接続する複数の信号を波長多重（ＷＤＭ）して上位ＮＷに接続するための通信装置の例である。
【００２１】
図２において、通信装置２００は、ＩＦ（インターフェース）盤（１）から（ｎ）と、ＷＤＭ多重部２０１と、制御盤２０２とで構成される。ＩＦ盤（１）からＩＦ盤（ｎ）は、下位ＮＷ毎に設けられ、それぞれ制御盤２０２に接続されている。そして、制御盤２０２によって監視・制御される。また、制御盤２０２は、ＷＤＭ多重部２０１にも接続され、波長多重制御などを行う。さらに、制御盤２０２は、通信装置２００の故障時などに外部の監視局に警報出力２０３を送出する。また、制御盤２０２にはローカル制御用のパソコン（ＰＣ）２０４を接続することができ、オペレータが通信装置２００の監視や制御を行えるようになっている。ここで、図１で説明した電源供給制御装置１０１は、例えば制御盤２０２の内部や各ＩＦ盤などに配置される。
【００２２】
次に、制御盤２０２とＩＦ盤（１）からＩＦ盤（ｎ）の構成について図３を用いて詳しく説明する。尚、図３では分かり易いように、ｎ個のＩＦ盤（１）からＩＦ盤（ｎ）のうちＩＦ盤（１）の構成のみを描いてあるが、ＩＦ盤（１）からＩＦ盤（ｎ）は全て同じ構成になっている。
［制御盤２０２の構成について］
図３において、制御盤２０２は、ＣＰＵ３０１が搭載された１つの回路パッケージで、ＣＰＵ３０１と、制御バス３０２と、ＲＡＭメモリ部３０３と、ＦＬＡＳＨメモリ部３０４と、外部インタフェース３０５と、警報インタフェース３０６と、ＩＦ盤インタフェース３０７とで構成される。尚、ＩＦ盤インタフェース３０７は、ｎ個のＩＦ盤（１）からＩＦ盤（ｎ）のそれぞれに対して個別に接続されている。
【００２３】
制御盤２０２は、ＣＰＵ３０１，ＲＡＭメモリ部３０３，ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６，ＩＦ盤インタフェース３０７および電源制御部１５０が制御バス３０２を介して接続され、互いにデータを入出力できるようになっている。
【００２４】
ＣＰＵ３０１は、図１で説明した電源制御処理部１５１によって、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の４つの回路パッケージの電源供給の開始または停止を制御すると共に、通信装置処理部３０１ａによって通信装置２００全体の動作を制御する。そして、通信装置処理部３０１ａは、アクセスが必要な回路パッケージがある場合に電源制御処理部１５１に対して当該回路パッケージへの電源供給の開始を要求し、アクセス終了時に当該回路パッケージへの電源供給の停止を要求する。
【００２５】
ここで、ＣＰＵ３０１は、ＲＡＭメモリ部３０３に格納されたプログラムに従って動作する。尚、通信装置２００の電源投入前は、このプログラムはＦＬＡＳＨメモリ部３０４に格納されており、プログラムの動作速度を向上させるために、電源投入時にＦＬＡＳＨメモリ部３０４から高速で動作するＲＡＭメモリ部３０３にプログラムをコピーして実行する仕組みになっている。
【００２６】
また、本実施形態では、通信装置２００の電源投入時（起動時）に、ＣＰＵ３０１がＦＬＡＳＨメモリ部３０４への電源供給を開始し、ＦＬＡＳＨメモリ部３０４のプログラム格納エリアに記憶されたプログラムコードをＲＡＭメモリ部３０３のプログラム起動用エリアに転送して所定の番地から起動するＢＩＯＳ（基本ＯＳ：オペレーションシステム）がＣＰＵ３０１本体内に保持しているものとする。
【００２７】
ここで、ＦＬＡＳＨメモリ部３０４に格納されているプログラムは、０面の記憶エリアと１面の記憶エリアの両方に記憶されており、プログラムのバージョンアップ時において片方をバックアップとして残しておき、バージョンアップしたプログラムに不具合が生じた場合は直ぐに前の状態に戻せるようになっている。また、ＲＡＭメモリ部３０３は、揮発性の高速ＲＡＭで構成され、動作用のプログラムエリアや動作時のパラメータなどを記憶するワークエリアとして用いられる。ＦＬＡＳＨメモリ部３０４は、不揮発性のフラッシュメモリで構成され、プログラムの格納だけではなく、通信装置２００が動作するための各種設定情報の保存エリアとしても用いられる。従って、ＲＡＭメモリ部３０３は常時動作している必要があるが、ＦＬＡＳＨメモリ部３０４はプログラムや設定情報を読み書きする時以外は動作している必要はない。
【００２８】
次に、電源制御部１５０の電源供給設定レジスタ１５２は、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７への電源供給の開始または停止を設定するレジスタである。例えば、図４に示すように、電源供給設定レジスタ１５２は、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止を設定するレジスタ１５２ａと、外部インタフェース３０５への電源供給の開始または停止を設定するレジスタ１５２ｂと、警報インタフェース３０６への電源供給の開始または停止を設定するレジスタ１５２ｃと、ＩＦ盤インタフェース３０７への電源供給の開始または停止を設定するレジスタ１５２ｄとで構成され、各レジスタに”０”が書き込まれている場合は電源供給停止を意味し、”１”が書き込まれている場合は電源供給開始を意味する。
【００２９】
次に、電源制御部１５０の電源供給モジュール１５３は、同じ制御盤２０２内にあるＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路に電源を供給する回路で、図１で説明したように個別に各回路への電源供給をオン／オフすることができる。図４において、電源供給モジュール１５３は、電源供給設定レジスタ１５２の設定値に従って、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７への電源供給の出力制御を行う。例えば、電源供給設定レジスタ１５２のレジスタ１５２ａが”１”の場合はＦＬＡＳＨメモリ部３０４への電源供給を行い、電源供給設定レジスタ１５２のレジスタ１５２ａが”０”の場合はＦＬＡＳＨメモリ部３０４への電源供給を行わない。同様に、レジスタ１５２ｂの値に応じて外部インタフェース３０５への電源供給の出力制御を行い、レジスタ１５２ｃの値に応じて警報インタフェース３０６への電源供給の出力制御を行い、レジスタ１５２ｄの値に応じてＩＦ盤インタフェース３０７への電源供給の出力制御を行う。
【００３０】
次に、動作状態レジスタ１５４は、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路に電源が供給されて動作中であるか否かを示すレジスタである。例えば、図４に示すように、動作状態レジスタ１５４は、ＦＬＡＳＨメモリ部３０４が動作中であるか否かを示すフラグ（動作中（Ｒｅａｄｙ）または停止中（Ｎｏｔ  Ｒｅａｄｙ））で構成されるレジスタ１５４ａと、外部インタフェース３０５の動作中／停止中を示すレジスタ１５４ｂと、警報インタフェース３０６の動作中／停止中を示すレジスタ１５４ｃと、ＩＦ盤インタフェース３０７の動作中／停止中を示すレジスタ１５４ｄとで構成され、各レジスタ値が”０”の場合は動作中を示し、”１”の場合は停止中を示す。
【００３１】
ここで、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路は、図１で説明したように、それぞれの動作状態を示すモニタ信号を出力する回路を有しており、動作状態レジスタ１５４はこのモニタ信号の値をそのままレジスタ値として保持している。
【００３２】
次に、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路について説明する。
［ＦＬＡＳＨメモリ部３０４］
ＦＬＡＳＨメモリ部３０４は、先に説明したように、通信装置２００の動作用プログラムや設定情報などが格納され、起動時に通信装置２００の動作用プログラムをＦＬＡＳＨメモリ部３０４からＲＡＭメモリ部３０３にコピーする時や、設定情報を読み書きする時にＦＬＡＳＨメモリ部３０４の回路に電源が供給され、アクセスする必要がない時はＦＬＡＳＨメモリ部３０４の回路には電源が供給されないようになっている。尚、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止の制御については後で詳しく説明する。
［外部インタフェース３０５］
次に、外部インタフェース３０５は、先に説明したローカル制御用のパソコン（ＰＣ）２０４をＲＳ−２３２Ｃ規格のシリアル信号やイーサネット（登録商標）に対応するＬＡＮ信号などで接続するためのインタフェースである。外部インタフェース３０５に接続されたパソコン２０４との間で制御コマンドなどを入出力して通信装置２００の監視および制御を行うことができる。さらに、外部インタフェース３０５は、パソコン２０４が接続されたことを示す信号をＣＰＵ３０１側に出力する回路が備えられている。この回路は、外部インタフェース３０５の電源供給が停止中でも動作し、この信号が電源制御処理部１５１への電源供給要求信号となる。この信号は、パソコン２０４が外部インタフェース３０５から切り離された時に無くなるので、ＣＰＵ３０１はパソコン２０４が外部インタフェース３０５から切り離されたことを検知し、外部インタフェース３０５への電源供給を停止する。尚、外部インタフェース３０５への電源供給の開始または停止の制御については後で詳しく説明する。
［警報インタフェース３０６］
次に、警報インタフェース３０６は、通信装置２００で検出した警報（故障など）を外部（監視局など）に警報出力２０３として通知するための専用のインタフェースである。特に、警報インタフェース３０６は、故障時などに警報を発する時以外は不要な機能の回路であるため、本実施形態に係る電源供給制御装置１０１では、警報を発する時だけ警報インタフェース３０６に電源を供給し、警報を発する必要がない時は警報インタフェース３０６に電源を供給しないように制御される。尚、警報インタフェース３０６への電源供給の開始または停止の制御については後で詳しく説明する。
［ＩＦ盤インタフェース３０７］
次に、ＩＦ盤インタフェース３０７は、制御盤２０２とＩＦ盤（１）からＩＦ盤（ｎ）までの各ＩＦ盤との間で定期的または不定期な間隔で制御情報や監視情報を送受信するためのインタフェースで、例えばシリアルバスで接続され、ＩＦ盤（１）からＩＦ盤（ｎ）と制御盤２０２との間で制御情報が入出力される。尚、制御情報は、例えば通常の通信装置２００では主信号インタフェースを構成する光モジュールの制御信号や故障時のエラー信号などで構成されるが、特に本実施形態では、制御情報の入出力は、ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２の電源供給設定レジスタ１５２の値や動作状態レジスタ１５４の値を取り込む場合や、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御を行う場合などに行われる。
【００３３】
ここで、ＩＦ盤インタフェース３０７は、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路にアクセスする時またはＩＦ盤（１）からＩＦ盤（ｎ）の各回路から制御情報を受け取る時に電源供給が開始され、いずれの処理も行わない時はＩＦ盤インタフェース３０７への電源供給が停止される。尚、ＩＦ盤インタフェース３０７への電源供給の開始または停止の制御については後で詳しく説明する。
［ＩＦ盤（１）からＩＦ盤（ｎ）の構成］
次に、ＩＦ盤（１）からＩＦ盤（ｎ）のｎ個の各ＩＦ盤の構成について図３を用いて説明する。尚、図３はＩＦ盤（１）の構成のみが描かれているが、ｎ個の各ＩＦ盤は全て同じ構成になっている。以下、ＩＦ盤（１）について説明する。
【００３４】
ＩＦ盤（１）は、制御盤インタフェース４０１と、電源制御部４０２と、主信号インタフェース４０３とで基本的に構成される。
【００３５】
制御盤インタフェース４０１は、制御盤２０２のＩＦ盤インタフェース３０７に接続するためのインタフェースである。制御盤２０２のＣＰＵ３０１は、ＩＦ盤インタフェース３０７を介して制御盤インタフェース４０１に接続し、ＩＦ盤（１）の動作を監視または制御する。或いは、制御盤インタフェース４０１は、定期的に監視情報を制御盤２０２側に送信する。
【００３６】
ここで、制御盤インタフェース４０１は、制御盤２０２の電源制御処理部１５１の処理に相当する電源制御処理部４０１ａを有している。そして、電源制御処理部４０１ａは、電源制御部４０２に対して電源供給の開始または停止の制御を行う。例えば、電源制御処理部４０１ａは、定期的に監視情報を制御盤２０２側に送信する時だけ、電源制御部４０２から制御盤インタフェース４０１への電源供給を開始させ、監視情報の送信終了後に電源供給を停止させる。
【００３７】
例えば、制御盤インタフェース４０１に内部カウンタを設けて動作クロックを計数し、所定数のクロックがカウントされる毎に電源制御部４０２に電源供給の開始を要求する。これを受けた電源制御部４０２は、制御盤インタフェース４０１への電源供給を開始する。尚、制御盤インタフェース４０１の内部カウンタには常時通電されているものとする。そして、制御盤インタフェース４０１は、主信号インタフェース４０３から監視情報を収集して監視フレームを生成し、生成した監視フレームを制御盤２０２側に送信する。制御盤インタフェース４０１は、監視フレームの送信完了後、電源制御部４０２に電源供給の停止を要求し、電源制御部４０２は制御盤インタフェース４０１への電源供給を停止する。そして、再び、内部カウンタが所定数のクロックをカウントすると、電源制御部４０２に電源供給の開始を要求して同様の動作を繰り返す。
【００３８】
尚、上記の説明では、制御盤インタフェース４０１の内部カウンタが定期的に電源制御部４０２に電源供給の開始を要求するようにしたが、制御盤インタフェース４０１が制御盤２０２のＩＦ盤インタフェース３０７からアクセス要求信号を受け取った場合に電源制御部４０２に電源供給の開始を要求するようにしても構わない。尚、この場合はＩＦ盤インタフェース３０７からアクセス要求信号を受信する回路には常時通電されているものとする。
【００３９】
次に、電源制御部４０２は、制御盤インタフェース４０１および主信号インタフェース４０３に電源を供給する回路で、図１で説明した電源制御部１５０に相当し、各ＩＦ盤に対して図３の制御盤２０２の電源制御部１５０と同じ役割を担っている。制御盤２０２の場合と異なるのは、電源制御処理部１５１に対応する処理ブロック（電源制御処理部４０１ａ）が制御盤インタフェース４０１に搭載されていることである。制御盤インタフェース４０１は、内部カウンタが所定数のクロックをカウントした時に、電源制御部４０２に制御盤インタフェース４０１や主信号インタフェース４０３への電源供給の開始または停止を制御する。尚、制御盤２０２の電源制御部１５０と同様に、電源制御部４０２にも電源供給設定レジスタ１５２，電源供給モジュール１５３および動作状態レジスタ１５４が搭載され、電源制御部１５０の場合と同様に動作し、制御盤インタフェース４０１および主信号インタフェース４０３の動作状態をモニタしながら電源制御を行う。
【００４０】
次に、主信号インタフェース４０３は、伝送路インタフェースとしてネットワーク側インタフェースとクライアント側インタフェースとを有し、ネットワーク側とクライアント側との間で送受信するフレームのフォーマット変換や多重化などの処理を行う。尚、伝送路インタフェースとして未使用または未登録時は、電源制御部４０２から主信号インタフェース４０３への電源供給は停止している。そして、制御盤２０２側からの登録制御などによって当該ＩＦ盤の使用を開始する時は、制御盤２０２側のＣＰＵ３０１からＩＦ盤インタフェース３０７およびＩＦ盤側の制御盤インタフェース４０１を介して電源制御部４０２に対して電源供給の開始を要求し、主信号インタフェース４０３への電源供給を開始して伝送路インタフェースとして機能を動作させる。また、制御盤２０２のＣＰＵ３０１からの未登録制御時や使用終了時には、ＩＦ盤インタフェース３０７およびＩＦ盤側の制御盤インタフェース４０１を介して電源制御部４０２に対して電源供給の停止を要求し、主信号インタフェース４０３への電源供給を停止する。
【００４１】
このように、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路においても、電源制御が行われるので、通信装置２００全体の消費電力を抑制することができる。
【００４２】
尚、制御盤２０２側のＩＦ盤インタフェース３０７に、各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４に対応するサブレジスタをそれぞれ配置して、常に各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値をコピーしておくようにしても構わない。これにより、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２が当該ＩＦ盤に電源を供給していない時でも、制御盤２０２のＣＰＵ３０１は、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値を知ることができる。この結果、ＣＰＵ３０１は、制御盤２０２内部の回路（ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７など）と同様に、別の回路パッケージになっているＩＦ盤（１）からＩＦ盤（ｎ）の電源供給の開始または停止を遠隔制御することができる。
【００４３】
次に、通信装置２００での電源制御処理について詳しく説明する。
［電源制御処理部１５１の動作について］
以上説明したように、本実施形態に係る電源供給制御装置１０１は、電源制御処理部１５１と、電源制御部１５０の電源供給設定レジスタ１５２と、電源供給モジュール１５３と、動作状態レジスタ１５４とで構成される。
【００４４】
ここで、電源制御処理部１５１の電源供給開始時の処理について図５のフローチャートを用いて説明する。
［電源供給開始時の処理］
図５は、ＣＰＵ３０１の通信装置処理部３０１ａが通信装置２００の制御を行っている時に、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路にアクセスする必要が生じた場合の処理の流れを示したフローチャートである。尚、以下の説明では、ＦＬＡＳＨメモリ部３０４にアクセスする必要が生じた場合の処理を例に挙げて説明する。
【００４５】
ここで、ＣＰＵ３０１の電源制御処理部１５１はワーク用のカウンタ（電源供給カウンタ１６０）を持っている。尚、電源供給カウンタ１６０は、ＣＰＵ３０１の内部レジスタを用いても構わないし、ＲＡＭメモリ部３０３を利用しても構わない。
【００４６】
電源供給カウンタ１６０は、ＦＬＡＳＨメモリ部３０４（或いは他の回路パッケージ）への電源供給開始処理を行う毎に電源供給カウンタ１６０に「１」を加算し、ＦＬＡＳＨメモリ部３０４（或いは他の回路パッケージ）への電源供給停止処理を行う毎に電源供給カウンタ１６０から「１」を減算する。尚、電源供給カウンタ１６０は、回路パッケージ毎にあり、例えばＦＬＡＳＨメモリ部３０４用の電源供給カウンタ１６０や、外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路用の電源供給カウンタ１６０をそれぞれ有する。
【００４７】
以下の説明では、ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、１つのスレッド（プログラムの処理単位）がＦＬＡＳＨメモリ部３０４にアクセスする場合について説明する。従って、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスする時は、それぞれのスレッドにおいて以下の処理が実行される。
（ステップＳ１００）ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、あるスレッドがＦＬＡＳＨメモリ部３０４へのアクセス要求（電源供給開始要求に相当）を電源制御処理部１５１に発行する。
（ステップＳ１０１）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４への電源供給開始処理を実行する際に、必ず電源供給カウンタ１６０に「１」を加算する。
（ステップＳ１０２）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を読み出す。
（ステップＳ１０３）電源制御処理部１５１は、レジスタ１５２ａの設定値が０（供給停止状態）または１（供給中）のいずれであるかを判別する。そして、０の場合は電源供給中ではないものと判断してステップＳ１０４に進み、１の場合は電源供給中であると判断してステップＳ１０５に進む。
（ステップＳ１０４）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を”１”にする。
（ステップＳ１０５）電源制御処理部１５１は、動作状態レジスタ１５４のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５４ａの値を読み出す。
（ステップＳ１０６）電源制御処理部１５１は、レジスタ１５４ａの値が０（Ｒｅａｄｙ）または１（Ｎｏｔ  Ｒｅａｄｙ）のいずれであるかを判別する。そして、０の場合は動作中と判断してステップＳ１０７に進み、１の場合は停止状態であると判断してステップＳ１０５に戻る。
（ステップＳ１０７）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを行う。例えば、ＦＬＡＳＨメモリ部３０４に記憶されている情報を読み出したり、ＦＬＡＳＨメモリ部３０４に新たな設定情報を書き込む。
（ステップＳ１０８）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセス要求を行ったスレッドの処理に戻す。
【００４８】
このようにして、電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４が停止中の場合は電源供給を開始して、ＦＬＡＳＨメモリ部３０４が動作中になるまで待ってからアクセスを行うので、確実にＦＬＡＳＨメモリ部３０４への情報の書き込みや読み出しを行うことができる。
［電源供給終了時の処理］
次に、ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、１つのスレッドがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合について図６のフローチャートを用いて説明する。尚、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスしている時は、それぞれのスレッドにおいて以下の処理が実行される。
（ステップＳ２００）ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、あるスレッドがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、電源供給停止要求を電源制御処理部１５１に発行する。
（ステップＳ２０１）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４への電源供給停止処理を実行する際に、電源供給カウンタ１６０から「１」を減算する。
（ステップＳ２０２）電源制御処理部１５１は、電源供給カウンタ１６０が０であるか否かを判別する。そして、０の場合はＦＬＡＳＨメモリ部３０４へのアクセスを行っているスレッドはないものと判断してステップＳ２０３に進み、１の場合はＦＬＡＳＨメモリ部３０４へのアクセスを行っているスレッドがあるものと判断してステップＳ２０４に進む。
（ステップＳ２０３）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を０（供給停止）にする。
（ステップＳ２０４）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを行ったスレッドの処理に戻る。
【００４９】
このようにして、電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合は、他のスレッドのアクセスの有無を確認した後、ＦＬＡＳＨメモリ部３０４への電源供給を停止するので、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスする場合でも確実にＦＬＡＳＨメモリ部３０４への電源供給を停止することができ、他のスレッドのアクセスに影響することはない。
【００５０】
ここで、例えばスレッドＡ，スレッドＢおよびスレッドＣの３つのスレッドがＦＬＡＳＨメモリ部３０４にアクセスする場合について説明する。尚、いずれのスレッドもＦＬＡＳＨメモリ部３０４にアクセスしておらず、ＦＬＡＳＨメモリ部３０４への電源供給が停止状態にあるものとする。また、電源供給カウンタ１６０＝０にリセットされているものとする。この状態で、スレッドＡがＦＬＡＳＨメモリ部３０４へのアクセスを開始する場合、ステップＳ１０１で電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝１となる。
【００５１】
次に、スレッドＢがＦＬＡＳＨメモリ部３０４へのアクセスを開始する場合、ステップＳ１０１で電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝２となる。この状態で、スレッドＡがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝１となる。この時、スレッドＡはステップＳ２０２において電源供給カウンタ１６０が０ではないので、ＦＬＡＳＨメモリ部３０４への電源供給を停止せずにアクセス処理を終了する。
【００５２】
さらに、スレッドＣがＦＬＡＳＨメモリ部３０４へのアクセスを開始すると、同様に電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝２となる。次に、スレッドＢがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝１となる。この時、スレッドＢはステップＳ２０２において電源供給カウンタ１６０が０ではないので、ＦＬＡＳＨメモリ部３０４への電源供給を停止せずにアクセス処理を終了する。
【００５３】
さらに、スレッドＣがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝０となる。この時、スレッドＣはステップＳ２０２において電源供給カウンタ１６０が０になっているので、ステップＳ２０３でＦＬＡＳＨメモリ部３０４への電源供給を停止する。この時点で、ＦＬＡＳＨメモリ部３０４への電源供給は停止される。
【００５４】
このようにして、複数のスレッドが１つのＦＬＡＳＨメモリ部３０４へアクセスする場合でも、確実にＦＬＡＳＨメモリ部３０４への電源供給の開始または停止を行うことができる。特に、ＦＬＡＳＨメモリ部３０４にアクセスしていない時はＦＬＡＳＨメモリ部３０４への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。
【００５５】
尚、上記の実施形態では、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止の動作について説明したが、外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７についても同様に電源供給の開始または停止を行うことができる。
［外部インタフェース３０５の場合］
外部インタフェース３０５の場合は、外部インタフェース３０５にＲＳ−２３２ＣやＬＡＮ等によってパソコン２０４が接続された場合、外部インタフェース３０５に何らかの装置が接続されたことを示す信号をＣＰＵ３０１側に出力する回路が外部インタフェース３０５に備えられている。この信号は、例えばＲＳ−２３２ＣのＤＴＲ（データ端末レディ）信号をそのままＣＰＵ３０１の割り込み信号として利用し、これを外部インタフェース３０５への電源供給要求信号として用いることができる。この割り込み信号によって、ＣＰＵ３０１は図５のフローチャートの処理を実行して外部インタフェース３０５への電源供給を開始し、接続されたパソコン２０４との間で制御コマンドなどを入出力して通信装置２００の監視および制御を行うことができる。
【００５６】
また、パソコン２０４を外部インタフェース３０５から切り離した場合、例えばＲＳ−２３２ＣのＤＴＲ（データ端末レディ）信号が無くなるのでＣＰＵ３０１はパソコン２０４が外部インタフェース３０５から切り離されたことを検知できる。そして、パソコン２０４が外部インタフェース３０５から切り離された場合は、図６のフローチャートの処理を実行して外部インタフェース３０５への電源供給を停止する。
【００５７】
さらに、パソコン２０４が外部インタフェース３０５に接続されたままの状態で未操作状態が長時間（例えば２０分から３０分程度）継続した場合に、外部インタフェース３０５に対する電源供給の停止を要求するスレッドをＣＰＵ３０１内で走らせておけばよい。或いは、外部インタフェース３０５の回路内に未操作状態をモニタして所定時間が経過後に割り込み信号をＣＰＵ３０１に発行するハードウェア回路を設けても構わない。但し、この場合は、パソコン２０４との間でデータの送受信を行っていることを検知するための回路だけには電源が常に供給されているものとする。そして、パソコン２０４からのデータを検知した時に、ＣＰＵ３０１に電源供給を要求し、外部インタフェース３０５への電源供給を開始して、パソコン２０４との接続を再開する。
【００５８】
このように、外部インタフェース３０５の場合は、パソコン２０４などが接続された時、ＣＰＵ３０１の通信制御処理部３０１ａ側からパソコンにアクセスする必要がある時、或いはパソコン２０４が長時間未操作状態になっている時にパソコン２０４の操作が再開された時などに、電源制御処理部１５１に対して外部インタフェース３０５への電源供給の開始要求を発行する。そして、電源制御処理部１５１は、図５において、ステップＳ１０１で外部インタフェース３０５用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２の外部インタフェース３０５に対応するレジスタ１５２ｂの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｂの設定値が”０”（供給停止状態）の場合はステップＳ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７で外部インタフェース３０５を介してパソコン２０４へのアクセスを行う。
【００５９】
また、パソコン２０４などの接続が外された時、ＣＰＵ３０１の通信制御処理部３０１ａ側のパソコンへのアクセスが終了した時、或いはパソコン２０４が長時間未操作状態になっている時などに、電源制御処理部１５１に対して外部インタフェース３０５への電源供給の停止要求を発行する。この場合は、図６において、ステップＳ２０１で外部インタフェース３０５用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２の外部インタフェース３０５に対応するレジスタ１５２ｂの設定値を０にして、外部インタフェース３０５への電源供給を停止する。
【００６０】
このようにして、アクセスしていない外部インタフェース３０５への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。
［警報インタフェース３０６の場合］
警報インタフェース３０６の場合は、ＦＬＡＳＨメモリ部３０４の場合と全く同様に処理することができる。つまり、ＣＰＵ３０１が通信装置２００の異常を検知した場合、図５において、ステップＳ１０１で警報インタフェース３０６用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２の警報インタフェース３０６に対応するレジスタ１５２ｃの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｃの設定値が０（供給停止状態）の場合はステップ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７で警報インタフェース３０６から外部の監視装置に対して警報信号を出力する。
【００６１】
また、警報が解除された場合は、図６において、ステップＳ２０１で警報インタフェース３０６用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２の警報インタフェース３０６に対応するレジスタ１５２ｂの設定値を０にして、警報インタフェース３０６への電源供給を停止する。尚、複数の警報が出力されている場合は、ＦＬＡＳＨメモリ部３０４の場合と同様に、警報インタフェース３０６用の電源供給カウンタ１６０が”０”ではないので警報インタフェース３０６への電源供給を停止せずにステップＳ２０４でメイン処理に戻り、出力中の他の警報信号が解除されることはない。
【００６２】
このようにして、ＣＰＵ３０１は、警報インタフェース３０６が停止中の場合は、電源供給を開始して、警報インタフェース３０６が動作中になるまで待ってからアクセスするので、確実に警報インタフェース３０６から警報信号を出力することができる。特に、警報信号を出力していない場合は警報インタフェース３０６への電源供給が停止されるので無駄な電力消費を抑えることができる。
［ＩＦ盤インタフェース３０７の場合］
次に、ＩＦ盤インタフェース３０７の場合について説明する。ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）のいずれかのＩＦ盤にアクセスする場合、図５において、ステップＳ１０１でＩＦ盤インタフェース３０７用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２のＩＦ盤インタフェース３０７に対応するレジスタ１５２ｄの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｄの設定値が”０”（供給停止状態）の場合はステップＳ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７でＩＦ盤インタフェース３０７への電源供給を開始する。また、ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）のいずれかのＩＦ盤にアクセスを終了する場合、図６において、ステップＳ２０１でＩＦ盤インタフェース３０７用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２のＩＦ盤インタフェース３０７に対応するレジスタ１５２ｄの設定値を”０”にして、ＩＦ盤インタフェース３０７への電源供給を停止する。
【００６３】
尚、ＩＦ盤インタフェース３０７は、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路から定期的な制御情報を受け取った場合にも、電源制御処理部１５１に対して電源供給の開始要求を出力する。ここで、ＩＦ盤インタフェース３０７への電源供給が停止中であっても、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路から制御情報の受信を検出する回路は動作しているものとする。この場合においても、制御情報の受け取り処理時のみＩＦ盤インタフェース３０７に電源供給が開始され、制御情報の受け取りが終了すると電源供給が停止される。
【００６４】
このようにして、アクセスしていないＩＦ盤インタフェース３０７への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。
［ＩＦ盤（１）からＩＦ盤（ｎ）の場合］
次に、ＩＦ盤（１）からＩＦ盤（ｎ）の場合について説明する。尚、以下は図３のＩＦ盤（１）について説明するが他のＩＦ盤についても同様である。
【００６５】
図３のＩＦ盤（１）において、制御盤インタフェース４０１は、定期的に監視情報を制御盤２０２側に送信する。この時、制御盤インタフェース４０１は、内部カウンタによってクロックを計数し、所定数のクロックがカウントされる毎に電源制御部４０２に電源供給の開始を要求し、電源制御部４０２は、制御盤インタフェース４０１への電源供給を開始する。尚、内部カウンタには常時通電されている。そして、制御盤インタフェース４０１は、主信号インタフェース４０３から監視情報を収集して監視フレームを生成し、生成した監視フレームを制御盤２０２側に送信する。制御盤インタフェース４０１は、監視フレームの送信完了後、電源制御部４０２に電源供給の停止を要求し、電源制御部４０２は制御盤インタフェース４０１への電源供給を停止する。そして、再び、内部カウンタが所定数のクロックをカウントすると、電源制御部４０２に電源供給の開始を要求して同様の動作を繰り返す。
【００６６】
尚、上記の説明では、制御盤インタフェース４０１の内部カウンタが定期的に電源制御部４０２に電源供給の開始を要求するようにしたが、制御盤インタフェース４０１が制御盤２０２のＩＦ盤インタフェース３０７からアクセス要求信号を受け取った場合に電源制御部４０２に電源供給の開始を要求するようにしても構わない。尚、この場合はＩＦ盤インタフェース３０７からアクセス要求信号を受信する回路には常時通電されているものとする。
【００６７】
ここで、電源制御部４０２は、図１で説明した電源制御部１５０に相当する。つまり、図３の制御盤２０２の電源制御部１５０と同じ役割を各ＩＦ盤で行う。図３の制御盤２０２の場合と異なるのは、電源制御処理部１５１に対応する処理ブロック（電源制御処理部４０１ａ）が制御盤インタフェース４０１に搭載されていることである。内部カウンタが所定数のクロックをカウントした時に、電源制御処理部４０１ａが動作して電源制御部４０２に制御盤インタフェース４０１や主信号インタフェース４０３への電源供給の開始または停止を制御する。また、制御盤２０２の電源制御部１５０と同様に、電源制御部４０２にも電源供給設定レジスタ１５２，電源供給モジュール１５３および動作状態レジスタ１５４が配置されている。
【００６８】
尚、制御盤２０２側のＩＦ盤インタフェース３０７に、各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４に対応するサブレジスタをそれぞれＩＦ盤の数だけ配置して、常に各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値がわかるようにしても構わない。これにより、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２が当該ＩＦ盤に電源を供給していない時でも、制御盤２０２のＣＰＵ３０１は、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値を知ることができる。この結果、ＣＰＵ３０１は、制御盤２０２内部の回路（ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７など）と同様に、別の回路パッケージになっているＩＦ盤（１）からＩＦ盤（ｎ）の電源供給の開始または停止を遠隔制御することができる。
【００６９】
以上、本実施形態に係る電源供給制御装置１０１について説明してきたが、電源供給制御装置１０１を搭載する通信装置２００は、通信装置２００を構成する複数の回路パッケージ毎に電源供給の制御を動的に行うことができるので、必要な機能の回路の動作時のみ当該回路パッケージに電源を供給することが可能となり、通信装置２００全体の消費電力を大幅に低減することができる。
【００７０】
特に、機能別の回路パッケージ毎の動作状態を示すモニタ信号に応じて動作中または停止中の状態を示す動作状態レジスタを設けることにより、電源供給の開始要求を行った回路パッケージが確実に動作状態になったことを確認してから当該回路パッケージにアクセスするので、回路パッケージの立ち上がり速度が遅い場合でも確実にアクセスすることができる。
【００７１】
さらに、回路パッケージ毎に電源供給カウンタ１６０を設けて、当該回路パッケージに電源供給の開始要求を発行する毎に電源供給カウンタ１６０に「１」を加算し、当該回路パッケージに電源供給の停止要求を発行する毎に電源供給カウンタ１６０から「１」を減算するようにし、電源供給カウンタ１６０が０でない場合は当該当該回路パッケージへの電源供給を停止しないようにするので、複数のスレッドが同じ回路パッケージにアクセスする場合でも、他のスレッドが同じ回路パッケージにアクセス中である場合に誤って電源供給が停止されてしまうことを防止できる。
【００７２】
尚、図１の実施例では、電源供給制御装置１０１を通信装置２００に適用する場合について説明したが、通信装置である必要はなく、例えばモバイルパソコンや携帯電話機などの情報機器あるいは機能別に複数の回路で構成される装置であれば何でも適用可能である。そして、第１の実施形態に係る電源供給制御装置１０１を搭載することにより、使用していない回路への電源供給を動的に停止することができるので、装置全体の消費電力を大幅に低減することができる。
【００７３】
以上、本発明に係る電源供給制御装置１０１について、実施例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【符号の説明】
【００７４】
１０１・・・電源供給制御装置
１５０・・・電源制御部
１５１・・・電源制御処理部
１５２・・・電源供給設定レジスタ
１５２ａ，１５２ｂ，１５２ｃ，１５２ｄ・・・レジスタ
１５３・・・電源供給モジュール
１５３ａ，１５３ｂ，１５３ｃ・・・スイッチ回路
１５４・・・動作状態レジスタ
１５４ａ，１５４ｂ，１５４ｃ，１５４ｄ・・・レジスタ
１５５ａ・・・機能Ａ回路
１５５ｂ・・・機能Ｂ回路
１５５ｃ・・・機能Ｃ回路
１５６ａ，１５６ｂ，１５６ｃ・・・動作状態出力回路
１６０・・・電源供給カウンタ
２００・・・通信装置
２０１・・・ＷＤＭ多重部
２０２・・・制御盤
２０３・・・警報出力
２０４・・・パソコン
３０１・・・ＣＰＵ
３０１ａ・・・通信装置処理部
３０２・・・制御バス
３０３・・・ＲＡＭメモリ部
３０４・・・ＦＬＡＳＨメモリ部
３０５・・・外部インタフェース
３０６・・・警報インタフェース
３０７・・・ＩＦ盤インタフェース
４０１・・・制御盤インタフェース
４０１ａ・・・電源制御処理部
４０２・・・電源制御部
４０３・・・主信号インタフェース
（１）から（ｎ）・・・ＩＦ盤
【図１】
2011034381.tif 000003
【図２】
2011034381.tif 000004
【図３】
2011034381.tif 000005
【図４】
2011034381.tif 000006
【図５】
2011034381.tif 000007
【図６】
2011034381.tif 000008