(57)【要約】【課題】容量素子の値を小さくして、実装面積の増大を低減する。【解決手段】容量素子Ｃｃと、アナログビデオ信号Ａｉｎを容量素子Ｃｃを介して入力しサンプリングクロック信号Ｓｃによってサンプリング容量に保持し、保持した電圧をデジタル信号Ｄｏｕｔに変換するＡＤコンバータ１１と、ＡＤコンバータ１１の入力端からＡＤコンバータ１１の内部に流れ込むアナログビデオ信号Ａｉｎに係る電流を減ずるように、デジタル信号Ｄｏｕｔおよびサンプリングクロック信号Ｓｃに係るデータに基づいてＡＤコンバータ１１の入力端に電流を供給する入力電流補償回路１２と、を備える。【選択図】図１
2011004000.tif 000002
【特許請求の範囲】
【請求項１】
容量素子と、
アナログビデオ信号を前記容量素子を介して入力しサンプリングクロック信号によってサンプリング容量に保持し、保持した電圧をデジタル信号に変換するＡＤ変換器と、
前記ＡＤ変換器の入力端から前記ＡＤ変換器の内部に流れ込む前記アナログビデオ信号に係る電流を減ずるように、前記デジタル信号および前記サンプリングクロック信号に係るデータに基づいて前記ＡＤ変換器の入力端に電流を供給する電流補償回路と、
を備えることを特徴とするビデオ信号入力回路。
【請求項２】
前記電流補償回路は、前記サンプリングクロック信号の周波数に比例する電流を前記ＡＤ変換器の入力端に供給することを特徴とする請求項１記載のビデオ信号入力回路。
【請求項３】
前記電流補償回路は、
所定値から前記デジタル信号のデータを差し引く加算器と、
前記サンプリングクロック信号の周波数に比例する電流を出力する周波数電流変換回路と、
前記周波数電流変換回路の出力電流を前記加算器の出力データに基づいてＤＡ変換して求めた電流を前記ＡＤ変換器の入力端に供給するＤＡ変換器と、
を備えることを特徴とする請求項１または２記載のビデオ信号入力回路。
【請求項４】
前記電流補償回路は、
所定値から前記デジタル信号のデータを差し引く加算器と、
前記サンプリングクロック信号の周波数に係るサンプリングクロック切替信号に応じた電流を出力する電流源と、
前記電流源の出力電流を前記加算器の出力データに基づいてＤＡ変換して求めた電流を前記ＡＤ変換器の入力端に供給するＤＡ変換器と、
を備えることを特徴とする請求項１または２記載のビデオ信号入力回路。
【請求項５】
前記電流補償回路は、
所定値から前記デジタル信号のデータを差し引く加算器と、
前記加算器の出力データと、前記サンプリングクロック信号の周波数に係るサンプリングクロック切替信号のデータとを乗算する乗算器と、
前記乗算器の出力データに基づいてＤＡ変換して求めた電流を前記ＡＤ変換器の入力端に供給するＤＡ変換器と、
を備えることを特徴とする請求項１または２記載のビデオ信号入力回路。
【請求項６】
前記ＡＤ変換器が出力するデジタル信号を入力して前記電流補償回路に出力するローパスフィルタをさらに備えることを特徴とする請求項１乃至５のいずれか一に記載のビデオ信号入力回路。
【請求項７】
請求項１乃至６のいずれか一に記載のビデオ信号入力回路を備える映像機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号入力回路に関し、特に、容量結合によってアナログビデオ入力信号をＡＤコンバータに入力するビデオ信号入力回路に関する。
【背景技術】
【０００２】
テレビ受像機などの映像機器では、アナログビデオ信号をデジタル信号に変換した後、デジタル回路で信号処理することが一般的に行われている。アナログビデオ信号を入力するビデオ信号入力回路では、アナログビデオ信号をデジタル信号に変換するためのＡＤコンバータが使用される。ここで、ＡＤコンバータの入力電圧に関し、ＡＤコンバータが正しくＡＤ変換を行うことができるように、アナログビデオ信号に重畳する直流電圧を調整することが必要とされる。そこで、ビデオ信号入力回路のＡＤコンバータの入力には、アナログビデオ信号に重畳する直流電圧を調整するためのクランプ回路を設け、クランプ容量を介してアナログビデオ信号を入力することが行われる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３５４３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以下の分析は本発明において与えられる。
【０００５】
図１０は、特許文献１に記載されるような従来のビデオ信号入力回路の概要を示すブロック図である。図１０において、アナログビデオ信号Ａｉｎは、クランプ容量である容量素子Ｃｃを介してＡＤコンバータ１１に入力される。ＡＤコンバータ１１は、サンプリングクロック信号Ｓｃに基づいてアナログビデオ信号Ａｉｎをデジタル信号に変換し、デジタル信号Ｄｏｕｔとして出力する。また、クランプ回路１３は、ＡＤコンバータ１１の入力（ノードＰ１）に接続され、ＡＤコンバータ１１の入力電圧範囲が、ＡＤコンバータ１１が正しいＡＤ変換動作を行うように、ＡＤコンバータ１１の入力に重畳する直流電圧を調整する。
【０００６】
ＡＤコンバータ１１の入力部には、サンプリングクロック信号Ｓｃに応じて入力電圧のサンプリングおよびホールドを行うためのサンプルアンドホールド回路が設けられている。図１１は、一般的なＡＤコンバータの入力部におけるサンプルアンドホールド回路の回路図である。サンプルアンドホールド回路は、図１１（Ａ）に示す接続状態におけるサンプリング動作と、図１１（Ｂ）に示す接続状態におけるホールド動作とを、サンプリングクロック信号Ｓｃの１周期内で交互に行う。
【０００７】
図１１（Ａ）に示すサンプリング動作時において、オペアンプＡＭＰの出力と反転入力端子（−）間は、サンプリングクロック信号Ｓｃで制御されるホールドスイッチＳ２によって短絡され、ホールド容量Ｃ２の両端の電位差は０になる。同時に、オペアンプＡＭＰは利得１倍のバッファアンプとして動作するので、オペアンプＡＭＰが出力するサンプルアンドホールド信号Ｖｏｕｔ、およびオペアンプの反転入力端子（−）の電圧は、オペアンプＡＭＰの非反転入力端子（＋）に接続された基準電圧Ｅｒｅｆと等しくなる。オペアンプＡＭＰの反転入力端子（−）に一端が接続されるサンプリング容量Ｃ１の他端には、サンプリングクロック信号Ｓｃで制御されるサンプリングスイッチＳ１を介して、ＡＤコンバータ１１の入力電圧Ｅｉｎが印加され、サンプリング容量Ｃ１の両端には、Ｅｉｎ−Ｅｒｅｆの電圧がサンプリングされる。
【０００８】
図１１（Ｂ）に示すホールド動作時において、オペアンプＡＭＰの出力端子と反転入力端子（−）間にあるホールドスイッチＳ２は、サンプリングクロック信号Ｓｃによって開放とされる。同時に、オペアンプＡＭＰの反転入力端子（−）に接続されたサンプリング容量Ｃ１の他端には、サンプリングクロック信号Ｓｃによって制御されるサンプリングスイッチＳ１を介して、基準電圧Ｅｒｅｆが印加される。ここで、オペアンプＡＭＰは、サンプリング容量Ｃ１の両端がそれぞれ接続された反転入力端子（−）および非反転入力端子（＋）の間の電位差が０となるように、ホールド容量Ｃ２を介してオペアンプＡＭＰの出力から帰還を掛ける動作を行う。これにより、サンプリング容量Ｃ１からホールド容量Ｃ２への電荷の転送が行われる。サンプリング容量Ｃ１とホールド容量Ｃ２の値は等しく設定されているので、ホールド容量Ｃ２の両端には、サンプリング容量Ｃ１でサンプリングした電位差Ｅｉｎ−Ｅｒｅｆがホールドされ、サンプルアンドホールド信号Ｖｏｕｔとして出力される。
【０００９】
図１１に示すサンプルアンドホールド回路の動作において、サンプリング容量Ｃ１の両端の電位差は、サンプリングクロック信号Ｓｃに応じて、サンプリング動作時にはＥｉｎ−Ｅｒｅｆ、ホールド動作においては０となるような、充放電を繰り返す動作を行う。サンプリング容量Ｃ１への充電は、サンプリングクロック信号Ｓｃの１周期に１回行われ、１回の充電動作によって移動する電荷は、サンプリング容量Ｃ１の値Ｃ１と、充電される電圧Ｅｉｎ−Ｅｒｅｆの積となる。１秒間に移動する電荷の総量は、ＡＤコンバータ１１の入力に流れる平均的な入力電流と等しく、入力電流の値をＩ１とすると、Ｉ１は１回のサンプリング動作で移動する電荷と、サンプリングクロック信号Ｓｃの周波数ｆの積として（１）式のように表すことができる。
Ｉ１＝ｆ・Ｃ１・（Ｅｉｎ−Ｅｒｅｆ）    ・・・（１）
【００１０】
一方、ＡＤコンバータ１１の入力には、平均的な入力電流Ｉ１が流れることから、ＡＤコンバータ１１の入力が、等価入力抵抗Ｒを有する等価回路として（２）式のように表すことができる。
Ｉ１＝１／Ｒ・（Ｅｉｎ−Ｅｒｅｆ）    ・・・（２）
【００１１】
（１）式、（２）式から、等価入力抵抗Ｒは、下記の値となる。
Ｒ＝１／（ｆ・Ｃ１）    ・・・（３）
【００１２】
以上のことから、図１０に示す従来のビデオ信号入力回路の、ＡＤコンバータ１１の入力部の等価回路は、等価入力抵抗Ｒを含んだ等価回路に書き直すことができる。
【００１３】
図１２は、ＡＤコンバータ１１の入力部の等価回路である。アナログビデオ入力信号Ａｉｎは、クランプ容量である容量素子Ｃｃを介してＡＤコンバータ１１の入力に入力される。ＡＤコンバータ１１の入力と接地間には、抵抗値がＲの等価入力抵抗と、電圧Ｅｒｅｆの基準電圧源の直列回路が接続される。
【００１４】
ここで、アナログビデオ信号Ａｉｎは、図１３（Ａ）に示すアナログビデオ入力波形５０１であって、ＡＤコンバータ１１の入力には、図１３（Ｂ）に示すＡＤコンバータ入力波形５０５のような電圧波形が生じる。アナログビデオ入力波形５０１は、１水平走査期間Ｔｈ内に、同期信号部分５０２と輝度信号部分５０３を含み、輝度信号部分５０３には、波形の立ち上がりから立ち下がりまでの値が一定である振幅Ｅａの矩形波状の輝度信号が重畳されている。
【００１５】
これに対し、ＡＤコンバータ入力波形５０５は、立ち上がりの振幅はアナログビデオ入力波形５０５と同じくＥａであるが、立ち上がり後から立ち下がりまでの値が一定ではなく、サグと呼ばれるＥｂの値の電圧降下による波形歪を生ずる。
【００１６】
サグの大きさは、通常、入力の矩形波振幅Ｅａと電圧の低下分Ｅｂの比Ｅｂ／Ｅａで表され、その値をＳＡＧとする。容量素子Ｃｃの容量値Ｃと、ＡＤコンバータ１１の等価入力抵抗の値Ｒ、およびアナログビデオ入力波形の１水平走査期間Ｔｈにより、ＳＡＧは、下記の（４）式のように表すことができる。
ＳＡＧ＝Ｅｂ／Ｅａ＝Ｔｈ／（４・Ｃ・Ｒ）×０．００１  ・・・（４）
ただし、Ｔｈ、Ｃ、および、Ｒの単位は、それぞれμｓｅｃ、μＦ、およびＫΩである。
【００１７】
図１３（Ｂ）に示すサグが大きいと、テレビ受像機の画面に明るさのムラを生じ、画質を落とすことになる。そこで、視覚上、サグが無視できる値に抑える必要がある。例えば、ＡＤコンバータ１１の分解能が１０ｂｉｔの場合には、デジタル信号に変換された信号において、１０ｂｉｔの１ＬＳＢよりも十分小さい値に設定する。
【００１８】
サグの値は、（４）式のように、容量値Ｃと、抵抗値Ｒとに反比例する。したがって、サグの値ＳＡＧを小さくするためには、少なくともこのどちらか一方を大きくすればよい。ここで、ＡＤコンバータ１１の等価入力抵抗Ｒの値を大きくするためには、（３）式のように、ＡＤコンバータ１１のサンプリング容量Ｃ１の値、もしくは、サンプリングクロック信号Ｓｃの周波数ｆの値の、どちらかを小さくする必要がある。しかし、サンプリング容量Ｃ１はＡＤコンバータ１１に組み込まれた固定値であるので変更することができない。また、周波数ｆはアナログビデオ入力信号Ａｉｎを正しくデジタル信号に変換するために適正な値にする必要があり、変更は容易ではない。
【００１９】
このため、通常は、クランプ容量の容量値Ｃの値を大きく設定することで、サグを実質的に無視できる値に抑えることが行われる。サグの許容値を満たすために必要なクランプ容量の値Ｃは、（４）式を変形した下記の（５）式で求めることができる。
Ｃ＝Ｔｈ／（４・Ｒ・ＳＡＧ）×０．００１  ・・・（５）
【００２０】
ビデオ信号入力回路の入力信号として、通称フルＨＤと呼ばれる広帯域のコンポーネント輝度信号があり、このような信号の場合には、１水平走査期間Ｔｈは、約１５μｓｅｃであり、サンプリングクロック信号の周波数ｆは、１４８．５ＭＨｚとなる。ＡＤコンバータ１１のサンプリング容量Ｃ１を１ｐＦとすると、ＡＤコンバータ１１の等価入力抵抗の抵抗値Ｒは、（３）式から、６．７３ＫΩとなる。
【００２１】
また、輝度信号として入力される矩形波の振幅Ｅａは、最大７００ｍＶとなり、分解能が１０ｂｉｔで入力レンジが１ＶｐｐのＡＤコンバータ１１において、ＡＤコンバータ１１の出力におけるサグの許容値を、１ＬＳＢよりも十分小さい０．１ＬＳＢとする。この場合、ＡＤコンバータ１１の入力でのサグによる電圧の低下分Ｅｂは、１０００／１０２３×０．１＝０．０９８ｍＶになる。
【００２２】
以上の値から、サグの許容値を満たすクランプ容量の値Ｃを（５）式から求めると、４．０μＦとなる。外付け部品としてこのような値に近い容量を有するものとしては、サイズが大きい有極性の容量素子となる。このため、プリント基板面積の実装面積の増大を招き、コストアップにつながってしまう。
【課題を解決するための手段】
【００２３】
本発明の１つのアスペクト（側面）に係るビデオ信号入力回路は、容量素子と、アナログビデオ信号を容量素子を介して入力しサンプリングクロック信号によってサンプリング容量に保持し、保持した電圧をデジタル信号に変換するＡＤ変換器と、ＡＤ変換器の入力端からＡＤ変換器の内部に流れ込むアナログビデオ信号に係る電流を減ずるように、デジタル信号およびサンプリングクロック信号に係るデータに基づいてＡＤ変換器の入力端に電流を供給する電流補償回路と、を備える。
【発明の効果】
【００２４】
本発明によれば、容量素子の値を小さくして、実装面積の増大を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施例に係るビデオ信号入力回路の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る入力電流補償回路のブロック図である。
【図３】本発明の第１の実施例に係るビデオ信号入力回路の主要部の等価回路である。
【図４】本発明の第２の実施例に係るビデオ信号入力回路の構成を示すブロック図である。
【図５】本発明の第２の実施例に係る入力電流補償回路のブロック図である。
【図６】本発明の第２の実施例に係る入力電流補償回路の他のブロック図である。
【図７】本発明の第３の実施例に係るビデオ信号入力回路の構成を示すブロック図である。
【図８】本発明の第３の実施例に係るビデオ信号入力回路の主要な信号の波形を示す図である。
【図９】本発明の第３の実施例に係るビデオ信号入力回路の構成を示す他のブロック図である。
【図１０】従来のビデオ信号入力回路の概要を示すブロック図である。
【図１１】一般的なＡＤコンバータの入力部におけるサンプルアンドホールド回路の回路図である。
【図１２】ＡＤコンバータの入力部の等価回路である。
【図１３】アナログビデオ信号の波形を示す図である。
【発明を実施するための形態】
【００２６】
本発明の実施形態に係るビデオ信号入力回路は、容量素子（図１のＣｃに相当）と、アナログビデオ信号（図１のＡｉｎに相当）を容量素子を介して入力してサンプリングクロック信号（図１のＳｃに相当）によってサンプリング容量に保持し、保持した電圧をデジタル信号（図１のＤｏｕｔに相当）に変換するＡＤ変換器（図１の１１に相当）と、ＡＤ変換器の入力端からＡＤ変換器の内部に流れ込むアナログビデオ信号に係る電流を減ずるように、デジタル信号およびサンプリングクロック信号に係るデータに基づいてＡＤ変換器の入力端（図１のＰ１に相当）に電流を供給する電流補償回路（図１の１２に相当）と、を備える。
【００２７】
ビデオ信号入力回路において、電流補償回路は、サンプリングクロック信号の周波数に比例する電流をＡＤ変換器の入力端に供給するようにしてもよい。
【００２８】
ビデオ信号入力回路において、電流補償回路は、所定値からデジタル信号のデータを差し引く加算器（図２の２１に相当）と、サンプリングクロック信号の周波数に比例する電流を出力する周波数電流変換回路（図２の２４に相当）と、周波数電流変換回路の出力電流を加算器の出力データに基づいてＤＡ変換して求めた電流をＡＤ変換器の入力端に供給するＤＡ変換器（図２の２３に相当）と、を備えるようにしてもよい。
【００２９】
ビデオ信号入力回路において、電流補償回路は、所定値からデジタル信号のデータを差し引く加算器（図５の２１に相当）と、サンプリングクロック信号の周波数に係るサンプリングクロック切替信号に応じた電流を出力する電流源（図２の２５に相当）と、電流源の出力電流を加算器の出力データに基づいてＤＡ変換して求めた電流をＡＤ変換器の入力端に供給するＤＡ変換器（図５の２３に相当）と、を備えるようにしてもよい。
【００３０】
ビデオ信号入力回路において、電流補償回路は、所定値からデジタル信号のデータを差し引く加算器（図６の２１に相当）と、加算器の出力データと、サンプリングクロック信号の周波数に係るサンプリングクロック切替信号のデータとを乗算する乗算器（図６の２６に相当）と、乗算器の出力データに基づいてＤＡ変換して求めた電流をＡＤ変換器の入力端に供給するＤＡ変換器（図６の２３ａに相当）と、を備えるようにしてもよい。
【００３１】
ビデオ信号入力回路において、ＡＤ変換器が出力するデジタル信号を入力して電流補償回路に出力するローパスフィルタ（図７、図９の１４に相当）をさらに備えるようにしてもよい。
【００３２】
以上のようなビデオ信号入力回路によれば、ＡＤ変換器が出力するデジタル信号と、ＡＤ変換器のサンプリングクロック信号またはサンプリングクロック切換信号とを受けて、ＡＤ変換器の入力へ電流を帰還する電流補償回路を設ける。ここで、電流補償回路の出力の特性を、ＡＤ変換器の等価入力抵抗と絶対値が等しい負性抵抗とすることにより、ＡＤ変換器の入力等価抵抗と電流補償回路の出力の負性抵抗の合成によって実質的に無限大の入力抵抗が得られる。したがって、容量素子（クランプ容量）の値を小さくした場合に増加する、ＡＤ変換器の有限の等価入力抵抗とクランプ容量で生ずるサグの発生を実質的に０にすることができる。この結果、小容量のクランプ容量の使用が可能となるため、外付け部品として部品サイズが小さい素子を使用して、プリント基板面積の実装面積の削減とコストダウンが可能になる。
【００３３】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００３４】
図１は、本発明の第１の実施例に係るビデオ信号入力回路の構成を示すブロック図である。図１において、ビデオ信号入力回路は、クランプ容量である容量素子Ｃｃ、クランプ回路１３、ＡＤコンバータ１１、入力電流補償回路１２を備える。
【００３５】
アナログビデオ信号Ａｉｎは、容量素子Ｃｃを介してＡＤコンバータ１１に入力され、サンプリングクロック信号Ｓｃを受けたＡＤコンバータ１１によってデジタル信号に変換され、出力データ信号Ｄｏｕｔとして出力される。また、ＡＤコンバータ１１の入力（ノードＰ１）には、クランプ回路１３が接続され、ＡＤコンバータ１１の入力電圧範囲が、ＡＤコンバータ１１が正しいＡＤ変換動作を行うように、ＡＤコンバータ１１の入力に重畳する直流電圧を調整する。入力電流補償回路１２は、出力データ信号Ｄｏｕｔおよびサンプリングクロック信号Ｓｃを入力して補償電流を生成し、ＡＤコンバータ１１の入力に出力する。
【００３６】
次に、入力電流補償回路１２について説明する。図２は、入力電流補償回路１２のブロック図である。入力電流補償回路１２は、加算器２１、電流出力ＤＡコンバータ２３、周波数電流変換回路２４を備える。
【００３７】
加算器２１は、出力データ信号ＤｏｕｔとオフセットデータＮの差分を電流出力ＤＡコンバータ２３に出力する。周波数電流変換回路２４は、サンプリングクロック信号Ｓｃの周波数ｆに比例する電流を生成して電流出力ＤＡコンバータ２３に出力する。電流出力ＤＡコンバータ２３は、出力する周波数電流変換回路２４が出力する電流に対し、加算器２１の出力データによってＤＡ変換した出力電流Ｉ２をＡＤコンバータ１１の入力（ノードＰ１）に供給する。
【００３８】
加算器２１は、出力データ信号Ｄｏｕｔとして、ＡＤコンバータ１１の入力電圧ＥｉｎをＡＤコンバータ１１の変換利得Ｋａｄに比例したデータＫａｄ・Ｅｉｎと、オフセットデータＮとを入力し、差分Ｎ−Ｋａｄ・Ｅｉｎを出力する。
【００３９】
周波数電流変換回路２４は、サンプリングクロック信号Ｓｃの周波数ｆに比例（比例定数Ｋｆｉ）した基準電流Ｋｆｉ・ｆを出力する。
【００４０】
電流出力ＤＡコンバータ２３は、周波数電流変換回路２４の出力である基準電流Ｋｆｉ・ｆと、加算器の出力データであるＮ−Ｋａｄ・Ｅｉｎとを乗じた電流Ｉ２を出力する。Ｉ２の値は、下記で表される。
Ｉ２＝Ｋｆｉ・ｆ・（Ｎ−Ｋａｄ・Ｅｉｎ）    ・・・（６）
【００４１】
ここで、周波数電流変換回路２４の変換利得Ｋｆｉと、オフセットデータＮを、それぞれ、ＡＤコンバータ１１のサンプリング容量Ｃ１の値Ｃ１、ＡＤコンバータ１１の変換利得Ｋａｄ、基準電圧３０１の電圧値Ｅｒｅｆにより、下記のように設定する。
Ｋｆｉ＝Ｃ１／Ｋａｄ    ・・・（７）
Ｎ＝Ｋａｄ・Ｅｒｅｆ    ・・・（８）
【００４２】
（７）式、（８）式、（３）式を用いて、（６）式を下記にように変形することができる。
Ｉ２＝−１／Ｒ（Ｅｉｎ−Ｅｒｅｆ）    ・・・（９）
【００４３】
（９）式は、入力電流補償回路１２の出力電流Ｉ２が、−Ｒの値を有する負性抵抗にＥｉｎ−Ｅｒｅｆの電位差が与えられた場合に流れる電流と同じであることを示している。Ｅｉｎは、入力電流補償回路１２の出力に印加される電圧であるので、入力電流補償回路１２の出力は、等価回路として、ＡＤコンバータ１１の入力とＥｒｅｆの値を有する電圧源との間に接続された、−Ｒの値を有する負性抵抗となる。
【００４４】
以上のことから、ビデオ信号入力回路における、ＡＤコンバータ１１の入力部の等価回路は、ＡＤコンバータ１１の等価入力抵抗Ｒ、および、入力電流補償回路１２の出力の負性抵抗−Ｒを含む図３に示すような回路となる。
【００４５】
図３において、入力電流補償回路１２の出力と接地間には、抵抗値が−Ｒの等価抵抗と、電圧値がＥｒｅｆの電圧源との直列回路が接続される。これにより、ＡＤコンバータ１１の入力において、抵抗値がＲであるＡＤコンバータ１１の等価入力抵抗と、抵抗値が−Ｒである入力電流補償回路１２の出力抵抗である等価抵抗とが並列に接続される。すなわち、入力電流補償回路１２を設けて、入力電流補償回路１２の出力をＡＤコンバータ１１の入力に帰還させることで、入力電流補償回路１２の出力が、等価回路上、ＡＤコンバータ１１の等価入力抵抗Ｒと絶対値が等しい負性抵抗となるように構成することができる。なお、入力電流補償回路１２の出力における負性抵抗の値は、絶対値がＡＤコンバータ１１の等価入力抵抗Ｒより若干小さくするように（７）式、（８）式において設定することが回路の安定性にとって望ましい。入力電流補償回路１２の出力における負性抵抗の絶対値がＡＤコンバータ１１の等価入力抵抗Ｒ以上であると、ＡＤコンバータ１１と入力電流補償回路１２とで正帰還の利得が１以上となってビデオ信号入力回路が発振する虞がある。
【００４６】
以上のような構成のビデオ信号入力回路によれば、ＡＤコンバータ１１の等価入力抵抗と入力電流補償回路１２の出力の等価抵抗の合成抵抗値を実質的に無限大とすることができる。したがって、容量素子Ｃｃ（クランプ容量）とＡＤコンバータ１１の有限の等価入力抵抗で生ずるサグの発生を抑えることができる。
【実施例２】
【００４７】
図４は、本発明の第２の実施例に係るビデオ信号入力回路の構成を示すブロック図である。図４において、図１と同一の符号は、同一物を表し、その説明を省略する。図４のビデオ信号入力回路は、図１の入力電流補償回路１２に替えて入力電流補償回路１２ａを備える。
【００４８】
次に、入力電流補償回路１２ａについて説明する。図５は、入力電流補償回路１２ａのブロック図である。図５において、図２と同一の符号は、同一物を表し、その説明を省略する。入力電流補償回路１２ａは、図２の周波数電流変換回路２４を、サンプリングクロック切換用の制御信号ＳＥＬを入力して基準電流Ｉｒｅｆを出力する基準電流源２５に置き換えたものである。
【００４９】
基準電流源２５は、制御信号ＳＥＬに応じて、ＡＤコンバータ１１のサンプリングクロック信号Ｓｃの周波数ｆに比例した値の電流を選択的に切り換えて、基準電流Ｉｒｅｆとして電流出力ＤＡコンバータ２３に出力する。
【００５０】
電流出力ＤＡコンバータ２３は、基準電流源２５の出力基準電流Ｉｒｅｆと、加算器２１の出力データであるＮ−Ｋａｄ・Ｅｉｎを乗じた電流Ｉ２を出力する。Ｉ２の値は、下記の（１０）式で表される。
Ｉ２＝Ｉｒｅｆ・（Ｎ−Ｋａｄ・Ｅｉｎ）    ・・・（１０）
【００５１】
ここで、基準電流ＩｒｅｆとオフセットデータＮを、それぞれ、ＡＤコンバータ１１のサンプリング容量Ｃ１の値Ｃ１、ＡＤコンバータ１１の変換利得Ｋａｄ、基準電圧源の電圧値Ｅｒｅｆにより、下記のように設定する。
Ｉｒｅｆ＝Ｃ１・ｆ／Ｋａｄ    ・・・（１１）
Ｎ＝Ｋａｄ・Ｅｒｅｆ    ・・・（１２）
【００５２】
（１１）式、（１２）式、（３）式を用いて、（１０）式を下記にように変形することができる。
Ｉ２＝−１／Ｒ（Ｅｉｎ−Ｅｒｅｆ）    ・・・（１３）
【００５３】
（１３）式に示す入力電流補償回路１２ａの出力電流Ｉ２は、（９）式に示した入力電流補償回路１２の出力電流と同じである。したがって、入力電流補償回路１２ａの出力は、第１の実施例の入力電流補償回路１２と同じく、等価回路的に、ＡＤコンバータ１１の入力と、Ｅｒｅｆの値を有する電圧源との間に接続された、−Ｒの値を有する負性抵抗となる。
【００５４】
以上のように、実施例２のビデオ信号入力回路においても、実施例１のビデオ信号入力回路と同じく、ＡＤコンバータ１１の入力には、抵抗値がＲであるＡＤコンバータ１１の等価入力抵抗と、抵抗値が−Ｒである入力電流補償回路１２ａの出力抵抗である等価抵抗とが並列に接続される。したがって、これらの抵抗の合成抵抗は実質的に無限大となって、クランプ容量とＡＤコンバータ１１の等価入力抵抗とで生ずるサグの発生を抑えることができる。
【００５５】
実施例２のビデオ信号入力回路では、電流出力ＤＡコンバータ２３に供給する基準電流を、制御信号ＳＥＬを入力して出力電流値を切り換えて出力する基準電流源２５で生成している。したがって、実施例１のように、サンプリングクロック信号Ｓｃを基にして、サンプリングクロック信号の周波数ｆに比例した基準電流を生成するための周波数検出機能を有する周波数電流変換回路２４が不要となり、周波数検出に要する回路を削減することができる。
【００５６】
また、図５に示す入力電流補償回路１２ａは、図６に示す入力電流補償回路１２ｂに置き換えることもできる。図６は、入力電流補償回路１２ｂのブロック図である。図６において、乗算器２６は、加算器２１の出力であるＮ−Ｋａｄ・Ｅｉｎと、サンプリングクロック切換用の制御信号ＳＥＬとの積であるＳＥＬ・（Ｎ−Ｋａｄ・Ｅｉｎ）を算出して、電流出力ＤＡコンバータ２３ａに出力する。
【００５７】
電流出力ＤＡコンバータ２３ａは、乗算器２６の出力であるＳＥＬ・（Ｎ−Ｋａｄ・Ｅｉｎ）に比例した出力電流Ｉ２を、ＡＤコンバータ１１の入力に供給する。Ｉ２の値は、下記の（１４）式で表される。
Ｉ２＝ＳＥＬ・（Ｎ−Ｋａｄ・Ｅｉｎ）  ・・・（１４）
【００５８】
ここで、制御信号の値ＳＥＬと、オフセットデータＮを、それぞれ、ＡＤコンバータ１１のサンプリング容量Ｃ１の値Ｃ１、ＡＤコンバータ１１の変換利得Ｋａｄ、基準電圧源の電圧値Ｅｒｅｆにより、下記のように設定する。
ＳＥＬ＝Ｃ１・ｆ／Ｋａｄ    ・・・（１５）
Ｎ＝Ｋａｄ・Ｅｒｅｆ    ・・・（１６）
【００５９】
（１５）式、（１６）式、（３）式を用いて、（１４）式は、（１３）式と同じく下記のように変形することができる。
Ｉ２＝−１／Ｒ（Ｅｉｎ−Ｅｒｅｆ）    ・・・（１７）
【００６０】
（１７）式より、図６に示す入力電流補償回路１２ｂの出力は、図５に示す入力電流補償回路１２ａと同じく、等価回路的に、ＡＤコンバータ１１の入力と、Ｅｒｅｆの値を有する電圧源との間に接続された、−Ｒの値を有する負性抵抗と同じとなる。
【００６１】
図６に示す入力電流補償回路１２ｂでは、電流出力ＤＡコンバータ２３ａの入力データを、制御信号ＳＥＬに比例して増減する構成としている。したがって、電流出力ＤＡコンバータ２３ａに基準電流を供給するための、周波数電流変換回路２４や基準電流源２５などのアナログ回路を、デジタル回路である乗算器２６に置き換えることができ、回路構成を簡略化することが可能となる。
【実施例３】
【００６２】
図７は、本発明の第３の実施例に係るビデオ信号入力回路の構成を示すブロック図である。図７において、図１と同一の符号は、同一物を表し、その説明を省略する。本実施例のビデオ信号入力回路は、第１の実施例のビデオ信号入力回路の入力電流補償回路１２の入力と、ＡＤコンバータ１１の出力との間にＬＰＦ（ローパスフィルタ）１４を備える。
【００６３】
次に、図７に示すビデオ信号入力回路の動作について説明する。図８は、本発明の第３の実施例に係るビデオ信号入力回路の主要な信号の波形を示す図である。図８（Ａ）はアナログビデオ信号Ａｉｎの波形５０１、図８（Ｂ）はＡＤコンバータ１１の出力波形６０１、図８（Ｃ）はＬＰＦ１４の出力波形７０１を、それぞれ示す。
【００６４】
アナログビデオ入力波形５０１は、１水平走査期間Ｔｈ内に、同期信号部分５０２と輝度信号部分５０３を含み、輝度信号部分５０３には、高周波成分５０４を重畳した矩形波状の輝度信号が含まれる。アナログビデオ信号Ａｉｎは、容量素子（クランプ容量）Ｃｃを介してＡＤコンバータ１１に入力され、ＡＤコンバータ１１によってデジタル信号に変換されて、出力データ信号ＤｏｕｔとしてＡＤコンバータ出力波形６０１のような信号として出力される。ＡＤコンバータ出力波形６０１には、アナログビデオ入力波形５０１が有する高周波成分５０４に対応した高周波データ６０２が重畳している。ＬＰＦ１４は、出力データ信号Ｄｏｕｔを入力し、ＡＤコンバータ出力波形６０１に含まれている高周波データ６０２を除去したＬＰＦ出力波形７０１を、入力電流補償回路１２に出力する。
【００６５】
本実施例のビデオ信号入力回路においては、入力電流補償回路１２の入力にＬＰＦ１４を設けて、入力電流補償回路１２に入力される高周波成分を除去している。このため、入力電流補償回路１２において、出力データ信号Ｄｏｕｔが変化するサンプリングクロック周波数に追従して動作する必要があった加算器２１および電流出力ＤＡコンバータ２３の動作速度を、サンプリングクロック信号Ｓｃの周波数ｆより低く設定することができる。これにより、加算器２１や電流出力ＤＡコンバータ２３の回路規模の増大や、消費電流の増加を低減することが可能となる。
【００６６】
また、図９に示すように、実施例２における入力電流補償回路１２ｂの入力と、ＡＤコンバータ１１の出力との間にＬＰＦ１４を設けることもできる。この場合においても、入力電流補償回路１２ｂが有する加算器２１、乗算器２６、電流出力ＤＡコンバータ２３ａは、出力データ信号Ｄｏｕｔが変化するサンプリングクロック周波数に追従して動作する必要がない。したがって、加算器２１、乗算器２６、電流出力ＤＡコンバータ２３ａの回路規模の増大や、消費電流の増加を低減することが可能となる。
【００６７】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６８】
１１  ＡＤコンバータ
１２、１２ａ、１２ｂ  入力電流補償回路
１３  クランプ回路
１４  ＬＰＦ
２１  加算器
２３、２３ａ  電流出力ＤＡコンバータ
２４  周波数電流変換回路
２５  基準電流源
２６  乗算器
Ｃｃ  容量素子
【図１】
2011004000.tif 000003
【図２】
2011004000.tif 000004
【図３】
2011004000.tif 000005
【図４】
2011004000.tif 000006
【図５】
2011004000.tif 000007
【図６】
2011004000.tif 000008
【図７】
2011004000.tif 000009
【図８】
2011004000.tif 000010
【図９】
2011004000.tif 000011
【図１０】
2011004000.tif 000012
【図１１】
2011004000.tif 000013
【図１２】
2011004000.tif 000014
【図１３】
2011004000.tif 000015