(57)【要約】【課題】  所望の極浅拡散層を形成することが可能な半導体製造方法を提供する。【解決手段】  シリコン基板１にイオン注入するイオン注入工程と、イオン注入工程の後に、シリコン基板１にマイクロ波を照射するマイクロ波照射工程と、マイクロ波照射工程の後に、シリコン基板１を熱処理装置に移し、シリコン基板に０．１ミリ以上１００ｍ秒以下のパルス幅の光を照射することにより、シリコン基板１を熱処理する熱処理工程と、を備える。【選択図】  図１Ｄ
2011077408.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にイオン注入するイオン注入工程と、
前記イオン注入工程の後に、前記半導体基板にマイクロ波を照射するマイクロ波照射工
程と、
前記マイクロ波照射工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒以下のパ
ルス幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板にイオン注入するイオン注入工程と、
前記イオン注入工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒以下のパルス
幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、
前記熱処理工程の後に、前記半導体基板をマイクロ波照射装置に移し、前記半導体基板
にマイクロ波を照射するマイクロ波照射工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記マイクロ波照射工程において、前記半導体基板にマイクロ波を照射することにより
、前記半導体基板の基板温度を６００℃以下で熱処理することを特徴とする請求項１また
は２に記載の半導体装置の製造方法。
【請求項４】
前記熱処理工程の前に、前記半導体基板を予備過熱する予備過熱工程をさらに備え、前
記半導体基板を前記予備過熱工程により予備過熱された温度に保持した状態で、前記熱処
理工程を行うことを特徴とする請求項１乃至３いずれか一項に記載の半導体装置の製造方
法。
【請求項５】
前記熱処理工程において、前記半導体基板に照射する前記光の光源が、キセノンフラッ
シュランプ、又は、波長が５００ｎｍ〜１１μｍのレーザーであることを特徴とする請求
項１乃至４いずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に不純物拡散層の形成方法に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）を高性能化するために、ＬＳＩを構成する素子の微細化が推
進されてきた。素子の微細化には、不純物拡散層の面積を縮小するだけでなく、不純物拡
散層を浅く形成する必要がある。不純物拡散層を浅く形成するためには、不純物イオンを
注入するイオン注入法、及びイオン注入により半導体基板に注入された不純物イオンの活
性化及びイオン注入により半導体基板に形成された結晶欠陥の回復をさせるための熱処理
（アニール）法を最適化することが重要である。
【０００３】
従来、アニール法として、ハロゲンランプを用いたＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａ
ｌ  Ａｎｎｅａｌ）が用いられてきた。しかし、半導体基板に注入される不純物イオン（
例えば、ボロン（Ｂ）イオン、リン（Ｐ）イオン、砒素（Ａｓ）イオン等）は、半導体基
板（例えば、シリコン（Ｓｉ）基板）中での拡散係数が大きいため、ＲＴＡでは不純物イ
オンの拡散が生じ、浅い不純物拡散層を形成することは困難である。また、不純物イオン
の拡散を抑制するために、アニール温度を下げることも可能であるが、アニール温度を下
げることにより不純物の活性化率が低下し、不純物拡散層の電気抵抗が増大するという問
題が生じる。このように、従来のハロゲンランプを用いたＲＴＡ処理では、低抵抗かつ浅
い（深さ２０ｎｍ以下）不純物拡散層を形成することが困難であった。
【０００４】
これに対し、近年、低抵抗かつ浅い不純物拡散層を形成することを可能にする技術とし
て、キセノン（Ｘｅ）等の希ガスが封入されたフラッシュランプによるアニール法（以下
、フラッシュランプアニール）、及びＣＯ２レーザー等によるアニール法（以下、レーザ
ーアニール）が検討されている。フラッシュランプアニール及びレーザーアニールは、ミ
リ秒オーダーの超短時間のアニール（以下、ＭＳＡ（Ｍｉｌｌｉｓｅｃｏｎｄ  Ａｎｎｅ
ａｌ））であり、超短時間かつ高温のアニールであるために、不純物イオンの抑制と、不
純物イオンの高活性率化を両立でき、低抵抗かつ浅い拡散層の形成が可能となる（例えば
、特許文献１参照）。ＭＳＡでは、短時間で半導体基板を高温にアニールするため、アニ
ール前に半導体基板を予備過熱する必要があり、例えば、ハロゲンランプで予備過熱後、
フラッシュランプアニールする（例えば、特許文献１参照。）。このように、ＭＳＡでは
、低抵抗かつ浅い不純物拡散層の形成が可能であるが、アニール時間が超端時間であるた
め、イオン注入の際に半導体基板に形成された結晶欠陥を十分に回復することができない
おそれがある。結晶欠陥が十分に回復しない場合、結晶欠陥を介して電流が流れる、所謂
ジャンクションリークにより、消費電力の増大、トランジスタのオン・オフ動作がしない
等の問題が発生する可能性がある。
【０００５】
これに対して、特許文献２に開示されているように、フラッシュランプアニールとスパ
イクＲＴＡを組み合わせることにより、フラッシュランプアニールにより不純物イオンの
活性化を行い、スパイクＲＴＡにより半導体基板に形成された結晶欠陥回復を行うことが
可能である。しかし、スパイクＲＴＡにより結晶欠陥を回復させるには、半導体基板温度
を比較的高温（例えば、１０００℃以上）にする必要があるため、半導体基板に注入され
た不純物イオンが拡散してしまい、浅い不純物拡散層を形成することが困難である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００９−５０９３３２号公報。
【特許文献２】特開２００８−１９２９２４号公報。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、所望の極浅拡散層を形成することが可能な半導体製造方法を提供することを
目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体装置の製造方法は、半導体基板にイオン注入するイオン注入工
程と、前記イオン注入工程の後に、前記半導体基板にマイクロ波を照射するマイクロ波照
射工程と、前記マイクロ波照射工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒
以下のパルス幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、
を備えることを特徴とする。
【０００９】
本発明の別態様の半導体装置の製造方法は、半導体基板にイオン注入するイオン注入工
程と、前記イオン注入工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒以下のパ
ルス幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、前記熱処
理工程の後に、前記半導体基板をマイクロ波照射装置に移し、前記半導体基板にマイクロ
波を照射するマイクロ波照射工程と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明は、所望の極浅拡散層を形成することが可能な半導体製造方法を提供することが
可能である。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図１Ｂ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図１Ｃ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図１Ｄ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図１Ｅ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図１Ｆ】本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図２】シリコン基板にボロンを注入した後に、それぞれマイクロ波アニールした場合と、スパイクＲＴＡした場合との、シリコン基板断面ＴＥＭ画像。
【図３】シリコン基板の深さ方向に対する不純物濃度をＳＩＭＳにより測定したグラフ。
【図４Ａ】本発明の実施例２に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図４Ｂ】本発明の実施例２に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図４Ｃ】本発明の実施例２に係る半導体装置の製造方法の一部を模式的に示す断面図。
【図４Ｄ】本発明の実施例２に係る半導体装置の製造方法の一部を模式的に示す断面図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００１３】
本発明の実施例１に係る半導体装置の製造方法について、図１を参照して説明する。図
１は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である
。
【００１４】
以下、本発明の実施例１に半導体装置の製造方法を用いて、ＭＯＳ（Ｍｅｔａｌ  Ｏｘ
ｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの拡散層を形成する方法について説
明する。
【００１５】
まず、図１Ａに示すように、既知の方法により、シリコン基板１の主表面に素子分離領
域２を形成した後、既知のイオン注入技術により、シリコン基板１の主面にウェル拡散層
領域３を形成する。次いで、既知の方法により、ウェル拡散層領域３上にゲート絶縁膜４
及び多結晶シリコンなどからなるゲート電極５を形成する。
【００１６】
次に、図１Ｂに示すように、既知のイオン注入技術により、ゲート電極５をマスクとし
てシリコン基板１の主面にイオン注入を行うことにより、トランジスタのソース・ドレイ
ン・エクステンション領域となる比較的浅いイオン注入領域６を形成する。このとき、浅
いイオン注入領域６には、イオン注入により、結晶欠陥が形成される。
【００１７】
次に、図１Ｃに示すように、シリコン基板１の主面全面にシリコン酸化膜などを堆積し
た後、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法等により、シリコン酸化
膜をエッチバックすることにより、ゲート側壁絶縁膜７を形成する。次いで、ゲート電極
５及びゲート側壁絶縁膜７をマスクとして、既知のイオン注入技術により、トランジスタ
のソース・ドレイン・コンタクト領域となる比較的深いイオン注入領域８を形成する。こ
のとき、深いイオン注入領域８には、イオン注入により、結晶欠陥が形成される。
【００１８】
次に、図１Ｄに示すように、シリコン基板１の全面にマイクロ波を照射することにより
シリコン基板１のアニールを実施する（以下、「マイクロ波アニール」と称する）。照射
するマイクロ波の周波数は３ＧＨｚ〜３ＴＨｚの範囲であり、例えば、５．８ＧＨｚ程度
の周波数を用いる。シリコン基板１にマイクロ波を照射することにより、シリコン基板１
の温度を６００℃以下、例えば、５００℃程度となるようにアニールする。マイクロ波ア
ニールでは、数分間アニールを行うため、シリコン基板１の表面裏面の温度はほぼ均一と
なる。シリコン基板１の表面又は裏面の温度は、非接触の放射温度計により測定可能であ
る。このように、シリコン基板１にマイクロ波を照射することにより、浅いイオン注入領
域６と、深いイオン注入領域８に形成された結晶欠陥を回復させることが可能である。
【００１９】
ここで、結晶欠陥を回復するためにマイクロ波アニールを用いる利点について説明する
。上述のように、マイクロ波アニールを、シリコン基板１のイオン注入領域（浅いイオン
注入領域６及び深いイオン注入領域８）に形成された結晶欠陥を回復するために用いられ
る。結晶欠陥は、主に、イオン注入領域を形成する際のイオン注入により形成されたもの
である。従来、イオン注入領域に形成された結晶欠陥を回復するには、スパイクＲＴＡ（
ｓｐｉｋｅ  Ｒａｐｉｄ  Ｔｈａｒｍａｌ  Ａｎｎｅａｌ）等が用いられる。スパイクＲ
ＴＡでは、比較的短時間（例えば、半値幅が１〜２秒程度）で、シリコン基板をアニール
することによりイオン注入領域に形成された結晶欠陥を回復させる。このとき、スパイク
ＲＴＡでは、結晶欠陥を回復させるために、シリコン基板の温度を１０００℃程度以上に
する必要がある。このため、スパイクＲＴＡにより、イオン注入領域の結晶欠陥が回復す
るとともに、イオン注入領域の不純物イオンが拡散してしまう問題があった。これに対し
、本実施例で用いる、マイクロ波によりアニール（マイクロ波アニール）では、マイクロ
波をシリコン基板に照射することによりシリコン基板にシリコン原子の振動或は回転が励
起され、シリコン基板表現温度を２００℃〜６００℃程度の低温に保ちアニールすること
ができる。このため、温度勾配による不純物の急速な拡散を抑制しながら、結晶欠陥の回
復が可能である。このように、マイクロ波アニールによれば、イオン注入領域中の不純物
イオンの拡散を抑制しつつ、イオン注入領域に形成された結晶欠陥を回復させることが可
能である。
【００２０】
次に、図１Ｅに示すように、シリコン基板１を熱処理装置に移し、フラッシュランプア
ニールによりシリコン基板１のアニールを実施する。シリコン基板１をフラッシュランプ
アニールにより熱処理することにより、浅いイオン注入領域６と、深いイオン注入領域８
とに導入された不純物イオンが活性化され、各々、ソース・ドレイン・エクステンション
拡散層領域１６、及びソース・ドレイン・コンタクト拡散層領域１８が得られる。
【００２１】
フラッシュランプアニールでは、０．１ミリ秒以上１００ｍ以下のパルス幅の光を用い
て、シリコン基板１の表面の温度が１１００℃程度以上となるようにアニールを行う。こ
のように、フラッシュランプアニールでは、超短時間かつ高温のアニールであるために、
不純物イオンの抑制と、不純物イオンの高活性率化を両立できる。なお、フラッシュラン
プアニールの光源から出力される光のエネルギー密度は、例えば、２５Ｊ／ｃｍ２程度で
ある。フラッシュランプアニールの光源としては、例えば、キセノンフラッシュランプを
用いる。
【００２２】
また、フラッシュランプアニールを実施する際には、熱処理装置に設けられた予備過熱
装置３０により、シリコン基板１を３００℃から６００℃程度の温度に加熱（予備過熱）
し、シリコン基板１を予備過熱された温度に保持した状態で、フラッシュランプアニール
してもよい。これは、フラッシュランプアニールにより、シリコン基板１の温度が急激に
上昇し、熱応力によりシリコン基板１が割れることを防ぐためである。予備過熱装置とし
て、例えば、内部に抵抗発熱ヒーターを内蔵した金属板から構成されるホットプレートを
用い、内部に埋め込まれた熱電対式の温度計によりホットプレートの温度を制御する。
【００２３】
なお、本実施例では、熱処理として、フラッシュランプアニールを用いる場合について
説明したが、レーザーアニールを用いてもよい。レーザーアニールを用いる場合も、０．
１ミリ以上１００ｍ秒以下のパルス幅の光を用いる。レーザーアニールの場合には、波長
が５００ｎｍ〜１１μｍのレーザー（例えば、ＣＯ２レーザー）を用いることが望ましい
。
【００２４】
次に、図１Ｆに示すように、スパッタ法等により、シリコン基板１の表面にニッケル（
Ｎｉ）等の金属を堆積し、加熱処理を行うことにより、ゲート電極５上及びソース・ドレ
イン・コンタクト拡散層領域１８上をそれぞれシリサイド化し、ニッケルシリサイド膜１
９を形成する。加熱処理後、素子分離領域２上等に残った未反応の金属をウェットエッチ
ング等により除去する。次いで、シリコン基板１の表面に、例えば、シリコン酸化膜等の
層間絶縁膜２０を堆積した後、ゲート電極５上及びソース・ドレイン・コンタクト拡散層
領域１８上に、それぞれコンタクトホールを形成する。次いで、コンタクトホールに金属
等の導電性材料を埋め込みコンタクトプラグ２１を形成し、さらに、コンタクトプラグ２
１に金属配線２２を接続することにより半導体装置が製造される。以上の工程により、Ｍ
ＯＳトランジスタが形成される。
【００２５】
次に、図２、図３を参照して、従来のスパイクＲＴＡに対するマイクロ波アニールの優
位性について説明する。図２は、シリコン基板にボロンを注入した後に、それぞれマイク
ロ波アニールした場合（アニール時間１０分、シリコン基板温度５２５℃）と、スパイク
ＲＴＡした場合（シリコン基板温度１０５０℃）との、シリコン基板断面ＴＥＭ（Ｔｒａ
ｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）画像である。図２に示
すように、ボロン注入後にマイクロ波アニールした場合、ボロン注入後にスパイクＲＴＡ
した場合、共に明確な欠陥が見られない。このように、マイクロ波アニールでは、スパイ
クＲＴＡよりアニール温度（アニール時のシリコン基板温度）が低温であるにも拘らず、
ボロン注入後にシリコン基板に形成されるシリコン基板の結晶欠陥を回復させることがで
きる。図３は、図２に示したシリコン基板における深さ方向に対する不純物濃度をＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍ
ｅｔｅｒ）により測定したグラフである。図３に示すように、スパイクＲＴＡ後の不純物
のプロファイル（ｓｐｉｋｅ  Ａｎｎｅａｌ）に対して、マイクロ波アニール後の不純物
のプロファイル（Ｍｉｃｒｏ  Ｗａｖｅ  Ａｎｎｅａｌ）では、イオン注入直後の不純物
プロファイル（ａｓ−Ｄｏｐｅｄ）からの拡散が抑えられているのがわかる。このように
、マイクロ波アニールでは、スパイクＲＴＡに比べ、低温でアニールすることにより不純
物の拡散を抑制しながら、スパイクＲＴＡと同様に結晶欠陥の回復をさせることが可能で
ある。
【００２６】
以上のように、本実施例では、シリコン基板１にイオン注入によりイオン注入領域を形
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
【００２７】
本実施例では、図１Ｄに示すマイクロ波アニール工程の後に、シリコン基板１を熱処理
装置に移し、図１Ｅに示すフラッシュランプアニール工程を行う場合について説明した。
このようにすることで、アニール時間が比較的長いマイクロ波アニールをバッチ式装置に
より行い、アニール時間が短いマイクロ波アニールを枚葉式装置により行うことができ、
高いスループットを保つことが可能である。なお、マイクロ波アニールとフラッシュラン
プを行うことが可能な熱処理装置を用いることにより、マイクロ波アニール工程の後に直
ちにフラッシュランプアニールをすることも可能である。この場合には、マイクロ波アニ
ールは、結晶欠陥の回復と、フラッシュランプアニールのための予備過熱を兼ねることが
でき、予備過熱装置３０が不要となる。
【００２８】
なお、フラッシュランプアニールによっても、イオン注入領域の結晶欠陥の一部は回復
され、マイクロ波アニールによっても、イオン注入領域の一部活性化されることを断って
おく。
【００２９】
なお、本実施例では、ＭＯＳトランジスタのソース・ドレイン・エクステンション拡散
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
【００３０】
また、本実施例では、シリコン基板に拡散層を形成する場合について説明したが、シリ
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
【実施例２】
【００３１】
次に、本発明の実施例２に係る半導体装置の製造方法について、図４を参照して説明す
る。図４は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図
である。本発明の実施例２に係る半導体装置の製造方法が実施例１に係る半導体装置の製
造方法と、マイクロ波を照射する工程とフラッシュランプアニールの工程の順序が異なる
。実施例１と同様の構成については同一の符号を付す。実施例１と同様の構成、同様の工
程については、説明を省略する。
【００３２】
まず、図４Ａに示すように、実施例１の図１Ａから図１Ｃに示した工程と同様にして、
シリコン基板１に浅いイオン注入領域６、深いイオン注入領域８を形成する。このとき、
実施例１で説明したように、浅いイオン注入領域６及び深いイオン注入領域８には、結晶
欠陥が形成されている。
【００３３】
次に、図４Ｂに示すように、フラッシュランプアニールによりシリコン基板１のアニー
ルを実施する。シリコン基板１をフラッシュランプアニールにより熱処理することにより
、浅いイオン注入領域６と、深いイオン注入領域８とに導入された不純物イオンが活性化
され、各々、ソース・ドレイン・エクステンション拡散層領域１６、及びソース・ドレイ
ン・コンタクト拡散層領域１８が得られる。なお、実施例１で説明したように、フラッシ
ュランプアニールを実施する際に、予備過熱装置３０により、シリコン基板１を予備過熱
してもよい。フラッシュランプアニールによる効果等は、実施例１と同様であるので説明
を省略する。
【００３４】
次に、図４Ｃに示すように、シリコン基板１の全面にマイクロ波を照射することにより
、シリコン基板１のアニールを実施する（マイクロ波アニール）。シリコン基板１にマイ
クロ波を照射することにより、シリコン基板１を６００℃以下、例えば、５００℃程度で
アニールを行うことが可能である。これにより、浅いイオン注入領域６と、深いイオン注
入領域８に形成された結晶欠陥を回復することが可能である。
【００３５】
次に、図４Ｄに示すように、実施例１の図１Ｆに示した工程と同様にして、ニッケルシ
リサイド膜１９、層間絶縁膜２０、コンタクトプラグ２１、金属配線２２を形成する。以
上の工程により、ＭＯＳトランジスタが形成される。
【００３６】
以上のように、本実施例では、シリコン基板１にイオン注入によりイオン注入領域を形
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
【００３７】
なお、本実施例では、ＭＯＳトランジスタのソース・ドレイン・エクステンション拡散
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
【００３８】
また、本実施例では、シリコン基板に拡散層を形成する場合について説明したが、シリ
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
【００３９】
なお、前述した各実施例は、本発明の理解を容易にするためのものであり、本発明を限
定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改
良されうると共に、本発明にはその等価物も含まれる。
【符号の説明】
【００４０】
１  シリコン基板
２  素子分離領域
３  ウェル拡散層領域
４  ゲート絶縁膜
５  ゲート電極
６  浅いイオン注入領域
７  ゲート側壁絶縁膜
８  深いイオン注入領域
１６  ソース・ドレイン・エクステンション拡散層領域
１８  ソース・ドレイン・コンタクト拡散層領域
１９  ニッケルシリサイド膜
２０  層間絶縁膜
２１  コンタクトプラグ
３０  予備過熱装置
【図１Ａ】
2011077408.tif 000003
【図１Ｂ】
2011077408.tif 000004
【図１Ｃ】
2011077408.tif 000005
【図１Ｄ】
2011077408.tif 000006
【図１Ｅ】
2011077408.tif 000007
【図１Ｆ】
2011077408.tif 000008
【図３】
2011077408.tif 000009
【図４Ａ】
2011077408.tif 000010
【図４Ｂ】
2011077408.tif 000011
【図４Ｃ】
2011077408.tif 000012
【図４Ｄ】
2011077408.tif 000013
【図２】
2011077408.tif 000014