(57)【要約】【課題】面積を大きく減少させた液晶ディスプレイパネル駆動回路を提供する。【解決手段】Ｎビットの解像度を有する液晶ディスプレイパネルを駆動する駆動回路において、入力されるＮビットのデジタルデータは上位Ｘビットと下位Ｙビットで構成され、Ｎビットのデジタルデータの電圧範囲を３個の領域で分けて各領域によって他の割合でアナログ基準電圧を出力する領域別抵抗ストリング部；Ｎビットのデジタルデータの入力を受けて上位Ｘビットによって領域別抵抗ストリング部から入力を受けたアナログ基準電圧のうちで選択してＹ＋１個のアナログ電圧を出力して下位Ｙビットによって異なる組合せのＹ＋１個のアナログ電圧を出力する領域別デジタルアナログコンバータスイッチング部；Ｙ＋１個のアナログ電圧の入力を受けてＹ値により決められたマルチファクターによりＹ＋１個のアナログ電圧毎に加重値を設定し補間された出力電圧を生成する補間アンプを備えた。【選択図】図２
2011095749.tif 000002
【特許請求の範囲】
【請求項１】
Ｎビットの解像度を有する液晶ディスプレイパネルを駆動させるための液晶ディスプレイパネル駆動回路において、前記液晶ディスプレイパネル駆動回路に入力されるＮビットのデジタルデータは、上位Ｘビットと下位Ｙビットで構成されて、
前記Ｎビットのデジタルデータの電圧範囲を３個の領域で分けて各領域によって他の割合で複数のアナログ基準電圧を出力する領域別抵抗ストリング部２１１、２１２、２１３；
前記Ｎビットのデジタルデータの入力を受けて、前記上位Ｘビットによって前記領域別抵抗ストリング部から入力された複数のアナログ基準電圧のうちで選択してＹ＋１個のアナログ電圧を出力して、前記下位Ｙビットによって異なる組合せの前記Ｙ＋１個のアナログ電圧を出力する領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３；及び
前記Ｙ＋１個のアナログ電圧の入力を受けて前記Ｙ値によって決められたマルチファクターによって前記Ｙ＋１個のアナログ電圧毎に加重値を設定して、補間された出力電圧を生成する補間アンプ２３０を具備することを特徴とする液晶ディスプレイパネル駆動回路。
【請求項２】
入力されるデジタルデータは複数個が具備されて、
それに対応して前記領域別デジタルアナログコンバータスイッチング部及び前記補間アンプが複数個ずつ具備されて、
制御信号に応答して前記複数個の補間アンプの出力電圧を前記液晶ディスプレイパネル回路に送る出力スイッチ部２５０をさらに具備することを特徴とする請求項１に記載の液晶ディスプレイパネル駆動回路。
【請求項３】
前記領域別抵抗ストリング部２１１、２１２、２１３は、
２１／２Ｘ個の抵抗が直列連結されて、各抵抗の連結支点で前記Ｘビットのうちで一番高い電圧に該当する複数のアナログ基準電圧を生成する上位領域抵抗ストリング部２１１；
２Ｘ個の抵抗が直列連結されて各抵抗の連結支点で前記Ｘビットのうちで一番高い電圧と一番低い電圧を除いた複数の電圧に該当する複数のアナログ基準電圧を生成する中間領域抵抗ストリング部２１２；及び
２１／２Ｘ個の抵抗が直列連結されて各抵抗の連結支点で前記Ｘビットのうちで一番低い電圧に該当する複数のアナログ基準電圧を生成する下位領域抵抗ストリング部２１３を具備することを特徴とする請求項１に記載の液晶ディスプレイパネル駆動回路。
【請求項４】
前記領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３は、
前記上位領域抵抗ストリング部から複数のアナログ基準電圧の入力を受けて、前記Ｎビットのデジタルデータに制御される２１／２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力する上位領域デジタルアナログコンバータスイッチング部２２１；
前記中間領域抵抗ストリング部から複数のアナログ基準電圧の入力を受けて、前記Ｎビットのデジタルデータに制御される２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力する中間領域デジタルアナログコンバータスイッチング部２２２；及び
前記下位領域抵抗ストリング部から複数のアナログ基準電圧の入力を受けて、前記Ｎビットのデジタルデータに制御される２１／２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力する下位領域デジタルアナログコンバータスイッチング部２２３を具備することを特徴とする請求項３に記載の液晶ディスプレイパネル駆動回路。
【請求項５】
前記中間領域デジタルアナログコンバータスイッチング部２２２は、
前記下位Ｙビットデータによってお互いに異なる組合せの前記Ｙ＋１個のアナログ基準電圧を出力して、前記Ｙ＋１個のアナログ基準電圧がお互いに異なるレベルである場合、前記中間領域抵抗ストリング部から出力される複数のアナログ基準電圧のうちで隣接する複数の電圧レベルの信号であることを特徴とする請求項４に記載の液晶ディスプレイパネル駆動回路。
【請求項６】
前記上位領域デジタルアナログコンバータスイッチング部２２１または前記下位領域デジタルアナログコンバータスイッチング部２２３は、
同一な電圧レベルを有するＹ＋１個のアナログ基準電圧を出力することを特徴とする請求項４に記載の液晶ディスプレイパネル駆動回路。
【請求項７】
前記上位領域抵抗ストリング部２２１または前記下位領域抵抗ストリング部２２３は、
２の指数である（１／２）Ｘが整数ではない場合に四捨五入した整数値で（１／２）Ｘを計算して抵抗の個数を選択することを特徴とする請求項４に記載の液晶ディスプレイパネル駆動回路。
【請求項８】
前記出力スイッチ部２５０は、
前記制御信号によって前記補間アンプの出力の極性をポジティブまたはネガティブに変える機能、電流消耗を減少させるための電荷共有機能または出力イネーブル機能のうちで少なくとも一つ以上を具備することを特徴とする請求項１に記載の液晶ディスプレイパネル駆動回路。
【請求項９】
前記領域別抵抗ストリング部２１１、２１２、２１３は、
ポジティブアナログ基準電圧を生成するためのポジティブ抵抗ストリング部；及び
ネガティブアナログ基準電圧を生成するためのネガティブ抵抗ストリング部を具備することを特徴とする請求項１に記載の液晶ディスプレイパネル駆動回路。
【請求項１０】
前記補間アンプ２３０は、
前記ポジティブアナログ基準電圧の駆動のためのポジティブバッファー；及び
前記ネガティブアナログ基準電圧の駆動のためのネガティブバッファーを具備することを特徴とする請求項９に記載の液晶ディスプレイパネル駆動回路。
【請求項１１】
前記補間アンプ２３０は、
前記領域別デジタルアナログコンバータスイッチング部から出力される前記Ｙ＋１個のアナログ基準電圧をそれぞれ入力される複数のトランジスターで構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する非反転入力部２３１；
前記補間アンプの出力電圧をそれぞれ入力されて、前記非反転入力部と対をなす複数のトランジスターで構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する反転入力部２３２；
前記非反転入力部と前記反転入力部の能動ロードで動作するロード部２３５；
第１バイアス電圧に応答して前記補間アンプを駆動させる第１バイアス印加部２３４；
第２バイアス電圧を各ゲートに入力されて、前記非反転入力部の複数のトランジスターと同一なマルチファクターを有する複数のトランジスターで構成されて、前記反転入力部及び前記非反転入力部に電流を供給する第２バイアス印加部２３３；及び
前記ロード部で変動された電圧によって前記出力電圧を出力する出力部２３６を具備して、
前記非反転入力部２３１、前記反転入力部２３２及び前記第２バイアス印加部２３３を構成する複数のトランジスターは各マルチファクターを具備する複数のトランジスター同士で複数の差動対を形成することを特徴とする請求項１に記載の液晶ディスプレイパネル駆動回路。
【請求項１２】
Ｎビットの解像度を有する液晶ディスプレイパネルを駆動させるための液晶ディスプレイパネル駆動回路において、前記液晶ディスプレイパネル駆動回路に入力されるＮビットのデジタルデータは上位Ｘビットと下位Ｙビットで構成されて、
上位Ｘビットを基準に生成された複数のアナログ基準電圧のうちで前記Ｎビットのデジタルデータによって選択して、Ｙ＋１個のアナログ電圧を出力するデジタルアナログコンバータスイッチング部；及び
前記Ｙ＋１個のアナログ電圧の入力を受けて、前記Ｙ値によって決められたマルチファクターによって前記Ｙ＋１個のアナログ電圧毎に加重値を設定して補間された出力電圧を生成する補間アンプ２３０を具備して、
前記補間アンプ２３０は、
前記デジタルアナログコンバータスイッチング部から出力される前記Ｙ＋１個のアナログ基準電圧をそれぞれ入力される複数のトランジスターで構成されて、トランジスター毎に下位Ｙビットの数によってマルチファクターを有する非反転入力部２３１；
前記補間アンプの出力電圧をそれぞれ入力されて、前記非反転入力部と対をなす複数のトランジスターで構成されて、トランジスター毎に下位Ｙビットの数によってマルチファクターを有する反転入力部２３２；
前記非反転入力部と前記反転入力部の能動ロードで動作するロード部２３５；
第１バイアス電圧に応答して前記補間アンプを駆動させる第１バイアス印加部２３４；
第２バイアス電圧を各ゲートに入力されて、前記非反転入力部の複数のトランジスターと同一なマルチファクターを有する複数のトランジスターで構成されて前記反転入力部及び前記非反転入力部に電流を供給する第２バイアス印加部２３３；及び
前記ロード部で変動された電圧によって前記出力電圧を出力する出力部２３６を具備して、
前記非反転入力部２３１、前記反転入力部２３２及び前記第２バイアス印加部２３３を構成する複数のトランジスターは各マルチファクターを具備する複数のトランジスター同士で複数の差動対を形成することを特徴とする液晶ディスプレイパネル駆動回路。
【請求項１３】
前記第１バイアス電圧または前記第２バイアス電圧は、前記補間アンプの外部に具備されたバイアス回路から供給されることを特徴とする請求項１２に記載の液晶ディスプレイパネル駆動回路。
【請求項１４】
Ｙ＝２である場合、前記デジタルアナログコンバータスイッチング部は３個のアナログ基準電圧を出力して、
前記非反転入力部２３１は、
前記デジタルアナログコンバータスイッチング部の第１出力信号をゲートに入力されて、マルチファクターが１である第１トランジスター；
前記デジタルアナログコンバータスイッチング部の第２出力信号をゲートに入力されて、マルチファクターが２である第２トランジスター；及び
前記デジタルアナログコンバータスイッチング部の第３出力信号をゲートに入力されて、マルチファクターが１である第３トランジスターを具備することを特徴とする請求項１２に記載の液晶ディスプレイパネル駆動回路。
【請求項１５】
前記非反転入力部を構成するトランジスター、前記反転入力部を構成するトランジスターまたは前記第２バイアス印加部を構成するトランジスターは、すべて同一な大きさであることを特徴とする請求項１２に記載の液晶ディスプレイパネル駆動回路。
【請求項１６】
前記補間アンプの入力端の電流源は１個を具備して、前記補間アンプ２３０の入力端の電流源はマルチファクターを増加させて前記補間アンプ２３０の入力端の電流を増加させて、前記差動対に流れる電流はそれぞれの差動対のマルチファクターによって分配されることを特徴とする請求項１２に記載の液晶ディスプレイパネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイパネル駆動回路に関し、具体的には、面積を大きく減少させた液晶ディスプレイパネル駆動回路に関する。
【背景技術】
【０００２】
最近、テレビのようなディスプレイパネル（ｄｉｓｐｌａｙ  ｐａｎｅｌ）の解像度が、毎日が異なるように増加している。このように、ディスプレイパネルの解像度が増加することによってディスプレイ装置のソースドライバーＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）でパネルを駆動させるために要求される駆動回路の大きさも増加している。
【０００３】
このような液晶ディスプレイパネル駆動回路において、回路の面積は重要な要因のうちで一つとして駆動回路の大きさが増加する場合、液晶ディスプレイ駆動回路及びシステムの生産原価の増加及びそれによる競争力低下を発生させるために、液晶ディスプレイ駆動回路の面積を減少させるための技術が要求される。
【０００４】
図１は、従来技術による液晶ディスプレイパネル駆動回路の一実施例を示したものである。
【０００５】
図１に示された液晶ディスプレイパネル駆動回路１００は、抵抗ストリング部１１０、デジタルアナログコンバータスイッチング部１２１、１２２、バッファー１３１、１３２及び出力スイッチ部１４０に構成される。
【０００６】
前記抵抗ストリング部１１０と前記デジタルアナログコンバータスイッチング部１２１、１２２を合わせて抵抗デジタルアナログコンバータ（Ｒｅｓｉｓｔｏｒ  ＤＡＣ）と言う。
【０００７】
前記抵抗ストリング部１１０は、直列連結された抵抗を具備する。入力されるデジタルデータがＮビットである場合、前記抵抗ストリング部１１０は、２Ｎ個の抵抗で構成されて、各抵抗の連結ノード毎にお互いに異なる基準電圧を発生させるので、２Ｎ個の基準電圧を生成することができる。
【０００８】
液晶ディスプレイパネル駆動回路は、タイミングコントローラ（Ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ）からデジタルデータの入力を受けて、前記抵抗ストリング部１１０で発生した２Ｎ個の基準電圧のうちで前記デジタルデータに相応する一つのアナログ基準電圧を第１デジタルアナログコンバータスイッチング部１２１で選択して出力して、バッファー１３１で液晶ディスプレイパネルのデータラインのロードを駆動させる。
【０００９】
また、液晶ディスプレイパネルの画像具現方式は、液晶ディスプレイパネル駆動回路の複数の出力がそれぞれ異なるデータを駆動して、各データによる色の組合せで画像を具現するので、入力されるデジタルデータ毎にデジタルアナログコンバータとバッファー（または、アンプ）がそれぞれの出力毎に具備されていなければならない（図１の第１デジタルアナログコンバータスイッチング部１２１及び第Ｍデジタルアナログコンバータスイッチング部１２２、バッファー１３１、１３２を参照）。
【００１０】
液晶ディスプレイパネルの解像度を決める要素は、デジタルアナログコンバータ（ＤＡＣ）の解像度であり、デジタルアナログコンバータ（ＤＡＣ）の解像度が高いほど自然な色感を具現することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−０６５４８１号公報。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、デジタルアナログコンバータの解像度を高めるためには、入力されるデジタルデータのビット数（Ｎ）が増加されて、ビット数（Ｎ）が増加するほど抵抗ストリング部１１０で要求される抵抗及びデジタルアナログコンバータスイッチング部を構成するトランジスターの個数は幾何級数的に増加されるので、駆動回路の面積の増加をもたらして、その結果生産原価の増加につながる問題点がある。
【００１３】
本発明がなそうとする技術的課題は、ディスプレイパネル駆動回路の大部分の面積を占めるデジタルアナログコンバータ回路の面積を減少させるためにデジタルアナログコンバータの機能をアンプで一部遂行して、回路面積を大きく減少させた液晶ディスプレイパネル駆動回路を提供することにある。
【課題を解決するための手段】
【００１４】
前記技術的課題を達成するための本発明による液晶ディスプレイパネル駆動回路は、Ｎビットの解像度を有する液晶ディスプレイパネルを駆動させるための液晶ディスプレイパネル駆動回路において、前記液晶ディスプレイパネル駆動回路に入力されるＮビットのデジタルデータは上位Ｘビットと下位Ｙビットで構成されて、前記Ｎビットのデジタルデータの電圧範囲を３個の領域で分けて各領域によって異なる割合で複数のアナログ基準電圧を出力する領域別抵抗ストリング部２１１、２１２、２１３；前記Ｎビットのデジタルデータの入力を受けて前記上位Ｘビットによって前記領域別抵抗ストリング部から入力を受けた複数のアナログ基準電圧のうちで選択してＹ＋１個のアナログ電圧を出力して、前記下位Ｙビットによって異なる組合せの前記Ｙ＋１個のアナログ電圧を出力する領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３；及び前記Ｙ＋１個のアナログ電圧の入力を受けて、前記Ｙ値によって決められたマルチファクターによって前記Ｙ＋１個のアナログ電圧毎に加重値を設定して補間された出力電圧を生成する補間アンプ２３０を具備することを特徴とする。
【００１５】
また、本発明による液晶ディスプレイパネル駆動回路は、Ｎビットの解像度を有する液晶ディスプレイパネルを駆動させるための液晶ディスプレイパネル駆動回路において、前記液晶ディスプレイパネル駆動回路に入力されるＮビットのデジタルデータは、上位Ｘビットと下位Ｙビットで構成されて、上位Ｘビットを基準に生成された複数のアナログ基準電圧のうちで前記Ｎビットのデジタルデータによって選択してＹ＋１個のアナログ電圧を出力するデジタルアナログコンバータスイッチング部；及び前記Ｙ＋１個のアナログ電圧の入力を受けて、前記Ｙ値によって決められたマルチファクターによって前記Ｙ＋１個のアナログ電圧毎に加重値を設定して補間された出力電圧を生成する補間アンプ２３０を具備して、前記補間アンプ２３０は、前記デジタルアナログコンバータスイッチング部から出力される前記Ｙ＋１個のアナログ基準電圧を、それぞれ入力を受ける複数のトランジスターで構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する非反転入力部２３１；前記補間アンプの出力電圧を、それぞれ入力を受けて、前記非反転入力部と対をなす複数のトランジスターで構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する反転入力部２３２；前記非反転入力部と前記反転入力部の能動ロードで動作するロード部２３５；第１バイアス電圧に応答して前記補間アンプを駆動させる第１バイアス印加部２３４；第２バイアス電圧を、各ゲートに入力を受けて、前記非反転入力部の複数のトランジスターと同一なマルチファクターを有する複数のトランジスターで構成されて、前記反転入力部及び前記非反転入力部に電流を供給する第２バイアス印加部２３３；及び前記ロード部で変動された電圧によって前記出力電圧を出力する出力部２３６を具備して、前記非反転入力部２３１、前記反転入力部２３２及び前記第２バイアス印加部２３３を構成する複数のトランジスターは、各マルチファクターを具備する複数のトランジスター同士に複数の差動対を形成することを特徴とする。
【発明の効果】
【００１６】
本発明による液晶ディスプレイパネル駆動回路は、回路面積を大きく減少させた効果がある。従来技術による駆動回路は、抵抗ストリング部の抵抗及びＤＡＣスイッチング部のトランジスターの個数がそれぞれ２Ｎ程度必要であれば、本発明による駆動回路は、抵抗及びトランジスターはそれぞれ２Ｘ＋２（２１／２Ｘ）の個数程度必要であって、さらに補間アンプに（２（Ｙ−３）＋２（Ｙ−２）＋２（Ｙ−１））×３個のトランジスターが必要であるが、全体的に抵抗及びトランジスターの個数が大きく減少されるので面積減少の効果が大きい。
【図面の簡単な説明】
【００１７】
【図１】従来技術による液晶ディスプレイパネル駆動回路の一実施例を示したものである。
【図２】本発明による液晶ディスプレイパネル駆動回路の一実施例を示したものである。
【図３】図２に示されたアナログデジタルコンバータスイッチング部の入力による出力範囲を示したものである。
【図４】図２に示された補間アンプの詳細回路図を示したものである。
【図５】Ｙ＝２である場合に図２に示されたアナログデジタルコンバータスイッチング部の出力電圧と補間アンプの出力電圧の例を示したものである。
【発明を実施するための形態】
【００１８】
以下、添付された図面を参照して本発明をより詳しく説明する。
【００１９】
図２は、本発明による液晶ディスプレイ駆動回路の一実施例を示したものである。
【００２０】
図２に示された液晶ディスプレイ駆動回路２００は、領域別抵抗ストリング部２１１、２１２、２１３、領域別デジタルアナログコンバータ（ＤＡＣ）スイッチング部２２１〜２２６、補間アンプ２３０、２４０及び出力スイッチ部２５０で構成される。
【００２１】
図３を参照すれば、入力されるデジタルデータＮビット（Ｎビット入力）は、上位Ｘビットと下位Ｙビットで構成される（Ｘ及びＹは、０以上の整数である）。例えば、デジタルデータＮビット（Ｎビット入力）が１０ビットであり、上位Ｘビットが７ビットなら、下位Ｙビットは３ビットになる。
【００２２】
前記領域別抵抗ストリング部２１１、２１２、２１３は、前記Ｎビットのデジタルデータの電圧範囲を３個の領域で分けて各領域によって異なる割合で複数のアナログ基準電圧を出力する。
【００２３】
特に、前記領域別抵抗ストリング部２１１、２１２、２１３は、発生させる基準電圧の大きさによって上位領域抵抗ストリング部２１１、中間領域抵抗ストリング部２１２及び下位領域抵抗ストリング部２１３に区分される。
【００２４】
前記上位領域抵抗ストリング部２１１は、上位ビットであるＸビット領域のうちで一番高いアナログ基準電圧を発生させる。前記上位領域抵抗ストリング部２１１は、複数の抵抗が一列に配置されて、各抵抗の連結支点で前記複数のアナログ基準電圧を生成する。前記上位領域抵抗ストリング部２１１は、２１／２Ｘ個の抵抗を具備する。但し、２の指数である（１／２）Ｘが整数ではない場合四捨五入した整数値で抵抗の個数を選択する。
【００２５】
前記中間領域抵抗ストリング部２１２は、上位ビットであるＸビットの領域のうちで一番高い基準電圧と一番低い基準電圧を除いた中間領域の複数のアナログ基準電圧を発生させる。前記中間領域抵抗ストリング部２１２は、複数の抵抗が一列に配置されて各抵抗の連結支点で前記複数のアナログ基準電圧を生成する。前記中間領域抵抗ストリング部２１２は、２Ｘ個の抵抗を具備する。
【００２６】
前記下位領域抵抗ストリング部２１３は、上位ビットであるＸビットの領域のうちで一番低いアナログ基準電圧を発生させる。前記下位領域抵抗ストリング部２１３は、複数の抵抗が一列に配置されて、各抵抗の連結支点で前記複数のアナログ基準電圧を生成する。前記下位領域抵抗ストリング部２１３は、２１／２Ｘ個の抵抗を具備する。但し、２の指数である（１／２）Ｘが整数ではない場合、四捨五入した整数値で抵抗の個数を選択する。
【００２７】
また、前記領域別抵抗ストリング部２１１、２１２、２１３は、ポジティブ基準電圧を生成するためのポジティブ抵抗ストリング部及びネガティブ基準電圧を生成するためのネガティブ抵抗ストリング部で構成される（図示せず）。
【００２８】
前記領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３は、前記Ｎビットのデジタルデータの入力を受けて、前記上位Ｘビットによって前記領域別抵抗ストリング部２１１、２１２、２１３から入力を受けた複数のアナログ基準電圧のうちで選択して、Ｙ＋１個のアナログ電圧を出力して、前記下位Ｙビットによって異なる組合せの前記Ｙ＋１個のアナログ電圧を出力する。
【００２９】
前記領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３は、上位領域ＤＡＣスイッチング部２２１、中間領域ＤＡＣスイッチング部２２２、下位領域ＤＡＣスイッチング部２２３で構成される。
【００３０】
前記上位領域ＤＡＣスイッチング部２２１は、Ｎビットのデジタル入力データ（Ｎビット入力）に制御されて、前記上位領域抵抗ストリング部２１１から出力された複数の基準電圧の入力を受けて、そのうちで選択してＹ＋１個の出力で前記補間アンプ２３０に伝達する。この時、Ｙ＋１個の出力信号はすべて同一な電圧レベルを有する。例えば、Ｙ＝２である時、前記上位領域ＤＡＣスイッチング部は、Ｖ１、Ｖ１、Ｖ１を出力する。
【００３１】
前記中間領域ＤＡＣスイッチング部２２２は、Ｎビットのデジタル入力データ（Ｎビット入力）に制御されて、前記中間領域抵抗ストリング部２１２から出力された複数の基準電圧の入力を受けて、そのうちで選択してＹ＋１個の出力で前記補間アンプ２３０に伝達する。
【００３２】
例えば、Ｙ＝２である時、図５を参照すれば、前記中間領域ＤＡＣスイッチング部２２２は、下位ビットのデジタルデータによってＶ１とＶ２の組合せによってＶ１、Ｖ１、Ｖ１またはＶ１、Ｖ１、Ｖ２またはＶ２、Ｖ１、Ｖ２またはＶ２、Ｖ２、Ｖ１の出力信号を出力する。
【００３３】
Ｖ１とＶ２は、上位ビットに根拠して前記領域別抵抗ストリング部２１１、２１２、２１３の基準電圧から抽出された値である。Ｖ２はＶ１より所定電圧が高い電圧であり、前記複数のアナログ基準電圧のうちでＶ１に一番隣接した基準電圧である。
【００３４】
前記下位領域ＤＡＣスイッチング部２２３は、Ｎビットのデジタル入力データ（Ｎビット入力）に制御されて、前記下位領域抵抗ストリング部２１３から出力された複数の基準電圧の入力を受けて、そのうちで選択してＹ＋１個の出力で前記補間アンプ２３０に伝達する。この時、Ｙ＋１個の出力信号は、すべて同一な電圧レベルを有する。例えば、Ｙ＝２である時、前記下位領域ＤＡＣスイッチング部２２３はＶ１、Ｖ１、Ｖ１を出力する。
【００３５】
前記領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３は、スイッチング素子またはトランジスターで具現することができる。例えば、上位領域デジタルアナログコンバータスイッチング部２２１は、前記上位領域抵抗ストリング部２１１から複数の基準電圧の入力を受けて、前記Ｎビットのデジタルデータ通信（Ｎビット入力）で制御される２１／２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力するように構成することができる。
【００３６】
また、前記中間領域デジタルアナログコンバータスイッチング部２２２は、前記中間領域抵抗ストリング部２１２から複数の基準電圧の入力を受けて、前記Ｎビットのデジタルデータ通信（Ｎビット入力）で制御される２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力するように構成することができる。
【００３７】
また、前記下位領域デジタルアナログコンバータスイッチング部２２３は、前記下位領域抵抗ストリング部２１３から複数の基準電圧の入力を受けて、前記Ｎビットのデジタルデータ（Ｎビット入力）で制御される２１／２Ｘ個のトランジスターによって前記Ｙ＋１個のアナログ電圧を出力するように構成することができる。
【００３８】
前記補間アンプ２３０は、前記Ｙ＋１個のアナログ電圧の入力を受けて前記Ｙ値によって決められたマルチファクターによって前記Ｙ＋１個のアナログ電圧毎に加重値を設定して補間された出力電圧を生成する。
【００３９】
前記補間アンプ２３０は前記上位領域ＤＡＣスイッチング部２２１及び前記下位領域ＤＡＣスイッチング部２２３から基準電圧の入力を受ける場合、入力された基準電圧をそのまま出力して、前記中間領域ＤＡＣスイッチング部２２２から基準電圧の入力を受ける場合、入力された複数の基準電圧にマルチファクターをおいて出力電圧を発生させる。
【００４０】
また、前記補間アンプ２３０は、前記ポジティブ基準電圧の駆動のためのポジティブバッファー及び前記ネガティブ基準電圧の駆動のためのネガティブバッファーで構成される（図示せず）。
【００４１】
前記出力スイッチ部２５０は、前記補間アンプ２３０、２４０の出力を入力されて選択して、液晶ディスプレイパネルに電圧（Ｏｕｔ＜１＞〜Ｏｕｔ＜Ｋ＞）を供給する。前記出力スイッチ部２５０は制御信号（Ｃｔｒｌ）によって出力信号の極性をポジティブまたはネガティブに反転させる極性反転機能、ポジティブ極性とネガティブ極性を変えることにおいて、電流消耗を減少させるための電荷共有（Ｃｈａｒｇｅ  Ｓｈａｒｅ）または出力イネーブル（ｏｕｔｐｕｔ  ｅｎａｂｌｅ）機能などを制御する。前記出力スイッチ部２５０は、例えば、マルチプレクサー（Ｍｕｌｔｉｐｌｅｘｅｒ）によって具現することができる。
【００４２】
すなわち、液晶ディスプレイパネルの画像具現方式は、液晶ディスプレイパネル駆動回路の複数の出力がそれぞれ異なるデータを駆動して、各データによる色の組合せで画像を具現するので、領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３と補間アンプ２３０がそれぞれの出力毎に具備されていなければならない。
【００４３】
図２を参照してより具体的に説明すれば、本発明による液晶ディスプレイパネル駆動回路は、入力されるデジタルデータ（Ｎビット入力）は複数個が具備されて、それに対応して前記領域別デジタルアナログコンバータスイッチング部及び前記補間アンプが複数個ずつ具備されて、第１ないし第Ｍ領域別デジタルアナログコンバータスイッチング部（２２１、２２２、２２３）、（２２４、２２５、２２６）はそれぞれ異なるデジタルデータの入力を受けて、それぞれの第１ないし第Ｍ領域別デジタルアナログコンバータスイッチング部の複数の出力電圧をそれぞれの第１ないし第Ｍ補間アンプ２３０、２４０が入力を受けて動作する。その後、前記出力スイッチ部２５０は制御信号に応答して前記複数個の補間アンプ２３０、２４０の出力を選択して前記液晶ディスプレイ回路に送る。
【００４４】
図４は、図２に示された補間アンプ２３０の詳細回路図を示したものである。
【００４５】
図４に示された補間アンプ２３０は、非反転入力部２３１、反転入力部２３２、第１バイアス印加部２３４、第２バイアス印加部２３３、ロード部２３５及び出力部２３６を具備する。
【００４６】
前記非反転入力部２３１は、前記領域別デジタルアナログコンバータスイッチング部２２１、２２２、２２３から出力される前記Ｙ＋１個のアナログ基準電圧（ＹＡ、ＹＢ、ＹＣ、ＹＤ、ＹＥ）をそれぞれ入力される複数のトランジスター（Ｍ１〜Ｍ５）で構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する。
【００４７】
前記反転入力部２３２は、前記補間アンプ２３０の出力電圧をそれぞれ入力されて、前記非反転入力部２３１と対をなす複数のトランジスター（Ｍ６〜Ｍ１０）で構成されて、トランジスター毎に下位Ｙビット数によってマルチファクターを有する。
【００４８】
前記ロード部２３５は、前記非反転入力部２３１と前記反転入力部２３２の能動ロードで動作する。
【００４９】
前記第１バイアス印加部２３４は、第１バイアス電圧（Ｂｉａｓ１）に応答して前記補間アンプ２３０を駆動させる。
【００５０】
前記第２バイアス印加部２３３は、第２バイアス電圧（Ｂｉａｓ２）を各ゲートに入力されて、前記非反転入力部２３１の複数のトランジスターと同一なマルチファクターを有する複数のトランジスター（Ｍ１１〜Ｍ１５）で構成されて、前記反転入力部２３２及び前記非反転入力部２３１に電流を供給する。
【００５１】
前記出力部２３６は、前記ロード部２３５で変動された電圧によって前記出力電圧（Ｏｕｔ）を出力する。
【００５２】
前記非反転入力部２３１、前記反転入力部２３２及び前記第２バイアス印加部２３３を構成する複数のトランジスターは各マルチファクターを具備する複数のトランジスター同士で複数の差動対を形成する。
【００５３】
より具体的に説明すれば、前記ロード部２３５は第１７トランジスター（Ｍ１７）と第１８トランジスター（Ｍ１８）を具備する。
【００５４】
前記第１７トランジスター（Ｍ１７）は、電源電圧（ＶＤＤＡ）を第１端子に入力される。前記第１８トランジスターは電源電圧（ＶＤＤＡ）を第１端子に入力されて、ゲート端子が前記第１７トランジスター（Ｍ１７）のゲート端子に連結されて、前記第１８トランジスターの第２端子は前記第１８トランジスターのゲート端子に連結される。
【００５５】
前記非反転入力部２３１は、第１トランジスター（Ｍ１）ないし第５トランジスター（Ｍ５）を具備する。
【００５６】
前記第１トランジスター（Ｍ１）は、前記領域別デジタルアナログコンバータスイッチング部の第１出力信号（ＹＡ）をゲートに入力されて、第１端子が第１７トランジスター（Ｍ１７）の第２端子に連結される。前記第２トランジスター（Ｍ２）は前記領域別デジタルアナログコンバータスイッチング部の第２出力信号（ＹＢ）をゲートに入力されて、第１端子が第１７トランジスター（Ｍ１７）の第２端子に連結される。前記第３トランジスター（Ｍ３）は前記領域別デジタルアナログコンバータスイッチング部の第３出力信号（ＹＣ）をゲートに入力されて、第１端子が第１７トランジスター（Ｍ１７）の第２端子に連結される。前記第４トランジスター（Ｍ４）は前記領域別デジタルアナログコンバータスイッチング部の第４出力信号（ＹＤ）をゲートに入力されて、第１端子が第１７トランジスター（Ｍ１７）の第２端子に連結される。前記第５トランジスター（Ｍ５）は前記領域別デジタルアナログコンバータスイッチング部の第５出力信号（ＹＤ）をゲートに入力されて、第１端子が第１７トランジスター（Ｍ１７）の第２端子に連結される。
【００５７】
仮に、Ｙ−１、Ｙ−２、Ｙ−３が０より小さな場合、すなわち、各トランジスターのマルチファクターが１より小さな場合、前記第２トランジスター（Ｍ２）ないし前記第４トランジスター（Ｍ４）は削除される。
【００５８】
前記反転入力部２３２は、第６トランジスター（Ｍ６）ないし第１０トランジスター（Ｍ１０）で構成される。
【００５９】
前記第６トランジスター（Ｍ６）は、前記補間アンプ２３０の出力信号（Ｏｕｔ）をゲートに入力されて、第１端子が第１８トランジスター（Ｍ１８）の第２端子に連結されて、第２端子が第１トランジスター（Ｍ１）の第２端子に連結される。前記第７トランジスター（Ｍ７）は前記補間アンプ２３０の出力信号（Ｏｕｔ）をゲートに入力されて、第１端子が第１８トランジスター（Ｍ１８）の第２端子に連結されて、第２端子が第２トランジスター（Ｍ２）の第２端子に連結される。前記第８トランジスター（Ｍ８）は前記補間アンプ２３０の出力信号（Ｏｕｔ）をゲートに入力されて、第１端子が第１８トランジスター（Ｍ１８）の第２端子に連結されて、第２端子が第３トランジスター（Ｍ３）の第２端子に連結される。前記第９トランジスター（Ｍ９）は前記補間アンプ２３０の出力信号（Ｏｕｔ）をゲートに入力されて、第１端子が第１８トランジスター（Ｍ１８）の第２端子に連結されて、第２端子が第４トランジスター（Ｍ４）の第２端子に連結される。前記第１０トランジスター（Ｍ１０）は、前記補間アンプ２３０の出力信号（Ｏｕｔ）をゲートに入力されて、第１端子が第１８トランジスター（Ｍ１８）の第２端子に連結されて、第２端子が第５トランジスター（Ｍ５）の第２端子に連結される。上記のように、前記第６トランジスター（Ｍ６）ないし第１０トランジスター（Ｍ１０）のゲートは前記補間アンプ２３０の出力端子と連結されてフィードバックループを形成する。
【００６０】
前記出力部２３６は第１９トランジスター（Ｍ１９）、第２０トランジスター（Ｍ２０）及び周波数補償用コンデンサー（ｃ１）を具備する。
【００６１】
前記第１９トランジスター（Ｍ１９）は電源電圧（ＶＤＤＡ）を第１端子に入力されて、前記第１７トランジスター（Ｍ１７）の第２端子にゲート端子が連結されて、第２端子の電圧が出力電圧になる。前記第２０トランジスター（Ｍ２０）は、第１端子が第１９トランジスター（Ｍ１９）の第２端子に連結されて、第１バイアス電圧がゲート端子に印加されて、第２端子が接地電圧（ＧＮＤＡ）に連結される。
【００６２】
前記周波数補償用コンデンサー（ｃ１）は、前記第１９トランジスター（Ｍ１９）のゲート端子と第２端子との間に連結される。
【００６３】
前記第１バイアス印加部２３４は、第１バイアス電圧（Ｂｉａｓ１）をゲート端子に入力されて、第１端子が接地電圧（ＧＮＤＡ）に連結される第１６トランジスター（Ｍ１６）で構成される。
【００６４】
前記第２バイアス印加部２３３は、第１１トランジスター（Ｍ１１）ないし第１５トランジスター（Ｍ１５）で構成される。
【００６５】
前記第１１トランジスター（Ｍ１１）は、第２バイアス電圧（Ｂｉａｓ２）をゲート端子に入力されて、前記第１６トランジスター（Ｍ１６）の第２端子に第１端子が連結されて、第２端子は第１トランジスター（Ｍ１）の第２端子に連結される。前記第１２トランジスター（Ｍ１２）は、第２バイアス電圧（Ｂｉａｓ２）をゲート端子に入力されて、前記第１６トランジスター（Ｍ１６）の第２端子に第１端子が連結されて、第２端子は第２トランジスター（Ｍ２）の第２端子に連結される。前記第１３トランジスター（Ｍ１３）は、第２バイアス電圧（Ｂｉａｓ２）をゲート端子に入力されて、前記第１６トランジスター（Ｍ１６）の第２端子に第１端子が連結されて、第２端子は第３トランジスター（Ｍ３）の第２端子に連結される。前記第１４トランジスター（Ｍ１４）は第２バイアス電圧（Ｂｉａｓ２）をゲート端子に入力されて、前記第１６トランジスター（Ｍ１６）の第２端子に第１端子が連結されて、第２端子は第４トランジスター（Ｍ４）の第２端子に連結される。前記第１５トランジスター（Ｍ１５）は第２バイアス電圧（Ｂｉａｓ２）をゲート端子に入力されて、前記第１６トランジスター（Ｍ１６）の第２端子に第１端子が連結されて、第２端子は第５トランジスター（Ｍ５）の第２端子に連結される。
【００６６】
前記第１トランジスター（Ｍ１）、前記第６トランジスター（Ｍ６）及び前記第１１トランジスター（Ｍ１１）は、差動対を形成してマルチファクターは２（０）である。また、第２、第７、第１２トランジスター（Ｍ２、Ｍ７、Ｍ１２）が差動対を形成して、マルチファクターは２（Ｙ−１）である。また、第３、第８、第１３トランジスター（Ｍ３、Ｍ８、Ｍ１３）が差動対を形成して、マルチファクターは２（Ｙ−２）である。また、第４、第９、第１４トランジスター（Ｍ４、Ｍ９、Ｍ１４）が差動対を形成して、マルチファクターは２（Ｙ−３）である。また、第５、第１０、第１５トランジスター（Ｍ５、Ｍ１０、Ｍ１５）が差動対を形成してマルチファクターは２（０）である。
【００６７】
差動対を形成する各トランジスターは、マルチファクター程度の同一な大きさのトランジスターが各トランジスターに並列で連結される。例えば、マルチファクターが４である第２トランジスター（Ｍ２）は、同一な大きさのトランジスターを４個の並列構造で形成して、ゲートに同一に前記領域別デジタルアナログコンバータスイッチング部の第２出力信号の入力を受ける。
【００６８】
また、望ましくは、前記非反転入力部２３１及び前記反転入力部２３２を構成するトランジスター（Ｍ１〜Ｍ１０）は、すべて同一大きさを有する。望ましくは、前記第２バイアス印加部２３３を構成するトランジスター（Ｍ１１〜Ｍ１５）は、すべて同一な大きさを有する。
【００６９】
前記補間アンプ２３０の入力端の電流源は１個を具備して、前記補間アンプ２３０の入力端の電流源は、マルチファクターを増加させて前記補間アンプ２３０の入力端の電流を増加させて、前記差動対に流れる電流はそれぞれの差動対を構成している第１１トランジスター（Ｍ１１）ないし第１５トランジスター（Ｍ１５）のマルチファクターによって分配される。
【００７０】
したがって、差動対を形成する各トランジスターは、入力端子に同一な電圧が入力されても、マルチファクターの差によって前記補間アンプ２３０の出力電圧の差が発生する。このようにして、本発明による液晶ディスプレイパネル駆動回路は、下位ビットによる電圧差の区分を、マルチファクターを有する補間アンプ２３０によって発生させることができる。
【００７１】
この時、マルチファクターに該当する２の指数であるＹ−１、Ｙ−２またはＹ−３が０であるか、０より小さな負数である場合には、各差動対のトランジスター及び複数の入出力ノードは削除されて消えるようになる。
【００７２】
例えば、Ｙ＝２である場合、第３、第８、第１３トランジスター（Ｍ３、Ｍ８、Ｍ１３）でなされた差動対及び第４、第９、第１４トランジスター（Ｍ４、Ｍ９、Ｍ１４）でなされた差動対は消えるようになる。
【００７３】
また、Ｙが５より大きい数である場合、前記のような差動対はさらに具備されなければならない。例えば、Ｙ＝５である場合、非反転入力部２３１に第２１トランジスターが加えられて、反転入力部に第２２トランジスターが加えられて、第２バイアス印加部２３３に第２３トランジスターが加えられる。
【００７４】
前記非反転入力部２３１と前記反転入力部２３２及び前記第２バイアス印加部２３３を構成するトランジスター（Ｍ１〜Ｍ１５）は、それぞれマルチファクターを具備する。
【００７５】
図５は、Ｙ＝２である場合図２に示された中間領域アナログデジタルコンバータスイッチング部２２２及び補間アンプ２３０の出力を表示したものである。
【００７６】
デジタルデータが８ビットであり、上位ビットが６ビットであり、下位ビットが２ビットである場合である。下位ビットであるＹ２とＹ１のデータによって中間領域ＤＡＣスイッチング部２２２の出力信号を示したものである。
【００７７】
例えば、Ｙ２＝０であり、Ｙ１＝１である場合、ＹＡ＝Ｖ１であり、ＹＢ＝Ｖ１、ＹＣ＝Ｖ２になるように具現される。
【００７８】
また、Ｙ＝２である場合、前記補間アンプ２３０に入力されるマルチファクターは１、２、１になる。また、加重値はそれぞれ１／（１＋２＋１）、２／（１＋２＋１）、１／（１＋２＋１）すなわち、０．２５、０．５、０．２５になる。すなわち、前記非反転入力部２３１、前記反転入力部２３２及び前記第２バイアス印加部２３３を構成する複数のトランジスターの加重値は、各トランジスターのマルチファクター／全体トランジスターのマルチファクターの和で計算される。
【００７９】
例えば、Ｙ２＝０であり、Ｙ１＝１である場合、前記中間領域ＤＡＣスイッチング部２２２の出力は、Ｖ１、Ｖ１、Ｖ２であり、前記補間アンプ２３０の出力電圧は、０．２５×Ｖ１＋０．５Ｖ１＋０．２５Ｖ２＝０．７５Ｖ１＋０．２５Ｖ２になる。
【００８０】
したがって、本発明による液晶ディスプレイパネル駆動回路は、デジタルデータの上位ビットを利用して抵抗ストリング部から基準電圧を生成して、下位ビットを利用して補間アンプ２３０から下位ビットに相応する基準電圧を出力するように構成される。
【００８１】
本発明は、液晶ディスプレイパネル駆動回路に限定されないで、一般的な表示装置の駆動回路にも適用が可能である。
【００８２】
以上で本発明に対する技術思想を添付図面と共に上述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
【産業上の利用可能性】
【００８３】
本発明による液晶ディスプレイパネル駆動回路は、回路面積を大きく減少させた効果がある。従来技術による駆動回路は、抵抗ストリング部の抵抗及びＤＡＣスイッチング部のトランジスターの個数がそれぞれ２Ｎ程度必要であれば、本発明による駆動回路は、抵抗及びトランジスターはそれぞれ２Ｘ＋２（２１／２Ｘ）の個数程度必要であって、さらに補間アンプに（２（Ｙ−３）＋２（Ｙ−２）＋２（Ｙ−１））×３個のトランジスターが必要であるが、全体的に抵抗及びトランジスターの個数が大きく減少されるので面積減少の効果が大きい。
【符号の説明】
【００８４】
２１１…上位領域抵抗ストリング部、
２１２…中間領域抵抗ストリング部、
２１３…下位領域抵抗ストリング部、
２２１…第１上位領域ＤＡＣスイッチング部、
２２２…第１中間領域ＤＡＣスイッチング部、
２２３…第１下位領域ＤＡＣスイッチング部、
２２４…第Ｍ上位領域ＤＡＣスイッチング部、
２２５…第Ｍ中間領域ＤＡＣスイッチング部、
２２６…第Ｍ下位領域ＤＡＣスイッチング部、
２３０…補間アンプ、
２４０…補間アンプ、
２５０…出力スイッチ部。
【図１】
2011095749.tif 000003
【図２】
2011095749.tif 000004
【図３】
2011095749.tif 000005
【図４】
2011095749.tif 000006
【図５】
2011095749.tif 000007