(57)【要約】【課題】縦型半導体装置のより一層の小型化、高耐圧化に寄与する。【解決手段】非セル領域は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層をその一部に含んでいる。非セル領域に、キャリアのライフタイムが短いライフタイム制御層を備えているため、裏面電極から半導体基板の非セル領域に注入されたキャリアが、ライフタイム制御層によって減衰される。これによって、非セル領域からセル領域へのキャリアの流入を抑制することができる。非セル領域からセル領域へのキャリアの流入を抑制する新規な技術を提供することができ、縦型半導体装置のより一層の小型化、高耐圧化に寄与することができる。【選択図】  図２
2011054813.tif 000002
【特許請求の範囲】
【請求項１】
セル領域と、セル領域の周囲に設けられた非セル領域と、を含む半導体基板と、
半導体基板のセル領域の表面に形成された表面電極と、
半導体基板の裏面に形成された裏面電極と、を備えており、
セル領域には、オン時に裏面電極から半導体基板にキャリアが注入される半導体素子が形成されており、
非セル領域は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層をその一部に含んでおり、
半導体基板は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されていることを特徴とする縦型半導体装置。
【請求項２】
半導体基板の非セル領域の表面側の一部には耐圧保持領域が形成されており、耐圧保持領域は、ライフタイム制御層によって囲まれると共に、セル領域に近い側から遠い側に向かってライフタイム制御層の材料であるポリシリコン、アモルファスシリコンの含有率が高くなっていることを特徴とする請求項１に記載の縦型半導体装置。
【請求項３】
半導体基板のセル領域には、
裏面電極の表面に接して形成された第１導電型の第１コレクタ領域と、
第１コレクタ領域に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト領域と、
半導体基板の表面に設けられ、表面電極と接する第２導電型のエミッタ領域と、
エミッタ領域を第１ドリフト領域から隔離する第１導電型のボディ領域と、
エミッタ領域と第１ドリフト領域との間に位置するボディ領域に接するように形成されたゲート絶縁膜と、
ゲート絶縁膜と接しており、ゲート絶縁膜を介してエミッタ領域と第１ドリフト領域との間に位置するボディ領域に対向するゲート電極と、を備えているＩＧＢＴが形成されており、
半導体基板の非セル領域には、
裏面電極の表面に接して形成され、第１コレクタ領域と接する第１導電型の第２コレクタ領域と、
第２コレクタ領域に対して半導体基板の表面側に設けられ、第１ドリフト領域と接する第２導電型の第２ドリフト領域が形成されており、
ライフタイム制御層は、第２ドリフト領域の少なくとも一部に形成されていることを特徴とする請求項１または２に記載の縦型半導体装置。
【請求項４】
セル領域の第１ドリフト領域は、第１コレクタ領域との境界部分に、第２導電型の不純物濃度が高い第１バッファ領域を備えており、
非セル領域の第２ドリフト領域は、第２コレクタ領域との境界部分に、第２導電型の不純物濃度が高く、第１バッファ領域と接している第２バッファ領域を備えており、
ライフタイム制御層は、第２バッファ領域の少なくとも一部に形成されていることを特徴とする請求項３に記載の縦型半導体装置。
【請求項５】
ライフタイム制御層は、セル領域に近い側でキャリアのライフタイムが長くなっており、セル領域に遠い側でキャリアのライフタイムが短くなっていることを特徴とする請求項１〜４のいずれか一項に記載の縦型半導体装置。
【請求項６】
ライフタイム制御層は、セル領域に近い側でポリシリコンの含有率が高くなっており、セル領域に遠い側でアモルファスシリコンの含有率が高くなっていることを特徴とする請求項１〜５のいずれか一項に記載の縦型半導体装置。
【請求項７】
ライフタイム制御層が半導体基板を平面視したときの半導体基板の角部とそれ以外の部分に形成されており、角部に形成されたライフタイム制御層は、角部以外の部分に形成されているライフタイム制御層よりも、ポリシリコンの含有率が低く、アモルファスシリコンの含有率が高くなっていることを特徴とする請求項１〜６のいずれか一項に記載の縦型半導体装置。
【請求項８】
半導体基板の角部の非セル領域には、トレンチが形成されており、
トレンチの内部に、第２ドリフト領域と接するライフタイム制御層が充填されていることを特徴とする請求項３〜７のいずれか一項に記載の縦型半導体装置。
【請求項９】
トレンチの周囲の第２ドリフト領域には、結晶欠陥領域が形成されていることを特徴とする請求項８に記載の縦型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型半導体装置に関する。
【背景技術】
【０００２】
縦型半導体装置は、半導体基板と、表面電極と、裏面電極とを備えている。半導体基板には、半導体素子が形成されるセル領域と、そのセル領域を取り囲む非セル領域が形成される。例えばＩＧＢＴのような半導体素子がセル領域に形成されている場合には、セル領域の半導体素子がオンした時に、非セル領域においても裏面電極から半導体基板へとキャリアが注入されることがある。非セル領域にキャリアが注入されると、このキャリアは、非セル領域に最も近い、セル領域のエミッタ領域に集中する。その結果、半導体装置がラッチアップし、ラッチアップ破壊が発生する。
【０００３】
ラッチアップ破壊を防ぐために、非セル領域からセル領域に流れ込むキャリアを低減させる技術が提案されている。例えば、特許文献１では、非セル領域のドリフト領域に注入される少数キャリアを少なくするために、非セル領域のコレクタ領域の不純物濃度を１桁小さくしている。また、特許文献２では、非セル領域に形成されたガードリング部直下のドリフト領域に結晶欠陥を形成し、この領域のキャリアのライフタイムを短くしている。また、特許文献３では、非セル領域のドリフト領域にキャリアが注入されないように、非セル領域においては、コレクタ電極とバッファ領域との間に絶縁膜を形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１３６０９２号公報
【特許文献２】特開平６−２１３５８号公報
【特許文献３】特開２００５−１４２２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、小型かつ高耐圧の半導体装置が求められている。半導体装置の耐圧を確保するためには、非セル領域の大きさを確保する必要がある。このため、高耐圧性を維持して半導体装置を小型化すると、セル領域に対する非セル領域の割合が大きくならざるを得ない。半導体装置において非セル領域の割合が大きくなるほど、非セル領域からセル領域に流れ込むキャリアの影響が大きくなり、ラッチアップ破壊が発生し易くなる。すなわち、半導体装置のより一層の小型化、高耐圧化に伴い、非セル領域からセル領域へのキャリアの流入を抑制する必要性がより一層高まっている。そこで、本願では、非セル領域からセル領域へのキャリアの流入を抑制する新規な技術を提供することによって、半導体装置のより一層の小型化、高耐圧化に寄与することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る縦型半導体装置は、セル領域と、セル領域の周囲に設けられた非セル領域と、を含む半導体基板と、半導体基板のセル領域の表面に形成された表面電極と、半導体基板の裏面に形成された裏面電極と、を備えている。セル領域には、オン時に裏面電極から半導体基板にキャリアが注入される半導体素子が形成されており、非セル領域は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層をその一部に含んでおり、半導体基板は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている。
【０００７】
上記の縦型半導体装置では、非セル領域は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層をその一部に含んでいる。半導体基板は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている。すなわち、ライフタイム制御層は、半導体基板よりもキャリアのライフタイムが短い。非セル領域にキャリアのライフタイムが短いライフタイム制御層を備えているため、裏面電極から半導体基板の非セル領域に注入されたキャリアが、ライフタイム制御層によって減衰される。これによって、非セル領域からセル領域へのキャリアの流入を抑制することができる。
【０００８】
上記の縦型半導体装置においては、半導体基板の非セル領域の表面側の一部には耐圧保持領域が形成されており、耐圧保持領域は、ライフタイム制御層によって囲まれると共に、セル領域に近い側から遠い側に向かってライフタイム制御層の材料であるポリシリコン、アモルファスシリコンの含有率が高くなっていてもよい。耐圧保持領域は、ライフタイム制御層の材料であるポリシリコン、アモルファスシリコンを、例えばレーザ等によって単結晶化することによって形成することができる。ライフタイム制御層を単結晶化する度合いを調整することによって、耐圧保持領域における単結晶シリコン、ポリシリコン、アモルファスシリコンのそれぞれの含有率を調整することができる。これらの材料のキャリアライフタイムは、長い順に、単結晶シリコン、ポリシリコン、アモルファスシリコンである。耐圧保持領域内のセル領域に近い側で単結晶シリコンの含有率を高くし、耐圧保持領域内のセル領域に遠い側でポリシリコン、アモルファスシリコンの含有率を高くすることによって、半導体装置の耐圧を向上させるとともに、非セル領域のキャリアを減衰させることができる。これによって、非セル領域のキャリアがセル領域に向かって集中することを防ぐことができる。
【０００９】
上記の縦型半導体装置においては、半導体基板のセル領域には、裏面電極の表面に接して形成された第１導電型の第１コレクタ領域と、第１コレクタ領域に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト領域と、半導体基板の表面に設けられ、表面電極と接する第２導電型のエミッタ領域と、エミッタ領域を第１ドリフト領域から隔離する第１導電型のボディ領域と、エミッタ領域と第１ドリフト領域との間に位置するボディ領域に接するように形成されたゲート絶縁膜と、ゲート絶縁膜と接しており、ゲート絶縁膜を介してエミッタ領域と第１ドリフト領域との間に位置するボディ領域に対向するゲート電極と、を備えているＩＧＢＴが形成されている。半導体基板の非セル領域には、裏面電極の表面に接して形成され、第１コレクタ領域と接する第１導電型の第２コレクタ領域と、第２コレクタ領域に対して半導体基板の表面側に設けられ、第１ドリフト領域と接する第２導電型の第２ドリフト領域が形成されており、ライフタイム制御層は、第２ドリフト領域の少なくとも一部に形成されていることが好ましい。ＩＧＢＴの第１ドリフト領域と、第１ドリフト領域と接する第２ドリフト領域との間は、キャリアが移動し易い。第２ドリフト領域においてキャリアを減衰させることによって、効果的に非セル領域からセル領域へのキャリアの流入を抑制することができる。
【００１０】
セル領域の第１ドリフト領域は、第１コレクタ領域との境界部分に、第２導電型の不純物濃度が高い第１バッファ領域を備えており、非セル領域の第２ドリフト領域は、第２コレクタ領域との境界部分に、第２導電型の不純物濃度が高く、第１バッファ領域と接している第２バッファ領域を備えており、ライフタイム制御層は、第２バッファ領域の少なくとも一部に形成されていてもよい。
【００１１】
上記の縦型半導体装置においては、ライフタイム制御層は、セル領域に近い側でキャリアのライフタイムが長くなっており、セル領域に遠い側でキャリアのライフタイムが短くなっていることが好ましい。これによって、非セル領域のより遠い側においてより効果的にキャリアを減衰させ、キャリアがセル領域に向かって集中することを防ぐことができる。
【００１２】
上記の縦型半導体装置においては、ライフタイム制御層は、セル領域に近い側でポリシリコンの含有率が高くなっており、セル領域に遠い側でアモルファスシリコンの含有率が高くなっていてもよい。アモルファスシリコン層は、ポリシリコン層よりもキャリアライフタイムが短い層である。すなわち、ライフタイム制御層のセル領域により遠い側で、よりキャリアライフタイムの短いアモルファスシリコン層の含有率を高くすることによって、非セル領域のより遠い側において、より効果的にキャリアを減衰させ、キャリアがセル領域に向かって集中することを防ぐことができる。
【００１３】
上記の縦型半導体装置においては、ライフタイム制御層が半導体基板を平面視したときの半導体基板の角部とそれ以外の部分に形成されており、角部に形成されたライフタイム制御層は、角部以外の部分に形成されているライフタイム制御層よりも、ポリシリコンの含有率が低く、アモルファスシリコンの含有率が高くなっていてもよい。半導体基板の角部は、非セル領域において、特にキャリアが集中し易い部分である。キャリアが集中し易い角部に、よりキャリアライフタイムの短いアモルファスシリコン層の含有率が高いライフタイム制御層を設けることによって、角部のキャリアをより効果的に減衰させ、キャリアがセル領域に向かって集中することを防ぐことができる。
【００１４】
上記の縦型半導体装置においては、半導体基板の角部の非セル領域には、トレンチが形成されており、トレンチの内部に、第２ドリフト領域と接するライフタイム制御層が充填されていてもよい。トレンチ内にライフタイム制御層を充填すれば、ライフタイム制御層の位置、形状、大きさの制御が行い易くなる。半導体基板の角部のように限られた領域に適切にライフタイム制御層を形成することができる。
【００１５】
トレンチの周囲の第２ドリフト領域には、結晶欠陥領域が形成されていてもよい。この結晶欠陥によっても、キャリアを減衰させることができる。
【発明の効果】
【００１６】
本発明によれば、非セル領域からセル領域へのキャリアの流入を抑制する新規な技術を提供することができる。これよって、半導体装置のより一層の小型化、高耐圧化に寄与することができる。
【図面の簡単な説明】
【００１７】
【図１】実施例１の縦型半導体装置の平面図。
【図２】図１のＩＩ−ＩＩ線断面図。
【図３】変形例の縦型半導体装置の断面図。
【図４】変形例の縦型半導体装置の断面図。
【図５】変形例の縦型半導体装置の断面図。
【図６】変形例の縦型半導体装置の断面図。
【図７】実施例２の縦型半導体装置の断面図。
【図８】変形例の縦型半導体装置の断面図。
【図９】実施例３の縦型半導体装置の断面図。
【図１０】変形例の縦型半導体装置の断面図。
【図１１】変形例の縦型半導体装置の断面図。
【図１２】変形例の縦型半導体装置の平面図。
【図１３】実施例４の縦型半導体装置の平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線断面図。
【図１５】図１３の縦型半導体装置の角部を拡大する図。
【図１６】図１３の縦型半導体装置の角部におけるキャリアの集中を説明する図。
【図１７】変形例の縦型半導体装置の角部を拡大する図。
【図１８】変形例の縦型半導体装置の断面図。
【図１９】実施例２の縦型半導体装置の製造方法を説明する図。
【図２０】実施例２の縦型半導体装置の製造方法を説明する図。
【図２１】実施例２の縦型半導体装置の製造方法を説明する図。
【図２２】実施例２の縦型半導体装置の製造方法を説明する図。
【発明を実施するための形態】
【００１８】
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）半導体装置のセル領域には、ＩＧＢＴが形成されている。
（特徴２）第１導電型をＰ型、第２導電型をＮ型としている。
（特徴３）セル領域は、単結晶シリコンによって形成されている。
（特徴４）第１コレクタ領域と第２コレクタ領域は、同一の半導体層によって形成されている。
（特徴５）第１バッファ領域と第２バッファ領域は、同一の半導体層によって形成されている。
（特徴６）第１ドリフト領域と第２ドリフト領域は、同一の半導体層によって形成されている。
【実施例１】
【００１９】
以下、本発明の実施例１について、図面を参照しながら説明する。図１は、本実施例に係る縦型の半導体装置１の平面図である。半導体装置１は、半導体基板１００と、半導体基板１００の表面に形成されている電極、絶縁膜等を備えている。半導体基板１００は、セル領域１０と、セル領域１０の周囲に設けられた非セル領域２０とを備えている。半導体基板１００は、平面視すると長方形状であり、その中央部に長方形状のセル領域１０が形成されている。セル領域１０の表面には、複数の表面電極１１２が形成されている。非セル領域２０には、セル領域１０の周囲を囲むように、ＦＬＲ（Field Limiting Ring：周辺耐圧構造）２１、ＦＬＲ２２が形成されている。尚、図１では、表面電極１１２を除いて、半導体基板１００の表面に形成されている電極および絶縁膜の図示を省略している。
【００２０】
図２は図１のＩＩ−ＩＩ線断面図である。図２に示すように、半導体基板１００の裏面には、裏面電極１０１が形成されている。裏面電極１０１は、セル領域１０および非セル領域２０の裏面に接して形成されている。半導体基板１００は、単結晶シリコン基板を材料として形成されている。半導体基板１００には、その裏面側から表面側に向かって順に、Ｐ＋型の半導体層によって一体に形成されているコレクタ領域１０２ａ，１０２ｂ、Ｎ＋型の半導体層によって一体に形成されているバッファ領域１０３ａ，１０３ｂ、Ｎ−型の半導体層によって一体に形成されているドリフト領域１０４ａ，１０４ｂを備えている。コレクタ領域１０２ａ，１０２ｂは、裏面電極１０１の表面（半導体基板１００側の面）と接する状態で、半導体基板１００の裏面に形成されている。
【００２１】
コレクタ領域１０２ａ、バッファ領域１０３ａ、ドリフト領域１０４ａは、セル領域１０内に存在しており、それぞれセル領域１０の第１コレクタ領域、第１バッファ領域、第１ドリフト領域となる。第１バッファ領域は、第１ドリフト領域の一部であり、第１ドリフト領域に含まれる。コレクタ領域１０２ｂ、バッファ領域１０３ｂ、ドリフト領域１０４ｂは、非セル領域２０内に存在しており、それぞれ非セル領域２０の第２コレクタ領域、第２バッファ領域、第２ドリフト領域となる。第２バッファ領域は、第２ドリフト領域の一部であり、第２ドリフト領域に含まれる。
【００２２】
セル領域１０には、縦型のトレンチゲート型のＩＧＢＴが形成されている。セル領域１０においては、ドリフト領域１０４ａの表面側に、Ｐ−型のボディ領域１０５が形成されており、Ｐ−型のボディ領域１０５の表面に、Ｎ＋型のエミッタ領域１０６およびＰ＋型のボディコンタクト領域１０７が形成されている。ボディ領域１０５、エミッタ領域１０６、ボディコンタクト領域１０７は、例えば、ドリフト領域１０４ａにイオン注入を行うことによって形成することができ、ドリフト領域１０４ａ等と同様に、単結晶シリコンを材料としている。
【００２３】
エミッタ領域１０６は、半導体基板１００の表面に臨む範囲に形成されており、表面電極１１２と接している。ボディ領域１０５は、エミッタ領域１０６およびボディコンタクト領域１０７と、ドリフト領域１０４ａとを隔離している。半導体基板１００の表面側からボディ領域１０５を貫通する位置にまでトレンチ１０８が形成されており、そのトレンチ１０８の内部にゲート絶縁膜１０９に被覆されたゲート電極１１０が設置されている。ゲート電極１１０と表面電極１１２との間には、絶縁膜１１３が形成されている。ゲート絶縁膜１０９は、エミッタ領域１０６とドリフト領域１０４ａとの間に位置するボディ領域１０５に接するように形成されている。ゲート電極１１０は、ゲート絶縁膜１０９と接しており、ゲート絶縁膜１０９を介してエミッタ領域１０６とドリフト領域１０４ａとの間に位置するボディ領域１０５に対向している。エミッタ領域１０６は、ゲート絶縁膜１０９と接している。
【００２４】
図２に示すように、非セル領域２０では、半導体基板１００の表面に絶縁膜２０１が形成されている。非セル領域２０には、ＦＬＲ２１と、ＦＬＲ２２とが形成されている。ＦＬＲ２１においては、絶縁膜２０１の表面にゲート配線１１４が設けられている。ゲート配線１１４は、セル領域１０の複数のゲート電極１１０と接続されている。
【００２５】
ＦＬＲ２１は、Ｐ型の拡散層２１１と、拡散層２１１の表面に形成されたＰ＋型の拡散層２１２と、拡散層２１２の表面に形成された電極２１３とを備えている。電極２１３は、絶縁膜２０１を貫通し、拡散層２１２に接している。拡散層２１１は、セル領域１０のトレンチ１０８よりも半導体基板１００の深い位置にまで形成されており、セル領域１０の最も非セル領域２０に近いトレンチ１０８を取り囲むまでセル領域１０側に延びている。ＦＬＲ２２は、Ｐ型の拡散層２２１と、拡散層２２１の表面に形成されたＰ＋型の拡散層２２２と、拡散層２２２の表面に形成された電極２２３とを備えている。電極２２３は、絶縁膜２０１を貫通し、拡散層２２２に接している。拡散層２２１は、セル領域１０のトレンチ１０８よりも半導体基板１００の深い位置にまで形成されている。
【００２６】
非セル領域２０には、ドリフト領域１０４ｂの表面側にライフタイム制御層２３１が形成されている。ライフタイム制御層２３１は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料としている。ライフタイム制御層２３１は、例えば、ドリフト領域１０４ｂの表面をエッチング等によって除去し、除去した部分に、ポリシリコンとアモルファスシリコンの少なくとも一方を充填することによって形成することができる。
【００２７】
図２に示すように、ライフタイム制御層２３１は、非セル領域２０内のドリフト領域１０４ｂの表面であって、拡散層２１１，２１２、２２１，２２２が形成されていない部分に存在している。半導体基板１００を平面視したとき、ライフタイム制御層２３１は、セル領域１０の周囲を囲むように形成されている。
【００２８】
ポリシリコンは、単結晶シリコンよりもキャリアのライフタイムが短い材料であり、アモルファスシリコンは、ポリシリコンよりもさらにキャリアのライフタイムが短い材料である。半導体基板１００は、ポリシリコンよりもキャリアのライフタイムが長い単結晶シリコンを材料としている。すなわち、半導体基板１００は、ライフタイム制御層２３１の材料よりも、キャリアのライフタイムが長い材料によって形成されている。ライフタイム制御層２３１は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料としており、単結晶シリコンによって形成されているセル領域１０等よりもキャリアのライフタイムが短い。非セル領域２０に、キャリアのライフタイムが短いライフタイム制御層２３１を備えているため、非セル領域２０において、キャリアを減衰させることができる。
【００２９】
セル領域１０には縦型のＩＧＢＴが形成されている。例えば、表面電極１１２よりも裏面電極１０１を高電位とした状態で、ゲート電極１１０に正電圧を印加すると、ゲート絶縁膜１０９に接するボディ領域１０５にＮ型のチャネルが形成され、エミッタ領域１０６からドリフト領域１０４ａ（第１ドリフト領域）へ多数キャリアである電子が供給される。ドリフト領域１０４ａに電子が供給されると、コレクタ領域１０２ａ（第１コレクタ領域）からドリフト領域１０４ａへ少数キャリアである正孔が供給される。これによって、半導体基板１００のセル領域１０には、コレクタ領域１０２ａ側からエミッタ領域１０６側へ電流が流れる。
【００３０】
セル領域１０に形成されたＩＧＢＴに電流が流れると、非セル領域２０内においても、そのコレクタ領域１０２ｂ（第２コレクタ領域）からドリフト領域１０４ｂ（第２ドリフト領域）へ少数キャリアである正孔が供給される。非セル領域２０には、エミッタ領域およびこれに接する表面電極が形成されていないため、非セル領域２０内のドリフト領域１０４ｂに注入された正孔は、セル領域１０内の非セル領域２０により近い位置に形成されたエミッタ領域１０６に向かって移動する。セル領域１０の周縁部は、非セル領域２０により近い領域であるため、非セル領域２０から流入するキャリアはセル領域１０の周縁部に形成されたエミッタ領域１０６に集中し易くなる。
【００３１】
本実施例では、非セル領域２０に、キャリアのライフタイムが短いライフタイム制御層２３１を備えている。このため、非セル領域２０内のコレクタ領域１０２ｂ（第２コレクタ領域）からドリフト領域１０４ｂ（第２ドリフト領域）へ注入された正孔が、ライフタイム制御層２３１によって減衰される。これによって、非セル領域２０からセル領域１０への正孔の流入を抑制することができる。
【００３２】
（変形例）
ライフタイム制御層の形状、位置、大きさについては、上記に説明した半導体装置１に限定されない。ライフタイム制御層は、非セル領域の第２ドリフト領域、第２バッファ領域の一部または全部に形成されることが好ましく、第２ドリフト領域、第２バッファ領域の一部もしくは全部がライフタイム制御層によって置き換えられていてもよい。第２コレクタ領域から注入されるキャリアは、第２ドリフト領域、第２バッファ領域を介して非セル領域からセル領域に流入し易いので、この領域にライフタイム制御層を設置することによって、効果的にキャリアを減衰させることができる。
【００３３】
例えば、図３に示す変形例に係る半導体装置１ａのように、複数のライフタイム制御層２３２，２３４が形成されていてもよく、ライフタイム制御層２３２，２３４が、ドリフト領域１０４ｂの表面の一部にのみ形成されているものであってもよい。
【００３４】
図４に示す変形例に係る半導体装置１ｂのように、ライフタイム制御層２３５，２３６は、曲線部を有する形状であってもよい。また、複数のライフタイム制御層２３５，２３６は、半導体基板１００の同じ深さまで形成されている必要はない。例えば、セル領域１０に近い側に形成されたライフタイム制御層２３５がより深く、遠い側に形成されたライフタイム制御層２３６がより浅くてもよい。図３、図４等に示すように、半導体基板の表面側にライフタイム制御層を設置する場合には、半導体基板の表面側に対してエッチング等の加工を行ってライフタイム制御層を形成することができるため、裏面側にライフタイム制御層を形成する場合と比較して、比較的容易に製造することができる。
【００３５】
ライフタイム制御層の設置位置は、半導体基板の表面側近傍である必要はない。図５に示す変形例に係る半導体装置１ｃのように、バッファ領域１０３ｂとの境界近傍のドリフト領域１０４ｂにライフタイム制御層２３７が形成されていてもよい。
【００３６】
図６に示す変形例に係る半導体装置１ｄのように、非セル領域２０のバッファ領域１０３ｂの一部がライフタイム制御層２３８によって置き換えられていてもよい。また、バッファ領域１０３ｂの全域がライフタイム制御層によって置き換えられていてもよい。
【００３７】
図５、図６に示すように、半導体基板の裏面側にライフタイム制御層を設置する場合には、キャリアの供給源であるコレクタ領域１０２ｂのごく近傍にライフタイム制御層が位置するため、非セル領域のキャリアがセル領域に向かって集中することを効果的に抑制できる。
【実施例２】
【００３８】
図７は、実施例２に係る縦型の半導体装置２の断面図である。図７に示すように、半導体装置２では、半導体基板１００は、セル領域１０と非セル領域３０とを備えている。半導体基板１００は、実施例１と同様に、単結晶シリコン基板を材料として形成されており、Ｐ＋型の半導体層によって一体に形成されているコレクタ領域１０２ａ，１０２ｂ、Ｎ＋型の半導体層によって一体に形成されているバッファ領域１０３ａ，１０３ｂ、Ｎ−型の半導体層によって一体に形成されているドリフト領域１０４ａ，１０４ｂを備えている。セル領域１０の各構成と、ゲート配線１１４、ＦＬＲ２１の各構成、絶縁膜２０１は、図２等に示す半導体装置１と同様であり、同一の番号を付してある。
【００３９】
本実施例では、図７に示すように、非セル領域３０には、ドリフト領域１０４ｂの表面側にライフタイム制御層３３１が形成されている。ライフタイム制御層３３１は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料としており、実施例１と同様の方法によって形成することができる。ライフタイム制御層３３１は、セル領域１０のトレンチ１０８よりも半導体基板１００の深い位置にまで形成されている。半導体基板１００を平面視したとき、ライフタイム制御層３３１は、セル領域１０の周囲を囲むように形成されている。
【００４０】
ライフタイム制御層３３１の内部に、内側耐圧保持領域３２、外側耐圧保持領域３４が形成されている。内側耐圧保持領域３２、外側耐圧保持領域３４は、図１に示すＦＬＲ２２と同様に、セル領域１０の周囲を囲むように形成されている。内側耐圧保持領域３２は、Ｐ型の拡散層３２１と、拡散層３２１の表面に形成されたＰ＋型の拡散層３２２と、拡散層３２２の表面に形成された電極３２３とを備えている。電極３２３は、絶縁膜２０１を貫通し、拡散層３２２に接している。外側耐圧保持領域３４は、Ｐ型の拡散層３４１と、拡散層３４１の表面に形成されたＰ＋型の拡散層３４２と、拡散層３４２の表面に形成された電極３４３とを備えている。電極３４３は、絶縁膜２０１を貫通し、拡散層３４２に接している。拡散層３２１，３４１は、セル領域１０のトレンチ１０８よりも半導体基板１００の深い位置にまで形成されている。
【００４１】
拡散層３２１，３２２は単結晶シリコンによって形成されている。拡散層３４１は、ポリシリコンとアモルファスシリコンの少なくとも一方によって形成されている第１領域３４１ａと、単結晶シリコンによって形成されている第２領域３４１ｂとを含んでいる。拡散層３４２は、単結晶シリコンによって形成されている。すなわち、外側耐圧保持領域３４の拡散層３４１は、内側耐圧保持領域３２の拡散層３２１よりもキャリアのライフタイムが短い層を一部に含んでおり、よりキャリアを減衰させる効果が高くなっている。
【００４２】
上記のとおり、半導体装置２においては、半導体基板１００の非セル領域３０の表面側の一部に耐圧保持領域（内側耐圧保持領域３２、外側耐圧保持領域３４）が形成されている。セル領域１０に近い側の内側耐圧保持領域３２と比較して、遠い側の外側耐圧保持領域３４では、ライフタイム制御層３３１の材料であるポリシリコン、アモルファスシリコンの含有率が高くなっている。
【００４３】
セル領域１０に近い側（内側）の内側耐圧保持領域３２を単結晶シリコンによって形成し、セル領域１０に遠い側（外側）の外側耐圧保持領域３４はポリシリコン、アモルファスシリコンの含有率を高くしている。このため、半導体装置２の耐圧を確保しつつ、非セル領域３０のキャリアを効果的に減衰させることができる。非セル領域３０のうちセル領域１０から比較的遠い領域のキャリアが、非セル領域３０のセル領域１０により近い領域に移動することを効果的に抑制することができるため、非セル領域３０のキャリアがセル領域１０に向かって集中することを防ぐことができる。
【００４４】
本実施例に係る拡散層３２１，３４１は、ライフタイム制御層３３１となるポリシリコンもしくはアモルファスシリコン層に対してイオン注入を行い、レーザアニールを行う製造方法によって、より簡易に形成することができる。図１９〜図２２を用いて、レーザアニールを利用して拡散層３２１，３４１を形成する方法を具体的に説明する。
【００４５】
図１９〜図２２は、本実施例に係る半導体装置の非セル領域を形成する工程の一部を示す図である。尚、図１９〜図２２では、セル領域は図示を省略している。Ｎ型の単結晶シリコン層９０４ｂは、半導体装置の材料となるＮ型の単結晶シリコン基板のうち、非セル領域に含まれる部分を示しており、ドリフト領域１０４ｂとなる部分である。単結晶シリコン層９０４ｂの表面側は、エッチングによって取り除かれ、取り除かれた部分にキャリア減衰層９３１が形成されている。キャリア減衰層９３１は、ポリシリコンとアモルファスシリコンの少なくともいずれか一方を材料としている。キャリア減衰層９３１の表面には、絶縁膜８０１が形成されており、さらにその表面にレジスト８０２が形成されている。絶縁膜８０１およびレジスト８０２は、本実施例に係る拡散層３２１，３４１を形成する位置で、キャリア減衰層９３１が露出するようにパターニングされている。
【００４６】
次に、図２０に示すように、露出したキャリア減衰層９３１に対してボロン（Ｂ）等のイオン注入を行う。図２０に示すように、露出した複数箇所のキャリア減衰層９３１に同時にイオン注入が行われる。尚、拡散層３２１，３４１を形成する位置のキャリア減衰層９３１は、薄い絶縁膜によって覆われており、この薄い絶縁膜を通してイオン注入することによって形成されるものであってもよい。
【００４７】
次に、図２１に示すように、第１アニール処理を行う。第１アニール処理では、レーザアニールによって、内側のイオン注入面に対してのみアニール処理を行う。レーザが照射されると、ポリシリコン、アモルファスシリコンの単結晶化が起こり、単結晶シリコンからなるＰ型の拡散層９２１が形成される。拡散層９２１は、内側耐圧保持領域３２を構成する拡散層３２１となる層である。
【００４８】
次に、第２アニール処理を行う。第２アニール処理では、第１アニール処理よりも照射するレーザのエネルギーを弱くして、レーザアニールを実施する。これによって、図２２に示すように、Ｐ型の拡散層９４１が形成される。拡散層９４１は、レーザのエネルギーが弱いため、キャリア減衰層９３１の表面側に近い第２領域９４１ｂは単結晶シリコン化されるものの、第２領域９４１ｂの周縁部には、単結晶シリコン化が十分でない第１領域９４１ａが形成される。第１領域９４１ａでは、キャリアのライフタイムがその周囲のキャリア減衰層９３１よりも長く、拡散層９２１および第２領域９４１ｂよりも短くなっている。
【００４９】
上記のとおり、キャリア減衰層９３１へのイオン注入後にレーザアニールを行うことで、キャリア減衰層９３１の材料であるポリシリコン、アモルファスシリコンの一部をよりライフタイムが長い層に変化させることによって、キャリアのライフタイムが相違する拡散層９２１，９４１を簡易に形成することができる。また、レーザのエネルギーを調整して、キャリア減衰層９３１を単結晶化する度合いを調整することによって、拡散層９２１，９４１における単結晶シリコン、ポリシリコン、アモルファスシリコンのそれぞれの含有率を簡易に調整することができる。
【００５０】
レーザアニールを用いない場合、例えば、アニール炉等を用いた熱拡散のみによって耐圧保持領域を形成する場合には、キャリア減衰層を単結晶化する度合いを調整するためには、レジスト形成工程やイオン注入工程を複数回実施する必要がある。本実施例に係る拡散層の形成工程によれば、レジスト形成工程およびイオン注入工程を複数回行う必要がなくなる。レーザのエネルギーを調整する方法は、アニール炉を用いた方法と比較して少ない工数で実施することができる。
【００５１】
レーザアニールを用いる方法と、アニール炉等を用いる熱拡散による方法とを併用することもできる。例えば、図２０のようにイオン注入を行った後で、アニール炉等を用いて、拡散層９４１の状態まで活性化が進行した状態までアニール処理を行う。その後、拡散層９２１に対してのみ、レーザアニール処理を行って、拡散層９２１のみ活性化及び単結晶化をさらに進行させ、図２２に示す状態とすることができる。この方法によっても、レジスト形成工程およびイオン注入工程を複数回行う必要がなくなる。
【００５２】
（変形例）
耐圧保持領域の形状、位置、大きさについては、上記に説明した半導体装置２に限定されない。耐圧保持領域は、（１）半導体基板の非セル領域の表面側の一部に形成されており、（２）ライフタイム制御層によって囲まれており、（３）セル領域に近い側から遠い側に向かってライフタイム制御層の材料であるポリシリコン、アモルファスシリコンの含有率が高くなっていればよい。この場合に、ライフタイム制御層は、耐圧保持領域の周囲に形成されていればよく、例えば第２ドリフト領域全体がライフタイム制御層であってもよいし、耐圧保持領域の周囲にのみライフタイム制御層が形成されていてもよい。
【００５３】
例えば、図８に示す変形例に係る半導体装置２ａのように、耐圧保持領域は、リサーフのような形状および大きさの耐圧保持領域３５であってもよい。図８に示すように、耐圧保持領域３５は、Ｐ型の拡散層３５１と、拡散層３５１の表面に形成されたＰ＋型の拡散層３５２と、拡散層３５２の表面に形成された電極３５３とを備えている。電極３５３は、絶縁膜２０１を貫通し、拡散層３５２に接している。拡散層３５２は、単結晶シリコンによって形成されている。拡散層３５１は、ポリシリコンとアモルファスシリコンの少なくとも一方によって形成されている第２領域３５１ａと、単結晶シリコンによって形成されている第１領域３５１ｂとを含んでいる。第１領域３５１ａは、第２領域３５１ａと比較して、よりキャリアのライフタイムが短く、よりセル領域１０に遠い側に形成されている。すなわち、１つの拡散層３５１内において、セル領域１０に近い側から遠い側に向かってライフタイム制御層３３１の材料であるポリシリコン、アモルファスシリコンの含有率が高くなっていてもよい。
【実施例３】
【００５４】
図９は、実施例３に係る縦型の半導体装置３の断面図である。図９に示すように、半導体装置３では、半導体基板１００は、セル領域１０と非セル領域４０とを備えている。半導体基板１００は、実施例１と同様に、単結晶シリコン基板を材料として形成されており、Ｐ＋型の半導体層によって一体に形成されているコレクタ領域１０２ａ，１０２ｂ、Ｎ＋型の半導体層によって一体に形成されているバッファ領域１０３ａ，１０３ｂ、Ｎ−型の半導体層によって一体に形成されているドリフト領域１０４ａ，１０４ｂを備えている。セル領域１０の各構成と、ゲート配線１１４、ＦＬＲ２１，２２の各構成、絶縁膜２０１は、図２等に示す半導体装置１と同様であり、同一の番号を付してある。
【００５５】
本実施例では、図９に示すように、非セル領域４０には、ドリフト領域１０４ｂの表面側にライフタイム制御層４３１が形成されている。ライフタイム制御層４３１は、ポリシリコンとアモルファスシリコンとを材料としており、セル領域１０のトレンチ１０８よりも半導体基板１００の深い位置にまで形成されている。半導体基板１００を平面視したとき、ライフタイム制御層４３１は、セル領域１０の周囲を囲むように形成されている。
【００５６】
ライフタイム制御層４３１は、セル領域１０に近い側のキャリアライフタイムが長く、セル領域１０に遠い側のキャリアライフタイムが短くなっている。具体的には、セル領域に近い側において、ポリシリコンの含有率が高くなっており、セル領域１０に遠い側において、アモルファスシリコンの含有率が高くなっている。これによって、非セル領域４０のよりセル領域１０から遠い側においてより効果的にキャリアの再結合を促進し、キャリアがセル領域１０に向かって集中することを防ぐことができる。
【００５７】
（変形例）
実施例１と同様に、ライフタイム制御層の形状、位置、大きさについては、上記に説明した半導体装置３に限定されない。例えば、図１０に示す変形例に係る半導体装置３ａのように、セル領域１０に近い側から順に複数のライフタイム制御層４３２，４３３，４３４を形成し、ライフタイム制御層４３２，４３３がポリシリコンを材料とし、ライフタイム制御層４３４がアモルファスシリコンを材料としていてもよい。すなわち、よりセル領域１０から遠い側にあるライフタイム制御層４３４のみが、よりキャリアのライフタイムがより短い材料によって形成されていてもよい。
【００５８】
図１１に示す変形例に係る半導体装置３ｂのようにしてもよい。半導体装置３ｂでは、セル領域１０に近い側から順に複数のライフタイム制御層４３５，４３６が形成されている。ライフタイム制御層４３５は、ポリシリコンを材料としている。ライフタイム制御層４３６は、アモルファスシリコンの含有率がポリシリコンの含有率よりも高い第１領域４３６ａと、ポリシリコンの含有率がアモルファスシリコンの含有率よりも高い第２領域４３６ｂを備えている。そして、第１領域４３６ａがセル領域１０から遠い側に配置され、第２領域４３６ｂがセル領域１０に近い側に配置されている。このように、複数のライフタイム制御層のうちの１つのライフタイム制御層４３６内において、セル領域１０に近い側から遠い側に向かってポリシリコンの含有率が低くなり、アモルファスシリコンの含有率が高くなっていてもよい。言い換えると、複数のライフタイム制御層のうちの１つのライフタイム制御層内において、セル領域に近い側から遠い側に向かってキャリアのライフタイムがより短くなっていてもよい。
【００５９】
半導体装置において、よりキャリアが集中し易い部分にキャリアのライフタイムがより短いライフタイム制御層を形成することによっても、より効果的にキャリアを減衰させることが可能となる。
【００６０】
図１２は、変形例に係る半導体装置３ｃの平面図である。図１２に示すように、半導体装置３ｃでは、半導体基板１００は、セル領域１０と非セル領域４０とを備えている。半導体基板１００は、実施例１と同様に、単結晶シリコン基板を材料として形成されている。セル領域１０と、ＦＬＲ２１，２２の各構成、は、図１等に示す半導体装置１と同様であり、同一の番号を付してある。
【００６１】
図１２に示すように、半導体装置３ｃでは、ＦＬＲ２２の外側の領域に、ライフタイム制御層４３８ａ，４３８ｂが形成されている。半導体基板１００を平面視したときの半導体基板１００の角部（ＦＬＲ２２のＲ形状に形成されている部分に隣接する部分）に形成されているライフタイム制御層４３８ａは、半導体基板１００の表面周縁の直線部（ＦＬＲ２２の直線状に形成されている部分に隣接する部分）に形成されているライフタイム制御層４３８ｂよりも、キャリアのライフタイムが短い材料によって形成されている。より具体的には、ライフタイム制御層４３８ａは、ライフタイム制御層４３８ｂよりも、ポリシリコンの含有率が低く、アモルファスシリコンの含有率が高くなっている。半導体基板の角部は、非セル領域において、特にキャリアが集中し易い部分である。図１２に示すように、キャリアが集中し易い角部に、よりキャリアライフタイムの短いアモルファスシリコン層の含有率が高いライフタイム制御層４３８ａを設けることによって、角部のキャリアをより効果的に減衰させ、キャリアがセル領域１０に向かって集中することを防ぐことができる。
【実施例４】
【００６２】
図１３は、実施例４に係る縦型の半導体装置４の平面図であり、図１４は、図１３のＸＩＶ−ＸＩＶ線断面図である。図１３、図１４に示すように、半導体装置４では、半導体基板１００は、セル領域１０と非セル領域５０とを備えている。半導体基板１００は、実施例１と同様に、単結晶シリコン基板を材料として形成されており、Ｐ＋型の半導体層によって一体に形成されているコレクタ領域１０２ａ，１０２ｂ、Ｎ＋型の半導体層によって一体に形成されているバッファ領域１０３ａ，１０３ｂ、Ｎ−型の半導体層によって一体に形成されているドリフト領域１０４ａ，１０４ｂを備えている。セル領域１０の各構成と、ゲート配線１１４、ＦＬＲ２１，２２の各構成、絶縁膜２０１は、図２等に示す半導体装置１と同様であり、同一の番号を付してある。
【００６３】
本実施例では、図１３、図１４に示すように、非セル領域５０のＦＬＲ２２よりも外側の領域であって、ドリフト領域１０４ｂの表面側にトレンチ形状のライフタイム制御層５３１，５３３が形成されている。尚、図１４に示す断面図では、ライフタイム制御層５３３の断面は示されていないが、各ライフタイム制御層５３３の形状および大きさは、ライフタイム制御層５３１と同じである。ライフタイム制御層５３１，５３３は、ドリフト領域１０４ｂに形成されたトレンチの内部に、ポリシリコンとアモルファスシリコンの少なくとも一方を充填することによって形成されている。ドリフト領域１０４ｂに形成されたトレンチの内壁面には絶縁膜が形成されていないため、そのトレンチ内に形成されたライフタイム制御層５３１，５３３はドリフト領域１０４ｂと接している。ライフタイム制御層５３１，５３３が充填されているトレンチは、セル領域１０のトレンチ１０８と同じ深さに形成されている。
【００６４】
ライフタイム制御層５３１は、ＦＬＲ２２の外側の非セル領域５０で、半導体基板１００の表面周縁の直線部に形成されている。ライフタイム制御層５３３は、ＦＬＲ２２の外側の非セル領域５０で、半導体基板１００を平面視したときの半導体基板１００の角部に形成されている。ライフタイム制御層５３３は、１つの角部に対して、複数個が設けられている。
【００６５】
図１４に示すように、トレンチ形状のライフタイム制御層５３１の周囲のドリフト領域１０４ｂには、結晶欠陥領域５３２が形成されている。ライフタイム制御層５３１に加えて、この結晶欠陥領域５３２によっても、キャリアを減衰させることができ、より効果的である。尚、図示していないが、ライフタイム制御層５３３の周囲のドリフト領域１０４ｂにも、同様の結晶欠陥領域が形成されている。
【００６６】
図１５は、半導体装置４の角部を拡大する図である。図１５に示すように、角部に設けられたトレンチ形状のライフタイム制御層５３３は、ＦＬＲ２２のＲ形状に沿うように配置されることが好ましい。トレンチ形状のライフタイム制御層５３３を、半導体基板の角部に形成することによって、図１６に示すような、半導体装置の角部におけるキャリアの移動を抑制することができ、キャリアがセル領域に向かって集中することを防ぐことができる。
【００６７】
本実施例のように、トレンチ内にライフタイム制御層を充填すれば、ライフタイム制御層の位置、形状、大きさの制御が行い易くなる。また、半導体基板の角部のように限られた領域に適切にライフタイム制御層を形成することができる。図１５に示すように、Ｒ形状に沿うようにライフタイム制御層を形成することも容易である。
【００６８】
ライフタイム制御層５３１，５３３が充填されているトレンチは、セル領域１０のトレンチ１０８と同じ深さに形成されている。このため、セル領域１０のトレンチ１０８を形成するトレンチエッチング工程において、同時にライフタイム制御層５３１，５３３が充填されるトレンチを形成することができる。セル領域１０のトレンチにおいては、トレンチエッチング工程において半導体基板に形成される結晶欠陥を除去する工程を行うが、ライフタイム制御層５３１，５３３が充填されるトレンチに対しては、この結晶欠陥を除去する工程を行わない。ライフタイム制御層５３１等の周囲の結晶欠陥領域５３２は、トレンチエッチング工程によって形成され、これを形成するための工数を増やす必要がない。
【００６９】
（変形例）
トレンチ形状のライフタイム制御層の形状、位置、大きさについては、上記に説明した半導体装置４に限定されない。トレンチエッチング技術を利用して形成することができる形状、位置、大きさを備えていればよい。例えば、トレンチ形状のライフタイム制御層５３３は、図１７に示すように、ライン状のトレンチであってもよい。
【００７０】
また、例えば、図１８に示す変形例に係る半導体装置４ａのように、複数のライフタイム制御層５３５，５３７が形成されており、よりセル領域１０に近い側のライフタイム制御層５３５が、トレンチ幅および深さが大きいトレンチによって形成されていてもよい。すなわち、トレンチ幅および深さ、並びにトレンチ数を適宜変更してもよい。
【００７１】
トレンチ内に充填されるライフタイム制御層は、それぞれ異なる材料によって形成されていてもよい。例えば、図１３において、ライフタイム制御層５３１はポリシリコンを材料としており、ライフタイム制御層５３３はアモルファスシリコンを材料としていてもよい。図１８において、ライフタイム制御層５３５はポリシリコンを材料としており、ライフタイム制御層５３７はアモルファスシリコンを材料としていてもよい。
【００７２】
上記の実施例１〜４および変形例に係る縦型半導体装置では、非セル領域は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層をその一部に含んでいる。非セル領域に、キャリアのライフタイムが短いライフタイム制御層を備えているため、裏面電極から半導体基板の非セル領域に注入されたキャリアが、ライフタイム制御層によって減衰される。これによって、非セル領域からセル領域へのキャリアの流入を抑制することができ、ラッチアップ破壊の発生を抑制できる。なお、本願明細書で開示する技術は、非セル領域のコレクタ領域の不純物濃度を１桁小さくする等の、非セル領域からセル領域へのキャリアの流入を抑制するための従来技術とともに用いることもでき、半導体装置のより一層の小型化、高耐圧化に寄与することができる。
【００７３】
尚、半導体基板としては、上記の実施例において用いた単結晶シリコンを材料とする基板の他に、単結晶シリコンカーバイド（ＳｉＣ）を材料とする基板を好適に用いることができるが、これに限定されない。半導体基板は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されていればよい。ライフタイム制御層が複数の材料によって形成されている場合には、そのいずれの材料よりもキャリアのライフタイムが長い材料によって、半導体基板が形成されていればよい。
【００７４】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７５】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７６】
１，１ａ〜１ｄ，２，２ａ，３，３ａ〜３ｃ，４，４ａ      半導体装置
１０   セル領域
２０，３０，４０，５０      非セル領域
３２   内側耐圧保持領域
３４   外側耐圧保持領域
３５   耐圧保持領域
１００ 半導体基板
１０１ 裏面電極
１０２ａ，１０２ｂ   コレクタ領域
１０３ａ，１０３ｂ   バッファ領域
１０４ａ，１０４ｂ   ドリフト領域
１０５ ボディ領域
１０６ エミッタ領域
１０７ ボディコンタクト領域
１０８ トレンチ
１０９ ゲート絶縁膜
１１０ ゲート電極
１１２ 表面電極
１１３，２０１       絶縁膜
１１４ ゲート配線
２１１，２１２，２２１，２２２，３２１，３２２，３４１，３４２，３５１，３５２      拡散層
２１３，２２３，３２３，３４３，３５３    電極
２３１，２３２，２３４，２３５，２３６，２３７，２３８，３３１，４３１，４３２，４３３，４３４，４３５，４３６，４３８ａ、４３８ｂ，５３１，５３３，５３５，５３７      ライフタイム制御層
８０１ 絶縁膜
８０２ レジスト
９０４ｂ      単結晶シリコン層
９２１，９４１       拡散層
９３１ キャリア減衰層
【図１】
2011054813.tif 000003
【図２】
2011054813.tif 000004
【図３】
2011054813.tif 000005
【図４】
2011054813.tif 000006
【図５】
2011054813.tif 000007
【図６】
2011054813.tif 000008
【図７】
2011054813.tif 000009
【図８】
2011054813.tif 000010
【図９】
2011054813.tif 000011
【図１０】
2011054813.tif 000012
【図１１】
2011054813.tif 000013
【図１２】
2011054813.tif 000014
【図１３】
2011054813.tif 000015
【図１４】
2011054813.tif 000016
【図１５】
2011054813.tif 000017
【図１６】
2011054813.tif 000018
【図１７】
2011054813.tif 000019
【図１８】
2011054813.tif 000020
【図１９】
2011054813.tif 000021
【図２０】
2011054813.tif 000022
【図２１】
2011054813.tif 000023
【図２２】
2011054813.tif 000024