(57)【要約】【課題】他の電子回路との集積化が容易で、かつ、高い周波数精度を有する発振器として機能する半導体装置を提供する。【解決手段】半導体基板と、素子領域と、素子領域を囲む素子分離領域と、素子領域上に形成されるゲート電極と、ソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれるチャネル領域とを有する電界効果トランジスタと、ゲート電極、ソース領域およびドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、チャネル領域に電気的に接続される出力端子を備え、電界効果トランジスタの閾値電圧をＶｔｈとすると、ソース端子とゲート端子間に印加されるゲート電圧Ｖｇｓ、ソース端子とドレイン端子間に印加されるドレイン電圧Ｖｄｓが、Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を充足し、出力端子から発振する信号を出力することを特徴とする半導体装置。【選択図】図１
2011187766.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成される素子領域と、
前記素子領域を囲む素子分離領域と、
前記素子領域上に形成されるゲート電極と、前記ゲート領域の両側の前記素子領域に形成されるソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域に挟まれ前記素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、
前記ゲート電極、前記ソース領域および前記ドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、
前記チャネル領域に電気的に接続される出力端子を備え、
前記電界効果トランジスタの閾値電圧をＶｔｈとすると、前記ソース端子と前記ゲート端子間に印加されるゲート電圧Ｖｇｓ、前記ソース端子と前記ドレイン端子間に印加されるドレイン電圧Ｖｄｓが、
Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を充足し、
前記出力端子から発振する信号を出力することを特徴とする半導体装置。
【請求項２】
前記出力端子に接続される増幅器を、さらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、
前記素子領域の、前記ゲート電極の伸長方向の長さが一定であることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、
前記複数のゲート電極間に、ダミーゲート電極を、さらに備えることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記素子領域の、前記ゲート電極の伸長方向と垂直な方向の長さが一定でないことを特徴とする請求項３記載の半導体装置。
【請求項６】
前記チャネル領域の温度を検出する温度検出素子と、
前記温度検出素子の検出結果に基づき、前記ゲート電圧Ｖｇｓと前記ドレイン電圧Ｖｄｓを制御する温度補償回路とを、さらに備えることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器として機能する半導体装置に関する。
【背景技術】
【０００２】
発振器は様々な家庭電化製品、通信機器、情報処理システムなどの電子回路において、基準となる周波数を供給するために使用されている。発振器は、リング発振器やＣＲ発振器など回路的な信号遅延を利用したものと、共振器を利用するものとに分類することができ、一般に後者のほうが高い周波数精度が得られることが知られている。
【０００３】
さらに共振器の種類としては、ＬＣ発振器など電磁気学的な共振を利用したものと、圧電共振器などの機械的な共振を利用したものに分類することができ、一般に後者のほうが高い周波数精度が得られることが知られている。
【０００４】
従来、高い周波数精度を得るためには、水晶や弾性表面波などの圧電共振器が用いられているが、この場合圧電共振器と増幅回路などを含む他の電子回路との一体的な集積化が困難であった。一方、発振器と他の電子回路とを高集積化するためには、リング発振器やＬＣ発振器が用いられているが、この場合高い周波数精度を実現することが困難であった。
【０００５】
特許文献１には、可変容量素子を備えることで高い精度の発振周波数を実現する集積化された発振回路が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６９０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、他の電子回路との集積化が容易で、かつ、高い周波数精度を有する発振器として機能する半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板に形成される素子領域と、前記素子領域を囲む素子分離領域と、前記素子領域上に形成されるゲート電極と、前記ゲート領域の両側の前記素子領域に形成されるソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域に挟まれ前記素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、前記ゲート電極、前記ソース領域および前記ドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、前記チャネル領域に電気的に接続される出力端子を備え、前記電界効果トランジスタの閾値電圧をＶｔｈとすると、前記ソース端子と前記ゲート端子間に印加されるゲート電圧Ｖｇｓ、前記ソース端子と前記ドレイン端子間に印加されるドレイン電圧Ｖｄｓが、Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を充足し、前記出力端子から発振する信号を出力することを特徴とする。
【０００９】
上記態様の半導体装置において、前記出力端子に接続される増幅器を、さらに備えることが望ましい。
【００１０】
上記態様の半導体装置において、前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、前記素子領域の、前記ゲート電極の伸長方向の長さが一定であることが望ましい。
【００１１】
上記態様の半導体装置において、前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、前記複数のゲート電極間に、ダミーゲート電極を、さらに備えることが望ましい。
【００１２】
上記態様の半導体装置において、前記素子領域の、前記ゲート電極の伸長方向と垂直な方向の長さが一定でないことが望ましい。
【００１３】
上記態様の半導体装置において、前記チャネル領域の温度を検出する温度検出素子と、前記温度検出素子の検出結果に基づき、前記ゲート電圧Ｖｇｓと前記ドレイン電圧Ｖｄｓを制御する温度補償回路とを、さらに備えることが望ましい。
【発明の効果】
【００１４】
本発明によれば、他の電子回路との集積化が容易で、かつ、高い周波数精度を有する発振器として機能する半導体装置を提供することにある。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態の半導体装置の構成を模式的に示した図である。
【図２】第１の実施の形態の半導体装置の等価回路図である。
【図３】第１の実施の形態の半導体装置の作用を示す図である。
【図４】第１の実施の形態の半導体装置のインピーダンス測定の結果の一例を示す図である。
【図５】発振ピークの素子領域のサイズ依存性を示す図である。
【図６】音響定在波励起の条件の説明図である。
【図７】印加電圧と音響定在波のモードとの関係を示す図である。
【図８】各モードの説明図である。
【図９】第１の実施の形態の半導体装置の変形例の等価回路図である。
【図１０】第２の実施の形態の半導体装置の構成を模式的に示した図である。
【図１１】第３の実施の形態の半導体装置の構成を模式的に示した図である。
【図１２】第４の実施の形態の半導体装置の等価回路図である。
【図１３】第５の実施の形態の半導体装置の構成を模式的に示した図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１７】
本願発明者は、電界効果トランジスタを特定の電圧条件下で動作させると、基板電流が発振する現象を見出した。本発明は、かかる知見に基づいて完成されたものである。
【００１８】
なお、本明細書中、ゲート電極のゲート端子等の「端子」とは、必ずしも物理的に電極、不純物拡散領域、コンタクト領域や配線領域と独立して識別される構造物である必要はない。例えば、ゲート端子であればゲート電極に電位を与える構造物であればその形態を問わない。
【００１９】
（第１の実施の形態）
本実施の形態の半導体装置は、半導体基板に形成される素子領域と、素子領域を囲む素子分離領域と、素子領域上に形成されるゲート電極と、ゲート領域の両側の素子領域に形成されるソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれ素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、ゲート電極、ソース領域およびドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、チャネル領域に電気的に接続される出力端子を備えている。そして、電界効果トランジスタの閾値電圧をＶｔｈとすると、ソース端子とゲート端子間に印加されるゲート電圧Ｖｇｓ、ソース端子とドレイン端子間に印加されるドレイン電圧Ｖｄｓが、Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を充足し、出力端子から発振する信号を出力する。
【００２０】
本実施の形態の半導体装置は、発振する基板電流を出力することで発振器として機能する。
【００２１】
図１は、本実施の形態の半導体装置の構成を模式的に示した図である。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００２２】
図１に示すように、例えばシリコンの半導体基板１１には素子領域１２が形成されている。そして、素子領域１２は絶縁膜、例えば酸化珪素膜で形成された素子分離領域１３で囲まれている。素子領域１２は、例えば長方形でありＬＸとＬＹの辺の長さを有している。
【００２３】
また、素子領域１２上には、電界効果トランジスタ１００が形成されている。この電界効果トランジスタ１００は、ゲート電極３１、ソース領域４１、ドレイン領域５１、および、チャネル領域６１を有する。
【００２４】
ゲート電極３１は、素子領域１２上にゲート絶縁膜（図示せず）を介して形成される。本実施の形態では、並列接続される互いに平行な５本のゲート電極３１が形成されている。
【００２５】
ソース領域４１、ドレイン領域５１はゲート電極３１の両側の素子領域１２に形成される。ここでは、例えば、半導体基板と逆導電型の不純物拡散層である。そして、ソース領域４１とドレイン領域５１に挟まれて、素子領域１２にチャネル領域６１が形成される。
【００２６】
ゲート電極３１、ソース領域４１およびドレイン領域５１のそれぞれに電圧を印加するゲート端子３２、ソース端子４２およびドレイン端子５２が設けられている。また、半導体基板１１に出力端子１９が設けられている。この出力端子は半導体基板１１を介してチャネル領域６１に電気的に接続されている。
【００２７】
ここで、電界効果トランジスタ１００の閾値電圧をＶｔｈとすると、ソース端子４２とゲート端子３２間に、例えば直流電圧源から印加されるゲート電圧Ｖｇｓ、ソース端子４２とドレイン端子５２間に、例えば直流電圧源から印加されるドレイン電圧Ｖｄｓが、
2011187766.tif 000003
・・・（式１）
の関係を充足するようにする。
【００２８】
そして、出力端子１９から発振する基板電流を信号として出力する。なお、本明細書中、基板電流とは、電界効果トランジスタにおいて、チャネル領域でのインパクトイオン化を主因として、基板またはウェル中に生成される電流を意味するものとする。
【００２９】
図２は、本実施の形態の半導体装置の等価回路図である。ゲート端子３２、ソース端子４２、ドレイン端子５２には、直流電圧源２１、２２を接続し、上記（式１）を充足するような、一定電圧を印加する。
【００３０】
図３は、本実施の形態の半導体装置の作用を示す図である。図３（ａ）は半導体装置の断面図、図３（ｂ）は音響的な定在波を示す図である。本実施の形態の半導体装置では、上記直流電圧を印加することにより、図３に示すように、音響反射層となる素子分離領域１３に囲まれた素子領域１２に、音響定在波７０が励起される。
【００３１】
素子領域１２に励起された音響定在波７０の周期に同期して、素子領域１２に形成された電界効果トランジスタ１００のチャネル領域６１ではインパクトイオン化の確率が時間的に変化する。インパクトイオン化により発生した電子・ホール対は高いエネルギーをもつため、その一部は基板電流として半導体基板１１に達する。音響定在波７０に同期して周期的な基板電流の変化が生じるため、半導体装置の出力端子１９からは、周期的な電気信号７２を検出することができる。
【００３２】
図４は、本実施の形態の半導体装置のインピーダンス測定の結果の一例を示す図である。図１の構造の半導体装置で、ネットワークアナライザを用い、ドレイン端子側から見たインピーダンス（Ｚ２２）の周波数依存性を測定している。横軸は周波数、縦軸はインピーダンスの実部およびインピーダンスの位相である。
【００３３】
実測値を丸および四角の記号と、記号をつなぐ点線で表わす。また、等価回路を使ったシミュレーション値を実線で表わす。この測定例では、８３０ＭＨｚ、１．０７ＧＨｚ、１．３２ＧＨｚ、１．５６ＧＨｚ、１．８０ＧＨｚに周期的な間隔でインピーダンスの発振ピークが観測されている。このように、実測およびシミュレーションによって基板電流が周期的に変化し発振することが確認される。
【００３４】
図５は、発振ピークの素子領域のサイズ依存性を示す図である。図１で、ＬＸとＬＹの長さの異なるいくつかの半導体装置について観測された発振ピークの周波数に対して、適当な波数（整数）を割り当ててプロットしたものである。素子領域の形状を長方形とし、それぞれ長方形のサイズを４０ｕｍ×７．１８ｕｍ、４０ｕｍ×１０．７８ｕｍ、４０ｕｍ×１７．８９ｕｍとしたにも関わらず、ほぼ同じ周波数に発振ピークが観測されている。これは、これらの半導体装置においては素子領域形状の４０ｕｍの辺の長さ（図１中のＬｘ）で決まる発振ピークを有する音響定在波が励起されていることを示唆している。
【００３５】
図６は、音響定在波励起の条件の説明図である。半導体基板中を伝播する音速をＶＬとすると、その値は材料に特有な物性値である。ちなみにシリコン半導体単結晶基板中を伝播する縦波の場合、ＶＬ＝８．４３×１０５ｃｍ／Ｓであることが知られている。
【００３６】
実際に素子領域１２に励起される音響波は縦波とは限らず、異なるモード、例えば励起モードはシリコン単結晶とシリコン酸化物の界面を伝播する界面波である可能性が考えられる。すると、この半導体装置の図５で実測した素子領域１２のサイズＬＸ＝４０ｕｍから、音速ＶＬを次の式により求めることができる。
2011187766.tif 000004
・・・（式２）
【００３７】
ここで発振の次数をＮとし、Ｎ次の発振周波数をｆＮとした。測定結果から求めた一波数あたりの発振周波数ｆＮ／Ｎの値は約１２０ＭＨｚであり、これより音速ＶＬとして約９．６×１０５ｃｍ／Ｓが得られる。音速は伝播モードなどに依存することが知られているので、近似的には縦波の音速とほぼ同程度であるということができる。ほぼ測定結果と一致することからも、観測されている発振ピークが素子領域１２に励起された音響定在波に起因することを示している。
【００３８】
図７は、印加電圧と音響定在波のモードとの関係を示す図である。図８は、各モードの説明図である。
【００３９】
ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈより低い場合、電界効果トランジスタはオフの状態にあり、ドレイン−ソース間のチャネルにドレイン電流は流れない。したがって、インパクトイオン化は生じない。
【００４０】
一方、ゲート電圧Ｖｇｓが十分に高い線形領域では、チャネル全域がオン状態となり、ドレイン電流が流れるが、チャネルを流れる電子に強い電界が加わらないためインパクトイオン化が生じず、音響的定在波は励起されない。
【００４１】
トランジスタのドレイン電流が飽和するバイアス電圧条件下では、チャネルの一部がピンチオフして、電子が加速されてインパクトイオン化現象が生じ、電子・ホール対が発生する。このとき、極めて高いエネルギーをもつ電子が、半導体の結晶に衝突するためエネルギーの一部は結晶の格子振動に変換される。この格子振動のエネルギーの一部は、半導体領域に音響的な定在波を励起するのに使用される。
【００４２】
したがって、音響的の定在波を励起するために、本実施の形態の半導体装置は、上記
（式１）の電圧条件下で駆動させる。
【００４３】
図７中でハッチングした領域で示される実際の発振ピークが観測される電圧条件は、（式１）の条件範囲よりやや狭まっている。これは、集積回路に使用されるシリコン単結晶は純度が高く、しかも結晶欠陥が少ないため、音響波の伝播にあたり減衰は比較的少ないものの、音響波のエネルギーの一部は散逸してわずかに減衰する可能性がある。この減衰の影響で、実際の観測では、素子領域に定在波が励起されるためのドレイン電圧Ｖｄｓ、ゲート電圧Ｖｇｓの範囲は、トランジスタが飽和するドレイン電圧、ゲート電圧範囲より狭くなっている可能性が考えられる。
【００４４】
図７中でモードＸとした範囲では、ゲート電極に平行な方向、すなわちゲート電極伸長方向の音響モードが励起される。さらに狭いモードＹとした範囲では、モードＸに加えてゲート電極の伸長方向に垂直な方向の音響モードも励起される。したがって、半導体装置を発振器として用いる場合、発振条件の中でも、複数のモードが励起されず、単一のモードのみが励起される範囲で使用することが好ましい。
【００４５】
また、図１に示すように、電界効果トランジスタ１００が並列接続される互いに平行な複数のゲート電極３１を有し、素子領域１２の、ゲート電極３１の伸長方向の長さＬＸが一定であることが望ましい。上述のように、音響定在波の発振ピークが素子領域１２の辺の長さに依存すると示唆される。したがって、複数のゲート電極３１それぞれの下で発生する音響波を同じ周波数の音響定在波とするためには、素子領域１２の形状を規定する多角形の辺のうち、定在波が反射する互いに対向した辺についてはゲート電極３１に垂直でかつ互いに平行であることが望ましい。
【００４６】
また、大きなドレイン電流が流れるような、ゲート電極、ドレイン領域に加える直流電圧条件では、チャネルの抵抗成分により発熱が生じる。チャネルの温度が上昇すると半導体結晶中を伝播する音響波の音速が変化し、発振周波数が変動する原因となる。したがって、発熱を抑制して発振周波数を安定化するための観点からゲート電極に加える電圧は低いほうが望ましい。
【００４７】
本実施の形態の半導体装置は、電界効果トランジスタを用いて構成するため、他の電子回路との集積化が容易である。また、従来の電子回路と集積化される発振器に比較して、高い周波数精度を有する発振器として機能する半導体装置を提供することが可能になる。
【００４８】
例えば、インバータで構成するリング発振器等に比べ発振周波数の温度依存性が小さくなる。これは、リング発振器ではトランジスタの発振周波数がドレイン電流に依存するが、ドレイン電流の温度による変化量が、音響波の音速の温度による変化量に比べ大きいためである。本実施の形態では、ドレイン電流量の変化は直接発振周波数には影響しない。
【００４９】
また、インバータで構成するリング発振器等に比べ発振周波数の加工寸法依存性も小さくなる。これは、トランジスタのドレイン電流はゲート長の精度に依存し、リング発振器等では、このドレイン電流が発振周波数に影響する。したがって、発振周波数がトランジスタのゲート長の加工精度に依存することになる。
【００５０】
これに対し、本実施の形態の半導体装置では発振周波数は、素子領域の辺の長さに依存する。例えば、上記モードＸの場合は、トランジスタのゲート幅に依存することになる。通常、トランジスタのゲート幅はゲート長の１０倍〜１００倍で設計されるため、同じ量だけ加工がばらついたとしても、ゲート幅の方が変動の割合が小さいといえる。したがって、本実施の形態の半導体装置は、発振周波数の加工寸法依存性も従来と比べ小さくなる。
【００５１】
図９は、本実施の形態の半導体装置の変形例の等価回路図である。図１の半導体装置の構成に、出力端子１９に接続される増幅器８０を、さらに備える。
【００５２】
増幅器８０としては、例えばトランジスタで構成されるシングル増幅回路、プッシュプル増幅回路、差動増幅回路等の電子回路を適用することが可能である。
【００５３】
本実施の形態によれば、発振する基板電流が微弱な場合でも、電気信号７２に対し振幅が増幅された電気信号７４を得ることができる。
【００５４】
（第２の実施の形態）
本実施の形態の半導体装置は、複数のゲート電極間に、ダミーゲート電極を、さらに備えること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
【００５５】
図１０は、本実施の形態の半導体装置の構成を模式的に示した図である。図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）のＢ−Ｂ線に沿った断面図である。
【００５６】
本実施の形態においては、ゲート電極３１とゲート電極３１との間に、複数のダミーゲート電極３６を配置し、これらのダミーゲート電極３６には直流電圧源を接続せず、接地電位に接続する。これによって、チャネル領域６１の抵抗成分により生じる発熱源の配置を分散させることができ、電界効果トランジスタの温度上昇を抑制することができる。
【００５７】
チャネル領域６１の温度が上昇すると半導体結晶中を伝播する音響波の音速が変化し、発振周波数が変動する原因となる。したがって、本実施の形態の構成によれば、発熱による温度上昇を抑制することにより、発振周波数が安定な発振器を構成する上で好ましい半導体装置が実現できる。
【００５８】
（第３の実施の形態）
本実施の形態の半導体装置は、ゲート電極間のダミーゲート電極の本数が一定とならないよう配置されること、素子領域の形状が異なること以外は第２の実施の形態と同様である。したがって、第２の実施の形態と重複する内容については、記載を省略する。
【００５９】
図１１は、本実施の形態の半導体装置の構成を模式的に示した図である。図１１（ａ）は平面図であり、図１１（ｂ）は図１１（ａ）のＣ−Ｃ線に沿った断面図である。
【００６０】
本実施の形態においては、ゲート電極３１とゲート電極３１との間に複数のダミーゲート電極３６を配置する点では第２の実施形態と同様であるが、ゲート電極３１間のダミーゲート電極３６の本数は一定ではなく、互いに異なるように配置されている。さらに、素子領域１２の形状が長方形ではなく、ゲート電極３１と交わらない辺においては階段状の変形が施され、ゲート電極３１の伸長方向と垂直な方向の素子領域１２の長さが一定とならないようにしている。これによって、ゲート電極３１に垂直な方向の音響定在波の励起を抑制することができる。
【００６１】
ゲート電極３１に垂直な方向の音響定在波の励起を抑制することにより、単一モードの音響定在波のみが励起される発振器を構成する上で好ましい半導体装置を提供することができる。
【００６２】
（第４の実施の形態）
本実施の形態の半導体装置は、チャネル領域の温度を検出する温度検出素子と、温度検出素子の検出結果に基づき、ゲート電圧Ｖｇｓとドレイン電圧Ｖｄｓを制御する温度補償回路とを、さらに備えること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
【００６３】
図１２は、本実施の形態の半導体装置の等価回路図である。この半導体装置においては、電界効果トランジスタの温度を検出するために設けられた温度検出素子８２から温度検出信号８３を入力し、ゲート電圧Ｖｇｓおよびドレイン電圧Ｖｄｓを制御する温度補償信号８５を出力するための温度補償回路８４を有する。
【００６４】
ゲート端子３２、ドレイン端子５２に接続された直流電圧源２１、２２を制御することにより電界効果トランジスタのチャネル領域６１を流れる電流を増減させ、電界効果型トランジタの自己発熱効果によりトランジスタのチャネル領域６１における発熱量を制御する。これにより、チャネル領域６１の温度を一定に保つことができる。したがって、チャネル温度の変動により音響定在波が励起される素子領域１２を伝播する音響波の伝播速度が変動するのを防ぎ、安定な発振周波数を実現可能な半導体装置を提供することができる。
【００６５】
温度検出素子８２としてはＰＮ接合の電圧降下の温度依存性を利用したもの、熱起電力を利用したものなどを使用することができる。また、自己発熱により温度を上昇させるための電界効果トランジスタとしては、実際に音響定在波を励起するトランジスタを用いても良く、近傍に設置されたダミーゲート電極により形成される電界効果トランジスタを用いても良い。
【００６６】
（第５の実施の形態）
本実施の形態の半導体装置は、周波数フィルターとしての機能を有する半導体装置である。
【００６７】
図１３は、本実施の形態の半導体装置の構成を模式的に示した図である。図１３（ａ）は平面図であり、図１３（ｂ）は図１３（ａ）のＤ−Ｄ線に沿った断面図である。
【００６８】
本実施の形態の半導体装置においては、音響反射層となる素子分離領域１３に周囲を囲われた同一の素子領域１２の内部に二つの電界効果型トランジスタ、すなわち第１の電界効果型トランジスタ２００と第２の電界効果型トランジスタ３０が配置されている。
【００６９】
第１および第２の電界効果型トランジスタのゲート電極３１と９１は、それぞれ電気的には並列接続された複数のループ状に配置されており、それぞれのループの内部の拡散層領域には。第１のドレイン端子５２と第２のドレイン端子９７を電気的に接続する。ループの外側の拡散層領域には共通のソース端子４２を接続する。
【００７０】
それぞれの電界効果型トランジスタには自動的には音響定在波が励起されないような直流電圧をそれぞれのゲート電極とドレイン電極に印加して、第１のゲート電極３１には高周波信号を直流電圧に重畳する。これによって、素子領域１２には素子領域１２のサイズで決定される共振周波数と一致した入力信号の周波数により、音響定在波が励起される。
【００７１】
その音響波は第２の電界効果型トランジスタ３００に伝播して、第２の電界効果型トランジスタ３００においても、共振周波数と同期した周期のインパクトイオン化現象が生じする。これによって、第２の電界効果型トランジスタ３００のドレイン端子９７においては、特定の周波数成分のみが検出される。このため、本実施の半導体装置は周波数フィルターとして機能する。
【００７２】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置等に関わる要素を適宜選択して用いることができる。
【００７３】
本発明は、電子をキャリアとするｎ型ＭＯＳトランジスタ（ｎ型ＭＩＳトランジスタ）、正孔をキャリアとするｐ型ＭＯＳトランジスタ（ｐ型ＭＩＳトランジスタ）のいずれにも適用可能である。
【００７４】
また、上述した各実施の形態における半導体装置において、素子領域および素子領域内の電界効果トランジタを半導体基板上に形成する構成について述べたが、素子領域および素子領域内の電界効果トランジタを半導体基板中に設けられた基板とは異なる導電型を有するウェルに形成することも可能である。この場合には、音響定在波に同期した電気信号をチャネル領域の存在するウェルに接続した出力端子で検出することができる。
【００７５】
さらに、上記実施の形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００７６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００７７】
１１      半導体基板
１２      素子領域
１３      素子分離領域
１９      出力端子
３１      ゲート電極
３２      ゲート端子
３６      ダミーゲート電極
４１      ソース領域
４２      ソース端子
５１      ドレイン領域
５２      ドレイン端子
６１      チャネル領域
８０      増幅器
８２      温度検出素子
８４      温度補償回路
１００    電界効果トランジスタ
【図１】
2011187766.tif 000005
【図２】
2011187766.tif 000006
【図３】
2011187766.tif 000007
【図４】
2011187766.tif 000008
【図５】
2011187766.tif 000009
【図６】
2011187766.tif 000010
【図７】
2011187766.tif 000011
【図８】
2011187766.tif 000012
【図９】
2011187766.tif 000013
【図１０】
2011187766.tif 000014
【図１１】
2011187766.tif 000015
【図１２】
2011187766.tif 000016
【図１３】
2011187766.tif 000017