(57)【要約】【課題】不純物が混入しない酸化物半導体を用いた半導体素子の作製に用いる連続成膜装置を提供することを課題とする。【解決手段】１０−６Ｐａ以下に真空排気する手段と接続するロードロック室と、基板を加熱する第１の加熱手段が設けられた基板保持部と、少なくとも基板保持部周辺の壁面を加熱する第２の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが１０−８Ｐａ以下に真空排気する手段と接続する複数の成膜室と、１０−８Ｐａ以下に真空排気する手段と接続する加熱室と、ロードロック室、加熱室、及び成膜室のそれぞれとゲートバルブを介して連結され、１０−６Ｐａ以下に真空排気する手段と接続する搬送室とを少なくとも有し、ロードロック室、加熱室、成膜室及び搬送室のそれぞれと接続する真空排気する手段は、吸着型のポンプである成膜装置を提供する。【選択図】図１
2011199271.tif 000002
【特許請求の範囲】
【請求項１】
１０−６Ｐａ以下に真空排気する手段と接続するロードロック室と、
基板を加熱する第１の加熱手段が設けられた基板保持部と、少なくとも前記基板保持部周辺の壁面を加熱する第２の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが１０−８Ｐａ以下に真空排気する手段と接続する複数の成膜室と、
１０−８Ｐａ以下に真空排気する手段と接続する加熱室と、
前記ロードロック室、前記加熱室、及び前記成膜室のそれぞれとゲートバルブを介して連結され、１０−６Ｐａ以下に真空排気する手段と接続する搬送室とを少なくとも有し、
前記ロードロック室、前記加熱室、前記成膜室及び前記搬送室のそれぞれと接続する前記真空排気する手段は、吸着型のポンプである成膜装置。
【請求項２】
請求項１において、
少なくとも一つの前記成膜室が絶縁体ターゲットを固定する前記ターゲット保持部を備え、
少なくとも一つの前記成膜室が金属酸化物ターゲットを固定する前記ターゲット保持部を備える成膜装置。
【請求項３】
請求項１において、
少なくとも一つの前記成膜室が金属酸化物ターゲットを固定する前記ターゲット保持部を備え、
少なくとも一つの前記成膜室が金属ターゲットを固定する前記ターゲット保持部を備える成膜装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記成膜室の大気のリーク量は、それぞれ１０−１１Ｐａ・ｍ３／ｓ以下である成膜装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の加熱手段は、基板を室温以上５００℃以下で加熱する手段である成膜装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
酸素ラジカルを発生させる手段と、１０−８Ｐａ以下に真空排気する手段とを備えた処理室を有する成膜装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記加熱室は、室温以上７００℃以下で加熱する手段を有する成膜装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を、１０分以内に成膜する成膜装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
膜厚２ｎｍ以上３０ｎｍ以下の第１の酸化物半導体膜を１０分以内に成膜し、
膜厚２０ｎｍ以上２００ｎｍ以下の第２の酸化物半導体膜を１０分以内に成膜する成膜装置。
【請求項１０】
基板をロードロック室に搬入し、
前記ロードロック室を１０−６Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上にゲート絶縁膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記ゲート絶縁膜上に酸化物半導体膜を形成する、半導体素子の作製方法。
【請求項１１】
基板をロードロック室に搬入し、
前記ロードロック室を１０−６Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法。
【請求項１２】
基板をロードロック室に搬入し、
前記ロードロック室を１０−６Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上にゲート絶縁膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記ゲート絶縁膜上に酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法。
【請求項１３】
請求項１０乃至請求項１２のいずれか一項において、
前記酸化物半導体膜を形成し、前記成膜室内を１０−８Ｐａ以下に真空排気した後に、
前記基板を、１０−８Ｐａ以下に真空排気された処理室に搬送し、
前記酸化物半導体膜に酸素ラジカル処理を行う、半導体素子の作製方法。
【請求項１４】
基板をロードロック室に搬入し、
前記ロードロック室を１０−６Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第１の酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第２の酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された処理室に搬送し、
前記第２の酸化物半導体膜に酸素ラジカル処理を行う、半導体素子の作製方法。
【請求項１５】
基板をロードロック室に搬入し、
前記ロードロック室を１０−６Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、加熱処理を施しながら第１の酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、
前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第２の酸化物半導体膜を形成し、
前記成膜室内を１０−８Ｐａ以下に真空排気し、
前記基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、
前記基板に加熱処理を施す、半導体素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いた半導体素子の作製方法に関する。該半導体素子の作製方法に用いる連続成膜装置に関する。
【背景技術】
【０００２】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００３】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００４】
また、データの送受信が可能な半導体装置の開発が進められており、このような半導体装置は、無線タグ、ＲＦＩＤタグなどと呼ばれる。実用化されているものは、アンテナと半導体基板を用いて形成された半導体回路（ＩＣチップ）とを有しているものが多い。
【０００５】
また、トランジスタに適用可能な半導体としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である酸化物半導体なるもので形成されたトランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子キャリア濃度が１０１８／ｃｍ３未満であっても、酸化物半導体においては、実質的にはｎ型であり、上記特許文献に開示される薄膜トランジスタのオンオフ比は十分な値を得られていない。このような薄膜トランジスタのオンオフ比が低い理由は、オフ電流が高いことによるものである。低消費電力の半導体装置を実現するためには、薄膜トランジスタなどの半導体素子のオフ電流は極めて低い値が要求される。
【０００８】
トランジスタのオフ電流を極めて低いレベルにまで低減するためには、酸化物半導体層中、及び酸化物半導体層に接する層中に水、水素、水酸基などの不純物が混入せず、水素濃度が十分に低減されている必要がある。
【０００９】
しかし、トランジスタを作製する際に用いる成膜装置内は、排気を行っていても十分に不純物を除去できていないことがある。このような成膜装置内で、成膜した膜には不純物が混入してしまう。
【００１０】
成膜中に混入した不純物を膜内から除去する手段の一つとして、加熱処理が挙げられるが、半導体素子の作製工程に加熱処理を加えることで、工程数が増え、素子作製にかかる所要時間が増加する、及び加熱を行うためエネルギーの消費が増える等の課題がある。
【００１１】
また、成膜中に混入した水素を含む不純物を膜内から完全に除去することは困難である。
【００１２】
本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提供することを課題とする。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜装置を提供することを課題とする。
【課題を解決するための手段】
【００１３】
上記課題は、成膜時に不純物が混入してしまうことが原因である。よって、半導体素子の作製工程中に成膜装置内を極めて清浄な状態に保ち、作製工程中の半導体素子を大気に曝すことなく連続して成膜を行い、半導体素子を作製すれば良い。具体的には、成膜前後において、成膜室内の圧力を１０−８Ｐａ以下に保持することによって、成膜室内の不純物を十分に除去することができる。このような成膜室で酸化物半導体膜及び酸化物半導体膜に接する膜を連続成膜し、半導体素子を作製すれば良い。
【００１４】
また、吸着型のポンプを用いた排気手段と、少なくとも基板保持部周辺の壁面を加熱する加熱手段を有する成膜室は、室内で１０−８Ｐａ以下の圧力を実現でき、室内の不純物を十分に除去することができる。このような成膜室を複数有する成膜装置を用いて、半導体素子を作製すれば良い。
【００１５】
よって、本発明の一態様は、１０−６Ｐａ以下に真空排気する手段と接続するロードロック室と、基板を加熱する第１の加熱手段が設けられた基板保持部と、少なくとも基板保持部周辺の壁面を加熱する第２の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが１０−８Ｐａ以下に真空排気する手段と接続する複数の成膜室と、１０−８Ｐａ以下に真空排気する手段と接続する加熱室と、ロードロック室、加熱室、及び成膜室のそれぞれとゲートバルブを介して連結され、１０−６Ｐａ以下に真空排気する手段と接続する搬送室とを少なくとも有し、ロードロック室、加熱室、成膜室及び搬送室のそれぞれと接続する真空排気する手段は、吸着型のポンプである成膜装置である。
【００１６】
上記本発明の一態様の成膜装置において、少なくとも一つの成膜室が絶縁体ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備えることが好ましい。または、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属ターゲットを固定するターゲット保持部を備えることが好ましい。または、少なくとも一つの成膜室が絶縁体ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属ターゲットを固定するターゲット保持部を備えることが好ましい。
【００１７】
また、上記本発明の一態様の成膜装置において、成膜室の大気のリーク量は１０−１１Ｐａ・ｍ３／ｓ以下であることが好ましい。
【００１８】
上記本発明の一態様の成膜装置において、第１の加熱手段は、基板を室温以上５００℃以下で加熱しながら成膜する手段を有することが好ましい。
【００１９】
上記本発明の一態様の成膜装置は、酸素ラジカルを発生させる手段と、１０−８Ｐａ以下に真空排気する手段とを備えた処理室を有することが好ましい。
【００２０】
上記本発明の一態様の成膜装置は、加熱室に、室温以上７００℃以下で加熱する手段を有していると好ましい。
【００２１】
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲート絶縁膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成する、半導体素子の作製方法である。
【００２２】
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法である。
【００２３】
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲート絶縁膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法である。
【００２４】
上記作製方法において、酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気した後に、基板を、１０−８Ｐａ以下に真空排気された処理室に搬送し、酸化物半導体膜に酸素ラジカル処理を行うことが好ましい。
【００２５】
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第１の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第２の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された処理室に搬送し、第２の酸化物半導体膜上に酸素ラジカル処理を行う、半導体素子の作製方法である。
【００２６】
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、加熱処理を施しながら第１の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第２の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施す、半導体素子の作製方法である。
【発明の効果】
【００２７】
本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提供することができる。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜装置を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様の連続成膜装置を説明する図。
【図２】本発明の一態様の成膜室を説明する図。
【図３】本発明の一態様の作製方法で作製するトランジスタを説明する図。
【図４】本発明の一態様のトランジスタの作製方法を説明する図。
【図５】本発明の一態様のトランジスタの作製方法を説明する図。
【図６】本発明の一態様のトランジスタの作製方法を説明する図。
【発明を実施するための形態】
【００２９】
以下に、実施の態様について図面を用いて詳細に説明する。ただし、本明細書で開示する発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本明細書の実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
本実施の形態では、本発明の一態様の成膜装置について図面を参照して説明する。
【００３１】
図１は、本実施の形態の連続成膜装置の上面概略図である。
【００３２】
図１に示す連続成膜装置は、第１のロードロック室１１１、搬送室１１２、複数の成膜室（図１では、第１の成膜室１１３、第２の成膜室１１５、第３の成膜室１１７、第４の成膜室１２１、及び第５の成膜室１２７）、加熱室（図１では、第１の加熱室１１９及び第２の加熱室１２３）、処理室１２５、基板待機室１２９、第２のロードロック室１３１、及び基板搬送手段１３３を有する。なお、図示しないが、本実施の形態の連続成膜装置は、装置の内壁を３００℃以上に加熱する手段を有する。
【００３３】
第１のロードロック室１１１、搬送室１１２、成膜室、加熱室、処理室１２５、基板待機室１２９、第２のロードロック室１３１は、それぞれ排気手段１１１１〜１１３１と接続する。
【００３４】
第１のロードロック室１１１、搬送室１１２、第２のロードロック室１３１は、排気手段として、１０−６Ｐａ以下、好ましくは１０−８Ｐａ以下に真空排気する手段と接続している。これらの排気手段は、各室の使用用途に応じて適宜排気装置を選定すればよく、例えば、吸着型のポンプを備えた排気手段や、ターボポンプにコールドトラップを備えた排気手段等が挙げられる。特に、吸着型のポンプを備えることが好ましい。吸着型のポンプとしては、例えば、クライオポンプ、スパッタイオンポンプ、チタンサブリメーションポンプ等の、吸着手段を有するポンプが挙げられる。
【００３５】
成膜室、加熱室、処理室は、排気手段として、１０−１２Ｐａ以上１０−８Ｐａ以下に真空排気する手段と接続する。排気手段と、前述の装置の内壁を３００℃以上に加熱する手段を用いることで、各室内の圧力を１０−１２Ｐａ以上１０−８Ｐａ以下とすることができる。室内の圧力を１０−１２Ｐａ以上１０−８Ｐａ以下とすることで、室内の不純物を十分に除去することができる。排気手段としては、前述の吸着型のポンプを用いる。
【００３６】
本実施の形態では、処理前の基板を収納する基板ホルダを有する場所として、第１のロードロック室１１１、処理済みの基板を収納する基板ホルダを有する場所として、第２のロードロック室１３１を設けたが、本発明の一態様の成膜装置は、これに限らず、一室で基板の搬入出を行っても良い。
【００３７】
搬送室１１２は、基板をある一室から他の一室に搬送する受け渡し室の役割を有している。
【００３８】
加熱室（第１の加熱室１１９及び第２の加熱室１２３）は、基板を加熱する手段を備えている。本実施の形態の連続成膜装置は、２つの加熱室を有する構成としたが、加熱室は１つ以上の任意の数だけ設ければ良い。
【００３９】
処理室１２５は、酸素ラジカル処理を行うことができる場所である。酸素ラジカルは、酸素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質することができる。また、処理室で行う処理は、酸素ラジカル処理に限定されない。連続成膜装置において、処理室は必要でなければ設けなくても良いし、複数設けても良い。
【００４０】
基板待機室１２９は、連続成膜の工程中の基板を待機させておくことができる場所である。基板待機室１２９は、冷却手段を有していても良い。冷却手段を有することで、基板待機室１２９において、成膜等のために熱された基板を十分に冷却することができる。冷却は、ヘリウム、ネオン、アルゴン等を基板待機室１２９に導入して行っても良い。なお、冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。連続成膜装置において、基板待機室は必要でなければ設けなくても良い。
【００４１】
本発明の一態様の連続成膜装置は、複数の成膜室を有する。成膜前後において、成膜室内の圧力は１０−８Ｐａ以下に保持されている。これを実現する排気手段としては、前述の吸着型のポンプを用いる。成膜室の大気のリーク量は、１０−１１Ｐａ・ｍ３／ｓ以下であることが好ましい。
【００４２】
図１の連続成膜装置は、５つの成膜室（第１の成膜室１１３、第２の成膜室１１５、第３の成膜室１１７、第４の成膜室１２１、及び第５の成膜室１２７）を有する構成としたが、成膜室の数はこれに限定されず、連続成膜する膜の数に合わせて適宜定めればよい。
【００４３】
成膜室は、スパッタリング法、真空蒸着法、プラズマＣＶＤ法など、目的とする膜の種類に応じた方法で成膜が可能な設備を適宜設ければ良い。成膜中の成膜室の圧力は、成膜方法、及び成膜材料に応じて最適なものとすれば良いが、成膜前後の成膜室内の圧力は１０−８Ｐａ以下に保持する。図２に、具体的な成膜室の構成の一例を示す。本実施の形態では、スパッタリング法を用いて成膜を行う成膜室を例として説明する。
【００４４】
図２において、成膜室２００は、基板保持部２０１、基板加熱手段２０３、基板回転手段２０５、電源２０９、ガス導入手段２１０、ターゲット保持部に保持されたスパッタリング用ターゲット２１１、防着板２１２、メインバルブ２１３、自動圧力制御装置２１５、クライオポンプ２１７、ドライポンプ２１９を有する。
【００４５】
基板搬送手段１３３（図１参照）によって、基板３０１は、連続成膜装置のある一室から搬送室１１２を通って、成膜室２００の基板保持部２０１に搬送される。基板保持部２０１にある基板ホルダ（図示しない）は、上下駆動機構によって上下に移動し、基板を固定することが可能である。図２に示すように、フェイスダウン方式（基板の被成膜面が下を向いた状態で成膜する方式）を採用すると、基板３０１へのゴミの付着などを抑えることができるため、好ましい。
【００４６】
基板保持部２０１は、基板加熱手段２０３を有する。基板加熱手段２０３としては、例えば、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する手段を用いてもよいし、ランプから発する光（電磁波）の輻射により被処理物を加熱する手段を用いてもよい。基板３０１を基板加熱手段２０３で加熱しながら成膜を行うことができる。
【００４７】
成膜時には、成膜の均一性を高めるために、基板回転手段２０５を用いて基板３０１を回転させることが好ましい。
【００４８】
成膜室２００は、少なくとも基板保持部２０１周辺の壁面を加熱する手段（図示しない）を有する。定期的に成膜室の内壁を加熱し、内壁に吸着する不純物を脱離処理することで高真空を実現することができる。
【００４９】
本実施の形態の成膜室２００では、スパッタリング法を用いた成膜を行う。スパッタリング用ターゲット２１１としては、例えば、酸化物絶縁層を形成するためのターゲット、窒化物絶縁層を形成するためのターゲット、酸化物半導体層を形成するためのターゲット、導電層を形成するためのターゲット等を用いることができる。具体的には、絶縁体ターゲット、金属酸化物ターゲット、金属ターゲット等を用いることができる。なお、スパッタリング用ターゲット２１１と基板３０１の間にはシャッター（図示しない）が設けられている。
【００５０】
スパッタリング法は、ＤＣ（直流）スパッタリング法であってもＲＦ（高周波）スパッタリング法のいずれを用いても良い。例えば、成膜室２００において、絶縁層を成膜する場合には、ＲＦスパッタリング法を用いれば良く、金属からなる導電層を成膜する場合には、ＤＣスパッタリング法を用いれば良い。
【００５１】
防着板２１２の材料としては、鉄、アルミニウム、ステンレス等の金属を用いることができる。
【００５２】
成膜室２００は、排気手段として、クライオポンプ２１７及びドライポンプ２１９が接続されている。また、スパッタイオンポンプを併用しても良い。これら排気手段を用いることで、成膜前後において、成膜室２００内の圧力を、１０−８Ｐａ以下に保持することができる。また、成膜室２００内に不純物が導入されるのを防ぐため、導入するガスとしては、高純度のガスを用いる。成膜室２００内に導入されるこれらのガスは、装置内に導入される前にガス精製機により高純度化されたものを用いる。従って、ガスが高純度化された後に成膜装置に導入されるようにガス精製機を備えておく必要がある。これにより、ガス中に含まれる水等の不純物を予め除去することができるため、装置内部にこれらの不純物が導入されるのを防ぐことができる。
【００５３】
以上のように、本実施の形態の連続成膜装置は、吸着型のポンプを用いた排気手段と接続し、少なくとも基板保持部周辺の壁面を加熱する加熱手段を備え、室内の圧力を１０−８Ｐａ以下とすることができる成膜室を有している。成膜を行う前後に、室内の圧力を１０−８Ｐａ以下とすることで、室内の不純物を十分に除去することができる。このような成膜室を備えた連続成膜装置を用いて、大気開放せずに連続成膜を行うことで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。このような半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
【００５４】
（実施の形態２）
本実施の形態では、実施の形態１に示した連続成膜装置を用いてボトムゲート型のトランジスタを作製する方法について図１、図３（Ａ）、及び図４を用いて説明する。本実施の形態では、酸化物半導体層を用いた半導体素子を作製する方法について説明する。
【００５５】
本実施の形態で例示する半導体素子は、高純度化された酸化物半導体層を有する。実施の形態１で例示する成膜装置を用いることにより、酸化物半導体に主成分以外の不純物が極力含まれないように酸化物半導体を高純度化し、Ｉ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体にできる。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力取り込まないことにより、高純度化されたＩ型（真性半導体）又はそれに近づけて酸化物半導体を成膜する。従って、本実施の形態で作製するトランジスタは、高純度化及び電気的にＩ型（真性）化された酸化物半導体層を有する。
【００５６】
高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近く）することができる。具体的には、キャリア濃度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満まで抑制できる。また、高純度化された酸化物半導体中の水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３未満である。
【００５７】
実施の形態１に例示する成膜装置を用いることで、酸化物半導体に含まれるキャリアを極めて少なくすることができる。このような高純度化された酸化物半導体層をトランジスタのチャネル形成領域に適用することにより、トランジスタのオフ電流を少なくすることができる。なお、オフ電流は少なければ少ないほど消費電力を低減できるため好ましい。
【００５８】
本実施の形態で例示するボトムゲート型のトランジスタ３００の断面図を図３（Ａ）に示す。トランジスタ３００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲート絶縁層３０７、高純度化された酸化物半導体層３１２、ソース電極層３１１ａ、ドレイン電極層３１１ｂ、絶縁層３１３、保護絶縁層３１５を有する。
【００５９】
トランジスタ３００を実施の形態１で例示する成膜装置を用いて作製する方法について図４を用いて説明する。
【００６０】
まず、基板３０１上に導電膜を形成し、第１のフォトマスクを用いてレジストマスクを形成し、エッチングによりゲート電極層３０３を形成する（図４（Ａ））。
【００６１】
基板３０１に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
【００６２】
ゲート電極層３０３を形成する導電膜の材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００６３】
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、ゲート絶縁層、酸化物半導体層、及び導電層を大気にさらすことなく連続成膜する。
【００６４】
まず、ゲート電極層３０３が形成された基板３０１を連続成膜装置の第１のロードロック室１１１に搬入する。そして、排気手段１１１１を用いて第１のロードロック室１１１内を減圧する。このとき、第１のロードロック室１１１内の圧力が１０−６Ｐａ以下、好ましくは１０−８Ｐａ以下となるまで排気する。
【００６５】
連続成膜装置において、基板３０１は、搬送室１１２を経由して、ある部屋から別の部屋まで搬送される。搬送室１１２内の圧力は、クライオポンプなどの排気手段１１１２を用いることで、１０−６Ｐａ以下、好ましくは１０−８Ｐａ以下に保持されている。また、定期的に装置の内壁を加熱し、内壁に吸着する不純物を脱離処理することで高真空を実現する。
【００６６】
基板３０１を、基板搬送手段１３３を用いて、加熱室（第１の加熱室１１９又は第２の加熱室１２３）に搬送し、加熱室と搬送室１１２とを仕切るゲートバルブを閉じる。加熱室は、クライオポンプなどの排気手段を用いることで１０−８Ｐａ以下に保持されている。次いで、予備加熱を行う。予備加熱を行うことで、基板３０１に吸着した不純物を脱離し、排気することができる。不純物としては、例えば、水素原子やＨ２Ｏ等の水素原子を含む化合物や、炭素原子を含む化合物をその例に挙げることができる。予備加熱の温度は、室温以上６００℃以下であれば良く、１００℃以上４００℃以下であることが特に好ましい。
【００６７】
次に、基板３０１を、基板搬送手段１３３を用いて、第１の成膜室１１３に搬送する。次いで、クライオポンプなどの排気手段１１１３を用いて第１の成膜室１１３の内圧を制御しながら高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート電極層３０３上に第１のゲート絶縁層３０５となる窒化珪素膜を成膜する。成膜終了後に第１の成膜室１１３内の圧力は、排気手段１１１３を用いて、１０−８Ｐａ以下に再び排気され、第１の成膜室１１３内が清浄な状態に保たれる。成膜前後に１０−８Ｐａ以下に排気されて清浄に保たれる成膜室で第１のゲート絶縁層３０５を成膜するため、第１のゲート絶縁層３０５に含まれる不純物は効果的に低減される。
【００６８】
そして、基板３０１を、第１の成膜室１１３から第２の成膜室１１５に搬送し、第１のゲート絶縁層３０５上に、スパッタリング法を用いて、第１のゲート絶縁層３０５の成膜方法と同様に、酸化珪素膜を成膜し、第２のゲート絶縁層３０７を形成する。成膜前後において、第２の成膜室１１５内の圧力は、クライオポンプなどの排気手段１１１５を用いることで、１０−８Ｐａ以下に保持されている。
【００６９】
本実施の形態で用いるＩ型化又は実質的にＩ型化された酸化物半導体は、界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する第２のゲート絶縁層３０７は、高品質化が要求される。第１の成膜室１１３及び第２の成膜室１１５は、クライオポンプ等により排気され、成膜室内の不純物濃度が極めて低減されている。不純物が低減された成膜室内で積層された窒化珪素膜と酸化珪素膜は、不純物濃度が抑制されたゲート絶縁層として機能する。
【００７０】
本実施の形態では、ゲート絶縁層を、窒化珪素膜と酸化珪素膜の積層構造としたが、ゲート絶縁層はこれに限らず、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜等の単層又は積層構造とすることができる。後に形成する酸化物半導体層と接する層は酸化物絶縁膜を用いることが好ましい。ゲート絶縁層の形成方法としてはプラズマＣＶＤ法又はスパッタリング法等を用いることができるが、層中に水素が多量に含まれないようにするためには、スパッタリング法で成膜することが好ましい。ゲート絶縁層の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【００７１】
次に、基板３０１を、第２の成膜室１１５から第３の成膜室１１７に搬送し、第２のゲート絶縁層３０７上に、スパッタリング法を用いて、酸化物半導体膜３０９を成膜する。成膜前後において、第３の成膜室１１７内の圧力は、クライオポンプなどの排気手段１１１７を用いることで、１０−８Ｐａ以下に保持され、極めて清浄な状態に保たれる。成膜前後に清浄に保たれた成膜室で酸化物半導体膜３０９を成膜するため、酸化物半導体膜３０９に含まれる不純物は効果的に低減される。
【００７２】
酸化物半導体膜３０９に用いる酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００７３】
また、酸化物半導体膜３０９は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００７４】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜３０９を成膜する。この段階での断面図が図４（Ｂ）に相当する。酸化物半導体膜３０９は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において形成することができる。
【００７５】
酸化物半導体膜３０９をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］（すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］）、やＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］）の組成比を有するターゲットを用いてもよい。酸化物ターゲットの充填率は９０．０％以上１００％以下、好ましくは９５．０％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【００７６】
酸化物半導体膜３０９を成膜する際に用いるスパッタリング用のガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いる。
【００７７】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【００７８】
例えば、実施の形態１に示した連続成膜装置を用いることで、第３の成膜室１１７では、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を１０分以内に成膜することができる。
【００７９】
酸化物半導体膜３０９を成膜した後、酸化物半導体膜３０９に、酸素ラジカル処理を行うことが好ましい。本実施の形態では、処理室１２５で酸素ラジカル処理を行う。処理前後において、処理室１２５内の圧力は、クライオポンプなどの排気手段１１２５を用いることで、１０−８Ｐａ以下に保持されている。
【００８０】
酸素ラジカルは、酸素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質することができる。酸素ラジカル処理の代わりに、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。
【００８１】
アルゴンと酸素のラジカル処理の一例について説明する。電界が印加され放電プラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラズマ中の電子により励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイオン（Ａｒ＋）や電子となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろうとして雪崩現象的に反応が発生する。その時に周辺に酸素があると、酸素原子（Ｏ）が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）となる。その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行われる。なお、不活性ガスのラジカルは、反応性ガスのラジカルと比較して準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのに不活性ガスを用いるのが一般的である。
【００８２】
次に、基板３０１を、第５の成膜室１２７に搬送し、酸化物半導体膜３０９上に、スパッタリング法を用いて、導電膜３１０を成膜する（図４（Ｃ））。成膜前後において、第５の成膜室１２７内の圧力は、クライオポンプなどの排気手段１１２７を用いることで、１０−８Ｐａ以下に保持されている。
【００８３】
導電膜の材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いることができる。また、Ａｌ膜、Ｃｕ膜などの金属膜の下側又は上側の一方または双方にＴｉ膜、Ｍｏ膜、Ｗ膜などの高融点金属膜を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。導電膜は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化珪素を含ませたものを用いることができる。
【００８４】
そして、連続成膜が完了した基板３０１を第２のロードロック室１３１に搬送する。
【００８５】
なお、連続成膜の工程中に、ある部屋から搬出された基板を、次の成膜や処理を行う部屋に搬入する前に別の場所で待機させる必要が生じた場合は、基板待機室１２９に基板を搬入すれば良い。基板待機室１２９内の圧力は、クライオポンプなどの排気手段１１２９を用いることで、１０−８Ｐａ以下に保持されている。
【００８６】
次に、導電膜３１０上に第２のフォトマスクを用いてレジストマスクを形成し、エッチングにより導電膜３１０及び酸化物半導体膜３０９の不要な部分を除去する。次いで、第３のフォトマスクを用いて、酸化物半導体層のチャネル形成領域と重畳する導電膜をエッチングし、ソース電極層３１１ａ、及びドレイン電極層３１１ｂを形成する（図４（Ｄ））。
【００８７】
その後、再び、基板を成膜装置に搬入し、処理室にて、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層３１３を形成する。
【００８８】
絶縁層３１３は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁層３１３に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層３１３に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層３１３はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【００８９】
酸化物半導体膜の成膜時と同様に、絶縁層３１３を成膜する成膜室内の圧力は、成膜前後において、クライオポンプなどの排気手段を用いることで、１０−８Ｐａ以下に保持されている。
【００９０】
酸化物半導体層に接して形成する絶縁層３１３は、水分や、水素や、水酸基などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、特に、酸化物絶縁膜を用いることが好ましい。代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【００９１】
本実施の形態では、絶縁層３１３として膜厚２００ｎｍの酸化珪素膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上５００℃以下とすれば良い。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。絶縁層３１３を、成膜する際に用いるスパッタリング用のガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。スパッタリング用ターゲットとしては、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化珪素膜を形成することができる。
【００９２】
絶縁層３１３上にさらに保護絶縁層３１５を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層３１５を、窒化珪素膜を用いて形成する（図４（Ｅ））。
【００９３】
絶縁層３１３の成膜時と同様に、保護絶縁層３１５を成膜する成膜室内の圧力は、成膜前後において、クライオポンプなどの排気手段を用いることで、１０−８Ｐａ以下に保持されている。
【００９４】
以上の工程でトランジスタ３００が形成される。
【００９５】
以上のように、実施の形態１に示した連続成膜装置を用いてトランジスタを作製することで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。また、酸化物半導体層に接する層も不純物が低減されているため、酸化物半導体層は高純度に保たれる。このような高純度化された酸化物半導体層を用いた半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
【００９６】
（実施の形態３）
本実施の形態では、実施の形態１に示した連続成膜装置を用いて、実施の形態２で説明したトランジスタとは異なる構成を有するトランジスタを作製する方法について図１、図３（Ｂ）、及び図５を用いて説明する。本実施の形態では、酸化物半導体層を用いた半導体素子を作製する方法について説明する。
【００９７】
本実施の形態で例示するボトムゲート型のトランジスタの断面図を図３（Ｂ）に示す。トランジスタ４００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲート絶縁層３０７、高純度化された酸化物半導体層３０８、ソース電極層３１４ａ、ドレイン電極層３１４ｂ、絶縁層３１３、保護絶縁層３１５を有する。
【００９８】
トランジスタ４００を実施の形態１で例示する成膜装置を用いて作製する方法について、図５を用いて説明する。まず、実施の形態２と同様の方法で、基板３０１上にゲート電極層３０３を形成する（図５（Ａ））。
【００９９】
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、ゲート絶縁層（第１のゲート絶縁層３０５、第２のゲート絶縁層３０７）及び酸化物半導体膜３０６を大気にさらすことなく連続成膜する（図５（Ｂ））。ゲート絶縁層及び酸化物半導体膜３０６の成膜は、実施の形態２と同様の方法で行えば良い。
【０１００】
次に、酸化物半導体膜３０６を、フォトリソグラフィ工程により島状の酸化物半導体層３０８に加工する（図５（Ｃ））。酸化物半導体層３０８を形成するためのレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１０１】
なお、ここでの酸化物半導体膜３０９のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜３０９のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１０２】
次に、図５（Ｄ）に示すように、第２のゲート絶縁層３０７及び酸化物半導体層３０８上に、スパッタリング法を用いて、導電膜を成膜する。酸化物半導体膜３０６の成膜時と同様に、成膜前後において、導電膜を成膜する成膜室内の圧力は、クライオポンプなどの排気手段を用いることで、１０−８Ｐａ以下に保持されていることが好ましい。そして、フォトリソグラフィ工程により、導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ソース電極層３１１ａ、及びドレイン電極層３１１ｂを形成する。
【０１０３】
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。
【０１０４】
そして、実施の形態２と同様の方法で、絶縁層３１３として酸化珪素膜、保護絶縁層３１５として窒化珪素膜を成膜する。
【０１０５】
以上の工程でトランジスタ４００が形成される（図５（Ｅ））。
【０１０６】
以上のように、実施の形態１に示した連続成膜装置を用いてトランジスタを作製することで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。また、酸化物半導体層に接するゲート絶縁膜、及び導電膜も不純物が低減されているため、酸化物半導体層は高純度に保たれる。このような高純度化された酸化物半導体層を用いた半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
【０１０７】
（実施の形態４）
本実施の形態では、実施の形態１に示した連続成膜装置を用いて、実施の形態２、及び実施の形態３で説明した半導体素子とは異なる構成を有するトランジスタを作製する方法について図１、図３（Ｃ）、及び図６を用いて説明する。本実施の形態では、特に、結晶領域を有する酸化物半導体層を用いたトランジスタを作製する方法について説明する。
【０１０８】
本実施の形態で作製方法を説明するトランジスタの断面図を図３（Ｃ）に示す。トランジスタ５００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲート絶縁層３０７、第１の酸化物半導体層４０６、第２の酸化物半導体層４０８、ソース電極層４１１ａ、ドレイン電極層４１１ｂ、絶縁層３１３、保護絶縁層３１５を有する。なお、第１の酸化物半導体層４０６、及び第２の酸化物半導体層４０８は結晶化している。
【０１０９】
トランジスタ５００を実施の形態１で例示する成膜装置を用いて作製する方法について、図６を用いて説明する。まず、基板３０１上に導電膜を形成し、第１のフォトリソグラフィ工程により、ゲート電極層３０３を形成する。
【０１１０】
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、第１のゲート絶縁層３０５、及び第２のゲート絶縁層３０７を形成する（図６（Ａ））。
【０１１１】
次に、基板３０１を、第２の成膜室１１５から第３の成膜室１１７に搬送し、第２のゲート絶縁層３０７上に、結晶領域を有する酸化物半導体層を形成する。酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、膜厚の厚い結晶領域、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層が形成できる。なお、このような方法を用いることで、下地部材の材料が酸化物、窒化物、金属など材料を問わず、酸化物半導体に結晶領域を形成することができる。
【０１１２】
第１の酸化物半導体膜を、スパッタリング法を用いて成膜する。成膜前後において、第３の成膜室１１７内の圧力は、クライオポンプなどの排気手段１１１７を用いることで、１０−８Ｐａ以下に保持されている。
【０１１３】
第１の酸化物半導体膜に用いる酸化物半導体としては、実施の形態２に挙げた酸化物半導体を用いることができる。
【０１１４】
第１の酸化物半導体膜は、のちに形成する第２の酸化物半導体膜を結晶成長させるための種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上３０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下でよい。第１の酸化物半導体膜４０５の厚さを薄くすることで成膜処理及び加熱処理におけるスループットを高めることができる。
【０１１５】
次に、基板３０１を、第３の成膜室１１７から第１の加熱室１１９に搬送し、第１の加熱処理を行い、第１の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）を形成する。第１の加熱処理によって、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜４０５が形成される（図６（Ｂ））。
【０１１６】
第１の加熱処理は、窒素、酸素、希ガス、または乾燥空気の雰囲気下で行う。第１の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。加熱処理前後において、第１の加熱室１１９内の圧力は、クライオポンプなどの排気手段１１１９を用いることで、１０−８Ｐａ以下に保持されている。
【０１１７】
第１の加熱室１１９は、室温以上８５０℃以下に加熱できる手段を有することが好ましい。
【０１１８】
なお、第３の成膜室１１７が基板加熱手段を有している場合は、第１の酸化物半導体膜を加熱しながら成膜することで、結晶成長を促すことができる。成膜中に第１の酸化物半導体層の結晶を成長させることで、第１の加熱処理を省略することができる。基板加熱条件としては、基板３０１を室温以上５００℃以下に加熱すればよい。
【０１１９】
次に、基板を第１の加熱室１１９から第４の成膜室１２１に搬送し、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を、スパッタリング法を用いて、第２の酸化物半導体膜を形成する。なお、成膜前後において、第４の成膜室１２１内の圧力は、クライオポンプなどの排気手段１１２１を用いることで、１０−８Ｐａ以下に保持されている。
【０１２０】
第２の酸化物半導体膜に用いる酸化物半導体としては、実施の形態２に挙げた酸化物半導体を用いることができる。
【０１２１】
第２の酸化物半導体膜の膜厚は、作製するデバイスによって最適な膜厚を実施者が決定すればよい。
【０１２２】
第４の成膜室１２１が基板加熱手段を有している場合は、第２の酸化物半導体膜を加熱しながら成膜しても良い。
【０１２３】
実施の形態１の連続成膜装置を用いることで、例えば、第３の成膜室１１７で、加熱しながら膜厚２ｎｍ以上３０ｎｍ以下の第１の酸化物半導体膜を１０分以内に成膜した後、第４の成膜室１２１で、膜厚２０ｎｍ以上２００ｎｍ以下の第２の酸化物半導体膜を１０分以内に連続成膜することが可能である。
【０１２４】
次に、基板３０１を、第４の成膜室１２１から第２の加熱室１２３に搬送し、第２の加熱処理を行う。加熱処理前後において、第２の加熱室１２３内の圧力は、クライオポンプなどの排気手段１１２３を用いることで、１０−８Ｐａ以下に保持されている。
【０１２５】
次いで、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の温度で、第２の加熱処理を行う。第１の酸化物半導体膜４０５を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する第２の酸化物半導体膜４０７を形成する（図６（Ｂ））。
【０１２６】
なお、図６に、結晶領域を有する第１の酸化物半導体膜４０５、及び結晶領域を有する第２の酸化物半導体膜４０７の界面を点線で示したが、第１の酸化物半導体膜４０５及び結晶領域を有する第２の酸化物半導体膜４０７の境界が判別できず、同一の層とみなせることもある。
【０１２７】
また、第１の酸化物半導体膜４０５及び第２の酸化物半導体膜４０７を成膜した後に、酸化物半導体膜の表面に、酸素ラジカル処理を行う事が好ましい。本実施の形態では、処理室１２５で酸素ラジカル処理を行う。処理前後において、処理室１２５内の圧力は、クライオポンプなどの排気手段１１２５を用いることで、１０−８Ｐａ以下に保持されている。酸素ラジカル処理は実施の形態２と同様の方法で行うことができる。
【０１２８】
次に、基板３０１を、第５の成膜室１２７に搬送し、第２の酸化物半導体膜４０７上に、スパッタリング法を用いて、導電膜４０９を成膜する（図６（Ｃ））。導電膜４０９は実施の形態２で示した導電膜３１０と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態２の記載を参酌することができる。また、成膜前後において、第５の成膜室１２７内の圧力は、クライオポンプなどの排気手段１１２７を用いることで、１０−８Ｐａ以下に保持され、第５の成膜室１２７内は清浄な状態に保たれている。
【０１２９】
そして、連続成膜が完了した基板３０１を第２のロードロック室１３１に搬送する。
【０１３０】
次に、実施の形態２と同様の方法で、第２のフォトマスクを用いたフォトリソグラフィ工程及びエッチングにより、第１の酸化物半導体層４０６、第２の酸化物半導体層４０８、ソース電極層４１１ａ、及びドレイン電極層４１１ｂを形成する（図６（Ｄ））。
【０１３１】
次いで、実施の形態２と同様の材料、方法で、絶縁層３１３として酸化硅素膜を形成し、保護絶縁層３１５として窒化硅素膜を成膜する。
【０１３２】
以上の工程で、結晶領域を有する酸化物半導体層を用いたトランジスタ５００を作製できる（図６（Ｅ））。
【０１３３】
なお、本実施の形態では、２層の酸化物半導体膜を形成する場合について説明したが、結晶領域を有する酸化物半導体層が、単層でも、３層以上であっても良い。
【０１３４】
単層の酸化物半導体膜を成膜する場合は、例えば、第３の成膜室１１７において、酸化物半導体膜を形成し、第１の加熱室１１９において加熱処理を行えばよい。また、基板３０１を加熱し結晶化を促しながら成膜しても良いし、処理室１２５において、成膜後の酸化物半導体膜に酸素ラジカル処理を行っても良い。
【０１３５】
なお、結晶領域を有する酸化物半導体膜を、結晶領域を有する島状の酸化物半導体層に加工してから、その上に導電膜を形成する工程を用いてトランジスタを作製する場合は、酸化物半導体膜の形成を除いて実施の形態３に示した方法を適用することができる。よって、詳細については、実施の形態３の記載を参酌することができる。
【０１３６】
以上のように、実施の形態１に示した、成膜装置内を高真空状態に保持して、大気開放せずに連続成膜可能な成膜装置を用いることにより、酸化物半導体層中、及び酸化物半導体層に接する層中に混入する水素などの不純物の混入を抑止でき、その結果、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。このような半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
【符号の説明】
【０１３７】
１１１    第１のロードロック室
１１２    搬送室
１１３    第１の成膜室
１１５    第２の成膜室
１１７    第３の成膜室
１１９    第１の加熱室
１２１    第４の成膜室
１２３    第２の加熱室
１２５    処理室
１２７    第５の成膜室
１２９    基板待機室
１３１    第２のロードロック室
１３３    基板搬送手段
２００    成膜室
２０１    基板保持部
２０３    基板加熱手段
２０５    基板回転手段
２０９    電源
２１０    ガス導入手段
２１１    スパッタリング用ターゲット
２１２    防着板
２１３    メインバルブ
２１５    自動圧力制御装置
２１７    クライオポンプ
２１９    ドライポンプ
３００    トランジスタ
３０１    基板
３０３    ゲート電極層
３０５    第１のゲート絶縁層
３０６    酸化物半導体膜
３０７    第２のゲート絶縁層
３０８    酸化物半導体層
３０９    酸化物半導体膜
３１０    導電膜
３１１ａ    ソース電極層
３１１ｂ    ドレイン電極層
３１２    酸化物半導体層
３１３    絶縁層
３１４ａ    ソース電極層
３１４ｂ    ドレイン電極層
３１５    保護絶縁層
４００    トランジスタ
４０５    第１の酸化物半導体膜
４０６    第１の酸化物半導体層
４０７    第２の酸化物半導体膜
４０８    第２の酸化物半導体層
４０９    導電膜
４１１ａ    ソース電極層
４１１ｂ    ドレイン電極層
５００    トランジスタ
１１１１    排気手段
１１１２    排気手段
１１１３    排気手段
１１１５    排気手段
１１１７    排気手段
１１１９    排気手段
１１２１    排気手段
１１２３    排気手段
１１２５    排気手段
１１２７    排気手段
１１２９    排気手段
【図１】
2011199271.tif 000003
【図２】
2011199271.tif 000004
【図３】
2011199271.tif 000005
【図４】
2011199271.tif 000006
【図５】
2011199271.tif 000007
【図６】
2011199271.tif 000008