(57)【要約】      （修正有）【課題】オプトアイソレーターにおいて、送受信間の寄生容量に起因する同相モード・パルスを補償する回路を提供する。【解決手段】同相モード・パルス・イベントが発生したことをＣＭＰセンサ５０ｂで検知し、補助電流源５０ａに加えて、イベントが発生することによって引き起こされたＬＥＤ駆動電流の減少を補償する。この同相モード・パルス補償回路は、電流量を自動的に調整することによって、極めて広い範囲にわたる同相モード・パルスの傾斜に対して効果的に動作することができる。この電流量は、少なくともある程度、検知された同相モード・パルスの傾斜に基づいて、ＬＥＤ駆動電流に加えられる。さらに、この同相モード・パルス補償回路は、極めて低い駆動電流で動作することができ、オプトアイソレーターの電力消費に関する要求事項を減らすことができる。【選択図】図２
2011187960.tif 000002
【特許請求の範囲】
【請求項１】
電気−光変換器（ＥＯＣ）を制御するためのＥＯＣ制御回路、前記ＥＯＣを駆動するための駆動電流を発生する第１の電流源、及び同相モード・パルス・イベントが生じているかどうかを検知して、生じている場合は補償電流を発生する同相モード・パルス補償（ＣＭＰＣ）回路を備える送信回路と、
前記送信回路に動作的に接続された電気−光変換器（ＥＯＣ）と、
光−電気変換器（ＯＥＣ）、増幅器、コンパレータ及び出力ドライバを有する送信回路と
を具備し、前記補償電流が、前記ＣＭＰＣ回路の第１の出力端子から前記電流源に対して出力され、前記補償電流と前記駆動電流が加算されて、前記ＥＯＣを駆動するために使用される新しい駆動電流が発生され、また同相モード・パルス・イベントは、前記送信回路の基準グラウンドＧＮＤ１と前記受信回路の基準グラウンドＧＮＤ２との間に発生する同相モード・パルス波形に対応し、
前記ＥＯＣは前記ＣＭＰＣ回路から前記新しい駆動電流を受け取り、そして前記ＥＯＣが受信した前記新しい駆動電流による光信号を発生し、
前記ＯＥＣは、前記ＥＯＣが発生した光信号を受け取り、前記光信号を電気信号に変換し、そして前記電気信号を出力し、前記増幅器は、前記ＯＥＣから出力された電気信号出力を増幅し、前記コンパレータは、前記増幅された電気信号を基準信号と比較して、比較結果に基づいて電気出力信号を発生し、前記出力ドライバは前記電気出力信号を受け取り、そして前記オプトアイソレーターに対して電気出力駆動信号を発生する、オプトアイソレーター。
【請求項２】
前記ＣＭＰＣ回路が負の傾斜を有する同相モード・パルス波形に対応する同相モード・パルス・イベントを検知する場合のみ、前記ＣＭＰＣ回路が補償電流を発生する請求項１に記載のオプトアイソレーター。
【請求項３】
前記ＣＭＰＣ回路が正の傾斜を有する同相モード・パルスに対応する同相モード・パルス・イベントを検知すると、前記ＣＭＰＣ回路が、前記補償電流を所定の最大レベルに固定する保護回路を含む請求項２に記載のオプトアイソレーター。
【請求項４】
前記ＣＭＰＣ回路が、約−１０ＫＶ／μｓｅｃから約−５０ＫＶ／μｓｅｃの範囲の負の傾斜を有する検知された同相モード・パルス・イベントに対して補償電流を発生する請求項２に記載のオプトアイソレーター。
【請求項５】
第１及び第２の端部を有するワイヤーの導電性部分をさらに含み、前記ワイヤーの第１の端部は前記ＣＭＰＣ回路の第１の入力端子に接続され、前記ワイヤーは固有の寄生容量Ｃｐａｒａｓｉｔｉｃ２を有し、また前記ＣＭＰＣ回路は、前記第１の入力端子に存在する電流Ｉ＿ｓｅｎｓｅに基づいて同相モード・パルス・イベントが発生しているかどうかを検知し、前記電流Ｉ＿ｓｅｎｓｅはＣｐａｒａｓｉｔｉｃ２×−ｄＶ／ｄｔに等しく、ここでｄＶ／ｄｔは検知された同相モード・パルス・イベント波形の傾斜に対応すると共に同相モード・パルス・イベント波形内の経時変化として定義される請求項２に記載のオプトアイソレーター。
【請求項６】
前記ＥＯＣがボンド・ワイヤによって前記送信回路に電気的に接続され、前記ボンド・ワイヤが固有の寄生容量Ｃｐａｒａｓｉｔｉｃ１を有し、かつ前記ボンド・ワイヤが電流Ｉ＿ｃｏｒｒｅｃｔｉｏｎを有し、前記電流Ｉ＿ｃｏｒｒｅｃｔｉｏｎがＣｐａｒａｓｉｔｉｃ１×−ｄＶ／ｄｔに等しく、また前記ＣＭＰＣ回路が、前記ＣＭＰＣ回路の前記第１の出力端子に接続された電流ミラーを備え、前記電流ミラーは少なくとも第１及び第２の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記第１及び第２のＭＯＳＦＥＴはそれぞれ前記ＣＭＰＣ回路のＰＡＤ＿ＳＥＮＳＥノードに接続されたゲートを有し、また前記ＰＡＤ＿ＳＥＮＳＥノードは前記ＣＭＰＣ回路の前記第１の入力端子に接続され、そして前記第１及び第２のＭＯＳＦＥＴはそれぞれ幅Ｗ１及びＷ２を有し、またＷ１及びＷ２に対する値が、比率Ｗ２／Ｗ１が比率Ｃｐａｒａｓｉｔｉｃ１／Ｃｐａｒａｓｉｔｉｃ２に等しくなる又はほぼ等しくなるように前記ＣＭＰＣ回路が設計されるときに選択される請求項５に記載のオプトアイソレーター。
【請求項７】
前記第１及び第２のＭＯＳＦＥＴがｐ型ＭＯＳＦＥＴである請求項６に記載のオプトアイソレーター。
【請求項８】
オプトアイソレーターの中で同相モード・パルス補償を実行する方法であって、
オプトアイソレーターの同相モード・パルス補償（ＣＭＰＣ）回路において、同相モード・パルス・イベントが発生していると前記ＣＭＰＣ回路が検知すると、前記オプトアイソレーターの電気−光変換器（ＥＯＣ）を駆動するために使用されるＥＯＣ駆動電流に加えられる補償電流を前記ＣＭＰＣ回路の中で発生するステップと、
前記ＣＭＰＣ回路の出力端子から前記補償電流を前記オプトアイソレーターの送信回路の電流源に対して出力するステップと、
新しい駆動電流を発生するために前記電流源によって発生された駆動電流に前記補償電流を加えるステップと、
前記オプトアイソレーターの前記ＥＯＣを駆動するために前記新しい駆動電流を使用するステップと
を含み、前記オプトアイソレーターの前記ＥＯＣを駆動するために新しい駆動電流を使用することにより、前記電流源が発生した駆動電流内の、検知された同相モード・パルス・イベントが発生したことにより引き起こされる混乱が補償される、方法。
【請求項９】
前記ＣＭＰＣ回路が負の傾斜を有する同相モード・パルス波形に対応する同相モード・パルス・イベントの発生を検知する場合のみ、前記ＣＭＰＣ回路が補償電流を発生するステップを実行する請求項８に記載の方法。
【請求項１０】
前記ＣＭＰＣ回路が正の傾斜を有する同相モード・パルスに対応する同相モード・パルス・イベントの発生を検知すると、前記ＣＭＰＣ回路の保護回路の中で、前記補償電流を所定の最大レベルに固定するステップをさらに含む請求項９に記載の方法。
【請求項１１】
前記補償電流を発生するステップの間に、前記ＣＭＰＣ回路が、約−１０ＫＶ／μｓｅｃから約−５０ＫＶ／μｓｅｃの範囲の負の傾斜を有する同相モード・パルス・イベント波形に対応する検知された同相モード・パルス・イベントに対して補償電流を発生する請求項９に記載の方法。
【請求項１２】
前記ＣＭＰＣ回路の第１の入力端子に接続された端部を有する導電性ワイヤーを用いて、前記ワイヤー内の電流Ｉ＿ｓｅｎｓｅを検知するステップをさらに含み、前記ワイヤーは固有の寄生容量Ｃｐａｒａｓｉｔｉｃ２を有し、また前記ＣＭＰＣ回路は、前記第１の入力端子に存在する電流Ｉ＿ｓｅｎｓｅに基づいて同相モード・パルス・イベントが発生しているかどうかを検知し、前記電流Ｉ＿ｓｅｎｓｅはＣｐａｒａｓｉｔｉｃ２×−ｄＶ／ｄｔに等しく、ここでｄＶ／ｄｔは検知された同相モード・パルス・イベント波形の傾斜に対応すると共に同相モード・パルス・イベント波形内の経時変化として定義される請求項９に記載の方法。
【請求項１３】
前記ＥＯＣがボンド・ワイヤによって前記送信回路に電気的に接続され、前記ボンド・ワイヤが固有の寄生容量Ｃｐａｒａｓｉｔｉｃ１を有し、かつ前記ボンド・ワイヤが電流Ｉ＿ｃｏｒｒｅｃｔｉｏｎを有し、前記電流Ｉ＿ｃｏｒｒｅｃｔｉｏｎがＣｐａｒａｓｉｔｉｃ１×−ｄＶ／ｄｔに等しく、また前記ＣＭＰＣ回路が、前記ＣＭＰＣ回路の前記第１の出力端子に接続された電流ミラーを備え、前記電流ミラーは少なくとも第１及び第２の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記第１及び第２のＭＯＳＦＥＴがそれぞれ前記ＣＭＰＣ回路のＰＡＤ＿ＳＥＮＳＥノードに接続されたゲートを有し、また前記ＰＡＤ＿ＳＥＮＳＥノードは前記ＣＭＰＣ回路の前記第１の入力端子に接続され、そして前記第１及び第２のＭＯＳＦＥＴはそれぞれ幅Ｗ１及びＷ２を有し、またＷ１及びＷ２が、比率Ｗ２／Ｗ１が比率Ｃｐａｒａｓｉｔｉｃ１／Ｃｐａｒａｓｉｔｉｃ２に等しくなる又はほぼ等しくなるように前記ＣＭＰＣ回路が設計されるときに選択される請求項１２に記載の方法。
【請求項１４】
前記第１及び第２のＭＯＳＦＥＴがｐ型ＭＯＳＦＥＴである請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本願は、「ＭＥＴＨＯＤＳ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳＥＳ  ＦＯＲ  ＰＥＲＦＯＲＭＩＮＧ  ＣＯＭＭＯＮ  ＭＯＤＥ  ＰＵＬＳＥ  ＣＯＭＰＥＮＳＡＴＩＯＮ  ＩＮ  ＡＮ  ＯＰＴＯ−ＩＳＯＬＡＴＯＲ」という名称の、２００７年６月２１日に出願された出願番号第１１／７６６，３３３号の一部継続出願である。この出願は許可されているが、まだ特許として発行されていない。
【０００２】
［発明の分野］
本発明はオプトアイソレーターに関し、より詳細には、オプトアイソレーターにおいて同相モード・パルス補償を実行することに関する。
【背景技術】
【０００３】
オプトアイソレーターは、互いに電磁的に絶縁された２つの電気回路の間に信号を光学的に転送する装置である。オプトアイソレーターは、異なる電位で動作している回路間に信号を転送するため、電気ノイズに対して又は安全のためにシステムの一部を他の部分から分離するため、及び電圧サージからの損傷に対して回路を保護するために使用される。オプトアイソレーターの送信機側の送信回路は、例えば、可視又は赤外光発光ダイオード（ＬＥＤ）などの、電気信号を光信号に変換する電気−光変換器（ＥＯＣ）を備えている。オプトアイソレーターの受信機側の受信回路は、フォトダイオードなどの、光信号を電気信号に戻す光−電気変換器を備えている。
【０００４】
オプトアイソレーターの送信及び受信回路は一般に、集積回路（ＩＣ）である。オプトアイソレーターの全体的な寸法を小さく維持するために、これらのＩＣを同じＩＣパッケージの中に集積化することが望ましい。しかしながら、送信回路と受信回路とが極めて接近していることは、結果として、受信機用ＩＣのグラウンド基準電圧と送信機用ＬＥＤを駆動するリード線との間に静電結合を発生させる。この静電結合は、２つの回路のグラウンド基準点間に同相モード・パルスを発生して、ＬＥＤ用リード線上の駆動電流を増加又は減少させる可能性がある。この駆動電流が増減することは、ＬＥＤのオン及びオフ状態に影響する、またその結果、オプトアイソレーターの性能に影響する可能性がある。
【０００５】
図１は、送信機用ＩＣ３と受信機用ＩＣ４とを有する代表的なオプトアイソレータ２のブロック図を例示している。送信機用ＩＣ３は、電気入力信号を受信するための入力インターフェース用論理回路（図示せず）、及びＬＥＤ６を駆動する駆動電流を発生するためのＬＥＤ駆動回路（図示せず）を備えている。ＬＥＤ６は、一般に、送信機用ＩＣ３から分離され、また通常は３Ｖ製造技術を用いて作られる。ＬＥＤ６は、ワイヤ・ボンド（図示せず）によって送信機用ＩＣ３に接続される。電源電圧ＶＤＤ１及びグラウンド基準電圧ＧＮＤ１が送信機用ＩＣ３に与えられる。送信機用ＩＣ３は、ＬＥＤ６をオンに切り換えるための電流源７、及びＬＥＤ６がオフ状態にあると想定される場合にそれを確実にオフに切り換えるための短絡スイッチ８を備えている。送信機用ＩＣ３は、入力論理インターフェース（図示せず）も備えている。ＬＥＤ６に向かうボンド・ワイヤと、受信機用ＩＣ４のグラウンド基準電圧ＧＮＤ２のノードとの間には、小さいが重要な浮遊・寄生容量が存在する。この寄生容量は、コンデンサ９で表されている。
【０００６】
受信機用ＩＣ４は、シリコン・フォトダイオード１１、フィードバック抵抗ｒｆｂ１を含むトランス・インピーダンス増幅器（ＴＩＡ）１２、コンパレータ１３及び出力ドライバ１４を備えている。ＬＥＤ６の光出力は、受信機用ＩＣ４のフォトダイオード１１に結合されている。フォトダイオード１１への光入力により、ダ対応する光電流がイオード１１内に発生する。この電流はＴＩＡ１２内で増幅され、次にその出力がコンパレータ１３に送られる。このコンパレータ１３は、ＴＩＡ１２からの出力を基準電圧ＶＴＨ１と比較して、その出力が論理０又は論理１に対応するかどうかを判断して、その出力信号を出力ドライバ１４に送る。出力ドライバ１４は、ノード１５においてオプトアイソレーター２に対する出力ドライブ信号を発生する。
【０００７】
一般的に、ＬＥＤ６がオンに切り換えられかつ受信機の光電流がしきい値レベルＶＴＨ１よりも大きい場合は、出力ドライバ１４は論理０を発生して、この信号をノード１５においてオプトアイソレータ２から出力する。論理１は、ＬＥＤ６がオフに切り換えられる場合に発生する。送信機用ＩＣ３と受信機用ＩＣ４との間に重大な干渉信号が存在しない場合は、この方式は良好に動作する。同相モード干渉は、ＧＮＤ１及びＧＮＤ２の基準点間の信号として定義される。オプトアイソレータ２の主要な機能は、かなり異なる電位で動作している可能性がある２つの別個の電気システム間で論理信号の転送を可能にすることである。この主要な機能は、２つのグラウンド基準点間に過大な過度的要素が存在しない限り、良好に動作される。過大な過度的要素は、アイソレータの動作を混乱させる信号である。
【０００８】
ＧＮＤ１及びＧＮＤ２の基準点間の同相モード・パルスを表す波形の傾斜が、約−１０ＫＶ／μｓｅｃよりも大きい場合は、寄生コンデンサ９を通ってＬＥＤ６に向かう、ボンド・ワイヤから引かれるかなり大きな電流が存在することになる。この傾斜と、寄生容量と、ＬＥＤ６から引き出される電流との間の関係は、下記のように示される。
Ｉ＿ｅｒｒｏｒ＝Ｃｐａｒａｓｉｔｉｃ＊−ｄＶ／ｄＴ
ここで、Ｉ＿ｅｒｒｏｒは、寄生コンデンサ９によってＬＥＤ６から引き出される駆動電流の部分を示し、Ｃｐａｒａｓｉｔｉｃは寄生容量を表し、またｄＶ／ｄＴは同相モードパルスの傾斜を示す。負の記号は、ＧＮＤ２電位がＧＮＤ１に対して減少することを意味する。この数式を用いることにより、−１０ＫＶ／μｓｅｃの傾斜を有する同相モードパルスに対して、５０フェムトファラッド（ｆＦ）の一般的なＣｐａｒａｓｉｔｉｃ値を通る電流Ｉ＿ｅｒｒｏｒは、０．５ミリアンペア（ｍＡ）であると判断されうる。この電流レベルは比較的高い。このことは、ＬＥＤ６用の駆動電流のかなりの部分が寄生容量を通して引き出されて、ＬＥＤ６から方向が変えられることを意味する。これはＬＥＤ６の光出力を減少させ、またＴＩＡからの対応する信号出力をコンパレータ１３のしきい値レベルよりも低下させて、結果としてオプトアイソレーター２の動作中にエラーが発生する可能性がある。
【０００９】
実験中に、傾斜が−３０ＫＶ／μｓｅｃでＣｐａｒａｓｉｔｉｃが１００ｆＦの、ＧＮＤ１とＧＮＤ２との間の同相モード信号に対して、Ｃｐａｒａｓｉｔｉｃを通る損失のためにＬＥＤ駆動電流が減少することにより、ＬＥＤ６の光出力がエラーが発生する点まで低下されることが観察された。駆動電流が減少することにより、光検出器１１からの電気出力が低減され、これは今度は、ＴＩＡ１２からの電圧信号出力をコンパレータ１３のしきい値電圧ＶＴＨ１よりも低下させた。これが発生したとき、受信機４が受信した単一のＬＥＤオン・パルスは、結果としてオプトアイソレーター２の出力ノード１５において２つの出力パルスを発生した。これは、不適当な結果である。
【００１０】
この問題を修正するために使用される従来の取り組み方は、ＬＥＤ６とＧＮＤ２とに対するボンド・ワイヤ間の寄生容量の大きさを減少することである。これは効果がある可能性があるが、ＩＣパッケージの幾何学的形状が一層小さくなるため、寄生容量に対して可能性がある構成部品間の大きさが、この修正を実現することを更に困難にしている。この問題を修正するために使用される別の取り組み方は、ＧＮＤ１とＧＮＤ２との間に同相モードパルスが発生することによって引き起こされた駆動電流内の混乱がＬＥＤのオン状態に影響しない点まで、ＬＥＤ駆動電流を増加することである。しかしながら、増加されたＬＥＤ駆動電流を使用することは、同様にオプトアイソレーターの電力消費を増加することになり、このことは、オプトアイソレーター内の低電力動作と様々な技術的用途の中で十分な分離とを提供するという２つの目標と直接衝突することになる。
【００１１】
従って、送信機用ＩＣ３及び受信機用ＩＣ４のグラウンド基準点ＧＮＤ１とＧＮＤ２との間の同相モードパルス、及びＬＥＤ６とＧＮＤ２とに対するワイヤ・ボンド間の寄生容量の影響によって引き起こされたオプトアイソレーター内の問題を修正するための方法に対する要求が存在する。
【発明の概要】
【００１２】
本発明は、オプトアイソレーター内で発生する同相モードパルスの影響を補償するための方法及び装置を提供する。このオプトアイソレーターは、送信回路と、電気−光変換器（ＥＯＣ）と、受信回路とを備えている。送信回路はＥＯＣを制御するためのＥＯＣ制御回路、ＥＯＣを駆動するための駆動電流を発生する第１の電流源、及び同相モード・パルス・イベントが生じているかどうかを検知して、生じている場合は補償電流を発生する同相モード・パルス補償（ＣＭＰＣ）回路を備えている。この補償電流は、ＣＭＰＣ回路の第１の出力端子から電流源に対して出力される。この電流源では、補償電流と駆動電流が加算されて、ＥＯＣを駆動するために使用される新しい駆動電流を発生する。同相モード・パルス・イベントは、送信回路の基準グラウンドＧＮＤ１と受信回路の基準グラウンドＧＮＤ２との間に発生する同相モード・パルス波形に対応する。ＥＯＣは送信回路に動作的に接続され、ＣＭＰＣ回路から新しい駆動電流を受け取り、そしてＥＯＣ自身が受信した新しい駆動電流による光信号を発生する。
【００１３】
受信回路は、光−電気変換器（ＯＥＣ）、増幅器、コンパレータ及び出力ドライバを備えている。このＯＥＣは、ＥＯＣが発生した光信号を受け取り、この光信号を電気信号に変換し、そして電気信号を出力する。増幅器は、ＯＥＣからの電気信号出力を増幅する。コンパレータは、増幅された電気信号を基準信号と比較して、比較結果に基づいて電気出力信号を発生する。出力ドライバは電気出力信号を受け取り、オプトアイソレーターに対して電気出力駆動信号を発生する。
【００１４】
この方法には下記の動作が含まれる、すなわち、オプトアイソレーターのＣＭＰＣ回路において、同相モード・パルス・イベントが発生しているとＣＭＰＣ回路が感知すると、ＣＭＰＣ回路は次のステップによって応答する、すなわち、オプトアイソレーターのＥＯＣを駆動するために使用されるＥＯＣ駆動電流に加えられる補償電流をＣＭＰＣ回路の中で発生するステップと、ＣＭＰＣ回路の出力端子からこの補償電流をオプトアイソレーターの送信回路の電流源に対して出力するステップと、新しい駆動電流を発生するために電流源によって発生された駆動電流にこの補償電流を加えるステップと、そしてオプトアイソレーターのＥＯＣを駆動するためにこの新しい駆動電流を使用するステップと、によって応答する。オプトアイソレーターのＥＯＣを駆動するために新しい駆動電流を使用することにより、電流源が発生した駆動電流内の、同相モード・パルス・イベントが発生したことにより引き起こされる混乱が補償される。
【００１５】
本発明のこれらの及び他の特徴や利点は、下記の説明、図面及び請求項から明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】送信機用ＩＣ及び受信機用ＩＣを有する、周知のオプトアイソレーターのブロック図である。
【図２】例示的な実施形態によるオプトアイソレーターのブロック図である。
【図３】１つの実施形態による図２に示されたＣＭＰＣ回路の概略図である。
【図４】１つの実施形態に基づいて、オプトアイソレーター内の同相モード・パルス・イベントの影響を補償するための方法を示すフローチャートである。
【発明を実施するための形態】
【００１７】
本発明によれば、同相モード・パルス補償回路が提供される。この回路は、オプトアイソレーター内でいつ同相モード・パルス・イベントが発生したかを感知し、またこのイベントが発生することによって引き起こされたＬＥＤ駆動電流の減少を補償するために、電流をＬＥＤ駆動電流に加える。この同相モード・パルス補償回路は、感知された同相モード・パルスの傾斜に少なくともある程度基づいて、ＬＥＤ駆動電流に加えられる電流の量を自動的に調整することによって、同相モード・パルス傾斜の極めて広い範囲にわたって効果的に動作することができる。さらに、この同相モード・パルス補償回路は、極めて低い駆動電流で動作するＬＥＤを用いて実現されることができ、これによりオプトアイソレーターの電力消費に関する要求事項を減らすことができる。これら及び他の特徴は、ここで図２〜図４を参照して説明される。同相モード・パルス補償回路及び方法の例示的な実施形態が、以下で説明される。
【００１８】
図２は、例示的な実施形態によるオプトアイソレーター２０のブロック図を例示している。図１に示されたオプトアイソレーター２と同様に、オプトアイソレーター２０は、通常は１つのＩＣパッケージの中に組み込まれている送信機用ＩＣ３０と受信機用ＩＣ６０とを備えている。送信機用ＩＣ３０は、オプトアイソレーター２０に対する電気入力信号を受け取るための入力インターフェース論理回路（図示せず）を有する電気−光変換器（ＥＯＣ）制御回路３５を備えている。この電気入力信号は、ＥＯＣ３６の動作を制御するために使用される。このＥＯＣ３６は、一般に、送信機用ＩＣ３０から分離され、また通常３Ｖ製造技術を用いて作られる。このＥＯＣ３６は一般にＬＥＤであるため、ＥＯＣ３６を、以後「ＬＥＤ３６」と呼び、またＥＯＣ制御回路３５を以後「ＬＥＤ制御回路３５」と呼ぶことにする。このＬＥＤ３６は、ワイヤ・ボンド（図示せず）で送信機用ＩＣ３０に接続される。電源電圧ＶＤＤ１及びグラウンド基準点ＧＮＤ１が送信機用ＩＣ３０に与えられる。送信機用ＩＣ３０は、ＬＥＤ３６をオンに切り換えるための電流源３７と、ＬＥＤ３６がオフ状態にあると想定される場合にＬＥＤ３６を確実にオフにするために、ＬＥＤ制御回路３５によって制御されるショート・スイッチ３８とを備えている。
【００１９】
コンデンサ３９は、ＬＥＤ３６に向かうボンド・ワイヤと受信機用ＩＣ６０のグラウンド基準ノードＧＮＤ２との間の寄生容量Ｃｐａｒａｓｉｔｉｃ１を示している。送信機用ＩＣ３０は、同相モード・パルス補償（ＣＭＰＣ）回路５０を備えており、この回路は、線４１上の部分の電流を感知し、そして同相モード・パルス・イベントが発生しているとＣＭＰＣ回路５０が感知すると、電流をＬＥＤ３６の駆動電流に加える。線４１は、コンデンサ４２として表される寄生容量Ｃｐａｒａｓｉｔｉｃ２を有している。線４１はＣＭＰＣ回路５０の入力パッド（図示せず）に接続され、また受信機用ＩＣ６０のＧＮＤ２近傍に対して固有の寄生容量を有している。この感知された電流は、同相モード・パルスに対応する。ＣＭＰＣ回路５０は、センサ５０ａと補助電流源５０ｂとを備えている。これらは、図３を参照して後で説明されるように、１つの回路に結合されている。
【００２０】
センサ５０ａが、傾斜が負でかつオプトアイソレーター２０に不適当な動作をさせるに十分大きな振幅を有する同相モード・パルスを検知すると、補助電流源５０ｂは電流源３７に対して正パルスを出力する。傾斜が負でかつオプトアイソレーター２０に不適当な動作をさせるに十分大きな振幅を有する同相モード・パルスは、本願では「同相モード・パルス・イベント」と呼ぶことにする。補助電流源５０ｂから出力される正パルスにより、検知された同相モード・パルスによって引き起こされた駆動電流内の混乱が補償され、これにより電流源３７がＬＥＤ３６を駆動するために適当な電流が確実に出力される。
【００２１】
図１に示された受信機用ＩＣ４と同様に、図２に示されたオプトアイソレーター２０の受信機用ＩＣ６０は、光−電気変換器（ＯＥＣ）６１、ＴＩＡ６２、コンパレータ６３及び出力ドライバ６４を備えている。ＯＥＣ６１は一般にフォトダイオードであるため、このＯＥＣ６１を以後「フォトダイオード６１」と呼ぶことにする。ＬＥＤ３６の光出力は、受信機用ＩＣ６０上のフォトダイオード６１に結合される。フォトダイオード６１に光子が入力すると、ダイオード６１内に対応する光電流が発生する。この電流はＴＩＡ６２の中で増幅され、次にその出力がコンパレータ６３に送られる。コンパレータ６３はＴＩＡ６２からの出力を基準電圧ＶＴＨ１と比較して、この出力が論理０又は論理１に対応するかどうかを判断して、出力信号を出力ドライバ６４に与える。この出力ドライバ６４は、ノード６５においてオプトアイソレーター２０に対する出力駆動信号を発生する。Ｃｐａｒａｓｉｔｉｃ２の値は、概ね１０ｆＦの範囲である。センサ５０ａは、一般に、約−１０ＫＶ／μｓｅｃ以上の負の傾斜を有する同相モード・パルスを検出するように構成される。前述されたように、そのような同相モード・パルス・イベントがセンサ５０ａによって検知されると、補助電源５０ｂが正論理のパルスを電流源３７に出力して、ＬＥＤ３６に与えられる駆動電流の大きさを増加する。ＣＭＰＣ回路５０は、図３を参照してこれから説明される。
【００２２】
図３は、１つの実施形態によるＣＭＰＣ回路５０の概略図を例示している。センサ５０ａ及び補助電流源５０ｂは１つのＣＭＰＣ回路５０の中で構築され、かつこのＣＭＰＣ回路５０の複雑性は比較的低いので、同相モード・パルス・イベントが発生すると、それらを例えばナノセカンドのオーダといった極めて早い速度で検知及び補償することができる。このＣＭＰＣ回路５０は、複数のｎ型及びｐ型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び数個のダイオードで作られている。ＣＭＰＣ回路５０の第１の入力端子６１は、バイアス電流ＮＢＩＡＳを受け取る。このバイアス電流ＮＢＩＡＳは正極性を有しており、振幅はｎ型ＭＯＳＦＥＴをオンにするために十分大きい。バイアス電流ＮＢＩＡＳは、通常は、オプトアイソレーター２０が動作している間は常にこの状態に維持される。このバイアス電流ＮＢＩＡＳは、ＬＥＤ制御回路３５によって又はＣＭＰＣ回路５０の外部の他の電源によって、ＣＭＰＣ回路５０に提供されることができる。
【００２３】
ＣＭＰＣ回路５０の第２の入力端子６２は、線４１の部分の端部に接続される。この第２の入力端子６２は、本願ではＰＡＤ＿ＳＥＮＳＥと呼ぶことにする。このため、ＰＡＤ＿ＳＥＮＳＥ端子は、寄生容量Ｃｐａｒａｓｉｔｉｃ２によって受信機用ＩＣ６０のＧＮＤ２に接続される。ＣＭＰＣ回路５０の出力端子６３は、電流源３７に接続される。それぞれセンサ５０ａ及び補助電流源５０ｂによって実行される検知機能及び補助電流源機能は、両方とも、ＭＯＳＦＥＴ  ６５、６６及び６７を使用する。それらのＭＯＳＦＥＴはまた、それぞれ、ＭＮ３、ＭＰ３及びＭＰ４と表示されている。ＭＮ０とも名付けられているｎ型ＭＯＳＦＥＴ  ６８とｎ型ＭＯＳＦＥＴ  ＭＮ３  ６５との組み合わせは、１対１の電流ミラーを形成し、この電流ミラーはＭＯＳＦＥＴ  ＭＮ０  ６８のゲートに加えられるバイアス電流ＮＢＩＡＳをＭＯＳＦＥＴ  ＭＮ３  ６５のゲートにも加えている。このバイアス電流ＮＢＩＡＳは、図３に示された配列では、多くの場合、例えば２．５マイクロアンペア（μＡ）というような小さい電流である。バイアス電流ＮＢＩＡＳはまた、ｐ型ＭＯＳＦＥＴ  ＭＮ３  ６６及びＭＰ４  ６７をオンに切り換えるため、それらはしきい値よりも高いが、電流レベルは低い。ｐ型ＭＯＳＦＥＴ  ＭＮ３  ６６とＭＰ４  ６７との組み合わせは第２の電流ミラーを形成し、ＰＡＤ−ＳＥＮＳＥ入力端子６２において検知された電流をｐ型ＭＯＳＦＥＴ  ６６及び６７のゲートに加える。ｐ型ＭＯＳＦＥＴ  ＭＮ３  ６６及びＭＰ４  ６７を通る小さいバイアス電流により、寄生容量Ｃｐａｒａｓｉｔｉｃ２に結合されている負の傾斜の同相モード・パルスに対して、ＰＡＤ＿ＳＥＮＳＥノード７１の感受性が確実に高くされる。
【００２４】
ｐ型ＭＯＳＦＥＴ  ＭＰ４  ６７のドレイン端子は、出力端子６３に接続されている。このｐ型ＭＯＳＦＥＴ  ＭＰ４  ６７は設計段階で選択された幅を有するため、それを通り電流源３７を経由してＬＥＤ３６のアノードに流れる電流は、ＬＥＤ３６のアノードのＬＥＤ用ボンド・ワイヤからＣｐａｒａｓｉｔｉｃ１を通って失われる電流を補償するために必要とされる値を有する。ＬＥＤ３６がオン状態のときにＬＥＤ３６が一定の又はほぼ一定の電流で動作し続けるために必要な補正電流Ｉ＿ｃｏｒｒｅｃｔｉｏｎは、下記の数式によって与えられる。
Ｉ＿ｃｏｒｒｅｃｔｉｏｎ＝Ｃｐａｒａｓｉｔｉｃ１＊−ｄＶ／ｄｔ
ＰＡＤ＿ＳＥＮＳＩＮＧノード７１に流れ込みまたｐ型ＭＯＳＦＥＴ  ＭＰ３  ６６のゲートに与えられる電流は、下記の数式によって与えられる。
Ｉ＿ｓｅｎｓｅ＝Ｃｐａｒａｓｉｔｉｃ２＊−ｄＶ／ｄｔ
Ｉ＿ｃｏｒｒｅｃｔｉｏｎのＩ＿ｓｅｎｓｅに対する比率は、２つの寄生容量の比率に依存するが、ｄＶ／ｄｔには依存しない。ｄＶ／ｄｔは、検知された同相モード・パルスの傾斜である。この関係により、ｐ型ＭＯＳＦＥＴ  ＭＰ３  ６６及びＭＰ４  ６７の電流ミラーから作られる電流ミラーに対して適切な電流利得比率に関する必要な情報が提供される。この比率状態の結果は、ＭＰ３に対するＭＰ４の幅を決定するために使用される。
【００２５】
下記の数式は、ｐ型ＭＯＳＦＥＴ  ＭＰ３  ６６及びＭＰ４  ６７の幅を寄生容量Ｃｐａｒａｓｉｔｉｃ１及びＣｐａｒａｓｉｔｉｃ２に関係付ける。
Ｗ＿ＭＰ４／Ｗ＿ＭＰ３＝Ｃｐａｒａｓｉｔｉｃ１／Ｃｐａｒａｓｉｔｉｃ２
この関係には大きな利点がある。特に、Ｃｐａｒａｓｉｔｉｃ２を通して検知された同相モード・パルスの負の傾斜により、結果としてＣＭＰＣ回路５０が出力端子６３を介して、例えば、約−１０ＫＶ／μｓｅｃから約−５０ＫＶ／μｓｅｃまでの広範囲の傾斜値にわたって適切な振幅の補正電流を提供することになる。例えば、Ｃｐａｒａｓｉｔｉｃ１が１００ｆＦでＣｐａｒａｓｉｔｉｃ２が１０ｆＦと推定される場合、Ｗ＿ＭＰ４のＷ＿ＭＰ３に対する比率は１０対１である。このため、ｐ型ＭＯＳＦＥＴ  ＭＰ４  ６７の幅はｐ型ＭＯＳＦＥＴ  ＭＰ３  ６６の幅の１０倍に選択される。Ｃｐａｒａｓｉｔｉｃ２の値は既知であり、またＣｐａｒａｓｉｔｉｃ１の値は測定されることができるため、Ｗ＿ＭＰ４対Ｗ＿ＭＰ３の比率は、上記の式を用いて計算されることができる。適当な幅の比率が得られるように幅Ｗ＿ＭＰ３及びＷ＿ＭＰ４を選択することによって、ＣＭＰＣ回路５０は、同相モード・パルス・イベントの傾斜の大きさにおける変化に対して自動的に調整できるようになる。この特徴により、ＣＭＰＣ回路５０が対応して補償することができる傾斜の範囲が拡大される。
【００２６】
１つの実施形態によれば、ＣＭＰＣ回路５０は、正に傾斜した同相モード・パルス・イベントに対してではなく、負に傾斜した同相モード・パルス・イベントを補償するように意図的に設計される。正に傾斜した同相モード・パルス・イベントは、実際に、ＬＥＤ３６の駆動電流を増加させる。しかしながら、５０ＫＶ／μｓｅｃもの大きな傾斜を有する同相モード・パルス・イベントに関してさえ、ＬＥＤ駆動回路に加えられる付加的な電流は、より大きな範囲にわたってＬＥＤ３６をオンにするだけである。これにより、受信機用ＩＣ６０の出力端子６５からエラーが出力されることはない。ＬＥＤは一般的に、比較的長い継続時間のより小さい電流レベルだけでなく、高い駆動電流の短いバーストを扱うようにも設計される。このため、ＣＭＰＣ回路５０の中で正に傾斜した同相モード・パルス・イベントに対して補償は必要としない。しかしながら、以下でより詳細に説明するように、ＣＭＰＣ回路５０は、振幅が極端に大きい正に傾斜した同相モード・パルス・イベントに対して、その部品を保護する。正に傾斜した同相モード・パルス・イベントの間にＬＥＤ３６がオフにされる場合、ＬＥＤショート・スイッチ３８は、ＬＥＤ３６がオフの状態を確実に維持するように、付加的な電流を処理する必要がある。ＣＭＰＣ回路５０が正に傾斜した同相モード・パルス・イベントを処理する方法を説明する前に、ＣＭＰＣ回路５０が負に傾斜した同相モード・パルス・イベントを処理する方法が説明される。
【００２７】
負に傾斜した同相モード・パルス・イベントが発生する場合、ＰＡＤ＿ＳＥＮＳＥ入力端子６２において存在する電圧の負のエクスカーションが、ｐ型ＭＯＳＦＥＴ  ＭＮ３  ６６及びＭＰ４  ６７をオンにして、出力端子６３を供給電圧レベルＡＶＤＤに向かって引き付ける。この状態では、ＣＭＰＣ回路５０は、付加的な量の電流を入力端子６３と電流源３７との間の接続体を介して電流源３７に加える。この電流源３７は、ＬＥＤ３６のアノードに接続されている。この付加的な電流を、下記では補償電流と呼ぶことにする。電流源３７に加えられる補償電流は、ｐ型ＭＯＳＦＥＴ  ＭＰ４  ６７の抵抗によって分割されたＡＶＤＤに等しい。この補償電流は概して、負に傾斜した同相モード・パルス・イベントの結果として、電流源３７から引き出される電流に等しい。
【００２８】
ＣＭＰＣ回路５０は、更なるＭＯＳＦＥＴ  ＭＮ１  ８１、ＭＮ２  ８２、ＭＰ１  ８３、ＭＰ２  ８４、及びＭＰ５  ８５、並びに２個のダイオードＤ０  ８６、及びＤ１  ８７を含んでおり、それらは極端に大きな正に傾斜した同相モード・パルス・イベントに対して保護を行うために使用される。ＭＯＳＦＥＴ  ＭＮ１  ８１、ＭＮ２  ８２、ＭＰ１  ８３、及びＭＰ２  ８４の組み合わせは、ＭＯＳＦＥＴ  ８５のゲートに対してバイアス電圧を発生する。これにより、温度と処理の両方が補償される。ＰＡＤ＿ＳＥＮＳＥ端子６２上の電圧エクスカーションが正の傾斜を有し、かつｐ型ＭＯＳＦＥＴ  ＭＰ３  ６６及びＭＰ４  ６７をオフに切り換えるために必要なレベルよりも増加する場合は、ＭＯＳＦＥＴ  ＭＰ５  ８５はオンになり、これによりＰＡＤ＿ＳＥＮＳＥノード７１はＡＶＤＤ供給レベルよりもわずかに低いが、ＭＰ３  ６６及びＭＰ４  ６７をオフする十分高い値に制限される。これにより、ＰＡＤ＿ＳＥＮＳＥノード７１の電圧がＡＶＤＤ供給電圧レベルを超えないレベルに固定される。２つのダイオードＤ０  ８６及びＤ１  ８７は、過度の同相モードの過渡現象から回路部品を保護するための付加的な素子である。
【００２９】
ＣＭＰＣ回路５０が、図３に示された構成に限定されないことに注意されたい。多数の異なる回路構成を使用して、図３を参照して前述された補償機能を実現することができる。さらに、負に傾斜した同相モード・パルス・イベントのみがＣＭＰＣ回路５０によって補償されるが、このＣＭＰＣ回路５０は負に傾斜したイベントと正に傾斜したイベントとの両方を補償する、又は負に傾斜したイベントではなく正に傾斜したイベントを補償するように設計することができる。一般的に言って、これはｐ型ＭＯＳＦＥＴをｎ型ＭＯＳＦＥＴに置き換えることによって、又はｐ型ＭＯＳＦＥＴによって実現された前述の機能を再現する付加的なｎ型ＭＯＳＦＥＴを加えることによって実現することができる。
【００３０】
図４は、オプトアイソレーター内で同相モード・パルスを補償するための方法を示すフローチャートを例示している。オプトアイソレーターのＣＭＰＣ回路では、ブロック１０１で示されるように、同相モード・パルスが発生しているかどうかを判断するために、同相モード・パルスが検知される。前述のとおり、イベントが発生していると、同相モード・パルス・イベントを補償するために、ＣＭＰＣ回路は極めて迅速に対処することができる。同相モード・パルス・イベントが発生すると、ブロック１０２に示されているように、ＣＭＰＣ回路はＬＥＤ駆動回路に加えられる補償電流を発生する。ブロック１０３に示されるように、補償電流がＣＭＰＣ回路から出力され、そしてブロック１０４に示されるように、新しいＬＥＤ駆動電流を得るために、ＬＥＤ駆動電流に加えられる。ブロック１０５に示されるように、新しいＬＥＤ駆動電流が、ＬＥＤを駆動するためにオプトアイソレーターの中で使用される。
【００３１】
本発明の原理及び概念を実証するために、例示的な実施形態を参照して本発明が説明されたことに注意されたい。本願でなされた説明に鑑みて当業者には明らかなように、本発明はこれらの実施形態に限定されることはない。例えば、図３及び図４で示された回路は、ＬＥＤ駆動電流を補償するために必要とされる機能を実行するために好適な実施形態の単なる実施例に過ぎない。これらのタスクを実行するために種々の回路を設計することができ、また本願で説明された実施形態に対する全てのそのような変形例及び修正例は、本発明の範囲の中に含まれる。また、このオプトアイソレーターは、同じＩＣパッケージの中に収容された送信機用ＩＣと受信機用ＩＣを有するように説明されているが、これらは２つ以上のＩＣの中で実現されることができ、またディスクリート部品を用いて実現することもできる。送信機用ＩＣのＥＯＣが本願ではＬＥＤとして説明されているが、このＥＯＣはレーザダイオードや他の素子を含む任意の種類の光源とすることができることに注意されたい。同様に、受信回路のＯＥＣが本願ではフォトダイオードとして説明されているが、このＯＥＣは光エネルギーを電気エネルギーに変換する任意の種類の素子とすることができることに注意されたい。当業者は理解されるように、本願で説明された実施形態に対して他の変形例や修正例を作ることができ、そのような修正例や変形例は本発明の範囲の中に含まれる。
【図１】
2011187960.tif 000003
【図２】
2011187960.tif 000004
【図３】
2011187960.tif 000005
【図４】
2011187960.tif 000006
【外国語明細書】
2011187960.tif 000007
2011187960.tif 000008
2011187960.tif 000009
2011187960.tif 000010
2011187960.tif 000011
2011187960.tif 000012
2011187960.tif 000013
2011187960.tif 000014
2011187960.tif 000015
2011187960.tif 000016
2011187960.tif 000017
2011187960.tif 000018
2011187960.tif 000019
2011187960.tif 000020
2011187960.tif 000021
2011187960.tif 000022
2011187960.tif 000023
2011187960.tif 000024
2011187960.tif 000025
2011187960.tif 000026
2011187960.tif 000027