(57)【要約】【課題】本発明は、電力回収回路のスイッチング素子を少なくすることが可能なプラズマディスプレイ駆動回路及びそれを用いたプラズマディスプレイ装置を提供することを目的とする。【解決手段】走査電極の容量性負荷（１０）に蓄積された電力をＬＣ共振により回収コンデンサ（Ｃ１）に回収し、回収された電力を回収コンデンサから走査電極に供給する電力回収部（８０）、を備え、当該電力回収部は、回収コンデンサを容量性負荷と回収インダクタ（Ｌ１Ａ，Ｌ１Ｂ）とに接続する単一の回収スイッチング素子（Ｓ６０）と、回収スイッチング素子を逆極性方向に流れる電流を阻止する回収ダイオード素子（Ｄ６３，Ｄ６４，Ｄ６５，Ｄ６６）とを有し、回収インダクタを流れる電流経路において、回収インダクタが発生する逆起電圧を阻止する方向に分離回路部（６１，６２）を含むよう構成されている。【選択図】図５
2011247927.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルに設けられた走査電極及び維持電極に対して、初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間にそれぞれ異なる駆動波形の駆動信号を印加して当該プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極を駆動する走査電極駆動回路は、
所定の直流電圧を所定のパルス電圧へ変換し、前記パルス電圧を容量性負荷に対して印加するパルス発生部、
所定の直流電圧を所定のスロープ電圧へ変換し、前記スロープ電圧を容量性付加に対して印加する初期化波形発生部、
前記初期化波形発生部の発生させたスロープ電圧によって、前記パルス発生部に電流が逆流するのを阻止する分離回路部、
前記走査電極の容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記走査電極に供給する電力回収部、を具備し、
前記電力回収部は、
前記容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサと、
前記容量性負荷と共振するためのインダクタンスの異なる複数の回収インダクタと、
前記回収コンデンサを前記容量性負荷と前記回収インダクタとに接続し、前記容量性負荷と前記回収インダクタとの共振に伴う電流を通す回収スイッチング素子と、
前記回収スイッチング素子を逆極性方向に流れる電流を阻止する回収ダイオード素子と、を有し、
前記回収インダクタを流れる電流経路において、前記回収インダクタが発生する逆起電圧を阻止する方向に前記分離回路部を含むよう構成されたプラズマディスプレイパネル駆動回路。
【請求項２】
プラズマディスプレイパネルに設けられた走査電極及び維持電極に対して、初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間にそれぞれ異なる駆動波形の駆動信号を印加して当該プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極を駆動する走査電極駆動回路は、
前記初期化期間に前記走査電極に印加する駆動信号を生成する初期化波形発生部、
前記書込み期間に前記走査電極に印加する駆動信号を生成する走査パルス発生部、及び
前記維持期間に前記走査電極に印加する駆動信号を生成する維持パルス発生部、を備え
前記維持パルス発生部は、
前記走査電極の容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記走査電極に供給する電力回収部、及び
前記走査電極を所定の電位にクランプする電源クランプスイッチング素子と、前記走査電極を接地電位にクランプする接地クランプスイッチング素子と、前記電源クランプスイッチング素子に直列に接続され前記走査電極に繋がる主放電径路からの電流を制御する第１の分離回路部と、前記接地クランプスイッチング素子に直列に接続され前記主放電径路への電流を制御する第２の分離回路部と、を有する電圧クランプ部、を有し、
前記電力回収部は、単一の回収スイッチング素子と複数の回収インダクタと複数の回収ダイオード素子を有して構成され、
前記走査電極から前記回収コンデンサに電力を回収する径路と、前記回収コンデンサから前記走査電極に電力を供給する径路とが交差する位置に前記回収スイッチング素子を設け、
前記走査電極から前記回収コンデンサに電力を回収する径路に前記第１の分離回路部を配設し、及び前記回収コンデンサから前記走査電極に電力を供給する径路に前記第２の分離回路部を配設して、
前記回収スイッチング素子と前記第１の分離回路部と前記第２の分離回路部の切替え動作により、前記容量性負荷から前記回収コンデンサへの電力回収と、前記回収コンデンサから前記走査電極への電力供給を制御するよう構成されたプラズマディスプレイパネル駆動回路。
【請求項３】
前記容量性負荷から前記回収コンデンサに電力を回収する径路において、前記回収スイッチング素子を逆極性方向に流れる電流を阻止し、前記回収インダクタで生じる逆起電圧を阻止するように、前記回収スイッチング素子と前記第１の分離回路部と第１の回収インダクタと第２のダイオード素子と第３のダイオード素子を設け、
前記回収コンデンサから前記走査電極に電力を供給する径路において、前記回収スイッチング素子を逆極性方向に流れる電流を阻止し、前記回収インダクタで生じる逆起電圧を阻止するように、前記回収スイッチング素子と前記第２の分離回路部と第２の回収インダクタと第１のダイオード素子と第４のダイオード素子を設けた請求項２に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記電力回収部は、
前記第１の回収インダクタの一方の端子を前記第１のダイオード素子のカソード端子と前記回収スイッチング素子のコレクタ端子に接続し、
前記第１の回収インダクタの他方の端子を前記第２のダイオード素子のカソード端子に接続し、
前記第２の回収インダクタの一方の端子を前記第３のダイオード素子のアノード端子と前記回収スイッチング素子のエミッタ端子に接続し、
前記第２の回収インダクタの他方の端子を前記第４のダイオード素子のアノード端子に接続し、
前記第１のダイオード素子のアノード端子と前記第３のダイオード素子のカソード端子を前記回収コンデンサに接続し、
前記第２のダイオード素子のアノード端子を、前記電源クランプスイッチング素子と前記第１の分離回路部との接点に接続し、
前記第４のダイオード素子のカソード端子を、前記接地クランプスイッチング素子と前記第２の分離回路部との接点に接続するよう構成された請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記電力回収部は、
前記第１のダイオード素子のカソード端子と前記第２のダイオード素子のカソード端子を前記回収スイッチング素子のコレクタ端子に接続し、
前記第１の回収インダクタの一方の端子を前記第２のダイオード素子のアノード端子に接続し、
前記第３のダイオード素子のアノード端子と前記第４のダイオード素子のアノード端子を前記回収スイッチング素子のエミッタ端子に接続し、
前記第２の回収インダクタの一方の端子を前記第４のダイオード素子のカソード端子に接続し、
前記第１のダイオード素子のアノード端子と前記第３のダイオード素子のカソード端子を前記回収コンデンサに接続し、
前記第１の回収インダクタの他方の端子を、前記電源クランプスイッチング素子と前記第１の分離回路部との接点に接続し、
前記第２の回収インダクタの他方の端子を、前記接地クランプスイッチング素子と前記第２の分離回路部との接点に接続するよう構成された請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
プラズマディスプレイパネルと、請求項１乃至５に記載のプラズマディスプレイパネル駆動回路とを含む、プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型のモニターとして用いられるプラズマディスプレイパネルを駆動するための駆動回路、及びその駆動回路を用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
交流（ＡＣ）型プラズマディスプレイパネルとして代表的な交流面放電型プラズマディスプレイパネル（以下「ＰＤＰ」と略記する）には、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
前面基板には走査電極と維持電極とにより構成された表示電極対が互いに並行に複数対形成されている。一方、背面基板にはデータ電極が平行に複数形成されている。前面基板の表示電極対と背面基板のデータ電極がマトリックスを組むように、且つその間隙に放電空間を形成するように、前面基板と背面基板が対向配置されて固着されている。前面基板と背面基板の外周部はガラスフリット等の封着材により封着されており、前面基板と背面基板の内部の放電空間には放電ガスが封入されている。隔壁によって区画された放電セルは表示電極対とデータ電極との対向部分に形成されている。この隔壁間の放電セルには蛍光体層が形成されている。このように構成されたＰＤＰにおいて、ガス放電により紫外線を発生させ、この紫外線により赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各色の蛍光体層を励起して発光させることによりカラー表示を行っている。
【０００３】
このようなＰＤＰを有するプラズマディスプレイ装置では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。
消費電力を削減する技術の一つとしては、ＰＤＰが容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰの容量性負荷とをＬＣ共振させて、ＰＤＰの容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰの駆動に再利用する、いわゆる電力回収回路がある（例えば、特許文献１参照）。
【０００４】
ＰＤＰを駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書込み期間、及び維持期間を有する。初期期間では初期化放電を発生させて、続く書込み期間の書込み動作において必要な壁電荷を蓄積する。書込み期間では、表示する画像に応じて選択的に放電セルにおいて書込み放電を発生させて壁電荷を形成する。維持期間では、表示電極対に交互に維持パルス電圧を印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示が行われる。
【０００５】
従来の電力回収回路は、例えば、維持期間における走査電極及び維持電極への維持パルス電圧の印加に際して、ＰＤＰから回収した電力を再利用するものである。このように、従来のＰＤＰの駆動回路においては、ＰＤＰから回収した電力を再利用することにより、維持期間において実際に消費される電力を低減して、ＰＤＰの駆動回路における消費電力の削減を図っていた。このため、走査電極駆動回路及び維持電極駆動回路における各維持パルス発生回路には、インダクタを備えた共振回路、すなわち電力回収回路が設けられていた。このように構成された従来のＰＤＰの走査電極駆動回路においては、ＰＤＰの容量性負荷（走査電極に生じた容量性負荷）に蓄えられた電力を、走査電極駆動回路の電力回収回路により回収して、その回収された電力を走査電極の駆動電力として再利用し、消費電力を削減していた。また、維持電極駆動回路の電力回収回路においては、ＰＤＰの容量性負荷（維持電極に生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を維持電極の駆動電力として再利用し、消費電力を削減していた。
【０００６】
図９は、従来の電力回収回路を備えた走査電極駆動回路および維持電極駆動回路の回路図である。図９において、走査電極駆動回路１０５は、維持パルス発生回路１５１、初期化波形発生回路１５２及び走査パルス発生回路１５３を備えている。
維持パルス発生回路１５１は、コイルＬ１と回収コンデンサＣ１とスイッチング素子Ｓ１，Ｓ２と逆流防止用ダイオードＤ１，Ｄ２とを有する電力回収回路１５１ａと、スイッチング素子Ｓ５，Ｓ６と維持電圧Ｖｓｕｓを供給する定電圧電源Ｖ１とを有する電圧クランプ回路１５１ｂと、を含む。電力回収回路１５１ａは、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷とコイルＬ１とをＬＣ共振させて、電力の回収及び供給を行う。電力回収時には、走査電極に生じた容量性負荷に蓄えられた電力を、電流の逆流防止用ダイオードＤ２及びスイッチング素子Ｓ２を介して回収コンデンサＣ１に移動させて蓄える。電力供給時には、回収コンデンサＣ１に蓄えられた電力を、スイッチング素子Ｓ１及び逆流防止用ダイオードＤ１を介してＰＤＰ１０に供給する。こうして維持期間におけるＰＤＰ１０の走査電極に対する駆動が行われる。このように、電力回収回路１５１ａは、スイッチング素子Ｓ１，Ｓ２及び逆流防止用ダイオードＤ１，Ｄ２で構成された複数の単方向制御スイッチを用いてＰＤＰ１０の容量性負荷からの電力回収とＰＤＰ１０への電力供給を行っていた。したがって、電力回収回路１５１ａは、維持期間において、電源からの電力が供給されることなく、ＬＣ共振によって走査電極の駆動を行うことが可能であるため、理論的には消費電力はゼロとなる。
【０００７】
なお、維持電極駆動回路１０６における維持パルス発生回路は、コイルＬ２と回収コンデンサＣ２とスイッチング素子Ｓ３，Ｓ４と逆流防止用ダイオードＤ３，Ｄ４とを有する電力回収回路１６１ａと、スイッチング素子Ｓ７，Ｓ８と維持電圧Ｖｓｕｓを供給する定電圧電源Ｖ５とを有する電圧クランプ回路１６１ｂと、を含む。維持電極駆動回路１０６の維持パルス発生回路における電力回収回路１６１ａは、ＰＤＰ１０の容量性負荷（維持電極に生じた容量性負荷）とコイルＬ２のインダクタンスをＬＣ共振させて、回収コンデンサＣ２において電力の回収を行う構成である。維持電極駆動回路１０６における電力回収回路１６１ａは、走査電極駆動回路における電力回収回路１５１ａと同様の動作を行って、ＰＤＰ１０の維持電極に対する駆動が行われる。
【０００８】
図９に示す走査電極駆動回路１０５においては、維持パルス発生回路１５１を主放電経路Ｘから電気的に分離するために維持パルス発生回路１５１と初期化波形発生回路１５２との間に直列にスイッチング素子Ｓ９，Ｓ１０が挿入されている。このスイッチング素子Ｓ９，Ｓ１０によって主放電経路Ｘ上に生じたインピーダンスは、電力を消費し、またその電力消費に伴う不要なジュール熱も発生する。電力回収回路１５１ａにおいては、ＰＤＰ１０の容量性負荷に蓄えられた電力を回収して、その回収された電力を再利用して消費電力の削減を図っているため、スイッチング素子Ｓ９，Ｓ１０によるインピーダンスによって電力が消費されると、電力の回収効率が悪化するという問題がある。このような問題を解決するため、スイッチング素子Ｓ９、Ｓ１０に代えて、維持パルス発生回路１５１の電圧クランプ回路１５１ｂにダイオードとスイッチング素子の並列回路を設けた技術が提案されている（例えば、特許文献２参照）。
【０００９】
図１０は、特許文献２に開示された従来の電力回収回路を備えた走査電極駆動回路１０５よび維持電極駆動回路１０６を示す回路図であり、維持パルス発生回路１５４の電圧クランプ回路１５４ｂにダイオードとスイッチング素子の並列回路を設けた例を示す回路図である。図１０に示す維持パルス発生回路１５４においては、電圧クランプ回路１５４ｂが、定電圧電源Ｖ１（Ｖｓｕｓ）と、電源クランプスイッチであるスイッチング素子Ｓ５と、接地クランプスイッチであるスイッチング素子Ｓ６とを有するとともに、スイッチング素子Ｓ５に直列に接続され定電圧電源Ｖ１へ流れ込む電流を遮断するダイオードＤ１１と、このダイオードＤ１１に並列に接続され定電圧電源Ｖ１へ流れ込む電流の遮断・導通の切替えを行うスイッチング素子Ｓ１１と、スイッチング素子Ｓ６に直列に接続され電圧クランプ回路１５４ｂのＧＮＤからスイッチング素子Ｓ６を介して主放電経路Ｘへ流れ込む電流を遮断するダイオードＤ１２と、このダイオードＤ１２に並列に接続され電圧クランプ回路１５４ｂのＧＮＤからスイッチング素子Ｓ６を介して主放電経路Ｘへ流れ込む電流の遮断・導通の切替えを行うスイッチング素子Ｓ１２とを備えている。スイッチング素子Ｓ１１は、そのボディダイオードが主放電経路Ｘから定電圧電源Ｖ１へ流れる電流を遮断する向きに接続され、スイッチング素子Ｓ１２は、そのボディダイオードが電圧クランプ回路１５４ｂのＧＮＤから主放電経路Ｘへ流れる電流を遮断する向きに接続されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特公平７−１０９５４２号公報
【特許文献２】特表２００８−５４２７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１及び特許文献２に開示された電力回収回路は、複数の単方向制御スイッチ（Ｓ１，Ｓ２，Ｄ１，Ｄ２）を用いて構成されているため、スイッチング素子Ｓ１，Ｓ２のゲートを駆動するための駆動回路などを含む回路規模が大きくなり、製造コスト及び実装面積がそれぞれ増大するという課題があった。
本発明は、これらの課題に鑑みなされたものであり、電力回収回路のスイッチング素子を少なくすることが可能なプラズマディスプレイ駆動回路及びそれを用いたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る第１の態様のプラズマディスプレイパネル駆動回路は、
プラズマディスプレイパネルに設けられた走査電極及び維持電極に対して、初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間にそれぞれ異なる駆動波形の駆動信号を印加して当該プラズマディスプレイパネルを駆動するよう構成されており、
前記走査電極を駆動する走査電極駆動回路は、
所定の直流電圧を所定のパルス電圧へ変換し、前記パルス電圧を容量性負荷に対して印加するパルス発生部、
所定の直流電圧を所定のスロープ電圧へ変換し、前記スロープ電圧を容量性付加に対して印加する初期化波形発生部、
前記初期化波形発生部の発生させたスロープ電圧によって、前記パルス発生部に電流が逆流するのを阻止する分離回路部、
前記走査電極の容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記走査電極に供給する電力回収部、を具備し、
前記電力回収部は、
前記容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサと、
前記容量性負荷と共振するためのインダクタンスの異なる複数の回収インダクタと、
前記回収コンデンサを前記容量性負荷と前記回収インダクタとに接続し、前記容量性負荷と前記回収インダクタとの共振に伴う電流を通す回収スイッチング素子と、
前記回収スイッチング素子を逆極性方向に流れる電流を阻止する回収ダイオード素子と、を有し、
前記回収インダクタを流れる電流経路において、前記回収インダクタが発生する逆起電圧を阻止する方向に前記分離回路部を含むよう構成されている。このように構成された本発明に係る第１の態様のプラズマディスプレイパネル駆動回路は、電力回収部を少ないスイッチング素子で構成することが可能となり、回路規模の縮小と、製造コストの大幅な低減が達成される。
【００１３】
本発明に係る第２の態様のプラズマディスプレイパネル駆動回路は、
プラズマディスプレイパネルに設けられた走査電極及び維持電極に対して、初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間にそれぞれ異なる駆動波形の駆動信号を印加して当該プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極を駆動する走査電極駆動回路は、
前記初期化期間に前記走査電極に印加する駆動信号を生成する初期化波形発生部、
前記書込み期間に前記走査電極に印加する駆動信号を生成する走査パルス発生部、及び
前記維持期間に前記走査電極に印加する駆動信号を生成する維持パルス発生部、を備え
前記維持パルス発生部は、
前記走査電極の容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記走査電極に供給する電力回収部、及び
前記走査電極を所定の電位にクランプする電源クランプスイッチング素子と、前記走査電極を接地電位にクランプする接地クランプスイッチング素子と、前記電源クランプスイッチング素子に直列に接続され前記走査電極に繋がる主放電径路からの電流を制御する第１の分離回路部と、前記接地クランプスイッチング素子に直列に接続され前記主放電径路への電流を制御する第２の分離回路部と、を有する電圧クランプ部、を有し、
前記電力回収部は、単一の回収スイッチング素子と複数の回収インダクタと複数の回収ダイオード素子を有して構成され、
前記走査電極から前記回収コンデンサに電力を回収する径路と、前記回収コンデンサから前記走査電極に電力を供給する径路とが交差する位置に前記回収スイッチング素子を設け、
前記走査電極から前記回収コンデンサに電力を回収する径路に前記第１の分離回路部を配設し、及び前記回収コンデンサから前記走査電極に電力を供給する径路に前記第２の分離回路部を配設して、
前記回収スイッチング素子と前記第１の分離回路部と前記第２の分離回路部の切替え動作により、前記容量性負荷から前記回収コンデンサへの電力回収と、前記回収コンデンサから前記走査電極への電力供給を制御するよう構成してもよい。
【００１４】
本発明に係る第３の態様のプラズマディスプレイパネル駆動回路は、前記の第２の態様のプラズマディスプレイパネル駆動回路における前記容量性負荷から前記回収コンデンサに電力を回収する径路において、前記回収スイッチング素子を逆極性方向に流れる電流を阻止し、前記回収インダクタで生じる逆起電圧を阻止するように、前記回収スイッチング素子と前記第１の分離回路部と第１の回収インダクタと第２のダイオード素子と第３のダイオード素子を設け、
前記回収コンデンサから前記走査電極に電力を供給する径路において、前記回収スイッチング素子を逆極性方向に流れる電流を阻止し、前記回収インダクタで生じる逆起電圧を阻止するように、前記回収スイッチング素子と前記第２の分離回路部と第２の回収インダクタと第１のダイオード素子と第４のダイオード素子を設けた構成としてもよい。
【００１５】
本発明に係る第４の態様のプラズマディスプレイパネル駆動回路は、前記の第３の態様のプラズマディスプレイパネル駆動回路における前記電力回収部が、
前記第１の回収インダクタの一方の端子を前記第１のダイオード素子のカソード端子と前記回収スイッチング素子のコレクタ端子に接続し、
前記第１の回収インダクタの他方の端子を前記第２のダイオード素子のカソード端子に接続し、
前記第２の回収インダクタの一方の端子を前記第３のダイオード素子のアノード端子と前記回収スイッチング素子のエミッタ端子に接続し、
前記第２の回収インダクタの他方の端子を前記第４のダイオード素子のアノード端子に接続し、
前記第１のダイオード素子のアノード端子と前記第３のダイオード素子のカソード端子を前記回収コンデンサに接続し、
前記第２のダイオード素子のアノード端子を、前記電源クランプスイッチング素子と前記第１の分離回路部との接点に接続し、
前記第４のダイオード素子のカソード端子を、前記接地クランプスイッチング素子と前記第２の分離回路部との接点に接続する構成としてもよい。
【００１６】
本発明に係る第５の態様のプラズマディスプレイパネル駆動回路は、前記の第３の態様のプラズマディスプレイパネル駆動回路における前記電力回収部が、
前記第１のダイオード素子のカソード端子と前記第２のダイオード素子のカソード端子を前記回収スイッチング素子のコレクタ端子に接続し、
前記第１の回収インダクタの一方の端子を前記第２のダイオード素子のアノード端子に接続し、
前記第３のダイオード素子のアノード端子と前記第４のダイオード素子のアノード端子を前記回収スイッチング素子のエミッタ端子に接続し、
前記第２の回収インダクタの一方の端子を前記第４のダイオード素子のカソード端子に接続し、
前記第１のダイオード素子のアノード端子と前記第３のダイオード素子のカソード端子を前記回収コンデンサに接続し、
前記第１の回収インダクタの他方の端子を、前記電源クランプスイッチング素子と前記第１の分離回路部との接点に接続し、
前記第２の回収インダクタの他方の端子を、前記接地クランプスイッチング素子と前記第２の分離回路部との接点に接続する構成としてもよい。
【００１７】
本発明に係る第６の態様のプラズマディスプレイ装置は、
プラズマディスプレイパネルと、前記の第１の態様１乃至第５の態様のプラズマディスプレイパネル駆動回路とを含んで構成されている。このように構成された本発明に係る第６の態様のプラズマディスプレイ装置においては、プラズマディスプレイパネル駆動回路の電力回収回路が少ないスイッチング素子で構成されているため、回路規模の縮小と、製造コストの大幅な低減が達成される。
【発明の効果】
【００１８】
本発明によれば、電極駆動回路を構成するスイッチング素子数を大幅に削減して、その設置面積を縮小することができるプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る実施の形態１のプラズマディスプレイ装置におけるプラズマディスプレイパネル（ＰＤＰ）の分解斜視図
【図２】実施の形態１のプラズマディスプレイ装置におけるＰＤＰの電極配列図
【図３】ＰＤＰの各電極に印加する駆動信号を示すタイミングチャート
【図４】実施の形態１のプラズマディスプレイ装置の構成を示すブロック図
【図５】実施の形態１におけるＰＤＰ駆動回路の走査電極駆動回路及び維持電極駆動回路の回路構成を示す回路図
【図６】実施の形態１におけるＰＤＰ駆動回路における電力回収回路の動作を説明するために簡略化して示したブロック図
【図７】本発明のＰＤＰ駆動回路における別の構成の電力回収回路を簡略化して示したブロック図
【図８】実施の形態１におけるＰＤＰ駆動回路における維持パルス発生回路の各要素の波形を示すタイミングチャート
【図９】従来の電力回収回路を備えた走査電極駆動回路および維持電極駆動回路の回路図
【図１０】従来の別の電力回収回路を備えた走査電極駆動回路および維持電極駆動回路の回路図
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されるものではない。さらに、オン状態／オフ状態により表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェア及び／又はソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００２１】
（実施の形態１）
以下、本発明に係る実施の形態１のプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置について添付の図１から図８を用いて説明する。
【００２２】
＜ＰＤＰの構造＞
図１は、プラズマディスプレイ装置におけるプラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）１０の分解斜視図である。図１に示すように、ＰＤＰ１０は前面基板２０と背面基板３０を有しており、実施の形態１における説明において、前面基板側を上側、背面基板側を下側とする。
【００２３】
ＰＤＰ１０において、ガラス製の前面基板２０の下には走査電極２２と維持電極２３で構成された表示電極対２１がストライプ状に複数対形成されている。誘電体層２４は表示電極対２１を覆うように形成されており、その誘電体層２４の下には保護層２５が形成されている。
背面基板３０上には複数のデータ電極３１がストライプ状に形成されている。誘電体層３２はデータ電極３１を覆うように形成されている。誘電体層３２上には井桁状の隔壁３３が形成されている。隔壁３３の側面及び誘電体層３２上には赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に発光する蛍光体層３４が設けられている。
【００２４】
前面基板２０、表示電極対２１、誘電体層２４及び保護層２５を含む前面部１０ａと、背面基板３０、データ電極３１、誘電体層３２、隔壁３３及び蛍光体層３４を含む背面部１０ｂとは、微小な放電空間を挟んで表示電極対２１とデータ電極３１が交差してマトリックスを形成するように対向配置され、その外周部がガラスフリットなどの封着材により封着されている。封着された前面部１０ａと背面部１０ｂの内部にある放電空間には、例えばネオン（Ｎｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）などの希ガス、或いはこれらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３３により複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各色に発光する蛍光体層３４が順次配置されている。表示電極対２１とデータ電極３１が交差する部分に放電セルが形成され、各色に発光する蛍光体層３４が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。これらの放電セルが、放電、発光することにより、画像表示が行われる。
なお、本発明におけるＰＤＰの構造としては、前述の構造に限定されるものではなく、各種構造を含むものであり、例えばストライプ状の隔壁を備えた構造等が含まれる。
【００２５】
＜ＰＤＰの電極配列＞
図２は、プラズマディスプレイ装置におけるＰＤＰ１０の電極配列図である。図２に示すように、ＰＤＰ１０の各電極は、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３１）が配列されている。一対の走査電極ＳＣｉ（ｉ＝１〜ｎ）と維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成される１つの表示電極対２１と、１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）が交差する位置の放電セルＣｉ，ｊが放電空間内に形成されている。放電セルＣｉ，ｊの総数は（ｍ×ｎ）個になる。
【００２６】
このように構成されたＰＤＰ１０における各放電セルにおいては、ガス放電により紫外線を発生させ、その紫外線でＲ，Ｇ，Ｂの各色の蛍光体層３４を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示が行われている。各サブフィールドは初期化期間、書込み期間及び維持期間からなり、画像データを表示するために、初期化期間、書込み期間及び維持期間でそれぞれ異なる駆動電圧波形を有する駆動信号を各電極に印加している。
【００２７】
＜ＰＤＰの駆動信号＞
図３は、ＰＤＰ１０の各電極に印加する駆動信号を示すタイミングチャートである。図３に示すように、各サブフィールドは初期化期間、書込み期間、及び維持期間を有している。なお、それぞれのサブフィールドにおいて、発光期間の重みを変えるために維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様である。このため、ここでは１つのサブフィールドについてのみ動作を説明する。
【００２８】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４下の保護層２５及び蛍光体層３４に必要な壁電荷を蓄積する。加えて、初期化期間における壁電荷の蓄積は、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。
【００２９】
具体的には、初期化期間前半部において、データ電極Ｄ１〜Ｄｍ及び維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（スロープ電圧）を印加する。この傾斜波形電圧が上昇する期間において、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間、及び維持電極ＳＵ１〜ＳＵｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部及び維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００３０】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この傾斜波形電圧が下降する期間において、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間、及び維持電極ＳＵ１〜ＳＵｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧及び維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する。以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する。
【００３１】
次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次、負の走査パルスを印加することによって走査を行う。走査電極ＳＣ１〜ＳＣｎを走査している期間において、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧（Ｖｄ）を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。
【００３２】
具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣｐとの交差部に対応する放電セルＣｐ，ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。
【００３３】
続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層３４を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３４の励起発光は起こらない。
【００３４】
具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部及び維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣｐと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部及び維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。
【００３５】
＜ＰＤＰ駆動回路の構成＞
図４は、本発明に係る実施の形態１のプラズマディスプレイ装置１の構成を示すブロック図である。図４に示すプラズマディスプレイ装置１は、ＰＤＰ１０及びプラズマディスプレイパネル駆動回路（以下、ＰＤＰ駆動回路と略記する）２を有して構成されている。ＰＤＰ駆動回路２はＰＤＰ１０の各電極に駆動信号を印加してＰＤＰ１０を駆動する回路である。
【００３６】
実施の形態１におけるＰＤＰ駆動回路２は、画像信号処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、タイミング発生回路７、及び上記の各ブロックの回路に電源を供給する電源回路８を備えている。
タイミング発生回路７は、画像信号の水平同期信号及び垂直同期信号に基づいて各ブロックの回路の動作を制御する各種のタイミング信号ＴＭを形成して、各回路に出力する。画像信号処理回路３は、タイミング発生回路７からのタイミング信号ＴＭに基づいて、画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。
【００３７】
データ電極駆動回路４は、ｍ本のデータ電極Ｄ１〜Ｄｍのそれぞれに電圧Ｖｄまたは電圧０（Ｖ）を印加するためのｍ個のスイッチング素子を備えている。データ電極駆動回路４は、タイミング信号ＴＭに基づいて、画像信号処理回路３から出力された画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００３８】
走査電極駆動回路５は、タイミング発生回路７から出力されたタイミング信号ＴＭに基づいて、各走査電極ＳＣ１〜ＳＣｎに所定の駆動波形を有する駆動信号を印加する。維持電極駆動回路６は、タイミング発生回路７から出力されたタイミング信号ＴＭに基づいて、各維持電極ＳＵ１〜ＳＵｎに所定の駆動波形の駆動信号を印加する。
【００３９】
＜ＰＤＰ駆動回路における走査電極駆動回路＞
上記のように、実施の形態１におけるＰＤＰ駆動回路２は、画像信号処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、タイミング発生回路７、及び電源回路８を備えているが、実施の形態１において特徴的な構成である走査電極駆動回路５について以下に説明する。
【００４０】
図５は、実施の形態１におけるＰＤＰ駆動回路２の走査電極駆動回路５及び維持電極駆動回路６の回路構成を示す回路図である。図５に示すように、走査電極駆動回路５は、維持パルス発生部である維持パルス発生回路５１、初期化波形発生部である初期化波形発生回路５２、及び走査パルス発生部である走査パルス発生回路５３を有する。維持パルス発生回路５１は、電力回収部である電力回収回路８０と、電圧クランプ部である電圧クランプ回路９０とを有する。
【００４１】
走査電極駆動回路５における電圧クランプ回路９０は、維持電圧Ｖｓｕｓを供給する第１の電源である定電圧電源Ｖ１と、電源クランプスイッチであるスイッチング素子Ｓ５と、接地クランプスイッチであるスイッチング素子Ｓ６とを有するパルス発生部を備えている。また、電圧クランプ回路９０は、パルス発生部に加えて、スイッチング素子Ｓ５に直列に接続され定電圧電源Ｖ１へ流れ込む電流を遮断するダイオードＤ６１と、このダイオードＤ６１に並列に接続され定電圧電源Ｖ１へ流れ込む電流の遮断・導通の切替え動作を行うスイッチング素子Ｓ６１と、スイッチング素子Ｓ６に直列に接続され電圧クランプ回路９０のＧＮＤからスイッチング素子Ｓ６を介して主放電経路Ｘ（図５参照）へ流れ込む電流を遮断するダイオードＤ６２と、このダイオードＤ６２に並列に接続され電圧クランプ回路９０のＧＮＤからスイッチング素子Ｓ６を介して主放電経路Ｘへ流れ込む電流の遮断・導通の切替え動作を行うスイッチング素子Ｓ６２と、を有する分離回路部を備えている。
【００４２】
スイッチング素子Ｓ６１は、そのボディダイオードが主放電経路Ｘから定電圧電源Ｖ１へ流れる電流を遮断する方向に接続され、スイッチング素子Ｓ６２は、そのボディダイオードが電圧クランプ回路９０のＧＮＤから主放電経路Ｘへ流れる電流を遮断する方向に接続されている。
【００４３】
以下の説明において、定電圧電源Ｖ１へ流れ込む電流を遮断するダイオードＤ６１とそのダイオードＤ６１と並列に接続されたスイッチング素子Ｓ６１を第１の分離回路部として「Ｖｓｅｔ分離回路６１」と呼び、ＧＮＤからスイッチング素子Ｓ６を介して主放電経路Ｘへ流れ込む電流を遮断するダイオードＤ６２とそのダイオードＤ６２と並列に接続されたスイッチング素子Ｓ６２を第２の分離回路部として「Ｖａｄ分離回路６２」と呼ぶ。
【００４４】
走査電極駆動回路５における電力回収回路８０は、回収インダクタである２つのコイルＬ１Ａ，Ｌ１Ｂと、ＰＤＰ１０の容量性負荷より大きな容量を有し、実質的に一定の両端電圧を維持する回収コンデンサＣ１と、１つの回収スイッチング素子Ｓ６０と、４つの逆流防止用ダイオードＤ６３，Ｄ６４，Ｄ６５，Ｄ６６とを備えている。また、電力回収回路８０は、電圧クランプ回路９０における第１の分離回路部であるＶｓｅｔ分離回路６１及び第２の分離回路部であるＶａｄ分離回路６２の機能が利用されている。このように、実施の形態１のＰＤＰ駆動回路においては、Ｖｓｅｔ分離回路６１及びＶａｄ分離回路６２は、電圧クランプ回路９０の構成要素であるが、その機能が電力回収回路８０にも利用されている。
図５に示すように、電力回収部である電力回収回路８０は、第１のコイルＬＩＡの一方の端子をダイオードＤ６３のカソード端子と回収スイッチング素子Ｓ６０のコレクタ端子に接続し、第１のコイルＬ１Ａの他方の端子をダイオードＤ６４のカソード端子に接続している。また、第２のコイルＬ１Ｂの一方の端子をダイオードＤ６５のアノード端子と回収スイッチング素子Ｓ６０のエミッタ端子に接続し、第２のコイルＬ１Ｂの他方の端子をダイオードＤ６６のアノード端子に接続している。さらに、ダイオードＤ６３のアノード端子とダイオードＤ６５のカソード端子を回収コンデンサＣ１に接続している。そして、ダイオードＤ６４のアノード端子が、電源クランプスイッチング素子であるスイッチング素子Ｓ５と第１の分離回路部であるＶｓｅｔ分離回路６１との接点に接続されており、ダイオードＤ６６のカソード端子が、接地クランプスイッチング素子であるスイッチング素子Ｓ６と第２の分離回路部であるＶａｄ分離回路６２との接点に接続されている。
【００４５】
なお、実施の形態１のＰＤＰ駆動回路の構成においては、回収スイッチング素子Ｓ６０が電力回収回路８０における単一のスイッチング素子であり、回収インダクタがコイルＬ１Ａ，Ｌ１Ｂである。ここで、第１の回収インダクタが第１のコイルＬ１Ａであり、第２の回収インダクタが第２のコイルＬ１Ｂである。また、回収ダイオード素子がダイオードＤ６３，Ｄ６４，Ｄ６５、Ｄ６６を示しており、第１のダイオード素子がダイオードＤ６３であり、第２のダイオード素子がダイオードＤ６４であり、第３のダイオード素子がダイオードＤ６５であり、そして第４のダイオード素子がダイオードＤ６６である。
【００４６】
維持パルス発生回路５１においては、スイッチング素子Ｓ５，Ｓ６，Ｓ６０，Ｓ６１，Ｓ６２の切替え動作により、電力回収回路８０と電圧クランプ回路９０とを切替えて、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを生成している。
電力回収回路８０では、インダクタンス素子である第１のコイルＬ１Ａ及び第２のコイルＬ１Ｂを用いることによりＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）と第１のコイルＬ１Ａ若しくは第２のコイルＬ１ＢのインダクタンスとをＬＣ共振させて、電力の回収及び供給を行っている。
【００４７】
第１のコイルＬ１Ａと第２のコイルＬ１Ｂのインダクタンスは異なる値に設定されており、第１のコイルＬ１Ａのインダクタンスは第２のコイルＬ１Ｂのインダクタンスより大きな値に設定されている。これは、第１のコイルＬ１Ａのインダクタンスを大きく設定して電力回収時である維持パルスの立ち下がりを緩やかにして電力回収効率を高め、第２のコイルＬ１Ｂのインダクタンスを小さく設定して電力供給時である維持パルスの立ち上がりを急峻にして画質を高めるためである。
【００４８】
電圧クランプ回路９０では、維持電圧Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５及びダイオードＤ６１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して、走査電極ＳＣ１〜ＳＣｎを維持電圧Ｖｓｕｓにクランプしている。また、電圧クランプ回路９０では、走査電極ＳＣ１〜ＳＣｎをダイオードＤ６２及びスイッチング素子Ｓ６を介して接地電位にクランプしている。このような動作が繰り返されて、走査電極ＳＣ１〜ＳＣｎは駆動される。
【００４９】
なお、維持電極駆動回路６においても、維持期間におけるＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とコイルＬ２のインダクタンスとをＬＣ共振させて、電力の回収及び供給を行っており、電力回収回路８１及び電圧クランプ回路９１とを有している。
【００５０】
なお、維持パルス発生回路５１において、スイッチング素子Ｓ６１，Ｓ６２は、ＭＯＳＦＥＴ等のスイッチング動作を行う、一般的に知られた素子で構成されている。このため、スイッチング素子Ｓ６１，Ｓ６２においては、スイッチング動作を行う部分に対してボディダイオードが逆並列に生成されるため、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。
【００５１】
また、スイッチング素子Ｓ６０，Ｓ５，Ｓ６は高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）で構成されている。これは、ＰＤＰ１０の駆動の際に数百アンペアといった大電流が流れることを考慮している。また、ＩＧＢＴには寄生ダイオードが生成されないため、スイッチング素子Ｓ５，Ｓ６に関しては、ＭＯＳＦＥＴに寄生して生成されるボディダイオード相当のダイオードＤ５，Ｄ６をスイッチング素子Ｓ５，Ｓ６に逆並列に設ける。このとき、スイッチング素子Ｓ５に逆並列に設けるダイオードＤ５は定電圧電源Ｖ１から主放電経路Ｘへ流れる電流を遮断する方向に接続され、スイッチング素子Ｓ６に逆並列に設けるダイオードＤ６は主放電経路ＸからＧＮＤへ流れる電流を遮断する方向に接続される。
【００５２】
なお、実施の形態１の構成においては、スイッチング素子の種類を限定するものではなく、例えば、スイッチング素子Ｓ６１、Ｓ６２をＩＧＢＴで構成し、またスイッチング素子Ｓ６０，Ｓ５，Ｓ６をＭＯＳＦＥＴで構成してもよい。或いは、それ以外の一般的に知られたスイッチング動作を行う素子をスイッチング素子として用いる構成としてもよい。
【００５３】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般的に知られた素子で構成されたスイッチング素子Ｓ２１，Ｓ２２と、定電圧電源Ｖ１よりも電位の高い電圧Ｖｓｅｔを出力する第２の電源である定電圧電源Ｖ２と、負の電圧Ｖａｄを出力する第３の電源である定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を生成している。また、スイッチング素子Ｓ２１は、そのボディダイオードが定電圧電源Ｖ２から主放電経路Ｘに流れる電流を遮断する方向に接続されておいり、スイッチング素子Ｓ２２は、そのボディダイオードが主放電経路Ｘから定電圧電源Ｖ３に流れる電流を遮断する方向に接続されている。
【００５４】
初期化波形発生回路５２は、初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形（スロープ波形）を生成し、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を生成して、走査電極ＳＣ１〜ＳＣｎに印加する。
【００５５】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般的に知られた素子で構成されたスイッチング素子Ｓ３１，Ｓ３２と、電圧Ｖｓｃｎを出力する第４の電源である定電圧電源Ｖ４と、この定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、スイッチング動作を行うスキャンＩＣ（ＩＣ３１）とを有する。走査パルス発生回路５３は、書込み期間において、負の走査パルスを生成して、走査電極ＳＣ１〜ＳＣｎに順次印加する。スキャンＩＣ（ＩＣ３１）は、書込み放電のための電圧を印加すべき走査電極ＳＣ１〜ＳＣｎを選択するための回路である。
【００５６】
維持パルス発生回路５１、初期化波形発生回路５２、及び走査パルス発生回路５３におけるスイッチング素子Ｓ５，Ｓ６，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ６０，Ｓ６１，Ｓ６２及びスキャンＩＣ（ＩＣ３１）は、タイミング発生回路７（図４参照）において生成されたタイミング信号ＴＭ（駆動信号）により切替え制御が行われる。
【００５７】
＜ＰＤＰ駆動回路の動作＞
次に、実施の形態１のプラズマディスプレイ装置１におけるＰＤＰ駆動回路２の動作について説明する。特に、ＰＤＰ駆動回路２におけるスイッチング素子Ｓ６１，Ｓ６２の動作に着目して説明する。初期化期間、書込み期間、及び維持期間に印加される駆動電圧波形（駆動信号）は図３に示す通りである。
【００５８】
まず、実施の形態１のプラズマディスプレイ装置１におけるＰＤＰ駆動回路２の特徴的な動作について図６のブロック図を用いて説明する。図６は、維持パルス発生回路５１における電力回収回路８０の動作を説明するために、各要素の構成を簡略化して示したブロック図である。前述の背景技術の欄において説明したように、従来の電力回収回路においては、スイッチング素子及び逆流防止用ダイオードで構成された複数の単方向制御スイッチング素子（Ｓ１，Ｓ２）を用いてＰＤＰ１０の容量性負荷からの電力回収とＰＤＰ１０への電力供給を行っていた。しかし、単方向制御スイッチング素子（Ｓ１，Ｓ２）は価格が高く、またゲート駆動のための制御回路が必要であるため、回路規模が大きくなり、製造コストも高くなるという問題を有している。このため、本発明においては、スイッチング素子の使用個数を少なくし、価格の安いダイオードを用いて電力回収回路を構成するものである。
【００５９】
図６に示すように、維持期間においては、容量性負荷であるＰＤＰ１０のパネル容量からの電荷が、電圧クランプ回路９０で用いられるＶｓｅｔ分離回路６１を通り、逆流防止用ダイオードＤ６４、第１のコイルＬ１Ａ、回収スイッチング素子Ｓ６０、及び逆流防止用ダイオードＤ６５を介して回収コンデンサＣ１に回収される。このとき、電圧クランプ回路９０のＶａｄ分離回路６２はオフ状態（開状態）である。そして、維持期間において、回収コンデンサＣ１に蓄積された電荷が、逆流防止用ダイオードＤ６３、回収スイッチング素子Ｓ６０、第２のコイルＬ１Ｂ、及び逆流防止用ダイオードＤ６６を介して電圧クランプ回路９０で用いられるＶａｄ分離回路６２を通ってＰＤＰ１０に供給される。このとき、電圧クランプ回路９０のＶｓｅｔ分離回路６１はオフ状態（開状態）である。
【００６０】
上記のように、本発明に係る実施の形態１のＰＤＰ駆動回路２においては、１つのスイッチング素子（Ｓ６０）と複数のダイオード（Ｄ６３，Ｄ６４，Ｄ６５，Ｄ６６）と分離回路（６１，６２）との組み合わせによって、電力回収動作が実現されている。この結果、プラズマディスプレイ装置１における全体のスイッチング素子数は大幅に低減され、それによるゲート駆動回路の規模の縮小化が図られている。このため、実施の形態１のＰＤＰ駆動回路２及びプラズマディスプレイ装置１は、製造コストの大幅な低減を達成することができる。
【００６１】
また、実施の形態１のＰＤＰ駆動回路２においては、電圧クランプ回路９０で用いられるＶｓｅｔ分離回路６１及びＶａｄ分離回路６２のオンオフ動作を利用して、電力回収回路８０が構成されている。すなわち、電力回収動作中において、コイル（Ｌ１Ａ，Ｌ１Ｂ）に流れる逆起電力により、ＰＤＰ１０からダイオードＤ６４、第１のコイルＬ１Ａ、回収スイッチング素子Ｓ６０、第２のコイルＬ１Ｂ、ダイオードＤ６６と流れるループ電流の発生をＶｓｅｔ分離回路６１及びＶａｄ分離回路６２のオンオフ動作により防止している。もし、上記のようなループ電流が生じた場合には回収すべき電力が損失され、回収効率が大幅に低下する。
【００６２】
なお、実施の形態１のＰＤＰ駆動回路２においては、図６に示すように、電力回収回路８０が、逆流防止用ダイオードＤ６３，Ｄ６４の間に第１のコイルＬ１Ａが設けられ、逆流防止用ダイオードＤ６５，Ｄ６６の間に第２のコイルＬ１Ｂが設けられた構成で説明するが、図７に示す回路構成でもよい。図７に示す電力回収部である電力回収回路８２においては、ダイオードＤ６３のカソード端子とダイオードＤ６４のカソード端子を回収スイッチング素子Ｓ６０のコレクタ端子に接続し、第１の回収インダクタである第１のコイルＬ１Ａの一方の端子をダイオードＤ６４のアノード端子に接続している。また、ダイオードＤ６５のアノード端子とダイオードＤ６６のアノード端子を回収スイッチング素子Ｓ６０のエミッタ端子に接続し、第２の回収インダクタである第２のコイルＬ１Ｂの一方の端子をダイオードＤ６６のカソード端子に接続している。さらに、ダイオードＤ６３のアノード端子とダイオードＤ６５のカソード端子は、回収コンデンサＣ１に接続されている。そして、第１のコイルＬ１Ａの他方の端子が、電源クランプスイッチング素子であるスイッチング素子Ｓ５と第１の分離回路部であるＶｓｅｔ分離回路６１との接点に接続されており、第２のコイルＬ１Ｂの他方の端子が、接地クランプスイッチング素子であるスイッチング素子Ｓ６と第２の分離回路部であるＶａｄ分離回路６２との接点に接続されている。
図７に示す電力回収回路８２の回路構成においては、カソード共通のダイオードモジュール、及びアノード共通のダイオードモジュールを使用することが可能となり、ダイオード実装時の基板専有面積を縮小することが可能となる。
【００６３】
一方、図５及び図６に示した電力回収回路８０においては、電力クランプ回路９０のスイッチング素子Ｓ５と電力回収回路８０のダイオードＤ６４、電力クランプ回路９０のスイッチング素子Ｓ６１と電力回収回路８０のダイオードＤ６４、若しくは電力クランプ回路９０のスイッチング素子Ｓ５，Ｓ６１と電力回収回路８０のダイオードＤ６４、をスイッチングモジュール化することができ、スイッチング素子及びダイオード素子の実装時の基板専有面積を縮小することが可能となる。同様のことは、電力クランプ回路９０のスイッチング素子Ｓ６，Ｓ６２、及び電力回収回路８０のダイオードＤ６６に関しても成り立ち、このような素子をスイッチングモジュール化することにより、スイッチング素子及びダイオード素子の実装時の基板専有面積を縮小することが可能となる。
【００６４】
以下、実施の形態１のＰＤＰ駆動回路２における初期化期間、書込み期間、及び維持期間の詳細な動作について説明する。
【００６５】
＜初期化期間＞
まず、初期化期間、すなわち初期化波形発生回路５２からの初期化波形によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の、スイッチング素子Ｓ６１，Ｓ６２の動作について図５を用いて説明する。
維持パルス発生回路５１の電圧クランプ回路９０においては、ダイオードＤ６１が定電圧電源Ｖ１へ流れ込む電流を遮断する向きに接続されており、かつスイッチング素子Ｓ６１をそのボディダイオードが定電圧電源Ｖ１へ流れ込む電流を遮断する向き接続されている。
【００６６】
このような構成を有する電圧クランプ回路９０においては、スイッチング素子Ｓ６１をオフ状態とすれば、スイッチング素子Ｓ５はオフ状態であるため、定電圧電源Ｖ１から主放電経路Ｘ（図５参照）へ流れる電流及び主放電経路Ｘから定電圧電源Ｖ１へ流れる電流のいずれをも遮断することができ、定電圧電源Ｖ１を初期化波形発生回路５２から電気的に分離することができる。なお、主放電経路Ｘから定電圧電源Ｖ１へ流れる電流のみ遮断する場合は、スイッチング素子Ｓ５をオン状態にしても何ら問題ない。これにより、定電圧電源Ｖ１よりも高い電位の定電圧電源Ｖ２で走査電極ＳＣ１〜ＳＣｎを駆動する際に、定電圧電源Ｖ２から定電圧電源Ｖ１へ流れ込む電流を遮断することができ、主放電経路Ｘの電圧降下やそれに伴い発生する駆動波形の歪を防止することができる。
【００６７】
また、維持パルス発生回路５１の電圧クランプ回路９０においては、ダイオードＤ６２が電圧クランプ回路９０のＧＮＤから主放電経路Ｘへ流れ込む電流を遮断する向きに接続されており、かつスイッチング素子Ｓ６２がそのボディダイオードが電圧クランプ回路９０のＧＮＤから主放電経路Ｘへ流れ込む電流を遮断する向きに接続されている。
【００６８】
このような構成を有する電圧クランプ回路９０においては、スイッチング素子Ｓ６２をオフ状態とすれば、スイッチング素子Ｓ６はオフ状態であるため、主放電経路Ｘから電圧クランプ回路９０のＧＮＤへ流れる電流及び電圧クランプ回路９０のＧＮＤから主放電経路Ｘへ流れる電流のいずれをも遮断することができ、電圧クランプ回路９０のＧＮＤを初期化波形発生回路５２から電気的に分離することができる。なお、電圧クランプ回路９０のＧＮＤから主放電経路Ｘへ流れる電流のみ遮断する場合は、スイッチング素子Ｓ６をオン状態にしても何ら問題ない。これにより、負の電位である定電圧電源Ｖ３で走査電極ＳＣ１〜ＳＣｎを駆動する際に、電圧クランプ回路９０のＧＮＤから定電圧電源Ｖ３へ流れ込む電流を遮断でき、主放電経路Ｘの電圧上昇やそれに伴い発生する駆動波形の歪を防止することができる。
【００６９】
したがって、初期化期間前半部ではスイッチング素子Ｓ６１をオフ状態にして、定電圧電源Ｖ１及び電圧クランプ回路９０のＧＮＤを主放電経路Ｘから電気的に分離し、初期化波形発生回路５２が電圧Ｖｉ１から電圧Ｖｉ２、すなわち電圧Ｖｓｅｔに向かって緩やかに上昇する傾斜波形（スロープ波形）を安定に発生できるようにしている。
【００７０】
一方、主放電経路Ｘの電位が定電圧電源Ｖ２からの電力供給によって電圧Ｖｓｅｔになると、ダイオードＤ６１のアノード側の電位が定電圧電源Ｖ１による電圧Ｖｓｕｓであるのに対して、カソード側の電位が電圧Ｖｓｕｓよりも高い電圧Ｖｓｅｔとなってしまい、ダイオードＤ６１のアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。前述したように、実施の形態１のＰＤＰ駆動回路２における初期化波形では初期化期間前半部の終了とともに速やかに電圧Ｖｉ２から電圧Ｖｉ３に降下させなければならない。例えば電圧Ｖｉ３が電圧Ｖｓｕｓと等しければ定電圧電源Ｖ１と主放電経路Ｘとを電気的に導通させることにより、主放電経路Ｘを速やかに定電圧電源Ｖ１と同電位にして、初期化波形を電圧Ｖｉ２から電圧Ｖｉ３に降下させることができる。しかし、ダイオードＤ６１が電気的に遮断された状態となってしまうと、速やかに主放電経路Ｘを定電圧電源Ｖ１と同電位にするといったことができなくなり、正常な駆動波形を発生させることが困難となる。
【００７１】
そこで、実施の形態１のＰＤＰ駆動回路２では、初期化期間前半部の終了とともにスイッチング素子Ｓ６１をオン状態にする。このようにスイッチング素子Ｓ６１をオン状態にすることにより、定電圧電源Ｖ１と主放電経路Ｘとを電気的に導通させ、主放電経路Ｘに蓄積された電荷をスイッチング素子Ｓ６１及びスイッチング素子Ｓ５に逆並列に接続されたダイオードＤ５を介して定電圧電源Ｖ１に移動させて、主放電経路Ｘの電位を速やかに定電圧電源Ｖ１と同電位にすることができる。
【００７２】
このように、初期化期間後半部では、まずスイッチング素子Ｓ６１をオン状態にして、初期化波形の電位を速やかに電圧Ｖｉ３まで引き下げる。その後、スイッチング素子Ｓ６１若しくはスイッチング素子Ｓ５をオフ状態とし、更にスイッチング素子Ｓ６２をオフ状態として、定電圧電源Ｖ１を主放電経路Ｘから電気的に分離している。これにより、初期化波形発生回路５２は、電圧Ｖｉ３から電圧Ｖｉ４、すなわち負の電圧Ｖａｄに向かって緩やかに下降する傾斜波形を安定に発生できる。これら一連の動作により、走査電極ＳＣ１〜ＳＣｎに印加される初期化波形は、初期化期間後半部の終了とともに速やかに電圧Ｖｉ４から電圧Ｖｓｃｎに上昇する。
【００７３】
＜書込み期間＞
次に、書込み期間、すなわち走査パルス発生回路５３によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の、スイッチング素子Ｓ６１，Ｓ６２の動作について説明する。
前述したように、実施の形態１のＰＤＰ駆動回路２における走査電極ＳＣ１〜ＳＣｎの駆動波形では、初期化期間後半部の終了とともに速やかに電圧Ｖｉ４から電圧Ｖｓｃｎに上昇させなければならない（図３参照）。そこで、走査パルス発生回路５３のスイッチング素子Ｓ３１をオン状態として、定電圧電源Ｖ４から逆流防止用ダイオードＤ３１及びスイッチング素子Ｓ３１を介して供給される電圧Ｖｓｃｎの電力が、スイッチング動作を行うＩＣ３１（Ｓｃａｎ  ＩＣ）の一方の入力端に入力される。ＩＣ３１は、入力された電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作する。
【００７４】
また、図３に示すように、書込み期間においては、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。このため、書込み期間では初期化波形発生回路５２のスイッチング素子Ｓ２２はオンされたままとなっており、定電圧電源Ｖ３と主放電経路Ｘとは電気的に導通した状態となっている。また、走査パルス発生回路５３のスイッチング素子Ｓ３２をオフ状態とし、かつ維持パルス発生回路５１のスイッチング素子Ｓ５をオフ状態として、定電圧電源Ｖ１及び電圧クランプ回路９０のＧＮＤを主放電経路Ｘから電気的に分離した状態にし、かつ初期化波形発生回路５２のスイッチング素子Ｓ２１をオフ状態として、定電圧電源Ｖ２を主放電経路Ｘから電気的に分離した状態にすることにより、主放電経路Ｘの電位を負の電圧Ｖａｄに保っている。このようにして、ＩＣ３１の他方の入力端にはスイッチング素子Ｓ２２を介して供給される定電圧電源Ｖ３からの負の電圧値Ｖａｄの電力が入力される。そして、ＩＣ３１は、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３（Ｖａｄ）からの電力を走査電極ＳＣ１〜ＳＣｎに供給するように、それ以外の時には定電圧電源Ｖ４（Ｖｓｃｎ）からの電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作を行う。
【００７５】
＜維持期間＞
次に、維持期間、すなわち維持パルス発生回路５１によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間における、スイッチング素子Ｓ６１，Ｓ６２の動作について説明する。
【００７６】
図３に示すように、実施の形態１のＰＤＰ駆動回路２における走査電極ＳＣ１〜ＳＣｎの駆動電圧波形では、書込み期間の終了とともに駆動電圧を一旦ゼロ（Ｖ）にする。
しかし、主放電経路Ｘの電位が定電圧電源Ｖ３からの電力供給によって負の電圧Ｖａｄになると、ダイオードＤ６２のカソード側の電位が電圧クランプ回路９０のＧＮＤによりゼロ（Ｖ）であるのに対し、アノード側の電位がそれよりも低い負の電圧Ｖａｄとなってしまい、ダイオードＤ６２のアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。主放電経路Ｘをゼロ（Ｖ）にするためには電圧クランプ回路のＧＮＤと主放電経路Ｘとを電気的に導通させればよいが、ダイオードＤ１２が電気的に遮断された状態となってしまうと、主放電経路Ｘを速やかにゼロ（Ｖ）にすることができなくなり、正常な駆動電圧波形を発生させることが困難となる。
【００７７】
そこで、実施の形態１のＰＤＰ駆動回路２では、書込み期間の終了とともにスイッチング素子Ｓ６２をオン状態とする。このように、書込み期間の終了とともにスイッチング素子Ｓ６２をオン状態とすることにより、電圧クランプ回路９０のＧＮＤと主放電経路Ｘとが電気的に導通状態となり、主放電経路Ｘに蓄積された負の電荷を打ち消すように電圧クランプ回路９０のＧＮＤからの電荷がスイッチング素子Ｓ６に逆並列に接続されたダイオード及びスイッチング素子Ｓ６２を介して主放電経路Ｘに供給される。この結果、主放電経路Ｘの電位は速やかにゼロ（Ｖ）になる。なお、このときスイッチング素子Ｓ６２を流れる電流は、主放電経路Ｘに蓄積された負の電荷を打ち消す程度の比較的小さい電流値となる。したがって、スイッチング素子Ｓ６２は、この電流を流せるだけの大きさであればよく、定格値の比較的小さいＭＯＳＦＥＴ等をその素子数を少なくして構成することができる。また、このとき、スイッチング素子Ｓ６２を流れる電流は、スイッチング素子Ｓ６に逆並列に接続されたダイオードＤ６の方を流れるので、スイッチング素子Ｓ６をオン状態とする必要はない。
【００７８】
一旦、主放電経路Ｘの電位がゼロ（Ｖ）になった後は、後述するシーケンスによってスイッチング素子Ｓ５，Ｓ６，及びＳ６０を制御することにより、電力の回収時は、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電力を逆流防止用ダイオードＤ６４、回収スイッチング素子Ｓ６０、及び逆流防止用ダイオードＤ６５を介して回収コンデンサＣ１に移動させ蓄積させる。一方、電力の供給時は、回収コンデンサＣ１に蓄えられた電力を逆流防止用ダイオードＤ６３、回収スイッチング素子Ｓ６０及び逆流防止用ダイオードＤ６６を介して走査電極ＳＣ１〜ＳＣｎに移動することができる。また、一方のクランプ時には、定電圧電源Ｖ１の電圧Ｖｓｕｓがスイッチング素子Ｓ５及びダイオードＤ６１を介して走査電極ＳＣ１〜ＳＣｎに供給されて、電圧Ｖｓｕｓに保持することができる。他方のクランプ時には、走査電極ＳＣ１〜ＳＣｎをダイオードＤ６２及びスイッチング素子Ｓ６を介してＧＮＤに接続して、ＧＮＤ（ゼロ）レベルに保持することができる。
【００７９】
維持パルス発生回路５１のその他のスイッチング素子の動作について図８を用いながら説明する。図８は、維持パルス発生回路５１における各要素の波形を示すタイミングチャートである。
実施の形態１のＰＤＰ駆動回路２においては、電圧クランプ回路９０の動作が後述する電力回収回路８０の回収動作と連携しているため図８のタイミングチャートにスイッチング素子Ｓ５，Ｓ６，Ｓ６１，Ｓ６２の波形を列記している。
【００８０】
＜Ｔ＝ｔ１時点＞
維持期間におけるある時間ｔ１において、パネル電圧をゼロからＶｓｕｓへ上昇させるために、スイッチング素子Ｓ６をオフ状態とし、Ｖｓｅｔ分離回路６１のスイッチング素子Ｓ６１をオフ状態とし、回収スイッチング素子Ｓ６０をオン状態とする。このとき、第２の分離回路部であるＶａｄ分離回路６２のスイッチング素子Ｓ６２はオン状態のままである。このため、回収コンデンサＣ１からダイオードＤ６３→回収スイッチング素子Ｓ６０→第２のコイルＬ１Ｂ→ダイオードＤ６６→スイッチング素子Ｓ６２の経路を通り、回収コンデンサＣ１に蓄積された電荷が維持期間中の走査電極に供給される。この電力供給時において、第２のコイルＬ１Ｂのインダクタンスが第１のコイルＬ１Ａに比べて小さく設定されているため、維持パルスの立ち上がりが急峻となっており画質が高められている。
【００８１】
このとき、スイッチング素子Ｓ６１をオフ状態とする理由について説明する。パネル容量（ＰＤＰ１０）とインダクタ（第２のコイルＬ１Ｂ）との共振を用いてパネル電圧を上昇させる場合、パネル電圧がＶｓｕｓ／２に達する時、第２のコイルＬ１Ｂに流れる共振電流はピーク値を迎え、その後、第２のコイルＬ１Ｂを流れるインダクタ電流は減少する。この時、第２のコイルＬ１Ｂに発生する逆起電力によって、ダイオードＤ６４が順バイアスとなる。このとき、スイッチング素子Ｓ６１がオン状態のままだと、第２のコイルＬ１Ｂ→ダイオードＤ６６→スイッチング素子Ｓ６２→スイッチング素子Ｓ６１→ダイオードＤ６４→第１のコイルＬ１Ａ→回収スイッチング素子Ｓ６０→第２のコイルＬ１Ｂのループで電流が流れてしまう。このため、回収コンデンサＣ１からＰＤＰ１０へ供給すべき蓄積エネルギーが失われ、ｔ２時点のパネル電圧を電圧Ｖｓｕｓまで上昇させることができなくなる。その結果、ｔ２時点の開始時にスイッチング素子Ｓ５をオン状態とさせる時にスイッチング素子Ｓ５の両端に電位差が生じてしまうため、スイッチング素子Ｓ５のスイッチング損失が増大し、電力回収効率が低下する原因となる。
【００８２】
前述のように、実施の形態１のＰＤＰ駆動回路２においては、ｔ１時点のタイミングでスイッチング素子Ｓ６１をオフ状態にしているため、前述のようにダイオードＤ６が順バイアスになっても、スイッチング素子Ｓ６１が上記のようなループ電流を阻止するため、電力回収効率の低下を防ぐことが可能である。なお、スイッチング素子Ｓ６１をオフ状態とするタイミングは、前述のように第２のコイルＬ１Ｂの逆起電力が反転して、ダイオードＤ６４が順バイアスになる直前であれば任意のタイミングで行えばよい。
【００８３】
＜Ｔ＝ｔ２時点＞
走査電極の容量性負荷に電荷が供給され、パネル電圧がほぼ電圧Ｖｓｕｓまで上昇しているタイミングであるｔ２時点において、回収スイッチング素子Ｓ６０をオフ状態とし、スイッチング素子Ｓ５をオン状態とする。走査電極は、スイッチング素子Ｓ５を介して第１の電源Ｖ１に接続され、電源電圧Ｖｓｕｓにクランプされる。ｔ２時点以降のタイミングでは第２のコイルＬ１Ｂに流れる電流はゼロとなっているため、スイッチング素子Ｓ６１をオン状態としても問題ない。
【００８４】
＜Ｔ＝ｔ３時点＞
維持期間中に電圧Ｖｓｕｓがクランプされている時間が終了するｔ３時点において、スイッチング素子Ｓ５をオフ状態とし、再び回収スイッチング素子Ｓ６０をオン状態とする。このとき、第２の分離回路部であるＶａｄ分離回路６２のスイッチング素子Ｓ６２をオフ状態とする。走査電極の容量性負荷に蓄積されている電荷を、ＰＤＰ１０→スイッチング素子Ｓ６１→ダイオードＤ６４→第１のコイルＬ１Ａ→回収スイッチング素子Ｓ６０→ダイオードＤ６５→回収コンデンサＣ１の経路で回収して、回収コンデンサＣ１へ蓄積させる。この電力回収時において、第１のコイルＬ１Ａのインダクタンスが第２のコイルＬ１Ｂに比べて大きく設定されているため、維持パルスの立ち下がりが緩やかになっており電力回収効率が高められている。
【００８５】
このとき、スイッチング素子Ｓ６２をオフ状態とする理由について説明する。パネル電圧を電圧Ｖｓｕｓから下降させていき、電圧Ｖｓｕｓ／２に達する時、第１のコイルＬ１Ａに流れる共振電流（インダクタ電流）はピーク値を迎え、その後インダクタ電流は減少する。この時、第１のコイルＬ１Ａに発生する逆起電力によって、ダイオードＤ６６が順バイアスとなる。このとき、スイッチング素子Ｓ６２がオン状態のままだと、第１のコイルＬ１Ａ→回収スイッチング素子Ｓ６０→第２のコイルＬ１Ｂ→ダイオードＤ６６→スイッチング素子Ｓ６２→スイッチング素子Ｓ６１→ダイオードＤ６４→第１のコイルＬ１Ａのループで電流が流れてしまう。このため、ＰＤＰ１０から回収コンデンサＣ１へ回収すべきエネルギーが失われ、ｔ４時点のパネル電圧をゼロまで下降させることができなくなる。その結果、ｔ４時点の開始時にスイッチング素子Ｓ６をオン状態とさせる時にスイッチング素子Ｓ６の両端に電位差が生ずるため、スイッチング素子Ｓ６のスイッチング損失が増大し、電力回収効率が低下する原因となる。
【００８６】
前述のように、実施の形態１のＰＤＰ駆動回路２においては、ｔ３時点のタイミングでスイッチング素子Ｓ６２をオフ状態にしているため、前述のようにダイオードＤ６６が順バイアスになっても、スイッチング素子Ｓ６２が上記のようなループ電流を阻止するため、電力回収効率の低下を防ぐことが可能である。なお、スイッチング素子Ｓ６２をオフ状態とするタイミングは、前述のように第１のコイルＬ１Ａの逆起電力が反転して、ダイオードＤ６６が順バイアスになる直前であれば任意のタイミングで行えばよい。
【００８７】
＜Ｔ＝ｔ４時点＞
パネル電圧がほぼゼロになるｔ４時点において、回収スイッチング素子Ｓ６０をオフ状態とし、スイッチング素子Ｓ６をオン状態とし、スイッチング素子Ｓ６２をオン状態とする。この動作によって、維持期間中の走査電極は、スイッチング素子Ｓ６を介して接地され、電圧ゼロ（Ｖ）にクランプされる。電源電圧Ｖｓｕｓは維持パルスのパルス尖頭電圧に対応し、電圧ゼロ（Ｖ）は維持パルスのパルス基準電圧に対応する。
ｔ４時点以降の動作は、前述のｔ１時点からｔ４時点までの動作を繰り返しであり、この繰り返し動作により所望の維持パルスが生成される。
【００８８】
上記のように、実施の形態１のＰＤＰ駆動回路２においては、走査電極駆動回路５における維持パルス発生回路５１が単一の回収スイッチング素子（Ｓ６０）と複数のダイオード（Ｄ６３，Ｄ６４，Ｄ６５，Ｄ６６）と分離回路（６１，６２）との組み合わせにより構成されており、この回路構成によって、電力回収動作が実現されている。このため、スイッチング素子数が低減された維持パルス発生回路５１を備えることができ、製造コストの低減が図られている。
【００８９】
なお、走査電極駆動回路５の維持パルス発生回路５１による維持パルスの立ち上がりが維持電極駆動回路６による維持パルスの立ち下がりの後に行われるように構成されている場合には、維持電極駆動回路６による維持パルスの立ち下がりの期間、スイッチング素子Ｓ６２をオン状態にする。このように駆動制御することにより、ＧＮＤからスイッチング素子Ｓ６２を介してＰＤＰ１０に接地電位の電荷が供給されるため、維持電極駆動回路６による維持パルスを歪の無い立ち下がり波形にすることができる。
【００９０】
維持電極駆動回路６による維持パルスの立ち下がりと、走査電極駆動回路５の維持パルス発生回路５１による維持パルスの立ち上がりとが同時に行われるように構成されている場合には、維持電極駆動回路６による維持パルスの立ち下がりの期間、スイッチング素子Ｓ６２は前述のダイオード順バイアス期間以外で必ずしもオン状態とする必要はない。これは、回収コンデンサＣ１から回収スイッチング素子Ｓ６０を介してＰＤＰ１０に電荷が供給されるからであり、それにより維持電極駆動回路６による維持パルスは歪の無い立ち下がり波形となる。
【００９１】
なお、走査電極駆動回路５の維持パルス発生回路５１を構成するスイッチング素子としてＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いることができるが、図５に示した維持パルス発生回路５１では、ＩＧＢＴを用いた回路構成を示した。特に、電圧クランプ回路９０を構成するスイッチング素子Ｓ５，Ｓ６としてＩＧＢＴを用いる場合には、制御される電流の順方向（すなわち、コレクタからエミッタへ流れる順方向の電流方向）とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ５はスイッチング素子Ｓ５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ６はスイッチング素子Ｓ６に対して電流の順方向が互いに逆となるように並列に接続されている。
また、図５には示していないが、ＩＧＢＴを保護するために回収スイッチング素子Ｓ６０に並列にダイオードを接続してもよい。
【００９２】
なお、走査電極駆動回路５の維持パルス発生回路５１においては、複数のコイル（Ｌ１Ａ，Ｌ１Ｂ）と複数のダイオード（Ｄ６３，Ｄ６４，Ｄ６５，Ｄ６６）における接続順序を変更しても動作可能である。例えば、回収スイッチング素子Ｓ６０のコレクタ端子とダイオードＤ６４のカソード端子を接続し、ダイオードＤ６４のアノード端子と第１のコイルＬ１Ａを接続する構成である。また、同様に、第２のコイルＬ１ＢとダイオードＤ６６の直列に接続されているブロックは、その順序を変更しても動作可能である。例えば、回収スイッチング素子Ｓ６０のエミッタ端子とダイオードＤ６６のアノード端子を接続し、ダイオードＤ６４のカソード端子と第２のコイルＬ１Ｂを接続する構成である。このような回路構成は、カソード共通のダイオードモジュール、及び／又はアノード共通のダイオードモジュールを使用することが可能となり、ダイオード実装時の基板専有面積を縮小することが可能となる（図７参照）。
【００９３】
以上のように、本発明においては、駆動回路を構成するスイッチング素子数を削減してその設置面積を縮小することができるプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置を提供するものであり、単一の半導体スイッチング素子で立ち上がり共振時間と立ち下がり共振時間の異なる電力回収回路を持つプラズマディスプレイ駆動回路及びそれを用いたプラズマディスプレイ装置を提供することができる。
【００９４】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されるものではなく、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【００９５】
本発明は、壁掛けテレビや大型のモニター等に用いられるプラズマディスプレイパネルを駆動するための駆動回路及びプラズマディスプレイ装置に利用できる。
【符号の説明】
【００９６】
１  プラズマディスプレイ装置
２  ＰＤＰ駆動回路
３  画像信号処理回路
４  データ電極駆動回路
５  走査電極駆動回路
６  維持電極駆動回路
７  タイミング発生回路
８  電源回路
１０  プラズマディスプレイパネル（ＰＤＰ）
２０  前面基板
２１  表示電極対
２２  走査電極
２３  維持電極
２４，３２  誘電体層
２５  保護層
３０  背面基板
３１  データ電極
３３  隔壁
３４  蛍光体層
【図１】
2011247927.tif 000003
【図２】
2011247927.tif 000004
【図３】
2011247927.tif 000005
【図４】
2011247927.tif 000006
【図５】
2011247927.tif 000007
【図６】
2011247927.tif 000008
【図７】
2011247927.tif 000009
【図８】
2011247927.tif 000010
【図９】
2011247927.tif 000011
【図１０】
2011247927.tif 000012