(57)【要約】【課題】信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することのできるセラミック電子部品及びセラミック電子部品の製造方法を提供する。【解決手段】端子電極３が、焼付によって形成されたＣｕの下地電極層２１と、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層２２と、下地電極層２１とハンダ層２２との間でＮｉが拡散することによって形成される拡散層２３と、を備えている。このように、下地電極層２１とハンダ層２２との間にＮｉの拡散層２３が形成されるため、バリア層として機能する当該拡散層２３によって下地電極層２１のＣｕのハンダ食われを抑制する。また、Ｎｉの拡散層２３は、脆いＳｎ−Ｃｕ金属間化合物が成長することを抑制することができる。従って、下地電極層２１とハンダ層２２との間の接合強度が低下することを抑制することができる。【選択図】図２
2011054642.tif 000002
【特許請求の範囲】
【請求項１】
内部電極が埋設された直方体形状のチップ素体と、
前記内部電極が露出する前記チップ素体の端面を覆い、前記内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品であって、
前記端子電極は、
前記チップ素体の前記端面を覆い、Ｃｕを主成分として焼付によって形成された下地電極層と、
前記下地電極層の全体を覆い、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層と、
前記下地電極層と前記ハンダ層との間でＮｉが拡散することによって形成される拡散層と、を備えていることを特徴とするセラミック電子部品。
【請求項２】
前記端子電極は、前記チップ素体の前記端面と前記端面に直交する側面の一部とを覆い、
前記下地電極層は、
Ｃｕペーストを前記チップ素体に塗布することによって形成され、前記チップ素体の前記端面を覆う頂部、及び前記側面の一部を覆う側部を有する第一電極層と、
Ｃｕシートを貼り付けることによって形成され、前記第一電極層の前記頂部を覆うと共に、前記側部の一部が露出するように前記側部を覆う第二電極層と、を備えており、
前記第一電極層は、前記第二電極層よりもガラス含有量が多いことを特徴とする請求項１記載のセラミック電子部品。
【請求項３】
前記第二電極層にはガラスが含有されていないことを特徴とする請求項２記載のセラミック電子部品。
【請求項４】
内部電極が埋設された直方体形状のチップ素体と、前記内部電極が露出する前記チップ素体の端面を覆い、前記内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品の製造方法であって、
前記チップ素体を準備するチップ素体準備工程と、
前記チップ素体の前記端面をＣｕを主成分とする導電ペーストで覆い、焼付することによって前記端子電極における下地電極層を形成する下地電極層形成工程と、
前記下地電極層の全体を、溶融されたＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで覆うことによって前記端子電極におけるハンダ層を形成するハンダ層形成工程と、
前記下地電極層と前記ハンダ層との間でＮｉを拡散させることによって前記端子電極における拡散層を形成する拡散層形成工程と、を有することを特徴とするセラミック電子部品の製造方法。
【請求項５】
前記端子電極は、前記チップ素体の前記端面と前記端面に直交する側面の一部とを覆い、
前記下地電極形成工程は、
Ｃｕペーストを前記チップ素体に塗布し、前記チップ素体の前記端面を覆う頂部、及び前記側面の一部を覆う側部を有するように第一電極ペースト層を形成する第一電極ペースト層形成工程と、
前記第一電極ペースト層にＣｕシートを貼り付けて、前記頂部を覆うと共に、前記側部の一部が露出するように前記側部を覆い、前記第一電極ペースト層よりもガラスの含有量が少ない第二電極ペースト層を形成する第二電極ペースト層形成工程と、
前記第一電極ペースト層及び前記第二電極ペースト層を焼付することによって、第一電極層及び第二電極層を形成する焼付工程と、を有することを特徴とする請求項４記載のセラミック電子部品の製造方法。
【請求項６】
溶融された５元系鉛フリーハンダを前記下地電極層に付着させることによって、前記ハンダ層形成工程における前記ハンダ層の形成と、前記拡散層形成工程における前記拡散層の形成とが同時に行われることを特徴とする請求項４または５記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
従来のセラミック電子部品として、チップ素体にＴｉなどを含む合金を蒸着することによって下層側電極を形成し、下層側電極の上にＣｕを含む合金を蒸着することによって中間層電極を形成し、その上からハンダコーティングを行って上層側電極を形成することによって端子電極を形成するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−１７５０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、Ｓｎ含有量の多い鉛フリーハンダでＣｕ下地電極層を直接被覆した場合、Ｃｕのハンダ食われが発生するという問題が生じる。従って、従来のセラミック電子部品にあっては、蒸着によって形成されたＣｕ薄膜の下地電極層を直接ハンダコーティングした場合、はんだ食われによって下地電極層が消失してしまうという問題が発生する。また、蒸着によってＣｕの下地電極層を厚くする場合、時間がかかりすぎるという問題が発生する。更に、Ｃｕ下地電極とハンダとの界面には、Ｃｕ６Ｓｎ５やＣｕ３Ｓｎなどの脆い金属化合物が形成されることによって、接合強度が低下してしまうという問題も発生する。また、Ｃｕ下地電極層にはＮｉ，Ｓｎのめっきが施されるのが一般的であるが、めっき液がチップ素体に浸入することによって絶縁耐圧不良が起きる可能性がある。従って、Ｃｕ下地電極層を消失させることなく、接合強度を低下させることなく、また、めっきを行うことなく下地電極層を鉛フリーハンダで直接被覆することが従来より求められていた。
【０００５】
本発明は、信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することのできるセラミック電子部品及びセラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るセラミック電子部品は、内部電極が埋設された略直方体形状のチップ素体と、内部電極が露出するチップ素体の端面を覆い、内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品であって、端子電極は、チップ素体の端面を覆い、Ｃｕを主成分として焼付によって形成された下地電極層と、下地電極層の全体を覆い、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層と、下地電極層とハンダ層との間でＮｉが拡散することによって形成される拡散層と、を備えていることを特徴とする。
【０００７】
このセラミック電子部品においては、端子電極が、チップ素体の端面を覆い、Ｃｕを主成分として焼付によって形成された下地電極層と、下地電極層の全体を覆い、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層と、下地電極層とハンダ層との間でＮｉが拡散することによって形成される拡散層と、を備えている。このように、下地電極層とハンダ層との間にＮｉの拡散層が形成されるため、バリア層として機能する当該拡散層によって下地電極層のＣｕのハンダ食われが抑制される。また、Ｎｉの拡散層は、下地電極層とハンダ層との間で脆いＳｎ−Ｃｕ金属間化合物が成長することを抑制することができる。従って、下地電極層とハンダ層との間の接合強度が低下することを抑制することができる。以上によって、セラミック電子部品の信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することができる。更に、焼付によりＣｕの下地電極層を形成するので蒸着に代表される薄膜形成に比べてＣｕの下地電極層を相対的に短時間で厚く形成することができ、鉛フリーハンダと接した後にＣｕの下地電極層を確実に残留させることができる（チップ素体をＣｕの下地電極層で被覆した状態を維持できる）。
【０００８】
また、本発明に係るセラミック電子部品において、端子電極は、チップ素体の端面と端面に直交する側面の一部とを覆い、下地電極層は、Ｃｕペーストをチップ素体に塗布することによって形成され、チップ素体の端面を覆う頂部、及び側面の一部を覆う側部を有する第一電極層と、Ｃｕシートを貼り付けることによって形成され、第一電極層の頂部を覆うと共に、側部の一部が露出するように側部を覆う第二電極層と、を備えており、第一電極層は、第二電極層よりもガラス含有量が多いことが好ましい。このように、チップ素体の内部電極が露出する部分である端面に対応する位置では、ガラス含有量の少ない第二電極層とハンダ層が接触することによって、厚みの大きい拡散層が形成される。従って、下地電極層のハンダ食われを確実に抑制することができるため、下地電極層と内部電極との接続性や、内部電極構造を確実に保護することができる。一方、基板回路との実装面として機能するチップ素体の側面に対応する位置では、ガラス含有量の多い第一電極層が一部露出することでハンダ層と直接接触する。当該部分では、第一電極層に含有されるガラスが多く存在することによって、ハンダ層との界面におけるＣｕ露出面積が減少し、脆いＳｎ−Ｃｕ金属間化合物（Ｃｕ６Ｓｎ５，Ｃｕ３Ｓｎ）の成長が一層抑制される。従って、実装面における接合強度の低下を一層抑制することが可能となる。以上によって、チップ素体の端面側においてはハンダ食われに対する保護を確実にする一方、実装面として機能する側面側においては接合強度低下の抑制を確実にすることができる。
【０００９】
また、本発明に係るセラミック電子部品において、第二電極層にはガラスが含有されていないことが好ましい。第二電極層にガラスが含有されていないため、第二電極層の表面にＮｉの拡散が集中する。これによって、チップ素体の端面におけるハンダ食われを一層抑制することができる。
【００１０】
本発明に係るセラミック電子部品の製造方法は、内部電極が埋設された直方体形状のチップ素体と、内部電極が露出するチップ素体の端面を覆い、内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品の製造方法であって、チップ素体を準備するチップ素体準備工程と、チップ素体の端面をＣｕを主成分とする導電ペーストで覆い、焼付することによって端子電極における下地電極層を形成する下地電極層形成工程と、下地電極層の全体を、溶融されたＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで覆うことによって端子電極におけるハンダ層を形成するハンダ層形成工程と、下地電極層とハンダ層との間でＮｉを拡散させることによって端子電極における拡散層を形成する拡散層形成工程と、を有することを特徴とする。
【００１１】
このセラミック電子部品の製造方法においては、チップ素体の端面を覆い、Ｃｕを主成分として焼付することによって下地電極層を形成する下地電極層形成工程と、下地電極層の全体を、溶融されたＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで覆うことによってハンダ層を形成するハンダ層形成工程と、下地電極層とハンダ層との間でＮｉを拡散させることによって拡散層を形成する拡散層形成工程と、を有している。このように、下地電極層とハンダ層との間にＮｉを拡散することで拡散層を形成することで、バリア層として機能する当該拡散層によって下地電極層のＣｕのハンダ食われを抑制することができる。また、Ｎｉの拡散層は、下地電極層とハンダ層との間で脆いＳｎ−Ｃｕ金属間化合物が成長することを抑制することができる。従って、下地電極層とハンダ層との間の接合強度が低下することを抑制することができる。以上によって、本発明に係る製造方法によれば、セラミック電子部品の信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することができる。
【００１２】
また、このセラミック電子部品の製造方法において、端子電極は、チップ素体の端面と端面に直交する側面の一部とを覆い、下地電極形成工程は、Ｃｕペーストをチップ素体に塗布し、チップ素体の端面を覆う頂部、及び側面の一部を覆う側部を有するように第一電極ペースト層を形成する第一電極ペースト層形成工程と、第一電極ペースト層にＣｕシートを貼り付けて、頂部を覆うと共に、側部の一部が露出するように側部を覆い、第一電極ペースト層よりもガラスの含有量が少ない第二電極ペースト層を形成する第二電極ペースト層形成工程と、第一電極ペースト層及び第二電極ペースト層を焼付することによって、第一電極層及び第二電極層を形成する焼付工程と、を有することが好ましい。チップ素体の内部電極が露出する部分である端面に対応する位置では、ガラス含有量の少ない第二電極層とハンダ層を接触させることによって、厚みの大きい拡散層を形成することができる。従って、下地電極層のハンダ食われを確実に抑制することができるため、下地電極層と内部電極との接続性や、内部電極構造を確実に保護することができる。一方、基板回路との実装面として機能するチップ素体の側面に対応する位置では、ガラス含有量の多い第一電極層を一部露出させることでハンダ層と直接接触させる。当該部分では、第一電極層に含有されるガラスが多く存在することによって、ハンダ層との界面におけるＣｕ露出面積が減少し、脆いＳｎ−Ｃｕ金属間化合物（Ｃｕ６Ｓｎ５，Ｃｕ３Ｓｎ）の成長が一層抑制される。従って、実装面における接合強度の低下を一層抑制することが可能となる。以上によって、本発明に係るセラミック電子部品の製造方法によれば、チップ素体の端面側においてはハンダ食われに対する保護を確実にする一方、実装面として機能する側面側においては接合強度低下の抑制を確実にすることができる。
【００１３】
また、本発明に係るセラミック電子部品の製造方法において、溶融された５元系鉛フリーハンダを下地電極層に付着させることによって、ハンダ層形成工程におけるハンダ層の形成と、拡散層形成工程における拡散層の形成とが同時に行われることが好ましい。例えば、下地電極層を溶融された５元系鉛フリーハンダに浸漬させて付着させることにより、ハンダの熱による拡散層の形成と、ハンダが冷めることによるハンダ層の形成が同時に行われる。
【発明の効果】
【００１４】
本発明によれば、セラミック電子部品の信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のセラミック電子部品の好適な一実施形態を示す斜視図である。
【図２】図１に示すセラミック電子部品のＩＩ−ＩＩ線の切断面を模式的に示す断面図である。
【図３】本実施形態に係るセラミック電子部品の製造方法を示すフロー図である。
【図４】チップ素体に第一電極ペースト層を形成した後の状態を示す。
【図５】チップ素体の両端部に下地電極層が形成されたチップ部材の斜視図である。
【図６】ハンダ層形成工程と拡散層形成工程の工程内容を示す図である。
【図７】ハンダ層形成工程と拡散層形成工程の工程内容を示す図である。
【図８】図３に示す工程によって製造されたセラミック電子部品における、基板回路との実装面付近における界面写真を示している。
【図９】図８に示す界面拡大写真における界面元素分析を行った結果を示す写真である。
【図１０】図８に示す界面拡大写真における界面元素分析を行った結果を示す写真である。
【図１１】変形例に係るセラミック電子部品の断面図であって、図２に対応する図である。
【発明を実施するための形態】
【００１６】
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１７】
図１は、本発明のセラミック電子部品の好適な一実施形態を示す斜視図である。本実施形態のセラミック電子部品１００は、チップ状の積層型セラミックコンデンサである。このセラミック電子部品１００は、略直方体形状を有しており、例えば、長手方向（横）の長さが２．０ｍｍ程度、幅方向の長さ及び奥行き方向の長さが１．２ｍｍ程度である。
【００１８】
セラミック電子部品１００は、略直方体形状のチップ素体１と、チップ素体１の両端部にそれぞれ形成された一対の端子電極３と、を備えている。チップ素体１は、互いに対向する端面１１ａ及び端面１１ｂ（以下、纏めて「端面１１」という。）と、端面１１に垂直で互いに対向する側面１３ａ及び１３ｂ（以下、纏めて「側面１３」という。）と、端面１１に垂直で互いに対向する側面１５ａ及び側面１５ｂ（以下、纏めて「側面１５」という。）とを有する。側面１３と側面１５とは互いに垂直である。
【００１９】
チップ素体１は、端面１１と側面１３ａとの間の稜部Ｒ１３、端面１１と側面１３ｂとの間の稜部Ｒ１４、端面１１と側面１５ａとの間の稜部Ｒ１５、端面１１と側面１５ｂとの間の稜部Ｒ１６、側面１３ａと側面１５ａとの間の稜部Ｒ３３、側面１５ａと側面１３ｂとの間の稜部Ｒ３４、側面１３ｂと側面１５ｂとの間の稜部Ｒ３５、及び、側面１５ｂと側面１３ａとの間の稜部Ｒ３６を有している。稜部Ｒ１３〜Ｒ１６、Ｒ３３〜Ｒ３６は、チップ素体１が研磨されてＲ形状を成している部分である。このようなＲ形状を有することによって、チップ素体１の稜部Ｒ１３〜Ｒ１６、Ｒ３３〜Ｒ３６における破損の発生
を抑制することができる。チップ素体１における稜部の曲率半径は、例えば、セラミック電子部品１００の幅方向の長さの３〜１５％とすることができる。
【００２０】
端子電極３は、チップ素体１における端面１１、稜部Ｒ１３、稜部Ｒ１４、稜部Ｒ１５及び稜部Ｒ１６を覆うとともに、側面１３，１５の端面１１側の一部を一体的に覆うように設けられている。このため、端子電極３は、チップ素体１の角部２７を覆うように設けられている。端子電極３は、側面１３，１５に対応する部分が基板回路に対する実装面として機能する。
【００２１】
図２は、図１に示すセラミック電子部品のＩＩ−ＩＩ線の切断面を模式的に示す断面図である。すなわち、図２は、図１に示すセラミック電子部品１００を、側面１３に垂直で側面１５に平行な面で切断した場合の断面構造を示す図である。
【００２２】
端子電極３は、端面１１、稜部Ｒ１３〜１６及び角部２７の上において、Ｃｕを主成分として焼付によって形成された下地電極層２１、下地電極層２１の全体を覆いＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層２２、下地電極層２１とハンダ層２２との間でＮｉが拡散することによって形成される拡散層２３が積層された積層構造を有する。また、下地電極層２１は、第一電極層２４、第一電極層２４を覆う第二電極層２５を備えている。第一電極層２４は、第二電極層２５よりもガラス成分の含有量が高い。
【００２３】
第一電極層２４は、Ｃｕを含む金属成分とガラス成分とを含有する。第一電極層２４は、金属成分とガラス成分とバインダ、分散剤及び溶剤の少なくとも一つとを含む導体ペーストを用いて形成される。第一電極層２４にはＣｕ粒子に対して２〜１５重量％程度のガラス成分が含有されている。第一電極層２４は、Ｃｕペーストをチップ素体１に塗布することによって形成されており、チップ素体１の端面１１を覆う頂部２４ａ、側面１３及び側面１５の端面１１側の一部を覆う側部２４ｂを有している。第一電極層２４の頂部２４ａの厚みは２〜２５μｍに設定される。第一電極層２４の側部２４ｂの厚みは５〜３５μｍに設定される。また、第一電極層２４の側部２４ｂのはみ出し量、すなわち、チップ素体１の端面１１から側面１３，１５へ第一電極層２４がはみ出している長さはチップ全長に対して１５〜３５％の長さに設定される。
【００２４】
第二電極層２５は、Ｃｕを含む金属成分を含有する。第二電極層２５は、金属成分とガラス成分とバインダ、分散剤及び溶剤の少なくとも一つとを含む導体ペーストを用いて形成される。第二電極層２５には、ガラス成分が含まれていなくともよい。あるいは、第二電極層２５には、Ｃｕ粒子に対して１重量％以下のガラス成分が含まれている。
【００２５】
第二電極層２５は、Ｃｕシートを第一電極層に貼り付けることによって形成されている。第二電極層２５は、第一電極層２４の頂部２４ａを覆う頂部２５ａを有すると共に、一部が露出するように第一電極層２４の側部２４ｂを覆う側部２５ｂを有している。具体的には、図５に示すように、第二電極層２５の頂部２５ａは、第一電極層２４の頂部２４ａを全域にわたって覆っている。一方、第二電極層２５の側部２５ｂは、第一電極層２４の側部２４ｂのうち、頂部２４ａ側における稜部Ｒ１３〜Ｒ１６付近を覆うと共に稜部Ｒ３３〜Ｒ３６付近を覆っている。第二電極層２５の側部２５ｂは、第一電極層２４の側部２４ｂのうち、頂部２４ａと反対側の端部付近の領域を露出させている。第一電極層２４の側部２４ｂが露出している部分の幅（図５中、Ｌ１で示す幅）は、チップ全長に対して１０〜３０％の長さに設定される。当該部分では、ハンダ付けの際に、第一電極層２４の側部２４ｂとハンダが直接接触する。第二電極層２５の頂部２５ａの厚みは５〜２０μｍに設定され、第二電極層２５の側部２５ｂの厚みは２〜２０μｍに設定される。
【００２６】
図２に戻り、ハンダ層２２は、下地電極層２１の全体をＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで被覆することによって形成されている。ハンダ層２２を構成する５元系鉛フリーハンダは、Ｓｎが主成分として含有され、Ａｇが１．０〜４．０重量％含有され、Ｃｕが０．１〜２．０重量％含有され、Ｎｉが０．０１〜１．０重量％含有され、Ｇｅが０．００５〜０．１重量％含有されている。ハンダ層２２の頂部側の厚みは３〜５０μｍに設定され、側部側の厚みは３〜５０μｍに設定される。
【００２７】
拡散層２３は、ハンダ層２２の鉛フリーハンダ中のＮｉが下地電極層２１側に拡散することによって形成される。拡散層２３は、ハンダ層２２と下地電極層２１の第二電極層２５との間の界面に形成される第一部分２３ａと、ハンダ層２２と下地電極層２１の第一電極層２４との間の界面に形成される第二部分２３ｂとを有している。拡散層２３の第二部分２３ｂは、第一電極層２４の側部２４ｂのうち、第二電極層２５に覆われずに露出した部分に形成される。拡散層２３の第一部分２３ａは、第一電極層２４に比してガラス含有率の低い第二電極層２５と接触するため、第二部分２３ｂに比して厚みが厚くなる。一方、拡散層２３の第二部分２３ｂは、第二電極層２５に比してガラス含有率の高い第一電極層２４と接触するため、第一部分２３ａに比して厚みが薄くなる。
【００２８】
具体的には、拡散層２３の第一部分２３ａは、１〜４μｍに設定することが好ましい。拡散層２３の厚みが１μｍ未満であった場合は、Ｃｕの下地電極層２１のハンダ食われに対する保護が不十分となる可能性がある一方、４μｍより大きくなった場合は、拡散層２３（その形成位置がどこであったとしても）が脆くなり、十分な接合強度が得られない可能性があるからである。
【００２９】
拡散層２３の第二部分２３ｂは、１μｍ未満に設定することが好ましい。端子電極３においては側面１３、１５に対応する部分が基板回路に対する実装面となるが、当該部分には、端面１１に対応する部分に比して大きな応力集中が生じる。従って、側面１３，１５に対応する第二部分２３ｂの厚さは４μｍ以下であってもその脆さが問題となる可能性があるが、厚さを１μｍ未満に設定することで、より確実に接合強度を確保することが可能となる。第一電極層２４のガラス含有率が高いため、ハンダ層２２のＳｎと第一電極層２４のＣｕとの金属間化合物（Ｃｕ３Ｓｎ，Ｃｕ６Ｓｎ５）の生成も抑制されるため、接合強度が一層確保される。
【００３０】
チップ素体１は、複数の誘電体層７と複数の内部電極９とが交互に積層されて構成されている。この積層方向は、端子電極３が設けられている一対の端面１１の対向方向に垂直であり、一対の側面１３の対向方向に平行である。なお、説明の都合上、図２では、誘電体層７及び内部電極９の積層数を図面上で容易に視認できる程度の数としているが、所望の電気特性に応じて、誘電体層７及び内部電極９の積層数を適宜変更してもよい。積層数は、例えば、誘電体層７及び内部電極９を、それぞれ数十層としてもよく、１００〜５００層程度としてもよい。また、誘電体層７は、互いの間の境界が視認できない程度に一体化されていてもよい。
【００３１】
内部電極９ａは、一方の端面１１ａ側の端子電極３と電気的に接続されており、他方の端面１１ｂ側の端子電極３とは電気的に絶縁されている。また、内部電極９ｂは、他方の端面１１ｂ側の端子電極３と電気的に接続されており、一方の端面１１ａ側の端子電極３とは電気的に絶縁されている。内部電極９ａ及び内部電極９ｂは、誘電体層７を挟んで交互に積層されている。本実施形態のセラミック電子部品１００は、端面１１ａ側の端子電極３と内部電極９ｂとの絶縁信頼性、及び端面１１ｂ側の端子電極３と内部電極９ａとの絶縁信頼性に優れている。
【００３２】
次に、図１及び図２に示すセラミック電子部品１００の製造方法の一例について、図３〜図７を参照して説明する。図３は、本実施形態に係るセラミック電子部品１００の製造方法を示すフロー図である。
【００３３】
図３に示すように、セラミック電子部品１００の製造方法においては、チップ素体１を準備するチップ素体準備工程Ｓ１０から処理を開始する。チップ素体準備工程Ｓ１０では、チップ素体１を形成するために、まず、誘電体層７となるセラミックグリーンシートを形成する。セラミックグリーンシートは、ドクターブレード法等を用いてセラミックスラリーをＰＥＴフィルム上に、塗布後、乾燥させて形成することができる。セラミックスラリーは、例えば、チタン酸バリウムを主成分とする誘電体材料に溶剤、及び可塑剤等を加え、混合することによって得ることができる。形成したセラミックグリーンシートに、内部電極９となる電極パターンをスクリーン印刷し、乾燥させる。電極パターンのスクリーン印刷には、Ｃｕ粉末にバインダや溶剤等を混合した電極ペーストを用いることができる。このようにして複数の電極パターン付グリーンシート形成し、積層する。続いて、電極パターン付グリーンシートの積層体を積層方向と垂直に切断して直方体形状の積層チップを形成し、加熱処理を行って脱バインダを行う。加熱処理は、１８０〜４００℃で０．５〜３０時間行うことが好ましい。加熱処理して得られた積層チップを８００〜１４００℃で０．５〜８．０時間焼成し、バレル研磨して面取りを行い、直方体形状の稜部をＲ状にする。これによって、チップ素体１を得ることができる。
【００３４】
チップ素体準備工程Ｓ１０が終了すると、第一電極層２４となる第一電極ペースト層３３を形成する第一電極ペースト層形成工程（下地電極層形成工程）Ｓ２０が行われる。第一電極ペースト層形成工程Ｓ２０では、チップ素体１に導体ペーストを付着させる。導体ペーストとしては、導体グリーンシート用のＣｕペーストが含有する成分にガラスフリットを加えたものを用いることもできる。チップ素体１の一方の端面１１ａを下方にして、端面１１ａと稜部Ｒ１３〜Ｒ１６と側面１３，１５の端面１１ａ側の部分とを導体ペースト中に浸漬する。これにより、チップ素体１の端面１１ａ、稜部Ｒ１３〜Ｒ１６、及び側面１３，１５の端面１１側の部分に、導体ペーストを付着させる。
【００３５】
図４に、チップ素体１に第一電極ペースト層３３を形成した後の状態を示す。図４は、第一電極ペースト層形成工程と第二電極ペースト層形成工程の工程内容を模式的に示す工程断面図である。図４に示すように、第一電極ペースト層形成工程Ｓ２０を行うことによって、チップ素体１の端面１１ａと稜部Ｒ１３〜Ｒ１６と側面１３，１５の端面１１ａ側の部分とに導体ペースト３３を付着させる。
【００３６】
次に、第二電極層２５となる第二電極ペースト層３１を形成する第二電極ペースト層形成工程（下地電極層形成工程）Ｓ３０が行われる。第二電極ペースト層形成工程Ｓ３０では、まず、第二電極ペースト層３１を構成する導体グリーンシートが形成される。具体的には、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に、導体グリーンシート用のペーストを７０μｍ程度の厚みで塗布する。導体グリーンシート用のペーストは、Ｃｕを含む金属や合金の紛末と樹脂性のバインダと有機溶剤とを混合したものを用いることができる。
【００３７】
次に、ＰＥＴフィルム上に塗布したペーストを乾燥させて、導体グリーンシートを形成する。乾燥後の導体グリーンシートには有機成分が残留している。導体グリーンシートの厚さは、1０〜５０μｍ程度とすることができる。
【００３８】
導体グリーンシートをＰＥＴフィルム上で所望のサイズに切断して、第二電極ペースト層３１を構成する導体グリーンシート（図４）を形成する。ここで、第二電極ペースト層３１を構成する導体グリーンシートは、チップ素体１に貼り合わせる貼合面が、チップ素体１の端面１１よりも若干大きいサイズとなるように切断する。例えば、端面１１と第二電極ペースト層３１を構成する導体グリーンシートの貼合面とがともに正方形の場合、端面１１の面積を基準として、導体グリーンシートの大きさは１００〜１５０％とすることが好ましい。切断後、ＰＥＴフィルムを剥離することによって、第二電極ペースト層３１を構成する導体グリーンシートを得ることができる。
【００３９】
導体シート貼付工程では、図４に示すように、チップ素体１の端面１１ａ上に第二電極ペースト層３１の導体グリーンシートの一面３１ｓを貼り合わせる。すなわち、チップ素体１の第一電極ペースト層３３が付着している一方の端面１１ａが第二電極ペースト層３１の導体グリーンシートの一面３１ｓに向かうようにして、チップ素体１を第二電極ペースト層３１の導体グリーンシートに押し付ける。
【００４０】
第二電極ペースト層３１の導体グリーンシートをチップ素体１の端面１１ａ上に貼り付けると、チップ素体１の端面１１ａに付着していた第一電極ペースト層３３が端面１１ａの中心から端面１１ａの縁に向かう方向に押し出され、第二電極ペースト層３１とチップ素体１とが第一電極ペースト層３３を介して接着される。
【００４１】
接着時、第一電極ペースト層３３に含まれる有機溶剤が、乾燥した第二電極ペースト層３１に浸透し、第二電極ペースト層３１中に残留している有機成分を溶解する。その結果、第二電極ペースト層３１が可撓性を有することとなり、チップ素体１の稜部Ｒ１３〜Ｒ１６及び角部２７に沿うように変形して、第二電極ペースト層３１と第一電極ペースト層３３とが一体化する。なお、第二電極ペースト層３１中に残留している有機成分としては、例えば、導体グリーンシート用のペーストに含まれるバインダが挙げられる。
【００４２】
乾燥工程では、チップ素体に付着した第一電極ペースト層３３及び第二電極ペースト層３１を乾燥させて、ガラス成分の含有量が互いに異なる２つの層を有する導体層を形成する。この際、チップ素体１の端面１１ａ側を下方に向けた状態で、第一電極ペースト層３３及び第二電極ペースト層３１を乾燥させる。
【００４３】
第一電極ペースト層３３は、第二電極ペースト層３１よりも有機溶剤の含有割合が高いので、第二電極ペースト層３１よりも乾燥過程における有機溶剤の揮発に伴う収縮率が大きい。このため、乾燥が進むにつれて、第二電極ペースト層３１が、稜部Ｒ１３〜Ｒ１６及び角部２７に沿うように変形する。
【００４４】
第二電極ペースト層３１の一面３１ｓは、チップ素体１の端面１１よりも若干大きいサイズを有している。このため、乾燥工程では、第二電極ペースト層３１の外周に沿った端部が、端面１１ａ側の側面１３，１５の一部を覆うように変形する。これによって、ガラス成分の含有量が互いに異なる２つの層を有する導体層が形成される。
【００４５】
なお、第一電極ペースト層３３と第二電極ペースト層３１の一体化性や密着性は、例えば、ペースト中に含まれるバインダの含有量を変えることによって調整することができる。
【００４６】
続いて、チップ素体１の端面１１ｂ側についても、端面１１ａ側と同様にして、第一電極ペースト層形成工程（下地電極層形成工程）Ｓ２０及び第二電極ペースト層形成工程（下地電極層形成工程）Ｓ３０を行う。これにより、チップ素体１の端面１１ｂ側にも端面１１ａ側と同様の導体層を形成する。
【００４７】
第一電極ペースト層３３及び第二電極ペースト層３１を形成した後、電極の焼付工程Ｓ４０が実行される。焼付工程Ｓ４０では、端面１１上及び側面１３，１５上に形成された導体層を焼き付けて下地電極層２１を形成する。焼き付けは、例えば４００〜８５０℃で０．２〜５．０時間行なう。焼き付けにより、チップ素体１の側面１３，１５上に付着した第一電極ペースト層３３の厚みが薄くなる。焼き付け後、図５に示すチップ部材１１０を得る。
【００４８】
図５は、チップ素体１の両端部に下地電極層２１が形成されたチップ部材１１０の斜視図である。下地電極層２１は、チップ素体１の側面１３，１５の端面１１側の一部及び端面１１の上において、チップ素体１側から、第一電極層２４と第二電極層２５とが積層された積層構造を有する。第一電極層２４は、第二電極層２５よりもガラス成分の含有量が高いため、チップ素体１と下地電極層２１とは、第一電極層２４によって強固に接着されている。一方、第二電極層２５は、ガラス成分が少ないため、第一電極層２４よりも緻密である。
【００４９】
次に、下地電極層２１の全体を、溶融されたＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで覆うことによって端子電極３におけるハンダ層２２を形成するハンダ層形成工程Ｓ５０を行う。ハンダ層形成工程Ｓ５０において溶融ハンダが冷えて固まることでハンダ層２２の形成が行われているとき、ハンダ層２２の熱によって、下地電極層２１とハンダ層２２との間でＮｉを拡散させることによって端子電極３における拡散層２３を形成する拡散層形成工程Ｓ６０も同時に行われる。
【００５０】
ここで、ハンダ層形成工程Ｓ５０と拡散層形成工程Ｓ６０の工程内容について、図６及び図７を参照して詳細に説明する。図６及び図７は、ハンダ層形成工程Ｓ５０と拡散層形成工程Ｓ６０の工程内容を示す図である。図６（ａ）に示すようなチップ素体１上に形成された下地電極層２１を覆うように、溶融された５元系鉛フリーハンダに浸漬させる。これによって、図６（ｂ）に示すように、溶融５元系鉛フリーハンダ３４が下地電極層２１に直接接触する。このとき、図６（ｃ）に示すように、５元系鉛フリーハンダ３４に含有されるＳｎが下地電極層２１側に拡散することによって、５元系鉛フリーハンダ３４と下地電極層２１の界面において、Ｓｎ−Ｃｕ金属間化合物が形成される。具体的には、５元系鉛フリーハンダ３４から順に、Ｃｕ６Ｓｎ５層３６、Ｃｕ３Ｓｎ層３７が形成される。
【００５１】
次の段階では、図７（ａ）に示すように、５元系鉛フリーハンダ３４と下地電極層２１の界面のＣｕ６Ｓｎ５層３６におけるＣｕ原子が、５元系鉛フリーハンダ３４に含まれるＮｉ原子で置換され、ＮｉがＣｕの下地電極層２１側へ拡散する。これによって、Ｃｕ６Ｓｎ５層３６の位置に徐々にＮｉの拡散層２３が形成される。最終的に、図７（ｂ）に示すように、Ｃｕ６Ｓｎ５層３６中のＣｕが全てＮｉと置換されることによって、Ｎｉの拡散層２３が形成される。このＮｉの拡散層２３によって、それ以上Ｓｎ−Ｃｕ金属間化合物が成長することが抑制されると共に、下地電極層２１のハンダ食われが抑制される。また、５元系鉛フリーハンダが冷めることによってハンダ層２２が形成される。
【００５２】
このとき、図２に示すように、下地電極層２１のうち、第二電極層２５はガラスの含有量が第一電極層２４に比して少ないため、拡散層２３の第一部分２３ａの厚さが第二部分２３ｂに比して厚くなる。以上によって、図３に示す工程が終了し、セラミック電子部品１００を製造することができる。
【００５３】
なお、本明細書における「略直方体形状」とは、立方体形状や直方体形状のみならず、本実施形態におけるチップ素体１のように、直方体の稜線部分に面取りが施されて、稜部がＲ形状となっている形状を含むことはいうまでもない。すなわち、本実施形態におけるチップ素体は、実質的に立方体形状又は直方体形状を有していればよい。
【００５４】
次に、本実施形態に係るセラミック電子部品１００の作用・効果について説明する。
【００５５】
本実施形態に係るセラミック電子部品１００においては、端子電極３が、チップ素体１の端面１１を覆い、Ｃｕを主成分として焼付によって形成された下地電極層２１と、下地電極層２１の全体を覆い、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダによって形成されるハンダ層２２と、下地電極層２１とハンダ層２２との間でＮｉが拡散することによって形成される拡散層２３と、を備えている。このように、下地電極層２１とハンダ層２２との間にＮｉの拡散層２３が形成されるため、バリア層として機能する当該拡散層２３によって下地電極層２１のＣｕのハンダ食われが抑制される。また、Ｎｉの拡散層２３は、下地電極層２１とハンダ層２２との間で脆いＳｎ−Ｃｕ金属間化合物が成長することを抑制することができる。従って、下地電極層２１とハンダ層２２との間の接合強度が低下することを抑制することができる。以上によって、セラミック電子部品１００の信頼性を低下させることなく、下地電極層を鉛フリーハンダで直接被覆することができる。
【００５６】
また、本実施形態に係るセラミック電子部品１００において、下地電極層２１は、チップ素体１の端面１１を覆う頂部２４ａ、及び側面１３，１５の一部を覆う側部２４ｂを有する第一電極層２４と、第一電極層２４の頂部２４ａを覆うと共に、側部２４ｂの一部が露出するように側部２４ｂを覆う第二電極層２５と、を備えている。更に、第一電極層２４は、第二電極層２５よりもガラス含有量が多い。このように、チップ素体１の内部電極９が露出する部分である端面１１に対応する位置では、ガラス含有量の少ない第二電極層２５とハンダ層２２が接触することによって、厚みの大きい拡散層２３が形成される。従って、下地電極層２１のハンダ食われを確実に抑制することができるため、下地電極層２１と内部電極９との接続性や、内部電極構造を確実に保護することができる。一方、基板回路との実装面として機能するチップ素体１の側面１３，１５に対応する位置では、ガラス含有量の多い第一電極層２４が一部露出することでハンダ層２２と直接接触する。当該部分では、第一電極層２４に含有されるガラスが存在することによって、ハンダ層２２との界面におけるＣｕ露出面積が減少することによって、脆いＳｎ−Ｃｕ金属間化合物（Ｃｕ６Ｓｎ５，Ｃｕ３Ｓｎ）の成長が一層抑制される。従って、実装面における接合強度の低下を一層抑制することが可能となる。以上によって、チップ素体１の端面１１側においてはハンダ食われに対する保護を確実にする一方、実装面として機能する側面１３，１５側においては接合強度低下の抑制を確実にすることができる。
【００５７】
また、本実施形態に係るセラミック電子部品１００において、第二電極層２５にはガラスが含有されていない。第二電極層２５にガラスが含有されていないため、第二電極層２５の表面にＮｉの拡散が集中する。これによって、チップ素体１の端面１１におけるハンダ食われを一層抑制することができる。
【００５８】
また、本実施形態に係るセラミック電子部品１００の製造方法においては、チップ素体１の端面１１を覆い、Ｃｕを主成分として焼付することによって下地電極層２１を形成する下地電極層形成工程Ｓ２０〜Ｓ４０と、下地電極層２１の全体を、溶融されたＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅの５元系鉛フリーハンダで覆うことによってハンダ層２２を形成するハンダ層形成工程Ｓ５０と、下地電極層２１とハンダ層２２との間でＮｉを拡散させることによって拡散層２３を形成する拡散層形成工程Ｓ６０と、を有している。このように、下地電極層２１とハンダ層２２との間にＮｉを拡散することで拡散層２３を形成することで、バリア層として機能する当該拡散層２３によって下地電極層２１のＣｕのハンダ食われを抑制することができる。また、Ｎｉの拡散層２３は、下地電極層２１とハンダ層２２との間で脆いＳｎ−Ｃｕ金属間化合物が成長することを抑制することができる。従って、下地電極層２１とハンダ層２２との間の接合強度が低下することを抑制することができる。以上によって、本発明に係る製造方法によれば、セラミック電子部品１００の信頼性を低下させることなく、下地電極層２１を鉛フリーハンダで直接被覆することができる。
【００５９】
更に、このセラミック電子部品１００の製造方法において、下地電極形成工程は、Ｃｕペーストをチップ素体１に塗布し、チップ素体１の端面１１を覆う頂部２４ａ、及び側面１３，１５の一部を覆う側部２４ｂを有するように第一電極ペースト層３３を形成する第一電極ペースト層形成工程Ｓ２０と、第一電極ペースト層３３にＣｕシートを貼り付けて、頂部２４ａを覆うと共に、側部２４ｂの一部が露出するように側部２４ｂを覆い、第一電極ペースト層３３よりもガラスの含有量が少ない第二電極ペースト層３１を形成する第二電極ペースト層形成工程Ｓ３０と、第一電極ペースト層３３及び第二電極ペースト層３１を焼付することによって、第一電極層２４及び第二電極層２５を形成する焼付工程Ｓ４０と、を有している。チップ素体１の内部電極９が露出する部分である端面１１に対応する位置では、ガラス含有量の少ない第二電極層２５とハンダ層２２を接触させることによって、厚みの大きい拡散層２３を形成することができる。従って、下地電極層２１のハンダ食われを確実に抑制することができるため、下地電極層２１と内部電極９との接続性や、内部電極構造を確実に保護することができる。一方、基板回路との実装面として機能するチップ素体１の側面１３，１５に対応する位置では、ガラス含有量の多い第一電極層２４を一部露出させることでハンダ層２２と直接接触させる。当該部分では、第一電極層２４に含有されるガラスが存在することによって、ハンダ層２２との界面におけるＣｕ露出面積が減少することによって、脆いＳｎ−Ｃｕ金属間化合物（Ｃｕ６Ｓｎ５，Ｃｕ３Ｓｎ）の成長が一層抑制される。従って、実装面における接合強度の低下を一層抑制することが可能となる。以上によって、本発明に係るセラミック電子部品１００の製造方法によれば、チップ素体１の端面１１側においてはハンダ食われに対する保護を確実にする一方、実装面として機能する側面１３，１５側においては接合強度低下の抑制を確実にすることができる。
【００６０】
次に、本実施形態に係るセラミック電子部品１００の実施例について説明する。図８は、図３に示す工程によって製造されたセラミック電子部品１００における、基板回路との実装面付近における界面写真を示している。また、図９及び図１０は、図８に示す界面拡大写真における界面元素分析を行った結果を示す写真である。図８（ａ）に示す写真は、セラミック電子部品１００を基板回路に実装した場合の写真である。図８（ｂ）は、図８（ａ）のＡに示す部分の界面拡大写真である。図９（ａ）は、図８（ｂ）のＢに示す部分のＮｉについての界面元素分析結果を示す写真である。図９（ｂ）は、図８（ｂ）のＢに示す部分のＣｕについての界面元素分析結果を示す写真である。図１０（ａ）は、図８（ｂ）のＢに示す部分のＳｎについての界面元素分析結果を示す写真である。図１０（ｂ）は、図８（ｂ）のＢに示す部分のＡｇについての界面元素分析結果を示す写真である。
【００６１】
図８（ｂ）に示すように、チップ素体１の下地電極層２１がハンダ層２２を介してＣｕの基板電極ＳＥに電気的に接続されている。図８（ｂ）では、下地電極層２１とハンダ層２２の界面にＮｉの拡散層２３が形成されている（図中、点線で囲んだ部分）。このことは、図９（ａ）で拡散層２３の位置にＮｉが多く含有されていることからも明らかである。このように、拡散層２３によって、下地電極層２１のハンダ食われが抑制されていることが分かる。なお、基板電極ＳＥとハンダ層２２との界面においては、Ｎｉの拡散層がほとんど形成されていないことから、単にＣｕ層にハンダ層を直接接触しただけではＮｉの拡散層は十分に形成されず、本実施形態のように、溶融ハンダへの浸漬（その際の温度条件など）もＮｉの拡散層の形成に寄与していることが分かる。
【００６２】
図９（ｂ）及び図１０（ａ）に示すように、基板電極ＳＥとハンダ層２２との界面においては、ハンダ層２２に基板電極ＳＥのＣｕが拡散して、Ｓｎ−Ｃｕ金属化合物の大きな層が積極的に形成されていることが分かる。一方、下地電極層２１とハンダ層２２の界面においては、Ｃｕの拡散が抑えられることによって、Ｓｎ―Ｃｕ電極化合物の成長が抑制されていることが分かる。
【００６３】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態では、セラミック電子部品１００をコンデンサとして説明したが、これに限定されるものではない。本発明のセラミック電子部品は、バリスタ、インダクタ、又はＬＣＲであってもよい。また、チップ素体１は、上述した誘電体層７に代えてバリスタ層又は磁性層であってもよい。
【００６４】
上述の実施形態においては、下地電極層２１が第一電極層２４と第二電極層２５の二つの層から構成されていたが、これに代えて、下地電極層が一層の電極層のみから構成されているセラミック電子部品２００であってもよい。セラミック電子部品２００においては、下地電極層４１が浸漬及び焼付によって形成された一層の電極層のみから構成されている。また、ハンダ層２２と下地電極層４１との間でＮｉの拡散層２３が形成されている。
【符号の説明】
【００６５】
１…チップ素体、３…端子電極、９…内部電極、１１…端面、１３，１５…側面２１…下地電極層、２２…ハンダ層、２３…拡散層、２４…第一電極層、２４ａ…頂部、２４ｂ…側部、２５…第二電極層、１００…セラミック電子部品。
【図１】
2011054642.tif 000003
【図２】
2011054642.tif 000004
【図３】
2011054642.tif 000005
【図４】
2011054642.tif 000006
【図５】
2011054642.tif 000007
【図６】
2011054642.tif 000008
【図７】
2011054642.tif 000009
【図１１】
2011054642.tif 000010
【図８】
2011054642.tif 000011
【図９】
2011054642.tif 000012
【図１０】
2011054642.tif 000013