(57)【要約】【課題】配線部材を削減して、コストを低減するとともにシステムの小型化を実現するデータ通信システムおよび当該データ通信システムを搭載した液滴ジェット塗布装置を提供する。【解決手段】制御基板ＣＢ１〜ＣＢｎは、上位層デバイスからの制御を受ける下位層デバイスであるＦＰＧＡ１〜ＦＰＧＡｍを搭載しており、下位層デバイスの１つのグループで構成され、何れも同じ構成を有している。制御基板ＣＢは、シリーズに接続されたＦＰＧＡ１〜ＦＰＧＡｍと、シリーズの先頭段に相当するＦＰＧＡ１に各制御基板ＣＢに固有のグループアドレスを設定するスイッチ手段ＳＷとを有している。【選択図】図２
2011070362.tif 000002
【特許請求の範囲】
【請求項１】
シリアルデータである制御データを送信する上位層デバイスと、
前記上位層デバイスから、同報的に送信された制御データを受信する複数のデバイスグループと、
各デバイスグループに設けられ、直列に接続された第１の下位層デバイスないし第ｍの下位層デバイスと、
前記第１の下位層デバイスに自らのデバイスグループと他のデバイスグループとを区別するためのグループアドレスデータを設定するための第１設定手段と、
第２の下位層デバイスないし第ｍの下位層デバイスに任意アドレスを設定する第２設定手段と、
前記第１ないし第ｍの下位層デバイスのそれぞれに、他の下位層デバイスとの区別のためのデバイスアドレスデータを設定する第３設定手段と、を備え、
前記制御データは、前記複数のデバイスグループの何れかまたは全てを指定する上位アドレスデータと、前記第１ないし第ｍの下位層デバイスの何れかを指定する下位アドレスデータと、下位層デバイスに入力すべきコマンドデータとを有し、
前記第１ないし第ｍの下位層デバイスのそれぞれは、
前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記上位アドレスデータに相当するデータが、前記第１または第２設定手段によって設定されたグループアドレスデータと一致するか否かを判定する第１判定手段と、
前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記上位アドレスデータに相当するデータが、前記複数のデバイスグループの全てを指定する全指定データであるか否かを判定する第２判定手段と、
前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記下位アドレスデータに相当するデータが、前記第３設定手段によって設定されたデバイスアドレスデータと一致するか否かを判定し、一致する場合には前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち前記コマンドデータに相当するデータをデバイス内部に取り込む第３判定手段と、を有し、
前記第１判定手段による判定処理と同期して、次段の下位層デバイスに前記全指定データを送信し、
前記第１判定手段が、前記上位アドレスデータに相当するデータが、前記グループアドレスデータと一致すると判定した場合に、前記全指定データに続いて前記下位アドレスデータおよび前記コマンドデータに相当するデータを前記次段の下位層デバイスに送信し、
前記第１判定手段が、前記上位アドレスデータが、前記グループアドレスデータと一致しないと判定し、かつ前記第２判定手段が、前記上位アドレスデータが前記全指定データではないと判定した場合に、前記コマンドデータを制御に寄与しない無効コマンドデータとして、前記次段の下位層デバイスに送信する、データ通信システム。
【請求項２】
前記第１ないし第ｍの下位層デバイスは、書き替えが可能なゲートアレイで構成される、請求項１記載のデータ通信システム。
【請求項３】
請求項１または請求項２記載のデータ通信システムと、
相対移動する基板に対して液滴を吐出する複数のノズルをそれぞれ有する複数の液滴ジェットヘッドと、を備え、
前記複数のデバイスグループは、前記複数の液滴ジェットヘッドのそれぞれに対応して設けられるとともに、前記第１ないし第ｍの下位層デバイスは前記複数のノズルに対応して設けられ、
前記コマンドデータは、ノズル制御に関するパラメータ情報であり、
前記パラメータ情報により、ノズルの吐出制御を行いつつ相対移動する前記基板上に液滴を塗布する、液滴ジェット塗布装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ通信システムおよび液滴ジェット塗布装置に関し、特に、シリアル通信を利用したデータ通信システムおよび、当該データ通信システムを用いて液滴ジェットヘッドのコマンドデータを送信する液滴ジェット塗布装置に関する。
【背景技術】
【０００２】
複数の電子デバイス間でデータ通信を行う手法の１つとして、ＲＳ４８５などのシリアル通信規格がある。この通信規格によれば、１つの通信線に複数の電子デバイスをバス接続することで、複数の電子デバイスにデータを転送することが可能となり、データの転送先が多数である場合でも、通信線の配線量が格段に少なくなり、通信装置のコストダウンが可能となる。
【０００３】
例えば、特許文献１には、シリアルバスを有するシリアルバスシステムの一例が開示されており、その図４においては、通信データとして転送先の電子デバイスを特定するアドレス情報と、データとを送ることが説明されている。
【０００４】
このような、シリアルバスシステムでは、データの転送先である複数の電子デバイスをそれぞれ特定するためにアドレスを設定する必要があり、アドレス設定のための通信線などの配線部材が必要となり、対象となる電子デバイスが多い場合には、コストの増加が無視できず、また多くの配線部材を引き回すため、システムの小型化が難しいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２７２６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記のような問題点を解消するためになされたもので、シリアル通信を利用してデータ通信を行うデータ通信システムにおいて、配線部材を削減して、コストを低減するとともにシステムの小型化を実現するデータ通信システムおよび当該データ通信システムを搭載した液滴ジェット塗布装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１の発明は、シリアルデータである制御データを送信する上位層デバイスと、前記上位層デバイスから、同報的に送信された制御データを受信する複数のデバイスグループと、各デバイスグループに設けられ、直列に接続された第１の下位層デバイスないし第ｍの下位層デバイスと、前記第１の下位層デバイスに自らのデバイスグループと他のデバイスグループとを区別するためのグループアドレスデータを設定するための第１設定手段と、第２の下位層デバイスないし第ｍの下位層デバイスに任意アドレスを設定する第２設定手段と、前記第１ないし第ｍの下位層デバイスのそれぞれに、他の下位層デバイスとの区別のためのデバイスアドレスデータを設定する第３設定手段とを備え、前記制御データは、前記複数のデバイスグループの何れかまたは全てを指定する上位アドレスデータと、前記第１ないし第ｍの下位層デバイスの何れかを指定する下位アドレスデータと、下位層デバイスに入力すべきコマンドデータとを有し、前記第１ないし第ｍの下位層デバイスのそれぞれは、前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記上位アドレスデータに相当するデータが、前記第１または第２設定手段によって設定されたグループアドレスデータと一致するか否かを判定する第１判定手段と、前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記上位アドレスデータに相当するデータが、前記複数のデバイスグループの全てを指定する全指定データであるか否かを判定する第２判定手段と、前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち、前記下位アドレスデータに相当するデータが、前記第３設定手段によって設定されたデバイスアドレスデータと一致するか否かを判定し、一致する場合には前記上位層デバイスまたは前段の下位層デバイスから送信されたシリアルデータのうち前記コマンドデータに相当するデータをデバイス内部に取り込む第３判定手段とを有し、前記第１判定手段による判定処理と同期して、次段の下位層デバイスに前記全指定データを送信し、前記第１判定手段が、前記上位アドレスデータに相当するデータが、前記グループアドレスデータと一致すると判定した場合に、前記全指定データに続いて前記下位アドレスデータおよび前記コマンドデータに相当するデータを前記次段の下位層デバイスに送信し、前記第１判定手段が、前記上位アドレスデータが、前記グループアドレスデータと一致しないと判定し、かつ前記第２判定手段が、前記上位アドレスデータが前記全指定データではないと判定した場合に、前記コマンドデータを制御に寄与しない無効コマンドデータとして、前記次段の下位層デバイスに送信する。
【０００８】
請求項２の発明は、前記第１ないし第ｍの下位層デバイスは、書き替えが可能なゲートアレイで構成される。
【０００９】
請求項３の発明は、請求項１または請求項２記載のデータ通信システムと、相対移動する基板に対して液滴を吐出する複数のノズルをそれぞれ有する複数の液滴ジェットヘッドとを備え、前記複数のデバイスグループは、前記複数の液滴ジェットヘッドのそれぞれに対応して設けられるとともに、前記第１ないし第ｍの下位層デバイスは前記複数のノズルに対応して設けられ、前記コマンドデータは、ノズル制御に関するパラメータ情報であり、前記パラメータ情報により、ノズルの吐出制御を行いつつ相対移動する前記基板上に液滴を塗布する。
【発明の効果】
【００１０】
請求項１の発明によれば、各下層デバイスに個々にグループアドレスデータの設定を行う構成に比べて、グループアドレスデータの設定のために必要な配線部材が削減され、コストを低減することができる。また、配線部材が削減されることで、システムの小型化を実現することができる。
【００１１】
請求項２の発明によれば、下位層デバイスを、書き替えが可能なゲートアレイで構成するので、開発期間が短く、開発コストを低減できる。
【００１２】
請求項３の発明によれば、液滴ジェット塗布装置において、コストの低減およびシステムの小型化を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るデータ通信システムを、液滴ジェット塗布装置の液滴ジェットヘッドの制御装置に適用した構成を示すブロック図である。
【図２】制御装置の構成をさらに詳細に示すブロック図である。
【図３】ロータリースイッチの外観を示す図である。
【図４】通信データのフォーマットを説明する図である。
【図５】ＦＰＧＡの概略構成を示す図である。
【図６】ＦＰＧＡの構成を示すブロック図である。
【図７】ＦＰＧＡでのデータ判定動作を示すフローチャートである。
【図８】液滴ジェット塗布装置の上面図である。
【図９】液滴ジェット塗布装置のヘッド部分の構成を示す概念図である。
【発明を実施するための形態】
【００１４】
＜実施の形態＞
液晶表示装置は、２枚の基板の間に透明電極やカラーフィルタ、ブラックストライプが配置され、透明電極間の空間に液晶が封入された構成を有する。このような構成において、２枚の基板の間隔を規定し、液晶層の厚みを適正に保つために、２枚の基板間にはスペーサが形成される。
【００１５】
従来、このスペーサは、フォトリソグラフィを用いて形成されていたが、昨今では、基板に、スペーサ粒子を分散させたスペーサ粒子分散液を液滴ジェット方式により吐出して描画することで、スペーサをパターニングする方法が採用されつつあり、そのための描画装置として、インクジェット方式を応用した液滴ジェット塗布装置が開発されている。
【００１６】
このような液滴ジェット塗布装置においては、液滴ジェットヘッドからの液滴、ここではスペーサ粒子分散液の吐出制御が重要な技術となり、液滴ジェットヘッドの制御には、例えばＦＰＧＡ(Field Programmable Gate Array)と呼称される、プログラム可能な電子デバイスが使用される。
【００１７】
図１には、本発明に係るデータ通信システムを、液滴ジェット塗布装置の液滴ジェットヘッドの制御装置に適用した構成を示す。
【００１８】
＜装置構成＞
図１に示す制御装置１００は、階層化されたシステムにおいて上位層デバイスであるデータ通信基板ＤＣに、制御基板ＣＢ１〜ＣＢｎがバス接続された構成を有している。データ通信基板ＤＣは、ＲＳ４８５規格のドライバを通じて、シリアルデータである制御データを制御基板ＣＢ１〜ＣＢｎに送信する機能を有している。ＲＳ４８５規格によれば、最大３２個の制御基板の接続が可能である。
【００１９】
制御基板ＣＢ１〜ＣＢｎは、データ通信基板ＤＣから送信される制御データに含まれるコマンドデータに基づいて、それぞれが液滴ジェット塗布装置の液滴ジェットヘッドＩＨを制御する構成となっている。
【００２０】
図２は、制御装置１００の構成をさらに詳細に示すブロック図であるが、液滴ジェットヘッドの記載は省略している。
【００２１】
図２に示すように、制御基板ＣＢ１〜ＣＢｎは、上位層デバイスからの制御を受ける下位層デバイスであるＦＰＧＡ１〜ＦＰＧＡｍを搭載しており、下位層デバイスの１つのグループ（デバイスグループ）で構成され、何れも同じ構成を有している。以下、制御基板ＣＢ１〜ＣＢｎを制御基板ＣＢと総称してその構成を説明する。
【００２２】
制御基板ＣＢは、シリーズに接続されたＦＰＧＡ１〜ＦＰＧＡｍと、シリーズの先頭段に相当するＦＰＧＡ１に各制御基板ＣＢに固有のアドレスを設定するスイッチ手段ＳＷとを有している。
【００２３】
ＦＰＧＡ１〜ＦＰＧＡｍは、それぞれ液滴ジェットヘッドＩＨに設けられた複数のノズルの開閉を制御するデバイスである。
【００２４】
図３には、スイッチ手段ＳＷの一例として、４ビットの信号の設定が可能な２進化１６進のロータリースイッチＳＷの外観を示している。当該ロータリースイッチＳＷにおいては、中央の回転部を回すことで、１６通りの４ビットの信号を設定することができる。すなわち、ロータリースイッチＳＷの４ビットの出力線のうち、回転部を回すことで選択された記号番号（１６進表記）の２進表記において０のビットに対応する出力線を接地（ＧＮＤ）電位とする。ここで、ロータリースイッチＳＷが接続されるＦＰＧＡ１では、接続された出力線は所定の電源電位（ＶＣＣ）にプルアップされているので、ロータリースイッチＳＷで０のビットに対応する出力線が接地されれば、当該出力線の電位が０になったことが検出され、結果として、ロータリースイッチＳＷで選択された記号番号に対応する４ビットの信号がＦＰＧＡ１に与えられることになる。
【００２５】
例えば、ロータリースイッチＳＷで番号「１」を選択すると、上位３ビットの出力線の電位が０となり、ＦＰＧＡ１には「０００１」の信号が与えられることとなる。
【００２６】
ここで、図１に示した液滴ジェットヘッドＩＨの構成として、１２８個のノズルを有し、制御基板ＣＢ上の１個のＦＰＧＡが１６個のノズルを制御するものとし、制御基板ＣＢ上には８個（ｍ＝８）のＦＰＧＡが搭載されるものとして以下の説明を行う。
【００２７】
ＦＰＧＡ１〜ＦＰＧＡｍは、それぞれの複数の入力端子のうち３端子をＦＰＧＡごとのデバイスアドレスの設定用端子（第３設定手段）として使用し、当該３端子のそれぞれの接続をＧＮＤまたはＶＣＣとすることで８種類のアドレスを設定することが可能な構成となっている。
【００２８】
また、ＦＰＧＡ１〜ＦＰＧＡｍは、それぞれの複数の入力端子のうち４端子を、制御基板ＣＢのグループアドレスの設定用端子または任意アドレスの設定用端子として使用し、当該４端子のそれぞれの接続をＧＮＤまたはＶＣＣとすることで１６種類のアドレスを設定することが可能な構成となっている。より具体的には、シリーズの先頭段に相当するＦＰＧＡ１のグループアドレス設定用端子のみがロータリースイッチＳＷ（図３）に接続される構成を採り、他のＦＰＧＡについては、当該グループアドレス設定用端子はＧＮＤまたは任意電位に接続され、任意アドレスの設定用端子として使用される。
【００２９】
次に、図４を用いて、データ通信基板ＤＣから送信される制御データのフォーマットについて説明する。
【００３０】
図４に示すように、データ通信基板ＤＣから送信される制御データは、アドレスデータが格納されたヘッダ部と、コマンドデータが格納されたデータ部とで構成され、４ビットで構成される上位アドレスデータは、１つの共通アドレス（データは全て０）を設定して、全ての制御基板を指定するか、１５枚の制御基板の何れか１つを指定するために使用され、３ビットで構成される下位アドレスデータは、８個のＦＰＧＡの何れか１つを指定するために使用される。
【００３１】
次に、図５を用いて、ＦＰＧＡの概略構成について説明する。なお、図５においては、ＦＰＧＡ１および２のみを示しているが、他のＦＰＧＡにおいても構成は同じである。
【００３２】
図５に示すように、各ＦＰＧＡのうち先頭段のＦＰＧＡ１では、入力端子のうちの４端子が制御基板ＣＢのグループアドレスを設定するためのグループアドレス設定端子Ｔ１（第１設定手段）として規定され、ロータリースイッチＳＷ（図３）に接続されて、制御基板ＣＢの固有アドレスが設定される構成となっている。それ以外のＦＰＧＡでは同じ端子が任意アドレス設定端子Ｔ１（第２設定手段）として規定され、ＧＮＤまたは任意電位（端子をどの電位にも接続しない場合も含む）に接続される。
【００３３】
また、他の３端子が各ＦＰＧＡに固有のデバイスアドレスを設定するためのデバイスアドレス設定端子Ｔ２として規定されている。
【００３４】
なお、デバイスアドレス設定端子Ｔ２は、それぞれのＦＰＧＡに対応して予め決められたアドレスに基づいてＧＮＤまたはＶＣＣに接続されることで、他のＦＰＧＡとの識別がなされる構成となっている。
【００３５】
また、各ＦＰＧＡにおいては内部回路ＮＣとは別に、出力回路（図示せず）の前段にＡＮＤゲートＧＣを備えており、ＡＮＤゲートＧＣの入力端子の１つには、内部回路ＮＣに与えられる制御データと同じものが入力され、また他の入力端子は内部回路ＮＣからマスク信号として「０」または「１」が入力されるマスク信号入力端子ＭＴとなっているが、全てのＦＰＧＡにおいては「０」がデフォルトで入力される構成となっている。
【００３６】
＜装置動作＞
次に、図１〜図５を参照しつつ図６および図７を用いて制御装置１００の動作について説明する。ここで、図６は、ＦＰＧＡの構成を示すブロック図であり、図５に示した内部回路ＮＣ内の構成を示している。また、図７は、ＦＰＧＡでのデータ判定動作を示すフローチャートであり、先頭段のＦＰＧＡ１の動作と、他のＦＰＧＡの動作を併せて示している。
【００３７】
図６に示すように、ＦＰＧＡ１（他のＦＰＧＡにおいても同じ構成）の内部回路ＮＣは、グループアドレスまたは任意アドレスが設定される設定端子Ｔ１に接続され、制御データに含まれる上位アドレスデータと、設定されたグループアドレスのデータとが一致するか否かを判定する第１判定部１０１、上位アドレスデータが共通アドレスデータ（全指定データ、例えば「００００」）となっている場合は、全ての制御基板ＣＢを指定するブロードキャストデータであるので、ブロードキャストデータであるか否かを判定する第２判定部１０２と、デバイスアドレスが設定される設定端子Ｔ２に接続され、制御データに含まれる下位アドレスデータと、設定されたデバイスアドレスのデータとが一致するか否かを判定する第３判定部１０３と、第３判定部１０３で、下位アドレスデータとデバイスアドレスのデータとが一致する場合には、制御データに含まれるコマンドデータを取り込む演算部１０４と、第１判定部１０１（または、第２判定部１０２）での判定結果を受け、マスク信号を出力するマスク設定部１０５とを備えている。ここで、ブロードキャストデータは、制御データの１つであり、ヘッダ部（上位アドレスデータ＋下位アドレスデータ）＋データ部（コマンドデータ）とを有しているが、以下の説明では、ブロードキャストデータのうち上位アドレスデータ（４ビット）を全指定データとして使うものとして説明する。
【００３８】
まず、ＦＰＧＡ１の動作について説明する。データ通信基板ＤＣから制御データが出力されると、当該制御データは、制御基板ＣＢ１〜ＣＢｎに同報的に与えられることになるが、図７に示すように、各制御基板ＣＢの先頭段のＦＰＧＡ１の第１判定部１０１では、制御データのヘッダ部にある上位アドレスデータ（最初の４ビット）が、制御基板のグループアドレスのデータと一致するか否かを判定する（ステップＳ１）。ここで、ＦＰＧＡ１においては、設定端子Ｔ１を介してロータリースイッチＳＷから制御基板のグループアドレスが設定されている。そして、両者が一致した場合は、当該ＦＰＧＡ１が搭載された制御基板ＣＢに対する制御データであるとして、マスク設定部１０４のマスク信号を、デフォルトの０から１に変更し（ステップＳ２）、ステップＳ３に進む。これにより、ＡＮＤゲートＧＣのデータ入力端子ＤＴに与えられた制御データのヘッダ部にある下位アドレスデータとデータ部のコマンドデータとはマスクされずに後段のＦＰＧＡ２に向けて出力される。
【００３９】
一方、上位アドレスデータとグループアドレスとが不一致の場合は、第２判定部１０２においてステップＳ１１の判定を行う。ステップＳ１１では、制御データのヘッダ部にある上位アドレスデータが、ブロードキャストデータであるか否かを判定する。そして、ブロードキャストデータである場合は、ステップＳ２に進んでマスク設定部１０４のマスク信号を、デフォルトの０から１に変更するが、ブロードキャストデータでない場合は、マスク信号はデフォルトの０のままで処理を終了する。
【００４０】
上述のステップＳ１とステップＳ１１の判定処理は、実際はほぼ同時に実行され、この判定処理と同期して、ＡＮＤゲートＧＣからブロードキャストデータがＦＰＧＡ２に向けて出力される。例えば、制御データの上位アドレスデータが「０００１」でグループアドレスデータ「０００１」と等しい場合、ステップＳ１において各データが先頭から１ビットずつ４ビット分比較されているときに、この比較処理と同期してマスク信号入力端子ＭＴには「０」が入力されているため、ＡＮＤゲートＧＣから「０」が１ビットずつ４ビット分出力される。この結果、ＡＮＤゲートＧＣからは上位アドレスデータに相当するデータとして全指定データ「００００」が出力される。
【００４１】
制御データの上位アドレスデータが「００００」でブロードキャストデータを示す場合も同様に、ステップＳ１１において各データが先頭から１ビットずつ４ビット分、ブロードキャストデータの上位アドレスデータ「００００」（全指定データ）比較されているときに、この比較処理と同期してマスク信号入力端子ＭＴには「０」が入力されているため、ＡＮＤゲートＧＣから「０」が１ビットずつ４ビット分出力される。この結果、ＡＮＤゲートＧＣからはブロードキャストデータ「００００」が出力される。
【００４２】
制御データの上位アドレスデータがグループアドレスデータと等しくなく、かつ、ブロードキャストデータではないときも同様に、ステップＳ１やステップＳ１１において判定処理を行っているときに、この判定処理と同期してマスク信号入力端子ＭＴには「０」が入力されているため、ＡＮＤゲートＧＣから「０」が１ビットずつ４ビット分出力される。この結果、ＡＮＤゲートＧＣからは全指定データ「００００」が出力される。
【００４３】
つまり、ＦＰＧＡ１に入力される制御データの上位アドレスデータがいかなる値であっても、ＦＰＧＡ１からＦＰＧＡ２には上位アドレスデータに相当するデータとして全指定データが出力される。
【００４４】
また、ステップＳ１において上位アドレスデータがグループアドレスデータと一致する場合、またはステップＳ１１において上位アドレスデータが全指定データであると判断される場合は、マスク信号が「０」から「１」に変更される。この結果、ＦＰＧＡ１のＡＮＤゲートＧＣからＦＰＧＡ２に向けて全指定データ「００００」に引き続いて制御データの下位アドレスデータおよびコマンドデータが出力され送信される。
【００４５】
また、ステップＳ１において上位アドレスデータがグループアドレスデータと一致せず、かつステップＳ１１において上位アドレスデータが全指定データではないと判断された場合は、マスク信号が「０」に維持される。この結果、ＦＰＧＡ１のＡＮＤゲートＧＣからＦＰＧＡ２に向けて全指定データ「００００」に引き続いて制御データの下位アドレスデータに相当するデータとして「０００」およびコマンドデータに相当するデータとして「０」のデータ列が出力され送信される。
【００４６】
なお、「０」のデータ列で構成されるコマンドデータは、例えＦＰＧＡ２以降のＦＰＧＡの演算部１０４に取り込まれたとしても、液滴ジェットヘッドＩＨの制御には寄与しない無効のコマンドデータである。
【００４７】
ステップＳ２に続いて、第３判定部１０３において、ヘッダ部にある下位アドレスデータ（次の３ビット）とデバイスアドレス設定端子Ｔ２を介して設定された自身のデバイスアドレスデータとを比較する（ステップＳ３）。そして、両者が一致した場合は、自らに与えられた制御データであるとして、制御データのデータ部に格納されたコマンドデータを演算部１０３に取り込み（ステップＳ４）、当該コマンドデータに基づいて、液滴ジェットヘッドＩＨのノズルの制御を行う。
【００４８】
次に、ＦＰＧＡ１以外のＦＰＧＡの動作についてＦＰＧＡ２を例に採って説明する。上述のように、ＦＰＧＡ１においては、制御データの上位アドレスデータとグループアドレスとの一致が確認されるまで、あるいは上位アドレスデータが、ブロードキャストデータであることが確認されるまでは、ステップＳ１およびＳ１１での判定処理と同期して、ＡＮＤゲートＧＣから出力される制御データは全てマスクされて「０」が出力される。従って、後段のＦＰＧＡ２では、制御データの上位アドレスは「００００」として与えられる。
【００４９】
ＦＰＧＡ２の第１判定部１０１では、ＦＰＧＡ１から出力される制御データの上位アドレスデータに相当するデータが、制御基板のグループアドレスのデータと一致するか否かを判定する（ステップＳ１）。なお、ＦＰＧＡ１以外のＦＰＧＡにおいては、設定端子Ｔ１を介して接地電位に設定されているか、任意電位に設定されているので、接地電位に設定されている場合は一致することとなるが、任意電位に設定されている場合は、それが「００００」以外の場合はステップＳ１の判定結果は不一致となり、第２判定部１０２においてステップＳ１１の判定を行う。
【００５０】
ステップＳ１１では、制御データのヘッダ部にある上位アドレスデータが、ブロードキャストデータであるか否かを判定する。ここで、ＦＰＧＡ１以外のＦＰＧＡには、上位アドレスデータに相当するデータとして「００００」が与えられるので、ステップＳ１１の判定結果は一致となり、ステップＳ２に進んでマスク設定部１０４のマスク信号を、デフォルトの０から１に変更する。
【００５１】
続いて、第３判定部１０３において、下位アドレスデータとデバイスアドレス設定端子Ｔ２を介して設定された自身のデバイスアドレスのデータとを比較する（ステップＳ３）。そして、両者が一致した場合は、自らに与えられた制御データであるとして、制御データのデータ部に格納されたコマンドデータと同じデータを演算部１０３に取り込み（ステップＳ４）、当該コマンドデータに基づいて、液滴ジェットヘッドＩＨのノズルの制御を行う。
【００５２】
なお、各制御基板ＣＢに与えられた制御データにおいて、ヘッダ部の上位アドレスが共通アドレスデータとなっている場合は、各制御基板ＣＢのＦＰＧＡ１では、ステップＳ１、Ｓ１１を経てステップＳ２に進んでマスク設定部１０４のマスク信号を、デフォルトの０から１に変更する。これにより、後段のＦＰＧＡに向けて制御データと同じデータが送信される。
【００５３】
同様の動作はＦＰＧＡ３以降のＦＰＧＡにおいても繰り返され、何れかのＦＰＧＡによって、液滴ジェットヘッドＩＨが制御される。
【００５４】
ＦＰＧＡ１には以下のような制御データ１〜３という種類の制御データが入力される場合が考えられる。
【００５５】
制御データ１：自らのデバイスグループ（制御基板）に向けた制御データ
制御データ２：全てのデバイスグループ（制御基板）に向けた制御データ（ブロードキャストデータ）
制御データ３：自らのデバイスグループ（制御基板）とは無関係の制御データ
上述のようにＦＰＧＡ１は上記制御データ１〜３の何れであっても上位アドレスデータとしてブロードキャストデータであることを便宜的に示す全指定データ「００００」がＦＰＧＡ２に向けて出力される。この結果、ＦＰＧＡ２以降の各ＦＰＧＡでは、ステップＳ１１に進んだ場合、必ず「Ｙｅｓ」と判断され、ステップＳ２に移行する。そして、ステップＳ３を経てステップＳ４に移行する場合もあるが、このとき、ＦＰＧＡ１に入力された制御データが制御データ１または制御データ２である場合は、ＦＰＧＡ２以降の各ＦＰＧＡの演算部１０４には、ステップＳ３で「Ｙｅｓ」と判断されたときに、制御データ１または制御データ２のコマンドデータがそのまま取り込まれる。
【００５６】
また、ＦＰＧＡ１に入力された制御データが制御データ３である場合は、ＦＰＧＡ２以降の各ＦＰＧＡの演算部１０４には、ステップＳ３で「Ｙｅｓ」と判断されたときに、「０」のデータ列で構成される無効のコマンドデータが取り込まれるが、その後、ノズルを制御する処理は発生しない。
【００５７】
このように、ＦＰＧＡ１からＦＰＧＡ２に向けて上位アドレスデータとして全指定データを送信するとともに、制御データ１または制御データ２の場合は有効なコマンドデータを送信することによって、全てのＦＰＧＡの構成を図６に示すように共通にすることができる。
【００５８】
なお、ブロードキャストデータは「０」のデータ列で構成されるデータに限定されず、例えば「１１１１」というデータとし、これに応じてＦＰＧＡ内の構成を変更しても良い。
【００５９】
また、上記の実施の形態ではマスク信号を「０」とし、このマスク信号の「０」の４ビット分が全指定データに相当し、また、「０」のデータ列からなるコマンドデータを無効のコマンドデータとして扱っているため、ＡＮＤゲートという簡易な構成で上記機能を実現できる。
【００６０】
＜液滴ジェット塗布装置の例＞
次に、図８および図９を用いて、以上説明した制御装置１００を適用する液滴ジェット塗布装置の構成の一例を説明する。
【００６１】
図８は、液滴ジェット塗布装置１０の上面図である。液滴ジェット塗布装置１０は、液晶表示装置用のガラス基板を対象とし、微細な透明粒子（樹脂ビーズなど）を所定の溶媒中に多数混入した液体（以下、「スペーサ液」と称する）の液滴を基板Ｗ上に吐出させることによって、周期的な吐出パターンを基板Ｗ上に形成するために使用される装置として構成されている。そこでの吐出パターンは、液晶表示装置の表示画素を単位とする単位パターンを周期的に繰り返したものであり、基板Ｗ上に吐出された液滴の成分のうち溶媒だけを気化させることにより、それぞれが透明粒子からなる２次元的なスポットの配列が基板Ｗ上に残る。このスポットの配列は、当該基板Ｗと、それと対をなす別のガラス基板とを対向させてそれらの間の隙間に液晶材料を封入する際のスペーサとして機能する。
【００６２】
この液滴ジェット塗布装置１０は、液滴が吐出される基板を搬送するための搬送部１０Ａと、基板Ｗの表面に液滴を吐出するための吐出部１０Ｂと、制御手段である制御部ＳＣ（図１では概念的に図示されている）と、を備えている。
【００６３】
搬送部１０Ａは、エア浮上ステージ３０により浮上した水平姿勢の平板状の基板Ｗの両端を保持して基板ＷをＸ軸方向に移動させる搬送チャック４０を備える。吐出部１０Ｂは、搬送される基板Ｗの上方に設置され、スペーサ液の吐出が行われる複数の液滴ジェットヘッドＩＨを備えたフレーム５０と、各液滴ジェットヘッドに設けられた吐出駆動部（図示せず）と、を備えている。
【００６４】
液滴ジェット塗布装置１０は、制御部ＳＣが搬送部１０Ａによる基板Ｗの搬送動作および吐出部１０Ｂによるスペーサ液の吐出動作の制御を行うことによって、基板Ｗをフレーム５０で相対的に走査しつつ、基板Ｗ上へのスペーサ液の液滴（スペーサ液滴）の選択的吐出を調節し、スペーサ液滴についての所望の吐出パターンを基板Ｗ上に形成する。
【００６５】
フレーム５０は、基板Ｗの搬送路上方に設置されるように、支持枠７０により支持されており、支持枠７０は装置本体に固設されている。フレーム５０には、複数の液滴ジェットヘッドが直線的にかつ等間隔で周期的に配列されており（図８中においては、複数の液滴ジェットヘッドの記載を省略している）、液滴ジェットヘッドの各吐出口は基板Ｗと対向している。ただし、この複数の液滴ジェットヘッドのなす配列方向は、基板Ｗの搬送方向（Ｘ軸方向）に直交するＹ軸方向に対して水平方向に所定の角度をなして斜めに傾いて配置されている。
【００６６】
図９は、液滴ジェット塗布装置１０のフレーム５０部分の構成を示す概念図であり、フレーム５０を構成するフレームに複数の液滴ジェットヘッドＩＨが取付けられている。
【００６７】
図９においては、５つ（個数はこれに限定されるものではない）の液滴ジェットヘッドＩＨが、それぞれに接続された制御基板ＣＢ１〜ＣＢ５によって制御されることを示しており、制御基板ＣＢ１〜ＣＢ５には、データ通信基板ＤＣから送信される制御データが与えられる。このデータ通信基板ＤＣは、例えば図１に制御部ＳＣに含まれる構成であっても良い。
【００６８】
制御データに含まれるコマンドデータは、ノズル制御に関するパラメータ情報であり、このパラメータ情報により、ノズルの吐出制御を行いつつ相対移動する基板Ｗ上に液滴を塗布する。なお、パラメータ情報とは液滴量や吐出タイミングに関する情報を含み、別途にノズルに吐出コマンドが与えられると、このパラメータ情報に基づいて吐出が行われる。なお。フレーム５０はＸ方向に複数並べても良い。
【００６９】
＜効果＞
以上説明したように、本実施の形態に係る制御装置１００においては、ＦＰＧＡ１〜ＦＰＧＡｍをシリーズに接続し、シリーズの先頭段のＦＰＧＡ１にのみロータリースイッチＳＷを介して制御基板ＣＢのグループアドレスを設定する構成とし、複数の制御基板に対して同報的に与えられる制御データが、自らが搭載された制御基板ＣＢに対する制御データであるか否かをＦＰＧＡ１によって判断する構成としたので、各ＦＰＧＡに個々に制御基板ＣＢのグループアドレスを設定する構成に比べて、アドレス設定のために必要な配線部材が削減され、コストを低減することができる。また、制御基板ＣＢ上で引き回す配線部材が削減されることで、システムの小型化を実現することができる。
【００７０】
さらに、各ＦＰＧＡにおいては、制御データのマスクのためのＡＮＤゲートＧＣを含めて、同じ構成を採用することで、ＦＰＧＡ１〜ＦＰＧＡｍにおいて同じプログラムでの動作が可能となり、複数のプログラムを準備する必要がなく、開発期間を短縮してコストの低減を図ることができる。
【００７１】
また、全てのＦＰＧＡにおいて同じ構成を採用しているので、互換性に優れた装置となる。
【００７２】
また、制御基板ＣＢのグループアドレスをロータリースイッチＳＷのような機械的なスイッチ手段により設定するので、作業者が目視により設定を確認でき、作業性に優れた装置となる。
【００７３】
＜変形例１＞
以上説明した本実施の形態においては、本発明に係るデータ通信システムを、液滴ジェット塗布装置の液滴ジェットヘッドの制御装置に適用した例を示したが、本発明に係るデータ通信システムの適用はこれに限定されるものではなく、シリアルデータの送信対象を複数有するシステムであれば適用可能である。
【００７４】
＜変形例２＞
以上説明した本実施の形態においては、ロータリースイッチＳＷにより制御基板ＣＢのグループアドレスを設定する構成としたが、スイッチ手段はロータリースイッチに限定されるものではなく、ディップスイッチを用いても良く、また、機械スイッチに限定されるものでもない。
【００７５】
＜変形例３＞
以上説明した本実施の形態においては、制御回路として、開発期間が短く、開発コストを低減できるＦＰＧＡを使用する構成を示したが、これに限定されるものではなく、自他の区別のための設定が可能であるとともに、自らが属するグループと他のグループとの区別のための設定が可能であるならば、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）などのプログラムの書き換えができない構成であっても良い。ＡＳＩＣは、低消費電力で、高速動作が可能であるとともに、大量生産に向き、ＦＰＧＡに比べてデバイス単価を下げることができる。
【符号の説明】
【００７６】
１〜ｍ  ＦＰＧＡ
１０１  第１判定部
１０２  第２判定部
１０３  第３判定部
ＣＢ１〜ＣＢｍ  制御基板
ＤＣ  データ通信基板
ＳＷ  スイッチ手段
ＩＨ  液滴ジェットヘッド
【図１】
2011070362.tif 000003
【図２】
2011070362.tif 000004
【図３】
2011070362.tif 000005
【図４】
2011070362.tif 000006
【図５】
2011070362.tif 000007
【図６】
2011070362.tif 000008
【図７】
2011070362.tif 000009
【図８】
2011070362.tif 000010
【図９】
2011070362.tif 000011