(57)【要約】【課題】１コイルで正負の多出力（出力電圧Ｖｏ１，出力電圧Ｖｏ２）を独立して制御すること。【解決手段】１コイル正負多出力のスイッチング電源回路を用いて、第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、第１の出力制御回路のスイッチング素子と第２の出力制御回路のスイッチング素子とを互いに異なるタイミングでオン・オフ制御して、第１の出力端子に現れる正電圧出力（出力電圧Ｖｏ１）と、第２の出力端子に現れる負電圧出力（出力電圧Ｖｏ２）とを独立して制御する。【選択図】図１
2011199950.tif 000002
【特許請求の範囲】
【請求項１】
１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子を駆動制御するスイッチング制御方法であって、
前記１コイル正負多出力のスイッチング電源回路は、
フリーホイール回路と、
前記フリーホイール回路の出力端子に一端が接続され、第１の出力端子に現れる正電圧出力をスイッチング素子により制御して出力する第１の出力制御回路と、
前記フリーホイール回路の前記出力端子に一端が接続され、第２の出力端子に現れる負電圧出力をスイッチング素子により制御して出力する第２の出力制御回路と
を有し、
前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、
前記第１の出力制御回路の前記スイッチング素子と前記第２の出力制御回路の前記スイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する制御ステップを具えたことを特徴とするスイッチング制御方法。
【請求項２】
前記１コイル正負多出力のスイッチング電源回路は、
誘導素子と、該誘導素子に並列に接続された第１のスイッチング素子とからなる前記フリーホイール回路と、
前記フリーホイール回路の出力端子に一端が接続された第２のスイッチング素子と、
前記フリーホイール回路の前記出力端子と前記第２のスイッチング素子の前記一端とが接続された接続部に、入力端がそれぞれ接続された前記第１および第２の出力制御回路と
を有し、
前記第１の出力制御回路は、前記接続部に一端が接続された第３のスイッチング素子と、該第３のスイッチング素子の他端が接続された第１の出力端子と、前記第３のスイッチング素子と前記第１の出力端子との間に一端が接続された第１の容量素子とを含んで構成され、
前記第２の出力制御回路は、前記接続部に一端が接続された第２の容量素子と、該第２の容量素子の他端に一端が接続された半導体素子と、該半導体素子の他端が接続された第２の出力端子と、前記第２の容量素子と該半導体素子との間に一端が接続された第４のスイッチング素子と、該半導体素子と第２の出力端子との間に一端が接続された第３の容量素子とを含んで構成されたものであり、
前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかを駆動制御する場合において、
前記第１の出力制御回路の前記第３のスイッチング素子と前記第２の出力制御回路の前記第４のスイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する前記制御ステップを具えたことを特徴とする請求項１記載のスイッチング制御方法。
【請求項３】
前記制御ステップは、
前記第３のスイッチング素子をオンした後に、前記第４のスイッチング素子をオンにするステップを含むことを特徴とする請求項２記載のスイッチング制御方法。
【請求項４】
前記制御ステップは、
前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかのスイッチング素子をオンする際に、他のスイッチング素子をオフにするステップを含むことを特徴とする請求項２又は３記載のスイッチング制御方法。
【請求項５】
前記制御ステップは、
第２のスイッチング素子をオンする第１ステップと、
第３のスイッチング素子をオンする第２ステップと、
第４のスイッチング素子をオンする第３ステップと、
第１のスイッチング素子をオンする第４ステップと
を順次繰返して行うことを特徴とする請求項２ないし４のいずれかに記載のスイッチング制御方法。
【請求項６】
前記制御ステップは、
前記２ステップと前記第３ステップとの間に、
第１のスイッチング素子をオンする第５ステップと、
第２のスイッチング素子をオンする第６ステップと
をさらに含むことを特徴とする請求項５記載のスイッチング制御方法。
【請求項７】
前記半導体素子は、ダイオードから構成されたことを特徴とする請求項２ないし６のいずれかに記載のスイッチング制御方法。
【請求項８】
前記半導体素子は、一端の電圧が他端の電圧より高くなるとオフし、低くなるとオンするように制御されたスイッチング素子から構成されたことを特徴とする請求項２ないし６のいずれかに記載のスイッチング制御方法。
【請求項９】
前記第１ないし第４のスイッチング素子は、
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）から構成されることを特徴とする請求項２ないし８のいずれかに記載のスイッチング制御方法。
【請求項１０】
前記第１の出力端子に現れる正電圧出力および電流、前記第２の出力端子に現れる負電圧出力および電流、前記誘導素子に流れる電流、からなる群より選択される少なくとも一つまたは全てを監視して前記第１ないし第４のスイッチング素子をオン・オフするタイミングを決めることを特徴とする請求項２ないし９のいずれかに記載のスイッチング制御方法。
【請求項１１】
請求項１ないし１０のいずれかに記載のスイッチング制御方法をコンピュータによって実行可能な命令を有することを特徴とするプログラム。
【請求項１２】
請求項１１記載のプログラムを有することを特徴とするコンピュータ読取り可能な記録媒体。
【請求項１３】
１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子を駆動制御するスイッチング電源装置であって、
前記１コイル正負多出力のスイッチング電源回路は、
フリーホイール回路と、
前記フリーホイール回路の出力端子に一端が接続され、第１の出力端子に現れる正電圧出力をスイッチング素子により制御して出力する第１の出力制御回路と、
前記フリーホイール回路の前記出力端子に一端が接続され、第２の出力端子に現れる負電圧出力をスイッチング素子により制御して出力する第２の出力制御回路と
を有し、
前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、
前記第１の出力制御回路の前記スイッチング素子と前記第２の出力制御回路の前記スイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する制御手段を具えたことを特徴とするスイッチング電源装置。
【請求項１４】
前記スイッチング電源回路は、
誘導素子と、該誘導素子に並列に接続された第１のスイッチング素子とからなる前記フリーホイール回路と、
前記フリーホイール回路の出力端子に一端が接続された第２のスイッチング素子と、
前記フリーホイール回路の前記出力端子と前記第２のスイッチング素子の前記一端とが接続された接続部に、入力端がそれぞれ接続された前記第１および第２の出力制御回路と
を有し、
前記第１の出力制御回路は、前記接続部に一端が接続された第３のスイッチング素子と、該第３のスイッチング素子の他端が接続された第１の出力端子と、前記第３のスイッチング素子と前記第１の出力端子との間に一端が接続された第１の容量素子とを含んで構成され、
前記第２の出力制御回路は、前記接続部に一端が接続された第２の容量素子と、該第２の容量素子の他端に一端が接続された半導体素子と、該半導体素子の他端が接続された第２の出力端子と、前記第２の容量素子と該半導体素子との間に一端が接続された第４のスイッチング素子と、該半導体素子と第２の出力端子との間に一端が接続された第３の容量素子とを含んで構成されたものであり、
前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかを駆動制御する場合において、
前記第１の出力制御回路の前記第３のスイッチング素子と前記第２の出力制御回路の前記第４のスイッチング素子とを、互いに異なるタイミングでオン・オフ制御することによって、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する前記制御手段を具えたことを特徴とする請求項１３記載のスイッチング電源装置。
【請求項１５】
前記制御手段は、
前記第３のスイッチング素子をオンした後に、前記第４のスイッチング素子をオンにする手段を含むことを特徴とする請求項１４記載のスイッチング電源装置。
【請求項１６】
前記制御手段は、
前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかのスイッチング素子をオンする際に、他のスイッチング素子をオフにする手段を含むことを特徴とする請求項１４又は１５記載のスイッチング電源装置。
【請求項１７】
前記制御手段は、
第２のスイッチング素子をオンする第１手段と、
第３のスイッチング素子をオンする第２手段と、
第４のスイッチング素子をオンする第３手段と、
第１のスイッチング素子をオンする第４手段と
を順次繰返して行うことを特徴とする請求項１４ないし１６のいずれかに記載のスイッチング電源装置。
【請求項１８】
前記制御手段は、
前記２手段と前記第３手段との間に、
第１のスイッチング素子をオンする第５手段と、
第２のスイッチング素子をオンする第６手段と
をさらに含むことを特徴とする請求項１７記載のスイッチング電源装置。
【請求項１９】
前記半導体素子は、ダイオードから構成されたことを特徴とする請求項１４ないし１８のいずれかに記載のスイッチング電源装置。
【請求項２０】
前記半導体素子は、一端の電圧が他端の電圧より高くなるとオフし、低くなるとオンするように制御されたスイッチング素子から構成されたことを特徴とする請求項１４ないし１８のいずれかに記載のスイッチング電源装置。
【請求項２１】
前記第１ないし第４のスイッチング素子は、
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）から構成されることを特徴とする請求項１４ないし２０のいずれかに記載のスイッチング電源装置。
【請求項２２】
前記制御手段は、
前記第１の出力端子に現れる正電圧出力およびまたは電流、前記第２の出力端子に現れる負電圧出力および電流、前記誘導素子に流れる電流、からなる群より選択される少なくとも一つまたはすべてを監視して前記第１ないし第４のスイッチング素子をオン・オフするタイミングを決めるための制御回路を有することを特徴とする請求項１４ないし２１のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御方法、および、スイッチング電源装置に関し、より詳細には、１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子の制御方式に関する。
【背景技術】
【０００２】
図１４は、１コイル正負多出力のスイッチング電源回路の構成例を示す。
【０００３】
図１５は、図１４の回路における従来の各スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン（Ｏｎ）／オフ(Ｏｆｆ）タイミングと、コイル電流ＩＬおよびノードＶｘの電圧の時間変化を示す。
【０００４】
まず、時間Ｔ１の間にスイッチＳＷ２がＯｎしてスイッチＳＷ１、ＳＷ３、ＳＷ４がＯｆｆとなる。ノードＶｘの電圧はＧＮＤ電圧となり、コイルの両端には入力電圧Ｖｉがかかり、コイル電流ＩＬは時間とともに増加していき、コイルに磁気エネルギーが蓄えられる。
【０００５】
次に、時間Ｔ２の間にスイッチＳＷ２がＯｆｆし、スイッチＳＷ３、ＳＷ４が同時にＯｎし、スイッチＳＷ１はＯｆｆのままとなる。
【０００６】
このとき、コイルＬと第１の出力端子ＯＵＴ１と容量Ｃｏ１と容量Ｃｃがつながり、コイル電流ＩＬは、容量Ｃｏ１および容量Ｃｃおよび第１の負荷抵抗ＲＬ１へ流れ込んでコイルの磁気エネルギーが振り分けられる。そして、第１の出力端子ＯＵＴ１の出力電圧Ｖｏ１（＝ノードＶｘの電圧）は入力電圧Ｖｉより電圧が高くなり正電圧出力となり、コイルＬには電流方向とは逆方向（ノードＶｘから入力電圧Ｖｉ方向）に電圧がかかることにより、コイル電流ＩＬは時間とともに減少していく。なお、図１５においては、ノードＶｘの電圧の時間Ｔ２の電圧値は平坦に見えるが、微視的には出力電圧Ｖｏ１の時間Ｔ２の区間に対応する傾きを有する。これは、後述の図３、８、１３においても同様である。容量Ｃｃには、ノードＶｘ側に＋、ノードＶｙ側に−の電荷が充電される。このようにしてコイルの磁気エネルギーが放出される。
【０００７】
次に、時間Ｔ３の間にスイッチＳＷ３、ＳＷ４がＯｆｆし、スイッチＳＷ１がＯｎし、スイッチＳＷ２はＯｆｆのままとなる。ノードＶｘの電圧は入力電圧Ｖｉと等しくなり、コイルＬに電圧がかからなくなり、この間はコイル電流ＩＬは一定値に保たれる。
【０００８】
次に、再び前述の時間Ｔ１と同じスイッチ状態になる。このときノードＶｘはＧＮＤにつながり、容量ＣｃのノードＶｙ側は負電圧となり、ダイオードＤ１を通じて第２の出力端子ＯＵＴ２の出力電圧Ｖｏ２は負電圧出力となる。
【０００９】
時間Ｔ１から時間Ｔ３までを一定周期で繰り返す。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Ｙｏｕｎｇ−Ｊｉｎ  Ｗｏｏ  ｅｔ．  ａｌ．  “Ｌｏａｄ−Ｉｎｄｅｐｅｎｄｅｎｔ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｓｗｉｔｃｈｉｎｇ  ＤＣ−ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ  Ｗｉｔｈ  Ｆｒｅｅｗｈｅｅｌｉｎｇ  Ｃｕｒｒｅｎｔ  Ｆｅｅｄｂａｃｋ”  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４３，  ＮＯ１２，  ＤＥＣＥＭＢＥＲ  ２００８
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図１４の回路において、スイッチ３とスイッチ４を同時にオンする制御方法によると、第１の出力端子ＯＵＴ１の正電圧は、コイルの磁気エネルギーが蓄えられる時間Ｔ１と放出される時間Ｔ２との時比率によって決まる。そして第２の出力端子ＯＵＴ２の負電圧は、その時比率によって決まるため、従来の回路では、第１の出力端子ＯＵＴ１の正出力と第２の出力端子ＯＵＴ２の負出力とが依存した関係にある。
【００１２】
このことを、理論的な計算例から詳細に説明する。
【００１３】
なお、出力電圧Ｖｏ１と出力電圧Ｖｏ２は図１５に示されるように各スイッチのＯｎ・Ｏｆｆに応じて電圧リップルを生じるが、本発明が属するようなスイッチング電源装置においては、通常、各スイッチのＯｎ・Ｏｆｆ周期が十分短く、各出力端子につながる容量Ｃｏ１、Ｃｏ２が十分大きく、各出力電圧の時間平均値に比べて小さく数十ｍＶから数百ｍＶ程度であるので、以下の理論的な計算では出力電圧Ｖｏ１および出力電圧Ｖｏ２を時間平均値として算出した。
【００１４】
時間Ｔ１におけるコイル電流の変化から
【００１５】
【数１】
2011199950.tif 000003
【００１６】
時間Ｔ２におけるコイル電流の変化から
【００１７】
【数２】
2011199950.tif 000004
【００１８】
また、容量Ｃｃには、出力電圧Ｖｏ１で充電される。
【００１９】
次に、ＳＷ２がＯｎした時にノードＶｘの電圧が０Ｖになるので、ノードＶｙの電位は−Ｖｏ１となり、ダイオードＤ１の順方向電圧をＶＦとすると
【００２０】
【数３】
2011199950.tif 000005
【００２１】
（１）と（２）より
【００２２】
【数４】
2011199950.tif 000006
【００２３】
ここで、整理すると
【００２４】
【数５】
2011199950.tif 000007
【００２５】
（３）に代入して
【００２６】
【数６】
2011199950.tif 000008
【００２７】
（３）または（４）と（５）から、出力電圧Ｖｏ１が決まると出力電圧Ｖｏ２が一意に決まってしまう。
【００２８】
以上説明したように、従来の回路は、コイルに蓄えられた磁気エネルギーを一定周期で切替わるスイッチにより各電圧出力へ振り分けて分配することで、１コイルで正負の電圧出力を行っている。さらに、負電圧出力ではコイルからのエネルギーを容量Ｃｃに一旦蓄えて極性を反転させて負電圧出力を行うことを特徴としている。
【００２９】
しかし、上述の通り従来の回路では、正出力（出力電圧Ｖｏ１）と負出力 （出力電圧Ｖｏ２）との関係が従属しており、独立して制御することができないという問題がある。
【００３０】
そこで、本発明の目的は、１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子のいずれかを駆動制御する場合において、正出力（出力電圧Ｖｏ１）を制御するスイッチング素子と負出力 （出力電圧Ｖｏ２）を制御するスイッチング素子とのオン／オフするタイミングを独立して制御することが可能な、スイッチング制御方法およびスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００３１】
本発明は、１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子を駆動制御するスイッチング制御方法であって、前記１コイル正負多出力のスイッチング電源回路は、フリーホイール回路と、前記フリーホイール回路の出力端子に一端が接続され、第１の出力端子に現れる正電圧出力をスイッチング素子により制御して出力する第１の出力制御回路と、前記フリーホイール回路の前記出力端子に一端が接続され、第２の出力端子に現れる負電圧出力をスイッチング素子により制御して出力する第２の出力制御回路とを有し、前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、前記第１の出力制御回路の前記スイッチング素子と前記第２の出力制御回路の前記スイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する制御ステップを具えたことを特徴とする。
【００３２】
前記１コイル正負多出力のスイッチング電源回路は、誘導素子と、該誘導素子に並列に接続された第１のスイッチング素子とからなる前記フリーホイール回路と、前記フリーホイール回路の出力端子に一端が接続された第２のスイッチング素子と、前記フリーホイール回路の前記出力端子と前記第２のスイッチング素子の前記一端とが接続された接続部に、入力端がそれぞれ接続された前記第１および第２の出力制御回路とを有し、前記第１の出力制御回路は、前記接続部に一端が接続された第３のスイッチング素子と、該第３のスイッチング素子の他端が接続された第１の出力端子と、前記第１の出力端子に一端が接続された第１の容量素子とを含んで構成され、前記第２の出力制御回路は、前記接続部に一端が接続された第２の容量素子と、該第２の容量素子の他端に一端が接続された半導体素子と、該半導体素子の他端が接続された第２の出力端子と、前記第２の容量素子と該半導体素子との間に一端が接続された第４のスイッチング素子と、第２の出力端子に一端が接続された第３の容量素子とを含んで構成されたものであり、前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかを駆動制御する場合において、前記第１の出力制御回路の前記第３のスイッチング素子と前記第２の出力制御回路の前記第４のスイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する前記制御ステップを具えたことを特徴とする。
【００３３】
前記制御ステップは、前記第３のスイッチング素子をオンした後に、前記第４のスイッチング素子をオンにするステップを含むことを特徴とする。
【００３４】
前記制御ステップは、前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかのスイッチング素子をオンする際に、他のスイッチング素子をオフにするステップを含むことを特徴とする。
【００３５】
前記制御ステップは、第２のスイッチング素子をオンする第１ステップと、第３のスイッチング素子をオンする第２ステップと、第４のスイッチング素子をオンする第３ステップと、第１のスイッチング素子をオンする第４ステップとを順次繰返して行うことを特徴とする。
【００３６】
前記制御ステップは、前記第２ステップと前記第３ステップとの間に、第１のスイッチング素子をオンする第５ステップと、第２のスイッチング素子をオンする第６ステップとをさらに含むことを特徴とする。
【００３７】
前記半導体素子は、ダイオードまたは一端の電圧が他端の電圧より高くなるとオフし、低くなるとオンするように制御されたスイッチング素子から構成されたことを特徴とする
前記第１ないし第４のスイッチング素子は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）から構成されることを特徴とする。
【００３８】
上記スイッチング制御方法を、第１の出力端子に現れる正電圧出力および電流、第２の出力端子に現れる負電圧出力および電流、前記誘導素子に流れる電流からなる群より選択される少なくとも一つまたは全てを監視して前記第１ないし第４のスイッチング素子をオン・オフするタイミングを決めるための制御回路を有することを特徴とする。
【００３９】
上記スイッチング制御方法をコンピュータによって実行可能な命令を有するプログラムとして構成することを特徴とする。
【００４０】
上記プログラムを有するコンピュータ読取り可能な記録媒体として構成することを特徴とする。
【００４１】
本発明は、１コイル正負多出力のスイッチング電源回路を構成する複数のスイッチング素子を駆動制御するスイッチング電源装置であって、前記１コイル正負多出力のスイッチング電源回路は、フリーホイール回路と、前記フリーホイール回路の出力端子に一端が接続され、第１の出力端子に現れる正電圧出力をスイッチング素子により制御して出力する第１の出力制御回路と、前記フリーホイール回路の前記出力端子に一端が接続され、第２の出力端子に現れる負電圧出力をスイッチング素子により制御して出力する第２の出力制御回路とを有し、前記１コイル正負多出力のスイッチング電源回路を用いて、前記第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、前記第１の出力制御回路の前記スイッチング素子と前記第２の出力制御回路の前記スイッチング素子とを互いに異なるタイミングでオン・オフ制御して、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する制御手段を具えたことを特徴とする。
【００４２】
前記スイッチング電源回路は、誘導素子と、該誘導素子に並列に接続された第１のスイッチング素子とからなる前記フリーホイール回路と、前記フリーホイール回路の出力端子に一端が接続された第２のスイッチング素子と、前記フリーホイール回路の前記出力端子と前記第２のスイッチング素子の前記一端とが接続された接続部に、入力端がそれぞれ接続された前記第１および第２の出力制御回路とを有し、前記第１の出力制御回路は、前記接続部に一端が接続された第３のスイッチング素子と、該第３のスイッチング素子の他端が接続された第１の出力端子と、前記第３のスイッチング素子と前記第１の出力端子との間に一端が接続された第１の容量素子とを含んで構成され、前記第２の出力制御回路は、前記接続部に一端が接続された第２の容量素子と、該第２の容量素子の他端に一端が接続された半導体素子と、該半導体素子の他端が接続された第２の出力端子と、前記第２の容量素子と該半導体素子との間に一端が接続された第４のスイッチング素子と、該半導体素子と第２の出力端子との間に一端が接続された第３の容量素子とを含んで構成されたものであり、前記第１のスイッチング素子ないし前記第４のスイッチング素子のいずれかを駆動制御する場合において、前記第１の出力制御回路の前記第３のスイッチング素子と前記第２の出力制御回路の前記第４のスイッチング素子とを、互いに異なるタイミングでオン・オフ制御することによって、前記第１の出力端子に現れる正電圧出力と、前記第２の出力端子に現れる負電圧出力とを独立して制御する前記制御手段を具えたことを特徴とする。
【発明の効果】
【００４３】
本発明では、１コイル正負多出力のスイッチング電源回路を用いて、第１および第２の出力制御回路の各スイッチング素子を駆動制御する場合において、第１の出力制御回路のスイッチング素子と第２の出力制御回路のスイッチング素子とを互いに異なるタイミングでオン・オフ制御して、第１の出力端子に現れる正電圧出力（出力電圧Ｖｏ１）と、第２の出力端子に現れる負電圧出力（出力電圧Ｖｏ２）とを独立して制御することができ、これにより、一段と幅広い電源電圧の供給が可能になる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る１コイル正負出力のスイッチング電源装置の概略構成を示すブロック図である。
【図２】本発明の第１の実施の形態であるスイッチング制御処理の概略を示すフローチャートである。
【図３】本発明の第１の実施の形態であるスイッチング制御処理を示すタイミングチャートである。
【図４】本発明の第１の実施の形態のシミュレーションに用いた回路図である。
【図５】本発明の第１の実施の形態のシミュレーションに用いたタイミングチャートである。
【図６】本発明の第１の実施の形態のシミュレーション結果である。
【図７】本発明の第２の実施の形態であるスイッチング制御処理の概略を示すフローチャートである。
【図８】本発明の第２の実施の形態であるスイッチング制御処理を示すタイミングチャートである。
【図９】本発明の第２の実施の形態のシミュレーションに用いた回路図である。
【図１０】本発明の第２の実施の形態のシミュレーションに用いたタイミングチャートである。
【図１１】本発明の第２の実施の形態のシミュレーション結果である。
【図１２】従来と本発明のシミュレーション結果を比較して示す表である。
【図１３】本発明の第３の実施の形態であるスイッチング制御処理を示すタイミングチャートである。
【図１４】従来の装置の１コイル正負出力のスイッチング電源装置の概略構成を示す回路図である。
【図１５】従来の装置におけるスイッチング制御処理を示すタイミングチャートである。
【発明を実施するための形態】
【００４５】
〔第１の例〕
本発明の第１の実施の形態を、図１〜図６に基づいて説明する。
【００４６】
＜装置構成＞
図１は、本発明に係るスイッチング電源装置１の概略構成を示す。
【００４７】
スイッチング電源装置１は、１コイル正負多出力のスイッチング電源回路２と、制御部３とに大別される。
【００４８】
スイッチング電源回路２は、フリーホイール回路１０と、第１の出力制御回路２０と、第２の出力制御回路３０とから構成される。
【００４９】
フリーホイール回路１０は、誘導素子１１（コイルＬ）と、該誘導素子１１に並列に接続された第１のスイッチング素子１２（ＳＷ１）とからなる。
【００５０】
フリーホイール回路１０の出力端子１３には、第２のスイッチング素子（ＳＷ２）１４が接続されている。
【００５１】
フリーホイール回路１０の出力端子１３と第２のスイッチング素子１４の一端とが接続された接続部（ノードＶｘ）には、第１の出力制御回路２０と第２の出力制御回路３０とがそれぞれ接続されている。
【００５２】
第１の出力制御回路２０は、ノードＶｘに一端が接続された第３のスイッチング素子２１（ＳＷ３）と、該第３のスイッチング素子２１の他端が接続された第１の出力端子２３（ＯＵＴ１）と、第３のスイッチング素子２１と第１の出力端子２３との間に一端が接続された第１の容量素子２４（出力容量Ｃｏ１）とから構成されている。
【００５３】
第２の出力制御回路３０は、ノードＶｘに一端が接続された第２の容量素子３１（容量Ｃｃ）と、該第２の容量素子３１の他端のノードＶｙに一端が接続された半導体素子３２（ダイオードＤ１）と、該半導体素子３２の他端が接続された第２の出力端子３４（ＯＵＴ２）と、第２の容量素子３１と該半導体素子３２との間のノードＶｙに一端が接続された第４のスイッチング素子３５（ＳＷ４）と、該半導体素子３２と第２の出力端子３４との間に一端が接続された第３の容量素子３６（出力容量Ｃｏ２）とから構成されている。
【００５４】
半導体素子３２には、本例ではダイオードＤ１を用いるが、これに限定されるものではない。
【００５５】
第１ないし第４のスイッチング素子１２，１４，２１，３５（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）には、例えば、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いるが、これらに限定されるものではない。
【００５６】
このように構成された１コイル正負多出力のスイッチング電源回路２は、具体的には、後述する図４の回路として構成することが可能である。
【００５７】
制御部３は、第１ないし第４のスイッチング素子を独立してオン・オフすることが可能なものであれば特に制限されないが、所望の出力を簡易に調整し得る観点から、第１の出力端子に現れる正電圧出力および電流、第２の出力端子に現れる負電圧出力および電流、前記誘導素子に流れる電流、からなる群より選択される少なくとも一つまたはすべてを監視して前記第１ないし第４のスイッチング素子をオン・オフするタイミングを決めるための制御回路を有する制御部であってもよい。
【００５８】
具体的な例として、スイッチングの全体的な制御を統括するＣＰＵ４と、スイッチング電源回路２の第１ないし第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン／オフの制御を実行する命令からなるプログラム５と、該プログラム５を格納するメモリ６と、ＲＡＭ等の演算領域として用いられる演算処理部７とを用いるが、これに限定されるものではない。
【００５９】
＜装置動作＞
スイッチング電源装置１の動作について説明する。
【００６０】
制御部３は、１コイル正負多出力のスイッチング電源回路２の第１ないし第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のいずれかを駆動制御する場合において、第１の出力制御回路２０の第３のスイッチング素子ＳＷ３と第２の出力制御回路３０の第４のスイッチング素子ＳＷ４とを互いに異なるタイミングでオン・オフ制御する。このオン・オフ制御により、第１の出力端子ＯＵＴ１に現れる正出力（出力電圧Ｖｏ１）と、第２の出力端子ＯＵＴ２に現れる負出力 （出力電圧Ｖｏ２）とを独立して制御することができる。
【００６１】
図２は、制御部３によって実行されるスイッチング制御処理を概略説明したフローチャートである。
ステップＳ１では、第２のスイッチング素子ＳＷ２をオンする。
ステップＳ２では、第３のスイッチング素子ＳＷ３をオンする。
ステップＳ３では、第４のスイッチング素子ＳＷ４をオンする。
ステップＳ４では、第１のスイッチング素子ＳＷ１をオンする。
以上のステップＳ１〜ステップＳ４を順次繰返して行う。
【００６２】
（具体例）
以下、具体例を挙げて説明する。
【００６３】
図３は、図１の装置において正出力（出力電圧Ｖｏ１）と負出力 （出力電圧Ｖｏ２）とを独立して制御するタイミングチャートを示す。
【００６４】
図４は図１の装置においてシミュレーションに用いた回路図、図５は図１の装置においてシミュレーションに用いたタイミングチャート、図６は図１の装置においてのシミュレーション結果を示す。
【００６５】
まず、時間Ｔ１１の間に、スイッチング素子ＳＷ２がＯｎしてスイッチング素子ＳＷ１、ＳＷ３、ＳＷ４がＯｆｆとなる。
【００６６】
ノードＶｘの電圧はＧＮＤ電圧となり、コイルＬの両端には入力電圧Ｖｉがかかり、コイル電流ＩＬは時間とともに増加していき、コイルに磁気エネルギーが蓄えられる。
【００６７】
次に、時間Ｔ２１の間に、スイッチング素子ＳＷ２がＯｆｆし、スイッチング素子ＳＷ３のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ４はＯｆｆのままとなる。このとき、コイルＬが第１の出力端子ＯＵＴ１と容量Ｃｏ１と負荷ＲＬ１につながる。これにより、コイル電流ＩＬは容量Ｃｏ１と負荷ＲＬ１へ流れ込み、コイルの磁気エネルギーが第１の出力端子ＯＵＴ１へ振り分けられる。そして、第１の出力端子ＯＵＴ１の出力電圧Ｖｏ１（＝ノードＶｘの電圧）は入力電圧Ｖｉより電圧が高くなり、正電圧出力となる。これにより、コイルＬには電流方向とは逆方向（ノードＶｘから入力電圧Ｖｉ方向）に電圧がかかることにより、コイル電流ＩＬは時間とともに減少していく。
【００６８】
次に、時間Ｔ３１の間に、スイッチング素子ＳＷ３がＯｆｆし、スイッチング素子ＳＷ４のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ２はＯｆｆのままとなる。このとき、コイルＬと容量Ｃｃがつながる。これにより、ノードＶｘ側に＋の電荷、ノードＶｙ側に−の電荷がそれぞれ充電され、コイルの磁気エネルギーが放出される。
【００６９】
次に、時間Ｔ４１の間にスイッチング素子ＳＷ４がＯｆｆし、スイッチング素子ＳＷ１がＯｎし、スイッチング素子ＳＷ２、ＳＷ３はＯｆｆのままとなる。このとき、ノードＶｘの電圧は入力電圧Ｖｉと等しくなり、コイルＬに電圧がかからなくなり、この時間Ｔ４１のコイル電流ＩＬは一定値に保たれる。
【００７０】
次に、再び前述の時間Ｔ１１と同じスイッチング状態になる。このとき、ノードＶｘはＧＮＤにつながる。これにより、容量ＣｃのノードＶｙ側は負電圧となり、ダイオードＤ１を通じて第２の出力端子ＯＵＴ２の出力電圧Ｖｏ２は負電圧出力となる。
【００７１】
時間T１１から時間T４１を一定周期で繰り返す。
【００７２】
従来例との差異は、スイッチング素子ＳＷ３とＳＷ４が同時にＯｎするのではなく、それぞれがＯｎする時間を分けている点である。これにより、それぞれのＯｎする時間Ｔ２１と時間Ｔ３１を制御し、出力電圧を別々に制御できるようになる。
【００７３】
ここで、理論的な計算例を挙げる。なお、出力電圧Ｖｏ１と出力電圧Ｖｏ２は図３に示されるように各スイッチのＯｎ・Ｏｆｆに応じて電圧リップルを生じるが、本発明が属するようなスイッチング電源装置においては、通常、各スイッチのＯｎ・Ｏｆｆ周期が十分短く、各出力端子につながる容量Ｃｏ１、Ｃｏ２が十分大きく、各出力電圧の時間平均値に比べて小さく数十ｍＶから数百ｍＶ程度であるので、以下の理論的な計算では出力電圧Ｖｏ１および出力電圧Ｖｏ２を時間平均値として算出した。
【００７４】
時間Ｔ１１のコイル電流の変化から
【００７５】
【数７】
2011199950.tif 000009
【００７６】
時間Ｔ２２におけるコイル電流の変化から
【００７７】
【数８】
2011199950.tif 000010
【００７８】
時間Ｔ３１のコイル電流の変化と容量Ｃｃの両端電圧Ｖｃから
【００７９】
【数９】
2011199950.tif 000011
【００８０】
次に、スイッチング素子ＳＷ１がＯｎしたときにノードＶｘの電圧が０Ｖになると、ノードＶｙの電位は−Ｖｃとなり、ダイオードＤ１の順方向電圧をＶＦとすると
【００８１】
【数１０】
2011199950.tif 000012
（１４）を（１３）に代入して
【００８２】
【数１１】
2011199950.tif 000013
【００８３】
（１１）と（１２）の各辺を引いて
【００８４】
【数１２】
2011199950.tif 000014
【００８５】
（１５）と（１６）より
【００８６】
【数１３】
2011199950.tif 000015
【００８７】
これを出力電圧Ｖｏ２で整理すると
【００８８】
【数１４】
2011199950.tif 000016
【００８９】
（１８）より、ある一定の出力電圧Ｖｏ１に対して適当な時間Ｔ１１、Ｔ２１、Ｔ３１を設定することにより、出力電圧Ｖｏ２を任意に設定できる。
【００９０】
〔第２の例〕
本発明の第２の実施の形態を、図７〜図１２に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００９１】
本発明に係るスイッチング電源装置１の基本的な回路構成は、前述した図１と同様である。
【００９２】
図７は、制御部３によって実行されるスイッチング制御処理を概略説明したフローチャートである。
ステップＳ１では、第２のスイッチング素子ＳＷ２をオンする。
ステップＳ２では、第３のスイッチング素子ＳＷ３をオンする。
ステップＳ５では、第１のスイッチング素子ＳＷ１をオンする。
ステップＳ６では、第２のスイッチング素子ＳＷ２をオンする。
ステップＳ３では、第４のスイッチング素子ＳＷ４をオンする。
ステップＳ４では、第１のスイッチング素子ＳＷ１をオンする。
以上のステップＳ５，ステップＳ６を含むステップＳ１〜ステップＳ４を順次繰返して行う。
【００９３】
（具体例）
具体例を挙げて説明する。
【００９４】
図８は、図１の回路における正出力（出力電圧Ｖｏ１）と負出力 （出力電圧Ｖｏ２）とを独立して制御するタイミングチャートを示す。
【００９５】
図９は図１の装置においてシミュレーションに用いた回路図、図１０は図１の装置においてシミュレーションに用いたタイミングチャート、図１１は図１の装置においてのシミュレーション結果を示す。図１２は、従来と本発明のシミュレーション結果を比較して示す。
【００９６】
まず、時間Ｔ１２の間にスイッチング素子ＳＷ２がＯｎして、スイッチング素子ＳＷ１、ＳＷ３、ＳＷ４がＯｆｆとなる。
【００９７】
ノードＶｘの電圧はＧＮＤ電圧となり、コイルの両端には入力電圧Ｖｉがかかる。これにより、コイル電流ＩＬは時間とともに増加していき、コイルに磁気エネルギーが蓄えられる。
【００９８】
次に、時間Ｔ２２の間に、スイッチング素子ＳＷ２がＯｆｆし、スイッチング素子ＳＷ３のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ４はＯｆｆのままとなる。このとき、コイルＬが第１の出力端子ＯＵＴ１と容量Ｃｏ１と負荷ＲＬ１につながる。これにより、コイル電流ＩＬは容量Ｃｏ１と負荷ＲＬ１へ流れ込み、コイルの磁気エネルギーが第１の出力端子ＯＵＴ１へ振り分けられる。そして、第１の出力端子ＯＵＴ１の出力電圧Ｖｏ１（＝ノードＶｘの電圧）は入力電圧Ｖｉより電圧が高くなり、正電圧出力となる。コイルＬには電流方向とは逆方向（ノードＶｘから入力電圧Ｖｉ方向）に電圧がかかることにより、コイル電流ＩＬは時間とともに減少していく。
【００９９】
次に、時間Ｔ３２の間に、スイッチング素子ＳＷ３がＯｆｆし、スイッチング素子ＳＷ１がＯｎし、スイッチング素子ＳＷ２、ＳＷ４はＯｆｆのままとなる。
【０１００】
ノードＶｘの電圧は入力電圧Ｖｉと等しくなり、コイルＬに電圧がかからなくなり、この時間Ｔ３２のコイル電流ＩＬは一定値に保たれる。
【０１０１】
次に、時間Ｔ４２の間に、再びスイッチング素子ＳＷ２がＯｎし、スイッチング素子ＳＷ１、ＳＷ３、ＳＷ４がＯｆｆとなる。
【０１０２】
ノードＶｘの電圧はＧＮＤ電圧となり、コイルＬの両端には入力電圧Ｖｉがかかり、コイル電流ＩＬは時間とともに増加していき、コイルに磁気エネルギーが蓄えられる。
【０１０３】
次に、時間Ｔ５２の間に、スイッチング素子ＳＷ２がＯｆｆし、スイッチング素子ＳＷ４のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ３はＯｆｆのままとなる。このとき、コイルＬと容量Ｃｃがつながり、ノードＶｘ側に＋の電荷、ノードＶｙ側に−の電荷がそれぞれ充電され、コイルの磁気エネルギーが放出される。
【０１０４】
次に、時間Ｔ６２の間に、スイッチング素子ＳＷ４がＯｆｆし、スイッチング素子ＳＷ１がＯｎし、スイッチング素子ＳＷ２、ＳＷ３はＯｆｆのままとなる。
【０１０５】
ノードＶｘの電圧は入力電圧Ｖｉと等しくなり、コイルＬに電圧がかからなくなり、この時間Ｔ６２のコイル電流ＩＬは一定値に保たれる。
【０１０６】
次に、再び前述の時間Ｔ１２と同じスイッチ状態になる。このとき、ノードＶｘはＧＮＤにつながり、容量ＣｃのノードＶｙ側は負電圧となる。これにより、ダイオードＤ１を通じて第２の出力端子ＯＵＴ２の出力電圧Ｖｏ２は負電圧出力となる。
【０１０７】
時間Ｔ１２から時間Ｔ６２までが一定周期で繰り返される。
【０１０８】
従来例との差異は、１回のスイッチング素子ＳＷ１のＯｎに対してスイッチング素子ＳＷ３とスイッチング素子ＳＷ４が同時に１回Ｏｎされるのに対し、スイッチング素子ＳＷ３とスイッチング素子ＳＷ４がＯｎするタイミングを分け、さらにスイッチング素子ＳＷ３とスイッチング素子ＳＷ４がＯｎする前にスイッチング素子ＳＷ１をＯｎするタイミングを設けている点である。これによりコイルへの磁気エネルギーの蓄積−放出の一連の動作が各出力で独立して行える。
【０１０９】
ここで、理論的な計算例を挙げる。なお、出力電圧Ｖｏ１と出力電圧Ｖｏ２は図８に示されるように各スイッチのＯｎ・Ｏｆｆに応じて電圧リップルを生じるが、本発明が属するようなスイッチング電源装置においては、通常、各スイッチのＯｎ・Ｏｆｆ周期が十分短く、各出力端子につながる容量Ｃｏ１、Ｃｏ２が十分大きく、各出力電圧の時間平均値に比べて小さく数十ｍＶから数百ｍＶ程度であるので、以下の理論的な計算では出力電圧Ｖｏ１および出力電圧Ｖｏ２を時間平均値として算出した。
【０１１０】
時間Ｔ１２のコイル電流の変化から
【０１１１】
【数１５】
2011199950.tif 000017
【０１１２】
時間Ｔ２２におけるコイル電流の変化から
【０１１３】
【数１６】
2011199950.tif 000018
【０１１４】
時間Ｔ４２のコイル電流の変化から
【０１１５】
【数１７】
2011199950.tif 000019
【０１１６】
時間Ｔ５２のコイル電流の変化と容量Ｃｃの両端電圧Ｖｃから
【０１１７】
【数１８】
2011199950.tif 000020
【０１１８】
次に、スイッチング素子ＳＷ１がＯｎしたときにノードＶｘの電圧が０ＶになるとノードＶｙの電位は−Ｖｃとなり、ダイオードＤ１の順方向電圧をＶＦとすると
【０１１９】
【数１９】
2011199950.tif 000021
【０１２０】
（２１）と（２２）より
【０１２１】
【数２０】
2011199950.tif 000022
【０１２２】
整理すると
【０１２３】
【数２１】
2011199950.tif 000023
【０１２４】
（２３）と（２４）と（２５）より
【０１２５】
【数２２】
2011199950.tif 000024
【０１２６】
整理すると
【０１２７】
【数２３】
2011199950.tif 000025
【０１２８】
（２６）と（２７）より、出力電圧Ｖｏ２は出力電圧Ｖｏ１に依らず任意に設定可能である。
【０１２９】
〔第３の例〕
本発明の第３の実施の形態を、図１３に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１３０】
本発明に係る１コイル正負出力のスイッチング電源装置１の構成は、前述した図１と同様な構成である。
【０１３１】
図１３は、図１の回路における正出力（出力電圧Ｖｏ１）と負出力 （出力電圧Ｖｏ２）とを独立して制御するタイミングチャートを示す。
【０１３２】
出力電圧Ｖｏ１、Ｖｏ２を監視し、出力電圧Ｖｏ１の電圧が設定電圧に対して低下した時には、まず、時間Ｔ１３の間にスイッチング素子ＳＷ２がＯｎし、スイッチング素子ＳＷ１、スイッチング素子ＳＷ３、ＳＷ４がＯｆｆとなる。そして、コイル電流ＩＬが時間とともに増加して、コイルに磁気エネルギーが蓄えられる。
【０１３３】
次に、時間Ｔ２３の間に、スイッチング素子ＳＷ２がＯｆｆし、スイッチング素子ＳＷ３のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ４はＯｆｆのままとなる。これにより、コイルの磁気エネルギーが出力電圧Ｖｏ１へ振り分けられることになる。
【０１３４】
次に、時間Ｔ３３の間に、スイッチング素子ＳＷ３がＯｆｆし、スイッチング素子ＳＷ１がＯｎし、スイッチング素子ＳＷ２、スイッチング素子ＳＷ４はＯｆｆのままとなる。この時間Ｔ３３のコイル電流ＩＬは一定値に保たれる。
【０１３５】
時間Ｔ１３、時間Ｔ２３、時間Ｔ３３は一定の時間に決められており、出力電圧Ｖｏ１が設定電圧に達するまで以上のサイクルを繰り返す。
【０１３６】
出力電圧Ｖｏ２が設定電圧に対して低下した時には、まず、時間Ｔ４３の間にスイッチング素子ＳＷ２がＯｎし、スイッチング素子ＳＷ１、ＳＷ３、ＳＷ４がＯｆｆとなる。これにより、コイル電流ＩＬが時間とともに増加して、コイルに磁気エネルギーが蓄えられる。
【０１３７】
次に、時間Ｔ５３の間に、スイッチング素子ＳＷ２がＯｆｆし、スイッチング素子ＳＷ４のみがＯｎし、スイッチング素子ＳＷ１、ＳＷ３はＯｆｆのままとなる。これにより、コイルの磁気エネルギーが容量Ｃｃに移される。
【０１３８】
次に、時間Ｔ６３の間に、スイッチング素子ＳＷ４がＯｆｆし、スイッチング素子ＳＷ１がＯｎし、スイッチング素子ＳＷ２、ＳＷ３はＯｆｆのままとなる。この時間Ｔ６３のコイル電流ＩＬは一定値に保たれる。
【０１３９】
時間Ｔ４３、Ｔ５３、Ｔ６３は一定の時間に決められており、出力電圧Ｖｏ２が設定電圧に達するまで以上のサイクルを繰り返す。
【０１４０】
出力電圧Ｖｏ１と出力電圧Ｖｏ２が共に設定電圧に対して低下している場合は、時間Ｔ１３、Ｔ２３、Ｔ３３のサイクルと、時間Ｔ４３、Ｔ５３、Ｔ６３のサイクルを交互に繰り返す。
【０１４１】
出力電圧Ｖｏ１と出力電圧Ｖｏ２が共に設定電圧に対して低下していない場合は、スイッチング素子ＳＷ１のＯｎ状態が続く。
【０１４２】
図１３では、時間Ｔ１３、Ｔ２３、Ｔ３３のサイクルが３周期中の２周期、時間Ｔ４３、Ｔ５３、Ｔ６３のサイクルが３周期中の１周期現れる場合を示している。
【産業上の利用可能性】
【０１４３】
本発明は、正と負の入力を必要とする回路の電源装置として好適に利用することができ、特に、装置としての小型性が求められるＣＣＤや有機ＥＬなどの回路の電源装置として好適に利用することが可能である。
【符号の説明】
【０１４４】
１  スイッチング電源装置
２  スイッチング電源回路
３  制御部
４  ＣＰＵ
５  プログラム
６  メモリ
７  演算処理部
１０  フリーホイール回路
１１  誘導素子（コイルＬ）
１２  第１のスイッチング素子（ＳＷ１）
１３  出力端子
１４  第２のスイッチング素子（ＳＷ２）
２０  第１の出力制御回路
２１  第３のスイッチング素子（ＳＷ３）
２２  負荷２２（ＲＬ１）
２３  第１の出力端子（ＯＵＴ１）
２４  第１の容量素子（出力容量Ｃｏ１）
３０  第２の出力制御回路
３１  第２の容量素子（容量Ｃｃ）
３２  半導体素子（ダイオードＤ１）
３３  負荷（ＲＬ２）
３４  第２の出力端子（ＯＵＴ２）
３５  第４のスイッチング素子（ＳＷ４）
３６  第３の容量素子（出力容量Ｃｏ２）
【図１】
2011199950.tif 000026
【図２】
2011199950.tif 000027
【図３】
2011199950.tif 000028
【図４】
2011199950.tif 000029
【図５】
2011199950.tif 000030
【図６】
2011199950.tif 000031
【図７】
2011199950.tif 000032
【図８】
2011199950.tif 000033
【図９】
2011199950.tif 000034
【図１０】
2011199950.tif 000035
【図１１】
2011199950.tif 000036
【図１２】
2011199950.tif 000037
【図１３】
2011199950.tif 000038
【図１４】
2011199950.tif 000039
【図１５】
2011199950.tif 000040