(57)【要約】【課題】回路規模及び消費電流を増加させることなく、且つ、単純な回路を用いて、出力信号の雑音成分を低減する。【解決手段】半導体集積回路は、リング発振器１０と、ノイズキャンセラ２０と、を備える。リング発振器１０は、入力信号Ｖｉｎに基づいて、第１位相を有する第１出力信号Ｖｏｕｔ１を生成する第１信号生成部１２と、入力信号Ｖｉｎに基づいて、第１位相とは異なる第２位相を有する第２出力信号Ｖｏｕｔ２を生成する第２信号生成部１３と、を備える。ノイズキャンセラ２０は、第１増幅係数Ｋ１を用いて第１信号生成部１２により生成された第１出力信号Ｖｏｕｔ１を増幅する第１増幅器２１と、第２増幅係数Ｋ２を用いて第２信号生成部１３により生成された第２出力信号Ｖｏｕｔ２を増幅する第２増幅器２２と、第１増幅器２１により増幅された第１出力信号Ｖｏｕｔ１と第２増幅器２２により増幅された第２出力信号Ｖｏｕｔ２とを合成する演算器２４と、を備える。【選択図】図２
2011199492.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に基づいて、第１位相を有する第１出力信号を生成する第１信号生成部と、前記入力信号に基づいて、前記第１位相とは異なる第２位相を有する第２出力信号を生成する第２信号生成部と、を備えるリング発振器と、
第１増幅係数を用いて前記第１信号生成部により生成された前記第１出力信号を増幅する第１増幅器と、第２増幅係数を用いて前記第２信号生成部により生成された前記第２出力信号を増幅する第２増幅器と、前記第１増幅器により増幅された第１出力信号と前記第２増幅器により増幅された第２出力信号とを合成する演算器と、を備えるノイズキャンセラと、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記第１増幅係数と前記第２増幅係数の比は、整数比である、請求項１記載の半導体集積回路。
【請求項３】
前記リング発振器は、前記第１信号生成部及び前記第２信号生成部を含む複数の信号生成部を備え、
前記ノイズキャンセラは、前記第１増幅器及び前記第２増幅器を含む、前記複数の信号生成部と同数の増幅器を備える、
請求項１又は２記載の半導体集積回路。
【請求項４】
前記リング発振器は、３つの信号生成部を備え、
前記ノイズキャンセラは、３つの増幅器を備える、
請求項３記載の半導体集積回路。
【請求項５】
前記第１増幅係数は１−ｎ（ｎ：前記信号生成部の数）であり、
前記第２増幅係数は１である、
請求項３又は４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、より詳しくは、発振器の出力信号の雑音成分を低減するための半導体集積回路に関する。
【背景技術】
【０００２】
近年、ＳＯＣ（System-On-a-Chip）には、シングルエンドを採用するリング発振器が搭載されていた。リング発振器は、一般的に、ＣＭＯＳ（Complementary-Metal-Oxide-Semiconductor）トランジスタやバイポーラトランジスタ等のトランジスタと、従属に接続された奇数個のインバータと、トランジスタや電池等により構成される電流源又は電圧源と、を備えていた。
【０００３】
しかしながら、その電流源又は電圧源により生成される信号には、フリッカ雑音及び熱雑音等の雑音成分が混入していた。フリッカ雑音は、トランジスタに起因する低周波帯域に現れる傾向があり、周波数に反比例する。熱雑音は、キャリア（電子）のランダムな熱運動に起因し、周波数に依存しない。その雑音成分は、リング構造を有するシングルエンド型発振器により発振される信号の周波数に悪影響を及ぼしていた。
【０００４】
一方、その雑音成分を低減するために、２つの信号成分の差に相当する信号を発振する差動型リング発振器が知られていた。差動型リング発振器は、２つの出力端子を備える。２つの出力端子から出力される２つの出力信号の位相差はπである。換言すると、差動型リング発振器では、一方の出力端子の電位が上昇する場合には、他方の出力端子の電位が下降する。
【０００５】
しかしながら、差動型リング発振器では、一般的に、同相発振と、同相電位の張り付きと、を回避する必要がある。同相発振とは、２つの出力信号の位相差がゼロになることである。同相電位の張り付きとは、２つの出力信号が、それぞれ、電源又はグラウンド等の安定点で動かなくなることである。従って、従来の差動型リング発振器は、同相発振及び同相電位の張り付きを防止するために、出力信号の発振を防ぐための複雑な回路を備えていた。それにより、回路規模及び消費電流が増加し、且つ、回路設計が難しくなっていた。
【０００６】
すなわち、従来では、回路規模及び消費電流を増加させることなく、出力信号の雑音成分を低減することはできなかった（特許文献１及び非特許文献１を参照）。また、回路設計が容易な単純な回路を用いて出力信号の雑音成分を低減することができなかった。換言すると、雑音成分の低減と、回路性能の改善（回路規模の低減、消費電流の低減、及び回路設計の容易化）と、の関係はトレードオフであった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３３９８７１号公報
【非特許文献】
【０００８】
【非特許文献１】Amit Bansal and Chun-Huat Heng, ”2GHz CMOS Noise Cancellation VCO”, IEEE Asian Solid-State Circuits Conference November 3-5, 2008, page 461 to 464.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、回路規模及び消費電流を増加させることなく、且つ、単純な回路を用いて、出力信号の雑音成分を低減することである。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、
入力信号に基づいて、第１位相を有する第１出力信号を生成する第１信号生成部と、前記入力信号に基づいて、前記第１位相とは異なる第２位相を有する第２出力信号を生成する第２信号生成部と、を備えるリング発振器と、
第１増幅係数を用いて前記第１信号生成部により生成された前記第１出力信号を増幅する第１増幅器と、第２増幅係数を用いて前記第２信号生成部により生成された前記第２出力信号を増幅する第２増幅器と、前記第１増幅器により増幅された第１出力信号と前記第２増幅器により増幅された第２出力信号とを合成する演算器と、を備えるノイズキャンセラと、
を備えることを特徴とする半導体集積回路
が提供される。
【発明の効果】
【００１１】
本発明によれば、回路規模及び消費電流を増加させることなく、且つ、単純な回路を用いて、出力信号の雑音成分を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る半導体集積回路の構成を示すブロック図。
【図２】図１の半導体集積回路の詳細な構成を示すブロック図。
【図３】図２のリング発振器１０の回路図。
【図４】図２のノイズキャンセラ２０の回路図。
【図５】Ｋ１：Ｋ２：Ｋ３＝１−ｎ：１：１である場合の図４のノイズキャンセラ２０の回路図。
【図６】第１変形例に係るリング発振器１０の回路図。
【図７】第２変形例に係るリング発振器１０の回路図。
【発明を実施するための形態】
【００１３】
以下、実施形態について、図面を参照して詳細に説明する。
【００１４】
本実施形態に係る半導体集積回路について説明する。図１は、本実施形態に係る半導体集積回路の構成を示すブロック図である。図２は、図１の半導体集積回路の詳細な構成を示すブロック図である。
【００１５】
図１に示すように、半導体集積回路は、リング発振器１０と、ノイズキャンセラ２０と、を備える。
【００１６】
図１のリング発振器１０は、入力信号Ｖｉｎに基づいて、所定の位相を有するｎ（ｎ：３以上の奇数の整数）個の出力信号Ｖｏｕｔｉ（ｉ：整数１〜ｎ）を生成するように構成される。
【００１７】
図１のノイズキャンセラ２０は、リング発振器１０により生成された出力信号Ｖｏｕｔｎの雑音を除去し、出力信号Ｖｏｕｔを生成するように構成される。例えば、出力信号Ｖｏｕｔは、無線通信用モジュールに供給される。
【００１８】
図２に示すように、リング発振器１０は、電流源１１と、第１信号生成部１２〜第３信号生成部１４と、を備える。なお、本実施形態では、リング発振器１０は、４個以上の信号生成部を備えても良い。また、リング発振器１０は、差動型リング発振器である。なお、リング発振器１０を実現するためには、少なくとも３つの信号生成部が必要である。また、リング発振器１０において信号を発振するためには、ｎが奇数である必要がある。
【００１９】
図２の電流源１１は、第１信号生成部１２〜第３信号生成部１４に所定の第１電流Ｉ１〜第３電流Ｉ３を供給するように構成される。第１電流Ｉ１〜第３電流Ｉ３には、フリッカ雑音及び熱雑音等の雑音成分が混入する。雑音成分は、リング発振器１０の発振振幅、発振周波数、及び発振位相などに悪影響を及ぼす。例えば、電流源１１は、トランジスタや電池等により構成される。
【００２０】
図２の第１信号生成部１２は、入力信号Ｖｉｎに基づいて、第１位相を有する第１出力信号Ｖｏｕｔ１を生成するように構成される。
【００２１】
図２の第２信号生成部１３は、入力信号Ｖｉｎに基づいて、第２位相を有する第２出力信号Ｖｏｕｔ２を生成するように構成される。第２位相は、第１位相とは異なる。
【００２２】
図２の第３信号生成部１４は、入力信号Ｖｉｎに基づいて、第３位相を有する第３出力信号Ｖｏｕｔ３を生成するように構成される。第３位相は、第１位相及び第２位相とは異なる。
【００２３】
すなわち、図２のリング発振器１０は、少なくとも２種類の位相を有する少なくとも３つの出力信号を生成するように構成される。
【００２４】
図２に示すように、ノイズキャンセラ２０は、第１増幅器２１〜第３増幅器２３と、演算器２４と、を備える。すなわち、本実施形態では、ノイズキャンセラ２０は、リング発振器１０の信号生成部と同数の増幅器を備える。
【００２５】
図２の第１増幅器２１は、第１増幅係数Ｋ１を用いて第１信号生成部１２により生成された第１出力信号Ｖｏｕｔ１を増幅するように構成される。
【００２６】
図２の第２増幅器２２は、第２増幅係数Ｋ２を用いて第２信号生成部１３により生成された第２出力信号Ｖｏｕｔ２を増幅するように構成される。第１増幅係数と前記第２増幅係数の比は整数比である。
【００２７】
図２の第３増幅器２３は、第３増幅係数Ｋ３を用いて第３信号生成部１４により生成された第３出力信号Ｖｏｕｔ３を増幅するように構成される。第３増幅係数Ｋ３は、任意の値である。すなわち、第３増幅係数Ｋ３は、第１増幅係数Ｋ１又は第２増幅係数Ｋ２と等しくても良いし、第１増幅係数Ｋ１及び第２増幅係数Ｋ２と異なっても良い。
【００２８】
図２の演算器２４は、第１増幅器２１により増幅された第１出力信号Ｖｏｕｔ１と、第２増幅器２２により増幅された第２出力信号Ｖｏｕｔ２と、第３増幅器２３により増幅された第３出力信号Ｖｏｕｔ３と、を合成し、出力信号Ｖｏｕｔを生成するように構成される。より具体的には、演算器２４は、第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３について、加算（Ｖｏｕｔ１＋Ｖｏｕｔ２＋Ｖｏｕｔ３）、減算（−Ｖｏｕｔ１−Ｖｏｕｔ２−Ｖｏｕｔ３）、又は加減算（例えば、Ｖｏｕｔ１−Ｖｏｕｔ２＋Ｖｏｕｔ３）を実行する。
【００２９】
本実施形態に係る半導体集積回路の具体例について説明する。図３は、図２のリング発振器１０の回路図である。図４は、図２のノイズキャンセラ２０の回路図である。図５は、Ｋ１：Ｋ２：Ｋ３＝１−ｎ：１：１である場合の図４のノイズキャンセラ２０の回路図である。
【００３０】
図３に示すように、リング発振器１０は、少なくとも３つのノード（第１ノードＯＵＴ１〜第３ノードＯＵＴ３）に接続されるシングルエンド構成の発振器である。第１ノードＯＵＴ１は、第１信号生成部１２と第２信号生成部１３との間に位置する。第２ノードＯＵＴ２は、第２信号生成部１３と第３信号生成部１４との間に位置する。第３ノードＯＵＴ３は、第３信号生成部１４と第１信号生成部１２との間に位置する。第１信号生成部１２〜第３信号生成部１４は、電流源１１に接続され、且つ、接地されるインバータである。
【００３１】
図３のリング発振器１０では、電流源１１により、入力信号Ｖｉｎに対応する第１電流Ｉ１〜第３電流Ｉ３が生成される。次いで、第１信号生成部１２〜第３信号生成部１４により、第１電流Ｉ１〜第３電流Ｉ３に対応する第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３が生成される。
【００３２】
ノードＯＵＴｉの出力信号ＶｏｕｔｉとノードＯＵＴｉ−１の出力信号Ｖｏｕｔｉ−１との位相差は、2π／ｎである。従って、出力信号Ｖｏｕｔｉの発振成分Ｖｏｃｉは、式１により表される。式１において、“ｔ”は時刻である。
【数１】
2011199492.tif 000003
【００３３】
出力信号Ｖｏｕｔｉは式２により表される。式２において、ＶＮ（ｔ）は雑音成分を表す関数であり、Ａは第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３の振幅であり、Ｋｉは増幅係数であり、Φはｔ＝０のときの第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３の位相のシフト量である。Ａ、Φ、及びωは雑音成分を含んでない。
【数２】
2011199492.tif 000004
【００３４】
本実施形態では、重み付け演算の結果、式２が成り立つように、増幅係数Ｋｉが定められる。
【００３５】
図４に示すように、ノイズキャンセラ２０は、少なくとも３つのノード（第１ノードＯＵＴ１〜第３ノードＯＵＴ３）に接続される。第１増幅器２１は、第１ノードＯＵＴ１に接続される。第２増幅器２２は、第２ノードＯＵＴ２に接続される。第３増幅器２３は、第３ノードＯＵＴ３に接続される。
【００３６】
図４のノイズキャンセラ２０では、第１増幅器２１〜第３増幅器２３により、第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３が増幅される。次いで、演算器２４により、第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３の加算、減算、又は加減算が行われる。それにより、出力信号Ｖｏｕｔが生成される。
【００３７】
すなわち、ノイズキャンセラ２０は、出力信号Ｖｏｕｔの雑音成分がリング発振器１０の発振振幅、発振周波数、及び発振位相などに及ぼす影響を除去するために、リング発振器１０の第１ノードＯＵＴ１〜第３ノードＯＵＴ３のうち少なくとも２個のノードに重み付け演算（加算、減算、又は加減算）を行うように構成される。第１増幅器２１〜第３増幅器２３の第１増幅係数Ｋ１〜第３増幅係数Ｋ３は、第１信号生成部１２〜第３信号生成部１４により生成された第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３の雑音成分が互いに打ち消し合い、且つ、第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３が完全に打ち消し合わないように、定められる。
【００３８】
図５に示すように、例えば、図４のノイズキャンセラ２０においてＫ１：Ｋ２：Ｋ３＝１−ｎ：１：１である場合には、第１増幅器２１の第１ゲート幅Ｗ１と、第２増幅器２３の第２ゲート幅Ｗ２と、第３増幅器の第３ゲート幅Ｗ３との比は、“Ｗ１：Ｗ２：Ｗ３＝−（１−ｎ）：１：１＝ｎ−１：１：１”である。
【００３９】
本実施形態に係る半導体集積回路は、リング発振器１０と、ノイズキャンセラ２０と、を備える。リング発振器１０は、入力信号Ｖｉｎに基づいて、第１位相を有する第１出力信号Ｖｏｕｔ１を生成する第１信号生成部１２と、入力信号Ｖｉｎに基づいて、第２位相を有する第２出力信号Ｖｏｕｔ２を生成する第２信号生成部１３と、を備える。ノイズキャンセラ２０は、第１増幅係数Ｋ１を用いて第１出力信号Ｖｏｕｔ１を増幅する第１増幅器２１と、第２増幅係数Ｋ２を用いて第２出力信号Ｖｏｕｔ２を増幅する第２増幅器２２と、第１出力信号Ｖｏｕｔ１及び第２出力信号Ｖｏｕｔ２を合成する演算器２４と、を備える。それにより、回路規模及び消費電流を増加させることなく、且つ、単純な回路を用いて、出力信号Ｖｏｕｔの雑音成分を低減することができる。
【００４０】
また、本実施形態では、第１増幅係数Ｋ１と第２増幅係数Ｋ２との比が整数比であっても良い。それにより、半導体集積回路を構成するトランジスタ、抵抗、及びキャパシタ等の素子の大きさを揃えることができ、且つ、素子の数を低減することができる。その結果、ミスマッチばらつき等を考慮した半導体集積回路の設計が容易になる。より具体的には、トランジスタのシミュレーションモデルは、トランジスタのサイズに依存している。従って、第１増幅係数Ｋ１と第２増幅係数Ｋ２との比が整数比である場合には、シミュレーション条件を設定し易くなる。その結果、実際の現象に近い条件下で、シミュレーションを実行し易くなる。
【００４１】
また、本実施形態では、リング発振器１０は、第１信号生成部１２及び第２信号生成部１３を含む複数の信号生成部を備え、ノイズキャンセラ２０は、第１増幅器２１及び第２増幅器２２を含む、複数の信号生成部と同数の増幅器を備えても良い。それにより、リング発振器１０の信号生成部の全ての出力信号が使用可能になる。その結果、半導体集積回路の電力効率が改善する。
【００４２】
また、本実施形態では、リング発振器１０は、３つの信号生成部（第１信号生成部１２〜第３信号生成部１４）を備え、ノイズキャンセラ２０は、３つの増幅器（第１増幅器２１〜第３増幅器２３）を備えても良い。それにより、半導体集積回路の回路面積を低減することができる。
【００４３】
また、本実施形態では、Ｋ１：Ｋ２：Ｋ３＝１−ｎ：１：１であっても良い。それにより、出力信号Ｖｏｕｔの雑音成分を低減するための最小限の回路面積を有する半導体集積回路が実現される。
【００４４】
本実施形態に係る半導体集積回路の変形例について説明する。図６は、第１変形例に係るリング発振器１０の回路図である。図７は、第２変形例に係るリング発振器１０の回路図である。
【００４５】
図６に示すように、第１変形例に係るリング発振器１０は、図３のリング発振器１０と同様の構成に加えて、第１ノードＯＵＴ１とグラウンドとの間に接続されるキャパシタＣ１と、第２ノードＯＵＴ２とグラウンドとの間に接続されるキャパシタＣ２と、第３ノードＯＵＴ３とグラウンドとの間に接続されるキャパシタＣ３と、を備える。
【００４６】
第１変形例によれば、高周波信号の発生を抑えることにより、各ノードの信号の発振周波数を安定化させることができる。一般的に、周波数は、電流に比例し、容量に反比例するからである。
【００４７】
また、第１変形例によれば、出力信号Ｖｏｕｔのクロック周波数を低減することができる。その結果、半導体集積回路の消費電力が低減する。なお、図６では、キャパシタＣ１〜Ｃ３が接地されるが、本発明の範囲はこれに限られるものではない。本発明は、図６のキャパシタＣ１〜Ｃ３がバイアス電圧の電圧源（図示せず）又はバイアス電流の電流源（図示せず）に接続される場合にも適用可能である。
【００４８】
図７に示すように、第２変形例に係るリング発振器１０は、図３のリング発振器１０と同様の構成に加えて、第１信号生成部１２と並列に接続されるキャパシタＣ１と、第２信号生成部１３と並列に接続されるキャパシタＣ２と、第３信号生成部１４と並列に接続されるキャパシタＣ３と、を備える。
【００４９】
第２変形例によれば、第１変形例に比べて、各ノードの信号の発振周波数を得るのに必要な各キャパシタＣ１〜Ｃ３の容量を低減することができる。その結果、リング発振器１０の面積が小さくなる。
【００５０】
また、第２変形例によれば、各ノード間の電荷のやり取りを、各ノードに伝えることができる。例えば、第１信号生成部１２がキャパシタＣ１に電荷をチャージすることは、第１ノードＯＵＴ１からキャパシタＣ１に電荷Ｑ１が送られ、キャパシタＣ１から第３ノードＯＵＴ３に電荷Ｑ１が送られることと等価である。すなわち、第１信号生成部１２がキャパシタＣ１に電荷をチャージすると、第１ノードＯＵＴ１及び第３ノードＯＵＴ３にキャパシタＣ１にチャージされた電荷に相当する電荷が、第１ノードＯＵＴ１と第３ノードＯＵＴ３との間で移動する。それにより、第１ノードＯＵＴ１と第３ノードＯＵＴ３との間の電荷のやり取りが、第１ノードＯＵＴ１及び第３ノードＯＵＴ３に伝わる。
【００５１】
本実施形態に係る半導体集積回路の適用例について説明する。
【００５２】
本実施形態に係る半導体集積回路は、Ｂｌｕｅｔｏｏｔｈ（登録商標）等の非通信時間（例えば、数ミリ秒〜数十秒）が測定される無線通信規格に適用可能である。
【００５３】
従来では、水晶発振器により生成される発振信号を基準クロックとして用いることにより、非通信時間が測定されていた。しかしながら、水晶発振器が用いられる場合には、半導体集積回路の消費電力が増加し、且つ、製造コストも増加する。
【００５４】
これに対して、本実施形態に係る半導体集積回路を適用した場合には、非通信時間を測定するために、第１出力信号Ｖｏｕｔ１〜第３出力信号Ｖｏｕｔ３からフリッカ雑音及び熱雑音等の雑音成分が除去された出力信号Ｖｏｕｔが基準クロックとして用いられる。それにより、単純な構成の回路により、非通信時間を測定することができる。
【００５５】
好ましくは、本実施形態に係る半導体集積回路は、低周波発振器に使用される。低周波発振器では、発振周波数の帯域がアップコンバージョンされない雑音成分の影響が比較的強い低周波帯域と重なるので、信号から雑音を除去することができない。従って、本実施形態に係る半導体集積回路を低周波発信器に使用することにより、回路性能を改善するとともに、雑音成分を効果的に低減することができる。
【００５６】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５７】
１０  リング発振器
１１  電流源
１２  第１信号生成部
１３  第２信号生成部
１４  第３信号生成部
２０  ノイズキャンセラ
２１  第１増幅器
２２  第２増幅器
２３  第３増幅器
２４  第４増幅器
【図１】
2011199492.tif 000005
【図２】
2011199492.tif 000006
【図３】
2011199492.tif 000007
【図４】
2011199492.tif 000008
【図５】
2011199492.tif 000009
【図６】
2011199492.tif 000010
【図７】
2011199492.tif 000011