(57)【要約】【課題】外部電極と素体表面との接合を強固にできる電子部品の製造方法を提供する。【解決手段】積層チップバリスタの素体７１の表面全体にガラスの被覆層８１を形成する。また、銀を導電材料の主成分としガラスを含有する電極ペーストによって素体７１の両端部を被覆する。そして、ガラスの結晶化温度よりも高い温度、具体的には、ガラスの結晶化温度以上であって８００℃以下の温度で焼成して、外部電極７５，７７を形成する。【選択図】図１０
2011124403.tif 000002
【特許請求の範囲】
【請求項１】
セラミックス層と内部電極とを積層して素体を作製する工程と、
前記素体の表面全体にガラスからなる被覆層を形成する工程と、
前記被覆層が形成された素体の両端部を電極ペーストで被覆して外部電極を形成する工程と、
前記外部電極が形成された素体を焼成する工程とを備え、
前記電極ペーストはガラス材と導電材料としての銀とを含んでなり、前記外部電極の焼き付けをガラスの結晶化温度以上であって８００℃以下の温度で行うことを特徴とする電子部品の製造方法。
【請求項２】
前記被覆層形成工程は、素体９０〜９９ｗｔ％とガラス溶液１〜１０ｗｔ％とを混合する工程を含むことを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記ガラス材は、酸化ビスマス（Ｂｉ2Ｏ3）、酸化ケイ素（ＳｉＯ2）、酸化ホウ素（Ｂ2Ｏ3）のいずれかを含有することを特徴とする請求項２に記載の電子部品の製造方法。
【請求項４】
前記外部電極の焼き付けを６００〜８００℃の温度範囲で行うことを特徴とする請求項３に記載の電子部品の製造方法。
【請求項５】
前記外部電極を形成する工程は、
複数の貫通孔を備えた板状のキャリアプレートを準備し、前記複数の貫通孔それぞれに素体を挿入して、その素体を前記キャリアプレートにより保持する工程と、
前記素体の一端を前記貫通孔から突出させる工程と、
それぞれの前記素体の前記貫通孔からの突出量を合わせる工程と、
前記突出した素体の端部を前記電極ペーストで被覆する被覆工程とを含み、
前記被覆工程では、プレート上に略均一の厚みで形成された前記電極ペーストに、前記貫通孔から突出した前記素体のそれぞれの端部を浸漬することを特徴とする請求項１乃至４のいずれかに記載の電子部品の製造方法。
【請求項６】
さらに、前記外部電極が形成された素体をバレル研磨する工程と、
前記研磨後の外部電極に電解メッキを施す工程とを備えることを特徴とする請求項５に記載の電子部品の製造方法。
【請求項７】
前記素体の材料として酸化亜鉛（ＺｎＯ）を含み、前記電子部品が積層チップバリスタであることを特徴とする請求項１乃至６のいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、積層チップバリスタ等、素体に外部電極を形成してなる電子部品の製造方法に関する。
【背景技術】
【０００２】
現在、電子部品の使用が広範囲の分野に及んでおり、家電機器や通信機器等のみならず、例えば、自動車や産業機器類においても膨大な数の電子部品が使用されている。ここで、電子部品の使用環境に着目すると、狭ピッチ実装されたり、振動・衝撃の多い環境での使用や、たわみや結露が生じる環境、塩分のある環境、低温あるいは高温下での使用等、様々な環境に晒される。そして、これらの環境下で電子部品の電極状態を良好に保つことは、電子部品の特性を長期に渡って維持するために特に重要となる。電子部品の電極形成の方法として、例えば、特許文献１に記載のディッピング方法等が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０１−０９８２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
過電圧等から電子回路を保護するために用いる電子部品としてのバリスタには、一般的にバリスタ素体として酸化亜鉛（ＺｎＯ）が使用され、非直線性抵抗特性を得ている。ところが、ＺｎＯ表面は焼結粒子反応性に乏しく、電極材料との接合性が悪いことが知られている。このため電極が剥がれ、それにより電極材料として使用される銀（Ａｇ）が露出するとイオンマイグレーションが生じ、電極間短絡等に至る場合がある。また、内部電極が硫化断線することも想定される。一方、図１１に示すように、上面側の電極と下面側の電極における回り込み量の差ａが大きい場合や、電極の厚みにばらつきがある場合にも、電極が剥がれるという問題がある。
【０００５】
本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、電子部品において素体と外部電極との強固な結合を実現できる電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明に係る電子部品の製造方法は、半導体セラミックス層と内部電極とを積層して素体を作製する工程と、上記素体の表面全体にガラスからなる被覆層を形成する工程と、上記被覆層が形成された素体の両端部を電極ペーストで被覆して外部電極を形成する工程と、上記外部電極が形成された素体を焼成する工程とを備え、上記電極ペーストはガラス材と導電材料としての銀とを含んでなり、上記外部電極の焼き付けをガラスの結晶化温度以上であって８００℃以下の温度で行うことを特徴とする。
例えば、上記被覆層形成工程は、素体９０〜９９ｗｔ％とガラス溶液１〜１０ｗｔ％とを混合する工程を含むことを特徴とする。また、例えば、上記ガラス材は、酸化ビスマス（Ｂｉ2Ｏ3）、酸化ケイ素（ＳｉＯ2）、酸化ホウ素（Ｂ2Ｏ3）のいずれかを含有することを特徴とする。さらに例えば、上記外部電極の焼き付けを６００〜８００℃の温度範囲で行うことを特徴とする。
さらには、上記外部電極を形成する工程が、キャリアプレートに設けた複数の貫通孔それぞれに素体を挿入して、その素体を保持する工程と、上記素体の一端を上記貫通孔から突出させるとともに、それぞれの素体の突出量を合わせる工程と、上記突出した素体の端部に上記電極ペーストを塗布する工程とを含み、上記塗布工程では、プレート上に均一の厚みで形成された上記電極ペーストに上記キャリアプレートを押し付けて、その電極ペーストに上記素体のそれぞれの端部を浸漬することを特徴とする。例えば、さらに、上記外部電極が形成された素体をバレル研磨する工程と、上記研磨後の外部電極に電解メッキを施す工程とを備えることを特徴とする。
例えば、上記素体の材料として酸化亜鉛（ＺｎＯ）を含み、上記電子部品が積層チップバリスタであることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電子部品において素体と外部電極の結合を強固にして、外部電極が素体から剥れるのを効果的に抑止できる。さらには、外部電極の形成バラツキを抑えて、メッキクワレを防止するとともに電極状態を良好に維持できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態例に係る積層チップバリスタの製造工程を示すフローチャートである。
【図２】本発明の実施の形態例に係る積層チップバリスタの製造工程のうち、電極形成工程を示す詳細フローチャートである。
【図３】積層チップバリスタの製造に使用するキャリアプレートの平面、および、そのＡ−Ａ断面を示す図である。
【図４】キャリアプレートの貫通孔に素体を挿入したときの様子を示す図である。
【図５】素体を押出しピンプレートで押し出して、素体の一端をキャリアプレートから突出させたときの様子を示す図である。
【図６】素体の突出量を調整する様子を示す図である。
【図７】素体の突出量を定量的に管理する一例を示す図である。
【図８】素体の露出部に電極材料ペーストを均一に塗膜して素体端部を被覆する様子を示す図である。
【図９】完成した積層チップバリスタの外観斜視図である。
【図１０】完成した積層チップバリスタの断面図である。
【図１１】従来のバリスタにおける電極の回り込み量の差と、電極の剥がれを示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態例について添付図面を参照して詳細に説明する。図１は、本発明の実施の形態例に係る電子部品であるバリスタ（積層チップバリスタ）の製造工程を時系列で示したフローチャートである。最初の工程（図１のステップＳ１）において、バリスタの原料を準備する。具体的には、メジアン平均粒径３μｍ程度の酸化亜鉛（ＺｎＯ）１００ｍｏｌ％に対して、酸化ビスマス（Ｂｉ2Ｏ3）を０．５ｍｏｌ％、酸化コバルト（ＣｏＯ）を０．５ｍｏｌ％、酸化ニッケル（ＮｉＯ）を０．５ｍｏｌ％、酸化アンチモン（Ｓｂ2Ｏ3）を１．０ｍｏｌ％、二酸化ケイ素（ＳｉＯ2）を０．５ｍｏｌ％秤量する。そして、秤量した原料に対して、２００ｗｔ％のイオン交換水を加えて混合する。
【００１０】
ステップＳ２では仮焼きをする。すなわち、ステップＳ１で混合した原料をろ過し、２００℃／時間の昇温速度、９００℃で５時間、熱処理する。続くステップＳ３において、上記仮焼きした原料を粉砕する。ここでは、仮焼きした原料をボールミル容器に入れ、２００ｗｔ％のイオン交換水を加えて、９６時間、粉砕する。ステップＳ４では、粉砕した原料をろ過し、その原料に対して可塑剤、分散剤、離型剤、希釈剤等を添加した後、ボールミルを使用して２４時間、混合および分散し、スラリーを作製する。次のステップＳ５では、得られたスラリーをドクターブレードによって成膜して、例えば、厚さ４０μｍ程度のグリーンシートを作製する。
【００１１】
ステップＳ７において、例えば、スクリーン印刷法によってグリーンシートにＰｔ電極ペーストを印刷して、バリスタの内部電極を形成する。そして、電極を印刷したシートと無地のシートを組み合わせて積層し、９０℃に加熱して、５０ＭＰａ圧で１０分間プレスすることで積層体を得る。続くステップＳ８では、得られた積層体のダイシングを行う。ここでは、積層体を、例えば３．２ｍｍ×１．６ｍｍの製品サイズに合わせて切断し、半導体セラミックスと内部電極とで構成される製品素体を作製する。
【００１２】
ステップＳ１０では、脱バインダ、焼成、およびアニールを行う。具体的には、上記ステップＳ８で作製した製品素体を、昇降温速度５０℃／時間、５００℃で５時間保持して脱バインダを行い、その製品素体を、昇降温速度３００℃／時間、１１００℃で５時間保持して、焼成する。そして、焼成された製品素体を、昇温速度５００℃／時間、８００℃で１時間保持し、降温速度１００℃／時間でアニールを行う。次のステップＳ１２では、製品素体の角に丸みを持たせるためのＲ出しを行う。このＲ出しとして、例えば、研磨剤、φ５ｍｍメディアと水を用いて、１時間、遠心バレル研磨を行う。
【００１３】
ステップＳ１５において被覆層を形成する。具体的には、製品素体とガラス溶液を容器に入れ、メッシュボールミルで回転させながら混合乾燥する。その後、製品素体を熱処理する。この処理によって、製品素体の表面全体がガラスの被覆層でコーティングされる。この被覆層は、密な状態でのコーティングではなく、次の工程で形成される外部電極が内部電極と導通が取れる程度に疎な状態のコーティングである。なお、被覆層の詳細については後述する。
【００１４】
図１のステップＳ１７では、外部電極を形成する。図２は、この外部電極の形成工程を示す詳細フローチャートである。図２のステップＳ３１において、図３に示す、例えば、シリコンゴム等の弾力性のある材料からなるキャリアプレート２１（図３（ａ）は平面図、図３（ｂ）は、そのＡ−Ａ断面図である。）を準備する。続くステップＳ３３では、図４に示すように、キャリアプレート２１に設けられた貫通孔２３に素体３１を挿入する。続くステップＳ３５で、素体の一端部を露出させてレベリングを行って水平を出す。
【００１５】
すなわち、図５に示すように、貫通孔に挿入された製品素体３１を押出しピンプレート４１で押し出して、素体３１の一端をプレート２１から突出させる。このとき、実際にＡｇ皮膜を形成する場合に必要とされる突出量よりも過剰に押し出す。そして、押出しピンプレート４１を外し、図６に示すように、製品素体３１の突出側を平行出しプレート４３に押し付けることによって、製品素体３１の突出量を一定にし、かつ、必要な突出量に調整する。ここでは、平行出しプレート４３に形成されているスペーサ４５により素体３１の突出量が一定なる。また、多数の素体３１の中にはキャリアプレート２１に斜めに挿入されるものもあるが、押出しピンプレート４１で素体３１を一旦過剰に押し出し、平行出しプレート４３で押し戻すという工程によって、斜めになっていた素体３１がシリコンからなるキャリアプレート２１の弾性力を受けて略平行に戻される。すなわち、上記工程を経ることによって、キャリアプレート２１に保持された多数の素体３１は、キャリアプレート２１からの突出量が一定となり、かつ、各素体３１の突出方向が略平行となる。
【００１６】
なお、スペーサ４５をキャリアプレート２１に形成してもよい。また、様々な厚さのスペーサ４５を交換可能にしておけば、素体３１の突出量を任意に調整することもできる。さらには、素体３１の突出量を計測可能なゲージ付きのものを用いたり、あるいは、図７に示すようにマイクロメーター５３を用いて突出量を定量的に管理するようにしてもよい。
【００１７】
ステップＳ３７において、図８に示すように塗布プレート６３の上に電極材料ペースト６１を均一の厚みで塗膜し、キャリアプレート２１を押し付けるようにして、電極材料ペースト６１にキャリアプレート２１より露出した素体３１をディップ（浸漬）し、素体３１の端面側をＡｇペースト（Ａｇを導電材料の主成分とし、ガラスを含有する。）で被覆する。素体３１は、その突出方向が略平行であるため、素体３１の側面への電極材料ペーストの回り込み量のバラツキを抑えることができる。すなわち、素体３１が電極材料ペースト６１に対して斜めにディップ（浸漬）されることによって、素体３１のいずれかの側面に多くの電極材料ペーストが回り込み、他方の側面には電極材料ペーストの回り込みが少ないというアンバランスを解消することができる。続くステップＳ３９で、素体の両端部をペーストで被覆したかどうかを判定し、一方端面のみしか被覆していない場合には、処理をステップＳ３５に戻す。そして、素体の他方端についても上記と同様、その突出量を調整し、素体３１の他方端の露出部をＡｇペーストで被覆する（ステップＳ３７）。
【００１８】
このように素体の両端部の被覆が完了すると、１５０℃で３０分間、乾燥した後、７００℃で３０分間保持して焼付け（焼成）を行い、２０℃／ｍｉｎの冷却温度で冷却して、Ａｇ層からなる外部電極６５を形成する。なお、電極の上下左右（素体における側面）への回り込み量の差（図１１に示すａ）は、ここでは０．１ｍｍ以下とすることが好ましい。また、冷却温度が２５℃／ｍｉｎよりも高くなると、外部電極の剥がれが生じ易くなる。
【００１９】
素体に外部電極を形成した後、図１のステップＳ１８において、外部電極の表面処理をする。例えば、φ１ｍｍメディアと水を用いて、３０分間、遠心バレル研磨を行う。外部電極は、Ａｇとガラスペーストにより形成されるため、外部電極の表面はＡｇとガラスの相が混在している。ここに電解メッキを行うと、本来、ガラスにはメッキが乗らないが、Ａｇの部位に乗ったメッキが架橋し、ガラス上もメッキ膜で覆われる。このため、完成状態では良品とされても、装置の基板等に実装される際にガラスを覆っているメッキ膜が移動し、いわゆる半田クワレが発生して、実装強度が劣化することがある。
【００２０】
そこで、外部電極を形成した製品素体に対して、ＳｉＣメディアを用いてバレル研磨を実施する。その結果、本実施の形態例では、バレル研磨前に算術平均表面粗さで１．７μｍ、Ａｇとガラスの面積比７５：２５であった外部電極表面が、算術平均粗さ０．２５μｍ、Ａｇとガラスの面積比９２：８に改質された。これは、バレル研磨によって、金属（本実施の形態例ではＡｇ）の延展性により、外部電極の表面に占める金属の割合が増加したと考えられる。これによりメッキクワレを防止して、外部電極とメッキとの金属結合をより強固にすることができる。
【００２１】
ステップＳ１９では、電解メッキを行って外部電極の表面にメッキ膜を形成する。図９は、完成した積層チップバリスタの外観斜視図であり、素体７１の両端面に外部電極７５，７７が形成されている。また、図１０は、完成した積層チップバリスタの断面図である。図１０に示すように、半導体セラミック７３からなる素体７１の内部に内部電極９５が形成されるとともに、素体７１の表面全体が被覆層８１で覆われている。外部電極７５，７７各々は、外部電極７５については、素体７１に近い方から第１外部電極７５ａ、それを覆うようにメッキ膜８５が形成されている。さらにメッキ膜８５は、Ｎｉ層８９とＳｎ層８７の２層からなる。そして、最終的にステップＳ２０において、完成した積層チップバリスタの電気的特性等を検査する。
【００２２】
次に、本実施の形態例に係る積層チップバリスタの被覆層について詳細に説明する。上述したステップＳ１５における被覆層の形成に使用したガラス溶液は、ガラス材料９ｗｔ％、分散剤（ポリエチレングリコール）１ｗｔ％、イオン交換水９０ｗｔ％を混合したものである。具体的には、酸化亜鉛（ＺｎＯ）１〜２ｗｔ％、酸化ビスマス（Ｂｉ2Ｏ3）５０〜７０ｗｔ％、酸化ケイ素（ＳｉＯ2）１０〜２０ｗｔ％、酸化ホウ素（Ｂ2Ｏ3）８〜１３ｗｔ％、酸化アンチモン（Ｓｂ2Ｏ3）０．１〜１ｗｔ％、その他の添加成分として、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｉ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化バリウム（ＢａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化ナトリウム（Ｎａ2Ｏ）、酸化リチウム（Ｌｉ2Ｏ）、酸化カリウム（Ｋ2Ｏ）を加える。
【００２３】
ここで、ガラス軟化点は、８００℃以下のものを用いることが好ましい。これ以上の温度の場合、製品素体の特性が劣化する可能性がある。また、ガラス材料（固形分）は、５〜１５ｗｔ％の範囲とすることが好ましい。これより少ないと、絶縁性不良が発生することがあり、逆にこれより多いと、ガラス被覆層の焼付け時に素子同士が融着し易くなるからである。
【００２４】
ガラス材料としては、Ｂ2Ｏ3−Ｂｉ2Ｏ3，Ｂ2Ｏ3−Ｂｉ2Ｏ3−ＳｉＯ2，Ｂ2Ｏ3−ＺｎＯ−ＳｉＯ2，Ｂ2Ｏ3−ＺｎＯ−ＳｉＯ2−Ｂｉ2Ｏ3，Ｂ2Ｏ3−ＺｎＯ−ＳｉＯ2−Ｂｉ2Ｏ3−Ｓｂ2Ｏ3等を用いることができる。酸化ビスマス（Ｂｉ2Ｏ3）を含有することで、素体への濡れ性が向上し、均質な膜が形成し易くなる。また、酸化アンチモン（Ｓｂ2Ｏ3）を含有することで、素体表面に形成されるＺｎ2Ｓｂ7Ｏ12スピネル相との結合性が増し、より安定な被覆層が得られる。
【００２５】
本実施の形態例では、ガラス材料が、外部電極の形成に用いられる電極ペーストに含有されており、かつ、液相形成物質である酸化ビスマス（Ｂｉ2Ｏ3）、酸化ケイ素（ＳｉＯ2）、酸化ホウ素（Ｂ2Ｏ3）のいずれか一つを少なくとも含有している。このため、製品素体表面のガラスに対して、その後工程で焼付けされる外部電極のガラスが再溶融してイオン拡散し、外部電極と素体表面のガラスとの間で強固な接合を得ることができる。
【００２６】
上述した被覆層を形成する工程では、製品素体１０，０００個とガラス溶液５ｗｔ％を容器に入れ、メッシュボールミルで回転させながら混合乾燥させた（４０℃、６０分間）。その後、焼成することでガラス膜を形成した（昇温速度５００℃／時間、８００℃で３０分間保持）。より具体的には、製品素体９０〜９９ｗｔ％、ガラス溶液１〜１０ｗｔ％の範囲で添加することが好ましい。これより少ないと、十分な厚さのガラス膜の形成ができず、これより多いと、水の量が多く乾燥斑が生じ易い。
【００２７】
乾燥温度は３０〜５０℃とし、乾燥時間は５０〜７０分間とすることが好ましい。この範囲外では、耐湿負荷寿命の不良率が若干上がる。乾燥温度が３０℃以下では、十分な乾燥が得られず、８０℃以上では、素子に欠けが発生する場合がある。また、焼成温度は、ガラスの結晶化温度以上であって８００℃以下、好適には、６００℃〜８００℃の範囲で焼成する。これは、絶縁膜形成と接合性の確保において、ガラスが結晶化することが好ましいためである。非晶質の状態では、メッキ浴による浸食により絶縁性が低下したり、焼け不良によって外部電極との接合が不十分になり、電極の剥離が生じるからである。
【００２８】
以上説明したように本実施の形態例では、積層チップバリスタの素体の表面全体にガラスの被覆層を形成するとともに、Ａｇを導電材料の主成分としガラスを含有するペーストによって素体の両端部を被覆し、ガラスの結晶化温度よりも高い温度で焼成して外部電極を形成する。こうすることによって、素体表面のガラスに対して外部電極のガラスが再溶融してイオン拡散するため、外部電極の表面にＡｇとガラスの相が混在しても、外部電極と素体表面のガラスとの間で強固な接合を得ることが可能になる。すなわち、電極ペーストに含まれるガラスが、被覆層のガラスにも含まれるため、結合がより強固になる。
【００２９】
また、積層チップバリスタの素体を保持できる複数の貫通孔を設けたキャリアプレートを用意し、その貫通孔から素体の一端部を露出させてレベリングを行う。このとき、素体の突出側を平行出しプレートに押し付けて、素体の突出量を一定に調整することで、素体端部の上下側面に形成される外部電極の幅が略一定になるため、外部電極をバランス良く形成でき、さらには電極の剥がれを抑制できる。
【００３０】
なお、上記説明では、積層チップバリスタの製造方法を例に説明したが、本発明はこれに限定されるものではなく、積層コンデンサなど素体表面にガラスからなる被覆層を形成してなる電子部品であって、外部電極に金属とガラスを含んでなる電極用ペーストを使用する部品すべてに対して同様に適用できる。
【符号の説明】
【００３１】
２１    キャリアプレート
２３    貫通孔
３１，７１    素体
４１    押出しピンプレート
４３    平行出しプレート
４５    スペーサ
５３    マイクロメーター
６３    塗布プレート
６５，７５，７７    外部電極
７３    半導体セラミック
８１    被覆層
８５    メッキ膜
８７    Ｓｎ層
８９    Ｎｉ層
９５    内部電極
【図１】
2011124403.tif 000003
【図２】
2011124403.tif 000004
【図３】
2011124403.tif 000005
【図４】
2011124403.tif 000006
【図５】
2011124403.tif 000007
【図６】
2011124403.tif 000008
【図７】
2011124403.tif 000009
【図８】
2011124403.tif 000010
【図９】
2011124403.tif 000011
【図１０】
2011124403.tif 000012
【図１１】
2011124403.tif 000013