(57)【要約】【課題】デバイスシミュレーションにおける解析領域の一部を回路によって置き換えた場合において、電子と正孔の輸送特性の違いを考慮した高精度なシミュレーションを実現すること。【解決手段】シミュレーション装置は、離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える置換部と、当該回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する解析部と、を備えている。【選択図】図１
2011028456.tif 000002
【特許請求の範囲】
【請求項１】
離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える置換部と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する解析部と、を備えているシミュレーション装置。
【請求項２】
前記解析部は、前記第１の回路方程式及び前記第２の回路方程式と、前記偏微分方程式とを連立して解く、請求項１に記載のシミュレーション装置。
【請求項３】
前記解析部は、前記回路によって置き換えられなかった領域と前記回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにする、請求項２に記載のシミュレーション装置。
【請求項４】
前記回路は、抵抗素子を含む、請求項１乃至３のいずれか１項に記載のシミュレーション装置。
【請求項５】
前記解析部は、前記抵抗素子の抵抗値を不純物濃度に応じて決定する、請求項４に記載のシミュレーション装置。
【請求項６】
前記解析部は、前記第１の回路方程式における前記抵抗素子の抵抗値と、前記第２の回路方程式における前記抵抗素子の抵抗値とを独立に決定する、請求項４又は５に記載のシミュレーション装置。
【請求項７】
コンピュータが、離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える工程と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する決定工程と、を含むシミュレーション方法。
【請求項８】
前記決定工程において、コンピュータが、前記第１の回路方程式及び前記第２の回路方程式と、前記偏微分方程式とを連立して解く工程を含む、請求項７に記載のシミュレーション方法。
【請求項９】
前記決定工程において、コンピュータが、前記回路によって置き換えられなかった領域と前記回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにする、請求項８に記載のシミュレーション方法。
【請求項１０】
前記回路は、抵抗素子を含む、請求項７乃至９のいずれか１項に記載のシミュレーション方法。
【請求項１１】
前記決定工程において、コンピュータが、前記抵抗素子の抵抗値を不純物濃度に応じて決定する工程を含む、請求項１０に記載のシミュレーション方法。
【請求項１２】
前記決定工程において、コンピュータが、前記第１の回路方程式における前記抵抗素子の抵抗値と、前記第２の回路方程式における前記抵抗素子の抵抗値とを独立に決定する工程を含む、請求項１０又は１１に記載のシミュレーション方法。
【請求項１３】
離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える処理と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する決定処理と、をコンピュータに実行させるプログラム。
【請求項１４】
前記決定処理において、前記第１の回路方程式及び前記第２の回路方程式と、前記偏微分方程式とを連立して解く処理を、コンピュータに実行させる、請求項１３に記載のプログラム。
【請求項１５】
前記決定処理において、前記回路によって置き換えられなかった領域と前記回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにする処理を、コンピュータに実行させる、請求項１４に記載のプログラム。
【請求項１６】
前記回路は、抵抗素子を含む、請求項１３乃至１５のいずれか１項に記載のプログラム。
【請求項１７】
前記決定処理において、前記抵抗素子の抵抗値を不純物濃度に応じて決定する処理を、コンピュータに実行させる、請求項１６に記載のプログラム。
【請求項１８】
前記決定処理において、前記第１の回路方程式における前記抵抗素子の抵抗値と、前記第２の回路方程式における前記抵抗素子の抵抗値とを独立に決定する処理を、コンピュータに実行させる、請求項１６又は１７に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シミュレーション装置、シミュレーション方法及びプログラムに関し、特に、半導体素子の電気特性を数値解析によって求めるシミュレーション装置、シミュレーション方法及びプログラムに関する。
【背景技術】
【０００２】
半導体素子の研究開発において、半導体素子の電気特性を数値解析によって求めるデバイスシミュレーションが広く用いられている。デバイスシミュレーションにおいては、一般に、電流の連続方程式とポアソン方程式を連立させて解く。これらの偏微分方程式は非線形であるため、ニュートン法に基づく反復解法によって解が求められる。
【０００３】
これらの偏微分方程式は、線形化されるとともに離散化され、有限個のメッシュ点における電位及びキャリア密度を未知数とする近似方程式に置き換えらえる。各反復においては、これらの近似方程式が解かれる。したがって、離散化メッシュのメッシュ点数が増加するにつれて、解析に要する時間が長くなる。特に、解析領域を３次元とした場合や解析領域を広く採った場合にはメッシュ点数が多くなるため、長い解析時間を要する。
【０００４】
特許文献１においては、解析時間を短くするために、３次元のＭＩＳトランジスタ構造を、複数の２次元のトランジスタ構造と、それらの間をつなぐ抵抗によって代替する方法が記載されている。
【０００５】
また、複数のトランジスタを含むような小規模の回路の動作を計算する場合には、特定のトランジスタなど、詳細な解析が必要な部分のみをデバイスシミュレーションで計算し、残りの部分は回路モデルで計算するという、ミックスモード（mixed mode）・シミュレーション手法が用いられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２６０９７３号公報（図１１）
【特許文献２】特開２００５−２４２４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体素子内を荷電粒子が通過し、その飛跡の周囲に生成された電子・正孔対が拡散層に収集される過程において、発生した電子・正孔は半導体基板内に三次元的に拡散する。したがって、このような過程に対する数値シミュレーションを行う場合には、三次元解析が必要とされる。
【０００８】
この種の解析においては、トランジスタの近傍に発生した電子又は正孔がどのように基板内に広がり、拡散層に収集されるかを精度良く計算する必要がある。側面の解析領域端では通常は反射型の境界条件が使われるため、解析領域が狭すぎる場合には、キャリアがそれ以上拡散することができず、トランジスタの拡散層に、本来収集されるより多くのキャリアが収集されてしまい、計算精度が低下する。しかしながら、解析領域を広げるとメッシュ点数が増加して長い解析時間を必要とする。
【０００９】
特許文献１に示されている計算例は、ＭＩＳトランジスタのチャネル長方向の電流が支配的であり、チャネル幅方向の電流成分については高い精度が要求されない場合を想定している。しかしながら、上記の電子・正孔対の収集過程の解析においては、電子・正孔の動きは特許文献１のように単純なものではない。拡散層近傍の空乏層内に発生した電子・正孔対は、電界によって逆方向に動き、その分極作用によって等電位面がじょうご状に歪むファネリング現象が発生する。すると、その電界の影響を受けてキャリアが移動する。ファネリング現象が収まると、キャリアは三次元的に拡散する。したがって、特定方向へのキャリアの流れが支配的にならないことから、特許文献１の方法を適用することができない。
【００１０】
また、ミックスモード・シミュレーション手法を用いて効率的な計算をする場合には、電子・正孔対が発生した場所からある程度の距離だけ離れたところで解析領域を打ち切り、側面に電極を付して、その電極に外部抵抗をつなげる方法が考えられる。このとき、電極を付した部分は等電位となる。しかしながら、電子又は正孔の収集状況に応じて基板内の電位も変化し得ることから、かかる方法は不適切である。
【００１１】
一方、デバイスシミュレーションで解くべき領域の外側に金属材料を配置し、その金属材料内での電気伝導を同時に解く方法も考えられる。しかし、この方法によると、抵抗値が場所によって異なることを考慮することが難しい。特に、ＳＲＡＭ回路又はロジック回路のように、トランジスタが形成されているウェル層の隣に別の伝導型のウェルが配置されているような場合には、電子と正孔との間で拡散のし方が大きく異なってくるものの、このような現象を正しく扱うことができない。
【００１２】
そこで、デバイスシミュレーションにおける解析領域の一部を回路によって置き換えた場合において、電子と正孔の輸送特性の違いを考慮した高精度なシミュレーションを実現することが課題となる。本発明の目的は、かかる課題を解決するシミュレーション装置、シミュレーション方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の視点に係るシミュレーション装置は、
離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える置換部と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する解析部と、を備えている。
【００１４】
本発明の第２の視点に係るシミュレーション方法は、
コンピュータが、離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える工程と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する決定工程と、を含む。
【００１５】
本発明の第３の視点に係るプログラムは、
離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える処理と、
前記回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する決定処理と、をコンピュータに実行させる。
【発明の効果】
【００１６】
本発明に係るシミュレーション装置、シミュレーション方法及びプログラムによると、デバイスシミュレーションにおける解析領域の一部を回路によって置き換えた場合において、電子と正孔の輸送特性の違いを考慮した高精度なシミュレーションを実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るシミュレーション装置の構成を示すブロック図である。
【図２】本発明の第２の実施形態に係るシミュレーション装置の構成を示すブロック図である。
【図３】本発明の第２の実施形態に係るシミュレーション装置の動作を示すフローチャートである。
【図４】本発明の第３の実施形態に係るシミュレーション装置の構成を示すブロック図である。
【図５】本発明の第３の実施形態に係るシミュレーション装置の動作を示すフローチャートである。
【図６】デバイスの解析領域、離散化メッシュ、抵抗回路網の例を示す図である。
【図７】離散化メッシュ、抵抗回路網の例を示す図である。
【図８】デバイスの解析領域、離散化メッシュ、抵抗回路網の例を示す図である。
【図９】電荷収集計算における電荷の移動の様子を模式的に示す図である。
【発明を実施するための形態】
【００１８】
第１の展開形態のシミュレーション装置は、上記第１の視点に係るシミュレーション装置であることが好ましい。
【００１９】
第２の展開形態のシミュレーション装置は、解析部が、第１の回路方程式及び第２の回路方程式と、偏微分方程式とを連立して解くことが好ましい。
【００２０】
第３の展開形態のシミュレーション装置は、解析部が、回路によって置き換えられなかった領域と回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにすることが好ましい。
【００２１】
第４の展開形態のシミュレーション装置は、回路が抵抗素子を含んでいてもよい。
【００２２】
第５の展開形態のシミュレーション装置は、解析部が、抵抗素子の抵抗値を不純物濃度に応じて決定することが好ましい。
【００２３】
第６の展開形態のシミュレーション装置は、解析部が、第１の回路方程式における抵抗素子の抵抗値と、第２の回路方程式における抵抗素子の抵抗値とを独立に決定することが好ましい。
【００２４】
第７の展開形態のシミュレーション方法は、上記第２の視点に係るシミュレーション方法であることが好ましい。
【００２５】
第８の展開形態のシミュレーション方法は、決定工程において、コンピュータが、第１の回路方程式及び第２の回路方程式と、偏微分方程式とを連立して解く工程を含むことが好ましい。
【００２６】
第９の展開形態のシミュレーション方法は、決定工程において、コンピュータが、回路によって置き換えられなかった領域と回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにすることが好ましい。
【００２７】
第１０の展開形態のシミュレーション方法は、回路が抵抗素子を含んでいてもよい。
【００２８】
第１１の展開形態のシミュレーション方法は、決定工程において、コンピュータが、抵抗素子の抵抗値を不純物濃度に応じて決定する工程を含むことが好ましい。
【００２９】
第１２の展開形態のシミュレーション方法は、決定工程において、コンピュータが、第１の回路方程式における抵抗素子の抵抗値と、第２の回路方程式における抵抗素子の抵抗値とを独立に決定する工程を含むことが好ましい。
【００３０】
第１３の展開形態のプログラムは、上記第３の視点に係るプログラムであることが好ましい。
【００３１】
第１４の展開形態のプログラムは、決定処理において、第１の回路方程式及び第２の回路方程式と、偏微分方程式とを連立して解く処理を、コンピュータに実行させることが好ましい。
【００３２】
第１５の展開形態のプログラムは、決定処理において、回路によって置き換えられなかった領域と回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにする処理を、コンピュータに実行させることが好ましい。
【００３３】
第１６の展開形態のプログラムは、回路が抵抗素子を含んでいてもよい。
【００３４】
第１７の展開形態のプログラムは、決定処理において、抵抗素子の抵抗値を不純物濃度に応じて決定する処理を、コンピュータに実行させることが好ましい。
【００３５】
第１８の展開形態のプログラムは、決定処理において、第１の回路方程式における抵抗素子の抵抗値と、第２の回路方程式における抵抗素子の抵抗値とを独立に決定する処理を、コンピュータに実行させることが好ましい。
【００３６】
第１６の展開形態の記録媒体は、上記のプログラムが記録されている、コンピュータ読み取り可能な記録媒体であることが好ましい。
【００３７】
（実施形態１）
本発明の第１の実施形態に係るシミュレーション装置４０について図面を参照して説明する。図１は、本実施形態に係るシミュレーション装置４０の構成を示すブロック図である。図１を参照すると、シミュレーション装置４０は、置換部４１と解析部４２を有している。
【００３８】
置換部４１は、離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える。
【００３９】
解析部４２は、置換部４１により置き換えられた回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する。
【００４０】
解析部４２は、第１の回路方程式及び第２の回路方程式と、偏微分方程式とを連立して解くことが好ましい。さらに、解析部４２は、回路によって置き換えられなかった領域と回路によって置き換えられた領域との境界において、前者の領域における電子擬フェルミポテンシャルと後者の領域における電子ポテンシャルとが等しくなるようにするとともに、前者の領域における正孔擬フェルミポテンシャルと後者の領域における正孔ポテンシャルとが等しくなるようにすることが好ましい。
【００４１】
なお、置換部４１により置き換えられた回路は抵抗素子を含んでいてもよい。このとき、解析部４２は、第１の回路方程式における抵抗素子の抵抗値と、第２の回路方程式における抵抗素子の抵抗値とを独立とすることが好ましい。
【００４２】
本実施形態に係るシミュレーション装置４０によると、デバイスシミュレーションにおける解析領域の一部を回路によって置き換えた場合において、電子と正孔の輸送特性の違いを考慮した高精度なシミュレーションを実現することができる。
【００４３】
（実施形態２）
本発明の第２の実施形態に係るシミュレーション装置について図面を参照して説明する。図２は、本実施形態に係るシミュレーション装置の構成を示すブロック図である。
【００４４】
図２を参照すると、シミュレーション装置は、演算装置２０と記憶装置３０を有している。演算装置２０は、プログラム制御により動作するデータ演算装置である。演算装置２０は、制御部２１、デバイス構造等生成部２２、抵抗回路網生成部２３、デバイス部計算構造初期化部２４、回路部計算構造初期化部２５、デバイス部求解部２６、及び、回路部求解部２７を有している。
【００４５】
制御部２１は、各部（２２〜２７）を用いて半導体素子の電気特性を計算する。
【００４６】
記憶装置３０は、演算装置２０の各部によって参照、生成及び変更がなされる各種のデータを格納する。記憶装置３０は、デバイス構造等記述データ３１、周辺構造等記述データ３２、デバイス構造等データ３３、回路網等データ３４、デバイス部計算構造データ３５、及び、回路部計算構造データ３６を記憶する。
【００４７】
本実施形態のシミュレーション装置の動作について、図面を参照して説明する。図３は、本実施形態に係るシミュレーション装置の動作を示すフローチャートである。
【００４８】
図３を参照すると、まず、デバイス構造等生成部２２は、デバイス構造等記述データ３１を参照して、デバイス構造等データ３３を生成する（ステップＳ１１）。デバイス構造等記述データ３１は、デバイス構造及び不純物分布に関する記述データ並びに離散化メッシュの発生条件に関する記述データである。デバイス構造等データ３３は、デバイス構造データ及び離散化メッシュデータを含む。
【００４９】
次に、抵抗回路網生成部２３は、周辺構造等記述データ３２を参照して、回路網等データ３４を生成する（ステップＳ１２）。周辺構造等記述データ３２は、離散化メッシュを発生させた領域の周辺領域におけるデバイス構造及び不純物分布に関する記述データ並びに回路網の発生条件に関する記述データである。回路網等データ３４は、抵抗回路網及び離散化メッシュとの接続データを含む。ここで、不純物分布の情報に基づいて、半導体中で不純物濃度によって抵抗率が変わることを考慮することができる。
【００５０】
次に、デバイス部計算構造初期化部２４は、通常のデバイスシミュレーションを実施する領域に関して、離散化メッシュで離散化したデバイス部計算構造データ３５の構築及び初期化を行う（ステップＳ１３）。
【００５１】
また、回路部計算構造初期化部２５は、回路方程式を解く領域に関して、回路部計算構造データ３６の構築と初期化を行う（ステップＳ１４）。ここでは、電子電流と電子ポテンシャルを未知数とする回路方程式と、正孔電流と正孔ポテンシャルを未知数とする回路方程式を解くものとする。したがって、回路部計算構造データ３６は、電子電流、電子ポテンシャル、正孔電流、正孔ポテンシャルを含む。
【００５２】
デバイス部求解部２６は、デバイス部の求解においては、回路部との接続節点での境界条件を用いて、通常のデバイスシミュレーションを実行する（ステップＳ１５）。例えば、初期状態において接続節点における回路部の電子電流及び正孔電流を０とし、これを境界条件として用いる場合には、最初のデバイス部の解析では、回路部との電流のやりとりがないため、接続節点において反射型の境界条件を設定したのと等価な計算が行われる。
【００５３】
回路部求解部２７は、デバイスシミュレーションの結果から接続節点における電子ポテンシャル及び正孔ポテンシャルを導出して、回路部の求解を行う（ステップＳ１６）。
【００５４】
接続節点における電子ポテンシャル、正孔ポテンシャルとして、それぞれ、電子の擬フェルミポテンシャル、正孔の擬フェルミポテンシャルを設定することが好ましい。抵抗回路網には、接地された節点を配置し、そこでの電子ポテンシャル、正孔ポテンシャルを、熱平衡状態のフェルミポテンシャルとする。これによって、熱平衡状態からずれた接続節点では回路部との電荷のやりとりが発生する。
【００５５】
制御部２１は、デバイス部及び回路部の求解が終わった後に、解の収束判定を行う（ステップＳ１７）。解が収束していない場合には（ステップＳ１７のＮｏ）、ステップＳ１５〜Ｓ１７の処理を繰り返す。一例として、解の更新量が十分小さい場合には、解は収束した（ステップＳ１７のＹｅｓ）と判定してもよい。
【００５６】
荷電粒子によって生成された電子・正孔対が拡散層などに収集される過程のシミュレーションでは過渡解析が必要になる。この場合には、ステップＳ１５〜Ｓ１７の求解を初期時刻・初期条件で行った後、時間依存を加味した方程式を元に生成したデバイス部、回路部の計算構造データを使って、次の時刻の解を求める計算をステップＳ１５〜Ｓ１７を繰り返す。以下、同様に時刻を更新しながら解を求めることによって、過渡解析が可能となる。
【００５７】
本実施形態のシミュレーション装置においては、通常のデバイスシミュレーションによって解析する領域の外部に抵抗回路網を発生させて離散化メッシュと接続し、回路部分の求解において、電子電流と電子ポテンシャルを未知量とする電子に関する回路方程式、及び正孔電流と正孔ポテンシャルを未知量とする正孔に関する回路方程式を解く。
【００５８】
抵抗回路網を離散化メッシュのメッシュ点に接続するため、抵抗が接続されたメッシュ点の電位は個別の値を持っていて構わない。抵抗回路網中の抵抗値として、実際の半導体素子構造における不純物濃度値などに応じた値を設定することで、場所によって抵抗値が異なることも考慮できる。隣接ウェル層が存在する場合においても、電子に関する回路方程式で用いる抵抗値と正孔に関する回路方程式で用いる抵抗値とで異なった値を設定することにより、電子と正孔の拡散のし方の違いを反映させることができる。
【００５９】
このように、従来の方法の問題点を回避しつつ、通常のデバイスシミュレーションによって解析する領域を限定し、周辺領域については回路方程式を解くことによって、効率的で高精度な計算が可能となる。
【００６０】
また、デバイス部の計算領域の周辺に抵抗回路網を接続した構成で計算を行うことから、全体を通常のデバイスシミュレーションによって解析するよりも高速に計算できることである。さらに、回路部の求解においては、電子に関する回路方程式と正孔に関する回路方程式の両方を扱うので、電子と正孔に対して異なった抵抗値を使うことが可能になり、電子と正孔とで流れ方が異なる状況においても精度の良い解析が可能となる。
【００６１】
（実施形態３）
本発明の第３の実施形態に係るシミュレーション装置について図面を参照して説明する。図４は、本実施形態に係るシミュレーション装置の構成を示すブロック図である。
【００６２】
図４を参照すると、シミュレーション装置は、演算装置５０と記憶装置６０を有している。演算装置５０は、プログラム制御により動作するデータ演算装置である。演算装置５０は、制御部２１、デバイス構造等生成部２２、抵抗回路網生成部２３、デバイス部計算構造初期化部２４、回路部計算構造初期化部２５、及び、デバイス部・回路部一括求解部２８を有している。
【００６３】
記憶装置３０は、演算装置２０の各部によって参照、生成及び変更がなされる各種のデータを格納する。記憶装置３０は、デバイス構造等記述データ３１、周辺構造等記述データ３２、デバイス構造等データ３３、回路網等データ３４、デバイス部計算構造データ３５、及び、回路部計算構造データ３６を記憶する。
【００６４】
本実施形態の演算装置５０は、上記の第２の実施形態の演算装置２０におけるデバイス部求解部２６及び回路部求解部２７の代わりに、デバイス部・回路部一括求解部２８を有している。
【００６５】
本実施形態のシミュレーション装置の動作について、図面を参照して説明する。図５は、本実施形態に係るシミュレーション装置の動作を示すフローチャートである。
【００６６】
図５を参照すると、デバイス部・回路部一括求解部２８は、デバイス部、回路部の求解を一括して実施する（ステップＳ１８）。こうした求解手法を用いるために、デバイス部と回路部の接続節点においては、回路部の電子ポテンシャルにはデバイス部の電子擬フェルミポテンシャルを、回路部の正孔ポテンシャルにはデバイス部の正孔擬フェルミポテンシャルを対応させる。デバイス部計算構造データ３５では、通常行われる、電子濃度、正孔濃度を未知量に含む定式化の代わりに、電子擬フェルミポテンシャル、正孔擬フェルミポテンシャルを未知量に含む定式化を採用し、一括求解を可能にする。
【００６７】
デバイス部と回路部との間で電荷のやりとりが大きい場合には、このように一括して解を求めた方が、解の収束性が向上する。
【実施例】
【００６８】
図６は、解析領域、対応する離散化メッシュ、及び、これに接続された抵抗回路網を一例として示す。図６（ａ）は、解析すべきデバイス領域を模式的に示す。図６（ｂ）は、図６（ａ）の領域に対応して生成された離散化メッシュと、これに接続された抵抗回路網を一例として示す。
【００６９】
図６（ａ）を参照すると、中央部は通常のデバイスシミュレーション手法で解析される領域３であり、その両側は抵抗回路網で解析される領域４である。領域３の上部及び下部には抵抗回路網で解析される領域４が配置されていないものの、必要な場合には、上部及び下部にも領域４を配置してもよい。抵抗回路網で解析される領域４は、側面の全面に繋がるように配置されているが、一部に繋げるようにしてもよい。例えば、素子分離層などが存在し、側面の一部が絶縁膜である場合には、絶縁膜部分には抵抗回路網を接続しない。また、図６においては、通常のデバイスシミュレーション手法で解析される領域３が中央にある場合を示しているが、必要に応じて、抵抗回路網が内側にある構成としてもよい。
【００７０】
図６（ｂ）を参照すると、領域３において離散化メッシュ５が生成され、生成された離散化メッシュ５に抵抗回路網６が接続されている。図６（ｂ）においては、一例として、接続節点のそれぞれに抵抗が一つだけ付された単純な回路網を示しているが、必要に応じてより複雑な構成としてもよい。
【００７１】
図７は、直交メッシュ状に配置された抵抗回路網の例を示す。通常のデバイスシミュレーション手法で解析される領域が三次元である場合において、同様の回路網を使用するときには、三次元の直交メッシュ状に配置された抵抗回路網を生成する。
【００７２】
電子に関する回路方程式と正孔に関する回路方程式のそれぞれを解くことから、電子に対する抵抗値と正孔に対する抵抗値は独立としてもよい。また、電子と正孔との間で、抵抗回路網の構成が異なるようにしてもよい。
【００７３】
図８（ａ）は、隣接するウェル層を含む、解析すべきデバイス領域を模式的に示す。図８（ｂ）は、図８（ａ）の領域に対応して生成された離散化メッシュと、それに接続された抵抗回路網を一例として示す。
【００７４】
図８（ａ）を参照すると、基板のｐウェル層の中にｎ型拡散層２と、ｎ型ウェル層７がある。ｎ型ウェル層７と基板ｐウェル層との間には空乏層領域８が形成される。ここでは電子と正孔とで同じ回路網構成を使う。空乏層領域８に対応するｐｎ接合では通常逆バイアスがかけられていて正孔はｎ型ウェル層７には殆ど入らない。これを再現するためには、空乏層領域８に位置する抵抗群１０では、正孔に対する抵抗値を大きくする。また、ｎ型ウェル層７の内部及び空乏層領域８では、電子は基板領域よりも動きやすくなるため、これらの領域に対応する抵抗群９において、電子に対する抵抗値を小さくする。
【００７５】
このようにすると、電子と正孔との間で、回路網の構成が同一であっても、流れやすさが異なるようにすることができ、実際の拡散に近い解析が可能となる。
【００７６】
この例で、ｎ型ウェル層７に対応する回路網内の一部の節点を接地しているが、ｎ型ウェル層７に逆バイアスがかけられている場合においても、接地されていると見なした解析を行う。すなわち、逆バイアスによる電位差は、空乏層領域８の空間電荷によって生じる電位差に相当するとみなす。
【００７７】
さて、電子と正孔との間で異なった抵抗値とするために、図２又は図４の抵抗回路網生成部２３は、そのような回路網を構築する必要がある。したがって、抵抗回路網生成部２３によって参照される周辺構造等記述データ３２に含まれる回路網発生条件記述において、適切な記述がなされている必要がある。例えば、不純物分布を参照して異なった抵抗値を設定したり、別途ポアソン方程式を解いた結果から空乏層を検知して自動的に抵抗値を調整したり、ユーザ指定によって抵抗値を設定又は調整する機能によって回路網の抵抗値を設定することが好ましい。
【００７８】
図９は、荷電粒子によって生成された電子・正孔対が拡散層に収集される過程をシミュレーションする様子を模式的に示す。荷電粒子の飛跡１２に沿って電子・正孔対１３が生成される。電子（図中の「ｅ」）の一部は、ｎ型拡散層２に収集され、それに接続された電極１１における収集電流となる。正孔（図中の「ｈ」）の一部は、基板の底部に付された電極１１に収集される。電子・正孔対の発生領域や電荷収集に寄与する主要な拡散層を含む部分は通常のデバイスシミュレーションを行う領域３の中に収め、その周辺は抵抗回路網で解く領域４とする。
【００７９】
こうした領域４を付けない場合には、通常のデバイスシミュレーションを行う領域３の端で反射型境界となり、キャリアがそれ以上に広がることができないため、拡散層への収集電荷量が過大に見積もられるおそれがある。一方、周辺領域に抵抗回路網を設けることによって、外部へのキャリアの流れを再現でき、高精度な解析が可能になる。このとき、通常のデバイスシミュレーションを行う領域３を広げる必要がないため、解析領域やメッシュ数の増大を防ぎ、高速なデバイスシミュレーションが可能となる。
【００８０】
以上の記載は実施形態及び実施例に基づいて行ったが、本発明は、上記実施形態及び実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００８１】
１  半導体基板
２  ｎ型拡散層
３、４  領域
５  離散化メッシュ
６  抵抗回路網
７  ｎ型ウェル層
８  空乏層領域
９、１０  抵抗群
１１  電極
１２  飛跡
１３  電子・正孔対
２０、５０  演算装置
２１  制御部
２２  デバイス構造等生成部
２３  抵抗回路網生成部
２４  デバイス部計算構造初期化部
２５  回路部計算構造初期化部
２６  デバイス部求解部
２７  回路部求解部
２８  デバイス部・回路部一括求解部
３０、６０  記憶装置
３１  デバイス構造等記述データ
３２  周辺構造等記述データ
３３  デバイス構造等データ
３４  回路網等データ
３５  デバイス部計算構造データ
３６  回路部計算構造データ
４０  シミュレーション装置
４１  置換部
４２  解析部
【図１】
2011028456.tif 000003
【図２】
2011028456.tif 000004
【図３】
2011028456.tif 000005
【図４】
2011028456.tif 000006
【図５】
2011028456.tif 000007
【図６】
2011028456.tif 000008
【図７】
2011028456.tif 000009
【図８】
2011028456.tif 000010
【図９】
2011028456.tif 000011