(57)【要約】【課題】正確に焼き付きを防止することの可能な表示装置を提供する。【解決手段】画素Ｐ0に所定の大きさの定電流が流され、画素Ｐ1〜画素Ｐnに互いに異なる大きさの定電流が流され、その定電流の大きさに応じた輝度で画素Ｐ0〜画素Ｐnが発光する。画素Ｐ0〜画素Ｐnの間に所定の数ずつ配置された各受光素子１７Ｂにおいて、隣接する２つの画素Ｐi-1，Ｐiの発光光が検知され、隣接する２つの画素Ｐi-1，Ｐiの受光信号１７Ａ（電圧Ｖsi-1’，Ｖsi）が出力される。隣接する２つの画素Ｐi-1，Ｐiの輝度比αiが、その２つの画素Ｐi-1，Ｐiの間に配置された受光素子１７Ｂから出力された受光信号１７Ａ（電圧Ｖsi-1’，Ｖsi）を利用して導出されたのち、輝度比α1、α2、……、αiを利用して画素Ｐ1〜画素Ｐnの輝度情報が補正される。【選択図】図２
2011070018.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素が２次元配置された表示領域と、複数のダミー画素が配置された非表示領域とを有する表示パネルと、
前記複数のダミー画素のうちの一の画素である基準画素に所定の大きさの定電流を流すと共に、前記複数のダミー画素のうち前記基準画素を除く全ての画素である複数の非基準画素に互いに異なる大きさの定電流を流して各ダミー画素を発光させる第１駆動部と、
各ダミー画素の間に所定の数ずつ配置されると共に、隣接する２つのダミー画素の発光光を検知して、隣接する２つのダミー画素の輝度情報を出力する複数の受光素子と、
隣接する２つのダミー画素の輝度比を、その２つのダミー画素の間に配置された受光素子から出力された輝度情報を利用して導出したのち、前記輝度比を利用して各ダミー画素の輝度情報を補正する第１演算部と、
前記第１演算部で補正された後の前記基準画素の第１輝度情報から前記基準画素の第１輝度劣化情報を導出すると共に、前記第１演算部で補正された後の前記非基準画素の第２輝度情報から各非基準画素の第２輝度劣化情報を導出する第２演算部と、
前記第１輝度劣化情報および前記第２輝度劣化情報から、前記第１輝度情報に対する前記第２輝度情報のべき係数を導出する第３演算部と、
前記第１輝度情報から前記基準画素の輝度の経時変化を表す第１輝度劣化関数を導出すると共に、前記第１輝度劣化関数および前記べき係数から、前記非基準画素の輝度の経時変化を表す第２輝度劣化関数を導出する第４演算部と
を備えた表示装置。
【請求項２】
前記第１演算部は、全てのダミー画素を消灯した状態で、各受光素子から前記輝度情報としてオフセット情報を取得したのち、隣接する２つのダミー画素の輝度比を、その２つのダミー画素の間に配置された受光素子から出力された輝度情報と、前記オフセット情報とを利用して導出する
請求項１に記載の表示装置。
【請求項３】
前記複数のダミー画素は、直線上に配置されている
請求項１または請求項２に記載の表示装置。
【請求項４】
前記第１輝度劣化関数、前記第２輝度劣化関数、および各表示画素の映像信号の履歴から、各表示画素の輝度劣化率を予測し、予測した各表示画素の輝度劣化率と、前記表示パネルのガンマ特性とから映像信号に対する補正量を導出する第５演算部と、
前記補正量を用いて前記映像信号を補正し、補正後の映像信号を前記複数の表示画素に出力する第２駆動部と
を備えた請求項１または請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルに発光素子が設けられた表示装置に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
しかし、有機ＥＬ素子では、通電する電流量に応じて素子が劣化し、輝度が低下するという問題がある。そのため、有機ＥＬ素子を表示装置の画素として用いた場合には、画素ごとに劣化の状況が異なることがある。例えば、時刻や表示チャンネルなどの情報が長時間、同じ場所に高輝度で表示されていた場合には、その部分の画素だけ劣化が早まる。その結果、劣化の早まった画素を含む部分に高輝度の映像が表示された場合には、劣化の早まった画素の部分だけが暗く表示される焼き付きという現象が生じてしまう。この焼き付きは非可逆性であることから、一旦、焼き付きが生じると、焼き付きが消えることはない。
【０００４】
焼き付きを防止する手法は、今までに多数提案されている。例えば、特許文献１では、表示領域外にダミー画素を設け、ダミー画素を発光させたときの端子電圧を検出することによりダミー画素の劣化度合いを見積もり、その見積もりを利用して映像信号を補正する方法が開示されている。また、例えば、特許文献２，３では、各表示画素内に光センサを配置し、光センサから出力される受光信号を利用して映像信号を補正する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５１４０３号公報
【特許文献２】特開２００８−５８４４６号公報
【特許文献３】国際公開番号ＷＯ２００６／０４６１９６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の手法では、表示領域内の画素の発光情報に基づいて画素の劣化度合いが見積もられておらず、映像信号を正確に補正することが不可能であることから、焼き付きを防止することはできないという問題があった。また、特許文献２，３の手法では、各画素内の光センサの光電変換効率がばらつくので、例えば、同一輝度を表示している２つの画素において、受光信号の大きさが異なってしまうことがある。その結果、正確に焼き付きを防止することができないという問題があった。
【０００７】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、正確に焼き付きを防止することの可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による表示装置は、複数の表示画素が２次元配置された表示領域と、複数のダミー画素が配置された非表示領域とを有する表示パネルを備えたものである。この表示装置は、また、複数のダミー画素のうちの一の画素である基準画素に所定の大きさの定電流を流すと共に、複数のダミー画素のうち基準画素を除く全ての画素である複数の非基準画素に互いに異なる大きさの定電流を流して各ダミー画素を発光させる第１駆動部を備えている。この表示装置は、さらに、各ダミー画素の間に所定の数ずつ配置されると共に、隣接する２つのダミー画素の発光光を検知して、隣接する２つのダミー画素の輝度情報を出力する複数の受光素子と、受光素子の出力を用いて所定の演算を行う演算部とを備えている。ここで、演算部は、第１演算部、第２演算部、第３演算部、および第４演算部を有している。第１演算部は、隣接する２つのダミー画素の輝度比を、その２つのダミー画素の間に配置された受光素子から出力された輝度情報を利用して導出したのち、輝度比を利用して各ダミー画素の輝度情報を補正するようになっている。第２演算部は、第１演算部で補正された後の基準画素の第１輝度情報から基準画素の第１輝度劣化情報を導出すると共に、第１演算部で補正された後の非基準画素の第２輝度情報から各非基準画素の第２輝度劣化情報を導出するようになっている。第３演算部は、第１輝度劣化情報および第２輝度劣化情報から、第１輝度情報に対する第２輝度情報のべき係数を導出するようになっている。第４演算部は、第１輝度情報から基準画素の輝度の経時変化を表す第１輝度劣化関数を導出すると共に、第１輝度劣化関数およびべき係数から、非基準画素の輝度の経時変化を表す第２輝度劣化関数を導出するようになっている。
【０００９】
本発明による表示装置では、表示パネルの非表示領域に設けられた複数のダミー画素のうちの一の画素である基準画素に所定の大きさの定電流が流され、複数のダミー画素のうち基準画素を除く全ての画素である複数の非基準画素に互いに異なる大きさの定電流が流される。これにより、その定電流の大きさに応じた輝度で各ダミー画素が発光し、各ダミー画素の間に所定の数ずつ配置された各受光素子において、隣接する２つのダミー画素の発光光が検知され、隣接する２つのダミー画素の輝度情報が出力される。その後、隣接する２つのダミー画素の輝度比が、その２つのダミー画素の間に配置された受光素子から出力された輝度情報を利用して導出されたのち、輝度比を利用して各ダミー画素の輝度情報が補正される。これにより、各ダミー画素の輝度情報から、各受光素子の光電変換効率のばらつきが取り除かれる。補正された後の基準画素の第１輝度情報から基準画素の第１輝度劣化情報が導出されると共に、補正された後の非基準画素の第２輝度情報から各非基準画素の第２輝度劣化情報が導出される。第１輝度劣化情報および第２輝度劣化情報から、第１輝度情報に対する第２輝度情報のべき係数が導出される。さらに、第１輝度情報から第１輝度劣化関数が導出されると共に、第１輝度劣化関数およびべき係数から第２輝度劣化関数が導出される。これにより、例えば、第１輝度劣化関数と、第１輝度劣化関数およびべき係数から得られた第２輝度劣化関数と、各表示画素の映像信号の履歴とを利用して、各表示画素の輝度劣化率を予測することができる。
【００１０】
ここで、本発明による表示装置において、第１演算部は、全てのダミー画素を消灯した状態で、各受光素子から前記輝度情報としてオフセット情報を取得してもよい。このようにした場合には、第１演算部は、例えば、隣接する２つのダミー画素の輝度比を、その２つのダミー画素の間に配置された受光素子から出力された輝度情報と、オフセット情報とを利用して導出することが可能となる。また、本発明による表示装置において、複数のダミー画素は、直線上に配置されていてもよい。
【００１１】
また、本発明による表示装置において、第４演算部は、第１輝度情報のうち最新の輝度情報と、第１輝度情報のうち最新ではない輝度情報とに合うように、第１輝度劣化関数のパラメータを更新してもよい。さらに、第４演算部は、第１輝度劣化関数のパラメータが更新された後の第１輝度劣化関数、およびべき係数から、第２輝度劣化関数のパラメータを更新してもよい。
【００１２】
また、本発明による表示装置において、第２演算部は、第１輝度劣化情報および第２輝度劣化情報を、例えば、以下の２つの方法のうちいずれか一方を用いることによって導出してもよい。
【００１３】
（１つ目の方法）
１つ目の方法において、第１輝度劣化情報は、第１輝度情報のうち最新の輝度情報の対数をとることにより得られた値と、第１輝度情報のうち最新ではない輝度情報の対数をとることにより得られた値との差分をとることにより導出される。また、第２輝度劣化情報は、第２輝度情報のうち最新の輝度情報の対数をとることにより得られた値と、第２輝度情報のうち最新ではない輝度情報の対数をとることにより得られた値との差分をとることにより導出される。
【００１４】
（２つ目の方法）
２つ目の方法において、第１輝度劣化情報は、第１輝度情報のうち最新の輝度情報と、第１輝度情報のうち最新ではない輝度情報との差分をとることにより導出される。また、第２輝度劣化情報は、第２輝度情報のうち最新の輝度情報と、第２輝度情報のうち最新ではない輝度情報との差分をとることにより導出される。
【００１５】
また、本発明による表示装置において、第３演算部は、べき係数を、例えば、上述の方法を用いて導出した第２輝度劣化情報を、上述の方法を用いて導出した第１輝度劣化情報で除算することにより導出してもよい。また、本発明による表示装置において、第２演算部は、第１輝度劣化情報および第２輝度劣化情報を導出する周期（サンプリング周期）を、複数のダミー画素の発光累積時間に応じて変化させてもよい。
【００１６】
また、本発明による表示装置において、複数の第１ダミー画素のうち低輝度で発光させる複数の低輝度画素が、それぞれ、複数の第２ダミー画素によって構成されていてもよい。そのようにした場合であって、複数の低輝度画素に基準画素が含まれるときには、第２演算部は、基準画素に含まれる複数の第２ダミー画素の輝度情報の平均値から第１輝度劣化情報を導出することが可能である。また、複数の低輝度画素に非基準画素が含まれるときには、第２演算部は、低輝度画素であって、かつ非基準画素である画素に含まれる複数の第２ダミー画素の輝度情報の平均値から第２輝度劣化情報を導出することが可能である。
【００１７】
また、本発明による表示装置において、基準画素の輝度が所定の値以下となった場合には、第２演算部は、複数の非基準画素のうちの一の画素を新たな基準画素に設定してもよい。そのようにした場合には、第２演算部は、その新たな基準画素の輝度情報から第１輝度劣化情報を導出すると共に、複数の非基準画素のうち新たに基準画素として設定された画素を除く全ての画素の第２輝度情報から各非基準画素の第２輝度劣化情報を導出することが可能である。
【発明の効果】
【００１８】
本発明による表示装置によれば、各ダミー画素の輝度情報から、各受光素子の光電変換効率のばらつきを取り除くようにした。これにより、高い精度で各表示画素の輝度劣化を予測することができる。また、例えば、第１輝度劣化関数と、第１輝度劣化関数およびべき係数から得られた第２輝度劣化関数と、各表示画素の映像信号の履歴とを利用して、各表示画素の輝度劣化率を予測することができるようにした。これにより、高い精度で各表示画素の輝度劣化を予測することができるので、正確に焼き付きを防止することができる。
【００１９】
また、本発明による表示装置において、隣接する２つのダミー画素の輝度比を、その２つのダミー画素の間に配置された受光素子から出力された輝度情報と、オフセット情報とを利用して導出した場合には、各受光素子の出力からオフセットを取り除くことができる。その結果、正確に焼き付きを防止することができる。
【００２０】
また、本発明による表示装置において、第１輝度情報のうち最新の輝度情報と、第１輝度情報のうち最新ではない輝度情報とに合うように、第１輝度劣化関数のパラメータを更新すると共に、第１輝度劣化関数のパラメータが更新された後の第１輝度劣化関数、第２輝度情報、およびべき係数から、第２輝度劣化関数のパラメータを更新するようにした場合には、観測時点のデータで、各表示画素の輝度劣化率を予測することができる。これにより、更新に必要なメモリ量および計算量を小さく抑えることができる。
【００２１】
また、本発明による表示装置において、サンプリング周期を複数のダミー画素の発光累積時間に応じて変化させるようにした場合には、例えば、発光累積時間が長時間に達し、輝度劣化があまり生じなくなったときに、サンプリング周期を長くすることができる。これにより、更新に必要な計算量を小さく抑えることができる。
【００２２】
また、本発明による表示装置において、各低輝度画素を複数の第２ダミー画素によって構成し、複数の第２ダミー画素の輝度情報の平均値から第１輝度劣化情報または第２輝度劣化情報を導出するようにした場合には、低輝度の第１ダミー画素における測定誤差を小さくすることができる。これにより、高い精度で低輝度の表示画素の輝度劣化を予測することができるので、焼き付きをより一層、正確に防止することができる。
【００２３】
また、本発明による表示装置において、基準画素の輝度が所定の値以下となった場合に、複数の非基準画素のうちの一の画素を新たな基準画素に設定し、第１輝度劣化情報および第２輝度劣化情報を導出するようにしたときには、基準画素に不具合が生じた場合でも、継続して、輝度劣化を予測することができる。これにより、輝度劣化の予測の信頼性を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施の形態に係る表示装置の構成の一例を表す概略図である。
【図２】非表示領域の構成の一例を表す概略図である。
【図３】画素回路の構成の一例を表す概略図である。
【図４】図１の表示パネルの構成の一例を表す上面図である。
【図５】輝度劣化率の経時変化の一例を初期輝度ごとに表す特性図である。
【図６】輝度劣化率と、初期輝度ＹSのダミー画素の輝度劣化率との関係の一例を表す関係図である。
【図７】べき係数ｎ（Ｙi，Ｙs）と、初期輝度の割合Ｙi／Ｙsとの関係の一例を表す関係図である。
【図８】時刻Ｔkでの輝度劣化率の予測値ＹS2と、時刻Ｔkでの輝度劣化率の測定値ＹS1との関係の一例を表す関係図である。
【図９】時刻Ｔk-1での輝度劣化関数Ｆs（ｔ）と、時刻Ｔkでの輝度劣化関数Ｆｓ（ｔ）との関係の一例を表す関係図である。
【図１０】べき係数の算定方法の一例について説明するための概念図である。
【図１１】時刻Ｔk-1でのべき係数ｎ（Ｙi，Ｙs）と、時刻Ｔkでのべき係数ｎ（Ｙi，Ｙs）との関係の一例を表す関係図である。
【図１２】輝度劣化関数Ｆi（ｔ）の算定方法の一例について説明するための概念図である。
【図１３】累積発光時間Ｔxyの導出方法の一例について説明するための概念図である。
【図１４】補正量ΔＳxyの導出方法の一例について説明するための概念図である。
【図１５】従来の補正方法を説明するための概念図である。
【図１６】加速係数αと、輝度劣化率との関係の一例を表す関係図である。
【図１７】加速係数αと、輝度劣化率との関係の他の例を表す関係図である。
【図１８】上記各実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図１９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２０】適用例３の外観を表す斜視図である。
【図２１】適用例４の外観を表す斜視図である。
【図２２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態(図１〜図１７)
２．変形例（図なし）
・初期輝度Ｙiの低い各ダミー画素１６を複数のダミー画素で構成した例
・基準画素に不具合が生じた場合に別のダミー画素１６を新たな基準画素に設定          するようにした例
・サンプリング周期ΔＴを可変にした例
・四則演算だけで、べき係数ｎ（Ｙi，Ｙs）を導出するようにした例
３．適用例(図１８〜図２２)
【００２６】
＜実施の形態＞
（表示装置１の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００２７】
表示パネル１０は、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが２次元配置された表示領域１２を有している。本実施の形態では、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素（表示画素１３）を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。表示パネル１０は、また、複数の有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂが２次元配置された非表示領域１５を有している。本実施の形態では、互いに隣り合う３つの有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂが１つの画素（ダミー画素１６）を構成している。なお、以下では、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂの総称として有機ＥＬ素子１４を適宜、用いるものとする。複数のダミー画素１６は、例えば、図２に示したように、直線上に（一列に）配置されており、互いに隣り合う２つのダミー画素１６の双方に１つずつ含まれる同色の有機ＥＬ素子１４（例えば、有機ＥＬ素子１４Ｒ）同士が互いに隣接して配置されている。
【００２８】
非表示領域１５には、さらに、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂから発せられた光を受光する受光素子群１７（受光部）が設けられている。受光素子群１７は、２次元配置された複数の受光素子１７Ｂからなる。複数の受光素子１７Ｂは、例えば、図２に示したように、各ダミー画素１６の間に所定の数ずつ配置されている。また、複数の受光素子１７Ｂは、例えば、図２に示したように、互いに隣り合う２つのダミー画素１６の双方に１つずつ含まれる同色の有機ＥＬ素子１４（例えば、有機ＥＬ素子１４Ｒ）の間に配置されている。これにより、各受光素子１７Ｂは、隣接する２つのダミー画素１６（各有機ＥＬ素子１４）から発せられた光（発光光）を検知して、隣接する２つのダミー画素１６の受光信号１７Ａ（輝度情報）を出力するようになっている。例えば、２次元配置された複数のダミー画素１６のうち配列の一端に配置された１番目のダミー画素１６（画素Ｐ0）と、画素Ｐ0に隣接する２番目のダミー画素１６（画素Ｐ1）との間に、複数の受光素子１７Ｂ（受光素子Ｓ1）が配置されている。同様に、例えば、画素Ｐ1と、画素Ｐ1に隣接する３番目のダミー画素１６（画素Ｐ2）との間に、複数の受光素子１７Ｂ（受光素子Ｓ2）が配置されている。つまり、２次元配置された複数のダミー画素１６のうち画素Ｐ0側からｉ番目のダミー画素１６（画素Ｐi―1）と、２次元配置された複数のダミー画素１６のうち画素Ｐ0側からｉ＋１番目のダミー画素１６（画素Ｐi）との間に、複数の受光素子１７Ｂ（受光素子Ｓi）が配置されている。
【００２９】
各受光素子１７Ｂは、例えば、フォトダイオードによって構成されている。従って、各受光素子１７Ｂから出力される電圧Ｖsi（受光素子１７Ｂ）は、Ｖoi＋Ｅi×Ｌiで表される。ここで、Ｖoはオフセット電圧であり、Ｅiは光電変換効率であり、Ｌiは入力輝度である。オフセット電圧Ｖoiは、全てのダミー画素１６を消灯した状態のときに、各受光素子１７Ｂから得られる電圧（受光素子１７Ｂ）に等しい。
【００３０】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、ダミー画素・受光素子群駆動回路２５、受光信号処理回路２６および記憶回路２７を有している。
【００３１】
（画素回路１８）
図３は、表示領域１２内の回路構成の一例を表したものである。表示領域１２内には、複数の画素回路１８が個々の有機ＥＬ素子１１と対となって２次元配置されている。各画素回路１８は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００３２】
表示領域１２において、列方向には信号線ＤＴＬが複数配置され、行方向には走査線ＷＳＬおよび電源線Ｖｃｃがそれぞれ複数配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのいずれか一つ（サブピクセル）が設けられている。各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線Ｖｃｃは、電源の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００３３】
（表示パネル１０の上面構成）
図４は、表示パネル１０の上面構成の一例を表したものである。表示パネル１０は、例えば、駆動パネル３０と封止パネル４０とが封止層（図示せず）を介して貼り合わされた構造となっている。
【００３４】
駆動パネル３０は、図４に示していないが、表示領域１２に、２次元配置された複数の有機ＥＬ素子１１と、各有機ＥＬ素子１１に隣接して配置された複数の画素回路１８とを有している。駆動パネル３０は、また、図４に示していないが、非表示領域１５に、２次元配置された複数の有機ＥＬ素子１４と、各有機ＥＬ素子１４に隣接して配置された複数の受光素子とを有している。
【００３５】
駆動パネル３０の一辺（長辺）には、例えば、図４に示したように、複数の映像信号供給ＴＡＢ５１と、制御信号供給ＴＣＰ５４と、受光信号出力ＴＣＰ５５とが取り付けられている。駆動パネル３０の他の辺（短辺）には、例えば、走査信号供給ＴＡＢ５２が取り付けられている。また、駆動パネル３０の一辺（長辺）であって、かつ映像信号供給ＴＡＢ５１とは異なる辺には、例えば、電源供給ＴＣＰ５３が取り付けられている。映像信号供給ＴＡＢ５１は、信号線駆動回路２３の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。走査信号供給ＴＡＢ５２は、走査線駆動回路２４の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源供給ＴＣＰ５３は、外部の電源と電源線Ｖｃｃとを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。制御信号供給ＴＣＰ５４は、外部のダミー画素・受光素子群駆動回路２５と、ダミー画素１６および受光素子群１７とを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。受光信号出力ＴＣＰ５５は、外部の受光信号処理回路２６と、受光素子群１７とを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。なお、信号線駆動回路２３および走査線駆動回路２４は、ＴＡＢに形成されていなくてもよく、例えば、駆動パネル３０に形成されていてもよい。
【００３６】
封止パネル４０は、例えば、有機ＥＬ素子１１，１３を封止する封止基板（図示せず）と、カラーフィルタ（図示せず）とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機ＥＬ素子１１の光が通過する領域に設けられている。カラーフィルタは、例えば、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ（図示せず）を有している。封止パネル４０は、例えば、さらに、光反射部（図示せず）を有している。光反射部は、有機ＥＬ素子１４から発せられた光を反射して、受光素子群１７に入射させるものであり、例えば、封止基板の表面のうち有機ＥＬ素子１４の光が通過する領域に設けられている。
【００３７】
（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、ダミー画素・受光素子群駆動回路２５、および受光信号処理回路２６が連動して動作するように制御するものである。
【００３８】
タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２、ダミー画素・受光素子群駆動回路２５、受光信号処理回路２６および記憶回路２７などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。
【００３９】
映像信号処理回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。本実施の形態では、映像信号処理回路２２は、記憶回路２７から読み出した補正情報２６Ａ（後述）を用いて映像信号２０Ａを補正するようになっている。映像信号処理回路２２は、例えば、一水平期間ごとに、記憶回路２７から、補正情報２６Ａとして１ライン分の各表示画素１３の補正量ΔＳxy（後述）を読み出し、読み出した補正量ΔＳxyを用いて映像信号２０Ａを補正し、補正後の映像信号２２Ａを信号線駆動回路２３に出力するようになっている。
【００４０】
信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力するものである。信号線駆動回路２３は、例えば、図４に示したように、駆動パネル３０の一辺（長辺）に取り付けられた映像信号供給ＴＡＢ５１に設けられている。走査線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。走査線駆動回路２４は、例えば、図４に示したように、駆動パネル３０の他の辺（短辺）に取り付けられた走査信号供給ＴＡＢ５２に設けられている。
【００４１】
受光信号処理回路２６は、受光素子群１７から入力された受光信号１７Ａに基づいて、補正情報２６Ａを導出し、導出した補正情報２６Ａを、制御信号２１Ａの入力に応じて（同期して）記憶回路２７に出力するようになっている。なお、補正情報２６Ａの導出方法については、後に詳述する。記憶回路２７は、受光信号処理回路２６から入力された補正情報２６Ａを格納するものである。記憶回路２７は、格納した補正情報２６Ａを、映像信号処理回路２２によって読み出すことができるようになっている。
【００４２】
ダミー画素・受光素子群駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数のダミー画素１６のうち画素Ｐ1〜画素Ｐnに互いに異なる大きさの定電流を流して画素Ｐ1〜画素Ｐnを発光させるものである。ダミー画素・受光素子群駆動回路２５は、ダミー画素１６の数がｎ＋１個である場合に、例えば、２次元配置された複数のダミー画素１６のうち画素Ｐ0側から２番目のダミー画素１６（画素Ｐ1）には初期輝度がＹ1となるような定電流を流し、３番目のダミー画素１６には初期輝度がＹ2（＞Ｙ1）となるような定電流を流し、ｎ＋１番目のダミー画素１６には初期輝度がＹn（＞Ｙn-1）となるような定電流を流すようになっている。つまり、ダミー画素・受光素子群駆動回路２５は、ダミー画素１６の数がｎ＋１個である場合に、ｉ＋１番目のダミー画素１６には初期輝度がＹi（＞Ｙi-1）となるような定電流を流すようになっている。ダミー画素・受光素子群駆動回路２５は、例えば、画素Ｐ0〜画素Ｐnに電流を流した時間を計測するようになっている。
【００４３】
さらに、ダミー画素・受光素子群駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数のダミー画素１６のうち画素Ｐ0に所定の大きさの定電流を流して画素Ｐ0を発光させるものである。ダミー画素・受光素子群駆動回路２５は、画素Ｐ0を、基準画素として設定しており、後述の輝度劣化率の導出に際して基準となる輝度で画素Ｐ0を発光させるようになっている。なお、ダミー画素・受光素子群駆動回路２５は、画素Ｐ1〜画素Ｐnを、非基準画素（階調画素）として設定しており、後述の輝度劣化率の導出に際して階調ごとの輝度で画素Ｐ1〜画素Ｐnを発光させるようになっている。
【００４４】
ダミー画素・受光素子群駆動回路２５は、例えば、後述の輝度比Ｌ1／Ｌ0を導出するときに、画素Ｐ0、画素Ｐ1に定電流を流し、後述の輝度比Ｌ2／Ｌ1を導出するときに、画素Ｐ1、画素Ｐ2に定電流を流すようになっている。つまり、ダミー画素・受光素子群駆動回路２５は、後述の輝度比Ｌi／Ｌi-1を導出するときに、画素Ｐi-1、画素Ｐiに定電流を流すと共に、画素Ｐ0〜画素Ｐi-2と、画素Ｐi+1〜画素Ｐnとには電流を流さないようになっている。
【００４５】
なお、各ダミー画素１６の輝度は、各ダミー画素１６に定電流を流し続けた場合であっても、例えば、図５に示したように、時間の経過に伴って、徐々に低下する。これは、各ダミー画素１６に含まれる有機ＥＬ素子１４が通電時間（発光積算時間）に応じて劣化していく性質を有しており、その劣化の進行度に応じて発光輝度が低下するからである。なお、図５中のＹsは、各ダミー画素１６のうち基準画素として設定された画素Ｐ0の初期輝度である。
【００４６】
また、各ダミー画素１６の輝度劣化率の変移は一様ではない。例えば、図６に示したように、初期輝度Ｙsのダミー画素１６（画素Ｐ0）の輝度劣化率を横軸にとると、画素Ｐ0の初期輝度Ｙsよりも小さな初期輝度のダミー画素１６の輝度劣化率の変移は、当初は画素Ｐ0の輝度劣化よりも緩やかであることがわかる。一方、画素Ｐ0の初期輝度Ｙsよりも大きな初期輝度のダミー画素１６の輝度劣化率の変移は、当初は画素Ｐ0の輝度劣化よりも急峻であることがわかる。図６に例示した各ダミー画素１６の輝度劣化率の変移を式で表すと以下のようになる。
【数１】
2011070018.tif 000003
【００４７】
数１において、Ｄiは、画素Ｐiの輝度劣化率である。Ｄsは、画素Ｐ0の輝度劣化率である。ｎ（Ｙi，Ｙs）は、画素Ｐ0の輝度に対する画素Ｐiの輝度のべき係数である。べき係数ｎ（Ｙi，Ｙs）は、例えば、以下の式に示したように、（Ｌｏｇ（Ｙi（Ｔk））−Ｌｏｇ（Ｙi（Ｔk-1）））を（Ｌｏｇ（Ｙs（Ｔk））−Ｌｏｇ（Ｙs（Ｔk-1）））で除算することにより導出される。
【数２】
2011070018.tif 000004
【００４８】
数２において、Ｌｏｇ（Ｙs（Ｔk））はＹs（Ｔk）の対数であり、Ｌｏｇ（Ｙs（Ｔk-1））はＹs（Ｔk-1）の対数であり、Ｌｏｇ（Ｙi（Ｔk））はＹi（Ｔk）の対数であり、Ｌｏｇ（Ｙi（Ｔk-1））はＹi（Ｔk-1）の対数である。なお、数２の右辺の分母（Ｌｏｇ（Ｙs（Ｔk））−Ｌｏｇ（Ｙs（Ｔk-1）））は、本発明の「第１輝度劣化情報」の一具体例に相当する。また、数２の右辺の分子（Ｌｏｇ（Ｙi（Ｔk））−Ｌｏｇ（Ｙi（Ｔk-1）））は、本発明の「第２輝度劣化情報」の一具体例に相当する。
【００４９】
また、数２において、Ｙs（Ｔk）は、時刻Ｔkにおける画素Ｐ0の受光信号１７Ａ（輝度情報）であり、画素Ｐ0の輝度情報のうちで最新の輝度情報に相当する。また、Ｙs（Ｔk-1）は、時刻Ｔk-1（＜時刻Ｔk）における画素Ｐ0の受光信号１７Ａ（輝度情報）であり、画素Ｐ0の輝度情報のうちで最新ではない輝度情報に相当する。Ｙi（Ｔk）は、時刻Ｔkにおける画素Ｐiの受光信号１７Ａ（輝度情報）であり、画素Ｐiの輝度情報のうちで最新の輝度情報に相当する。Ｙi（Ｔk-1）は、時刻Ｔk-1における画素Ｐiの受光信号１７Ａ（輝度情報）であり、画素Ｐiの輝度情報のうちで最新ではない輝度情報に相当する。時刻Ｔk-1と時刻Ｔkとの関係は、例えば、以下の式で表される。
【数３】
2011070018.tif 000005
【００５０】
数３において、ΔＴはサンプリング周期である。ここで、サンプリング周期ΔＴとは、例えば、受光信号処理回路２６が数２の右辺の分母の値および分子の値を導出する周期を指している。受光信号処理回路２６は、サンプリング周期ΔＴを常に一定にしている。
【００５１】
上記のようにして導出したべき係数ｎ（Ｙi，Ｙs）は、例えば、図７に示したように、横軸を、画素Ｐ0の初期輝度Ｙsに対する各画素Ｐiの初期輝度Ｙiの割合（Ｙi／Ｙs）とすると、時刻Ｔkにおいて、初期輝度Ｙiが大きくなるにつれて大きくなる右肩上がりの曲線を描く。なお、数２からも明らかなように、べき係数ｎ（Ｙi，Ｙs）は、Ｙs／Ｙsにおいて１である。
【００５２】
次に、図２、図８〜図１４を参照して、映像信号２０Ａの補正に用いる補正情報２６Ａの導出方法について説明する。
【００５３】
（初期設定）
まず、初期設定について説明する。受光信号処理回路２６は、複数のダミー画素１６のうちの配列の一端に配置された１番目のダミー画素１６（画素Ｐ0）を基準画素として設定する。本実施の形態では、この基準画素は、他のダミー画素１６（非基準画素）に変更されることはなく、常に、同一のダミー画素１６に設定される。
【００５４】
次に、受光信号処理回路２６は、受光素子群１７から受光信号１７Ａを取得する。具体的には、受光信号処理回路２６は、まず、時刻ＴAにおいて、全てのダミー画素１６を消灯灯した状態で、各受光素子１７Ｂから受光信号１７Ａ（オフセット電圧Ｖoi）を取得する。次に、受光信号処理回路２６は、時刻ＴBにおいて画素Ｐ0を点灯した状態で、画素Ｐ0の受光信号１７Ａ（電圧Ｖs0）を受光素子Ｓ1から取得する。その後、受光信号処理回路２６は、時刻ＴCにおいて画素Ｐ0を消灯すると共に画素Ｐ1を点灯した状態で、時刻ＴBのときと同じ受光素子Ｓ1から画素Ｐ1の受光信号１７Ａ（電圧Ｖs1）を取得する。次に、受光信号処理回路２６は、時刻ＴDにおいて画素Ｐ1を点灯した状態で、画素Ｐ1の受光信号１７Ａ（電圧Ｖs1’）を時刻ＴCのときとは異なる受光素子Ｓ2から取得する。その後、受光信号処理回路２６は、時刻ＴEにおいて画素Ｐ1を消灯すると共に画素Ｐ2を点灯した状態で、時刻ＴDのときと同じ受光素子Ｓ2から画素Ｐ2の受光信号１７Ａ（電圧Ｖs2）を取得する。同様にして、受光信号処理回路２６は、画素Ｐi-1を点灯した状態で、画素Ｐi-1の受光信号１７Ａ（電圧Ｖsi-1’）を先の受光素子Ｓi-1とは異なる受光素子Ｓiから取得する。その後、受光信号処理回路２６は、画素Ｐi-1を消灯すると共に画素Ｐiを点灯した状態で、先の受光素子Ｓiと同じ受光素子Ｓiから画素Ｐiの受光信号１７Ａ（電圧Ｖsi）を取得する。
【００５５】
次に、受光信号処理回路２６は、隣接する２つのダミー画素１６の輝度比を、その２つのダミー画素１６の間に配置された受光素子１７Ｂから取得した受光信号１７Ａなどを利用して導出する。具体的には、受光信号処理回路２６は、図２に示したように、受光素子Ｓ1のオフセット電圧Ｖo1と、受光素子Ｓ1から取得した画素Ｐ0の輝度情報（電圧Ｖs0）および画素Ｐ1の輝度情報（電圧Ｖs1）とを用いて、画素Ｐ0，Ｐ1の輝度比α1（＝Ｌ1／Ｌo）を導出する。次に、受光信号処理回路２６は、図２に示したように、受光素子Ｓ2のオフセット電圧Ｖo2と、受光素子Ｓ2から取得した画素Ｐ1の輝度情報（電圧Ｖs1’）および画素Ｐ1の輝度情報（電圧Ｖs2）とを用いて、画素Ｐ1，Ｐ2の輝度比α2（＝Ｌ2／Ｌ1）を導出する。同様にして、受光信号処理回路２６は、図２に示したように、受光素子Ｓiのオフセット電圧Ｖoiと、受光素子Ｓiから取得した画素Ｐi-1の輝度情報（電圧Ｖsi-1’）および画素Ｐiの輝度情報（電圧Ｖsi）とを用いて、画素Ｐi-1，Ｐiの輝度比αi（＝Ｌi／Ｌi-1）を導出する。
【００５６】
次に、受光信号処理回路２６は、初期輝度Ｙsの画素Ｐ0の輝度に対する初期輝度Ｙiの画素Ｐi（画素Ｐ1〜画素Ｐn）の輝度の劣化率（画素Ｐiの輝度劣化率Ｌi／Ｌo）を導出する。具体的には、受光信号処理回路２６は、図２に示したように、先に導出した輝度比α1、α2、……、およびαiを互いに掛け合わせることにより、画素Ｐiの輝度劣化率Ｌi／Ｌoを導出する。
【００５７】
なお、輝度比αiには、光電変換効率Ｅiが含まれていない。そのため、輝度比αiを用いて導出した輝度劣化率Ｌi／Ｌoについても、光電変換効率Ｅiが含まれていない。従って、光電変換効率Ｅiの、ダミー画素１６ごとのばらつきの影響のない輝度劣化率Ｌi／Ｌoが得られる。
【００５８】
ところで、本実施の形態では、入力輝度Ｌ0は、既知である。そのため、初期輝度Ｙiの画素Ｐiの輝度に相当する入力輝度Ｌiは、図２に示したように、輝度比α1、α2、……、およびαiを互いに掛け合わせたものに、入力輝度Ｌ0を掛けることにより導出される。そこで、受光信号処理回路２６は、輝度比α1、α2、……、およびαiを互いに掛け合わせたものに、入力輝度Ｌ0を掛けることにより、初期輝度Ｙiの画素Ｐi（画素Ｐ1〜画素Ｐn）の、時刻Ｔ1の時点における輝度Ｙi（Ｔ1）と、初期輝度Ｙiの画素Ｐi（画素Ｐ1〜画素Ｐn）の、時刻Ｔ2（＞時刻Ｔ1）の時点における輝度Ｙi（Ｔ2）とを導出する。さらに、受光信号処理回路２６は、輝度比α1、α2、……、およびαiを互いに掛け合わせたものに、入力輝度Ｌ0を掛けることにより、初期輝度Ｙsの画素Ｐ0の、時刻Ｔ1の時点における輝度Ｙs（Ｔ1）と、初期輝度Ｙsの画素Ｐ0の、時刻Ｔ2の時点における輝度Ｙs（Ｔ2）とを導出する。このようにして、本実施の形態では、受光信号処理回路２６は、輝度比α1、α2、……、およびαiを利用して、各ダミー画素１６の輝度情報を補正する。
【００５９】
次に、受光信号処理回路２６は、画素Ｐ0の輝度情報（Ｙs（Ｔ1）、Ｙs（Ｔ2））から、画素Ｐ0の輝度劣化情報（Ｌｏｇ（Ｙs（Ｔ2））−Ｌｏｇ（Ｙs（Ｔ1）））を導出する。さらに、受光信号処理回路２６は、画素Ｐi（画素Ｐ1〜画素Ｐn）の輝度情報（Ｙi（Ｔ1）、Ｙi（Ｔ2））から、画素Ｐi（画素Ｐ1〜画素Ｐn）の輝度劣化情報（Ｌｏｇ（Ｙi（Ｔ2））−Ｌｏｇ（Ｙi（Ｔ1）））を導出する。
【００６０】
次に、受光信号処理回路２６は、画素Ｐ0の輝度劣化情報、および画素Ｐ1〜画素Ｐnの輝度劣化情報から、時刻Ｔ2の時点における、画素Ｐ0の輝度情報に対する画素Ｐ1〜画素Ｐnの輝度情報のべき係数ｎ（Ｙi，Ｙs）を導出する。続いて、受光信号処理回路２６は、画素Ｐ0の輝度情報から、時刻Ｔ2の時点における、画素Ｐ0の輝度の経時変化を表す輝度劣化関数Ｆｓ（ｔ）（第１輝度劣化関数）を導出する。さらに、受光信号処理回路２６は、輝度劣化関数Ｆｓ（ｔ）およびべき係数ｎ（Ｙi，Ｙs）から、時刻Ｔ2の時点における、画素Ｐ1〜画素Ｐnの輝度の経時変化を表す輝度劣化関数Ｆi（ｔ）（第２輝度劣化関数）を導出する。このようにして、受光信号処理回路２６は、初期の輝度情報を用いて、時刻Ｔ2の時点における輝度劣化関数Ｆｓ（ｔ），Ｆi（ｔ）を導出する。
【００６１】
（データの更新）
次に、データの更新について説明する。受光信号処理回路２６は、時刻Ｔk-1，Ｔkにおいて、画素Ｐ0の輝度情報（Ｙs（Ｔk-1）、Ｙs（Ｔk））と、画素Ｐ1〜画素Ｐnの輝度情報（Ｙi（Ｔk-1）、Ｙi（Ｔk））を上記と同様にして導出する。このときの画素Ｐ0の輝度Ｙs（Ｔk）をＹs1とする（図８参照）。次に、受光信号処理回路２６は、時刻Ｔk-1の時点における輝度劣化関数Ｆｓ（ｔ）から、時刻Ｔkにおける画素Ｐ0の輝度情報を予測する。このときの予測値をＹs2とする（図８参照）。続いて、受光信号処理回路２６は、測定値Ｙs1と予測値Ｙs2とを比較して、測定値Ｙs1と予測値Ｙs2とが互いに一致するか否かを判定する。その結果、例えば、測定値Ｙs1が予測値Ｙs2と一致する場合には、受光信号処理回路２６は、時刻Ｔk-1の時点における輝度劣化関数Ｆｓ（ｔ）を、時刻Ｔkの時点における輝度劣化関数Ｆｓ（ｔ）とする。一方、受光信号処理回路２６は、測定値Ｙs1と予測値Ｙs2とを比較して、例えば、測定値Ｙs1が予測値Ｙs2と異なる場合には、受光信号処理回路２６は、画素Ｐ0の輝度Ｙs（Ｔk）から、時刻Ｔkの時点における輝度劣化関数Ｆｓ（ｔ）（第１輝度劣化関数）を導出する。
【００６２】
次に、受光信号処理回路２６は、画素Ｐ0の輝度情報（Ｙs（Ｔk-1）、Ｙs（Ｔk））から、画素Ｐ0の輝度劣化情報（Ｌｏｇ（Ｙs（Ｔk））−Ｌｏｇ（Ｙs（Ｔk-1）））を導出する。さらに、受光信号処理回路２６は、画素Ｐ1〜画素Ｐnの輝度情報（Ｙi（Ｔk-1）、Ｙi（Ｔk））から、画素Ｐ1〜画素Ｐnの輝度劣化情報（Ｌｏｇ（Ｙi（Ｔk））−Ｌｏｇ（Ｙi（Ｔk-1）））を導出する。次に、受光信号処理回路２６は、画素Ｐ0の輝度劣化情報、および画素Ｐ1〜画素Ｐnの輝度劣化情報から、時刻Ｔkの時点におけるべき係数ｎ（Ｙi，Ｙs）を導出する。
【００６３】
次に、受光信号処理回路２６は、時刻Ｔk-1の時点における輝度劣化関数Ｆｓ（ｔ）のパラメータ（例えば、ｐ１，ｐ２，……，ｐｍ）を、時刻Ｔkの時点における輝度劣化関数Ｆｓ（ｔ）のパラメータ（例えば、ｐ１’，ｐ２’，……，ｐｍ’）に更新する（図９参照）。つまり、受光信号処理回路２６は、画素Ｐ0の輝度情報のうち最新の輝度情報（Ｙs（Ｔk））と、画素Ｐ0の輝度情報のうち最新ではない輝度情報（Ｙs（Ｔk-1））とに合うように、輝度劣化関数Ｆｓ（ｔ）のパラメータを更新する。受光信号処理回路２６は、例えば、新たに求めた輝度劣化関数Ｆｓ（ｔ）のパラメータを記憶回路２７に格納する。
【００６４】
次に、受光信号処理回路２６は、時刻Ｔkの時点における輝度劣化関数Ｆｓ（ｔ）（図１０参照）と、べき係数ｎ（Ｙi，Ｙs）（図１１参照）とから、時刻Ｔkの時点における輝度劣化関数Ｆi（ｔ）（第２輝度劣化関数）を導出する（図１２参照）。具体的には、受光信号処理回路２６は、以下の式を用いて、時刻Ｔkの時点における輝度劣化関数Ｆi（ｔ）を導出する。
【数４】
2011070018.tif 000006
【００６５】
次に、受光信号処理回路２６は、時刻Ｔk-1の時点における画素Ｐ1〜画素Ｐnの輝度劣化関数Ｆi（ｔ）のパラメータを、時刻Ｔkの時点における画素Ｐ1〜画素Ｐnの輝度劣化関数Ｆi（ｔ）のパラメータに更新する。受光信号処理回路２６は、例えば、新たに求めた輝度劣化関数Ｆi（ｔ）のパラメータを記憶回路２７に格納する。
【００６６】
（輝度劣化率の予測）
次に、受光信号処理回路２６は、次のサンプリング期間が到来するまでの間、各表示画素１３の輝度劣化率を予測する。具体的には、受光信号処理回路２６は、輝度劣化関数Ｆｓ（ｔ）、輝度劣化関数Ｆi（ｔ）、および各表示画素１３の映像信号２０Ａの履歴から、各表示画素１３の、基準輝度における発光積算時間Ｔxyを導出する。受光信号処理回路２６は、各表示画素１３の、基準輝度における発光積算時間Ｔxyを、例えば、以下のようにして求める。
【００６７】
図１３は、各表示画素１３の、基準輝度における発光積算時間Ｔxyの導出過程を模式的に表したものである。例えば、図１３に示したように、ある表示画素１３の輝度が、時刻Ｔ＝０〜ｔ1の間、初期輝度Ｙ1で発光し、時刻Ｔ＝ｔ1〜ｔ2の間、初期輝度Ｙ2で発光し、時刻Ｔ＝ｔ2〜ｔ3の間、初期輝度Ｙnで発光したとする。このとき、この表示画素１３の輝度は、厳密には、時刻Ｔ＝０〜ｔ1の間、初期輝度Ｙ1の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ1〜ｔ2の間、初期輝度Ｙ2の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ2〜ｔ3の間、初期輝度Ｙnの劣化曲線に沿って劣化する。その結果、この表示画素１３の輝度は、例えば、図１３に示したように４８％まで劣化したとする。したがって、基準画素の輝度劣化曲線（Ｆs（ｔ））において劣化率が４８％となるときの時間を求めることにより、この表示画素１３の、基準輝度における発光積算時間Ｔxyを求めることができる。このように、各階調における輝度劣化曲線上を入力信号の大きさ（階調）に応じて追跡することにより、各表示画素１３の、基準輝度における発光積算時間Ｔxy、および各表示画素１３の輝度劣化率を求めることができる。
【００６８】
（補正量の導出）
次に、受光信号処理回路２６は、求めた発光積算時間Ｔxy（または、予測した各表示画素１３の輝度劣化率）と、表示パネル１０ガンマ特性とから映像信号に対する補正量を導出する。受光信号処理回路２６は、映像信号に対する補正量を、例えば、以下のようにして求める。
【００６９】
図１４は、Ｔ＝０，Ｔxyにおける階調（映像信号２０Ａの値）と輝度との関係の一例を表したものである。Ｔ＝０における階調−輝度特性は、いわゆるガンマ特性と呼ばれるものである。Ｔ＝Ｔxyにおける階調−輝度特性は、ガンマ特性に対して、全階調において、輝度を４８％にまで減衰させたものである。ここで、ある表示画素１３において、映像信号２０Ａの値がＳxyであったとすると、この表示画素１３の輝度は、初期には、図中の白丸に対応する値となっていたことがわかる。つまり、この表示画素１３の輝度は、初期から発光積算時間Ｔxyだけ経過したときに、初期の輝度から４８％にまで減衰した値となっている、と予測することができる。
【００７０】
そこで、受光信号処理回路２６は、初期から発光積算時間Ｔxyだけ経過したときの輝度が初期の輝度と等しくなるように、映像信号２０Ａ（Ｓxy）に加える補正量ΔＳxyを導出する。最後に、受光信号処理回路２６は、補正量ΔＳxyを、補正情報２６Ａとして記憶回路２７に格納する。
【００７１】
（動作・効果）
次に、本実施の形態の表示装置１の動作および効果について説明する。表示装置１に対して映像信号２０Ａおよび同期信号２０Ｂが入力される。すると、信号線駆動回路２３および走査線駆動回路２４によって各表示画素１３が駆動され、各表示画素１３の映像信号２０Ａに応じた映像が表示領域１２に表示される。さらに、ダミー画素・受光素子群駆動回路２５によって各ダミー画素１６が順次、駆動されると同時に受光素子群１７も駆動される。これにより、複数のダミー画素１６のうち画素Ｐ1〜画素Ｐnに、互いに異なる大きさの定電流が流され、その定電流の大きさに応じた輝度で画素Ｐ1〜画素Ｐnが発光する。さらに、複数のダミー画素１６のうち画素Ｐ0に、所定の大きさの定電流が流され、その定電流の大きさに応じた輝度で画素Ｐ0が発光する。その結果、各ダミー画素１６の発光光が受光素子群１７で検知されるので、受光素子群１７から、各ダミー画素１６の発光光に対応する受光信号１７Ａが出力される。次に、受光信号処理回路２６によって、以下の処理が行われる。すなわち、まず、受光信号１７Ａから、輝度比α1、α2、……、およびαiが導出される。次に、輝度比α1、α2、……、およびαiを互いに掛け合わせたものに、入力輝度Ｌ0を掛けることにより、初期輝度Ｙiの画素Ｐi（画素Ｐ1〜画素Ｐn）の、時刻Ｔk-1の時点における輝度Ｙi（Ｔk-1）と、初期輝度Ｙiの画素Ｐi（画素Ｐ1〜画素Ｐn）の、時刻Ｔk（＞時刻Ｔ1）の時点における輝度Ｙi（Ｔk）とが導出される。さらに、輝度比α1、α2、……、およびαiを互いに掛け合わせたものに、入力輝度Ｌ0を掛けることにより、初期輝度Ｙsの画素Ｐ0の、時刻Ｔk-1の時点における輝度Ｙs（Ｔk-1）と、初期輝度Ｙsの画素Ｐ0の、時刻Ｔkの時点における輝度Ｙs（Ｔk）とが導出される。画素Ｐ0の輝度劣化情報（Ｌｏｇ（Ｙs（Ｔk））−Ｌｏｇ（Ｙs（Ｔk-1）））、および画素Ｐ1〜画素Ｐnの輝度劣化情報（Ｌｏｇ（Ｙi（Ｔk））−Ｌｏｇ（Ｙi（Ｔk-1）））から、時刻Ｔkの時点におけるべき係数ｎ（Ｙi，Ｙs）が導出される。次に、画素Ｐ0の輝度情報（Ｙs（Ｔk-1）、Ｙs（Ｔk））から画素Ｐ0の輝度劣化関数Ｆs（ｔ）が導出されると共に、輝度劣化関数Ｆs（ｔ）およびべき係数ｎ（Ｙi，Ｙs）から画素Ｐ1〜画素Ｐnの輝度劣化関数Ｆi（ｔ）が導出される。次に、輝度劣化関数Ｆs（ｔ）と、輝度劣化関数Ｆi（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の、基準輝度における発光積算時間Ｔxyおよび各表示画素１３の輝度劣化率が予測される。次に、初期から発光積算時間Ｔxyだけ経過したときの輝度が初期の輝度と等しくなるように、各表示画素１３の映像信号２０Ａ（Ｓxy）に対して補正量ΔＳxyが加えられる。これにより、各表示画素１３の輝度が初期の輝度となる。
【００７２】
このように、本実施の形態では、輝度劣化関数Ｆs（ｔ）と、輝度劣化関数Ｆs（ｔ）およびべき係数ｎ（Ｙi，Ｙs）から得られた輝度劣化関数Ｆi（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の輝度劣化率が予測される。これにより、高い精度で各表示画素１３の輝度劣化を予測することができるので、各表示画素１３の輝度が初期の輝度となるように、各表示画素１３の映像信号２０Ａ（Ｓxy）に対して的確な補正量ΔＳxyを加えることができる。その結果、正確に焼き付きを防止することができる。
【００７３】
ところで、各表示画素１３の輝度劣化率を予測する手法の１つとして、例えば、加速係数αを用いる方法がある。この方法では、まず、例えば、図１５の破線に示したように、初期輝度Ｙiのダミー画素１６の輝度劣化率が初期輝度Ｙsのダミー画素１６の輝度劣化率と同一となるときの時間Ｔを求めておく。次に、例えば、図１６に示したように、横軸をＬｏｇ（Ｙi／Ｙs）とし、縦軸をＬｏｇ（Ｔ）として、時間Ｔをプロットすると共に、輝度劣化率の大きさごとにプロットを直線で結んだのち、その直線の傾きを輝度劣化率の大きさごとに求める。この傾きが、上記の加速係数αとなる。続いて、例えば、図１７に示したように、横軸を輝度劣化率Ｄとし、縦軸を加速係数αとして、加速係数αをプロットする。そして、この手法では、このプロットから、各表示画素１３の輝度劣化率を予測する。具体的には、以下の式を用いて、各表示画素１３の輝度劣化率を予測する。
【数５】
2011070018.tif 000007
【００７４】
数５において、Ｔ（Ｄx，Ｙi）は、初期輝度Ｙiのダミー画素１６が輝度劣化率Ｄxに到達するまでの時間（到達時間）である。Ｔ（Ｄx，Ｙs）は、初期輝度Ｙsのダミー画素１６が輝度劣化率Ｄxに到達するまでの時間（到達時間）である。α（Ｄx）は、輝度劣化率Ｄxにおける加速係数αである。
【００７５】
しかし、上記の手法では、以下の問題がある。例えば、図１５に示したように、ある時刻Ｔxまでは、初期輝度Ｙiのダミー画素１６の輝度劣化率が求められているとする。このとき、初期輝度Ｙ1のダミー画素１６の輝度劣化率が８０％であるとする。初期輝度Ｙ1を除く他の初期輝度Ｙiのダミー画素１６の輝度劣化率は、時刻Ｔxにおいて、通常、８０％よりも小さくなる。例えば、初期輝度Ｙsのダミー画素１６の輝度劣化率は、時刻Ｔxにおいて、６５％となっており、初期輝度Ｙnのダミー画素１６の輝度劣化率は、時刻Ｔxにおいて、３５％となっている。加速係数αは、ある劣化率に到達するのに要する時間を、初期輝度Ｙ1〜Ｙnの全てのダミー画素１６において求めることにより導き出される。そのため、時刻Ｔxまでに得られた各ダミー画素１６の輝度劣化率のデータでは、輝度劣化率が１００％〜８５％までの加速係数αしか求めることができない。その結果、輝度劣化率が８５％未満のときの加速係数αについては予測するしかないので、例えば、図１７に示したように、加速係数αと輝度劣化率との関係が曲線Ａとなるのか、または曲線Ｂとなるのかは分からない場合が生じる。従って、加速係数αを用いる方法では、初期輝度Ｙ1のダミー画素１６の輝度劣化の進行具合によって、各表示画素１３の輝度劣化率の予測精度が変わってしまう。もちろん、初期輝度Ｙ1のダミー画素１６の輝度劣化が進行すると、加速係数αと輝度劣化率との関係が明らかとなる。しかし、初期輝度Ｙ1のダミー画素１６の輝度劣化は、たいてい、非常に緩やかであるので、予測に必要な加速係数αと輝度劣化率との関係を得るためには、非常に長い期間の観測を必要となる。従って、加速係数αを用いる方法は、現実的ではない。
【００７６】
一方、本実施の形態では、観測時点のデータ（Ｙs（Ｔk）、Ｙs（Ｔk-1））で、各表示画素１３の輝度劣化率を予測することができる。これにより、長時間観測をすることなく、高い精度で各表示画素の輝度劣化を予測することができる。従って、本実施の形態の予測方法は、極めて現実的である。また、本実施の形態では、観測時点のデータ（Ｙs（Ｔk）、Ｙs（Ｔk-1））で、各表示画素１３の輝度劣化率を予測することができることから、更新に必要なメモリ量および計算量を小さく抑えることができる。
【００７７】
また、本実施の形態では、受光信号１７Ａから、画素Ｐ1〜画素Ｐnの輝度（例えばＹi（Ｔk））および画素Ｐ0の輝度（例えばＹs（Ｔk））を導出するにあたって、各受光素子１７Ｂの光電変換効率Ｅiのばらつきが取り除かれている。これにより、高い精度で各表示画素１３の輝度劣化を予測することができるので、各表示画素１３の輝度が初期の輝度となるように、各表示画素１３の映像信号２０Ａ（Ｓxy）に対して的確な補正量ΔＳxyを加えることができる。その結果、正確に焼き付きを防止することができる。
【００７８】
また、本実施の形態では、隣接する２つのダミー画素１６の輝度比α1、α2、……、およびαiが、その２つのダミー画素１６の間に配置された受光素子１７Ｂから出力された受光信号１７Ａと、オフセット電圧Ｖoとを利用して導出される。これにより、各受光素子１７Ｂの受光信号１７Ａからオフセットを取り除くことができる。その結果、正確に焼き付きを防止することができる。
【００７９】
＜変形例＞
上記実施の形態では、初期輝度Ｙ1〜Ｙnの全てのダミー画素１６が、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂを一組とする単一の画素によって構成されていたが、初期輝度Ｙiの低い各ダミー画素１６（低輝度画素）が複数のダミー画素（第２ダミー画素）（図示せず）によって構成されていてもよい。このようにした場合には、受光信号処理回路２６は、複数の第２ダミー画素の輝度の平均値から、数２の右辺の分母または分子を導出することが可能である。これにより、低輝度のダミー画素１６における測定誤差を小さくすることができるので、高い精度で低輝度の表示画素１３の輝度劣化を予測することができる。その結果、焼き付きをより一層、正確に防止することができる。
【００８０】
また、上記実施の形態では、常に特定のダミー画素１６が基準画素となっていたが、必要に応じて、今まで非基準画素であったダミー画素１６が基準画素となってもよい。例えば、受光信号処理回路２６は、基準画素の輝度が所定の値以下となったことを検知したときには、今まで基準画素として設定していたダミー画素１６を除外すると共に複数の非基準画素のうちの一の画素を新たな基準画素に設定する。その後は、受光信号処理回路２６は、今までと同様にして、数２の右辺の分母および分子を導出する。このようにした場合には、基準画素に不具合が生じた場合でも、継続して、輝度劣化を予測することができる。これにより、輝度劣化の予測の信頼性を高めることができる。
【００８１】
また、上記実施の形態では、サンプリング周期ΔＴが常に一定となっていたが、可変であってもよい。例えば、受光信号処理回路２６が、サンプリング周期ΔＴを複数のダミー画素１６の発光累積時間に応じて変化させてもよい。そのようにした場合には、例えば、発光累積時間Ｔxyが長時間に達し、輝度劣化があまり生じなくなったときに、サンプリング周期ΔＴを長くすることができる。これにより、更新に必要な計算量を小さく抑えることができる。
【００８２】
また、上記実施の形態では、数２を用いて、べき係数ｎ（Ｙi，Ｙs）は導出されていたが、例えば、以下の式を用いて、べき係数ｎ（Ｙi，Ｙs）が導出されてもよい。
【数６】
2011070018.tif 000008
【数７】
2011070018.tif 000009
【００８３】
数６において、右辺第２項の分母は、時刻Ｔｋにおける基準画素の劣化速度である。右辺第２項の分子は、時刻Ｔｋにおける非基準画素の劣化速度である。数７において、右辺第２項は、時刻Ｔｋにおける基準画素の劣化速度を、時刻Ｔｋにおける非基準画素の劣化速度で除算することにより得られたものである。
【００８４】
数６または数７を用いて、べき係数ｎ（Ｙi，Ｙs）を導出するようにした場合には、四則演算だけで、べき係数ｎ（Ｙi，Ｙs）を導出することができ、数２を用いたときのような対数の計算が不要である。従って、本変形例では、数２を用いてべき係数ｎ（Ｙi，Ｙs）を導出した場合よりも、計算量を小さく抑えることができる。
【００８５】
＜適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００８６】
（適用例１）
図１８は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００８７】
（適用例２）
図１９は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００８８】
（適用例３）
図２０は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００８９】
（適用例４）
図２１は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００９０】
（適用例５）
図２２は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【符号の説明】
【００９１】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ，１４，１４Ｒ，１４Ｇ，１４Ｂ…有機ＥＬ素子、１２…表示領域、１３，Ｐ0，Ｐ1，Ｐ2，Ｐi-1，Ｐi，Ｐn…表示画素、１５…非表示領域、１６…ダミー画素、１７…受光素子群、１７Ａ…受光信号、１７Ｂ，Ｓ1，Ｓ2，Ｓi-1，Ｓi，Ｓi+1，Ｓn…受光素子、１８…画素回路、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…走査線駆動回路、２５…ダミー画素・受光素子群駆動回路、２６…受光信号処理回路、２６Ａ…補正情報、２７…記憶回路、３０…駆動パネル、４０…封止パネル、５１…映像信号供給ＴＡＢ、５２…走査信号供給ＴＡＢ、５３…電源供給ＴＣＰ、５４…制御信号供給ＴＣＰ、５５…受光信号出力ＴＣＰ、Ａ，Ｂ…曲線、Ｃs…保持容量、Ｄ，Ｄx…輝度劣化率、ＤＴＬ…信号線、Ｆi（ｔ），Ｆｓ（ｔ）…輝度劣化関数、ＧＮＤ…グラウンド線、ｎ（Ｙi，Ｙs）…べき係数、Ｌ0，Ｌ1，Ｌ2，Ｌi-1，Ｌi，Ｌn-1，Ｙn…入力輝度、Ｓxy…映像信号、Ｔ1，Ｔ2，Ｔx，Ｔk，Ｔk-1…時刻、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｔxy…発光積算時間、Ｔ（Ｄx，Ｙi），Ｔ（Ｄx，Ｙs）…到達時間、Ｖｃｃ…電源線、Ｖ01，Ｖ02，Ｖ0i，Ｖ0n…オフセット電圧、ＶS0，ＶS1，ＶS1’，ＶS2，ＶSi-1，ＶSi-1’，ＶSi，ＶSn-1，ＶSn-1’，ＶSn…電圧、ＷＳＬ…走査線、Ｙs1…測定値、Ｙs2…予測値、Ｙ1，Ｙ2，Ｙi，Ｙs，Ｙn…初期輝度、Ｙi（Ｔk），Ｙi（Ｔk-1），Ｙs（Ｔk），Ｙs（Ｔk-1）…輝度情報、α，α（Ｄx）…加速係数、α1，α2，αi，αn…輝度比、ΔＳxy…補正量、ΔＴ…サンプリング周期。
【図１】
2011070018.tif 000010
【図２】
2011070018.tif 000011
【図３】
2011070018.tif 000012
【図４】
2011070018.tif 000013
【図５】
2011070018.tif 000014
【図６】
2011070018.tif 000015
【図７】
2011070018.tif 000016
【図８】
2011070018.tif 000017
【図９】
2011070018.tif 000018
【図１０】
2011070018.tif 000019
【図１１】
2011070018.tif 000020
【図１２】
2011070018.tif 000021
【図１３】
2011070018.tif 000022
【図１４】
2011070018.tif 000023
【図１５】
2011070018.tif 000024
【図１６】
2011070018.tif 000025
【図１７】
2011070018.tif 000026
【図１８】
2011070018.tif 000027
【図１９】
2011070018.tif 000028
【図２０】
2011070018.tif 000029
【図２１】
2011070018.tif 000030
【図２２】
2011070018.tif 000031