(57)【要約】【課題】画素電極パターンと半導体基板とを電気的に接続するコンタクトプラグを形成するための工程数を低減できる固体撮像装置の製造方法、及び固体撮像装置を提供する。【解決手段】製造方法は、光電変換膜を覆う共通電極膜を形成する工程と、前記共通電極膜を加工し、前記光電変換膜における第１の部分を覆う共通電極パターンと、前記光電変換膜における第２の部分を露出する開口パターンとを形成する工程と、前記共通電極パターンと前記光電変換膜における前記開口パターンにより露出された前記第２の部分とを覆う絶縁膜を形成する工程と、前記絶縁膜、前記光電変換膜、及び金属膜を貫通し半導体基板の表面を露出する穴を形成する工程と、前記穴に導電物質を埋め込んでコンタクトプラグを形成する工程と、前記コンタクトプラグ及び前記絶縁膜を覆う画素電極膜を形成する工程とを備え、前記開口パターンの幅は、前記コンタクトプラグの幅より大きい。【選択図】図１
2011187565.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に金属膜を形成する工程と、
前記金属膜の上に光電変換膜を形成する工程と、
前記光電変換膜を覆う共通電極膜を形成する工程と、
前記共通電極膜を加工し、前記光電変換膜における第１の部分を覆う共通電極パターンと、前記光電変換膜における第２の部分を露出する開口パターンとを形成する工程と、
前記共通電極パターンと前記光電変換膜における前記開口パターンにより露出された前記第２の部分とを覆う絶縁膜を形成する工程と、
前記絶縁膜、前記光電変換膜における前記第２の部分、及び前記金属膜を貫通し前記半導体基板の表面を露出する穴を形成する工程と、
前記穴に導電物質を埋め込んでコンタクトプラグを形成する工程と、
前記コンタクトプラグ及び前記絶縁膜を覆う画素電極膜を形成する工程と、
を備え、
前記開口パターンの幅は、前記コンタクトプラグの幅より大きい
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記画素電極膜を加工し、前記コンタクトプラグと前記絶縁膜における第１の部分とを覆う画素電極パターンと、前記絶縁膜における第２の部分を露出する第２の開口パターンとを形成する工程と、
前記画素電極パターンと前記絶縁膜における前記第２の開口パターンにより露出された前記第２の部分とを覆う第２の光電変換膜を形成する工程と、
前記第２の光電変換膜を覆う第２の共通電極膜を形成する工程と、
前記第２の共通電極膜を加工し、前記第２の光電変換膜における第１の部分を覆う第２の共通電極パターンと、前記第２の光電変換膜における第２の部分を露出する第３の開口パターンとを形成する工程と、
前記第２の共通電極パターンと前記第２の光電変換膜における前記第３の開口パターンにより露出された前記第２の部分とを覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第２の光電変換膜における前記第２の部分、前記絶縁膜における前記第２の部分、前記光電変換膜における第３の部分、及び前記金属膜を貫通し前記半導体基板の表面を露出する第２の穴を形成する工程と、
前記第２の穴に導電物質を埋め込んで第２のコンタクトプラグを形成する工程と、
前記第２のコンタクトプラグ及び前記第２の絶縁膜を覆う第２の画素電極膜を形成する工程と、
をさらに備え、
前記第２のコンタクトプラグの幅は、前記コンタクトプラグの幅より大きい
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記共通電極膜及び前記画素電極膜は、それぞれ、透明導電物質又は半透明導電物質で形成される
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記共通電極膜、前記画素電極膜、前記第２の光電変換膜、及び前記第２の画素電極膜は、それぞれ、透明導電物質又は半透明導電物質で形成される
ことを特徴とする請求項２に記載の固体撮像装置の製造方法。
【請求項５】
半導体基板の上方に配された金属膜と、
前記金属膜の上に配された第１の光電変換膜と、
前記第１の光電変換膜における第１の部分を覆う第１の共通電極パターンと、
前記第１の光電変換膜における第２の部分を露出する開口パターンと、
前記第１の共通電極パターンと前記第１の光電変換膜における前記開口パターンにより露出された前記第２の部分とを覆う絶縁膜と、
前記絶縁膜を覆う画素電極パターンと、
前記画素電極パターンを覆う第２の光電変換膜と、
前記第２の光電変換膜を覆う第２の共通電極パターンと、
前記画素電極パターンと前記半導体基板とを電気的に接続するように、前記絶縁膜、前記第１の光電変換膜における前記第２の部分、及び前記金属膜を貫通するコンタクトプラグと、
を備え、
前記開口パターンの幅は、前記コンタクトプラグの幅より大きい
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法、及び固体撮像装置に関する。
【背景技術】
【０００２】
半導体デバイスを応用したＣＭＯＳイメージセンサーは、近年デジタルカメラなどの撮像デバイス素子として重要なキーデバイスである。現在、フォトダイオードを具備するベイヤータイプのＣＭＯＳイメージセンサーが主流である。このベイヤータイプのＣＭＯＳイメージセンサーでは、ベイヤー配列に従って複数のカラーフィルタが２次元的に配列され、複数のカラーフィルタに対応した複数の画素が２次元的に配列されている。すなわち、色ごとに１画素が対応しているので、画素サイズが微細化された場合に、加工技術や量子効率の劣化などの点で課題があることが指摘されている。近年その点をカバーする新しい技術の１つとして光電変換膜積層型のＣＭＯＳイメージセンサーが提案されている。
【０００３】
特許文献１には、光電変換膜積層型撮像素子において、半導体基板の上方に、赤色（Ｒ）用、緑色（Ｇ）用、青色（Ｂ）用の３層の光電変換膜を順に積層することが記載されている。各光電変換膜で発生した電荷は、その下に配された画素電極膜からタングステンプラグを介して半導体基板内の信号電荷蓄積領域に流れ込む。これにより、特許文献１によれば、１画素で赤色、緑色、青色の３色の信号を同時に検出することができるとされている。
【０００４】
特許文献１には、絶縁膜などの膜を形成するたびに、レジストとドライエッチング法等によりその膜に穴を形成しその穴にタングステンを埋めてタングステンプラグを上方に延ばすことが記載されている。これにより、タングステンプラグ（コンタクトプラグ）を形成するための工程数が全体として多くなっている。工程数が多いと、光電変換膜積層型撮像素子（固体撮像装置）の製造コストが増大する可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２４５２８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素電極パターンと半導体基板とを電気的に接続するコンタクトプラグを形成するための工程数を低減できる固体撮像装置の製造方法、及び固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、半導体基板の上方に金属膜を形成する工程と、前記金属膜の上に光電変換膜を形成する工程と、前記光電変換膜を覆う共通電極膜を形成する工程と、前記共通電極膜を加工し、前記光電変換膜における第１の部分を覆う共通電極パターンと、前記光電変換膜における第２の部分を露出する開口パターンとを形成する工程と、前記共通電極パターンと前記光電変換膜における前記開口パターンにより露出された前記第２の部分とを覆う絶縁膜を形成する工程と、前記絶縁膜、前記光電変換膜における前記第２の部分、及び前記金属膜を貫通し前記半導体基板の表面を露出する穴を形成する工程と、前記穴に導電物質を埋め込んでコンタクトプラグを形成する工程と、前記コンタクトプラグ及び前記絶縁膜を覆う画素電極膜を形成する工程とを備え、前記開口パターンの幅は、前記コンタクトプラグの幅より大きいことを特徴とする固体撮像装置の製造方法が提供される。
【０００８】
また、本願発明の一態様によれば、半導体基板の上方に配された金属膜と、前記金属膜の上に配された第１の光電変換膜と、前記第１の光電変換膜における第１の部分を覆う第１の共通電極パターンと、前記第１の光電変換膜における第２の部分を露出する開口パターンと、前記第１の共通電極パターンと前記第１の光電変換膜における前記開口パターンにより露出された前記第２の部分とを覆う絶縁膜と、前記絶縁膜を覆う画素電極パターンと、前記画素電極パターンを覆う第２の光電変換膜と、前記第２の光電変換膜を覆う第２の共通電極パターンと、前記画素電極パターンと前記半導体基板とを電気的に接続するように、前記絶縁膜、前記第１の光電変換膜における前記第２の部分、及び前記金属膜を貫通するコンタクトプラグとを備え、前記開口パターンの幅は、前記コンタクトプラグの幅より大きいことを特徴とする固体撮像装置が提供される。
【発明の効果】
【０００９】
本発明によれば、画素電極パターンと半導体基板とを電気的に接続するコンタクトプラグを形成するための工程数を低減できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態にかかる固体撮像装置の構成を示す図。
【図２】第１の実施の形態にかかる固体撮像装置の製造方法を示す図。
【図３】第１の実施の形態にかかる固体撮像装置の製造方法を示す図。
【図４】第１の実施の形態にかかる固体撮像装置の製造方法を示す図。
【図５】第１の実施の形態にかかる固体撮像装置の製造方法を示す図。
【図６】第１の実施の形態の変形例にかかる固体撮像装置の構成を示す図。
【図７】比較例にかかる固体撮像装置の構成を示す図。
【図８】他の比較例にかかる固体撮像装置の構成を示す図。
【図９】他の比較例にかかる固体撮像装置の構成を示す図。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、本発明の実施の形態にかかる固体撮像装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１２】
（第１の実施の形態）
第１の実施の形態にかかる固体撮像装置１の構成について図１を用いて説明する。図１は、第１の実施の形態にかかる固体撮像装置１の断面構成を、複数の画素が配列された撮像領域における１画素分について示す図である。
【００１３】
固体撮像装置１は、半導体基板１０、ゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇ、絶縁膜４１、金属膜５０、光電変換膜（第１の光電変換膜）７０ｂ、共通電極パターン（第１の共通電極パターン）６２ｂ、開口パターン６３ｂ、開口パターン６４ｂ、絶縁膜４２、画素電極パターン６１ｒ、開口パターン（第２の開口パターン）６５ｒ、光電変換膜（第２の光電変換膜）７０ｒ、共通電極パターン（第２の共通電極パターン）６２ｒ、開口パターン（第３の開口パターン）６４ｒ、絶縁膜（第２の絶縁膜）４３、画素電極パターン６１ｇ、光電変換膜７０ｇ、共通電極パターン６２ｇ、絶縁膜４４、コンタクトプラグ８０ｂ、コンタクトプラグ８０ｒ、及びコンタクトプラグ（第２のコンタクトプラグ）８０ｇを備える。
【００１４】
半導体基板１０は、ウエル領域１３内に、ストレージダイオード１１ｂ、ストレージダイオード１１ｒ、ストレージダイオード１１ｇ、フローティングディフュージョン１２ｂ、１２ｒ、１２ｇが配されている。ウエル領域１３は、第１導電型（例えば、Ｐ型）の不純物を低い濃度で含む半導体（例えば、シリコン）で形成されている。Ｐ型の不純物は、例えば、ボロンである。ストレージダイオード１１ｂ、１１ｒ、１１ｇ、及びフローティングディフュージョン１２ｂ、１２ｒ、１２ｇは、それぞれ、第１導電型と反対導電型である第２導電型（例えば、Ｎ型）の不純物を、ウエル領域１３における第１導電型の不純物の濃度よりも高い濃度で含む半導体（例えば、シリコン）で形成されている。Ｎ型の不純物は、例えば、リン又は砒素である。
【００１５】
半導体基板１０の上には、ゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇ及び他のゲート電極等が配されている。ゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇは、それぞれ、半導体基板１０の上におけるストレージダイオード１１ｂ、１１ｒ、１１ｇとフローティングディフュージョン１２ｂ、１２ｒ、１２ｇとの間に配されている。これにより、転送トランジスタＴＴＲｂ、ＴＴＲｒ、ＴＴＲｇが構成されている。
【００１６】
すなわち、ストレージダイオード１１ｂ、１１ｒ、１１ｇは、それぞれ、コンタクトプラグ８０ｂ、コンタクトプラグ８０ｒ、及びコンタクトプラグ８０ｇを介して転送された電荷を蓄積する。転送トランジスタＴＴＲｂ、ＴＴＲｒ、ＴＴＲｇは、それぞれ、アクティブレベルの制御信号がゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇへ供給された際にオンする。これにより、転送トランジスタＴＴＲｂ、ＴＴＲｒ、ＴＴＲｇは、それぞれ、ストレージダイオード１１ｂ、１１ｒ、１１ｇの電荷をフローティングディフュージョン１２ｂ、１２ｒ、１２ｇへ転送する。フローティングディフュージョン１２ｂ、１２ｒ、１２ｇは、転送された電荷を電圧に変換する。図示しない増幅トランジスタは、その変換された電圧に応じた信号を信号線へ出力する。
【００１７】
絶縁膜４１は、半導体基板１０及びゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇを覆っている。絶縁膜４１は、コンタクトプラグ８０ｂ、８０ｒ、８０ｇのそれぞれにより貫通されている。
【００１８】
金属膜５０は、半導体基板１０の上方に配され、絶縁膜４１を覆っている。金属膜５０は、光電変換膜７０ｂで発生した電荷を集めるための画素電極として機能するとともに、半導体基板１０の表面を遮光する遮光膜としても機能している。金属膜５０は、コンタクトプラグ８０ｂを介してストレージダイオード１１ｂに接続されている。金属膜５０は、コンタクトプラグ８０ｒ、８０ｇのそれぞれにより貫通されている。金属膜５０は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。
【００１９】
光電変換膜７０ｂは、金属膜５０の上に配され、金属膜５０を覆っている。光電変換膜７０ｂは、コンタクトプラグ８０ｒ、８０ｇのそれぞれにより貫通されている。光電変換膜７０ｂは、受けた光のうち青色の波長領域の光を吸収し、その吸収した光に応じた電荷を発生させる。光電変換膜７０ｂは、例えば、有機光電変換膜であり、青色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成されている。
【００２０】
共通電極パターン６２ｂは、光電変換膜７０ｂにおける一部（第１の部分）を覆っている。共通電極パターン６２ｂは、外部から供給されたバイアス電圧を光電変換膜７０ｂへ印加する。これにより、光電変換膜７０ｂで発生した電荷が金属膜５０で集められやすくなる。共通電極パターン６２ｂは、絶縁膜４２を介してコンタクトプラグ８０ｒ、８０ｇとそれぞれ隔てられている。共通電極パターン６２ｂは、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、共通電極パターン６２ｂは、例えば、少なくとも青色の波長領域の光を透過し緑色及び赤色の少なくとも一方の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００２１】
開口パターン６３ｂは、共通電極パターン６２ｂに隣接して配されている。開口パターン６３ｂは、光電変換膜７０ｂにおけるストレージダイオード１１ｒの上方に位置する部分（第２の部分）を露出する。開口パターン６３ｂにより露出された光電変換膜７０ｂの表面は、絶縁膜４２により覆われている。
【００２２】
開口パターン６４ｂは、共通電極パターン６２ｂに隣接して配されている。開口パターン６４ｂは、光電変換膜７０ｂにおけるストレージダイオード１１ｇの上方に位置する部分（第３の部分）を露出する。開口パターン６４ｂにより露出された光電変換膜７０ｂの表面は、絶縁膜４２により覆われている。
【００２３】
絶縁膜４２は、共通電極パターン６２ｂ及び光電変換膜７０ｂを覆っている。すなわち、絶縁膜４２は、共通電極パターン６２ｂを覆うとともに、開口パターン６３ｂにより露出された光電変換膜７０ｂ（第２の部分）の表面と、開口パターン６４ｂにより露出された光電変換膜７０ｂ（第３の部分）の表面とを覆っている。絶縁膜４２は、コンタクトプラグ８０ｒ、８０ｇのそれぞれにより貫通されている。絶縁膜４２は、共通電極パターン６２ｂとコンタクトプラグ８０ｒとの間の領域を埋めるように延びており、共通電極パターン６２ｂとコンタクトプラグ８０ｇとの間の領域を埋めるように延びている。
【００２４】
画素電極パターン６１ｒは、絶縁膜４２における一部（第１の部分）を覆っている。画素電極パターン６１ｒは、光電変換膜７０ｒで発生した電荷を集めるための画素電極として機能する。画素電極パターン６１ｒは、コンタクトプラグ８０ｒを介してストレージダイオード１１ｒに接続されている。画素電極パターン６１ｒは、光電変換膜７０ｒを介してコンタクトプラグ８０ｇと隔てられている。画素電極パターン６１ｒは、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、画素電極パターン６１ｒは、例えば、少なくとも青色の波長領域の光を透過し少なくとも赤色の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００２５】
開口パターン６５ｒは、画素電極パターン６１ｒに隣接して配されている。開口パターン６５ｒは、絶縁膜４２におけるストレージダイオード１１ｇの上方に位置する部分（第２の部分）を露出する。開口パターン６５ｒにより露出された絶縁膜４２の表面は、光電変換膜７０ｒにより覆われている。
【００２６】
光電変換膜７０ｒは、画素電極パターン６１ｒ及び絶縁膜４２を覆っている。光電変換膜７０ｒは、コンタクトプラグ８０ｇにより貫通されている。光電変換膜７０ｒは、画素電極パターン６１ｒとコンタクトプラグ８０ｇとの間の領域を埋めるように延びている。光電変換膜７０ｒは、受けた光のうち赤色の波長領域の光を吸収し、その吸収した光に応じた電荷を発生させる。光電変換膜７０ｒは、例えば、有機光電変換膜であり、赤色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成されている。
【００２７】
共通電極パターン６２ｒは、光電変換膜７０ｒにおける一部（第１の部分）を覆っている。共通電極パターン６２ｒは、外部から供給されたバイアス電圧を光電変換膜７０ｒへ印加する。これにより、光電変換膜７０ｒで発生した電荷が画素電極パターン６１ｒで集められやすくなる。共通電極パターン６２ｒは、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。共通電極パターン６２ｒは、絶縁膜４３を介してコンタクトプラグ８０ｇと隔てられている。なお、共通電極パターン６２ｒは、例えば、少なくとも青色及び赤色の波長領域の光を透過し少なくとも緑色の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００２８】
開口パターン６４ｒは、共通電極パターン６２ｒに隣接して配されている。開口パターン６４ｒは、光電変換膜７０ｒにおけるストレージダイオード１１ｇの上方に位置する部分（第２の部分）を露出する。開口パターン６４ｒにより露出された光電変換膜７０ｒの表面は、絶縁膜４３により覆われている。
【００２９】
絶縁膜４３は、共通電極パターン６２ｒ及び光電変換膜７０ｒを覆っている。すなわち、絶縁膜４３は、共通電極パターン６２ｒを覆うとともに、開口パターン６４ｒにより露出された光電変換膜７０ｒ（第２の部分）の表面を覆っている。絶縁膜４３は、コンタクトプラグ８０ｇにより貫通されている。絶縁膜４３は、共通電極パターン６２ｒとコンタクトプラグ８０ｇとの間の領域を埋めるように延びている。
【００３０】
画素電極パターン６１ｇは、絶縁膜４３を覆っている。画素電極パターン６１ｇは、光電変換膜７０ｇで発生した電荷を集めるための画素電極として機能する。画素電極パターン６１ｇは、コンタクトプラグ８０ｇを介してストレージダイオード１１ｇに接続されている。画素電極パターン６１ｇは、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、画素電極パターン６１ｇは、例えば、少なくとも青色及び赤色の波長領域の光を透過し少なくとも緑色の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００３１】
光電変換膜７０ｇは、画素電極パターン６１ｇ及び絶縁膜４３を覆っている。光電変換膜７０ｇは、受けた光のうち緑色の波長領域の光を吸収し、その吸収した光に応じた電荷を発生させる。光電変換膜７０ｇは、例えば、有機光電変換膜であり、緑色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成されている。
【００３２】
共通電極パターン６２ｇは、光電変換膜７０ｇを覆っている。共通電極パターン６２ｇは、外部から供給されたバイアス電圧を光電変換膜７０ｇへ印加する。これにより、光電変換膜７０ｇで発生した電荷が画素電極パターン６１ｇで集められやすくなる。共通電極パターン６２ｇは、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、共通電極パターン６２ｇは、例えば、少なくとも緑色、青色、及び赤色の波長領域の光を透過し所定の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００３３】
絶縁膜４４は、共通電極パターン６２ｇを覆っている。
【００３４】
コンタクトプラグ８０ｂは、金属膜５０と半導体基板１０におけるストレージダイオード１１ｂとを電気的に接続するように、絶縁膜４１を貫通している。これにより、コンタクトプラグ８０ｂは、金属膜５０で集められた電荷をストレージダイオード１１ｂへ転送する。コンタクトプラグ８０ｂは、導電部８１ｂを含む。導電部８１ｂは、例えば、タングステンなどの導電物質で形成されている。
【００３５】
コンタクトプラグ８０ｒは、画素電極パターン６１ｒと半導体基板１０におけるストレージダイオード１１ｒとを電気的に接続するように、絶縁膜４２、光電変換膜７０ｂにおける開口パターン６３ｂにより露出された部分（第２の部分）、金属膜５０、及び絶縁膜４１を貫通している。これにより、コンタクトプラグ８０ｂは、画素電極パターン６１ｒで集められた電荷をストレージダイオード１１ｒへ転送する。
【００３６】
コンタクトプラグ８０ｒは、導電部８１ｒと絶縁部８２ｒとを含む。絶縁部８２ｒは、コンタクトプラグ８０ｒの内側面に配され、導電部８１ｒの側面を囲んでいる。導電部８１ｒは、コンタクトプラグ８０ｒの中心近傍を画素電極パターン６１ｒからストレージダイオード１１ｒまで延びて、両者を電気的に接続している。導電部８１ｂは、例えば、タングステンなどの導電物質で形成されている。絶縁部８２ｒは、例えば、ＳｉＯ２などの絶縁物で形成されている。
【００３７】
コンタクトプラグ８０ｇは、画素電極パターン６１ｇと半導体基板１０におけるストレージダイオード１１ｇとを電気的に接続するように、絶縁膜４３、光電変換膜７０ｒにおける開口パターン６４ｒにより露出された部分（第２の部分）、絶縁膜４２における開口パターン６５ｒにより露出された部分（第２の部分）、光電変換膜７０ｂにおける開口パターン６４ｂにより露出された部分（第３の部分）、金属膜５０、及び絶縁膜４１を貫通している。これにより、コンタクトプラグ８０ｇは、画素電極パターン６１ｇで集められた電荷をストレージダイオード１１ｇへ転送する。
【００３８】
コンタクトプラグ８０ｇは、導電部８１ｇと絶縁部８２ｇとを含む。絶縁部８２ｇは、コンタクトプラグ８０ｇの内側面に配され、導電部８１ｇの側面を囲んでいる。導電部８１ｇは、コンタクトプラグ８０ｇの中心近傍を画素電極パターン６１ｇからストレージダイオード１１ｇまで延びて、両者を電気的に接続している。導電部８１ｇは、例えば、タングステンなどの導電物質で形成されている。絶縁部８２ｇは、例えば、ＳｉＯ２などの絶縁物で形成されている。
【００３９】
ここで、開口パターン６３ｂの幅は、コンタクトプラグ８０ｒの幅より大きい。具体的には、開口パターン６３ｂの幅は、ストレージダイオード１１ｒにおけるコンタクトプラグ８０ｒを接続すべき領域と開口パターン６３ｂとのアライメントズレを考慮したプロセスマージンに応じた長さ分、コンタクトプラグ８０ｒの幅より大きい。
【００４０】
また、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒのそれぞれの幅は、コンタクトプラグ８０ｇの幅より大きい。具体的には、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒのそれぞれの幅は、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、コンタクトプラグ８０ｇの幅より大きい。また、コンタクトプラグ８０ｇの幅がドライエッチング（ＲＩＥ装置）における制御可能な異方性の限界に応じてコンタクトプラグ８０ｒの幅より大きくなるので、その点も考慮して、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒのそれぞれの幅は決められている。
【００４１】
次に、第１の実施の形態にかかる固体撮像装置１の製造方法について図２〜図５を用いて説明する。図２〜図５は、第１の実施の形態にかかる固体撮像装置１の製造方法を示す工程断面図である。
【００４２】
図２（ａ）に示す工程（第１の工程）では、半導体基板１０のウエル領域１３内に、イオン注入法などにより、ストレージダイオード１１ｂ、ストレージダイオード１１ｒ、ストレージダイオード１１ｇ、フローティングディフュージョン１２ｂ、１２ｒ、１２ｇ、及び他の半導体領域を形成する。ウエル領域１３は、第１導電型（例えば、Ｐ型）の不純物を低い濃度で含む半導体（例えば、シリコン）で形成されている。ストレージダイオード１１ｂ、１１ｒ、１１ｇ、及びフローティングディフュージョン１２ｂ、１２ｒ、１２ｇは、例えば、第１導電型と反対導電型である第２導電型（例えば、Ｎ型）の不純物を、半導体基板１０のウエル領域１３内に、ウエル領域１３における第１導電型の不純物の濃度よりも高い濃度で注入することにより形成する。
【００４３】
そして、半導体基板１０の上に、ゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇ及び他のゲート電極等を例えばポリシリコンで形成する。その後、半導体基板１０、ゲート電極ＴＧｂ、ＴＧｒ、ＴＧｇ及び他のゲート電極等を覆う絶縁膜４１ｉを、ＣＶＤ法などにより、例えばＳｉＯ２でデポして形成する。
【００４４】
図２（ｂ）に示す工程では、リソグラフィー法及びドライエッチング法により、絶縁膜４１ｉ１を貫通し半導体基板１０におけるストレージダイオード１１ｂの表面を露出するコンタクトホールＨ１を形成する。ドライエッチング法は、例えば、ＲＩＥ装置を用いてエッチング異方性の高い条件で行い、コンタクトホールＨ１のアスペクト比（深さ／幅）が高くなるようにコンタクトホールＨ１を形成する。
【００４５】
図２（ｃ）に示す工程では、ＣＶＤ法などにより、コンタクトホールＨ１に導電物質８１ｂ１を埋め込むように、導電物質８１ｂ１をデポする。このとき、導電物質８１ｂ１は、絶縁膜４１ｉ１の上面も覆うように形成される。導電物質８１ｂ１は、例えば、タングステンで形成する。
【００４６】
図３（ａ）に示す工程では、ＣＭＰ法により、絶縁膜４１ｉ１の上面も覆う導電物質８１ｂ１を除去して、コンタクトホールＨ１内に導電部８１ｂを残す。これにより、コンタクトプラグ８０ｂが形成される。
【００４７】
図３（ｂ）に示す工程では、スパッタ法などにより、全面に金属層（図示せず）を形成する。ＲＩＥ法（ドライエッチング法）などにより金属層をパターニングして、金属膜５０ｉを形成する（第２の工程）。
【００４８】
その後（第３の工程）、スパッタ法などにより、金属膜５０ｉの上に光電変換膜７０ｂｉをデポして形成する。光電変換膜７０ｂｉは、例えば、青色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成する。
【００４９】
そして（第４の工程）、スパッタ法などにより、光電変換膜７０ｂｉを覆う共通電極膜（図示せず）をデポして形成する。共通電極膜は、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成される。なお、共通電極膜は、例えば、少なくとも青色の波長領域の光を透過し緑色及び赤色の少なくとも一方の波長領域の光を反射するような半透明導電物質で形成されてもよい。
【００５０】
その後（第５の工程）、リソグラフィー法及びウェットエッチング法により、共通電極膜のパターニングを行う。すなわち、レジストパターンをマスクとして共通電極膜をウェットエッチングして、光電変換膜７０ｂｉを覆う共通電極パターン６２ｂと、光電変換膜７０ｂｉにおけるストレージダイオード１１ｒの上方に位置する部分を露出する開口パターン６３ｂと、光電変換膜７０ｂｉにおけるストレージダイオード１１ｇの上方に位置する部分を露出する開口パターン６４ｂとを形成する。エッチャントは、例えば、王水を使用する。
【００５１】
このとき、開口パターン６３ｂの幅が、ストレージダイオード１１ｒにおけるコンタクトプラグ８０ｒを接続すべき領域と開口パターン６３ｂとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｒの幅より大きくなるように、エッチング時間を制御する。
【００５２】
また、開口パターン６４ｂの幅が、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン６４ｂ、形成すべき開口パターン６５ｒ、及び形成すべき開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｇの幅より大きくなるように、エッチング時間を制御する。また、コンタクトプラグ８０ｇの幅がドライエッチング（ＲＩＥ装置）における制御可能な異方性の限界に応じてコンタクトプラグ８０ｒの幅より大きくなるので、その点も考慮した開口パターン６４ｂの幅が得られるように、エッチング時間を制御する。
【００５３】
そして（第６の工程）、ＣＶＤ法などにより、共通電極パターン６２ｂと光電変換膜７０ｂｉとを覆う絶縁膜４２ｉを形成する。このとき、開口パターン６３ｂ、６４ｂの幅が大きくなっているので、絶縁膜４２ｉは、開口パターン６３ｂ、６４ｂにより露出された光電変換膜７０ｂｉの表面のほぼ全体を覆うように形成される。
【００５４】
図３（ｃ）に示す工程では、リソグラフィー法及びドライエッチング法により、絶縁膜４２ｉ１、光電変換膜７０ｂｉ１における開口パターン６３ｂにより露出された部分（第２の部分）、金属膜５０ｉ１、及び絶縁膜４１ｉ２を貫通し半導体基板１０におけるストレージダイオード１１ｒの表面を露出するコンタクトホール（穴）Ｈ２を形成する。ドライエッチング法は、例えば、ＲＩＥ装置を用いてエッチング異方性の高い条件で行い、コンタクトホールＨ２のアスペクト比（深さ／幅）が高くなるようにコンタクトホールＨ２を形成する。
【００５５】
図４（ａ）に示す工程では、ＣＶＤ法などにより、コンタクトホールＨ２の側面及び底面と絶縁膜４２ｉ１の上面とを覆う絶縁膜８２ｒ１を形成する。絶縁膜８２ｒ１は、例えば、ＳｉＯ２で形成する。
【００５６】
図４（ｂ）に示す工程では、ドライエッチング法などにより、絶縁膜８２ｒ１におけるコンタクトホールＨ２の底面を覆う部分と絶縁膜４２ｉ１の上面を覆う部分を選択的に除去し、コンタクトホールＨ２の側面に絶縁部８２ｒを残す。ドライエッチング法は、例えば、ＲＩＥ装置を用いてエッチング異方性の高い条件で行う。
【００５７】
次に、ＣＶＤ法などにより、コンタクトホールＨ２に導電物質を埋め込むように、導電物質（図示せず）をデポする。このとき、導電物質は、絶縁膜４２ｉ１の上面も覆うように形成される。導電物質は、例えば、タングステンで形成する。そして、ＣＭＰ法により、絶縁膜４１ｉ１の上面を覆う導電物質を除去して、コンタクトホールＨ２内に導電部８１ｒを残す。これにより、導電部８１ｒ及び絶縁部８２ｒを有するコンタクトプラグ８０ｒが形成される（第８の工程）。
【００５８】
図４（ｃ）に示す工程では、スパッタ法などにより、コンタクトプラグ８０ｒ及び絶縁膜４２ｉ１を覆う画素電極膜（図示せず）をデポして形成する（第９の工程）。画素電極膜は、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、画素電極膜は、例えば、少なくとも青色の波長領域の光を透過し少なくとも赤色の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００５９】
その後（第１０の工程）、リソグラフィー法及びウェットエッチング法により、画素電極膜のパターニングを行う。すなわち、レジストパターンをマスクとして画素電極膜をウェットエッチングして、絶縁膜４２ｉ１を覆う画素電極パターン６１ｒと、絶縁膜４２ｉ１におけるストレージダイオード１１ｇの上方に位置する部分を露出する開口パターン６５ｒとを形成する。エッチャントは、例えば、王水を使用する。
【００６０】
このとき、開口パターン６５ｒの幅が、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン６４ｂ、開口パターン６５ｒ、及び形成すべき開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｇの幅より大きくなるように、エッチング時間を制御する。また、コンタクトプラグ８０ｇの幅がドライエッチング（ＲＩＥ装置）における制御可能な異方性の限界に応じてコンタクトプラグ８０ｒの幅より大きくなるので、その点も考慮した開口パターン６５ｒの幅が得られるように、エッチング時間を制御する。
【００６１】
その後（第１１の工程）、スパッタ法などにより、画素電極パターン６１ｒと絶縁膜４２ｉ１とを覆う光電変換膜７０ｒｉをデポして形成する。光電変換膜７０ｒｉは、例えば、赤色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成されている。このとき、開口パターン６５ｒの幅が大きくなっているので、光電変換膜７０ｒｉは、開口パターン６５ｒにより露出された絶縁膜４２ｉ１の表面のほぼ全体を覆うように形成される。
【００６２】
そして（第１２の工程）、スパッタ法などにより、光電変換膜７０ｒｉを覆う共通電極膜（図示せず）をデポして形成する。共通電極膜は、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成される。なお、共通電極膜は、例えば、少なくとも青色及び赤色の波長領域の光を透過し少なくとも緑色の波長領域の光を反射するような半透明導電物質で形成されてもよい。
【００６３】
その後（第１３の工程）、リソグラフィー法及びウェットエッチング法により、共通電極膜のパターニングを行う。すなわち、レジストパターンをマスクとして共通電極膜をウェットエッチングして、光電変換膜７０ｒｉを覆う共通電極パターン６２ｒと、光電変換膜７０ｒｉにおけるストレージダイオード１１ｇの上方に位置する部分を露出する開口パターン６４ｒとを形成する。エッチャントは、例えば、王水を使用する。
【００６４】
このとき、開口パターン６４ｒの幅が、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｇの幅より大きくなるように、エッチング時間を制御する。また、コンタクトプラグ８０ｇの幅がドライエッチング（ＲＩＥ装置）における制御可能な異方性の限界に応じてコンタクトプラグ８０ｒの幅より大きくなるので、その点も考慮した開口パターン６４ｒの幅が得られるように、エッチング時間を制御する。
【００６５】
そして（第１４の工程）、ＣＶＤ法などにより、共通電極パターン６２ｒと光電変換膜７０ｒｉとを覆う絶縁膜４３ｉを形成する。このとき、開口パターン６４ｒの幅が大きくなっているので、絶縁膜４３ｉは、開口パターン６４ｒにより露出された光電変換膜７０ｒｉの表面のほぼ全体を覆うように形成される。
【００６６】
図５（ａ）に示す工程では、リソグラフィー法及びドライエッチング法により、絶縁膜４３、光電変換膜７０ｒにおける開口パターン６４ｒにより露出された部分（第２の部分）、絶縁膜４２における開口パターン６５ｒにより露出された部分（第２の部分）、光電変換膜７０ｂにおける開口パターン６４ｂにより露出された部分（第３の部分）、金属膜５０、及び絶縁膜４１を貫通し半導体基板１０におけるストレージダイオード１１ｇの表面を露出するコンタクトホール（第２の穴）Ｈ３を形成する（第１５の工程）。ドライエッチング法は、例えば、ＲＩＥ装置を用いてエッチング異方性の高い条件で行い、コンタクトホールＨ３のアスペクト比（深さ／幅）が高くなるようにコンタクトホールＨ３を形成する。
【００６７】
そして、ＣＶＤ法などにより、コンタクトホールＨ３の側面及び底面と絶縁膜４３の上面とを覆う絶縁膜（図示せず）を形成する。絶縁膜は、例えば、ＳｉＯ２で形成する。
【００６８】
その後、ドライエッチング法などにより、絶縁膜におけるコンタクトホールＨ３の底面を覆う部分と絶縁膜４３ｉの上面を覆う部分を選択的に除去し、コンタクトホールＨ３の側面に絶縁部８２ｇを残す。ドライエッチング法は、例えば、ＲＩＥ装置を用いてエッチング異方性の高い条件で行う。
【００６９】
次に、ＣＶＤ法などにより、コンタクトホールＨ３に導電物質を埋め込むように、導電物質（図示せず）をデポする。このとき、導電物質は、絶縁膜４３ｉの上面も覆うように形成される。導電物質は、例えば、タングステンで形成する。そして、ＣＭＰ法により、絶縁膜４３ｉの上面を覆う導電物質を除去して、コンタクトホールＨ３内に導電部８１ｇを残す。これにより、導電部８１ｇ及び絶縁部８２ｇを有するコンタクトプラグ８０ｇが形成される（第１６の工程）。
【００７０】
図５（ｂ）に示す工程では、スパッタ法などにより、コンタクトプラグ８０ｇ及び絶縁膜４３を覆う画素電極膜（図示せず）をデポして形成する（第１７の工程）。画素電極膜は、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成されている。なお、画素電極膜は、例えば、少なくとも青色及び赤色の波長領域の光を透過し少なくとも緑色の波長領域の光を反射するような半透明導電物質で形成されていてもよい。
【００７１】
その後、リソグラフィー法及びウェットエッチング法により、画素電極膜のパターニングを行う。すなわち、レジストパターンをマスクとして画素電極膜をウェットエッチングして、絶縁膜４３を覆う画素電極パターン６１ｇを形成する。エッチャントは、例えば、王水を使用する。
【００７２】
そして、スパッタ法などにより、画素電極パターン６１ｇを覆う光電変換膜７０ｇをデポして形成する。光電変換膜７０ｇは、例えば、緑色の波長領域の光を吸収し他の波長領域の光を透過させる性質を有した有機物で形成する。
【００７３】
次に、スパッタ法などにより、光電変換膜７０ｒｉを覆う共通電極膜（図示せず）をデポして形成する。共通電極膜は、例えば、ＩＴＯ又はＺｎＯなどの透明導電物質で形成される。なお、共通電極膜は、例えば、少なくとも緑色、青色、及び赤色の波長領域の光を透過し所定の波長領域の光を反射するような半透明導電物質で形成されてもよい。
【００７４】
その後、リソグラフィー法及びウェットエッチング法により、共通電極膜のパターニングを行う。すなわち、レジストパターンをマスクとして共通電極膜をウェットエッチングして、光電変換膜７０ｇを覆う共通電極パターン６２ｇを形成する。エッチャントは、例えば、王水を使用する。
【００７５】
そして、ＣＶＤ法などにより、共通電極パターン６２ｇを覆う絶縁膜４４を形成する。
【００７６】
ここで、仮に、図７に示すように、半導体基板７１０の上に３層の光電変換膜７７０ｇ、７７０ｒ、７７０ｂを積層した固体撮像装置７００の製造方法において、絶縁膜などの膜を形成するたびに、レジストとドライエッチング法等によりその膜に穴を形成しその穴にタングステンを埋めてコンタクトプラグを上方に延ばす場合について考える。この場合、２層目の光電変換膜７７０ｒの下に配された画素電極膜７６１ｒとストレージダイオード７１１ｒとを電気的に接続するコンタクトプラグ７８０ｒを形成するために、５つの膜（下から順に、絶縁膜７４１、金属膜７５０、光電変換膜７７０ｂ、共通電極膜７６２ｂ、絶縁膜７４２）ごとに、その膜に穴を形成しその穴にタングステンを埋めてＣＭＰによる平坦化を行いコンタクトプラグを上方に延ばす工程が必要になる。同様に、３層目の光電変換膜７７０ｇの下に配された画素電極膜７６１ｇとストレージダイオード７１１ｇとを電気的に接続するコンタクトプラグ７８０ｇを形成するために、９つの膜（下から順に、絶縁膜７４１、金属膜７５０、光電変換膜７７０ｂ、共通電極膜７６２ｂ、絶縁膜７４２、画素電極膜７６１ｒ、光電変換膜７７０ｒ、共通電極膜７６２ｒ、絶縁膜７４３）ごとに、その膜に穴を形成しその穴にタングステンを埋めてＣＭＰによる平坦化を行いコンタクトプラグを上方に延ばす工程が必要になる。これにより、コンタクトプラグを形成するための工程数が全体として多くなっている。工程数が多いと、固体撮像装置の製造コストが増大する可能性がある。
【００７７】
それに対して、第１の実施の形態では、コンタクトプラグの形成を図２〜図５に示すように行う。すなわち、ドライエッチング法により加工することが困難な透明導電物質又は半透明導電物質で形成された共通電極膜や画素電極膜におけるコンタクトプラグにより貫通されることが予定された領域を先にウェットエッチングで加工してコンタクトプラグより大きな幅で開口しておく（開口パターンをコンタクトプラグより大きな幅で形成しておく）。これにより、後の工程で、ドライエッチング法により加工することが困難な膜がエッチングされるべき領域に含まれない状態で、積層された複数の膜を一括で（同一チャンバー内で連続的に）ドライエッチングしてコンタクトホールを形成し、そのコンタクトホールに導電物質を埋め込むことができる。このため、２層目の光電変換膜７０ｒの下に配された画素電極パターン６１ｒとストレージダイオード１１ｒとを電気的に接続するコンタクトプラグ８０ｒを形成するために、膜に穴を形成しその穴にタングステンを埋めてＣＭＰによる平坦化を行う工程が１回で済む。すなわち、上記の比較例と比べて、このコンタクトプラグを形成するための工程数を約１／５に低減できている。また、３層目の光電変換膜７０ｇの下に配された画素電極パターン６１ｇとストレージダイオード１１ｇとを電気的に接続するコンタクトプラグ８０ｇを形成するために、膜に穴を形成しその穴にタングステンを埋めてＣＭＰによる平坦化を行う工程が１回で済む。すなわち、上記の比較例と比べて、このコンタクトプラグを形成するための工程数を約１／９に低減できている。このように、第１の実施の形態によれば、画素電極パターンと半導体基板におけるストレージダイオードとを電気的に接続するコンタクトプラグを形成するための工程数を低減できる。
【００７８】
また、図７に示す固体撮像装置７００では、上方から入射しコンタクトプラグ７８０ｒ、７８０ｇの側方を通って１層目の光電変換膜７７０ｂにそれぞれ到達する光ＩＬ７０１、ＩＬ７０２は、１０個の界面を通過していることによる減衰を受けている。また、上方から入射しコンタクトプラグ７８０ｇの側方を通って２層目の光電変換膜７７０ｒに到達する光ＩＬ７０３は、６個の界面を通過していることによる減衰を受けている。
【００７９】
それに対して、第１の実施の形態にかかる固体撮像装置１では、図１に示すように、開口パターン６３ｂ、６４ｒ、６５ｒ、６４ｂが形成されていることにより、最上より下の光電変換膜、すなわち１層目の光電変換膜７０ｂや２層目の光電変換膜７０ｒに到達する光が通過する界面の数が低減されている。すなわち、上方から入射しコンタクトプラグ８０ｒ、８０ｇの側方を通って１層目の光電変換膜７０ｂに到達する光ＩＬ１、ＩＬ２は、それぞれ、９個、７個（＜１０個）の界面を通過している。これにより、１層目の光電変換膜７０ｂにそれぞれ到達する光の減衰が、図７に示す構成に比べて抑制されている。また、上方から入射しコンタクトプラグ８０ｇの側方を通って２層目の光電変換膜７０ｒに到達する光ＩＬ３は、５個（＜６個）の界面を通過している。これにより、２層目の光電変換膜７０ｒにそれぞれ到達する光の減衰が、図７に示す構成に比べて抑制されている。
【００８０】
特に、開口パターン６３ｂの幅は、ストレージダイオード１１ｒにおけるコンタクトプラグ８０ｒを接続すべき領域と開口パターン６３ｂとのアライメントズレを考慮したプロセスマージンに応じた長さ分、コンタクトプラグ８０ｒの幅より大きい。また、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒのそれぞれの幅は、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、コンタクトプラグ８０ｇの幅より大きい。さらに、コンタクトプラグ８０ｇの幅がドライエッチング（ＲＩＥ装置）における制御可能な異方性の限界に応じてコンタクトプラグ８０ｒの幅より大きくなるので、その点も考慮して、開口パターン６４ｂ、開口パターン６５ｒ、及び開口パターン６４ｒのそれぞれの幅は決められている。そのため、画素が微細化されると、画素の受光面積に占める開口パターン６３ｂ、６４ｒ、６５ｒ、６４ｂの面積の割合が相対的に無視できない大きさになってくる。すなわち、画素が微細化されると、開口パターン６３ｂ、６４ｒ、６５ｒ、６４ｂが形成されていることにより、最上より下の光電変換膜の光の取り込み効率が顕著に向上する。
【００８１】
あるいは、仮に、図８に示すように、固体撮像装置８００の製造方法において、ドライエッチングとウェットエッチングとを切り替えながらコンタクトホールを形成してコンタクトプラグを形成する場合について考える。すなわち、半導体基板８１０の上に、絶縁膜８４１、金属膜８５０、光電変換膜８７０ｂ、共通電極膜８６２ｂ、絶縁膜８４２を順に積層する。その後、絶縁膜８４２のドライエッチング、共通電極膜８６２ｂのウェットエッチング、光電変換膜８７０ｂ、金属膜８５０、及び絶縁膜８４１のドライエッチングを順に行う。このとき、ウェットエッチングは、ドライエッチングに比べてエッチング速度の微細な制御が困難である。このため、ウェットエッチングされた箇所の幅Ｗｗｅｔは、ドライエッチングされた箇所の幅Ｗｄｒｙに比べて大きくなる傾向にある。これにより、形成されたコンタクトプラグ８８０ｒと、ウェットエッチング後の共通電極膜８６２ｂとの間に空洞Ｖ１ができてしまう。この空洞Ｖ１と絶縁膜８４２との界面は光の反射率が高いので、上方から入射しコンタクトプラグ８８０ｒの側方を通って１層目の光電変換膜８７０ｂに向かう光ＩＬ８０１は、その界面で反射されほとんど光電変換膜８７０ｂへ到達しない。同様に、コンタクトプラグ８８０ｇと、ウェットエッチング後の共通電極膜８６２ｒとの間に空洞Ｖ２ができてしまう。この空洞Ｖ２と絶縁膜８４３との界面は光の反射率が高いので、上方から入射しコンタクトプラグ８８０ｇの側方を通って１層目の光電変換膜８７０ｂや２層目の光電変換膜８７０ｒに向かう光ＩＬ８０２、ＩＬ８０３は、その界面で反射されほとんど光電変換膜８７０ｒ、８７０ｂへ到達しない。さらに、コンタクトプラグ８８０ｇと画素電極膜８６１ｒとの間や、コンタクトプラグ８８０ｇと共通電極膜８６２ｂとの間にも空洞ができている。このように、空洞Ｖ１、Ｖ２があると、最上より下の光電変換膜の光の取り込み効率が低下する。
【００８２】
それに対して、第１の実施の形態では、図１に示すように、開口パターン６３ｂ、６４ｂの幅が大きくなっているので、絶縁膜４２は、開口パターン６３ｂ、６４ｂにより露出された光電変換膜７０ｂの表面のほぼ全体を覆うように形成されている。同様に、開口パターン６４ｒの幅が大きくなっているので、絶縁膜４３は、開口パターン６４ｒにより露出された光電変換膜７０ｒの表面のほぼ全体を覆うように形成されている。これにより、共通電極パターンとコンタクトプラグとの間に空洞ができにくい。また、開口パターン６５ｒの幅が大きくなっているので、光電変換膜７０ｒは、開口パターン６５ｒにより露出された絶縁膜４２の表面のほぼ全体を覆うように形成されている。これにより、画素電極パターンとコンタクトプラグとの間に空洞ができにくい。この結果、最上より下の光電変換膜の光の取り込み効率の低下が抑制されている。
【００８３】
あるいは、仮に、図９に示すように、固体撮像装置９００の製造方法において、ドライエッチングを行わずにウェットエッチングを行うことによりコンタクトホールを形成してコンタクトプラグを形成する場合について考える。すなわち、半導体基板９１０の上に、絶縁膜９４１、金属膜９５０、光電変換膜９７０ｂ、共通電極膜９６２ｂ、絶縁膜９４２を順に積層する。その後、絶縁膜９４２、共通電極膜９６２ｂ、光電変換膜８７０ｂ、金属膜８５０、及び絶縁膜８４１のウェットエッチングを順に行う。このとき、ウェットエッチングが等方性エッチングであるため、コンタクトホールのアスペクト比（深さ／幅）を高くすることが困難であり、コンタクトホールの深さが深くなるほどその幅が広くなる（Ｗｂ＜Ｗｒ＜Ｗｇ）。これにより、画素の全面積に占めるコンタクトプラグ９８０ｂ、９８０ｒ、９８０ｇの面積の割合が大きくなり、最上より下の光電変換膜の受光面積が大幅に減少してしまう。
【００８４】
それに対して、第１の実施の形態では、上述のように、積層された複数の膜を一括で（同一チャンバー内で連続的に）ドライエッチングしてコンタクトホールを形成するので、コンタクトホールのアスペクト比（深さ／幅）を容易に高くできる。これにより、そのコンタクトホールに導電物質を埋め込むことにより形成されたコンタクトプラグの面積が画素の全面積に占める割合も小さく抑えることができ、最上より下の光電変換膜の受光面積の減少を抑制することが容易である。
【００８５】
なお、青色、赤色、緑色の波長領域の光を吸収して光電変換する光電変換膜７０ｂ、７０ｒ、７０ｇの積層の順番は、図１に示された順番に限定されず、他の順番であってもよい。その場合、共通電極パターンや画素電極パターンは、下方に配された各光電変換膜で光電変換すべき波長領域の光をいずれも透過し、上方に配された各光電変換膜で光電変換すべき波長領域の光を反射する半透明物質で形成されていてもよい。
【００８６】
また、図６に示すように、固体撮像装置１００において、遮光用の金属膜１５０が画素電極パターン１６１ｂと半導体基板１０との間に配されていてもよい。この場合、開口パターン１６６ｂは、画素電極パターン１６１ｂに隣接して配されている。開口パターン１６６ｂは、絶縁膜４１におけるストレージダイオード１１ｒの上方に位置する部分を露出する。開口パターン１６６ｂにより露出された絶縁膜４１の表面は、光電変換膜１７０ｂにより覆われている。光電変換膜１７０ｂは、画素電極パターン１６１ｂとコンタクトプラグ８０ｒとの間の領域を埋めるように延びている。また、開口パターン１６５ｂは、画素電極パターン１６１ｂに隣接して配されている。開口パターン１６５ｂは、光電変換膜１７０ｂにおけるストレージダイオード１１ｇの上方に位置する部分を露出する。開口パターン１６５ｂにより露出された光電変換膜１７０ｂの表面は、光電変換膜１７０ｂにより覆われている。光電変換膜１７０ｂは、画素電極パターン１６１ｂとコンタクトプラグ８０ｇとの間の領域を埋めるように延びている。
【００８７】
図６に示す固体撮像装置１００の製造方法では、絶縁膜４１の下半分が形成された後に金属膜１５０が形成される。その後、金属膜１５０を覆うように絶縁膜４１の上半分が形成される。そして、コンタクトプラグ８０ｂが形成された後に、コンタクトプラグ８０ｂ及び絶縁膜４１を覆う画素電極膜をデポして形成する。さらに、レジストパターンをマスクとして画素電極膜をウェットエッチングして、絶縁膜４１を覆う画素電極パターン１６１ｂと、絶縁膜４１におけるストレージダイオード１１ｒの上方に位置する部分を露出する開口パターン１６６ｂと、絶縁膜４１におけるストレージダイオード１１ｇの上方に位置する部分を露出する開口パターン１６５ｂとを形成する。エッチャントは、例えば、王水を使用する。
【００８８】
このとき、開口パターン１６６ｂの幅が、ストレージダイオード１１ｒにおけるコンタクトプラグ８０ｒを接続すべき領域と、開口パターン１６６ｂ、及び形成すべき開口パターン６３ｂとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｒの幅より大きくなるように、エッチング時間を制御する。
【００８９】
また、開口パターン１６５ｂの幅が、ストレージダイオード１１ｇにおけるコンタクトプラグ８０ｇを接続すべき領域と、開口パターン１６５ｂ、開口パターン６４ｂ、開口パターン６５ｒ、及び形成すべき開口パターン６４ｒとのアライメントズレを考慮したプロセスマージンに応じた長さ分、形成すべきコンタクトプラグ８０ｇの幅より大きくなるように、エッチング時間を制御する。
【００９０】
したがって、固体撮像装置１００の製造方法においても、後の工程で、ドライエッチング法により加工することが困難な膜がエッチングされるべき領域に含まれない状態で、積層された複数の膜を一括で（同一チャンバー内で連続的に）ドライエッチングしてコンタクトホールを形成し、そのコンタクトホールに導電物質を埋め込むことができる。
【符号の説明】
【００９１】
１、１００、７００、８００、９００  固体撮像装置、  １０、７１０、８１０、９１０  半導体基板、  １１ｂ、１１ｒ、１１ｇ  ストレージダイオード、  １２ｂ、１２ｒ、１２ｇ  フローティングディフュージョン、  ４１、４１ｉ、４１ｉ１、４１ｉ２、４２、４２ｉ、４２ｉ１、４３、４３ｉ、４４、７４１、７４２、７４３、８４１、８４２、８４３、９４１、９４２  絶縁膜、  ５０、５０ｉ、１５０、７５０、８５０、９５０  金属膜、  ６１ｒ、６１ｇ、１６１ｂ、  画素電極パターン、  ６２ｂ、６２ｒ、６２ｇ  共通電極パターン、  ６３ｂ、６４ｂ、６４ｒ、６５ｒ、１６６ｂ、１６５ｂ  開口パターン、  ７０ｂ、７０ｂｉ、７０ｂｉ１、７０ｒ、７０ｒｉ、７０ｇ、１７０ｂ、７７０ｂ、７７０ｒ、７７０ｇ、８７０ｂ、８７０ｒ、９７０ｂ  光電変換膜、  ８０ｂ、８０ｒ、８０ｇ、７８０ｒ、７８０ｇ、８８０ｒ、８８０ｇ、９８０ｂ、９８０ｒ、９８０ｇ  コンタクトプラグ、  Ｈ１、Ｈ２、Ｈ３  コンタクトホール、  ７６１ｒ、７６１ｇ、８６１ｒ  画素電極膜、  ７６２ｂ、７６２ｒ、８６２ｂ、８６２ｒ、９６２ｂ  共通電極膜。
【図１】
2011187565.tif 000003
【図２】
2011187565.tif 000004
【図３】
2011187565.tif 000005
【図４】
2011187565.tif 000006
【図５】
2011187565.tif 000007
【図６】
2011187565.tif 000008
【図７】
2011187565.tif 000009
【図８】
2011187565.tif 000010
【図９】
2011187565.tif 000011