(57)【要約】【課題】回路規模が増大することなく、テストデータを入力する入力端子の個数を削減できるスキャンテスト装置及びスキャンテスト方法を提供すること。【解決手段】本発明にかかるスキャンテスト装置１は、テストデータ入力端子、ＯＲ素子１７、スキャンフリップフロップ１２を備える。テストデータ入力端子には、第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータが入力される。ＯＲ素子１７は、テストデータが入力され、クロック信号とは非同期であるマスク信号に基づいて、第２のテストデータをマスクして、第１のテストデータを出力する。スキャンフリップフロップ１２は、前記第１のスキャンチェーンの先頭に配置され、ＯＲ素子１７が出力した第１のテストデータに対応する非同期テストデータを保持する。【選択図】図１
2011247594.tif 000002
【特許請求の範囲】
【請求項１】
第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータが入力されるテストデータ入力端子と、
前記テストデータが入力され、クロック信号とは非同期であるマスク信号に基づいて、前記第２のテストデータをマスクして、前記第１のテストデータを出力するデータマスク部と、
前記第１のスキャンチェーンの先頭に配置され、前記データマスク部が出力した前記第１のテストデータに対応する非同期テストデータを保持する先頭フリップフロップと、
を備えるスキャンテスト装置。
【請求項２】
前記先頭フリップフロップは、リセット端子と、入力端子と、クロック端子とを有するリセット付きフリップフロップであり、
前記リセット端子には前記第１のテストデータが入力され、前記入力端子にはアクティブレベル信号が入力され、前記クロック端子には前記クロック信号が入力され、
前記データマスク部は、前記マスク信号と前記テストデータとが入力されるＯＲ素子である請求項１に記載のスキャンテスト装置。
【請求項３】
前記先頭フリップフロップは、セット端子と、入力端子と、クロック端子とを有するセット付きフリップフロップであり、
前記セット端子には前記第１のテストデータが入力され、前記入力端子には非アクティブレベル信号が入力され、クロック端子には前記クロック信号が入力され、
前記データマスク部は、前記マスク信号と前記テストデータとが入力されるＯＲ素子である請求項１に記載のスキャンテスト装置。
【請求項４】
前記先頭フリップフロップは、入力端子と、クロック端子とを有し、
前記入力端子には前記非同期テストデータの反転信号が入力され、前記クロック端子には前記第１のテストデータが入力され、
前記データマスク部は、前記マスク信号の反転信号と前記テストデータとが入力されるＡＮＤ素子である請求項１に記載のスキャンテスト装置。
【請求項５】
前記第２のスキャンチェーンの先頭に配置されたフリップフロップは、前記テストデータが入力され、前記クロック信号に同期して、前記第２のテストデータを保持する請求項１〜４のいずれか一項に記載のスキャンテスト装置。
【請求項６】
前記第１及び第２のスキャンチェーンは、同一の前記テストデータ入力端子に接続される請求項１〜５のいずれか一項に記載のスキャンテスト装置。
【請求項７】
前記テストデータには、前記第１のテストデータと前記第２のテストデータとが交互に配列されている請求項１〜６のいずれか一項に記載のスキャンテスト装置。
【請求項８】
第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータを、前記第１及び第２のスキャンチェーンに入力し、
クロック信号とは非同期であるマスク信号に基づいて、入力された前記テストデータのうち前記第２のテストデータをマスクして、前記第１のテストデータを取得し、
取得した前記第１のテストデータに対応する非同期テストデータを保持するスキャンテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスキャンテスト装置及びスキャンテスト方法に関し、特にシリアルデータ入力方式のスキャンテスト装置及びスキャンテスト方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の微細化技術の進歩によって、回路規模が増大している。それに伴い、半導体集積回路のテスト回路が複雑、大規模化し、テスト回路を制御する端子数も増えてきた。このため、製造費におけるテストコストの割合が高くなってきており、テスト品質を維持しながらテスト端子を削減するという要求が高まってきた。
【０００３】
一般的なスキャンテスト装置は、複数のスキャンイン信号を入力する入力端子と、ｎ（ｎは１以上の整数）個のスキャン機能付きフリップフロップと、スキャン結果を出力する出力端子と、前記各フリップフロップを駆動するクロック信号が入力されるクロック端子から構成される。
【０００４】
スキャンテスト装置の動作としては、各フリップフロップが、入力されるクロック信号に同期して、スキャンイン信号またはスキャンチェーン前段のフリップフロップ出力信号を取込む。そして、前記出力信号の値が内部遷移時間を経て出力される。
【０００５】
特許文献１には、１つのリセット端子の入力に応じて複数のパターン信号を出力するパターン発生器を備えるテストスキャン装置が開示されている。当該パターン信号により、各スキャンチェーンの先頭のフリップフロップのセットリセットが制御され、テストデータが生成される。そのため、１つのリセット端子に信号を供給することにより、複数のスキャンチェーンにデータを入力することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３３１４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の技術は、スキャンテスト装置内部において、リセット端子の入力に基づいて各スキャンチェーンに対するテストデータを生成する。そのため、パターン発生器をスキャンテスト装置内部に設ける必要がある。また、パターン発生器から各スキャンチェーンへパターン信号を供給するために、スキャンチェーン毎に設けられた複数の入力端子を回路内部に設ける必要ある。その結果、回路規模が増大するという問題があった。
【課題を解決するための手段】
【０００８】
本発明にかかるスキャン装置は、第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータが入力されるテストデータ入力端子と、前記テストデータが入力され、クロック信号とは非同期であるマスク信号に基づいて、前記第２のテストデータをマスクして、前記第１のテストデータを出力するデータマスク部と、前記第１のスキャンチェーンの先頭に配置され、前記データマスク部が出力した前記第１のテストデータに対応する非同期テストデータを保持する先頭フリップフロップと、を備えるものである。これによって、１つの端子から複数のスキャンチェーンに異なるテストデータを供給することができる。
【０００９】
本発明にかかるスキャンテスト方法は、第１のスキャンチェーンに対する第１のテストデータと第２のスキャンチェーンに対する第２のテストデータとを少なくとも含むテストデータを、前記第１及び第２のスキャンチェーンに入力し、クロック信号とは非同期であるマスク信号に基づいて、入力された前記テストデータのうち前記第２のテストデータをマスクして、前記第１のテストデータを取得し、取得した前記第１のテストデータに対応する非同期テストデータを保持するものである。これにより、１つの端子から複数のスキャンチェーンに異なるテストデータを供給することができる。
【発明の効果】
【００１０】
本発明により、回路規模が増大することなく、テストデータを入力する入力端子の個数を削減できるスキャンテスト装置及びスキャンテスト方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかるスキャンテスト装置の構成例を示す図である。
【図２】実施の形態１にかかるスキャンテスト装置の動作を示すタイミングチャートである。
【図３】実施の形態１にかかる複数のスキャンチェーン群を備えるスキャンテスト装置の構成例を示す図である。
【図４】実施の形態１にかかる複数のスキャンチェーン群を備えるスキャンテスト装置の動作を示すタイミングチャートである。
【図５】実施の形態１の変形例にかかるスキャンテスト装置の構成例を示す図である。
【図６】実施の形態２にかかるスキャンテスト装置の構成例を示す図である。
【図７】実施の形態２にかかるスキャンテスト装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は本実施の形態にかかるスキャンテスト装置１の構成例を示す図である。スキャンテスト装置１は、端子ＳＩＮ０（テストデータ入力端子）、ＳＩＭＡＳＫ、ＳＣＫ、ＳＭＣ、スキャンチェーン群２０、ＯＲ素子１７（データマスク部）を備える。
【００１３】
テスター１０は、スキャンテスト装置１の各端子と接続される。テスター１０は、スキャンインデータ（テストデータ）を端子ＳＩＮ０に入力し、スキャンマスク信号を端子ＳＩＭＡＳＫに入力する。また、テスター１０は、スキャンクロック信号を端子ＳＣＫに入力し、スキャンモードを制御する制御信号を端子ＳＭＣに入力する。なお、テスター１０は、スキャンモードを実行する場合、常に１の制御信号を出力する。
【００１４】
スキャンチェーン群２０は、スキャンフリップフロップ１１〜１６を有する。それぞれのスキャンフリップフロップは、入力ピンＳＩ、ＤＩ、ＳＭＣ、ＣＬＫと、出力ピンＱを有する。入力ピンＳＩにはテストデータが入力され、入力ピンＤＩにはテスト対象となる組み合わせ回路の出力データが入力される。また、入力ピンＳＭＣには制御信号が入力され、入力ピンＳＣＫにはスキャンクロック信号が入力される。
【００１５】
スキャンフリップフロップ１１、１３〜１６は、２ｔｏ１マルチプレクサ１１１、１３１、１４１、１５１、１６１と、Ｄフリップフロップ１１２、１３２、１４２、１５２、１６２とを有する。２ｔｏ１マルチプレクサの選択信号端子は入力ピンＳＭＣと接続され、入力端子は入力ピンＳＩ、ＤＩと接続される。本実施の形態においては、入力ピンＳＭＣから入力される制御信号が１の場合、入力ピンＳＩからの信号が選択され、制御信号が０の場合、入力ピンＤＩからの信号が選択される。また、Ｄフリップフロップの入力端子は、２ｔｏ１マルチプレクサの出力端子と接続され、クロック端子は、入力ピンＣＬＫと接続される。
【００１６】
スキャンフリップフロップ１２は、ＯＲ素子１２１と、非同期リセット付きＤフリップフロップ１２２とを有する。ＯＲ素子１２１の入力端子は、入力ピンＤＩ、ＳＭＣと接続され、出力端子は、非同期リセット付きＤフリップフロップ１２２の入力端子と接続される。Ｄフリップフロップ１２２のクロック端子は、入力ピンＣＬＫと接続され、リセット端子は、入力ピンＳＩと接続される。
【００１７】
スキャンフリップフロップ１２、１４、１６は、第１のスキャンチェーンを構成する。第１のスキャンチェーンの先頭に配置されたスキャンフリップフロップ１２（先頭フリップフロップ）は、第１のスキャンチェーンに対する第１のスキャンインデータ（第１のテストデータ）に対応する非同期スキャンインデータ（非同期テストデータ）を保持する。スキャンフリップフロップ１２の入力ピンＳＩには、ＯＲ素子１７から出力される第１のスキャンインデータが入力される。
【００１８】
スキャンフリップフロップ１１、１３、１５は、第２のスキャンチェーンを構成する。第２のスキャンチェーンの先頭に位置するスキャンフリップフロップ１１の入力ピンＳＩには第１及び第２のスキャンインデータを含むスキャンインデータが入力される。なお、スキャンフリップフロップ１３〜１６は、前段側（テスター１０側）に配置されたスキャンフリップフロップの出力ピンＱと接続される。例えば、スキャンフリップフロップ１６の入力ピンＳＩは、スキャンフリップフロップ１４の出力ピンＱと接続される。また、スキャンインデータは、スキャンチェーンにシリアルに入力される。例えば、第１のスキャンチェーンにおいては、スキャンフリップフロップ１２、１４、１６の順に、スキャンインデータがシリアルに入力される。
【００１９】
ＯＲ素子１７は、入力側に端子ＳＩＮ０と端子ＳＩＭＡＳＫとが接続され、出力側には、スキャンフリップフロップ１２の入力ピンＳＩが接続される。ＯＲ素子１７は、マスク信号に基づいて、入力されたスキャンインデータのうち、第２のスキャンインデータをマスクする。つまり、ＯＲ素子１７は、スキャンマスク信号または第１のスキャンインデータを出力する。
【００２０】
続いて、スキャンテスト装置１の動作について、図２のタイミングチャートを用いて説明する。このとき、図２において、スキャンインデータＤ１０、Ｄ１１、Ｄ１２が、第１のスキャンインデータを意味し、スキャンインデータＤ００、Ｄ０１、Ｄ０２が、第２のスキャンインデータを意味する。また、スキャンフリップフロップ１１の出力をＱ０１、スキャンフリップフロップ１３の出力をＱ０２、スキャンフリップフロップ１２の出力をＱ１１、スキャンフリップフロップ１４の出力をＱ１２とする。なお、スキャンチェーンを用いたスキャンテストの工程は周知であるため、本実施の形態においては、スキャンチェーンにスキャンインデータをセットする工程について説明する。
【００２１】
時刻Ｔ１０では、スキャンクロック信号ＳＣＫの立ち上がりに同期して、スキャンフリップフロップ１１が、端子ＳＩＮ０のスキャンインデータＤ００を、スキャンフリップフロップ１１の内部遷移時間を経てＱ０１から出力する。スキャンフリップフロップ１１〜１６の出力は、クロックのアクティブエッジ時刻から内部遷移遅延時間を経て変化するものであり、以降、本遅延についての記載は省略する。
【００２２】
時刻Ｔ１０においては、端子ＳＩＭＡＳＫのスキャンマスク信号が１であるため、ＯＲ素子１７は、端子ＳＩＮ０のスキャンインデータに関わらず、入力ピンＳＩにスキャンマスク信号の１を出力する。すなわち、ＯＲ素子１７は、第２のスキャンインデータをマスクする。その結果、スキャンフリップフロップ１２の入力ピンＳＩへの入力信号は１に固定される。スキャンフリップフロップ１２は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、入力ピンＳＭＣから伝播する１をＱ１１から出力する。
【００２３】
時刻Ｔ１１では、端子ＳＩＭＡＳＫのスキャンマスク信号が０であるため、ＯＲ素子１７は、端子ＳＩＮ０のスキャンインデータの値Ｄ１０をスキャンフリップフロップ１２の入力ピンＳＩに伝播する。Ｄ１０が０の場合、非同期リセットが実行される。つまり、スキャンフリップフロップ１２のＱ１１から０が出力される。一方、Ｄ１０が１の場合、Ｑ１１からの出力は変化しない。なお、時刻Ｔ１１では、入力ピンＣＬＫのスキャンクロック信号が非アクティブであるため、スキャンフリップフロップ１１は、入力されるＤ１０を取り込まない。
【００２４】
時刻Ｔ１２では、スキャンフリップフロップ１３が、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、Ｑ０１の値Ｄ００をＱ０２から出力する。スキャンフリップフロップ１４は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、Ｑ１１から入力されたＤ１０をＱ１２から出力する。スキャンフリップフロップ１１は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、スキャンインデータＳＩＮ０の値Ｄ０１をＱ０１から出力する。スキャンフリップフロップ１２は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、入力ピンＳＭＣから伝播された１をＱ１１より出力する。
【００２５】
時刻Ｔ１３では、端子ＳＩＭＡＳＫのスキャンマスク信号が０のため、ＯＲ素子１７は、端子ＳＩＮ０のスキャンインデータの値Ｄ１１をスキャンフリップフロップ１２の入力ピンＳＩに伝播する。Ｄ１１が０の場合、非同期リセットが実行される。つまり、スキャンフリップフロップ１２はＱ１１から０を出力する。一方、Ｄ１１が１の場合、Ｑ１１からの出力は変化しない。
【００２６】
時刻Ｔ１４では、スキャンフリップフロップ１３が、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、Ｑ０１の値Ｄ０１をＱ０２から出力する。スキャンフリップフロップ１４は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、Ｑ１１から入力されたＤ１１をＱ１２から出力する。スキャンフリップフロップ１１は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、端子ＳＩＮ０のスキャンインデータの値Ｄ０２をＱ０１から出力する。スキャンフリップフロップ１２は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、入力ピンＳＭＣから伝播された１をＱ１１から出力する。
【００２７】
時刻Ｔ１５では、端子ＳＩＭＡＳＫのスキャンマスク信号が０のため、ＯＲ素子１７は、端子ＳＩＮ０のスキャンインデータの値Ｄ１２をスキャンフリップフロップ１２の入力ピンＳＩに伝播する。Ｄ１２が０の場合、非同期リセットが実行される。そのため、スキャンフリップフロップ１２は、Ｑ１１から０を出力する。Ｄ１２が１の場合、Ｑ１１からの出力が変化しない。
【００２８】
このように、本実施の形態にかかるスキャンテスト装置１によれば、ＯＲ素子１７が、スキャンテストデータのうち、第２のスキャンインデータをマスクする。そして、スキャンフリップフロップ１２が、第１のスキャンインデータ（非同期テストデータ）のみを保持し、スキャンクロック信号に同期させて後段へ出力する。そのため、スキャンテスト装置１は、第１のスキャンチェーンに、第１のスキャンインデータのみを入力することができる。その結果、２本のスキャンチェーンに対して、端子ＳＩＮ０の１端子からそれぞれのスキャンチェーンにスキャンインデータを入力できる。したがって、スキャンインデータを入力するための端子の個数を削減できる。また、スキャンインデータは、スキャンテスト装置１の内部で生成されず、装置外部から入力される。そのため、回路規模の増大を抑制することができる。
【００２９】
さらに、上記したように、スキャンテスト装置１は１つのテストデータ入力端子に複数のスキャンチェーンを接続することができる。そのため、従来、スキャンインデータを入力するために使用していた端子を、テスト対象となる組み合わせ回路の入力端子として用いることができる。その結果、組み合わせ回路の並列数を増やすことができる。つまり、より多くの組み合わせ回路を一度にテストすることができる。加えて、テストデータ入力端子の個数が同じ条件において、従来のスキャンテスト装置よりも多くの本数のスキャンチェーンを備えることができる。その結果、スキャンチェーン１本あたりのスキャンフリップフロップの段数が削減できる。以上により、スキャンテスト時間を削減することができる。
【００３０】
ここで、図３にスキャンチェーン群がｍ個の場合のスキャンテスト装置１の構成例を示す。図３は、スキャンインデータＳＩＮ０、ＳＩＮ１・・・ＳＩＮｍ（ｍは１以上の整数）を複数有する。図３に示すスキャンテスト装置１は、図１に示すスキャンチェーン群２０及びＯＲ素子１７を、スキャンインデータが入力される端子ＳＩＮと同じ数だけ有する構成となっている。端子ＳＩＮ０、ＳＩＮ１・・・ＳＩＮｍは、各スキャンチェーンの先頭のスキャンフリップフロップ１１と、ＯＲ素子１７の入力端子に接続され、ＯＲ素子１７の出力端子が先頭のスキャンフリップフロップ１２と接続される。ＯＲ素子１７は、各スキャンチェーン群２０に存在し、片方の入力端子に各端子ＳＩＮが接続され、他方の入力端子に端子ＳＩＭＡＳＫが接続される。
【００３１】
図３に示したスキャンテスト装置１の一部の動作を示すタイミングチャートを図４に示す。図３のようにスキャンチェーン群２０が複数ある場合であっても、スキャンチェーン群２０への信号入力タイミングは、スキャンチェーン群２０が１つの場合と同じである（図２参照）。図４では、端子ＳＩＮ０、ＳＩＮ１のスキャンインデータが、スキャンフリップフロップ１１とＯＲ素子１７に入力される。ＯＲ素子１７に入力されたデータは、端子ＳＩＭＡＳＫのスキャンマスク信号によりマスクされ、スキャンフリップフロップ１２に入力される。スキャンクロック信号に同期して動作する第２のスキャンチェーンにＤ００、Ｄ０１、Ｄ０２（第２のテストデータ）が入力され、第１のスキャンチェーンにＤ１０、Ｄ１１、Ｄ１２（第１のテストデータ）が入力される。同様に、クロックに同期して動作する第２のスキャンチェーンにＤ１００、Ｄ１０１、Ｄ１０２（第２のテストデータ）が入力され、第１のスキャンチェーンにはＤ１１０、Ｄ１１１、Ｄ１１２（第１のテストデータ）が入力される。各スキャンインデータ群２０の動作は図２の動作と同様であるため、詳細な説明を省略する。
【００３２】
このように、スキャンテスト装置１が複数のスキャンチェーン群２０を備える場合であっても、端子ＳＩＭＡＳＫは１つあればよい。そのため、入力端子の個数を低減することができる。
【００３３】
次に、本実施の形態にかかるスキャンテスト装置の変形例について説明する。図５は、変形例にかかるスキャンテスト装置２の構成例を示す図である。図１においては、スキャンフリップフロップ１２は、スキャンインデータを非同期リセット信号として受けていたが、図５においては、スキャンインデータを非同期セット信号として受ける。具体的には、ＯＲ素子１２１の出力端子とＤフリップフロップ１２４の入力端子との間に反転素子１２３が配置される。そのため、入力ピンＳＭＣの制御信号が１の場合、セット付きＤフリップフロップ１２４の入力データとして０が伝播する。
【００３４】
図５に示したスキャンテスト装置２では、スキャンフリップフロップ１２の入力ピンＳＩに入力される第１のスキャンインデータがアクティブレベルの場合、Ｑ１１に１が設定される。一方、第１のスキャンインデータが非アクティブレベルの場合、Ｑ１１からの出力は変化しない。また、ＯＲ素子１７が第２のスキャンインデータをマスクする場合、端子ＳＩＭＡＳＫからＯＲ素子１７に０が入力される。つまり、第２のスキャンインデータがマスクされている場合、Ｄフリップフロップのセット端子には、０が入力される。そのため、第２のスキャンインデータがマスクされている場合、入力ピンＳＭＣから反転素子１２３を介して伝播する固定値０がＱ１１に設定される。一方、端子ＳＩＭＡＫＳのスキャンマスク信号が１の場合、ＯＲ素子１７は、第１のスキャンインデータをスキャンフリップフロップ１２に出力する。
【００３５】
上述したように、スキャンテスト装置２は、フリップフロップのリセットピンではなくセットピンにスキャンインデータを供給する。その結果、回路のオーバヘッドが少なくて済む。
【００３６】
実施の形態２
本発明にかかる実施の形態２について説明する。本実施の形態にかかるスキャンテスト装置３の構成例を図６に示す。スキャンテスト装置３は、先頭フリップフロップとして、スキャンフリップフロップ１２に替えてスキャンフリップフロップ５２を備える。また、スキャンテスト装置３は、データマスク部として、ＯＲ素子１７に替えてＡＮＤ素子５７を備える。なお、その他の構成についてはスキャンテスト装置１と同様であるので、説明を省略する。
【００３７】
スキャンフリップフロップ５２は、入力ピンＤＩ、ＳＩ、ＳＭＣ、ＣＬＫ、２ｔｏ１マルチプレクサ５２１、５２２、Ｄフリップフロップ５２３、反転素子５２４を備える。２ｔｏ１マルチプレクサ５２１の選択信号端子は入力ピンＳＭＣと接続され、入力端子は入力ピンＳＩ及び入力ピンＣＬＫと接続される。２ｔｏ１マルチプレクサ５２１の出力端子はＤフリップフロップ５２３のクロック端子と接続される。２ｔｏ１マルチプレクサ５２１は、選択信号に１が入力された場合、入力ピンＳＩに入力された信号を選択し、出力する。選択信号に０が入力された場合、入力ピンＣＬＫに入力されたスキャンクロック信号を出力する。
【００３８】
２ｔｏ１マルチプレクサ５２２の選択信号端子は入力ピンＳＭＣと接続され、入力端子には、入力ピンＤＩと、反転素子５２４を介してＤフリップフロップ５２３の出力端子Ｑとが接続される。２ｔｏ１マルチプレクサ５２２の出力端子はＤフリップフロップ５２３の入力端子と接続される。２ｔｏ１マルチプレクサ５２２は、選択信号に１が入力された場合、Ｄフリップフロップ５２３の出力の反転信号を選択し、出力する。選択信号に０が入力された場合、入力ピンＤＩに入力された信号を出力する。
【００３９】
ＡＮＤ素子５７の入力端子は、端子ＳＩＮ０及び端子ＳＩＭＡＳＫと接続される。ＡＮＤ素子５７の出力端子は、Ｄフリップフロップ５２３の入力ピンＳＩと接続される。なお、端子ＳＩＭＡＳＫから入力されるスキャンマスク信号は、反転してＡＮＤ素子５７に入力される。
【００４０】
続いて、スキャンテスト装置３の動作について、図７のタイミングチャートを用いて説明する。なお、スキャンフリップフロップ１１の出力をＱ４１、スキャンフリップフロップ１３の出力をＱ４２、スキャンフリップフロップ５２の出力をＱ５１、スキャンフリップフロップ１４の出力をＱ５２とする。
【００４１】
時刻Ｔ３０では、端子ＳＩＭＡＳＫのスキャンマスク信号が１のため、ＡＮＤ素子５７には反転信号の０が入力される。そのため、スキャンフリップフロップ５２の入力ピンＳＩに入力される信号は０に固定される。また、入力ピンＳＭＣ制御信号が１のため、Ｄフリップフロップ５２３のクロック信号として入力ピンＳＩの信号が選択される。入力ピンＳＩの信号は０に固定されており、クロック端子に０が入力される。そのため、スキャンフリップフロップ５２の出力Ｑ５１は変化しない。なお、実施の形態１と同様に、スキャンフリップフロップ１１は、端子ＳＣＫのスキャンクロック信号の立ち上がりに同期して、スキャンインデータＳＩＮ０の値Ｄ００を、Ｑ０１から出力する。
【００４２】
時刻Ｔ３１では、端子ＳＩＭＡＳＫのスキャンマスク信号が０であるため、ＡＮＤ素子には反転信号の１が入力される。そのため、ＡＮＤ素子５７は、端子ＳＩＮ０のスキャンインデータの値Ｄ１０をＳＩに伝播する。端子ＳＩＮ０のスキャンインデータが立ち上った場合、スキャンフリップフロップ５２は、前格納値の反転信号をＱ５１から出力する。一方、端子ＳＩＮ０のスキャンインデータが立ち上がりエッジでない場合は、スキャンフリップフロップ５２は、Ｑ５１からの出力を保持する。なお、時刻Ｔ３１では、入力ピンＣＬＫのスキャンクロック信号が非アクティブであるため、スキャンフリップフロップ１１は、入力されるＤ１０を取り込まない。以降、スキャンテスト装置３は、時刻Ｔ３２、Ｔ３４では、上述した時刻Ｔ３０と同様に動作し、時刻Ｔ３３、Ｔ３５では、上述した時刻Ｔ３１と同様に動作する。
【００４３】
このように、本実施の形態にかかるスキャンテスト装置３は、Ｄフリップフロップ５２３の入力端子に、Ｄフリップフロップ５２３の出力信号の反転信号が常に入力される。そのため、スキャンフリップフロップ５２の出力信号は、クロック端子に入力される信号（第１のスキャンインデータまたはスキャンクロック信号）のみに依存して変化する。その結果、後段のスキャンフリップフロップのタイミング調整が容易となる。
【００４４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、スキャンチェーンの本数も２本に限られるものではない。スキャンクロック信号と非同期となるスキャンチェーンの本数だけマスク信号を入力することで、２以上のスキャンチェーンに１つのテストデータ入力端子からスキャンインデータを入力することができる。
【符号の説明】
【００４５】
１〜３  スキャンテスト装置
１０  テスター
１１〜１６、５２  スキャンフリップフロップ
１７、１２１  ＯＲ素子
２０  スキャンチェーン群
５７  ＡＮＤ素子
１１１、１３１、１４１、１５１、１６１、５２１、５２２  ２ｔｏ１マルチプレクサ
１１２、１３２、１４２、１５２、１６２、５２３  Ｄフリップフロップ
１２２  リセット付きＤフリップフロップ
１２３、５２４  反転素子
１２４  セット付きＤフリップフロップ
【図１】
2011247594.tif 000003
【図２】
2011247594.tif 000004
【図３】
2011247594.tif 000005
【図４】
2011247594.tif 000006
【図５】
2011247594.tif 000007
【図６】
2011247594.tif 000008
【図７】
2011247594.tif 000009