(57)【要約】      （修正有）【課題】ＦＥＴを用いた電流投入切断スイッチにおいて、電流投入又は切断時の過大電流、過大電圧の発生により、ＦＥＴの破壊を生じることがある。【解決手段】電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該ＦＥＴが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、且つ電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな抵抗値を実現する。【選択図】図１
2011199970.tif 000002
【特許請求の範囲】
【請求項１】
ＦＥＴを用いる電流投入切断スイッチであって、
ゲート電圧設定回路において、電流投入時のゲート抵抗値と電流切断時のゲート抵抗値を異にすることを特徴とする電流投入切断スイッチ。
【請求項２】
請求項１に記載の電流投入切断スイッチであって、
電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該ＦＥＴが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であることを特徴とするＦＥＴによる電流投入切断スイッチ。
【請求項３】
請求項１記載の電流投入切断スイッチであって、
電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするＦＥＴによる電流投入切断スイッチ。
【請求項４】
請求項１に記載の電流投入切断スイッチであって、
電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該ＦＥＴが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、また、電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするＦＥＴによる電流投入切断スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
ＦＥＴによる大電流切断方式に関する。
【背景技術】
【０００２】
ＦＥＴにより大電流を切断するときに、ドレイン・ソース間に発生する逆起電力により、ＦＥＴそのものが破損してしまうという問題があった。元来ＦＥＴには、その構造上から必然的にドレイン・ソース間に寄生ダイオードが存在し、静電破壊防止用として機能している。しかしながら、高い逆起電力が頻繁に印加されるとこの寄生ダイオードが破壊され、ＦＥＴとしてのスイッチング機能を失ってしまうことが原因である。この解決のために、ドレイン・ソース間にサージサプレッサ―を挿入し、発生する逆起電力を吸収する方法が広く知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
サージサプレッサ―を挿入することで切断時の逆起電力は、サージサプレッサ―の降服電圧以下に抑制されるが、サージサプレッサ―の降服電圧に至るまでの間は寄生ダイオードに負荷がかかり、頻繁な電流投入切断を行う必要がある場合には、寄生ダイオードが破壊し、ＦＥＴのスイッチング機能が失われることが避けられない。
【０００４】
一方、電流投入時には、ＦＥＴのゲート電圧ＶＧＳをソースに対して所定電圧まで上げる必要があるが、外部より電圧を印加するときにＦＥＴゲートの浮遊キャパシタンス、浮遊インダクタンスの存在による共振回路のＱが大きいために、寄生振動を発生し、結果的にゲート電圧が高くなり、ドレイン・ソース間電流が過大となりＦＥＴが破損することがある。そのためゲート電圧印加する場合にゲート抵抗を挿入し振動の要因となるＱ値を小さくする方策がとられる。
【０００５】
電流切断するときには、ゲート電圧ＶＧＳをソース電圧以下に下げる必要があるが、このときに前記ゲート抵抗が働き、ゲート電圧ＶＧＳの立ち下がりを鈍らせる効果があるので、ゲート抵抗を大きくすれば、ＦＥＴ破壊に至る大きな逆起電力の発生を防止することができる。
【０００６】
しかしながら、このゲート抵抗を大きくすると電流投入時のＶＧＳの立ち上げりをも鈍らせてしまう。ＶＧＳの立ち上がりが鈍く長時間低電位にあると、ＦＥＴが能動領域で動作する可能性が増大し、結果的の破壊に至るケースが生じる（非特許文献１）。
【０００７】
したがって、電流投入時にＶＧＳの振動を確実に防止しつつＦＥＴが能動領域で動作する時間を極力小さくし、且つ電流切断時にドレイン・ソース間にサージ電圧の発生するのを防止するようなゲート抵抗値を実現することが課題である。
【非特許文献１】「実装時の駆動電圧低下による破壊」信頼性ハンドブック  株式会社ルネサステクノロジー  Ｒｅｖ.１．０１  ２００８年１１月２８日発行  ページ４−６７
【課題を解決するための手段】
【０００８】
本発明は上記課題に鑑みなされたもので、ＦＥＴによる電流投入切断スイッチであって、電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該ＦＥＴが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、且つ電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするＦＥＴによる電流投入切断スイッチを実現する。
【発明の効果】
【０００９】
本発明によるＦＥＴを用いた電流投入切断スイッチでは、電流投入時にゲート電圧が振動し、過大ドレイン電流が発生しＦＥＴが破壊するのを防止でき、またゲート電圧の立ち上がりが鈍いために、ＦＥTが損失の大きい能動領域で動作し、結果としてＦＥＴが破壊するのを防止でき、さらに、電流切断時にゲート電圧の急激な低下によりドレイン・ソース電圧が逆起電力のためにオーバーシュートし、ＦＥＴの寄生ダイオードが破損し、ＦＥＴのスイッチ機能が働かなくなることを防止できるＦＥＴ電流投入切断スイッチを提供できる。
【発明を実施するための最良の形態】
【００１０】
以下図面を用いて、具体的に説明する。
図１は、本発明のＦＥＴ電流投入切断スイッチを用いたスポット溶接機の原理回路図を示す。
【００１１】
図１において、２００がＦＥＴスイッチ、１０１および１０２は電流投入切断のためのゲート電圧印加用トランジスタスイッチ、１１０は電流投入切断のいずれにも使用されるゲート抵抗、１２０は電流切断時のみに働くゲート抵抗、１２５はゲート電圧を常時安定に保つための抵抗、４００は投入切断のシーケンサ、３００は溶接用電荷を蓄えるコンデンサ、３０１はスポット溶接のプローブ、３０２はスポット溶接の対象となる部材を示す。なお、溶接用の電荷を蓄えるコンデンサの充電電圧は２４ボルトである。
【００１２】
図２は、シーケンサ４００の発生する投入切断信号を示す。Ａは、トランジスタスイッチ１０１のベース電位、Ｂはトランジスタ１０２のベース電位を示す。
Ｔ１は、トランジスタ１０１をＯＮとし、電流投入する開始指示のタイミングを示し、Ｔ２は、電流切断の準備のためにトランジスタ１０１をＯＦＦにするタイミングを示し、Ｔ３は、Ｔ２によりトランジスタ１０１がＯＦＦとなった後、トランジスタ１０２をＯＮとし、電流切断する開始指示のタイミングを示す。
【００１３】
本実施例では、ＦＥＴ２００として、ＩＲＦＰ２９０７を使用し、トランジスタ１０１及びトランジスタ１０２として、ＴＬＰ２５０内蔵のトランジスタを用いた。シーケンサ４００は、ＴＬＰ２５０内蔵のシーケンサである。抵抗１１０は２オーム、抵抗１２０は５オームである。
【００１４】
仮に抵抗１１０を削除（０オーム）して、電流投入を行うと、タイミングＴ１でトランジスタ１０１がＯＮすると図３に示すＦＥＴ２００の浮遊キャパシタンス１３０、浮遊インダクタンス１４０、配線抵抗等１５０による共振回路が構成されゲート電圧は振動する。なお、図３では、ゲート電圧の安定化抵抗１２５は省略されている。
【００１５】
その結果、ゲート電圧ＶＧＳは、目標とする電位より高くなり、ドレイン電流ＩＤが過大となり、ＦＥＴが許容消費電力を超えて破壊される。したがって、図１に示すゲート抵抗１１０（２オーム）を入れることにより、共振回路のＱ値を下げ、ゲート電圧の振動を防止する。
【００１６】
ゲート抵抗１１０のみで抵抗１２０を削除（０オーム）の状態で、電源切断を行うと図４に示すようにＴ３のタイミングでドレイン・ソース間電圧ＶＤＳにサージ電圧が発生する。その電圧は８０Ｖを超えている。図７に示すようにＦＥＴは、その構造から必然的に寄生ダイオード２０１を有しており、この８０Ｖ超の逆方向電圧が繰り返し印加されると寄生ダイオード２０１の破壊となり、ＦＥＴのスイッチ機能は働かなくなる。
【００１７】
この破壊防止のために、図８に示すようにサージサプレッサ―２０２を追加することが考えられる。サージサプレッサ―２０２として、６ＫＡ２４を用いて、図５に電流切断時のドレイン・ソース間電圧ＶＤＳの様子を示す。サージサプレッサ―２０１が機能して、サージ電圧は３０数ボルトに抑えられていることが解る。寄生ダイオード２０１に印加される逆電圧が大幅に低下しているが、この電圧であっても繰り返し印加されると寄生ダイオード２０１は破壊に至ることがある。
【００１８】
寄生ダイオード２０１に印加されるサージによる逆電圧を十分に低く抑えるために、ゲート抵抗を２オームより大きくすることが考えられるが、この抵抗値を大きくするとゲート電圧の立ちあがりが遅くなり、その間ＦＥＴが損失の大きい能動領域で動作することになり、ＦＥＴ破壊の新たな原因となる（非特許文献１）。
【００１９】
そこで、本発明ではゲート電圧印加用トランジスタ１０２のコレクタ端子とアース間に抵抗１２０を挿入する。抵抗１２０として５オームを使用したときの電流切断時のドレイン・ソース間電圧の様子を図６に示す。抵抗１２０が挿入されていないときの図４および図５においては、電流切断時に発生していたサージ電圧は、図６においては完全に抑圧されていることが解る。すなわちＦＥＴの寄生ダイオードには、大きな逆電圧がかかることはなくなるので、寄生ダイオード破壊の恐れは回避される。
【００２０】
本発明によれば、電流投入時は、抵抗１１０のみが働き、電流切断時には、抵抗１１０および抵抗１２０が働く。したがって、ＦＥＴのゲート抵抗値を、電流投入時には、例えば２オーム（抵抗１１０）すなわちゲート電圧の振動を防止するのに十分な大きな抵抗値とし、且つ、ＦＥＴが損失の大きい能動領域で動作する時間をＦＥＴ破壊に至らない短時間に抑えるのに十分な小さな抵抗値とし、電流切断時には、例えば７オーム（抵抗１１０＋抵抗１２０）すなわちゲート電圧の立ち下がりをドレイン・ソース間にサージ電圧を防止するのに十分に大きな抵抗値に設定することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明のＦＥＴ電流投入切断スイッチを用いたスポット溶接機の概念図
【図２】ゲート電圧印加タイムチャート
【図３】ゲート電圧の共振回路
【図４】ドレイン・ソース電圧（その１）
【図５】ドレイン・ソース電圧（その２）
【図６】ドレイン・ソース電圧（その３）
【図７】ＦＥＴの寄生ダイオード
【図８】ＦＥＴ保護用サージサプレッサ
【符号の説明】
【００２２】
１０１、１０２    ゲート電圧印加用トランジスタスイッチ
１１０      ゲート抵抗
１２５      ゲート電圧安定化抵抗
１３０      浮遊キャパシタンス
１４０      浮遊インダクタンス
１５０      配線抵抗等
２００      ＦＥＴ電流投入切断スイッチ
２０１      寄生ダイオード
２０１      サージサプレッサ―
３００      スポット溶接用電荷蓄積コンデンサ
３０１      スポット溶接用電極
３０２      スポット溶接の対象部材
４００      シーケンサ
【図１】
2011199970.tif 000003
【図２】
2011199970.tif 000004
【図３】
2011199970.tif 000005
【図４】
2011199970.tif 000006
【図５】
2011199970.tif 000007
【図６】
2011199970.tif 000008
【図７】
2011199970.tif 000009
【図８】
2011199970.tif 000010