(57)【要約】【課題】積層された上下のパッケージ間を短い配線距離で、かつ、下層パッケージ内のチップと上層パッケージとの間を低インピーダンスで接続することのできる半導体装置を提供する。【解決手段】外部接続用パッド１が、下層のパッケージＰ１に収納された半導体チップ１２の上面に配置され、外部端子２が、上層のパッケージＰ２の基板２１の下面に配置され、外部接続用パッド１と外部端子２とを接続する貫通ビア３を備えた中継基板４が、半導体チップ１２と基板２１との間に配置される。【選択図】  図１
2011187668.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを収納したパッケージを上下に複数積層する半導体装置であって、
下層のパッケージに収納された半導体チップの上面に配置された外部接続用パッドと、
前記上層のパッケージの基板の下面に配置された外部端子と、
前記下層のパッケージの前記半導体チップと前記上層のパッケージの前記基板との間に配置され、前記外部接続用パッドと前記外部端子とを接続する貫通ビアを備えた中継基板と
を有することを特徴とする半導体装置。
【請求項２】
前記中継基板が、前記半導体チップの上面に積層され、前記半導体チップとともに前記下層のパッケージに封止されたシリコン基板である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通ビアが、導電性金属のシリコン貫通ビアである
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記貫通ビアが、導電性金属の中に埋設されたカーボンナノチューブを備える
ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記中継基板の外側に、前記下層のパッケージと前記上層のパッケージとをバンプ接続するボールが配置され、前記ボールの径に応じて前記中継基板の高さが調整される
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＰｏＰ型の半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や高機能化に伴う、半導体装置の高集積化の要求に対して、半導体チップを高密度に集積したパッケージの開発が活発に行われている。例えば、複数の半導体チップを積層して1つのパッケージに収めるＳｉＰ（System  in  Package）などがある。また、さらに実装密度を向上させる手法として、複数の半導体パッケージを上下に積み重ねて一体的に積層する、ＰｏＰ（Package  on  Package）手法がある。
【０００３】
ＰｏＰ型の半導体装置で、積層されたパッケージ間を電気的に接続する手法としては、半田ボールによる接続などがあるが、多数のパッケージを積層すると、パッケージ間の接続が複雑になる、という問題がある。
【０００４】
この問題に対して、従来、複数のチップが積層されたパッケージを積層するＰｏＰ型の半導体装置において、下層のパッケージの最上段のチップ表面封止部材から露出させ、この部分に外部接続端子を設け、半田ボールを介して上層のパッケージのベース配線基板下面の外部接続端子に接合させて、上下のパッケージ間の電気的接続を行う手法が提案されている（例えば、特許文献１参照。）。
【０００５】
しかし、上述の提案の手法では、下層のパッケージの外部接続端子は、下層のパッケージの最上段のチップの上面にダイボンドされた中継基板に設けられたものであり、下層のパッケージに収納されたチップと中継基板との接続は、ベース基板へのワイヤボンディングを介して行われている。すなわち、中継基板の外部端子から下層のパッケージ内のチップに至る信号配線経路は、中継基板の外部端子、中継基板内の配線、中継基板のパッド、ボンディングワイヤ、ベース基板のパッド、ベース基板内のパッド間配線、ベース基板のパッド、ボンディングワイヤ、チップのパッド、の順となっている。
【０００６】
このように、上述の提案の手法では、下層のパッケージの外部接続端子と下層のパッケージに収納されたチップとの配線経路が非常に長く、この配線のインピーダンスが非常に高くなる、という問題が発生する。その結果、上層のパッケージに伝達される信号に、伝達遅延時間の増大や信号レベルの低下、という問題が生じる。そのため、特に高周波の信号の伝送の場合には、波形の乱れなどの問題が生じる。また、この配線を電源配線として用いる場合は、電圧降下などの問題が生じる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１７２１５７号公報  （第５ページ、図４）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、積層された上下のパッケージ間を短い配線距離で、かつ、下層パッケージ内のチップと上層パッケージとの間を低インピーダンスで接続することのできる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、半導体チップを収納したパッケージを上下に複数積層する半導体装置であって、下層のパッケージに収納された半導体チップの上面に配置された外部接続用パッドと、前記上層のパッケージの基板の下面に配置された外部端子と、前記下層のパッケージの前記半導体チップと前記上層のパッケージの前記基板との間に配置され、前記外部接続用パッドと前記外部端子とを接続する貫通ビアを備えた中継基板とを有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、積層された上下のパッケージ間を短い配線距離で、かつ、下層パッケージ内のチップと上層パッケージとの間を低インピーダンスで接続することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１に係る半導体装置の要部の構造の例を示す模式的断面図。
【図２】実施例１の半導体装置の外部接続用パッドと外部端子の配置の例を示す模式的平面図。
【図３】貫通ビアと中継基板の具体例を示す模式的断面図。
【図４】貫通ビアにカーボンナノチューブを用いたときの構造の例を示す模式的断面図。
【図５】本発明の実施例２に係る半導体装置の構造の例を示す模式的断面図。
【図６】実施例２の半導体装置の半田ボール径と中継基板の高さの関係を示す図。
【図７】本発明の実施例３に係る半導体装置の構造の例を示す模式的断面図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１３】
図１は、本発明の実施例１に係る半導体装置の要部の構造の例を示す模式的断面図である。
【００１４】
本実施例の半導体装置は、基板１１の上面に搭載された半導体チップ１２をモールド樹脂１３により封止したパッケージＰ１の上に、基板２１の上面に搭載された半導体チップ２２をモールド樹脂２３により封止したパッケージＰ２が積層されている。
【００１５】
この積層を行うために、本実施例の半導体装置は、下層のパッケージＰ１に収納された半導体チップ１２の上面に配置された外部接続用パッド１と、上層のパッケージＰ２の基板２１の下面に配置された外部端子２と、半導体チップ１２と基板２１との間に配置され、外部接続用パッド１と外部端子２とを接続する貫通ビア３を備えた中継基板４と、を有する。
【００１６】
本実施例では、中継基板４は、半導体チップ１２とともにモールド樹脂１３によりパッケージＰ１内に封止される。その際、その上面がパッケージＰ１の表面に露出するように、中継基板４は封止される。
【００１７】
このパッケージＰ１の表面に露出している貫通ビア３の配置位置に合わせて、貫通ビア３の上面に、上層のパッケージＰ２の基板１２の下面に配置された外部端子２が接続される。
【００１８】
図２に、外部接続用パッド１と外部端子２の配置の例を模式的平面図で示す。
【００１９】
図２（ａ）は、下層のパッケージＰ１に収納された半導体チップ１２の上面図であり、半導体チップ１２上に配置された外部接続用パッド１の配置例を示す。
【００２０】
図２（ａ）に示す例では、外部接続用パッド１は、半導体チップ１２の中央付近の外部接続用パッド配置領域１Ａに、まとめて配置されている。
【００２１】
図２（ｂ）は、上層のパッケージＰ２の基板２１の下面図であり、基板２１の下面に配置された外部端子２の配置例を示す。
【００２２】
外部端子２は、下層のパッケージＰ１の半導体チップ１２上に配置された外部接続用パッド１の配置位置に合わせて、外部接続用パッド１に向かい合うように配置される。
【００２３】
図３に、貫通ビア３と中継基板４の具体的な例を示す。
【００２４】
図３では、中継基板４を、シリコンを材質とするシリコン基板４１とし、貫通ビア３を、シリコン基板４１を貫通するＴＳＶ（Through  Si  Via：シリコン貫通ビア）３１とした例である。
【００２５】
また、貫通ビア３を、カーボンナノチューブを用いて形成することもできる。その例を図４に示す。
【００２６】
図４に示す例では、貫通ビア３は、ビア孔内に平行に形成された複数のカーボンナノチューブ３２と、その隙間に充填された導電性金属３３と、により構成されている。
【００２７】
このような本実施例によれば、下層パッケージ内のチップと上層パッケージの基板との間が、中継基板に備えられた貫通ビアにより接続されるので、積層された上下のパッケージ間を短い配線距離で接続することができる。
【００２８】
また、下層パッケージ内のチップと上層パッケージの基板との間を低インピーダンスで接続することができる。これにより、上下層のパッケージ間で高周波の信号の伝送を行う際の、信号波形の乱れなどを抑制することができる。
【実施例２】
【００２９】
図５は、本発明の実施例２に係る半導体装置の構造の例を示す模式的断面図である。
【００３０】
本実施例の半導体装置は、基板１１の上面に搭載された半導体チップ１２をモールド樹脂１３により封止したパッケージＰ１１の上に、基板２１の上面に搭載された半導体チップ２２Ａおよび半導体チップ２２Ｂをモールド樹脂２３により封止したパッケージＰ１２が積層されている。
【００３１】
本実施例では、パッケージＰ１１とパッケージＰ１２との接続に、実施例１で示した中継基板４のほかに、半田ボール１００が使用される。半田ボール１００は、中継基板４の外側に配置され、パッケージＰ１１とパッケージＰ１２とのバンプ接続に用いられる。
【００３２】
パッケージＰ１１の下面には、ＢＧＡ（Ball  Grid  Array）２００を形成するボールが外部端子として接続されている。ＢＧＡ２００は、基板１１内の再配線層を介して、基板１１の表面のパッド（非図示）へ接続される。基板１１の表面のパッドへは、半田ボール１００、あるいは、半導体チップ２との間のボンディングワイヤ１４が接続される。
【００３３】
半田ボール１００を介して半導体チップ２と基板２１を接続する場合は、半田ボール接続用パッドとボンディングワイヤ接続用パッドとの間が、基板１１内の再配線層により接続される。
【００３４】
本実施例のパッケージＰ１２には、２つの半導体チップ２２Ａ、２２Bが、スペーサ２５を挟んで積層されている。半導体チップ２２Ａ、２２Bは、ボンディングワイヤ２４により基板２１の表面のパッド（非図示）へ接続される。基板２１の表面のパッドは、基板２１内の再配線層を介して、中継基板２または半田ボール１００へ接続される。
【００３５】
このように本実施例では、中継基板２のほかに、半田ボール１００によってもパッケージＰ１１とパッケージＰ１２との間の電気的接続が行われる。これにより、パッケージＰ１１とパッケージＰ１２との間の信号配線数を増加させることができる。
【００３６】
このとき、パッケージＰ１１の半導体チップ２とパッケージＰ１２の半導体チップ２２Ａあるいは半導体チップ２２Bとの間の信号配線に半田ボール１００を介すると、その配線経路は、ボンディングワイヤ１４、基板１１の再配線層、半田ボール１００、基板１１の再配線層、基板２１の再配線層、ボンディングワイヤ２４、となる。
【００３７】
したがって、半田ボール１００を介すると、中継基板２を介するよりも、半導体チップ２と半導体チップ２２Ａあるいは半導体チップ２２Bとの間の信号配線長が長くなり、インピーダンスも大きくなる。
【００３８】
そこで、パッケージＰ１１とパッケージＰ１２を接続する際、信号伝送に与える影響を考慮して、信号の周波数によって、中継基板２を介して配線するか、半田ボール１００を介して配線するか、を決定する。
【００３９】
すなわち、高周波の信号は中継基板２を介して配線し、低周波あるいは直流の信号は半田ボール１００を介して配線するようにする。もちろん、低周波あるいは直流の信号を中継基板２を介して配線してもよい。
【００４０】
図６は、半田ボール１００の径と中継基板２の高さの関係を示す図である。
【００４１】
図６（ａ）は、パッケージＰ１１とパッケージＰ１２を、ボール径ａ１の半田ボール１００Ａを用いて接続したときの例であり、このときの中継基板２Ａの高さはｔ１である。
【００４２】
一方、図６（ｂ）は、パッケージＰ１１とパッケージＰ１２を、半田ボール１００Ａよりも小さいボール径ａ２（ａ２＜ａ１）の半田ボール１００Ｂを用いて接続したときの例である。この場合、中継基板２Ｂの高さｔ２は、半田ボール径の違いに合わせて、図６（ａ）の中継基板２Ａの高さｔ１よりも低くする（ｔ２＜ｔ１）。
【００４３】
このように、半田ボール１００の径に合わせて中継基板２の高さを調整することにより、どのような径の半田ボールが用いられても、パッケージＰ１１とパッケージＰ１２とを、中継基板２により接続することができる。
【００４４】
このような本実施例によれば、中継基板２および半田ボール１００を用いてパッケージＰ１１とパッケージＰ１２を接続するので、パッケージＰ１１とパッケージＰ１２との間の接続本数を多くすることができる。
【００４５】
また、信号周波数によって、中継基板２による接続と半田ボール１００による接続を使い分けることにより、パッケージＰ１１とパッケージＰ１２間の信号伝達特性に与える配線インピーダンスの影響を低減させることができる。
【００４６】
また、半田ボール１００の径に合わせて中継基板２の高さを調整することにより、ボール径の如何に拘わらず、パッケージＰ１１とパッケージＰ１２とを、中継基板２により接続することができる。
【実施例３】
【００４７】
図７は、本発明の実施例３に係る半導体装置の構造の例を示す模式的断面図である。
【００４８】
本実施例では、３つの半導体チップ１２Ａ、１２Ｂ、１２Ｃが積層されたパッケージＰ２１と、２つの半導体チップ２２Ａ、２２Ｂが積層されたパッケージＰ２２とが、中継基板４により接続されている。
【００４９】
パッケージＰ２１では、半導体チップ１２Ａと半導体チップ１２Ｂの相互間、および半導体チップ１２Ｂと半導体チップ１２Ｃの相互間で、ＴＳＶ１６および電極１７による信号の伝達が行われる。
【００５０】
同様に、パッケージＰ２２では、半導体チップ２２Ａと半導体チップ２２Ｂの相互間で、ＴＳＶ２６および電極２７による信号の伝達が行われる。
【００５１】
本実施例では、パッケージＰ２１の半導体チップ１２Ｃの上面に設けられる外部接続用パッド１へ、半導体チップ１２ＣのＴＳＶ１６を接続することができる。
【００５２】
したがって、半導体チップ１２ＡのＴＳＶ１６、半導体チップ１２ＢのＴＳＶ１６、半導体チップ１２ＣのＴＳＶ１６、中継基板４の貫通ビア３を一直線上に配置すれば、例えば、ＢＧＡ２００を介して外部から入力される信号を、パッケージＰ２２の基板２１の下面に配置された外部端子２へ最短距離で伝達することができる。
【００５３】
このような本実施例によれば、半導体チップが積層された構造のパッケージ間の信号伝達を最短の配線距離で行うことができる。
【符号の説明】
【００５４】
１  外部接続用パッド
１Ａ  外部接続用パッド配置領域
２  外部端子
３  貫通ビア
３１  ＴＳＶ
３２  カーボンナノチューブ
３３  導電性金属
４、４Ａ、４Ｂ  中継基板
４１  シリコン基板
１１、２１  基板
１２、１２Ａ、１２Ｂ、１２Ｃ、２２、２２Ａ、２２Ｂ  半導体チップ
１３、２３  モールド樹脂
１４、２４  ボンディングワイヤ
２５  スペーサ
１６、２６  ＴＳＶ
１７、２７  電極
１００、１００Ａ、１００Ｂ  半田ボール
２００  ＢＧＡ
Ｐ１、Ｐ２、Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２  パッケージ
【図１】
2011187668.tif 000003
【図２】
2011187668.tif 000004
【図３】
2011187668.tif 000005
【図４】
2011187668.tif 000006
【図５】
2011187668.tif 000007
【図６】
2011187668.tif 000008
【図７】
2011187668.tif 000009