(57)【要約】      （修正有）【課題】半導体装置の小型化を実現する手段を提供する。【解決手段】配線基板１０の主面１０ａに受動部品５を搭載する工程と、前記配線基板の主面に第１の半導体チップ４を搭載する工程と、前記配線基板の主面上に前記第１の半導体チップを介在して前記第２の半導体チップ２を搭載する工程と、前記第２の半導体チップの複数の電極パッドと前記配線基板の複数の電極パッドとを複数のボンディングワイヤ６で夫々電気的に接続する工程と、前記受動部品、前記第１及び第２の半導体チップ、及び前記複数のボンディングワイヤを樹脂封止する工程と、を有し、前記第１の半導体チップの高さは、前記受動部品の高さよりも高く、前記受動部品は、前記第１の半導体チップの周囲において、その一部若しくは全体が前記第２の半導体チップと平面的に重なる位置に搭載される。【選択図】図１
2011124604.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）受動部品と、主面に複数の電極パッドが形成された配線基板と、第１の半導体チップと、第２の半導体チップとを準備する工程と、
（ｂ）前記配線基板の主面に前記受動部品を搭載する工程と、
（ｃ）前記配線基板の主面に前記第１の半導体チップを搭載する工程と、
（ｄ）前記配線基板の主面上に前記第１の半導体チップを介在して前記第２の半導体チップを搭載する工程と、
（ｅ）前記第２の半導体チップの複数の電極パッドと前記配線基板の複数の電極パッドとを複数のボンディングワイヤで夫々電気的に接続する工程と、
（ｆ）前記受動部品、前記第１及び第２の半導体チップ、及び前記複数のボンディングワイヤを樹脂封止する工程と、を有し、
前記第１の半導体チップの高さは、前記受動部品の高さよりも高く、
前記受動部品は、前記第１の半導体チップの周囲において、その一部若しくは全体が前記第２の半導体チップと平面的に重なる位置に搭載されることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記（ｃ）工程では、複数の突起状電極を介在して、前記第１の半導体チップを前記配線基板の前記主面に実装することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記（ｂ）工程では、複数の前記受動部品を前記配線基板の前記主面に実装し、
前記複数の受動部品は、厚さが異なる第１の受動部品及び第２の受動部品を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記複数の受動部品は、矩形体からなるコンデンサであることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記（ｃ）工程は、前記（ｂ）工程の後に実施することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記（ｅ）工程は、前記配線基板の複数の電極パッドと前記複数のボンディングワイヤの一端部を夫々電気的に接続した後、前記第２の半導体チップの複数の電極パッドと前記複数のボンディングワイヤの他端部を夫々電気的に接続することを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記（ｃ）工程の後、前記配線基板の主面と前記第１の半導体チップの主面との間に樹脂を充填する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記第１の半導体チップは、前記第２の半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、配線基板に半導体チップ及び受動部品が実装されたパッケージ構造を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置として、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼称される半導体装置が知られている。このＢＧＡ型半導体装置は、インターポーザと呼ばれる配線基板の主面側に半導体チップを搭載し、配線基板の主面と反対側の裏面側に外部接続用端子としてボール状の半田バンプを複数配置したパッケージ構造になっている。
【０００３】
ＢＧＡ型半導体装置においては、様々な構造のものが開発され、製品化されているが、大別するとフェースアップボンディング構造（ワイヤボンディング構造）とフェースダウンボンディング構造に分類される。フェースアップボンディング構造では、半導体チップの主面（回路形成面，素子形成面）に配置された電極パッドと、配線基板の主面に配置された電極パッド（配線の一部からなる接続部）との電気的な接続をボンディングワイヤで行っている。フェースダウンボンディング構造では、半導体チップの主面に配置された電極パッドと、配線基板の主面に配置された電極パッドとの電気的な接続をこれらの電極パッド間に介在された突起状電極（例えば半田バンプ、スタッドバンプ等）で行っている。
【０００４】
なお、特開２００２−１８４９３３号公報には、フェースアップボンディング構造の半導体装置において、半導体チップの主面にチップコンデンサを配置したパッケージ構造（図１参照）が開示されている。また、同公報には、フェースダウンボンディング構造の半導体装置において、配線基板の主面と向かい合う半導体チップの主面にチップコンデンサを配置したパッケージ構造（図２）も開示されている。更に、同公報には、配線基板の主面にフェースダウンボンディングで第１の半導体チップを実装し、第１の半導体チップ上にフェースアップボンディングで第２の半導体チップを実装し、第１及び第２の半導体チップの各々の主面にチップコンデンサを配置したパッケージ構造（図５参照）も開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８４９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、集積回路が搭載された半導体チップを内蔵する半導体装置は、能動部品として実装基板に実装され、様々な電子機器に組み込まれている。
【０００７】
実装基板には、半導体装置の特性改善を目的に、例えば半導体装置に供給される電源の安定化や電源から生じるノイズの低減化を目的に多数のコンデンサ（バイパスコンデンサ）が実装されている。しかしながら、これらのコンデンサは、半導体装置の周囲に配置されているため、高速化に伴って半導体装置内の半導体チップからコンデンサまでのインダクタンスが増加し、半導体装置の特性改善効果が減少してしまう。このようなことから、高速化に対応して、コンデンサを内蔵した半導体装置の要求が高まっている。
【０００８】
そこで、本発明者は、主に、（１）組み立て性、（２）パッケージサイズ、並びに（３）特性改善効果の観点から、ＢＧＡ型半導体装置にどのようにしてコンデンサを内蔵させたらよいか検討した。図１９乃至図２１は、本発明者が検討した半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【０００９】
図１９〜図２１において、符号４１は配線基板、符号４２は集積回路が搭載された半導体チップ、符号４５は面実装型の能動部品であるコンデンサ、符号４６は半導体チップの電極パッドと配線基板の電極パッドとを電気的に接続するボンディングワイヤ、符号４６ａはコンデンサの電極と配線基板の電極パッドとを電気的に接続するボンディングワイヤ、符号４７は樹脂封止体、符号４９は半田バンプ、である。
【００１０】
図１９の検討例１は、配線基板４１の主面に半導体チップ４２並びに複数のコンデンサ４５を平面的に配置したものであり、半導体チップ４２の電極パッドと配線基板４１の電極パッドとを電気的に接続するボンディングワイヤ４６の外側にコンデンサ４５を配置したものである。
本検討例１では、
（１）組み立てが比較的容易、
（２）コンデンサを内蔵しない場合と比較してパッケージサイズが大きくなる、
（３）現行の外付け（半導体装置の周囲にコンデンサを配置した場合）よりも高い特性改善効果が期待できる。
【００１１】
図２０の検討例２は、配線基板４１の主面に半導体チップ４２並びに複数のコンデンサ４５を平面的に配置したものであり、半導体チップ４２と配線基板４１の電極バッドとの間にコンデンサ４５を配置したものである。
本検討例２では、
（１）検討例１と比較して組み立てがやや困難になる、
（２）検討例１と比較してパッケージサイズが小さくなるが、コンデンサを内蔵しない場合と比較してパッケージサイズが大きくなる、
（３）検討例１と同等の特性改善効果が期待できる。
【００１２】
図２１の検討例３は、配線基板４１の主面上に半導体チップ４２並びに複数のコンデンサ４５を立体的に配置したものであり、半導体チップ４２の主面上に複数のコンデンサ４５を配置したものである。
本検討例３では、
（１）検討例１と比較して組み立てがやや困難になる、
（２）コンデンサを内蔵しない場合と同等のパッケージサイズが実現できる、
（３）ボンディングワイヤ４６ａによる接続となるため、検討例１よりも特性改善効果が減少する。
【００１３】
上記の検討例１〜３では、パッケージサイズ、並びに特性改善に対して一長一短である。近年、デジタルカメラ、ビデオカメラ等の携帯型電子機器は小型化の傾向にあり、これらの電子機器に組み込まれる半導体装置においても小型化が要求されている。従って、コンデンサを内蔵するためには、半導体装置のパッケージサイズが大きくならない工夫が必要であり、更に特性改善効果が期待できる工夫が必要である。
【００１４】
なお、実装基板には、回路の種類に応じて、抵抗体、インダクタ等の受動部品も多数実装される。これらの受動部品も半導体装置に内蔵できるため、コンデンサだけではなく、様々な受動部品を内蔵することを考慮した工夫が必要である。
【００１５】
本発明の目的は、半導体装置の小型化を実現することが可能な技術を提供することにある。
本発明の他の目的は、特性改善効果を小さくすることなく、半導体装置の小型化を実現することが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１７】
上記目的は、半導体装置において、配線基板と半導体チップとの間に半導体チップよりも平面サイズが小さい支持体を配置し、半導体チップと平面的に重なるように配線基板に受動部品を配置することによって達成される。
受動部品は、その一部でもよいが、その全体が半導体チップと平面的に重なるように配置することが望ましい。
【００１８】
配線基板に搭載された支持体の高さ（搭載後の高さ）は、配線基板に実装された受動部品の高さ（実装後の高さ）よりも高いことが望ましい。また、支持体の厚さは、受動部品の厚さよりも厚いことが望ましい。
【００１９】
支持体としては、熱膨張係数や熱伝導率を考慮すると、半導体チップの基板と同一の材料からなるものを使用することが望ましい。
また、支持体としては、集積回路が搭載された半導体チップを用いてもよい。この場合、支持体として使用する半導体チップは、フェースダウンボンディングで実装する。
半導体装置の製造においては、配線基板に半導体チップを搭載する前に、受動部品を搭載することが望ましい。
【発明の効果】
【００２０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の小型化を実現することができる。
また、本発明によれば、特性改善効果を小さくすることなく、半導体装置の小型化を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ’−ａ’線に沿う模式的断面図）である。
【図２】図１（ｂ）の一部を拡大した模式的断面図である。
【図３】本発明の実施例１である半導体装置の製造に使用されるマルチ配線基板の模式的平面図である。
【図４】図３のｂ’−ｂ’線に沿う模式的断面図である。
【図５】図３の一部を拡大した模式的平面図である。
【図６】本発明の実施例１である半導体装置の製造工程を示すフローチャートである。
【図７】本発明の実施例１である半導体装置の製造工程を示す図（（ａ）は受動部品実装工程を示す模式的断面図，（ｂ）は支持体搭載工程を示す模式的断面図）である。
【図８】本発明の実施例１である半導体装置の製造工程を示す図（（ａ）は半導体チップ搭載工程を示す模式的断面図，（ｂ）はワイヤボンディング工程を示す模式的断面図）である。
【図９】本発明の実施例１である半導体装置の製造工程を示す図（（ａ）は樹脂封止工程を示す模式的断面図，（ｂ）はバンプ形成工程を示す模式的断面図）である。
【図１０】本発明の実施例１である半導体装置の製造工程を示す図（小片化工程を示す模式的断面図）である。
【図１１】本発明の実施例１の変形例１である半導体装置の要部模式的断面図である。
【図１２】本発明の実施例１の変形例２である半導体装置の要部模式的断面図である。
【図１３】本発明の実施例２である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｃ’−ｃ’線に沿う模式的断面図）である。
【図１４】図１３（ｂ）の一部を拡大した模式的断面図である。
【図１５】本発明の実施例２である半導体装置の製造工程を示すフローチャートである。
【図１６】本発明の実施例２である半導体装置の製造工程を示す図（（ａ）は受動部品搭載工程を示す模式的断面図，（ｂ）は第１の半導体チップ搭載工程を示す模式的断面図）である。
【図１７】本発明の実施例２である半導体装置の製造工程を示す図（（ａ）はリフロー工程を示す模式的断面図，（ｂ）はアンダーフィル充填工程を示す模式的断面図）である。
【図１８】本発明の実施例２である半導体装置の製造工程を示す図（第２の半導体チップ搭載工程を示す模式的断面図）である。
【図１９】本発明者が検討した検討例１である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【図２０】本発明者が検討した検討例２である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【図２１】本発明者が検討した検討例３である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〔実施例１〕
本実施例１では、スペーサチップを支持体として用いた例について説明する。
図１乃至図１０は、本発明の実施例１である半導体装置に係る図であり、
図１は、半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ’−ａ’線に沿う模式的断面図）、
図２は、図１（ｂ）の一部を拡大した模式的断面図、
図３は、半導体装置の製造に使用されるマルチ配線基板の模式的平面図、
図４は、図３のｂ’−ｂ’線に沿う模式的断面図、
図５は、図３の一部を拡大した模式的平面図、
図６は、半導体装置の製造工程を示すフローチャート、
図７は、半導体装置の製造工程を示す図（（ａ）は受動部品実装工程を示す模式的断面図，（ｂ）は支持体搭載工程を示す模式的断面図）、
図８は、半導体装置の製造工程を示す図（（ａ）は半導体チップ搭載工程を示す模式的断面図，（ｂ）はワイヤボンディング工程を示す模式的断面図）、
図９は、半導体装置の製造工程を示す図（（ａ）は樹脂封止工程を示す模式的断面図，（ｂ）はバンプ形成工程を示す模式的断面図）、
図１０は、半導体装置の製造工程を示す図（小片化工程を示す模式的断面図）である。
【００２３】
図１（（ａ），（ｂ））に示すように、本実施例１の半導体装置１は、インターポーザとも呼ばれる配線基板１０の主面１０ｘ側に、１つの半導体チップ２、並びに受動部品として例えば複数のコンデンサ（バイパスコンデンサ）５が実装され、配線基板１０の主面１０ｘと反対側の裏面１０ｙ側に、外部接続用端子として例えばボール状の半田バンプ１９が格子状に複数配置されたＢＧＡ型パッケージ構造になっている。
【００２４】
半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば８．０ｍｍ×７．０ｍｍの長方形になっている。半導体チップ２は、これに限定されないが、例えば、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上に設けられた薄膜積層体、この薄膜積層体を覆うようにして設けられた表面保護膜等を有する構成になっている。前記薄膜積層体は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。前記半導体基板は、例えば単結晶シリコンで形成されている。前記薄膜積層体の絶縁層は、例えば酸化シリコン膜等の絶縁膜で形成されている。前記薄膜積層体の配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２５】
半導体チップ２は、互いに反対側に位置する主面（回路形成面）及び裏面を有し、半導体チップ２の主面側には集積回路が形成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び薄膜積層体に形成された配線によって構築されている。
【００２６】
半導体チップ２の主面には、複数の電極パッド（ボンディングパッド）３が形成されている。複数の電極パッド３は、例えば、半導体チップ２の各辺（４つの辺）に沿って配置されている。また、複数の電極パッド３は、半導体チップ２の薄膜積層体の最上層の配線層に形成され、各々の電極パッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
【００２７】
半導体チップ２は、支持体として例えばスペーサチップ４を介在して配線基板１０の主面１０ｘ上に実装されている。
【００２８】
スペーサチップ４は、互いに反対側に位置する主面及び裏面を有し、かつ半導体チップ２の平面サイズよりも小さい平面サイズで形成されている。本実施例１のスペーサチップ４は、これに限定されないが、その厚さ方向と交差する平面形状が例えば方形状になっており、半導体チップ２の平面サイズ（８．０ｍｍ×７．０ｍｍ）に対して、例えば６．０ｍｍ×５．０ｍｍの長方形になっている。
【００２９】
スペーサチップ４は、その裏面（下面）と配線基板１０の主面１０ｘとの間に接着材１８ａを介在して配線基板１０の主面１０ｘに接着固定されている。半導体チップ２は、その裏面とスペーサチップ４の主面（上面）との間に接着材１８ｂを介在してスペーサチップ４の主面に接着固定されている。
【００３０】
半導体チップ２は、半導体チップ２の外周囲とスペーサチップ４の外周囲との距離が半導体チップ２の各々の辺においてほぼ均一になるように、スペーサチップ４の主面に接着固定されている。
【００３１】
配線基板１０は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば１０．０ｍｍ×９．０ｍｍの長方形になっている。図１（（ａ），（ｂ））及び図２に示すように、配線基板１０の主面１０ｘには、複数の電極パッド１２、並びに複数の一対の電極パッド１３が配置されている。複数の電極パッド１２は、半導体チップ２の周囲において、配線基板１０の各辺に沿って配置されている。複数の一対の電極パッド１３は、スペーサチップ４の周囲において、半導体チップ２と平面的に重なる位置に配置されている。
【００３２】
配線基板１０の裏面１０ｙには、複数の電極パッド１５が配置されている。この複数の電極パッド１５には、半田バンプ１９が夫々固着（電気的にかつ機械的に接続）されている。
【００３３】
半導体チップ２の複数の電極パッド３は、複数のボンディングワイヤ６によって配線基板１０の複数の電極パッド１２と夫々電気的に接続されている。ボンディングワイヤ６としては、例えば金（Ａｕ）ワイヤが用いられている。また、ボンディングワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法が用いられている。また、ボンディングワイヤ６の接続は、半導体チップ２の電極パッド３を一次接続６ｍ、配線基板１０の電極パッド１２を二次接続６ｎとする正ボンディング法で行われている。
【００３４】
ここで、ボンディングワイヤの詳細として、キャピラリ（図示しない）により荷重を掛けながらボンディングワイヤ圧着することで接続する。そのため、半導体チップ２の厚さが薄すぎると、半導体チップ２の抗折強度が低下するため、キャピラリの荷重に耐えきれずに撓んでしまう。これは上記したように、半導体チップ２が半導体チップ２の平面サイズよりも小さいスペーサチップ４を介在して配線基板１０上に搭載されているため、半導体チップ２の外周部分（半導体チップ２の複数の電極パッド３が形成されている部分）が支持されていないことが原因である。しかしながら、半導体チップ２の厚さが少なくとも０．２ｍｍ以上あれば、キャピラリの荷重に耐えられる。
【００３５】
コンデンサ５は、互いに反対側に位置する両端に電極を有する矩形体の面実装型（チップ型）で形成されている。コンデンサ５は、一方の電極が一対の電極パッド１３のうちの一方の電極に、他方の電極が一対の電極パッド１３のうちの他方の電極に、夫々導電性の接着材１７を介在して接着され、電気的にかつ機械的に接続されている。
【００３６】
複数のコンデンサ５は、スペーサチップ４の周囲において、半導体チップ２と平面的に重なるように配置されている。本実施例１において、複数のコンデンサ５は、各々の全体が半導体チップ２と平面的に重なる位置に配置されている。
【００３７】
複数のコンデンサ５は、各々の長手方向が半導体チップ２の辺に沿う状態でスペーサチップ４の周囲に配置されている。
【００３８】
半導体チップ２、スペーサチップ４、複数のコンデンサ５、及び複数のボンディングワイヤ６等は、配線基板１０の主面上に形成された樹脂封止体７によって樹脂封止されている。樹脂封止体７は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及び多数のフィラー（例えばシリカ）等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。
【００３９】
樹脂封止体７は、厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば配線基板１０と同一の平面サイズになっている。樹脂封止体７の形成方法としては、例えば大量生産に好適なトランスファモールディング法が用いられている。
【００４０】
ここで、ＢＧＡ型半導体装置の製造においては、スクライブラインによって区画された複数の製品形成領域（デバイス形成領域，製品取得領域）を有するマルチ配線基板（多数個取り配線基板）を使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファモールディング法や、複数の製品形成領域を有するマルチ配線基板を使用し、各製品形成領域に搭載された半導体チップを１つの樹脂封止体で一括して樹脂封止する一括方式のトランスファモールディング法が採用されている。本実施例１では、例えば小型化に好適な一括方式のトランスファモールディング法を採用している。
【００４１】
一括方式のトランスファモールディング法の場合、樹脂封止体を形成した後、マルチ配線基板及び樹脂封止体は、例えばダイシングによって複数の小片に分割される。従って、本実施例１の樹脂封止体７と配線基板１０は、平面サイズがほぼ同一になっている。
【００４２】
配線基板１０は、これに限定されないが、例えば、図２に示すように、主に、基材（コア材）１１と、基材１１の主面を覆うようにして設けられた保護膜１６ａと、基材１１の主面と反対側の裏面を覆うようにして設けられた保護膜１６ｂとを有する構成になっている。基材１１は、例えば、ガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板を多段に複数枚積み重ね、互いに反対側に位置する主面及び裏面（表裏面）、並びに内部に配線層を有する多層配線構造になっており、本実施例１では例えば４層配線構造になっている。保護膜１６ａ及び１６ｂは、主に基材１１の表裏面の配線層に形成された配線を保護する目的で設けられている。保護膜１６ａ及び１６ｂとしては、例えば絶縁膜の樹脂膜（ソルダーレジスト膜）が用いられている。
【００４３】
配線基板１０の主面１０ｘに配置された複数の電極パッド１２、並びに複数の一対の電極パッド１３は、配線基板１０の主面１０ｘから数えて第１層目の配線層に形成されており、保護膜１６ａに形成された開口から露出されている。一対の電極パッド１３は、配線を介して対応する電極パッド１２と電気的に接続されている。配線基板１０の裏面１０ｙに配置された複数の電極パッド１５は、配線基板１０の主面１０ｘから数えて第４層目の配線層に形成されており、保護膜１６ｂに形成された開口から露出されている。
【００４４】
図２に示すように、スペーサチップ４の搭載後の高さ（基板の主面から最頂部までの距離）４ｈは、コンデンサ５の実装後の高さ（基板の主面から最頂部まので距離）５ｈよりも高くなっている。また、スペーサチップ４の厚さは、コンデンサ５の厚さよりも厚くなっている。
【００４５】
なお、これに限定されないが、半導体装置１の主要部の寸法は、以下のとおりである。
半導体装置１の厚さ１ｔは、最大で１．７ｍｍ程度、
配線基板１０の厚さは、０．４ｍｍ程度、
樹脂封止体７の厚さ７ｔは、０．９ｍｍ程度、
半導体チップ２の厚さは、０．２ｍｍ程度、
スペーサチップ４の厚さは、０．４ｍｍ程度、
スペーサチップ４の搭載後の高さ４ｈは、０．４２ｍｍ程度、
コンデンサ５の厚さは、０．３ｍｍ程度、
コンデンサ５の実装後の高さ５ｈは、０．４ｍｍ程度、である。
【００４６】
次に、半導体装置１の製造に使用されるマルチ配線基板について、図３乃至図５を用いて説明する。
図３に示すように、マルチ配線基板２０は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では長方形になっている。マルチ配線基板２０の主面（チップ搭載面）には、モールド領域（樹脂封止領域）２１が設けられており、このモールド領域２１の中には、スクライブライン（ダイシング領域）２２によって区画された複数の製品形成領域（デバイス形成領域，製品取得領域）２３が行列状に配置されている。本実施例１において、複数の製品形成領域２３は、例えば５×２の行列で配置されている。複数の製品形成領域２３の各々は、マルチ配線基板２０の厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば６６．０ｍｍ×１５０．０ｍｍの長方形になっている。
【００４７】
各製品形成領域２３の中には、図４及び図５に示すように、半導体チップ２を搭載するための部品搭載領域２４が設けられており、この部品搭載領域２４の中には、スペーサチップ４を搭載するための部品搭載領域２５が設けられている。また、部品搭載領域２４の中には、部品搭載領域２５の周囲において、コンデンサ５を実装するための一対の電極パッド１３が複数配置されている。
【００４８】
各製品形成領域２３の中には、ボンディングワイヤ６を接続するための電極パッド１２が複数配置されている。この複数の電極パッド１２は、製品形成領域２３の各辺に沿って配置されている。
【００４９】
なお、各製品形成領域２３は、基本的に図１及び図２に示す配線基板１０と同様の構成及び平面形状になっている。配線基板１０は、マルチ配線基板２０の複数の製品形成領域２３を個々に個片化することによって形成される。
【００５０】
次に、半導体装置１の製造について、図６乃至図１０を用いて説明する。
まず、図３に示すマルチ配線基板２０を準備すると共に、図１に示す半導体チップ２及びスペーサチップ４を準備する。
【００５１】
次に、マルチ配線基板２０の各製品形成領域２３において、図７（ａ）に示すように、マルチ配線基板２０の主面に複数のコンデンサ５を実装する（図６の受動部品実装工程〈１０１〉）。複数のコンデンサ５は、部品搭載領域２５の周囲であって、部品搭載領域２４の中に実装される。コンデンサ５の実装は、これに限定されないが、導電性の接着材１７として例えばペースト状の半田材をスクリーン印刷法で電極パッド１３に供給し、その後、電極パッド１３上に半田材を介在してコンデンサ５を配置し、その後、半田材を溶融・凝固することによって行われる。
【００５２】
次に、マルチ配線基板２０の各製品形成領域２３において、図７（ｂ）に示すように、マルチ配線基板２０の主面の部品搭載領域２５に接着材１８ａを介在してスペーサチップ４を接着固定する（図６の支持体搭載工程〈１０２〉）。この工程において、スペーサチップ４の搭載後の高さ４ｈは、コンデンサ５の実装後の高さ５ｈよりも高くなっている。
【００５３】
次に、マルチ配線基板２０の各製品形成領域２３において、図８（ａ）に示すように、マルチ配線基板２０の主面の部品搭載領域２４にスペーサチップ４を介在して半導体チップ２を接着固定する（図６の能動部品搭載工程〈１０３〉）。半導体チップ２の接着固定は、半導体チップ２の裏面とスペーサチップ４の上面との間に接着材１８ｂを介在して行われる。
【００５４】
この工程において、複数のコンデンサ５は、半導体チップ２と平面的に重なるようにして配置される。また、スペーサチップ４の搭載後の高さ４ｈがコンデンサ５の実装後の高さよりも高くなっているため、半導体チップ２はコンデンサ５から離間して搭載され、半導体チップ２がコンデンサ５と接触することはない。
【００５５】
次に、マルチ配線基板２０の各製品形成領域２３において、図８（ｂ）に示すように、半導体チップ２の複数の電極パッド３と製品形成領域２３の複数の電極パッド１２とを複数のボンディングワイヤ６で夫々電気的に接続する（図６のワイヤボンディング工程〈１０４〉）。この工程において、マルチ配線基板２０の各製品形成領域２３にスペーサチップ４を介在して半導体チップ２が実装される。
【００５６】
ここで、実装とは、基板に電子部品が接着固定され、かつ電気的に接続された状態を言う。本実施例１の半導体チップ２は、マルチ配線基板２０の主面にスペーサチップ４を挟んで接着材（１８ａ，１８ｂ）によって接着固定され、ボンディングワイヤ６によって電気的に接続されている。また、本実施例１のコンデンサ５は、マルチ配線基板２０の主面に接着材１７によって接着固定され、かつ電気的に接続されている。
【００５７】
次に、一括方式のトランスファモールディング法を使用して、図９（ａ）に示すように、マルチ配線基板２０の主面上に、各製品形成領域２３の半導体チップ２、スペーサチップ４，複数のコンデンサ５、及び複数のボンディングワイヤ６等を一括して樹脂封止する樹脂封止体７ａを形成する（図６の樹脂封止工程〈１０５〉）。
【００５８】
次に、図９（ｂ）に示すように、マルチ配線基板２０の主面と反対側の裏面に各製品形成領域２３に対応して複数の半田バンプ１９を形成する（図６のバンプ形成工程〈１０６〉）。半田バンプ１９の形成は、これに限定されないが、例えば、マルチ配線基板２０の裏面の電極パッド１５上にフラックスを供給し、その後、電極パッド１５上に半田ボールを供給し、その後、半田ボールを溶融して電極パッド１５と接合することによって行われる。
【００５９】
次に、バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ配線基板２０の各製品形成領域２３に対応して樹脂封止体７ａの上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を使用して形成する。
【００６０】
次に、図９（ｂ）に示すマルチ配線基板２０及び樹脂封止体７ａを、図１０に示すように、各製品形成領域２３に対応して複数の小片に分割する（図６の小片化工程〈１０７〉）。この分割は、例えば、マルチ配線基板２０のスクライブライン２２に沿ってマルチ配線基板２０及び樹脂封止体７ａをダイシングブレードでダイシングすることによって行われる。この工程により、図１及び図２に示す半導体装置１がほぼ完成する。
【００６１】
本実施例１の半導体装置１において、図１及び図２に示すように、半導体チップ２は、半導体チップ２よりも平面サイズが小さいスペーサチップ４を介在して配線基板１０の主面上に搭載され、複数のコンデンサ５は、スペーサチップ４の周囲において、各々の全体が半導体チップ２と平面的に重なるように配線基板１０の主面に実装されている。
【００６２】
このような構成にすることにより、半導体チップ２の占有面積で複数のコンデンサ５の各々の占有面積が相殺されるため、半導体装置１のパッケージサイズ（平面サイズ）を大きくすることなく、複数のコンデンサ５を内蔵することができ、半導体装置１の小型化を実現できる。
【００６３】
また、コンデンサ５は、配線基板１０に直に実装されていることから、図２１の検討例３と比較して、半導体チップ２の電極パッド３からコンデンサ５の電極までの導電経路が短くなるため、半導体装置１の特性改善を目的に、例えば半導体装置１に供給される電源の安定化や電源から生じるノイズの低減化を目的に多数のコンデンサ５を内蔵しても、特性改善効果を小さくすることなく、半導体装置の小型化を実現することができる。
【００６４】
本実施例１の半導体装置１において、図１及び図２に示すように、スペーサチップ４の搭載後の高さ４ｈは、コンデンサ５の実装後の高さ５ｈよりも高くなっている。このような構成にすることにより、半導体チップ２とコンデンサ５との短絡を抑制することができるため、信頼性を確保しつつ半導体装置１の小型化を実現することができる。
【００６５】
スペーサチップ４の搭載後の高さ４ｈは、接着材１８ａの厚さバラツキによって変化する。また、コンデンサ５の実装後の高さ５ｈも接着材１７の厚さバラツキによって変化する。従って、スペーサチップ４の搭載後の高さ４ｈをコンデンサ５の実装後の高さ５ｈよりも確実に高くするには、コンデンサ５の厚さよりも厚いスペーサチップ４を用いることが望ましい。
【００６６】
スペーサチップ４は、半導体チップ２を配線基板１０の主面１０ｘから離間するための支持体として使用されている。スペーサチップ４としては、熱膨張係数や熱伝導率を考慮すると、半導体チップ２の基板と同一の材料からなるものを使用することが望ましい。本実施例１の半導体チップ２は、シリコン基板を主体に形成されているので、本実施例１ではシリコン基板からなるスペーサチップ４を用いている。
【００６７】
本実施例１の半導体装置１の製造では、図７（ａ）及び（ｂ）に示すように、コンデンサ５よりも厚さが厚いスペーサチップ４の搭載をコンデンサ５の実装よりも後に実施している。コンデンサ５及びスペーサチップ４は、自動搭載機のコレット（ダイボンド治具）に吸引固定され、コレットの移動よって基板上に搬送される。コンデンサ５よりも厚さが厚いスペーサチップ４の搭載をコンデンサ５の実装よりも後に実施する場合は、コンデンサ５を搬送するコレットが既に搭載されたスペーサチップ４に干渉するといった不具合が発生し易くなるが、本実施例１のように、コンデンサ５よりも厚さが厚いスペーサチップ４の搭載をコンデンサ５の実装よりも後に実施する場合は、スペーサチップ４を搬送するコレットが既に実装されたコンデンサ５に干渉することはない。従って、コンデンサ５よりも厚さが厚いスペーサチップ４の搭載をコンデンサ５の実装よりも後に実施することにより、半導体装置１の製造歩留まり向上を図ることができる。
【００６８】
コンデンサ５を搬送するコレットと既に搭載されたスペーサチップ４との干渉は、スペーサチップ４の平面サイズを小さくし、スペーサチップ４とコンデンサ５との間隔を広くすることによって回避できる。しかしながら、コレットとの干渉を回避するために、スペーサチップ４の平面サイズを必要以上に小さくすると、スペーサチップ４上に半導体チップ２を搭載する時の安定度が低下すると共に、ワイヤボンディング工程において、半導体チップ２の電極パッド３にボンディングワイヤ６を接続する時の圧着力によって半導体チップ２に亀裂が入り易くなる。本実施例１のように、コンデンサ５よりも厚さが厚いスペーサチップ４の搭載をコンデンサ５の実装よりも後に実施する場合は、コレットとの干渉を回避するためにスペーサチップ４の平面サイズを必要以上に小さくする必要がないため、スペーサチップ４上に半導体チップ２を搭載する時の安定度を確保できると共に、ワイヤボンディング工程において、半導体チップ２の電極パッド３にボンディングワイヤ６を接続する時の圧着力によって半導体チップ２に亀裂が入るといった不具合の発生を抑制することができる。
【００６９】
本実施例１の半導体装置１の製造では、一括方式のトランスファモールディング法を採用している。一括方式のトランスファモールディング方法は、個別方式のトランスファモールディング方法と比較して半導体装置の小型化に好適である。従って、一括方式のトランスファモールディング方法を採用することにより、コンデンサ５を内蔵する半導体装置１の小型化を更に実現することができる。
【００７０】
半導体装置１の特性改善には、様々な容量のコンデンサ５が使用される。コンデンサ５は、容量によって厚さが異なるが、本実施例１の半導体装置１においては、実装後の高さが最も高くなるコンデンサに合わせてスペーサチップ４の厚さを選定することにより、厚さが異なるコンデンサ５であっても容易に内蔵することができる。
【００７１】
ところで、コンデンサ５を内蔵する半導体装置の小型化は、配線基板上に複数のコンデンサを寄せ合って実装し、これらのコンデンサ上に半導体チップを搭載しても実現することができる。しかしながら、コンデンサは容量によって厚さが異なり、また、同じ容量のコンデンサであっても接着材の厚さバラツキによって実装後の高さが異なってしまうため、半導体チップの搭載が不安定になる。
【００７２】
これに対し、本実施例１では、１つのスペーサチップ４を支持体として使用しているため、半導体チップ２を安定して搭載することができる。
【００７３】
本実施例１において、半導体チップ２は、半導体チップ２の平面サイズよりも小さいスペーサチップ４を介在して配線基板１０上に搭載されているため、ワイヤボンディング時のボンディング加重によって撓み易い。半導体チップ２の撓みは、半導体チップ２の厚さ、ボンディング加重、並びにスペーサチップ４の平面サイズによって変化する。従って、スペーサチップ４の平面サイズは、半導体チップ２の厚さ及びボンディング加重を考慮して選定することが望ましい。
【００７４】
なお、実施例１では、複数のコンデンサ５を内蔵する半導体装置１について説明したが、本発明は、１つのコンデンサ５を内蔵する半導体装置にも適用することができる。
【００７５】
また、実施例１では、受動部品としてコンデンサ５を内蔵する半導体装置について説明したが、本発明は、抵抗体、インダクタ等の面実装型受動部品を内蔵する半導体装置にも適用することができる。
【００７６】
また、実施例１では、複数のコンデンサ５の各々の全体が半導体チップ２と平面的に重なる例について説明したが、複数のコンデンサ５の各々の一部が半導体チップ２と平面的に重なるようにしてもよい。この場合、実施例１よりも半導体装置のパッケージサイズ（平面サイズ）が若干大きくなる。
【００７７】
また、実施例１では、コンデンサ５の実装とスペーサチップ４の接着固定とを別工程で行っているが、コンデンサ５の実装とスペーサチップ４の接着固定を同一工程で行ってもよい。この場合、接着材１７と接着材１８ａとを同じ材料のものを使用することが望ましい。ただし、基板上にコンデンサ５及びスペーサチップ４を搭載する順番は、あくまでもコンデンサ５を先に行う。
【００７８】
図１１は、本実施例１の変形例１である半導体装置の要部模式的断面図である。
本変形例１の半導体装置１は、図１１に示すように、ボンディングワイヤ６が、配線基板１０の電極パッド１２を一次接続（ボンディングワイヤ６の一端部と配線基板１０の電極パッド１２との接続）６ｍ、半導体チップ２の電極パッド３を二次接続（ボンディングワイヤ６の他端部と半導体チップ２の電極パッド３との接続）６ｎとする逆ボンディング法で接続されている。このように、ボンディングワイヤ６を逆ボンディングすることにより、ボンディングワイヤ６のループ高さ（一次接続点から最頂部までの高さ）を低くすることができるため、コンデンサ５を内蔵する半導体装置１の小型化及び薄型化を実現することができる。
【００７９】
また、配線基板１０の電極パッド１２から半導体チップ２の電極パッド３の高さよりも高い位置までボンディングワイヤ６を垂直に引き上げ、その後、半導体チップ２の電極パッド３に向かってボンディングワイヤ６を引き回すことができるため、半導体チップ２の電極パッド３と配線基板１０の電極パッド１２との平面的な距離が短くてもワイヤボンディングを行うことができる。これにより、半導体装置１の小型化を更に実現することができる。
【００８０】
図１２は、本実施例１の変形例２である半導体装置の要部模式的断面図である。
本変形例２の半導体装置１は、図１２に示すように、半導体チップ２の裏面が絶縁性のフィルム２６で覆われている。半導体チップ２は、絶縁性フィルム２６を介在してスペーサチップ４の主面（上面）に接着固定されている。このように、半導体チップ２の裏面を絶縁性フィルム２６で覆うことにより、配線基板１０の主面１０ｘに対して傾斜した状態で半導体チップ２が搭載されても、半導体チップ２とコンデンサ５との短絡を抑制することができるため、更に信頼性を確保しつつ半導体装置１の小型化を実現することができる。
【００８１】
〔実施例２〕
本実施例２では、フェースダウンボンディングで実装される半導体チップを支持体として用いた例について説明する。
図１３乃至図１８は、本発明の実施例２である半導体装置に係る図であり、
図１３は、半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｃ’−ｃ’線に沿う模式的断面図）、
図１４は、図１３（ｂ）の一部を拡大した模式的断面図、
図１５は、半導体装置の製造工程を示すフローチャート、
図１６は、半導体装置の製造工程を示す図（（ａ）は受動部品搭載工程を示す模式的断面図，（ｂ）は第１の半導体チップ搭載工程を示す模式的断面図）、
図１７は、半導体装置の製造工程を示す図（（ａ）はリフロー工程を示す模式的断面図，（ｂ）はアンダーフィル充填工程を示す模式的断面図）、
図１８は、半導体装置の製造工程を示す図（第２の半導体チップ搭載工程を示す模式的断面図）である。
【００８２】
図１３（（ａ），（ｂ））及び図１４に示すように、本実施例２の半導体装置３１は、配線基板１０の主面１０ｘ側に、１つの半導体チップ２及び３２、並びに複数のコンデンサ５が実装され、配線基板１０の主面１０ｘと反対側の裏面１０ｙ側に、ボール状の半田バンプ１９が格子状に複数配置されたＢＧＡ型パッケージ構造になっている。
【００８３】
半導体チップ３２は、互いに反対側に位置する主面及び裏面を有し、かつ半導体チップ２の平面サイズよりも小さい平面サイズで形成されている。本実施例２の半導体チップ３２は、これに限定されないが、その厚さ方向と交差する平面形状が例えば方形状になっており、半導体チップ２の平面サイズ（８．０ｍｍ×７．０ｍｍ）に対して、例えば５．０ｍｍ×５．５ｍｍの長方形になっている。
【００８４】
半導体チップ３２の主面側には集積回路が形成されている。また、半導体チップ３２の主面には、半導体チップ３２の各辺に沿って複数の電極パッド（ボンディングパッド）３３が形成されている。
【００８５】
半導体チップ３２は、その主面が配線基板１０の主面１０ｘと向かい合う状態で、配線基板１０の主面１０ｘに突起状電極として例えば複数の半田バンプ３４を介在して実装されている。
【００８６】
配線基板１０の主面１０ｘには、半導体チップ３２の複数の電極パッド３３に対応して複数の電極パッド１４が配置されている。半導体チップ３２の複数の電極パッド３３と配線基板１０の複数の電極パッド１４との間には、夫々半田バンプ３４が介在され、複数の電極パッド３４と複数の電極パッド１４は、夫々電気的にかつ機械的に接続されている。
【００８７】
配線基板１０の主面１０ｘと半導体チップ３２の主面との間には、半田バンプに集中する応力を緩和するため、例えば熱硬化性のエポキシ樹脂からなるアンダーフィル樹脂３５が充填されている。
【００８８】
半導体チップ２は、支持体として半導体チップ３２を介在して配線基板１０の主面１０ｘ上に実装されている。半導体チップ２は、その裏面と半導体チップ３２の裏面との間に接着材１８ｂを介在して半導体チップ３２の裏面に接着固定されている。半導体チップ２は、半導体チップ２の外周囲と半導体チップ３２の外周囲との距離が半導体チップ２の各々の辺においてほぼ均一になるように、半導体チップ３２の裏面に接着固定されている。
【００８９】
半導体チップ２の複数の電極パッド３は、複数のボンディングワイヤ６によって配線基板１０の複数の電極パッド１２と夫々電気的に接続されている。ボンディングワイヤ６の接続は、半導体チップ２の電極パッド３を一次接続６ｍ、配線基板１０の電極パッド１２を二次接続６ｎとする正ボンディング法で行われている。
【００９０】
複数のコンデンサ５は、半導体チップ３２の周囲において、半導体チップ２と平面的に重なるように配置されている。本実施例２において、複数のコンデンサ５は、各々の全体が半導体チップ２と平面的に重なる位置に配置されている。
【００９１】
半導体チップ２、半導体チップ３２、複数のコンデンサ５、及び複数のボンディングワイヤ６等は、配線基板１０の主面上に形成された樹脂封止体７によって樹脂封止されている。本実施例２においても、小型化に好適な一括方式のトランスファモールディング法を採用している。
【００９２】
図１４に示すように、半導体チップ３２の実装後の高さ（基板の主面から最頂部までの距離）３２ｈは、コンデンサ５の実装後の高さ（基板の主面から最頂部まので距離）５ｈよりも高くなっている。
【００９３】
次に、半導体装置３１の製造について、図１５乃至図１８を用いて説明する。
【００９４】
まず、図３に示すマルチ配線基板２０を準備すると共に、図１３に示す半導体チップ２及び３２を準備する。本実施例２のマルチ配線基板２０は、各製品形成領域３２において、部品搭載領域２５の中に複数の電極パッド１４が配置されている。
【００９５】
次に、マルチ配線基板２０の各製品形成領域２３において、図１６（ａ）に示すように、マルチ配線基板２０の主面の電極パッド１３上に接着材１７を介在してコンデンサ５を搭載する（図１５の受動部品搭載工程〈１０１ａ〉）。接着材１７としては、例えばペースト状の半田材が用いられている。
【００９６】
次に、マルチ配線基板２０の各製品形成領域２３において、図１６（ｂ）に示すように、マルチ配線基板２０の主面の部品搭載領域２５に半導体チップ３２を搭載する（図１５の第１の能動部品搭載工程〈１０２ａ〉）。半導体チップ３２は、その主面の複数の電極パッド３３とマルチ配線基板２０の複数の電極パッド１４との間に複数の半田バンプ３４が夫々介在される状態で搭載される。複数の半田バンプ３４は、予め半導体チップ３２の複数の電極パッド３３に夫々固着されている。
【００９７】
次に、熱処理を施して接着材１７及び半田バンプ３４を溶融し、その後、接着材１７及び半田バンプ３４を凝固させる（図１５のリフロー工程〈１０２ｂ〉）。この工程において、図１７（ａ）に示すように、コンデンサ５は、電極パッド１３に接着材１７によって電気的にかつ機械的に接続され、マルチ配線基板２０の主面に実装される。また、半導体チップ３２は、その複数の電極パッド３３がマルチ配線基板２０の複数の電極パッド１４に複数の半田バンプ３４によって夫々電気的にかつ機械的に接続され、マルチ配線基板２０の主面に実装される。
【００９８】
この工程において、半導体チップ３２の実装後の高さ３２ｈは、コンデンサ５の実装後の高さ５ｈよりも高くなっている。半導体チップ３２の実装後の高さ３２ｈは、半田バンプ３４の高さや半導体チップ３２の基板厚を変えることによってコンデンサ５の実装後の高さ５ｈよりも高くすることができる。
【００９９】
次に、マルチ配線基板２０の各製品形成領域２３において、図１７（ｂ）に示すように、マルチ配線基板２０の主面と半導体チップ３２の主面との間に、例えば熱硬化性のエポキシ系樹脂からなるアンダーフィル樹脂３５を充填する（図１５のアンダーフィル樹脂充填工程〈１０２ｃ〉）。
【０１００】
次に、マルチ配線基板２０の各製品形成領域２３において、図１８に示すように、マルチ配線基板２０の主面の部品搭載領域２４に半導体チップ３２を介在して半導体チップ２を接着固定する（図１５の能動部品搭載工程〈１０３〉）。半導体チップ２の接着固定は、半導体チップ２の裏面と半導体チップ３２の裏面（上面）との間に接着材１８ｂを介在して行われる。
【０１０１】
この工程において、複数のコンデンサ５は、半導体チップ２と平面的に重なるようにして配置される。また、半導体チップ３２の実装後の高さ３２ｈがコンデンサ５の実装後の高さ５ｈよりも高くなっているため、半導体チップ２はコンデンサ５から離間して搭載され、半導体チップ２がコンデンサ５と接触することはない。
【０１０２】
この後、前述の実施例１と同様の工程を実施することにより、図１３及び図１４に示す半導体装置３１がほぼ完成する。
【０１０３】
本実施例２の半導体装置１において、図１３及び図１４に示すように、半導体チップ２は、半導体チップ２よりも平面サイズが小さい半導体チップ３２を介在して配線基板１０の主面上に搭載され、複数のコンデンサ５は、半導体チップ３２の周囲において、各々の全体が半導体チップ２と平面的に重なるように配線基板１０の主面に実装されている。このような構成においても、前述の実施例１と同様に半導体装置３１の小型化を実現できる。
【０１０４】
また、コンデンサ５は、配線基板１０に直に実装されていることから、前述の実施例１と同様に、特性改善効果を小さくすることなく、半導体装置３１の小型化を実現することができる。
【０１０５】
本実施例２の半導体装置１において、図１３及び図１４に示すように、半導体チップ３２の実装後の高さ３２ｈは、コンデンサ５の実装後の高さ５ｈよりも高くなっている。従って、本実施例２においても、前述の実施例１と同様に、信頼性を確保しつつ半導体装置３１の小型化を実現することができる。
【０１０６】
本実施例２の半導体装置３１の製造では、図１６（ａ）及び（ｂ）に示すように、半田バンプ３４を含めた厚さがコンデンサ５の厚さよりも厚い半導体チップ３２の搭載をコンデンサ５の搭載よりも後に実施している。従って、本実施例２においても、前述の実施例１と同様に、半導体装置３１の製造歩留まり向上を図ることができる。
【０１０７】
本実施例２の半導体装置３１の製造では、一括方式のトランスファモールディング法を採用している。従って、本実施例２においても、コンデンサ５を内蔵する半導体装置３１の小型化を更に実現することができる。
【０１０８】
本実施例２において、半導体チップ３２の実装後の高さ３２ｈは、半田バンプ３４の高さや半導体チップ３２の基板厚を変えることによってコンデンサ５の実装後の高さ５ｈよりも高くすることができる。従って、本実施例２の半導体装置３１においても、実装後の高さが最も高くなるコンデンサ５に合わせて半導体チップ３２の実装後の高さを選定することにより、厚さが異なるコンデンサ５であっても容易に内蔵することができる。
【０１０９】
本実施例２の半導体装置３１の製造では、図１７（ａ）及び（ｂ）に示すように、コンデンサ５を実装した後、マルチ配線基板２０の主面と半導体チップ３２の主面との間にアンダーフィル樹脂３５を充填している。コンデンサ５の実装よりも先にアンダーフィル樹脂３５の充填を実施した場合、アンダーフィル樹脂３５の濡れ広がりによって電極パッド１３がアンダーフィル樹脂３５によって覆われてしまうといった不具合が発生し易くなるが、本実施例２のように、コンデンサ５を実装した後、マルチ配線基板２０の主面と半導体チップ３２の主面との間にアンダーフィル樹脂３５を充填する場合は、アンダーフィル樹脂３５が濡れ広がっても電極パッド１３がアンダーフィル樹脂３５によって覆われてしまうといった不具合が発生しない。従って、コンデンサ５を実装した後、マルチ配線基板２０の主面と半導体チップ３２の主面との間にアンダーフィル樹脂３５を充填することにより、半導体装置３１の製造歩留まり向上を図ることができる。
【０１１０】
なお、実施例２では、複数のコンデンサ５を内蔵する半導体装置３１について説明したが、コンデンサ５は１つであってもよい。
【０１１１】
また、実施例２では、受動部品としてコンデンサ５を内蔵する半導体装置について説明したが、抵抗体、インダクタ等の面実装型受動部品であってもよい。
【０１１２】
また、実施例２では、複数のコンデンサ５の各々の全体が半導体チップ２と平面的に重なる例について説明したが、複数のコンデンサ５の各々の一部が半導体チップ２と平面的に重なるようにしてもよい。
【０１１３】
また、実施例１では、コンデンサ５の実装と半導体チップ３２の実装とを同一工程で行っているが、コンデンサ５の実装と半導体チップ３２の実装とを別工程で行ってもよい。ただし、基板上にコンデンサ５及び半導体チップ３２を搭載する順番は、あくまでもコンデンサ５を先に行う。
【０１１４】
本実施例２では、配線基板２０の電極パッド１４と半導体チップ３２の電極パッド３３とを電気的に接続する突起状電極として半田バンプ３４を用いた例について説明したが、これに限定されるものではなく、例えばボールボンディング法によって形成されるスタットバンプ等を用いてもよい。
【０１１５】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【０１１６】
１…半導体装置、２…半導体チップ、３…電極パッド（ボンディングパッド）、４…スペーサチップ４…コンデンサ、６…ボンディングワイヤ、７…樹脂封止体、１０…配線基板、１１…基材、１２，１３，１４，１５…電極パッド、１６ａ，１６ｂ…保護膜、１７，１８ａ，１８ｂ…接着材、１９…半田バンプ、２０…マルチ配線基板、２１…モールド領域（封止領域）、２２…スクライブライン、２３…製品形成領域、２４，２５…部品搭載領域、２６…絶縁性フィルム、３１…半導体装置、３２…半導体チップ、３３…電極パッド、３４…半田バンプ、３５…アンダーフィル樹脂。
【図１】
2011124604.tif 000003
【図２】
2011124604.tif 000004
【図３】
2011124604.tif 000005
【図４】
2011124604.tif 000006
【図５】
2011124604.tif 000007
【図６】
2011124604.tif 000008
【図７】
2011124604.tif 000009
【図８】
2011124604.tif 000010
【図９】
2011124604.tif 000011
【図１０】
2011124604.tif 000012
【図１１】
2011124604.tif 000013
【図１２】
2011124604.tif 000014
【図１３】
2011124604.tif 000015
【図１４】
2011124604.tif 000016
【図１５】
2011124604.tif 000017
【図１６】
2011124604.tif 000018
【図１７】
2011124604.tif 000019
【図１８】
2011124604.tif 000020
【図１９】
2011124604.tif 000021
【図２０】
2011124604.tif 000022
【図２１】
2011124604.tif 000023