(57)【要約】【課題】安定した電気特性を持つ、酸化物半導体を用いた薄膜トランジスタを有する、信頼性の高い半導体装置の作製方法の提供を目的の一とする。【解決手段】ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極とを有しており、ソース電極またはドレイン電極は、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどの電気陰性度が低い金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を含んでおり、ソース電極またはドレイン電極中の水素濃度は酸化物半導体膜中の水素濃度の１．２倍以上、好ましくは５倍以上である。【選択図】図１
2011124561.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、前記酸化物半導体膜に接するソース電極及びドレイン電極とを有し、
前記ソース電極及びドレイン電極は、電気陰性度が水素よりも低い金属を有しており、
前記ソース電極及びドレイン電極中の水素濃度は、前記酸化物半導体膜中の水素濃度の１．２倍以上である半導体装置。
【請求項２】
ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、ソース電極及びドレイン電極とを有し、
前記ソース電極及びドレイン電極は、積層された複数の導電膜を有し、
前記複数の導電膜のうち、前記酸化物半導体膜に接している導電膜は、電気陰性度が水素よりも低い金属を有しており、
前記酸化物半導体膜に接している前記導電膜中の水素濃度は、前記酸化物半導体膜中の水素濃度の１．２倍以上である半導体装置。
【請求項３】
ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、前記酸化物半導体膜に接するソース電極及びドレイン電極とを有し、
前記ソース電極及びドレイン電極は、電気陰性度が水素よりも低い金属を有しており、
前記ソース電極及びドレイン電極中の水素濃度は、前記酸化物半導体膜中の水素濃度の５倍以上である半導体装置。
【請求項４】
ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、ソース電極及びドレイン電極とを有し、
前記ソース電極及びドレイン電極は、積層された複数の導電膜を有し、
前記複数の導電膜のうち、前記酸化物半導体膜に接している導電膜は、電気陰性度が水素よりも低い金属を有しており、
前記酸化物半導体膜に接している前記導電膜中の水素濃度は、前記酸化物半導体膜中の水素濃度の５倍以上である半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記電気陰性度が水素より低い金属は、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、またはモリブデンである半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか１項において、前記電気陰性度が水素より低い金属は、チタン、モリブデン、またはタングステンである半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記酸化物半導体膜、前記ソース電極及び前記ドレイン電極は、絶縁膜に覆われており、
前記絶縁膜は、酸化珪素または酸化窒化珪素を含む第１の絶縁膜と、窒化珪素、窒化酸化珪素、窒化アルミニウム、または窒化酸化アルミニウムを含む第２の絶縁膜とが順に積層された構造を有している半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、前記ゲート絶縁膜は、窒化珪素、窒化酸化珪素、窒化アルミニウム、または窒化酸化アルミニウムを含む第１のゲート絶縁膜と、酸化珪素または酸化窒化珪素を含む第２のゲート絶縁膜とが順に積層された構造を有している半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
絶縁表面上に形成される半導体膜を用いた薄膜トランジスタは、半導体装置にとって必要不可欠な半導体素子である。薄膜トランジスタの製造には基板の耐熱温度という制約があるため、比較的低温での成膜が可能なアモルファスシリコン、レーザ光または触媒元素を用いた結晶化により得られるポリシリコンなどを活性層に有する薄膜トランジスタが、半導体表示装置に用いられるトランジスタの主流となっている。
【０００３】
近年では、ポリシリコンによって得られる高い移動度と、アモルファスシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが、既に知られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置に用いられるトランジスタは、経時劣化による閾値電圧のばらつきが小さいこと、また、オフ電流が低いことなどが望まれる。経時劣化による閾値電圧のばらつきが小さいトランジスタを用いることで、半導体装置の信頼性を高めることができる。また、オフ電流が低いトランジスタを用いることで、半導体装置の消費電力を抑えることができる。
【０００６】
本発明は、信頼性の高い半導体装置の作製方法の提供を目的の一とする。また、本発明は、消費電力が低い半導体装置の作製方法の提供を目的の一とする。また、本発明は、信頼性の高い半導体装置の提供を目的の一とする。また、本発明は、消費電力が低い半導体装置の提供を目的の一とする。
【課題を解決するための手段】
【０００７】
本発明者らは、酸化物半導体膜中に存在する水素、水などの不純物が、閾値電圧のシフトなどの経時劣化をトランジスタにもたらす要因であることに着目した。そして、電気陰性度の低い金属、具体的には水素の電気陰性度２．１よりも低い電気陰性度を有する金属を用いた導電膜を、酸化物半導体膜に接するように形成することで、酸化物半導体膜中の水素、水などの不純物を当該導電膜が吸い取って（ゲッタリングして）酸化物半導体膜の純度を高め、トランジスタの経時劣化が抑えられるのではないかと考えた。上記導電膜を所望の形状に加工することで、ソース電極、ドレイン電極を形成することができる。
【０００８】
具体的に、本発明の一態様に係る半導体装置は、ゲート絶縁膜を間に挟んでゲート電極と重なっている酸化物半導体膜と、前記酸化物半導体膜に接するソース電極またはドレイン電極とを有しており、ソース電極またはドレイン電極は、電気陰性度が低い金属を有しており、ソース電極またはドレイン電極中の水素濃度は酸化物半導体膜中の水素濃度の１．２倍以上、好ましくは５倍以上である。
【０００９】
電気陰性度が低い金属として、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる。上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、ソース電極、ドレイン電極用の導電膜として用いることができる。また、上記材料に、タンタル、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、または上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせても良い。
【００１０】
なお、ソース電極またはドレイン電極は、単数の導電膜で形成されていても良いし、積層された複数の導電膜で形成されていても良い。積層されている複数の導電膜を用いてソース電極またはドレイン電極を形成する場合、複数の導電膜のうち、少なくとも酸化物半導体膜に接する一の導電膜が、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどの電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いていれば良い。そして、酸化物半導体膜に接する一の導電膜中の水素濃度が、酸化物半導体膜中の水素濃度の１．２倍以上、好ましくは５倍以上であれば良い。
【００１１】
水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体を得ることができれば、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００１２】
また、導電膜により吸い取られた水素、水などの不純物は、導電膜中に含まれる電気陰性度の低い金属と化合しやすい。導電膜中において金属と化学結合を形成している不純物は、金属との結合が安定しており、一度、導電膜中に吸い取られた後は、固溶により導電膜中に存在する水素と比較して、酸化物半導体膜中に放出されにくい。よって、本発明の一態様に係る半導体装置では、トランジスタが有するソース電極またはドレイン電極中に水素または水などの不純物が捕獲された状態が維持されており、ソース電極またはドレイン電極中の水素濃度が、酸化物半導体膜中の水素濃度よりも高い。具体的には、ソース電極またはドレイン電極中の水素濃度が、酸化物半導体膜中の水素濃度の１．２倍以上、好ましくは５倍以上となる。
【００１３】
具体的に、上記導電膜に含まれる水素の濃度は、１×１０１９／ｃｍ３以上、好ましくは５×１０１８／ｃｍ３以上、さらに好ましくは５×１０１７／ｃｍ３以上の範囲において、酸化物半導体膜中の水素濃度の１．２倍以上、好ましくは５倍以上とする。なお、導電膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。
【００１４】
ここで、酸化物半導体膜中及び導電膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、水素濃度は、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の強度の得られる領域を見いだせない場合がある。この場合、当該膜の存在する領域における、最大値、最小値を、水素濃度として採用する。さらに、当該膜の存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００１５】
トランジスタは、ボトムゲート型であっても良いし、トップゲート型であっても良いし、ボトムコンタクト型であっても良い。ボトムゲート型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、酸化物半導体膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。トップゲート型トランジスタは、絶縁表面上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上において酸化物半導体膜と重なり、なおかつ導電膜として機能するゲート電極と、ソース電極と、ドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。ボトムコンタクト型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電極上にあり、なおかつゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。
【００１６】
なお、電気陰性度が低い上記金属のうち、チタン、モリブデン、タングステンは、酸化物半導体膜との接触抵抗が低い。そのため、チタン、モリブデン、タングステンを酸化物半導体膜に接する導電膜に用いることで、酸化物半導体膜中の不純物を低減することができ、なおかつ酸化物半導体膜との接触抵抗が低いソース電極またはドレイン電極を形成することが可能となる。
【００１７】
また、上記構成に加えて、ソース電極またはドレイン電極用の導電膜が露出した状態で、不活性ガス雰囲気下において加熱処理を行い、酸化物半導体膜中の水素または水などの不純物のゲッタリングを、促進させるようにしても良い。ゲッタリングを促進させるための加熱処理の温度範囲は、１００℃以上３５０℃以下、好ましくは２２０℃以上２８０℃以下とするのが望ましい。上記加熱処理を行うことで、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、電気陰性度の低い金属を用いた導電膜により、ゲッタリングされやすくすることができる。
【００１８】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水素または水が多量に含まれていることが判明している。本発明の一態様では、酸化物半導体膜中の水分、または水素などの不純物を低減するため、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で加熱処理を行う。上記加熱処理の温度範囲は、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で行うのが望ましい。なお、この加熱処理は、用いる基板の耐熱温度を超えないものとする。水または水素の加熱処理による脱離の効果については、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；昇温脱離ガス分析）により確認済みである。
【００１９】
加熱処理は、炉での熱処理、またはラピッドサーマルアニール法（ＲＴＡ法）を用いる。ＲＴＡ法は、ランプ光源を用いる方法と、加熱されたガス中に基板を移動させて短時間の熱処理を行う方法がある。ＲＴＡ法を用いると熱処理に要する時間を０．１時間よりも短時間とすることもできる。
【００２０】
また、酸化物半導体膜は、スパッタ等による成膜時のみならず、成膜後においても酸化物半導体膜の周囲に存在する水素または水を膜中に取り込みやすい。水または水素はドナー準位を形成しやすいため、酸化物半導体自体にとっては不純物である。よって、本発明の一態様では、ソース電極とドレイン電極を形成した後は、ソース電極、ドレイン電極及び酸化物半導体膜を覆うように、バリア性の高い絶縁材料を用いた絶縁膜を形成しても良い。上記絶縁膜には、バリア性の高い絶縁材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極、ドレイン電極及び酸化物半導体膜と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に、水分、または水素などの不純物が入り込むのを防ぐことができる。
【００２１】
また、ゲート電極と酸化物半導体膜の間に、バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜を、形成しておいても良い。酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性を有する絶縁膜を用いることで、水分、または水素などの雰囲気中不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
【００２２】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
【００２３】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。
【００２４】
酸化物半導体に含まれる水素若しくは水などの不純物を除去し、具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による酸化物半導体に含まれる水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３未満として、水素濃度が十分に低減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００２５】
具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【発明の効果】
【００２６】
信頼性の高い半導体装置の作製方法を提供することができる。また、消費電力が低い半導体装置の作製方法を提供することができる。また、信頼性の高い半導体装置を提供することができる。また、消費電力が低い半導体装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】半導体装置の構造を示す図。
【図２】半導体装置の作製方法を示す図。
【図３】半導体装置の構造を示す図。
【図４】半導体装置の作製方法を示す図。
【図５】半導体装置の作製方法を示す図。
【図６】薄膜トランジスタの上面図。
【図７】薄膜トランジスタの断面図及び上面図。
【図８】薄膜トランジスタの断面図。
【図９】薄膜トランジスタの上面図。
【図１０】半導体装置の作製方法を示す断面図。
【図１１】半導体装置の作製方法を示す断面図。
【図１２】半導体装置の作製方法を示す断面図。
【図１３】半導体装置の作製方法を示す上面図。
【図１４】半導体装置の作製方法を示す上面図。
【図１５】半導体装置の作製方法を示す上面図。
【図１６】電子ペーパーの上面図及び断面図。
【図１７】半導体表示装置のブロック図。
【図１８】信号線駆動回路の構成を説明する図およびタイミングチャート。
【図１９】シフトレジスタの構成を示す回路図。
【図２０】シフトレジスタの動作を説明するタイミングチャートおよび回路図。
【図２１】液晶表示装置の断面図。
【図２２】発光装置の断面図。
【図２３】液晶表示装置のモジュールの構成を示す図。
【図２４】半導体装置を用いた電子機器の図。
【図２５】酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。
【図２６】図２５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図２７】（Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態を示す図。
【図２８】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図
【図２９】ＳＭＩＳによる水素の二次イオン強度の分析結果
【図３０】ＳＭＩＳによる水素の二次イオン強度の分析結果
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体装置とは、半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路および電子機器は全て半導体装置である。半導体表示装置は、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
【００３０】
（実施の形態１）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、本発明の一態様に係る半導体装置が有する、トランジスタの構造について説明する。
【００３１】
図１（Ａ）に薄膜トランジスタ１１０の断面図を、図１（Ｃ）に、図１（Ａ）に示す薄膜トランジスタ１１０の上面図を、それぞれ示す。なお、図１（Ｃ）の破線Ａ１−Ａ２における断面図が、図１（Ａ）に相当する。
【００３２】
薄膜トランジスタ１１０は、絶縁表面を有する基板１００上に形成されたゲート電極１０１と、ゲート電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上においてゲート電極１０１と重なっている酸化物半導体膜１０８と、酸化物半導体膜１０８上に形成された一対のソース電極１０６またはドレイン電極１０７とを有する。さらに、薄膜トランジスタ１１０は、酸化物半導体膜１０８上に形成された絶縁膜１０９を、その構成要素に含めても良い。薄膜トランジスタ１１０は、ソース電極１０６とドレイン電極１０７の間において、酸化物半導体膜１０８の一部がエッチングされたチャネルエッチ構造である。ゲート電極１０１と基板１００の間には、下地膜となる絶縁膜が設けられていても良い。
【００３３】
島状の酸化物半導体膜１０８は、酸化物半導体をターゲットとして用い、スパッタ法により酸化物半導体膜を形成した後、エッチングなどで該膜を所望の形状に加工することで、形成される。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。島状の酸化物半導体膜１０８の膜厚は、１０ｎｍ以上３００ｎｍ以下とし、好ましくは２０ｎｍ以上１００ｎｍ以下とする。
【００３４】
酸化物半導体膜１０８には、上述したような酸化物半導体を用いることができる。
【００３５】
酸化物半導体に含まれる水素若しくは水などの不純物を除去し、具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による酸化物半導体に含まれる水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下として、水素濃度が十分に低減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００３６】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法により得られる、膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、酸化物半導体膜１０８として用いる。
【００３７】
また、ソース電極１０６、ドレイン電極１０７は、島状の酸化物半導体膜１０８上に、ソース電極またはドレイン電極用の導電膜を形成した後、エッチング等により該導電膜をパターニングすることで形成される。上記パターニングにより、ソース電極１０６とドレイン電極１０７を形成する際に、島状の酸化物半導体膜１０８の露出した部分が一部エッチングされる場合もある。よって、図１（Ａ）のように、酸化物半導体膜１０８は、ソース電極１０６とドレイン電極１０７の間に位置する領域が一部エッチングされる場合、ソース電極１０６又はドレイン電極１０７と重なる領域よりも、上記領域の方が膜厚は小さくなる。
【００３８】
そして、ソース電極１０６とドレイン電極１０７は、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いており、ソース電極１０６とドレイン電極１０７中の水素濃度は酸化物半導体膜１０８中の水素濃度の１．２倍以上、好ましくは５倍以上である。
【００３９】
具体的に、ソース電極１０６とドレイン電極１０７に含まれる水素の濃度は、１×１０１９／ｃｍ３以上、好ましくは５×１０１８／ｃｍ３以上、さらに好ましくは５×１０１７／ｃｍ３以上の範囲において、酸化物半導体膜１０８中の水素濃度の１．２倍以上、好ましくは５倍以上とする。なお、ソース電極１０６とドレイン電極１０７中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。
【００４０】
電気陰性度が低い金属として、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる。上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、ソース電極１０６とドレイン電極１０７として用いることができる。また、上記材料に、タンタル、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、または上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせても良い。
【００４１】
本発明の一態様では、ソース電極１０６とドレイン電極１０７に電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いているので、酸化物半導体膜１０８内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０８と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、ソース電極１０６とドレイン電極１０７を形成するための導電膜にゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０８を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタ１１０の特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００４２】
なお、電気陰性度が低い上記金属のうち、チタン、モリブデン、タングステンは、酸化物半導体膜１０８との接触抵抗が低い。そのため、チタン、モリブデン、タングステンをソース電極１０６とドレイン電極１０７を形成するための導電膜に用いることで、酸化物半導体膜１０８中の不純物を低減することができ、なおかつ酸化物半導体膜１０８との接触抵抗が低いソース電極１０６またはドレイン電極１０７を形成することが可能となる。
【００４３】
また、酸化物半導体膜は、成膜した時点で１０２０／ｃｍ３程度という高い濃度の水素がＳＩＭＳ（二次イオン質量分析）により観察される。本発明では、酸化物半導体中に不本意に存在する水、水素というドナー準位を形成する不純物を除去して酸化物半導体膜を高純度化し、ｉ型（真性）化する。また、水または水素の除去に伴い、酸化物半導体の成分の一つである酸素が、共に減少してしまう。そこで本発明では、酸素を含む絶縁膜を酸化物半導体膜に接するように形成することで、酸素欠損を生じている酸化物半導体膜に酸素を十分に供給することを技術思想の一つとしている。
【００４４】
酸化物半導体膜中の水素の量は、少ないほど好ましく、酸化物半導体中のキャリアも少ないほど好ましい。すなわち、その指標として水素濃度は、１×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３以下とする。また、キャリア密度は１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下である。より理想的には、キャリア密度は限りなくゼロに近いことが望ましい。本発明では、酸化物半導体膜のキャリア密度を積極的に低く、理想的には限りなくゼロにしてしまうため、酸化物半導体膜はＴＦＴのソース電極とドレイン電極から供給されるキャリアを通過させる通路としての意味を有している。
【００４５】
酸化物半導体膜のキャリア濃度を１×１０１１／ｃｍ３未満と積極的に低く、理想的には限りなくゼロにすることで、結果的に、ＴＦＴのオフ電流の値を限りなく低くすることができる。
【００４６】
また、絶縁膜１０９は、島状の酸化物半導体膜１０８、ソース電極１０６及びドレイン電極１０７に接するように、スパッタ法で形成される。本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜１０９を形成する。
【００４７】
なお、図１（Ａ）では、ソース電極１０６とドレイン電極１０７とが単層の導電膜を用いている場合を例示している。しかし、本発明はこの構成に限定されず、例えばソース電極１０６とドレイン電極１０７が、積層された複数の導電膜から形成されていても良い。図１（Ｂ）に、ソース電極１０６とドレイン電極１０７が、それぞれ、積層された第１の導電膜１０５ａと第２の導電膜１０５ｂを有する場合の、トランジスタの断面図を示す。なお、図１（Ｂ）において、図１（Ａ）に示したトランジスタ１１０と同様の機能を有する箇所については、同じ符号が付してある。
【００４８】
図１（Ｂ）に示すトランジスタでは、ソース電極１０６、ドレイン電極１０７は、島状の酸化物半導体膜１０８上に、ソース電極またはドレイン電極用の第１の導電膜１０５ａと第２の導電膜１０５ｂを積層するように形成した後、これらの導電膜をエッチング等によりパターニングすることで形成される。よって、ソース電極１０６とドレイン電極１０７は、酸化物半導体膜１０８に接している第１の導電膜１０５ａと、第１の導電膜１０５ａ上に積層されている第２の導電膜１０５ｂとを有している。そして、第１の導電膜１０５ａは、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いており、第１の導電膜１０５ａ中の水素濃度は酸化物半導体膜１０８中の水素濃度の１．２倍以上、好ましくは５倍以上である。
【００４９】
具体的に、第１の導電膜１０５ａに含まれる水素の濃度は、具体的には、１×１０１９／ｃｍ３以上、好ましくは５×１０１８／ｃｍ３以上、さらに好ましくは５×１０１７／ｃｍ３以上の範囲において、酸化物半導体膜１０８中の水素濃度の１．２倍以上、好ましくは５倍以上とする。なお、第１の導電膜１０５ａ中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。
【００５０】
具体的に、第２の導電膜１０５ｂとして、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。また、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を、第２の導電膜１０５ｂに用いても良い。
【００５１】
特に、第２の導電膜１０５ｂにアルミニウムや銅などの抵抗率の低い材料を用いることで、第１の導電膜１０５ａと第２の導電膜１０５ｂとで形成されるソース電極１０６と、ドレイン電極１０７の合成抵抗を低くすることができる。
【００５２】
また、酸化物半導体膜１０８に接している第１の導電膜１０５ａに電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いることで、図１（Ａ）の場合と同様に、酸化物半導体膜１０８内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０８と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第２の導電膜１０５ｂにゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０８を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタ１１０の特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００５３】
なお、電気陰性度が低い上記金属のうち、チタン、モリブデン、タングステンは、酸化物半導体膜１０８との接触抵抗が低い。そのため、チタン、モリブデン、タングステンを上記第１の導電膜１０５ａに用いることで、酸化物半導体膜１０８中の不純物を低減することができ、なおかつ酸化物半導体膜１０８との接触抵抗が低いソース電極１０６またはドレイン電極１０７を形成することが可能となる。
【００５４】
次いで、図１（Ｂ）に示したチャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置のさらに詳しい構成及び作製方法について図２、図３を用いて説明する。
【００５５】
図２（Ａ）に示すように、基板１００上にゲート電極１０１を形成する。
【００５６】
基板１００とゲート電極１０１の間に、下地膜となる絶縁膜を形成しておいても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることで、水分、または水素などの雰囲気中の不純物、或いは基板１００内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
【００５７】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。
【００５８】
ゲート電極１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【００５９】
例えば、二層の積層構造を有するゲート電極１０１として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極１０１としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
【００６０】
また、ゲート電極１０１に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜をゲート電極１０１に用いることで、画素部の開口率を向上させることができる。
【００６１】
ゲート電極１０１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極１０１を形成する。
【００６２】
次いで、ゲート電極１０１上に、ゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウムまたは酸化タンタルを単層で又は積層させて形成することができる。ゲート絶縁膜１０２は、水分や、水素などの不純物を極力含まないことが望ましい。バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜１０２を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性を有する絶縁膜を用いることで、水分または水素などの雰囲気中不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【００６３】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜１０２を形成する。
【００６４】
次いで、ゲート絶縁膜１０２上に酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
【００６５】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【００６６】
酸化物半導体膜には、上述したような酸化物半導体を用いることができる。
【００６７】
酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜１００ｎｍとする。本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いたスパッタ法により得られる、膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。本実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の流量１５ｓｃｃｍとし、基板温度は室温とする。
【００６８】
ゲート絶縁膜１０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００６９】
次いで、図２（Ａ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート電極１０１と重なる位置において、ゲート絶縁膜１０２上に島状の酸化物半導体膜１０３を形成する。
【００７０】
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化物半導体膜１０３に加熱処理を施しても良い。酸化物半導体膜１０３に加熱処理を施すことで、水分、水素が脱離した酸化物半導体膜１０４が形成される。具体的には、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６００℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。なお、上記加熱処理は、島状の酸化物半導体膜１０３形成後のタイミングに限らず、島状の酸化物半導体膜１０３形成前の酸化物半導体膜に対して行っても良い。また、上記加熱処理を、酸化物半導体膜１０４形成後に複数回行っても良い。島状の酸化物半導体膜１０４は、上記加熱処理によって水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００７１】
本実施の形態では、窒素雰囲気下において、６００℃、基板温度が上記設定温度に達した状態で６分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【００７２】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７３】
次いで、図２（Ｃ）に示すように、島状の酸化物半導体膜１０４上に、ソース電極またはドレイン電極用の導電膜を形成する。本実施の形態では、酸化物半導体膜１０４と接するように、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いた第１の導電膜１０５ａを形成した後、第２の導電膜１０５ｂを第１の導電膜１０５ａ上に積層する。
【００７４】
電気陰性度が低い金属として、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる。上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、第１の導電膜１０５ａとして用いることができる。また、上記材料に、タンタル、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、または上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせても良い。
【００７５】
具体的に、第２の導電膜１０５ｂとして、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。また、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を、第２の導電膜１０５ｂに用いても良い。
【００７６】
特に、第２の導電膜１０５ｂにアルミニウムや銅などの抵抗率の低い材料を用いることで、第１の導電膜１０５ａと第２の導電膜１０５ｂとで形成されるソース電極１０６と、ドレイン電極１０７の合成抵抗を低くすることができる。
【００７７】
第１の導電膜１０５ａの膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとするのが望ましい。また、第２の導電膜１０５ｂの膜厚は、１００ｎｍ〜３００ｎｍ、好ましくは１５０ｎｍ〜２５０ｎｍとするのが望ましい。本実施の形態では、第１の導電膜１０５ａとして、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、第２の導電膜１０５ｂとして、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【００７８】
本発明の一態様では、第１の導電膜１０５ａとして電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いているので、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分または水素などの不純物が、第１の導電膜１０５ａにゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０８を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【００７９】
なお、上記構成に加えて、第２の導電膜１０５ｂが露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行い、水分または水素などの不純物のゲッタリングを、促進させるようにしても良い。ゲッタリングを促進させるための加熱処理の温度範囲は、１００℃以上３５０℃以下、好ましくは２２０℃以上２８０℃以下とするのが望ましい。上記加熱処理を行うことで、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、水素などの不純物が、第１の導電膜１０５ａに、よりゲッタリングされやすくすることができる。
【００８０】
次いで、図２（Ｄ）に示すように、エッチング等により第１の導電膜１０５ａ及び第２の導電膜１０５ｂを所望の形状に加工（パターニング）することで、ソース電極１０６、ドレイン電極１０７を形成する。例えば、第１の導電膜１０５ａにチタン膜、第２の導電膜１０５ｂにアルミニウム膜を用いている場合、燐酸を含む溶液を用いて第２の導電膜１０５ｂをウェットエッチングした後、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、第１の導電膜１０５ａをウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、第１の導電膜１０５ａと第２の導電膜１０５ｂをドライエッチングしても良い。
【００８１】
上記パターニングによりソース電極１０６とドレイン電極１０７を形成する際に、島状の酸化物半導体膜１０４の露出した部分が一部エッチングされる場合がある。本実施の形態では、溝部（凹部）を有する島状の酸化物半導体膜１０８が形成される場合を例示している。
【００８２】
なお、図２（Ｅ）に示すように、ソース電極１０６、ドレイン電極１０７を形成した後は、ソース電極１０６、ドレイン電極１０７及び酸化物半導体膜１０８を覆うように絶縁膜１０９を形成する。絶縁膜１０９は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。上記絶縁膜１０９には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜１０８に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極１０６、ドレイン電極１０７及び酸化物半導体膜１０８と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、酸化物半導体膜１０８内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０８と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜１０８に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜１０８に接するのを防ぐことができる。
【００８３】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜１０９を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【００８４】
ソース電極１０６又はドレイン電極１０７の間に設けられた酸化物半導体膜１０８の露出領域と、絶縁膜１０９を構成する酸化珪素とが接して設けられることによって、絶縁膜１０９と接する酸化物半導体膜１０８の領域が酸素の供給により高抵抗化し、高抵抗化したチャネル形成領域を有する酸化物半導体膜１０８を形成することができる。
【００８５】
なお、絶縁膜１０９を形成した後に、加熱処理を施しても良い。加熱処理は大気雰囲気下、又は不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下を行う。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。または、第１の導電膜１０５ａ及び第２の導電膜１０５ｂを形成する前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。該加熱処理を行うと、酸化物半導体膜１０８が絶縁膜１０９を構成する酸化珪素と接した状態で加熱されることになり、酸化物半導体膜１０８に酸素が供給されるため、さらに酸化物半導体膜１０８を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理を行うタイミングは、絶縁膜１０９の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【００８６】
次いで、絶縁膜１０９上に導電膜を形成した後、該導電膜をパターニングすることで、図３（Ａ）に示すように、酸化物半導体膜１０８と重なる位置にバックゲート電極１１１を形成しても良い。バックゲート電極１１１は、ゲート電極１０１、或いはソース電極１０６及びドレイン電極１０７と同様の材料、構造を用いて形成することが可能である。
【００８７】
バックゲート電極１１１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成する。そして、フォトリソグラフィ法によりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極１１１を形成する。
【００８８】
次いで、図３（Ｂ）に示すように、バックゲート電極１１１を覆うように絶縁膜１１２を形成する。絶縁膜１１２は、雰囲気中の水分、水素、酸素などがトランジスタ１１０の特性に影響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには、絶縁膜１１２は、例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
【００８９】
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８００ｓｃｃｍとし、基板温度４００℃とする。
【００９０】
図３（Ｃ）に、図３（Ｂ）に示す半導体装置の上面図を示す。図３（Ｂ）は、図３（Ｃ）の破線Ａ１−Ａ２における断面図に相当する。
【００９１】
なお、図３（Ｂ）では、バックゲート電極１１１が酸化物半導体膜１０８全体を覆っている場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極１１１は、酸化物半導体膜１０８が有するチャネル形成領域の一部と少なくとも重なっていれば良い。
【００９２】
バックゲート電極１１１は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極１１１には、ゲート電極１０１と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極１１１に与える電位の高さを制御することで、トランジスタ１１０の閾値電圧を制御することができる。
【００９３】
なお、上記トランジスタ１１０は、ソース電極１０６またはドレイン電極１０７が３層以上の導電膜で形成されていても良い。図４（Ａ）に、ソース電極１０６またはドレイン電極１０７が、積層された第１の導電膜１０５ａ、第２の導電膜１０５ｂ、第３の導電膜１０５ｃで形成されている場合の、トランジスタ１１０の断面図を示す。第３の導電膜１０５ｃは、第１の導電膜１０５ａまたは第２の導電膜１０５ｂと同じ材料を用いることが可能である。ただし、３層の導電膜でソース電極１０６またはドレイン電極１０７を形成する場合、第３の導電膜１０５ｃに酸化されにくい導電材料を用いることで、第２の導電膜１０５ｂの表面が酸化されるのを防ぐことができる。酸化防止の効果が得られる材料として、第３の導電膜１０５ｃに、例えば、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウム、上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を用いることができる。
【００９４】
また、図４（Ａ）に示すトランジスタ１１０は、さらに図３（Ｂ）と同様に、バックゲート電極１１１を有していても良い。図４（Ａ）に示すトランジスタ１１０に、さらにバックゲート電極１１１を形成した場合のトランジスタ１１０の構成を、図４（Ｂ）に示す。バックゲート電極１１１は、ゲート電極１０１、或いはソース電極１０６及びドレイン電極１０７と同様の材料、構造を用いて形成することが可能である。
【００９５】
本実施の形態のように酸化物半導体膜中に含まれる水素、水などの不純物を極力除去し、酸化物半導体膜を高純度化することが、トランジスタの特性にどのように影響を与えるかを以下に説明する。
【００９６】
図２５は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極（ＧＥ）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
【００９７】
図２６は、図２５に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図２６（Ａ）はソース電極とドレイン電極の間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図２６（Ｂ）はソース電極の電位を基準としたときに正になる電位（ＶＤ＞０）を、ドレイン電極に加えた場合を示す。
【００９８】
図２７は、図２５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図２７（Ａ）はゲート電極（ＧＥ）に正の電位（＋ＶＧ）が印加された状態であり、ソース電極とドレイン電極間にキャリア（電子）が流れるオン状態を示している。また、図２７（Ｂ）は、ゲート電極（ＧＥ）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
【００９９】
図２８は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０１００】
金属は縮退しているため、伝導帯とフェルミ準位とは一致する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯（Ｅｃ）寄りに位置している。なお、酸化物半導体において水素はドナーであり、酸化物半導体がｎ型化する一つの要因であることが知られている。
【０１０１】
これに対して、本発明は、電気陰性度が水素よりも低い金属をソース電極またはドレイン電極用の導電膜に用いることで、ｎ型不純物である水素を酸化物半導体から除去して酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、酸化物半導体を真性（ｉ型）化させんとしたものである。すなわち、不純物を添加して酸化物半導体をｉ型化するのでなく、水素や水等の不純物を極力除去して高純度化することにより、ｉ型（真性半導体）又はｉ型（真性半導体）に限りなく近い酸化物半導体を得ることを特徴としている。上記構成により、矢印で示すように、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルに限りなく近づけることができる。
【０１０２】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０１０３】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図２６（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０１０４】
図２６（Ｂ）において黒丸（●）は電子を示し、ドレイン電極に正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレイン電極に向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図２６（Ａ）のバリアの高さ、すなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【０１０５】
このとき電子は、図２７（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【０１０６】
また、図２７（Ｂ）において、ゲート電極（ＧＥ）に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０１０７】
このように、酸化物半導体の主成分以外の水、水素などの不純物が極力含まれないように、酸化物半導体膜を高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。
【０１０８】
次いで、酸化物半導体膜と、導電膜とを積層させた試料の、膜厚方向における水素の二次イオン強度分布を分析した結果について説明する。
【０１０９】
まず、分析に用いた試料の構造及びその作製方法について説明する。分析に用いた試料は試料Ａ〜試料Ｄの４つである。全ての試料は、厚さ０．７ｍｍのガラス基板上に、約８０ｎｍの膜厚を有する酸化窒化珪素膜、約３０ｎｍの膜厚を有するＩｎ−Ｇａ−Ｚｎ−Ｏ膜を順に積層するように形成した後、窒素雰囲気下において６００℃、６分の条件で加熱処理を行ったものである。さらに、試料Ａと試料Ｂでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に膜厚約１００ｎｍのチタン膜、膜厚約１４０ｎｍのアルミニウム膜を、順に積層するように形成し、試料Ｃと試料Ｄでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に膜厚約５０ｎｍのチタン膜を形成した。そして、試料Ｂと試料Ｄでは、最後に窒素雰囲気下において２５０℃、１時間の条件で加熱処理を追加した。
【０１１０】
水素の二次イオン強度分布の分析は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行った。図２９（Ａ）は試料Ａ、図２９（Ｂ）は試料Ｂ、図３０（Ａ）は試料Ｃ、図３０（Ｂ）は試料Ｄの、膜厚方向の水素の二次イオン強度分布を示すＳＩＭＳ分析結果である。横軸は、試料表面からの深さを示しており、左端の深さ０ｎｍが試料表面のおおよその位置に相当する。縦軸は、水素の二次イオン強度を対数軸で示している。そして、図２９（Ａ）の試料Ａと図２９（Ｂ）の試料Ｂに関しては、最表面のアルミニウム膜からガラス基板に向かう方向で、分析を行った。図３０（Ａ）の試料Ｃと図３０（Ｂ）の試料Ｄに関しては最表面のチタン膜からガラス基板に向かう方向で、分析を行った。
【０１１１】
図２９（Ａ）に示す試料Ａと、図２９（Ｂ）に示す試料Ｂの、水素の二次イオン強度分布では、試料表面からの深さが約２４０ｎｍから約２７０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜が存在する領域に、二次イオン強度が極端に低下していることを示す谷型のピークが見られた。また、図３０（Ａ）に示す試料Ｃと、図３０（Ｂ）に示す試料Ｄの、水素の二次イオン強度分布では、試料表面からの深さが約５０ｎｍから約８０ｎｍ付近のＩｎ−Ｇａ−Ｚｎ−Ｏ膜が存在する領域に、二次イオン強度が極端に低下していることを示す谷型のピークが見られた。
【０１１２】
そして、図２９（Ａ）に示す試料Ａの水素の二次イオン強度分布と、図３０（Ａ）に示す、試料Ｃの水素の二次イオン強度分布から、加熱処理を施す前では、チタン膜中の水素の二次イオン強度は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の水素の二次イオン強度の１００倍程度であることが分かる。また、図２９（Ｂ）に示す試料Ｂの水素の二次イオン強度分布と、図３０（Ｂ）に示す、試料Ｄの水素の二次イオン強度分布から、加熱処理を施した後では、チタン膜中の水素の二次イオン強度は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の水素の二次イオン強度の１０００倍程度であることが分かる。そして、加熱処理の前と後における水素の二次イオン強度分布の比較から、加熱処理により水素の二次イオン強度が一桁以上小さくなり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中の水素の脱離が促進されたことが分かる。
【０１１３】
（実施の形態２）
本実施の形態では、チャネル保護構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の構造及び作製方法について図５、図６及び図７を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため、繰り返しの説明は省略する。
【０１１４】
図５（Ａ）に示すように、絶縁表面を有する基板３００上にゲート電極３０１を形成する。下地膜となる絶縁膜を基板３００とゲート電極３０１の間に設けても良い。ゲート電極３０１の材料、構造及び膜厚については、実施の形態１に示したゲート電極１０１についての記載を参照すれば良い。下地膜の材料、構造及び膜厚については、実施の形態１に示した下地膜についての記載を参照すれば良い。
【０１１５】
次いで、ゲート電極３０１上にゲート絶縁膜３０２を形成する。ゲート絶縁膜３０２の材料、膜厚及び構造と、作製方法については、実施の形態１に示したゲート絶縁膜１０２についての記載を参照すれば良い。
【０１１６】
次いで、ゲート絶縁膜３０２上に島状の酸化物半導体膜３０３を形成する。島状の酸化物半導体膜３０３の材料、膜厚及び構造と、作製方法については、実施の形態１に示した酸化物半導体膜１０３についての記載を参照すれば良い。
【０１１７】
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、島状の酸化物半導体膜３０３に加熱処理を施す。酸化物半導体膜３０３への加熱処理については、実施の形態１において示した、酸化物半導体膜１０３への加熱処理についての説明を参照すれば良い。酸化物半導体膜３０３を上記雰囲気下で加熱処理することで、図５（Ｂ）に示すように、酸化物半導体膜３０３に含まれる水分、水素が脱離した島状の酸化物半導体膜３０４が形成される。島状の酸化物半導体膜３０４は、上記加熱処理によって水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１１８】
次に、図５（Ｃ）に示すように、酸化物半導体膜３０４のチャネル形成領域となる部分と重なるように、酸化物半導体膜３０４上にチャネル保護膜３１１を形成する。チャネル保護膜３１１を設けることによって、酸化物半導体膜３０４のチャネル形成領域となる部分に対する、後の工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタの信頼性を向上させることができる。
【０１１９】
チャネル保護膜３１１には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。チャネル保護膜３１１は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜３１１は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜３１１を形成する。
【０１２０】
また、島状の酸化物半導体膜３０４に接してスパッタ法またはＰＣＶＤ法などにより酸化珪素、酸化窒化珪素などの絶縁膜であるチャネル保護膜３１１を形成すると、島状の酸化物半導体膜３０４において少なくともチャネル保護膜３１１と接する領域が酸素の供給により高抵抗化し、高抵抗化酸化物半導体領域となる。チャネル保護膜３１１の形成により、酸化物半導体膜３０４は、チャネル保護膜３１１との界面近傍に高抵抗化酸化物半導体領域を有することができる。
【０１２１】
次いで、島状の酸化物半導体膜３０４上に、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いた第１の導電膜３０５ａと、第２の導電膜３０５ｂとを、順に形成する。第１の導電膜３０５ａと第２の導電膜３０５ｂに用いられる材料の種類、構造、膜厚の範囲及びその作製方法については、実施の形態１に示した第１の導電膜１０５ａ、第２の導電膜１０５ｂについての記載を参照すれば良い。本実施の形態では、第１の導電膜３０５ａとして、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、第２の導電膜３０５ｂとして、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【０１２２】
本発明の一態様では、第１の導電膜３０５ａとして電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いているので、酸化物半導体膜３０４内、ゲート絶縁膜３０２内、或いは、酸化物半導体膜３０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第１の導電膜３０５ａにゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜３０４を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１２３】
なお、本実施の形態では、第１の導電膜３０５ａと第２の導電膜３０５ｂの、積層された２層の導電膜を用いているが、本発明はこの構成に限定されない。電気陰性度の低い金属を有している第１の導電膜３０５ａだけを単層で用いても良いし、積層された３層以上の導電膜を用いていても良い。第２の導電膜３０５ｂ上に第３の導電膜を形成する場合、第３の導電膜は、第２の導電膜３０５ｂの表面が酸化されるのを防ぐことができる材料を用いる。具体的に、第３の導電膜は、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウム、上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を用いることができる。
【０１２４】
第１の導電膜３０５ａと第２の導電膜３０５ｂを形成した後、第２の導電膜３０５ｂが露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行っても良い。ゲッタリングを促進させるための加熱処理の温度範囲は、実施の形態１と同様に、１００℃以上３５０℃以下、好ましくは２２０℃以上２８０℃以下とするのが望ましい。
【０１２５】
次いで、図５（Ｄ）に示すように、エッチング等により第１の導電膜３０５ａ及び第２の導電膜３０５ｂを所望の形状に加工（パターニング）することで、ソース電極３０６、ドレイン電極３０７を形成する。例えば、第１の導電膜３０５ａにチタン膜、第２の導電膜３０５ｂにアルミニウム膜を用いている場合、燐酸を含む溶液を用いて第２の導電膜３０５ｂをウェットエッチングした後、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、第１の導電膜３０５ａをウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、第１の導電膜３０５ａと第２の導電膜３０５ｂをドライエッチングしても良い。
【０１２６】
そして、図５（Ｅ）に示すように、ソース電極３０６、ドレイン電極３０７を形成した後は、酸化物半導体膜３０４、ソース電極３０６、ドレイン電極３０７及びチャネル保護膜３１１を覆うように絶縁膜３０９を形成する。絶縁膜３０９に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載した絶縁膜１０９と同じとする。本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜３０９を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０１２７】
絶縁膜３０９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれば良い。
【０１２８】
図６に、図５（Ｅ）に示す半導体装置の上面図を示す。図５（Ｅ）は、図６の破線Ｃ１−Ｃ２における断面図に相当する。
【０１２９】
上記作製方法に従って形成された薄膜トランジスタ３１０は、ゲート電極３０１と、ゲート電極３０１上のゲート絶縁膜３０２と、ゲート絶縁膜３０２上の酸化物半導体膜３０４と、酸化物半導体膜３０４上のチャネル保護膜３１１と、酸化物半導体膜３０４上のソース電極３０６及びドレイン電極３０７と、酸化物半導体膜３０４、ソース電極３０６、ドレイン電極３０７及びチャネル保護膜３１１上の絶縁膜３０９とを有する。
【０１３０】
次いで、図７（Ａ）に示すように、絶縁膜３０９上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜３０４と重なる位置にバックゲート電極３１２を形成しても良い。バックゲート電極３１２に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバックゲート電極１１１と同様であるので、ここでは説明を省略する。
【０１３１】
バックゲート電極３１２を形成した場合、図７（Ｂ）に示すように、バックゲート電極３１２を覆うように絶縁膜３１３を形成する。絶縁膜３１３に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【０１３２】
図７（Ｃ）に、図７（Ｂ）に示す半導体装置の上面図を示す。図７（Ｂ）は、図７（Ｃ）の破線Ｃ１−Ｃ２における断面図に相当する。
【０１３３】
なお、本実施の形態では、ソース電極とドレイン電極を、実施の形態１に示す作製方法に従って形成している例を示しているが、本発明はこの構成に限定されない。ソース電極とドレイン電極を、実施の形態２乃至実施の形態４に示す作製方法に従って形成しても良い。
【０１３４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１３５】
（実施の形態３）
本実施の形態では、ボトムコンタクト型の薄膜トランジスタを例に挙げ、半導体装置の構造及び作製方法について図８及び図９を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため、繰り返しの説明は省略する。
【０１３６】
図８（Ａ）に示すように、絶縁表面を有する基板４００上にゲート電極４０１を形成する。下地膜となる絶縁膜を基板４００とゲート電極４０１の間に設けても良い。ゲート電極４０１の材料、構造及び膜厚については、実施の形態１に示したゲート電極１０１についての記載を参照すれば良い。下地膜の材料、構造及び膜厚については、実施の形態１に示した下地膜についての記載を参照すれば良い。
【０１３７】
次いで、ゲート電極４０１上にゲート絶縁膜４０２を形成する。ゲート絶縁膜４０２の材料、膜厚及び構造と、作製方法については、実施の形態１に示したゲート絶縁膜１０２についての記載を参照すれば良い。
【０１３８】
次いで、ゲート絶縁膜４０２上に、第１の導電膜４０５ａと、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いた第２の導電膜４０５ｂとを、順に形成する。第２の導電膜４０５ｂと第１の導電膜４０５ａに用いられる材料の種類、構造、膜厚の範囲及びその作製方法については、実施の形態１に示した第１の導電膜１０５ａ、第２の導電膜１０５ｂについての記載をそれぞれ参照すれば良い。本実施の形態では、第１の導電膜４０５ａとして、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用い、第２の導電膜４０５ｂとして、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用いる。
【０１３９】
なお、本実施の形態では、第１の導電膜４０５ａと第２の導電膜４０５ｂの、積層された２層の導電膜を用いているが、本発明はこの構成に限定されない。電気陰性度の低い金属を有している第２の導電膜４０５ｂだけを単層で用いても良いし、積層された３層以上の導電膜を用いていても良い。
【０１４０】
第１の導電膜４０５ａと第２の導電膜４０５ｂを形成した後、第２の導電膜４０５ｂが露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行っても良い。ゲッタリングを促進させるための加熱処理の温度範囲は、実施の形態１と同様に、１００℃以上３５０℃以下、好ましくは２２０℃以上２８０℃以下とするのが望ましい。
【０１４１】
次いで、図８（Ｂ）に示すように、エッチング等により第１の導電膜４０５ａ及び第２の導電膜４０５ｂを所望の形状に加工（パターニング）することで、ソース電極４０６、ドレイン電極４０７を形成する。例えば、第１の導電膜４０５ａにアルミニウム膜、第２の導電膜４０５ｂにチタン膜を用いている場合、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて第２の導電膜４０５ｂをウェットエッチングした後、燐酸を含む溶液を用いて、第１の導電膜４０５ａをウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、第１の導電膜４０５ａと第２の導電膜４０５ｂをドライエッチングしても良い。
【０１４２】
次いで、図８（Ｃ）に示すように、ゲート絶縁膜４０２、ソース電極４０６、ドレイン電極４０７上に島状の酸化物半導体膜４０３を形成する。島状の酸化物半導体膜４０３の材料、膜厚及び構造と、作製方法については、実施の形態１に示した酸化物半導体膜１０３についての記載を参照すれば良い。
【０１４３】
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、島状の酸化物半導体膜４０３に加熱処理を施す。酸化物半導体膜４０３への加熱処理については、実施の形態１において示した、酸化物半導体膜１０３への加熱処理についての説明を参照すれば良い。酸化物半導体膜４０３を上記雰囲気下で加熱処理することで、図８（Ｄ）に示すように、酸化物半導体膜４０３に含まれる水分、水素が脱離した島状の酸化物半導体膜４０４が形成される。島状の酸化物半導体膜４０４は、上記加熱処理によって水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１４４】
本発明の一態様では、第２の導電膜４０５ｂとして電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いているので、酸化物半導体膜４０４内、ゲート絶縁膜４０２内、或いは、酸化物半導体膜４０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第２の導電膜４０５ｂにゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜４０４を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１４５】
なお、本実施の形態のようにボトムゲート型のトランジスタの場合、第２の導電膜４０５ｂのみならず、第１の導電膜４０５ａも酸化物半導体膜４０４に接している。よって、第１の導電膜４０５ａに、電気陰性度の低い金属を用いることで、酸化物半導体膜４０４内、ゲート絶縁膜４０２内、或いは、酸化物半導体膜４０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第１の導電膜４０５ａにゲッタリングされるようにしても良い。
【０１４６】
次いで、図８（Ｅ）に示すように、ソース電極４０６、ドレイン電極４０７を形成した後は、酸化物半導体膜４０４、ソース電極４０６、ドレイン電極４０７を覆うように絶縁膜４０９を形成する。絶縁膜４０９に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載した絶縁膜１０９と同じとする。本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜４０９を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０１４７】
絶縁膜４０９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれば良い。
【０１４８】
図９に、図８（Ｅ）に示す半導体装置の上面図を示す。図８（Ｅ）は、図９の破線Ｂ１−Ｂ２における断面図に相当する。
【０１４９】
上記作製方法に従って形成された薄膜トランジスタ４１０は、ゲート電極４０１と、ゲート電極４０１上のゲート絶縁膜４０２と、ゲート絶縁膜４０２上のソース電極４０６及びドレイン電極４０７と、ゲート絶縁膜４０２、ソース電極４０６及びドレイン電極４０７上の酸化物半導体膜４０４と、酸化物半導体膜４０４、ソース電極４０６及びドレイン電極４０７上の絶縁膜４０９とを有する。
【０１５０】
次いで、絶縁膜４０９上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜４０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電極に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバックゲート電極１１１と同様であるので、ここでは説明を省略する。
【０１５１】
バックゲート電極を形成した場合、バックゲート電極を覆うように絶縁膜を形成する。上記絶縁膜に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【０１５２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１５３】
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体表示装置の作製方法について、図１０乃至図１５を用いて説明する。
【０１５４】
なお、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。
【０１５５】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
【０１５６】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【０１５７】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
【０１５８】
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
【０１５９】
図１０（Ａ）において、透光性を有する基板８００には、フュージョン法やフロート法で作製されるガラス基板の他、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐熱温度が一般的に低い傾向にあるが、後の作製工程における処理温度に耐え得るのであれば、基板８００として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１６０】
なお、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【０１６１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【０１６２】
次いで、導電膜を基板８００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極８０１を含むゲート配線、容量配線８２２、及び第１の端子８２１）を形成する。このとき少なくともゲート電極８０１の端部にテーパー形状が形成されるようにエッチングする。
【０１６３】
上記導電膜の材料として、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。
【０１６４】
例えば、二層の積層構造を有する導電膜として、アルミニウム上にモリブデンが積層された二層の積層構造、または銅層上にモリブデンを積層した二層構造、または銅上に窒化チタン若しくは窒化タンタルを積層した二層構造、窒化チタンとモリブデンとを積層した二層構造とすることが好ましい。３層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、アルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングステン、窒化タングステン、窒化チタンまたはチタンを上下層として積層した構造とすることが好ましい。
【０１６５】
また、一部の電極や配線に透光性を有する酸化物導電膜を用いて開口率を向上させることもできる。例えば、酸化物導電膜には酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等を用いることができる。
【０１６６】
ゲート電極８０１、容量配線８２２及び第１の端子８２１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１００ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極８０１、容量配線８２２及び第１の端子８２１を形成する。
【０１６７】
なお、下地膜となる絶縁膜を基板８００と、ゲート電極８０１、容量配線８２２及び第１の端子８２１の間に設けても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることで、水分、または水素などの雰囲気中の不純物、或いは基板８００内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
【０１６８】
次いで、図１０（Ｂ）に示すように、ゲート電極８０１、容量配線８２２、第１の端子８２１上にゲート絶縁膜８０２を形成する。ゲート絶縁膜８０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウムまたは酸化タンタルを単層で又は積層させて形成することができる。ゲート絶縁膜８０２は、水分や、水素などの不純物を極力含まないことが望ましい。バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜８０２を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性を有する絶縁膜を用いることで、水分、または水素などの雰囲気中不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜８０２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【０１６９】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜８０２を形成する。
【０１７０】
次に、ゲート絶縁膜８０２上に、酸化物半導体膜を形成した後、エッチング等により所望の形状に上記酸化物半導体膜を加工することで、島状の酸化物半導体膜８０３を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
【０１７１】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜８０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１７２】
酸化物半導体膜には、上述したような酸化物半導体を用いることができる。
【０１７３】
酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜１００ｎｍとする。本実施の形態では、ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用い、スパッタ装置により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【０１７４】
なお、プラズマ処理後、大気に曝すことなく酸化物半導体膜を形成することで、ゲート絶縁膜８０２と酸化物半導体膜の界面にゴミや水分が付着するのを防ぐことが出来る。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【０１７５】
また、酸化物半導体ターゲットの相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高い薄膜トランジスタを得ることができる。
【０１７６】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１７７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１７８】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１７９】
また、スパッタ法による成膜中に光やヒータによって基板を４００℃以上７００以下に加熱してもよい。成膜中に加熱することで、成膜と同時にスパッタによる損傷を修復させる。
【０１８０】
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い。プレヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【０１８１】
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内を、クライオポンプを用いて中に残存している水分などを除去することが好ましい。
【０１８２】
第２のフォトリソグラフィ工程において、例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、酸化物半導体膜を所望の形状に加工して、島状の酸化物半導体膜８０３を形成することができる。島状の酸化物半導体膜８０３は、ゲート電極８０１と重なるように形成する。また、酸化物半導体膜のエッチングには、クエン酸やシュウ酸などの有機酸をエッチング液として用いることができる。本実施の形態では、ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して島状の酸化物半導体膜８０３を形成する。また、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１８３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１８４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１８５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１８６】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１８７】
所望の形状に加工できるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１８８】
次に、図１０（Ｃ）に示すように、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化物半導体膜８０３に加熱処理を施しても良い。酸化物半導体膜８０３に加熱処理を施すことで、酸化物半導体膜８０４が形成される。具体的には、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。なお、上記加熱処理は、島状の酸化物半導体膜８０３形成後のタイミングに限らず、エッチングを行う前の酸化物半導体膜に対して行っても良い。また、上記加熱処理を、島状の酸化物半導体膜８０３形成後に複数回行っても良い。
【０１８９】
本実施の形態では、窒素雰囲気下において、６００℃、基板温度が上記設定温度に達した状態で６分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【０１９０】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９１】
なお、図１０（Ｃ）の破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断面図は、図１３に示す平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２における断面図に相当する。
【０１９２】
次に、図１１（Ａ）に示すように、酸化物半導体膜８０４上に、ソース電極またはドレイン電極として用いる導電膜８０６を、スパッタ法や真空蒸着法で形成する。本実施の形態では、電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いた第１の導電膜８０６ａ上に、第２の導電膜８０６ｂが積層された、導電膜８０６を用いる。
【０１９３】
電気陰性度が低い金属として、チタン、マグネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる。上記金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、第１の導電膜８０６ａとして用いることができる。また、上記材料に、タンタル、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、または上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせても良い。
【０１９４】
第１の導電膜８０６ａの膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとするのが望ましい。また、第２の導電膜８０６ｂの膜厚は、１００ｎｍ〜３００ｎｍ、好ましくは１５０ｎｍ〜２５０ｎｍとするのが望ましい。本実施の形態では、第１の導電膜８０６ａとして、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、第２の導電膜８０６ｂとして、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【０１９５】
本発明の一態様では、第１の導電膜８０６ａとして電気陰性度が低い金属、上記金属を用いた混合物、金属化合物または合金を用いているので、酸化物半導体膜８０４内、ゲート絶縁膜８０２内、或いは、酸化物半導体膜８０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第１の導電膜８０６ａにゲッタリングされる。そのため、水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜８０４を得ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１９６】
なお、上記構成に加えて、第２の導電膜８０６ｂが露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行い、ゲッタリングを促進させるようにしても良い。ゲッタリングを促進させるための加熱処理の温度範囲は、実施の形態１と同様に、１００℃以上３５０℃以下、好ましくは２２０℃以上２８０℃以下とするのが望ましい。上記加熱処理を行うことで、酸化物半導体膜８０４内、ゲート絶縁膜８０２内、或いは、酸化物半導体膜８０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、第１の導電膜８０６ａに、よりゲッタリングされやすくすることができる。
【０１９７】
次いで、図１１（Ｂ）に示すように、第３のフォトリソグラフィ工程を行い、エッチング等により第１の導電膜８０６ａ及び第２の導電膜８０６ｂを所望の形状に加工（パターニング）することで、ソース電極８０７、ドレイン電極８０８を形成する。例えば、第１の導電膜８０６ａにチタン膜、第２の導電膜８０６ｂにアルミニウム膜を用いている場合、燐酸を含む溶液を用いて第２の導電膜８０６ｂをウェットエッチングした後、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、第１の導電膜８０６ａをウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、第１の導電膜８０６ａと第２の導電膜８０６ｂをドライエッチングしても良い。
【０１９８】
上記パターニングによりソース電極８０７とドレイン電極８０８を形成する際に、島状の酸化物半導体膜８０４の露出した部分が一部エッチングされる場合がある。本実施の形態では、溝部（凹部）を有する島状の酸化物半導体膜８０５が形成される場合を例示している。
【０１９９】
また、この第３のフォトリソグラフィ工程において、ソース電極８０７又はドレイン電極８０８と同じ材料である第２の端子８２０を端子部に残す。なお、第２の端子８２０はソース配線（ソース電極８０７又はドレイン電極８０８を含むソース配線）と電気的に接続されている。
【０２００】
また、多階調マスクにより形成した複数（例えば二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
【０２０１】
なお、図１１（Ｂ）の破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断面図は、図１４に示す平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２における断面図に相当する。
【０２０２】
なお、本実施の形態では、実施の形態１に示した構造を有するトランジスタを例に挙げて作製方法を説明しているが、実施の形態２または実施の形態３に示すトランジスタを用いていても良い。
【０２０３】
図１２（Ａ）に示すように、ソース電極８０７、ドレイン電極８０８を形成した後は、ソース電極８０７、ドレイン電極８０８及び酸化物半導体膜８０５を覆うように絶縁膜８０９を形成する。絶縁膜８０９は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。上記絶縁膜８０９には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜８０５に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極８０７、ドレイン電極８０８及び酸化物半導体膜８０５と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、酸化物半導体膜８０５内、ゲート絶縁膜８０２内、或いは、酸化物半導体膜８０５と他の絶縁膜の界面とその近傍に、水分、または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜８０５に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜８０５に接するのを防ぐことができる。
【０２０４】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜８０９を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２０５】
ソース電極８０７又はドレイン電極８０８の間に設けられた酸化物半導体膜８０５の露出領域と、絶縁膜８０９を構成する酸化珪素とが接して設けられることによって、酸化物半導体膜８０５に酸素が供給されるため、絶縁膜８０９と接する酸化物半導体膜８０５の領域が高抵抗化し、高抵抗化したチャネル形成領域を有する酸化物半導体膜８０５を形成することができる。
【０２０６】
次いで、絶縁膜８０９を形成した後、加熱処理を行ってもよい。加熱処理は大気雰囲気下、又は不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。または、先の加熱処理と同様に高温短時間のＲＴＡ処理を行っても良い。該加熱処理を行うと、酸化物半導体膜８０５が絶縁膜８０９を構成する酸化珪素に接した状態で加熱されることになり、酸素の供給により、さらに酸化物半導体膜８０５を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理は、絶縁膜８０９の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【０２０７】
以上の工程で薄膜トランジスタ８１３が作製できる。
【０２０８】
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、絶縁膜８０９及びゲート絶縁膜８０２のエッチングによりコンタクトホールを形成し、ドレイン電極８０８の一部、第１の端子８２１の一部、第２の端子８２０の一部を露出させる。次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるための加熱処理を行う場合、酸化物半導体膜８０５を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
【０２０９】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してドレイン電極８０８に接続された画素電極８１４と、第１の端子８２１に接続された透明導電膜８１５と、第２の端子８２０に接続された透明導電膜８１６とを形成する。
【０２１０】
透明導電膜８１５、透明導電膜８１６はＦＰＣとの接続に用いられる電極または配線となる。第１の端子８２１上に形成された透明導電膜８１５は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子８２０上に形成された透明導電膜８１６は、ソース配線の入力端子として機能する接続用の端子電極である。
【０２１１】
この第６のフォトリソグラフィ工程において、ゲート絶縁膜８０２及び絶縁膜８０９を誘電体として、容量配線８２２と画素電極８１４とで保持容量８１９が形成される。
【０２１２】
レジストマスクを除去した段階での断面図を図１２（Ｂ）に示す。なお、図１２（Ｂ）の破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断面図は、図１５に示す平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２における断面図に相当する。
【０２１３】
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトムゲート型の逆スタガ構造の薄膜トランジスタである薄膜トランジスタ８１３を有する画素薄膜トランジスタ部、保持容量８１９を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０２１４】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。
【０２１５】
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と絶縁膜及びゲート絶縁膜を介して重ねて保持容量を形成してもよい。
【０２１６】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０２１７】
発光表示装置を作製する場合は、各有機発光素子の間に有機樹脂膜を用いた隔壁を設ける場合がある。その場合には、有機樹脂膜を加熱処理するため、酸化物半導体膜８０５を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
【０２１８】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、加熱処理による水分、水素などの不純物の低減によって酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体表示装置を作製することができる。
【０２１９】
チャネル形成領域の半導体膜は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体表示装置とすることが可能となる。
【０２２０】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２２１】
（実施の形態５）
本実施の形態では、本発明の作製方法を用いて形成される半導体表示装置の一つである、電子ペーパー或いはデジタルペーパーと呼ばれる半導体表示装置の構成について説明する。
【０２２２】
電子ペーパーは、電圧の印加により階調を制御することができ、なおかつメモリ性を有する表示素子を用いる。具体的に、電子ペーパーに用いられる表示素子には、非水系電気泳動型の表示素子、２つの電極間の高分子材料中に液晶のドロップレットを分散させたＰＤＬＣ（ｐｏｌｙｍｅｒ  ｄｉｓｐｅｒｓｅｄ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）方式の表示素子、２つの電極間にカイラルネマチック液晶またはコレステリック液晶を有する表示素子、２つの電極間に帯電した微粒子を有し、該微粒子を電界により粉体中で移動させる粉体移動方式の表示素子などを用いることができる。また非水系電気泳動型の表示素子には、２つの電極間に帯電した微粒子を分散させた分散液を挟み込んだ表示素子、帯電した微粒子を分散させた分散液を、絶縁膜を間に挟んだ２つの電極上に有する表示素子、それぞれ異なる電荷に帯電する二色の半球を有するツイスティングボールを、２つの電極間において溶媒中に分散させた表示素子、溶液中に帯電した微粒子が複数分散されているマイクロカプセルを２つの電極間に有する表示素子などが含まれる。
【０２２３】
図１６（Ａ）に、電子ペーパーの画素部７００と、信号線駆動回路７０１と、走査線駆動回路７０２の上面図を示す。
【０２２４】
画素部７００は複数の画素７０３を有している。また、信号線駆動回路７０１から複数の信号線７０７が、画素部７００内まで引き回されている。走査線駆動回路７０２から複数の走査線７０８が、画素部７００内まで引き回されている。
【０２２５】
各画素７０３はトランジスタ７０４と、表示素子７０５と、保持容量７０６とを有している。トランジスタ７０４のゲート電極は、走査線７０８の一つに接続されている。またトランジスタ７０４のソース電極とドレイン電極は、一方が信号線７０７の一つに、他方が表示素子７０５の画素電極に接続されている。
【０２２６】
なお図１６（Ａ）では、表示素子７０５の画素電極と対向電極の間に印加された電圧を保持するために、表示素子７０５と並列に保持容量７０６が接続されているが、表示素子７０５のメモリ性の高さが表示を維持するのに十分な程度に高いのであれば、保持容量７０６を必ずしも設ける必要はない。
【０２２７】
なお、図１６（Ａ）では、各画素にスイッチング素子として機能するトランジスタを一つ設けたアクティブマトリクス型の画素部の構成について説明したが、本発明の一態様に係る電子ペーパーは、この構成に限定されない。画素に設けるトランジスタの数は複数であっても良いし、トランジスタ以外に容量、抵抗、コイルなどの素子が接続されていても良い。
【０２２８】
図１６（Ｂ）に、マイクロカプセルを有する電気泳動型の電子ペーパーを例に挙げ、各画素７０３に設けられた表示素子７０５の断面図を示す。
【０２２９】
表示素子７０５は、画素電極７１０と、対向電極７１１と、画素電極７１０及び対向電極７１１によって電圧が印加されるマイクロカプセル７１２とを有する。トランジスタ７０４のソース電極またはドレイン電極７１３の一方は、画素電極７１０に接続されている。
【０２３０】
マイクロカプセル７１２内には、酸化チタンなどのプラスに帯電した白色顔料と、カーボンブラックなどのマイナスに帯電した黒色顔料とが、オイルなどの分散媒と共に封入されている。画素電極７１０に印加されるビデオ信号の電圧に従って、画素電極と対向電極の間に電圧を印加し、正の電極側に黒色顔料を、負の電極側に白色顔料を引き寄せることで、階調の表示を行うことができる。
【０２３１】
また、図１６（Ｂ）では、マイクロカプセル７１２が、画素電極７１０と対向電極７１１の間において透光性を有する樹脂７１４により固定されている。しかし、本発明はこの構成に限定されず、マイクロカプセル７１２、画素電極７１０、対向電極７１１によって形成される空間には、空気、不活性ガスなどの気体が充填されていても良い。ただし、この場合、マイクロカプセル７１２は、接着剤などにより画素電極７１０と対向電極７１１の両方、或いはいずれか一方に、固定しておくことが望ましい。
【０２３２】
また、表示素子７０５が有するマイクロカプセル７１２の数は、図１６（Ｂ）に示すように複数であるとは限らない。１つの表示素子７０５が複数のマイクロカプセル７１２を有していても良いし、複数の表示素子７０５が１つのマイクロカプセル７１２を有していても良い。例えば２つの表示素子７０５が１つのマイクロカプセル７１２を共有し、一方の表示素子７０５が有する画素電極７１０にプラスの電圧が、他方の表示素子７０５が有する画素電極７１０にマイナスの電圧が印加されていたとする。この場合、プラスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では黒色顔料が画素電極７１０側に引き寄せられ、白色顔料が対向電極７１１側に引き寄せられる。逆に、マイナスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では白色顔料が画素電極７１０側に引き寄せられ、黒色顔料が対向電極７１１側に引き寄せられる。
【０２３３】
次に、電子ペーパーの具体的な駆動方法について、上述した電気泳動型の電子ペーパーを例に挙げて説明する。
【０２３４】
電子ペーパーの動作は、初期化期間と、書込期間と、保持期間とに分けて説明することが出来る。
【０２３５】
表示する画像を切り替える前に、まず初期化期間において画素部内の各画素の階調を一旦統一することで、表示素子を初期化する。表示素子を初期化することで、残像が残るのを防ぐことが出来る。具体的に、電気泳動型では、各画素の表示が白または黒となるように、表示素子７０５が有するマイクロカプセル７１２によって表示される階調を調整する。
【０２３６】
本実施の形態では、黒を表示するような初期化用ビデオ信号を画素に入力した後、白を表示するような初期化用ビデオ信号を画素に入力する場合の、初期化の動作について説明する。例えば、画像の表示を対向電極７１１側に向かって行う電気泳動型の電子ペーパーの場合、まず、マイクロカプセル７１２内の黒色顔料が対向電極７１１側に、白色顔料が画素電極７１０側に向くように、表示素子７０５に電圧を印加する。次いで、マイクロカプセル７１２内の白色顔料が対向電極７１１側に、黒色顔料が画素電極７１０側に向くように、表示素子７０５に電圧を印加する。
【０２３７】
また、画素への初期化用ビデオ信号の入力が１回のみだと、初期化期間の前に表示されていた階調によっては、マイクロカプセル７１２内の白色顔料と黒色顔料の移動が中途半端に終わってしまい、初期化期間が終了した後においても画素間において表示される階調に差が生じてしまう可能性もある。そのため、共通電圧Ｖｃｏｍに対してマイナスの電圧−Ｖｐを、複数回、画素電極７１０に印加することで黒を表示し、共通電圧Ｖｃｏｍに対してプラスの電圧Ｖｐを、複数回、画素電極７１０に印加することで白を表示することが望ましい。
【０２３８】
なお、初期化期間前に各画素の表示素子によって表示されていた階調が異なると、初期化用ビデオ信号を入力する必要最低限の回数も異なってくる。よって、初期化期間前に表示されていた階調に合わせて、画素間で、初期化用ビデオ信号を入力する回数を変えるようにしても良い。この場合、初期化用ビデオ信号を入力する必要がなくなった画素には、共通電圧Ｖｃｏｍを入力しておくと良い。
【０２３９】
なお、画素電極７１０に初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを複数回印加するためには、選択信号のパルスが各走査線に与えられている期間において、当該走査線を有するラインの画素に、初期化用ビデオ信号を入力するという一連の動作を、複数回行う。初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを画素電極７１０に複数回印加することで、マイクロカプセル７１２内における白色顔料と黒色顔料の移動を収束させて画素間に階調の差が生じるのを防ぎ、画素部の画素を初期化することができる。
【０２４０】
なお、初期化期間では、各画素において黒を表示した後に白を表示するのではなく、白を表示した後に黒を表示するようにしても良い。或いは、初期化期間では、各画素において白を表示した後に黒を表示し、更にその後、白を表示しするようにしても良い。
【０２４１】
また、初期化期間の開始されるタイミングは、画素部内の全ての画素において同じである必要はない。例えば、画素ごと、或いは同じラインに属する画素ごと、といったように、初期化期間の開始されるタイミングを異ならせるようにしても良い。
【０２４２】
次に、書込期間では、画素に画像情報を有するビデオ信号を入力する。
【０２４３】
画素部全体で画像の表示を行う場合は、１フレーム期間において、全ての走査線に順に電圧のパルスがシフトしている選択信号が入力される。そして、選択信号にパルスが出現している１ライン期間内において、全ての信号線に画像情報を有するビデオ信号が入力される。
【０２４４】
画素電極７１０に印加されるビデオ信号の電圧に従って、マイクロカプセル７１２内の白色顔料と黒色顔料が画素電極７１０側または対向電極７１１側に移動することで、表示素子７０５は階調を表示する。
【０２４５】
なお、書込期間でも、初期化期間と同様に、画素電極７１０にビデオ信号の電圧を複数回印加することが望ましい。よって、選択信号のパルスが各走査線に与えられている期間において、当該走査線を有するラインの画素にビデオ信号を入力するという一連の動作を、複数回行う。
【０２４６】
次に、保持期間では、全ての画素に信号線を介して共通電圧Ｖｃｏｍを入力した後、走査線への選択信号の入力または信号線へのビデオ信号の入力は行わない。よって、表示素子７０５が有するマイクロカプセル７１２内の白色顔料と黒色顔料は、画素電極７１０と対向電極７１１の間にプラスまたはマイナスの電圧が印加されない限りその配置は保持されるので、表示素子７０５の表示する階調は保たれる。よって、書込期間において書き込まれた画像は、保持期間においても表示が維持される。
【０２４７】
なお、電子ペーパーに用いられる表示素子は、階調を変化させるのに必要な電圧が、液晶表示装置に用いられる液晶素子や、発光装置に用いられる有機発光素子などの発光素子に比べて高い傾向にある。そのため、スイッチング素子として用いられる画素のトランジスタ７０４は、書込期間において、そのソース電極とドレイン電極間の電位差が大きくなるため、オフ電流が高くなり、そのために画素電極７１０の電位が変動して表示に乱れが生じやすい。しかし、上述したように、本発明の一態様では、酸化物半導体膜をトランジスタ７０４の活性層に用いている。よって、トランジスタ７０４は、ゲート電極とソース電極間の電圧がほぼ０の状態におけるオフ電流、すなわちリーク電流が著しく低い。そのため、書込期間において、トランジスタ７０４のソース電極とドレイン電極間の電位差が大きくなっても、オフ電流を抑え、画素電極７１０の電位の変動に起因する表示の乱れが発生するのを防ぐことができる。また、スイッチング素子として用いられる画素のトランジスタ７０４は、書込期間において、そのソース電極とドレイン電極間の電位差が大きくなるため、劣化しやすい。しかし、本発明の一態様では、トランジスタ７０４の経時劣化による閾値電圧のばらつきを小さく抑えることができるので、電子ペーパーの信頼性を高めることができる。
【０２４８】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２４９】
（実施の形態６）
アクティブマトリクス型の半導体表示装置のブロック図の一例を図１７（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０２５０】
図１７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と共に一つの基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンを図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができる。よって、駆動回路と画素部の接続不良に起因する歩留まり低下を防ぎ、接続箇所における機械的強度の低さにより信頼性が低下するのを防ぐことができる。
【０２５１】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０２５２】
図１７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を、画素部５３０１と共に一つの基板５３００上に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板上に形成する構成について示している。また、信号線駆動回路５３０４のうち、サンプリング回路に用いられているアナログスイッチなどの駆動周波数の低い回路を、部分的に、画素部５３０１と共に一つの基板５３００上に形成することも可能である。このように、部分的にシステムオンパネルを採用することで、上述した接続不良に起因する歩留まり低下、接続箇所における機械的強度の低さなどを回避する、組立工程や検査工程の削減によるコストダウン、といったシステムオンパネルのメリットをある程度享受できる。さらに、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３及び信号線駆動回路５３０４を全て一基板上に形成するシステムオンパネルに比べて、駆動周波数が高い回路の性能をより高めることができ、なおかつ、単結晶半導体を用いた場合は実現することが難しい、面積の広い画素部を形成することができる。
【０２５３】
次に、ｎチャネル型トランジスタを用いた信号線駆動回路の構成について説明する。
【０２５４】
図１８（Ａ）に示す信号線駆動回路は、シフトレジスタ５６０１、及びサンプリング回路５６０２を有する。サンプリング回路５６０２は、複数のスイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、複数のｎチャネル型トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）を有する。
【０２５５】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例に挙げて説明する。なお、トランジスタが有するソース電極とドレイン電極のうち、いずれか一方を第１端子、他方を第２端子として、以下、記述する。
【０２５６】
トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続されている。配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号が入力される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続されている。トランジスタ５６０３＿１〜５６０３＿ｋのゲート電極は、シフトレジスタ５６０１と接続される。
【０２５７】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎの順番に高いレベルの電圧（Ｈレベル）を有するタイミング信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０２５８】
スイッチング回路５６０２＿１は、トランジスタ５６０３＿１〜５６０３＿ｋのスイッチングにより、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
【０２５９】
次に、図１８（Ａ）の信号線駆動回路の動作について、図１８（Ｂ）のタイミングチャートを参照して説明する。図１８（Ｂ）には、シフトレジスタ５６０１から配線５６０５＿１〜５６０５＿Ｎにそれぞれ入力されるタイミング信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎと、配線５６０４＿１〜５６０４＿ｋにそれぞれ入力されるビデオ信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋのタイミングチャートを一例として示す。
【０２６０】
なお、信号線駆動回路の１動作期間は、表示装置における１ライン期間に相当する。図１８（Ｂ）では、１ライン期間を期間Ｔ１〜期間ＴＮに分割する場合を例示している。期間Ｔ１〜ＴＮは、各々、選択された行に属する一画素に、ビデオ信号を書き込むための期間である。
【０２６１】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルのタイミング信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１に出力する。すると、スイッチング回路５６０２＿１が有するトランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号が書き込まれる。
【０２６２】
以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号の数、又は配線の数を減らすことができる。よって、コントローラなどの外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０２６３】
次に、信号線駆動回路または走査線駆動回路に用いるシフトレジスタの一形態について図１９及び図２０を用いて説明する。
【０２６４】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１９（Ａ）参照）。第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿ｎ−１からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、及び別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１９（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
【０２６５】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（低いレベルの電圧）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。
【０２６６】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１９（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０２６７】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１９（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０２６８】
次に、パルス出力回路の具体的な回路構成の一例を、図２０（Ａ）に示す。
【０２６９】
各パルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している（図２０（Ａ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図２０（Ａ）の各電源線の電源電位の高さの関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の第１の高電源電位ＶＤＤを、電源線５２の第２の高電源電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値電圧のシフトを低減し、劣化を抑制することができる。
【０２７０】
図２０（Ａ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。
【０２７１】
図２０（Ａ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図２０（Ａ）参照）。
【０２７２】
図２０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて、図２０（Ｂ）に示す。
【０２７３】
なお、図２０（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０２７４】
ゲート電極に第２の高電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソース電極の電位が上昇していき、第１の電源電位ＶＤＤより高くなる。そして、第１のトランジスタ３１のソース電極が第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲート電極とソース電極の間、ゲート電極とドレイン電極の間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０２７５】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲート電極との間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減できるという利点がある。
【０２７６】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の活性層として、酸化物半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることができ、さらに劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２７７】
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極に第２の入力端子からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、ノイズを低減することが出来るためである。
【０２７８】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０２７９】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２８０】
（実施の形態７）
本発明の一態様に係る液晶表示装置は、オフ電流が低く、なおかつ信頼性の高い薄膜トランジスタを用いているため、視認性が高く、信頼性も高い。本実施の形態では、本発明の一態様に係る液晶表示装置の構成について説明する。
【０２８１】
図２１に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図２１に示す薄膜トランジスタ１４０１は、絶縁表面上に形成されたゲート電極１４０２と、ゲート電極上のゲート絶縁膜１４０３と、ゲート絶縁膜１４０３上においてゲート電極１４０２と重なっている酸化物半導体膜１４０４と、酸化物半導体膜１４０４上に順に積層するように形成され、ソース電極またはドレイン電極として機能する一対の導電膜１４０６ａ及び導電膜１４０６ｂとを有する。さらに、薄膜トランジスタ１４０１は、酸化物半導体膜１４０４上に形成された絶縁膜１４０７を、その構成要素に含めても良い。絶縁膜１４０７は、ゲート電極１４０２と、ゲート絶縁膜１４０３と、酸化物半導体膜１４０４と、導電膜１４０６ａ及び導電膜１４０６ｂとを覆うように形成されている。
【０２８２】
なお、本実施の形態では、実施の形態１に示す作製方法に従って形成されたソース電極とドレイン電極を例に挙げているが、実施の形態２乃至実施の形態４に示す作製方法に従って形成されたソース電極とドレイン電極を用いていても良い。
【０２８３】
絶縁膜１４０７上には絶縁膜１４０８が形成されている。絶縁膜１４０７、絶縁膜１４０８の一部には開口部が設けられており、該開口部において導電膜１４０６ｂの一つと接するように、画素電極１４１０が形成されている。
【０２８４】
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形成することが可能であるが、フィラーを絶縁膜１４０８上に分散させることでセルギャップを制御するようにしても良い。
【０２８５】
そして、画素電極１４１０上には、配向膜１４１１が形成されている。また画素電極１４１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画素電極１４１０に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜１４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜１４１１、配向膜１４１４を直接形成することも可能である。
【０２８６】
そして、画素電極１４１０と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シール材１４１６にはフィラーが混入されていても良い。
【０２８７】
また、画素電極１４１０と、対向電極１４１３と、液晶１４１５とで形成される液晶素子は、特定の波長領域の光を通すことができるカラーフィルタと重なっていても良い。カラーフィルタは、対向電極１４１３が形成されている基板（対向基板）１４２０上に形成すれば良い。カラーフィルタは、顔料を分散させたアクリル系樹脂などの有機樹脂を基板１４２０上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を基板１４２０上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタを形成することもできる。
【０２８８】
また、画素間における液晶１４１５の配向の乱れに起因するディスクリネーションが視認されるのを防ぐために、画素間に、光を遮蔽することが出来る遮蔽膜を形成しても良い。遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
【０２８９】
画素電極１４１０と対向電極１４１３は、例えば酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。なお、本実施の形態では、画素電極１４１０及び対向電極１４１３に光を透過する導電膜を用い、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一態様に係る液晶表示装置は、半透過型または反射型であっても良い。
【０２９０】
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉｃａｌｌｙ  ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明の薄膜トランジスタを用いることができる。
【０２９１】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶１４１５に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２９２】
図２２は、本発明の液晶表示装置の構造を示す斜視図の一例である。図２２に示す液晶表示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
【０２９３】
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、均一に液晶パネル１６０１に照射される。
【０２９４】
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０２９５】
またプリズムシート１６０３は、図２２に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
【０２９６】
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして図２２では、回路基板１６０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ  ＯＮ  Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ  ＯＮ  Ｆｉｌｍ）法を用いて接続されていても良い。
【０２９７】
図２２では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
【０２９８】
なお、図２２は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下に配置される直下型であっても良い。
【０２９９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【０３００】
（実施の形態８）
本実施の形態では、本発明の一態様に係る薄膜トランジスタを画素に用いた、発光装置の構成について説明する。本実施の形態では、発光素子を駆動させるためのトランジスタがｎ型の場合における、画素の断面構造について、図２３を用いて説明する。なお図２３では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
【０３０１】
図２３（Ａ）に、トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開口部において第１の電極６０３４が一部露出しており、該開口部において第１の電極６０３４、電界発光層６０３５、第２の電極６０３６が順に積層されている。
【０３０２】
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
【０３０３】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
【０３０４】
電界発光層６０３５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【０３０５】
図２３（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
【０３０６】
次に図２３（Ｂ）に、トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開口部において第１の電極６０４４が一部露出しており、該開口部において第１の電極６０４４、電界発光層６０４５、第２の電極６０４６が順に積層されている。
【０３０７】
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を用いることも可能である。
【０３０８】
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
【０３０９】
電界発光層６０４５は、図２３（Ａ）の電界発光層６０３５と同様に形成することができる。
【０３１０】
図２３（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
【０３１１】
次に図２３（Ｃ）に、トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において第１の電極６０５４が一部露出しており、該開口部において第１の電極６０５４、電界発光層６０５５、第２の電極６０５６が順に積層されている。
【０３１２】
第１の電極６０５４は、図２３（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図２３（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図２３（Ａ）の電界発光層６０３５と同様に形成することができる。
【０３１３】
図２３（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
【０３１４】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが出来る。
【実施例１】
【０３１５】
本発明の一態様に係る半導体装置を用いることで、信頼性が高い電子機器、消費電力の低い電子機器を提供することが可能である。また、本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い電子機器、視認性が高い電子機器、消費電力の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置または半導体表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。また、オフ電流が低いトランジスタを用いることで、オフ電流の高さをカバーするための冗長な回路設計が不要となるため、半導体装置に用いられている集積回路の集積度を高めることができ、半導体装置を高機能化させることが出来る。
【０３１６】
また、本発明の半導体装置では、作製工程における加熱処理の温度を抑えることができるので、ガラスよりも耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からなる基板上においても、特性が優れており、信頼性が高い薄膜トランジスタを作製することが可能である。従って、本発明の一態様に係る作製方法を用いることで、信頼性が高く、軽量かつフレキシブルな半導体装置を提供することが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０３１７】
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２４に示す。
【０３１８】
図２４（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る半導体表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い電子書籍、視認性が高い表示が可能な電子書籍、消費電力の低い電子書籍を提供することができる。また、本発明の一態様に係る半導体装置は、電子書籍の駆動を制御するための集積回路に用いることができる。電子書籍の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い電子書籍、消費電力の低い電子書籍、高機能な電子書籍を提供することができる。また、可撓性を有する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０３１９】
図２４（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る半導体表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い表示装置、視認性が高い表示が可能な表示装置、消費電力の低い表示装置を提供することができる。また、本発明の一態様に係る半導体装置は、表示装置の駆動を制御するための集積回路に用いることができる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い表示装置、消費電力の低い表示装置、高機能な表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３２０】
図２４（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の一態様に係る半導体表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い表示装置、視認性が高い表示が可能な表示装置、消費電力の低い表示装置を提供することができる。また、本発明の一態様に係る半導体装置は、表示装置の駆動を制御するための集積回路に用いることができる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い表示装置、消費電力の低い表示装置、高機能な表示装置を提供することができる。また、可撓性を有する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。よって、図２４（Ｃ）に示すように、布地などに固定させて表示装置を使用することができ、表示装置の応用の幅が格段に広がる。
【０３２１】
図２４（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る半導体表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯型ゲーム機、視認性が高い表示が可能な携帯型ゲーム機、消費電力の低い携帯型ゲーム機を提供することができる。また、本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯型ゲーム機、消費電力の低い携帯型ゲーム機、高機能な携帯型ゲーム機を提供することができる。なお、図２４（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３２２】
図２４（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯電話、視認性が高い表示が可能な携帯電話、消費電力の低い携帯電話を提供することができる。また、本発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いることができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯電話、消費電力の低い携帯電話、高機能な携帯電話を提供することができる。
【０３２３】
図２４（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図２４（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る半導体表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯情報端末、視認性が高い表示が可能な携帯情報端末、消費電力の低い携帯情報端末を提供することができる。また、本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯情報端末、消費電力の低い携帯情報端末、高機能な携帯情報端末を提供することができる。
【０３２４】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３２５】
１０    パルス出力回路
１１    配線
１２    配線
１３    配線
１４    配線
１５    配線
２１    入力端子
２２    入力端子
２３    入力端子
２４    入力端子
２５    入力端子
２６    出力端子
２７    出力端子
３１    トランジスタ
３２    トランジスタ
３３    トランジスタ
３４    トランジスタ
３５    トランジスタ
３６    トランジスタ
３７    トランジスタ
３８    トランジスタ
３９    トランジスタ
４０    トランジスタ
４１    トランジスタ
４２    トランジスタ
４３    トランジスタ
５１    電源線
５２    電源線
５３    電源線
１００    基板
１０１    ゲート電極
１０２    ゲート絶縁膜
１０３    酸化物半導体膜
１０４    酸化物半導体膜
１０５ａ    導電膜
１０５ｂ    導電膜
１０５ｃ    導電膜
１０６    ソース電極
１０７    ドレイン電極
１０８    酸化物半導体膜
１０９    絶縁膜
１１０    トランジスタ
１１１    バックゲート電極
１１２    絶縁膜
３００    基板
３０１    ゲート電極
３０２    ゲート絶縁膜
３０３    酸化物半導体膜
３０４    酸化物半導体膜
３０５ａ    導電膜
３０５ｂ    導電膜
３０６    ソース電極
３０７    ドレイン電極
３０９    絶縁膜
３１０    薄膜トランジスタ
３１１    チャネル保護膜
３１２    バックゲート電極
３１３    絶縁膜
４００    基板
４０１    ゲート電極
４０２    ゲート絶縁膜
４０３    酸化物半導体膜
４０４    酸化物半導体膜
４０５ａ    導電膜
４０５ｂ    導電膜
４０６    ソース電極
４０７    ドレイン電極
４０９    絶縁膜
４１０    薄膜トランジスタ
７００    画素部
７０１    信号線駆動回路
７０２    走査線駆動回路
７０３    画素
７０４    トランジスタ
７０５    表示素子
７０６    保持容量
７０７    信号線
７０８    走査線
７１０    画素電極
７１１    対向電極
７１２    マイクロカプセル
７１３    ドレイン電極
７１４    樹脂
８００    基板
８０１    ゲート電極
８０２    ゲート絶縁膜
８０３    酸化物半導体膜
８０４    酸化物半導体膜
８０５    酸化物半導体膜
８０６    導電膜
８０６ａ    導電膜
８０６ｂ    導電膜
８０７    ソース電極
８０８    ドレイン電極
８０９    絶縁膜
８１３    薄膜トランジスタ
８１４    画素電極
８１５    透明導電膜
８１６    透明導電膜
８１９    保持容量
８２０    端子
８２１    端子
８２２    容量配線
１４０１    薄膜トランジスタ
１４０２    ゲート電極
１４０３    ゲート絶縁膜
１４０４    酸化物半導体膜
１４０６ａ    導電膜
１４０６ｂ    導電膜
１４０７    絶縁膜
１４０８    絶縁膜
１４１０    画素電極
１４１１    配向膜
１４１３    対向電極
１４１４    配向膜
１４１５    液晶
１４１６    シール材
１４１７    スペーサ
１４２０    基板
１６０１    液晶パネル
１６０２    拡散板
１６０３    プリズムシート
１６０４    拡散板
１６０５    導光板
１６０６    反射板
１６０７    光源
１６０８    回路基板
１６０９    ＦＰＣ
１６１０    ＦＰＣ
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    走査線駆動回路
５３０４    信号線駆動回路
５３０５    タイミング制御回路
５６０１    シフトレジスタ
５６０２    サンプリング回路
５６０２    スイッチング回路
５６０３    トランジスタ
５６０４    配線
５６０５    配線
６０３１    トランジスタ
６０３３    発光素子
６０３４    電極
６０３５    電界発光層
６０３６    電極
６０３７    絶縁膜
６０３８    隔壁
６０４１    トランジスタ
６０４３    発光素子
６０４４    電極
６０４５    電界発光層
６０４６    電極
６０４７    絶縁膜
６０４８    隔壁
６０５１    トランジスタ
６０５３    発光素子
６０５４    電極
６０５５    電界発光層
６０５６    電極
６０５７    絶縁膜
６０５８    隔壁
７００１    筐体
７００２    表示部
７０１１    筐体
７０１２    表示部
７０１３    支持台
７０２１    筐体
７０２２    表示部
７０３１    筐体
７０３２    筐体
７０３３    表示部
７０３４    表示部
７０３５    マイクロホン
７０３６    スピーカー
７０３７    操作キー
７０３８    スタイラス
７０４１    筐体
７０４２    表示部
７０４３    音声入力部
７０４４    音声出力部
７０４５    操作キー
７０４６    受光部
７０５１    筐体
７０５２    表示部
７０５３    操作キー
【図１】
2011124561.tif 000003
【図２】
2011124561.tif 000004
【図３】
2011124561.tif 000005
【図４】
2011124561.tif 000006
【図５】
2011124561.tif 000007
【図６】
2011124561.tif 000008
【図７】
2011124561.tif 000009
【図８】
2011124561.tif 000010
【図９】
2011124561.tif 000011
【図１０】
2011124561.tif 000012
【図１１】
2011124561.tif 000013
【図１２】
2011124561.tif 000014
【図１３】
2011124561.tif 000015
【図１４】
2011124561.tif 000016
【図１５】
2011124561.tif 000017
【図１６】
2011124561.tif 000018
【図１７】
2011124561.tif 000019
【図１８】
2011124561.tif 000020
【図１９】
2011124561.tif 000021
【図２０】
2011124561.tif 000022
【図２１】
2011124561.tif 000023
【図２２】
2011124561.tif 000024
【図２３】
2011124561.tif 000025
【図２４】
2011124561.tif 000026
【図２５】
2011124561.tif 000027
【図２６】
2011124561.tif 000028
【図２７】
2011124561.tif 000029
【図２８】
2011124561.tif 000030
【図２９】
2011124561.tif 000031
【図３０】
2011124561.tif 000032