(57)【要約】【課題】電源及びグランドの平板構造で見られる低特性インピーダンスを維持しつつ平板に置ける共振モードを防止する構造を提供する。【解決手段】絶縁物層とパターニングされた導体層とを含む積層体１０を有する多層配線基板において、前記積層体１０内に互いに平行となるように配置された電源用の第１導電路１及びグランド用の第２導電路２と、前記第１導電路１の上面及び前記第２導電路２の上面にまたぐように設けられ、前記第１及び第２導電路側から順次積層された第１絶縁膜３と、第１導電膜４又は第１半導体膜４とを有する第１積層膜と、を備える。【選択図】図２
2011187839.tif 000002
【特許請求の範囲】
【請求項１】
絶縁物層とパターニングされた導体層とを含む積層体を有する多層配線基板において、
前記積層体内に互いに平行となるように配置された電源用の第１導電路及びグランド用の第２導電路と、
前記第１導電路の上面及び前記第２導電路の上面にまたぐように設けられ、前記第１及び第２導電路側から順次積層された第１絶縁膜と、第１導電膜又は第１半導体膜とを有する第１積層膜と、を備えることを特徴とする電源及びグランド対線路を含む多層配線基板構造。
【請求項２】
前記第１積層膜上には、必要に応じて絶縁物層と信号用導体層が形成されていることを特徴とする請求項１に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項３】
前記第１導電路及び前記第２導電路は、幅ｗと高さｔの関係が、ｗ／ｔ≧２であることを特徴とする請求項１又は２のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項４】
前記第１導電路の下面及び前記第２導電路の下面に、前記第１及び第２導電路側から第２絶縁膜と第２導電膜又は第２半導体膜を順次積層した第２積層膜を備えてサンドウィッチ型とすることを特徴とする請求項１〜３のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項５】
前記第１導電路は電流の流れる方向に複数に分岐され、
前記第２導電路は元電源側が積層体内で前記第１導電路の下層に位置し、複数分岐された後、ビアホールを経由して前記第1導電路層の分岐電路と交互に配置され、
前記第１積層膜は、分岐された交互に配置された複数の第1、第2導電路の分岐導電路上の全体にまたぐように積層されることを特徴とする請求項１〜４のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項６】
前記第１絶縁膜の膜厚が３μｍ〜３０μｍであることを特徴とする請求項１〜５のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項７】
前記第１導電膜又は第１半導体膜の膜厚が２０〜１０００００ｎｍであることを特徴とする請求項１〜６のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項８】
前記第１導電膜又は第１半導体膜は、１Ω／□以上のシート抵抗を有するであることを特徴とする請求項１〜７のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項９】
前記第１導電膜又は第１半導体膜は、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Cu、Si、C、N、O、Ｓからなる群から選ばれた少なくとも一つ、又は前記群から選ばれた少なくとも２つからなる合金又は共析物を含むことを特徴とする請求項１〜８のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項１０】
前記第１導電膜又は第１半導体膜はｎｍから数千ｎｍ単位の径の粒子が重なった表面構造であることを特徴とする請求項１〜９のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【請求項１１】
前記第１導電路及び前記第２導電路の分岐構造が複数直列につながっている構造であり、その分岐点では第１又は第２導電路のどちらかがビアホールで下層又は上層で迂回する構造を有することを特徴とする請求項１〜１０のいずれか１項に記載の電源及びグランド対線路を含む多層配線基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板の電源線に適用される共振防止低インピーダンス電源線に関する技術である。
【背景技術】
【０００２】
従来の配線基板電源は多層構造のある層を占有し板状に広がった構造が大半である。
例えば、この種の基板構造としては、例えば、特許文献１に示されるように、電源パターンの多い信号層、アース層、電源層、アースパターンの多い信号層の各層が順に積層された多層構造を有し、前記アース層・電源層間の中央基板層の厚さに対してその両側層の厚さを薄く形成し、前記各信号層の電源パターンとアースパターンとが対向する面積の基板総面積に対する比率を特定割合にした、プリント配線基板が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３０７８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような配線基板では、デジタルやRF回路の高周波動作をするデバイスに供給する電源は回路動作に応じて瞬時応答が求められ、この応答に対応するため、板状に電源とグランドを配置した多層配線基板がよく用いられている。この構造の特徴はどの場所にある回路から見ても電源及びグランド対配線が低インピーダンスとなっていることで、瞬時電流を取り出すことができる。しかし、瞬時応答の電源平板の電流が慣性を持ち、瞬時遮断時に回路部分で反射して、その反射波が平板に均質に広がり、基板の端面で反射しその距離に応じた多重反射共振モードで共振して、電磁放射の原因となるばかりでなく、この電源電圧の揺らぎが自身の回路や他の隣接回路にも影響し、高速動作の大きな障害となるという問題が生じている。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、電源及びグランドの平板構造で見られる低特性インピーダンスを維持しつつ平板に置ける共振モードを防止する構造を提案するものである。
【課題を解決するための手段】
【０００６】
本発明の電源及びグランド対線路を含む多層配線基板構造は、絶縁物層とパターニングされた導体層とを含む積層体からなる多層配線基板において、前記積層体に設けられて互いに平行となるように配置された電源用の第１導電路及びグランド用の第２導電路と、前記第１導電路の上面及び前記第２導電路の上面にまたぐように設けられ、前記第１及び第２導電路側から順に積層された第１絶縁膜と、第１導電膜又は第１半導体膜とを有する第１積層膜と、を備えることを特徴とする。
【０００７】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１積層膜上には、必要に応じて絶縁物層と信号用導体層が形成されていることを特徴とする。
【０００８】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電路及び前記第２導電路において、幅ｗと高さｔの関係が、ｗ／ｔ≧２であることを特徴とする。
【０００９】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電路の下面及び前記第２導電路の下面に、前記第１及び第２導電路側から第２絶縁膜と第２導電膜又は第２半導体膜を順次積層した第２積層膜を備えてサンドウィッチ型とすることを特徴とする。
【００１０】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電路は電流の流れる方向に複数に分岐され、前記第２導電路は元電源側が積層体内で前記第１導電路の下層に位置し、複数分岐された後、ビアホールを経由して前記第1導電路層の分岐電路と交互に配置され、前記第１積層膜は、分岐された交互に配置された複数の第1、第2導電路の分岐導電路上の全体にまたぐように積層されることを特徴とする。
【００１１】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１絶縁膜の膜厚が３μｍ〜３０μｍであることを特徴とする。
【００１２】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電膜又は第１半導体膜の膜厚が２０〜１０００００ｎｍであることを特徴とする。
【００１３】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電膜又は第１半導体膜は、１Ω／□以上のシート抵抗を有するであることを特徴とする。
【００１４】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電膜又は第１半導体膜は、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Cu、Si、C、N、O、Ｓからなる群から選ばれた少なくとも一つ、又は前記群から選ばれた少なくとも２つからなる合金又は共析物を含むことを特徴とする。
【００１５】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電膜又は第１半導体膜はｎｍから数千ｎｍ単位の径の粒子が重なった表面構造であることを特徴とする。
【００１６】
本発明の電源及びグランド対線路を含む多層配線基板構造は、前記第１導電路及び前記第２導電路の分岐構造が複数直列につながっている構造であり、その分岐点では第１又は第２導電路のどちらかがビアホールで下層又は上層で迂回する構造を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、電源及びグランド対配線を構成する電源用の第１導電路及びグランド用の第２導電路の上面に、これら第１及び第２導電路側から順次、第１絶縁膜と、第１導電膜又は第１半導体膜とを有する第１積層膜をまたがって積層することにより、単位長さあたりの容量とインダクタンスが大きい伝送線路型の電源及びグランド対配線を提供することができ、特性インピーダンスが低く、電気長が長い特性を併せ持つことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例に係る多層配線基板の電源及びグランド対線路とＬＳＩパッケージなど実装が予想される部分までの配線と接続状態を示す全体平面図である。
【図２】（Ａ）は第１の実施例に対応する第１、第２導電路１，２の部分を示す部分平面図であり、（Ｂ）は図２（Ａ）にＩＩ（Ｂ）−ＩＩ（Ｂ）に沿う一点鎖線で切断した断面図である。
【図３】本発明の第２の実施例による図２（Ａ）の断面図である
【図４】実施例の一例であるＮｉ３Ｎスパッタによる半導体４と同様構造で比較した銅箔貼り付け構造のＴＤＲ測定結果を示すものであり、（Ａ）及び（Ｂ）は比較例に係る実験結果、（Ｃ）は本実施例に係る実験結果である。
【図５】図４（Ｃ）に示した半導体膜４のＴＥＭ像である。
【発明を実施するための形態】
【００１９】
[実施例]
以下、図面を参照して実施形態について説明する。
図１は第１の実施形態に係る、絶縁物層とパターニングされた導体層とを含む積層体１０からなる多層基板１１の電源及びグランド対配線を示すとともに、それにつながるＬＳＩパッケージ１３（点線で表示する）の実装を含む多層配線基板の全体像を表している。また、パターニングされた導体層はＬＳＩパッケージ１３に対して各種信号を送受信するための信号線７を含んでいる。
【００２０】
前記電源及びグランド対配線は、具体的には、第１導電路１と、第２導電路２とからなる。具体的には、図２（Ａ）で示される電源及びグランド対配線部の拡大平面図、及び図２（Ｂ）で示される図２（Ａ）の一点鎖線に沿う断面図で表されるように、第１導電路１は、元電源につながる端子１２に接続される元電源接続部１−３と、該元電源接続部１−３から延びる集合体の第１導電路１−１と、該１導電路１−１から分岐された分岐後の第１導電路１−２とから構成される。
また、第２導電路２は、グランドに接続される元グランド接続部２−３と、該元グランド接続部２−３から延びる集合体の第２導電路２−１と、該２導電路２−１から分岐された分岐後の第２導電路２−２とから構成される。
【００２１】
前記第１導電路１の集合体となっている第１導電路１−１、及び前記第２導電路２の集合体となっている第２導電路２−１は、電源及びグランドの接続部１４を介してＬＳＩパッケージ１３へつながっているが、図１、図２（Ａ）では、平面視した場合に同一箇所となり、電源配線とグランド配線とは区別されていない。
【００２２】
また、図２（Ａ）及び図２（Ｂ）に示されるように、元電源接続部１−３からのそれぞれ導電路はそのまま平面的に第１導電路１−１につながり、一方、元グランド接続部２−３からのグランドは複数のビアホール６を介して下層に接続されて、下層にある第２導電路２−１につながっている。
また、電源配線の第１導電路１−１は、同じ層で分岐後の第１導電路１−２となる。グランド配線の第２導電路２−１は、ビアホール（図示略）を介して電源配線に隣接しかつ並行に配置されている分岐後の第２導電路２−２につながっている。これら電源配線の第１導電路１−１と、グランド配線の第２導電路２−１は、図２（Ａ）で示されるように同一層内で交互に配置されている。
【００２３】
分岐後の電源及びグランド対配線となる第１導電路１−２及び第２導電路２−２は、それぞれの延長線で各必要デバイス単位に分配され、図１のように電源及びグランドの接続部１４を介してＬＳＩパッケージ１３などの電源及びグランドにつながっている。なお、この分岐電源及びグランド対配線部を構成している第１導電路１及び第２導電路２の長さはできるだけ長い方が望ましい。
【００２４】
分岐電源及びグランド対配線部となる第１導電路１及び第２導電路２の二点鎖線（図２（Ａ）参照）で示される領域の上部には、第１絶縁膜３（第１積層膜）、及び第１導電膜４又は第１半導体膜４（第１積層膜）が順次積層されている。
これら第１絶縁膜３、第１導電膜４又は第１半導体膜４は、同一層内で交互に配置された電源配線の第１導電路１−１及びグランド配線の第２導電路２−１の全体をまたぐように、これら第１導電路１−１及び第２導電路２−１の上層に配置されている。
【００２５】
なお、第１積層膜である第１絶縁膜３及び第１導電膜４の上面には、必要に応じて絶縁物層と信号用導体層を形成しても良い。
また、これら第１導電路１−１及び第２導電路２−１の上層に、これら第１導電路１−１及び第２導電路２−１をまたぐように第１絶縁膜３（第１積層膜）、及び第１導電膜４又は第１半導体膜４（第１積層膜）を配置したが、これに加えて、これら第１導電路１−１及び第２導電路２−１の下層に、同様の第２絶縁膜（第２積層膜）、第２導電膜又は第２半導体膜（第２積層膜）を積層し、これら積層膜によりサンドウィッチ型電源及びグランド対線路としても良い。
【００２６】
また、電源線である第１導電路１−１の下層には、グランド配線である第２導電路２−１が上下並行に配置されており、電源及びグランド対配線の特性インピーダンスが低く保たれている。下層の第２導電路２−１は、電源線である第１導電路１−１が分岐して第１導電路１−２になった部分で、ビアホール６を介して電源線に隣接した第２導電路２−２と同一平面となって、電源線と同じ層で引き回されている。
そして、その先ではビアホール６を介して最上層電極５に取り出され、ＬＳＩパッケージ１３に接続される。また、第１絶縁膜３は、分岐した電源線である第１導電路１−２及びグランド配線である第２導電路２−２上を覆うように被覆され、その上層に第１導電膜４又は第１半導体膜４が被覆されることにより、多層配線基板の多層基板１１の積層体１０が形成されることになる。なお、ここで第１導電膜４又は第１半導体膜４が、絶縁物層となる基材シートを除き最上層に位置することも重要な事項となる。以下、詳細に説明する。
【００２７】
第１導電膜４又は第１半導体膜４は、第１絶縁膜３（例えば、酸化膜など）上あるいは基材シート（図では符号省略）上に積層されている。基材シートは、例えばポリイミド、エポキシ樹脂などの耐熱性の有機絶縁物であるが、基材厚みは、第１導電膜４又は第１半導体膜４が支持可能な膜厚とするが、薄いほう（２００μｍ以下）が好ましい。
【００２８】
これら導電膜４又は半導体膜４は、例えばＦｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Cu、Si、C、Ｎ、Ｏ、Ｓからなる群から選ばれた少なくとも一つ、又は前記群から選ばれた少なくとも２つからなる合金又は共析物から構成される。導電膜４又は半導体膜４は、１Ω／□以上のシート抵抗を有するナノサイズの多結晶又はアモルファス薄膜、もしくは直径１００ｎｍ以上１μｍ以下のクラスタが重なった膜である。導電膜４又は半導体膜４は、ボイドを有していてもよいし有していなくてもよい。ボイドが多い場合、シート抵抗が高くなるが、問題は生じない。導電膜又は半導体膜１２は、例えばスパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法で基材シート上に形成される。導電膜４又は半導体膜４の厚さは、２０〜１０００ｎｍが好ましい。クラスタ形状を実現する好ましい方法はスパッタなどの条件で結晶成長させることで達成できる。
【００２９】
絶縁膜３は、エポキシ、ビニリデン、ポリイミド、ポリスチレンなどの有機絶縁物であるが、ほう珪酸ガラス、ソーダライムガラスなどの無機絶縁物であってもよい。絶縁膜３は、例えばスパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法で導電膜４又は半導体膜４上に形成されてもよいが、基板に接着できる手法、例えば上記材料のプライマー状態で接合加熱により一体化する方法が取れる。絶縁膜３の厚さは、３μｍ〜３０μｍが好ましい。第１導電路１と第２導電路２の電圧に対して十分な耐電圧を持つ厚みの範囲で薄いことが望ましい。
【００３０】
本実施形態において、さらに、第１絶縁膜３は、比誘電率の高い材料か、比誘電率の高い材料が基材に混合されていることを含む。
【００３１】
第１、第２導電路１，２は、例えば多層配線基板で用いられている銅から構成されている。導電路１，２の幅ｗは、例えば分岐配線を含めて１μｍ以上２０ｍｍ以下であり、導電路１，２の間隔ｄは、例えば０．５μm以上１０ｍｍ以下である。また導電路１，２の高さｔは、例えば０．５〜１０μｍである。また、幅ｗと間隔ｄの関係は、ｗ／ｄ≧１．５が望ましい、また、幅ｗと高さｔの関係は、ｗ／ｔ≧２が望ましい。
【００３２】
第１、第２導電路１，２の間の高さｔに相当する隙間には第１絶縁膜３又は基板絶縁材料で充填されている。このときの隙間に充填された絶縁物の実効的比誘電率は低いほうが望ましい。この隙間は空間であってもよい。第１導電膜４又は半導体膜４はその隙間に垂れ下がらないようにすることが望ましいが、必須事項ではない。
【００３３】
上記した構造を有する電源及びグランド対配線である第１導電路１と第２導電路２において、電位変化を与えると、導電膜４と、導電路１，２間に広がった光速で伝達する変化電磁界により、導電膜４の表面の基底電子及びホールが励起される。電磁エネルギを量子化した状態、すなわちフォトンにより電子・ホール励起が起こり、これが粗密になった波、すなわち表面プラズモンという量子化したエネルギが電磁エネルギとはなれて伝達する。すなわち、フォトン‐表面プラズモンのエネルギ交換が行われる。表面プラズモンの電波速度は弾性波に近く、光速から比べ遅いこと、フォトン‐表面プラズモンーフォトンのエネルギ交換を繰り返すことから、導電路１，２内に流れる電磁エネルギ速度が遅くなり、電気長が長くなるのと等価の働き、すなわち、線路内の電荷蓄積量が大きくなると共に電源及びグランド対線路の見かけ上の長さが長くなる。その間の伝送時間をｔｐｄすると、共振角周波数ωｒ＝４／（２πｔｐｄ）となる。電源としての多重反射が長さだけ低周波にシフトする。フォトン‐表面プラズモンのエネルギ交換で反射エネルギは直流抵抗の減衰のように熱とならないで減衰する効果が大きく、この２つの現象で、共振エネルギが減衰し、常に安定な電源電圧が確保される。
【００３４】
次に、図３は、図２（A）の配線における第２の実施例の構造による断面図である。第１の実施例における図２（B）の構造と異なる点は、第１導電路１−１と、この第１導電路の下層にある第２導電路２−１との間に第１導電膜４または第１半導体膜４を設けたものである。この図３の構造の場合、第１導電路１−１と第１導電膜４との間には、第１絶縁膜３が形成されている。この構成においても、すでに述べた図２（B）の構造と同様の効果を得ることができ、常に安定な電源電圧が確保される。
【００３５】
次に、上述した図２の第１の実施例の構造において、ポリイミド基材上に窒素ガスを含む雰囲気で反応スパッタによりＮｉ３Ｎを被着することで導電膜４を１００ｎｍの厚みで形成し、絶縁膜３を１０μｍ付け、０．６ｍｍの基板に第１導電路１及び第２導電路２（厚み６０ミクロン、幅２．５ｍｍ、導電路間隔１．２５ｍｍ、長さ２００ｍｍ）上に貼り付けたときと、比較品として同様な絶縁膜１０μｍで貼り付けた銅箔を貼り付けたもののＴＤＲ測定の実験結果を図４に示す。なお、図４において、（Ａ）及び（Ｂ）は比較例に係る実験結果、（Ｃ）は本実施例に係る実験結果である。
【００３６】
Ｚ０は電源及びグランド対配線の特性インピーダンスである。並行配線のみではＺ０は１２０Ω程度であるが、銅箔は容量が増えるためＺ０＝√Ｃ０／Ｌ０という関係で、Ｚ０が大きく低下する。ここでＣ０は単位長さあたりの容量、Ｌ０は単位長さあたりのインダクタンスである。これに対して電気長は２ｔｐｄを表し、その電磁波速度ｖ＝ｃ０／√Ｃ０／Ｌ０の関係から伝送線路のみより６４％長くなっている。ここでｃ０は真空中の光速である。導電膜４では１００Ω／□のため、特性インピーダンスは銅箔より高くなるが、電気長は４．３倍となっている。Ｃ０の増大はもちろんＬ０の増大が大きく寄与していることが分かる。不対電子の励起の状態を量子化したものを表面マグノンと呼び、実験で採用されたＮｉ３Ｎは磁性半導体のため、フォトン‐表面マグノンのエネルギ交換も含まれているものと思われる。銅箔も同様に表面プラズモンが存在し、同じように電気長が大きくなると予測できるが、それがあまり大きくないことから表面プラズモンの平均自由工程が短い(数μｍオーダー)ことによると推定される結果である。表面プラズモン、表面マグノン共振エネルギの固定又は平均自由工程の数桁以上延長する状態を作ることが必要で、Ｎｉ３Ｎはその状態を保持しているものと思われる。
【００３７】
前記Ｎｉ３Ｎ導電膜４は図５のＴＥＭ像にあるように、表面は１０ｎｍから２０ｎｍの粒子となっていて、下にある層は一体化していて、抵抗体の状態を維持している。粒子径が１００ｎｍ以下では量子ドットとして特有の電子振動系を持つとされていることから、前記表面プラズモンあるいはマグノンは量子ドットの振動エネルギに固定された状態となり、フォトン‐表面プラズモンあるいは表面マグノンとのエネルギ交換を効率よく起こしていると推定される。このような導電膜４又は半導体膜４は表面作用と思われるため、厚みは１０ｎｍから２００ｎｍの範囲内で十分である。もう一つ、平均自由工程を数桁長く伸ばす材料としてグラフェン、カーボンナノチューブのπ結合電子があり（Ｃｕの４桁長い平均自由工程）、これを分散した有機物が図４と同様な効果を示すことが実験結果で分かっている。これらも抵抗体膜であることが必要である。
これら有機物分散炭素結晶群は電磁波が内部まで浸透するため、この場合はフォトンと炭素結晶粒子内のプラズモンやマグノンのエネルギ交換であることから、導電膜４はある厚みを持つほうが効率的であり、２００ｎｍから１００μｍの範囲で、より厚い方が好ましいとされる。
【００３８】
以上詳細に説明したように本実施例に示す電源及びグランド対線路を含む多層配線基板構造では、積層体１０内に互いに平行となるように配置された電源用の第１導電路１及びグランド用の第２導電路２の上面にまたぐように設けられ、前記第１及び第２導電路側から順次積層された第１絶縁膜３と、第１導電膜４又は第１半導体膜４とを有する第１積層膜を備えた構成であるので、単位長さあたりの容量とインダクタンスが大きい伝送線路型の電源及びグランド対配線を提供することができ、特性インピーダンスが低く、電気長が長い特性を併せ持つことができる。
【００３９】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００４０】
本発明は、配線基板の電源線に適用される共振防止低インピーダンス電源線に関する。
【符号の説明】
【００４１】
１  第１導電路
１−１  集合部の電源用第１導電路
１−２  分岐後の第１導電路
１−３  第１導電路の元電源接続電極
２  第２導電路
２−１  集合部のグランド用第２導電路
２−２  分岐後の第２導電路
２−３  第２導電路の元電源接続電極
３  第１絶縁膜（第１積層膜）
４  第１導電膜又は半導体膜（第１積層膜）
５  表面電源またはグランド電極
６  層間接続のためのビアホール
７  多層基板内の信号配線
１０  積層体
１１  多層配線基板
１２  元電源接続部
１３  ＬＳＩなどのパッケージ
１４  ＬＳＩなどのパッケージに電源を供給する接続部
【図１】
2011187839.tif 000003
【図２】
2011187839.tif 000004
【図３】
2011187839.tif 000005
【図４】
2011187839.tif 000006
【図５】
2011187839.tif 000007