(57)【要約】【課題】  従来のポリシリコン層を抵抗層とする抵抗素子は、抵抗素子のシート抵抗を例えば１０ＭΩ／□以上に高くしたい場合、所望のシート抵抗が得られない問題があった。この原因は、製造工程中にポリシリコン層上の絶縁膜が帯電することが考えられ、このため設計値より２桁以上も低い値となってしまっていた。また、同一ウエハ内であっても抵抗素子毎に抵抗層のばらつきが大きくなる問題があった。【解決手段】  ポリシリコン層を抵抗層とする抵抗素子において、抵抗層を被覆する絶縁膜の上に、保護層を設ける。保護層は金属層であり、抵抗素子の配線層や、電極等の金属層と同一金属層で形成できる。保護層は、ポリシリコン層の曲折部が露出するパターンに設ける。また、保護層に固定電位を印加する。固定電位に応じて、異なるシート抵抗が得られる。【選択図】    図１
2011124502.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に設けられた第１絶縁膜と、
該第１絶縁膜上に設けられて直線部と曲折部を有し、不純物が導入されたポリシリコン層と、
該ポリシリコン層の一端にコンタクトする第１配線層と、
該第１配線層と離間して前記ポリシリコン層の他端にコンタクトする第２配線層と、
前記ポリシリコン層上に設けられた第２絶縁膜と、
前記第１配線層と前記第２配線層の間に延在する前記ポリシリコン層上に前記曲折部が露出するように前記第２絶縁膜を介して設けられた保護層と、
を具備することを特徴とする抵抗素子。
【請求項２】
前記保護層は、導体層であることを特徴とする請求項１に記載の抵抗素子。
【請求項３】
前記保護層は、金属層であることを特徴とする請求項２に記載の抵抗素子。
【請求項４】
前記保護層に、固定電位を印加することを特徴とする請求項２または請求項３に記載の抵抗素子。
【請求項５】
前記保護層は、前記第１配線層および前記第２配線層と同一金属層であることを特徴とする請求項４に記載の抵抗素子。
【請求項６】
前記ポリシリコン層のシート抵抗は１０ＭΩ／□〜１００ＭΩ／□であることを特徴とする請求項４または請求項５に記載の抵抗素子。
【請求項７】
前記半導体基板上に他の第１絶縁膜と、他のポリシリコン層と、他の第１配線層と、他の第２配線層と、他の第２絶縁膜と、他の保護層とを有する他の抵抗素子を設け、前記保護層に第１の固定電位を印加し、前記他の保護層に第２の固定電位を印加することを特徴とする請求項６に記載の抵抗素子。
【請求項８】
前記ポリシリコン層と、前記他のポリシリコン層は、同一の不純物濃度を有することを特徴とする請求項７に記載の抵抗素子。
【請求項９】
半導体基板上に第１絶縁膜を形成する工程と、
該第１絶縁膜上に直線部と曲折部を有し不純物が導入されたポリシリコン層を形成する工程と、
該ポリシリコン層上に第２絶縁膜を形成する工程と、
該第２絶縁膜上の一部に、前記ポリシリコン層の一部がそれぞれ露出する第１開口部および第２開口部を形成する工程と、
前記第１開口部と前記第２開口部間に延在する前記ポリシリコン層上に前記曲折部が露出するように前記第２絶縁膜を介して保護層を形成する工程と、
を具備することを特徴とする抵抗素子の製造方法。
【請求項１０】
前記第２絶縁膜上を被覆する金属層を形成し、前記第１開口部上方を覆う第１のマスクと、前記第２開口部上方を覆う第２のマスクと、前記第１開口部および前記第２開口部の間に延在する前記ポリシリコン層の前記直線部の上方を覆う第３のマスクを形成する工程と、
前記金属層をパターニングして、前記第１開口部を介して前記ポリシリコン層の一端とコンタクトする前記第１配線層と、前記第２開口部を介して前記ポリシリコン層の他端とコンタクトする前記第２配線層と、前記保護層を形成する工程と、を具備することを特徴とする請求項９に記載の抵抗素子の製造方法。
【請求項１１】
前記ポリシリコン層に１．０Ｅ１３ｃｍ−２程度の不純物を導入することを特徴とする請求項１０に記載の抵抗素子の製造方法。
【請求項１２】
前記ポリシリコン層をパターニングして、互いに離間した一のポリシリコン層と他のポリシリコン層を形成することを特徴とする請求項１１に記載の抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗素子及びその製造方法に係り、特にポリシリコン層を抵抗層とする抵抗素子において、１０ＭΩ／□以上の高いシート抵抗を実現した抵抗素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体基板上に能動素子などと集積化される抵抗素子では、抵抗層にポリシリコン層を用いたものが知られている。
【０００３】
図９は従来の抵抗素子５０を示す断面図である。
【０００４】
半導体基板５１上に絶縁膜５２を介して不純物をドープしたポリシリコン層５３が設けられる。ポリシリコン層５３はその形状（長さ及び幅）と、ドープされた不純物濃度によって所望のシート抵抗が得られるよう、設計されている。
【０００５】
ポリシリコン層５３上は絶縁膜５４で覆われ、所望の位置を開口して、高濃度不純物領域５５および、能動素子等に接続する第１配線層５７および第２配線層５８が設けられる（例えば特許文献１参照）。
【０００６】
図１０を参照して、上記の抵抗素子の製造方法は以下の通りである。
【０００７】
半導体基板５１上に絶縁膜５２を形成し、ポリシリコン層５３を堆積する。ポリシリコン層５３に不純物（例えばリン（Ｐ）、ドーズ量：１Ｅ１３ｃｍ−２程度）を導入する。ポリシリコン層５３をフォトリソグラフィ工程により所望の形状にパターニングする（図１０（Ａ））。
【０００８】
ポリシリコン層５３上を絶縁膜５４で被覆し、所望の位置に開口部を設ける。開口部に不純物を注入し、高濃度不純物領域５５を形成する。その後全面にアルミニウム層などの金属層５６を形成し、フォトリソグラフィ工程により第１配線層５７および第２配線層５７部分にレジストマスクＭ６を設けて、ドライエッチングを行う（図１０（Ｂ））。これにより金属層５６がパターニングされ、第１配線層５７、第２配線層５８が形成される。その後、Ｏ２プラズマアッシングなどにより、レジストマスクＰＲを除去する（図１０（Ｃ））。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−３８１００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来のポリシリコン層５３を抵抗層とする抵抗素子５０は、ポリシリコン層５３のシート抵抗を例えば１０ＭΩ／□以上まで高くしたい場合、所望のシート抵抗が得られない問題があった。
【００１１】
この理由として、以下のことが考えられた。抵抗素子５０の両端は、電極又は配線となる金属層（アルミニウム層）５６が設けられる。金属層５６は、抵抗素子５０の全面に設けた後、電極又は配線として必要な形状のみ残るようにレジストマスクＰＲを設けてドライエッチングされ、パターニングされる。つまり、レジストマスクＰＲが設けられない領域では金属層５６のドライエッチングや、レジストマスクＰＲを除去するためのＯ２プラズマアッシングの影響を受け、特性が変動する場合がある。
【００１２】
具体的には、抵抗素子５０の両端に第１配線層５７、第２配線層５８を形成する場合には、２つの電極間に延在するポリシリコン層５３上の絶縁膜５４の上にレジストマスクＰＲは設けられない（図１０（Ｂ）参照）。
【００１３】
この状態で、金属層５６のドライエッチングを行うと、ドライエッチングの最終段階で、正の電荷が絶縁膜（例えば酸化膜）５４中に入りこみ、絶縁膜が帯電する。また、レジストマスクＭ６を除去する際のＯ２プラズマアッシングによっても（図１０（Ｃ））、正の電荷が絶縁膜５４中に入りこみ、これによっても絶縁膜５４が帯電する。
【００１４】
図１１は、最終構造において絶縁膜５４が帯電した様子を示す断面図である。絶縁膜５４が帯電すると、表面（露出している側）が正に、ポリシリコン層に接触している側は負に分極する。
【００１５】
分極した絶縁膜５４中の電荷の影響で、ポリシリコン層５３表面近傍の電子が下方へ追いやられ、表面近傍に空乏化した領域６１が生じるとともにポリシリコン層５３中に電子が高濃度に蓄積された領域６２が現れる。厚みが５０００Å程度のポリシリコン層５３では、空乏化した領域６１によって電流経路が狭まることによって増加する抵抗より電子が高濃度に蓄積された領域６２による抵抗低下が勝り、電子が高濃度に蓄積された領域６２においてポリシリコンの比抵抗が低下するため、抵抗素子５０のシート抵抗が低下してしまうと考えられた。
【００１６】
具体的には、ポリシリコン層５３による抵抗層で、１０ＭΩ／□以上の高いシート抵抗を得ようとしても、設計値より２桁以上小さいシート抵抗しか得られなかった。このような場合は、ポリシリコン層のパターンを長くせざるを得ず、チップ上で相当な占有面積を確保する必要があった。
【００１７】
また、同一半導体基板（チップ）上に、異なるシート抵抗を有する複数の抵抗素子５０ａ、５０ｂを配置する場合には、ポリシリコン層５３にドープする不純物濃度を異ならせる必要がある。
【００１８】
図１２は、従来の複数の抵抗層５３ａ、５３ｂの製造工程を示す図であり、これを用いて説明する。製造工程上、ポリシリコン層５３のパターンニングは不純物ドープ後にする必要があり、異なるシート抵抗の抵抗層５３ａ、５３ｂを得るには、所望の領域が開口したマスクＭ７を設けてイオン注入した後（図１２（Ａ）、マスクＭ７を除去し、他の領域が開口した新たなマスクＭ８を設けて他の条件でイオン注入を行い（図１２（Ｂ））、不純物拡散するという複数のイオン注入工程を経る必要があった。
【００１９】
この場合、不純物は図１２（Ｃ）の破線の如く拡散し、隣接する複数の抵抗層５３ａ、５３ｂの端部では、不純物の横拡散（基板表面に対して水平方向の拡散）によって、互いに異なる濃度の不純物の影響を受ける場合がある。このため、パターニング後の距離として、所定の距離Ｌ’で離間する必要があった。
【００２０】
具体的には、その後の工程でポリシリコン層５３をパターニングする際、不純物濃度が変動した端部を除去するとしても、抵抗層５３ａ、５３ｂの距離Ｌ’は、１０μｍ以上（ポリシリコン層の厚みが５０００Åの場合）確保する必要があった。
【００２１】
このため、チップ上の抵抗素子０ａ、５０ｂの微細化に限界があり、チップサイズの小型化が進まない問題があった。
【００２２】
さらに、製造工程上においてもフォトリソグラフィ工程とイオン注入工程が複数回（抵抗素子の数分）必要であり、工程数が増加する問題もあった。
【課題を解決するための手段】
【００２３】
本発明は上述した諸々の事情に鑑み成されたもので、第１に、半導体基板と、該半導体基板上に設けられた第１絶縁膜と、該第１絶縁膜上に設けられて直線部と曲折部を有し、不純物が導入されたポリシリコン層と、該ポリシリコン層の一端にコンタクトする第１配線層と、該第１配線層と離間して前記ポリシリコン層の他端にコンタクトする第２配線層と、前記ポリシリコン層上に設けられた第２絶縁膜と、前記第１配線層と前記第２配線層の間に延在する前記ポリシリコン層上に前記曲折部が露出するように前記第２絶縁膜を介して設けられた保護層と、を具備することにより解決するものである。
【００２４】
第２に、半導体基板上に第１絶縁膜を形成する工程と、該第１絶縁膜上に直線部と曲折部を有し不純物が導入されたポリシリコン層を形成する工程と、該ポリシリコン層上に第２絶縁膜を形成する工程と、該第２絶縁膜上の一部に、前記ポリシリコン層の一部がそれぞれ露出する第１開口部および第２開口部を形成する工程と、前記第１開口部と前記第２開口部間に延在する前記ポリシリコン層上に前記曲折部が露出するように前記第２絶縁膜を介して保護層を形成する工程と、を具備することにより解決するものである。
【発明の効果】
【００２５】
本実施形態に依れば以下の効果が得られる。
【００２６】
第１に、抵抗素子の抵抗層の上方を保護層で覆うことにより、抵抗素子の電極等の金属層をパターニングするドライエッチングや、レジストマスク除去のＯ２プラズマアッシングによって抵抗層が受ける帯電の影響を大幅に低減できる。これにより、１０ＭΩ／□以上の高いシート抵抗を確保できる。
【００２７】
このとき、直線部と曲折部を有する抵抗層において、変動要因が多い曲折部にも保護層を設けると、曲折部においてシート抵抗が高くなる。つまり曲折部においてシート抵抗の変動が生じると、抵抗層全体としての変動が大きくなってしまう問題がある。
【００２８】
そこで、曲折部において保護層を設けず、曲折部を露出させることによって、曲折部のシート抵抗を低減させる。曲折部のシート抵抗が種々の変動要因で変動した場合であっても、この部分のシート抵抗は小さいため、抵抗層全体に与える影響を小さくすることができる。
【００２９】
第２に、保護層に所望の固定電位を印加することで所望のシート抵抗を得ることができ、固定電位の印加でシート抵抗の調整が可能となるので、抵抗素子としてのシート抵抗のばらつきを低減できる。
【００３０】
第３に、同一半導体基板上に、同一の不純物濃度のポリシリコン層を有する一の抵抗素子と他の抵抗素子を設け、それぞれの保護層に異なる電位を印加することで、同一基板上に集積化された複数の抵抗素子において異なるシート抵抗を与えることができる。
【００３１】
従来では異なるシート抵抗の抵抗層を得るために、ポリシリコン層にドープする不純物濃度を異ならせており、ポリシリコン層は、所定の距離（例えば１０μｍ以上）で離間する必要があったため、チップ上の微細化が図れなかった。
【００３２】
しかし、本実施形態によれば、同一の不純物注入条件で形成したポリシリコン層であっても複数の抵抗層が得られるので、ポリシリコン層の離間距離を低減でき、抵抗素子の小型化によりチップ上の占有面積を縮小できる。
【００３３】
第４に、抵抗層上を覆う保護層は、抵抗素子の電極又は配線となる金属層と同じ金属層であり、電極又は配線のパターニングのマスクを変更するのみで形成できる。
【００３４】
第５に、同一基板上に集積化され、異なるシート抵抗を有する複数の抵抗素子の抵抗層（ポリシリコン層）を、同一工程、同一条件で形成できる。すなわち、同条件で形成された複数のポリシリコン層であっても、それぞれの保護層に印加する固定電位を異ならせることで、それぞれ異なるシート抵抗を与えることができる。
【００３５】
従来では異なるシート抵抗の抵抗層を得るために、抵抗層ごとにマスクを設けて所望の不純物濃度の不純物を導入する必要があったが、本実施形態によれば抵抗層全体として同一条件で不純物の注入及び拡散工程を行い、所望の形状にパターニングするのみでよく、製造工程の簡略化が実現する。
【図面の簡単な説明】
【００３６】
【図１】本実施形態の抵抗素子を説明する（Ａ）平面図、（Ｂ）断面図である。
【図２】本実施形態の抵抗素子を説明する特性図である。
【図３】本実施形態の抵抗素子を説明する平面図である。
【図４】本実施形態の抵抗素子を説明する（Ａ）断面図、（Ｂ）特性図、（Ｃ）平面図である。
【図５】本実施形態の抵抗素子を説明する平面図である。
【図６】本実施形態の抵抗素子の製造方法を説明する断面図である。
【図７】本実施形態の抵抗素子の製造方法を説明する断面図である。
【図８】本実施形態の抵抗素子の製造方法を説明する断面図である。
【図９】従来の抵抗素子を説明する断面図である。
【図１０】従来の抵抗素子の製造方法を説明する断面図である。
【図１１】従来の抵抗素子を説明する断面図である。
【図１２】従来の抵抗素子の製造方法を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）平面図である。
【発明を実施するための形態】
【００３７】
図１から図８を参照して、本発明の実施の形態を詳細に説明する。
【００３８】
まず、図１から図３を参照して、本発明の第１の実施形態について説明する。図１は、第１の実施形態の抵抗素子を示す図であり、図１（Ａ）が平面図、図１（Ｂ）が図１（Ａ）のａ−ａ線断面図である。
【００３９】
抵抗素子１０は、例えば、エレクトレットコンデンサマイクロホン（ＥＣＭ：不図示）に接続してインピーダンス変換と増幅を行う増幅素子を構成するＪ−ＦＥＴ２０などと同一基板に集積化され、入力抵抗としてＪ−ＦＥＴ２０のゲートＧと接地間に並列に接続されるものである。Ｊ−ＦＥＴ２０は、ゲートＧ、ソースＳ、ドレインＤが櫛状に配置され、ゲートＧがＥＣＭの一端に接続し、ソースＳが接地される。
【００４０】
抵抗素子１０は、半導体基板１と、第１絶縁膜２と、ポリシリコン層３と、第１配線層７と、第２配線層８と、第２絶縁膜４と、保護層９と、を有する。
【００４１】
半導体基板１は、ｐ型またはｎ型の例えばシリコン半導体基板である。半導体基板１は、ノンドープでもよく、また炭化珪素（ＳｉＣ）半導体基板、化合物半導体基板、サファイア基板でもよい。
【００４２】
第１絶縁膜２は、半導体基板１上に設けられた例えばＣＶＤ酸化膜である。ポリシリコン層３は、第１絶縁膜２上に設けられ、直線部３ｓと曲折部３ｔを有し、これらが連続する形状にパターニングされる。ポリシリコン層３は、限られたチップ面積内で、抵抗層として必要な長さを確保するために、例えば図１（Ａ）の如く、直線部３ｓが複数回折り返して延在（蛇行）するパターンのほか、チップ辺に沿ってＬ字状若しくはコの字状又は略矩形に延在するパターンなどに設けられる。
【００４３】
ここで、本実施形態の直線部３ｓとは、ポリシリコン層３のパターンが線幅ｗ以上の長さで第１の方向に延在する部分をいう。
【００４４】
また、曲折部３ｔとは、第１の方向から例えば略直角又はそれ以下の角度で第２の方向に延在方向が変化する場合における曲折した部分、すなわち折り返しが生じる部分をいう。
【００４５】
ポリシリコン層３には、不純物（例えばリン（Ｐ）、ドーズ量：１Ｅ１３ｃｍ−２程度）が注入され、導電化されている。ポリシリコン層３の厚みは、例えば５０００Åである。ポリシリコン層３は、第２絶縁膜（例えば酸化膜）４で覆われ、第２絶縁膜４には、ポリシリコン層３の一部が露出する第１開口部ＯＰ１および第２開口部ＯＰ２がそれぞれ離間して設けられる。
【００４６】
第１配線層７は、第１開口部ＯＰ１を介してポリシリコン層３の一端とコンタクトし、第２配線層８は、第２開口部ＯＰ２を介してポリシリコン層３の他端とコンタクトする。第１配線層７および第２配線層８と、ポリシリコン層３とのコンタクト部には、例えばヒ素（Ａｓ）などを高濃度（ドーズ量：１Ｅ１５ｃｍ−２程度）に注入して、高濃度不純物領域５が設けられ、コンタクト抵抗を低減している。
【００４７】
第１配線層７および第２配線層８は、抵抗素子１０と他の素子と接続するための配線又は、抵抗素子１０の両端の電極となる。そして、これらの間に延在するポリシリコン層３は、抵抗層として所望のシート抵抗（例えば１０ＭΩ／□）を備えるよう、注入される不純物濃度とそのパターン（長さ、幅、膜厚）が適宜選択されている。以下、第１配線層７および第２配線層８間に延在するポリシリコン層３を、抵抗層３ｒと称する。抵抗層３ｒは既述の如く、直線部３ｓと曲折部３ｔを有する。
【００４８】
保護層９は、ここでは、第１配線層７および第２配線層８と同一の金属層（例えばアルミニウム（Ａｌ））であり、厚みは１．１μｍ程度である。
【００４９】
保護層９は、例えば不純物を高濃度にドープしたポリシリコン層など、電気伝導度の高い材料であれば金属層以外でもよい。
【００５０】
保護層９は、抵抗層３ｒの曲折部３ｔが露出するように、直線部３ｓの上方に第２絶縁膜４を介して設けられる。
【００５１】
本実施形態では、後述する製造工程中において、抵抗層３ｒの直線部３ｓ上方が保護層９で覆われている。従って、第１配線層７および第２配線層８のドライエッチングや、その後のＯ２アッシングによるレジストマスクの除去工程において、抵抗層３ｒの直線部３ｓ上の絶縁膜４が帯電する領域を従来と比較して大幅に縮小できる。
【００５２】
具体的には、絶縁膜４が帯電する領域は、図１（Ｂ）の如く第１配線層７、第２配線層８および曲折部３ｔなどの保護層９から露出した領域のみとなる。これにより、ポリシリコン層３表面近傍で空乏化した領域１１、およびそれにより、ポリシリコン層３中に電子が高濃度に蓄積された領域１２も、上記の絶縁膜４が露出した領域のみとなる。これにより、抵抗層３ｒは、直線部３ｓにおいてほとんど帯電の影響を受けず、設計値どおりのシート抵抗が得られる。
【００５３】
図２は、本実施形態の抵抗素子１０と従来の抵抗素子の電流Ｉ−電圧Ｖ特性を示す図である。横軸が電圧［Ｖ］であり、縦軸が電流［Ｉ］である。また、この特性は、同一ウエハ内の近傍に、従来構造（保護層なし）の抵抗素子（破線）と、本実施形態の抵抗素子（実線）を形成し、特性を測定した結果である。保護層９の有無以外の、構成（例えば抵抗層３ｒの幅、長さ、不純物注入量）は全て同一である。
【００５４】
この結果からも明らかなとおり、本実施形態の保護層９を設けることにより、シート抵抗を２桁以上大きくすることができ、１０ＭΩ／□〜１００ＭΩ／□のシート抵抗を持つポリシリコン層による抵抗素子を実現できることが判った。なお、１００ＭΩ／□以上のシート抵抗は、本実施例の厚さ５０００Åのポリシリコン層自体のシート抵抗に近いため、不純物をドープさせて作るのは困難である。
【００５５】
図３は、曲折部３ｔと保護層９のパターンの一例を示す平面図であり、図３（Ａ）が２つの曲折部３ｔが近接した場合の保護層９のパターンを示す図であり、図３（Ｂ）は、１つの曲折部３ｔと保護層９のパターンを示す図である。
【００５６】
例えば図３（Ａ）の如く、２つの曲折部３ｔが近接している場合には、その間の直線部３ｓも含めて露出するように保護層９が設けられる。一方、曲折部３ｔが１つの場合、または曲折部３ｔが複数あり、これらの間の直線部３ｓが長い場合には、曲折部３ｔのみを露出するように保護層９を設ける。
【００５７】
以下、抵抗層３ｒの曲折部３ｔを保護層９で覆わずに露出する理由について、図３を参照して説明する。
【００５８】
曲折部３ｔは、ポリシリコン層３の膜厚や、パターンニング時の線幅の変動を受け易い。また、曲折した形状のため、図３（Ａ）の矢印の如く、その外側よりも内側に電流が流れやすくなり、内側に電流が集中する。つまり、曲折部３ｔでは直線部３ｓに比べて電流が流れる場所によるシート抵抗の変動が大きくなる。このため、抵抗層３ｒのシート抵抗は不安定になり、シート抵抗のばらつきの原因となっている。
【００５９】
これに対し、分離して平行に延在する複数の直線部のみからなるポリシリコン層を金属層で直列に接続し、ポリシリコン層による曲折部の存在しない蛇行パターンの抵抗層を構成する方法も考えられる。しかし、ポリシリコン層と金属層とのコンタクト抵抗が折り返しの回数分追加されるため、これもシート抵抗のばらつきの原因になる。
【００６０】
本実施形態では、上記の如く抵抗層３ｒ上に保護層９を設けることで、抵抗層３ｒのシート抵抗を２桁以上も高められるのであるが、曲折部３ｔ上も保護層９を設けると、同様にシート抵抗が大きくなる。
【００６１】
つまり、変動要因となる曲折部３ｔは、あえて保護層を設けないことによって、シート抵抗が小さい状態にしておくことで、抵抗層３ｒ全体としての変動を小さくすることができる。
【００６２】
保護層９を設けることにより、直線部３ｓにおいては抵抗層３ｒのシート抵抗を大きくすることができるので、保護層９は直線部３ｓの上を可能な限り覆うことが望ましい。曲折部３ｔはそのシート抵抗の変動が抵抗層３ｒ全体の抵抗値に与える影響をできる限り小さくするために保護層９から露出させるものであり、ポリシリコン層３および保護層９のパターンニングのマスク合わせ精度やエッチング精度を考慮して、必要最小限の領域が露出すればよい。
【００６３】
具体的には例えば、図３（Ａ）（Ｂ）の如く、抵抗層３ｒ（ポリシリコン層３）のパターンニングの線幅ｗの場合、曲折部３ｔの外側端部から直線部３ｓ上を覆う保護層９の端部までは最低２ｗ程度の距離を確保して曲折部３ｔを露出させれば十分である。尚、抵抗層３ｒの特性やパターンによっては、曲折部３ｔをこれ以上確保してもよい。
【００６４】
尚、図１では、抵抗素子１０の両端に第１配線層７および第２配線層８が配置される場合を例に示したが、ポリシリコン層３のパターンはこれに限らない。
【００６５】
図４から図５を参照して本発明の第２の実施形態を説明する。
【００６６】
保護層９は導電性の材料により形成されているので、電位が変化する可能性がある。そこで、保護層９に一定の電位を印加することで、抵抗素子の抵抗を安定させることが考えられる。
【００６７】
図４は、保護層９に所定の電位を印加した場合を説明する図であり図４（Ａ）が抵抗素子１０の断面図であり、抵抗層３ｒおよび保護層９のパターンは、図１と同様である。ここでは、抵抗素子の第１配線層７（入力側のパッド）と同電位を印加している。図４（Ｂ）が抵抗素子１０の電流−電圧特性を示す図であり、横軸が電圧［Ｖ]、縦軸が電流［Ｉ］である。また、図４（Ｃ）は第２の実施形態における具体的な保護層９のパターンの一例を示す平面図である。
【００６８】
図４（Ｂ）は、第１の実施例と同様な方法で形成した抵抗層３ｒ上に、Ａｌ層による保護層９を設け、保護層９に−１０Ｖから１０Ｖまでの電位を印加して抵抗素子に流れる電流を測定した。
【００６９】
これより、保護層９に印加する電圧によって、電流−電圧特性の傾き（配線の抵抗値すなわちシート抵抗）が変化することがわかる。したがって、同じ条件（不純物濃度およびパターン（幅、長さ、膜厚、形状））で形成した抵抗層３ｒであっても、保護層９に印加する電圧によって、シート抵抗を異ならせることができる。
【００７０】
図４（Ｃ）では、出力側のパッドと保護層９を一体化させている。このように、抵抗層３ｒのシート抵抗によって、第１配線層７および第２配線層８のいずれか一方の固定電位を利用できる場合には、第１配線層７および第２配線層８のいずれか一方と保護層９とを連続して設けることができる。
【００７１】
図５を参照して、本発明の第３の実施形態を説明する。図５は第３の実施形態の抵抗素子１０を示す平面図である。
【００７２】
第３の実施形態は、同一の半導体基板（チップ）１上に、複数の抵抗素子１０ａ、１０ｂを集積化するものである。これらの構成は第１の実施形態に示すものと同様である。抵抗素子１０ａの抵抗層３ｒａおよび、抵抗素子１０ｂの抵抗層３ｒｂは、同一条件（同一不純物を同一不純物濃度でイオン注入して）で形成される。また、例えば同一形状にパターニングされてフローティング状態では同じシート抵抗を有する。
【００７３】
そして、図４（Ｂ）について前述したように、保護層９に印加する電圧によって、抵抗素子のシート抵抗を変化させることができる。これを利用して、これらの保護層９ａ、９ｂａにそれぞれ所望の異なる固定電位Ｖ１、Ｖ２を印加することで、抵抗素子１０ａ、１０ｂを異なるシート抵抗にすることができる。
【００７４】
このように本実施形態では１度の不純物注工程で形成され、所定の不純物濃度を有する１つのポリシリコン層３について、そのパターニングの長さと、保護層９に印加する固定電位を適宜選択することにより、それぞれ異なるシート抵抗を有する複数の抵抗素子を同一基板に集積化することができる。
【００７５】
従来では図１２（Ｃ）の如く、同一基板（チップ）に異なるシート抵抗を持つ複数の抵抗素子５０ａ、５０ｂを集積化する場合、そのパターンに加えて抵抗層５３の不純物濃度を異ならせており、不純物の横拡散の影響を考慮して互いの離間距離Ｌ’は抵抗層５３の厚さ以上に確保する必要があった。
【００７６】
しかし、本実施形態では、複数の抵抗層３ｒａ、３ｒｂを同一条件（同一不純物、同一不純物濃度）で同時に形成できる。これにより、抵抗層３ｒａ、３ｒｂの離間距離Ｌを縮小することができる。
【００７７】
尚、抵抗素子１０ａ、１０ｂに同じ固定電位Ｖ１、Ｖ２を印加し、同等のシート抵抗としてもよい。
【００７８】
図６から図８を参照して、本実施形態の製造方法について説明する。
【００７９】
第１工程（図６（Ａ））：半導体基板１として、ｐ型又はｎ型のシリコン半導体基板を準備し、該半導体基板１上に第１絶縁膜２を形成する。
【００８０】
第１絶縁膜２は、例えば酸化膜であり、ＣＶＤ法などにより例えば膜厚３５００Å程度に形成する。
【００８１】
第２工程（図６（Ｂ））：第１絶縁膜２上に、ポリシリコン層３を形成する。ポリシリコン層３の厚みは例えば５０００Å程度である。ポリシリコン層３全面に、たとえばドーズ量で１Ｅ１３ｃｍ−２程度のリン（Ｐ）をイオン注入し、熱処理（１０００℃、４５分）を行い、不純物を拡散する。
【００８２】
第３工程（図６（Ｃ）（Ｄ））：ポリシリコン層３をフォトリソグラフィ工程によって、直線部と曲折部を有し、これらが連続して延在するパターンの所望の形状にパターニングする（図１（Ａ）参照）。ポリシリコン層３は、抵抗素子の抵抗層を構成するため、第２工程での膜厚およびドーズ量と、本フォトリソグラフィ工程での形状（長さおよび幅）を選択することにより、抵抗値が決定する。本実施形態の抵抗素子のシート抵抗は、例えば１０ＭΩ／□である。
【００８３】
その後、ポリシリコン層３を全て被覆するように、ポリシリコン層３上に第２絶縁膜４を形成する。第２絶縁膜４は、例えば酸化膜でありＣＶＤ法により例えば８５００Åに形成する（図６（Ｃ））。
【００８４】
なお、第３の実施形態の如く、複数の抵抗素子を同一基板（チップ）に集積化する場合は、本工程において所望の複数の領域が開口したマスクＭ１を設けて、ポリシリコン層３を複数の所望の形状にパターニングする（図６（Ｄ））。
【００８５】
複数設けられたポリシリコン層３ａ、３ｂは、同一の不純物濃度を有するが、そのパターン（長さ）と、後の工程で形成される保護層に異なる固定電位を印加することによって、異なるシート抵抗を保持させることができる。
【００８６】
従来の製造方法では、複数のシート抵抗を保持させるためには、フォトリソグラフィによるマスク形成と不純物のイオン注入工程を、抵抗素子のシート抵抗に応じて複数回行う必要があったが、本実施形態によれば、一度のフォトリソグラフィ工程と不純物のイオン注入工程で形成したポリシリコン層３（抵抗層）であっても、異なるシート抵抗を保持させることができ、製造工程の簡素化、短縮化が図れる。
【００８７】
第４工程（図７）：第２絶縁膜４上の一部にマスクＭ２を形成し、第２絶縁膜４を部分的にエッチングすることにより、ポリシリコン層３の一部がそれぞれ露出する第１開口部ＯＰ１および第２開口部ＯＰ２を形成する（図７（Ａ））。
【００８８】
マスクＭ２をそのままに、高濃度の例えばｎ型不純物（例えばヒ素（Ａｓ）、ドーズ量：１Ｅ１５ｃｍ−２）をイオン注入し、熱処理（８００℃、３０分）により不純物を拡散する。
【００８９】
ｎ型不純物は、第１開口部ＯＰ１および第２開口部ＯＰ２から、露出したポリシリコン層３表面に注入され、後の工程で形成される配線層とのコンタクト抵抗を低減する高濃度不純物領域５が形成される（図７（Ｂ））。
【００９０】
第５工程（図８（Ａ））：第２絶縁膜４上を被覆する金属層６を形成する。金属層６は、例えばアルミニウム（Ａｌ）であり、厚さは例えば１．１μｍである。金属層６は、第１開口部ＯＰ１、第２開口部ＯＰ２、およびこれらの間のポリシリコン層３上に、形成される。
【００９１】
その後、フォトリソグラフィ工程により、第１開口部ＯＰ１上方を覆う第１のレジストマスクＭ３と、第２開口部ＯＰ２上方を覆う第２のレジストマスクＭ４と、第１開口部ＯＰ１および第２開口部ＯＰ２の間に延在するポリシリコン層３とその上の第２絶縁膜４上を覆う第３のレジストマスクＭ５を形成する。
【００９２】
このとき、第１開口部ＯＰ１および第２開口部ＯＰ２の間に延在するポリシリコン層３は、直線部３ｓが被覆され、曲折部３ｔが露出するように（図１参照）、第３のレジストマスクＭ５が設けられる。
【００９３】
第６工程（図８（Ｂ））：その後、金属層６をパターニングする。これにより、第１開口部ＯＰ１を介してポリシリコン層３の一端とコンタクトする第１配線層７と、第２開口部ＯＰ２を介してポリシリコン層３の他端とコンタクトする第２配線層８を形成する。同時に、第１開口部ＯＰ１と第２開口部ＯＰ２間に延在するポリシリコン層３（抵抗層３ｒ）及びその上の第２絶縁膜４上に、保護層９を形成する。抵抗層３ｒは直線部３ｔのみが保護層９で被覆され、曲折部３ｔは保護層９から露出する。その後、レジストマスクＭ３〜Ｍ５を、Ｏ２プラズマアッシングにより除去して、図１に示す最終構造を得る。
【００９４】
尚、第３のマスクＭ５を第１のマスクＭ３または第２のマスクＭ４のいずれかと連続させることにより、第１配線層７または第２配線層８と、保護層９を連続して（離間せずに）形成することができる。
【００９５】
本実施形態によれば、従来の製造方法から金属層をパターニングするマスクの変更をするのみで、ポリシリコン層による高いシート抵抗（１０ＭΩ／□以上）を有する抵抗素子の製造方法を提供できる。
【符号の説明】
【００９６】
１    半導体基板
２    第１絶縁膜
３    ポリシリコン層
３ｒ  抵抗層
４    第２絶縁膜
５    高濃度不純物領域
６    金属層
７    第１配線層
８    第２配線層
９    保護層
１０  抵抗素子
【図１】
2011124502.tif 000003
【図２】
2011124502.tif 000004
【図３】
2011124502.tif 000005
【図４】
2011124502.tif 000006
【図５】
2011124502.tif 000007
【図６】
2011124502.tif 000008
【図７】
2011124502.tif 000009
【図８】
2011124502.tif 000010
【図９】
2011124502.tif 000011
【図１０】
2011124502.tif 000012
【図１１】
2011124502.tif 000013
【図１２】
2011124502.tif 000014