(57)【要約】【課題】ウェハの分類等に関し各種の不良領域の高精度な分類等を可能とする。【解決手段】本方法及びシステムでは、フェイルビット解析結果やクリティカルエリア等の情報を用いて、ウェハ領域を、異物不良領域（Ｅ１）、同心円状不良領域（Ｅ２）、及びクラスタ不良領域（Ｅ３）に分類する処理を行う。そして、各領域の不良率（工程ごと、フェイルビットモードごと等）を求め、その結果情報を出力する。分類処理は、ウェハ領域分割（S501）、チップ単位の不良数の算出（S502）、ヒストグラム作成（S503）、領域合成・異常値チップ除外（S504）、第１の分類（Ｅ１，Ｅ２）（S505）、第２の分類（Ｅ３）（S506）、分類確定（S507）等から成る。【選択図】図３
2011187836.tif 000002
【特許請求の範囲】
【請求項１】
ウェハを製造する半導体製造装置の管理方法であって、コンピュータの情報処理を用いて、前記ウェハ面内の領域を不良に関して分類し解析する処理を行う方法であり、
前記ウェハを製造する工程に関する工程情報、及び前記ウェハ面内のフェイルビットモードごとの不良の発生分布に関する第１の情報を含む、前記ウェハの製造来歴に関する第２の情報と、
前記ウェハの設計レイアウト上に仮想に複数の異物をランダムに投下する異物感度シミュレーションの結果である第３の情報と、を用いて、
（１）前記ウェハ面内の領域を、異物不良領域と、同心円状不良領域、及びクラスタ不良領域を含む、複数の種類の特性不良領域と、に分類する処理を行う第１のステップと、
（２）前記第１の情報を用いて、上記第１のステップで分類された領域ごとに、フェイルビットモード別不良率を算出する処理を行う第２のステップと、
（３）前記異物不良領域について、当該領域のフェイルビットモード別不良率と、前記第２の情報と、を用いて、工程別異物不良率を計算する処理を行う第３のステップと、
（４）前記複数の種類の特性不良領域について、当該領域における、異物不良起因のフェイルビットモード別不良率を、前記異物不良領域のフェイルビットモード別不良率から面積換算し、当該領域のフェイルビットモード別不良率から、前記面積換算した当該領域における、前記異物不良起因のフェイルビットモード別不良率を差し引く演算に基づき、当該複数の種類の特性不良領域における、特性不良に起因する領域のフェイルビットモード別不良率のみを定量化する算出の処理を行う第４のステップと、を含む処理を行い、
上記処理の結果の第４の情報を格納または出力する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項２】
請求項１記載の半導体製造装置の管理方法において、
前記第１のステップでは、
前記ウェハ面内の領域を、前記同心円状不良領域の判定に対応した予め定義される複数の領域に分割し、
上記分割領域ごとに、任意のフェイルビットモードのチップごとの不良数を比較し、その値が十分に高いまたは他と比べて外れる度合いが大きいチップを、異常値として除外し、
上記分割領域ごとに、上記異常値以外の上記任意のフェイルビットモードのチップごとの不良数のヒストグラムを作成し、
隣接する分割領域における上記ヒストグラムの分布の有意差を判定し、有意差が無い場合は当該隣接する分割領域を合成し、
上記の結果得られる１つ以上の領域のうち、当該領域の上記異常値を除いた前記任意のフェイルビットモードのチップ当たりの平均不良数を算出し、この値が最小である領域を、前記異物不良の暫定領域として分類し、それ以外の領域を、前記同心円状不良の暫定領域として分類し、
さらに、前記異常値として除外されたチップについて、所定の判定基準に基づき、領域の連続性ないしクラスタ性を判定することにより前記クラスタ不良領域を分類し、
前記異物不良の暫定領域、および同心円状不良の暫定領域から、前記クラスタ不良領域を除くことにより、前記異物不良領域、および前記同心円状不良領域を分類する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項３】
請求項１記載の半導体製造装置の管理方法において、
前記第２の情報及び前記第４の情報を用いて、前記複数の種類の特性不良に起因する領域のフェイルビットモード別不良率に関して、当該不良の原因に係わる要素である、前記工程、前記半導体製造装置、及び製造条件のうち少なくとも１つの要素に関する、調査ないし詳細解析の処理を行い、その結果である第５の情報を格納または出力すること、を特徴とする、半導体製造装置の管理方法。
【請求項４】
請求項３記載の半導体製造装置の管理方法において、
前記不良が発生したウェハの製造の来歴に係る、複数のウェハ、複数の工程、及び複数の半導体製造装置を含む要素の中から、前記不良の原因と推定される１つ以上の要素を絞り込み、順位付けて、前記第５の情報として出力する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項５】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハごとの前記第１の情報の上に、前記分類による各種の領域の情報を重ね合わせ、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項６】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハごとに不良率を示すグラフを、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項７】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハごとの前記第１の情報の上に、前記分類による各種の領域のうちユーザが指定した種類の領域の情報を重ね合わせ、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項８】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハごとに、前記異物不良領域についての、前記工程ごとの不良率の情報を示すグラフを、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項９】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハごとに、前記複数の種類の特性不良領域についての、前記フェイルビットモード別不良率の情報を示すグラフを、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項１０】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハの情報、前記分類による前記異物不良領域の情報、前記工程の情報、対応する前記不良率の情報、及び前記第２の情報の一部の情報、を対応付けた形式の表を、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項１１】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報を出力する処理において、
前記ウェハの情報、前記分類による前記特性不良領域の情報、前記フェイルビットモードの情報、対応する前記不良率の情報、及び前記第２の情報の一部の情報、を対応付けた形式の表を、画面に表示する処理を行うこと、を特徴とする、半導体製造装置の管理方法。
【請求項１２】
請求項１記載の半導体製造装置の管理方法において、
前記第４の情報または第５の情報を用いて、前記工程別異物不良率の情報と前記第２の情報から得られる当該工程の欠陥数とを示すグラフを作成し、当該グラフを用いて、当該工程の目標不良率値と、当該工程の欠陥数の規格管理値とをユーザにより設定可能とすること、を特徴とする、半導体製造装置の管理方法。
【請求項１３】
請求項２記載の半導体製造装置の管理方法において、
前記所定のフェイルビットモードは、シングルビットモードであること、を特徴とする、半導体製造装置の管理方法。
【請求項１４】
請求項２記載の半導体製造装置の管理方法において、
前記所定のフェイルビットモードは、シングルビットモード以外の、１つ以上の種類のフェイルビットモードであること、を特徴とする、半導体製造装置の管理方法。
【請求項１５】
請求項１記載の半導体製造装置の管理方法において、
前記フェイルビットモード別不良率は、少なくとも１つ以上の電源電圧、または、少なくとも１つ以上の温度条件、または、少なくとも１つ以上のフェイルビットテスト条件、によって取得した結果を用いること、を特徴とする、半導体製造装置の管理方法。
【請求項１６】
請求項１記載の半導体製造装置の管理方法において、
前記同心円状不良領域は、前記ウェハ面内の膜厚のばらつきの不良に該当する領域であり、前記ウェハ面内の半径方向で複数に分割した分割領域を用いて判定されること、を特徴とする、半導体製造装置の管理方法。
【請求項１７】
請求項１記載の半導体製造装置の管理方法において、
前記第２の情報は、前記ウェハの製造に係わる、製造条件、半導体製造装置状態、インライン検査結果、電気テスト結果、フェイルビット解析結果、及び物理解析結果を含む所定の解析結果、を含むこと、を特徴とする、半導体製造装置管理方法。
【請求項１８】
ウェハを製造する半導体製造装置を管理するシステムであって、コンピュータの情報処理を用いて、前記ウェハ面内の領域を不良に関して分類し解析する処理を行うシステムであり、
前記ウェハを製造する工程に関する工程情報、及び前記ウェハ面内のフェイルビットモード別不良の発生分布に関する第１の情報を含む、前記ウェハの製造来歴に関する第２の情報と、
前記ウェハの設計レイアウト上に仮想に複数の異物をランダムに投下する異物感度シミュレーションの結果である第３の情報と、を用いて、
（１）前記ウェハ面内の領域を、異物不良領域と、同心円状不良領域、及びクラスタ不良領域を含む、複数の種類の特性不良領域と、に分類する第１の処理と、
（２）前記第１の情報を用いて、上記第１の処理部で分類された領域ごとに、フェイルビットモード別不良率を算出する第２の処理と、を行う分類部と、
（３）前記異物不良領域について、当該領域のフェイルビットモード別不良率と、前記第２の情報と、を用いて、前記工程ごとの不良率を計算する第３の処理を行う計算部と、
（４）前記複数の種類の特性不良領域について、当該領域における、異物不良起因のフェイルビットモード別不良率を、前記異物不良領域のフェイルビットモード別不良率から面積換算し、当該領域のフェイルビットモード別不良率から、前記面積換算した当該領域における、前記異物不良起因のフェイルビットモード別不良率を差し引く演算に基づき、当該複数の種類の特性不良領域における、特性不良に起因する領域のフェイルビットモード別不良率のみを定量化する算出部と、
上記処理の結果の第４の情報を格納または出力する処理を行う結果出力部と、を有すること、を特徴とする、半導体製造装置の管理システム。
【請求項１９】
請求項１８記載の半導体製造装置の管理システムにおいて、
前記第２の情報及び前記第３の情報を生成または取得または格納する手段と、
前記第４の情報を格納する手段と、
前記第２の情報及び前記第４の情報を用いて、前記複数の種類の特性不良に起因する領域のフェイルビットモード別不良率に関して、当該不良の原因に係わる要素である、前記工程、前記半導体製造装置、及び製造条件のうち少なくとも１つの要素に関する、調査ないし詳細解析の処理を行い、その結果である第５の情報を格納または出力する調査部を有すること、を特徴とする、半導体製造装置の管理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術（半導体製造装置の管理方法及び管理システム等）に関し、特に、半導体デバイスの不良解析の技術にする。
【０００２】
特に、半導体デバイスとしてＬＳＩに代表されるような薄膜デバイスであって１つ以上のメモリデバイスを搭載した製品を対象として、電気テスト結果等を用いて、ウェハ面内の領域や不良の種類を自動的に分類する手法に関する。また、その分類領域ごとの電気テスト結果等と、設計レイアウトを用いた異物感度シミュレーション結果を用いて、工程ごとの不良率などを定量化し、更に不良原因などを推定（調査等）する手法に関する。
【背景技術】
【０００３】
近年、半導体デバイスの微細化・高機能化に伴い、特に機能モジュールの中でも集積度の高いメモリデバイス部の不良の種類が多様化している。不良の種類として、各工程で発生する異物による配線の短絡・断線・層間非道通不良といった異物不良がある。また、異物不良の他に、膜厚のウェハ面内ばらつきによる配線パターン形状不備やトランジスタ動作ばらつきといったシステマティック不良（パラメトリック不良）も多く発生するようになっている。本明細書では、上記システマティック不良（パラメトリック不良）を、特性不良と称する。
【０００４】
そのため、歩留りを素早く立ち上げるためには、ウェハごとの異物不良および特性不良の原因工程を定量化し、優先順位を付けて原因工程に係わる製造装置、チャンバ、及び製造条件などの絞り込み等を実施することが有効となる。
【０００５】
ウェハごとの原因工程の定量化の手法として、メモリデバイス部の回路の良否を電気的に判定するフェイルビット解析により得られたフェイルビットモード別不良率と、設計レイアウトを用いた異物感度シミュレーション結果（工程別フェイルビットモード別のクリティカルエリア）を用いて工程異物不良率（各工程で発生する異物不良率）を算出する手法がある（米国特許第６７０１４７７（Ｂ１）号明細書（特許文献５））。
【０００６】
また、ウェハ面内の不良発生分布に基づき、ウェハ面内の領域を分類し、当該領域別に不良原因を推定する手法が報告されている。この領域分類方法として、ウェハ面内のクラスタ領域（クラスタ不良領域）を自動的に抽出する方法（特開２００４−０９６１２１号公報（特許文献１），ＷＯ９７／３５３３７（特許文献２））や、ウェハごとの不良分布の特徴に基づきウェハ間の類似度を定量化する方法（複数のウェハを、不良原因が類似するウェハに分類する方法）（特開２００４−１８６５６２号公報（特許文献３），特開２００４−１５８８２９号（特許文献４））が報告されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−０９６１２１号公報
【特許文献２】ＷＯ９７／３５３３７（国際公開第９７／３５３３７号）
【特許文献３】特開２００４−１８６５６２号公報
【特許文献４】特開２００４−１５８８２９号公報
【特許文献５】米国特許第６７０１４７７（Ｂ１）号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
フェイルビットモード別不良率と設計レイアウトを用いた異物感度シミュレーション結果（工程別フェイルビットモード別のクリティカルエリア）から工程別異物不良率を定量化する従来の手法（例えば特許文献５）は、異物不良のみ対象としているため、歩留り立上げ時期のように、特性不良が発生する場合、推定精度が低くなるという課題があった。
【０００９】
また、ウェハ面内の不良発生分布に基づき、ウェハ面内の領域を分類し、当該領域別に不良原因を推定する従来手法は、異物不良のみが発生している異物不良領域と、異物不良に加え、特性不良も発生している特性不良領域を分類したい場合、精度が低くなるという課題があった。すなわち、異物不良はウェハ面内ランダムに発生する一方、特性不良には、例えば膜厚のウェハ面内ばらつきのように、同心円状に不良率が漸次変化する不良（同心円状不良）と、局所的に多発する不良（クラスタ不良）が存在するが、不良率が漸次変化する同心円状不良領域と、ウェハ面内でランダムに発生する異物不良のみが発生する異物不良領域との分類精度が低くなるという課題があった。
【００１０】
上記に鑑み、本発明の主な目的は、上記ウェハ領域の分類及び解析等に関して、同一ウェハ面内で発生する異物不良領域と特性不良領域（同心円状不良領域、及び、クラスタ不良領域）の高精度な分類及び、これを用いた解析等を可能とする技術を提供することである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため、ウェハ面内の不良発生分布の特徴に基づいて、異物不良領域と、特性不良領域、すなわち、同心円状不良が発生する同心円状不良領域、クラスタ不良が発生するクラスタ不良領域を精度良く分類するための手法を考えた。
【００１２】
これにより、異物不良領域を高精度に分類できるため、この異物不良領域におけるフェイルビットモード別不良率と、設計レイアウトを用いた異物感度シミュレーション結果（工程別フェイルビットモード別のクリティカルエリア）から、工程別異物不良率を高精度に算出できる。
【００１３】
また、異物不良は、ウェハ面内ランダムに発生するため、特性不良領域にも、異物不良が混在している。そこで、特性不良領域における異物不良起因のフェイルビットモード別不良率を、異物不良領域との面積換算により算出し、特性不良領域における異物起因のフェイルビットモード別不良率を特性不良領域のフェイルビットモード別不良率から差し引くことで、特性不良起因のフェイルビットモード別不良率を定量化できる。
【００１４】
以上の結果から、ウェハ面内で発生する異物起因のフェイルビットモード不良率と特性不良起因のフェイルビットモード別不良率を定量化できるため、対策効果の大きい不良から優先順位を付けて対策を推進できる。さらに、異物不良起因のフェイルビットモード別不良率と異物感度シミュレーション結果（工程別フェイルビットモード別のクリティカルエリア）から、工程別異物不良率を定量化できるため、不良率の高い工程を対象とした、原因究明により、不良解析効率の向上が可能である。また、特性不良の不良解析においては、特性不良起因のフェイルビットモード別不良率に基づき，不良率が高いフェイルビットモードに着目した不良解析（例えば、対象フェイルビットモードの物理解析など）により、解析効率の向上が可能である。
【００１５】
また、本解析は、ウェハごとに実施するため、対象とする不良原因が発生しているウェハと発生していないウェハとにおける製造装置、製造条件などの差異を解析することにより、不良原因の究明の高効率化を支援できる。
【００１６】
本発明の代表的な実施の形態は、コンピュータの情報処理を用いて実現される、上記ウェハ領域の分類及び解析等の処理方法を含む不良解析処理方法、及び、上記不良解析処理方法を含む半導体製造装置管理方法などであって、以下に示す構成を有することを特徴とする。
【００１７】
本管理方法では、ウェハを製造する工程に関する工程情報、及びウェハ面内のフェイルビットモード別不良率に関する第１の情報を含む、ウェハの製造来歴に関する第２の情報と、メモリデバイス部の設計レイアウト上に仮想に複数の異物をランダムに投下する異物感度シミュレーションにより算出した、工程別フェイルビットモード別のクリティカルエリアである第３の情報と、を用いて、以下の処理（分類ないし解析処理）を行う。
【００１８】
即ち、（１）ウェハ面内の領域を、異物不良領域（Ｅ１）と、同心円状不良領域（Ｅ２）、及びクラスタ不良領域（Ｅ３）を含む、複数の種類の特性不良領域と、に分類する処理を行う第１のステップと、（２）第１の情報を用いて、上記第１のステップで分類された領域ごとに、フェイルビットモード別不良率（Ｆ１f〜Ｆ３f）を算出する処理を行う第２のステップと、（３）異物不良領域（Ｅ１）について、当該領域のフェイルビットモード別不良率（Ｆ１f）と、第２の情報と、を用いて、工程別異物不良率（Ｋ１l）を計算する処理を行う第３のステップと、（４）複数の種類の特性不良領域（Ｅ２，Ｅ３）について、異物不良領域（Ｅ１）のフェイルビットモード別不良率（Ｆ１f）から当該領域（Ｅ２，Ｅ３）で発生する異物不良起因のフェイルビットモード別不良率を各々、面積換算により算出し、これと、当該領域（Ｅ２，Ｅ３）のフェイルビットモード別不良率（Ｆ２f，Ｆ３f）との差の演算に基づき、当該複数の種類の特性不良に起因する領域のフェイルビットモード別不良率（Ｔ１f，Ｔ２f）の各々を定量化する算出の処理を行う第４のステップと、を有する。
【００１９】
また本方法（結果出力部）は、上記処理の結果の第４の情報を格納または出力する処理を行う。例えば、ユーザの見る端末画面等に対して、各種情報につき、画像、グラフ、対応表などを作成して表示する。
【００２０】
また本方法（調査部）は、第２の情報及び前記第４の情報を用いて、複数の種類の特性不良に起因する領域のフェイルビットモード別不良率に関して、当該不良の原因に係わる要素である、工程、装置、及び製造条件のうち少なくとも１つの要素に関する、調査ないし詳細解析の処理を行い、その結果である第５の情報を格納または出力する処理を行う。
【発明の効果】
【００２１】
本発明の代表的な実施の形態によれば、ウェハ領域の分類及び解析等に関して、同一ウェハ面内で発生する異物不良、同心円状不良、及びクラスタ不良を含む、各種の不良領域の高精度な分類及び解析等を可能とする。これにより、不良領域ごとの原因推定等の支援を可能とする。またユーザによる原因推定等の支援を可能とする。また不良原因の究明に係る時間短縮化等を可能とする。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施の形態の半導体製造装置管理方法（不良解析方法を含む）に関する概念や処理例などを示す説明図である。
【図２】本発明の実施の形態の半導体製造装置管理システム（不良解析システムを含む）の構成例や処理・データ等の流れを示す図である。
【図３】本発明の実施の形態の半導体製造装置管理方法及びシステムにおけるウェハ領域分類処理方法のフローチャートである。
【図４】（ａ）〜（ｃ）は、図３の処理方法の概念や具体例等を示す説明図である。
【図５】本発明の一実施の形態の半導体製造装置管理方法及びシステムにおける第１の結果出力例（表示例１）を示す説明図である。
【図６】第２の結果出力例（表示例２）を示す説明図である。
【図７】第３の結果出力例（表示例３）を示す説明図である。
【図８】第４の結果出力例（表示例４）を示す説明図である。
【図９】第５の結果出力例（表示例５）を示す説明図である。
【図１０】本発明の一実施の形態の半導体製造装置管理方法及びシステムにおける装置管理の活用例（その１）を示す説明図である。
【図１１】装置管理の活用例（その２）を示す説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
【００２４】
＜概念＞
前提技術として、半導体デバイスにおけるメモリデバイス部は、メモリセルと呼ばれるトランジスタ動作の最小単位が縦横に規則的に配置された構成となっており、このメモリセル単位でトランジスタ動作の良否判定テストが実施される。この良否判定テストを「フェイルビットテスト」と呼ぶ。フェイルビットテストの結果として得られた不良メモリセルの発生箇所を表示したマップを、「フェイルビットマップ」と呼ぶ。ここで、メモリデバイス部で発生する不良は、不良発生箇所に応じて特徴的な不良発生パターンを示す。例えば、横方向に連続する２つのセルに共通で使用されている配線が不良となっている場合、横２セルが連続して不良となる。一方、縦方向の全てのセルに共通で使用される配線が不良となった場合、縦方向の全てのセルが不良となる。
【００２５】
そのため、上記不良発生パターンの特徴を、「フェイルビットモード」として分類し、不良発生原因を推定することが可能となる。このフェイルビットモードについては、例えば設計者等の人間が予め設定（定義）した情報を適用することができる。フェイルビットモードの例は、シングルビット不良、ペアビット不良、ワード線不良などが挙げられる。
【００２６】
図１に、本発明の一実施の形態の半導体製造装置管理方法（不良解析方法を含む）に関する概念や処理例などについて示す。１（１０，１１）は、不良マップ領域分類（図２の４００と対応）の処理例を示す。１０の処理において、１００は、任意（一例）のウェハのフェイルビットマップ（不良発生分布に関する情報）を示す。このウェハ領域（円形）内の各矩形はチップを示し、その領域ごとの黒／白は、不良の有（不良チップ）／無（良チップ）を示し、黒く塗り潰して表示している不良チップにおいて、一つ以上のフェイルビットモードが発生していることを意味する。１０１,１０２,１０３は、フェイルビットマップ１００に基づき、ウェハ面内で発生した不良を、各種の不良領域に分類した結果例を示す。
【００２７】
１０１は、異物不良領域（Ｅ１とする）である。本例では、ウェハの円形のうち、１０２，１０３の領域を除いた領域で示される。１０２は、同心円状不良領域（Ｅ２とする）である。１０２は、言い換えると、同心円状に特性不良が発生する領域、または後述の第１の特性不良領域である。１０３は、クラスタ不良領域（Ｅ３とする）である。１０３は、言い換えると、クラスタ状に特性不良が発生する領域、または第２の特性不良領域である。本例では、矩形の領域で示される。
【００２８】
１０の分類（領域）をもとに、１１の各領域のフェイルビットモード別不良率（１１１〜１１３）が算出される（図２の４００と対応）。
【００２９】
１１１（Ｆ１f）は、上記領域のうち、異物不良領域１０１（Ｅ１）に属するチップのフェイルビットモード別不良率［％］の算出結果である、「異物不良起因のフェイルビットモード別不良率（Ｆ１f）」を示す。ここでは、フェイルビットモードとして、例えばＡ〜Ｄを有する。
【００３０】
１１２（Ｆ２f）は、同心円状不良領域１０２（Ｅ２）に属するチップのフェイルビットモード別不良率を示す。
【００３１】
１１３（Ｆ３f）は、クラスタ不良領域１０３（Ｅ３）に属するチップのフェイルビットモード別不良率を示す。
【００３２】
各領域におけるフェイルビットモード別不良率（Ｆ１ｆ，Ｆ２ｆ，Ｆ３ｆ）は、式（１）、あるいは式（２）により算出される。
【００３３】
【数１】
2011187836.tif 000003
【００３４】
【数２】
2011187836.tif 000004
【００３５】
ここで、FailCount_F1f ，FailCount_F2f ，FailCount_F3f は、それぞれ、Ｅ１，Ｅ２，Ｅ３領域に属する各チップ内で発生する、フェイルビットモードfの不良数を、ChipCount_F1，ChipCount_F２，ChipCount_F３は、それぞれ、Ｅ１，Ｅ２，Ｅ３領域に存在するチップ数を、FailChipCount_F1f ，FailChipCount_F２f ，FailChipCount_F３f ，は、それぞれ、Ｅ１，Ｅ２，Ｅ３領域に属するチップの内、フェイルビットモードfが発生するチップ数を示す。
【００３６】
なお１１２（Ｆ２f），１１３（Ｆ３f）の段階では、図示のように不良率の中に異物不良起因のフェイルビットモード別不良率１１１（Ｆ１f）が混在している。
【００３７】
１２は、設計レイアウトを用いた異物感度シミュレーションによって得られた結果、即ち工程別フェイルビットモード別のクリティカルエリアを示す（図２の３０２と対応）。
【００３８】
１３（Ｋ１l）は、１１１（Ｆ１f）と１２とに基づいて計算される、「工程別異物不良率（Ｋ１l）」を示す（図２の４０１と対応）。
【００３９】
ここで、工程別異物不良率（Ｋ１l）の算出方法として、前記特許文献５の他に、異物不良領域Ｅ１におけるフェイルビットモード別不良率（Ｆ１f）と、設計レイアウトを用いた異物感度シミュレーション結果である、工程別フェイルビットモード別のクリティカルエリア（Ａｃf,l）を用いた線形計画法により、工程別平均欠陥密度（Ｄ０l）を算出した後（式（３）〜式（５））、この工程別平均欠陥密度（Ｄ０l）を式（６）代入することにより、工程異物不良率（Ｋ１ｌ）を算出する事も可能である。
【００４０】
【数３】
2011187836.tif 000005
【００４１】
【数４】
2011187836.tif 000006
【００４２】
【数５】
2011187836.tif 000007
【００４３】
ここでは、式（３）により、目的関数である、フェイルビットモード別推定誤差（e’f）の合計値（e）を最小化する。また、式（４）、式（５）は、式（１）の制約条件を示す。式（４）では、全てのフェイルビットモードfの推定誤差（e’f）を絶対値で評価することを、式（５）では、算出される工程lの平均欠陥密度（Ｄ０l）が、全て正の値となることを制約として与えている。ここで、変数は、工程lの平均欠陥密度（Ｄ０l）、および、フェイルビットモードfの推定誤差（e’f）である。
【００４４】
そして、式（３）〜式（５）を用いて算出された、工程lの欠陥密度（Ｄ０l）を式（６）に代入する事により工程別異物不良率（Ｋll）を算出する。
【００４５】
【数６】
2011187836.tif 000008
【００４６】
例えば、１３（Ｋ１ｌ）の場合、工程（対象ウェハの製造工程）として、Ｌ＝{Ｌ１〜Ｌ７}を有しており、式（１）〜式（６）により、対象ウェハで発生する、これらの各工程Ｌ＝{Ｌ１〜Ｌ７}別の異物不良率を定量化している。この結果をもとに、重点的に対策すべき工程（例えば当該不良率が高い工程Ｌ１，Ｌ５）が明らかとなる。
【００４７】
一方、１４は、複数種類（２種類）の各特性不良に起因するフェイルビットモード別不良率の算出の処理を示す（図２の４０２と対応）。１４１（Ｔ１f）は、第１の特性不良領域（同心円状不良領域（Ｅ２））にて発生する第１の特性不良起因のフェイルビットモード別不良率、及びその詳細解析を示す。１４２（Ｔ２f）は、第２の特性不良領域（クラスタ不良領域（Ｅ３））にて発生する第２の特性不良起因のフェイルビットモード別不良率、及びその詳細解析等を示す。
【００４８】
１４の処理では、１１１の「異物不良領域（Ｅ１）に対する、同心円状不良領域（Ｅ２）、あるいは、クラスタ不良領域（Ｅ３）の面積換算により、同心円状不良領域（Ｅ２）、及び、クラスタ不良領域（Ｅ３）で発生する異物起因のフェイルビットモード別不良率、Ｆ１f×α、および、Ｆ１f×β」を算出し、１１２の「同心円状不良領域（Ｅ２）のフェイルビットモード別不良率（Ｆ２f）」、及び１１３の「クラスタ不良領域（Ｅ３）のフェイルビットモード別不良率（Ｆ３f）」から、それぞれ差し引くことにより（Ｆ２f−Ｆ１f×α，Ｆ３f−Ｆ１f×β）、各特性不良領域（Ｅ２，Ｅ３）にて発生する、各特性不良起因のフェイルビットモード別不良率（１４１（Ｔ１f），１４２（Ｔ２f））のみを抽出する。
【００４９】
上記のα、および、βは、式（７）あるいは式（８）により算出する。
【００５０】
【数７】
2011187836.tif 000009
【００５１】
【数８】
2011187836.tif 000010
【００５２】
ここで、ＡＥ１，ＡＥ２，ＡＥ３は、それぞれ、Ｅ１，Ｅ２，Ｅ３の面積を示す。
【００５３】
上記抽出の結果（Ｔ１f，Ｔ２f）に基づき、調査／詳細解析等の処理が行われる（図２の４０３に対応）。この処理は、例えば物理解析や製造条件の調査等による原因工程等の特定である。詳しくは例えば、各種の特性不良の発生領域（Ｅ２，Ｅ３）について、各特性不良に起因したフェイルビットモード別不良率（Ｔ１f，Ｔ２f）に基づき、不良率の高いフェイルビットモードの発生箇所の断面観察（物理解析）や、分類結果が類似するウェハとそうでないウェハをグループ分けし、類似するウェハのみに共通する製造条件等（製造来歴）を集中的に調査すること等により、各特性不良領域（Ｅ２，Ｅ３）で発生する特性不良の不良原因、即ち不良の原因であると推定される工程や装置や条件等の要素を効率良く特定し、原因の究明や対策の支援が可能となる。本実施の形態では、例えば、１４１（Ｔ１f）では、フェイルビットモードＡ，Ｂの不良率が高いことから、当該モードＡ，Ｂが調査等の対象として自動的に選定される。また１４２（Ｔ２f）では、フェイルビットモードＡの不良率が高いことから、当該モードＡが自動的に対象として選定される。選定に従い、調査等の処理が行われる。
【００５４】
図２〜図４，図５〜図１１等を用いて、本発明の実施の形態（半導体製造装置管理方法及び管理システム等）について説明する。実施の形態のシステムは、図２の構成に基づいて、図３，図４の解析処理（分類処理を含む）を行う。また調査処理や結果出力処理、その他活用的な処理としては、図５〜図９に示す表示処理や図１０，図１１に示す処理を選択的に可能とする。
【００５５】
＜システム＞
図２に、実施の形態の半導体製造装置管理方法を実行する、実施の形態のシステム（不良解析システムを含んで成る半導体製造装置管理システム）の構成例及び処理・データの流れ等を示している。本システム全体は、２０，２１，２２を含む。２０は、例えば既存の半導体製造装置であり、２１は、２０を対象として管理する、例えば既存の（半導体製造）管理システム等である。そして、２２は、本実施の形態で特徴的な不良解析システムである。なお、２０，２１は一体的構成（生産ライン等）としてもよいし、２２は、２１等に含まれる構成としてもよい。
【００５６】
不良解析システム２２は、例えば計算機システムのプログラム処理などから実現される。不良解析システム２２は、管理システム２１に内蔵あるいは接続され、２０，２１等から収集・取得等が可能である各種の情報データ（２００〜２０５）を製造来歴ＤＢ（データベース）３０１に格納して利用する。なお製造来歴ＤＢ３０１やＣＡＡシミュレーションツール２０６等は、不良解析システム２２の外部の要素としてもよい。
【００５７】
不良解析システム２２は、特に特徴的な要素である不良解析部３０を有する。他に、各種の情報データ（２００〜２０５）を格納する製造来歴ＤＢ３０１、ＣＡＡシミュレーションツール２０６、クリティカルエリアＤＢ３０２、結果出力部４０４等を有する。
【００５８】
不良解析部３０は、不良マップ領域分類部４００（以下適宜「分類部」と略す）、特性不良起因フェイルビット不良率算出部４０２（以下適宜「算出部」と略す）、工程別異物不良率計算部４０１（以下適宜「計算部」と略す）、不良原因調査部４０３（以下適宜「調査部」と略す）、及び情報データとして解析結果３１、設定情報３２等を有する。なお計算部４０１は前提技術である（先行技術例において同様の機能がある）。
【００５９】
解析結果３１は、不良解析部３０の各部での処理結果情報である。解析結果３１は、例えば製造来歴ＤＢ３０１内に格納したり、他システムへ出力したりしてもよい。設定情報３２は、不良解析部３０の処理機能に対するユーザによる設定情報や、あるいは予め内部的に設定され使用される判定基準などの設定情報である。例えば、ユーザ設定可能な閾値情報や、予め定義される分割領域（後述）に関する情報、領域性の判定基準や、クラスタ性の判定基準などの情報である。
【００６０】
既存システム（２１，２２）におけるウェハ（半導体デバイス）の製造の際には、製造前に各工程（製造工程）の製造条件・処理条件（制御パラメータ等）が指定される。この情報は、製造条件指定情報２００に相当する。また上記の各製造工程においては、装置（半導体製造装置２０）の状態の監視が行われる。この情報は、装置状態監視情報２０１に相当する。製造条件指定情報２００や装置状態監視情報２０１は、ロット情報、ウェハ情報、工程情報等を含む。
【００６１】
また、上記の各工程後のウェハに係わり、異物検査などのインライン検査が行われる。この情報は、インライン検査結果２０２に相当する。インライン検査結果２０２は、欠陥数や欠陥画像等の情報を含む。インライン検査結果２０２の中には、後述する工程情報や座標情報なども含まれている。
【００６２】
また、上記製造でウェハが完成した際には、各ウェハ面内のチップごとに電気テストが行われることにより、不良チップが検出される。この情報は、電気テスト結果２０３に相当する。電気テスト結果２０３は、各ウェハのチップごとの電気テスト結果（例えば、ウェハマップ（図５のa、b、c、d、e、f、g、h））等の情報を含む。
【００６３】
上記電気テストの後、不良チップに対しては、所定の不良解析が実施される。尚ここでいう不良解析は、既存のもの（例えば管理システム２１等で行われる）を指し、本不良解析システム２２で行う特徴的な不良解析とは別種のものである。フェイルビット解析の他に、物理解析など、各種の不良解析が実施される（いずれも前提技術）。この不良解析の結果の情報は、フェイルビット解析結果２０４、及び各種不良解析結果２０５に相当する。フェイルビット解析結果２０４は、フェイルビットモード別不良率の情報を含む。また、各種不良解析結果２０５の中には、後述する工程情報や座標情報なども含まれている。
【００６４】
上記各種の情報データ（２００〜２０５）は、ウェハ単位の情報として、製造来歴ＤＢ３０１に保存され、必要に応じて参照される。
【００６５】
ＣＡＡ（Critical Area Analysis）シミュレーションツール２０６は、ウェハの設計レイアウト上に、仮想に複数の異物をランダムに投下し、工程別フェイルビットモード別のクリティカルエリアを算出する処理部である。ＣＡＡシミュレーションツール２０６で算出した結果の情報、即ち、工程別フェイルビットモード別のクリティカルエリアの情報データを、クリティカルエリアＤＢ（データベース）３０２に保存する。
【００６６】
不良マップ領域分類部４００では、製造来歴ＤＢ３０１に保存された、電気テスト結果２０３やフェイルビット解析結果２０４を用いて、対象ウェハを、各種の不良領域、即ち、図１のような異物不良領域（Ｅ１）、同心円状不良領域（Ｅ２）、及びクラスタ不良領域（Ｅ３）等に分類する処理を行う。分類結果情報は、解析結果３１として保存したり、他の処理部へ出力する。
【００６７】
工程別異物不良率計算部４０１では、分類部４００等から、「異物不良領域（Ｅ１）のフェイルビットモード別不良率（Ｆ１f）」のデータを取得し、また、クリティカルエリアＤＢ３０２から、該当製品のメモリデバイス部の工程別フェイルビットモード別のクリティカルエリアの情報データを取得し、ウェハごとの工程別異物不良率（Ｋ１l）を計算する。計算結果情報は、解析結果３１として保存したり、他の処理部へ出力する。
【００６８】
一方、特性不良起因フェイルビットモード別不良率算出部４０２では、分類部４００等からの分類結果の情報データ（各分類領域（Ｅ１〜Ｅ３）のフェイルビットモード別不良率（Ｆ１f〜Ｆ３f）と、Ｅ１に対するＥ２，Ｅ３の面積比率（α，β））を取得する。そして算出部４０２では、ウェハごとに、各種の特性不良領域（Ｅ２，Ｅ３）における、異物不良起因のフェイルビットモード別不良率を算出し（Ｆ１f×α，Ｆ１f×β）、各種の特性不良領域のフェイルビットモード別不良率（Ｆ２f，Ｆ３f）から、この異物不良起因のフェイルビットモード別不良率を差引くこと（Ｆ２f−Ｆ１f×α，Ｆ３f−Ｆ１f×β）により、各種の特性不良起因のフェイルビットモード別不良率（Ｔ１f，Ｔ２f）を算出する。計算結果情報は、解析結果３１として保存したり、他の処理部へ出力する。
【００６９】
また、不良原因調査部４０３では、上記各処理部（４００〜４０２）の結果情報を用いて、不良原因調査（詳細解析等）の処理を行う。即ち、調査部４０３では、例えば、前記ウェハごとの工程別異物不良率（４０１の出力であるＫ１l）と、前記特性不良起因のフェイルビットモード別不良率（４０２の出力であるＴ１f，Ｔ２f）と、製造来歴ＤＢ３０１から取得した各種の製造来歴データとを用いて、不良率が高いウェハと低いウェハの製造来歴条件の比較などの不良原因調査の処理を行う。本処理結果情報は、解析結果３１として保存したり、他の処理部へ出力する。例えば、各特性不良起因のフェイルビットモード別不良率（Ｔ１f，Ｔ２f）において値が高いフェイルビットモードを、物理解析等（詳細解析等）の対象として選定する。この結果に従い詳細解析等を実施することで、不良原因の速やかな究明を支援できる。
【００７０】
また、結果出力部４０４では、各種の解析結果（分類結果や調査結果等）の情報データを出力する処理を行う。即ち、結果出力部４０４では、前記ウェハごとの工程別異物不良率（Ｋ１l）、前記各種の特性不良起因のフェイルビットモード別不良率（Ｔ１f，Ｔ２f）、及び、前記調査部４０３での不良原因調査の結果情報等を出力する処理を行う。結果出力部４０４の出力は、例えば不良解析システム２２あるいは管理システム２１等での端末画面表示や、ＤＢへの保存、他システムへの出力などである。結果出力部４０４では、表示処理としては例えば後述（図５等）の各種の表示処理が可能である。結果出力部４０４は、ユーザ（解析者等）の入出力操作を容易化するインタフェース機能（ＧＵＩ等）を含む。
【００７１】
＜処理フロー＞
図３は、実施の形態の方法及びシステムにおける不良マップ領域分類部４００におけるウェハ領域分類処理方法を示す（Ｓ５００等は処理ステップを表す）。本分類処理は、図１で言えば特に１０の処理に相当する。本実施の形態では、３種類の不良及びその領域、即ち、異物不良領域（Ｅ１）、同心円状不良領域（Ｅ２）、及びクラスタ不良領域（Ｅ３）に分類する方法を示す。処理主体は分類部４００である。
【００７２】
［Ｓ５００］  分類部４００は、製造来歴ＤＢ３０１から、対象ウェハのフェイルビット解析結果２０４等を含むウェハ情報（フェイルビットマップ等）を取得する。
【００７３】
［Ｓ５０１］  分類部４００は、対象ウェハの領域（円形）を、予め定義（設定情報３２等）しておいた任意の領域に分割する（「分割領域（ｒ）」とする）。この分割領域（ｒ）は、異物不良領域（Ｅ１）と、同心円状不良領域（Ｅ２）を分類するための一時的な領域であり、例えば後述のリング状の領域（図４（ａ）の上側）である。
【００７４】
［Ｓ５０２］  分類部４００は、フェイルビット解析結果２０４をもとに、対象ウェハにおけるチップごとにチップ内のシングルビット不良数（Ｎとする）を算出する。
【００７５】
［Ｓ５０３］  分類部４００は、上記Ｓ５０１の分割領域ごとに、上記Ｓ５０２で算出したチップ内のシングルビット不良数（Ｎ）のヒストグラム（Ｈとする）を作成する（後述の図４（ａ）の下側）。
【００７６】
［Ｓ５０４］  分類部４００は、上記Ｓ５０１の分割領域（群）における隣り合う分割領域ごとに、上記Ｓ５０３のヒストグラム（Ｈ）を比較する処理を行う。この時、各分割領域のヒストグラム（Ｈ）において、分布が外れる値は異常値として除去した上で（例えば３σ判定）、隣り合う分割領域同士における分布の有意差を判定する。当該分布の有意差が無いと判定した場合は、当該分割領域同士を合成する。
【００７７】
［Ｓ５０５］（第１の分類）  分類部４００は、第１の分類処理として、上記Ｓ５０４の合成結果であるウエハ面内の複数の領域を対象として、以下の処理を行う。即ち、当該複数の合成領域のうち、各領域におけるチップ当たりの平均シングルビット不良数（Ｎａとする）を比較し、当該値（Ｎａ）が最小の領域を、異物不良の暫定領域とする。そして、それ以外の領域を、同心円状不良の暫定領域とする。この時点での分類は暫定的なものである。Ｎａは、式（９）にて算出する。
【００７８】
【数９】
2011187836.tif 000011
【００７９】
ここで、ChipCountは、各領域に存在するチップ数を、Ｎｐは、異常値以外の各チップ内のシングルビット不良数を示す。
【００８０】
Ｓ５０４で全ての分割領域が１つの領域に合成された場合は、ウェハ全面が異物不良領域（Ｅ１）となるため、同心円状不良領域（Ｅ２）は存在しないこととなる。
【００８１】
［Ｓ５０６］（第２の分類）  分類部４００は、第２の分類処理として、上記Ｓ５０４で異常値として除去したものに対応する複数のチップを対象として当該領域間において、予め定義（例えば設定情報３２）しておいたクラスタ判定基準に基づき、クラスタ不良領域（Ｅ３）を分類する判定を行う。上記異常値が存在しない場合、あるいは、異常値は存在するが、それぞれ、クラスタ判定基準に合致しない場合、クラスタ不良領域（Ｅ３）は存在せず、分類結果は、異物不良領域（Ｅ１）のみ、あるいは異物不良領域（Ｅ１）および同心円状領域（Ｅ２）のみとなる。
【００８２】
[Ｓ５０７]  Ｓ５０５にて分類した、異物不良の暫定領域、および、同心円状不良の暫定領域から、Ｓ５０５のクラスタ領域（Ｅ３）を差し引くことにより、異物不良領域（Ｅ１）、および、同心円状不良領域（Ｅ２）を分類する。
【００８３】
［Ｓ５０８］  全ての対象ウェハについて上記Ｓ５０７までの処理が完了したかどうかを確認し、対象ウェハが存在する場合（Ｓ５０８−Ｎ）は、Ｓ５００に戻って同様の処理を繰り返す。上記処理フローの結果により、各ウェハが各種の不良領域（Ｅ１，Ｅ２，Ｅ３）へ分類される。
【００８４】
＜分類処理方法＞
図４は、分類部４００における各種の不良領域（Ｅ１，Ｅ２，Ｅ３）への分類処理方法の概念や具体例について示している。前記図３のフローに従って説明する。
【００８５】
図４（ａ）は、前記Ｓ５００からＳ５０３までの例を示している。上側に示すウェハ領域において、各領域ｒａ〜ｒｅは、Ｓ５０１の分割領域（ｒ）の例を示す。また下側に示すグラフにおいて、Ｈａ〜Ｈｅは、Ｓ５０３のヒストグラム（Ｈ）の作成結果の例であり、上側の領域ｒａ〜ｒｅごとのヒストグラム（Ｈ）である。本例ではＨａ〜Ｈｄで類似の分布であり、Ｈｅ（外周の分割領域ｒｅに対応）のみ大きく異なる分布となっている場合である。また、それらヒストグラム（Ｈ）のうち、ｂ１，ｃ１，ｄ１は、Ｓ５０４の異常値の例であり、ヒストグラム（Ｈ）における分布（主な分布）から外れる異常値の例を示す。この異常値は、例えば公知の３σ（シグマ）判定などによって抽出する。
【００８６】
上記分割領域（ｒａ〜ｒｅ）の定義は、同心円状不良領域（Ｅ２）の判定用である。即ち、ウェハ面内で、例えば膜厚のばらつきのように、領域性を持って変化する不良（不良箇所）を判定することに対応して定義される情報である。従来、ウェハ製造において、ウェハ面（円形領域）の中心から半径方向で膜厚が目標値に対してばらつきが発生し得るという経験（傾向、特性）等を考慮して、本例のように、リング状（複数の同心円の円周状）の分割領域（ｒ）を定義している。その他、膜厚ばらつき等に限らず、上記経験等に応じて、分割領域（ｒ）やそれを含む領域性の判定基準等を定義して用いることで、所定の種類の同心円状不良領域（Ｅ２）を判定（分類）する構成としてもよい。
【００８７】
図４（ｂ）は、前記Ｓ５０４からＳ５０５までの例を示している。領域Ａは、前記Ｓ５０４の領域合成の結果である。前記ヒストグラム（Ｈ）の分布の有意差判定の結果、有意差が無いと判定された、例えば図４（ａ）の４つの分割領域ｒａ，ｒｂ，ｒｃ，ｒｄが、１つに合成されることにより、図４（ｂ）の領域Ａとして再定義されている。領域Ａに対応したヒストグラムはＨＡで示す。図４（ｂ）の領域Ｂは、合成されない例であり、図４（ａ）の領域ｒｅと同じであり、対応するヒストグラムはＨＢ（＝Ｈｅ）である。図４（ｂ）の下側のヒストグラム（ＨＡ，ＨＢ）において、ＨＡのうち、Ａ１は、領域Ａにおいて異常値を示す。
【００８８】
ここで、前記Ｓ５０５のように、図４（ｂ）の領域Ａと領域Ｂ（領域ｒｅ）とにおいて、チップ当たりの平均シングルビット不良数（Ｎａ）を比較することにより、当該値（Ｎａ）が小さい領域（最小の領域）、例えば領域Ａが、異物不良領域（Ｅ１）であると分類され、それ以外の領域（当該値が大きい領域）、例えば領域Ｂ（領域ｒｅ）が、同心円状不良領域（Ｅ２）であると分類される。
【００８９】
図４（ｃ）は、前記Ｓ５０６の例を示している。予め定義しておいた判定方法（クラスタ判定基準）に基づき、クラスタ不良領域（Ｅ３）が判定され抽出される。第１の分類処理（Ｓ５０５）で一旦分類された領域（Ｅ１，Ｅ２）の中から判定で抽出された領域が、クラスタ不良領域（Ｅ３）として分類（再定義）される。この際のクラスタ判定基準は、例えばウェハ領域における（複数の）異常値に対応するチップの隣接性（言い換えればクラスタ性）を、所定の閾値を用いて判定（例えば距離や密度、連続性などの判定）する方法などが適用できる。
【００９０】
クラスタ判定基準の一例として、例えば以下の方法を用いる。初めに、任意の１つの異常値に対応するチップの座標を抽出し、その上下左右の合計移動距離がn以内となるチップ（nは、設定情報３２にて設定）内に、その他の異常値に対応するチップが存在するかを確認する。ここで、移動距離nの算出方法は、移動を上下左右のみに限定し（斜め方向の移動は禁止）、移動するごとに移動距離を１ずつカウントした際に、合計移動距離がn以内となる領域を示す。例えば、真上、真下、真横方向に移動する場合には、前記任意の１つの異常値に対応するチップの座標からn個目までのチップが該当する。一方、斜め方向の場合は、横方向（または縦方向）に移動した後に、縦方向（または横方向）に移動し、その合計移動距離がn以内のチップが該当する。
【００９１】
そして、異常値に対応するチップが存在する場合には、その異常値に対応するチップを対象として、再び上下左右の合計移動距離がn以内となるチップ内に異常値が存在するかを確認する（複数存在する場合はそれぞれについて実施）。異常値に対応するチップが存在しなくなるまで、繰返し判定を行い、前記合計移動距離の判定によって抽出された、異常値に対応するチップの合計数が閾値（設定情報３２にて設定）を超える場合に，前記合計移動距離の判定によって抽出された、異常値に対応するチップ、および、それら異常値に対応するチップの上下左右の合計移動距離がそれぞれn以内となるチップをクラスタ領域とする。
【００９２】
上記の結果、図４（ｃ）及び図１の１０１〜１０３のような分類が得られる。図４（ｃ）の領域Ｃは、クラスタ不良領域（Ｅ３）として分類された例である。
【００９３】
本実施の形態では、上記のような分類処理により、少なくとも、Ｅ１〜Ｅ３の３種類の不良、即ち異物不良領域（Ｅ１）と２種類の特性不良領域（Ｅ２，Ｅ３）とに分類し、各領域の不良率（Ｋ１l，Ｔ１f，Ｔ２f）等を算出し（図１）、更に不良原因調査等を実施して、ユーザへ各種情報を表示すること等ができる。
【００９４】
以下、図５〜図９は、結果出力部４０４での出力における、不良領域の分類結果や解析結果等に関する表示例を示す。ユーザが見る端末画面等に対して画像やグラフや表などを表示する例である。
【００９５】
＜表示例１＞
図５は第１の表示例を示す。上側の表示は、各ウェハ（例：ａ〜ｈ）におけるチップ（矩形領域）の良（白）／不良（黒）の領域を示す。各ウェハ（ａ〜ｈ）は、電気テスト結果２０３として得られたウェハマップに、分類部４００での分類結果情報を重ね合わせて表示した例である。ここで、分類部４００では、製造来歴ＤＢ３０１に保存されている、フェイルビット解析結果２０４から、シングルビット不良数、あるいは、任意のフェイルビット不良数（ユーザによりフェイルビットモード等を任意指定可能）を対象として、各ウェハを、前述した、異物不良領域（Ｅ１）、同心円状不良領域（Ｅ２）、及びクラスタ不良領域（Ｅ３）に分類する。
【００９６】
例えばａのウェハの例（図４（ｃ）及び図１の分類結果に対応）を見ると、Ｅ１の領域内では不良チップ（黒）がランダムに分布しており、またＥ２の外周の領域内では同心円状に不良チップ（黒）が多く、および、Ｅ３の矩形領域内ではクラスタ状に不良チップ（黒）が多いこと等がわかる。
【００９７】
下側の表示は、上側のウェハ領域に対応した不良率のグラフを示す。このグラフでは、横軸を各ウェハ（ａ〜ｈ）とし、縦軸では、上記電気テスト結果２０３から算出される各ウェハの平均不良率［％］を表示している。例えば、ａ，ｅ，ｆ等のウェハではチップの不良率が高いことがわかる。
【００９８】
図５の表示例に係わり、表示するマップは、上記電気テスト結果２０３によるもの以外に、フェイルビット解析結果２０４、インライン検査結果２０２等によるものを同様に表示してもよい。その場合、図５の下側のグラフでは、表示するマップに応じて、フェイルビットモード別不良率や欠陥数などの情報が表示されることになる。
【００９９】
＜表示例２＞
図６は第２の表示例を示す。上側の表示では、図５のウェハマップ（ａ〜ｈ）のうち、分類部４００での分類結果に基づき、異物不良領域（Ｅ１）に該当する領域（例：Ｒａ，Ｒｂ，……，Ｒｈ）のみが表示される場合である（他の領域は例えば白表示とした）。また、下側のグラフでは、計算部４０１で算出した、ウェハごとの工程別異物不良率（Ｋ１l）を示す。例えば工程Ｌ１〜Ｌ５別である。この工程別異物不良率（Ｋ１l）は、上記表示するマップ（ウェハのＥ１の領域）のフェイルビットモード別不良率（図１の１１１（Ｆ１f））と、予めＣＡＡシミュレーションツール２０６を用いて算出して、クリティカルエリアＤＢ３０２に保存しておいた該当製品の工程別フェイルビットモード別のクリティカルエリアの情報と、を用いて計算部４０１で算出された結果（図１の１３（Ｋ１l））に相当する。その他に、電気テスト結果２０３から算出される、対象領域の平均不良率[％]や、対象領域のインライン検査結果２０２等によるものを同様に表示してもよい。
【０１００】
＜表示例３＞
図７は第３の表示例を示す。上側の表示では、図５のウェハマップ（ａ〜ｈ）のうち、分類部４００での分類結果に基づき、２種類の特性不良領域、即ち同心円状不良領域（Ｅ２）とクラスタ不良領域（Ｅ３）、に該当する領域（例：Ｔａ１，Ｔａ２，Ｔｂ１，Ｔｃ１，……，Ｔｈ１）を表示する場合である（他の領域は例えば白表示とした）。なおＥ２とＥ３の一方または両方のいずれの表示としてもよい（ユーザが任意指定可能）。
【０１０１】
また、下側のグラフには、上記各領域（Ｔａ１等）のフェイルビットモード別不良率（Ｔ１f，Ｔ２f）を示している。例えばフェイルビットモードＡ〜Ｄ別である。算出部４０２で算出した、上記表示するマップの領域（Ｅ２，Ｅ３）ごとのフェイルビットモード別不良率（図１の１１２（Ｆ２f），１１３（Ｆ３f））から、それぞれの領域に面積換算した異物不良領域（Ｅ１）のフェイルビットモード別不良率（図１の１１１（Ｆ１f×α、Ｆ１f×β））を差し引いて得られる結果（Ｔ１f，Ｔ２f）に相当する。その他に、電気テスト結果２０３から算出される、対象領域の平均不良率[％]や、対象領域のインライン検査結果２０２等によるものを同様に表示してもよい。
【０１０２】
＜表示例４＞
図８は第４の表示例を示す。本例は、対応表（テーブル）の形式であり、表示する項目（列）として、「ウェハ名」（前記ウェハａ〜ｈ等）、「領域」（前記図６の異物不良領域Ｒａ等）、「工程名」（前記図６の工程Ｌ１等）、「不良率［％］」、「インライン検査結果」、「物理解析結果」などを有する。これら各種情報を対応付けた結果を表示する。対応付けの処理は調査部４０３が行う。本例では、解析対象とした、全ウェハ（領域）、及び全工程の結果を表示している。図６（第２の表示例）のグラフに示した、ウェハごとの工程別異物不良率（Ｋ１l）と、製造来歴ＤＢ３０１から取得した、インライン検査結果２０２（本例では、欠陥数、画像、及び解析資料）、及び各種不良解析結果２０５の１つである物理解析結果（本例では、画像、及び解析資料）を表示した例を示す。表示する情報としては、インライン検査結果２０２、及び各種不良解析結果２０５の他、該当工程の製造条件指定情報２００、装置状態監視情報２０１などの関連する情報を表示してもよい。
【０１０３】
前述した製造条件指定情報２００、装置状態監視情報２０１、インライン検査結果２０２、各種不良解析結果２０５等の情報を、製造来歴ＤＢ３０１に登録（格納）する際に、工程情報（当該製品の製造工程を構成する各工程を特定する情報等）を付加しておくことにより、上記対応表で「工程名」として工程別に関連資料等の情報を表示可能となる。
【０１０４】
なお対応付けした結果の表示方法としては、図８のように全情報を表示する以外にも、例えばユーザにより指定される、任意の工程のみ、あるいは任意のウェハのみ等、任意の対象の情報を表示する形としてもよい。
【０１０５】
＜表示例５＞
図９は第５の表示例を示す。対応表の第２の例である。図９の表で表示する項目としては、図８の「領域」（Ｒａ等）や「工程名」の代わりに、「領域」（前記図７の特性不良領域Ｔａ１等）、「フェイルビットモード」（Ａ〜Ｄ等）などを有する。「フェイルビットモード」として、図７（第３の表示例）のグラフに示した領域（Ｔａ１等）ごとに、対応するウェハごとのフェイルビットモード別不良率（図１のＴ１f，Ｔ２f）を表示した例である。
【０１０６】
前述したインライン検査結果２０２、及び各種不良解析結果２０５等の情報を製造来歴ＤＢ３０１に登録する際に、座標情報（ウェハ面内の位置や領域を特定するための座標情報等）を付加しておくことで、「領域」（Ｔａ１等）別に関連資料等の情報を表示が可能となる。
【０１０７】
また、対応付けし結果の表示方法として、図８のように、解析対象とした、全ウェハ、全フェイルビットモードの結果を表示する方法以外に、例えば、指定した任意領域のみ、指定した任意ウェハのみなど、任意の選択対象のみを絞り込んで表示することも可能である。
【０１０８】
＜装置管理例１＞
図１０は、結果出力部４０４の出力結果を用いた、装置管理（半導体製造装置管理）の活用に関する第１の例を示す。この装置管理の活用の処理は、例えば、本不良解析システム２２内（例えば調査部４０３）で行ってもよいし、管理システム２１等で行ってもよい。図１０は、計算部４０１で計算した任意（ユーザが指定可能）の工程別異物不良率（例えば工程Ａ）を横軸、インライン検査結果２０２として得られた同工程（工程Ａ）の欠陥数を縦軸として、ウェハ別にプロットしたグラフを示す。
【０１０９】
インライン検査結果２０２では、欠陥に関する情報として、電気的に不良となる致命欠陥と、不良とならない欠陥とが混在しており、工程によって、その比率や、欠陥検査感度が異なる。そのため、目標不良率（不良率を抑える目標値）を達成するために、各工程の欠陥数の規格管理値を定量的に設定することが、従来一般的には困難である。そのため、本例では、計算部４０１で計算した任意の工程別異物不良率（例えば工程Ａ）と欠陥数との関係を用いている。その結果、図１０のグラフのように、工程別異物不良率と欠陥数との相関が高い場合、欠陥数と工程別異物不良率をモデル化できる。そのため、当該モデル（相関）に基づき、インライン検査直後に得られる欠陥数の情報（インライン検査結果２０２に含まれる）から、工程別異物不良率の推定が可能となり、図１０のように、工程（工程Ａ）の目標不良率の値（Ｘで示す）に対する欠陥数の規格管理値（Ｙで示す）の設定に活用することができる。
【０１１０】
また図１０のグラフで、ｓで示すウェハは、他の同程度の工程別異物不良率のウェハに対して、欠陥数が多い。これは、検査結果（例えばインライン検査結果２０２）に虚報が含まれている可能性が考えられる。一方、ｔで示すウェハは、他の同程度の不良率のウェハに対して欠陥数が少ない。これは、欠陥検査（例えばインライン検査に含まれる）で見落としている可能性が考えられる。このようなウェハ（相関から外れる値）が増えた場合、欠陥検査装置（例えば２０，２１に含まれる）の感度調整が必要と判断できる。そのため、本方法は、上記欠陥検査装置などの管理にも活用でき、品質向上等に効果的である。
【０１１１】
＜装置管理例２＞
図１１は、上記装置管理の活用に関する第２の例を示す。図１１の例では、分類部４００での分類結果（及び製造来歴ＤＢ３０１の情報等）に基づき、例えば「ウェハ１」〜「ウェハ３」のうち、特異な不良（特性不良）が発生した「ウェハ２」に関しての原因装置・原因工程（不良の原因として推定される半導体製造装置や製造工程）等の絞り込みの処理を実施した例を示す。特に、不良の原因に関して工程よりも詳しい単位での絞り込み等を可能とした例である。この処理は例えば不良解析システム２２内（調査部４０３等）で行われる。
【０１１２】
図１１のように、対象として、ウェハ、工程（半導体製造工程、例えばエッチング工程）、処理（例えばエッチング工程を構成する詳細工程）、装置（半導体製造装置、例えばエッチング装置）、チャンバ（例えばエッチング装置内のチャンバ）、その他、制御条件、等を各々１つ以上有する。そして例えば、「ウェハ１」は、「工程Ｘ＿処理ａ」の「装置ａ−１」の「チャンバＡ」と、「工程Ｘ＿処理ｂ」の「装置ｂ−１」の「チャンバＡ」で処理され、「ウェハ２」は、「工程Ｘ＿処理ａ」の「装置ａ−１」の「チャンバＢ」と、「工程Ｘ＿処理ｂ」の「装置ｂ−１」の「チャンバＡ」で処理され、「ウェハ３」は、「工程Ｘ＿処理ａ」の「装置ａ−１」の「チャンバＡ」と、「工程Ｘ＿処理ｂ」の「装置ｂ−２」の「チャンバＣ」で処理された場合である。この場合において、本方法により、「ウェハ２」での特性不良の発生（分類）に基づき、その特性不良の原因を絞り込む処理を行う。また、原因として複数推定される場合は、それらを順位付けて出力する処理などを行う。この場合、「ウェハ２」に係る要素のうち、「ウェハ２」のみが共通で使用した「工程Ｘ＿処理ａ」の「装置ａ−１」の「チャンバＢ」が、上記絞り込みの結果（最高順位）として得られる。なお、「工程Ｘ＿処理ｂ」の「装置ｂ−１」の「チャンバＡ」は、「ウェハ２」以外に「ウェハ１」でも使用しているので、上記絞り込みの結果（最高順位）としては得られない（もしくは低順位として得られる）。
【０１１３】
＜効果等＞
以上説明したように、実施の形態によれば、複数のウェハ面内の不良（領域）の分類の手法に関して、同一ウェハで発生する異物不良領域（Ｅ１）及び複数（２つ）の種類の特性不良領域（同心円不良領域（Ｅ２）、クラスタ不良領域（Ｅ３））を含む少なくとも３種類についての高精度な分類及び解析等を実現している。また、本方法では、電気テスト結果２０３等を有効に活用し、各種の不良（領域）の分類、及びそれら不良領域ごとに原因要素（工程、装置、チャンバ、処理、条件等）の特定または推定等の効率化などを実現している。また、本方法では、各種表示例のようにユーザに対してわかりやすく情報を提示することができ、ユーザによる原因推定等の作業を支援できる。また、本分類結果を含む不良解析結果の情報と、製造来歴ＤＢ３０１の情報（２００〜２０５）等を比較して調査・詳細解析等を行うことを実現している。これにより、例えば不良原因（工程等）の絞り込み等を行うことができ（例えば図１１）、不良原因の究明に係るターンアラウンドタイム（時間等）の短縮化を支援すること等ができる。
【０１１４】
特に本方法によれば、ウェハ面内を不良の種類（不良原因）別に精度良く分類することにより、異物不良、及び特性不良を原因別に高精度で定量化できる。その結果、例えば任意の不良発生率が高いウェハとそうでないウェハを選出し、それぞれの製造来歴等（装置、条件等）の比較解析等により、原因要素（工程等）を速やかに特定または推定等が可能となり、不良原因の究明の支援・加速化により、歩留り垂直立ち上げに貢献できる。
【０１１５】
近年、配線ピッチの微細化が進み、異物不良のみならず特性不良の発生率も増大している。そのため、歩留り垂直立上げのためには、ウェハで発生する異物不良、及び特性不良の原因を切り分け、並行して対策を進めていくことが有効、重要となる。そこで、本実施の形態で説明したように、ウェハ面内のフェイルビットモード別不良率からウェハ面内を自動的に領域分類し、不良原因を推定する手法を考えた。
【０１１６】
従来の領域分類手法では、周囲の領域と比較して不良率が高い領域をクラスタ不良領域と分類していたため、ウェハ面内の膜厚分布のように同心円状不良の抽出精度が低かった。これに対し、本実施の形態では、ウェハ領域を、同心円状不良領域（Ｅ２）を含む少なくとも３種類に分類する手法により、ウェハの分類精度向上を図った。更に、得られた分類領域ごとのフェイルビットモード別不良率等の活用により、異物不良及び複数の種類の特性不良の特徴を、ウェハごとに定量化する手法を実現している。
【０１１７】
その結果、例えば、任意の不良原因に着目した際に、該当の不良が発生しているウェハ（不良率が高いウェハ）と発生していないウェハ（不良率が低いウェハ）とを選出（切り分け）し、それぞれの製造来歴情報等の比較解析等により、不良の原因に係る要素である工程、装置、チャンバ、処理、条件等の違いを明らかにし、当該原因要素の特定や絞り込み等ができる。
【０１１８】
また、特性不良起因のフェイルビットモード別不良率の特徴から、ウェハごとの特性不良の原因を分類し、それぞれの分類結果から、例えば物理解析対象ウェハを選定することにより、原因の異なる特性不良を抽出できる確率が高くなるため、物理解析の適正化を支援できる。これらは、不良要因の早期解明による、歩留り向上に貢献する。
【０１１９】
（変形例１）
上記実施の形態の変形例として以下が可能である。前記ヒストグラムの作成の処理、例えば実施の形態の図３のＳ５０３等では、フェイルビットモードに関してシングルビットモードを考慮し、シングルビット不良数（Ｎ）を用いたヒストグラム（Ｈ）を作成する処理とした。これに限らず、縦ペアビット、ビットラインなど、異なるフェイルビットモードを用いて、ヒストグラム（Ｈ）の作成などの処理を行う形態も可能である。また、任意の複数のフェイルビットモードの合計値を用いること、あるいは、任意の複数のフェイルビットモードの有意差判定を行うことも可能である。
【０１２０】
（変形例２）
前述の実施の形態では、ある特定の、温度、電源電圧のテスト条件下での、フェイルビット解析結果（フェイルビット解析結果２０４）を対象として、ウェハ領域の分類や不良原因究明などに係る不良解析処理を行っている。これに限らず、変形例として、温度や電源電圧が異なる複数のフェイルビットテスト条件下で取得したフェイルビット解析結果を上記対象として不良解析処理を行う形態も可能である。
【０１２１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１２２】
本発明は、半導体メモリその他の半導体デバイス等の製造システム等に利用可能である。
【符号の説明】
【０１２３】
１，１０，１４…処理、１１…フェイルビットモード別不良率，１２…ＣＡＡシミュレーション結果（工程別フェイルビットモード別のクリティカルエリア）、１３…工程別異物不良率（Ｋ１l）、２０…半導体製造装置、２１…管理システム、２２…不良解析システム、３０…不良解析部、３１…解析結果、３２…設定情報、１００…フェイルビットマップ、１０１…異物不良領域（Ｅ１）、１０２…同心円状不良領域（Ｅ２）、１０３…クラスタ不良領域（Ｅ３）、１１１…フェイルビットモード別不良率（Ｆ１f）、１１２…フェイルビットモード別不良率（Ｆ２f）、１１３…フェイルビットモード別不良率（Ｆ３f）、１４１…第１の特性不良に起因するフェイルビットモード別不良率（Ｔ１f）、１４２…第２の特性不良に起因するフェイルビットモード別不良率（Ｔ２f）、２００…製造条件指定情報、２０１…装置状態監視情報、２０２…インライン検査結果、２０３…電気テスト結果、２０４…フェイルビット解析結果、２０５…各種不良解析結果、２０６…ＣＡＡシミュレーションツール、３０１…製造来歴データベース、３０２…クリティカルエリアデータベース、４００…不良マップ領域分類部、４０１…工程別異物不良率計算部、４０２…特性不良起因フェイルビットモード別不良率算出部、４０３…不良原因調査部、４０４…結果出力部。
【図１】
2011187836.tif 000012
【図２】
2011187836.tif 000013
【図３】
2011187836.tif 000014
【図４】
2011187836.tif 000015
【図５】
2011187836.tif 000016
【図６】
2011187836.tif 000017
【図７】
2011187836.tif 000018
【図８】
2011187836.tif 000019
【図９】
2011187836.tif 000020
【図１０】
2011187836.tif 000021
【図１１】
2011187836.tif 000022