(57)【要約】【課題】絶縁入出力回路による励磁信号位相遅れを補正することで，電磁ノイズにロバストで正確にレゾルバを模擬することが可能なレゾルバ模擬回路を提供する。【解決手段】絶縁入力回路１出力の励磁信号を入力して励磁信号の位相θｄ＝θｘ−Δθｉを推定して出力する励磁位相検知回路と，該励磁位相検知回路の出力θｄから絶縁入力回路１や絶縁出力回路９０および９１によって生じる位相遅れ分（Δθｉ＋Δθｏ）だけ補正する位相補正器と，絶縁入力回路１の出力の励磁信号の振幅を出力するピークホールド回路と，レゾルバ信号生成器３の代りに，位相補正器出力θと所定変圧比Ｇと回転子位相αと前記ピークホールド回路出力の励磁信号の振幅ＶとからＶ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θ）で表される正弦変調信号とＶ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θ）で表される余弦変調信号とを求めて出力する第２レゾルバ信号生成器とで構成される。【選択図】図１
2011220742.tif 000002
【特許請求の範囲】
【請求項１】
１相励磁２相出力方式のレゾルバを模擬するレゾルバ模擬回路であって，模擬されるレゾルバに入力される励磁信号Ｅｉを絶縁入力回路によって絶縁入力し，レゾルバ信号生成器で該励磁信号を前記模擬されるレゾルバの回転子位相αの正弦と所定変圧比Ｇで振幅変調した正弦変調信号と，前記励磁信号を前記回転子位相αの余弦と前記所定変圧比Ｇで振幅変調した余弦変調信号とを求めて，絶縁出力回路で絶縁出力するレゾルバ模擬回路において，
前記絶縁入力回路出力の励磁信号を入力して該励磁信号の位相θｄを推定して出力する励磁位相検知回路と，該励磁位相検知回路の出力θｄから前記絶縁入力回路や前記絶縁出力回路によって生じる位相遅れ分だけ補正する位相補正器と，前記絶縁入力回路の出力の励磁信号の振幅を出力するピークホールド回路と，前記レゾルバ信号生成器の代りに，前記位相補正器出力θと前記所定変圧比Ｇと前記回転子位相αと前記ピークホールド回路出力の前記励磁信号の振幅ＶとからＶ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θ）で表される正弦変調信号とＶ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θ）で表される余弦変調信号とを求めて出力する第２レゾルバ信号生成器を具備することを特徴とするレゾルバ模擬回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，モータを負荷とするインバータの試験を行うインバータ試験装置などに使用されるもので，モータに装着されるレゾルバを模擬する回路に関するものである。
【背景技術】
【０００２】
モータを負荷とするインバータの試験を行うインバータ試験装置には，モータを模擬するモータ模擬装置がある。モータ模擬装置の端子から見た電気的特性は，所定電気的パラメータを持つモータと等価となる。よって，モータ模擬装置のパラメータを変更するだけで，さまざまな電気的パラメータのモータを被試験インバータに接続した場合の被試験インバータの試験が可能となる。
【０００３】
レゾルバが装着されたモータを模擬するためには，モータ模擬装置にはレゾルバ模擬回路が必要となる。１相励磁２相出力方式のレゾルバを模擬する従来の回路例を図３に示す。レゾルバは，１相の励磁信号Ｅｉを入力し，２相の信号Ｅｏ１，Ｅｏ２を出力するもので，Ｅｉ＝Ｖｘ・ｓｉｎ（θｘ）の正弦波状の励磁信号Ｅｉを絶縁入力回路１で絶縁入力する。レゾルバの回転子の回転角周波数指令ωを積分器１０で積分してレゾルバの回転子位相αを得る。レゾルバ信号生成器３は，回転子位相αと模擬するレゾルバの変圧比相当の所定変圧比Ｇと絶縁入力回路１の出力を入力して正弦変調信号Ｅａ１と余弦変調信号Ｅａ２を出力する。
【０００４】
レゾルバ信号生成器３において，正弦発生器７４は入力したαを位相とし振幅１の正弦を求めて出力する。同様に余弦発生器７５は入力したαを位相とし振幅１の余弦を求めて出力する。正弦発生器７４と余弦発生器７５の出力はそれぞれ乗算器１１と１２によって模擬するレゾルバの変圧比相当の所定変圧比Ｇ倍される。それらはそれぞれ，乗算型ＤＡ８０と８１のディジタル入力Ｄに入力されアナログに変換されると同時に乗算型ＤＡ８０と８１のレファレンス入力Ｒに入力されている絶縁入力回路１の出力と乗算されて正弦変調信号Ｅａ１と余弦変調信号Ｅａ２となる。それらはそれぞれ絶縁出力回路９０と９１とで絶縁出力されてレゾルバの２相出力信号Ｅｏ１，Ｅｏ２となる。よって２相出力信号Ｅｏ１，Ｅｏ２は，
【０００５】
(数１)
Ｅｏ１＝Ｖｘ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θｘ）・・・・・式１
Ｅｏ２＝Ｖｘ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θｘ）・・・・・式２
【０００６】
となり，励磁信号Ｅｉ入力で回転子位相αで変圧比Ｇのレゾルバの２相出力と等価な出力が得られることとなり，レゾルバを模擬することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１８９６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
絶縁入力回路１や絶縁出力回路９０及び９１は，信号を電気的に絶縁して伝達するものであるが，その伝達応答には限界があり，位相遅れやゲインの低下などを伴う。特に絶縁入力回路１には励磁信号に含まれる電磁ノイズを除去するために低域通過フィルタが入っている場合があり，絶縁入力回路１の入出力間には位相やゲインの大きなずれが生じることとなる。すると絶縁入力回路１の出力信号Ｅｘは，Ｅｘ＝Ｖ・ｓｉｎ（θｘ−Δθｉ）となる。ここで，Ｖ＝φｉ・Ｖｘでφｉは絶縁入力回路１のゲイン変換率で通常１未満の値となる。またΔθｉは絶縁入力回路１による遅れ位相である。同様に絶縁出力回路９０および９１のゲイン変換率をφｏ，遅れ位相をΔθｏを考慮すると式１と式２はそれぞれ
【０００９】
(数２)
Ｅｏ１＝φｉ・φｏ・Ｖｘ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θｘ−Δθｉ−Δθｏ）・・式３
Ｅｏ２＝φｉ・φｏ・Ｖｘ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θｘ−Δθｉ−Δθｏ）・・式４
【００１０】
となる。ここでθｘは高周波数で変化するのに対し，αは比較的低周波数でしか変化しないので位相遅れの影響はθｘにのみ現れるとしている。
【００１１】
以上より，本発明で解決しようとする問題点は，絶縁入力回路１や絶縁出力回路９０および９１によって励磁信号の位相が遅れることによって，レゾルバと等価な信号を出力できなくなることである。なお振幅の低下も発生するが，所定変圧比Ｇを補正することで対応可能である。
【課題を解決するための手段】
【００１２】
本発明は、上記問題点を解決するために，絶縁入力回路１出力の励磁信号を入力して励磁信号の位相θｄ＝θｘ−Δθｉを推定して出力する励磁位相検知回路と，該励磁位相検知回路の出力θｄから絶縁入力回路１や絶縁出力回路９０および９１によって生じる位相遅れ分（Δθｉ＋Δθｏ）だけ補正する位相補正器と，絶縁入力回路１の出力の励磁信号の振幅を出力するピークホールド回路と，レゾルバ信号生成器３の代りに，位相補正器出力θと所定変圧比Ｇと回転子位相αと前記ピークホールド回路出力の励磁信号の振幅ＶとからＶ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θ）で表される正弦変調信号とＶ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θ）で表される余弦変調信号とを求めて出力する第２レゾルバ信号生成器を具備する。
【００１３】
請求項１の発明によると、１相励磁２相出力方式のレゾルバを模擬するレゾルバ模擬回路であって，模擬されるレゾルバに入力される励磁信号Ｅｉを絶縁入力回路によって絶縁入力し，レゾルバ信号生成器で該励磁信号を前記模擬されるレゾルバの回転子位相αの正弦と所定変圧比Ｇで振幅変調した正弦変調信号と，前記励磁信号を前記回転子位相αの余弦と前記所定変圧比Ｇで振幅変調した余弦変調信号とを求めて，絶縁出力回路で絶縁出力するレゾルバ模擬回路において，前記絶縁入力回路出力の励磁信号を入力して該励磁信号の位相θｄを推定して出力する励磁位相検知回路と，該励磁位相検知回路の出力θｄから前記絶縁入力回路や前記絶縁出力回路によって生じる位相遅れ分だけ補正する位相補正器と，前記絶縁入力回路の出力の励磁信号の振幅を出力するピークホールド回路と，前記レゾルバ信号生成器の代りに，前記位相補正器出力θと前記所定変圧比Ｇと前記回転子位相αと前記ピークホールド回路出力の前記励磁信号の振幅ＶとからＶ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θ）で表される正弦変調信号とＶ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θ）で表される余弦変調信号とを求めて出力する第２レゾルバ信号生成器を具備することを特徴とするレゾルバ模擬回路である。
【発明の効果】
【００１４】
本発明の励磁位相検知回路の出力は，絶縁入力回路１による位相遅れを伴った励磁信号の位相であるθｄ＝θｘ−Δθｉとなるが，位相補正器でその位相遅れ分Δθｉを補正するだけでなく，絶縁出力回路９０および９１によって発生する位相遅れ分Δθｏを前もって補正することができるので，絶縁出力回路９０および９１の出力の励磁信号の位相は入力した励磁信号Ｅｉと同位相である式１および式２で表される信号を出力することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のレゾルバ模擬回路の一例を示した説明図である。（実施例１）
【図２】本発明の第２レゾルバ信号生成器を実施例１とは異なる構成で表した説明図である。（実施例２）
【図３】従来のレゾルバ模擬回路の一例を示した説明図である。
【発明を実施するための形態】
【００１６】
励磁信号の絶縁入力回路や絶縁出力回路による位相遅れを補正するという目的を、実現した。
【実施例１】
【００１７】
図１は、本発明のレゾルバ模擬回路の１実施例を表している。励磁信号Ｅｉ＝Ｖｘ・ｓｉｎ（θｘ）は，絶縁入力回路１で絶縁入力されてＥｘ＝Ｖ・ｓｉｎ（θｘ−Δθｉ）となる。ここで，Ｖ＝φｉ・Ｖｘでφｉは絶縁入力回路１のゲイン変換率で通常１未満の値となる。またΔθｉは絶縁入力回路１による遅れ位相である。絶縁入力回路１出力は，励磁位相検知回路２に入力される。励磁位相検知回路２は，ゼロクロスコンパレータ２１とＰＬＬ回路２２で構成される。ゼロクロスコンパレータ２１は，入力波形が正の時は１，負の時は０という信号を出力し，ＰＬＬ回路２２は位相同期回路で，ゼロクロスコンパレータ２１の出力に同期した位相θｄを出力する。従って励磁位相検知回路２の出力θｄは，絶縁入力回路１出力の位相と一致することとなりθｄ＝θｘ−Δθｉとなる。位相補正器５２は，励磁位相検知回路２出力のθｄに絶縁入力回路１による位相遅れ分Δθｉと絶縁出力回路９０及び９１による位相遅れ分Δθｏを加算したθ＝θｄ＋Δθｉ＋Δθｏ＝θｘ＋Δθｏを出力する。ピークホールド回路４は，絶縁入力回路１出力の振幅Ｖを出力する。第２レゾルバ信号生成器６は，位相補正器５２出力θと前記所定変圧比Ｇと前記回転子位相αとピークホールド回路４出力ＶとからＥａ１＝Ｖ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θ）で表される正弦変調信号とＥａ２＝Ｖ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θ）で表される余弦変調信号とを求めて出力する。それらＥａ１，Ｅａ２は図３の従来技術と同様に絶縁出力回路９０及び９１によって絶縁出力されてＥｏ１，Ｅｏ２となる。なお絶縁出力回路９０及び９１を通すことで，位相がΔθｏだけ遅れ，振幅がφｏ倍される。従って，本発明のＥｏ１，Ｅｏ２は，
【００１８】
(数３)
Ｅｏ１＝φｉ・φｏ・Ｖｘ・Ｇ・ｓｉｎ（α）・ｓｉｎ（θｘ）・・式５
Ｅｏ２＝φｉ・φｏ・Ｖｘ・Ｇ・ｃｏｓ（α）・ｓｉｎ（θｘ）・・式６
【００１９】
となり，絶縁入力回路１に入力された励磁信号Ｅｉと同位相の信号を出力することができる。なお，振幅は（φｉ・φｏ）だけ低下することになるが，その分だけ所定変圧比Ｇを補正することで対応可能である。
【００２０】
第２レゾルバ信号生成器６の詳細な説明を行う。加減算器６１でθとαの差を求め，余弦発生器６６と正弦発生器６７に入力して，振幅１で位相（α―θ）の余弦と正弦を求める。また，加算器６３でθとαの和を求め，余弦発生器６５と正弦発生器６８に入力して，振幅１で位相（α＋θ）の余弦と正弦を求める。加減算器６２は，余弦発生器６６と余弦発生器６５との差を求め，加減算器６４は，正弦発生器６８と正弦発生器６７との差を求める。加減算器６２と６４の出力はそれぞれ乗算器７０と７１によってＧ／２倍されて乗算型ＤＡ８０と８１のディジタル入力Ｄに入力される。乗算型ＤＡ８０と８１は，ディジタル入力Ｄに入力された数値をアナログに変換すると同時に乗算型ＤＡ８０と８１のレファレンス入力Ｒに入力されているピークホールド回路４出力のＶを乗算して，正弦変調信号Ｅａ１と余弦変調信号Ｅａ２として出力する。このような構成とすることで計算の複雑な乗算器を７０と７１の２つにすることができる。
【００２１】
第２レゾルバ信号生成器６の別の構成例を図２に示す。αを正弦発生器７４と余弦発生器７５に入力して，振幅１で位相αの正弦と余弦を求め，それらをそれぞれ乗算器７６と７７に出力する。θを正弦発生器７３に通して振幅１で位相θの正弦を求め，乗算器７８で所定変圧比Ｇとの積を求める。乗算器７６と７７は，それぞれ正弦発生器７４出力と乗算器７８との積と，余弦発生器７５出力と乗算器７８との積を求め，それぞれ乗算型ＤＡ８０と８１のディジタル入力Ｄに入力される。乗算型ＤＡ８０と８１は，ディジタル入力Ｄに入力された数値をアナログに変換すると同時に乗算型ＤＡ８０と８１のレファレンス入力Ｒに入力されているピークホールド回路４出力のＶを乗算して，正弦変調信号Ｅａ１と余弦変調信号Ｅａ２として出力する。図２に示される第２レゾルバ信号生成器６構成例では図１に比べて簡単な構成ではあるが，計算の複雑な乗算器が７６，７７，７８の３つが必要となる。
【産業上の利用可能性】
【００２２】
本発明のレゾルバ模擬回路では，レゾルバと同様に入力した励磁信号に対して位相遅れがない信号を出力することができるので，正確にレゾルバを模擬することができる。また励磁信号を取り込む際に電磁ノイズなどを除去するためのフィルタを挿入しても，位相遅れのない信号を出力可能なので，ノイズに強いレゾルバ模擬回が提供できる。
【００２３】
従来技術の一例の図３に示されたレゾルバ模擬回路に対して，本発明の実施例である図１のレゾルバ模擬回路は非常に複雑な構成となっているが，その大部分であるＰＬＬ回路２２から乗算器７０と７１までの図中の５の部分を容易にＦＰＧＡで実現することが可能であるため，複雑な構成は欠点とはならず産業上大いに利用可能である。
【符号の説明】
【００２４】
１    絶縁入力回路
１０  積分器
２    励磁位相検知回路
２１  ゼロクロスコンパレータ
２２  ＰＬＬ回路
３    レゾルバ信号生成器
４    ピークホールド回路
５    ＦＰＧＡ
５２  位相補正器
６    第２レゾルバ信号生成器
６１，６２，６４  加減算器
６３  加算器
６９  １／２倍器
６５，６６，７５  余弦発生器
６７，６８，７３，７４  正弦発生器
１１，１２，７０，７１，７６，７７，７８  乗算器
８０，８１  乗算型ＤＡ
９０，９１  絶縁出力回路
【図１】
2011220742.tif 000003
【図２】
2011220742.tif 000004
【図３】
2011220742.tif 000005