(57)【要約】【課題】従来のマルチサイト・テストやコンカレント・テストにおける各種の問題点の少なくとも一部を解決し、テスト時間の短縮を図ること等ができる、テスト装置、テストシステム、及びテスト方法を提供すること。【解決手段】第１ＩＰコア４と第２ＩＰコア５を集積して構成された第１半導体デバイス１と、第１ＩＰコア４と第２ＩＰコア５を集積して構成された第２半導体デバイス２とを、同時にテストするためのテスト装置２０であって、ワークステーション２１と、第１ＩＰコア４をテストするための第１テスト回路２２と、第１半導体デバイス１に電力を供給する第１電源回路２３と、第２ＩＰコア５をテストするための第２テスト回路２４と、第２半導体デバイス２に電力を供給する第２電源回路２５とを備える。【選択図】図１
2011247591.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテスト装置であって、
前記ＩＰコアをテストするための複数のテスト回路と、
前記複数の半導体デバイスに電力を供給する少なくとも一つの電源回路と、
前記複数のテスト回路及び前記電源回路を制御する制御手段とを備え、
前記制御手段は、
前記電源回路により前記複数の半導体デバイスに電力を供給している状態において、
前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように制御を行い、かつ、
前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように制御を行う、
半導体デバイスのテスト装置。
【請求項２】
第１ＩＰコアと第２ＩＰコアを集積して構成された第１半導体デバイスと、第１ＩＰコアと第２ＩＰコアを集積して構成された第２半導体デバイスとを、同時にテストするためのテスト装置であって、
前記複数のテスト回路として、前記第１半導体デバイスの前記第１ＩＰコアをテストするための第１テスト回路と、前記第２半導体デバイスの前記第２ＩＰコアをテストするための第２テスト回路とを備え、
前記電源回路として、前記第１半導体デバイスと前記第２半導体デバイスに電力を供給する電源回路を備え、
前記制御手段は、
前記電源回路により前記第１半導体デバイスと前記第２半導体デバイスに電力を供給している状態において、
前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、
前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、前記第２テスト回路により、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように制御を行う、
請求項１に記載の半導体デバイスのテスト装置。
【請求項３】
前記電源回路として、前記第１半導体デバイスに電力を供給する第１電源回路と、前記第２半導体デバイスに電力を供給する第２電源回路とを備え、
前記制御手段は、
前記第１電源回路により前記第１半導体デバイスに電力を供給している状態において、前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、
前記第２電源回路により前記第２半導体デバイスに電力を供給している状態において、前記第２テスト回路により、前記第２半導体デバイスの前記第２ＩＰコアがテストされるように制御を行う、
請求項２に記載の半導体デバイスのテスト装置。
【請求項４】
複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテストシステムであって、
前記複数の半導体デバイスをテストするテスト装置と、
前記複数の半導体デバイスを前記テスト装置に供給する半導体デバイス供給手段とを備え、
前記テスト装置は、
前記ＩＰコアをテストするための複数のテスト回路と、
前記複数の半導体デバイスに電力を供給する少なくとも一つの電源回路と、
前記複数のテスト回路及び前記電源回路を制御する制御手段とを備え、
前記制御手段は、
前記電源回路により前記複数の半導体デバイスに電力を供給している状態において、
前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように制御を行い、かつ、
前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように制御を行い、
前記半導体デバイス供給手段は、
前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように、当該複数のテスト回路の一部に対して前記半導体デバイスを供給し、かつ、
前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように、当該複数のテスト回路の他の一部に対して前記半導体デバイスを供給する、
半導体デバイスのテストシステム。
【請求項５】
第１ＩＰコアと第２ＩＰコアを集積して構成された第１半導体デバイスと、第１ＩＰコアと第２ＩＰコアを集積して構成された第２半導体デバイスとを、同時にテストするためのテストシステムであって、
前記テスト装置は、
前記複数のテスト回路として、前記第１半導体デバイスの前記第１ＩＰコアをテストするための第１テスト回路と、前記第２半導体デバイスの前記第２ＩＰコアをテストするための第２テスト回路とを備え、
前記電源回路として、前記第１半導体デバイスと前記第２半導体デバイスに電力を供給する電源回路を備え、
前記制御手段は、
前記電源回路により前記第１半導体デバイスと前記第２半導体デバイスに電力を供給している状態において、
前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、
前記第２テスト回路により、前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように制御を行い、
前記半導体デバイス供給手段は、
前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように、当該第１テスト回路に対して前記第１半導体デバイスを供給し、かつ、
前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、前記第２テスト回路により、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように、当該第２テスト回路に対して前記第２半導体デバイスを供給する、
請求項４に記載の半導体デバイスのテストシステム。
【請求項６】
前記半導体デバイス供給手段は、前記複数の半導体デバイスが配置されているウエハーを移動させることにより、前記半導体デバイスの供給を行うプローバーである、
請求項４又は５に記載の半導体デバイスのテストシステム。
【請求項７】
前記半導体デバイス供給手段は、供給トレーに載置されている半導体デバイスを前記複数のテスト回路の一部に搬送し、前記複数のテスト回路の一部でテストされた後の半導体デバイスを前記複数のテスト回路の他の一部に搬送するハンドラーである、
請求項４又は５に記載の半導体デバイスのテストシステム。
【請求項８】
複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテスト方法であって、
前記複数の半導体デバイスに電力を供給する工程と、
前記複数の半導体デバイスに電力が供給されている状態において、複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部をテストする工程と、
前記複数の半導体デバイスに電力が供給されている状態において、複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアをテストする工程と、
を含む半導体デバイスのテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のＩＰコアを集積して構成された半導体デバイスをテストするためのテスト装置、テストシステム、及びテスト方法に関する。
【背景技術】
【０００２】
半導体デバイス（以下、単に「デバイス」と略記する）に対するテストとしては、パッケージ前のウエハー段階でのテスト（ウエハー・テスト）と、パッケージ後のテスト（パッケージ・テスト）とが行われている。近年のデバイスのコスト低減の要請から、テストコストも低減することが求められており、このためにはテスト時間を短くすることや、テスト装置の製造コストを低減することが必要になる。このようなテストコストを低減するための手法として、主流なのはマルチサイト・テストであり、さらに近年はコンカレント・テストも使用されつつある。
【０００３】
まず、マルチサイト・テストについて説明する。その前に、比較例として、一つのデバイスを一台のテスト装置でテストする最も基本的なテスト（以下、「シングルサイト・テスト」と称する）について説明する。図１１は、シングルサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。このシングルサイト・テストにおいて、テスト装置１００は、テストを制御する１台のワークステーション１０１と、一つのテスト回路１０２と、一つの電源回路１０３を備えて構成されている。デバイス１０４はテスト回路１０２及び電源回路１０３に接続される。デバイス１０４に対しては、電源回路から電源供給が行われる。ワークステーション１０１は、テストプログラム１０５を実行することによりテスト回路１０２を制御して複数のテストを行い、このテスト回路１０２から送られたテスト結果に基づいて、デバイス１０４がテスト合格（パス）又はテスト不合格（フェイル）のいずれであるのかを判断する。
【０００４】
図１２は、マルチサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。マルチサイト・テストとは、複数のデバイスを一台のテスト装置で同時にテストする手法である（例えば特許文献１の段落００３６等参照）。このマルチサイト・テストにおいて、テスト装置１１０は、テストを制御する１台のワークステーション１１１と、２つのテスト回路１１２、１１３と、２つの電源回路１１４、１１５を備えて構成されている。２つのデバイス１１６、１１７のうち、デバイス１１６はテスト回路１１２及び電源回路１１４に接続され、デバイス１１７はテスト回路１１３及び電源回路１１５に接続される。各デバイス１１６、１１７に対しては、各電源回路１１４、１１５から電源供給が行われる。ワークステーション１１１は、シングルサイト・テストの場合と同じテストプログラム１０５を実行することにより２つのテスト回路１１２、１１３及び２つの電源回路１１４、１１５を同時に制御して複数のテストを行い、これらテスト回路１１２、１１３の各々から送られたテスト結果に基づいて、各デバイス１１６、１１７がテスト合格又はテスト不合格のいずれであるのかを別々に判断する。なお、図１２には、２つのデバイス１１６、１１７を一台のテスト装置１１０で同時にテストする例を示しているが、３つ以上のデバイスを同時にテストすることも可能であり、この場合には、同時にテストを行うデバイスの数に応じた数だけ、テスト回路及び電源回路がそれぞれ設けられる。
【０００５】
図１２に示したマルチサイト・テストによれば、図１１に示したシングルサイト・テストの場合に比べて、多くのテスト回路１１２、１１３や電源回路１１４、１１５が必要になるために１台当たりのテスト装置１１０の製造コストは高くなるが、テスト装置１１０の筐体（図示省略）やワークステーション１１１については共通のものを用いて複数のデバイス１１６、１１７をテストできるので、デバイス一つ当たりのテスト装置１１０の製造コストは安くなる。
【０００６】
テスト時間については、複数のデバイス１１６、１１７を一つずつテストする場合のテスト時間の総和よりも短縮することができるが、同時に複数のテスト回路１１２、１１３を制御したり、同時に複数のテスト結果を判断する必要があることから、一つのデバイスのみをテストする場合のテスト時間よりは長くなる。ここで、同時にテストするデバイスの数をＮ、マルチサイト・テストのテスト時間をＴｍ、シングルサイト・テストのテスト時間をＴｓとすると、マルチサイト・テストのテスト効率（マルチサイト効率）Ｅｍ（％）は、下記式（１）で表わされる。
【０００７】
【数１】
2011247591.tif 000003
【０００８】
このマルチサイト効率は、マルチサイト・テストのテスト時間がシングルサイト・テストのテスト時間と全く同じ場合に１００％となり、マルチサイト・テストのテスト時間がシングルサイト・テストのテスト時間のＮ倍である場合に０％となる。このマルチサイト効率は、現実的には、デバイス１１６、１１７を構成する回路やテスト内容によって大きく違い、デジタル回路を主としたデバイス１１６、１１７では、９９％を超えることも珍しくないが、アナログ回路を主としたデバイス１１６、１１７では、ワークステーション１１１においてテスト回路１１２、１１３からのデータを解析するための時間がかかるため、６０％から８５％程度となる。
【０００９】
次に、コンカレント・テストについて説明する。このコンカレント・テストは、デバイスが複数のＩＰコアを備えて構成されていることを前提として行われる。まず、比較例として、複数のＩＰコアを備えたデバイスをシングルサイト・テストでテストする場合について説明する。図１３は、シングルサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。ここでは、デバイス１２０は複数のＩＰコア１２１、１２２を備えて構成されている。このシングルサイト・テストにおいて、テスト装置１２３は、テストを制御する１台のワークステーション１２４と、ＩＰコア１２１をテストするためのテスト回路１２５と、ＩＰコア１２２をテストするためのテスト回路１２６と、一つの電源回路１２７を備えて構成されている。
【００１０】
このような構成において、まず、デバイス１２０のＩＰコア１２１がテスト回路１２５と電源回路１２７に接続され、テストプログラムを実行してテストが行われ、このテスト結果に基づいて、ＩＰコア１２１がテスト合格又はテスト不合格のいずれであるのかを判断する。この状態を図１３の左側に示す。次に、テスト装置１２３においては、デバイス１２０のＩＰコア１２２がテスト回路１２６と電源回路１２７に接続され、テストプログラムを実行してテストが行われ、このテスト結果に基づいて、ＩＰコア１２２がテスト合格又はテスト不合格のいずれであるのかを判断する。この状態を図１３の右側に示す。
【００１１】
図１４は、コンカレント・テストを行うためのテスト装置をデバイスと共に示す概念図である。コンカレント・テストとは、デバイスの複数のＩＰコアを一台のテスト装置でテストする手法である（例えば特許文献２の段落００８１等参照）。このコンカレント・テストにおいて、テスト装置１３０は、１台のみ設けられており、テストを制御する１台のワークステーション１３１と、２つのテスト回路１３２、１３３と、１つの電源回路１３４を備えて構成されている。１つのデバイス１３５を構成するＩＰコア１３６、１３７のうち、ＩＰコア１３６はテスト回路１３２、ＩＰコア１３７はテスト回路１３３にそれぞれ接続される。デバイス１３５に対しては、電源回路１３４から電源供給が行われる。ワークステーション１３１は、テストプログラム１０５を実行することにより２つのテスト回路１３２、１３３を同時に制御し、これらテスト回路１３２、１３３の各々から送られたテスト結果に基づいて、デバイス１３５がテスト合格又はテスト不合格のいずれであるのかを別々に判断する。なお、図１４には、デバイス１３５に設けた２つのＩＰコア１３６、１３７を一台のテスト装置１３０で同時にテストする例を示しているが、デバイスに設けた３つ以上のＩＰコアを一台のテスト装置で同時にテストすることも可能であり、この場合には、同時にテストを行うＩＰコアの数に応じた数だけ、テスト回路がそれぞれ設けられる。
【００１２】
なお、これらシングルサイト・テスト、マルチサイト・テスト、及びコンカレント・テストにおいて、実際には、さらにプローバー又はハンドラーがテスト装置に接続され使用される。
【００１３】
プローバーは、ウエハー・テストにおいて使用されるものであり、一般的に、プローブ・カードと呼ばれる基板上に、複数のプローブを設けて構成されている。このプローバーは、ウエハーを移動させてプローブをデバイスに接触させ、テスト装置にテスト開始の信号を送る。この信号を受信したテスト装置は、プローブを介してテスト回路とデバイスの間で各種の信号の送受信を行うことでテストを実行し、このテストの結果を示す信号をプローバーに送信する。プローバーは、この信号に基づいて、フェイルとなったデバイスにインク等による目印を付けるマーキング処理や、当該プローバーが備えるデータ・ベースにテスト結果情報を格納する処理を行う。このような処理を行った後、プローバーは、プローブとデバイスとの接触を解除してウエハーを移動させる。以降同様に、ウエハーの移動、テスト装置との間における信号の送受信、マーキング処理等を、ウエハー上の各デバイスに対して順次繰り返す。なお、マルチサイト・テストでは、同時にテストを行うデバイスの数に応じたプローブを使用し、これら複数のデバイスに対するテスト結果を示す信号を一度にテスト装置から受信して、マーキング処理を行う。
【００１４】
一方、ハンドラーは、パッケージ・テストにおいて使用されるものであり、一般的に、未テストのデバイスを載せる供給トレーと、テストに合格したデバイスを載せるパス・トレーと、テストに合格しなかったデバイスを載せるフェイル・トレーと、デバイスを搬送する搬送機構を備えて構成されている。このハンドラーは、供給トレーに載せられた未テストのデバイスを搬送機構を介して搬送してテスト装置に装着し、テスト装置にテスト開始の信号を送る。この信号を受信したテスト装置は、テストを実行し、このテストの結果を示す信号をハンドラーに送信する。ハンドラーは、この信号に基づいて、テストに合格したデバイスを搬送機構を介してパス・トレーに搬送し、あるいは、テストに合格しなかったデバイスを搬送機構を介してフェイル・トレーに搬送する。以降同様に、未テストのデバイスの搬送、テスト装置との間における信号の送受信、テスト済みのデバイスの搬送を順次繰り返す。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−３４７３７３号公報
【特許文献２】特開２００８−１５９１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記マルチサイト・テストに関しては、同時にテストするデバイスの数だけテスト回路を設ける必要があり、一つのデバイス当たりのテスト装置の製造コストを大きく下げることができないという問題があった。また、上述のように、アナログ回路を主としたデバイスでは、マルチサイト効率が６０％から８５％程度と低く、テスト時間を短縮することが困難であるという問題があった。
【００１７】
また、上記コンカレント・テストに関しては、複数のＩＰコアを同時にテストするため、テストしているＩＰコアの相互間で干渉があると正しいテストができなくなってしまうが、実際、一つのデバイスの各ＩＰコアは相互に関連付けられていることが多く、そのままではコンカレント・テストが実施できなかったり、同時にテストできるＩＰコアが限られてしまうことで全体のテストの中でのコンカレント・テストを占める割合が極端に小さくなってしまう。従って、コンカレント・テストを効率良く実施するためには、設計者が各ＩＰコアを相互に独立させるような仕組みを予め作り込んでおく必要があったり、コンカレント・テストの概念が存在しない時期に設計された既存のデバイスについてはコンカレント・テストを実施することが困難であるという問題があった。さらに、図１４に示したように、同時にテストする複数のＩＰコアに対して共通の電源回路から電源を供給しているため、テストに最適な電源電圧設定を各ＩＰコアにそれぞれ設定することができないという問題があった。
【００１８】
そこで本発明は、従来のマルチサイト・テストやコンカレント・テストにおける各種の問題点の少なくとも一部を解決し、テスト時間の短縮を図ること等ができる、テスト装置、テストシステム、及びテスト方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上述した課題を解決し、目的を達成するため、請求項１に係るテスト装置は、複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテスト装置であって、前記ＩＰコアをテストするための複数のテスト回路と、前記複数の半導体デバイスに電力を供給する少なくとも一つの電源回路と、前記複数のテスト回路及び前記電源回路を制御する制御手段とを備え、前記制御手段は、前記電源回路により前記複数の半導体デバイスに電力を供給している状態において、前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように制御を行い、かつ、前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように制御を行う半導体デバイスのテスト装置である。
【００２０】
請求項２に係るテスト装置は、請求項１に係るテスト装置において、第１ＩＰコアと第２ＩＰコアを集積して構成された第１半導体デバイスと、第１ＩＰコアと第２ＩＰコアを集積して構成された第２半導体デバイスとを、同時にテストするためのテスト装置であって、前記複数のテスト回路として、前記第１半導体デバイスの前記第１ＩＰコアをテストするための第１テスト回路と、前記第２半導体デバイスの前記第２ＩＰコアをテストするための第２テスト回路とを備え、前記電源回路として、前記第１半導体デバイスと前記第２半導体デバイスに電力を供給する電源回路を備え、前記制御手段は、前記電源回路により前記第１半導体デバイスと前記第２半導体デバイスに電力を供給している状態において、前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、前記第２テスト回路により、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように制御を行う半導体デバイスのテスト装置である。
【００２１】
請求項３に係るテスト装置は、請求項２に係るテスト装置において、前記電源回路として、前記第１半導体デバイスに電力を供給する第１電源回路と、前記第２半導体デバイスに電力を供給する第２電源回路とを備え、前記制御手段は、前記第１電源回路により前記第１半導体デバイスに電力を供給している状態において、前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、前記第２電源回路により前記第２半導体デバイスに電力を供給している状態において、前記第２テスト回路により、前記第２半導体デバイスの前記第２ＩＰコアがテストされるように制御を行う半導体デバイスのテスト装置である。
【００２２】
請求項４に係るテストシステムは、複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテストシステムであって、前記複数の半導体デバイスをテストするテスト装置と、前記複数の半導体デバイスを前記テスト装置に供給する半導体デバイス供給手段とを備え、前記テスト装置は、前記ＩＰコアをテストするための複数のテスト回路と、前記複数の半導体デバイスに電力を供給する少なくとも一つの電源回路と、前記複数のテスト回路及び前記電源回路を制御する制御手段とを備え、前記制御手段は、前記電源回路により前記複数の半導体デバイスに電力を供給している状態において、前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように制御を行い、かつ、前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように制御を行い、前記半導体デバイス供給手段は、前記複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部がテストされるように、当該複数のテスト回路の一部に対して前記半導体デバイスを供給し、かつ、前記複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアがテストされるように、当該複数のテスト回路の他の一部に対して前記半導体デバイスを供給する半導体デバイスのテストシステムである。
【００２３】
請求項５に係るテストシステムは、請求項４に係るテストシステムにおいて、第１ＩＰコアと第２ＩＰコアを集積して構成された第１半導体デバイスと、第１ＩＰコアと第２ＩＰコアを集積して構成された第２半導体デバイスとを、同時にテストするためのテストシステムであって、前記テスト装置は、前記複数のテスト回路として、前記第１半導体デバイスの前記第１ＩＰコアをテストするための第１テスト回路と、前記第２半導体デバイスの前記第２ＩＰコアをテストするための第２テスト回路とを備え、前記電源回路として、前記第１半導体デバイスと前記第２半導体デバイスに電力を供給する電源回路を備え、前記制御手段は、前記電源回路により前記第１半導体デバイスと前記第２半導体デバイスに電力を供給している状態において、前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように制御を行い、かつ、前記第２テスト回路により、前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように制御を行い、前記半導体デバイス供給手段は、前記第１テスト回路により、前記第１半導体デバイスの前記第１ＩＰコアがテストされるように、当該第１テスト回路に対して前記第１半導体デバイスを供給し、かつ、前記第１テスト回路にてテストされた前記第１ＩＰコアを備える前記第１半導体デバイスを前記第２半導体デバイスとし、前記第２テスト回路により、この第２半導体デバイスにおける前記第２ＩＰコアがテストされるように、当該第２テスト回路に対して前記第２半導体デバイスを供給する半導体デバイスのテストシステムである。
【００２４】
請求項６に係るテストシステムは、請求項４又は５に係るテストシステムにおいて、前記半導体デバイス供給手段は、前記複数の半導体デバイスが配置されているウエハーを移動させることにより、前記半導体デバイスの供給を行うプローバーである半導体デバイスのテストシステムである。
【００２５】
請求項７に係るテストシステムは、請求項４又は５に係るテストシステムにおいて、前記半導体デバイス供給手段は、供給トレーに載置されている半導体デバイスを前記複数のテスト回路の一部に搬送し、前記複数のテスト回路の一部でテストされた後の半導体デバイスを前記複数のテスト回路の他の一部に搬送するハンドラーである半導体デバイスのテストシステムである。
【００２６】
請求項８に係るテスト方法は、複数のＩＰコアを集積して構成された半導体デバイスを複数同時にテストするためのテスト方法であって、前記複数の半導体デバイスに電力を供給する工程と、前記複数の半導体デバイスに電力が供給されている状態において、複数のテスト回路の一部により、前記複数の半導体デバイスの一部における前記複数のＩＰコアの一部をテストする工程と、前記複数の半導体デバイスに電力が供給されている状態において、複数のテスト回路の他の一部により、前記複数のテスト回路の一部にてテストされた前記ＩＰコアの一部を備える前記半導体デバイスにおける他の前記ＩＰコアをテストする工程とを含む半導体デバイスのテスト方法である。
【発明の効果】
【００２７】
請求項１、２に係るテスト装置、請求項４、５に係るテストシステム、又は請求項８に係るテスト方法によれば、複数の半導体デバイスにおける異なるＩＰコアに対するテストを同時に行うことができるので、従来のシングルサイト・テストの場合に比べてテスト時間を短縮することが可能となる。
また、１つの半導体デバイスにおける複数のＩＰコアをそれぞれ別々にテストするため、同じデバイスの内部における複数のＩＰコアの相互の電気的干渉を無くすことができ、テストの精度や信頼性を一層向上させることが可能となる。
また、このように複数のＩＰコアの相互の電気的干渉を無くすことができるので、これら複数のＩＰコアが相互に分離して動作できるようにする特別な設計をデバイスに施す必要がないため、従来のコンカレント・テストのように、各ＩＰコアを相互に独立させるような仕組みを予め作り込んでおくことが不要となり、デバイスの構成が複雑化することを防止でき、デバイスの設計コストや製造コストを低減することが可能となる。
さらに、従来のマルチサイト・テストの場合に比べて、同じテスト時間でよい場合には、テスト回路の総数を半分にすることができるので、テスト装置やテストシステムの構成を簡素化でき、テスト装置やテストシステムの製造コストを低減することが可能となる。
【００２８】
また、請求項３に係るテスト装置によれば、同時にテストする第１ＩＰコアと第２ＩＰコアに対してそれぞれ独立した第１電源回路と第２電源回路により電源供給を行っているので、テストに最適な電源電圧設定を第１ＩＰコアと第２ＩＰコアのそれぞれに設定することが可能となる。このため、第１ＩＰコアと第２ＩＰコアを相互に異なるテスト条件でテストすることが可能になる等、テスト条件の多様化を図ることが可能となる。特に、このようなテスト条件の設定や変更は、テスト装置のユーザが行うことができ、テスト装置の製造者や供給者を関与させることなく可能であるため、必要に応じて随時行うことができ、状況の変化に応じた対応が可能である。
【００２９】
また、請求項６に係るテストシステムによれば、プローバーによって半導体デバイスを供給しつつ、複数の半導体デバイスにおける異なるＩＰコアに対するテストを同時に行うことが可能となる。
【００３０】
また、請求項７に係るテストシステムによれば、ハンドラーによって半導体デバイスを供給することで、複数の半導体デバイスにおける異なるＩＰコアに対するテストを同時に行うことが可能となる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。
【図２】ウエハー上に配置された複数のデバイスを示す平面図である。
【図３】図２の複数のデバイスに対するテスト方向を示す図である。
【図４】図１のテストシステムに対するデバイスの配置状態を簡略的に示す図であり、（ａ）から（ｄ）に至る順にデバイスが配置される。
【図５】実施の形態１に係るテスト処理のフローチャート例を示す図である。
【図６】図５の変形例に係るテスト処理のフローチャート例を示す図である。
【図７】図１の変形例に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。
【図８】実施の形態２に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。
【図９】実施の形態３に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。
【図１０】変形例に係るテストシステムの構成例を示す概念図である。
【図１１】シングルサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。
【図１２】マルチサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。
【図１３】シングルサイト・テストを行うためのテスト装置をデバイスと共に示す概念図である。
【図１４】コンカレント・テストを行うためのテスト装置をデバイスと共に示す概念図である。
【発明を実施するための形態】
【００３２】
以下に添付図面を参照して、本発明の各実施の形態を詳細に説明する。まず、〔I〕各実施の形態に共通の基本的な概念について説明した後、〔II〕各実施の形態の具体的内容について説明し、〔III〕最後に、各実施の形態に対する変形例について説明する。ただし、各実施の形態によって本発明が限定されるものではない。
【００３３】
〔I〕各実施の形態に共通の基本的概念
まず、各実施の形態に共通の基本的概念について説明する。各実施の形態に係るデバイスのテスト装置、テストシステム、及びテスト方法は、複数のＩＰコアを集積して構成されたデバイスをテストするためのものである。
【００３４】
ここで、「デバイス（半導体デバイス）」とは、半導体の電気伝導特性を利用した固体能動素子であり、代表的には、トランジスタや、ＩＣあるいはＬＳＩの如き集積回路であるが、その具体的な構造、目的、若しくは名称を限定することなく、任意の半導体デバイスを対象とすることができる。また、「ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）ＩＰコア」とは、半導体に実装される機能ブロックであり、例えば、ＣＰＵ、ＤＳＰ、ＰＣＩ等を含むが、その具体的な構造、目的、若しくは名称を限定することなく、任意の機能ブロックを対象とすることができる。
【００３５】
また、デバイスに対するテストとしては、上述のように「ウエハー・テスト」と「パッケージ・テスト」があるが、本実施の形態に係るテストは、基本的に、これらのいずれのテストにも使用できるものである。すなわち、テスト装置に対して、ウエハー・テストを行う場合にはプローバー、パッケージ・テストを行う場合にはハンドラを組み合わせて、テストシステムが構成される。以下では、主として、プローバーを用いてウエハー・テストを行う例について説明するが、ハンドラを用いてパッケージ・テストを行う例については、特記する場合を除いて、以下の説明中において、「プローバー」を「ハンドラ」と読み替えることで説明される。
【００３６】
各実施の形態に係るデバイスのテストは、概略的には、１台のテスト装置を用いて複数のデバイスを同時にテストするものであり、かつ、１台のテスト装置を用いて各デバイスにおける複数のＩＰコアをテストするものである。すなわち、概念的には、複数のデバイスを一つの仮想デバイスとして認識し、この仮想デバイスに対してコンカレント・テストを適用する。このため、１台のテスト装置に対して複数のテスト回路を設け、この複数のテスト回路の一部により、仮想デバイスに含まれる複数のＩＰコアの一部をテストするのと同時に、この複数のテスト回路の他の一部により、複数のＩＰコアの他の一部をテストする。ただし、テスト装置の構成によっては、必ずしも、複数のデバイスを一つの仮想デバイスとして認識する必要はなく、複数のデバイスを相互に独立したものとして認識しつつ、これら複数のデバイスに含まれる複数のＩＰコアに対して同時にテストを行ってもよい。この後者の例については変形例として後述する。
【００３７】
一つの仮想デバイスを構成するデバイスの数を「同時テストデバイス数」、同時にテストされるＩＰコアの数を「同時テストＩＰコア数」とすると、これら同時テストデバイス数や同時テストＩＰコア数は、２つ以上の任意の数とすることができる。また、同時テストデバイス数と同時テストＩＰコア数は、相互に同一の数とすることもでき、あるいは相互に異なる数とすることもできる。以下では、主として、同時テストデバイス数＝２、同時テストＩＰコア数＝２とした場合について説明する。
【００３８】
〔II〕各実施の形態の具体的内容
次に、各実施の形態の具体的内容について説明する。
【００３９】
〔実施の形態１〕
最初に、実施の形態１について説明する。この実施の形態１は、テスト装置とプローバーを備えてテストシステムを構成した形態である。最初に、テストシステムの構成について説明し、その後、このテストシステムを用いて行われるテスト方法について説明する。
【００４０】
（構成）
図１は本実施の形態に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。ここでは、２つのデバイス１、２を一つの仮想デバイス３として取り扱うものとする。これらデバイス１、２は、それぞれ２つのＩＰコア４、５を構成されている。また、テストシステム１０は、テスト装置２０と、プローバー３０を備えて構成されている。
【００４１】
（構成−テスト装置）
テスト装置２０は、当該テスト装置２０を制御する１台のワークステーション２１と、第１テスト回路２２及び第１電源回路２３と、第２テスト回路２４及び第２電源回路２５を備えて構成されている。
【００４２】
ワークステーション２１は、テストプログラム２６を実行することにより、テスト装置２０の各部を制御する制御手段である。このワークステーション２１は、テストプログラム２６の内容を除いて、従来のテスト装置におけるワークステーションと基本的に同様に構成することができ、テストプログラム２６及びテストの実行に必要な各種のデータを記憶する記憶部と、このテストプログラムを解釈実行する制御部とを備えて構成されている（ただし、記憶部及び制御部は各図において省略する）
【００４３】
第１テスト回路２２及び第１電源回路２３は、仮想デバイス３を構成する２つのデバイス１、２のうち、一方のデバイス（ここではデバイス１）の一方のＩＰコア（ここではＩＰコア４）に接続されるもので、第１電源回路２３からＩＰコア４にテスト用の電力が供給され、第１テスト回路２２によりＩＰコア４に対する所定の１つ又は複数のテストが実行される。また、第２テスト回路２４及び第２電源回路２５は、仮想デバイス１を構成する２つのデバイス１、２のうち、他方のデバイス（ここではデバイス２）の他方のＩＰコア（ここではＩＰコア５）に接続されるもので、第２電源回路２５からＩＰコア５にテスト用の電力が供給され、第２テスト回路２４によりＩＰコア５に対する所定の１つ又は複数のテストが実行される。これら第１テスト回路２２及び第１電源回路２３と、第２テスト回路２４及び第２電源回路２５は、その配置数や配置位置が従来と異なる点を除いては、従来のテスト装置におけるテスト回路及び電源回路とそれぞれ同様に構成することができる。
【００４４】
以下では、第１テスト回路２２によるテストの対象となるデバイス１とＩＰコア４をそれぞれ「第１デバイス」と「第１ＩＰコア」と称し、第２テスト回路２４によるテストの対象となるデバイス２とＩＰコア５をそれぞれ「第２デバイス」と「第２ＩＰコア」と称する。また、第１テスト回路２２によるテストを「第１テスト」と称し、第２テスト回路２４によるテストを「第２テスト」と称する。また、第１テストのための第１デバイス１及び第１ＩＰコア４の配置位置を「第１テスト位置」と称し、第２テストのための第２デバイス２及び第２ＩＰコア５の配置位置を「第２テスト位置」と称する。ただし、特に第１と第２を相互に区別する必要がない場合には、第１デバイス１と第２デバイス２とを単に「デバイス」、第１ＩＰコア４と第２ＩＰコア５とを単に「ＩＰコア」、第１テストと第２テストとを単に「テスト」、第１テスト位置と第２テスト位置とを単に「テスト位置」と、それぞれ総称する。
【００４５】
（構成−プローバー）
プローバー３０は、ウエハー・テストにおいて使用されるものであり、複数のデバイス１、２をテスト装置２０に供給する半導体デバイス供給手段である。このプローバー３０は、プローブ・カードと呼ばれる基板上に複数のプローブを設けて構成されている（これらプローブ・カード及びプローブの各図面における図示は省略する）。プローブの配置位置は、テスト位置に応じて決定されるものであり、本実施の形態では、第１テスト位置と第２テスト位置にそれぞれ配置される。このプローバー３０は、プローブの配置数や配置位置が従来と異なる点を除いては、従来のテストシステムにおけるプローバーと同様に構成することができる。
【００４６】
（テスト方法）
次に、テスト方法について説明する。最初に、ウエハー上におけるデバイス１、２の配置と、このウエハーを移動させるプローバー３０の動作について説明し、その後、テスト処理のロジックについて説明する。
【００４７】
（テスト方法−ウエハー上におけるデバイスの配置）
まず、ウエハー上におけるデバイスの配置について説明する。図２は、ウエハー上に配置された複数のデバイスを示す平面図である。この図２に示すように、ウエハー上には、複数のデバイス（図２、３では符号Ｄ０からＤ１７を付する）が図示左右方向及び上下方向に沿って並設されている。以下では、図示左右方向に並設された複数のデバイスＤ０からＤ１７により構成される各行を、図示上方から図示下方に至る順に、「第１行」、「第２行」、「第３行」と称する。
【００４８】
（テスト方法−プローバーの動作の概要）
次に、プローバーの動作の概要について説明する。図３は、図２の複数のデバイスＤ０からＤ１７に対するテスト方向を示す図である。ウエハー・テストでは、ウエハー上のデバイスＤ０からＤ１７を順次テストするため、プローバーが、ウエハーを次々に移動させながら、第１デバイス１を第１テスト位置に配置してプローブに接触させると共に、第２デバイス２を第２テスト位置に配置してプローブに接触させる。
【００４９】
例えば、最初に、図３の第１行の各デバイスＤ０からＤ５をテストする場合において、第１行の図示右端から図示左端に至る方向（図３に示す矢印３１の方向）に沿ってテストを行う場合には、テスト対象とするデバイスＤ０からＤ５を第１行の図示右端から図示左端に至る方向に沿って移動させる。以下、このようなデバイスの相互間におけるテスト時の進行方向を「テスト方向」、図３に示す矢印３１の方向を「第１テスト方向」、後述する矢印３３の方向を「第２テスト方向」と称する。ここで、ウエハーの移動方向はテスト方向と逆になるため、プローバーは、ウエハーを第１行の図示左端から図示右端に至る方向（第１テスト方向と逆方向）に移動させる。
【００５０】
第１行の全てのデバイスＤ０からＤ５のテストが終了した後、第２行のテストを行うため、プローバーは、デバイスＤ０からＤ１７を図示上方から図示下方に至る方向（図３に示す矢印３２の方向）に移動させる。つまり、プローバーは、ウエハーを図示下方から図示上方に至る方向（図３に示す矢印３２の方向と逆の方向）に移動させる。
【００５１】
その後、第２行の各デバイスＤ６からＤ１１のテストを行う際には、第１行の場合とはテスト方向を変えることが（プローブの移動方向を変えることが）、ウエハーの移動距離を短くする上で効率的である。従って、第２行をテストする場合、プローバーは、ウエハーを第１行の図示右端から図示左端に至る方向（図３に示す矢印３３と逆の方向であり、第２テスト方向）に移動させる。このように、本実施の形態では、テストの対象とする行が変わる毎に、テスト方向（プローブの移動方向）を変える。
【００５２】
（テスト方法−プローバーの動作の詳細）
次に、プローバーの動作の詳細について説明する。最初に、プローバーは、図３の第１行の図示右端に配置されたデバイスＤ０を第１デバイスとして第１テスト位置に移動させ、第１ＩＰコア４をプローブに接触させる。この状態を図４（ａ）に簡略的に示す。そして、プローバーは、テスト装置２０にテスト開始の信号を送る。この信号を受信したテスト装置２０は、プローブを介して第１テスト回路２２と第１ＩＰコア４の間で各種の信号の送受信を行うことで、第１テストを構成する所定内容の１又は複数回のテストを実行する。
【００５３】
このように、第１行の図示右端に配置されたデバイスＤ０を第１デバイス１として第１テストを行った後、プローバー３０は、ウエハーを移動させ、第１行の図示右端のデバイスＤ０を第２デバイス２として第２テスト位置に移動させ、この第２デバイス２の第２ＩＰコア５にプローブを接触させると共に、同行の右端から２番目に配置されたデバイスＤ１を第１デバイス１として第１テスト位置に移動させ、この第１デバイス１の第１ＩＰコア４にプローブを接触させた後、テスト装置にテスト開始の信号を送る。この状態を図４（ｂ）に簡略的に示す。この信号を受信したテスト装置２０は、プローブを介して第１テスト回路２２と第１ＩＰコア４の間で各種の信号の送受信を行うことで、第１テストを構成する所定内容の１又は複数回のテストを実行すると同時に、プローブを介して第２テスト回路２４と第２ＩＰコア５の間で各種の信号の送受信を行うことで、第２テストを構成する所定内容の１又は複数回のテストを実行する。
【００５４】
このように第１テスト及び第２テストを実行した後、テスト装置２０のワークステーション２１は、それまでのテストの結果に基づいて、第２デバイス２がテストに合格したか否かを最終判断する。この判断結果は、ワークステーション２１からプローバー３０に送信され、プローバー３０は、当該送信された判断結果に基づいて、従来と同様の方法により、第２デバイス２へのマーキング等を行う。これにて図２の第１行の図示右端に配置されたデバイスＤ０のテストが完全に終了する。以下、第１ＩＰコア４が第１テストに合格したか否かの判断を「第１判断」、第２ＩＰコア５が第２テストに合格したか否かの判断を「第２判断」、「第１判断」と「第２判断」に基づいてデバイスが全体としてテストに合格したか否かの判断を「最終判断」と称する。
【００５５】
次いで、プローバー３０は、ウエハーを移動させ、図３の第１行の右端から２番目に配置されたデバイスＤ１を第２デバイス２として第２テスト位置に移動させ、この第２デバイス２の第２ＩＰコア５にプローブを接触させると共に、同行の右端から３番目に配置されたデバイスＤ２を第１デバイス１として第１テスト位置に移動させ、この第１デバイス１の第１ＩＰコア４にプローブを接触させた後、テスト装置２０にテスト開始の信号を送る。この状態を図４（ｃ）に簡略的に示す。そして、図４（ｂ）の場合と同様に、テスト装置２０のワークステーション２１が第１テスト及び第２テストの実行と、第２デバイス２に対する最終判断を行い、プローバー３０が第２デバイス２へのマーキング等を行い、デバイスＤ１のテストが完全に終了する。
【００５６】
以降同様に、プローバー３０は、ウエハーを移動させてプローブ位置に配置するデバイス１、２を一つ毎にずらすことで、仮想デバイス３を構成するデバイス１、２を一つずつ入れ替えながら第１テスト及び第２テストの実行と、第２デバイスに対する最終判断を行う。そして、図３の第１行の図示左端に配置されたデバイスＤ５を第２デバイス２として第２テスト位置に移動させ、この第２デバイス２の第２ＩＰコア５にプローブを接触させる。この状態を図４（ｄ）に簡略的に示す。この状態で、第２ＩＰコア５に対する第２テストを実行し、デバイスＤ５についての最終判断を行うことで、図３の第１行の全てのデバイスＤ０からＤ５に対するテストが終了する。
【００５７】
次いで、第２行のデバイスＤ６からＤ１１に対するテストを行う。このため、プローバー３０は、第１行のテストが終了した位置からウエハーを図示上方に移動させることで、ウエハー上におけるテスト位置を図示下方に移動させる。そして、プローバー３０は、図３の第２行の図示左端に配置されたデバイスＤ１１を第２デバイス２として第２テスト位置に移動させ、その第２ＩＰコア５をプローブに接触させる。そして、プローバー３０は、テスト装置２０にテスト開始の信号とテスターにテスト方向が変わったという信号を送る。この開始の信号を受信したテスト装置２０は、プローブを介して第２テスト回路２４と第２ＩＰコア５の間で各種の信号の送受信を行うことで、第２テストを構成する所定内容の１又は複数回のテストを実行する。
【００５８】
その後、プローバー３０は、ウエハーを移動させ、第２行の図示左端のデバイスＤ１１を第１デバイス１として第１テスト位置に移動させ、この第１デバイス１の第１ＩＰコア４にプローブを接触させると共に、同行の左端から２番目に配置されたデバイスＤ１０を第２デバイス２として第２テスト位置に移動させ、この第２デバイス２の第２ＩＰコア５にプローブを接触させた後、テスト装置２０にテスト開始の信号を送る。この信号を受信したテスト装置２０は、プローブを介して第１テスト回路２２と第１ＩＰコア４の間で各種の信号の送受信を行うことで、第１テストを構成する所定内容の１又は複数回のテストを実行すると同時に、プローブを介して第２テスト回路２４と第２ＩＰコア５の間で各種の信号の送受信を行うことで、第２テストを構成する所定内容の１又は複数回のテストを実行する。
【００５９】
このように第１テスト及び第２テストを実行した後、テスト装置２０のワークステーション２１は、それまでのテストの結果に基づいて、第１デバイス１がテストに合格したか否かを最終判断する。この判断結果は、ワークステーション２１からプローバー３０に送信され、プローバー３０は、当該送信された判断結果に基づいて、従来と同様の方法により、第１デバイス１へのマーキング等を行う。これにて図２の第２行の図示左端に配置されたデバイスＤ１１のテストが完全に終了する。以降同様に、ウエハーの移動と各デバイスＤ１０からＤ６のテストを交互に行い、第２行の図示右端に配置されたデバイスＤ６のテストが終了することで、第２行の全てのデバイスＤ１１からＤ６のテストが終了する。以降、第１行の場合と同様に、第３行のデバイスＤ１２からＤ１７に対するテストが行われ、全てのテストが終了する。
【００６０】
このように、本実施の形態においては、隣接する各行におけるテスト方向を相互に逆方向としており、例えば、奇数行においては、最初に第１テスト位置で第１テストを実行した後、第２テスト位置で第２テストを行い、この第２テスト後に最終判断を行っているのに対して、偶数行においては、各デバイスに対して、最初に第２テスト位置で第２テストを実行した後、第１テスト位置で第１テストを行い、この第１テスト後に最終判断を行っている。このように、「第１」や「第２」は、必ずしもテストの順序に対応するものではないことに注意されたい。
【００６１】
ただし、図４（ａ）に示すように、奇数行のテスト方向（第１テスト方向）の先頭側の端部に配置されたデバイスＤ０（さらには、図２のＤ１２。以下同じ）をテストする場合、第１テスト回路２２にのみ第１デバイス１が接続され、第２テスト回路２４には第２デバイス２が未だ接続されていないので、第２ＩＰコア５のテスト結果は必ず不合格となる。また同様に、偶数行のテスト方向（第２テスト方向）の先頭側の端部に配置されたデバイスＤ１１をテストする場合、第２テスト回路２４にのみ第２デバイス２が接続され、第１テスト回路２２には第１デバイス１が未だ接続されていないので、第１ＩＰコア４のテスト結果は必ず不合格となる。以下、このような状態を、「非接続不合格状態」と称する。この問題を回避するため、本実施の形態では、後述するテスト処理のロジックにおいて変数の設定等を工夫している。
【００６２】
（テスト方法−テスト処理のロジック）
次に、テスト処理の具体的なロジックについて説明する。従来のマルチサイト・テストでは、一回のテストによって複数のデバイスを同時にテストし、また、従来のコンカレント・テストでは、一回のテストによってデバイスの複数のＩＰコアを同時にテストするため、いずれの場合においても、一回のテストが終了した時点で、当該テストされた全てのデバイスにおける全てのＩＰコアについてパスかフェイルかの判断が確定している。これに対して、本実施の形態に係るテスト方法では、仮想デバイス３を構成する複数のデバイス１、２に関して、一回のテストによって、各デバイス１、２が備える複数のＩＰコア４、５の一部のみがテストされることになるので、この一回のテストでは、テストされた全てのデバイス１、２における全てのＩＰコア４、５についての合否の判断（すなわち最終判断）は確定しない。このため、従来とは異なるテスト処理を行う必要がある。
【００６３】
図５は、本実施の形態に係るテスト処理のフローチャート例を示す図である。なお、ステップは「Ｓ」と略記する。まず、ワークステーション２１は、変数Ｘ１を−１、変数Ｘ２を−１、変数ｄｉｒｅｃｔ＿ｌｅｆｔを１で初期化し（ＳＡ１）、テスト方向が第１テスト方向である場合には、変数ＸＸ１に変数Ｘ１＊（ｄｉｒｅｃｔ＿ｌｅｆｔ）を代入し、テスト方向が第２テスト方向である場合には、変数ＸＸ２に変数Ｘ２＊（ｄｉｒｅｃｔ＿ｌｅｆｔ）を代入し（ＳＡ２）、さらに、変数Ｘ１＝０．１、変数Ｘ２＝０．１を設定した後（ＳＡ３）、テストを開始する。
【００６４】
まず、第１テスト回路２２を介して、第１ＩＰコア４に対して第１テストを実行する（ＳＡ４〜ＳＡ１３）。すなわち、第１テストを構成する１又は複数のテストの中で最も最初に実行されるテストを実行し（ＳＡ４）、このテスト結果が不合格であった場合には（ＳＡ５、Ｎｏ）、当該テストのテスト番号（正整数）を、当該ワークステーション２１の内部に設けた図示しない記憶部における変数Ｘ１に代入する（ＳＡ６）。以降同様に、第１デバイス１の第１ＩＰコア４に対して、第１テストを構成する１又は複数のテストの中で２番目に実行されるテストから最後に実行されるテストに至るまで順次実行し（ＳＡ７）、各テストを実行する毎に、テスト結果が不合格であった場合には（ＳＡ８、Ｎｏ）、各テストのテスト番号（正整数）を、変数Ｘ１に代入する（ＳＡ９）。そして、第１テストを構成する所定の１又は複数のテストが全て終了した場合、それまでに記憶部に記憶した変数Ｘ１を参照し、変数Ｘ１に一つのテスト番号も代入されていない場合（変数Ｘ１が初期値０．１のままである場合）には（ＳＡ１０、Ｎｏ）、テスト方向が第２テスト方向である場合のみ（プローバー３０から受けた信号に基づいて判定）、変数ＸＸ１に全てのテストに合格した旨を示す数値０を代入し（ＳＡ１１）、変数Ｘ１に数値０を代入する（ＳＡ１２）。一方、変数Ｘ１にいずれかのテスト番号が代入されている場合（ＳＡ１０、Ｙｅｓ）、テスト方向が第２テスト方向である場合のみ（プローバー３０から受けた信号に基づいて判定）、変数ＸＸ１にＸ１を代入する（ＳＡ１３）。これにて、第１デバイス１の第１ＩＰコア４に対するテスト処理が終了する。
【００６５】
また、第１ＩＰコア４に対する第１テストの実行と同時に、第２テスト回路２４を介して、第２ＩＰコア５に対する第２テストを実行する（ＳＡ１４〜ＳＡ２３）。すなわち、第２テストを構成する１又は複数のテストの中で最も最初に実行されるテストを実行し（ＳＡ１４）、このテスト結果が不合格であった場合には（ＳＡ１５、Ｎｏ）、当該テストのテスト番号（正整数）を、当該ワークステーション２１の内部に設けた図示しない記憶部における変数Ｘ２に代入する（ＳＡ１６）。以降同様に、第２デバイス２の第２ＩＰコア５に対して、第２テストを構成する１又は複数のテストの中で２番目に実行されるテストから最後に実行されるテストに至るまで順次実行し（ＳＡ１７）、各テストを実行する毎に、テスト結果が不合格であった場合には（ＳＡ１８、Ｎｏ）、各テストのテスト番号（正整数）を、変数Ｘ２に代入する（ＳＡ１９）。そして、第２テストを構成する所定の１又は複数のテストが全て終了した場合、それまでに記憶部に記憶した変数Ｘ２を参照し、変数Ｘ２に一つのテスト番号も代入されていない場合（変数Ｘ２が初期値０．１のままである場合）には（ＳＡ２０、Ｎｏ）、テスト方向が第１テスト方向である場合のみ（プローバー３０から受けた信号に基づいて判定）、変数ＸＸ２に全てのテストに合格した旨を示す数値０を代入し（ＳＡ２１）、変数Ｘ２に数値０を代入する（ＳＡ２２）。一方、変数Ｘ２にいずれかのテスト番号が代入されている場合（ＳＡ２０、Ｙｅｓ）、テスト方向が第１テスト方向である場合のみ（プローバー３０から受けた信号に基づいて判定）、変数ＸＸ２にＸ２を代入する（ＳＡ２３）。これにて、第２デバイス２の第２ＩＰコア５に対するテスト処理が終了する。
【００６６】
このように、第１テスト及び第２テストが終了した後、ワークステーション２１は、最終判断を行う。具体的には、それまでに記憶部に記憶した変数ＸＸ１及び変数ＸＸ２を参照し、変数ＸＸ１＝０で、かつ、変数ＸＸ２＝０の場合には（ＳＡ２４、Ｙｅｓ）、第１ＩＰコア４と第２ＩＰコア５がそれぞれテストに合格しているため、最終判断の結果を合格とし（ＳＡ２５）、それ以外の場合には（ＳＡ２４、Ｎｏ）、第１ＩＰコア４と第２ＩＰコア５の一方又は両方がテストに合格していないため、最終判断の結果を不合格とする（ＳＡ２６）。そして、ワークステーション２１は、この最終判断の結果を示す信号をプローバーに送信する。
【００６７】
そして、ワークステーション２１は、変数ｄｉｒｅｃｔ＿ｌｅｆｔを１に設定し（ＳＡ２７）、まだテストすべきデバイスが残っている場合には、プローバーからのテスト開始信号と共に送られてくるテスト方向が変わったかどうかを表す信号を受け取ったかを確認して、テスト方向が変わったことを示す信号を受け取った場合のみ、変数ｄｉｒｅｃｔ＿ｌｅｆｔを−１に設定する（ＳＡ２８）。すなわち、この処理においては、最終判断をテスト装置２０のワークステーション２１で行っており、ウエハーの移動方向が特定できないと最終判断ができないため、プローバー３０からテスト装置２０に対してテスト方向（具体的にはウエハーの移動方向）を特定するテスト方向特定情報を送信し、テスト装置２０は、このテスト方向特定情報をテスト開始信号と共に受けた場合、変数ｄｉｒｅｃｔ＿ｌｅｆｔに−１を代入してテストを開始する。以降同様に、テストすべきデバイスがなくなる迄、ＳＡ２からＳＡ２８を繰り返し、テストすべきデバイスがなった時点で処理を終了する。
【００６８】
このような処理によれば、非接続不合格状態でテストが行われた場合には、変数ＸＸ１は−１になっているので最終判断を回避し、非接続不合格状態以外の状態でテストが行われた場合には、変数ＸＸ１と変数ＸＸ２を用いて最終判断を実行するので、最終判断を適切に行うことができる。
【００６９】
なお、図５のフローチャート例では、第１テスト方向でテストを行う場合において、第１ＩＰコア４に対する第１テストの結果に関わらず、第２ＩＰコア５に対する第２テストを行うこととしているが、第１デバイス１の第１ＩＰコア４に対する第１テストを構成する１つ又は複数のテストがいずれか一つでも不合格であった場合には、それ以上のテストを行うことなく、当該第１デバイス１の全てのテストを終了してもよい。同様に、第２テスト方向でテストを行う場合において、第２ＩＰコア５に対する第２テストの結果に関わらず、第１ＩＰコア４に対する第１テストを行うこととしているが、第２デバイス２の第２ＩＰコア５に対する第２テストを構成する１つ又は複数のテストがいずれか一つでも不合格であった場合には、それ以上のテストを行うことなく、当該デバイスの全てのテストを終了してもよい。あるいは、第１テストを行う場合であっても、この第１テストを構成する１つ又は複数のテストがいずれか一つでも不合格であった場合には、それ以降のテストを行うことなく、当該第１テストを終了してもよい。同様に、第２テストを行う場合であっても、この第２テストを構成する１つ又は複数のテストがいずれか一つでも不合格であった場合には、それ以降のテストを行うことなく、当該第２テストを終了してもよい。このような変形例に係るテスト処理のフローチャート例を図６に示す。この処理におけるＳＢ１からＳＢ２８は、特記する場合を除いて図５のＳＡ１からＳＢ２８とそれぞれ同じであるが、ＳＢ６又はＳＢ１６に移行した場合には、それ以降のテストを行うことなくＳＢ１０やＳＢ２０に移行してテストを終了する点において異なる。このような処理によれば、テストの無駄を省くことが可能となる。
【００７０】
また、これまでの説明では、最終判断をテスト装置２０のワークステーション２１で行うものとして説明したが、この判断はプローバー３０で行ってもよい。例えば、テスト装置２０のワークステーション２１は、第１テストを構成する各テストや第２テストを構成する各テストが終了する毎に、これらのテストの結果をプローバー３０に送信し、プローバー３０は、このテストの結果を図示しない自己の記憶部に変数Ｘ１、Ｘ２への代入値として記憶させ、第２テスト終了後に、この変数Ｘ１、Ｘ２に基づいて最終判断を行い、この判断結果に基づいてデバイス１、２へのマーキング等を行ってよい。このようにプローバー３０にて最終判断を行う場合、ウエハーの移動方向は当該プローバー３０自身で特定できるので、テスト装置２０に対するテスト方向特定情報の送信を省略することができる。
【００７１】
（実施の形態１の効果）
次に、実施の形態１の効果について説明する。この実施の形態１の効果による効果は、１）テスト時間の短縮、２）電気的干渉の低減、３）デバイスの設計の特別化の回避、４）テスト条件の多様化、及び５）テスト装置の製造コストの低減を含む。以下、各効果について順次説明する。
【００７２】
（実施の形態１の効果−テスト時間の短縮）
まず、テスト時間の短縮に関する効果について説明する。本実施の形態のように第１デバイス１と第２デバイス２の２つのデバイスで１つの仮想デバイス３を構成する場合、第１テストと第２テストの合計２回のテストを実行することで、一つのデバイス（すなわち、第２デバイス２）が良品であるか否かが確定する。従って、概略的には、テスト時間は、従来のコンカレント・テストと同じになり、従来のシングル・テストの場合に比べて短縮することが可能となる。
【００７３】
ただし、上述のように、ウエハー上の各列の端部のデバイス（図２の場合にはＤ０、Ｄ１１、Ｄ１２）を第１デバイス１として第１テストを行う場合には、実質的には一つのデバイス（すなわち、第１デバイス１）しかテストできないため、テスト効率は従来のシングル・テストと同じになる。また、同時テストＩＰコア数＝３とする場合（第１デバイス、第２デバイス、及び第３デバイスにより１つの仮想デバイスを構成し、第１テスト、第２テスト、第３テストを行う場合）には、ウエハー上の各列の端部のデバイスを第１デバイスとして第１テストを行う場合と、この第１デバイスを第２デバイスとして第２テストを行うと共に同列の端部から２番目のデバイスを第１デバイスとして第１テストを行う場合とで、テスト効率は従来のシングル・テストと同じになる。これを一般化すると、同時テストＩＰコア数＝Ｎとした場合には、ウエハーの各行の端部のデバイスからＮ−１個目までのデバイスをテストする場合については、テスト効率は従来のシングル・テストと同じになる。ただし、通常の半導体のテストでは、１ウェハー当たり一度に数１００から数１０００個のデバイスがテストされるので、ウエハーの各行の端部におけるテスト効率の低下の影響は無視できるレベルである。
【００７４】
このようなテスト時間の短縮効果を、一層具体的に説明する。第１テストのテスト時間をＴａ、第２テストのテスト時間をＴｂとし、テスト時間Ｔａはテスト時間Ｔｂより長いとし（Ｔａ＞Ｔｂ）、テスト時間Ｔａとテスト時間Ｔｂの差分をＴｄとする（Ｔｄ＝Ｔａ−Ｔｂ）。
【００７５】
ここで、図１１に示す従来のシングル・テストにおけるデバイス１つあたりのテスト時間は、Ｔａ＋Ｔｂとなる。また、図１４に示す従来のコンカレント・テストにおけるデバイス１つあたりのテスト時間は、テスト時間Ｔａとテスト時間Ｔｂの長い方に等しくなることから、上記の前提においてはテスト時間Ｔａとなる。
【００７６】
これに対して、本実施の形態１に係るテスト方法では、１行あたりテストするデバイス１、２の数をＮとすると、１行における全てのデバイスの合計のテスト時間はＮＴａ＋Ｔｂであるため、デバイス１つあたりのテスト時間は、（ＮＴａ＋Ｔｂ）／Ｎ＝Ｔａ＋（Ｔｂ／Ｎ）である。このテスト時間は、Ｎが十分に大きければ、ほぼＴａとなり、従来のコンカレント・テストとほぼ等しくなる。なお、従来のコンカレント・テストや本実施の形態１に係るテスト方法では、Ｔｄ＝０の時（すなわち、Ｔｂ＝Ｔａの時）にテスト時間が最小(テスト効率が最高）となり、Ｔｄ＝Ｔａの時（すなわち、Ｔｂ＝０）の時にテスト時間が最大(テスト効率が最低）となる。
【００７７】
また、このテスト時間は、テスト装置２０の構成を工夫することで、さらに短縮できる可能性がある。すなわち、第１テストと第２テストのテスト項目を自由に調整できる場合には、Ｔｄ＝０に最も近くなるようにテスト項目を調整することで、テスト時間を最小(テスト効率を最高）に近づけることが可能となる。また、デバイス１、２を全体的に２つのテスト条件でテストする場合（例えば、第１の電源電圧で駆動した場合と、第１の電源電圧とは異なる第２の電源電圧で駆動した場合との、比較テストを行う場合）には、第１テストと第２テストとでテスト項目は同じにし、テスト条件のみを第１テストと第２テストで変えてテストを行うことで、Ｔｂ＝Ｔａとなるため、テスト時間が最小(テスト効率が最高）となる。
【００７８】
また、実施の形態１に係るテスト方法において、図７に変形例として示すように、テスト装置２０には、第１テスト回路２２と第２テスト回路２４をそれぞれ２つ設けることも可能であり、この場合には、第１テスト位置において、第１テストのみならず第２テスト回路２４を用いて第２テストの少なくとも一部を同時に実施し、第２テスト位置において、第２テストのみならず第１テスト回路２２を用いて第１テストの少なくとも一部を同時に実施することができ、テスト時間Ｔａとテスト時間Ｔｂの配分を任意に調整することが可能となるので、差分Ｔｄを最小値にするように配分することが可能になる。この結果、実施の形態１に係るテスト方法のテスト時間は、Ｔｄ＝０の理想的な場合、１デバイス当たりのテスト時間はＴａとなり、２サイトのマルチサイト・テストにおいてマルチサイト効率Ｅｍが１００％の時とほぼ同じ（式１でＮ＝２，Ｅｍ＝１００％とするとＴｍ＝Ｔｓとなり２個測定した時の時間Ｔｍは２Ｔａとなり、１デバイス当たりのテスト時間はＴａなる）になる。特に、このような調整は、テスト装置２０のユーザが行うことができ、テスト装置２０の製造者や供給者を関与させることなく可能であるため、必要に応じて随時行うことができ、状況の変化に応じた対応が可能である。
【００７９】
このようにマルチサイト効率Ｅｍを１００％とすることは、従来のマルチサイト・テストでは、デジタル回路を主としたデバイスでは可能であったが、アナログ回路を主としたデバイスでは、上述したように、ワークステーション２１においてテスト回路からのデータを解析するための時間がかかるため、マルチサイト効率Ｅｍは６０％から８５％程度となっていた。しかしながら、実施の形態１に係るテスト方法によれば、アナログ回路を主としたデバイスにおいてもマルチサイト効率Ｅｍを１００％とすることが可能となる。このため、仮に、テスト装置の価格が従来のマルチサイト・テストのテスト装置の価格と同じ場合であっても、実施の形態１に係るテスト方法を適用することで、テスト・コストを削減することが可能となる。
【００８０】
（実施の形態１の効果−電気的干渉の低減）
次に、電気的干渉の低減に関する効果について説明する。実施の形態１に係るテスト方法によれば、同じデバイス１、２に設けられている第１ＩＰコア４と第２ＩＰコア５を、同時にテストするのではなく、第１テストと第２テストでそれぞれ別々にテストするため、同じデバイスの内部における第１ＩＰコア４と第２ＩＰコア５の相互の電気的干渉を無くすことができ、テストの精度や信頼性を一層向上させることが可能となる。
【００８１】
（実施の形態１の効果−デバイスの設計の特別化の回避）
次に、デバイス１、２の設計の特別化の回避に関する効果について説明する。実施の形態１に係るテスト方法によれば、上述のように、第１ＩＰコア４と第２ＩＰコア５の相互の電気的干渉を無くすことができるので、第１ＩＰコア４と第２ＩＰコア５を分離して動作できるようにする特別な設計をデバイスに施す必要がないため、従来のコンカレント・テストのように、各ＩＰコア４、５を相互に独立させるような仕組みを予め作り込んでおくことが不要となる。従って、デバイスの構成が複雑化することを防止でき、デバイスの設計コストや製造コストを低減することが可能となる。
【００８２】
（実施の形態１の効果−テスト条件の多様化）
次に、テスト条件の多様化に関する効果について説明する。実施の形態１に係るテスト方法によれば、従来のコンカレント・テストにおいて、同時にテストする複数のＩＰコアに対して共通の電源回路から電源を供給しているため、テストに最適な電源電圧設定を各ＩＰコアにそれぞれ設定することができなかった。これに対して、実施の形態１に係るテスト方法によれば、同時にテストする第１ＩＰコア４と第２ＩＰコア５に対してそれぞれ独立した第１電源回路２３と第２電源回路２５により電源供給を行っているので、テストに最適な電源電圧設定を第１ＩＰコア４と第２ＩＰコア５のそれぞれに設定することが可能となる。このため、第１ＩＰコア４と第２ＩＰコア５を相互に異なるテスト条件でテストすることが可能になる等、テスト条件の多様化を図ることが可能となる。特に、このようなテスト条件の設定や変更は、テスト装置２０のユーザが行うことができ、テスト装置２０の製造者や供給者を関与させることなく可能であるため、必要に応じて随時行うことができ、状況の変化に応じた対応が可能である。
【００８３】
（実施の形態１の効果−テスト装置の製造コストの低減）
最後に、テスト装置２０の価格低減に関する効果について説明する。実施の形態１に係るテスト方法によれば、上述のテスト時間の短縮に関する効果として説明したように、従来のマルチサイト・テストの場合に比べて、同じテスト時間でよい場合には、テスト回路２２、２４の総数を半分にすることができるので、テスト装置２０の構成を簡素化でき、テスト装置２０の製造コストを低減することが可能となる。
【００８４】
（実施の形態１の効果−その他）
また、プローバー３０によって第１デバイス１と第２デバイス２を供給しつつ、第１ＩＰコア４と第２ＩＰコア５に対するテストを同時に行うことが可能となる。
【００８５】
〔実施の形態２〕
次に、実施の形態２について説明する。この実施の形態２は、プローバーに代えてハンドラーを備えてテストシステムを構成した形態である。最初に、テストシステムの構成について説明し、その後、このテストシステムを用いて行われるテスト方法について説明する。ただし、実施の形態２に係る構成及び処理は、特に説明なき場合には、実施の形態１で説明した構成及び処理と同様であるものとし、必要に応じて、実施の形態１で使用したものと同一の符号を付してその説明を省略する（後述する変形例においても同じ）。
【００８６】
（構成）
図８は本実施の形態に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。この図８に示すように、テストシステム４０は、テスト装置２０と、ハンドラー５０を備えて構成されている。
【００８７】
（構成−ハンドラー）
ハンドラー５０は、パッケージ・テストにおいて使用されるものであり、複数のデバイス１、２をテスト装置２０に供給する半導体デバイス供給手段である。このハンドラー５０は、未テストのデバイスを載せる供給トレー５１と、テストに合格したデバイスを載せるパス・トレー５２と、テストに合格しなかったデバイスを載せるフェイル・トレー５３と、デバイスを搬送する搬送機構５４を備えて構成されている。このハンドラー５０は、特記する点を除いて、従来のテストシステムにおけるハンドラーと同様に構成することができる。
【００８８】
（テスト方法）
次に、テスト方法について説明する。最初に、ハンドラー５０の動作について説明し、その後、テスト処理のロジックについて説明する。
【００８９】
（テスト方法−ハンドラーの動作）
前提として、供給トレー５１にはテストの対象となる複数のデバイスが載置されているものとする。そして、ハンドラー５０は、供給トレー５１から１つのデバイスを取り出して搬送し、このデバイスを第１デバイス１として第１テスト位置に配置し、テスト装置２０にテスト開始の信号を送る。この信号を受信したテスト装置２０は、第１テスト回路２２と第１デバイス１の第１ＩＰコア４との間で各種の信号の送受信を行うことで所定内容の１又は複数回のテストを実行する。また、この際には、第２テスト位置には、あらかじめ実デバイスをダミーデバイス（図示省略）として配置しておき、これら第１デバイス１とダミーデバイスにより仮想デバイス３が構成されているものとし、テスト方向を示す変数ｄｉｒｅｃｔ＿ｌｅｆｔには、数値１が設定されていて、前回のテスト結果を格納する変数ＸＸ１には、Ｘ１の初期値−１が代入された後、テストが開始される。第２テストが終了した段階で、第２ＩＰコア５に対するテスト結果の変数ＸＸ２と変数ＸＸ１とに基づいて最終判断する。変数ＸＸ１には、−１が代入されているため、ダミーデバイスを不良として不良トレーに搬送して、第１回目のテストが終了する。
【００９０】
次いで、ハンドラー５０は、第１テスト位置に配置していた第１デバイス１を第２デバイスとして第２テスト位置に移動させると共に、供給トレー５１から１つのデバイスを取り出して搬送し、このデバイスを第１デバイス１として第１テスト位置に配置して、テスト装置２０にテスト開始の信号を送る。この信号を受信したテスト装置２０は、第１テスト回路２２と第１デバイス１の第１ＩＰコア４との間で各種の信号の送受信を行うことで所定内容の１又は複数回のテストを実行すると共に、第２テスト回路２４と第２デバイス２の第１ＩＰコア５との間で各種の信号の送受信を行うことで所定内容の１又は複数回のテストを実行する。
【００９１】
そして、テスト装置２０は、このテストの結果に基づいて、第２デバイス２の最終判断を行う。この最終判断は、実施の形態１の場合と同様に行うことができる。すなわち、テスト装置２０のワークステーション２１は、テストを行う毎に、図５や図６と同様に変数ＸＸ１や変数ＸＸ２を用いてテスト結果を記録し、このテスト結果に基づいて最終判断を行う。この最終判断の結果は、ワークステーション２１からハンドラーに送信される。ハンドラーは、第２テスト位置の第２デバイス２を、送信された判断結果が合格である場合にはパス・トレー５２に搬送し、送信された判断結果が合格でない場合にはフェイル・トレー５３に搬送する。また、ハンドラー５０は、第１テスト位置に配置していた第１デバイス１を第２デバイスとして第２テスト位置に移動させると共に、供給トレー５１から１つのデバイスを取り出して搬送し、このデバイスを第１デバイス１として第１テスト位置に配置して、テスト装置２０にテスト開始の信号を送る。以降同様に、供給トレ５１ーに載置された全てのデバイスに対してテストが実行される。
【００９２】
あるいは、最終判断をハンドラー５０で行うようにしてもよい。例えば、テスト装置２０のワークステーション２１は、第１テストを構成する各テストや第２テストを構成する各テストが終了する毎に、これらのテストの結果を、ハンドラー５０に送信し、ハンドラー５０は、このテストの結果を図示しない自己の記憶部に変数ＸＸ１、ＸＸ２への代入値として記憶させ、第２テスト終了後に、この変数ＸＸ１、ＸＸ２に基づいて最終判断を行う。そして、最終判断の結果、テストに合格した第２デバイス２はパス・トレー５２に搬送し、テストに合格しなかった第２デバイス２はフェイル・トレー５３に搬送する。
【００９３】
（実施の形態２の効果）
実施の形態２によれば、実施の形態１と同様に、１）テスト時間の短縮、２）電気的干渉の低減、３）デバイスの設計の特別化の回避、４）テスト条件の多様化、及び５）テスト装置の製造コストの低減、の効果を得ることができる。また、ハンドラー５０によって第１デバイス１と第２デバイス２を供給しつつ、第１ＩＰコア４と第２ＩＰコア５に対するテストを同時に行うことが可能となる。
【００９４】
〔実施の形態３〕
次に、実施の形態３について説明する。この実施の形態３は、実施の形態１に係るテスト方法をマルチサイト・テストと組み合わせて実行する形態である。テストシステムの構成について説明するが、このテストシステムを用いて行われるテスト方法について説明する。ただし、実施の形態３に係る構成及び処理は、特に説明なき場合には、実施の形態１で説明した構成及び処理と同様であるものとし、必要に応じて、実施の形態１で使用したものと同一の符号を付してその説明を省略する。
【００９５】
（構成）
図９は、本実施の形態に係るテストシステムの構成例を仮想デバイスと共に示す概念図である。この図９に示すように、テストシステム６０は、テスト装置７０と、１台のプローバー８０を備えて構成されている。ここでは、２つの仮想デバイス７、８（以下、第１仮想デバイス７と第２仮想デバイス８）を同時にテストすることを想定しており、これら第１仮想デバイス７と第２仮想デバイス８の各々が第１デバイス１と第２デバイス２により構成されるものとする。
【００９６】
テスト装置７０は、当該テスト装置７０を制御する制御手段としての１台のワークステーション２１と、第１仮想デバイス７の第１デバイス１の第１ＩＰコア４をテストするための第１テスト回路２２及び第１電源回路２３と、第１仮想デバイス７の第２デバイス２の第２ＩＰコア５をテストするための第２テスト回路２４及び第２電源回路２５と、第２仮想デバイス８の第１デバイス１の第１ＩＰコア４をテストするための第１テスト回路２２及び第１電源回路２３と、第２仮想デバイス８の第２デバイス２の第２ＩＰコア５をテストするための第２テスト回路２４及び第２電源回路２５とを備えて構成されている。
【００９７】
（構成−プローバー）
1台のプローバー８０は、実施の形態１とほぼ同様に構成されており、同一のウエハー上のデバイスにより第１仮想デバイス７と第２仮想デバイス８を構成して当該同一のウエハーを移動させる。
【００９８】
（テスト方法）
次に、テスト方法について説明する。ただし、第１仮想デバイス７の第１デバイス１及び第２デバイス２のテストや、第２仮想デバイス８の第１デバイス１及び第２デバイス２のテストは、それぞれ、実施の形態１の仮想デバイス３の第１デバイス１及び第２デバイス２のテストと同様に行うことができ、単に仮想デバイスの数が増えたものと考えることができるので、その詳細は省略する。また、プローバー８０の動作は、実施の形態１のプローバー３０の動作と同様であるので、その詳細は省略する。また、テスト処理のロジックに関しても、実施の形態１のロジックを、第１仮想デバイス７と第２仮想デバイス８とにそれぞれ適用すればよいので、その詳細は省略する。
【００９９】
（実施の形態３の効果）
実施の形態３によれば、実施の形態１と同様の効果を得ることが可能となる。さらに、以下では、テスト時間の短縮に関する効果について説明する。ここでは、本実施の形態３に係るテスト方法によるテスト時間を、従来のマルチサイト・テストによるテスト時間と比較する。
【０１００】
マルチサイト効率をＥｍ（％）とすると、図１２の従来のマルチサイト・テストにおけるデバイス１つあたりのテスト時間は、下記式（２）で表わされる。マルチサイト効率Ｅｍ＝１００％の時には、テスト時間はＴａ−Ｔｄ／２で最小となり、マルチサイト効率Ｅｍ＝０％の時には、テスト時間はＴａ＋Ｔｂで最大となる。
【０１０１】
【数２】
2011247591.tif 000004
【０１０２】
これに対して、本実施の形態に係るテスト方法の場合、マルチサイト効率Ｅｍの２つのデバイスのマルチサイトになるため、テスト時間の合計は下記式（３）で表わされ、したがって、第１仮想デバイスや第２仮想デバイスの各々のテスト時間は下記式（４）で表わされる。
【０１０３】
【数３】
2011247591.tif 000005
【数４】
2011247591.tif 000006
【０１０４】
式（４）を式（２）と比較すると、本実施の形態に係るテスト方法は、マルチサイト・テストと組み合わせた場合であっても、その効果が減ったり、制限が加えられるわけではない。つまり、本実施の形態に係るテスト方法は、マルチサイト・テストとは独立で相反しない。
【０１０５】
〔III〕本実施の形態に対する変形例
以上、本発明の実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
【０１０６】
（解決しようとする課題や発明の効果について）
また、発明が解決しようとする課題や発明の効果は、前記した内容に限定されるものではなく、本発明によって、前記に記載されていない課題を解決したり、前記に記載されていない効果を奏することもでき、また、記載されている課題の一部のみを解決したり、記載されている効果の一部のみを奏することがある。
【０１０７】
（同時テストデバイス数や同時テストＩＰコア数）
上述のように、同時テストデバイス数や同時テストＩＰコア数は２つに限られず、少なくとも２つ以上であればよく、また、同時テストデバイス数と同時テストＩＰコア数は、相互に同一の数とすることもでき、あるいは相互に異なる数とすることもできる。例えば、３つのＩＰコアを備えるデバイスをテストする場合には、第１テスト回路及び第１電源回路と、第２テスト回路及び第２電源回路に加えて、第３テスト回路及び第３電源回路を設けてもよい。あるいは、図１のテスト装置２０において、デバイス１、２がそれぞれ３つのＩＰコア（仮に、第１ＩＰコア、第２ＩＰコア、第３ＩＰコアとする）を備えて構成されている場合、テスト回路２２により、デバイス１の一つの第１ＩＰコアをテストし、同時に、テスト回路２４により、デバイス２の第２ＩＰコア及び第３ＩＰコアをテストしてもよい。ただし、この場合には、第２ＩＰコア及び第３ＩＰコアは、独立した内部回路になっており、１個だけでコンカレントテストが可能であることが必要となる。
【０１０８】
（テスト内容及びテスト項目）
各テスト回路で行うテスト内容及びテスト項目は任意に設定することができ、第１ＩＰコアと第２ＩＰコアに対して、相互に同一のテストを行ってもよく、あるいは相互に異なるテストを行ってもよい。
【０１０９】
（電源回路）
電源回路は、仮想デバイスを構成するデバイスの数に応じて設けることが好ましいが、同時にテストを行う全てのデバイスに対して一つの電源回路から電力を供給することも可能である。
【０１１０】
（テスト処理）
上記説明したテスト処理は、公知のロジックを用いて任意に変更可能である。例えば、変数としてＸＸ１、ＸＸ２を例示し、これら変数に対する代入値としてテスト番号や０例示したが、変数や代入値の具体的な内容は任意に変更可能である。例えば、テストされるデバイスに個別のＩＤが振られていた場合、そのＩＤをデバイスから読み出してテスト結果と共に記憶部に記憶させておくことで、デバイスとそのテスト結果との照合を行うようにしてもよい。あるいは、デバイスに小さな専用の不揮発性メモリ領域を確保し、当該デバイスの第１ＩＰコアや第２ＩＰコアのテストが終了する毎に、当該テストの対象となったのが第１ＩＰコアと第２ＩＰコアのいずれであるのかを特定するための情報や、当該テストの結果を、当該不揮発性メモリ領域に記憶させておくことで、デバイスとそのテスト結果との照合を行うようにしてもよい。
【０１１１】
また、テスト処理における各テストの合否の判断、変数の記憶、あるいは最終的なデバイスの最終的な合否の判断に関して、テストシステムの各部の相互間における分担は任意に変更することが可能である。また、実施の形態２のように、ダミーデバイスを配置する必要がある場合があるが、実施の形態１のように、プローバーの処理によりダミーデバイスの配置を省略することもできる。
【０１１２】
（テスト装置の構成と仮想デバイスについて）
上述したように、テスト装置の構成によっては、必ずしも、複数のデバイスを一つの仮想デバイスとして認識する必要はなく、複数のデバイスを相互に独立したものとして認識しつつ、これら複数のデバイスに含まれる複数のＩＰコアに対して同時にテストを行ってもよい。図１０には、このような変形例に係るテストシステムの構成例を示す。この例では、テストシステム１４０は、テスト装置１４１と、プローバー３０を備えて構成されている。テスト装置１４１は、ワークステーション２１と同様に、当該テスト装置１４１を制御する２台のテスト装置制御部１４２、１４３と、第１テスト回路２２及び第１電源回路２３と、第２テスト回路２４及び第２電源回路２５を備えて構成されている。テスト装置制御部１４２は、ワークステーション２１と同様に、テストプログラム２６を実行することにより、第１テスト回路２２及び第１電源回路２３を制御し、デバイス１のＩＰコア４のテストを行い、テスト装置制御部１４３は、テストプログラム２６を実行することにより、第２テスト回路２４及び第２電源回路２５を制御し、デバイス２のＩＰコア５のテストを行う。これらテスト装置制御部１４２の制御によるＩＰコア４のテストと、テスト装置制御部１４３の制御によるＩＰコア５のテストは、上述した実施の形態１と同様に、同時に行われる。このように構成されたテスト装置１４１を使用する場合には、デバイス１とデバイス２は仮想デバイスを構成するものとして認識することなく、相互に独立したものとして認識しつつ、テストを実行することができる。
【０１１３】
また、図１０のテストシステムにおいて、テスト装置１４１は、構造的には複数に分割してもよい。すなわち、テスト装置制御部１４２、第１テスト回路２２、第１電源回路２３、及びテストプログラム２６を備えるテスト装置と、テスト装置制御部１４３、第２テスト回路２４、第２電源回路２５、及びテストプログラム２６を備えるテスト装置とを、相互に異なる装置（例えば、それぞれ別個の筐体に収容された装置）として構成した上で、これらの装置を無線又は有線で通信可能に接続し、複数のＩＰコアを協同して同時にテストするようにしてもよい。
【符号の説明】
【０１１４】
１、２、Ｄ０〜Ｄ１７、１０４、１１６、１１７、１２０、１３５  デバイス（第１デバイス、第２デバイス）
３、７、８  仮想デバイス
４、５、１２１、１２２、１３６、１３７  ＩＰコア（第１ＩＰコア、第２ＩＰコア）
１０、４０、６０、１４０  テストシステム
２０、５０、７０、１００、１１０、１２３、１３０、１４１  テスト装置
２１、１０１、１１１、１２４、１３１  ワークステーション
２２、２４、１０２、１１２、１１３、１２５、１２６、１３２、１３３  テスト回路（第１テスト回路、第２テスト回路）
２３、２５、１０３、１１４、１１５、１２７、１３４  電源回路（第１電源回路、第２電源回路）
２６、１０５  テストプログラム
３０、８０  プローバー
３１、３２、３３  矢印
５０  ハンドラー
５１  供給トレー
５２  パス・トレー
５３  フェイル・トレー
５４  搬送機構
１４２、４１３  テスト装置制御部
【図１】
2011247591.tif 000007
【図２】
2011247591.tif 000008
【図３】
2011247591.tif 000009
【図４】
2011247591.tif 000010
【図５】
2011247591.tif 000011
【図６】
2011247591.tif 000012
【図７】
2011247591.tif 000013
【図８】
2011247591.tif 000014
【図９】
2011247591.tif 000015
【図１０】
2011247591.tif 000016
【図１１】
2011247591.tif 000017
【図１２】
2011247591.tif 000018
【図１３】
2011247591.tif 000019
【図１４】
2011247591.tif 000020