(57)【要約】【課題】読み込みや書き込みのエラーの原因がＩＣカードリーダ・ライタにあるのかカードの損傷や劣化に起因するものであるのかを自動的に特定する。【解決手段】第一の電気接点Ｔ１をカード５のＩＣチップ１３に接続した状態で読み込み不良が検知され且つ第二の電気接点Ｔ２をカード５のＩＣチップ１３に接続した状態で読み込み不良が検知されなかった場合には第一の電気接点Ｔ１の異常を示すアラームを出力する一方、第一，第二の電気接点Ｔ１，Ｔ２を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード５の異常を示すアラームを出力する。【選択図】図２
2011028494.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップを内蔵したカードが搬送されるカード搬送路と、カードのＩＣチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのＩＣチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたＩＣカードリーダ・ライタであって、
カードのＩＣチップと接触してデータの読み書きを行うための第一，第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ＩＣチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ＩＣチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とするＩＣカードリーダ・ライタ。
【請求項２】
前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続すると、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態下で前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ前記カード搬送手段を逆転駆動してカードを排出し、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には第二の電気接点の異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段の作動を禁止する冗長処理制限手段を備えたことを特徴とする請求項１記載のＩＣカードリーダ・ライタ。
【請求項３】
カードの異常を示すアラームによって当該ＩＣカードリーダ・ライタもしくは当該ＩＣカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ＩＣカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ＩＣカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項１または請求項２記載のＩＣカードリーダ・ライタ。
【請求項４】
カード搬送路に挿入されたカードに送りを掛けてカードのＩＣチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してＩＣチップに対するデータの読み書きを行なうＩＣカードリーダ・ライタとカードの不具合検出方法であって、
カードのＩＣチップと接触してデータの読み書きを行うための第一，第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのＩＣチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ＩＣチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴としたＩＣカードリーダ・ライタとカードの不具合検出方法。
【請求項５】
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態が予め決められたデータ読み込み回数もしくは予め決められた時間に亘って継続すると、
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態下で前記ＩＣチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良を検知されなければデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、第二の電気接点の異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出し、ＩＣチップが第一の電気接点と接触する位置を越えたカードの送りを非実行とすることを特徴とした請求項４記載のＩＣカードリーダ・ライタとカードの不具合検出方法。
【請求項６】
カードの異常を示すアラームによって当該ＩＣカードリーダ・ライタもしくは当該ＩＣカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ＩＣカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ＩＣカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項４または請求項５記載のＩＣカードリーダ・ライタとカードの不具合検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣカードリーダ・ライタおよびＩＣカードリーダ・ライタとカードの不具合検出方法に関する。
【背景技術】
【０００２】
カード搬送路に取りこんだカードのＩＣチップを電気接点に接触させてデータの読み込みや書き込みを行うようにしたＩＣカードリーダ・ライタが既に公知である。
【０００３】
この種のＩＣカードリーダ・ライタでは、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によってデータの読み込みや書き込みが正常に行えなく場合があり、更に、正常な読み込みや書き込みが行えなくなった場合には、その原因がＩＣカードリーダ・ライタの故障にあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを特定することが難しいといった不都合があった。
【０００４】
また、ＩＣカードリーダ・ライタとは直接的には関連しないが、磁気カードからのデータの読み込み不良で生じるカード処理所要時間の増長を抑制するための技術として、特許文献１に開示される磁気カード読取装置がある。
特許文献１に開示される磁気カード読取装置は、カード搬送路の上流側と下流側に離間させて主読取ヘッドと副読取ヘッドを配置した構成を有するが、このものは、主読取ヘッドによる磁気データの読み込みに失敗した際にカードに更なる送りを掛けて副読取ヘッドによる磁気データの読み込みを再試行するものに過ぎない。
つまり、通常のリトライ処理に必要とされるカードの逆搬送を省略することによってデータの読み込み不良に伴うカード処理所要時間の増長を抑制するものであり、主読取ヘッドや副読取ヘッドの故障を検出して外部に出力したり磁気カードの異常を検出したりする機能は全く備えていない。
【０００５】
磁気ストライプ読取装置等におけるデータの読み込み不良それ自体を検出するための手段としては、例えば、特許文献２に示されるように、装置に読み込まれるデータを所定周期毎にサンプリングし、信号の振幅値やビット長のデータに基いて異常の有無を検知し、その結果を上位装置に送信するようにしたものが公知である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３２９４９７号公報（段落０００９，図２）
【特許文献２】特開平１０−３６０１号公報（段落０００５）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高め、更に、読み込みや書き込みのエラーが生じた場合にあっては、その原因がＩＣカードリーダ・ライタにあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを装置側の処理で自動的に特定して、装置のメンテナンスを容易化することのできるＩＣカードリーダ・ライタおよびＩＣカードリーダ・ライタとカードの不具合検出方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のＩＣカードリーダ・ライタは、ＩＣチップを内蔵したカードが搬送されるカード搬送路と、カードのＩＣチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのＩＣチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたＩＣカードリーダ・ライタであり、前記目的を達成するため、特に、
カードのＩＣチップと接触してデータの読み書きを行うための第一，第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ＩＣチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ＩＣチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とする構成を有する。
【０００９】
また、本発明によるＩＣカードリーダ・ライタとカードの不具合検出方法は、カード搬送路に挿入されたカードに送りを掛けてカードのＩＣチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してＩＣチップに対するデータの読み書きを行なうＩＣカードリーダ・ライタとカードの不具合検出方法であり、前記と同様の目的を達成するため、特に、
カードのＩＣチップと接触してデータの読み書きを行うための第一，第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのＩＣチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ＩＣチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴とした構成を有する。
【発明の効果】
【００１０】
本発明のＩＣカードリーダ・ライタおよびＩＣカードリーダ・ライタとカードの不具合検出方法は、カードのＩＣチップと接触してデータの読み書きを行うための第一，第二の電気接点をカード搬送路におけるカード送り方向の上流側と下流側に離間させて設け、カード搬送路に挿入されたカードのＩＣチップが第一の電気接点と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカードの送り方向と逆行する向きに送りを掛けてカードを直ちに排出する一方、読み込み不良が検知された場合には、更に、ＩＣチップが第二の電気接点と接触する位置までカードに送りを掛けて位置決めを行って第ニの電気接点を介してデータの読み書きを行なうようにしているので、仮に、第一の電気接点によるデータの読み書きが行なえない状況下にあっても、第二の電気接点を利用してデータの読み書きを完結させることができ、電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高めることができる。
また、第一の電気接点をＩＣチップに接続した状態で読み込み不良が検知され且つ第二の電気接点をＩＣチップに接続した状態で読み込み不良が検知されなかった場合には第一の電気接点の異常を示すアラームを出力する一方、第一，第二の電気接点を利用したデータの読み書きで共に読み込み不良が検知された場合には、カードの異常を示すアラームを出力するようにしているので、読み込み不良の原因がＩＣカードリーダ・ライタにあるのかカードの損傷や劣化にあるのかを装置側の処理で自動的に特定して装置のメンテナンスを容易化することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明を適用した一実施形態のＩＣカードリーダ・ライタの主要部の構成について簡略化して示した機能ブロック図である。
【図２】同実施形態におけるＩＣカードリーダ・ライタの機械的な構成について簡略化して示した概念図である。
【図３】同実施形態におけるＩＣカードリーダ・ライタの制御部の構成について簡略化して示したブロック図である。
【図４】第一，第二の電気接点とＩＣ通信回路との接続状態の一例を示した概念図である。
【図５】第一，第二の電気接点とＩＣ通信回路との接続状態の他の一例を示した概念図である。
【図６】第一，第二の電気接点とＩＣ通信回路との接続状態の更に他の一例を示した概念図である。
【図７】同実施形態の読込異常評価手段，通常処理実行手段，冗長処理実行手段，主制御手段，冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートである。
【図８】同実施形態の読込異常評価手段，通常処理実行手段，冗長処理実行手段，主制御手段，冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図９】同実施形態の読込異常評価手段，通常処理実行手段，冗長処理実行手段，主制御手段，冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図１０】同実施形態の読込異常評価手段，通常処理実行手段，冗長処理実行手段，主制御手段，冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図１１】第一の電気接点の直下にカードのＩＣチップを位置決めした状態について簡略化して示した概念図である。
【図１２】第ニの電気接点の直下にカードのＩＣチップを位置決めした状態について簡略化して示した概念図である。
【発明を実施するための形態】
【００１２】
次に、本発明を実施するための形態について一例を挙げ、図面を参照して具体的に説明する。
【００１３】
図１は本発明を適用した一実施形態のＩＣカードリーダ・ライタ１の主要部の構成について簡略化して示した機能ブロック図である。
【００１４】
この実施形態のＩＣカードリーダ・ライタ１は、図示を省略したカード搬送路に沿って送られるカードのＩＣチップと接触してデータの読み書きを行うためにカード搬送路内に設置された第一の電気接点Ｔ１および第二の電気接点Ｔ２と、カード搬送路に挿入されたカードに送りを掛けるためのカード搬送手段Ａと、カードのＩＣチップが第一の電気接点Ｔ１や第二の電気接点Ｔ２と接触した際に此れらの電気接点を介して読み書きされる信号を評価し、データの読み込み不良の有無を検知するための読込異常評価手段Ｂを備える。
【００１５】
カード搬送手段Ａおよび読込異常評価手段Ｂの構成については既に様々なものが公知である。
【００１６】
カードのＩＣチップと接触する第一の電気接点Ｔ１と第二の電気接点Ｔ２は同等の構成を有し、このうち第一の電気接点Ｔ１がカード搬送路におけるカード送り方向の上流側に設置される一方、第二の電気接点Ｔ２は相対的にカード搬送路におけるカード送り方向の下流側に設置されている。
【００１７】
通常処理実行手段Ｃは、カード搬送手段Ａを正転駆動してＩＣチップが第一の電気接点Ｔ１と接触する位置にカードを位置決めした状態で読込異常評価手段Ｂを起動し、冗長処理実行手段Ｄは、カード搬送手段Ａを正転駆動してＩＣチップが第二の電気接点Ｔ２と接触する位置にカードを位置決めした状態で読込異常評価手段Ｂを起動する。
【００１８】
主制御手段Ｅは、通常処理実行手段Ｃを作動させ、通常処理実行手段Ｃで起動された読込異常評価手段Ｂが読み込み不良を検知しなければ、データの読み書き処理終了後にカード搬送手段Ａを逆転駆動してカード搬送路からカードを排出する一方、通常処理実行手段Ｃで起動された読込異常評価手段Ｂが読み込み不良を検知した場合には、更に、冗長処理実行手段Ｄを作動させる。
そして、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂが読み込み不良を検知しなければ、主制御手段Ｅは、第一の電気接点Ｔ１の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカード搬送手段Ａを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂが読み込み不良を検知した場合には、カードの異常を示すアラームを出力すると共にカード搬送手段Ａを逆転駆動してカード搬送路からカードを排出する。
【００１９】
第二の電気接点Ｔ２，冗長処理実行手段Ｄ，主制御手段Ｅは本実施形態に固有の構成要素である。
【００２０】
この実施形態のＩＣカードリーダ・ライタ１は、更に、通常処理実行手段Ｃで起動された読込異常評価手段Ｂが読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続したときに、通常処理実行手段Ｃで起動された読込異常評価手段Ｂが読み込み不良を検知しない状態下で冗長処理実行手段Ｄを作動させ、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂが読み込み不良を検知しなければカード搬送手段Ａを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂが読み込み不良を検知した場合には第二の電気接点Ｔ２の異常を示すアラームを出力すると共にカード搬送手段Ａを逆転駆動してカード搬送路からカードを排出し、冗長処理実行手段Ｄの作動を禁止する冗長処理制限手段Ｆを備えている。
【００２１】
冗長処理制限手段Ｆも本実施形態に固有の構成要素である。
【００２２】
そして、主制御手段Ｅからカードの異常を示すアラームが出力された場合には、ＩＣカードリーダ・ライタ１それ自体もしくはＩＣカードリーダ・ライタ１を実装した装置、例えば、ＡＴＭ（Automatic Teller Machine）等に実装された警告手段Ｇを作動させてカード利用者にカードの異常を知らせる。
また、主制御手段Ｅからカードの異常を示すアラームを除いた他のアラーム、つまり、第一の電気接点Ｔ１の異常を示すアラームもしくは第二の電気接点Ｔ２の異常を示すアラームが出力された場合には、ＩＣカードリーダ・ライタ１に接続した上位装置、例えば、ＡＴＭを設置した行内のホストコンピュータ等に実装された警告手段Ｈを作動さて装置の管理者にＩＣカードリーダ・ライタ１の異常を知らせるようになっている。
【００２３】
図２は同実施形態におけるＩＣカードリーダ・ライタ１の機械的な構成について簡略化して示した概念図、また、図３は同実施形態におけるＩＣカードリーダ・ライタ１に内蔵された制御部２の構成について簡略化して示したブロック図である。
【００２４】
この実施形態のカードリーダ・ライタ１は、ケーシング３の側面に穿設されたカード挿入口４から挿入されたカード５を取り込むためのカード搬送路６を備える。
【００２５】
図１の機能ブロック図に示したカード搬送手段Ａは、具体的には、図２に示されるように、カード搬送路６の下面側に回動自在に軸支して取り付けられた搬送ローラ７，８、および、搬送ローラ７，８を同期回転させるためのタイミングベルト１１と、カード搬送路６の上面側から搬送ローラ７，８に圧接するようにして回動自在に軸支された搬送ローラ９，１０、ならびに、タイミングベルト１２を介して搬送ローラ９を回転させる搬送モータＭによって構成される。
搬送モータＭを正転駆動すると、カード５がカード搬送路６の上流側から下流側に向かう方向、つまり、図２中で左から右に向かう方向の送りがカード５に掛けられ、搬送モータＭを逆転駆動すると、カード挿入口４からカード５を排出する方向の送り即ち図２中で右から左に向かう方向の送りがカード５に掛けられるようになっている。
【００２６】
カード５に内蔵されたＩＣチップ１３には、カード利用者の個人情報等を初めとする様々な情報が記憶されている。
【００２７】
カード５のＩＣチップ１３と接触してデータの読み書きを行うための第一の電気接点Ｔ１は、図２に示されるように、カード搬送路６におけるカード送り方向の上流側に設置され、同様の機能を有する第二の電気の電気接点Ｔ２は、相対的に、カード搬送路６におけるカード送り方向の下流側に設置されている。
【００２８】
カード挿入検出センサＳ１はカード挿入口４から手動で挿入されるカード５の先端を検出する位置に設置され、カード先端検出センサＳ２，Ｓ３の各々は共に第一，第二の電気接点Ｔ１，Ｔ２よりも僅かにカード搬送路６におけるカード送り方向の上流側に設置されている。
【００２９】
ＩＣカードリーダ・ライタ１に内蔵された制御部２の主要部は、図３に示されるように、演算処理用のマイクロプロセッサ１４（以下、ＣＰＵ１４という）と、ＣＰＵ１４の制御プログラムを格納したリード・オンリー・メモリ１５（以下、ＲＯＭ１５という）、および、データの一時記憶に利用されるランダム・アクセス・メモリ１６（以下、ＲＡＭ１６という）と、各種のパラメータを記憶した不揮発性メモリ１７によって構成される。
【００３０】
カード搬送手段Ａの一部を構成する搬送モータＭは、ドライバ１８を介してＣＰＵ１４によって駆動制御され、搬送モータＭの回転を検出するパルスコーダＰからのフィードバックパルスが入出力回路１９を介してＣＰＵ１４に読み込まれるようになっている。
【００３１】
カード挿入検出センサＳ１およびカード先端検出センサＳ２，Ｓ３からの信号は、各々のＡ／Ｄ変換回路２０，２１，２２と入出力回路１９を介してＣＰＵ１４に読み込まれる。なお、符号２３はＣＰＵ１４にリセット信号を入力するための操作盤である。
【００３２】
ＩＣ通信回路２４は、第一，第二の電気接点Ｔ１，Ｔ２がカード５のＩＣチップ１３と接触した状態でＣＰＵ１４がＩＣチップ１３に対してデータの読み書きを行なう際のインターフェイスとして機能する。
【００３３】
この実施形態では、図３および図４に示すように、１つのＩＣ通信回路２４に対して第一，第二の電気接点Ｔ１，Ｔ２を並列的に接続し、読込異常評価手段Ｂとして機能するＩＣ通信ファームウェア２５（ＣＰＵ１４が実行するアプリケーションプログラム）によってデータの読み込み不良の有無を検知するようにしているが、図５に示すように、第一，第二の電気接点Ｔ１，Ｔ２毎のＩＣ通信回路２４ａ，２４ｂを設けるようにしてもよい。
第一，第二の電気接点Ｔ１，Ｔ２毎のＩＣ通信回路２４ａ，２４ｂを設けた場合には、更に、図６に示すようにして、ＩＣ通信回路２４ａ，２４ｂ毎のＩＣ通信ファームウェア２５ａ，２５ｂを設けるようにしてもよい。
なお、アプリケーションプログラムであるＩＣ通信ファームウェア２５は不揮発性メモリ１７に予めインストールされている。
【００３４】
ＩＣカードリーダ・ライタ１に内蔵されたスピーカ２６はＩＣカードリーダ・ライタ本体の警告手段Ｇとして機能するもので、ＣＰＵ１４で制御される音声合成回路２７に接続され、カード利用者にカードの異常を音声出力によって知らせるようになっている。
【００３５】
入出力インターフェイス２８は、行内のホストコンピュータ等の上位装置に接続するためのインターフェイスであり、ＩＣチップ１３から読み込んだデータを上位装置に送信したり上位装置からのデータを受信したりする他、上位装置に対するアラーム信号の送信等にも利用される。
【００３６】
図７〜図１０は読込異常評価手段Ｂ，通常処理実行手段Ｃ，冗長処理実行手段Ｄ，主制御手段Ｅ，冗長処理制限手段Ｆとして機能するＣＰＵ１４の処理動作の概要を示したフローチャートである。
【００３７】
次に、図７〜図１０を参照して本実施形態のＩＣカードリーダ・ライタ１の全体的な動作について具体的に説明する。
【００３８】
ＩＣカードリーダ・ライタ１に電源が投入されると、主制御手段Ｅとして機能するＣＰＵ１４は、まず、カード挿入検出センサＳ１からのカード検出信号の入力を待つ待機状態に入る（ステップａ１）。
【００３９】
そして、利用者がカード５の先端をＩＣカードリーダ・ライタ１のカード挿入口４に挿入し、カード５の先端がカード挿入検出センサＳ１の位置に達すると、カード挿入検出センサＳ１からカード検出信号が出力され、主制御手段Ｅとして機能するＣＰＵ１４がステップａ１の判定処理でカード５の挿入を検知する。
【００４０】
次いで、主制御手段Ｅとして機能するＣＰＵ１４は、クロック制御用の発信器等を利用して構成される作動時間制限タイマＴに搬送モータＭの駆動許容時間（例えば数秒）をセットする（ステップａ２）。
【００４１】
そして、通常処理実行手段Ｃとして機能するＣＰＵ１４が、カード搬送手段Ａの駆動源となる搬送モータＭの正転駆動を開始させ（ステップａ３）、カード先端検出センサＳ２がカード５の先端を検知するか（ステップａ４）、または、作動時間制限タイマＴによる駆動許容時間の計時が完了するまでの間（ステップａ５）、搬送モータＭの正転駆動を継続する。
【００４２】
ここで、仮に、カード先端検出センサＳ２がカード５の先端を検知することなく作動時間制限タイマＴによる駆動許容時間の計時が完了した場合、つまり、ステップａ４の判定結果が真となることなくステップａ５の判定結果が真となった場合には、カード挿入口４に一旦は挿入されたカード５が利用者の意図によって抜き取られたことを意味するので、主制御手段Ｅとして機能するＣＰＵ１４は、搬送モータＭの正転駆動を停止し（ステップａ６）、改めて初期の待機状態に復帰する。
【００４３】
一方、作動時間制限タイマＴによる駆動許容時間の計時が完了することなくカード先端検出センサＳ２がカード５の先端を検知した場合、つまり、ステップａ５の判定結果が真となることなくステップａ４の判定結果が真となった場合には、搬送モータＭでタイミングベルト１２を介して回転駆動される搬送ローラ９，７の間にカード５の先端が確実に挟み込まれてカード５にカード送り方向の送りが適切に掛けられ、カード５の先端がカード先端検出センサＳ２の位置にまで到達してカード５が完全にケーシング３内に取り込まれ、利用者によるカード５の抜き取りが不可能になったことを意味する。
【００４４】
従って、このようにしてステップａ４の判定結果が真となった場合には、通常処理実行手段Ｃとして機能するＣＰＵ１４がカウンタＣｐの値を一旦０に初期化し（ステップａ７）、カウンタＣｐによるフィードバックパルスの計数処理を改めて開始して（ステップａ８）、カウンタＣｐの値が設定値Ｃ１に達するまで待機する（ステップａ９）。
カウンタＣｐは、パルスコーダＰからのフィードバックパルスを計数するためのカウンタである。また、設定値Ｃ１はカード５の先端がカード先端検出センサＳ２の位置に達してからカード５のＩＣチップ１３が第一の電気接点Ｔ１の直下に到達するまでに必要とされる搬送モータＭの回転数に相当するフィードバックパルスの値である。
【００４５】
そして、ステップａ９の判定結果が偽となってカウンタＣｐの値が設定値Ｃ１に達し、カード５のＩＣチップ１３が第一の電気接点Ｔ１の直下に到達したことが確認されると、通常処理実行手段Ｃとして機能するＣＰＵ１４が、搬送モータＭの正転駆動を停止させて第一の電気接点Ｔ１の直下にカード５のＩＣチップ１３を位置決めし（ステップａ１０／図１１参照）、読込異常評価手段Ｂを起動する。
【００４６】
そして、読込異常評価手段Ｂとして機能するＣＰＵ１４、つまり、ＩＣ通信ファームウェア２５を実行するＣＰＵ１４が、カード５のＩＣチップ１３と接触した第一の電気接点Ｔ１を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する（ステップａ１１）。
なお、ＩＣカードリーダ・ライタ１がカード５のＩＣチップ１３に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップａ１１の処理で読み込み不良の検知と並行して行われるが、データ自体の取り扱いに関しては既に公知であるので、ここでは特に説明しない。
【００４７】
次いで、主制御手段Ｅとして機能するＣＰＵ１４は、読込異常評価手段Ｂがデータの読み込み不良を検知したか否かを判定し（ステップａ１２）、データの読み込み不良がなければ、第一の電気接点Ｔ１が正常に機能していることを示す信号を入出力インターフェイス２８を介して行内のホストコンピュータ等の上位装置に送信する（ステップａ１５）。
なお、ステップａ１１の処理で読み込んだカード利用者の個人情報等のデータもステップａ１５の処理で上位装置に送信される。
【００４８】
次いで、冗長処理制限手段Ｆとして機能するＣＰＵ１４がカウンタＣｎの値を１インクリメントし（ステップａ１６）、カウンタＣｎの値が設定値Ｃ０に達しているか否かを判定する（ステップａ１７）。
カウンタＣｎは通常処理実行手段Ｃで起動された読込異常評価手段Ｂが読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタである。また、設定値Ｃ０は、第一の電気接点Ｔ１が正常に機能している状態つまり第二の電気接点Ｔ２を特に使用する必要のない状況下で略定期的に第二の電気接点Ｔ２の異常の有無を確認する処理を実行するための設定値であり、例えば、数百といった値が設定されている。
【００４９】
カウンタＣｎの値が設定値Ｃ０に達していない場合つまりステップａ１７の判定結果が真となった場合には、この時点では未だ第二の電気接点Ｔ２の異常の有無を確認する必要がないことを意味するので、主制御手段Ｅとして機能するＣＰＵ１４は、クロック制御用の発信器等を利用して構成される作動時間制限タイマＴに搬送モータＭの駆動許容時間（例えば数秒よりも多少長い時間）をセットし（ステップａ２６）、カード搬送手段Ａの駆動源となる搬送モータＭの逆転駆動を開始させ（ステップａ２７）、作動時間制限タイマＴによる駆動許容時間の計時が完了するまでの間（ステップａ２８）、タイミングベルト１２を介してカード搬送手段Ａの搬送ローラ９，７，８，１０を逆転駆動し、カード搬送路６からカード５を排出する方向の送りを掛けて、カード挿入口４からカード５を突出させた状態で搬送モータＭの逆転駆動を停止させる（ステップａ２９）。
【００５０】
次いで、利用者がカード挿入口４からカード５を抜き取ると、カード挿入検出センサＳ１からの検出信号がオフの状態となり（ステップａ３０）、カード５の抜き取りを確認したＣＰＵ１４が、初期の待機状態に復帰する（ステップａ１）。
【００５１】
一方、ステップａ１７の判定結果が偽となってカウンタＣｎの値が設定値Ｃ０に達したことが確認された場合には、第二の電気接点Ｔ２の異常の有無を確認すべき時期に達していることを意味するので、冗長処理制限手段Ｆとして機能するＣＰＵ１４は、冗長処理実行手段Ｄを強制的に作動させて、第二の電気接点Ｔ２の異常の有無を確認する処理を開始する。
【００５２】
この場合、冗長処理実行手段Ｄとして機能するＣＰＵ１４は、まず、カード搬送手段Ａの駆動源となる搬送モータＭの正転駆動を開始させ（ステップａ３２）、カード先端検出センサＳ３がカード５の先端を検知するまでの間（ステップａ３３）、搬送モータＭの正転駆動を継続する。
【００５３】
そして、カード先端検出センサＳ３がカード５の先端を検知してステップａ３３の判定結果が真となると、カード搬送手段Ａの主要部を構成する搬送ローラ９，７，８，１０によってカード５にカード送り方向の送りが適切に掛けられた状態でカード５の先端がカード先端検出センサＳ３の位置にまで到達する。
【００５４】
次いで、冗長処理実行手段Ｄとして機能するＣＰＵ１４は、パルスコーダＰからのフィードバックパルスを計数するカウンタＣｐの値を一旦０に初期化し（ステップａ３４）、カウンタＣｐによるフィードバックパルスの計数処理を改めて開始して（ステップａ３５）、カウンタＣｐの値が設定値Ｃ２に達するまで待機する（ステップａ３６）。
設定値Ｃ２はカード５の先端がカード先端検出センサＳ３の位置に達してからカード５のＩＣチップ１３が第二の電気接点Ｔ２の直下に到達するまでに必要とされる搬送モータＭの回転数に相当するフィードバックパルスの値である。
【００５５】
そして、ステップａ３６の判定結果が偽となってカウンタＣｐの値が設定値Ｃ２に達し、カード５のＩＣチップ１３が第二の電気接点Ｔ２の直下に到達したことが確認されると、冗長処理実行手段Ｄとして機能するＣＰＵ１４が、搬送モータＭの正転駆動を停止させて第ニの電気接点Ｔ２の直下にカード５のＩＣチップ１３を位置決めし（ステップａ３７／図１２参照）、読込異常評価手段Ｂを起動する。
【００５６】
そして、読込異常評価手段Ｂとして機能するＣＰＵ１４、つまり、ＩＣ通信ファームウェア２５を実行するＣＰＵ１４が、カード５のＩＣチップ１３と接触した第ニの電気接点Ｔ２を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する（ステップａ３８）。
なお、ＩＣカードリーダ・ライタ１がカード５のＩＣチップ１３に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理は既にステップａ１１の処理で完了しているので、この段階で実行されるのは、第ニの電気接点Ｔ２の異常の有無を調べるために必要とされるデータの読み込み不良のチェックのみである。ステップａ１２の判定結果は偽となっており、第一の電気接点Ｔ１が正常に機能している状況下にあるため、本来的に行なうべきデータの読み込みや書き込みは不要である。
【００５７】
次いで、冗長処理制限手段Ｆとして機能するＣＰＵ１４は、読込異常評価手段Ｂがデータの読み込み不良を検知したか否かを判定する（ステップａ３９）。
【００５８】
そして、データの読み込み不良がなければ、冗長処理制限手段Ｆとして機能するＣＰＵ１４は、カウンタＣｎの値を改めて０に初期化し（ステップａ４２）、クロック制御用の発信器等を利用して構成される作動時間制限タイマＴに搬送モータＭの駆動許容時間（例えば数秒よりも多少長い時間）をセットし（ステップａ２６）、カード搬送手段Ａの駆動源となる搬送モータＭの逆転駆動を開始させ（ステップａ２７）、作動時間制限タイマＴによる駆動許容時間の計時が完了するまでの間（ステップａ２８）、タイミングベルト１２を介してカード搬送手段Ａの搬送ローラ９，７，８，１０を逆転駆動し、カード搬送路６からカード５を排出する方向の送りを掛けて、カード挿入口４からカード５を突出させた状態で搬送モータＭの逆転駆動を停止させる（ステップａ２９）。
【００５９】
次いで、利用者がカード挿入口４からカード５を抜き取ると、カード挿入検出センサＳ１からの検出信号がオフの状態となり（ステップａ３０）、カード５の抜き取りを確認したＣＰＵ１４が、初期の待機状態に復帰する（ステップａ１）。
【００６０】
一方、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂがデータの読み込み不良を検知した場合、つまり、ステップａ３９の判定結果が真となった場合には、既にステップａ１１の処理で第一の電気接点Ｔ１によるデータの読み込みや書き込みが適切に行われているにも関わらず、第二の電気接点Ｔ２によるデータの読み込みで異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点Ｔ１でもカード５のＩＣチップ１３でもなく第二の電気接点Ｔ２にあることを意味するので、冗長処理制限手段Ｆとして機能するＣＰＵ１４は、第二の電気接点Ｔ２の異常を示すアラームを入出力インターフェイス２８を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Ｈたとえばディスプレイ等に第二の電気接点Ｔ２に異常が生じていることを示す旨のガイダンスメッセージを表示してＩＣカードリーダ・ライタ１の管理者に第二の電気接点Ｔ２の異常を知らせる（ステップａ４０）。
【００６１】
そして、冗長処理制限手段Ｆとして機能するＣＰＵ１４は、冗長処理実行手段Ｄの作動を禁止する冗長処理禁止フラグＦｓを不揮発性メモリ１７にセットし（ステップａ４１）、前記と同様にしてステップａ４２，ステップａ２６〜ステップａ３０の処理を実行して、カード搬送手段Ａの逆転駆動でカード５をカード挿入口４から排出した後、初期の待機状態に復帰する（ステップａ１）。
【００６２】
これに対し、ステップａ１２の判定結果が真となった場合、つまり、第一の電気接点Ｔ１を使用して行われるカード５のＩＣチップ１３からの最初のデータの読み込み時点において通常処理実行手段Ｃにより起動された読込異常評価手段Ｂによってデータの読み込み異常が検知された場合には、まず、冗長処理制限手段Ｆとして機能するＣＰＵ１４が、不揮発性メモリ１７にアクセスし、この時点で既に冗長処理禁止フラグＦｓがセットされているか否かを判定する（ステップａ１３）。
【００６３】
そして、冗長処理禁止フラグＦｓがセットされておらず、冗長処理実行手段Ｄの作動が許容されていれば、主制御手段Ｅとして機能するＣＰＵ１４が、冗長処理実行手段Ｄを作動させる。
【００６４】
この場合、冗長処理実行手段Ｄとして機能するＣＰＵ１４は、まず、カード搬送手段Ａの駆動源となる搬送モータＭの正転駆動を開始させ（ステップａ１４）、カード先端検出センサＳ３がカード５の先端を検知するまでの間（ステップａ１８）、搬送モータＭの正転駆動を継続する。
【００６５】
そして、カード先端検出センサＳ３がカード５の先端を検知してステップａ１８の判定結果が真となると、カード搬送手段Ａの主要部を構成する搬送ローラ９，７，８，１０によってカード５にカード送り方向の送りが適切に掛けられた状態でカード５の先端がカード先端検出センサＳ３の位置にまで到達する。
【００６６】
次いで、冗長処理実行手段Ｄとして機能するＣＰＵ１４は、パルスコーダＰからのフィードバックパルスを計数するカウンタＣｐの値を一旦０に初期化し（ステップａ１９）、カウンタＣｐによるフィードバックパルスの計数処理を改めて開始して（ステップａ２０）、カウンタＣｐの値が設定値Ｃ２に達するまで待機する（ステップａ２１）。
【００６７】
そして、ステップａ２１の判定結果が偽となってカウンタＣｐの値が設定値Ｃ２に達し、カード５のＩＣチップ１３が第二の電気接点Ｔ２の直下に到達したことが確認されると、冗長処理実行手段Ｄとして機能するＣＰＵ１４が、搬送モータＭの正転駆動を停止させて第ニの電気接点Ｔ２の直下にカード５のＩＣチップ１３を位置決めし（ステップａ２２／図１２参照）、読込異常評価手段Ｂを起動する。
【００６８】
そして、読込異常評価手段Ｂとして機能するＣＰＵ１４、つまり、ＩＣ通信ファームウェア２５を実行するＣＰＵ１４が、カード５のＩＣチップ１３と接触した第ニの電気接点Ｔ２を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する（ステップａ２３）。
なお、この場合は、第一の電気接点Ｔ１を使用して行われるカード５のＩＣチップ１３からの最初のデータの読み込み時点においてデータの読み込み異常が発生しており、ＩＣチップ１３に対するデータの読み書きは適切に行なわれていない。
従って、ＩＣカードリーダ・ライタ１がカード５のＩＣチップ１３に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップａ２３の処理において読み込み不良の検知と並行してリトライ処理として再試行されることになる。
【００６９】
次いで、主制御手段Ｅとして機能するＣＰＵ１４は、読込異常評価手段Ｂがデータの読み込み不良を検知したか否かを判定する（ステップａ２４）。
【００７０】
そして、データの読み込み不良がなければ、第二の電気接点Ｔ２によるデータの読み込みが適切に行なわれているにも関わらず第一の電気接点Ｔ１によるデータの読み込みや書き込みが失敗していることを意味するので、主制御手段Ｅとして機能するＣＰＵ１４は、第一の電気接点Ｔ１の異常を示すアラームを入出力インターフェイス２８を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Ｈたとえばディスプレイ等に、第一の電気接点Ｔ１に異常が生じていることを示す旨のガイダンスメッセージを表示してＩＣカードリーダ・ライタ１の管理者に第一の電気接点Ｔ１の異常を知らせる（ステップａ３１）。
なお、ステップａ２３の処理でリトライして読み込んだカード利用者の個人情報等もステップａ３１の処理で上位装置に送信される。
【００７１】
次いで、主制御手段Ｅとして機能するＣＰＵ１４は、クロック制御用の発信器等を利用して構成される作動時間制限タイマＴに搬送モータＭの駆動許容時間（例えば数秒よりも多少長い時間）をセットし（ステップａ２６）、カード搬送手段Ａの駆動源となる搬送モータＭの逆転駆動を開始させ（ステップａ２７）、作動時間制限タイマＴによる駆動許容時間の計時が完了するまでの間（ステップａ２８）、タイミングベルト１２を介してカード搬送手段Ａの搬送ローラ９，７，８，１０を逆転駆動し、カード搬送路６からカード５を排出する方向の送りを掛けて、カード挿入口４からカード５を突出させた状態で搬送モータＭの逆転駆動を停止させる（ステップａ２９）。
【００７２】
次いで、利用者がカード挿入口４からカード５を抜き取ると、カード挿入検出センサＳ１からの検出信号がオフの状態となり（ステップａ３０）、カード５の抜き取りを確認したＣＰＵ１４が、初期の待機状態に復帰する（ステップａ１）。
【００７３】
一方、冗長処理実行手段Ｄで起動された読込異常評価手段Ｂがデータの読み込み不良を検知した場合、つまり、ステップａ２４の判定結果が真となった場合には、第一の電気接点Ｔ１によるデータの読み込みや書き込みにも第ニの電気接点Ｔ２によるデータの読み込みや書き込みにも異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点Ｔ１でも第ニの電気接点Ｔ２でもなくカード５のＩＣチップ１３にあることを意味するので、主制御手段Ｅとして機能するＣＰＵ１４は、カード５の異常を示すアラームを音声合成回路２７に出力し、ＩＣカードリーダ・ライタ１自体に内蔵された警告手段Ｇたとえばスピーカ２６等を作動させて、カード利用者にカード５の異常を音声出力によって知らせる（ステップａ２５）。
【００７４】
そして、主制御手段Ｅとして機能するＣＰＵ１４は、前記と同様にしてステップａ２６〜ステップａ３０の処理を実行して、カード搬送手段Ａの逆転駆動でカード５をカード挿入口４から排出した後、初期の待機状態に復帰する（ステップａ１）。
【００７５】
これに対し、ステップａ１３の判定結果が真となった場合、つまり、第一の電気接点Ｔ１を使用して行われるカード５のＩＣチップ１３からの最初のデータの読み込み時点において通常処理実行手段Ｃにより起動された読込異常評価手段Ｂによってデータの読み込み異常が検知された場合、すなわち、第一の電気接点Ｔ１を使用して行われるデータの読み込みや書き込みに失敗した場合であって、且つ、冗長処理禁止フラグＦｓがセットされている状態、要するに、第二の電気接点Ｔ２に異常が生じていることが明らかとなっている場合にあっては、主制御手段Ｅとして機能するＣＰＵ１４はステップａ１４，ステップａ１８〜ステップａ２５，ステップａ３１の処理を非実行とし、第二の電気接点Ｔ２による読み込みや書き込みのリトライ処理をキャンセルして、前記と同様にしてステップａ２６〜ステップａ３０の処理を実行して、カード搬送手段Ａの逆転駆動でカード５をカード挿入口４から排出した後、初期の待機状態に復帰する（ステップａ１）。
【００７６】
従って、第二の電気接点Ｔ２に異常が生じていることが一旦確認された状況下にあっては、ＩＣチップ１３が第一の電気接点Ｔ１と接触する位置を越えるようなカード５の送りは非実行とされることになり、カード５が図１１に示されるようなカード５の位置を越えてカード搬送路６の下流側に送られることはない。
【００７７】
以上に述べた通り、この実施形態では、カード５のＩＣチップ１３と接触してデータの読み書きを行うための第一，第二の電気接点Ｔ１，Ｔ２をカード搬送路６におけるカード送り方向の上流側と下流側に離間させて設け（図２参照）、カード搬送路６に挿入されたカード５のＩＣチップ１３が第一の電気接点Ｔ１と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード５を直ちにカード挿入口４から排出する一方、第一の電気接点Ｔ１による読み込み不良が検知された場合には、カード５に更に送りを掛けてＩＣチップ１３が第二の電気接点Ｔ２と接触する位置にカード５を位置決めした状態で第ニの電気接点Ｔ２を介してデータの読み書きを再試行するようにしているので、仮に、第一の電気接点Ｔ１によるデータの読み書きが行なえない状況下にあっても、第二の電気接点Ｔ２を利用してデータの読み書きを完結させることができる。
この結果、データの読み込みや書き込みのエラーの発生確率が実質的に軽減され、カード利用者は、ＩＣカードリーダ・ライタ１の故障修理等で待たされることなくカード５を効率よく利用することが可能となり、カード使用の利便性が向上する。
【００７８】
また、第一の電気接点Ｔ１をＩＣチップ１３に接続した状態で読み込み不良が検知され且つ第二の電気接点Ｔ２をＩＣチップに接続した状態で読み込み不良が検知されなかった場合には、第一の電気接点Ｔ１の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に異常を表示し、ＩＣカードリーダ・ライタ１の管理者に直接的に知らせるようにしているので、第一の電気接点Ｔ１の清掃，補修，交換等の作業を早急に実施することが可能となり、装置のメンテナンスの容易化が実現される。
しかも、第一，第二の電気接点Ｔ１，Ｔ２を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード５の異常を示すアラームを出力してＩＣカードリーダ・ライタ１それ自体もしくはＩＣカードリーダ・ライタ１を実装したＡＴＭ等に実装したスピーカ２６によりカード利用者にカード５の異常を直接的に知らせるようにしているので、読み込み不良の原因がＩＣカードリーダ・ライタ１の側にあるのかカード５の損傷や劣化にあるのかをＩＣカードリーダ・ライタ１側の処理で自動的に特定することができる。
【００７９】
特に、この実施形態では、第一の電気接点Ｔ１が正常に機能している場合、つまり、第二の電気接点Ｔ２を特に使用する必要のない場合であっても、データの読み込み回数を計数するカウンタＣｎの値を参照することにより、Ｃ０回に一度の割合で第二の電気接点Ｔ２の異常の有無を判定しているので、長時間使用されない第二の電気接点Ｔ２に汚れや経年変化等による異常が生じた場合であっても、これを的確に検出して第ニの電気接点Ｔ２の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に表示し、管理者にＩＣカードリーダ・ライタ１のメンテナンスを実施させることができる。
しかも、第二の電気接点Ｔ２のみに異常が検出された場合にあっては、冗長処理制限手段Ｆが冗長処理実行手段Ｄの作動を禁止し、ＩＣチップ１３が第一の電気接点Ｔ１と接触する位置を越えるようなカード５の送りが非実行となるようにしているので（図１１参照）、管理者がＩＣカードリーダ・ライタ１の背面のアクセスパネル等を開いて第二の電気接点Ｔ２の補修や交換作業を行う間も利用者によるＩＣカードリーダ・ライタ１の使用は可能であり（この場合、第１の電気接点Ｔ１のみが使用されることになり、第１の電気接点Ｔ１に異常が生じても第２の電気接点Ｔ２を利用したリトライ処理は実行されない）、利用者側におけるカード使用の利便性が一層向上する。
なお、一旦セットされた冗長処理禁止フラグＦｓは、補修や交換作業を終えた管理者がＩＣカードリーダ・ライタ１内の操作盤２３を操作してＣＰＵ１４にリセット信号を入力することで解除することが可能である。
この実施形態では、データの読み込み回数を計数して設定値Ｃ０と比較することで略定期的に第二の電気接点Ｔ２の異常の有無を判定するようにしているが、第二の電気接点Ｔ２の異常の有無を判定するタイミングは時間の関数として設定するように構成してもよい。例えば、クロック制御用の発信器等を利用して構成されるタイマによってＩＣカードリーダ・ライタ１の稼働時間を計測し、一定の時間が経過する毎に第二の電気接点Ｔ２の異常の有無を自動的に判定するといったことが可能である。
何れも第二の電気接点Ｔ２の異常の有無を略周期的に判定する構成であり、カード５をカード搬送路６の後方まで送る操作を頻繁に行なう必要はないので、利用者側のカード使用の利便性に悪影響を与える心配はない。
【００８０】
この実施形態では２つのカード先端検出センサＳ２，Ｓ３を併用しているが、カード先端検出センサＳ３を省略してカード先端検出センサはＳ２のみとすることも可能である。
そうした場合は、カード先端検出センサＳ２の位置を基準とし、カード５の先端がカード先端検出センサＳ２の位置に達してからカード５のＩＣチップ１３が第一の電気接点Ｔ１の直下に到達するまでに必要とされる搬送モータＭの回転数に相当するフィードバックパルスの値Ｃ１と、カード５の先端がカード先端検出センサＳ２の位置に達してからカード５のＩＣチップ１３が第二の電気接点Ｔ２の直下に到達するまでに必要とされる搬送モータＭの回転数に相当するフィードバックパルスの値を利用してカード５の位置決め制御を行うことになる。
なお、搬送モータＭ１のフィードバック制御を行なわない構成にあってはパルスコーダＰからのフィードバックパルスはカウントできないので、ＣＰＵ１４からドライバ１８に出力される駆動指令パルスの数それ自体をカウントするように構成する。
【００８１】
また、前述した実施形態とは逆に、カード搬送路６に挿入されたカード５のＩＣチップ１３を最初に第二の電気接点Ｔ２と接触させてデータの読み書きが適切に行なえるか否かを判定し、データの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード５を直ちにカード挿入口４から排出する一方、第二の電気接点Ｔ２による読み込み不良が検知された場合には、カード５に逆方向の送りを掛けてＩＣチップ１３が第一の電気接点Ｔ１と接触する位置にカード５を位置決めした状態で第一の電気接点Ｔ１を介してデータの読み書きを再試行するような構成とすることも可能である。この場合、第一，二の電気接点Ｔ１，Ｔ２のうち何れのものを先にカード５のＩＣチップ１３に接触させるかによってカード５の送り方向に違いが生じるが、全体的な処理動作の流れは前述した実施形態の場合と同等である。
【００８２】
また、第一，二の電気接点Ｔ１，Ｔ２に加えて更に冗長的に電気接点を搭載する構成を採用してもよい。
【産業上の利用可能性】
【００８３】
本発明は、ＡＴＭ（Automatic Teller Machine）を始めＩＣカードリーダ・ライタを実装する様々な機器に適用が可能である。
【符号の説明】
【００８４】
１  ＩＣカードリーダ・ライタ
２  制御部
３  ケーシング
４  カード挿入口
５  カード
６  カード搬送路
７，８，９，１０  搬送ローラ（カード搬送手段の一部）
１１，１２  タイミングベルト（カード搬送手段の一部）
１３  ＩＣチップ
１４  マイクロプロセッサ（読込異常評価手段，通常処理実行手段，冗長処理実行手段，主制御手段，冗長処理制限手段）
１５  リード・オンリー・メモリ
１６  ランダム・アクセス・メモリ
１７  不揮発性メモリ
１８  ドライバ
１９  入出力回路
２０，２１，２２  Ａ／Ｄ変換回路
２３  操作盤
２４，２４ａ，２４ｂ  ＩＣ通信回路
２５，２５ａ，２５ｂ  ＩＣ通信ファームウェア
２６  スピーカ（警告手段）
２７  音声合成回路
２８  入出力インターフェイス
Ａ  カード搬送手段
Ｂ  読込異常評価手段
Ｃ  通常処理実行手段
Ｄ  冗長処理実行手段
Ｅ  主制御手段
Ｆ  冗長処理制限手段
Ｇ  ＩＣカードリーダ・ライタもしくはＩＣカードリーダ・ライタを実装した装置の警告手段
Ｈ  ＩＣカードリーダ・ライタに接続した上位装置の警告手段
Ｍ  搬送モータ（カード搬送手段の一部）
Ｐ  パルスコーダ
Ｓ１  カード挿入検出センサ
Ｓ２，Ｓ３  カード先端検出センサ
Ｔ１  第一の電気接点
Ｔ２  第二の電気接点
Ｔ  作動時間制限タイマ
Ｃ０  第一の電気接点が正常に機能している状況下で略定期的に第二の電気接点の異常の有無を確認する処理を実行するための設定値
Ｃ１  カードの先端がカード先端検出センサＳ２の位置に達してからカードのＩＣチップが第一の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
Ｃ２  カードの先端がカード先端検出センサＳ３の位置に達してからカードのＩＣチップが第二の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
Ｃｐ  パルスコーダからのフィードバックパルスを計数するカウンタ
Ｃｎ  読込異常評価手段が読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタ
Ｆｓ  冗長処理禁止フラグ
【図１】
2011028494.tif 000003
【図２】
2011028494.tif 000004
【図３】
2011028494.tif 000005
【図４】
2011028494.tif 000006
【図５】
2011028494.tif 000007
【図６】
2011028494.tif 000008
【図７】
2011028494.tif 000009
【図８】
2011028494.tif 000010
【図９】
2011028494.tif 000011
【図１０】
2011028494.tif 000012
【図１１】
2011028494.tif 000013
【図１２】
2011028494.tif 000014