(57)【要約】【課題】基板を反らせる量が小さく重金属の捕獲のために有利なゲッタリング技術を提供する。【解決手段】第１面および第２面を有する半導体基板の少なくとも前記第２面の上にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を熱処理することによって前記アモルファスシリコン膜を結晶化させ、これにより、表面に凹凸を有するシリコン膜を形成する工程と、前記半導体基板の少なくとも前記第１面に素子を形成する工程とを含み、前記シリコン膜によって重金属が捕獲される。【選択図】図１
2011187585.tif 000002
【特許請求の範囲】
【請求項１】
第１面および第２面を有する半導体基板の少なくとも前記第２面の上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜を熱処理することによって前記アモルファスシリコン膜を結晶化させ、これにより、表面に凹凸を有するシリコン膜を形成する工程と、
前記半導体基板の少なくとも前記第１面に素子を形成する工程とを含み、
前記シリコン膜によって重金属が捕獲されることを特徴とする半導体装置の製造方法。
【請求項２】
前記アモルファスシリコン膜を形成する工程の後であって前記シリコン膜を形成する工程の前に、前記アモルファスシリコン膜の表面にシリコン原子からなる結晶核を形成する工程を更に含み、
前記シリコン膜の形成工程では、前記結晶核を中心として前記アモルファスシリコンを結晶化させる、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン膜を形成する工程の後であって、前記素子を形成する工程の前に、前記シリコン膜を覆う結晶成長抑制膜を形成する工程を更に含む、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記結晶成長抑制膜が、シリコン酸化膜、シリコン窒化膜、ＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）およびポリシリコンの少なくとも１つで形成される、
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記半導体装置が固体撮像装置であり、前記素子が光電変換素子を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
第１面および第２面を有する半導体基板と、
前記第２面の上に配されたシリコン膜とを含み、
前記第１面は素子が形成される面であり、前記シリコン膜は半球状グレインを有する、
ことを特徴とする基板。
【請求項７】
前記半球状グレインのサイズが８０〜１５０ｎｍの範囲内である、
ことを特徴とする請求項６に記載の基板。
【請求項８】
前記半球状グレインによって構成される凹凸における谷と山の高低差の最大値が６０ｎｍ〜８０ｎｍの範囲内である、
ことを特徴とする請求項６又は７に記載の基板。
【請求項９】
前記シリコン膜の平均厚さが４００ｎｍ〜５００ｎｍの範囲内である、
ことを特徴とする請求項６乃至８のいずれか１項に記載の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、および、半導体装置を製造するために使用されうる基板に関する。
【背景技術】
【０００２】
半導体集積回路装置の製造工程では、半導体基板の表面の汚染などに起因して重金属不純物が素子に混入する。この重金属不純物が素子の活性領域に存在すると、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート絶縁膜の信頼性を低下させたり、接合リーク電流を増加させたりするなど、素子の電気特性を劣化させることが知られている。また、ＣＣＤ型やＣＭＯＳ型の固体撮像装置においては、重金属不純物から発生した過剰キャリアが、入射光による過剰キャリアと同様に信号電荷として検出される。この結果、過剰キャリアが強い信号（白傷）となって画質を低下させることが知られている。そのため、これらの重金属汚染を素子の動作領域から除去することが必要となり、その手段として種々のゲッタリング技術が導入されている。
【０００３】
ゲッタリング技術の中で有効なものとして、半導体基板、例えばシリコンウエハの裏面にポリシリコンを形成し、ポリシリコンの粒界に不純物元素をゲッタリング（捕獲）させる方法が知られている。この方法は通常、ＰＢＳ（Ｐｏｌｙｓｉｌｉｃｏｎ  Ｂａｃｋ  Ｓｅａｌｉｎｇ）法と呼ばれている。ＰＢＳ法におけるゲッタリングは、単結晶シリコン中の不純物がポリシリコンの結晶粒界に拡散して捕獲されることにより行なわれる。そのためゲッタリング能力はポリシリコンの結晶表面積に依存し、結晶表面積が大きい方がゲッタリング能力は高い。通常、ＰＢＳ法では、減圧化学気相成長法（以下、ＬＰＣＶＤ法）により形成されたポリシリコン膜が用いられる。しかしながら、ＬＰＣＶＤ法により形成されたポリシリコン膜は半導体集積回路装置の製造工程における高温熱処理プロセスにより結晶成長するため、ゲッタリング能力が低下する。そのため結晶表面積を増やすためにポリシリコン膜を厚くする手法が用いられており、通常は１μｍ程度の膜いポリシリコン膜が用いられる（特許文献１）。
【０００４】
一方、ＤＲＡＭなどにおいて、容量を増やすためにポリシリコンの表面積を増加させた半球状グレイン（Ｈｅｍｉ−Ｓｐｈｅｒｉｃａｌ  Ｇｒａｉｎｅｄ）を有するシリコン膜（以下、ＨＳＧシリコン膜）が知られている（特許文献２）。しかし、ＨＳＧシリコン膜をＰＢＳ法におけるゲッタリング材料として使用した例は知られていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−１５２３０６号公報
【特許文献２】特開平０４−１９６４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、ウエハは大型化の一途をたどっており、特に直径が２００ｍｍ以上のウエハに対する需要が増大している。直径２００ｍｍ以上のウエハにおいては、その反りが大きな問題となる。例えば、直径が３００ｍｍのウエハにおいては、ポリシリコンの膜厚が１μｍ以上となるとウエハに反りが生じ、製造プロセスに支障をきたしてしまう。ところが、反りが製造プロセス上の問題とならない範囲でポリシリコン膜を厚くしてもゲッタリング能力はあまり変わらない。そのため、ポリシリコンのゲッタリング能力を向上させると共に製造プロセスに影響を与えないよう、ポリシリコンを薄膜化することが要求されている。
【０００７】
本発明は、基板を反らせる量が小さく重金属の捕獲のために有利なゲッタリング技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの側面は、半導体装置の製造方法に係り、該製造方法は、第１面および第２面を有する半導体基板の少なくとも前記第２面の上にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を熱処理することによって前記アモルファスシリコン膜を結晶化させ、これにより、表面に凹凸を有するシリコン膜を形成する工程と、前記半導体基板の少なくとも前記第１面に素子を形成する工程とを含み、前記シリコン膜によって重金属が捕獲される。
【発明の効果】
【０００９】
本発明によれば、基板を反らせる量が小さく重金属の捕獲のために有利なゲッタリング技術が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態を説明するための断面図。
【図２】本発明の第２実施形態を説明するための断面図。
【図３】本発明の第３実施形態を説明するための断面図。
【図４】本発明の第４実施形態を説明するための断面図。
【図５】本発明の第５実施形態を説明するための断面図。
【発明を実施するための形態】
【００１１】
本明細書では、いくつかの実施形態を挙げて本発明を詳細に説明する。しかし、本発明は、これらの実施形態に限定されるものではなく、適宜変形が可能であり、更に複数の実施形態を組み合わせたものであってもよい。
【００１２】
[第１実施形態]
図１を参照して本発明の第１実施形態について説明する。まず、図１（ａ）に例示的に示すシリコン基板（半導体基板）１０１を準備する。ここで、シリコン基板１０１は、互いに反対側の面である第１面ＦＳおよび第２面ＢＳを有する。次に、図１（ｂ）に例示的に示すように、シリコン基板１０１の第１面ＦＳおよび第２面ＢＳの上にアモルファスシリコン膜１０２を形成する。アモルファスシリコン膜１０２は、例えば、ＳｉＨ４ガスを用いて、温度５００℃で、ＬＰＣＶＤ法により、第１面ＦＳおよび第２面ＢＳの上に形成することができる。アモルファスシリコン膜１０２の厚さは、例えば、４００ｎｍ〜５００ｎｍの範囲内とすることが好ましい。次に、アモルファスシリコン膜１０２の表面の自然酸化膜をフッ化水素酸水溶液で除去し、その後、６００℃の不活性ガス雰囲気中で１０時間にわたってアニールを行う。これにより、アモルファスシリコン膜１０２が結晶化して、図１（ｃ）に例示的に示されるＨＳＧシリコン膜１０３が形成される。ＨＳＧシリコン膜１０３は、重金属を捕獲するゲッタリング層として機能する。ＨＳＧシリコン膜１０３の半球状グレインのサイズ（直径）は、例えば、８０〜１５０ｎｍの範囲内でありうる。ＨＳＧシリコン膜１０３の半球状グレインによって構成される凹凸における谷と山の高低差の最大値は、例えば、６０ｎｍ〜８０ｎｍの範囲内でありうる。ＨＳＧシリコン膜１０３の平均厚さは、例えば、４００ｎｍ〜５００ｎｍの範囲内でありうる。ＨＳＧシリコン膜１０３の最大厚さは、例えば、１μｍ以下でありうる。次に、図１（ｄ）に例示的に示すように、シリコン基板１０１の第１面ＦＳ側のＨＳＧシリコン膜１０３を除去することで、第２面ＢＳ側にＨＳＧシリコン膜１０３で構成されたＰＢＳが配された基板１１０が得られる。ここで、基板１１０の第１面ＦＳの側には、素子、例えば、ＭＯＳトランジスタ、及び／又は、光電変換領域が形成されうる。
【００１３】
これにより形成したＨＳＧシリコン膜１０３の表面積は、ＬＰＣＶＤ法により形成された均一な膜厚を有するポリシリコンの表面積の２倍程度になり、ゲッタリング能力が向上する。また、ポリシリコンの表面積が大きくなくことは、ＨＳＧシリコン膜１０３を薄くするために有利であり、これは基板の反りを抑えることに寄与する。
【００１４】
なお、シリコン基板１０１の第１面ＦＳ側および第２面ＢＳ側の双方にＨＳＧシリコン膜１０３を形成した後に第１面ＦＳ側のＨＳＧシリコン膜１０３を除去する代わりに、第２面ＢＳの上にのみＨＳＧシリコン膜１０３を形成してもよい。即ち、図２（ｂ）に示す工程では、第１面および第２面の少なくとも第２面の上にアモルファスシリコン膜を形成する。
【００１５】
[第２実施形態]
図２を参照して本発明の第２実施形態について説明する。まず、図２（ａ）〜図２（ｃ）に示す処理は、第１実施形態における図１（ａ）〜図１（ｃ）に示す処理と同様である。
【００１６】
半導体集積回路装置の製造手順は、複数の高温熱処理プロセスを含むので、該プロセスを経てＨＳＧシリコン膜１０３の結晶成長が起こりうる。そこで、ＨＳＧシリコン膜１０３の結晶成長を抑制するために、図２（ｄ）に例示的に示すように、ＨＳＧシリコン膜１０３を覆う結晶成長抑制膜１０４を形成する。結晶成長抑制膜１０４は、例えば、シリコン酸化膜、シリコン窒化膜、ＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）およびポリシリコンの少なくとも１つで形成されうる。結晶成長抑制膜１０４は、８０ｎｍ〜１２０ｎｍの範囲内の厚さ、典型的には１００ｎｍ程度の厚さを有することが好ましい。特に、ＰＳＧ、ＢＰＳＧは、膜そのものがゲッタリング効果を有するので、ＰＳＧまたはＢＰＳＧをＨＳＧシリコン膜１０３の上に形成することで、ＰＳＧまたはＢＰＳＧ自体の表面積が増え、ゲッタリング効果が向上する。結晶成長抑制膜１０４によってＨＳＧシリコン膜１０３を覆うことによって、ＨＳＧシリコン膜１０３の成長または崩壊による異物の発生を防止することができる。
【００１７】
次に、図２（ｅ）に例示的に示すように、第１面ＦＳ側の結晶成長抑制膜１０４およびＨＳＧシリコン膜１０３を除去することで、第２面ＢＳにＨＳＧシリコン膜１０３および結晶成長抑制膜１０４で構成されたＰＢＳが配された基板１１２が得られる。第２実施形態では、ＨＳＧシリコン膜１０３を覆う結晶成長抑制膜１０４を形成するので、その後の半導体製造プロセスにおける高温熱処理においてもＨＳＧシリコン膜１０３の凹凸を維持することができる。
【００１８】
なお、上記の例では、シリコン基板１０１の第１面ＦＳ側および第２面ＢＳ側の双方にＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を形成し、第１面ＦＳ側のＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を除去する。この代わりに、第２面ＢＳの上にのみＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を形成してもよい。即ち、図２（ｂ）に示す工程では、第１面および第２面の少なくとも第２面の上にアモルファスシリコン膜を形成する。
【００１９】
[第３実施形態]
図３を参照して本発明の第３実施形態について説明する。まず、図３（ａ）に例示的に示すシリコン基板１０１を準備する。シリコン基板１０１は、互いに反対側の面である第１面ＦＳおよび第２面ＢＳを有する。次に、図３（ｂ）に例示的に示すように、シリコン基板１０１の第１面ＦＳおよび第２面ＢＳに対して、ＳｉＨ４ガスを用い温度５００℃でＬＰＣＶＤ法により４００ｎｍ〜５００ｎｍの範囲内の厚さを有するアモルファスシリコン膜１０２を堆積させる。
【００２０】
次に、アモルファスシリコン膜１０２にジシラン（Ｓｉ２Ｈ６）を供給し、図３（ｃ）に例示的に示すように、アモルファスシリコン膜１０２の表面にシリコン原子からなる結晶核１０５を形成する。次に、ジシラン雰囲気中で高温のアニールを行うことにより結晶核１０５を中心としてアモルファスシリコンを結晶化させる。これにより、図３（ｄ）に例示的に示すように、ＨＳＧシリコン膜１０３が形成される。次に、図３（ｅ）に例示的に示すように、ＨＳＧシリコン膜１０３を覆う結晶成長抑制膜１０４を１００ｎｍの厚さで形成する。次に、図３（ｆ）に例示的に示すように、シリコン基板１０１の第１面ＦＳ側の結晶成長抑制膜１０４およびＨＳＧシリコン膜１０３を除去する。これにより、第２面ＢＳ側にＨＳＧシリコン膜１０３および結晶成長抑制膜１０４で構成されたＰＢＳが配された基板１１４が得られる。
【００２１】
なお、上記の例では、シリコン基板１０１の第１面ＦＳ側および第２面ＢＳ側の双方にＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を形成し、第１面ＦＳ側のＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を除去する。この代わりに、第２面ＢＳの上にのみＨＳＧシリコン膜１０３および結晶成長抑制膜１０４を形成してもよい。即ち、図３（ｂ）に示す工程では、第１面および第２面の少なくとも第２面の上にアモルファスシリコン膜を形成する。
【００２２】
[第４実施形態]
図４を参照して本発明の第４実施形態について説明する。第１実施形態は、ＰＢＳが１つのＨＳＧシリコン膜１０３で構成される例である。第２および第３実施形態は、ＰＢＳが１つのＨＳＧシリコン膜１０３と１つの結晶成長抑制膜１０４とで構成される例である。ＰＢＳは、任意の数の層の積層構造によって構成されうる。ここでは、４層の積層構造によってＰＢＳが構成される例を説明するが、他の任意の数の層によってＰＢＳが構成されうる。
【００２３】
まず、シリコン基板１０１の第１面ＦＳおよび第２面ＢＳに対して、ＬＰＣＶＤ法により厚さ１５０ｎｍのアモルファスシリコン膜１０２を堆積させる。次に、アモルファスシリコン膜１０２の表面の自然酸化膜を、フッ化水素酸水溶液で除去し、その後、６００℃の不活性ガス雰囲気中で１０時間にわたってアニールを行う。これにより、アモルファスシリコン膜１０２が結晶化し、ＨＳＧシリコン膜１０３が形成される。次に、ＨＳＧシリコン膜１０３を覆う結晶成長抑制膜１０４を１００ｎｍの厚さで形成する。次に、再度ＬＰＣＶＤ法により厚さ１５０ｎｍのアモルファスシリコン膜１０２を堆積させる。次に、アモルファスシリコン膜１０２の自然酸化膜をフッ化水素酸水溶液で除去し、その後、６００℃の不活性ガス雰囲気中で１０時間にわたってアニールを行い、アモルファスシリコンを結晶化させ、ＨＳＧシリコン膜１０３を形成する。次に、ＨＳＧシリコン膜１０３を覆う結晶成長抑制膜１０４を１００ｎｍの厚さで形成する。次に、シリコン基板１０１の第１面ＦＳ側の２つの結晶成長抑制膜１０４および２つのＨＳＧシリコン膜１０３を除去する。これにより、第２面ＢＳ側に２つのＨＳＧシリコン膜１０３および２つの結晶成長抑制膜１０４の積層構造からなるＰＢＳが配された基板１１６が得られる。ここで、積層させるＨＳＧシリコン膜の厚さを調整することで、合計の膜厚を５００ｎｍとし、製造プロセス上ウエハ反りが問題とならない範囲とすることができる。
【００２４】
[第５実施形態]
第５実施形態は、本発明に係る基板の応用例を提供する。ここでは、本発明に係る基板を固体撮像装置の製造に応用する例を説明するが、本発明に係る基板は、例えば、メモリ、ＣＰＵ等の種々の半導体装置の製造に応用することができる。固体撮像装置では、重金属の拡散に起因する欠陥からリーク電流が生じた場合には、画像信号に白い点（白傷）となって現れうる。
【００２５】
以下、図５を参照して本発明の第５実施形態について説明する。図５は、ＣＭＯＳ型固体撮像装置の製造方法を示す図である。ここでは、一例として第１実施形態の方法によって形成された図１に例示される基板１１０に光電変換素子等の素子を形成する例を説明する。なお、図５は、信号電荷が電子である場合のＣＭＯＳ型固体撮像装置が例示されているが、リセットトランジスタや増幅トランジスタについては記載が省略されている。
【００２６】
図５（ａ）に示す工程において、基板１１０の第１面ＦＳ側に、素子を形成する領域を規定する素子分離領域５０１およびウエル５０２を形成する。素子分離領域５０１は、例えば、ＬＯＣＯＳ法やＳＴＩ法といった絶縁体による分離構造でもよいし、ポテンシャルバリアを構成する半導体領域による分離構造でもよいし、他の分離構造でもよい。ウエル５０２は、複数の画素が配列された画素領域を構成する半導体領域であり、例えばイオン注入によって形成されたＰ型の半導体領域である。周辺回路領域５０６は、画素領域からの信号を読み出すための制御回路や信号を処理する信号処理回路が配されている周辺回路領域である。図５では記載が省略されているが、周辺回路領域５０６にもに素子分離領域やウエルが形成される。
【００２７】
次に、ウエル５０２に素子を形成する。この実施形態では、図（ｂ）に例示的に示すように、光電変換素子を構成するＮ型の半導体領域５０３、光電変換素子からの電荷を転送するためのトランジスタのゲート電極５０４、電荷が転送されるトランジスタのドレイン５０５等を形成する。
【００２８】
次に、図５（ｃ）に例示的に示すように、素子を覆う層間絶縁膜５０７を形成する。層間絶縁膜５０７は、コンタクトプラグ、トランジスタを駆動するための配線パターン、絶縁膜を含む多層配線構造を含む。最終的に、カラーフィルタやマイクロレンズ等が形成され、ＣＭＯＳ型固体撮像装置が完成する。
【００２９】
ＨＳＧシリコン膜１０３で構成されるＰＢＳは、シリコン基板１０１の第２面ＢＳ側に残しておき、最終的に除去されることが好ましい。ＰＢＳを配線パターンを形成する前に除去してもよいが、最後の熱処理が終了するまではＰＢＳが存在した方が好ましい。なぜなら、熱処理を行う場合には重金属の拡散が発生するためである。
【００３０】
以上のようにして、本発明に係る基板を材料として固体撮像装置を製造することができる。基板の製造方法は、第１実施形態の方法に限らず、他の実施形態の方法にしたがってもよい。また、固体撮像装置は、本実施形態に限定されず、光電変換素子とトランジスタとが互いに反対側の面に形成される固体撮像装置、例えば裏面照射型の固体撮像装置であってもよい。素子は、第１面および第２面の少なくとも第１面に形成されるが、第１面および第２面の双方に形成されてもよい。
【図１】
2011187585.tif 000003
【図２】
2011187585.tif 000004
【図３】
2011187585.tif 000005
【図４】
2011187585.tif 000006
【図５】
2011187585.tif 000007