(57)【要約】      （修正有）【課題】応力の発生が緩和され、かつ、良質な埋め込み構造を有する半導体装置、およびその製造方法を提供する。【解決手段】第１の領域ＡＲ１、第２の領域ＡＲ２を有し、さらｗに、第１の領域ＡＲ１が第１の溝ＴＲ１を、第２の領域ＡＲ２が第２の溝ＴＲ２、を有する基板の溝に絶縁膜を埋設する。このとき、第１の溝ＴＲ１、第２の溝ＴＲ２のそれぞれを、その溝の幅の相違に応じて、径の異なる第１のナノ粒子ＣＳ１、第２のナノ粒子ＣＳ２で、埋め込んで絶縁膜を形成する。【選択図】図１Ｄ
2011187471.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の領域を有する基板と、
前記基板の前記第１の領域に設けられ、第１の幅を有する第１の溝と、
前記基板の前記第２の領域に設けられ、前記第１の幅よりも広い第２の幅を有する第２の溝と、
第１の直径を有する第１のナノ粒子を含み、前記第１の溝に埋設された第１の絶縁膜と、
第１のナノ粒子で前記第２の溝の底面に形成された第２の絶縁膜と、前記第１の直径よりも長い第２の直径を有する第２のナノ粒子で前記第２の絶縁膜上に形成されて前記第２の絶縁膜とともに前記第２の溝に埋設された第３の絶縁膜と、
を備える半導体装置。
【請求項２】
異なる幅を有する複数種類の溝を基板の表面の複数の領域に形成する工程と、
各領域における前記溝の幅に応じて選択された異なる直径を有する複数種類のナノ粒子を有機溶媒に溶かせたコロイド溶液または前記複数種類のナノ粒子を有機溶剤に分散させた懸濁液を前記基板に塗布した後に前記コロイド溶液または前記懸濁液を昇華させて前記複数種類のナノ粒子を前記溝に順次に埋め込むことにより、前記溝に絶縁膜を埋設する埋め込み工程と、
を備える半導体装置の製造方法。
【請求項３】
前記領域は、第１の領域と第２の領域とを含み、
前記溝は、
第１の幅を有し、前記第１の領域に形成された第１の溝と、
前記第１の幅よりも広い第２の幅を有し、前記第２の領域に形成された第２の溝と、を含み、
前記埋め込み工程は、
前記第１の幅よりも長い第１の直径を有する第１のナノ粒子を有機溶媒に溶かせた第１のコロイド溶液または前記第１のナノ粒子を有機溶剤に分散させた第１の懸濁液を前記基板に塗布した後に前記第１のコロイド溶液または前記第１の懸濁液を昇華させて前記第１のナノ粒子を前記第２の溝に埋め込む第１の埋め込み工程と、
前記第１の幅よりも短い第２の直径を有する第２のナノ粒子を有機溶媒に溶かせた第２のコロイド溶液または前記第２のナノ粒子を有機溶剤に分散させた第２の懸濁液を前記基板に塗布した後に前記第２のコロイド溶液または前記第２の懸濁液を昇華させて前記第２のナノ粒子を前記第１の溝に埋め込む第２の埋め込み工程と、
を含む、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の埋め込み工程は、前記第１の埋め込み工程に引き続いて行われることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の埋め込み工程に引き続いて前記第１の溝の開口が露出するまで前記基板上の前記第１のナノ粒子を除去する工程をさらに備え、
前記第２の溶液は、露出した前記第１の溝を埋め込むように塗布されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１の埋め込み工程は、前記第２の埋め込み工程に引き続いて行われることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第１のコロイド溶液または前記第１の懸濁液は、前記第１および第２の領域の全面に塗布されることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化の進展に伴い、その限界を緩和しつつ集積度を上げる方法として、３次元構造を形成する手法がとられている。３次元化により生じたギャップについては、通常、良質な絶縁膜であるシリコン酸化膜で埋め込むことが一般的である。
【０００３】
しかしながら、３次元構造では埋め込まれる構造のアスペクト比が高く、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法など、等方的に絶縁膜を成膜する方法では、埋め込み材の充填が一様になされず、溝の中に埋め込み不良であるボイド（ｖｏｉｄ）が生じることが多く、完全に埋め込むことが困難である。
【０００４】
このような高アスペクト比の溝を埋め込むために、液体材料による塗布膜を用いて埋め込む技術がある。しかし、埋め込み材として用いられる塗布材料は、たとえば、ポリシラザンの有機溶媒溶液のように、塗布後の加熱による溶媒の昇華工程、さらに熱酸化によるシラザン膜からシリコン酸化膜への転換工程などを経た後に、埋め込み当初の塗布材料が、体積収縮を起こすことがある。この体積収縮は、埋め込み材や、その周辺の構造に歪みを生じさせて、応力を発生させてしまう。この応力は、半導体基板であるＳｉ結晶に結晶欠陥を生じさせ、構造体である配線に断線を誘発し、バリアメタル、シリサイドの凝集などをも誘発するという問題があった。
【０００５】
このような問題に対し、埋め込み材として、シリカ等の粒状絶縁物をイソプロピルアルコール（ＩＰＡ：ｉｓｏｐｒｏｐｙｌ  ａｌｃｏｈｌ）、エチレングリコール（ＥＧ：ｅｔｈｙｌｅｎｅ  ｇｌｙｃｏｌ）、純水等の溶媒またはこれらの混合溶媒に分散させた薬液を用いて高アスペクト比の溝を埋め込む技術も提案されている（例えば特許文献１）。しかしながら、特許文献１には、互いに幅が異なる複数の溝が基板面の異なる領域に配置されている場合の埋め込み方法については示唆すらもなされていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５８０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、応力の発生が緩和され、かつ、良質な埋め込み構造を有する半導体装置、およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の態様によれば、
第１および第２の領域を有する基板と、
前記基板の前記第１の領域に設けられ、第１の幅を有する第１の溝と、
前記基板の前記第２の領域に設けられ、前記第１の幅よりも広い第２の幅を有する第２の溝と、
第１の直径を有する第１のナノ粒子を含み、前記第１の溝に埋設された第１の絶縁膜と、
第１のナノ粒子で前記第２の溝の底面に形成された第２の絶縁膜と、前記第１の直径よりも長い第２の直径を有する第２のナノ粒子で前記第２の絶縁膜上に形成されて前記第２の絶縁膜とともに前記第２の溝に埋設された第３の絶縁膜と、
を備える半導体装置が提供される。
【０００９】
また、本発明の第２の態様によれば、
異なる幅を有する複数種類の溝を基板の表面の複数の領域に形成する工程と、
各領域における前記溝の幅に応じて選択された異なる直径を有する複数種類のナノ粒子を有機溶媒に溶かせたコロイド溶液または前記複数種類のナノ粒子を有機溶剤に分散させた懸濁液を前記基板に塗布した後に前記コロイド溶液または前記懸濁液を昇華させて前記複数種類のナノ粒子を前記溝に順次に埋め込むことにより、前記溝に絶縁膜を埋設する埋め込み工程と、を備える半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、応力の発生が緩和され、かつ、良質な埋め込み構造を有する半導体装置、およびその製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明に係る半導体装置の製造方法の第１の実施の形態を示す略示断面図である。
【図１Ｂ】本発明に係る半導体装置の製造方法の第１の実施の形態を示す略示断面図である。
【図１Ｃ】本発明に係る半導体装置の製造方法の第１の実施の形態を示す略示断面図である。
【図１Ｄ】本発明に係る半導体装置の製造方法の第１の実施の形態を示す略示断面図である。
【図１Ｅ】本発明に係る半導体装置の製造方法の第１の実施の形態を示す略示断面図である。
【図２】従来の技術による半導体装置の一例を示す略示断面図である。
【図３】本発明に係る半導体装置の実施の一形態を示す略示断面図である。
【図４Ａ】本発明に係る半導体装置の製造方法の第２の実施の形態を示す略示断面図である。
【図４Ｂ】本発明に係る半導体装置の製造方法の第２の実施の形態を示す略示断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態のいくつかについて、図面を参照しながら詳細に説明する。図面において、同一の部分には同一の番号を付し、重複説明は必要な場合に限り行う。
【００１３】
（１）半導体装置の製造方法の第１の実施の形態
最初に、本発明に係る半導体装置の製造方法の第１の実施の形態について、図１Ａ乃至図１Ｅを参照しながら説明する。本実施形態の特徴点の一つは、図１Ｄに示されているように、基板表面の溝の幅に応じて直径の異なるナノ粒子を埋め込む点にある。以下、順を追って説明する。
【００１４】
まず、半導体装置のレイアウト設計に際し、シリコン基板Ｓの表面領域に、３次元構造として、第１の幅の溝パターンを配置するための領域ＡＲ１と、比較的デザインルールが緩慢であるために第１の幅よりも広い第２の幅の溝パターンを配置するための領域ＡＲ２を画定する。
【００１５】
次に、シリコン基板Ｓの上に、ハードマスクとして熱酸化膜１０およびＮｉＴ膜２０を順次成膜する（図１Ａ参照）。熱酸化膜１０は、例えばシリコン基板Ｓの表面を酸化することにより成膜し、ＮｉＴ膜２０は、例えばプラズマ化学気相成長法（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により成膜する。続いて、図１Ａに示すように、通常のリソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によって、シリコン基板Ｓ中に深さ１００ｎｍの溝ＴＲ１，ＴＲ２を開口する。図１Ａに示す例では、領域ＡＲ１には、例えばライン幅ＬＷ１およびスペース幅ＳＷ１がともに１５ｎｍであるライン＆スペースが規則的に並ぶことにより溝ＴＲ１が形成される。そして領域ＡＲ２には、例えばスペース幅ＳＷ２が３００ｎｍであるスペースに対してライン幅ＬＷ２が６０ｎｍであるラインが規則的に並ぶことにより溝ＴＲ２が形成される。本実施形態において、領域ＡＲ１，ＡＲ２は例えば第１および第２の領域に対応し、スペース幅ＳＷ１，ＳＷ２は例えば第１および第２の幅に対応し、溝ＴＲ１，ＴＲ２は例えば第１および第２の溝に対応する。
【００１６】
次に、図１Ｂに示すように、粒径が４５ｎｍ以上に制御されたコロイダルシリカ粒ＣＳ２の有機溶媒によるコロイド溶液またはコロイダルシリカ粒ＣＳ２を有機溶剤に分散させた懸濁液を半導体基板に塗布し、１５０℃、６０秒のベーキングを行うことにより、該コロイド溶液または懸濁液の昇華温度より高い温度で昇華させる。これによって、４５ｎｍ以上のスペース幅を有する領域ＡＲ２に、コロイダルシリカ粒ＣＳ２が充填される。この一方、スペース幅が３０ｎｍ以下である領域ＡＲ１には粒の粒径が大きいためコロイダルシリカ粒ＣＳ２が充填されず、溝ＴＲ１の上方に、コロイダルシリカ粒ＣＳ２が堆積された状態となる。
【００１７】
続いて、図１Ｃに示すように、通常のＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって、シリコン基板Ｓ上にある余剰のコロイダルシリカＣＳ２を取り除き、ハードマスクであるＮｉＴ膜２０の表面まで研磨する。この工程により、領域ＡＲ２には、粒径４５ｎｍ以上のコロイダルシリカが充填され、かつ、領域ＡＲ１では、溝ＴＲ１が開口している状態になる。
【００１８】
次に、その粒径が５ｎｍ以下であるように制御されたコロイダルシリカ粒ＣＳ１の溶液を、図１Ｂに示す工程と同様にシリコン基板Ｓ上に塗布し、ベーキングによって、そのコロイド溶液または懸濁液を昇華させる。この工程により、図１Ｃに示す先の工程で開口していた領域ＡＲ１の幅１５ｎｍの溝ＴＲ１内に粒径５ｎｍ以下のコロイダルシリカ粒ＣＳ１が充填し、かつ、領域ＡＲ２には、４５ｎｍ以上の粒径のコロイダルシリカ粒ＣＳ２の上部に、５ｎｍ以下のコロイダルシリカ粒ＣＳ１が堆積されることになる。本実施形態においてコロイダルシリカ粒ＣＳ１，ＣＳ２は、例えば第１および第２のナノ粒子に対応し、それぞれの粒径は例えば第１および第２の直径に対応する。
【００１９】
次いで、通常のＣＭＰ法により、シリコン基板Ｓ上にある余剰のコロイダルシリカ粒ＣＳ１を取り除き、ＮｉＴ膜２０の表面まで研磨する。この工程により、図１Ｅに示すように、領域ＡＲ２の溝ＴＲ２内には、粒径４５ｎｍ以上のコロイダルシリカＣＳ２が充填されることにより絶縁膜ＩＦ１１が埋設され、かつ、領域ＡＲ１のスペースには、粒径５ｎｍ以下のコロイダルシリカＣＳ１が充填されることにより絶縁膜ＩＦ１が埋設される。
【００２０】
（比較例）
図２は、比較例としての従来の技術による半導体装置の一例を示す略示断面図である。
【００２１】
図２に示す半導体装置は、溝ＴＲ１，ＴＲ２にそれぞれ埋設されたシリコン酸化膜ＩＦ１００，ＩＦ２００を備える。シリコン酸化膜ＩＦ１００，ＩＦ２００は、ポリシラザンの有機溶媒による溶液を基板表面に塗布して昇華させた後に、熱酸化によりシリコン酸化膜に転換したものである。図２に示す従来の製造方法による半導体装置では、熱酸化による転換工程を経て形成されるので、埋め込み当初の塗布材料が体積収縮を起こして収縮し、埋め込み材や、その周辺の構造に歪みを生じさせて、応力を発生させる。この応力により、基板ＳのＳｉ結晶に結晶欠陥を生じさせ、構造体である配線に断線を誘発し、ひいてはバリアメタル、シリサイドの凝集などを誘発することもあった。例えばＮＡＮＤメモリセルのように、狭い溝が狭ピッチで配置されたライン・アンド・スペース（以下、単にＬ／Ｓという）パターンの間に、幅広の溝が挟まれている場合は、幅広の溝の端部底面近傍部分３００において特に強い応力が発生していた。
【００２２】
これに対して本実施形態で絶縁膜ＩＦ１，ＩＦ１１となるコロイダルシリカ粒ＣＳ１，ＣＳ２は、その後の熱工程で収縮することがないため、内部応力を発生しない。また、粒径の大きなコロイダルシリカ粒ほど、その粒の構造が堅牢であって剛性が強いため、歪みを生じさせない。これにより、大きな溝において従来発生し易かった、充填材料の体積収縮による歪みを大幅に緩和することができる。この一方、コロイダルシリカは、有機化合物ではなく、ＳｉＯ２なので、成膜後の熱工程による炭素の脱離が抑制されるため、排出された炭素とシリコン基板Ｓの界面との反応で界面に炭素が残留することが少なく、汚染のおそれが低いことに加え、電荷を有していても素子分離耐圧を下げるおそれが無いというメリットがある。コロイダルシリカの詳細特性については、例えば、小松通郎、西田広泰「ナノ材料としてのコロイダルシリカの機能と応用」繊維学会誌、Ｖｏｌ．６０，  Ｎｏ．７，  ｐｐ．Ｐ＿３７６−Ｐ＿３８０  （２００４）を参照されたい。
【００２３】
（２）半導体装置の実施の一形態
図３は、本発明に係る半導体装置の実施の一形態を示す略示断面図である。図１Ｅとの対比により明らかなように、本実施形態の半導体装置の特徴は、領域ＡＲ２の溝ＴＲ２が絶縁膜ＩＦ２と絶縁膜ＩＦ１２との積層体で埋め込まれている点にある。絶縁膜ＩＦ２は、溝ＴＲ２の底面および側面に形成され、絶縁膜ＩＦ１２は、溝ＴＲ２内で絶縁膜ＩＦ２上に形成される。本実施形態の半導体装置のその他の構成は、図１Ｅに示す半導体装置と実質的に同一である。
【００２４】
後述する製造方法で説明するとおり、本実施形態において、絶縁膜ＩＦ２は領域ＡＲ１に埋設された絶縁膜ＩＦ１と同一の埋め込み材料コロイダルシリカ粒ＣＳ１で形成される。絶縁膜ＩＦ１２は、コロイダルシリカ粒ＣＳ１よりも粒径が大きいコロイダルシリカ粒ＣＳ２で形成される。本実施形態において、絶縁膜ＩＦ１，ＩＦ２，ＩＦ１２は、例えば第１乃至第３の絶縁膜にそれぞれ対応する。
【００２５】
このように、本実施形態によれば、領域ＡＲ１における溝ＴＲ１と比較して溝が広い溝ＴＲ２が配置された領域ＡＲ２で、相対的に粒径の短い埋め込み材で形成される絶縁膜ＩＦ２と相対的に粒径の長い埋め込み材で形成される絶縁膜ＩＦ１２でなる積層構造の絶縁膜が溝ＴＲ２に埋設される。これにより、本実施形態の半導体装置は、充填材料の体積収縮による歪みが大幅に緩和されるという、図１Ｅに示す半導体装置の効果を奏するものである。なお、図３では、絶縁膜ＩＦ２は、溝ＴＲ２の底面と側面の両方に形成されているが、これは、後述するように、コロイダルシリカ粒ＣＳ２の溶液または懸濁液の塗布に先立ってコロイダルシリカ粒ＣＳ１の溶液または懸濁液を塗布することに起因するものであり、例えば溝ＴＲ２の側面にまで形成される必要は無い。
【００２６】
（３）半導体装置の製造方法の第２の実施の形態
図３に示す半導体装置の製造方法について、本発明に係る半導体装置の製造方法の第２の実施の形態として図面を参照しながら説明する。本実施形態において、半導体装置のレイアウト設計、シリコン基板Ｓ中への溝ＴＲ１，ＴＲ２の開口までの工程（図１Ａ参照）は、前述した第１の実施の形態と同一であるので、重複説明を省略し、コロイダルシリカ粒ＣＳ１の溶液をシリコン基板Ｓ上に塗布する工程から説明する。
【００２７】
すなわち、図４Ａに示すように、本実施形態では、その粒径が４５ｎｍ以上であるように制御されたコロイダルシリカ粒ＣＳ２の溶液または懸濁液の塗布に先立って、その粒径が５ｎｍ以下であるように制御されたコロイダルシリカ粒ＣＳ１の有機溶媒によるコロイド溶液またはコロイダルシリカ粒ＣＳ２を有機溶剤に分散させた懸濁液をシリコン基板Ｓ上の全面に塗布する。その際、塗布膜厚を制御して、シリコン基板Ｓ表面の平坦部において、その膜厚が３０ｎｍであるようにコーティングの回転数と有機溶剤の粘性とを調整する。
【００２８】
その後、コロイダルシリカ粒ＣＳ１の溶液の溶媒の昇華温度よりも高い温度でベーキング（例えば１５０℃、６０秒）を行い、該溶媒を昇華させる。
【００２９】
これにより、スペース幅１５ｎｍの溝ＴＲ１が密集している領域ＡＲ１には、コロイダルシリカ粒ＣＳ１が、ハードマスクであるＮｉＴ膜２０の上面を超える高さにまで充填されて絶縁膜ＩＦ１となり、同時に、スペース幅４５ｎｍ以上の溝ＴＲ２が設けられた領域ＡＲ２には、５ｎｍ以下の粒径のコロイダルシリカ粒ＣＳ１がその底部および側面部にのみ約３０ｎｍの厚さまで充填されて絶縁膜ＩＦ２となる。
【００３０】
次いで、図４Ｂに示すように、コロイダルシリカＣＳ２の有機溶媒によるコロイド溶液またはコロイダルシリカ粒ＣＳ２を有機溶剤に分散させた懸濁液をシリコン基板Ｓ上の全面に塗布し、１５０℃、６０秒のベーキングを行うことにより、有機溶媒を昇華させる。この工程により、領域ＡＲ２の絶縁膜ＩＦ１に、粒径４５ｎｍ以上のコロイダルシリカＣＳ２が充填して溝ＴＲ２が埋め込まれるとともに、領域ＡＲ１には、溝ＴＲ１に埋設された絶縁膜ＩＦ１の上方を４５ｎｍ以上の粒径のコロイダルシリカＣＳ２が堆積する。
【００３１】
その後、通常のＣＭＰ法により、シリコン基板２の上にある余剰のコロイダルシリカを除去し、ＮｉＴ膜２０の表面まで研磨する。この研磨工程により、図３に示すように、領域ＡＲ２の溝ＴＲ２の底部および側面部に３０ｎｍの厚さにまで堆積した、５ｎｍの粒径のシリカ粒層でなる絶縁膜ＩＦ２の上に、４５ｎｍ以上の粒径のコロイダルシリカＣＳ２が充填されて絶縁膜ＩＦ１２が埋設され、かつ、領域ＡＲ１の溝ＴＲ１には、粒径５ｎｍ以下のコロイダルシリカＣＳ１が充填されて絶縁膜ＩＦ１が埋設される。
【００３２】
このように、本実施形態の製造方法によれば、歪みが大幅に緩和され、かつ、汚染の可能性が大幅に低下した半導体装置を簡易なプロセスで製造することができる。
【００３３】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限るものでは決してなく、その技術的範囲内において適宜変更して適用できることは勿論である。
【００３４】
例えば上記実施形態では、幅が異なる２種類の溝ＴＲ１，ＴＲ２が配置される領域ＡＲ１，ＡＲ２を有するシリコン基板Ｓを取り上げて説明したが、２種類の溝ＴＲ１，ＴＲ２を取り挙げたのではあくまでも説明を簡易にするためであり、それぞれ異なる幅を有する３種類以上の溝が基板上の３つ以上の領域に形成されたものにも本発明を適用できることは勿論である。また、上記実施形態では基板としてシリコン基板を取り上げて説明したが、これに限ることなく、セラミック基板やガラス基板、ＳＯＧ基板にも適用可能である。
【符号の説明】
【００３５】
ＡＲ１：第１の領域
ＡＲ２：第２の領域
ＣＳ１，ＣＳ２：コロイダルシリカ粒
ＬＷ１，ＬＷ２：ライン幅
Ｓ：シリコン基板
ＳＷ１，ＳＷ２：スペース幅
ＴＲ１，ＴＲ２：溝
【図１Ａ】
2011187471.tif 000003
【図１Ｂ】
2011187471.tif 000004
【図１Ｃ】
2011187471.tif 000005
【図１Ｄ】
2011187471.tif 000006
【図１Ｅ】
2011187471.tif 000007
【図２】
2011187471.tif 000008
【図３】
2011187471.tif 000009
【図４Ａ】
2011187471.tif 000010
【図４Ｂ】
2011187471.tif 000011