(57)【要約】【課題】セルアレイ内部とセルアレイの端部とでパターンを均一に形成できる半導体装置の製造方法を提供すること。【解決手段】 本発明は、第１の領域と第２の領域とが画定された基板上にエッチング対象層を形成するステップと、該エッチング対象層上に第１の開口を有する第１の感光膜パターンを形成するステップと、該第１の感光膜パターンの表面に遮光膜を形成するステップと、該遮光膜が形成された第１の感光膜パターン上に、前記第１の領域と第２の領域とを同時に露光して複数の第２の開口を有する第２の感光膜パターンを形成するステップと、前記第１の感光膜パターンと第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップとを含むことを特徴とする。【選択図】図４Ｄ
2011187936.tif 000002
【特許請求の範囲】
【請求項１】
エッチング対象層上に第１の開口を有する第１の感光膜パターンを形成するステップと、
前記第１の感光膜パターン上に複数の第２の開口を有する第２の感光膜パターンを形成するステップと、
前記第１の感光膜パターンと前記第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の感光膜パターンを形成した後、前記第１の感光膜パターンを覆う遮光膜を形成するステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記遮光膜が、フリージング処理によって形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記遮光膜を形成するステップ以前に、前記フリージング処理が容易なように、前記第１の開口を除いた、残りの前記第１の感光膜パターンを分割して形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の開口が前記第２の開口より大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記複数の第２の開口は、第１の開口とのオーバーラップ領域を有するホールアレイを形成するために配列された複数のホールを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記複数のパターンが、前記第１の開口に該当するエッチング対象層領域のみに形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１の感光膜パターンと第２の感光膜パターンとが、ポジティブ型感光膜を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項９】
前記第１の感光膜パターンがネガティブ型感光膜パターンを備え、前記第２の感光膜パターンがポジティブ型感光膜パターンを備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１０】
第１の領域と第２の領域とが画定された基板上にエッチング対象層を形成するステップと、
該エッチング対象層上に前記第１の領域を選択的に露光して第１の開口を有する第１の感光膜パターンを形成するステップと、
該第１の感光膜パターンの表面に遮光膜を形成するステップと、
該遮光膜が形成された第１の感光膜パターン上に、前記第１の領域と第２の領域とを同時に露光して複数の第２の開口を有する第２の感光膜パターンを形成するステップと、
前記第１の感光膜パターンと第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の感光膜パターンを形成するステップが、前記第１の開口及び第１の領域に対応する透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２の感光膜パターンを形成するステップが、前記複数の第２の開口に対応する複数の透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記複数の第２の開口が、前記第１の開口とのオーバーラップ領域を有するホールを形成するために配列された複数のホールを含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の領域が、複数のセルが配列をなすセルアレイを備え、前記第２の領域が、センスアンプ及びサブワードラインドライバを備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１５】
前記複数のパターンが、前記第１の領域の前記エッチング対象層のみに形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１６】
前記遮光膜が、フリージング工程によって形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１７】
前記遮光膜を形成するステップ以前に、前記フリージング処理が容易なように、前記第１の開口を除いた、残りの前記第１の感光膜パターンを分割して形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第１の感光膜パターンと第２の感光膜パターンとが、ポジティブ型感光膜を備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１９】
第１の領域と第２の領域とが画定された基板上にエッチング対象層を形成するステップと、
該エッチング対象層上に前記第１の領域に対応する第１の開口を有するネガティブ型感光膜パターンを形成するステップと、
該ネガティブ型感光膜パターン上に前記第１の領域と第２の領域とを同時に露光して、前記ネガティブ型感光膜パターン上に複数の第２の開口を有するポジティブ型感光膜パターンを形成するステップと、
前記第１の領域のエッチング対象層に形成されるパターンに該当する第２の開口を形成するステップと、
前記ネガティブ型感光膜パターンとポジティブ型感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップと、
を含み、
前記第２の開口が、前記第１の領域のエッチング対象層に形成される複数のパターンに該当することを特徴とする半導体装置の製造方法。
【請求項２０】
前記第１の感光膜パターンを形成するステップが、前記第１の開口及び第１の領域に対応する遮光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記第２の感光膜パターンを形成するステップが、前記第２の開口に対応する複数の透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、パターンの均一性（ｐａｔｔｅｒｎ  ｕｎｉｆｏｒｍｉｔｙ）を確保することができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、複数のセルが配列されたセルアレイ（ｃｅｌｌ  ａｒｒａｙ）と、セルアレイ間にセンスアンプ（Ｓｅｎｓｅ  Ａｍｐｌｉｆｉｅｒ、ＳＡ）とサブワードラインドライバ（Ｓｕｂ−Ｗｏｒｄ  ｌｉｎｅ  Ｄｒｉｖｅｒ、ＳＷＤ）とが配置される。通常、セルアレイは、セルマトリックス（ｃｅｌｌ  ｍａｔｒｉｘ）とも称する。
【０００３】
図１は、ＤＲＡＭのセルアレイの基本構成を説明するための図である。
【０００４】
同図に示すように、セルアレイ１０１と、セルアレイ１０１間にセンスアンプ（ＳＡ、１０４）とサブワードラインドライバ（ＳＷＤ、１０３）とが配置される。例えば、第１の方向Ｘのセルアレイ１０１間には、サブワードラインドライバ（ＳＷＤ、１０３）が配置され、第２の方向Ｙのセルアレイ１０１間には、センスアンプＳＡ、１０４が配置される。図面符号「１０２」はバンクを示す。１つのバンク１０２には複数のセルアレイ１０１が配置される。
【０００５】
１つのセルアレイ１０１は、２５６Ｋから２Ｍ（Ｍｅｇａ）程度の複数のセルからなる。
【０００６】
図２は、パターンが形成されたセルアレイの詳細図である。
【０００７】
同図に示すように、セルアレイ１０１には、コンタクトホールなどのパターン１０５が複数個形成される。
【０００８】
ＤＲＡＭのデザインルール（ｄｅｓｉｇｎ  ｒｕｌｅ）が１００ｎｍ以下になってから、セルアレイ１０１の端部１０１Ａにおいてコンタクトホールなどのパターン１０５を形成することが難しい。このため、セルアレイ１０１の端部１０１Ａでフェイル（ｆａｉｌ）が増加する状況である。
【０００９】
従来技術では、セルアレイ１０１内部とセルアレイ１０１端部とでパターン１０５を形成するために、１つの感光膜パターンを用いている。すなわち、一度のマスク処理及びエッチング処理によって複数のパターン１０５を形成している。マスク処理は、感光膜塗布（ＰＲ  ｃｏａｔｉｎｇ）、露光（ｅｘｐｏｓｕｒｅ）、及び現像（ｄｅｖｅｌｏｐ）を含む。このため、セルアレイ１０１の端部１０１Ａでは、パターン１０５が形成されないか、または、セルアレイ１０１内部よりさらに小さく形成される歪み現象（図面符号１０５Ａ参照）が発生する。
【００１０】
ＤＲＡＭ製造工程の際、セルアレイの端部でパターニングする問題、すなわち、セルアレイの端部を露光（ｅｄｇｅ  ｅｘｐｏｓｕｒｅ）またはエッチング（ｅｄｇｅ  ｅｔｃｈ）する問題は、現在、３０ｎｍデザインルールのＤＲＡＭで歩留まりに大きな影響を及ぼしている。
【００１１】
このようなセルアレイ端部でのパターンがセルアレイ内部のパターンと異なるように歪んで形成される問題を改善するための方法として、マスク（ｍａｓｋ）を数回変更してセルアレイ端部でパターンの大きさを異なるように形成する方法を主に利用している。
【００１２】
しかし、高価のマスクを数回製作することは、費用的に問題となるのみならず、現在のデザインルールでは、マージンが限界に達し、セルアレイ端部のセルにフェイルが発生して歩留まりを低下させる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、セルアレイ内部とセルアレイ端部とでパターンを均一に形成できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
そこで、上記の目的を達成するための本発明に係る半導体メモリ装置の製造方法が、エッチング対象層上に第１の開口を有する第１の感光膜パターンを形成するステップと、該第１の感光膜パターンを覆う遮光膜を形成するステップと、前記第１の感光膜パターン上に複数の第２の開口を有する第２の感光膜パターンを形成するステップと、前記第１の感光膜パターンと前記第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップとを含むことを特徴とする。前記遮光膜が、フリージング処理によって形成されることを特徴とする。前記第１の感光膜パターンと第２の感光膜パターンとが、ポジティブ型感光膜を備えることを特徴とする。前記複数のパターンが、前記第１の開口に該当するエッチング対象層領域のみに形成されることを特徴とする。
【００１５】
また、 上記の目的を達成するための本発明に係る半導体装置の製造方法が、第１の領域と第２の領域が画定された基板上にエッチング対象層を形成するステップと、該エッチング対象層上に前記第１の領域を選択的に露光して第１の開口を有する第１の感光膜パターンを形成するステップと、該第１の感光膜パターンの表面に遮光膜を形成するステップと、該遮光膜が形成された第１の感光膜パターン上に前記第１の領域と第２の領域とを同時に露光して複数の第２の開口を有する第２の感光膜パターンを形成するステップと、前記第１の感光膜パターンと第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップとを含むことを特徴とする。前記第１の感光膜パターンを形成するステップが、前記第１の開口及び第１の領域に対応する透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とし、前記第２の感光膜パターンを形成するステップが、前記第２の開口に対応する複数の透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする。
【００１６】
さらに、上記の目的を達成するための本発明に係る半導体装置の製造方法が、第１の領域と第２の領域とが画定された基板上にエッチング対象層を形成するステップと、該エッチング対象層上に前記第１の領域に対応する第１の開口を有するネガティブ型感光膜パターンを形成するステップと、該ネガティブ型感光膜パターン上に前記第１の領域と第２の領域を同時に露光して前記ネガティブ型感光膜パターン上に複数の第２の開口を有するポジティブ型感光膜パターンを形成するステップと、 前記ネガティブ型感光膜パターンとポジティブ型感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップとを含み、 前記第２の開口が、前記第１の領域のエッチング対象層に形成される複数のパターンに該当することを特徴とする。前記第１の感光膜パターンを形成するステップが、前記第１の開口及び第１の領域に対応する遮光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とし、前記第２の感光膜パターンを形成するステップが、前記第２の開口に対応する複数の透光部が画定されたマスクを用いて露光及び現像するステップを含むことを特徴とする。
【発明の効果】
【００１７】
本発明は、 遮光膜またはネガティブ型感光膜を用いてセルアレイ以外の領域を保護した状態でセルアレイとセルアレイ以外の領域とを同時に露光することにより、パターンの均一性を確保することができるという効果がある。これにより、セルアレイの端部でパターンの不良を防止して歩留まりを向上させることができるという効果がある。
【００１８】
また、本発明は、頻繁なマスク修正（ｍａｓｋ  ｒｅｖｉｓｉｏｎ）による費用を低減できるという効果がある。
【図面の簡単な説明】
【００１９】
【図１】ＤＲＡＭのセルアレイの基本構成を説明するための図である。
【図２】パターンが形成されたセルアレイの詳細図である。
【図３Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図３Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図３Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図３Ｄ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図３Ｅ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図３Ｆ】本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図である。
【図４Ａ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｂ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｃ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｄ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｅ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｆ】図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【図４Ｇ】第１の実施形態に係るパターンが形成された最終結果物を示した断面図である。
【図５Ａ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図５Ｂ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図５Ｃ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図５Ｄ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図５Ｅ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図５Ｆ】本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【図６Ａ】本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図である。
【図６Ｂ】本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図である。
【図６Ｃ】本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図である。
【図６Ｄ】本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図である。
【図６Ｅ】本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図である。
【図７Ａ】図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【図７Ｂ】図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【図７Ｃ】図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【図７Ｄ】図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【図７Ｅ】図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【図７Ｆ】第２の実施形態に係るパターンが形成された最終結果物を示した断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の属する技術分野における通常の知識を有した者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の最も好ましい実施形態を添付図面を参照して説明する。
【００２１】
本発明は、セルアレイのみならず、センスアンプ及びサブワードラインドライバが形成される領域まで一度に露光する、すなわち、露光工程の均一性を維持する概念を利用する。
【００２２】
本発明は、セルアレイを除いた、すなわち、センスアンプとサブワードラインドライバとが形成される領域の全体に感光膜を残す１次露光工程を行った後、本来のホールパターンを２次露光工程によって形成するものである。このとき、１次感光膜は、２次露光工程時に露光に露出しても現像されないようにし、２次露光工程時には、セルアレイのみ露光するものではなく、セルアレイと残りの領域まで一度に均一に露光する。すなわち、セルアレイと残りの領域は、２次露光工程時に、全体的に均一に露光される。
【００２３】
従来、セルアレイの端部でパターン不良が発生する理由が、パターンの不連続性、すなわち、セルアレイ端部の近くで環境が変わることにより、露光工程均一度（ｕｎｉｆｏｒｍｉｔｙ）が劣ったことにあるが、本発明は、パターンの不連続性を外れ、全体的に露光して問題を解決する。
【００２４】
本発明の実施形態に係るセルアレイの基本構成は、図１に示された構成を適用する。
【００２５】
以下、セルアレイを「第１の領域２０１、３０１、４０１」と略称し、センスアンプＳＡとサブワードラインドライバＳＷＤとが形成される領域を「第２の領域２０２、３０２、４０２」と略称する。また、セルアレイは、Ｍ×Ｎ個のセルが配列される。これにより、セルアレイに少なくともＭ×Ｎ個のパターンが形成され得る。パターンは、コンタクトホールなどのホールパターンを備える。よく知られているように、ＤＲＡＭの設計時、１つのバンク（ｂａｎｋ）（列）には複数個のセルアレイが配置され、１つのセルアレイには複数個のセルが配置される。そして、全ての製造工程は、全てのバンクで一括的に行われる。説明の便宜のため、１つのセルアレイのみを図示して説明する。
【００２６】
図３Ａ〜図３Ｆは、本発明の第１の実施形態に係る半導体装置の製造方法を示した平面図であり、図４Ａ〜図４Ｆは、図３Ａ〜図３ＦのＡ−Ａ´線に沿った工程断面図である。
【００２７】
図３Ａ及び図４Ａに示すように、基板１１上にエッチング対象層１２を形成する。基板１１は、第１の領域２０１と第２の領域２０２とが区分されている。第１の領域２０１は、複数のセルが配列をなすセルアレイ領域を備え、第２の領域２０２は、センスアンプ及びサブワードラインドライバが形成される領域を備える。エッチング対象層１２は、半導体膜、絶縁膜、及び導電膜などを備える。後続して形成されるパターンがコンタクトホールである場合、エッチング対象層１２は、酸化膜などの絶縁膜を備えることができる。第１の領域２０１は、Ｍ×Ｎ個のセルが配列され得る。
【００２８】
次に、１次フォトリソグラフィ工程を行う。１次フォトリソグラフィ工程は、第１の感光膜を塗布するステップと、第１のマスクを用いて第１の感光膜を露光するステップと、露光した第１の感光膜を現像するステップとを含む。
【００２９】
まず、エッチング対象層１２上に第１の感光膜１３を形成する。第１の感光膜１３は、ポジティブ型感光膜（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ  ｐｈｏｔｏｒｅｓｉｓｔ）を備える。ポジティブ型感光膜は、露光工程の光に露出した部分が現像によって除去される感光膜である。
【００３０】
次に、第１の領域２０１を選択的に露光するように設計された第１のマスクＭ１を用意する。第１のマスクＭ１は、第１の領域２０１を開口させる複数個の第１の透光部Ｐ１が画定されている。第１の透光部Ｐ１は、四角形状などの多様な形態を含む。よく知られているように、マスクは、クロム領域と非クロム領域（例えば、石英）を備え、クロム領域は、光を遮断する非透光領域であり、非クロム領域は、光が透過される透光領域である。マスクは、フォトマスクまたはレチクルとも称する。
【００３１】
第１のマスクＭ１の第１の透光部Ｐ１は、非クロム領域２０４とクロム領域２０３とによってその大きさが画定される。第１の透光部Ｐ１は、後続の露光工程時、光が透過される領域である。第１の透光部Ｐ１は、第１の領域２０１と同じ配列を有する。このような第１のマスクＭ１を用いて第１の感光膜１３を露光する１次露光工程を行う。
【００３２】
図３Ｂ及び図４Ｂに示すように、１次露光工程が行われた第１の感光膜１３を現像する。これにより、１次露光工程時、光に露出した部分が除去されて複数の第１の開口（ｆｉｒｓｔ  ｏｐｅｎｉｎｇ、Ｐ１１）を有する第１の感光膜パターン１３Ａが形成される。
【００３３】
第１の開口Ｐ１１によって第１の領域２０１が開口する。第１の開口Ｐ１１は、第１の透光部Ｐ１に対応する形態であって、複数個が形成される。第１の開口Ｐ１１は、後述する第２の開口Ｐ２１よりさらに大きい開口である。
【００３４】
図３Ｃ及び図４Ｃに示すように、後続の２次露光時、第１の感光膜パターン１３Ａが露光されないようにする、すなわち、２次露光が遮断されるようにする遮光膜１４を形成する。一例として、遮光膜１４を形成するためにフリージング（ｆｒｅｅｚｉｎｇ）を実施することができる。
【００３５】
「フリージング（ｆｒｅｅｚｉｎｇ）」とは、感光膜が露光によって光に露出しても現像されないようにする方法である。フリージングの方法としては、フリージング剤（ｆｒｅｅｚｉｎｇ  ａｇｅｎｔ）を感光膜の表面にコーティングした後、ベーキング（ｂａｋｉｎｇ）する方法などを利用することができる。フリージングを利用する場合、フリージングが容易なように、第１の感光膜パターン１３Ａは、複数個のパターンを分割して形成することができる。例えば、第１の開口Ｐ１１を除いた、残りの部分を微細幅のパターンに分割し、この分割された部分を含む全ての表面にフリージングを実施する。このように行えば、第１の開口Ｐ１１を除いた、残りの表面がフリージングされる。
【００３６】
遮光膜１４が形成された第１の感光膜パターン１３Ａは、依然として第１の領域２０１を開口させる複数の第１の開口Ｐ１１を有する。遮光膜１４によって線幅が変化することはあるが、その線幅の変化は無視しても関係ない。
【００３７】
次に、２次フォトリソグラフィ工程を行う。２次フォトリソグラフィ工程は、第２の感光膜を塗布するステップと、第２のレチクルを用いて第２の感光膜を露光するステップと、露光した第２の感光膜を現像するステップとを含む。
【００３８】
図３Ｄ及び図４Ｄに示すように、遮光膜１４が形成された第１の感光膜パターン１３Ａ上に第２の感光膜１５を塗布する。第２の感光膜１５は、ポジティブ型感光膜を備える。ポジティブ型感光膜は、露光工程の光に露出した部分が現像によって除去される感光膜である。
【００３９】
次いで、第１の領域２０１と第２の領域２０２とを同時に露光するように設計された第２のマスクＭ２を用意する。第２のマスクＭ２は、第１の領域２０１と第２の領域２０２とにおいて全て露光されるように設計される。また、第２のマスクＭ２は、第１の領域２０１の内部と第１の領域２０１の端部とを同時に露光するように設計される。第２のマスクＭ２は、そこに複数の第２の透光部Ｐ２を画定する。第２の透光部Ｐ２は、第１の透光部Ｐ１より小さく、第２の透光部Ｐ２は、複数のホールが配列されたホールアレイ（ｈｏｌｅ  ａｒｒａｙ）を構成する。第２の透光部Ｐ２は、ラインアンドスペース（ｌｉｎｅ  ａｎｄ  ｓｐａｃｅ）を含むこともできる。第２のマスクＭ２の第２の透光部Ｐ２は、非クロム領域２０６とクロム領域２０５とによってその大きさが画定される。第２の透光部Ｐ２は、後続の露光工程時、光が透過される領域である。以下、第２のマスクＭ２は、ホールアレイが画定されたものと仮定する。
【００４０】
このような第２のマスクＭ２を用いて第２の感光膜１５を露光する２次露光工程を行う。２次露光工程時、第１の感光膜パターン１３Ａは、遮光膜１４によって光に露出しない。
【００４１】
図３Ｅ及び図４Ｅに示すように、２次露光工程が行われた第２の感光膜１５を現像する。これにより、２次露光工程時、光に露出した部分が除去されて複数の第２の開口（ｓｅｃｏｎｄ  ｏｐｅｎｉｎｇ、Ｐ２１）を有する第２の感光膜パターン１５Ａが形成される。
【００４２】
第２の感光膜パターン１５Ａに形成される第２の開口Ｐ２１は、第２のマスクＭ２の第２の透光部Ｐ２が転写されたものである。第２の開口Ｐ２１のうちの一部は、第１の領域２０１のエッチング対象層１２の表面を露出させる。第１の領域２０１を除いた、残りの第２の領域２０２では、第２の開口Ｐ２１によって遮光膜１４が露出する。
【００４３】
したがって、第２の開口Ｐ２１は、複数のホールが配列されたホールアレイを構成する。第２の開口Ｐ２１は、全て均一な大きさを有し、また、第１の領域２０１と、第１の領域２０１の端部とでも均一な大きさを有する。
【００４４】
下部に位置した第１の感光膜パターン１３Ａは、遮光膜１４によって保護されるため、第２の感光膜パターン１５Ａを形成するための露光及び現像過程で露光及び現像されない。これにより、第１の感光膜パターン１３Ａには、第２の開口Ｐ２１が形成されず、第２の領域２０２では、後続のエッチング処理が行われない。すなわち、第２の開口Ｐ２１を形成するための露光工程が第１の領域２０１と第２の領域２０２とで全て行われたとしても、遮光膜１４によって保護される第１の感光膜パターン１３Ａには第２の開口Ｐ２１が形成されないため、第２の領域２０２ではエッチングが行われない。つまり、第２の開口Ｐ２１は、第１の領域２０１のエッチング対象層１２のみ露出させ、第２の領域２０２のエッチング対象層１２は露出させない。
【００４５】
上述したように、第２の感光膜パターン１５Ａを形成するために、第１の領域２０１と第２の領域２０２とで同時に露光するように設計された第２のマスクＭ２を用い、これにより、第１の領域２０１のみ露光するものではなく、第１の領域２０１及び第２の領域２０２を同時に露光する。つまり、第２の開口Ｐ２１を形成するための光が全体的に照射されてパターンの均一性が確保される。このようなパターンの均一性は、第１の領域２０１の内部及び第１の領域２０２の端部でも確保される。
【００４６】
図３Ｆ及び図４Ｆに示すように、第２の感光膜パターン１５Ａ及び第１の感光膜パターン１３Ａをエッチングバリアとして、エッチング対象層１２をエッチングして複数のパターン１６を形成する。パターン１６は、ホールを備える。パターン１６は、プラグコンタクトホール、ビットラインコンタクトホール、ストレージノードコンタクトホール、またはストレージノードパターンのうち、いずれか１つを備える。
【００４７】
パターン１６は、第１の領域２０１のみに形成される。パターン１６形成後、エッチング対象層は図面符号「１２Ａ」となる。
【００４８】
第２の開口が形成されていない第１の感光膜パターン１３Ａが第２の領域２０２を覆っているため、第２の感光膜パターン１５Ａと第１の感光膜パターン１３Ａとを用いたエッチング処理時、第２の領域２０２のエッチング対象層１２ではエッチングが行われない。したがって、パターン１６は、第１の領域２０１のみに形成され、第２の領域２０２では形成されない。さらに、遮光膜１４及び第１の感光膜パターン１３Ａを用いることにより、第１の領域２０１の内部と第１の領域２０１の端部とでパターン１６が均一な大きさを有して形成される。第１の領域２０１の端部でパターン１６の歪みが発生しない。
【００４９】
図４Ｇは、第１の実施形態に係るパターンが形成された最終結果物を示した断面図であって、第２の感光膜パターン１５Ａ、遮光膜１４、及び第１の感光膜パターン１３Ａを除去する。これにより、基板１１上のエッチング対象層１２Ａに複数のパターン１６が形成される。
【００５０】
図５Ａ〜図５Ｆは、本発明の第１の実施形態を利用した半導体装置のストレージノードパターン形成方法を示した図である。
【００５１】
図５Ａに示すように、半導体基板２１上に層間絶縁膜２２を形成する。層間絶縁膜２２は、酸化膜を備える。半導体基板２１は、第１の領域３０１と第２の領域３０２とが区分されている。第１の領域３０１は、複数のセルが形成されるセルアレイブロックであり、第２の領域３０２は、センスアンプ及びサブワードラインドライバが形成される領域である。図示していないが、第１の領域３０１には、ソース及びドレインを備えるトランジスタが形成され、かつ、ビットラインが形成されている。
【００５２】
続いて、ストレージノードコンタクトマスク及びエッチングによって層間絶縁膜２２をエッチングし、ストレージノードコンタクトホール（図示せず）を形成する。その後、ストレージノードコンタクトホールに埋め込まれて半導体基板２１と接続されるストレージノードコンタクトプラグ２３を形成する。
【００５３】
ストレージノードコンタクトプラグ２３は、ポリシリコン膜などの導電膜を備える。
【００５４】
ストレージノードコンタクトプラグ２３は、第１の領域３０１のみに形成され、図示されていないビットライン間を貫通する形態でありうる。
【００５５】
次いで、ストレージノードコンタクトプラグ２３を含む全面にエッチング停止膜２４を形成する。エッチング停止膜２４は窒化膜を備える。
【００５６】
続いて、エッチング停止膜２４上に絶縁膜２５を形成する。絶縁膜２５は、酸化膜を備える。絶縁膜２５は、キャパシタの高さを考慮して、その厚さが決定される。例えば、２５０００Å程度の厚さを有する。
【００５７】
次いで、絶縁膜２５上にハードマスク膜２６を形成した後、ハードマスク膜２６上に第１の感光膜パターン２７を形成する。第１の感光膜パターン２７は、第１の開口Ｐ１１を有するが、第１の開口Ｐ１１は第１の領域３０１を開口させ、第２の領域３０２は覆う形態である。第１の感光膜２７パターンの下にはハードマスク膜２６が形成されうることもあり、フォトリソグラフィ工程を容易に行うために、反射防止膜がさらに形成されうることもある。
【００５８】
第１の感光膜パターン２７を形成するために、図３Ａ及び図４Ａに示された第１のマスクＭ１を適用した１次フォトリソグラフィ工程を適用することができる。このとき、第１の感光膜パターン２７は、ポジティブ感光膜を備える。また、後述する図６Ａ及び図７Ａに示された第１のマスクＭ１０を適用した１次フォトリソグラフィ工程を適用することもできる。このとき、第１の感光膜パターン２７はネガティブ感光膜を備える。
【００５９】
図５Ｂに示すように、第１の感光膜パターン２７の表面に遮光膜２８を形成する。一例として、遮光膜２８を形成するために、フリージングを実施することができる。
【００６０】
「フリージング」とは、感光膜が露光によって光に露出しても現像されないようにする方法である。フリージングの方法としては、フリージング剤を感光膜の表面にコーティングした後、ベーキングする方法などを利用することができる。フリージングを利用する場合、フリージングが容易なように第１の感光膜パターン２７は、複数個のパターンを分割して形成することができる。例えば、第１の開口Ｐ１１を除いた、残りの部分を微細幅のパターンに分割し、この分割された部分を含む全ての表面にフリージングを実施する。このように行えば、第１の開口Ｐ１１を除いた、残りの表面がフリージングされる。
【００６１】
図５Ｃに示すように、遮光膜２８が形成された第１の感光膜パターン２７上に複数の第２の開口Ｐ２１を有する第２の感光膜パターン２９を形成する。第２の感光膜パターン２９を形成するために、図３Ｃ及び図４Ｃに示された第２のマスクＭ２を用いた２次フォトリソグラフィ工程を適用することができる。一方、第１の感光膜パターン２７がネガティブ感光膜である場合には、遮光膜２８を形成せずに、後述する図６Ｃ及び図７Ｃに示された第１のマスクＭ２０を適用した２次フォトリソグラフィ工程を適用することもできる。
【００６２】
図５Ｄに示すように、第２の感光膜パターン２９と第１の感光膜パターン２７とをエッチングバリアとして、ハードマスク膜２６をエッチングしてハードマスク膜パターン２６Ａを形成する。ハードマスク膜パターン２６Ａは、第２の開口Ｐ２１が転写される。
【００６３】
図５Ｅに示すように、第１の感光膜パターン２７、遮光膜２８、及び第２の感光膜パターン２９はストリップ（ｓｔｒｉｐ）される。
【００６４】
次いで、ハードマスク膜パターン２６Ａをエッチングバリアとして、絶縁膜２５とエッチング停止膜２４とを順次エッチングしてストレージノードパターン３０を形成する。ストレージノードパターン３０は、ホールパターンであり、通常、ストレージノードパターン３０は、３次元構造のシリンダー型またはコンケイブ型の下部電極を形成するためのパターンである。ストレージノードパターン３０は、第１の領域３０１のみに形成される。ストレージノードパターン３０は、エッチング停止膜２４Ａと絶縁膜パターン２５Ａとの積層構造物内に形成されたホールアレイとなる。
【００６５】
第１の領域３０１の内部に形成されるストレージノードパターン３０と第１の領域３０１の端部で形成されるストレージノードパターン３０との大きさが均一である。
【００６６】
図５Ｆに示すように、ストレージノードパターン３０の内部にシリンダー形態のストレージノード３０Ａを形成する。
【００６７】
図６Ａ〜図６Ｅは、本発明の第２の実施形態に係る半導体装置の製造方法を示した平面図であり、図７Ａ〜図７Ｅは、図６Ａ〜図６ＥのＡ−Ａ´線に沿った工程断面図である。
【００６８】
図６Ａ及び図７Ａに示すように、基板３１上にエッチング対象層３２を形成する。基板３１は、第１の領域４０１と第２の領域４０２とが区分されている。第１の領域４０１は、複数のセルが配列をなすセルアレイ領域を備え、第２の領域４０２は、センスアンプ及びサブワードラインドライバが形成される領域を備える。エッチング対象層３２は、半導体膜、絶縁膜、及び導電膜などを備える。後続して形成されるパターンがコンタクトホールである場合、エッチング対象層３２は、酸化膜などの絶縁膜を備えることができる。第１の領域４０１は、Ｍ×Ｎ個のセルが配列され得る。
【００６９】
次に、１次フォトリソグラフィ工程を行う。１次フォトリソグラフィ工程は、第１の感光膜を塗布するステップと、第１のマスクを用いて第１の感光膜を露光するステップと、露光した第１の感光膜を現像するステップとを含む。
【００７０】
まず、エッチング対象層３２上に第１の感光膜３３を形成する。第１の感光膜３３は、ネガティブ型感光膜（ｎｅｇａｔｉｖｅ  ｔｙｐｅ  ｐｈｏｔｏｒｅｓｉｓｔ）を備える。ネガティブ型感光膜は、露光工程の光に露出した部分が現像されず、光に露出していない部分が現像によって除去される感光膜である。
【００７１】
次に、第１の領域４０１を選択的に露光するように設計された第１のマスクＭ１０を用意する。第１のマスクＭ１０は、第１の領域４０１に対応する複数個の遮光部Ｐ１０が画定されている。遮光部Ｐ１０は、四角形状などの多様な形態を含む。よく知られているように、マスクは、クロム領域と非クロム領域とを備え、クロム領域は、光を遮断する非透光領域であり、非クロム領域は、光が透過される透光領域である。マスクは、フォトマスクまたはレチクルとも称する。遮光部Ｐ１０は、クロム領域である非透光領域であり、遮光部Ｐ１０を除いた残りは、非クロム領域である透光領域である。遮光部Ｐ１０は、後続の露光工程時、光が透過されない領域である。遮光部Ｐ１０は、第１の領域４０１と同じ配列を有する。このような第１のマスクＭ１０を用いて第１の感光膜３３を露光する１次露光工程を行う。
【００７２】
図６Ｂ及び図７Ｂに示すように、１次露光工程が行われた第１の感光膜３３を現像する。これにより、１次露光工程時、光に露出していない部分が除去されて複数の第１の開口（ｆｉｒｓｔ  ｏｐｅｎｉｎｇ、Ｐ１００）を有する第１の感光膜パターン３３Ａが形成される。
【００７３】
第１の開口Ｐ１００によって第１の領域４０１が開口する。第１の開口Ｐ１００は、第１の実施形態の第１の開口Ｐ１１と同じ配列を有する形態であって、複数個が形成される。第１の開口Ｐ１００は、後述する第２の開口Ｐ２００よりさらに大きい開口である。
【００７４】
後続して２次フォトリソグラフィ工程を行う。２次フォトリソグラフィ工程は、第２の感光膜を塗布するステップと、第２のレチクルを用いて第２の感光膜を露光するステップと、露光した第２の感光膜を現像するステップとを含む。
【００７５】
図６Ｃ及び図７Ｃに示すように、第１の感光膜パターン３３Ａ上に第２の感光膜３４を塗布する。第２の感光膜３４は、ポジティブ型感光膜を備える。ポジティブ型感光膜は、露光工程の光に露出した部分が現像によって除去される感光膜である。このように、第２の実施形態は、１次フォトリソグラフィ工程ではネガティブ型感光膜を用い、２次フォトリソグラフィ工程ではポジティブ型感光膜を用いる。
【００７６】
次いで、第１の領域４０１と第２の領域４０２とを同時に露光するように設計された第２のマスクＭ２０を用意する。第２のマスクＭ２０は、第１の領域４０１と第２の領域４０２とで全て露光されるように設計される。また、第２のマスクＭ２０は、第１の領域４０１の内部と第１の領域４０１の端部とを同時に露光するように設計される。第２のマスクＭ２０は、複数の透光部Ｐ２０が画定される。透光部Ｐ２０は、複数のホールが配列されるホールアレイを構成する。透光部Ｐ２０は、ラインアンドスペースを含むこともできる。第２のマスクＭ２０の透光部Ｐ２０は、非クロム領域（図面符号省略）とクロム領域（図面符号省略）とによって、その大きさが画定される。透光部Ｐ２０は、後続の露光工程時、光が透過される領域である。以下、第２のマスクＭ２０は、ホールアレイが画定されたものと仮定する。
【００７７】
このような第２のマスクＭ２０を用いて第２の感光膜３４を露光する２次露光工程を行う。２次露光工程時、第１の感光膜パターン３３Ａは、ネガティブ型感光膜であるため、２次露光工程時、光に露出しても現像されない。
【００７８】
図６Ｄ及び図７Ｄに示すように、２次露光工程が行われた第２の感光膜３４を現像する。これにより、２次露光工程時、光に露出した部分が除去されて複数の第２の開口（ｓｅｃｏｎｄ  ｏｐｅｎｉｎｇ、Ｐ２００）を有する第２の感光膜パターン３４Ａが形成される。
【００７９】
第２の感光膜パターン３４Ａに形成される第２の開口Ｐ２００は、第２のマスクＭ２０の透光部Ｐ２０が転写されたものである。第２の開口Ｐ２００のうちの一部は、第１の領域４０１のエッチング対象層３２の表面を露出させる。第１の領域４０１を除いた、残りの第２の領域４０２では、第２の開口Ｐ２００によって第１の感光膜パターン３３が露出する。
【００８０】
したがって、第２の開口Ｐ２００は、ホール形態（ｈｏｌｅ  ｔｙｐｅ）である。第２の開口Ｐ２００は、全て均一な大きさを有し、また、第１の領域４０１と、第１の領域４０１の端部とでも均一な大きさを有する。
【００８１】
下部に位置した第１の感光膜パターン３３Ａは、ネガティブ型感光膜であるため、第２の感光膜パターン３４Ａを形成するための露光及び現像過程で露光及び現像されない。これにより、第１の感光膜パターン３３Ａには第２の開口Ｐ２００が形成されず、第２の領域４０２では、後続のエッチング処理が行われない。すなわち、第２の開口Ｐ２００を形成するための露光工程が第１の領域４０１と第２の領域４０２とで全て行われたとしても、ネガティブ型感光膜を用いた第１の感光膜パターン３３Ａには第２の開口Ｐ２００が形成されないため、第２の領域４０２ではエッチングが行われない。
【００８２】
上述したように、第２の感光膜パターン３４Ａを形成するために、第１の領域４０１と第２の領域４０２とで同時に露光するように設計された第２のマスクＭ２０を用い、これにより、第１の領域４０１のみ露光するものではなく、第１の領域４０１及び第２の領域４０２を同時に露光する。つまり、第２の開口Ｐ２００を形成するための光が全体的に照射されてパターンの均一性が確保される。このようなパターンの均一性は、第１の領域４０１の内部及び第１の領域４０２の端部でも確保される。
【００８３】
図６Ｅ及び図７Ｅに示すように、第２の感光膜パターン３４Ａ及び第１の感光膜パターン３３Ａをエッチングバリアとして、エッチング対象層３２をエッチングして複数のパターン３５を形成する。パターン３５は、ホールを備える。パターン３５は、プラグコンタクトホール、ビットラインコンタクトホール、ストレージノードコンタクトホール、またはストレージノードパターンのうち、いずれか１つを備える。
【００８４】
パターン３５は、第１の領域４０１のみに形成される。パターン３５形成後、エッチング対象層は図面符号「３２Ａ」となる。
【００８５】
第２の開口が形成されていない第１の感光膜パターン３３Ａが第２の領域４０２を覆っているため、第２の感光膜パターン３４Ａと第１の感光膜パターン３３Ａとを用いたエッチング処理時、第２の領域４０２のエッチング対象層３２ではエッチングが行われない。したがって、パターン３５は、第１の領域４０１のみに形成され、第２の領域４０２では形成されない。さらに、ネガティブ型感光膜を用いた第１の感光膜パターン３３Ａを用いることにより、第１の領域４０１の内部と第１の領域４０１の端部とでパターン３５が均一な大きさを有して形成される。第１の領域４０１の端部でパターン３５の歪みが発生しない。
【００８６】
図７Ｆは、第２の実施形態に係るパターンが形成された最終結果物を示した断面図であって、第２の感光膜パターン３４Ａ及び第１の感光膜パターン３３Ａを除去する。これにより、基板３１上のエッチング対象層３２Ａに複数のパターン３５が形成される。
【００８７】
上述した本発明は、ＤＲＡＭはもちろん、フラッシュメモリにおいて、セルアレイ内のセルパターンを形成する方法に適用可能である。また、ＤＲＡＭまたはフラッシュメモリにおいて、ワードライン、ビットラインなどのライン型パターンを形成する方法にも適用が可能である。
【００８８】
本発明の技術思想は上記の好ましい実施形態によって具体的に記録されたが、上記した実施形態は、その説明のためのものであり、その制限のためのものでないことに注意すべきである。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることが理解できるであろう。
【符号の説明】
【００８９】
１３Ａ   第１の感光膜パターン
１４  遮光膜
１５Ａ  第２の感光膜パターン
１６  パターン
２０１  第１の領域
２０２  第２の領域
Ｍ１  第１のマスク
Ｍ２  第２のマスク
【図１】
2011187936.tif 000003
【図２】
2011187936.tif 000004
【図３Ａ】
2011187936.tif 000005
【図３Ｂ】
2011187936.tif 000006
【図３Ｃ】
2011187936.tif 000007
【図３Ｄ】
2011187936.tif 000008
【図３Ｅ】
2011187936.tif 000009
【図３Ｆ】
2011187936.tif 000010
【図４Ａ】
2011187936.tif 000011
【図４Ｂ】
2011187936.tif 000012
【図４Ｃ】
2011187936.tif 000013
【図４Ｄ】
2011187936.tif 000014
【図４Ｅ】
2011187936.tif 000015
【図４Ｆ】
2011187936.tif 000016
【図４Ｇ】
2011187936.tif 000017
【図５Ａ】
2011187936.tif 000018
【図５Ｂ】
2011187936.tif 000019
【図５Ｃ】
2011187936.tif 000020
【図５Ｄ】
2011187936.tif 000021
【図５Ｅ】
2011187936.tif 000022
【図５Ｆ】
2011187936.tif 000023
【図６Ａ】
2011187936.tif 000024
【図６Ｂ】
2011187936.tif 000025
【図６Ｃ】
2011187936.tif 000026
【図６Ｄ】
2011187936.tif 000027
【図６Ｅ】
2011187936.tif 000028
【図７Ａ】
2011187936.tif 000029
【図７Ｂ】
2011187936.tif 000030
【図７Ｃ】
2011187936.tif 000031
【図７Ｄ】
2011187936.tif 000032
【図７Ｅ】
2011187936.tif 000033
【図７Ｆ】
2011187936.tif 000034