(57)【要約】【課題】高誘電体ゲート絶縁膜／メタルゲート電極のＭＯＳトランジスタ構造において、メタルゲート電極側壁の酸化層を抑制し、トランジスタ駆動能力を改善する。【解決手段】基板１０１上に、金属含有膜１１０を形成する工程（ａ）と、反応室内において金属含有膜にアンモニアラジカルを曝露する工程（ｂ）と、反応室内に不活性ガスを供給し、工程（ｂ）において生じたガスを排気する工程（ｃ）と、工程（ｂ）及び工程（ｃ）を所定の回数繰り返した後に、大気曝露することなく、反応室内において金属含有膜１１０を覆うシリコン窒化膜１００ａを形成する工程（ｄ）とを備える。【選択図】図７
2011054878.tif 000002
【特許請求の範囲】
【請求項１】
基板上に金属含有膜を形成する工程（ａ）と、
反応室内において前記金属含有膜にアンモニアラジカルを曝露する工程（ｂ）と、
前記反応室内に不活性ガスを供給し、前記工程（ｂ）において生じたガスを排気する工程（ｃ）と、
前記工程（ｂ）及び前記工程（ｃ）を所定の回数繰り返した後、大気曝露することなく、前記反応室内において前記金属含有膜を覆うシリコン窒化膜を形成する工程（ｄ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｂ）及び前記工程（ｃ）は、前記金属含有膜の表面に形成された自然酸化膜が還元されるまで繰り返すことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２において、
前記工程（ｂ）は、４００℃以上で且つ８００℃以下の温度範囲において行なうことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記アンモニアラジカルは、高周波電圧が印加された一対の電極板の間にアンモニアを供給することにより発生させることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜３のいずれか一つにおいて、
前記アンモニアラジカルは、金属触媒にアンモニアを供給し且つ紫外線を照射することにより発生させることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５において、
前記金属触媒は、白金族元素、Ｔｉ、Ｚｒ又はＭｎを含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜５のいずれか一つにおいて、
前記金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記高誘電体ゲート絶縁膜は、４族元素の酸化物と、４族元素及びＳｉの酸化物と、４族元素及びＡｌの酸化物とのうちの少なくとも一つを含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記４族元素は、Ｈｆ及びＺｒの少なくとも一つであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜８のいずれか一つにおいて、
前記金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記メタルゲート電極は、金属元素を主成分とした合金、金属元素を主成分とした合金の窒化物、又は、金属元素を主成分としたＳｉを含む合金の窒化物により構成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９において、
前記金属元素は、Ｔｉ、Ｗ、Ｔａ、Ｒｕ及びＡｌの少なくとも一つであることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか一つにおいて、
前記金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記高誘電体ゲート絶縁膜及び前記メタルゲート電極を含むｐチャネルトランジスタが構成され、
前記高誘電体ゲート絶縁膜は、ＡｌＯ及びＴａＯの少なくとも一つを含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１０のいずれか一つにおいて、
前記金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記高誘電体ゲート絶縁膜及び前記メタルゲート電極を含むｎチャネルトランジスタが構成され、
前記高誘電体ゲート絶縁膜は、ＬａＯ及びＭｇＯの少なくとも一つを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１〜１２のいずれか一つにおいて、
金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記工程（ａ）において、前記メタルゲート電極を形成する前に、高誘電体ゲート絶縁膜に対して７００℃以上で且つ１１００℃以下の熱処理を行なう工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１〜１３のいずれか一つにおいて、
前記金属含有膜は、前記基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、
前記シリコン窒化膜は、ＡＬＤ法により形成され、オフセットスペーサとなることを特徴とする半導体装置の製造方法。
【請求項１５】
基板上に、高誘電体ゲート絶縁膜を介してメタルゲート電極が形成されたトランジスタ構造を備え、
前記メタルゲート電極側壁にシリコン窒化膜からなるオフセットスペーサが形成され、
前記メタルゲート電極と、前記オフセットスペーサとの間に偏析している酸素の濃度が１×１０20atoms/cm3 以下であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、詳細には、高誘電体ゲート絶縁膜及びメタルゲート電極構造を有する半導体装置について、メタルゲート電極側壁を改良することに関する。
【背景技術】
【０００２】
半導体装置の高速化・高集積化に伴い、トランジスタ形状の微細化が進められている。
【０００３】
半導体装置のうち、相補型ＭＯＳ（ＣＭＯＳ、Complementary Metal Oxide Semiconductor ）デバイスでは、ＮＭＯＳ（n-channel MOS）とＰＭＯＳ（p-channel MOS）との二種類のトランジスタが用いられる。ＮＭＯＳトランジスタは電子の移動によって、ＰＭＯＳトランジスタは正孔の移動によって、それぞれ電流のオン・オフを制御する。
【０００４】
従来、ＣＭＯＳデバイスに用いられるゲート絶縁膜は一般的にシリコン酸化膜により形成され、誘電率は３．９程度を示す。しかし、トランジスタの微細化に伴ってゲート絶縁膜が薄膜化されると、リーク電流が増大し、消費電力及び待機電力の高いデバイスとなってしまう。そこで、４．０以上の誘電率を有するゲート絶縁膜を用いることにより、実際の膜厚はシリコン酸化膜より厚くても、実効的な膜厚（ＥＯＴ）を薄くできるHigh-k（高誘電体）ゲート絶縁膜の開発が進んでいる。
【０００５】
しかしながら、従来のポリシリコンゲート電極とHigh-kゲート電極とを組み合わせただけでは、ゲート電極の空乏化と呼ばれる現象が生じる。これは、High-kゲート絶縁膜とポリシリコンゲート電極との間に空乏層容量が形成され、ＥＯＴが薄いというHigh-kゲート絶縁膜の利点が失われる現象である。ゲート電極の空乏化を防ぐためには、ポリシリコンゲート電極に代えて金属ゲート電極を組み合わることが必須である。更に、High-kゲート絶縁膜／金属ゲート電極による適正な閾値電圧（Ｖｔ）の制御がＣＭＯＳデバイスを構築する上で重要になっている。
【０００６】
従来のシリコン酸化膜ゲート絶縁膜／ポリシリコンゲート電極の場合、ポリシリコン中にホウ素、リン等の不純物をイオン注入し、熱処理によって活性化することで、ポリシリコンの仕事関数を向上することができる。例えば、ノンドープ状態の仕事関数は４．６５ｅＶであるのに対し、ホウ素をイオン注入することにより、５．１５ｅＶまで向上することができる。これを利用してＮＭＯＳ及びＰＭＯＳのＶｔを制御することが可能であった。
【０００７】
しかし、High-kゲート絶縁膜を用いる場合、High-kゲート絶縁膜中に存在する高密度のトラップにより、フェルミレベルが固定されてしまうフェルミレベルピニング現象が起きる。このため、イオン注入によるドーピングレベルでは仕事関数を変化させることができず、閾値電圧の制御は不可能であった。更に、金属ゲート電極とポリシリコンゲート電極とを組み合わせたＭＩＰＳ（Metal-Inserted-Poly-Si Stack）と呼ばれる構造においても、イオン注入による仕事関数の調整は難しく、ゲート電極に用いられる金属の仕事関数がＶｔ制御に対して支配的になる。
【０００８】
このようなHigh-kゲート絶縁膜と金属ゲート電極との組み合わせにおける仕事関数の研究においては、チタン、タングステン、タンタル、モリブデンの窒化物が用いられている。特に、ＤＲＡＭ電極材料として、従来用いられてきたチタンやタングステンの窒化物が、ドライエッチング、ウェットエッチング等の加工特性を考える上で、金属ゲート電極材料としては扱いやすい。
【０００９】
また、ＭＩＰＳゲート構造を形成した後には、エクステンションイオン注入層を形成するために、ゲート電極側壁にオフセットスペーサを形成する。High-k・メタルゲート構造の場合、従来のようにシリコン酸化膜を用いてオフセットスペーサを形成しようとすると、原料ガスである酸化剤によってメタルゲート電極が酸化されてしまう。そこで、シリコン酸化膜に代えて、シリコン窒化膜を採用することが多い。
【００１０】
非特許文献１では、このようなオフセットスペーサとなるシリコン窒化膜の成膜温度と、シリコンソースである原料ガスを変えることにより、トランジスタの駆動能力を改善できると述べられている。具体的には、４００℃程度の低温にて塩素を含まないシリコンソースを用い、シリコン窒化膜を形成することが述べられている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１８６５３４号公報
【非特許文献】
【００１２】
【非特許文献１】N.Mise , et al. Solid State Devices and Materials, 2007, pp. 724-725
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、ゲートメタル膜と、その上のPoly−Ｓｉ膜とを形成した後、レジストによりパターニングしてゲートエッチングを行なうと、レジストを除去するためのプラズマ酸化によるアッシング、空気中に曝露されるために起る自然酸化により、メタルゲート電極側壁が酸化される。
【００１４】
メタルゲート電極側壁の酸化は、自然酸化膜であれば１ｎｍ〜２ｎｍ程度、アッシング酸化膜であれば２ｎｍ〜５ｎｍ程度の厚さに酸化されていると予想できる。このようなメタルの酸化、つまり絶縁膜化が生じると、メタルゲート電極の利点が損なわれる。特に、ゲート長が短くなるほど、同じ厚さの酸化膜であってもゲート長に対する割合が大きくなるため、影響は大きくなる。
【００１５】
このようなメタル酸化膜を除去しようとして、例えばフッ酸系の洗浄を行なったとすると、High-kゲート絶縁膜も同時にエッチングされることが懸念される。このため、過度の洗浄は行えない。更に、洗浄を行なったとしても、オフセットスペーサとなるシリコン窒化膜を形成する前に大気曝露されるため、メタルゲート電極側壁には必ず酸化膜が形成されることになる。
【００１６】
以上に鑑み、本発明の目的は、High-kゲート絶縁膜／メタルゲート電極構造において、メタルゲート電極の酸化層を抑制し、トランジスタの駆動能力を改善することである。
【課題を解決するための手段】
【００１７】
前記の目的を達成するため、本開示に係る半導体装置の製造方法は、基板上に金属含有膜を形成する工程（ａ）と、反応室内において金属含有膜にアンモニアラジカルを曝露する工程（ｂ）と、反応室内に不活性ガスを供給し、工程（ｂ）において生じたガスを排気する工程（ｃ）と、工程（ｂ）及び工程（ｃ）を所定の回数繰り返した後、大気曝露することなく、反応室内において金属含有膜を覆うシリコン窒化膜を形成する工程（ｄ）とを備える。
【００１８】
尚、工程（ｂ）及び工程（ｃ）は、金属含有膜の表面に形成された自然酸化膜が還元されるまで繰り返すことが好ましい。
【００１９】
このような半導体装置の製造方法によると、工程（ｂ）及び工程（ｃ）において、金属含有膜表面に形成された自然酸化膜をアンモニアラジカルによって還元すると共に窒化することができる。つまり、金属含有膜表面に形成された自然酸化膜中の酸素とアンモニアラジカル中の水素とを反応させて水として脱離させると共に、アンモニアラジカル中の窒素と、酸素が脱離して残された金属とを結合させる。このような工程（ｂ）と、該工程（ｂ）において生じたガス（脱離した水等）を不活性ガスにより排気する（パージする）行程（ｃ）とを交互に繰り返した後、工程（ｄ）として、大気曝露することなく同じ反応室にて金属含有膜を覆うシリコン窒化膜を形成することにより、金属含有膜が再度自然酸化されるのを防ぐことができる。この結果、金属含有膜としてメタルゲート電極を形成した場合に、酸化膜に起因する駆動力の低下を抑制することができる。
【００２０】
また、工程（ｂ）は、４００℃以上で且つ８００℃以下の温度範囲において行なうことが好ましい。
【００２１】
また、アンモニアラジカルは、高周波電圧が印加された一対の電極板の間にアンモニアを供給することにより発生させることが好ましい。
【００２２】
また、アンモニアラジカルは、金属触媒にアンモニアを供給し且つ紫外線を照射することにより発生させることが好ましい。金属触媒は、白金族元素、Ｔｉ、Ｚｒ又はＭｎを含むことが好ましい。
【００２３】
アンモニアラジカルは、このような方法により発生させることができる。
【００２４】
また、金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、高誘電体ゲート絶縁膜は、４族元素の酸化物と、４族元素及びＳｉの酸化物と、４族元素及びＡｌの酸化物とのうちの少なくとも一つを含むことが好ましい。更に、４族元素は、Ｈｆ及びＺｒの少なくとも一つであることが好ましい。
【００２５】
また、金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、メタルゲート電極は、金属元素を主成分とした合金、金属元素を主成分とした合金の窒化物、又は、金属元素を主成分としたＳｉを含む合金の窒化物により構成されることが好ましい。更に、金属元素は、Ｔｉ、Ｗ、Ｔａ、Ｒｕ及びＡｌの少なくとも一つであることが好ましい。
【００２６】
金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、高誘電体ゲート絶縁膜及びメタルゲート電極を含むｐチャネルトランジスタが構成され、高誘電体ゲート絶縁膜は、ＡｌＯ及びＴａＯの少なくとも一つを含む。
【００２７】
また、金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、高誘電体ゲート絶縁膜及びメタルゲート電極を含むｎチャネルトランジスタが構成され、高誘電体ゲート絶縁膜は、ＬａＯ及びＭｇＯの少なくとも一つを含む。
【００２８】
半導体装置のより具体的な構成として、このようになっていても良い。
【００２９】
また、金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、工程（ａ）において、メタルゲート電極を形成する前に、高誘電体ゲート絶縁膜に対して７００℃以上で且つ１１００℃以下の熱処理を行なう工程を更に備えることが好ましい。特に、１０００℃程度の熱処理であることが好ましい。
【００３０】
このようにすると、高誘電体ゲート絶縁膜が還元されるのを防ぎながら、自然酸化膜を選択的に還元することができる。高誘電体ゲート絶縁膜が還元されると絶縁膜としての機能が損なわれてリーク電流増加等の原因となるため、これを防ぐことが望ましい。
【００３１】
また、金属含有膜は、基板上に高誘電体ゲート絶縁膜を介して形成されるメタルゲート電極であり、シリコン窒化膜は、ＡＬＤ（Atomic Layer Deposition ）法により形成され、オフセットスペーサとなることが好ましい。
【００３２】
次に、本開示に係る半導体装置は、基板上に、高誘電体ゲート絶縁膜を介してメタルゲート電極が形成されたトランジスタ構造を備え、メタルゲート電極側壁にシリコン窒化膜からなるオフセットスペーサが形成され、メタルゲート電極と、オフセットスペーサとの間に偏析している酸素の濃度が１×１０20atoms/cm3 以下である。
【００３３】
このような半導体装置は、メタルゲート電極とオフセットスペーサとの間の酸素の濃度が十分に低く、メタルゲート電極の酸化に起因する駆動力の低下を避けることができる。
【発明の効果】
【００３４】
本発明によると、メタルゲート電極の側壁に形成された自然酸化膜について、オフセットスペーサを形成する反応室内にて還元・窒化することにより、メタルゲート電極の酸化膜に起因する駆動力低下を避けることができる。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の一実施形態に係る例示的半導体装置について、概略構成を示す断面図である。
【図２】図２は、ゲート長に対するゲートリーク電流の非線形性を示す図である。
【図３】図３は、シリコン窒化膜とＴｉＮ膜界面の酸化層について調べたＳＩＭＳ分析の結果である。
【図４】図４（ａ）は、本発明の一実施形態におけるＴｉＮの成膜シーケンスを例示した図であり、図４（ｂ）は、アンモニアラジカルの発生機構を例示した図である。
【図５】図５（ａ）は、アンモニアラジカルとチタン酸化膜との反応機構を説明する図であり、図５（ｂ）は、プラズマ窒化によるチタン酸化膜の反応機構を説明する図である。
【図６】図６は、ＨｆＳｉＯＮ及びＴｉＮに関し、ＴｉＮの選択還元性を示す図である。
【図７】図７（ａ）は、ゲート長に対するゲートリーク電流を実施例と比較例について示す図であり、図７（ｂ）は、トランジスタ駆動電流を実施例と比較例とについて示す図す図である。
【図８】図８（ａ）〜（ｆ）は、本発明の一実施形態における例示的半導体装置の製造方法を説明する模式的な断面図である。
【発明を実施するための形態】
【００３６】
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１は、本発明の第１の実施形態の例示的半導体装置１５０が有するＣＭＯＳ構造の断面を概略として示す図である。
【００３７】
図１に示す通り、半導体装置１５０は、シリコン基板１０１を用いて形成されている。シリコン基板１０１の表面部は、ＳＴＩ(Shallow Trench Isolation)形状のシリコン酸化膜からなる素子分離層１０４によって区画され、各区画にはイオン注入によって形成されたｎ型ウェル領域１０２及びｐ型ウェル領域１０３が配置されている。
【００３８】
ｎ型ウェル領域１０２には、ｐチャネルトランジスタ１０５が形成されている。ｐチャネルトランジスタ１０５は、ｎ型ウェル領域１０２上に形成されたHigh-k（高誘電体）ゲート絶縁膜であるゲート絶縁膜１０９と、その上に形成されたＰＭＯＳ用のメタルゲート電極１１０と、メタルゲート電極１１０上に形成され、ホウ素等の不純物がイオン注入されたポリシリコン電極１１１とを備える。メタルゲート電極１１０の両側部分のｎ型ウェル領域１０２には、イオン注入により形成されたｐ型エクステンション層１０８と、更にその外側に形成されたｐ型拡散層１０７とが位置している。メタルゲート電極１１０及びポリシリコン電極１１１の側壁を覆うように、シリコン窒化膜によって形成されたオフセットスペーサ１００が形成され、更にその側面に、シリコン酸化膜及びシリコン窒化膜からなるサイドウォール１１２が形成されている。
【００３９】
また、ｐ型拡散層１０７及びｐ型エクステンション層１０８により形成されるソース・ドレイン領域上と、ポリシリコン電極１１１上とについては、ニッケルシリサイド（ＮｉＳｉ）又はニッケル白金シリサイド（ＮｉＰｔＳｉ）によりシリサイド化されている（図示は省略）。更に、前記ｐ型のソース・ドレイン領域には、ゲルマニウム（Ｇｅ）を１０％〜３０％含んだＳｉＧｅエピタキシャル層（図示省略）が形成されていても良い。
【００４０】
次に、ｐ型ウェル領域１０３には、ｎチャネルトランジスタ１０６が形成されている。これは、High-kゲート絶縁膜であるゲート絶縁膜１１５と、その上のＮＭＯＳ用のメタルゲート電極１１６と、メタルゲート電極１１６の両側部分のｐ型ウェル領域１０３に形成されたｎ型拡散層１１３及びｎ型エクステンション層１１４とを有する。更に、メタルゲート電極１１６上にリン等の不純物がイオン注入されたポリシリコン電極１１７が形成されている。メタルゲート電極１１６及びポリシリコン電極１１７の側壁を覆うように、シリコン窒化膜によって形成されたオフセットスペーサ１００が形成され、更にその側面に、シリコン酸化膜及びシリコン窒化膜からなるサイドウォール１１８が形成されている。
【００４１】
また、ｎ型拡散層１１３及びｎ型エクステンション層１１４により形成されたソース・ドレイン領域上と、ポリシリコン電極１１７上とは、ニッケルシリサイド（ＮｉＳｉ）又はニッケル白金シリサイド（ＮｉＰｔＳｉ）によりシリサイド化されている（図示は省略）。更に、前記ｎ型ソース・ドレイン領域には、炭素を１％〜３％含んだカーボンドープＳｉエピタキシャル層（図示省略）が形成されていても良い。
【００４２】
尚、ｐチャネルトランジスタ１０５におけるゲート絶縁膜１０９は、Ｈｆ、Ｓｉ及びＺｒを含む酸化膜により構成されたHigh-k膜中に、仕事関数を制御するためのＡｌ、Ｔａ等を含んでいる。また、ｎチャネルトランジスタのゲート絶縁膜１１５は、Ｈｆ、Ｓｉ及びＺｒを含む酸化膜により構成されたHigh-k膜中に、仕事関数を制御するためのＬａ、Ｍｇ等を含んでいる。
【００４３】
ここで、本実施形態の半導体装置１５０の特徴の一つとして、オフセットスペーサ１００と、メタルゲート電極１１０、１１６との界面における酸素濃度は、主成分レベルを意味するＳＩＭＳによる体積原子濃度として示すとき、１．０×１０20atoms/cm3 以下になっている。前述の通り、非特許文献１には、オフセットスペーサシリコン窒化膜の成膜温度、原料ガスに含まれる塩素量に関して記載がある。これに対し、本実施形態の場合、オフセットスペーサ１００とメタルゲート電極１１０、１１６との間の酸素量に注目している。特に、シリコン窒化膜を成膜するのと同じ炉内にて、High-kゲート絶縁膜を還元することなく、メタルゲート電極の側壁に発生した酸化膜のみを選択的に還元し、更に再窒化を行なうことが特徴の一つとなっている。
【００４４】
ここで、前記の界面における酸素濃度と、半導体装置の性能との関係について図２を参照して以下に説明する。次に、図２は、ゲート長に対するゲートリーク電流を示している。通常、次の式１（Ωの法則）に示すように、ゲートリーク電流（Ｉｇ）は、電圧（Ｖｇ）が一定の場合、ゲート長（Ｌｇ）に比例すると考えられる。
【００４５】
Ｉｇ＝Ｖｇ＊Ｌｇ  ……  式１
しかしながら、実際には、ゲート長Ｌｇが短くなるにつれて、リーク電流がオームの法則には従わず、式１から予想されるよりも大きく低下する傾向を示す。これは、メタルゲート電極の側壁が酸化されて絶縁膜となっており、ゲート長が短くなるにつれてそのような絶縁膜のゲート長に占める割合が増えているためと考えられる。
【００４６】
また、メタルゲート電極の側壁が酸化されると、負の固定電荷が生成されて駆動能力が低下することが知られている。これは、ＧＥＭ(Gate Edge Metamorphoses )と総称される現象である。これを防いで駆動能力を改善するためには、メタルゲート電極の側壁の酸化層を取り除くことが有効と考えられる。
【００４７】
尚、ここで想定しているメタルゲート電極は、High-kゲート絶縁膜・メタルゲート構造に用いられる金属材料からなるものである。具体的には、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｒｕ等の金属からなっていても良いし、これらの幾つかを含む合金からなっていても良い。また、前記金属又は合金の窒化膜、炭化窒化膜でも良い。更には、前記金属とシリコンとを含む窒化膜からなっていても良い。
【００４８】
次に、メタルゲート電極上にシリコン酸化膜を形成する方法と、メタルゲート電極の表面に生じる酸化膜との関係について、図３を参照して説明する。図３は、パターンが形成されていないシリコンウェハ上に膜厚１５ｎｍのチタン窒化膜を形成した後、シリコン窒化膜を形成した場合について、ゲート電極側壁の酸化量を見積もるための測定を行なった結果である。具体的には、以下の３通りの工程を用いた場合について、シリコン窒化膜とチタン窒化膜（メタルゲート電極に相当する）との界面における酸素の分布を調べたＳＩＭＳ（２次イオン質量分析法）の結果を示している。
【００４９】
まず、レジストを塗布し、プラズマアッシングによりレジストを除去した後、シリコン窒化膜を形成した場合について、○印（白抜きの丸印）により示している。
【００５０】
また、シリコン窒化膜を形成する前に、フッ酸系のポリマー洗浄液を用い、チタン窒化膜上に形成されたアッシング酸化膜及び自然酸化膜をエッチングして除去し、その後にシリコン窒化膜を形成した場合について、×印により示している。
【００５１】
また、シリコン窒化膜を形成する前に、上記と同様のポリマー洗浄を行なうと共に、シリコン窒化膜を成膜する炉内にてアンモニアラジカル処理を行ない、その後にシリコン窒化膜を形成した場合について、実線により示している。アンモニアラジカル処理は、アンモニアラジカルを例えば４０サイクル加え、チタン窒化膜上の酸化膜を還元すると共に再窒化する処理である。
【００５２】
ここで、図３の横軸は、スパッタリングレートから換算した膜厚であり、横軸左側がＳｉＮ膜上部側、横軸右側がシリコン基板側である。また、縦軸は単位体積あたりの酸素原子の個数（atoms/cm3 ）を示す。
【００５３】
尚、ＳＩＭＳの測定方法としては、Ｃｓ+ の一次イオン種を用い、酸素の検出には１８酸素を用いた。加速エネルギーは５００ｅＶとした。
【００５４】
図３の酸化層に示すように、シリコン窒化膜とチタン窒化膜との間に、アッシング酸化膜又は自然酸化膜に起因する酸素プロファイルが見られるが、酸素濃度はそれぞれ違っている。
【００５５】
アッシング酸化した状態においてシリコン窒化膜を形成した場合（図３の○）には、シリコン窒化膜とチタン窒化膜とに形成された酸化層から、シリコン窒化膜側に酸素が拡散している。このため、シリコン窒化膜内における酸素濃度が４×１０20atoms/cm3 程度存在する。
【００５６】
これに対し、ポリマー洗浄のみを追加した場合（図３の×）には、シリコン窒化膜中の酸素濃度が２×１０20atoms/cm3 程度にまで減少する。
【００５７】
更に、ポリマー洗浄に加えてアンモニアラジカル処理も追加した場合（図３の実線）、シリコン窒化膜とチタン窒化膜との界面における酸素濃度が低下し、シリコン窒化膜中の酸素濃度についても１×１０20atoms/cm3 程度にまで低減される。
【００５８】
このように、アンモニアラジカルによる処理の後にオフセットスペーサとなるシリコン窒化膜を形成することにより、メタルゲート電極側壁に形成された酸化膜を効果的に除去することができる。メタルゲート電極がシリコン窒化膜によって覆われるので、この後に大気曝露したとしても、メタルゲート電極の側壁が再酸化されることはない。
【００５９】
次に、メタルゲート電極とシリコン酸化膜との界面における酸素濃度を低下させることができる前記のアンモニアラジカル処理及びシリコン窒化膜の形成について、図４（ａ）及び（ｂ）を参照して更に説明する。
【００６０】
図４（ａ）は、シリコン窒化膜を形成する前に、同じ炉内においてアンモニアラジカルによる選択還元処理を行なうＡＬＤシーケンスを簡略に示している。
【００６１】
初めに、シリコンウェハ上に形成されたメタルゲート電極側壁について、そこに付着している酸素を還元により除去すると共に、再窒化する。このためには、アンモニアラジカルと、不活性ガス（この例では窒素）とを交互に供給する。
【００６２】
アンモニアラジカルによる処理について、炉内温度は４００℃以上で且つ８００℃以下であること、炉内圧力は１３３Ｐａ（１Torr）であることが望ましい（炉内温度については、４００℃以上で且つ６００℃以下であることが更に望ましい）。アンモニアラジカルを流す時間は炉内の容積に関係する。例えば、４００リットル程度の容積を有する縦型バッチ装置の場合、１秒〜１００秒程度必要である。別の例として、炉内の容積が小さい枚葉式装置の場合には、数msec（ミリ秒）の曝露でも還元を行なうことが可能である。
【００６３】
還元ガスは、アンモニアラジカルに代表される水素化合物である。ガス中の水素が、メタルゲート電極に付着している酸素と熱反応し、水として酸素原子を脱離させる。このようにして脱離した水を除去するために、不活性ガスを用いてパージを行なう。不活性ガスとしては、Ａｒに代表される希ガス又はＮ2 が望ましい。アンモニアを流していたガスラインを不活性ガスに切り替え、炉内、ガスインジェクション部をパージすることが望ましく、例えば、２slm （１気圧、０℃の標準状態におけるリットル毎分）のＮ２  ガスを１秒〜１０秒程度流すことが望ましい。
【００６４】
以上のようなアンモニアラジカルによる曝露と不活性ガスによる曝露とを所定回数（図４（ａ）の場合は３回であるが、これには限らない）繰り返し、メタルゲート電極側壁における酸素量を所望量にする。
【００６５】
この後、シリコンウェハを大気曝露することなく、同じ炉内にシリコンソースを導入し、シリコン窒化膜を形成する。シリコンソースとしては、ジクロルシラン（ＤＣＳ）、モノシラン、ヘキサクロロシラン等が適している。図４（ａ）では、ジクロルシランを用い、炉内圧力を６６５Ｐａ（５Torr）として１slm 流している。ジクロルシランを０．５秒曝露した後、不活性ガスにより１秒パージし、更にアンモニアラジカルを２０秒流し、不活性ガスを５秒流す。これを一つのサイクルとして、所望の膜厚のシリコン窒化膜が形成されるまで必要な回数繰り返す。
【００６６】
以上のようにして、メタルゲート電極の表面にシリコン酸化膜を形成すると共に、これらの界面における酸素濃度を低く抑えることができる。
【００６７】
次に、アンモニアラジカルの発生方法について、一例を図４（ｂ）に示す。図４（ｂ）に示す方法では、アンモニアを供給する配管１４１内にニッケルからなる一対の平板電極１４２を配置し、これら２枚の平板電極１４２間に高周波（ＲＦ）を印加する。この際、例えば、アンモニアの流量を２slm とし、放電用電極である平板電極１４２には電力４００Ｗの高周波電圧を印加する。これにより、平板電極１４２間を流れるアンモニアをラジカル化し、配管１４１に設けられた約１ｍｍ径の孔１４３からシリコンウェハ側に供給する。
【００６８】
また、別の方法としては、触媒と紫外光とを用いてアンモニアラジカルを発生させることもできる。この方法を用いる場合、アンモニア供給配管に、金属触媒として白金族、第４族元素の酸化物、二酸化チタン等により構成された金属板を設置する。また、該金属板に紫外光を照射できるように、アンモニア供給配管の少なくとも一部について、光を透過できるようにガラス等によって構成する。このような構成において、アンモニア供給配管にアンモニアガスを供給しながら配管内又は配管外から金属板に紫外光を照射することにより、金属触媒反応によってアンモニアをラジカル化することができる。
【００６９】
次に、図５（ａ）に、アンモニアラジカルがチタン酸化膜に吸着したときの反応過程を示している。尚、元素記号の書かれていない小円は水素を表している。は本実施形態におけるチタン酸化膜は、メタルゲート電極側壁に形成された膜厚１ｎｍ程度の薄い自然酸化膜又はアッシング酸化膜であり、チタンと酸素との結合力はそれほど強くない。特に、ＣＶＤ法等により意図的に形成した結晶性のチタン酸化膜に比べて結合力は弱い。
【００７０】
炉内を例えば５５０℃に保った状態にてアンモニアをラジカル化すると、不対電子を持ったアンモニアラジカル（ＮＨ2 ・又はＮＨ3 ・）が生成され、Ｔｉ−Ｏ表面に吸着される。このとき、自然酸化等により形成された結合力の弱いＴｉ−Ｏについては、酸素がアンモニアラジカルの水素と反応して水として脱離する。水素に酸素を奪われたアンモニアの窒素は、チタンの結合手と結合し、チタン酸化膜を形成する。
【００７１】
脱離した水は、再吸着・再酸化する可能性があるため、排気することが好ましい。そこで、不活性ガスによる排気を行なっている。
【００７２】
ここで、メタルゲート電極と同様に、その下に形成されているHigh-kゲート絶縁膜の側壁に対居ても、アンモニアラジカルによって曝露される。この際にアンモニアラジカルとHigh-kゲート絶縁膜とが反応するのを避けるため、High-kゲート絶縁膜がアンモニアラジカルよりも高いエネルギーを持った状態にしておくことが好ましい。つまり、High-kゲート絶縁膜を形成した後、アンモニアラジカルによる処理及びシリコン酸化膜の形成を行なう前に、プラズマ窒化及び７００℃〜１１００℃（例えば１０００℃）程度の熱処理を行なっておくことが好ましい。
【００７３】
尚、メタルゲート電極側壁の酸化層について、プラズマ窒化によって還元・再窒化することについても発明者らは検討を行なった。しかしながら、以下のように、アンモニアラジカルを用いた処理がより望ましいことを見出している。
【００７４】
プラズマ窒化の場合、図５（ｂ）に示すように、窒素をイオン状態（Ｎ- 、Ｎ2-、Ｎ3-）にすると共に電界を掛けてウェハに物理的に衝突させた後、熱処理等によって窒素と対象物を結合させる。この結果、High-kゲート絶縁膜にダメージを与えるおそれがある。また、シリコン基板が窒化され、後の工程にて洗浄等によりソース・ドレイン領域のＳｉが削れてしまうこともある。このようなことから、プラズマ窒化を用いるとトランジスタ特性の劣化に繋がるため、アンモニアラジカルによる処理を行なう方が好ましい。
【００７５】
次に、図６は、前記アンモニアラジカルによる処理を行なった場合の膜中にける酸素濃度について、ＥＰＭＡ（Electron Probe Micro Analysis ）を用いて測定した結果を示す。例として、シリコンウェハ上にＡＬＤ−ＴｉＮ膜（ＡＬＤ法によるＴｉＮ膜）及びＨｆＳｉＯＮ膜を形成した後、アンモニアラジカルを４、４０又は１００サイクル曝露し、更にシリコン窒化膜を２ｎｍ形成した場合について示している。
【００７６】
図６に示す通り、ＨｆＳｉＯＮ膜中の酸素濃度（白抜きの三角△にて表示）は処理のサイクルを繰り返しても有意には変化しない。これに対し、ＴｉＮ膜における酸素濃度（白抜きの四角◇にて表示）は、アンモニアラジカル処理のサイクル数を増やすに従って減少している。具体的に、アンモニアラジカル処理を行なわない場合には酸素濃度が１×１０16atoms/cm2 程度であるのに対し、アンモニアラジカル処理を１００サイクル行なった場合、４．５×１０15atoms/cm2 程度まで低減（半減）することが可能である。
【００７７】
このように、ＨｆＳｉＯＮ中の酸素量を低下させることなく、ＴｉＮ上の酸素量のみ低減させることができる。つまり、ゲート絶縁膜を還元することなく、メタルゲート電極のみを選択的に還元することができる。
【００７８】
尚、少ないサイクル数で酸素量を減少させるためには、アンモニアの流量を増やすこと又は高周波のパワーを増大することによりチタン酸化膜との反応を促進させることが考えられる。更に、生成する水を効率良く排気するために、不活性ガスの流量を増やすこと又は排気時間を長くすることも有効と考えられる。
【００７９】
次に、本実施形態の実施例と比較例とについて、ゲート長とゲートリーク電流との関係を図７（ａ）に示す。実施例は、メタルゲート電極に対してアンモニアラジカル処理を４０サイクル行なった後に、既に説明したのと同様ようにin-situ にてシリコン窒化膜を形成した場合である。これに対し、比較例は、メタルゲート電極に対してシリコン窒化膜の形成だけを行なった場合である。
【００８０】
比較例では、ゲート長が１μｍ以下になるとリーク電流がオームの法則から外れる。これに対し、実施例の場合、ゲート長が３０ｎｍ程度になるまでは線形性を保っており、メタルゲート電極側壁におけるチタン酸化膜の影響を抑制していることが分かる。
【００８１】
また、図７（ｂ）は、前記実施例及び比較例の半導体装置について駆動電流を示す図であり、横軸にトランジスタのオン電流、縦軸にオフ電流を取っている。図７（ｂ）に示す通り、比較例に比べて実施例のオン電流が向上している。例えば、オフ電流が１０ｎＡ／μｍ（１００００ｐＡ／μｍ）のとき、実施例のオン電流は比較例に比べて１１％程度向上している。
【００８２】
尚、図３に示すＳＩＭＳ分析を行なうためには、２次イオン強度を向上させるために、最小でも１×１ｍｍ程度のスポットが必要になる。しかしながら、ゲート長５０ｎｍ以下、メタルゲート電極の厚さが５〜２０ｎｍ程度であるため、トランジスタのメタルゲート電極側壁の評価にＳＩＭＳ分析を用いるのは難しい。
【００８３】
これに対し、近年、３次元アトムプローブ解析法を用いて容易にトランジスタ構造中の偏析元素を観察することが可能になった。これは、ＦＩＢ（Focus Ion Beam）等により針状に加工した資料の先端部の原子をレーザーによってイオン化し、ＴＯＦ（Time of Flight）型の検出器にて検出することにより、原子の３次元の分布を可視化する解析手法である。
【００８４】
３次元アトムプローブ解析法によると、原子レベルの３次元マッピングが可能であり、深さ分解能、空間分解能は共に原理的には数Å（数十ｎｍ）程度ある。このため、メタルゲート電極の側壁のような、微小な部分の解析も可能である。
【００８５】
また、メタルゲート電極側壁における酸素については、ＥＥＬＳ（Electron Energy Loss Spectroscopy）を利用してＴＥＭによって観察することも可能である。この方法によると、酸素を含む部分が白く映る。前記比較例の場合、メタルゲート電極を構成するＴｉＮが酸化されていること、ポリシリコン電極の側壁も酸化されてシリコン酸化膜が形成されていることが分かる。これに対し、本実施形態の前記実施例の場合、メタルゲート電極側壁及びポリシリコン電極側壁の酸素が除去できていることを観測できる。
【００８６】
以上のように、本願発明者らは、メタルゲート電極側壁の酸化膜について物性を詳細に調べ、アンモニアラジカルによる選択還元・再窒化を発案且つ実現した。その結果、トランジスタの駆動能力を向上（ＧＥＭによるトランジスタの駆動能力低下を抑制）させた。
【００８７】
次に、図１に示す半導体装置１５０の製造方法について、その各工程を模式的に示す断面図である図８（ａ）〜（ｆ）を参照して説明する。
【００８８】
まず、図８（ａ）に示すように、シリコン基板１０１上に、ＳＴＩ状のシリコン酸化膜からなる素子分離層１０４によって絶縁分離されたｎ型ウェル領域１０２及びｐ型ウェル領域１０３を形成する。更に、ｎ型ウェル領域１０２及びｐ型ウェル領域１０３上にわたって、ゲート絶縁膜１０９と、メタルゲート電極１１０に加工するための金属含有膜１１０ａを順次積層する。
【００８９】
ここで、ゲート絶縁膜１０９は、例えば、水蒸気雰囲気、一酸化窒素雰囲気等によりシリコン基板１０１を酸化した厚さ１．０ｎｍ程度のシリコン酸化膜上に、High-k材料からなる膜が積層されたHigh-kゲート絶縁膜として形成する。High-k材料としては、例えば、Ｈｆ、Ｚｒ等の４族元素を主成分とした酸化物であってもよい。また、シリケートと称されるＨｆ、Ｚｒ等とＳｉとの酸化物であってもよい。また、アルミネートと称されるＨｆ、Ｚｒ等とＡｌの酸化物であっても良い。更には、以上の材料に、プラズマ窒化、アンモニア窒化等により窒素添加した酸窒化物であっても良い。
【００９０】
High-kゲート絶縁膜の形成には、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、ＡＬＤ（Atomic Layer Deposition）法、ＰＶＤ（Physical Vapor Deposition）法等を用いることができる。また、窒化処理を加えた場合には、１０００℃以上の熱処理を加え、後工程での熱処理による窒素の外方拡散を防ぐのが良い。
【００９１】
尚、ｎチャネル及びｐチャネルのHigh-kゲート絶縁膜中には、閾値電圧を制御するために、それぞれ異なったHigh-k材料を混ぜることが好ましい。例えば、ｎチャネル側にＬａＯ、ＭｇＯ等を、ｐチャネル側にＡｌＯ、ＴａＯ等を混ぜることが好ましい。
【００９２】
金属含有膜１１０ａは、例えば、Ｔｉ、Ｗ、Ｔａ、Ｒｕ、Ａｌ等の金属元素を主成分とした合金、前記合金の窒化物又はＳｉを更に含む前記合金の窒化物を材料として、ＭＯＣＶＤ法、ＡＬＤ法、ＰＶＤ法等により形成する。
【００９３】
次に、図８（ｂ）の工程を行なう。まず、金属含有膜１１０ａの表面について、過酸化水素水により洗浄する。これは、金属含有膜１１０ａ上に形成された自然酸化膜と、ゲート絶縁膜１０９上にメタルゲート電極１１０を配置しない構造の領域を得るために行なわれたレジスト塗布・除去により変質した金属層とを除去するためである。その後、金属含有膜１１０ａ上に、ポリシリコン電極１１１に加工するためのポリシリコン膜１１１ａを膜厚１００ｎｍに形成する。金属含有膜１１０ａとポリシリコン膜１１１ａとの界面に酸化層が存在すると界面抵抗が上昇するため、前記の過酸化水素水による洗浄を行なった方が良い。
【００９４】
ポリシリコン膜１１１ａを得るためには、シラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2Ｈ6）を用いて５００℃以上で且つ５５０℃以下の温度範囲にてアモルファスシリコン膜を形成した後、熱処理を加えてポリシリコン化する方法がある。また、６００℃以上で且つ６３０℃以下の温度範囲にてポリシリコンを形成する方法もある。また、ポリシリコンに代えて、シリコンゲルマニウムからなる電極を形成しても良い。このためには、例えば、シランに加えてゲルマン（ＧｅＨ4 ）を材料に用いる。
【００９５】
次に、図８（ｃ）に示す工程を行なう。まず、フォトリソグラフィ技術及びエッチング技術を用い、ゲート電極レジストパターン（図示省略）を形成する。続いて、ハロゲン系のエッチングガスを用い、ポリシリコン膜１１１ａ及び金属含有膜１１０ａについて異方性エッチングを行ない、ゲート電極を形成する。つまり、ｎ型ウェル領域１０２上にはメタルゲート電極１１０及びその上のポリシリコン電極１１１を形成すると共に、ｐ型ウェル領域１０３上にはメタルゲート電極１１６及びその上のポリシリコン電極１１７を形成する。この際、シリコン基板１０１まで過度にエッチングしてしまわないように、High-kゲート絶縁膜であるゲート絶縁膜１０９と、シリコン基板１０１とについてエッチング選択比を確保し、エッチングがゲート絶縁膜１０９において止まるようにする。尚、ゲート絶縁膜１０９については、窒化した後に１０００℃以上の熱処理が行なわれていると、エッチング選択比を確保しやすくなる。
【００９６】
次に、酸素プラズマによるアッシングを行なってレジストを除去した後、フッ素系洗浄剤によりメタルゲート電極１１０のエッチングの際に残ったポリマーと、メタルゲート電極１１０の下以外の不要な部分に残っているゲート絶縁膜１０９とを除去する。この際、メタルゲート電極１１０の側壁の酸化層についても多少エッチングされるので、過度にエッチングしてメタルゲート電極１１０の側壁がくびれないように注意する。
【００９７】
続いて、図８（ｄ）に示すように、オフセットスペーサ１００に加工するためのシリコン窒化膜１００ａを形成する。シリコン窒化膜１００ａは必ず大気曝露されるため、メタルゲート電極１１０の側壁には必ず自然酸化膜が形成されることになる。該自然酸化膜がＧＥＭを引き起こし、駆動力を低下させる原因となる。
【００９８】
そこで、シリコン窒化膜１００ａを形成する前に、メタルゲート電極１１０表面の自然酸化膜に対してアンモニアラジカルによる還元と再窒化を行なう。具体的には、成膜に用いる炉にウェハを挿入し、炉内を真空状態に引いた後、アンモニアラジカルの曝露と不活性ガスの曝露とを交互に繰り返す。これにより、メタルゲート電極１１０の表面に付着しているアッシング酸化膜の残膜及び自然酸化膜を除去した後、大気曝露によって再酸化されるのを防ぐために同一の炉内においてin-situ にてシリコン窒化膜１００ａを膜厚５〜１０ｎｍ程度に形成する。この工程について、より詳しくは、図４（ａ）及び（ｂ）等を参照して既に説明した通りである。
【００９９】
次に、図８（ｅ）の工程を行なう。まず、ハロゲン系のガスを用いてシリコン窒化膜１００ａを異方性ドライエッチングすることにより、ゲート電極側壁にオフセットスペーサ１００として残すと共に他の箇所については除去する。
【０１００】
続いて、ｎ型ウェル領域１０２をレジスト（図示省略）にて保護し、ｐ型ウェル領域１０３にｎ型不純物であるリン、砒素、アンチモン等をイオン注入する。この後、ｎ型ウェル領域１０２上のレジストを除去する。続いて、ｐ型ウェル領域１０３をレジスト（図示省略）にて保護し、ｎ型ウェル領域１０２にｐ型不純物であるボロン、インジウム等をイオン注入する。その後、ｐ型ウェル領域１０３上のレジストの除去と、例えば１０００℃以上の熱処理によるイオン種の活性化を行なう。これにより、ｐ型エクステンション層１０８及びｎ型エクステンション層１１４が形成される。
【０１０１】
次に、図８（ｆ）の工程を行なう。ここでは、シリコン酸化膜を膜厚５ｎｍ〜１０ｎｍに形成した後、連続してシリコン窒化膜を膜厚１０ｎｍ〜３０ｎｍに積層形成し、異方性ドライエッチングを行なう。これにより、オフセットスペーサ１００を介してゲート電極（メタルゲート電極１１０及びポリシリコン電極１１１と、メタルゲート電極１１６及びポリシリコン電極１１７）の側壁に、サイドウォール１１２及び１１８を形成する。尚、ここではシリコン窒化膜とシリコン窒化膜との２層からなるサイドウォールとしたが、この構造は必須ではなく、一層のシリコン窒化膜、一層のシリコン酸化膜等からなっていてもよい。
【０１０２】
続いて、ｎ型ウェル領域１０２をレジスト（図示省略）にて保護し、ｐ型ウェル領域１０３にｎ型不純物であるリン、砒素、アンチモン等をイオン注入してｎ型拡散層１１３を形成する。この後、ｎ型ウェル領域１０２上のレジストを除去する。続いて、ｐ型ウェル領域１０３をレジスト（図示省略）にて保護し、ｎ型ウェル領域１０２にｐ型不純物であるボロン、インジウム等をイオン注入してｐ型拡散層１０７を形成する。その後、例えば９００℃〜１０５０℃の熱処理を行ない、ｎ型拡散層１１３及びｐ型拡散層１０７のイオン種の活性化してソース・ドレイン領域を形成する。
【０１０３】
この後、ソース・ドレイン領域上部とポリシリコン電極１１１及び１１７上部とについて、Ｎｉ、Ｐｔによるシリサイド化を行なう。また、コンタクトホールエッチングストッパーとなるシリコン窒化膜（図示せず）と、層間絶縁膜（図示せず）となるシリコン酸化膜とを形成し、平坦化処理等の通常の工程を経て、半導体装置１５０が形成される。
【産業上の利用可能性】
【０１０４】
本発明の半導体装置及びその製造方法によると、メタルゲート電極側壁における酸素濃度を抑制することにより半導体装置の駆動能力を向上させることができ、半導体集積回路を用いる種々の電子機器にも有用である。
【符号の説明】
【０１０５】
１００      オフセットスペーサ
１００ａ    シリコン窒化膜
１０１      シリコン基板
１０２      ｎ型ウェル領域
１０３      ｐ型ウェル領域
１０４      素子分離層
１０５      ｐチャネルトランジスタ
１０６      ｎチャネルトランジスタ
１０７      ｐ型拡散層
１０８      ｐ型エクステンション層
１０９      ゲート絶縁膜
１１０      メタルゲート電極
１１０ａ    金属含有膜
１１１      ポリシリコン電極
１１１ａ    ポリシリコン膜
１１２      サイドウォール
１１３      ｎ型拡散層
１１４      ｎ型エクステンション層
１１５      ゲート絶縁膜
１１６      メタルゲート電極
１１７      ポリシリコン電極
１１８      サイドウォール
１４１      配管
１４２      平板電極
１４３      孔
１５０      半導体装置
【図１】
2011054878.tif 000003
【図２】
2011054878.tif 000004
【図３】
2011054878.tif 000005
【図４】
2011054878.tif 000006
【図５】
2011054878.tif 000007
【図６】
2011054878.tif 000008
【図７】
2011054878.tif 000009
【図８】
2011054878.tif 000010