(57)【要約】 【課題】抵抗メモリ素子の抵抗測定方法及び抵抗測定システムを提供すること。【解決手段】抵抗メモリ素子の抵抗測定方法及び抵抗測定システムにおいて、前記抵抗メモリ素子の抵抗測定のために、まず、データ書き込みパルスを印加した後、抵抗読み取りパルスを印加する。前記抵抗読み取りパルスを印加した時のパルス波形から前記抵抗メモリ素子のセルを通して、降下する微少電圧と、これを使い、抵抗メモリ素子の抵抗を測定する。前記方法によると、抵抗メモリ素子のセルにデータを記録した直後の抵抗メモリ素子の抵抗を正確に測定することができる。【選択図】図１
2011054268.tif 000002
【特許請求の範囲】
【請求項１】
抵抗メモリ素子のセルにデータ書き込みパルスを印加する段階と、
前記データ書き込みパルスから一定遅延時間後に前記抵抗メモリ素子のセルに抵抗読み取りパルスを印加する段階と、
前記抵抗読み取りパルスを印加した時のパルス波形から前記抵抗メモリ素子のセルを通して降下する微少電圧を測定する段階と、
前記微少電圧及びパルス波形が出力されるオシロスコープの内部抵抗から前記抵抗メモリ素子のセルを通して流れる全体の電流を測定する段階と、  
前記全体電流及び抵抗読み取りパルスの電圧を利用し、抵抗メモリ素子の抵抗を測定する段階と、を含むことを特徴とする抵抗メモリ素子の抵抗測定方法。
【請求項２】
前記抵抗メモリ素子は相転移メモリ素子、自己メモリ素子を含むことを特徴とする請求項１に記載の抵抗メモリ素子の抵抗測定方法。
【請求項３】
前記データ書き込みパルスと抵抗読み取りパルスとの間の時間間隔である遅延時間を調節することによって、前記抵抗メモリ素子のセルにデータを記録した後の各時間別に抵抗を測定することを特徴とする請求項１に記載の抵抗メモリ素子の抵抗測定方法。
【請求項４】
前記抵抗メモリ素子のセルにデータを記録した後の特定時間での抵抗を測定するために、前記データ書き込みパルスのパルス下降区間から前記抵抗読み取りパルスの安定化区間までの時間を前記特定時間に設定することを特徴とする請求項３に記載の抵抗メモリ素子の抵抗測定方法。
【請求項５】
前記データ書き込みパルスのパルス下降区間から前記抵抗読み取りパルスの安定化区間までの時間は１０ｎｓ〜１ｓｅｃであることを特徴とする請求項４に記載の抵抗メモリ素子の抵抗測定方法。
【請求項６】
前記抵抗読み取りパルスの安定化区間は前記抵抗読み取りパルス周期の１／２以降の区間に設定することを特徴とする請求項４に記載の抵抗メモリ素子の抵抗測定方法。
【請求項７】
前記データ書き込みパルスの印加及び前記抵抗読み取りパルスの印加をすることは、１つのパルス発生器に含まれたそれぞれのチャンネルから前記データ書き込みパルス及び前記抵抗読み取りパルスを発生させ印加することと、２つのパルス発生器からそれぞれの前記データ書き込みパルス及び前記抵抗読み取りパルスを発生させ印加することと、１つのパルス発生器の１つのチャンネルから前記データ書き込みパルス及び前記抵抗読み取りパルスを統合した任意形態のパルスを発生させ印加することの中の、１つの方法で遂行することを特徴とする請求項１に記載の抵抗メモリ素子の抵抗測定方法。
【請求項８】
微少電圧測定時のノイズを減少させるために、
前記データ書き込みパルス及び抵抗読み取りパルスを繰り返し印加する段階と、
前記繰り返し印加された抵抗読み取りパルス区間で前記抵抗メモリ素子のセルから出力されるそれぞれのパルス波形を平均し平均パルス波形を出力する段階と、
前記平均パルス波形をスムージング処理する段階と、
前記スムージング処理された平均パルス波形から微少電圧を測定する段階と、を含むことを特徴とする請求項１に記載の抵抗メモリ素子の抵抗測定方法。
【請求項９】
前記微少電圧を測定する段階は、
前記スムージング処理された平均パルス波形を所定の間隔でスキャンし各時点で微少電圧を測定し、前記各時点で測定された測定値を平均し微少電圧を測定する段階を含むことを特徴とする請求項８に記載の抵抗メモリ素子の抵抗測定方法。
【請求項１０】
データ書き込みパルス及び抵抗読み取りパルスをそれぞれ遅延時間を置いて抵抗メモリ素子に印加するパルス発生器と、
前記パルス発生器の出力部と前記抵抗メモリ素子を接続させるための接続部材と、
前記抵抗メモリ素子と接続し、前記抵抗メモリ素子から出力されるパルスの波形を分析するオシロスコープと、
前記オシロスコープに出力されるパルス波形及びオシロスコープの内部抵抗を利用し抵抗メモリ素子の抵抗を測定するデータ処理部材を含むことを特徴とする抵抗メモリ素子の抵抗測定システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗メモリ素子の抵抗測定方法及び抵抗測定システムに係り、より詳しくは、抵抗メモリ素子セルにデータを記録した直後に前記抵抗メモリ素子の正確な抵抗を測定する方法及び前記測定方法を遂行するに適する抵抗システムに関するものである。
【背景技術】
【０００２】
メモリ素子の中で抵抗メモリ素子は抵抗の変化を利用して、セルにデータを記録する。つまり、前記抵抗メモリ素子の各セルは記録されているデータ別に互い異なる抵抗値を有する。そのため、前記セルに記録されているデータによる各セルの抵抗を測定するために、抵抗メモリ素子のセルにデータを記録した後、直流電圧を印加し、前記セルの抵抗を測定する。しかし、前記方式で抵抗を測定する場合、抵抗を測定するのに少なくとも０．１秒かかり、正確な測定のために一般的に１秒以上の長い時間がかかる。そのため、前記抵抗メモリ素子のセルにデータを記録した後、１秒以内にはセルの抵抗を正確に測定することが難しい。
【０００３】
特に、抵抗メモリ素子の中で相転移メモリ素子の場合は、リセット状態にデータを記録した後、時間が過ぎるほど抵抗が上昇しながら、安定する特性を有するため、データを記録した直後には所望の水準ほど十分に高い抵抗を有さないこともある。そのため、前記抵抗メモリ素子のセルにデータを記録した直後にセルの抵抗を正確に測定することが要求される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国特許登録０６７４９７２号明細書
【特許文献２】韓国特許出願公開２００５−０１１８３３２号明細書
【特許文献３】特開２００６−１５５７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、抵抗メモリ素子でデータを記録した直後に、遅延時間により抵抗を測定する方法を提供することにある。
【０００６】
本発明の他の目的は前記抵抗測定方法に適する抵抗測定システムを提供することにある。
【課題を解決するための手段】
【０００７】
前記の目的を達成するための本発明の一実施形態に係る抵抗測定方法として、抵抗メモリ素子のセルにデータ書き込みパルスを印加する。前記データ書き込みパルスを印加してから一定の遅延時間後に前記抵抗メモリ素子のセルに抵抗読み取りパルスを印加する。前記抵抗読み取りパルスを印加した時、前記抵抗メモリ素子のセルから出力されるパルス波形から読み取り電圧を測定する。前記読み取り電圧及びパルス波形が出力されるオシロスコープの内部抵抗から前記抵抗メモリ素子のセルを通して流れる全体の電流を測定する。次に、前記全体の電流及び抵抗読み取りパルスの電圧を利用して、抵抗メモリ素子の抵抗を測定する。
【０００８】
本発明の一実施形態において、前記抵抗メモリ素子は相転移メモリ素子、自己メモリ素子、酸化物メモリ素子などを含むことができる。
【０００９】
本発明の一実施形態において、前記データ書き込みパルスと抵抗読み取りパルスとの間の時間間隔である遅延時間「ｄｅｌａｙ  ｔｉｍｅ」を調節することによって、前記抵抗メモリ素子のセルにデータを記録した後の各時間別に抵抗を測定する。
【００１０】
前記抵抗メモリ素子のセルにデータを記録した後の特定時間においての抵抗を測定するために、前記データ書き込みパルスのパルス下降区間から前記抵抗読み取りパルスの安定化区間までの時間を前記特定時間に設定する。
【００１１】
前記データ書き込みパルスのパルス下降区間から前記抵抗読み取りパルスの安定化区間までの時間は１０ｎｓ〜１ｓｅｃの範囲に設定する。
【００１２】
前記抵抗読み取りパルスの安定化区間は前記抵抗読み取りパルス周期の１／２以降の区間に設定する。
【００１３】
本発明の一実施形態において、前記データ書き込みパルスの印加及び前記抵抗読み取りパルスの印加をすることは、ひとつのパルス発生器に含まれているそれぞれのチャンネルから前記データ書き込みパルス及び前記抵抗読み取りパルスを発生させて印加することができる。他の例として、２つのパルス発生器からそれぞれの前記データ書き込みパルス及び前記抵抗読み取りパルスを発生させて印加することができる。また、他の例として、１つのパルス発生器の１つのチャンネルから前記データ書き込みパルス及び前記抵抗読み取りパルスを統合した任意のパルス形態を発生させて印加することもできる。
【００１４】
本発明の一実施形態で、前記読み取り電圧測定時のノイズを減少させるために、前記データ書き込みパルス及び前記抵抗読み取りパルスを繰り返し印加する。また、前記繰り返し印加された抵抗読み取りパルス区間で前記抵抗メモリ素子のセルから出力されるそれぞれのパルス波形を平均して平均パルス波形を出力する。前記平均パルス波形をスムージング処理する。次に、前記スムージング処理されたパルス波形から読み取り電圧を測定する。
【００１５】
前記読み取り電圧を測定するために、前記スムージング処理されたパルス波形を所定間隔でスキャンし、各時点で読み取り電圧を測定して、前記各時点で測定された測定値を平均して読み取り電圧を測定する。
【００１６】
前記目的を達成するための本発明の一実施形態に係わる抵抗測定システムは、データ書き込みパルス及び抵抗読み取りパルスをそれぞれ遅延時間を置いて、抵抗メモリ素子に印加するパルス発生器を含む。前記パルス発生器の出力部と前記抵抗メモリ素子を接続させるための接続部材が具備される。前記抵抗メモリ素子と接続し、前記抵抗メモリ素子から出力されるパルスの波形を分析するオシロスコープが具備される。前記オシロスコープに出力されるパルス波形及びオシロスコープの内部抵抗を利用して、抵抗メモリ素子の抵抗を測定するデータ処理部材を含む。
【発明の効果】
【００１７】
上記の通り、本発明に係る抵抗測定方法を利用すれば、抵抗メモリ素子のセルにデータを記録した後、１０ｎｓ〜１ｓｅｃ以降の望む特定時間にセルの抵抗を正確に測定することができる。そのため、前記抵抗メモリ素子の動作特性及び信頼性を正確に知ることができる。また、抵抗メモリ素子の抵抗特性を正確に知ることができるため、前記抵抗メモリ素子の読みセンシングマージン及びデータ判定電圧を正確に設定することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る抵抗測定システムを示す。
【図２】本発明の他の実施形態に係る抵抗測定システムを示す。
【図３】本発明のまた他の実施形態に係る抵抗測定システムを示す。
【図４】相転移メモリ素子を示すブロック図である。
【図５】データの記録及び時間遅延による相転移メモリ素子の抵抗を概略的に示す図面である。
【図６】相転移メモリ素子に含まれる相転移物質がアモルファス状態の時、時間の経過による抵抗を示す。
【図７】本発明の第１実施形態に係る抵抗測定方法を示すフローチャートである。
【図８】本実施形態でデータ書き込みパルス及び抵抗読み取りパルスのタイミング図である。
【図９】本実施形態の抵抗測定設計（ｓｃｈｅｍｅ）の等価回路図である。
【図１０】本発明の第２実施形態に係る抵抗測定方法を示すフローチャートである。
【図１１】スムージング処理された平均パルス波形を示す図である。
【図１２】データを記録した後遅延時間による相転移メモリセルのセット抵抗分布とリセット抵抗分布を示す。
【図１３】相転移メモリ素子にデータを記録した後、遅延時間別に抵抗を測定した値である。
【図１４】それぞれ異なるリセット電流を有する相転移メモリ素子からそれぞれ抵抗を測定した値である。
【発明を実施するための形態】
【００１９】
次に、本発明の抵抗測定方法と抵抗測定システムを実施するための形態の具体例を図面を参照しながら説明する。
図１は、本発明の一実施形態に係る抵抗測定システムを示す。
【００２０】
図１を参照すれば、前記抵抗測定システム１００ａは、パルス発生器１０２、オシロスコープ１０６、接続部材１０４、及びデータ処理部材１０８を含む。
【００２１】
抵抗測定対象の抵抗メモリ素子Ｄは、半導体基板に形成されていて、前記半導体基板はステージ上に位置する。前記抵抗メモリ素子Ｄは時間に関わる抵抗特性変化を有する抵抗メモリ素子である。具体的に、相転移素子、自己メモリ素子、酸化物メモリ素子を含むことができる。一般的に、前記抵抗メモリ素子Ｄの各セル及びフェリー回路に含まれた単位素子と同一な構成を持ち、各セル及び回路の電気的特性をテストするために製作されたＴＥＧ（ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）で抵抗が測定される。
【００２２】
前記接続部材１０４は、前記抵抗メモリ素子Ｄの各端子とパルス発生器１０２及びオシロスコープ１０６を接続するためのものである。前記接続部材１０４は前記抵抗メモリ素子と直接的に接触するプローブを含む。
【００２３】
前記パルス発生器１０２は、パルス信号、たとえば、パルス電圧またはパルス電流を生成する装置である。前記パルス発生器１０２を利用し、使用者が望む周期でパルス電圧またはパルス電流を前記抵抗メモリ素子に印加する。前記パルス発生器１０２はそれぞれ異なる二つのパルスが一定遅延時間を有しながら前記抵抗メモリ素子Ｄに印加されるように構成される。
【００２４】
一例として、前記パルス発生器１０２はパルスを印加するためのチャンネルＣＨ１、ＣＨ２が複数個が備わる。したがって、それぞれのチャンネルＣＨ１、ＣＨ２にそれぞれ異なるパルス電圧を発生させ、各パルス電圧を前記抵抗メモリ素子Ｄに印加する。  
【００２５】
前記オシロスコープ１０６は、前記パルス発生器１０２から発生されたパルスが抵抗メモリ素子Ｄのセルを通して出力されるパルス波形をモニターリングする装置である。前記出力されるパルス波形を通してパルス電圧を測定することができる。具体的に、抵抗読み取りパルスが印加されたとき前記抵抗メモリ素子Ｄを通して降下する微少電圧を前記オシロスコープ１０６のパルス波形を通して測定する。
【００２６】
前記データ処理部材１０８は、前記オシロスコープ１０６に出力されるパルス波形及びオシロスコープ１０６の内部抵抗を利用し、抵抗メモリ素子Ｄの抵抗を測定する。
【００２７】
つまり、前記データ処理部材１０８は前記オシロスコープ１０６を通して測定された微少電圧及び前記オシロスコープ１０６の内部抵抗から前記抵抗メモリ素子Ｄを通して流れる全体の電流を求める。また、前記全体の電流及び抵抗読み取りパルスの電圧を利用し、抵抗メモリ素子の抵抗を求める。
【００２８】
前記抵抗測定システムを利用すれば、抵抗メモリ素子のセルにデータを記録した直後のセルの抵抗を測定することができる。
【００２９】
図２は、本発明の他の実施形態に係る抵抗測定システムを示す。
【００３０】
図２を参照すれば、図１に図示したのと同一にオシロスコープ１０６、接続部材１０４及びデータ処理部材１０８を含む。また、独立した２つのパルス発生器１０１ａ，１０１ｂが前記抵抗メモリ素子Ｄに接続する。前記の独立した２つのパルス発生器１０１ａ，１０１ｂから２つのパルス電圧が周期的に発生するようにする。したがって、前記２つのそれぞれ異なるパルス電圧が遅延時間をおいて前記抵抗メモリ素子Ｄにそれぞれ印加される。
【００３１】
図３は、本発明のまた他の実施例に係る抵抗測定システムを示す。
【００３２】
図３を参照すれば、図１に図示したのと同一にオシロスコープ１０６、接続部材１０４及びデータ処理部材１０８を含む。また、１つのチャンネルで２つ以上のパルス電圧を周期的に発生させることができる任意パルス発生器（ａｒｂｉｔｒａｒｙ  ｐｕｌｓｅ  ｇｅｎｅｒａｔｏｒ）１０２ｂが前記抵抗メモリ素子に接続されている。前記任意パルス発生器１０２ｂから２つのパルス電圧が周期的に発生する。したがって、前記２つのそれぞれ異なるパルス電圧が遅延時間をおいてそれぞれ前記の抵抗メモリ素子に印加される。
【００３３】
説明のように、前記抵抗測定システムを利用し、抵抗メモリ素子のセルにデータを記録した直後のセルの抵抗を測定することができる。
【００３４】
前記セルにデータを記録した直後、正確にセルの抵抗を測定することは、前記抵抗メモリ素子の動作特性及び信頼性を判断するのに非常に重要である。特に、前記抵抗メモリ素子の中で、セルにデータを記録した直後とデータを記録した後、十分な時間が過ぎた時の抵抗特性がそれぞれ異なる場合は、前記セルにデータを記録した直後、正確にセルの抵抗を測定することがさらに重要である。
【００３５】
抵抗メモリ素子の中で、相転移メモリ素子の場合は、セルがリセット状態（つまり、高い抵抗を有する状態）になるようにデータ「１」を記録した場合、時間が経つにつれ、抵抗が増加する。そのため、前記相転移メモリ素子の場合はデータを記憶した後の抵抗測定が非常に重要である。
【００３６】
図４は、相転移メモリ素子を示すブロック図である。
【００３７】
図４を参照すれば、相転移メモリ素子１５０はメモリセルアレイ１０、コラム選択回路２０、ロー選択回路３０、リード回路４０、制御バイアス生成回路５０、及びクランプ制御信号生成回路６０を含む。
【００３８】
メモリセルアレイ１０は、マトリックス形態で配列された複数の相転移メモリセルＭＣを含む。また、相転移メモリセルＭＣは決定状態または、アモルファス状態によりそれぞれ異なる２つの抵抗値を有する相転移物質に形成される可変抵抗素子ＲＣと、可変抵抗素子ＲＣに流れる電流を制御するアクセス素子ＡＣを含むことができる。
【００３９】
ここで、アクセス素子ＡＣは、可変抵抗素ＲＣと直列にカップリングされたダイオード、トランジスタなどでもありうる。また、相転移物質は２つの元素を化合したＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ、３つの元素を化合したＧｅＳｂＴｅ、ＧａＳｅＴｅ、ＩｎＳｂＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ、４つの元素を化合したＡｇＩｎＳｂＴｅ，（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２など、多様な種類の物質を使うことができる。
【００４０】
コラム選択回路２０は、多数のワードラインＷＬ０〜ＷＬｍの中で一部のワードライン（例えば、ＷＬ０）を選び、ロー選択回路３０は多数のビートラインＢＬ０〜ＢＬｎの中で一部のビートライン（例えば、ＢＬ０）を選ぶ。
【００４１】
リード回路４０は、メモリセルアレイ１０の内で選ばれた相転移メモリセルＭＣに貯蔵されたデータをリードするための回路である。具体的に、リード回路４０は制御バイアスＶＢＩＡＳを提供されて選ばれた相転移メモリセルＭＣにリードバイアスＩｃｅｌｌを提供し、相転移メモリセルＭＣの抵抗レベルを読み出す。
【００４２】
しかし、前記相転移メモリ素子のセルにデータを記録した直後とセルにデータを記録した後、十分な時間が過ぎた時のセルから測定される抵抗がそれぞれ異なる。特に、前記相転移メモリ素子のセルにデータ「１」を記録した直後には、抵抗が十分に上昇せず、低い抵抗を有することもあって、このとき、前記セルに記録されたデータを読むと、前記セルは不良だと判定されることもありうる。その反面、前記相転移メモリ素子のセルにデータ「１」を記録した後、十分な時間が過ぎると、抵抗が上昇し、この時前記セルに記録されたデータを読むと、前記セルは正常と判定されることができる。そのため、前記相転移メモリ素子の動作の特性を正確に判断するために、セルにデータ「１」を記録した直後の抵抗を正確に測定することが非常に重要である。
【００４３】
図５は、データの記録及び時間遅延に係る相転移メモリ素子の抵抗を概略的に示す図面である。
【００４４】
各図面の符号は次のような条件での抵抗を示す。
【００４５】
図５に図示したように、前記相転移メモリ素子のセルにデータ「１」を記録した場合は、時間が経つにつれ、抵抗が増加する（１０ｂ、１２ｂ、１４ｂ参照）。その反面、前記相転移メモリ素子はセルがセット状態、つまり低い抵抗を有する状態になるようにデータ「０」を記録した場合は、時間によって、抵抗がほぼ変わらない（１０ａ、１２ａ、１４ａ参照）。そのため、前記相転移メモリ素子の場合はデータ「１」を記録した後、時間に関わる抵抗がさらに重要である。
【００４６】
図６は、相転移メモリ素子に含まれた相転移物質がアモルファス状態のとき時間の経過に関わる抵抗を示す。
【００４７】
図６に図示したように、前記相転移物質がアモルファス状態に変化した後で、前記相転移物質の抵抗値が時間に関わり、次第に増加することがわかる。ここで、前記相転移物質は前記に述べられた物質の中の１つになることもある。前記アモルファス状態に変化した後の抵抗値は次の式に関わる。
【００４８】
Ｒ「ｔ」＝Ｒ０Ｔｄ
（Ｒ０：アモルファス状態に変化した直後初期抵抗、ｄ：ドリフト係数）
【００４９】
このように、前記相転移物質がアモルファス状態に変化した後は、前記相転移物質が抵抗値が時間に関わり増加するため、前記相転移物質を使い、データを貯蔵する相転移メモリ素子はセルがリセット状態「つまり、高い抵抗を有する状態」になるようにデータ「１」を記録した場合、時間が経つにつれ、セルの抵抗が増加する。
【００５０】
しかし、従来のＤＣ電圧を使い、抵抗を測定する場合は、前記相転移メモリ素子にデータ「１」を記録した後から０．１秒以上経過した後の抵抗が測定されるしかない。これは、前記抵抗を測定するためのＤＣ電圧を各端子に入力し、出力するのにかかる時間を０．１秒以下に短縮することが容易ではないためである。
【００５１】
また、従来の方法で測定されたセルの抵抗値が望む水準以上に高いとしても、前記相転移メモリ素子の動作不良が発生しないとは言い切れない。なぜなら、前記相転移メモリ素子にデータ「１」を記録した後０．１秒以内の非常に短い後には前記の相転移メモリ素子のセルの抵抗が前記測定された抵抗値よりもっと低いため、前記データ「１」を記録し、０．１秒以内に前記記録されたデータを読んだ場合は、前記セルの動作不良（ｆｕｎｃｔｉｏｎ  ｆａｉｌ）が発生することもありうるためである。
【００５２】
このような理由で、前記抵抗メモリ素子にデータを記録した直後の前記抵抗メモリ素子の抵抗値を正確に測定することが、前記抵抗メモリ素子の信頼性及び動作の特性を検証するのに非常に重要である。特に、抵抗メモリ素子のリセット状態での抵抗を正確に測定することが非常に重要である。
【００５３】
以下においては、本発明の一実施形態に係る抵抗メモリ素子の抵抗測定方法を説明をする。前記抵抗測定は、図１〜３に図示された抵抗測定システムを使い、遂行することができる。
【００５４】
＜第１実施形態＞
図７は本発明の第１実施形態に係る抵抗測定方法を示すフローチャートである。具体的に、抵抗メモリ素子のセルにデータを記録した後、望む時間が経った後、セルの抵抗を測定する方法を示す。
【００５５】
図８は、本実施形態でデータ書き込みパルス及び抵抗読み取りパルスのタイミング図である。
【００５６】
図９は、本実施形態の抵抗測定（ｓｃｈｅｍｅ）の等価回路図である。
【００５７】
本実施形態で、前記抵抗対象の抵抗メモリ素子は相転移メモリ素子である。また、前記相転移メモリ素子のセルがリセット状態になるようにデータ「１」を記録した後、前記セルの抵抗を測定する。
【００５８】
また、本実施形態では、前記抵抗メモリ素子のセルにデータ「１」を記録した後、抵抗を測定することだと説明しているが、前記抵抗メモリ素子のセルがセット状態になるようにデータ「０」を記録した後のセルの抵抗を測定する場合にも、データ書き込みパルスをデータ「０」に記録されるように調節するのを除いては同一な方法で遂行する。
【００５９】
また、以下で説明する抵抗メモリ素子のセルは、抵抗メモリ素子が形成された基板内に備わったＴＥＧに含まれたセルである。
【００６０】
図７〜９を参照して相転移メモリ素子の抵抗測定方法を説明する。
【００６１】
まず、相転移メモリ素子のセルとパルス発生器を接続する。また、前記相転移メモリセルから出力されるパルスを確認できるように前記相転移メモリ素子とオシロスコープをそれぞれ接続する。
【００６２】
前記相転移メモリ素子のセルに、データを記録するためのデータ書き込みパルスＰ１を印加する（Ｓ１０）。前記データ書き込みパルスＰ１はセルにデータ「１」を記録するための電圧パルスである。一例として、前記データ書き込みパルスＰ１の電圧レベルは３Ｖ〜５Ｖである。
【００６３】
前記データ書き込みパルスＰ１から一定遅延時間後に前記抵抗メモリ素子のセルに抵抗読み取りパルスＰ２を印加する（Ｓ１２）。前記抵抗読み取りパルスＰ２は前記セルに抵抗を読むために印加されるパルスなので、前記抵抗読み取りパルスＰ２によって、セルに記録されたデータが変わったり再書き込み（ｒｅｗｒｉｔｅ）されないようにしなければならない。したがって、前記抵抗読み取りパルＰ２は前記データ書き込みパルスＰ１より低い電圧レベルを有するようにする。たとえば、前記抵抗読み取りパルスＰ２の電圧レベルは１．３〜１．５Ｖである。
【００６４】
このとき、前記データ書き込みパルスＰ１と抵抗読み取りパルスＰ２の間の遅延時間を調節することによって、前記抵抗メモリ素子のセルにデータを記録した後の各時間別に抵抗を測定することができる。
【００６５】
具体的に、前記データ書き込みパルスＰ２のパルス下降区間から前記抵抗読み取りパルスＰ２の安定化区間Ｐ３までの時間は前記抵抗メモリ素子のセルにデータを記録した後から抵抗が測定されるまでの時間である。以下では、前記データ書き込みパルスＰ１のパルス下降区間から前記抵抗読み取りパルスＰ２の安定化区間Ｐ３までの時間を前記データ書き込みパルスＰ１の後の遅延時間Ｔｏｆｆと称する。
【００６６】
つまり、前記セルにデータを記録した後、特定時間以降に抵抗を測定したいなら、前記書き以降遅延時間Ｔｏｆｆを前記特定時間として設定することが必要である。たとえば、前記セルにデータを記録した後１００ｎｓ後の抵抗を測定するなら、前記書き以降遅延時間が１００ｎｓになるように前記の抵抗読み取りパルスＰ２の印加時点を調節する。
【００６７】
この時、前記抵抗読み取りパルスＰ２の安定化区間は前記抵抗読み取りパルスＰ２でオーバーシューティングによるノイズ発生なしに安定したパルス電圧が印加される区間を意味する。たとえば、前記抵抗読み取りパルスＰ２の最初の区間ではノイズが発生するため、前記の抵抗読み取りパルスＰ２の安定化区間は前記の抵抗読み取りパルスＰ周期の１／２以降の区間に設定する。しかし、前記抵抗読み取りパルスＰ２の安定化区間のスタート点は前記ように限定されることはなく、パルス周期の１／２より前または後ろになることもある。  
【００６８】
前記書き以降遅延時間Ｔｏｆｆは、１０ｎｓ〜１ｓｅｃに決めることができる。したがって、本実施形態の方法によると、前記抵抗測定システム抵抗メモリ素子のセルにデータ「１」を記録した後１０ｎｓぐらいの短い遅延時間以降のセルの抵抗を測定することができる。
【００６９】
勿論、前記書き以降遅延時間Ｔｏｆｆが１秒以上の場合も本実施形態の方法で前記セルでの抵抗を測定することもできる。前記遅延時間Ｔｏｆｆが十分長い場合は、本実施形態の方法を使わなくても、従来のＤＣ電圧による測定方法でもセルでの抵抗測定ができる。しかし、前記遅延時間Ｔｏｆｆが数百ｎｓ水準以下に短くなる場合、従来のＤＣ電圧による測定方法では抵抗を測定することはできず、本実施形態の方法では抵抗測定が可能である。
【００７０】
前記データ書き込みパルスＰ１と前記抵抗読み取りパルスＰ２を、遅延時間をおいてそれぞれ印加するには次の方法を使うことができる。
【００７１】
図１に図示したシステムを使って、１つのパルス発生器に含まれたそれぞれのチャンネルから前記データ書き込みパルスＰ１及び前記抵抗読み取りパルスＰ２を発生させて印加することができる。
【００７２】
これとは異なって、図２に図示されたシステムを使って、２つの独立したパルス発生器からそれぞれ前記データ書き込みパルスＰ１及び抵抗読み取りパルスＰ２を発生させて印加することができる。
【００７３】
また、これとは違って、図３に図示したシステムを使って、任意パルス発生器の１つのチャンネルから前記書きパルスＰ１及び前記抵抗読み取りパルスＰ２を統合した任意のパルスを発生させて印加することができる。
【００７４】
前記で説明したように、データ書き込みパルスＰ１を印加し、一定遅延時間後に抵抗読み取りパルスＰ２を印加すると、オシロスコープには前記抵抗メモリ素子のセルからパルス波形が出力される。
【００７５】
前記抵抗読み取りパルスＰ２を印加した時、前記抵抗メモリ素子のセルから出力されるパルス波形から電圧降下に係わる微少電圧ΔＶを測定する。前記微少電圧Δは前記抵抗読み取りパルＰ２が前記データ「１」が記録されたセルを通して降下された電圧であり、前記データ書き込みパルスＰ１と抵抗読み取りパルスＰ２が印加された時にそれぞれ出力されるパルス波形から測定されるパルス電圧の差を意味する。
【００７６】
前記微少電圧ΔＶは前記オシロスコープ両端での電圧のこと。前記微少電圧ΔＶは前記オシロスコープのチャンネルから直接読み出すことができる。
【００７７】
図９を参照すると、前記微少電圧ΔＶ及び前記オシロスコープの内部抵抗Ｒｏｓｃから前記抵抗メモリ素子のセルを通して流れる全体電流Ｉｔｏｔを求めることができる。前記の全体電流Ｉｔｏｔは次の式から求めることができる。
【００７８】
Ｉｔｏｔ＝ΔＶ／Ｒｏｓｃ
（Ｉｔｏｔ：全体電流、ΔＶ：微少電圧、Ｒｏｓｃ：オシロスコープ内部の抵抗）
【００７９】
前記オシロスコープの内部抵抗は１０００Ω以下であることもあり、一般的に５０Ωぐらいである。
【００８０】
このように、前記全体電流Ｉｔｏｔが求められると、前記全体電流Ｉｔｏｔ及び読み取り電圧を使い抵抗メモリ素子からデータ「１」が記録されたときの抵抗を求める。具体的に、前記抵抗メモリ素子及びオシロスコープ全体での抵抗から前記オシロスコープ内部抵抗を抜くことによって、前記抵抗メモリ素子のセルの抵抗を求めることができる。
【００８１】
ＲＤＵＴ＝「Ｖｒｅａｄ／Ｉｔｏｔ」―Ｒｏｓｃ
（ＲＤＵＴ：抵抗メモリ素子のセルの抵抗、Ｉｔｏｔ：全体電流、  Ｖｒｅａｄ：抵抗読み取りパルスの読み取り電圧、Ｒｏｓｃ：オシロスコープ内部抵抗）
【００８２】
前記説明した方法で、前記抵抗メモリ素子のセルにデータを記録した後、望む遅延時間以降のセルの抵抗を正確に測定することができる。
【００８３】
また、前記相転移メモリ素子から測定した抵抗値を通して、前記相転移メモリ素子のセルにデータを記録した後、前記記録されたデータをセンシングするのに十分な抵抗まで上昇するためにかかる時間を知ることができる。そのため、前記セルにデータを記録した後、前記データを読み出すために必要なタイミングマージンを正確に知ることができる。
【００８４】
＜第２実施形態＞
【００８５】
図１０は、本発明の第２実施形態に係る抵抗測定方法を示すフローチャートである。
【００８６】
まず、抵抗メモリ素子のセルにデータ書き込みパルスを印加する（Ｓ２０）。
【００８７】
前記データ書き込みパルスから一定遅延時間後に前記抵抗メモリ素子のセルに抵抗読み取りパルスを印加する（Ｓ２２）。
【００８８】
前記抵抗読み取りパルスが印加されたときの前記抵抗メモリ素子のセルから出力されるパルス波形から微少電圧を測定する（Ｓ２４）。
【００８９】
次に、前記データ書き込みパルスの印加及び抵抗読み取りパルスの印加を設定された回数ほど続けて繰り返し遂行する（Ｓ２６）。つまり、前記データ書き込みパルスと抵抗読み取りパルスを１つのセットとして前記抵抗メモリ素子のセルに繰り返し印加する。
【００９０】
前記各抵抗読み取りパルス別にそれぞれ測定される微少電圧を平均し、平均パルス波形を出力する（Ｓ２８）。
【００９１】
前記平均パルス波形をスムージング処理し、前記平均パルス波形でのノイズを排除する（Ｓ３０）。前記スムージング処理は前記平均パルス波形が示すトレンドから離れるデータを排除し、トレンド内の平均パルス波形だけが示されるようにデータを処理することである。
【００９２】
前記スムージング処理されたパルス波形の一定区間をスキャンした後、スキャンされた微少電圧値をそれぞれ平均することによって、抵抗計算に使われる微少電圧を測定する（Ｓ３２）。
【００９３】
前記微少電圧を測定する方法をより詳細に説明する。
【００９４】
図１１は、スムージング処理された平均パルス波形を示す図である。
【００９５】
図１１に図示されたように、前記平均パルス波形で一定区間Ａ、Ｂを指定する。つまり、前記抵抗読み取りパルス波形で１つの区間Ａを設定し、抵抗読み取りパルス波形両端のベースレベル波形でもう１つの区間Ｂを設定する。前記抵抗読み取りパルス波形の設定された区間Ａをスキャンしながら複数の電圧を測定する。
【００９６】
この後、前記測定された電圧を平均する。また、前記ベースレベルの波形の設定された区間Ｂをスキャンしながら複数の電圧を測定する。この後、前記測定された電圧を平均する。次に、前記それぞれの平均された電圧測定値の差を求めることによって、抵抗計算に使われる微少電圧ΔＶを測定する。
【００９７】
前記平均パルス波形のある時点で前記微少電圧ΔＶを測定する場合、ノイズに関わって測定誤差が大きくなることもある。そのため、説明したように、前記パルス波形の一定区間をスキャンし測定値を平均することによって、より正確に微少電圧ΔＶを測定することができる。
【００９８】
前記微少電圧ΔＶ及びオシロスコープの内部抵抗Ｒｏｓｃから前記抵抗メモリ素子のセルを通して流れる全体電流Ｉｔｏｔを求めることができる。
【００９９】
前記全体電Ｉｔｏｔが求められると、前記全体電流Ｉｔｏｔ及び抵抗読み取りパルスの読み取り電圧Ｖｒｅａを使い、抵抗メモリ素子からデータが記録されたときの抵抗を求める。前記全体電流及び抵抗を求める方法は前記第１実施形態で説明したのと同一である。
【０１００】
前記方法によって相転移メモリ素子の抵抗を測定すると、前記相転移メモリ素子にデータ「１」を記録した後、遅延時間が長くなるほど、セルでの抵抗がさらに大きくなることがわかる。前記データ「１」を記録した後、遅延時間別に抵抗を正確に測定することによって、読みセンシングマージン及び読み判定電圧などを正確に設定することができる。
【０１０１】
以下では、読みセンシングマージン及び読み判定電圧の設定方法について簡単に説明する。
【０１０２】
図１２は、データを記録した後、遅延時間による相転移メモリセルのセット抵抗分布とリセット抵抗分布を示す。
【０１０３】
図１２を参照すると、前記相転移メモリ素子のセルにデータ「１」を記録した後百〜数百ｎｓ後は前記セルのリセット抵抗が低い。また、データ「１」を記録した後時間が遅延するほど前記リセット抵抗が高くなる。その反面、前記相転移メモリ素子のセルにデータ「０」を記録した後は時間の遅延に関わるセット抵抗の差が大きくない。
【０１０４】
図１２で、図面符号１１ａ及び１１ｂはそれぞれデータ「０」及び「１」を記録した後１００ｎｓを過ぎた時の抵抗分布であり、図面符号１３ａ及び１３ｂはそれぞれデータ「０」及び「１」を記録した後１秒を過ぎた時の抵抗分布である。
【０１０５】
そのため、データを記録した後、１秒以上の時間を過ぎた時のセット抵抗とリセット抵抗の間のマージンｍａｒｇｉｎがΔＭ１だとすれば、データを記録した後１００ｎｓ程度の非常に短い時間が過ぎた時のマージンがセット抵抗とリセット抵抗の間のマージｍａｒｇｉｎがΔＭ２に減る。
【０１０６】
したがって、データを記録した後百〜数百ｎｓ程度の非常に  短い時間が過ぎてすぐ記録されたデータを読む場合、センスアンプ部ではセット状態とリセット状態を正確に区分することができない場合もあり、リセット状態をセット状態にセンシングする動作のミスを犯すこともありうる。そのため、前記データを記録した後、１００ｎｓ〜１秒以内の非常に短い時間が過ぎたときの抵抗を測定することによって、データを記録した後、データを読み出すことができるぐらいに抵抗が上昇するのに必要な時間を知ることができる。したがって、前記測定結果を基に、データを記録した後、読み動作を遂行するのに必要な十分なセンシングタイミングマージンを設定することができる。
【０１０７】
また、データ「１」を記録した直後はリセット抵抗が低いため、電流の量が増加し、このため、リセット状態でのセンシングノードの電圧レベルが減少する。したがって、リセット状態のセンシングノードの電圧レベルとリセット状態のセンシングノードの電圧レベルの間のマージンが減ることになる。そのため、前記減ったマージンを基準として前記データ「１」及びデータ「０」を区分する判定電圧ｖｅｒｉｆｙ  ｖｏｌｔａｇｅを正確に設定することができる。
【０１０８】
以下では、相転移メモリー素子でそれぞれのデータ「１」を記録した後、遅延時間別に抵抗を直接測定し、その結果を示した。また、前記抵抗読み取り電圧の各条件別に前記相転移メモリ素子の抵抗を測定し、その結果を示した。
【０１０９】
図１３は、相転移メモリ素子にデータ「１」を記録した後遅延時間別に抵抗を測定した値である。また、前記抵抗を測定した時抵抗読み取り電圧の条件を異にしてそれぞれ遅延時間別に抵抗を測定した値である。
【０１１０】
図１３で各図面符号別抵抗読み取り電圧は次のようである。
【０１１１】
図１３に図示したように、前記抵抗読み取り電圧が減少するほど前記相転移メモリ素子のセルでの抵抗がさらに大きくなることがわかる。
【０１１２】
また、同一な抵抗読み取り電圧の下では前記相転移メモリ素子にデータ「１」を記録した後遅延時間が長くなるほどセルでの抵抗がさらに大きくなることがわかる。
【０１１３】
特に、前記相転移メモリ素子にデータ「１」を記録した後、１００ｎｓの短い時間が遅延した後でも正確な抵抗値を測定することができる。
【０１１４】
以下では、相転移メモリ素子でリセット電流別に抵抗値を測定し、その結果を示した。
【０１１５】
図１４は、それぞれ異なるリセット電流を有する相転移メモリ素子からそれぞれ抵抗を測定した値である。
【０１１６】
前記相転移メモリ素子の抵抗はデータ「１」を記録した後、書き以降の遅延時間を１μｓに設定し、測定したものである。また、前記抵抗を測定するとき、抵抗読み取り電圧の条件をそれぞれ異にして、それぞれの抵抗読み取り電圧に対して抵抗を測定した。
【０１１７】
図１４で各図面の符号別抵抗読み取り電圧は次のようである。
【０１１８】
リセット状態の電流が正常範囲の１００％を満たす相転移メモリ素子に対し抵抗読み取り電圧条件を異にして抵抗を測定した。
【０１１９】
また、リセット状態の電流が正常範囲の１１０％、１２０％、及び１３０％で流れるそれぞれの相転移メモリ素子に対し抵抗読み取り電圧条件を異にして抵抗を測定した。つまり、前記相転移メモリ素子はリセット状態の電流が正常範囲よりさらに多く流れる。
【０１２０】
また、リセット状態の電流が正常範囲の９０％で流れる相転移メモリ素子に対し抵抗読み取り電圧条件を異にして抵抗を測定した。つまり、前記相転移メモリ素子はリセット状態の電流が正常範囲より少なく流れる。
【０１２１】
図１４に図示されたように、前記リセット電流が高い相転移メモリ素子には抵抗が相対的に低く測定された。そのため、本実施形態の方法によると、相転移メモリ素子の抵抗を正確に測定することができるということがわかる。また、前記リセット電流別に相転移メモリ素子の抵抗水準を正確に知ることができて、逆に前記相転移メモリ素子の抵抗だけ測定したとしても、前記相転移メモリ素子のリセット電流を判断することができる。これで、前記相転移メモリ素子の動作特性を知ることができる。
【０１２２】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変形例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。
【産業上の利用可能性】
【０１２３】
前記説明したように、本発明は、抵抗メモリ素子にデータを記録してすぐ１０〜数１００ｎｓ内に正確な抵抗を測定することができる。前記抵抗測定方法は、抵抗を使い、データを記録する多様な抵抗メモリ素子に全て適用することができる。また、前記抵抗測定方法で測定された抵抗は前記抵抗メモリ素子の動作特性及び信頼性を判断するのに使うことができるだけでなく、前記抵抗メモリ素子の読みセンシングマージン及びデータ判定電圧設定にも使うことができる。
【符号の説明】
【０１２４】
１０    メモリセルアレイ
２０    コラム選択回路
３０    ロー選択回路
４０    リード回路
５０    制御バイアス生成回路
６０    クランプ制御信号生成回路
ＡＣ    アクセス素子
ＢＬ    ビートライン
Ｉｃｅｌｌ    リードバイアス
ＭＣ    相変化メモリセル
ＲＣ    可変抵坑素子
ＶＢＩＡＳ    制御バイアス
ＷＬ    ワードライン
１０１ａ    パルス発生器
１０１ｂ    パルス発生器
１０２    パルス発生器
１０２ｂ    任意パルス発生器
１０４    接続部材
１０６    オシロスコープ
１０８    データ処理部材
ＣＨ１    チャンネル
ＣＨ２    チャンネル
Ｄ    抵坑メモリ素子
【図１】
2011054268.tif 000003
【図２】
2011054268.tif 000004
【図３】
2011054268.tif 000005
【図４】
2011054268.tif 000006
【図５】
2011054268.tif 000007
【図６】
2011054268.tif 000008
【図７】
2011054268.tif 000009
【図８】
2011054268.tif 000010
【図９】
2011054268.tif 000011
【図１０】
2011054268.tif 000012
【図１１】
2011054268.tif 000013
【図１２】
2011054268.tif 000014
【図１３】
2011054268.tif 000015
【図１４】
2011054268.tif 000016