(57)【要約】【課題】動作速度を向上させる。【解決手段】第１のソース及び第１のドレインの一方に画像信号線を介して画像信号が入力され、第１のゲートに第１の走査信号線を介して第１の走査信号が入力される第１のトランジスタと、２つの電極のうちの一方の電極が第１のトランジスタの第１のソース及び第１のドレインの他方に電気的に接続される容量素子と、第２のソース及び第２のドレインの一方が第１のトランジスタの第１のソース及び第１のドレインの他方に電気的に接続され、第２のゲートに第２の走査信号線を介して第２の走査信号が入力される第２のトランジスタと、第１の電極が第２のトランジスタの第２のソース及び第２のドレインの他方に電気的に接続される液晶素子と、を備え、画像信号線としての機能を有する導電層及び第２の走査信号が入力される走査信号線としての機能を有する導電層は、互いに離間し、且つ並置されている。【選択図】図１
2011227477.tif 000002
【特許請求の範囲】
【請求項１】
画像信号線と、
第１の走査信号線と、
第２の走査信号線と、
第１のソース、第１のドレイン、及び第１のゲートを有し、前記第１のソース及び前記第１のドレインの一方に前記画像信号線を介して画像信号が入力され、前記第１のゲートに前記第１の走査信号線を介して第１の走査信号が入力される第１のトランジスタと、
第２のソース、第２のドレイン、及び第２のゲートを有し、前記第２のソース及び前記第２のドレインの一方が前記第１のトランジスタの前記第１のソース及び前記第１のドレインの他方に電気的に接続され、前記第２のゲートに第２の走査信号線を介して第２の走査信号が入力される第２のトランジスタと、
第１の電極、第２の電極、並びに前記第１の電極及び前記第２の電極の間によって電圧が印加される液晶層を有し、前記第１の電極が前記第２のトランジスタの前記第２のソース及び前記第２のドレインの他方に電気的に接続される液晶素子と、を備え、
前記画像信号線としての機能を有する第１の導電層と、
前記第２の走査信号線としての機能を有し、前記第１の導電層と離間し、且つ並置された第２の導電層と、を含むフィールドシーケンシャル駆動型表示装置。
【請求項２】
請求項１において、
前記第１のトランジスタ及び前記第２のトランジスタは、
チャネル形成層としての機能を有し、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を含むことを特徴とするフィールドシーケンシャル駆動型表示装置。
【請求項３】
画像信号線と、
第１の走査信号線と、
第２の走査信号線と、
第３の走査信号線と、
第１のソース、第１のドレイン、及び第１のゲートを有し、前記第１のソース及び前記第１のドレインの一方に前記画像信号線を介して画像信号が入力され、前記第１のゲートに前記第１の走査信号線を介して第１の走査信号が入力される第１のトランジスタと、
第２のソース、第２のドレイン、及び第２のゲートを有し、前記第２のソース及び前記第２のドレインの一方が前記第１のトランジスタの前記第１のソース及び前記第１のドレインの他方に電気的に接続され、前記第２のゲートに第２の走査信号が入力される第２のトランジスタと、
第１の電極、第２の電極、並びに前記第１の電極及び前記第２の電極によって電圧が印加される液晶層を有し、前記第１の電極が前記第２のトランジスタの前記第２のソース及び前記第２のドレインの他方に電気的に接続される液晶素子と、
第３のソース、第３のドレイン、及び第３のゲートを有し、前記第３のソース及び前記第３のドレインの一方にリセット電圧が入力され、前記第３のソース及び前記第３のドレインの他方が前記液晶素子の前記第１の電極に電気的に接続され、前記第３のゲートに前記第３の走査信号線を介して第３の走査信号が入力される第３のトランジスタと、を備え、
前記画像信号線としての機能を有する第１の導電層と、
前記第２の走査信号線としての機能を有し、前記第１の導電層と離間し、且つ並置された第２の導電層と、
前記第３の走査信号線としての機能を有し、前記第１の導電層と離間し、且つ並置された第３の導電層と、を含むフィールドシーケンシャル駆動型表示装置。
【請求項４】
請求項３において、
前記第１のトランジスタ乃至前記第３のトランジスタは、
チャネル形成層としての機能を有し、キャリア濃度が１×１０１４／ｃｍ３未満である酸化物半導体層を含むことを特徴とするフィールドシーケンシャル駆動型表示装置。
【請求項５】
請求項３又は請求項４において、
前記第１の導電層は、前記リセット電圧が入力される配線としての機能を有することを特徴とするフィールドシーケンシャル駆動型表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
第３の電極、第４の電極、及び誘電体層を有し、前記第３の電極が前記第１のトランジスタの前記第１のソース及び前記第１のドレインの他方に電気的に接続され、前記第３の電極及び前記第４の電極の間に電圧が印加されることにより電荷が蓄積される容量素子を備えるフィールドシーケンシャル駆動型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、フィールドシーケンシャル駆動型表示装置に関する。
【背景技術】
【０００２】
近年、フィールドシーケンシャル駆動により表示を行う表示装置（フィールドシーケンシャル駆動型表示装置ともいう）の開発が行われている。フィールドシーケンシャル駆動型表示装置は、単位フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に画素に入射する光の色を異なる色に切り替えることにより、単位フレーム期間毎にフルカラーの画像を表示する表示装置である。フィールドシーケンシャル駆動型表示装置は、カラーフィルタを設ける必要がないため光の透過率が高く、また、色毎にトランジスタ及び表示素子を設ける必要がないため、画素数を容易に増やすことができる。例えば、特許文献１に示すように、単位フレーム期間において、光の色を赤（Ｒともいう）にして画像を表示する期間、光の色を緑（Ｇともいう）にして画像を表示する期間、及び光の色を青（Ｂともいう）にして画像を表示する期間の３つのサブフレーム期間を設け、該３つの画像を順次表示することにより、フルカラー画像を表示することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記フィールドシーケンシャル駆動型表示装置では、１フレーム期間の間に画像データの書き込み動作及び画像の表示動作を複数回行う必要があるため、高速動作が必要になる。
【０００５】
しかしながら、従来のフィールドシーケンシャル駆動型表示装置は、走査信号が入力される走査信号線としての機能を有する導電層のそれぞれが、画像信号が入力される画像信号線としての機能を有する導電層に重畳する構造である。このため、走査信号線としての機能を有する導電層と画像信号線としての機能を有する導電層との重畳部において寄生容量が生じ、該寄生容量により信号遅延が起こり、動作速度を低下させる可能性がある。
【０００６】
本発明の一態様では、フィールドシーケンシャル駆動型表示装置の動作速度を向上させることを課題の一つとする。
【課題を解決するための手段】
【０００７】
本発明の一態様は、画像信号が入力される画像信号線としての機能を有する導電層と、走査信号が入力される走査信号線としての機能を有する導電層との重畳部を少なくするものである。これにより重畳部による寄生容量を減らし、信号遅延の低減を図る。
【０００８】
本発明の一態様は、画像信号が入力される画像信号線と、第１の走査信号線と、第２の走査信号線と、第１のソース、第１のドレイン、及び第１のゲートを有し、第１のソース及び第１のドレインの一方に画像信号線を介して画像信号が入力され、第１のゲートに第１の走査信号線を介して第１の走査信号が入力される第１のトランジスタと、第２のソース、第２のドレイン、及び第２のゲートを有し、第２のソース及び第２のドレインの一方が第１のトランジスタの第１のソース及び第１のドレインの他方に電気的に接続され、第２のゲートに第２の走査信号線を介して第２の走査信号が入力される第２のトランジスタと、第１の電極、第２の電極、並びに第１の電極及び第２の電極によって電圧が印加される液晶層を有し、第１の電極が第２のトランジスタの第２のソース及び第２のドレインの他方に電気的に接続される液晶素子と、を備え、画像信号線としての機能を有する第１の導電層と、第２の走査信号線としての機能を有し、第１の導電層と離間し、且つ並置された第２の導電層と、を含むフィールドシーケンシャル駆動型表示装置である。
【０００９】
本発明の一態様は、画像信号が入力される画像信号線と、第１の走査信号線と、第２の走査信号線と、第３の走査信号線と、第１のソース、第１のドレイン、及び第１のゲートを有し、第１のソース及び第１のドレインの一方に画像信号線を介して画像信号が入力され、第１のゲートに第１の走査信号線を介して第１の走査信号が入力される第１のトランジスタと、第２のソース、第２のドレイン、及び第２のゲートを有し、第２のソース及び第２のドレインの一方が第１のトランジスタの第１のソース及び第１のドレインの他方に電気的に接続され、第２のゲートに第２の走査信号線を介して第２の走査信号が入力される第２のトランジスタと、第１の電極、第２の電極、並びに第１の電極及び第２の電極によって電圧が印加される液晶層を有し、第１の電極が第２のトランジスタの第２のソース及び第２のドレインの他方に電気的に接続される液晶素子と、第３のソース、第３のドレイン、及び第３のゲートを有し、第３のソース及び第３のドレインの一方にリセット電圧が入力され、第３のソース及び第３のドレインの他方が液晶素子の第１の電極に電気的に接続され、第３のゲートに第３の走査信号線を介して第３の走査信号が入力される第３のトランジスタと、を備え、画像信号線としての機能を有する第１の導電層と、第２の走査信号線としての機能を有し、第１の導電層と離間し、且つ並置された第２の導電層と、第３の走査信号線としての機能を有し、第１の導電層と離間し、且つ並置された第３の導電層と、を含むフィールドシーケンシャル駆動型表示装置である。
【００１０】
本発明の一態様であるフィールドシーケンシャル駆動型表示装置において、画像信号線は、リセット電圧が入力される配線としての機能を有してもよい。
【発明の効果】
【００１１】
本発明の一態様により、フィールドシーケンシャル駆動型表示装置の動作速度を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１における表示装置の画素を説明するための図。
【図２】実施の形態１に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図。
【図３】実施の形態２における画素の構造例を示す断面模式図。
【図４】実施の形態１に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図。
【図５】実施の形態４の表示装置における画素を説明するための図。
【図６】実施の形態４に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図。
【図７】実施の形態５における画素の構造例を示す断面模式図。
【図８】図２（Ａ）乃至図２（Ｃ）に示すトランジスタの作製方法を説明するための断面模式図。
【図９】図２（Ａ）乃至図２（Ｃ）に示すトランジスタの作製方法を説明するための断面模式図。
【図１０】実施の形態７における電流測定に用いた特性評価用回路の構成を示す回路図。
【図１１】図１０に示す特性評価用回路の初期化期間及びその後の測定期間における各電圧の関係を説明するためのタイミングチャート。
【図１２】実施の形態７の電流測定に係る経過時間と、出力電圧との関係を示す図。
【図１３】実施の形態７の電流測定によって算出されたトランジスタのオフ電流を示す図。
【図１４】８５℃のときのソース及びドレインの間の電圧と、トランジスタのオフ電流との関係を示す図。
【図１５】実施の形態８における表示装置の構成例を示すブロック図。
【図１６】実施の形態９における電子機器の構成例を説明するための図。
【図１７】実施の形態９における電子機器の構成例を説明するための図。
【発明を実施するための形態】
【００１３】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００１４】
また、各実施の形態に示す内容は、互いに適宜組み合わせ、又は置き換えを行うことができる。
【００１５】
（実施の形態１）
本実施の形態では、フィールドシーケンシャル駆動型表示装置について説明する。
【００１６】
本実施の形態の表示装置は、画素を具備する。さらに画素には、１フレーム期間中のサブフレーム期間毎に異なる色の光が入射する。光は、例えば光源（ＬＳともいう）などから画素に入射する。
【００１７】
さらに、本実施の形態の表示装置における画素について、図１を用いて説明する。図１は、本実施の形態の表示装置における画素を説明するための図である。
【００１８】
まず、本実施の形態の表示装置における画素の回路構成例について、図１（Ａ）を用いて説明する。
【００１９】
図１（Ａ）に示す画素は、トランジスタ１０１と、容量素子１０２と、トランジスタ１０３と、液晶素子１０４と、を備える。
【００２０】
なお、画素において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。該トランジスタは、例えばゲートとしての機能を有する導電層と、ソースとしての機能を有する導電層と、ドレインとしての機能を有する導電層と、ゲートとしての機能を有する導電層及びソース又はドレインとしての機能を有する導電層の間に設けられたゲート絶縁層と、ソース又はドレインとしての機能を有する導電層に電気的に接続された半導体層と、により構成される。
【００２１】
ソースとは、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。
【００２２】
ドレインとは、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。
【００２３】
ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。
【００２４】
また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインは、互いに入れ替わる場合がある。
【００２５】
トランジスタ１０１のソース及びドレインの一方には、画像信号ＩＭＧが入力され、トランジスタ１０１のゲートには、走査信号ＳＣＮ１１が入力される。なお、走査信号とは、トランジスタの動作を制御するための信号のことをいう。
【００２６】
容量素子１０２は、２つの電極を有し、容量素子１０２の２つの電極のうちの一方の電極は、トランジスタ１０１のソース及びドレインの他方に電気的に接続され、容量素子１０２の２つの電極のうちの他方の電極には、電圧Ｖａが入力される。電圧Ｖａは所定の値の電圧である。容量素子１０２は、画像信号ＩＭＧに基づく電荷を一時的に保持しておく保持容量としての機能を有する。容量素子１０２の容量は、液晶素子１０４の容量に応じて設定すればよい。
【００２７】
なお、画素において、容量素子は、２つの電極のうちの一方の電極としての機能を有する導電層と、２つの電極のうちの他方の電極としての機能を有する導電層と、２つの電極に重畳する誘電体層と、を用いて構成される。
【００２８】
なお、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００２９】
トランジスタ１０３のソース及びドレインの一方は、トランジスタ１０１のソース及びドレインの他方に電気的に接続され、トランジスタ１０３のゲートには、走査信号ＳＣＮ１２が入力される。
【００３０】
トランジスタ１０１及びトランジスタ１０３としては、例えば元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層又は酸化物半導体層を含むトランジスタを用いることができる。該半導体層及び該酸化物半導体層は、トランジスタのチャネル形成層としての機能を有する。また、上記酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。
【００３１】
さらに、上記酸化物半導体層のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。よって、熱励起によって生じるキャリアの数は無視できる。さらに、上記酸化物半導体層は、ドナーとなりうる水素などの不純物が一定量以下になるまで低減されており、上記酸化物半導体層のキャリア濃度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下である。即ち、上記酸化物半導体層のキャリア濃度は、限りなくゼロ又はゼロと実質的に同等の値である。
【００３２】
さらに、上記酸化物半導体層を含むトランジスタを用いることにより、チャネル幅１μｍあたりのオフ状態時のトランジスタのリーク電流（オフ電流ともいう）を１０ａＡ（１×１０−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下にすることができる。これにより、トランジスタのオフ電流の影響を低減することができる。
【００３３】
また、上記酸化物半導体層を含むトランジスタは、光による劣化（例えば閾値電圧の変動など）が少ない。よって、上記酸化物半導体層を含むトランジスタを用いることにより、複数の色の光による劣化を低減することができる。
【００３４】
よって、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタのオフ電流による影響を低減することができるため、例えばトランジスタのオフ電流による容量素子及び液晶素子に印加される電圧の変動を低減することができる。
【００３５】
液晶素子１０４は、第１の電極及び第２の電極を有し、液晶素子１０４の第１の電極は、トランジスタ１０３のソース及びドレインの他方に電気的に接続され、液晶素子１０４の第２の電極には、電圧Ｖｂが入力される。電圧Ｖｂは、所定の値の電圧である。なお、電圧Ｖｂは、電圧Ｖａと同じ電圧でもよい。また、このとき、容量素子における２つの電極のうちの一方の電極を第３の電極ともいい、２つの電極のうちの他方の電極を第４の電極ともいう。
【００３６】
なお、画素において、液晶素子は、例えば第１の電極としての機能を有する導電層と、第２の電極としての機能を有する導電層と、第１の電極及び第２の電極の間によって電圧が印加される液晶層と、を用いて構成される。
【００３７】
また、液晶素子の表示方法としては、例えばＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、又はＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、又はＡＳＶモードなどを用いることができる。また、これに限定されず、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどを用いてもよい。
【００３８】
また、液晶素子としては、例えば配向膜を用いないブルー相を示す液晶層を含む液晶素子を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶層は、応答時間が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶層を含む液晶素子を用いることにより、動作速度を向上させることができる。例えば、上記実施の形態におけるフィールドシーケンシャル方式の表示装置では、カラーフィルタを用いた表示装置に比べて速い動作速度が要求されるため、上記実施の形態におけるフィールドシーケンシャル方式の表示装置における液晶素子に上記ブルー相を示す液晶を用いることが好ましい。
【００３９】
さらに、画素は、画像信号ＩＭＧが入力される画像信号線と、走査信号ＳＣＮ１２が入力される走査信号線を有し、画像信号線及び走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。なお、画素を、画像信号ＩＭＧが入力される画像信号線としての機能を有する導電層と、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し、平面視の画素において、該画像信号線としての機能を有する導電層と平行又は略平行に設けられた導電層と、を含む構成にしてもよい。略平行とは、実質的に平行と同じであるということである。
【００４０】
また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層がトランジスタ１０１のソース及びドレインの一方としての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層が、別途設けられた画像信号線としての機能を有し且つトランジスタ１０１のソース及びドレインの一方としての機能を有する導電層に電気的に接続される構成にしてもよい。
【００４１】
また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する導電層がトランジスタ１０３のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し且つトランジスタ１０３のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。
【００４２】
また、本実施の形態の表示装置の画素を、液晶素子１０４に並列接続で電気的に接続された保持容量を備える構成にしてもよい。保持容量を設けることにより、トランジスタ１０１及びトランジスタ１０３のオフ電流による影響をさらに低減することができる。また、本実施の形態の表示装置の画素を、保持容量を設けない構成にすることもできる。保持容量を設けない構成にすることにより、画素の開口率を向上させることができる。
【００４３】
次に本実施の形態の表示装置における画素の駆動方法例として、図１（Ａ）に示す画素の駆動方法例について、図１（Ｂ）を用いて説明する。なお、ここでは、一例として１フレーム期間における動作について説明する。
【００４４】
図１（Ｂ）に示すように、まず期間Ｔ１１では、走査信号ＳＣＮ１１のパルス（ＰＬＳともいう）がトランジスタ１０１のゲートに入力される。
【００４５】
このとき、トランジスタ１０１がオン状態（ＯＮともいう）になり、容量素子１０２の第３の電極に第１の色Ｃ１の画像データＤ＿Ｃ１を表す画像信号ＩＭＧが入力され、容量素子１０２に画像データＤ＿Ｃ１に基づいた電圧が印加される。
【００４６】
次に、期間Ｔ１２において、走査信号ＳＣＮ１２のパルスがトランジスタ１０３のゲートに入力される。
【００４７】
このとき、トランジスタ１０３がオン状態になる。また、このときトランジスタ１０１は、オフ状態（ＯＦＦともいう）になる。よって、容量素子１０２の第３の電極に蓄積された電荷が液晶素子１０４の第１の電極に移動し、液晶素子１０４に画像データＤ＿Ｃ１に基づいた電圧が印加される。
【００４８】
次に、期間Ｔ１３において、トランジスタ１０３がオフ状態になり、さらに第１の色Ｃ１の光が液晶素子１０４に入射し、液晶素子１０４が画像データＤ＿Ｃ１に基づく透過率で第１の色Ｃ１の光を透過することにより、画素の表示状態が設定される。画素に光を入射する期間を表示期間ともいう。なお、第１の色Ｃ１の光が入射している状態をＬ＿Ｃ１ともいう。
【００４９】
また、期間Ｔ１３において、走査信号ＳＣＮ１１のパルスがトランジスタ１０１のゲートに入力される。これにより、トランジスタ１０１がオン状態になり、容量素子１０２の第３の電極に第２の色Ｃ２の画像データＤ＿Ｃ２を表す画像信号ＩＭＧが入力され、容量素子１０２に画像データＤ＿Ｃ２に基づいた電圧が印加される。
【００５０】
次に、期間Ｔ１４において、液晶素子１０４への光の入射が停止し、走査信号ＳＣＮ１２のパルスがトランジスタ１０３のゲートに入力される。なお、光の入射が停止している状態を非点灯状態（ＮＬともいう）ともいう。
【００５１】
このとき、トランジスタ１０３がオン状態になる。また、トランジスタ１０１は、オフ状態になる。よって、容量素子１０２の第３の電極に蓄積された電荷が液晶素子１０４の第１の電極に移動し、液晶素子１０４に画像データＤ＿Ｃ２に基づいた電圧が印加される。
【００５２】
次に、期間Ｔ１５において、トランジスタ１０３がオフ状態になり、第２の色Ｃ２の光が液晶素子１０４に入射し、液晶素子１０４が画像データＤ＿Ｃ２に基づく透過率で第２の色Ｃ２の光を透過することにより、画素の表示状態が設定される。
【００５３】
また、期間Ｔ１５において、走査信号ＳＣＮ１１のパルスがトランジスタ１０１のゲートに入力される。
【００５４】
このとき、トランジスタ１０１がオン状態になり、容量素子１０２の第３の電極に第３の色Ｃ３の画像データＤ＿Ｃ３を表す画像信号ＩＭＧが入力され、容量素子１０２に画像データＤ＿Ｃ３に基づいた電圧が印加される。
【００５５】
次に、期間Ｔ１６において、液晶素子１０４への光の入射が停止し、走査信号ＳＣＮ１２のパルスがトランジスタ１０３のゲートに入力される。
【００５６】
このとき、トランジスタ１０３がオン状態になる。また、トランジスタ１０１がオフ状態になる。よって、容量素子１０２の第３の電極に蓄積された電荷が液晶素子１０４の第１の電極に移動し、液晶素子１０４に画像データＤ＿Ｃ３に基づいた電圧が印加される。
【００５７】
次に、期間Ｔ１７において、トランジスタ１０３がオフ状態になり、第３の色Ｃ３の光が液晶素子１０４に入射し、液晶素子１０４が画像データＤ＿Ｃ３に基づく透過率で第３の色Ｃ３の光を透過することにより、画素の表示状態が設定される。
【００５８】
また、期間Ｔ１７において、走査信号ＳＣＮ１１のパルスがトランジスタ１０１のゲートに入力される。
【００５９】
このとき、トランジスタ１０１がオン状態になり、容量素子１０２の第３の電極に次の色の画像データＤ＿ＮＸを表す画像信号ＩＭＧが入力され、容量素子１０２に画像データＤ＿ＮＸに基づいた電圧が印加される。画像データＤ＿ＮＸは、例えば第１の色Ｃ１の画像データＤ＿Ｃ１又は他の色の画像データである。以上により、１フレーム期間においてフルカラーの画像を表示させる。以上が図１（Ａ）に示す画素の駆動方法例である。
【００６０】
なお、第１の色Ｃ１乃至第３の色Ｃ３としては、例えばＲＧＢのそれぞれを用いることができる。また、これに限定されず、シアン、マゼンタ、及びイエローのそれぞれを第１の色Ｃ１乃至第３の色Ｃ３として用いることもできる。また３色に限定されず他にも白などの色を合わせるなど、４色以上の色を用いることができる。
【００６１】
また、本実施の形態の表示装置がマトリクス状に配列された複数の画素を備える場合、行毎に画素における容量素子１０２への画像データの書き込み動作（図１（Ｂ）の期間Ｔ１１、期間Ｔ１３、期間Ｔ１５、及び期間Ｔ１７における動作）を行い、全ての画素において一括で画素における液晶素子１０４への電荷の移動動作（図１（Ｂ）の期間Ｔ１２、期間Ｔ１４、及び期間Ｔ１６における動作）を行うことが好ましい。これにより、画素における液晶素子１０４への電荷の移動動作に必要な時間を短くすることができる。
【００６２】
図１（Ａ）及び図１（Ｂ）を用いて説明したように、本実施の形態の表示装置は、画素に第１のトランジスタと、第２のトランジスタと、液晶素子と、画像信号ＩＭＧのデータを一時的に保持する機能を有する容量素子と、を備え、第１のトランジスタがオン状態になることにより、容量素子に画像信号ＩＭＧのデータ電圧が印加され、第２のトランジスタがオン状態になることにより、容量素子に蓄積された電荷が液晶素子に移動し、液晶素子に画像信号ＩＭＧのデータ電圧が印加される構成である。該構成にすることにより、画素により表示を行っている間に、画素に次の画像データを書き込むことができる。これにより、表示期間を短くすることなく、一画像を表示させるために必要な時間を短くすることができるため、表示装置の動作速度を向上させることができる。
【００６３】
また、本実施の形態の表示装置は、画素に画像信号ＩＭＧが入力される画像信号線としての機能を有する第１の導電層と、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し、平面視の画素において、第１の導電層と間隔を空けて、即ち離間し、且つ並置して設けられた第２の導電層と、を含む構造である。該構造にすることにより、画素において、画像信号線と走査信号線との重畳部の数を少なくすることができるため、画像信号線の寄生容量を低減することができ、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。
【００６４】
（実施の形態２）
本実施の形態では、上記実施の形態１に示す表示装置における画素の構造例について説明する。
【００６５】
上記実施の形態１に示す表示装置における画素は、例えばトランジスタなどの半導体素子が設けられた第１の基板（アクティブマトリクス基板ともいう）と、第２の基板（対向基板ともいう）と、アクティブマトリクス基板と対向基板との間に設けられた液晶層と、を含む。
【００６６】
さらに、上記実施の形態１に示す表示装置における、アクティブマトリクス基板の構造例について、図２を用いて説明する。図２は、上記実施の形態１に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図２（Ａ）は平面模式図であり、図２（Ｂ）は、図２（Ａ）における線分Ａ１−Ｂ１の断面模式図であり、図２（Ｃ）は、図２（Ａ）における線分Ｃ１−Ｄ１の断面模式図である。
【００６７】
図２（Ａ）乃至図２（Ｃ）に示すアクティブマトリクス基板は、基板２０１と、導電層２１１と、導電層２１２と、導電層２１３と、絶縁層２２１と、半導体層２３１と、半導体層２３２と、導電層２４１と、導電層２４２と、導電層２４３と、導電層２４４と、導電層２４５と、酸化物絶縁層２５１と、保護絶縁層２６１と、平坦化絶縁層２７１と、導電層２８１と、を備える。
【００６８】
導電層２１１乃至導電層２１３は、基板２０１の一表面に設けられる。導電層２１１は、走査信号ＳＣＮ１１が入力される走査信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０１のゲートとしての機能を有する。また、導電層２１２は、図１（Ａ）に示す容量素子１０２の第４の電極としての機能を有し、且つ、電圧Ｖａが入力される配線としての機能を有する。また、導電層２１３は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０３のゲートとしての機能を有する。
【００６９】
絶縁層２２１は、導電層２１１乃至導電層２１３を介して基板２０１の一表面に設けられる。絶縁層２２１は、図１（Ａ）に示すトランジスタ１０１のゲート絶縁層としての機能を有し、図１（Ａ）に示す容量素子１０２の誘電体層としての機能を有し、図１（Ａ）に示すトランジスタ１０３のゲート絶縁層としての機能を有する。
【００７０】
半導体層２３１は、絶縁層２２１を介して導電層２１１の上に設けられる。半導体層２３１は、図１（Ａ）に示すトランジスタ１０１のチャネル形成層としての機能を有する。
【００７１】
半導体層２３２は、絶縁層２２１を介して導電層２１３の上に設けられる。半導体層２３２は、図１（Ａ）に示すトランジスタ１０３のチャネル形成層としての機能を有する。
【００７２】
導電層２４１は、半導体層２３１に電気的に接続される。導電層２４１は、画像信号ＩＭＧが入力される画像信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０１のソース及びドレインの一方としての機能を有する。
【００７３】
導電層２４２は、半導体層２３１及び半導体層２３２に電気的に接続される。また、導電層２４２は、絶縁層２２１を介して導電層２１２の上に設けられる。導電層２４２は、図１（Ａ）に示すトランジスタ１０１のソース及びドレインの他方としての機能を有し、図１（Ａ）に示す容量素子１０２の第３の電極としての機能を有し、図１（Ａ）に示すトランジスタ１０３のソース及びドレインの一方としての機能を有する。
【００７４】
導電層２４３は、半導体層２３２に電気的に接続される。導電層２４３は、図１（Ａ）に示すトランジスタ１０３のソース及びドレインの他方としての機能を有する。
【００７５】
導電層２４４は、絶縁層２２１を介して導電層２１２の上に設けられ、絶縁層２２１に設けられた開口部を介して導電層２１２に電気的に接続される。導電層２４４は、電圧Ｖａが入力される配線としての機能を有する。
【００７６】
導電層２４５は、絶縁層２２１を介して導電層２１３の上に設けられ、絶縁層２２１に設けられた開口部を介して導電層２１３に電気的に接続される。導電層２４５は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する。
【００７７】
酸化物絶縁層２５１は、半導体層２３１、半導体層２３２、及び導電層２４１乃至導電層２４５を介して絶縁層２２１の上に設けられる。
【００７８】
保護絶縁層２６１は、酸化物絶縁層２５１の上に設けられる。
【００７９】
平坦化絶縁層２７１は、保護絶縁層２６１の上に設けられる。
【００８０】
導電層２８１は、平坦化絶縁層２７１の上に設けられ、且つ酸化物絶縁層２５１、保護絶縁層２６１、及び平坦化絶縁層２７１を貫通して設けられた開口部を介して導電層２４３に電気的に接続される。導電層２８１は、図１（Ａ）に示す液晶素子１０４の第１の電極としての機能を有する。
【００８１】
さらに、図２（Ａ）乃至図２（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層２１３及び導電層２４５の全てが、導電層２４１と間隔を空けて設けられた構造、即ち、導電層２１３及び導電層２４５が、導電層２４１と離間し且つ並置された構造、又は導電層２１３及び導電層２４５が、導電層２４１と重畳しない構造である。また、図２（Ａ）乃至図２（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層２１２及び導電層２４４の全てが、導電層２４１と間隔を空けて設けられた構造、即ち、導電層２１２及び導電層２４４が、導電層２４１と離間し且つ並置された構造、又は導電層２１２及び導電層２４４が、導電層２４１と重畳しない構造である。
【００８２】
さらに、本実施の形態の表示装置における画素の構造例について、図３を用いて説明する。図３は、本実施の形態の表示装置の画素の構造例を示す断面模式図である。
【００８３】
図３に示す表示装置は、図２（Ａ）乃至図２（Ｃ）に示すアクティブマトリクス基板に加え、基板３０１と、導電層３１１と、絶縁層３２１と、液晶層３３１と、を備える。
【００８４】
図３に示す表示装置は、導電層２８１を介して平坦化絶縁層２７１の上に絶縁層２９１を備える。
【００８５】
導電層３１１は、基板３０１の一表面に設けられる。導電層３１１は、図１（Ａ）に示す液晶素子１０４の第２の電極としての機能を有する。
【００８６】
絶縁層３２１は、導電層３１１の一表面に設けられる。
【００８７】
液晶層３３１は、絶縁層２９１及び絶縁層３２１を介して導電層２８１及び導電層３１１の間に設けられる。液晶層３３１は、図１（Ａ）に示す液晶素子１０４の液晶層としての機能を有する。
【００８８】
基板２０１及び基板３０１としては、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００８９】
また、基板２０１及び基板３０１として、セラミック基板、石英基板、又はサファイア基板などの基板を用いることもできる。また、基板２０１及び基板３０１として、結晶化ガラス基板を用いることもできる。また、基板２０１及び基板３０１として、プラスチック基板を用いることもできる。また、基板２０１及び基板３０１として、シリコンなどの半導体基板を用いることもできる。
【００９０】
導電層２１１乃至導電層２１３としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層２１１乃至導電層２１３に適用可能な材料の層の積層により、導電層２１１乃至導電層２１３を構成することもできる。
【００９１】
絶縁層２２１としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層２２１に適用可能な材料の層の積層により絶縁層２２１を構成することもできる。絶縁層２２１に適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層２２１を構成することができる。
【００９２】
半導体層２３１及び半導体層２３２としては、元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層又は酸化物半導体層を用いることができる。図２（Ａ）乃至図２（Ｃ）では、一例として半導体層２３１及び半導体層２３２として酸化物半導体層を用いた場合について示している。酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。二元系金属酸化物としては、Ｉｎ−Ｇａ−Ｏ系金属酸化物、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などが挙げられる。また、酸化物半導体としては、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ２を含む酸化物を用いることもできる。また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物にＩｎとＧａとＺｎ以外の元素が含まれていてもよい。
【００９３】
また、該酸化物半導体としては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される金属酸化物も挙げられる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ又は複数の金属元素を示す。Ｍとしては、例えばＧａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどがある。
【００９４】
なお、半導体層２３１及び半導体層２３２として、元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層を用いてもよい。
【００９５】
導電層２４１乃至導電層２４５としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層２４１乃至導電層２４５に適用可能な材料の層の積層により導電層２４１乃至導電層２４５のそれぞれを構成することもできる。
【００９６】
例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層２４１乃至導電層２４５を構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層２４１乃至導電層２４５を構成することもできる。また、ヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導電層２４１乃至導電層２４５を構成することにより、耐熱性を向上させることができる。
【００９７】
また、導電層２４１乃至導電層２４５として、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、若しくは酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。
【００９８】
酸化物絶縁層２５１としては、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層２５１に適用可能な材料の層の積層により酸化物絶縁層２５１を構成することもできる。
【００９９】
保護絶縁層２６１としては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層２６１に適用可能な材料の層の積層により保護絶縁層２６１を構成することもできる。
【０１００】
平坦化絶縁層２７１としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また、平坦化絶縁層２７１としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。また、平坦化絶縁層２７１に適用可能な材料の層の積層により平坦化絶縁層２７１を構成することもできる。
【０１０１】
導電層２８１及び導電層３１１としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅともいう）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。また、導電層２８１及び導電層３１１に適用可能な材料の層を積層して導電層２８１又は導電層３１１を構成してもよい。
【０１０２】
また、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて導電層２８１及び導電層３１１を形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１Ω・ｃｍ以下であることが好ましい。
【０１０３】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【０１０４】
絶縁層２９１及び絶縁層３２１としては、絶縁層２２１に適用可能な材料の層を用いることができる。また、絶縁層２２１に適用可能な材料の層を積層して絶縁層２９１及び絶縁層３２１を構成してもよい。
【０１０５】
液晶層３３１としては、例えば、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを用いることができる。
【０１０６】
図２及び図３を用いて説明したように、上記実施の形態の表示装置における画素は、第１のトランジスタ及び第２のトランジスタがボトムゲート型のトランジスタであり、画像信号が入力される画像信号線（例えば図２（Ａ）乃至図２（Ｃ）に示す導電層２４１）と、走査信号（走査信号ＳＣＮ１２）が入力される走査信号線（例えば図２（Ａ）乃至図２（Ｃ）に示す導電層２１３、又は導電層２１３及び導電層２４５）が、平面視の画素において、互いに間隔を空けて設けられた（離間し且つ並置されて設けられた）構造である。該構造にすることにより、画素において、第１の導電層と第２の導電層との重畳部をなくすことができるため、画像信号線の寄生容量を低減することができ、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。
【０１０７】
（実施の形態３）
本実施の形態では、上記実施の形態２と異なるアクティブマトリクス基板の構造例について説明する。
【０１０８】
本実施の形態のアクティブマトリクス基板の構造例について、図４を用いて説明する。図４は、上記実施の形態１に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図４（Ａ）は平面模式図であり、図４（Ｂ）は、図４（Ａ）における線分Ａ２−Ｂ２の断面模式図であり、図４（Ｃ）は、図４（Ａ）における線分Ｃ２−Ｄ２の断面模式図である。
【０１０９】
図４（Ａ）乃至図４（Ｃ）に示すアクティブマトリクス基板は、半導体層４１１と、半導体層４１２と、導電層４２１と、導電層４２２と、導電層４２３と、絶縁層４３１と、導電層４４１と、導電層４４２と、導電層４４３と、平坦化絶縁層４５１と、導電層４６１と、を備える。
【０１１０】
半導体層４１１及び半導体層４１２は、基板４０１の一表面に設けられる。半導体層４１１は、図１（Ａ）に示すトランジスタ１０１のチャネル形成層としての機能を有する。
【０１１１】
導電層４２１は、半導体層４１１に電気的に接続される。導電層４２１は、画像信号ＩＭＧが入力される画像信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０１のソース及びドレインの一方としての機能を有する。
【０１１２】
導電層４２２は、半導体層４１１及び半導体層４１２に電気的に接続される。導電層４２２は、図１（Ａ）に示すトランジスタ１０１のソース及びドレインの他方としての機能を有し、且つ図１（Ａ）に示す容量素子１０２の第３の電極としての機能を有する。
【０１１３】
導電層４２３は、半導体層４１２に電気的に接続される。導電層４２３は、図１（Ａ）に示すトランジスタ１０３のソース及びドレインの他方としての機能を有する。
【０１１４】
導電層４２４は、基板４０１の上に設けられる。導電層４２４は、電圧Ｖａが入力される配線としての機能を有する。
【０１１５】
導電層４２５は、基板４０１の上に設けられる。導電層４２５は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する。
【０１１６】
絶縁層４３１は、半導体層４１１、半導体層４１２、及び導電層４２１乃至導電層４２５を介して基板４０１の上に設けられる。絶縁層４３１は、図１（Ａ）に示すトランジスタ１０１のゲート絶縁層としての機能を有し、図１（Ａ）に示す容量素子１０２の誘電体層としての機能を有し、図１（Ａ）に示すトランジスタ１０３のゲート絶縁層としての機能を有する。
【０１１７】
導電層４４１は、絶縁層４３１を介して半導体層４１１の上に設けられる。導電層４４１は、走査信号ＳＣＮ１１が入力される走査信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０１のゲートとしての機能を有する。
【０１１８】
導電層４４２は、絶縁層４３１を介して導電層４２２及び導電層４２４の上に設けられ、絶縁層４３１に設けられた開口部を介して導電層４２４に電気的に接続される。導電層４４２は、図１（Ａ）に示す容量素子１０２の第４の電極としての機能を有する。
【０１１９】
導電層４４３は、絶縁層４３１を介して、半導体層４１２、導電層４２４、及び導電層４２５の上に設けられ、絶縁層４３１に設けられた開口部を介して導電層４２５に電気的に接続される。導電層４４３は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し、且つ図１（Ａ）に示すトランジスタ１０３のゲートとしての機能を有する。
【０１２０】
平坦化絶縁層４５１は、導電層４４１乃至導電層４４３を介して絶縁層４３１の上に設けられる。
【０１２１】
導電層４６１は、平坦化絶縁層４５１の上に設けられ、絶縁層４３１及び平坦化絶縁層４５１を貫通して設けられた開口部を介して導電層４２３に電気的に接続される。導電層４６１は、図１（Ａ）に示す液晶素子１０４の第１の電極としての機能を有する。
【０１２２】
さらに、図４（Ａ）乃至図４（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層４２５及び導電層４４３の全てが、導電層４２１と間隔を空けて設けられた構造、即ち、導電層４２５及び導電層４４３が、導電層４２１と重畳しない構造である。また、図４（Ａ）乃至図４（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層４２４及び導電層４４２の全てが、導電層４２１と間隔を空けて設けられた構造、即ち、導電層４２４及び導電層４４２が導電層４２１と重畳しない構造である。
【０１２３】
基板４０１としては、例えば基板２０１及び基板３０１に適用可能な基板を用いることができる。
【０１２４】
半導体層４１１及び半導体層４１２としては、例えば半導体層２３１及び半導体層２３２に適用可能な半導体層を用いることができる。
【０１２５】
導電層４２１乃至導電層４２５としては、例えば導電層２４１乃至導電層２４５に適用可能な導電層を用いることができる。
【０１２６】
導電層４４１乃至導電層４４３としては、例えば導電層２１１乃至導電層２１３に適用可能な導電層を用いることができる。
【０１２７】
平坦化絶縁層４５１としては、例えば平坦化絶縁層２７１に適用可能な層を用いることができる。
【０１２８】
導電層４６１としては、例えば導電層２８１及び導電層３１１に適用可能な導電材料の層を用いることができる。
【０１２９】
図４を用いて説明したように、上記実施の形態の表示装置におけるアクティブマトリクス基板の構造例は、第１のトランジスタ及び第２のトランジスタがトップゲート型のトランジスタであり、画像信号ＩＭＧが入力される画像信号線（例えば図４（Ａ）乃至図４（Ｃ）に示す導電層４２１）と、走査信号ＳＣＮ１２が入力される走査信号線（例えば図４（Ａ）乃至図４（Ｃ）に示す導電層４４３、又は導電層４２４及び導電層４４３）が、平面視の画素において、互いに間隔を空けて設けられた（離間し且つ並置して設けられた）構造である。該構造にすることにより、画素において、第１の導電層と第２の導電層との重畳部をなくすことができるため、画像信号線の寄生容量を低減することができる。よって、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。
【０１３０】
（実施の形態４）
本実施の形態では、上記実施の形態とは異なるフィールドシーケンシャル駆動型表示装置について説明する。
【０１３１】
本実施の形態の表示装置は、画素を具備する。さらに画素には、１フレーム期間中のサブフレーム期間毎に異なる色の光が入射する。
【０１３２】
さらに、本実施の形態の表示装置における画素の回路構成例について、図５を用いて説明する。図５は、本実施の形態の表示装置における画素を説明するための図である。
【０１３３】
まず、本実施の形態の表示装置における画素の回路構成例について、図５（Ａ）を用いて説明する。
【０１３４】
図５（Ａ）に示す画素は、トランジスタ５０１と、容量素子５０２と、トランジスタ５０３と、液晶素子５０４と、トランジスタ５０５と、を備える。
【０１３５】
トランジスタ５０１のソース及びドレインの一方には、画像信号ＩＭＧが入力され、トランジスタ５０１のゲートには、走査信号ＳＣＮ１１が入力される。
【０１３６】
容量素子５０２は、２つの電極を有し、容量素子５０２の２つの電極のうちの一方の電極は、トランジスタ５０１のソース及びドレインの他方に電気的に接続され、容量素子５０２の２つの電極のうちの他方の電極には、電圧Ｖａが入力される。容量素子５０２は、画像信号ＩＭＧに基づく電荷を一時的に保持しておく保持容量としての機能を有する。容量素子５０２の容量は、液晶素子５０４の容量に応じて設定すればよい。
【０１３７】
トランジスタ５０３のソース及びドレインの一方は、トランジスタ５０１のソース及びドレインの他方に電気的に接続され、トランジスタ５０３のゲートには、走査信号ＳＣＮ１２が入力される。
【０１３８】
液晶素子５０４は、第１の電極及び第２の電極を有し、液晶素子５０４の第１の電極は、トランジスタ５０３のソース及びドレインの他方に電気的に接続され、液晶素子５０４の第２の電極には、電圧Ｖｂが入力される。
【０１３９】
トランジスタ５０５のソース及びドレインの一方には、電圧Ｖｃが入力され、トランジスタ５０５のソース及びドレインの他方は、液晶素子５０４の第１の電極に電気的に接続され、トランジスタ５０５のゲートには、走査信号ＳＣＮ１３が入力される。トランジスタ５０５は、液晶素子５０４の電圧をリセットするためのリセット用トランジスタとしての機能を有し、電圧Ｖｃは、所定の値の電圧であり、リセット電圧ともいう。
【０１４０】
トランジスタ５０１、トランジスタ５０３、及びトランジスタ５０５としては、上記実施の形態１に示す画素のトランジスタと同様に、例えば元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層又は酸化物半導体層を含むトランジスタを用いることができる。該半導体層及び該酸化物半導体層は、トランジスタのチャネル形成層としての機能を有する。該半導体層及び該酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。
【０１４１】
さらに、画素は、画像信号ＩＭＧが入力される画像信号線と、走査信号ＳＣＮ１２が入力される走査信号線と、走査信号ＳＣＮ１３が入力される走査信号線を有し、画像信号線及び走査信号ＳＣＮ１２が入力される走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号ＳＣＮ１２が入力される走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号ＳＣＮ１２が入力される走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。また、画像信号線及び走査信号ＳＣＮ１３が入力される走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号ＳＣＮ１３が入力される走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号ＳＣＮ１３が入力される走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。
【０１４２】
なお、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層がトランジスタ５０１のソース及びドレインの一方としての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層が、別途設けられた画像信号線としての機能を有し且つトランジスタ５０１のソース及びドレインの一方としての機能を有する導電層に電気的に接続される構成にしてもよい。
【０１４３】
また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する導電層がトランジスタ５０３のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し且つトランジスタ５０３のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。
【０１４４】
また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１３が入力される走査信号線としての機能を有する導電層がトランジスタ５０５のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号ＳＣＮ１３が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号ＳＣＮ１３が入力される走査信号線としての機能を有し且つトランジスタ５０５のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。
【０１４５】
なお、本実施の形態の表示装置の画素を、液晶素子５０４に並列接続で電気的に接続された保持容量を備える構成にしてもよい。
【０１４６】
次に、本実施の形態の表示装置における画素の駆動方法例として、図５（Ａ）に示す画素の駆動方法例について、図５（Ｂ）を用いて説明する。なお、ここでは、一例として１フレーム期間における動作について説明する。
【０１４７】
図５（Ｂ）に示すように、まず期間Ｔ２１では、走査信号ＳＣＮ１１のパルスがトランジスタ５０１のゲートに入力される。
【０１４８】
このとき、トランジスタ５０１がオン状態になり、容量素子５０２の第３の電極に第１の色Ｃ１の画像データＤ＿Ｃ１を表す画像信号ＩＭＧが入力され、容量素子５０２に画像データＤ＿Ｃ１に基づいた電圧が印加される。また、トランジスタ５０３及びトランジスタ５０５はオフ状態である。
【０１４９】
次に、期間Ｔ２２において、走査信号ＳＣＮ１３のパルスがトランジスタ５０５のゲートに入力される。
【０１５０】
このときトランジスタ５０５はオン状態になり、液晶素子５０４の第１の電極の電圧がリセットされる。また、トランジスタ５０１は、オフ状態になる。また、トランジスタ５０３はオフ状態である。
【０１５１】
次に、期間Ｔ２３において、走査信号ＳＣＮ１２のパルスがトランジスタ５０３のゲートに入力される。
【０１５２】
このとき、トランジスタ５０３がオン状態になる。また、トランジスタ５０１及びトランジスタ５０５がオフ状態になる。よって、容量素子５０２の第３の電極に蓄積された電荷が液晶素子５０４の第１の電極に移動し、液晶素子５０４に画像データＤ＿Ｃ１に基づいた電圧が印加される。
【０１５３】
次に、期間Ｔ２４において、トランジスタ５０３がオフ状態になり、液晶素子５０４が画像データＤ＿Ｃ１に基づく透過率で第１の色Ｃ１の光を透過することにより、画素の表示状態が設定される。
【０１５４】
また、期間Ｔ２４において、走査信号ＳＣＮ１１のパルスがトランジスタ５０１のゲートに入力される。これにより、トランジスタ５０１がオン状態になり、容量素子５０２の第３の電極に第２の色Ｃ２の画像データＤ＿Ｃ２を表す画像信号ＩＭＧが入力され、容量素子５０２に画像データＤ＿Ｃ２に基づいた電圧が印加される。また、トランジスタ５０３及びトランジスタ５０５は、オフ状態である。
【０１５５】
次に、期間Ｔ２５において、液晶素子５０４への光の入射が停止し、走査信号ＳＣＮ１３のパルスがトランジスタ５０５のゲートに入力される。
【０１５６】
このとき、トランジスタ５０５はオン状態になり、液晶素子５０４の第１の電極の電圧がリセットされる。また、トランジスタ５０１は、オフ状態になり、トランジスタ５０３は、オフ状態のままである。
【０１５７】
次に、期間Ｔ２６において、走査信号ＳＣＮ１２のパルスがトランジスタ５０３のゲートに入力される。
【０１５８】
このとき、トランジスタ５０３がオン状態になる。また、トランジスタ５０５はオフ状態になる。また、トランジスタ５０１は、オフ状態のままである。よって、容量素子５０２の第３の電極に蓄積された電荷が液晶素子５０４の第１の電極に移動し、液晶素子５０４に画像データＤ＿Ｃ２に基づいた電圧が印加される。また、液晶素子５０４への光の入射は停止状態のままである。
【０１５９】
次に、期間Ｔ２７において、トランジスタ５０３がオフ状態になり、第２の色Ｃ２の光が液晶素子５０４に入射し、液晶素子５０４が画像データＤ＿Ｃ２に基づく透過率で第２の色Ｃ２の光を透過することにより、画素の表示状態が設定される。また、トランジスタ５０５は、オフ状態のままである。
【０１６０】
また、期間Ｔ２７において、走査信号ＳＣＮ１１のパルスがトランジスタ５０１のゲートに入力される。
【０１６１】
このとき、トランジスタ５０１がオン状態になり、容量素子５０２の第３の電極に第３の色Ｃ３の画像データＤ＿Ｃ３を表す画像信号ＩＭＧが入力され、容量素子５０２に画像データＤ＿Ｃ３に基づいた電圧が印加される。
【０１６２】
次に、期間Ｔ２８において、液晶素子５０４への光の入射が停止し、走査信号ＳＣＮ１３のパルスがトランジスタ５０５のゲートに入力される。
【０１６３】
このとき、トランジスタ５０５はオン状態になり、液晶素子５０４の第１の電極の電圧がリセットされる。また、トランジスタ５０１は、オフ状態になる。また、トランジスタ５０３は、オフ状態のままである。
【０１６４】
次に、期間Ｔ２９において、走査信号ＳＣＮ１２のパルスがトランジスタ５０３のゲートに入力される。
【０１６５】
このとき、トランジスタ５０３がオン状態になる。よって、容量素子５０２の第３の電極に蓄積された電荷が液晶素子５０４の第１の電極に移動し、液晶素子５０４に画像データＤ＿Ｃ３に基づいた電圧が印加される。また、トランジスタ５０１は、オフ状態のままである。また、トランジスタ５０５がオフ状態になる。
【０１６６】
次に、期間Ｔ３０において、トランジスタ５０３がオフ状態になり、第３の色Ｃ３の光が液晶素子５０４に入射し、液晶素子５０４が画像データＤ＿Ｃ３に基づく透過率で第３の色Ｃ３の光を透過することにより、画素の表示状態が設定される。また、トランジスタ５０５は、オフ状態のままである。
【０１６７】
また、期間Ｔ３０において、走査信号ＳＣＮ１１のパルスがトランジスタ５０１のゲートに入力される。
【０１６８】
このとき、トランジスタ５０１がオン状態になり、容量素子５０２の第３の電極に次の色の画像データＤ＿ＮＸを表す画像信号ＩＭＧが入力され、容量素子５０２に画像データＤ＿ＮＸに基づいた電圧が印加される。以上により、１フレーム期間においてフルカラー画像を表示させる。以上が図５（Ａ）に示す画素の駆動方法例である。
【０１６９】
また、本実施の形態の表示装置がマトリクス状に配列された複数の画素を有する場合、行毎に画素における容量素子５０２への画像データの書き込み動作（図５（Ｂ）の期間Ｔ２１、期間Ｔ２４、期間Ｔ２７、及び期間Ｔ３０における動作）を行い、全ての画素において一括で画素における液晶素子５０４に印加される電圧のリセット動作（図５（Ｂ）の期間Ｔ２２、期間Ｔ２５、及び期間Ｔ２８における動作）及び液晶素子５０４への電荷の移動動作（図５（Ｂ）の期間Ｔ２３、期間Ｔ２６、及び期間Ｔ２９における動作）を行うことが好ましい。これにより、画素における液晶素子５０４への電荷の移動動作に必要な時間を短くすることができる。
【０１７０】
図５（Ａ）及び図５（Ｂ）を用いて説明したように、本実施の形態の表示装置は、画素に第１のトランジスタと、第２のトランジスタと、液晶素子と、画像信号ＩＭＧのデータを一時的に保持する機能を有する容量素子と、液晶素子に印加される電圧をリセットするための第３のトランジスタと、を備え、第１のトランジスタがオン状態になることにより、容量素子に画像信号ＩＭＧのデータ電圧が印加され、第３のトランジスタがオン状態になることにより、液晶素子に印加される電圧を基準の値にリセットし、その後第２のトランジスタがオン状態になることにより、容量素子に蓄積された電荷が液晶素子に移動し、液晶素子に画像信号ＩＭＧのデータ電圧が印加される構成である。該構成にすることにより、画素により表示を行っている間に、画素に次の画像データを書き込むことができる。これにより、表示期間を短くすることなく、一画像を表示させるために必要な時間を短くすることができるため、表示装置の動作速度を向上させることができる。
【０１７１】
さらに、液晶素子に印加される電圧をリセットするための第３のトランジスタを備えることにより、画像信号ＩＭＧの電圧を設定する際の制約を低減することができる。例えば、液晶素子に印加される電圧がリセットされない場合、当該液晶素子に印加される電圧は、容量素子に保持される電荷のみならず液晶素子自身が保持している電圧に応じて決まる。即ち、新たに液晶素子に所望のデータ電圧を印加するためには、その前の期間において印加されたデータ電圧に鑑みて画像信号ＩＭＧの電圧を設定する必要がある。例えば、液晶素子に５Ｖを印加する場合に、前の期間において液晶素子に印加された電圧が０Ｖであるか又は１０Ｖであるかによって画像信号ＩＭＧの電圧を別途制御する必要がある。これに対し、液晶素子に印加される電圧がリセットされる場合、該液晶素子に印加される電圧を、前の期間において印加されたデータ電圧とは、独立に設定することができる。そのため、画像信号ＩＭＧの電圧を設定する際の制約を低減することができる。
【０１７２】
（実施の形態５）
本実施の形態では、上記実施の形態４に示す表示装置の画素の構造例について説明する。
【０１７３】
上記実施の形態４に示す表示装置における画素は、例えばアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板と対向基板との間に設けられた液晶層と、を含む。
【０１７４】
さらに、上記実施の形態４に示す表示装置における、アクティブマトリクス基板の構造例について、図６を用いて説明する。図６は、上記実施の形態４に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図６（Ａ）は、平面模式図であり、図６（Ｂ）は、図６（Ａ）における線分Ａ３−Ｂ３の断面模式図であり、図６（Ｃ）は、図６（Ａ）における線分Ｃ３−Ｄ３の断面模式図である。
【０１７５】
図６（Ａ）乃至図６（Ｃ）に示すアクティブマトリクス基板は、導電層６１１と、導電層６１２と、導電層６１３と、導電層６１４と、絶縁層６２１と、半導体層６３１と、半導体層６３２と、半導体層６３３と、導電層６４１と、導電層６４２と、導電層６４３と、導電層６４４と、導電層６４５と、導電層６４６と、導電層６４７と、酸化物絶縁層６５１と、保護絶縁層６６１と、平坦化絶縁層６７１と、導電層６８１と、を備える。
【０１７６】
導電層６１１乃至導電層６１４は、基板６０１の一表面に設けられる。導電層６１１は、走査信号ＳＣＮ１１が入力される走査信号線としての機能を有し、且つ図５（Ａ）に示すトランジスタ５０１のゲートとしての機能を有する。また、導電層６１２は、図５（Ａ）に示す容量素子５０２の第４の電極としての機能を有し、且つ電圧Ｖａが入力される配線としての機能を有する。また、導電層６１３は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有し、且つ図５（Ａ）に示すトランジスタ５０３のゲートとしての機能を有する。また、導電層６１４は、走査信号ＳＣＮ１３が入力される走査信号線としての機能を有し、且つ図５（Ａ）に示すトランジスタ５０５のゲートとしての機能を有する。
【０１７７】
絶縁層６２１は、導電層６１１乃至導電層６１４を介して基板６０１の一表面に設けられる。絶縁層６２１は、図５（Ａ）に示すトランジスタ５０１のゲート絶縁層としての機能を有し、図５（Ａ）に示す容量素子５０２の誘電体層としての機能を有し、図５（Ａ）に示すトランジスタ５０３のゲート絶縁層としての機能を有し、図５（Ａ）に示すトランジスタ５０５のゲート絶縁層としての機能を有する。
【０１７８】
半導体層６３１は、絶縁層６２１を介して導電層６１１の上に設けられる。半導体層６３１は、図５（Ａ）に示すトランジスタ５０１のチャネル形成層としての機能を有する。
【０１７９】
半導体層６３２は、絶縁層６２１を介して導電層６１３の上に設けられる。半導体層６３２は、図５（Ａ）に示すトランジスタ５０３のチャネル形成層としての機能を有する。
【０１８０】
半導体層６３３は、絶縁層６２１を介して導電層６１４の上に設けられる。半導体層６３３は、図５（Ａ）に示すトランジスタ５０５のチャネル形成層としての機能を有する。
【０１８１】
導電層６４１は、半導体層６３１に電気的に接続される。導電層６４１は、画像信号ＩＭＧが入力される画像信号線としての機能を有し、且つ図５（Ａ）に示すトランジスタ５０１のソース及びドレインの一方としての機能を有する。また、図６（Ａ）乃至図６（Ｃ）に示すように、本実施の形態の表示装置は、導電層６４１が、半導体層６３３に電気的に接続され、さらに導電層６４１が、リセット電圧（電圧Ｖｃ）が入力される配線としての機能を有し、且つ図５（Ａ）に示すトランジスタ５０５のソース及びドレインの一方としての機能を有する構成にすることもできる。
【０１８２】
導電層６４２は、半導体層６３１及び半導体層６３２に電気的に接続される。また、導電層６４２は、絶縁層６２１を介して導電層６１２の上に設けられる。導電層６４２は、図５（Ａ）に示すトランジスタ５０１のソース及びドレインの他方としての機能を有し、図５（Ａ）に示す容量素子５０２の第３の電極としての機能を有し、図５（Ａ）に示すトランジスタ５０３のソース及びドレインの一方としての機能を有する。
【０１８３】
導電層６４３は、半導体層６３２に電気的に接続される。導電層６４３は、図５（Ａ）に示すトランジスタ５０３のソース及びドレインの他方としての機能を有する。
【０１８４】
導電層６４４は、絶縁層６２１を介して導電層６１２の上に設けられ、絶縁層６２１に設けられた開口部を介して導電層６１２に電気的に接続される。導電層６４４は、電圧Ｖａが入力される配線としての機能を有する。
【０１８５】
導電層６４５は、絶縁層６２１を介して導電層６１３の上に設けられ、絶縁層６２１に設けられた開口部を介して導電層６１３に電気的に接続される。導電層６４５は、走査信号ＳＣＮ１２が入力される走査信号線としての機能を有する。
【０１８６】
導電層６４６は、半導体層６３３に電気的に接続される。導電層６４６は、図５（Ａ）に示すトランジスタ５０５のソース及びドレインの他方としての機能を有する。
【０１８７】
導電層６４７は、絶縁層６２１を介して導電層６１４の上に設けられ、絶縁層６２１に設けられた開口部を介して導電層６１４に電気的に接続される。
【０１８８】
酸化物絶縁層６５１は、半導体層６３１乃至半導体層６３３及び導電層６４１乃至導電層６４７を介して絶縁層６２１の上に設けられる。
【０１８９】
保護絶縁層６６１は、酸化物絶縁層６５１の上に設けられる。
【０１９０】
平坦化絶縁層６７１は、保護絶縁層６６１の上に設けられる。
【０１９１】
導電層６８１は、平坦化絶縁層６７１の上に設けられ、酸化物絶縁層６５１、保護絶縁層６６１、及び平坦化絶縁層６７１を貫通して設けられた第１の開口部を介して導電層６４３に電気的に接続され、酸化物絶縁層６５１、保護絶縁層６６１、及び平坦化絶縁層６７１を貫通して設けられた第２の開口部を介して導電層６４６に電気的に接続される。導電層６８１は、図５（Ａ）に示す液晶素子５０４の第１の電極としての機能を有する。
【０１９２】
さらに、図６（Ａ）乃至図６（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層６１３及び導電層６４５の全てが、導電層６４１と間隔を空けて設けられた構造、即ち、導電層６１３及び導電層６４５が、導電層６４１と離間し且つ並置された構造、又は導電層６１３及び導電層６４５が、導電層６４１と重畳しない構造である。また、図６（Ａ）乃至図６（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層６１４及び導電層６４７の全てが、導電層６４１と間隔を空けて設けられた構造、即ち、導電層６１４及び導電層６４７が導電層６４１と離間し且つ並置された構造、又は導電層６１４及び導電層６４７が、導電層６４１と重畳しない構造である。また、図６（Ａ）乃至図６（Ｃ）に示すアクティブマトリクス基板は、平面視において、導電層６１２及び導電層６４４の全てが、導電層６４１と間隔を空けて設けられた構造、即ち、導電層６１２及び導電層６４４が導電層６４１と離間し且つ並置された構造、又は導電層６１２及び導電層６４４が導電層６４１と重畳しない構造である。
【０１９３】
さらに、本実施の形態の表示装置における画素の構造例について、図７を用いて説明する。図７は、本実施の形態の表示装置の画素の構造例を示す断面模式図である。
【０１９４】
図７に示す表示装置は、図６（Ａ）乃至図６（Ｃ）に示すアクティブマトリクス基板と、基板７０１と、導電層７１１と、絶縁層７２１と、液晶層７３１と、を備える。
【０１９５】
図７に示す表示装置は、導電層６８１を介して平坦化絶縁層６７１の上に絶縁層６９１を備える。
【０１９６】
導電層７１１は、基板７０１の一表面に設けられる。
【０１９７】
絶縁層７２１は、導電層７１１の一表面に設けられる。
【０１９８】
液晶層７３１は、絶縁層６９１及び絶縁層７２１を介して導電層６８１及び導電層７１１の間に設けられる。
【０１９９】
なお、図５（Ａ）に示す液晶素子５０４は、導電層６８１、導電層７１１、及び液晶層７３１により構成される。
【０２００】
基板６０１及び基板７０１としては、図２（Ａ）乃至図２（Ｃ）に示す基板２０１及び基板３０１に適用可能な基板を用いることができる。
【０２０１】
導電層６１１乃至導電層６１４としては、図２（Ａ）乃至図２（Ｃ）に示す導電層２１１乃至導電層２１３に適用可能な導電層を用いることができる。
【０２０２】
絶縁層６２１としては、図２（Ａ）乃至図２（Ｃ）に示す絶縁層２２１に適用可能な層を用いることができる。
【０２０３】
半導体層６３１乃至半導体層６３３としては、図２（Ａ）乃至図２（Ｃ）に示す半導体層２３１及び半導体層２３２に適用可能な半導体層を用いることができる。図６（Ａ）乃至図６（Ｃ）では、一例として、半導体層６３１乃至半導体層６３３に酸化物半導体層を用いた場合について示している。
【０２０４】
導電層６４１乃至導電層６４７としては、図２（Ａ）乃至図２（Ｃ）に示す導電層２４１乃至導電層２４５に適用可能な導電層を用いることができる。
【０２０５】
酸化物絶縁層６５１としては、図２（Ａ）乃至図２（Ｃ）に示す酸化物絶縁層２５１に適用可能な層を用いることができる。
【０２０６】
保護絶縁層６６１としては、図２（Ａ）乃至図２（Ｃ）に示す保護絶縁層２６１に適用可能な層を用いることができる。
【０２０７】
平坦化絶縁層６７１としては、図２（Ａ）乃至図２（Ｃ）に示す平坦化絶縁層２７１に適用可能な層を用いることができる。
【０２０８】
導電層６８１及び導電層７１１としては、例えば図２（Ａ）乃至図２（Ｃ）に示す導電層２８１に適用可能な導電材料の層を用いることができる。
【０２０９】
絶縁層６９１及び絶縁層７２１としては、図２（Ａ）乃至図２（Ｃ）に示す絶縁層２２１に適用可能な材料の層を用いることができる。
【０２１０】
液晶層７３１としては、図３に示す液晶層３３１に適用可能な材料の層を用いることができる。
【０２１１】
図６を用いて説明したように、上記実施の形態の表示装置における画素は、第１のトランジスタ乃至第３のトランジスタがボトムゲート型のトランジスタであり、画像信号ＩＭＧが入力される画像信号線（例えば図６（Ａ）乃至図６（Ｃ）に示す導電層６４１）と、走査信号ＳＣＮ１２が入力される走査信号線（例えば図６（Ａ）乃至図６（Ｃ）に示す導電層６１３、又は導電層６１３及び導電層６４５）とが、平面視の画素において、互いに間隔を空けて設けられた（離間し且つ並置されて設けられた）構造である。また、上記実施の形態の表示装置における画素は、画像信号ＩＭＧが入力される画像信号線と走査信号ＳＣＮ１３が入力される走査信号線（例えば図６（Ａ）乃至図６（Ｃ）に示す導電層６１４、又は導電層６１４及び導電層６４７）とが、互いに間隔を空けて設けられた（離間し且つ並置されて設けられた）構造である。該構造にすることにより、画素において、画像信号線と走査信号線との重畳部を少なくすることができるため、画像信号線の寄生容量を低減することができる。よって、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。
【０２１２】
上記実施の形態の表示装置における画素は、画像信号線としての機能を有する導電層とリセット信号が入力される配線としての機能を有する導電層を共通の導電層とする構造である。該構造にすることにより、画像信号ＩＭＧによりデータが入力されない期間（例えば図５（Ｂ）における期間Ｔ２２、期間Ｔ２５、及び期間Ｔ２８）において、該導電層に入力される電圧をリセット電圧として用いることができるため、配線数を低減することができる。
【０２１３】
なお、本実施の形態の表示装置の画素において、第１のトランジスタ乃至第３のトランジスタをトップゲート型構造にすることもできる。
【０２１４】
（実施の形態６）
本実施の形態では、上記実施の形態の表示装置の画素におけるトランジスタの作製方法例について説明する。
【０２１５】
本実施の形態のトランジスタの作製方法例として、図２（Ａ）乃至図２（Ｃ）に示すトランジスタ（図１（Ａ）に示すトランジスタ１０１に対応するトランジスタ）の作製方法例について、図８及び図９を用いて説明する。図８及び図９は、図２（Ａ）乃至図２（Ｃ）に示すトランジスタの作製方法例を示す断面模式図である。
【０２１６】
まず、基板２０１を準備し、基板２０１の上に第１の導電膜を形成する。
【０２１７】
なお、基板２０１の一例としてガラス基板を用いる。
【０２１８】
また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材料の膜の積層膜により、第１の導電膜を構成することもできる。
【０２１９】
次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことにより導電層２１１を形成し、第１のレジストマスクを除去する。
【０２２０】
なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２２１】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは、複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。
【０２２２】
次に、導電層２１１の上に絶縁層２２１を形成する。
【０２２３】
例えば、高密度プラズマＣＶＤ法を用いて絶縁層２２１を形成することができる。例えばμ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、絶縁層２２１の形成方法として好ましい。高密度プラズマＣＶＤ法を用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。
【０２２４】
また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層２２１を形成することもできる。また、絶縁層２２１の形成後に熱処理を行ってもよい。絶縁層２２１の形成後に熱処理を行うことにより絶縁層２２１の質、酸化物半導体との界面特性を改質させることができる。
【０２２５】
次に、絶縁層２２１の上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜２３０を形成する。例えば、スパッタリング法を用いて酸化物半導体膜２３０を形成することができる。
【０２２６】
なお、酸化物半導体膜２３０を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層２２１の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０２２７】
例えば、半導体層２３１に適用可能な酸化物半導体材料を用いて酸化物半導体膜２３０を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜２３０を形成する。この段階での断面模式図が図８（Ａ）に相当する。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜２３０を形成することもできる。
【０２２８】
スパッタリング法を用いて酸化物半導体膜２３０を作製するためのターゲットとしては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０２２９】
なお、酸化物半導体膜２３０を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０２３０】
また、酸化物半導体膜２３０を形成する前に、スパッタリング装置の予備加熱室で導電層２１１が形成された基板２０１、又は導電層２１１及び絶縁層２２１が形成された基板２０１を加熱し、基板２０１に吸着した水素、水分などの不純物を脱離し排気することが好ましい。上記予備加熱室での加熱により、絶縁層２２１及び酸化物半導体膜２３０への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室には、例えばクライオポンプなどの排気手段を設けることが好ましい。また、この上記予備加熱室での加熱を省略することもできる。また、酸化物絶縁層２５１の成膜前に、導電層２４１及び導電層２４２まで形成した基板２０１にも同様に上記予備加熱室での加熱を行ってもよい。
【０２３１】
また、スパッタリング法を用いて酸化物半導体膜２３０を形成する場合、減圧状態に保持された成膜室内に基板２０１を保持し、基板２０１の温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とする。基板２０１の温度を高くすることにより、形成する酸化物半導体膜２３０に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜２３０の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層２２１の上に酸化物半導体膜２３０を成膜する。
【０２３２】
なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子及び炭素原子の一つ又は複数を含む化合物などを排気することができ、成膜室で形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、コールドトラップを設けたターボポンプを用いることもできる。
【０２３３】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。
【０２３４】
次に、第２のフォトリソグラフィ工程により酸化物半導体膜２３０の上に第２のレジストマスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜２３０のエッチングを行うことにより、酸化物半導体膜２３０を島状の酸化物半導体層に加工し、第２のレジストマスクを除去する。
【０２３５】
なお、絶縁層２２１にコンタクトホールを形成する場合、酸化物半導体膜２３０を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。
【０２３６】
例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜２３０のエッチングを行うことができる。ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、エッチング液としてＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０２３７】
次に、酸化物半導体層に加熱処理を行う。上記加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。上記加熱処理の温度は、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、島状の酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、島状の酸化物半導体層への水や水素の再混入を防ぎ、半導体層２３１を得る（図８（Ｂ）参照）。
【０２３８】
なお、加熱処理装置としては、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いてもよい。加熱処理装置としては、例えばＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。
【０２３９】
例えば、上記加熱処理として、ＧＲＴＡ装置を用いて６５０℃〜７００℃に加熱した不活性ガス中に、島状の半導体層まで形成された基板２０１を移動させて入れ、数分間加熱した後、該基板２０１を移動させて加熱した不活性ガス中から出す方式のＧＲＴＡを行ってもよい。
【０２４０】
なお、上記加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
【０２４１】
また、上記加熱処理で島状の酸化物半導体層を加熱した後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、上記加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、即ち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少した酸素を供給することによって、半導体層２３１を高純度化させる。
【０２４２】
また、島状の酸化物半導体層に加工する前の酸化物半導体膜２３０に上記加熱処理装置により加熱処理を行うこともできる。この場合には、上記加熱処理後に、酸化物半導体膜２３０まで形成された基板２０１を上記加熱処理装置から取り出し、島状の酸化物半導体層に加工する。
【０２４３】
また、上記以外にも、酸化物半導体膜２３０の形成後であれば、上記加熱処理を行ってもよい。例えば、半導体層２３１の上に導電層２４１及び導電層２４２を形成した後、又は導電層２４１及び導電層２４２の上に酸化物絶縁層２５１を形成した後に上記加熱処理を行ってもよい。
【０２４４】
また、絶縁層２２１にコンタクトホールを形成する場合、上記加熱処理を行う前にコンタクトホールを形成してもよい。
【０２４５】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領域）、即ち、膜表面に対して垂直にｃ軸配向した結晶領域を有する膜を用いて半導体層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成する。さらに第２の加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全体を結晶化させる。その結果、膜厚の厚い結晶領域を有する酸化物半導体膜を用いて半導体層２３１を形成することができる。
【０２４６】
次に、絶縁層２２１及び半導体層２３１の上に第２の導電膜を形成する。
【０２４７】
第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の導電膜を形成することができる。
【０２４８】
次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層２４１及び導電層２４２を形成した後、第３のレジストマスクを除去する（図８（Ｃ）参照）。
【０２４９】
なお、導電層２４１及び導電層２４２を形成する際に、第２の導電膜を用いて他の配線を形成することもできる。
【０２５０】
また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。半導体層２３１の上で隣り合う導電層２４１の下端部と導電層２４２の下端部との間隔幅により、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、第３のレジストマスクの形成の際にチャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、上記実施の形態のフィールドシーケンシャル駆動型表示装置の動作速度を向上させることができる。
【０２５１】
なお、第２の導電膜のエッチングを行う場合、該エッチングによる半導体層２３１の分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第２の導電膜のみエッチングが行われ、半導体層２３１は、全くエッチングが行われないという条件を得ることは難しく、第２の導電膜のエッチングの際に半導体層２３１は一部のみエッチングが行われ、溝部（凹部）を有する半導体層２３１となることもある。
【０２５２】
本実施の形態では、第２の導電膜の一例としてチタン膜を用い、半導体層２３１の一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２５３】
次に、半導体層２３１、導電層２４１、及び導電層２４２の上に酸化物絶縁層２５１を形成する。このとき酸化物絶縁層２５１は、半導体層２３１の上面の一部に接する。
【０２５４】
酸化物絶縁層２５１は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層２５１に水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層２５１に水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層２５１ができるだけ水素を含まない層になるように、酸化物絶縁層２５１の作製方法として水素を用いない方法を用いることが望ましい。
【０２５５】
本実施の形態では、酸化物絶縁層２５１の一例として、スパッタリング法を用いて膜厚２００ｎｍの酸化シリコン膜を形成する。成膜時の基板２０１の温度は、室温以上３００℃以下とすればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。
【０２５６】
また、酸化物絶縁層２５１を形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
【０２５７】
また、酸化物絶縁層２５１を形成する際に用いるスパッタリングガスは、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０２５８】
また、酸化物絶縁層２５１を形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している半導体層２３１の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、半導体層２３１の上面の一部に接する酸化物絶縁層２５１を形成することが好ましい。
【０２５９】
さらに、不活性ガス雰囲気下又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば、上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理を行うと、半導体層２３１の上面の一部が酸化物絶縁層２５１と接した状態で加熱される。
【０２６０】
以上の工程を経ることによって、水素、水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。
【０２６１】
以上の工程でトランジスタが形成される（図９（Ａ）参照）。
【０２６２】
また、酸化物絶縁層２５１として欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって半導体層２３１中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層２５１に拡散させ、半導体層２３１中に含まれる該不純物をより低減させることができる。
【０２６３】
また、酸化物絶縁層２５１の上にさらに保護絶縁層２６１を形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成することにより保護絶縁層２６１を形成することができる。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層２６１の形成に用いられる絶縁膜の成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層２６１を形成する（図９（Ｂ）参照）。
【０２６４】
本実施の形態では、酸化物絶縁層２５１まで形成された基板２０１を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層２６１を形成する。この場合においても、酸化物絶縁層２５１と同様に、処理室内の残留水分を除去しつつ保護絶縁層２６１を成膜することが好ましい。
【０２６５】
保護絶縁層２６１の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上がトランジスタの作製方法の一例である。
【０２６６】
図８及び図９を用いて説明したように、熱処理により高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層を作製し、該酸化物半導体層を用いてトランジスタを作製することができる。
【０２６７】
また、高純度化された酸化物半導体層は、水素等の不純物（ドナー又はアクセプタ）に由来するキャリアの数が極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。よって、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下にすること、さらには、チャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下にすることができる。
【０２６８】
例えば、チャネル形成層としての機能を有する酸化物半導体層を含むトランジスタを画素に用いることにより、トランジスタのオフ電流による、保持容量となる容量素子（例えば図１（Ａ）に示す容量素子１０２、図５（Ａ）に示す容量素子５０２、及び液晶素子に並列接続で電気的に接続される容量素子）及び液晶素子に印加される電圧の変動を抑制することができる。
【０２６９】
（実施の形態７）
本実施の形態では、チャネル形成層としての機能を有する高純度化された酸化物半導体層を含むトランジスタの一例について説明する。
【０２７０】
高純度化された酸化物半導体層を用いたトランジスタのオフ電流は、上述したように測定器の検出限界である１×１０−１３Ａ以下である。そこで、特性評価用素子を作製し、正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について、以下に説明する。
【０２７１】
電流測定方法に用いた特性評価用回路について、図１０を用いて説明する。図１０は、電流測定方法に用いた特性評価用回路の構成を示す回路図である。
【０２７２】
図１０に示す特性評価用素子は、３つの測定系８０１を備える。３つ測定系８０１は、互いに並列接続で電気的に接続される。
【０２７３】
測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、トランジスタ８１４と、トランジスタ８１５と、を備える。なお、トランジスタ８１１及びトランジスタ８１２には、一例として実施の形態６に従って作製したトランジスタを使用した。
【０２７４】
トランジスタ８１１のソース及びドレインの一方には、電圧Ｖ１１が入力され、トランジスタ８１１のゲートには、電圧Ｖｅｘｔ＿ｂ１が入力される。電圧Ｖｅｘｔ＿ｂ１は、トランジスタ８１１のオン状態又はオフ状態を制御する電圧である。
【０２７５】
トランジスタ８１２のソース及びドレインの一方は、トランジスタ８１１のソース及びドレインの他方に電気的に接続され、トランジスタ８１２のソース及びドレインの他方には、電圧Ｖ１２が入力され、トランジスタ８１２のゲートには、電圧Ｖｅｘｔ＿ｂ２が入力される。電圧Ｖｅｘｔ＿ｂ２は、トランジスタ８１２のオン状態又はオフ状態を制御する電圧である。
【０２７６】
容量素子８１３は、２つの電極を有し、容量素子８１３の２つの電極のうちの一方の電極は、トランジスタ８１１のソース及びドレインの他方に電気的に接続され、容量素子８１３の２つの電極のうちの他方の電極は、トランジスタ８１２のソース及びドレインの他方に電気的に接続される。
【０２７７】
トランジスタ８１４のソース及びドレインの一方には、電圧Ｖ１１が入力され、トランジスタ８１４のゲートは、トランジスタ８１４のソース及びドレインの一方に電気的に接続される。
【０２７８】
トランジスタ８１５のソース及びドレインの一方は、トランジスタ８１４のソース及びドレインの他方に電気的に接続され、トランジスタ８１５のソース及びドレインの他方には、電圧Ｖ１２が入力される。なお、容量素子８１３の第３の電極と、トランジスタ８１１のソース及びドレインの他方、トランジスタ８１２のソース及びドレインの一方、及びトランジスタ８１５のゲートとの接続箇所をノードＡともいう。
【０２７９】
なお、測定系８０１は、トランジスタ８１４のソース及びドレインの他方とトランジスタ８１５のソース及びドレインの一方との接続箇所の電圧を出力電圧Ｖｏｕｔとして出力する。
【０２８０】
次に、図１０に示す測定系を用いた電流測定方法について説明する。
【０２８１】
まず、トランジスタのオフ電流を測定するために電位差を付与する初期化期間の概略について説明する。初期化期間においては、電圧Ｖｅｘｔ＿ｂ１の値をトランジスタ８１１がオン状態になる値にし、トランジスタ８１１をオン状態にし、ノードＡに電圧Ｖ１１を与える。ここで、電圧Ｖ１１は、例えば高電源電圧Ｖｄｄとする。また、トランジスタ８１２をオフ状態にしておく。
【０２８２】
その後、電圧Ｖｅｘｔ＿ｂ１をトランジスタ８１１がオフ状態になる値にし、トランジスタ８１１をオフ状態にする。さらにトランジスタ８１１をオフ状態にした後に、電圧Ｖ１１を低電源電圧Ｖｓｓとする。ここでも、トランジスタ８１２はオフ状態にしておく。また、電圧Ｖ１２は電圧Ｖ１１と同じ電圧とする。以上により、初期化期間が終了する。初期化期間が終了した状態では、ノードＡとトランジスタ８１１のソース及びドレインの一方との間に電位差が生じ、また、ノードＡとトランジスタ８１２のソース及びドレインの他方との間に電位差が生じることになるため、トランジスタ８１１及びトランジスタ８１２には僅かに電荷が流れる。つまり、オフ電流が発生する。
【０２８３】
なお、高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧である。
【０２８４】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８１１のソース及びドレインの一方とトランジスタ８１２のソース及びドレインの他方との電位差は低電源電圧Ｖｓｓに固定しておく。一方で、測定期間中は、上記ノードＡの電圧は固定しない（浮遊状態とする）。これにより、トランジスタ８１２のソース及びドレインの間に電流が流れ、時間の経過と共にノードＡに蓄積する電荷量が変動する。そして、ノードＡに蓄積される電荷量の変動に伴って、ノードＡの電圧が変動する。つまり、出力電圧Ｖｏｕｔも変動する。
【０２８５】
さらに、初期化期間及びその後の測定期間における各電圧の関係について、図１１を用いて説明する。図１１は、初期化期間及びその後の測定期間における各電圧の関係を説明するためのタイミングチャートである。
【０２８６】
図１１に示すように、初期化期間において、まず、電圧Ｖｅｘｔ＿ｂ２の値を、トランジスタ８１２がオン状態になる値にする。これにより、ノードＡの電圧は、電圧Ｖ１２と同等の値になる。その後、電圧Ｖｅｘｔ＿ｂ２の値を、トランジスタ８１２がオフ状態になる値にして、トランジスタ８１２をオフ状態とする。さらに、電圧Ｖｅｘｔ＿ｂ１の値を、トランジスタ８１１がオン状態となる値にする。これによって、ノードＡの電圧は電圧Ｖ１１と同等の値になる。その後、電圧Ｖｅｘｔ＿ｂ１の値を、トランジスタ８１１がオフ状態となる値にする。これによって、ノードＡが浮遊状態となり、初期化期間が終了する。
【０２８７】
その後の測定期間においては、電圧Ｖ１１及び電圧Ｖ１２の値を、ノードＡに電荷が流れ込む値、又はノードＡから電荷が流れ出す値とする。ここでは、電圧Ｖ１１及び電圧Ｖ１２の電位差を低電源電圧Ｖｓｓにする。ただし、出力電圧Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的に電圧Ｖ１１を高電源電圧Ｖｄｄとすることがある。なお、電圧Ｖ１１を高電源電圧Ｖｄｄとする期間は、測定に影響を与えない程度の短期間とする。
【０２８８】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに蓄積する電荷量が変動し、これに従ってノードＡの電圧が変動する。これは、トランジスタ８１５のゲートの電圧が変動することを意味するから、時間の経過と共に、出力電圧Ｖｏｕｔも変化する。
【０２８９】
得られた出力電圧Ｖｏｕｔからトランジスタのオフ電流を算出する方法について、以下に説明する。
【０２９０】
トランジスタのオフ電流の算出の前に、ノードＡの電圧ＶＡと、出力電圧Ｖｏｕｔとの関係を求めておく。これにより、出力電圧ＶｏｕｔからノードＡの電圧ＶＡを求めることができる。上述の関係から、ノードＡの電圧ＶＡは、出力電圧Ｖｏｕｔの関数として次式のように表すことができる。
【０２９１】
【数１】
2011227477.tif 000003
【０２９２】
また、ノードＡの電荷ＱＡは、ノードＡの電圧ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８１３の容量とそれ以外の容量の和である。
【０２９３】
【数２】
2011227477.tif 000004
【０２９４】
ノードＡに流れる電流ＩＡは、ノードＡに流れ込む電荷（又はノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【０２９５】
【数３】
2011227477.tif 000005
【０２９６】
このように、ノードＡに電気的に接続される容量ＣＡと、出力電圧Ｖｏｕｔから、ノードＡに流れる電流ＩＡを求めることができる。
【０２９７】
以上に示す方法により、オフ状態においてトランジスタのオフ電流を測定することができる。
【０２９８】
本実施の形態では、高純度化した酸化物半導体層を用いてトランジスタ８１１及びトランジスタ８１２を作製した。各トランジスタのチャネル長（Ｌ）とチャネル幅（Ｗ）の比は、Ｌ／Ｗ＝１／５とした。また、並列された各測定系８０１において、容量素子８１３の容量値をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０２９９】
なお、本実施の形態に係る測定では、高電源電圧Ｖｄｄ＝５Ｖ、低電源電圧Ｖｓｓ＝０Ｖとした。また、測定期間においては、電圧Ｖ１１を原則として低電源電圧Ｖｓｓとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけ電圧Ｖ１１を高電源電圧Ｖｄｄとして、出力電圧Ｖｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【０３００】
図１２に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示す。９０時間程度までの電圧変化の様子が確認できる。
【０３０１】
図１３には、上記電流測定によって算出されたトランジスタのオフ電流を示す。なお、図１３は、ソース及びドレインの間の電圧Ｖと、トランジスタのオフ電流Ｉとの関係を表すものである。図１３から、ソース及びドレインの間の電圧が４Ｖの条件において、トランジスタのオフ電流は、約４０ｚＡ／μｍであることが分かる。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かる。なお、１ｚＡは１０−２１Ａを表す。
【０３０２】
さらに、上記トランジスタの温度が８５℃のときの上記電流測定によって算出されたオフ電流について図１４に示す。図１４は、８５℃のときのソース及びドレインの間の電圧Ｖと、トランジスタのオフ電流Ｉとの関係を示す図である。図１４から、ソース及びドレインの間の電圧が３．１Ｖの条件において、トランジスタのオフ電流は、１００ｚＡ／μｍ以下であることが分かる。
【０３０３】
以上、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さくなることがわかる。
【０３０４】
（実施の形態８）
本実施の形態では、フィールドシーケンシャル駆動型表示装置の構成例についてさらに説明する。
【０３０５】
本実施の形態の表示装置の構成例について、図１５を用いて説明する。図１５は、本実施の形態の表示装置の構成例を示すブロック図である。
【０３０６】
図１５に示す表示装置は、第１の走査信号出力回路（ＳＣＮ１ＯＵＴともいう）９０１ａと、第２の走査信号出力回路（ＳＣＮ２ＯＵＴともいう）９０１ｂと、画像信号出力回路（ＩＭＧＯＵＴともいう）９０２と、光源部９０３と、画素９０４ｋと、を具備する。
【０３０７】
第１の走査信号出力回路９０１ａは、走査信号ＳＣＮ１１を出力する機能を有する。
【０３０８】
第２の走査信号出力回路９０１ｂは、走査信号ＳＣＮ１２を出力する機能を有する。なお、図２の走査信号出力回路９０１ｂの配置は、図１５に示す配置に限定されない。
【０３０９】
なお、第１の走査信号出力回路９０１ａ及び第２の走査信号出力回路９０１ｂは、画素と同一工程により作製することができる。これにより製造工程を簡略にすることができる。
【０３１０】
画像信号出力回路９０２は、画像信号ＩＭＧを出力する機能を有する。画像信号出力回路９０２は、第１の走査信号出力回路９０１ａにより選択された画素９０４ｋに画像信号ＩＭＧを出力する。画像信号出力回路９０２としては、例えばシフトレジスタ及びアナログスイッチを用いて構成される。
【０３１１】
光源部９０３は、画素部９０４に光を入射する機能を有する。光源部９０３としては、例えばバックライト、サイドライト、又はフロントライトなどを用いることができる。光源部９０３は、例えば光源及び光源の動作を制御する光源制御回路により構成される。光源としては、例えばＲＧＢにより表される色の光源、又はシアン、マゼンタ、イエローにより表される色の光源を用いることができる。該光源としては、例えば発光素子（例えば発光ダイオードなど）を用いることができる。光源部としては、光源の色を時間毎に切り替えることができるものが好ましい。また光源として上記色の光源に加え、白色の発光素子（例えばＬＥＤ）を用いることもできる。
【０３１２】
画素９０４ｋとしては、例えば上記実施の形態の表示装置に示す構造の画素を適用することができる。画素９０４ｋは、走査信号線を介して走査信号ＳＣＮ１１及び走査信号ＳＣＮ１２が入力され、入力された走査信号ＳＣＮ１１に従って、画像信号線を介して画像信号ＩＭＧが入力され、入力された走査信号ＳＣＮ１２に従って、画像信号ＩＭＧに応じた表示状態になる機能を有する。
【０３１３】
図１５を用いて説明したように、本実施の形態の表示装置は、第１の走査信号出力回路、第２の走査信号出力回路、画像信号出力回路、光源部、及び画素を具備する構成である。該構成とすることにより、光源部によりサブフレーム期間毎に異なる色の光を画素部に入射してフィールドシーケンシャル駆動を行うことができる。
【０３１４】
なお、上記実施の形態４に示すように、画素がリセット用トランジスタを備える場合には、該リセット用トランジスタのゲートに走査信号ＳＣＮ１３を出力する第３の走査信号出力回路を設けてもよい。
【０３１５】
（実施の形態９）
本実施の形態では、上記実施の形態におけるフィールドシーケンシャル駆動型表示装置を備えた電子機器について説明する。
【０３１６】
本実施の形態の電子機器の構成例について、図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）、図１６（Ｄ）、図１６（Ｅ）、及び図１６（Ｆ）を用いて説明する。図１６（Ａ）乃至図１６（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。
【０３１７】
図１６（Ａ）に示す電子機器は、携帯型情報通信端末である。図１６（Ａ）に示す携帯型情報通信端末は、少なくとも表示部１００１を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１００１に用いることにより、携帯型情報通信端末の動作速度を向上させることができる。
【０３１８】
図１６（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図１６（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１を有し、さらに図１６（Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を備える構成にすることもできる。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１１０１に用いることにより、情報案内端末の動作速度を向上させることができる。
【０３１９】
図１６（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１６（Ｃ）に示すノート型パーソナルコンピュータは、筐体１２０１と、表示部１２０２と、スピーカ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子１２０６と、キーボード１２０７と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１２０２に用いることにより、ノート型パーソナルコンピュータの動作速度を向上させることができる。
【０３２０】
図１６（Ｄ）に示す電子機器は、携帯型遊技機である。図１６（Ｄ）に示す携帯型遊技機は、表示部１３０１と、表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作ボタン１３０８と、センサ１３０９と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１３０１に用いることにより、携帯型遊技機の動作速度を向上させることができる。
【０３２１】
図１６（Ｅ）に示す電子機器は、電子書籍である。図１６（Ｅ）に示す電子書籍は、少なくとも筐体１４０１と、筐体１４０３と、表示部１４０５と、表示部１４０７と、軸部１４１１と、を備える。
【０３２２】
筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１６（Ｅ）に示す電子書籍は、該軸部１４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示部１４０５は、筐体１４０１に組み込まれ、表示部１４０７は、筐体１４０３に組み込まれる。また、表示部１４０５及び表示部１４０７の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の表示部で一続きの画像を表示する構成としてもよい。表示部１４０５及び表示部１４０７を異なる画像を表示する構成にすることにより、例えば右側の表示部（図１６（Ｅ）では表示部１４０５）に文章画像を表示し、左側の表示部（図１６（Ｅ）では表示部１４０７）に画像を表示することができる。
【０３２３】
また、図１６（Ｅ）に示す電子書籍は、筐体１４０１又は筐体１４０３に操作部などを備えてもよい。例えば、図１６（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作キー１４２３と、スピーカ１４２５と、を備える構成にすることもできる。図１６（Ｅ）に示す電子書籍は、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１６（Ｅ）に示す電子書籍の表示部１４０５及び表示部１４０７、又は表示部１４０５又は表示部１４０７にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１６（Ｅ）に示す電子書籍の筐体１４０１及び筐体１４０３の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１６（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
【０３２４】
また、上記実施の形態のフィールドシーケンシャル駆動型表示装置を、表示部１４０５及び表示部１４０７、又は表示部１４０５若しくは表示部１４０７に搭載することができる。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１４０５及び表示部１４０７、又は表示部１４０５若しくは表示部１４０７に用いることにより、電子書籍の動作速度を向上させることができる。
【０３２５】
また、図１６（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。
【０３２６】
図１６（Ｆ）に示す電子機器は、ディスプレイである。図１６（Ｆ）に示すディスプレイは、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５０８と、支持台１５０９と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１５０２に用いることにより、ディスプレイの動作速度を向上させることができる。
【０３２７】
図１７に示す電子機器は、テレビジョン装置である。図１７に示すテレビジョン装置は、筐体１６０１と、表示部１６０３と、を備える。表示部１６０３は、筐体１６０１に組み込まれている。図１７に示すテレビジョン装置は、表示部１６０３により、映像を表示することができる。また、図１７に示すテレビジョン装置は、一例としてスタンド１６０５により筐体１６０１が支持された構成である。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部１６０３に用いることにより、テレビジョン装置の動作速度を向上させることができる。
【０３２８】
なお、図１７に示すように、筐体１６０１に備えられた操作スイッチや、別体のリモコン操作機１６１０により図１７に示すテレビジョン装置を操作することができる。リモコン操作機１６１０に備えられた操作キー１６０９により、図１７に示すテレビジョン装置のチャンネルや音量の操作を行うことができ、表示部１６０３に表示させる画像を操作することができる。また、当該リモコン操作機１６１０が出力する情報を表示する表示部１６０７をリモコン操作機１６１０に設けてもよい。
【０３２９】
なお、図１７に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機を備えることにより一般のテレビ放送の受信を行うことができる。また、モデムを介してテレビジョン装置を有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこともできる。
【０３３０】
また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流変換回路と、を用いて構成される電源回路を備える構成にしてもよい。これにより外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用することができるため、利便性を向上させることができる。
【０３３１】
また、本実施の形態の電子機器は、表示部にタッチパネル機能を付加させてもよい。タッチパネル機能は、例えば表示部にタッチパネルユニットを搭載する又は画素に光検出回路を設けることにより付加させることができる。
【０３３２】
上記実施の形態に示す表示装置を電子機器の表示部に搭載することにより、電子機器の動作速度を向上させることができる。
【符号の説明】
【０３３３】
１０１    トランジスタ
１０２    容量素子
１０３    トランジスタ
１０４    液晶素子
２０１    基板
２１１    導電層
２１２    導電層
２１３    導電層
２２１    絶縁層
２３０    酸化物半導体膜
２３１    半導体層
２３２    半導体層
２４１    導電層
２４２    導電層
２４３    導電層
２４４    導電層
２４５    導電層
２５１    酸化物絶縁層
２６１    保護絶縁層
２７１    平坦化絶縁層
２８１    導電層
２９１    絶縁層
３０１    基板
３１１    導電層
３２１    絶縁層
３３１    液晶層
４０１    基板
４１１    半導体層
４１２    半導体層
４２１    導電層
４２２    導電層
４２３    導電層
４２４    導電層
４２５    導電層
４３１    絶縁層
４４１    導電層
４４２    導電層
４４３    導電層
４５１    平坦化絶縁層
４６１    導電層
５０１    トランジスタ
５０２    容量素子
５０３    トランジスタ
５０４    液晶素子
５０５    トランジスタ
６０１    基板
６１１    導電層
６１２    導電層
６１３    導電層
６１４    導電層
６２１    絶縁層
６３１    半導体層
６３２    半導体層
６３３    半導体層
６４１    導電層
６４２    導電層
６４３    導電層
６４４    導電層
６４５    導電層
６４６    導電層
６４７    導電層
６５１    酸化物絶縁層
６６１    保護絶縁層
６７１    平坦化絶縁層
６８１    導電層
６９１    絶縁層
７０１    基板
７１１    導電層
７２１    絶縁層
７３１    液晶層
８０１    測定系
８１１    トランジスタ
８１２    トランジスタ
８１３    容量素子
８１４    トランジスタ
８１５    トランジスタ
９０１ａ    走査信号出力回路
９０１ｂ    走査信号出力回路
９０２    画像信号出力回路
９０３    光源部
９０４    画素部
９０４ｋ    画素
１００１    表示部
１００２    操作部
１１０１    表示部
１１０２    操作ボタン
１１０３    外部入力端子
１２０１    筐体
１２０２    表示部
１２０３    スピーカ
１２０４    ＬＥＤランプ
１２０５    ポインティングデバイス
１２０６    接続端子
１２０７    キーボード
１３０１    表示部
１３０２    表示部
１３０３    スピーカ
１３０４    接続端子
１３０５    ＬＥＤランプ
１３０６    マイクロフォン
１３０７    記録媒体読込部
１３０８    操作ボタン
１３０９    センサ
１４０１    筐体
１４０３    筐体
１４０５    表示部
１４０７    表示部
１４１１    軸部
１４２１    電源ボタン
１４２３    操作キー
１４２５    スピーカ
１５０１    筐体
１５０２    表示部
１５０３    スピーカ
１５０４    ＬＥＤランプ
１５０５    操作ボタン
１５０６    接続端子
１５０７    センサ
１５０８    マイクロフォン
１５０９    支持台
１６０１    筐体
１６０３    表示部
１６０５    スタンド
１６０７    表示部
１６０９    操作キー
１６１０    リモコン操作機
【図１】
2011227477.tif 000006
【図２】
2011227477.tif 000007
【図３】
2011227477.tif 000008
【図４】
2011227477.tif 000009
【図５】
2011227477.tif 000010
【図６】
2011227477.tif 000011
【図７】
2011227477.tif 000012
【図８】
2011227477.tif 000013
【図９】
2011227477.tif 000014
【図１０】
2011227477.tif 000015
【図１１】
2011227477.tif 000016
【図１５】
2011227477.tif 000017
【図１６】
2011227477.tif 000018
【図１７】
2011227477.tif 000019
【図１２】
2011227477.tif 000020
【図１３】
2011227477.tif 000021
【図１４】
2011227477.tif 000022