(57)【要約】【課題】溝を有さないゲート絶縁膜から形成されたトランジスタと比べて電界効果移動度が良好なトランジスタ、その製造方法及び回路基板を提供する。【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成され、表面に複数の溝１４０を有するゲート絶縁膜１４と、ゲート絶縁膜１４の各溝１４０の底部１４２に接するように形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８に接触するとともにゲート絶縁膜１４の底部１４２を含む表面に形成された半導体膜としての有機半導体膜２０とを備えて概略構成されている。【選択図】図１
2011054720.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に形成されたゲート電極と、
前記基板上に前記ゲート電極を覆うように形成され、表面に少なくとも１つの溝を有するゲート絶縁膜と、
前記ゲート絶縁膜の前記少なくとも１つの溝の底部に接するように形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に接触するとともに前記ゲート絶縁膜の前記底部を含む表面に形成された半導体膜と、
を備えたトランジスタ。
【請求項２】
前記溝は、前記ソース電極及び前記ドレイン電極を結ぶように形成される請求項1に記載のトランジスタ。
【請求項３】
前記溝は、ソース電極及びドレイン電極間を直線で結ぶように形成される請求項２に記載のトランジスタ。
【請求項４】
前記ゲート絶縁膜の前記溝を除く表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である請求項１〜３のいずれか１項に記載のトランジスタ。
【請求項５】
前記ゲート絶縁膜は、表面処理部が形成される請求項１〜３のいずれか１項に記載のトランジスタ。
【請求項６】
前記表面処理部が前記溝を除く表面部分にある請求項５に記載のトランジスタ。
【請求項７】
前記表面処理部が前記溝部分にある請求項５に記載のトランジスタ。
【請求項８】
前記溝部分に比べて前記溝を除く表面部分が親液性である請求項１〜７のいずれか１項に記載のトランジスタ。
【請求項９】
前記溝を除く表面部分が親液性である請求項１〜８のいずれか１項に記載のトランジスタ。
【請求項１０】
前記溝部分が疎液性である請求項１〜９のいずれか１項に記載のトランジスタ。
【請求項１１】
前記表面処理部と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である請求項５に記載のトランジスタ。
【請求項１２】
ゲート電極及びゲート絶縁膜が形成された基板を準備する工程と、
前記基板上に形成された前記ゲート絶縁膜上に少なくとも１つの溝を形成する工程と、
前記ゲート絶縁膜の前記少なくとも１つの溝の底部に接するようにソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極に接触するとともに前記ゲート絶縁膜の前記底部を含む表面に半導体材料を含む溶液を塗布して半導体膜を形成する工程と、
を含むトランジスタの製造方法。
【請求項１３】
前記溝を形成する工程は、ソース電極及び前記ドレイン電極を結ぶように形成される請求項１２に記載のトランジスタの製造方法。
【請求項１４】
前記溝を形成する工程は、ソース電極及び前記ドレイン電極を直線で結ぶように形成される請求項１３に記載のトランジスタの製造方法。
【請求項１５】
前記ゲート絶縁膜の前記溝を除く表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である請求項１２〜１４のいずれか１項に記載のトランジスタの製造方法。
【請求項１６】
前記ゲート絶縁膜上に前記少なくとも１つの溝を形成する工程の後、前記ゲート絶縁膜の表面を洗浄する工程を含む請求項１２〜１５のいずれか１項に記載のトランジスタの製造方法。
【請求項１７】
前記半導体材料を含む溶液を塗布して前記半導体膜を形成する工程は、塗布法又は印刷法によって行われる請求項１２〜１６のいずれか１項に記載のトランジスタの製造方法。
【請求項１８】
前記ゲート電極及び前記ゲート絶縁膜が形成された前記基板を準備する工程の後、前記ゲート絶縁膜に表面処理部の形成を行う工程と、
前記基板上に形成された前記表面処理部及び前記ゲート絶縁膜上に少なくとも１つの溝を形成する工程を含む請求項１２〜１７のいずれか１項に記載のトランジスタの製造方法。
【請求項１９】
前記溝を除く表面部分に表面処理部の形成を行う工程を含む請求項１８に記載のトランジスタの製造方法。
【請求項２０】
前記溝部分に表面処理部の形成を行う工程を含む請求項１８又は１９に記載のトランジスタの製造方法。
【請求項２１】
前記溝部分に比べて前記溝を除く表面部分を親液性にする工程を含む請求項１８〜２０のいずれか１項に記載のトランジスタの製造方法。
【請求項２２】
前記溝を除く表面部分を親液性にする工程を含む請求項１８〜２１のいずれか１項に記載のトランジスタの製造方法。
【請求項２３】
前記溝部分を疎液性にする工程を含む請求項１８〜２２のいずれか１項に記載のトランジスタの製造方法。
【請求項２４】
前記表面処理部の表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である請求項１８〜２３のいずれか１項に記載のトランジスタの製造方法。
【請求項２５】
請求項１〜１１のいずれか１項に記載のトランジスタ、又は請求項１２〜２４のいずれか１項に記載のトランジスタの製造方法によって製造されてなるトランジスタ、を備えた回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、その製造方法及び回路基板に関する。
【背景技術】
【０００２】
従来の技術として、第１の表面エネルギー部、及び所定のエネルギーが付与されて第１の表面エネルギー部よりも表面エネルギーが高くなり、かつ、第１の表面エネルギー部との境界に沿って溝が形成された第２の表面エネルギー部を有する濡れ性変化層と、濡れ性変化層の第２の表面エネルギー部に形成された導電層とを有する積層構造体からなるトランジスタが知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２６８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、溝を有さないゲート絶縁膜から形成されたトランジスタと比べて電界効果移動度が良好なトランジスタ、その製造方法及び回路基板を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様は、上記目的を達成するため、以下のトランジスタ、その製造方法及び回路基板を提供する。
【０００６】
［１］基板と、前記基板の表面に形成されたゲート電極と、前記基板上に前記ゲート電極を覆うように形成され、表面に少なくとも１つの溝を有するゲート絶縁膜と、前記ゲート絶縁膜の前記少なくとも１つの溝の底部に接するように形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極に接触するとともに前記ゲート絶縁膜の前記底部を含む表面に形成された半導体膜と、を備えたトランジスタ。
【０００７】
［２］前記溝は、前記ソース電極及び前記ドレイン電極を結ぶように形成される前記［１］に記載のトランジスタ。
【０００８】
［３］前記溝は、ソース電極及びドレイン電極間を直線で結ぶように形成される前記［２］に記載のトランジスタ。
【０００９】
［４］前記ゲート絶縁膜の前記溝を除く表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である前記［１］〜［３］のいずれか１項に記載のトランジスタ。
【００１０】
［５］前記ゲート絶縁膜は、表面処理部が形成される前記［１］〜［３］のいずれか１項に記載のトランジスタ。
【００１１】
［６］前記表面処理部が前記溝を除く表面部分にある前記［５］に記載のトランジスタ。
【００１２】
［７］前記表面処理部が前記溝部分にある前記［５］に記載のトランジスタ。
【００１３】
［８］前記溝部分に比べて前記溝を除く表面部分が親液性である前記［１］〜［７］のいずれか１項に記載のトランジスタ。
【００１４】
［９］前記溝を除く表面部分が親液性である前記［１］〜［８］のいずれか１項に記載のトランジスタ。
【００１５】
［１０］前記溝部分が疎液性である前記［１］〜［９］のいずれか１項に記載のトランジスタ。
【００１６】
［１１］前記表面処理部と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である前記［５］に記載のトランジスタ。
【００１７】
［１２］ゲート電極及びゲート絶縁膜が形成された基板を準備する工程と、前記基板上に形成された前記ゲート絶縁膜上に少なくとも１つの溝を形成する工程と、前記ゲート絶縁膜の前記少なくとも１つの溝の底部に接するようにソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極に接触するとともに前記ゲート絶縁膜の前記底部を含む表面に半導体材料を含む溶液を塗布して半導体膜を形成する工程と、を含むトランジスタの製造方法。
【００１８】
［１３］前記溝を形成する工程は、ソース電極及び前記ドレイン電極を結ぶように形成される前記［１２］に記載のトランジスタの製造方法。
【００１９】
［１４］前記溝を形成する工程は、ソース電極及び前記ドレイン電極を直線で結ぶように形成される前記［１３］に記載のトランジスタの製造方法。
【００２０】
［１５］前記ゲート絶縁膜の前記溝を除く表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である前記［１２］〜［１４］のいずれか１項に記載のトランジスタの製造方法。
【００２１】
［１６］前記ゲート絶縁膜上に前記少なくとも１つの溝を形成する工程の後、前記ゲート絶縁膜の表面を洗浄する工程を含む前記［１２］〜［１５］のいずれか１項に記載のトランジスタの製造方法。
【００２２】
［１７］前記半導体材料を含む溶液を塗布して前記半導体膜を形成する工程は、塗布法又は印刷法によって行われる前記［１２］〜［１６］のいずれか１項に記載のトランジスタの製造方法。
【００２３】
［１８］前記ゲート電極及び前記ゲート絶縁膜が形成された前記基板を準備する工程の後、前記ゲート絶縁膜に表面処理部の形成を行う工程と、前記基板上に形成された前記表面処理部及び前記ゲート絶縁膜上に少なくとも１つの溝を形成する工程を含む前記［１２］〜［１７］のいずれか１項に記載のトランジスタの製造方法。
【００２４】
［１９］前記溝を除く表面部分に表面処理部の形成を行う工程を含む前記［１８］に記載のトランジスタの製造方法。
【００２５】
［２０］前記溝部分に表面処理部の形成を行う工程を含む前記［１８］又は［１９］に記載のトランジスタの製造方法。
【００２６】
［２１］前記溝部分に比べて前記溝を除く表面部分を親液性にする工程を含む前記［１８］〜［２０］のいずれか１項に記載のトランジスタの製造方法。
【００２７】
［２２］前記溝を除く表面部分を親液性にする工程を含む前記［１８］〜［２１］のいずれか１項に記載のトランジスタの製造方法。
【００２８】
［２３］前記溝部分を疎液性にする工程を含む前記［１８］〜［２２］のいずれか１項に記載のトランジスタの製造方法。
【００２９】
［２４］前記表面処理部の表面と水の接触角と、前記溝の表面と水の接触角との差分が−１０〜＋２０°である前記［１８］〜［２３］のいずれか１項に記載のトランジスタの製造方法。
【００３０】
［２５］前記［１］〜［１１］のいずれか１項に記載のトランジスタ、又は前記［１２］〜［２４］のいずれか１項に記載のトランジスタの製造方法によって製造されてなるトランジスタ、を備えた回路基板。
【発明の効果】
【００３１】
請求項１に係る発明によれば、ゲート絶縁膜上に溝を有していない場合と比べて電界効果移動度が向上する。
【００３２】
請求項２に係る発明によれば、溝がソース電極及びドレイン電極間を結ばない場合と比べて電界効果移動度が向上する。 
【００３３】
請求項３に係る発明によれば、溝がソース電極及びドレイン電極間を直線的に結ばない場合と比べて電界効果移動度が向上する。
【００３４】
請求項４に係る発明によれば、ゲート絶縁膜の溝を除く表面と水の接触角と、溝の表面と水の接触角との差分が−１０〜＋２０°の範囲外である場合と比べて電界効果移動度が向上する。
【００３５】
請求項５に係る発明によれば、溝を除くゲート絶縁膜の表面に表面処理部が形成されない場合と比べて電界効果移動度が向上する。
【００３６】
請求項６に係る発明によれば、前記表面処理部が前記溝を除く表面部分にない場合と比べて電界効果移動度が向上する。   
【００３７】
請求項７に係る発明によれば、前記表面処理部が前記溝部分にない場合と比べて電界効果移動度が向上する。   
【００３８】
請求項８に係る発明によれば、前記溝部分に比べて前記溝を除く表面部分が親液性でない場合と比べて電界効果移動度が向上する。   
【００３９】
請求項９に係る発明によれば、前記溝を除く表面部分が親液性でない場合と比べて電界効果移動度が向上する。
【００４０】
請求項１０に係る発明によれば、前記溝部分が疎液性でない場合と比べて電界効果移動度が向上する。
【００４１】
請求項１１に係る発明によれば、ゲート絶縁膜の溝を除く表面に形成された表面処理部と水の接触角と、溝の表面と水の接触角との差分が−１０〜＋２０°の範囲外である場合と比べて電界効果移動度が向上する。
【００４２】
請求項１２に係る発明によれば、ゲート絶縁膜上に溝を有していない場合と比べて電界効果移動度が向上する。
【００４３】
請求項１３に係る発明によれば、ソース電極及びドレイン電極間を溝が結ばない場合と比べて電界効果移動度が向上する。
【００４４】
請求項１４に係る発明によれば、溝がソース電極及びドレイン電極間を直線的に結ばない場合と比べて電界効果移動度が向上する。
【００４５】
請求項１５に係る発明によれば、ゲート絶縁膜の溝を除く表面と水の接触角と、溝の表面と水の接触角との差分が−１０〜＋２０°の範囲外である場合と比べて電界効果移動度が向上する。
【００４６】
請求項１６に係る発明によれば、ゲート絶縁膜の表面を洗浄しない場合と比べて電界効果移動度が向上する。
【００４７】
請求項１７に係る発明によれば、塗布法又は印刷法以外の方法で行われる場合と比べて低温で半導体膜を形成することができる。
【００４８】
請求項１８に係る発明によれば、溝を除くゲート絶縁膜の表面に表面処理部が形成されない場合と比べて電界効果移動度が向上する。
【００４９】
請求項１９に係る発明によれば、前記溝を除く表面部分に表面処理部の形成を行う工程を含まない場合に比べて電界効果移動度が向上する。
【００５０】
請求項２０に係る発明によれば、前記溝部分に表面処理部の形成を行う工程を含まない場合に比べて電界効果移動度が向上する。
【００５１】
請求項２１に係る発明によれば、前記溝部分に比べて前記溝を除く表面部分を親液性にする工程を含まない場合に比べて電界効果移動度が向上する。
【００５２】
請求項２２に係る発明によれば、前記溝を除く表面部分を親液性にする工程を含まない場合に比べて電界効果移動度が向上する。
【００５３】
請求項２３に係る発明によれば、前記溝部分を疎液性にする工程を含まない場合に比べて電界効果移動度が向上する。  
【００５４】
請求項２４に係る発明によれば、表面処理膜と水の接触角と、溝の表面と水の接触角との差分が−１０〜＋２０°の範囲外である場合と比べて電界効果移動度が向上する。
【００５５】
請求項２５に係る発明によれば、本構成を採用しない場合と比べて電界効果移動度が向上する。
【図面の簡単な説明】
【００５６】
【図１】図１（ａ）は、本発明の第１の実施の形態に係るトランジスタの斜視図であり、（ｂ）は、図１（ａ）のＡ―Ａ線断面図である。
【図２】図２は、本発明の第１の実施の形態に係るフッ酸処理時間と、表面と水の接触角の関係図である。
【図３】図３（ａ）〜（ｆ）は、本発明の第１の実施の形態に係るトランジスタの製造方法の工程を示す断面図であり、図面左側は、図１（ａ）のＡ−Ａ線断面図であり、右側は、図１（ａ）のＢ−Ｂ線断面図である。
【図４】図４は、本発明の第２の実施の形態に係るトランジスタの要部断面図である。
【図５】図５（ａ）〜（ｆ）は、本発明の第２の実施の形態に係るトランジスタの製造方法の工程を示す要部断面図である。
【図６】図６は、本発明の第３の実施の形態に係るトランジスタを使用した回路基板の概略図である。
【図７】図７は、比較例のトランジスタの要部断面図である。
【図８】図８は、実施例１と比較例の電気伝導特性を示す図である。
【図９】図９（ａ）〜（ｃ）は、溝の形状に関する変形例の模式図である。
【発明を実施するための形態】
【００５７】
（トランジスタの構成）
図１（ａ）は、本発明の第１の実施の形態に係るトランジスタの斜視図であり、（ｂ）は、図１（ａ）のＡ―Ａ線断面図である。図１（ａ）及び（ｂ）に示すトランジスタ１は、例えば、基板１０上に形成された複数のトランジスタの一部を図示しており、また図１（ａ）は、有機半導体膜２０を省略して図示している。
【００５８】
このトランジスタ１は、図１（ａ）及び（ｂ）に示すように、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成され、表面に複数の溝１４０を有するゲート絶縁膜１４と、ゲート絶縁膜１４の各溝１４０の底部１４２に接するように形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８に接触するとともにゲート絶縁膜１４の底部１４２を含む表面に形成された半導体膜としての有機半導体膜２０とを備えて概略構成されている。
【００５９】
なお、このトランジスタ１に、さらに他の素子や回路等を組み合わせることによって所望の回路基板、半導体装置、及びこれらを組み込んだ電子機器が製造される。
【００６０】
基板１０は、例えば、ガラス、石英、酸化アルミニウム、サファイア、窒化珪素、炭化珪素等のセラミックス基板、シリコン、ゲルマニウム、ガリウム砒素、ガリウムリン、ガリウム窒素等の半導体基板、ポリエチレンテレフタレート、ポリナフタレンテレフタレート等のポリエステル、ポリエチレン、ポリプロピレン、ポリビニルアルコール、エチレンビニルアルコール共重合体、環状ポリオレフィン、ポリイミド、ポリアミド、ポリカーボネート、ポリスチレン等の樹脂基板、紙、不織布等が用いられるが、これらに限定されない。また、樹脂基板は、例えば、フィルム状に形成されても良い。
【００６１】
ゲート電極１２、ソース電極１６及びドレイン電極１８は、導電性材料であれば、特に電極材料は、限定されない。このゲート電極１２、ソース電極１６及びドレイン電極１８は、例えば、タングステン、タンタル、チタン、ハフニウム、ジルコニウム、ルテニウム、金、銀、銅、白金、カルシウム、マグネシウム、イリジウム、モリブテン、アルミニウム等やこれらの化合物等、導電型不純物を含む多結晶シリコン又は多結晶シリコンゲルマニウム等、ポリアニリン、ポリチオフェン、ポリチオフェン誘導体、ポリピロール、ポリピリジン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体等の導電性高分子等の電極材料が用いられるが、これらに限定されない。
【００６２】
ゲート電極１２、ソース電極１６及びドレイン電極１８の形成方法としては、例えば、ＥＢ（Electron Beam）蒸着法、スパッタ等によって形成した薄膜を、フォトリソグラフィ法によって所望の電極形状に形成する方法、アルミニウムなどの電極材料を直接熱転写する方法等が用いられる。また、他の形成方法としては、電極材料を溶媒に溶解させて電極形状に塗布する、インクジェット法、ディスペンサ法等の塗布法、平版印刷法、凸版印刷法、凹版印刷法、スクリーン印刷法、インクジェット印刷法又はディスペンサ印刷法等の印刷法が用いられる。
【００６３】
ゲート電極１２は、例えば、基板１０がシリコン基板であるとき、トランジスタ１の導電型に合わせて、ｐ型又はｎ型の不純物を基板１０に導入することによって形成されても良い。
【００６４】
ここで、インクジェット法とは、溶液を微滴化し、微滴化した液滴をノズルから吐出して対象物上に所望のパターンを形成する方法である。ディスペンサ法とは、微滴化した液滴の吐出方法が、インクジェット法と異なる方法である。
【００６５】
また、平版印刷法とは、化学処理により版に撥水部と親水部とを作成し、作成した撥水部のみにインクを付着させて印刷する印刷方法であり、例えば、オフセット印刷及び反転オフセット印刷がある。凸版印刷法とは、版の凹凸を利用する印刷方法の１つで、版に形成されたパターンの非画線部を凹、画線部を凸にして凸の部分にインクを付着させ、被対象物にパターンを転写する印刷方法であり、例えば、樹脂凸版印刷及びフレキソ印刷がある。凹版印刷とは、版の凹凸を利用する印刷方法の１つで、版に形成されたパターンの非画線部を凸、画線部を凹にし、凸の部分に付着したインクを掻き取り、凹の部分に付着したインクを被対象物に転写する印刷方法であり、例えば、グラビア印刷がある。スクリーン印刷とは、版に微細な孔を多数形成し、圧力によってその孔を通過したインクを被対象物に転写する印刷方法である。また、インクジェット印刷法とは、インクジェット法を利用した印刷方法であり、ディスペンサ印刷法とは、ディスペンサ法を利用した印刷方法である。
【００６６】
ゲート絶縁膜１４は、表面に複数の溝１４０が形成されているが、１つでも良い。この溝１４０は、例えば、隣接する２つの凸部１４４によって形成され、２つの凸部１４４の間には、底部１４２が形成されている。ゲート絶縁膜１４は、例えば、膜厚が３００ｎｍである。また凸部１４４の厚みｄ１が３００ｎｍであり、底部１４２の厚みｄ２が１５０ｎｍである。溝１４０は、図１（ｂ）に示すように、例えば、凸部１４４の幅Ｗ１が５μｍであり、底部１４２の幅Ｗ２が５μｍである。
【００６７】
このゲート絶縁膜１４は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン等の無機物、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、ジルコニウムシリケート、ジルコニア、ハフニウムアルミネート、ランタンオキサイド、アルミナ等の高誘電材料（High−ｋ材料）、ポリメチルメタクリレート、ポリカーボネート、ポリエステル、ポリイミド、メタクリル、アクリル、ポリ塩化ビニル、セルロース、ウレタン、エポキシ、ポリススチレン、ポリビニルアセテート、スチレンブタジエン共重合体、塩化ビニルデン−アクリロニトリル共重合体、塩化ビニル−酢酸ビニル−無水マレイン酸共重合体、シリコン樹脂等の有機絶縁材料や、上記の物質の混合物等が用いられるが、これらに限定されない。
【００６８】
ゲート絶縁膜１４の形成方法としては、例えば、スピンコート法、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成した薄膜を、フォトリソグラフィ法及びウエットエッチング法を用いて溝１４０を形成する方法等が用いられる。また、ゲート絶縁膜１４は、例えば、上記の塗布法又は印刷法によって成膜と同時に溝形状を形成しても良い。
【００６９】
有機半導体膜２０となる半導体材料は、例えば、ペンタセン、テトラセン、ポリチオフェン、フタロシアニン系等のｐ型有機半導体、フラーレン、フラーレン誘導体、全フッ素化フタロシアニン等のｎ型有機半導体が用いられるが、これに限定されない。
【００７０】
この有機半導体膜２０は、例えば、半導体材料を溶媒に溶解させた溶液を、上記の塗布法又は印刷法によってソース電極１６及びドレイン電極１８間に塗布することによって形成される膜である。特に、有機半導体膜２０の成膜方法として上記の塗布法及び印刷法を用いたとき、他の成膜方法と比べて低温で行われるので、高温での成膜が難しいフィルム状の樹脂基板等に好適であり、またフォトリソグラフィ法等による成膜方法と比べて製造工程も少ない。
【００７１】
この有機半導体膜２０は、ソース電極１６及びドレイン電極１８に接触する底部１４２に沿ってチャネル部１９を形成し、チャネル部１９のチャネル長Ｌは、ソース電極１６及びドレイン電極１８間の距離となる。
【００７２】
ここで、チャネル部１９のチャネル長Lは、例えば、５０μｍであり、チャネル幅Ｗは、例えば、２５０μｍである。
【００７３】
（濡れ性について）
図２は、本発明の第１の実施の形態に係るフッ酸処理時間と、表面と水の接触角の関係図である。図２は、点線によって疎液と親液の境界を示している。親液及び疎液は、水とゲート絶縁膜１４の接触角に基づいて分類される。また、ゲート絶縁膜１４は、図２に示すように、フッ酸処理が長くなるほど親液となる。
【００７４】
ゲート絶縁膜１４は、例えば、表面に形成されたレジストパターンをマスクとしたＲＩＥ（Reactive Ion Etching）法等によってエッチングされ、レジストパターンの除去後、凸部１４４の上面にレジストやＨＭＤＳ（ヘキサメチルジンラザン）のような密着助剤が残存することがある。凸部１４４の上面は、例えば、この残存するレジストやＨＭＤＳのような密着助剤よって疎液となり、溝１４０に溶液が溜まり難くなり、良質な有機半導体膜２０を溝１４０に形成し難くなる。そこで、この残存するレジストやＨＭＤＳのような密着助剤を除去し、凸部１４４の上面を親液に近づけるため、図２に示すように、およそ５秒以上の間フッ酸処理を行う。なお、溝１４０は、溝１４０を形成する際に親液となっている。
【００７５】
溝１４０に溶液を溜めるためには、例えば、凸部１４４の上面と水の接触角と、溝１４０と水の接触角との差分が０〜＋２０°であることが好ましい。差分が上記の範囲内であるとき、凸部１４４の上面と溝１４０との濡れ性に差がなくなり、塗布された溶液が、溝１４０に溜まり易い。
【００７６】
さらに、溝１４０に溶液を溜めるためには、凸部１４４の上面と水の接触角と、溝１４０と水との差分が−１０〜０°であることがより好ましい。差分が上記の範囲内であるとき、相対的に溝１４０の疎液性が高くなり、塗布された溶液が、さらに、溝１４０に溜まり易い。差分を上記の範囲内にするためには、例えば、紫外線照射等による表面処理が行われる。
【００７７】
ここで、凸部１４４の上面が親液であるとき、塗布された溶液が乾燥する過程で、溶液に融解する半導体材料が凸部１４４の上面から溝１４０の底部１４２に向かって移動し易くなり、主に、凸部１４４の側面と底部１４２とで形成される角に、配向性の高い有機半導体膜２０が形成される。この配向性の高い有機半導体膜２０が形成される領域がチャネル部１９となり、キャリアの移動度が向上する。さらに、底部１４２が疎液となることで、より配向性の高い有機半導体膜２０が形成され、キャリアの移動度がさらに向上する。また、溝１４０は、その形状、大きさが変ることによって溶液の乾燥時間等が変化するので、所望の有機半導体膜２０を形成させ易い。
【００７８】
以下に、本実施の形態に係るトランジスタの製造方法の一例を図面を参照して説明する。
【００７９】
（トランジスタの製造方法）
図３（ａ）〜（ｆ）は、本発明の第１の実施の形態に係るトランジスタの製造方法の工程を示す断面図であり、図面左側は、図１（ａ）のＡ−Ａ線断面図であり、右側は、図１（ａ）のＢ−Ｂ線断面図である。
【００８０】
まず、図３（ａ）に示すように、ゲート電極１２、ゲート絶縁膜１４が形成された基板１０を準備する。
具体的には、ｎ型又はｐ型不純物を基板１０に導入してゲート電極１２を形成する。続いて、熱酸化法によって酸化シリコン膜からなるゲート絶縁膜１４を形成する。
【００８１】
次に、図３（ｂ）に示すように、ゲート絶縁膜１４上にレジストパターン２２を形成する。
具体的には、スピンコート法によってゲート絶縁膜１４上にレジスト膜を形成し、続いて、フォトリソグラフィ法によって溝１４０のパターンをレジスト膜上に縮小投影して潜像を形成し、これを現像することによってレジストパターン２２を形成する。
【００８２】
次に、図３（ｃ）に示すように、基板１０上に形成されたゲート絶縁膜１４上に溝１４０を形成する。
具体的には、ウエットエッチング法によってゲート絶縁膜１４をエッチングし、複数の溝１４０を有するゲート絶縁膜１４を形成する。なお、ゲート絶縁膜１４上に溝１４０を形成する工程の後、ゲート絶縁膜１４の表面を疎液から親液に濡れ性を近づけるため、例えば、希釈フッ酸でゲート絶縁膜１４の表面を洗浄しても良い。
【００８３】
次に、図３（ｄ）に示すように、ゲート絶縁膜１４の溝１４０の底部１４２に接するようにソース電極１６及びドレイン電極１８を形成する。
具体的には、ＥＢ蒸着法によってゲート絶縁膜１４上に金属膜を形成し、フォトリソグラフィ法によってソース電極１６及びドレイン電極１８を形成する。なお、ソース電極１６及びドレイン電極１８を形成は、ソース電極１６及びドレイン電極１８間の距離がチャネル長となるよう行われる。
【００８４】
次に、図３（ｅ）に示すように、ソース電極１６及びドレイン電極１８に接触するとともにゲート絶縁膜１４の底部１４２を含む表面に半導体材料を含む溶液を塗布して有機半導体膜２０を形成する。
具体的には、半導体材料をトルエン又は１，３，５トリメチルベンゼン等の溶媒に融解した溶液を、インクジェット装置４によるインクジェット法によってソース電極１６及びドレイン電極１８の間に塗布する。塗布された溶液は、ソース電極１６、ドレイン電極１８、凸部１４４の上面及び溝１４０上に広がる。
【００８５】
次に、図３（ｆ）に示すように、塗布した溶液を乾燥させて有機半導体膜２０を形成し、トランジスタ１を得る。
【００８６】
［第２の実施の形態］
第２の実施の形態は、凸部の上面もしくは凹部の底面に、表面処理膜を有する点で第１の実施の形態と異なっている。なお、以下の各実施の形態及び実施例において、第１の実施の形態と同様の機能、及び構成を有する部分は第１の実施の形態と同一の符号を付し、その説明は省略するものとする。
【００８７】
（トランジスタの構成）
図４は、本発明の第２の実施の形態に係るトランジスタの要部断面図である。このトランジスタ１は、図４に示すように、凸部１４４の上部に、もしくは下部に、もしくは両方に表面処理膜２４を有している。
【００８８】
表面処理部としての表面処理膜２４は、例えば、ヘキサメチルジシラザン処理、クロロシラン処理などからなり、印刷法、塗布法、スピンコート法等によってゲート絶縁膜１４上に形成される。また、紫外線照射法等による表面性の濡れ性変化を用いても良い。
【００８９】
トランジスタ１は、表面処理膜２４と半導体材料を含む溶液の接触角と、溝１４０の表面と半導体材料を含む溶液の接触角との差分が０〜２０°であることが好ましく、さらに、−１０〜０°であることがより好ましい。この差分が上記の範囲内であるとき、相対的に底部１４２の親液性が高くなり、塗布された溶液が、溝１４０に溜まり易い。
【００９０】
（トランジスタの製造方法）
図５（ａ）〜（ｆ）は、本発明の第２の実施の形態に係るトランジスタの製造方法の工程を示す要部断面図である。
【００９１】
まず、図５（ａ）に示すように、ゲート電極１２及びゲート絶縁膜１４が形成された基板１０を準備した後、ゲート絶縁膜１４上に表面処理膜２４を形成する。
具体的には、ｎ型又はｐ型不純物を基板１０に導入してゲート電極１２を形成する。続いて、熱酸化法によって酸化シリコン膜からなるゲート絶縁膜１４を形成する。続いて、スピンコート法によってゲート絶縁膜１４上に表面処理剤を塗布し、表面処理膜２４を形成する。
【００９２】
次に、図５（ｂ）に示すように、表面処理膜２４上にレジストパターン２２を形成する。
【００９３】
次に、図５（ｃ）に示すように、基板１０上に形成された表面処理膜２４及びゲート絶縁膜１４上に溝１４０を形成する。
具体的には、ウエットエッチング法によって表面処理膜２４及びゲート絶縁膜１４をエッチングし、凸部１４４の上面に表面処理膜２４が形成された複数の溝１４０を有するゲート絶縁膜１４を形成する。
【００９４】
次に、図５（ｄ）に示すように、ＥＢ蒸着法によってゲート絶縁膜１４上に金属膜を形成し、フォトリソグラフィ法によってソース電極１６及びドレイン電極１８を形成する。
【００９５】
次に、図５（ｅ）に示すように、インクジェット装置４によるインクジェット法によってソース電極１６及びドレイン電極１８の間に半導体材料が溶解した溶液を塗布する。
【００９６】
次に、図５（ｆ）に示すように、塗布した溶液を乾燥させて有機半導体膜２０を形成し、トランジスタ１を得る。
【００９７】
なお、表面処理膜２４は、例えば、溝１４０を形成した後、インクジェット法等によって表面処理膜２４の材料を溶媒に融解した溶液を凸部１４４上に塗布することで形成されても良い。
【００９８】
[第３の実施の形態]
図６は、本発明の第３の実施の形態に係るトランジスタを使用した回路基板の概略図である。この回路基板６は、例えば、プリント配線基板６０上に、ＣＰＵ（Central Processing Unit）６１及びメモリ６２を備えている。ＣＰＵ６１及びメモリ６２は、例えば、上記の各実施の形態におけるトランジスタ１を含んで構成されている。
【００９９】
上記の各実施の形態におけるトランジスタ１は、この他にも、例えば、電子ペーパ、携帯電子機器等の電子機器、有機ＥＬ素子（Organic Electroluminescent Device）、電気泳動型表示素子、液晶素子等を用いた表示装置、電子タグ、スマートカード等に用いられる回路基板等に用いられ、特に、可撓性を有する回路基板上に形成される電子部品に好適である。
【０１００】
上記の各実施の形態におけるトランジスタ１は、例えば、塗布法又は印刷法を用いることで、簡単な製造工程で製造され、上記の回路基板や電子機器等の製造コストが抑制される。
【実施例１】
【０１０１】
以下に、本発明に係る実施例１を説明する。まず、実施例１に係るトランジスタの製造方法について説明する。なお、実施例１におけるトランジスタの構成は、第１の実施の形態におけるトランジスタ１と同じであるので、図３を参照しながら説明する。
【０１０２】
（トランジスタの製造方法）
まず、図３（ａ）に示すように、ゲート電極１２、ゲート絶縁膜１４が形成された基板１０を準備する。
具体的には、ｎ型不純物としてリンを基板１０に導入してゲート電極１２を形成し、続いて、熱酸化法によって酸化シリコン膜からなる膜厚３００ｎｍのゲート絶縁膜１４を形成する。
【０１０３】
次に、図３（ｂ）に示すゲート絶縁膜１４上にレジストパターン２２を形成する工程では、ＨＭＤＳによってゲート絶縁膜１４の表面を処理した後、スピンコート法によってゲート絶縁膜１４上にレジスト膜を形成し、続いて、フォトリソグラフィ法によって溝１４０のパターンをレジスト膜上に縮小投影して潜像を形成し、これを現像することによってレジストパターン２２を形成する。
【０１０４】
次に、図３（ｃ）に示す溝１４０の形成工程では、フッ酸水溶液（５％水溶液）によるウエットエッチング法によってゲート絶縁膜１４をエッチングし、複数の溝１４０を有するゲート絶縁膜１４を形成する。この溝１４０は、凸部１４４の厚みｄ１が３００ｎｍ、底部１４２の厚みｄ２が１５０ｎｍであり、凸部１４４の幅Ｗ１が５μｍ、底部１４２の幅Ｗ２が５μｍである。続いて、アセトン溶液に基板１０を浸し、基板１０に超音波洗浄を行ってレジストパターン２２を除去する。
【０１０５】
次に、ゲート絶縁膜１４上に溝１４０を形成した後、ゲート絶縁膜１４の表面を洗浄する工程では、ゲート絶縁膜１４上に残存するレジストを除去するため、ゲート絶縁膜１４表面を希釈フッ酸水溶液（１％水溶液）によって３０秒間洗浄する。この洗浄によって、凸部１４４と溝１４０の濡れ性の差がなくなり、塗布される溶液が溝１４０に溜まり易くなる。なお、ゲート絶縁膜１４表面の洗浄は、希釈フッ酸水溶液以外の方法による洗浄であっても良い。
【０１０６】
次に、図３（ｄ）に示すソース電極１６及びドレイン電極１８を形成する工程では、ＥＢ蒸着法によって金（１００ｎｍ）及びチタン（１０ｎｍ）からなる金属膜をゲート絶縁膜１４上に形成し、フォトリソグラフィ法によってソース電極１６及びドレイン電極１８を形成する。続いて、アセトン溶液に基板１０を浸し、基板１０に超音波洗浄を行ってレジストパターンを除去する。
【０１０７】
次に、図３（ｅ）に示す有機半導体膜２０の形成工程では、ドロップキャスト法によって、トルエン溶液にＴＩＰＳ―ペンタセン（６、１３−bis（triisopropyl-silylethynyl）pentacene）を１ｗｔ％で溶解させた溶液をソース電極１６及びドレイン電極１８の間のゲート絶縁膜１４上に滴下する。この滴下された液滴は、例えば、滴下量が１μｌである。
【０１０８】
次に、図３（ｆ）に示すように、塗布した溶液を乾燥させて有機半導体膜２０を形成し、実施例１のトランジスタ１を得る。
具体的には、真空中で基板１０を６０℃で３０分間加熱して溶液を乾燥させて有機半導体膜２０を形成し、トランジスタ１を形成した。このトランジスタ１のチャネル長Ｌは、５０μｍであり、チャネル幅Ｗは、２５０μｍであった。また乾燥した後の有機半導体膜２０の直径は、５ｍｍであった。なお、溶液を滴下するときの基板１０の温度は、室温である。
【０１０９】
（比較例）
以下に、比較例のトランジスタについて説明する。
【０１１０】
図７は、比較例のトランジスタの要部断面図である。この比較例におけるトランジスタ８は、実施例に係るトランジスタ１の製造工程のうち、図３（ｂ）に示すゲート絶縁膜１４表面をＨＭＤＳによって処理する工程から、ゲート絶縁膜１４上に溝１４０を形成する工程までを除いた工程によって製造される。このトランジスタ８のチャネル長Ｌは、５０μｍであり、チャネル幅Ｗは、２５０μｍ、ゲート絶縁膜の膜厚は、２２５ｎｍであった。
【０１１１】
図８は、実施例１と比較例の電気伝導特性を示す図である。図８は、横軸がソース電極及びゲート電極間に印加される電圧Ｖｇｓ、縦軸がソース電極及びドレイン電極間を流れる電流Ｉｄｓである。半導体パラメータアナライザ（アレンジメントテクノロジー社製４１５６Ｂ）によって、実施例１及び比較例のトランジスタ１、８の電気伝導特性を、大気中で室温にて測定し、図８に示した。ここで、異なる形状を有するトランジスタの電気伝導特性を比較するための式（１）〜（３）の一例を以下に示す。
電界効果移動度に関する式（１）〜（３）
μ＝Ｌｄａｇｍ／(ＷｃεＶｄｓ)・・・（１）
μ；電界効果移動度
Ｌ；チャネル長
ｄａ；ゲート絶縁膜の平均膜厚
ｇｍ；相互コンダクタンス
Ｗｃ；チャネル幅
ε；ゲート絶縁膜の誘電率
Ｖｄｓ；ソース電極及びドレイン電極間に印加される電圧
ｄａ＝ｄ１Ｗ１＋ｄ２Ｗ２／(Ｗ１＋Ｗ２)・・・（２）
ｄ１；ゲート絶縁膜の凸部の膜厚
ｄ２；ゲート絶縁膜の底部の膜厚
Ｗ１；凸部の幅
Ｗ２；溝の幅
【数１】
2011054720.tif 000003
Ｉｄｓ；ソース電極及びドレイン電極間を流れる電流
Ｖｇｓ；ソース電極及びゲート電極間に印加される電圧
【０１１２】
上記の式（１）〜（３）を用いて実施例１のトランジスタ１、及び比較例のトランジスタ８の電気伝導特性を比較した。
【０１１３】
実施例１のトランジスタ１を測定した結果、電界効果移動度が、４．５×１０−３ｃｍ２／Ｖsとなり良好な電気伝導特性を示した。また、形成されたトランジスタ１は、図８に示すように、トランジスタとして良好に動作していることが分かる。
【０１１４】
比較例のトランジスタ８を測定した結果、電界効果移動度が、２．６×１０−３ｃｍ２／Ｖsとなり、比較例は、実施例１よりもトランジスタの電気伝導特性が低下していることが分かる。
【０１１５】
この実施例１では、ゲート絶縁膜１４上に溝１４０が形成されることにより、溝１４０を持たない比較例と比べて、有機半導体膜２０の配向性が向上し、配向性の向上に伴ってキャリアの移動度が向上して電気伝導特性が向上したと考えられる。
【０１１６】
（変形例）
図９（ａ）〜（ｃ）は、溝の形状に関する変形例の模式図である。溝１４０は、図９（ａ）に示すように、例えば、凸部１４４の断面形状が三角形状であっても良い。凸部１４４の上面の形状が尖っているので、塗布された溶液は、凸部１４４の上面に溜まらず、溝１４０に溜まり易くなり、底部１４２に配向性の高い有機半導体膜２０が形成される。
【０１１７】
溝１４０は、図９（ｂ）に示すように、例えば、隣接する凸部１４４が重なり合うようなＶ字形状であっても良い。凸部１４４の上面の形状が尖っているので、塗布された溶液は、凸部１４４の上面に溜まらず、溝１４０に溜まり易くなり、底部１４２に配向性の高い有機半導体膜２０が形成される。
【０１１８】
溝１４０は、図９（ｃ）に示すように、例えば、溝１４０を形成する際の等方エッチング等によって、凸部１４４にサイドエッジが入ったような形状を有しても良い。凸部１４４の上面の形状がなだらかなので、塗布された溶液は、凸部１４４の上面に溜まらず、溝１４０に溜まり易くなり、底部１４２に配向性の高い有機半導体膜２０が形成される。
【０１１９】
なお、本発明は、上記した実施の形態、実施例及び変形例に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせがされる。
【符号の説明】
【０１２０】
１、８…トランジスタ、４…インクジェット装置、６…回路基板、１０…基板、１２…ゲート電極、１４…ゲート絶縁膜、１６…ソース電極、１８…ドレイン電極、１９…チャネル部、２０…有機半導体膜、２２…レジストパターン、２４…表面処理膜、６０…プリント配線基板、６１…ＣＰＵ、６２…メモリ、１４０…溝、１４２…底部、１４４…凸部
【図１】
2011054720.tif 000004
【図２】
2011054720.tif 000005
【図３】
2011054720.tif 000006
【図４】
2011054720.tif 000007
【図５】
2011054720.tif 000008
【図６】
2011054720.tif 000009
【図７】
2011054720.tif 000010
【図８】
2011054720.tif 000011
【図９】
2011054720.tif 000012