(57)【要約】【課題】ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くして、消費電力の低い半導体装置を提供する。【解決手段】第２のＡｌＧａＮ層６のＡｌの組成比は、第１のＡｌＧａＮ層５のＡｌの組成比よりも大きい。このため、ゲート電極８に電圧を印加したとき、ＧａＮ層３の凹溝３０の内面の側面３１と第２のＡｌＧａＮ層６との第１の界面Ｓ１に２次元電子ガスを発生させつつ、第２のＡｌＧａＮ層６における凹溝３０の内面の側面３１に平行な部分と絶縁層７との第２の界面Ｓ２に２次元電子ガスを発生させることを抑制できる。【選択図】図１
2011124509.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板に積層されると共に凹溝を有するＧａＮ層と、
このＧａＮ層における凹溝を挟んだ両側部分に積層される第１のＡｌＧａＮ層と、
上記凹溝を挟んだ両側のうちの一方側の上記第１のＡｌＧａＮ層の上に設けられるソース電極と、
上記凹溝を挟んだ両側のうちの他方側の上記第１のＡｌＧａＮ層の上に設けられるドレイン電極と、
上記ＧａＮ層の凹溝の内面を覆うようにこの凹溝の内面に沿って設けられる第２のＡｌＧａＮ層と、
この第２のＡｌＧａＮ層に積層される絶縁層と、
この絶縁層の上に設けられるゲート電極と
を備え、
上記第２のＡｌＧａＮ層のＡｌの組成比は、上記第１のＡｌＧａＮ層のＡｌの組成比よりも大きいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第２のＡｌＧａＮ層の組成式を、ＡｌxＧａ1-xＮとしたとき、０．２５≦ｘ＜１を満たすことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記絶縁層および上記ゲート電極は、上記ＧａＮ層の凹溝の内面に沿っていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、ノーマリオフ型の電界効果トランジスタ等の半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体であるＧａＮをベースとした電界効果トランジスタは、高いバンドギャップを有し、かつ、厚いＧａＮと薄いＡｌＧａＮとの積層構造により、ＡｌＧａＮ／ＧａＮ界面に発生する２次元電子ガスを電子チャネルとして用いることができる。このため、従来のＳｉを用いた電界効果トランジスタに比べ、高い耐圧特性、かつ、低いオン抵抗特性を実現できる。なかでも、ノーマリオフ型の電界効果トランジスタは、故障時の安全性の観点から、特に大電流を扱うパワーデバイス分野にて高い需要がある。ノーマリオフ型のトランジスタとは、通常時（ゲートに電圧印加を行っていない時）においてトランジスタはオフされる一方、ゲートに電圧印加を行うことでトランジスタはオンされる。
【０００３】
従来のノーマリオフ型トランジスタとしては、例えば、特開２００８−２１０８３６号公報（特許文献１）に示されるように、ゲート部分に凹溝状の段差部を設け、ソースとドレインとの間に存在する２次元電子ガスを遮断するものがある。また、オン時には、ゲート電圧を印加することで、段差部の側壁部に２次元電子ガスを発生させ、それによりソースとドレインとの間が通電する。
【０００４】
このトランジスタをオンするには、ゲート電極にプラス電位を印加する必要がある。そのため、図６Ａに示すように、ゲート電極１０８に絶縁層１０７を設けることが必須である。このとき、段差部の側壁部における積層構造は、凹溝内面側から順に、ゲート電極１０８、絶縁層１０７、ＡｌＧａＮ層１０５およびＧａＮ層１０３となる。
【０００５】
そして、オン動作時には、ゲート電界印加により、ＡｌＧａＮ層１０５とＧａＮ層１０３との間の界面に、２次元電子ガスが発生するのである。
【０００６】
しかしながら、本発明者が行ったシミュレーション結果では、ＡｌＧａＮ層１０５とＧａＮ層１０３との間の第１の界面Ｓ１０だけでなく、絶縁層１０７とＡｌＧａＮ層１０５との間の第２の界面Ｓ２０においても２次元電子ガスが発生する。具体的には、後で詳述するが、図６Ｃの点線Ｌ１に示すように、第１の界面Ｓ１０に２次元電子ガスが発生すると共に、図６Ｃの点線Ｌ２に示すように、第２の界面Ｓ２０に２次元電子ガスが発生する。
【０００７】
この原因としては、ソースとゲートとの間およびゲートとドレインとの間に発生する２次元電子ガス濃度を最適とするＡｌＧａＮのＡｌ組成比（Ａｌ0.2Ｇａ0.8Ｎ）では、上記段差部の側壁部において使用するには、Ａｌ組成比が低いことであることが判明した。
【０００８】
このように、２次元電子ガスが２重に発生すると、電流チャネルも２重となる。そして、絶縁層１０７とＡｌＧａＮ層１０５との間の第２の界面Ｓ２０の移動度は、ＡｌＧａＮ層１０５とＧａＮ層１０３との間の第１の界面Ｓ１０の移動度に比べ低いため、２次元電子ガスが第１の界面Ｓ１０のみに存在する場合に比べ、全体としての移動度は低下する。そのため、オン抵抗が高く、消費電力が高くなるといった問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２１０８３６号公報（図１２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の課題は、ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くして、消費電力の低い半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、この発明の半導体装置は、
基板と、
この基板に積層されると共に凹溝を有するＧａＮ層と、
このＧａＮ層における凹溝を挟んだ両側部分に積層される第１のＡｌＧａＮ層と、
上記凹溝を挟んだ両側のうちの一方側の上記第１のＡｌＧａＮ層の上に設けられるソース電極と、
上記凹溝を挟んだ両側のうちの他方側の上記第１のＡｌＧａＮ層の上に設けられるドレイン電極と、
上記ＧａＮ層の凹溝の内面を覆うようにこの凹溝の内面に沿って設けられる第２のＡｌＧａＮ層と、
この第２のＡｌＧａＮ層に積層される絶縁層と、
この絶縁層の上に設けられるゲート電極と
を備え、
上記第２のＡｌＧａＮ層のＡｌの組成比は、上記第１のＡｌＧａＮ層のＡｌの組成比よりも大きいことを特徴としている。
【００１２】
この発明の半導体装置によれば、上記第２のＡｌＧａＮ層のＡｌの組成比は、上記第１のＡｌＧａＮ層のＡｌの組成比よりも大きいので、ゲート電極に電圧を印加したとき、ＧａＮ層の凹溝の内面の側面と第２のＡｌＧａＮ層との第１の界面に２次元電子ガスを発生させつつ、第２のＡｌＧａＮ層における凹溝の内面の側面に平行な部分と絶縁層との第２の界面に２次元電子ガスを発生させることを抑制できる。つまり、第１の界面の移動度は、第２の界面の移動度よりも高く、移動度の高い第１の界面での２次元電子ガスを発生させ、移動度の低い第２の界面での２次元電子ガスの発生を抑制できる。この結果、全体としての移動度を高くでき、オン抵抗を低くできる。
【００１３】
また、上記第１のＡｌＧａＮ層のＡｌの組成比は、上記第２のＡｌＧａＮ層のＡｌの組成比よりも小さいので、第１のＡｌＧａＮ層とＧａＮ層との第３の界面に発生する２次元電子ガスの濃度を最適にできる。つまり、ソース電極の直下とゲート電極との間の第３の界面、および、ドレイン電極の直下とゲート電極との間の第３の界面に発生する２次元電子ガスの濃度を最適にできる。
【００１４】
したがって、ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置を実現できる。
【００１５】
また、一実施形態の半導体装置では、上記第２のＡｌＧａＮ層の組成式を、ＡｌxＧａ1-xＮとしたとき、０．２５≦ｘ＜１を満たす。
【００１６】
この実施形態の半導体装置によれば、上記第２のＡｌＧａＮ層の組成式を、ＡｌxＧａ1-xＮとしたとき、０．２５≦ｘ＜１を満たすので、移動度の低い上記第２の界面に２次元電子ガスを発生させることなく、移動度の高い上記第１の界面のみに２次元電子ガスを発生させることができる。このため、移動度を一層高くでき、オン抵抗を一層低くできる。
【００１７】
また、一実施形態の半導体装置では、上記絶縁層および上記ゲート電極は、上記ＧａＮ層の凹溝の内面に沿っている。
【００１８】
この実施形態の半導体装置によれば、上記絶縁層および上記ゲート電極は、上記ＧａＮ層の凹溝の内面に沿っているので、ゲート電極は、上記第１の界面に対向する部分を有するので、ゲート電極に電圧を印加したとき、第１の界面に２次元電子ガスを確実に発生させることができる。また、絶縁層およびゲート電極の材料のコストを低減できる。
【発明の効果】
【００１９】
この発明の半導体装置によれば、上記第２のＡｌＧａＮ層のＡｌの組成比は、上記第１のＡｌＧａＮ層のＡｌの組成比よりも大きいので、ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置を実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体装置の一実施形態を示す断面図である。
【図２Ａ】半導体装置の製造方法の第１工程を示す断面図である。
【図２Ｂ】半導体装置の製造方法の第２工程を示す断面図である。
【図２Ｃ】半導体装置の製造方法の第３工程を示す断面図である。
【図２Ｄ】半導体装置の製造方法の第４工程を示す断面図である。
【図２Ｅ】半導体装置の製造方法の第５工程を示す断面図である。
【図３Ａ】半導体装置の動作特性の第１のシミュレーションを示す断面図である。
【図３Ｂ】半導体装置の動作特性の第１のシミュレーションの結果を示すグラフである。
【図３Ｃ】半導体装置の動作特性の第１のシミュレーションの結果を示すグラフである。
【図４Ａ】半導体装置の動作特性の第２のシミュレーションを示す断面図である。
【図４Ｂ】半導体装置の動作特性の第２のシミュレーションの結果を示すグラフである。
【図５Ａ】半導体装置の動作特性の第３のシミュレーションを示す断面図である。
【図５Ｂ】半導体装置の動作特性の第３のシミュレーションの結果を示すグラフである。
【図６Ａ】従来の半導体装置の動作特性のシミュレーションを示す断面図である。
【図６Ｂ】従来の半導体装置の動作特性のシミュレーションの結果を示すグラフである。
【図６Ｃ】従来の半導体装置の動作特性のシミュレーションの結果を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２２】
図１は、この発明の半導体装置の一実施形態である断面図を示している。図１に示すように、この半導体装置１は、ノーマリオフ型のトランジスタであり、基板２、ＧａＮ層３、ＡｌＮ層４、第１のＡｌＧａＮ層５、第２のＡｌＧａＮ層６、絶縁層７、ゲート電極８、ソース電極９およびドレイン電極１０を有する。
【００２３】
上記ＧａＮ層３は、上記基板２に積層される。ＧａＮ層３は、凹溝３０を有する。上記第１のＡｌＧａＮ層５は、ＧａＮ層３における凹溝３０を挟んだ両側部分に積層される。上記ＡｌＮ層４は、ＧａＮ層３と第１のＡｌＧａＮ層５との間に、介在する。
【００２４】
上記第１のＡｌＧａＮ層５の側面と、上記ＡｌＮ層４の側面と、上記ＧａＮ層３の凹溝３０の内面とは、リセス構造としての段差部１１を構成する。この段差部１１は、例えば、ドライエッチングにより形成される。
【００２５】
上記第２のＡｌＧａＮ層６は、上記ＧａＮ層３の凹溝３０の内面を覆うようにこの凹溝３０の内面に沿って平行に設けられる。第２のＡｌＧａＮ層６は、第１のＡｌＧａＮ層５の上面と上記段差部１１の内面とを覆う。
【００２６】
上記絶縁層７は、上記第２のＡｌＧａＮ層６に積層される。絶縁層７は、上記ＧａＮ層３の凹溝３０の内面に沿って平行となっている。絶縁層７は、第２のＡｌＧａＮ層６における段差部１１に存在する部分の全てと、第２のＡｌＧａＮ層６における第１のＡｌＧａＮ層５の上面に存在する部分の一部とを、覆う。
【００２７】
上記ゲート電極８は、上記絶縁層７の上に設けられる。ゲート電極８は、上記ＧａＮ層３の凹溝３０の内面に沿って平行となっている。
【００２８】
上記ソース電極９は、上記凹溝３０を挟んだ両側のうちの一方側の上記第１のＡｌＧａＮ層５上の第２のＡｌＧａＮ層６上面に、設けられる。上記ドレイン電極１０は、上記凹溝３０を挟んだ両側のうちの他方側の上記第１のＡｌＧａＮ層５上の第２のＡｌＧａＮ層６上面に、設けられる。
【００２９】
上記ＧａＮ層３の極性面と上記第１のＡｌＧａＮ層５（上記ＡｌＮ層４）との間の界面には、通常時（ゲート電界オフ時でありゲート電極８に電圧印加を行っていない間）においても、２次元電子ガスが発生しており、同域（ＧａＮ層３と第１のＡｌＧａＮ層５（ＡｌＮ層４）との界面の面内方向Ｘ）は移動度が高く、抵抗の低い電流チャネルとなる。
【００３０】
上記ＧａＮ層３の凹溝３０の内面の側面３１と第２のＡｌＧａＮ層６との間の第１の界面Ｓ１において、ＧａＮ層３は、面直方向であって極性面でないため、通常時において２次元電子ガスは発生しない。このため、通常時は、この第１の界面Ｓ１は、電流チャネルとならず、この半導体装置１はオフされる。一方、ゲート電界オン時には、上記第１の界面Ｓ１に、２次元電子ガスが発生するため、半導体装置１はオンされる。
【００３１】
ここで、上記第２のＡｌＧａＮ層６のＡｌの組成比は、上記第１のＡｌＧａＮ層５のＡｌの組成比よりも大きい。上記第２のＡｌＧａＮ層６の組成式を、ＡｌxＧａ1-xＮとしたとき、０．２５≦ｘ＜１を満たす。このため、ゲート電界オン時に、第２のＡｌＧａＮ層６における凹溝３０の内面の側面３１に平行な部分と絶縁層７との第２の界面Ｓ２に２次元電子ガスを発生させることを抑制しつつ、２次元電子ガスをより移動度の高い上記第１の界面Ｓ１のみに発生させることができる。
【００３２】
次に、上記構成の半導体装置１の製造方法を説明する。
【００３３】
まず、図２Ａに示すように、基板２上に、エピタキシャル成長により、ＧａＮ層３、ＡｌＮ層４および第１のＡｌＧａＮ層５を形成する。基板２としては、例えば、Ｓｉ（１１１）基板や、サファイア（０００１）基板や、ＧａＮ（０００１）基板を用いる。
【００３４】
上記ＧａＮ層３は、例えば、ＭＯＣＶＤ装置により、１０００℃程度の基板温度にて、１〜５μｍ程度積層することで形成する。ＧａＮ層３は、上記基板２にＧａＮ（０００１）基板を用いる場合、極性面が成長面となる。上記基板２にＧａＮ（０００１）基板以外の基板を用いる場合は、ＧａＮ層３の結晶性を改善するために、ＧａＮ層３の積層前に、基板２にバッファ層を形成してもよい。
【００３５】
上記第１のＡｌＧａＮ層５は、ＧａＮ層３との界面に２次元電子ガスを生成するために用いられる。第１のＡｌＧａＮ層５の組成としては、Ａｌ0.2Ｇａ0.8Ｎであり、第１のＡｌＧａＮ層５の膜厚は、２０ｎｍとするとよい。この場合、ソース・ドレイン間に最適な２次元電子ガス濃度を生成できる。
【００３６】
上記ＡｌＮ層４は、上記第１のＡｌＧａＮ層５のみの場合に比べ、移動度を更に向上させるために用いられる。ＡｌＮ層４の膜厚は、１ｎｍ程度がよい。
【００３７】
その後、上記基板２の温度を室温まで低下させ、図２Ｂに示すように、リセスエッチングを行い、凹溝状の段差部１１を形成する。このエッチングは、リソグラフィーによりレジストパターンを形成した後、例えばＩＣＰ（Inductive Coupled Plasma）エッチング法にて行う。エッチングの深さＤとしては、浅すぎると凹溝３０の側面３１の長さが短くなり、オフ時の耐圧特性が低下するため、５０〜５００ｎｍ程度、好ましくは、１００〜５００ｎｍがよい。また、エッチングの幅Ｈは、リソグラフィー装置の分解能限界から、０．１〜１μｍ程度、好ましくは０．１〜０．３μｍが好ましい。
【００３８】
そして、上記基板２の温度を約１０００℃まで上げ、図２Ｃに示すように、ＭＯＣＶＤ装置により、第２のＡｌＧａＮ層６の再成長を行う。第２のＡｌＧａＮ層６の組成比としては、例えばＡｌ0.25Ｇａ0.75Ｎのように、Ａｌ組成が２５％以上と高いものを用いる。また、第２のＡｌＧａＮ層６の厚みとしては、薄すぎるとゲート電界印加時に生成される２次元電子ガス濃度が低すぎるため、２〜１０ｎｍが好ましい。これにより、２次元電子ガスを、上記第２の界面Ｓ２に発生させることを抑制しつつ、上記第１の界面Ｓ１のみに発生させることができる。このため、最適な移動度を得ることができる。このように、リセスエッチング後に、新たに第２のＡｌＧａＮ層６を再成長する製造方法を用いることで、段差部１１の第２のＡｌＧａＮ層６の組成を、第１のＡｌＧａＮ層５とは、独立に設計することができる。
【００３９】
その後、図２Ｄに示すように、例えばスパッタリング装置にて、絶縁層７を形成する。絶縁層７の材料としては、例えば、酸化シリコン、酸化ハフニウム、酸化アルミニウムおよびこれらの混晶および積層膜を用い、絶縁層７の厚みを、１０〜５０ｎｍとする。
【００４０】
最後に、図２Ｅに示すように、ゲート電極８、ソース電極９およびドレイン電極１０を形成する。これら電極材としては、例えば、Ａｌ、Ｔｉ、Ａｕ、Ｈｕ、Ｗ等の金属およびこれらの合金、積層膜を用いる。なお、ソース電極９およびドレイン電極１０を、図２Ａに示す窒化物半導体のエピタキシャル層（ＧａＮ層３、ＡｌＮ層４および第１のＡｌＧａＮ層５）の形成直後に、形成してもよい。
【００４１】
次に、上記構成の半導体装置１の動作特性をシミュレーションにより検証した。シミュレーションの結果を、図３Ａ、３Ｂ、３Ｃ〜図５Ａ、５Ｂに示す。この半導体装置１では、ＡｌＮ層４の厚みを１ｎｍとし、第１のＡｌＧａＮ層５の組成をＡｌ0.2Ｇａ0.8Ｎとし、第１のＡｌＧａＮ層５の厚みを２０ｎｍとし、第２のＡｌＧａＮ層６の組成をＡｌ0.25Ｇａ0.75Ｎとし、第２のＡｌＧａＮ層６の厚みを５ｎｍとし、絶縁層７の厚みを４０ｎｍとする。
【００４２】
第１に、図３Ａに示すように、半導体装置１の凹溝３０の側面３１の近傍部分における、この側面３１に直交する方向（面内方向）のＡ−Ａ断面部分での、動作特性を検証した。
【００４３】
この結果、図３Ｂに示すように、ゲート電界を印加していない場合（Ｖｇｓ＝０）、半導体装置１のＡ−Ａ断面部分では、２次元電子ガスが発生しないことが分かる。よって、ノーマリオフ特性が実現できている。なお、図３Ｂにおいて、実線Ｂ１，Ｂ２は半導体装置１のエネルギーバンドを示し、ハッチングＧはゲート電極８のエネルギーバンドを示す。また、左側の縦軸は電子エネルギーを示し、右側の縦軸は電子濃度を示し、横軸はゲート電極からの距離を示す。
【００４４】
一方、図３Ｃに示すように、ゲート電界を印加した場合（Ｖｇｓ＝４．６Ｖ）、半導体装置１のＡ−Ａ断面部分では、２次元電子ガスが発生する様子が示されている。つまり、点線Ｌ１に示すように、第１の界面Ｓ１にて２次元電子ガスが発生している。また、第２の界面Ｓ２では２次元電子ガスは発生していない。なお、図３Ｃにおいて、点線Ｌ１は半導体装置１の電子濃度を示す。
【００４５】
したがって、ゲート電界印加時には、高い移動度を有する電流チャネルが形成され、トランジスタはオンされる。以上のように、第１の界面Ｓ１のみに２次元電子ガスを発生させるためには、第２のＡｌＧａＮ層６のＡｌ組成としては、２５〜１００％が必要であることが分かった。
【００４６】
第２に、図４Ａに示すように、半導体装置１の凹溝３０の底面の近傍部分における、この底面に直交する方向のＢ−Ｂ断面部分での、動作特性を検証した。
【００４７】
この結果、図４Ｂに示すように、ゲート電界を印加していない場合（Ｖｇｓ＝０）、半導体装置１のＢ−Ｂ断面部分では、２次元電子ガスが発生していることが分かる。つまり、点線Ｌ１に示すように、ＧａＮ層３と第２のＡｌＧａＮ層６との間の界面にて２次元電子ガスが発生している。このように、ＧａＮ層３と第２のＡｌＧａＮ層６との間の界面の面内方向には、ゲート電界のオンオフに関わらず、２次元電子ガスが発生しており、常に高い移動度を有する電流チャネルとなる。
【００４８】
第３に、図５Ａに示すように、半導体装置１のソース電極９とゲート電極８との間の部分における、第２のＡｌＧａＮ層６の上面に直交する方向のＣ−Ｃ断面部分での、動作特性を検証した。
【００４９】
この結果、図５Ｂに示すように、ゲート電界を印加していない場合（Ｖｇｓ＝０）においても、半導体装置１のＣ−Ｃ断面部分では、２次元電子ガスが発生しており、常に高い移動度を有する電流チャネルとなっている。
【００５０】
上記第１〜上記第３のシミュレーションの結果、本発明の半導体装置１は、通常時は、段差部１１の側壁部に電流チャネルがなく、また、ゲート電界印加時には、新たに段差部１１の側壁部の第１の界面Ｓ１のみに２次元電子ガスが生成するため、高い移動度を有するノーマリオフ型トランジスタの特性を有するといえる。
【００５１】
次に、比較例として、従来の半導体装置１０１の動作特性をシミュレーションにより検証した。シミュレーションの結果を、図６Ａ〜図６Ｃに示す。この半導体装置１０１では、凹溝１３０を有するＧａＮ層１０３に、ＡｌＧａＮ層１０５、絶縁層１０７およびゲート電極１０８を積層している。つまり、図１の半導体装置１の第２のＡｌＧａＮ層６を設けていない。ＡｌＧａＮ層１０５の組成をＡｌ0.2Ｇａ0.8Ｎとし、第１のＡｌＧａＮ層５の厚みを２５ｎｍとし、絶縁層１０７の厚みを４０ｎｍとする。
【００５２】
図６Ａに示すように、半導体装置１０１の凹溝１３０の側面１３１の近傍部分における、この側面１３１に直交する方向（面内方向）のＤ−Ｄ断面部分での、動作特性を検証した。
【００５３】
この結果、図６Ｂに示すように、ゲート電界を印加していない場合（Ｖｇｓ＝０）、半導体装置１０１のＤ−Ｄ断面部分では、２次元電子ガスが発生しないことが分かる。
【００５４】
一方、図６Ｃに示すように、ゲート電界を印加した場合（Ｖｇｓ＝４．６Ｖ）、半導体装置１０１のＤ−Ｄ断面部分では、２次元電子ガスが発生する様子が示されている。つまり、点線Ｌ１に示すように、ＡｌＧａＮ層１０５とＧａＮ層１０３との間の第１の界面Ｓ１０にて２次元電子ガスが発生すると共に、点線Ｌ２に示すように、絶縁層１０７とＡｌＧａＮ層１０５との間の第２の界面Ｓ２０にて２次元電子ガスが発生している。
【００５５】
そして、第２の界面Ｓ２０の移動度は、第１の界面Ｓ１０の移動度に比べ低いため、２次元電子ガスが第１の界面Ｓ１０のみに存在する場合に比べ、全体としての移動度は低下する。そのため、従来の半導体装置１０１では、オン抵抗が高く、消費電力が高くなる。
【００５６】
上記構成の半導体装置１によれば、上記第２のＡｌＧａＮ層６のＡｌの組成比は、上記第１のＡｌＧａＮ層５のＡｌの組成比よりも大きいので、ゲート電極８に電圧を印加したとき、ＧａＮ層３の凹溝３０の内面の側面３１と第２のＡｌＧａＮ層６との第１の界面Ｓ１に２次元電子ガスを発生させつつ、第２のＡｌＧａＮ層６における凹溝３０の内面の側面３１に平行な部分と絶縁層７との第２の界面Ｓ２に２次元電子ガスを発生させることを抑制できる。つまり、第１の界面Ｓ１の移動度は、第２の界面Ｓ２の移動度よりも高く、移動度の高い第１の界面Ｓ１での２次元電子ガスを発生させ、移動度の低い第２の界面Ｓ２での２次元電子ガスの発生を抑制できる。この結果、全体としての移動度を高くでき、オン抵抗を低くできる。
【００５７】
また、上記第１のＡｌＧａＮ層５のＡｌの組成比は、上記第２のＡｌＧａＮ層６のＡｌの組成比よりも小さいので、第１のＡｌＧａＮ層５（ＡｌＮ層４）とＧａＮ層３との第３の界面に発生する２次元電子ガスの濃度を最適にできる。つまり、ソース電極９の直下とゲート電極８との間の第３の界面、および、ドレイン電極１０の直下とゲート電極８との間の第３の界面に発生する２次元電子ガスの濃度を最適にできる。
【００５８】
したがって、ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置１を実現できる。
【００５９】
また、上記第２のＡｌＧａＮ層６の組成式を、ＡｌxＧａ1-xＮとしたとき、０．２５≦ｘ＜１を満たすので、移動度の低い上記第２の界面Ｓ２に２次元電子ガスを発生させることなく、移動度の高い上記第１の界面Ｓ１のみに２次元電子ガスを発生させることができる。このため、移動度を一層高くでき、オン抵抗を一層低くできる。
【００６０】
また、上記絶縁層７および上記ゲート電極８は、上記ＧａＮ層３の凹溝３０の内面に沿っているので、ゲート電極８は、上記第１の界面Ｓ１に対向する部分を有するので、ゲート電極８に電圧を印加したとき、第１の界面Ｓ１に２次元電子ガスを確実に発生させることができる。また、絶縁層７およびゲート電極８の材料のコストを低減できる。
【００６１】
なお、この発明は上述の実施形態に限定されない。例えば、第２のＡｌＧａＮ層６を、ＧａＮ層３の凹溝３０の内面のみを覆うように、設けてもよい。また、ＡｌＮ層４を省いて、ＧａＮ層３に第１のＡｌＧａＮ層５を直接接触させてもよい。また、絶縁層７およびゲート電極８を、段差部１１を埋めるように設けてもよい。
【符号の説明】
【００６２】
１  半導体装置
２  基板
３  ＧａＮ層
３０  凹溝
３１  側面
４  ＡｌＮ層
５  第１のＡｌＧａＮ層
６  第２のＡｌＧａＮ層
７  絶縁層
８  ゲート電極
９  ソース電極
１０  ドレイン電極
１１  段差部
Ｓ１  第１の界面
Ｓ２  第２の界面
【図１】
2011124509.tif 000003
【図２Ａ】
2011124509.tif 000004
【図２Ｂ】
2011124509.tif 000005
【図２Ｃ】
2011124509.tif 000006
【図２Ｄ】
2011124509.tif 000007
【図２Ｅ】
2011124509.tif 000008
【図３Ａ】
2011124509.tif 000009
【図３Ｂ】
2011124509.tif 000010
【図３Ｃ】
2011124509.tif 000011
【図４Ａ】
2011124509.tif 000012
【図４Ｂ】
2011124509.tif 000013
【図５Ａ】
2011124509.tif 000014
【図５Ｂ】
2011124509.tif 000015
【図６Ａ】
2011124509.tif 000016
【図６Ｂ】
2011124509.tif 000017
【図６Ｃ】
2011124509.tif 000018