(57)【要約】      （修正有）【課題】高速動作、高周波動作、多機能動作の要求からプリント回路基板とチップ部品の接点を大幅に増加させ、プリント回路基板の回路密度を高める必要があり、接点間の間隔を縮小させ続けなければならない。【解決手段】互いに隣接する表面と側面を有する回路基板と、前記回路基板の前記表面の一部を覆う内部回路と、前記内部回路に電気接続され、前記内部回路と同一の追加層に位置する第一サイド電気接続パッドを含み、金属保護層２２２にはんだバンプ２２４，２２６を形成する。はんだバンプ２２４は、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃにそれぞれ接続させる。【選択図】図１０
2011187911.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接する表面と側面を有する回路基板と、
前記回路基板の前記表面の一部を覆う内部回路と、
前記内部回路に電気接続され、前記内部回路と同一の追加層に位置する第一サイド電気接続パッドを含むサイドパッケージ型プリント回路基板。
【請求項２】
前記内部回路上に設置され、且つ前記内部回路に電気接続される追加の回路と、
前記追加の回路に電気接続され、前記追加の回路と同一の追加層に位置する第二サイド電気接続パッドを更に含む請求項１に記載のサイドパッケージ型プリント回路基板。
【請求項３】
前記追加の回路上に設置され、開口を有するソルダーレジスト絶縁層と、
前記開口の底面上に設置される金属保護層と、
前記金属保護層上に設置されるはんだバンプを更に含む請求項２に記載のサイドパッケージ型プリント回路基板。
【請求項４】
前記第一サイド電気接続パッドと前記内部回路を同時に覆う誘電体層を更に含む請求項１〜３のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項５】
前記第一サイド電気接続パッドと前記第二サイド電気接続パッドは前記誘電体層によって、互いに垂直に分離され、且つ前記内部回路と前記追加の回路は前記誘電体層によって、互いに垂直に分離される請求項２〜４のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項６】
前記第一サイド電気接続パッドの厚みは前記内部回路の厚みより大きく、且つ前記第二サイド電気接続パッドの厚みは前記追加の回路の厚みより大きい請求項２〜５のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項７】
前記第一サイド電気接続パッドと前記第二サイド電気接続パッドの末端に設置され、しかも前記側面に平行に設置される複数の金属保護層を更に含む請求項２〜６のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項８】
前記回路基板の前記側面に隣接する前記表面の一部は前記内部回路から露出され、且つ前記第一サイド電気接続パッドと前記第二サイド電気接続パッドは前記内部回路から露出され、且つ前記回路基板の前記側面に隣接する前記表面の前記一部の上方に位置する請求項２〜７のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項９】
前記第一サイド電気接続パッドは横方向に前記内部回路の外側に伸ばされ、且つ前記第二サイド電気接続パッドは横方向に前記追加の回路の外側に伸ばされる請求項２〜８のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【請求項１０】
前記第一サイド電気接続パッドと前記第二サイド電気接続パッドの末端に設置され、しかも前記側面に平行に設置される複数のはんだバンプを更に含む請求項２〜９のいずれか１項に記載のサイドパッケージ型プリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板に関するものであり、特に、サイドパッケージ型プリント回路基板の導電パッドに関するものである。
【背景技術】
【０００２】
電子製品を軽く、薄く、短く、小さくの要求に応えるために、基板と半導体素子の体積を縮小する必要がある。半導体素子には、高速動作、高周波動作、多機能動作の要求があり、入出力端子の数が増え続けている。よって、プリント回路基板とチップ部品の接点（例えば、はんだバンプ）を大幅に増加させ、プリント回路基板の回路密度を高める必要があり、接点間の間隔を縮小させ続けなければならない。しかし、従来のプリント回路基板の製造プロセスにおいては、鋼板開口とはんだペースト印刷法を利用してはんだバンプを形成するので、鋼板の変形とはんだ量が不安定な製造プロセスの欠点とに制限されるので、はんだバンプの最小間隔は、１００〜１５０μmに達するのみで、縮小させ続けることができない。よって、従来のプリント回路基板は高密度のパッケージの要求に達することができない。
【０００３】
この技術分野において、上記の欠点を改善するために、プリント回路基板が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的はサイドパッケージ型プリント回路基板を提供する。
【課題を解決するための手段】
【０００５】
これに鑑みて、本発明の実施例はサイドパッケージ型プリント回路基板を提供する。前記サイドパッケージ型プリント回路基板は互いに隣接する表面と側面を有する回路基板と、前記回路基板の一部の前記表面を覆う内部回路と、前記内部回路に電気接続され、前記内部回路と同一の追加層に位置する第一サイド電気接続パッドを含む。
【発明の効果】
【０００６】
本発明のサイドパッケージ型プリント回路基板によれば、より正確なパッケージサイズと良好な信頼性に達することができ、且つ高密度のパッケージの要求を達成できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図２】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図３】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図４】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図５】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図６】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図７】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図８】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図９】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図１０】本発明の実施例のサイドパッケージ型プリント回路基板の製造プロセスの断面図である。
【図１１】図８のサイド電気接続パッドの側面図であり、本発明の実施例のサイド電気接続パッドのサイズと間隔を表している。
【図１２】本発明の実施例のサイドパッケージ型プリント回路基板と電子素子パッケージの概略図である。
【発明を実施するための形態】
【０００８】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。図または明細書の説明では、類似または同一の部分は、同一の符号を用いている。また、図では、実施例の形状または厚さは拡大して示すことができ、標示を簡易化することができる。また、図中の各素子の部分はそれぞれ説明されるが注意するのは、図に図示していない、或いは記載していない素子はこの技術領域において通常知識を有するものにとって、公知のものである。また、特定の実施例は単に本発明に使用される特定の方式を掲示したもので、これは本発明を限定するものではない。
【実施例１】
【０００９】
図１〜図１０は本発明の実施例のサイドパッケージ型プリント回路基板５００の製造プロセスの断面図である。本発明の実施例のサイドパッケージ型プリント回路基板は、横方向に、回路層のサイド電気接続パッドに接続され、導電経路をプリント回路基板のサイド領域に伸ばす。よって、プリント回路基板のサイド領域にはんだバンプを設置することができ、はんだバンプのサイズと間隔を大幅に縮小することができ、且つプリント回路基板のパッケージ面を増加することができる。図１に示すように、まず、回路基板２００を提供する。回路基板２００は第一表面３１０およびその反対側の第二表面３２０を有し、第一表面３１０と第二表面３２０とは側面３３０に隣接する。本発明の実施例において、回路基板２００の側面３３０は四つの面である。回路基板２００はスクライブラインＳＣ（ｓｃｒｉｂｅ  ＬＩＮＥ）の設置位置を確保し、スクライブラインＳＣは回路基板２００の四つのサイド領域にある。本発明の実施例において、回路基板２００のコア材料は、紙フェノール樹脂（ｐａｐｅｒ  ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、エポキシ複合材（ｃｏｍｐｏｓｉｔｅ  ｅｐｏｘｙ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ  ｒｅｓｉｎ）、或いはガラス繊維（ｇｌａｓｓ  ｆｉｂｅｒ）を含む。内部回路構造２０７は回路基板２００の第一表面３１０と第二表面３２０の一部を覆い、且つスルーホールによって回路基板２００を貫通すると共に、スルーホールにスルーホール樹脂２０３を形成する。本発明の実施例において、内部回路構造２０７は回路基板２００を貫通する導電スルーホール２０２と、スルーホールを充填するスルーホール樹脂２０３と、回路基板２００の第一表面３１０と第二表面３２０の一部を覆う内部回路２０４を含む。本発明の実施例において、内部回路２０４の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、シリコン、或いはその組み合わせ、或いは上記の合金を含む。内部回路２０４の形成方式は、まず、堆積、ラミネート、またはコーティングプロセスなどの一般的な手段を利用して、回路基板２００の第一表面３１０と第二表面３２０のそれぞれに全面に導電層を形成する（図に図示しない）。本発明の実施例において、第一表面３１０はウエハー側表面３１０であり、第二表面３２０はキャリヤー側表面３２０である。次に、画像転送プロセス（フォトリソグラフィー）を利用して、即ち、フォトレジストを覆い、現像（ｄｅｖｅｌｏｐｉｎｇ）、エッチング（ｅｔｃｈｉｎｇ）、ストライピング（ｓｔｒｉｐｉｎｇ）のステップによって、回路基板２００の第一表面３１０と第二表面３２０のそれぞれに内部回路２０４を形成する。図１に示すように、本発明の実施例において、内部回路２０４はスクライブラインＳＣ付近の第一表面３１０と第二表面３２０を覆わない。
【００１０】
次に、図２に示すように、コーティング（ｃｏａｔｉｎｇ）、化学気相堆積（ＣＶＤ）、または、例えば、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）等の物理化学気相堆積法（ＰＶＤ）を利用して、回路基板２００に順応させてシード層２０６（ｓｅｅｄ  ｌａｙｅｒ）を形成し、露出された第一表面３１０、第二表面３２０、内部回路２０４を覆う。本発明の実施例において、シード層２０６（ｓｅｅｄ  ｌａｙｅｒ）は薄層であり、その材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、シリコン、或いはその組み合わせ、或いは上記の合金を含む。上記シード層２０６は、めっき法を利用して形成されたサイド電気接続パッドがその上に核生成と成長を促進する。
【００１１】
次に、図３に示すように、貼り付け、コーティング、印刷、ラミネートなどの方法を利用して、シード層２０６にフォトレジスト層を形成する。次に、現像ステップ（ｄｅｖｅｌｏｐｉｎｇ）を行い、シード層２０６にパターン化フォトレジスト層２０８を形成させ、且つスクライブラインＳＣに隣接するシード層２０６の部分、及び内部回路２０４の上方に位置するシード層２０６の一部分を露出させ、その後に形成されるサイド電気接続パッド２１０ａの形成位置とサイズを定義する。注意すべきことは、パターン化フォトレジスト層２０８の厚みは、その後に形成されるサイド電気接続パッド２１０ａの厚みを決定する。たとえば、パターン化フォトレジスト層２０８を厚く形成すると、サイド電気接続パッド２１０ａを厚く形成することが可能であり、パターン化フォトレジスト層２０８を薄く形成すると、サイド電気接続パッド２１０ａを薄く形成することが可能である。
【００１２】
次に、図４に示すように、めっき法を利用して、パターン化フォトレジスト層２０８に覆われていないシード層２０６にサイド電気接続パッド２１０ａを形成する。内部回路２０４とサイド電気接続パッド２１０ａは同一の追加層に位置する。且つ前記サイド電気接続パッド２１０ａは内部回路２０４に横方向に電気接続されると共に、内部回路２０４の外側（回路基板２００の側面３３０に隣接する）に横方向に伸びる。サイド電気接続パッド２１０ａの一部は、内部回路２０４を覆い、且つ隣接する側面３３０の第一表面３１０と第二表面３２０の上方に位置する。次に、ストライピングステップ（ｓｔｒｉｐｉｎｇ）を行い、パターン化フォトレジスト層２０８を取り除き、且つサイド電気接続パッド２１０ａに覆われていないシード層２０６を取り除く。本発明の実施例において、サイド電気接続パッド２１０ａの末端側面は内部回路２０４の導電パッド（ｐａｄ）であり、サイド電気接続パッドの材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、シリコン、或いはその組み合わせ、或いは上記の合金を含む。本発明の実施例において、サイド電気接続パッド２１０ａの厚みは内部回路２０４の厚みより大きい。
【００１３】
次に、図５に示すように、回路基板２００の第一表面３１０と第二表面３２０の上方のそれぞれ及び内部回路構造２０７に全面に誘電体層２１２を形成する。その誘電体層２１２はエポキシ樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、ビスマレイミド・トリアジン（ｂｉｓｍａｌｅｉｍｉｄｅ  ｔｒｉａｃｉｎｅ，ＢＴ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ＡＢＦフィルム （ａｊｉｎｏｍｏｔｏ  ｂｕｉｌｄ−ｕｐ  ｆｉｌｍ）、ポリフェニレンオキシド（ｐｏｌｙ  ｐｈｅｎｙｌｅｎｅ  ｏｘｉｄｅ，ＰＰＥ）、或いはポリテトラフルオロエチレン（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｅｔｈｙｌｅｎｅ，ＰＴＦＥ）を含む。内部回路２０４とサイド電気接続パッド２１０ａは同一の追加層に位置することから、同じ層の誘電体層２１２に覆われる。続いて、レーザードリルプロセス（ｌａｓｅｒ  ｄｒｉｌｌｉｎｇ）を利用して、誘電体層２１２に複数のブラインドホールを形成し、その後に形成される追加の回路構造２１６の導電ブラインドホール２１３、或いは追加の回路２１４の位置を予め残す。続いて、誘電体層２１２とブラインドホールに、ニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、シリコン、或いはその組み合わせ、或いは上記の合金等から成るシード層が形成される。次に、画像転送プロセス、めっきのプロセスによって、誘電体層２１２と開孔に、追加の回路構造２１６の導電ブラインドホール２１３、または追加の回路２１４を形成し、導電ブラインドホール２１３、または追加の回路２１４を内部回路構造２０７に電気接続する。
【００１４】
次に、図６に示すように、図２〜図５のプロセスを繰り返すことができる。追加の回路２１４上にその他の誘電体層２１２、導電ブラインドホール２１３、追加の回路２１４を形成する。そして、各誘電体層２１２を形成する前に、追加の回路２１４の一部の上方及び各誘電体層２１２の上方にめっき法を利用して、各追加の回路２１４のサイド電気接続パッド２１０ｂ〜２１０ｃに電気接続を形成する。このようにして、複数の誘電体層２１２、導電ブラインドホール２１３、追加の回路２１４を含み、垂直に積み重ねた追加の回路構造２１６を積層していく（簡潔に示すために、本発明の実施例は二層の誘電体層２１２から構成される追加の回路構造２１６を示す）。且つサイド電気接続パッド２１０ｂ〜２１０ｃは、追加の回路２１４の外側（回路基板２００の側面３３０に隣接する）に横方向に伸びる。図５と図６に示すように、注意すべきことは、追加の回路構造２１６の追加の回路２１４はサイド電気接続パッド２１０ａの真上に形成されていない。本発明の実施例において、サイド電気接続パッド２１０ａ〜２１０ｃは同じ材料と厚みを有する。
【００１５】
次に、図７に示すように、コーティング、印刷、貼り付け、ラミネートなどの方法を利用して、追加の回路構造２１６に絶縁層２１８を形成し、且つレーザードリルプロセス（ｌａｓｅｒ  ｄｒｉｌｌｉｎｇ）、プラズマエッチング、または画像転送プロセスなどの開口製造プロセスを利用して、絶縁層２１８に、複数の開口２２０を選択的に形成し、且つ追加の回路２１４の一部を露出させる。本発明の実施例において、絶縁層２１８は例えば、ソルダーレジスト材料を含み、または、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ＡＢＦフィルム（ａｊｉｎｏｍｏｔｏ  ｂｕｉｌｄ−ｕｐ  ｆｉｌｍ）、またはポリプロピレン（ｐｏｌｙｐｒｏｐｙｌｅｎｅ，ＰＰ）の絶縁材料を含むことができ、その下の導電ブラインドホール２１３と追加の回路２１４が酸化、或いは互いに短絡されないように保護することができる。また、絶縁層２１８を貫通する開口２２０は、その後のはんだバンプの形成位置を提供できる。
【００１６】
次に、図８に示すように、刃物での切断、またはその他の機械加工の方法を利用して、スクライブラインＳＣに沿って、回路基板２００を切断して余分な材料を取り除き、且つサイド電気接続パッド２１０ａ〜２１０ｃの表面を平らにさせ、上述のプロセスを経過した後に、表面が平らなサイド電気接続パッド２１０ａ〜２１０ｃを形成することができる。
【００１７】
図１１は図８の回路基板の側面図（即ち、サイド電気接続パッド２１０ａ〜２１０ｃがある面の表面図）を表している。本発明の実施例において、サイド電気接続パッド２１０ａ〜２１０ｃは内部回路２０４と追加の回路２１４の導電パッド（ｐａｄ）である。図１１に示すように、図３に示されたパターン化フォトレジスト層２０８のサイズと厚みからサイド電気接続パッド２１０ａ〜２１０ｃの線幅Ｘと厚みＹを決定することができる。また、図３に示されたパターン化フォトレジスト層２０８のサイズ、または誘電体層２１２の厚みはサイド電気接続パッド２１０ａ〜２１０ｃの間隔を決定することができる。よって、サイド電気接続パッド２１０ａ〜２１０ｃのサイズを正確に制御でき、且つ内部回路２０４と追加の回路２１４とほぼ同じ大きさに縮小することができる。
【００１８】
次に、図９に示すように、堆積とパターン化プロセスを利用して、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃのそれぞれと、開口２２０の底面から露出された追加の回路２１４に、金属保護層２２２を形成する。本発明の実施例において、金属保護層２２２の材料はニッケル、金、スズ、鉛、アルミニウム、銀、クロム、タングステン、パラジウム、或いはその組み合わせ、或いは上記の合金を含む。その後に形成されるはんだバンプと、サイド電気接続パッド２１０ａ〜２１０ｃとの接合力、及び追加の回路２１４との接合力を増大させることができる。
【００１９】
次に、図１０に示すように、堆積とパターン化プロセス、または印刷／はんだボールマウントプロセスを利用して、金属保護層２２２にはんだバンプ２２４，２２６を形成する。はんだバンプ２２４は、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃにそれぞれ接続させる。本発明の実施例において、はんだバンプ２２４，２２６の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、シリコン、或いはその組み合わせ、或いは上記の合金を含む。また、絶縁層２１８の上に開口を有する印刷金型を選択的に配置し、印刷金型の開口の位置を開口２２０の位置に大体位置合わせしても良い。続いて、半田ペーストを印刷金型の開口にこすり、或いは絞りにより、印刷金型の開口に位置する絶縁層２１８の表面と開口２２０がいずれも半田ペーストに覆われる。リフロー処理を利用して、絶縁層２１８の表面と開口２２０の半田ペーストをボール形状に溶融させることによって、開口２２０に、例えば、はんだボールのはんだバンプ２２６を形成させる。はんだバンプ２２６は追加の回路構造２１６に電気接続する。上記の製造プロセスを経過した後に、本発明の実施例のサイドパッケージ型プリント回路基板５００が形成される。
【００２０】
本発明のもう一つの実施例において、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃは図９に示されたような金属保護層２２２によって、コンデンサ、またはチップ部品などの電子素子と直接に電気接続してもよい。その場合には、図１０に示されたようなはんだバンプ２２４を形成する必要がない。または、本発明の更にもう一つの実施例において、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃに図１０に示されたようなはんだバンプ２２４を直接設置することによって、コンデンサ、またはチップ部品などの電子素子と電気接続してもよい。その場合には、図９に示されたような金属保護層２２２を形成する必要がない。
【００２１】
図１２は本発明の実施例のサイドパッケージ型プリント回路基板５００の側面と電子素子パッケージの概略図である。図１２に示すように、例えば、コンデンサの電子素子６００、または、例えば、チップ部品の電子素子６１０をサイドパッケージ型プリント回路基板５００のサイド領域に設置することで、これらを四つのサイド領域に設置することができる。本発明の実施例のサイドパッケージ型プリント回路基板５００は外部接続用の電気接続パッドをそのサイド領域に統合して電気接続パッドのサイズと間隔を大幅に縮小することができる。よって、サイドパッケージ型プリント回路基板５００のサイド領域にさらに多くの電子素子、またはチップ部品を設置することができ、高密度のパッケージ要求を達成させる。
【００２２】
本発明の実施例のサイドパッケージ型プリント回路基板５００は、横方向に、内部回路のサイド電気接続パッド（導電パッドとする）を接続してあり、サイド電気接続パッドが内部回路と同一の追加層に位置しているので、回路基板の導電経路をプリント回路基板のサイドに横方向に伸ばすことができる。よって、プリント回路基板のサイド領域にはんだバンプを設置することができ、はんだバンプのサイズと間隔を大幅に縮小することができ、且つはんだバンプの位置を正確に制御できる。また、フォトリソグラフィープロセスによって、サイド電気接続パッド２１０ａ〜２１０ｃの線幅Ｘと厚みＹを決定し、且つ誘電体層２１２の厚みからサイド電気接続パッドの間隔を決定する。よって、はんだバンプの間隔を自由に制御でき、例えば、従来のはんだバンプの間隔の１５０μmを２０μmに直接縮小でき、さらに１４μmに達することができる。電子素子、またはチップ部品はサイド電気接続パッドの線幅Ｘと厚みＹの方向に垂直に沿って、プリント回路基板の側面に設置され、サイド電気接続パッドは熱膨張の変化が比較的に小さいので、より正確なパッケージサイズと良好な信頼性に達することができる。従来のプリント回路基板と比べて、本発明の実施例のサイドパッケージ型プリント回路基板５００の四つの側面はいずれもパッケージ面であるので、プリント回路基板のパッケージ面は６つに達し（回路基板のウエハー側、キャリヤ側、及びその四つ側面）、要求によって、プリント回路基板の四つの側面に機能の異なる電子素子を設置して高密度のパッケージの要求を達成できる。
【００２３】
以上、本発明の好適な実施例を例示したがこれは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００２４】
２００  回路基板
２０２  導電スルーホール
２０３  スルーホール樹脂
２０４  内部回路
２０６  シード層
２０７  内部回路構造
２０８  パターン化フォトレジスト層
２１０、２１０ａ〜２１０ｃ  サイド電気接続パッド
２１２  誘電体層
２１３  導電ブラインドホール
２１４  追加の回路
２１６  追加の回路構造
２１８  絶縁層
２２０  開口
２２２  金属保護層
２２４、２２６  はんだバンプ
４１０ａ〜４１０ｃ  末端
３１０  第一表面
３２０  第二表面
３３０  側面
５００  サイドパッケージ型プリント回路基板
６００、６１０  電子素子
Ｘ  線幅
Ｙ  厚み
【図１】
2011187911.tif 000003
【図２】
2011187911.tif 000004
【図３】
2011187911.tif 000005
【図４】
2011187911.tif 000006
【図５】
2011187911.tif 000007
【図６】
2011187911.tif 000008
【図７】
2011187911.tif 000009
【図８】
2011187911.tif 000010
【図９】
2011187911.tif 000011
【図１０】
2011187911.tif 000012
【図１１】
2011187911.tif 000013
【図１２】
2011187911.tif 000014