(57)【要約】【課題】昇圧回路の効率を下げることなく、入力電圧Ｖｉｎが出力設定電圧より高くなった場合でも昇圧回路の出力電圧を出力設定電圧に維持する手段を提供する。【解決手段】昇圧回路内の整流回路内に４端子ＮＭＯＳのスイッチＳＷＡを設ける。入力電圧Ｖｉｎが所定の電圧以下であれば、スイッチＳＷＡのゲート端子をチャージ回路のスイッチＳＷ２と同期して動作させる。入力電圧Ｖｉｎが所定の電圧を超えると、スイッチＳＷＡのゲート端子を低電位固定とすると共にバックゲート端子を接地しダイオード接続にすることで、昇圧回路の出力電圧を出力設定電圧に維持する。【選択図】図７
2011036022.tif 000002
【特許請求の範囲】
【請求項１】
端子の一方を入力電圧に接続し他方を第１のスイッチを介して接地するインダクタを含むチャージ回路と、第２のスイッチを介して前記チャージ回路からの電流を出力する整流回路と、を含む昇圧回路であって、
前記第２のスイッチがバックゲート端子を含む４端子ＭＯＳであり、
前記第２のスイッチのオン・オフに際し前記バックゲート端子の電位を変化させることを特徴とする昇圧回路。
【請求項２】
請求項１記載の昇圧回路において、
前記入力電圧が所定の電圧を超えると前記第２のスイッチのバックゲート端子が接地されることを特徴とする昇圧回路。
【請求項３】
請求項１記載の昇圧回路において、
前記入力電圧が所定の電圧以下であれば前記第２のスイッチのゲート端子が前記第1のスイッチのゲート端子の制御と同期して制御され、
前記入力電圧が前記所定の電圧を超えると前記第２のスイッチのゲート端子が低電位に固定されることを特徴とする昇圧回路。
【請求項４】
請求項３記載の昇圧回路において、
前記入力電圧が前記所定の電圧以下であれば前記第２のスイッチのバックゲート端子とソース端子が電気的に接続されることを特徴とする昇圧回路。
【請求項５】
請求項１ないし４のいずれか１項に記載の昇圧回路を含むことを特徴とする携帯電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を、目的の電圧である出力設定電圧に昇圧する昇圧回路、特に入力電圧が出力設定電圧より高い場合に出力電圧が入力電圧に引きずられて出力設定電圧を超えることを防ぐ整流回路に関する。
【背景技術】
【０００２】
昇圧回路とは、供給電圧よりも高い電圧を必要とする外部回路に、その供給電圧を入力電圧として外部回路が必要とする電圧に昇圧して出力する回路を言う。
【０００３】
図１は、昇圧回路の基本的な動作を説明するための概念図である。
【０００４】
図１（ａ）は、同期整流回路による昇圧回路の基本的な動作を説明するための概念図である。基本的な昇圧回路はスイッチＳＷ１、ＳＷ２と容量Ｃ１、コイルＬ１より構成される。また、入力端子、出力端子もそれぞれ存在する。
【０００５】
コイルＬ１とスイッチＳＷ２でチャージ回路を構成し、容量Ｃ１が平滑回路を構成する。
【０００６】
スイッチＳＷ１、ＳＷ２は実際の回路ではＭＯＳトランジスタなどで構成されると思われる。後述する図２にはそのような構成で記載されている。
【０００７】
入力端子には所定の電圧がかけられる。また、出力端子は本回路によって昇圧された電圧が出力される。
【０００８】
以下この昇圧回路の動作を説明する。
【０００９】
最初にスイッチＳＷ１をＯＦＦにし、その後スイッチＳＷ２をＯＮにする。これにより、コイルＬ１に電流が流れることとなり、電力がコイルＬ１に蓄えられることとなる。
【００１０】
この状態でスイッチＳＷ２をＯＦＦにし、スイッチＳＷ１をＯＮにすると、コイルＬ１には高い電位が現れる。これを繰り返すことで、出力端子に入力端子より高い電圧を出力することが可能となる。
【００１１】
一方で、この回路ではスイッチを２個用意し、それを同期させて制御する必要がある。勢い、制御に高い精度が求められるため、周辺の制御回路が高価になる。
【００１２】
スイッチＳＷ１に代えてダイオードを用いると上記同様の機能が発揮される。図１（ｂ）はダイオード整流による昇圧回路の基本的な動作を説明するための概念図である。
【００１３】
この昇圧回路はスイッチＳＷ１に代えて整流回路Ｄ２を有する。これにより、スイッチＳＷ２がＯＮになり、整流回路Ｄ２のアノードがグランドに落ちると平滑回路とチャージ回路が電気的に切り離され、図１（ａ）同様の効果が発揮できる。
【００１４】
いずれの手法を用いても、昇圧回路の出力設定電圧より入力端子に入力される電圧のほうが高くなった時、出力端子に現れる電圧が昇圧回路の出力設定電圧より高く持ち上げられてしまうという問題があった。
【００１５】
ここで出力設定電圧とは、該昇圧回路が昇圧後に出力することを想定する電圧（カタログ値）をいう。また出力電圧とは該昇圧回路が現実に出力する電圧を言う。
【００１６】
昇圧回路のこの問題については、特開２００６−１４１１６１号公報（特許文献１）に開示がある。図２はこの特許文献１記載の回路の構成図である。この図を見てもわかるとおり、この特許文献１の回路はダイオード整流をベースに設計された回路である。
【００１７】
図２の回路では、チャージ回路と平滑回路３の間に電圧降下回路２０１が挿入されている。電圧降下回路２０１はダイオードＤ１と並列にダイオードをバイパスさせるためのＭＯＳＦＥＴＳＷ３が接続されている。このダイオードＤ１は電圧降下用の素子である。入力電圧Ｖｉｎが出力設定電圧より高いときには、電圧降下回路２０１のＭＯＳＦＥＴ  ＳＷ３がオフになるように抵抗Ｒ２、Ｒ３及び電圧コンパレータを設定する。
【００１８】
通常の昇圧動作時は出力Ｖｏｕｔの付加に応じて出力電圧が変動したときにエラーアンプの抵抗分割４からエラーアンプ３の入力に帰還をかけ、ＰＷＭのデューティを制御するように動作することで出力Ｖｏｕｔの電圧が一定になるように制御している。
【００１９】
このような構成になっているため、入力電圧Ｖｉｎが出力設定電圧より高いときには整流回路のダイオードＤ２及び電圧降下回路のダイオードＤ１を経由して、出力Ｖｏｕｔへ電流の回り込みが発生し、出力Ｖｏｕｔの電圧が上昇する。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００６−１４１１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかし、このような構成にも問題はある。
【００２２】
すなわち、電圧降下回路のダイオードをバイパスする分、このＭＯＳＦＥＴ  ＳＷ３の抵抗値分だけ昇圧回路全体の効率が低下する。
【００２３】
本発明の目的は、昇圧回路の効率を下げることなく、入力電圧が出力設定電圧より高くなった場合でも昇圧回路の出力電圧を出力設定電圧に維持する手段を提供することにある。
【００２４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００２６】
本発明の代表的な実施の形態に関わる昇圧回路は、端子の一方を入力電圧に接続し他方を第１のスイッチを介して接地するインダクタを含むチャージ回路と、第２のスイッチを介してチャージ回路からの電流を出力する整流回路と、を含み、第２のスイッチがバックゲート端子を含む４端子ＭＯＳであり、第２のスイッチのオン・オフに際しバックゲート端子の電位を変化させることを特徴とする。
【００２７】
この昇圧回路において、入力電圧が所定の電圧を超えると第２のスイッチのバックゲート端子が接地されることを特徴としても良い。
【００２８】
この昇圧回路において、入力電圧が所定の電圧以下であれば第２のスイッチのゲート端子が第１のスイッチのゲート端子の制御と同期して制御され、入力電圧が所定の電圧を超えると第２のスイッチのゲート端子が低電位に固定されることを特徴としても良い。
【００２９】
この昇圧回路において、入力電圧が所定の電圧以下であれば第２のスイッチのバックゲート端子とソース端子が電気的に接続されることを特徴としても良い。
【００３０】
これらの昇圧回路を含むことを特徴とする携帯電子機器についても本発明の射程に入る。
【発明の効果】
【００３１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００３２】
本発明の代表的な実施の形態に関わる昇圧回路は、従来のように電圧降下回路を挿入することが無いため、効率の低下が生じない。また、バックゲートの電圧を簡単な回路構成で制御できるため、バックゲート制御回路による効率の低下が生じない。
【００３３】
これらにより高効率かつ出力設定電圧より高い入力電圧が入力された際にも、それに引きずられて出力電圧が出力設定電圧よりも高くならない昇圧回路を提供することが可能となる。
【図面の簡単な説明】
【００３４】
【図１】昇圧回路の基本的な動作を説明するための概念図である。
【図２】特許文献１記載の回路の構成図である。
【図３】本発明の基礎となる同期整流回路による昇圧回路の構成図である。
【図４】図３のＡ点、ＬＸ点、Ｂ−ＬＸ間の電位を表す波形図である。
【図５】ドレイン電流導出の際に用いる４端子NＭＯＳのモデルである。
【図６】本発明に関わる昇圧回路の構成図である。
【図７】本発明に関わる昇圧回路の動作を説明するための波形図である。
【図８】Ｄｕｔｙ説明用の概念図である。
【図９】効率検討用のサンプル回路の構成図である。
【発明を実施するための形態】
【００３５】
以下、図を用いて本発明の実施の形態を説明する。
【００３６】
（実施の形態）
本発明の第１の実施の形態では、図１（ａ）の同期整流回路を基礎として回路を構成する。
【００３７】
図３は本発明の基礎となる同期整流回路による昇圧回路の構成図である。この図はダイオード整流回路をベースとした図２に対応するよう部品配置がなされている（ただし電圧降下回路は記載せず）。またスイッチＳＷ１、ＳＷ２については図１との対応も考慮している。
【００３８】
この昇圧回路は、ＰＷＭ制御回路１、チャージ回路２、平滑回路３、分圧回路４、エラーアンプ５、周辺回路６及びスイッチＳＷ１、ＳＷ２を含んで構成される。
【００３９】
本回路では、図２の整流回路Ｄ２に代えてスイッチＳＷ１及びこの周辺回路６を用いている。スイッチＳＷ２は図１（ａ）のスイッチＳＷ２と同じ役割であるため、付番も同じものを用いている。スイッチＳＷ２は、コイルＬ１を平滑回路３に接続するか切り替えるＭＯＳＦＥＴトランジスタである。
【００４０】
スイッチＳＷ２はコイルＬ１を接地するか、切り離すかを決めるためのＭＯＳＦＥＴである。
【００４１】
ＰＷＭ制御回路１はスイッチＳＷ１、ＳＷ２のＯＮ、ＯＦＦを制御するための制御回路である。スイッチＳＷ１のゲート端子とＰＷＭ制御回路１の間には周辺回路６が挿入されている。この周辺回路６はスイッチＳＷ１のゲート端子の電位を定めるための回路である。
【００４２】
このＰＷＭ制御回路１により制御されるスイッチＳＷ１、ＳＷ２のゲート端子及びチャージ回路２の出力ＬＸの関係について図４を用いて説明する。図４は図３のＡ点、ＬＸ点、Ｂ−ＬＸ間の電位を表す波形図である。
【００４３】
Ａ点はスイッチＳＷ２のゲート端子である。また、ＬＸ点はスイッチＳＷ２を構成するＭＯＳＦＥＴのドレイン端子である。Ａ点が低電位だとスイッチＳＷ２がＯＦＦの状態になり、ＬＸ点は高電位となる。一方Ａ点が高電位だとスイッチＳＷ２がＯＮの状態になり、ＬＸ点は低電位となる。
【００４４】
この際、チャージ回路２のコイルＬ１に蓄えられたエネルギーによっては出力設定電圧以上の電位となる。図４はまさにそのような状況を表している。
【００４５】
図１（ａ）でも述べたが、スイッチＳＷ２がＯＦＦになった後に、スイッチＳＷ１が接続される。これは図４でもまさにその通りの動作になっている。すなわちＬＸ点が高電位の際には、スイッチＳＷ１のゲート端子のＬＸ点との相対的な電位（Ｂ−ＬＸ）が高いとスイッチＳＷ１がオンになる。また、スイッチＳＷ２が接地されている際には、ＬＸ点を平滑回路から切り離すべくＢ−ＬＸがＬｏｗになる。
【００４６】
図３の説明に戻る。
【００４７】
チャージ回路２は図１で述べたようにスイッチＳＷ２の切り替えによってコイルＬ１に電力を蓄える。
【００４８】
平滑回路３は容量Ｃ１の一方を接地し、他方を出力Ｖｏｕｔに接続して交際されており、負荷に応じて、容量Ｃ１に電荷を蓄え、また蓄えた電荷を放出するような平滑回路である。
【００４９】
分圧回路４は、エラーアンプ５で参照電圧Ｖｒｅｆと比較する対象となる検証用電圧を生成するための分圧回路である。
【００５０】
エラーアンプ５は参照電圧Ｖｒｅｆと分圧回路４の出力である検証用電圧を比較し、検証用電圧が高ければ、ＰＷＭ制御回路１の入力電圧を低くするように動作するオペアンプまたはトランジスタコンダクタンスアンプである。これによりＰＷＭ制御回路１によるスイッチＳＷ１、ＳＷ２のＯＮ、ＯＦＦ時間を制御し、実際の入力端子Ｖｉｎの電圧が昇圧回路の出力設定電圧より高い場合であっても、出力端子Ｖｏｕｔから出力される電圧を出力設定電圧にすることが可能となる。
【００５１】
次にこの図３に関わる昇圧回路をベースにした本発明に関わる昇圧回路について説明する。
【００５２】
本発明においては、１）入力電圧がある一定電圧になるまで、出力電圧として一定の電圧（出力設定電圧）を得ること、２）入力電圧が、ある設定電圧以上になると同期整流をダイオード整流に切り替え、かつ、バックゲートをソースから切り離し、バックゲート電圧をソース電圧より低くし、バックゲート効果で整流回路のダイオード電圧を高くして、入力電圧が出力電圧より一定の範囲で高い場合でも出力設定電圧が得られることを目的とする。
【００５３】
バックゲート効果（基板バイアス効果）とは、NＭＯＳ（NチャンネルＭＯＳ）のデバイス構造に起因する二次的な効果の一つである。「ソース端子の電位に比べバックゲート端子の電位が低い」場合、ドレイン電流が流れ出す閾値VthはVth0に比して増加する現象を指す。図５はドレイン電流導出の際に用いる４端子NＭＯＳのモデルである。
【００５４】
【数１】
2011036022.tif 000003
【００５５】
Vth0：  ソース端子とバックゲート端子が同じ場合のドレイン電流が流れる閾値
γ：  基板バイアス係数
VSB：  ソース・バックゲート間電圧
ｋ：  ボルツマン定数
Ｔ：  絶対温度
Nbg：  バックゲートの不純物濃度
ni：  真性半導体のキャリア密度
この式で求められるVthをショックレー（Ｓｈｏｃｋｌｅｙ）のドレインソース電流のモデルに代入する。
【００５６】
【数２】
2011036022.tif 000004
【００５７】
Id：  ＭＯＳＦＥＴのドレイン電流
Vgs：  ゲート・ソース間電圧（図５参照）
Vth：  （数１）で求めたドレイン電流が流れる閾値
μn：  電子の移動度
Co：  単位面積当たりのゲート容量
W：  チャネル幅
なお、この数式はVgs≧Vth時に適用される。
【００５８】
NＭＯＳの場合、バックゲート端子に掛かる電圧はソース電圧より低い任意の電圧に接続される。
【００５９】
このようにNＭＯＳのソース端子の電位とバックゲート端子の電位を制御することでドレイン電流の制御が可能となる。
【００６０】
これを踏まえた上で、本実施の形態の回路構成に付いて説明する。
【００６１】
図６は本発明に関わる昇圧回路の構成図である。
【００６２】
この昇圧回路は、ＰＷＭ制御回路１、チャージ回路２、平滑回路３、分圧回路４、エラーアンプ５、整流回路１１、周辺回路１２、入力電圧比較器１０１、インバータ１０２を含んで構成される。このうち、チャージ回路２、平滑回路３、分圧回路４、エラーアンプ５の動作は図３同様であるので省略する。また、ＰＷＭ制御回路１はその出力等を後ほど述べる。
【００６３】
整流回路１１は図３のスイッチＳＷ１の代わりに配置されている。その動作は、図２の整流回路Ｄ２に近い。
【００６４】
整流回路１１は４端子ＮＭＯＳであるスイッチＳＷＡ、ＳＷＢ、ＳＷＣを含んで構成される。スイッチＳＷＡは図３のスイッチＳＷ１に対応するスイッチである。入力電圧Ｖｉｎが出力設定電圧より低いときにはこのスイッチＳＷＡが図１（ａ）のスイッチＳＷ１同様の動作を行う。
【００６５】
スイッチＳＷＢ、ＳＷＣは入力電圧Ｖｉｎが出力設定電圧より高いとき（厳密に言えば入力電圧比較器１０１の出力が「１」になった時）に機能するスイッチである。
【００６６】
スイッチＳＷＢのゲート端子には入力電圧比較器１０１の出力の反転値が、スイッチＳＷＣのゲート端子には入力電圧比較器１０１の出力値がそれぞれ入力されている。
【００６７】
スイッチＳＷＢのバックゲート端子はスイッチＳＷＢのドレイン端子に接続される。
【００６８】
スイッチＳＷＡのバックゲート端子はスイッチＳＷＢのソース端子、及びＳＷＣのドレイン端子に接続される。
【００６９】
スイッチＳＷＢのドレイン端子にはチャージ回路２の出力が入力されるのはスイッチＳＷＡのドレイン端子同様である。
【００７０】
スイッチＳＷＣのソース端子及びバックゲート端子は接地されている。
【００７１】
スイッチＳＷＡのゲート端子には、周辺回路１２を介してＰＷＭ制御回路１の出力が接続されている。スイッチＳＷＡのドレイン端子は平滑回路３及び分圧回路４に接続されている。
【００７２】
周辺回路１２は、図３の周辺回路６の代わりに設けられている回路である。基本的には図３の周辺回路６同様の動作を行うが、この回路には入力電圧比較器１０１の出力の反転値も入力されている点が相違する。
【００７３】
この入力電圧比較器１０１の出力の反転値（図上のＧ点の値）によって、スイッチＳＷＡのゲート端子のＯＮ・ＯＦＦを制御する。すなわち、入力電圧比較器１０１の出力が「１」になると、スイッチＳＷＡのゲート端子が「０」固定になる。これにより、ＰＷＭ制御回路１は図２と同じ回路で構成することが可能になる。
【００７４】
入力電圧比較器１０１は図２の入力電圧比較器１０１と構成・動作が同じである。すなわち入力電圧Ｖｉｎ（これはチャージ回路２に用いられているものと同じ）を抵抗Ｒ２及びＲ３で分圧する。そしてこれを参照電圧Ｖｒｅｆ２と電圧コンパレータで比較することで基準となる参照電圧Ｖｒｅｆ２を越えるか否かで出力が「１」になるか「０」になるかが決定される。すなわち入力電圧比較器１０１の値が「１」になると、入力電圧Ｖｉｎの値が出力設定電圧を超えているように参照電圧Ｖｒｅｆ２を設定する（実装時には所定のマージンを持たせていると思われるが）。
【００７５】
インバータ１０２は入力電圧比較器１０１の出力の反転値を生成するインバータである。
【００７６】
次にこの回路全体の動作について図７を用いて説明する。図７は本発明に関わる昇圧回路の動作を説明するための波形図である。なお、波形の計測点は図６に対応する箇所が記載されている。
【００７７】
この図を見ても明らかな通り、この昇圧回路は、１）同期整流時の動作と、２）ダイオード整流＋バックゲート端子の電圧変更、の２つの動作モードを持つ。この２つの切り替えは、入力電圧比較器１０１の出力（Ｆ点の値）によって決定される。
【００７８】
入力電圧比較器１０１の出力が「０」の間、すなわち抵抗Ｒ２とＲ３によって分圧された値（Ｄ点の電圧）が参照電圧Ｖｒｅｆ２よりも小さい間は、整流回路１１は同期整流で動作する。一方この値が参照電圧Ｖｒｅｆ２よりも大きくなると、整流回路１１はダイオード整流で動作する。
【００７９】
同期整流の間は、図４の従来の同期整流の動作と差は無い。ただし、整流回路１１のスイッチＳＷＢ及びＳＷＣについて注意を払う必要がある。
【００８０】
入力電圧比較器１０１の出力（Ｆ点の値）が「０」であるということは、スイッチＳＷＣはＯＦＦになっていることを意味する。したがって、図７のＨ点は接地されておらず、その値はスイッチＳＷＢのソース端子に支配されることとなる。
【００８１】
スイッチＳＷＢのゲート端子はこの状態では常時「１」となる。スイッチＳＷＢのゲート端子に入力されるのは入力電圧比較器１０１の出力の反転値だからである。スイッチＳＷＢのドレイン端子にはチャージ回路２の出力がそのまま入力されているため、Ｈ点の電位はＬＸ点の電位に支配される。これは図７のＨ点の波形及びＢ−ＬＸ間の相対的な電位差からも分かる。
【００８２】
したがって、スイッチＳＷＡのバックゲート端子はスイッチＳＷＡのソース端子と連動して動作することとなる。
【００８３】
このことから、同期整流動作時はスイッチＳＷＡのバックゲート端子の電位はスイッチＳＷＡのソース端子と同電位になる。
【００８４】
一方、Ｄ点の電圧が参照電圧Ｖｒｅｆ２よりも大きくなると、入力電圧Ｖｉｎの値が出力設定電圧を超える。すなわち、チャージ回路２の出力（ＬＸ点）の値が出力設定電圧よりも大きな値になる（図７ＬＸ点の波形）。
【００８５】
この状態になると、スイッチＳＷＡのゲート端子は「０」固定になる。周辺回路１２内のアンドゲートＡＮＤに入力されるインバータ１０２の出力が「０」固定になり、ＰＷＭ制御回路１の出力はスイッチＳＷＡに届かなくなるためである。
【００８６】
この状態ではスイッチＳＷＣはＯＮになる。ゲート端子に接続される電圧コンパレータの出力が「１」固定となるためである。したがって、スイッチＳＷＣのソース端子が接地されているため、スイッチＳＷＣのドレイン端子側（図７のＨ点）も「０」になる。これにより、スイッチＳＷＡのバックゲート端子が接地され、スイッチＳＷＡのバックゲート端子の電位の制御（＝バックゲート効果の制御）が可能となる。
【００８７】
このような回路構成を取ることで、Ｄ点の電圧が参照電圧Ｖｒｅｆ２よりも大きいときには「ソース端子の電位に比べバックゲート端子の電位が低い」状態をスイッチＳＷＡに現出させる、すなわちバックゲート効果を発揮させることが可能となる。
【００８８】
この図６の回路の効果について説明する。
【００８９】
この昇圧回路のスイッチングデューティは簡易的に次の式で与えられる。
【００９０】
【数３】
2011036022.tif 000005
【００９１】
Vout：  出力電圧
Vin：  入力電圧
VF：  整流回路導通時順方向電圧
ここでＤｕｔｙとは図８で示すチャージ回路２のスイッチＳＷ２のスイッチング期間１周期のうちオフにしている期間をいう。図８はＤｕｔｙ説明用の概念図である。
【００９２】
Ｄｕｔｙは負にならないため、Ｄｕｔｙ≧０である。また、この条件を満たすためには、
（Vout＋VF−Vin）≧０
を満たす必要がある。Ｄｕｔｙ＝０の時にVinは最大となり
Vin＝Vout＋VF
となる。なお、VFはドレイン電流Idより下記のように求めることができる。
【００９３】
（数２）より、
【００９４】
【数４】
2011036022.tif 000006
【００９５】
が求められる。ＭＯＳＦＥＴがダイオードに接続されているために、
【００９６】
【数５】
2011036022.tif 000007
【００９７】
図９は効率検討用のサンプル回路の構成図である。この回路は図６の構成からバックゲート制御関連の回路を削除している。また、スイッチＳＷＡのソース端子とバックゲート端子を接続したものである。
【００９８】
この回路ではVFは０．７Ｖ程度になる。この状態でVoutを３．６Ｖとしたとき、Vinの最大値は４．３Ｖとなる。
【００９９】
一方、スイッチＳＷＡのバックゲート端子を制御し、ダイオード整流時にバックゲート端子の電位を接地レベルとした場合、VFは１．７Ｖ程度となる。したがって、Voutを３．６Ｖとしたとき、Vinの最大値は５．３Ｖとなり、図９の回路と比べて入力電圧を１Ｖ高く設定することが可能となる。
【０１００】
これに加えて、Vin＞Vout＋VFとなったとき、Ｄｕｔｙは０となる。この際チャージ回路のスイッチＳＷ２は常時オフとなり整流回路１１は常時ダイオード接続となる。このときダイオードの順方向電圧をVFとすると、Voutは（Vin−VF）で持ち上げられる利点もある。
【０１０１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【産業上の利用可能性】
【０１０２】
本発明は、昇圧回路に直接関連するものである。特にディジタルスチルカメラなどの物理動作機構を有する携帯端末の昇圧回路での使用を想定している。ディジタルスチルカメラの入力電圧は２．７Ｖ〜４．２Ｖを想定することが多いが、フォーカシングモータ用には５Ｖの電圧を必要とする。この電圧を作り出す昇圧回路は、フォーカス設定後低消費電力化のために出力電圧を３．６Ｖ付近に下げる使い方がある。このとき出力電圧が入力電圧より低くなるため、本発明の適用を積極的に考慮する必要が出てくる。
【０１０３】
逆を言えば、低消費電力化のために出力を低下する必要がある昇圧回路を用いる場面では、本発明の適用余地がある。
【符号の説明】
【０１０４】
１…ＰＷＭ制御回路、２…チャージ回路、３…平滑回路、４…分圧回路、
５…エラーアンプ、６、１２…周辺回路、１１…整流回路、
１０１…入力電圧比較器、１０２…インバータ、２０１…電圧降下回路。
【図１】
2011036022.tif 000008
【図２】
2011036022.tif 000009
【図３】
2011036022.tif 000010
【図４】
2011036022.tif 000011
【図５】
2011036022.tif 000012
【図６】
2011036022.tif 000013
【図７】
2011036022.tif 000014
【図８】
2011036022.tif 000015
【図９】
2011036022.tif 000016