(57)【要約】【課題】ＥＳＤ特性が改善された信頼性の高い窒化物半導体レーザ素子を提供する。【解決手段】この窒化物半導体レーザ素子１００は、導電性を有する窒化物半導体基板１０と、窒化物半導体基板１０上に形成されたｎ型半導体層２０ａと、ｎ型半導体層２０ａ上に形成された活性層２４と、活性層２４上に形成されたｐ型半導体層２０ｂと、ｐ型半導体層２０ｂの一部に形成されたリッジ部２９と、ｐ型半導体層２０ｂの一部にその厚み方向に掘り込まれることによって形成され、少なくともｎ型半導体層２０ａに達する深さを有する掘り込み部４０と、掘り込み部４０に形成された抵抗材料層５０と、ｐ型半導体層２０ｂ上に形成され、リッジ部２９と電気的に接続されたｐ側電極３２とを備えている。そして、上記ｐ側電極３２が、掘り込み部４０に形成された抵抗材料層５０を介して、ｎ型半導体層２０ａと電気的に接続されている。【選択図】図１
2011199006.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１導電型半導体層と、
前記第１導電型半導体層上に形成された活性層と、
前記活性層上に形成された第２導電型半導体層と、
前記第２導電型半導体層の一部に形成されたリッジ部と、
前記第２導電型半導体層の一部にその厚み方向に掘り込まれることによって形成され、少なくとも前記第１導電型半導体層に達する深さを有する掘り込み部と、
前記掘り込み部に形成された抵抗材料層と、
前記第２導電型半導体層上に形成され、前記リッジ部と電気的に接続された金属層とを備え、
前記金属層は、前記掘り込み部に形成された前記抵抗材料層を介して、前記第１導電型半導体層と電気的に接続されていることを特徴とする、窒化物半導体レーザ素子。
【請求項２】
前記抵抗材料層の抵抗値は、５×１０3Ω以上３×１０7Ω以下であることを特徴とする、請求項１に記載の窒化物半導体レーザ素子。
【請求項３】
共振器長さが４５０μｍ以下であることを特徴とする、請求項１または２に記載の窒化物半導体レーザ素子。
【請求項４】
前記抵抗材料層が、シリコンまたはゲルマニウムから構成されていることを特徴とする、請求項１〜３のいずれか１項に記載の窒化物半導体レーザ素子。
【請求項５】
前記抵抗材料層を構成するシリコンには不純物がドープされていることを特徴とする、請求項４に記載の窒化物半導体レーザ素子。
【請求項６】
前記抵抗材料層が、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｚｒ、Ｔａ、Ｓｉのいずれかの酸化物から構成されていることを特徴とする、請求項１〜３のいずれか１項に記載の窒化物半導体レーザ素子。
【請求項７】
前記金属層における前記掘り込み部以外の領域に、ワイヤを接続するための接続領域が設けられていることを特徴とする、請求項１〜６のいずれか１項に記載の窒化物半導体レーザ素子。
【請求項８】
前記掘り込み部に形成された抵抗材料層が、前記金属層で覆われていることを特徴とする、請求項１〜７のいずれか１項に記載の窒化物半導体レーザ素子。
【請求項９】
前記基板が、第１導電型の導電性を有することを特徴とする、請求項１〜８のいずれか１項に記載の窒化物半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体レーザ素子に関する。
【背景技術】
【０００２】
半導体レーザ素子や発光ダイオード素子（ＬＥＤ）等の短波長の発光素子を構成する発光素子材料として、ＧａＮなどの窒化物半導体材料の研究、開発が行われている。窒化物半導体材料を用いたＧａＮ系半導体レーザ素子は、一般的に、ＩｎＧａＮ層を活性層とする構造を有しており、光ディスク装置の読み取り用光源として既に実用化されている。また、近年では、ＧａＮ系半導体レーザ素子の市場普及に伴い、さらなる業界発展のために、半導体レーザ素子の価格低減が強く求められている。この価格低減に対しては、素子サイズの縮小化を図ることによって、１枚の半導体ウェハから得られる半導体レーザ素子の数（取れ数）を増やすことが有効である。そのため、半導体レーザ素子の価格低減のために、半導体レーザ素子のサイズ縮小化開発が進められている。
【０００３】
しかしながら、半導体レーザ素子の素子サイズを縮小した場合、素子の接合容量が低下するため、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）レベルが低下するという不都合が生じる。そのため、素子サイズの縮小に伴い、ＥＳＤレベルの低下が深刻な問題となっている。特に、逆バイアス時のＥＳＤレベルが大きな問題となることが明らかとなった。
【０００４】
一方、従来、発光素子のＥＳＤ対策として、保護用のダイオードを発光素子に接続する方法が知られている（たとえば、特許文献１参照）。
【０００５】
上記特許文献１には、逆バイアス時のＥＳＤ特性を改善するために、逆耐圧補償用の補償ダイオードを設けた窒化物半導体発光素子が記載されている。この補償ダイオードは、発光素子とは別体で形成されており、発光素子をリードに実装する際に取り付けられている。
【０００６】
また、上記特許文献１には、他の実施例として、発光部と補償ダイオードとが同一基板上に形成された窒化物半導体発光素子も記載されている。発光部および補償ダイオードが形成される基板は、絶縁性のサファイア基板であり、このサファイア基板上に半導体層を順次積層した後、サファイア基板にまで達する溝を形成することによって、発光部と補償ダイオードとが分離されている。なお、発光部と補償ダイオードとは、ワイヤを介して電気的に接続されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１４８６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１のように、別体で形成された補償ダイオードを接続する場合、別途補償ダイオードが必要になるため、その分、コストが上昇するという問題点がある。また、この場合、補償ダイオードを別途取り付ける必要があるため、発光素子をリードに実装する際に、リード実装時の工程が複雑になるという不都合もある。このため、このような構成を採用した場合には、製造コストが上昇するという問題点がある。
【０００９】
一方、特許文献１に記載された他の実施例のように、同一基板上に、発光部と補償ダイオードとを形成した場合には、上記のようなコスト上昇が抑制されるものの、このような構成が可能となるのは、基板が、サファイア基板などの絶縁性基板の場合に限られる。このため、このような構成を採用した場合には、放熱性、結晶性、電極形成の容易さ、および劈開性などの点で有利な導電性基板を用いることができなくなるという問題点がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ＥＳＤ特性が改善された信頼性の高い窒化物半導体レーザ素子を提供することである。
【００１１】
この発明のもう１つの目的は、コスト上昇を抑制しながら、逆バイアスＥＳＤ特性を向上させることが可能な窒化物半導体レーザ素子を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、この発明の一の局面による窒化物半導体レーザ素子は、基板と、基板上に形成された第１導電型半導体層と、第１導電型半導体層上に形成された活性層と、活性層上に形成された第２導電型半導体層と、第２導電型半導体層の一部に形成されたリッジ部と、第２導電型半導体層の一部にその厚み方向に掘り込まれることによって形成され、少なくとも第１導電型半導体層に達する深さを有する掘り込み部と、掘り込み部に形成された抵抗材料層と、第２導電型半導体層上に形成され、リッジ部と電気的に接続された金属層とを備えている。そして、上記金属層が、掘り込み部に形成された抵抗材料層を介して、第１導電型半導体層と電気的に接続されている。
【００１３】
この一の局面による窒化物半導体レーザ素子では、上記のように、第２導電型半導体層の一部に掘り込み部を形成するとともに、その掘り込み部に抵抗材料層を形成し、かつ、この抵抗材料層を介して、金属層と第１導電型半導体層とを電気的に接続することによって、ＥＳＤなどによって逆バイアスが印加された際に、抵抗材料層を介して、第１導電型半導体層と金属層とを通電することができる。これにより、リッジ部や活性層をＥＳＤから保護することができるので、逆バイアスＥＳＤ特性を向上させることができる。
【００１４】
また、一の局面では、上記のように構成することによって、補償用ダイオードなどの保護素子を別途設けることなくＥＳＤ特性を向上させることができる。このため、保護素子を設けなくてもよい分、コスト上昇を抑制することができる。
【００１５】
なお、一の局面による窒化物半導体レーザ素子では、上記のように構成することにより、放熱性、結晶性、電極形成の容易さ、および劈開性などの点で有利な導電性基板を用いることができる。
【００１６】
上記一の局面による窒化物半導体レーザ素子において、抵抗材料層の抵抗値は、５×１０3Ω以上３×１０7Ω以下であるのが好ましい。このように構成すれば、素子駆動時の無効電流の増加を抑制しながら、ＥＳＤ特性を効果的に向上させることができる。
【００１７】
上記一の局面による窒化物半導体レーザ素子において、その共振器長さ（共振器長）を４５０μｍ以下としてもよい。このように構成した場合でも、ＥＳＤ特性の低下を抑制することができるので、素子サイズの縮小化を図りながら、信頼性を向上させることができる。
【００１８】
上記一の局面による窒化物半導体レーザ素子において、好ましくは、抵抗材料層が、シリコンまたはゲルマニウムから構成されている。このように構成すれば、製造プロセスを容易にすることができるとともに、抵抗の安定性を向上させることができる。これにより、ＥＳＤ特性が改善された信頼性の高い窒化物半導体レーザ素子を高い歩留まりで得ることができる。なお、抵抗材料層にシリコンを用いる場合、その結晶性としては、単結晶シリコン、アモルファスシリコン、ポリシリコンのいずれであってもよい。ただし、レーザ素子の素子サイズ（チップサイズ）の制約から、抵抗材料層の電気伝導率としてプロセス設計マージンが最も広く、形成の容易な、アモルファスシリコンを用いるのが好ましい。
【００１９】
この場合において、好ましくは、抵抗材料層を構成するシリコンには不純物がドープされている。このように構成すれば、不純物のドーピング量を変えることによって、抵抗材料層の電気伝導率を自由に設計することができる。なお、上記不純物として、燐や砒素などを用いることができる。
【００２０】
上記一の局面による窒化物半導体レーザ素子において、抵抗材料層は、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｚｒ、Ｔａ、Ｓｉのいずれかの酸化物から構成することもできる。また、埋め込み絶縁層と抵抗材料層とを兼用することもできる。この場合、作製工程を短縮できるため好ましい。
【００２１】
上記一の局面による窒化物半導体レーザ素子において、好ましくは、金属層における掘り込み部以外の領域に、ワイヤを接続するための接続領域が設けられている。このように構成すれば、ワイヤボンディング時のダメージによる抵抗材料層の破損を効果的に抑制することができる。
【００２２】
上記一の局面による窒化物半導体レーザ素子において、好ましくは、掘り込み部に形成された抵抗材料層が、金属層で覆われている。このように構成すれば、抵抗材料層が大気に曝されるのを抑制することができるので、抵抗材料層の酸化を抑制することができる。これにより、酸化に起因する抵抗値の変動を効果的に抑制することができる。
【００２３】
上記一の局面による窒化物半導体レーザ素子において、基板が、第１導電型の導電性を有しているのが好ましい。
【発明の効果】
【００２４】
以上のように、本発明によれば、ＥＳＤ特性が改善された信頼性の高い窒化物半導体レーザ素子を容易に得ることができる。
【００２５】
また、本発明によれば、コスト上昇を抑制しながら、逆バイアスＥＳＤ特性を向上させることが可能な窒化物半導体レーザ素子を容易に得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による窒化物半導体レーザ素子の断面図である。
【図２】本発明の一実施形態による窒化物半導体レーザ素子の断面図である。
【図３】本発明の一実施形態による窒化物半導体レーザ素子の活性層の構造を示した断面図である。
【図４】本発明の一実施形態による窒化物半導体レーザ素子を上側から見た平面図である。
【図５】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図６】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図７】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図８】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図９】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図１０】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図１１】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図１２】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図１３】本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。
【図１４】本発明の一実施形態による窒化物半導体レーザ素子を備えた半導体レーザ装置の斜視図である。
【図１５】比較例による窒化物半導体レーザ素子のＥＳＤ特性の測定結果を示した図である。
【図１６】実施例による窒化物半導体レーザ素子のＥＳＤ特性の測定結果を示した図である。
【図１７】窒化物半導体レーザ素子における逆バイアス３０Ｖ時のリーク電流とＥＳＤレベルとの関係を示した図である。
【発明を実施するための形態】
【００２７】
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。
【００２８】
図１および図２は、本発明の一実施形態による窒化物半導体レーザ素子の断面図である。図３は、本発明の一実施形態による窒化物半導体レーザ素子の活性層の構造を示した断面図である。図４は、本発明の一実施形態による窒化物半導体レーザ素子を上側から見た平面図である。なお、図１および図２は、図４のＡ−Ａ線に沿った断面を示している。まず、図１〜図４を参照して、本発明の一実施形態による窒化物半導体レーザ素子１００の構造について説明する。
【００２９】
一実施形態による窒化物半導体レーザ素子１００は、図１に示すように、導電性を有する窒化物半導体基板１０上に、ｎ型半導体層２０ａ、活性層２４およびｐ型半導体層２０ｂが順次積層された構造を有している。ｐ型半導体層２０ｂの所定領域には、リッジ部２９が形成されており、リッジ部２９が形成されている領域とは異なるｐ型半導体層２０ｂの領域には、ｎ型半導体層２０ａに達する深さを有する掘り込み部４０が形成されている。この掘り込み部４０は、側面および底面を有しており、掘り込み部４０の内部には、抵抗材料層５０が形成されている。また、ｐ型半導体層２０ｂ上には、ｐ側電極３２が形成されており、このｐ側電極３２が抵抗材料層５０を介して、ｎ型半導体層２０ａと電気的に接続されている。なお、窒化物半導体基板１０は、本発明の「基板」の一例であり、ｎ型半導体層２０ａおよびｐ型半導体層２０ｂは、それぞれ、本発明の「第１導電型半導体層」および「第２導電型半導体層」の一例である。また、ｐ側電極３２は、本発明の「金属層」の一例である。
【００３０】
一実施形態による窒化物半導体レーザ素子１００の具体的な構成は、図２に示すように、上記窒化物半導体基板１０がｎ型ＧａＮから構成されており、この窒化物半導体基板１０上に、約３μｍの厚みを有するｎ型ＧａＮ層２１が形成されている。ｎ型ＧａＮ層２１上には、約０．５μｍの厚みを有するｎ型Ａｌ0.1Ｇａ0.9Ｎからなる下部クラッド層２２が形成されている。下部クラッド層２２上には、約０．１μｍの厚みを有するｎ型ＧａＮからなる下部光ガイド層２３が形成されている。下部光ガイド層２３上には、多重量子井戸（ＭＱＷ）構造を有する活性層２４が形成されている。
【００３１】
この活性層２４は、図３に示すように、約８ｎｍの厚みを有するＩｎ0.01Ｇａ0.99からなる４つの障壁層２４ａと、約４ｎｍの厚みを有するＩｎ0.1Ｇａ0.9Ｎからなる３つの井戸層２４ｂとが交互に積層されて構成されている。
【００３２】
上記活性層２４上には、図２に示すように、約２０ｎｍの厚みを有するｐ型Ａｌ0.3Ｇａ0.7Ｎからなるキャリアブロック層２５が形成されている。キャリアブロック層２５上には、約０．１μｍの厚みを有するｐ型ＧａＮからなる上部光ガイド層２６が形成されている。上部光ガイド層２６上には、凸部と、凸部以外の平坦部とを有するｐ型Ａｌ0.1Ｇａ0.9Ｎからなる上部クラッド層２７が形成されている。上部クラッド層２７の凸部上には、約０．１μｍの厚みを有するｐ型ＧａＮからなるコンタクト層２８が形成されている。そして、コンタクト層２８と上部クラッド層２７の凸部とによって、約１μｍ〜約３μｍ（たとえば約１．３μｍ）の幅を有するストライプ状（細長状）のリッジ部２９が構成されている。このリッジ部２９は、図４に示すように、共振器方向（Ｙ方向）に延びるように形成されている。なお、ｎ型ＧａＮ層２１、下部クラッド層２２および下部光ガイド層２３は、それぞれ、本発明の「第１導電型半導体層」の一例であり、キャリアブロック層２５、上部光ガイド層２６、上部クラッド層２７およびコンタクト層２８は、それぞれ、本発明の「第２導電型半導体層」の一例である。
【００３３】
また、図２に示すように、コンタクト層２８上には、たとえば約１５ｎｍの厚みを有するＰｄ（パラジウム）からなるオーミック電極３０が形成されている。なお、上記オーミック電極３０は、５ｎｍ以上１００ｎｍ以下の厚みに形成されているのが好ましい。
【００３４】
ここで、本実施形態では、図１および図２に示すように、リッジ部２９の形成領域とは異なる領域に、厚み方向に掘り込まれた上記掘り込み部４０が形成されている。この掘り込み部４０は、コンタクト層２８（図２参照）の上面から下部光ガイド層２３（図２参照）に達する深さを有している。そのため、掘り込み部４０の底面には、下部光ガイド層２３（図２参照）が露出した状態となっている。
【００３５】
また、上記掘り込み部４０は、図４に示すように、平面的に見て、正方形形状に形成されている。具体的には、上記掘り込み部４０は、たとえば、その底面の形状において、横方向（Ｘ方向）の長さａおよび縦方向（Ｙ方向）の長さｂが、それぞれ、約５０μｍとなるように構成されている。
【００３６】
また、図１および図２に示すように、リッジ部２９の両脇には、電流狭窄層として機能する埋め込み絶縁層３１が形成されている。この埋め込み絶縁層３１は、たとえば、約０．１μｍ〜約０．３μｍ（たとえば約０．１５μｍ）の厚みを有するＳｉＯ2から構成されている。なお、埋め込み絶縁層３１は、厚みが５０ｎｍ未満では光吸収による導波ロスが生じる可能性があるため、その性質（光吸収）を積極的に利用する場合以外は、厚みが５０ｎｍ以上とされているのが好ましい。
【００３７】
また、本実施形態では、上記埋め込み絶縁層３１は、掘り込み部４０の側面をも覆うように形成されている。そして、埋め込み絶縁層３１で覆われていない掘り込み部４０の底面上に、下部光ガイド層２３と接するように抵抗材料層５０が形成されている。この抵抗材料層５０は、たとえば、アモルファスシリコンから構成されており、約１００Åの厚みを有している。本構成により、抵抗材料層５０の抵抗値は、約１．６×１０4Ωとなっている。なお、抵抗材料層５０の抵抗値は、５×１０3Ω以上３×１０7Ω以下に設定されているのが好ましい。すなわち、上記のように構成することによって、半導体レーザ素子における逆バイアス時の抵抗が、５×１０3Ω以上３×１０7Ω以下となるように構成されているのが好ましい。また、抵抗材料層５０が形成される領域は、掘りこみ部４０の底面に限定されるものではなく、埋め込み絶縁層３１の上にまたがって形成されてもよい。この場合、抵抗材料層５０を、たとえばフォトプロセスにより形成する際のプロセスマージンを大きくとることができるため、好ましい。
【００３８】
埋め込み絶縁層３１の上面上には、リッジ部２９の上面からキャリアを注入するための上記ｐ側電極３２が形成されている。このｐ側電極３２は、図２および図４に示すように、リッジ部２９上に形成されたオーミック電極３０の一部を覆うように形成されており、オーミック電極３０の一部を覆っている部分において、オーミック電極３０と直接接触している。また、上記ｐ側電極３２は、埋め込み絶縁層３１側からＭｏ層（図示せず）およびＡｕ層（図示せず）が順次積層された多層構造を有しており、その合計厚みが、たとえば約０．２μｍとなるように形成されている。
【００３９】
また、上記ｐ側電極３２は、図２および図４に示すように、掘り込み部４０の側面上および底面上にも形成されている。このため、ｐ側電極３２が、掘り込み部４０内の抵抗材料層５０と直接接触している。これにより、下部光ガイド層２３を含むｎ型半導体層２０ａ（図１参照）および窒化物半導体基板１０が、抵抗材料層５０を介して、ｐ側電極３２と電気的に接続されている。すなわち、抵抗材料層５０を介して、ｎ型半導体層２０ａ（図１参照）とｐ側電極３２とが通電可能な状態となっている。そして、このような構成により、等価回路的には、半導体レーザ素子と抵抗とが並列接続された構成をなしている。
【００４０】
また、本実施形態では、抵抗材料層５０の表面がｐ側電極３２で覆われており、これによって、抵抗材料層５０が露出しないように構成されている。
【００４１】
なお、本実施形態では、図４に示すように、ｐ側電極３２における掘り込み部４０以外の領域に、電流供給を行うためのワイヤ１５３が接続される接続領域３２ａが設けられている。
【００４２】
一方、窒化物半導体基板１０の裏面上には、図１および図２に示すように、基板下からキャリアを注入するためのｎ側電極３３が形成されている。このｎ側電極３３は、窒化物半導体基板１０の裏面側から、Ｈｆ層（図示せず）およびＡｌ層（図示せず）が順次積層された多層構造からなり、ｎ型ＧａＮからなる窒化物半導体基板１０に対してオーミック接触している。また、ｎ側電極３３上には、ｎ側電極３３側から、Ｍｏ層（図示せず）、Ｐｔ層（図示せず）およびＡｕ層（図示せず）が順次積層された多層構造からなるメタライズ層３４が形成されている。このメタライズ層３４は、サブマウントなどへのマウントを容易にするために形成されている。
【００４３】
また、一実施形態による窒化物半導体レーザ素子１００は、図４に示すように、レーザ光が出射される光出射面と、光出射面とは反対側の光反射面とを含む一対の共振器端面６０を有している。この共振器端面６０には、絶縁体からなるコーティング保護膜（図示せず）が形成されている。
【００４４】
なお、コーティング保護膜が、波長４００ｎｍの光における消衰係数が１０-4以下の絶縁材料により構成されることで、コーティング保護膜による共振器端面６０における反射率を最適に制御することが可能となる。このようなコーティング保護膜の材料としては、ＺｒＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯ2、ＣａＦ、Ｎａ3ＡｌＦ6、ＬｉＦ、ＬａＦ3、ＣｅＦ3、ＭｇＦ2、ＮｄＦ3、ＡｌＮなどを用いることができる。また、コーティング保護膜による共振器端面６０のコーティングは、反射率を制御するだけではなく、端面保護のために形成してもよい。
【００４５】
また、上記のように、共振器端面６０にコーティング保護膜を形成することによって、端面劣化を防止するとともに、閾値、スロープ効率などの他の素子特性を改善することもできる。なお、コーティング保護膜は、半導体層に接する第１の層を、ＡｌＯＮで構成するとともに、その酸素濃度を１％〜３０％の範囲に設定し、かつ、その層厚を１００ｎｍ以下とするのが好ましい。
【００４６】
また、一実施形態による窒化物半導体レーザ素子１００は、共振器端面６０と直交する方向（Ｙ方向）に、たとえば、約３００μｍの長さＬ１（チップ長Ｌ１（共振器長Ｌ１））を有しているとともに、共振器端面６０に沿った方向（Ｘ方向）に、約１５０μｍ〜約６００μｍ（たとえば、約３００μｍ）の幅Ｗ１（チップ幅Ｗ１）を有している。なお、上記共振器長Ｌ１は４５０μｍ以下となるように構成されているのが好ましい。
【００４７】
本実施形態では、上記のように、ｐ型半導体層２０ｂの一部に、下部光ガイド層２３にまで達する掘り込み部４０を形成するとともに、掘り込み部４０の底面に露出された下部光ガイド層２３上に抵抗材料層５０を形成し、かつ、この抵抗材料層５０を介して、ｐ側電極３２とｎ型半導体層２０ａとを電気的に接続することによって、ＥＳＤなどによって逆バイアスが印加された際に、抵抗材料層５０を介して、ｎ型半導体層２０ａとｐ側電極３２とを通電することができる。これにより、ＥＳＤなどに起因して生じた逆バイアス時の電流を、等価回路的に並列に接続された抵抗（抵抗材料層５０）に流すことができるので、リッジ部２９や活性層２４をＥＳＤから保護することができる。その結果、逆バイアスＥＳＤ特性を向上させることができる。
【００４８】
また、本実施形態では、上記のように構成することによって、補償用ダイオードなどの保護素子を別途設けることなくＥＳＤ特性を向上させることができる。このため、保護素子を設けなくてもよい分、コスト上昇を抑制することができる。
【００４９】
したがって、本実施形態では、コスト上昇を招くことなく、逆バイアスＥＳＤ特性を改善することができる。
【００５０】
また、本実施形態では、抵抗材料層５０の抵抗値を、５×１０3Ω以上３×１０7Ω以下とすることによって、抵抗材料層５０を介してｎ型半導体層２０ａとｐ側電極３２とを電気的に接続した場合でも、素子駆動時の無効電流の増加を抑制することができ、かつ、ＥＳＤ特性を効果的に向上させることができる。すなわち、素子を駆動するために、順方向にバイアスを印加した際には、抵抗材料層５０を介して電流が流れるのを抑制するとともに、逆方向にバイアスが印加された際には、抵抗材料層５０を介して電流が流れるように構成することができる。これにより、無効電流の増加に起因する悪影響を有効に抑制することができる。
【００５１】
また、本実施形態では、抵抗材料層５０をアモルファスシリコンから構成することによって、後述する製造プロセスを容易にすることができるとともに、抵抗の安定性を向上させることができる。これにより、ＥＳＤ特性が改善された信頼性の高い窒化物半導体レーザ素子１００を高い歩留まりで得ることができる。また、このような抵抗材料層５０に燐や砒素などの不純物をドープすることにより、抵抗材料層５０の電気伝導率を容易に変えることができる。これにより、所望の抵抗値を有する抵抗材料層５０を容易に形成することができる。
【００５２】
また、本実施形態では、ｐ側電極３２における掘り込み部４０が形成されている領域以外の領域に、ワイヤを接続するための接続領域３２ａを設けることによって、ｐ側電極３２にワイヤを接続する際に、抵抗材料層５０にワイヤボンディング時のダメージが及ぶのを防止することができる。これにより、ワイヤボンディング時のダメージによる抵抗材料層５０の破損を効果的に抑制することができる。
【００５３】
また、本実施形態では、掘り込み部４０内に形成された抵抗材料層５０を、ｐ側電極３２で覆うことによって、抵抗材料層５０が大気に曝されるのを抑制することができる。これにより、抵抗材料層５０の酸化を抑制することができるので、酸化に起因する抵抗材料層５０の抵抗値の変動を効果的に抑制することができる。
【００５４】
また、本実施形態では、窒化物半導体レーザ素子１００の共振器長Ｌ１を４５０μｍ以下（約３００μｍ）とすることによって、素子サイズの縮小化を図りながら、ＥＳＤ特性の低下を抑制することができる。これにより、信頼性を向上させながら、コスト低減を図ることができる。なお、共振器長が短くなるほど、素子容量が低下し、また、ストライプ状リッジ構造の面積も低下するため、共振器長の縮小化に伴い急激にＥＳＤ特性が低下するものの、上記のように構成することにより、共振器長を短くした場合でも、ＥＳＤ特性の低下を抑制することができる。したがって、ＥＳＤ特性の低下抑制効果は、共振器長が短くなるほど効果が大きいといえる。特に、素子容量が小さく、逆バイアスＥＳＤ特性が低い、共振器長４５０μｍ以下の単共振器レーザ素子で、効果的にＥＳＤ特性を改善することができる。
【００５５】
図５〜図１３は、本発明の一実施形態による窒化物半導体レーザ素子の製造方法を説明するための断面図である。次に、図１〜図１３を参照して、本発明の一実施形態による窒化物半導体レーザ素子１００の製造方法について説明する。
【００５６】
まず、図５に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型ＧａＮからなる窒化物半導体基板１０上に、窒化物半導体各層２１〜２８を順次成長させる。
【００５７】
具体的には、まず、ＭＯＣＶＤ装置（図示せず）の成長炉内に設置された所定のサセプタ（図示せず）上に窒化物半導体基板１０を載置し、キャリアガスとして、Ｎ2とＮＨ3とをそれぞれ５Ｌ／ｍｉｎの流量で流しながら、サセプタ温度を１０５０℃まで昇温する。昇温終了後、キャリアガスをＮ2からＨ2に変えて、Ｇａ（ガリウム）の原料としてトリメチルガリウム（（ＣＨ3）3Ｇａ；ＴＭＧ）を１００μｍｏｌ／ｍｉｎ、ｎ型ドーパントであるＳｉの原料としてモノシラン（ＳｉＨ4）を１０ｎｍｏｌ／ｍｉｎの供給量で成長炉内に供給して、窒化物半導体基板１０上に、約３μｍの厚みを有するｎ型ＧａＮ層２１を成長させる。
【００５８】
次に、ＴＭＧの供給量を５０μｍｏｌ／ｍｉｎに減少し、Ａｌ（アルミニウム）の原料としてトリメチルアルミニウム（（ＣＨ3）3Ａｌ；ＴＭＡ）を４０μｍｏｌ／ｍｉｎの供給量で成長炉内に供給して、ｎ型ＧａＮ層２１上に、約０．５μｍの厚みを有するｎ型Ａｌ0.1Ｇａ0.9Ｎからなる下部クラッド層２２を成長させる。
【００５９】
下部クラッド層２２の成長が終了すると、ＴＭＡの供給を停止し、ＴＭＧの供給量を１００μｍｏｌ／ｍｉｎに増加して、下部クラッド層２２上に、約０．１μｍの厚みを有するｎ型ＧａＮからなる下部光ガイド層２３を成長させる。
【００６０】
その後、ＴＭＧおよびＳｉＨ4の供給を停止して、キャリアガスをＨ2からＮ2に変え、サセプタ温度を７００℃まで降温する。そして、Ｉｎ（インジウム）の原料としてトリメチルインジウム（（ＣＨ3）3Ｉｎ；ＴＭＩ）を１０μｍｏｌ／ｍｉｎ、ＴＭＧを１５μｍｏｌ／ｍｉｎの供給量で成長炉内に供給して、下部光ガイド層２３上に、約８ｎｍの厚みを有するＩｎ0.01Ｇａ0.99Ｎからなる障壁層２４ａ（図３参照）を成長させる。次に、ＴＭＩの供給量を５０μｍｏｌ／ｍｉｎに増加して、障壁層２４ａ上に、約４ｎｍの厚みを有するＩｎ0.1Ｇａ0.9Ｎからなる井戸層２４ｂ（図３参照）を成長させる。同様にして、障壁層２４ａ（図３参照）と井戸層２４ｂ（図３参照）とを交互に成長させることにより、下部光ガイド層２３上に、４つの障壁層２４ａ（図３参照）と３つの井戸層２４ｂ（図３参照）とからなるＭＱＷ構造を有する活性層２４を形成する。
【００６１】
続いて、ＴＭＩおよびＴＭＧの供給を停止し、サセプタ温度を１０５０℃まで昇温して、キャリアガスをＮ2からＨ2に変える。次に、ＴＭＧを５０μｍｏｌ／ｍｉｎ、ＴＭＡを３０μｍｏｌ／ｍｉｎ、ｐ型ドーパントであるＭｇの原料としてビスエチルシクロペンタジエニルマグネシウム（（Ｃ2Ｈ5Ｃ5Ｈ4）2Ｍｇ；ＥｔＣｐ2Ｍｇ）を１０ｎｍｏｌ／ｍｉｎの供給量で成長炉内に供給して、活性層２４上に、約２０ｎｍの厚みを有するｐ型Ａｌ0.3Ｇａ0.7Ｎからなるキャリアブロック層２５を成長させる。
【００６２】
キャリアブロック層２５の成長が終了すると、ＴＭＡの供給を停止し、ＴＭＧの供給量を１００μｍｏｌ／ｍｉｎに増加して、キャリアブロック層２５上に、約０．１μｍの厚みを有するｐ型ＧａＮからなる上部光ガイド層２６を成長させる。次に、ＴＭＧの供給量を５０μｍｏｌ／ｍｉｎに減少するとともに、ＴＭＡを５０μｍｏｌ／ｍｉｎの供給量で成長炉内に供給して、上部光ガイド層２６上に、約０．４μｍの厚みを有するｐ型Ａｌ0.1Ｇａ0.9Ｎからなる上部クラッド層２７を成長させる。そして、ＴＭＧの供給量を１００μｍｏｌ／ｍｉｎに再び増加し、ＴＭＡの供給を停止して、上部クラッド層２７上に、約０．１μｍの厚みを有するｐ型ＧａＮからなるコンタクト層２８を成長させる。その後、ＴＭＧおびＥｔＣｐ2Ｍｇの供給を停止して、成長炉内の温度を降温する。このようにして、その表面上に複数の窒化物半導体層が積層された窒化物半導体ウェハが形成される。
【００６３】
続いて、図６に示すように、真空蒸着法などを用いて、コンタクト層２８上に、Ｐｄからなるオーミック電極３０を形成する。そして、コンタクト層２８に対してオーミック接触が得られるように、高温で電極の合金化を行う。なお、オーミック電極３０は、その厚みが５ｎｍ以上１００ｎｍ以下（たとえば１５ｎｍ）となるように形成するのが好ましい。
【００６４】
次に、図７に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、オーミック電極３０の上面から上部クラッド層２７の途中の深さまで選択的にエッチングを行う。これにより、上部クラッド層２７の凸部とコンタクト層２８とによって構成されるとともに、約１μｍ〜約３μｍ（たとえば約１．３μｍ）の幅を有し、共振器方向（Ｙ方向；図４参照）に互いに平行に延びるストライプ状のリッジ部２９が形成される。その後、フォトリソグラフィ技術およびウエットエッチング技術を用いて、リッジ部２９上以外の場所に残っているオーミック電極３０を除去する。
【００６５】
次に、図８に示すように、窒化物半導体ウェハの所定領域に、その上面から厚み方向に掘り込まれた掘り込み部４０を形成する。具体的には、フォトリソグラフィ技術およびドライエッチング技術を用いて、コンタクト層２８から活性層２４までをエッチングにより選択的に除去することによって、側面と底面とを有する掘り込み部４０を形成する。この際、掘り込み部４０は、図４に示したように、底面部の平面形状が、たとえば、縦約５０μｍ×横約５０μｍの正方形形状となるように形成する。なお、掘り込み部４０の形成に際して、オーミック電極３０から活性層２４までをエッチングにより除去しているため、掘り込み部４０の底面には、図８に示すように、下部光ガイド層２３が露出した状態となっている。
【００６６】
その後、図９に示すように、リッジ部２９の上部、および、掘り込み部４０の底面に露出された下部光ガイド層２３の露出部を除く、窒化物半導体ウェハの上面上に、約０．１μｍ〜約０．３μｍ（たとえば約０．１５μｍ）の厚みを有するＳｉＯ2からなる埋め込み絶縁層３１を形成する。
【００６７】
続いて、図１０に示すように、フォトリソグラフィ技術およびスパッタリング技術を用いて、Ｓｉ薄膜を形成した後、リフトオフにより、約１００Åの厚みを有するアモルファスシリコンからなる抵抗材料層５０を掘り込み部４０の底面に形成する。この際、抵抗材料層５０の抵抗値を所望の値とするために、アモルファスシリコンからなる抵抗材料層５０に、燐や砒素などの不純物をドープしてもよい。なお、抵抗材料層５０は、その抵抗値が、５×１０3Ω以上３×１０7Ω以下となるように形成するのが好ましい。
【００６８】
次に、図１１に示すように、フォトリソグラフィ技術を用いて、埋め込み絶縁層３１上に、リッジ部２９の一部および掘り込み部４０を含む領域を露出させた開口部１１０ａを有するレジスト１１０を形成する。そして、レジスト１１０が形成された窒化物半導体ウェハ上に、真空蒸着法などを用いて、窒化物半導体ウェハ側から、Ｍｏ層（図示せず）およびＡｕ層（図示せず）を順次形成することにより、金属多層膜を形成する。そして、リフトオフによりレジスト１１０を除去することによって、図１２に示すようなｐ側電極３２を形成する。この際、ｐ側電極３２は、抵抗材料層５０を覆うように形成することによって、掘り込み部４０の抵抗材料層５０が露出しないように構成する。
【００６９】
次に、窒化物半導体ウェハを分割し易くするために、窒化物半導体基板１０の裏面を研削または研磨することにより、窒化物半導体基板１０を約８０μｍ〜約１５０μｍ（たとえば約１００μｍ）の厚みまで薄くする。そして、研削または研磨した面にドライエッチングなどを施して表面を調整する。
【００７０】
次に、図１３に示すように、研削や研磨が行われた窒化物半導体基板１０の裏面上に、真空蒸着法などを用いて、窒化物半導体基板１０の裏面側からＨｆ層（図示せず）およびＡｌ層（図示せず）を順次形成することにより、多層構造からなるｎ側電極３３を形成する。そして、窒化物半導体基板１０に対してオーミック接触が得られるように、高温で電極の合金化を行う。その後、ｎ側電極３３上に、ｎ側電極３３側からＭｏ層（図示せず）、Ｐｔ層（図示せず）およびＡｕ層（図示せず）を順次形成することにより、多層構造からなるメタライズ層３４を形成する。
【００７１】
上記のようにして形成された窒化物半導体ウェハを、スクライブ装置を用いて、共振器方向の共振器長が、たとえば、約３００μｍとなるように、バー状に分割（劈開）する。そして、分割されたバーの前後両方の端面（共振器端面）に、蒸着法やスパッタ法などの手法を用いて、絶縁体でコーティング保護膜を形成する。このコーティング保護膜は、上述したように、波長４００ｎｍの光における消衰係数が１０-4以下の絶縁材料で形成するのが好ましい。このように構成することにより、コーティング保護膜による共振器端面における反射率を最適に制御することが可能となる。また、コーティング保護膜を形成する際、半導体層に接する第１の層を、ＡｌＯＮで構成するとともに、その酸素濃度を１％〜３０％の範囲に設定し、かつ、その層厚を１００ｎｍ以下とするのも好ましい。このように構成することで、端面の半導体層における、分割時の結晶性ダメージを保護することができ、ＥＳＤ特性を改善することができる。
【００７２】
最後に、バー状態から、個々の半導体レーザ素子に分割する。このようにして、図１および図２に示した本発明の一実施形態による窒化物半導体レーザ素子１００が製造される。
【００７３】
このようにして製造された一実施形態による窒化物半導体レーザ素子１００は、図１４に示すように、サブマウント１５１を介してステム１５２上にマウントされ、ワイヤ１５３によってリードピンと電気的に接続される。そして、キャップ１５４がステム１５２上に溶接されることにより、キャンパッケージ型の半導体レーザ装置１５０に組み立てられる。
【００７４】
また、ｐ側電極３２にワイヤ１５３を接続する際、図４に示したように、掘り込み部４０の抵抗材料層５０からずらした位置に、ワイヤ１５３を接続するのが好ましい。
【００７５】
本実施形態による窒化物半導体レーザ素子の製造方法では、上記のように、抵抗材料層５０を、シリコン材料を用いて形成することによって、製造プロセスを容易にすることができる。また、抵抗の安定性を向上させることができるので、歩留まりを向上させることができる。また、シリコン材料にアモルファスシリコンを用いることによって、単結晶シリコンまたはポリシリコンを用いる場合に比べて、抵抗材料層５０の電気伝導率としてプロセス設計マージンを広くとることができ、抵抗材料層５０を容易に形成することができる。さらに、抵抗材料層５０をシリコン材料から構成することによって、燐や砒素などの不純物をドープすることにより、電気伝導率を自由に設計することができる。これにより、抵抗材料層５０の設計自由度を向上させることができる。
【００７６】
また、抵抗材料層５０とワイヤボンドの位置をずらすことにより、ワイヤボンディング時のダメージによる抵抗材料層５０の破損を効果的に防止することができる。このため、これによっても、歩留まりを向上させることができる。
【００７７】
また、本実施形態では、抵抗材料層５０の全領域をｐ側電極３２で覆うことによって、抵抗材料層５０が大気に曝されるのを防ぐことができるので、抵抗材料層５０の酸化を抑制することができる。これにより、抵抗材料層５０の酸化に起因する抵抗値の変動を抑制することができるので、特性の安定性を向上させることができる。加えて、歩留まりを向上させることもできる。
【００７８】
さらに、本実施形態では、半導体レーザ素子の共振器長を３００μｍとすることによって、素子サイズの縮小化を図りながら、ＥＳＤ特性の低下を抑制することができる。
【００７９】
続いて、上記実施形態による窒化物半導体レーザ素子の効果を確認するために行った実験について説明する。
【００８０】
この実験では、上記製造方法により製造された実施形態と同様の窒化物半導体レーザ素子を実施例とし、掘り込み部および抵抗材料層が形成されていない点以外は実施例と同様に作製した窒化物半導体レーザ素子を比較例として、実施例および比較例についてＥＳＤ試験を行い、逆バイアス時のＥＳＤ特性を評価した。なお、ＥＳＤ試験は、マシーンモデル（ＭＭ）で行った。また、実施例の窒化物半導体レーザ素子および比較例の窒化物半導体レーザ素子は、それぞれ、複数個作製し、各窒化物半導体レーザ素子についてＥＳＤ試験を行うことにより、各レーザ素子のＥＳＤレベルを測定した。
【００８１】
図１５は、比較例による窒化物半導体レーザ素子のＥＳＤ特性の測定結果を示した図であり、図１６は、実施例による窒化物半導体レーザ素子のＥＳＤ特性の測定結果を示した図である。図１５および図１６の横軸は、窒化物半導体レーザ素子のＥＳＤレベル（Ｖ）をそれぞれ示しており、図１５および図１６の縦軸は、各ＥＳＤレベルにある窒化物半導体レーザ素子の個数（Ｎ数（個））を示している。
【００８２】
図１５に示すように、比較例では、ＥＳＤレベルが５０Ｖ以下の素子が多くなる傾向が見られ、ＥＳＤレベル４０Ｖの素子が最も多い結果となった。また、比較例の逆バイアス時のＥＳＤ特性は、平均で５９．５Ｖであった。
【００８３】
これに対し、実施例では、図１６に示すように、測定した全ての素子で、そのＥＳＤレベルが５０Ｖより大きくなる結果が得られた。また、実施例の逆バイアス時のＥＳＤ特性は、平均で１２９．４Ｖであった。
【００８４】
このように、実施例では、比較例に比べて、ＥＳＤ特性が大幅に向上していることが確認された。通常、ＥＳＤ特性としては、５０Ｖ以上の値が必要とされるが、実施例では、全ての素子でこの値を上回っており、十分なＥＳＤ特性が得られていることが確認された。したがって、上記実施形態のように窒化物半導体レーザ素子を構成することにより、大幅にＥＳＤ特性を改善できることが確認された。
【００８５】
一方、本願発明者らが鋭意検討をした結果、窒化物半導体レーザ素子において、逆バイアス時のリーク電流値とＥＳＤ特性とが、図１７に示すような相関をもつことを見出した。なお、図１７では、一例として、逆バイアス３０Ｖ時のリーク電流（μＡ）とＥＳＤレベルとの関係を示している。
【００８６】
ここで、上述したように、通常、ＥＳＤレベルとして５０Ｖ以上の値が必要とされる。このようなＥＳＤレベルを満たすためには、図１７より、逆バイアス３０Ｖ時のリーク電流が１μＡ以上となるように窒化物半導体レーザ素子を構成すればよいことがわかる。したがって、このような構成となるように、抵抗材料層構造を設計すればよい。すなわち、３０Ｖ／１μＡ＝３×１０7Ω以下となるように抵抗材料層の構造を設計することで、ＥＳＤ特性を満足できる窒化物半導体レーザ素子を作製することができる。
【００８７】
抵抗材料層の抵抗値Ｒ（Ω）は、抵抗材料層の電気伝導率ρ、長さＬ（ｍ）、断面積Ｓ（ｍ２）としたときに、以下の（１）式により算出される。
Ｒ＝ρ×Ｌ／Ｓ  ・・・・（１）
【００８８】
このため、上記（１）式より、抵抗材料層の構造を決定すればよい。
【００８９】
また、図１７より、リーク電流が大きくなるほどＥＳＤレベルが向上するため、抵抗材料層の抵抗値が低いほどＥＳＤ特性は改善される。しかしながら、抵抗材料層の抵抗値を低くすれば、通常のレーザ駆動時のリーク電流が大きくなる。この点を考慮すると、抵抗材料層の抵抗値は、５×１０3Ω以上とするのが好ましい。たとえば、レーザ駆動電圧が５Ｖの場合、抵抗材料層の抵抗値を５０００Ωとすると、リーク電流（無効電流）は、５Ｖ／５０００Ω＝１ｍＡとなる。この値は、通常の動作電流（Ｉｏｐ＝２０ｍＡ〜３０ｍＡ程度）に対して十分に小さく、悪影響はないといえる。
【００９０】
したがって、抵抗材料層は、その抵抗値が、５×１０3Ω以上３×１０7Ω以下となるように構成するのが好ましい。
【００９１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９２】
たとえば、上記実施形態では、アモルファスシリコンを用いて抵抗材料層を形成した例を示したが、本発明はこれに限らず、アモルファスシリコン以外のシリコン材料（たとえば、単結晶シリコン、ポリシリコン）を用いて抵抗材料層を形成してもよい。また、シリコン材料以外に、たとえば、ゲルマニウムを用いて抵抗材料層を形成してもよい。さらに、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｚｒ、Ｔａ、Ｓｉのいずれかの酸化物を用いて抵抗材料層を形成してもよい。
【００９３】
また、抵抗材料層の構造は、上記実施形態に示した断面積や層厚に限定されず、自由に設計でき、素子の共振器長、チップ幅、ワイヤボンディング位置などを考慮して最適に設定できる。
【００９４】
また、上記実施形態では、掘り込み部を、平面的に見て、正方形形状となるように形成した例を示したが、本発明はこれに限らず、正方形形状以外の形状となるように掘り込み部を形成してもよい。また、掘り込み部の形状や大きさ、形成位置などについては、適宜変更することができる。
【００９５】
また、上記実施形態では、オーミック電極から活性層までをエッチングにより選択的に除去することによって、その底面に下部光ガイド層が露出するように掘り込み部を形成した例を示したが、本発明はこれに限らず、掘り込み部の掘り込み深さは、活性層下の半導体層（基板を含むｎ型半導体層）に達する深さであれば、下部光ガイド層以外のｎ型半導体層が露出する深さにしてもよい。
【００９６】
また、上記実施形態では、基板にｎ型ＧａＮからなる窒化物半導体基板（導電性基板）を用いた例を示したが、本発明はこれに限らず、ＩｎＧａＮ、ＡｌＧａＮ、および、ＡｌＧａＩｎＮなどからなる導電性基板を用いてもよい。また、導電性基板以外に、たとえば、サファイア基板などの絶縁性基板を用いることもできる。さらに、基板上に結晶成長される窒化物半導体層の各層については、その厚みや組成等は、所望の特性に合うものに適宜組み合わせたり、変更したりすることが可能である。たとえば、半導体層を追加または削除したり、半導体層の順序を一部入れ替えたりしてもよい。また、導電型を一部の半導体層について変更してもよい。すなわち、窒化物半導体レーザ素子としての基本特性が得られる限り自由に変更可能である。
【００９７】
また、上記実施形態では、オーミック電極をＰｄから構成した例を示したが、本発明はこれに限らず、仕事関数の大きい材料であればＰｄ以外の材料からオーミック電極を構成してもよい。たとえば、Ｎｉ、ＰｔまたはＡｕなどからオーミック電極を構成してもよい。
【００９８】
なお、上記実施形態において、オーミック電極の形成は、リッジ部の形成後であってもよい。この場合、リッジ部および埋め込み絶縁層を形成した後、パターン化されたオーミック電極をリッジ部の上面に接するように作製すればよい。
【００９９】
また、上記実施形態では、ＭＯＣＶＤ法を用いて、窒化物半導体各層を基板上に結晶成長させた例を示したが、本発明はこれに限らず、ＭＯＣＶＤ法以外の他の気相成長法を用いて、窒化物半導体各層を基板上に結晶成長させてもよい。たとえば、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；分子線エピタキシ法）や、ＨＤＶＰＥ法（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ハイドライドＶＰＥ法）などを用いて、窒化物半導体各層を結晶成長させてもよい。
【符号の説明】
【０１００】
１０                                窒化物半導体基板（基板）
２０ａ                              ｎ型半導体層（第１導電型半導体層）
２０ｂ                              ｐ型半導体層（第２導電型半導体層）
２１                                ｎ型ＧａＮ層（第１導電型半導体層）
２２                                下部クラッド層（第１導電型半導体層）
２３                                下部光ガイド層（第１導電型半導体層）
２４                                活性層
２４ａ                              障壁層
２４ｂ                              井戸層
２５                                キャリアブロック層（第２導電型半導体層）
２６                                上部光ガイド層（第２導電型半導体層）
２７                                上部クラッド層（第２導電型半導体層）
２８                                コンタクト層（第２導電型半導体層）
２９                                リッジ部
３０                                オーミック電極
３１                                埋め込み絶縁層
３２                                ｐ側電極（金属層）
３２ａ                              接続領域
３３                                ｎ側電極
３４                                メタライズ層
４０                                掘り込み部
５０                                抵抗材料層
６０                                共振器端面
１００                              窒化物半導体レーザ素子
１５０                              半導体レーザ装置
１５１                              サブマウント
１５２                              ステム
１５３                              ワイヤ
１５４                              キャップ
【図１】
2011199006.tif 000003
【図２】
2011199006.tif 000004
【図３】
2011199006.tif 000005
【図４】
2011199006.tif 000006
【図５】
2011199006.tif 000007
【図６】
2011199006.tif 000008
【図７】
2011199006.tif 000009
【図８】
2011199006.tif 000010
【図９】
2011199006.tif 000011
【図１０】
2011199006.tif 000012
【図１１】
2011199006.tif 000013
【図１２】
2011199006.tif 000014
【図１３】
2011199006.tif 000015
【図１４】
2011199006.tif 000016
【図１５】
2011199006.tif 000017
【図１６】
2011199006.tif 000018
【図１７】
2011199006.tif 000019