(57)【要約】【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、支持体の上面に電子素子を付着する工程と、支持体の上側に純粋樹脂層と絶縁性補強層を積層する工程で、電子素子が純粋樹脂層に内蔵される工程と、支持体を除去する工程と、電子素子の下側に補強材が含浸された絶縁層を積層する工程と、補強層及び絶縁層に回路をパターニングする工程と、を含むことを特徴とする。【選択図】図８
2011187913.tif 000002
【特許請求の範囲】
【請求項１】
支持体の上面に電子素子を付着する工程と、
前記支持体の上側に純粋樹脂層と絶縁性補強層を積層する工程で、前記電子素子が前記純粋樹脂層に内蔵される工程と、
前記支持体を除去する工程と、
前記電子素子の下側に、補強材が含浸された絶縁層を積層する工程と、
前記補強層及び前記絶縁層に回路をパターニングする工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項２】
前記支持体の上側に純粋樹脂層と補強層を積層する工程の前に、
前記純粋樹脂層と前記補強層は互いに積層されている状態であることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項３】
前記補強層の表面及び前記絶縁層の表面にはそれぞれ金属膜が積層されていることを特徴とする請求項２に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項４】
前記支持体が金属材質であることを特徴とする請求項１から３の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項５】
前記電子素子を付着する工程の前に、
前記支持体に、前記電子素子の位置合わせに用いられる補助手段として基準ホールを形成する工程をさらに含むことを特徴とする請求項１から４の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項６】
前記回路をパターニングする工程が、
前記補強層の表面に形成された回路と前記電子素子の電極とを直接接続させるブラインドビアを形成する工程を含むことを特徴とする請求項１から５の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項７】
前記補強層と前記補強材の含浸された絶縁層が前記純粋樹脂層に対して対称性を有することを特徴とする請求項１から６の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項８】
電子素子が内蔵された純粋樹脂層と、
前記純粋樹脂層の一面に積層された絶縁性補強層と、
前記純粋樹脂層の他面に積層され、内部に補強材が含浸された絶縁層と、
前記補強層及び前記絶縁層に形成された回路と、
を含むことを特徴とする電子素子内蔵型印刷回路基板。
【請求項９】
前記補強層の表面に形成された回路と前記電子素子の電極とを直接接続させるブラインドビアをさらに含むことを特徴とする請求項８に記載の電子素子内蔵型印刷回路基板。
【請求項１０】
前記補強層と前記補強材の含浸された絶縁層が前記純粋樹脂層に対して対称性を有することを特徴とする請求項８または９に記載の電子素子内蔵型印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子内蔵型印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、次世代の多機能性、小型パッケージ技術の一環として電子素子内蔵型印刷回路基板の開発が注目されている。電子素子内蔵型印刷回路基板は、このような多機能性、小型化の長所とともに高機能化という長所も有するが、これはフリップチップ（ｆｌｉｐ  ｃｈｉｐ）やボールグリッドアレイ（ＢＧＡ；ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）で使用されるワイヤーボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）またはハンダボール（ｓｏｌｄｅｒ  ｂａｌｌ）を用いた電子素子の電気的な接続過程で発生し得る信頼性問題を改善することができる方便を提供するからである。
【０００３】
従来のＩＣなどの電子素子内蔵工法は、コア基板の片面、またはビルドアップ（ｂｕｉｌｄ−ｕｐ）層の片面にだけ電子素子を内蔵する構造を採用したため、熱応力環境下で反りに弱い非対称構造となって、熱応力環境下で電子素子が位置した方向に、基板に反りが発生する原因となり、そのため、所定の厚さ以下の電子素子は内蔵できないという限界があった。しかも、印刷回路基板に用いられる積層材は電気的な絶縁性のために所定の厚さ以下には製作できないという限界があり、このため、反りを防止するための臨界厚さは材料の特性により本質的に制限を受けることになる。
【０００４】
従来技術に係る印刷回路基板は、内蔵される素子の位置及び厚さが基板全体の厚さや形状に対して非対称型であるため、繰り返される熱応力、特に半田付け（ｓｏｌｄｅｒｉｎｇ）のように２００℃以上の高温で行われる工程から熱応力を受けることになり、このため、反りが発生することがある。このような反りの問題のため、通常、電子素子の厚さを所定の厚さ以上に維持しなければならず、これにより内蔵基板全体の厚さが厚くなることを避けることができないという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
こうした従来技術の問題点に鑑み、本発明は、電子素子を内蔵するためのキャビティを加工する必要がないため、製造工程を簡略化することができ、ガラス繊維などのような補強材によって電子素子が損傷を受けることを防止することができる電子素子内蔵型印刷回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、支持体の上面に電子素子を付着する工程と、上記支持体の上側に純粋樹脂層と絶縁性補強層を積層する工程で、上記電子素子が上記純粋樹脂層に内蔵される工程と、上記支持体を除去する工程と、上記電子素子の下側に補強材が含浸された絶縁層を積層する工程と、上記補強層及び上記絶縁層に回路をパターニングする工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【０００７】
上記支持体の上側に純粋樹脂層と補強層を積層する工程の前に、上記純粋樹脂層と上記補強層は互いに積層されている状態であってもよく、このとき、上記補強層の表面及び上記絶縁層の表面にはそれぞれ金属膜が積層されていてもよい。
【０００８】
また、上記支持体は金属材質であってもよく、上記電子素子を付着する工程の前に、上記支持体に、上記電子素子の位置合わせに用いられる補助手段として基準ホールを形成する工程をさらに含むことができる。
【０００９】
上記回路をパターニングする工程は、上記補強層の表面に形成された回路と上記電子素子の電極とを直接接続させるブラインドビアを形成する工程を含むことができる。
【００１０】
また、上記補強層と上記補強材の含浸された絶縁層とは上記純粋樹脂層に対して対称性を有してもよい。
【００１１】
本発明の他の実施形態によれば、電子素子が内蔵された純粋樹脂層と、上記純粋樹脂層の一面に積層された絶縁性補強層と、上記純粋樹脂層の他面に積層され、内部に補強材が含浸された絶縁層と、上記補強層及び上記絶縁層に形成された回路と、を含む電子素子内蔵型印刷回路基板が提供される。
【００１２】
上記補強層の表面に形成された回路と上記電子素子の電極とを直接接続させるブラインドビアをさらに含むことができ、上記補強層と上記補強材の含浸された絶縁層とは上記純粋樹脂層に対して対称性を有してもよい。
【発明の効果】
【００１３】
本発明の実施例によれば、電子素子を内蔵するためのキャビティを加工する必要がないため、製造工程を簡略化することができ、ガラス繊維などのような補強材により電子素子が損傷を受けることを防止することができる。
【００１４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図２】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図３】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図４】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図５】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図６】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図７】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図８】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【００１６】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、かかる公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【００１７】
「第１」、「第２」などの用語は、多様な構成要素を説明するために用いられるに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
【００１８】
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
【００１９】
以下、本発明に係る電子素子内蔵型印刷回路基板及びその製造方法の実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００２０】
先ず、本発明の一実施形態に係る電子素子内蔵型印刷回路基板の製造方法について説明する。図１は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図２から図８は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の各工程を示す図面である。図２から図８を参照すると、支持体１０、基準ホール１２、電子素子２０、電極２２、接着層２４、第１絶縁層３０、純粋樹脂層３２、補強層３４、金属膜４０，６０、第２絶縁層５０、回路４２，６２、ブラインドビア４４、ビアホール６４が示されている。
【００２１】
先ず、図２に示すように、支持体１０を用意する。支持体１０は電子素子２０を絶縁体内に内蔵する前に電子素子２０を支持するものであって、本実施例では金属膜、より具体的に銅箔を用いる。しかし、電子素子２０を支持でき、後で剥離が容易なものであれば、銅箔以外の様々な材料を用いることができる。
【００２２】
次に、図３に示すように、支持体１０に基準ホール１２を形成する。基準ホール１２は電子素子２０の位置合わせに用いるためのものであって、支持体１０にホールを加工することにより形成することができる。本実施例では、電子素子２０の位置合わせに用いるための補助手段として基準ホール１２を例に挙げたが、ホール以外に、突起またはマークなど様々な形態の補助手段を用いることができ、必要がない場合は省略してもよい。
【００２３】
次に、ステップＳ１１０で、図４に示すように、支持体１０の図中上面に電子素子２０を付着する。支持体１０の図中上面に電子素子２０を付着するために接着層２４を用いてもよい。この接着層２４は、支持体１０の図中上面に接着剤を塗布するか、接着フィルムを貼り付けることにより形成可能であり、本実施例ではウェハ状態から予め接着層２４が形成されている電子素子２０を用いる。具体的に、後面（電子素子の一方の面）に予め接着層２４が形成されている電子素子２０を支持体１０の図中上面に付着する。このようにすると、支持体１０の図中上面に接着剤を塗布する工程などが不要となり、工程が簡略化され、接着剤の過度な塗布による汚染などを防止することができる。
【００２４】
その後、ステップＳ１２０で、図５に示すように、支持体１０の図中上面に純粋樹脂層３２と補強層３４とを含む第１絶縁層３０を積層する。この工程で電子素子２０が純粋樹脂層３２に内蔵される。ここで、補強層３４とは、ガラス繊維、炭素繊維などの補強材（図示せず）が含浸された絶縁材を意味する。
【００２５】
従来技術によれば、電子素子２０を内蔵するために用いられる絶縁材の内部には補強材が含浸されており、このような絶縁材のみを用いて電子素子２０を内蔵するため、絶縁材の内部に含浸された補強材により電子素子２０の電極２２が損傷を受けることがあった。
【００２６】
しかし、本実施例によれば、電子素子２０が内蔵される部分には補強材が含浸されていない純粋樹脂層３２のみを位置させ、その上に補強材の含浸された補強層３４を位置させることにより、補強材によって電子素子２０が損傷を受けることを未然に防止することができる。それだけでなく、純粋樹脂と共に補強層３４を用いることにより、製品全体の剛性も確保することができる。
【００２７】
本実施例では、純粋樹脂層３２と補強層３４が予め積層されている絶縁層３０（以下、第１絶縁層）を用いる。このような第１絶縁層３０を用いると、純粋樹脂層３２と補強層３４を一度に積層させることができるため、工程を簡略化することができる。このとき、補強層３４の表面には金属膜４０が積層されていてもよい。補強層３４に積層されている金属膜４０は、後で回路（図８の４２）を形成するのに用いられる。
【００２８】
次に、ステップＳ１３０で、図６に示すように、支持体１０を除去する。上述したように、銅箔を支持体１０として用いる場合、湿式エッチング工程により支持体１０を除去することができる。ポリマーフィルムなどのように銅箔以外の材質が支持体１０として用いられた場合は、剥離工程などにより支持体１０を除去できるなど、様々な方法を用いることができる。支持体１０を除去すると、図６に示すように、電子素子２０が内蔵されている純粋樹脂層３２の図中下面が露出する。
【００２９】
その後、ステップＳ１４０で、図７に示すように、電子素子２０の図中下側に第２絶縁層５０を積層する。具体的に、電子素子２０が内蔵された純粋樹脂層３２の図中下面に第２絶縁層５０を積層する。このとき、第２絶縁層５０の内部にはガラス繊維または炭素繊維などの補強材（図示せず）が含浸されている。
【００３０】
ここで、純粋樹脂層３２の下面に積層される第２絶縁層５０と上述した補強層３４が純粋樹脂層３２に対して対称性を有してもよい。第２絶縁層５０と補強層３４が互いに対称性を有するとは、同じ材質及び同じ厚さを有する場合を含み、異なる材質やそれに対応する厚さの差により反りを防止することができる構造的な対称も含む概念である。このように電子素子２０が内蔵されている純粋樹脂層３２を中心に上下対称構造を実現することにより、反りを改善し、製品の信頼度を向上させることができる。ここで、第２絶縁層５０の図中下面には金属膜６０が積層されていてもよい。第２絶縁層５０の図中下面に積層された金属膜６０は、後で回路（図８の６２）を形成するのに用いられる。
【００３１】
次に、ステップＳ１５０で、図８に示すように、第１絶縁層３０及び第２絶縁層５０に回路４２，６２をパターニングする。より微細なピッチを有する回路をパターニングするためには、金属膜４０，６０をシード層として活用してメッキ工程を行うことで回路をパターニングすることができ、そうでない場合は、金属膜４０，６０を直接エッチングして回路をパターニングすることもできる。これはパターニングする回路の設計時に決定することができ、その決定により金属膜４０，６０の厚さも予め決定することができる。
【００３２】
一方、補強層３４の表面に形成された回路４２と電子素子２０の電極２２は、ブラインドビア４４を介して直接接続できるようになる。ブラインドビア４４を形成するためには、電極２２の位置に合わせて補強層３４にホールを形成した後、メッキ工程などを用いてホールの内部に伝導性物質を充填する方法を用いてもよい。このように回路４２と電極２２を直接接続させることにより、信号の伝送経路が必要以上に長くなることを防止することができる。補強層３４の表面に形成された回路４２と、第２絶縁層５０の表面に形成された回路６２は、ビアホール６４を介して電気的に接続されることになる。
【００３３】
以上では、本発明の一実施形態に係る電子素子内蔵型印刷回路基板の製造方法の一実施例について説明したが、以下では、図８を参照して、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の構造について説明する。本実施例に係る電子素子内蔵型印刷回路基板は、上述した製造方法と同一または類似の方法で製造できるため、上述した内容と重複する内容は省略する。
【００３４】
図８に示すように、本実施例に係る電子素子内蔵型印刷回路基板は、電子素子２０が内蔵された純粋樹脂層３２と、上記純粋樹脂層３２の一面（図中下面）に積層された絶縁性補強層３４と、上記純粋樹脂層３２の他面（図中上面）に積層され、内部に補強材が含浸された第２絶縁層５０と、上記補強層３４及び上記第２絶縁層５０に形成された回路４２，６２と、を含む。
【００３５】
本実施例によれば、電子素子２０が内蔵される部分には補強材が含浸されていない純粋樹脂層３２だけを位置させ、その上に補強材が含浸された補強層３４を位置させることにより、補強材により電子素子２０が損傷を受けることを未然に防止することができる。それだけでなく、純粋樹脂と共に補強層３４を用いることにより、製品全体の剛性も確保することができる。
【００３６】
さらに、純粋樹脂層３２を中心に上記補強層３４と対称性を有するように、上記純粋樹脂層３２の下面に補強材の含浸された第２絶縁層５０を積層することにより、構造的な対称性を確保することもできる。この場合、反りを低減して製品の信頼性を向上させることができる。
【００３７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３８】
１０  支持体
１２  基準ホール
２０  電子素子
２２  電極
２４  接着層
３０  第１絶縁層
３２  純粋樹脂層
３４  補強層
４０，６０  金属膜
５０  第２絶縁層
４２，６２  回路
４４  ブラインドビア
６４  ビアホール
【図１】
2011187913.tif 000003
【図２】
2011187913.tif 000004
【図３】
2011187913.tif 000005
【図４】
2011187913.tif 000006
【図５】
2011187913.tif 000007
【図６】
2011187913.tif 000008
【図７】
2011187913.tif 000009
【図８】
2011187913.tif 000010