(57)【要約】【課題】通信性能に影響を及ぼすことなく、プリント配線板上において通信用信号線およびそれに関係する構成が占有する面積を削減する。【解決手段】第１の通信に用いられる配線パターンＬａ１〜Ｌａ４と第２の通信に用いられる配線パターンＬｂ１〜Ｌｂ４とは、交互に並行した状態でプリント配線板１上にレイアウトされる。グランド電位に固定されるガードパターンＬｇ１、Ｌｇ２は、それぞれ配線パターンＬａ１、Ｌｂ１と並行した状態でレイアウトされる。ＭＣＵ２は、メモリ３と第１の通信を行う場合、端子ＰＢ１〜ＰＢ４に０Ｖの電位を付与することで配線パターンＬｂ１〜Ｌｂ４の電位をグランド電位に固定する。また、ＭＣＵ２は、メモリ４と第２の通信を行う場合、端子ＰＡ１〜ＰＢ４に０Ｖの電位を付与することで配線パターンＬａ１〜Ｌａ４の電位をグランド電位に固定する。【選択図】図１
2011187803.tif 000002
【特許請求の範囲】
【請求項１】
産業機器のプリント配線板に搭載される電子部品同士の間で行われる通信に用いられる通信用信号線の配線構造であって、
前記通信用信号線は、第１の通信を前記電子部品同士の間で行うための複数の第１の通信線と、第２の通信を前記電子部品同士の間で行うための複数の第２の通信線とを含み、
前記第１の通信線と前記第２の通信線とは、少なくとも一部が交互に並行した状態で前記プリント配線板上に配線パターンとして形成され、
前記第１の通信線および前記第２の通信線の配線パターンのうち最も外側に形成された配線パターンと少なくとも一部が並行した状態で前記プリント配線板上に形成され、安定電位を持つガードパターンと、
前記第１の通信線の電位を前記安定電位に固定可能な第１の電位固定手段と、
前記第２の通信線の電位を前記安定電位に固定可能な第２の電位固定手段とを備え、
前記第１の通信は、前記第２の電位固定手段により前記第２の通信線の電位を固定するとともに、前記第１の電位固定手段により前記第１の通信線の電位を固定しない状態で実行され、
前記第２の通信は、前記第１の電位固定手段により前記第１の通信線の電位を固定するとともに、前記第２の電位固定手段により前記第２の通信線の電位を固定しない状態で実行されることを特徴とする産業機器の通信用信号線の配線構造。
【請求項２】
前記プリント配線板は、複数の単位プリント配線板から構成され、
前記第１の通信および前記第２の通信を行う前記電子部品のうち、一方の電子部品と他方の電子部品とは互いに異なる前記単位プリント配線板に搭載され、
前記複数の第１の通信線が接続される第１のコネクタと、
前記複数の第２の通信線が接続される第２のコネクタと、
前記第１のコネクタに接続され、前記一方の電子部品と前記他方の電子部品との間で、前記複数の第１の通信線をそれぞれ接続するための複数のケーブルからなる第１のケーブル群と、
前記第２のコネクタに接続され、前記一方の電子部品と前記他方の電子部品との間で、前記複数の第２の通信線をそれぞれ接続するための複数のケーブルからなる第２のケーブル群とを備え、
前記第１のコネクタおよび前記第２のコネクタは、それぞれの長辺が隣接する状態で前記単位プリント配線板上に配置され、
前記第１のケーブル群および前記第２のケーブル群は、前記第１の通信線に接続されたケーブルと前記第２の通信線に接続されたケーブルとがそれぞれ螺旋状に組み合わされていることを特徴とする請求項１記載の産業機器の通信用信号線の配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、産業機器のプリント配線板に搭載される電子部品同士の間で行われる通信に用いられる通信用信号線の配線構造に関する。
【背景技術】
【０００２】
例えば、プログラマブルコントローラやロボット制御装置などの産業機器に用いられる電子部品（例えばマイコン、メモリなど）は、それら電子部品同士の間で種々のデータのやり取りを行うために通信が行われるようになっている。各電子部品が互いに同一のプリント配線板に搭載される場合、プリント配線板上にレイアウトされた複数の配線パターン（信号線）を介して上記通信が行われる。また、各電子部品が互いに別のプリント配線板に搭載される場合、上記配線パターンに加えて、コネクタおよび複数のケーブル（信号線）を介して上記通信が行われる。これらの通信に用いられる信号線の周囲には、その信号線を取り囲むようにグランド電位（安定した基準電位）を持つ信号線が配置される。これにより、通信用の信号線から放射されるノイズが外部回路に影響を及ぼすことや、外部のノイズが通信用の信号線に影響を及ぼすことを抑制している。すなわち、このような通信用の信号線については、ＥＭＣ（Electromagnetic Compatibility）対策が施された配線構造が採用されている。
【０００３】
上記したＥＭＣ対策のため、プリント配線板上にレイアウトされるそれぞれの配線パターンの両側には、グランド電位を持つガードパターンがレイアウトされることになる。従って、通信に用いる配線パターンの数がｎ本だとすると、ガードパターンはｎ＋１本必要となる。また、通常、この種のプリント配線板は多層基板が用いられることが多く、その場合、ガードパターンはビアを介してグランド電位を持つ内層に接続する必要がある。通常、このビアは、配線パターンに比べて大きな面積を必要とする。このような事情から、通信用の信号線を設けるためにプリント配線板上に所定の面積が必要となる。
【０００４】
産業機器に用いられるプリント配線板は、その産業機器に対する小型化の要望を受けて、同様に小型化されることが望まれている。しかし、ＥＭＣ対策のためのガードパターンを、実際に通信に用いる配線パターンよりも多くの数だけ設ける必要があるとともに、ガードパターンを内層に接続するためのビアを設ける必要があるため、その小型化を十分に実現することができなかった。
【０００５】
一方、特許文献１には、バス配線に対するガードパターンを、電子部品（ＬＳＩ）の端子から直接引き出すことで、ガードパターンをグランド電位に接続するためのビアを削減する技術が開示されている。また、このガードパターンが接続されるＬＳＩの端子は、ＬＳＩが基板に搭載された後は使用されないテスト用端子とされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−１６０５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１記載の技術を用いた場合、通信に係る配線等の面積は、各ガードパターンを内層に接続するためのビアの面積分しか削減できない。しかも、通常、ＬＳＩが有するテスト用端子の数は極めて少ない。例えば、１００個の端子を備えたＬＳＩの場合であっても、そのうちの２〜３個だけがテスト用端子となっている。このため、テスト用端子の数と同数のビアを削減する特許文献１記載の技術を用いたのでは、通信に係る配線等の面積をほとんど削減することができない。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、通信性能に影響を及ぼすことなく、プリント配線板上において通信用信号線およびそれに関係する構成が占有する面積を削減することができる産業機器の通信用信号線の配線構造を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１記載の手段によれば、産業機器のプリント配線板に搭載される電子部品同士の間で行われる通信に用いられる通信用信号線は、第１の通信を行うための複数の第１の通信と、第２の通信を行うための複数の第２の通信線とを含んでいる。第１の通信が行われる際には第１の通信線には通信用の信号が付与されるが、第２の通信線には信号が付与されない。また、第２の通信線が行われる際には第２の通信線には通信用の信号が付与されるが、第１の通信線には信号が付与されない。本手段では、このような点に着目し、第１の通信線および第２の通信線を、以下のように、信号が付与されない期間（非通信動作期間）にガードパターンとして機能させるようにしている。
【００１０】
すなわち、第１の通信線および第２の通信線は、少なくとも一部が交互に並行した状態でプリント配線板上に配線パターンとして形成されている。そして、安定電位を持つガードパターンは、これら配線パターンのうち最も外側に形成された配線パターンと少なくとも一部が並行した状態でプリント配線板上に形成されている。このような構成において、第１の通信が行われる期間中、第２の電位固定手段は、信号が付与されていない第２の通信線の電位を安定電位に固定する。また、第１の電位固定手段は、第１の通信線の電位を固定しない。これにより、第１の通信を行うための通信用の信号が伝送されている複数の第１の通信線のそれぞれの両側には、安定電位を持つ第２の通信線または安定電位を持つガードパターンのいずれかが配置された状態となる。
【００１１】
一方、第２の通信が行われる期間中、第１の電位固定手段は、信号が付与されていない第１の通信線の電位を安定電位に固定する。また、第２の電位固定手段は、第２の通信線の電位を固定しない。これにより、第２の通信を行うための通信用の信号が伝送されている複数の第２の通信線のそれぞれの両側には、安定電位を持つ第１の通信線または安定電位を持つガードパターンのいずれかが配置された状態となる。
【００１２】
このような構成によれば、常に安定電位に固定されたガードパターンは、配線パターンの最も外側の両隣に配置するだけでよいため、その数は２本でよい。すなわち、従来技術では通信線の数＋１本必要であったガードパターンの本数を大幅に削減することができる。また、第１の通信および第２の通信が行われる際には、通信用の信号が伝送される通信線の周囲を取り囲むように安定電位を持つ通信線またはガードパターンのいずれかが配置された状態となるので、従来と同等のＥＭＣ対策が施された状態となる。すなわち、第１の通信および第２の通信を行う際、第１の通信線および第２の通信線に対し外部からのノイズが重畳することを抑制できるとともに、第１の通信線および第２の通信線からノイズが放射されることを抑制できる。従って、本手段によれば、通信性能に影響を及ぼすことなく、プリント配線板上において通信用信号線およびそれに関係する構成が占有する面積を大幅に削減することができる。
【００１３】
上記構成におけるプリント配線板が複数の単位プリント配線板から構成され、第１の通信および第２の通信を行う電子部品のうち一方の電子部品と他方の電子部品とが、互いに異なる単位プリント配線板に搭載されている場合には、請求項２記載の手段を採用できる。請求項２記載の手段によれば、一方の電子部品と他方の電子部品との間において、複数の第１の通信線は、第１のコネクタおよび複数のケーブルからなる第１のケーブル群を介して接続される。また、複数の第２の通信線は、第２のコネクタおよび複数のケーブルからなる第２のケーブル群を介して接続される。第１のケーブル群および第２のケーブル群は、第１の通信線に接続されたケーブルと第２の通信線に接続されたケーブルとがそれぞれ螺旋状に組み合わされている。
【００１４】
このような構成により、第１の通信が行われる際には、単位プリント配線板間において第１の通信線を接続するためのケーブルの周囲を取り囲むように安定電位に固定された第２の通信線を接続するためのケーブルが配置された状態となる。また、第２の通信が行われる際には、単位プリント配線板間において第２の通信線を接続するためのケーブルを取り囲むように安定電位に固定された第１の通信線を接続するためのケーブルが配置された状態となる。従って、本手段によれば、互いに異なる単位プリント配線板に搭載された電子部品間で第１の通信および第２の通信を行う場合であっても、請求項１と同様の作用および効果が得られる。
【００１５】
さらに、第１のコネクタおよび第２のコネクタは、それぞれの長辺が隣接する状態で単位プリント配線板上に配置されている。このため、第１のコネクタに接続される第１のケーブル群の各ケーブルと、第２のコネクタに接続される第２のケーブル群の各ケーブルとを各コネクタの付近から螺旋状に組み合わせることが可能となる。従って、螺旋状に組み合わせた部分を極力多くすることができるため、ケーブル部分において耐ノイズ性能が低下することを抑止できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態を示すプリント配線板の概略構成図
【図２】第１の通信を行う際におけるＭＣＵのポート設定を示すフローチャート
【図３】第２の通信を行う際におけるＭＣＵのポート設定を示すフローチャート
【図４】本発明の第２の実施形態を示す図１相当図
【発明を実施するための形態】
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、電子部品が搭載されたプリント配線板の概略構成を示している。図１に示すプリント配線板１は、１枚の多層プリント配線板として構成され、例えばプログラマブルコントローラ、ロボットコントローラなどの産業機器に搭載されるものである。図１に示すように、プリント配線板１上には、ＭＣＵ（Micro-Control Unit）２、メモリ３およびメモリ４（いずれも電子部品に相当）が搭載されている。ＭＣＵ２は、いわゆるワンチップマイコンであり、ＣＰＵ、各種周辺回路などを備えている。メモリ３、４は、例えばＳＲＡＭ（Static RAM）、ＤＲＡＭ（Dynamic RAM）、ＥＥＰＲＯＭ（Electrical Erasable Programmable ROM）などである。これらＭＣＵ２、メモリ３、４は、いずれもＱＦＰ（Quad Flat Package）のパッケージを持つＩＣとして構成されている。
【００１８】
ＭＣＵ２の端子ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、配線パターンＬａ１、Ｌａ２、Ｌａ３、Ｌａ４を介してメモリ３の端子Ｐａ１、Ｐａ２、Ｐａ３、Ｐａ４にそれぞれ接続されている。ＭＣＵ２の端子ＰＢ１、ＰＢ２、ＰＢ３、ＰＢ４は、配線パターンＬｂ１、Ｌｂ２、Ｌｂ３、Ｌｂ４を介してメモリ４の端子Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４にそれぞれ接続されている。配線パターンＬａ１〜Ｌａ４およびＬｂ４は、いずれもプリント配線板１のＭＣＵ２等が搭載された面（部品面、外層）に形成されている。配線パターンＬｂ１〜Ｌｂ３において、ＭＣＵ２の端子ＰＢ１〜ＰＢ３からメモリ３の近傍まで延びた部分およびメモリ４の端子Ｐｂ１〜Ｐｂ３に接続される部分は部品面に形成されている。一方、配線パターンＬｂ１〜Ｌｂ３において、メモリ３の近傍からメモリ４の近傍に至るまでの部分は、プリント配線板１の上記部品面とは反対側の面（はんだ面、外層）に形成されている。また、配線パターンＬｂ１〜Ｌｂ３は、ビアＶ１、Ｖ２を介してはんだ面と部品面との間で接続されている。
【００１９】
配線パターンＬａ１〜Ｌａ４およびＬｂ１〜Ｌｂ４のうち、最も外側に位置する配線パターンＬａ１、Ｌｂ４のそれぞれの外側には、ガードパターンＬｇ１、Ｌｇ２が形成されている。ガードパターンＬｇ１、Ｌｇ２は、いずれもプリント配線板１の部品面に形成されている。ガードパターンＬｇ１、Ｌｇ２は、プリント配線板１の基準電位となるグランド電位（０Ｖ）を持つ導体部分に接続されるものであり、例えばビアＶ３を介してグランド電位を持つ内層パターン（図示せず）に接続されている。これにより、ガードパターンＬｇ１、Ｌｇ２は、常にグランド電位（安定電位）に固定されている。なお、配線パターンＬａ１〜Ｌａ４、Ｌｂ１〜Ｌｂ４およびガードパターンＬｇ１、Ｌｇ２は、例えば銅などの導体により構成されている。
【００２０】
ＭＣＵ２は、メモリ３との間で第１の通信を行うことでデータの送受信を行う。この第１の通信は、パラレル通信であり、４本の配線パターンＬａ１〜Ｌａ４を通じて４ビットのデータのやり取りが行われる。すなわち、配線パターンＬａ１〜Ｌａ４は、通信用信号線であり、複数の第１の通信線に相当する。また、ＭＣＵ２は、メモリ４との間で第２の通信を行うことでデータの送受信を行う。この第２の通信は、パラレル通信であり、４本の配線パターンＬｂ１〜Ｌｂ４を通じて４ビットのデータのやり取りが行われる。すなわち、配線パターンＬｂ１〜Ｌｂ４は、通信用信号線であり、複数の第２の通信線に相当する。
【００２１】
通常、ＭＣＵ２が備えるＣＰＵは、所定のプログラムに従い直列処理（シリアル処理）を行う。従って、ＭＣＵ２は、メモリ３との間で第１の通信を介してデータの送受信を行う期間中は、メモリ４との間ではデータの送受信を行わない。また、ＭＣＵ２は、メモリ４との間で第２の通信を介してデータの送受信を行う期間中は、メモリ３との間ではデータの送受信を行わない。すなわち、第１の通信および第２の通信は、一方が通信動作を行う期間中は、他方は必ず非動作状態となる。このため、第１の通信が行われる際、配線パターンＬｂ１〜Ｌｂ４には何ら信号は付与されない。また、第２の通信が行われる際、配線パターンＬａ１〜Ｌａ４には何ら信号は付与されない。本実施形態では、このような点に着目し、以下のように、配線パターンＬａ１〜Ｌａ４、Ｌｂ１〜Ｌｂ４およびガードパターンＬｇ１、Ｌｇ２のレイアウトを工夫するとともに、ＭＣＵ２の端子設定を工夫することで、通信動作時におけるＥＭＣ対策を施すようにしている。
【００２２】
すなわち、第１の通信に用いられる配線パターンＬａ１〜Ｌａ４と、第２の通信に用いられる配線パターンＬｂ１〜Ｌｂ４とは、それらの大部分において、互いに交互に並行した状態でレイアウトされている。ガードパターンＬｇ１は、配線パターンＬａ１の一部と並行した状態でレイアウトされている。ガードパターンＬｇ２は、配線パターンＬｂ１の一部と並行した状態でレイアウトされている。
【００２３】
図２は、メモリ３と第１の通信を行う際のＭＣＵ２における端子ＰＡ１〜ＰＡ４、ＰＢ１〜ＰＢ４の設定（ポート設定）を示すフローチャートである。メモリ３と第１の通信を行う際、ＭＣＵ２のＣＰＵは、図２のステップＳ１〜Ｓ３を順次実行する。ステップＳ１は、Ｉ／Ｏポート設定であり、端子ＰＡ１〜ＰＡ４が通信ポートとして設定されるとともに、端子ＰＢ１〜ＰＢ４が出力ポートとして設定される。ステップＳ２では、出力ポートに設定された端子ＰＢ１〜ＰＢ４がＬｏｗレベル（０Ｖ）の信号を出力する状態に固定される。ステップＳ３では、端子ＰＡ１〜ＰＡ４を介して第１の通信用の信号が入出力される。このステップＳ３は、第１の通信が完了するまで継続され、その後、処理が終了となる。
【００２４】
図３は、メモリ４と第２の通信を行う際の図２相当図である。メモリ４と第２の通信を行う際、ＭＣＵ２のＣＰＵは、図３のステップＴ１〜Ｔ３を順次実行する。ステップＴ１は、Ｉ／Ｏポート設定であり、端子ＰＡ１〜ＰＡ４が出力ポートとして設定されるとともに、端子ＰＢ１〜ＰＢ４が通信ポートとして設定される。ステップＴ２では、出力ポートに設定された端子ＰＡ１〜ＰＡ４がＬｏｗレベル（０Ｖ）の信号を出力する状態に固定される。ステップＴ３では、端子ＰＢ１〜ＰＢ４を介して第２の通信用の信号が入出力される。このステップＴ３は、第２の通信が終了するまで継続され、その後、処理が終了となる。
【００２５】
上記した端子ＰＢ１〜ＰＢ４またはＰＡ１〜ＰＡ４から０Ｖの信号が出力される状態（ステップＳ２またはステップＴ２の状態）は、０Ｖの信号を出力する端子がＭＣＵ２のグランド端子（図示せず）に接続された状態に相当する。ＭＣＵ２のグランド端子は、プリント配線板１のグランド電位を持つ導体部分に接続されている（図示せず）。すなわち、ステップＳ２は、端子ＰＢ１〜ＰＢ４に接続される配線パターンＬｂ１〜Ｌｂ４の電位をグランド電位に固定する第２の電位固定手段に相当する。また、ステップＴ２は、端子ＰＡ１〜ＰＡ４に接続される配線パターンＬａ１〜Ｌａ４の電位をグランド電位に固定する第１の電位固定手段に相当する。
【００２６】
次に、上記構成の作用および効果について説明する。
ＭＣＵ２は、メモリ３との間で第１の通信を行う場合、最初にＩ／Ｏポート設定を行う（ステップＳ１）。そして、端子ＰＢ１〜ＰＢ４に０Ｖの電位を付与し（ステップＳ２）、端子ＰＡ１〜ＰＡ４を介して第１の通信用の信号の入出力を行う（ステップＳ３）。これにより、ＭＣＵ２の端子ＰＡ１〜ＰＡ４と、メモリ３の端子Ｐａ１〜Ｐａ４との間では、配線パターンＬａ１〜Ｌａ４を通じて通信用の信号が伝送される。
【００２７】
また、このとき、配線パターンＬａ１〜Ｌａ４のそれぞれの両側には、端子ＰＢ１〜ＰＢ４を介して０Ｖの電位が付与された配線パターンＬｂ１〜Ｌｂ４、または常時０Ｖの電位が付与されたガードパターンＬｇ１、Ｌｇ２のいずれかが配置された状態となっている。このように、上記構成によれば、第１の通信を行う際、通信用の信号が伝送されている配線パターンＬａ１〜Ｌａ４の周囲を取り囲むように０Ｖの電位を持つ導体が配置された状態となるため、従来と同程度のＥＭＣ対策が施されていることになる。
【００２８】
一方、ＭＣＵ２は、メモリ４との間で第２の通信を行う場合、最初にＩ／Ｏポート設定を行う（ステップＴ１）。そして、端子ＰＡ１〜ＰＡ４に０Ｖの電位を付与し（ステップＴ２）、端子ＰＢ１〜ＰＢ４を介して第２の通信用の信号の入出力を行う（ステップＴ３）。これにより、ＭＣＵ２の端子ＰＢ１〜ＰＢ４と、メモリ４の端子Ｐｂ１〜Ｐｂ４との間では、配線パターンＬｂ１〜Ｌｂ４を通じて通信用の信号が伝送される。
【００２９】
また、このとき、配線パターンＬｂ１〜Ｌｂ４のそれぞれの両側には、端子ＰＡ１〜端子ＰＡ４を介して０Ｖの電位が付与された配線パターンＬａ１〜Ｌａ４、または常時０Ｖの電位が付与されたガードパターンＬｇ１、Ｌｇ２のいずれかが配置された状態となっている。このように、上記構成によれば、第２の通信を行う際、通信用の信号が伝送されている配線パターンＬｂ１〜Ｌｂ４の周囲を取り囲むように０Ｖの電位を持つ導体が配置された状態となるため、従来と同程度のＥＭＣ対策が施されていることになる。
【００３０】
上記構成によれば、配線パターンＬａ１〜Ｌａ４およびＬｂ１〜Ｌｂ４のうち最も外側の配線パターンの両隣にのみ、常にグランド電位（０Ｖ）に固定された導体である２つのガードパターンＬｇ１、Ｌｇ２が配置される。つまり、ガードパターンはＬｇ１、Ｌｇ２の２本あれば問題ない。一方、従来技術においては、上記ガードパターンは、通信用の信号線の数にさらに１本加えた本数だけ必要となる。つまり、従来技術の場合、本実施形態と同様の部品構成で同様の通信を行うのであれば、９本（＝８＋１本）のガードパターンが必要となる。従って、本実施形態によれば、従来技術と比較して、ガードパターンの数を大幅に削減することができる。さらに、従来技術において、必要となるガードパターンの本数は、通信用の信号線の増加に比例して増加するが、本実施形態では、通信用の信号線の数にかかわらず、ガードパターンは２本でよい。従って、上記した本実施形態により得られるガードパターンの削減効果は、通信用の信号線が増加するほど一層顕著となる。
【００３１】
以上説明したように、本実施形態によれば、第１の通信および第２の通信のうちいずれか一方を行う際、このときには使用されない他方の通信に用いる端子を０Ｖに固定することで上記したノイズ対策を施すようにした。このため、第１の通信および第２の通信の通信性能自体には何ら影響を及ぼすことがない。つまり、本実施形態によれば、第１の通信および第２の通信を行う際、従来技術と同程度の通信性能を確保しつつ、配線パターンＬａ１〜Ｌａ４およびＬｂ１〜Ｌｂ４に対し外部からのノイズが重畳することを抑制できるとともに、配線パターンＬａ１〜Ｌａ４およびＬｂ１〜Ｌｂ４からノイズが放射されることを抑制できる。また、本実施形態によれば、常時０Ｖに固定されるガードパターンの数を従来技術に比べて大幅に削減可能となるため、その分だけ、プリント配線板１上において通信に関係する構成が占有する面積を大幅に削減することができる。
【００３２】
（第２の実施形態）
以下、本発明の第２の実施形態について図４を参照しながら説明する。
図４は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。図４に示すプリント配線板２１は、図１に示した第１の実施形態のプリント配線板１に対し、２つの単位プリント配線板２１ａ、２１ｂから構成されている点が異なっている。単位プリント配線板２１ａ、２１ｂは、いずれも多層プリント配線板として構成されている。また、ＭＣＵ２は、単位プリント配線板２１ａに搭載され、メモリ３、４は単位プリント配線板２１ｂに搭載されている。
【００３３】
このように、本実施形態では、ＭＣＵ２とメモリ３、４とが、互いに異なる単位プリント配線板２１ａ、２１ｂに搭載されているため、配線パターンＬａ１〜Ｌａ４、Ｌｂ１〜Ｌｂ４およびガードパターンＬｇ１、Ｌｇ２は、各単位プリント配線板２１ａ、２１ｂ間において分断された状態となっている。また、本実施形態では、第１の実施形態の構成に加えて、さらに以下の構成を備えている。
【００３４】
すなわち、単位プリント配線板２１ａには、上面から見た形状が長方形となっているコネクタ２２、２３が搭載されている。これらコネクタ２２、２３は、それぞれの長辺が隣接する状態で配置されている。コネクタ２２（第１のコネクタに相当）は、４つの端子を有するものであり、各端子はそれぞれ配線パターンＬａ１〜Ｌａ４と接続されている。コネクタ２３（第２のコネクタに相当）は、４つの端子を有するものであり、各端子はそれぞれ配線パターンＬｂ１〜Ｌｂ４と接続されている。一方、単位プリント配線板２１ｂには、コネクタ２２、２３と同様の構成を有するコネクタ２４、２５が搭載されている。コネクタ２４（第１のコネクタに相当）の各端子は、それぞれ配線パターンＬａ１〜Ｌａ４に接続されている。コネクタ２５（第２のコネクタに相当）の各端子は、それぞれ配線パターンＬｂ１〜Ｌｂ４に接続されている。
【００３５】
コネクタ２２の各端子およびコネクタ２４の各端子間は、それぞれ第１のケーブル群２６により接続されている。第１のケーブル群２６は、４本のケーブル２６ａ〜２６ｄから構成されている。コネクタ２３の各端子およびコネクタ２５の各端子間は、それぞれ第２のケーブル群２７により接続されている。第２のケーブル群２７は、４本のケーブル２７ａ〜２７ｄから構成されている。第１のケーブル群２６および第２のケーブル群２７は、配線パターンＬａ１〜Ｌａ４に接続されたケーブルと、配線パターンＬｂ１〜Ｌｂ４に接続されたケーブルとがそれぞれ螺旋状に組み合わされている。すなわち、第１のケーブル群２６および第２のケーブル群２７は、ケーブル２６ａ、２７ａのペア、ケーブル２６ｂ、２７ｂのペア、ケーブル２６ｃ、２７ｃのペア、およびケーブル２６ｄ、２７ｄのペアがそれぞれ螺旋状になった、いわゆるツイストペアケーブルとして構成されている。
【００３６】
上記構成によれば、第１の通信が行われる際には、単位プリント配線板２１ａ、２１ｂ間において、安定電位に固定された配線パターンＬｂ１〜Ｌｂ４に接続されたケーブル２７ａ〜２７ｄが、第１の通信のための信号が伝送される配線パターンＬａ１〜Ｌａ４に接続されたケーブル２６ａ〜２６ｄの周囲を取り囲むように配置された状態となる。また、第２の通信が行われる際には、単位プリント配線板２１ａ、２１ｂ間において、安定電位に固定された配線パターンＬａ１〜Ｌａ４に接続されたケーブル２６ａ〜２６ｄが、第２の通信のための信号が伝送される配線パターンＬｂ１〜Ｌｂ４に接続されるケーブル２７ａ〜２７ｄを取り囲むように配置された状態となる。従って、上記構成によれば、互いに異なる単位プリント配線板２１ａ、２１ｂに搭載されたＭＣＵ２とメモリ３、４との間で第１の通信および第２の通信を行う場合でも、第１の実施形態と同様の作用および効果が得られる。
【００３７】
さらに、コネクタ２２、２３は、それぞれの長辺が隣接した状態で単位プリント配線板２１ａ上に配置されている。また、コネクタ２４、２５は、それぞれの長辺が隣接した状態で単位プリント配線板２１ｂ上に配置されている。このため、コネクタ２２、２４に接続される第１のケーブル群２６の各ケーブル２６ａ〜２６ｄと、コネクタ２３、２５に接続される第２のケーブル群２７の各ケーブル２７ａ〜２７ｄとを各コネクタの付近から螺旋状に組み合わせることが可能となる。従って、螺旋状に組み合わせた部分を極力多くすることができるため、ケーブル部分において耐ノイズ性能が低下することを抑止できる。
【００３８】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
第１の通信および第２の通信を行う電子部品としては、ＭＣＵ２、メモリ３、４以外であってもよく、例えばＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、各種システムＬＳＩ、ロジックＩＣなど、通信を行う機能を有するものであればよい。
通信用信号線の本数は、４本に限らず、２本以上であれば何本でも構わない。また、第１の通信および第２の通信としては、パラレル通信に限らず、一方が通信動作中のときに他方の通信線の電位を安定電位に固定可能なものであればよく、シリアル通信であってもよい。
上記各実施形態では、ＭＣＵ２とメモリ３との間で第１の通信を行い、ＭＣＵ２とメモリ４との間で第２の通信を行う場合について説明したが、本発明は、電子部品同士の間で第１の通信および第２の通信を行う場合であれば適用可能である。例えば、本発明は、２つの電子部品（例えばＭＣＵとシステムＬＳＩ）同士の間で、第１の通信および第２の通信を行う構成であっても適用可能である。
【００３９】
プリント配線板１、２１としては、多層のものに限らずともよく、例えば両面のプリント配線板であってもよい。その場合、ガードパターンＬｇ１、Ｌｇ２は、ビアＶ３を介してはんだ面においてプリント配線板の基準電位となるグランド電位を持つ導体部分に接続すればよい。ガードパターンＬｇ１、Ｌｇ２の電位および非動作時の配線パターンＬａ１〜Ｌａ４、Ｌｂ１〜Ｌｂ４の電位は、電位の変動が少ない安定電位であればよい。ただし、これらの電位レベルが高いと耐ノイズ性能が低下する可能性があるため、出来る限り低い電位が望ましい。
上記各実施形態では、ＭＣＵ２のポート設定（図２のステップＳ２、図３のステップＴ２）により、第１の電位固定手段および第２の電位固定手段としての機能を実現したが、これに限らずともよい。例えば、第１の通信を行う期間中に配線パターンＬｂ１〜Ｌｂ４の電位を０Ｖに固定する電位付与回路をＭＣＵ２の外部に設けることにより第２の電位固定手段を実現してもよい。また、第２の通信を行う期間中に配線パターンＬａ１〜Ｌａ４の電位を０Ｖに固定する電位付与回路をＭＣＵ２の外部に設けることにより第１の電位固定手段を実現してもよい。
【符号の説明】
【００４０】
図面中、１はプリント配線板、２はＭＣＵ（電子部品）、３、４はメモリ（電子部品）、Ｌａ１〜Ｌａ４は配線パターン（通信用信号線、第１の通信線）、Ｌｂ１〜Ｌｂ４は配線パターン（通信用信号線、第２の通信線）、Ｌｇ１、Ｌｇ２はガードパターン、２１はプリント配線板、２１ａ、２１ｂは単位プリント配線板、２２、２４はコネクタ（第１のコネクタ）、２３、２５はコネクタ（第２のコネクタ）、２６は第１のケーブル群、２７は第２のケーブル群、２６ａ〜２６ｄ、２７ａ〜２７ｄはケーブルを示す。
【図１】
2011187803.tif 000003
【図２】
2011187803.tif 000004
【図３】
2011187803.tif 000005
【図４】
2011187803.tif 000006