(57)【要約】【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、支持体上に第１電子素子をフェースダウン方式で付着する工程と、第１電子素子の上面に第２電子素子をフェースアップ方式で付着する工程と、支持体の上側に、第１電子素子と第２電子素子が内蔵されるように純粋樹脂層及び補強層を積層する工程と、支持体を除去する工程と、第１電子素子の下側に補強材が含浸された絶縁層を積層する工程と、補強層及び絶縁層に回路をパターニングする工程と、を含むことを特徴とする。【選択図】図８
2011187912.tif 000002
【特許請求の範囲】
【請求項１】
支持体上に第１電子素子をフェースダウン（face-down）方式で付着する工程と、
前記第１電子素子の上面に第２電子素子をフェースアップ（face-up）方式で付着する工程と、
前記支持体の上側に、前記第１電子素子と前記第２電子素子が内蔵されるように純粋樹脂層及び補強層を積層する工程と、
前記支持体を除去する工程と、
前記第１電子素子の下側に補強材が含浸された絶縁層を積層する工程と、
前記補強層及び前記絶縁層に回路をパターニングする工程と
を含む電子素子内蔵型印刷回路基板の製造方法。
【請求項２】
前記支持体は、上面に接着層が形成された金属膜であり、
前記支持体を除去する工程は、前記接着層を剥離することにより行われることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項３】
前記支持体の上側に純粋樹脂層と補強層を積層する工程の前に、
前記純粋樹脂層に前記補強層が積層されている状態であることを特徴とする請求項１または２に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項４】
前記補強層の表面及び前記絶縁層の表面にそれぞれ金属膜が積層されていることを特徴とする請求項３に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項５】
前記電子素子を付着する工程の前に、
前記支持体に、前記電子素子の位置合わせに利用するための補助手段である基準ホールを形成する工程をさらに含むことを特徴とする請求項１から４の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項６】
前記回路をパターニングする工程が、
前記補強層の表面に形成された回路と前記第２電子素子の電極とを直接接続させるブラインドビア（blind via）を形成する工程を含むことを特徴とする請求項１から５の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項７】
前記補強層と前記補強材の含浸された絶縁層とが前記純粋樹脂層に対して対称性を有することを特徴とする請求項１から６の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項８】
前記第１電子素子と前記第２電子素子は、大きさ及び種類の少なくとも何れか１つが異なることを特徴とする請求項１から７の何れか１項に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項９】
純粋樹脂層と、
前記純粋樹脂層にフェースダウン方式で内蔵された第１電子素子と、
前記第１電子素子の上面に付着され、前記純粋樹脂層にフェースアップ方式で内蔵された第２電子素子と、
前記純粋樹脂層の一面に積層された絶縁性補強層と、
前記純粋樹脂層の他面に積層され、内部に補強材が含浸された絶縁層と、
前記補強層及び前記絶縁層に形成された回路と
を含む電子素子内蔵型印刷回路基板。
【請求項１０】
前記補強層の表面に形成された回路と前記第２電子素子の電極とを直接接続させるブラインドビアをさらに含むことを特徴とする請求項９に記載の電子素子内蔵型印刷回路基板。
【請求項１１】
前記補強層と前記補強材の含浸された絶縁層とが前記純粋樹脂層に対して対称性を有することを特徴とする請求項９または１０に記載の電子素子内蔵型印刷回路基板。
【請求項１２】
前記第１電子素子と前記第２電子素子とは、大きさ及び種類の少なくとも何れか１つが異なることを特徴とする請求項９から１１の何れか１項に記載の電子素子内蔵型印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子素子内蔵型印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、次世代の多機能性、小型パッケージ技術の一環として電子素子内蔵型印刷回路基板の開発が注目されている。電子素子内蔵型印刷回路基板は、このような多機能性、小型化の長所とともに高機能化という長所も有し、これはフリップチップ（flip chip）やボールグリッドアレイ（ＢＧＡ；ball grid array）で使用されるワイヤーボンディング（wire bonding）またはハンダボール（solder ball）を用いた電子素子の連結に対する信頼性の問題を改善できるという方便も提供する。
【０００３】
従来のＩＣなどの電子素子内蔵工法は、コア基板の片面、またはビルドアップ（build-up）層の片面にだけ電子素子を内蔵する構造を採用したため、熱応力環境下で反りに弱い非対称構造となって、熱応力環境下で電子素子が位置した方向に、基板に反りが発生する原因となり、そのため、所定の厚さ以下の電子素子は内蔵できないという限界があった。しかも、印刷回路基板に用いられる積層材は電気的な絶縁性のために所定の厚さ以下には製作できないという限界があり、このため、反りを防止するための臨界厚さは材料の特性により本質的に制限を受けることになる。
【０００４】
従来技術に係る印刷回路基板は、内蔵される素子の位置及び厚さが基板全体の厚さや形状に対して非対称型であるため、繰り返される熱応力、特に半田付け（soldering）のように２００℃以上の高温で行われる工程から熱応力を受けることになり、このため、反りが発生することがある。このような反りの問題のため、通常、電子素子の厚さを所定の厚さ以上に維持しなければならず、これにより内蔵基板全体の厚さが厚くなることを避けることができないという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
こうした従来技術の問題点に鑑み、本発明は、２層の印刷回路基板だけで電子素子を内蔵できるため印刷回路基板の層数を低減することができ、電子素子を二重で内蔵するため集積度を極大化することができる。また、設計の自由度を高めることができ、電子素子を内蔵するためのキャビティを加工する必要がないため、製造工程の単純化及び低コストを実現できる電子素子内蔵型印刷回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、支持体上に第１電子素子をフェースダウン方式で付着する工程と、上記第１電子素子の上面に第２電子素子をフェースアップ方式で付着する工程と、上記支持体の上側に、上記第１電子素子と第２電子素子が内蔵されるように純粋樹脂層及び補強層を積層する工程と、上記支持体を除去する工程と、上記第１電子素子の下側に補強材が含浸された絶縁層を積層する工程と、上記補強層及び上記絶縁層に回路をパターニングする工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【０００７】
上記支持体は、上面に接着層が形成された金属膜であり、上記支持体を除去する工程は、上記接着層を剥離することにより行うことができる。
【０００８】
また、上記支持体の上側に純粋樹脂層と補強層を積層する工程の前に、上記純粋樹脂層と上記補強層とが互いに積層されている状態であってもよい。このとき、上記補強層の表面及び上記絶縁層の表面にはそれぞれ金属膜が積層されていてもよい。
【０００９】
一方、上記電子素子を付着する工程の前に、上記支持体に、上記電子素子の位置合わせに利用するための補助手段である基準ホールを形成する工程をさらに行ってもよく、上記第１電子素子と第２電子素子の大きさは互いに異なってもよい。
【００１０】
上記回路をパターニングする工程は、上記補強層の表面に形成された回路と上記電子素子の電極とを直接接続させるブラインドビアを形成する工程を含んでもよく、上記補強層と上記補強材の含浸された絶縁層とが上記純粋樹脂層に対して対称性を有してもよい。
【００１１】
本発明の他の実施形態によれば、純粋樹脂層と、上記純粋樹脂層にフェースダウン方式で内蔵された第１電子素子と、上記第１電子素子の上面に付着され、上記純粋樹脂層にフェースアップ方式で内蔵された第２電子素子と、上記純粋樹脂層の一面に積層された絶縁性補強層と、上記純粋樹脂層の他面に積層され、内部に補強材が含浸された絶縁層と、上記補強層及び上記絶縁層に形成された回路と、を含む電子素子内蔵型印刷回路基板が提供される。
【００１２】
上記補強層の表面に形成された回路と上記電子素子の電極とを直接接続させるブラインドビアをさらに含んでもよく、上記補強層と上記補強材の含浸された絶縁層とが上記純粋樹脂層に対して対称性を有してもよい。
【００１３】
上記第１電子素子と第２電子素子の大きさは互いに異なってもよい。
【発明の効果】
【００１４】
本発明の実施例によれば、電子素子が二重で内蔵されるため集積度を極大化することができ、電子素子を内蔵するためのキャビティの加工が不要であるため製造工程を単純化することができる。また、ガラス繊維などの補強材により電子素子が損傷を受けることを防止でき、印刷回路基板の反りを改善することができる。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図２】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図３】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図４】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図５】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図６】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図７】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図８】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【００１７】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【００１８】
「第１」、「第２」などの用語は、多様な構成要素を説明するために用いられるに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
【００１９】
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
【００２０】
以下、本発明に係る電子素子内蔵型印刷回路基板及びその製造方法の実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００２１】
先ず、本発明の一実施形態に係る電子素子内蔵型印刷回路基板の製造方法について説明する。図１は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図２から図８は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の各工程を示す図面である。図２から図８を参照すると、支持体１０、基準ホール１６、電子素子２１，２２、電極２１ａ，２２ａ、接着層２３、第１絶縁層３０、純粋樹脂層３２、補強層３４、金属膜４０，６０、第２絶縁層５０、回路４２，６２、ブラインドビア４４，６４が示されている。
【００２２】
先ず、図２に示すように、支持体１０を用意する。支持体１０は、第１及び第２電子素子（図４の２１，２２）を絶縁体内に内蔵する前に、第１及び第２電子素子２１，２２を支持するものであって、本実施例では上面に接着層１４の形成された金属膜１２、例えば銅、アルミニウムなどを用いることができる。しかし、これに限定されず、電子素子２１，２２を支持することができ、かつ後で剥離が容易であれば、それ以外の様々な材料を用いることができる。
【００２３】
その後、図３に示すように、支持体１０に基準ホール１６を形成する。基準ホール１６は電子素子（図４の２１，２２）、特に第１電子素子２１の位置合わせに利用するためのものであって、支持体１０に穴を明けることにより形成可能である。本実施例では、電子素子２１，２２の位置合わせに利用するための補助手段として基準ホール１６を例に挙げたが、ホール以外に、 突起またはマークなど様々な形態の補助手段を用いることができ、不要の場合は省略可能である。
【００２４】
次に、図４に示すように、ステップＳ１１０で、支持体１０上に第１電子素子２１をフェースダウン方式で付着し、その後、ステップＳ１２０で、第１電子素子２１の上面に第２電子素子２２をフェースアップ方式で付着する。上述したように、上面に接着層１４が形成された金属膜１２を支持体１０として用いる場合、第１電子素子２１の活性面（active surface）、すなわち、電極２１ａが形成された面が接着層１４に付着するようにして支持することになる。
【００２５】
一方、第１電子素子２１の上面に第２電子素子２２を付着するために接着層２３を用いてもよい。この場合、接着層２３は、第１電子素子２１の非活性面（図４では第１電子素子２１の上面）に接着剤を塗布するか、あるいは接着フィルムを貼り付けて形成可能である。本実施例では、ウェハ状態から既に接着層２３が形成されている第２電子素子２２を用いる。具体的に、非活性面（図４では第２電子素子２２の下面）に既に接着層２３が形成されている第２電子素子２２を第１電子素子２１の上面に付着する。このようにすると、接着剤を塗布する工程などが不要となり、工程が単純化され、かつ接着剤の過度な塗布による汚染などを防止することができる。
【００２６】
本実施例では第２電子素子２２の非活性面に接着層２３を形成したが、これに限らず、第１電子素子２１の非活性面に接着層２３を形成してもよく、第１電子素子２１の非活性面と第２電子素子２２の非活性面の両方ともに接着層２３を形成してもよい。
【００２７】
第１電子素子２１の上面に付着される第２電子素子２２は、第１電子素子２１とは異なる種類及び／または大きさを有してもよい。このように異なる種類及び／または大きさを有する電子素子が１つの基板内に垂直に内蔵されることにより、設計自由度及び集積度を大幅に向上させることができる。
【００２８】
次に、ステップＳ１３０で、図５に示すように、支持体１０の上面に純粋樹脂層３２と補強層３４とを含む第１絶縁層３０を積層する。このとき、純粋樹脂層３２は半硬化または未硬化の状態にある。この工程で電子素子２１，２２は純粋樹脂層３２に内蔵される。ここで、補強層３４とはガラス繊維、炭素繊維などの補強材（図示せず）が含浸された絶縁材を意味する。
【００２９】
従来技術によれば、電子素子を内蔵するためにその内部に補強材が含浸された絶縁材を用い、このような単一の絶縁材のみを用いて電子素子を内蔵するため、絶縁材の内部に含浸された補強材により電子素子の電極が損傷を受けることがあった。
【００３０】
しかし、本実施例によれば、電子素子２１，２２が内蔵される部分には補強材が含浸されていない純粋樹脂層３２のみを位置させ、その上に補強材が含浸された補強層３４を位置させることにより、補強材による電子素子２１，２２が、より具体的には電極２１ａ，２２ａが損傷を受けることを未然に防止することができる。それだけでなく、純粋樹脂と共に補強層３４を用いることにより、製品全体の剛性も確保することができる。
【００３１】
本実施例では、純粋樹脂層３２と補強層３４とが既に積層されている絶縁層３０（以下、第１絶縁層）を用いる。このような第１絶縁層３０を用いると、純粋樹脂層３２と補強層３４とを一度に積層することができるため、工程を単純化することができる。このとき補強層３４の表面には金属膜４０が積層されていてもよい。補強層３４に積層されている金属膜４０は、後で回路（図８の４２）を形成するのに用いられてもよい。
【００３２】
その後、ステップＳ１４０で、図６に示すように、支持体１０を除去する。上述したように、上面に接着層１４が形成された金属膜を支持体１０として用いると、接着層１４を剥離する工程から支持体１０を除去することができる。しかし、これに限定されず、支持体１０の材質、構造などにより支持体１０を除去する方法は変更可能である。支持体１０を除去すると、図６に示すように、電子素子２１，２２が内蔵されている純粋樹脂層３２の下面が露出する。
【００３３】
次に、ステップＳ１５０で、図７に示すように、第１電子素子２１の下側に第２絶縁層５０を積層する。具体的に、電子素子２１，２２が内蔵された純粋樹脂層３２の下面に第２絶縁層５０を積層する。このとき、第２絶縁層５０の内部にはガラス繊維または炭素繊維などの補強材（図示せず）が含浸される。
【００３４】
ここで、純粋樹脂層３２の下面に積層される第２絶縁層５０と上述した補強層３４とが純粋樹脂層３２に対して対称性を有してもよい。第２絶縁層５０と補強層３４とが対称性を有するということは、同一の材質及び厚さを有することを含むことは勿論、異なる材質やそれに対応する厚さの差により反りを防止できる構造的な対称も含む。このように電子素子２１，２２が内蔵されている純粋樹脂層３２に対して上下対称構造を実現することにより、反りが改善され、製品の信頼度を向上させることができる。ここで、第２絶縁層５０の下面には金属膜６０が積層されていてもよい。第２絶縁層５０の下面に積層された金属膜６０は、後で回路（図８の６２）を形成するのに用いられてもよい。
【００３５】
その後、ステップＳ１６０で、図８に示すように、第１絶縁層３０及び第２絶縁層５０に回路４２，６２をパターニングする。より微細なピッチを有する回路をパターニングするためには、金属膜４０，６０をシード層として活用するメッキ工程で回路をパターニングしてもよく、そうでない場合は、金属膜４０，６０を直接エッチングして回路をパターニングしてもよい。これはパターニングする回路の設計時に決定することができ、その決定に応じて金属膜４０，６０の厚さも予め決定することができる。
【００３６】
一方、補強層３４及び絶縁層５０の表面に形成された回路４２，６２と電子素子２１，２２の電極２１ａ，２２ａは、ブラインドビア４４，６４を介して直接接続できるようになる。ブラインドビア４４，６４を形成するためには、電極２１ａ，２２ａの位置に合わせて補強層３４及び絶縁層５０にホールを形成した後、メッキ工程などを用いてホールの内部に伝導性物質を充填する方法を用いることができる。回路４２，６２と電極２１ａ，２２ａが直接接続することにより、信号の伝送経路が必要以上に長くなることを防止することができる。補強層３４の表面に形成された回路４２と第２絶縁層５０の表面に形成された回路６２は、ビアホール（図示せず）を介しても電気的に接続されることができる。
【００３７】
以上では、本発明の一実施形態に係る電子素子内蔵型印刷回路基板の製造方法の一実施例について説明したが、以下では、図８を参照して、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の構造について説明する。本実施例に係る電子素子内蔵型印刷回路基板は、上述した製造方法と同一または類似の方法で製造でき、上述した内容と重複する内容は省略する。
【００３８】
図８に示すように、本実施例に係る電子素子内蔵型印刷回路基板は、純粋樹脂層３２と、上記純粋樹脂層にフェースダウン方式で内蔵された第１電子素子２１と、上記第１電子素子２１の上面に付着され、上記純粋樹脂層３２にフェースアップ方式で内蔵された第２電子素子２２と、上記純粋樹脂層３２の一面に積層された絶縁性補強層３４と、上記純粋樹脂層３２の他面に積層され、内部に補強材が含浸された絶縁層５０と、上記補強層３４及び上記絶縁層５０に形成された回路４２，６２と、を含む。
【００３９】
本実施例によれば、電子素子２１，２２が内蔵される部分には補強材が含浸されていない純粋な樹脂層３２だけを位置させ、その上に補強材が含浸された補強層３４を位置させることにより、補強材により電子素子２１，２２が損傷を受けることを未然に防止することができる。それだけでなく、純粋樹脂と共に補強層３４を用いることにより、製品全体の剛性も確保することができる。
【００４０】
さらに、純粋樹脂層３２に対して上記補強層３４と対称性を有するように、上記純粋樹脂層３２の下面に補強材が含浸されている絶縁層５０を積層することにより、構造的な対称性を確保することもできる。この場合、反りを低減して製品の信頼性を向上させることができる。
【００４１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４２】
１０  支持体
１２  金属膜
１４  接着層
１６  基準ホール
２１，２２  電子素子
２１ａ，２２ａ  電極
２３  接着層
３０  第１絶縁層
３２  純粋樹脂層
３４  補強層
４０，６０  金属膜
５０  第２絶縁層
４２，６２  回路
４４，６４  ブラインドビア
【図１】
2011187912.tif 000003
【図２】
2011187912.tif 000004
【図３】
2011187912.tif 000005
【図４】
2011187912.tif 000006
【図５】
2011187912.tif 000007
【図６】
2011187912.tif 000008
【図７】
2011187912.tif 000009
【図８】
2011187912.tif 000010