(57)【要約】【目的】  ディジタル信号から多値ハザードを消去すること。【構成】  「トランジスタ１、２、１７と抵抗２０、２１が構成する数値判別手段」、「この数値判別手段の出力信号に基づいて動作する、トランジスタ２２〜２５が構成するオン・オフ駆動手段」及び「このオン・オフ駆動手段がオン・オフ駆動する、トランジスタ３、５が構成する双方向性プル・スイッチング手段」から成る多値論理回路とプル・ダウン用の抵抗２６の組合せが、多値信号を２値信号に変えると同時に多値ハザードを２値ハザードに変える。クロック信号によって制御されたＤ型フリップ・フロップ２７がその２値信号からその２値ハザードを消去する。 【選択図】  図１
2011229069.tif 000002
【特許請求の範囲】
【請求項１】
３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『０〜（Ｎ−１）の整数の中で、あらかじめ決められた１つの入力用特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『その判別結果が肯定であれば前記プル・スイッチング手段をオン駆動し、その判別結果が否定であれば前記プル・スイッチング手段をオフ駆動する』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを消去する２値ハザード消去手段』」と、
「前記出力電位信号が２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード消去回路。
＊「等しいのか等しくないのか」の場合は「『等しいのか』では『前記入力用特定値に対応する入力用特定電位』を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「大きいのか大きくないのか」の場合は「『大きいのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「小さいのか小さくないのか」の場合は「『小さいのか』では前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
【請求項２】
３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『０〜（Ｎ−１）の整数の中で、あらかじめ決められた、その差が少なくとも２である２つの入力用特定値』に対してどうなのか、『両・前記入力用特定値の間に有るのか無いのか』について下記『４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『両・前記入力用特定値の間に有れば前記プル・スイッチング手段をオン駆動し、両・前記入力用特定値の間に無ければ前記プル・スイッチング手段をオフ駆動する』か『正反対に、両・前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを消去する２値ハザード消去手段』」と、
「前記出力電位信号が２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード消去回路。
＊「両・前記入力用特定値の間に有るのか」では「小さい方の前記入力用特定値に対応する第１の入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」と「大きい方の前記入力用特定値に対応する第２の入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「両・前記入力用特定値の間に無いのか」では「前記第１の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」と「前記第２の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、その多値数Ｎ（＝Ｎ値のＮのこと。）がいくつであっても、多値回路｛例：多値論理回路、多値演算回路（又は多進法演算回路）、多値ディジタル回路など。｝において発生した多値ハザードを消去することができる多値ハザード消去回路に関する。
なお、「多値ハザード」は、従来の２値ハザードと同様な仕組みで発生するハザードに加えて、特に「レベルが変化するとき、途中のレベルの状態を通過することにより生じる、多値固有の回路障害」を含んでいる。
参考：「多値ハザード」：下記・非特許文献１の最下段「後ろから１３〜１０行目」。
【非特許文献１】『ハイテク教室  多値論理回路  ＩＣ集積度増して二値も三値も行かず』、日経産業新聞（東京版）が昭和６０年（１９８５年）１１月２２日（金曜日）に発行。執筆：石塚興彦。
【背景技術】
【０００２】
従来から多値論理回路には、従来の２値ハザードと同様な仕組みで発生するハザードに加えて、特に『多値数がいくつであっても、レベルが変化するとき、途中のレベル状態を通過することによって過渡的ハザードが発生してしまう』という多値固有の回路障害、多値ハザードの問題が大きな課題として有る。                      （  従来の課題  ）
また、従来の２値回路（例：２値論理回路、２値演算回路、２値ディジタル・システム等。）でも、多値回路でも、「ハザード」は「他の回路動作に悪影響（誤動作など）を与える原因」になるが、多値回路ではさらに悪い事に『多値ハザードが電力損失の増幅・増大に繋（つな）がる』という課題が有る。              （  その課題に付随する課題  ）
さらに、その多値数が大きければ大きい程、それだけレベル変化のときに通過する途中のレベル状態が多くなり、多値ハザードが多く発生し易くなる為、その多値回路の段数を重ねるに連れてその発生回数の増幅・増加作用が強くなるので、それらの課題・悪影響度も大きくなる。                      （  大きな多値数ほど課題・悪影響も大きい  ）
【０００３】
ここで、分かり易く、多値ハザードの極端な例で説明する。例えば、多値数Ｎ＝４で、第１の多値論理回路の入力数値が最小値「０」から最大値「３」に変化するときに、必ず途中の数値を通過するが、その回路の出力側は「入力数値０に対応する出力数値」から「入力数値１に対応する出力数値」、「入力数値２に対応する出力数値」を経て「入力数値３に対応する出力数値」になる。
このため、下記の例外条件を除けば、ふつう第１の多値論理回路の出力は決して「入力数値０に対応する出力数値」から直接「入力数値３に対応する出力数値」にいきなり跳（と）ぶことはできない。その入力数値が「０」から「３」に変化するとき、その出力数値も必ず途中の数値を通過する。
■  いきなり跳（と）ぶことができる例外条件の例  ■
イ）入力数値０〜１に対応する両出力数値が同じ値で、かつ、入力数値２〜３に対応する両出力数値が同じ値である場合。
ロ）入力数値０〜２に対応する全出力数値が同じ値の場合。
ハ）入力数値１〜３に対応する全出力数値が同じ値の場合。
二）その後段回路に入力数値０、３を判別する判別手段しか接続されていない場合。
【０００４】
従って、その入力数値が「０」から「３」に変化する途中で、第１の多値論理回路は不必要な「入力数値１に対応する出力数値」と「入力数値２に対応する出力数値」を余計に出力してしまう場合が有る。
仮に、その「入力数値１と３に対応する出力数値」が「３」で、その「入力数値０と２に対応する出力数値」が「０」ならば、その入力数値が「０」から「３」へ１回変化する間にその出力数値は「０」→「３」→「０」→「３」と無駄に３回変化する為、その入力側の変化回数が３倍増幅され、しかも、余計なパルスがその出力側に現われる。
（  多値ハザードの発生  ）
そして、その出力数値を入力する第２の多値論理回路・以降でも同様な事が起これば、「その無駄に変化する回数」と「その余計な発生パルス」はその多値回路の段数を重ねるに連れてさらにどんどん増えて行くので、その回路動作は極めて複雑・異常になる上に、ほかの回路動作にさらにどんどん悪影響（例：ハザード・ノイズによる誤動作など。）を与えて行く。仕舞（しま）いには使い物にならなくなってしまう。
（  多値ハザード発生回数の増幅・増加作用と、それによる悪影響の拡大  ）
しかも、「その無駄に変化する回数の増幅・増加」すなわち「一定期間内の多値ハザード発生回数の増幅・増加（＝多値ハザード発生周波数の高周波化）」は『オン・オフ切換え時のスイッチング（電力）損失や、ＭＯＳ・ＦＥＴならゲート・ソース間静電容量などの充放電に伴う電力損失が、さらに無駄に増幅・増加すること』を意味する。
（  電力損失のさらに無駄な増加  ）
以上の説明は多値数Ｎ＝４の場合の極端な例であるが、当然の事ながら、多値数が大きければ大きい程、それだけレベル変化のときに通過する途中のレベル状態が多くなり、多値ハザードが多く発生し易くなる為、多値回路の段数を重ねるに連れてその発生回数の増幅・増加作用が強くなるので、それらの課題・悪影響も大きくなる。
（  大きな多値数ほど課題・悪影響も大きい  ）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−０３２７０２号
【特許文献２】特開２００５−１９８２２６号
【特許文献３】特開２００５−２３６９８５号
【特許文献４】特開２００６−１９０２３９号
【特許文献５】特開２００６−２５２７４２号
【特許文献６】特開２００６−３４５４６８号
【特許文献７】特開２００７−０３５２３３号＊＊＊
【非特許文献】
【０００６】
【非特許文献１】『ハイテク教室  多値論理回路  ＩＣ集積度増して二値も三値も行かず』、日経産業新聞（東京版）が昭和６０年（１９８５年）１１月２２日（金曜日）に発行。執筆：石塚興彦。
【非特許文献２】『多値情報処理  ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。
【非特許文献３】『数理科学２月号（１９８０年、Ｎｏ．２００）  特集  多値論理』、（株）サイエンス社が昭和５５年２月１日発行。
【非特許文献４】『トランジスタ技術１９９７年９月号』のｐ．３７４〜ｐ．３７５に掲載の『屋根裏の資料室  多値論理』。ＣＱ出版（株）が１９９７年９月１日発行。執筆：井上秀和。
【非特許文献５】『図解ディジタル回路入門』のｐ．７９〜ｐ．８８（２値パルス・トリガー方式など）。（株）日本理工出版会が２００８年４月２５日に第４版発行。著者：中村次男。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そんな訳で、従来の多値論理回路には『従来の２値ハザードと同様な仕組みで発生する多値ハザードの問題に加えて、特に［多値数がいくつであっても、レベルが変化するとき、途中のレベル状態を通過することによって発生する多値固有の回路障害、多値ハザードの問題］』が有る。                                              （  従来の課題  ）
その上、前述の通り、『多値ハザードが電力損失の増幅・増大に繋（つな）がる』という課題も有る。                          ｛  その課題に付随（ふずい）する課題  ｝
さらに、前述の通り、その多値数が大きければ大きい程、それらの課題・悪影響も大きくなる。                            （  大きな多値数ほど課題・悪影響も大きい  ）
【課題を解決するための手段】
【０００８】
第１の「課題を解決するための手段」は以下の通りである。
３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『０〜（Ｎ−１）の整数の中で、あらかじめ決められた１つの入力用特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『その判別結果が肯定であれば前記プル・スイッチング手段をオン駆動し、その判別結果が否定であれば前記プル・スイッチング手段をオフ駆動する』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを消去する２値ハザード消去手段』」と、
「前記出力電位信号が２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード消去回路。
＊「等しいのか等しくないのか」の場合は「『等しいのか』では『前記入力用特定値に対応する入力用特定電位』を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「大きいのか大きくないのか」の場合は「『大きいのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「小さいのか小さくないのか」の場合は「『小さいのか』では前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
【０００９】
第２の「課題を解決するための手段」は以下の通りである。
３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『０〜（Ｎ−１）の整数の中で、あらかじめ決められた、その差が少なくとも２である２つの入力用特定値』に対してどうなのか、『両・前記入力用特定値の間に有るのか無いのか』について下記『４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『両・前記入力用特定値の間に有れば前記プル・スイッチング手段をオン駆動し、両・前記入力用特定値の間に無ければ前記プル・スイッチング手段をオフ駆動する』か『正反対に、両・前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを消去する２値ハザード消去手段』」と、
「前記出力電位信号が２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード消去回路。
＊「両・前記入力用特定値の間に有るのか」では「小さい方の前記入力用特定値に対応する第１の入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」と「大きい方の前記入力用特定値に対応する第２の入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「両・前記入力用特定値の間に無いのか」では「前記第１の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」と「前記第２の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
【００１０】
どちらの場合も、「前記多値論理回路中で」又は「その入力前に」又は「その入力時に」発生した多値ハザードを、「『前記多値論理回路』と『前記プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』の組合せが持つ多値・２値コード変換機能」によって２値ハザードに変え、前記２値ハザード消去手段がこの２値ハザードを前記２値信号から消去する。
前記２値ハザード消去手段の例としては『クロック信号で制御された２値ゲート回路に、ハザードが現われる２値の出力信号を入力する』という良く行われる常套（じょうとう）手段を用いた回路である。
例えば、２値３ステート・バッファーの後段に２値メモリー手段を設けたものである。クロック信号に基づいて「その多値論理回路の出力信号に多値ハザードが現われる期間」中そのバッファーの入出力間を遮断（しゃだん）する一方、「その多値ハザードが現われず、その出力信号が安定する期間」中にそのバッファーの入出力間を接続してその２値メモリー手段を書き換える。
また、例えば２値フリップ・フロップである。同様に多値ハザードの消滅後にその多値論理回路の出力信号が安定してからクロック信号に基づいてその出力信号を保持してそのフリップ・フロップの出力側に出力する。
以上の様にして、「多値ハザードの問題」を極めて容易に解決することができる。
【発明の効果】
【００１１】
その結果、本発明には『従来の２値ハザードと同様な仕組みで発生する多値ハザードに加えて、特に［その多値数Ｎ（＝Ｎ値のＮのこと。）がいくつであっても、多値回路｛例：多値論理回路、多値演算回路（又は多進法演算回路）、多値ディジタル回路など。｝において発生した多値固有の多値ハザードも消去することができる』という効果が有る。
【図面の簡単な説明】
【００１２】
【図１】本発明の１実施例を示す回路図である。
【図２】本発明の１実施例を示す回路図である。
【発明を実施するための形態】
【００１３】
本発明をより詳細に説明するために以下添付図面に従ってこれを説明する。ただし、各図中でｎが前述したＮに相当する。また、ｍは出力用特定値で、前述した出力用特定電位供給手段の出力用特定電位（ｖｍ）と対応する。さらに、Ｖ（−１）〜Ｖ（ｎ−１）は電源線で、これらの電位をｖ（−１）〜ｖ（ｎ−１）で表わし、この順序で電位は高くなって行く。
【実施例１】
【００１４】
図１の実施例１では次の通り各構成要素が請求項１記載中の各構成手段に相当し、Ｓ＝１で、「ｎ≧３」、「ｎ−２≧ｍ≧１」の関係に有る。
ａ）電位ｖ０〜電位ｖ（ｎ−１）が前述した第１電位〜第Ｎ電位に。
ｂ）電源線Ｖ０〜電源線Ｖ（ｎ−１）が前述した第１電位供給手段〜第Ｎ電位供給手段に。
ｃ）入力端子Ｉｎが前述した第１（Ｓ＝１）の入口手段に。
ｄ）出力端子Ｏｕｔが前述した出口手段に。
ｅ）電源線Ｖｍが前述した出力用特定電位供給手段に。
ｆ）トランジスタ３、５の直列回路が前述したプル・スイッチング手段に。
ｇ）トランジスタ１、２、１７及び抵抗２０、２１の接続部が前述した判別手段に。
ｈ）トランジスタ２２〜２５の回路部が前述したオン・オフ駆動手段に。
ｉ）「電源線Ｖ０〜電源線Ｖ（ｎ−１）、トランジスタ１、２、３、５、１７、２２〜２５及び抵抗２０、２１等（直流電源は図示せず。）が構成する多値論理回路」が前述した多値論理回路に。
ｊ）抵抗２６又は抵抗２６、２８が前述した「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」に。
ｋ）「Ｄ型フリップ・フロップ２７とクロック・パルス供給手段（図示せず。）の組合せ」が前述した２値ハザード消去手段に。
【００１５】
ｍは入力用特定値と出力用特定値を兼ね、電源線Ｖｍは入力用特定電位供給手段と出力用特定電位供給手段を兼ね、電位ｖｍは入力用特定電位と出力用特定電位を兼ねる。
入力数値が特定値ｍのときトランジスタ１、２、１７、２３、２４、３、５がオンとなり、トランジスタ２２、２５がオフとなる為、出力端子Ｏｕｔの電位は電位ｖｍになる。一方、入力数値が特定値ｍ以外のときトランジスタ「１又は２」、１７、２３、２４、３、５がオフとなり、トランジスタ２２、２５がオンとなる為、出力端子Ｏｕｔの電位は電位ｖ（−１）になる。
このため、本発明者はこの多値論理回路を「多値特定値ＥＱＵＡＬ（イコール）回路」｛あるいはゴルフ用語に統一して「多値特定値ＥＶＥＮ（イーブン）回路」｝と呼ぶ。
【００１６】
図１の実施例１の動作は次の通りである。「その多値論理回路」と「抵抗２６又は抵抗２６、２８」の組合せは『容易に多値信号を２値信号に変換することができる』という機能を持っている。
その理由は、その多値論理回路の出力が「出力用特定値」と「出力開放」という２種類の出力に限定され、しかも、「２値回路が、そのＨレベルの下限値より高いすべての『多値信号電位または多値信号電圧』を常に『Ｈレベル』と判別し、そのＬレベルの上限値より低いすべての『多値信号電位または多値信号電圧』を常に『Ｌレベル』と判別する」という２値回路・固有の動作特性を積極的に有益に活用している、からである。この実施例１の場合、その２値回路はＤ型フリップ・フロップ２７である。
もし、「その多値論理回路中で」又は「その入力前に」又は「その入力時に」多値ハザードが発生すると、「その多値論理回路」と「抵抗２６又は抵抗２６、２８」の組合せがその多値ハザードを２値ハザードに変えてしまう。
【００１７】
また、多値ハザードが現われる期間は回路の設計段階で予測できるので、その多値ハザードの出現タイミングとクロック信号のタイミングを擦（す）り合わせることができる。
このため、「多値ハザードによる２値ハザードが出力端子Ｏｕｔの電位信号に現われる期間」中、図１中に図示されたクロック信号がロー・レベルな為、Ｄ型フリップ・フロップ２７はその出力電位信号を無視して前のデータを記憶・保持し続ける。
一方、「その多値ハザードによる２値ハザードが現われず、出力端子Ｏｕｔの電位信号が安定する期間」中にそのクロック信号が立ち上がる為、Ｄ型フリップ・フロップ２７はその出力電位信号を取り入れ、新しいデータとして記憶・保持する。
あとは同様に、Ｄ型フリップ・フロップ２７はそのクロック信号に基づいて「データの書換え」と「新データの記憶・保持」を行って行くので、Ｄ型フリップ・フロップ２７はその２値ハザードをその２値入力信号から消去することができる。
以上の様にして、図１の実施例１は多値ハザードを２値ハザードに変えてその２値入力信号から消去することができる。
【００１８】
なお、Ｄ型フリップ・フロップ２７の代わりに「３ステート・バッファーとその後段の２値メモリー手段の組合せ」を用いても構わない。（派生実施例）
＊＊＊
また、フリップ・フロップや３ステート・バッファー等がそのクロック信号に基づいて動作するトリガー方式の種類には以下３つの方式が有るので、他のトリガー方式に変更することもできる。（派生実施例）
イ）レベル・トリガー方式
ロ）エッジ・トリガー方式
ハ）パルス・トリガー方式（＝マスター・スレーブ方式）
【非特許文献５】『図解ディジタル回路入門』のｐ．７９〜ｐ．８８。（株）日本理工出版会が２００８年４月２５日に第４版発行。著者：中村次男。＊＊＊  さらに、抵抗２８を接続して抵抗分圧することも考えられる。（派生実施例）
【００１９】
それから、図１の実施例１中の接続端子ｃｔ１の接続を切り離し、トランジスタ１のソースを電源線（ｍ＋２）〜電源線（ｎ−１）のいずれか１つに接続し直して、その多値論理回路部を「後述する図２の実施例２の様な『多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」又は『多値特定値ＩＮ（イン）回路』又は『多値特定値ＮＯＵＴ（ナウト）回路』と本発明者が呼ぶ多値論理回路」にすることも考えられる。（派生実施例）
あるいは、図１の実施例１中の接続端子ｃｔ２の接続を切り離し、トランジスタ２のソースを電源線０〜電源線（ｍ−２）のいずれか１つに接続し直して、その多値論理回路部を「後述する図２の実施例２の様な『多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」又は『多値特定値ＩＮ（イン）回路』又は『多値特定値ＮＯＵＴ（ナウト）回路』と本発明者が呼ぶ多値論理回路」にすることも考えられる。（派生実施例）
これらの派生実施例は請求項２記載の多値ハザード消去回路に対応する。
＊＊＊
そして、図１の実施例１において、トランジスタ２２〜２５、３、５と抵抗２１を取り外し、接続端子ｃｔ５を直接出力端子Ｏｕｔとすることも可能である。（派生実施例）
あるいは、「トランジスタ５の代わりにダイオードを用いてトランジスタ３と共に１方向性プル・ダウン手段を構成したり」、「トランジスタ５を取り外してトランジスタ３のドレイン端子を出力端子Ｏｕｔにして逆導通型プル・ダウン手段を構成したり」、「トランジスタ３を取り外してトランジスタ５のソース端子を電源線Ｖｍに直結して逆導通型プル・アップ手段を構成したり」、あるいは、「トランジスタ３を取り外してトランジスタ５のソース端子を電源線Ｖｍに直結し、トランジスタ５のドレイン端子と出力端子Ｏｕｔの間にダイオードを挿入・接続して１方向性プル・アップ手段を構成したり」することも可能である。（派生実施例）
【実施例２】
【００２０】
図２に示す実施例２は図１の実施例において数値判別回路部を別タイプに置き換えた多値ハザード消去回路で、「トランジスタ３１〜３３、ダイオード３４〜３５及び抵抗２０〜２１の回路部分」がその数値判別回路部である。「ｎ−１＞ｋ≧ｌ（エル）≧ｍ＋１」及び「ｍ−１≧０」の関係すなわち「ｎ−２＞ｋ−１≧ｌ（エル）−１≧ｍ≧１」の関係に有る。
ｋとｌ（エル）は請求項２記載中の２つの入力用特定値、ｍは請求項１記載中の入力用特定値と請求項１又は２記載中の出力用特定値、ｖｋとｖｌは請求項２記載中の２つの入力用特定電位、ｖｍは請求項１又は２記載中の出力用特定電位、電源線Ｖｋ、Ｖｌは請求項２記載中の２つの入力用特定電位供給手段、そして、電源線Ｖｍは請求項１又は２記載中の出力用特定電位供給手段である。
ｋ＝ｌ（エル）の場合、実施例２は請求項１記載の多値ハザード消去回路に対応する。
入力数値がｋのときトランジスタ３１〜３３、２３、２４がオフとなり、トランジスタ２２、２５、３、５がオンとなる為、出力端子Ｏｕｔの電位は電位ｖｍになる。一方、入力数値がｋでないときトランジスタ「『３１、３３』又は３２」、２３、２４がオンとなり、トランジスタ２２、２５、３、５がオフとなる為、出力端子Ｏｕｔの電位は電位ｖ０になる。
このため、本発明者はこの多値論理回路を「多値特定値ＥＱＵＡＬ（イコール）回路」｛あるいはゴルフ用語に統一して「多値特定値ＥＶＥＮ（イーブン）回路」｝と呼ぶ。また、両・接続端子ｃｔ３、ｃｔ４とトランジスタ３、５の両ゲート端子の接続を正反対にすると、トランジスタ３、５の両オン・オフ動作も正反対になるので、本発明者はこの多値論理回路を「多値特定値ＮＯＴ（ノット）回路」と呼ぶ。これら回路名のことは図１の実施例１でも言える。
【００２１】
ｋ≠ｌ（エル）の場合、実施例２は請求項２記載の多値ハザード消去回路に対応する。
ｋ≧（入力数値）≧ｌ（エル）のとき前述（段落番号００２０）と同様に出力端子Ｏｕｔの電位は電位ｖｍになる一方、「（入力数値）＞ｋ」又は「ｌ（エル）＞（入力数値）」前述（段落番号００２０）と同様に出力端子Ｏｕｔの電位は電位ｖ０になる。
このため、本発明者はこの多値論理回路を「２つの入力特定値が（ｋ＋１）と（ｌ＋１）である多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」｛あるいはゴルフ用語に統一して「多値特定値ＩＮ（イン）回路」｝とか、「２つの入力特定値がｋとｌである多値特定値ＮＯＵＴ（ナウト）回路｛＝多値特定値ＯＵＴ（アウト）回路の否定｝」と呼ぶ。
そして、本発明者は前者の否定回路を「２つの入力特定値が（ｋ＋１）と（ｌ＋１）である多値特定値ＮＯＢＥＴＷＥＥＮ（ノー・ビトウィーン）回路」（あるいは「多値特定値ＮＩＮ（イン）回路」）と呼び、後者の肯定回路を「２つの入力特定値がｋとｌである多値特定値ＯＵＴ（アウト）回路」と呼ぶ。
あとの「プル・ダウン抵抗２６又は『２６、２８』とＤ型フリップ・フロップ２７」の各動作は図１の実施例１の場合（段落番号００１６〜００１７）と同様である。
【００２２】
なお、前述（段落番号００１８）した３つの事（なお……。また、……。さらに、……。は実施例２についても言える。
＊＊＊
また、図２の実施例２において、トランジスタ２２〜２５、３、５と抵抗２１を取り外し、接続端子ｃｔ５を直接出力端子Ｏｕｔとすることも可能である。（派生実施例）
あるいは、「トランジスタ３の代わりにダイオードを用いてトランジスタ５と共に１方向性プル・アップ手段を構成したり」、「トランジスタ３を取り外してトランジスタ５のドレイン端子を出力端子Ｏｕｔにして逆導通型プル・アップ手段を構成したり」、「トランジスタ５を取り外してトランジスタ３のソース端子を電源線Ｖｍに直結して逆導通型プル・ダウン手段を構成したり」、あるいは、「トランジスタ５を取り外してトランジスタ３のソース端子を電源線Ｖｍに直結し、トランジスタ３のドレイン端子と出力端子Ｏｕｔの間にダイオードを挿入・接続して１方向性プル・ダウン手段を構成したり」することも可能である。（派生実施例）
＊＊＊
さらに、多値特定値ＩＮ（イン）回路と多値特定値ＮＯＵＴ（ナウト）回路の違いは、前者が両・入力用特定値を含まないのに対して後者は両・入力用特定値を含むことである。
一方、多値特定値ＮＩＮ（ニン）回路と多値特定値ＯＵＴ（アウト）回路の違いは、前者が両・入力用特定値を含むのに対して後者は両・入力用特定値を含まないことである。
【００２３】
蛇足ながら、特開２００５−２３６９８５号の明細書・段落番号［００３３］には『ＡＮＤ』、『ＮＡＮＤ』、『ＯＲ』、『ＮＯＲ』のグループと『ＢＥＴＷＥＥＮ』、『ＮＯＢＥＴＷＥＥＮ』の組合せについて記載されている。
同様に、『ＡＮＤ』、『ＮＡＮＤ』、『ＯＲ』、『ＮＯＲ』のグループと『ＩＮ（イン）』、『ＮＩＮ（ニン）』、『ＯＵＴ（アウト）』、『ＮＯＵＴ（ナウト）』のグループの組合せが以下の通り考えられる。
●多値特定値ＡＮＤ・ＩＮ回路＝多値特定値ＡＮＤ・ＢＥＴＷＥＥＮ回路
●多値特定値ＮＡＮＤ・ＩＮ回路＝多値特定値ＮＡＮＤ・ＢＥＴＷＥＥＮ回路
●多値特定値ＡＮＤ・ＮＩＮ回路＝多値特定値ＡＮＤ・ＮＯＢＥＴＷＥＥＮ回路
●多値特定値ＮＡＮＤ・ＮＩＮ回路＝多値特定値ＮＡＮＤ・ＮＯＢＥＴＷＥＥＮ回路
＊＊＊
●多値特定値ＯＲ・ＩＮ回路＝多値特定値ＯＲ・ＢＥＴＷＥＥＮ回路
●多値特定値ＮＯＲ・ＩＮ回路＝多値特定値ＮＯＲ・ＢＥＴＷＥＥＮ回路
●多値特定値ＯＲ・ＮＩＮ回路＝多値特定値ＯＲ・ＮＯＢＥＴＷＥＥＮ回路
●多値特定値ＮＯＲ・ＮＩＮ回路＝多値特定値ＮＯＲ・ＮＯＢＥＴＷＥＥＮ回路
＊＊＊
●多値特定値ＡＮＤ・ＯＵＴ回路
●多値特定値ＮＡＮＤ・ＯＵＴ回路
●多値特定値ＡＮＤ・ＮＯＵＴ回路
●多値特定値ＮＡＮＤ・ＮＯＵＴ回路
＊＊＊
●多値特定値ＯＲ・ＯＵＴ回路
●多値特定値ＮＯＲ・ＯＵＴ回路
●多値特定値ＯＲ・ＮＯＵＴ回路
●多値特定値ＮＯＲ・ＮＯＵＴ回路
最初に提案するので、取り敢（あ）えず重複する機能を持たせているが、もし広く利用されて行くなら、利用し易い様にこれらの回路名は整理されて行くと本発明者は思う。
【実施例３】
【００２４】
他の実施例（図示せず。）として、特開２００５−１９８２２６号の図１〜図２６、図３１〜図３８の各実施例（多値論理回路）とその派生実施例｛段落番号００７６の最後の補足説明ｄ）項｝の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード消去手段」の組合せを１組ずつ接続した「多値ハザード消去回路」の実施例が有る。
また、特開２００５−１９８２２６号の図１の実施例において、トランジスタ３、６及びダイオード９、１２を取り外した、その出力スイッチ部が１方向性プル・ダウン手段である多値論理回路の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル抵抗手段」と「２値ハザード消去手段」の組合せを接続した「多値ハザード消去回路」の実施例が有る。同様に、図９、図１３〜図２６の各実施例においても同様なことをした「多値ハザード消去回路」の実施例が有る。
さらに、特開２００５−１９８２２６号の図１の実施例において、トランジスタ４、５及びダイオード１０、１１を取り外した、その出力スイッチ部が１方向性プル・アップ手段である多値論理回路の出力端子Ｏｕｔに本発明の様に「プル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード消去手段」の組合せを接続した「多値ハザード消去回路」の実施例が有る。同様に、図９、図１３〜図２６の各実施例においても同様なことをした「多値ハザード消去回路」の実施例が有る。
【実施例４】
【００２５】
別の他の実施例（図示せず。）として、特開２００５−２３６９８５号の図１、図５〜図２７の各実施例（多値論理回路）とその派生実施例の出力端子Ｏｕｔ、図２８〜図３１の各回路（多値論理回路）の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード消去手段」の組合せを１組ずつ接続した「多値ハザード消去回路」の実施例が有る。
また、特開２００５−２３６９８５号の図１の実施例において、「トランジスタ３を取り外し、トランジスタ４のソースを電源線Ｖｍに直結し、その出力スイッチ部を逆導通型プル・ダウン手段にしたり」、「トランジスタ３を取り外し、トランジスタ４のソースを電源線Ｖｍに直結し、トランジスタ４のドレインと出力端子Ｏｕｔの間にダイオードを挿入・接続して、その出力スイッチ部を１方向性プル・ダウン手段にしたり」、「トランジスタ４を取り外し、トランジスタ３のソース端子を出力端子Ｏｕｔにして、その出力スイッチ部を逆導通型プル・アップ手段にしたり」、あるいは、「トランジスタ４を取り外し、トランジスタ３のソースと出力端子Ｏｕｔの間にダイオードを挿入・接続して、その出力スイッチ部を１方向性プル・アップ手段にしたり」した多値論理回路の出力端子Ｏｕｔに、本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード消去手段」の組合せを接続した「多値ハザード消去回路」の実施例が有る。同様に、図５、図９〜図２５の各実施例においても同様なことをした「多値ハザード消去回路」の実施例が有る。
【００２６】
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊    最後に以下の事を補足する。  ＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
ａ）各実施例またはその各派生実施例において、トランジスタ３（、４）のバックゲートは「そのソース」ではなく「その回路の最低電位の電源線Ｖ（−１）又はＶ０」に接続しても良いし、トランジスタ５（、６）のバックゲートは「そのソース」ではなく「その回路の最高電位の電源線Ｖ（ｎ−１）」に接続しても良い。
＊＊＊
ｂ）各実施例またはその各派生実施例において、抵抗２６、２８の代わりに「そのゲート・ソース間を直結した接合型ＦＥＴまたはノーマリィ・オン型ＭＯＳ・ＦＥＴ」を抵抗手段として１つずつ使用できる。
＊＊＊
ｃ）各実施例またはその各派生実施例において、各ダイオードの代わりに「そのコレクタとベースを直結したバイポーラ・トランジスタ」、「そのドレインとソースを直結した接合型ＦＥＴ」、「そのドレインとゲートを直結したバイポーラ・モードのＳＩＴ又はＧＴＢＴ」、「そのゲート、バック・ゲート及びソースを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」又は「そのドレイン・バックゲート間、そのソース・バックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を１つずつ使用できる。
【００２７】
ｄ）図１、図２の各実施例中のＤ型フリップ・フロップ２７の入力部にクランプ・ダイオードを接続する場合、そのプラス側のクランプ先を電源線Ｖ（ｎ−１）にすることが考えられる。そのプラス側のクランプ先を電源線Ｖ０又はＶ１にするときは、当然の事ながら「分圧抵抗用」又は「電源短絡防止用」の抵抗２８を接続することになる。
＊＊＊
ｅ）各実施例またはその各派生実施例において、「直列接続されたトランジスタ３、５が形成する双方向性スイッチング手段」の代わりに特開２００５−１９８２２６号・図１の実施例中で用いている「トランジスタ３〜６とダイオード９〜１２が形成する双方向性スイッチング手段」を使うことができる。この場合、本発明・図１中または図２中の接続端子ｃｔ３をその先発明・図１中のトランジスタ３、４の両ゲート端子に接続し、本発明・図１中または図２中の接続端子ｃｔ４をその先発明・図１中のトランジスタ５、６の両ゲート端子に接続する。
＊＊＊
ｆ）図１の実施例中のＤ型フリップ・フロップ２７は両・電源線Ｖ０・Ｖ（−１）間に接続されているが、図２の実施例の様に両・電源線Ｖ１・Ｖ０間に接続する場合も有る。
一方、図２の実施例中のＤ型フリップ・フロップ２７は両・電源線Ｖ１・Ｖ０間に接続されているが、電源線Ｖ（−１）を追加して図１の実施例の様に両・電源線Ｖ０・Ｖ（−１）間に接続する場合も有る。
【００２８】
ｇ）各実施例またはその各派生実施例において、各電源電位の高低を正反対にして、各可制御スイッチング手段を「それと相補関係に有る可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ）」で１つずつ置き換え、方向性の有る各構成要素（例：ダイオード）の向きを逆にした「元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例」もまた可能である。但し、その場合、その多値論理機能が元と同じ場合も有るし、違う場合も有る。
【非特許文献６】『電気学会  電気専門用語集  Ｎｏ．９  パワーエレクトロニクス』、著者：「電気学会  電気用語標準特別委員会」・「電気学会  半導体電力変換装置用語小委員会」、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日改正版第１刷発行。参考：用語「可制御スイッチ、可制御デバイス」など。  ＊＊＊ｈ）前記２値ハザード消去手段の接続が前記多値論理回路の直ぐ後ろでなくても良い場合、つまり、両者の間に別の２値回路が接続されていても構わない場合は、そうなることも有る。＊＊＊ｉ）他の多値ハザード消去回路として「従来の他の多値論理回路」、「広義（＝広い意味）のデコーダー（＝多値・２値コード変換回路）」及び「２値ハザード消去回路」の組合せが考えられる。但し、その多値・２値コード変換回路において前述（段落番号０００４）と同様な『多値ハザード発生回数の増幅・増加作用』が働く場合、本発明の様に容易には行かないかもしれない。
【産業上の利用可能性】
【００２９】
イ）本発明者は、プログラム・ソフトウエアやＣＰＵ等を使わない新概念のコンピューターとして、自分の先願発明「特開２００７−０３５２３３号」において入出力パターン記憶型｛または関数（＝ファンクション）記憶型または処理結果記憶型｝１０進法コンピューター等を開示しているが、これに活用することができる。
入出力パターン・ソフトウエア（又は、ファンクション・ソフトウエア、又は、リザルト・ソフトウエア）と多値論理回路などを使い、プログラミングに相当するのがパターニング（又は、ファンクショニング、又は、リザルティング）である。
＊＊＊
ロ）本発明者は自分の先願発明「特開２００６−１９０２３９号」において「不正侵入操作阻止機能を持つ情報処理手段」を開示しているが、これにも活用することができる。
この先願技術では、割り切って「不正侵入されても不正操作されなければ、それで良し」という考え方に基づいている。例えば２値表現と明確に区別できる３値表現で表現された命令（インストラクション）、プログラム、コマンドを使い、２値表現で表現された「外部データ又は外部情報」を取り入れる時に「２値表現で表現されたものしか通過させないフィルター手段」を介して取り入れる。
従って、不正侵入した不正プログラム等は実行対象ではない為、全く実行されず、その情報処理手段は不正操作されることは無い。その不正プログラム等はその情報処理手段にとってただの無害、無価値なガラクタ「データ又は情報」になるだけである。
【図１】
2011229069.tif 000003
【図２】
2011229069.tif 000004