(57)【要約】 【課題】他の部品との接合不良の発生を抑制できる基板の製造方法、半導体装置の製造方法、基板、半導体素子、半導体装置を提供する。【解決手段】基材１１の一方の面上に一部が基材１１に固定された電極パッド１２を形成する第一工程と、電極パッド１２の他の一部１２Ｂと基材１１の一方の面との間に空隙を形成するとともに、電極パッド１２の他の一部１２Ｂ上に電極１３を形成して、前記電極パッドの他の一部１２Ｂと電極１３とで構成され、基材１１の前記一方の面に対して離間および接近可能な端子１４を形成する第二工程とを含む基板の製造方法【選択図】図１
2011054633.tif 000002
【特許請求の範囲】
【請求項１】
基材の一面上に一部が前記基材に固定された電極パッドを形成する第一工程と、
前記電極パッドの他の一部に電極を設けるとともに、前記電極パッドの他の一部と前記基材の一面との間に空隙を形成し、前記電極パッドの他の一部と前記電極とで構成される端子を形成する第二工程とを含む基板の製造方法。
【請求項２】
請求項１に記載の基板の製造方法において、
前記第一工程では、
前記電極パッドの前記他の一部が前記基材に当接するように前記電極パッドを形成し、
前記第二工程では、
前記電極パッドの他の一部を、前記基材から引きはがすことで、前記電極パッドの他の一部と、前記基材とを離間させ、前記空隙を形成する基板の製造方法。
【請求項３】
請求項１に記載の基板の製造方法において、
前記第一工程の前段で前記基材の一面上に絶縁層を形成し、
前記第一工程では、
前記電極パッドの他の一部を、前記絶縁層上に配置するとともに、前記電極パッドの一部を前記基材に固定し、
前記第二工程では、
前記絶縁層を除去して、前記電極パッドの他の一部と、前記基材との間に空隙を形成した後、前記電極を形成する基板の製造方法。
【請求項４】
請求項１に記載の基板の製造方法において、
前記第一工程の前段で前記基材の一面上に絶縁層を形成し、
前記第一工程では、
前記電極パッドの前記他の一部を前記絶縁層上に配置するとともに、前記電極パッドの一部を前記基材に固定し、
前記第二工程では、
前記電極を形成した後、前記絶縁層を除去して、前記電極パッドの他の一部と、前記基材との間に空隙を形成する基板の製造方法。
【請求項５】
請求項２に記載の基板の製造方法において、
第一工程の前段で、
前記基板の一面のうち、前記電極パッドの前記他の一部の下方となる領域を祖化せずに、前記電極パッドの前記一部の下方となる領域を粗化させた後、前記基板の一面上に金属膜を圧着する工程を実施し、
前記第一工程では、前記金属膜を選択的に除去して、前記電極パッドを形成し、
前記第二工程では、前記電極パッドの他の一部を、前記基材から引きはがすことで、前記電極パッドの他の一部と、前記基材とを離間させ、前記空隙を形成する前記電極パッドを形成する基板の製造方法。
【請求項６】
第一の基板と、この第一の基板が実装される第二の基板とを備える半導体装置の製造方法であって、
請求項１乃至５のいずれかに記載の基板の製造方法により前記第一の基板を製造する工程と、
前記第一の基板の前記基材の他面上に半導体チップを搭載して、半導体素子を構成する工程と、
前記半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する工程とを備える半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
第一の基板を製造する前記工程において複数の前記第一の基板を製造し、
半導体素子を構成する工程において、前記複数の第一の基板の前記基材の他面上にそれぞれ半導体チップを搭載し、複数の半導体素子を形成し、
半導体素子の前記第一の基板の前記電極と、前記第二の基板の端子とを接合する前記工程では、
複数の半導体素子を前記第二の基板上に載せた後、前記複数の半導体素子および第二の基板を挟圧せずに、加熱して、各半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する半導体装置の製造方法。
【請求項８】
基材と、
一部が前記基材の一面に固定された電極パッドと、
この電極パッドの他の一部上に設けられた電極とを備え、
前記電極パッドの他の一部および前記電極は、前記基材から離間し、
前記電極パッドの他の一部および電極パッドの他の一部上の前記電極で構成される端子が前記基材に対して離間および接近可能な基板。
【請求項９】
請求項８に記載の基板において、
前記基材の前記一面において、前記電極パッドの一部が固定された領域の表面粗さが、
前記電極パッドの他の一部と対向する他の領域の表面粗さよりも粗い基板。
【請求項１０】
請求項８または９に記載の基板において、
前記電極は、鉛フリーの半田ボールである基板。
【請求項１１】
基板と、基板上に実装された半導体チップを備える半導体素子であって、
前記基板は、請求項８乃至１０のいずれかに記載の基板であり、
前記半導体チップは、前記基板の前記基材の他面に実装されている半導体素子。
【請求項１２】
半導体素子と、この半導体素子が実装される第二の基板とを備える半導体装置であって、
前記半導体素子は、請求項１１に記載の半導体素子であり、
前記半導体素子の前記基板の前記電極と、前記第二の基板に形成された端子とが接合されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の製造方法、半導体装置の製造方法、基板、半導体素子、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体素子を基板に対し、フリップチップ接続することが行われている。
たとえば、特許文献１には、図９に示すように、端子パッド９１Ａを有する基板９１と、接続パッド９４が設けられた半導体チップ９２とを備える半導体装置が開示されている。
この半導体装置は、基板９１の端子パッド９１Ａとの接合面が、半導体チップ９２の接続パッド９４との接合面よりも小さく形成されてなる突起電極９３を有している。
特許文献１では、突起電極９３の端子パッド９１Ａとの接合面での塑性変形が、接続パッド９４との接合面での塑性変形よりも大きくなるようにすることで、良好なフリップチップ接続が実現できるとされている。
また、特許文献２には、図１０（Ａ）、（Ｂ）に示すように、基板８２と半導体チップ８１とがフリップチップ接続された半導体装置が開示されている。
この半導体装置では、半導体チップ８１のパッド上に金属細線８３の一端を固定し、他端を基板８２に実装している。
半導体チップ８１と基板８２の熱膨張の差により発生した応力を、金属細線８３のしなりを利用して吸収できるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１３９４０４号公報
【特許文献２】特開平９−２６０４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された半導体装置や、特許文献２に記載された半導体装置では、突起電極９３や金属細線８３の塑性変形を利用して半導体チップ９２，８１と、基板９１，８２との接続不良を解消している。
しかしながら、このような方法では、基板の反りが大きい場合には、接続不良が解消することが難しい。
たとえば、特許文献１において、基板９１が半導体チップ９２から離間するように、基板９１が大きく反った場合、突起電極９３が接続パッド９４や端子パッド９１Ａから離れてしまい接続不良が生じると考えられる。
特許文献２においても、基板８２が、半導体チップ８１から離間するように、大きく反ってしまった場合、金属細線８３が、基板８２や半導体チップ８１から離れてしまい、接続不良が生じると考えられる。
【課題を解決するための手段】
【０００５】
本発明によれば、基材の一方の面上に一部が前記基材に固定された電極パッドを形成する第一工程と、前記電極パッドの他の一部上に電極を形成するとともに、前記電極パッドの他の一部と前記基材の一方の面との間に空隙を形成し、前記電極パッドの他の一部と前記電極とで構成される端子を形成する第二工程とを含む基板の製造方法が提供される。
【０００６】
この方法によれば、電極パッドの他の一部上に電極を形成するとともに、前記電極パッドの他の一部と前記基材の一面との間に空隙を形成している。これにより、基材に対して、端子と離間あるいは接近するように動くことができる。そのため、たとえば、基板と、他の部品とを接合する際に、基板を構成する基材や、他の部品に反りが生じ、基板と他の部品との距離が離れたり、接近したりしても、端子が基材に対して動くことで、他の部品との接合不良を防止することができる。
【０００７】
また、本発明によれば、このような基板の製造方法を含む半導体装置の製造方法も提供できる。
すなわち、本発明によれば、第一の基板と、この第一の基板が実装される第二の基板とを備える半導体装置の製造方法であって、上述した基板の製造方法により前記第一の基板を製造する工程と、前記第一の基板の前記基材の他面上に半導体チップを搭載して、半導体素子を構成する工程と、前記半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する工程とを備える半導体装置の製造方法も提供できる。
さらには、本発明によれば基材と、一部が前記基材の一面に固定された電極パッドと、この電極パッドの他の一部上に設けられた電極とを備え、前記電極パッドの他の一部および前記電極は、前記基材から離間し、前記電極パッドの他の一部および電極パッドの他の一部上の前記電極で構成される端子が前記基材に対して離間および接近可能な基板も提供できる。
さらに、このような基板を備えた半導体素子や、この半導体素子を備えた半導体装置も提供できる。
すなわち、基板と、基板上に実装された半導体チップを備える半導体素子であって、前記基板は、上述した基板であり、前記半導体チップは、前記基板の前記基材の他面に実装されている半導体素子が提供できる。
さらに、半導体素子と、この半導体素子が実装される第二の基板とを備える半導体装置であって、前記半導体素子は、前述した半導体素子であり、前記半導体素子の前記第基板の前記電極と、前記第二の基板に形成された端子とが接合されている半導体装置も提供できる。
【発明の効果】
【０００８】
本発明によれば、他の部品との接合不良の発生を抑制できる基板の製造方法、半導体装置の製造方法、基板、半導体素子、半導体装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の第一実施形態にかかる基板を示す図である。
【図２】基材および電極パッドを示す平面図である。
【図３】基板の製造工程を示す図である。
【図４】基板の製造工程を示す図である。
【図５】実装基板に半導体素子を実装した状態を示す図である。
【図６】第二実施形態の基板の製造工程を示す図である。
【図７】第二実施形態の基板の製造工程を示す図である。
【図８】第三実施形態の基板の製造工程を示す図である。
【図９】背景技術にかかる半導体装置を示す図である。
【図１０】背景技術にかかる半導体装置を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
はじめに、図１を参照して、本発明の基板について説明する。
この基板１は、内部に多層配線が形成された基材１１と、一部１２Ａが基材１１に固定された電極パッド１２と、この電極パッド１２の他の一部１２Ｂ上に設けられた電極１３とを備える。
電極パッド１２の他の一部１２Ｂおよび電極パッド１２上の電極１３と、基材１１の一方の面（一面）との間には隙間が形成されている。すなわち、電極パッド１２の他の一部１２Ｂおよび電極パッド１２上の電極１３で構成される端子１４が基材１１に対して離間および接近する方向に可動に設けられている。
なお、この基板１は、いわゆるインターポーザ基板（配線基板）である。
【００１１】
次に、基板１について詳細に説明する。
基材１１は、図示しないが、絶縁樹脂層と、回路層（導電層）とが交互に積層されたものである。
【００１２】
基材１１の表面（端子１４が設けられている側の一方の面）には、ソルダーレジスト膜Ｓが形成されており、ソルダーレジスト膜Ｓの開口から、端子１４が露出している。
このソルダーレジスト膜Ｓは、たとえば、ポリイミド樹脂、エポキシ樹脂を主成分として含むものである。
電極パッド１２は、金属製（たとえば、銅）のパッドであり、図２にも示すように、基材１１表面に固定された固定部１２Ａと、固定部１２Ａの一端に設けられ、固定部１２Ａよりも幅広のパッド部１２Ｂとを備える。
なお、図２は、電極パッド１２が配置された基材１１の平面図である。
パッド部１２Ｂは、たとえば、平面円形形状である。図１に示すように、このパッド部１２Ｂは、基材１１表面に接しておらず、基材１１表面に対して離間している。パッド部１２Ｂは基材１１に対して、離間および接近可能である。
このパッド部１２Ｂ上に電極１３が設けられる。
【００１３】
電極１３は、球状の半田バンプであり、たとえば、鉛フリー半田（たとえば、Ｓｎ−Ａｇ−Ｃｕはんだ）で構成される。
電極１３は、基材１１表面に接しておらず、基材１１表面に対して離間している。電極１３は基材１１に対して、離間および接近可能である。
【００１４】
このような電極１３と、パッド部１２Ｂとで他の部品に対して接続される端子１４が構成される。端子１４は、基材１１に対して、離間および接近可能である。
なお、電極１３および電極パッド１２は、それぞれ複数、基材１１上に設けられている。たとえば、図２に示すように、基材１１の平面中心に、パッド部１２Ｂ側が位置するように、電極パッド１２が、基材１１の平面中心から外方に向かって放射状に配列されている。
また、基材１１表面のうち、電極パッド１２のパッド部１２Ｂに対向する領域は、他の領域（少なくとも、電極パッド１２の固定部１２Ａが固定される領域）よりも表面粗さが小さくなっている。
【００１５】
次に、このような基板１の製造方法について説明する。
はじめに基板１の製造方法の概要について説明する。
基板１の製造方法は、基材１１の一面（表面）上に一部１２Ａが基材１１に固定された電極パッド１２を形成する第一工程と、電極パッド１２の他の一部１２B上に電極１３を形成するとともに、電極パッドの他の一部１２Ｂおよび電極１３を基材１１から離間させることで、基材１１の前記一方の面に対して離間および接近する方向に可動する端子１４を形成する第二工程とを含む。
【００１６】
次に、図３〜図４を参照して基板１の製造方法について詳細に説明する。
図３（Ａ）に示すように、はじめに基材１１を用意する。図３（Ｂ）に示すように、この基材１１上にマスクＭ１を形成する。
このマスクＭ１は、電極パッド１２のパッド部１２Ｂに対向する部分を被覆し、他の領域を被覆しないものである。マスクＭ１としては、たとえば感光性ポリイミドフォトレジスト等の材料を使用できる。
次に、基材１１の表面を粗化する（図３（Ｃ））。粗化する方法としては、具体的には、酵素プラズマを使用する方法があげられる。
その後、図３（Ｄ）に示すように、マスクＭ１を除去する。マスクＭ１で覆われていた部分は、粗化されていない。
次に、図３（Ｅ）に示すように、基材１１上に、金属層１６を形成する。この金属層１６は、電極パッド１２となるものである。その後、金属層１６は、めっき法により形成してもよく、また、金属層１６となる金属箔を基材１１上にラミネートすることにより形成してもよい。
その後、図３（Ｆ）に示すように、金属層１６上にマスクＭ２を形成し、金属層１６を選択的に除去する（図４（Ａ））。これにより、電極パッド１２が形成されることとなる。金属層１６をエッチングする方法としては、塩化第二鉄等のエッチャントを使用することができる。その後、マスクＭ２をエッチングにより、除去する（図４（Ｂ））。
次に、基材１１表面上にソルダーレジスト膜Ｓを形成する。ソルダーレジスト膜Ｓは印刷により形成するため、電極パッド１２のパッド部１２Ｂ上にはマスクを形成し、パッド部１２Ｂがソルダーレジスト膜Ｓにより被覆されないようにする（図４（Ｃ））。パッド部１２Ｂ上にソルダーレジスト膜Ｓの開口が形成されるようにする。
その後、ソルダーレジスト膜Ｓの開口部分に電極１３となる半田を塗布し、リフローする。これにより、電極１３が形成されることとなる（図４（Ｄ））。
次に、電極１３およびパッド部１２Ｂで構成される端子１４をソケットピンＰで挟み、基材１１から端子１４を引きはがして、基材１１と端子１４とを離間させる（図４（Ｅ））。
これにより、基板１が完成する。
【００１７】
以上のようにして製造された基板１を用いて、半導体装置２を製造する（図５（Ａ）、（Ｂ）参照）。
まず、基板１の裏面（端子１４が形成された側と反対側の面（他面））上に半導体チップ２１を搭載し、半導体素子２２を形成する。
次に、半導体素子２２を、実装基板（第二の基板）２３上に実装する。
実装基板２３には、半導体素子２２の端子１４に接続される端子（半田ペースト）２３１が形成されている。この端子２３１と半導体素子２２の端子１４とを接触させ、半導体装置２を加熱することで、端子１４，２３１同士を接合する。このとき、実装基板２３および半導体素子２２を挟圧せず、加熱のみで実装基板２３と半導体素子２２とを接合する。
ここで、実装基板２３と半導体素子２２とを接合する際に、実装基板２３および半導体素子２２は、電極１３、端子２３１の溶融温度以上に加熱されることとなる。これにより、端子２３１と電極１３とが溶け合い接合させることとなる。このとき、図５（Ａ）、（Ｂ）に示すように、実装基板２３や、半導体素子２２に反りが生じることがある。本実施形態では、端子１４が半導体素子２２の基材１１に対して駆動可能であるため、実装基板２３や半導体素子２２に反りが生じても、端子１４と、端子２３１とが接触した状態を維持することができる。
以上のようにして、半導体装置２が製造される。
【００１８】
次に、本実施形態の作用効果ついて説明する。
基材１１には、基材１１に対して離間および接近可能な端子１４が設けられる。そのため、たとえば、基板１と、他の部品（実装基板２３）とを接合する際に、基板１を構成する基材１１や、実装基板２３に反りが生じ、基板１と実装基板２３との距離が離れたり、接近したりしても、端子１４が基材１１に対して動くことで、他の部品との接合不良を防止することができる。
このようにして製造方法で製造された基板１は、端子１４を基材１１に対して可動させることで、実装基板２３との接合不良を解消するものであるため、基板１を備えた半導体素子２２と実装基板２３とを挟圧させて接合しなくてもよい。
【００１９】
また、本実施形態では、基材１１に対し、端子１４を放射状に配置している。これにより、端子１４と実装基板２３とをより確実に接合させることができる。
【００２０】
さらに、本実施形態では、基板１を製造する際、基材１１の電極パッド１２のパッド部１２Ｂに対向する部分を粗化せず、他の領域を粗化している。電極パッド１２のパッド部１２Ｂと基材１１との密着性を低くし、パッド部１２Ｂが基材１１から離間しやすいものとすることができる。また、基材１１の他の領域を粗化することで、電極パッド１２の固定部１２Ａと基材１１との密着性を高め、電極パッド１２を基材１１に確実に固定することができる。
【００２１】
（第二実施形態）
図６，７を参照して、本実施形態について説明する。
本実施形態は、基板１の製造方法が前記実施形態とは異なっている。
図６（Ａ）に示すように、基材１１を用意する。
次に、図６（Ｂ）に示すように、基材１１上に絶縁層としての樹脂層３１を形成する。この樹脂層３１は、基材１１表面のうち、電極パッド１２のパッド部１２Ｂが対向する部分に設ける。樹脂層３１は、ウェットエッチングにより除去できるものであり、たとえば、ＰＶＡ（ポリビニルアルコール）樹脂、アクリル樹脂、ポリスチレン樹脂等の絶縁性の樹脂で構成される。また、樹脂層３１の厚みは、たとえば５０μｍ程度とする。
その後、前記実施形態と同様、基材１１の表面を粗化する（図６（Ｃ））。さらに、基材１１および樹脂層３１上に金属層１６を形成する（図６（Ｄ））。その後、図６（Ｅ）に示すように、前記実施形態と同様にマスクＭ２を形成して、金属層１６を選択的に除去し、電極パッド１２を形成する（図６（Ｆ））。
次に、マスクＭ２を除去し（図６（Ｇ））、さらに、樹脂層３１を除去する（図７（Ａ））。樹脂層３１を除去する際には、エッチャントとして、温水、アセトン、リモネンを含んだ溶液等があげられる。
ここで、本実施形態では、樹脂層３１を設けていたため、電極パッド１２のパッド部１２Ｂは、固定部１２Ａから基材１１表面と反対側に延びる延出部１２１と、この延出部１２１先端に設けられ、基材１１表面と略平行に延びる本体部１２２で構成されることとなる。樹脂層３１を除去したことにより、本体部１２２と、基材１１との間には隙間が形成される。
その後、図７（Ｂ）に示すように、前記実施形態と同様の方法でソルダーレジスト膜Ｓを設ける。パッド部１２Ｂ上にマスクを形成し、パッド部１２Ｂ上が開口したソルダーレジスト膜Ｓを設ける。
次に、パッド部１２Ｂ上に前記実施形態と同様に電極１３を形成する。リフローを行うことで、電極１３が基材１１表面に当接する場合がある（図７（Ｃ）、（Ｄ））。
次に、電極１３およびパッド部１２Ｂで構成される端子１４をソケットピンＰで挟み、基材１１と端子１４とを確実に離間させる（図７（Ｅ））。
このような基板１は、前記実施形態と同様に半導体素子に組み込まれ、さらには、半導体装置に組み込まれて使用される。
以上のような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、樹脂層３１を基材１１上に設けているため、電極パッド１２のパッド部１２Ｂが基材１１に接触してしまうことを防止できる。これにより、パッド部１２Ｂを確実に基材１１から離間させることができる。
【００２２】
（第三実施形態）
図８を参照して、本実施形態について説明する。
本実施形態は、基板１の製造方法が前記各実施形態とは異なっている。
電極パッド１２を形成する工程までは、前記実施形態と同じである（図６（Ａ）〜（Ｇ）参照）。
電極パッド１２を形成した後、樹脂層３１を除去せずに、第二実施形態と同様の方法で、ソルダーレジスト膜Ｓを形成する（図８（Ａ））。
その後、ソルダーレジスト膜Ｓの開口から露出した電極パッド１２のパッド部１２Ｂ上に電極１３を形成する（図８（Ｂ）、図８（Ｃ））。電極１３の形成方法は前記実施形態と同様である。
次に、樹脂層３１を除去する。このとき、樹脂層３１は除去し、ソルダーレジスト膜Ｓは除去しない。エッチャントとしては、前記実施形態と同様、温水、アセトン、リモネンを含んだ溶液等を使用することができる。
ソルダーレジスト膜Ｓや、樹脂層３１の材料は前記実施形態と同様である。樹脂層３１は、前記エッチャントに対する選択比がソルダーレジスト膜Ｓとは異なっており、樹脂層３１のみを除去し、ソルダーレジスト膜Ｓをエッチングせずに残すことができる。
樹脂層３１を除去することで、端子１４と、基材１１との間に隙間が形成されることとなる（図８（Ｄ））。
【００２３】
このような基板１は、前記実施形態と同様に半導体素子に組み込まれ、さらに、前記実施形態と同様に半導体装置に組み込まれて使用される。
【００２４】
以上のような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、電極パッド１２のパッド部１２Ｂ上に電極１３を形成した後、樹脂層３１を除去している。これにより、端子１４と基材１１との間には大きな隙間が形成されることとなるので、端子１４を基材１１から離間させる作業が不要となる。
これにより、基板１の製造工程を簡略化させることができる。
【００２５】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、第一実施形態では、基材１１の表面を粗化させる際に、マスクＭ１を形成したが、マスクＭ１を形成しなくてもよい。基材１１と電極パッド１２のパッド部１２Ｂとの密着性を低下させるために、パッド部１２Ｂの下方にＡｕ膜等の膜を設けてもよい。
さらに、前記実施形態では、半導体チップが実装される基板１を端子１４を有するものであるとしたが、これに限らず、たとえば、実装基板の端子を端子１４とすることも可能である。
また、前記各実施形態では、実装基板２３上に一つの半導体素子２２を実装していたが、複数の半導体素子２２を用意し、実装基板２３上に複数の半導体素子２２を配置し、実装基板２３の端子２３１と、複数の半導体素子２２の端子１４とを接合してもよい。この際、実装基板２３および半導体素子２２を挟圧せずに、加熱して、実装基板２３の端子２３１と、複数の半導体素子２２の端子１４とを接合することが好ましい。
【符号の説明】
【００２６】
１    基板
２    半導体装置
１１    基材
１２Ｂ    パッド部
１２Ａ    固定部
１２    電極パッド
１３    電極
１４    端子
１６    金属層
２１    半導体チップ
２２    半導体素子
２３    実装基板
３１    樹脂層
１２１    延出部
１２２    本体部
２３１    端子
Ｍ１    マスク
Ｍ２    マスク
Ｐ    ソケットピン
Ｓ    ソルダーレジスト膜
【図１】
2011054633.tif 000003
【図２】
2011054633.tif 000004
【図３】
2011054633.tif 000005
【図４】
2011054633.tif 000006
【図５】
2011054633.tif 000007
【図６】
2011054633.tif 000008
【図７】
2011054633.tif 000009
【図８】
2011054633.tif 000010
【図９】
2011054633.tif 000011
【図１０】
2011054633.tif 000012