(57)【要約】【課題】本発明は、ＲＯＭからＲＡＭへのプログラムの転送の完了を待つことなく、より短時間でプログラムを起動することを可能とする。【解決手段】本発明の情報処理装置は、プログラムを処理するＣＰＵ１２０を有する情報処理装置において、プログラムを格納するＲＯＭ１３０と、ＲＯＭ１３０より読み取り速度の速いＲＡＭ１４０と、ＲＯＭ１３０に格納されたプログラムをＲＡＭ１４０に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力するデータ転送部１５７と、ＣＰＵ１２０によるプログラムの読み取り要求を、ＲＯＭ１３０、或いはＲＡＭ１４０のいずれかへの読み取り要求に切り替えるメモリ管理部１５４とを備え、メモリ管理部１５４は、進捗情報に基づき、転送が完了したデータの読み取り先はＲＡＭ１４０に、転送が完了していないデータの読み取り先はＲＯＭ１３０に切り替えることを特徴とする。【選択図】  図３
2011224919.tif 000002
【特許請求の範囲】
【請求項１】
プログラムを処理する処理部を有する情報処理装置において、
前記プログラムを格納する第１の記憶部と、
前記第１の記憶部より読み取り速度の速い第２の記憶部と、
前記第１の記憶部に格納された前記プログラムを前記第２の記憶部に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力する転送部と、
前記処理部による前記プログラムの読み取り要求を、第１の記憶部、或いは第２の記憶部のいずれかへの読み取り要求に切り替える切り替え部と、を備え、
前記切り替え部は、前記進捗情報に基づき、転送が完了したデータの読み取り先は第２の記憶部に、転送が完了していないデータの読み取り先は第１の記憶部に切り替えること
を特徴とする情報処理装置。
【請求項２】
前記進捗情報とは、転送ポインタであり、前記転送部は、データ転送が所定単位だけ終わる度に当該転送ポインタをインクリメントすること
を特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記第１の記憶部へ電源を供給するか否かを制御する電源制御部を備え、
前記転送部は前記プログラムの転送が全て終わったときに、完了情報を出力し、
前記電源制御部は完了情報を基に、全てのプログラムの転送が完了している場合は前記第１の記憶部への電源の供給を停止すること
を特徴とする請求項１記載の情報処理装置。
【請求項４】
前記完了情報とは、電源遮断フラグであり、前記プログラムの転送が全て終わったときに、当該電源遮断フラグがオンされること
を特徴とする請求項３に記載の情報処理装置。
【請求項５】
プログラムを処理する処理部を有する画像処理装置において、
前記プログラムを格納する第１の記憶部と、
前記第１の記憶部より読み取り速度の速い第２の記憶部と、
前記第１の記憶部に格納された前記プログラムを前記第２の記憶部に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力する転送部と、
前記処理部による前記プログラムの読み取り要求を、第１の記憶部、或いは第２の記憶部のいずれかへの読み取り要求に切り替える切り替え部と、を備え、
前記切り替え部は、前記進捗情報に基づき、転送が完了したデータの読み取り先は第２の記憶部に、転送が完了していないデータの読み取り先は第１の記憶部に切り替えること
を特徴とする画像処理装置。
【請求項６】
前記第１の記憶部へ電源を供給するか否かを制御する電源制御部を備え、
前記転送部は前記プログラムの転送が全て終わったときに、完了情報を出力し、
前記電源制御部は完了情報を基に、全てのプログラムの転送が完了している場合は前記第１の記憶部への電源の供給を停止すること
を特徴とする請求項５記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラムを実行する処理部を有する情報処理装置及び画像処理装置に関するものである。
【背景技術】
【０００２】
従来、情報処理装置や画像処理装置では、プログラムをＲＯＭ（Read Only Memory）に格納し、起動時に当該プログラムをＲＡＭ（Random Access Memory）に転送して、ＲＡＭ上のプログラムを実行していた。
【０００３】
ここで、特許文献１では、電源が投入された後、ＣＰＵ（Central Processing Unit）によるハードウェアの初期化と並行して、ＤＭＡＣがフラッシュＲＯＭの制御プログラムをＳＤＲＡＭへＤＭＡ転送し、制御プログラムの転送の完了が検出されたときに、ＣＰＵが制御プログラムによる制御処理を開始する携帯型情報端末が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９９０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記構成の装置では、プログラムをＲＡＭに転送し終えた後、プログラムの実行が開始されるため、起動までの時間がかかるという問題があった。
【０００６】
そこで、本発明は上述の技術的な課題に鑑み、起動時にＲＯＭからＲＡＭへプログラムが順次転送されるのに並行して、ＣＰＵがプログラムをリードする際、そのデータがＲＡＭに転送済みであればＲＡＭから高速にリードし、転送済みでなければＲＯＭからリードするように切り替えることで、ＲＯＭからＲＡＭへのプログラムの転送の完了を待つことなく、より短時間でプログラムを起動することができる情報処理装置及び画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述技術的な課題を解決するため、本発明の第１の態様による情報処理装置は、プログラムを処理する処理部を有する情報処理装置において、前記プログラムを格納する第１の記憶部と、前記第１の記憶部より読み取り速度の速い第２の記憶部と、前記第１の記憶部に格納された前記プログラムを前記第２の記憶部に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力する転送部と、前記処理部による前記プログラムの読み取り要求を、第１の記憶部、或いは第２の記憶部のいずれかへの読み取り要求に切り替える切り替え部とを備え、前記切り替え部は、前記進捗情報に基づき、転送が完了したデータの読み取り先は第２の記憶部に、転送が完了していないデータの読み取り先は第１の記憶部に切り替えることを特徴とする。
【０００８】
本発明の第２の態様による画像処理装置は、プログラムを処理する処理部を有する情報処理装置において、前記プログラムを格納する第１の記憶部と、前記第１の記憶部より読み取り速度の速い第２の記憶部と、前記第１の記憶部に格納された前記プログラムを前記第２の記憶部に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力する転送部と、前記処理部による前記プログラムの読み取り要求を、第１の記憶部、或いは第２の記憶部のいずれかへの読み取り要求に切り替える切り替え部とを備え、前記切り替え部は、前記進捗情報に基づき、転送が完了したデータの読み取り先は第２の記憶部に、転送が完了していないデータの読み取り先は第１の記憶部に切り替えることを特徴とする。
【発明の効果】
【０００９】
本発明に係る情報処理装置及び画像処理装置によれば、起動時にＲＯＭからＲＡＭへプログラムが順次転送されるのに並行して、ＣＰＵがプログラムをリードする際、そのデータがＲＡＭに転送済みであればＲＡＭから高速にリードし、転送済みでなければＲＯＭからリードするように切り替えることで、ＲＯＭからＲＡＭへのプログラムの転送の完了を待つことなく、より短時間でプログラムを起動することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る情報処理装置を適用した画像処理装置としてのプリンタの断面図である。
【図２】プリンタ内部のシステムアドレスマッピングを示す図である。
【図３】本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタの機能ブロック図である。
【図４】起動直後（ｐｔｒ＝０）のマッピングテーブルを示す図である。
【図５】転送途中（ｐｔｒ＝１０）のマッピングテーブルを示す図である。
【図６】本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタが起動された直後の動作概略を詳細に説明するフローチャートである。
【図７】本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタのＣＰＵがメモリアクセスする際の動作を詳細に説明するフローチャートである。
【図８】本発明の第１の実施形態の情報処理装置を採用した場合の効果を、従来例と比較して詳細に説明するタイムチャートである。
【図９】本発明の第２の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタの機能ブロック図である。
【図１０】本発明の第２の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタが起動された直後の動作概略を詳細に説明するフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の情報処理装置及び画像処理装置に係る好適な実施形態について図面を参照しながら説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において、適宜変更可能である。
【００１２】
図１には、本発明の第１の実施形態に係る情報処理装置を適用した画像処理装置としてのプリンタ１００の断面図を示し、その構成、作用を説明する。
【００１３】
この図１に示されるように、プリンタ１００内部には、印刷部１１０、媒体保持部１１１、搬送路１１２、送出部１１３、制御回路１６０が配設されている。そして、印刷部１１０は、イメージドラムユニット１１０ａ、転写ローラ１１０ｂ、定着器１１０ｃを備えている。イメージドラムユニット１１０ａは、内部にトナーを格納し、イメージドラム１１０ｄにトナーを供給しトナー像を形成するものである。定着器１１０ｃは、熱容量の大きい部材で形成された加熱ローラ１１０ｅと、加圧ローラ１１０ｆ、加熱ローラ１１０ｅを加熱するヒータ１１０ｇから構成されている。
【００１４】
このような構成において、媒体保持部１１１は、媒体を保持するカセットである。搬送路１１２は、印刷部１１０と連動し、媒体を媒体保持部１１１から印刷部１１０に搬送するためのモータ等からなる搬送路である。印刷部１１０は、制御回路１６０の制御により媒体への印刷を行う印刷エンジンである。
【００１５】
即ち、印刷部１１０において、イメージドラムユニット１１０ａは、イメージドラム１１０ｄにトナーを供給しトナー像を形成するものである。転写ローラ１１０ｂは、イメージドラム１１０ｄ上に形成されたトナー像を、媒体に転写させるものである。定着器１１０ｃは、媒体に転写されたトナー像を加熱ローラ１１０ｅで加熱し、加圧ローラ１１０ｆで加圧することにより、媒体に定着させるものである。
【００１６】
送出部１１３は、こうして印刷部１１０で印刷された媒体を搬送、保持し、ユーザが媒体を取得できる場所に位置するトレイである。
【００１７】
実際の印刷では、イメージドラム１１０ｄの表面を帯電させ、画像データに基づいてイメージドラム１１０ｄの表面を選択的に露光し、静電潜像を形成する。次いで、イメージドラム１１０ｄの表面に形成させた静電潜像に、イメージドラムユニット１１０ａ内のトナーを付着させ、トナー像を形成する。そして、イメージドラム１１０ｄの表面に形成されたトナー像を、転写ローラ１１０ｂにより、媒体上に転写する。次いで、媒体上に転写されたトナー像を、定着器１１０ｃにより、媒体上に定着させる。
【００１８】
図２には、プリンタ１００内部のシステムアドレスマッピングを示し説明する。この例では、３２Ｂｉｔアドレス（４ＧＢｙｔｅ）でマッピングされている。
【００１９】
この図２に示されるように、０ｘ００００００００〜０ｘ０ＦＦＦＦＦＦＦの２５６ＭＢｙｔｅは、図３で後述するメモリ管理部１５４が管理するメモリ領域である。一方、０ｘ１０００００００〜０ｘＦＦＦＦＦＦＦＦには、不図示のメモリ以外のデバイスが割り当てられているか、或いはいずれのデバイスも割り当てられていない領域である。
【００２０】
メモリ領域のうち、０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦの６４ＭＢｙｔｅはプログラムが格納されるプログラムメモリ領域である。プログラムメモリ領域は、更にブロック１〜ブロック６４に分割されている。各ブロックは１ＭＢｙｔｅである。一方、０ｘ０４００００００〜０ｘ０ＦＦＦＦＦＦＦの１９２ＭＢｙｔｅは、一時データや印刷データ等が格納されるワークメモリ領域である。
【００２１】
次に図３には、本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタの機能ブロック図を示し説明する。
【００２２】
この図３に示されるように、プリンタ１００は、ＵＳＢ（Universal Serial Bus）を介して図示しないパーソナルコンピュータ等の上位装置と接続され、当該上位装置の送信する印刷データを受信し、印刷を行うものである。プリンタ１００は、印刷部１１０、ＣＰＵ１２０、ＲＯＭ１３０、ＲＡＭ１４０、ＡＳＩＣ（Application Specific Integrated Circuit）１５０から構成される。ＣＰＵ１２０、ＲＯＭ１３０、ＲＡＭ１４０、ＡＳＩＣ１５０は、先に図１に示した制御基板１６０に実装されている。ここで、ＡＳＩＣ１５０とは、特定用途向けに開発された集積回路である。
【００２３】
このような構成において、全体の制御を司る処理部としてのＣＰＵ１２０は、３２ＢｉｔアドレスのＣＰＵである。また、リセットアドレスは０ｘ００００００００（１６進表記）であるものとする。
【００２４】
第１の記憶部としてのＲＯＭ１３０は、この例では、プログラムが格納されているＦｌａｓｈ−ＲＯＭである。ここでは、容量は６４ＭＢｙｔｅ、最大読み出し速度は６ＭＢｙｔｅ／ｓｅｃであるものとする。以下、動作説明の為、アドレスＡに対するデータを、ＲＯＭ（Ａ）と表記することとする。
【００２５】
第２の記憶部としてのＲＡＭ１４０は、この例では、メインメモリとしてのＳＤＲＡＭである。ここでは、容量は２５６ＭＢｙｔｅ、最大読み出し速度は１ＧＢｙｔｅ／ｓｅｃであるものとする。以下、動作説明の為、アドレスＡに対するデータを、ＲＡＭ（Ａ）と表記することとする。
【００２６】
ＡＳＩＣ１５０は、ＣＰＵ１２０、ＲＯＭ１３０、ＲＡＭ１４０と協調し、ＵＳＢを経由して受信した印刷データを基に印刷部１１０の制御を行う制御ＡＳＩＣである。ＡＳＩＣ１５０は、ＵＳＢブリッジ１５１、ＣＰＵブリッジ１５２、印刷制御部１５３、メモリ管理部１５４、ＲＯＭ制御部１５５、ＲＡＭ制御部１５６、データ転送部１５７を備えている。これらは、主に内部バス１５９にて相互接続されている。内部バス１５９は、システムアドレスで管理される内部バス、及びバスコントローラである。
【００２７】
ＡＳＩＣ１５０において、ＵＳＢブリッジ１５１は、ＵＳＢを内部バスに変換するブリッジ回路である。ＣＰＵブリッジ１５２は、ＣＰＵと内部バスを接続するブリッジ回路である。印刷制御部１５３は、印刷制御部１１０に印刷を指示する制御回路である。ＲＯＭ制御部１５５は、メモリ管理部１５４からのアクセスと、データ転送部１５７からのアクセスのいずれかを選択し、ＲＯＭ１３０にアクセスするＲＯＭ制御回路である。ＲＡＭ制御部１５６は、メモリ管理部１５４からのアクセスと、データ転送部１５７からのアクセスのいずれかを選択し、ＲＡＭ１４０にアクセスするＲＡＭ制御回路である。
【００２８】
転送部としてのデータ転送部１５７は、ＣＰＵ１２０を介さずにＲＯＭ１３０からＲＡＭ１４０へデータを転送するＤＭＡ（Direct Memory Access）コントローラであり、起動後、ＲＯＭ１３０のアドレス０ｘ０００００００から転送を開始し、０ｘ３ＦＦＦＦＦＦまでの６４ＭＢｙｔｅを、ＲＡＭ１４０の同アドレスに転送する（図４，５で後述）。
【００２９】
データ転送部１５７は、転送がどこまで終わっているかを示す進捗情報として、転送ポインタ（以下、ｐｔｒとする）を持つ。このｐｔｒは、起動直後は０であり、データ転送部１５７は、データ転送が１ＭＢｙｔｅ終わる度に、ｐｔｒをインクリメントする。最終的に転送が完了すると、ｐｔｒは６４となる。従って、ｐｔｒは、ＲＯＭ１３０からＲＡＭ１４０への転送が、ｐｔｒ×１ＭＢｙｔｅ完了していることを意味する。データ転送部１５７は、転送ポインタｐｔｒをメモリ管理部１５４に適宜出力する。
【００３０】
切り替え部としてのメモリ管理部１５４は、システムアドレスのうち、０ｘ００００００００〜０ｘ０ＦＦＦＦＦＦＦのアドレスで指定される２５６ＭＢｙｔｅに関するアクセスを管理し、ＲＯＭ制御部１５５、あるいはＲＡＭ制御部１５６にアクセスを行うメモリコントローラである。
【００３１】
また、メモリ管理部１５４は、その内部にマッピングテーブルを持つ。マッピングテーブルは、プログラムメモリ領域の各ブロックに対するアクセスを、ＲＯＭ１３０、或いはＲＡＭ１４０のどちらに切り替えるかを示すマッピングフラグを示すテーブルである。マッピングフラグの値が「０」のときＲＯＭ１３０、「１」のときＲＡＭ１４０が切り替え先メモリであることを意味する。
【００３２】
マッピングテーブルは、初期状態では図４に符号２０１で示すように、全てのマッピングフラグが０（＝ＲＯＭ）となっていて、データ転送部１５７から入力されるｐｔｒがインクリメントされる度に更新される。即ち、より具体的には、ｐｔｒの値以下のブロック番号を持つブロックに対してはマッピングフラグを「１」に、それ以外のブロックに対してはマッピングフラグを「０」に設定する。
【００３３】
メモリ管理部１５４は、内部バス１５９からアクセスを受けたとき、システムアドレスがプログラムメモリ領域（０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦ）に該当する場合、さらにそのブロック番号を抽出し、該当のブロックに対するマッピングフラグの値が「０」のときＲＯＭ制御部１５５にアクセスを行い、マッピングフラグの値が「１」のときＲＡＭ制御部１５６にアクセスを行う。一方、システムアドレスがワークメモリ領域（０ｘ０４００００００〜０ｘ０ＦＦＦＦＦＦＦ）に該当する場合、常に、ＲＡＭ制御部１５６にアクセスを行うようになっている。
【００３４】
以下、図６のフローチャートを参照して、本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタ１００が起動された直後の動作概略を詳細に説明する。ここでは、図４，５のマッピングテーブルを適宜参照する。
【００３５】
プリンタ１００の電源が投入され、起動する。このとき、メモリ管理部１５４のマッピングテーブルでは、図４に符号２０１で示すように、全てのテーブル値（マッピングフラグ）が０である。即ち、プログラムメモリ領域（０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦ）の全てのブロックが、ＲＯＭ１３０に割り当てられている。データ転送部１５７の転送ポインタｐｔｒは０である（ステップＳ０１）。
【００３６】
続いて、データ転送部１５７は、ＲＯＭ１３０の、アドレス：ｐｔｒ〜ｐｔｒ＋０ｘＦＦＦＦＦに格納されている１ＭＢｙｔｅのプログラムをＲＡＭ１４０の、アドレス：ｐｔｒ〜ｐｔｒ＋０ｘＦＦＦＦＦに転送する。データ転送部１５７は、１ＭＢｙｔｅの転送を完了したとき、ｐｔｒをカウントアップする（ステップＳ０２）。
【００３７】
次いで、メモリ管理部１５４は、ステップＳ０２にてｐｔｒがカウントアップされたため、マッピングテーブルを更新する。より具体的には、ブロック番号がｐｔｒの値以下のブロックのテーブル値を「１」とし、それ以外を「０」とする。例えば、ｐｔｒ＝１０に更新されたときのマッピングテーブルは図５に符号２０２のように、ブロック１〜１０のテーブル値（マッピングフラグ）が「１」、ブロック１１〜６４のテーブル値（マッピングフラグ）が「０」となっている（ステップＳ０３）。
【００３８】
以上を、ｐｔｒ＝６４まで繰り返し、ｐｔｒ＝６４まで繰り返した後、起動された直後の一連の処理を終了することになる。
【００３９】
次に、図７のフローチャートを参照して、本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタ１００のＣＰＵ１２０がメモリアクセスする際の動作を詳細に説明する。ここでは、図４，５のマッピングテーブルを適宜参照する。
【００４０】
まず初めに、プリンタ１００が起動された直後に、ＣＰＵ１２０がリセットアドレスである０ｘ００００００００のプログラムをリードした場合の動作を説明する。
【００４１】
ＣＰＵ１２０は、ＡＳＩＣ１５０へシステムアドレス０ｘ００００００００のメモリリードアクセスを発行する。すると、ＡＳＩＣ１５０内部のＣＰＵブリッジ１５２が、当該メモリリードアクセスを内部バス１５９へのアクセスに変換する（ステップＳ２１）。内部バス１５９は、このアドレスがメモリ領域であるか否かを判断する（ステップＳ２２）。ここでは、先に図２に示したように、システムアドレス０ｘ００００００００はメモリ領域である為（ステップＳ２２をＹｅｓに分岐）、メモリ管理部１５４がこのアクセスを受信する（ステップＳ２３）。
【００４２】
次に、メモリ管理部１５４は、このアドレスがプログラムメモリ領域（０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦ）か否か判断する（ステップＳ２４）。ここでは、先に図２に示したように、システムアドレス０ｘ００００００００はプログラムメモリ領域である為（ステップＳ２４をＹｅｓに分岐）、メモリ管理部１５４はマッピングテーブルを参照する（ステップＳ２５）。
【００４３】
そして、メモリ管理部１５４は、該当ブロックのテーブル値は０（＝ＲＯＭ）であるか否かを判断する（ステップＳ２６）。システムアドレス０ｘ００００００００はブロック０／オフセットアドレス０ｘ０００００へのアクセスである。このとき、マッピングテーブルは図４に示した通りである。従って、ブロック０に対するテーブル値（マッピングフラグ）は０（＝ＲＯＭ）であるのでステップＳ２６をＹｅｓに分岐し、メモリ管理部１５４は、システムアドレス０ｘ００００００００に対するアクセスを、ＲＯＭアドレス０ｘ０００００００へのアクセスと読み替え、ＲＯＭ制御部１５５に転送する。
【００４４】
ＲＯＭ制御部１５５は、ＲＯＭ１３０と通信し、ＲＯＭアドレス０ｘ０００００００に対するデータＲＯＭ（０ｘ０００００００）を得て、メモリ管理部１５４にこのデータを応答する。メモリ管理部１５４は、内部バス１５９を介してＣＰＵブリッジ１５２に応答する。ＣＰＵブリッジ１５２は、ＣＰＵ１２０の、アドレス０ｘ００００００００に対するデータとして、ＲＯＭ（０ｘ０００００００）を返答する（ステップＳ２７）。
【００４５】
続いて、ｐｔｒ＝１０のとき、ＣＰＵ１２０がシステムアドレス０ｘ００９８７６５４のプログラムをリードした場合の動作を説明する。
【００４６】
ＣＰＵ１２０は、ＡＳＩＣ１５０へシステムアドレス０ｘ００９８７６５４のメモリリードアクセスを発行する。ＡＳＩＣ１５０内部のＣＰＵブリッジ１５２が、内部バス１５９へのアクセスに変換する（ステップＳ２１）。
【００４７】
内部バス１５９は、このアドレスがメモリ領域か否かを判断する（ステップＳ２２）。ここでは、先に図２に示したように、システムアドレス０ｘ００９８７６５４はメモリ領域であるため（ステップＳ２２をＹｅｓに分岐）、メモリ管理部１５４がこのアクセスを受信する（ステップＳ２３）。
【００４８】
メモリ管理部１５４は、このアドレスがプログラムメモリ領域（０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦ）であるか否かを判断する（ステップＳ２４）。システムアドレス０ｘ００９８７６５４はプログラムメモリ領域であるため（ステップＳ２４をＹｅｓに分岐）、メモリ管理部１５４は、マッピングテーブルを参照する（ステップＳ２５）。
【００４９】
そして、メモリ管理部１５４は、該当ブロックのテーブル値は０（＝ＲＯＭ）であるか否かを判断する（ステップＳ２６）。システムアドレス０ｘ００９８７６５４はブロック１０／オフセットアドレス０ｘ８７６５４へのアクセスである。このとき、マッピングテーブルは図５に示される通りである。従って、ブロック１０に対する値は１（＝ＲＡＭ）であるので（ステップＳ２６をＮｏに分岐）、メモリ管理部１５４は、システムアドレス０ｘ００９８７６５４に対するアクセスを、ＲＡＭアドレス０ｘ０９８７６５４へのアクセスと読み替え、ＲＡＭ制御部１５６に転送する。
【００５０】
ＲＡＭ制御部１５６は、ＲＡＭ１４０と通信し、ＲＡＭアドレス０ｘ０９８７６５４に対するデータＲＡＭ（０ｘ０９８７６５４）を得て、メモリ管理部１５４にこのデータを応答する。メモリ管理部１５４は、内部バス１５９を介してＣＰＵブリッジ１５２に応答する。ＣＰＵブリッジ１５２は、ＣＰＵ１２０のシステムアドレス０ｘ００９８７６５４に対するデータとして、ＲＡＭ（０ｘ０９８７６５４）を返答する（ステップＳ２８）。
【００５１】
尚、ステップＳ２２において、内部バス１５９が、変換されたアドレスがメモリ領域でないと判断した場合（ステップＳ２２をＮｏに分岐）、非メモリデバイスが応答する（ステップＳ２９）。また、ステップＳ２４において、メモリ管理部１５４が、アドレスがプログラムメモリ領域でないと判断した場合には（ステップＳ２４をＮｏに分岐）、ステップＳ２８に移行し、ＲＡＭ１４０からのデータ取得を行う。
【００５２】
以上で一連の処理を終了する。
【００５３】
次に、図８のタイムチャートを参照して、本発明の第１の実施形態の情報処理装置を採用した場合の効果を、従来例と比較して詳細に説明する。
【００５４】
ここでは、ＲＯＭバンド幅を３２ＭＢｙｔｅ／ｓｅｃ、ＲＡＭバンド幅を３２０ＭＢｙｔｅ／ｓｅｃとする。また、プログラムは６４ＭＢｙｔｅの容量を持つものとする。さらに、プログラム動作のループ等を含めると、プリンタ１００を起動してから、初期化が完了するまでに必要なプログラムアクセス量は６４０ＭＢｙｔｅであるものとする。
【００５５】
符号２０３Ａで示したのは、プログラムをＲＯＭ１３０上で実行する場合のタイムチャートである。プログラム実行は全てＲＯＭアクセスであり、速度は３２ＭＢｙｔｅ／ｓｅｃであるから、６４０／３２＝２０（ｓｅｃ）が、起動に要する時間となる。
【００５６】
符号２０３Ｂで示したのは、プログラムをＲＯＭ１３０からＲＡＭ１４０に転送し終えた後、ＲＡＭ１４０上でプログラムを実行する場合のタイムチャートである。プログラムをＲＯＭ１３０からＲＡＭ１４０へ転送するにあたり、速度はＲＯＭバンド幅による制約のため３２ＭＢｙｔｅ／ｓｅｃとなるから、転送に６４／３２＝２（ｓｅｃ）かかる。その後、プログラム実行は全てＲＡＭアクセスであり、速度は３２０ＭＢｙｔｅ／ｓｅｃであるから、起動までに６４０／３２０＝２（ｓｅｃ）かかる。転送にかかる時間とプログラム実行の時間を合計して４（ｓｅｃ）が起動にかかる時間となる。
【００５７】
これに対して、符号２０３Ｃで示したのは、第１の実施形態の情報処理装置を用いてプログラムをＲＯＭ１３０からＲＡＭ１４０に転送するのと同時に、ＲＯＭ１３０或いはＲＡＭ１４０上でプログラムを実行する場合のタイムチャートである。プログラムをＲＯＭ１３０からＲＡＭ１４０へ転送するにあたりプログラム動作と並行して動作する。ここでは、ＲＯＭバンド幅のうち８０％を占有したとして、２５．６ＭＢｙｔｅ／ｓｅｃの速度で転送したものとする。従って、転送に６４／２５．６＝２．５（ｓｅｃ）かかる。その一方、プログラム実行はＲＯＭアクセス、あるいはＲＡＭアクセスとなる。ＲＯＭバンド幅のうち２０％を占有し、またＲＡＭバンド幅はほぼ占有できる状態にある為、起動までの平均速度は２１４ＭＢｙｔｅ／ｓｅｃであったものとする。従って、起動までに６４０／２１４＝３（ｓｅｃ）かかることになる。
【００５８】
以上説明したように、本発明の第１の実施形態によれば、プログラムを処理する処理部としてのＣＰＵ１２０を有する情報処理装置を採用した画像処理装置において、プログラムを格納する第１の記憶部としてのＲＯＭ１３０と、第１の記憶部より読み取り速度の速い第２の記憶部としてのＲＡＭ１４０と、第１の記憶部に格納されたプログラムを第２の記憶部に順次転送し、所定の量の転送が終わる度に、転送がどこまで完了しているかを示す進捗情報を出力する転送部としてのデータ転送部１５７と、処理部によるプログラムの読み取り要求を、第１の記憶部、或いは第２の記憶部のいずれかへの読み取り要求に切り替える切り替え部としてのメモリ管理部１５４を備え、切り替え部は、進捗情報に基づき転送が完了したデータの読み取り先は第２の記憶部に、転送が完了していないデータの読み取り先は第１の記憶部に切り替えることを特徴とする情報処理装置を採用した画像処理装置が提供される。
【００５９】
ここで、進捗情報とは、転送ポインタであり、転送部としてのデータ転送部１５７はデータ転送が所定単位だけ終わる度に当該転送ポインタをインクリメントすることを特徴としてもよい。
【００６０】
従って、第１の実施形態に係る情報処理装置を採用した画像処理装置では、プログラムメモリへのアクセス対象としては、ＲＯＭ１３０／ＲＡＭ１４０いずれかのデバイスを選択できるようになっていて、かつ、起動時にＲＯＭ１３０からＲＡＭ１４０へプログラムが順次転送されるのに並行して、ＣＰＵ１２０がプログラムをリードする際、そのデータがＲＡＭ１４０に転送済みであればＲＡＭ１４０から高速にリードし、転送済みでなければ、ＲＯＭ１３０からリードするように切り替えるため、ＲＯＭ１３０からＲＡＭ１４０への転送の完了を待つことなく、より短時間で起動することができる。
【００６１】
（第２の実施形態）
次に本発明の第２の実施形態について説明する。
【００６２】
図９には、本発明の第２の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタ１００'の機能ブロック図を示し説明する。ここでは、図３と同一構成については同一符号を用いて、重複した説明は省略する。
【００６３】
転送部としてのデータ転送部１５７'は、ＣＰＵ１２０を介さずに、ＲＯＭ１３０からＲＡＭ１４０へデータを転送するＤＭＡコントローラであり、起動後、ＲＯＭ１３０のアドレス０ｘ０００００００から転送をスタートし、０ｘ３ＦＦＦＦＦＦまでの６４ＭＢｙｔｅを、ＲＡＭ１４０の同アドレスに転送する。また、転送がどこまで終わっているかを示す進捗情報として、転送ポインタ（ｐｔｒ）を持つ。転送ポインタｐｔｒは、起動直後は０であり、データ転送部１５７の転送が１ＭＢｙｔｅ終わる度に、ｐｔｒをインクリメントする。最終的に転送が完了すると、ｐｔｒは６４となる。従って、転送ポインタｐｔｒは、ＲＯＭ１３０からＲＡＭ１４０への転送が、ｐｔｒ×１ＭＢｙｔｅ完了していることを示す。さらに、ｐｔｒ＝６４となったとき、完了情報として、電源遮断フラグをＯＮする。データ転送部１５７は、ｐｔｒをメモリ管理部１５４に出力する。また、電源遮断フラグをＲＯＭ電源１５８に出力する。
【００６４】
ＲＯＭ電源１５８は、ＲＯＭ１３０に接続された、ＯＮ／ＯＦＦ切り替え付きのレギュレータである。電源遮断フラグがＯＦＦのとき、ＲＯＭ１３０へ電源を供給する。電源遮断フラグがＯＮのとき、ＲＯＭ１３０へ電源を供給しない。上記以外のブロックは第１の実施形態（図３）と同様である。
【００６５】
以下、図１０のフローチャートを参照して、本発明の第１の実施形態に係る情報処理装置を採用した画像処理装置としてのプリンタ１００'が起動された直後の動作概略を詳細に説明する。ここでは、図４，５のマッピングテーブルを適宜参照する。
【００６６】
プリンタ１００'の電源が投入され、起動する。このとき、メモリ管理部１５４のマッピングテーブルでは、図４に符号２０１で示すように、全てのテーブル値（マッピングフラグ）が０である。即ち、プログラムメモリ領域（０ｘ００００００００〜０ｘ０３ＦＦＦＦＦＦ）の全てのブロックが、ＲＯＭ１３０に割り当てられている。データ転送部１５７の転送ポインタｐｔｒは０である（ステップＳ０１）。
【００６７】
続いて、データ転送部１５７'は、ＲＯＭ１３０の、アドレス：ｐｔｒ〜ｐｔｒ＋０ｘＦＦＦＦＦに格納されている１ＭＢｙｔｅのプログラムをＲＡＭ１４０の、アドレス：ｐｔｒ〜ｐｔｒ＋０ｘＦＦＦＦＦに転送する。データ転送部１５７'は、１ＭＢｙｔｅの転送を完了したとき、ｐｔｒをカウントアップする（ステップＳ０２）。
【００６８】
次いで、メモリ管理部１５４は、ステップＳ０２にてｐｔｒがカウントアップされたため、マッピングテーブルを更新する。より具体的には、ブロック番号がｐｔｒの値以下のブロックのテーブル値を１とし、それ以外を０とする。例えば、ｐｔｒ＝１０に更新されたときのマッピングテーブルは図５に符号２０２のように、ブロック１〜１０のテーブル値（マッピングフラグ）が１、ブロック１１〜６４のテーブル値（マッピングフラグ）が０となっている（ステップＳ０３）。
【００６９】
以上を、ｐｔｒ＝６４まで繰り返し、ｐｔｒ＝６４となったとき、データ転送部１５７'は、電源遮断フラグをＯＮとする。これにより、ＲＯＭ電源１５８は、ＲＯＭ１３０への電源供給を停止する（ステップＳ０４）。
【００７０】
以上説明したように、本発明の第２の実施形態によれば、第１の記憶部としてのＲＯＭ１３０へ電源を供給するか否かを制御する電源制御部としてのＲＯＭ電源１５８を備えており、転送部としてのデータ転送部１５７'はプログラムの転送が全て終わったときに完了情報を出力し、電源制御部は完了情報を基に、全てのプログラムの転送が完了している場合は前記第１の記憶部としてのＲＯＭ１３０への電源の供給を停止することを特徴とする情報処理装置を採用した画像処理装置が提供される。
【００７１】
ここで、完了情報とは、電源遮断フラグであり、プログラムの転送が全て終わったときに、当該電源遮断フラグがオンされることを特徴としてもよい。
【００７２】
従って、第２の実施形態では、第１の実施形態の効果に加え、ＲＯＭ１３０からＲＡＭ１４０への転送が完了すると、もうアクセスの発生しないＲＯＭ１３０への電源供給を停止するため、消費電力を抑えることができる。
【００７３】
以上、本発明の第１及び第２の実施形態について説明したが、本発明は、これに限定されることなく種々の改良や変更が可能である。例えば、処理部としてＣＰＵの例を説明したが、マイコンやＤＳＰ（Digital Signal Processor）でもよい。また、第１の記憶部としてＦｌａｓｈ−ＲＯＭの例を説明したが、ＨＤＤ（Hard Disc Drive）やメモリカード等でもよい。同様に、第２の記憶部としてＳＤＲＡＭの例を説明したが、ＲＤＲＡＭ、ＳＲＡＭ等でもよい。さらに電源制御部としてレギュレータの例を説明したが、スイッチ等でもよいことは勿論である。
【符号の説明】
【００７４】
１００  プリンタ
１００'プリンタ
１１０  印刷部
１１１  媒体保持部
１１２  搬送路
１１３  送出部
１２０  ＣＰＵ
１３０  ＲＯＭ
１４０  ＲＡＭ
１５０  ＡＳＩＣ
１５０'ＡＳＩＣ
１５１  ＵＳＢブリッジ
１５２  ＣＰＵブリッジ
１５３  印刷制御部
１５４  メモリ管理部
１５５  ＲＯＭ制御部
１５６  ＲＡＭ制御部
１５７  データ転送部
１５７'データ転送部
１５８  ＲＯＭ電源
１５９  内部バス
１６０  制御回路
【図１】
2011224919.tif 000003
【図２】
2011224919.tif 000004
【図３】
2011224919.tif 000005
【図４】
2011224919.tif 000006
【図５】
2011224919.tif 000007
【図６】
2011224919.tif 000008
【図７】
2011224919.tif 000009
【図８】
2011224919.tif 000010
【図９】
2011224919.tif 000011
【図１０】
2011224919.tif 000012