(57)【要約】【課題】データ駆動部の出力順序を変更することによって、表示部の中央部画素と表示部の左右両端画素間の輝度偏差を最小化し、画質を向上させることができる表示装置用駆動回路及びその駆動方法を提供する。【解決手段】パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部と、前記データ駆動部からの画像データの出力タイミングを決定するソースアウトプットイネーブル信号を生成し、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最初に画像データを出力するように、前記ソースアウトプットイネーブル信号を、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に最初に供給する駆動制御部とを含む。【選択図】図３
2011070190.tif 000002
【特許請求の範囲】
【請求項１】
パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部と、
前記データ駆動部からの画像データの出力タイミングを決定するソースアウトプットイネーブル信号を生成し、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最初に画像データを出力するように、前記ソースアウトプットイネーブル信号を、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に最初に供給する駆動制御部と
を含む
ことを特徴とする表示装置用駆動回路。
【請求項２】
ｎ個（ｎは、４以上の偶数）のデータ駆動部は、前記駆動制御部を中心にしてこの駆動制御部の両側にｎ／２個ずつ配列され、
前記データリンクラインは、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に分配して接続された複数の第１データリンクラインと、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に分配して接続された複数の第２データリンクラインとに区分され、
前記第１及び第２データリンクラインは、前記駆動制御部から遠くに位置するほど、より大きい抵抗を有し、
前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も遠くに配置された第１最外郭データ駆動部が、前記第１データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続され、
前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も遠くに配置された第２最外郭データ駆動部が、前記第２データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続され、
前記駆動制御部は、他の残りのデータ駆動部よりも、前記第１最外郭データ駆動部及び第２最外郭データ駆動部に最初にソースアウトプットイネーブル信号を供給する
ことを特徴とする、請求項１に記載の表示装置用駆動回路。
【請求項３】
前記データ駆動部の間ごとに配置された信号遅延／緩衝部をさらに含み、
前記駆動制御部から出力されたソースアウトプットイネーブル信号は、前記第１最外郭データ駆動部及び第２最外郭データ駆動部に最初に供給され、以降、第１最外郭データ駆動部から前記駆動制御部の方向に進むにつれてこの進行方向に位置したデータ駆動部に、信号遅延／緩衝部を通じて順次遅延及び緩衝されて供給されるとともに、第２最外郭データ駆動部から前記駆動制御部の方向に進むにつれてこの進行方向に位置したデータ駆動部に、信号遅延／緩衝部を通じて順次遅延及び緩衝されて供給される
ことを特徴とする、請求項２に記載の表示装置用駆動回路。
【請求項４】
前記駆動制御部は、
外部システムからの画像データを再整列して出力するデータ整列部と、
前記データ整列部からの画像データを順次サンプリング及びホールディングするサンプル／ホールディング部と、
外部システムから制御信号を受信して、前記ソースアウトプットイネーブル信号を含む各種タイミング制御信号を出力する制御信号生成部と
を含む
ことを特徴とする、請求項１に記載の表示装置用駆動回路。
【請求項５】
各データ駆動部は、
前記サンプル／ホールディング部からのｍ個（ｍ＝ｋ＊ｎ；ｋは、４以上の自然数）のサンプリングされた画像データのうち、ｍ／ｎ個のサンプリングされた画像データを同時に受け取り、前記ソースアウトプットイネーブル信号に応答して、ｍ／ｎ個のサンプリングされた画像データを同時に出力するラッチ部と、
前記ラッチ部からのｍ／ｎ個の画像データを、アナログ信号に変換するデジタル−アナログ変換部と、
前記デジタル−アナログ変換部からの画像データを信号緩衝して出力する信号緩衝部と
を含む
ことを特徴とする、請求項４に記載の表示装置用駆動回路。
【請求項６】
前記データ駆動部及び駆動制御部を内蔵し、パネルの表示部に画像を表示するのに必要な各種信号を生成する駆動集積回路と、
前記駆動集積回路の実装される実装領域、前記駆動集積回路の入力ピンを外部システムに接続させるための複数の入力パターン、及び前記駆動集積回路の出力ピンをパネルに接続させるための複数の出力パターンが形成された表面実装型パッケージをさらに含む
ことを特徴とする、請求項１に記載の表示装置用駆動回路。
【請求項７】
パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部を含む表示装置用駆動回路の駆動方法であって、
前記データ駆動部からの画像データの出力タイミングを決定するソースアウトプットイネーブル信号を生成する第１段階と、
前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最初に画像データを出力するように、前記ソースアウトプットイネーブル信号を、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に最初に供給する第２段階と
を含む
ことを特徴とする表示装置用駆動回路の駆動方法。
【請求項８】
前記ソースアウトプットイネーブル信号は、駆動制御部により出力され、
ｎ個（ｎは、４以上の偶数）のデータ駆動部は、前記駆動制御部を中心にしてこの駆動制御部の両側にｎ／２個ずつ配列され、
前記データリンクラインは、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に分配して接続された複数の第１データリンクラインと、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に分配して接続された複数の第２データリンクラインとに区分され、
前記第１及び第２データリンクラインは、前記駆動制御部から遠くに位置するほど、より大きい抵抗を有し、
前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も遠くに配置された第１最外郭データ駆動部が、前記第１データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続され、
前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も遠くに配置された第２最外郭データ駆動部が、前記第２データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続され、
前記駆動制御部は、他の残りのデータ駆動部よりも、前記第１最外郭データ駆動部及び第２最外郭データ駆動部に最初にソースアウトプットイネーブル信号を供給する
ことを特徴とする、請求項７に記載の表示装置用駆動回路の駆動方法。
【請求項９】
前記データ駆動部の間ごとに配置された信号遅延／緩衝部が形成されており、
前記第１段階は、
前記駆動制御部から出力されたソースアウトプットイネーブル信号を、前記第１最外郭データ駆動部及び第２最外郭データ駆動部に最初に供給する第３段階と、
このソースアウトプットイネーブル信号を、第１最外郭データ駆動部から前記駆動制御部の方向に進行しながらこの進行方向に配置されたデータ駆動部に、信号遅延／緩衝部を通じて順次に遅延及び緩衝して供給するとともに、第２最外郭データ駆動部から前記駆動制御部の方向に進行しながらこの進行方向に配置されたデータ駆動部に、信号遅延／緩衝部を通じて順次に遅延及び緩衝して供給する第４段階と
をさらに含む
ことを特徴とする、請求項８に記載の表示装置用駆動回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用駆動回路及びその駆動方法に係り、特に、相対的に大きい抵抗を有するデータリンクラインに接続されたデータ駆動部から相対的に小さい抵抗を有するデータリンクラインに接続されたデータ駆動部まで画像データを順次出力するようにすることにより、表示部の中央部画素と表示部の両端画素との輝度偏差を最小化できる表示装置用駆動回路及びその駆動方法に関するものである。
【背景技術】
【０００２】
駆動集積回路内には、パネル内のデータラインに画像データを供給するための複数のデータ駆動部が構成される。これらのデータ駆動部は、パネルの非表示部に形成された複数のデータリンクラインを通じて画像データを出力するが、これらのデータリンクラインは、パネルの表示部中央部から表示部左右両端に行くにつれてその長さが増加するので、中央部リンクラインと両端部リンクラインとは、大きい抵抗差を有することになる。これによって、中央部リンクラインに接続されたデータ駆動部から出力される画像データと、両端リンクラインに接続されたデータ駆動部から出力される画像データとの歪み偏差が増加し、表示部の中央部画素と表示部の両端画素間には大きい輝度差が発生し、画質が低下するという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、上記の問題点を解決するためのもので、その目的は、相対的に大きい抵抗を有するデータリンクラインに接続されたデータ駆動部から、相対的に小さい抵抗を有するデータリンクラインに接続されたデータ駆動部まで画像データを順次出力するようにすることにより、表示部の中央部画素と表示部の両端画素間の輝度偏差を最小化できる表示装置用駆動回路及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するための本発明による表示装置用駆動回路は、パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部と、前記データ駆動部からの画像データの出力タイミングを決定するソースアウトプットイネーブル信号を生成し、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最初に画像データを出力するように、前記ソースアウトプットイネーブル信号を、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に最初に供給する駆動制御部とを含むことを特徴とする。
【０００５】
また、上記目的を達成するための本発明による表示装置用駆動回路の駆動方法は、パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部を含む表示装置用駆動回路の駆動方法であって、前記データ駆動部からの画像データの出力タイミングを決定するソースアウトプットイネーブル信号を生成する第１段階と、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最初に画像データを出力するように、前記ソースアウトプットイネーブル信号を、前記データリンクラインのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に最初に供給する第２段階とを含むことを特徴とする。
【発明の効果】
【０００６】
本発明による表示装置用駆動回路及び駆動方法によれば、下記のような効果が得られる。
【０００７】
本発明によると、表示部の両端の画素に接続され、相対的に大きい抵抗を有するデータリンクラインを通じて供給される画像データが、この表示部の中央部画素に接続され、相対的に小さい抵抗を有するデータリンクラインを通じて供給される画像データに比べて大きいということを考慮して、相対的に小さい遅延及び歪みを有するソースアウトプットイネーブル信号が、表示部の両端画素に接続されたデータ駆動部に供給されるようにし、相対的に大きい遅延及び歪みを有するソースアウトプットイネーブル信号が、表示部の中央部画素に接続されたデータ駆動部に供給されるようにすることによって、表示部の中央部に配置されたデータ駆動部から出力される画像データと表示部の両端に配置されたデータ駆動部から出力される画像データ間の歪み程度を、略同一の大きさに補償する。したがって、表示部の中央部の画素と表示部の左右両端の画素との輝度偏差を最小化でき、その結果、画質を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例による表示装置用駆動回路を示す図である。
【図２】図１における駆動集積回路の詳細図である。
【図３】本発明の実施例による駆動集積回路を示す図である。
【図４Ａ】図３における駆動制御部及びデータ駆動部の詳細図である。
【図４Ｂ】図３における駆動制御部及びデータ駆動部の詳細図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施例による表示装置用駆動回路ＤＲＣを示す図である。
【００１０】
図１に示す表示装置は、主に、画像を表示するための表示部Ｄ及びこの表示部Ｄの周りの非表示部ＮＤを含むパネルＰＮと、パネルＰＮの表示部Ｄに画像を表示する上で必要な各種信号を生成する駆動集積回路Ｄ−ＩＣ及び駆動集積回路Ｄ−ＩＣが実装された表面実装型パッケージＴＣＰを含む駆動回路ＤＲＣとを有する。
【００１１】
表面実装型パッケージＴＣＰは、テープキャリアパッケージ（Tape Carrier Package）とすることができる。
【００１２】
駆動回路ＤＲＣの一側は、印刷回路基板ＰＣＢに接続され、この駆動回路ＤＲＣの他側は、パネルＰＮの非表示部ＮＤに接続される。このパネルＰＮは、液晶を含むパネルまたは有機発光ダイオードを含むパネルなどとすることができる。
【００１３】
印刷回路基板ＰＣＢは、図示しない外部システムに接続され、この外部システムからの画像データ及び各種制御信号は、この印刷回路基板ＰＣＢを通じて駆動回路ＤＲＣに供給される。
【００１４】
パネルＰＮの表示部Ｄには、互いに交差する複数のゲートラインＧＬ及びデータラインＤＬと、これらゲートラインＧＬからのゲート信号及びデータラインＤＬからの画像データによって画像を表示する画素とが形成される。
【００１５】
このパネルＰＮの非表示部ＮＤには、駆動回路ＤＲＣからの画像データをデータラインＤＬに伝送するための複数のデータリンクライン、及びこの駆動回路ＤＲＣからのゲート信号をゲートラインＧＬに伝送するための複数のデータリンクラインが形成される。
【００１６】
次に、図１に示す駆動回路ＤＲＣをより具体的に説明する。
【００１７】
図２は、図１に示す駆動集積回路の詳細図である。
【００１８】
図２示すように、表面実装型パッケージＴＣＰは、駆動集積回路Ｄ−ＩＣがＣＯＦ（Chip On Film）方式で実装される実装領域と、この駆動集積回路Ｄ−ＩＣの入力ピンＩＰを外部システムに接続させるための複数の入力パターンＩＵと、この駆動集積回路Ｄ−ＩＣの出力ピンＯＰをパネルＰＮに接続させるための複数の出力パターンＯＵとを含む。図２に示す入力パターンＩＵと出力パターンＯＵとを区別するために、入力パターンＩＵに含まれた入力ラインＩＬを、出力パターンＯＵに含まれた出力ラインＯＬよりも太い線にした。これは、単に、区別上の便宜のために太さを異ならせて示しただけで、実際入力パターンＩＵの入力ラインＩＬと出力パターンＯＵの出力ラインＯＬの太さは同一に設定することができる。
【００１９】
入力パターンＩＵは、駆動集積回路Ｄ−ＩＣの入力ピンＩＰを外部システムに連結させるためのもので、各入力パターンＩＵは、表面実装型パッケージＴＣＰの一端に配置された入力パッド部２０１に形成された入力パッドＩＰＤと、該入力パッドＩＰＤと入力ピンＩＰとを連結する入力ラインＩＬとを含む。
【００２０】
出力パターンＯＵは、駆動集積回路Ｄ−ＩＣの出力ピンＯＰをパネルＰＮ、すなわち、パネルＰＮのデータラインＤＬに連結させるためのもので、各出力パターンＯＵは、表面実装型パッケージＴＣＰの他端に配置された出力パッド部２０２に形成された出力パッドＯＰＤと、出力パッドＯＰＤと出力ピンＯＰとを連結する出力ラインＯＬとを含む。
【００２１】
表面実装型パッケージＴＣＰの左側端には、複数のＬＯＧ（Line On Glass）型伝送パターンＬＯＧＬが形成され、このＬＯＧ型伝送パターンＬＯＧＬは、駆動集積回路Ｄ−ＩＣを通過せずに、パネルＰＮの非表示部ＮＤに形成されたＬＯＧ型信号伝送ラインに直接接続される。このＬＯＧ型伝送パターンＬＯＧＬは、印刷回路基板ＰＣＢを通じて外部システムから供給される駆動電圧及びグラウンド電圧などを、パネルＰＮに供給する役割を果たす。このＬＯＧ型伝送パターンＬＯＧＬは、入力パッド部２０１に形成された入力パッドＩＰＤと、出力パッド部２０２に形成された出力パッドＯＰＤと、この入力パッドＩＰＤと出力パッドＯＰＤとを連結する伝送ラインＩＬとを含む。
【００２２】
図３は、本発明の実施例による駆動集積回路Ｄ−ＩＣを示す図である。
【００２３】
本発明による駆動集積回路Ｄ−ＩＣは、図３に示すように、駆動制御部ＤＣＵ、複数のデータ駆動部ＤＤＵ、及び複数の信号遅延／緩衝部ＳＤＵを含む。
【００２４】
複数のデータ駆動部ＤＤＵは、パネルＰＮの非表示部ＮＤに形成されたデータリンクラインＬＫを通じてパネルＰＮの表示部Ｄに画像データを供給する。具体的に、データ駆動部は、データリンクラインＬＫを通じて表示部ＤのデータラインＤＬに画像データを供給する。
【００２５】
駆動制御部ＤＣＵは、外部からの画像データを再整列してデータ駆動部ＤＤＵに供給するとともに、これらのデータ駆動部ＤＤＵからの画像データの出力タイミングを決定するソースアウトプットイネーブル信号ＳＯＥを生成する。
【００２６】
特に、この駆動制御部ＤＣＵは、このソースアウトプットイネーブル信号ＳＯＥをデータリンクラインＬＫのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部が、他のデータ駆動部に先立って最も早く画像データを出力するように、ソースアウトプットイネーブル信号ＳＯＥを、データリンクラインＬＫのうち、最大の抵抗を有するデータリンクラインに接続された少なくとも一つのデータ駆動部に一番先に供給する。
【００２７】
信号遅延／緩衝部ＳＤＵは、互いに隣接したデータ駆動部の間に配置されて、ｋ−１番目のデータ駆動部に供給されたソースアウトプットイネーブル信号を遅延及び緩衝して、ｋ番目のデータ駆動部に供給する。
【００２８】
図３は、駆動制御部、データ駆動部及び信号遅延／緩衝部間の関係を示す一実施例であり、図３を参照して駆動制御部、データ駆動部及び信号遅延／緩衝部間の関係についてより具体的に説明すると、下記の通りである。
【００２９】
図３示すように、ｎ個（ｎは、４以上の偶数）のデータ駆動部ＤＤＵは、駆動制御部ＤＣＵを中心にしてこの駆動制御部ＤＣＵの両側にｎ／２個ずつ配列される。
【００３０】
データリンクラインＬＫは、駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部ＤＤＵに分配して接続された複数の第１リンクラインと、駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部ＤＤＵに分配して接続された複数の第２リンクラインとに区分される。
【００３１】
第１及び第２リンクラインは、駆動制御部から遠く離れて位置するほど、より大きい抵抗を有する。
【００３２】
駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部のうち、駆動制御部ＤＣＵから最も遠くに配置されたデータ駆動部（以下、’第１最外郭データ駆動部’という。）が、第１データリンクラインのうち、最大の抵抗を有するリンクラインに接続される。
【００３３】
駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部のうち、駆動制御部ＤＣＵから最も遠くに配置されたデータ駆動部（以下、‘第２最外郭データ駆動部’という。）が、第２リンクラインのうち、最大の抵抗を有するリンクラインに接続される。
【００３４】
駆動制御部ＤＣＵは、他のデータ駆動部よりも、第１最外郭データ駆動部及び第２最外郭データ駆動部に最初にソースアウトプットイネーブル信号ＳＯＥを供給する。
【００３５】
駆動制御部ＤＣＵから出力されたソースアウトプットイネーブル信号ＳＯＥは、第１最外郭データ駆動部及び第２最外郭データ駆動部に最初に供給され、以降、第１最外郭データ駆動部から駆動制御部ＤＣＵの方向に進むにつれてこの進行方向に位置したデータ駆動部に、信号遅延／緩衝部ＳＤＵを通じて順次遅延及び緩衝されて供給されるとともに、第２最外郭データ駆動部から駆動制御部ＤＣＵの方向に進むにつれてこの進行方向に位置したデータ駆動部に、信号遅延／緩衝部ＳＤＵを通じて順次遅延及び緩衝されて供給される。
【００３６】
以下、駆動制御部及びデータ駆動部の詳細構造に基づいて本発明による駆動回路の動作を具体的に説明する。
【００３７】
図４Ａ及び図４Ｂは、図３に示す駆動制御部及びデータ駆動部の詳細図である。
【００３８】
駆動制御部ＤＣＵは、図４Ａ及び図４Ｂに示すように、データ整列部ＤＡ、サンプル／ホールディング部ＳＨ及び制御信号生成部ＣＳＧを含む。
【００３９】
データ整列部ＤＡは、外部システムからの画像データＩＤを再整列して出力する。
【００４０】
サンプル／ホールディング部ＳＨは、データ整列部ＤＡからの画像データＩＤを順次サンプリング及びホールディングする。そして、このサンプル／ホールディング部ＳＨは、サンプリングされたｎ個の画像データをｎ／ｍ個ずつ分けてｍ個のデータ駆動部ＤＤＵに同時に供給する。
【００４１】
制御信号生成部ＣＳＧは、外部システムから制御信号を受信して、ソースアウトプットイネーブル信号ＳＯＥを含む各種タイミング制御信号を出力する。
【００４２】
各データ駆動部ＤＤＵは、ラッチ部ＬＴ、デジタル−アナログ変換部ＤＡＣ及び信号緩衝部ＢＦを含む。
【００４３】
ラッチ部ＬＴは、サンプル／ホールディング部ＳＨからのｍ個（ｍ＝ｋ＊ｎ；ｋは、４以上の自然数）のサンプリングされた画像データＩＤのうち、ｍ／ｎ個のサンプリングされた画像データＩＤを同時に受け取り、ソースアウトプットイネーブル信号ＳＯＥに応答して、ｍ／ｎ個のサンプリングされた画像データＩＤを同時に出力する。すなわち、サンプル／ホールディング部ＳＨに保存されたｎ個のサンプリング画像データＩＤは、各データ駆動部ＤＤＵのラッチ部ＬＴに同一に分配して供給され、各ラッチ部ＬＴは、制御信号生成部ＣＳＧからのソースアウトプットイネーブル信号ＳＯＥに応答して、自身に供給されたサンプリングされた画像データＩＤを同時に出力する。ここで、駆動制御部ＤＣＵから最も遠くに配置された第１及び第２最外郭データ駆動部には、制御信号生成部ＣＳＧから直接ソースアウトプットイネーブル信号ＳＯＥが供給され、残りのデータ駆動部ＤＤＵには、信号遅延／緩衝部ＳＤＵによって順次遅延されたソースアウトプットイネーブル信号ＳＯＥが順に供給される。したがって、駆動制御部ＤＣＵから相対的に遠くに配置されたデータ駆動部ＤＤＵであるほど、より早くソースアウトプットイネーブル信号ＳＯＥが供給されるため、駆動制御部ＤＣＵから相対的に遠く配置されたデータ駆動部ＤＤＵであるほど、画像データＩＤをより早く出力する。
【００４４】
このように、本発明では、相対的に大きい抵抗を有するデータリンクラインに接続されたデータ駆動部から、相対的に小さい抵抗を有するデータリンクラインに接続されたデータ駆動部まで順次画像データを出力するようにすることによって、ソースアウトプットイネーブル信号ＳＯＥの順次的な遅延による表示部Ｄの中央部画素と表示部Ｄの両端画素間の輝度偏差を最小化し、画質を向上させることができる。すなわち、本発明では、表示部Ｄの両端の画素に接続され、相対的に大きい抵抗を有するデータリンクラインを通じて供給される画像データが、この表示部Ｄの中央部画素に接続され、相対的に小さい抵抗を有するデータリンクラインを通じて供給される画像データに比べて大きいということを考慮して、相対的に小さい遅延及び歪みを有するソースアウトプットイネーブル信号ＳＯＥを、表示部Ｄの両端の画素に接続されたデータ駆動部に供給し、相対的に大きい遅延及び歪みを有するソースアウトプットイネーブル信号ＳＯＥを、表示部Ｄの中央部画素に接続されたデータ駆動部に供給することによって、表示部Ｄの中央部に配置されたデータ駆動部から出力される画像データと表示部Ｄの両端に配置されたデータ駆動部から出力される画像データ間の歪み程度を、略同一の大きさに補償する。その結果、表示部Ｄの中央部画素と表示部Ｄの左右両端の画素間の輝度偏差を最小化することができる。
【００４５】
デジタル−アナログ変換部ＤＡＣは、ラッチ部ＬＴからのｍ／ｎ個の画像データＩＤをアナログ信号に変換する。
【００４６】
信号緩衝部ＢＦは、デジタル−アナログ変換部ＤＡＣからのｍ／ｎ個の画像データＩＤを信号緩衝して出力する。
【００４７】
以上で説明した実施例及び添付の図面に本発明が限定されるものではなく、本発明の技術的思想を逸脱しい範囲内で、様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとっては明らかである。
【符号の説明】
【００４８】
Ｄ−ＩＣ：駆動集積回路
ＤＣＵ：駆動制御部
ＤＤＵ：データ駆動部
ＳＤＵ：信号遅延／緩衝部
ＳＯＥ：ソースアウトプットイネーブル信号
【図１】
2011070190.tif 000003
【図２】
2011070190.tif 000004
【図３】
2011070190.tif 000005
【図４Ａ】
2011070190.tif 000006
【図４Ｂ】
2011070190.tif 000007