(57)【要約】【課題】  光電変換装置において、保護絶縁膜の構造を変えることなく、入射光の波長に対しての出力の波（リップル）を低減する。【解決手段】  本発明は上記課題に鑑み、複数の光電変換領域と、前記複数の光電変換領域上に配された層間絶縁膜と、前記層間絶縁膜に接して配された、該層間絶縁膜とは異なる屈折率を有する保護絶縁膜と、を有する光電変換装置において、各光電変換領域の受光面に配された凹部と、該凹部を埋め込む埋込領域とを有し、前記凹部の深さｄは各第一半導体領域への入射光の波長をλとし、前記埋込領域の屈折率をｎとしたとき、ｄ≧λ／４ｎであることを特徴とする。【選択図】  図１
2011124522.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換領域と、
前記複数の光電変換領域上に配された層間絶縁膜と、
前記層間絶縁膜に接して配された、該層間絶縁膜とは異なる屈折率を有する保護絶縁膜と、を有する光電変換装置において、
各光電変換領域の受光面に配された凹部と、該凹部を埋め込む埋込領域とを有し、前記凹部の深さｄは各光電変換領域への入射光の波長をλとし、前記埋込領域の屈折率をｎとしたとき、ｄ≧λ／４ｎであることを特徴とする光電変換装置。
【請求項２】
前記光電変換領域の受光面及び前記凹部の表面に、前記層間絶縁膜よりも屈折率の高い反射防止膜を配することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記埋込領域は、第１の絶縁膜と、該第１の絶縁膜に接して該第１の絶縁膜より屈折率が大きい第２の絶縁膜とにより構成されることを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記凹部及び前記埋込領域がＬＯＣＯＳ法で形成されていることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
【請求項５】
前記光電変換領域が第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２の半導体領域を含んで構成されており、
前記第２の半導体領域は読み出し回路と電気的に接続されており、
前記凹部は前記第１の半導体領域により囲まれていることを特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。
【請求項６】
前記凹部は所定のピッチで繰り返し配置されていることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記凹部の深さはλ／４ｎ≦ｄ≦λであることを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
更に、前記光電変換領域に対応してカラーフィルタを有しており、前記入射光は、前記カラーフィルタを透過する光のピーク波長であることを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
前記カラーフィルタはベイヤパターンを有しており、前記入射光は、青色のカラーフィルタを透過する光のピーク波長であることを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。
【請求項１０】
シリコン基板に配された複数の光電変換領域と、
前記複数の光電変換領域上に配されたシリコン酸化膜と、
前記シリコン酸化膜に接して配された、該層間絶縁膜とは異なる屈折率を有する保護絶縁膜と、を有する可視光用光電変換装置において、
各光電変換領域の受光面に配された凹部と、該凹部を埋め込むシリコン酸化埋込領域とを有し、前記凹部の深さｄは０．０６μｍ≧ｄ≧０．１５μｍであることを特徴とする可視光用光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の光電変換領域の構造に関するものである。
【背景技術】
【０００２】
光電変換装置の各画素の光電変換領域として、第一導電型半導体領域と第二導電型半導体領域のＰＮ接合で形成されるフォトダイオードを有し、その上部にシリコン酸化膜などの層間絶縁膜が配された構成が知られている。層間絶縁膜上は保護絶縁膜、カラーフィルタ等が設けられる、もしくは直接空気と接している。このような構造の光電変換装置の分光特性として、入射光の波長に対して波（リップル）をもつ特性を示すことが多い。このリップルは入射した光が光電変換領域と層間絶縁膜との界面及び層間絶縁膜と層間絶縁膜上の屈折率の異なる膜との界面とで多重反射を起こして発生する。具体的には、層間絶縁膜がチップ内で膜厚分布を有していることにより、チップ状の画素配置位置により多重反射の影響が異なることによりリップルが生じる。
【０００３】
リップルを緩和する為の構造として、特許文献１に記されるような、絶縁膜に下地パターンをつけ絶縁膜表面に高低差をつける構造や絶縁膜に島状の金属を設ける構造により光干渉の効果をランダムにすることでリップルを低減する方式がある。
【０００４】
また特許文献２には、半導体基板の表面にエッチングで凹凸を形成することによって、絶縁膜の下側界面における反射を低減した光電変換装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１２５０６８号公報
【特許文献２】特開２００５−０７２０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構造では、保護絶縁膜表面の形状が場所によって異なるため保護特性に影響を与える場合がある。また保護絶縁膜自体の膜厚が場所によって異なるためチップ上の場所によって保護特性が異なり好ましくない。更に島状の金属を設けた場合には、光電変換領域の開口が小さくなり好ましくない。
【０００７】
また特許文献２には凹凸形状の具体的な大きさに関して明示がない。凹凸部の大きさによっては、リップルの影響が低減できない場合がある。
【０００８】
本発明の目的は、保護絶縁膜の構造を変えることなくリップルを低減することが可能な光電変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の光電変換装置は、複数の光電変換領域と、前記複数の光電変換領域上に配された層間絶縁膜と、前記層間絶縁膜に接して配された、該層間絶縁膜とは異なる屈折率を有する保護絶縁膜と、を有し、各光電変換領域の受光面に配された凹部と、該凹部を埋め込む埋込領域とを有し、前記凹部の深さｄは各光電変換領域への入射光の波長をλとし、前記埋込領域の屈折率をｎとしたとき、ｄ≧λ／４ｎであることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、保護絶縁膜の構造を変えることなく、光電変換装置の入射光の波長に対しての波（リップル）を低減することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明における実施形態の光電変換領域の平面図である。
【図２】本発明の光電変換領域の断面模式図である。
【図３】本発明の光電変換領域の拡大断面模式図ある。
【図４】本発明の基板凹凸部分の光路長差を説明する断面模式図である。
【図５】本発明における第二の実施形態の断面模式図である。
【図６】本発明における第三の実施形態の断面模式図である。
【図７】本発明における画素内の凹部の比率とリップル低減効果を示す図である
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面を用いて説明する。以下実施例においては、信号電荷としてホールを用いる場合に関して説明する。信号電荷として電子を用いる場合にはＮ型半導体領域をＰ型半導体領域に、Ｐ型半導体領域をＮ型半導体領域とすればよい。半導体基板としてシリコンを用いた例を説明する。
【実施例１】
【００１３】
図１は実施例１における光電変換装置の光電変換領域及びその上部の平面模式図である。図２は図１のＡ−Ａ‘断面における模式図である。図３は図２における断面を拡大した模式図である。図１、図２、図３において同一構成部分には同一符号を付している。ここでの光電変換領域はＰＮ接合フォトダイオードである。本発明の光電変換装置は光電変換領域を含む画素が半導体基板に複数個配置されて構成される。
【００１４】
１００は第１の半導体領域である。Ｎ型であってもＰ型であってもよいが不純物濃度が比較的低い領域により形成される。ここではＮ型半導体領域とする。第１の半導体領域１００としては例えば半導体基板そのものを用いることができる。ここでの半導体基板とは材料基板としての半導体基板を意味している。
【００１５】
１０１は第２の半導体領域である。第１の半導体領域１００上に配されたＮ型の埋め込み半導体領域である。
【００１６】
１０２は第３の半導体領域である。第２の半導体領域１０１上に配されたＮ型の半導体領域である。たとえばエピタキシャル成長により形成することができる。第３の半導体領域１０２は第２の半導体領域１０１よりも低濃度の半導体領域である。信号電荷が少数キャリアとなる半導体領域である。
【００１７】
１０３は第４の半導体領域である。Ｎ型半導体領域により構成されており隣接する光電変換領域どうしを分離するための領域であり、各光電変換領域の周囲に設けられる。好ましくは光電変換領域を完全に囲って配されるのがよい。また各画素の光電変換領域は低部を第２の半導体領域１０１に、側部を第４の半導体領域１０３で囲まれた構成とするのがよい。
【００１８】
１０５は第５の半導体領域である。Ｐ型半導体領域により構成され信号電荷であるホールを収集する。信号電荷が多数キャリアとなる領域である。第５の半導体領域１０５は不図示の読み出し回路と電気的接続を行なうための領域である。第５の半導体領域１０５上にコンタクトホール１０６が設けられ、コンタクトホールに充填された金属電極１０７を介して読み出し回路へ接続される。例えば読み出し回路としてはＭＯＳトランジスタで構成されたソースフォロワを用いることができる。この場合には第５の半導体領域１０５が増幅ＭＯＳトランジスタのゲートと電気的に接続される。第３の半導体領域１０２表面と、第５の半導体領域１０５表面とにより光電変換領域の受光面を構成している。
【００１９】
１０８は光電変換領域上に配された第１の層間絶縁膜である。例えば、常圧や準常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）にて成膜されるＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜を用いることができる。１０９は第２の層間絶縁膜である。プラズマＣＶＤにて成膜されるＳｉＯ２膜を用いることができる。ここでは層間絶縁膜を２層構成としたが１層としてもよいし更に多層設けてもよい。層間絶縁膜１０８、１０９の屈折率はほぼ等しく例えばｎ１＝１．４６である。
【００２０】
１１０は必要に応じて設けられる保護絶縁膜である。プラズマＣＶＤにて成膜される、ＳｉＯＮ（Ｓｉｌｉｃｏｎ  Ｏｘｙｎｉｔｒｉｄｅ）、ＳｉＮ（Ｓｉｌｉｃｏｎ  Ｎｉｔｒｉｄｅ）、ＳｉＯ２などが用いられる。これらを単層もしくは組み合わせて多層膜として構成される。保護絶縁膜１１０は第２の層間絶縁膜１０９と接する部分を有しており、第２の層間絶縁膜１０９と接する部分の屈折率は少なくとも第２の層間絶縁膜１０９とは異なっている。保護絶縁膜全体が層間絶縁膜と屈折率が異なっていてもよい。保護絶縁膜１０９を設けるほかに、カラーフィルタ、マイクロレンズを設けたり、何も設けずに空気で直接接するような構造となっていても良い。いずれの場合においても第２の層間絶縁膜１０９は屈折率の異なる部材と界面を形成している。
【００２１】
１１１は光電変換領域の受光面に設けられた凹部である。エッチングにより形成されてもよいし、ＬＯＣＯＳ法による熱酸化過程において形成されてもよい。
【００２２】
１１２は凹部１１１を埋めるように配された埋込領域である。ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法を用いて形成された、いわゆる、ＬＯＣＯＳ領域を用いることができる。埋込領域１１２としてシリコン酸化膜を用いた場合には屈折率ｎ２は層間絶縁膜１０８、１０９とほぼ等しい。
【００２３】
凹部の深さｄは、後述するように入射光の波長をλ、埋込領域域の屈折率をｎとしたとき、
ｄ≧λ／４ｎ      （数式１）
を満たす深さとなっている。ここで深さｄは凹部が配されていない領域を基準とする。また、入射光は可視光用光電変換装置であれば短波長側が３６０ｎｍ〜４００ｎｍ、長波長側が７６０ｎｍ〜８３０ｎｍの範囲内である。少なくとも短波長側の光に対して効果があるため、入射光の波長を３６０ｎｍとすることができる。更に、可視光波長域全域に対して効果を得る必要があれば、入射光の波長を８３０ｎｍとすればよい。更に、光電変換領域に対応してカラーフィルタを有する場合、各色のカラーフィルタのピーク波長である。カラーフィルタがベイヤパターンを有している場合には、λは、青色のカラーフィルタを透過する光のピーク波長とすることができる。
【００２４】
また凹部を埋め込むシリコン酸化埋込領域とし、光電変換領域がシリコン基板に配され、可視光用の光電変換装置であれば凹部の深さｄは０．０６μｍ≧ｄ≧０．１５μｍとを満たせばよい。この範囲であれば凹部が配されていない領域での反射光に対して逆位相の反射光が生じ打ち消しあいリップルの低減が可能となる。
【００２５】
次に凹部１１１によるリップル低減作用について図３を用いて説明する。
【００２６】
入射光は保護絶縁膜１１０および層間絶縁膜１０９、１０８を通過し、光電変換領域に入射する。この際、第３の半導体領域１０２表面と第１の層間絶縁膜との界面及び第２の層間絶縁膜と第２の層間絶縁膜上部の部材との界面における多重反射により、分光特性として、波長に対して出力にリップルをもつ特性となる。従来のように光電変換領域の受光面が平面であればリップル特性がそのまま画素出力に反映される。これに対して凹部１１１を設けることにより一光電変換領域内で光路長に変化をもたせることができる。
【００２７】
図４は一つの凹部を抜き出して示した断面模式図である。凹部に入射する光を矢印１５０、１５１、１５２で示す。１５０が凹部の配されていない領域での反射光、１５２が凹部の底面での反射光、１５１は凹部の側壁での反射光である。
【００２８】
凹部を設けることにより入射光それぞれの光電変換領域へ達するまでの光路長に差を設けられる。光路差をもつことで、光電変換領域と第１の層間絶縁膜界面での反射光に位相差を設けることができ干渉により打ち消しあうことが可能となる。つまり干渉の効果により出力のリップルを低減することが可能となる。
【００２９】
入射光の波長をλとし、凹部を埋める埋込領域の屈折率をｎとした時、反射光の位相は膜厚λ／４ｎで凹部を設けていない領域での反射光に対して逆位相となる。つまり凹部の深さｄがλ／４ｎで最も干渉の効果が得られ、リップル低減効果も高い。
【００３０】
通常半導体領域表面に凹部を設けた場合には完全に凹部の側壁を垂直とするのは困難であり、一定のテーパを持って凹部が形成される。したがって凹部の底面が、λ／４ｎ以上の深さであれば、必ず底面から光電変換領域の受光面と同一の深さ（深さがゼロ）となるまでにλ／４ｎの深さとなる領域が存在しこの領域における反射光が逆位相となる。したがって出力のリップルを低減することが可能となる。特に、本実施例のように凹部をＬＯＣＯＳ法にて形成した場合、バーズビークと呼ばれるなだらかな傾斜面をもたせることが可能となり逆位相の光を反射する領域を広くできるため好ましい。
【００３１】
ただしλ以上の深さとなると、暗電流の影響が大きくなる場合がり好ましくない。したがってより好ましくは半導体基板の凹部の深さｄはλ／４ｎ≦ｄ≦λとするのがよい。
【００３２】
図７は凹部の底面部分の面積を変動させたときの、リップルの大きさを示したものである。リップルの大きさは光電変換領域に凹部を配置しないときのリップル値を１として規格化したものである。一光電変換領域全体の表面積に対する凹部の面積の割合Ｒ＝０．５付近で干渉しあう成分も１：１となり、もっともリップルの低減がみられる。これは逆位相の反射光量を凹部が設けられていない領域での反射光量に近づけることができるためである。Ｒ＝０．５として打ち消しあう逆位相の反射光量を最も近づけるのが好ましいが、０．４≦Ｒ≦０．６の範囲にあれば大きな効果を得ることができる。このような構成を実現する一手段として、また、第３の半導体領域に設けられる凹部を図２で示すように繰り返しパターンにて所定のピッチで配置することが望ましい。ここで凹部の面積は凹部の開口面積で規定される。
【００３３】
本実施例のように光電変換領域の凹部を素子分離法による手段を用いて形成すれば、周辺回路部のトランジスタの素子分離形成と同時に作成することが可能であり、製造工程を新たに追加する必要はなく好ましい。図示していないが画素間の分離にＬＯＣＯＳ法による素子分離を用いることもできる。また、凹部形成にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法などのエッチングによる形成法も有効である。
【００３４】
光電変換領域内における凹部の配置位置について説明する。光電変換領域の受光面に設けられた凹部の配置を、第５の半導体領域１０５から１．０μｍ以上距離をとり、第５の半導体領域１０５が第３の半導体領域１０２により囲まれた構成とするのがよい。このような構成にすれば凹部１１１と埋込領域１１２との界面において生じる暗電流を抑制することが可能となる。もしくは光電変換領域を構成するＰＮ接合の空乏層が凹部の端部と接しないようにすれば暗電流を抑制することができ好ましい。
【実施例２】
【００３５】
図５は、本実施例の光電変換領域の断面模式図である。実施例１と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
本実施例の特徴は、凹部を埋める埋込領域１１２上に第１の層間絶縁膜より大きい屈折率を持つ膜を配する。たとえば屈折率ｎ＝２．０のシリコン窒化膜５１３である。シリコン窒化膜５１３は反射防止膜として機能する。シリコン窒化膜はこれにより更に第１の層間絶縁膜１０８と光電変換領域との界面における反射が抑えられ、リップル低減と同時に高い感度も得られる。
【実施例３】
【００３６】
図６は、本実施例の光電変換領域の断面模式図である。実施例１、２と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
本実施例の特徴は、凹部形成時に成膜される絶縁膜をウエットエッチング等で除去し、複数の光電変換領域にわたって第１の絶縁膜としてシリコン酸化膜６１３を成膜する。その直上にシリコン酸化膜よりも大きい屈折率をもつ第２の絶縁膜、たとえばシリコン窒化膜６１２を設ける構造にある。本実施例の構造では画素全面での反射防止効果が得られ、実施例２よりさらに高感度が得られる。
以上本発明を各実施例を元に具体的に説明したがこれらの構成に限られるものではない。例えば、凹部を埋める埋込領域としてシリコン酸化膜ではなく有機膜やシリコン窒化膜を用いてもよい。層間絶縁膜１０８と凹部を埋める絶縁体とを別材料で構成することもできる。
また、光電変換領域で生じた電荷をフローティングディフュージョンへ転送する転送トランジスタを有する構成としてもよい。
【産業上の利用可能性】
【００３７】
本発明は、スキャナ等に用いられる光電変換装置に適用される。
【符号の説明】
【００３８】
１００  Ｎ型半導体領域
１０１  埋め込み半導体領域
１０２  半導体領域
１０３  画素分離領域
１０５  半導体領域
１１１  凹部
１１２  埋込領域
【図１】
2011124522.tif 000003
【図２】
2011124522.tif 000004
【図３】
2011124522.tif 000005
【図４】
2011124522.tif 000006
【図５】
2011124522.tif 000007
【図６】
2011124522.tif 000008
【図７】
2011124522.tif 000009