(57)【要約】【課題】  節電効率を向上させることができるプログラマブル論理回路装置及び画像処理装置を提供する。【解決手段】  本発明のプログラマブル論理回路装置１００は、素子間の接続の変更により再構成される回路を備える複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４と、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々に対して、実行させる処理を割り当てて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々が実行する処理の状態に基づいて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４を選択的に再構成して節電状態にする管理領域である再構成領域Ｒ０と、を有する。【選択図】  図１
2011199639.tif 000002
【特許請求の範囲】
【請求項１】
素子間の接続の変更により再構成される回路を備える複数の再構成領域と、
前記複数の再構成領域の各々に対して、実行させる処理を割り当てて、前記複数の再構成領域の各々が実行する前記処理の状態に基づいて、前記複数の再構成領域を選択的に再構成して節電状態にする管理領域と、
を有することを特徴とするプログラマブル論理回路装置。
【請求項２】
前記管理領域は、前記複数の再構成領域の一部に設けられていることを特徴とする請求項１記載のプログラマブル論理回路装置。
【請求項３】
前記複数の再構成領域の状態が節電状態である時間を計測するタイマカウント部を有することを特徴とする請求項１又は２記載のプログラマブル論理回路装置。
【請求項４】
前記処理は、実行する順序が規定された複数の処理で構成されるシーケンス処理の一部であることを特徴とする請求項１から３のいずれか一項に記載のプログラマブル論理回路装置。
【請求項５】
前記シーケンス処理は、画像情報に対する処理であることを特徴とする請求項４記載のプログラマブル論理回路装置。
【請求項６】
請求項５に記載の前記プログラマブル論理回路装置を有することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブル論理回路装置及び画像処理装置に関する。
【背景技術】
【０００２】
近年、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）やプログラマブル・ロジック・デバイス（ＰＬＤ）等のプログラマブル論理回路装置が、例えばディジタル回路装置等の分野において、特定用途向け集積回路（ＡＳＩＣ；Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を製作する際の試作デバイスや代替デバイスとして用いられている。プログラマブル論理回路装置は、素子間の接続を変更して回路を書き換えること（再構成）により、ユーザが希望する論理機能を実現することができる。また、プログラマブル論理回路装置は、回路の再構成により、仕様変更への対応や回路欠陥の修正等を容易に行うことができる。
【０００３】
例えば、特許文献１には、回路書き換えが可能な半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２８９７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、節電効率を向上させることができるプログラマブル論理回路装置及び画像処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１のプログラマブル論理回路装置は、素子間の接続の変更により再構成される回路を備える複数の再構成領域と、前記複数の再構成領域の各々に対して、実行させる処理を割り当てて、前記複数の再構成領域の各々が実行する前記処理の状態に基づいて、前記複数の再構成領域を選択的に再構成して節電状態にする管理領域と、を有することを特徴とする。
【０００７】
上記目的を達成するため、請求項２のプログラマブル論理回路装置は、前記管理領域は、前記複数の再構成領域の一部に設けられていることを特徴とする。
【０００８】
上記目的を達成するため、請求項３のプログラマブル論理回路装置は、前記複数の再構成領域の状態が節電状態である時間を計測するタイマカウント部を有することを特徴とする。
【０００９】
上記目的を達成するため、請求項４のプログラマブル論理回路装置は、前記処理は、実行する順序が規定された複数の処理で構成されるシーケンス処理の一部であることを特徴とする。
【００１０】
上記目的を達成するため、請求項５のプログラマブル論理回路装置は、前記シーケンス処理は、画像情報に対する処理であることを特徴とする。
【００１１】
上記目的を達成するため、請求項６の画像処理装置は、請求項５に記載の前記プログラマブル論理回路装置を有することを特徴とする。
【発明の効果】
【００１２】
請求項１の発明によれば、無駄な電力の消費を抑制して、節電効率を向上させることができる。
【００１３】
請求項２の発明によれば、節電状態にするための制御の遅延を抑制して、再構成領域をすみやかに節電状態にすることができる。
【００１４】
請求項３の発明によれば、節電状態の時間を可視化して、ユーザに節電の状況を容易に認識させることができる。
【００１５】
請求項４の発明によれば、実行する順序が規定された複数の処理を複数の再構成領域に割り当てる場合に、無駄な電力の消費を抑制して、節電効率を向上させることができる。
【００１６】
請求項５の発明によれば、画像処理を構成する複数の処理を複数の再構成領域に割り当てる場合に節電効率を向上させることができる。
【００１７】
請求項６の発明によれば、画像処理装置の節電効率を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施例１に係るプログラマブル論理回路装置の構成を示すブロック図である。
【図２】図２は、実施例１に係る再構成情報のデータ構造を示す図である。
【図３】図３は、実施例１に係る制御部、再構成情報管理部及び再構成領域の動作を示すシーケンス図である。
【図４】図４は、実施例１に係る再構成領域の動作を示すタイミングチャートである。
【図５】図５は、実施例２に係るプログラマブル論理回路装置の構成を示すブロック図である。
【図６】図６は、実施例２に係る再構成領域、タイマカウント部及びタイマ部の動作を示すシーケンス図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施例について、図面を参照して説明する。
【実施例１】
【００２０】
図１を参照して、実施例１に係るプログラマブル論理回路装置の構成を説明する。図１は、実施例１に係るプログラマブル論理回路装置１００の構成を示すブロック図である。プログラマブル論理回路装置１００は、制御部２０、再構成情報管理部２２、メモリ制御部２４及び部分再構成領域２６を有する。部分再構成領域２６は、素子間の接続の変更により再構成される回路を備える。部分再構成領域２６は、複数の領域に分割されており、複数の領域はそれぞれ再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４である。再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４は、それぞれ再構成される回路（不図示）と再構成領域内の素子間の接続の情報が書き込まれるルックアップテーブル（不図示）とを有する。
【００２１】
制御部２０は、例えば外部のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）（不図示）等からシーケンス処理の指示を受ける。シーケンス処理とは、実行する順序が規定された複数の処理から構成された処理をいう。例えば、画像処理におけるシーケンス処理は、色変換処理、フィルタ処理等の複数の処理で構成される。制御部２０は、再構成情報管理部２２にシーケンス処理を指示する。制御部２０は、再構成領域Ｒ０からシーケンス処理の終了の通知を受ける。制御部２０は、シーケンス処理の終了の通知を受けて、再構成情報管理部２２に次のシーケンス処理を指示する。
【００２２】
再構成情報管理部２２は、制御部２０からのシーケンス処理の指示に基づいて、シーケンス処理に対応する再構成情報の読み出しをメモリ制御部２４に指示する。再構成情報とは、部分再構成領域２６の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４を再構成するための情報である。再構成情報管理部２２は、読み出した再構成情報を部分再構成領域２６の再構成領域Ｒ０に設定する。
【００２３】
ここで、図２を参照して、再構成情報について説明する。図２は、再構成情報のデータ構造を示す図である。図２のように、メモリ３０には、再構成情報１から再構成情報１４までの１４個の再構成情報がリスト形式で記憶されている。各再構成情報は、識別子、再構成領域番号及び再構成データを含む。識別子は、再構成領域に対してシーケンス処理、処理及び節電のいずれの再構成を指定するかを示す情報である。再構成領域番号は、再構成情報が再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４のいずれの再構成領域に対する情報であるかを示す情報である。再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４の再構成領域番号は、それぞれ０、１、２、３及び４である。再構成データは、再構成領域内の素子間の接続の情報を示すデータであり、再構成領域番号で指定された再構成領域が有するルックアップテーブルに書き込まれる。各再構成領域は、ルックアップテーブルに基づいて再構成される。
【００２４】
図２のように、再構成情報１、２、３、４及び５は、それぞれ再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４を節電状態にするための再構成情報である。再構成領域が節電状態に再構成されると、再構成領域への電源の供給が停止される。再構成情報１、２、３、４及び５の識別子は、それぞれＺ０、Ｚ１、Ｚ２、Ｚ３及びＺ４である。再構成情報１、２、３、４及び５の再構成領域番号は、それぞれ０、１、２、３及び４である。再構成情報１、２、３、４及び５の再構成データは、それぞれ再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４を節電するための再構成データである。以下、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４に対する節電をそれぞれ節電Ｚ０、Ｚ１、Ｚ２、Ｚ３及びＺ４と表記する。
【００２５】
再構成情報６及び７は、それぞれ再構成領域Ｒ０にシーケンス処理Ｓ１及びＳ２を設定するための再構成情報である。再構成情報６及び７の識別子は、それぞれＳ１及びＳ２である。再構成情報６及び７の再構成領域番号は、いずれも０である。再構成情報６及び７の再構成データは、それぞれシーケンス処理Ｓ１及びＳ２の再構成データである。シーケンス処理Ｓ１は、処理Ａ、Ｂ、Ｃ１及びＣ２から構成される。シーケンス処理Ｓ１の再構成データには、処理Ａ、Ｂ、Ｃ１及びＣ２が、処理Ａ、処理Ｂの順に実行され、その後に処理Ｃ１とＣ２とが並列に実行されるように、各処理の実行する順序が規定されている。また、シーケンス処理Ｓ１の終了後、シーケンス処理Ｓ２を実行することが規定されている。シーケンス処理Ｓ２は、処理Ｄ１、Ｄ２及びＤ３から構成される。シーケンス処理Ｓ２の再構成データには、処理Ｄ１、Ｄ２及びＤ３が並列に実行されるように規定されている。
【００２６】
再構成情報８、９、１０及び１１は、それぞれ再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に対して処理Ａ、Ｂ、Ｃ１及びＣ２を設定するための再構成情報である。再構成情報８、９、１０及び１１の識別子は、それぞれＡ、Ｂ、Ｃ１及びＣ２である。再構成情報８、９、１０及び１１の再構成領域番号は、それぞれ１、２、３及び４である。再構成情報８、９、１０及び１１の再構成データは、それぞれ処理Ａ、Ｂ、Ｃ１及びＣ２の再構成データである。
【００２７】
再構成情報１２、１３及び１４は、それぞれ再構成領域Ｒ１、Ｒ２及びＲ３に対して処理Ｄ１、Ｄ２及びＤ３を設定するための再構成情報である。再構成情報１２、１３及び１４の識別子は、それぞれＤ１、Ｄ２及びＤ３である。再構成情報１２、１３及び１４の再構成領域番号は、それぞれ１、２及び３である。再構成情報１２、１３及び１４の再構成データは、それぞれ処理Ｄ１、Ｄ２及びＤ３の再構成データである。
【００２８】
図１の説明に戻る。メモリ制御部２４は、外部のメモリ３０とのインターフェースであり、メモリ３０に記憶された再構成情報の読み出しを行う。メモリ３０は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の書換え可能なメモリ素子で構成される。
【００２９】
図１のように、再構成領域Ｒ０は、部分再構成領域２６の一部に設けられている。図１及び図２を参照して、再構成情報管理部２２は、再構成領域Ｒ０に対して、再構成情報１−１４のいずれかを設定する。再構成領域Ｒ０は、再構成情報１が設定されると、節電状態となるように再構成される。再構成領域Ｒ０は、再構成情報６が設定されると、シーケンス処理Ｓ１を実行するために再構成される。再構成領域Ｒ０は、再構成情報７が設定されると、シーケンス処理Ｓ２を実行するために再構成される。再構成領域Ｒ０は、再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々に対して、シーケンス処理Ｓ１及びＳ２を構成する処理Ａ、Ｂ、Ｃ１及びＣ２並びにＤ１、Ｄ２及びＤ３のいずれかを割り当てる。再構成領域Ｒ０は、再構成情報２、８及び１２のいずれかが設定されると、設定された再構成情報２、８及び１２のいずれかを再構成領域Ｒ１に設定する。再構成領域Ｒ０は、再構成情報３、９及び１３のいずれかが設定されると、設定された再構成情報３、９及び１３のいずれかを再構成領域Ｒ２に設定する。再構成領域Ｒ０は、再構成情報４、１０及び１４のいずれかが設定されると、設定された再構成情報４、１０及び１４のいずれかを再構成領域Ｒ３に設定する。再構成領域Ｒ０は、再構成情報５及び１１のいずれかが設定されると、設定された再構成情報５及び１１のいずれかを再構成領域Ｒ４に設定する。
【００３０】
再構成領域Ｒ１は、再構成情報２が設定されると、節電Ｚ１の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ１は、再構成情報８が設定されると、処理Ａの再構成データに基づいて再構成され、処理Ａを実行する。再構成領域Ｒ１は、再構成情報１２が設定されると、処理Ｄ１の再構成データに基づいて再構成され、処理Ｄ１を実行する。
【００３１】
再構成領域Ｒ２は、再構成情報３が設定されると、節電Ｚ２の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ２は、再構成情報９が設定されると、処理Ｂの再構成データに基づいて再構成され、処理Ｂを実行する。再構成領域Ｒ２は、再構成情報１３が設定されると、処理Ｄ２の再構成データに基づいて再構成され、処理Ｄ２を実行する。
【００３２】
再構成領域Ｒ３は、再構成情報４が設定されると、節電Ｚ３の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ３は、再構成情報１０が設定されると、処理Ｃ１の再構成データに基づいて再構成され、処理Ｃ１を実行する。再構成領域Ｒ３は、再構成情報１４が設定されると、処理Ｄ３の再構成データに基づいて再構成され、処理Ｄ３を実行する。
【００３３】
再構成領域Ｒ４は、再構成情報５が設定されると、節電Ｚ４の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ４は、再構成情報１１が設定されると、処理Ｃ２の再構成データに基づいて再構成され、処理Ｃ２を実行する。
【００３４】
図３を参照して、制御部２０、再構成情報管理部２２及び部分再構成領域２６の動作の一例を説明する。図３は、実施例１に係る制御部２０、再構成情報管理部２２並びに再構成領域Ｒ０及びＲ１の動作を示すシーケンス図である。図３において、縦線は左から順に制御部２０、再構成情報管理部２２並びに再構成領域Ｒ０及びＲ１を示し、一方から他方へ向かう横線矢印は一方から他方への動作を示し、上から下へ時間が進むとする。なお、図３では、再構成情報管理部２２がメモリ制御部２４を介してメモリ３０から再構成情報を読み出す動作については省略している。以下、再構成情報１−１４による再構成を、識別子を用いて簡略して表記する。例えば、再構成情報１による再構成を、識別子Ｚ０を用いて、再構成Ｚ０と表記する。
【００３５】
図３のように、外部のＣＰＵ等が制御部２０にシーケンス処理Ｓ１及びＳ２を指示する。制御部２０は再構成情報管理部２２にシーケンス処理Ｓ１の実行を指示する。再構成情報管理部２２は、識別子がＳ１である再構成情報６をメモリ３０から読み出す。再構成情報管理部２２は、再構成情報６を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成Ｓ１を実行する。再構成情報６の再構成データには、再構成領域Ｒ１に対して、再構成Ａ、処理Ａ、再構成Ｚ１及び節電Ｚ１を順に実行させることが記されている。
【００３６】
再構成領域Ｒ０は、再構成Ａを実行するために、再構成情報８を再構成情報管理部２２に要求する。再構成情報管理部２２は、識別子がＡである再構成情報８をメモリ３０から読み出す。再構成情報管理部２２は、再構成情報８を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成情報８の再構成領域番号が１であることを確認して、再構成領域Ｒ１に再構成情報８を設定する。再構成領域Ｒ１は、再構成Ａを実行する。再構成領域Ｒ１は、再構成Ａの終了を再構成領域Ｒ０に通知する。再構成領域Ｒ０は、再構成領域Ｒ１に処理Ａの開始を指示する。再構成領域Ｒ１は、処理Ａの実行後、処理Ａの終了を再構成領域Ｒ０に通知する。
【００３７】
再構成領域Ｒ０は、再構成Ｚ１を実行するために、再構成情報２を再構成情報管理部２２に要求する。再構成情報管理部２２は、識別子がＺ１である再構成情報２をメモリ３０から読み出す。再構成情報管理部２２は、再構成情報２を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成情報２の再構成領域番号が１であることを確認して、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成Ｚ１を実行する。再構成領域Ｒ１は、再構成Ｚ１の終了を再構成領域Ｒ０に通知する。再構成領域Ｒ０は、再構成領域Ｒ１に節電Ｚ１の開始を指示する。再構成領域Ｒ１は、節電Ｚ１の実行後、節電Ｚ１の終了を再構成領域Ｒ０に通知する。
【００３８】
再構成領域Ｒ０は、シーケンス処理Ｓ１を構成する最後の処理が終了すると、制御部２０にシーケンス処理Ｓ１の終了を通知する。制御部２０は、シーケンス処理Ｓ１の次のシーケンス処理であるシーケンス処理Ｓ２を再構成情報管理部２２に設定する。
【００３９】
図４を参照して、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４の動作の一例を説明する。図４は、実施例１に係る再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４の動作を示すタイミングチャートであって、制御部２０が外部のＣＰＵ等からシーケンス処理Ｓ１及びＳ２を指示された場合の一例を示している。図４において、上から順に再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４の動作を示しており、左から右へ時間が進むとする。時刻ｔ０−ｔ１８は各動作の開始又は終了のタイミングである。
【００４０】
以下、時刻ｔ０から順に再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４の動作を説明する。図４のように、時刻ｔ０において、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４は、節電状態である。時刻ｔ１において、再構成情報管理部２２は、再構成領域Ｒ０に再構成情報６を設定する。再構成領域Ｒ０は、再構成Ｓ１を実行する。
【００４１】
時刻ｔ２において、再構成領域Ｒ０は、再構成情報６の再構成データに基づいて、シーケンス処理Ｓ１を開始する。再構成領域Ｒ０は、シーケンス処理Ｓ１の実行中、再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に対して、再構成、処理及び節電のいずれかを設定する。時刻ｔ３において、再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報８を設定する。再構成領域Ｒ１は、再構成Ａを実行する。
【００４２】
時刻ｔ４において、再構成領域Ｒ１は、再構成領域Ｒ０に再構成Ａの終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ１に処理Ａの実行の開始を指示する。再構成領域Ｒ１は、処理Ａを実行する。再構成領域Ｒ１の処理Ａの実行と並行して、再構成領域Ｒ０は、再構成領域Ｒ２に再構成情報９を設定する。再構成領域Ｒ２は、再構成Ｂを実行する。時刻ｔ５において、再構成領域Ｒ２は、再構成領域Ｒ０に再構成Ｂの終了を通知する。
【００４３】
時刻ｔ６において、再構成領域Ｒ１は、再構成領域Ｒ０に処理Ａの終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ２に処理Ｂの実行の開始を指示する。再構成領域Ｒ２は、処理Ｂを実行する。再構成領域Ｒ２の処理Ｂの実行と並行して、再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成Ｚ１を実行する。
【００４４】
時刻ｔ７において、再構成領域Ｒ１は、再構成領域Ｒ０に再構成Ｚ１の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ１に節電Ｚ１の実行の開始を指示する。再構成領域Ｒ１は、節電Ｚ１を実行する。再構成領域Ｒ０は、再構成領域Ｒ１の節電Ｚ１の実行と並行して、再構成領域Ｒ３に再構成情報１０を設定する。再構成領域Ｒ３は、再構成Ｃ１を実行する。
【００４５】
時刻ｔ８において、再構成領域Ｒ３は、再構成領域Ｒ０に再構成Ｃ１の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ４に再構成情報１１を設定する。再構成領域Ｒ４は、再構成Ｃ２を実行する。時刻ｔ９において、再構成領域Ｒ４は、再構成領域Ｒ０に再構成Ｃ２の終了を通知する。
【００４６】
時刻ｔ１０において、再構成領域Ｒ２は、再構成領域Ｒ０に処理Ｂの終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ３及びＲ４に、それぞれ処理Ｃ１及びＣ２の実行の開始を指示する。再構成領域Ｒ３及びＲ４は、それぞれ処理Ｃ１及びＣ２を開始する。再構成領域Ｒ０は、再構成領域Ｒ３及びＲ４の処理Ｃ１及びＣ２の実行と並行して、再構成領域Ｒ２に再構成情報１３を設定する。再構成領域Ｒ２は、再構成Ｄ２を実行する。
【００４７】
時刻ｔ１１において、再構成領域Ｒ２は、再構成領域Ｒ０に再構成Ｄ２の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報１２を設定する。再構成領域Ｒ１は、再構成Ｄ１を実行する。時刻ｔ１２において、再構成領域Ｒ１は、再構成領域Ｒ０に再構成Ｄ１の終了を通知する。
【００４８】
時刻ｔ１３において、再構成領域Ｒ３及びＲ４は、それぞれ再構成領域Ｒ０に処理Ｃ１及びＣ２の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ４に再構成情報５を設定する。再構成領域Ｒ４は、再構成Ｚ４を実行する。
【００４９】
時刻ｔ１４において、再構成領域Ｒ４は、再構成領域Ｒ０に再構成Ｚ４の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ４に節電Ｚ４の実行の開始を指示する。再構成領域Ｒ０は、再構成領域Ｒ４の節電Ｚ４の実行と並行して、再構成領域Ｒ３に再構成情報１４を設定する。再構成領域Ｒ３は、再構成Ｄ３を実行する。
【００５０】
時刻ｔ１５において、再構成領域Ｒ３は、再構成領域Ｒ０に再構成Ｄ３の終了を通知する。再構成領域Ｒ０は、シーケンス処理Ｓ１の終了を制御部２０に通知する。時刻ｔ１６において、再構成情報管理部２２は、再構成領域Ｒ０に再構成情報７を設定する。再構成領域Ｒ０は、再構成Ｓ２を実行する。
【００５１】
時刻ｔ１７において、再構成領域Ｒ０は、再構成情報７の再構成データに基づいて、シーケンス処理Ｓ２を開始する。再構成領域Ｒ０は、シーケンス処理Ｓ２の実行中、再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に対して、再構成、処理及び節電のいずれかを設定する。時刻ｔ１７において、シーケンス処理Ｓ２の処理Ｄ１、Ｄ２及びＤ３を実行するための再構成Ｄ１、Ｄ２及びＤ３は終了している。よって、再構成領域Ｒ０は、再構成領域Ｒ１、Ｒ２及びＲ３に処理Ｄ１、Ｄ２及びＤ３の実行の開始を指示する。再構成領域Ｒ１、Ｒ２及びＲ３は処理Ｄ１、Ｄ２及びＤ３を開始する。
【００５２】
時刻ｔ１８において、再構成領域Ｒ１、Ｒ２及びＲ３は処理Ｄ１、Ｄ２及びＤ３の終了を再構成領域Ｒ０に通知する。再構成領域Ｒ４は節電Ｚ４の終了を再構成領域Ｒ０に通知する。以上で、シーケンス処理Ｓ１及びＳ２の動作を終了する。
【００５３】
以上説明したように、実施例１によれば、プログラマブル論理回路装置１００は、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４は素子間の接続の変更により再構成される回路を備え、管理領域である再構成領域Ｒ０は複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々に対して、実行させる処理を割り当てて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々が実行する処理の状態に基づいて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４を選択的に再構成して節電状態にする。例えば、図４のように、再構成領域Ｒ０は、再構成領域Ｒ１を処理Ａの終了後に節電状態にする。また、再構成領域Ｒ０は、再構成領域Ｒ４を処理Ｃ２の終了後に節電状態にする。よって、無駄な電力の消費が抑制されて、節電効率が向上する。
【００５４】
実施例１において、管理領域である再構成領域Ｒ０は、部分再構成領域２６の一部に設けられている例を説明した。これにより、例えば部分再構成領域２６の外部にある制御部２０等に管理領域を設ける場合に比べて、節電状態にするための制御の遅延が抑制されて、再構成領域はすみやかに節電状態になる。よって、節電効率が向上する。
【００５５】
実施例１において、再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に割り当てられる処理は、実行する順序が規定された複数の処理から構成されるシーケンス処理の一部であることを説明した。例えば、図４のように、シーケンス処理Ｓ１を構成する処理Ａ、Ｂ、Ｃ１及びＣ２は、それぞれ再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に割り当てられる。この場合、処理を実行している再構成領域以外の再構成領域は無駄な電力を消費してしまう。そこで、例えば、図４において再構成領域Ｒ０が再構成領域Ｒ１を処理Ａの終了後に節電状態とするように、処理の状態に基づいて再構成領域を節電状態にする。よって、無駄な電力の消費が抑制されて、節電効率が向上する。
【００５６】
実施例１において、シーケンス処理は、例えば、画像情報に対する処理であることを説明した。シーケンス処理は、画像情報以外の他の情報に対する処理でもよい。画像情報に対する処理を行う画像処理装置がプログラマブル論理回路装置１００を有するようにしてもよい。これにより、画像情報に対する処理を実行する画像処理装置の節電効率が向上する。
【００５７】
図４において、再構成領域Ｒ３及びＲ４がそれぞれ処理Ｃ１及びＣ２を終了した後、再構成領域Ｒ０が再構成領域Ｒ４を節電状態にする例を説明した。このとき、再構成領域Ｒ０が再構成領域Ｒ３を節電状態としないのは、その後に再構成領域Ｒ３が処理Ｄ３を実行するための再構成Ｄ３を実行するためである。このように、再構成領域が処理を終了した後であっても、再構成領域が次に行う再構成又は処理の有無に基づいて再構成領域を節電状態とするか否かを判定して、その判定により再構成領域を選択的に再構成して節電状態にするようにしてもよい。これにより、処理効率への影響が抑制されて、節電効率が向上する。
【実施例２】
【００５８】
図５を参照して、実施例２に係るプログラマブル論理回路装置の構成を説明する。図５は、実施例２に係るプログラマブル論理回路装置２００の構成を示すブロック図である。図５において、図１の構成と同一の構成には同一の符号を付して、説明を省略する。
【００５９】
図５のように、プログラマブル論理回路装置２００は、制御部２０、再構成情報管理部２２、メモリ制御部２４、部分再構成領域２６、タイマ部３２及びタイマカウント部３４を有する。プログラマブル論理回路装置２００は、プログラマブル論理回路装置１００と比較して、タイマ部３２及びタイマカウント部３４を有する点が異なる。
【００６０】
図５のように、タイマ部３２は、制御部２０からタイマ周期が設定される。タイマ部３２は、タイマ周期毎に、タイマカウント部３４に時間刻みを通知する。再構成領域Ｒ０は、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４が節電を開始したとき、タイマカウント部３４に時間刻みのカウント開始を指示する。再構成領域Ｒ０は、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４が節電を終了したとき、タイマカウント部３４に時間刻みのカウント終了を指示する。タイマカウント部３４は、再構成領域Ｒ０の指示に基づいて、時間刻みをカウントする。タイマカウント部３４は、カウントした値とタイマ周期とに基づいて、節電時間を算出して、節電時間を例えば外部のＣＰＵ等に出力する。
【００６１】
図６を参照して、部分再構成領域２６、タイマ部３２及びタイマカウント部３４の動作の一例を説明する。図６は、再構成領域Ｒ０及びＲ１、タイマ部３２並びにタイマカウント部３４の動作を示すシーケンス図である。図６では、再構成領域Ｒ１が節電状態であるときの節電時間を算出する場合の動作を示しており、再構成領域Ｒ１に再構成Ｚ１が設定されているとする。図６において、縦線は左から順に再構成領域Ｒ０及びＲ１、タイマカウント部３４並びにタイマ部３２を示し、一方から他方へ向かう横線矢印は一方から他方への動作を示し、上から下へ時間が進むとする。
【００６２】
図６のように、タイマカウント部３４は、タイマ部３２からタイマ周期毎に時間刻みの通知を受けている。再構成領域Ｒ０は、再構成領域Ｒ１に節電Ｚ１の開始と、タイマカウント部３４への時間刻みのカウントの開始とを指示する。再構成領域Ｒ１は、節電Ｚ１を開始する。タイマカウント部３４は時間刻みのカウントを開始する。再構成領域Ｒ１は、再構成領域Ｒ０に節電Ｚ１の終了を通知する。再構成領域Ｒ０は、節電Ｚ１の終了の通知を受けて、タイマカウント部３４への時間刻みのカウントの終了を指示する。タイマカウント部３４は、時間刻みのカウントを終了する。タイマカウント部３４は、カウントした値とタイマ周期とに基づいて、節電時間を算出する。
【００６３】
以上説明したように、実施例２によれば、プログラマブル論理回路装置２００は、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４が節電状態である時間を計測するタイマカウント部３４を有する。これにより、節電時間が可視化されるため、ユーザは節電時間を容易に認識する。
【００６４】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６５】
２０  制御部
２２  再構成情報管理部
２４  メモリ制御部
２６  部分再構成領域
３０  メモリ
３２  タイマ部
３４  タイマカウント部
１００、２００  プログラマブル論理回路装置
Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４  再構成領域
【図１】
2011199639.tif 000003
【図２】
2011199639.tif 000004
【図３】
2011199639.tif 000005
【図４】
2011199639.tif 000006
【図５】
2011199639.tif 000007
【図６】
2011199639.tif 000008