(57)【要約】【課題】製造工程において高温で短時間のアニールを可能にすることにより、イオン注入の工程が不要なＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮヘテロ接合のオーミック電極を備える電子デバイスを提供する。【解決手段】  電子デバイスは、ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、前記ワイドバンドギャップ化合物半導体層は、ＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなるようにする。【選択図】図２
2011187685.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、
前記ワイドバンドギャップ化合物半導体層は、ＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、
前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなることを特徴とする電子デバイス。
【請求項２】
前記化合物半導体バリア層は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる層であることを特徴とする請求項１記載の電子デバイス。
【請求項３】
前記オーミック層は、Ａｌからなる層であることを特徴とする請求項１または請求項２に記載の電子デバイス。
【請求項４】
前記オーミック電極は、前記オーミック層上にＡｕからなる酸化防止層をさらに備えることを特徴とする請求項１〜請求項３のいずれか１つに記載の電子デバイス。
【請求項５】
前記オーミック電極は、前記オーミック層と前記酸化防止層との間に、Ｍｏからなる相互拡散防止層をさらに備えることを特徴とする請求項１〜請求項４のいずれか１つに記載の電子デバイス。
【請求項６】
前記化合物半導体バリア層の厚みは、１０ｎｍ〜５０ｎｍであることを特徴とする請求項１〜請求項5のいずれか１つに記載の電子デバイス。
【請求項７】
前記化合物半導体バリア層がノンドープであることを特徴とする、請求項１〜請求項６のいずれか１つに記載の電子デバイス。
【請求項８】
化合物半導体チャネル層ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）と、化合物半導体バリア層ＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなるワイドバンドギャップ化合物半導体層上に、Ｚｒからなる密着層を積層し、前記密着層上にオーミック層を積層した後、アニールすることを特徴とするオーミック電極形成方法。
【請求項９】
前記アニールの温度は８５０℃〜１０００℃であることを特徴とする請求項８に記載のオーミック電極形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーミック電極を含む電子デバイス及びそのオーミック電極の形成方法に関する。
【背景技術】
【０００２】
一般的に、ダイヤモンド、炭化ケイ素（ＳｉＣ）、硫セレン化亜鉛（ＺｎＳＳｅ）系半導体、及び、ＩＩＩ−Ｖ族窒化物系半導体等は、ワイドバンドギャップ化合物半導体として知られている。これらのワイドバンドギャップ化合物半導体は、赤色レーザ及びＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）に使用されるＩｎＧａＡｌＰ／ＧａＡｓ系半導体よりも広いバンドギャップを有するため、青色レーザ用材料、青色発光ダイオード用材料、並びに、大電力及び高温条件下での使用に耐え得る電子デバイス用材料等への応用が期待されている。
【０００３】
上記したワイドバンドギャップ化合物半導体の中でも特に、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、及び、窒化インジウムガリウム（ＩｎＧａＮ）等を含むＩＩＩ−Ｖ族窒化物系半導体は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、及び、インジウム（Ｉｎ）等のＩＩＩ族（第１３族）元素の割合を変更することで、容易にバンドギャップ（１．８ｅＶ〜６．２ｅＶ）を調整できる。そのため、青色レーザ、青色発光ダイオード、及び、大電力用の電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＦＥＴ）等の電子デバイスに対してＩＩＩ−Ｖ族窒化物系半導体を応用する技術の開発が進められている。
【０００４】
ＧａＮは絶縁破壊電界や飽和電子速度等の優れた特性を持っていることに加え、ＧａＮをチャネル層に用いたＨＥＭＴ（ＨｉＧｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）は、ＡｌＧａＮ／ＧａＮへテロ界面に高濃度の二次元電子ガスを形成できることから、次世代の衛星通信、移動体通信基地局等に用いられる高出力高周波素子等の情報通信用デバイスとして期待されている。今後も情報通信分野において、更なる情報通信量の増加は確実であり、使用されるデバイスの一層の高出力化が必要である。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴを高出力化するためにはＧａＮよりも絶縁破壊電界が高い材料をチャネル層に用いて高耐圧化することが有効である。
【０００５】
ＡｌＮはＧａＮに比べて、約２倍のバンドギャップをもち、そのため絶縁破壊電界も約４倍高い上、ドレイン電流に影響を与える電子飽和速度はＧａＮとほぼ同等である。このため、高Ａｌ組成のＡｌＧａＮをチャネル層に用いることにより、ドレイン電流を減少させずに高耐圧化を実現することができる。また、ＡｌＧａＮがＧａＮよりも熱伝導性がよいことや、さらに放熱性のよいＡｌＮ基板を使用するときに、チャネル層ＡｌＧａＮと格子定数のマッチングがよいことから、より高温で動作するデバイスを得ることができる。しかし、この構造では、チャネル層にＡｌ組成がより高いＡｌＧａＮを用いる必要があり、それによってオーミックコンタクト抵抗が大きく増大するという問題がある。したがってＡｌＧａＮをチャネル層に用いた構造のオーミック電極のコンタクト抵抗を低減するための技術が必要である。
【０００６】
例えば、非特許文献１では、サファイア基板の上に、ＡｌｘＧａ１−ｘＮチャネル層、ＡｌｙＧａ１−ｙＮバリア層を形成した後、ＡｌｙＧａ１−ｙＮバリア層にＳｉイオン注入ドーピングを行い、その上にオーミック電極を形成した電子デバイスが開示されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  ＬＥＴＴＥＲＳ  ９２，  ２６３５０２  （２００８）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
非特許文献１の方法によれば、Ｓｉイオン注入ドーピングを適用することで、Ｓｉイオン注入ドーピングを適用しない場合に比べ、コンタクト抵抗が大きく低減され、電流が大幅に増加している。しかしながら、この方法では電子デバイス製造過程において、イオン注入という特殊な工程が増えるという問題がある。
【０００９】
本発明の目的は、その製造工程において、イオン注入の工程が不要なＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮヘテロ接合のオーミック電極を備える電子デバイス、及び、そのオーミック電極形成方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る電子デバイスは、ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、前記ワイドバンドギャップ化合物半導体層は、ＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなる化合物半導体バリア層とＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる化合物半導体チャネル層からなり、前記オーミック電極は、前記化合物半導体バリア層上に密着層が積層され、前記密着層上にオーミック層が積層されて形成された電極であり、前記密着層はＺｒからなることを特徴としている。
【００１１】
また、本発明に係る電子デバイスは、前記化合物半導体バリア層はＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる層であることを特徴としている。
【００１２】
また、本発明に係る電子デバイスは、前記オーミック層は、Ａｌからなる層であることを特徴としている。
【００１３】
また、本発明に係る電子デバイスは、前記オーミック電極は、前記オーミック層上にＡｕからなる酸化防止層をさらに備えることを特徴としている。
【００１４】
また、本発明に係る電子デバイスは、前記オーミック電極は、前記オーミック層と前記酸化防止層との間に、Ｍｏからなる相互拡散防止層をさらに備えることを特徴としている。
【００１５】
また、本発明に係る電子デバイスは、前記化合物半導体バリア層の厚みは、１０ｎｍ〜５０ｎｍであることを特徴としている。
【００１６】
また、本発明に係る電子デバイスは、前記化合物半導体バリア層がノンドープであることを特徴としている。
【００１７】
また、本発明に係るオーミック電極形成方法は、化合物半導体チャネル層ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）と、化合物半導体バリア層ＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）からなるワイドバンドギャップ化合物半導体層上に、Ｚｒからなる密着層を積層し、前記密着層上にオーミック層を積層した後、アニールすることを特徴としている。
【００１８】
また、本発明に係るオーミック電極形成方法は、前記アニールの温度は８５０℃〜１０００℃であることを特徴としている。
【発明の効果】
【００１９】
本発明によれば、その製造工程において、イオン注入の工程が不要なＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮヘテロ接合のオーミック電極を備える電子デバイス、及びオーミック電極を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る電子デバイスの断面図である。
【図２】オーミック電極であるソース電極の構成を示す断面図である。
【図３】オーミック電極の形成方法の一例を示す図である。
【図４】全抵抗Ｒｔ０の測定方法の一例について説明するための図である。
【図５】オーミック電極のコンタクト抵抗Ｒｃとアニール温度との関係を示すグラフである。
【発明を実施するための形態】
【００２１】
以下の説明及び図面においては、同一の部品には同一の参照符号及び名称を付してある。それらの機能も同様である。したがって、説明が重複するところは、省略して記載する。
【００２２】
図１は、本発明の一実施の形態に係る電子デバイス１００の断面図である。図１に示した電子デバイス１００は、電界効果トランジスタ（ＦＥＴ）である。電子デバイス１００は、基板１０上に化合物半導体チャネル層１４が形成され、化合物半導体チャネル層１４上に化合物半導体バリア層１６が形成されている。
【００２３】
基板１０としては、基板１０表面に化合物半導体チャネル層１４及び化合物半導体バリア層１６を形成可能な結晶であれば特に限定されないが、例えば、シリコン（Ｓｉ）基板、サファイア基板、ＳｉＣ基板、及び、ＧａＮ基板等を使用できる。基板１０の厚みとしては、当該分野において一般的な厚みであれば特に限定されない。基板１０のサイズは、ＦＥＴの用途等に応じて適宜設定すればよい。
【００２４】
化合物半導体チャネル層１４は、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる層である。化合物半導体チャネル層１４の厚みとしては、当該分野において一般的な厚みであれば特に限定されない。
【００２５】
このように化合物半導体チャネル層１４にＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）からなる層を使用することによって、ドレイン電流を減少させずに高耐圧化を実現することができる優れた電子デバイス１００を確実に得ることができる。また、ＧａＮに比べてより高温で動作する電子デバイス１００を得ることができる。
【００２６】
化合物半導体バリア層１６には、化合物半導体チャネル層１４よりもバンドギャップの大きい材料が使用されることが好ましい。化合物半導体バリア層１６には、例えば、ＩＩＩ−Ｖ族窒化物系半導体等からなる層を使用できるが、ＩｎａＡｌｂＧａｃＢｄＮ（ａ＋ｂ＋ｃ＋ｄ＝１，０≦ａ，ｂ，ｃ，ｄ≦１）からなる層であればよい。さらにはＩｎｉＡｌｊＧａｋＮ（ｉ＋ｊ＋ｋ＝１，０≦ｉ≦１，０＜ｊ≦１，０≦ｋ＜１）が好ましく、特には、ＡｌＸＧａ１−ＸＮ（０＜ｘ≦１）からなる層であることが好ましい。
【００２７】
このように、上記の化合物半導体バリア層１６を使用することによって、大電力及び高温条件下での使用に耐え得る優れた電子デバイス１００をより一層確実に得ることができる。
【００２８】
本実施の形態では、化合物半導体バリア層１６として、ノンドープのＡｌＸＧａ１−ＸＮ（０＜ｘ≦１）からなる層を使用する。化合物半導体バリア層１６の厚みとしては、当該分野において一般的な厚みであれば特に限定されないが、１０ｎｍ〜５０ｎｍであることが好ましい。化合物半導体バリア層１６の厚みが上記数値範囲の値であることによって、大電力及び高温条件下での使用に耐え得る優れた電子デバイス１００を更に確実に得ることができる。なお、基板１０と化合物半導体チャネル層１４との間には、バッファ層（図示せず。）を設けてもよい。バッファ層としては、当該分野において一般的に使用されるものであれば特に限定されないが、例えば、ＡｌＧａＮ層又はＧａＮ系超格子層等を使用できる。
【００２９】
化合物半導体バリア層１６の表面には、ソース電極１８及びドレイン電極２０が互いに間隔を隔てて形成されるとともに、ソース電極１８及びドレイン電極２０の間にはゲート電極２２が形成される。ソース電極１８及びドレイン電極２０は化合物半導体バリア層１６に対してオーミック特性を示すオーミック電極であり、ゲート電極２２はショットキー電極である。ソース電極１８及びドレイン電極２０の構成については後述する。ゲート電極２２の構成材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、例えば、Ｎｉ、Ａｕ、及び白金（Ｐｔ）、Ｐｄ等を使用できる。
【００３０】
上記したように、ＦＥＴのような電子デバイスでは、２次元電子ガス（２ＤＥＧ（Ｔｗｏ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）を形成するために、化合物半導体チャネル層１４（本実施の形態では、ＡｌＹＧａ１−ＹＮ（０＜ｙ≦１）からなる層）上に、ＡｌＧａＮよりもバンドギャップの大きい化合物半導体バリア層１６（本実施の形態では、ＡｌＸＧａ１−ＸＮ（０＜ｘ≦１）からなる層）を形成し、この化合物半導体バリア層１６上に、オーミック電極を形成する必要がある。
【００３１】
基板１０、化合物半導体チャネル層１４、及び、化合物半導体バリア層１６におけるソース電極１８の下方部分には、基板１０、化合物半導体チャネル層１４、及び、化合物半導体バリア層１６を貫通するバイアホール２４が形成される。このバイアホール２４には、後述する裏面パッド電極２６を構成する金属材料が充填される。
【００３２】
基板１０の化合物半導体チャネル層１４及び化合物半導体バリア層１６とは反対側の面（以下「裏面」と記す。）には、バイアホール２４を介してソース電極１８と電気的に接続される裏面パッド電極２６が形成される。裏面パッド電極２６を構成する金属材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、Ｔｉ、ニッケル（Ｎｉ）、及び、Ａｕ等を使用できる。このように、バイアホール２４を形成して電極の１つを基板１０の裏面に形成できるようにすることで、電子デバイス１００を大きくすることなく電極の面積を大きくすることができる。これによって、大面積では良好な結晶を得ることが困難なワイドバンドギャップ化合物半導体を使用する電子デバイス１００において重要な課題である装置の小型化をより一層達成し易くなる。また、放熱効果に優れ、耐熱性に優れる電子デバイスを得ることができる。裏面パッド電極２６は、Ａｕ線又はダイボンドペースト等によって外部回路（図示せず。）と接続される。
【００３３】
化合物半導体バリア層１６の表面全体には、更に、ソース電極１８、ドレイン電極２０、及び、ゲート電極２２を覆うように、電界強度を高くするための高誘電体膜２８が形成される。高誘電体膜２８の構成材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、比誘電率（ε）が２以上の材料であることが好ましい。高誘電体膜２８には、例えば、特開２００６−１２８６４６号公報に開示される酸化チタン（ＴｉＯ２；ε＝８０）、酸化ハフニウム（ＨｆＯ２；ε＝２５）、及び、窒化ケイ素（ＳｉＮ２；ε＝７．５）等を使用できる。
【００３４】
高誘電体膜２８におけるドレイン電極２０及びゲート電極２２の上方部分には、貫通孔３０，３２がそれぞれ形成される。この貫通孔３０，３２には、後述する表面パッド電極３４を構成する金属材料が充填される。
【００３５】
高誘電体膜２８の表面には、貫通孔３０，３２を介してドレイン電極２０及びゲート電極２２とそれぞれ電気的に接続される表面パッド電極３４が形成される。表面パッド電極３４を構成する金属材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、Ａｌ等を使用できる。
【００３６】
［オーミック電極］
図２は、オーミック電極であるソース電極１８の構成を示す断面図である。以下、オーミック電極を代表してソース電極１８について説明するが、ドレイン電極２０もソース電極１８と同様の構成を有する。図２を参照して、ソース電極１８は、密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６を含む。密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６は、化合物半導体バリア層１６側からこの順に積層される。
【００３７】
密着層４０は、オーミック層４２と、化合物半導体バリア層１６とを密着させることで、化合物半導体バリア層１６からのオーミック層４２の剥離を防止する機能を有する。密着層４０はまた、オーミック層４２を構成する金属が、化合物半導体バリア層１６内に拡散しすぎないようにする拡散阻害層としての機能も有する。密着層４０の構成材料には、Ｚｒが使用される。このように、密着層４０の構成材料としてＺｒが使用されるので、高温短時間のアニールによっても、オーミック接触を得ることが可能な、優れた熱安定性を有するオーミック電極を得ることができる。
【００３８】
オーミック層４２の構成材料としては、オーミック電極として使用される低抵抗の金属であれば特に限定されないが、Ａｌ及びＡｕ等を使用できる。これらの中でも、Ａｌを使用することが特に好ましい。このように、オーミック層４２がＡｌからなる層であると、オーミック電極形成時におけるアニール温度及びアニール時間の制御をより一層容易に行なうことができる。また、Ａｌは拡散の程度が小さいので、オーミック層４２を構成する金属材料の拡散によって生じる電極の性能劣化を防ぐことができる。
【００３９】
相互拡散防止層４４は、オーミック層４２と酸化防止層４６との相互拡散を防止する機能を有する。このように、相互拡散防止層４４がオーミック層４２と酸化防止層４６との間に設けられることによって、例えば、アニール時等において、Ａｌからなるオーミック層４２と、Ａｕからなる酸化防止層４６とが相互拡散を起こすことが防止でき、電極金属として不適切な合金が形成されることを防ぐことができる。相互拡散防止層４４の構成材料としては、Ａｌ及びＡｕよりも融点の高いものが好ましいが、モリブデン（Ｍｏ）及びニオブ（Ｎｂ）が好ましく、特にＭｏが好ましい。Ｍｏ及びＮｂは、Ａｌ及びＡｕのみでなくＴｉ及びＮｉよりも高融点であるため、Ｔｉ及びＮｉを相互拡散防止層として使用する場合と比較して、より一層確実にオーミック層４２と酸化防止層４６との相互拡散を防止することができる。
【００４０】
酸化防止層４６は、オーミック層４２が、例えば、Ａｌ等の酸化されやすい金属からなる場合に、オーミック層４２の酸化を防ぐ機能を有する。酸化防止層４６が設けられることで、例えば、外部回路とのボールボンディング時に接着不良が生じる等のＦＥＴ製造工程時に生じる不良を低減させることができる。酸化防止層４６の構成材料としては、酸化されにくいものが好ましく、特には、酸化されるおそれのないＡｕが好ましい。このように、酸化防止層４６がＡｕからなる層であると、オーミック層の酸化をより一層確実に防ぐことができる。
【００４１】
上記した密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６の厚みとしては、当該分野において一般的な厚みであれば特に限定されず、低いオーミック抵抗が得られるように適宜設定されればよい。
【００４２】
［電子デバイス１００の製造方法］
電子デバイス１００の製造方法の一例としては、まず、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等の公知の結晶成長技術によって、基板１０（例えばＳｉ基板）上に、化合物半導体チャネル層１４及び化合物半導体バリア層１６をこの順に積層させる。次いで、後述するオーミック電極の製造方法に従って、化合物半導体バリア層１６上にソース電極１８及びドレイン電極２０を形成した後、蒸着法等の公知の方法によってゲート電極２２を形成する。
【００４３】
ゲート電極２２の形成後、基板１０を研磨して１００μｍ程度まで薄くした後、基板１０側からバイアホール２４を形成する。バイアホール２４の形成方法としては、例えば、特開２００４−３６３５６３号公報、特開２００１−１６０５４号公報、特開平１１−１５０１２７号公報、及び、特表２００４−５３０２８９号公報等に開示される公知の方法を使用できる。
【００４４】
バイアホール２４の形成後、基板１０の裏面に、例えば、蒸着法によって、Ｔｉ、Ｎｉ、及び、Ａｕをこの順に積層させた後、低温でアニールすることによって裏面パッド電極２６を形成する。この場合、Ｎｉは、ＴｉとＡｕの接着性を強くし、Ａｕの剥離を防止するために使用される。また、金メッキによってＡｕ膜を形成することで裏面パッド電極２６を形成してもよい。このように、裏面パッド電極２６をＡｕ膜とすることによって、バイアホール２４がＡｕによって充填されるので、放熱効果をより一層高めることができる。裏面パッド電極２６の形成後、蒸着法及びフォトリソグラフィー等の公知の方法によって、ソース電極１８、ドレイン電極２０及びゲート電極２２の上にＡｌの電極パターンを形成することで、ソース電極１８と裏面パッド電極２６とをバイアホール２４を介して電気的に接続させる。
【００４５】
次いで、例えば、スパッタリング法によって、化合物半導体バリア層１６の表面全体に、ソース電極１８、ドレイン電極２０及びゲート電極２２を覆うように高誘電体膜２８を形成した後、フォトリソグラフィー法及びウェットエッチング法等の公知の方法によってパターニングすることで貫通孔３０，３２を形成する。
【００４６】
貫通孔３０，３２の形成後、例えば、真空蒸着法によって高誘電体膜２８表面にＡｌを製膜後、フォトリソグラフィー法及びウェットエッチング法等の公知の方法によってパターニングすることで表面パッド電極３４を形成する。
【００４７】
最後に、裏面パッド電極２６をＡｕ線又はダイボンドペースト等によって外部回路（図示せず。）と接続するとともに、表面パッド電極３４をＡｌ線等によって外部回路（図示せず。）と接続する。
【００４８】
上述のようにして製造された電子デバイス１００において、基板１０とソース電極１８及びドレイン電極２０とは、化合物半導体チャネル層１４によって電気的に分離されている。すなわち、化合物半導体チャネル層１４とワイドバンドギャップ化合物半導体バリア層１６との界面に電子ポテンシャルの谷が形成され、その谷に閉じ込められた電子（２次元電子ガス（２ＤＥＧ））によってソース電極１８からドレイン電極２０に電流が流れるが、基板１０側には電流が流れない。
【００４９】
［オーミック電極の形成方法］
図３は、オーミック電極の形成方法の一例を示す図である。図３（ａ）に示すように、オーミック電極の形成方法の一例としては、まず、化合物半導体チャネル層１４上に形成された化合物半導体バリア層１６表面に、一定膜厚のフォトレジスト５０を塗布する。フォトレジスト５０の膜厚は、所望のオーミック電極の厚みよりも大きくなるようにする。次いで、コンタクトアライナー又はステッパーを用いて、所望の電極パターンが形成されたフォトマスクを介してフォトレジスト５０表面を露光する。露光後、現像液に浸すことで現像を行ない、オーミック電極を形成する部分のフォトレジスト５０を除去する。
【００５０】
次に図３（ｂ）に示すように、ＥＢ（Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ）蒸着機等によって、フォトレジスト５０及び化合物半導体バリア層１６表面に対し、Ｚｒからなる密着層４０を形成し、さらに、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６を、それぞれ所望の厚みとなるように、この順で蒸着して積層する。なお、各層の厚みは、水晶振動子膜厚計で測定した蒸着レートと、蒸着時間（積算時間）との積によって求めることができる。
【００５１】
次に図３（ｃ）に示すように、各層の積層後、アセトン又は剥離液に浸けることでフォトレジスト５０を溶解し、フォトレジスト５０及びフォトレジスト５０上に積層された金属層を除去する。
【００５２】
最後に図３（ｄ）に示すように、化合物半導体バリア層１６表面に形成された金属層を、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｅａｌ）炉によって、所定の温度でアニールすることで、オーミック電極が形成される。アニール後には、オーミック電極は、各金属層の界面が判別できないような状態となる。詳細は後述するが、アニール時におけるアニール温度としては、８５０℃〜１０００℃であることが好ましい。アニール時間としては、特に限定されるものでなく、オーミック電極における各金属層の厚み等に応じて適宜設定されればよいが、例えば、アニール温度が９５０℃である場合には、３０秒間であることが好ましい。このように、アニール時間を３０秒間とすることによって、アニール時間を短縮することができるので、オーミック電極を有する電子デバイスの量産がより一層容易になる。
【００５３】
ここで、本実施の形態におけるオーミック電極のコンタクト抵抗の評価方法について説明する。本明細書中において、オーミック電極のコンタクト抵抗（Ｒｃ）は、以下に説明するＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅｌ）法によって求めた値である。
【００５４】
すなわち、シート抵抗（本実施の形態では、ノンドープのＡｌＧａＮからなる層の抵抗）をＲｓとし、遷移長をＬｔとすると、オーミック電極のコンタクト抵抗（Ｒｃ）は、下記式（１）で表わすことができる。
【００５５】
【数１】
2011187685.tif 000003
【００５６】
また、オーミック電極の幅をｒ０とし、オーミック電極間の距離をｄとすると、オーミック電極の抵抗（Ｒｔ）は、下記式（２）で表わすことができる。
【００５７】
【数２】
2011187685.tif 000004
【００５８】
上記式（２）にｄ＝０を代入すると、オーミック電極間の距離（ｄ）が０であるときのオーミック電極の抵抗、すなわち、全抵抗（Ｒｔ０）を表す下記式（３）が得られる。
【００５９】
【数３】
2011187685.tif 000005
【００６０】
上記式（３）に上記式（１）を代入すると、下記式（４）が得られる。
【００６１】
【数４】
2011187685.tif 000006
【００６２】
図４は、全抵抗（Ｒｔ０）の測定方法の一例について説明するための図である。図４を参照して、全抵抗（Ｒｔ０）の測定方法の一例としては、まず、オーミック電極の幅（ｒ０）が一定（例えば、４０μｍ）であって、オーミック電極間の距離（ｄ１，ｄ２，ｄ３，ｄ４）がそれぞれ異なる４つの測定点を有するサンプル４００について、四探針法を用いてそれぞれの測定点の抵抗を測定する。得られた各測定値を各オーミック電極間の距離（ｄ１，ｄ２，ｄ３，ｄ４）に対してプロットすると、略直線状のグラフが得られる。このグラフについて、最小二乗法等を用いて最も確からしい直線の関係式を求め、求めた関係式に基づいて、オーミック電極間の距離（ｄ）が０であるときのオーミック電極の抵抗、すなわち全抵抗（Ｒｔ０）を求めることができる。上述のようにして得られた全抵抗（Ｒｔ０）と、オーミック電極の幅（ｒ０）とを上記式（４）に代入することで、オーミック電極のコンタクト抵抗（Ｒｃ）を求めることができる。なお、図４に示すサンプル４００を作製する場合は、オーミック電極形成時に使用するフォトマスクとして、ラウンドＴＬＭパターンが形成されたものを使用すればよい。
【実施例】
【００６３】
以下に本発明の実施例を具体的に説明するが、本発明は特許請求の範囲に記載された技術的範囲を超えない限り特に本実施例に限定されるものではない。
【００６４】
（実施例１）
まず、Ｓａｐｐｈｉｒｅ基板上のＡｌ０．２５Ｇａ０．７５Ｎチャネル層上に形成されたＡｌ０．５Ｇａ０．５Ｎバリア層表面に、一定膜厚のフォトレジストを塗布した。次いで、コンタクトアライナーを用いて、ラウンドＴＬＭパターンが形成されたフォトマスクを介してフォトレジスト表面を露光した。露光後、現像液に浸すことで現像を行ない、オーミック電極を形成する部分のフォトレジストを除去した。
【００６５】
フォトレジストの除去後、ＥＢ蒸着機によって、フォトレジスト及びＡｌ０．５Ｇａ０．５Ｎバリア層表面に対し、密着層（Ｚｒ；厚み１５ｎｍ）、オーミック層（Ａｌ；厚み６０ｎｍ）、相互拡散防止層（Ｍｏ；厚み３５ｎｍ）、及び、酸化防止層（Ａｕ；厚み５０ｎｍ）を、それぞれ所望の厚みとなるように、この順で蒸着して積層した。次いで、剥離液に浸けることでフォトレジストを溶解し、フォトレジスト及びフォトレジスト上に積層された金属層を除去することで実施例１のサンプルを作製した。なお、比較例として、ＡｌＧａＮ／ＧａＮヘテロ接合のオーミック電極で一般に用いられている密着層としてＴｉを、オーミック層としてＡｌを積層した電極を、実施例１同様の工程で作製したＡｌ０．２５Ｇａ０．７５Ｎチャネル層上に積層したＡｌ０．５Ｇａ０．５Ｎバリア層上に形成した。
【００６６】
［評価］
上述のようにして作製したそれぞれのサンプルに対し、ＲＴＡ炉によってアニールを行なうとともに、ＴＬＭ法を用いてコンタクト抵抗（Ｒｃ）を求めることで、コンタクト抵抗（Ｒｃ）とアニール温度との関係を調べた。なお、アニールは、８５０℃から１０００℃までの温度範囲の間において、５０℃毎に３０秒間行なった。
【００６７】
実施例１のオーミック電極は、８５０℃から１０００℃のアニールでオーミック接触を得ることができた。また、比較例で作製したサンプルでは、いずれの温度でアニールを行ってもオーミック接触は得られなかった。
【００６８】
図５は、実施例１のオーミック電極のコンタクト抵抗Ｒｃとアニール温度との関係を示すグラフである。
【００６９】
実施例１のオーミック電極では、８５０℃から１０００℃のアニールでオーミック接触を得ることができ、９５０℃において最も低いコンタクト抵抗を得た。このように密着層にＺｒを用いることにより、高温でアニールが可能となったので、Ａｌを含むＡｌＧａＮ層上にオーミック電極を形成する際もＡｌＧａＮ層上の表面に酸化物が形成されにくくなった。
【００７０】
また、ＡｌＧａＮチャネル層のＡｌ混晶比を０．３（Ａｌ０．３Ｇａ０．７Ｎ）、０．５（Ａｌ０．５Ｇａ０．５Ｎ）にしてサンプルを作製し、コンタクト抵抗（Ｒｃ）とアニール温度との関係を調べたところ、いずれのサンプルでも上記と同様のオーミック接触が得られた。
【００７１】
さらに、ＡｌＧａＮ／ＩｎＡｌＧａＮヘテロ接合のオーミック電極についても、コンタクト抵抗（Ｒｃ）を求めたところ、実施例１と同様のオーミック接触が得られた。
【００７２】
［作用・効果］
上記実施の形態によれば、これまで、ＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮヘテロ接合のワイドバンドギャップ化合物半導体層上に形成されたオーミック電極を得るために、ＡｌＧａＮバリア層にＳｉをイオン注入する工程が必要であったが、密着層４０にＺｒを用いることにより、高温短時間のアニールによって、ＡｌＧａＮバリア層にＳｉをイオン注入する工程なしに、オーミック接触を得ることができた。化合物半導体バリア層１６として、ノンドープのＡｌＸＧａ１−ＸＮ（０＜ｘ≦１）を用いることができるので、ドーピングの工程が不要になることはもちろん、ドーピングに伴う活性化アニールによるばらつきを考慮する必要もなくなった。その結果、ＡｌＧａＮ／ＧａＮへテロ接合を用いた電子デバイスよりもさらに高出力が可能なＡｌｘＧａ１−ｘＮ／ＡｌｙＧａ１−ｙＮヘテロ接合を用いた電子デバイス１００の製造が容易に行えるようになった。
【００７３】
なお、上記実施の形態において、電子デバイス１００はＦＥＴであったが、本発明はそのような実施の形態に限定されない。電子デバイス１００は、上記構成のオーミック電極を適用可能ものであればよく、例えば、高電子移動度トランジスタ（ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ））、及び、青色レーザ等であってもよい。
【００７４】
今回開示された実施の形態は単に例示であって、この発明が上記した実施の形態のみに制限されるわけではない。この発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。
【符号の説明】
【００７５】
１０  基板
１４  化合物半導体チャネル層
１６  化合物半導体バリア層
１８  ソース電極
２０  ドレイン電極
２２  ゲート電極
２４  バイアホール
２６  裏面パッド電極
２８  高誘電体膜
３０，３２  貫通孔
３４  表面パッド電極
４０  密着層
４２  オーミック層
４４  相互拡散防止層
４６  酸化防止層
５０  フォトレジスト
１００  電子デバイス
【図１】
2011187685.tif 000007
【図２】
2011187685.tif 000008
【図３】
2011187685.tif 000009
【図４】
2011187685.tif 000010
【図５】
2011187685.tif 000011