(57)【要約】【課題】空孔を含む絶縁膜を用いる半導体装置及びその製造方法において、配線間耐圧を向上すると共に配線間容量を低減する。【解決手段】半導体装置２００の製造方法は、基板上に、単一層からなり且つ空孔形成材料２０２を含む絶縁膜２０３を形成する工程（ａ）と、絶縁膜２０３の表面部である第１領域２１０には空孔を形成することなく、絶縁膜２０３における第１領域２１０よりも下方の第２領域には空孔形成材料２０２の除去により空孔２０４を形成する工程（ｂ）と、絶縁膜２０３に少なくとも１つの配線溝２１１を形成する工程（ｃ）と、配線溝２１１を埋め込むように導電膜２１５を形成する工程（ｄ）と、配線溝２１１からはみ出た余剰部分の導電膜２１５を除去することにより配線２０７を形成する工程（ｅ）とを備える。【選択図】図２
2011124351.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、単一層からなり且つ空孔形成材料を含む絶縁膜を形成する工程（ａ）と、
前記絶縁膜のうち表面から所定の深さまでを第１領域として、前記第１領域よりも下方の第２領域に、前記空孔形成材料の除去により空孔を形成する工程（ｂ）と、
前記絶縁膜に少なくとも１つの配線溝を形成する工程（ｃ）と、
前記配線溝を埋め込むように導電膜を形成する工程（ｄ）と、
前記配線溝からはみ出た余剰部分の前記導電膜を除去することにより配線を形成する工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１の半導体装置の製造方法において、
前記第１領域には空孔を形成しないことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２の半導体装置の製造方法において、
前記工程（ａ）において、１回の成膜工程により前記絶縁膜を形成すること特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１つの半導体装置の製造方法において、
前記工程（ａ）において、前記第２領域となる前記空孔形成材料を含む部分の前記絶縁膜を形成した後、前記第１領域となる前記空孔形成材料を含まない部分の前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１つの半導体装置の製造方法において、
前記工程（ｅ）において、前記絶縁膜の前記第１領域の少なくとも一部を除去することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか１つの半導体装置の製造方法において、
前記工程（ｂ）において、前記第２領域の前記空孔が、前記基板の側から前記第１領域の側に向かって小さくなるように制御することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか１つの半導体装置の製造方法において、
前記工程（ｂ）において、紫外線照射及び加熱の少なくとも一方を行なうことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７のいずれか１つの半導体装置の製造方法において、
前記工程（ａ）において、
前記絶縁膜は、原材料ガス及び前記空孔形成材料を用いて形成され、
前記原材料ガスの量に対する前記空孔形成材料の供給量を、前記絶縁膜の形成の進行に合わせて少なくすることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８の半導体装置の製造方法において、
前記原材料ガスの量に対し、０．８倍以上１．２８倍以下の量の前記空孔形成材料を用いることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか１つの半導体装置の製造方法において、
前記第２領域に形成される前記空孔の径は、平均が０．８５ｎｍ以上で且つ０．９５ｎｍ以下であり、最大が１．０５ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか１つの半導体装置の製造方法において、
前記第１領域の膜厚は２０ｎｍ以下であり、前記第１領域の直下における前記空孔の径は０．８ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１１のいずれか１つの半導体装置の製造方法において、
前記絶縁膜を第１の絶縁膜、前記配線を第１の配線とするとき、
前記工程（ｅ）の後に、前記第１の絶縁膜上に、第２の配線を含む第２の絶縁膜を形成する工程（ｆ）を更に備え、
前記第２の絶縁膜は、空孔を含まないことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１〜１１のいずれか１つの半導体装置の製造方法において、
前記絶縁膜を第１の絶縁膜、前記配線を第１の配線とするとき、
前記工程（ｅ）の後に、前記第１の絶縁膜上に、第２の配線を含む第２の絶縁膜を形成する工程（ｆ）を更に備え、
前記第２の絶縁膜における空孔率は、前記第１の絶縁膜における空孔率よりも低いことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２又は１３の半導体装置の製造方法において、
前記第１の配線は、前記第２の配線よりも密集して形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２〜１４のいずれか１つの半導体装置の製造方法において、
前記第１の配線及び前記第２の配線は、それぞれ、前記基板の主面方向に複数ずつ形成され、
前記第１の配線の配線間距離は、前記第２の配線の配線間距離よりも短いことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５の半導体装置の製造方法において、
前記第１の配線の配線幅は７０ｎｍ未満であり、
前記第１の配線の配線間距離は１４０ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１７】
基板上に形成され、複数の空孔を含む絶縁膜と、
前記絶縁膜上部に埋め込むように形成された少なくとも１つの配線とを備え、
前記複数の空孔の径は、前記絶縁膜の下方から上方に向かって小さくなるように変化していることを特徴とする半導体装置。
【請求項１８】
請求項１７の半導体装置において、
前記絶縁膜は、単一層であることを特徴とする半導体装置。
【請求項１９】
請求項１７又は１８の半導体装置において、
前記絶縁膜を第１の絶縁膜、前記配線を第１の配線とするとき、
前記第１の絶縁膜及び前記第１の配線を覆うように形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された少なくとも１つの第２の配線とを備え、
前記第２の絶縁膜は、空孔を含まないことを特徴とする半導体装置。
【請求項２０】
請求項１７又は１８の半導体装置において、
前記絶縁膜を第１の絶縁膜、前記配線を第１の配線とするとき、
前記第１の絶縁膜及び前記第１の配線を覆うように形成され、複数の空孔を含む第２の絶縁膜と、
前記第２の絶縁膜上に形成された少なくとも１つの第２の配線とを備え、
前記第２の絶縁膜における空孔率は、前記第１の絶縁膜における空孔率よりも低いことを特徴とする半導体装置。
【請求項２１】
請求項１９又は２０の半導体装置において、
前記第１の配線は、前記第２の配線よりも密集して形成されていることを特徴とする半導体装置。
【請求項２２】
請求項１９〜２１のいずれか１つの半導体装置において、
前記第１の配線及び前記第２の配線は、それぞれ、前記基板の主面方向に複数ずつ形成されており、
前記第１の配線の配線間距離は、前記第２の配線の配線間距離よりも短いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特に、空孔を含む低誘電率膜を備える半導体装置において配線間耐圧を向上し且つ配線間容量を低減する方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化に伴い、配線遅延を低減することが要求されている。配線遅延を低減する方法の１つとして、配線材料に低抵抗材料であるＣｕを採用し、配線構造としてはＣｕを埋め込むダマシン配線が採用されている。
【０００３】
また、半導体集積回路の高集積化に伴い、配線幅が縮小されると共に、配線遅延に影響を及ぼす配線間容量が増大している。これは、半導体デバイスの高速化を阻害する原因となるので、配線間容量の低減のために、絶縁膜の低誘電率化が必須となっている。その方法の１つとして、絶縁膜形成時に、原材料ガスと共に空孔形成材（ポロジェン）を用い、空孔を含む絶縁膜を形成することが行なわれている。これに関して記載されている特許文献１の技術について、以下に説明する。
【０００４】
特許文献１は、下層配線層１上に、エッチングストッパ膜２を介して、多数の空孔４を含む層間絶縁膜３が形成された構造（図６（ａ））を示している。また、絶縁膜３中に一様な空孔４を形成するために、原材料ガス及び空孔形成材を用いて成膜を行なう工程と、ポロジェンを昇華させるためのＵＶキュアプロセスとを繰り返して行なうことを示している。
【０００５】
しかしながら、このような構造に対してダマシン配線５を形成した場合、配線間の絶縁膜３において、表面に露出した空孔４ａが発生する（図６（ｂ））。この結果、絶縁膜の表面積が増加して水分、導通成分等が吸着しやすくなり、耐圧劣化が生じる。
【０００６】
このような耐圧劣化を抑制するためには、ダマシン配線５を形成する前に、絶縁膜３上に誘電率の高い絶縁膜からなる保護膜（キャップ層６）を形成し、配線間において空孔４を露出させないようにする（図６（ｃ））。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２２３１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記に説明した特許文献１の場合、空孔の露出を防ぐためのキャップ層の誘電率が高い。このため、空孔を含む低誘電率の絶縁膜を用いて配線間容量を低減する効果が阻害されてしまう。よって、この解決が課題となる。
【０００９】
以上に鑑み、本願の目的は、空孔を含む絶縁膜を用いる半導体装置及びその製造方法において、配線間耐圧を向上すると共に配線間容量を低減することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本開示に係る半導体装置の製造方法は、基板上に、単一層からなり且つ空孔形成材料を含む絶縁膜を形成する工程（ａ）と、絶縁膜のうち表面から所定の深さまでを第１領域として、第１領域よりも下方の第２領域に、空孔形成材料の除去により空孔を形成する工程（ｂ）と、絶縁膜に少なくとも１つの配線溝を形成する工程（ｃ）と、配線溝を埋め込むように導電膜を形成する工程（ｄ）と、配線溝からはみ出た余剰部分の導電膜を除去することにより配線を形成する工程（ｅ）とを備える。
【００１１】
ここで、第１領域には空孔を形成しないことが好ましい。
【００１２】
このような半導体装置の製造方法によると、誘電率の高いキャップ層を用いること無しに、絶縁膜上面に空孔が露出するのを防ぐことができる。このため、配線間容量を低減すると共に、絶縁膜に対する水分、導通成分等の吸着を抑制して耐圧劣化を抑制することができる。
【００１３】
尚、工程（ａ）において、１回の成膜工程により絶縁膜を形成することが好ましい。
【００１４】
このように、連続した１回の成膜工程により成膜を行なうと、工程数が少なくなることから、半導体装置の製造コストを低減することができる。
【００１５】
また、工程（ａ）において、第２領域となる空孔形成材料を含む部分の絶縁膜を形成した後、第１領域となる空孔形成材料を含まない部分の絶縁膜を形成することが好ましい。
【００１６】
このようにすると、空孔を含まない第１領域を確実に形成することができる。
【００１７】
また、工程（ｅ）において、絶縁膜の第１領域の少なくとも一部を除去することが好ましい。
【００１８】
空孔を含まない第１領域は、空孔を含む第２領域に比べて誘電率が高い。よって、第１領域の少なくとも一部を除去することにより、配線間容量を低減することができる。
【００１９】
また、工程（ｂ）において、第２領域の空孔が、基板の側から第１領域の側に向かって小さくなるように制御することが好ましい。
【００２０】
このようにすると、絶縁膜の上面に大きな空孔が露出するのを避けることができ、特に、空孔を含まない第１領域を全て除去した場合にも大きな空孔の露出を避けることができる。その結果、配線間の耐圧劣化を抑制することができる。
【００２１】
また、工程（ｂ）において、紫外線照射及び加熱の少なくとも一方を行なうことが好ましい。
【００２２】
これにより、空孔形成材料を除去して空孔を形成することができる。更に、紫外線照射及び加熱の条件を設定することにより、空孔の大きさ、空孔を含まない第１領域の厚さ等を制御することができる。
【００２３】
また、工程（ａ）において、絶縁膜は、原材料ガス及び空孔形成材料を用いて形成され、原材料ガスの量に対する空孔形成材料の供給量を、絶縁膜の形成の進行に合わせて少なくすることが好ましい。
【００２４】
このようにすると、絶縁膜中（第２領域中）の空孔について、基板の側から第１領域の側に向かって小さくなるようにすることができる。
【００２５】
また、原材料ガスの量に対し、０．８倍以上１．２８倍以下の量の空孔形成材料を用いることが好ましい。
【００２６】
また、第２領域に形成される空孔の径は、平均が０．８５ｎｍ以上で且つ０．９５ｎｍ以下であり、最大が１．０５ｎｍ以下であることが好ましい。
【００２７】
また、第１領域の膜厚は２０ｎｍ以下であり、第１領域の直下における空孔の径は０．８ｎｍ以下であることが好ましい。
【００２８】
誘電率の高い第１領域は薄い方が良い。また、径が０．８ｎｍ以下の空孔であれば、絶縁膜の上面に露出したとしても耐圧劣化の原因にはなりにくい。
【００２９】
また、絶縁膜を第１の絶縁膜、配線を第１の配線とするとき、工程（ｅ）の後に、第１の絶縁膜上に、第２の配線を含む第２の絶縁膜を形成する工程（ｆ）を更に備え、第２の絶縁膜は、空孔を含まないことが好ましい。
【００３０】
また、絶縁膜を第１の絶縁膜、配線を第１の配線とするとき、工程（ｅ）の後に、第１の絶縁膜上に、第２の配線を含む第２の絶縁膜を形成する工程（ｆ）を更に備え、第２の絶縁膜における空孔率は、第１の絶縁膜における空孔率よりも低いことが好ましい。
【００３１】
このように、配線を含む絶縁膜が複数積層されている場合に、一部の絶縁膜（ここでは第１の絶縁膜）だけに、以上に説明した構成が適用されていても良い。また、いずれの絶縁膜も空孔を含み、それぞれ空孔率が異なる（ここでは、第１の絶縁膜の方が空孔率が低い）構成としても良い。
【００３２】
また、第１の配線は、第２の配線よりも密集して形成されても良い。
【００３３】
また、第１の配線及び第２の配線は、それぞれ、基板の主面方向に複数ずつ形成され、第１の配線の配線間距離は、第２の配線の配線間距離よりも短いようになっていても良い。
【００３４】
このように、配線を含む絶縁膜が複数積層されている場合、配線の密集度、配線間の距離等に応じて、絶縁膜中の空孔の構成を設定してもよい。
【００３５】
また、第１の配線の配線幅は７０ｎｍ未満であり、第１の配線の配線間距離は１４０ｎｍ以下であることが好ましい。
【００３６】
このような寸法の配線を形成する場合に、本開示の技術は特に有用である。
【００３７】
次に、前記の目的を達成するため、本開示の半導体装置は、基板上に形成され、複数の空孔を含む絶縁膜と、絶縁膜上部に埋め込むように形成された少なくとも１つの配線とを備え、複数の空孔の径は、絶縁膜の下方から上方に向かって小さくなるように変化している。
【００３８】
尚、絶縁膜は、単一層であることが好ましい。
【００３９】
このような半導体装置によると、誘電率の高いキャップ層を用いること無しに、絶縁膜上面に空孔が露出するのを防ぐことができる。このため、配線間容量を低減すると共に、絶縁膜に対する水分、導通成分等の吸着を抑制して耐圧劣化を抑制することができる。
【００４０】
また、絶縁膜を第１の絶縁膜、配線を第１の配線とするとき、第１の絶縁膜及び第１の配線を覆うように形成された第２の絶縁膜と、第２の絶縁膜上に形成された少なくとも１つの第２の配線とを備え、第２の絶縁膜は、空孔を含まないことが好ましい。
【００４１】
また、第１の絶縁膜及び第１の配線を覆うように形成され、複数の空孔を含む第２の絶縁膜と、第２の絶縁膜上に形成された少なくとも１つの第２の配線とを備え、第２の絶縁膜における空孔率は、第１の絶縁膜における空孔率よりも低いことが好ましい。
【００４２】
このように、配線を含む絶縁膜が複数積層されている場合に、一部の絶縁膜（ここでは第１の絶縁膜）だけに、以上に説明した構成が適用されていても良い。また、いずれの絶縁膜も空孔を含み、それぞれ空孔率が異なる（ここでは、第１の絶縁膜の方が空孔率が低い）構成としても良い。
【００４３】
また、第１の配線は、第２の配線よりも密集して形成されていてもよい。
【００４４】
また、第１の配線及び第２の配線は、それぞれ、基板の主面方向に複数ずつ形成されており、第１の配線の配線間距離は、第２の配線の配線間距離よりも短いようにしてもよい。
【００４５】
このように、配線を含む絶縁膜が複数積層されている場合、配線の密集度、配線間の距離等に応じて、絶縁膜中の空孔の構成を設定してもよい。
【発明の効果】
【００４６】
本開示の半導体装置及びその製造方法によると、微細化した配線（例えば、配線幅７０ｎｍ以下、配線ピッチ１４０ｎｍ以下）及び空孔を含む低誘電率絶縁膜を備えた半導体装置において、誘電率の高いキャップ層を用いること無しに、絶縁膜上面に空孔が露出するのを防ぐことができる。このため、配線間容量を低減すると共に、絶縁膜に対する水分、導通成分等の吸着を抑制して耐圧劣化を抑制することができる。
【図面の簡単な説明】
【００４７】
【図１】図１（ａ）、（ｂ）及び（ｃ）は、本発明の一実施形態における例示的半導体装置について、順に、模式的な断面、配線間容量及びＴＤＤＢ寿命を示す図である。
【図２】図２（ａ）〜（ｄ）は、本発明の一実施形態における例示的半導体装置の製造方法を説明する図である。
【図３】図３（ａ）〜（ｄ）は、図２（ｄ）に続いて、一実施形態の例示的半導体装置の製造方法を説明する図である。
【図４】図４（ａ）及び（ｂ）は、順に、一実施形態の例示的半導体装置について、空孔の径分布及びＴＤＤＢ寿命を示す図である。
【図５】図５は、本発明の一実施形態における例示的半導体装置において多層配線構造を設けた様子を示す図である。
【図６】図６（ａ）〜（ｃ）は、背景技術を説明する図である。
【発明を実施するための形態】
【００４８】
以下、本開示の一実施形態の半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４９】
図１は、本実施形態の例示的半導体装置１００の断面を模式的に示す図である。半導体装置１００において、基板１０１上に、多数の空孔１０４を含む低誘電率絶縁膜１０３が形成されている。低誘電率絶縁膜１０３には配線溝が形成され、バリアメタル膜１０５を介してＣｕ等の導電膜１０６が埋め込まれたダマシン配線１０７が形成されている。
【００５０】
空孔１０４は、低誘電率絶縁膜１０３中において大きさに分布があり、下方ほど大きく、上方に向かって小さくなっている。尚、下方とは基板１０１の側、上方とはその反対側であるダマシン配線１０７の側を意味するものとする。
【００５１】
このことから、低誘電率絶縁膜１０３の上面に露出する空孔１０４ａの径を、例えば０．８ｎｍ以下と小さくすることができ、水分、導通成分等の吸着を抑制して耐圧劣化を抑制することができる。尚、基板１０１付近における空孔１０４の径は、例えば１．０５ｎｍである。
【００５２】
このように、半導体装置１００において、大きな空孔が低誘電率絶縁膜の上面に露出して表面積を増加させることは避けられている。この結果、耐圧劣化を抑制する目的で誘電率の高いキャップ層を設けることは不要となり、配線間容量が低減されている。
【００５３】
図１（ｂ）は、配線厚さと配線間容量との関係について示す図であり、半導体装置１００の場合（実施例、白抜きの丸○によりプロット）と、均一な大きさの空孔を含む低誘電率絶縁膜が形成されている場合（背景技術、黒丸●によりプロット）とを示している。図１（ｂ）に示される通り、背景技術に比べて配線間容量が低減されている。この理由は、背景技術の場合、配線上部の低誘電率膜が水分を吸収し、配線間容量を増加させるのに対し、本実施形態の構成ではこれを避けることができることである。
【００５４】
また、図１（ｃ）は、配線間耐圧について示す図であり、どちらもキャップレス構造であるが、背景技術（黒丸）に比べて実施例（白抜きの丸）のＴＤＤＢ（Time Dependent Dielectric Breakdown ）寿命が改善していることを示している。
【００５５】
次に、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）を参照し、図３（ｄ）に示す第２の例示的半導体装置２００の製造方法について説明する。半導体装置２００は、下層配線層２０１上に、空孔２０４を含む低誘電率絶縁膜２０３が形成され、バリアメタル膜２１３を介して導電膜であるＣｕめっき膜２１５が埋め込まれたダマシン配線２０７が形成された構造を有する。また、低誘電率絶縁膜２０３上及びダマシン配線２０７上を覆うライナー膜２０８が形成されている。ここでも、空孔２０４は、下方（下層配線層２０１の側）ほど大きく、上方に向かって小さくなるように分布している。
【００５６】
半導体装置２００を製造するには、初めに、図２（ａ）に示す下層配線層２０１を形成する。つまり、ライナー膜２５１上に絶縁膜２５３を形成した後、該絶縁膜２５３に配線溝を形成し、バリアメタル膜２５５を介して導電膜２５６を埋め込んで下層配線２５７とする。その後、絶縁膜２５３及び下層配線２５７上を覆うように、ライナー膜２５８を形成する。いずれも、公知の方法により行なうことができるため、詳しい説明は省略する。
【００５７】
次に、図２（ｂ）に示す通り、下層配線層２０１上に、空孔形成材料２０２（ポロジェン）を含む低誘電率絶縁膜２０３を形成する。例えば、ＤＥＭＳ（ジエトキシメチルシラン）等のプリカーサーによる原材料ガスと、αテルピネン等の空孔形成材料とを用い、ＣＶＤ（Chemical Vapor Deposition ）法によって形成する。この際、原材料ガス１に対し、空孔形成材料を０．８〜１．２８を用いることが望ましい。一例として、０．３ｇ／ｍｉｎのＤＥＭＳに対し、０．２５ｇ／ｍｉｎのαテルピネンを用いても良い。また、印加する高周波電力は３００Ｗ〜５００Ｗ程度、酸素流量は１０ｃｍ3 ／ｍｉｎ〜１５ｃｍ3 ／ｍｉｎ程度とするのが望ましい。
【００５８】
次に、図２（ｃ）の工程を行なう。ここでは、低誘電率絶縁膜２０３に含有される空孔形成材料２０２を除去するために、ヒーター加熱及びＵＶ光の照射を行なう。このようなＵＶキュアにより、空孔形成材料２０２は昇華して除去され、低誘電率絶縁膜２０３中に空孔２０４が形成される。ＵＶキュアの条件としては、例えば、ヒーター温度を４００℃、ＵＶ照射強度を１５０〜２００ｍＷ／ｃｍ2 、照射時間を８０〜１６０秒とする。
【００５９】
このようなＵＶキュアにより、低誘電率絶縁膜２０３の表面部である第１領域は、無空孔領域２１０となる。該無空孔領域２１０の膜厚は、例えば２０ｎｍ程度となる。また、無空孔領域２１０よりも下の第２領域の低誘電率絶縁膜２０３において、空孔２０４は膜厚方向に空孔径分布を持つ。
【００６０】
図４（ａ）に、空孔径分布について具体例を示している。空孔径は、低誘電率絶縁膜２０３の下方（下層配線層２０１側）ほど大きく、上方に向かって徐々に大きくなる。低誘電率絶縁膜２０３の表面部には、空孔２０４が形成されていない無空孔領域２１０が存在する。空孔径の平均は０．８５ｎｍ以上で且つ０．９５ｎｍ以下であることが望ましく、また、空孔径の最大は１．０５ｎｍ以下であることが好ましい。更に、無空孔領域２１０の直下において、空孔径は０．８ｎｍ以下であることが望ましい。
【００６１】
また、ＵＶキュアの処理時間が長いと無空孔領域２１０が厚くなり、空孔形成材料２０２の昇華を妨げる。よって、ＵＶキュア時間を調整し、無空孔領域２１０の膜厚が２０ｎｍ以下となるようにするのがよい。例えば、ＵＶキュア時間を６０秒〜２４０秒とする。
【００６２】
図４（ａ）には、ＵＶキュアについて条件の制御を行なわない場合の例も示している。この例では、無空孔領域２１０については厚くなり、且つ、比較的浅い領域における空孔径は概ね大きくなっている。
【００６３】
ここで、空孔形成材料２０２の径の分布を実現するために、図２（ｂ）に示すＣＶＤ法による成膜の際、原材料ガスに対する空孔形成材料２０２の量を変化させることが望ましい。
【００６４】
つまり、低誘電率絶縁膜２０３を形成する初期には空孔形成材料２０２の量を多くしておき、成膜の進行に従って次第に減少させて、無空孔領域２１０となる表面部では空孔形成材料２０２を用いずに成膜する。このような方法は、無空孔領域２１０直下における空孔２０４を小さくするためには特に望ましい。
【００６５】
本実施形態の場合、低誘電率絶縁膜２０３は一度の成膜工程と一度のＵＶキュアによって形成される。よって、これらの工程をそれぞれ複数回繰り返して１つの低誘電率絶縁膜を形成する場合に比べ、製造工程を短く且つ低コストにすることができる。尚、ヒーター加熱とＵＶ光の照射を共に行なうＵＶキュアの場合を説明したが、これに代えて、加熱のみ又はＵＶ光の照射のみを行なう方法を取ることも可能である。
【００６６】
次に、図２（ｄ）の工程を行なう。ここでは、無空孔領域２１０を含む低誘電率絶縁膜２０３に対し、配線溝２１１を形成すると共に、配線溝２１１と連通して下層配線層２０１の導電膜２５６に達する接続孔２１２を形成する。これには、リソグラフィ及びエッチングを用いればよい。尚、接続孔２１２を形成する際には、下層配線層２０１のライナー膜２５８についても一部エッチング除去される。
【００６７】
次に、図３（ａ）の工程を行なう。つまり、低誘電率絶縁膜２０３上の全面に、ＰＶＤ法により、バリアメタル膜２１３及びＣｕシード膜２１４を成膜する。これにより、配線溝２１１及び接続孔２１２の内部（側壁及び底部）についても、バリアメタル膜２１３及びＣｕシード膜２１４が積層形成される。
【００６８】
次に、図３（ｂ）に示すように、電界めっきによりＣｕめっき膜２１５を形成する。これにより、配線溝２１１及び接続孔２１２の内部についても、Ｃｕめっき膜２１５によって充填される。尚、Ｃｕシード膜２１４は、Ｃｕめっき膜２１５と一体化するため、図３（ｂ）には図示していない。
【００６９】
次に、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing ）法を用いた研磨により、配線溝２１１からはみ出た余剰部分のＣｕめっき膜２１５及びバリアメタル膜２１３を除去する。これにより、バリアメタル膜２１３を介してＣｕめっき膜２１５が埋め込まれたダマシン配線２０７が構成される。
【００７０】
このとき、低誘電率絶縁膜２０３のうち表面部である無空孔領域２１０も、ＣＭＰ法により除去する。更に、空孔２０４を含む部分の低誘電率絶縁膜２０３についても、上部の若干量を削り込む。この削り込み量は、２０ｎｍ〜３０ｎｍとすることが望ましい。また、削り込んだ結果、ダマシン配線２０７間の低誘電率絶縁膜２０３上面に露出する空孔２０４ａについて、その径が０．８ｎｍ以下であることが望ましい。
【００７１】
低誘電率絶縁膜２０３の削り込み量及び上面に露出する空孔２０４の径は、配線間耐圧（ＴＤＤＢ）に影響する。図４（ｂ）に示すように、前記空孔径が０．８ｎｍを越えるまで削り込みを行なった場合（過研磨）、ＴＤＤＢに劣化が生じる。
【００７２】
ＣＭＰ法による研磨の後、図３（ｄ）に示すように、ダマシン配線２０７上を覆うライナー膜２０８を形成する。これは、Ｃｕめっき膜２１５のＣｕの拡散を防止する拡散防止膜である。
【００７３】
以上のようにして、キャップ膜を用いること無く、空孔を含む低誘電率絶縁膜に配線が埋め込まれた構造の配線層が一層形成される。
【００７４】
図５には、以上に説明した工程を繰り返すことにより、空孔を含む低誘電率絶縁膜に配線が埋め込まれた構造の配線層３０１、３０２及び３０３が積層形成され、更にその上に、空孔を含まない構造の配線層４０１及び４０２が積層された半導体装置を示している。
【００７５】
本実施形態の配線層の構造は、配線幅が狭く且つ配線ピッチが狭い微細配線層に適用することが効果的である。また、配線密集度の高い配線層に適用することが効果的である。例えば、配線幅が７０ｎｍ未満、配線ピッチ（配線幅と、隣り合う配線同士の間の距離との和）が１４０ｎｍ以下の配線層に適用する。
【００７６】
また、空孔を含む低誘電率膜を用いる配線層３０１〜３０３について、これらのうちの上層において下層よりも配線間距離を大きくすると共に、上層側の空孔率を小さくしても良い。例えば、配線層３０３における配線間距離が配線層３０２における配線間距離よりも大きいのであれば、配線層３０３における空孔率を配線層３０２における空孔率よりも小さくしても良い。
【００７７】
それ以外の配線層、例えば最上層配線等の比較的太い配線、電源配線等の層については、空孔を含む本実施形態の構造の配線層を使用することも当然可能であるが、必要性は比較的低い。使用する場合、微細配線層の低誘電率絶縁膜に比べて、空孔率が低い低誘電率絶縁膜を用いても良い。
【００７８】
比較的太い配線の層では、配線間容量及び配線間耐圧についての要求の程度が微細配線層に比べると低いので、以上のような構造でも問題になりにくい。
【符号の説明】
【００７９】
１００                  半導体装置
１０１                  基板
１０３                  低誘電率絶縁膜
１０４                  空孔
１０４ａ                露出する空孔
１０５                  バリアメタル膜
１０６                  導電膜
１０７                  ダマシン配線
２００                  半導体装置
２０１                  下層配線層
２０２                  空孔形成材料
２０３                  低誘電率絶縁膜
２０４                  空孔
２０７                  ダマシン配線
２０８                  ライナー膜
２１０                  無空孔領域
２１１                  配線溝
２１２                  接続孔
２１３                  バリアメタル膜
２１４                  Ｃｕシード膜
２１５                  Ｃｕめっき膜
２５１                  ライナー膜
２５３                  絶縁膜
２５５                  バリアメタル膜
２５６                  導電膜
２５７                  下層配線
２５８                  ライナー膜
３０１、３０２、３０３  配線層
４０１、４０２          配線層
【図１】
2011124351.tif 000003
【図２】
2011124351.tif 000004
【図３】
2011124351.tif 000005
【図４】
2011124351.tif 000006
【図５】
2011124351.tif 000007
【図６】
2011124351.tif 000008