(57)【要約】【課題】  変倍処理における変倍率が可変であっても、変倍処理の次段のフィルタ処理を正確に行う。【解決手段】  第１フィルタ部１２は、入力画像の画素ブロックに対して第１フィルタ処理を実行する。変倍部１３は、第１フィルタ部１２により処理された画素ブロックを変倍する。変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合、ブロック変換部１４は、変倍部１３により変倍された複数の画素ブロックから、第２フィルタ処理に必要な画素数を有する画素ブロックを生成し、第２フィルタ部１５は、その画素ブロックに対して第２フィルタ処理を実行する。一方、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数以上である場合、第２フィルタ部１５は、変倍部１３により変倍された画素ブロックに対して第２フィルタ処理を実行する。【選択図】  図１
2011199341.tif 000002
【特許請求の範囲】
【請求項１】
入力画像を分割した複数の画素ブロックのそれぞれに対してフィルタ処理を実行する画像処理装置において、
前記入力画像の画像データを記憶する記憶手段と、
前記記憶手段における前記入力画像の前記画素ブロックに対して第１フィルタ処理を実行する第１フィルタ部と、
前記第１フィルタ部により処理された前記画素ブロックを変倍する変倍部と、
前記変倍部による前記画素ブロックの変倍率を設定する変倍率設定部と、
前記変倍部により変倍された前記画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、前記変倍部により変倍された複数の前記画素ブロックから、前記第２フィルタ処理に必要な画素数を有する画素ブロックを生成するブロック変換部と、
前記変倍部により変倍された前記画素ブロックの画素数が前記第２フィルタ処理に必要な画素数未満である場合に、前記ブロック変換部により生成された前記画素ブロックに対して前記第２フィルタ処理を実行し、前記変倍部により変倍された前記画素ブロックの画素数が前記第２フィルタ処理に必要な画素数以上である場合に、前記変倍部により変倍された前記画素ブロックに対して前記第２フィルタ処理を実行する第２フィルタ部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記ブロック変換部は、前記変倍部により変倍された複数の前記画素ブロックから中間画像を復元する復元部と、前記中間画像の画像データを記憶する中間記憶手段と、前記中間記憶手段から、前記第２フィルタ処理に必要な画素数を有する画素ブロックを読み出す読み出し部とを有することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記記憶手段および前記中間記憶手段は、同一メモリにおける記憶領域であることを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記第１フィルタ部の前段に設けられ、前記入力画像のラインごとに順番に読み出された画像データを一時的に記憶し、前記入力画像の前記画素ブロックを形成する第１バッファ記憶手段と、
前記第２フィルタ部の前段に設けられ、前記中間画像のラインごとに順番に読み出された画像データを一時的に記憶し、前記中間画像の前記画素ブロックを形成する第２バッファ記憶手段と、
をさらに備えることを特徴とする請求項１から請求項３のうちのいずれか１項記載の画像処理装置。
【請求項５】
前記第２フィルタ部は、前記変倍部により変倍された前記画素ブロックにおける主走査方向および副走査方向のうちの少なくとも一方の画素数が前記第２フィルタ処理に必要な画素数未満である場合に、前記ブロック変換部により生成された前記画素ブロックに対して前記第２フィルタ処理を実行し、前記変倍部により変倍された前記画素ブロックにおける主走査方向および副走査方向のいずれの画素数も前記第２フィルタ処理に必要な画素数以上である場合に、前記変倍部により変倍された前記画素ブロックに対して前記第２フィルタ処理を実行することを特徴とする請求項１から請求項４のうちのいずれか１項記載の画像処理装置。
【請求項６】
制御指令に従って、前記変倍部により変倍された前記画素ブロックを、前記ブロック変換部および前記第２フィルタ部のいずれか一方に入力する切換部と、
前記第１および第２フィルタ処理開始前に、前記第１フィルタ処理の画素ブロックのサイズおよび前記変倍率から、前記変倍部により変倍された後の前記画素ブロックの画素数が前記第２フィルタ処理に必要な画素数以上となるか否かを判定し、その判定結果に応じた前記制御指令を前記切換部に供給する制御部と、
をさらに備えることを特徴とする請求項１から請求項５のうちのいずれか１項記載の画像処理装置。
【請求項７】
入力画像を分割した複数の画素ブロックのそれぞれに対してフィルタ処理を実行する画像形成方法において、
前記入力画像の前記画素ブロックに対して第１フィルタ処理を実行するステップと、
変倍率を設定するステップと、
設定した前記変倍率で、前記第１フィルタ処理された前記画素ブロックを変倍するステップと、
変倍後の前記画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、変倍後の複数の前記画素ブロックから、前記第２フィルタ処理に必要な画素数を有する２次画素ブロックを生成するステップと、
変倍後の前記画素ブロックの画素数が前記第２フィルタ処理に必要な画素数未満である場合に、生成された前記２次画素ブロックに対して前記第２フィルタ処理を実行し、変倍後の前記画素ブロックの画素数が前記第２フィルタ処理に必要な画素数以上である場合に、変倍後の前記画素ブロックに対して前記第２フィルタ処理を実行するステップと、
を備えることを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置および画像処理方法に関するものである。
【背景技術】
【０００２】
プリンタ、コピー機、ファクシミリ機、複合機などの画像形成装置は、印刷などの画像形成の対象となる画像に対して各種画像処理を行う画像処理装置を内蔵している。そのような画像処理装置は、画像処理の対象になる画像データを記憶する記憶部と、各種画像処理を実行する各種処理部とを有し、処理部は、記憶部から画像データを読み出して画像処理を実行し、画像処理後の画像データを記憶部に書き込む（例えば特許文献１参照）。
【０００３】
また、ある画像処理装置は、ページメモリに記憶された１ページの入力画像をライン毎に読み出してフィルタ処理するのではなく、ページメモリに記憶された入力画像を画素ブロックに分割し、画素ブロック毎に１ラインずつ入力画像を読み出してフィルタ処理を行い、その後、フィルタ処理後の画素ブロックから、１ページの画像のラインを復元していく（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２７４９８６号公報
【特許文献２】特開２０００−２５１０６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像処理の１つとして、拡大／縮小といった変倍処理があり、上述の画素ブロックに対して変倍処理を行うと、画素ブロックの画素数が変化する。
【０００６】
変倍処理における変倍率が固定であれば、変倍処理の次段では、変倍後の画素ブロックの画素数に合わせた処理を実行すればよいが、変倍処理における変倍率が可変である場合、変倍後の画素ブロックの画素数が少なくなり、変倍処理の次段の処理において要求される画素数に足りなくなる可能性がある。
【０００７】
そして、変倍後の画素ブロックの画素数が、変倍処理の次段において要求される画素数に足りなくなると、次段の画像処理を正確に行うことが困難になる。
【０００８】
また、変倍処理の完了で一連の画像処理を一旦完了して、変倍後の画素ブロックを中間画像としてページメモリに戻し、再度、別の一連の画像処理として、ページメモリから内の中間画像から画素ブロックを読み出して次段に供給することもできるが、そのようにすると、ページメモリへのアクセスが多くなり、ページメモリへのアクセス帯域が狭くなってしまう。
【０００９】
本発明は、上記の問題に鑑みてなされたものであり、メモリアクセスの増加を抑制しつつ、かつ、変倍処理における変倍率が可変であっても、変倍処理の次段のフィルタ処理を正確に行うことができる画像処理装置および画像処理方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明では以下のようにした。
【００１１】
本発明に係る画像処理装置は、入力画像の画像データを記憶する記憶手段と、記憶手段における入力画像の画素ブロックに対して第１フィルタ処理を実行する第１フィルタ部と、第１フィルタ部により処理された画素ブロックを変倍する変倍部と、変倍部による画素ブロックの変倍率を設定する変倍率設定部と、変倍部により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、変倍部により変倍された複数の画素ブロックから、第２フィルタ処理に必要な画素数を有する画素ブロックを生成するブロック変換部と、変倍部により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、ブロック変換部により生成された画素ブロックに対して第２フィルタ処理を実行し、変倍部により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数以上である場合に、変倍部により変倍された画素ブロックに対して第２フィルタ処理を実行する第２フィルタ部とを備える。
【００１２】
これにより、変倍後の画素ブロックの画素数が小さい場合のみブロック変換部により画素ブロックの再構成が行われるため、ブロック変換部によるメモリアクセスを少なくでき、メモリアクセスの増加を抑制しつつ、かつ、変倍処理における変倍率が可変であっても、次段のフィルタ処理（第２フィルタ処理）に必要な画素数を有する画素ブロックが常に第２フィルタ部へ供給されるため、変倍処理の次段のフィルタ処理を正確に行うことができる。
【００１３】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、ブロック変換部は、変倍部により変倍された複数の画素ブロックから中間画像を復元する復元部と、中間画像の画像データを記憶する中間記憶手段と、中間記憶手段から、第２フィルタ処理に必要な画素数を有する画素ブロックを読み出す読み出し部とを有する。
【００１４】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、記憶手段および中間記憶手段は、同一メモリにおける記憶領域である。
【００１５】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、画像処理装置は、第１フィルタ部の前段に設けられ、入力画像のラインごとに順番に読み出された画像データを一時的に記憶し、入力画像の画素ブロックを形成する第１バッファ記憶手段と、第２フィルタ部の前段に設けられ、中間画像のラインごとに順番に読み出された画像データを一時的に記憶し、中間画像の画素ブロックを形成する第２バッファ記憶手段とをさらに備える。
【００１６】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、第２フィルタ部は、変倍部により変倍された画素ブロックにおける主走査方向および副走査方向のうちの少なくとも一方の画素数が第２フィルタ処理に必要な画素数未満である場合に、ブロック変換部により生成された画素ブロックに対して第２フィルタ処理を実行し、変倍部により変倍された画素ブロックにおける主走査方向および副走査方向のいずれの画素数も第２フィルタ処理に必要な画素数以上である場合に、変倍部により変倍された画素ブロックに対して第２フィルタ処理を実行する。
【００１７】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、画像処理装置は、制御指令に従って、変倍部により変倍された画素ブロックを、ブロック変換部および第２フィルタ部のいずれか一方に入力する切換部と、第１および第２フィルタ処理開始前に、第１フィルタ処理の画素ブロックのサイズおよび変倍率から、変倍部により変倍された後の画素ブロックの画素数が第２フィルタ処理に必要な画素数以上となるか否かを判定し、その判定結果に応じた制御指令を切換部に供給する制御部とをさらに備える。
【００１８】
本発明に係る画像処理方法は、（ａ）入力画像の画素ブロックに対して第１フィルタ処理を実行するステップと、（ｂ）変倍率を設定するステップと、（ｃ）設定した変倍率で、第１フィルタ処理された画素ブロックを変倍するステップと、（ｄ）変倍後の画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、変倍後の複数の画素ブロックから、第２フィルタ処理に必要な画素数を有する２次画素ブロックを生成するステップと、（ｅ）変倍後の画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、生成された２次画素ブロックに対して第２フィルタ処理を実行し、変倍後の画素ブロックの画素数が第２フィルタ処理に必要な画素数以上である場合に、変倍後の画素ブロックに対して第２フィルタ処理を実行するステップとを備える。
【００１９】
これにより、変倍後の画素ブロックの画素数が小さい場合のみブロック変換部により画素ブロックの再構成が行われるため、ブロック変換部によるメモリアクセスを少なくでき、メモリアクセスの増加を抑制しつつ、かつ、変倍処理における変倍率が可変であっても、次段のフィルタ処理（第２フィルタ処理）に必要な画素数を有する画素ブロックが常に第２フィルタ部へ供給されるために必要な画素数を有する画素ブロックが常に第２フィルタ部へ供給されるため、変倍処理の次段のフィルタ処理を正確に行うことができる。
【発明の効果】
【００２０】
本発明によれば、画像処理装置および画像処理方法において、メモリアクセスの増加を抑制しつつ、変倍処理における変倍率が可変であっても、変倍処理の次段のフィルタ処理を正確に行うことができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図２】図２は、入力画像の構成の一例を示す図である。
【発明を実施するための形態】
【００２２】
以下、図に基づいて本発明の実施の形態を説明する。
【００２３】
図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。この画像処理装置は、例えばコピー機、複合機などの画像形成装置に内蔵され、画像形成装置で取り扱う画像（スキャン画像、印刷画像、ファクシミリ画像など）を入力画像として処理するものである。
【００２４】
図１において、ページメモリ１１は、１ページの入力画像の画像データを記憶するメモリである。ページメモリ１１には、例えば、ＲＡＭ（Random Access Memory）などの半導体メモリ、ハードディスクドライブなどが使用される。
【００２５】
図２は、入力画像の構成の一例を示す図である。図２に示すように、入力画像３１は、二次元的に配列された複数の画素ブロック４１（ｉ，ｊ）（ｉ＝１，・・・，Ｍ；ｊ＝１，・・・，Ｎ；Ｍ≧１，Ｎ≧１）に分割され、１つの画素ブロック４１（ｉ，ｊ）は、主走査方向および副走査方向においてそれぞれ所定の画素数を有する。
【００２６】
第１フィルタ部１２は、画素ブロック４１（ｉ，ｊ）に対して第１フィルタ処理を実行する処理部である。
【００２７】
また、変倍部１３は、第１フィルタ部１２により処理された画素ブロック４１（ｉ，ｊ）を変倍する処理部である。
【００２８】
また、ブロック変換部１４は、変倍部１３により変倍された画素ブロック４１（ｉ，ｊ）の画素数が第２フィルタ処理に必要な画素数未満である場合に、変倍部１３により変倍された複数の画素ブロック４１（ｉ，ｊ）から、第２フィルタ処理に必要な画素数を有する画素ブロック４１（ｉ，ｊ）を生成する処理部である。例えば、高解像度でスキャンされた画像からファクシミリ送信用の低解像度の画像を生成する場合、変倍部１３の変倍率が小さくなり、変倍後の画素ブロックの画素数が第２フィルタ処理に必要な画素数未満となることがある。
【００２９】
ブロック変換部１４は、ライン復元部１４ａおよびセグメント読み出し部１４ｂを有する。ライン復元部１４ａは、所定ブロック分の処理後のセグメントデータから１ラインの画像データを復元する処理部である。ライン復元部１４ａにより復元された画像データは、中間画像としてページメモリ１１に記憶される。入力画像の記憶領域および中間画像の記憶領域は、同一メモリ（ページメモリ１１）に割り当てられる。セグメント読み出し部１４ｂは、中間画像の複数の画素ブロックを順番に読み出しセグメントメモリ２１を記憶させるとともに第２フィルタ部１５に供給する。セグメント読み出し部１４ｂは、第２フィルタ処理に必要な画素数を有する画素ブロックを読み出して、第２フィルタ部１５に供給する。
【００３０】
なお、セグメント読み出し部１４ｂまたはセグメント読み出し部１６により、画像ブロックの主走査方向に読み出された１ライン分の入力画像の画像データを、以下、セグメントデータという。
【００３１】
第２フィルタ部１５は、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、ブロック変換部１４により生成された画素ブロックに対して第２フィルタ処理を実行し、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数以上である場合に、変倍部１３により変倍された画素ブロックに対して第２フィルタ処理を実行する処理部である。
【００３２】
セグメント読み出し部１６は、複数の画素ブロック４１（ｉ，ｊ）を順番に読み出しセグメントメモリ１７を記憶させるとともに第１フィルタ部１２に供給する。これにより、セグメント読み出し部１６は、第１フィルタ処理に必要な画素数を有する画素ブロックを読み出して、第１フィルタ部１２に供給する。
【００３３】
セグメント読み出し部１６は、画素ブロック４１（１，１），画素ブロック４１（１，２），・・・，画素ブロック４１（１，Ｎ），画素ブロック４１（２，１），画素ブロック４１（２，２），・・・，画素ブロック４１（２，Ｎ），・・・，画素ブロック４１（Ｍ，１），画素ブロック４１（Ｍ，２），・・・，画素ブロック４１（Ｍ，Ｎ）の順番で画素ブロック４１（ｉ，ｊ）を読み出す。
【００３４】
セグメントメモリ１７は、第１フィルタ部１２によるフィルタ処理において必要な、副走査方向における画素数より１だけ少ない数（図１では２つ）だけ設けられ、縦列に接続されている。これらのセグメントメモリ１７は、第１フィルタ部１２の前段に設けられ、入力画像のラインごとに順番に読み出された画像データを一時的に記憶し、入力画像の画素ブロックを形成する。セグメントメモリ１７に記憶されている画像データは、第１フィルタ部１２および次段のセグメントメモリ１７に供給される。１ラインの画像データが読み出されるたびに、セグメントメモリ１７における画像データは、次段のセグメントメモリ１７にシフトしていく。なお、最終段のセグメントメモリ１７に記憶されているデータは、第１フィルタ部１２のみに供給される。
【００３５】
制御部１８は、変倍部１３、デマルチプレクサ１９、およびマルチプレクサ２０を制御する処理部である。制御部１８は、変倍部１３による画素ブロックの変倍率を設定する。また、制御部１８は、第１フィルタ処理、変倍処理、および第２フィルタ処理の開始前に、第１フィルタ処理の画素ブロックのサイズおよび変倍率から、変倍部１３により変倍された後の画素ブロックの画素数が第２フィルタ処理に必要な画素数以上となるか否かを判定し、その判定結果に応じた制御指令をデマルチプレクサ１９およびマルチプレクサ２０に供給する。
【００３６】
制御部１８は、第１フィルタ処理の画素ブロックのサイズ（固定値）および変倍率（可変値）から、変倍部１３により変倍された後の画素ブロックの、主走査方向および副走査方向の少なくとも一方の画素数が第２フィルタ処理に必要な画素数（固定値）未満となるか否かを判定し、その判定結果に応じた制御指令をデマルチプレクサ１９およびマルチプレクサ２０に供給する。
【００３７】
デマルチプレクサ１９は、制御指令に従って、変倍部１３により変倍された画素ブロックを、ブロック変換部１４およびマルチプレクサ２０のいずれか一方に入力し、マルチプレクサ２０は、ブロック変換部１４およびデマルチプレクサ１９のいずれか一方からの画素ブロックを第２フィルタ部１５に入力する。この実施の形態では、制御指令の値が０である場合、デマルチプレクサ１９は、変倍部１３により変倍された画素ブロックをマルチプレクサ２０に入力し、マルチプレクサ２０は、デマルチプレクサ１９からの画素ブロック（つまり、変倍部１３により変倍された画素ブロック）を第２フィルタ部１５に入力する。一方、制御指令の値が１である場合、デマルチプレクサ１９は、変倍部１３により変倍された画素ブロックをブロック変換部１４に入力し、マルチプレクサ２０は、ブロック変換部１４からの画素ブロック（ブロック変換部１４により変換された画素ブロック）を第２フィルタ部１５に入力する。
【００３８】
セグメントメモリ２１は、第２フィルタ部１５によるフィルタ処理において必要な、副走査方向における画素数より１だけ少ない数（図１では２つ）だけ設けられ、縦列に接続されている。これらのセグメントメモリ２１は、第２フィルタ部１５の前段に設けられ、中間画像のラインごとに順番に読み出された画像データを一時的に記憶し、中間画像の画素ブロックを形成する。セグメントメモリ２１に記憶されている画像データは、第２フィルタ部１５および次段のセグメントメモリ２１に供給される。１ラインの画像データが読み出されるたびに、セグメントメモリ２１における画像データは、次段のセグメントメモリ２１にシフトしていく。なお、最終段のセグメントメモリ２１に記憶されているデータは、第２フィルタ部１５のみに供給される。
【００３９】
ライン復元部２２は、所定ブロック分の処理後のセグメントデータから１ラインの画像データを復元する処理部である。
【００４０】
なお、セグメント読み出し部１４ａ，１６は、画素オーバラップ読み出し機能を有しており、画素ブロックにおいて、フィルタ処理を行うべき注目画素の周辺画素であって、主走査方向または副走査方向に隣接する画素ブロック内に存在する画素（オーバーラップ画素）を併せて読み出し、セグメントデータに含める。これにより、フィルタ処理が行われる画素ブロック内の注目画素に隣接する、画素ブロック外の周辺画素を含めて、その注目画素のフィルタ処理が実行される。
【００４１】
次に、上記画像処理装置の動作について説明する。
【００４２】
まず、制御部１８は、変倍部１３に対して変倍率（縮小率または拡大率）を設定するとともに、その変倍率と第１フィルタ部１２から出力される画素ブロックの画素数から、変倍部１３から出力される画素ブロックの画素数が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上となるか否かを判定し、その判定結果に応じた制御指令をデマルチプレクサ１９およびマルチプレクサ２０に供給する。なお、変倍率は、コピージョブについてユーザにより入力されたり、印刷用紙のサイズなどの設定値から計算される。
【００４３】
この実施の形態では、制御部１８は、画素ブロックの主走査方向および副走査方向のそれぞれについて、変倍率と第１フィルタ部１２から出力される画素ブロックの画素数との積が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上となるか否かを判定し、主走査方向および副走査方向の少なくとも一方について変倍率と第１フィルタ部１２から出力される画素ブロックの画素数との積が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上となる場合には、値０の制御指令をデマルチプレクサ１９およびマルチプレクサ２０に供給し、そうでない場合には、値１の制御指令をデマルチプレクサ１９およびマルチプレクサ２０に供給する。
【００４４】
つまり、変倍部１３から出力される画素ブロックの画素数が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上となる場合には、変倍部１３から出力される画素ブロックが、ブロック変換部１４を介さずにそのまま第２フィルタ部１５へ供給され、そうでない場合には、変倍部１３から出力される画素ブロックが、ブロック変換部１４を介して第２フィルタ部１５へ供給される。
【００４５】
このように、変倍部１３における変倍率、およびブロック変換部１４を使用するか否かに基づく制御指令が、第１フィルタ部１２、変倍部１３および第２フィルタ部１５による画像処理の前に設定される。
【００４６】
そして、第１フィルタ部１２、変倍部１３および第２フィルタ部１５による画像処理が開始されると、まず、セグメント読み出し部１６は、ページメモリ１１から順番にセグメントデータを読み出して第１フィルタ部１２およびセグメントメモリ１７に出力していく。
【００４７】
第１フィルタ部１２は、セグメント読み出し部１６およびセグメントメモリ１７から画素ブロックを受け付け、その画素ブロックに対して所定の第１フィルタ処理を行い、処理後の画素ブロックを複数のセグメントデータとして順番に変倍部１３へ出力する。
【００４８】
変倍部１３は、その複数のセグメントデータ（つまり、画素ブロック）を受け付けて、設定された変倍率に応じた画素数でその画素ブロックを拡大または縮小する。
【００４９】
そして、変倍部１３は、変倍後の画素ブロックを複数のセグメントデータとして順番にデマルチプレクサ１９へ出力する。
【００５０】
変倍部１３から出力される画素ブロックの画素数が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上である場合、変倍後の画素ブロックは、複数のセグメントデータとして、デマルチプレクサ１９およびマルチプレクサ２０を介して、第２フィルタ部１５およびセグメントメモリ２１に供給される。
【００５１】
一方、変倍部１３から出力される画素ブロックの画素数が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数未満である場合、変倍後の画素ブロックは、複数のセグメントデータとして、ブロック変換部１４へ供給される。
【００５２】
ブロック変換部１４では、ライン復元部１４ａは、所定ブロック分の処理後のセグメントデータから中間画像の１ラインの画像データを復元し、ページメモリ１１に記憶させる。これにより、ページメモリ１１において、全画素ブロックから１ページの画像（中間画像）が復元される。そして、セグメント読み出し部１４ｂは、第２フィルタ部１５における第２フィルタ処理に必要となる画素数を有する画素ブロックのセグメントデータをページメモリ１１から順番に読み出して、マルチプレクサ２０を介して、第２フィルタ部１５およびセグメントメモリ２１に出力していく。
【００５３】
そして、第２フィルタ部１５は、セグメント読み出し部１４ｂおよびセグメントメモリ２１から画素ブロックを受け付け、その画素ブロックに対して所定の第２フィルタ処理を行い、処理後の画素ブロックを複数のセグメントデータとして順番にライン復元部２２へ出力する。したがって、第２フィルタ部１２は、変倍部１３から出力される画素ブロックの画素数が、第２フィルタ部１５における第２フィルタ処理に必要となる画素数以上である場合、変倍後の画素ブロックをそのまま処理し、そうでない場合、ブロック変換部１４によりサイズを変換された画素ブロックを処理する。
【００５４】
ライン復元部２２は、第２フィルタ部１５から処理後の画素ブロックを複数のセグメントデータとして受け付け、所定ブロック分の処理後のセグメントデータから中間画像の１ラインの画像データを復元し、ページメモリ１１に記憶させる。これにより、ページメモリ１１において、全画素ブロックから１ページの画像が復元される。
【００５５】
以上のように、上記実施の形態に係る画像処理装置は、入力画像の画像データを記憶するページメモリ１１と、ページメモリ１１における入力画像の画素ブロックに対して第１フィルタ処理を実行する第１フィルタ部１２と、第１フィルタ部１２により処理された画素ブロックを変倍する変倍部１３と、変倍部１３による画素ブロックの変倍率を設定する制御部１８と、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、変倍部１３により変倍された複数の画素ブロックから、第２フィルタ処理に必要な画素数を有する画素ブロックを生成するブロック変換部１４と、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数未満である場合に、ブロック変換部１４により生成された画素ブロックに対して第２フィルタ処理を実行し、変倍部１３により変倍された画素ブロックの画素数が第２フィルタ処理に必要な画素数以上である場合に、変倍部１３により変倍された画素ブロックに対して第２フィルタ処理を実行する第２フィルタ部１５とを備える。
【００５６】
これにより、変倍処理における変倍率が可変であっても、第２フィルタ処理に必要な画素数を有する画素ブロックが常に第２フィルタ部へ供給されるため、第２フィルタ処理を正確に行うことができる。
【００５７】
また、縮小の度合いが大きいとき（変倍率が小さいとき）のみ、ブロック変換部１４により画素ブロックの変換が行われるため、ページデータ１１に対する中間画像の画像データの読み書きで使用されるページメモリ１１へのアクセス帯域は少なくて済む。これにより、ページメモリへのメモリアクセスの増加を抑制しつつ、変倍処理における変倍率が可変であっても、第２フィルタ処理を正確に行うことができる。
【００５８】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００５９】
例えば、上記実施の形態において、制御部１８は、変倍部１３からの画素ブロックまたはブロック変換部１４からの画素ブロックの画素数（主走査方向および副走査方向）を第２フィルタ部１５へ供給し、第２フィルタ部１５は、その画素数に応じて、画素ブロックに対して第２フィルタ処理を行うようにしてもよい。この場合、セグメントメモリ２１の段数および各セグメントメモリ２１の長さ（サイズ）もその画素数に応じて設定されるようにしてもよい。
【産業上の利用可能性】
【００６０】
本発明は、例えば、画像形成装置内での画像処理に適用可能である。
【符号の説明】
【００６１】
１１  ページメモリ（記憶手段の一例，中間記憶手段の一例）
１２  第１フィルタ部
１３  変倍部
１４  ブロック変換部
１４ａ  ライン復元部（復元部の一例）
１４ｂ  セグメント読み出し部（読み出し部の一例）
１５  第２フィルタ部
１７  セグメントメモリ（第１バッファ記憶手段の一例）
１８  制御部（変倍率設定部の一例）
１９  デマルチプレクサ（切換部の一部の一例）
２０  マルチプレクサ（切換部の一部の一例）
２１  セグメントメモリ（第２バッファ記憶手段の一例）
３１  入力画像
４１（ｉ，ｊ）  画素ブロック
【図１】
2011199341.tif 000003
【図２】
2011199341.tif 000004