(57)【要約】【課題】発光効率と信頼性の向上【解決手段】第２半導体層１０８上の全面に、透明導電膜１０を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層１０４の電極形成部１６の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去する。残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させる。残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させる。残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去する。【選択図】図１
2011199122.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板上に形成された第１伝導型の第１半導体層と、第１伝導型とは異なる第２伝導型の第２半導体層と、第２半導体層の上に形成された透明導電膜から成る第２電極と、前記第２半導体層側からエッチングして、前記第１半導体層の電極形成部を露出させ、この電極形成部に第１電極を形成する半導体発光素子の製造方法において、
前記第２半導体層上の全面に、前記透明導電膜を形成し、
形成された前記透明導電膜の上に、フォトレジストを塗布し、
前記第１半導体層の前記電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、
残されたフォトレジストをマスクとして、前記透明導電膜をウエットエッチングして、前記第２半導体層の一部を露出させ、
残された前記フォトレジスト及び前記透明導電膜をマスクとして、ドライエッチングして、前記第１半導体層の前記電極形成部を露出させ、
残された前記フォトレジストをマスクとして、前記透明導電膜の前記ドライエッチングで露出した部分をウエットエッチングし、
残されたフォトレジストを除去する
ことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記輪郭部におけるフォトレジストの厚さは、露光量分布を制御することにより、現像後のフォトレジストの厚さを、除去される部分に向かって次第に薄くなるように制御されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記第１半導体層は、ｎ型のIII 族窒化物半導体から成り、前記第２半導体層は、ｐ型のIII 族窒化物半導体から成ることを特徴とする請求項１又は請求項２に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一面側に、ｎ電極と透明導電膜から成るｐ電極とを有する半導体発光素子の製造方法に関する。特に、III 族窒化物半導体発光素子に関するものである。
【背景技術】
【０００２】
例えば、従来のIII 族窒化物半導体発光素子においては、ｐ型層は低抵抗化処理を行ってもｎ型層より抵抗率が高いためにｐ型層内での面上の水平方向への電流の広がりが殆どなく、電極直下で発光するだけであるのでｐ型層の上面の広範囲に電極層を形成する必要がある。また、基板としてサファイア等の絶縁物を用いていることから、下層のｎ型層に対する電極を素子上面に形成する必要がある。このため、電極を形成するには、まずｎ電極形成領域となるｎ型層の一部を露出させるために、そのｎ型層の上方に存在するｐ型層や発光層等をエッチングにより除去し、その露出したｎ型層の上面に電極を形成し、次にｐ型層上面に透光性電極を形成する必要があった。
【０００３】
このように、ｎ型層の露出、ｎ型層上のｎ電極の形成、ｐ型層上の透光性電極の形成と、多数回のフォトリソグラフィ、エッチング工程を必要としていた。また、ｎ型層の露出工程の後に、ｐ型層上に透光性電極を形成しているために、露出されたｎ型層とｐ型層との境界部に、正確に位置合せをして、ｐ型層の全面に窓の形成されたマスクを形成することは困難である。そのため、上記の境界部（段差のエッジ）から数μｍ程度後退したｐ型層上に、透光性電極を形成せざるを得なかった。このため、透光性電極が形成されていないｐ型層部分が存在するために、発光に寄与しない部分が存在し、発光効率を低下させていた。
【０００４】
この課題を解決するために、下記特許文献１、２に開示の技術が存在する。特許文献１の技術では、ｐ型層上の全面に金属から成る透光性電極とＳｉＯ2 層とを形成した後、そのＳｉＯ2 層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりｎ型層の露出すべき部分のＳｉＯ2 層をウエットエッチングしている。そして、残されたフォトレジストとＳｉＯ2 層をマスクとして、ｐ型層などの半導体層をドライエッチングしてｎ型層の一部を露出させ、ウエットエッチングによりＳｉＯ2 層を除去している。この工程によると、工程数が少なくなると共に、露出されたｎ型層とｐ型層との境界部まで透光性電極が形成されるために、発光効率を向上させることができる。しかしながら、ｎ型層を露出させる工程において、段差側面のｐｎ接合部分に、金属などの導電性原子が付着するため、素子の信頼性が低下していた。
【０００５】
一方、特許文献２に開示の技術は、ｐ型層上の透明電極にＩＴＯを用いるものである。この技術では、ｐ型層上の全面にＩＴＯから成る透明電極を形成した後、その層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりｎ型層の露出すべき部分のＩＴＯ膜をウエットエッチングしている。そして、残されたＩＴＯ膜とフォトレジストとをマスクとして、ｐ型層などの半導体層をドライエッチングしてｎ型層の一部を露出させている。また、エッチングされた段差におけるｐ型層のエッジ部分に電界がかかると、静電耐圧が減少する。これを防止するために、ｐ型層のエッジ部分に電界がかからないように、ＩＴＯ膜を、そのエッジ部分から３μｍ程度後退した位置に形成している。そのため、マスクを用いたＩＴＯ膜をウエットエッチングする際に、マスクのエッジ部分から後退した位置までＩＴＯ膜をアンダーカットエッチングしている。これにより、ｐ型層のエッジ部分から後退した位置にＩＴＯ膜のエッジが位置するようにして、段差のｐ型層のエッジ部分に電界が印加されないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１７３２２９
【特許文献２】特開２００５−１９９４５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、この方法によると、フォトレジストのエッジ直下のＩＴＯ膜を、所定量だけ、アンダーカットエッチングするには、ウエットエッチングの時間を精密に管理する必要がある。アンダーカットの量が少ないと、上記の静電耐圧を低下させる原因となり、アンダーカットの量が多いと、ｐ型層上にＩＴＯ膜が形成されていない領域が大きくなるので、発光効率が低下するという問題がある。
さらには、ＩＴＯ膜とその上のフォトレジストをマスクとして、ｐ型層などの半導体層を反応性ガスのプラズマを用いてドライエッチングしてｎ型層を露出させる場合に、ＩＴＯを構成するＩｎ、Ｓｎなどの導電性金属原子が、ｐｎ接合の側面に付着して、リーク電流の原因となるという問題があった。
【０００８】
そこで、本発明の目的は、透明導電膜を電極とする発光素子において、製造工程の簡略化を図り、素子の発光効率を向上させ、素子の信頼性を向上させることである。
【課題を解決するための手段】
【０００９】
第１の発明は、基板と、この基板上に形成された第１伝導型の第１半導体層と、第１伝導型とは異なる第２伝導型の第２半導体層と、第２半導体層の上に形成された透明導電膜から成る第２電極と、第２半導体層側からエッチングして、第１半導体層の電極形成部を露出させ、この電極形成部に第１電極を形成する半導体発光素子の製造方法において、第２半導体層上の全面に、透明導電膜を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させ、残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させ、残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去することを特徴とする半導体発光素子の製造方法である。
【００１０】
ここで、発光素子は、透明導電膜を通して光を外部に出力させるフェースアップのワイヤボンディング型の発光素子に用いることができる。また、発光素子は、透光性基板を用いて、透光性基板を上にして半導体層側をリードフレームに接合するいわゆるフェースダウンで用い、透光性基板の側から光を出力させるフリップチップ型の半導体発光素子であっても良い。フリップチップ型の場合には、透明導電膜の上に直接、又は、絶縁膜を介在させて反射膜を形成する素子に、本発明を用いることができる。半導体の材料としては任意であるが、本発明は、特に、III 族窒化物半導体を各層に用いる場合に有効である。透明導電膜が形成される第２半導体層としては、ｐ型半導体でもｎ型半導体でもいずれでも良い。しかし、ｎ型半導体よりも比抵抗の大きいｐ型半導体に、透明導電膜を用いるのが一般的である。したがって、本発明において、一般的には、第１伝導型はｎ型、第２伝導型はｐ型、第１半導体層はｎ型半導体層、第２半導体層は、ｐ型半導体層である。しかし、以下の理由により、第１伝導型はｐ型、第２伝導型はｎ型、第１半導体層はｐ型半導体層、第２半導体層はｎ型半導体層とすることも可能である。
【００１１】
基板から最も離れた最上層がIII 族窒化物半導体の場合には、ｐ型化処理の関係で、通常、ｐ型半導体となるが、製造技術の進化により最上層がｎ型半導体になる場合もあるし、ＬＬＯ法により製造される発光素子は、支持基板と最も離れた層がｎ型半導体層となるので、透明導電膜が形成される第２半導体層は、いずれの伝導型であっても本発明は適用可能である。
【００１２】
また、第１半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される輪郭部において、残されたフォトレジストの厚さが、除去される部分に向かって次第に薄くなるようにフォトレジストを形成することは、フォトレジストの露光量分布を制御することにより、現像後のフォトレジストの厚さを制御することで、実現することができる。例えば、フォトレジストの露光部分が現像時に除去される場合には、フォトレジストを除去する部分と残す部分との境界である輪郭部において、残す側に向けて露光量を徐々に減少させることにより実現することができる。残されたフォトレジストマスクにおいて、除去された領域に向かって、厚さが次第に薄くなり、傾斜した面（以下、この部分を「傾斜部」という）が、輪郭部に形成される。
【００１３】
半導体層には、III 族窒化物半導体を用いることができる。III 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第３Ｂ族元素（第１３族元素）であるＢやＴｌで置換したもの、Ｎの一部を他の第５Ｂ族元素（第１５族元素）であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。より一般的には、Ｇａを少なくとも含むＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを示す。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。
【発明の効果】
【００１４】
第２半導体層の上全面に、透明導電膜を形成し、その膜の上全面にフォトレジストを塗布した後に、フォトリソグラフィにより、第１半導体層の電極形成部に該当する部分のフォトレジストが除去される。そして、残されたフォトレジストをマスクとして、透明導電膜がウエットエッチングされる。その後に、透明導電膜とフォトレジストをマスクとして、第１半導体層を露出させるドライエッチングが行われる。したがって、第１半導体層を露出させる工程と、第２半導体層の上に透明導電膜とを形成する工程を、１回のフォトリソグラフィにより実施でき、製造工程が簡略化される。
【００１５】
また、第１半導体層の電極形成部を形成した後に、透明導電膜を形成することはないために、マスク形成時の位置合せがなく、製造が簡単となると共に、第２半導体層の全面に、透明導電膜を形成することができるので、発光効率を向上させることができる。また、第２半導体層の全面に、透明導電膜を形成していることから、流れる電流路の断面積が拡大することから抵抗が低下して、駆動電圧も低下することができる。また、フォトレジストは、除去される部分との境界部で、厚さが減少する傾斜部を有している。この傾斜部のうち厚さの薄い所定の部分は、第１半導体層を露出するドライエッチングの工程において、エッチングされて、消滅する。そして、除去された部分に透明導電膜が露出する。透明導電膜は、ドライエッチングにおいて、半導体層よりも高い耐性を有しているので、エッチングされ難く残る。エッチングされたとしても、上部にフォトレジストの傾斜部が存在するので、透明導電膜のエッチング開始が遅れる結果、透明導電膜の全厚さはエッチングされない。そのように、フォトレジストの厚さ、透明導電膜の厚さが決定される。エッチングその後、露出した透明導電膜が、そのフォトレジストをマスクとしてウエットエッチングされるので、フォトレジストの傾斜部のうちの薄い所定領域に相当する部分がエッチングされることになる。その結果、透明導電膜のエッジは、第１半導体層の電極形成部の輪郭部から傾斜部のうちの上記の所定領域部分だけ後退することになる。そして、この後退位置は、フォトレジストの傾斜部の幅や角度で制御できるので、この後退位置を極めて正確に極微小量とすることができる。この結果、第２半導体層のほぼ全面に透明導電膜を形成することができるので、発光素子の発光効率を向上させることができる。
【００１６】
さらに、第１半導体層を露出するドライエッチングの後に、透明導電膜がウエットエッチングされる工程があるので、ドライエッチングの工程において形成された段差の側面のｐｎ接合部に、導電性金属原子が付着しても、このウエットエッチングの工程で除去されるので、素子の信頼性が向上する。
【図面の簡単な説明】
【００１７】
【図１】本発明の具体的な実施例にかかる発光素子の断面図。
【図２】同実施例の発光素子の平面図。
【図３】同実施例の発光素子の製法を示す発光素子の断面図。
【図４】同実施例の発光素子の製法を示す発光素子の断面図。
【図５】同実施例の発光素子の製法を示す発光素子の断面図。
【図６】同実施例の発光素子の製法を示す発光素子の断面図。
【図７】同実施例の発光素子の製法を示す発光素子の断面図。
【図８】本発明の他の実施例にかかる発光素子の断面図。
【発明を実施するための形態】
【００１８】
本発明を実施するための形態について説明する。
基板としては、絶縁性基板、導電性基板、不透光性基板、透光性基板など、任意の基板を用いることができる。たとえば、サファイア（Ａｌ2Ｏ3）、炭化硅素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化マンガン（ＭｎＯ）、一般式Ａｌx Ｇａy Ｉｎ1-x-y Ｎで表される４元、３元、２元の半導体、ＡｌＮ、セラミックス、などを用いることができる。
【００１９】
透明導電膜としては、金属酸化物などの導電性酸化膜が挙げられるが、代表的には、インジウム錫酸化物（ＩＴＯ）や酸化亜鉛（ＺｎＯ）を用いるのが良い。その他、ＺｎＯにＡｌ2 Ｏ3 やＧａ2 Ｏ3 など３価のイオンとなる元素を数％添加した材料（ＡＺＯ、ＧＺＯ）、フッ素ドープが酸化亜鉛（ＦＴＯ）、酸化インジウムと酸化亜鉛の複合体、ニオブ添加二酸化チタンＴｉ1-x ＮｂX Ｏ2 （ＴＮＯ）、その他、酸化亜鉛系、酸化インジウム系、酸化スズ系、カドミウム系（ＣＴＯ）などの透明導電膜を用いることができる。これらの材料は、ウエットエッチングされ易く、塩素、フッ素などを用いたドライエッチングのエッチング速度がIII 族窒化物半導体に比べて遅い。ウエットエッチングの材料は、透明導電膜をエッチングできれば、任意である。また、ドライエッチングも、III 族窒化物半導体がエッチングできるものであれば任意であり、塩素、フッ素などのプラズマエッチングを用いることができる。第１電極、第２電極の材料は任意ではあるが、金、金とチタンの多層膜、又は、金とチタンの合金、タングステン（Ｗ）、チタン（Ｔｉ）、金（Ａｕ）の多層膜等、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）等を用いることができる。
【００２０】
透明導電膜の形成方法は、スパッタ、真空蒸着などを用いることができ、特に限定されないが、電子線による真空蒸着で形成するのが望ましい。なお、発光層を構成する単一量子井戸構造や多重量子井戸構造は、少なくともインジウム（Ｉｎ）を含むIII族窒化物系化合物半導体Ａｌy Ｇａ1-y-z Ｉｎz Ｎ（０≦ｙ＜１，０＜ｚ≦１）から成る井戸層を含むものが望ましい。発光層の構成は、例えばドープされた、又はアンドープのＧａ1-zＩｎzＮ（０＜ｚ≦１）から成る井戸層と、当該井戸層よりもバンドギャップが大きい任意の組成のIII族窒化物系化合物半導体ＡｌＧａＩｎＮから成る障壁層が挙げられる。好ましい例としてはアンドープのＧａ1-zＩｎzＮ（０＜ｚ≦１）の井戸層とアンドープのＧａＮから成る障壁層である。ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないものを意味する。したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。
【００２１】
III 族窒化物半導体層を結晶成長させる方法としては、分子線気相成長法（ＭＢＥ）、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、液相成長法等が有効である。半導体発光素子を構成する各層のIII−Ｖ族窒化物半導体は、少なくともＡｌxＧａyＩｎＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）にて表される２元系、３元系若しくは４元系の半導体から成るIII−Ｖ族窒化物系化合物半導体で形成することができる。また、これらのIII族元素の一部は、ボロン（Ｂ）、タリウム（Ｔｌ）で置き換えても良く、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）で置き換えても良い。
【００２２】
更に、これらの半導体を用いてｎ型の層を形成する場合には、ｎ型不純物として、ＳｉＧｅ、Ｓｅ、Ｔｅ、Ｃ等を添加し、ｐ型の層を形成する場合には、ｐ型不純物としては、、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を添加することができる。
【実施例１】
【００２３】
図１は、本実施例１の半導体発光素子１を示す断面図であり、図２はその平面図である。厚さ１００μｍのサファイヤ基板１０１の上には窒化アルミニウム（ＡｌＮ）から成る膜厚約２０ｎｍのバッファ層１０２が設けられ、その上にシリコン（Ｓｉ）ドープのＧａＮから成る膜厚約８．０μｍの高キャリア濃度ｎ+層であるｎ型コンタクト層１０４（第１半導体層）が形成されている。このｎ型コンタクト層１０４の電子濃度は５×１０18／ｃｍ3である。この層の電子濃度は、高い程、望ましいが、２×１０19／ｃｍ3まで、増加可能である。そして、ｎ型コンタクト層１０４の上にＩｎ0.03Ｇａ0.97Ｎからなる歪み緩和層１０５が２００ｎｍの厚さに形成されている。そして、その歪み緩和層１０５の上に、膜厚２０ｎｍのノンドープのＧａＮと膜厚３ｎｍのノンドープのＧａ0.8Ｉｎ0.2Ｎからなる３周期分積層した多重量子井戸構造（ＭＱＷ）の発光層１０６が形成されている。発光層１０６の上にはマグネシウム（Ｍｇ）ドープのＡｌ0.15Ｇａ0.85Ｎから成る膜厚約６０ｎｍのクラッド層に相当するｐ型層１０７が形成されている。さらに、ｐ型層１０７の上にはマグネシウム（Ｍｇ）ドープのＧａＮから成る膜厚約１３０ｎｍのｐ型コンタクト層１０８（第２半導体層）が形成されている。
【００２４】
また、ｐ型コンタクト層１０８の上にはＭＯＣＶＤ法により形成されたＩＴＯから成る透明導電膜１０が形成されている。ｐ型コンタクト層１０８の平面上周辺部には、環状に幅３μｍの露出部５が形成されている。この露出部５の幅は、発光効率から言えば、狭い程望ましいが、段差の側壁におけるｐｎ接合の短絡の防止を考慮すると、最低、１μｍ設けるのが望ましい。６μｍを越えると発光効率が低下するので、６μｍ以下が望ましい。その透明導電膜１０の上には、ＳｉＯ2 から成る絶縁性保護膜２０が形成されている。透明導電膜１０の厚さは、０．５μｍ、絶縁性保護膜２０は、厚さ、２００ｎｍである。絶縁性保護膜２０に開けられた窓に形成されたｐパッド電極４０は、厚さ０．０１μｍのチタン（Ｔｉ）と、厚さ０．５μｍの金（Ａｕ）との２重構造で構成されている。また、ｐ電極パッド４０は、ＴｉとＡｕの合金で構成されていても良い。
【００２５】
一方、ｐ型コンタクト層１０８からエッチングして、露出したｎ型コンタクト層１０４上には、ｎ電極３０が形成されている。ｎ電極３０は２重構造をしており、膜厚約１８ｎｍのバナジウム（Ｖ）層３１と、膜厚約１．８μｍのアルミニウム（Ａｌ）層３２とをｎ型コンタクト層１０４の一部露出された部分である電極形成部１６に、順次積層させることにより構成されている。
【００２６】
次に、本実施例に係る半導体発光素子の製法について説明する。まず、サファイア基板１０１上に、ＭＯＣＶＤ法により、４００℃において、窒化アルミニウム（ＡｌＮ）の低温成長によるバッファ層１０２が形成される。次に、それぞれのIII 族窒化物半導体のエピタキシャル成長の最適温度に調整しつつ、ＭＯＣＶＤ法によってIII 族窒化物半導体からなるｎ型コンタクト層１０４、歪み緩和層１０５、発光層１０６、ｐ型層１０７、ｐ型コンタクト層１０８を順に積層させた。ＭＯＣＶＤ法において用いる原料ガスは、窒素源として、アンモニア（ＮＨ3 ）、Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）、Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）、Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）、ｎ型ドーピングガスとして、シラン（ＳｉＨ4 ）、ｐ型ドーピングガスとしてシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）、キャリアガスとしてＨ2 またはＮ2 である。
【００２７】
以上の半導体層のエピタキシャル成長については、良く知られた方法である。図３に示すように、ｐ型コンタクト層１０８の上の全面に、ＩＴＯを、厚さ０．５μｍで、一様に堆積させて透明導電膜１２を形成した。次に、その透明導電膜１２の上の全面に、厚さ４μｍに、フォトレジスト１３を塗布した。その後、そのフォトレジスト１３を露光した。この時、図３に示すように、フォトレジスト１３を除去する境界部１４において、残す領域に向けて、露光強度が低下する方向に傾斜するように露光させた。例えば、プロキシミティー露光法を用い、フォトマスクとウエハとの間隔（プロキシミティーギャップ）を変化させることにより、又は、プロキシミティーギャップを一定にして、露光強度を変化させることにより、露光強度の傾斜の程度を制御することができる。次に、このフォトレジスト１３を現像して、露光部８０を除去して、図４に示すように傾斜部１５を境界部１４に有したフォトレジスト１３を形成した。除去された部分がｎ型コンタクト層１０４を露出する部分に対応する。
【００２８】
次に、この状態で、ウエットエッチングをした。その結果、図５に示すように、フォトレジスト１３に覆われていない部分の透明導電膜１２が除去された。次に、残された透明導電膜１２とフォトレジスト１３の２重層をマスクとして、塩素プラズマによりドライエッチングを行った。この結果、図６に示すように、ｎ型コンタクト層１０４が露出して、電極形成部１６が形成された。この時、フォトレジスト１３の厚さは全体的に薄くなり、傾斜部１５は薄いために、傾斜部１５の所定幅の部分１９は、エッチングにより除去されて、下層の透明導電膜１２の一部１７が露出した。この部分１９の下の透明導電膜１２は、エッチングが終了する時刻において、完全には除去されない。フォトレジスト１３と透明導電膜１２の厚さは、この状態が実現する厚さに設計さている。次に、図７に示すように、この状態で、残されたフォトレジスト１３をマスクとして、透明導電膜１２の露出部１７をウエットエッチングした。残された部分が、図１に示す半導体発光素子１の透明導電膜１０となる。この時、段差の側面１８のｐｎ接合に付着しているＩＴＯの構成元素であるＩｎ、Ｓｎなどが、排除された。
【００２９】
この後、最表面上に一様にフォトレジストの塗布し、露光現像により、透明導電膜１０上のｐパッド電極４０の形成領域に窓を形成して、厚さ０．０１μｍにＴｉと、厚さ０．５μｍにＡｕを堆積して、フォトレジストをリフトオフして、ｐパッド電極４０を形成した。その後、同様に、最表面上に一様にフォトレジストの塗布し、露光現像により、ｎ型コンタクト層１０４の電極形成部１６に対応する部分に窓を開けて、厚さ１８ｎｍにＶと、厚さ１．８μｍにＡｌを堆積して、ｎ電極３０を形成した。その後、最表面上に一様にＳｉＯ2 を２００ｎｍの厚さに堆積して、さらに面上に一様に、フォトレジストを塗布し、露光現像により、所定領域に窓を開けて、フッ素系のエッチングガスによりドライエッチングを行い、その後、レジストを除去して、絶縁性保護膜２０を形成した。
【実施例２】
【００３０】
本発明は、図８に示す、フリップチップ型の半導体発光素子２を形成する場合にも用いることができる。実施例１と同一の構成部分には、同一の符号が付されている。透明導電膜１０の上に、ＳｉＯ2 から成る第１絶縁性保護膜２０が形成されており、その第１絶縁性保護膜２０の上に、Ａｌから成る反射膜５０が形成されている。そして、反射膜５０、露出している第１絶縁性保護膜２０の上及び素子２の上面に、ＳｉＯ2 から成る第２絶縁性保護膜２１が形成されている。すなわち、第１絶縁性保護膜２０と第２絶縁性保護膜２１は一体となり、その内部に反射膜５０が存在している。また、ｐパッド電極４０には、ｐバンプ電極７０が、ｎ電極３０には、ｎバンプ電極６０が接合している。このような半導体発光素子２において、ｎ型コンタクト層１０４の電極形成部１６を露出させて、電極形成部１６の段差のエッジに当たる部分に、ｐ型コンタクト層１０８の極微小幅の露出部５を形成して、透明導電膜１０を形成する形成する時のエッチングに実施例１の方法を用いることができる。
【００３１】
上記の全実施例において、半導体発光素子の層構成については任意である。本発明は、ｎ電極とｐ電極とを、同一面側に形成した素子において、透明導電膜を第２半導体層の上に形成して、第１半導体層に対する電極を形成する場合において、半導体層のエッチングする工程を有すれば、どのような発光素子の製法にも適用できる。
【産業上の利用可能性】
【００３２】
本発明は、半導体発光素子の発光効率の向上に用いることができる。
【符号の説明】
【００３３】
１…発光素子
５…露出部
１０…透明導電膜
１５…傾斜部
２０…絶縁性保護膜
４０…ｐパッド電極
１０１…サファイア基板
１０２…バッファ層
１０４…ｎ型コンタクト層
１０５…歪み緩和層
１０６…発光層
１０７…ｐ型クラッド層
１０８…ｐ型コンタクト層
３０…ｎ電極
【図１】
2011199122.tif 000003
【図２】
2011199122.tif 000004
【図３】
2011199122.tif 000005
【図４】
2011199122.tif 000006
【図５】
2011199122.tif 000007
【図６】
2011199122.tif 000008
【図７】
2011199122.tif 000009
【図８】
2011199122.tif 000010