(57)【要約】【課題】内部接続端子にクラックを生じさせない、信頼性を高めたパッケージの製造方法を提供する。【解決手段】電極パッドを有する半導体集積回路を含む半導体チップが複数配置された半導体基板と、半導体基板上の再配線層とを有する半導体装置の製造方法であって、半導体集積回路の領域の間に位置するスクライブ領域の中に溝部を加工するため、溝部以外の領域を保護する保護マスクを半導体基板に張り付ける、保護マスク張り付け工程（Ｓ１０１）と、溝部を加工する溝部加工工程（Ｓ１０２）と、保護マスクを第１絶縁層の形成のためのスクリーンマスクとして使用して、溝部を覆うように第１絶縁層を形成する、第１絶縁層形成工程（Ｓ１０３）とを有することを特徴とする半導体装置の製造方法。【選択図】図４Ｃ
2011124278.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体集積回路を含む半導体チップが複数配置された半導体基板と、該半導体基板上の再配線層とを有し、前記再配線層は、前記半導体基板上の第１絶縁層と、前記電極パッドと接続する内部接続端子と、前記第１絶縁層及び前記内部接続端子上に前記内部接続端子が露出するように形成された第２絶縁層と、該第２絶縁層の上面に露出された前記内部接続端子に接続されているとともに前記第２絶縁層上に形成されている配線とを有する半導体装置の製造方法であって、
前記半導体集積回路の領域の間に位置するスクライブ領域の中に溝部を加工するため、前記溝部以外の領域を保護する保護マスクを半導体基板に張り付ける、保護マスク張り付け工程と、
前記溝部を加工成形する溝部加工工程と、
前記保護マスクを前記第１絶縁層の形成のためのスクリーンマスクとして使用して、前記溝部を覆うように前記第１絶縁層を形成する、第１絶縁層形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記保護マスクとして、レジスト膜を使用することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記溝部を形成するために、ウエットブラスト加工を用いることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記溝部を形成するために、エッチング加工を用いることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記第１絶縁層及び前記第２絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成される請求項１乃至４の何れか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ上に再配線層が形成された半導体装置の製造方法に関する。
【背景技術】
【０００２】
情報携帯機器、小型電子機器等の高性能化、小型化のニーズに応じて、半導体装置の高密度実装技術に関する開発が進められている。高密度実装技術の中で、半導体集積回路を有する半導体ウエハを、ウエハの形態のままパッケージ加工を行なうウエハレベルパッケージ（ＷＬＰ）の技術及び半導体チップのパッケージ毎に個片化されたチップサイズパッケージ（ＣＳＰ）の技術が、広く利用されている。
【０００３】
図１は、従来の半導体ウエハ及びウエハレベルパッケージを例示する図である。
【０００４】
（ウエハレベルパッケージ（ＷＬＰ））
図１の（ａ）は、半導体集積回路を有する半導体ウエハ１１の平面図を例示している。半導体ウエハ１１の直径は、インチの値で呼称され、高密度実装技術の分野においては、６，８及び１２インチ等が使用される。ウエハレベルパッケージ（ＷＬＰ）のパッケージ化の技術は、個々の半導体チップ１３の集合した半導体ウエハ１１全体を、一括して、再配線、樹脂封止等パッケージ化を行う技術である。パッケージ化の最終工程で、スクライブライン１２において切断、分割され、個々の半導体チップのパッケージが得られる。個々のパッケージの外形寸法は、半導体チップの大きさと同等あるいは僅かに大きいパッケージであるので、チップサイズパッケージ（ＣＳＰ）と呼ばれる。
【０００５】
図１の（ｂ）は、ＷＬＰのパッケージ加工により半導体ウエハ１１がパッケージされた状態を例示しており、図（ａ）の半導体ウエハ１１の切断線Ｘ−Ｘに相当する位置における、ＷＬＰのパッケージの断面を拡大した図である。図（ｂ）において、半導体チップ１３は、半導体集積回路１４、電極パッド１５及び保護膜１６を有し、同一の半導体ウエハ１１上に隣接して設けられている。半導体ウエハ１１上に、再配線層１１１が形成される。再配線層１１１は、内部接続端子１７，第１絶縁層１８、第２絶縁層１９、配線２０、外部接続端子２１及びソルダレジスト層２２等を有している。再配線層１１１の形成は、ワイヤボンディング、絶縁層積層、配線めっき等のパッケージ加工により、なされる。このようにパッケージ化されたそれぞれの半導体チップは、基板切断位置Ｃにおけるスクライブライン４２によって、隣接する半導体チップと分かたれている。なお、「半導体ウエハ」の用語は、主として、「ウエハの形状の半導体基板」の意味で使用した。
【０００６】
（スクライブ領域）
図２は、半導体ウエハの領域を例示する図である。図（ａ）は、半導体集積回路を有する半導体ウエハ１１の平面図であり、図（ｂ）は、図（ａ）の切断線Ｘ−Ｘにおける半導体ウエハ１１の断面の拡大図である。半導体集積回路の領域Ｓは、半導体集積回路１４が設けられている領域を示している。半導体集積回路の領域Ｓの間に配置された領域Ｒがスクライブ領域である。スクライブ領域Ｒの幅方向の中央付近に位置する基板切断位置Ｃは、それぞれの半導体チップ１３を個片化切断するためのダイサ装置等の位置基準となる。スクライブライン１２は、切り代を示し、ダイサ装置のブレード厚（図示せず）等に対応する。
【０００７】
（弾性率の異なる２層の絶縁層を有するチップサイズパッケージ（ＣＳＰ））
図３は、従来のＣＳＰを例示する図である。図（ａ）は、２層の絶縁層を有するＣＳＰを示す。半導体チップ１３に弾性率の異なる２層の絶縁層１８，１９を設けて、熱硬化後の収縮等に帰因する反りの発生を抑制する技術が開示されている。例えば、低弾性の第１の絶縁層１８の弾性率は２０ＭＰａ以上１０００ＭＰａ未満であり、高弾性の第２の絶縁層１９の弾性率は、１０００ＭＰａ以上である（特許文献１）。
【０００８】
図３の（ｂ）は、従来の、他のＣＳＰを例示する図である。半導体素子（半導体チップ）３１は、主面３２上に形成された絶縁層３２ａ、主面３２の外縁を規定する側面３３上に形成された絶縁層３３ａ及び主面３２に対向する裏面３４上に形成された絶縁層３４ａ等を備えている。半導体素子の側面上に絶縁層が形成されているので、物理的な衝撃を緩和して半導体素子の側面を保護することができ、チッピングの発生等を防止することができる（特許文献２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−３１１５９３号公報
【特許文献２】特開２００１−１６８２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図３の（ｃ）は、従来の２層の絶縁層を有するＣＳＰにおける、パッケージ内の内部接続端子のクラック発生の状態を例示する図である。クラックは、半導体チップ１３に設けられた電極パッド１５と配線２０とを接続している内部接続端子１７の、２層の絶縁層１８，１９の境界面２３を起点に発生している。２層の絶縁層１８，１９の熱膨張の差等により、２層の境界面２３に剪断力が生じ、絶縁層の境界部分に存する内部接続端子１７にクラックが生じる場合がある。
【００１１】
本発明は、上述した問題点に鑑みてなされたものであり、内部接続端子にクラックを生じさせない、信頼性を高めたパッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、電極パッドを有する半導体集積回路を含む半導体チップが複数配置された半導体基板と、該半導体基板上の再配線層とを有し、前記再配線層は、前記半導体基板上の第１絶縁層と、前記電極パッドと接続する内部接続端子と、前記第１絶縁層及び前記内部接続端子上に前記内部接続端子が露出するように形成された第２絶縁層と、該第２絶縁層の上面に露出された前記内部接続端子に接続されているとともに前記第２絶縁層上に形成されている配線とを有する半導体装置の製造方法であって、前記半導体集積回路の領域の間に位置するスクライブ領域の中に溝部を加工するため、前記溝部以外の領域を保護する保護マスクを半導体基板に張り付ける、保護マスク張り付け工程と、前記溝部を加工成形する溝部加工工程と、前記保護マスクを前記第１絶縁層の形成のためのスクリーンマスクとして使用して、前記溝部を覆うように前記第１絶縁層を形成する、第１絶縁層形成工程とを有することを特徴とする。
【発明の効果】
【００１３】
内部接続端子にクラックを生じさせない、信頼性を高めたパッケージの製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】従来の半導体ウエハ及びウエハレベルパッケージを例示する図である。
【図２】従来の半導体ウエハの領域を例示する図である。
【図３】従来のチップサイズパッケージを例示する図である。
【図４Ａ】本発明の第１の実施の形態に係る半導体装置を例示する図である。
【図４Ｂ】本発明の第１の実施の形態に係る半導体装置の製造方法を例示する図である。
【図４Ｃ】本発明の第１の実施の形態に係る半導体装置の製造方法を例示する図である。
【図５Ａ】本発明の第１の実施の形態に係る半導体装置の製造方法の工程における代表的な半導体装置の形態を例示する図である。
【図５Ｂ】本発明の第１の実施の形態に係る半導体装置の製造方法の工程における代表的な半導体装置の形態を例示する図である。
【図６】本発明の第２の実施の形態に係るＣＳＰの断面を例示する図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。なお、各図の説明において、各図に共通している同一構成部分等については、その部分に同一の符号を付し、重複する場合にはその説明を省く場合がある。
【００１６】
〈第１の実施の形態〉
本発明の第１の実施の形態に係る発明は、保護マスクの使用に関する、半導体装置の製造方法の発明である。本製造方法の説明のため、その前提となる発明について、以下に概略を説明する。
【００１７】
〈第１の実施の形態に係る発明の前提となる発明〉
図４Ａは、内部接続端子４７が、ほぼ、第２の絶縁層４９のみに覆われる構造のＣＳＰのパッケージを例示する図である。内部接続端子４７の側面は、第２の絶縁層４９のみに覆われているので、内部接続端子が２層の絶縁層に覆われているとき等に受ける剪断力等の影響を、回避することができる。さらに、半導体チップ４３の半導体集積回路４４の縁辺に形成された溝部Ｍに、第１絶縁層４８が設けられて、溝部Ｍの面上方に２層の絶縁層４８，４９が設けられて、半導体チップと絶縁層との密着強度が高められている。その密着強度は、溝部Ｍの粗化された表面による第１の絶縁層との密着と、溝形状により保持された第１の絶縁層と第２の絶縁層の２層構成とによって、高められている。
【００１８】
図４Ｂは、内部接続端子がほぼ１層の絶縁層に覆われたＣＳＰのパッケージの製造方法を示す図である。製造の工程は、保護マスク張り付け工程（Ｓ１００１）、溝部加工工程（Ｓ１００２）、保護マスク除去工程（Ｓ１００３）、スクリーンマスク配置工程（Ｓ１００４）、第１絶縁層形成工程（Ｓ１００５）、内部接続端子形成工程（Ｓ１００６）、第２絶縁層形成工程（Ｓ１００７）、配線層形成工程（Ｓ１００８）、外部接続端子形成工程（Ｓ１００９）及びＣＳＰ個片化工程（Ｓ１０１０）である。このうち、保護マスク及びスクリーンマスクに関する工程（Ｓ１００１〜Ｓ１００５）について概略を説明する。
【００１９】
（Ｓ１００１．保護マスク張り付け）
溝部Ｍ（図４Ａ）の加工に用いる保護マスクの張り付けを行う工程である。溝部Ｍは、溝部加工工程（Ｓ１００２）において、ウエットブラスト等の加工法により形成される。溝部Ｍの表面は、細かい凹凸を有する表面粗化された状態になっている。保護マスクは、溝部加工工程（Ｓ１００２）において、溝部の寸法に対応する寸法の開口部を有して、半導体集積回路４４の領域、電極パッド４５の一部等、溝部Ｍの周辺の領域を保護する目的で使用される。
【００２０】
（Ｓ１００３．保護マスク除去）
保護マスクを除去して、第１絶縁層形成のためのスクリーンマスクのための空間を確保する。
【００２１】
（Ｓ１００４．スクリーンマスク配置）
第１絶縁層形成のためのスクリーンマスクを配置する。ＷＬＰの、微細な寸法の加工であるので、配置の位置精度確保に注意を要する。
【００２２】
（Ｓ１００５．溝部を覆う第１絶縁層形成）
溝部Ｍに、Ｓ１００４において配置したスクリーンマスクを使用して、ペースト状の第１絶縁層４８を形成する。
【００２３】
内部接続端子形成工程（Ｓ１００６）以降の工程は、ＷＬＰのパッケージの再配線層の形成等の工程である。再配線層の形成等の工程は、後述するので、その説明を省く。本発明は、上記の前提の発明を改良した発明である。
【００２４】
以下、本発明を説明する。
【００２５】
図４Ｃは、本発明の第１の実施の形態に係る半導体装置の製造方法を例示する図である。製造方法は、保護マスク張り付け工程（Ｓ１０１）、溝部加工工程（Ｓ１０２）、第１絶縁層形成工程（Ｓ１０３）、内部接続端子形成工程（Ｓ１０４）、第２絶縁層形成工程（Ｓ１０５）、配線層形成工程（Ｓ１０６）、外部接続端子形成工程（Ｓ１０７）及びＣＳＰ個片化工程（Ｓ１０８）を有している。
【００２６】
図５Ａ，５Ｂは、図４Ｃの製造方法の工程における、代表的な半導体装置の形態を例示する図である。
【００２７】
以下、図５Ａ，図５Ｂの半導体装置の形態等を参照しながら、半導体装置の製造方法について、順を追って説明する。
【００２８】
（Ｓ１０１．保護マスク張り付け工程）
図４ＣのＳ１０１の保護マスク張り付け工程は、溝部加工に用いる保護マスクの張り付けを行う工程である。保護マスクは、溝部加工の対象となる溝部の寸法に対応する寸法の開口部を有して、溝部の周辺の領域を保護する目的で使用される。
【００２９】
図５Ａの（ａ）は、半導体ウエハ５１における半導体チップ５２上に、保護マスク５３ａが張り付けられた状態を示している。保護マスク５３ａは、半導体集積回路の領域Ｓを保護し、スクライブ領域Ｒの一部分に溝部５７（破線表示部）を形成するための開口部５３ｃを有するマスクである。溝部加工として、開口部５３ｃに対して、ウエットブラスト加工、エッチング加工等を施す。
【００３０】
保護マスク５３ａの材料としては、例えば、感光性の、ドライフィルムレジストまたは液状レジスト等を使用することができる。開口部５３ｃの加工は、レジスト材に対して、周知の、露光・現像・剥離の加工手順により行う。本発明においては、溝部加工工程に使用する保護マスク５３ａを、次工程の第１絶縁層形成工程（Ｓ１０３）においても継続して使用するので、溝部加工工程での厚さの変化を見込んで、予め、厚さＴ１を算定しておく。保護マスク５３ａの厚さの変化とは、溝部加工時に、保護マスク５３ａ自体も、ウエットブラスト加工等の影響を受け、同時に摩滅してその厚さが薄くなっていく変化を指している。保護マスク５３ａの厚さは、保護マスクの材質、半導体チップの物性、絶縁層の寸法等の設計条件及び溝部加工の加工条件等に対応して、適宜設定することができる。
【００３１】
（Ｓ１０２．溝部加工）
図４ＣのＳ１０２の溝部加工工程は、スクライブ領域Ｒの基板切断位置Ｃ（図５Ａの（ａ））付近を中心として溝部５７（破線表示部）を形成する工程であり、保護マスク５３ａを用いる。溝部の形状は、第１絶縁層の樹脂が確実に溝の面と密着結合することができて、かつ、十分な第１絶縁層の樹脂の量を確保できるように、その断面形状が半円形またはＵ字状の形状を有することが望ましい。溝部の表層面については、細かい凹凸を有する表面粗化された状態であることが望ましい。表面粗化された面の表層と、絶縁層の樹脂との間で、アンカー効果をもつ確実な密着結合をさせるためである。ウエットブラスト加工、エッチング加工またはプラズマアッシング加工等により溝部を形成すると、溝部の表面粗化を行うことができる。なお、形成された溝部５７は、後に示す図５Ｂの（ｈ）のように、パッケージ化され個片化された半導体チップ５２のスクライブライン１２周辺の縁辺部において、第１絶縁層５８を有する切り欠き部となる。
【００３２】
（ウエットブラスト加工）
溝部加工として、ウエットブラスト加工を行う場合には、研磨材として、例えば、粒径１０μｍ〜２０μｍのアルミナ砥粒または球状シリカ砥粒等を含んだスラリ懸濁水溶液を使用する。スラリ懸濁水溶液の濃度は、１４ｗｔ％である。ウエットブラスト装置を使用して、加工対象から１０ｍｍの距離におかれたノズルから、加工対象の面に垂直にスラリ懸濁水溶液を噴射する。噴射圧は、例えば、０．２５ＭＰａである。ウエットブラスト加工における、研磨材の研磨によって、溝部表面は、細かい凹凸の性状を得ることができる。従って、溝部表面において接着する第１絶縁層との密着結合を、アンカー効果の効いた強固な結合とすることができる。
【００３３】
図５Ａの（ｂ）は、溝部加工が終了した状態を示す図である。保護マスク５３ａは摩滅して保護マスク５３ｂとなっている。保護マスク５３ｂの開口部５３ｃに対応して、スクライブ領域Ｒに溝部５７が形成されている。溝部５７の形状は、半円形またはＵ字形状である。保護マスク５３ｂは、溝部加工、例えば、ウエットブラスト加工等の影響を受け摩滅し、厚さが、張り付けた当初のＴ１から減少して、図（ｂ）のＴ２となっている。この厚さＴ２が、次工程の第１絶縁層の印刷塗布におけるスクリーン厚に相当し、第１絶縁層の印刷時の厚さが定まる。Ｔ２の厚さは、例えば、５〜１０μｍである。
【００３４】
（Ｓ１０３．第１絶縁層形成工程）
図５Ａの（ｃ）は、第１絶縁層５８が形成された状態を示している。溝部加工工程（Ｓ１０２）において使用した保護マスク５３ａを、スクリーンマスク５３ｂとして第１絶縁層形成工程（Ｓ１０３）において使用する。第１絶縁層５８を、基板切断位置Ｃをほぼ中心位置とした溝部５７を覆うようにして形成する。保護マスク５３ａを継続してスクリーンマスク５３ｂとして第１絶縁層の形成のために使用するので、溝部加工後の保護マスクの剥離の工程及び新たなスクリーンマスクの張り付け、露光、現像、剥離の工程を省くことができる。
【００３５】
第１絶縁層には、低弾性の物性を有する絶縁性樹脂を使用する。低弾性の物性を使用するのは、パッケージ内部の半導体チップと絶縁層との熱膨張差等による剥離発生等を抑制するためである。弾性率の値は、具体的には、２０ＭＰａ〜１００ＭＰａが望ましい。この望ましい値の範囲は、次の信頼性の確認試験の結果によるものである。すなわち、発明の製造方法により作成したＣＳＰを、ＣＳＰ搭載用基板に金属バンプを介して搭載した試料を用いた信頼性試験において、弾性率の値が２０ＭＰａ〜１００ＭＰａのときに、半導体チップと第１絶縁層との密着性が良好に保たれたことによる。
【００３６】
第１絶縁層の材質としては、例えば、ペースト状の絶縁樹脂（Non  Conductive  Paste、略してＮＣＰ）、ペースト状異方性導電樹脂（Anisotropic  Conductive  Paste、略してＡＣＰ）等を使用する。また、第１絶縁層５８が、特に半導体集積回路５４の近傍にある場合には、ポリイミド、変性ポリイミド等のポリイミド系化合物を含む樹脂を使用することにより、α線の遮断を図ることができるので、半導体集積回路における誤動作を防ぐことができる。さらに、周知のカーボンブラックや黒色系の有機顔料等を含む樹脂を使用して、可視光線や紫外線を遮断し、また酸化チタン等を含む樹脂を使用して、広い波長領域の光を遮断して、半導体集積回路における誤動作を防ぐことができる。
【００３７】
第１絶縁層５８の樹脂の形成におけるキュアの条件は、例えば、１７５〜１８５℃の温度の大気または窒素雰囲気のキュア炉において、６０分〜１２０分の時間を設定することができる。
【００３８】
第１絶縁層５８の寸法は、例えば、図５Ａの（ｃ）において、溝部の幅ｗが４０μｍ〜８０μｍ、厚さｄが１５μｍ〜２０μｍである。ＣＳＰとしてパッケージが個片化された場合には、ＣＳＰの４辺の縁辺に、第１絶縁層がほぼ２０μｍ〜４０μｍの幅をもって形成された形状となる。
【００３９】
（Ｓ１０４．内部接続端子形成工程）
図５Ａの（ｄ）は、電極パッド５５の上に、内部接続端子５９が接続された状態を示している。電極パッド５５は、保護マスク（図（ｃ）における５３ｂ）が剥離されて、半導体ウエハ５１の表面に露出される。内部接続端子５９としては、具体的には、金、銅、または、アルミニウム等の金属を使用し、これらの金属のワイヤを素材として、ワイヤボンダ装置等を用いて、金属バンプを形成する。また、ボールバンプ積載装置等を使用して、ボール状に成形されたバンプを電極パッド５５上に積載固定してもよい。なお、めっき加工によって内部接続端子を形成することができる。特に、隣接する電極パッドや配線のピッチが細かい場合等には、めっき加工による内部接続端子の形成が有効である。
【００４０】
（Ｓ１０５．第２絶縁層形成工程）
図５Ｂの（ｅ）は、半導体集積回路５４が形成する面６０上に第２絶縁層６１が形成された状態を示している。ここに、半導体集積回路５４が形成する面６０は、半導体ウエハ５１の、半導体集積回路５４が形成された側の面を指している。第２絶縁層６１は、面６０の全体、すなわち、半導体集積回路の領域Ｓ及びスクライブ領域Ｒの全体を覆っている。半導体集積回路の領域Ｓは、内部接続端子５９、電極パッド５５及び保護膜５６を有しており、半導体集積回路の領域Ｓの間に位置するスクライブ領域Ｒは、第１絶縁層５８とその他の半導体ウエハの部分Ｒ０を有し、第２絶縁層６１は、領域Ｓ及びＲの全体を覆っている。
【００４１】
第２絶縁層６１は、第１絶縁層５８と比較して高弾性の物性を有する絶縁性樹脂を使用する。弾性率の値が、例えば、１００ＭＰａを超える材料を使用する。弾性率の選定は、半導体チップの物性、寸法、またはＣＳＰを搭載すべき実装基板の特性、使用条件等に応じて、適宜選択することができる。第２絶縁層６１の材料としては、例えば、フィルム状の絶縁樹脂（Non  Conductive  Film、略してＮＣＦ）を使用する。また、ＮＣＦに限らず、ビルドアップ基板の絶縁層に使用するフィラー入りのエポキシ系樹脂等を積層することができる。第２絶縁層の厚さは、例えば、３０μｍ〜４０μｍである。
【００４２】
（第２絶縁層の平坦化）
第２絶縁層６１の表層の、再配線層を構成する配線を支える面としての平坦性を確保するため、表層の平坦化を行う。さらに、内部接続端子５９と配線との接続のため、第２絶縁層６１の表層において、内部接続端子５９の頂部５９ａを露出させる。表層の平坦化及び内部接続端子の頂部の露出には、周知の方法を使用することができる。例えば、第２絶縁層６１を軟化させるために加熱し、平坦な表面を有する剛体を用いて、第２絶縁層６１の表層側から半導体集積回路５４側へ向けて押圧し、さらに、その剛体を表面の方向に振動させ内部接続端子の頂部を露出させる方法、研削ロール等を備えた研削装置により、第２絶縁層６１の表層を研削する方法等を使用することができる。また、第２絶縁層６１の表層にプラズマアッシング加工等を行って、内部接続端子５９の頂部５９ａの露出を行うことができる。
【００４３】
（Ｓ１０６．配線層形成工程）
図５Ｂの（ｆ）は、配線層形成のためのシード層６２及びフォトレジスト層６３が第２絶縁層６１上に形成された状態を示している。配線層の形成には、周知の電解めっき法を使用することができる。すなわち、スパッタ装置等を用いて電解めっきのためのシード層６２を形成し、フォトレジスト層６３を積層し、キュア後、露光、現像、剥離の処理によって、配線が形成されるべき空間を設ける。次に電解めっきによって、その空間を充填して配線を形成する。
【００４４】
図５Ｂの（ｇ）は、電解めっきにより配線６４が形成された状態を示している。配線の材質としては、銅等を使用する。配線６４の、外部接続端子を接続する面には、密着性を向上させるためニッケル層を形成し、さらに、導電性を向上させるためのパラジウム層を形成し、外部接続端子との接続面に金層を形成することができる。また、設計条件に応じて、ニッケル層の上に直接金層を形成することができる。
【００４５】
（Ｓ１０７．外部接続端子形成工程）
図５Ｂの（ｈ）は、配線６４及び第２絶縁層６１の上にソルダレジスト層６６を設け、外部接続端子６５を接続した状態を示している。外部接続端子６５は、すず、銀、銅等のはんだを用いた金属ボール、または、銅をコアとするはんだボール等の材料を用いることができる。外部接続端子６５を介して、個片化されたＣＳＰが電子応用機器等に使用される配線基板等へ搭載される。なお、ＣＳＰを搭載すべき配線基板側に、はんだボール等の外部接続端子が既に形成されている場合には、再配線層１５１は、ＣＳＰ側の接続部分として、配線に接続したランド等を設けて、図（ｈ）に示すソルダレジスト層６６まで形成しておけばよい。
【００４６】
（Ｓ１０８．ＣＳＰ個片化工程）
半導体ウエハ上に再配線層が形成されパッケージ化されたＷＬＰから、個別のＣＳＰを形成する工程である。図５Ｂの（ｈ）において、複数の半導体チップ５２が半導体ウエハ５１において連なっており、半導体ウエハ５１の半導体集積回路５４の側の面に再配線層１５１が形成され、ウエハレベルパッケージ（ＷＬＰ）の形態をなしている。基板切断位置Ｃを中心線とするスクライブライン１２によって、このＷＬＰは、個々のＣＳＰに個片化される。個片化の切断、分離は、ダイシングソー装置、レーザ加工装置等を用いて行う。
【００４７】
ＣＳＰの平面の寸法は、例えば、７ｍｍ×７ｍｍ，１０ｍｍ×１４ｍｍ等である。ＣＳＰの厚さは、外部接続端子を含めて、例えば、４００μｍ〜６００μｍである。外部接続端子を接続しない場合の厚さは、例えば、２００μｍ〜４００μｍである。なお、ＣＳＰの寸法は、半導体デバイス及び電子応用機器の使用条件に対応して、適宜定めることができる。
【００４８】
以上のＳ１０１〜Ｓ１０７の工程によって、本発明の第１の実施の形態に係る半導体装置の製造方法を提供することができる。
【００４９】
〈温度サイクル試験結果〉
第１の実施の形態に示した製造方法に基づいて形成した半導体装置の、内部接続端子の信頼性の試験結果は、以下のとおりである。
【００５０】
図５Ｂの（ｈ）の基板切断位置Ｃにおける切断によって個片化された個々のＣＳＰを、実装ＴＣ試験、すなわち、配線基板に搭載して温度サイクル試験を行い、ＣＳＰの内部接続端子（金バンプ）におけるクラック発生有無を観察した。ＣＳＰの、配線基板（図示せず）への搭載は、外部接続端子６５としてすず、銀、銅等の材質のはんだバンプを形成して、エポキシ系樹脂等の材質の配線基板上の接続端子にリフローにより接続した後、そのはんだバンプ及びＣＳＰのソルダレジスト層６６の表面を、アンダーフィル材により封止した。信頼性試験における比較対象の試料として、２層の絶縁層を特徴とする図１の（ｂ）に示したスクライブライン１２において個片化されたＣＳＰを、配線基板に搭載し、「試料１」として用いた。試料１のＣＳＰは、内部接続端子１７が、２層の絶縁層１８，１９の境界面２３を貫く位置にあり、２層の絶縁層１８，１９に覆われている。本発明に係る、内部接続端子の部分が１層の絶縁層樹脂のみに覆われているパッケージ「試料２」と試料１との比較を行った。温度サイクル試験の環境条件は、９分毎に最高温度１２５℃、最低温度−４０℃の雰囲気に浸す温度サイクル条件１０００回のサイクルを経たのち、電気特性の測定及び断面観察を行った。試験に使用したＣＳＰは、寸法１０ｍｍ×１４ｍｍのパッケージであり、「試料１」及び「試料２」のパッケージの個数は、それぞれ１０個で、クラックの発生率は、それぞれ、１０／１０及び０／１０であった。この試験結果は、本発明に係る、表面が粗化された切り欠き部に第１の絶縁層を有するＣＳＰが、内部接続端子のクラック発生を抑制する効果を有していることを示している。
【００５１】
〈第１の実施の形態の効果〉
ＣＳＰのパッケージの内部接続端子付近を１種類の絶縁層のみにて覆い、半導体集積回路縁辺を２種類の絶縁層で形成することにより、内部接続端子にクラックを生じさせない、信頼性を高めたパッケージの製造方法を提供することができる。
【００５２】
製造方法について、さらに、溝部加工工程において使用した保護マスクを、第１絶縁層形成工程において第１絶縁層形成のためのスクリーンマスクとして継続使用することにより、生産工程の簡素化及び生産コストの低減を図ることができる。
【００５３】
〈第１の実施の形態の変形例〉
スクライブ領域に設ける溝の加工を、ウエットブラスト加工を用いずに、エッチング加工により行うことができる。エッチングに用いる溶液は、例えば、４メチル水酸化アンモニウム（ＴＭＡＨ）、フッ酸（ＨＦ）、または、水酸化カリウム（ＫＯＨ）溶液にイソプロピルアルコールを加えた溶液等を使用することができる。また、溝部表面に、エッチング加工を施すことにより細かい凹凸の形状を形成することができるので、溝部表面において接着する第１絶縁層と溝部表面との密着結合を、アンカー効果が顕著である強固な結合とすることができる。
【００５４】
〈第１の実施の形態の変形例の効果〉
溝部加工工程においてエッチング加工のために使用した保護マスクを、第１絶縁層形成工程において第１絶縁層形成のためのスクリーンマスクとして継続使用することにより、生産工程の簡素化及び生産コストの低減を図ることができる。
【００５５】
〈第２の実施の形態〉
図６は、本発明の第２の実施の形態に係るＣＳＰの断面を例示する図である。ＣＳＰは、外部の配線基板７０に、外部接続端子６５を介して搭載されている。内部接続端子が、半導体集積回路の領域Ｓの周辺の６８のみでなく、領域Ｓの内側に６９のように存する場合であっても、内部接続端子のクラック発生を回避することができる。半導体チップ１３０は、その縁辺６７の部分のみに、第１絶縁層５８及び第２絶縁層６１の２層の絶縁層を有している。特定の条件の場合、すなわち、半導体チップ１３０の寸法や、半導体集積回路５４の発熱特性等の設計条件が特定の場合には、縁辺６７の部分のみ２層の絶縁層の構成であるＣＳＰにおいて、熱応力等の影響による内部での剥離、変形等の発生を回避することができる。図６に示すように、半導体集積回路の領域Ｓの内側に、内部接続端子６９が存する場合であっても、内部接続端子６９を覆う絶縁層は、第２絶縁層６１のみであるので、従来のような、２種の異なる絶縁層間の剪断応力差による、内部接続端子６９の亀裂が発生することはない。
【００５６】
〈第２の実施の形態の効果〉
半導体集積回路の面の領域の内側に、内部接続端子が存する場合であっても、熱膨張時等における２層の絶縁層の境界部分での剪断力を受けることがないので、内部接続端子の絶縁層の境界部分におけるクラックの発生を回避することができる。従って、パッケージ内の内部接続端子の信頼性を高めることができる。
【００５７】
〈第３の実施の形態〉
絶縁層に使用される樹脂材料には、無機フィラー（充填剤）が含まれ、無機フィラーには、微量なウランやトリウムが含まれることがある。これらの元素等から放射するα線は、半導体集積回路の作動に関して、ソフトエラーを生じさせる可能性があるので、半導体集積回路に近接する絶縁層の樹脂材料には、α線の遮蔽機能を有するポリイミドまたはポリイミド化合物等を含有させて、ソフトエラー発生を回避することができる。
【００５８】
図５Ｂの（ｈ）に例示される構成のＣＳＰにおいては、半導体集積回路５４の領域のうち、第２絶縁層６１で覆われ、第１絶縁層５８が覆う部分は、縁辺の基板切断位置Ｃ付近に加工された溝部分に限られている。従って、第２絶縁層６１において、α線遮蔽に関して、第１絶縁層に比較して、より強い機能を有するように、ポリイミドまたはポリイミド化合物等の合計の含有量を、より多く設定することが望ましい。
【００５９】
〈第３の実施の形態の効果〉
半導体集積回路の領域を覆う絶縁層の樹脂の材料として、強いα線の遮蔽機能を持った材料を使用することにより、半導体集積回路でのソフトエラー発生を効果的に回避することができる。
【００６０】
〈本発明に係る他の実施の形態〉
以上、本発明に係る好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００６１】
例えば、溝部加工工程において、ダイシングソー装置の使用とプラズマアッシング処理による溝表面加工の製造方法が可能である。上述の〈第１の実施の形態〉及び〈第１実施の形態の変形例〉においては、溝部加工のためにそれぞれ、ウエットブラスト、エッチング溶液を用いたが、溝形状を有するブレードを装着したダイシングソー装置を用いて、半導体ウエハをハーフカット状に加工して、溝形状のみを形成し、次に加工した溝の表面に、プラズマアッシング処理等を行って、溝の表面と絶縁層の封止樹脂との密着力を向上させることができる。プラズマアッシング処理は、プラズマアッシング装置を用いて、プラズマ化された酸素、窒素等のガスにより、溝の表面の有機成分の汚染物の飛散、クリーニング等を行い、溝の表面を活性化させるものである。従って、溝の表面と絶縁層の封止樹脂との密着力を向上させ、熱膨張に帰因する内部応力等の発生に対しても、内部の絶縁層の剥離等を抑止し、ＣＳＰのパッケージ形態を維持することができる。以上のように、信頼性を高めたパッケージの製造方法を提供することができる。
【符号の説明】
【００６２】
１１，５１              半導体ウエハ
１２                    スクライブライン
１３，５２，１３０      半導体チップ
１４，５４              半導体集積回路
１５，５５              電極パッド
１６，５６              保護膜
１７，４７，５９，６８，６９  内部接続端子
１８，５８              第１絶縁層
１９，６１              第２絶縁層
２０，６４              配線
２１，６５              外部接続端子
２２，６６              ソルダレジスト層
５３ａ                  保護マスク
５３ｂ                  スクリーンマスク（保護マスク）
５３ｃ                  保護マスク５３ａの開口部
５７                    溝部
５９ａ                  内部接続端子５９の頂部
６０                    半導体集積回路５４が形成する面
６２                    シード層
６３                    フォトレジスト層
６７                    半導体チップ１３０の縁辺
７０                    配線基板
１１１，１５１          再配線層
Ｃ                      基板切断位置
ｄ                      第１絶縁層５８の厚さ
Ｒ                      スクライブ領域
Ｒ０                    その他の半導体ウエハの部分
Ｓ                      半導体集積回路の領域
Ｔ１                    保護マスク５３ａの厚さ
Ｔ２                    保護マスク５３ｂの厚さ
ｗ                      溝部の幅
【図１】
2011124278.tif 000003
【図２】
2011124278.tif 000004
【図３】
2011124278.tif 000005
【図４Ａ】
2011124278.tif 000006
【図４Ｂ】
2011124278.tif 000007
【図４Ｃ】
2011124278.tif 000008
【図５Ａ】
2011124278.tif 000009
【図５Ｂ】
2011124278.tif 000010
【図６】
2011124278.tif 000011