(57)【要約】【課題】可変利得増幅器の利得可変範囲の拡張と非線形歪みの低減を両立する。【解決手段】可変利得増幅器は、演算増幅器（１）と、与えられた制御電圧に応じた抵抗値を呈する可変抵抗素子（２１，２２）が複数個直列接続されてなり、演算増幅器（１）の入力端と出力端との間に接続された可変抵抗回路（２）と、利得制御信号に応じた制御電圧であって互いに演算増幅器（１）の入出力直流成分差に応じたオフセットを有する複数の制御電圧を生成して複数の可変抵抗素子（２１，２２）のそれぞれに与える制御回路（３）とを備えている。【選択図】図１
2011124647.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器と、
与えられた制御電圧に応じた抵抗値を呈する可変抵抗素子が複数個直列接続されてなり、前記演算増幅器の入力端と出力端との間に接続された可変抵抗回路と、
利得制御信号に応じた制御電圧であって互いに前記演算増幅器の入出力直流成分差に応じたオフセットを有する複数の制御電圧を生成して前記複数の可変抵抗素子のそれぞれに与える制御回路とを備えている
ことを特徴とする可変利得増幅器。
【請求項２】
請求項１の可変利得増幅器において、
前記オフセットは、前記入出力直流成分差を前記可変抵抗素子の個数で除した値相当の電圧である
ことを特徴とする可変利得増幅器。
【請求項３】
請求項１の可変利得増幅器において、
前記制御回路は、
直列接続された複数の抵抗素子と、
前記複数の抵抗素子に直列接続され、前記利得制御信号に応じた抵抗値を呈する第２の可変抵抗回路と、
前記入出力直流成分差に応じた電流を出力する第１のｇｍ増幅器と、
前記第１のｇｍ増幅器と出力どうしが接続され、前記複数の抵抗素子の両端電圧に応じた電流であって前記第１のｇｍ増幅器とは逆極性の電流を出力する第２のｇｍ増幅器と、
前記複数の抵抗素子に接続され、互いに接続された前記第１および第２のｇｍ増幅器の出力端の電圧に応じた電流を出力する可変電流源とを有し、
前記複数の抵抗素子の各接点の電圧を前記複数の制御電圧として出力する
ことを特徴とする可変利得増幅器。
【請求項４】
請求項３の可変利得増幅器において、
前記第２の可変抵抗回路は、
定電流源と、
前記利得制御信号に応じた電流を出力する第３のｇｍ増幅器と、
前記演算増幅器の入力直流成分および出力直流成分のいずれか低い方が入力される電圧バッファ回路と、
前記可変抵抗回路のレプリカであって前記定電流源と前記電圧バッファの出力端との間に接続されたレプリカ回路と、
前記第３のｇｍ増幅器の出力端と前記電圧バッファ回路の出力端との間に接続された基準抵抗素子と、
前記基準抵抗素子の両端電圧と前記レプリカ回路の両端電圧との差に応じた電圧を出力する第２の演算増幅器と、
前記複数の抵抗素子に直列接続され、前記第２の演算増幅器の出力に応じた抵抗値を呈する可変抵抗素子とを有する
ことを特徴とする可変利得増幅器。
【請求項５】
請求項４の可変利得増幅器において、
前記可変抵抗回路および前記レプリカ回路が同一の半導体基板上に形成されている
ことを特徴とする可変利得増幅器。
【請求項６】
請求項３の可変利得増幅器において、
前記制御回路は、
前記演算増幅器の入力直流成分および出力直流成分の大小を比較する比較器と、
前記比較器の出力に応じて前記第１のｇｍ増幅器への入力を互いに入れ替える第１のスワップ回路と、
前記比較器の出力に応じて前記直列接続された複数の抵抗素子の両端の接続先を互いに入れ替える第２のスワップ回路とを有する
ことを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関し、特に、可変抵抗素子を用いた可変利得増幅器に関する。
【背景技術】
【０００２】
近年、広く普及している移動体通信用無線機器において、送信部には、互いに他の利用者の無線信号を妨害しないように個々の無線機の送信信号レベルを広範囲に制御してより多くの利用者を収容できるようにすることが求められる。一方、受信部には、復調回路への入力信号が所定のレベルになるように受信信号レベルを制御してノイズや歪みの発生を抑えながら正確に復調できるようにすることが求められる。これらの要求を満たすには、入力ダイナミックレンジが広くかつ線形性に優れた可変利得増幅器が必要となる。
【０００３】
図５は、従来の可変利得増幅器の構成を示す。図中において各素子シンボルの傍らの記号はその素子の抵抗値を表す。当該可変利得増幅器において、制御電圧Ｖ１，Ｖ２が十分に高いＨレベルのとき、抵抗値ＲＭ１，ＲＭ２はほぼゼロとなり、利得は１／（Ｒ１・（１／Ｒ２＋１／Ｒ３＋１／Ｒ４））で表される最小値となる。一方、制御電圧Ｖ１，Ｖ２がＬレベルのとき、抵抗値ＲＭ１，ＲＭ２はハイインピーダンスとなり、利得はＲ２／Ｒ１で表される最大値となる。そして、トランジスタの線形領域において制御電圧Ｖ１，Ｖ２を適宜変更することにより最大値と最小値との間で利得を線形に任意に設定することができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１９３１９１号公報（第２図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記可変利得増幅器において最大利得と最小利得の間では制御電圧Ｖ１，Ｖ２で制御される各トランジスタの抵抗値ＲＭ１，ＲＭ２に依存する非線形歪みが生じる。この非線形歪みを低減するには、制御電圧Ｖ１，Ｖ２で制御される各トランジスタのソース−ドレイン間に印加される電圧がなるべく低くなるように抵抗値Ｒ３，Ｒ４を大きくする必要がある。一方、利得可変範囲を拡げるには抵抗値Ｒ３，Ｒ４をなるべく小さくする必要がある。このように、可変利得増幅器において利得可変範囲の拡張と非線形歪みの低減とはトレードオフの関係にある。
【０００６】
上記問題に鑑み、本発明は、可変利得増幅器の利得可変範囲の拡張と非線形歪みの低減を両立することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、可変利得増幅器として、演算増幅器と、与えられた制御電圧に応じた抵抗値を呈する可変抵抗素子が複数個直列接続されてなり、演算増幅器の入力端と出力端との間に接続された可変抵抗回路と、利得制御信号に応じた制御電圧であって互いに演算増幅器の入出力直流成分差に応じたオフセットを有する複数の制御電圧を生成して複数の可変抵抗素子のそれぞれに与える制御回路とを備えているものとする。なお、オフセットは、入出力直流成分差を可変抵抗素子の個数で除した値相当の電圧であることが好ましい。
【０００８】
これによると、可変抵抗回路の抵抗値をほぼゼロにまですることができるため、可変利得増幅器の最小利得をほぼゼロにまで拡張することができる。また、演算増幅器の入出力直流成分差が各可変抵抗素子の両端にほぼ均等に配分されるため、可変抵抗素子１個あたりの両端電圧が低下して非線形歪みを低減することができる。
【発明の効果】
【０００９】
本発明によると、可変利得増幅器の利得可変範囲を拡張するとともに中間利得の非線形歪みを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態に係る可変利得増幅器の構成図である。
【図２】図２は、制御回路の一構成例に係る構成図である。
【図３】図３は、制御回路の別構成例に係る構成図である。
【図４】図４は、変形例に係る可変利得増幅器の構成図である。
【図５】図５は、従来の可変利得増幅器の構成図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の一実施形態に係る可変利得増幅器の構成を示す。演算増幅器１は、抵抗素子１０１を介して入力された信号Ｖｉｎを増幅して信号Ｖｏｕｔを出力する。演算増幅器１の入力端と出力端との間には抵抗素子１０２が接続されている。さらに、抵抗素子１０２に並列に可変抵抗回路２が接続されている。可変抵抗回路２は、例えば、制御電圧Ｖ１，Ｖ２に応じた抵抗値を呈する可変抵抗素子２１，２２を直列接続して構成することができる。可変抵抗素子２１，２２は、例えば、ゲートにＶ１，Ｖ２がそれぞれ入力されるＮＭＯＳトランジスタを線形領域で動作させることにより実現可能である。制御回路３は、利得制御信号Ｖｃｏｎｔに応じたＶ１，Ｖ２を生成する。なお、抵抗素子１０２は省略しても構わない。
【００１２】
Ｖ１，Ｖ２が十分に高いＨレベルのとき、可変抵抗素子２１，２２の抵抗値はほぼゼロとなり、本実施形態に係る可変利得増幅器の利得はほぼゼロの最小値となる。一方、Ｖ１，Ｖ２がＬレベルのとき、可変抵抗素子２１，２２はハイインピーダンスとなり、抵抗素子１０１，１０２の抵抗値をそれぞれＲ１，Ｒ２とすると利得はＲ２／Ｒ１で表される最大値となる。そして、可変抵抗素子２１，２２を構成するＮＭＯＳトランジスタの線形領域においてＶ１，Ｖ２を適宜変更することにより最大値と最小値との間で利得を線形に任意に設定することができる。
【００１３】
本実施形態では可変抵抗素子２１，２２が直列接続されているため、可変抵抗素子１個あたりの両端電圧は低くなる。したがって、可変抵抗素子２１，２２を構成するＮＭＯＳトランジスタを好適な線形特性が得られる領域で動作させることができ、中間利得の非線形歪みを低減することができる。しかし、直列接続された可変抵抗素子２１，２２の両端にＤＣバイアスとして印加される演算増幅器１の入力直流成分Ｖｉｃｏｍと出力直流成分Ｖｏｃｏｍとが異なる場合、Ｖ１，Ｖ２を互いに等しくすると可変抵抗素子２１，２２のゲート−ソース間電圧が互いに異なり、両トランジスタを同じ線形領域で動作させることができなくなる。すなわち、可変抵抗素子２１，２２のいずれか一方の両端電圧が相対的に高くなり、非線形性歪みが発生するおそれがある。例えばＶｉｃｏｍ＜Ｖｏｃｏｍの場合、可変抵抗素子２２のソース電圧が相対的に高くなるため、ゲート−ソース間電圧が相対的に低くなる。この結果、可変抵抗素子２１よりも可変抵抗素子２２の抵抗値の方が大きくなって両端に印加されるＤＣバイアスも大きくなり、非線形歪みが発生するおそれがある。
【００１４】
そこで、制御回路３は、Ｖ１，Ｖ２に入出力直流成分差に応じたオフセットを設定する。好ましくは、オフセットはＶｉｃｏｍとＶｏｃｏｍの差分の１／２とする。これにより、可変抵抗素子２１，２２のゲート−ソース間電圧が等しくなり、可変抵抗素子２１，２２のドレイン−ソース間に均等にＤＣバイアスを印加することができる。この結果、可変抵抗素子２１，２２のドレイン−ソース間電圧が等しく最小となり、非線形歪みを低減することができる。
【００１５】
＜制御回路３の構成例１＞
図２は、制御回路３の一構成例を示す。ｇｍ増幅器３１にはスワップ回路３２を介してＶｉｃｏｍ，Ｖｏｃｏｍが入力される。スワップ回路３２は、ＶｉｃｏｍおよびＶｏｃｏｍの大小を比較する比較器３３の出力に応じてｇｍ増幅器３１への入力を互いに入れ替える。例えば、Ｖｉｃｏｍ，Ｖｏｃｏｍは、Ｖｉｃｏｍ＜Ｖｏｃｏｍのときにはｇｍ増幅器３１の正相入力端および逆相入力端にそれぞれ入力され、Ｖｉｃｏｍ＞Ｖｏｃｏｍのときにはｇｍ増幅器３１の逆相入力端および正相入力端にそれぞれ入力される。
【００１６】
ｇｍ増幅器３４には直列接続された抵抗素子３５，３６の両端電圧が入力される。抵抗素子３５の一端（抵抗素子３６との接続点）の電圧がＶ１として、他端の電圧がＶ２としてそれぞれ出力される。
【００１７】
ｇｍ増幅器３１，３４の出力は互いに接続されており、互いに逆極性の電流を出力する。可変電流源３７は、ｇｍ増幅器３１，３４の出力端の電圧に応じた電流を出力する。可変電流源３７は、例えば、ゲートにｇｍ増幅器３１，３４の出力端の電圧が入力されるＰＭＯＳトランジスタで構成することができる。
【００１８】
抵抗素子３５，３６にはＶｃｏｎｔに応じた抵抗値を呈する可変抵抗回路３８が直列接続されている。可変抵抗回路３８は、例えば、ゲートにＶｃｏｎｔが入力されるＮＭＯＳトランジスタを線形領域で動作させることにより実現可能である。
【００１９】
直列接続された抵抗素子３５，３６の両端の接続先はスワップ回路３９によって互いに入れ替え可能になっている。例えば、抵抗素子３５，３６は、Ｖｉｃｏｍ＜Ｖｏｃｏｍのときには可変電流源３７および可変抵抗回路３８にそれぞれ接続され、Ｖｉｃｏｍ＞Ｖｏｃｏｍのときには可変抵抗回路３８および可変電流源３７にそれぞれ接続される。
【００２０】
上記構成によると、ｇｍ増幅器３１，３４および可変電流源３７による負帰還制御により、抵抗素子３５，３６の両端電圧がＶｉｃｏｍとＶｏｃｏｍの差分に等しくなる。そこで、抵抗素子３５，３６の抵抗値を互いに等しくすることで、Ｖ１，Ｖ２のオフセットをＶｉｃｏｍとＶｏｃｏｍの差分の１／２に設定することができる。さらに、Ｖｃｏｎｔを適宜変更することにより、Ｖ１，Ｖ２をオフセットを維持したまま上下させることができる。
【００２１】
なお、ＶｉｃｏｍとＶｏｃｏｍとの大小関係が入れ替わることがないのであればスワップ回路３２，３９および比較器３３は省略可能である。また、抵抗素子３５，３６の抵抗値は厳密に１：１でなくてもそれに近い比率、例えば、９９：１０１などであってもよい。
【００２２】
＜制御回路３の構成例２＞
図３は、制御回路３の別構成例を示す。本構成例に係る制御回路３は、先の構成例におけるスワップ回路３２，３９および比較器３３を省略し、さらに可変抵抗回路３８を可変抵抗回路３８Ａに置き換えたものである。ｇｍ増幅器３８１は、Ｖｃｏｎｔに応じた電流を出力する。基準抵抗素子３８２の一端はｇｍ増幅器３８１の出力端に接続され、他端は電圧バッファ回路３８３の出力端に接続されている。電圧バッファ回路３８３にはＶｉｃｏｍとＶｏｃｏｍのいずれか低い方が入力される。本例では、便宜上、Ｖｉｃｏｍ＜Ｖｏｃｏｍとしてるため、電圧バッファ回路３８３にはＶｉｃｏｍが入力されている。
【００２３】
定電流源３８４と電圧バッファ回路３８３の出力端との間に可変抵抗回路２のレプリカ回路３８５が接続されている。演算増幅器３８６は、基準抵抗素子３８２の両端電圧とレプリカ回路３８５の両端電圧との差に応じた制御電圧Ｖｃｏｎｔｘを出力する。可変抵抗素子３８７は、Ｖｃｏｎｔｘに応じた抵抗値を呈する。可変抵抗素子３８７は、例えば、ゲートにＶｃｏｎｔｘが入力されるＮＭＯＳトランジスタを線形領域で動作させることにより実現可能である。
【００２４】
上記構成によると、演算増幅器３８６の負帰還制御によってレプリカ回路３８５の両端電圧と基準抵抗素子３８２の両端電圧とが等しくなる。すなわち、レプリカ回路３８５の抵抗値、ひいていは可変抵抗回路２の抵抗値をＶｃｏｎｔに応じて変化させることができる。さらに、トランジスタ製造バラツキや温度変動などによって高精度化が難しい可変抵抗素子２１，２２の抵抗値を、基準抵抗素子３８２の抵抗値並みの精度で可変にすることができる。
【００２５】
半導体基板上に形成された素子の抵抗値は製造バラツキにより製造ロットごとに変動するが、同種類の素子同士であればその変動量はほぼ等しくなる。同様に、同種類の素子同士であれば温度変動に対する変動は等しい。したがって、可変抵抗回路２、レプリカ回路３８５、抵抗素子１０１，１０２，３５，３６，３８２はすべて同一の半導体基板上に形成するとよい。こうすることで、すべての素子の抵抗値が製造バラツキや温度変動に対して同じ方向に変動するため、製造バラツキや温度変動に対して中間利得精度を均一化することができる。なお、抵抗素子１０１，１０２，３５，３６，３８２については高精度な外部抵抗素子を用いてもよい。
【００２６】
本実施形態に係る可変利得増幅器は差動形式に変形することもできる。図４は、変形例に係る可変利得増幅器の構成を示す。差動形式の場合、差動信号Ｖｉｎ，Ｖｏｕｔを抵抗分圧して得られるコモン電圧がそれぞれＶｉｃｏｍ，Ｖｏｃｏｍとなる。
【００２７】
以上、本実施形態によると、可変利得増幅器の利得可変範囲を拡張しつつ中間利得の非線形歪みを低減することができる。特に、極めて小さな利得を高精度に制御することができる。さらに、製造バラツキや温度変動に対して安定的に高精度に利得を制御することができる。
【００２８】
なお、可変抵抗回路２は３個以上の可変抵抗素子を直列接続して構成してもよい。その場合、可変抵抗素子の個数に合わせて制御電圧の数も増やし、各制御電圧間に入出力直流成分差を可変抵抗素子の個数で除した値相当のオフセットを設定するものとする。例えば、図１の可変抵抗素子２１，２２の間に可変抵抗素子を１個追加する場合には、図２の抵抗素子３５，３６の間にも抵抗素子を１個追加して、当該追加した抵抗素子の一端の電圧を新たな制御電圧として出力する。
【００２９】
また、可変抵抗回路２は演算増幅器１の負帰還部分ではなく入力部分に設けてもよい。この場合、抵抗素子１０１は省略しても構わない。
【産業上の利用可能性】
【００３０】
本発明に係る可変利得増幅器は、広い利得可変範囲を有し、かつ、中間利得の線形性に優れるため、移動体通信用無線機器などに有用である。
【符号の説明】
【００３１】
１      演算増幅器
２      抵抗回路
２１    可変抵抗素子
２２    可変抵抗素子
３      制御回路
３１    ｇｍ増幅器（第１のｇｍ増幅器）
３２    スワップ回路（第１のスワップ回路）
３３    比較器
３４    ｇｍ増幅器（第２のｇｍ増幅器）
３５    抵抗素子
３６    抵抗素子
３７    可変電流源
３８    可変抵抗回路（第２の可変抵抗回路）
３８Ａ  可変抵抗回路（第２の可変抵抗回路）
３８１  ｇｍ増幅器（第３のｇｍ増幅器）
３８２  基準抵抗素子
３８３  電圧バッファ回路
３８４  定電流源
３８５  レプリカ回路
３８６  演算増幅器（第２の演算増幅器）
３８７  可変抵抗素子
３９    スワップ回路（第２のスワップ回路）
【図１】
2011124647.tif 000003
【図２】
2011124647.tif 000004
【図３】
2011124647.tif 000005
【図４】
2011124647.tif 000006
【図５】
2011124647.tif 000007