(57)【要約】【課題】データ化けの防止の対処の時間を短縮できる半導体装置を提供する。【解決手段】不揮発性の記憶セルの蓄積状態が経時劣化し蓄積状態の書き込み時の制御ゲートの閾値電圧Ｖｆより低く制御ゲートの通常読出し時電圧Ｖｒｅａｄより高い蓄積劣化検出電圧ＶｃｈｋＨに、閾値電圧が達した場合に蓄積処理をし、不揮発性の記憶セルの消去状態が経時劣化し消去状態の書き込み時の制御ゲートの閾値電圧Ｖｅより高く制御ゲートの通常読出し時電圧Ｖｒｅａｄより低い消去劣化検出電圧ＶｃｈｋＬに、閾値電圧が達した場合に消去処理をする半導体装置であって、その蓄積処理によって、閾値電圧を、蓄積状態の書き込み時の制御ゲートの閾値電圧Ｖｆより低く、蓄積劣化検出電圧ＶｃｈｋＨより高く設定し、その消去処理によって、閾値電圧を、消去状態の書き込み時の制御ゲートの閾値電圧Ｖｅより高く、消去劣化検出電圧ＶｃｈｋＬより低く設定する。【選択図】図８
2011070735.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性の記憶セルの記憶状態が経時劣化し、書き込み時の制御ゲートの閾値電圧と制御ゲートの通常読出し時電圧との間の大きさの劣化検出電圧に、前記閾値電圧が達した場合に補正をする半導体装置であって、
前記補正によって、前記閾値電圧を、前記書き込み時の制御ゲートの閾値電圧と前記劣化検出電圧との間の大きさに設定することを特徴とする半導体装置。
【請求項２】
不揮発性の記憶セルの蓄積状態が経時劣化し、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、制御ゲートの通常読出し時電圧より高い蓄積劣化検出電圧に、前記閾値電圧が達した場合に蓄積処理をし、
前記不揮発性の記憶セルの消去状態が経時劣化し、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、制御ゲートの通常読出し時電圧より低い消去劣化検出電圧に、前記閾値電圧が達した場合に消去処理をする半導体装置であって、
前記蓄積処理によって、前記閾値電圧を、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、前記蓄積劣化検出電圧より高く設定し、
前記消去処理によって、前記閾値電圧を、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、前記消去劣化検出電圧より低く設定することを特徴とする半導体装置。
【請求項３】
不揮発性の記憶セルの記憶状態が経時劣化し、書き込み時の制御ゲートの閾値電圧と制御ゲートの通常読出し時電圧との間の大きさの劣化検出電圧に、前記閾値電圧が達した場合に補正をする記憶セルの記憶状態の補正方法であって、
前記補正によって、前記閾値電圧を、前記書き込み時の制御ゲートの閾値電圧と前記劣化検出電圧との間の大きさに設定することを特徴とする記憶セルの記憶状態の補正方法。
【請求項４】
不揮発性の記憶セルの蓄積状態が経時劣化し、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、制御ゲートの通常読出し時電圧より高い蓄積劣化検出電圧に、前記閾値電圧が達した場合に蓄積処理をし、
前記不揮発性の記憶セルの消去状態が経時劣化し、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、制御ゲートの通常読出し時電圧より低い消去劣化検出電圧に、前記閾値電圧が達した場合に消去処理をする記憶セルの記憶状態の補正方法であって、
前記蓄積処理によって、前記閾値電圧を、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、前記蓄積劣化検出電圧より高く設定し、
前記消去処理によって、前記閾値電圧を、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、前記消去劣化検出電圧より低く設定することを特徴とする記憶セルの記憶状態の補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶状態が経時劣化する記憶セルを有する半導体装置に関し、また、経時劣化する記憶セルの記憶状態の補正方法に関する。
【背景技術】
【０００２】
記憶セルには、記憶状態を維持できる不揮発性の記憶セルがあり、その不揮発性の記憶セルの代表的な構造として、ＭＯＳ電界効果トランジスタの制御ゲートと半導体基板部の間に電子を蓄積できる浮遊ゲートを持つ浮遊ゲートトランジスタ構造がある。この浮遊ゲートの蓄積電子保持力が完全で電子の漏れが無ければ、記憶状態は永久に保持されるが、実際には、電子蓄積量は時間の経過とともに変化し、記憶状態が経時劣化する。
【０００３】
記憶状態が蓄積状態から経時劣化すると、記憶セルの浮遊ゲート内の電子蓄積量は、一般的に時間の対数に比例して減少し、制御ゲートの閾値電圧もそれに追従して低下する。この閾値電圧の低下が進行すると、やがて通常の読出し時のゲート電圧（通常読出し時電圧）を超えて消去状態側の閾値電圧になり、消去状態として判別されることで、データ化けが顕在化する。
【０００４】
このデータ化けに対処する技術提案として、不揮発性半導体記憶装置内部で記憶状態の劣化を検出し、データ化けの前に対処する方法が提案されている（特許文献１参照）。記憶セルのゲート電圧を、通常読出し時電圧とは異なる劣化を検出できる電圧（劣化検出電圧）に設定して劣化状態を検出し、劣化状態が検出された場合は再蓄積を実施している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３４５０４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術においては、そのデータ化けの防止の対処に長時間を要する場合があり、半導体記憶装置の大容量化が、今後も進められていくと、一層、データ化けの防止の対処に時間を要するようになると考えられる。そして、対処の時間が長くなると、実動作上での対処の実行時間確保に制約が生じる可能性があり、半導体記憶装置の信頼性に影響をおよぼすことになる。
【０００７】
そこで、本発明の目的は、データ化けの防止の対処の時間を短縮できる半導体装置、及び、記憶セルの記憶状態の補正方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、不揮発性の記憶セルの記憶状態が経時劣化し、書き込み時の制御ゲートの閾値電圧と制御ゲートの通常読出し時電圧との間の大きさの劣化検出電圧に、前記閾値電圧が達した場合に補正をする半導体装置、及び、記憶セルの記憶状態の補正方法であって、
前記補正によって、前記閾値電圧を、前記書き込み時の制御ゲートの閾値電圧と前記劣化検出電圧との間の大きさに設定することを特徴としている。
【０００９】
また、本発明は、不揮発性の記憶セルの蓄積状態が経時劣化し、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、制御ゲートの通常読出し時電圧より高い蓄積劣化検出電圧に、前記閾値電圧が達した場合に蓄積処理をし、
前記不揮発性の記憶セルの消去状態が経時劣化し、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、制御ゲートの通常読出し時電圧より低い消去劣化検出電圧に、前記閾値電圧が達した場合に消去処理をする半導体装置、及び、記憶セルの記憶状態の補正方法であって、
前記蓄積処理によって、前記閾値電圧を、前記蓄積状態の書き込み時の制御ゲートの閾値電圧より低く、かつ、前記蓄積劣化検出電圧より高く設定し、
前記消去処理によって、前記閾値電圧を、前記消去状態の書き込み時の制御ゲートの閾値電圧より高く、かつ、前記劣化検出電圧より低く設定することを特徴としている。
【発明の効果】
【００１０】
本発明によれば、データ化けの防止の対処の時間を短縮できる半導体装置、及び、記憶セルの記憶状態の補正方法を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置のブロック図である。
【図２】本発明の第１の実施形態に係る補正方法の前処理方法のフローチャートである。
【図３】半導体装置の不揮発性の記憶セルの閾値電圧劣化曲線のグラフ（稼働時間に対する記憶セルの制御ゲートの閾値電圧のグラフ）である。
【図４】複数の記憶セルの閾値電圧劣化曲線の通過する領域と、この中から抽出された最も変化が大きい閾値電圧劣化曲線を表したグラフである。
【図５】劣化検出電圧と補正必要電圧幅の設定を行う方法の解説図として、最も変化が大きい閾値電圧劣化曲線、通常読出し時電圧、劣化検出電圧、劣化確認時間間隔、通常読出し時電圧と劣化検出電圧の間のマージン電圧、必要補正電圧の関係を記したグラフである。
【図６Ａ】補正処理実行時間の設定を行う方法の解説図として、電子蓄積処理における、電圧印加時間と制御ゲートの閾値電圧との関係を記したグラフである。
【図６Ｂ】補正処理実行時間の設定を行う方法の解説図として、電子消去処理における、電圧印加時間と制御ゲートの閾値電圧との関係を記したグラフである。
【図７】本発明の第１の実施形態に係る補正方法のフローチャートである。
【図８】本発明の第１の実施形態に係る補正方法の解説図として、閾値電圧劣化曲線、通常読出し時電圧、劣化検出電圧、劣化確認時間間隔、補正処理実行時間、必要補正電圧の関係を記したグラフである。
【図９Ａ】電子蓄積処理において、記憶セルのセルアレイに対する電圧印加条件例を記した図である。
【図９Ｂ】電子消去処理において、記憶セルのセルアレイに対する電圧印加条件例を記した図である。
【図１０Ａ】従来技術の補正方法に要する時間を、構成要素毎の実施順に分けて記した図である。
【図１０Ｂ】本発明の第１の実施形態に係る補正方法に要する時間を、構成要素毎の実施順に分けて記した図である。
【図１１】本発明の第２の実施形態に係る半導体装置のブロック図である。
【図１２】本発明の第２の実施形態に係る補正方法のフローチャートである。
【図１３】本発明の第３の実施形態に係る半導体装置のブロック図である。
【図１４Ａ】記憶セル（トランジスタ）における、電子蓄積量（実効ゲート電圧）の違いによるドレイン−ソース間の電圧Vds−電流Ids特性のグラフである。
【図１４Ｂ】ドレイン−ソース間の電流Idsの電流レベルを検出するための出力電流レベル確認回路の構成例である。
【図１４Ｃ】出力電流レベル確認回路の出力値と、記憶セルの記憶状態とが関係付けられた表（マップ）である。
【図１５】本発明の第３の実施形態に係る半導体装置の補正方法のフローチャートである。
【図１６Ａ】本発明の第４の実施形態に係る半導体装置のブロック図である。
【図１６Ｂ】本発明の第５の実施形態に係る半導体装置のブロック図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。
【００１３】
（第１の実施形態）
図１に、本発明の第１の実施形態に係る半導体装置１０のブロック図を示す。半導体装置１０は、複数の記憶セルをアレイ状に配した記憶セル群１と、複数の記憶セルそれぞれに対する読出し、書込みと記憶状態の劣化に対する補正方法の制御をする動作制御回路２と、記憶セルの制御ゲート電圧やドレイン電圧等の電圧印加を制御する記憶セル印加電圧制御回路３と、記憶セルの劣化状態を判別する記憶セル劣化状態判別回路４と、記憶セルから読出したデータを出力するデータ出力回路５と、動作制御回路２が補正方法を実施する際に使用するデータを取得するために、オペレータが操作可能な外部コンピュータとのデータのやり取りに使用するデータ入出力回路６とを有している。
【００１４】
詳細は後記するが、動作制御回路２は、半導体装置１０の動作全般の制御を行い、特に、補正方法の実施においては、通常読出し動作、劣化確認読出し動作、電子の蓄積・消去動作の制御を行う。記憶セル印加電圧制御回路３は、通常読出し動作、劣化確認読出し動作、電子の蓄積・消去動作（補正蓄積または補正消去）における記憶セルへの電圧印加、特に、制御ゲート電圧の制御を行う。記憶セル劣化状態判別回路４は、劣化確認読出し動作で得られた記憶セルからの出力データ（通常読出しデータと劣化検出データ）に基づいて劣化状態か否かを判別し、動作制御回路２へ判別結果をフィードバックする。データ出力回路５は、通常読出し動作で得られた記憶セルの読出し結果（通常読出しデータ）を外部へ出力する。データ入出力回路６を介して、動作制御回路２が補正方法を実施する際に使用するデータが設定され、そのデータは動作制御回路２に支援されながらオペレータが操作可能な外部コンピュータによって設定される。
【００１５】
記憶セル群１に配される記憶セルは、記憶状態を維持できる不揮発性の記憶セルが好適である。不揮発性の記憶セルの代表的な構造としては、ＭＯＳ電界効果トランジスタの制御ゲートと半導体基板部の間に電子を蓄積できる浮遊ゲートを持つ浮遊ゲートトランジスタ構造が好適である。浮遊ゲートを持たない電界効果トランジスタでは、基板部にあるソースとドレインの間にあるチャネルの導通を制御ゲート電圧により制御できる。チャネルが導通している状態がオン状態であり、チャネルが導通していない状態がオフ状態である。オン状態とオフ状態の境界（閾値）にあたる制御ゲート電圧は一定値をとり、閾値電圧となる。浮遊ゲートトランジスタ構造の場合は、浮遊ゲートに電子が蓄積されると、浮遊ゲート内の電子に起因する電界によって、制御ゲートによってチャネルに形成される電界が打ち消されることから、電子が蓄積されていないときより閾値電圧が高くなる。そして、電子蓄積がない状態での閾値電圧と電子蓄積がある状態での閾値電圧の間に制御ゲート電圧（通常読出し時電圧に相当）を設定すれば、電子蓄積がない状態ではオン状態、電子蓄積がある状態ではオフ状態となる。これより、電子蓄積の有無を識別でき、また、浮遊ゲート内に蓄積された電子は保持できるので、浮遊ゲートトランジスタ構造は記憶セルとして利用できる。
【００１６】
浮遊ゲートへの電子の蓄積と浮遊ゲートからの電子の放出（消去）は、制御ゲートと半導体基板部の間に高電圧を印加することにより行われる。高電圧によるトンネル効果により、電子が制御ゲートと半導体基板部の間の絶縁膜を通過する。半導体基板部よりも制御ゲートの電圧が高いと、電子が浮遊ゲートに蓄積され、半導体基板部よりも制御ゲートの電圧が低いと電子が浮遊ゲートから放出（消去）される。なお、電子蓄積の際に、半導体基板部で高エネルギの電子であるホットエレクトロンを発生させ、ホットエレクトロンを浮遊ゲートへ引き寄せる方式を採用してもよい。
【００１７】
図２に、本発明の第１の実施形態に係る補正方法の前処理方法のフローチャートを示す。前処理方法は、記憶状態の劣化を補正する補正方法の実施に先立って実施される。まず、ステップＳ１１で、動作制御回路２は、複数の記憶セルそれぞれから後記する閾値電圧劣化曲線を取得する支援をし、その閾値電圧劣化曲線を外部記憶装置等に記憶させる。
【００１８】
ここでは、まず、図３を用いて、記憶セルの閾値電圧劣化曲線について説明する。記憶セルへの通常の書き込み動作時においては、記憶状態が蓄積状態である場合には、蓄積状態の初期であるので、制御ゲートの閾値電圧は閾値電圧Ｖｆ（▲）に設定される。記憶セル印加電圧制御回路３によって所定の閾値電圧Ｖｆに達するまで電子を蓄積させることで、毎回の蓄積および複数の記憶セル間で同じ蓄積量を蓄積可能にしている。また、記憶セルへの通常の書き込み動作時においては、記憶状態が消去状態である場合には、消去状態の初期であるので、制御ゲートの閾値電圧は閾値電圧Ｖｅ（●）に設定される。記憶セル印加電圧制御回路３によって所定の閾値電圧Ｖｅに達するまで電子を消去させることで、毎回の消去および複数の記憶セル間で同じ蓄積量までの消去を可能にしている。
【００１９】
浮遊ゲートの蓄積電子保持力が完全で電子の漏れが無ければ、記憶状態は永久に保持されるが、実際には、浮遊ゲートと半導体基板部の間の絶縁膜に漏れる経路があることから、電子蓄積量は時間の経過とともに変化し、図３に示すように閾値電圧（記憶状態）が経時劣化する。図３の上側に示す蓄積状態の閾値電圧劣化曲線において閾値電圧が低下していく現象が、蓄積劣化であり、図３の下側に示す消去状態の閾値電圧劣化曲線において閾値電圧が上昇していく現象が、消去劣化である。
【００２０】
記憶セルでは、通常の読出し動作を行う際の制御ゲート電圧を、未劣化の電子消去状態の閾値電圧Ｖｅと、未劣化の電子蓄積状態の閾値電圧Ｖｆの中間にある通常読出し時電圧Ｖｒｅａｄという１つの値に設定する。
【００２１】
記憶状態が蓄積状態の場合、記憶セルの浮遊ゲート内の電子蓄積量は、一般的に時間の対数に比例して減少し、閾値電圧もそれに追従して低下する。この閾値電圧の低下が進行すると、やがて通常読出し時電圧Ｖｒｅａｄを下回って低下し、消去状態側の閾値電圧（Vth＜Vread）になり、記憶セルのオンオフ状態が反転し、消去状態として判別されることで、データ化けが顕在化する。
【００２２】
また、記憶状態が消去状態の場合、記憶セルへの通常読出し時電圧Ｖｒｅａｄの印加が継続的に行われていると、記憶セルの浮遊ゲート内の電子蓄積量が、一般的に時間の対数に比例して増加し、閾値電圧もそれに追従して上昇する。この閾値電圧の上昇が進行すると、やがて通常読出し時電圧Ｖｒｅａｄを超えて上昇し、蓄積状態側の閾値電圧（Vth＞Vread）になり、記憶セルのオンオフ状態が反転し、蓄積状態として判別されることで、データ化けが顕在化する。
【００２３】
このため、ステップＳ１１では、次の処理が行われる。すなわち、まず、動作制御回路２が、オペレータが操作可能な外部コンピュータからの前処理のスタート信号を、データ入出力回路６を介して受信する。スタート信号を受信すると、動作制御回路２は、複数の記憶セルに対して、蓄積状態の初期から、適当な稼働時間毎に、制御ゲート電圧をスキャンして記憶セルがオンオフ反転する電圧を閾値電圧として検出する。同様に、動作制御回路２は、複数の記憶セルに対して、消去状態の初期から、適当な稼働時間毎に、制御ゲート電圧をスキャンして記憶セルがオンオフ反転する電圧を閾値電圧として検出する。これらにより、動作制御回路２は、複数の記憶セルそれぞれから閾値電圧劣化曲線を取得することができ、その閾値電圧劣化曲線を、データ入出力回路６を介して外部記憶装置等に送信し記憶させることができる。
【００２４】
ステップＳ１２は、ステップＳ１１と合わせて実施される。ステップＳ１２で、動作制御回路２は、ステップＳ１１で検出した前記適当な稼働時間毎に、制御ゲートに通常読出し時電圧を印加して、通常読出しを実施し、出力データをデータ出力回路５又はデータ入出力回路６を介して外部記憶装置等に送信し記憶させる。出力データは、稼働時間が大きくなるとデータ化けを起こすので、この出力データに基づいて、オペレータが操作可能な外部コンピュータは、複数の記憶セル毎にデータ化けするまでの稼働時間を取得する。そして、オペレータが操作可能な外部コンピュータは、複数の記憶セル毎にデータ化けするまでの稼働時間の最小値よりも短くなるように、劣化確認時間間隔Tcheckを決定し、データ入出力回路６を介して、動作制御回路２に、補正方法の実施の際に利用可能なように記憶させる。前記によれば、動作制御回路２は、オペレータが操作可能な外部コンピュータによる劣化確認時間間隔Tcheckの決定に対する支援をしていると考えられる。
【００２５】
図４に、ステップＳ１１で取得した複数の記憶セルの閾値電圧劣化曲線の通過する領域を、破線で囲まれた領域として示している。ステップＳ１３では、オペレータが操作可能な外部コンピュータにより、ステップＳ１１で取得した複数の閾値電圧劣化曲線の中から、一部分においてでも最も変化（傾き）の大きくなる（稼動時間帯を有する）閾値電圧劣化曲線を抽出し、外部記憶装置等に記憶させる。図４に、その最も変化が大きい閾値電圧劣化曲線を示している。最も変化が大きい閾値電圧劣化曲線を抽出するのは、後記するステップＳ２０ａでの蓄積側補正必要電圧幅VrHを出現可能な最大値に設定でき、ステップＳ２０ｂでの消去側補正必要電圧幅VrLを出現可能な最大値に設定できるからであり、蓄積側補正必要電圧幅VrHと消去側補正必要電圧幅VrLを不要に大きくすることが無いので、その分の蓄積、消去に要する時間（TrH、TrL）も必要最小限に設定することができる。
【００２６】
ステップＳ１４で、動作制御回路２は、記憶セル印加電圧制御回路３を用いて、複数の記憶セルの制御ゲートに、通常読出し時電圧Vreadを印加させる。そして、オペレータが操作可能な外部コンピュータは、複数の記憶セルの制御ゲートに実際に印加されている電圧を計測・取得し、外部記憶装置等に記憶させる。前記によれば、動作制御回路２は、オペレータが操作可能な外部コンピュータによる複数の通常読出し時電圧Vreadの取得に対する支援をしていると考えられる。
【００２７】
ステップＳ１５で、オペレータが操作可能な外部コンピュータは、取得した複数の通常読出し時電圧Vreadの中から、最大の通常読出し時電圧Vread・Maxと、最小の通常読出し時電圧Vread・minを抽出する。次に、ステップＳ１６ａとステップＳ１６ｂへ進むが、どちらを先に実行しても並列に実行してもかまわない。同様に、ステップＳ１６ａ〜Ｓ２１ａの一連の処理とステップＳ１６ｂ〜Ｓ２１ｂの一連の処理は、どちらを先に実行しても並列に実行してもかまわない。以下では、並列に実行したとして説明する。
【００２８】
ステップＳ１６ａで、オペレータが操作可能な外部コンピュータは、マージン電圧VmHを設定し、外部記憶装置に記憶させる。マージン電圧VmHは、図５に示すように、最大の通常読出し時電圧Vread・Maxと、蓄積状態での最も変化が大きい閾値電圧劣化曲線との電圧差のことである。後記する補正方法を実施しているときには、データ化けを起こしたくないので、閾値電圧劣化曲線を、その閾値電圧が最大の通常読出し時電圧Vread・Maxに達するまで右下がりに降下させたくない。そこで、最大の通常読出し時電圧Vread・Maxよりマージン電圧VmH分さらに大きい閾値電圧Vth・minを蓄積状態での閾値電圧劣化曲線の下限（劣化閾値限界電圧Vth・min）として設定している（ステップＳ１７ａ）。なお、マージン電圧VmHの大きさは、最大の通常読出し時電圧Vread・Maxと最小の通常読出し時電圧Vread・minの差（Vread・Max−Vread・min）の１〜２倍程度とすればよい。
【００２９】
ステップＳ１６ｂで、オペレータが操作可能な外部コンピュータは、マージン電圧VmLを設定し、外部記憶装置に記憶させる。マージン電圧VmLは、図５に示すように、最小の通常読出し時電圧Vread・minと、消去状態での最も変化が大きい閾値電圧劣化曲線との電圧差のことである。後記する補正方法を実施しているときには、データ化けを起こしたくないので、閾値電圧劣化曲線を、その閾値電圧が最小の通常読出し時電圧Vread・minに達するまで右上がりに上昇させたくない。そこで、最小の通常読出し時電圧Vread・minよりマージン電圧VmL分さらに小さい閾値電圧Vth・Maxを消去状態での閾値電圧劣化曲線の上限（劣化閾値限界電圧Vth・Max）として設定している（ステップＳ１７ｂ）。なお、マージン電圧VmLの大きさは、最大の通常読出し時電圧Vread・Maxと最小の通常読出し時電圧Vread・minの差（Vread・Max−Vread・min）の１〜２倍程度とすればよい。
【００３０】
ステップＳ１８ａで、オペレータが操作可能な外部コンピュータは、劣化閾値限界電圧Vth・minから蓄積状態での閾値電圧劣化曲線を、ステップＳ１２で決定した劣化確認時間間隔Tcheckの分だけ逆にたどった時点の閾値電圧を、蓄積劣化検出電圧VchkHとして決定し、データ入出力回路６を介して、動作制御回路２に、補正方法の実施の際に利用可能なように設定・記憶させる。なお、蓄積劣化検出電圧VchkHは、後記する蓄積劣化検出電圧の最大値VchkH・Maxに対応させた蓄積劣化検出電圧の最小値VchkH・minの意味も含めて、VchkH(・min)と記載している。
【００３１】
ステップＳ１８ｂで、オペレータが操作可能な外部コンピュータは、劣化閾値限界電圧Vth・Maxから消去状態での閾値電圧劣化曲線を、ステップＳ１２で決定した劣化確認時間間隔Tcheckの分だけ逆にたどった時点の閾値電圧を、消去劣化検出電圧VchkLとして決定し、データ入出力回路６を介して、動作制御回路２に、補正方法の実施の際に利用可能なように設定・記憶させる。なお、消去劣化検出電圧VchkLは、後記する消去劣化検出電圧の最小値VchkL・minに対応させた消去劣化検出電圧の最大値VchkL・Maxの意味も含めて、VchkL(・Max)と記載している。
【００３２】
ステップＳ１９ａで、オペレータが操作可能な外部コンピュータは、蓄積劣化検出電圧の最大値VchkH・Maxを設定する。蓄積劣化検出電圧の最大値VchkH・Maxは、蓄積劣化検出電圧の最大値VchkH・Maxと蓄積劣化検出電圧の最小値VchkH・minの差（VchkH・Max−VchkH・min）が、最大の通常読出し時電圧Vread・Maxと最小の通常読出し時電圧Vread・minの差（Vread・Max−Vread・min）に、略等しくなる（VchkH・Max−VchkH・min＝Vread・Max−Vread・min）ように設定・記憶する。
【００３３】
ステップＳ１９ｂで、オペレータが操作可能な外部コンピュータは、消去劣化検出電圧の最小値VchkL・minを設定する。消去劣化検出電圧の最小値VchkL・minは、消去劣化検出電圧の最小値VchkL・minと消去劣化検出電圧の最大値VchkL・Maxの差（VchkL・Max−VchkL・min）が、最大の通常読出し時電圧Vread・Maxと最小の通常読出し時電圧Vread・minの差（Vread・Max−Vread・min）に、略等しくなる（VchkL・Max−VchkL・min＝Vread・Max−Vread・min）ように設定・記憶する。
【００３４】
ステップＳ２０ａで、オペレータが操作可能な外部コンピュータは、蓄積側補正必要電圧幅VrHを設定する。閾値電圧劣化曲線の傾きは、稼働時間が短いときほど大きいので、蓄積劣化補正に必要な電圧幅が最も大きくなるのは、蓄積劣化検出電圧VchkHが蓄積劣化検出電圧の最大値VchkH・Maxであるような記憶セルにおいて、蓄積劣化検出電圧の最大値VchkH・Maxに至る直前で劣化を検出せず、その時点から劣化確認時間間隔Tcheck経過した後の蓄積劣化補正において検出した場合である。その蓄積劣化補正に必要な最大の電圧幅として、補正蓄積必要電圧幅VrHを規定し設定・記憶する。すなわち、図６Ａの本発明が指す実線に示すように、蓄積劣化補正の前には、閾値電圧は（VchkH・Max−VrH）なっても、その蓄積劣化補正によって、補正蓄積必要電圧幅VrH分の電子が蓄積されて上昇し、蓄積劣化検出電圧の最大値VchkH・Maxまで劣化の程度を回復させることができる。この蓄積劣化補正に要した電圧印加時間は、蓄積側補正処理実行時間TrHである。蓄積側補正処理実行時間TrHは、通常の書込み時の蓄積状態の初期の閾値電圧Vfまで閾値電圧を上昇させる時間Ｔｗ１や、通常の書込み時の消去状態の初期の閾値電圧Veから閾値電圧Vfまで閾値電圧を上昇させる時間Ｔｗ０に比べて非常に短く設定でき、処理時間の短縮が可能である。ステップＳ２１ａで、オペレータが操作可能な外部コンピュータは、蓄積側補正処理実行時間TrHを決定し、データ入出力回路６を介して、動作制御回路２に、補正方法の実施の際に利用可能なように設定・記憶させる。
【００３５】
ステップＳ２０ｂで、オペレータが操作可能な外部コンピュータは、消去側補正必要電圧幅VrLを設定する。閾値電圧劣化曲線の傾きは、稼働時間が短いときほど大きいので、蓄積劣化補正に必要な電圧幅が最も大きくなるのは、蓄積劣化検出電圧VchkHが消去劣化検出電圧の最小値VchkL・minであるような記憶セルにおいて、消去劣化検出電圧の最小値VchkL・minに至る直前で劣化を検出せず、その時点から劣化確認時間間隔Tcheck経過した後の消去劣化補正において検出した場合である。その消去劣化補正に必要な最大の電圧幅として、補正消去必要電圧幅VrLを規定し設定・記憶する。すなわち、図６Ｂの本発明が指す実線に示すように、消去劣化補正の前には、閾値電圧は（VchkL・min＋VrL）なっても、その消去劣化補正によって、補正消去必要電圧幅VrL分の電子が消去されて降下し、消去劣化検出電圧の最小値VchkL・minまで劣化の程度を回復させることができる。この消去劣化補正に要した電圧印加時間は、消去側補正処理実行時間TrLである。消去側補正処理実行時間TrLは、通常の書込み時の消去状態の初期の閾値電圧Veまで閾値電圧を降下させる時間Ｔｅ１や、通常の書込み時の蓄積状態の初期の閾値電圧Vfから閾値電圧Veまで閾値電圧を降下させる時間Ｔｅ０に比べて非常に短く設定でき、処理時間の短縮が可能である。ステップＳ２１ｂで、オペレータが操作可能な外部コンピュータは、消去側補正処理実行時間TrLを決定し、データ入出力回路６を介して、動作制御回路２に、補正方法の実施の際に利用可能なように設定・記憶させる。
【００３６】
前記により、補正方法の前処理方法の実施を終了させることができる。この前処理方法により、動作制御回路２に、劣化確認時間間隔Tcheck、蓄積劣化検出電圧（の最小値）VchkH（・min)、消去劣化検出電圧の最大値VchkL(・Max)、蓄積側補正処理実行時間TrH、消去側補正処理実行時間TrLを設定・記憶させ、補正方法の実施の際に利用可能なようにしている。
【００３７】
次に、記憶状態の劣化に対する補正方法を説明する。図７に、その補正方法のフローチャートを示す。この補正方法は、半導体装置１０の記憶セル群１へのデータの書き込みが終了するとスタートし、次の書込みがスタートすると終了する。そこで、まず、半導体装置１０の記憶セル群１へのデータの書き込みが終了し、この補正方法がスタートしたとする。
【００３８】
スタートすると、ステップＳ１で、動作制御回路２は、内蔵のタイマを用いて、時間計測をスタートさせ、劣化確認時間間隔Tcheckの時間分を計測する。この劣化確認時間間隔Tcheckの時間計測の間、劣化検出のスタートを待機することになる。なお、初回だけ劣化確認時間間隔Tcheckを、前記前処理方法で設定した劣化確認時間間隔Tcheckより大きく設定してもよい。初回のみ、制御ゲートの閾値電圧Vthが蓄積劣化検出電圧VchkH又は消去劣化検出電圧VchkLに達する時間が他の回に比べて長いからである。
【００３９】
次に、ステップＳ２で、動作制御回路２は、次の書き込み命令の有無を判定する。次の書き込み命令が有った場合（ステップＳ２、有り）は、この補正方法を終了させ、次の書き込み命令が無い場合（ステップＳ２、無し）は、ステップＳ３へ進む。
【００４０】
ステップＳ３で、動作制御回路２は、記憶セル印加電圧制御回路３を制御して、劣化確認する記憶セルの制御ゲート電圧を通常読出し時電圧Vreadに設定する。
【００４１】
ステップＳ４で、動作制御回路２は、読出しフェーズ１として、劣化確認するその記憶セルからの通常の読出しを実施する。具体的には、制御ゲート電圧が通常読出し時電圧Vreadに設定された状態において、その記憶セル（浮遊ゲートトランジスタ構造）が消去蓄積（オンオフ）状態のどちらかかを０１判定で判定（検出）する。その記憶セルが蓄積（オフ）状態の場合は、「０」判定を行い、ステップＳ５ａへ進む。その記憶セルが消去（オン）状態の場合は、「１」判定を行い、ステップＳ５ｂへ進む。０１判定の結果は、記憶セル劣化状態判別回路４へ送信される。
【００４２】
ステップＳ５ａとＳ５ｂで、動作制御回路２は、０１判定の結果を、通常読出し値として、記憶セル劣化状態判別回路４からデータ出力回路５を経由して外部装置へ、データ出力する。ステップＳ５ａとＳ５ｂは省くことが可能であるが、補正方法の実施中に読出し命令があった場合に、これらステップＳ５ａとＳ５ｂを実施することで、補正方法の実施を中止することなく読出しを行うことができる。
【００４３】
ステップＳ５ａの後に、ステップＳ６ａで、動作制御回路２は、記憶セル印加電圧制御回路３を制御して、劣化確認の対象とする記憶セルの制御ゲート電圧を、通常読出し時電圧Vreadより高い蓄積劣化検出電圧VchkH（VchkH・min)に設定する。
【００４４】
ステップＳ５ｂの後に、ステップＳ６ｂで、動作制御回路２は、記憶セル印加電圧制御回路３を制御して、劣化確認の対象とする記憶セルの制御ゲート電圧を、通常読出し時電圧Vreadより低い消去劣化検出電圧VchkL（VchkL・Max)に設定する。
【００４５】
ステップＳ６ａの後に、ステップＳ７ａで、動作制御回路２は、読出しフェーズ２として、劣化確認するその記憶セルからの劣化検出時の読出しを実施する。具体的には、制御ゲート電圧が蓄積劣化検出電圧VchkH（VchkH・min)に設定された状態において、その記憶セル（浮遊ゲートトランジスタ構造）が消去蓄積（オンオフ）状態のどちらかかを０１判定で判定（検出）する。その記憶セルが蓄積（オフ）状態の場合は、未劣化（０）判定を行い、ステップＳ９へ進む。その記憶セルが消去（オン）状態の場合は、劣化（１）判定を行い、ステップＳ８ａへ進む。劣化判定（０１判定）の結果は、記憶セル劣化状態判別回路４へ送信される。
【００４６】
ステップＳ６ｂの後に、ステップＳ７ｂで、動作制御回路２は、読出しフェーズ２として、劣化確認するその記憶セルからの劣化検出時の読出しを実施する。具体的には、制御ゲート電圧が消去劣化検出電圧VchkL（VchkL・Max)に設定された状態において、その記憶セル（浮遊ゲートトランジスタ構造）が消去蓄積（オンオフ）状態のどちらかかを０１判定で判定（検出）する。その記憶セルが蓄積（オフ）状態の場合は、劣化（１）判定を行い、ステップＳ８ｂへ進む。その記憶セルが消去（オン）状態の場合は、未劣化（０）判定を行い、ステップＳ９へ進む。劣化判定（０１判定）の結果は、記憶セル劣化状態判別回路４へ送信される。
【００４７】
ステップＳ７ａの後に、ステップＳ８ａで、動作制御回路２は、内蔵のタイマを用いて、時間計測をスタートさせ、蓄積側補正処理実行時間TrHの時間分を計測する。そして、動作制御回路２は、時間計測をスタートさせてから蓄積側補正処理実行時間TrHを計測し終えるまでの、いわゆる、蓄積側補正処理実行時間TrHの間、蓄積処理を実行する。蓄積処理では、図８に示すように、蓄積側補正処理実行時間TrHの間、蓄積処理を実行することで、劣化を回復させる方向に閾値電圧Vthを、蓄積側補正必要電圧幅VrH分増加させることができる。
【００４８】
なお、蓄積処理は、動作制御回路２が、記憶セル印加電圧制御回路３を制御して、劣化検出した記憶セルのみに実行される。具体的に、図９Ａに示すように、記憶セル群１を構成する記憶セルＣ１１〜Ｃ２２がＮＯＲ型フラッシュメモリである場合に、記憶セルＣ１１のみに（電子）蓄積処理を実行する際には、対象となる記憶セルＣ１１のゲート電圧VGPおよびドレイン電圧VDPを、ホットエレクトロン注入が行われる電圧となるように設定する。記憶セルＣ１１の制御ゲートが接続されているワード線ＷＬ１をゲート電圧VGPに設定する。一方、記憶セルＣ１１の制御ゲートが接続されていないワード線ＷＬ２は０（ゼロ）Ｖに設定する。記憶セルＣ１１のドレインが接続されているビット線ＢＬ１をドレイン電圧VDPに設定する。一方、記憶セルＣ１１のドレインが接続されていないビット線ＢＬ２は０（ゼロ）Ｖに設定する。
【００４９】
ステップＳ７ｂの後に、ステップＳ８ｂで、動作制御回路２は、内蔵のタイマを用いて、時間計測をスタートさせ、消去側補正処理実行時間TrLの時間分を計測する。そして、動作制御回路２は、時間計測をスタートさせてから消去側補正処理実行時間TrLを計測し終えるまでの、いわゆる、消去側補正処理実行時間TrLの間、消去処理を実行する。消去処理では、図８に示すように、消去側補正処理実行時間TrLの間、消去処理を実行することで、劣化を回復させる方向に閾値電圧Vthを、消去側補正必要電圧幅VrL分減少させることができる。
【００５０】
なお、消去処理は、動作制御回路２が、記憶セル印加電圧制御回路３を制御して、劣化検出した記憶セルのみに実行される。具体的に、図９Ｂに示すように、記憶セル群１を構成する記憶セルＣ１１〜Ｃ２２がＮＯＲ型フラッシュメモリである場合に、記憶セルＣ１１のみに（電子）消去処理を実行する際には、対象となる記憶セルＣ１１のゲート電圧VGEおよびドレイン電圧VDEを、トンネル効果により電子消去が行われる電圧となるように設定する。ゲート電圧VGEの絶対値がトンネル効果発生電圧Vtnより大きくなるように設定する（|VGE|＞Vtn）。また、ドレイン電圧VDEの絶対値がトンネル効果発生電圧Vtnより大きくなるように設定する（|VDE|＞Vtn）。そして、ドレイン電圧VDEとゲート電圧VGEの差がトンネル効果発生電圧Vtnより大きくなるように設定する（VDE−VGE＞Vtn）。このように設定することで、他の記憶セルＣ１２等にトンネル効果による電流を発生させない。記憶セルＣ１１の制御ゲートが接続されているワード線ＷＬ１をゲート電圧VGEに設定する。一方、記憶セルＣ１１の制御ゲートが接続されていないワード線ＷＬ２は０（ゼロ）Ｖに設定する。記憶セルＣ１１のドレインが接続されているビット線ＢＬ１をドレイン電圧VDEに設定する。一方、記憶セルＣ１１のドレインが接続されていないビット線ＢＬ２は０（ゼロ）Ｖに設定する。
【００５１】
ステップＳ９で、動作制御回路２が、全ての記憶セルで、劣化検出をしたか否かを判定する。全ての記憶セルで劣化検出をした場合は（ステップＳ９、Ｙｅｓ）、ステップＳ１へ戻る。まだ、全ての記憶セルで劣化検出をしていない場合は（ステップＳ９、Ｎｏ）、ステップＳ１０へ進み、まだ、劣化検出をしていない他の記憶セルを抽出し、ステップＳ２へ戻り、抽出されたその他の記憶セルについて劣化検出が行われることになる。
【００５２】
図１０Ａに、従来技術の補正方法に要する時間を、構成要素毎の実施順に分けて示し、図１０Ｂに、第１の実施形態の補正方法に要する時間を、構成要素毎の実施順に分けて示している。従来技術の補正方法では、劣化確認読出し時間Treadfと、１ブロック分のデータ退避時間（通常読出し時間）Treadbと、ブロック消去時間Teraceと、ブロック再書込み時間Twriteとが必要になっている。従来技術の補正方法では、劣化確認読出し時間Treadfにおいて、劣化していることがわかると、劣化している記憶セルが含まれている１ブロック分のデータを一旦他のブロックに退避させた後に、劣化している記憶セルが含まれているブロックのデータを消去し、退避させておいたデータに基づいてデータを消去したブロックにデータを再書込みしていた。そのブロックのデータの消去には、図６Ｂに示した閾値電圧Vfから閾値電圧Veまで低下させるのに要する時間Te０に比例するブロック消去時間Teraceを要していた。また、ブロックへのデータの再書込みには、図６Ａに示した閾値電圧Veから閾値電圧Vfまで上昇させるのに要する時間Tw０に比例するブロック再書込み時間Twriteを要していた。
【００５３】
一方、第１の実施形態の補正方法では、劣化確認読出し時間Treadfと、劣化確認セル補正を行う蓄積側補正処理実行時間TrHまたは消去側補正処理実行時間TrLとが必要になっている。本発明の第１の実施形態に係る補正方法では、劣化確認セル補正を行う蓄積側補正処理実行時間TrHまたは消去側補正処理実行時間TrLは、１記憶セルにつき、蓄積側補正処理実行時間TrHと消去側補正処理実行時間TrLのどちらか一方しか必要でない。一方、従来技術の補正方法では、ブロック消去時間Teraceとブロック再書込み時間Twriteの両方が必要になっている。このため、本発明の第１の実施形態に係る補正方法では、従来技術の補正方法に比べて、短時間で補正方法を実施することができる。
【００５４】
また、図６Ａに示すように、蓄積側補正処理実行時間TrHは、従来技術の補正方法において、ブロック再書込み時間Twriteに比例し閾値電圧Veから閾値電圧Vfまで上昇させるのに要する時間Tw０より短くなっている。このため、本発明の第１の実施形態に係る補正方法では、従来技術の補正方法に比べて、短時間で補正方法を実施することができる。同様に、図６Ｂに示すように、消去側補正処理実行時間TrLは、従来技術の補正方法において、ブロック消去時間Teraceに比例し閾値電圧Vfから閾値電圧Veまで低下させるのに要する時間Te０より短くなっている。このため、本発明の第１の実施形態に係る補正方法では、従来技術の補正方法に比べて、短時間で補正方法を実施することができる。また、補正方法が高速に実施できることから、記憶セル群（記憶装置）１が大容量になってもデータの確認周期を減じることなく処理が可能となり、記憶セル群（記憶装置）１のデータ保持信頼性の安定した維持ができる。
【００５５】
（第２の実施形態）
図１１に、本発明の第２の実施形態に係る半導体装置１０のブロック図を示す。第２の実施形態の半導体装置１０が、第１の実施形態の半導体装置１０と異なっている点は、記憶セル劣化状態判別回路４が、通常読出し値ラッチ４ａと、出力値比較回路４ｂとを有している点である。そして、これに伴い、通常読出し値ラッチ４ａから、動作制御回路２へ、通常読出し値が送信され、出力値比較回路４ｂから、動作制御回路２へ、劣化判定信号が送信されている。
【００５６】
通常読出し値ラッチ４ａは、記憶セル群１からの通常読出し値（データ）を、データ出力回路５へ出力するだけでなく、記憶・保持する。そして、通常読出し値ラッチ４ａは、記憶・保持する通常読出し値を、動作制御回路２と出力値比較回路４ｂへ出力する。
【００５７】
出力値比較回路４ｂは、劣化検出データと通常読出し値とを比較し、その比較の結果を劣化判定信号として出力している。
【００５８】
図１２に、本発明の第２の実施形態に係る補正方法のフローチャートを示す。第２の実施形態の補正方法のフローチャートでは、図７の第１の実施形態の補正方法のフローチャートには記載したステップＳ１、Ｓ２、Ｓ９、Ｓ１０の記載を、理解を容易にするために省いている。すなわち、第２の実施形態の補正方法のステップＳ４（Ｓ３含む）の前に、第１の実施形態の補正方法のステップＳ１とＳ２を実施してよく、第２の実施形態の補正方法のステップＳ８ａとＳ８ｂの後に、第１の実施形態の補正方法のステップＳ９とＳ１０を実施してよい。また、第１と第２の実施形態の補正方法のフローチャートにおいて、実施内容の等しいステップには同じステップ番号を付し、類似のステップにはステップ番号の数字を同じにしてａまたはｂの添え字を付している。
【００５９】
第２の実施形態の補正方法では、ステップＳ４で、読出しフェーズ１として、劣化確認するその記憶セルの制御ゲート電圧を通常読出し時電圧Vreadに設定し、その記憶セルからの通常の読出しを実施する。第２の実施形態のステップＳ４は、第１の実施形態のステップＳ３とＳ４を含んでいると考えられる。読み出された通常読出し値（フェーズ１読出値）は、通常読出し値ラッチ４ａに記憶・保持される。読み出された通常読出し値は、記憶セルが蓄積状態であれば「０」となり、消去状態であれば「１」となる。
【００６０】
ステップＳ５で、動作制御回路２は、０１の通常読出し値を、記憶セル劣化状態判別回路４の通常読出し値ラッチ４ａからデータ出力回路５を経由して外部装置へデータ出力する。
【００６１】
ステップＳ４ａで、動作制御回路２は、通常読出し値ラッチ４ａから０１の通常読出し値を受信し、その通常読出し値、いわゆるフェーズ１読出値が「１」であるか「０」であるかの判定を行う。フェーズ１読出値が「０」である場合は、その記憶セルが蓄積（オフ）状態であるので、ステップＳ６ａへ進む。フェーズ１読出値が「１」である場合は、その記憶セルが消去（オン）状態であるので、ステップＳ６ｂへ進む。
【００６２】
ステップＳ６ａで、動作制御回路２は、記憶セル印加電圧制御回路３を制御して、劣化確認の対象とする記憶セルの制御ゲート電圧を、通常読出し時電圧Vreadより高い蓄積劣化検出電圧VchkH（VchkH・min)に設定する。
【００６３】
ステップＳ６ｂで、動作制御回路２は、記憶セル印加電圧制御回路３を制御して、劣化確認の対象とする記憶セルの制御ゲート電圧を、通常読出し時電圧Vreadより低い消去劣化検出電圧VchkL（VchkL・Max)に設定する。
【００６４】
ステップＳ７で、動作制御回路２は、読出しフェーズ２として、劣化確認するその記憶セルからの劣化検出時の読出しを実施する。具体的には、制御ゲート電圧が蓄積劣化検出電圧VchkH（VchkH・min)または消去劣化検出電圧VchkL（VchkL・Max)に設定された状態において、その記憶セル（浮遊ゲートトランジスタ構造）のオン（１）オフ（０）状態のどちらかかを読み出す。その記憶セルがオフ状態の場合は、「０」を読み出し、その記憶セルがオン状態の場合は、「１」を読み出す。読み出されたこれら０１のフェーズ２読出値（劣化検出データ）は、記憶セル劣化状態判別回路４の出力値比較回路４ｂへ出力される。
【００６５】
ステップＳ３１で、出力値比較回路４ｂは、記憶セル群１から読み出されたフェーズ２読出値と、通常読出し値ラッチ４ａに記憶・保持されているフェーズ１読出値とを比較する。フェーズ２読出値とフェーズ１読出値とが一致している場合は、未劣化であると判定し、未劣化である旨の劣化判定信号を、動作制御回路２へ送信し、補正方法を終了させる。フェーズ２読出値とフェーズ１読出値とが不一致の場合は、劣化していると判定し、劣化している旨の劣化判定信号を、動作制御回路２へ送信する。なお、フェーズ２読出値とフェーズ１読出値とが一致している場合とは、図８で、制御ゲートの閾値電圧が、蓄積状態において蓄積劣化検出電圧VchkHを超えているか、消去状態において消去劣化検出電圧VchkL未満になっている場合である。一方、フェーズ２読出値とフェーズ１読出値とが不一致である場合とは、制御ゲートの閾値電圧が、蓄積状態において蓄積劣化検出電圧VchkH以下か、消去状態において消去劣化検出電圧VchkLを超えている場合である。
【００６６】
ステップＳ３２で、動作制御回路２は、通常読出し値ラッチ４ａからフェーズ１読出値（通常読出し値）を受信し、フェーズ１読出値が「１」であるか「０」であるかの判定を行う。フェーズ１読出値が「０」である場合は、その記憶セルが蓄積（オフ）状態であるので、ステップＳ８ａへ進み、（補正）蓄積処理を実施する。フェーズ１読出値が「１」である場合は、その記憶セルが消去（オン）状態であるので、ステップＳ８ｂへ進み、（補正）消去処理を実施する。ステップＳ８ａの（補正）蓄積処理と、ステップＳ８ｂの（補正）消去処理とは、第１の実施形態のステップＳ８ａの蓄積処理とステップＳ８ｂの消去処理と同様に実行できるので、迅速な補正が可能である。
【００６７】
（第３の実施形態）
図１３に、本発明の第３の実施形態に係る半導体装置１０のブロック図を示す。第３の実施形態の半導体装置１０が、第１の実施形態の半導体装置１０と異なっている点は、記憶セル劣化状態判別回路４が、出力電流レベル確認回路４ｃと、劣化状態判別回路４ｄとを有している点である。そして、これに伴い、劣化状態判別回路４ｄから、動作制御回路２へ、劣化判定信号が送信されている。第３の実施形態の半導体装置１０では、記憶セルの記憶状態と劣化状態を電流レベルとして読出し、記憶状態を表す通常読出し値（通常読出しデータ）と、劣化状態を表す劣化判別情報とを、同時に１回で読出しできる。また、劣化判定信号には劣化有無と補正方向（蓄積か消去か）の２つの情報を含めている。
【００６８】
図１４Ａに、記憶セル（トランジスタ）における、電子蓄積量（実効ゲート電圧）の違いによるドレイン−ソース間の電圧Vds−電流Ids特性を示す。記憶セル（トランジスタ）は実効ゲート電圧が高いほどドレイン−ソース間電流Idsが大きくなる特性を持つ。記憶セル（トランジスタ）の場合は、浮遊ゲートに蓄積電子があると蓄積電子からの電界によりゲート−半導体基板間の電界が弱められるので、制御ゲートに印加する電圧を一定にすると、浮遊ゲートの電子蓄積量が多いほど実効ゲート電圧が低くなり、電子蓄積量が多いほどドレイン−ソース間電流Idsが少なくなる特性を示す。これより、ドレイン−ソース間電流Idsは、正常消去状態、劣化消去状態、劣化蓄積状態、正常蓄積状態それぞれに対応した電流範囲を有し、それらの電流範囲の電流値はそれらの状態の並びの順に小さくなる。このことから、ドレイン−ソース間電流Idsがどの状態の電流範囲に属するのかを確認することで、記憶セルの記憶状態が蓄積側か消去側かの確認と、その記憶状態が劣化しているか否かの確認を同時にできる。
【００６９】
図１４Ｂに、ドレイン−ソース間電流Idsの電流レベルを検出するための出力電流レベル確認回路４ｃを示す。記憶セルＣのドレイン側に、負荷抵抗Ｒと、電圧比較機能を持つ増幅回路（コンパレータ）ＣＯＭ１〜ＣＯＭ３を３回路接続している。記憶セルＣに負荷抵抗Ｒを接続すると、記憶セルＣのドレイン−ソース間の出力電圧（Vds−Ids・R）は、ドレイン−ソース間電流Idsの電流レベルに対応した、すなわち、正常消去状態、劣化消去状態、劣化蓄積状態、正常蓄積状態のいずれかの状態に対応したドレイン−ソース間の出力電圧（Vds−Ids・R）へ変換される。蓄積・消去のどちら寄りの状態かを判別するためのレベルとして、蓄積状態と消去状態の中間点にVck2を設定する。正常または劣化の蓄積状態では、ドレイン−ソース間出力電圧（Vds−Ids・R）はVck2よりも常に高く、正常または劣化の消去状態では、ドレイン−ソース間出力電圧（Vds−Ids・R）はVck2よりも常に低い。よって、電圧比較機能を持つ増幅回路ＣＯＭ２を用いて、ドレイン−ソース間出力電圧（Vds−Ids・R）をVck2と比較することで、蓄積と消去を区別し確認できる。このVck2による比較・確認値Out２は、蓄積状態において「１」を、消去状態において「０」を出力し、そのまま通常読出しデータの出力として使えるだけでなく、劣化状態判別回路４ｄへ送信される。
【００７０】
次に、劣化蓄積状態と正常蓄積状態の境界のドレイン−ソース間出力電圧（Vds−Ids・R）をVck1とすると、正常蓄積状態のドレイン−ソース間出力電圧（Vds−Ids・R）はVck1よりも高くなるが、劣化蓄積状態のドレイン−ソース間出力電圧（Vds−Ids・R）は、Vck1と同じか低くなる。よって、電圧比較機能を持つ増幅回路ＣＯＭ１を用いてドレイン−ソース間出力電圧（Vds−Ids・R）をVck1と比較することで、蓄積状態における劣化の有無を確認できる。このVck1による比較・確認値Out1は、蓄積状態における正常（未劣化）状態において「１」を、蓄積状態における劣化状態において「０」を出力し、劣化状態判別回路４ｄへ送信される。
【００７１】
また、正常消去状態と劣化消去状態の境界のドレイン−ソース間出力電圧（Vds−Ids・R）をVck3とすると、劣化消去状態のドレイン−ソース間出力電圧（Vds−Ids・R）はVck3よりも高くなるが、正常消去状態のドレイン−ソース間出力電圧（Vds−Ids・R）は、Vck3と同じか低くなる。よって、電圧比較機能を持つ増幅回路ＣＯＭ３を用いてドレイン−ソース間出力電圧（Vds−Ids・R）をVck3と比較することで、消去状態における劣化の有無を確認できる。このVck3による比較・確認値Out3は、消去状態における正常（未劣化）状態において「０」を、消去状態における劣化状態において「１」を出力し、劣化状態判別回路４ｄへ送信される。
【００７２】
なお、比較・確認値Out2は、消去状態が「０」、蓄積状態が「１」となっているが、第１と第２の実施形態と一般的な不揮発性半導体記憶装置では、消去状態を「１」、蓄積状態を「０」としているので、これらに合わせる場合は、電圧比較機能を持つ増幅回路（コンパレータ）ＣＯＭ１〜ＣＯＭ３の出力端子それぞれに、論理否定回路を接続し、論理否定回路の出力を、新たに比較・確認値Out1、Out2、Out3とすればよい。
【００７３】
図１４Ｃに、出力電流レベル確認回路４ｃの出力値である比較・確認値Out1、Out2、Out3と、記憶セルＣの記憶状態である４つの正常消去状態、劣化消去状態、劣化蓄積状態、正常蓄積状態とが関係付けられた表（マップ）を示す。劣化状態判別回路４ｄは、このマップを記憶しておき、このマップに基づいて、比較・確認値Out1、Out2、Out3に応じた記憶状態（正常消去状態、劣化消去状態、劣化蓄積状態、正常蓄積状態）を決定し、劣化判定信号として、動作制御回路２へ送信する。
【００７４】
動作制御回路２は、劣化判定信号を受信すると、劣化判定信号が正常消去状態を示していれば補正処理を実施せず、劣化判定信号が劣化消去状態を示していれば補正消去処理を実施し、劣化判定信号が劣化蓄積状態を示していれば補正蓄積処理を実施し、劣化判定信号が正常蓄積状態を示していれば補正処理を実施しない。
【００７５】
図１５に、第３の実施形態の半導体装置１０の実施する補正方法のフローチャートを示す。第３の実施形態の補正方法のフローチャートも、第２の実施形態の補正方法のフローチャートと同様に、ステップＳ１、Ｓ２、Ｓ９、Ｓ１０の記載を省いている。第１と第３の実施形態の補正方法のフローチャートにおいて、実施内容の等しいステップには同じステップ番号を付し、類似のステップにはステップ番号の数字を同じにしてａまたはｂの添え字を付している。
【００７６】
第３の実施形態の補正方法では、ステップＳ４ｂで、動作制御回路２が、記憶セル印加電圧制御回路３を制御して、劣化確認する記憶セルＣの制御ゲート電圧を通常読出し時電圧Vread等の一定の所定値に設定し、その記憶セルＣのドレイン電圧を一定の所定値に設定する。そして、出力電流レベル確認回路４ｃが、その記憶セルＣ（記憶セル群１）から比較・確認値Out1、Out2、Out3を読出し・取得する。比較・確認値Out2を読出し・取得したことは、いわゆる通常読出し値を読み出したことになる。さらに、劣化状態判別回路４ｄは、図１４Ｃのマップに基づいて、比較・確認値Out1、Out2、Out3に応じた記憶（劣化）状態（正常消去状態、劣化消去状態、劣化蓄積状態、正常蓄積状態）を決定し、劣化判定信号として、動作制御回路２へ送信する。
【００７７】
ステップＳ５で、動作制御回路２は、比較・確認値Out2を通常読出し値（データ）として、記憶セル劣化状態判別回路４の出力電流レベル確認回路４ｃからデータ出力回路５を経由して外部装置へデータ出力する。
【００７８】
ステップＳ７ａで、動作制御回路２は、劣化判定信号が劣化蓄積状態を示していれば、ステップＳ８ａに進んで、（補正）蓄積処理を実施し、劣化判定信号が劣化蓄積状態を示していなければ、すなわち、正常消去状態、劣化消去状態、正常蓄積状態を示していれば、ステップ７ｂに進む。
【００７９】
ステップＳ７ｂで、動作制御回路２は、劣化判定信号が劣化消去状態を示していれば、ステップＳ８ｂに進んで、（補正）消去処理を実施し、劣化判定信号が劣化消去状態を示していなければ、すなわち、正常消去状態、正常蓄積状態を示していれば、第３の実施形態の補正方法を終了させる。ステップＳ８ａの（補正）蓄積処理と、ステップＳ８ｂの（補正）消去処理とは、第１の実施形態のステップＳ８ａの蓄積処理とステップＳ８ｂの消去処理と同様に実行できるので、迅速な補正が可能である。
【００８０】
（第４の実施形態）
図１６Ａに、本発明の第４の実施形態に係る半導体装置１０のブロック図を示す。第４の実施形態の半導体装置１０は、プログラムを記憶している不揮発性メモリ７と、時間を計測するタイマ８と、前記プログラムを読み込んで、タイマ８で計られる時間に応じたタイミングで前記プログラムを実行する演算装置９と、この実行に必要な入力データと実行結果の出力データを入出力させるＩ／Ｏポート１１を有している。不揮発性メモリ７と演算装置９とＩ／Ｏポート１１は、バスで相互に接続されている。このような構成を持つ半導体装置１０としては、小型マイコン等がある。小型マイコン等の半導体装置１０では、通常はＩ／Ｏポート１１で入出力する入出力データしか外部から操作することができないので、不揮発性メモリ７の記憶劣化の補正を実施することは困難である。そこで、第４の実施形態の半導体装置１０では、外部からのアクセスなしで、不揮発性メモリ７の記憶劣化の補正を可能にしている。
【００８１】
具体的には、不揮発性メモリ７は、第１の実施形態の（図１の）記憶セル群１と記憶セル印加電圧制御回路３を有し、第１の実施形態の（図７の）補正方法のプログラムが書き込まれ、劣化セル検出補正機能付きになっている。このため、演算装置９が、補正方法のプログラムを読み込むと、第１の実施形態の（図１の）動作制御回路２と記憶セル劣化状態判別回路４として機能し、Ｉ／Ｏポート１１はデータ出力回路５として機能する。なお、第１の実施形態の（図１の）データ入出力回路６は、第４の実施形態の半導体装置１０では持ち得ないので、第１の実施形態の図２の補正方法の前処理方法を、第４の実施形態の半導体装置１０で実施することができない。そこで、劣化確認時間間隔Tcheck、蓄積劣化検出電圧（の最小値）VchkH（・min)、消去劣化検出電圧の最大値VchkL(・Max)、蓄積側補正処理実行時間TrH、消去側補正処理実行時間TrLは、予め決定し、補正方法のプログラムといっしょに不揮発性メモリ７に記憶しておき、補正方法の実施の際に利用可能なようにしている。これによれば、例えば、劣化確認時間間隔Tcheckの時間経過毎に、劣化した記憶セルを検出することになるので、使用者が意識することなく定期的な補正処理ができる。
【００８２】
（第５の実施形態）
図１６Ｂに、本発明の第５の実施形態に係る半導体装置１０のブロック図を示す。第５の実施形態の半導体装置１０は、不揮発性メモリにて論理情報を記憶しておきこの論理情報に基づいて論理演算を行う論理セルアレイ１２と、この論理演算に必要な入力データと演算結果の出力データを入出力させるＩ／Ｏバッファ１５と、時間を計測するタイマ１４と、タイマ１４で計られる時間に応じたタイミングで論理セルアレイ１２の不揮発性メモリの劣化検出（読出し）と補正を実行する劣化検出読出・補正回路１３とを有している。このような構成を持つ半導体装置１０としては、不揮発性半導体記憶装置を論理回路構成に使用するプログラマブルロジックアレイ等がある。プログラマブルロジックアレイ等の半導体装置１０では、通常はＩ／Ｏバッファ１５で入出力する入出力データしか外部から操作することができないので、論理セルアレイ１２の記憶劣化の補正を実施することは困難である。そこで、第５の実施形態の半導体装置１０では、外部からのアクセスなしで、論理セルアレイ１２の記憶劣化の補正を可能にしている。
【００８３】
具体的には、論理セルアレイ１２は、第１の実施形態の（図１の）記憶セル群１に対応し、Ｉ／Ｏバッファ１５はデータ出力回路５に対応している。劣化検出読出・補正回路１３が、動作制御回路２と記憶セル印加電圧制御回路３と記憶セル劣化状態判別回路４とを有している。また、劣化確認時間間隔Tcheck、蓄積劣化検出電圧（の最小値）VchkH（・min)、消去劣化検出電圧の最大値VchkL(・Max)、蓄積側補正処理実行時間TrH、消去側補正処理実行時間TrLは、予め決定し、劣化検出読出・補正回路１３に記憶させておき、補正方法の実施の際に利用可能なようにしている。これによれば、例えば、劣化確認時間間隔Tcheckの時間経過毎に、劣化した記憶セルを検出することになるので、使用者が意識することなく定期的な補正処理ができる。
【符号の説明】
【００８４】
１      記憶セル群（セルアレイ）
２      動作制御回路
３      記憶セル印加電圧制御回路
４      記憶セル劣化状態判別回路
４ａ    通常読出し値ラッチ
４ｂ    出力値比較回路
４ｃ    出力電流レベル確認回路
４ｄ    劣化状態判別回路
５      データ出力回路
６      データ入出力回路
７      不揮発性メモリ（半導体記憶装置、劣化セル検出補正機能付）
８      タイマ
９      演算装置
１０    半導体装置
１１    Ｉ／Ｏポート
１２    論理セルアレイ（内部の不揮発性メモリにて論理情報記憶）
１３    劣化検出読出・補正回路
１４    タイマ
１５    Ｉ／Ｏバッファ
Ｃ、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２  記憶セル
【図１】
2011070735.tif 000003
【図２】
2011070735.tif 000004
【図３】
2011070735.tif 000005
【図４】
2011070735.tif 000006
【図５】
2011070735.tif 000007
【図６Ａ】
2011070735.tif 000008
【図６Ｂ】
2011070735.tif 000009
【図７】
2011070735.tif 000010
【図８】
2011070735.tif 000011
【図９Ａ】
2011070735.tif 000012
【図９Ｂ】
2011070735.tif 000013
【図１０Ａ】
2011070735.tif 000014
【図１０Ｂ】
2011070735.tif 000015
【図１１】
2011070735.tif 000016
【図１２】
2011070735.tif 000017
【図１３】
2011070735.tif 000018
【図１４Ａ】
2011070735.tif 000019
【図１４Ｂ】
2011070735.tif 000020
【図１４Ｃ】
2011070735.tif 000021
【図１５】
2011070735.tif 000022
【図１６Ａ】
2011070735.tif 000023
【図１６Ｂ】
2011070735.tif 000024