(57)【要約】      （修正有）【課題】遷移金属酸化物層が金属−絶縁体転移を生じて読み出し又は書き込み動作を行うメモリ素子を提供する。【解決手段】メモリ素子１００及びメモリ素子１００を形成する方法が提供される。メモリ素子１００は、基板と、基板１１０上に配置された一組の電極と、一組の電極の間に形成された誘電体層１０２と、一組の電極の間に形成された遷移金属酸化物層１０４とを含み、遷移金属酸化物層１０４は、金属−絶縁体転移（ＭＩＴ）を生じて、読み出し又は書き込み動作を行うように構成される。【選択図】図１
2011199278.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された一組の電極と、
前記一組の電極の間に形成された誘電体層と、
前記一組の電極の間に形成された遷移金属酸化物層と、
を含み、
前記遷移金属酸化物層は、金属−絶縁体転移（ＭＩＴ）を生じて、読み出し又は書き込み動作を行うように構成される、
メモリ素子構造体。
【請求項２】
電源が前記一組の電極と電気的に連通し、前記一組の電極の間に電圧を印加するように構成され、前記一組の電極の間に前記印加される電圧は、前記遷移金属酸化物層を横切る電界を発生させて、前記遷移金属酸化物層がＭＩＴを生じることを可能にする、請求項１に記載のメモリ素子構造体。
【請求項３】
前記遷移金属酸化物層は、二酸化バナジウム材料から形成される、請求項１に記載のメモリ素子構造体。
【請求項４】
前記誘電体層は、酸化シリコン、二酸化シリコン、有機ケイ酸塩ガラス、及びハフニウム含有酸化物を含む１つ又は複数の材質から作られる、請求項１に記載のメモリ素子構造体。
【請求項５】
基板と、
前記基板上に配置された一組の電極と、
前記一組の電極の間に形成された誘電体層と、
前記一組の電極の間に形成された遷移金属酸化物層と、
前記一組の電極の間に電圧を印加するように構成された電源と、
を含むメモリ素子であって、
前記一組の電極の間に前記印加された電圧は、前記遷移金属酸化物層を横切る電界を発生させて、前記遷移金属酸化物層が容量性状態と抵抗性状態との間で転移して前記メモリ素子上で読み出し又は書き込み動作を実行することができるようにする、
メモリ素子。
【請求項６】
前記遷移金属酸化物層は、前記印加された電圧が所定の書き込み電圧を越えるとき、容量性状態から抵抗性状態に転移して、前記メモリ素子上での前記書き込み動作を可能にする、請求項５に記載のメモリ素子。
【請求項７】
前記遷移金属酸化物層は、絶縁状態から導電状態に転移して、前記遷移金属酸化物層と前記誘電体層との間の界面に捕捉された電荷を生じ、前記遷移金属酸化物層内の次のＭＩＴを誘起するのに必要な電圧を変化させる、請求項６に記載のメモリ素子。
【請求項８】
前記遷移金属酸化物層内の前記次のＭＩＴを誘起することは、前記印加された電圧を所定の読み出し電圧範囲内の電圧レベルに調節することにより、前記界面に捕捉された電荷を解放することを含む、請求項７に記載のメモリ素子。
【請求項９】
前記印加された電圧を前記所定の読み出し電圧範囲内の前記電圧レベルに調節することは、前記メモリ素子内での前記読み出し動作を可能にする、請求項８に記載のメモリ素子。
【請求項１０】
前記遷移金属酸化物層は、二酸化バナジウム材料から形成される、請求項５に記載のメモリ素子。
【請求項１１】
前記誘電体層は、酸化シリコン、二酸化シリコン、有機ケイ酸塩ガラス、及びハフニウム含有酸化物を含む１つ又は複数の材料から作られる、請求項５に記載のメモリ素子。
【請求項１２】
誘電体層、遷移金属酸化物層及びそれぞれが基板上に形成された一組の電極を有するメモリ素子を動作させる方法であって、
前記一組の電極の間に電圧を印加して、前記遷移金属酸化物層を横切る電界を発生させ、前記遷移金属酸化物層が金属−絶縁体転移（ＭＩＴ）を生じてメモリ素子上での読み出し又は書き込み動作を実行できるようにするステップを含む、前記方法。
【請求項１３】
前記遷移金属酸化物層は、前記印加された電圧が所定の書き込み電圧を超えるとき、絶縁状態から導電状態に転移して、前記メモリ素子上での前記書き込み動作を可能にする、請求項１２に記載の方法。
【請求項１４】
前記絶縁状態から前記導電状態に転移する前記遷移金属酸化物層は、前記遷移金属酸化物層と前記誘電体層との間の界面に捕捉された電荷を生じ、前記遷移金属酸化物層内の次のＭＩＴを誘起するのに必要な前記電圧を変化させる、請求項１３に記載の方法。
【請求項１５】
前記遷移金属酸化物層内の前記次のＭＩＴを誘起することは、前記印加された電圧を所定の読み出し電圧範囲内の電圧レベルに調節することにより、前記界面に捕捉された電荷を解放することを含む、請求項１４に記載の方法。
【請求項１６】
前記印加された電圧を前記所定の読み出し電圧範囲内の前記電圧レベルに調節することは、前記メモリ素子内での前記読み出し動作を可能にする、請求項１５に記載の方法。
【請求項１７】
前記遷移金属酸化物層は、二酸化バナジウム材料から形成される、請求項１２に記載の方法。
【請求項１８】
前記誘電体層は、酸化シリコン、二酸化シリコン、有機ケイ酸塩ガラス、及びハフニウム含有酸化物を含む１つ又は複数の材料から作られる、請求項１２に記載の方法。
【請求項１９】
前記一組の電極は、金属、シリサイド、高濃度にドープされた半導体又はそれらの組み合わせから作られる、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電子メモリは、例えば、コンピュータ、携帯電話、デジタル無線、及びテレビなどの全ての現代の電子機器に使用されている。また、現代の自動車、船、航空機及び電子レンジ等多くの家庭電化製品にも使用されている。電子メモリは、格納されたデータに任意の順序でアクセス可能であるので、ランダムアクセス・メモリ（ＲＡＭ）と呼ばれることが多い。これは、格納されたデータが置かれた物理的位置に読み出し機構が配置される必要がある結果として、所与のデータへのアクセス時間が以前にアクセスされたデータによって変化する光及び磁気ディスク・メモリとは異なる。
【背景技術】
【０００２】
ＲＡＭにおいては、アクセス時間は全てのデータに対して同一であり、これが一つの重要な利点である。一般的な電子メモリの例をいくつかあげると、ダイナミックＲＡＭ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）及びフラッシュメモリがある。電子メモリは通常、集積回路の形態をとる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
金属−絶縁体転移（ＭＩＴ: metal-insulator transition）による読み出し又は書き込み動作を行う遷移金属酸化物層を含むメモリ素子を提供する。
【課題を解決するための手段】
【０００４】
本発明の一つの実施形態によると、メモリ素子構造体が提供される。この構造体は、基板と、基板上に配置された一組の電極と、一組の電極の間に形成された誘電体層と、一組の電極の間に形成された遷移金属酸化物層とを含み、この遷移金属酸化物層は、金属−絶縁体転移（ＭＩＴ）を生じて読み出し又は書き込み動作を行うように構成される。
【０００５】
本発明の別の実施形態によると、メモリ素子が提供される。メモリ素子は、基板と、基板上に配置された一組の電極と、一組の電極の間に形成された誘電体層と、一組の電極の間に形成された遷移金属酸化物層と、一組の電極の間に電圧を印加するように構成された電源とを含み、一組の電極の間に印加された電圧が遷移金属酸化物層を横切る電界を発生させて、遷移金属酸化物層が容量性状態と抵抗性状態の間で転移してメモリ素子上での読み出し又は書き込み動作を行うことを可能にする。
【０００６】
本発明の更に別の実施形態によると、誘電体層と、遷移金属酸化物層と、それぞれが基板上に形成された一組の電極とを有するメモリ素子を動作させる方法が提供される。この方法は、一組の電極の間に電圧を印加して遷移金属酸化物層を横切る電界を生成し、遷移金属酸化物層が金属-絶縁体転移（ＭＩＴ）を生じてメモリ素子上での読み出し又は書き込み動作を行えるようにすることを含む。
【０００７】
本発明の技術を通して更なる特徴と利点が実現される。本発明の他の実施形態及び態様が本明細書に詳細に説明され、これらは特許請求の範囲に記載された発明の一部とみなされる。本発明の利点と特徴をより良く理解するためには、発明の詳細な説明と図面を参照されたい。
【０００８】
本発明とみなされる主題は、本明細書の最後にある特許請求の範囲において具体的に示され、明確に請求される。本発明の前記及び他の目的、特徴及び利点は、添付の図面と共に理解される以下の詳細な説明から明らかとなる。
【図面の簡単な説明】
【０００９】
【図１】本発明の１つの例示的な実施形態による高密度メモリ素子の概略断面図である。
【図２】本発明の１つの例示的な実施形態による高密度メモリ素子の動作を示す概略図である。
【図３】本発明の１つの例示的な実施形態によるメモリ素子の読み出し／書き込み／読み出しサイクルを示す例示的グラフである。
【図４】本発明の１つの例示的な実施形態によるメモリ素子の読み出し／書き込み／読み出しサイクルを示す例示的グラフである。
【図５】本発明の１つの例示的な実施形態によるメモリ素子の１つの例示的な物理的実装を示す。
【図６】本発明の１つの例示的な実施形態によるメモリ素子の１つの例示的な物理的実装を示す。
【発明を実施するための形態】
【００１０】
本発明の例示的な実施形態は、高密度メモリ素子と、可逆性の電界誘起金属−絶縁体転移（ＭＩＴ）を有する材料を用いて高密度メモリ素子を形成又は製造する方法とを提供する。メモリ素子は、内部の電界が変化すると酸化物材料（例えばバナジウム又はＶＯ２）が絶縁状態と金属／導電状態との間で交互に切り換わる、酸化物材料の電界依存導電率効果に依存する。本明細書に説明されるメモリ素子の例示的な実施形態は、例えばバナジウムなどの遷移金属の酸化物は、遷移を引き起こす該酸化物を横切る電界が所定の値すなわち閾値を超えると、ＭＩＴとしてよく知られる、導電状態と絶縁状態との間で転移を生じるという観察結果に基づく。この酸化物に特有の特性を用いて、読み出し／書き込み動作を有する高密度マイクロスケール・メモリ素子を製造する。
【００１１】
この酸化物材料を誘電体材料と共にコンデンサ内に組み込み、適切な電圧シーケンスを印加して遷移金属を横切る電界を変化させることによって、遷移金属は絶縁状態と導電状態との間で切り換わり、読み出し及び書き込み動作を行うことができるメモリ素子を形成する。この構造は、標準的な半導体プロセス技術を用いてナノスケールで作成又は製造し、標準的半導体設計に組み込むことができる高密度メモリ素子の可能性を開く。
【００１２】
図１は、１つの例示的な実施形態による高密度メモリ素子／構造体１００の基本要素の断面図である。本明細書で説明される構造体１００は、集積マイクロスケール回路チップに対する設計の一部とすることができる。この構造体は、第１の電極１０６と第２の電極１０８とを含む一組の電極の間に配置された誘電体層１０２と遷移金属酸化物層又は酸化物層１０４とを含み、一般的にコンデンサ様構造体を形成する。誘電体層１０２及び酸化物層１０４は、一般的に基板１１０で示される基板上に形成される。
【００１３】
第１の電極１０６は、基板１１０の上面１１２に配置される。１つの実施形態によると、第１の電極１０６は、基板１１０上に直接形成される。第１の電極１０６と基板１１０との間に、例えば緩衝層（図示せず）等の他の中間層を形成して、基板１１０と第１の電極１０６との間の格子不整合を緩衝することができると考えられる。
【００１４】
基板１１０は、例えばサファイア（Ａｌ２０３）又はシリコン（Ｓｉ）等、その上に半導体を製造できる任意の材料とすることができ、任意の厚さにすることができる。基板１１０は、上述の材料以外の材料で作ることができることは明らかであろう。第１及び第２の電極１０６、１０８は、少なくとも１つ又は複数の金属、合金又はそれらの組み合わせで形成することができる。例えば、銅、タングステン、又はアルミニウムを、導体の候補として使用することができる。第１及び第２の電極１０６、１０８はまた、シリサイド（例えば、ニッケルシリサイド又は白金シリサイド）、又は高濃度にドープされたシリコン等の高濃度にドープされた半導体で形成することができる。
【００１５】
酸化物層１０４は、従来の又は近年開発された半導体製造技術を用いて、第１の電極１０６上に形成される。１つの実施形態おいては、酸化物層１０４は、第１の電極１０６と接触する。他の実施形態においては、１つ又は複数の中間層（図示せず）が酸化物層と第１の電極１０６との間に配置される。酸化物層１０４は、図１に示すように、二酸化バナジウム、ＶＯ２等の遷移金属酸化物から作成される。当然ながら、酸化物層１０４は、電界に依存する金属−絶縁体転移を生じる特徴を有する１つ又は複数の遷移金属酸化物材料から作成することができ、本明細書に示した実施例に限定されるべきではない。酸化物層１０４は、用途に応じて任意の値とすることができる厚さ（ｄ）を有する。例えば、酸化物層は、約１乃至約１０００ナノメートル（ｎｍ）の範囲の厚さを有することができる。酸化物層１０４は、酸化物材料が、酸化物層１０４を横切って存在する誘起電界に依存して、絶縁状態から導電状態へ転移し、絶縁状態に戻る及び導電状態に戻る等の転移をすることを可能にする固有の特性を有する。この現象は以下でより詳細に説明する。
【００１６】
１つの例示的な実施形態によると、誘電体層１０２は、酸化物層１０４上に誘電体材料を、従来の又は近年開発された半導体製造技術を用いて堆積させることにより形成される。従って、図示するように誘電体層は酸化物層１０４と接触する。代替的実施形態においては、別の電極、又は１つ又は複数の中間層（図示せず）が誘電体層１０２と酸化物層１０４との間に形成される。従って、図１に示した構成は限定的のものではない。
【００１７】
誘電体層１０２は、１つ又は複数の誘電体材料から作成することができる。誘電体材料の候補は、酸化シリコン、二酸化シリコン、有機ケイ酸塩ガラス又はハフニウム含有酸化物を含む。当然ながら、本発明の他の例示的な実施形態においては他の誘電体材料を使用することができる。本実施例においては、二酸化シリコン（ＳｉＯ２）が使用される。誘電体層１０２は、用途に応じて任意の厚さ又は直径とすることができ、本明細書に示す構成に限定されるべきではない。例えば、誘電体層は、約０．１乃至約１００ｎｍの厚さの範囲とすることができる。第２の電極１０８は誘電体層１０２上に配置される。１つの実施形態においては、第２の電極１０８は誘電体層１０２と接触する。他の実施形態においては、１つ又は複数の中間層（図示せず）が第２の電極１０８と非ゼロ抵抗層との間に形成される。
【００１８】
電極に電気的に結合される電源１２０は、第１及び第２の電極１０６、１０８の間に（Ｖ）で表される電圧を印加するように構成される。電源１２０は、任意の型の電源（例えば、バッテリ、ＤＣ電圧など）又は、酸化物層１０４を横切って電界を誘起し変化させる任意の装置とすることができる。
【００１９】
図２（Ａ）−（Ｄ）は、１つの実施形態による、酸化物層１０４の特性に基づくメモリ素子１００の書き込み／読み出しサイクルを示す電子回路の概略図である。図示するように、誘電体層１０２及び酸化物層１０４の静電容量を、それぞれＣｄ，Ｃｖで表す。酸化物層が導電状態にあるときの酸化物層１０４の抵抗をＲｖで表す。図示するように、酸化物層１０４は、一般に抵抗状態においてコンデンサとして機能し、一般に導電状態において抵抗として機能する。
【００２０】
動作中は、待機電圧（Ｖｓｔａｎｄｂｙ）が電極１０６、１０８の間に印加される。電圧は、誘電体層１０２と酸化物層１０４の２つの層の静電容量に従って分割され、誘電体層１０２と酸化物層１０４との間の界面１３０において、中間電圧（Ｖ１）を生成する。待機電圧（Ｖｓｔａｎｄｂｙ）は、所定の電圧範囲より低く、中間電圧（Ｖ１）を小さくして酸化物層１０４の相変化を誘起しないようにし、酸化物層１０４は、図２（Ａ）に示すように、印加電圧が所定の電圧範囲以下のときコンデンサとして機能する。電界は、酸化物層１０４を横切って誘起され、一般に中間電圧を酸化物層１０４の厚さで割ったもの、すなわちＶ１／ｄに等しい。この電圧を十分に上昇させて、酸化物層１０４を横切る電界が、酸化物層１０４の固有材料特性によって変化させることができる所定の閾値を超えるようにすることができ、酸化物層がＭＩＴを生じるのを可能にする。結果として、電荷は、書き込み動作すなわちデータがデバイスに書き込まれることに対応して酸化物／誘電体界面１３０に移動する。この時点で、構造体の合計静電容量は増加する。この場合、酸化物層１０４は、図２（Ｂ）に示すように、コンデンサとして機能する状態から抵抗として機能する状態に遷移する。具体的には、所定の書き込み電圧を超える電圧すなわちＶ＞ＶＷＲＩＴＥ（例えば、約０．０５Ｖ乃至１００Ｖ）を印加することによって、酸化物層を横切る電界が所定の閾値を超えると、酸化物層１０４は、絶縁状態から導電状態に転移する。これは、電荷を酸化物／誘電体界面に蓄積させることにより、書き込み動作を行う。電荷の蓄積は、酸化物を横切る電位降下を小さくすることになる。所与の電荷蓄積レベル（実際に使用する回路による）において、酸化物を横切る電位降下は、酸化物を導電状態に維持するには十分でない。従って、酸化物は、Ｖ＞ＶＷＲＩＴＥであるにもかかわらず、絶縁状態に戻ることになる。その結果、酸化物／誘電体界面において電荷が捕捉される。印加電圧がＶｓｔａｎｄｂｙに戻ると、図２（Ｃ）に示すように、酸化物層１０４は、酸化物層１０４がコンデンサとして機能して、酸化物／誘電体界面１３０に電荷を捕捉する絶縁状態に留まる。捕捉された電荷は、界面１３０における電位を変化させ、Ｖ１に等しくない別の中間電圧（Ｖ２）にし、結果として、次のＭＩＴに必要な印加電圧を変化させる。捕捉される電荷量は、抵抗Ｒｖ、静電容量Ｃｄ及び電圧Ｖ＞ＶＷＲＩＴＥを印加する電源の関数である。静電容量Ｃｄが大きいほどかつ抵抗Ｒｖが小さいほど、捕捉される電荷は大きくなる。電荷を供給する電源の容量も、捕捉される電荷量に影響する場合がある。
【００２１】
電荷が界面１３０に捕捉されると、電圧を所定の読み出し電圧範囲（−ＶＷＲＩＴＥ＜Ｖ＜ＶＲＥＡＤ）（例えば、約０．０２５乃至１００Ｖの大きさで、書き込み電圧と逆符号）に調節することにより、次のＭＩＴが誘起されて捕捉された電荷が解放される。結果として、電荷は、図２（Ｄ）に示すように、読み出し動作すなわちデータがデバイスから読み出されることに対応して酸化物／誘電体の界面１３０から逆方向へ移動する。しかしながら、この読み出し電圧は、電荷が捕捉されていない場合には、ＭＩＴを誘起するのに十分ではない。電荷が捕捉されている場合は、所定の読み出し電圧範囲（−ＶＷＲＩＴＥ＜Ｖ＜ＶＲＥＡＤ）にある電圧は、ＭＩＴを誘起して捕捉された電荷を解放するのに十分となる。
【００２２】
図３は、例示的印加電圧シーケンスに関するメモリ素子の読み出し／書き込みサイクルのグラフを示す。図示するように、書き込み動作は、印加電圧が所定の書き込み電圧を越えるとき、すなわちＶ＞ＶＷＲＩＴＥのときにのみ実行される。読み出し動作は、印加電圧が所定の読み出し電圧範囲（−ＶＷＲＩＴＥ＜Ｖ＜ＶＲＥＡＤ）にあるときに実行される。読み出し動作は、書き込み動作が実行された後に行われる場合にのみ、顕著な電流スパイクを生じる。図３の印加電圧シーケンスの結果として生じる電流を図４に示す。図示するように、ＭＩＴが誘起されたときにのみ、大きな電流が観測される。ＭＩＴの結果として生じる電流スパイクの大きさは、大きなＣｄと小さなＣｖにより増幅される。読み出し動作時に検出される電流レベルは、読み出し動作の前にメモリがどの状態にあったかを示す。電荷が書き込み動作を介して誘電体／酸化物の界面で捕捉されると、はるかに大きい電流スパイクが検出されることになる。図４においてＩｔｈｒｅｓｈｏｌｄで表される電流閾値は、構造体の所与の実装に対して定めて、読み出し時における２つの可能なメモリの状態を区別するために使用することができる。
【００２３】
図５及び図６は、メモリ素子１００の例示的な物理的実装を示す。様々な実施形態により酸化物層１０４上に配置された誘電体層１０２が説明されるが、他の実施形態は、図５に示すように、誘電体層１０２上に配置された酸化物層１０４を含む。ここでは、電極１０６、１０８は、基板上の様々な位置に配置された金属要素として示される。当業者であれば、電極は基板上の様々な位置に配置でき、本明細書に示された構成に限定されるべきでないことを理解することができる。１つの実施形態においては、電極間の横方向の間隔は、１０ｎｍ乃至１０μｍの範囲にある。
【００２４】
本明細書において用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図するものではない。本明細書において用いられる場合、文脈から明らかにそうでないことが示されていない限り、単数で示されたものは、複数でも良いことが意図されている。「含む」及び／又は「含んでいる」という用語は、本発明において用いられる場合、言明された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するものではあるが、１つ又は複数の他の特徴、整数、ステップ、動作、構成要素、及び／又はそれらの群の存在又は追加を排除するものではないこともさらに理解されるであろう。
【００２５】
以下の特許請求の範囲における全ての「手段又はステップと機能との組合せ」要素の対応する構造、材料、行為及び均等物は、その機能を、明確に特許請求されているように他の特許請求された要素と組み合わせて実行するための、いかなる構造、材料又は行為をも含むことが意図される。本発明の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び思想から逸脱することのない多くの変更及び変形が、当業者には明らかである。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に好適なものとして理解することを可能にするために、選択及び記載された。
【００２６】
本発明の好ましい実施形態を説明したが、当業者であれば、現在においても将来においても、上記の特許請求の範囲内に含まれる種々の改良及び向上を行ない得ることが理解されるであろう。これらの特許請求の範囲は、最初に説明された本発明に関する適切な保護を維持するように解釈すべきである。
【符号の説明】
【００２７】
１００：高密度メモリ素子／構造体
１０２：誘電体層
１３０：酸化物／誘電体界面
１０４：酸化物層
１０６：第１の電極
１０８：第２の電極
１１０：基板
１１２：基板１１０の上面
１２０：電源
【図１】
2011199278.tif 000003
【図２】
2011199278.tif 000004
【図３】
2011199278.tif 000005
【図４】
2011199278.tif 000006
【図５】
2011199278.tif 000007
【図６】
2011199278.tif 000008