(57)【要約】【課題】ゲッタリング能力に優れ、エピタキシャル層内へのエピ欠陥発生が抑制され、抵抗変動率の少ないエピタキシャルウェーハを提供する。【解決手段】本発明のエピタキシャルウェーハの製造方法は、FT−IR法(ASTM F121−79)で測定した格子間酸素濃度が、18×1017〜21×1017atoms/cm3のシリコン単結晶インゴットをチョクラルスキー法によって育成する育成工程と、前記シリコン単結晶インゴットからウェーハを切り出す工程と、前記シリコンウェーハに対して、750℃〜850℃までの温度で20分以50分以下の熱処理を行う工程と、前記シリコンウェーハに対してエピタキシャル成長を行う工程とを含む。【選択図】なし【特許請求の範囲】
【請求項１】
酸素濃度が、18×1017〜21×1017atoms/cm3のシリコン単結晶インゴットをチョクラルスキー法によって育成する育成工程と、
前記シリコン単結晶インゴットからウェーハを切り出す工程と、
前記シリコンウェーハに対して、750℃〜850℃までの温度で20分以上50分以下の熱処理を行う工程と、
前記シリコンウェーハに対してエピタキシャル成長を行う工程と、
を含むことを特徴とする、エピタキシャルウェーハの製造方法。
【請求項２】
エピタキシャル層直下の深さ10μmまでの範囲に1×109個/cm3以上の酸素析出核を含むエピタキシャルウェーハ。
【請求項３】
請求項2に記載のエピタキシャルウェーハを備えた、半導体デバイス。
【請求項４】
酸素濃度が、18×1017〜21×1017atoms/cm3の単結晶シリコンウェーハと、
前記単結晶シリコンウェーハの表面上に形成されたエピタキシャル層と、を備えた半導体ウェーハ。
【請求項５】
酸素濃度が、18×1017〜21×1017atoms/cm3の単結晶シリコンウェーハと、
前記単結晶シリコンウェーハの表面上に形成されたエピタキシャル層と、
前記エピタキシャル層の表面上に形成された半導体素子と、を備えた半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン単結晶ウェーハの製造方法に関し、特に、チョクラルスキー法(CZ法)によって育成され、半導体デバイスの基板用として好適に用いられるシリコン単結晶ウェーハの製造方法に関する。また、エピタキシャル層直下に高密度の酸素析出核を有し、半導体デバイスの基板用として好適に用いられるエピタキシャルウェーハに関する。
【背景技術】
【０００２】
CZ法で育成されたシリコン単結晶には、一般にCOP(crystal originated particles)と呼ばれているボイド欠陥が含まれている。COPはゲート酸化膜の薄膜化を促進させるため、ゲート酸化膜の耐圧性を劣化させることが知られている。
また、CZ法で育成されたシリコン単結晶には、過飽和な酸素が固溶しているために、デバイス製造工程において過飽和な酸素がSiO2として析出する。デバイスの活性領域外で酸素が析出する場合は、汚染金属を吸収し(ゲッタリング)、デバイスの活性層の金属汚染を防止する効果がある。しかし、表面近傍のデバイスの活性領域に酸素が析出するとデバイス特性に悪影響を与える。
上述の問題を回避するために、研磨したシリコンウェーハの表面にシリコンをエピタキシャル成長させたウェーハが製造されている。エピタキシャル成長させた層には、COPも過剰な酸素も含まれていないため、デバイスの活性層として最適である。
【０００３】
しかし、一般にエピタキシャル成長は、ランプ加熱で急速に1100℃以上まで昇温して行われ、ウェーハ内に存在していた酸素析出核が消滅してしまう。このため低温化している最近のデバイス工程では十分な酸素析出が起きず、ゲッタリング能力が不足してデバイス活性層の金属汚染を有効に防止することができない場合が多い。
一方で、エピタキシャルウェーハの製造において、ウェーハ表面部に酸素析出物が存在する場合には、この表面部の酸素析出物に起因して、形成するエピタキシャル層内に積層欠陥(エピタキシャル欠陥)が発生し、結晶の後半部分が使用できず、歩留まりが下がってしまうという問題がある。
【０００４】
このため、特許文献1に記載されているように、通常、エピタキシャルウェーハ用として使用するシリコンウェーハの酸素濃度は、12×1017〜14×1017atoms/cm3の範囲のものが使用されているのである。概ね殆どのユーザ仕様は、この範囲内で設定されている状況にある。
【０００５】
近年、ユーザから更なるゲッタリング能力の向上が求められる中、これまでゲッタリング能を高める代表的な技術として、特許文献2に記載されているように、エピタキシャル成長処理を行う前に、シリコンウェーハに酸素析出核形成熱処理や酸素析出物成長熱処理を施して、予めシリコンウェーハ中の酸素析出密度を高めておく、プレアニ―ルによる方法や、特許文献3に記載されているように、ウェーハ内に窒素を添加しておくことで、シリコン単結晶インゴット育成時に結晶内に熱的に安定な酸素析出核を作り込んでおき、エピタキシャル処理時の熱処理による酸素析出物の消滅を抑制する、窒素ドープによる方法が、提案されている。
【０００６】
しかし、上記のプレアニールによる方法では、酸素濃度が低いことにより、酸素析出物起因のエピタキシャル欠陥の発生を低減できるものの、逆に、近接ゲッタリング効果は低く、十分な酸素析出物を有するエピタキシャルウェーハを製造することができない。
また、上記の窒素ドープによる方法では、ある程度、酸素析出物密度に優れたエピタキシャルウェーハを得ることができるものの、窒素や酸素析出物を起因としたエピタキシャル欠陥が発生しやすい問題がある。また、窒素濃度の偏析により、単結晶インゴットの長さ方向に酸素析出物密度のばらつきを生じる問題がある。
【０００７】
ところで、エピタキシャルウェーハは製造後、当然デバイス製造プロセスに供されるが、ここで施されるシンタリングは、一般に500℃以下という低温の熱処理であるため、ウェーハ中の格子間酸素原子が複合体を形成してドナーとなる。
本来は、ボロンやリンなどの不純物を結晶育成時に添加し、あるいは、デバイス製造プロセスにおいてウェーハにイオン注入して、所望の抵抗率と導伝型を制御するが、この酸素ドナーによってその抵抗率が変化してしまう不具合を生じる。
このため、抵抗率の変化を極力抑制できるようにウェーハ製造工程において、適正な熱処理を行う必要がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平7−22429号公報
【特許文献２】特開平3−50186号公報
【特許文献３】特開2000−272995号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
それゆえ、本発明は、ゲッタリング能力に優れたエピタキシャルウェーハの提供、特に、エピタキシャル層直下のバルク領域における酸素析出物(BMD)密度を増大させたウェーハの提供を目的とする。さらに、エピタキシャル層内へのエピ欠陥発生が抑制されたエピタキシャルウェーハの提供を目的とする。さらにまた、抵抗変動率の少ないエピタキシャルウェーハの提供を目的とする。
【課題を解決するための手段】
【００１０】
発明者らは前記課題を解決すべく、鋭意究明を重ねたところ、ウェーハ中の酸素濃度を高めすぎるとエピタキシャル欠陥が発生するというこれまでの通説に捉われず、まず、ウェーハ中の酸素濃度を高めることを必須とした場合にあっても不具合の発生しない製造条件を鋭意究明したところ、エピタキシャル成長前に、ある特定のプレアニール条件で熱処理する限りにおいては、酸素濃度を極端に高めたウェーハを用いてもエピタキシャル欠陥は発生せず、かつ、ゲッタリング能力に優れ、しかもサーマルドナーの発生も低いエピタキシャルウェーハを得ることができるとの新規知見を得た。
【００１１】
前記の課題を解決するための本発明の要旨構成は、以下の通りである。
(1) 酸素濃度が、18×1017〜21×1017atoms/cm3のシリコン単結晶インゴットをチョクラルスキー法によって育成する育成工程と、
前記シリコン単結晶インゴットからウェーハを切り出す工程と、
前記シリコンウェーハに対して、750℃〜850℃までの温度で20分以上50分以下の熱処理を行う工程と、
前記シリコンウェーハに対してエピタキシャル成長を行う工程と、
を含むことを特徴とする、エピタキシャルウェーハの製造方法。
【００１２】
(2) エピタキシャル層直下の深さ10μmまでの範囲に1×109個/cm3以上の酸素析出核を含むエピタキシャルウェーハ。
【００１３】
(3) 前記(2)に記載のエピタキシャルウェーハを備えた、半導体デバイス。
【００１４】
(4) 酸素濃度が、18×1017〜21×1017atoms/cm3の単結晶シリコンウェーハと、
前記単結晶シリコンウェーハの表面上に形成されたエピタキシャル層と、を備えた半導体ウェーハ。
【００１５】
(5) 酸素濃度が、18×1017〜21×1017atoms/cm3の単結晶シリコンウェーハと、
前記単結晶シリコンウェーハの表面上に形成されたエピタキシャル層と、
前記エピタキシャル層の表面上に形成された半導体素子と、を備えた半導体デバイス。
【発明の効果】
【００１６】
本発明の方法によれば、FT−IR法(ASTM F121−79)で測定した格子間酸素濃度が、18×1017〜21×1017atoms/cm3と極めて高い濃度の単結晶シリコンウェーハを用いた場合にあっても、ゲッタリング能力、エピタキシャル欠陥、抵抗率の変動の問題のないエピタキシャルウェーハを提供し得る熱処理条件を与えることができる。
したがって、本発明の方法に従って得られるエピタキシャルウェーハは、従来にない、エピタキシャル層直下の深さ10μmまでの範囲に1×109個/cm3以上の酸素析出核を有する、ゲッタリング能力に優れたものとなる。
【図面の簡単な説明】
【００１７】
【図１−１】各条件におけるエピタキシャル欠陥数を示す図である。
【図１−２】各条件におけるエピタキシャル欠陥数を示す図である。
【図１−３】各条件におけるエピタキシャル欠陥数を示す図である。
【図１−４】各条件におけるエピタキシャル欠陥数を示す図である。
【図１−５】各条件におけるエピタキシャル欠陥数を示す図である。
【図２】デバイス工程模擬熱処理後のBMD密度を示す図である。
【図３】酸素ドナーによる抵抗率の上昇を示す図である。
【図４】各温度条件でのエピタキシャル欠陥数、エピタキシャル層直下の酸素析出物密度、抵抗率を示す図である。
【図５】各熱処理時間条件でのエピタキシャル欠陥数、エピタキシャル層直下の酸素析出物密度、抵抗率を示す図である。
【発明を実施するための形態】
【００１８】
以下に、本発明を導くに至った実験結果について詳述する。
まず、本発明者らは、最近特に要求されるゲッタリング能力の高いエピタキシャルウェーハを提供すべく、エピタキシャル成長させるウェーハの酸素濃度自体を、従来常識を超える高域にまで高める必要があり、このことを基本として、高酸素濃度ウェーハを用いることが許容される条件について、次の通り鋭意検討した。
さて、シリコン単結晶中の酸素濃度は、(1)石英のシリコン融液への溶け込み、(2)融液中の輸送、(3)融液表面からの蒸発の3つの因子で決まる。
本発明では、実験用に、大きさの異なる石英製のリングを石英坩堝の底に置き、その上に多結晶シリコン原料を充填して加熱・溶解した。石英リングを石英坩堝内に設置することにより、融液と石英の接触面積が増加し、石英のシリコン融液への溶け込み量を増やすことができる。ここで融液中の輸送については、酸素濃度の高い融液を固体界面に向かって上昇させることが望ましいので、融液の対流を抑制する効果のある磁場を印加しないほうがよい。また、融液表面からの蒸発を抑制するには、(シリコン単結晶の直径)/(石英坩堝の内径)の比を大きくして融液の自由表面積を減らすことが有効である。また、炉内圧を高めにすることも有効である。上記のような複数の因子を調整することにより、所望の酸素濃度のシリコン単結晶を育成できる。
【００１９】
このようにして、酸素濃度が約15×1017atoms/cm3、16×1017atoms/cm3、18×1017atoms/cm3、19×1017atoms/cm3、21×1017atoms/cm3、22×1017atoms/cm3、23×1017atoms/cm3の7本の直径310mmのシリコン単結晶を引き上げた。ここでいう酸素濃度は、FT−IR法(ASTM F121−79)で測定した値をいう。これらの単結晶を円筒研削で直径300mmに丸めてからウェーハを切り出して、エッチングによって加工ひずみを除去し、さらに洗浄によって汚染物質を除去した後、as−grown状態の前記シリコンウェーハを温度650℃、700℃、800℃、900℃で、熱処理時間を30分、50分、60分、80分、200分で熱処理を施した。なお、タイプは全てp型で、抵抗率は10Ω・cmであった。これらのウェーハに対し、鏡面加工を行った後、1100℃で厚さ10μmのエピタキシャル層を形成してサンプルとした。なお、エピタキシャル層の厚さを、通常、300mmウェーハの場合5μm以下であるのに対して10μmと厚くしたのは、エピタキシャル欠陥を検出しやすくするためである。
【００２０】
上記エピタキシャルウェーハに対し、KLAテンコール社製のsurfscan(登録商標)SP1を用いてエピタキシャル欠陥の評価を行った。標準粒子換算サイズ90nm以上の欠陥の個数を測定した結果を図1-1〜図1-5に示す。横軸は、エピタキシャル成長前に施した熱処理条件とサンプルの酸素濃度である。図1-1〜図1-5から熱処理時間が60分以上では、エピ欠陥が増大することが判明した。したがって、15×1017atoms/cm3〜23×1017atoms/cm3の高い酸素濃度においては50分以下という短時間の熱処理時間が適していることが判明した。
また、この50分以下の熱処理時間においては、酸素濃度が22×1017atoms/cm3以上となるとエピ欠陥が増大しており、このことから本発明の酸素濃度の上限は21×1017atoms/cm3となる。
【００２１】
次にプレアニール時間を30分とした、前記エピタキシャルウェーハに、300mmウェーハで製造されているデバイスの製造工程を模擬した熱処理として、最低温度が800℃で最高温度が1000℃の6段階で合計23時間の熱処理を施し、その後にシンタリング工程を想定した450℃×1時間の熱処理を施した。図2は、エピタキシャル層直下(深さ10〜20μm)の酸素析出物密度を、レイテックス社製のBMDアナライザーMO441で測定した結果である。ゲッタリング能力の観点から酸素析出物密度は1×109個/cm3以上であることが望ましいので、酸素濃度の下限は18×1017atoms/cm3程度と考えられる。また、エピタキシャル成長前の熱処理温度としては、実験した4通りのうち、800℃が最も好ましいことが判明した。 
【００２２】
最後に、前記のデバイスの製造工程を模擬した熱処理を施したサンプルの抵抗率を四深針法で測定した結果が図3である。シンタリング工程を想定した450℃×1時間の熱処理によって酸素ドナーが発生し、どの水準でも抵抗率が初期の10Ω・cmより高くなっている。製造工程での熱処理を模擬したデバイスの抵抗率の仕様は10〜16Ω・cmであるので、図3に破線で示している。図3からは酸素ドナーによる抵抗率変動を抑制する観点からも、エピタキシャル成長前の熱処理温度としては、実験した4通りのうち、800℃が最も好ましいことが判明した。
なお、プレアニール時間を50分とした場合でも、上記と同様の実験を行ったが、プレアニール時間が30分の場合と同様に、熱処理温度は、ゲッタリング能力の観点及び抵抗率変動を抑制する観点のいずれにおいても800℃が最も好ましいという結果となった。
【００２３】
本発明によるエピタキシャルウェーハの製造方法は、このような技術的知見に基づきなされたものであって、チョクラルスキー法によって、酸素濃度が18×1017atoms/cm3〜21×1017atoms/cm3のシリコン単結晶を引き上げ、この結晶からウェーハを切り出し、800℃付近で、50分以下の短時間の熱処理を施し、鏡面加工後にエピタキシャル成長を施すことを特徴とする。
【００２４】
本発明によれば、エピタキシャル欠陥の発生を抑制し、エピタキシャル層直下にゲッタリング能力を付与し、酸素ドナーによる抵抗変化率を抑制したエピタキシャルウェーハを製造可能である。また窒素をドープした結晶のように結晶の後半部分が使用できないという問題もなく、さらに、短時間の熱処理であるため製造コストも抑えることができる。
【００２５】
なお、本発明によれば、エピタキシャル層直下の深さ10μmまでの範囲に1×109個/cm3以上の酸素析出核を有するエピタキシャルウェーハを提供できるが、酸素析出核の密度は、
1×1011個/cm3以下となる。なぜなら、酸素析出核の密度が高すぎるとデバイス工程でウェーハが割れやすくなるからである。
【００２６】
次に、さらに詳細に好適な温度条件を究明すべく、酸素濃度が19×1017atoms/cm3のシリコンウェーハに700℃、750℃、800℃、850℃、900℃でそれぞれ30分間の熱処理を施し、鏡面研磨後に厚さ10μmのエピタキシャル成長を行い、エピタキシャル欠陥、デバイスプロセスを模擬した熱処理後のエピタキシャル層直下の酸素析出物密度、デバイスプロセスを模擬した熱処理によって生じた酸素ドナーによる抵抗率変化を評価した。図4は、各温度条件に対する、エピタキシャル欠陥数、エピタキシャル層直下の酸素析出物密度、抵抗率を示している。図4によると、エピタキシャル欠陥数は700℃〜900℃の間でほぼ一定であった。エピタキシャル層直下の酸素析出物密度は800℃で最も高く、750℃〜850℃の間では、1×109個/cm3以上となっている。抵抗率は750℃〜850℃の間で16Ω・cm以下であった。
このことから、ゲッタリング能力付与と抵抗率変化抑制の観点から、熱処理温度は750℃〜850℃の間が好ましいことが判明した。
なお、熱処理時間を20分又は50分として、他の条件を変えずに同様の実験を行い、エピタキシャル欠陥、酸素析出物密度、及び抵抗率変化の観点から、同様に好適な熱処理温度を求めた結果も750℃〜850℃であった。
また、酸素濃度を18×1017atoms/cm3又は21×1017atoms/cm3として、他の条件を変えずに同様の実験を行っても、エピタキシャル欠陥、酸素析出物密度、及び抵抗率変化の観点から、好適な熱処理温度は、750℃〜850℃であった。
【００２７】
次にさらに詳細に好適な熱処理時間条件を究明すべく、酸素濃度が19×1017atoms/cm3のシリコンウェーハに800℃でそれぞれ10分間、20分間、30分間、40分間、50分間、60分間の熱処理を施し、鏡面研磨後に厚さ10μmのエピタキシャル成長を行い、エピタキシャル欠陥、デバイスプロセスを模擬した熱処理後のエピタキシャル層直下の酸素析出物密度、デバイスプロセスを模擬した熱処理によって生じた酸素ドナーによる抵抗率変化を評価した。図5は、各温度条件に対する、エピタキシャル欠陥数、エピタキシャル層直下の酸素析出物密度、抵抗率を示している。図5によると、エピタキシャル欠陥数は10分から50分の間でほぼ一定であったが60分で増加しているため、熱処理時間の上限は50分にすべきである(図1-2と図1-3との比較で既に述べたとおりである)。エピタキシャル層直下の酸素析出物密度は10分を除いては、1×109個/cm3以上となっているため、熱処理時間の下限は20分にすべきである。抵抗率は20分以上で16Ω・cm以下であったため、このことからも熱処理時間の下限は20分にすべきである。
このことから、ゲッタリング能力付与と抵抗率変化抑制の観点から、熱処理時間は20分〜50分の間が好ましいことが判明した。
なお、酸素濃度を18×1017atoms/cm3又は21×1017atoms/cm3として、他の条件を変えずに同様の実験を行っても、エピタキシャル欠陥、酸素析出物密度、及び抵抗率変化の観点から、好適な熱処理時間は、20分〜50分であった。
また、熱処理温度を750℃又は850℃として、他の条件を変えずに同様の実験を行い、エピタキシャル欠陥、酸素析出物密度、及び抵抗率変化の観点から、同様に好適な熱処理時間を求めた結果も20分〜50分であった。
【００２８】
以上のように、本発明は、より好適には、チョクラルスキー法によって、酸素濃度が18×1017atoms/cm3〜21×1017atoms/cm3のシリコン単結晶を引き上げ、この結晶からウェーハを切り出し、750℃〜850℃の温度で、20分〜50分間の熱処理を施し、鏡面加工後にエピタキシャル成長を施す。
【００２９】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【産業上の利用可能性】
【００３０】
この発明によれば、エピタキシャル欠陥の発生を抑制し、エピタキシャル層直下にゲッタリング能力を付与し、酸素ドナーによる抵抗変化率を抑制したエピタキシャルウェーハを製造可能である。また窒素をドープした結晶のように結晶の後半部分が使用できないという問題もなく、さらに、短時間の熱処理であるため製造コストも抑えることができる。
【図１−１】
2011054821.tif 000002
【図１−２】
2011054821.tif 000003
【図１−３】
2011054821.tif 000004
【図１−４】
2011054821.tif 000005
【図１−５】
2011054821.tif 000006
【図２】
2011054821.tif 000007
【図３】
2011054821.tif 000008
【図４】
2011054821.tif 000009
【図５】
2011054821.tif 000010