(57)【要約】【課題】透明導電体にＩＴＯＮ層を用いた低駆動電圧、高発光効率、かつ発光強度分布が均一化された半導体発光素子を提供する。【解決手段】基板と、基板上に形成されるｎ型半導体層と、ｎ型半導体層上に形成される活性層と、活性層上に形成され最上部がｐ型ＧａＮ層であるｐ型半導体層と、ｐ型ＧａＮ層上に形成されるＩＴＯＮ（酸窒化インジウムスズ）層と、ＩＴＯＮ層上に形成されるＩＴＯ（酸化インジウムスズ）層と、ＩＴＯ層上の一部に形成される第１の金属電極と、ｎ型半導体層に接続して形成される第２の金属電極を有することを特徴とする半導体発光素子。【選択図】図１
2011187639.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されるｎ型半導体層と、
前記ｎ型半導体層上に形成される活性層と、
前記活性層上に形成され最上部がｐ型ＧａＮ層であるｐ型半導体層と、
前記ｐ型ＧａＮ層上に形成されるＩＴＯＮ（酸窒化インジウムスズ）層と、
前記ＩＴＯＮ層上に形成されるＩＴＯ（酸化インジウムスズ）層と、
前記ＩＴＯ層上の一部に形成される第１の金属電極と、
前記ｎ型半導体層に接続して形成される第２の金属電極を有することを特徴とする半導体発光素子。
【請求項２】
前記ｐ型ＧａＮ層と前記ＩＴＯＮ層とのショットキー障壁高さが２．０ｅＶ以上３．２ｅＶ以下であることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記ＩＴＯＮ層の屈折率が２．１１以上２．３４以下であることを特徴とする請求項１または請求項２記載の半導体発光素子。
【請求項４】
前記ＩＴＯ層の膜厚が１３０ｎｍ以上１７０ｎｍ以下であり、
前記ＩＴＯＮ層と前記ＩＴＯ層の総膜厚が２４０ｎｍ以上３１０ｎｍ以下であることを特徴とする請求項３記載の半導体発光素子。
【請求項５】
前記ＩＴＯＮ層内の窒素濃度が、前記ｐ型ＧａＮ層との界面から、前記ＩＴＯ層との界面に向けて低下していることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関する。
【背景技術】
【０００２】
近年、ＧａＮ系の半導体で構成される青色や緑色の発光ダイオード（ＬＥＤ）の研究開発が進んでいる。ＦＵ（Ｆａｃｅ  Ｕｐ）型のＬＥＤにおいては、ｐ型ＧａＮ層上の透明導電体としてＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：酸化インジウムスズ）等の酸化物透明導電体が一般に用いられる。
【０００３】
ＬＥＤの駆動電圧を低くするためにはＩＴＯとｐ型ＧａＮ層間のコンタクト抵抗の低減が不可欠である。しかしながら、現状ではＩＴＯとｐ型ＧａＮ層との間のショットキー障壁高さは３．２ｅＶと高く、コンタクト抵抗を下げることが困難である。
【０００４】
非特許文献１には、ＩＴＯに窒素を添加したＩＴＯＮ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｙｎｉｔｒｉｄｅ：酸窒化インジウムスズ）を用いることでショットキー障壁高さを低減し、オーミックコンタクトを形成する技術が開示されている。また、特許文献１には、ｐ型ＧａＮ層上に酸化物透明導電体と酸窒化物透明導電体を積層する技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００９−５１９６０８号公報
【非特許文献】
【０００６】
【非特許文献１】Ｍａｒｃｅｌ  Ｈｉｍｍｅｒｌｉｃｈ  ｅｔ  ａｌ．  ＡＣＳ  Ａｐｐｌ．Ｍａｔｅｒ．＆  Ｉｎｔｅｒｆａｃｅｓ  １，  Ｎｏ．７，  １４５１−１４５６（２００９）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
もっとも、透明導電体にＩＴＯＮ層を用いて低駆動電圧、高発光効率、かつ均一な発光強度分布を実現するための最適な膜構造は必ずしも明らかになっていない。
【０００８】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、透明導電体にＩＴＯＮ層を用いた低駆動電圧、高発光効率、かつ発光強度分布が均一化された半導体発光素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体発光素子は、基板と、前記基板上に形成されるｎ型半導体層と、前記ｎ型半導体層上に形成される活性層と、前記活性層上に形成され最上部がｐ型ＧａＮ層であるｐ型半導体層と、前記ｐ型ＧａＮ層上に形成されるＩＴＯＮ（酸窒化インジウムスズ）層と、前記ＩＴＯＮ層上に形成されるＩＴＯ（酸化インジウムスズ）層と、前記ＩＴＯ層上の一部に形成される第１の金属電極と、前記ｎ型半導体層に接続して形成される第２の金属電極を有することを特徴とする。
【００１０】
上記態様の半導体発光素子において、前記ｐ型ＧａＮ層と前記ＩＴＯＮ層とのショットキー障壁高さが２．０ｅＶ以上３．２ｅＶ以下であることが望ましい。
【００１１】
上記態様の半導体発光素子において、前記ＩＴＯＮ層の屈折率が２．１１以上２．３４以下であることが望ましい。
【００１２】
上記態様の半導体発光素子において、前記ＩＴＯ層の膜厚が１３０ｎｍ以上１７０ｎｍ以下であり、前記ＩＴＯＮ層と前記ＩＴＯ層の総膜厚が２４０ｎｍ以上３１０ｎｍ以下であることが望ましい。
【００１３】
上記態様の半導体発光素子において、前記ＩＴＯＮ層内の窒素濃度が、前記ｐ型ＧａＮ層との界面から、前記ＩＴＯ層との界面に向けて低下していることが望ましい。
【発明の効果】
【００１４】
本発明によれば、透明導電体にＩＴＯＮ層を用いた低駆動電圧、高発光効率、かつ発光強度分布が均一化された半導体発光素子を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態の半導体発光素子の模式断面図である。
【図２】第１の実施の形態の半導体発光素子の反射率のＩＴＯＮ層膜厚依存性を示す図である。
【図３】図２のシミュレーションに用いた素子構造の模式断面図である。
【図４】第１の実施の形態のＩＴＯＮ層の最適膜厚のＩＴＯ層膜厚依存性を示す図である。
【図５】第２の実施の形態の電極のパターンを示す平面図である。
【発明を実施するための形態】
【００１６】
以下、図面を用いて実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【００１７】
（第１の実施の形態）
本実施の形態の半導体発光素子は、基板と、基板上に形成されるｎ型半導体層と、ｎ型半導体層上に形成される活性層と、活性層上に形成され最上部がｐ型ＧａＮ層であるｐ型半導体層と、ｐ型ＧａＮ層上に形成されるＩＴＯＮ（酸窒化インジウムスズ）層と、ＩＴＯＮ層上に形成されるＩＴＯ（酸化インジウムスズ）層と、ＩＴＯ層上の一部に形成される第１の金属電極と、ｎ型半導体層に接続して形成される第２の金属電極を有する。
【００１８】
本実施の形態の半導体発光素子は、ｐ型ＧａＮ層上の透明導電体を、ＩＴＯＮ層とＩＴＯ層との積層構造とすることにより、ｐ型ＧａＮ層と透明導電体との界面抵抗が低減されるとともに、透明導電体のシート抵抗も低減される。したがって、低駆動電圧、高発光効率、かつ発光強度分布が均一化された半導体発光素子の実現が可能となる。
【００１９】
図１は、本実施の形態の半導体発光素子の模式断面図である。図１（ａ）が全体の構成を示し、図１（ｂ）が活性層の構成を示している。本実施の形態の半導体発光素子はＦＵ型の発光ダイオードである。
【００２０】
図１（ａ）に示すように、本実施の形態の半導体発光素子においては、例えばサファイアからなる基板１０の主面にバッファ層１１が形成され、その上に、ｎ型ＧａＮ層２１と、ｎ型ＧａＮガイド層２２と、が形成される。ｎ型ＧａＮ層２１およびｎ型ＧａＮガイド層２２は、ｎ型半導体層２０に含まれる。
【００２１】
そして、ｎ型ＧａＮガイド層２２の上に、発光部となる活性層４０が形成され、その上に、ｐ型ＧａＮ第１ガイド層５１、電子オーバーフロー防止層であるｐ型ＡｌＧａＮ層５２、ｐ型ＧａＮ第２ガイド層５３およびｐ型ＧａＮコンタクト層５４が、この順で形成される。ｐ型ＧａＮ第１ガイド層５１、ｐ型ＡｌＧａＮ層５２、ｐ型ＧａＮ第２ガイド層５３およびｐ型ＧａＮコンタクト層５４はｐ型半導体層５０に含まれる。
【００２２】
さらに、ｐ型半導体層５０の最上部のｐ型ＧａＮ層上に、ＩＴＯＮ（酸窒化インジウムスズ）層６０と、ＩＴＯ（酸化インジウムスズ）層７０とが、この順で形成される。そして、ＩＴＯ（酸化インジウムスズ）層７０上の一部に第１の金属電極としてｐ型電極８０が形成される。ｐ型電極８０は、例えば、パラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜である。
【００２３】
また、ｎ型半導体層５０であるｎ型ＧａＮ層２１の一部、ならびに、その一部に対応する活性層４０、ｐ型半導体層５０、ＩＴＯＮ（酸窒化インジウムスズ）層６０およびＩＴＯ（酸化インジウムスズ）層７０が除去され、第２の金属電極としてｎ型電極９０が形成される。すなわち、ｎ型電極９０は、ｎ型半導体層５０に接続される。ｎ型電極９０は、例えば、ニッケル−金（Ｎｉ／Ａｕ）の複合膜である。
【００２４】
発光部である活性層４０は、例えば図１（ｂ）に示すように、障壁層（バリア層）４１、中間層４２、量子井戸層４３、中間層４４及び障壁層（バリア層）４５の積層構造を１周期とする構成である。この積層構造が例えば複数繰り返される。中間層４２、４４を設けず、障壁層４１（４５）と量子井戸層４３の積層繰り返し構造であっても良い。
【００２５】
障壁層４１は、ＩｎＡｌＧａＮ（一般的には、ＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１）と表される）で形成されており、例えば、厚さ１２．５ｎｍのＩｎ0.02Ａｌ0.33Ｇａ0.65Ｎで形成される。中間層４２は、ＩｎＧａＮ（一般的には、ＩｎxＧａ1-xＮ（０＜ｘ＜１）と表される）で形成されており、例えば、厚さ０．５ｎｍのＩｎ0.02Ｇａ0.98Ｎで形成される。量子井戸層４３は、ＩｎＧａＮ（一般的には、ＩｎxＧａ1-xＮ（０＜ｘ＜１）と表される）で形成されており、例えば、厚さ２．５ｎｍのＩｎ0.15Ｇａ0.85Ｎで形成される。中間層４４は、ＩｎＧａＮ（一般的には、ＩｎxＧａ1-xＮ（０＜ｘ＜１）と表される）で形成されており、例えば、厚さ０．５ｎｍのＩｎ0.02Ｇａ0.98Ｎで形成される。障壁層４５は、ＩｎＡｌＧａＮ（一般的には、ＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１）と表される）で形成されており、例えば、厚さ１１．５ｎｍのＩｎ0.02Ａｌ0.33Ｇａ0.65Ｎで形成されている。
【００２６】
本実施の形態の半導体発光素子は、ｐ型半導体層５０までは公知の製造方法を用いて製造される。そして、ｐ型半導体層５０の最上部のｐ型ＧａＮ層５４の形成後、例えば、窒素雰囲気中での反応性スパッタ法によりＩＴＯＮ層６０を形成する。続けて酸素雰囲気中での反応性スパッタ法によりＩＴＯ層７０を形成する。
【００２７】
その後、公知の方法で、ｐ型電極８０およびｎ型電極９０を形成し、図１に示す半導体発光素子が形成される。図１に示す半導体発光素子は、ｐ型電極８０とｎ型電極９０間に電圧を印加することで素子内に電流が流れ、活性層４０で発光する。
【００２８】
なお、ＩＴＯＮ層６０の形成については、窒素雰囲気中での反応性スパッタ法に代えて、一旦、酸素雰囲気中でＩＴＯを反応性スパッタ法により堆積した後、アンモニア（ＮＨ３）雰囲気中でアニールすることでＩＴＯを窒化することによっても形成可能である。この場合は、アニールの後に、ＩＴＯ層７０を形成すればよい。
【００２９】
本発明者らの検討によれば、ｐ型ＧａＮ層５４とｐ型電極８０の間の透明導電体をＩＴＯＮ層の一層のみで形成すると、ＩＴＯＮ層内を水平方向（図１中左側から右側に向かう方向）に流れる電流成分が減少し、結果的にｐ型電極８０近傍にのみ電流が集中することが明らかになった。このため、発光がｐ型電極直下近傍に偏ってしまうという問題が生ずる。これは、ＩＴＯＮの体積抵抗率が、ＩＴＯに比べ２桁程度高いことに起因する。
【００３０】
本実施の形態の半導体発光素子によれば、ｐ型ＧａＮ層５４と透明導電体とのコンタクト抵抗をＩＴＯＮ層６０により低減する。これにより、半導体発光素子の駆動電圧（Ｖｆ）を低下し、低駆動電圧化および高発光効率化が実現される。
【００３１】
そして、ＩＴＯ層７０を積層することにより、透明導電体のシート抵抗を低減し、電流が透明導電体内を平行な方向に流れる電流成分の割合を増加させる。これにより、発光部における均一な発光を実現し、発光強度分布の均一化が実現される。
【００３２】
ここで、例えば半導体発光素子が青色発光ダイオードである場合、高い発光効率を維持するためには、ｐ型ＧａＮ層５４とｐ型電極８０間の透明導電体は、活性層４０から発せられる波長４５０ｎｍの青色の光を透過する必要がある。
【００３３】
ＩＴＯＮの価電子帯上端は、窒素のｎｏｎ−ｂｏｎｄｉｎｇ  ｓｔａｔｅで構成されている。ＩＴＯＮの窒素含有量が増加するにつれ、価電子帯上端のエネルギー準位が上昇し、ＩＴＯＮのバンドギャップが狭くなる。
【００３４】
このことから、青色光を吸収しないために、ＩＴＯＮの吸収端エネルギーは２．８ｅＶ以上であることが望ましい。吸収端エネルギーが２．８ｅＶとなるＩＴＯＮの窒素濃度では、ｐ型ＧａＮ層５４とＩＴＯＮ層６０のショットキー障壁高さは約２．０ｅＶである。したがって、本実施の形態において、ｐ型ＧａＮ層５４とＩＴＯＮ層６０とのショットキー障壁高さが２．０ｅＶ以上であることが望ましい。
【００３５】
ちなみに、ｐ型ＧａＮとＩＴＯのショットキー障壁高さは３．２ｅＶであるため、ｐ型ＧａＮ層５４とＩＴＯＮ層６０とのショットキー障壁高さは必然的に３．２ｅＶ以下となる。
【００３６】
また、波長４５０ｎｍの青色光に対して、ＩＴＯＮ層６０の屈折率が２．１１以上２．３４以下であることが望ましい。ｐ型ＧａＮの屈折率は約２．４８である。ＩＴＯの屈折率は１．８〜２．２である。
【００３７】
活性層４０で発した光は、ｐ型ＧａＮ層５４とＩＴＯＮ層６０との界面、および、ＩＴＯＮ層６０とＩＴＯ層７０との界面の２つの界面で一部反射される。半導体発光素子の発光効率を向上させるためには、この２つの界面で反射され外部に出ない光を低減することが必要とされる。
【００３８】
ｐ型ＧａＮ層５４の屈折率をｎｐＧＡＮ、ＩＴＯＮ層６０の屈折率をｎＩＴＯＮとすると、光がｐ型ＧａＮ層５４とＩＴＯＮ層６０との界面に垂直に入射したときの界面での垂直反射率Ｒ１は、
【数１】
2011187639.tif 000003
・・・（式１）
で表わされる。ここで、ｐ型ＧａＮ層５４とＩＴＯＮ層６０の消衰係数の差は屈折率差に対して十分小さいため、無視した。
【００３９】
同様に、ＩＴＯ層７０の屈折率をｎＩＴＯとすると、ＩＴＯＮ層６０とＩＴＯ層７０との界面の反射率Ｒ２は、
【数２】
2011187639.tif 000004
・・・（式２）
で表わされる。
【００４０】
したがって、Ｒ１およびＲ２を最小化し、２つの界面で反射されることでロスする光を最小化するためには、ｎＩＴＯＮがｎｐＧＡＮとｎＩＴＯとの相乗平均、すなわち、
【数３】
2011187639.tif 000005
・・・（式３）
であることが望ましい。
【００４１】
上述のように、波長４５０ｎｍの青色光に対するｐ型ＧａＮの屈折率ｎｐＧＡＮは約２．４８であり、ＩＴＯの屈折率ｎＩＴＯは１．８〜２．２である。よって、ＩＴＯＮ層の屈折率ｎＩＴＯＮが２．１１以上２．３４以下であることが望ましい。ＩＴＯＮ層の屈折率は窒素濃度を適切な値に設定することで所望の値にすることが可能である。
【００４２】
また、ＩＴＯ層７０の膜厚は、１３０ｎｍ以上１７０ｍ以下であることが望ましい。１３０ｎｍより薄いと、シート抵抗が高すぎるため発光がｐ型電極８０近傍に偏りすぎる恐れがあるからである。また、１７０ｎｍを超えると、ＩＴＯ層７０での光の吸収量が無視できなくなる恐れがあるからである。
【００４３】
また、ＩＴＯ層７０の膜厚が１３０ｎｍ以上１７０ｎｍ以下である場合、ＩＴＯＮ層６０とＩＴＯ層７０の総膜厚が２４０ｎｍ以上３１０ｎｍ以下であることが望ましい。
【００４４】
図２は、本実施の形態の半導体発光素子の反射率のＩＴＯＮ層膜厚依存性を示す図である。シミュレーションによる結果を示ししている。図３は、図２のシミュレーションに用いた素子構造の模式断面図である。反射率のＩＴＯＮ膜厚依存性を、ＩＴＯの屈性率が１．８、１．９、２．０、２．１、２．２それぞれの場合で計算した。
【００４５】
図３に示すように素子構造は、ｐ型ＧａＮ層、ＩＴＯＮ層、ＩＴＯ層、ＳｉＯ２層（屈折率ｎ＝１．４５）、樹脂層（屈折率ｎ＝１．４）の積層構造とした。光の波長は４５０ｎｍとした。また、ＩＴＯ層の膜厚は１５０ｎｍとした。また、ＩＴＯＮ層の屈折率は、ｐ型ＧａＮ層とＩＴＯ層との屈折率の相乗平均とした。
【００４６】
図２に示すように、ＩＴＯＮ膜厚が０〜３００ｎｍの範囲では、いずれの屈折率の場合も、反射率が低く谷となる膜厚がＡ，Ｂ，Ｃの３箇所あることが判明した。ここで、膜厚がＡの箇所の場合、膜厚が薄すぎて光学的に不活性である恐れが高いこと、また、製造上膜厚の制御が困難であることから望ましくない。そして、膜厚がＣの箇所の場合、膜厚が厚くなりＩＴＯＮ層における光の吸収が増大するため好ましくない。したがって、ＩＴＯＮ層の膜厚は、Ｂの箇所の膜厚に設定することが望ましい。
【００４７】
なお、ＳｉＯ２層の膜厚を１００ｎｍ〜５００ｎｍの範囲で変化させても、図２に示す結果に大きな変化はなかった。
【００４８】
図４は、ＩＴＯＮ層の最適膜厚のＩＴＯ層膜厚依存性を示す図である。ＩＴＯ層の膜厚を１３０ｎｍ〜１７０ｎｍの範囲で変化させた場合のＢの箇所におけるＩＴＯＮ層の膜厚をプロットした図である。ＩＴＯの屈性率が１．８、１．９、２．０、２．１、２．２それぞれの場合で計算した。
【００４９】
図４から明らかなように、いずれの屈折率の場合もＩＴＯＮ層のＩＴＯ層に対する最適膜厚は、傾きがほぼ１の直線上にのる。したがって、反射率が最低となる条件ではＩＴＯ層の膜厚（図中ｔＩＴＯ）とＩＴＯＮ層の膜厚（図中ｔＩＴＯＮ）との総和がほぼ一定となる。また、その一定値はＩＴＯの屈折率が変化しても、２４０ｎｍ以上３１０ｎｍ以下の範囲におさまっている。
【００５０】
よって、反射率をおさえ、高い発光効率を実現する観点から、ＩＴＯ層の膜厚が１３０ｎｍ以上１７０ｎｍ以下であり、ＩＴＯＮ層とＩＴＯ層の総膜厚が２４０ｎｍ以上３１０ｎｍ以下であることが望ましい。なお、ここでは波長が４５０ｎｍの場合のシミュレーション結果を基に説明したが、波長が４２０ｎｍ以上４８０ｎｍ以下の範囲にあれば、波長の変化に伴う屈折率の変化は小さいため、ＩＴＯＮ層とＩＴＯ層の総膜厚の望ましい範囲は同様の範囲となる。
【００５１】
また、ＩＴＯＮ層６０内の窒素濃度がｐ型ＧａＮ５４との界面から、ＩＴＯ層７０との界面に向けて低下することが望ましい。ＩＴＯＮ層６０内の窒素濃度が高い方がｐ型ＧａＮ層５４とＩＴＯＮ層６０との間のショットキー障壁が下げられる一方、ＩＴＯＮ層６０内の窒素濃度が低下すると屈折率が低下するため、ＩＴＯ層７０との界面で窒素濃度が０になるように濃度分布を制御することで、ＩＴＯ層７０との界面での光の反射率を０とすることが可能となるからである。
【００５２】
（第２の実施の形態）
本実施の形態の半導体発光素子は、ｐ型電極とｎ型電極のパターンが異なること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００５３】
図５は本実施の形態の電極のパターンを示す平面図である。図５（ａ）が第１の実施の形態の電極パターン、図５（ｂ）が本実施の形態の電極パターンである
【００５４】
図５（ｂ）に示すように、ｐ型電極８０およびｎ型電極９０のそれぞれに細線部８０ａおよび９０ａを設ける。このように、細線部８０ａ、８０ｂを設けることで、ｐ型電極８０とｎ型電極９０間の電流の、活性層４０への流れを一層均一化させ、発光強度分布を一層均一化させることが可能となる。
【００５５】
したがって、第１の実施の形態の半導体発光素子より、より高発光効率、かつ発光強度分布が均一化された半導体発光素子が実現される。
【００５６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体発光素子等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体発光素子に関わる要素を適宜選択して用いることができる。
【００５７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体発光素子は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００５８】
１０      基板
２０      ｎ型半導体層
４０      活性層
５０      ｐ型半導体層
５４      ｐ型ＧａＮ層
６０      ＩＴＯＮ層
７０      ＩＴＯ層
８０      ｐ型電極
９０      ｎ型電極
【図１】
2011187639.tif 000006
【図２】
2011187639.tif 000007
【図３】
2011187639.tif 000008
【図４】
2011187639.tif 000009
【図５】
2011187639.tif 000010