(57)【要約】【課題】バースト伝送期間中に干渉波やノイズ等が発生した際のフレーム欠落を低減する。【解決手段】受信機１を構成するＡｃｑｕｉｓｉｔｉｏｎ回路２２は、受信信号中にプリアンブルパターンが出現した場合に、一のフレームの受信を検出する。フレーム復調部２７は、前記一のフレームを復調する。Ｂｕｒｓｔフレーム受信タイミング推定部２９は、前記復調により得られた前記一のフレーム中のヘッダ情報に基づき、次のフレームの受信タイミングを推定し、Ａｃｑｕｉｓｉｔｉｏｎ回路２２により前記次のフレームの受信が検出されない場合、フレーム復調部２７に、前記受信タイミングでの復調を実施させる。【選択図】図１
2011199480.tif 000002
【特許請求の範囲】
【請求項１】
受信信号中にプリアンブルパターンが出現した場合に、一のフレームの受信を検出する検出部と、
前記一のフレームを復調する復調部と、
前記復調により得られた前記一のフレーム中のヘッダ情報に基づき、次のフレームの受信タイミングを推定し、前記検出部により前記次のフレームの受信が検出されない場合、前記復調部に、前記受信タイミングでの復調を実施させる推定部と、
を備えた受信機。
【請求項２】
請求項１において、
前記プリアンブルパターンの受信電力に基づき前記一のフレームの受信電力を推定し、前記推定により得た電力値に応じて前記一のフレームの受信ゲインを調整すると共に、前記電力値を保持するＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路をさらに備え、
前記推定部は、前記検出部により前記次のフレームの受信が検出されない場合、前記ＡＧＣ回路に、前記電力値を用いて前記次のフレームの受信ゲインを調整させる、
ことを特徴とする受信機。
【請求項３】
請求項１又は２において、
前記プリアンブルパターンを用いて、自機と、前記一のフレーム及び次のフレームを送信する送信機との間における第１の周波数誤差を推定し、前記第１の周波数誤差に基づき前記一のフレームに含まれる周波数誤差を補正すると共に、前記第１の周波数誤差を保持するＡＦＣ（Ａｕｔｏ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）回路をさらに備え、
前記推定部は、前記検出部により前記次のフレームの受信が検出されない場合、前記ＡＦＣ回路に、前記第１の周波数誤差を用いて前記次のフレームに含まれる周波数誤差を補正させる、
ことを特徴とする受信機。
【請求項４】
請求項１〜３のいずれか一項において、
前記推定部は、前記受信タイミングを、前記ヘッダ情報に含まれる、前記一のフレームのペイロード長及び前記次のフレームに付加されるプリアンブルパターンの種別、並びに当該種別に対応して予め定められた、前記一のフレームと前記次のフレームの間のフレーム間隔を用いて推定する、ことを特徴とする受信機。
【請求項５】
請求項３において、
前記推定部は、
前記受信タイミングを、前記ヘッダ情報に含まれる、前記一のフレームのペイロード長及び前記次のフレームに付加されるプリアンブルパターンの種別、並びに前記種別に対応して予め定められた、前記一のフレームと前記次のフレームの間のフレーム間隔を用いて推定し、
前記受信タイミングを、前記第１の周波数誤差を用いて補正する、
ことを特徴とする受信機。
【請求項６】
受信機におけるフレーム復調方法であって、
受信信号中にプリアンブルパターンが出現した場合に、一のフレームの受信を検出すると共に、前記一のフレームを復調し、
前記復調により得た前記一のフレーム中のヘッダ情報に基づき、次のフレームの受信タイミングを推定し、前記次のフレームの受信を検出できない場合、前記受信タイミングでの復調を実施する、
ことを含むフレーム復調方法。
【請求項７】
請求項６において、
前記プリアンブルパターンの受信電力に基づき前記一のフレームの受信電力を推定し、前記推定により得た電力値に応じて前記一のフレームの受信ゲインを調整すると共に、前記電力値を保持し、
前記次のフレームの受信を検出できない場合、前記電力値を用いて前記次のフレームの受信ゲインを調整する、
ことをさらに含むフレーム復調方法。
【請求項８】
請求項６又は７において、
前記プリアンブルパターンを用いて、前記受信機と、前記一のフレーム及び次のフレームを送信する送信機との間における第１の周波数誤差を推定し、前記第１の周波数誤差に基づき前記一のフレームに含まれる周波数誤差を補正すると共に、前記第１の周波数誤差を保持し、
前記次のフレームの受信を検出できない場合、前記第１の周波数誤差を用いて前記次のフレームに含まれる周波数誤差を補正する、
ことをさらに含むフレーム復調方法。
【請求項９】
請求項６〜８のいずれか一項において、
前記受信タイミングを、前記ヘッダ情報に含まれる、前記一のフレームのペイロード長及び前記次のフレームに付加されるプリアンブルパターンの種別、並びに当該種別に対応して予め定められた、前記一のフレームと前記次のフレームの間のフレーム間隔を用いて推定する、ことを含むフレーム復調方法。
【請求項１０】
請求項８において、
前記受信タイミングを、前記ヘッダ情報に含まれる、前記一のフレームのペイロード長及び前記次のフレームに付加されるプリアンブルパターンの種別、並びに前記種別に対応して予め定められた、前記一のフレームと前記次のフレームの間のフレーム間隔を用いて推定し、
前記受信タイミングを、前記第１の周波数誤差を用いて補正する、
ことを含むフレーム復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信機、及びこれに用いるフレーム復調方法に関し、特にバースト伝送されるフレームを復調する技術に関する。
【背景技術】
【０００２】
近年、ＭＢ−ＯＦＤＭ(Ｍｕｌｔｉ Ｂａｎｄ Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ)方式を採用するＵＷＢ(Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ)通信方式が注目されている。この通信方式では、フレームをバースト伝送し、以て無線伝送効率を向上させることが可能である。
【０００３】
例えば特許文献１に、ＭＢ−ＯＦＤＭ方式に則してフレームを受信、復調する一般的な受信機が記載されている。図２３に、この受信機に含まれるＢＢ(Ｂａｓｅ Ｂａｎｄ)部２０ｘの概略的な構成を示す。
【０００４】
ＢＢ部２０ｘは、ＡＤＣ(Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ)２１と、Ａｃｑｕｉｓｉｔｉｏｎ回路２２と、ＡＧＣ(Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ)回路２３ｘと、ＡＦＣ(Ａｕｔｏ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ)回路２４ｘと、ＦＦＴ(Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ)回路２５と、ＥＱ(Ｅｑｕａｌｉｚｅｒ：等化器)２６と、フレーム復調部２７ｘと、全体制御部２８ｘとを備えている。
【０００５】
この内、ＡＤＣ２１は、図示を省略するＲＦ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ)部から出力される複素ベースバンド信号１０１(以下、ベースバンド信号と略称する)を、デジタル信号１０２に変換する。
【０００６】
また、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、デジタル信号１０２に対して、ＣＳ(Ｃａｒｒｉｅｒ Ｓｅｎｓｅ)処理と、ＦＳ(Ｆｒａｍｅ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ)処理とを実行する。ここで、ＣＳ処理とは、フレームに付加されるプリアンブル１の先頭を検出する処理(以下、ＣＳ検出と呼称することがある)のことである。一方、ＦＳ処理とは、プリアンブル１の末尾を検出する処理(以下、ＦＳ検出と呼称することがある)のことである。なお、図示を省略するが、ＭＢ−ＯＦＤＭ方式におけるフレームは、上記のプリアンブル１と、プリアンブル２と、ヘッダと、ペイロードとから構成される。プリアンブル１は、所定のビットパターンが複数回に亘って繰り返し出現する信号であり、ＣＳ処理及びＦＳ処理に加えて、ＡＧＣ回路２３ｘによるＡＧＣ処理、及びＡＦＣ回路２４によるＡＦＣ処理にも供される。プリアンブル２は、プリアンブル１よりも信号長が短く、ＥＱ２６によるチャネル推定処理等に供される。また、以降の説明においては、ＣＳ処理及びＦＳ処理を、Ａｃｑｕｉｓｉｔｉｏｎ処理と総称することがある。
【０００７】
Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、ＣＳ検出に成功すると、ＣＳ検出信号１１１を出力する。また、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、ＦＳ検出に成功すると、ＦＳ検出信号１１２を出力する。
【０００８】
また、ＡＧＣ回路２３ｘは、プリアンブル１の受信電力に基づきフレーム(プリアンブル２以降)の受信電力を推定し、これにより得た電力値(以下、ＡＧＣ推定値と呼称することがある)に応じてフレームの受信ゲインを調整する。具体的には、ＡＧＣ回路２３ｘは、ＲＦ部に設けられた図示を省略するＶＧＡ(Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ)に、ＡＧＣ推定値に応じた設定信号１０３(以下、ＶＧＡ設定信号と呼称する)を与える。
【０００９】
また、ＡＦＣ回路２４ｘは、プリアンブル１を用いて、送受信機間における周波数誤差を推定し、この周波数誤差(以下、ＡＦＣ推定値と呼称することがある)に基づきフレーム(プリアンブル２以降)に含まれる周波数誤差を補正する。
【００１０】
また、ＦＦＴ回路２５は、ＡＦＣ回路２４ｘにより周波数誤差が補正されたデジタル信号に対する離散フーリエ変換処理を実行し、以て周波数域の信号を得る。ＥＱ２６は、この周波数域の信号に含まれる伝播路に因る歪み成分を補正する。
【００１１】
また、フレーム復調部２７ｘは、ＥＱ２６により歪み成分が補正された周波数域の信号を復調し、以て所望のデータを得る。また、フレーム復調部２７ｘは、復調により得たヘッダから、ペイロード長１６１を抽出して出力する。
【００１２】
さらに、全体制御部２８ｘは、ＣＳ検出信号１１１の受信をトリガとして、ＡＧＣ回路２３ｘに対して動作の許可(イネーブル)又は非許可(ディセーブル)を指示する信号１２０(以下、ＡＧＣ動作許可信号と呼称する)、及びＡＦＣ回路２４ｘに対して動作の許可又は非許可を指示する信号１３０(以下、ＡＦＣ動作許可信号と呼称する)を、順次且つ排他的にイネーブルに設定する。また、全体制御部２８ｘは、ＦＳ検出信号１１２の受信をトリガとして、ＦＦＴ回路２５に対する動作許可信号１４０(以下、ＦＦＴ動作許可信号と呼称する)、及びＥＱ２６に対する動作許可信号１５０(以下、ＥＱ動作許可信号と呼称する)をイネーブルに設定する。この時点からプリアンブル２の信号長に相当する時間が経過した場合、全体制御部２８ｘは、フレーム復調部２７ｘに対する動作許可信号１６０(以下、フレーム復調許可信号と呼称する)をイネーブルに設定する。さらに、全体制御部２８ｘは、ペイロード長１６１に基づき、ＡＦＣ動作許可信号１３０、ＦＦＴ動作許可信号１４０、ＥＱ動作許可信号１５０、及びフレーム復調許可信号１６０をディセーブルに設定するタイミングを決定する。
【００１３】
動作においては、図２４に示すように、まずＡｃｑｕｉｓｉｔｉｏｎ回路２２が、バースト伝送されない通常フレームに付加されるプリアンブル１(以下、Ｐｒｅａｍｂｌｅ１(Ｎｏｒｍａｌ)と表記する)を対象として、ＣＳ処理及びＦＳ処理を実行する(ステップＴ１)。なお、以降の説明においては、バースト伝送されるフレーム(以下、Ｂｕｒｓｔフレームと呼称することがある)に付加されるプリアンブル１を、Ｐｒｅａｍｂｌｅ１(Ｂｕｒｓｔ)と表記し、Ｐｒｅａｍｂｌｅ１(Ｎｏｒｍａｌ)と区別する。ここで、Ｐｒｅａｍｂｌｅ１(Ｂｕｒｓｔ)は、伝送効率を向上させるため、その信号長がＰｒｅａｍｂｌｅ１(Ｎｏｒｍａｌ)と比較して短くなっている。
【００１４】
具体的には、図２５に示すように、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、ＣＳ検出に成功する迄、ＣＳ処理を繰り返し実行する(ステップＴ１１)。この結果、ＣＳ検出に成功すると、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、全体制御部２８ｘにＣＳ検出信号１１１を与える。この時、全体制御部２８ｘは、図２６に示す如く、一定期間に亘ってＡＧＣ動作許可信号１２０をイネーブルに設定した後、ＡＦＣ動作許可信号１３０をイネーブルに設定する。
【００１５】
ＡＧＣ回路２３ｘは、ＡＧＣ動作許可信号１２０がイネーブルに設定されている間、ＡＧＣ処理を実行する(ステップＴ１２)。また、ＡＦＣ回路２４ｘは、ＡＦＣ処理を実行する(ステップＴ１３)。
【００１６】
これと並行して、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、ＦＳ検出に成功する迄、ＭＢ−ＯＦＤＭ方式で規定される時間に亘ってＦＳ処理を繰り返し実行する(ステップＴ１４及びＴ１５)。この規定時間が経過してもＦＳ検出に成功しない場合、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、上記のステップＴ１１に戻って、ＣＳ処理を再び実行する。
【００１７】
一方、ＦＳ検出に成功した場合(図２４のステップＴ２)、Ａｃｑｕｉｓｉｔｉｏｎ回路２２は、図２６に示す如く、全体制御部２８ｘにＦＳ検出信号１１２を与える。この時、全体制御部２８ｘは、ＦＦＴ動作許可信号１４０及びＥＱ動作許可信号１５０を共にイネーブルに設定する。この時点からＰｒｅａｍｂｌｅ２の信号長に相当する時間が経過した場合、全体制御部２８ｘは、フレーム復調許可信号１６０をイネーブルに設定する。
【００１８】
フレーム復調部２７ｘは、まずＦｒａｍｅ１中のＨｅａｄｅｒを復調すると共に、ペイロード長１６１(図２６の例では、１２８[ｓｙｍｂｏｌ])を抽出して全体制御部２８ｘに与える。そして、フレーム復調部２７ｘは、Ｐａｙｌｏａｄを復調する(ステップＴ３)。一方、全体制御部２８ｘは、図２６に示す如く、ペイロード長１６１の受信時点から１２８シンボル時間(ＭＢ−ＯＦＤＭ方式では、１シンボル時間＝０．３１２５[μｓ])が経過した場合、ＡＦＣ動作許可信号１３０、ＦＦＴ動作許可信号１４０、ＥＱ動作許可信号１５０、及びフレーム復調許可信号１６０をそれぞれディセーブルに設定する。
【００１９】
そして、フレーム復調部２７ｘは、Ｈｅａｄｅｒに含まれるプリアンブル種別(図示せず)を参照し、次のフレームがＢｕｒｓｔフレームか否かを判定する(ステップＴ４)。次のフレームがＢｕｒｓｔフレームで無いと判定した場合、フレーム復調部２７ｘは、上記のステップＴ１に戻って、通常フレームの受信を待機する。
【００２０】
一方、次のフレームがＢｕｒｓｔフレームであると判定した場合、フレーム復調部２７ｘは、Ｐｒｅａｍｂｌｅ１(Ｂｕｒｓｔ)を対象として、上記のステップＴ１１〜Ｔ１５で示したＡｃｑｕｉｓｉｔｉｏｎ処理を実行する(ステップＴ５)。この結果、ＣＳ検出及びＦＳ検出の両者に成功すれば、図２６に示すＦｒａｍｅ２が、フレーム復調部２７ｘで復調されることとなる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００７−１９９８５号公報
【特許文献２】特開２００２−１１６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上記の受信機(ＢＢ部２０ｘ)には、バースト伝送期間中の干渉波やインパルス性のノイズ等に起因して、フレームが大量に欠落する虞があるという課題があった。これは、フレーム毎にＡｃｑｕｉｓｉｔｉｏｎ処理を実行しており、一度でもＡｃｑｕｉｓｉｔｉｏｎ処理に失敗すると、以降の全てのＢｕｒｓｔフレームに対する復調処理が実行できなくなるためである。
【００２３】
具体的には、図２７に示すように、バースト伝送期間中、ＣＳ検出又はＦＳ検出のいずれかに失敗すると、フレーム復調処理が継続不可能となる。図２５に示したＡｃｑｕｉｓｉｔｉｏｎ処理では、ＣＳ検出に成功する迄、ＣＳ処理が繰り返し実行される。このため、干渉波やノイズ等の影響に因りＰｒｅａｍｂｌｅ１(Ｂｕｒｓｔ)に誤りが発生すると、対応するＢｕｒｓｔフレームの復調機会を逸してしまう。この場合、プリアンブル種別を取得できない(すなわち、次のフレームがＢｕｒｓｔフレームか否かを何ら判定できない)。従って、後続のＢｕｒｓｔフレームを復調できない。また、Ｐｒｅａｍｂｌｅ１(Ｂｕｒｓｔ)は時間的に幅があるため、干渉波やノイズ等の発生状況によっては、ＣＳ検出に成功したがＦＳ検出に失敗するケースも生じ得る。このケースにおいても、やはりＢｕｒｓｔフレームの復調機会を逸してしまう。
【００２４】
なお、参考例として、特許文献２には、固定長フレームのバースト受信に際し、同期確立に失敗した場合、以前に確立した同期タイミングでフレームを処理する受信機が記載されている。しかしながら、この受信機は、ＭＢ−ＯＦＤＭ方式のように可変長フレームがバースト伝送され、フレーム毎に同期タイミングが異なる環境下では動作できず、上記の課題に何ら対処できない。
【課題を解決するための手段】
【００２５】
本発明の一態様に係る受信機は、受信信号中にプリアンブルパターンが出現した場合に、一のフレームの受信を検出する検出部と、前記一のフレームを復調する復調部と、前記復調により得られた前記一のフレーム中のヘッダ情報に基づき、次のフレームの受信タイミングを推定し、前記検出部により前記次のフレームの受信が検出されない場合、前記復調部に、前記受信タイミングでの復調を実施させる推定部と、を備える。
【００２６】
また、本発明の一態様に係るフレーム復調方法は、受信機におけるフレーム復調方法を提供する。このフレーム復調方法は、受信信号中にプリアンブルパターンが出現した場合に、一のフレームの受信を検出すると共に、前記一のフレームを復調し、前記復調により得た前記一のフレーム中のヘッダ情報に基づき、次のフレームの受信タイミングを推定し、前記次のフレームの受信を検出できない場合、前記受信タイミングでの復調を実施する、ことを含む。
【００２７】
すなわち、本発明では、Ａｃｑｕｉｓｉｔｉｏｎ処理の結果如何に関わらず、バースト伝送される後続の可変長フレームに対する復調処理を継続することが可能である。
【発明の効果】
【００２８】
本発明によれば、バースト伝送期間中に干渉波やノイズ等が発生した際のフレーム欠落を、上述した一般的な受信機と比較して大幅に低減できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態に係る受信機の構成例を示したブロック図である。
【図２】本発明の実施の形態に係る受信機に用いる、ＲＦ部の構成例を示したブロック図である。
【図３】本発明の実施の形態に係る受信機に用いる、ＢＢ部の信号系統を示したブロック図である。
【図４】本発明の実施の形態に係る受信機における、フレーム復調処理例を示したフローチャート図である。
【図５】本発明の実施の形態に係る受信機における、フレーム復調処理例を示したフローチャート図である。
【図６】本発明の実施の形態に係る受信機における、フレーム復調処理の第１の具体例を示したタイムチャート図である。
【図７】本発明の実施の形態に係る受信機における、フレーム復調処理の第２の具体例を示したタイムチャート図である。
【図８】本発明の実施の形態に係る受信機における、フレーム復調処理の第３の具体例を示したタイムチャート図である。
【図９】本発明の実施の形態に係る受信機に用いる、Ｂｕｒｓｔフレーム受信タイミング推定部の構成例を示したブロック図である。
【図１０】本発明の実施の形態に係る受信機に用いるＢｕｒｓｔフレーム受信タイミング推定部の第１の動作例を示したタイムチャート図である。
【図１１】本発明の実施の形態に係る受信機に用いるＢｕｒｓｔフレーム受信タイミング推定部における、Ｂｕｒｓｔフレーム受信タイミングの推定処理の一例を示したフローチャート図である。
【図１２】本発明の実施の形態に係る受信機に用いるＢｕｒｓｔフレーム受信タイミング推定部の第２の動作例を示したタイムチャート図である。
【図１３】本発明の実施の形態に係る受信機に用いるＢｕｒｓｔフレーム受信タイミング推定部の第３の動作例を示したタイムチャート図である。
【図１４】本発明の実施の形態に係る受信機に用いるＢｕｒｓｔフレーム受信タイミング推定部における、Ｂｕｒｓｔフレーム受信タイミングの推定処理の他の例を示したフローチャート図である。
【図１５】本発明の実施の形態に係る受信機に用いる、ＣＳ／ＦＳ検出判定部の構成例を示したブロック図である。
【図１６】本発明の実施の形態に係る受信機に用いる、ＣＳ／ＦＳ検出判定部の一の動作例を示したタイムチャート図である。
【図１７】本発明の実施の形態に係る受信機に用いる、ＣＳ／ＦＳ検出判定部の他の動作例を示したタイムチャート図である。
【図１８】本発明の実施の形態に係る受信機に用いる、ＡＧＣ回路の構成例を示したブロック図である。
【図１９】本発明の実施の形態に係る受信機に用いる、ＡＧＣ回路の動作例を示したタイムチャート図である。
【図２０】本発明の実施の形態に係る受信機に用いる、ＡＦＣ回路の構成例を示したブロック図である。
【図２１】本発明の実施の形態に係る受信機に用いる、ＡＦＣ回路の動作例を示したタイムチャート図である。
【図２２】本発明の実施の形態に係る受信機に用いる、フレーム復調部の構成例を示したブロック図である。
【図２３】一般的な受信機の概略的な構成例を示したブロック図である。
【図２４】一般的な受信機における、フレーム復調処理例を示したフローチャート図である。
【図２５】一般的な受信機における、Ａｃｑｕｉｓｉｔｉｏｎ処理例を示したフローチャート図である。
【図２６】一般的な受信機における、フレーム復調処理の具体例を示したタイムチャート図である。
【図２７】一般的な受信機の課題を説明するための図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る受信機の実施の形態を、図１〜図２２を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００３１】
図１に示すように、本実施の形態に係る受信機１は、ＲＦ部１０と、ＢＢ部２０とを備えている。
【００３２】
この内、ＲＦ部１０は、図２に示すように、ＢＰＦ(Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ)１１と、ＬＮＡ(Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ)１２と、直交検波回路１３と、ＬＰＦ(Ｌｏｗ Ｐａｓｓ Ｆｉｌｅｔｅｒ)１４＿１及び１４＿２と、ＶＧＡ１５＿１及び１５＿２とを備えている。なお、以降の説明においては、ＬＰＦ１４＿１及び１４＿２を符号１４で総称し、ＶＧＡ１５＿１及び１５＿２を符号１５で総称することがある。
【００３３】
ＢＰＦ１１は、アンテナを介して受信したＲＦ信号から所定帯域の信号を通過させる。具体的には、ＢＰＦ１１は、ＭＢ−ＯＦＤＭ方式で用いられる周波数帯域の信号を通過させる。また、ＬＮＡ１２は、ＢＰＦ１１を通過した信号を増幅して出力する。このＬＡＮ１２は、通常、受信信号が微弱であるために設けられている。
【００３４】
また、直交検波回路１３は、受信信号に対して、主搬送波に対応する正弦波及び余弦波をそれぞれ乗算し、以て複素ベースバンド信号を得ている。この直交検波回路１３により、受信信号は、実数部に当たる同相成分(Ｉチャネル)と、虚数部に当たる直交成分(Ｑチャネル)とに分離される。なお、正弦波及び余弦波を発生する発振器には、後述する全体制御部２８から制御信号が与えられている。直交検波に用いる局部発振器は、この制御信号に基づく周波数で発振している。この制御信号は、受信するＯＦＤＭ信号のバンドの中心周波数によって決定されている。
【００３５】
また、ＬＰＦ１４は、ベースバンド信号から、復調に必要な周波数帯域のみを抽出する。ＬＰＦ１４を通過した信号は、ＶＧＡ１５によって増幅され、ＢＢ部２０へと入力される。ここで、ＶＧＡ１５は、後述するＡＧＣ回路２３からのＶＧＡ設定信号１０３に従って、ゲインを調整する。
【００３６】
一方、ＢＢ部２０は、図２３に示したＡＧＣ回路２３ｘ、ＡＦＣ回路２４ｘ、フレーム復調部２７ｘ、及び全体制御部２８ｘに代えて、ＡＧＣ回路２３、ＡＦＣ回路２４、フレーム復調部２７、及び全体制御部２８を設けた点と、Ｂｕｒｓｔフレーム受信タイミング推定部２９を新たに設けた点とが、上述したＢＢ部２０ｘと異なっている。
【００３７】
具体的には、図３に示すように、ＡＧＣ回路２３には、全体制御部２８からのＡＧＣ動作許可信号１２０に加えて、Ｂｕｒｓｔフレーム受信タイミング推定部２９からの、Ａｃｑｕｉｓｉｔｉｏｎ回路２２によるＢｕｒｓｔフレームの検出失敗を示す信号(以下、Ｂｕｒｓｔフレーム検出失敗信号と呼称する)１７３が入力されている。また、ＡＧＣ回路２３は、一般的なＡＧＣ処理を実行する機能に加えて、後述する如く、ＡＧＣ推定値を保持する機能と、Ｂｕｒｓｔフレーム検出失敗信号１７３の受信をトリガとして、保持しているＡＧＣ推定値を用いてＶＧＡ１５を制御する機能とを有している。
【００３８】
また、ＡＦＣ回路２４には、全体制御部２８からのＡＦＣ動作許可信号１３０に加えて、Ｂｕｒｓｔフレーム受信タイミング推定部２９からのＢｕｒｓｔフレーム検出失敗信号１７４が入力されている。また、ＡＦＣ回路２４は、一般的なＡＦＣ処理を実行する機能に加えて、後述する如く、ＡＦＣ推定値を保持する機能と、Ｂｕｒｓｔフレーム検出失敗信号１７４の受信をトリガとして、保持しているＡＦＣ推定値を用いてフレームに含まれる周波数誤差を補正する機能とを有している。
【００３９】
また、フレーム復調部２７は、フレーム中のヘッダから抽出したペイロード長１６１を、全体制御部２８に加えて、Ｂｕｒｓｔフレーム受信タイミング推定部２９に与える。また、フレーム復調部２７は、ヘッダから抽出したプリアンブル種別１６２を、Ｂｕｒｓｔフレーム受信タイミング推定部２９に与える。
【００４０】
また、全体制御部２８は、Ｂｕｒｓｔフレーム受信タイミング推定部２９からのＣＳ検出信号１７１及びＦＳ検出信号１７２を、Ａｃｑｕｉｓｉｔｉｏｎ回路２２からのＣＳ検出信号１１１及びＦＳ検出信号１１２と見做して、図２３に示した全体制御部２８ｘと同様の動作を行う。
【００４１】
さらに、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、後述する如く、一のフレームの復調中に、ペイロード長１６１及びプリアンブル種別１６２を用いて、次に受信すべきＢｕｒｓｔフレームの受信タイミングを推定する。なお、図３に一点鎖線で示すように、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＡＦＣ回路２４が保持するＡＦＣ保持値１６３をさらに用いて、次のＢｕｒｓｔフレームの受信タイミングを推定するようにしても良い。
【００４２】
Ｂｕｒｓｔフレーム受信タイミング推定部２９は、Ａｃｑｕｉｓｉｔｉｏｎ回路２２から出力されたＣＳ検出信号１１１及びＦＳ検出信号１１２を、ＣＳ検出信号１７１及びＦＳ検出信号１７２として全体制御部２８へ転送する。また、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、推定した受信タイミングが到来してもＡｃｑｕｉｓｉｔｉｏｎ回路２２からＦＳ検出信号１１２が入力されない場合、疑似的にＦＳ検出信号１７２を発生し、以てＦＳ検出信号１１２をリカバリする。さらに、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、推定した受信タイミングが到来してもＡｃｑｕｉｓｉｔｉｏｎ回路２２からＣＳ検出信号１１１が入力されない場合、Ｂｕｒｓｔフレーム検出失敗信号１７３を発生し、以てＡＧＣ回路２３に、保持しているＡＧＣ推定値を用いたＡＧＣ処理を実行させる。また、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＣＳ検出信号１１１が入力されない場合、Ｂｕｒｓｔフレーム検出失敗信号１７４を発生し、以てＡＦＣ回路２４に、ＡＦＣ保持値１６３を用いた次のＢｕｒｓｔフレームに対するＡＦＣ処理を実行させる。
【００４３】
なお、ＡＤＣ２１、Ａｃｑｕｉｓｉｔｉｏｎ回路２２、ＦＦＴ回路２５、ＥＱ２６は図２３と同様であるため、その説明を省略する。
【００４４】
次に本実施の形態の動作を説明するが、まずＢＢ部２０におけるフレーム復調処理例を、図４〜図８を参照して概略的に説明する。そして、ＡＧＣ回路２３、ＡＦＣ回路２４、フレーム復調部２７、全体制御部２８、及びＢｕｒｓｔフレーム受信タイミング推定部２９の具体的な構成例及び動作例を、図９〜図２２を参照して詳細に説明する。
【００４５】
図４に示すように、まずＡｃｑｕｉｓｉｔｉｏｎ回路２２が、Ｐｒｅａｍｂｌｅ１(Ｎｏｒｍａｌ)を対象として、ＣＳ処理及びＦＳ処理を実行する(ステップＳ１)。この処理は、図６に示す如く、Ｂｕｒｓｔフレーム受信タイミング推定部２９が、Ａｃｑｕｉｓｉｔｉｏｎ回路２２から出力されたＣＳ検出信号１１１及びＦＳ検出信号１１２を、ＣＳ検出信号１７１及びＦＳ検出信号１７２として全体制御部２８へ転送する点を除いて、図２４と同様である。
【００４６】
この結果、Ａｃｑｕｉｓｉｔｉｏｎ処理に成功した場合(ステップＳ２)、フレーム復調部２７は、Ｆｒａｍｅ１中のＨｅａｄｅｒを復調すると共に、ペイロード長１６１(図６の例では、１２８[ｓｙｍｂｏｌ])を抽出し、Ｂｕｒｓｔフレーム受信タイミング推定部２９及び全体制御部２８にそれぞれ与える。また、フレーム復調部２７は、Ｈｅａｄｅｒからプリアンブル種別１６２(図６の例では、Ｂｕｒｓｔ)を抽出し、Ｂｕｒｓｔフレーム受信タイミング推定部２９に与える(ステップＳ３)。
【００４７】
この時、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、プリアンブル種別１６２を参照し、次のフレームがＢｕｒｓｔフレームであると判定する(ステップＳ４)。そして、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、Ｂｕｒｓｔフレーム受信タイミング推定処理を実行する(ステップＳ５)。この推定処理の詳細は後述するが、大略、以下の処理(Ａ)〜(Ｃ)が含まれる。
【００４８】
(Ａ)ペイロード長１６１を用いてＦｒａｍｅ１の受信終了タイミングを求める処理。図６の例では、ペイロード長１６１の入力時点から１２８シンボル時間だけ経過したタイミングが、Ｆｒａｍｅ１の受信終了タイミングに相当する。
【００４９】
(Ｂ)プリアンブル種別１６２＝"Ｂｕｒｓｔ"に対応して予め定められたＩＦＳ(Ｉｎｔｅｒ Ｆｒａｍｅ Ｓｐａｃｅ)＝"６[ｓｙｍｂｏｌ]"を用いて、Ｐｒｅａｍｂｌｅ１(Ｂｕｓｒｔ)の受信開始タイミングＮＰ１＿ｓｔ＿ｂｆを求める処理。図６の例では、上記(Ａ)で求めたＦｒａｍｅ１の受信終了タイミングから６シンボル時間だけ経過したタイミングが、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆに相当する。
【００５０】
(Ｃ)プリアンブル種別１６２＝"Ｂｕｒｓｔ"に対応して予め定められたＰｒｅａｍｂｌｅ１(Ｂｕｓｒｔ)の信号長(ＭＢ−ＯＦＤＭ方式では、１２[ｓｙｍｂｏｌ])を用いて、Ｐｒｅａｍｂｌｅ１(Ｂｕｓｒｔ)の受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを求める処理。図６の例では、上記(Ｂ)で求めた受信開始タイミングＮＰ１＿ｓｔ＿ｂｆから１２シンボル時間だけ経過したタイミングが、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆに相当する。
【００５１】
次いで、フレーム復調部２７は、Ｆｒａｍｅ１中のＰａｙｌｏａｄを復調する(ステップＳ６)。
【００５２】
そして、図５に示す如く、本実施の形態に特有の、Ｂｕｒｓｔフレームを対象とするＡｃｑｕｉｓｉｔｉｏｎ処理が実行される。
【００５３】
具体的には、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆが到来すると(ステップＳ７)、Ａｃｑｕｉｓｉｔｉｏｎ回路２２からのＣＳ検出信号１１１の入力を待機する(ステップＳ８)。
【００５４】
ＣＳ検出信号１１１が入力されると、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＣＳ検出信号１７１を全体制御部２８に与える。図６に示すように、全体制御部２８は、Ｆｒａｍｅ１の場合と同様、一定期間に亘ってＡＧＣ動作許可信号１２０をイネーブルに設定した後、ＡＦＣ動作許可信号１３０をイネーブルに設定する。
【００５５】
これにより、Ｆｒａｍｅ２についてのＡＧＣ処理及びＡＦＣ処理が実行されることとなる(ステップＳ９及びＳ１０)。この時、ＡＧＣ回路２３は、ＡＧＣ推定値を保持する。また、ＡＦＣ回路２４は、ＡＦＣ推定値を保持する。
【００５６】
次いで、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、Ａｃｑｕｉｓｉｔｉｏｎ回路２２からのＦＳ検出信号１１２の入力を待機する(ステップＳ１１)。ＦＳ検出信号１１２が入力されると、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＦＳ検出信号１７２を全体制御部２８に与える。
【００５７】
これにより、上記のステップＳ３〜Ｓ６が再び実行され、以てＦｒａｍｅ２が正常に復調されることとなる。
【００５８】
一方、上記のステップＳ１１でＦＳ検出信号１１２が入力されない場合、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆが到来する迄、ＦＳ検出信号１１２の入力を待機する(ステップＳ１２)。
【００５９】
この結果、ＦＳ検出信号１１２が入力されなかった場合、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、干渉波やノイズ等の影響に因り、Ａｃｑｕｉｓｉｔｉｏｎ回路２２がＦＳ検出に失敗したと判断する。そして、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＦＳのリカバリ処理を実行する(ステップＳ１３)。具体的には、図７に太点線で示すように、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＦＳ検出信号１７２を全体制御部２８に与える。
【００６０】
これにより、上記のステップＳ３〜Ｓ６が再び実行され、以てＦＳ検出に成功した場合と同様、Ｆｒａｍｅ２が正常に復調されることとなる。
【００６１】
一方、上記のステップＳ８でＣＳ検出信号１１１が入力されない場合、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆが到来する迄、ＣＳ検出信号１１１の入力を待機する(ステップＳ１４)。
【００６２】
この結果、ＣＳ検出信号１１１が入力されなかった場合、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、干渉波やノイズ等の影響に因り、Ａｃｑｕｉｓｉｔｉｏｎ回路２２がＣＳ検出に失敗したと判断する。そして、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、上記のステップＳ１３と同様にして、ＦＳのリカバリ処理を実行する(ステップＳ１５)。具体的には、図８に太点線で示すように、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＦＳ検出信号１７２を全体制御部２８に与える。
【００６３】
これにより、上記のステップＳ３〜Ｓ６が再び実行され、以てＣＳ検出及びＦＳ検出の両者に成功した場合と同様、Ｆｒａｍｅ２が正常に復調されることとなる。
【００６４】
このように、本実施の形態においては、ＣＳ処理及びＦＳ処理の結果如何に関わらず、バースト伝送される後続の可変長フレームに対する復調処理を継続することができ、以てバースト伝送期間中に干渉波やノイズ等が発生した際のフレーム欠落を大幅に低減できる。
【００６５】
そして、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＡＧＣ回路２３に、ＡＧＣ推定値を前のＦｒａｍｅ１から引き継がせる。また、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＡＦＣ回路２４に、ＡＦＣ推定値を前のＦｒａｍｅ１から引き継がせる(ステップＳ１６)。具体的には、図８に太点線で示すように、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、Ｂｕｒｓｔフレーム検出失敗信号１７３及び１７４を、ＡＧＣ回路２３及びＡＦＣ回路２４にそれぞれ与える。
【００６６】
このように、本実施の形態においては、フレーム欠落の低減効果に加えて、復調結果の信頼性(品質)を向上させることができる。
【００６７】
なお、ＡＧＣ推定値の引継処理と、ＡＦＣ推定値の引継処理は、必ずしも同時に実行する必要は無く、いずれか一方のみを実行するようにしても良い。この場合も、復調結果に一定の信頼性(品質)改善効果が期待できる。また、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＦＳ検出の失敗を検知した場合に、Ｂｕｒｓｔフレーム検出失敗信号１７３及び１７４を発生し、以てＡＧＣ回路２３にＡＧＣ推定値の引継処理を実行させ、ＡＦＣ回路２４にＡＦＣ推定値の引継処理を実行させるようにしても良い。
【００６８】
以下、上記の動作を実現するＡＧＣ回路２３、ＡＦＣ回路２４、フレーム復調部２７、全体制御部２８、及びＢｕｒｓｔフレーム受信タイミング推定部２９の具体的な構成例及び動作例を、図９〜図２２を参照して詳細に説明する。
【００６９】
[Ｂｕｒｓｔフレーム受信タイミング推定部２９]
まず、Ｂｕｒｓｔフレーム受信タイミング推定部２９の構成例及び動作例を、図９〜図１７を参照して説明する。
【００７０】
図９に示すように、Ｂｕｒｓｔフレーム受信タイミング推定部２９は、ＣＳ／ＦＳ検出判定部９１と、受信タイミング演算部９２と、シンボルカウンタ９３と、制御部９４と、Ｐｒｅａｍｂｌｅ有効期間指示部９５とで簡易に構成できる。
【００７１】
この内、ＣＳ／ＦＳ検出判定部９１は、Ａｃｑｕｉｓｉｔｉｏｎ回路２２からのＣＳ検出信号１１１及びＦＳ検出信号１１２の入力をトリガとして、ＣＳ検出信号１７１及びＦＳ検出信号１７２をそれぞれ発生する。また、ＣＳ／ＦＳ検出判定部９１は、Ｐｒｅａｍｂｌｅ有効期間指示部９５から入力されるＰｒｅａｍｂｌｅ有効期間指示信号７５２に従い、Ａｃｑｕｉｓｉｔｉｏｎ回路２２におけるＣＳ検出又はＦＳ検出の失敗を監視する。ここで、有効期間とは、上記の受信開始タイミングＮＰ１＿ｓｔ＿ｂｆから受信終了タイミングＮＰ１＿ｅｄ＿ｂｆに亘る期間のことである。ＣＳ検出の失敗を検知した場合、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出信号１７２、並びにＢｕｒｓｔフレーム検出失敗信号１７３及び１７４を発生する。一方、ＦＳ検出の失敗を検知した場合、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出信号１７２のみを発生する。また、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出の監視に際して、受信タイミング演算部９２から入力される演算結果信号７５０と、シンボルカウンタ９３から入力されるカウンタ値７５１とを利用する。
【００７２】
また、受信タイミング演算部９２は、制御部９４により演算許可信号７０１がイネーブルに設定された場合、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆ及び受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを算出し、両タイミングを演算結果信号７５０として出力する。
【００７３】
また、シンボルカウンタ９３は、制御部９４によりカウント許可信号７０２がイネーブルに設定されている間、自身のカウンタ値７５１を、１シンボル時間毎に１ずつインクリメントする。
【００７４】
また、制御部９４は、フレーム復調部２７から入力されるプリアンブル種別１６２を監視し、プリアンブル種別１６２が"Ｎｏｒｍａｌ"から"Ｂｕｒｓｔ"に切り替わった場合、又はプリアンブル種別１６２が"Ｂｕｒｓｔ"を継続して示す場合に、演算許可信号７０１をイネーブルに設定する。また、制御部９４は、その起動後に初めてＣＳ検出信号１１１が入力された場合、又はバースト伝送後に初めて通常フレームについてのＣＳ検出信号１１１が入力された場合に、カウント許可信号７０２をイネーブルに設定する。さらに、制御部９４は、プリアンブル種別１６２が"Ｂｕｒｓｔ"から"Ｎｏｒｍａｌ"に切り替わった場合には、カウント許可信号７０２をディセーブルに設定する。
【００７５】
さらに、Ｐｒｅａｍｂｌｅ有効期間指示部９５は、カウンタ値７５１を監視し、カウンタ値７５１が受信開始タイミングＮＰ１＿ｓｔ＿ｂｆに対応する値を示す場合、Ｐｒｅａｍｂｌｅ有効期間指示信号７５２を立ち上げ、カウンタ値７５１が受信終了タイミングＮＰ１＿ｅｄ＿ｂｆに対応する値を示す場合には、Ｐｒｅａｍｂｌｅ有効期間指示信号７５２を立ち下げる。すなわち、Ｐｒｅａｍｂｌｅ有効期間指示部９５は、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆから受信終了タイミングＮＰ１＿ｅｄ＿ｂｆに亘る期間でのみオープンとなるウィンドウ波形を出力する。
【００７６】
動作においては、図１０に示すように、制御部９４が、通常Ｆｒａｍｅ１についてのＣＳ検出信号１１１の入力をトリガとして、カウント許可信号７０２をイネーブルに設定する。シンボルカウンタ９３は、カウンタ値７５１のインクリメント及び出力を開始する。
【００７７】
次いで、制御部９４は、プリアンブル種別１６２が"Ｎｏｒｍａｌ"から"Ｂｕｒｓｔ"に切り替わったことを検知し、演算許可信号７０１をイネーブルに設定する。この時、受信タイミング演算部９２は、図１１に示す如く、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆ及び受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを算出する。
【００７８】
具体的には、受信タイミング演算部９２は、下記の式(１)に従って、現在のＦｒａｍｅ１の受信終了タイミングＣＦ＿ｅｄ＿ｂｆを算出する(ステップＳ２１)。
【００７９】
【数１】
2011199480.tif 000003
【００８０】
ここで、上記の式(１)中のＬ＿ｐａｙｌｏａｄは、Ｐａｙｌｏａｄ長であり、ペイロード長１６１が示す値(図１０の例では、１２８[ｓｙｍｂｏｌ])が代入される。また、Ｌ＿ｐｒｅａｍｂｌｅ１、Ｌ＿ｐｒｅａｍｂｌｅ２、及びＬ＿ｈｅａｄｅｒは、それぞれ、Ｐｒｅａｍｂｌｅ１(Ｎｏｒｍａｌ)の信号長(２４[ｓｙｍｂｏｌ])、Ｐｌｅａｍｂｌｅ２の信号長(６[ｓｙｍｂｏｌ])、Ｈｅａｄｅｒの情報長(１２[ｓｙｍｂｏｌ])であり、固定値である。従って、受信タイミング演算部９２は、ペイロード長１６１及びプリアンブル種別１６２を用いて、受信終了タイミングＣＦ＿ｅｄ＿ｂｆを算出できる。
【００８１】
そして、受信タイミング演算部９２は、下記の式(２)に従って、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆを算出する(ステップＳ２２)。
【００８２】
【数２】
2011199480.tif 000004
【００８３】
ここで、上記の式(２)中のＬ＿ＩＦＳは、ＩＦＳ長であり、バースト伝送時は固定値(６[ｓｙｍｂｏｌ])である。従って、受信タイミング演算部９２は、プリアンブル種別１６２を用いて、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆを算出できる。図１０の例では、ＮＰ１＿ｓｔ＿ｂｆ＝"１７７[ｓｙｍｂｏｌ]"となる。
【００８４】
そして、受信タイミング演算部９２は、下記の式(３)に従って、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを算出する(ステップＳ２３)。
【００８５】
【数３】
2011199480.tif 000005
【００８６】
ここで、上記の式(３)中のＬ＿ｎｅｘｔ＿ｐｒｅａｍｂｌｅ１は、Ｐｒｅａｍｂｌｅ(Ｂｕｒｓｔ)の信号長(１２[ｓｙｍｂｏｌ])であり、固定値(６[ｓｙｍｂｏｌ])である。従って、受信タイミング演算部９２は、プリアンブル種別１６２を用いて、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを算出できる。図１０の例では、ＮＰ１＿ｅｄ＿ｂｆ＝"１８８[ｓｙｍｂｏｌ]"となる。
【００８７】
そして、Ｐｒｅａｍｂｌｅ有効期間指示部９５は、"１７７[ｓｙｍｂｏｌ]"から"１８８[ｓｙｍｂｏｌ]"に亘る期間でオープンとなるＰｒｅａｍｂｌｅ有効期間指示信号７５２を生成する。
【００８８】
ＣＳ／ＦＳ検出判定部９１は、Ｐｒｅａｍｂｌｅ有効期間指示信号７５２を用いて、Ａｃｑｕｉｓｉｔｉｏｎ回路２２におけるＣＳ検出又はＦＳ検出の失敗を監視する。
【００８９】
具体的には、図１０に示す如く有効期間内でＣＳ検出信号１１１及びＦＳ検出信号１１２が共に入力された場合、ＣＳ／ＦＳ検出判定部９１は、ＣＳ検出の失敗及びＦＳ検出の失敗のいずれも検知しない。
【００９０】
また、図１２に太点線で如く、有効期間内でＦＳ検出信号１１２が入力されない場合、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出の失敗を検知する。従って、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出信号１７２を発生し、以てＦＳ検出信号１１２をリカバリする。
【００９１】
さらに、図１３に太点線で如く、有効期間内でＣＳ検出信号１１１及びＦＳ検出信号１１２が共に入力されない場合、ＣＳ／ＦＳ検出判定部９１は、ＣＳ検出及びＦＳ検出の失敗を検知する。従って、ＣＳ／ＦＳ検出判定部９１は、ＦＳ検出信号１７２を発生すると共に、Ｂｕｒｓｔフレーム検出失敗信号１７３及び１７４を発生する。
【００９２】
また、受信タイミング演算部９２は、図１４に示す如く、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆ及び受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを、ＡＦＣ推定値Δｔ(上記のＡＦＣ保持値１６３)を用いて補正しても良い。具体的には、受信タイミング演算部９２は、受信開始タイミングＮＰ１＿ｓｔ＿ｂｆを下記の式(４)に従って補正し、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆを下記の式(５)に従って補正する。
【００９３】
【数４】
2011199480.tif 000006
【数５】
2011199480.tif 000007
【００９４】
ここで、上記の式(４)及び(５)中のＲｏｕｎｄｄｏｗｎ関数は、パラメータの小数点以下を切り捨て整数にする関数である。
【００９５】
この補正により得た受信開始タイミングＮＰ１＿ｓｔ及び受信終了タイミングＮＰ１＿ｅｄは、送受信機間でのクロック源振誤差を補正した値となる。なお、クロック源振誤差とは、クロック源(局部発振器)の個体差等により生じる周波数偏差、すなわち、送受信機間における時間概念のずれのことである。
【００９６】
また、上記のＣＳ／ＦＳ検出判定部９１における、ＦＳ検出の監視処理に係る構成例及び動作例を、図１５〜図１７を参照して詳細に説明する。
【００９７】
図１５に示すように、ＣＳ／ＦＳ検出判定部９１は、比較器９１１と、Ｆ／Ｆ(Ｆｌｉｐ Ｆｌｏｐ)回路９１２と、保持器９１３と、ＯＲ回路９１４及び９１５と、ＡＮＤ回路９１６及び９１７と、ＮＯＴ回路９１８とを含む。
【００９８】
この内、比較器９１１は、上記の演算結果信号７５０中の受信終了タイミングＮＰ１＿ｅｄ＿ｂｆ(又はＮＰ１＿ｅｄ)と、上記のカウンタ値７５１とを比較し、その比較結果を示す信号１０００(以下、比較結果信号と呼称する)を出力する。ここで、比較結果信号１０００は、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆとカウンタ値７５１とが一致した場合に、ハイレベルを呈し、両者が一致しない場合には、ローレベルを呈する。すなわち、比較結果信号１０００は、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆに該当するシンボルでのみハイレベルとなる。
【００９９】
また、Ｆ／Ｆ回路９１２は、クロック２０００により動作し、比較結果信号１０００を遅延させる。この例では、クロック２０００の周期が、１シンボル時間の半分の時間であるとする。また、以降の説明においては、Ｆ／Ｆ回路９１２から出力される信号１００１を、遅延信号と呼称する。
【０１００】
また、保持器９１３は、上記のＦＳ検出信号１１２が入力された場合、上記のＰｒｅａｍｂｌｅ有効期間指示信号７５２がハイレベルを呈する間、ＦＳ検出信号１１２をホールドする。以降の説明においては、保持器９１３から出力される信号１０１０を、ホールド信号と呼称する。
【０１０１】
また、ＯＲ回路９１４は、ＦＳ検出信号１１２及びホールド信号１０１０に対してＯＲ演算を施す。ＡＮＤ回路９１６は、Ｐｒｅａｍｂｌｅ有効期間指示信号７５２及び遅延信号１００１に対してＯＲ演算を施す。ＮＯＴ回路９１８は、ＯＲ回路９１４の出力信号１０１１を反転する。ＡＮＤ回路９１７は、ＡＮＤ回路９１６の出力信号１００２及びＮＯＴ回路９１８の出力信号１０１２に対してＡＮＤ演算を施す。ＯＲ回路９１５は、ＦＳ検出信号１１２及びＡＮＤ回路９１７の出力信号１０２０に対してＯＲ演算を施し、その演算結果を上記のＦＳ検出信号１７２として出力する。
【０１０２】
動作において、上記のＡｃｑｕｉｓｉｔｉｏｎ回路２２がＦＳ検出に失敗し、以てＦＳ検出信号１１２がＣＳ／ＦＳ検出判定部９１へ入力されない場合、図１６に示す如く、ホールド信号１０１０及びＯＲ回路９１４の出力信号１０１１は、ローレベルを維持する。従って、ＮＯＴ回路９１８の出力信号１０１２は、ハイレベルを維持する。
【０１０３】
一方、比較器９１１は、カウンタ値７５１が受信終了タイミングＮＰ１＿ｅｄ＿ｂｆ＝"１８８[ｓｙｍｂｏｌ]"と一致すると、比較結果信号１０００を、１シンボル時間だけハイレベルとする。この比較結果信号１０００は、Ｆ／Ｆ回路９１２により１クロック分だけ遅延される。
【０１０４】
この時、Ｆ／Ｆ回路９１２から出力された遅延信号１００１、及びＰｒｅａｍｂｌｅ有効期間指示信号７５２が共にハイレベルを呈するため、ＡＮＤ回路９１６の出力信号１００２はハイレベルとなる。また、ＮＯＴ回路９１８の出力信号１０１２がハイレベルを呈するため、ＡＮＤ回路９１７の出力信号１０２０はハイレベルとなる。
【０１０５】
従って、ＯＲ回路９１５から出力されるＦＳ検出信号１７２は、受信終了タイミングＮＰ１＿ｅｄ＿ｂｆでハイレベルとなり、以てＦＳ検出信号１１２がリカバリされる。
【０１０６】
また、Ａｃｑｕｉｓｉｔｉｏｎ回路２２がＦＳ検出に成功し、以てＦＳ検出信号１１２がＣＳ／ＦＳ検出判定部９１へ入力された場合、図１７に示す如く、ホールド信号１０１０及びＯＲ回路９１４の出力信号１０１１は、ハイレベルとなる。従って、ＮＯＴ回路９１８の出力信号１０１２は、ローレベルとなる。
【０１０７】
一方、比較器９１１は、カウンタ値７５１が受信終了タイミングＮＰ１＿ｅｄ＿ｂｆ＝"１８８[ｓｙｍｂｏｌ]"と一致すると、比較結果信号１０００を、１シンボル時間だけハイレベルとする。この比較結果信号１０００は、Ｆ／Ｆ回路９１２により１クロック分だけ遅延される。
【０１０８】
この時、Ｆ／Ｆ回路９１２から出力された遅延信号１００１、及びＰｒｅａｍｂｌｅ有効期間指示信号７５２が共にハイレベルを呈するため、ＡＮＤ回路９１６の出力信号１００２はハイレベルとなる。一方、ＮＯＴ回路９１８の出力信号１０１２がローレベルを呈するため、ＡＮＤ回路９１７の出力信号１０２０はローレベルとなる。
【０１０９】
従って、ＯＲ回路９１５から出力されるＦＳ検出信号１７２は、ＦＳ検出信号１１２そのものである。
【０１１０】
[ＡＧＣ回路２３]
次に、ＡＧＣ回路２３の構成例及び動作例を、図１８及び図１９を参照して説明する。
【０１１１】
図１８に示すように、ＡＧＣ回路２３は、電力推定部３１と、推定値保持部３２と、選択部３３と、参照電力値保持部３４と、比較器３５と、変換器(デコーダ)３６と、制御部３７とを含む。
【０１１２】
この内、電力推定部３１は、制御部３７からの推定許可信号２０１がイネーブルに設定されている間、プリアンブル１の受信電力を測定し、測定した受信電力に基づき、フレーム(プリアンブル２以降)の受信電力を推定する。電力推定部３１は、当該推定により得たＡＧＣ推定値２０５を出力する。
【０１１３】
また、推定値保持部３２は、制御部３７からの保持許可信号２０４がイネーブルに設定された場合、電力推定部３１から出力されたＡＧＣ推定値２０５を保持し、ＡＧＣ保持値２０６として出力する。
【０１１４】
また、選択部３３は、制御部３７からの選択信号２０３に応じて、ＡＧＣ推定値２０５又はＡＧＣ保持値２０６を択一的に出力する。図１８の例では、選択部３３は、選択信号２０３がハイレベルを呈する場合にＡＧＣ推定値２０５を出力し、選択信号２０３がローレベルを呈する場合にはＡＧＣ保持値２０６を出力する。
【０１１５】
また、比較器３５は、制御部３７からの比較許可信号２０２がイネーブルに設定された場合、選択部３３の出力値と、参照電力値保持部３４に保持される参照電力値とを比較し、その比較結果に基づきＶＧＡ１５に設定すべきゲイン調整量を決定する。
【０１１６】
また、変換器(デコーダ)３６は、比較器により決定されたゲイン調整量をＶＧＡ設定信号１０３に変換し、ＶＧＡ１５に与える。
【０１１７】
さらに、制御部３７は、全体制御部２８からのＡＧＣ動作許可信号１２０がイネーブルに設定された場合、推定許可信号２０１、比較許可信号２０２、及び保持許可信号２０４をイネーブルに設定するか、或いはＡＧＣ回路２３の初期化処理を実行する。ここで、初期化処理とは、ＶＧＡ１５のゲイン調整量をフルゲインに設定する処理のことである。また、制御部３７は、Ｂｕｒｓｔフレーム受信タイミング推定部２９からのＢｕｒｓｔフレーム検出失敗信号１７３の受信をトリガとして、選択信号２０３をローレベルからハイレベルに切り替え、以てＡＧＣ推定値の引継処理を実行する。
【０１１８】
動作においては、図１９に示すように、制御部３７は、ＡＧＣ動作許可信号１２０がイネーブルに設定されると、推定許可信号２０１と、比較許可信号２０２及び保持許可信号２０４とを順次且つ排他的にイネーブルに設定する。
【０１１９】
これにより、電力推定部３１から出力されたＡＧＣ推定値２０５が、推定値保持部３２で保持されることとなる。また、比較器３５は、ＡＧＣ推定値２０５を用いてゲイン調整量を決定する。
【０１２０】
次いで、ＡＧＣ動作許可信号１２０がイネーブルに設定されると、制御部３７は、初期化処理を実行する。例えば、制御部３７は、ＡＧＣ動作許可信号１２０がイネーブルに設定された回数を計数し、奇数回目はＡＧＣ処理、偶数回目は初期化処理といった具合に実行する処理を交互に切り替える。具体的には、制御部３７は、比較許可信号２０２をイネーブルに設定する。ここで、比較器３５は、制御部３７と同様の論理で動作するものとし、比較許可信号２０２がイネーブルに設定される度毎に、通常のゲイン調整量を設定する処理と、フルゲインに設定する処理とを交互に切り替えて実行する。なお、ＡＧＣ動作許可信号１２０及び比較許可信号２０２をそれぞれ２ビットで構成し、以てイネーブル又はディセーブルと、初期化処理及びフルゲイン設定処理とを個別に指示できるようにしても良い。
【０１２１】
また、制御部３７は、Ｂｕｒｓｔフレーム検出失敗信号１７３を受信した場合、選択信号２０３をローレベルからハイレベルに切り替ると共に、比較許可信号２０２をイネーブルに設定する。これにより、ＡＧＣ保持値２０６を用いて、ＶＧＡ１５のゲインが調整されることとなる。
【０１２２】
[ＡＦＣ回路２４]
次に、ＡＦＣ回路２４の構成例及び動作例を、図２０及び図２１を参照して説明する。
【０１２３】
図２０に示すように、ＡＦＣ回路２４は、周波数誤差推定部４１と、推定値保持部４２と、選択部４３と、補正部４４と、制御部４５とを含む。
【０１２４】
この内、周波数誤差推定部４１は、制御部４５からの推定許可信号３０１がイネーブルに設定されている間、プリアンブル１を用いて送受信機間における周波数誤差を推定する。周波数誤差推定部４１から出力されたＡＦＣ推定値３０５は、推定値保持部４２及び選択部４３に入力される。
【０１２５】
また、推定値保持部４２は、制御部４５からの保持許可信号３０４がイネーブルに設定された場合、ＡＦＣ推定値３０５を保持する。
【０１２６】
また、選択部４３は、制御部４５からの選択信号３０３に応じて、ＡＦＣ推定値３０５、又は推定値保持部４２で保持されるＡＦＣ保持値１６３を択一的に出力する。図２０の例では、選択部４３は、選択信号３０３がローレベルを呈する場合にＡＦＣ推定値３０５を出力し、選択信号３０３がハイレベルを呈する場合にはＡＦＣ保持値１６３を出力する。
【０１２７】
また、補正部４４は、制御部４５からの補正許可信号３０２がイネーブルに設定された場合、選択部４３の出力値に基づきフレームに含まれる周波数誤差を補正する。
【０１２８】
さらに、制御部４５は、全体制御部２８からのＡＦＣ動作許可信号１３０がイネーブルに設定された場合、推定許可信号３０１、補正許可信号３０２、及び保持許可信号３０４をイネーブルに設定する。また、制御部３７は、Ｂｕｒｓｔフレーム受信タイミング推定部２９からのＢｕｒｓｔフレーム検出失敗信号１７４の受信をトリガとして、選択信号３０３をローレベルからハイレベルに切り替え、以てＡＦＣ推定値の引継処理を実行する。
【０１２９】
動作においては、図２１に示すように、制御部４５は、ＡＦＣ動作許可信号１３０がイネーブルに設定されると、一定期間に亘って推定許可信号３０１をイネーブルに設定した後、残りの期間に亘って補正許可信号３０２をイネーブルに設定する。また、制御部４５は、推定許可信号３０１をディセーブルに設定した後、保持許可信号３０４をイネーブルに設定する。
【０１３０】
これにより、周波数誤差推定部４１から出力されたＡＦＣ推定値３０５が、推定値保持部４２で保持されることとなる。また、補正部４４は、ＡＦＣ推定値３０５を用いてＦｒａｍｅ１に含まれる周波数誤差を補正する。
【０１３１】
また、制御部４５は、Ｂｕｒｓｔフレーム検出失敗信号１７４を受信した場合、選択信号３０３をローレベルからハイレベルに切り替ると共に、補正許可信号３０２をイネーブルに設定する。これにより、ＡＦＣ保持値１６３を用いて、Ｆｒａｍｅ２に含まれる周波数誤差が補正されることとなる。
【０１３２】
[フレーム復調部２７]
最後に、フレーム復調部２７の構成例を、図２２を参照して説明する。
【０１３３】
フレーム復調部２７は、Ｔｒａｃｋｉｎｇ回路７１と、復調軟判定回路７２と、Ｄｅ−ｉｎｔｅｌｅａｖｅ回路７３と、Ｖｉｔｅｒｂｉ復号回路７４と、Ｄｅ−Ｓｃｒａｍｂｌｅ回路７５と、Ｒｅｅｄ−Ｓｏｌｏｍｏｎ誤り訂正回路７６と、エラー検出回路７７と、フレーム解析部７８とを含む。
【０１３４】
この内、Ｔｒａｃｋｉｎｇ回路７１は、ＡＦＣ回路２４で除去し切れなかった残留周波数誤差や、局部発振器で発生する位相雑音等の位相歪みの補正を行う。
【０１３５】
また、復調軟判定回路７２は、フレーム解析部７８から指示されたＰａｙｌｏａｄの復調方式(ＱＰＳＫ(Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ)や、１６ＱＡＭ(１６−ｐｏｓｉｔｉｏｎ Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ)等)に則して、Ｔｒａｃｋｉｎｇ回路７１により位相及び周波数補正が行われた信号に対するデマッピング処理(復調処理)を実行する。
【０１３６】
また、Ｄｅ−ｉｎｔｅｌｅａｖｅ回路７３は、フレーム解析部７８から指示されたＰａｙｌｏａｄのインタリーブパラメータ(幅や深さ等)に基づき、復調軟判定回路７２から出力された信号に対するデインタリーブ処理を実行する。
【０１３７】
また、Ｖｉｔｅｒｂｉ復号回路７４は、フレーム解析部７８から指示されたＰａｙｌｏａｄの畳み込み符号に係るパラメータ(符号化率や拘束長等)に基づき、Ｄｅ−ｉｎｔｅｌｅａｖｅ回路７３から出力された信号に対する誤り訂正処理を実行する。
【０１３８】
また、Ｖｉｔｅｒｂｉ復号回路７４から出力された信号は、Ｄｅ−Ｓｃｒａｍｂｌｅ回路７５で、送信機によって施されたスクランブルが解除される。そして、Ｄｅ−Ｓｃｒａｍｂｌｅ回路７５から出力された信号は、Ｒｅｅｄ−Ｓｏｌｏｍｏｎ誤り訂正回路７６で、リード・ソロモン符号に基づく誤り訂正処理が施される。
【０１３９】
また、エラー検出回路７７は、ＣＲＣ多項式等によるＨＣＳ(Ｈｅａｄｅｒ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ)を行い、フレーム解析部７８に対して、エラーを検出したフレームの廃棄を指示する。
【０１４０】
さらに、フレーム解析部７８は、フレームを解析し、以て上記の復調方式、インタリーブパラメータ、畳み込み符号に係るパラメータ、ペイロード長１６１、及びプリアンブル種別１６２を得る。また、フレーム解析部７８は、ペイロード長１６１を、全体制御部２８及びＢｕｒｓｔフレーム受信タイミング推定部２９に与える。さらに、フレーム解析部７８は、プリアンブル種別１６２を、Ｂｕｒｓｔフレーム受信タイミング推定部２９に与える。
【０１４１】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【０１４２】
１  受信機
１０  ＲＦ部
１１  ＢＰＦ
１２  ＬＮＡ
１３  直交検波回路
１４, １４＿１, １４＿２  ＬＰＦ
１５, １５＿１, １５＿２  ＶＧＡ
２０  ＢＢ部
２１, ２１＿１, ２１＿２  ＡＤＣ
２２  Ａｃｑｕｉｓｉｔｉｏｎ回路
２３  ＡＧＣ回路
２４  ＡＦＣ回路
２５  ＦＦＴ回路
２６  ＥＱ
２７  フレーム復調部
２８  全体制御部
２９  Ｂｕｒｓｔフレーム受信タイミング推定部
３１  電力推定部
３２, ４２  推定値保持部
３３, ４３  選択部
３４  参照電力値保持部
３５  比較器
３６  変換器
３７, ４５, ９４  制御部
４１  周波数誤差推定部
４４  補正部
７１  Ｔｒａｃｋｉｎｇ回路
７２  復調軟判定回路
７３  Ｄｅ−ｉｎｔｅｌｅａｖｅ回路
７４  Ｖｉｔｅｒｂｉ復号回路
７５  Ｄｅ−Ｓｃｒａｍｂｌｅ回路
７６  Ｒｅｅｄ−Ｓｏｌｏｍｏｎ誤り訂正回路
７７  エラー検出回路
７８  フレーム解析部
９１  ＣＳ／ＦＳ検出判定部
９２  受信タイミング演算部
９３  シンボルカウンタ
９５  Ｐｒｅａｍｂｌｅ有効期間指示部
１０１  ベースバンド信号
１０２  デジタル信号
１０３  ＶＧＡ設定信号
１１１, １７１  ＣＳ検出信号
１１２, １７２  ＦＳ検出信号
１２０  ＡＧＣ動作許可信号
１３０  ＡＦＣ動作許可信号
１４０  ＦＦＴ動作許可信号
１５０  ＥＱ動作許可信号
１６０  フレーム復調許可信号
１６１  ペイロード長
１６２  プリアンブル種別
１６３  ＡＦＣ保持値
１７３, １７４  Ｂｕｒｓｔフレーム検出失敗信号
２０１, ３０１  推定許可信号
２０２  比較許可信号
２０３, ３０３  選択信号
２０４, ３０４  保持許可信号
２０５  ＡＧＣ推定値
２０６  ＡＧＣ保持値
３０２  補正許可信号
３０５  ＡＦＣ推定値
７０１  演算許可信号
７０２  カウント許可信号
７５０  演算結果信号
７５１  カウンタ値
７５２  Ｐｒｅａｍｂｌｅ有効期間指示信号
９１１  比較器
９１２  Ｆ／Ｆ回路
９１３  保持器
９１４, ９１５  ＯＲ回路
９１６, ９１７  ＡＮＤ回路
９１８  ＮＯＴ回路
１０００  比較結果信号
１００１  遅延信号
１００２, １０１１, １０１２, １０２０  出力信号
１０１０  ホールド信号
２０００  クロック
【図１】
2011199480.tif 000008
【図２】
2011199480.tif 000009
【図３】
2011199480.tif 000010
【図４】
2011199480.tif 000011
【図５】
2011199480.tif 000012
【図６】
2011199480.tif 000013
【図７】
2011199480.tif 000014
【図８】
2011199480.tif 000015
【図９】
2011199480.tif 000016
【図１０】
2011199480.tif 000017
【図１１】
2011199480.tif 000018
【図１２】
2011199480.tif 000019
【図１３】
2011199480.tif 000020
【図１４】
2011199480.tif 000021
【図１５】
2011199480.tif 000022
【図１６】
2011199480.tif 000023
【図１７】
2011199480.tif 000024
【図１８】
2011199480.tif 000025
【図１９】
2011199480.tif 000026
【図２０】
2011199480.tif 000027
【図２１】
2011199480.tif 000028
【図２２】
2011199480.tif 000029
【図２３】
2011199480.tif 000030
【図２４】
2011199480.tif 000031
【図２５】
2011199480.tif 000032
【図２６】
2011199480.tif 000033
【図２７】
2011199480.tif 000034