(57)【要約】【課題】半田接続することなく波形測定が可能な半導体装置の試験方法を提供する。【解決手段】半導体装置Ｗと接続されたコンタクトリング４０の接点４１と、パフォーマンスボード３１の端子とが対向接続した状態で半導体装置の試験を行う半導体試験装置を用いた半導体装置の試験方法であって、  前記コンタクトリングよりも外側にはみ出した外側領域９２と、前記コンタクトリングの前記接点と対向する第１の端子９３及び前記パフォーマンスボードの前記端子と対向する第２の端子９４を各々両面に有し、前記第１の端子及び前記第２の端子に接続された測定用端子９６を前記外側領域内に有する測定用基板９０を用意する工程と、  該測定用基板を、前記コンタクトリングと前記パフォーマンスボードとの間に挟んで配置し、前記測定用端子を用いて前記半導体装置の測定試験を行う工程と、を含む。【選択図】図５
2011220859.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と電気的に接続されたコンタクトリングの接点と、テストヘッドの前記コンタクトリングの対向面に設けられたパフォーマンスボードの端子とが対向接続した状態で半導体装置の試験を行う半導体試験装置を用いた半導体装置の試験方法であって、
前記コンタクトリングよりも外側にはみ出した外側領域と、前記コンタクトリングの前記接点と対向する第１の端子及び前記パフォーマンスボードの前記端子と対向する第２の端子を各々両面に有し、表裏で同じ位置にある前記第１の端子及び前記第２の端子に接続された測定用端子を前記外側領域内に有する測定用基板を用意する工程と、
該測定用基板を、前記コンタクトリングと前記パフォーマンスボードとの間に、前記第１の端子が前記コンタクトリングの前記接点に接触し、前記第２の端子が前記パフォーマンスボードの前記端子に接触するように挟んで配置し、前記測定用端子を用いて前記半導体装置の測定試験を行う工程と、を含むことを特徴とする半導体装置の試験方法。
【請求項２】
前記測定用端子は、接続された前記第１の端子及び前記第２の端子に対して、半径方向外側に配置されたことを特徴とする請求項１に記載の半導体装置の試験方法。
【請求項３】
前記測定用基板は絶縁材料から構成され、前記第１の端子と前記第２の端子とを接続する配線は、前記外側領域以外では前記測定用基板の表面に露出されない内層配線であることを特徴とする請求項１又は２に記載の半導体装置の試験方法。
【請求項４】
前記内層配線は、前記外周領域内に切断可能な露出配線パターンを有することを特徴とする請求項３に記載の半導体装置の試験方法。
【請求項５】
前記測定試験は、前記露出配線パターンを切断し、切断箇所に抵抗を直列接続した状態で行われることを特徴とする請求項４に記載の半導体装置の試験方法。
【請求項６】
前記測定用基板の厚さは、１ｍｍ以下であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の試験方法。
【請求項７】
前記測定試験は、前記半導体装置のデバッグを行うための試験であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の試験方法。
【請求項８】
前記測定用基板は、前記コンタクトリングの一部の所定領域に対応して扇形に形成され、
前記測定試験は、前記半導体装置の前記所定領域について行われることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置の試験方法。
【請求項９】
前記半導体装置は、半導体ウェハーであり、
前記コンタクトリングの前記半導体ウェハー側の接点は、前記半導体ウェハーに接続されたプローブカードと接続され、
前記テストヘッドが前記半導体ウェハーに覆い被さった状態で前記測定試験が行われることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の試験方法。
【請求項１０】
前記半導体装置は、パッケージングされた半導体集積回路であり、
前記コンタクトリングの前記半導体集積回路側の接点は、前記半導体集積回路が挿入接続されたソケット基板の端子に接続され、
前記テストヘッドが前記半導体集積回路を下から支持した状態で前記測定試験が行われることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験方法に関し、特に、半導体装置と電気的に接続されたコンタクトリングの接点と、コンタクトリングの対向面に設けられたパフォーマンスボードの端子とが対向接続した状態で半導体装置の試験を行う半導体試験装置を用いた半導体装置の試験方法に関する。
【背景技術】
【０００２】
従来から、半導体ウェハー等の半導体装置をデバッグするため、半導体ウェハー上にテストヘッドが覆い被さるようにオーバーハングした状態で半導体装置の検査を行う半導体試験装置を用いた半導体装置の試験方法が知られている。
【０００３】
かかる半導体試験装置を用いた半導体装置の試験方法においては、テストヘッドの下面に設けられたパフォーマンスボードと呼ばれる複雑に配線された基板に検査用の引き出し配線を半田付けし、電圧・電流波形の確認を行っている。しかしながら、パフォーマンスボードには大量の配線がなされており、１端子の波形を確認するにも、配線準備に多大な苦労と手間が必要である。そのため、実際のデバッグでは、測定対象となる端子を限定し、１０本程度の配線を接続して確認作業を行っていた。
【０００４】
また、パフォーマンスボードは、半導体ウェハーにプローブが接続されるプローブカード、プローブカードに接続されるコンタクトリングを介して半導体ウェハーに電気的に接続されるが、直接接続されるコンタクトリングの接点には、ポゴピンと呼ばれる先端がバネで伸縮する可動型プローブピンが用いられている。かかるポゴピンは、数年使用すると劣化が進み、接点の抵抗が増大する傾向がある。検査を行う上で、接点の抵抗値がどの程度増大すると、測定結果がどのように変化するかを知る必要があるが、ポゴピンの本数は数百本と多いため、抵抗増大の確認は極めて困難である。特に、抵抗が増大している場合、測定値が悪くなるので、歩留まりを低下させながら量産しているおそれもある。
【０００５】
更に、パフォーマンスボードは、基板の上側から下側に、基板の外側に導線を配置して配線を行っている場合が多く、このようなパフォーマンスボードの場合には、混み合っている導線を外してデバッグ用の回路を追加する必要がある。これには、大変な苦労と手間を要するとともに、目的以外の箇所で配線が切断してしまう等の不具合を発生させるおそれもある。
【０００６】
そこで、類似した問題を解決すべく、テストヘッドの内部に、パフォーマンスボードに設けた回路に電気接続された複数の信号入力端子を入力とする選択回路を設け、選択回路で選択された信号入力端子の測定結果を、テストヘッドの外部に設けたモニタ端子に出力するようにした半導体試験装置が提案されている（例えば、特許文献１参照）。特許文献１に記載の半導体装置においては、ＩＣソケットにＩＣチップを封止したＩＣを挿入し、測定信号をオシロスコープで検出する場合に、テストヘッドとウェハープローバ装置との間に微細な隙間しか無く、オシロスコープの検出針を挿入することが困難であることから、テストヘッドの配線の一部を切断してオシロスコープまで引き込む作業の複雑さを解消することを目的としている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−４３３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の特許文献１に記載の構成では、半導体試験装置に選択回路や外部端子を設ける必要があり、半導体試験装置が複雑かつ高価になるとともに、装置サイズが増加してしまうという問題があった。特に、信号入力端子の数が多くなった場合には、半導体試験装置の内部が複雑化、大型化し、その影響が大きく出てしまうという問題があった。
【０００９】
また、特許文献１は、半導体試験装置に関する発明であるため、半導体試験装置を用いるユーザにとっては、そのような高価な半導体試験装置を購入する必要があり、半導体装置のコスト増に繋がるという問題があった。更に、そのような構成の半導体試験装置を購入していない場合には、選択回路等は外付けとなるので、結局半田付け等の配線の煩雑さは何ら解消できないという問題があった。
【００１０】
そこで、本発明は、半田で配線を接続することなく波形測定を行うことができるとともに、抵抗増大を想定したデバッグや、回路挿入検査が容易な半導体装置の試験方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、第１の発明に係る半導体装置（Ｗ、Ｐ）の試験方法は、半導体装置（Ｗ、Ｐ）と電気的に接続されたコンタクトリング（４０）の接点（４１）と、テストヘッド（２０）の前記コンタクトリング（４０）の対向面に設けられたパフォーマンスボード（３０、３１）の端子とが対向接続した状態で半導体装置（Ｗ、Ｐ）の試験を行う半導体試験装置を用いた半導体装置（Ｗ、Ｐ）の試験方法であって、
前記コンタクトリング（４０）よりも外側にはみ出した外側領域（８２、９２、１０２、１１２）と、前記コンタクトリング（４０）の前記接点（４１）と対向する第１の端子（８３、９３、１０３、１１３）及び前記パフォーマンスボード（３０、３１）の前記端子と対向する第２の端子（８４、９４、１０４、１１４）を各々両面に有し、表裏で同じ位置にある前記第１の端子（８３、９３、１０３、１１３）及び前記第２の端子（８４、９４、１０４、１１４）に接続された測定用端子（８６、９６、１０６、１１６）を前記外側領域（８２、９２、１０２、１１２）内に有する測定用基板（８０、９０、１００、１１０）を用意する工程と、
該測定用基板（８０、９０、１００、１１０）を、前記コンタクトリング（４０）と前記パフォーマンスボード（３０、３１）との間に、前記第１の端子（８３、９３、１０３、１１３）が前記コンタクトリング（４０）の前記接点（４１）に接触し、前記第２の端子（８４、９４、１０４、１１４）が前記パフォーマンスボード（３０、３１）の前記端子に接触するように挟んで配置し、前記測定用端子（８６、９６、１０６、１１６）を用いて前記半導体装置（Ｗ、Ｐ）の測定試験を行う工程と、を含むことを特徴とする。
【００１２】
これにより、コンタクトリングより外側に設けられた測定用端子を用いて、半田付けを行うことなく波形確認等の測定を行うことができ、容易に試験を行うことができる。
【００１３】
第２の発明は、第１の発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定用端子（８６、９６、１０６、１１６）は、接続された前記第１の端子（８３、９３、１０３、１１３）及び前記第２の端子（８４、９４、１０４、１１４）に対して、半径方向外側に配置されたことを特徴とする。
【００１４】
これにより、コンタクトリングの接点及びパフォーマンスボードの端子と同じ配置関係を保って外側に測定用端子を配置することができ、測定の対象となる接点及び端子を容易に認識することができる。
【００１５】
第３の発明は、第１又は第２の発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定用基板（８０、９０、１００、１１０）は絶縁材料から構成され、前記第１の端子（８３、９３、１０３、１１３）と前記第２の端子（８４、９４、１０４、１１４）とを接続する配線は、前記外側領域（８２、９２、１０２、１１２）以外では前記測定用基板（８０、９０、１００、１１０）の表面に露出されない内層配線（８５、９５）であることを特徴とする。
【００１６】
これにより、測定用基板の外部での短絡等のおそれを無くすことができるとともに、測定用基板内に配線を整然と配置することができ、測定基板内での電気接続的トラブルの発生を防止することができる。
【００１７】
第４の発明は、第３の発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記内層配線（８５、９５）は、前記外側領域（８２、９２、１０２、１１２）内に切断可能な露出配線パターン（８７、９７、１０７、１１７）を有することを特徴とする。
【００１８】
これにより、内層配線に外付けの回路等を接続して試験を行うことが容易に可能となり、複雑な試験を配線の煩雑さ無く行うことができる。
【００１９】
第５の発明は、第４の発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定試験は、前記露出配線パターン（８７、９７、１０７、１１７）を切断し、切断箇所に抵抗を直列接続した状態で行われることを特徴とする。
【００２０】
これにより、経年劣化により抵抗増大のおそれがあるコンタクトリングの接点について、抵抗が増大した状態を想定して試験を行うことができ、より信頼性の高い試験を行うことができる。
【００２１】
第６の発明は、第１〜５のいずれかの発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定用基板（８０、９０、１００、１１０）の厚さは、１ｍｍ以下であることを特徴とする。
【００２２】
これにより、コンタクトリングの押圧力を、容易にパフォーマンスボードに伝達することができ、良好な電気的接続を保つことができる。
【００２３】
第７の発明は、第１〜６のいずれかの発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定試験は、前記半導体装置（Ｗ、Ｐ）のデバッグを行うための試験であることを特徴とする。
【００２４】
第８の発明は、第１〜７のいずれかの発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記測定用基板（８０、９０、１００、１１０）は、前記コンタクトリング（４０）の一部の所定領域に対応して扇形に形成され、
前記測定試験は、前記半導体装置（Ｗ、Ｐ）の前記所定領域について行われることを特徴とする。
【００２５】
これにより、省スペースで簡素な構成の測定用基板を用いて、重要な部分について優先的に試験を行うことができる。また、複数回、位置を変えて試験を繰り返すことで、半導体装置の全領域について試験を行うこともできる。
【００２６】
第９の発明は、第１〜８のいずれかの発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記半導体装置（Ｗ、Ｐ）は、半導体ウェハー（Ｗ）であり、
前記コンタクトリング（４０）の前記半導体ウェハー（Ｗ）側の接点は、前記半導体ウェハー（Ｗ）に接続されたプローブカード（５０）と接続され、
前記テストヘッド（２０）が前記半導体ウェハー（Ｗ）に覆い被さった状態で前記測定試験が行われることを特徴とする。
【００２７】
これにより、複雑な配線を有するパフォーマンスボードを有するオーバーハング型の半導体試験装置を用いる場合であっても、煩雑な半田付けを行うことなく試験を行うことができ、検査を迅速かつ容易に行うことができる。
【００２８】
第１０の発明は、第１〜８のいずれかの発明に係る半導体装置（Ｗ、Ｐ）の試験方法において、
前記半導体装置（Ｗ、Ｐ）は、パッケージングされた半導体集積回路（Ｐ）であり、
前記コンタクトリング（４０）の前記半導体集積回路（Ｐ）側の接点（４１）は、前記半導体集積回路（Ｐ）が挿入接続されたソケット基板（１２０）の端子に接続され、
前記テストヘッド（２０）が前記半導体集積回路（Ｐ）を下から支持した状態で前記測定試験が行われることを特徴とする。
【００２９】
これにより、製品化した半導体チップの試験も、半田付けを行わずに、容易かつ迅速に行うことができる。
【００３０】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
【発明の効果】
【００３１】
本発明によれば、一般的な半導体試験装置を用いながらも、配線引き出しのための半田付けを行うことなく、容易かつ迅速に半導体装置の試験を行うことができる。
【図面の簡単な説明】
【００３２】
【図１】本実施形態に係る半導体装置の試験方法に用いる半導体試験装置の一例を示した図である。
【図２】本実施形態に係る半導体装置の試験方法の一態様を説明する図である。図２（Ａ）は、測定用基板８０を用いた半導体装置の試験方法の基本的考え方を示す図である。図２（Ｂ）は、コンタクトリング４０のポゴピン４１の拡大図である。
【図３】図２（Ａ）に示した測定用基板８０の断面構成の一例を示した拡大図である。
【図４】図３とは異なる態様の測定用基板９０の断面構成の一例を示した図である。
【図５】図４に示した測定用基板９０の平面構成の一例と、半導体装置の試験を行っている状態を示した図である。図５（Ａ）は、測定用基板９０の平面構成の一例を示した図である。図５（Ｂ）は、半導体ウェハーＷの試験を行っている状態の一例を示した図である。
【図６】図５（Ａ）に示した測定用基板９０の部分拡大図である。図６（Ａ）は、測定用基板９０の一部の平面構成を示した部分拡大透過図である。図６（Ｂ）は、露出部９９内の平面構成の一例を示した部分拡大図である。
【図７】図２〜図６とは異なる態様の測定用基板１００を用いた本実施形態に係る半導体装置の試験方法の一例を示した図である。
【図８】図２〜図７と異なる態様の測定用基板１１０の断面構成の一例を示した図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００３４】
図１は、本発明の実施形態に係る半導体装置の試験方法に用いられる半導体試験装置の一例を示した図である。本実施形態に係る半導体装置の試験方法においては、従来から公知の一般的な半導体試験装置を用いることができる。半導体試験装置は、試験装置本体部１０と、テストヘッド２０と、パフォーマンスボード３０と、プローバ装置７０とを備える。プローバ装置７０は、コンタクトリング４０と、プローブカード５０と、ステージ６０とを備える。ステージ６０の上には、半導体ウェハーＷが載置されている。また、テストヘッド２０は、下面にポゴピン２１を有し、コンタクトリング４０は、上面にポゴピン４１、下面にポゴピン４２を備える。更に、プローブカード５０は、プローブ５１を備える。
【００３５】
試験装置本体部１０は、半導体装置の電気的特性を試験するために、試験条件を設定し、設定した試験条件に応じた電気信号を出力する手段である。
【００３６】
テストヘッド２０は、パフォーマンスボード３０と、試験装置本体部１０の電気的接続を行うインターフェース手段である。テスタヘッド２０は、下面に多数のポゴピン２１を備え、パフォーマンスボード３０との電気的接続が可能となっている。
【００３７】
パフォーマンスボード３０は、試験装置本体部１０のテスタ性能を正確に伝送する役割を果たし、種々の回路が搭載される。パフォーマンスボード３０は、テストヘッド２０側の面上には、ポゴピン２１に対応した位置に端子を有する（図示せず）。また、パフォーマンスボード３０のコンタクトリング４０側の面上には、コンタクトリング４０の上面のポゴピン４１に対応した位置に端子を有する（図示せず）。
【００３８】
コンタクトリング４０は、プローバ装置７０の外部のパフォーマンスボード３０と、内部のプローブカード５０との電気的接続を行う手段である。コンタクトリング４０の上面のポゴピン４１は、パフォーマンスボード３０の下面の端子と接触し、下面のポゴピン４２は、プローブカード５０の上面の端子と接触し、パフォーマンスボード３０とプローブカード５０の平面的に同位置にある端子同士の電気的接続を行う。
【００３９】
プローブカード５０は、半導体ウェハーＷの電気的特性の試験のために、半導体ウェハーＷ上の電極と電気的接続を行う手段である。プローブカード５０は、下面に針状のプローブ５１を備え、測定対象となる電極にプローブ５１を押圧して接触することにより、半導体ウェハーＷに形成された半導体チップ（図示せず）との電気的接続を図る。また、プローブカード５０の上面には、コンタクトリング４０のポゴピン４２に対応した位置に端子が設けられ、コンタクトリング４１との電気的接続が可能に構成されている。
【００４０】
ステージ６０は、半導体ウェハーＷが載置され、半導体ウェハーＷを下方から支持するための支持手段である。ステージ６０上に半導体ウェハー６０が固定支持され、半導体ウェハーＷの電気的特性が試験される。
【００４１】
試験装置本体部１０は、テストヘッド２０がポゴピン２１を介してパフォーマンスボード３０を押圧し、パフォーマンスボード３０の端子、コンタクトリング４０のポゴピン４１、４２及びプローブカード５０のプローブ５１を介して半導体ウェハーＷの電極との電気的接続が行われる。図1に示す矢印の配線経路で、半導体ウェハーＷに測定用の電気信号が供給されることになる。
【００４２】
かかる半導体試験装置を用いて、測定信号の波形を観察する場合には、上述の配線経路のいずれかから電気信号を取り出してオシロスコープに接続する必要があり、そのための配線に多大な労力を要する。そこで、本実施形態に係る半導体装置の試験方法においては、測定用基板を用いることにより、かかる問題を解決する。
【００４３】
図２は、本実施形態に係る半導体装置の試験方法の一態様を説明するための図である。なお、図２において、図１と同様の構成要素については、同一の参照符号を付し、その説明を省略する。
【００４４】
図２（Ａ）は、測定用基板８０を用いた本実施形態に係る半導体装置の試験方法の基本的考え方を示す図である。図２（Ａ）において、パフォーマンスボード３０と、コンタクトリング４０との間に、測定用基板８０が挟まれて配置される状態が示されている。測定用基板８０は、コンタクトリン４０よりも大きく、外側にはみ出す外側領域８２を有するように構成されている。また、測定用基板８０の内側領域８１は、コンタクトリング４０のポゴピン４１及びパフォーマンスボード３０の端子に対向するように構成されている。よって、測定用基板８０の内側領域８１が、コンタクトリング４０のポゴピン４１及びパフォーマンスボード３０の端子に対応する端子を両面に備え、測定用基板８０の内部に、両面の端子を接続する配線を、外側領域８２を通るように設ければ、コンタクトリング４０とパフォーマンスボード３０との間から配線を引き出すことができる。
【００４５】
図２（Ｂ）は、コンタクトリング４０のポゴピン４１の拡大図である。ポゴピン４１は、先端がバネで伸縮する可動型プローブであり、接点を構成するピン４１ａと、伸縮機能を有する伸縮部４１ｂとを有する。ピン４１ａの長さは、２〜２．５ｍｍ程度である場合が多いので、これに比して測定用基板８０の厚さを十分薄くしておけば、コンタクトリング４０のポゴピン４１とパフォーマンスボード３０との間に測定用基板８０を挿入しても、コンタクトリング４０とパフォーマンスボード３０との電気的導通には何ら影響を与えない。測定用基板８０は、例えば、厚さ１ｍｍ以下のフィルム状の基板としてもよい。また、例えば、測定用基板８０は、材質的には、フレキシブル基板のような樹脂製の基板であってもよい。
【００４６】
図３は、図２（Ａ）に示した本実施形態に係る測定用基板８０の断面構成の一例を示した拡大断面図である。図３において、本実施形態に係る測定用基板８０は、内側領域８１と外側領域８２とを有する。内側領域８１の内部には、絶縁層８１ａが挿入されている。内側領域８１の両面には、端子８３、８４が形成されている。外側領域８２の上面には、測定用端子８６が形成されている。内側領域８１内の端子８３と端子８４は、測定用基板８０の内側表面を沿うように配置された内層配線８５で、測定用端子８６を経由して接続されている。また、測定用端子８６付近に、内層配線８５の一部が露出した露出配線パターン８７が形成されている。
【００４７】
測定用基板８０の内側領域８１の内部には、絶縁層８１ａが挿入されており、内側領域８１の方が、外側領域８２よりも厚い形状を有している。これは、内側領域８１は、ポゴピン４１とパフォーマンスボード３０の端子に挟まれて押圧力が印加されるため、ある程度の強度を持たせるためである。
【００４８】
内側領域８１の下面には、コンタクトリング４０のポゴピン４１と接触するための端子８３が形成されている。端子８３は、例えば、金で構成されていてもよい。内側領域８１の上面には、パフォーマンスボード３０の端子に接触するための端子８４が設けられている。コンタクトリング４０側の下面の端子８３は、突起型のポゴピン４１が対向接触するため、平面的なパッドで構成されてよい。一方、パフォーマンスボード４０側の端子８４は、ポゴピン４１が押圧されることを想定した平面的なパッドであるので、コンタクト性を向上させるために、ピンの形状に類似したピラミッド型（突起型）の形状を有していてもよい。但し、端子８３へのポゴピン４１の押圧力により、絶縁層８１ａを介して押圧力が上面の端子８４にも伝達されるので、端子８４の形状も平面的なパッドとしてもよい。
【００４９】
端子８３と端子８４は、上面と下面とで、表裏同位置の関係で配置される。つまり、絶縁層８１ａを隔てて、平面的には同じ位置に端子８３と端子８４が形成されている。これは、コンタクトリング４０のポゴピン４１と、パフォーマンスボード３０の端子との対向する位置関係を維持するため、各端子８３、８４を両面の同一法線上に配置して、対向する位置関係を測定用基板８０の両面においても維持したものである。
【００５０】
端子８３、８４は、理解の容易のため、上面と下面に１個ずつ形成されているが、実際には、ポゴピン４１の数に対応させて、複数本形成されていてよい。
【００５１】
内層配線８５は、端子８３、測定用端子８６及び端子８４を電気的に接続するための配線である。つまり、内側領域８１内にある端子８３と端子８４とを接続する配線が、外側に引き出されて外側領域８２を通り、内層配線８５の途中経路に測定用端子８６が形成される。かかる構成により、コンタクトリング４０とパフォーマンスボード３０との間の信号を、容易に測定用端子８６から引き出すことが可能となる。これにより、半田付けを行うことなく測定信号の取り出しが可能となり、オシロスコープ等の測定器を容易に接続し、波形確認や電圧確認を行うことができる。
【００５２】
露出配線パターン８７は、外側領域８２内に設けられた内層配線８５の露出した部分である。これにより、内層配線８５の一部を切断することが可能となる。露出配線パターン８７を切断した場合には、切断箇所に所望の回路又は回路素子を挿入接続することができる。これにより、種々の応用的な試験を行うことができ、多方面から、多様な項目について半導体装置を試験することができる。また、切断箇所に抵抗を直列接続することにより、ポゴピン４１が経年劣化して抵抗値が増加した状態を想定した試験を行うことも可能となる。
【００５３】
なお、図３においては、測定用基板８０の表面と、内層配線８５が略同一線上にあるように示されているが、測定用基板８０の表面は、樹脂等の絶縁材料、又は導電性の低い半導体材料で構成され、その内部に内層配線８５は配置される。よって、内層配線８５は、測定用基板８０の表面には、露出配線パターン８７を除いて露出されない。また、測定用基板８０の厚さは、内側領域８１が１．５ｍｍ以下となるように構成され、より好ましくは１ｍｍ以下に構成される。
【００５４】
図３に示す態様の測定用基板８０を用いた実施形態に係る半導体装置の試験方法によれば、半田付けを行うことなく測定信号を取り出して波形確認を行うことができる。
【００５５】
図４は、図３とは異なる態様の測定用基板９０の断面構成の一例を示した図である。図４において、測定用基板９０は、内側領域９１と、外側領域９２と、端子９３、９４と、内層配線９５と、測定用端子９６と、露出配線パターン９７と、内層配線端子９８とを有する。
【００５６】
図４に示す測定用基板９０は、内側領域９１が外側領域９２よりも隆起しているが、厚さは内側領域９１と外側領域９２が同一である点で、図３に示した測定用基板８０と異なっている。また、内層配線端子９８が新たに追加された点でも、図３に示した測定用基板８０と異なっている。しかしながら、外側領域９２内に配置された測定用端子９６が、内側領域９１内の下面の端子９３及び上面の端子９４と内層配線９５で接続されており、露出配線パターン９７が外側領域９２内に設けられている点は、図３の測定用基板８０と同様である。また、図４においては、より実際の構成に近付けて、内層配線９５が、測定用基板９０の内部を通った配置で示されている。
【００５７】
図４に係る測定基板９０は、対向するパフォーマンスボード４０の外側に何らかの部品が配置されており、外側領域９１が、パフォーマンスボード４０の部品に接触しない状態となることが求められている場合に適している。なお、この点の詳細は後述する。
【００５８】
図４に係る測定基板９０においては、内側領域９１に絶縁層は挿入されず、全体がフレキシブル基板のような樹脂として構成される。このように、図３で示した絶縁層８１ａは、必ずしも必須ではなく、必要に応じて設けることができる。測定基板９０の場合においても、内側領域９１の厚さは、１．５ｍｍ以下、好ましくは１ｍｍ以下であることが好ましい。
【００５９】
図４においては、下面のコンタクトリング４０側の端子９３と、上面のパフォーマンスボード３０側の端子９４が、複数示されている。表裏面で同位置にある端子９３と端子９４とが、各々内層配線９５で接続される構成となっている。図４に示すように、ポゴピン４１の個数が増加しても、個々の対応する端子９３、９４同士を１対１に対応させて接続することができる。
【００６０】
なお、図４においては、下面の端子９３は平面パッドとして構成され、上面の端子９４はピラミッド型の突起パッドとして構成されているが、コンタクト性に問題が無ければ、端子９４も平面パッドとして構成してもよい。
【００６１】
図５は、図４に示した測定用基板９０の平面構成の一例と、測定基板９０を用いて半導体装置の試験を行っている状態を示した図である。
【００６２】
図５（Ａ）は、測定用基板９０の上面の平面構成の一例を示した図である。図５（Ａ）において、測定用基板９０は、全体として円形の平面形状をしており、中央部分に内側領域９１、外周部分に外側領域９２を有している。
【００６３】
内側領域９１は、プローブカード５０の外周の端子と同様の配置で端子９４を有する。端子９４は、半径方向に複数個の端子９４が列をなして配置され、その列が中心を囲んで包囲し、全体として同心円状に端子９４が配置された構成となっている。端子９４の数は、２００〜４００個程度の数百個レベルであってもよい。
【００６４】
なお、内側領域９１の下面は図示されていないが、下面もプローブカード５０の外周の端子と同様の配置で同数の端子９３を有する。
【００６５】
外側領域９２には、測定用端子９６と、露出配線パターン９７と、内層配線端子９８が設けられている。内層配線９５は、測定用基板９０の表面には露出していないので、測定用基板９０の表面を剥がして露出させた露出部９９が設けられ、露出部９９の領域内に測定用端子９６、露出配線パターン９７及び内層配線端子９８が設けられる。
【００６６】
測定用端子９６、露出配線パターン９７及び内層配線端子９８を含む露出部９９は、端子９４の半径方向外側、つまり半径方向において同一方向の同一直線上に配置される。これにより、端子９４から最短距離で測定用端子９６を外周方向に引き出し、内層配線９５の抵抗値を最小限にすることができる。また、端子９４の配置関係をそのまま維持して外側領域９１内に測定用端子９６を配置することができ、どの測定用端子９６がどの端子９４に接続されているかの把握が容易となり、測定対象となる測定用端子９６を容易に把握することができる。
【００６７】
図６は、図５（Ａ）に示した測定用基板９０の部分拡大図である。図６（Ａ）は、測定用基板９０の約１／４ピースの平面構成を示した部分拡大透過図である。図６（Ａ）において、内側領域９１と外側領域９２の関係が示されているが、内側領域９１の端子９４は、半径方向に放射状に延在した内層配線９５により、内層配線端子９８と接続されている。かかる半径方向外側に内層配線９５を引き出す構成により、端子９４と内層配線端子９８とをほぼ最短距離で接続することができる。
【００６８】
なお、内層配線９５は、図６（Ａ）に示すように、例えば、ワイヤー状の導線から構成されてよい。この場合、測定用基板９０の下面側にも、測定用端子９６と内側領域９１の端子９３とを接続する内層配線９５が、図６（Ａ）とほぼ同様の構成で設けられることになる。
【００６９】
図６（Ｂ）は、露出部９９内の平面構成の一例を示した部分拡大図である。図６（Ｂ）において、露出部９９内には、測定用端子９６と、露出配線パターン９７と、内層配線端子９８が備えられている。半導体装置の試験時は、測定用端子９６にオシロスコープ等の測定機器が接続され、半導体装置の試験が行われる。内層配線端子９８は、図６（Ａ）で示したように、内層配線９５により、端子９４と接続される端子である。露出配線パターン９７は、測定用端子９６と内層配線端子９８とを結ぶ配線パターンとして設けられ、切断が容易な構成となっている。これにより、種々の回路や回路素子を接続して半導体装置の試験を行うことが可能となる。また、切断後に、再度パターンを接続する場合であっても、図６（Ｂ）に示すような端子９６、９８間の露出配線パターン９７として構成されていれば、再度の接続を容易に行うことができる。
【００７０】
図５に戻る。図５（Ｂ）は、半導体ウェハーＷの試験を行っている状態の一例を示した図である。図５（Ｂ）に示すように、コンタクトリング４０と、パフォーマンスボード３１との間には、測定用基板９０が挿入されて半導体ウェハーＷの試験が行われている。パフォーマンスボード３１の下面の外側に、部品３２が設けられている点で、図２（Ａ）とは異なっている。このように、パフォーマンスボード３１の外側の領域には、種々の部品３２が設けられている場合が多い。そのような場合に、内側領域９１が外側領域９２よりも隆起した形状の測定用基板９０を用いれば、部品３２に測定用基板９０の外側領域９１が干渉（接触）することなく測定を行うことができる。
【００７１】
なお、プローバ装置７０内にある半導体ウェハーＷには、プローブカード５０のプローブ５１がコンタクトされ、コンタクトリング４０のポゴピン４２、４１を介して測定用基板９０の下面の端子９３に接続される。そして、測定用端子９６を介して上面の端子９４からパフォーマンスボード３１の下面の端子に接続される。パフォーマンスボード３１の上面の端子は、オーバーハングするテストヘッド２０のポゴピン２１に押圧され、テストヘッド２０と半導体ウェハーＷの導通が行われる。テストヘッド２０は、検査装置本体に接続され、種々の検査を行うことができる。
【００７２】
このように、内側領域に端子９３、９４、外側領域９２に測定用端子９６を有するフィルム状の測定用基板９０を用意し、測定用基板９０を、下面の端子９３がコンタクトリング４０のポゴピン４１、上面の端子９４がパフォーマンスボード３１の下面の端子に対向接続されるように、コンタクトリング４０とパフォーマンスボード３１の間に挿入配置することにより、半導体ウェハーＷの試験を容易に行うことができる。
【００７３】
図７は、図２乃至図６とは異なる態様の測定用基板１００を用いた実施形態に係る半導体装置の試験方法の一例を示した図である。図７においては、検査対象となる半導体装置が、半導体集積回路Ｐである場合について説明する。半導体集積回路Ｐの試験を行う場合には、ソケット基板１２０を用いて、半導体集積回路Ｐの試験を行う。
【００７４】
図７において、ソケット基板１２０は、上面にソケット１２１を備え、ソケット１２１上に半導体集積回路Ｐが挿入接続される。ソケット基板１２０は、下面に端子（図示せず）を備え、下方に配置されたコンタクトリング４０のポゴピン４１と接触し、電気的接続がなされる。テストヘッド２２は、下方から半導体集積回路Ｐを支持するように設けられ、テストヘッド２２のポゴピン２３上には、パフォーマンスボード３１が設けられる。
【００７５】
パフォーマンスボード３１と、コンタクトリング４０との間には、測定用基板１００が挿入された状態で、半導体集積回路Ｐの試験が行われる。
【００７６】
測定用基板１００は、コンタクトリング４０のポゴピン４２に対向する面に端子１０３を備え、パフォーマンスボード３１と対向する面に端子１０４を有する点では、図４乃至図６に示した測定用基板９０と同様である。しかしながら、測定用端子１０６は、端子１０４の側ではなく、端子１０３の側に設けられている点で異なっている。これは、図４乃至図６に示した測定用基板９０において、測定用端子９６の配置が、上下で反対となった構成である。図７に示すように、製品化した半導体集積回路Ｐの検査を行う場合には、テストヘッド２２が上から覆い被さるのではなく、下から支持するような状態となる。よって、パフォーマンスボード３１とコンタクトリング４０の上下関係が半導体ウェハーＷの場合と逆になり、コンタクトリング４０がパフォーマンスボード３１よりも上に配置される。それに伴い、コンタクトリング４０のポゴピン４１用の端子１０３が上方、パフォーマンスボード３１の端子用の端子１０４が下方に来るように測定用基板１００は配置される。このとき、測定用端子１０６は、測定用基板１００の上面に来るようにした方が使い易いので、コンタクトリング４０用の端子１０３と同じ側の面上に測定用端子１０６が設けられる。なお、測定用端子１０６以外に、露出配線パターン、内層配線端子等も、測定用端子１０６と同じ面上の測定用端子１０６付近に設けるようにしてよい。
【００７７】
なお、パフォーマンスボード３１上に設けられた部品３２は、図５（Ｂ）の測定用基板９０を上下逆にすれば、外側領域１０２と干渉することは無い形状であるので、何ら問題は生じない。
【００７８】
このように、測定用端子１０６の設置面を上下反対とするだけで、半導体集積回路Ｐの試験に適した測定用基板１００とし、これを用いて半導体装置の試験方法を容易に行うことができる。
【００７９】
図８は、図２乃至図７と異なる態様の測定用基板１１０の断面構成の一例を示した図である。図８に係る測定用基板１１０は、図２及び図３に示した測定用基板８０と類似した断面構成を有するが、内側領域１１１と外側領域１１２の厚さが同じである点で、測定用基板８０と異なっている。
【００８０】
このように、測定用基板１１０を、平面的な形状で構成してもよい。測定用基板１１０は、内側領域１１１と外側領域１１２を有し、内側領域の下面に平面パッド状の端子１１３、上面にピラミッド型の突起状の端子１１４を備える点は、図２及び図３に係る測定用基板８０と同様である。また、外側領域１１２内に、端子１１３と端子１１４の双方に接続された測定用端子１１６を有し、パターンの切断が可能な露出配線パターン１１７を備えている点も、測定用基板８０と同様である。
【００８１】
なお、測定用基板１１０の場合においても、厚さは１．５ｍｍ以下であり、１ｍｍ以下であることが好ましい点は、測定用基板８０と同様である。
【００８２】
このように、測定用基板８０、９０、１００、１１０の形状は、用途に応じて種々の形状とすることができる。そして、測定用基板８０、９０、１００、１１０を用いた本実施形態に係る半導体装置Ｗ、Ｐの試験方法によれば、測定用端子８６、９６、１０６、１１６を利用した試験を行うことにより、半田付け等の配線準備を行うことなく、容易に電気的特性の試験を行うことができる。また、露出配線パターン８７、９７、１０７、１１７を測定用基板８０、９０、１００、１１０に設けることにより、種々の回路又は回路素子を接続して、多様な試験を行うことができる。また、回路又は回路素子を接続する際、誤って目的以外の配線を切断するおそれを低減させることができる。
【００８３】
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。特に、測定用基板の形状、材質については、種々の変形を行うことができる。
【産業上の利用可能性】
【００８４】
本発明は、半導体ウェハー、半導体集積回路を含む半導体装置の種々の試験に利用することができ、例えば、半導体装置のデバッグを行う場合に好適に利用することができる。
【符号の説明】
【００８５】
１０    試験装置本体部
２０    テストヘッド
２１、４１、４２    ポゴピン
３０、３１    パフォーマンスボード
３２    部品
４０    コンタクトリング
５０    プローブカード
５１    プローブ
６０    ステージ
７０    プローバ装置
８０、９０、１００、１１０    測定用基板
８１、９１、１０１、１１１    内側領域
８２、９２、１０２、１１２    外側領域
８３、８４、９３、９４、１０３、１０４、１１３、１１４    端子
８５、９５    内層配線
８６、９６、１０６、１１６    測定用端子
８７、９７、１０７、１１７    露出配線パターン
９８    内線配線端子
９９    露出部
１２０    ソケット基板
１２１    ソケット
【図１】
2011220859.tif 000003
【図２】
2011220859.tif 000004
【図３】
2011220859.tif 000005
【図４】
2011220859.tif 000006
【図５】
2011220859.tif 000007
【図６】
2011220859.tif 000008
【図７】
2011220859.tif 000009
【図８】
2011220859.tif 000010