(57)【要約】【課題】インダクタ素子と引出線を同一の導電層に形成することを可能とする技術を提供する。【解決方法】インダクタ装置１０は、基板と、基板に支持されると共に基板から絶縁されている導電層を備えている。導電層は、インダクタとなる配線領域２６と、配線領域２６の一端が接続される第１端部領域２２と、配線領域２６の他端が接続される第２端部領域２４を備えている。導電層を平面視したときに、第１端部領域２２の周囲が配線領域２６によって取囲まれておらず、かつ、第２端部領域２４の周囲が配線領域２６によって取囲まれていない。【選択図】図１
2011187710.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ素子が形成されたインダクタ装置であって、
基板と、
基板に支持されると共に基板から絶縁されている導電層と、を備えており、
導電層は、インダクタとして機能する配線領域と、配線領域の一端が接続される第１端部領域と、配線領域の他端が接続される第２端部領域と、を備えており、
導電層を平面視したときに、第１端部領域の周囲が配線領域によって取囲まれておらず、かつ、第２端部領域の周囲が配線領域によって取囲まれていないことを特徴とするインダクタ装置。
【請求項２】
配線領域は、第１端部領域と第２端部領域を接続する複数の配線を備えており、
導電層を平面視したときに、
第１端部領域と第２端部領域は、間隔を空けて配置されており、
前記複数の配線の各々は、第１端部領域及び第２端部領域の外部であって第１端部領域と第２端部領域に挟まれた領域以外の位置に設定された中心点を囲むように同心状に配置され、かつ、第１端部領域及び第２端部領域を取囲まないように配置されていることを特徴とする請求項１に記載のインダクタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ素子が形成されたインダクタ装置に関する。
【背景技術】
【０００２】
特許文献１には、スパイラル型のインダクタ素子が形成されたインダクタ装置が開示されている。特許文献１のインダクタ素子は、１本の導電層（配線）を渦巻状（スパイラル状）に配置することでインダクタ素子を形成する。スパイラル型のインダクタ素子は、複数の導電パターンを用いてインダクタ素子を形成する積層型のインダクタ素子に比べて、インダクタ素子を形成するのに必要な導電層を減らすことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−６３８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のインダクタ素子は、渦巻状に配置した配線の両端を外部回路（例えば、送信回路又は受信回路）に接続して用いられる。従来のスパイラル型のインダクタ素子では、その一端がスパイラル状に配置された配線の中心に位置している。このため、スパイラル状の配線と、インダクタ素子の一端と外部回路とを接続する引出線を、同一の導電層に形成することができない。そのため、特許文献１に示すインダクタ装置では、インダクタ素子が形成される導電層の上側又は下側に別の導電層を形成し、その導電層に引出線を形成する必要があった。
【０００５】
本発明は、上記課題に鑑みて創作された。本発明は、インダクタ素子と引出線とを同一の導電層に形成することを可能とする技術を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本明細書が開示するインダクタ装置は、基板と、基板に支持されると共に基板から絶縁されている導電層を備えている。導電層は、インダクタとして機能する配線領域と、配線領域の一端が接続される第１端部領域と、配線領域の他端が接続される第２端部領域を備えている。そして、導電層を平面視したときに、第１端部領域の周囲が配線領域によって取囲まれておらず、かつ、第２端部領域の周囲が配線領域によって取囲まれていない。
【０００７】
このインダクタ装置では、配線領域の一端が接続される第１端部領域と、配線領域の他端が接続される第２端部領域のいずれもが、インダクタとなる配線領域によって取囲まれていない。このため、第１端部領域と外部回路を接続するための引出線と、第２端部領域と外部回路を接続するための引出線とを、インダクタとなる配線領域と同一の導電層に形成することができる。
なお、「端部領域の周囲が配線領域によって取囲まれていない」とは、端部領域の全周の少なくとも一部に配線領域が配されていない状態をいう。このため、端部領域の全周の一部が配線領域によって取囲まれていても、上記の「端部領域の周囲が配線領域によって取囲まれていない」こととなる。
【０００８】
上記のインダクタ装置の一態様では、配線領域は、第１端部領域と第２端部領域を接続する複数の配線を備えることができる。かかる構成を採る場合、導電層を平面視したときに、第１端部領域と第２端部領域は、間隔を空けて配置することができる。また、複数の配線の各々は、第１端部領域及び第２端部領域の外部であって第１端部領域と第２端部領域に挟まれた領域以外の位置に設定された中心点を囲むように同心状に配置され、かつ、第１端部領域及び第２端部領域を取囲まないように配置されていることが好ましい。
【０００９】
このインダクタ装置では、第１端部領域と第２端部領域を接続する複数の配線が中心点を囲むように同心状に配置される。そのため、これらの配線をインダクタとして好適に機能させることができる。また、配線の本数を調整することで、所望のインダクタ値を実現することもできる。一方、これらの配線は第１端部領域及び第２端部領域を取囲んでいないため、これらの配線と同一の導電層内に、各端部領域と外部回路とを接続する引出線を形成することができる。
【図面の簡単な説明】
【００１０】
【図１】インダクタ装置１０の平面図を示す。
【図２】図１のII−II断面図を示す。
【図３】図１のIII−III断面図を示す。
【図４】インダクタ装置４０を模式的に示す。
【図５】インダクタ装置１４０を模式的に示す。
【図６】図５のVI−VI断面図を示す。
【実施例１】
【００１１】
実施例１のインダクタ装置１０を説明する。図１に示すように、インダクタ装置１０は、インダクタ素子（コイル）２０を有している。インダクタ素子２０は、引出線１２、１４を介して、図示しない外部回路（送信回路又は受信回路）に接続される。インダクタ素子２０は、第１端部領域２２と第２端部領域２４と配線領域２６から構成されている。
【００１２】
第１端部領域２２は、第１引出線１２に接続されており、第１引出線１２を介して外部回路に接続される。第２端部領域２４は、第２引出線１４に接続されており、第２引出線１４を介して外部回路に接続される。第１端部領域２２と第２端部領域２４とは並んで配置されており、両者の間には隙間２３が設けられている。
【００１３】
配線領域２６は、第１端部領域２２と第２端部領域２４を接続する３本の配線２８ａ、２８ｂ、２８ｃを備えている。配線２８ａ、２８ｂ、２８ｃは、互いに並行かつ等間隔に配置されており、第１端部領域２２と第２端部領域２４の間において、互いに接続されていない。また、配線２８ａ、２８ｂ、２８ｃは、インダクタ装置１０を平面視したときに、中心点１６を方形状に取囲むように同心状に配置されており、中心点１６をほぼ周回している。ここで、中心点１６は、第１端部領域２２及び第２端部領域２４の外部であって第１端部領域２２と第２端部領域２４で挟まれた領域以外の位置に設定される。さらに、配線２８ａ、２８ｂ、２８ｃは、インダクタ装置１０の平面視したときに、第１端部領域２２及び第２端部領域２４を周回しないように配置される。すなわち、第１端部領域２２及び第２端部領域２４の周囲は、配線２８ａ、２８ｂ、２８ｃによって取囲まれていない。インダクタ素子２０では、中心点１６周りに配置された配線２８ａ、２８ｂ、２８ｃがインダクタとして機能する。配線２８の寸法や数等を調整することで、所望のインダクタンスを得ることができる。
【００１４】
図２，３に示すように、インダクタ装置１０は、基板３０と、その基板３０の表面側に積層された絶縁層３２を備えている。基板３０は、Ｓｉ，ＳｉＣ，ＧａＡｓなどの材料で形成された半導体基板を用いることができる。ただし、半導体基板以外にも、インダクタ素子（コイル）２０を支持する機能を有する基板を用いることができる。
【００１５】
絶縁層３２の内部には導電層３４が設けられている。導電層３４は、絶縁層３２によって基板３０から絶縁されている。インダクタ素子２０と第１引出線と第２引出線は、導電層３４をパターニングすることで形成されている。すなわち、インダクタ素子２０と第１引出線１２と第２引出線１４は、同一の導電層３４から形成されている。
【００１６】
上記のインダクタ装置１０において、インダクタ素子２０を送信コイルとして用いるときは、インダクタ素子２０を送信回路と接続し、インダクタ素子２０の第１端部領域２２と第２端部領域２４の間に電流を流す。すなわち、中心点１６を周回するように配置された配線２８ａ、２８ｂ、２８ｃのそれぞれに電流を流す。これによって、インダクタ素子２０と対になっている受信コイルに誘導起電力による電流が発生し、送信回路側から受信回路側に信号が伝達される。逆に、インダクタ素子２０を受信コイルとして用いるときは、インダクタ素子２０を受信回路と接続し、インダクタ素子２０と対になっている送信コイルに電流を流す。これによって、インダクタ素子２０に誘導起電力による電流が発生し、送信回路側から受信回路側に信号が伝達される。
【００１７】
本実施例のインダクタ装置１０は、第１端部領域２２と第２端部領域２４の周囲が配線２８によって取囲まれていないため、インダクタ素子２０と第１引出線１２と第２引出線１４を同一の導電層３４に形成することができる。このため、インダクタ素子２０の上側又は下側に引出線用の導電層を形成する必要はなく、また、その導電層をインダクタ素子２０と絶縁するための絶縁層を形成する必要もない。このため、本実施例のインダクタ装置１０によれば、従来必要とされた構成及びそのための製造工程を無くすことができ、製造コストを低減することができる。
【実施例２】
【００１８】
次に、実施例２のインダクタ装置４０を説明する。図４に示すように、インダクタ装置４０は、マイクロトランス素子５０を備えている。マイクロトランス素子とは、一対のインダクタ素子を用いて、入力された信号を変換し、変換した信号を出力するための素子である。インダクタ装置４０は、第１チップ５２と第２チップ６２の２チップから構成されている。第１チップ５２には、第１パッド５４と第２パッド５６と受信回路５８が設けられている。第１パッド５４及び第２パッド５６は、第１チップ５２内において受信回路５８に接続されている。
【００１９】
第２チップ６２は、第１導電層６６と第２導電層７６と送信回路６４を備えており、第１導電層６６の上方に第２導電層７６が配置されている。第１導電層６６は、基板から絶縁されている。第１導電層６６と第２導電層７６は、その間に形成された層間膜（図示省略）によって絶縁されている。第１導電層６６には、実施例１のインダクタ素子２０と引出線１２、１４が形成されている。第１導電層６６のインダクタ素子２０の各端部領域２２，２４は、引出線１２，１４によって送信回路６４に接続されている。
【００２０】
第２導電層７６には、インダクタ素子７０が形成されている。インダクタ素子７０は、インダクタ素子２０に対向する位置に配置されている。インダクタ素子７０は、第３端部領域７２と第４端部領域７４と配線７８を備えている。第３端部領域７２は、ボンディングワイヤ８０によって第１チップ５２の第１パッド５４に接続されている。第４端部領域７４は、ボンディングワイヤ８２によって第２パッド５６に接続されている。配線７８は、第３端部領域７２と第４端部領域７４を接続しており、第４端部領域７４を中心として第４端部領域７４を周回するように配置されている（すなわち、第４端部領域７４の周りにスパイラル状に配置されている）。インダクタ素子７０は、平面視したときに、第４端部領域７４とインダクタ素子２０の中心点１６とが重なるように配置される。
【００２１】
マイクロトランス素子５０を用いて信号を変換する際は、送信回路６４がインダクタ素子２０に対して送信信号に対応した電流を流す。これによって、インダクタ素子２０と磁気的に結合するインダクタ素子７０に誘導起電力が発生し、第３端部領域７２と第４端部領域７４とを接続する配線７８に電流が流れる。受信回路５８は、インダクタ素子７０に発生した電流から、その電流に対応した信号を検出する。これによって、送信回路６４と受信回路５８の間で信号が伝達される。
【００２２】
実施例２のインダクタ装置４０では、下側に配置される第１導電層６６に、実施例１と同様のインダクタ素子２０及び引出線１２，１４が形成されている。そのため、インダクタ素子２０と引出線１２、１４が同一の導電層（第１導電層６６）に形成され、インダクタ装置４０の製造コストを低減することができる。また、上側に配置されるインダクタ素子７０の第４端部領域７４は配線７８によって取囲まれるが、第４端部領域７４と受信回路５８とはボンディングワイヤ８２によって接続することができる。このため、インダクタ素子７０の上側又は下側に引出線用の導電層を形成する必要はない。
【実施例３】
【００２３】
次に、実施例３のインダクタ装置１４０を説明する。図５に示すように、インダクタ装置１４０は、マイクロトランス素子１５０を備えている。実施例３のマイクロトランス素子１５０は、単一のチップ１６２に形成されている点で、実施例２のマイクロトランス素子５０と異なる。すなわち、マイクロトランス素子１５０では、異なるチップ間を接続するためのボンディングワイヤが不要となる。
【００２４】
第３チップ１６２は、第１導電層１６６と第２導電層１７６を備えており、第１導電層１６６の上方に第２導電層１７６が配置されている。第１導電層１６６及び第２導電層１７６には、実施例１のインダクタ素子と同一構成のインダクタ素子２０，１２０が形成されている。ただし、第１導電層１６６に形成されたインダクタ素子２０と、第２導電層１７６に形成されたインダクタ素子１２０は、逆向きに配置されている。以後の説明では、インダクタ素子１２０の各部の番号を、インダクタ素子２０の対応する部分の番号に１００を加えた番号をつけて図示する。
【００２５】
インダクタ素子２０とインダクタ素子１２０は、平面視したときに、その中心点１６、１１６が重なるように配置される。チップ６２には、送信回路１６４と受信回路１５８が設けられている。送信回路１６４は、引出線１２、１４によってインダクタ素子２０に接続されている。また、受信回路１５８は、引出線１１２、１１４によってインダクタ素子１２０に接続されている。
【００２６】
図６は、インダクタ装置１０のVI−VI断面を示している。図６に示すように、インダクタ装置１４０は、半導体基板１３０に形成されている。半導体基板１３０は、支持基板１３５と、支持基板１３５の上面に積層された絶縁層１３６（以下、ＢＯＸ層１３６と呼ぶ）と、絶縁層の上面に積層された活性層１３７から構成されている。半導体基板１３０の上面には絶縁層１３２が積層されている。絶縁層１３２の内部には、半導体基板１３０側から第１導電層１６６と第２導電層１７６が設けられている。第１導電層１６６は絶縁層１３２によって、半導体基板１３０から絶縁されている。また、第１導電層１６６と第２導電層１７６は絶縁層１３２によってお互いに絶縁されている。
【００２７】
また、半導体基板１３０には、送信回路１６４と受信回路１５８が形成されている。絶縁層１３２には、スルーホール１８０ａ，１８２ａが形成され、スルーホール１８０ａ，１８２ａ内に配線１８０，１８２がそれぞれ形成されている。送信回路１６４は、配線１８０及び引出線１２、１４を介してインダクタ素子２０に接続している。受信回路１５８は、配線１８２及び引出線１１２、１１４を介してインダクタ素子１２０に接続している。また、送信回路１６４と受信回路１５８の間の活性層１３７には、複数のトレンチ１８４ａが形成されている。トレンチ１８４ａは、活性層１３７を貫通してＢＯＸ層１３６に達しており、その内部に絶縁層１８４が充填されている。トレンチ１８４ａ内の絶縁層１８４によって、送信回路１６４側と受信回路１５８側が分離される。なお、トレンチ１８４ａの本数及び寸法は、送信回路１６４側と受信回路１５８側の基準電位差に応じて適宜設定される。
【００２８】
上述したインダクタ装置１４０では、第１導電層１６６にインダクタ素子２０と引出線１２、１４が形成されるとともに、第２導電層１７６にインダクタ素子１２０と引出線１１２、１１４が形成される。そのため、インダクタ素子２０と送信回路１６４との接続構造を簡易にでき、また、インダクタ素子１２０と受信回路１５８との接続構造を簡易にすることができる。さらに、インダクタ素子２０，１２０と送信回路１６４と受信回路１５８を１チップに形成しているため、ワイヤボンディングを用いる必要もない。これらによって、製造コストをより削減することができる。
【００２９】
以上、本発明のいくつかの実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、インダクタとして機能する配線２８の形状は方形状に限られるものではなく、円形状、楕円形状、多角形状に配置されていてもよい。また、基板や導電層の材質も特に限定されない。
【００３０】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３１】
１０、４０、１４０   インダクタ装置
１２、１４、１１２、１１４  引出線
１６   中心点
２０、７０、１２０   インダクタ素子
２２、１２２  第１端部領域
２４、１２４  第２端部領域
２６   配線領域
２８   配線
３０   基板
３２、１３２  絶縁層
３４、６６、７６、１６６、１７６   導電層
５２、６２、１６２   チップ
５０、１５０  マイクロトランス素子
５４、５６    パッド
５８、１５８  受信回路
６４、１６４  送信回路
７２   第３端部領域
７４   第４端部領域
７８   配線
８０、８２    ボンディングワイヤ
【図１】
2011187710.tif 000003
【図２】
2011187710.tif 000004
【図３】
2011187710.tif 000005
【図４】
2011187710.tif 000006
【図５】
2011187710.tif 000007
【図６】
2011187710.tif 000008