(57)【要約】【課題】  垂直に形成されたナノワイヤの長さを再現性良く作製する。【解決手段】  半導体デバイスの製造方法であって、基板１０１の上に第１の層１０２を形成する工程と、第１の層の上に、第１の層よりヤング率が高いストップ層１０３を形成する工程と、第１の層及び前記ストップ層の一部をそれぞれ除去して前記基板の一部が露出するように凹部１０８を形成する工程と、凹部に、第１の層の厚さとストップ層の厚さの和よりも大きな長さを有するように、前記基板の表面に対して垂直方向に延びるナノワイヤ１０７を、成長させる成長工程と、前記ナノワイヤが成長した前記凹部に、前記和よりも大きい膜厚を有し、ヤング率が前記ストップ層よりも低い平坦化層を形成する工程と、平坦化層１０８を、ストップ層まで除去し、ナノワイヤを平坦化層の表面から露出させる工程と、ナノワイヤの上端に接続される電極を形成する工程と、を有する。【選択図】  図１
2011187901.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
基板の上に第１の層を形成する工程と、
前記第１の層の上に、当該第１の層よりヤング率が高いストップ層を形成する工程と、
前記第１の層及び前記ストップ層の一部をそれぞれ除去して前記基板の一部が露出するように凹部を形成する工程と、
前記凹部に、前記第１の層の厚さと前記ストップ層の厚さの和よりも大きな長さを有するように、前記基板の表面に対して垂直方向に延びるナノワイヤを、成長させる成長工程と、
前記ナノワイヤが成長した前記凹部に、前記和よりも大きい膜厚を有し、ヤング率が前記ストップ層よりも低い平坦化層を形成する工程と、
前記平坦化層を、前記ストップ層まで除去し、前記ナノワイヤを前記平坦化層の表面から露出させる工程と、
前記ナノワイヤの上端に接続される電極を形成する工程と、
を有する半導体デバイスの製造方法。
【請求項２】
前記凹部に露出した、前記ナノワイヤと前記基板と前記電極とを被覆する絶縁膜を形成する工程と、
前記絶縁膜が形成された前記凹部に導電性物質を付与する工程、
を有する請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記成長工程は、前記基板の露出部位に触媒を形成し、該触媒と共晶を作りうる半導体の原子を含有するガスを供給して、前記半導体からなる前記ナノワイヤを成長させる請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記ストップ層は、ヤング率が２００ＧＰａ以上の膜である請求項１ないし３のいずれか一項に記載の半導体デバイスの製造方法。
【請求項５】
前記第１の層は、前記ストップ層の膜厚より厚く、ヤング率が１００ＧＰａ未満の絶縁膜である請求項１ないし４のいずれか一項に記載の半導体デバイスの製造方法。
【請求項６】
前記平坦化層を除去する工程は、化学機械研磨である請求項１ないし５のいずれか一項に記載の半導体デバイスの製造方法。
【請求項７】
前記凹部に露出した、前記ナノワイヤと前記基板と前記電極とを被覆する絶縁膜を形成する工程と、
前記絶縁膜に、標的分子と特異的に反応する物質を付与する工程、
を有する請求項１ないし６のいずれか一項に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナノワイヤを有する半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体加工技術の進展に伴い、従来の平面型スケーリングでは所望の特性を実現することが困難になっている。また設計寸法の縮小に伴い短チャネル効果等の要因も顕在化しつつあるため、単純な設計寸法縮小以外のブレークスルーが必要になっている。
【０００３】
その中で、半導体のナノワイヤは、伝達特性の良いトランジスタを得られる可能性などから注目を集めている。ナノワイヤの作製技術としては、リソグラフィーとエッチングを用いて作製するトップダウン法と、ＶＬＳ（気相−液相−固相）法に代表されるボトムアップ法が挙げられる。ボトムアップ法を用いることによって、例えば、直径が５００ｎｍサイズ以下の円形の断面を有する単結晶半導体からなるナノワイヤであって、結晶欠陥密度の低いナノワイヤが得られる。しかし、この方法では、成長方位や位置制御の困難性から未だ半導体デバイスとしての実用化には至っていない。
【０００４】
成長させたナノワイヤを溶液中で超音波などの刺激によって基板から遊離させ、回収した後、別の基板上に塗布し、水平に配置した後両端に電極を形成するという手法がある。この製法では、ナノワイヤは基板表面にランダムにレイアウトされるため、特性再現性良くデバイスを作製するのは困難である。また、複雑なプロセスを必要とするため量産化することが難しい。
【０００５】
これに対し、基板に対して垂直にＶＬＳ成長したナノワイヤを、別の基板に移設する工程を用いることなく、成長した基板上で直接デバイスに加工する手法が、特許文献１に示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００８−５００７１９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した手法は、ナノワイヤの再配置プロセスを必要としないという利点を持つが、一方で加工後のナノワイヤの長軸方向の長さがプロセスのばらつきによって不安定になる。
【０００８】
特に、トランジスタ応用において、ナノワイヤの長さのばらつきは、ドレイン電流、ゲートしきい値電圧等の主要特性に大きく影響する。詳しくは、特許文献１に記載のデバイス作製方法では、ゲート長に相当する電極の長さは、それぞれ電極を形成した後に保護膜を形成し余剰分を除去することにより、決定される。したがって、保護膜の膜厚のばらつき、及び電極除去レートのばらつきによって、出来上がったゲート長が変動し、充分な再現性が得難い。
【０００９】
更に、ソース電極、ドレイン電極及びゲート電極の相互の距離は、電気的に分離するための分離層などの膜厚で決定されるが、これらの膜厚は成膜装置や成膜条件に依存したばらつきを有する。これらのばらつきは、それぞれの電極間に生じる寄生容量を変動させ、デバイス動作の時定数を変動させる要因となりうる。
【００１０】
このように、垂直型デバイスにナノワイヤを用いるためには、基板に対して垂直方向の成膜や加工のばらつきがデバイス性能に大きく影響する。
【００１１】
本発明は、このような従来技術の課題を解決し、ナノワイヤを有するデバイスをより再現性良く製造することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の骨子は、半導体デバイスの製造方法であって、
基板の上に第１の層を形成する工程と、
前記第１の層の上に、当該第１の層よりヤング率が高いストップ層を形成する工程と、
前記第１の層及び前記ストップ層の一部をそれぞれ除去して前記基板の一部が露出するように凹部を形成する工程と、
前記凹部に、前記第１の層の厚さと前記ストップ層の厚さの和よりも大きな長さを有するように、前記基板の表面に対して垂直方向に延びるナノワイヤを、成長させる成長工程と、
前記ナノワイヤが成長した前記凹部に、前記和よりも大きい膜厚を有し、ヤング率が前記ストップ層よりも低い平坦化層を形成する工程と、
前記平坦化層を、前記ストップ層まで除去し、前記ナノワイヤを前記平坦化層の表面から露出させる工程と、
前記ナノワイヤの上端に接続される電極を形成する工程と、
を有する。
【発明の効果】
【００１３】
本発明によれば、第１の層の厚さとストップ層の厚さの和よりも大きな長さを有するナノワイヤを成長させた後、平坦化層をストップ層の上面を超えるように形成し、しかる後、平坦化層を除去することができる。これにより、ストップ層で平坦化層の除去レートが急激に低下するため、ストップ層の上面とナノワイヤの上端とが整合し、ナノワイヤの高さ、即ち長さが自己整合的に決まる。こうして、所望の長さをもつナノワイヤを有する半導体デバイスをより再現性良く製造できるようになる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による半導体デバイスの製造工程を示す模式的断面図
【図２】本発明の別の実施形態による半導体デバイスの製造工程を示す模式的断面図
【図３】本発明の他の実施形態による半導体デバイスの模式的斜視図
【発明を実施するための形態】
【００１５】
（実施形態１）
図１を参照して、本発明の一実施形態による半導体デバイスの製造方法を説明する。
【００１６】
図１（ａ）に示すように、基板１０１上に第１の層としての膜厚調整層１０２を成膜する。本発明に用いられる基板１０１の表面を構成する材料としては、ナノワイヤ形成時に表面ポテンシャルの面方位依存性を用いてナノワイヤの成長方位を制御可能な半導体材料であればよく、具体的には、Ｓｉ、Ｇｅ、Ｃ、ＳｉＧｅ、ＳｉＣ等の半導体が用いられる。また、基板或いは基板表面の層領域を、ナノワイヤに対する電極として用いる場合には、アクセプター又はドナーとなる不純物を添加して導電性を高めればよい。具体的には、Ｓｉ基板を用いて、少なくともナノワイヤとの接点となる領域にホウ素などのｐ型不純物、リン、砒素などのｎ型不純物を１×１０１７／ｃｍ３個以上含有させればよい。これは、リソグラフィプロセスと、イオン注入や不純物拡散等のプロセスの組み合わせで容易に実現できる。
【００１７】
本発明に用いられる第１の層としての膜厚調整層１０２は、ナノワイヤの長さを決めることができる膜であればよく、必要なナノワイヤの長さに応じて、その膜厚が適宜選択される。膜厚調整層の材料としては、好ましくは絶縁膜が用いられる。具体的には、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化タンタルなどから選択される少なくとも一種の無機絶縁体が挙げられ、必要に応じて、水素、フッ素、炭素などがドープされていてもよい。また、膜厚調整層１０２となる絶縁膜としては有機絶縁体であってもよく、具体的には、ＨＳＱ（Ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（Ｍｅｔｈｙｌ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＢＣＢ等が挙げられる。そして、膜厚調整層１０２となる絶縁膜としては、二酸化シリコンよりも誘電率が低い材料、より好ましくは、比誘電率３．０以下の、所謂低誘電率絶縁材料がが、デバイス動作時の寄生容量低減の観点から好ましく用いられる。具体的には、ＨＳＱ、ＭＳＱ、ＳｉＯＦ等であり、このような材料に代えて、あるいはこのような材料と組み合せた多孔質膜であってもよい。本発明に用いられる膜厚調整層１０２となる絶縁膜としては、ヤング率が１００ＧＰａ未満、より好ましくは５０ＧＰａ未満、更に好ましくはヤング率が１０Ｇｐａ以下のものを用いるとよい。膜厚調整層は、２００ｎｍ以上１０μｍ以下が好ましく、５００ｎｍ以上５μｍ以下の範囲にあることがより好ましい。これらの膜はＣＶＤ法、スパッタリング法、スピンコート法等の周知の成膜方法で形成できる。
【００１８】
膜厚調整層１０２上に、ストップ層１０３を形成する。本発明に用いられるストップ層１０３は、後述する平坦化膜に対するエッチング耐性又は研磨耐性に優れた膜、即ち、平坦化膜に対してエッチング選択比や研磨選択比が大きくとれる材料が好ましい。そして、更に、ストップ層１０３には膜厚調整層１０２に対して機械的強度の高い膜が好ましい。よって、ストップ層のヤング率は膜厚調整層のヤング率よりも高いことが望まれる。この条件を満たす範囲で、具体的には、ヤング率が１００ＧＰａ以上、より好ましくは２００ＧＰａ以上の膜である。
【００１９】
本発明に用いられるストップ層の材料は、具体的には、Ｎ／Ｓｉ化学量論比１．３３に近い緻密な窒化シリコンなどの窒化物や、酸化アルミニウム、酸化ジルコニウム等の酸化物を用いることができる。また、ダイヤモンド、ダイヤモンドライクカーボン等の無機物や、ＳｉＣに代表される炭化物や、ハイドロキシアパタイト等に代表されるリン酸塩化合物などである。これらの膜はいずれもヤング率を２００ＧＰａ以上にすることができる。これらの膜は、ＣＶＤ法、ＡＬＤ法、スパッタリング法等によって成膜可能である。
【００２０】
ヤング率が応力に対してのひずみ量を示す指標であることを考慮すると、電極と、この電極の上及び／又は下に設けられる隣接電極を電気的に絶縁する絶縁膜とは、一方の膜のヤング率が他方のヤング率と近いことが好ましい。絶縁膜のヤング率は、電極のヤング率の１／５以上５倍以下であることが好ましい。電極に用いる材料として代表的なＴｉ、Ｃｕ、Ｗはヤング率が１００ＧＰａから４００ＧＰａ程度であり、これらの材料のヤング率に近い絶縁膜をストップ層に用いることが、膜剥がれ防止にも好ましい。
【００２１】
ストップ層は、膜厚調整層１０２より薄いことが好ましく、層厚は、１０ｎｍ以上２００ｎｍ未満、より好ましくは５０ｎｍ以上２００ｎｍ未満の範囲から選択される。機械的強度の高い膜は成膜速度が遅いことが多く、厚く成膜することによるプロセスコストやマシンタイム負荷の増加が考えられる。加えて、膜中ストレスが大きく、厚く成膜することによるクラックの発生、基板からの剥がれ等が懸念されるため、厚膜化には制約が多い。
【００２２】
次に、図１（ｂ）に示すように、ストップ層１０３を形成後、ストップ層１０３と膜厚調整層１０２を基板１０１の表面が露出するまで部分的に除去し、凹部としての凹部１０４を形成する。凹部１０４を形成しるためのストップ層１０３と膜厚調整層１０２の除去は、ウェットエッチング、ドライエッチングなどで実現できる。
【００２３】
図１（ｃ）に示すように、凹部１０４において基板が露出した露出部位に、触媒１０５を形成する。本発明に用いられる触媒１０５には、Ａｕ、Ａｌ、Ｓｉ、Ｓｎ、Ｐｂ、Ｎｉ、Ｆｅ、Ａｇなどから選択される少なくとも一種の材料であって、Ｓｉ、Ｇｅ、Ｃなどの後述するナノワイヤとなる半導体と共晶を形成する材料が適用できる。
【００２４】
触媒１０５は、リフトオフ法や通常のリソグラフィーによるパターニングで形成できる。更には、金属微粒子を含む溶液（例えば、Ａｕコロイド含有溶液やＡｇコロイド含有溶液）を基板上に滴下することによっても形成可能である。触媒が溶融し液滴となった場合の粒径は２００ｎｍ以下であることが好ましい。後述のナノワイヤのＶＬＳ成長における過飽和がより好適に起こりうるためである。薄膜触媒を用いる場合には初期の膜厚とナノワイヤとなる半導体原料の供給前のアニール条件により、粒径は制御可能である。例えば３ｎｍのＡｕ薄膜を用いた場合、真空チャンバー内で分圧１３３Ｐａの窒素ガスやアルゴンガス等の不活性ガス中において、３７０℃で２分から５分程度加熱することによって、４０ｎｍ程度の粒径のナノワイヤを得るための触媒が複数分散して形成される。一方、コロイドを用いる場合には初期コロイド粒径と略等しい径のナノワイヤが得られる。
【００２５】
次に、触媒１０５と共晶を作りうるナノワイヤの原料１０６を供給し、触媒とナノワイヤとなる半導体が共晶状態を取りうる温度に基板１０１を加温する。例えば触媒Ａｕによるシリコンナノワイヤ成長では３６３℃の共晶温度よりも高い温度とする。
【００２６】
半導体原料１０６には、ＳｉＨ４、ＳｉＦ４、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＧｅＨ４、ＣＨ４な、Ｃ２Ｈ６などのナノワイヤを構成する原子を含むガスを用いることができる。また、ＰＬＤやスパッタなどの手法を用いて、蒸着源やターゲットであるところの固体の半導体原料からの気相による供給も適用可能である。半導体原料１０６の供給により半導体種が触媒１０５に溶け込み、共晶状態の溶融液滴となる。そして、半導体原料１０６を供給し続けることによって溶融液滴は半導体種の組成比が過飽和に達し、半導体が結晶成長する。これが、いわゆるＶＬＳ成長法であり、この方法によりナノワイヤが得られる。例えば半導体原料１０６にＳｉＨ４ガスを用いることによってシリコンナノワイヤが、ＧｅＨ４を用いることによってゲルマニウムナノワイヤが得られる。上記ＶＬＳ法以外にも、材料に応じてＶＳＳ（気相―固相―固相）法やＭＯＣＶＤ法も適用できる。これらの方法により、基板の表面に対して垂直方向に延びるナノワイヤを成長させることができる。
【００２７】
本発明に用いられるナノワイヤは、その直径が１ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下の範囲内にあることが好ましい。前記ナノワイヤは、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、ＩＩ―ＶＩ族化合物半導体からなる群から選択される少なくともいずれか一種を９０重量％以上含有することが好ましい。
【００２８】
ＩＶ族元素は、Ｓｉ、ＧｅまたはＣであることが好ましい。ＩＩＩ―Ｖ族化合物は、ＩＩＩ族元素がＧａ、Ａｌ、Ｉｎの一つもしくは二つ以上の組み合わせであり、Ｖ族元素がＮ、Ｐ、Ａｓ、Ｓｂ、またはＢｉであることが好ましい。ＩＩ―ＶＩ族元素の化合物は、ＩＩ族元素がＺｎまたはＣｄであり、ＶＩ族元素がＯ、ＳｅまたはＴｅであることが好ましい。
【００２９】
この工程において、図１（ｄ）に示すようにナノワイヤ１０７を、膜厚調整層１０２の膜厚とストップ層１０３の膜厚保の合計値（和）より、大きな長さを有するように形成する。半導体プロセスで広く用いられるＣＶＤ（気相化学堆積）法を用いる場合、膜厚は成膜速度と成膜時間によって制御される。これは、後工程においてストップ層までエッチング及び／又は研磨することでナノワイヤを露出させるためである。
【００３０】
続いて、図１（ｅ）に示すように、膜厚調整層１０２の膜厚とストップ層１０３の膜厚の合計値（和）よりも充分に大きい膜厚を有する平坦化層１０８を形成する。本発明に用いられる平坦化層１０８はストップ膜１０３よりも機械的強度が低く、かつ凹部１０４部の段差とナノワイヤ１０７とを被覆するカバレッジ性を有していることが好ましい。この平坦化層は、ストップ層１０３よりもヤング率が低い膜、具体的には、ヤング率が１００ＧＰａ未満の膜であることが好ましく、５０ＧＰａ以下であることがより好ましい。平坦化膜として絶縁性の有機ポリマーを用いることができる。例えば、ＰＭＭＡを用いることができ、スピンコートで形成可能である。凹部１０４が１０μｍ以下の幅であるような場合には、凹部埋設を容易にするため、メチルイソブチルケトン、エチレングリコールモノエチルエーテルアセテート等の有機溶剤で希釈されることが更に好ましい。更には、ＰＭＭＡは塗布後１２０℃  ２ｍｉｎ程度のベークを追加することが好ましい。このベークにより含有される有機溶剤が蒸発しＰＭＭＡの硬度が増し、後工程の洗浄工程、研磨工程等に対する耐性、安定性が向上する。ベーク後でもＰＭＭＡ等のヤング率は５０ＧＰａ以下である。この膜は後工程の研磨工程で、平滑な研磨面を得ると共に、ナノワイヤが損傷したり、倒れたりすること防ぐ役割を有する。
【００３１】
続いて、図１（ｆ）に示すように、平坦化層１０８を上面からストップ層１０３の上面まで除去する。除去方法は、エッチング及び／又は化学機械研磨が好適であるが、ここでは、化学機械研磨を用いるとよい。研磨による除去がストップ層に到達すると、ストップ層の機械的強度が平坦化層よりも高いために除去速度が急激に低下する。これにより、研磨除去されて露出した表面がストップ層の上面に到達し、かつストップ層の下面に至るまでの間の時間に除去工程を停止することによって、除去はストップ層中で停止する。ナノワイヤ１０７は、膜厚調整層１０２の膜厚とストップ層１０３の膜厚の合計値（和）よりも大きな長さを有するように形成されている。したがって、ナノワイヤ１０７は膜厚調整層１０２とストップ層１０３の合計の厚さに近い高さまで除去され、除去後、ナノワイヤの先端は平坦化層から露出する。図ではナノワイヤの先端の面と平坦化層１０８の面とが同じレベルに整合しているが、研磨レートの差異により、ナノワイヤの先端が若干突出していてもよい。このように、ストップ層はエッチングストッパー又は研磨ストッパーとして働く。
【００３２】
尚、平坦化層の除去にエッチングを用いる場合には、ナノワイヤの構成材料と、平坦化膜の構成材料とのエッチングレートが略同じとなり、ストップ層のエッチングレートがより低くなるような、エッチャントを用いて平坦化層の全面をエッチバックする。
【００３３】
続いて、図１（ｇ）に示すように、ナノワイヤ１０７の露出した上端に接続されるように電極１０９を形成する。電極は、ストップ層１０３が少なくとも一部露出するように部分的に形成する。
【００３４】
電極となる材料は金属でも良いし、ナノワイヤ１０７をデバイス動作させるために十分なキャリアを含む不純物濃度の高い半導体でも良い。例えばスパッタリングやＣＶＤにより形成された多結晶シリコンに、後工程で不純物を導入することで適用可能である。
【００３５】
金属の場合、ナノワイヤを形成する半導体のフェルミ準位に対し、デバイスの設計に応じて好適な仕事関数の金属を用いることができる。また半導体の場合でも、ドーパントガス種、濃度によって好適なフェルミ準位の膜とし、デバイス設計に応じたコンタクトを得ることが可能である。
【００３６】
前記電極は、金属、不純物をドープした半導体またはシリサイドであることが好ましい。金属の具体例は、Ｔａ、Ｎｉ、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｍｏ、Ｃｒ、Ｗ、Ｃｕ、Ａｇなどから選択された少なくとも１種を含む、単一原子の金属或いは合金である。
【００３７】
半導体の具体例は、Ｓｉ、Ｇｅ、Ｃから選択される少なくとも一種であり、不純物として、Ｂ、Ｐ、Ａｓから選択される少なくとも何れか１種が挙げられる。シリサイドの具体例は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｌなどから選択される少なくとも何れか一種と、Ｓｉとを含有するケイ素化合物である。
【００３８】
ナノワイヤを有する半導体デバイスとして、２端子デバイスを製造する場合には、図１（ｇ）に示す構成を採用すればよい。
【００３９】
（実施形態２）
以下続けて、図２を参照して、３端子デバイスを製造する場合について説明する。
【００４０】
図１（ｇ）に示した構成を得た後、図２（ａ）に示すように、平坦化層１０８を除去する。図３（ｂ）から明らかな様に、平坦化層１０８により埋設されている凹部１０４の表面が露出するように、平坦化層を選択的に溶出できる溶液に浸漬する。こうすると、凹部１０４内部の平坦化層１０８が除去される。例えば、平坦化層にＰＭＭＡを用いている場合、例えばアセトンが適用可能である。
【００４１】
因みに、２端子デバイスの場合には図３に示した状態であってもよい。
【００４２】
次に、図２（ｂ）に示すように、平坦化層１０８を除去することにより凹部１０４に露出した、ナノワイヤ１０７、基板１０１、電極１０９、膜厚調整層１０２、ストップ層１０３の露出表面をそれぞれ被覆するように絶縁膜１１０を形成する。この工程において、ナノワイヤ、及び電極の材料に応じて、好適な膜の形成法、及び材料を選択することができる。例えば、ナノワイヤがシリコン、電極がＴｉ、Ｗ等の金属である場合、ＬＰ（低圧）ＣＶＤ、ＡＬＤ（原子層堆積）等の気相成長が好適である。ナノワイヤ、電極がそれぞれシリコンである場合、過酸化水素水への浸漬、熱酸化等の表面改質により絶縁膜１１０としての酸化膜を形成してもよい。
【００４３】
続いて、図２（ｃ）に示すように、凹部１０４内に導電性物質１１１を付与する。導電性物質１１１が金属の場合、ＣＶＤやスパッタ、及びそれらとリフローのためのアニール工程との組み合わせなどにより、導電性物質が形成できる。この場合、必要に応じて、電極１０９によって被覆されていない凹部１０４の開口箇所に、電極１０９と電気的に導通することのない位置（不図示）に導電性物質１１１に電位を与えるための電極を形成する。こうして、導電性物質１１１に外部から電位を与えることができる。この不図示の電極は、周知の成膜とパターニングにより形成できる。
【００４４】
また、導電性物質１１１として、より形成容易な導電性ポリマーも適用できる。更には、電解質溶液を凹部に満たすことによっても形成できる。この場合には、導電性物質１１１中に、前記電極１０９と電気的に導通することのない位置に、導電体からなる電極を挿入すれば電解質からなる導電性物質１１１に電位を与えることが可能となる。
【００４５】
上記構成において、導電性物質１１１は絶縁膜１１０を隔てて、基板１０１の上面、膜厚調整層１０２及びストップ層１０３の側面、ナノワイヤ１０７の側面、電極１０９の下面と略等距離に配置される。導電性物質１１１に電圧を印加した場合、基板１０１、ナノワイヤ１０７、電極１０９にポテンシャル変動を誘起する。基板１０１と電極１０９間に電位を加え、導電性物質１１１に電位を加える。このような電位を加えた場合、キャリアの導電経路として最も断面積の小さいナノワイヤ１０７部のポテンシャル変動、及びそれに起因するキャリア蓄積状態の変化が、基板１０１と電極１０９間に流れる電流を最も変化させる要因になる。これにより、図２（ｃ）に示した３端子デバイスは、電界効果トランジスタとして機能することとなる。この場合、導電性物質はゲート電極として機能する。また、基板１０１と電極１０９のいずれかがソース電極、もう一方がドレイン電極として作用する。
【００４６】
基板１０１がｎ型不純物を多く含む場合、トランジスタ駆動で制御するキャリアは電子となり、ｎチャネルトランジスタとなる。このため、基板１０１と電極１０９で相対的に正電位側になっている方がドレイン電極となり、相対的に負電位になっている方がソース電極となる。逆に、基板１０１がｐ型不純物を多く含む場合、トランジスタ駆動で制御するキャリアは正孔となり、基板１０１と電極１０９で相対的に正電位なっている方がソース電極となり、相対的に負電位になっている方がドレイン電極となる。
【００４７】
（実施形態３）
以下、本発明の半導体デバイスをセンサーに用いた場合について説明する。
【００４８】
ソースとドレイン間に一定の電圧が印加された状態において、導電性物質のポテンシャルが変動した場合は、トランジスタのゲート印加電圧が変動した場合と等しいため、トランジスタのドレイン電流特性が変化する。これを用いて、導電性物質のポテンシャル変動を検出するセンサーとして用いることも可能である。例えば、導電性物質１１１があるｐＨを有する電解質溶液である場合、ｐＨが変動した場合には電気化学ポテンシャルがネルンストの式に従って変動するため、ドレイン電流が変化する。このようにして例えばｐＨセンサとして用いることが可能である。
【００４９】
（実施形態４）
以下、本発明の半導体デバイスをセンサーに用いた場合について説明する。
【００５０】
ナノワイヤ１０７を被覆している絶縁膜１１０の表面に、標的分子と特異的に反応し、その相互作用でナノワイヤ中のポテンシャルを変動させるような材料を固定化すれば、分子センサーとして機能する半導体デバイスとなる。このような材料としては、抗原、抗体、オリゴヌクレオチドなどの生体分子でありうる。
【００５１】
具体的には、前述の方法で半導体デバイスを導電性物質１１１を形成する直前の工程まで作製する。その後、シランカップリング剤への浸漬で凹部露出表面をアミノ基で終端し、特定の配列を有し、末端にカルボニル基が修飾された第１オリゴヌクレオチドを導入することで凹部に第１オリゴヌクレオチドが固定化される。続いて、前記第１オリゴヌクレオチドと相補的配列を有する第２オリゴヌクレオチドを含む電解質溶液を凹部に導入した場合、相補的構造を有する第２オリゴヌクレオチドのみが凹部表面の第１オリゴヌクレオチドと相補鎖を形成し捕獲される。オリゴヌクレオチドはリン酸基対ごとに負の電荷を有するため、ナノワイヤ１０７を被覆している絶縁膜１１０の表面部位に固定化された第１ヌクレオチドの固定化によってナノワイヤ内に正電荷が誘起される。これに加えて、第１オリゴヌクレオチドと相補鎖を形成する第２オリゴヌクレオチドが凹部に導入された場合、第２オリゴヌクレオチドの有する電荷はナノワイヤ内の電荷を表面近傍に静電的に更に誘起する。ここで、ソースとドレイン間に一定の電圧が印加されていれば、ドレインに流入するキャリア数が変動する。第１ヌクレオチドを固定化した後のソース−ドレイン間の電流変動量はナノワイヤ１０７表面部位に固定化された第１オリゴヌクレオチドと相補鎖形成する第２オリゴヌクレオチドの量に応じて増減する。この結果として、第２ヌクレオチドを選択的にかつ定量的に検出可能な分子認識センサーとして機能することとなる。
【符号の説明】
【００５２】
１０１  基板
１０２  第１の層
１０３  ストップ層
１０４  凹部
１０５  触媒
１０６  半導体原料
１０７  ナノワイヤ
１０８  平坦化層
１０９  電極
１１０  絶縁膜
１１１  導電性物質
【図１】
2011187901.tif 000003
【図２】
2011187901.tif 000004
【図３】
2011187901.tif 000005