(57)【要約】【課題】駆動トランジスタの特性変動量を短時間で取得する。【解決手段】電圧調整回路４３(i)は、階調電圧生成回路４１(i)が生成した原階調電圧Ｖdata0(i)とオフセット電圧生成回路４２(i)が生成したオフセット電圧Ｖoffset(i,j)とを加算し、出力回路３４(i)は、電圧調整回路４３(i)が生成した出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する。電流比較回路２０(j)のコンパレータ２３(j)は、電源線Ｌv(j)に流れる電源電流ＩLvが参照電流Ｉrefよりも小さければ比較結果Comp＝“０”を、大きければ、“１”をデータドライバ１６に供給する。オフセット電圧生成回路４２(i)は、この比較結果Compに基づいて二分探索により、駆動トランジスタの特性変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)を取得する。【選択図】図３
2011028214.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と駆動トランジスタとを有し、該駆動トランジスタの電流路の一端が前記発光素子の一端に接続された画素を駆動する画素駆動装置であって、
前記駆動トランジスタの前記電流路の他端に接続可能に構成されて、電源電圧を出力する電源と、
オフセット電圧を生成するオフセット電圧生成回路と、
所定の階調電圧に前記オフセット電圧を加算した出力電圧を生成する電圧調整回路と、
前記電源が前記駆動トランジスタの前記電流路の他端に接続されて、該電流路の他端に前記電源電圧が印加され、前記駆動トランジスタの制御端子に前記出力電圧に基づく電圧が印加されたときの、前記駆動トランジスタの前記電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する電流比較回路と、
を備え、
前記オフセット電圧生成回路は、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定し、当該オフセット電圧に応じた前記電流比較回路での前記比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする画素駆動装置。
【請求項２】
前記参照電流の電流値は、前記駆動トランジスタが初期特性を有しているときに、前記駆動トランジスタの制御端子に前記階調電圧に基づく電圧を印加したときの、前記駆動トランジスタの電流路に流れる電流の電流値に設定されていることを特徴とする請求項１に記載の画素駆動装置。
【請求項３】
前記オフセット電圧生成回路は、前記オフセット電圧を、所定のビット数のデジタル値に基づいて生成し、前記デジタル値として、前記二分探索法により設定した第１の値と、該第１の値から１ビットだけ増加又は減少させて生成した第２の値と、を生成し、前記電流比較回路における前記比較により、前記第１の値と前記第２の値に対応する二つの前記オフセット電圧に対応して前記駆動トランジスタの電流路に流れる二つの電流の電流値の範囲内に前記参照電流の電流値が含まれていると判定するまで、前記オフセット電圧の電圧値の前記二分探索法により変更した値への再設定と、設定した当該オフセット電圧に応じた前記電流比較回路での前記比較を繰り返し、前記範囲内に前記参照電流の電流値が含まれていると判定したとき、前記第１の値に対応する前記オフセット電圧を前記特定オフセット電圧として取得することを特徴とする請求項１又は２に記載の画素駆動装置。
【請求項４】
前記階調電圧を生成して、前記電圧調整回路に供給する階調電圧生成回路を有することを特徴とする請求項１乃至３の何れか１項に記載の画素駆動装置。
【請求項５】
前記オフセット電圧生成回路が取得した前記特定オフセット電圧に対応する特定オフセット値を記憶する記憶回路を有し、
前記階調電圧生成回路は、外部から供給される表示信号に基づいて前記階調電圧を生成し、
前記オフセット電圧生成回路は、前記記憶回路に記憶された前記特定オフセット値に基づいて特定オフセット電圧を生成し、
前記電圧調整回路は、前記階調電圧に前記特定オフセット電圧を加算した前記出力電圧を生成することを特徴とする請求項４に記載の画素駆動装置。
【請求項６】
前記電流比較回路は、前記電源の出力端と、前記駆動トランジスタの電流路の他端と、の間に設けられていることを特徴とする請求項１乃至５の何れか１項に記載の画素駆動装置。
【請求項７】
前記電流比較回路は、前記電圧調整回路の出力端と、前記駆動トランジスタの電流路の一端と、の間に設けられていることを特徴とする請求項１乃至５の何れか１項に記載の画素駆動装置。
【請求項８】
発光素子と駆動トランジスタとを有し、前記駆動トランジスタの電流路の一端が前記発光素子の一端に接続された少なくとも１つの画素と、
前記画素に接続される少なくとも１つの信号線と、
前記画素の前記駆動トランジスタの前記電流路の他端に接続可能に構成されて、電源電圧を出力する電源と、
前記信号線に対応して設けられ、オフセット電圧を生成する少なくとも１つのオフセット電圧生成回路と、
前記信号線に対応して設けられ、所定の階調電圧に前記オフセット電圧を加算した出力電圧を生成する少なくとも１つの電圧調整回路と、
前記電源が前記画素の前記駆動トランジスタの前記電流路の他端に接続されて、該電流路の他端に前記電源電圧が印加され、前記駆動トランジスタの制御端子に、前記信号線を介して、前記電圧調整回路により生成された前記出力電圧に基づく電圧が印加されたときの、前記画素の前記駆動トランジスタの前記電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する、少なくとも１つの電流比較回路と、
を備え、
前記オフセット電圧生成回路は、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定し、当該オフセット電圧に応じた前記電流比較回路での前記比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする発光装置。
【請求項９】
前記参照電流の電流値は、前記駆動トランジスタが初期特性を有しているときに、前記駆動トランジスタの制御端子に前記階調電圧に基づく電圧を印加したときの、前記駆動トランジスタの電流路に流れる電流の電流値に設定されていることを特徴とする請求項８に記載の発光装置。
【請求項１０】
前記オフセット電圧生成回路は、前記オフセット電圧を、所定のビット数のデジタル値に基づいて生成し、前記デジタル値として、前記二分探索法により設定した第１の値と、該第１の値から１ビットだけ増加又は減少させて生成した第２の値と、を生成し、前記電流比較回路における前記比較により、前記第１の値と前記第２の値に対応する二つの前記オフセット電圧に対応して前記駆動トランジスタの電流路に流れる二つの電流の電流値の範囲内に前記参照電流の電流値が含まれていると判定するまで、前記オフセット電圧の電圧値の前記二分探索法により変更した値への再設定と、設定した当該オフセット電圧に応じた前記電流比較回路での前記比較を繰り返し、前記範囲内に前記参照電流の電流値が含まれていると判定したとき、前記第１の値に対応する前記オフセット電圧を前記特定オフセット電圧として取得することを特徴とする請求項８又は９に記載の発光装置。
【請求項１１】
前記信号線に対応して設けられ、前記階調電圧を生成して、前記電圧調整回路に供給する少なくとも１つの階調電圧生成回路を有することを特徴とする請求項８乃至１０の何れか１項に記載の発光装置。
【請求項１２】
前記オフセット電圧生成回路が取得した前記特定オフセット電圧に対応する特定オフセット値を記憶する記憶回路を有し、
前記階調電圧生成回路は、外部から供給される表示信号に基づいて前記階調電圧を生成し、
前記オフセット電圧生成回路は、前記記憶回路に記憶された前記特定オフセット値に基づいて特定オフセット電圧を生成し、
前記電圧調整回路は、前記階調電圧に前記特定オフセット電圧を加算した前記出力電圧を生成し、該出力電圧を、前記信号線を介して前記画素に印加して、前記発光素子を発光動作させることを特徴とする請求項１１に記載の発光装置。
【請求項１３】
前記電流比較回路は、前記電源の出力端と、前記画素の前記駆動トランジスタの前記電流路の他端に接続される電源線の一端との間に設けられていることを特徴とする請求項８乃至１２の何れか１項に記載の発光装置。
【請求項１４】
前記信号線の一端は、前記画素の前記駆動トランジスタの前記電流路の一端に電気的に接続され、
前記電流比較回路は、前記電圧調整回路の出力端と前記信号線の他端との間に設けられていることを特徴とする請求項８乃至１２の何れか１項に記載の発光装置。
【請求項１５】
発光素子と駆動トランジスタとを有し、前記駆動トランジスタの電流路の一端が前記発光素子の一端に接続された少なくとも１つの画素と、前記画素に接続される少なくとも１つの信号線と、を備える発光装置の駆動制御方法であって、
所定の階調電圧を生成する階調電圧生成ステップと、
オフセット電圧を生成するオフセット電圧生成ステップと、
前記階調電圧に前記オフセット電圧を加算した出力電圧を生成する出力電圧生成ステップと、
前記画素の前記駆動トランジスタの制御端子に、前記信号線を介して前記出力電圧に基づく電圧を印加する出力電圧印加ステップと、
前記画素の前記駆動トランジスタの前記電流路の他端に電源電圧が印加され、前記制御端子に前記出力電圧に基づく電圧が印加されたときに前記駆動トランジスタの電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する電流比較ステップと、
前記電流比較ステップにおける比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得する特定オフセット電圧取得ステップと、
を含み、
前記オフセット電圧生成ステップは、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定する二分探索ステップを含み、
前記特定オフセット電圧取得ステップでは、前記二分探索ステップにより設定した前記オフセット電圧に応じた前記電流比較ステップでの前記比較の結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする発光装置の駆動制御方法。
【請求項１６】
前記オフセット電圧生成ステップにおける前記オフセット電圧は、所定のビット数のデジタル値に基づいて生成され、
前記特定オフセット電圧取得ステップは、
前記デジタル値として、前記二分探索法により設定した第１の値と、該第１の値から１ビットだけ増加又は減少させて生成した第２の値と、を生成する生成ステップと、
生成した前記第１の値と前記第２の値に対応する二つの前記オフセット電圧に対応して前記駆動トランジスタの電流路に流れる二つの電流の電流値の範囲内に前記参照電流の電流値が含まれているか否かを、前記電流比較ステップに基づいて判定する判定ステップと、
前記判定ステップにおいて前記範囲内に前記参照電流の電流値が含まれていると判定するまで、前記オフセット電圧の電圧値の前記二分探索ステップにより変更した値への再設定と、設定した当該オフセット電圧に応じた前記判定ステップによる前記判定を繰り返す繰り返しステップと、
前記判定ステップにおいて前記範囲内に前記参照電流の電流値が含まれていると判定したときに、前記第１の値に対応する前記オフセット電圧を前記特定オフセット電圧として取得するオフセット電圧取得ステップと、を含むことを特徴とする請求項１５に記載の発光装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素駆動装置、発光装置及び発光装置の駆動制御方法に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子（Organic Electro-Luminescent Device）は、蛍光性の有機化合物に直流電圧を印加することによって発光するものである。この有機ＥＬ素子を有する画素がマトリクス配置された発光装置や表示装置等は、次世代のディスプレイデバイスとして注目されている。
【０００３】
この有機ＥＬ素子は、電流駆動素子であり、流れる電流に比例した輝度で発光する。このような有機ＥＬ素子を備えたアクティブマトリクス駆動表示装置は、各画素に、電界効果トランジスタ（薄膜トランジスタ）によって構成された駆動トランジスタを備え、駆動トランジスタは、有機ＥＬ素子に供給する電流の電流値を制御する。
【０００４】
また、駆動トランジスタのゲート−ソース間にキャパシタが接続され、このキャパシタに、外部から供給された画像データの階調度に対応する電圧が書き込まれ、キャパシタは、この電圧を保持する。
【０００５】
そして、駆動トランジスタは、ドレイン−ソース間に電圧が印加されると、キャパシタが保持した電圧をゲート−ソース間電圧（以後、「ゲート電圧」と記す。）Ｖgsとして、このゲート電圧Ｖgsで電流値を制御しつつ、有機ＥＬ素子に電流を供給する。有機ＥＬ素子は、供給された電流量に対応する輝度で発光し、アクティブマトリクス駆動表示装置は、画像を表示する。
【０００６】
このキャパシタに電圧を書き込む方式としては、画像の階調度に対応させて、駆動トランジスタのゲート−ソース間に、指定された電圧を印加する電圧書き込み方式がある（例えば、特許文献１参照）。
【０００７】
この電圧書き込み方式では、駆動トランジスタの経時的な特性変動量によって、有機ＥＬ素子に流れる電流の電流値が変動してしまう。このため、駆動トランジスタのゲート−ソース間に同じ電圧を印加しても有機ＥＬ素子に供給される電流の電流値が変化して、その発光輝度が変化し、表示品位が劣化してしまう。
これに対し、階調電圧とオフセット電圧とを加算した電圧をデータ線に印加し、オフセット電圧を所定の単位電圧毎に逐次増減させて、電源線に流れる電流と参照電流とを比較することにより、駆動トランジスタの特性変動量を取得し、取得した特性変動量に基づいて、駆動トランジスタのゲート−ソース間に印加する電圧の電圧値を補正するようにした表示装置がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０８−３３０６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、このような表示装置では、オフセット電圧を単位電圧毎に逐次増減させるので、駆動トランジスタの特性変動量に対応するオフセット電圧を取得するのに比較的長い時間を要することになる。このオフセット電圧の取得を行っている間は通常の表示動作が行えないため、オフセット電圧の取得を頻繁に行うことができなかった。
【００１０】
本発明は、このような従来の問題点に鑑みてなされたもので、駆動トランジスタの特性変動量を短時間で取得することが可能な画素駆動装置、発光装置及び発光装置の駆動制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するため、本発明の第１の観点に係る画素駆動装置は、
発光素子と駆動トランジスタとを有し、該駆動トランジスタの電流路の一端が前記発光素子の一端に接続された画素を駆動する画素駆動装置であって、
前記駆動トランジスタの前記電流路の他端に接続可能に構成されて、電源電圧を出力する電源と、
オフセット電圧を生成するオフセット電圧生成回路と、
所定の階調電圧に前記オフセット電圧を加算した出力電圧を生成する電圧調整回路と、
前記電源が前記駆動トランジスタの前記電流路の他端に接続されて、該電流路の他端に前記電源電圧が印加され、前記駆動トランジスタの制御端子に前記出力電圧に基づく電圧が印加されたときの、前記駆動トランジスタの前記電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する電流比較回路と、
を備え、
前記オフセット電圧生成回路は、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定し、当該オフセット電圧に応じた前記電流比較回路での前記比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする。
【００１２】
本発明の第２の観点に係る発光装置は、
発光素子と駆動トランジスタとを有し、前記駆動トランジスタの電流路の一端が前記発光素子の一端に接続された少なくとも１つの画素と、
前記画素に接続される少なくとも１つの信号線と、
前記画素の前記駆動トランジスタの前記電流路の他端に接続可能に構成されて、電源電圧を出力する電源と、
前記信号線に対応して設けられ、オフセット電圧を生成する少なくとも１つのオフセット電圧生成回路と、
前記信号線に対応して設けられ、所定の階調電圧に前記オフセット電圧を加算した出力電圧を生成する少なくとも１つの電圧調整回路と、
前記電源が前記画素の前記駆動トランジスタの前記電流路の他端に接続されて、該電流路の他端に前記電源電圧が印加され、前記駆動トランジスタの制御端子に、前記信号線を介して、前記電圧調整回路により生成された前記出力電圧に基づく電圧が印加されたときの、前記画素の前記駆動トランジスタの前記電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する、少なくとも１つの電流比較回路と、
を備え、
前記オフセット電圧生成回路は、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定し、当該オフセット電圧に応じた前記電流比較回路での前記比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする。
【００１３】
本発明の第３の観点に係る発光装置の駆動制御方法は、
発光素子と駆動トランジスタとを有し、前記駆動トランジスタの電流路の一端が前記発光素子の一端に接続された少なくとも１つの画素と、前記画素に接続される少なくとも１つの信号線と、を備える発光装置の駆動制御方法であって、
所定の階調電圧を生成する階調電圧生成ステップと、
オフセット電圧を生成するオフセット電圧生成ステップと、
前記階調電圧に前記オフセット電圧を加算した出力電圧を生成する出力電圧生成ステップと、
前記画素の前記駆動トランジスタの制御端子に、前記信号線を介して前記出力電圧に基づく電圧を印加する出力電圧印加ステップと、
前記画素の前記駆動トランジスタの前記電流路の他端に電源電圧が印加され、前記制御端子に前記出力電圧に基づく電圧が印加されたときに前記駆動トランジスタの電流路に流れる電流の電流値と、前記階調電圧に対応する参照電流の電流値と、を比較する電流比較ステップと、
前記電流比較ステップにおける比較結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得する特定オフセット電圧取得ステップと、
を含み、
前記オフセット電圧生成ステップは、前記オフセット電圧の電圧値を、初期電圧の電圧値に基づき二分探索法によって設定する二分探索ステップを含み、
前記特定オフセット電圧取得ステップでは、前記二分探索ステップにより設定した前記オフセット電圧に応じた前記電流比較ステップでの前記比較の結果に基づいて、前記駆動トランジスタの特性変動量に対応する特定オフセット電圧を取得することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、駆動トランジスタの特性変動量を短時間で取得することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る表示装置の構成を示すブロック図である。
【図２】図１に示す各画素の回路構成を示す回路図である。
【図３】図１に示すデータドライバと電源ドライバとの構成を示す図である。
【図４】図１に示す表示装置の各画素を発光動作させるときのタイミングチャートである。
【図５】図４に示す選択期間における動作を示す図である。
【図６】図４に示す発光期間における動作を示す図である。
【図７】図１に示す表示装置が実行する特定オフセット電圧取得処理のフローチャートである。
【図８】図１に示す表示装置が特定オフセット電圧取得処理を実行するときのタイミングチャートである。
【図９】図１に示す表示装置が実行する特定オフセット電圧取得サブルーチンのフローチャートである。
【図１０】図１に示す表示装置が実行する特定オフセット電圧取得処理の具体的な動作を示す図である。
【図１１】図１に示す表示装置が実行する特定オフセット電圧取得処理において生成されるオフセット電圧の具体例を示す図である。
【図１２】画素が他の構成を有するときの、特定オフセット電圧を取得するための構成を示す図である。
【図１３】画素が他の構成を有するときの、特定オフセット電圧を取得するための他の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態に係る発光装置を図面を参照して説明する。尚、本実施形態では、発光装置を、ＴＦＴ−ＯＬＥＤ（Thin Film Transistor−Organic light-emitting diode)パネルを備えた表示装置として説明する。
【００１７】
本実施形態に係る表示装置の構成を図１に示す。
本実施形態に係る表示装置１は、ＴＦＴ−ＯＬＥＤパネル１１と、表示信号生成回路１２と、コントローラ１３と、選択ドライバ１４と、電源ドライバ１５と、データドライバ１６と、によって構成される。
【００１８】
ＴＦＴ−ＯＬＥＤパネル１１は、列方向に延在するように設けられた複数のデータ線（信号線）Ｌd(i)（ｉ＝１〜ｍ；自然数）と、行方向に延在するように設けられた複数の走査線Ｌs(j)（ｊ＝１〜ｎ；自然数）と、各走査線Ｌs(j)に沿って、行方向に延在するように設けられたｎ本の電源線Ｌv(1) 〜Ｌv(n)と、各データ線Ｌd(i)と各走査線Ｌs(j)及び電源線Ｌv(j)の交点近傍に設けられた複数の画素１１(i,j)（ｉ＝１〜ｍ、ｊ＝１〜ｎ）を備えたものである。
【００１９】
画素１１(i,j)は、それぞれ、表示画像の１画素に対応する回路であり、行列配置される。本実施形態の各画素１１(i,j)は、図２に示す回路構成を有するものであり、有機ＥＬ素子１０１と、トランジスタＴ１，Ｔ２と、キャパシタＣsと、を備える。
【００２０】
有機ＥＬ素子１０１は、供給された電流の電流量に対応する輝度で発光する発光素子であり、画素電極、複数のキャリア輸送層を有する有機ＥＬ層、対向電極が積層された構造を有する。対向電極（カソード電極）は接地電位に設定される。
【００２１】
トランジスタＴ１，Ｔ２は、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成された薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。これら薄膜トランジスタは、それぞれ電流路をなす半導体層がアモルファスシリコン単体であるか或いはアモルファスシリコンを含んでいる。
【００２２】
トランジスタＴ１は、有機ＥＬ素子１０１に供給する電流の電流値を制御する駆動トランジスタであり、その制御端子としてのゲートがトランジスタＴ２のソース及びキャパシタＣsの一端に接続され、その電流路の一端としてのソースがキャパシタＣsの他端及び有機ＥＬ素子１０１のアノードに接続され、電流路の他端としてのドレインは、電源線Ｌv(j)に接続される。
【００２３】
トランジスタＴ２は、その制御端子としてのゲートに選択信号又は走査線信号Ｖscan(j)が印加され、データ線Ｌd(i)とトランジスタＴ１のゲートとを導通又は遮断させるためのスイッチトランジスタである。
【００２４】
画素１１(i,j)では、トランジスタＴ２のソースは、トランジスタＴ１のゲート及びキャパシタＣsの一端に接続され、ドレインは、データ線Ｌd(i)に接続される。画素１１(1,j)，・・・，１１(m,j)の各トランジスタＴ２のゲートは、それぞれ、走査線Ｌs(j)に接続される。
【００２５】
そして、各トランジスタＴ２は、それぞれ、走査線Ｌs(1)，・・・，Ｌs(n)にＨｉｇｈレベルの信号が出力されるとオン状態となり、トランジスタＴ１のゲートとデータ線Ｌd(1)〜Ｌd(m)とを接続する。
【００２６】
また、各トランジスタＴ２は、走査線Ｌs(1)，・・・，Ｌs(n)にＬｏｗレベルの信号が出力されると、オフ状態となり、それぞれ、トランジスタＴ１のゲートとデータ線Ｌd(1)〜Ｌd(m)とを遮断する。
【００２７】
キャパシタＣsは、トランジスタＴ１のゲート−ソース間に接続される。キャパシタＣsは、トランジスタＴ２がオフ状態となったとき、トランジスタＴ１のゲート電圧Ｖgsを保持する。
【００２８】
図１に戻り、表示信号生成回路１２は、外部から供給される、例えば、コンポジット映像信号、コンポーネント映像信号のような映像信号Imageから、各画素の階調度を示す表示信号としてのデジタルデータと同期信号Ｓyncとを取得する。
【００２９】
表示信号生成回路１２は、映像信号Imageから取得した同期信号Ｓyncをコントローラ１３に供給する。また、映像信号Imageから取得した各画素の階調度に対応する１行毎のデジタルデータ（表示信号）をＤin(1)〜Ｄin(m)として、表示信号生成回路１２は、１行毎にデジタルデータＤin(1)〜Ｄin(m)をデータドライバ１６に供給する。
【００３０】
コントローラ１３は、書き込み処理、有機ＥＬ素子１０１の発光動作を制御するものである。このような制御を行うため、表示信号生成回路１２から供給された同期信号Ｓyncに同期したクロック信号ＣＬＫ1,2,3、スタート信号Ｓp1,2,3、スイッチ制御信号Ｃsw(i)等、各種制御信号を生成する。
【００３１】
スタート信号Ｓp1,Sp2,Sp3は、各構成部の動作を開始させるための信号であり、コントローラ１３は、このスタート信号Ｓp1,2,3とクロック信号ＣＬＫ1,2,3とを、それぞれ、選択ドライバ１４、電源ドライバ１５、データドライバ１６に供給する。
【００３２】
また、コントローラ１３は、スイッチ制御信号Ｃsw(i)をデータドライバ１６に供給する。スイッチ制御信号Ｃsw(i)は、データドライバ１６が内蔵する出力スイッチＳw2(i)をオン、オフするための信号である。
【００３３】
コントローラ１３は、出力スイッチＳw2(i)をオンする（閉じる）ときは、オン（on）レベル（例えばＨｉｇｈレベル）のスイッチ制御信号Ｃsw(i)をデータドライバ１６に供給し、出力スイッチＳw2(i)をオフする（開く）ときは、オフ（off）レベル（例えばＬｏｗレベル）のスイッチ制御信号Ｃsw(i)をデータドライバ１６に供給する。
【００３４】
選択ドライバ１４は、第ｊ行の画素１１(1,j)〜１１(m,j)を選択するものである（ｊ＝１〜ｎ）。選択ドライバ１４は、シフトレジスタ（図示せず）を備え、コントローラ１３から供給されたＨｉｇｈレベルのスタート信号Ｓp1を、クロック信号ＣＬＫ1に従って順次シフトし、シフトしたオンレベル（以後、「Ｖscan ONレベル」と記す。Ｖscan ONレベルは、例えばＨｉｇｈレベルである。）の選択信号Ｖscan(1)〜Ｖscan(n)を、順次、走査線Ｌs(1)，・・・，Ｌs(n)に出力する。これにより、第１行目の画素１１(1,1)〜１１(m,1)、・・・、第ｎ行目の画素１１(1,n)〜１１(m,n)を順次選択する。
【００３５】
電源ドライバ１５は、電源線Ｌv(j) （ｊ＝１〜ｎ）に電源電圧を供給するドライバであり、コントローラ１３から、スタート信号Ｓp3が供給されることで動作を開始し、クロック信号ＣＬＫ3に同期して動作する。
【００３６】
電源ドライバ１５は、図３に示すように、電圧ＶＨ及び電圧ＶＬを出力する電源回路Ｐwと、各電源線Ｌv(j)の各々に対応して設けられるスイッチＳw1(j)と、電流比較回路２０(j)（ｊ＝１〜ｎ）と、を備える。
【００３７】
スイッチＳw1（j）は、電源回路Ｐwから出力される電圧ＶＨ及び電圧ＶＬのいずれか一方を電源線Ｌv(j)に印加するためのスイッチであり、電源ドライバ１５は、このスイッチＳw1(j)の切り替えを制御する。
【００３８】
電圧ＶＨは、各画素１１(i,j)の有機ＥＬ素子１０１を発光させることが可能なＨｉｇｈレベル（正）の電圧であり、例えば、＋１５Ｖに設定される。電圧ＶＬは、電圧ＶＨより低い電位の、Ｌｏｗレベルの電圧であり、例えば、有機ＥＬ素子１０１のカソード電位（接地電位）に設定される。
【００３９】
電流比較回路２０(j)は、参照電流Ｉrefの電流値と電源線Ｌv(j)に流れる電源電流としての電源電流ＩLvの電流値とを比較する回路である。この電流比較回路２０(j)は、オフセット電圧生成回路４２(i)において、各画素１１(i,j)のトランジスタＴ１の閾値電圧Ｖthのような特性変動量に応じたオフセット電圧を取得する際に用いられる回路である。
【００４０】
この特性変動量に応じたオフセット電圧を取得する方法について説明する。
トランジスタＴ１のドレイン電流（値）Ｉdは、次の式（１１）によって表される。
Ｉd＝β（Ｖgs−Ｖth）2      ・・・・・・・・・・・・（１１）
但し、βは定数、Ｖgsは、トランジスタＴ１のゲート−ソース間電圧（以後、「ゲート電圧」と記す。）、Ｖthは、ドレイン電流Ｉdが流れ出すトランジスタＴ１の閾値電圧である。この閾値電圧Ｖthは、経時劣化等によりシフトする。
【００４１】
前述のように、有機ＥＬ素子１０１は、ドレイン電流Ｉdが供給されて、このドレイン電流Ｉdの電流値に対応する輝度で発光する素子である。式（１１）に示すように、ゲート電圧Ｖgsに閾値電圧Ｖthを加算すれば、閾値電圧Ｖthは相殺され、有機ＥＬ素子１０１を、デジタルデータＤin(i)に対応する輝度で発光させることができる。
【００４２】
ここで、Ｖdata0をデジタルデータＤin(1)〜Ｄin(m)に対応するアナログの原階調電圧とし、例えば、トランジスタＴ１が初期特性を有しているときに原階調電圧Ｖdata0をトランジスタＴ１のゲートに印加したときに、トランジスタＴ１のドレイン−ソース間に流れるドレイン電流Ｉdの電流値を参照電流Ｉrefの電流値とする。そして、トランジスタＴ１が経時劣化した後に、原階調電圧Ｖdata0に所定のオフセット電圧Ｖoffsetを加算した電圧をトランジスタＴ１のゲートに印加する。その際、トランジスタＴ１のドレイン−ソース間に流れるドレイン電流Ｉdが参照電流Ｉrefに等しい、あるいは近似した電流値であるとき、このときのオフセット電圧ＶoffsetはトランジスタＴ１の閾値電圧Ｖthの変動量に相当する電圧となる。
【００４３】
なお、上記においては、参照電流Ｉrefの電流値を、トランジスタＴ１が初期特性を有しているときに原階調電圧Ｖdata0をトランジスタＴ１のゲートに印加したときに流れるドレイン電流Ｉdの実測値とした。しかし、他の例においては、参照電流Ｉrefの電流値を、原階調電圧Ｖdata0をトランジスタＴ１のゲートに印加したときに流れると予測されるドレイン電流Ｉdの設計値としてもよい。
【００４４】
従って、式（１２）に示すように、データ線Ｌd(i)に印加する出力電圧Ｖoutを、原階調電圧Ｖdata0とオフセット電圧Ｖoffsetを加算した電圧値とすることで、オフセット電圧Ｖoffsetを可変させる。これにより、電源線Ｌv(j)に流れる電源電流ＩLvの電流値が参照電流Ｉrefの電流値に最も近似する値となったときのオフセット電圧Ｖoffsetが、トランジスタＴ１の閾値電圧Ｖthの変動量に相当する電圧となる。
Ｖout＝Ｖdata0＋Ｖoffset      ・・・（１２）
【００４５】
本実施形態では、参照電流を予め設定された原階調電圧Ｖdata0に対応する電流に設定し、第ｉ列に対する出力電圧Ｖout(i)をデータ線Ｌd(i)に印加して、電源線Ｌv(j)に流れる電源電流ＩLvの電流値と参照電流Ｉrefの電流値とを比較する。そして、この比較に基づいて、トランジスタＴ１の閾値電圧Ｖthの変動量に相当するオフセット電圧Ｖoffsetを取得する。
【００４６】
電流比較回路２０(j)は、電流計２１(j)と、参照電流Ｉrefを供給する定電流源２２(j)と、コンパレータ２３(j)と、を有する。電流比較回路２０(j)は、出力電圧Ｖout(i)がデータ線Ｌd(i)に印加されたときに電源線Ｌv(j)に流れる電源電流の電流値とこの参照電流の電流値とを比較する。
【００４７】
電流計２１(j)は、電源線Ｌv(j)に流れる電源電流ＩLvを計測するものである。定電流源２２(j)は参照電流Ｉrefを供給するものである。
【００４８】
コンパレータ２３(j)は、参照電流Ｉrefと電源電流ＩLvとを比較し、その結果（比較結果Comp）を出力する。ここで、コンパレータ２３(j)が二つの入力電圧を比較する構成を有するものである場合には、電流計２１(j)は計測した電源電流ＩLvの電流値に相当する電圧をコンパレータ２３(j)に供給する。
【００４９】
コンパレータ２３(j)は、電源電流ＩLvが参照電流Ｉrefよりも大きい又は電源電流ＩLvが参照電流Ｉrefに等しいときは、例えば、比較結果Comp＝“１”を出力し、電源電流ＩLvが参照電流Ｉrefより小さいときは、比較結果Comp＝“０”を出力するものとする。
【００５０】
なお、図３において、電流比較回路２０(j)では、参照電流Ｉrefを供給する定電流源２２(j)を有するとしたが、コンパレータ２３(j)が二つの入力電圧を比較する構成を有するものである場合には、定電流源２２(j)の代わりに、参照電流Ｉrefの電流値に相当する電圧をコンパレータ２３(j)に供給する電圧源を有していてもよい。
【００５１】
図１に示すデータドライバ１６は、出力電圧Ｖout(1,j)〜Ｖout(m,j)を、それぞれ、データ線Ｌd(1)〜Ｌd(m)に印加することにより、選択された第ｊ行の各画素１１(1,j)〜１１(m,j)のキャパシタＣsに電荷を書き込むドライバである。
【００５２】
データドライバ１６は、図３に示すように、フレームメモリ３１と、シフトレジスタ・データレジスタ回路３２と、データラッチ回路３３と、出力回路３４(1)〜３４(m)と、からなる。
【００５３】
フレームメモリ３１は、各画素１１(i,j)のトランジスタＴ１の、特定オフセット値Doffset_s(i,j)を記憶するものである。シフトレジスタ・データレジスタ回路３２は、表示信号生成回路１２から供給されるj行の１行分のデジタルデータＤin(1)〜Ｄin(m)を１画素分毎に、順次、シフトして取り込む回路である。そして、取り込んだデジタルデータＤin(1)〜Ｄin(m)をデータラッチ回路３３に供給する。
【００５４】
データラッチ回路３３は、シフトレジスタ・データレジスタ回路３２から供給されたデジタルデータＤin(i)〜Ｄin(m)を保持するものである。そして、保持したデジタルデータＤin(i)〜Ｄin(m)を出力回路３４(i)に供給する。
【００５５】
出力回路３４(i)（ｉ＝１〜ｍ）は、式（１２）に従って、第j行の第ｉ列の出力電圧Ｖout(i)を生成し、生成した出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する。これにより、各画素１１(i,j)のキャパシタＣsに、トランジスタＴ１のゲート電圧Ｖgsに対応する電荷が書き込まれる。出力回路３４(i)は、階調電圧生成回路４１(i)と、オフセット電圧生成回路４２(i)と、電圧調整回路４３(i)と、出力スイッチＳw2(i)と、を備える。
【００５６】
階調電圧生成回路４１(i)は、データラッチ回路３３から供給されたデジタルデータＤin(i)に対応したアナログの原階調電圧Ｖdata0(i)を生成するものである。オフセット電圧生成回路４２(i)は、各画素１１(i,j)に対するオフセット電圧Ｖoffset(i,j)を生成するものである。オフセット電圧生成回路４２(i)は、フレームメモリ３１に記憶された各画素１１(i,j)に対する特定オフセット値Doffset_s(i,j)を取得し、取得した特定オフセット値Doffset_s(i,j)に対応したオフセット電圧Ｖoffset(i,j)を生成する。そして、オフセット電圧生成回路４２(i)は、生成したオフセット電圧Ｖoffset(i,j)を電圧調整回路４３(i)に供給する。また、オフセット電圧生成回路４２(i)は、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)を取得する。
【００５７】
電圧調整回路４３(i)は、階調電圧生成回路４１(i)が生成した原階調電圧Ｖdata0(i)とオフセット電圧生成回路４２(i)が生成したオフセット電圧Ｖoffset(i,j)とを加算して、出力電圧Ｖout(i)を生成するものである。電圧調整回路４３(i)が生成した出力電圧Ｖout(i)は、出力スイッチＳw2(i,j)が閉じることで、データ線Ｌd(i)に印加される。
【００５８】
本実施形態では、オフセット電圧生成回路４２(i)は、閾値電圧Ｖthの変動量に対応するオフセット電圧Ｖoffset(i,j)を短時間で取得するため、バイナリサーチ（二分検索法）を用いて、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)を取得する構成を有することを特徴としている。
【００５９】
具体的には、出力回路３４(i)は、出力電圧Ｖout(i)をデータ線Ｌd(i)に印加し、電流比較回路２０(j)のコンパレータ２３(j)は、電源線Ｌv(j)に流れる電源電流ＩLvと参照電流Ｉrefとを比較する。
【００６０】
そして、出力回路３４(i)は、下記の条件１１を満足するまで、次式（１３），（１４）を繰り返し実行する。そして、オフセット電圧生成回路４２(i)は、下記の条件１１を満足したときのオフセット電圧Ｖoffset(i,j)を、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)として取得する。尚、以下の説明においては、オフセット電圧Ｖoffset(i,j)の(i,j)を適宜省略する。
すなわち、オフセット電圧がＶoffset[p]であるときの電源電流（値）ＩLvが参照電流（値）Ｉref以上であり、オフセット電圧Ｖoffset[p]を、当該Ｖoffset[p]の最小分解能である１ビット分だけ減少させたときの電源電流（値）ＩLvが参照電流（値）Ｉref以下であるときに、そのオフセット電圧Ｖoffset[p]を、上記の特定オフセット電圧Ｖoffset_sとして取得するものである。
【００６１】
＜条件１１＞
ＩLv(Ｖoffset[p])≧Ｉref かつＩLv(Ｖoffset[p]−ＶoffsetLSB)≦Ｉref
Ｖoffset[1]＝Ｖoffset_max/2
ＩLv(Ｖoffset[p])＜Ｉrefであれば、
Ｖoffset[p]＝Ｖoffset[p-1]＋Ｖoffset_max/2p    ・・・・・・・（１３）
ＩLv(Ｖoffset[p])＞Ｉrefであれば、
Ｖoffset[p]＝Ｖoffset[p-1]−Ｖoffset_max/2p    ・・・・・・・（１４）
【００６２】
但し、
Ｖoffset[1]：二分探索１回目のオフセット電圧Ｖoffsetの電圧値
Ｖoffset_max：オフセット電圧の最大値（初期電圧）
ｐ：二分探索のカウント値
Ｖoffset[p]：二分探索ｐ回目のオフセット電圧Ｖoffsetの電圧値
Ｖoffset[p-1]：二分探索ｐ-1回目のオフセット電圧Ｖoffsetの電圧値
ＩLv(Ｖoffset[p])：出力電圧Ｖout＝Ｖdata0＋Ｖoffset[p]をデータ線Ｌd(i)に印加したときに電源線Ｌv(j)に流れる電源電流の電流値
ＶoffsetLSB：オフセット電圧Ｖoffsetの最小ビットに対応する電圧値
【００６３】
なお、オフセット電圧の最大値Ｖoffset_max、二分探索時のオフセット電圧Ｖoffset[1]、Ｖoffset[p]、Ｖoffset[p-1]は、各画素１１(i,j)の回路構成に応じて正の極性を有する場合と負の極性を有する場合とがある。例えば、各画素１１(i,j)が図２に示す回路構成を有する場合には正の極性を有し、後述する図１２に示す回路構成を有する場合には、負の極性を有する。但し、ここでは各電圧の値として、その絶対値を用いる。また、電源電流の電流値ＩLv(Ｖoffset[p])、参照電流Ｉrefにおいても、その絶対値を用いる。
オフセット電圧生成回路４２(i)は、電流比較回路２０(j)のコンパレータ２３(j)から比較結果Comp＝“１”が供給されたとき、ＩLv(Ｖoffset[p])＜Ｉrefと判定し、式（１３）を実行する。
【００６４】
また、オフセット電圧生成回路４２(i)は、比較結果Comp＝“０”が供給されたとき、ＩLv(Ｖoffset[p])＞Ｉrefと判定し、式（１４）を実行する。
【００６５】
また、オフセット電圧生成回路４２(i)は、例えば、オフセット電圧Ｖoffset[p](i,j)に対応するデジタル値のオフセット値Doffset(i,j)を一時的に格納するオフセットレジスタを有し、オフセットレジスタに格納するオフセット値Doffset(i,j)の値を適宜更新しながら、上記の特定オフセット電圧Ｖoffset_s(i,j)を取得する動作を実行する。このオフセット値Doffset(i,j)は、例えば、８bitのビット数を有する。
【００６６】
出力回路３４（i）は、取得した特定オフセット電圧Ｖoffset_s(i,j)に対応するデジタル値の特定オフセット値Doffset_s(i,j)をフレームメモリ３１に供給する。フレームメモリ３１は、供給された特定オフセット値Doffset_s(i,j)を記憶する。
【００６７】
出力スイッチＳw2(i)は、出力回路３４(i)の出力電圧Ｖout(i)の出力を制御するスイッチであり、コントローラ１３から供給されたスイッチ制御信号Ｃsw(i)に従って、オン、オフする。
【００６８】
出力スイッチＳw2(i)は、コントローラ１３からオンレベルのスイッチ制御信号Ｃsw(i)が供給されたときは、閉じて電圧調整回路４３(i)とデータ線Ｌd(i)とを接続する。一方、出力スイッチＳw2(i)は、コントローラ１３からオフレベルのスイッチ制御信号Ｃsw(i)が供給されたときは、開いて電圧調整回路４３(i)とデータ線Ｌd(i)との間を遮断する。
【００６９】
＜発光動作＞
次に、本実施形態に係る表示装置１における、外部から供給される映像信号に応じた輝度で各画素の有機ＥＬ素子を発光させる発光動作について説明する。
【００７０】
図４は、表示装置１において、各画素を発光動作させるときのタイミングチャートであり、図５は、表示装置１において、画素１１(1,1)を発光動作させるときの、選択期間における動作を示す図であり、図６は、表示装置１において、画素１１(1,1)を発光動作させるときの、発光期間における動作を示す図である。
外部から映像信号Imageが供給されたとき、表示信号生成回路１２は、供給された映像信号Imageに応じた、各画素の階調度を示す表示信号としてのデジタルデータＤin(1)〜Ｄin(m)と同期信号Ｓyncとを生成する。そして、表示信号生成回路１２は、生成したデジタルデータＤin(1)〜Ｄin(m)をデータドライバ１６に供給し、同期信号Ｓyncをコントローラ１３に供給する。
【００７１】
コントローラ１３は、表示信号生成回路１２から供給された同期信号Ｓyncに同期したクロック信号ＣＬＫ1,2,3、スタート信号Ｓp1,2,3、各種制御信号を生成し、スタート信号Ｓp1,2,3とクロック信号ＣＬＫ1,2,3とを、それぞれ、選択ドライバ１４、電源ドライバ１５、データドライバ１６に供給する。
【００７２】
図４に示すように、時刻ｔ１０において、コントローラ１３が、スタート信号Ｓp1,2,3とクロック信号ＣＬＫ1,2,3とを、それぞれ、選択ドライバ１４、電源ドライバ１５、データドライバ１６に供給する。選択ドライバ１４、電源ドライバ１５、データドライバ１６は、コントローラ１３からスタート信号Ｓp1,2,3が供給されることで動作を開始し、クロック信号ＣＬＫ1,2,3に同期して動作する。
【００７３】
時刻ｔ１０において、選択ドライバ１４は、Ｖscan ONレベルの選択信号Ｖscan(1)を走査線Ｌs(1)に出力し、オフレベル（以後、「Ｖscan OFFレベル」と記す。Ｖscan OFFレベルは、例えばＬｏｗレベルである。）の走査線信号Ｖscan(2)〜Ｖscan(n)をそれぞれ走査線Ｌs(2)〜Ｌs(n)に出力する。
【００７４】
図５に示すように、第１行目の画素１１(1,1)〜１１(m,1)の各トランジスタＴ２は、走査線Ｌs(1)を介して、ゲートにＶscan ONレベルの選択信号Ｖscan(1)が供給されて、オン状態となる。
【００７５】
また、電源ドライバ１５は、スイッチＳw1(1)をＬｏｗレベルの電圧ＶＬ側に切り替え、スイッチＳw1(1)を介して電圧ＶＬを電源線Ｌv(j)に印加する。
【００７６】
一方、表示信号生成回路１２は、第１行のデジタルデータＤin(1)〜Ｄin(m)をデータドライバ１６に供給する。シフトレジスタ・データレジスタ回路３２は、このデジタルデータＤin(1)〜Ｄin(m)を順次、シフトして取り込む。そして、取り込んだデジタルデータＤin(1)〜Ｄin(m)をデータラッチ回路３３に供給する。
【００７７】
データラッチ回路３３は、供給されたデジタルデータＤin(1)〜Ｄin(m)を保持する。そして、保持したデジタルデータＤin(1)〜Ｄin(m)を出力回路３４(1)〜３４(m)に供給する。
【００７８】
階調電圧生成回路４１(1)は、データラッチ回路３３から供給されたデジタルデータＤin(1)に対応したアナログの原階調電圧Ｖdata0(1)を生成する。そして、生成した原階調電圧Ｖdata0(1)を電圧調整回路４３(1)に供給する。
【００７９】
オフセット電圧生成回路４２(1)は、フレームメモリ３１から特定オフセット値Doffset_s(1,1)を取得し、取得した特定オフセット値Doffset_s(1,1)に対応したアナログの特定オフセット電圧Voffset_s(1,1)を生成する。そして、電圧調整回路４３(1)に供給する。電圧調整回路４３(1)は、式（１２）に従って、階調電圧生成回路４１(1)から供給された原階調電圧Ｖdata0(1)と、オフセット電圧生成回路４２(1)から供給された特定オフセット電圧Ｖoffset_s(1,1)と、を加算して、出力電圧Ｖout(1)を生成する。なお、電圧調整回路４３(1)において、デジタルデータＤin(1)と特定オフセット値Doffset_s(1,j)を加算し、この加算したデジタル値に対応したアナログの出力電圧Ｖout(1)を生成するようにしてもよい。
【００８０】
出力回路３４(2)〜３４(m)においても、電圧調整回路４３(2)〜４３(m)は、同様に、それぞれ、出力電圧Ｖout(2)〜Ｖout(m)を生成する。
【００８１】
コントローラ１３は、オン（on）レベルのスイッチ制御信号Ｃsw(1)、オフ（off）レベルのスイッチ制御信号Ｃsw(2)〜Ｃsw(n)をデータドライバ１６に供給する。
【００８２】
出力スイッチＳw2(1)は、コントローラ１３からオンレベルのスイッチ制御信号Ｃsw(1)が供給されると閉じ、出力スイッチＳw2(2)〜Ｓw2(n)は、コントローラ１３からオフレベルのスイッチ制御信号Ｃsw(2)〜Ｃsw(n)が供給されると開く。
【００８３】
出力スイッチＳw2(1)が閉じると、図５に示すように、電圧調整回路４３(1)が生成した出力電圧Ｖout(1)が、データ線Ｌd(1)に印加される。これにより、出力電圧Ｖout(1)が、データ線Ｌd(1)と、画素１１(1,1)のトランジスタＴ２のドレイン−ソース間とを経由してトランジスタＴ１のゲート及びキャパシタＣsに印加される。
【００８４】
このとき、電源ドライバ１５がＬｏｗレベルの電圧ＶＬを電源線Ｌv(1)に印加しているので、トランジスタＴ１、有機ＥＬ素子１０１には電流が流れない。
【００８５】
画素１１(1,1)のキャパシタＣsは、データ線Ｌd(1)から供給された出力電圧Ｖout(1)で充電され、これにより、キャパシタＣsに出力電圧Ｖout(1)に対応する電荷が蓄積される（すなわち、電荷が書き込まれる）。
【００８６】
コントローラ１３は、順次、オンレベルのスイッチ制御信号Ｃsw(2)〜Ｃsw(m)を、データドライバ１６に供給する。出力回路３４(2)〜３４(m)は、それぞれ、電圧調整回路４３(2)〜４３(m)が生成した出力電圧Ｖout(2)〜Ｖout(m)をデータ線Ｌd(2)〜Ｌd(m)に印加する。これにより、画素１１(2,1)〜１１(m,1)の各キャパシタＣsに、それぞれ、出力電圧Ｖout(2)〜Ｖout(m)に対応する電荷が書き込まれる。
【００８７】
図４において、時刻ｔ１１になると、選択ドライバ１４は、Ｖscan OFFレベルの走査線信号Ｖscan(1)を走査線Ｌs(1)に出力し、電源ドライバ１５は、スイッチＳw1(1)を電圧ＶＨ側に切り替え、Ｈｉｇｈレベルの電圧ＶＨを電源線Ｌv(1)に印加する。
【００８８】
図６に示すように、選択ドライバ１４がＶscan OFFレベルの走査線信号Ｖscan(1)を走査線Ｌs(1)に出力すると、画素１１(1,1)〜１１(m,1)の各トランジスタＴ２はオフ状態となり、出力回路３４(1)から画素１１(1,1)のトランジスタＴ１のゲートとキャパシタＣsへの出力電圧Ｖout(1)の印加が遮断される。
【００８９】
また、電源ドライバ１５がＨｉｇｈレベルの電圧ＶＨを電源線Ｌv(1)に印加すると、図６に示すように、電源電流ＩLvが、電源線Ｌv(1)、画素１１(1,1)のトランジスタＴ１のドレイン−ソース間、有機ＥＬ素子１０１を経由して接地電位側へと流れる。
【００９０】
この電源電流ＩLvの電流量は、キャパシタＣsが保持したゲート電圧Ｖgsで制御され、トランジスタＴ１は、ゲート電圧Ｖgsに対応する電流量の電源電流ＩLvを有機ＥＬ素子１０１に供給する。
【００９１】
従って、画素１１(1,1)〜１１(m,1)の有機ＥＬ素子１０１は、出力電圧Ｖout(i)＝Ｖdata0(i)＋Ｖoffset(i,1)に対応した輝度、すなわち、映像信号Imageに応じた輝度で発光する。
【００９２】
図４において、この時刻ｔ１０〜ｔ１１が、第１行目の画素１１(1,1)〜１１(m,1)の選択期間Ｔsel(1)となり、時刻ｔ１１以降が第１行目の発光期間Ｔrad(1)になる。
【００９３】
同様に、時刻ｔ１１〜ｔ１２は、第２行目の画素１１(1,2)〜１１(m,2)の選択期間Ｔsel(2)であり、時刻ｔ１２以降が、第２行目の画素１１(1,2)〜１１(m,2)の発光期間Ｔrad(2)である。
【００９４】
また、時刻ｔ１３〜ｔ１４が、画素１１(1,n)〜１１(m,n)の選択期間Ｔsel(n)であり、時刻ｔ１４以降が、画素１１(1,n)〜１１(m,n)の発光期間Ｔrad(n)である。
【００９５】
各選択期間Ｔsel(2)〜Ｔsel(n)において、それぞれ、第２行目の画素１１(1,2)〜１１(m,2)の各キャパシタＣs、・・・、第ｎ行目の画素１１(1,n)〜１１(m,n)の各キャパシタＣsに、出力電圧Ｖout(i)に応じた電荷が書き込まれる。
【００９６】
そして、各選択期間Ｔsel(2)〜選択期間Ｔsel(n)において、それぞれ、第２行目の画素１１(1,2)〜１１(m,2)の各有機ＥＬ素子１０１、・・・、第ｎ行目の画素１１(1,n)〜１１(m,n)の各有機ＥＬ素子１０１が、映像信号Imageに応じた輝度で発光する。
【００９７】
＜特定オフセット電圧取得処理＞
次に、本実施形態に係る表示装置１における、各画素に対するオフセット電圧を取得する特定オフセット電圧取得処理について詳細に説明する。
図７は、表示装置１が実行する特定オフセット電圧取得処理のフローチャートであり、図８は、表示装置１が特定オフセット電圧取得処理を実行するときのタイミングチャートである。
【００９８】
表示装置１は、図７に示すフローチャートに従って、例えば起動時や定期的なタイミングで、あるいは待機時等の適当なタイミングで、特定オフセット電圧取得処理を実行し、第１行目の各画素１１(1,1) 〜１１(m,1)に対する特定オフセット電圧Ｖoffset_s(1,1)〜Ｖoffset_s(m,1)、・・・、第ｎ行目の各画素１１(1,n) 〜１１(m,n)に対する特定オフセット電圧Ｖoffset_s(1,n)〜Ｖoffset_s(m,n)を取得する。
【００９９】
特定オフセット電圧取得処理においては、まず、表示装置１は、ｊ（変数）に１をセットし（ステップＳ１１）、ｉ（変数）に１をセットする（ステップＳ１２）。
【０１００】
次に、図７、８に示すように、選択ドライバ１４は、第ｊ行の走査線Ｌs(j)にＶscan ONレベルの選択信号Ｖscan(j)を出力する。そして、第ｊ行以外（「not j」と記す。）の走査線Ｌs(not j)にＶscan OFFレベルの走査線信号Ｖscan(not j)を供給する（ステップＳ１３）。
【０１０１】
また、図７、８に示すように、コントローラ１３は、第ｉ列のデータ線Ｌd(i)にオンレベルのスイッチ制御信号Ｃsw(i)を供給する。そして、第ｉ行以外（「not i」と記す。）のデータ線Ｌd(not i)にオフレベルのスイッチ制御信号Ｃsw(not i)を供給する（ステップＳ１４）。
【０１０２】
電源ドライバ１５は、第ｊ行に対応するスイッチＳw1(j)を電圧ＶＨ側に切り替えて、第ｊ行の電源線Ｌv(j)に電圧ＶＨを印加する。そして、第ｊ行以外（not j）に対応するスイッチＳw1(not j)を電圧ＶＬ側に切り替えて、第ｊ行以外の電源線Ｌv (not j)に電圧ＶＬを印加する（ステップＳ１５）。
【０１０３】
出力部３４(i)は、図９に示すフローチャートに従って、特定オフセット電圧Voffset_s（i,j）を取得する特定オフセット電圧取得サブルーチンを実行する（ステップＳ１６）。特定オフセット電圧取得サブルーチンについては後述する。
【０１０４】
出力回路３４（i）は、取得した特定オフセット電圧Voffset_s（i,j）に対応するデジタル値の特定オフセット値Doffset_s（i,j)をフレームメモリ３１に記憶する（ステップＳ１７）。
【０１０５】
表示装置１は、ｉをインクリメントし（ステップＳ１８）、ｉがｍを超えたか否かを判定する（ステップＳ１９）。ここで、ｍはＴＦＴ−ＯＬＥＤパネル１１の列数である。
ｉがｍを超えていない場合（ステップＳ１９；Ｎｏ）、表示装置１は、ステップＳ１４〜Ｓ１８を、再度、実行する。
ｉがｍを超えた場合（ステップＳ１９；Ｙｅｓ）、表示装置１は、ｊをインクリメントし（ステップＳ２０）、ｊがｎを超えたか否かを判定する（ステップＳ２１）。ここで、ｎはＴＦＴ−ＯＬＥＤパネル１１の行数である。
ｊがｎを超えていない場合（ステップＳ２１；Ｎｏ）、表示装置１は、ステップＳ１２〜Ｓ２０を、図７、８に示すように、繰り返し実行する。
そして、ｊがｎを超えた場合（ステップＳ２１；ｙｅｓ）、表示装置１は、この特定オフセット電圧取得処理を終了させる。
【０１０６】
（特定オフセット電圧取得サブルーチン）
次に、特定オフセット電圧取得サブルーチンにおける動作について説明する。
図９は、表示装置１が実行する特定オフセット電圧取得サブルーチンのフローチャートである。
特定オフセット電圧取得サブルーチンにおいては、まず、表示装置１の出力回路３４(i)の階調電圧生成回路４１(i)が、原階調電圧Ｖdata0(i)を生成する。ここで、原階調電圧Ｖdata0(i)は、例えば、データラッチ回路３３から供給されるデジタルデータＤin(i)に対応して生成されるものであってもよいし、予め階調電圧生成回路４１(i)に記憶されているデジタルデータに対応して生成されるものであってもよい。また、電流比較回路２０(j)は、参照電流Ｉrefの電流値を、生成した原階調電圧Ｖdata0(i)に対応した値に設定する（ステップＳ３１）。
次いで、出力回路３４(i)のオフセット電圧生成回路４２(i)は、二分探索のカウント値ｐに１をセットする（ステップＳ３２）。
【０１０７】
オフセット電圧生成回路４２(i)は、オフセット電圧の初期値Ｖoffset[1](i,j)を、オフセット電圧Ｖoffset(i,j)の最大値Ｖoffset_maxを二分した値に設定する（ステップＳ３３）。このオフセット電圧Ｖoffset(i,j)の最大値Ｖoffset_maxは、例えばオフセット電圧生成回路４２(i)に予め記憶されている。また、例えば、最大値Ｖoffset_maxの値がコントローラ１３から供給されるように構成されていてもよい。
【０１０８】
次いで、電圧調整回路４３(i)は、設定したオフセット電圧Ｖoffset[1](i,j)に基づき、式（１２）に従って、出力電圧Ｖout(i)を生成する（ステップＳ３４）。
そして、出力回路３４(i)は、生成した出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する（ステップＳ３５）。
【０１０９】
オフセット電圧生成回路４２(i)は、電流比較回路２０(j)のコンパレータ２３(j)から出力された比較結果Compが“１”か否かを判定する（ステップＳ３６）。
【０１１０】
比較結果Compが“１”ではなく、“０”の場合（ステップＳ３６；Ｎｏ）、オフセット電圧生成回路４２(i)は、電源電流ＩLvの電流値が参照電流Ｉrefの電流値より小さいと判定し、カウント値ｐをインクリメントする（ステップＳ３７）。
【０１１１】
オフセット電圧生成回路４２(i)は、式（１３）に従って、オフセット電圧Ｖoffset[p](i,j)を生成する（ステップＳ３８）。
【０１１２】
次いで、電圧調整回路４３(i)は、生成したオフセット電圧Ｖoffset[p]に基づき、式（１２）に従って、出力電圧Ｖout(i)を生成する（ステップＳ３４）。
そして、出力回路３４(i)は、生成した出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する（ステップＳ３５）。
【０１１３】
オフセット電圧生成回路４２(i)は、再度、電流比較回路２０(j)のコンパレータ２３(j)から出力された比較結果Compが“１”か否かを判定する（ステップＳ３６）。
【０１１４】
比較結果Compが“１”の場合（ステップＳ３６；Ｙｅｓ）、オフセット電圧生成回路４２(i)は、電源電流ＩLvの電流値が参照電流Ｉrefの電流値以上であると判定する。そして、電圧調整回路４３(i)は、電圧（Ｖdata0(i)＋Ｖoffset[p](i,j)−ＶoffsetLSB＝Ｖout(i)−ＶoffsetLSB）を出力電圧Ｖout(i)として生成する。そして、出力部３４(i)は、この出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する（ステップＳ３９）。
【０１１５】
次いで、オフセット電圧生成回路４２(i)は、電流比較回路２０(j)のコンパレータ２３(j)から出力された比較結果Compが“０”か否かを判定する（ステップＳ４０）。
【０１１６】
比較結果Compが“０”ではなく、“１”の場合（ステップＳ４０；Ｎｏ）、電圧調整回路４３(i)は、電源電流ＩLvの電流値が参照電流Ｉrefの電流値を超えていると判定し、カウント値ｐをインクリメントする（ステップＳ４１）。
【０１１７】
オフセット電圧生成回路４２(i)は、式（１４）に従って、オフセット電圧Ｖoffset[p](i,j)を求める（ステップＳ４２）。
【０１１８】
次いで、電圧調整回路４３(i)は、式（１２）に従って、出力電圧Ｖout(i)を生成する（ステップＳ３４）。
そして、出力回路３４(i)は、生成した出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する（ステップＳ３５）。
【０１１９】
オフセット電圧生成回路４２(i)は、再度、電流比較回路２０(j)のコンパレータ２３(j)から出力された比較結果Compが“１”か否かを判定する（ステップＳ３６）。
【０１２０】
そして、比較結果Compが“１”の場合（ステップＳ３６；Ｙｅｓ）、電圧調整回路４３(i)は、電圧（Ｖdata0(i)＋Ｖoffset[p](i,j)−ＶoffsetLSB）を出力電圧Ｖout(i)として生成する。そして、出力部３４(i)は、この出力電圧Ｖout(i)をデータ線Ｌd(i)に印加する（ステップＳ３９）。
【０１２１】
比較結果Compが“０”となった場合（ステップＳ４０；Ｙｅｓ）、条件１１を満足したものとして、オフセット電圧生成回路４２(i)は、このときのオフセット電圧Ｖoffset[p](i,j)を特定オフセット電圧Ｖoffset_s(i,j)として取得する（ステップＳ４３）。そして、このサブルーチンを終了し、特定オフセット電圧取得処理に戻る。
【０１２２】
次に、ｉ＝１，ｊ＝１の場合について、この特定オフセット電圧取得処理を具体的に説明する。
図１０は、表示装置１が実行する特定オフセット電圧取得処理の具体的な動作を示す図であり、図１１は、特定オフセット電圧取得処理において生成されるオフセット電圧の具体例を示す図である。
【０１２３】
選択ドライバ１４が図７のステップＳ１３を実行すると、図１０に示すように、画素１１(1,1)〜１１(m,1)のトランジスタＴ２は、ゲートにＶscan ONレベルの選択信号Ｖscan(1)が供給されることで、オン状態となる。
【０１２４】
また、第２行の画素１１(1,2)〜１１(m,2)、・・・、第ｎ行の画素１１(1,n)〜１１(m,n)の各トランジスタＴ１は、ゲートにＶscan OFFレベルの走査線信号Ｖscan(not j)が供給されてオフ状態となる。
【０１２５】
コントローラ１３がステップＳ１４を実行すると、出力スイッチＳw2(1)は、図１０に示すように、コントローラ１３からオンレベルのスイッチ制御信号Ｃsw(1)が供給されることで閉じ、電圧調整回路４３(1)とデータ線Ｌd(1)とが接続される。
【０１２６】
電圧調整回路４３(1)とデータ線Ｌd(1)とが接続されると、出力回路３４(1)から出力電圧Ｖout(1)がデータ線Ｌd(1)に印加される。これにより、図１０の矢印で示すように、出力電圧Ｖout(1)が、出力回路３４(1)から、データ線Ｌd(1)、画素１１(1,1)のトランジスタＴ２を経由して、トランジスタＴ１のゲートへ印加される。
【０１２７】
また、出力スイッチＳw2(2)〜Ｓw2(n)は、それぞれ、コントローラ１３からオフレベルのスイッチ制御信号Ｃsw(2)〜Ｃsw(n)が供給されることで開き、電圧調整回路４３(2)とデータ線Ｌd(2)、・・・、電圧調整回路４３(n)とデータ線Ｌd(n)との間を遮断する。これにより、画素１１(2,1)〜１１(m,1)には出力電圧Ｖout(2)〜Ｖout(m)は印加されない。
【０１２８】
電源ドライバ１５がスイッチＳw1(1)を電圧ＶＨ側に切り替えると、電源電流ＩLvは、図１０の矢印で示すように、電源線Ｌv(1)、トランジスタＴ１のドレイン−ソース、有機ＥＬ素子１０１を経由して接地電位側へと流れる。
【０１２９】
図１１に示すように、オフセット電圧Ｖoffsetの最大値Ｖoffset_max、オフセット電圧Ｖoffsetの最小ビットに対応する電圧（値）ＶoffsetLSB、参照電流Ｉrefが設定されている場合、ｐ＝１として、オフセット電圧生成回路４２(1)が図９のステップＳ３３を実行すると、オフセット電圧Ｖoffset[1](1,1)＝(1/2)×Ｖoffset_maxになる（図中、＃１１）。なお、図１１は、オフセット値Doffset(i,j)が４bitである場合について示している。
【０１３０】
次いで、出力回路３４(1)がステップＳ３５、S３６を実行すると、ＩLv(Ｖoffset[1](1,1))＜Ｉrefとなるので、コンパレータ２３(1)は、データドライバ１６に比較結果Comp＝“０”を供給する。
【０１３１】
Comp＝“０”であれば（ステップＳ３６；Ｎｏ）、オフセット電圧生成回路４２(1)は、ステップＳ３７、Ｓ３８を実行し、オフセット電圧Ｖoffset[2](1,1)は、以下の式（１５）に示すように、(3/22)×Ｖoffset_maxとなる（図中、＃１２）。
Ｖoffset[2](1,1)＝Ｖoffset[1](1,1)＋(1/22)×Ｖoffset_max
＝(1/2)×Ｖoffset_max＋(1/22)×Ｖoffset_max
＝(3/22)×Ｖoffset_max＝(3/4)×Ｖoffset_max
・・・・・・・（１５）
【０１３２】
次いで、出力回路３４(1)がステップＳ３５、Ｓ３６を実行すると、ＩLv(Ｖoffset[1](1,1))＞Ｉrefとなるので、コンパレータ２３(1)はデータドライバ１６に比較結果Comp＝“１”を供給する。
【０１３３】
Comp＝“１”であれば（ステップＳ３６；Ｙｅｓ）、出力回路３４(1)はステップＳ３９、Ｓ４０を実行する。この場合、ＩLv(Ｖoffset[2](1,1)−ＶoffsetLSB)＞Ｉrefとなるので、コンパレータ２３(1)はデータドライバ１６に比較結果Comp＝“１”を供給する。
【０１３４】
Comp＝“１”であれば（ステップＳ４０；Ｎｏ）、オフセット電圧生成回路４２(1)はオフセット電圧Ｖoffset[2](1,1)が条件１１を満足していないと判別し、ステップＳ４１，Ｓ４２を実行する。ステップＳ４１，Ｓ４２を実行すると、オフセット電圧Ｖoffset[3]は、以下の式（１６）に示すように、(5/23)×Ｖoffset_maxとなる（図中、＃１３）。
Ｖoffset[3](1,1)＝Ｖoffset[2](1,1)−(1/23)×Ｖoffset_max
＝(3/22)×Ｖoffset_max−(1/23)×Ｖoffset_max
＝(5/23)×Ｖoffset_max＝(5/8)×Ｖoffset_max
・・・・・・・（１６）
【０１３５】
次いで、出力回路３４(1)がステップＳ３５、Ｓ３６を実行すると、ＩLv(Ｖoffset[1](1,1))＜Ｉrefとなるので、コンパレータ２３(1)はデータドライバ１６に比較結果Comp＝“０”を供給する。
【０１３６】
Comp＝“０”であれば（ステップＳ３６；Ｎｏ）、オフセット電圧生成回路４２(1)は、ステップＳ３７，Ｓ３８を実行し、オフセット電圧Ｖoffset[4](1,1)は、以下の式（１７）に示すように、(11/24)×Ｖoffset_maxとなる（図中、＃１４）。
Ｖoffset[4](1,1)＝Ｖoffset[3](1,1)＋(1/24)×Ｖoffset_max
＝(5/23)×Ｖoffset_max＋(1/24)×Ｖoffset_max
＝(11/24)×Ｖoffset_max＝(11/16)×Ｖoffset_max
・・・・・・・（１７）
【０１３７】
次いで、出力回路３４(1)がステップＳ３５、Ｓ３６を実行すると、ＩLv(Ｖoffset[1](1,1))＞Ｉrefとなり、コンパレータ２３(1)はデータドライバ１６に比較結果Comp＝“１”を供給する。
【０１３８】
Comp＝“１”であれば（ステップＳ３６；Ｙｅｓ）、出力回路３４(1)がステップＳ３９、Ｓ４０を実行する。この場合、ＩLv(Ｖoffset[2](1,1)−ＶoffsetLSB)＜Ｉrefとなるので、コンパレータ２３(1)はデータドライバ１６に比較結果Comp＝“０”を供給する。
【０１３９】
Comp＝“０”であれば（ステップＳ４０；Ｙｅｓ）、オフセット電圧生成回路４２(1)は、オフセット電圧Ｖoffset[4](1,1)は条件１１を満足すると判別し、このオフセット電圧Ｖoffset[4](1,1)を閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(1,1)に決定する。
【０１４０】
この具体例の場合、二分探索法を用いれば、４回サーチを行うことにより、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(1,1)を決定することができる。
【０１４１】
以上説明したように、本実施形態によれば、表示装置１は、バイナリサーチ（二分検索法）を用いて、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_sを取得するようにした。
【０１４２】
従って、例えばオフセット電圧Ｖoffsetを一定の単位電圧毎に逐次増減するような従来の方式と比較して、オフセット電圧Ｖoffsetの可変範囲を比較的広くしながら分解能を比較的小さくでき、且つ、比較的短時間で特定オフセット電圧Ｖoffset_sを取得することができる。
【０１４３】
ここで、比較回数は、オフセット値Ｄoffset(i,j)のビット数に対応する回数のみでよく、例えば、オフセット値Ｄoffset(i,j)が８bitであれば、最大８回の比較で特定オフセット電圧Ｖoffset_sを取得することができる。これにより、特定オフセット電圧Ｖoffset_sの取得に要する時間が、上記従来の方式の場合に比べて短縮されるために、例えば特定オフセット電圧の取得を比較的頻繁に行うことができる。これにより、表示装置１の表示品位を良好に維持することができる。
【０１４４】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
【０１４５】
例えば、上記実施形態では、各出力回路３４(i)は、出力スイッチＳw2(i)を備えるようにした。しかし、この出力スイッチＳw2(i)を備える代わりに、データドライバ１６が、電源電圧Ｖddよりも充分に低い電圧であって、トランジスタＴ１の抵抗が充分大きくなり、他のデータ線Ｌd(not i)からの電流リークがないような電位の信号を出力するようにしてもよい。
【０１４６】
また、出力回路３４(i)は、条件１１の代わりに、下記の条件１２を満足するまで、式（１３），（１４）を実行し、条件１２を満足したときのオフセット電圧Ｖoffsetを、閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_sとしてもよい。すなわち、オフセット電圧がＶoffset[p]であるときの電源電流ＩLvが参照電流Ｉrefより小さく、オフセット電圧をＶoffset[p]の最小分解能である１ビット分だけ増加させたときの電源電流ＩLvが参照電流Ｉrefより大きいときに、そのオフセット電圧Ｖoffset[p]を上記特定オフセット電圧Ｖoffset_sとして取得する。
【０１４７】
＜条件１２＞
ＩLv(Ｖoffset[p])≦Ｉref かつ  ＩLv(Ｖoffset[p]＋ＶoffsetLSB)≧Ｉref
【０１４８】
また、上記実施形態では、画素１１(i,j)が図２に示す構成を有するものとして説明した。しかし、画素１１(i,j)の構成はこれに限るものではない。画素１１(i,j)が、例えば、図１２に示す構成を有しているものであってもよい。図１２は、画素が図２の構成とは異なる他の構成を有する場合の、特定オフセット電圧を取得するための構成を示す図である。図１３は、画素が図１２に示す構成を有するような場合に適用可能な、特定オフセット電圧を取得するための、他の構成を示す図である。図１２に示す各画素１１(i,j)は、有機ＥＬ素子１０１と、トランジスタＴ１１〜Ｔ１３と、キャパシタＣsと、を備える。
【０１４９】
図１２に示す画素１１(i,j)の場合、図２の構成とは異なり、出力回路３４(i)が生成する出力電圧Ｖout(i)は負電圧に設定される。そして、電源ドライバ１５がＬｏｗレベルの電圧ＶＬを電源線Ｌv(j)に印加し、走査線Ｌs(i)にＶscan ONレベルの選択信号Ｖscan(i)が供給されたとき、トランジスタＴ１２、Ｔ１３がオン状態となり、トランジスタＴ１１のゲート−ドレイン間がトランジスタＴ１２を介して接続される。そして、トランジスタＴ１１はゲート−ドレイン間が接続されることによりダイオード接続状態となる。すると、図１２の矢印で示すように、電源線Ｌv(j)から画素１１(i,j)のトランジスタＴ１１、Ｔ１３、データ線Ｌd(i)を介して、出力回路３４(i)側に電流を引き込む方向に、出力電圧Ｖout(i)に応じた電流が流れる。これにより、キャパシタＣsに出力電圧Ｖout(i)に応じた電荷を書き込むことができる。このとき有機ＥＬ素子１０１は、アノード・カソード間に逆バイアスが印加されて電流が流れないため、発光しない。
【０１５０】
画素１１(i,j)が図１２に示す構成を有する場合も、電源ドライバ１５には、上記実施形態と同様の構成を適用することができる。そして、各画素１１(i,j)のトランジスタＴ１の特性変動に応じた特定オフセット電圧を取得する方式として、上記実施形態と同様の方式を採用することができる。すなわち、オフセット電圧Ｖoffset(i,j)を可変させてデータ線Ｌd(i)に出力電圧Ｖout(i)を印加して、電源線Ｌv(j)に流れる電源電流ＩLvと参照電流Ｉrefとを比較して、トランジスタＴ１の閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)を取得する方式を用いることができる。この場合のオフセット電圧Ｖoffset(i,j)は、電流がデータ線Ｌd(i)を介して出力回路３４(i)側に電流が引き込まれる方向に流れるために、負極性に設定される。
【０１５１】
また、上記実施形態では、図３に示すように、電源ドライバ１５が電流比較回路２０(j)を備えるものとしたが、かかる構成に限定されるものではない。例えば、画素１１(i,j)が図１２に示す構成を有する場合には、電源線Ｌv(j)から画素１１(i,j)のトランジスタＴ１１、Ｔ１３、データ線Ｌd(i)を介して、出力回路３４(i)側に、出力電圧Ｖout(i)に応じた電流が流れることから、図１３に示すように構成してもよい。この構成では、各データ線Ｌd(i)に対応して、複数の電流比較回路３０(i)が設けられる。電流比較回路３０(i)は、例えばデータドライバ１６に設けられる。
【０１５２】
ここで、各電流比較回路３０(i)は、電流比較回路２０(j)と同様に、電流計３１(i)と、参照電流Ｉrefを供給する定電流源３２(i)と、コンパレータ３３(i)と、を有する。電流比較回路３０(i)は、データ線Ｌd(i)に流れる電流と参照電流Ｉrefとを比較する。また、電源ドライバ１５ｂは、電圧ＶＨ及び電圧ＶＬを出力する電源回路Ｐwと、各電源線Ｌv(j)の各々に対応して設けられるスイッチＳw1(j)と、を備える。
【０１５３】
この図１３に示す構成においても、各画素１１(i,j)のトランジスタＴ１の特性変動に応じた特定オフセット電圧を取得する方式として、上記実施形態と同様の方式を採用することができる。すなわち、オフセット電圧Ｖoffset(i,j)を可変させてデータ線Ｌd(i)に出力電圧Ｖout(i)を印加して、データ線Ｌd(i)に流れる電流と参照電流Ｉrefとを比較して、トランジスタＴ１の閾値電圧Ｖthの変動量に対応する特定オフセット電圧Ｖoffset_s(i,j)を取得する方式を用いることができる。
【０１５４】
なお、上記実施形態では、本発明の発光装置を、ＴＦＴ−ＯＬＥＤパネル１１を有する表示装置１に適用した場合について説明したが、本発明はこれに限るものではない。例えば、発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合も、短時間で特定オフセット電圧Ｖoffsetを取得することができて、露光状態を良好に維持することができる。
【０１５５】
本出願は、２００９年６月２９日に出願された日本国特許出願特願２００９−１５４１６４に基づく。本明細書中に、その明細書、特許請求の範囲、図面全体を参照して取り組むものとする。
【符号の説明】
【０１５６】
１…表示装置、１３…コントローラ、１４…選択ドライバ、１５…電源ドライバ、１６…データドライバ、２０(j)…電流比較回路、２１(j)…電流計、２２(j)…定電流源、２３(j)…コンパレータ、３４(i)…出力回路、４１(i)…階調電圧生成回路、４２(i)…オフセット電圧生成回路、４３(i)…電圧調整回路
【図１】
2011028214.tif 000003
【図２】
2011028214.tif 000004
【図３】
2011028214.tif 000005
【図４】
2011028214.tif 000006
【図５】
2011028214.tif 000007
【図６】
2011028214.tif 000008
【図７】
2011028214.tif 000009
【図８】
2011028214.tif 000010
【図９】
2011028214.tif 000011
【図１０】
2011028214.tif 000012
【図１１】
2011028214.tif 000013
【図１２】
2011028214.tif 000014
【図１３】
2011028214.tif 000015