(57)【要約】【課題】良質な特性を有する半導体装置の製造方法を提供する。【解決手段】制御ゲート電極２０２の表面に絶縁膜２０３を形成する工程と、絶縁膜２０３の表面に電荷蓄積層２０４を形成する工程と、電荷蓄積層２０４の表面にトンネル絶縁膜２０５を形成する工程と、トンネル絶縁膜２０５の表面にシリコン層２０６を形成する工程と、シリコン層２０６を形成した後、熱処理を行ってトンネル絶縁膜２０５及びシリコン層２０６の境界面近傍に存在する酸素とシリコンとを反応させる工程と、を備える。【選択図】      図４
2011199194.tif 000002
【特許請求の範囲】
【請求項１】
制御ゲート電極の表面に絶縁膜を形成する工程と、
前記絶縁膜の表面に電荷蓄積層を形成する工程と、
前記電荷蓄積層の表面にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の表面にシリコン層を形成する工程と、
前記シリコン層を形成した後、熱処理を行って前記トンネル絶縁膜及び前記シリコン層の境界面近傍に存在する酸素とシリコンとを反応させる工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン層は酸素を含有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン層は、前記シリコン層及び前記トンネル絶縁膜の境界面近傍において、酸素を含有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記トンネル絶縁膜の前記シリコン層及び前記トンネル絶縁膜の境界面近傍の酸素濃度は、前記電荷蓄積層及び前記トンネル絶縁膜の境界面近傍の酸素濃度よりも高いことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が提案されている（例えば特許文献１を参照）。
【０００３】
この半導体記憶装置の構造は、ブロック絶縁膜、電荷蓄積層、トンネル絶縁膜、及びシリコン層という順番で形成される。トンネル絶縁膜の表面にシリコン層を形成する際に、トンネル絶縁膜の表面において還元作用によりＳｉＨ結合が形成されたり、酸素が欠損したりする。これにより、トンネル絶縁膜及びシリコン層の界面に界面準位が形成され、半導体記憶装置の特性が劣化するという問題があった。
【０００４】
このように、従来の製造方法では、良質な構造を有する半導体装置の製造方法が得られているとはいえなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２６６１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、良質な特性を有する半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一視点に係る半導体装置の製造方法は、制御ゲート電極の表面に絶縁膜を形成する工程と、前記絶縁膜の表面に電荷蓄積層を形成する工程と、前記電荷蓄積層の表面にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜の表面にシリコン層を形成する工程と、前記シリコン層を形成した後、熱処理を行って前記トンネル絶縁膜及び前記シリコン層の境界面近傍に存在する酸素とシリコンとを反応させる工程と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、良質な特性を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１（ｂ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す平面図である。
【図２】図１（ａ）のＡ−Ａ線に沿った断面における酸素濃度分布を示す図である。
【図３】図１（ａ）のＡ−Ａ線に沿った断面におけるエネルギーバンドを示す図である。
【図４】図４（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図４（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。
【図５】図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図である。
【図６】図４（ａ）のＢ−Ｂ線に沿った断面におけるエネルギーバンドを示す図である。
【図７】図７（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図７（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図８】図８（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図８（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図９】図９（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図９（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１０】図１０（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１０（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１１】図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図である。
【図１２】図１２（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１２（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す平面図である。
【図１３】図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図である。
【図１４】図１２（ａ）のＣ−Ｃ線に沿った断面におけるエネルギーバンドを示す図である。
【図１５】図１５（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１５（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１６】図１６（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１６（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１７】図１７（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１７（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１８】図１８（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１８（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図１９】図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図である。
【図２０】図２０（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図２０（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。
【図２１】図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図である。
【図２２】図２０（ａ）のＤ−Ｄ線に沿った断面におけるエネルギーバンドを示す図である。
【図２３】図２３（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２３（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図２４】図２４（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２４（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図２５】図２５（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２５（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図２６】図２６（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２６（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。
【図２７】図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態の詳細を図面を参照して説明する。なお、以下の各実施形態では、３次元積層技術ＢｉＣＳ（Bit Cost Scalable）を用いた３次元構造を有する不揮発性半導体記憶装置について説明する。また、以下の各実施形態は、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置である。このような不揮発性半導体記憶装置として、ＭＯＮＯＳ型、ＳＯＮＯＳ型等がある。
【００１１】
まず、図１〜図３を用いて本発明の比較例に係る半導体装置について説明する。
【００１２】
図１（ａ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１（ｂ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す平面図である。図２は、図１（ａ）のＡ−Ａ線に沿った断面における酸素濃度分布を示す図であり、図３は、図１（ａ）のＡ−Ａ線に沿った断面におけるエネルギーバンドを示す図である。
【００１３】
図１に示すように、半導体基板を含む基板１００表面近傍には、基板１００に垂直な円柱状の半導体領域（シリコン領域）１０６が形成され、半導体領域１０６の側面、すなわち周囲にはトンネル絶縁膜１０５が形成されている。トンネル絶縁膜１０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）１０４が形成され、電荷蓄積絶縁膜１０４の側面にはブロック絶縁膜１０３が形成されている。ブロック絶縁膜１０３の側面には、基板１００に対して平行な平板状の複数の制御ゲート電極１０２が接して形成され、ブロック絶縁膜１０３及び制御ゲート電極１０２の表面には層間絶縁膜１０１が形成されている。そして、図２に示すように、酸素は主にブロック絶縁膜１０３及びトンネル絶縁膜１０５に含有されている。そして、電荷保持時の制御ゲート電極１０２、ブロック絶縁膜１０３、電荷蓄積絶縁膜１０４、トンネル絶縁膜１０５及び半導体領域１０６のエネルギーバンド図は図３に示すとおりである。
【００１４】
図１に示すような構造は、基板１００上に複数の層間絶縁膜１０１と複数の制御ゲート電極１０２とが交互に積層された積層膜を形成し、層間絶縁膜１０１と制御ゲート電極１０２とをエッチングして該積層膜を貫通する溝を形成し、前記溝の内壁にブロック絶縁膜１０３を形成し、ブロック絶縁膜１０３の表面に電荷蓄積絶縁膜１０４を形成し、電荷蓄積絶縁膜１０４の表面にトンネル絶縁膜１０５を形成し、トンネル絶縁膜１０５の表面にシリコン領域１０６を形成することで得られる。
【００１５】
しかし、トンネル絶縁膜１０５の表面にシリコン領域１０６を形成する際に、トンネル絶縁膜１０５の表面（内壁）において還元作用によりＳｉＨ結合が形成されたり、酸素が欠損したりする。これにより、トンネル絶縁膜１０５及びシリコン領域１０６の界面に界面準位が形成され、電荷保持特性が劣化してしまう。
【００１６】
（第１の実施形態）
次に、図４〜図６を用いて、本発明の第１の実施形態に係る半導体装置について説明する。
【００１７】
図４（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図４（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。図５は、図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図であり、図６は、図４（ａ）のＢ−Ｂ線に沿った断面におけるエネルギーバンドを示す図である。
【００１８】
図４に示すように、半導体基板を含む基板２００表面近傍には、基板２００に垂直な円柱状の第１の半導体領域（シリコン領域）２０７が形成され、シリコン領域２０７の側面、すなわち周囲には酸素が添加された第２の半導体領域（シリコン領域）２０６が形成されている。シリコン領域２０６の側面、すなわち周囲にはトンネル絶縁膜２０５が形成されている。トンネル絶縁膜２０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）２０４が形成され、電荷蓄積絶縁膜２０４の側面にはブロック絶縁膜２０３が形成されている。ブロック絶縁膜２０３の側面には、基板２００に対して平行な平板状の複数の制御ゲート電極２０２が接して形成され、ブロック絶縁膜２０３及び制御ゲート電極２０２の表面には層間絶縁膜２０１が形成されている。そして、図５に示すように、酸素は主にブロック絶縁膜２０３及びトンネル絶縁膜２０５に含有され、シリコン領域２０６にはブロック絶縁膜２０３及びトンネル絶縁膜２０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極２０２、ブロック絶縁膜２０３、電荷蓄積絶縁膜２０４、トンネル絶縁膜２０５、シリコン領域２０６及びシリコン領域２０７のエネルギーバンド図は図６に示すとおりである。
【００１９】
上述した第１の実施形態によれば、トンネル絶縁膜２０５及びシリコン領域２０７の間に、酸素が添加されたシリコン領域２０６が形成されている。トンネル絶縁膜２０５及びシリコン領域２０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、図３で示したエネルギーバンド図と比べ、図６に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域２０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
【００２０】
また、シリコン領域２０６の酸素の量は、ブロック絶縁膜２０３やトンネル絶縁膜２０５の酸素の量よりも少ない。このように、シリコン領域２０６の酸素量を絶縁膜の酸素量よりも少なくすることによって電気伝導可能なチャネルの役割を損なわず界面を改質することが可能になる。
【００２１】
次に、図４〜図１１を用いて、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
【００２２】
図７（ａ）〜図１０（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図７（ｂ）〜図１０（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図１１は、図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図である。
【００２３】
まず、図７に示すように、基板２００の表面に、ＣＶＤ（chemical vapor deposition）法を用いて層間絶縁膜２０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極２０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。なお、層間絶縁膜２０１は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成することができる。また、制御ゲート電極２０２は、温度を４５０℃〜６５０℃程度とした反応炉内にモノシラン（ＳｉＨ４）とフォスフィン(ＰＨ３)を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成することができる。
【００２４】
次に、図８に示すように、トレンチ加工用のハードマスク（図示せず）として温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持することによるＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ（reactive ion etching）等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥ法により、層間絶縁膜２０１と、制御ゲート電極２０２とを選択的にエッチング除去して、半導体基板２００を露出させる。これにより、層間絶縁膜２０１及び制御ゲート電極２０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
【００２５】
次に、図９に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜２０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜２０３は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素（Ｎ２Ｏ）を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００２６】
次に、ＣＶＤを用いて電荷蓄積絶縁膜２０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。この電荷蓄積絶縁膜２０４は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００２７】
続いて、ＣＶＤを用いてトンネル絶縁膜２０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜２０５は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００２８】
次に、図１０に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜２０３、電荷蓄積絶縁膜２０４、トンネル絶縁膜２０５及び半導体基板２００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜２０５の内壁に円筒状の溝が形成される。
【００２９】
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。トンネル絶縁膜２０５との境界面近傍における膜厚１ｎｍ程度のシリコン膜の形成時、ジシラン（Ｓｉ２Ｈ６）とともに一定の小流量の酸化性ガス、例えば二酸化窒素(Ｎ２Ｏ)を導入する。これにより、酸素が添加されたシリコン領域と、酸素が添加されていないシリコン領域とが形成される。なお、図１１に示すように、このシリコン膜の酸素濃度は、ブロック絶縁膜２０３及びトンネル絶縁膜２０５の酸素濃度よりも低い。
【００３０】
なお、上述した酸素が添加されたシリコン領域の形成条件の例としては、例えば反応炉内の温度を４００℃程度とし、ジシラン（Ｓｉ２Ｈ６）の導入量を２００ｃｃ、二酸化窒素(Ｎ２Ｏ)の導入量を１０ｃｃとすると、酸素密度がｌｅ２０程度のシリコン領域となる。また、例えば反応炉内の温度を４００℃程度とし、ジシラン（Ｓｉ２Ｈ６）の導入量を２００ｃｃ、二酸化窒素(Ｎ２Ｏ)の導入量を１ｃｃとすると、酸素密度がｌｅ１９程度のシリコン領域となる。また、酸化性ガスとして、二酸化窒素(Ｎ２Ｏ)を用いているが、Ｏ２、Ｏ３またはＮＯ等、酸化性雰囲気のガスであれば、どのようなものでも適用可能である。また、酸化性雰囲気のガスの導入は一定の小流量とし、図１１のような酸素濃度分布となるようにしたが、酸化性雰囲気のガス流量は一定でなく変化しても同様の効果が得られる。また、シリコン膜の形成に、ジシラン（Ｓｉ２Ｈ６）を用いているが、モノシラン（ＳｉＨ４）を用いても良い。
【００３１】
次に、図４に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、前記酸素が添加されたシリコン領域中の酸素が、シリコン膜とトンネル絶縁膜２０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜２０５及びシリコン領域の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図１１の酸素濃度分布が図５のような酸素分布となる。これにより、シリコン領域２０７と、トンネル絶縁膜２０５との境界面近傍において酸素が添加（含有）された膜厚１ｎｍ程度のシリコン領域２０６とが形成される。
【００３２】
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【００３３】
上述した実施形態によれば、トンネル絶縁膜２０５の内壁にトンネル絶縁膜２０５の酸素濃度よりも低い酸素濃度を有するシリコン領域を形成している。その後、高温で熱処理を行うことで、酸素が添加されたシリコン領域中の酸素が、シリコン膜とトンネル絶縁膜２０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、トラップ準位の形成等によるトンネル絶縁膜２０５及びシリコン領域２０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
【００３４】
また、図６に示すように、酸素が添加されたシリコン領域２０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
【００３５】
また、シリコン領域２０６の形成方法として、シリコン膜の成膜時に酸素を導入せず、前記シリコン膜が露出している状態で、Ｏ２ガス雰囲気中で熱処理を行う方法も考えられる。しかし、上述した実施形態によれば、シリコン膜成膜時に導入するガス条件を変え、酸化性雰囲気のガスを混合することで、シリコン領域２０６を形成している。これにより、前記シリコン形成後に酸化性雰囲気熱処理を加えるものと比べ、シリコン領域２０６とトンネル絶縁膜２０５との界面により多くの酸素を供給することができ、より前記界面欠陥を低減することができる。
【００３６】
（変形例）
次に、図１２〜図１４を用いて、本発明の第１の実施形態の変形例に係る半導体装置について説明する。上述した第１の実施形態では、トンネル絶縁膜の内壁に設けられたシリコン膜のうち、トンネル絶縁膜に近接している領域にのみ酸素を添加した。第１の実施形態の変形例では、トンネル絶縁膜の内壁に設けられたシリコン膜全体に酸素を添加させている。なお、基本的な構成及び製造方法は、上述した第１の実施形態の構成及び製造方法同様である。したがって、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。
【００３７】
図１２（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１２（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す平面図である。図１３は、図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図であり、図１４は、図１２（ａ）のＣ−Ｃ線に沿った断面におけるエネルギーバンドを示す図である。
【００３８】
図１２に示すように、半導体基板を含む基板３００表面近傍には、基板３００に垂直な円柱状の酸素が添加された第１の半導体領域（シリコン領域）３０６が形成されている。シリコン領域３０６の側面、すなわち周囲にはトンネル絶縁膜３０５が形成されている。トンネル絶縁膜３０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）３０４が形成され、電荷蓄積絶縁膜３０４の側面にはブロック絶縁膜３０３が形成されている。ブロック絶縁膜３０３の側面には、基板３００に対して平行な平板状の複数の制御ゲート電極３０２が接して形成され、ブロック絶縁膜３０３及び制御ゲート電極３０２の表面には層間絶縁膜３０１が形成されている。そして、図１３に示すように、酸素は主にブロック絶縁膜３０３及びトンネル絶縁膜３０５に含有され、シリコン領域３０６にはブロック絶縁膜３０３及びトンネル絶縁膜３０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極３０２、ブロック絶縁膜３０３、電荷蓄積絶縁膜３０４、トンネル絶縁膜３０５、及びシリコン領域３０６のエネルギーバンド図は図１４に示すとおりである。
【００３９】
上述した第１の実施形態の変形例によれば、トンネル絶縁膜３０５の内壁に酸素が添加されたシリコン領域３０６が形成されている。トンネル絶縁膜３０５及びシリコン領域３０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、上述した第１の実施形態と同様に、図３で示したエネルギーバンド図と比べ、図１４に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域３０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
【００４０】
次に、図１２〜図１９を用いて、本発明の第１の実施形態の変形例に係る半導体装置の製造方法について説明する。
【００４１】
図１５（ａ）〜図１８（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１５（ｂ）〜図１８（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図１９は、図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図である。
【００４２】
まず、図１５に示すように、基板３００の表面に、ＣＶＤを用いて層間絶縁膜３０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極３０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
【００４３】
次に、図１６に示すように、トレンチ加工用のハードマスク（図示せず）としてＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥにより、層間絶縁膜３０１と、制御ゲート電極３０２とを選択的にエッチング除去して、半導体基板３００を露出させる。これにより、層間絶縁膜３０１及び制御ゲート電極３０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
【００４４】
次に、図１７に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜３０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜３０３は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００４５】
次に、ＣＶＤを用いて電荷蓄積絶縁膜３０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。
【００４６】
続いて、ＣＶＤを用いてトンネル絶縁膜３０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜３０５は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００４７】
次に、図１８に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜３０３、電荷蓄積絶縁膜３０４、トンネル絶縁膜３０５及び半導体基板３００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜３０５の内壁に円筒状の溝が形成される。
【００４８】
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）とともに一定の小流量の酸化性ガス、例えば二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。これにより、シリコン膜には酸素が添加される。なお、図１９に示すように、このシリコン膜の酸素濃度は、ブロック絶縁膜３０３及びトンネル絶縁膜３０５の酸素濃度よりも低い。
【００４９】
なお、上述した酸素が添加されたシリコン領域の形成条件は、上述した第１の実施形態の条件と同様である。
【００５０】
次に、図１２に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、前記酸素が添加されたシリコン膜中の酸素が、シリコン膜とトンネル絶縁膜３０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜３０５及びシリコン膜の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図１９の酸素濃度分布が図１３のような酸素分布となる。これにより、トンネル絶縁膜３０５との境界面近傍において酸素が添加（含有）されたシリコン領域３０６とが形成される。
【００５１】
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【００５２】
上述した変形例によれば、第１の実施形態と同様に、トンネル絶縁膜３０５の内壁にトンネル絶縁膜３０５の酸素濃度よりも低い酸素濃度を有するシリコン膜を形成している。その後、高温で熱処理を行うことで、酸素が添加されたシリコン膜中の酸素が、シリコン膜とトンネル絶縁膜３０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、第１の実施形態と同様に、トラップ準位の形成等によるトンネル絶縁膜３０５及びシリコン領域３０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
【００５３】
また、図１４に示すように、酸素が添加されたシリコン領域３０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
【００５４】
（第２の実施形態）
次に、図２０〜図２２を用いて、本発明の第２の実施形態に係る半導体装置について説明する。上述した第１の実施形態及び第１の実施形態の変形例では、トンネル絶縁膜の内壁に設けられたシリコン膜に酸素を添加させている。しかし、第２の実施形態では、トンネル絶縁膜の、シリコン膜に近接している領域の酸素濃度を高くしている。なお、基本的な構成及び製造方法は、上述した第１の実施形態の構成及び製造方法同様である。したがって、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。
【００５５】
図２０（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図２０（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。図２１は、図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図であり、図２２は、図２０（ａ）のＤ−Ｄ線に沿った断面におけるエネルギーバンドを示す図である。
【００５６】
図２０に示すように、半導体基板を含む基板４００表面近傍には、基板４００に垂直な円柱状の酸素が添加されている第１の半導体領域（シリコン領域）４０６が形成されている。シリコン領域４０６の側面、すなわち周囲には、シリコン領域４０６の近傍において酸素濃度が高いトンネル絶縁膜４０５が形成されている。トンネル絶縁膜４０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）４０４が形成され、電荷蓄積絶縁膜４０４の側面にはブロック絶縁膜４０３が形成されている。ブロック絶縁膜４０３の側面には、基板４００に対して平行な平板状の複数の制御ゲート電極４０２が接して形成され、ブロック絶縁膜４０３及び制御ゲート電極４０２の表面には層間絶縁膜４０１が形成されている。そして、図２１に示すように、酸素は主にブロック絶縁膜４０３及びトンネル絶縁膜４０５に含有され、シリコン領域４０６にはブロック絶縁膜４０３及びトンネル絶縁膜４０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極４０２、ブロック絶縁膜４０３、電荷蓄積絶縁膜４０４、トンネル絶縁膜４０５、及びシリコン領域４０６のエネルギーバンド図は図２２に示すとおりである。
【００５７】
上述した第２の実施形態によれば、トンネル絶縁膜４０５に隣接するシリコン領域４０６に酸素が添加されている。トンネル絶縁膜４０５及びシリコン領域４０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、上述した第１の実施形態と同様に、図３で示したエネルギーバンド図と比べ、図２２に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域４０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
【００５８】
次に、図２０〜図２７を用いて、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
【００５９】
図２３（ａ）〜図２６（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２３（ｂ）〜図２６（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図２７は、図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図である。
【００６０】
まず、図２３に示すように、基板４００の表面に、ＣＶＤを用いて層間絶縁膜４０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極４０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
【００６１】
次に、図２４に示すように、トレンチ加工用のハードマスク（図示せず）としてＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥにより、層間絶縁膜４０１と、制御ゲート電極４０２とを選択的にエッチング除去して、半導体基板４００を露出させる。これにより、層間絶縁膜４０１及び制御ゲート電極４０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
【００６２】
次に、図２５に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜４０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜４０３は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
【００６３】
次に、ＣＶＤを用いて電荷蓄積絶縁膜４０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。
【００６４】
続いて、ＡＬＤ（atomic layer deposition）を用いてトンネル絶縁膜４０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜４０５は、温度を３００℃〜６００℃程度とした反応炉内にＴＤＭＡＳ(trisdimethylaminosilane：（（ＣＨ３）２Ｎ）３ＳｉＨ）とオゾン（Ｏ３）とを交互に導入し、圧力を０．１Ｔｏｒｒ〜１０Ｔｏｒｒ程度に維持したＡＬＤにより形成される。なお、後述するシリコン膜の形成領域の近傍のシリコン酸化膜製膜時には、Ｏ３の導入ステップ時間を延長したり、Ｏ３の濃度を上げたりする。これにより、後述するシリコン膜と隣接する領域において、酸素リッチなトンネル絶縁膜４０５が形成される。
【００６５】
次に、図２６に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜４０３、電荷蓄積絶縁膜４０４、トンネル絶縁膜４０５及び半導体基板４００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜４０５の内壁に円筒状の溝が形成される。
【００６６】
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。これにより、図２７に示すような酸素分布を得る。
【００６７】
次に、図２０に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、シリコン領域近傍が酸素リッチなトンネル絶縁膜４０５中の酸素が、シリコン膜とトンネル絶縁膜４０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜４０５及びシリコン領域の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図２７の酸素濃度分布が図２１のような酸素分布となる。これにより、トンネル絶縁膜４０５との境界面近傍において酸素が添加（含有）されたシリコン領域４０６とが形成される。なお、このシリコン膜の酸素濃度は、ブロック絶縁膜４０３及びトンネル絶縁膜４０５の酸素濃度よりも低い。
【００６８】
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【００６９】
上述した第２の実施形態によれば、トンネル絶縁膜の、シリコン膜に近接している領域の酸素濃度を高くしている。その後、高温で熱処理を行うことで、シリコン領域近傍が酸素リッチなトンネル絶縁膜４０５中の酸素が、シリコン膜とトンネル絶縁膜４０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、第１の実施形態と同様に、トラップ準位の形成等によるトンネル絶縁膜４０５及びシリコン領域４０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
【００７０】
また、図２２に示すように、酸素が添加されたシリコン領域４０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
【００７１】
なお、上述した各実施形態では、制御ゲート電極２０２、３０２及び４０２としてｐ型不純物添加シリコン膜を用いたが、ＷやＴｉなどの金属膜やＷＳｉｘやＴＳｉｘなどの金属シリケート膜でもよい。また、例えば窒化タンタル等の金属材料を用いても良い。
【００７２】
また上述した実施形態では、各絶縁膜としてはシリコン酸化膜を例にとり説明したが、絶縁膜であれば同様な効果が得られ、例えばハウニアやアルミナなどの高誘電体膜でもよい。
【００７３】
また、上述した各実施形態では、３次元積層技術ＢｉＣＳを用いた３次元構造を有する不揮発性半導体記憶装置について説明した。しかし、制御ゲート電極、ブロック絶縁膜、電荷蓄積層、トンネル絶縁膜、及びシリコン層と順に積むことで形成される、逆積みのトランジスタ構造であれば、適応可能である。
【００７４】
また、上述した各実施形態では、ブロック絶縁膜、およびトンネル絶縁膜中の酸素濃度が等しく示されている。しかし、ブロック絶縁膜、およびトンネル絶縁膜中の酸素濃度は等しくなくても良い。
【００７５】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【符号の説明】
【００７６】
１００…基板
１０１…層間絶縁膜
１０２…制御ゲート電極
１０３…ブロック絶縁膜
１０４…電荷蓄積絶縁膜
１０５…トンネル絶縁膜
１０６…シリコン領域
２００…半導体基板
２０１…層間絶縁膜
２０２…制御ゲート電極
２０３…ブロック絶縁膜
２０４…電荷蓄積絶縁膜
２０５…トンネル絶縁膜
２０６…シリコン領域
２０７…シリコン領域
３００…半導体基板
３０１…層間絶縁膜
３０２…制御ゲート電極
３０３…ブロック絶縁膜
３０４…電荷蓄積絶縁膜
３０５…トンネル絶縁膜
３０６…シリコン領域
４００…半導体基板
４０１…層間絶縁膜
４０２…制御ゲート電極
４０３…ブロック絶縁膜
４０４…電荷蓄積絶縁膜
４０５…トンネル絶縁膜
４０６…シリコン領域
【図１】
2011199194.tif 000003
【図２】
2011199194.tif 000004
【図３】
2011199194.tif 000005
【図４】
2011199194.tif 000006
【図５】
2011199194.tif 000007
【図６】
2011199194.tif 000008
【図７】
2011199194.tif 000009
【図８】
2011199194.tif 000010
【図９】
2011199194.tif 000011
【図１０】
2011199194.tif 000012
【図１１】
2011199194.tif 000013
【図１２】
2011199194.tif 000014
【図１３】
2011199194.tif 000015
【図１４】
2011199194.tif 000016
【図１５】
2011199194.tif 000017
【図１６】
2011199194.tif 000018
【図１７】
2011199194.tif 000019
【図１８】
2011199194.tif 000020
【図１９】
2011199194.tif 000021
【図２０】
2011199194.tif 000022
【図２１】
2011199194.tif 000023
【図２２】
2011199194.tif 000024
【図２３】
2011199194.tif 000025
【図２４】
2011199194.tif 000026
【図２５】
2011199194.tif 000027
【図２６】
2011199194.tif 000028
【図２７】
2011199194.tif 000029