(57)【要約】【課題】検査プログラムと製品プログラムを別々に記憶することにより、検査プログラムによる効率のよい検査を可能としながら、製品プログラムに対する検査も行えるようにする。【解決手段】基板検査装置（基板チェッカ）２０は、検査プログラムを記憶した検査用メモリ３２を備える。基板チェッカ２４に接続される検査対象基板２０は、製品プログラムを記憶した製品用メモリ３１を備える。基板チェッカ２４の検査制御部３３は、検査時に検査対象基板２０のＣＰＵ２３と製品用メモリ３１とを結ぶラインを遮断し、ＣＰＵ２３と検査用メモリ３２とを結ぶラインを形成する。検査対象基板２０において動作するプログラムが製品プログラムから検査プログラムに切り替わり、検査プログラムによる基板の検査が行われる。【選択図】図４
2011247667.tif 000002
【特許請求の範囲】
【請求項１】
所定の機能を実現するための製品プログラムを記憶する製品用メモリを備えた検査対象基板に接続され、検査対象基板に検査を実行させるための基板検査装置であって、検査対象基板の動作を検査するための検査プログラムを記憶する検査用メモリを備え、検査対象基板に接続されたときに検査プログラムが実行されるように、検査対象基板において動作するプログラムを切り替える検査制御部が設けられたことを特徴とする基板検査装置。
【請求項２】
検査制御部は、検査プログラムが実行された後、製品プログラムが実行されるようにプログラムを切り替えることを特徴とする請求項１記載の基板検査装置。
【請求項３】
検査対象基板に、プログラムを実行する制御部が設けられ、検査制御部は、検査プログラムを実行させるとき、検査対象基板の制御部と製品用メモリとを結ぶラインを遮断して、制御部と検査用メモリとを結ぶラインを形成することを特徴とする請求項１または２記載の基板検査装置。
【請求項４】
検査制御部は、動作するプログラムを切り替えるとき、検査対象基板をリセットすることを特徴とする請求項１〜３のいずれかに記載の基板検査装置。
【請求項５】
検査制御部は、動作するプログラムを製品プログラムに切り替えたとき、製品用メモリが正しく動作するか検査するために、検査対象基板が製品プログラムを実行したときに出力する信号を検出することを特徴とする請求項２〜４のいずれかに記載の基板検査装置。
【請求項６】
請求項１〜５のいずれかに記載の基板検査装置に接続可能な検査対象基板を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置を制御するための制御基板を検査するときに用いる基板検査装置に関する。
【背景技術】
【０００２】
画像処理装置等の電子機器は、その動作を制御するための制御基板を備え、制御基板の働きにより所望の機能を実現している。制御基板には、所定の機能を実現するための製品プログラムを記憶するＲＯＭ、製品プログラムを実行するＣＰＵ、データを一時的に記憶するＲＡＭ、特定の機能を実行するためのＡＳＩＣなどが搭載されている。
【０００３】
電子機器の生産工程において、電子機器に制御基板を組み付ける前に、制御基板（以下、検査対象基板と称する）が正常に動作するか否かをチェックする検査が行われる。この検査を行うための検査プログラムが、不揮発性メモリである検査対象基板のフラッシュＲＯＭに製品プログラムとともに記憶される。検査プログラムを実行することにより、効率よく検査を行え、検査時間の短縮を図ることができる。
【０００４】
例えば特許文献１では、検査対象基板に、製品プログラムと検査プログラムとが格納され、製品プログラムによる通常の動作モードと検査プログラムによるチェックモードとが選択可能とされる。検査対象基板を検査するときには、チェックモードが実行され、検査対象基板に接続された基板チェッカにより検査が行われる。
【０００５】
図１０に示すように、検査対象基板２０に、製品プログラムを記憶したフラッシュＲＯＭ２１と検査プログラムを記憶したフラッシュＲＯＭ２２が実装される。各ＲＯＭ２１，２２は、ＣＰＵ２３とバスラインによって並列に接続される。なお、ＲＯＭ２１，２２は別の部品とされているが、同一のメモリに各プログラムを格納してもよい。
【０００６】
この検査対象基板２０に基板検査装置である基板チェッカ２４が接続される。検査対象基板２０のテストパッド（チェッカ接点）２５に対応して、基板チェッカ２３のピンボード（基板接点）２６が設けられ、両接点が接触すると、検査対象基板２０と基板チェッカ２４とは電気的に接続された状態になる。検査対象基板２０と基板チェッカ２４との間で信号の入出力が可能となる。
【０００７】
基板チェッカ２４には、動作するプログラムを選択する検査制御部２７が設けられる。検査対象基板２０のＣＰＵ２３と製品用ＲＯＭ２１とを接続するラインに、切替スイッチ２８が設けられる。切替スイッチ２８は、スリーステートバッファあるいはバススイッチとされる。検査制御部２７からの信号により切替スイッチ２８は動作して、ラインの遮断、接続を切り替える。
【０００８】
基板チェッカ２４を用いた検査フローを図１１に示す。検査対象基板２０が基板チェッカ２４にセットされる（Ｓ１）。検査対象基板２０と基板チェッカ２４とが電気的に接続される。検査制御部２７は、検査用のＲＯＭを選択する（Ｓ２）。すなわち、検査制御部２７が制御信号を出力すると、切替スイッチ２８は動作して、ＣＰＵ２３と製品用ＲＯＭ２１とを結ぶラインを遮断する。これにより、ＣＰＵ２３に対して、検査用ＲＯＭ２２だけが接続された状態となる。
【０００９】
検査制御部２７が検査対象基板２０に電源を投入すると、検査対象基板２０のＣＰＵ２３が起動して、検査が開始される（Ｓ３）。ＣＰＵ２３は、検査用ＲＯＭ２２から検査プログラムを読み出し、このプログラムを実行する（Ｓ４）。基板チェッカ２４を用いた基板検査が行われる（Ｓ５）。基板検査として、例えば、基板チェッカ２４は、検査プログラムにしたがって動作する検査対象基板２０からの入出力の信号を検出する。検出結果に基づいて、検査対象基板２０のＣＰＵ２３は、入出力が所定の信号レベルであれば、検査ＯＫと判定し、異常な信号レベルであるとき、検査ＮＧと判定する。
【００１０】
検査ＯＫの場合、検査対象基板２０は検査合格とされる。基板チェッカ２４は、検査対象基板２０への電源をオフする（Ｓ６）。この後、基板チェッカ２４から検査対象基板２０が取り外される（Ｓ７）。検査ＮＧの場合、検査対象基板２０は検査不合格とされる。同様に、検査対象基板２０への電源がオフされ、検査対象基板２０が検査チェッカ２４から取り外される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭６１−２２３５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記のように、検査対象基板のメモリには、製品プログラムと検査プログラムが記憶される。そのため、プログラムを記憶するフラッシュＲＯＭ等のメモリは記憶容量の大きいものが必要となる。また、上記の検査では、検査プログラムが実行される。しかし、製品プログラムを記憶したメモリの読み込みは行われない。すなわち、製品用のメモリに対する検査は行われず、製品プログラムが正しく動作するかの検査も行われない。
【００１３】
本発明は、上記に鑑み、検査プログラムと製品プログラムを別々に記憶することにより、検査プログラムによる効率のよい検査を可能としながら、製品プログラムに対する検査も行えるようにした基板検査装置の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明は、所定の機能を実現するための製品プログラムを記憶する製品用メモリを備えた検査対象基板に接続され、検査対象基板に検査を実行させるための基板検査装置であって、検査対象基板の動作を検査するための検査プログラムを記憶する検査用メモリを備え、検査対象基板に接続されたときに検査プログラムが実行されるように、検査対象基板において動作するプログラムを切り替える検査制御部が設けられたものである。
【００１５】
通常、検査対象基板は製品プログラムを実行するが、検査時に基板検査装置が接続されると、検査制御部は、動作するプログラムを検査プログラムに切り替える。これにより、検査対象基板は検査プログラムを実行可能となり、基板検査が行われる。
【００１６】
検査制御部は、検査プログラムが実行された後、製品プログラムが実行されるようにプログラムを切り替える。検査プログラムによる検査が終了すると、検査制御部は、実行させるプログラムを謙さプログラムから製品プログラムに切り替える。検査対象基板は、製品プログラムを実行可能となり、製品用メモリに対する検査が可能となる。
【００１７】
ここで、検査対象基板に、プログラムを実行する制御部が設けられている。検査制御部は、検査プログラムを実行させるとき、検査対象基板の制御部と製品用メモリとを結ぶラインを遮断して、制御部と検査用メモリとを結ぶラインを形成する。制御部と検査用メモリとの間でデータの送受信が可能となり、制御部は検査プログラムを実行できる。一方、製品プログラムを実行させるには、検査制御部は、制御部と検査用メモリとを結ぶラインを遮断して、制御部と製品用メモリとを結ぶラインを形成する。制御部と製品用メモリとの間でデータの送受信が可能となり、制御部は製品プログラムを実行できる。
【００１８】
検査制御部は、動作するプログラムを切り替えるとき、検査対象基板をリセットする。リセットは、検査制御部が検査対象基板への電源をオンオフすることにより行われる、あるいは電源をオンしたまま、検査制御部が検査対象基板にリセット信号を出力することにより行われる。リセットすることにより、切り替えられたプログラムが検査対象基板において実行可能となる。
【００１９】
検査制御部は、動作するプログラムを製品プログラムに切り替えたとき、製品用メモリが正しく動作するか検査するために、検査対象基板が製品プログラムを実行したときに出力する信号を検出する。製品プログラムが実行されたとき、特定の動作が行われる。この動作による信号が検査対象基板から出力され、検査制御部は、出力された信号を検出する。信号を検出できたとき、製品用メモリが正常に動作していると判定され、信号を検出できなかったとき、製品用メモリに異常があると判定される。
【発明の効果】
【００２０】
本発明によると、検査プログラムを格納した基板検査装置を用いて、製品プログラムを格納した検査対象基板に検査プログラムを実行させることにより、効率よく基板検査を行える。これにより、検査対象基板は検査プログラムを記憶する必要がなくなり、大記憶容量のメモリを使用しなくてすむ。また、基板検査装置が検査対象基板において動作するプログラムを切り替えることにより、製品プログラムも実行させることができる。そのため、基板検査装置を使用して、製品用メモリの検査も行うことができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の画像処理装置の全体構成図
【図２】周辺回路が接続された検査対象基板のブロック図
【図３】基板検査装置の斜視図
【図４】検査対象基板が接続された基板検査装置の概略構成を示すブロック図
【図５】基板検査装置を用いた基板検査のフローチャート
【図６】画像処理装置における印字動作のフローチャート
【図７】検査対象基板と基板検査装置の入出力回路を示す図
【図８】外部メモリを使用して検査を行うときの基板検査装置と検査対象基板の接続を示す図
【図９】外部メモリを使用した基板検査のフローチャート
【図１０】従来の検査対象基板が接続された基板検査装置の概略構成を示すブロック図
【図１１】従来の基板検査装置を用いた基板検査のフローチャート
【発明を実施するための形態】
【００２２】
本発明の製品プログラムを格納した制御基板（検査対象基板）を備えた画像処理装置を図１に示す。画像処理装置１００は、コピー、プリント、ファクシミリ通信のように、外部から入力された画像データに応じて、所定の用紙に対して多色及び単色の画像を形成する複合機である。画像処理装置１００は、キャビネット１１０と、自動原稿送り装置１２０とから構成されている。キャビネット１１０は、露光部１、現像器２、感光体ドラム３、クリーナ部４、帯電器５、中間転写ベルト部６、定着部７からなる画像形成部を内装している。
【００２３】
キャビネット１１０の上部には、原稿を載置する透明ガラスからなる原稿載置台９２が設けられ、原稿載置台９２の上側に自動原稿送り装置１２０が取り付けられている。自動原稿送り装置１２０は、原稿載置台９２上に自動的に原稿を搬送する。また、自動原稿送り装置１２０は矢印Ｍ方向に回動自在とされ、自動原稿送り装置１２０を開くことにより、原稿載置台９２の上に原稿を手置きで置くことができる。
【００２４】
原稿載置台９２の下方に、読取部９０が配置される。読取部９０は、光源、ミラー、レンズ、ＣＣＤ等から構成される。読取部９０は、原稿載置台９０上の原稿の画像を読み取り、画像データを入力する。
【００２５】
本画像処理装置１００において扱われる画像データは、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色を用いたカラー画像に応じたものである。従って、現像器２、感光体ドラム３、帯電器５、クリーナ部４は、ブラック、シアン、マゼンタ、イエローの各色に応じた４種類の潜像を形成するようにそれぞれ４個ずつ設けられ、これらによって４つの画像ステーションが構成される。  
【００２６】
帯電器５は、感光体ドラム３の表面を所定の電位に均一に帯電させる。露光部１は、レーザ出射部及び反射ミラー等を備えたレーザスキャニング部（ＬＳＵ）とされる。すなわち、露光部１は、レーザビームを走査するポリゴンミラーと、ポリゴンミラーによって反射されたレーザ光を感光体ドラム３に導くためのレンズやミラー等の光学要素を有する。
【００２７】
露光部１は、入力された画像データに応じて、帯電された感光体ドラム３を露光する。感光体ドラム３の表面に、画像データに応じた静電潜像が形成される。現像器２はそれぞれの感光体ドラム３上に形成された静電潜像を４色（ＹＭＣＫ）のトナーにより顕像化する。また、クリーナ部４は、現像、画像転写後における感光体ドラム３上の表面に残留したトナーを除去、回収する。
【００２８】
感光体ドラム３の上方に配置される中間転写ベルト部６は、中間転写ベルト６１、中間転写ベルト駆動ローラ６２、中間転写ベルト従動ローラ６３、中間転写ローラ６４、及び中間転写ベルトクリーニング部６５を備えている。上記中間転写ローラ６４は、ＹＭＣＫ用の各色に対応して４本設けられている。
【００２９】
中間転写ベルト駆動ローラ６２、中間転写ベルト従動ローラ６３、及び中間転写ローラ６４は、中間転写ベルト６１を張架して回転駆動させる。各中間転写ローラ６４は、感光体ドラム３のトナー像を中間転写ベルト６１上に転写するための転写バイアスを与える。
【００３０】
中間転写ベルト６１は、各感光体ドラム３に接触するように設けられている、そして、感光体ドラム３に形成された各色のトナー像を中間転写ベルト６１に順次的に重ねて転写することによって、中間転写ベルト６１上にカラーのトナー像（多色トナー像）が形成される。中間転写ベルト６１は、例えば厚さ１００μｍ〜１５０μｍ程度のフィルムを用いて、無端状に形成されている。
【００３１】
感光体ドラム３から中間転写ベルト６１へのトナー像の転写は、中間転写ベルト６１の裏側に接触している中間転写ローラ６４によって行われる。中間転写ローラ６４には、トナー像を転写するために高電圧の転写バイアス（トナーの帯電極性（−）とは逆極性（＋）の高電圧）が印加されている。中間転写ローラ６４は、直径８〜１０ｍｍの金属（例えばステンレス）製の軸をベースとし、その表面が導電性の弾性材（例えばＥＰＤＭ，発泡ウレタン等）により覆われているローラである。この導電性の弾性材により、中間転写ベルト６１に対して均一に高電圧を印加することができる。本実施形態では転写電極としてローラを使用しているが、それ以外にブラシなども用いることが可能である。
【００３２】
各感光体ドラム３上で各色に応じて顕像化された静電像は中間転写ベルト６１上に積層される。このように、積層された画像は、中間転写ベルト６１の回転によって、中間転写ベルト６１に対向する転写ローラ１０の位置に搬送される。中間転写ベルト６１と転写ローラ１０との接触位置に用紙が搬送されると、転写ローラ１０によって用紙上にトナー像が転写される。
【００３３】
中間転写ベルト６１と転写ローラ１０は所定ニップで圧接されると共に、転写ローラ１０には、トナーを用紙に転写させるための電圧、すなわちトナーの帯電極性（−）とは逆極性（＋）の高電圧が印加される。さらに、上記ニップを定常的に得るために、転写ローラ１０もしくは中間転写ベルト駆動ローラ６２の何れか一方が硬質材料（金属等）とされ、他方が弾性ローラ等の軟質材料（弾性ゴムローラ、または発泡性樹脂ローラ等）とされる。
【００３４】
感光体ドラム３に接触することにより中間転写ベルト６１に付着したトナー、もしくは転写ローラ１０によって用紙上に転写が行われず中間転写ベルト６１上に残存したトナーは、次工程でトナーの混色を発生させる原因となるので、中間転写ベルトクリーニング部６５によって除去、回収される。中間転写ベルトクリーニング部６５は、中間転写ベルト６１に接触する、例えばクリーニング部材としてクリーニングブレードを備えている。クリーニングブレードが接触する中間転写ベルト６１は、裏側から中間転写ベルト従動ローラ６３で支持されている。
【００３５】
給紙カセット８１は、画像形成に使用する用紙を収容するためのトレイであり、キャビネット１１０の露光部１の下側に設けられている。手差し給紙カセット８２にも画像形成に使用する用紙を置くことができる。排紙トレイ９１が、キャビネット１１０の上部に設けられる。排紙トレイ９１は、印刷済みの用紙をフェイスダウンで集積するためのトレイである。フェイスダウンの場合、片面印刷された用紙の印刷面が下向きになるように、用紙が排出される。
【００３６】
キャビネット１１０には、給紙カセット８１及び手差し給紙カセット８２の用紙を転写ローラ１０や定着部７を経由させて排紙トレイ９１に送るための用紙搬送路Ｓが形成されている。給紙カセット８１および手差し給紙カセット８２から排紙トレイ９１に至る用紙搬送路Ｓは、キャビネット１１０内を略鉛直方向に形成され、用紙搬送路Ｓに沿って、ピックアップローラ１１ａ，１１ｂ、複数の搬送ローラ１２ａ〜１２ｄ、レジストローラ１３、転写ローラ１０、定着部７等が配されている。
【００３７】
搬送ローラ１２ａ〜１２ｄは、用紙の搬送を促進、補助するための小型の一対のローラであり、用紙搬送路Ｓに沿って複数設けられている。ピックアップローラ１１ａは、給紙カセット８１の端部近傍に配され、給紙カセット８１から用紙を１枚ずつピックアップして用紙搬送路Ｓに供給する。同様に手差し用のピックアップローラ１１ｂは、手差し給紙カセット８２の端部近傍に配され、手差し給紙カセット８２から用紙を１枚ずつピックアップして用紙搬送路Ｓに供給する。
【００３８】
レジストローラ１３は、用紙搬送路Ｓを搬送されている用紙を一旦保持するものである。そして、感光体ドラム３上のトナー像の先端と用紙の先端を合わせるタイミングで用紙を転写ローラ１０に搬送する。
【００３９】
定着部７は、ヒートローラ７１及び加圧ローラ７２を備えており、ヒートローラ７１及び加圧ローラ７２は、用紙を挟んで回転する。ヒートローラ７１は、図示しない温度検出器からの信号に基づいて制御部によって所定の定着温度となるように設定されている。用紙が定着部７を通過するとき、用紙上の未定着トナーが熱で溶融・固着され、用紙に転写された多色トナー像が熱定着される。また、ヒートローラ７１を外部から定着するための外部定着ベルト７３が設けられている。
【００４０】
なお、画像処理装置１００は、ＬＡＮ等のネットワークに接続されるとともに、電話回線にも接続されている。画像処理装置１００は、ネットワークを通じてパソコン、他の画像処理装置といった外部機器とデータ通信を行う通信部を備えている。また、電話回線を通じてファクシミリ通信を行うモデムも備えている。
【００４１】
画像処理装置１００には、コピー、プリント、ファクシミリ通信のような所定の機能を実行するために制御基板が組み込まれる。制御基板は、製品プログラムの実行により上記の各機能を実現する。この制御基板が検査対象とされ、以後、検査対象基板と称する。
【００４２】
検査対象基板２０は、図２に示すように、ＣＰＵ２３、ＲＯＭ、ＲＡＭ、ＡＳＩＣといった部品を有し、これらの各部品がバスラインにより接続される。製品プログラムは検査対象基板２０に搭載された製品用フラッシュＲＯＭからなる不揮発性の製品用メモリ３１に記憶される。また、検査対象基板２０のインターフェースに周辺機器が接続される。このＣＰＵ２３が製品プログラムを実行する制御部とされる。
【００４３】
検査対象基板２０を生産工程において検査するために、基板検査装置である基板チェッカ２４が用いられる。図３に示すように、基板チェッカ２４には、ピンボード（基板接点）２６が設けられ、検査対象基板２０にテストパッド（チェッカ接点）２５が設けられる。ピンボード２６はテストパッド２５の位置に一対一に対応して配置される。基板チェッカ２４に検査対象基板２０がセットされると、ピンボード２６とテストパッド２５が接触し、基板チェッカ２４と検査対象基板２０とが電気的に接続される。
【００４４】
図４に示すように、基板チェッカ２４には、検査プログラムが格納されている。基板チェッカ２４は、不揮発性の検査用メモリ３２を備えている。検査プログラムは、検査用メモリ３２であるフラッシュＲＯＭに記憶される。なお、プログラムを記憶するメモリは、フラッシュＲＯＭに限るものではなく、不揮発性メモリであるＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭなどを用いてもよい。
【００４５】
基板チェッカ２４と検査対象基板２０とが接続されたとき、検査対象基板２０のＣＰＵ２３と検査用メモリ３２とがデータの送受信可能なようにバスラインによって結ばれる。ＣＰＵ２３に対して、製品用メモリ３１と検査用メモリ３２とが並列に接続される。
【００４６】
そして、基板チェッカ２４は、検査対象基板２０に検査を実行させるための検査制御部３３を備えている。検査制御部３３は、ＣＰＵあるいはＡＳＩＣからなり、検査対象基板２０のＣＰＵ２３が検査プログラムを実行できるように、検査対象基板２０において動作するプログラムを切り替える機能を有する。
【００４７】
検査対象基板２０のＣＰＵ２３と製品用メモリ３１とを結ぶバスラインに第１切替スイッチ３４が介装され、ＣＰＵ２３と検査用メモリ３２とを結ぶバスラインに第２切替スイッチ３５が介装される。各切替スイッチ３４，３５は、スリーステートバッファあるいはバススイッチとされる。検査制御部３３と第２切替スイッチ３５との間に、ＮＯＴ回路３６が設けられる。
【００４８】
これらのバスラインを通じて、ＣＰＵ２３から各メモリ３１，３２にチップイネーブル信号が出力される。チップイネーブル信号は、メモリを選択するための信号である。検査制御部３３は、各切替スイッチ３４，３５に制御信号を出力することにより、各切替スイッチ３４，３５の状態を切り替える。切替スイッチがスリーステートバッファの場合、検査制御部３３が制御信号の出力をＨｉｇｈにすると、第１切替スイッチ３４はＣＰＵ２３からのチップイネーブル信号を受け付けない状態（オープン状態）になる。すなわち、ＣＰＵ２３と製品用メモリ３１を結ぶバスラインが遮断される。一方、第２切替スイッチ３５には、Ｌｏｗの制御信号が入力するので、第２切替スイッチ３５はＣＰＵ２３からのチップイネーブル信号を通す状態（クローズ状態）になり、ＣＰＵ２３から検査用メモリ３２へのバスラインが形成される。逆に、制御信号の出力がＬｏｗになると、第１切替スイッチ３４はクローズ状態になり、第２切替スイッチ３５はオープン状態になる。これにより、製品用メモリ３１が選択され、製品プログラムが実行可能となる。
【００４９】
このように、検査制御部３３は、検査プログラムを実行させるとき、検査対象基板２０のＣＰＵ２３と製品用メモリ３１とを結ぶラインを遮断して、ＣＰＵ２３と検査用メモリ３２とを結ぶラインを形成する。ＣＰＵ２３と検査用メモリ３２との間でデータの送受信が可能となる。したがって、ＣＰＵ２３は、検査用メモリ３２から検査プログラムを読み込むことができ、検査プログラムを実行できる。
【００５０】
次に、検査チェッカ２４による検査フローを図５に示す。検査対象基板２０が基板チェッカ２４にセットされる（Ｓ１０）。検査対象基板２０と基板チェッカ２４とが電気的に接続される。検査制御部３３は、動作するプログラムが検査プログラムとなるように、検査用メモリ３２を選択する（Ｓ１１）。すなわち、検査制御部３３は、第１切替スイッチ３４および第２切替スイッチ３５に制御信号を出力する。第１切替スイッチ３４はオープン状態になり、ＣＰＵ２３と製品用メモリ３１を結ぶバスラインが遮断される。第２切替スイッチ３５はクローズ状態となり、ＣＰＵ２３と検査用メモリ３２とを結ぶラインが形成される。
【００５１】
検査制御部３３は、検査対象基板２０に電源を投入する。検査対象基板２０のＣＰＵ２３が起動して、検査が開始される（Ｓ１２）。ＣＰＵ２３は、検査用メモリ３２から検査プログラムを読み出し、このプログラムを実行する（Ｓ１３）。
【００５２】
ここで、ＣＰＵ２３が電源投入後に最初に読み込むプログラムは、検査用メモリ３２に記憶されているプログラムである。例えば、ＣＰＵ２３内部にブート用プログラムを記憶可能なメモリがなく、外部メモリをブート時に読み込むような場合である。この場合、先に読み込むメモリを検査用メモリ３２に切り替えてから、電源が投入される。このような設定がされていない場合、先に電源を投入してから、読み込むメモリを検査用メモリ３２に切り替えてもよい。
【００５３】
基板チェッカ２４を用いた基板検査が行われる（Ｓ１４）。検査プログラムによる検査動作は、検査用に最適化されているので、高速な検査が行われる。この検査では、製品用メモリ３１以外の回路に対して基板検査が行われる。製品用メモリ３１に対しては、第１切替スイッチ３４がオープン状態であるため、使用するメモリとして選択されず、検査できない。
【００５４】
そこで、検査プログラムによる検査の結果、検査ＯＫとなった場合、検査制御部３３は検査対象基板２０に製品プログラムを実行させるようにする。これにより、製品用メモリ３１に対する検査が行われる。
【００５５】
まず、検査制御部３３は、検査対象基板２０をリセットするために、検査対象基板２０への電源をオフする（Ｓ１５）。検査制御部３３は、動作するプログラムが製品プログラムとなるように、製品用メモリ３１を選択する（Ｓ１６）。すなわち、検査制御部３３は、第１切替スイッチ３４および第２切替スイッチ３５に前回の制御信号とは反転した制御信号を出力する。第２切替スイッチ３５はオープン状態になり、ＣＰＵ２３と検査用メモリ３２を結ぶバスラインが遮断される。第１切替スイッチ３４はクローズ状態となり、ＣＰＵ２３と製品用メモリ３１とを結ぶラインが形成される。ＣＰＵ２３と製品用メモリ３１との間でデータの送受信が可能となる。
【００５６】
検査制御部３３は、検査対象基板２０に電源を投入する。検査対象基板２０のＣＰＵ２３が起動して、検査が開始される（Ｓ１７）。ＣＰＵ２３は、製品用メモリ３１から製品プログラムを読み出し、このプログラムを実行する（Ｓ１８）。
【００５７】
製品プログラムにより特定の動作をする検査対象基板２０の特定の信号出力を基板チェッカ２４の検査制御部３３が検出することにより、製品プログラムの実行確認が行われる（Ｓ１９）。この特定信号は、検査対象基板２０のＣＰＵ２３が製品プログラムを記憶した製品用メモリ３１を正しく読み込むことにより発生する信号とされる。検査制御部３３が特定信号を検出すると、ＣＰＵ２３は、製品プログラムが実行されたことを確認し、製品用メモリ３１が正しく動作すると判定する。特定信号が検出されなかった場合、ＣＰＵ２３は、製品用メモリ３１が正しく動作していないと判定する。
【００５８】
検査ＯＫの場合、基板チェッカ２４は、検査対象基板２０への電源をオフし、基板チェッカ２４から検査対象基板２０が取り外される（Ｓ２０）。これにより、検査対象基板２０は検査合格となる。一方、Ｓ１４において、検査ＮＧの場合、あるいはＳ１９において、製品プログラムの実行が確認できなかった場合、検査対象基板２０は検査不合格となる。この場合でも同様に、検査対象基板２０への電源がオフされ、検査対象基板２０が検査チェッカ２４から取り外される。
【００５９】
このように製品プログラムによる動作を行うことにより、製品プログラムが記憶された製品用メモリ３１が正しく動作するかを検査することが可能となる。したがって、検査チェッカ２４の働きにより、検査対象の回路から外れていた製品用メモリ３１も検査対象となり、製品用メモリ３１を含む検査対象基板２０の全回路の検査が可能となる。
【００６０】
上記の検査では、特定の信号を基板チェッカ２４が検出する手法により行われる。ここで、検査者が確認できるようにするために、基板チェッカ２４は、特定の信号に応じて検査結果の報知を行う。例えば、検査ＯＫならば、ＬＥＤが点滅するようにする。検査者は検査結果を目視確認することができる。あるいは、基板チェッカ２４に、表示部を設け、検査結果を表示してもよい。表示の代わりに、音声による報知を行ってもよい。
【００６１】
ここで、一般的に検査対象基板２０において、画像処理装置の制御基板のように、メモリ等を読み込んでプログラムを実行可能なＣＰＵ等を有する基板である場合、回路規模が大きく、その機能が多岐にわたることが多い。そのため、製品プログラムを実行して検査対象基板２０を検査すると、全機能を検査することになり、多くの時間が必要になる。そこで、検査する際に、ＣＰＵ２３が読み込むプログラムを基板チェッカ２４に合わせた専用プログラムとする。すなわち、製品プログラムが実行されないようにして、基板上の信号処理の並列化と単純化を行うことにより、基板検査に必要な時間を短縮する手法がとられる。
【００６２】
製品プログラムにより検査を行う場合は、検査対象基板２０が製品に組み込まれた際の周辺基板や製品動作と連動しながらプログラムが実行される。したがって、製品動作より速い速度での検査はできない。
【００６３】
例えば、製品プログラムにしたがって画像処理装置が印字動作を行うときの動作フローを図６に示す。画像処理装置の電源が投入されると、ＣＰＵ２３やＡＳＩＣがリセットされる（Ｓ３０）。製品用メモリ３１から製品プログラムが読み込まれる（Ｓ３１）。検査対象基板２０と画像処理基板とがシリアル通信を行い、両者間の通信が確立する（Ｓ３２）。定着部のウォームアップが行われる（Ｓ３３）。プロセス印字の準備、プロセスコントロールやレジストレーション調整などが行われる（Ｓ３４）。画像処理装置の各センサの状態が検知され（Ｓ３５）、通紙不可能の場合、異常項目が表示される（Ｓ３６）。通紙可能の場合、定着温度が設定温度に達したか検知される（Ｓ３７）。設定温度になると、レディ状態であることが画面に表示される（Ｓ３８）。そして、印字処理が行われる（Ｓ３９）。
【００６４】
印字における通紙動作では、用紙搬送経路内の用紙有無検知センサと搬送駆動モータの動作は一般的に連動する。製品プログラムでは、用紙有無検知センサ出力とモータ動作のタイミングとが詳細に設定されている。そのため、通紙動作の検査を一通り行うだけでも、搬送経路を用紙が通過する時間に相当する時間が検査時間として最低限必要になる。
図２に示すような多くの機能を実行可能な検査対象基板２０では、製品プログラムにより検査を行うと、検査対象となる回路がかなりの数となる。基板全体の一通りの検査を実行するのに、多大な時間を要することになる。
【００６５】
これに対し、検査プログラムを用いると、以下のように検査を単純化できる。図７に、検査対象基板２０および基板チェッカ２４の入出力回路の一例を示す。これらはデジタルトランジスタによるオープンコレクタ接続により、例えば外部回路とのシリアル信号伝送を行うことができる回路である。
【００６６】
検査対象基板２０の入力回路４０が正常な場合、基板チェッカ２４の出力ポートがＬｏｗレベルのときには検査対象基板２０のＣＰＵ２３の入力ポートはＨｉｇｈレベルになる。逆に基板チェッカ２４の出力ポートがＨｉｇｈレベルのときには、ＣＰＵ２３の入力ポートはＬｏｗレベルになる。このＬｏｗレベル１回とＨｉｇｈレベル１回の２サイクルの検査動作が正常完了することにより、検査ＯＫと判定される。検査ＮＧ判定は、上記の信号レベルにならない場合である。この場合、検査対象基板２０の異常、部品不良や実装不良が疑われる。以上が、検査対象基板２０の入力回路４０の検査例となる。
【００６７】
なお、ＣＰＵ２３の入力ポートの値は、ＣＰＵ２３あるいはＡＳＩＣのレジスタ４２に検査データとして記録される。検査チェッカ２４は、検査対象基板２０のＣＰＵ２３から検査データを読み込むことも可能であり、検査制御部３３が、検査対象基板２０のＣＰＵ２３のレジスタ４２を経由して検査データを取得し、検査判定を行ってもよい。
【００６８】
同様に、検査対象基板２０の出力回路４１の検査の場合、ＣＰＵ２３の出力ポートがＬｏｗレベルのときには、基板チェッカ２４の入力ポートはＨｉｇｈレベルになる。逆にＣＰＵ２３の出力ポートがＨｉｇｈレベルのときには、基板チェッカ２４の入力ポートはＬｏｗレベルになる。このとき、検査ＯＫと判定される。このＬｏｗレベル１回とＨｉｇｈレベル１回の２サイクルの検査動作により、出力回路４１の検査が可能になる。検査ＮＧ判定は、上記の信号レベルにならない場合である。この場合、検査対象基板２０の異常、部品不良や実装不良が疑われる。以上が、検査対象基板２０の出力回路４１の検査例となる。
【００６９】
なお、基板チェッカ２４の入力ポートの値は、検査制御部３３のレジスタに検査データとして記録される。検査対象基板２０のＣＰＵ２３が検査制御部３３から検査データを取得し、検査判定を行う。検査制御部３３が、ＣＰＵ２３の代わりに検査判定を行ってもよい。
【００７０】
上記の入出力回路が、図２の検査対象基板のＵＡＲＴ通信（シリアル通信）の回路である仮定すると、製品プログラムによる基板検査を実施する場合、検査対象基板２０と外部回路との通信が成立して初めて基板検査がＯＫとなる。そのため、少なくとも入出力が数サイクルずつは必要となり、上記のような入出力２サイクルずつの検査に比べ、検査時間を要する。
【００７１】
このように、検査プログラムによる検査では、入出力回路の検査を入出力２サイクルずつのように、単純な検査に集約することができる。製品プログラムによる製品動作にて検査を行う場合、外部とのシリアル通信を行い、通信が確立するまで通信を行うことになり、検査判定のために、通信確立までの時間を要する。これに比べて、検査プログラムによる検査では、通信確立などの外部要因によるタイミング制約にとらわれることがなく、検査時間を大幅に短縮することができる。
【００７２】
ところで、検査プログラムを記憶する検査用メモリ３２と製品プログラムを記憶する製品用メモリ３１は別々とされる。図８に示すように、ＵＳＢメモリやメモリカードのような携帯可能な外部メモリ４５，４６を用いると、基板に搭載されるメモリを別部品とすることができる。それぞれの外部メモリ４５，４６に、検査プログラムあるいは製品プログラムが記憶される。検査対象基板２０に、外部メモリ４５，４６を接続するためのソケット４７が設けられる。検査時には、検査用の外部メモリ４５が接続され、製品組み込み時には、製品用の外部メモリ４６が接続される。
【００７３】
外部メモリ４５，４６を使用した基板チェッカ２４による基板フローを図９に示す。検査対象基板２０が基板チェッカ２４にセットされる（Ｓ４０）。検査対象基板２０のソケット４７に、検査用外部メモリ４５が取り付けられる（Ｓ４１）。基板チェッカ２４は、検査対象基板２０に電源を投入する。検査対象基板２０のＣＰＵ２３が起動して、検査が開始される（Ｓ４２）。ＣＰＵ２３は、検査用外部メモリ４５から検査プログラムを読み出し、このプログラムを実行する（Ｓ４３）。
【００７４】
基板チェッカ２４を用いた基板検査が行われる（Ｓ４４）。検査ＯＫの場合、基板チェッカ２４は、検査対象基板２０への電源をオフし（Ｓ４５）、検査対象基板２０から検査用外部メモリ４５が取り外される（Ｓ４６）。これにより、検査対象基板２０は検査合格となる。一方、検査ＮＧの場合、検査対象基板２０は検査不合格となる。この場合でも同様に、検査対象基板２０への電源がオフされ、検査対象基板２０が検査チェッカ２４から取り外される。検査終了後、検査対象基板２０に製品用外部メモリ４６が取り付けられる。
【００７５】
外部メモリ４５，４６を用いることにより、検査対象基板２０に搭載されたメモリにはプログラムを記憶する必要がない。そのため、大容量のメモリを用いなくてもよい。しかし、メモリを別部品とし、かつ検査対象基板２０にソケット４７を設けなければならず、製品のコストアップとなる。この点、基板チェッカ２４に、検査用メモリ３２を搭載することにより、無用なコストアップを回避できる。しかも、外部メモリ４５，４６を交換する作業が不要なので、製品用外部メモリ４６の取付ミスがない。
【００７６】
なお、本発明は、上記実施形態に限定されるものではなく、本発明の範囲内で上記実施形態に多くの修正および変更を加え得ることは勿論である。検査対象基板は、画像処理装置以外の各種の機能を実現する電子機器に搭載されたものであってもよい。
【００７７】
基板チェッカの検査制御部は、切替スイッチの状態の切替を自動的に行うが、検査者が手動で切り替えてもよい。検査者の操作により、検査制御部は、切り替えのための制御信号を出力する。
【００７８】
基板チェッカが動作するプログラムを切り替えるとき、検査制御部は、一旦電源をオフして、再度電源をオンする。検査対象基板のＣＰＵがリセットされる。電源のオンオフの代わりに、検査制御部がＣＰＵにリセット信号を出力することにより、ＣＰＵをリセットしてもよい。電源がオンのまま、検査制御部はＣＰＵにリセット信号を出力する。このとき、ＣＰＵがリセットを開始して、リセット終了するまでの間に、検査制御部は、制御信号を出力して、各切替スイッチの状態を切り替える。
【符号の説明】
【００７９】
２０    検査対象基板
２３    ＣＰＵ
２４    基板チェッカ
３１    製品用メモリ
３２    検査用メモリ
３３    検査制御部
３４    第１切替スイッチ
３５    第２切替スイッチ
【図１】
2011247667.tif 000003
【図２】
2011247667.tif 000004
【図３】
2011247667.tif 000005
【図４】
2011247667.tif 000006
【図５】
2011247667.tif 000007
【図６】
2011247667.tif 000008
【図７】
2011247667.tif 000009
【図８】
2011247667.tif 000010
【図９】
2011247667.tif 000011
【図１０】
2011247667.tif 000012
【図１１】
2011247667.tif 000013