(57)【要約】【課題】  ＳＯＩと呼ばれる半導体装置の実装構造において、小型化する。【解決手段】  プリント配線板１に実装された半導体装置２１のシリコン基板２３の裏面は、導電性接着剤層５５、シールドカバー５１および半田層１１を介して、プリント配線板１の上層グランド配線４に接続されている。これにより、半導体装置２１のシリコン基板２３の裏面はグランド電位になっている。この場合、シールドカバー５１を介してグランド配線４に接続されているので、半導体装置２１の実装領域の周囲におけるプリント配線板１上に、半導体装置２１のシリコン基板２３の裏面に接続されるグランド用接続端子を設ける必要がなく、シールドカバー５１はノイズ対策も兼ねているので、半導体装置２１とグランド用接続端子の外側にシールドカバー５１を設ける必要がないので、小型化することができる。【選択図】  図１
2011187497.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に、配線およびグランド配線が設けられた絶縁基板と、
半導体基板、絶縁膜およびＳＯＩ集積回路部を有し、前記絶縁基板の前記配線と第１の接続材料を介して接続された半導体装置と、
前記グランド配線に接続され、前記絶縁基板上に前記半導体装置を覆うようにして設けられたシールドカバーと、
前記半導体基板と前記シールドカバーとの間に接続された第２の接続材料と、
を具備することを特徴とする半導体装置の実装構造。
【請求項２】
請求項１に記載の発明において、前記第１の接続材料は半田であり、前記第２の接続材料は、導電性接着剤、半田のいずれかであることを特徴とする半導体装置の実装構造。
【請求項３】
請求項１に記載の発明において、前記絶縁基板はフィルム基板であることを特徴とする半導体装置の実装構造。
【請求項４】
請求項１に記載の発明において、前記シールドカバーの下端部は前記グランド配線の最外部に半田層を介して接続されていることを特徴とする半導体装置の実装構造。
【請求項５】
請求項１に記載の発明において、前記配線は上層配線、前記グランド配線は上層グランド配線であり、前記絶縁基板の他方の面に、下層配線および下層グランド配線が前記上層配線および前記上層グランド配線に接続されて設けられていることを特徴とする半導体装置の実装構造。
【請求項６】
請求項１に記載の発明において、前記シールドカバー内における前記絶縁基板上に電子部品が前記配線のランドに接続されて設けられていることを特徴とする半導体装置の実装構造。
【請求項７】
請求項６に記載の発明において、前記電子部品は前記配線のランドに半田層を介して接続されていることを特徴とする半導体装置の実装構造。
【請求項８】
請求項６に記載の発明において、前記電子部品の高さは前記半導体装置の高さよりも高くなっており、前記第２の接続材料上における前記シールドカバーの下面に突起が設けられ、前記突起は前記第２の接続材料の上面に埋め込まれていることを特徴とする半導体装置の実装構造。
【請求項９】
一方の面に、配線およびグランド配線が設けられた絶縁基板上に、半導体基板、絶縁膜およびＳＯＩ集積回路部を有する半導体装置を、第１の接続材料を介して前記配線に接続する工程と、
前記半導体基板の裏面に第２の接続材料を形成する工程と、
前記絶縁基板上において、前記半導体装置を覆い、前記第２の接続材料と接続するようにシールドカバーを配置し、前記シールドカバーの下端部を前記グランド配線に接続する工程と、
を有することを特徴とする半導体装置の実装方法。
【請求項１０】
請求項９に記載の発明において、前記絶縁基板上のシールドカバー内には、電子部品を設け、前記電子部品の電極を前記配線のランドに半田層を介して接続する工程を含むことを特徴とする半導体装置の実装方法。
【請求項１１】
請求項９に記載の発明において、前記第１の接続材料は半田であり、前記第２の接続材料は、導電性接着剤、半田のいずれかであることを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の実装構造およびその実装方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＳＯＩ(silicon on insulator)と呼ばれるもので、半導体基板下に絶縁膜が設けられ、絶縁膜下に薄膜トランジスタを形成してなるＳＯＩ集積回路部が設けられたものがある（例えば、特許文献１参照）。この半導体装置をプリント配線板上に実装した状態では、ＳＯＩ集積回路部の特性上、半導体基板の電位の安定化を図るために、半導体基板の裏面（回路形成面と逆の面）をグランド電位となるようにする必要がある。
【０００３】
次に、この従来の半導体装置の実装構造について説明する。半導体装置は、その最下面に設けられた半田ボールがプリント配線板上の接続端子に接続されていることにより、プリント配線板上に搭載されている。半導体装置とプリント配線板との間、半導体装置の周囲におけるプリント配線板の上面および半導体装置の側面にはエボキシ系樹脂等からなるアンダーフィル材が設けられている。
【０００４】
そして、半導体装置の半導体基板の上面、半導体装置の側面に設けられたアンダーフィル材の外面およびアンダーフィル材の外側におけるプリント配線板上のグランド用接続端子の上面には、デイスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、接続部材が設けられている。これにより、半導体装置の半導体基板の裏面はグランド電位となるようになっている。しかし、導電性ペーストからなる接続部材の粘度にもよるが、アンダーフィル材がない場合、導電性ペーストは、半導体装置の封止膜と回路基板との隙間に、毛細管現象により入ってしまう場合がある。そのため、本来半田ボールの径が小さく、半田ボールの数が少ない場合に必要なアンダーフィル材が、半田ボールの径や数に関係なく必要となる。更に、外部から半導体装置のＳＯＩ集積回路部が影響を受けたり、或いはその逆でＳＯＩ集積回路部から外部へ影響を与えることがないように、半導体装置および接続部材の外側にシールドケースを設け、ノイズを抑制する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１９４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記従来の半導体装置の実装構造では、半導体装置の側面に設けられたアンダーフィル材の外側におけるプリント配線板上にグランド用接続端子を設けているので、半導体装置の搭載領域の周囲におけるプリント配線板上にグランド用接続端子を設ける必要がある。また、ノイズ対策のためにシールドケースを設けると、半導体装置および接続部材の外側に、シールドケースを設けなければならなくなり、その分、プリント配線板の平面サイズが大きくなり、大型化してしまうという問題がある。
【０００７】
そこで、この発明は、小型化することができる半導体装置の実装構造およびその実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明に係る半導体装置の実装構造は、一方の面に、配線およびグランド配線が設けられた絶縁基板と、半導体基板、絶縁膜およびＳＯＩ集積回路部を有し、前記絶縁基板の前記配線と第１の接続材料を介して接続された半導体装置と、前記グランド配線に接続され、前記絶縁基板上に前記半導体装置を覆うようにして設けられたシールドカバーと、前記半導体基板と前記シールドカバーとの間に接続された第２の接続材料と、を具備することを特徴とするものである。
請求項２に記載の発明に係る半導体装置の実装構造は、請求項１に記載の発明において、前記第１の接続材料は半田であり、前記第２の接続材料は、導電性接着剤、半田のいずれかであることを特徴とするものである。
請求項３に記載の発明に係る半導体装置の実装構造は、請求項１に記載の発明において、前記絶縁基板はフィルム基板であることを特徴とするものである。
請求項４に記載の発明に係る半導体装置の実装構造は、請求項１に記載の発明において、前記シールドカバーの下端部は前記グランド配線の最外部に半田層を介して接続されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置の実装構造は、請求項１に記載の発明において、前記配線は上層配線、前記グランド配線は上層グランド配線であり、前記絶縁基板の他方の面に、下層配線および下層グランド配線が前記上層配線および前記上層グランド配線に接続されて設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置の実装構造は、請求項１に記載の発明において、前記シールドカバー内における前記絶縁基板上に電子部品が前記配線のランドに接続されて設けられていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の実装構造は、請求項６に記載の発明において、前記電子部品は前記配線のランドに半田層を介して接続されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置の実装構造は、請求項６に記載の発明において、前記電子部品の高さは前記半導体装置の高さよりも高くなっており、前記第２の接続材料上における前記シールドカバーの下面に突起が設けられ、前記突起は前記第２の接続材料の上面に埋め込まれていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の実装方法は、一方の面に、配線およびグランド配線が設けられた絶縁基板上に、半導体基板、絶縁膜およびＳＯＩ集積回路部を有する半導体装置を、第１の接続材料を介して前記配線に接続する工程と、前記半導体基板の裏面に第２の接続材料を形成する工程と、前記絶縁基板上において、前記半導体装置を覆い、前記第２の接続材料と接続するようにシールドカバーを配置し、前記シールドカバーの下端部を前記グランド配線に接続する工程と、を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の実装方法は、請求項９に記載の発明において、前記絶縁基板上のシールドカバー内には、電子部品を設け、前記電子部品の電極を前記配線のランドに半田層を介して接続する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の実装方法は、請求項９に記載の発明において、前記第１の接続材料は半田であり、前記第２の接続材料は、導電性接着剤、半田のいずれかであることを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、絶縁基板上に実装された半導体装置の半導体基板の上面が、その上に設けられた第２の接続材料およびシールドカバーを介して絶縁基板上のグランド配線に接続されていることにより、グランド電位となるようになっているので、半導体装置の実装領域の周囲における絶縁基板上に、半導体装置の半導体基板の上面に接続されるグランド用接続端子を設ける必要がなく、その分、実装面積を小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の第１実施形態としての半導体装置の実装構造の断面図。
【図２】この発明の第２実施形態としての半導体装置の実装構造の断面図。
【図３】この発明の第３実施形態としての半導体装置の実装構造の断面図。
【発明を実施するための形態】
【００１１】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造では、プリント配線板１の上面に半導体装置２１およびチップ部品（電子部品）４１が設けられ、プリント配線板１上にシールドカバー５１が半導体装置２１およびチップ部品４１を覆うように設けられている。
【００１２】
まず、プリント配線板１について説明する。プリント配線板１はポリイミド樹脂等からなる平面方形状のフィルム基板（絶縁基板）２を備えている。フィルム基板２の上面には銅箔等からなる第１、第２の上層配線３ａ、３ｂおよび上層グランド配線４が設けられている。上層グランド配線４の最外部はフィルム基板２の上面周辺部に方形枠状に設けられたものであってもよく、またフィルム基板２の上面周辺部の四隅に設けられたものであってもよい。
【００１３】
フィルム基板２の下面には銅箔等からなる第１、第２の下層配線５ａ、５ｂおよび下層グランド配線６が設けられている。第１、第２の上層配線３ａ、３ｂおよび上層グランド配線４と第１、第２の下層配線５ａ、５ｂおよび下層グランド配線６とは、フィルム基板２に設けられた貫通孔７内に設けられた金属ペースト等からなる上下導通部８を介して互いに接続されている。
【００１４】
第１、第２の上層配線３ａ、３ｂおよび上層グランド配線４を含むフィルム基板２の上面にはソルダーレジスト等からなる上層オーバーコート膜９が設けられている。第１、第２の上層配線３ａ、３ｂのランドおよび上層グランド配線４の最外部に対応する部分における上層オーバーコート膜９には第１、第２の開口部１０ａ、１０ｂおよび開口部１１が設けられている。
【００１５】
第１、第２の下層配線５ａ、５ｂおよび下層グランド配線６を含むフィルム基板２の下面にはソルダーレジスト等からなる下層オーバーコート膜１２が設けられている。第１、第２の下層配線５ａ、５ｂのランドおよび下層グランド配線６の最外部に対応する部分における下層オーバーコート膜１１には第１、第２の開口部１３ａ、１３ｂおよび開口部１４が設けられている。
【００１６】
次に、半導体装置２１について説明する。半導体装置２１は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、ＳＯＩ基板２２を備えている。ＳＯＩ基板２２は、平面方形状のシリコン基板（半導体基板）２３の下面に酸化シリコン等からなる絶縁膜２４が設けられ、絶縁膜２４の下面に薄膜トランジスタを形成してなるＳＯＩ集積回路部２５が設けられた構造となっている。この場合、ＳＯＩ集積回路部２５の薄膜トランジスタのソース・ドレイン領域は、絶縁膜２４に設けられた上下導通部（図示せず）を介してシリコン基板２３に接続されている。
【００１７】
ＳＯＩ集積回路部２５の下面周辺部にはアルミニウム系金属等からなる複数の接続パッド２６がＳＯＩ集積回路部２５に接続されて設けられている。ＳＯＩ集積回路部２５の周辺部および接続パッド２６の中央部を除くＳＯＩ集積回路部２５の下面には酸化シリコン等からなるパッシベーション膜（絶縁膜）２７が設けられ、接続パッド２６の下面中央部はパッシベーション膜２７に設けられた開口部２８を介して露出されている。パッシベーション膜２７の下面にはポリイミド系樹脂等からなる保護膜（絶縁膜）２９が設けられている。パッシベーション膜２７の開口部２８に対応する部分における保護膜２９には開口部３０が設けられている。
【００１８】
保護膜２９の下面には配線３１が設けられている。配線３１は、保護膜２９の下面に設けられた銅等からなる下地金属層３２と、下地金属層３２の下面に設けられた銅からなる上部金属層３３との２層構造となっている。配線３１の一端部は、パッシベーション膜２７および保護膜２９の開口部２８、３０を介して接続パッド２６に接続されている。
【００１９】
配線３１のランド下面には銅からなる柱状電極３４が設けられている。配線３１を含む保護膜２９の下面において柱状電極３４の周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜３５が設けられている。ここで、柱状電極３４は、その下面が封止膜３５の下面と面一乃至数μｍ高くなるように設けられている。柱状電極３４の下面には半田ボール（第１の接続材料）３６が設けられている。
【００２０】
そして、半導体装置２１は、その半田ボール３６が上層オーバーコート膜９の第１の開口部１０ａを介して第１の上層配線３ａのランドに接続されていることにより、プリント配線板１の上層オーバーコート膜９上にフェースダウン方式で実装されている。
【００２１】
次に、チップ部品４１について説明する。チップ部品４１はコンデンサや抵抗等からなっている。そして、チップ部品４１は、その両電極（図示せず）が上層オーバーコート膜９の第２の開口部１０ｂ内に設けられた半田層４２を介して第２の上層配線３ｂのランドに接続されていることにより、プリント配線板１の上層オーバーコート膜９上に設けられている。
【００２２】
次に、シールドカバー５１について説明する。シールドカバー５１はアルミニウム等の金属からなり、有頭角筒状のカバー本体５２の下端部にフランジ部５３が設けられたものからなっている。そして、シールドカバー５１は、そのフランジ部５３の下面が上層オーバーコート膜９の開口部１１内に設けられた半田層５４を介して上層グランド配線４の最外部に接続されていることにより、プリント配線板１の上層オーバーコート膜９上に設けられている。この状態では、半導体装置２１およびチップ部品４１は、シールドカバー５１によって覆われ、外部と電磁的に遮断されている。
【００２３】
半導体装置２１のシリコン基板２３の上面とその上に配置されたシールドカバー５１との間にはある程度の空間が形成されている。そして、半導体装置２１のシリコン基板２３の上面中央部とその上に配置されたシールドカバー５１との間には導電性接着剤層（第２の接続材料）５５が設けられている。導電性接着剤層５５は、銀、銅、カーボン等の導電フィラーをエポキシ樹脂等の熱硬化性樹脂からなるバインダーに分散させたものからなっている。或いは、半田等の接続材料でも良い。そして、この状態では、半導体装置２１のシリコン基板２３の上面は、導電性接着剤層５５、シールドカバー５１および半田層５４を介して上層グランド配線４に接続されていることにより、グランド電位となるようになっている。
【００２４】
以上のように、この半導体装置の実装構造では、半導体装置２１のシリコン基板２３の上面中央部とその上に配置されたシールドカバー５１との間に設けられた導電性接着剤層５５をシールドカバー５１および半田層５４を介して上層グランド配線４に接続することにより、半導体装置２１のシリコン基板２３の上面をグランド電位となるようにしているので、半導体装置２１の搭載領域の周囲におけるプリント配線板１上にグランド用接続端子を設ける必要がなく、その分、プリント配線板１の平面サイズを小さくすることができ、ひいては小型化することができる。
【００２５】
次に、半導体装置２１等の実装方法の一例について説明する。まず、プリント配線板１、半導体装置２１、チップ部品４１およびシールドカバー５１を準備する。次に、プリント配線板１の上層オーバーコート膜９の第１、第２の開口部１０ａ、１０ｂおよび開口部１１内に、スクリーン印刷法等により、半田ペーストを塗布する。次に、プリント配線板１上の各所定の箇所に半導体装置２１およびチップ部品４１をただ単に配置する。次に、プリント配線板１上の所定の箇所にシールドカバー５１をただ単に配置する。
【００２６】
次に、半導体装置２１のシリコン基板２３の上面中央部に、スクリーン印刷法等により、導電性接着剤を塗布する。次に、半田が溶融する温度でのリフローを行うと、半導体装置２１の半田ボール３６が上層オーバーコート膜９の第１の開口部１０ａを介して第１の上層配線３ａのランドに接続され、またチップ部品４１の両電極が上層オーバーコート膜９の第２の開口部１０ｂ内に設けられた半田層４２を介して第２の上層配線３ｂのランドに接続され、またシールドカバー５１のフランジ部５３の下面が上層オーバーコート膜９の開口部１１内に設けられた半田層５４を介して上層グランド配線４の最外部に接続され、さらに導電性接着剤中の熱硬化性樹脂が硬化して導電性接着剤層５５が形成される。この場合、導電性接着剤中の熱硬化性樹脂を硬化させるための専用の工程を必要としない。かくして、図１に示す半導体装置の実装構造が得られる。
【００２７】
（第２実施形態）
図２はこの発明の第２実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置において、図１に示す半導体装置の実装構造と異なる点は、図１に示す半導体装置の実装構造では、チップ部品４１の高さが半導体装置２１の高さよりも低くなっているのに対し、チップ部品４１の高さが半導体装置２１の高さよりも高くなっており、このため、半導体装置２１のシリコン基板２３の上面中央部に対応する部分におけるシールドカバー５１の下面に柱状の突起６１をもうけ、この突起６１を半導体装置２１のシリコン基板２３の上面中央部に設けられた導電性接着剤層５５の上面中央部に埋め込ませた点である。
【００２８】
（第３実施形態）
図３はこの発明の第３実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置において、図１に示す半導体装置の実装構造と異なる点は、半導体装置２１において、柱状電極３４を省略した点である。この場合、配線３１のランドに対応する部分における封止膜３５には、半田ボール３６を配線３１のランドに接続するための開口部３７が形成されている。また、封止膜３５はソルダーレジストによって形成するようにしてもよい。
【符号の説明】
【００２９】
１  プリント配線板
２  フィルム基板
３ａ、３ｂ  第１、第２の上層配線
４  上層グランド配線
５ａ、５ｂ  第１、第２の下層配線
６  下層グランド配線
８  上下導通部
９  上層オーバーコート膜
１２  下層オーバーコート膜
２１  半導体装置
２２  ＳＯＩ基板
２３  シリコン基板
２４  絶縁膜
２５  ＳＯＩ集積回路部
２６  接続パッド
２７  パッシベーション膜
２９  保護膜
３１  配線
３４  柱状電極
３５  封止膜
３６  半田ボール（第１の接続材料）
４１  チップ部品
４２  半田層
５１  シールドカバー
５４  半田層
５５  導電性接着剤層（第２の接続材料）
【図１】
2011187497.tif 000003
【図２】
2011187497.tif 000004
【図３】
2011187497.tif 000005