(57)【要約】【課題】複数のプロセッサの処理能力を効率良く活用してダイ比較検査，セル比較検査，セルダイ混合比較検査を実施可能な外観検査装置を提供する。【解決手段】検査対象基板の回路パターンの複数の画像データを分割して切り出し、分配する条件を画像処理装置に設定する全体制御コンピュータと、画像処理装置に設定された前記条件に従って画像データを切り出し、複数のプロセッサへ分配する画像分配処理部とを備え、該プロセッサは前記分配された画像データについて欠陥検出処理を行う。【選択図】  図１
2011028410.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の回路パターンが形成された基板の画像データを用いて欠陥を検出する外観検査装置において、
前記回路パターンの複数の画像データを分割して切り出し、分配する条件を画像処理装置に設定する全体制御コンピュータと、
前記画像処理装置に設定された前記条件に従って、前記画像データを切り出し、複数のプロセッサへ分配する画像分配処理部とを備え、
前記プロセッサは、前記画像分配処理部により分配された前記画像データの欠陥検出処理を行うことを特徴とする外観検査装置。
【請求項２】
請求項１の記載において、
前記全体制御コンピュータは、検査方式，検査アルゴリズム，検査条件，ブロック番号の情報を、前記切り出された画像データの属性データとして前記プロセッサに付加するものであり、
前記プロセッサは、前記属性データの情報に従って欠陥を検出することを特徴とする外観検査装置。
【請求項３】
請求項１の記載において、
前記画像データの分割は、検査対象となる回路パターンが繰返しパターンであるか、非繰返しパターンであるかの別に基づいて設定される領域で分割され、それぞれの該領域毎にダイ比較検査，セル比較検査、あるいはセルダイ混合比較検査が指定されることを特徴とする外観検査装置。
【請求項４】
請求項１の記載において、
前記画像データの分割は、検査対象となる領域の前記画像データの検出速度と、ダイ比較検査，セル比較検査、あるいはセルダイ混合比較検査の指定とに基づいて設定されることを特徴とする外観検査装置。
【請求項５】
請求項１の記載において、
前記全体制御コンピュータは、ディスプレイに前記プロセッサ毎の演算負荷比率を表示させ、該演算負荷比率は変更可能であることを特徴とする外観検査装置。
【請求項６】
請求項５の記載において、
前記演算負荷比率の変更によって、前記画像データの分割の範囲が変更されることを特徴とする外観検査装置。
【請求項７】
請求項１の記載において、
前記基板には複数の半導体チップが形成され、前記全体制御コンピュータは、該半導体チップのうちの一部について画像データを取得し、該画像データについて欠陥検出を行う試し検査を行い、該試し検査における前記複数のプロセッサ毎の演算負荷比率をディスプレイへ表示することを特徴とする外観検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハ上に形成された回路パターンや異物等の欠陥を検査する外観検査装置に関する。
【背景技術】
【０００２】
半導体ウェーハ上に形成された回路パターンの欠陥を検出する外観検査装置として、回路パターンの画像を取得し、検査の基準となる参照画像と検査画像を比較して画像に差がある部位を欠陥として抽出する外観検査装置が従来から知られている。参照画像としては、回路パターンの設計時に用いられた設計データを活用する方法や、検査画像の１つ前の画像を用いる方法等がある。検出画像を参照画像として用いる場合、検査対象となる回路パターンが検査画像毎に繰返し性のある必要がある。ウェーハ上に繰返し形成されたチップ同士を比較検査する方式はダイ比較検査方式と呼ばれ、１つのチップ内にあるメモリマット部のようなセルと呼ばれる繰返しパターン同士を比較検査する方式をセル比較検査方式と呼ぶ。ダイ比較検査方式はロジックチップなどに適用され、セル比較検査方式はメモリチップなどに適用されている。近年ではメモリ混載ロジックの需要が高まっていることから、１回の検査でダイ比較検査およびセル比較検査を同時に行うセルダイ混合比較検査に対する要求が高まってきている。
【０００３】
従来技術によるセルダイ混合比較検査の代表例として、検出した画像データをダイ比較検査ユニットおよびセル比較検査ユニットそれぞれに入力し、各ユニットにて欠陥抽出した結果を統合する方法が知られている。この方式の場合、ダイ比較，セル比較それぞれに専用ユニットを用意する必要があり、システムの規模が大きくなってしまう課題がある。
【０００４】
最近ではプロセッサの処理性能向上により、複数のプロセッサエレメントを備えた並列データ処理型の画像処理装置が提案されている（例えば、特許文献１参照）。また、複数のプロセッサを使ってセル比較検査，ダイ比較検査，セルダイ混合比較検査を連続的に検査するための画像処理装置も提案されている（例えば、特許文献２参照）。これらの方式では、セルダイ混合比較検査を行う場合、画像データを均一に分割して各プロセッサエレメントに分配し、ダイ比較検査，セル比較検査をそれぞれ処理するため、各プロセッサエレメントの演算負荷が増大してしまう問題がある。リアルタイムに欠陥検出処理を行うためには、次に処理すべき画像データが入力されるまでに処理を終える必要があるため、リアルタイム性を確保するには、プロセッサエレメントの数を増やすことで各プロセッサエレメント辺りの演算負荷を軽減する必要が発生してしまう。その一方でセルダイ混合比較検査では、セル比較検査が不要な領域も存在するため、セル比較検査領域のデータを含まない画像データを処理するプロセッサエレメントは、セルダイ混合比較検査を行うプロセッサエレメントに比較して演算負荷は小さく待ち時間が増大し、これらの方式ではシステム全体が有する演算処理能力を十分に引き出せないという問題が生じてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２５９４３４号公報
【特許文献２】特開２００４−２５９２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、複数のプロセッサの処理能力を効率良く活用してダイ比較検査，セル比較検査，セルダイ混合比較検査を実施可能な外観検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の実施態様は、半導体装置の回路パターンが形成された基板の画像データを用いて欠陥を検出する外観検査装置において、回路パターンの複数の画像データを分割して切り出し、分配する条件を画像処理装置に設定する全体制御コンピュータと、画像処理装置に設定された前記条件に従って画像データを切り出し、複数のプロセッサへ分配する画像分配処理部とを備え、該プロセッサは、画像分配処理部により分配された画像データについて欠陥検出処理を行う構成としたものである。
【発明の効果】
【０００８】
本発明によれば、複数のプロセッサを使ってダイ比較検査，セル比較検査，セルダイ混合比較検査を各プロセッサの処理能力を効率良く活用して実施可能な外観検査装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】画像処理装置の構成図である。
【図２】プロセッサエレメントの構成図である。
【図３】転送画像データの構成図である。
【図４】半導体ウェーハの上面図である。
【図５】半導体ウェーハの上面図である。
【図６】図４に示した半導体ウェーハの上面図の一部を拡大した平面図である。
【図７】従来方法によるプロセッサの動作シーケンス図である。
【図８】従来方法による対策例を示す動作シーケンス図である。
【図９】従来方法による対策例を示す動作シーケンス図である。
【図１０】従来方法によるプロセッサの動作シーケンス図である。
【図１１】図５に示した半導体ウェーハの上面図の一部を拡大した平面図である。
【図１２】本発明によるプロセッサの動作シーケンス図である。
【図１３】本発明によるプロセッサの動作シーケンス図である。
【図１４】本発明によるプロセッサの動作シーケンス図である。
【図１５】従来方法によるチップの領域分割例を示す平面図である。
【図１６】本発明によるチップの領域分割例を示す平面図である。
【図１７】従来方法によるプロセッサの動作シーケンス図である。
【図１８】本発明によるプロセッサの動作シーケンス図である。
【図１９】チップの平面図である。
【図２０】チップの平面図である。
【図２１】検査領域指定画面の一例を示す画面図である。
【図２２】チップ内演算負荷比率指定画面の一例を示す画面図である。
【図２３】チップ内演算負荷比率確認画面の一例を示す画面図である。
【図２４】検査ストライプにおける演算負荷比率確認画面の一例を示す画面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例を図面を用いて説明する。なお、本発明は、以下の実施例に限定されるものではなく、本発明の技術的思想の範囲内において適時変更可能である。
【００１１】
はじめに、本発明の実施態様をまとめると、次のとおりである。本発明は、半導体装置の回路パターンが形成された基板の画像データを用いて欠陥を検出する外観検査装置において、回路パターンの複数の画像データを分割して切り出し、分配する条件を画像処理装置に設定する全体制御コンピュータと、画像処理装置に設定された前記条件に従って画像データを切り出し、複数のプロセッサへ分配する画像分配処理部とを備え、該プロセッサは、画像分配処理部により分配された画像データについて欠陥検出処理を行う構成を備える。
【００１２】
より詳しく説明すると、被検査物の回路パターンの特徴、例えば、繰返しパターンや非繰返しパターン等により、検査領域を分割指定し、その分割された領域毎に検査アルゴリズムや検査条件等を指定する手段を備え、設定された条件を基にして各検査ストライプ毎にダイ比較検査領域，セル比較検査領域，セルダイ混合比較領域を算出する。更に算出された領域毎の演算負荷情報を与える手段を備え、その情報を基に演算負荷の大きい領域には多数のプロセッサを割当て１つのプロセッサが処理すべきデータ量を削減し、演算負荷が小さい領域には少数のプロセッサを割当て１つのプロセッサがより多くの量のデータを処理するように、各検査ストライプにおける領域毎のプロセッサ割当て数と画像分割幅を計算して画像分配し欠陥検出を行う。この構成により、複数のプロセッサを用いた並列処理による画像処理において、システム全体の有する処理能力を効率良く活用することが可能となる。
【００１３】
更に画像分配処理部には、検査領域毎に指定された検査アルゴリズムや検査条件、送信データのブロック番号などの属性データを、分割された画像データに付加する機能を備え、各プロセッサはこの属性データの情報に従い処理を実施するように構成すれば、プロセッサ毎に処理内容が異なる場合や検査ストライプ毎に処理内容が変更される場合でも、プロセッサは受信したデータの情報に従って動作すれば良く、処理内容変更に伴うパラメータの再設定などの処理を大幅に削減することができ、１回の検査にてダイ比較検査，セル比較検査，セルダイ混合比較検査が混在した検査を実施するのに最適な外観検査用画像処理システムを提供することが可能になる。
【実施例１】
【００１４】
図１に、本発明を実現するのに適した画像処理装置の構成図の一例を示す。被検査物であるウェーハ１０２は、ステージ１０１上に固定され、Ｘ方向，Ｙ方向へとステージ１０１を移動させながら電子線やレーザー等の検出光をウェーハ１０２の回路パターン上に照射し、反射電子や２次電子あるいは反射光，透過光などの検出信号をセンサ１０３により受信する。センサ１０３は、２次元の画像データを検出する検出器（例えば、ラインセンサやＣＣＤカメラ等）であって、ＡＤ回路１０４を通してデジタル化された連続の画像データを取得し、画像処理装置１０５に入力される。入力画像データは、画像処理装置１０５にある複数のプロセッサエレメント１１１，１１２，１１３にて欠陥検出処理が行われ、検出した欠陥情報を全体制御コンピュータ１０６に格納し、欠陥検出結果がディスプレイ等のインターフェース１０７に表示されて検査が完了する。
【００１５】
ここで全体制御コンピュータ１０６は、欠陥検出結果のデータを表示，解析するほか、検査前にオペレータから与えられた検査条件（レシピ情報）から、各プロセッサエレメント１１１，１１２，１１３が処理すべき画像データの場所やサイズ，処理方法などの条件を計算し、画像を処理するための各種パラメータ情報として通信バス１１４を介して画像処理装置１０５の各部位に設定する役割を果たす。画像処理装置１０５は、ＡＤ回路１０４からの入力画像データをバッファメモリ１０８を介して画像分配処理部１０９に入力する。画像分配処理部１０９は、検査前に全体制御コンピュータ１０６より設定された画像分配処理部１０９内にある画像分配テーブル１１５のデータに従って、連続して入力される入力画像データを所定の画像サイズに分割し、経路スイッチ１１０を介して各プロセッサエレメント１１１，１１２，１１３に画像データを分配する。
【００１６】
図２は、プロセッサエレメント１１１の代表的な構成例を示す構成図である。また、図３は、画像分配処理部１０９にて分割分配される転送画像データの構成例を示す構成図である。図２において、画像データの入出力を制御する入出力コントローラ２０１，経路スイッチ１１０から入出力コントローラ２０１を経由して入力される転送画像データ３０１を格納する画像メモリ２０３、画像データに対して欠陥検出処理を行う少なくとも１つ以上のプロセッサ２０４を備え、これらの間のデータアクセスはバスアービタ２０２によって調停される。
【００１７】
図３において、転送画像データ３０１には、分割された画像データ３０３の前後に、ヘッダ情報３０２とフッタ情報３０４が画像分配処理部１０９にて付加される。このヘッダ，フッタ情報３０２，３０４には、図１に示した画像分配処理部１０９内の画像分配テーブルに設定され、分割データ毎に指定されたブロック番号や検出方法、レシピ番号などの情報が転送画像データ３０３の属性データとして付加されている。
【００１８】
図２において、プロセッサ２０４には、転送画像データ３０１の座標情報を示す座標テーブル２０５と、検査条件を示すレシピ情報に対応する検査条件を示す検査条件テーブル２０６が備えられ、全体制御コンピュータ１０６により、事前に検査条件が設定される。各プロセッサ２０４は、転送画像データ３０１のヘッダ情報３０２およびフッタ情報３０４に付加された属性データを解釈し、属性データに対応した座標テーブル２０５と検査条件テーブル２０６のデータに従って、欠陥検出処理を実行する。従って、分割された画像データ毎に処理内容を変更することが可能であり、それぞれの転送画像データ３０１の特徴に合った柔軟な画像処理を実現する画像処理装置を提供することができる。
【００１９】
次に、図２に示した画像処理装置を用いた検査方法の具体例を説明する。図４，図５は、半導体ウェーハの上面図であり、外観検査装置の画像処理装置１０５にて処理されるダイ比較検査方式を図４に、セル比較検査方式を図５に示す。被検査物であるウェーハ１０２上には、製造工程で加工された半導体の回路パターンである複数のチップ４０１が格子状に配置されており、図では、簡略化のために、ｎ−１，ｎ，ｎ＋１，ｎ＋２番目のチップのみを表示している。外観検査装置は、検査ストライプ４０２と呼ばれるスキャン方向に、ある幅を持った連続した画像データを取得する。通常この検査ストライプ４０２毎に欠陥検出を行い、スキャン位置をずらしながら全面をスキャンして処理を繰返し、ウェーハ１０２全面の欠陥を検出する。
【００２０】
図４は、ダイ比較検査方式を示したものである。ダイ比較検査方式はウェーハ１０２上にあるチップの格子状の配置を利用して隣同士のチップを比較し、両画像間で不一致となった部分を欠陥として抽出するもので、例えばｎ番目のチップが検査を行う検査画像である場合、ｎ−１番目のチップが比較すべき参照画像となる。基本的にチップ全体を検査範囲とし、パターンの繰返し部，非繰返し部に関わらずに検査することが可能であるが、大きく離れたダイ同士を比較するため、位置ずれの影響を受けやすく、大きな範囲での位置合せ補正処理が必要となる等の特徴がある。尚、チップとダイは通常同じ意味で使われているが、本明細書においては方式を示す場合のみ、ダイと表現する。
【００２１】
図５は、セル比較検査方式を示したものである。セル比較検査方式は、１つのチップ内のメモリマット部のようなセルと呼ばれる繰返し性のあるパターン部に関して、その繰返しピッチをセルピッチとしてセルピッチ分離れたパターン同士を比較し、不一致となった部分を欠陥として抽出するものである。例えばｎ番目のチップ内の特定セルが検査対象となる検査画像の場合、その１つ前のセルが比較すべき参照画像となる。比較的狭い間隔のパターン同士を比較するため、位置ずれの影響はあまり大きくはないが、複数の繰返しパターン部に関して領域管理が必要となる等の特徴がある。このように信頼性の高い欠陥検出処理を行うためには、検査対象となる回路パターンの特徴により、検査方式を選択して検査を行う必要がある。近年ではメモリ混載ロジック等を対象として、１回の検査にてダイ比較検査方式およびセル比較検査方式を同時に行うセルダイ混合比較への要求が高まってきている。
【００２２】
図６は、図４に示した半導体ウェーハの上面図の一部を拡大したものであり、メモリ混載ロジックチップのチップ内パターン配置の一例と従来方法におけるチップ内画像分割例を示す。図に示すようにチップ４０１には、非繰返しパターン領域５０１内に繰返しパターン領域であるメモリマット部５０２が配置されている。図では本発明の効果を説明するのに適した３つの検査ストライプ５０３，５０４，５０５のみ図示しているが、通常の検査では非検査領域が発生しないように各検査ストライプを重複させながら、チップ全面をスキャンする。また以下の説明では、画像処理装置１０５内に１６個のプロセッサエレメント１１１が実装されていることを想定して実施例を説明する。従来の画像分割方式では、各検査ストライプ５０３，５０４，５０５においてチップ４０１の領域を画像処理装置１０５内のプロセッサエレメント１１１，１１２，１１３の数（本実施例では１６個）で等分割された領域ａを基本分割サイズとして領域分割を行い、その分割情報を基にして非検査領域が発生しないように前後にオーバーラップ領域を付加したデータが各プロセッサエレメント１１１，１１２，１１３へ送信される。従来方法の場合、検査対象の回路パターンによらずプロセッサエレメント１１１，１１２，１１３の数によって等分割されるため、分割データによっては非繰返しパターン部だけのデータである場合と繰返しパターン部だけのデータである場合、および図中に斜線で示した領域のように、非繰返しパターン部と繰返しパターン部の両方を含む領域が存在する。
【００２３】
図７は、従来方法によるプロセッサの動作シーケンス図であり、非繰返しパターン部のみの領域はダイ比較検査のみを、繰返しパターン部のみの領域はセル比較検査のみを、両方を含む領域はダイ比較、セル比較両方の検査を実施する場合の検査シーケンスを示す。図７の説明の対象としている領域は、図６に示す検査ストライプ５０３の領域に相当する。図７において、ｎ番目のチップの各分割領域データＤ１，Ｄ２，…，Ｄ１６は、それぞれプロセッサエレメントＰＥ（０），ＰＥ（１），…，ＰＥ（１５）へと転送され、プロセッサエレメントは入力画像データを受信すると、すぐに欠陥検出処理を実行する。ＰＥ（０）からＰＥ（５）およびＰＥ（１３）からＰＥ（１５）はダイ比較検査のみを実施し、ＰＥ（７）からＰＥ（１１）はセル比較検査のみを実施する。ＰＥ（６）とＰＥ（１２）が受診するデータには非繰返しパターンと繰返しパターンとが混在するため、ダイ比較検査およびセル比較検査の両方を実行することになる。図を見て判るようにＰＥ（６），ＰＥ（１２）は、ダイ比較検査，セル比較検査の両方を実施するため、他のプロセッサエレメントと比較して演算負荷が大きく、処理時間が長くなってしまう。各プロセッサエレメントは、次に処理すべき隣のｎ＋１番目のチップのデータを受信するまでにｎ番目のデータの処理を完了させる必要があるが、図７の例では、ＰＥ（６）がｎ＋１番目のデータを受信するタイミング６０１にてセル比較検査の処理が終了しておらず、このままではリアルタイムに処理することができない。このようにプロセッサエレメントの演算処理が各チップの画像分配周期内に収まらない場合、従来は、（１）画像データの検出速度を遅くする、（２）プロセッサエレメントの数を増やす等の方法で対応していた。
【００２４】
図８は、画像データの検出速度を遅くすることで、上述の問題の対策を行った場合の動作シーケンス図である。図を見て判るように、画像データの検出速度を遅くすることで画像分配周期が延び、１つの画像データに対する演算処理に許容される時間が増えることで正常に処理することが可能となっている。しかし画像データの検出速度を遅くすることで検査時間も増加してしまい、スループットの低下を引き起してしまうという課題が残る。
【００２５】
図９は、プロセッサエレメントの数を例えば２個増やし、上述の問題の対策を行った場合の動作シーケンス図である。プロセッサエレメントの数が増えることで、プロセッサエレメント１つ辺りに分配される画像データのデータ量が減り、演算処理の時間が低減されることで、スループットを劣化させることなく正常に処理することが可能となっている。しかしこの方法もまた装置規模やコストの増大など課題が存在する。先に述べたように、欠陥検出処理を画像データの収集に合せリアルタイムに処理するには、次のデータを受信するまでに欠陥検出処理を完了させる必要があるため、演算負荷の重いダイ比較検査，セル比較検査の両方を行うプロセッサエレメントの処理時間に合わせて、画像データの検出速度を調整する必要がある。このように従来方法では、最も演算負荷の重いプロセッサエレメントの処理終了タイミング８０２によって画像データの最大検出速度が決定し、その他のプロセッサエレメントは間隔８０１のようなデータ入力待ちとなる不稼働時間が発生してしまい、画像処理装置が有する演算処理能力を十分に活用できない状況に陥ってしまう。
【００２６】
図１０は、図６に示す検査ストライプ５０４における従来方法によるプロセッサの動作シーケンス図である。図９で説明した図６に示す検査ストライプ５０３の場合と同様な理由で、不稼働時間９０１が発生してしまう。
【００２７】
図１１は、図５に示した半導体ウェーハの上面図の一部を拡大したものであり、図６とおなじくメモリ混載ロジックチップのチップ内パターン配置の一例と、本発明に基づいたチップ内画像分割を行った場合の画像分割例を示す。事前に全体制御コンピュータ１０６により、非繰返し領域５０１とメモリマット部５０２の領域情報が与えられ、ここでは説明のために検査ストライプ方向の領域情報として、領域５０６の幅が「４」、領域５０７の幅が「３.８」、領域５０８の幅が「２.４」として与えられたものとする。またダイ比較検査のみを行う場合の演算負荷比率を「１」、セル比較検査のみを行う場合の演算負荷比率を「０.５」、セルダイ混合比較を行う場合の演算負荷比率を「１.５」として与えられているものとする。
【００２８】
はじめに、検査ストライプ５０３における画像分割方法を説明する。検査ストライプ５０３では、事前に与えられた領域情報から領域５０９，領域５１０および領域５１１の３つの領域に分割される。領域５０９および領域５１１はダイ比較検査領域であり、領域５１０はセル比較検査領域になる。ここで領域５０９，５１０，５１１の領域幅の比率は「４：３.８：２.４」、演算負荷の比率は「１：０.５：１」である。プロセッサエレメント数が１６個である場合に、３つの領域にそれぞれ割当てるプロセッサエレメントの数は、以下のような手順で算出することができる。
【００２９】
＜手順１＞  各領域における負荷比率を計算：領域幅比率×演算負荷比率
領域５０９の負荷比率  ：  ４×１＝４
領域５１０の負荷比率  ：  ３.８×０.５＝１.９
領域５１１の負荷比率  ：  ２.４×１＝２.４
＜手順２＞  手順１の負荷比率の総和を計算
負荷比率の総和＝４＋１.９＋２.４＝８.３
＜手順３＞  理想的なプロセッサ割当数を計算
：  割当プロセッサ数＝プロセッサ総数×領域の負荷比率／負荷比率の総和
領域５０９の割当数  ：  １６×４／８.３＝７.７１
領域５１０の割当数  ：  １６×１.９／８.３＝３.６７
領域５１１の割当数  ：  １６×２.４／８.３＝４.６２
＜手順４＞  小数部の大小比較により、割当数を整数化
手順３での整数部の総和：７＋３＋４＝１４
残り２つのプロセッサエレメントの割当てを小数部の大小比較より決定し整数化
領域５０９の割当数  ：  ７.７１  →  ８
領域５１０の割当数  ：  ３.６７  →  ４
領域５１１の割当数  ：  ４.６２  →  ４
このようにして算出した各領域へのプロセッサエレメント割当数により、領域５０９，５１０，５１１における分割幅ｂ，ｃ，ｄを算出する。
【００３０】
同様に、検査ストライプ５０４の領域５１２，５１３，５１４のプロセッサ割当数は、領域５１３がセルダイ混合比較領域となり、以下のように計算される。
【００３１】
＜手順１＞
領域５１２の負荷比率  ：  ４×１＝４
領域５１３の負荷比率  ：  ３.８×１.５＝５.７
領域５１４の負荷比率  ：  ２.４×１＝２.４
＜手順２＞
負荷比率の総和＝４＋５.７＋２.４＝１２.１
＜手順３＞
領域５１２の割当数  ：  １６×４／１２.１＝５.２８
領域５１３の割当数  ：  １６×５.７／１２.１＝７.５３
領域５１４の割当数  ：  １６×２.４／１２.１＝３.１７
＜手順４＞
整数部の総和：５＋７＋３＝１５
残り１つのプロセッサエレメントの割当てを小数部の大小比較より決定し指数化
領域５１２の割当数  ：  ５.２８  →  ５
領域５１３の割当数  ：  ７.５３  →  ８
領域５１４の割当数  ：  ３.１７  →  ３
図１２および図１３は、上記の画像分割を行った検査ストライプ５０３および５０４における本発明によるプロセッサの検査シーケンス図である。検査ストライプ５０３では、セルダイ混合比較検査を行うプロセッサエレメントが無くなると共に演算負荷の高いダイ比較検査領域に多くのプロセッサエレメントが割当てられることで、全体の演算負荷のバランスが取られて間隔１００１と間隔１００２の差が低減されている。また、検査ストライプ５０４では、演算負荷の高いセルダイ混合比較検査領域５１３により多くのプロセッサエレメントが割当てられることにより、全体の演算負荷のバランスが取られていることが判る。このように本発明の実施例によれば、各プロセッサエレメントの演算負荷のバランスが取られて特定のプロセッサエレメントの処理時間に画像データの検出速度が制約される必要がなくなる。
【００３２】
図１４は、同じく本発明によるプロセッサの検査シーケンス図であり、図１２で示した検査ストライプ５０３における検査において、演算負荷のバランスを取ることで得られた演算の余裕時間となる間隔１００１，１００２分、画像データの検出速度を速めた際の動作シーケンスを示す。従来方法では、スループットの低下や装置規模、コストの増大という犠牲を払わざるを得なかった課題が、本発明によれば装置規模、コストを増大させることなく、更にスループットの向上も図ることが可能となる。
【００３３】
図１５および図１６は、図６と同様のチップの領域分割例を示す平面図であり、繰返しパターンであるメモリマット部５０２をセルダイ混合比較で検査する場合の画像分割例を示す。図１５が、従来方法による画像分割例、図１６が、本発明による画像分割例である。斜線で示している分割領域がセルダイ混合比較検査領域である。ダイ比較検査領域の演算負荷比率を「１」、検査ストライプ１３０１におけるセルダイ混合比較検査の演算負荷比率を「２」、検査ストライプ１３０２におけるセルダイ混合比較検査の演算負荷比率を「１.５」とした場合、実施例２と同様にしてプロセッサエレメントの割当数を計算すると、領域１３０４は「４」、領域１３０５は「９」、領域１３０６は「３」となり、領域１３０７は「５」、領域１３０８は「８」、領域１３０９は「３」となる。
【００３４】
図１７は、検査ストライプ１３０１における、従来方法によるプロセッサの動作シーケンス図であり、図１８は、検査ストライプ１３０１における、本発明によるプロセッサの動作シーケンス図である。両図から判るように、従来方法ではダイ比較のみのプロセッサエレメントと、ダイ比較とセル比較の両方を実行するプロセッサエレメントの両方が混在し、ダイ比較とセル比較の両方の演算時間が長くなるため、プロセッサエレメント間の演算負荷に大きな差が発生して、待ち時間の発生するプロセッサエレメントが多数発生してしまう。これに対して、本発明の方法によれば、演算負荷のバランスが取られ無駄時間を低減できることが判る。このように演算負荷のバランスが取られることにより、画像処理装置の有する演算能力をフルに引き出すことが可能となり、処理能力に余裕を持つことができること、あるいは画像データの検出速度を更に高速化できる等の効果を得ることができる。
【実施例２】
【００３５】
上述の実施例１では、検査対象である回路パターンの特徴、例えば回路パターンの繰返し性により領域分割し、画像処理する方法を示した。本発明の別の側面から見れば、領域分割するための条件は、回路パターンの繰返し性に基づくことに留まる必要はない。例えば、チップ内には、回路パターンが密な領域と疎な領域がある。図１９，図２０は、チップの平面図であり、図１９に示すように、チップ４０１内に回路パターンの密度が密な領域１９０１と粗な領域１９０２とが存在する場合、同じダイ比較検査あるいはセル比較検査であっても、欠陥検出のための検出アルゴリズムを変えて処理を実施したいという要求に応えることが可能である。あるいは、図２０に示すように、チップ４０１内に欠陥の発生を引き起しやすいパターン群の存在する領域２００１，２００２，２００３，２００４が存在し、その領域のみ高度な検出アルゴリズムを用いて処理したいという要求にも応えることが可能である。何故ならば、検出アルゴリズムを変えれば演算負荷も当然ながら変わってしまうが、本発明によれば、任意の領域毎に演算負荷を考慮した画像分割が可能であり、分割した画像データ毎に検出方法や検出アルゴリズムを指定する情報を属性データとして付加することで、分割領域毎に容易に検査条件を変更できるため、柔軟な画像処理が実現可能となるからである。
【実施例３】
【００３６】
次に、本発明を実施するために必要となる検査領域や各検査領域の検査方法、演算負荷比率の指定方法およびその効果の確認方法に関し、図を用いて具体例を説明する。
【００３７】
図２１は、検査領域を指定するための指定画面の一例を示す画面図である。本画面は、被検査物となるウェーハ上に加工されたチップの製造条件に合せ、欠陥検出に必要となる様々な条件を設定するユーザーインタフェース画面の一部として提供され、全体制御コンピュータ１０６およびインターフェース１０７にて実現される。あるいは全体制御コンピュータ１０６とネットワーク等の通信手段で接続可能なオフラインのコンピュータにて提供することも可能である。
【００３８】
画面２１０１内のチップ選択ウィンドウ２１０２は、ウェーハ上に格子状に配置されたチップ４０１の中から、検出方式やアルゴリズム、レシピ情報などを設定するチップを選択するためのウィンドウである。オペレータは、マウスポインタ２１０４にて、チップ選択ウィンドウ２１０２を選択、ハイライト表示させて領域設定ボタン２１０５により全チップ指定，行指定，列指定，個別指定などの方法から選択方法を選択し、任意のチップを選択する。オペレータは、チップを選択後、検査条件設定ボタン２１０６の中からダイ比較検査，セル比較検査，セルダイ混合比較検査の検査方式選択，高感度検出，高速検出などのアルゴリズム選択、およびレシピ番号の選択を行うことができる。ここで選択した検査条件は、選択したチップの全領域に対して有効となる。
【００３９】
オペレータがチップ内の任意の領域毎に検査条件を指定する場合には、マウスポインタ２１０４にてチップ内領域指定ウィンドウ２１０３を選択、ハイライト表示させた上で領域選択ボタン２１０５により２点指定や数値入力指定など選択方法から任意の領域を選択し、前述と同様にして検査条件設定ボタン２１０６から指定する。
【００４０】
オペレータは、指定した全ての情報を設定後、設定保存ボタン２１０７を押して設定情報を確定させ、クローズボタン２１０８にて画面２１０１を閉じれば、チップ内分割領域の指定が完了する。
【００４１】
次に、分割領域毎に演算負荷比率を設定する手順を説明する。通常は、オペレータが検査に必要となる情報を設定した後、設定した条件にて問題がないか確認するために、数チップを対象にした試し検査と呼ばれる検査が実行される。オペレータは、試し検査の実行後に画面２１０１を呼び出し、チップ選択ウィンドウ２１０２にて演算負荷比率を指定したいチップを選択後、検査条件設定ボタン２１０６中にある演算負荷調整ボタン２１０９を押し、図２２に示す演算負荷比率指定画面を表示させる。
【００４２】
図２２は、チップ内演算負荷比率指定画面の一例を示す画面図である。画面２２０１内の演算負荷比率の検査結果ウィンドウ２２０２には、試し検査実行時に各プロセッサエレメントから通信バス１１４を経由して全体制御コンピュータ１０６に送られた各プロセッサエレメントが検査に要した処理時間のデータを基にして、分割領域毎に求められた演算負荷比率が、２次元のマップとして表示される。オペレータは、マウスポインタ２２０３にて、検査結果ウィンドウ２２０２中の任意の分割領域をクリックして、数値ボックス２２０４、およびインジケータ２２０５にてクリックされた分割領域の演算負荷比率を個別に確認することができる。尚、試し検査を実施しない場合には、本ウィンドウは表示されない。演算負荷比率指定ウィンドウ２２０６は、各領域の演算負荷比率を指定するためのウィンドウである。オペレータが自動計算ボタン２２０７を押すことで、試し検査の結果から領域毎の演算負荷比率の平均値を算出した結果が、演算負荷比率指定ウィンドウ２２０６に表示される。オペレータが手動設定ボタン２２０８を押してから、演算負荷比率指定ウィンドウ２２０６中の任意の領域をマウスポインタ２２０３にて選択し、数値ボックス２２０４あるいはインジケータ２２０５にて個別に演算負荷比率を指定することで、演算負荷比率の任意の設定が可能である。オペレータが演算負荷比率を設定後に設定ボタン２２０９を押すと、図２３に示す演算負荷比率計算結果ウィンドウが表示される。クローズボタン２２１０は、図２２に示すチップ内演算負荷比率指定画面の表示を終了するボタンである。
【００４３】
図２３は、チップ内演算負荷比率確認画面の一例を示す画面図である。図２２と同じ画面２２０１内の演算負荷比率計算結果ウィンドウ２３０１には、演算負荷比率指定ウィンドウ２２０６にて指定された情報に従い、図１１で説明した画像分割計算を行って、画像分割した場合の各分割領域毎の演算負荷比率が、２次元マップとして表示される。尚、試し検査を実施している場合に、前述の計算結果に試し検査で得た実処理時間のデータを反映させて補正した結果を表示させることも可能である。オペレータは、この結果を確認し、設定内容を変更したい場合には、リセットボタン２３０２を押せば、元の設定画面に戻ることができる。また、オペレータは、演算負荷比率の検査結果ウィンドウ２２０２、または演算負荷比率計算結果ウィンドウ２３０１中の任意の検査ストライプをマウスポインタ２２０３にて選択，ダブルクリックすることで、図２４に示すようなストライプ単位の演算負荷比率設定画面を表示させることができる。
【００４４】
図２４は、検査ストライプにおける演算負荷比率確認画面の一例を示す画面図である。演算負荷比率確認画面２４０１内の検査ストライプ数値ボックス２４０２には、画面に表示された検査ストライプの番号が表示される。オペレータが検査ストライプ数値ボックス２４０２に直接数値を入力することで、画面に表示したい検査ストライプを変更することができる。上方のウィンドウ２４０３には、演算負荷比率検査結果が表示され、下方のウィンドウ２４０４には、演算負荷比率計算結果が表示される。プロセッサの番号毎の演算付加比率がグラフ化されて示されるので、オペレータにとって状況が把握し易くなる。また、プロセッサのうちの第１グループ２４０５，第２グループ２４０６，第３グループ２４０７のような演算負荷比率の近いプロセッサをグループにまとめ、グループ毎に色分け表示等で強調することで、オペレータにとって、プロセッサエレメントの割当て数の変化や、演算負荷の変化を容易に確認することができるようになる。また、オペレータは、色分け表示された領域をマウスポインタ２４０８で選択し、数値ボックス２４０９、あるいはインジケータ２４１０にて演算負荷率を指定し、設定ボタン２４１１を押すことにより、設定結果が反映されて再計算した結果が数値ボックス２４０９に表示される。クローズボタン２４１２は、図２４に示す演算負荷比率確認画面の表示を終了するボタンである。
【００４５】
このようにして、検査領域毎の演算負荷比率指定のみではなく、検査ストライプ毎に演算負荷比率の指定を変更することができる。実際の画像処理装置１０５では、プロセッサエレメントの数に限りがあるため、本発明による画像分割を行っても演算負荷は完全にはフラットにならない可能性がある。そのため、画像処理装置１０５の持つ処理能力を最大限に活かすには、どの領域により多くのプロセッサエレメントを割当てたいかなど微調整が必要となる可能性がある。その場合であっても、前述したように検査ストライプ毎に演算負荷比率の指定を調整する機能を備えることで細やかな微調整が可能であり、システムの有する処理能力を効率よく活用して欠陥検出処理可能な外観検査装置用の画像処理装置を提供することができる。
【００４６】
以上述べたように、本発明の実施例では、被検査物の回路パターンの特徴、例えば、繰返しパターンや非繰返しパターン等により、検査領域を分割指定し、その分割された領域毎に検査アルゴリズムや検査条件等を指定する手段を備え、設定された条件を基にして各検査ストライプ毎にダイ比較検査領域，セル比較検査領域，セルダイ混合比較領域を算出する。更に算出された領域毎の演算負荷情報を与える手段を備え、その情報を基に演算負荷の大きい領域には多数のプロセッサを割当て１つのプロセッサが処理すべきデータ量を削減し、演算負荷が小さい領域には少数のプロセッサを割当て１つのプロセッサがより多くの量のデータを処理するように、各検査ストライプにおける領域毎のプロセッサ割当て数と画像分割幅を計算して画像分配し欠陥検出を行う構成を採用した。この構成により、複数のプロセッサを用いた並列処理による画像処理において、システム全体の有する処理能力を効率良く活用することが可能となる。
【００４７】
更に画像分配処理部には、検査領域毎に指定された検査アルゴリズムや検査条件、送信データのブロック番号などの属性データを、分割された画像データに付加する機能を備え、各プロセッサはこの属性データの情報に従い処理を実施するように構成すれば、プロセッサ毎に処理内容が異なる場合や検査ストライプ毎に処理内容が変更される場合でも、プロセッサは受信したデータの情報に従って動作すれば良く、処理内容変更に伴うパラメータの再設定などの処理を大幅に削減することができ、１回の検査にてダイ比較検査，セル比較検査，セルダイ混合比較検査が混在した検査を実施するのに最適な外観検査用画像処理システムを提供することが可能になる。
【００４８】
以上のように、本発明によれば、複数のプロセッサを使ってダイ比較検査，セル比較検査，セルダイ混合比較検査を各プロセッサの処理能力を効率良く活用して実施可能な外観検査装置、及び画像処理装置を提供することができる。
【符号の説明】
【００４９】
１０１  ステージ
１０２  ウェーハ
１０５  画像処理装置
１０６  全体制御コンピュータ
１０７  インターフェース
１０９  画像分配処理部
１１０  経路スイッチ
１１１，１１２，１１３  プロセッサエレメント
１１４  通信バス
１１５  画像分配テーブル
２０１  入出力コントローラ
２０２  バスアービタ
２０３  画像メモリ
２０４  プロセッサ
２０５  座標テーブル
２０６  検査条件テーブル
４０１  チップ
４０２  検査ストライプ
５０１  非繰返しパターン領域
５０２  メモリマット部
２１０１，２２０１  画面
２１０２  チップ選択ウィンドウ
２１０３  チップ内領域指定ウィンドウ
２１０４  マウスポインタ
２１０５  領域設定ボタン
２１０６  検査条件設定ボタン
２２０２  検査結果ウィンドウ
２２０６  演算負荷比率指定ウィンドウ
２２０７  自動計算ボタン
２２０８  手動設定ボタン
２３０１  演算負荷比率計算結果ウィンドウ
２４０１  演算負荷比率確認画面
【図１】
2011028410.tif 000003
【図２】
2011028410.tif 000004
【図３】
2011028410.tif 000005
【図４】
2011028410.tif 000006
【図５】
2011028410.tif 000007
【図６】
2011028410.tif 000008
【図７】
2011028410.tif 000009
【図８】
2011028410.tif 000010
【図９】
2011028410.tif 000011
【図１０】
2011028410.tif 000012
【図１１】
2011028410.tif 000013
【図１２】
2011028410.tif 000014
【図１３】
2011028410.tif 000015
【図１４】
2011028410.tif 000016
【図１５】
2011028410.tif 000017
【図１６】
2011028410.tif 000018
【図１７】
2011028410.tif 000019
【図１８】
2011028410.tif 000020
【図１９】
2011028410.tif 000021
【図２０】
2011028410.tif 000022
【図２１】
2011028410.tif 000023
【図２２】
2011028410.tif 000024
【図２３】
2011028410.tif 000025
【図２４】
2011028410.tif 000026