(57)【要約】【課題】放射状のクラック及びブリスターの発生率を下げることのできる外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】本発明による外部電極用導電性ペースト組成物は、銅で構成され、平均粒径が３μｍ以下の第１粉末と、前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末とを含む。本発明による外部電極用導電性ペースト組成物においては、電極焼成時に銅及び第２粉末からなる全率固溶体が形成される。これにより、外部電極の焼結速度が遅くなり、焼結温度が上昇してガス放出が円滑に行われるので、ブリスターの発生率が下がり、内部電極の体積膨張による放射状のクラックの発生率が下がる。【選択図】図３
2011124571.tif 000002
【特許請求の範囲】
【請求項１】
銅で構成され、平均粒径が３μｍ以下の第１粉末と、
前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末と
を含むことを特徴とする外部電極用導電性ペースト組成物。
【請求項２】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であることを特徴とする請求項１に記載の外部電極用導電性ペースト組成物。
【請求項３】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプであることを特徴とする請求項１に記載の外部電極用導電性ペースト組成物。
【請求項４】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれることを特徴とする請求項１に記載の外部電極用導電性ペースト組成物。
【請求項５】
セラミック素体と、
前記セラミック素体の内部に形成され、一端が前記セラミック素体の側面にそれぞれ交互に露出する複数の第１及び第２内部電極と、
前記セラミック素体の側面に形成され、前記第１及び第２内部電極に電気的に接続された第１及び第２外部電極とを含み、
前記第１及び第２外部電極は、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を含む導電性ペーストの焼成により得られたものであり、前記第１及び第２粉末からなる全率固溶体を含み、気孔率が０．０１〜２．０％であることを特徴とする積層セラミックキャパシタ。
【請求項６】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であることを特徴とする請求項５に記載の積層セラミックキャパシタ。
【請求項７】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプであることを特徴とする請求項５に記載の積層セラミックキャパシタ。
【請求項８】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれることを特徴とする請求項５に記載の積層セラミックキャパシタ。
【請求項９】
複数のセラミックグリーンシートを設ける段階と、
前記セラミックグリーンシートに第１及び第２内部電極パターンを形成する段階と、
前記第１及び第２内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
前記第１及び第２内部電極パターンの一端が側面から交互に露出するように前記セラミック積層体を切断して焼成し、セラミック素体を形成する段階と、
前記一端に電気的に接続するように、前記セラミック素体の側面に、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を含む外部電極用導電性ペーストで第１及び第２外部電極パターンを形成する段階と、
前記第１及び第２外部電極パターンを焼結して第１及び第２外部電極を形成する段階と
を含むことを特徴とする積層セラミックキャパシタの製造方法。
【請求項１０】
前記第１及び第２外部電極の形成は６００〜９００℃で行うことを特徴とする請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１１】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であることを特徴とする請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１２】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプであることを特徴とする請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１３】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれることを特徴とする請求項９に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法に関し、より詳細には、放射状のクラック及びブリスターの発生率を下げることのできる外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ、又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、前記セラミック本体の内部に形成された内部電極、及び前記内部電極に接続するように前記セラミック本体の表面に設置された外部電極を備える。  
【０００３】
セラミック電子部品の１つである積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極、及び前記内部電極に電気的に接続された外部電極を含む。  
【０００４】
このような積層セラミックキャパシタは、小型かつ大容量を実現し、実装が容易であるという利点により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。  
【０００５】
最近、電子製品が小型化及び多機能化するにつれてチップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタも小型かつ大容量の製品が要求されている。  
【０００６】
一般的な積層セラミックキャパシタの製造方法は次の通りである。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。次に、内部電極膜が形成されたセラミックグリーンシートを数十〜数百層積層してグリーンセラミック積層体を形成する。次に、グリーンセラミック積層体を高温及び高圧で圧着して硬くした後、切断工程によりグリーンチップを製造する。次に、グリーンチップを焼成、研磨し、外部電極を形成することにより、積層セラミックキャパシタを完成する。  
【０００７】
近年、積層セラミックキャパシタの小型化及び大容量化により、セラミック積層体の薄膜化及び多層化が試みられている。しかし、このような薄膜化及び多層化により放射状のクラックやブリスターなどの欠陥が発生し、積層セラミックキャパシタの信頼性の低下を招く。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国公開特許第２００６−００８５６８３号公報
【特許文献２】特許第３８５０２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記のような問題を解決するためのもので、放射状のクラック及びブリスターの発生率を下げることのできる外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための手段として、本発明の一実施形態は、銅で構成され、平均粒径が３μｍ以下の第１粉末と、前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末とを含む外部電極用導電性ペースト組成物を提供する。  
【００１１】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であってもよい。  
【００１２】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプでもよい。  
【００１３】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれるようにしてもよい。  
【００１４】
本発明の他の実施形態は、セラミック素体と、前記セラミック素体の内部に形成され、一端が前記セラミック素体の側面にそれぞれ交互に露出する複数の第１及び第２内部電極と、前記セラミック素体の側面に形成され、前記第１及び第２内部電極に電気的に接続された第１及び第２外部電極とを含み、前記第１及び第２外部電極は、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を含む導電性ペーストの焼成により得られたものであり、前記第１及び第２粉末からなる全率固溶体を含み、気孔率が０．０１〜２．０％である積層セラミックキャパシタを提供する。  
【００１５】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であってもよい。  
【００１６】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプでもよい。  
【００１７】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれるようにしてもよい。  
【００１８】
本発明のさらに他の実施形態は、複数のセラミックグリーンシートを設ける段階と、前記セラミックグリーンシートに第１及び第２内部電極パターンを形成する段階と、前記第１及び第２内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、前記第１及び第２内部電極パターンの一端が側面から交互に露出するように前記セラミック積層体を切断して焼成し、セラミック素体を形成する段階と、前記一端に電気的に接続するように、前記セラミック素体の側面に、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を含む外部電極用導電性ペーストで第１及び第２外部電極パターンを形成する段階と、前記第１及び第２外部電極パターンを焼結して第１及び第２外部電極を形成する段階とを含む積層セラミックキャパシタの製造方法を提供する。  
【００１９】
前記第１及び第２外部電極の形成は６００〜９００℃で行うようにしてもよい。  
【００２０】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンからなる群から選択される１つ以上であってもよい。  
【００２１】
前記第２粉末は、パウダータイプ、前記第２粉末と銅の合金タイプ、又は銅に前記第２粉末がコーティングされたコア−シェルタイプでもよい。  
【００２２】
前記第２粉末は、前記第１粉末に対して０．０１〜３０％の重量比で含まれるようにしてもよい。
【発明の効果】
【００２３】
本発明による外部電極用導電性ペーストにおいては、銅で構成され、平均粒径が３μｍ以下の第１粉末に、銅粉末より拡散速度が遅く融点が高い第２粉末が添加されることによって、電極焼成時に銅及び第２粉末からなる全率固溶体が形成される。これにより、外部電極の焼結速度が遅くなり、焼結温度が上昇してガス放出が円滑に行われるので、ブリスターの発生率を下げることができる。また、外部電極から内部電極への拡散が抑制され、内部電極の体積膨張による放射状のクラックの発生率が下がる。
【図面の簡単な説明】
【００２４】
【図１ａ】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図１ｂ】図１ａのＡ−Ａ’線断面図である。
【図１ｃ】図１ａのＢ−Ｂ’線断面図である。
【図２】本発明の一実施形態による外部電極用導電性ペースト組成物の焼結収縮曲線である。
【図３】本発明の一実施形態による外部電極用導電性ペースト組成物の焼結挙動模式図である。
【図４】本発明の実施例１及び比較例１によるブリスターの発生率を示すグラフである。
【発明を実施するための形態】
【００２５】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。  
【００２６】
しかしながら、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面において、構成要素の形状及び大きさなどはより明確な説明のために誇張することもあり、同一の構成要素には同一の符号を付す。  
【００２７】
図１ａは、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図であり、図１ｂは、図１ａのＡ−Ａ’線断面図であり、図１ｃは、図１ａのＢ−Ｂ’線断面図である。  
【００２８】
図１ａ〜図１ｃを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック素体１１０と、セラミック素体１１０の内部に形成された第１及び第２内部電極１３０ａ、１３０ｂと、第１及び第２内部電極１３０ａ、１３０ｂに電気的に接続された第１及び第２外部電極１２０ａ、１２０ｂとを含む。  
【００２９】
セラミック素体１１０は、複数のセラミック誘電体層１１１を積層した後に焼結したもので、隣接する誘電体層間の境界を確認できない程度に一体化されている。  
【００３０】
セラミック誘電体層１１１は、高い誘電率を有するセラミック材料からなり、例えばチタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などが使用可能であるが、これらに限定されるものではない。  
【００３１】
第１及び第２内部電極１３０ａ、１３０ｂは、複数のセラミック誘電体層１１１を積層する過程で前記一誘電体層を介して形成されたもので、焼結によりセラミック素体１１０の内部に形成される。  
【００３２】
第１及び第２内部電極１３０ａ、１３０ｂは、異なる極性を有する１対の電極であって、誘電体層の積層方向に沿って対向配置され、誘電体層により互いに電気的に絶縁されている。  
【００３３】
第１及び第２内部電極１３０ａ、１３０ｂの一端は、交互にセラミック素体１１０の両側面に露出する。セラミック素体１１０の側面に露出する第１及び第２内部電極１３０ａ、１３０ｂの一端は、それぞれ第１及び第２外部電極１２０ａ、１２０ｂに電気的に接続する。  
【００３４】
第１及び第２外部電極１２０ａ、１２０ｂに所定の電圧を印加すると、対向する第１及び第２内部電極１３０ａ、１３０ｂ間には電荷が蓄積される。ここで、積層セラミックキャパシタの静電容量は、対向する第１及び第２内部電極１３０ａ、１３０ｂの面積に比例する。  
【００３５】
第１及び第２内部電極１３０ａ、１３０ｂは、導電性金属で形成され、例えばＮｉ又はＮｉ合金からなるものを使用する。前記Ｎｉ合金としては、Ｎｉと共にＭｎ、Ｃｒ、Ｃｏ、又はＡｌを含有するものが好ましい。  
【００３６】
第１及び第２外部電極１２０ａ、１２０ｂは、外部電極用導電性ペーストの焼成により形成されたものであり、前記外部電極用導電性ペーストは、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を含む。  
【００３７】
本発明の一実施形態による第１及び第２外部電極１２０ａ、１２０ｂは、銅を主成分とするもので、平均粒径が３μｍ以下の銅粉末を含み、気孔率が０．０１〜２．０％であり、緻密度に優れ、内部電極との接触性に優れる。  
【００３８】
一般に、微粒の銅粉末は、焼結開始及び焼結速度が速いことから、電極焼成時に発生するガスの放出が難しいため、セラミック素体１１０と第１及び第２外部電極１２０ａ、１２０ｂの接触領域にブリスター不良が発生することがある。  
【００３９】
また、第１及び第２内部電極１３０ａ、１３０ｂと第１及び第２外部電極１２０ａ、１２０ｂの接続時、外部電極用導電性ペーストに含まれる銅粉末が内部電極を構成するニッケル成分より拡散速度が速いため、外部電極から内部電極への拡散が主導的に起こり、内部電極の体積が増加して誘電体層に応力を加えることによって、図１ｃに示すように、放射状のクラックを誘発することがある。チップの末端から発生した放射状のクラックがチップの内部まで進行した場合、積層セラミックキャパシタの信頼性を低下させる。  
【００４０】
また、外部電極用導電性ペーストに、銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍ以下の第２粉末を追加で含むことによって、電極焼成時に銅と第２粉末の全率固溶体が生成される。銅及び第２粉末からなる全率固溶体は焼結温度が銅より高いため、焼結速度が制御される。  
【００４１】
外部電極の焼結速度が遅くなり、焼結温度が上昇してガス放出が円滑に行われるので、ブリスターの発生率を下げることができる。また、外部電極から内部電極への拡散が抑制され、内部電極の体積膨張による放射状のクラックの発生率が下がる。  
【００４２】
以下、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。  
【００４３】
まず、複数のセラミックグリーンシートを用意する。ここで、セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、ドクターブレード法により前記スラリーを数μｍの厚さを有するシート状にして製造する。  
【００４４】
次に、セラミックグリーンシートの表面に、内部電極ペーストを塗布して第１及び第２内部電極パターンを形成する。  
【００４５】
前記第１及び第２内部電極パターンは、スクリーン印刷法により形成してもよい。前記内部電極ペーストは、Ｎｉ又はＮｉ合金からなる粉末を有機バインダー及び有機溶剤に分散させてペースト状にしたものである。前記Ｎｉ合金は、Ｎｉと共にＭｎ、Ｃｒ、Ｃｏ、又はＡｌを含有するものであってもよい。  
【００４６】
前記有機バインダーとしては、当業界で公知のものが使用可能であり、例えばセルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステルなどのバインダーが使用可能であるが、これらに限定されるものではない。  
【００４７】
また、前記有機溶剤としては、当業界で公知のものが使用可能であり、例えばブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレビネオール、エチルセロソルブ、ブチルフタレートなどの溶剤が使用可能であるが、これらに限定されるものではない。  
【００４８】
次に、第１及び第２内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧して、積層されたセラミックグリーンシートと内部電極ペーストとを圧着する。このようにして、セラミックグリーンシートと内部電極ペーストとが交互に積層されたセラミック積層体を製造する。  
【００４９】
次に、セラミック積層体を１つのキャパシタに対応する領域毎に切断してチップ化する。このとき、第１及び第２内部電極パターンの一端が側面から交互に露出するように切断する。  
【００５０】
次に、チップ化した積層体を例えば約１２００℃で焼成してセラミック素体を製造する。セラミック素体を水及び研磨媒体を含むバレル内で処理して表面研磨を行う。表面研磨はセラミック積層体の製造段階で行ってもよい。  
【００５１】
次に、セラミック素体の側面を覆い、セラミック素体の側面に露出した第１及び第２内部電極に電気的に接続するように、第１及び第２外部電極を形成する。  
【００５２】
以下、外部電極の形成方法を具体的に説明する。  
【００５３】
まず、銅で構成され、平均粒径が３μｍ以下の第１粉末、及び前記銅より拡散速度が遅く融点が高く、平均粒径が１８０ｎｍの第２粉末を用意する。前記第１粉末及び第２粉末と有機バインダーを混合して外部電極用導電性ペーストを製造する。  
【００５４】
前記第２粉末は、ニッケル、コバルト、鉄、及びチタンの１つ以上を含んでもよい。また、前記第２粉末は、パウダータイプ、第２粉末と銅の合金タイプ、又は銅に第２粉末がコーティングされたコア−シェルタイプでもよい。  
【００５５】
前記第１粉末に対する前記第２粉末の重量比は０．０１〜３０重量％であってもよい。重量比が０．０１重量％未満であると、焼結速度の制御が難しいため、ブリスター又は放射状のクラックが発生する恐れがあり、３０重量％を超えると、接触不良が発生したり緻密度が低下する恐れがある。  
【００５６】
次に、前記外部電極用導電性ペーストをセラミック素体の側面に塗布して第１及び第２外部電極パターンを形成する。その後、前記外部電極用導電性ペーストを焼結して外部電極を形成する。前記外部電極用導電性ペーストの焼結は、６００〜９００℃で行ってもよい。  
【００５７】
次に、前記外部電極の表面にニッケル、スズなどのメッキ処理を施してもよい。  
【００５８】
一般に、平均粒径が小さい粉末を使用するほど、内部電極との接触性及び緻密度が向上する。しかし、粉末の平均粒径が小さくなるほど、焼結開始及び焼結速度が速くなる。これにより、高温で発生するガスの放出が難しいため、セラミック素体と外部電極の間に隙間が生じるブリスター不良が発生することがある。  
【００５９】
また、外部電極の焼成過程で、内部電極と接触する領域では外部電極の銅粉末の内部電極への拡散が主導的に起こる。より具体的には、銅のニッケルへの拡散速度は、ニッケルの銅への拡散速度より速く、外部電極の焼成温度の７８０℃では約１００倍速い。  
【００６０】
従って、外部電極の焼成時、拡散速度の違いにより、外部電極の銅粉末の内部電極への拡散が主導的に起こり、このような拡散により、内部電極と外部電極の接触領域が膨張して誘電体層に応力を加える。誘電体層に加わる応力は、クラックを発生させ、チップの末端から発生したクラックがチップの内部まで伝播した場合、積層セラミックキャパシタの信頼性を低下させる。  
【００６１】
しかし、本実施形態によれば、銅粉末より拡散速度が遅く融点が高い第２粉末を含む外部電極用導電性ペーストを使用することにより、拡散による内部電極の体積膨張を抑制し、放射状のクラックの発生を抑制することができる。また、銅粉末と第２粉末が全率固溶体を形成することによって、焼結速度が制御され、ブリスターの発生を抑制することができる。  
【００６２】
図２は、本発明の一実施形態による銅粉末及びニッケル粉末を含む外部電極用導電性ペーストの焼結収縮曲線である。  
【００６３】
図２を参照すると、銅粉末のみを含む場合（１）は、６５０℃以上の温度で急激に焼結収縮が進行するが、銅粉末及びニッケル粉末を含む場合（２）は、５３０℃で１次収縮が開始して６００℃以上で緩やかな収縮が起こることを確認することができる。  
【００６４】
このようなニッケルの添加による銅の拡散速度の制御は、電極焼成時、原材料から発生する高温のガスを十分に排出させた後に外部電極が焼結されるようにして、ブリスターの問題を解決する。このように、ニッケル粉末を添加した場合、銅粉末のみを使用した場合よりも外部電極の焼結開始温度は低いが、その後に緩やかな収縮挙動を示す原因は、銅粉末に添加されたニッケルの置換型拡散（ｓｕｂｓｔｉｔｕｔｉｏｎａｌ  ｄｉｆｆｕｓｉｏｎ）により生成される全率固溶体の影響と判断される。  
【００６５】
図３は、銅とニッケルの全率固溶体が外部電極の焼結速度を抑制するメカニズムを説明するための焼結挙動模式図である。  
【００６６】
ニッケル粉末が添加された外部電極ペーストは、焼成が進行するにつれて銅粒子１０間に存在する微分のニッケル粒子２０が銅粒子１０に当たってネッキング（ｎｅｃｋｉｎｇ）が形成される部分から全率固溶体を生成する。局部的に高いＮｉ含量は焼成挙動を抑制するピンニング効果（ｐｉｎｎｉｎｇ  ｅｆｆｅｃｔ）を有し、時間が経過するにつれてポア（ｐｏｒｅ）が消滅する。ニッケル２０は銅１０より約３７０℃高い融点を有する。これにより、銅とニッケルの全率固溶体の場合、銅より高い焼
結温度を有するので、外部電極ペーストの焼結速度制御効果を示す。  
【００６７】
下記表１のような条件で、外部電極用導電性ペーストを製造し、これを含む積層セラミックキャパシタを製造した。製造された積層セラミックキャパシタの放射状のクラックの発生率及びブリスターの発生率を測定した。  
【００６８】
【表１】
2011124571.tif 000003
【００６９】
図４は、本発明の実施例１及び比較例１によるブリスターの発生率を示すグラフである。図４を参照すると、比較例１の場合、微細構造分析時に確認した緻密度完了時点である７４０℃以上の温度でブリスターが発生し始め、焼成温度が高くなるにつれてブリスター発生頻度が増加した。これに対して、実施例１の場合は、焼成が進行する全温度範囲でブリスターが発生しなかった。  
【００７０】
本発明は、前述した実施形態及び添付された図面により限定されるものではなく、添付された請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で様々な形態の置換、変形、及び変更が可能であることは、当該技術分野における通常の知識を有する者にとっては自明であり、これも添付された請求の範囲に記載された技術思想に属するといえる。
【符号の説明】
【００７１】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１１  誘電体層
１２０ａ、１２０ｂ  第１及び第２外部電極
１３０ａ、１３０ｂ  第１及び第２内部電極
【図１ａ】
2011124571.tif 000004
【図１ｂ】
2011124571.tif 000005
【図１ｃ】
2011124571.tif 000006
【図２】
2011124571.tif 000007
【図３】
2011124571.tif 000008
【図４】
2011124571.tif 000009