(57)【要約】【課題】  節電効率を向上させることができるプログラマブル論理回路装置及び画像処理装置を提供する。【解決手段】  本発明のプログラマブル論理回路装置１００は、素子間の接続の変更により再構成される回路を備える複数の再構成領域Ｒ０−Ｒ５と、複数の再構成領域Ｒ０−Ｒ５の各々に対して、実行させる処理を割り当てて、複数の再構成領域Ｒ０−Ｒ５の各々が実行する処理の状態に基づいて、複数の再構成領域Ｒ０−Ｒ５を選択的に再構成して節電状態にする管理領域Ｒ０及びＲ５と、管理領域Ｒ０及びＲ５が複数の再構成領域Ｒ０−Ｒ５を選択的に再構成するタイミングを調整する同期管理部２２及び４２と、を備える複数のプログラマブル論理回路部５０及び６０を有し、同期管理部２２は、他の同期管理部４２と同期して、タイミングを調整する。【選択図】  図１
2011199640.tif 000002
【特許請求の範囲】
【請求項１】
素子間の接続の変更により再構成される回路を備える複数の再構成領域と、
前記複数の再構成領域の各々に対して、実行させる処理を割り当てて、前記複数の再構成領域の各々が実行する前記処理の状態に基づいて、前記複数の再構成領域を選択的に再構成して節電状態にする管理領域と、
前記管理領域が前記複数の再構成領域を選択的に再構成するタイミングを調整する同期管理部と、
を備える複数のプログラマブル論理回路部を有し、
前記同期管理部は、他の同期管理部と同期して、前記タイミングを調整することを特徴とするプログラマブル論理回路装置。
【請求項２】
前記処理は、実行する順序が規定された複数の処理で構成されるシーケンス処理の一部であることを特徴とする請求項１記載のプログラマブル論理回路装置。
【請求項３】
前記シーケンス処理は、画像情報に対する処理であることを特徴とする請求項２記載のプログラマブル論理回路装置。
【請求項４】
請求項３に記載の前記プログラマブル論理回路装置を有することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブル論理回路装置及び画像処理装置に関する。
【背景技術】
【０００２】
近年、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）やプログラマブル・ロジック・デバイス（ＰＬＤ）等のプログラマブル論理回路装置が、例えばディジタル回路装置等の分野において、特定用途向け集積回路（ＡＳＩＣ；Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を製作する際の試作デバイスや代替デバイスとして用いられている。プログラマブル論理回路装置は、素子間の接続を変更して回路を書き換えること（再構成）により、ユーザが希望する論理機能を実現することができる。また、プログラマブル論理回路装置は、回路の再構成により、仕様変更への対応や回路欠陥の修正等を容易に行うことができる。
【０００３】
例えば、特許文献１には、回路書き換えが可能な半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２８９７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、節電効率を向上させることができるプログラマブル論理回路装置及び画像処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１のプログラマブル論理回路装置は、素子間の接続の変更により再構成される回路を備える複数の再構成領域と、前記複数の再構成領域の各々に対して、実行させる処理を割り当てて、前記複数の再構成領域の各々が実行する前記処理の状態に基づいて、前記複数の再構成領域を選択的に再構成して節電状態にする管理領域と、前記管理領域が前記複数の再構成領域を選択的に再構成するタイミングを調整する同期管理部と、を備える複数のプログラマブル論理回路部を有し、前記同期管理部は、他の同期管理部と同期して、前記タイミングを調整することを特徴とする。
【０００７】
上記目的を達成するため、請求項２のプログラマブル論理回路装置は、前記処理は、実行する順序が規定された複数の処理で構成されるシーケンス処理の一部であることを特徴とする。
【０００８】
上記目的を達成するため、請求項３のプログラマブル論理回路装置は、前記シーケンス処理は、画像情報に対する処理であることを特徴とする。
【０００９】
上記目的を達成するため、請求項４の画像処理装置は、請求項３に記載の前記プログラマブル論理回路装置を有することを特徴とする。
【発明の効果】
【００１０】
請求項１の発明によれば、節電の時間を長くして、節電効率を向上させることができる。
【００１１】
請求項２の発明によれば、実行する順序が規定された複数の処理を複数の再構成領域に割り当てる場合に、無駄な電力の消費を抑制して、節電効率を向上させることができる。
【００１２】
請求項３の発明によれば、画像処理を構成する複数の処理を複数の再構成領域に割り当てる場合に節電効率を向上させることができる。
【００１３】
請求項４の発明によれば、画像処理装置の節電効率を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１に係るプログラマブル論理回路装置の構成を示すブロック図である。
【図２】図２は、実施例１に係る再構成情報のデータ構造を示す図である。
【図３】図３は、実施例１に係る制御部、同期再構成情報管理部及び部分再構成領域の動作を示すシーケンス図である。
【図４】図４は、実施例１に係る制御部、同期再構成情報管理部及び部分再構成領域の動作を示すシーケンス図である。
【図５】図５は、実施例１に係る再構成領域の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例について、図面を参照して説明する。
【実施例１】
【００１６】
図１を参照して、実施例１に係るプログラマブル論理回路装置の構成を説明する。図１は、実施例１に係るプログラマブル論理回路装置１００の構成を示すブロック図である。プログラマブル論理回路装置１００は、プログラマブル論理回路部５０及び６０を有する。プログラマブル論理回路部５０は、制御部２０、同期再構成情報管理部２２、メモリ制御部２４及び部分再構成領域２６を有する。プログラマブル論理回路部６０は、制御部４０、同期再構成情報管理部４２、メモリ制御部４４及び部分再構成領域４６を有する。部分再構成領域２６及び４６は、素子間の接続の変更により再構成される回路を備える。部分再構成領域２６及び４６は、それぞれ複数の領域に分割されている。部分再構成領域２６は再構成領域Ｒ０、Ｒ１及びＲ２に分割されている。部分再構成領域４６は再構成領域Ｒ５、Ｒ３及びＲ４に分割されている。再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５は、それぞれ再構成される回路（不図示）と再構成領域内の素子間の接続の情報が書き込まれるルックアップテーブル（不図示）とを有する。
【００１７】
制御部２０及び４０は、例えば外部のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）（不図示）等からシーケンス処理の指示を受ける。シーケンス処理は、プログラマブル論理回路部５０及び６０のそれぞれで実行されるサブシーケンス処理から構成される。シーケンス処理及びサブシーケンス処理とは、実行する順序が規定された複数の処理から構成された処理をいう。例えば、画像処理におけるシーケンス処理は、色変換処理、フィルタ処理等の複数の処理で構成される。以下、シーケンス処理Ｓ１及びＳ２を例に説明する。シーケンス処理Ｓ１は、サブシーケンス処理Ｓ１ａ及びＳ１ｂから構成される。シーケンス処理Ｓ２は、サブシーケンス処理Ｓ２ａ及びＳ２ｂから構成される。
【００１８】
制御部２０は、同期再構成情報管理部２２にサブシーケンス処理を指示する。制御部２０は、再構成領域Ｒ０からサブシーケンス処理の終了の通知を受ける。制御部２０は、サブシーケンス処理の終了の通知を受けて、同期再構成情報管理部２２に次のサブシーケンス処理を指示する。
【００１９】
制御部４０は、同期再構成情報管理部４２にサブシーケンス処理を指示する。制御部４０は、再構成領域Ｒ５からサブシーケンス処理の終了の通知を受ける。制御部４０は、サブシーケンス処理の終了の通知を受けて、同期再構成情報管理部４２に次のサブシーケンス処理を指示する。
【００２０】
同期再構成情報管理部２２は、制御部２０からのサブシーケンス処理の指示に基づいて、サブシーケンス処理に対応する再構成情報の読み出しをメモリ制御部２４に指示する。
【００２１】
同期再構成情報管理部４２は、制御部４０からのサブシーケンス処理の指示に基づいて、サブシーケンス処理に対応する再構成情報の読み出しをメモリ制御部４４に指示する。
【００２２】
再構成情報とは、部分再構成領域２６及び４６の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５を再構成するための情報である。同期再構成情報管理部２２及び４２は、それぞれ読み出した再構成情報を再構成領域Ｒ０及びＲ５に設定する。
【００２３】
ここで、図２を参照して、再構成情報について説明する。図２は、再構成情報のデータ構造を示す図である。図２のように、メモリ３０には、再構成情報１から再構成情報１７までの１７個の再構成情報がリスト形式で記憶されている。各再構成情報は、識別子、デバイス番号、再構成領域番号及び再構成データを含む。識別子は、再構成領域に対してサブシーケンス処理、処理及び節電のいずれの再構成を指定するかを示す情報である。デバイス番号は、プログラマブル論理回路部５０とプログラマブル論理回路部６０のいずれで使用する再構成情報かを示す情報である。プログラマブル論理回路部５０及び６０で使用する再構成情報のデバイス番号は、それぞれ０及び１である。再構成領域番号は、再構成情報が再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５のいずれの再構成領域に対する情報であるかを示す情報である。再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の再構成領域番号は、それぞれ０、１、２、３、４及び５である。再構成データは、再構成領域内の素子間の接続の情報を示すデータであり、再構成領域番号で指定された再構成領域が有するルックアップテーブルに書き込まれる。各再構成領域は、ルックアップテーブルに基づいて再構成される。
【００２４】
図２のように、再構成情報１、２及び３は、それぞれ再構成領域Ｒ０、Ｒ１及びＲ２を節電状態にするための再構成情報である。再構成領域が節電状態に再構成されると、再構成領域への電源の供給が停止される。再構成情報１、２及び３の識別子は、それぞれＺ０、Ｚ１及びＺ２である。再構成情報１、２及び３のデバイス番号は、いずれも０である。再構成情報１、２及び３の再構成領域番号は、それぞれ０、１及び２である。再構成情報１、２及び３の再構成データは、それぞれ再構成領域Ｒ０、Ｒ１及びＲ２を節電するための再構成データである。以下、再構成領域Ｒ０、Ｒ１及びＲ２に対する節電をそれぞれ節電Ｚ０、Ｚ１及びＺ２と表記する。
【００２５】
再構成情報４及び５は、それぞれ再構成領域Ｒ０にサブシーケンス処理Ｓ１ａ及びＳ２ａを設定するための再構成情報である。再構成情報４及び５の識別子は、それぞれＳ１ａ及びＳ２ａである。再構成情報４及び５のデバイス番号は、いずれも０である。再構成情報４及び５の再構成領域番号は、いずれも０である。再構成情報４及び５の再構成データは、それぞれサブシーケンス処理Ｓ１ａ及びＳ２ａの再構成データである。サブシーケンス処理Ｓ１ａは、処理Ａ及びＢから構成される。サブシーケンス処理Ｓ１ａの再構成データには、処理Ａ及びＢが、処理Ａ、処理Ｂの順に実行されるように、各処理の実行する順序が規定されている。また、サブシーケンス処理Ｓ１ａの終了後、サブシーケンス処理Ｓ１ｂを実行するように規定されている。サブシーケンス処理Ｓ２ａは、処理Ｄ１及びＤ２から構成される。サブシーケンス処理Ｓ２ａの再構成データには、処理Ｄ１及びＤ２が並列に実行されるように規定されている。また、サブシーケンス処理Ｓ２ａは、サブシーケンス処理Ｓ２ｂと並列に実行するように規定されている。
【００２６】
再構成情報６及び８は、それぞれ再構成領域Ｒ１に対して処理Ａ及びＤ１を設定するための再構成情報である。再構成情報７及び９は、それぞれ再構成領域Ｒ２に対して処理Ｂ及びＤ２を設定するための再構成情報である。再構成情報６、７、８及び９の識別子は、それぞれＡ、Ｂ、Ｄ１及びＤ２である。再構成情報６、７、８及び９のデバイス番号は、いずれも０である。再構成情報６及び８の再構成領域番号は、いずれも１である。再構成情報７及び９の再構成領域番号は、いずれも２である。再構成情報６、７、８及び９の再構成データは、それぞれ処理Ａ、Ｂ、Ｄ１及びＤ２の再構成データである。
【００２７】
再構成情報１０、１１及び１２は、それぞれ再構成領域Ｒ５、Ｒ３及びＲ４を節電状態にするための再構成情報である。再構成情報１０、１１及び１２の識別子は、それぞれＺ５、Ｚ３及びＺ４である。再構成情報１０、１１及び１２のデバイス番号は、いずれも１である。再構成情報１０、１１及び１２の再構成領域番号は、それぞれ５、３及び４である。再構成情報１０、１１及び１２の再構成データは、それぞれ再構成領域Ｒ０、Ｒ１及びＲ２を節電するための再構成データである。以下、再構成領域Ｒ５、Ｒ３及びＲ４に対する節電をそれぞれ節電Ｚ５、Ｚ３及びＺ４と表記する。
【００２８】
再構成情報１３及び１４は、それぞれ再構成領域Ｒ５にサブシーケンス処理Ｓ１ｂ及びＳ２ｂを設定するための再構成情報である。再構成情報１３及び１４の識別子は、それぞれＳ１ｂ及びＳ２ｂである。再構成情報１３及び１４のデバイス番号は、いずれも１である。再構成情報１３及び１４の再構成領域番号は、いずれも５である。再構成情報１３及び１４の再構成データは、それぞれサブシーケンス処理Ｓ１ｂ及びＳ２ｂの再構成データである。サブシーケンス処理Ｓ１ｂは、処理Ｃ１及びＣ２から構成される。サブシーケンス処理Ｓ１ｂの再構成データには、処理Ｃ１及びＣ２が並列に実行されるように規定されている。また、サブシーケンス処理Ｓ１ｂは、サブシーケンス処理Ｓ１ａの終了後に実行するように規定されている。サブシーケンス処理Ｓ２ｂは、処理Ｄ３から構成される。サブシーケンス処理Ｓ２ｂは、サブシーケンス処理Ｓ２ａと並列に実行するように規定されている。
【００２９】
再構成情報１５及び１７は、それぞれ再構成領域Ｒ３に対して処理Ｃ１及びＤ３を設定するための再構成情報である。再構成情報１６は、再構成領域Ｒ４に対して処理Ｃ２を設定するための再構成情報である。再構成情報１５、１６及び１７の識別子は、それぞれＣ１、Ｃ２及びＤ３である。再構成情報１５、１６及び１７のデバイス番号は、いずれも１である。再構成情報１５及び１７の再構成領域番号は、いずれも３である。再構成情報１６の再構成領域番号は、４である。再構成情報１５、１６及び１７の再構成データは、それぞれ処理Ｃ１、Ｃ２及びＤ３の再構成データである。
【００３０】
図１の説明に戻る。メモリ制御部２４及び４４は、外部のメモリ３０とのインターフェースであり、メモリ３０に記憶された再構成情報の読み出しを行う。メモリ３０は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の書換え可能なメモリ素子で構成される。
【００３１】
図１及び図２を参照して、プログラマブル論理回路部５０の再構成領域Ｒ０、Ｒ１及びＲ２について説明する。同期再構成情報管理部２２は、再構成領域Ｒ０に対して、再構成情報１−９のいずれかを設定する。再構成領域Ｒ０は、再構成情報１が設定されると、節電状態となるように再構成される。再構成領域Ｒ０は、再構成情報４が設定されると、サブシーケンス処理Ｓ１ａを実行するために再構成される。再構成領域Ｒ０は、再構成情報５が設定されると、サブシーケンス処理Ｓ２ａを実行するために再構成される。再構成領域Ｒ０は、再構成領域Ｒ１に対して、処理Ａ及びＤ１を割り当てる。再構成領域Ｒ０は、再構成領域Ｒ２に対して、処理Ｂ及びＤ２を割り当てる。再構成領域Ｒ０は、再構成情報２、６及び８のいずれかが設定されると、設定された再構成情報２、６及び８のいずれかを再構成領域Ｒ１に設定する。再構成領域Ｒ０は、再構成情報３、７及び９のいずれかが設定されると、設定された再構成情報３、７及び９のいずれかを再構成領域Ｒ２に設定する。
【００３２】
再構成領域Ｒ１は、再構成情報２が設定されると、節電Ｚ１の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ１は、再構成情報６が設定されると、処理Ａの再構成データに基づいて再構成され、処理Ａを実行する。再構成領域Ｒ１は、再構成情報８が設定されると、処理Ｄ１の再構成データに基づいて再構成され、処理Ｄ１を実行する。
【００３３】
再構成領域Ｒ２は、再構成情報３が設定されると、節電Ｚ２の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ２は、再構成情報７が設定されると、処理Ｂの再構成データに基づいて再構成され、処理Ｂを実行する。再構成領域Ｒ２は、再構成情報９が設定されると、処理Ｄ２の再構成データに基づいて再構成され、処理Ｄ２を実行する。
【００３４】
図１及び図２を参照して、プログラマブル論理回路部６０の再構成領域Ｒ５、Ｒ３及びＲ４について説明する。同期再構成情報管理部４２は、再構成領域Ｒ５に対して、再構成情報１０−１７のいずれかを設定する。再構成領域Ｒ５は、再構成情報１０が設定されると、節電状態となるように再構成される。再構成領域Ｒ０は、再構成情報１３が設定されると、サブシーケンス処理Ｓ１ｂを実行するために再構成される。再構成領域Ｒ０は、再構成情報１４が設定されると、サブシーケンス処理Ｓ２ｂを実行するために再構成される。再構成領域Ｒ５は、再構成領域Ｒ３に対して、処理Ｃ１及びＤ３を割り当てる。再構成領域Ｒ５は、再構成領域Ｒ４に対して、処理Ｃ２を割り当てる。再構成領域Ｒ５は、再構成情報１１、１５及び１７のいずれかが設定されると、設定された再構成情報１１、１５及び１７のいずれかを再構成領域Ｒ３に設定する。再構成領域Ｒ５は、再構成情報１２及び１６のいずれかが設定されると、設定された再構成情報１２及び１６のいずれかを再構成領域Ｒ４に設定する。
【００３５】
再構成領域Ｒ３は、再構成情報１１が設定されると、節電Ｚ３の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ１は、再構成情報１５が設定されると、処理Ｃ１の再構成データに基づいて再構成され、処理Ｃ１を実行する。再構成領域Ｒ１は、再構成情報１７が設定されると、処理Ｄ３の再構成データに基づいて再構成され、処理Ｄ３を実行する。
【００３６】
再構成領域Ｒ４は、再構成情報１２が設定されると、節電Ｚ４の再構成データに基づいて再構成され、節電状態となる。再構成領域Ｒ２は、再構成情報１６が設定されると、処理Ｃ２の再構成データに基づいて再構成され、処理Ｃ２を実行する。
【００３７】
図３を参照して、プログラマブル論理回路部５０の制御部２０、同期再構成情報管理部２２及び部分再構成領域２６の動作の一例を説明する。図３は、実施例１に係る制御部２０、同期再構成情報管理部２２並びに再構成領域Ｒ０及びＲ１の動作を示すシーケンス図である。図３において、縦線は左から順に制御部２０、同期再構成情報管理部２２並びに再構成領域Ｒ０及びＲ１を示し、一方から他方へ向かう横線矢印は一方から他方への動作を示し、上から下へ時間が進むとする。なお、図３では、同期再構成情報管理部２２がメモリ制御部２４を介してメモリ３０から再構成情報を読み出す動作については省略している。以下、再構成情報１−１７による再構成を、識別子を用いて簡略して表記する。例えば、再構成情報１による再構成を、識別子Ｚ０を用いて、再構成Ｚ０と表記する。
【００３８】
図３のように、外部のＣＰＵ等が制御部２０にシーケンス処理Ｓ１及びＳ２を指示する。制御部２０は同期再構成情報管理部２２にサブシーケンス処理Ｓ１ａの実行を指示する。同期再構成情報管理部２２は、識別子がＳ１ａである再構成情報４をメモリ３０から読み出す。同期再構成情報管理部２２は、再構成情報４を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成Ｓ１ａを実行する。再構成情報４の再構成データには、再構成Ａ、処理Ａ、再構成Ｚ１及び節電Ｚ１を順に実行させることが記されている。
【００３９】
再構成領域Ｒ０は、再構成Ａを実行するために、再構成情報６を同期再構成情報管理部２２に要求する。同期再構成情報管理部２２は、識別子がＡかつデバイス番号が０である再構成情報６をメモリ３０から読み出す。同期再構成情報管理部２２は、再構成情報６を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成情報６の再構成領域番号が１であることを確認して、再構成領域Ｒ１に再構成情報６を設定する。再構成領域Ｒ１は、再構成Ａを実行する。再構成領域Ｒ１は、再構成Ａの終了を再構成領域Ｒ０に通知する。再構成領域Ｒ０は、再構成領域Ｒ１に処理Ａの開始を指示する。再構成領域Ｒ１は、処理Ａの実行後、処理Ａの終了を再構成領域Ｒ０に通知する。
【００４０】
再構成領域Ｒ０は、再構成Ｚ１を実行するために、再構成情報２を同期再構成情報管理部２２に要求する。同期再構成情報管理部２２は、識別子がＺ１である再構成情報２をメモリ３０から読み出す。同期再構成情報管理部２２は、再構成情報２を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成情報２の再構成領域番号が１であることを確認して、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成Ｚ１を実行する。再構成領域Ｒ１は、再構成Ｚ１の終了を再構成領域Ｒ０に通知する。再構成領域Ｒ０は、再構成領域Ｒ１に節電Ｚ１の開始を指示する。再構成領域Ｒ１は、節電Ｚ１の実行後、節電Ｚ１の終了を再構成領域Ｒ０に通知する。その後、再構成領域Ｒ０は、サブシーケンス処理Ｓ１ａを構成する最後の処理が終了すると、同期再構成情報管理部２２にサブシーケンス処理Ｓ１ａの終了を通知する。
【００４１】
図４を参照して、プログラマブル論理回路部５０及び６０の同期再構成情報管理部２２、部分再構成領域２６、同期再構成情報管理部４２及び部分再構成領域４６の動作の一例を説明する。図４は、実施例１に係る同期再構成情報管理部２２、再構成領域Ｒ０及びＲ１、同期再構成情報管理部４２並びに再構成領域Ｒ５の動作を示すシーケンス図であって、同期再構成情報管理部２２と同期再構成情報管理部４２とが同期を取る場合の動作の一例を示している。図４において、縦線は左から順に同期再構成情報管理部２２、再構成領域Ｒ０及びＲ１、同期再構成情報管理部４２並びに再構成領域Ｒ５を示し、横線矢印と時間の流れは図３と同様である。図４では、同期再構成情報管理部２２及び４２がメモリ制御部２４及び４４を介してメモリ３０から再構成情報を読み出す動作については省略している。
【００４２】
図４のように、同期再構成情報管理部２２は、再構成情報４を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成Ｓ１ａを実行する。再構成情報４の再構成データには、再構成Ａ、処理Ａを順に実行後、再構成Ｚ１と再構成Ｓ１ｂとを並行して実行させることが記されている。再構成領域Ｒ０が再構成情報６を同期再構成情報管理部２２に要求する動作から、再構成領域Ｒ０が再構成情報２を同期再構成情報管理部２２に要求する動作までは、図３と同様のため、説明を省略する。
【００４３】
同期再構成情報管理部２２は、再構成領域Ｒ０から再構成情報２を要求されると、再構成領域Ｒ１において処理Ａが終了したと認識して、同期再構成情報管理部４２に対して、処理Ａの終了を通知する。同期再構成情報管理部２２は、識別子がＺ１である再構成情報２をメモリ３０から読み出す。同期再構成情報管理部２２は、再構成情報２を再構成領域Ｒ０に設定する。再構成領域Ｒ０は、再構成情報２の再構成領域番号が１であることを確認して、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成Ｚ１を実行する。一方、同期再構成情報管理部４２は、識別子がＳ１ｂである再構成情報１１をメモリ３０から読み出す。同期再構成情報管理部４２は、再構成情報１３を再構成領域Ｒ５に設定する。再構成領域Ｒ１は、再構成Ｓ１ｂを実行する。このように、同期再構成情報管理部２２は、同期再構成情報管理部４２に処理Ａの終了を通知することにより、再構成領域Ｒ１の再構成Ｚ１の実行が再構成領域５の再構成Ｓ１ｂの実行と同期するように、タイミングを調整する。
【００４４】
図５を参照して、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の動作の一例を説明する。図５は、実施例１に係る再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の動作を示すタイミングチャートであって、制御部２０及び４０が外部のＣＰＵ等からシーケンス処理Ｓ１及びＳ２を指示された場合の一例を示している。図４において、上から順にプログラマブル論理回路部５０の再構成領域Ｒ０、Ｒ１及びＲ２と、プログラマブル論理回路部６０の再構成領域Ｒ５、Ｒ３及びＲ４の動作を示しており、左から右へ時間が進むとする。時刻ｔ０−ｔ２１は各動作の開始又は終了のタイミングである。なお、図５のｔ１−ｔ１５の再構成領域Ｒ０及びＲ１の動作は、図３の再構成領域Ｒ０及びＲ１の動作に対応し、図５のｔ３−ｔ７の再構成領域Ｒ０、Ｒ１及びＲ５の動作は、図４の再構成領域Ｒ０、Ｒ１及びＲ５の動作に対応する。
【００４５】
以下、時刻ｔ０から順に再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の動作を説明する。図４のように、時刻ｔ０において、再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５は、節電状態である。時刻ｔ１において、同期再構成情報管理部２２は、再構成領域Ｒ０に再構成情報４を設定する。再構成領域Ｒ０は、再構成Ｓ１ａを実行する。
【００４６】
時刻ｔ２において、再構成領域Ｒ０は、再構成情報４の再構成データに基づいて、サブシーケンス処理Ｓ１ａを開始する。再構成領域Ｒ０は、サブシーケンス処理Ｓ１ａの実行中、再構成領域Ｒ１及びＲ２に再構成、処理及び節電のいずれかを設定する。同期再構成情報管理部２２は、同期再構成情報管理部４２に再構成領域Ｒ０、Ｒ１及びＲ２の再構成、処理及び節電のいずれかの終了を通知する。これにより、再構成領域Ｒ０、Ｒ１及びＲ２と再構成領域Ｒ５、Ｒ３及びＲ４とでそれぞれ実行される再構成、処理及び節電のいずれかのタイミングが同期するように調整される。時刻ｔ３において、再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報８を設定する。再構成領域Ｒ１は、再構成Ａを実行する。
【００４７】
時刻ｔ４において、再構成領域Ｒ１は、再構成領域Ｒ０に再構成Ａの終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ１に処理Ａの実行の開始を指示する。再構成領域Ｒ１は、処理Ａを実行する。再構成領域Ｒ１の処理Ａの実行と並行して、再構成領域Ｒ０は、再構成領域Ｒ２に再構成情報７を設定する。再構成領域Ｒ２は、再構成Ｂを実行する。時刻ｔ５において、再構成領域Ｒ２は、再構成領域Ｒ０に再構成Ｂの終了を通知する。
【００４８】
時刻ｔ６において、再構成領域Ｒ１は、再構成領域Ｒ０に処理Ａの終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ２に処理Ｂの実行の開始を指示する。再構成領域Ｒ２は、処理Ｂを実行する。同期再構成情報管理部２２は、再構成領域Ｒ０から処理Ａの終了を通知されて、同期再構成情報管理部４２に対して、処理Ａの終了を通知する。同期再構成情報管理部４２は、再構成領域Ｒ５に再構成情報１３を設定する。再構成領域Ｒ５は、再構成Ｓ１ｂを実行する。再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成領域Ｒ５の再構成Ｓ１ｂの実行と並行するように、再構成Ｚ１を実行する。
【００４９】
時刻ｔ７において、再構成領域Ｒ５は、再構成情報１３の再構成データに基づいて、サブシーケンス処理Ｓ１ｂを開始する。再構成領域Ｒ５は、サブシーケンス処理Ｓ１ｂの実行中、再構成領域Ｒ３及びＲ４に再構成、処理及び節電のいずれかを設定する。同期再構成情報管理部４２は、同期再構成情報管理部２２に再構成領域Ｒ５、Ｒ３及びＲ４の再構成、処理及び節電のいずれかの終了を通知する。これにより、再構成領域Ｒ５、Ｒ３及びＲ４と再構成領域Ｒ０、Ｒ１及びＲ２とでそれぞれ実行される再構成、処理及び節電のいずれかのタイミングが同期するように調整される。再構成領域Ｒ５は、再構成領域Ｒ３に再構成情報１５を設定する。再構成領域Ｒ３は、再構成Ｃ１を実行する。再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報２を設定する。再構成領域Ｒ１は、再構成Ｚ１を実行する。
【００５０】
時刻ｔ８において、再構成領域Ｒ３は、再構成領域Ｒ５に再構成Ｃ１の終了を通知する。再構成領域Ｒ５は、再構成領域Ｒ４に再構成情報１６を設定する。再構成領域Ｒ４は、再構成Ｃ２を実行する。時刻ｔ９において、再構成領域Ｒ４は、再構成領域Ｒ５に再構成Ｃ２の終了を通知する。
【００５１】
時刻ｔ１０において、再構成領域Ｒ２は、再構成領域Ｒ０に処理Ｂの終了を通知する。同期再構成情報管理部２２は、再構成領域Ｒ０から処理Ｂの終了を通知されて、同期再構成情報管理部４２に処理Ｂの終了を通知する。同期再構成情報管理部４２は、再構成領域Ｒ５に処理Ｂの終了を通知する。再構成領域Ｒ５は、再構成領域Ｒ３及びＲ４にそれぞれ処理Ｃ１及びＣ２の実行の開始を指示する。再構成領域Ｒ３及びＲ４は、それぞれ処理Ｃ１及びＣ２を実行する。再構成領域Ｒ０は、再構成領域Ｒ２に再構成情報３を設定する。再構成領域Ｒ２は、再構成Ｚ２を実行する。
【００５２】
時刻ｔ１１において、再構成領域Ｒ０は、サブシーケンス処理Ｓ１ａを終了する。再構成領域Ｒ０は、同期再構成情報管理部２２に再構成情報１を要求する。同期再構成情報管理部２２は、再構成領域Ｒ０に再構成情報１を設定する。再構成領域Ｒ０は、再構成Ｚ０を実行する。再構成領域Ｒ２は、再構成領域Ｒ０に再構成Ｚ２の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ２に節電Ｚ２の実行の開始を指示する。再構成領域Ｒ２は、節電Ｚ２を実行する。
【００５３】
時刻ｔ１２において、再構成領域Ｒ０は、同期再構成情報管理部２２に再構成Ｚ０の終了を通知する。再構成領域Ｒ０は、節電Ｚ０を実行する。
【００５４】
時刻ｔ１３において、再構成領域Ｒ３及びＲ４は、それぞれ処理Ｃ１及びＣ２の終了を再構成領域Ｒ５に通知する。同期再構成情報管理部４２は、再構成領域Ｒ５から処理Ｃ１及びＣ２の終了を通知されて、同期再構成情報管理部２２に処理Ｃ１及びＣ２の終了を通知する。同期再構成情報管理部２２は、再構成領域Ｒ０に処理Ｃ１及びＣ２の終了を通知する。再構成領域Ｒ０は、サブシーケンス処理Ｓ１ａを構成する処理が全て終了したと認識して、次のサブシーケンス処理Ｓ２ａを実行するため、同期再構成情報管理部２２に再構成情報５を要求する。同期再構成情報管理部２２は、再構成領域０に再構成情報５を設定する。再構成領域Ｒ０は、再構成Ｓ２ａを実行する。再構成領域Ｒ０は、同期再構成情報管理部２２に再構成Ｓ２ａの開始を通知する。
【００５５】
時刻ｔ１４において、同期再構成情報管理部２２は、同期再構成情報管理部４２に再構成Ｓ２ａの開始を通知する。同期再構成情報管理部４２は、再構成領域５に再構成Ｓ２ａの開始を通知する。再構成領域Ｒ５は、サブシーケンス処理Ｓ１ｂを構成する処理が全て終了したと認識して、次のサブシーケンス処理Ｓ２ｂを実行するため、同期再構成情報管理部２２に再構成情報１４を要求する。同期再構成情報管理部４２は、再構成領域５に再構成情報１４を設定する。再構成領域Ｒ５は、再構成Ｓ２ｂを実行する。
【００５６】
時刻ｔ１５において、再構成領域Ｒ０は、再構成情報５の再構成データに基づいて、サブシーケンス処理Ｓ２ａを開始する。再構成領域Ｒ０は、サブシーケンス処理Ｓ２ａの実行中、再構成領域Ｒ１及びＲ２に再構成、処理及び節電のいずれかを設定する。同期再構成情報管理部２２は、同期再構成情報管理部４２に再構成領域Ｒ０、Ｒ１及びＲ２の再構成、処理及び節電のいずれかの終了を通知する。これにより、再構成領域Ｒ０、Ｒ１及びＲ２と再構成領域Ｒ５、Ｒ３及びＲ４とでそれぞれ実行される再構成、処理及び節電のいずれかのタイミングが同期するように調整される。再構成領域Ｒ０は、再構成領域Ｒ１に再構成情報８を設定する。再構成領域Ｒ１は、再構成Ｄ１を実行する。
【００５７】
時刻ｔ１６において、再構成領域Ｒ５は、再構成情報１４の再構成データに基づいて、サブシーケンス処理Ｓ２ｂを開始する。再構成領域Ｒ５は、サブシーケンス処理Ｓ２ｂの実行中、再構成領域Ｒ３及びＲ４に再構成、処理及び節電のいずれかを設定する。同期再構成情報管理部４２は、同期再構成情報管理部２２に再構成領域Ｒ５、Ｒ３及びＲ４の再構成、処理及び節電のいずれかの終了を通知する。これにより、再構成領域Ｒ５、Ｒ３及びＲ４と再構成領域Ｒ０、Ｒ１及びＲ２とでそれぞれ実行される再構成、処理及び節電のいずれかのタイミングが同期するように調整される。再構成領域Ｒ５は、再構成領域Ｒ３に再構成情報１７を設定する。再構成領域Ｒ３は、再構成Ｄ３を実行する。
【００５８】
時刻ｔ１７において、再構成領域Ｒ１は、再構成領域Ｒ０に再構成Ｄ１の終了を通知する。再構成領域Ｒ０は、再構成領域Ｒ２に再構成情報９を設定する。再構成領域Ｒ２は、再構成Ｄ２を実行する。
【００５９】
時刻ｔ１８において、再構成領域Ｒ３は、再構成領域Ｒ５に再構成Ｄ３の終了を通知する。再構成領域Ｒ５は、同期再構成情報管理部４２に再構成Ｄ３の終了を通知する。同期再構成情報管理部４２は、同期再構成情報管理部２２に再構成Ｄ３の終了を通知する。同期再構成情報管理部２２は、再構成領域Ｒ０に再構成Ｄ３の終了を通知する。再構成領域Ｒ５は、再構成領域Ｒ４に再構成情報１２を設定する。再構成領域Ｒ４は、再構成Ｚ４を実行する。
【００６０】
時刻ｔ１９において、再構成領域Ｒ２は、再構成領域Ｒ０に再構成Ｄ２の終了を通知する。再構成領域Ｒ０は、同期再構成情報管理部２２に再構成Ｄ２の終了を通知する。同期再構成情報管理部２２は、同期再構成情報管理部４２に再構成Ｄ２の終了を通知する。同期再構成情報管理部４２は、再構成領域Ｒ５に再構成Ｄ２の終了を通知する。これにより、再構成領域Ｒ０及びＲ５は、処理Ｄ１、Ｄ２及びＤ３を並列に実行するための再構成が終了したと認識する。
【００６１】
時刻ｔ２０において、再構成領域Ｒ０は、再構成領域Ｒ１及びＲ２にそれぞれ処理Ｄ１及びＤ２の実行の開始を指示する。再構成領域Ｒ５は、再構成領域Ｒ１及びＲ２の処理Ｄ１及びＤ２の実行と並行して、再構成領域Ｒ３に処理Ｄ３の実行の開始を指示する。再構成領域Ｒ４は、再構成領域Ｒ５に再構成Ｚ４の終了を通知する。再構成領域Ｒ５は、再構成領域Ｒ４に節電Ｚ４の実行の開始を指示する。再構成領域Ｒ４は、節電Ｚ４を実行する。
【００６２】
時刻ｔ２１において、再構成領域Ｒ１及びＲ２は、それぞれ処理Ｄ１及びＤ２の終了を再構成領域Ｒ０に通知する。再構成領域Ｒ０は、同期再構成情報管理部２２にサブシーケンス処理Ｓ２ａの終了を通知する。再構成領域Ｒ３及びＲ４は、それぞれ処理Ｄ３及び節電Ｚ４の終了を再構成領域Ｒ５に通知する。再構成領域Ｒ５は、同期再構成情報管理部４２にサブシーケンス処理Ｓ２ｂの終了を通知する。同期再構成情報管理部２２及び４２は、それぞれ制御部２０及び４０にサブシーケンス処理Ｓ２ａ及びＳ２ｂの終了を通知する。以上で、シーケンス処理Ｓ１及びＳ２の動作を終了する。
【００６３】
以上説明したように、実施例１によれば、プログラマブル論理回路装置１００は、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５と、管理領域である再構成領域Ｒ０及びＲ５と、同期管理部である同期再構成情報管理部２２及び４２とを備える複数のプログラマブル論理回路５０及び６０を有する。複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５は、素子間の接続の変更により再構成される回路を備える。再構成領域Ｒ０及びＲ５は、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の各々に対して、実行させる処理を割り当てて、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５の各々が実行する処理の状態に基づいて、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５を選択的に再構成して節電状態にする。同期管理部である同期再構成情報管理部２２及び４２は、再構成領域Ｒ０及びＲ５が複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５を選択的に再構成するタイミングを調整する。同期再構成情報管理部２２は、同期再構成情報管理部４２と同期して、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５を選択的に再構成するタイミングを調整する。同期再構成情報管理部４２は、同期再構成情報管理部２２と同期して、複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＲ５を選択的に再構成するタイミングを調整する。例えば、図４及び図５のように、同期再構成情報管理部２２は、同期再構成情報管理部４２と同期して、再構成領域Ｒ１の再構成Ｚ１が再構成領域Ｒ５の再構成Ｓ１ｂと並行して実行されるように再構成Ｚ１のタイミングを調整する。これにより、節電Ｚ１は時刻ｔ７から実行される。よって、再構成Ｓ１ｂ、再構成Ｚ１、節電Ｚ１と順に実行する場合に比べて、節電Ｚ１の時間が再構成Ｚ１に要する時間分だけ長くなるため、節電効率が向上する。同様に、同期再構成情報管理部４２は、同期再構成情報管理部２２と同期して、再構成領域Ｒ４の再構成Ｚ４が再構成領域Ｒ２の再構成Ｄ２と並行して実行されるように再構成Ｚ４のタイミングを調整する。これにより、節電Ｚ４は時刻ｔ２０から実行される。よって、再構成Ｄ２、再構成Ｚ４、節電Ｚ４と順に実行する場合に比べて、節電Ｚ４の時間が再構成Ｚ４に要する時間分だけ長くなるため、節電効率が向上する。
【００６４】
実施例１において、再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４に割り当てられる処理は、実行する順序が規定された複数の処理から構成されるシーケンス処理の一部であることを説明した。例えば、図５のように、シーケンス処理Ｓ１は、サブシーケンス処理Ｓ１ａ及びＳ１ｂから構成される。サブシーケンス処理Ｓ１ａを構成する処理Ａ及びＢは、それぞれ再構成領域Ｒ１及びＲ２に割り当てられる。サブシーケンス処理Ｓ１ｂを構成する処理Ｃ１及びＣ２は、それぞれ再構成領域Ｒ３及びＲ４に割り当てられる。この場合、処理を実行している再構成領域以外の再構成領域は無駄な電力を消費してしまう。そこで、例えば、図５において再構成領域Ｒ０が再構成領域Ｒ１を処理Ａの終了後に節電状態とするように、処理の状態に基づいて再構成領域を節電状態にする。よって、無駄な電力の消費が抑制されて、節電効率が向上する。
【００６５】
実施例１において、シーケンス処理は、例えば、画像情報に対する処理であることを説明した。シーケンス処理は、画像情報以外の他の情報に対する処理でもよい。画像情報に対する処理を行う画像処理装置がプログラマブル論理回路装置１００を有するようにしてもよい。これにより、画像情報に対する処理を実行する画像処理装置の節電効率が向上する。
【００６６】
実施例１において、プログラマブル論理回路５０及び６０がメモリ３０を共用する例を説明した。図２のように、再構成情報にデバイス番号を設けることにより、複数のプログラマブル論理回路部でメモリが共用され、メモリのコストが低減される。他に、複数のプログラマブル論理回路部のそれぞれに専用のメモリを設けるようにしてもよい。
【００６７】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６８】
２０、４０  制御部
２２、４２  同期再構成情報管理部
２４、４４  メモリ制御部
２６、４６  部分再構成領域
３０  メモリ
５０、６０  プログラマブル論理回路部
１００  プログラマブル論理回路装置
Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５  再構成領域
【図１】
2011199640.tif 000003
【図２】
2011199640.tif 000004
【図３】
2011199640.tif 000005
【図４】
2011199640.tif 000006
【図５】
2011199640.tif 000007