(57)【要約】【課題】本発明は積層セラミックキャパシタに関する。【解決手段】本発明による積層セラミックキャパシタは、平均粒径が０．１〜０．３μｍである第１セラミック粒子を含有する誘電体層と、第１及び第２内部電極が交互に積層され、上記第１及び第２内部電極の一端が上記誘電体層の積層方向に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成され、平均粒径比が上記第１セラミック粒子に対して１．１〜１．３である第２セラミック粒子を含有し、気孔率が２〜４％である保護層と、上記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含む。【選択図】図２
2011124530.tif 000002
【特許請求の範囲】
【請求項１】
平均粒径が０．１〜０．３μｍである第１セラミック粒子を含有する誘電体層と、第１及び第２内部電極が交互に積層され、前記第１及び第２内部電極の一端が前記誘電体層の積層方向に露出された容量部と、
前記容量部の上面及び下面のうち少なくとも一面に形成され、平均粒径比が前記第１セラミック粒子に対して１．１〜１．３である第２セラミック粒子を含有し、気孔率が２〜４％である保護層と、
前記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結された第１及び第２外部電極と
を含む積層セラミックキャパシタ。
【請求項２】
前記第１セラミック粒子は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックであることを特徴とする請求項１に記載の層セラミックキャパシタ。
【請求項３】
前記第２セラミック粒子は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックであることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記容量部の誘電体層は、気孔率が１％以下であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記容量部の厚さは５０〜２０００μｍであり、前記保護層の厚さは１０〜１００μｍであることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するもので、より詳細には積層セラミックキャパシタに作用する応力を緩和し、クラックの発生率が低く信頼性に優れた積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的にキャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料から成るセラミック本体と、本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを具備する。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。
【０００４】
積層セラミックキャパシタは、小型でありながら高容量が保障され実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く使用されている。
【０００５】
最近では電子製品が小型化及び多機能化されるのに伴い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタもサイズが小さいながらも容量が大きい高容量製品が要求されている。
【０００６】
一般的に、積層セラミックキャパシタの製造方法は、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。内部電極膜が形成されたセラミックグリーンシートを数十から数百層まで積み重ね、グリーンセラミック積層体を作る。その後グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後グリーンチップを仮焼、焼成、研磨し、外部電極を形成して積層セラミックキャパシタを完成する。
【０００７】
一般的に、金属からなる内部電極は、セラミック物質に比べて収縮及び膨張し易く、このような熱膨張係数の差による応力がセラミック積層体に作用し、クラックが発生することがある。
【０００８】
積層セラミックキャパシタは、配線基板に実装された状態で使用されるが、配線基板に形成された導電ランドと、ソルダリング（ｓｏｌｄｅｒｉｎｇ）により積層セラミックキャパシタの外部電極が電気的に接続される。積層セラミックキャパシタを配線基板にソルダリングによって実装したり、積層セラミックキャパシタが実装された配線基板を切断すると、積層セラミックキャパシタに熱衝撃及びせん断応力が加わる。このような熱衝撃及びせん断応力により積層型チップキャパシタはクラックが発生することがある。
【０００９】
最近、積層セラミックキャパシタの小型化及び大容量化に伴ってセラミック積層体の薄膜化、多層化が試みられている。このような薄膜化及び多層化によりクラックの発生頻度が増加し、この改善に対する必要性が増加している。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記のような問題点を解決するためのもので、本発明の目的は、積層セラミックキャパシタに作用する応力を緩和し、クラック発生率が低く信頼性に優れた積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するための手段として、本発明の一実施形態は平均粒径が０．１〜０．３μｍである第１セラミック粒子を含有する誘電体層と、第１及び第２内部電極が交互に積層され、上記第１及び第２内部電極の一端が上記誘電体層の積層方向に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成され、平均粒径比が上記第１セラミック粒子に対して１．１〜１．３である第２セラミック粒子を含有し、気孔率が２〜４％である保護層と、上記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含む積層セラミックキャパシタを提供する。
【００１２】
上記第１セラミック粒子は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックであることができ、上記第２セラミック粒子は、チタン酸バリウム（ＢａＴｉＯ３)系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミックであることができる。 
【００１３】
上記容量部の誘電体層は気孔率が１％以下であることができる。
【００１４】
上記容量部の厚さは５０〜２０００μｍであり、上記保護層の厚さは１０〜１００μｍであることができる。
【発明の効果】
【００１５】
本発明による積層セラミックキャパシタの保護層は、容量部の誘電体層を構成する第１セラミック粒子より大きいサイズを有する第２セラミック粒子を含む。第１セラミック粒子より大きいサイズを有する第２セラミック粒子は第１セラミック粒子に比べて収縮挙動が遅い。これにより、内部電極の熱膨張時に発生する応力の差を緩和する。また、保護層は気孔率が２〜４％であって、容量部に比べて緻密度が低い。
【００１６】
また、本発明による積層セラミックキャパシタは、配線基板に実装された状態で使用される場合、積層セラミックキャパシタを配線基板にソルダリングにより実装したり、積層セラミックキャパシタが実装された配線基板を切断する際に加わる熱衝撃及びせん断応力を緩和してクラック発生率を低めることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１のＩ−Ｉ'に沿って切断した積層セラミックキャパシタを示す概略的な断面図である。
【発明を実施するための形態】
【００１８】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００１９】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当該技術分野において平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズ等は明確な説明のために誇張されることがあり、図面上の同一の符号で表示される要素は同一の要素である。
【００２０】
図１は、本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は、図１のＩ−Ｉ'に沿って切断した積層セラミックキャパシタを示す概略的な断面図である。
【００２１】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタはセラミック素体１１０と、上記セラミック素体１１０の内部に形成された第１及び第２内部電極１３０ａ、１３０ｂと、上記第１及び第２内部電極１３０ａ、１３０ｂと電気的に連結された第１及び第２外部電極１２０ａ、１２０ｂとを含む。
【００２２】
上記セラミック素体１１０は、容量部１１０Ａと、上記容量部の上面及び下面に形成された保護層１１０Ｂを含む。
【００２３】
上記保護層１１０Ｂは、容量部の上面及び下面のうち少なくとも一面に形成されることができ、上面及び下面の両方に形成される場合、クラック発生率を低める効果に優れる。
【００２４】
上記容量部１１０Ａは、複数のセラミック誘電体層１１１と第１及び第２内部電極１３０ａ、１３０ｂが交互に積層されたものである。上記第１及び第２内部電極１３０ａ、１３０ｂは、互いに異なる極性を有する一対の電極であって、誘電体層の積層方向に沿って対向配置され、誘電体層により互いに電気的に絶縁されている。上記第１及び第２内部電極１３０ａ、１３０ｂの一端は、交互に上記誘電体層の積層方向に露出される。上記露出される第１及び第２内部電極１３０ａ、１３０ｂの一端は、夫々第１及び第２外部電極１２０ａ、１２０ｂと電気的に連結される。
【００２５】
上記第１及び第２外部電極１２０ａ、１２０ｂに所定の電圧を印加すると、対向する第１及び第２内部電極１３０ａ、１３０ｂの間には電荷が蓄積され、積層セラミックキャパシタの静電容量は対向する第１及び第２内部電極１３０ａ、１３０ｂの面積に比例する。
【００２６】
上記容量部１１０Ａの誘電体層１１１は、平均粒径（Ｄ１）が０．１から０．３μｍである第１セラミック粒子を含む。上記第１セラミック粒子１１０ａは、高い誘電率を有するセラミック材料であれば特に制限されないが、例えばチタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミック等を使用することができる。
【００２７】
上記第１及び第２内部電極１３０ａ、１３０ｂは、導電性金属で形成され、例えばＮｉまたはＮｉ合金から成るものを使用することができる。上記Ｎｉ合金としてはＮｉと共にＭｎ、Ｃｒ、ＣｏまたはＡｌを含有することが好ましい。
【００２８】
上記第１及び第２外部電極１２０ａ、１２０ｂは、導電性金属で形成され、例えば銅を含むことができる。
【００２９】
上記容量部１１０Ａの上面及び下面のうち少なくとも一面には、保護層１１０Ｂが形成される。上記保護層１１０Ｂはセラミック材料から成るもので、上記第１セラミック粒子１１０ａに対する平均粒径比が１．１〜１．３である第２セラミック粒子１１０ｂを含有する。
【００３０】
上記第２セラミック粒子１１０ｂは、高い誘電率を有するセラミック材料であれば特に制限されないが、例えばチタン酸バリウム（ＢａＴｉＯ３)系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミック等を使用することができる。
【００３１】
一般的に、セラミック材料の熱膨張係数は８〜９×１０−６／℃水準であり、ニッケルから成る内部電極は１３×１０−６／℃で、相対的に熱膨張係数が小さい誘電体層が引張と圧縮応力を受ける。熱膨張応力は保護層１１０Ｂと容量部１１０Ａの界面において最も大きく作用し、脆性に弱いセラミック積層体にクラックが発生する。
【００３２】
本発明の一実施形態において、保護層１１０Ｂは容量部１１０Ａの第１セラミック粒子１１０ａより大きいサイズを有する第２セラミック粒子１１０ｂを含む。第１セラミック粒子１１０ａより大きいサイズを有する第２セラミック粒子１１０ｂは、第１セラミック粒子に比べて収縮挙動が遅く、これにより内部電極の熱膨張時に発生する応力の差を緩和する。
【００３３】
上記第２セラミック粒子１１０ｂ（平均粒径はＤ２と表示）は、上記第１セラミック粒子１１０ａに対する平均粒径比が１．１〜１．３であるものであって、上記平均粒径比（Ｄ２／Ｄ１）が１．１未満であると内部電極層の熱膨張時に発生する熱衝撃を緩和することができずクラック発生頻度が高く、１．３を超えるとセラミック積層体の未焼成が発生したり、クラック発生頻度が増加する虞がある。
【００３４】
また、上記保護層１１０Ｂは、多数の気孔Ｐを含み、気孔率が２〜４％で形成される。上記保護層は、第２セラミック粒子、有機バインダー及び溶剤が混合されたスラリーの焼結により形成されるもので、上記第２セラミック粒子１１０ｂの含量、有機バインダーの種類及び量を調節して保護層１１０Ｂに存在する気孔率を調節することができる。上記第２セラミック粒子１１０ｂの含量は１５〜４０％であることができる。
【００３５】
上記気孔率の範囲で熱膨張時に発生する応力を吸収することができ、これにより容量部と保護層の界面において発生するクラック発生率を低めることができる。
【００３６】
上記容量部１１０Ａも多数の気孔が存在し、容量部の気孔率は１％以下であることが好ましい。 
【００３７】
上記保護層１１０Ｂは、容量部の一誘電体層より厚く形成されることが好ましい。例えば、容量部１１０Ａの一誘電体層１１１は２μｍ以下で形成されることができ、約２５層以上が積層され、上記容量部１１０Ａの厚さは５０〜２０００μｍであることができる。このとき、上記保護層１１０Ｂは１０〜１００μｍで形成されることができる。
【００３８】
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
【００３９】
先ず、容量部に積層される複数のセラミックグリーンシートを準備する。上記セラミックグリーンシートは、平均粒径が０．１〜０．３μｍである第１セラミック粒子、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）型に製作する。
【００４０】
そして、セラミックグリーンシートの表面に、内部電極のペーストを塗布し第１及び第２内部電極のパターンを形成する。上記第１及び第２内部電極のパターンはスクリーン印刷法により形成されることができる。上記内部電極のペーストはＮｉまたはＮｉ合金から成る粉末を有機バインダー及び有機溶剤に分散させペースト型にしたものである。上記Ｎｉ合金としてはＮｉと共にＭｎ、Ｃｒ、ＣｏまたはＡｌを含有するものであることができる。
【００４１】
上記有機バインダーには当業界において公知のものを使用することができ、これに制限されるものではないが、例えばセルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステル等のバインダーを使用することができる。
【００４２】
また、有機溶剤も当業界において公知のものを使用することができ、これに制限されるものではないが、例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレビン油、α−テルピネオール、エチルセロソルブ、ブチルフタレート等の溶剤を使用することができる。
【００４３】
次に、第１及び第２内部電極のパターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧し、積層されたセラミックグリーンシートと内部電極のペーストを互いに圧着させる。このようにして、セラミックグリーンシートと内部電極のペーストが交互に積層された容量部を製造する。
【００４４】
次に、上記容量部の上面及び下面に積層される複数のセラミックグリーンシートを準備する。上記セラミックグリーンシートは、平均粒径が容量部を構成する第１セラミック粒子より１．１〜１．３倍大きい第２セラミック粒子、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）型に製作する。上記容量部に上記セラミックグリーンシートを積層して保護層を形成する。上記第２セラミック粒子の含量、有機バインダーの種類及び量を調節し保護層に存在する気孔率を調節することができ、保護層の気孔率は２〜４％で形成されることができる。上記セラミックスラリーにおいて第２セラミック粒子の含量は１５〜４０％であることができる。
【００４５】
次に、セラミック積層体を１個のキャパシタに対応する領域ごとに切断して チップ化する。このとき、第１及び第２内部電極のパターンの一端が側面を通じて交互に露出されるように切断する。
【００４６】
その後、チップ化した積層体を例えば１２００℃程度で焼成してセラミック素体を製造する。
【００４７】
このとき、第１セラミック粒子より大きいサイズを有する第２セラミック粒子は、第１セラミック粒子に比べて収縮挙動が遅く内部電極の熱膨張時に発生する応力の差を緩和する。
【００４８】
次に、セラミック素体の側面を覆って、セラミック素体の側面に露出された第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する。
【００４９】
その後、外部電極の表面にニッケル、錫等のメッキ処理を実施することができる。
【００５０】
下記表１のような条件で積層セラミックキャパシタを製造し、製造された積層セラミックキャパシタに熱衝撃試験（３２０℃の鉛槽に２秒間浸漬）後、５０〜１,０００倍の顕微鏡でクラック発生の可否を評価した。
【００５１】
【表１】
2011124530.tif 000003
【００５２】
上記表１を参照すると、比較例１から３は内部電極の熱膨張時に発生する熱衝撃を緩和することができずクラック発生率が高く、比較例４から５のように平均粒径比が第１セラミック粒子に対して１．３を超える場合には、保護層の未焼成によりクラックが発生したり熱衝撃を緩和することができずクラック発生率が高かった。
【００５３】
実施例１から３は比較例１から５に比べてクラック発生率が減少した。
【００５４】
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求の範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野の通常の知識を有する者には自明であり、これも添付された請求範囲に記載された技術的思想に属する。
【符号の説明】
【００５５】
１１０  セラミック素体
１１１  誘電体層
１２０ａ  第１外部電極
１２０ｂ  第２外部電極
１３０ａ  第１内部電極
１３０ｂ  第２内部電極
【図１】
2011124530.tif 000004
【図２】
2011124530.tif 000005