(57)【要約】      （修正有）【課題】接続用パッドへの試験用プローブによる接続パッドと接続電極との間の接合強度の低下を抑制できる半導体装置を提供する。【解決手段】絶縁層１１上に形成された第１のメタル配線層１２と、このメタル配線層の上に形成される第２のメタル配線層１４とを備え、試験用プローブとの接触及び接続電極との接続に使用される接続パッド部を構成する。第２のメタル配線層は、第１のメタル配線層の上面の一部を露出させるための溝を形成するようにパターニングされている。溝の幅は、試験用プローブが第２のメタル配線層の上面に押し当てられた時、その試験用プローブが第１のメタル配線層に接触することを阻止するように設定する。【選択図】図１
2011040669.tif 000002
【特許請求の範囲】
【請求項１】
第１のメタル配線層と、該第１のメタル配線層の上に形成される第２のメタル配線層とを備え、試験用プローブとの接触及び接続電極との接続に使用される接続パッド部を有し、
前記第２のメタル配線層は、前記第１のメタル配線層の上面の一部を露出させるための溝を形成するようにパターニングされており、
前記溝の幅は、前記試験用プローブが前記第２のメタル配線層の上面に押し当てられたとき、前記試験用プローブが前記第１のメタル配線層に接触することを阻止するように設定されている、
ことを特徴とする半導体装置。
【請求項２】
前記溝は、複数の溝が互いに交差したパターンとなるように形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のメタル配線層の上に形成され、当該第２のメタル配線層の露出面及び前記第１のメタル配線層の露出面に接続される接続電極をさらに有していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１のメタル配線層と前記第２のメタル配線層とが同一の材料から構成されていることを特徴とする請求項１，２又は３に記載の半導体装置。
【請求項５】
前記第２のメタル配線層が、多層配線構造の最上層の配線層であり、前記第２のメタル配線層が、上から２番目の配線層であることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、接続パッド部を備える半導体装置に関する。
【背景技術】
【０００２】
半導体装置の接続パッド部には、半導体装置の電気的試験（特性を測定）を行う際に、試験用プローブが押し当てられる。このため、接続用パッドの表面には、プローブの接触による傷跡（ダメージ痕）が残る。このダメージ痕は、その後、接続用パッド上に接続電極を形成する際、又は接続用パッドに対してワイヤボンディングを行う際に、接合強度の低下を招くおそれがある。
【０００３】
そこで、プローブの接触によるダメージを軽減し、ボンディング強度を向上させるためのパッド構造が、既に提案されている（例えば、特許文献１参照）。
【０００４】
この提案に係るパッド構造は、第１のパッド電極層と、第１のパッド電極層の上に形成され、かつ複数の溝が互いに離間するよう形成された絶縁膜と、溝を覆うように絶縁膜上に形成され、その上面が凹凸状となった第２のパッド電極層と、を有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−３５７７０８号公報（特に、図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載されたパッド構造は、第１のパッド電極層と第２のパッド電極層との間に設けられた絶縁膜を利用して、第２のパッド電極層の上面に凹凸を形成している。このため、特許文献１のパッド構造には、接続用パッド表面の凹凸がなだらかで、平坦な場合に比べて表面積の増加が少なく、接続用パッドとボンディングワイヤ（又は接続電極）との間に十分な接合面積を確保することができないという問題点がある。
【０００７】
また、特許文献１のパッド構造には、第１のパッド電極層と第２のパッド電極層との間に絶縁膜が存在するため、これらのパッド電極層間の導電性が低下するという問題点もある。
【課題を解決するための手段】
【０００８】
本発明の一実施の形態に係る半導体装置は、第１のメタル配線層と、該第１のメタル配線層の上に形成される第２のメタル配線層とを備え、試験用プローブとの接触及び接続電極との接続に使用される接続パッド部を有し、前記第２のメタル配線層は、前記第１のメタル配線層の上面の一部を露出させるための溝を形成するようにパターニングされており、前記溝の幅は、前記試験用プローブが前記第２のメタル配線層の上面に押し当てられたとき、前記試験用プローブが前記第１のメタル配線層に接触することを阻止するように設定されている、ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、第１のメタル配線層の上に形成される第２のメタル配線層が、第１のメタル配線層の上面の一部を露出させるための溝を形成するようにパターニングされており、その溝の幅が、試験用プローブが第１のメタル配線層に接触することを阻止するように設定されているので、第１のメタル配線層と第２のメタル配線層との間に十分な導電性を確保することができるとともに、接続電極に対する十分な接合面積と接合強度とを確保することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る半導体装置の接続パッド部の構造を示す断面図である。
【図２】（ａ）は、図１の接続パッド部を製造する工程を説明するための工程図であり、（ｂ）は、（ａ）の各工程により接続パッド部以外の部分に製造される構造の一例を示す図である。
【図３】接続電極が形成される前の接続パッドに試験用プローブを押し当てた状態を示す図である。
【図４】図１の接続パッド部の第２のメタル配線層に形成される溝パターンの一例を示す平面図である。
【図５】図１の接続パッド部の第２のメタル配線層に形成される溝パターンの他の例を示す平面図である。
【図６】図１の接続パッド部の第２のメタル配線層に形成される溝パターンのさらに他の例を示す平面図である。
【図７】図１の接続パッド部の第２のメタル配線層に形成される溝パターンのさらに他の例を示す平面図である。
【図８】図１の接続パッド部の第２のメタル配線層に形成される溝パターンのさらに他の例を示す平面図である。
【図９】図１の接続パッド部の第２のメタル配線層に形成される溝パターンのさらに他の例を示す平面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１２】
図１に、本発明の第１の実施の形態に係る半導体装置の接続パッド部の断面構造を示す。
【００１３】
図示のように、この半導体装置は、半導体基板（図示せず）上に形成された絶縁層１１と、第１のメタル配線層１２と、層間絶縁膜１３と、第２のメタル配線層１４と、パッシベーション膜１５と、接続電極１６とを有している。
【００１４】
第１のメタル配線層１２及び第２のメタル配線層１４は、例えば、Ａｌ（アルミニウム）を主成分とする同一の配線材料が用いられる。絶縁層１１、層間絶縁膜１３及びパッシベーション膜１５としては、例えば、シリコン酸化膜やシリコン窒化膜が用いられる。
【００１５】
第２のメタル配線層１４は、半導体装置に含まれる多層配線構造の最上層の配線層であり、第１のメタル配線層１２は、上から２番目の配線層である。第１のメタル配線層１２及び第２のメタル配線層１４の接続電極１６に接触している面が、パッドメタル１７を構成する。
【００１６】
図１の接続パッド部は、公知の成膜技術とフォトリソグラフィ技術を用いて、半導体装置の最上部に形成される。なお、半導体装置を構成する電気・電子素子等は、本発明に直接関係がないので、ここではその図示及び説明を省略する。
【００１７】
以下、図２をも参照して、図１の接続パッド部の製造方法について説明する。なお、図２（ａ）は、図１の接続パッド部の製造工程（ステップ（１）〜（６））を説明するための図であり、図２（ｂ）は、それらの工程で同時に形成される半導体装置の接続パッド部以外の部分（通常領域）の構造の一例を示す図である。
【００１８】
まず、図示しない半導体基板上又はその上に形成された積層膜等の上に、絶縁層１１を形成する。それから、絶縁層１１の上に、第１のメタル配線層１２を形成する。そして、第１のメタル配線層１２を所望の配線パターンに加工（パターニング）する（ステップ（１））。
【００１９】
次に、第１のメタル配線層１２による配線パターンを覆うように層間絶縁膜１３を形成する（ステップ（２））。それから、所定領域に位置する層間絶縁膜１３を部分的に除去し、第１のメタル配線層１２に達するスルーホール２１，２２を形成する。このとき、接続パッド部に形成されるスルーホール２１は、通常のスルーホール２２に比べ大径のベタパターンとなるように形成する。
【００２０】
次に、層間絶縁膜１３に形成されたスルーホールを埋め込むように、第２のメタル配線層１４を形成する（ステップ（３））。このとき、第２のメタル配線層１４は、スルーホール２１，２２を介して第１の配線層１２に電気的、機械的に接続される。
【００２１】
続いて、第２のメタル配線層１４を所望の配線パターンに加工（パターニング）する（ステップ（４））。このとき、接続パッド部では、第２のメタル配線層１４に溝２３が形成され、第１のメタル配線層１２の上面の一部が露出する。この溝２３の形成は、通常の配線パターンの形成と同一の工程で行われるため、特別な形成工程を必要としない。したがって、製造工程数の増加はない。溝２３の幅や配置パターンについては後述する。
【００２２】
次に、半導体装置の上面全体を覆うようにパッシベーション膜１５を形成する。それから、接続パッド部において、パッシベーション膜１５を部分的に除去し、接続孔２４を形成する（ステップ（５））。この接続孔２４内には、第２のメタル配線層１４の一部及び第１のメタル配線層１２の一部がパッドメタル１７として露出する。後述するように、半導体装置の電気的試験は、このパッドメタル１７に試験用プローブを接触させて行われる。
【００２３】
次に、パッシベーション膜１５に形成された接続孔２４を埋め込むように、接続電極層を形成し、接続パッド部以外の接続電極層を除去して、接続電極１６を突出形成する（ステップ（６））。
【００２４】
接続電極１６が、電気的、機械的に接続されるパッドメタル１７は、上述したように、第２のメタル配線層１４と第１のメタル配線層１２とにより構成され、その表面は凹凸（溝）形状になっている。このため、接続電極１６は、平面部（第１メタル配線層１２及び第２メタル配線層１４のそれぞれの上面）のみならず、第２メタル配線層１４の溝２３の側面部にも接合される。したがって、パッドメタル１７の表面積、即ち、接続電極１６とパッドメタル１７の間の接合面積は、接続孔２４の断面積よりも大きく、パッドメタルが平面の場合に比べ、接続電極１６とパッドメタル１７との間の接続をより強固に行うことができる。また、絶縁膜を用いることなく、パッドメタルに凹凸を形成しているため、これらの間の接触抵抗を低減し、十分な導電性を確保することができる。
【００２５】
次に、第２のメタル配線層１４に形成される溝２３と、試験用プローブとの関係について説明する。
【００２６】
半導体装置の電気的試験（特性測定）は、接続電極１６が形成される前の状態で、図３に示すように、試験用プローブ３１の先端をパッドメタル１７に押し当てて行われる。第２のメタル配線層１４に形成される溝２３のサイズは、このとき、試験用プローブ３１が第１のメタル配線層１２に接触しないように設定される。したがって、溝２３のサイズは、使用される試験用プローブ３１のサイズに基づいて設定される。例えば、試験用プローブ３１の先端が曲率半径ｒの球面であるならば、溝の深さ及び幅をそれぞれＤ及びＬとして、Ｄ＞ｒ−√（ｒ２−（Ｌ／２）２）であれば、試験用プローブ３１が第１のメタル配線層１２に接触することを阻止することができる。なお、溝の幅が狭いほど、試験用プローブ３１の先端の溝への進入量を低減することができる。
【００２７】
このように、本実施の形態では、試験用プローブ３１の第１のメタル配線層１２への接触を阻止することで、ダメージ痕は第２のメタル配線層１４の表面に制限される。つまり、試験用プローブ３１の接触によってダメージ痕が形成される範囲が狭まる。こうして、溝２３内に露出している第１のメタル配線層１２の表面は、ダメージ痕のない状態に保たれるので、上述したパッドメタル１７と接続電極１６との間の接触面積の増大効果と合わせて、より強固に、接続電極１６とパッドメタル１７との間を接合することができる。
【００２８】
なお、第２のメタル配線層１４に形成される溝２３は、試験用プローブ３１の接触による影響を抑制するためのものであるため、試験用プローブが接触する領域（例えば、パッド領域（パッドメタルの表面）の中央部）に形成されていればよい。つまり、溝２３が形成される領域は、試験用プローブ３１が接触する領域を含むように、任意に設定することができる。試験用プローブ３１のパッドメタル１７への接触は、複数回にわたり行われ、接触箇所がばらつくことがある。このことを考慮して、溝２３が形成される領域と決定する。
【００２９】
また、溝２３の形成パターンは、任意に設定することができる。例えば、図４に示すように、複数の溝を一方向に沿って並行に配置したパターンとすることができる。また、図５に示すように、互いに直交する２方向のそれぞれに沿って複数の溝を並行に配置したパターンとすることができる。これにより、溝２３の占有面積を増やし、パッドメタル１７の表面積を増加させることができ、接触抵抗の低下、及び接合強度の増加を実現することができる。あるいは、図６に示すように、互いに等しい角度で交差する３方向のそれぞれに沿って複数の溝を並行に配置したパターンとしてもよい。また、図７に示すように、複数の同心円状の溝とそれらを径方向に結ぶ放射状の溝との組み合わせパターンとしてもよい。また、図８に示すように、互いに直交する複数の溝を阿弥陀くじ状に組み合わせたパターン（交点がＴ字型となるパターン）としてもよい。さらにまた、図９に示すように、ハニカム状の溝パターン（交点がＹ字型となるパターン）としてもよい。
【００３０】
上述のように、溝の形成パターンは多数存在するが、いずれの場合であっても、試験用プローブ３１が溝２３内に露出する第１のメタル配線層１２に接触することがないように、溝２３の幅等を設計する。特に複数の溝２３が交差する交差点では、溝２３の幅が広くなり、また、メタル配線層の角が丸まる等の影響も出やすいので、各交差点において試験用プローブ３１が第１のメタル配線層１２に接触することがないように設計する。
【００３１】
以上のように、本実施の形態に係る半導体装置では、接続パッド部において、メタルパッドと接続電極との間の接触面積が広くなるので、接触抵抗が低下する。また、メタルパッドと接続電極との間の接触面が広がるとともに立体的になるので、接合強度が増加する。さらに、試験用プローブを用いた検査時のダメージ痕が少なくなるので、メタルパッドと接続電極との間の接合が安定して行える。しかも、製造において特別な工程を行う必要がなく製造コストの増加がない。
【００３２】
また、別の見方をすれば、本実施の形態によれば、接続パッド部の径を縮小しても、従来と同程度以上の接合強度、導電特性を実現することができる。これにより、パッド径を小さくしてチップサイズを縮小することで、高密度実装とコスト削減を実現することができる。
【００３３】
以上、本発明について実施の形態に即して説明したが、本発明は上記実施の形態に限られるものではなく、本発明の主旨を逸脱することなく、種々の変形、健康が可能である。例えば、配線層の材料としてＡｌを主成分とする合金に代えて、Ｃｕ等を用いてもよい。また、多層膜を用いてもよい。
【符号の説明】
【００３４】
１１    絶縁層
１２    第１のメタル配線層
１３    層間絶縁膜
１４    第２のメタル配線層
１５    パッシベーション膜
１６    接続電極
１７    パッドメタル
２１，２２    コンタクトホール
２３    溝
２４    接続孔
３１    試験用プローブ
【図１】
2011040669.tif 000003
【図２】
2011040669.tif 000004
【図３】
2011040669.tif 000005
【図４】
2011040669.tif 000006
【図５】
2011040669.tif 000007
【図６】
2011040669.tif 000008
【図７】
2011040669.tif 000009
【図８】
2011040669.tif 000010
【図９】
2011040669.tif 000011