(57)【要約】【課題】本発明は、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供するためのものである。【解決手段】本発明の液晶表示装置は、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答してデータラインにデータ電圧を出力するデータ駆動回路と、ゲートパルスをゲートラインに供給するゲート駆動回路と、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を１フレーム期間単位で反転させ、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するＰＯＬ／ＳＯＥロジック回路とを備える。【選択図】図１１
2011215637.tif 000002
【特許請求の範囲】
【請求項１】
多数のデータラインと多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、
極性制御信号の論理によるデータ電圧の極性を反転させ、ソース出力イネーブル信号のロー期間に前記データ電圧を前記データラインに供給するデータ駆動回路と、
ゲートタイミング制御信号に応答し、前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、
前記データを分析して前記データがインターレースデータとスクロールデータのうち、どれか１つであるかを判断する映像分析回路と、
前記ソース出力イネーブル信号を利用して、前記駆動回路を駆動するための電源が発生されるターン−オン時点から、その以後の一定期間を含んだエージング期間の間、前記液晶セルのデータ充電量を高め、前記映像分析回路の制御下に前記エージング期間の以後の正常駆動期間の間、前記インターレースデータと前記スクロールデータのうち、どれか１つが入力される時、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間で前記液晶セルのデータ充電量を相対的に低める第１制御部と、
前記極性制御信号を利用して、前記映像分析回路の制御下に前記正常駆動期間の間、前記インターレースデータと前記スクロールデータのうち、どれか１つが入力される時、前記Ｎの倍数番目フレーム期間と直前フレーム期間の間、前記液晶セルに供給されるデータの極性を同一に制御し、前記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、前記液晶セルに供給されるデータの極性を１フレーム期間単位で反転させる第２制御部と、
前記ゲートタイミング制御信号を発生する第３制御部と
を備えることを特徴とする液晶表示装置。
【請求項２】
前記Ｎの倍数番目フレーム期間の間、前記ソース出力イネーブル信号のパルスと前記ゲートパルスとは重畳されることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記Ｎの倍数番目フレーム期間において、
前記液晶セルは以前ラインのデータ電圧を充電する第１期間、正極性データ電圧と負極性データ電圧との間のチャージシェア電圧と共通電圧のうち、どれか１つを充電する第２期間、及び前記以前ラインのデータ電圧と極性が異なる、表示されるデータ電圧を充電する第３期間を含むほぼ１水平期間の間、前記データ電圧を順次に充電することを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記１水平期間を１００％とする時、前記第１期間は３０％〜４０％であり、前記第２期間（ｔ２）は０％〜２０％であり、前記第３期間は４０〜６０％であることを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記ゲートタイミング制御信号は、
前記Ｎの倍数番目フレーム期間の以外の他のフレーム期間で、第１ゲートシフトクロック信号と第１ゲート出力イネーブル信号と、
前記Ｎの倍数番目フレーム期間で、第１ゲートシフトクロック信号に比べて位相が早い第２ゲートシフトクロック信号と、第１ゲート出力イネーブル信号に比べて位相が早い第２ゲート出力イネーブル信号と、
を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記第３制御部は、
前記ゲートスタートパルスをカウントして、前記Ｎの倍数番目フレーム期間を指示するＮフレーム情報を出力するフレームカウンタと、
前記第１ゲートシフトクロック信号の位相を早く調整して、前記第２ゲートシフトクロック信号を発生する第１位相調整部と、
前記第１ゲート出力イネーブル信号の位相を早く調整して、前記第２ゲート出力イネーブル信号を発生する第２位相調整部と、
前記Ｎフレーム情報に応答して、前記Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、前記第１ゲートシフトクロック信号を前記ゲート駆動回路に供給し、前記Ｎの倍数番目フレーム期間の間、前記第２ゲートシフトクロック信号を前記ゲート駆動回路に供給する第１マルチプレクサと、
前記Ｎフレーム情報に応答して、前記Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、前記第１ゲート出力イネーブル信号を前記ゲート駆動回路に供給し、前記Ｎの倍数番目フレーム期間の間、前記第２ゲート出力イネーブル信号を前記ゲート駆動回路に供給する第２マルチプレクサと、
を備えることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記ゲートタイミング制御信号は、
前記ゲート駆動回路内のシフトレジストに入力されて最初に発生される第１スキャンパルスの開始時点を指示するゲートスタートパルスと、
前記ゲート駆動回路内のシフトレジストに入力されて、前記ゲートスタートパルスを順次にシフトさせるためのゲートシフトクロック信号と、
前記ゲート駆動回路の出力を指示するゲート出力イネーブル信号と、
を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記第３制御部は、
前記ゲートスタートパルス内に２つの前記ゲートシフトクロックが重畳されるように前記ゲートスタートパルスと重畳されるプリゲートシフトクロックと第１ゲートシフトクロックとを発生した後に、前記プリゲートシフトクロックのライジングエッジに重畳されるプリゲート出力イネーブル信号と、前記プリゲートシフトクロックのフォーリングエッジに重畳される第１ゲート出力イネーブル信号とを発生し、
前記データ駆動回路は、
前記第１ゲート出力イネーブル信号の以後に前記データ電圧を出力することを特徴とする請求項７記載の液晶表示装置。
【請求項９】
前記ゲート駆動回路は、
前記Ｎの倍数番目フレーム期間の間、前記ゲートスタートパルス、前記プリゲートシフトクロックと前記第１ゲートシフトクロックとを含んだ変調されたゲートシフトクロック、前記プリゲート出力イネーブル信号と前記第１ゲート出力イネーブル信号とを含んだ変調されたゲート出力イネーブル信号に応答して、前記ゲートラインラインに第１スキャンパルスと第２スキャンパルスとを含んだ一対のスキャンパルスを順次に供給し、
第ｉ−１（ｉは、正の定数）ゲートラインに供給された前記第２スキャンパルスと第ｉゲートラインに供給された前記第１スキャンパルスとは重畳され、
前記第１スキャンパルスに同期されて前記データ駆動回路から出力される前記データ電圧の極性と、前記第２スキャンパルスに同期されて前記データ駆動回路から出力される前記データ電圧の極性とは互いに異なることを特徴とする請求項８記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に直流化残像とフリッカーを予防して、表示品質を高めるようにした液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、ビデオ信号に従って液晶セルの光透過率を調節して画像を表示する。アクティブマトリックス（Active Matrix）タイプの液晶表示装置は、図１のように、液晶セル（Ｃｌｃ）毎に形成された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を利用して液晶セルに供給されるデータ電圧をスイッチングしてデータを能動的に制御するので、動画の表示品質を高めることができる。図１において、図面符号“Ｃｓｔ”は液晶セル（Ｃｌｃ）に充電されたデータ電圧を維持するためのストレージキャパシタ（Storage Capacitor：Ｃｓｔ）、‘ＤＬ’はデータ電圧が供給されるデータライン、そして‘ＧＬ’はスキャン電圧が供給されるゲートラインを各々意味する。
【０００３】
このような液晶表示装置は、直流オフセット成分を減少させ、液晶の劣化を減らすために、隣り合う液晶セルの間で極性が反転され、フレーム期間単位で極性が反転されるインバージョン方式（Inversion）により駆動されている。ところが、データ電圧の両極性の中で、どれか１つの極性が長時間優勢的（dominant）に供給されると残像が発生する。このような残像を液晶セルに同一極性の電圧が繰り返して充電されるので、“直流化残像（DC Image sticking）”という。
【０００４】
このような例の１つは、液晶表示装置にインターレース（Interlace）方式のデータ電圧が供給される場合である。インターレース方式は、奇数フレーム期間に奇数水平ラインの液晶セルに表示される奇数ラインデータ電圧のみを含み、偶数フレーム期間に偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。
【０００５】
図２は、液晶セル（Ｃｌｃ）に供給されるインターレース方式のデータ電圧の一例を示す波形図である。図２のようなデータ電圧が供給される液晶セル（Ｃｌｃ）は、奇数水平ラインに配置された液晶セル中のどれか１つである。
【０００６】
図２を参照すると、液晶セル（Ｃｌｃ）には奇数フレーム期間の間に正極性電圧が供給され、偶数フレーム期間の間に負極性電圧が供給される。インターレース方式において、奇数水平ラインに配置された液晶セル（Ｃｌｃ）に奇数フレーム期間の間のみに高い正極性データ電圧が供給される。このために、４個のフレーム期間の間、図２のボックス内の波形のように、正極性データ電圧が負極性データ電圧に比べて優勢的になって、直流化残像が表れることになる。図３は、インターレースデータによって表れる直流化残像の実験結果を示すイメージである。図３の左側イメージのような円画像をインターレース方式により液晶表示パネルに一定時間の間供給すると、極性がフレーム期間単位で変わるデータ電圧が奇数フレームと偶数フレームとで振幅が変わる。その結果、左側イメージのような円画像の後に液晶表示パネルの全ての液晶セル（Ｃｌｃ）に中間階調、例えば１２７階調のデータ電圧を供給すると、右側イメージのように円画像のパターンが微かに見える直流化残像が表れる。
【０００７】
直流化残像の他の例として、同一な画像を一定の速度で移動またはスクロールさせると、スクロールされる絵のサイズとスクロール速度（移動速度）との相関関係に従って液晶セル（Ｃｌｃ）に同一極性の電圧が繰り返して蓄積されて直流化残像が表れることができる。このような実施形態は図４の通りである。図４は、斜線パターンと文字パターンを一定の速度で移動させる時に表れる直流化残像の実験結果を示すイメージである。
【０００８】
液晶表示装置では、直流化残像により動画表示品質が落ちるだけでなく、肉眼で輝度差を周期的に感じるフリッカー（Flicker）現象によっても表示品質が落ちる。したがって、液晶表示装置の表示品質を高めるためには、直流化残像を解決すると共に、フリッカー現象を防止しなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の従来技術の問題点を解決しようと案出した発明であって、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供することをその目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明の実施形態に係る液晶表示装置は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して上記データラインに上記データ電圧を出力するデータ駆動回路と、上記ゲートパルスを上記ゲートラインに供給するゲート駆動回路と、Ｎ（Ｎは正の定数）の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を１フレーム期間単位で反転させ、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するＰＯＬ／ＳＯＥロジック回路とを備える。
【００１１】
上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブルのパルスと上記ゲートパルスとは重畳される。
【００１２】
上記液晶セルは、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧を充電し、上記第Ｎフレーム期間の間、共通電圧とチャージシェア電圧のうち、どれか１つを充電した後、上記データ電圧を充電する。
【００１３】
上記共通電圧は、上記液晶セルの共通電極に供給される電圧と実質的に等電位電圧であり、上記チャージシェア電圧は隣り合うデータラインに供給される正極性データ電圧と負極性データ電圧の平均電圧である。
【００１４】
上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間に発生される上記ソース出力イネーブル信号のパルス幅を‘１’とする時、上記Ｎの倍数番目フレーム期間の間に発生される上記ソース出力イネーブル信号のパルス幅はほぼ１．３６〜１．７１である。
【００１５】
上記液晶表示装置は、全てのフレーム期間の間、１フレーム期間毎に反転される基準極性制御信号、上記全てのフレーム期間の間、パルス幅が一定の基準ソース出力イネーブル信号、及び上記ゲートパルスの開始を指示するゲートスタートパルスをフレーム期間の開始時点に１回発生するタイミングコントローラをさらに備える。
【００１６】
上記ＰＯＬ／ＳＯＥ制御回路は、上記ゲートスタートパルス、上記基準極性制御信号、上記基準ソース出力イネーブル信号、及びクロック信号を利用して、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、同一な位相を有する上記極性制御信号と、上記Ｎの倍数番目フレーム期間の間、パルス幅が広くなる上記ソース出力イネーブル信号とを発生するロジック部と、上記基準極性制御信号と上記極性制御信号のうち、どれか１つを選択する第１マルチプレクサと、上記基準ソース出力イネーブル信号と上記ソース出力イネーブル信号のうち、どれか１つを選択する第２マルチプレクサとを備える。
【００１７】
上記ロジック部は、上記ゲートスタートパルスをカウントしてフレームカウント情報を発生するフレームカウンタと、上記カウンタの出力を利用して上記Ｎの倍数番目フレーム期間の開始で反転される極性反転信号を発生する極性反転部と、上記基準極性制御信号と上記極性反転信号を排他的論理和演算して、上記極性制御信号を発生するＸＯＲゲートと、上記クロック信号を利用して上記基準ソース出力イネーブル信号のライジングエッジ、パルス幅、及びフォーリングエッジを検出して、タイミング分析信号を発生するタイミング分析部と、上記タイミング分析信号を利用して上記基準ソース出力イネーブル信号のパルス幅より広いパルス幅のソース出力イネーブル信号を発生するパルス幅調整部と、上記フレームカウンタの出力に応答して上記Ｎの倍数番目フレーム期間の間、上記パルス幅調整部の出力を選択し、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記基準ソース出力イネーブル信号を選択して、上記ソース出力イネーブル信号を出力する第３マルチプレクサとを備える。
【００１８】
本発明の他の実施形態に係る液晶表示装置は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、入力映像でインターレースデータとスクロールデータのうち、どれか１つを検出する映像分析回路と、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して、上記データラインに上記データ電圧を出力するデータ駆動回路と、上記ゲートパルスを上記ゲートラインに供給するゲート駆動回路と、上記映像分析回路により検出される上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を１フレーム期間単位で反転させ、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するＰＯＬ／ＳＯＥロジック回路とを備える。
【００１９】
本発明の更に他の実施形態に係る液晶表示装置は、多数のデータラインと多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して、上記データ電圧を上記データラインに供給するデータ駆動回路と、上記ゲートラインにスキャンパルスを供給するゲート駆動回路と、上記ソース出力イネーブル信号を利用して上記駆動回路を駆動するための電源が発生されるターン−オン時点から、その以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高め、上記エージング期間の以後の正常駆動期間の間、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間で上記液晶セルのデータ充電量を相対的に低める第１制御部と、上記極性制御信号を利用して上記正常駆動期間の間、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記データ電圧の極性を同一に制御し、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧の極性を１フレーム期間単位で反転させる第２制御部とを備える。
【００２０】
本発明の更にまた他の実施形態に係る液晶表示装置は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するデータ駆動回路と、上記ゲートラインにスキャンパルスを供給するゲート駆動回路と、上記データを分析して上記データがインターレースデータとスクロールデータのうち、どれか１つであるかを判断する映像分析回路と、上記ソース出力イネーブル信号を利用して上記駆動回を駆動するための電源が発生されるターン−オン時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高め、上記映像分析回路の制御下に上記エージング期間の以後の正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間で、上記液晶セルのデータ充電量を相対的に低める第１制御部と、上記極性制御信号を利用して上記映像分析回路の制御下に上記正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記液晶セルに供給されるデータの極性を同一に制御し、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記液晶セルに供給されるデータの極性を１フレーム期間単位で反転させる第２制御部とを備える。 
【００２１】
本発明の実施形態に係る液晶表示装置の駆動方法は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データラインに上記データ電圧を出力するステップと、上記ゲートパルスを上記ゲートラインに供給するステップと、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を１フレーム期間単位で反転させ、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するステップとを含む。 
【００２２】
本発明の他の実施形態に係る液晶表示装置の駆動方法は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、入力映像でインターレースデータとスクロールデータのうち、どれか１つを検出するステップと、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して、上記データラインに上記データ電圧を出力するステップと、上記ゲートパルスを上記ゲートラインに供給するステップと、上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を１フレーム期間単位で反転させ、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Ｎの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するステップとを含む。 
【００２３】
本発明の更に他の実施形態に係る液晶表示装置の駆動方法は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するステップと、上記ゲートラインにゲートパルスを供給するステップと、上記ソース出力イネーブル信号を利用して電源が発生される時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高めて、上記エージング期間の以後の正常駆動期間の間、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間で上記液晶セルのデータ充電量を相対的に低めるステップと、上記極性制御信号を利用して上記正常駆動期間の間、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記データ電圧の極性を同一に制御し、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧の極性を１フレーム期間単位で反転させるステップとを含む。
【００２４】
本発明の更にまた他の実施形態に係る液晶表示装置の駆動方法は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するステップと、上記ゲートラインにスキャンパルスを供給するステップと、上記データを分析して上記データがインターレースデータとスクロールデータのうち、どれか１つであるかを判断するステップと、上記ソース出力イネーブル信号を利用して、電源が発生される時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高めて、上記映像分析回路の制御下に上記エージング期間の以後の正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、Ｎ（Ｎは、正の定数）の倍数番目フレーム期間で、上記液晶セルのデータ充電量を相対的に低くするステップと、上記極性制御信号を利用して上記正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか１つが入力される時、上記Ｎの倍数番目フレーム期間とその以前フレーム期間の間、上記液晶セルに供給されるデータの極性を同一に制御し、上記Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、上記液晶セルに供給されるデータの極性を１フレーム期間単位で反転させるステップとを含む。
【発明の効果】
【００２５】
本発明によると、直流化残像とフリッカーを予防することができるので、表示品質を高める効果が得られる。
【図面の簡単な説明】
【００２６】
【図１】液晶表示装置の液晶セルを示す等価回路図である。
【図２】インターレースデータの一例を示す波形図である。
【図３】インターレースデータによる直流化残像を示す実験結果画面である。
【図４】スクロールデータによる直流化残像を示す実験結果画面である。
【図５】本発明の第１実施形態に係る液晶表示装置の駆動方法を説明するための図である。
【図６】図５に図示されたソース出力イネーブル信号を示す波形図である。
【図７】スクロールデータで直流化残像が表れない原理を説明するための図である。
【図８】Ｎの倍数番目フレーム期間で光が増加する実験結果を示す波形図である。
【図９】第２ソースイネーブル信号によりＮの倍数番目フレーム期間で光が低くなる実験結果を示す波形図である。
【図１０】インターレースデータで直流化残像が表れない原理を説明するための図である。
【図１１】本発明の第１実施形態に係る液晶表示装置を示すブロック図である。
【図１２】図１１に図示されたデータ駆動回路を詳細に示すブロック図である。
【図１３】図１２に図示されたディジタル／アナログ変換器を詳細に示す回路図である。
【図１４】図１１に図示されたＰＯＬ／ＳＯＥロジック回路を詳細に示すブロック図である。
【図１５】図１４に図示されたロジック部を詳細に示すブロック図である。
【図１６】図１５に図示されたＰＯＬ反転信号、第１及び第２極性制御信号を示す波形図である。
【図１７】本発明の第２実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
【図１８】本発明の第２実施形態に係る液晶表示装置を示すブロック図である。
【図１９】本発明の第３実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。
【図２０】本発明の第３実施形態に係る液晶表示装置の駆動方法を説明するためのフレーム構成図である。
【図２１】エージング期間の間、液晶セルの光波形を示す波形図である。
【図２２】本発明の第４実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。
【図２３】図１４に図示されたＰＯＬ／ＳＯＥロジック回路の他の実施形態を詳細に示すブロック図である。
【図２４】図２３に図示された電源電圧とゲートスタートパルスを示す波形図である。
【図２５】本発明の第５実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
【図２６Ａ】本発明の第６実施形態に係る液晶表示装置の駆動方法を示すフローチャートである。
【図２６Ｂ】本発明の第６実施形態に係る液晶表示装置を示すブロック図である。
【図２７】図２６に図示されたゲート駆動回路のシフトレジストを示すブロック図である。
【図２８】Ｎの倍数番目フレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
【図２９】Ｎの倍数番目フレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
【図３０】Ｎの倍数番目フレーム期間の以外の他のフレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
【図３１】本発明の第７実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
【図３２】本発明の第７実施形態に係る液晶表示装置を示すブロック図である。
【図３３】本発明の第８実施形態に係る液晶表示装置の駆動方法を段階的に説明するためのフローチャートである。
【図３４】Ｎの倍数番目フレーム期間の以外の他のフレーム期間でデータ電圧とスキャンパルスの波形を示す波形図である。
【図３５】本発明の第８実施形態に係る液晶表示装置の駆動方法において、Ｎの倍数番目フレーム期間の間、データ電圧とスキャンパルスの波形を示す波形図である。
【図３６】図２６及び図３２に図示された第２ロジック回路を詳細に示すブロック図である。
【図３７】本発明の第８実施形態に係る液晶表示装置の駆動方法において、Ｎの倍数番目フレーム期間の間、データタイミング制御信号とゲートタイミング制御信号を示す波形図である。
【図３８】本発明の第９実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
【図３９Ａ】本発明の第１０実施形態に係る液晶表示装置の駆動方法を示すフローチャートである。
【図３９Ｂ】本発明の第１０実施形態に係る液晶表示装置を示すブロック図である。
【図４０】図３９Ｂに図示されたロジック回路を詳細に示すブロック図である。
【図４１Ａ】本発明の第１１実施形態に係る液晶表示装置の駆動方法を段階的に示すフローチャートである。
【図４１Ｂ】本発明の第１１実施形態に係る液晶表示装置を示すブロック図である。
【図４２】図４１に図示されたＰＯＬ／ＳＯＥロジック回路を詳細に示すブロック図である。
【図４３】図４２に図示されたロジック部を詳細に示すブロック図である。
【図４４】本発明の第１２実施形態に係る液晶表示装置を示すブロック図である。
【図４５】本発明の第１２実施形態に係る液晶表示装置において、ゲートタイミング制御信号の変調方法の他の実施形態を示す波形図である。
【図４６】本発明の第１３実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
【図４７】本発明の第１３実施形態に係る液晶表示装置を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、図５乃至図４７を参照しつつ本発明の好ましい実施形態を説明する。
【００２８】
図５及び図６を参照すると、本発明の第１実施形態に係る液晶表示装置の駆動方法は、フレーム期間単位で液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性を反転させる。そして、本発明の第１実施形態に係る液晶表示装置の駆動方法は、Ｎフレーム期間周期で、その以前フレーム期間と同一な極性のデータ電圧で液晶セル（Ｃｌｃ）を充電させる。
【００２９】
‘Ｎ’は好ましくは８以上の定数である。これは‘Ｎ’を調節してインターレースデータとスクロールデータ全てで直流化残像を確認した実験結果、Ｎが８以上の定数である時、インターレースデータとスクロールデータ全てで直流化残像が表れないためである。 
【００３０】
また、本発明の第１実施形態に係る液晶表示装置の駆動方法は、第１乃至第Ｎ−１フレーム期間で第１ソース出力イネーブル信号（Source Output Enable：ＳＯＥ）を第１パルス幅（Ｗ１）で発生させ、第Ｎフレーム期間で第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を第１パルス幅より広い第２パルス幅（Ｗ２）で発生させる。第１及び第２ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）は、データ駆動回路の出力を指示するタイミング制御信号である。次に、本発明の第１実施形態に係る液晶表示装置の駆動方法は、第Ｎ＋１乃至第２Ｎ−１フレーム期間で第１ソース出力イネーブル信号（ＳＯＥ）を第１パルス幅（Ｗ１）で発生させ、第２Ｎフレーム期間で第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を第２パルス幅（Ｗ２）で発生させる。
【００３１】
第１及び第２ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）のハイ論理区間の間、データ駆動回路は共通電圧（Ｖｃｏｍ）やチャージシェア電圧（Charge share voltage）を発生する。共通電圧（Ｖｃｏｍ）は、正極性データ電圧と負極性データ電圧の中間電圧である。チャージシェア電圧は、ソース出力イネーブル信号（ＳＯＥ）のハイ論理区間で正極性データ電圧が供給されるデータラインとそれに隣接するように配置され、負極性データ電圧が供給されるデータラインの短絡により正極性データ電圧と負極性データ電圧の平均値で発生される電圧である。第１及び第２ソース出力イネーブル信号（ＳＯＥ、ＦＧＥＳＯＥ）のロー論理区間の間、データ駆動回路は正極性データ電圧（＋Ｖｄａｔａ）または負極性データ電圧（−Ｖｄａｔａ）を発生する。
【００３２】
第１乃至第Ｎ−１フレーム期間、第Ｎ＋１乃至第２Ｎ−１フレーム期間の間、第１ソース出力イネーブル信号（ＳＯＥ）のハイ論理区間とゲートパルス（ＧＰ）は重畳されないとか、非常に短い時間の間重畳される。このために、第１乃至第Ｎ−１フレーム期間、第Ｎ＋１乃至第２Ｎ−１フレーム期間の間、液晶セル（Ｃｌｃ）は、ゲートパルス（ＧＰ）によりＴＦＴがターン−オンされる期間の間、正極性データ電圧（＋Ｖｄａｔａ）、または負極性データ電圧（−Ｖｄａｔａ）を充電した後、ＴＦＴがターン−オフされた後、ストレージキャパシタ（Ｃｓｔ）によりデータ電圧（＋Ｖｄａｔａ、−Ｖｄａｔａ）を維持する。 
【００３３】
第Ｎ及び第２Ｎフレーム期間の間、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）のハイ論理区間とゲートパルス（ＧＰ）は、相対的に長い時間の間重畳される。このために、第Ｎ及び第２Ｎフレーム期間の間、液晶セル（Ｃｌｃ）はゲートパルス（ＧＰ）によりＴＦＴがターン−オンされる期間の間、共通電圧（Ｖｃｏｍ）またはチャージシェア電圧を充電した後、データ電圧（＋Ｖｄａｔａ、−Ｖｄａｔａ）を充電する。次に、液晶セル（Ｃｌｃ）は、ＴＦＴがターン−オフされた後、ストレージキャパシタ（Ｃｓｔ）によりデータ電圧（＋Ｖｄａｔａ、−Ｖｄａｔａ）を維持する。
【００３４】
全てのフレーム期間に同一階調のデータ電圧（＋Ｖｄａｔａ、−Ｖｄａｔａ）を液晶セル（Ｃｌｃ）に供給すると仮定する時、第Ｎ及び第２Ｎフレーム期間の間、液晶セル（Ｃｌｃ）が第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）とゲートパルス（ＧＰ）の重畳により共通電圧（Ｖｃｏｍ）またはチャージシェア電圧を充電したデータ電圧（＋Ｖｄａｔａ、−Ｖｄａｔａ）を充電するので、第Ｎ及び第２Ｎフレーム期間の間、液晶セルの充電量は、第１乃至第Ｎ−１フレーム期間、第Ｎ＋１乃至第２Ｎ−１フレーム期間の充電量に比べて小さくなる。
【００３５】
第１ソース出力イネーブル信号（ＳＯＥ）の第１パルス幅（Ｗ１）を１とする時、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）の第２パルス幅（Ｗ２）はほぼ１．３６〜１．７１である。これは実験結果、インターレースデータとスクロールデータ全てで直流化残像とフリッカーが表れない第２パルス幅の最適値であるためである。この実験は、第１ソース出力イネーブル信号（ＳＯＥ）の第１パルス幅（Ｗ１）を２．２４μｓにし、Ｎフレーム単位で以前フレームと同一な極性でデータ電圧を制御して液晶表示パネルを駆動しながら第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）の第２パルス幅（Ｗ２）を調節して、インターレースデータとスクロールデータ全てで直流化残像とフリッカーを確認した実験である。この実験において、インターレースデータとスクロールデータ全てで直流化残像とフリッカーが表れない第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）の第２パルス幅（Ｗ２）はほぼ３．０４μｓ〜３．８４μｓに確認された。第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）の第２パルス幅（Ｗ２）が３．０４μｓより狭ければ、第Ｎフレーム期間と第２Ｎフレーム期間で液晶セル（Ｃｌｃ）の充電量減少程度が小さいので、肉眼で画面でフリッカーが感じられ、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）の第２パルス幅（Ｗ２）が３．８４μｓより広ければ、第Ｎフレーム期間と第２Ｎフレーム期間で液晶セル（Ｃｌｃ）の充電量減少程度が大きいので、肉眼で画面の輝度低下とフリッカーが感じられた。
【００３６】
結局、本発明の第１実施形態に係る液晶表示装置の駆動方法は、毎フレーム期間毎にデータ電圧の極性を反転させ、Ｎフレーム期間単位でその以前フレーム期間と同一な極性でデータ電圧を制御し、第Ｎフレーム期間と第２Ｎフレーム期間でソース出力イネーブル信号（ＳＯＥ）のパルス幅を増加させて、液晶セル（Ｃｌｃ）の充電量を低める。
【００３７】
図６において、“ＶＣｌｃ（ＳＯＥ）”と“ＶＣｌｃ（ＦＧＤＳＯＥ）”は液晶セル（Ｃｌｃ）の電圧である。 
【００３８】
図７乃至図９は、スクロールデータが任意の液晶セル（Ｃｌｃ）に供給される時、直流化残像とフリッカー予防効果を説明するための図である。 
【００３９】
図７を参照すると、記号や文字をフレーム当たり８ピクセルの速度で移動させ、極性制御信号（Polarity：ＰＯＬ）を利用して８フレーム期間単位でその以前フレームと同一な極性でデータ電圧を制御すると、任意の液晶セル（Ｃｌｃ）は斜線を引いたフレーム期間で記号や文字のデータ電圧を充電し、その電圧が“＋＋”→“‐‐”→“＋＋”→“‐‐”に変わる。したがって、本発明は一定の速度で記号や文字が移動するスクロールデータで、液晶セル（Ｃｌｃ）に充電される電圧の極性が周期的に反転されることで、同一極性の電圧が累積されて表れる直流化残像を予防することができる。
【００４０】
液晶表示パネルの上に配置されたフォトダイオードの出力波形である光波形から見られるように、８フレーム期間周期で連続する２つのフレーム期間の間、同一な極性のデータ電圧が反復されるので、そのうち、第２フレーム期間で液晶セルに同一極性のデータ電圧が累積されて、その電圧が大きくなる。このような同一極性の累積電圧により、図７及び図８のように、８フレーム期間周期で表れ、液晶セルに同一極性のデータ電圧が連続して充電される２つのフレーム期間の中で、第２フレーム期間に液晶セル（Ｃｌｃ）の輝度が急激に増加してフリッカーとして見えることができる。このようなフリッカー現象を予防するために、本発明の実施形態に係る液晶表示装置の駆動方法は、第Ｎ及び第２Ｎフレーム期間で、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を利用して液晶セル（Ｃｌｃ）の充電量を低下させて、図９のように輝度の急激な変化を防止する。
【００４１】
図１０は、インターレースデータが任意の液晶セル（Ｃｌｃ）に供給される時、直流化残像とフリッカー予防効果を説明するための図である。 
【００４２】
図１０を参照すると、任意の液晶セル（Ｃｌｃ）にインターレースデータが供給されると、その液晶セル（Ｃｌｃ）には第Ｎ−１フレーム期間と第Ｎ＋１フレーム期間のみに高いデータ電圧が供給され、第Ｎフレーム期間と第Ｎ＋２フレーム期間に相対的に低いブラック電圧、あるいは平均電圧が供給される。その結果、第Ｎ−１フレーム期間に供給される正極性データ電圧と第Ｎ＋１フレーム期間に供給される負極性データ電圧とが中和されて液晶セル（Ｃｌｃ）に偏向された極性の電圧が蓄積されない。したがって、本発明の実施形態に係る液晶表示装置は、インターレースデータが供給される時にも直流化残像とフリッカーが表れない。
【００４３】
図１１乃至図１５は、本発明の第１実施形態に係る液晶表示装置を示す。 
【００４４】
図１１を参照すると、本発明の第１実施形態に係る液晶表示装置は、液晶表示パネル１００、タイミングコントローラ１０１、ＰＯＬ／ＳＯＥロジック回路１０２、データ駆動回路１０３、及びゲート駆動回路１０４を備える。 
【００４５】
液晶表示パネル１００は、２枚のガラス基板の間に液晶分子が形成される。この液晶表示パネル１００は、ｍ個のデータライン（Ｄ１乃至Ｄｍ）とｎ個のゲートライン（Ｇ１乃至Ｇｎ）が交差構造によりマトリックス形態で配置されたｍ×ｎ個の液晶セル（Ｃｌｃ）を含む。
【００４６】
液晶表示パネル１００の下部ガラス基板には、データライン（Ｄ１乃至Ｄｍ）、ゲートライン（Ｇ１乃至Ｇｎ）、ＴＦＴ、ＴＦＴに接続された液晶セル（Ｃｌｃ）の画素電極１、及びストレージキャパシタ（Ｃｓｔ）などが形成される。液晶表示パネル１００の上部ガラス基板の上にはブラックマトリックス、カラーフィルター及び共通電極２が形成される。一方、共通電極２は、ＴＮ（Twisted Nematic）モードとＶＡ（Vertical Alignment）モードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳ（In Plane Switching）モードとＦＦＳ（Fringe Field Switching）モードのような水平電界駆動方式で画素電極１と共に下部ガラス基板上に形成される。共通電極２には正極性データ電圧と負極性データ電圧との間の共通電圧（Ｖｃｏｍ）が供給される。液晶表示パネル１００の上部ガラス基板と下部ガラス基板の上には光軸が直交する偏光板が付着され、液晶と接する内面に液晶のプレチルト角を設定するための配向膜が形成される。
【００４７】
タイミングコントローラ１０１は、垂直／水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Data Enable）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けて、データ駆動回路１０３、ゲート駆動回路１０４、及びＰＯＬ／ＳＯＥロジック回路１０２の動作タイミングを制御するための制御信号を発生する。このような制御信号は、ゲートスタートパルス（Gate Start Pulse:ＧＳＰ）、ゲートシフトクロック信号（Gate Shift Clock：ＧＳＣ）、ゲート出力イネーブル信号（Gate Output Enable：ＧＯＥ）、ソーススタートパルス（Source Start Pulse：ＳＳＰ）、ソースサンプリングクロック（Source Sampling Clock：ＳＳＣ）、ソース出力イネーブル信号（ＳＯＥ）、及び第１極性制御信号（ＰＯＬ）を含む。ゲートスタートパルス（ＧＳＰ）は、１つの画面が表示される１垂直期間中でスキャンが始まる開始水平ラインを指示する。ゲートシフトクロック信号（ＧＳＣ）は、ゲート駆動回路内のシフトレジストに入力されて、ゲートスタートパルス（ＧＳＰ）を順次にシフトさせるためのタイミング制御信号であって、ＴＦＴのオン（ＯＮ）期間に対応するパルス幅で発生される。ゲート出力信号（ＧＯＥ）は、ゲート駆動回路１０４の出力を指示する。ソーススタートパルス（ＳＳＰ）は、データ制御信号（ＤＤＣ）はデータが表示される１水平ラインで開始画素を指示する。ソースサンプリングクロック（ＳＳＣ）は、ライジング（Rising）またはフォーリング（Falling）エッジに基準してデータ駆動回路１０３内でデータのラッチ動作を指示する。ソース出力イネーブル信号（Source Output Enable：ＳＯＥ）は、データ駆動回路１０３の出力を指示する。第１極性制御信号（Polarity：ＰＯＬ）は、液晶表示パネル１００の液晶セル（Ｃｌｃ）に供給されるデータ電圧の極性を指示する。第１極性制御信号（ＰＯＬ）は、１水平期間周期で論理が反転される１ドットインバージョンの極性制御信号や２水平期間周期で論理が反転される２ドットインバージョンの極性制御信号のうち、どれか１つの形態で発生される。このようなタイミングコントローラ１０１は、１２０Ｈｚまたは６０Ｈｚフレーム周波数でタイミング制御信号を発生して、１２０Ｈｚまたは６０Ｈｚ基準に、ＰＯＬ／ＳＯＥロジック回路１０２、データ駆動回路１０３、及びゲート駆動回路１０４の動作タイミングを制御する。フレーム周波数は、垂直同期信号（Ｖｓｙｎｃ）に対応する周波数で秒当たり画面数を指示する。１２０Ｈｚフレーム周波数は、１秒当たり１２０個の画面が液晶表示パネル１００に表示されるようにし、６０Ｈｚフレーム周波数は、１秒当たり６０個の画面が液晶表示パネル１００に表示されるようにする。フリッカーは、液晶表示装置が１２０Ｈｚフレーム周波数で駆動される時、６０Ｈｚフレーム周波数に比べて殆ど感じられない。
【００４８】
ＰＯＬ／ＳＯＥロジック回路１０２は、ゲートスタートパルス（ＧＳＰ）と第１極性制御信号（ＰＯＬ）の入力を受けて、残像とフリッカーを予防するためにＮの倍数フレーム期間、即ち、第Ｎ及び第２Ｎフレーム期間で第２極性制御信号（ＦＧＤＰＯＬ）を発生し、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ、ＰＯＬ）のうち、どれか１つを選択的にデータ駆動回路１０３に供給する。第１極性制御信号（ＰＯＬ）は、図１６のように、１水平期間または２水平期間単位で論理が反転され、また、フレーム期間毎にデータ電圧の極性を反転させるために、１フレーム期間単位で論理が反転される。第２極性制御信号（ＦＧＤＰＯＬ）は、図１６のように、Ｎの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Ｎの倍数番目フレーム期間で以前フレーム期間と同一な位相で発生され、１水平期間または２水平期間単位で論理が反転される。また、ＰＯＬ／ＳＯＥロジック回路１０２は、第１ソース出力イネーブル信号（ＳＯＥ）と第３クロック信号（ＣＬＫ３）の入力を受けて、残像とフリッカーを予防するために、Ｎの倍数番目フレーム期間でパルス幅が広く調整された第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生し、第１ソース出力イネーブル信号（ＳＯＥ）と第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）のうち、どれか１つを選択的にデータ駆動回路１０３に供給する。第１ソース出力イネーブル信号（ＳＯＥ）は、全てのフレーム期間で第１パルス幅（Ｗ１）で発生される。第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）は、Ｎの倍数番目フレーム期間の間、第１パルス幅（Ｗ１）より広い第２パルス幅（Ｗ２）で発生され、Ｎの倍数番目フレーム期間の以外の他のフレーム期間で第１パルス幅（Ｗ１）で発生される。
【００４９】
本発明の第１実施形態に係る液晶表示装置は、タイミングコントローラ１０１とＰＯＬ／ＳＯＥロジック回路１０２との間に接続されて、第３クロック信号（ＣＬＫ）を発生するためのマルチプレクサをさらに備える。マルチプレクサは、タイミングコントローラ１０１の内部発振器から発生される第１クロック信号（ＣＬＫ１）または外部発振器から供給される第２クロック信号（ＣＬＫ２）を自身の制御端子に供給される制御信号に従って選択し、選択されたクロック信号（ＣＬＫ１またはＣＬＫ２）を第３クロック信号（ＣＬＫ３）としてＰＯＬ／ＳＯＥロジック回路１０２に供給する。このようなマルチプレクサの制御端子はオプションピンに接続される。オプションピンは、マルチプレクサの制御端子に接続され、製造業体により基底電圧源（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、オプションピンが基底電圧源（ＧＮＤ）に接続されると、マルチプレクサは自身の制御端子に“０”の選択制御信号（ＳＥＬ）が供給されて、第１クロック信号（ＣＬＫ１）を第３クロック信号（ＣＬＫ３）として出力し、オプションピンが電源電圧（Ｖｃｃ）に接続されると、マルチプレクサは自身の制御端子に‘１’の選択制御信号（ＳＥＬ）が供給されて、第２クロック信号（ＣＬＫ２）を第３クロック信号（ＣＬＫ３）として出力する。
【００５０】
データ駆動回路１０３は、タイミングコントローラ１０１の制御下にデジタルビデオデータ（ＲＧＢ）をラッチする。そして、データ駆動回路１０３は、ディジタルビデオデータを極性制御信号（ＰＯＬ／ＦＧＤＰＯＬ）に従ってアナログ正極性／負極性ガンマ補償電圧に変換して、正極性／負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。
【００５１】
ゲート駆動回路１０４は、シフトレジスト、シフトレジストの出力信号を液晶セルのＴＦＴ駆動に適合したスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートライン（Ｇ１乃至Ｇｎ）との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路から構成される。このゲート駆動回路１０４は、ほぼ１水平期間のパルス幅を有するゲートパルスを順次に出力する。
【００５２】
ＰＯＬ／ＳＯＥロジック回路１０２は、タイミングコントローラ１０１内に内蔵されることができる。
【００５３】
本発明の第１実施形態に係る液晶表示装置は、タイミングコントローラ１０１にディジタルビデオデータ（ＲＧＢ）とタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）を供給するシステム１０５をさらに備える。 
【００５４】
システム１０５は、放送信号、外部機器インターフェース回路、グラフィック処理回路、ラインメモリ１０６などを含んで、放送信号や外部機器から入力される映像ソースからビデオデータを抽出し、そのビデオデータをデジタルに変換してタイミングコントローラ１０１に供給する。システム１０５から受信されるインターレース放送信号は、ラインメモリに格納された後に出力される。インターレース放送信号のビデオデータは、奇数フレーム期間に奇数ラインのみに存在し、偶数フレーム期間に偶数ラインのみに存在する。したがって、システム１０５は、インターレース放送信号を受信すると、ラインメモリ１０６に格納された有効データの平均値またはブラックデータ値で、奇数フレーム期間の偶数ラインデータ、そして偶数フレームの奇数ラインデータを発生する。このようなシステム１０５は、デジタルビデオデータと共にタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）をタイミングコントローラ１０１に供給する。また、システム１０５は、タイミングコントローラ１０１、ＰＯＬ／ＳＯＥロジック回路１０２、データ駆動回路１０３、ゲート駆動回路１０４、液晶表示パネルの駆動電圧を発生する直流−直流変換器（DC-D Cconvertor）、バックライトユニットの光源点灯のためのインバータなどの回路に電源を供給する。
【００５５】
図１２及び図１３は、データ駆動回路１０３を詳細に示す回路図である。 
【００５６】
図１２及び図１３を参照すると、データ駆動回路１０３は、各々ｋ（ｋは、ｍより小さな定数）個のデータライン（Ｄ１乃至Ｄｋ）を駆動する多数のソース集積回路（Integrated Circuit：ＩＣ）を含む。ソース集積回路の各々は、シフトレジスト１１１、データレジスト１１２、第１ラッチ１１３、第２ラッチ１１４、デジタル／アナログ変換器（以下、“ＤＡＣ”という）１１５、チャージシェア回路（Charge Share Circuit）１１６、及び出力回路１１７を含む。
【００５７】
シフトレジスタ１１１は、タイミングコントローラ１０１からのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック（ＳＳＣ）に従ってシフトさせてサンプリング信号を発生する。また、シフトレジスト１１１は、ソーススタートパルス（ＳＳＰ）をシフトさせて、集積回路のシフトレジスト１１１へキャリー信号（ＣＡＲ）を伝達することになる。データレジスト１１２は、タイミングコントローラ１０１により分離された奇数画素のデジタルビデオデータ（ＲＧＢｏｄｄ）と偶数画素のデジタルビデオデータ（ＲＧＢｅｖｅｎ）を一時格納し、格納されたデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第１ラッチ１１３に供給する。第１ラッチ１１３は、シフトレジスト１１１から順次に入力されるサンプリング信号に応答して、データレジスト１１２からのデジタルビデオデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をサンプリングし、そのデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をラッチした後、そのデータを同時に出力する。第２ラッチ１１４は、第１ラッチ１１３から入力されるデータを同時にラッチした後、ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）のロー論理期間の間、他の集積回路の第２ラッチ１１４と同時にディジタルビデオデータを出力する。ＤＡＣ１１５は、図１３のように、正極性ガンマ基準電圧（ＧＨ）が供給されるＰ−デコーダ（ＰＤＥＣ）１２１、負極性ガンマ基準電圧（ＧＬ）が供給されるＮ−デコーダ（ＮＤＥＣ）１２２、極性制御信号（ＦＧＤＰＯＬ／ＰＯＬ）に応答して、Ｐ−デコーダ１２１の出力とＮ−デコーダ１２２の出力を選択するマルチプレクサ１２３を含む。Ｐ−デコーダ１２１は、第２ラッチ１１４から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する正極性ガンマ補償電圧を出力し、Ｎ−デコーダ１２２は、第２ラッチ１１４から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する負極性ガンマ補償電圧を出力する。マルチプレクサ１２３は、極性制御信号（ＦＧＤＰＯＬ／ＰＯＬ）に応答して、正極性のガンマ補償電圧と負極性のガンマ補償電圧を選択し、選択された正極性／負極性ガンマ補償電圧をアナログデータ電圧で出力する。チャージシェア回路１１６は、ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）のハイ論理期間の間、隣り合うデータ出力チャネルを短絡（short）させて、隣り合うデータ電圧の平均値をチャージシェア電圧で出力したり、ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）のハイ論理期間の間、データ出力チャネルに共通電圧（Ｖｃｏｍ）を供給して、正極性データ電圧と負極性データ電圧の急激な変化を減らす。出力回路１１７は、バッファを含んでデータライン（Ｄ１乃至Ｄｋ）に供給されるアナログデータ電圧の信号減衰を最小化する。
【００５８】
図１４及び図１５は、ＰＯＬ／ＳＯＥロジック回路１０２を詳細に示す回路図である。
【００５９】
図１４を参照すると、ＰＯＬ／ＳＯＥロジック回路１０２は、ロジック部１３１、及び第１及び第２マルチプレクサ１３２、１３３を備える。 
【００６０】
ロジック部１３１は、タイミングコントローラ１０１からゲートスタートパルス（ＧＳＰ）、第１極性制御信号（ＰＯＬ）、第１ソース出力イネーブル信号（ＳＯＥ）、及びクロック信号（ＣＬＫ３）の入力を受けて、Ｎの倍数番目フレーム期間に第２極性制御信号（ＦＧＤＰＯＬ）を発生し、Ｎの倍数番目フレーム期間に第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生する。 
【００６１】
第１マルチプレクサ１３２は、自身の制御端子に印加される制御信号の論理値に従って、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択する。
【００６２】
第２マルチプレクサ１３３は、自身の制御端子に印加される制御信号の論理値に従って、第１ソース出力イネーブル信号（ＳＯＥ）と第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）のうち、どれか１つを選択する。
【００６３】
第１及び第２マルチプレクサ１３２、１３３の制御端子は、オプションピンに接続される。オプションピンは、第１及び第２マルチプレクサ１３２、１３３の制御端子に接続され、製造業体により基底電圧源（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、オプションピンが基底電圧源（ＧＮＤ）に接続されると、第１マルチプレクサ１３２は、自身の制御端子に“０”の選択制御信号（ＳＥＬ２）が供給されて第２極性制御信号（ＦＧＤＰＯＬ）を出力し、第２マルチプレクサ１３３は、自身の制御端子に“０”の選択制御信号（ＳＥＬ２）が供給されて、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を出力する。オプションピンが電源電圧（Ｖｃｃ）に接続されると、第１マルチプレクサ１３２は、自身の制御端子に“１”の選択制御信号（ＳＥＬ２）が供給されて第１極性制御信号（ＰＯＬ）を出力し、第２マルチプレクサ１３３は自身の制御端子に“１”の選択制御信号（ＳＥＬ２）が供給されて第１ソース出力イネーブル信号（ＳＯＥ）を出力する。
【００６４】
図１５及び図１６を参照すると、ロジック部１３１は、フレームカウンタ１４１、ＰＯＬ反転部１４２、排他的論理和ゲート（以下、“ＸＯＲ”という）１４３、ＳＯＥタイミング分析部１４４、ＳＯＥ調整部１４５、及び第３マルチプレクサ１４６を備える。
【００６５】
フレームカウンタ１４１は、１フレーム期間の間に１回発生され、１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）に応答して、液晶表示パネル１００に表示される画像のフレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を出力する。また、フレームカウンタ１４１は、Ｎの倍数番目フレーム期間を指示するＮフレーム情報を発生する。
【００６６】
ＰＯＬ反転部１４２は、フレームカウンタ１４１からのフレームカウント情報（Ｆｃｎｔ）の入力を受けて、そのフレームカウント情報（Ｆｃｎｔ）をＮで残り演算して、その演算結果、残りが‘０’となる時点に論理を反転させた出力信号を発生する。この出力信号は、ＰＯＬ反転信号（ＰＯＬｉｎｖ）として図１６のように、Ｎ−１個のフレーム期間の間、ハイ論理（または、ロー論理）を維持し、Ｎの倍数番目フレーム期間の開始時点にロー論理（または、ハイ論理）に反転される。したがって、ＰＯＬ反転部１４２から出力されるＰＯＬ反転信号（ＰＯＬｉｎｖ）は、Ｎの倍数番目フレーム期間毎にその開始時点を指示する。 
【００６７】
ＸＯＲ１４３は、第１極性制御信号（ＰＯＬ）とＰＯＬ反転信号（ＰＯＬｉｎｖ）を排他的論理和演算して、図１６のように、Ｎ−１の倍数フレーム期間とＮフレーム期間で極性パターンが同一であり、その以外の残りフレーム期間でフレーム期間単位で極性パターンが反転される第２極性制御信号（ＦＧＤＰＯＬ）を発生する。
【００６８】
ＳＯＥタイミング分析部１４４は、クロック信号（ＣＬＫ３）単位で第１ソース出力イネーブル信号（ＳＯＥ）を分析して、第１ソース出力イネーブル信号（ＳＯＥ）のライジングエッジ（rising edge）、パルス幅、及びフォーリングエッジ（falling edge）を検出する。
【００６９】
ＳＯＥ調整部１４５は、ＳＯＥタイミング分析部１４４からのＳＯＥ情報（Ｃｈｅｃｋ＿ＳＯＥ）を利用して、Ｎの倍数番目フレーム期間に第２パルス幅（Ｗ２）で第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生する。 
【００７０】
第３マルチプレクサ１４６は、フレームカウンタ１４１からのＮフレーム情報に従ってＮの倍数番目フレーム期間にＳＯＥ調整部１４５の出力を選択し、Ｎの倍数番目フレーム期間の以外の他のフレーム期間に第１ソース出力イネーブル信号（ＳＯＥ）を選択して、第２ソース出力イネーブル信号（ＦＧＥＳＯＥ）を発生する。
【００７１】
図１７は、本発明の第２実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。 
【００７２】
図１７を参照すると、本発明の第２実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断する（Ｓ１、Ｓ２）。
【００７３】
ステップＳ２で、現在入力されるデータが直流化残像が表れることができるデータと判断されると、本発明の第２実施形態は現在フレームがＮの倍数番目フレーム期間であるか否かを判断し、Ｎの倍数番目フレーム期間であれば、第２極性制御信号（ＦＧＤＰＯＬ）と第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を利用して、液晶表示パネルに表示されるデータ電圧の極性を制御する（Ｓ３、Ｓ４）。
【００７４】
ステップＳ２で、現在入力されるデータが直流化残像が表れることができるデータでなければ、第１極性制御信号（ＰＯＬ）と第１ソース出力イネーブル信号（ＳＯＥ）とを利用して、液晶表示パネルに表示されるデータ電圧の極性を制御する（Ｓ５）。
【００７５】
図１８は、本発明の第２実施形態に係る液晶表示装置を示す。
【００７６】
図１８を参照すると、本発明の第２実施形態に係る液晶表示装置は、システム１０５、液晶表示パネル１００、映像分析回路１６１、タイミングコントローラ１０１、ＰＯＬ／ＳＯＥロジック回路１６２、データ駆動回路１０３、及びゲート駆動回路１０４を備える。この実施形態において、システム１０５、液晶表示パネル１００、タイミングコントローラ１０１、データ駆動回路１０３、及びゲート駆動回路１０４は、前述した第１実施形態と実質的に同一であるので、同一な図面符号を与えて、それに対する詳細な説明を省略する。
【００７７】
映像分析回路１６１は、現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータであるか否かを判断する。映像分析回路１６１は、１フレーム映像で隣り合うライン間のデータを比較して、そのライン間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路１６１は、フレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。このような映像分析の結果に、映像分析回路１６１は、インターレースデータ、及びスクロールデータを指示する選択信号（ＳＥＬ３）を発生し、その選択信号（ＳＥＬ３）を利用してＰＯＬ／ＳＯＥロジック回路１６２を制御する。
【００７８】
ＰＯＬ／ＳＯＥロジック回路１６２は、映像分析回路１６１からの選択信号（ＳＥＬ３）の第１論理値に応答して直流化残像が表れることができるデータが入力される時、Ｎの倍数フレーム期間に第２極性制御信号（ＦＧＤＰＯＬ）と第２ソース出力イネーブル信号（ＦＧＥＳＯＥ）を発生する。そして、ＰＯＬ／ＳＯＥロジック回路１６２は、映像分析回路１６１からの選択信号（ＳＥＬ３）の第２論理値に応答して、直流化残像が表れることができるデータが入力されない時、第１極性制御信号（ＰＯＬ）と第１ソース出力イネーブル信号（ＳＯＥ）とを発生する。
【００７９】
タイミングコントローラ１０１、映像分析回路１６１、及びＰＯＬ／ＳＯＥロジック回路１６２は、１チップで集積されることができる。
【００８０】
図１９及び図２０は、本発明の第３実施形態に係る液晶表示装置の駆動方法を示す。 
【００８１】
図１９及び図２０を参照すると、本発明の第３実施形態に係る液晶表示装置の駆動方法は、電源が入力された直後のエージング期間の間、液晶セルの充電量を増加させ、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。このために、本発明は、エージング期間の間、データ駆動回路に供給されるソース出力イネーブル信号（ＳＯＥ）のパルス幅を図６のように狭く制御して、液晶セルのデータ充電量を高める（Ｓ１９１及びＳ１９２）。また、本発明は、エージング期間の間、データ駆動回路に供給される極性制御信号を図１６のような第１極性制御信号（ＰＯＬ）で発生して、１フレーム期間単位でデータ電圧の極性を反転させる（Ｓ１９３）。
【００８２】
エージング期間は、液晶セルの応答特性が満足すべき水準に達していない期間であって、液晶表示装置に電源が供給された直後から３〜５分が経過した期間に定義される。このエージング期間は、表示パネルの液晶特性に従って変わることができる。 
【００８３】
本発明の第３実施形態に係る液晶表示装置の駆動方法は、エージング期間後の正常駆動期間でＮの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。また、本発明の第３実施形態に係る液晶表示装置の駆動方法は、正常駆動期間でＮの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧の充電量を減少させる。このために、本発明はエージング期間後にＮの倍数番目フレーム期間の以外の期間の間、パルス幅が相対的に狭いソース出力イネーブル信号（ＳＯＥ）を利用して、液晶セルのデータ充電量を高め、Ｎの倍数番目フレーム期間の間、ソース出力イネーブル信号をパルス幅が相対的に広い第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）に変換して液晶セルのデータ充電量を相対的に減らす（Ｓ１９４）。そして、本発明はエージング期間後に極性制御信号を図１６のような第２極性制御信号（ＦＧＤＰＯＬ）に変換して、Ｎの倍数番目フレーム期間と、その以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる（Ｓ１９５）。
【００８４】
エージング期間の間、第２極性制御信号（ＦＧＤＳＯＥ）を利用して、Ｎの倍数番目フレーム期間と、その以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させながら液晶表示装置を駆動した実験結果、エージング期間の間、図２１のように、液晶セルの光波形がアンダーシュート（Under shoot）を含んで輝度が格段に低くなった。このような現象は、エージング期間の間、液晶の応答特性が低いためである。したがって、本発明の第３実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、データ電圧の極性をフレーム毎に反転させ、ソース出力イネーブル信号（ＳＯＥ）のパルス幅を相対的に狭めて液晶セルのデータ充電量を増加させることによって、エージング期間の間、液晶セルの応答特性と輝度を高める。 
【００８５】
図２２は、本発明の第４実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。 
【００８６】
図２０及び２２を参照すると、本発明の第４実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、液晶セルの充電量を増加させ、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。このために、本発明は、エージング期間の間、データ駆動回路に供給されるソース出力イネーブル信号（ＳＯＥ）のパルス幅を図６のように狭く制御して、液晶セルのデータ充電量を高める（Ｓ２２１及びＳ２２２）。また、本発明は、エージング期間の間、第２極性制御信号（ＦＧＤＰＯＬ）でデータ駆動回路から出力されるデータ電圧の極性を制御して、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる（Ｓ２２３）。
【００８７】
次に、本発明の第４実施形態に係る液晶表示装置の駆動方法は、エージング期間後に、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させ、Ｎの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧の充電量を減少させる。このために、本発明は、エージング期間後にＮの倍数番目フレーム期間の以外の他のフレーム期間の間にパルス幅が狭くて、Ｎの倍数番目フレーム期間の間にパルス幅が広い第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）で液晶セルのデータ充電量を減らす（Ｓ２２４）。そして、本発明は、エージング期間後に第２極性制御信号（ＦＧＤＰＯＬ）を利用して、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる（Ｓ２２５）。
【００８８】
本発明の第３及び第４実施形態に係る液晶表示装置の駆動方法は、図１１に図示された液晶表示装置で具現される。但し、本発明の第３及び第４実施形態に係る液晶表示装置の駆動方法を具現するために、図１１に図示された液晶表示装置でＰＯＬ／ＳＯＥロジック回路は、図２３のようにエージング安定化回路２３４を備える。
【００８９】
図２３を参照すると、ＰＯＬ／ＳＯＥロジック回路１０２は、エージング期間後に、またはエージング期間からゲートスタートパルス（ＧＳＰ）と第１極性制御信号（ＰＯＬ）の入力を受けて、図１６のような第２極性制御信号（ＦＧＤＰＯＬ）を出力する。また、ＰＯＬ／ＳＯＥロジック回路１０２は、エージング期間後に第１ソース出力イネーブル信号（ＳＯＥ）と第３クロック信号（ＣＬＫ３）の入力を受けて、残像とフリッカーを予防するために、Ｎの倍数番目フレーム期間でパルス幅が広く調整された第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を出力し、Ｎの倍数番目フレーム期間の以外の他の期間でパルス幅が狭い第１ソース出力イネーブル信号（ＳＯＥ）を出力する。
【００９０】
ＰＯＬ／ＳＯＥロジック回路１０２は、製造業体の選択に従って決まる選択信号（ＳＥＬ２）により、第１及び第２極性制御信号（ＦＧＤＰＯＬ）の中のどれか１つと、第１及び第２ソース出力イネーブル信号（ＳＯＥ、ＦＧＤＳＯＥ）を選択的にデータ駆動回路１０３に供給することもできる。 
【００９１】
ＰＯＬ／ＳＯＥロジック回路１０２は、ロジック部２３１、第１及び第２マルチプレクサ２３２、２３３、及びエージング安定化回路２３４を備える。 
【００９２】
ロジック部２３１は、クロック信号（ＣＬＫ３）、ゲートスタートパルス（ＧＳＰ）、及び第１ソース出力イネーブル信号（ＳＯＥ）を利用して、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生し、第２極性制御信号（ＦＧＤＰＯＬ）を出力する。このロジック部２３１の詳細な回路構成は、図１５の通りである。
【００９３】
第１マルチプレクサ２３２は、エージング安定化回路２３４の制御下に、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択する。
【００９４】
第２マルチプレクサ２３３は、エージング安定化回路２３４の制御下に、第１ソース出力イネーブル信号（ＳＯＥ）と第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）のうち、どれか１つを選択する。
【００９５】
使用者がシステム１０５または液晶表示装置の電源をターン−オンさせると、図２４のように、システム１０５または液晶表示装置からリセット信号（Reset）が発生され、そのリセット信号（Reset）が発生される時点に電源電圧（Ｖｃｃ）が発生される。エージング安定化回路２３４は、図２４のように、電源電圧（Ｖｃｃ）の供給期間をゲートスタートパルス（ＧＳＰ）でカウントしてエージング期間を判断し、そのエージング期間の間、第２マルチプレクサ２３３をして第１ソース出力イネーブル信号（ＳＯＥ）を出力するように第２マルチプレクサ２３３を制御する。そして、エージング安定化回路２３４は、エージング期間の間、第１マルチプレクサ２３１をして第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを出力するように第１マルチプレクサ１３２を制御する。
【００９６】
図２５は、本発明の第５実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。 
【００９７】
図２５を参照すると、本発明の第５実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、第１ソース出力イネーブル信号（ＳＯＥ）を利用して、データ駆動回路を制御することによって、液晶セルのデータ充電量を高める。また、本発明は、エージング期間の間、第１極性制御信号（ＰＯＬ）を利用して、液晶セルに供給されるデータ電圧の極性を１フレーム期間単位で反転させるとか、第２極性制御信号（ＦＧＤＰＯＬ）を利用してＮの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、１フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる（Ｓ２５１、Ｓ２５２）。
【００９８】
本発明の第５実施形態に係る液晶表示装置の駆動方法は、エージング期間後に入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が表れることができるデータであるか否かを判断する（Ｓ２５３、Ｓ２５４）。
【００９９】
ステップＳ２５４で、本発明の第５実施形態に係る液晶表示装置の駆動方法は、現在入力されるデータが直流化残像が表れることができるデータと判断されると、現在フレーム期間がＮの倍数番目フレーム期間であるか否かを判断し、現在フレーム期間がＮの倍数番目フレーム期間であれば、第２極性制御信号（ＦＧＤＰＯＬ）を利用して液晶表示パネルに表示されるデータ電圧の極性を制御し、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を利用して液晶セルのデータ充電量を低く制御する（Ｓ２５５、Ｓ２５６）。
【０１００】
ステップＳ２５４で、現在入力されるデータが直流化残像が表れることができるデータでなければ、第１極性制御信号（ＰＯＬ）を利用して液晶表示パネルに表示されるデータ電圧の極性を制御し、第１ソース出力イネーブル信号（ＳＯＥ）を利用して液晶セルのデータ充電量を高く制御する（Ｓ２５５）。
【０１０１】
本発明の第５実施形態に係る液晶表示装置の駆動方法は、図１８に図示された液晶表示装置で具現される。但し、本発明の第５実施形態に係る液晶表示装置の駆動方法を具現するために、図１８に図示された液晶表示装置において、ＰＯＬ／ＳＯＥロジック回路は、図２３のようにエージング安定化回路２３４を備える。
【０１０２】
図１８及び図２５を参照すると、ＰＯＬ／ＳＯＥロジック回路１６２は、図２３及び図２４のように、電源電圧（Ｖｃｃ）の供給期間をカウントしてエージング期間を判断し、エージング期間の間、第１及び第２極性制御信号（ＰＯＬ、ＦＧＤＰＯＬ）のうち、どれか１つを発生し、また、エージング期間の間、第１ソース出力イネーブル信号を出力する。ＰＯＬ／ＳＯＥロジック回路１６２は、エージング期間後に映像分析回路１６１からの選択信号（ＳＥＬ３）の第１論理値に応答して、直流化残像が表れることができるデータが入力される時、第２極性制御信号（ＦＧＤＰＯＬ）と第２ソース出力イネーブル信号（ＦＧＥＳＯＥ）とを出力する。一方、ＰＯＬ／ＳＯＥロジック回路１６２は、エージング期間後に映像分析回路１６１からの選択信号（ＳＥＬ３）の第２論理値に応答して、直流化残像が表れることができるデータが入力されないと、第１極性制御信号（ＰＯＬ）と第１ソース出力イネーブル信号（ＳＯＥ）を発生する。
【０１０３】
前述したように、本発明の実施形態に係る液晶表示装置及びその駆動方法は、Ｎの倍数番目フレーム期間に、その以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御して直流化残像を予防することができ、Ｎの倍数フレーム期間の間、ソース出力イネーブル信号のパルス幅を広めて液晶セルの充電量を低下させることによって、Ｎの倍数番目フレーム期間でフリッカーを低める。延いては、本発明の実施形態に係る液晶表示装置及びその駆動方法は、エージング期間の間、液晶セルのデータ電圧充電量を高めて、エージング期間の間、液晶セルの輝度の低下を最小化することができる。
【０１０４】
図２６Ａを参照すると、本発明の第６実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする（Ｓ２６１）。そして、本発明の第６実施形態に係る液晶表示装置の駆動方法は、フレーム極性を１フレーム期間単位で反転させて、１フレーム期間単位で液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性を反転させ（Ｓ２６２、Ｓ２６３）、Ｎの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる（Ｓ２６２及びＳ２６４）。
【０１０５】
フレーム極性とは、１フレーム期間内で極性制御信号（Polarity：ＰＯＬ）により決まる液晶セルに充電されるデータ電圧の極性を意味する。極性制御信号（ＰＯＬ）はタイミングコントローラで発生される。本発明は、後述する第２極性制御信号（ＦＧＤＰＯＬ）を生成して、Ｎの倍数番目フレーム期間とその以前フレーム期間で液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を１フレーム期間毎に反転させる。第２極性制御信号（ＦＧＤＰＯＬ）は、Ｎの倍数番目フレーム期間とその以前フレーム期間で同位相に発生され、その以外の他のフレーム期間の間、１フレーム期間単位で反転される。また、第２極性制御信号（ＦＧＤＰＯＬ）は、１フレーム期間内で１水平期間または２水平期間単位で論理が反転される。したがって、Ｎの倍数番目フレーム期間の以前のフレーム期間の間、液晶セルに充電されるデータ電圧は、１フレーム期間単位で極性が反転され（Ｓ２６２、Ｓ２６３）、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される（Ｓ２６２、Ｓ２６４）。
【０１０６】
本発明の第６実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない（Ｓ２６５）。
【０１０７】
これに比べて、２つのフレーム期間の間、同一極性のデータ充電によりＮの倍数番目フレーム期間の間、液晶セルの過充電を補償するために、本発明の第６実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の間、他の極性の電圧を液晶セルに一時的に供給して液晶セルの充電量を低下させる（Ｓ２６６）。Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低下させるために、本発明はゲート駆動回路の動作タイミングを制御するためのゲートタイミング制御信号をＮの倍数番目フレーム期間の間、異なるように制御して、ゲート駆動回路から順次に発生されるスキャンパルスを１ゲートライン当たり２つずつ連続して発生させ、隣り合うゲートラインに供給されるスキャンパルスの一部を重畳させる。
【０１０８】
図２６Ｂは、本発明の第６実施形態に係る液晶表示装置を示す。 
【０１０９】
図２６を参照すると、本発明の第６実施形態に係る液晶表示装置は、ラインメモリを含んだシステム２６５、液晶表示パネル１００、タイミングコントローラ２６１、第１ロジック回路２６２、データ駆動回路２６３、ゲート駆動回路２６４、及び第２ロジック回路２６７を備える。システム２６５、液晶表示パネル１００、及びタイミングコントローラ２６１などは、前述した実施形態と実質的に同一であるので、これらの構成要素に対する詳細な説明を省略する。 
【０１１０】
第１ロジック回路２６２は、ゲートスタートパルス（ＧＳＰ）と第１極性制御信号（ＰＯＬ）の入力を受けて、残像とフリッカーを予防するためにＮの倍数番目フレーム期間の以前のＮ−１個のフレーム期間で１フレーム期間毎に極性が反転されてＮの倍数番目フレーム期間とその以前フレーム期間で極性が同一な第２極性制御信号（ＦＧＤＰＯＬ）を発生する。第１ロジック回路２６２は、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択的にデータ駆動回路２６３に供給することができる。第１極性制御信号（ＰＯＬ）は、図１６のように、１水平期間または２水平期間単位で論理が反転され、また、１フレーム期間毎にデータ電圧の極性を反転させるために、１フレーム期間単位で論理が反転される。第２極性制御信号（ＦＧＤＰＯＬ）は、図１６のように、Ｎの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Ｎの倍数番目フレーム期間の以前のフレーム期間の間、第１極性制御信号（ＰＯＬ）と同一な位相に発生され、Ｎの倍数番目フレーム期間の間、第１極性制御信号（ＰＯＬ）の逆位相に発生される。この第１ロジック回路２６２は、選択的に第１極性制御信号（ＰＯＬ）を出力することもできる。
【０１１１】
第２ロジック回路２６７は、Ｎの倍数番目フレーム期間の間、１水平ライン当たり２つのスキャンパルスが供給され、そのスキャンパルスで、先立った第１スキャンパルスが以前のゲートラインに供給される第２スキャンパルスと重畳されるようにゲートタイミング信号を変調する。ゲートタイミング信号の変調方法は、Ｎの倍数番目フレーム期間で最初に発生されるゲートシフトクロック（ＧＳＣ）の前にプリＧＳＰクロック（ＰｒｅＧＳＣ）を発生し、Ｎの倍数番目フレーム期間で最初に発生されるゲート出力イネーブル信号（ＧＯＥ）の前にプリＧＯＥクロック（ＰｒｅＧＯＥ）を発生する方法と、Ｎの倍数番目フレーム期間でゲートスタートパルス（ＧＳＰ）のパルス幅を増加させる方法とに分けられる。後者のゲートタイミング制御信号変調方法において、タイミングコントローラ２６１は、データ駆動回路２６３に供給されるデジタルビデオデータ（ＲＧＢ）を遅延させて、第１ゲートライン（Ｇ１）に供給される第１及び第２スキャンパルスの中で、第２スキャンパルスに第１データを同期させなければならない。
【０１１２】
第１及び第２ロジック回路２６２、２６７は、タイミングコントローラ２６１内に内蔵されることができる。   
【０１１３】
データ駆動回路２６３は、タイミングコントローラ２６１の制御下にデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチする。そして、データ駆動回路２６３は、デジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第２極性制御信号（ＦＧＤＰＯＬ）に従ってアナログ正極性／負極性ガンマ補償電圧に変換して、正極性／負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。
【０１１４】
ゲート駆動回路２６４は、シフトレジスト、シフトレジストの出力信号を液晶セルのＴＦＴ駆動に適合したスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートライン（Ｇ１乃至Ｇｎ）との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路で構成される。このゲート駆動回路２６４は、ゲートタイミング制御信号に応答して一対のスキャンパルスをゲートラインに順次に供給する。ここで、一対のスキャンパルスは、連続して発生される第１及び第２スキャンパルスを含み、その中で、第１スキャンパルスは、以前のゲートラインに供給された第２スキャンパルスと少なくとも一部が重畳される。 
【０１１５】
図２７は、ゲート駆動回路２６４のシフトレジストを示す。
【０１１６】
ゲート駆動回路２６４のシフトレジストは、ゲートシフトクロック（ＧＳＣ）が共通に供給され、従属的に接続された多数のステージ（ＳＴ１乃至ＳＴｍ）を備える。ゲートスタートパルス（ＧＳＰ）は、スキャンパルスを最も先に発生する第１ステージ（ＳＴ１）に入力される。第１ステージ（ＳＴ１）は、ゲートスタートパルスがハイ論理電圧を維持する時、ゲートシフトクロック（ＧＳＣ）に応答してスキャンパルスを発生する。第２乃至第ｍステージ（ＳＴ１）は、以前ステージの出力をスタートパルスとして入力を受け、ゲートシフトクロック（ＧＳＣ）に応答して、以前ステージの出力を順次にシフトさせて自身の出力端子を通じてスキャンパルスを出力する。
【０１１７】
前述したように、本発明は第２ロジック回路２６７を利用してゲートタイミング制御信号を変調して、シフトレジストの各ステージから第１及び第２スキャンパルスを連続して出力させる。そして、本発明は以前ステージから出力された第２スキャンパルス（ＳＰ２）とその次のステージから出力された第１スキャンパルス（ＳＰ１）とを重畳させて、Ｎの倍数番目フレームの間、液晶セルの充電量の低下を誘導する。
【０１１８】
図２８は、Ｎの倍数番目フレーム期間の間に発生されるゲートタイミング制御信号の第１実施形態とデータ電圧波形を示す。図２８において、“Source output”はデータ駆動回路２６３から出力されたデータ電圧波形である。データ電圧は、極性制御信号により１水平期間単位で極性が反転される。
【０１１９】
図２７及び図２８を参照すると、Ｎの倍数番目フレーム期間の間、第２ロジック回路２６７は、ゲートタイミング制御信号を変調する。
【０１２０】
変調されたゲートタイミング制御信号は、第１ゲートシフトクロック（ＧＳＣ１）の前で発生されたプリゲートシフトクロック（ＰｒｅＧＳＣ）と、第１ゲート出力イネーブル信号（ＧＯＥ１）の前で発生されたプリゲート出力イネーブル信号（ＰｒｅＧＯＥ）を含む。
【０１２１】
プリゲートシフトクロック（ＰｒｅＧＳＣ）は、ゲートスタートパルス（ＧＳＰ）と殆ど同時に発生される。第１ゲートシフトクロック（ＧＳＣ１）は、ゲートスタートパルス（ＧＳＰ）がハイ論理電圧を維持する間、プリゲートシフトクロック（ＰｒｅＧＳＣ）のフォーリングエッジから所定時間後に発生される。したがって、ゲートスタートパルス（ＧＳＰ）内にプリゲートシフトクロック（ＰｒｅＧＳＣ）と第１ゲートシフトクロック（ＧＳＣ１）とが重畳される。プリゲート出力イネーブル信号（ＰｒｅＧＯＥ）は、プリゲートシフトクロック（ＰｒｅＧＳＣ）のライジングエッジに重畳され、第１ゲート出力イネーブル信号（ＧＯＥ１）は、プリゲートシフトクロックのフォーリングエッジと第１ゲートシフトクロック（ＧＳＣ１）のライジングエッジに重畳される。 
【０１２２】
ゲート駆動回路２６４のシフトレジストにおいて、第１ステージ（ＳＴ１）は、プリゲートシフトクロック（ＰｒｅＧＳＣ）に応答して、プリゲート出力イネーブル（ＰｒｅＧＯＥ）のフォーリングエッジと第１ゲート出力イネーブル（ＧＯＥ１）のライジングエッジとの間でプリスキャンパルス（ＰｒｅＳＰ）を発生する。このプリスキャンパルス（ＰｒｅＳＰ）に応答して、第１ゲートライン（Ｇ１）に接続されたＴＦＴがターン−オンされるが、この際、データ電圧が出力されないので、第１画素行の液晶セルはデータ電圧を充電しない。 
【０１２３】
次に、第１ゲートシフトクロック（ＧＳＣ１）が発生される時、ゲートスタートパルス（ＧＳＰ）がハイ論理電圧を維持しているので、第１ステージ（ＳＴ１）は、ゲートスタートパルス（ＧＳＰ）をシフトさせて、第２スキャンパルス（ＳＰ２）を発生すると共に、第２ステージ（ＳＴ２）は、第１ステージ（ＳＴ１）から出力されたプリスキャンパルス（ＰｒｅＳＰ）をシフトさせて第１スキャンパルス（ＳＰ１）を発生する。この際、第１ゲートライン（Ｇ１）に第２スキャンパルス（ＳＰ２）が供給されて第１ゲートライン（Ｇ１）に接続されたＴＦＴがターン−オンされるので、第１画素行の液晶セルは正極性（または、負極性）の第１データ電圧（Ｄａｔａ１）を充電する。これと共に、第２ゲートライン（Ｇ２）に第１スキャンパルス（ＳＰ１）が供給されて第２ゲートライン（Ｇ２）に接続されたＴＦＴがターン−オンされるので、第２画素行の液晶セルは正極性（または、負極性）の第１データ電圧（Ｄａｔａ１）を充電する。 
【０１２４】
次に、第２ゲートシフトクロック（ＧＳＣ２）が発生される時、ゲートスタートパルス（ＧＳＰ）がロー論理電圧に反転されているので、第１ステージ（ＳＴ１）の出力電圧は低電位電源電圧（ＶＳＳ）または基底電圧（ＧＮＤ）まで放電され、第２ステージ（ＳＴ２）は、第２ゲートシフトクロック（ＧＳＣ２）に応答して第１ステージ（ＳＴ１）から出力された第２スキャンパルス（ＳＰ２）をシフトさせて第２スキャンパルス（ＳＰ２）を発生する。この期間の間、第３ステージ（ＳＴ３）は、第２ステージ（ＳＴ２）から出力された第２スキャンパルス（ＳＰ２）をシフトさせて第１スキャンパルス（ＳＰ１）を発生する。この際、第２ゲートライン（Ｇ２）に第２スキャンパルス（ＳＰ２）が供給されて第２ゲートライン（Ｇ２）に接続されたＴＦＴがターン−オンされるので、第２画素行の液晶セルは負極性（または、正極性）の第２データ電圧（Ｄａｔａ２）を充電する。これと共に、第３ゲートライン（Ｇ３）に第１スキャンパルス（ＳＰ１）が供給されて第３ゲートライン（Ｇ３）に接続されたＴＦＴがターン−オンされるので、第３画素行の液晶セルは負極性（または、正極性）の第２データ電圧（Ｄａｔａ２）を充電する。
【０１２５】
このような方法により、ゲート駆動回路２６４のシフトレジストは、Ｎの倍数番目フレーム期間の間、一対のスキャンパルス（ＳＰ１、ＳＰ２）を順次にシフトさせる。以前のゲートラインに供給された第２スキャンパルス（ＳＰ２）は、その次のゲートラインに供給された第１スキャンパルス（ＳＰ１）と重畳される。したがって、液晶セルは以前の画素行に充電された反対極性データ電圧を充電（pre-charging）した後、そのデータ電圧の極性と反対である、表示しようとするデータ電圧を充電する。以前の画素行に充電された反対極性データ電圧がその次の画素行に充電（pre-charge）される時間は１２０Ｈｚをフレーム周波数と仮定する時、ほぼ
【数１】
2011215637.tif 000003
程度であり、この１ライン充電時間を除外した残りのフレーム期間の間、表示しようとするデータ電圧を維持する。したがって、Ｎの倍数番目フレーム期間の間、液晶セルは以前画素行の反対極性電圧を一時的に充電した直後に、それと反対極性のデータ電圧を充電するので、充電量が小さくなる。また、Ｎの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧は互いに異なる極性を有する２つの電圧を含むので、液晶セルに充電されるデータ電圧の周波数成分も高まる。 
【０１２６】
図２９は、Ｎの倍数番目フレーム期間の間に発生されるゲートタイミング制御信号とデータ電圧波形の他の例を示す波形図である。図１４において、“Source output”はデータ駆動回路２６３から出力されたデータ電圧波形である。データ電圧は極性制御信号により１水平期間単位で極性が反転される。
【０１２７】
図２７及び図２９を参照すると、Ｎの倍数番目フレーム期間の間、第２ロジック回路２６７は、ゲートタイミング制御信号を変調する。変調されたゲートタイミング制御信号は、パルス幅が拡張されたゲートスタートパルス（ＷＧＳＰ）を含む。このゲートスタートパルス（ＷＧＳＰ）のパルス幅期間内で第１及び第２ゲートシフトクロック（ＧＳＣ１、ＧＳＣ２）が発生される。
【０１２８】
ゲート駆動回路２６４のシフトレジストにおいて、第１ステージ（ＳＴ１）は、第１ゲートシフトクロック（ＧＳＣ１）に応答して、第１ゲート出力イネーブル（ＧＯＥ１）のフォーリングエッジと第２ゲート出力イネーブル（ＧＯＥ２）のライジングエッジとの間で第１スキャンパルス（ＳＰ１）を発生する。この第１スキャンパルス（ＳＰ１）に応答して、第１ゲートライン（Ｇ１）に接続されたＴＦＴがターン−オンされるが、この際、データ電圧が出力されないので、第１画素行の液晶セルはデータ電圧を充電しない。 
【０１２９】
次に、第２ゲートシフトクロック（ＧＳＣ２）が発生される時、ゲートスタートパルス（ＧＳＰ）がハイ論理電圧を維持しているので、第１ステージ（ＳＴ２）は、ゲートスタートパルス（ＧＳＰ）をシフトさせて第２スキャンパルス（ＳＰ２）を発生すると共に、第２ステージ（ＳＴ２）は、第１ステージ（ＳＴ１）から出力された第１スキャンパルス（ＳＰ１）をシフトさせて第１スキャンパルス（ＳＰ１）を発生する。この際、第１ゲートライン（Ｇ１）に第２スキャンパルス（ＳＰ２）が供給されて、第１ゲートライン（Ｇ１）に接続されたＴＦＴがターン−オンされるので、第１画素行の液晶セルは正極性（または、負極性）の第１データ電圧（Ｄａｔａ１）を充電する。これと共に、第２ゲートライン（Ｇ２）に第１スキャンパルス（ＳＰ１）が供給されて、第２ゲートライン（Ｇ２）に接続されたＴＦＴがターン−オンされるので、第２画素行の液晶セルは正極性（または、負極性）の第１データ電圧（Ｄａｔａ１）を充電する。 
【０１３０】
次に、第３ゲートシフトクロック（ＧＳＣ３）が発生される時、ゲートスタートパルス（ＧＳＰ）がロー論理電圧に反転されているので、第１ステージ（ＳＴ１）の出力電圧は低電位電源電圧（ＶＳＳ）または基底電圧（ＧＮＤ）まで放電され、第２ステージ（ＳＴ２）は第３ゲートシフトクロック（ＧＳＣ３）に応答して、第１ステージ（ＳＴ１）から出力された第２スキャンパルス（ＳＰ２）をシフトさせて第２スキャンパルス（ＳＰ２）を発生する。この期間の間、第３ステージ（ＳＴ３）は、第２ステージ（ＳＴ２）から出力された第２スキャンパルス（ＳＰ２）をシフトさせて、第１スキャンパルス（ＳＰ１）を発生する。この際、第２ゲートライン（Ｇ２）に第２スキャンパルス（ＳＰ２）が供給されて第２ゲートライン（Ｇ２）に接続されたＴＦＴがターン−オンされるので、第２画素行の液晶セルは負極性（または、正極性）の第２データ電圧（Ｄａｔａ２）を充電する。これと共に、第３ゲートライン（Ｇ３）に第１スキャンパルス（ＳＰ１）が供給されて第３ゲートライン（Ｇ３）に接続されたＴＦＴがターン−オンされるので、第３画素行の液晶セルは負極性（または、正極性）の第２データ電圧（Ｄａｔａ２）を充電する。
【０１３１】
このような方法により、ゲート駆動回路２６４のシフトレジストは、Ｎの倍数番目フレーム期間の間、一対のスキャンパルス（ＳＰ１、ＳＰ２）を順次にシフトさせる。以前ゲートラインに供給された第２スキャンパルス（ＳＰ２）は、その次のゲートラインに供給された第１スキャンパルス（ＳＰ１）と重畳される。したがって、液晶セルは以前の画素行に充電された反対極性データ電圧を充電した直後に、そのデータ電圧の極性と反対である、表示しようとするデータ電圧を充電する。以前の画素行に充電された反対極性データ電圧がその次の画素行に充電（pre-charge）される時間は、１２０Ｈｚをフレーム周波数と仮定する時、ほぼ
【数２】
2011215637.tif 000004
程度であり、この１ライン充電時間を除外した残りのフレーム期間の間、表示しようとするデータ電圧を維持する。したがって、Ｎの倍数番目フレーム期間の間、液晶セルは以前の画素行に充電された反対極性電圧を一時的に充電した直後に、それと反対極性のデータ電圧を充電するので、充電量が少なくなる。また、Ｎの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧は互いに異なる極性を有する２つの電圧を含むので、液晶セルに充電されるデータ電圧の周波数成分も高まる。
【０１３２】
図２９の実施形態において、第１データ電圧（Ｄａｔａ１）は、第１ゲートライン（Ｇ１）に供給される第２スキャンパルス（ＳＰ２）に同期されなければならないので、タイミングコントローラ２６１は、第１データ電圧（Ｄａｔａ１）に対応するデジタルビデオデータ（ＲＧＢ）を図１３の実施形態に比べて遅延供給しなければならない。 
【０１３３】
図３０は、本発明の第６実施形態に係る液晶表示装置の駆動方法において、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間に発生されるゲートタイミング制御信号とデータ電圧波形を示す波形図である。図３０において、“Source output”はデータ駆動回路２６３から出力されたデータ電圧波形である。データ電圧は極性制御信号（ＰＯＬ）により１水平期間単位で極性が反転される。
【０１３４】
図２７及び図３０を参照すると、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、第２ロジック回路２６７は、ゲートタイミング制御信号を変調せず、バイパス（bypass）する。ゲートスタートパルス（ＧＳＰ）のパルス幅期間内で第１ゲートシフトクロック（ＧＳＣ１）のみ発生される。
【０１３５】
ゲート駆動回路２６４のシフトレジストにおいて、第１ステージ（ＳＴ１）は、第１ゲートシフトクロック（ＧＳＣ１）に応答して、第１ゲート出力イネーブル（ＧＯＥ１）のフォーリングエッジと第２ゲート出力イネーブル（ＧＯＥ２）のライジングエッジとの間でスキャンパルスを発生する。このスキャンパルス（ＳＰ）に応答して第１ゲートライン（Ｇ１）に接続されたＴＦＴがターン−オンされるので、第１画素行の液晶セルは正極性（または、負極性）の第１データ電圧（Ｄａｔａ１）を充電する。
【０１３６】
次に、第２ゲートシフトクロック（ＧＳＣ２）が発生される時、ゲートスタートパルス（ＧＳＰ）がロー論理電圧を維持しているので、第１ステージ（ＳＴ２）はスキャンパルスを発生せず、第２ステージ（ＳＴ２）は第１ステージ（ＳＴ１）から出力されたスキャンパルス（ＳＰ）をシフトさせる。この際、第２ゲートライン（Ｇ２）にスキャンパルス（ＳＰ）が供給されて、第２ゲートライン（Ｇ２）に接続されたＴＦＴがターン−オンされるので、第２画素行の液晶セルは負極性（または、正極性）の第２データ電圧（Ｄａｔａ２）を充電する。 
【０１３７】
次に、第３ゲートシフトクロック（ＧＳＣ３）に応答して、第３ステージ（ＳＴ３）は第２ステージ（ＳＴ２）から出力されたスキャンパルス（ＳＰ）をシフトさせる。この際、第３ゲートライン（Ｇ３）にスキャンパルス（ＳＰ）が供給されて、第３ゲートライン（Ｇ３）に接続されたＴＦＴがターン−オンされるので、第３画素行の液晶セルは正極性（または、負極性）の第３データ電圧（Ｄａｔａ３）を充電する。
【０１３８】
このような方法により、ゲート駆動回路２６４のシフトレジストは、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、１つのスキャンパルス（ＳＰ）を順次にシフトさせる。したがって、液晶セルはスキャンパルスが発生される時、表示しようとするデータ電圧のみを充電するので、充電量が殆ど低下しない。
【０１３９】
図３１は、本発明の第７実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。 
【０１４０】
図３１を参照すると、本発明の第２実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする（Ｓ３１１、Ｓ３１２）。本発明は、ラインメモリと比較器とを利用して２つのラインデータを繰り返して比較して、隣り合う２つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明はフレームメモリと比較器とを利用して、以前フレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。 
【０１４１】
現在入力されるデータが直流化残像が表れず、現在フレーム期間がＮの倍数番目フレーム期間でなければ、本発明は第１極性制御信号（ＰＯＬ）でデータ電圧の極性を制御し、ゲートタイミング制御信号を変調しない（Ｓ３１３、Ｓ３１４、Ｓ３１６）。したがって、現在入力されるデータが直流化残像が表れず、現在フレーム期間がＮの倍数番目フレーム期間でなければ、液晶セルのデータ充電量は反対極性電圧の充電がないので殆ど低下しない。 
【０１４２】
現在入力されるデータが直流化残像が表れることができるデータであり、現在フレーム期間がＮの倍数番目フレーム期間と判断されると、本発明はＮの倍数番目フレーム期間の間、第２極性制御信号（ＦＧＤＰＯＬ）でデータ電圧の極性を制御し、図１３または図１４のように、ゲートタイミング制御信号を変調する（Ｓ３１３、Ｓ３１５、Ｓ３１７）。したがって、現在入力されるデータが直流化残像が表れることができるデータであり、現在フレーム期間がＮの倍数番目フレーム期間と判断されると、液晶セルのデータ充電量は反対極性電圧の充電により低下される。
【０１４３】
図３２は、本発明の第７実施形態に係る液晶表示装置を示す。
【０１４４】
図３２を参照すると、本発明の第７実施形態に係る液晶表示装置は、システム２６５、液晶表示パネル１００、映像分析回路３２１、タイミングコントローラ２６１、第１ロジック回路３２２、第２ロジック回路３２３、データ駆動回路２６３、及びゲート駆動回路２６４を備える。この実施形態において、システム２６５、液晶表示パネル１００、タイミングコントローラ２６１、データ駆動回路２６３、及びゲート駆動回路２６４は、前述した第６実施形態と実質的に同一であるので、同一な図面符号を与えてそれに対する詳細な説明を省略する。
【０１４５】
映像分析回路３２１は、現在入力される映像のデジタルビデオデータ（ＲＧＢ）に対し、直流化残像が発生可能なデータであるか否かを判断する。映像分析回路３２１は、１フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路３２１はフレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。
【０１４６】
このような映像分析の結果に、映像分析回路３２１は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータであるか否かを指示する第２及び第３選択信号（ＳＥＬ２）を発生する。
【０１４７】
第１ロジック回路３２２は、図１９のように、第２選択信号（ＳＥＬ２）の第１論理値に応答して、直流化残像が発生しないデータが入力される期間の間、第１極性制御信号（ＰＯＬ）をデータ駆動回路２６３に供給する。また、第１ロジック回路３２２は、第２選択信号（ＳＥＬ２）の第２論理値に応答して、直流化残像が発生可能なデータが入力される期間の間、図１９のような第２極性制御信号（ＦＧＤＰＯＬ）をデータ駆動回路２６３に供給する。
【０１４８】
第２ロジック回路３２３は、第３選択信号（ＳＥＬ３）の第１論理値に応答して、直流化残像が発生しないデータが入力される期間の間、ゲートタイミング制御信号を変調せず、そのままゲート駆動回路２６４に供給する。一方、第２ロジック回路３２３は、第３選択信号（ＳＥＬ３２）に応答して直流化残像が発生可能なデータが入力されるＮの倍数番目フレーム期間の間、図１３または図１４のように、ゲートタイミング制御信号を変調してゲート駆動回路２６４に供給する。
【０１４９】
タイミングコントローラ２６１、映像分析回路３２１、第１ロジック回路３２２、及び第２ロジック回路３２３は、１チップで集積されることができる。
【０１５０】
図３３は、本発明の第８実施形態に係る液晶表示装置の駆動方法を段階的に説明するためのフローチャートである。 
【０１５１】
図３３を参照すると、本発明の第８実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントしてフレーム期間をカウントする（Ｓ３３１）。そして、本発明の第３実施形態に係る液晶表示装置の駆動方法は、フレーム極性を１フレーム期間単位で反転させて、１フレーム期間単位で液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性を反転させ（Ｓ３３２、Ｓ３３３）、Ｎの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性と同一に制御する（Ｓ３３２及びＳ３３４）。フレーム極性とは、１フレーム期間内で極性制御信号（ＰＯＬ、ＦＧＤＰＯＬ）により決まる１画面の液晶セルの極性、即ち、１つの画面のデータ電圧極性である。したがって、第Ｎフレーム期間の以前のＮ−１個のフレーム期間の間、液晶セルに充電されるデータ電圧は１フレーム期間単位で極性が反転され（Ｓ３３２、Ｓ３３３）、第Ｎ−１フレーム期間と第Ｎフレーム期間の間、その液晶セルに充電されるデータ電圧はどの１つの極性に固定される（Ｓ３３２、Ｓ３３４）。同様に、第２Ｎフレーム期間の以前のＮ−１個のフレーム期間の間、液晶セルに充電されるデータ電圧は１フレーム期間単位で極性が反転され（Ｓ３３２、Ｓ３３３）、第２Ｎ−１フレーム期間と第２Ｎフレーム期間の間、その液晶セルに充電されるデータ電圧はどの１つの極性に供給される（Ｓ３３２、Ｓ３３４）。
【０１５２】
また、本発明の第８実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、フレーム期間毎にデータ電圧とスキャンパルスの位相を同期させて、１水平期間の間、液晶セルに充電されるデータ電圧の極性をどれか１つに固定させる（Ｓ３３５）。これに比べて、Ｎの倍数番目フレーム期間において、データ電圧とスキャンパルスの位相がずれるように制御して、１水平期間の間、液晶セルに充電されるデータ電圧の極性を正極性（＋）から負極性（−）に、または、負極性（−）から正極性（＋）に制御する（Ｓ３３６）。結局、第Ｎフレーム期間の以前のＮ−１個のフレーム期間の間、各フレーム期間で１水平期間の間、液晶セルに充電されるデータ電圧の充電量に比べて、第Ｎフレーム期間で液晶セルに充電されるデータ電圧の充電量が低くなる。同様に、第２Ｎフレーム期間の以前のＮ−１個のフレーム期間の各フレーム期間で１水平期間の間、液晶セルに充電されるデータ電圧の充電量に比べて、第２Ｎフレーム期間で１水平期間の間、液晶セルに充電されるデータ電圧の充電量が低くなる。図３３において、‘Ｖｌｃ’はデータ電圧により充電される液晶セルの電圧を意味する。
【０１５３】
図３４は、本発明の第８実施形態に係る液晶表示装置の駆動方法において、第Ｎフレーム期間の以前のＮ−１個のフレーム期間の間に発生されるデータ電圧とスキャンパルスの波形を示す。図３４において、“SOURCE OUTPUT”はデータ駆動回路から出力されるデータ電圧（Ｖｄａｔａ）の波形であり、１フレーム期間単位で極性が反転される。“GATE OUTPUT”はゲート駆動回路から出力されるスキャンパルス（ＳＰ）の波形であり、１スキャンパルスのパルス幅はほぼ１水平期間に該当する。図２３のように、第Ｎフレーム期間の以前のＮ−１個のフレーム期間の間、各フレーム期間でデータ電圧（Ｖｄａｔａ）の波形とスキャンパルス（ＳＰ）の波形は位相が同一である。したがって、第Ｎフレーム期間の以前の各フレーム期間で１水平期間の間、液晶セルの電圧（Ｖｌｃ）は正極性または負極性にその極性が固定される。
【０１５４】
図３５は、本発明の第８実施形態に係る液晶表示装置の駆動方法において、第Ｎフレーム期間、第２Ｎフレーム期間、第３Ｎフレーム期間など、Ｎの倍数番目フレーム期間に発生されるデータ電圧とスキャンパルスの波形を示す。図３５において、“SOURCE OUTPUT”は、データ駆動回路から出力されるデータ電圧（Ｖｄａｔａ）の波形であり、そのデータ電圧（Ｖｄａｔａ）はＮの倍数番目フレーム期間の以前のフレーム期間と同一な極性で発生される。“GATE OUTPUT”はゲート駆動回路から出力されるスキャンパルス（ＳＰ）の波形であり、１スキャンパルスのパルス幅はほぼ１水平期間に該当する。図３４のように、Ｎの倍数番目フレーム期間の間、データ電圧（Ｖｄａｔａ）とスキャンパルス（ＳＰ）の位相がずれるように制御される。したがって、Ｎの倍数番目フレーム期間で、１水平期間の間、液晶セルの電圧（Ｖｌｃ）は正極性（＋）から負極性（−）に変わるとか、負極性（−）から正極性（＋）に変わる。図３５において、“ｔｌｃ”は液晶セルにデータ電圧（Ｖｄａｔａ）が充電される１水平期間であり、以前ラインのデータ電圧を充電する第１期間（ｔ１）、正極性データ電圧と負極性データ電圧との間のチャージシェア電圧または共通電圧（Ｖｃｏｍ）が充電される第２期間（ｔ２）、及び以前ラインのデータ電圧と極性が異なる、表示されるデータ電圧が充電される第３期間（ｔ３）を含む。チャージシェア電圧（Charge share voltage）は、ソース出力イネーブル信号（ＳＯＥ）のハイ論理区間で正極性データ電圧が供給されるデータラインと、それに隣接するように配置され、負極性データ電圧が供給されるデータラインの短絡（short）により正極性データ電圧と負極性データ電圧の平均値で発生される電圧である。
【０１５５】
“ｔｌｃ”を１００％とする時、第１期間（ｔ１）は３０％〜４０％にならなければならず、第２期間（ｔ２）は０％〜２０％にならなければならない。そして、第３期間（ｔ３）は４０〜６０％にならなければならない。このようなｔ１、ｔ２及びｔ３は、直流化残像実験を行った結果、直流化残像が表れないながらも、Ｎの倍数番目フレーム期間で液晶セル電圧の充電量の低下を減らしてＮの倍数番目フレーム期間で画質の低下を減らすことができる最適時間である。 
【０１５６】
本発明の第８実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間でデータ電圧とスキャンパルスの位相を同期させるために、位相が同期される第１ゲートシフトクロック信号（Gate Shift Clock：ＧＳＣ１）と第１ゲート出力イネーブル信号（Gate Output Enable：ＧＯＥ１）でゲート駆動回路の出力を制御する。これに比べて、Ｎの倍数番目フレーム期間でデータ電圧とスキャンパルスの位相をずれるようにするために、本発明の第３実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の間、ゲートタイミング制御信号を変調して第２ゲートシフトクロック信号（ＧＳＣ２）と第２ゲート出力イネーブル信号（ＧＯＥ２）でゲート駆動回路の出力を制御する。第２ゲートシフトクロック信号（ＧＳＣ２）は、第１ゲートシフトクロック信号（ＧＳＣ１）に比べて早いタイミングに発生され、第２ゲート出力イネーブル信号（ＧＯＥ２）は、第１ゲート出力イネーブル信号（ＧＯＥ１）に比べて早いタイミングに発生される。
【０１５７】
本発明の第８実施形態に係る液晶表示装置は、図２６のような駆動回路及びロジック回路を含む。本発明の第８実施形態に係る液晶表示装置の第２ロジック回路２６７は、ゲートスタートパルス（ＧＳＰ）、第１ゲートシフトクロック信号（ＧＳＣ１）、及び第１ゲート出力イネーブル信号（ＧＯＥ１）を利用してＮの倍数番目フレーム期間で液晶セルのデータ電圧充電量を低めるために、第１ゲートシフトクロック信号（ＧＳＣ１）及び第１ゲート出力イネーブル信号（ＧＯＥ１）より位相が早い第２ゲートシフトクロック信号（ＧＳＣ２）及び第２ゲート出力イネーブル信号（ＧＯＥ２）を発生する。
【０１５８】
本発明の第８実施形態に係る液晶表示装置の第２ロジック回路２６７は、図３６のように、フレームカウンタ１８１、第１位相調整部１８２、第２位相調整部１８３、及び第１及び第２マルチプレクサ１８４、１８５を備える。
【０１５９】
フレームカウンタ１８１は、ゲートスタートパルス（ＧＳＰ）をカウントしてＮの倍数番目フレーム期間を指示するＮフレーム情報（Ｎｃｎｔ）を発生する。
【０１６０】
第１位相調整部１８２は、第１ゲートシフトクロック信号（ＧＳＣ１）の位相を早く調整して第２ゲートシフトクロック信号（ＧＳＣ２）を発生する。第２位相調整部１８２は、第１ゲート出力イネーブル信号（ＧＯＥ１）の位相を早く調整して第２ゲート出力イネーブル信号（ＧＯＥ２）を発生する。
【０１６１】
第１マルチプレクサ１８４は、Ｎフレーム情報（Ｎｃｎｔ）に応答してＮの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、第１ゲートシフトクロック信号（ＧＳＣ１）を出力し、Ｎの倍数番目フレーム期間の間、第２ゲートシフトクロック信号（ＧＳＣ２）を出力する。第２マルチプレクサ１８５は、Ｎフレーム情報（Ｎｃｎｔ）に応答してＮの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、第１ゲート出力イネーブル信号（ＧＯＥ１）を出力し、Ｎの倍数番目フレーム期間の間、第２ゲート出力イネーブル信号（ＧＯＥ２）を出力する。 
【０１６２】
入力映像の判断結果として発生する第３選択信号（ＳＥＬ３）に従って、第１及び第２マルチプレクサ１８４、１８５は、ゲートシフトクロック信号（ＧＳＣ１、ＧＳＣ２）の中のどれか１つと、ゲート出力イネーブル信号（ＧＯＥ１、ＧＯＥ２）の中のどれか１つを選択することができる。
【０１６３】
図３７は、本発明の第８実施形態に係る液晶表示装置の駆動方法において、Ｎの倍数番目フレーム期間の間、データタイミング制御信号とゲートタイミング制御信号を示す波形図である。 
【０１６４】
図３７を参照すると、Ｎの倍数番目フレーム期間の間、第２ロジック回路２６７は位相が早い第２ゲートシフトクロック信号（ＧＳＣ２）と、位相が早い第２ゲート出力イネーブル信号（ＧＯＥ２）を出力する。したがって、Ｎの倍数番目フレーム期間の間、スキャンパルス（ＳＰ）とデータ電圧（Ｖｄａｔａ）の位相が変わることになる。液晶セルは、Ｎの倍数番目フレーム期間で１水平期間の間、以前ラインのデータ電圧を充電した後、それと反対極性を有する表示しようとするデータ電圧（Ｖｄａｔａ）を充電する。その結果、液晶セルはＮの倍数番目フレーム期間の間に充電量が減る。
【０１６５】
図３８は、本発明の第９実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。 
【０１６６】
図３８を参照すると、本発明の第４実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする（Ｓ３８１、Ｓ３８２）。本発明は、ラインメモリと比較器とを利用して２つのラインデータを繰り返して比較して、隣り合う２つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明はフレームメモリと比較器とを利用して、以前フレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。 
【０１６７】
現在入力されるデータは直流化残像が表れず、現在フレーム期間がＮの倍数番目フレーム期間でなければ、本発明は１フレーム期間単位でフレーム極性を反転させ、１水平期間内に液晶セル電圧（Ｖｌｃ）の極性をどれか１つに固定させる（Ｓ３８３、Ｓ３８４、Ｓ３８６）。
【０１６８】
現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がＮの倍数番目フレーム期間と判断されると、本発明はＮの倍数番目フレーム期間のフレーム極性をその以前フレーム期間と同一に制御し、１水平期間内で液晶セル電圧（Ｖｌｃ）の極性を反転させる（Ｓ３８３、Ｓ３８５、Ｓ３８７）。
【０１６９】
図３２を参照すると、本発明の第９実施形態に係る液晶表示装置の映像分析回路３２１は、現在入力される映像のデジタルビデオデータ（ＲＧＢ）に対して直流化残像が発生可能なデータであるか否かを判断する。映像分析回路３２１は、１フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路３２１は、フレーム単位で各ピクセルのデータを比較して表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。このような映像分析の結果として、映像分析回路３２１は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータを指示する第２及び第３選択信号（ＳＥＬ２、ＳＥＬ３）を発生し、その選択信号（ＳＥＬ２、ＳＥＬ３）を利用して第１及び第２ロジック回路（２０２、２０３）を制御する。 
【０１７０】
第２ロジック回路３２３は、第３選択信号（ＳＥＬ３２）に応答して直流化残像が発生しないデータが入力される期間の間、第１ゲートシフトクロック信号（ＧＳＣ１）と第１ゲート出力イネーブル信号（ＧＯＥ１）をゲート駆動回路２６４に供給する。また、第２ロジック回路３２３は、第３選択信号（ＳＥＬ３２）に応答して直流化残像が発生可能なデータが入力される期間の間、第２ゲートシフトクロック信号（ＧＳＣ２）と第２ゲート出力イネーブル信号（ＧＯＥ２）をゲート駆動回路２６４に供給する。
【０１７１】
前述したように、本発明の第７乃至第９実施形態に係る液晶表示装置及びその駆動方法は、Ｎの倍数番目フレーム期間にその以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御し、Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低下させるために、ゲートタイミング制御信号を変調する。したがって、本発明は直流化残像を防止することができ、Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低めてフリッカーを防止することができる。
【０１７２】
図３９Ａを参照すると、本発明の第１０実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする（Ｓ３９１）。そして、本発明の第１０実施形態に係る液晶表示装置の駆動方法は、フレーム極性を１フレーム期間単位で反転させて、１フレーム期間単位で液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性を反転させ、かつＮの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる。
【０１７３】
本発明の第１０実施形態に係る液晶表示装置の駆動方法は、第２極性制御信号（ＦＧＤＰＯＬ）を生成して、Ｎの倍数番目フレーム期間とその以前フレームで液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を１フレーム期間毎に反転させる。第２極性制御信号（ＦＧＤＰＯＬ）は、Ｎの倍数番目フレーム期間とその以前フレーム期間で同位相で発生され、その以外の他のフレーム期間の間、１フレーム期間単位で逆位相で発生される。また、第２極性制御信号（ＦＧＤＰＯＬ）は、１フレーム期間内で１水平期間または２水平期間単位で論理が反転される。
【０１７４】
したがって、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、液晶セルに充電されるデータ電圧は、１フレーム期間単位で極性が反転され（Ｓ３９２、Ｓ３９３）、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される（Ｓ３９２、Ｓ３９４）。
【０１７５】
本発明の第１０実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない（Ｓ３９５）。これに比べて、２つのフレーム期間の間、同一極性のデータ充電によりＮの倍数番目フレーム期間の間、液晶セルの過充電を補償するために、本発明の第１０実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の間、データ電圧を下り変調して液晶セルの充電量を低下させる（Ｓ３９６）。
【０１７６】
図３９Ｂは、本発明の第１０実施形態に係る液晶表示装置を示す。 
【０１７７】
図３９Ｂを参照すると、本発明の第１０実施形態に係る液晶表示装置は、ラインメモリ３９６を含んだシステム３９５、液晶表示パネル１００、タイミングコントローラ３９１、ロジック回路３９２、データ駆動回路３９３、及びゲート駆動回路３９４を備える。システム３９５、液晶表示パネル１００、タイミングコントローラ３９１、データ駆動回路３９３、及びゲート駆動回路３９４は、前述した実施形態と実質的に同一であるので、これに対する詳細な説明を省略する。 
【０１７８】
ロジック回路３９２は、ゲートスタートパルス（ＧＳＰ）と極性制御信号（ＰＯＬ）の入力を受けて、残像とフリッカーを予防するために、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間で１フレーム期間毎に極性が反転され、Ｎの倍数番目フレーム期間とその以前フレーム期間で同一な位相を有する第２極性制御信号（ＦＧＤＰＯＬ）を発生する。このロジック回路３９２は、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択的にデータ駆動回路３９３に供給することができる。第１極性制御信号（ＰＯＬ）は、図１６のように、１水平期間または２水平期間単位で論理が反転され、また、１フレーム期間毎にデータ電圧の極性を反転させるために１フレーム期間単位で位相が反転される。第２極性制御信号（ＦＧＤＰＯＬ）は、図１６のように、Ｎの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Ｎの倍数番目フレーム期間の以前のフレーム期間の間、第１極性制御信号（ＰＯＬ）と同一な位相で発生され、Ｎの倍数番目フレーム期間の間、第１極性制御信号（ＰＯＬ）の逆位相で発生される。また、ロジック回路３９２は、Ｎの倍数番目フレーム期間でデータ（ＲＧＢｏｄｄ１、ＲＧＢｅｖｅｎ１）を下り変調する。例えば、ロジック回路３９２は、Ｎの倍数番目フレーム期間に入力されるデータの階調値‘１９１’を下り変調させて‘１２７’に変換させる。
【０１７９】
タイミングコントローラ３９１とロジック回路３９２は、１チップ（One Chip）で集積されることができる。 
【０１８０】
図４０は、図３９Ｂに図示されたロジック回路３９２を詳細に示す回路図である。 
【０１８１】
図４０を参照すると、ロジック回路３９２は、フレームカウンタ４０１、ＰＯＬ反転部４０２、ＸＯＲゲート４０３、マルチプレクサ４０４、及びデータ変調器４０５を備える。
【０１８２】
フレームカウンタ４０１は、１フレーム期間の間に１回発生され、１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）をカウントして、フレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を発生する。
【０１８３】
ＰＯＬ反転部４０２は、フレームカウンタ４０１からのフレームカウント情報（Ｆｃｎｔ）の入力を受けて、そのフレームカウント情報（Ｆｃｎｔ）をＮで残り演算して、その演算結果、残りが‘０’となる時点に論理を反転させて出力信号を発生する。この出力信号は、ＰＯＬ反転信号（ＰＯＬｉｎｖ）であって、図１６のように、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、ロー論理（または、ハイ論理）を維持し、Ｎの倍数番目フレーム期間の開始時点にハイ論理（または、ロー論理）に反転される。したがって、ＰＯＬ反転部４０２から出力されるＰＯＬ反転信号（ＰＯＬｉｎｖ）は、Ｎの倍数番目フレーム期間毎に論理が反転されてＮの倍数番目フレーム期間の開始時点を指示する。 
【０１８４】
ＸＯＲゲート４０３は、第１極性制御信号（ＰＯＬ）とＰＯＬ反転信号（ＰＯＬｉｎｖ）を排他的論理和演算して、図１６のような第２極性制御信号（ＦＧＤＰＯＬ）を発生する。第２極性制御信号（ＦＧＤＰＯＬ）の極性パターンは、図１６のように、Ｎ−１の倍数番目フレーム期間でその以前フレーム期間と同一であり、その以外の残りのフレーム期間の間に１フレーム期間単位で反転される。
【０１８５】
マルチプレクサ４０４は、第１選択信号（ＳＥＬ１）の制御下に、第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択する。第１選択信号（ＳＥＬ１）は、マルチプレクサ４０４の制御端子に接続されたオプションピンにより決まることができる。オプションピンは、製造業体により基底電圧源（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、オプションピンが基底電圧源（ＧＮＤ）に接続されると、マルチプレクサ４０４は自身の制御端子に“０”の第１選択信号（ＳＥＬ１）が供給されて第２極性制御信号（ＦＧＤＰＯＬ）を出力し、オプションピンが電源電圧（Ｖｃｃ）に接続されると、マルチプレクサ４０４は自身の制御端子に“１”の第１選択信号（ＳＥＬ１）が供給されて第１極性制御信号（ＰＯＬ）を出力する。本発明の第１０乃至第１２実施形態に係る液晶表示装置は、マルチプレクサ４０４の制御端子には第１選択信号（ＳＥＬ１）を基底電圧源（ＧＮＤ）に接続させて、マルチプレクサ４０４をして第２極性制御信号（ＦＧＤＰＯＬ）を出力するようにマルチプレクサ４０４を制御する。マルチプレクサ４０４は、後述する本発明の第１３実施形態で、入力映像の判断結果として発生する第４選択信号（ＳＥＬ４）に従って第１及び第２極性制御信号（ＰＯＬ、ＦＧＤＰＯＬ）のうち、どれか１つを選択することができる。
【０１８６】
データ変調器４０５は、フレームカウンタ４０１からのフレームカウント情報（Ｆｃｎｔ）の入力を受けて、そのフレームカウント情報（Ｆｃｎｔ）をＮで残り演算して、その演算結果、残りが‘０’となる時点、即ち、Ｎの倍数番目フレーム期間に入力されるデータ（ＲＧＢｏｄｄ１、ＲＧＢｅｖｅｎ１）を下り変調させる。このために、データ変調器４０５は、Ｎの倍数番目フレーム期間の間、フレームカウント情報（Ｆｃｎｔ）によりイネーブルされ、ルックアップテーブルまたは減算器を利用してデータの階調値を下り変調する。 
【０１８７】
図４１Ａは、本発明の第１１実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示す。 
【０１８８】
図４１Ａを参照すると、本発明の第１１実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする（Ｓ４１１）。そして、本発明の実施形態に係る液晶表示装置の駆動方法は、フレーム極性を１フレーム期間単位で反転させて、１フレーム期間単位で液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性を反転させ、かつ、Ｎの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる。
【０１８９】
本発明の第１１実施形態に係る液晶表示装置の駆動方法は、第２極性制御信号（ＦＧＤＰＯＬ）を生成して、Ｎの倍数番目フレーム期間とその以前フレームで液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を１フレーム期間毎に反転させる。第２極性制御信号（ＦＧＤＰＯＬ）は、Ｎの倍数番目フレーム期間とその以前フレーム期間で同位相で発生され、その以外の他のフレーム期間の間、１フレーム期間単位で逆位相で発生される。また、第２極性制御信号（ＦＧＤＰＯＬ）は、１フレーム期間内で１水平期間または２水平期間単位で論理が反転される。
【０１９０】
したがって、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間の間、液晶セルに充電されるデータ電圧は、１フレーム期間単位で極性が反転され（Ｓ４１２、Ｓ４１３）、Ｎの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される（Ｓ４１２、Ｓ４１４）。
【０１９１】
本発明の第１１実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない（Ｓ４１５）。これに比べて、２つのフレーム期間の間、同一極性のデータ充電によりＮの倍数番目フレーム期間の間、液晶セルの過充電を補償するために、本発明の第２実施形態に係る液晶表示装置の駆動方法は、Ｎの倍数番目フレーム期間の間、データ電圧を下り変調すると共に、データタイミング制御信号を変調して液晶セルに表示しようとするデータ電圧の極性と反対極性を有する以前ラインのデータ電圧をその液晶セルにプリチャージングさせて液晶セルの充電量を低下させる（Ｓ４１６）。
【０１９２】
図４１Ｂは、本発明の第１１実施形態に係る液晶表示装置を示す。 
【０１９３】
図４１Ｂを参照すると、本発明の第１１実施形態に係る液晶表示装置は、ラインメモリ３９６を含んだシステム３９５、液晶表示パネル１００、タイミングコントローラ４１１、ロジック回路４１２、データ駆動回路４１３、及びゲート駆動回路３９４を備える。システム３９５、液晶表示パネル１００、及びゲート駆動回路３９４は、前述した実施形態と実質的に同一であるので、同一な図面符号を与えて、それに対する詳細な説明を省略する。
【０１９４】
タイミングコントローラ４１１は、垂直／水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Data Enable）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けて、データ駆動回路４１３、ゲート駆動回路３９４、及びロジック回路４１２の動作タイミングを制御するためのタイミング制御信号を発生する。このようなタイミング制御信号は、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック信号（ＧＳＣ）、ゲート出力イネーブル信号（ＧＯＥ）などのゲートタイミング制御信号を含む。また、タイミング制御信号は、ソーススタートパルス（ＳＳＰ）、ソースサンプリングクロック（ＳＳＣ）、第１ソース出力イネーブル信号（ＳＯＥ）、第１極性制御信号（ＰＯＬ）などのデータタイミング制御信号を含み、第１クロック信号（ＣＬＫ１）を含む。
【０１９５】
ロジック回路４１２は、ゲートスタートパルス（ＧＳＰ）と第１極性制御信号（ＰＯＬ）の入力を受けて、残像とフリッカーを予防するために、第２極性制御信号（ＦＧＤＰＯＬ）を発生し、Ｎの倍数番目フレーム期間の間、入力されるデータを下り変調させる。また、ロジック回路４１２は、データタイミング信号を変調してＮの倍数番目フレーム期間の間、表示しようとするデータ電圧の極性と反対極性を有する以前ラインのデータ電圧を液晶セルに供給した後、表示しようとするデータ電圧を供給して、Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低下させる。 
【０１９６】
本発明の第１１実施形態に係る液晶表示装置は、タイミングコントローラ４１１とロジック回路４１２との間に接続されて、第３クロック信号（ＣＬＫ）を発生するためのマルチプレクサをさらに備える。マルチプレクサは、タイミングコントローラ４１１の内部発振器から発生される第１クロック信号（ＣＬＫ１）、または外部発振器から供給される第２クロック信号（ＣＬＫ２）を自身の制御端子に供給される制御信号に従って選択し、選択されたクロック信号（ＣＬＫ１またはＣＬＫ２）を第３クロック信号（ＣＬＫ３）としてＰＯＬ／ＳＯＥロジック回路４１２に供給する。このようなマルチプレクサの制御端子はオプションピンに接続される。オプションピンは、マルチプレクサの制御端子に接続され、製造業体により基底電圧源（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、オプションピンが基底電圧源（ＧＮＤ）に接続されると、マルチプレクサは自身の制御端子に“０”の選択制御信号（ＳＥＬ）が供給されて、第１クロック信号（ＣＬＫ１）を第３クロック信号（ＣＬＫ３）として出力し、オプションピンが電源電圧（Ｖｃｃ）に接続されると、マルチプレクサは自身の制御端子に‘１’の選択制御信号（ＳＥＬ）が供給されて、第２クロック信号（ＣＬＫ２）を第３クロック信号（ＣＬＫ３）として出力する。
【０１９７】
データ駆動回路４１３は、タイミングコントローラ４１１の制御下に、ロジック回路４１２から入力されたデジタルビデオデータ（ＲＧＢｏｄｄ２、ＲＧＢｅｖｅｎ２）をラッチする。そして、データ駆動回路４１３は、第２極性制御信号（ＦＧＤＰＯＬ）に従ってデジタルビデオデータ（ＲＧＢｏｄｄ２、ＲＧＢｅｖｅｎ２）をアナログ正極性／負極性ガンマ補償電圧に変換して、正極性／負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。
【０１９８】
タイミングコントローラ４１１とロジック回路４１２は、１チップで集積されることができる。 
【０１９９】
図４２及び図４３は、図４１に図示されたロジック回路４１２を詳細に示す回路図である。 
【０２００】
図４２を参照すると、ロジック回路４１２は、ロジック部４２１、及び第１及び第２マルチプレクサ４２２、４２３を備える。 
【０２０１】
ロジック部４２１は、ゲートスタートパルス（ＧＳＰ）、第１極性制御信号（ＰＯＬ）、第１ソース出力イネーブル信号（ＳＯＥ）、及びクロック信号（ＣＬＫ３）の入力を受けて、Ｎの倍数番目フレーム期間の間、データを下り変調させる。また、ロジック部４２１は、図１４のような第２極性制御信号（ＦＧＤＰＯＬ）を発生し、Ｎの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導するためにデータタイミング信号を変調する。ロジック部４２１により変調されるタイミング制御信号は、第１ソース出力イネーブル信号（ＳＯＥ）である。ロジック部４２１は、Ｎの倍数番目フレーム期間の間、第１ソース出力イネーブル信号（ＳＯＥ）のパルス幅を広く調整して、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生する。 
【０２０２】
第１マルチプレクサ４２２は、制御端子に印加される制御信号の論理値に従って第１極性制御信号（ＰＯＬ）と第２極性制御信号（ＦＧＤＰＯＬ）のうち、どれか１つを選択する。 
【０２０３】
第２マルチプレクサ４２３は、制御端子に印加される制御信号の論理値に従って第１ソース出力イネーブル信号（ＳＯＥ）と第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）のうち、どれか１つを選択する。
【０２０４】
第１及び第２マルチプレクサ４２２、４２３の制御端子はオプションピンに接続される。オプションピンは、第１及び第２マルチプレクサ４２２、４２３の制御端子に接続され、製造業体により基底電圧源（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、オプションピンが基底電圧源（ＧＮＤ）に接続されると、第１マルチプレクサ４２２は自身の制御端子に“０”の選択制御信号（ＳＥＬ２）が供給されて第２極性制御信号（ＦＧＤＰＯＬ）を出力し、第２マルチプレクサ４２３は自身の制御端子に“０”の選択制御信号（ＳＥＬ２）が供給されて第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を出力する。オプションピンが電源電圧（Ｖｃｃ）に接続されると、第１マルチプレクサ４２２は自身の制御端子に“１”の選択制御信号（ＳＥＬ２）が供給されて第１極性制御信号（ＰＯＬ）を出力し、第２マルチプレクサ４２３は自身の制御端子に“１”の選択制御信号（ＳＥＬ２）が供給されて第１ソース出力イネーブル信号（ＳＯＥ）を出力する。
【０２０５】
本発明の第１１実施形態に係る液晶表示装置は、第１及び第２マルチプレクサ１８２、１８３を制御して、図１６のような第２極性制御信号（ＦＧＤＰＯＬ）と図６のような第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）をデータ駆動回路４１３に供給する。 
【０２０６】
図４３を参照すると、ロジック部４２１は、フレームカウンタ４３１、ＰＯＬ反転部４３２、ＸＯＲゲート４３３、ＳＯＥタイミング分析部４３４、ＳＯＥ調整部４３５、第３マルチプレクサ４３６、及びデータ変調器４３７を備える。
【０２０７】
フレームカウンタ４３１は、１フレーム期間の間に１回発生され、１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）に応答して液晶表示パネル１００に表示される画像のフレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を出力する。また、フレームカウンタ４３１は、Ｎの倍数番目フレーム期間を指示するＮフレーム情報（Nth Frame）を発生する。
【０２０８】
ＰＯＬ反転部４３２は、フレームカウンタ４３１からのフレームカウント情報（Ｆｃｎｔ）の入力を受けて、そのフレームカウント情報（Ｆｃｎｔ）をＮで残り演算して、その演算結果、残りが‘０’となる時点に論理を反転させた出力信号を発生する。この出力信号は、ＰＯＬ反転信号（ＰＯＬｉｎｖ）であって、図１６のように、Ｎ−１個のフレーム期間の間、ハイ論理（または、ロー論理）を維持し、第Ｎフレーム期間の開始時点にロー論理（または、ハイ論理）に反転される。したがって、ＰＯＬ反転部４３２から出力されるＰＯＬ反転信号（ＰＯＬｉｎｖ）は、Ｎの倍数番目フレーム期間毎にその開始時点を指示する。
【０２０９】
ＸＯＲゲート４３３は、第１極性制御信号（ＰＯＬ）とＰＯＬ反転信号（ＰＯＬｉｎｖ）を排他的論理和演算して、Ｎ−１の倍数番目フレーム期間とその以前フレーム期間で位相が同一であり、その以外の他のフレーム期間で１フレーム期間単位で位相が反転される第２極性制御信号（ＦＧＤＰＯＬ）を発生する。
【０２１０】
ＳＯＥタイミング分析部４３４は、クロック信号（ＣＬＫ３）単位で第１ソース出力イネーブル信号（ＳＯＥ）を分析して、第１ソース出力イネーブル信号（ＳＯＥ）のライジングエッジ（rising edge）、パルス幅、及びフォーリングエッジ（falling edge）を検出する。
【０２１１】
ＳＯＥ調整部４３５は、ＳＯＥタイミング分析部４３４からのＳＯＥ情報（Ｃｈｅｃｋ＿ＳＯＥ）を利用して、Ｎの倍数番目フレーム期間の間、第１ソース出力イネーブル信号（ＳＯＥ）に比べてパルス幅が広いパルスを発生する。 
【０２１２】
第３マルチプレクサ４３６は、フレームカウンタ４３１からのＮフレーム情報（Nth Frame）に従ってＮの倍数番目フレーム期間の間にＳＯＥ調整部４３５の出力を選択し、Ｎの倍数番目フレーム期間の以外の他のフレーム期間の間に第１ソース出力イネーブル信号（ＳＯＥ）を選択して、第２ソース出力イネーブル信号（ＦＧＤＳＯＥ）を発生する。
【０２１３】
データ変調器４３７は、フレームカウンタ４３１からのＮフレーム情報（Nth Frame）の入力を受けて、Ｎの倍数番目フレーム期間の間に入力されるデータ（ＲＧＢｏｄｄ１、ＲＧＢｅｖｅｎ１）を下り変調させる。このために、データ変調器４３７は、Ｎの倍数番目フレーム期間の間、Ｎフレーム情報（Nth Frame）によりイネーブルされ、ルックアップテーブルまたは減算器を利用してデータを下り変調する。
【０２１４】
図４４は、本発明の第１２実施形態に係る液晶表示装置を示す。 
【０２１５】
図４４を参照すると、本発明の第１２実施形態に係る液晶表示装置は、ラインメモリ３９６を含んだシステム３９５、液晶表示パネル１００、タイミングコントローラ４４１、第１ロジック回路４４２、データ駆動回路４４３、ゲート駆動回路４４４、及び第２ロジック回路４４７を備える。システム３９５、液晶表示パネル１００、及びタイミングコントローラ４４１は、前述した実施形態と実質的に同一であるので、それに対する詳細な説明を省略する。
【０２１６】
第１ロジック回路４４２は、図４０のような回路を利用して、Ｎの倍数番目フレーム期間の以前のＮ−１個のフレーム期間で１フレーム期間毎に位相が反転され、Ｎの倍数番目フレーム期間とその以前フレーム期間で位相が同一な第２極性制御信号（ＦＧＤＰＯＬ）を発生する。また、第１ロジック回路４４２は、Ｎの倍数番目フレーム期間の間、データ（ＲＧＢｏｄｄ１、ＲＧＢｅｖｅｎ１）を下り変調する。
【０２１７】
第２ロジック回路４４７は、Ｎの倍数番目フレーム期間の間、ゲートタイミング制御信号を変調して液晶セルのデータ電圧充電量の低下を誘導する。このゲートタイミング変調により、液晶セルは以前ラインの反対極性データ電圧をプリチャージングさせた後、表示しようとするデータ電圧を充電させる。したがって、液晶セルの充電量は他のフレーム期間に比べてＮの倍数番目フレーム期間に少なくなる。 
【０２１８】
ゲートタイミング信号の変調方法は、図２８、図２９及び図４５のような方法がある。
【０２１９】
タイミングコントローラ４４１、及び第１及び第２ロジック回路４４２、４４７は１チップで集積されることができる。 
【０２２０】
データ駆動回路４４３は、図１２及び図１３のような集積回路を利用してデジタルビデオデータ（ＲＧＢｏｄｄ２、ＲＧＢｅｖｅｎ２）をラッチする。そして、データ駆動回路４４３は、デジタルビデオデータ（ＲＧＢｏｄｄ２、ＲＧＢｅｖｅｎ２）を第２極性制御信号（ＦＧＤＰＯＬ）に従ってアナログ正極性／負極性ガンマ補償電圧に変換して正極性／負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。
【０２２１】
ゲート駆動回路４４４は、図２７のようなシフトレジスト、シフトレジストの出力信号を液晶セルのＴＦＴ駆動に適合したスイング幅に変換するためのレベルシフタ、及びレベルシフタとゲートライン（Ｇ１乃至Ｇｎ）との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路から構成される。このゲート駆動回路４４４は、Ｎの倍数番目フレーム期間の間、変調されたゲートタイミング制御信号に応答して一対のスキャンパルスをゲートラインに順次に供給するとか、スキャンパルスの出力タイミングを早くする。一対のスキャンパルスは、連続して発生される第１及び第２スキャンパルスを含み、この中で、第１スキャンパルスは以前のゲートラインに供給された第２スキャンパルスと少なくとも一部が重畳される。 
【０２２２】
図４５は、ゲートタイミング制御信号の変調方法を示す。図４５において、“Source output”は、データ駆動回路４４３から出力されたデータ電圧波形である。この実施形態において、データ電圧は極性制御信号（ＦＧＤＰＯＬ）により１水平期間単位で極性が反転される。“ＧＳＣ２”はＮの倍数番目フレーム期間の間、第２ロジック回路４４７により変調されたゲートシフトクロックであり、“ＧＯＥ２”はＮの倍数番目フレーム期間の間、第２ロジック回路４４７により変調されたゲート出力イネーブル信号である。
【０２２３】
図４５を参照すると、第２ロジック回路４４７は、Ｎの倍数番目フレーム期間の間、ゲートシフトクロック信号（ＧＳＣ１）とゲート出力イネーブル信号（ＧＯＥ１）の位相を早く変調する。したがって、Ｎの倍数番目フレーム期間の間、スキャンパルス（ＳＰ）とデータ電圧（Ｖｄａｔａ）の位相が変わることになる。液晶セルはＮの倍数番目フレーム期間で１水平期間の間、以前ラインのデータ電圧を充電した後、それと反対極性を有する、表示しようとするデータ電圧を充電する。その結果、液晶セルはＮの倍数番目フレーム期間の間に充電量が減る。 
【０２２４】
図４６は、本発明の第１３実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。 
【０２２５】
図４６を参照すると、本発明の第１３実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする（Ｓ４６１、Ｓ４６２）。本発明の第１３実施形態は、ラインメモリと比較器とを利用して２つのラインデータを繰り返して比較して、隣り合う２つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明の第４実施形態は、フレームメモリと比較器とを利用して以前のフレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。 
【０２２６】
現在入力されるデータが直流化残像が表れず、現在フレーム期間がＮの倍数番目フレーム期間でなければ、本発明の第１３実施形態は、第１極性制御信号（ＰＯＬ）でデータ電圧の極性を制御し、データ及び／またはタイミング制御信号を変調しない（Ｓ４６３、Ｓ４６４、Ｓ４６６）。したがって、現在入力されるデータが直流化残像が表れず、現在フレーム期間がＮの倍数番目フレーム期間でなければ、液晶セルのデータ充電量は反対極性電圧の充電がないので、殆ど低下しない。 
【０２２７】
現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がＮの倍数番目フレーム期間と判断されると、本発明の第１３実施形態は、Ｎの倍数番目フレーム期間の間、第２極性制御信号（ＦＧＤＰＯＬ）でデータ電圧の極性を制御し、前述した実施形態に説明された方法のように、データ及び／またはタイミング制御信号を変調する（Ｓ４６３、Ｓ４６５、Ｓ４６７）。したがって、現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がＮの倍数番目フレーム期間と判断されると、液晶セルの充電量は他のフレーム期間に比べて低下する。
【０２２８】
図４７は、本発明の第１３実施形態に係る液晶表示装置を示す。この実施形態において、システム、液晶表示パネル、データ駆動回路、及びゲート駆動回路は、前述した実施形態と実質的に同一であるので、図面で省略される。
【０２２９】
図４７を参照すると、本発明の第１３実施形態に係る液晶表示装置は、タイミングコントローラ４７１、映像分析部４７２、データ変調部４７３、第１タイミング制御信号変調部４７４、及び第２タイミング制御信号変調部４７５を備える。
【０２３０】
タイミングコントローラ４７１は、垂直／水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル信号（Data Enable）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けて、データ駆動回路、ゲート駆動回路、データ変調部４７３、及びタイミング制御信号変調部４７４、４７５の動作タイミングを制御するためのタイミング制御信号を発生する。タイミング制御信号は、ゲートスタートパルス（ＧＳＰ１）、ゲートシフトクロック信号（ＧＳＣ１）、ゲート出力イネーブル信号（ＧＯＥ１）などのゲートタイミング制御信号を含む。また、タイミング制御信号は、ソーススタートパルス（ＳＳＰ）、ソースサンプリングクロック（ＳＳＣ）、ソース出力イネーブル信号（ＳＯＥ）、極性制御信号（ＰＯＬ）などのデータタイミング制御信号を含む。
【０２３１】
映像分析部４７２は、現在入力される映像のディジタルビデオデータ（ＲＧＢ）に対して直流化残像が発生可能なデータであるか否かを判断する。映像分析部４７２は、１フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析部４７２は、フレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出し、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。
【０２３２】
このような映像分析の結果として、映像分析回路４７２は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータが入力される時、データ変調部４７３、及び第１及び第２タイミング制御信号変調部４７４、４７５をイネーブルさせるための選択信号（ＳＥＬ４、ＳＥＬ５、ＳＥＬ６）を発生する。
【０２３３】
データ変調部４７３は、第６選択信号（ＳＥＬ６）に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がＮの倍数番目フレーム期間である時、タイミングコントローラ４７１からのデータ（ＲＧＢｏｄｄ１、ＲＧＢｅｖｅｎ１）を下り変調する。
【０２３４】
第１タイミング制御信号変調部４７４は、第４選択信号（ＳＥＬ４）に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がＮの倍数番目フレーム期間である時、タイミングコントローラ４７１から入力されるデータタイミング制御信号を変調する。変調されたソース出力イネーブル信号（ＦＧＤＳＯＥ）は、データ駆動回路に入力されてＮの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導する。変調された極性制御信号（ＦＧＤＰＯＬ）は、データ駆動回路に入力されて、Ｎの倍数番目フレーム期間の間、その以前のフレームと同一なフレーム極性パターンでデータ電圧の極性を制御し、Ｎの倍数番目フレーム期間の以外の他のフレーム期間で１フレーム期間単位でフレーム極性パターンを反転させてデータ電圧の極性を制御する。 
【０２３５】
第２タイミング制御信号変調部４７５は、第５選択信号（ＳＥＬ５）に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がＮの倍数番目フレーム期間である時、タイミングコントローラ４７１から入力されるゲートタイミング制御信号を変調する。変調されたゲートスタートパルス（ＧＳＰ２）、変調されたゲートシフトクロック（ＧＳ２）、及び変調されたゲート出力イネーブル信号（ＧＯＥ２）は、ゲート駆動回路に入力されてＮの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導する。
【０２３６】
前述したように、本発明の第１０乃至第１３実施形態に係る液晶表示装置及びその駆動方法は、Ｎの倍数番目フレーム期間にその以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御し、Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低下させるためにデータを変調するとか、タイミング制御信号を変調する。したがって、本発明は直流化残像を防止することができ、Ｎの倍数番目フレーム期間の間、液晶セルの充電量を低めてフリッカーを防止することができる。
【０２３７】
以上、説明した内容により、当業体であれば、本発明の技術思想から外れない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定めるべきである。
【０２３８】
上記の目的の他に本発明の他の目的及び利点は添付図面を参照した本発明の好ましい実施形態に対する説明により明白に表れるはずである。
【符号の説明】
【０２３９】
１００    液晶表示パネル
１０１、２６１、３９１、４１１、４７１    タイミングコントローラ
１０２、１６２、４１２    ＰＯＬ／ＳＯＥロジック回路
１０３、２６３、３９３、４１３、４４３    データ駆動回路
１０４２６４、３９４、４４４    ゲート駆動回路
１１１    シフトレジスト
１１２    データレジスト
１１３    第１ラッチ
１１４    第２ラッチ
１１５    デジタル／アナログ変換器
１１６    チャージシェア回路
１１７    出力回路
１２１    Ｐ−デコーダ（ＰＤＥＣ）
１２２    Ｎ−デコーダ（ＮＤＥＣ）
１２３、４０４    マルチプレクサ
１３１、２３１、４２１    ロジック部
１４１、１８１、４０１、４３１    フレームカウンタ
１４２、４０２、４３２    ＰＯＬ反転部
１４３    排他的論理和ゲート
１４４、４３４    ＳＯＥタイミング分析部
１４５、４３５    ＳＯＥ調整部
１６１、３２１、４７２    映像分析回路
【図１】
2011215637.tif 000005
【図２】
2011215637.tif 000006
【図５】
2011215637.tif 000007
【図６】
2011215637.tif 000008
【図７】
2011215637.tif 000009
【図８】
2011215637.tif 000010
【図９】
2011215637.tif 000011
【図１０】
2011215637.tif 000012
【図１１】
2011215637.tif 000013
【図１２】
2011215637.tif 000014
【図１３】
2011215637.tif 000015
【図１４】
2011215637.tif 000016
【図１５】
2011215637.tif 000017
【図１６】
2011215637.tif 000018
【図１７】
2011215637.tif 000019
【図１８】
2011215637.tif 000020
【図１９】
2011215637.tif 000021
【図２０】
2011215637.tif 000022
【図２１】
2011215637.tif 000023
【図２２】
2011215637.tif 000024
【図２３】
2011215637.tif 000025
【図２４】
2011215637.tif 000026
【図２５】
2011215637.tif 000027
【図２６Ａ】
2011215637.tif 000028
【図２６Ｂ】
2011215637.tif 000029
【図２７】
2011215637.tif 000030
【図２８】
2011215637.tif 000031
【図２９】
2011215637.tif 000032
【図３０】
2011215637.tif 000033
【図３１】
2011215637.tif 000034
【図３２】
2011215637.tif 000035
【図３３】
2011215637.tif 000036
【図３４】
2011215637.tif 000037
【図３５】
2011215637.tif 000038
【図３６】
2011215637.tif 000039
【図３７】
2011215637.tif 000040
【図３８】
2011215637.tif 000041
【図３９Ａ】
2011215637.tif 000042
【図３９Ｂ】
2011215637.tif 000043
【図４０】
2011215637.tif 000044
【図４１Ａ】
2011215637.tif 000045
【図４１Ｂ】
2011215637.tif 000046
【図４２】
2011215637.tif 000047
【図４３】
2011215637.tif 000048
【図４４】
2011215637.tif 000049
【図４５】
2011215637.tif 000050
【図４６】
2011215637.tif 000051
【図４７】
2011215637.tif 000052
【図３】
2011215637.tif 000053
【図４】
2011215637.tif 000054