(57)【要約】【課題】  トナーカートリッジの誤装着を防止すると共に製造コストを抑えた画像形成装置及びプロセスカートリッジ誤装着防止方法を提供する。【解決手段】  画像形成装置用のプロセス（トナー）カートリッジ３〜６の情報を記憶する機能及び本体側通信手段と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジ３〜６が本体に装着されると、本体側通信手段によってメモリ手段にアクセスする際に、本体側メモリ１９に保管する情報によりアクセスするメモリ手段を識別し、本体側装着手段への電源を排他的にオンオフ可能なトランジスタ１５〜１８よりなる制御回路によってアクセスするメモリ手段が装着されるべき本体側装着手段のみ電源を供給する。【選択図】図１
2011215598.tif 000002
【特許請求の範囲】
【請求項１】
プロセスカートリッジの情報を記憶する機能及び本体側と通信する機能を有するメモリ
手段が取り付けられたプロセスカートリッジが装着される複数の本体側装着手段と、
前記メモリ手段に対して通信によりデータを読み書き可能な本体側通信手段と、
前記メモリ手段を識別するための識別情報および前記メモリ手段の識別情報に応じて前記プロセスカートリッジが装着される位置を記憶する本体側記憶手段と、
前記本体側装着手段への電源を排他的にオンオフ可能な回路手段と、
前記本体側記憶手段の情報を参照して前記回路手段を制御する制御手段と、を有し、前記メモリ手段は前記本体側装着手段を介して本体側から電源を供給される画像形成装置において、
前記制御手段は、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とする画像形成装置。
【請求項２】
請求項１記載の画像形成装置であって、
前記制御手段は、前記本体側通信手段によって前記メモリ手段に順次アクセスし、その際に前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記装着手段のみ電源を供給することにより、前記メモリ手段のうち通信可能であるメモリ手段は前記本体側装着手段の所定位置に正しく装着されていると判断するプロセスカートリッジ装着位置確認動作を実行することを特徴とする画像形成装置。
【請求項３】
請求項１または２記載の画像形成装置であって、
前記制御手段は、前記プロセスカートリッジ装着位置確認動作の結果、Ｋ色プロセスカートリッジ付属の前記メモリ手段が所定の位置に装着されていた場合には、カラープロセスカートリッジの接続位置によらず、モノクロ印刷の実行を許可することを特徴とする画像形成装置。
【請求項４】
請求項１記載の画像形成装置であって、
前記制御手段は、前記回路手段によっていずれかの前記本体側装着手段のみ電源を供給し、前記本体側記憶手段の情報により前記メモリ手段を識別し、前記メモリ手段への通信を順次試行し、通信可能であったメモリ手段が当該本体側装着手段に装着されていると判断する装着プロセスカートリッジ特定動作を実行することを特徴とする画像形成装置。
【請求項５】
画像形成装置用のプロセスカートリッジの情報を記憶する機能及び本体側通信手段と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが本体に装着されると、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とするプロセスカートリッジ誤装着防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、着脱可能なプロセスカートリッジを搭載する画像形成装置及びプロセスカートリッジ誤装着防止方法に関する。
【背景技術】
【０００２】
カラープリンタなどの画像形成装置において、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、及び黒（Ｋ）の４色の画像形成に係る構成要素部をそれぞれプロセスカートリッジとして、各々を本体に着脱可能に構成するものが実用に供せられている。なお、プロセスカートリッジは、電子写真方式の画像形成装置において画像形成部とトナー供給部を一体化した構成を有するものを指す場合もあるが、この出願では、これらの一部、例えば、トナー供給部のみのカートリッジ（「トナーカートリッジ」ともいわれる）を含め、これらのカートリッジの総称を指す語句として用いる。
【０００３】
フルカラー画像は、Ｋ・Ｙ・Ｍ・Ｃの４色のトナー像を順次中間転写ベルトなどで重ね合わせることで形成しており、色ずれ精度および濃度などのプロセスコントロールは、各色のプロセスカートリッジを本体に装着した際の配列が一定であることを前提に制御仕様を決定している。
【０００４】
よって、装置本体においてプロセスカートリッジを色ごとに決められた装着部（以下、「ステーション」という）に装着することが必要になる。
【０００５】
しかし、プロセスカートリッジの交換時などに、誤って別の色のステーションへプロセスカートリッジを装着したり、同色のプロセスカートリッジを複数本体へ装着したりするおそれがある。
このため、ステーションの構造を色ごとに異なる形状として、色の異なるプロセスカートリッジが装着されることを防止する方法が従来から提案されている。
この方法を採用する従来例として、特許文献１（特開２００５−２５０３７５号公報）を挙げることができる。
【０００６】
特許文献１は、画像形成装置本体に着脱可能に装着されるプロセスカートリッジであって、個々のカートリッジを識別する情報が記憶された識別情報タグを備えるとともに、装置本体と機械的に係合するキー（突出部又は凹陥部）によってカートリッジへの装着可否が識別できる識別キーを設けたものである。また、上記識別情報タグと識別キーとは、例えば、識別キー内に識別情報タグを設け一体化した構成部品の形でプロセスカートリッジに装備されている。
【０００７】
特許文献１に記載の発明は、識別情報タグと識別キーを一構成部品の形でプロセスカートリッジに設けているので、カートリッジ自体の形状や構造を共通にすることができ、カートリッジと識別情報タグとの組み合わせ方やカートリッジに対しこの構成部品を設ける位置を替えることにより、多様な用途に対応でき、製造コストを大幅に圧縮できるとしている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ただ、上記特許文献１のように、各プロセスカートリッジを決められた位置にのみ装着できるようにするため、通常のカートリッジの表面に各種の突起部や凹陥部のようなハードキーを設け、ある特定の形状ハードキーを有するカートリッジのみを装置本体に装着することができ、異なる形状のハードキーを有するカートリッジを装着できないようにする方式を採用すると、この方式のマシンに供給するプロセスカートリッジは、色ごとに異なる構成のものを製造する必要があり、プロセスカートリッジの製造ラインや型等を色ごとに設けなければならず、製造コストが依然として高くなる、という結果を招く。
【０００９】
また、プロセスカートリッジには、上記特許文献１のように、無線通信部と、不揮発性メモリ（ＩＤチップ）とを設けたものがあり、トナー残量、シリアルナンバー、製造メーカなどが記憶保持できるようになっている。なお、無線通信部以外にも、本体装置側メイン制御ＩＣとＩＤチップとの通信にＩ2Ｃなどの規格を用いた通信手段が採用されている。
これらの通信手段を用いる場合、４色のＩＤチップは回路的に並列となる。このとき、本体装置側の制御ＩＣはプロセスカートリッジが装着されたステーションを識別することが出来ない。したがって、上記特許文献１は、上記のように、識別キー方式で誤装着を防いでいる。
【００１０】
上述のように、色ごとに決められるステーションへの適正な装着が行われない場合を含め、誤装着を防止するための従来技術には改善の余地があり、従来技術よりもコストパフォーマンスを高めることが課題である。
【００１１】
本発明は、上述の従来技術の問題に鑑みてなされたもので、その目的は、色ごとに決められるステーションへの適正な装着が行われない場合を含め、トナーカートリッジの誤装着を防止すると共に製造コストを抑えた画像形成装置及びプロセスカートリッジ誤装着防止方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、請求項１記載の発明は、プロセスカートリッジの情報を記憶する機能及び本体側と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが装着される複数の本体側装着手段と、前記メモリ手段に対して通信によりデータを読み書き可能な本体側通信手段と、前記メモリ手段を識別するための識別情報および前記メモリ手段の識別情報に応じて前記プロセスカートリッジが装着される位置を記憶する本体側記憶手段と、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段と、前記本体側記憶手段の情報を参照して前記回路手段を制御する制御手段と、を有し、前記
メモリ手段は前記本体側装着手段を介して本体側から電源を供給される画像形成装置において、前記制御手段は、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とする。
【００１３】
請求項２記載の発明は、請求項１記載の発明であって、前記制御手段は、前記本体側通信手段によって前記メモリ手段に順次アクセスし、その際に前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記装着手段のみ電源を供給することにより、前記メモリ手段のうち通信可能であるメモリ手段は前記本体側装着手段の所定位置に正しく装着されていると判断するプロセスカートリッジ装着位置確認動作を実行することを特徴とする。
【００１４】
請求項３記載の発明は、請求項１または２記載の発明であって、前記制御手段は、前記プロセスカートリッジ装着位置確認動作の結果、Ｋ色プロセスカートリッジ付属の前記メモリ手段が所定の位置に装着されていた場合には、カラープロセスカートリッジの接続位置によらず、モノクロ印刷の実行を許可することを特徴とする。
【００１５】
請求項４記載の発明は、請求項１記載の発明であって、前記制御手段は、前記回路手段によっていずれかの前記本体側装着手段のみ電源を供給し、前記本体側記憶手段の情報により前記メモリ手段を識別し、前記メモリ手段への通信を順次試行し、通信可能であったメモリ手段が当該本体側装着手段に装着されていると判断する装着プロセスカートリッジ特定動作を実行することを特徴とする。
【００１６】
請求項５記載の発明は、画像形成装置用のプロセスカートリッジの情報を記憶する機能及び本体側通信手段と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが本体に装着されると、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とすることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、各ＩＤチップには、色を識別できるアドレス（スレーブアドレス）が割り当てられている。各ＩＤチップの電源を独立してＯＦＦ／ＯＮ可能にし、ＩＤチップにアクセスする際に当該ＩＤチップのみ電源を供給する。あるステーションに異なる色のＩＤチップが装着された場合、本体側制御ＩＣが送信するスレーブアドレスと、装着されているＩＤチップのスレーブアドレスが異なるため、ＩＤチップは応答せず通信エラーとなる。このため、ある本体側装着手段に異なる色のプロセスカートリッジが装着されたことが検出可能になる。これにより、プロセスカートリッジの形状が各色共通となり、誤装着を防止すると共に部品製造コストを削減できる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る画像形成装置としてのカラープリンタの一実施の形態を示すブロック図である。
【図２】図１に示したカラープリンタの動作フローの概略を示す図である。
【図３】図１に示したカラープリンタの動作フローの他の概略を示す図である。
【図４】図１に示したカラープリンタの動作フローの他の概略の前半を示す図である。
【図５】図４に示した動作フローの後半を示す図である。
【図６】図１に示したカラープリンタの動作フローの他の概略を示す図である。
【図７】図６に示した動作フローの後半を示す図である。
【図８】図１に示したカラープリンタの動作フローの他の概略を示す図である。
【図９】図８に示した動作フローの後半を示す図である。
【発明を実施するための形態】
【００１９】
＜概  要＞
各ＩＤチップには、色を識別できるアドレス（スレーブアドレス）が割り当てられている。
各ＩＤチップはステーションを介して本体側から電源を供給される。
各ＩＤチップへの電源は、本体側で独立してＯＦＦ／ＯＮ可能にする。
各ステーションに対して装着するべきＩＤチップのスレーブアドレスを本体側制御ＩＣが記憶する。
ＩＤチップにアクセスする際に当該ＩＤチップのみ電源を供給する。
あるステーションに異なる色のＩＤチップが装着された場合、本体側制御ＩＣが送信するスレーブアドレスと、装着されているＩＤチップのスレーブアドレスが異なるため、ＩＤチップは応答せず通信エラーとなる。このとき、他のステーションに装着されたＩＤチップは電源供給されないため動作しない。
ステーションに正しい色のＩＤチップが装着されていれば、そのチップは応答するので、正常に通信が成立する。
【００２０】
＜構  成＞
本発明の構成について述べる。
図１は、本発明に係る画像形成装置としてのカラープリンタの一実施の形態を示すブロック図である。
画像形成装置は、本体装置１及び各コネクタ１１〜１４を有する。
本体装置１は、メイン制御ＩＣ(Integrated Circuit)としてＣＰＵ(Central Processing Unit)２と、ＣＰＵ２の制御下にメモリ１９と、トランジスタ１５〜１８を制御要素として構成する電源供給回路を搭載している。また、ＣＰＵ２は、Ｉ２Ｃ(Inter-Integrated Circuit)モジュールを有する。
本体装置１から着脱可能なトナーカートリッジ３〜６にはそれぞれＩＤチップ７〜１０が取り付けられている。各ＩＤ(IDentification)チップは取り付けられるプロセスカートリッジの色などの情報を保持している。ＣＰＵ２と各ＩＤチップとは、コネクタ１１〜１４を介して接続される。各ＩＤチップは本体より電源供給を受け、ＣＰＵ２とＩ２Ｃ規格を用いて通信を行う。
【００２１】
ここで、Ｉ２Ｃ規格による通信について、さらに説明を加える。
Ｉ２Ｃバスは、２線式双方向のシリアルバスとして提唱されたものである。
Ｉ２Ｃバスでは、複数のデバイスが「ＳＣＬ（Serial CLock）」と「ＳＤＡ（Serial DAta）」の２種類の信号によってバス構成で接続され、デバイス間の通信を行う。
接続されるデバイスにはマスタとスレーブがあり、それぞれ固有のアドレスを持っている。マスタはアドレス指定をすることで、スレーブを選択して１対１の通信を行う。
ＳＣＬ信号は基本的にマスタから出力される。スレーブは、マスタが出力するＳＣＬ信号に合わせて、ＳＤＡ信号の入出力を行う。即ち、受信時、ＳＣＬのクロック信号に合わせてＳＤＡ信号からデータを読み取り、送信時、ＳＣＬのクロック信号に合わせてＳＤＡ信号としてデータを出力する。
【００２２】
Ｉ２Ｃバス上の通信は、マスタ側からのSTARTコンディションで始まり、STOPコンディションで終了する。
転送するデータの単位は１バイト（８ビット）で、上位ビットから順に転送される。受信側は１バイト受信するごとに、送信側へACK（１ビットの０）を返す。
マスタは、STARTコンディションの直後にスレーブアドレスとRead／Writeフラグを送信する。
マスタからのデータを受信するスレーブは、送信されてきたスレーブアドレスと、自身のスレーブアドレスが一致した場合、マスタに対してACKを返すことで、マスタ・スレーブ間の通信を確立する。
マスタからスレーブへの転送（書き込み）では、スレーブがスレーブアドレスに対してACKを返した後、このACKを受信するマスタは、直ちにスレーブへのデータ転送を行う。転送されるデータを受信するスレーブは１バイトごとにACKを返す。データを送り終わったら、マスタはSTOPコンディションを送り、通信を終了する。
他方、スレーブからマスタへの転送（読み取り）では、スレーブがスレーブアドレスに対してACKを返した後、直ちにスレーブからマスタへデータが転送される。転送されるデータを受信するマスタはこれに対してACKを返すが、最後に転送されるバイトを受信した場合のみ、NACKを返すことで、スレーブに対してデータ転送の終了を伝える。
【００２３】
また、本体装置１から供給される各ＩＤチップへの電源は、この実施形態では、ＣＰＵ２と各ＩＤチップが通信を行う際、本体側でトランジスタ１５〜１８によって各々独立してオンオフ可能になっている。また、Ｉ２Ｃ規格を用いるため、各ＩＤチップにはスレーブアドレスが割り当てられる。スレーブアドレスと色との対応関係のデータや、スレーブアドレスとコネクタとの対応関係のデータをメモリ１９に保存する。メモリ１９の情報により、ＣＰＵ２は各色プロセスカートリッジのスレーブアドレスと、装着されるべき所定のステーションとを参照することができる。
【００２４】
＜動  作  １＞
図２は、図１に示したカラープリンタの動作フローの概略を示す図である。
ＣＰＵ２はＫ色ＩＤチップへアクセスする前に、Ｋ色プロセスカートリッジを搭載するべきコネクタ１１のみ電源が供給されるように、トランジスタ１５をオンする（ステップ１）。
ＣＰＵ２はＫ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かをメモリ１９に記録する（ステップ２）。
【００２５】
次いで、ＣＰＵ２はＹ色プロセスカートリッジを搭載するべきコネクタ１２のみ電源が供給されるように、トランジスタ１５をオフし、トランジスタ１６をオンする（ステップ３）。
【００２６】
ＣＰＵ２はＹ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かをメモリ１９に記録する（ステップ４）。
【００２７】
次いで、ＣＰＵ２はＭ色プロセスカートリッジを搭載するべきコネクタ１３のみ電源が供給されるように、トランジスタ１６をオフし、トランジスタ１７をオンする（ステップ５）。
【００２８】
ＣＰＵ２はＭ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かをメモリ１９に記録する（ステップ６）。
【００２９】
次いで、ＣＰＵ２はＣ色プロセスカートリッジを搭載するべきコネクタ１４のみ電源が供給されるように、トランジスタ１７をオフし、トランジスタ１８をオンする（ステップ７）。
【００３０】
ＣＰＵ２はＣ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かをメモリ１９に記録する（ステップ８）。
【００３１】
以上の動作を行った後、各ステーションに所定の色のプロセスカートリッジが装着されているか否かを判定するために、先にメモリ１９に記録した各色の通信結果を参照し、いずれか一つでも通信に失敗していれば、マシン動作を停止し、他方、全ての色の通信に成功していれば、このまま動作を継続する（ステップ９）。
この一連の動作を実行するタイミングは、印刷動作を行うたびごとに実行することが基本であるが、プロセスカートリッジが交換された可能性がある場合、すなわち主電源オン時、カバー閉時、省エネモードからの復帰時に限って実行してもよい。
【００３２】
＜動  作  ２＞
図３は、図１に示したカラープリンタにおける他の動作フローの概略を示す図である。
ステップ８までの動作は、図２の説明と同様である。
その結果、Ｋ色ＩＤチップの通信結果を参照し（ステップ９）、Ｋ色ＩＤチップが通信不可能であった場合、マシンは動作を停止する（ステップ１０）。
【００３３】
Ｋ色ＩＤチップが通信可能であった場合には、カラー用ＩＤチップの通信結果を参照し（ステップ１１）、カラー用ＩＤチップが通信不可能であった場合にはモノクロ印刷のみ許可する（ステップ１２）。
カラー用ＩＤチップが通信可能であった場合には、マシンは通常動作を実行する（ステップ１３）。
【００３４】
＜動  作  ３＞
図４は、図１に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図５は、図４に示した動作フローの後半を示す図である。
まずＣＰＵ２はコネクタ１１のみ電源が供給されるように、トランジスタ１５をオンする（ステップ１）。
【００３５】
ＣＰＵ２はＫ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２）。
【００３６】
通信が成功した場合、コネクタ１１にはＫ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ３）。
【００３７】
通信が失敗した場合には、ＣＰＵ２はＹ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ４）。
【００３８】
通信が成功した場合、コネクタ１１にはＹ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ５）。
【００３９】
通信が失敗した場合には、ＣＰＵ２はＭ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ６）。
【００４０】
通信が成功した場合、コネクタ１１にはＭ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ７）。
【００４１】
通信が失敗した場合には、ＣＰＵ２はＣ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ８）。
【００４２】
通信が成功した場合、コネクタ１１にはＣ色プロセスカートリッジが装着されていると判断し、結果をメモリ１９に記録する（ステップ９）。
以上の動作により、コネクタ１１に装着されているプロセスカートリッジの色を特定で
きる。
【００４３】
次いで、コネクタ１２に対しても同様の動作を実行する。
まずＣＰＵ２はコネクタ１２のみ電源が供給されるように、トランジスタ１５をオフしてトランジスタ１６をオンする（ステップ１０）。
【００４４】
ＣＰＵ２はＫ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ１１）。
【００４５】
通信が成功した場合、コネクタ１２にはＫ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ１２）。
【００４６】
通信が失敗した場合には、ＣＰＵ２はＹ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ１３）。
【００４７】
通信が成功した場合、コネクタ１２にはＹ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ１４）。
【００４８】
通信が失敗した場合には、ＣＰＵ２はＭ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ１５）。通信が成功した場合、コネクタ１２にはＭ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ１６）。
【００４９】
通信が失敗した場合には、ＣＰＵ２はＣ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ１７）。
【００５０】
通信が成功した場合、コネクタ１２にはＣ色プロセスカートリッジが装着されていると判断し、結果をメモリ１９に記録する（ステップ１８）。
以上の動作により、コネクタ１２に装着されているプロセスカートリッジの色を特定できる。
【００５１】
次いで、コネクタ１３に対しても同様の動作を実行する。
まずＣＰＵ２はコネクタ１３のみ電源が供給されるように、トランジスタ１６をオフしてトランジスタ１７をオンする（ステップ１９）。
【００５２】
ＣＰＵ２はＫ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２０）。
【００５３】
通信が成功した場合、コネクタ１３にはＫ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ２１）。
【００５４】
通信が失敗した場合には、ＣＰＵ２はＹ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２２）。
【００５５】
通信が成功した場合、コネクタ１３にはＹ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ２３）。
【００５６】
通信が失敗した場合には、ＣＰＵ２はＭ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２４）。
【００５７】
通信が成功した場合、コネクタ１３にはＭ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ２５）。
【００５８】
通信が失敗した場合には、ＣＰＵ２はＣ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２６）。通信が成功した場合、コネクタ１３にはＣ色プロセスカートリッジが装着されていると判断し、結果をメモリ１９に記録する（ステップ２７）。
以上の動作により、コネクタ１３に装着されているプロセスカートリッジの色を特定できる。
【００５９】
次いで、コネクタ１４に対しても同様の動作を実行する。
まずＣＰＵ２はコネクタ１４のみ電源が供給されるように、トランジスタ１７をオフしてトランジスタ１８をオンする（ステップ２８）。
【００６０】
ＣＰＵ２はＫ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ２９）。
【００６１】
通信が成功した場合、コネクタ１４にはＫ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ３０）。
【００６２】
通信が失敗した場合には、ＣＰＵ２はＹ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ３１）。
【００６３】
通信が成功した場合、コネクタ１４にはＹ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ３２）。
【００６４】
通信が失敗した場合には、ＣＰＵ２はＭ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ３３）。
【００６５】
通信が成功した場合、コネクタ１４にはＭ色プロセスカートリッジが装着されていると特定し、結果をメモリ１９に記録する（ステップ３４）。
【００６６】
通信が失敗した場合には、ＣＰＵ２はＣ色ＩＤチップのスレーブアドレス送信によりＩＤチップへのアクセスを試み、通信が成功したか否かを判定する（ステップ３５）。
【００６７】
通信が成功した場合、コネクタ１４にはＣ色プロセスカートリッジが装着されていると判断し、結果をメモリ１９に記録する（ステップ３６）。
以上の動作により、コネクタ１４に装着されているプロセスカートリッジの色を特定できる。
【００６８】
各コネクタに装着されているプロセスカートリッジを特定する一連の動作を、プロセスカートリッジが交換された可能性がある場合、すなわち主電源オン時、カバー閉時、省エネモードからの復帰時に限って実行してもよい。
【００６９】
＜動  作  ４＞
図６は、図１に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図７は、図６に示した動作フローの後半を示す図である。
ステップ３６までの動作は、図４、図５の説明と同様である。
ステップ３６までの動作の結果、すべてのプロセスカートリッジの装着コネクタ位置を参照し（ステップ３７）、いずれかのプロセスカートリッジが所定のコネクタに装着されていなかった場合、マシンは動作を停止する（ステップ３８）。
【００７０】
すべてのプロセスカートリッジが所定のコネクタに装着されていた場合には、マシンは通常動作を実行する（ステップ３９）。
【００７１】
図８は、図１に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図９は、図８に示した動作フローの後半を示す図である。
ステップ３６までの動作は、図４、図５の説明と同様である。
ステップ３６までの動作の結果、Ｋ色プロセスカートリッジの装着コネクタ位置を参照し（ステップ３７）、Ｋ色プロセスカートリッジが所定のコネクタに装着されていなかった場合、マシンは動作を停止する（ステップ３８）。
【００７２】
Ｋ色プロセスカートリッジが所定のコネクタに装着されていた場合には、カラー用プロセスカートリッジの装着コネクタ位置を参照し（ステップ３９）、カラー用プロセスカートリッジが所定のコネクタに装着されていなかった場合、モノクロ印刷のみ許可する（ステップ４０）。
【００７３】
カラー用プロセスカートリッジが所定のコネクタに装着されていた場合には、マシンは通常動作を実行する（ステップ４１）。
【００７４】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００７５】
１・・・本体装置、２・・・ＣＰＵ、３・・・Ｋトナーカートリッジ、４・・・Ｙトナーカートリッジ、５・・・Ｍトナーカートリッジ、６・・・Ｃトナーカートリッジ、７・・・ＩＤチップ（Ｋ）、８・・・ＩＤチップ（Ｙ）、９・・・ＩＤチップ（Ｍ）、１０・・・ＩＤチップ（Ｃ）、１１〜１４・・・コネクタ、１５〜１８・・・トランジスタ、１９・・・メモリ。
【先行技術文献】
【特許文献】
【００７６】
【特許文献１】特開２００５−２５０３７５号公報
【図１】
2011215598.tif 000003
【図２】
2011215598.tif 000004
【図３】
2011215598.tif 000005
【図４】
2011215598.tif 000006
【図５】
2011215598.tif 000007
【図６】
2011215598.tif 000008
【図７】
2011215598.tif 000009
【図８】
2011215598.tif 000010
【図９】
2011215598.tif 000011