(57)【要約】【課題】磁気式エンコーダの検出精度を向上させ、高精度・高分解能を有する磁気式エンコーダを提供する。【解決手段】磁気式エンコーダが、磁石を有する回転子と、磁石の近傍に配置されている複数の磁気検出素子と、複数の磁気検出素子により検出された複数の検出信号に基づいて回転子の回転位置を合成する合成部に対して、複数の磁気検出素子の中から順に選択された磁気検出素子により検出された検出信号を出力する出力部と、を備える。【選択図】図２
2011169813.tif 000002
【特許請求の範囲】
【請求項１】
磁石を有する回転子と、
前記磁石の近傍に配置されている複数の磁気検出素子と、
前記複数の磁気検出素子により検出された複数の検出信号に基づいて前記回転子の回転位置を合成する合成部に対して、前記複数の磁気検出素子の中から順に選択された前記磁気検出素子により検出された前記検出信号を出力する出力部と、
を備えることを特徴とする磁気式エンコーダ。
【請求項２】
前記合成部は、
前記出力部から出力された前記検出信号を記憶し、当該記憶した前記検出信号に基づいて前記回転子の回転位置を合成する、
ことを特徴とする請求項１に記載の磁気式エンコーダ。
【請求項３】
前記出力部は、
前記複数の磁気検出素子に対して順に給電する給電部と、
前記給電部によって給電された前記磁気検出素子が検出した前記検出信号を、差動増幅して出力する差動増幅部と、
を備えることを特徴とする請求項１または請求項２に記載の磁気式エンコーダ。
【請求項４】
前記磁気検出素子と前記給電部との間の接続、および、前記磁気検出素子と前記差動増幅部との間の接続を、前記磁気検出素子に対して順に切り替える第１切り替え部、
を備えることを特徴とする請求項３に記載の磁気式エンコーダ。
【請求項５】
前記複数の磁気検出素子のうちの予め定められている少なくとも２つの前記磁気検出素子を磁気検出素子グループとし、
前記磁気検出素子グループの前記少なくとも２つの磁気検出素子から出力される前記検出信号を差動増幅して出力する差動増幅部と、
前記差動増幅部により差動増幅する場合に、前記磁気検出素子グループの前記少なくとも２つの磁気検出素子から出力される前記検出信号のそれぞれが互いに強め合い、かつ、それぞれの前記検出信号の出力極性を一致させるように、前記磁気検出素子グループの前記少なくとも２つの磁気検出素子と前記差動増幅部との間の接続を切り替える第２切り替え部と、
を備えることを特徴とする請求項１または請求項２に記載の磁気式エンコーダ。
【請求項６】
前記磁気検出素子グループは、前記回転子の回転中心軸を中心として互いに対向している２つの前記磁気検出素子を有する、
ことを特徴とする請求項５に記載の磁気式エンコーダ。
【請求項７】
前記磁気検出素子において、給電される入力端子と前記磁気検出素子から前記検出信号を出力する出力端子とを、前記磁気検出素子ごとに切り替える第３切り替え部、
を備えることを特徴とする請求項１から請求項６のいずれか１項に記載の磁気式エンコーダ。
【請求項８】
前記合成部は、前記複数の磁気検出素子において前記回転子の回転中心軸を中心として互いに対向している２つの前記磁気検出素子から出力された前記検出信号を合成する、
ことを特徴とする請求項１から請求項７のいずれか１項に記載の磁気式エンコーダ。
【請求項９】
前記合成部は、
前記出力部から出力された前記検出信号を記憶し、当該記憶した前記検出信号に基づいて、
前記回転子の回転位置を検出する第１の合成磁気検出素子となるように、前記複数の磁気検出素子が検出した前記検出信号を第１の合成信号として合成し、
前記回転子の回転位置を検出する第２の合成磁気検出素子であって、前記回転子の回転中心軸を中心として前記第１の合成磁気検出素子に対して所定の角度位置になる第２の合成磁気検出素子となるように、前記複数の磁気検出素子が検出した前記検出信号を第２の合成信号として合成し、
前記第１の合成信号と前記第２の合成信号とを合成する、
ことを特徴とする請求項１から請求項７のいずれか１項に記載の磁気式エンコーダ。
【請求項１０】
前記磁気検出素子は、ホール素子である、
ことを特徴とする請求項１から請求項９のいずれかに記載の磁気式エンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気式エンコーダに関する。
【背景技術】
【０００２】
回転位置を検出する回転位置検出装置として、光学式や磁気式のエンコーダがある。光学式の回転位置検出装置である光学式エンコーダは、検出部にフォトダイオードなどの光電変換素子を使用しており、高精度の回転位置検出が可能であるが、結露や油の飛沫が検出部に直接かかるような環境では使用することは難しい場合がある。磁気式の回転位置検出装置である磁気式エンコーダ（例えば、特許文献１参照）は、ホール素子や磁気抵抗素子のような磁気検出素子を使用しており、検出精度を高精度にすることは比較的難しいが、結露や油の飛沫が検出部に直接かかる環境下でも使用できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２０５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、エンコーダがロボットや産業用工作機械などにも適用されるようになり、高精度で且つ前述のような厳しい環境下でも使用できる磁気式エンコーダが要求されるようになってきている。
【０００５】
上述した磁気式エンコーダの検出素子として、ホール素子や磁気抵抗素子のような磁気検出素子が使用されているが、小型で低価格であることからホール素子が多く使用されている。しかしながら、ホール素子は、検出感度のばらつきや、環境温度によるオフセット電圧変動のバラツキなどがある。このように、ホール素子のような磁気検出素子の出力はばらつくため、高精度な磁気式エンコーダが得られない場合があるという問題があった。
【０００６】
本発明は、このような事情に鑑みてなされたもので、その目的は、磁気検出素子の出力にバラツキがある場合でも、検出精度を向上できる磁気式エンコーダを提供することにある。
【課題を解決するための手段】
【０００７】
この発明は上述した課題を解決するためになされたもので、磁石を有する回転子と、前記磁石の近傍に配置されている複数の磁気検出素子と、前記複数の磁気検出素子により検出された複数の検出信号に基づいて前記回転子の回転位置を合成する合成部に対して、前記複数の磁気検出素子の中から順に選択された前記磁気検出素子により検出された前記検出信号を出力する出力部と、を備えることを特徴とする磁気式エンコーダである。
【発明の効果】
【０００８】
この発明によれば、検出精度を向上できる磁気式エンコーダを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１の実施形態による磁気式エンコーダの構成の一例を示す概略構成図である。
【図２】第１の実施形態による磁気式エンコーダが備える出力部と合成制御部との構成を示す構成図である。
【図３】第１の実施形態による磁気式エンコーダの動作の一例を示す動作図である。
【図４】第１の実施形態における（式５）および（式６）について、複数のホール素子と合成部との関係について説明するための説明図である。
【図５】第２の実施形態による出力部の構成を示す構成図である。
【図６】第２の実施形態において、ホール素子の２つの接続状態を示す概略図である。
【図７】第２の実施形態による磁気式エンコーダの動作の一例を示す動作図である。
【図８】第２の実施形態による第１の接続状態におけるホール素子の等化回路の構成を示す構成図である。
【図９】第２の実施形態による第２の接続状態におけるホール素子の等化回路の構成を示す構成図である。
【図１０】第２の実施形態において、ホール素子の入力端子と出力端子とを周期的に入れ換えた場合に、合成増幅回路から出力される信号を例示する出力図である。
【図１１】第２の実施形態において、環境温度を変化させた場合における合成増幅回路から出力される信号電圧の平均化前後の電圧値を示す出力図である。
【図１２】第３の実施形態による磁気式エンコーダの構成の一例を示す概略構成図である。
【図１３】第３の実施形態による出力部の構成を示す構成図である。
【図１４】第３の実施形態による磁気式エンコーダの動作の一例を示す動作図である。
【図１５】第５の実施形態において、ホール素子１個の場合のオフセット除去する場合の、ホール素子、電源部、および、差動増幅部の間の接続を示す接続図である。
【図１６】第５の実施形態において、ホール素子２個の場合のオフセット除去する場合の、ホール素子、電源部、および、差動増幅部の間の接続を示す第１の接続図である。
【図１７】第５の実施形態において、ホール素子２個の場合のオフセット除去する場合の、ホール素子、電源部、および、差動増幅部の間の接続を示す第２の接続図である。
【図１８】第５の実施形態による磁気式エンコーダの動作の一例を示す動作図である。
【図１９】第５の実施形態による出力部の構成を示す構成図である。
【発明を実施するための形態】
【００１０】
［第１の実施形態］
以下、図面を参照して、本発明の実施の形態について説明する。図１は、この発明の第１の実施形態による回転角度検出装置である磁気式エンコーダ１００の構成を示す概略ブロック図である。
【００１１】
図１に示すように、磁気式エンコーダ１００は、磁石５を有する回転子６と、この回転子６の近傍に配置された複数の磁気検出素子１（ＭＳ１），２（ＭＳ２），３（ＭＳ３），４（ＭＳ３）と、その磁気検出素子１，２，３，４やその他の制御部品を搭載した基板組９とで構成されている。ここでいう回転子６の近傍とは、たとえば、この回転子６の周囲、または、回転子６の円周上のことである。
【００１２】
磁石５は、たとえば、永久磁石である。磁気検出素子１，２，３，４は、たとえば、それぞれホール素子である。以降、磁気検出素子１，２，３，４を、ホール素子１，２，３，４と称して説明する。
【００１３】
この図１において、回転子６が紙面に対して垂直となる回転軸を中心として回転すると、回転子６の回転に伴い磁石５が回転し、ホール素子１，２，３，４で検出される磁石５からの磁界が変化する。磁気式エンコーダ１００は、この磁界の変化を、ホール素子１，２，３，４の４個のホール素子によりそれぞれ検出し、この検出した磁界の変化量から回転子６の回転位置を検出する。
【００１４】
ここで、本実施形態における「回転位置」とは、回転角度、回転位置を示す位置情報、または、回転角度を示す角度情報のことである。
【００１５】
なお、図１を用いて説明した４個のホール素子１，２，３，４は、たとえば、それぞれが同様の検出感度を有しており、それぞれが同様の出力レベルを有している。また、４個のホール素子１，２，３，４は、たとえば、それぞれ基板組９の平面上であって、回転子６の回転軸と法線ベクトルの方向を同一とする平面上に配置されており、回転子６の回転軸から等距離となる円周上に配置されている。また、各ホール素子１，２，３，４は、等間隔（この場合は、回転子６の回転軸を中心として９０度の等角度）で配置されている。また、組とされるホール素子１と３およびホール素子２と４は、回転子６の回転軸を中心として、互いに対向して配置されており、回転子６の回転軸を中心として１８０度の角度になるように配置されている。
【００１６】
ホール素子１，２，３，４は、２つの出力端子（ｏｕｔ＋とｏｕｔ−）をそれぞれ有している。この２つの出力端子は、後述するアナログＳＷ（アナログスイッチ）２、ＳＷ３の端子に接続されている（図２参照）。なお、この図２における符号「ＭＳ１ｏｕｔ−」は、図１におけるホール素子１の出力端子ｏｕｔ−に接続されていることを示している。
【００１７】
以降、たとえば、ホール素子１の出力端子ｏｕｔ＋から出力される信号を「信号ＭＳ１ｏｕｔ＋」と称し、ホール素子１の出力端子ｏｕｔ−から出力される信号を「信号ＭＳ１ｏｕｔ−」と称して説明する。ホール素子２，３，４から出力される信号も、ホール素子１から出力される信号と同様に称して説明する。
【００１８】
また、ホール素子１，２，３，４は、電流または電圧が印加される２つの入力端子（ｉｎ＋とｉｎ−）をそれぞれ有している。この２つの入力端子は、後述するアナログＳＷ１、ＳＷ４の端子に接続されている（図２参照）。なお、この図２における符号「ＭＳ１ｉｎ−」は、図１におけるホール素子１の入力端子ｉｎ−に接続されていることを示している。
【００１９】
以降、たとえば、ホール素子１の入力端子ｉｎ＋から出力される信号を「信号ＭＳ１ｉｎ＋」と称し、ホール素子１の入力端子ｉｎ−から出力される信号を「信号ＭＳ１ｉｎ−」と称して説明する。ホール素子２，３，４から出力される信号も、ホール素子１から出力される信号と同様に称して説明する。
【００２０】
次に図２を用いて、上述した４個のホール素子により検出した磁界の変化量から、回転子６の回転位置を検出する磁気式エンコーダ１００の構成について説明する。この回転子６の回転位置を検出する磁気式エンコーダ１００の構成は、一例としては、各ホール素子１，２，３，４により検出された検出信号を順に出力する出力部２００、および、合成制御部３００を備えている。
【００２１】
まず、出力部２００の構成について説明する。出力部２００は、アナログＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４と、電源部２１０と、差動増幅部２２０と、Ａ／Ｄ変換部（Ａ／Ｄ変換器）２３０とを備えている。
【００２２】
ここで、上述したようにホール素子１，２，３，４は、それぞれ、２つの入力端子（ｉｎ＋とｉｎ−）、および２つの出力端子（ｏｕｔ＋とｏｕｔ−）の、合計４つの端子を備えている。ホール素子のこれらの端子は、対応するアナログＳＷ１，２，３，４に、それぞれ接続されている。以降において、ホール素子１，２，３，４のうちのいずれかのホール素子を、ホール素子と称して説明する。
【００２３】
アナログＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４は、それぞれ、４つの第１の端子と、１つの第２の端子とを備えている。アナログＳＷ１の４つの第１の端子には、ホール素子１，２，３，４の入力端子ｉｎ＋が、それぞれ対応して接続されている。アナログＳＷ１の１つの第２の端子には、電源部２１０が接続されている。
【００２４】
また、アナログＳＷ１には、アドレスセレクト信号Ｓ０とＳ１とが入力されている。アナログＳＷ１においては、このアドレスセレクト信号Ｓ０とＳ１との組み合わせにより、４つの第１の端子のうちのいずれか１つの端子が選択され、この選択された第１の端子と、第２の端子とが接続される。このアドレスセレクト信号Ｓ０とＳ１とは、たとえば、合成制御部３００（合成制御部３００が備える制御部３２０）から供給される選択信号であり、４つの第１の端子のうちのいずれか１つの端子を選択する選択信号である。
【００２５】
このような構成により、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の入力端子ｉｎ＋が、アナログＳＷ１を介して、電源部２１０に接続される。
【００２６】
アナログＳＷ１と同様に、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の出力端子ｏｕｔ＋が、アナログＳＷ２を介して、差動増幅部２２０の入力端子＋に接続される。
【００２７】
また、同様に、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の出力端子ｏｕｔ−が、アナログＳＷ３を介して、差動増幅部２２０の入力端子−に接続される。
【００２８】
また、同様に、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の入力端子ｉｎ−が、アナログＳＷ４を介して、接地される。なお、アナログＳＷ４の第２の端子は、抵抗Ｒ１を介して接地されてもよい。
【００２９】
電源部２１０は、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子に、上述したようにアナログＳＷ１とアナログＳＷ４とを介して、電流または電圧を供給する。
【００３０】
差動増幅部２２０は、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の出力端子ｏｕｔ＋と出力端子ｏｕｔ−からの信号を、上述したアナログＳＷ２とアナログＳＷ３とを介して入力される。そして、この差動増幅部２２０は、入力されたホール素子の出力端子ｏｕｔ＋と出力端子ｏｕｔ−とを差動増幅して、Ａ／Ｄ変換部２３０に出力する。
【００３１】
Ａ／Ｄ変換部２３０は、差動増幅部２２０からの出力をＡ／Ｄ変換して、合成制御部３００に出力する。なお、Ａ／Ｄ変換部２３０は、供給されるＡ／Ｄ制御信号に基づいたタイミングで、差動増幅部２２０からの出力をＡ／Ｄ変換して、合成制御部３００に出力する。このＡ／Ｄ制御信号は、たとえば、制御部３２０から供給される制御信号であり、Ａ／Ｄ変換するタイミングを示す制御信号である。
【００３２】
以上のようにして、電源部２１０は、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４に順に給電する。また、差動増幅部２２０およびＡ／Ｄ変換部２３０は、電源部２１０により順に給電されたホール素子が検出した検出信号を、差動増幅して順に出力する。
【００３３】
なお、本実施形態において、「順に」とは、「時系列的に」、または、「複数の中から１つずつ選択的に」という意味である。
【００３４】
すなわち、出力部２００は、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子に対して電流または電圧を供給し、この選択され、電流または電圧が供給された１つのホール素子からの出力を差動増幅して出力する。
【００３５】
なお、本実施形態において、アドレスセレクト信号Ｓ０とＳ１とは、ホール素子１，２，３，４の中から１つのホール素子を順に選択するような信号である。そのため、出力部２００は、アドレスセレクト信号Ｓ０とＳ１との組み合わせに基づいて、ホール素子１，２，３，４のうちから順に選択されたいずれか１つのホール素子に対して、アナログＳＷ１を介して電流または電圧を供給し、この選択された１つのホール素子からの出力を差動増幅し、検出信号として出力する。
【００３６】
また、このようにして、アナログＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４から構成されている切り替え部２６０（第１切り替え部）は、ホール素子１，２，３，４と電源部２１０との間の接続、および、ホール素子１，２，３，４と差動増幅部２２０との間の接続を、ホール素子１，２，３，４に対して順に切り替える。
【００３７】
次に、合成制御部３００の構成について説明する。合成制御部３００は、合成部３１０と、制御部３２０とを備えている。
【００３８】
合成部３１０は、出力部２００の差動増幅部２２０から出力された検出信号であって、ホール素子１，２，３，４のうちから順に選択されたホール素子からの出力に対応する検出信号を記憶し、当該記憶した検出信号に基づいて回転子６の回転位置を合成する。
【００３９】
なお、合成制御部３００は、たとえば、出力部２００の差動増幅部２２０から出力された検出信号であって、ホール素子１，２，３，４のうちから順に選択されたホール素子からの出力に対応する検出信号を記憶する検出信号記憶部を備えていてもよい。
【００４０】
制御部３２０は、上述したアドレスセレクト信号Ｓ０とＳ１とを、アナログＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４に出力するとともに、上述したＡ／Ｄ制御信号をＡ／Ｄ変換部２３０に出力し、アナログＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４と、Ａ／Ｄ変換部２３０とを制御する。制御部３２０は、一例として、予め定められている周期に基づいて、上述したアドレスセレクト信号Ｓ０、Ｓ１、および、Ａ／Ｄ制御信号を生成する。
【００４１】
また、制御部３２０は、出力部２００の差動増幅部２２０から出力された検出信号を検出信号記憶部に記憶させるタイミング、および、記憶された検出信号に基づいて合成部３１０が回転子６の回転位置を合成するタイミングを制御する。
【００４２】
次に、図３を用いて、図１および図２を用いて説明した磁気式エンコーダ１００の動作の一例について説明する。
【００４３】
まず、合成制御部３００の制御部３２０が、アドレスセレクト信号Ｓ０およびＳ１を出力する。たとえば、アドレスセレクト信号Ｓ０およびＳ１の出力が、２ｂｉｔＵＰカウンタの出力と同じとした場合、アナログＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４を介して、ホール素子１〜４の順にホール素子が１つずつ選択される（図３参照）。これにより、電源部２１０は、常に１つのホール素子を駆動することとなり、差動増幅部２２０はホール素子１〜４の順に検出信号が出力することになる。
【００４４】
また、合成制御部３００の制御部３２０は、アドレスセレクト信号Ｓ０およびＳ１を切り替えるタイミングに応じて、Ａ／Ｄ制御信号をＡ／Ｄ変換部２３０に出力するタイミング、出力部２００の差動増幅部２２０から出力された検出信号を検出信号記憶部に記憶させるタイミング、および、記憶された該検出信号に基づいて合成部３１０が回転子６の回転位置を合成するタイミングを制御する。
【００４５】
これにより、合成部３１０は、適切なタイミングで、回転子６の回転位置を合成することができる。なお、ここでいう適切なタイミングとは、次のようなタイミングのことである。たとえば、アドレスセレクト信号Ｓ０およびＳ１を切り替えた直後は、ホール素子１〜４から出力される検出信号にノイズなどが重畳される可能性がある。このような場合に、回転子６の回転位置を合成部３１０が合成してしまうと、適切に合成できない可能性がある。
【００４６】
上述した適切なタイミングとは、アドレスセレクト信号Ｓ０およびＳ１を切り替えた直後のように、ホール素子１〜４から出力される検出信号にノイズなどが重畳される可能性がなく、回転子６の回転位置を適切に合成できるタイミングのことである。たとえば、この適切なタイミングとは、アドレスセレクト信号Ｓ０およびＳ１を切り替えてから、ホール素子１〜４から出力される検出信号にノイズなどが生じなくなる予め定められた時間が経過したタイミングのことである。
【００４７】
次に、合成部３１０による合成方法の一例について説明する。合成部３１０は、例えば、次の式１および式２により、回転子６の回転位置を合成する。
【００４８】
第１の合成出力：[(Ｖms1＋Ｖofft1)−(Ｖms3＋Ｖofft3)]  …（式１）
第２の合成出力：[(Ｖms2＋Ｖofft2)−(Ｖms4＋Ｖofft4)]  …（式２）
【００４９】
ここで、
Ｖms1：ホール素子１出力、Ｖofft1：ホール素子１回路に付随するオフセット電圧、
Ｖms2：ホール素子２出力、Ｖofft2：ホール素子２回路に付随するオフセット電圧、
Ｖms3：ホール素子３出力、Ｖofft3：ホール素子３回路に付随するオフセット電圧、
Ｖms4：ホール素子４出力、Ｖofft4：ホール素子４回路に付随するオフセット電圧
である。
【００５０】
なお、（式１）において、信号Ｖms1＋Ｖofft1はホール素子１による検出信号であり、信号Ｖms3＋Ｖofft3はホール素子３による検出信号である。また、（式２）において、信号Ｖms2＋Ｖofft2はホール素子２による検出信号であり、信号Ｖms4＋Ｖofft4はホール素子４による検出信号である。
【００５１】
この（式１）と（式２）とに示されるように、合成部３１０は、複数のホール素子において、回転子６の回転中心軸を中心として互いに対向している２つのホール素子から出力された検出信号を合成する。
【００５２】
ここで、複数のホール素子に対して、差動増幅部２２０のような増幅回路をそれぞれ設けておき、ホール素子の出力を対応する増幅回路で単に増幅する場合、ホール素子毎に増幅回路が異なることになる。そのため、この場合、それぞれのホール素子からの出力に含まれているオフセット電圧は温度によって変化する可能性がある。よって、増幅された出力には、出力誤差が生じてしまう可能性がある。
【００５３】
これに対して、本実施形態のように、差動増幅部２２０を各ホール素子で共通とした場合、上式のオフセット電圧項はキャンセルされて、実質的に無くなり、次のような簡単な式となる。
【００５４】
第１の合成出力：[Ｖms1−Ｖms3]  …（式３）
第２の合成出力：[Ｖms2−Ｖms4]  …（式４）
【００５５】
これにより、本実施形態による磁気式エンコーダ１００は、回路のオフセット電圧の変動（オフセット電圧変動）による影響を受けないため、検出精度を高精度とすることができる。
【００５６】
また、本実施形態の図２のような構成にした場合、安価な標準ロジックＩＣであるアナログＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４が必要となる。しかしながら、アナログＳＷ１、ＳＷ２、ＳＷ３およびＳＷ４を用いず、それぞれのホール素子に対して電源部２１０および差動増幅部２２０を備える場合と比較して、本実施形態においては、例えば、差動増幅部２２０と、ホール素子をドライブする回路である電源部２１０などは、それぞれ１つずつでよい。よって、全体としては、その構成を安価にすることができる。また、これらの回路系は１系統となり、待機状態となっているホール素子による消費電力も不必要である。よって、回路全体としては、低消費電力となる効果もある。
【００５７】
なお、合成部３１０は、例えば、次の式５および式６により、回転子６の回転位置を合成してもよい。
【００５８】
第１の合成出力：[Ｖms1＋Ｖms2−Ｖms3−Ｖms4]  …（式５）
第２の合成出力：[Ｖms1−Ｖms2−Ｖms3＋Ｖms4]  …（式６）
【００５９】
なお、（式１）、（式３）または（式５）により算出される第１の合成出力と、（式２）、（式４）または（式６）により算出される第２の合成出力とは、エンコーダの２相信号にそれぞれ対応する。ここでは、第１の合成出力をＡ相信号出力とし、第２の合成出力をＢ相信号出力とする。また、ホール素子の配置関係から、このＡ，Ｂ相信号出力は、互いに９０°の位相差がある。この場合のエンコーダの回転位置は、（式７）により算出される。
【００６０】
エンコーダ出力（角度）：tan−１（Ａ相信号出力／Ｂ相信号出力）  …（式７）
【００６１】
ここで、たとえば、合成部３１０が、合成部Ａと合成部Ｂと合成部Ｃとを備えているとする。合成部Ａは、（式１）、（式３）または（式５）に基づいて、第１の合成出力であるＡ相信号出力を合成する。合成部Ｂは、（式２）、（式４）または（式６）に基づいて、第２の合成出力であるＢ相信号出力を合成する。合成部Ｃは、合成部Ａにより合成されたＡ相信号出力と、合成部Ｂにより合成されたＢ相信号出力とを、（式７）に基づいて、エンコーダの回転位置を算出して、この算出したエンコーダの回転位置を出力する。
【００６２】
ここで、図４を用いて、（式５）および（式６）の場合において、図１で説明した複数のホール素子１，２，３，４と、合成部Ａ及び合成部Ｂとの関係について説明する。
【００６３】
複数のホール素子１，２，３，４のうち、回転子６の回転中心軸を含む第１の平面で分割される第１の領域に含まれるホール素子を第１のホール素子群とし、第１の平面で分割される第２の領域に含まれるホール素子を第２のホール素子群とする。また、複数のホール素子１，２，３，４のうち、回転中心軸を含む第２の平面であって第１の平面と予め定められている角度を成す第２の平面で分割される第３の領域に含まれるホール素子を第３のホール素子群とし、第２の平面で分割される第４の領域に含まれるホール素子を第４のホール素子群とする。この予め定められている角度とは、たとえば９０度である。
【００６４】
図４に示すように、回転子６の回転中心軸であって、紙面に対して垂直となる軸をＺ軸とする。そして、このＺ軸に対して垂直となる２つの軸であって、紙面に対して水平と垂直となる２つの軸をＸ軸とＹ軸とする。ここでは、説明のため、回転子６の回転中心軸として、ホール素子１の角度位置を０度とし、ホール素子２の角度位置を９０度とし、ホール素子３の角度位置を１８０度とし、ホール素子４の角度位置を２７０度とする。
【００６５】
たとえば第１の平面を符号３０１で示されるように、回転子６の回転中心軸に対して角度位置１３５度と３１５度となり、紙面に対して垂直な平面とする。この場合、第１のホール素子群はホール素子１と２となり、第２のホール素子群はホール素子３と４となる。また第２の平面を符号３０２で示されるように、回転子６の回転中心軸に対して角度位置４５度と２２５度となり、紙面に対して垂直な平面とする。この場合、第３のホール素子群はホール素子２と３となり、第４のホール素子群はホール素子４と１となる。
【００６６】
ここで、（式５）の項を、（Ｖms1＋Ｖms2）−（Ｖms3＋Ｖms4）とみなし、このうち、Ｖms1＋Ｖms2を合成する構成を合成部Ａ１とし、Ｖms3＋Ｖms4を合成する構成を合成部Ａ２として説明する。そして、合成部Ａは、この合成部Ａ１と合成部Ａ２との出力の差、すなわち、（Ｖms1＋Ｖms2）−（Ｖms3＋Ｖms4）を算出することにより、（式５）による第１の合成出力（Ａ相信号出力）が合成されるものとする。また、（式５）の場合と同様に、（式６）を、合成部Ｂ１と合成部Ｂ２とにより、（Ｖms1＋Ｖms4）と（Ｖms2＋Ｖms3）とがそれぞれ合成される。そして、合成部Ｂが、（Ｖms1＋Ｖms4）−（Ｖms2＋Ｖms3）を算出して、第２の合成出力（Ｂ相信号出力）が合成されるものとする。
【００６７】
上述の第１のホール素子群に含まれるホール素子１と２とを合成部Ａ１により合成したホール素子は、ホール素子１と２との中間となる位置、たとえば、図４に符号Ａ１で示す位置であって、回転子６の回転中心軸を中心として４５度となる位置にある合成ホール素子に相当する。
【００６８】
同様に、上述の第２のホール素子群に含まれるホール素子３と４とを合成部Ａ２により合成したホール素子は、ホール素子３と４との中間となる位置、たとえば、図４に符号Ａ２で示す位置であって、回転子６の回転中心軸を中心として２２５度となる位置にある合成ホール素子に相当する。
【００６９】
合成部Ａは、上述した第１のホール素子群について合成部Ａ１により合成されたホール素子と、第２のホール素子群について合成部Ａ２により合成されたホール素子とを、符号を逆にして合成している。ここで、第１のホール素子群について合成部Ａ１により合成されたホール素子と、第２のホール素子群について合成部Ａ２により合成されたホール素子とは、回転子６の回転中心軸を中心として１８０度の位置であり、かつ、回転子６が有する磁石５のＮ極とＳ極とが、回転子６の回転中心軸を中心として１８０度の位置となっている。そのため、たとえば、上述した第１のホール素子群について合成部Ａ１により合成されたホール素子がＮ極を検出している場合には、第２のホール素子群について合成部Ａ２により合成されたホール素子がＳ極を検出していることになり、その検出した信号の符号が逆となるためである。
【００７０】
このようにして、合成部Ａ１は、第１のホール素子群に含まれている複数のホール素子からの検出値を合成して、合成部Ａ１の出力値を増大させている。また、合成部Ａ２は、第２のホール素子群に含まれている複数のホール素子からの検出値を合成して、合成部Ａ２の出力値を増大させている。
【００７１】
更に、合成部Ａは、第１のホール素子群に含まれている複数のホール素子からの検出値を合成した合成部Ａ１による出力値と、第２のホール素子群に含まれている複数のホール素子からの検出値を合成した合成部Ａ２による出力値とを、符号を逆にして合成することにより、更に合成部Ａの出力値を増大させている。
【００７２】
この合成部Ａは、たとえば、図４に符号Ａ１で示す位置であって、回転子６の回転中心軸を中心として４５度となる位置にある合成ホール素子により検出した回転子６の回転位置を示す信号を出力することと相当又は同等になる。また、この合成ホール素子は、４個分のホール素子１，２，３，４を合成した出力値を出力することになるため、合成部Ａは、１個分のホール素子により出力する場合に対比して、大きな信号（検出信号）を出力することができる。
【００７３】
上述した第１のホール素子群と第２のホール素子群との場合と同様に、第３のホール素子群と第４のホール素子群とにより、この合成部Ｂは、たとえば、図４に符号Ｂ１で示す位置であって、回転子６の回転中心軸を中心として１３５度となる位置にある合成ホール素子により検出した回転子６の回転位置を示す信号を出力することと相当又は同等になる。また、この合成ホール素子は、４個分のホール素子１，２，３，４を合成した出力値を出力することになるため、合成部Ｂは、１個分のホール素子により出力する場合に対比して、大きな信号（検出信号）を出力することができる。
【００７４】
また、上述したように、合成部Ａは、たとえば、図４に符号Ａ１で示す位置であって、回転子６の回転中心軸を中心として４５度となる位置にある合成ホール素子により検出した回転子６の回転位置を示す信号を出力し、合成部Ｂは、たとえば、図４に符号Ｂ１で示す位置であって、回転子６の回転中心軸を中心として１３５度となる位置にある合成ホール素子により検出した回転子６の回転位置を示す信号を出力する。すなわち、合成部Ａと合成部Ｂとの合成ホール素子は、回転中心軸を中心として９０度の位置関係になる。よって、合成部Ａと合成部Ｂとは、９０度位相が異なるＡチャネルの近似正弦波検出信号とＢチャネルの近似正弦波検出信号とを、それぞれ出力することができる。
【００７５】
このように、合成部Ａは、回転子６の回転位置を検出する第１の合成磁気検出素子となるように、複数のホール素子１，２，３，４が検出した検出信号を合成してＡチャネルの近似正弦波検出信号を出力する。また、合成部Ｂは、回転子６の回転位置を検出する第２の合成磁気検出素子であって、回転中心軸を中心として合成部Ａに対して所定の角度位置（たとえば、９０度）になる第２の合成磁気検出素子となるように、複数のホール素子１，２，３，４が検出した検出信号を合成してＢチャネルの近似正弦波検出信号を出力する。
【００７６】
上記に（式１）と（式２）とを用いて説明したように、本実施形態におけるエンコーダ１００は、４個のホール素子信号を単に対向するホール素子（ホール素子１とホール素子３、ホール素子２とホール素子４）同士で増幅するのではなく、（式５）と（式６）との場合には、ホール素子１からホール素子４のすべての検出信号を使用しているので、各ホール素子の感度のバラツキや環境温度の変化によるオフセット電圧変動のバラツキを平均化することができる。
【００７７】
また、各ホール素子１，２，３，４の信号は、回転子６の回転中心軸を中心とした角度が１８０度の対向したホール素子の信号を加減算するように合成増幅回路に入力されている。そのため、回転子６に偏心があるような場合であっても、この偏心による回転位置誤差をキャンセルすることができる。
【００７８】
このような方式を採用することで、合成して生成される近似正弦波の検出信号が大きくなり、その結果、オフセット電圧変動値が見かけ上（検出信号に対して相対的に）、小さくなるという効果がある。たとえば、それぞれのホール素子１，２，３，４から検出値が出力されるが、この検出値は所定の出力レベルであり、この出力レベルに対してバラツキは無視できない。しかし、上述したように複数のホール素子１，２，３，４から出力される検出値を合成した値、すなわち、合成ホール素子から出力される検出値の出力レベルに対しては、バラツキが相対的に小さくなるため、バラツキが無視できる。そのため、本実施形態による磁気式エンコーダ１００は、複数のホール素子の出力にバラツキがある場合でも、検出精度を向上させ、高精度・高分解能とすることができる。
【００７９】
［第２の実施形態］
次に、第２の実施形態について説明する。ここでは、第１の実施形態と異なる構成について説明する。
【００８０】
通常、ホール素子は出力端子の非対称性により不平衡電圧（オフセット電圧）が存在し、これが温度に変動に伴って変動を起こす場合があるという問題がある。第２の実施形態においては、第１の実施形態の構成において、この不平衡電圧を補償する方法により、ホール素子のオフセットをキャンセルできる構成について説明する。
【００８１】
図５は、図１の第１の実施形態と同様にホール素子が４個の場合において、ホール素子のオフセットをキャンセルする場合の出力部２００の構成を示す構成図である。この図５では、出力部２００の構成において、複数のアナログＳＷから差動増幅部２２０までの構成が図示されている。
【００８２】
この図５に示す出力部２００においては、図２の出力部２００のアナログＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４が、アナログＳＷ１０、ＳＷ２０、ＳＷ３０、およびＳＷ４０となる点が異なる。
【００８３】
このアナログＳＷ１０、ＳＷ２０、ＳＷ３０、およびＳＷ４０は、それぞれ、８つの第１の端子と、１つの第２の端子とを備えている。アナログＳＷ１０の８つの第１の端子には、ホール素子１，２，３，４の入力端子ｉｎ＋、および、ホール素子１，２，３，４の出力端子ｏｕｔ−が、それぞれ対応して接続されている。アナログＳＷ１０の１つの第２の端子には、電源部２１０が接続されている。
【００８４】
なお、この図５においては、ホール素子１をＭＳ１とし、ホール素子２をＭＳ２とし、ホール素子３をＭＳ３とし、ホール素子４をＭＳ４として、図示されている。また、この図５においては、ホール素子１，２，３，４のそれぞれの、入力端子ｉｎ＋を端子１とし、出力端子ｏｕｔ＋を端子２とし、入力端子ｉｎ−を端子３とし、出力端子ｏｕｔ−を端子４として、図示されている。
【００８５】
また、この図５においては、アナログＳＷ１０が備えている８つの第１の端子のうちの１つの端子と、ホール素子１の入力端子ｉｎ＋（端子１）との接続を、アナログＳＷ１０が備えている８つの第１の端子のうちの１つの端子の位置に、「ＭＳ１−１」という符号により図示されている。
【００８６】
また、アナログＳＷ１０には、アドレスセレクト信号Ｓ０とＳ１とＳ２とが入力されている。アナログＳＷ１０においては、このアドレスセレクト信号Ｓ０とＳ１とＳ３との組み合わせにより、８つの第１の端子のうちのいずれか１つの端子が選択され、この選択された第１の端子と、第２の端子とが接続される。
【００８７】
このアドレスセレクト信号Ｓ０とＳ１とＳ２は、図２の場合と同様に、合成制御部３００が備える制御部３２０から供給される選択信号であり、８つの第１の端子のうちのいずれか１つの端子を選択する選択信号である。
【００８８】
このような構成により、図２の場合と同様に、アドレスセレクト信号Ｓ０とＳ１とＳ２との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の入力端子ｉｎ＋（端子１）が、アナログＳＷ１０を介して、電源部２１０に接続される。
【００８９】
更に、アドレスセレクト信号Ｓ０とＳ１とＳ２との組み合わせに基づいて、ホール素子１，２，３，４のうちから選択されたいずれか１つのホール素子の出力端子ｏｕｔ−（端子４）が、アナログＳＷ１０を介して、電源部２１０に接続される。
【００９０】
すなわち、アナログＳＷ１０により、ホール素子の入力端子に電源部２１０を接続させるだけでなく、ホール素子の出力端子にも電源部２１０を接続させることができる。
【００９１】
アナログＳＷ１０と同様に、アナログＳＷ２０、３０および４０も、図２の場合の接続ができるとともに、更に、図２の場合とはホール素子の出力端子と出力端子とを逆にした接続も可能である。
【００９２】
すなわち図５の構成により、図６（ａ）に示すような、図２の場合の構成による接続に加えて、図６（ｂ）に示すような接続も可能である。
【００９３】
すなわち、この図５に示すように、アナログＳＷ１０、２０、３０および４０から構成される切り替え部２６１（第３切り替え部）は、ホール素子において、給電される入力端子とホール素子から検出信号を出力する出力端子とを、ホール素子ごとに切り替える。
【００９４】
次に、図７に、第２の実施形態の動作を示す動作図を示す。ここでは、ホール素子１が、図６（ａ）のような接続状態にある場合を「ホール素子１ａ」とし、図６（ｂ）のような接続状態にある場合を「ホール素子１ｂ」として説明する。
【００９５】
合成制御部３００の制御部３２０からアドレスセレクト信号（S0,S1,S2）が出力され、仮にその出力が３ｂｉｔＵＰカウンタの出力と同じであるとする。この場合、ホール素子１ａ、１ｂ、２ａ、２ｂ、・・・４ｂの順番にホール素子が選択される。電源部２１０から供給される電流または電圧は、常に１つのホール素子を駆動することとなる。また、差動増幅部２２０は、ホール素子１〜４の順番に、そのホール素子の出力を差動増幅して出力する。
【００９６】
その後、合成部３１０は、ホール素子１ａの状態において差動増幅部２２０から出力された検出信号と、ホール素子１ｂの状態において差動増幅部２２０から出力された検出信号とを記憶し、その平均を算出する。そして、合成部３１０は、この算出した平均を、ホール素子１の検出信号とする。
【００９７】
ホール素子１の場合と同様に、合成部３１０は、ホール素子２，３，４についても、平均した検出信号を、ホール素子２，３，４の検出信号とする。その後、合成部３１０は、第１実施形態の場合と同様に、平均により算出したホール素子１、２，３，４の検出信号に基づいて、回転子６の回転位置を合成する。
【００９８】
このように、第２の実施形態では、アナログＳＷの選択数を８に増やすことで、第１の実施形態と同様の効果を奏するとともに、更に、ホール素子の不平衡電圧を補償（オフセットキャンセル）することができるという効果を奏する。
【００９９】
尚、例えば、ホール素子１ａの状態において差動増幅部２２０から出力された検出信号と、ホール素子１ｂの状態において差動増幅部２２０から出力された検出信号との平均の計算は、合成部３１０というロジックＩＣ内部で計算が可能である。この計算により、ホール素子のオフセットキャンセルができる。
【０１００】
このように、第１の実施形態の場合に対比して、第２の実施形態は、アナログＳＷの選択数が増加され、アドレスセレクト信号の数が増加し、合成部３１０における計算方法の変更はあるが、構成の個数としては増加していない。よって、第２の実施形態による磁気式エンコーダ１００は、高精度、安価、低消費電力という効果と、オフセットキャンセルができるという効果とを有する。
【０１０１】
また、この第２の実施形態の場合においても、第１の実施形態の場合と同様に、合成部３１０は、（式１）と（式２）（または、（式３）と（式４））のように、ホール素子からの一部の検出信号に基づいて、第１、第２の合成出力を出力してもよい。また、この第２の実施形態の場合においても、第１の実施形態の場合と同様に、合成部３１０は、（式５）と（式６）のように、ホール素子からの全ての検出信号に基づいて、第１、第２の合成出力を構成しても良い。
【０１０２】
次に、ホール素子のオフセットをキャンセルする方法について詳細に説明する。ホール素子の等価回路を、図８に示すブリッジ回路に示す。この等価回路において、入力端子の電圧を電圧Ｖｉ（＋）および電圧Ｖｉ（−）とし、出力端子の電圧を電圧Ｖｏ（＋）および電圧Ｖｏ（−）とする。ここで磁場がゼロの場合、図８で出力端子に発生する電圧Ｖｕと、図８の場合に対して図９のように入出端子と出力端子とを入れ換えた場合の出力端子に発生する電圧Ｖｕ’との和を計算すると、ほぼゼロになる。
【０１０３】
上述した図８と図９との説明に用いた電圧Ｖｕと電圧Ｖｕ’とは、上述した電圧Ｖ１とＶ２とに相当する。磁場の変化による変化分を「磁気強度比例分」とし、オフセットによる変化分を「Ｘ（オフセット分）」とすると、電圧Ｖ１と電圧Ｖ２とは、次の式８と式９とのようになる。
【０１０４】
Ｖ１＝（磁気強度比例分）＋Ｘ（オフセット分）  …（式８）
【０１０５】
Ｖ２＝（磁気強度比例分）−Ｘ（オフセット分）  …（式９）
【０１０６】
上記に図８及び図９を用いて説明したように、電圧Ｖ１と電圧Ｖ２との平均をとると、「Ｘ（オフセット分）」がキャンセルされる（次の式１０参照）。
【０１０７】
（Ｖ１＋Ｖ２）／２＝（磁気強度比例分）  …（式１０）
【０１０８】
従って、たとえば、ホール素子の入力端子と出力端子とを入れ換えて測定した測定値の平均、すなわち電圧Ｖ１と電圧Ｖ２との平均を、ホール素子からの出力として用いる。これにより、ホール素子のオフセットをキャンセルして、ホール素子を用いて磁場を測定することができる。すなわちホール素子を用いて、ホール素子のオフセットをキャンセルして、回転子６の回転位置を検出することができる。
【０１０９】
上述したホール素子のオフセットキャンセルについては、磁場が変化していない、すなわち、回転子６が回転していない場合について説明した。しかし、回転子６が回転する場合であっても、スイッチング回路２０−１〜２０−４が切り替えられる期間において、回転子６がほぼ回転していないとみなせる場合は、磁場の変化がほぼ無いために、磁場が変化していない場合と同様に、ホール素子のオフセットをキャンセルすることができる。
【０１１０】
次に、図１０を用いて、ホール素子の入力端子と出力端子とを周期的に入れ換えた場合に、合成部ＡまたはＢから出力される信号の一例について説明する。以降においては、ホール素子の入力端子と出力端子との入れ換えを、スイッチングと称して説明する。ここでは、スイッチングを、予め定められた期間Ｔ１毎に行うものとして説明する。
【０１１１】
期間Ｔ１の間隔のスイッチングに応じて、合成部ＡまたはＢから出力される出力電圧は、電圧Ｖ１と電圧Ｖ２とを交互に期間Ｔ１で繰り返す。なお、期間Ｔ１の間隔でスイッチングされた場合、合成部ＡまたはＢから出力される信号は、スイッチングにより生じるノイズを伴って出力される。しかし、このスイッチングにより生じるノイズは、スイッチしてから所定の期間（たとえば数１０ｎｓ程度）が経過した後に、無くなる。そのために、スイッチングした後、スイッチングによりノイズが生じる期間よりも長い予め定められている時間Ｔ２後のデータを、合成部ＡまたはＢからの出力として測定する。その後、スイッチングして新しいデータが確定したら、その値を新データとして測定する。
【０１１２】
このようにして、電圧Ｖ１とＶ２とを、交互に測定することができる。更に、測定した電圧と直近に測定した電圧、すなわち、直近の電圧Ｖ１とＶ２との平均をとることにより、ホール素子のオフセットをキャンセルして、回転子６の回転位置を検出することができる。
【０１１３】
上述した期間Ｔ１は、このようにして定められる時間Ｔ２よりも長い時間であればいい。よって、期間Ｔ１は、スイッチングによるノイズが生じる期間まで短くすることができる。なお、上述したように、電圧Ｖ１と電圧Ｖ２との測定は、回転子６が回転していないとみなせる程、短い時間のうちに行われることが望ましい。そのため、電圧Ｖ１と電圧Ｖ２との測定時間間隔に対応する期間Ｔ１を、スイッチングによるノイズが生じる期間まで短くすることができることは好適である。
【０１１４】
なお、時間Ｔ２は、スイッチングにより生じるノイズが消える時間まで短くすることができる。スイッチングにより生じるノイズが消えるまで時間は、シミュレーションや実験により、予め定めることができる。そのため、抵抗の値などに基づいて時間Ｔ２を短時間になるようにし、この短時間になるように予め設定された時間Ｔ２に基づいて、期間Ｔ１を定めることも可能である。
【０１１５】
次に、図１１に、環境温度を変化させた場合における合成部ＡまたはＢから出力される信号の電圧値（符号Ｖ１と符号Ｖ２とを参照）と、その平均の電圧値（符号（Ｖ１＋Ｖ２）／２を参照）とを示す。環境温度が変化する場合、環境温度の変化にともないオフセットが変動するため、電圧Ｖ１と電圧Ｖ２とは図１１に示すように変動する。しかしなら、期間Ｔ１のスイッチングに応じて出力される電圧Ｖ１と電圧Ｖ２との平均（Ｖ１＋Ｖ２）／２は、上記に説明したように、オフセットがキャンセルされる。そのために、環境温度が変化しても、平均（Ｖ１＋Ｖ２）／２は一定の電圧値となる。
【０１１６】
［第３の実施形態］
次に、第３の実施形態による磁気式エンコーダ１００について説明する。ここでは、第１の実施形態または第２の実施形態による磁気式エンコーダ１００との相違点のみについて説明する。
【０１１７】
第３の実施形態の構成を図１２に示す。この第３の実施形態は第１の実施形態とほぼ同じ構成であるが、ホール素子の数が８個になっている。この場合も、８個のホール素子は、同一円周上に等間隔で並んでいる。ここでは、図１２に示されているように、ホール素子ＭＳ１、ＭＳ２、ＭＳ３、ＭＳ４、ＭＳ５、ＭＳ６、ＭＳ７、ＭＳ８の順に、円周上に等間隔で並んでいるものとして説明する。また、ホール素子ＭＳ１、ＭＳ２、ＭＳ３、ＭＳ４、ＭＳ５、ＭＳ６、ＭＳ７、ＭＳ８のそれぞれを、ホール素子と称して説明する。
【０１１８】
図１３は、図１２に示された第３の実施形態による８個のホール素子を制御する場合の、出力部２００の構成の一例を示す構成図である。この図１２では、出力部２００の構成において、複数のアナログＳＷからから差動増幅部２２０までの構成が図示されている。
【０１１９】
第１の実施形態の場合はホール素子の個数が４個であったため、それぞれのアナログＳＷの第１の入力端子の個数は４個であった。これに対して、この第３の実施形態の場合はホール素子の個数が８個であるため、それぞれのアナログＳＷの第１の入力端子の個数は８個である。よって、アナログＳＷ１５、ＳＷ２５、ＳＷ３５、およびＳＷ４５は、それぞれ、８つの第１の端子と、１つの第２の端子とを備えている。
【０１２０】
ホール素子の４つの端子は図２の場合と同様に、それぞれ対応するアナログＳＷへ接続されている。たとえば、８個のホール素子の入力端子ｉｎ＋は、アナログＳＷ１５の８個の第１の端子に接続されている。また、このアナログＳＷ１５の第２の端子には、図２の場合と同様に、電源部２１０に接続されている。よって、この８個のホール素子が備える入力端子ｉｎ＋には、選択的に、電源部２１０から電流または電圧源が供給される。
【０１２１】
同様に、８個のホール素子の入力端子ｉｎ−が接続されているアナログＳＷ４５の第２の端子は、抵抗Ｒ１を介してＧＮＤに接続（接地）されている。なお、抵抗Ｒ１は無くてもよい。また、８個のホール素子の出力端子ｏｕｔ＋が接続されているアナログＳＷ２５の第２の端子は、差動増幅部２２０の＋端子に接続されている。また、８個のホール素子の出力端子ｏｕｔ−が接続されているアナログＳＷ３５の第２の端子は、差動増幅部２２０の−端子に接続されている。
【０１２２】
次に、図１４を用いて、第３の実施形態による磁気式エンコーダ１００の動作の一例について説明する。
合成制御部３００の制御部３２０からからアドレスセレクト信号（Ｓ０、Ｓ１、Ｓ３）が出力され、仮にその出力が３ｂｉｔＵＰカウンタの出力と同じであるとする。この場合、アナログＳＷ１５、２５、３５、および４５により構成される切り替え部２６２は、ホール素子１，２，３，４，５，６，７，８の順に、１つのホール素子を選択する。このため、電源部２１０は、常に１つのホール素子を、順に駆動する。また、差動増幅部２２０は、１つのホール素子から出力された検出信号を、順に差動増幅して出力する。
【０１２３】
この場合、合成部３１０は、第１の実施形態の場合と同様に、前記のように一部の信号を使って第１、第２の合成出力を構成してもよいし、全てを使って第１、第２の合成出力を構成してもよい。ただし、（式３）と（式４）にかわり、次の（式１１）と（式１２）になる。また、（式５）と（式６）にかわり、次の（式１３）と（式１４）になる。
【０１２４】
第１の合成出力：[Ｖms1＋Ｖms3−Ｖms5−Ｖms7]   …（式１１）
第２の合成出力：[Ｖms1−Ｖms3−Ｖms5＋Ｖms7]   …（式１２）
【０１２５】
第１の合成出力：[Ｖms1＋Ｖms2＋Ｖms3＋Ｖms4−Ｖms5−Ｖms6−Ｖms7−Ｖms8]   …（式１３）
第２の合成出力：[Ｖms1＋Ｖms2−Ｖms3−Ｖms4−Ｖms5−Ｖms6＋Ｖms7＋Ｖms8]   …（式１４）
【０１２６】
第３の実施形態によれば、第１の実施形態の場合よりホール素子の個数が多いため、第１の実施形態の場合より検出信号が増大し、より高精度に回転子６の回転位置を検出することができる。
【０１２７】
［第４の実施形態］
次に、第４の実施形態について説明する。
この第４の実施形態においては、第３の実施形態のおける図１２のホール素子を、ホール素子ＭＳ１，ＭＳ３，ＭＳ５，ＭＳ７の群と、ホール素子ＭＳ２，ＭＳ４，ＭＳ６，ＭＳ８との２つの群（グループ）に分ける。これにより、あたかも２つのエンコーダが存在しているようにして、複数のホール素子を使用することができる。例えば、次のようにして、第１〜４の合成出力を生成させる。
【０１２８】
第１の合成出力：[Ｖms1−Ｖms5]   …（式１５）  合成部Ａ
第２の合成出力：[Ｖms3−Ｖms7]   …（式１６）
第３の合成出力：[Ｖms2−Ｖms6]   …（式１７）  合成部Ｂ
第４の合成出力：[Ｖms4−Ｖms8]   …（式１８）
【０１２９】
尚、合成方法は、第１の実施形態のときに説明した（式５）と（式６）でもよい。上記の２つのエンコーダは、角度オフセットとして互いに４５°＝π/４のずれがあるが、最終的に以下の式で出力させる。
【０１３０】
出力：[合成部Ａの出力＋（合成部Ｂの出力−π/４）]／２＝θ  …（式１９）
【０１３１】
この方式を用いれば、各エンコーダの出力に低次の誤差がある場合、誤差をキャンセルすることができるため、高精度を実現できる。
【０１３２】
このことについて、次の一例を用いて、詳細に説明する。
ホール素子ＭＳ１〜ＭＳ８は基板上に等間隔で配置されている。よって、合成部３１０は、４５°（＝π/４）置きのホール素子からの検出信号を得ることができる。
【０１３３】
しかし実際には磁石や回転子の偏芯などにより、合成部３１０は、ホール素子からの検出信号として、理想的なｓｉｎ信号を得ることはできず、通常の信号波形は（式２０）のように低次のフーリエ級数の和で表される。
【０１３４】
Ｖms1： sin(θ)＋ε２・sin(２θ＋φ２)＋ε３・sin(３θ＋φ３)
＋ε４・sin(４θ＋φ４)＋ε５・sin(５θ＋φ５)＋・・・・・    （式２０）
【０１３５】
ここで、θは回転子の基準角度、εは各次数の振幅、φは各次数の位相である。
このホール素子に対向して配置されているホール素子の出力は前記の式に θ＋π を代入して（式２１）のように表される。
【０１３６】
Ｖms5：−sin(θ)＋ε２・sin(２θ＋φ２)−ε３・sin(３θ＋φ３)
＋ε４・sin(４θ＋φ４)−ε５・sin(５θ＋φ５)＋・・・・・    （式２１）
【０１３７】
この結果第１の合成出力[Ｖms1−Ｖms5]は（式２２）になる。
【０１３８】
第１の合成出力：Ｖms1−Ｖms5
＝２sin(θ)＋２ε３・sin(３θ＋φ３)＋２ε５・sin(５θ＋φ５)＋・・・・・  （式２２）
【０１３９】
（式２２）から明らかに、第１の合成出力は基本波成分であるsin(θ)とその奇数次高調波成分から成ることがわかる。同様に第１の合成出力は、（式２３）のように表される。
【０１４０】
第２の合成出力：Ｖms3−Ｖms7
＝２cos(θ)−２ε３・cos(３θ＋φ３)＋２ε５・cos(５θ＋φ５)＋・・・・・  （式２３）
【０１４１】
この第１と第２の合成出力を用いて、合成部Ｃは位相角を出力する（例えば具体的にはarctanによる内挿処理）。
【０１４２】
合成部Ｂの合成出力は、先の第１と第２の合成出力の式のθをθ＋π/４とすることで得ることができ、次の（式２４）と（式２５）とになる。
【０１４３】
第３の合成出力：Ｖms2−Ｖms6
＝２sin(θ＋π/４)＋２ε３・sin(３θ＋３π/４＋φ３)
＋２ε５・sin(５θ＋５π/４＋φ５)＋・・・・・  （式２４）
【０１４４】
第４の合成出力：Ｖms4−Ｖms8
＝２cos(θ＋π/４)−２ε３・cos(３θ＋３π/４＋φ３)
＋２ε５・cos(５θ＋５π/４＋φ５)＋・・・・・  （式２５）
【０１４５】
このように合成信号にみられる３次、５次成分はエンコーダの４次成分誤差を与えるが、この方式を採用すると除去が可能であり、高精度なエンコーダを実現できる。
【０１４６】
［第５の実施形態］
次に、第５の実施形態について説明する。上述した第２の実施形態においては、４個のホール素子の８種の信号をそれぞれＡ/Ｄ変換して、合成部３１０で合成出力を計算していた。この第５の実施形態においては、アナログＳＷを減らすため、ホール素子回路を差動構成とする。
【０１４７】
ホール素子１個の場合のオフセット除去は、ホール素子ＭＳ１、電源部２１０、および、差動増幅部２２０の間の接続を、図１５（ａ）と図１５（ｂ）、または、図１５（ａ）と図１５（ｃ）とのように、アナログＳＷで切り替えることで達成できる。
【０１４８】
ホール素子２個の差動回路の場合は、ホール素子ＭＳ１、ホール素子ＭＳ２、電源部２１０、および、差動増幅部２２０の間の接続を、図１６（ａ）と図１６（ｂ）とのように、アナログＳＷで切り替えることで達成できる。
【０１４９】
オフセットキャンセル時のホール素子における入出力の関係は図１５（ａ）または図１６（ａ）で表され、図１５（ａ）または図１６（ａ）は図６を用いて説明したａ出力状態に対応する。また、図１５（ｂ）、図１６（ｃ）、または図１６（ａ）は図６を用いて説明したｂ出力状態となる。
【０１５０】
なお、ホール素子２個の差動回路の場合は、次の図１７（ａ）と図１７（ｂ）のような接続もある。ホール素子２個の差動回路の場合は、図１６と図１７とに示した接続方法以外にも、同様の効果が得られる接続方法が何通りか存在する。
【０１５１】
このホール素子２個の差動回路の場合の接続条件として、次の２つの条件がある。
（１）ホール素子のホール効果による電位の発生があるとき、対向するそれぞれのホール素子の電位が、互いに打ち消し合わず、強め合うような差動出力が得られる接続であること。
（２）オフセットキャンセルのときホール素子の接続を切り替える前後において、ホール素子の出力極性が変わらない接続であること。
【０１５２】
なお、対向するホール素子の基板配置（向き）により、このような組合せは複数存在する。その場合も、上記の条件が満たされていればよい。
【０１５３】
上記に図１５、図１６、および図１７を用いて説明した接続において、合成部３１０は、次の（式２６）と（式２７）とにより、合成信号を合成する。
【０１５４】
第１の合成出力：[Ｖms1−Ｖms3＋Ｖofftamp]   …（式２６）
第２の合成出力：[Ｖms2−Ｖms4＋Ｖofftamp]   …（式２７）
【０１５５】
ここで、Ｖofftampは、差動増幅部２２０等に起因するオフセット電圧である。検出精度を向上させるために、このオフセット電圧は除去する必要がある。ここでは電源部２１０から供給される電流または電圧のＯＮ−ＯＦＦを利用する場合について説明する。即ち、図１８に示すタイムチャートで、合成部３１０が、ホール素子からの検出信号を取り込む。これにより、後述するように、合成部３１０は、上述したオフセットを除去して、検出信号を合成することができる。
【０１５６】
すなわち、図１８に示すように、合成制御部３００の制御部３２０は、アドレスセレクト信号Ｓ０とＳ１とを第１の実施形態と同様に出力しながら、電源部２１０から電流または電圧を出力するタイミングと出力しないタイミングとを制御する。図１８では、電圧ＯＮ−ＯＦＦという信号が、ハイ（ｈｉｇｈ）の場合、電源部２１０から電流または電圧が供給され、ロウ（ｌｏｗ）の場合、電源部２１０から電流または電圧が供給されない。
【０１５７】
図１８に示すタイムチャートにおいては、アドレスセレクト信号Ｓ０とＳ１とにより、ホール素子１ａ、１ｂ、２ａ、２ｂというように、ホール素子が順に選択される。そして、１つのホール素子がアドレスセレクト信号Ｓ０とＳ１とにより選択されている期間の前半において、合成制御部３００の制御部３２０は、電圧ＯＮ−ＯＦＦ信号をハイとし、電源部２１０から電流または電圧が供給されている。逆に、この期間の後半においては、合成制御部３００の制御部３２０は、電圧ＯＮ−ＯＦＦ信号をロウとし、電源部２１０から電流または電圧が供給されていない。
【０１５８】
合成部３１０は、次の（式２８）と（式２９）とにより、検出信号を合成する。
【０１５９】
第１の合成出力：[Ｖms1−Ｖms3＋Ｖofftamp]−Ｖofftamp＝Ｖms1−Ｖms3…（式２８）
第２の合成出力：[Ｖms2−Ｖms4＋Ｖofftamp]−Ｖofftamp＝Ｖms2−Ｖms4…（式２９）
【０１６０】
図１９に、この第５の実施形態の場合の出力部２００の構成の一例を示す。ここでは、出力部２００の構成において、複数のアナログＳＷから差動増幅部２２０までの構成が図示されている。
【０１６１】
上述したように、この第５の実施形態は、複数のホール素子のうちの予め定められている少なくとも２つのホール素子を、ホール素子グループとする。たとえば、上述したように、このホール素子グループは、回転子６の回転中心軸を中心として互いに対向している２つのホール素子を有している。そして、差動増幅部２２０は、ホール素子グループの少なくとも２つのホール素子から出力される検出信号を差動増幅して出力する。
【０１６２】
そして、この場合、アナログＳＷ１６、ＳＷ２６、ＳＷ３６、およびＳＷ４６から構成される切り替え部２６３（第２切り替え部）は、差動増幅部２２０により差動増幅する場合に、ホール素子グループの少なくとも２つのホール素子から出力される検出信号のそれぞれが互いに強め合い、かつ、それぞれの検出信号の出力極性を一致させるように、ホール素子グループの少なくとも２つのホール素子と差動増幅部との間の接続を切り替える。
【０１６３】
上記に構成により、第５の実施形態による磁気式エンコーダ１００は、第２の実施形態による磁気式エンコーダ１００の場合よりアナログＳＷの個数を減じつつ、第２の実施形態による磁気式エンコーダ１００と同様の効果を奏することができる。
【０１６４】
また、第２の実施形態による磁気式エンコーダ１００のおけるアナログＳＷは第１の端子が８個であったのに対して、この第５の実施形態による磁気式エンコーダ１００におけるアナログＳＷは第１の端子が４個でよい。よって、アナログＳＷ自身を、小型かつ安価にすることができる。
【０１６５】
上記に説明した本実施形態における特徴の一例は以下のようになる。
・本実施形態におけるエンコーダ１００は、演算増幅器を１個で構成するので、２個の増幅器同士のオフセット電圧・温度ドリフトのバラツキが無く、高精度検出ができる。
・本実施形態におけるエンコーダ１００は、Ａ／Ｄ変換後、出力する方式なので、ノイズに強い。
・本実施形態におけるエンコーダ１００は、ホール素子からの検出信号を複数回検出し、平均化して出力するので、ノイズをキャンセルでき高精度検出ができる。
・本実施形態におけるエンコーダ１００は、ホール素子を８個使用し、４次の誤差をキャンセルする事ができるので、高精度検出ができる。
【０１６６】
以上説明したように、図１から図１９を用いて説明した本実施形態によれば、検出精度に影響を及ぼすホール素子の特性（例、環境温度によるオフセット電圧変動のバラツキ）を揃えることができるため、環境温度に依存して磁気検出信号の値が変化することがなく、高精度かつ高分解能の磁気式エンコーダを安定的に提供することができる。また、ホール素子のバラツキに依存しないため、高精度又は／及び高分解能な磁気式エンコーダを、安定的に大量生産することが出来る。
【０１６７】
また、本実施形態におけるエンコーダ１００は、ホール素子のオフセット電圧変動を低減する方法として、ホール素子の入出力端子を切り替え回路で、周期的に切り替えて信号（検出信号）を得るため、位置検出精度を向上させることができる。
【０１６８】
なお、上記の実施形態においては、ホール素子の個数が４個または８個の場合について説明したが、ホール素子の個数は任意であってもよい。なお、ホール素子は組にされ、回転子６の回転軸を中心として互いに対向して配置されるため、ホール素子の個数は、偶数個であることが望ましい。また、ホール素子は、回転子６の回転軸を中心として、互いの角度が等間隔となるようにして配置されることが望ましいため、４ｎ個（ｎは任意の自然数）であることが望ましい。
【０１６９】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【０１７０】
１、２、３、４…ホール素子、５…磁石、６…回転子、１００…磁気式エンコーダ、２００…出力部、２１０…電源部、２２０…差動増幅部、３１０…合成部、３２０…制御部、２６０、２６１、２６３…切り替え部
【図１】
2011169813.tif 000003
【図２】
2011169813.tif 000004
【図３】
2011169813.tif 000005
【図４】
2011169813.tif 000006
【図５】
2011169813.tif 000007
【図６】
2011169813.tif 000008
【図７】
2011169813.tif 000009
【図８】
2011169813.tif 000010
【図９】
2011169813.tif 000011
【図１０】
2011169813.tif 000012
【図１１】
2011169813.tif 000013
【図１２】
2011169813.tif 000014
【図１３】
2011169813.tif 000015
【図１４】
2011169813.tif 000016
【図１５】
2011169813.tif 000017
【図１６】
2011169813.tif 000018
【図１７】
2011169813.tif 000019
【図１８】
2011169813.tif 000020
【図１９】
2011169813.tif 000021