(57)【要約】【課題】動作周波数を基準周波数から低速化させることなく、分周した波形と同等の波形を出力することを目的とする。【解決手段】１または複数の波形データを記憶する波形メモリ１３を備える波形発生装置１であって、基準周波数ＦＣで動作し、波形メモリ１３から読み出された波形データを設定された分周数Ｎ（Ｎは２以上の整数）の分だけ複製して出力する分周機能部１５を備えている。分周機能部１５は入力した１つの波形データにつきＮ個の波形データを複製して出力しているため、波形の周期はＮ倍になり、Ｎ分周した波形を生成することができる。これにより、分周器を用いることなく分周した波形を発生できるため、動作周波数ＦＳを基準周波数ＦＣのまま分周の効果を得ることができ、パイプラインディレイＰＤを最短にすることができるようになる。【選択図】  図１
2011007737.tif 000002
【特許請求の範囲】
【請求項１】
１または複数の波形データを記憶する波形メモリを備える波形発生装置であって、
基準クロックの周波数で動作し、前記波形メモリから読み出された前記波形データを設定された分周数Ｎ（Ｎは２以上の整数）の分だけ複製して出力する分周機能部を備えたこと
を特徴とする波形発生装置。
【請求項２】
前記基準クロックのＭ（Ｍは２以上の整数）分の１の周波数で動作し、前記波形メモリから読み出した波形データに対して加工処理を行うＭ個のデータ加工部と、
Ｍ個の波形データを入力し、入力した各波形データを多重化して出力する波形出力制御部と、
をさらに備え、
前記分周機能部は各データ加工部から入力した波形データをそれぞれ分周数Ｎの分だけ複製し、Ｎ個の波形データを前記波形出力制御部に出力すること
を特徴とする請求項１記載の波形発生装置。
【請求項３】
前記分周機能部は、
全てのデータ加工部から出力される波形データを入力し、何れか１つの波形データを選択的に出力するＭ個のマルチプレクサと、
これらＭ個のマルチプレクサから分周数Ｎの個数分だけ同じ波形データを前記波形出力制御部に出力させるように各マルチプレクサを制御するマルチプレクサ制御部と、
を備えていることを特徴とする請求項２記載の波形発生装置。
【請求項４】
請求項１乃至３の何れか１項に記載の波形発生装置を備えたことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は波形を発生して出力する波形発生装置およびこの波形発生装置を備えている半導体試験装置に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）に対して所定の波形を入力して試験を行う半導体試験装置が従来から知られている。この種の半導体試験装置１００は、図６に示すように、波形発生装置１０１とパターン発生器１０２とデジタイザ１０３とを備えて概略構成している。
【０００３】
波形発生装置１０１はＤＵＴ１０４に対して入力する波形を発生するための任意波形発生器である。パターン発生器１０２はＤＵＴ１０４に印加するパターン信号を発生するデジタルピンモジュールであり、デジタイザ１０３はＤＵＴ１０４から取得した波形をデジタル信号に変換する回路である。半導体試験装置１００には、通常パターン発生器１０２およびデジタイザ１０３が複数備えられている。
【０００４】
パターン発生器１０２やデジタイザ１０３、ＤＵＴ１０４は波形出力の要求信号（トリガ信号）を波形発生装置１０１に対して出力し、波形発生装置１０１はこのトリガ信号に基づいて任意の波形を発生して出力する。また、オシロスコープ等の他の測定器やハンドラ・プローバ等からもトリガ信号を入力して、波形発生装置１０１は波形の発生および出力を行う。これら波形発生装置１０１にトリガ信号を出力するものを他の装置とする。なお、図６において、他の装置から波形発生装置１０１に出力されるトリガ信号を実線で示し、波形発生装置１０１からＤＵＴ１０４に対して入力する波形を破線で示している。
【０００５】
他の装置から波形発生装置１０１に入力されるトリガ信号は波形を特定する情報を有しており、このトリガ信号により例えば矩形波や三角波、正弦波等の任意の波形を出力する。図７は、トリガ信号（図中では「Trigger」として示している）により出力される波形が切り替えられる一例を示している。この例では、最初のトリガ信号１により正弦波が出力され、次のトリガ信号２により漸増するランプ波に切り替えられ、次のトリガ信号３により漸減するランプ波に切り替えられ、次のトリガ信号４により矩形波に切り替えられている。
【０００６】
図８に波形発生装置１０１の一例を示す。この図に示すように、波形発生装置１０１は、トリガ入力部１１１と波形メモリ１１２とデータ加工部１１３と波形出力制御部１１４と分周器１１５とクロックジェネレータ１１６とを備えて概略構成している。
【０００７】
トリガ入力部１１１は他の装置からトリガ信号を入力する入力部になる。波形メモリ１１２は多種類の波形データを記憶しており、各波形データはトリガ信号により特定される。データ加工部１１３はトリガ信号に応じた波形データを波形メモリ１１２から読み出して、読み出した波形データに対して所定の加工処理を施す。この加工処理としては、例えばループ処理や加減乗除の演算等を適用することができる。
【０００８】
波形出力制御部１１４は加工された波形データに基づいて波形を出力する制御部である。この波形出力制御部１１４から出力された波形データはＤＡＣ１１７に入力されるＤＡＣ１１７はデジタルデータからアナログデータに変換するデジタルアナログコンバータであり、変換したアナログ波形をＤＵＴ１０４に入力する。
【０００９】
図８に示すように、データ加工部１１３と波形出力制御部１１４とには分周器１１５が接続されており、分周器１１５はクロックジェネレータ１１６に接続されている。分周器１１５はクロックジェネレータ１１６が生成する基準周波数ＦＣを入力して、この基準周波数ＦＣを任意の分周数（例えば、２分周や３分周等）に分周する。そして、分周した動作周波数ＦＳでデータ加工部１１３と波形出力制御部１１４とを動作させることにより、ＤＵＴ１０４に対して任意の動作周波数ＦＳのアナログ波形で試験を行うことができる。
【００１０】
なお、以上のように、波形メモリから波形データを読み出す波形発生装置としては、例えば特許文献１にその技術が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平７−１７５５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図７に示すように、トリガ信号を入力してから実際に波形が出力されるまでの間には所定のタイムラグ（パイプラインディレイ：図７において、「ＰＤ」で示している）を生じる。このパイプラインディレイＰＤは、トリガ入力部１１１にトリガ信号が入力されてから、波形メモリ１１２、データ加工部１１３、波形出力制御部１１４といった各部を経由して波形が出力されるまでに要する時間である。
【００１３】
パイプラインディレイＰＤはサイクル数ＣＮと動作周波数ＦＳの周期との積で表される。動作周波数ＦＳの周期は１／ＦＳで表されるため、つまりパイプラインディレイＰＤはＰＤ＝ＣＮ／ＦＳで得られる。サイクル数ＣＮはトリガ入力部１１１にトリガ信号が入力されてから波形出力制御部１１４から波形が出力されるまでに要するサイクル数である。このサイクル数ＣＮを動作周波数ＦＳで除算した時間がパイプラインディレイＰＤになる。例えば、サイクル数ＣＮが１００の場合に、動作周波数ＦＳが１００ＭＨｚであるとすると、パイプラインディレイＰＤは「ＰＤ＝ＣＮ×（１／ＦＳ）＝１００×１０ｎｓ＝１μｓ」になる。
【００１４】
ＤＵＴ１０４に対して任意の周波数の波形で試験を行うべく、データ加工部１１３と波形出力制御部１１４とは分周器１１５により分周された周波数で動作する。ここで、分周数をＮ（Ｎは２以上の整数）とすると、データ加工部１１３および波形出力制御部１１４の動作周波数ＦＳは基準周波数ＦＣに対して、「ＦＳ＝ＦＣ／Ｎ」となる。つまり、分周数Ｎの分だけ低速化する。
【００１５】
図９ａ）は基準周波数ＦＣを１分周〜５分周したときのクロック（動作周波数ＦＳ）を示し、図９ｂ）は波形発生装置１０１から出力される波形データを示している。また、図９ｂ）のＤ０、Ｄ１、Ｄ２、・・・はそれぞれ波形データを示しており、各波形データを連続させることで波形が生成される。なお、基準周波数ＦＣを１分周したときの動作周波数ＦＳは基準周波数ＦＣそのものになっている。
【００１６】
前述したようにパイプラインディレイＰＤは「ＰＤ＝ＣＮ／ＦＳ」になり、動作周波数ＦＳは「ＦＳ＝ＦＣ／Ｎ」となることから、「ＰＤ＝ＣＮ×Ｎ／ＦＣ」になる。つまり、パイプラインディレイＰＤは分周数Ｎに比例して長くなる。ここで、ＤＵＴ１０４に対して入力する波形の周波数の幅は非常に広範であり、例えば基準周波数ＦＣが１００ＭＨｚのときに１ＫＨｚまで分周した極めて低速な周波数で試験を行う場合もある。この場合には、Ｎ＝１０万となり、パイプラインディレイＰＤは基準周波数ＦＣのときよりも１０万倍低速化し、ＰＤ＝１００×１ｍｓ＝１００ｍｓとなる。近年の半導体試験装置は試験時間の短縮化が必須の命題であり、１００ｍｓのパイプラインディレイＰＤは試験時間に著しい遅延化をもたらす。
【００１７】
そこで、本発明は、動作周波数を基準周波数から低速化させることなく、分周した波形を出力することを目的とする。
【課題を解決するための手段】
【００１８】
以上の課題を解決するため、本発明の請求項１の波形発生装置は、１または複数の波形データを記憶する波形メモリを備える波形発生装置であって、基準クロックの周波数で動作し、前記波形メモリから読み出された前記波形データを設定された分周数Ｎ（Ｎは２以上の整数）の分だけ複製して出力する分周機能部を備えたことを特徴とする。
【００１９】
この波形発生装置によれば、分周機能部が波形データを分周数Ｎの分だけ複製して出力している。１つの波形データからＮ個の波形データを複製して出力することで、波形の周期をＮ倍にすることができ、これによりＮ分周された波形を生成することができる。このとき、分周機能部によりＮ個のデータを複製して出力しているため、分周器を用いることがない。これにより、基準クロックの周波数で動作させることができ、パイプラインディレイは分周数Ｎによらず最短の時間とすることができるようになる。
【００２０】
本発明の請求項２の波形発生装置は、請求項１記載の波形発生装置であって、前記基準クロックのＭ（Ｍは２以上の整数）分の１の周波数で動作し、前記波形メモリから読み出した波形データに対して加工処理を行うＭ個のデータ加工部と、Ｍ個の波形データを入力し、入力した各波形データを多重化して出力する波形出力制御部と、をさらに備え、前記分周機能部は各データ加工部から入力した波形データをそれぞれ分周数Ｎの分だけ複製し、Ｎ個の波形データを前記波形出力制御部に出力することを特徴とする。
【００２１】
この波形発生装置によれば、インターリーブする波形発生装置を用いて分周を行う場合においても、パイプラインディレイは分周数Ｎに依存することがない。これにより、データ加工部の動作周波数を低速にでき、回路の小規模化や消費電力の低減化といった効果を得つつ、パイプラインディレイを短時間にすることができるようになる。
【００２２】
本発明の請求項３の波形発生装置は、請求項２記載の波形発生装置であって、前記分周機能部は、全てのデータ加工部から出力される波形データを入力し、何れか１つの波形データを選択的に出力するＭ個のマルチプレクサと、これらＭ個のマルチプレクサから分周数Ｎの個数分だけ同じ波形データを前記波形出力制御部に出力させるように各マルチプレクサを制御するマルチプレクサ制御部と、を備えていることを特徴とする。
【００２３】
この波形発生装置によれば、マルチプレクサとマルチプレクサ制御部とを用いることで、分周数Ｎに依存することなく、インターリーブをさせることができるようになる。
【００２４】
本発明の請求項４の半導体試験装置は、請求項１乃至３の何れか１項に記載の波形発生装置を備えたことを特徴とする。
【００２５】
前述してきた波形発生装置は半導体試験装置に適用することができる。波形発生装置から出力させる波形を任意に分周させつつ、分周数Ｎに依存することなくパイプラインディレイを短縮化できるため、試験速度の高速化を達成できるようになる。
【発明の効果】
【００２６】
本発明は、波形メモリから入力した波形データを分周数Ｎの分だけ複製して出力していることで、波形の周期をＮ倍にすることができ、Ｎ分周した効果を得ることができるようになる。分周機能部は波形データをＮ倍にすることにより分周を行っており、その動作周波数を基準周波数とすることができるようになる。これにより、パイプラインディレイは分周数Ｎによらず最短の時間とすることができるようになり、半導体試験装置に適用した場合には、試験時間を大幅に短縮することができるようになる。
【図面の簡単な説明】
【００２７】
【図１】本発明の波形発生装置の概略構成を示すブロック図である。
【図２】波形データのタイミングチャートである。
【図３】変形例における波形発生装置の一部構成を示すブロック図である。
【図４】変形例における分周機能部の概略構成を示すブロック図である。
【図５】分周数とインターリーブ数とに基づく波形データの関係を示す図である。
【図６】従来における半導体試験装置の概略構成を示す図である。
【図７】トリガ信号によって発生する波形を示している図である。
【図８】従来における波形発生装置の概略構成を示すブロック図である。
【図９】従来における波形データのタイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、図面を参照して本発明の実施形態について説明する。なお、以下において説明する波形発生装置はＤＵＴに対して入力する波形を例示して説明しているが、これに限定されない。例えば、ＤＵＴから出力される電圧の波形と比較するための規準となる波形を発生する波形発生装置に適用してもよいし、ＤＵＴから出力されるデジタルデータの波形と比較するための規準となるデジタルの波形を発生する波形発生装置に適用してもよい。要は、任意の波形を発生する波形発生装置に適用できる。また、以下において、波形発生装置を半導体試験装置に適用した例について説明しているが、任意の波形を発生する波形発生装置を備えているものであれば、任意の装置に適用してもよい。
【００２９】
図１は波形発生装置１の概略構成を示しており、波形発生装置１が生成した波形データに基づいて、ＤＡＣ（デジタルアナログコンバータ）２がデジタルの波形データからアナログ波形に変換して、ＤＵＴ３にアナログ波形を入力して試験を行う。ＤＵＴ３はＩＣやＬＳＩ、メモリ等の任意の被試験デバイスである。
【００３０】
波形発生装置１はクロックジェネレータ１１とトリガ入力部１２と波形メモリ１３とデータ加工部１４と分周機能部１５と波形出力制御部１６とを備えて概略構成している。クロックジェネレータ１１は基準クロックの周波数（基準周波数ＦＣ）を発生して、データ加工部１４と分周機能部１５と波形出力制御部１６とに出力する。従って、データ加工部１４と分周機能部１５と波形出力制御部１６とは基準周波数ＦＣに同期した周波数で動作を行う。なお、トリガ入力部１２および波形メモリ１３も基準周波数ＦＣで動作する。
【００３１】
トリガ入力部１２は図６で説明したパターン発生器やデジタイザ、ＤＵＴ、オシロスコープ等の測定器、プローバ・ハンドラ等の他の装置等（総称して他の装置とする）からトリガ信号を入力する入力部となる。入力するトリガ信号により発生される波形が特定される。このトリガ信号に基づいて三角波や正弦波、矩形波等の任意の波形が発生され、トリガ信号を変化させることで発生する波形も切り替えられる。
【００３２】
波形メモリ１３は多種類の波形データを記憶しており、各波形データはトリガ信号により特定される。波形メモリ１３に記憶されている波形データはデータ加工部１４によって読み出される。データ加工部１４は波形メモリ１３から読み出した波形データに対して種々の加工処理を施す。例えば、ループ処理や加減乗除の演算等の任意の加工を波形データに施すようにしている。
【００３３】
通常は、波形データに対して何らかの加工処理が施されるため、データ加工部１４により波形データに加工処理を行うようにしているが、この加工処理を行わない場合には、データ加工部１４は必要ではない。この場合には、データ加工部１４は単に波形メモリ１３から波形データを取得するデータ取得部として機能し、分周機能部１５に対して取得した波形データをそのまま出力するようにする。
【００３４】
分周機能部１５は分周数記憶部２１とデータ複製部２２と出力部２３とを備えて概略構成している。分周数記憶部２１は波形発生装置１から出力する波形の分周数Ｎ（Ｎは２以上の整数）を記憶する記憶部になる。当該分周数Ｎはユーザ等が任意に設定することができるようになっている。
【００３５】
データ複製部２２はデータ加工部１４から出力された波形データを入力して、当該波形データを分周数Ｎの個数分だけ複製する。つまり、１つの波形データからＮ個の波形データが生成される。複製されたＮ個の波形データは順次出力部２３から出力されていく。例えば、データ複製部２２の内部にカウンタを用意して、当該カウンタにＮを設定し、波形データの複製を行うたびにカウンタの値をデクリメントすることで、Ｎ個の波形データを順次複製していくことができる。
【００３６】
波形出力制御部１６は分周機能部１５の出力部２３から出力された波形データをＤＡＣ２に対して出力する。そして、ＤＡＣ２は入力した波形データをアナログ波形に変換して、変換したアナログ波形をＤＵＴ３に入力する。
【００３７】
以上が概略構成である。次に動作について説明する。任意のタイミングで他の装置からトリガ入力部１２に対してトリガ信号が入力される。この入力したトリガ信号に対応した波形データが波形メモリ１３から読み出され、トリガ信号が変化することにより読み出す波形も切り替わる。データ加工部１４は読み出した波形データに対して所定の加工処理を施した後に、分周機能部１５に対して加工済みの波形データを出力する。
【００３８】
分周機能部１５のデータ複製部２２は入力した１つの波形データを分周数Ｎの分だけ複製し、複製したＮ個の波形データを出力部２３から波形出力制御部１６に対して出力する。波形出力制御部１６はＮ個の波形データを順次ＤＡＣ２に対して出力し、ＤＡＣ２により変換されたアナログ波形がＤＵＴ３に入力される。
【００３９】
波形メモリ１３は微小時間ごとに変化する振幅の値を波形データとして保持している。図２の１分周に示すようなＤ０、Ｄ１、Ｄ２、・・・は微小時間ごとの振幅を表す波形データになり、各波形データを連続させることで、例えば正弦波等のような波形が表現される（例えば、「Ｙ＝ｓｉｎ（Ｔ）：Ｙは振幅、Ｔは時間」とした場合に、時間Ｔを微小に変化させたときのＹの値がＤ０、Ｄ１、Ｄ２、・・・となる）。なお、図２の上部に示したものは基準クロック（基準周波数ＦＣ）である。
【００４０】
分周機能部１５にはトリガ信号により読み出された波形データが入力されるが、順次Ｄ０、Ｄ１、Ｄ２、・・・といった波形データが連続的に入力される。当該波形データはデータ複製部２２によりそれぞれが分周数Ｎの分だけ複製されることは前述したとおりである。例えば、図２の１分周として示している箇所は、Ｎ＝１の場合であり、この場合には、波形データの複製は行われないため、Ｄ０、Ｄ１、Ｄ２、・・・といったように入力した波形データがそのまま出力される。
【００４１】
一方、図２の２分周として示しているように、Ｎ＝２の場合には入力した波形データはそれぞれ１つから２つに複製される。このため、波形データとしては、Ｄ０、Ｄ０、Ｄ１、Ｄ１、Ｄ２、Ｄ２、・・・といったように、同じ波形データを２つずつ繰り返すような波形データとなっている。
【００４２】
ここで、前述したような「Ｙ＝ｓｉｎ（Ｔ）」のような波形を表現する場合、Ｎ＝２のときには、同じ波形データを２回ずつ重複させるようにしているため、その周期は２×Ｔになる。つまり、最終的に形成される波形としては「Ｙ＝ｓｉｎ（２×Ｔ）」になり、２倍の周期の波形、すなわち２分周された波形が出力されるようになる。
【００４３】
図２には、３分周、４分周、５分周した場合についても例示している。これらは、分周数ＮがＮ＝３、４、５の場合であり、分周数Ｎの分だけ同じ波形データを複製して出力することで、周期をＮ倍にしている。つまり、前記の式のように正弦波を表現する場合には「Ｙ＝ｓｉｎ（Ｎ×Ｔ）」になる。これにより、最終的に出力される波形は基準周波数ＦＣをＮ分周した動作周波数ＦＳ（ＦＳ＝ＦＣ／Ｎ）になる。
【００４４】
ここで、図１に示したように、データ加工部１４や分周機能部１５、波形出力制御部１６は全て動作周波数ＦＳが基準周波数ＦＣとなっており、この基準周波数ＦＣで動作を行っている。つまり、分周器を用いることなく、単に１つの波形データからＮ個の波形データに複製しているだけであるため、動作周波数ＦＳは基準周波数ＦＣのままであり変化はない。
【００４５】
このとき、波形発生装置１にトリガ信号が入力されてから波形データを出力するまでの間に要する時間であるパイプラインディレイＰＤは「ＰＤ＝ＣＮ／ＦＳ」であることから、分周器を用いて分周を行う場合には「ＦＳ＝ＦＣ／Ｎ」であり、パイプラインディレイＰＤは「ＰＤ＝ＣＮ×Ｎ／ＦＣ」であることは既に述べたとおりである。
【００４６】
一方で、本発明のように、１つの波形データからＮ個の波形データを複製して分周と同じ効果を持たせるような場合には、動作周波数ＦＳは分周数Ｎにかかわらず、ＦＳ＝ＦＣになる。よって、パイプラインディレイＰＤはＰＤ＝ＣＮ／ＦＣになり、分周数Ｎに依存しない時間となる。前述したように、ＤＵＴ２の試験は分周数Ｎを１０万程度に設定することもあるが、分周数Ｎを極端に高い値に設定したとしても、パイプラインディレイＰＤには一切の影響を与えることはない。
【００４７】
このため、本発明では、パイプラインディレイＰＤは分周数Ｎによって変化することはなく、常に最速の時間とすることができる。これにより、近年の半導体試験装置で要請されている試験時間の短縮化を達成できるようになる。
【００４８】
また、他の装置からのトリガ信号により波形発生装置１が発生する波形が切り替えられるが、直前の波形と直後の波形とで分周数を変化させる場合がある。このため、分周器を用いた場合には、波形の変化点において動作周波数が変化するようになるが、本発明では分周数によっては、動作周波数が変化することはなく常に一定の動作周波数とすることができるようになる。
【００４９】
次に、変形例について説明する。図３は、本変形例における波形発生装置１のうち波形メモリ１３とデータ加工部１４と分周機能部１５と波形出力制御部１６とを示している。この変形例では、複数の波形データを並列的に入力し、最終的に多重化（インターリーブ）する場合を示している。このときのインターリーブ数をＭ（Ｍは２以上の整数）とし、Ｍ＝４の場合を説明する。
【００５０】
波形メモリ１３はインターリーブ数と同じ４個の波形メモリを有しており、これらを第１波形メモリ１３Ａ〜第４波形メモリ１３Ｄとする。第１波形メモリ１３Ａ〜第４波形メモリ１３Ｄからはそれぞれ並列的に波形メモリを読み出すことができるようになっている。そして、第１波形メモリ１３ＡにはＤ０、Ｄ４、Ｄ８、・・・が記憶され、第２波形メモリ１３ＢにはＤ１、Ｄ５、Ｄ９、・・・が記憶され、第３波形メモリ１３ＣにはＤ２、Ｄ６、Ｄ１０、・・・が記憶され、第４波形メモリ１３ＤにはＤ３、Ｄ７、Ｄ１１、・・・が記憶されている。
【００５１】
データ加工部１４はインターリーブ数と同じ４個のデータ加工部を有しており、これらを第１データ加工部１４Ａ〜第４データ加工部１４Ｄとする。これら第１データ加工部１４Ａ〜第４データ加工部１４Ｄはそれぞれ第１波形メモリ１３Ａ〜第４波形メモリ１３Ｄから波形データを読み出して、所定の加工処理を施す。なお、各波形メモリはそれぞれが読み出した波形データに対して同一の加工処理を施す。
【００５２】
分周機能部１５は図４に示す構成となっており、分周数記憶部２１とデータ複製部２２と出力部２３とを備えて構成している。データ複製部２２にはマルチプレクサ部２４とマルチプレクサ制御部２５とが備えられており、マルチプレクサ制御部２５にはインターリーブ数と同じ４個のマルチプレクサ２４Ａ〜２４Ｄが備えられている。
【００５３】
第１データ加工部１４Ａ〜第４データ加工部１４Ｄから出力された各波形データはそれぞれ４つに分岐し、全てのマルチプレクサ２４Ａ〜２４Ｄに入力される。各マルチプレクサ２４Ａ〜２４Ｄは入力した４つの波形データのうち１つの波形データを選択して出力を行う。この選択制御をマルチプレクサ制御部２５が行う。
【００５４】
マルチプレクサ制御部２５は分周数記憶部２１に接続されており、分周数Ｎを分周数記憶部２１から得ることができるようになっている。そして、各マルチプレクサ２４Ａ〜２４Ｄのうち分周数Ｎの個数分のマルチプレクサから同じ波形データが出力されるように各マルチプレクサ２４Ａ〜２４Ｄを制御する。
【００５５】
例えば、分周数ＮがＮ＝２のときには、図３に示すように、分周機能部１５から波形データＤ０が２つ、波形データＤ１が２つ出力されるようにする。このために、マルチプレクサ制御部２５は分周数記憶部２１からＮ＝２を取得して、マルチプレクサ２４Ａおよび２４Ｂに対しては波形データＤ０を選択して出力するように制御し、マルチプレクサ２４Ｃおよび２４Ｄに対しては波形データＤ１を選択して出力するように制御する。
【００５６】
図５は、分周数ＮをＮ＝１〜１６まで変化させたときの各マルチプレクサ２４Ａ〜２４Ｄが出力する波形データを示している。図中にある「Ａ」とあるのがマルチプレクサ２４Ａから出力される波形データ、「Ｂ」とあるのがマルチプレクサ２４Ｂから出力される波形データ、「Ｃ」とあるのがマルチプレクサ２４Ｃから出力される波形データ、「Ｄ」とあるのがマルチプレクサ２４Ｄから出力される波形データを示す。また、Ｔ１〜Ｔ１７はＴ１が最初のタイミングで各マルチプレクサ２４Ａ〜２４Ｄから出力される波形データを示し、次にＴ２、Ｔ３、・・・といったタイミングで出力される場合を示している。
【００５７】
例えば、Ｎ＝５であり、且つＭ＝４であれば、最初のタイミングＴ１で全てのマルチプレクサ２４Ａ〜２４Ｄから波形データＤ０を出力するようになし、次のタイミングＴ２でマルチプレクサ２４Ａからは波形データＤ０を、マルチプレクサ２４Ｂ、２４Ｃ、２４Ｄからは波形データＤ１を出力するように制御する。
【００５８】
つまり、Ｎ≦Ｍのときには、Ｍ個のマルチプレクサのうちＮ個のマルチプレクサから同じ波形データを出力するように制御し、Ｎ＞Ｍ（Ｎ＝Ａ×Ｍのときには、Ｍ個のマルチプレクサからＡ（Ａは自然数）回同じ波形データを出力し且つ剰余Ｂ（Ｂは自然数であり、Ｂ＜Ｍ）の個数のマルチプレクサから同じ波形データを出力するように制御する。
【００５９】
出力部２３はインターリーブ数と同じ第１出力部２３Ａ〜第４出力部２３Ｄの４つを有しており、マルチプレクサ２４Ａ〜２４Ｄから入力した波形データを波形出力制御部１６に対して出力している。波形出力制御部１６は入力した４つの波形データをインターリーブして出力する。
【００６０】
波形出力制御部１６はインターリーブを行って波形データの動作周波数を高速化しているため、データ加工部１４で加工処理される波形データの動作周波数を低速にすることができる。具体的にはインターリーブ数であるＭ分の１の周波数で動作させることができる。これは、最終的にインターリーブしてＭ倍の周波数で波形データを出力できるためである。
【００６１】
従って、第１データ加工部１４Ａ〜第４データ加工部１４Ｄには低速な周波数のデータを取り扱う回路を用いることができるため、回路構成が単純化して設計が容易化する。特に、第１データ加工部１４Ａ〜第４データ加工部１４Ｄがループ処理や演算等を行うような場合において、高速に動作させなければならないとすると、回路構成が大幅に複雑化し、且つ非常に高い消費電力を要するようになる。本変形例では、低速で動作させることが可能であるため、回路構成の単純化を図ることができ、同時に低消費電力化を図ることもできる。また、安価な部品を用いた構成とすることもできる。
【００６２】
このように、本変形例では、複数の波形データをインターリーブするような場合あっても、分周器を用いることなく波形の分周を行っているため、パイプラインディレイＰＤは分周数Ｎに依存することがない。これにより、パイプラインディレイＰＤを最短にすることができるようになる。
【００６３】
なお、この場合には、インターリーブ数Ｍに応じてパイプラインディレイＰＤも長くなることにはなるが、分周数Ｎには依存しないため、インターリーブ数Ｍの分だけの影響に留めることができる。つまり、分周器を用いる場合には、パイプラインディレイＰＤはインターリーブ数Ｍと分周数Ｎとに依存して長くなるが、本変形例ではインターリーブ数ＭにのみパイプラインディレイＰＤが依存する。このため、少なくとも分周数Ｎの影響でパイプラインディレイＰＤが長くなることはなく、且つ回路構成の単純化や低消費電力化を測ることができるようになるというメリットを享受できるようになる。
【符号の説明】
【００６４】
１    波形発生装置            １１    クロックジェネレータ
１２    トリガ入力部            １３    波形メモリ
１４    データ加工部            １５    分周機能部
１６    波形出力制御部            ２１    分周数記憶部
２２    データ複製部            ２３    出力部
２４    マルチプレクサ部        ２５    マルチプレクサ制御部
【図１】
2011007737.tif 000003
【図２】
2011007737.tif 000004
【図３】
2011007737.tif 000005
【図４】
2011007737.tif 000006
【図５】
2011007737.tif 000007
【図６】
2011007737.tif 000008
【図７】
2011007737.tif 000009
【図８】
2011007737.tif 000010
【図９】
2011007737.tif 000011