(57)【要約】【課題】誤判定の低減された試験を行なうのに適した、回路の試験方法を提供する。【解決手段】試験方法は、複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の試験信号を含み、第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程とを有する。【選択図】図５
2011007630.tif 000002
【特許請求の範囲】
【請求項１】
複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の試験信号を含み、該第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、
試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程と
を有する試験方法。
【請求項２】
さらに、前記複数の被試験回路に供給される電圧のノイズを測定する工程を有する請求項１に記載の試験方法。
【請求項３】
さらに、各試験信号パターンに対し、前記被試験回路に供給される電圧を低下させながら単位試験を行ない、少なくとも１つの前記被試験回路の、試験信号の入力に応じて出力された出力信号が不良動作を示すものとなった電圧下限を求める工程を有する請求項１に記載の試験方法。
【請求項４】
１回の単位試験当たり、各被試験回路に入力される試験信号は、前記第１の試験項目に加えて１つ以上の試験項目の入力信号を含み、
前記単位試験を繰り返す工程は、ある被試験回路で前記第１の試験項目が実施される、単位試験中での順番を移動させることにより、各回の単位試験での試験信号パターンを変える請求項１〜３のいずれか１項に記載の試験方法。
【請求項５】
複数の被試験回路に並列に電圧と試験信号とを供給する、複数の試験ユニットと、
制御装置と
を有し、
前記制御装置は、
前記複数の試験ユニットを介して、前記複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の入力信号を含み、該第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、
試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程と
を実行する試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路を動作させて検査を行なう試験方法及び試験装置に関し、例えば、半導体ウエハ上のチップ内の電気回路を動作させて検査を行なう試験方法及び試験装置に関する。
【背景技術】
【０００２】
半導体回路の高集積化に伴い、ウエハ上に形成されるチップ数が増えている。半導体チップの動作試験時間の短縮を図るために、一度に複数のチップの動作試験を行なう同時試験が行なわれている（半導体チップの動作試験について、例えば特許文献１参照）。
【０００３】
動作試験装置のプローブカード上に、各チップに駆動電圧（電源電圧及び接地電圧）を供給するプローブ群、各チップに試験信号を入力するプローブ群、試験信号に対する出力信号を各チップから外部に出力するプローブ群が配置される。
【０００４】
同時試験されるチップ数が増えるにつれ、限られたプローブカードの面積上に十分な数のプローブを配置することが困難となり、プローブ数の削減が行なわれる。信号の入出力に関わるプローブは削減することができない。そのため、駆動電圧を供給するプローブが削減されることとなる。
【０００５】
これに起因して、動作試験の電源電圧にノイズが生じやすくなる。チップを正しく動作させるためには、一般に、所定電圧以上の電源電圧を供給することが必要である。電源電圧が下がりすぎると、良品のチップであっても正しい動作が行なわれなくなり、動作試験で不良と誤判定されてしまう。従って、電源電圧ノイズが大きくなると、良品のチップに対しても動作試験で不良と誤判定される可能性が高まる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６２４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一目的は、誤判定の低減された試験を行なうのに適した、回路の試験方法及び試験装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の試験信号を含み、該第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程とを有する試験方法が提供される。
【発明の効果】
【０００９】
電圧ノイズの少ない試験信号パターンが選択されるので、当該試験信号パターンでの試験を行なうことにより、良品の被試験回路が不良と誤判定される可能性低減が図られる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１〜第４の実施例の試験信号パターン選択方法に用いられる動作試験装置を概略的に示すブロック図である。
【図２】図２は、プローブヘッド近傍を示す概略断面図である。
【図３】図３Ａ及び図３Ｂは、基準試験信号パターンを概略的に示すタイミングチャートである。
【図４】図４は、第１の実施例の試験信号パターン選択方法で生成させる試験信号パターンを概略的に示すタイミングチャートである。
【図５】図５は、第１の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【図６】図６は、第２の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【図７】図７は、第３の実施例の試験信号パターン選択方法で生成させる試験信号パターンを概略的に示すタイミングチャートである。
【図８】図８Ａ〜図８Ｄは、高い電圧レベルと低い電圧レベルの試験信号含む試験信号パターンを概略的に示すタイミングチャートである。
【図９】図９Ａ〜図９Ｄは、高い周波数レベルと低い周波数レベルの試験信号含む試験信号パターンを概略的に示すタイミングチャートである。
【図１０】図１０は、第３の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【図１１】図１１は、第４の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【図１２】図１２は、第５、第６の実施例の試験信号パターン選択方法に用いられる動作試験装置を概略的に示すブロック図である。
【図１３】図１３は、第５の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【図１４】図１４は、電源電圧マージン取得の主要工程を示すフローチャートである。
【図１５】図１５は、第６の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【発明を実施するための形態】
【００１１】
まず、本発明の第１〜第４の実施例の試験信号パターン選択方法に用いられる動作試験装置について説明する。
【００１２】
図１は、これらの実施例の動作試験装置１を概略的に示すブロック図である。動作試験装置１は、テスター２とプローバ３とを含んで形成される。プローバ３は、プローブヘッド４と、プローブカード５と、電源ノイズモニタ回路６を含む。プローバ３はまた、半導体ウエハＷＦを保持する。なお、図示の煩雑さを避けるため、図１で、プローブカード５と半導体ウエハＷＦを同じ輪郭線で示している。
【００１３】
図２は、プローブヘッド４の近傍を示す概略断面図である。プローブヘッド４に、プローブカード５が保持され、プローブカード５が半導体ウエハＷＦに対向配置される。半導体ウエハＷＦ上に、多数のチップＣＨが形成されている。半導体ウエハＷＦのサイズは、例えば１２インチであり、形成されたチップ数は例えば数百個である。
【００１４】
これらのチップＣＨは同品種のものであり、同じ入力信号に対し同じ出力信号を出力するべく形成されたものである。試験用の所定の入力信号（試験信号）に対し、これらのチップＣＨが所望の出力信号を出力するかどうか動作試験される。
【００１５】
プローブカード５に、多数のプローブＰＲが配置されている。被試験チップに駆動電圧を供給する電圧供給プローブ群ＰＶ、試験信号を入力する信号入力プローブ群ＰＩ、試験信号に対する出力信号を外部に出力する信号出力プローブ群ＰＯが用意されている。ここで、電源電圧と接地電圧をまとめて、駆動電圧と呼んでいる。
【００１６】
なお、図示の煩雑さを避けるため、複数のプローブを含むプローブ群も、図上１本のプローブで代表して示すこととする。また、プローブの種類を区別するために、電圧供給プローブＰＶ、信号入力プローブＰＩ、信号出力プローブＰＯと呼び分けることもある。
【００１７】
プローブカード５は、複数チップを同時に試験（並列に試験）するものであり、同時試験チップ数は、例えば４つである。同時試験されるチップの１つ分に対する、電圧供給プローブ群ＰＶ、信号入力プローブ群ＰＩ、信号出力プローブ群ＰＯをまとめて、試験ユニットＴＵと呼ぶこととする。同等な試験ユニットＴＵが、同時試験されるチップ数分、用意されている。試験ユニットＴＵの電圧供給プローブ群ＰＶ、信号入力プローブ群ＰＩ、信号出力プローブ群ＰＯそれぞれの、プローブの本数は、チップの品種に応じて適宜設定される。
【００１８】
半導体ウエハＷＦに対するプローブカード５の相対位置を移動させる走査をしながら、動作試験を繰り返し行なって、半導体ウエハＷＦ上の全チップＣＨに対する動作試験が行なわれる。複数チップの同時試験を行なうことにより、１チップずつ試験を行なう場合に比べて、試験時間の短縮が図られる。１チップ当たりの試験時間は、（途中で動作不良が発見されず最後まで行なわれるとき）例えば４秒である。
【００１９】
このような、半導体ウエハＷＦ上の全チップの動作の良否を検査する動作試験は、チップの製造工程の一部として行なわれ、これを本動作試験と呼ぶことにする。以下に説明する第１〜第４の（及び第５、第６の）実施例の試験信号パターン選択方法は、本動作試験に用いられる試験信号パターンを、本動作試験に先立って予備的に設定する。試験信号パターンを予備的に設定するために行なわれる動作試験を、パターン設定動作試験と呼ぶこととする。  
【００２０】
パターン設定動作試験時に、同時試験される１組の（例えば４つの）チップ群（これを、パターン設定動作試験用チップ群と呼ぶこととする）が用意される。パターン設定動作試験用チップ群の全チップは、良品であると想定している。なお、試験信号パターンの決定は（パターン設定動作試験は）、チップの品種ごとに行なわれる。
【００２１】
以下、パターン設定動作試験について中心的に説明する。なお、以下特に断らない限り、「全チップ」という表現は、ウエハＷＦ上に形成された全てのチップという意味ではなく、パターン設定動作試験用チップ群の全てのチップという意味で用いる。
【００２２】
図１に戻って説明を続ける。半導体ウエハＷＦ上に、ｎ個のチップ１〜チップｎ（ＣＨ１〜ＣＨｎ）を含むパターン設定動作試験用チップ群が配置されている。
【００２３】
各チップＣＨ１〜ＣＨｎに対応して用意された試験ユニットＴＵ、その電圧供給プローブ群ＰＶ、信号入力プローブ群ＰＩ、及び信号出力プローブ群ＰＯに、チップの番号を付して示している。
【００２４】
テスター（制御装置）２は、例えばコンピュータを含んで形成され、パターン設定用動作試験（及び本動作試験）を実行する試験プログラム実行回路２２を含む。
【００２５】
試験プログラム実行回路２２が、各チップに入力される試験信号を供給する。試験プログラム実行回路２２から供給された試験信号が、プローブヘッド４に配置された信号送受信回路４２を介して、信号入力プローブＰＩ１〜ＰＩｎから各チップに入力される。信号送受信回路４２から、チップごとに試験信号が供給される。
【００２６】
各チップの、試験信号に対する出力信号が、信号出力プローブＰＯ１〜ＰＯｎを通り、信号送受信回路４２を介して、試験プログラム実行回路２２に入力される。試験プログラム実行回路２２は、各チップが試験信号に対して出力した出力信号が、所望の出力となっているかどうか判定する良否判定を行なう。
【００２７】
試験プログラム実行回路２２は、また、プローブヘッド４に配置された電圧供給回路４１を制御し、電圧供給回路４１から、電圧供給プローブＰＶ１〜ＰＶｎを介して、各チップに駆動電圧（電源電圧と接地電圧）が供給される。電圧供給回路４１から、同時試験される全チップに共通の駆動電圧が供給される。
【００２８】
電源ノイズモニタ回路６が、電源電圧のノイズを測定する。なお、電源電圧ノイズを、単に電源ノイズとも呼ぶこととする。なお、図２に示すように、電源ノイズモニタ回路６は、例えばプローブカード５上に配置されている。電源ノイズモニタ回路６は、プローブヘッド４上等、他の場所に配置してもよい。
【００２９】
電源ノイズモニタ回路６は、例えば、各チップに供給される電源電圧をそれぞれモニタして、所定の電源電圧（例えば、標準値（ＴＹＰ）で、内部電圧１．２Ｖ）からのずれである電源ノイズを測定する。
【００３０】
測定位置によって、電源ノイズの測定精度に影響があると考えられる。図１に示す実施例では、チップ毎にモニタ部を配置して（各チップに近接してモニタ部を配置して）、電源ノイズの測定精度向上を図っている。なお、この構造では、チップ毎のノイズの大小等の情報も得られる。
【００３１】
なお、測定精度的にはやや低下する可能性はあるが、同時試験される全チップに共通の配線部分で電源電圧をモニタして、電源ノイズを測定するようにしてもよい。この構造は、チップ毎にモニタ部を配置する場合に比べて、実装面積・実装位置的な観点で有利といえる。
【００３２】
テスター２に配置された電源ノイズデータ変換回路２１に、電源ノイズモニタ回路６から、電源ノイズの測定値に対応する信号が入力される。電源ノイズデータ変換回路２１は、電源ノイズモニタ回路６から受信したアナログ信号をデジタル信号に変換する。測定された電源ノイズに対応するデータが、電源ノイズデータ変換回路２１から試験プログラム実行回路２２に入力される。
【００３３】
この実施例では、全チップの電源ノイズに対応するデータが、試験プログラム実行回路２２に入力される。試験プログラム実行回路２２が、ノイズの瞬時時、あるいは所定時間分の積算値から、時間ごとにノイズの大きなチップを選択し、ノイズの大きなチップのノイズ値をつなぎ合わせる。このようにして、複数チップ分のノイズのデータから、１本のノイズのデータが生成される。
【００３４】
なお、微分回路や積分回路等を使ったアナログ処理で、１本のノイズの信号を生成して、これを電源ノイズデータ変換回路２１に入力するような回路とする構造も考えられる。
【００３５】
試験プログラム実行回路２２は、また、後述の第１〜第４の実施例の試験信号パターン選択方法を実行し、電源ノイズ量の算出等、種々の情報処理を行う。
【００３６】
次に、このような動作試験装置を用いた、第１の実施例の試験信号パターン選択方法について説明する。まず、基準となる試験信号パターンについて説明する。
【００３７】
図３Ａ及び図３Ｂは、基準試験信号パターンを概略的に示すタイミングチャートである。なお、以下の実施例で、同時試験されるチップ数が４の場合を例として説明を続ける。
【００３８】
動作試験では、所定個数の機能ごとの試験項目（テストブロック）が用意され、各チップに対し、全ての試験項目が試験される。
【００３９】
図３Ａは、基準試験信号パターンを試験項目毎に分けて示す。図３Ａに示す例では、試験項目Ａから試験項目Ｅが、順番に試験される。チップ１からチップ４に対し、同じ項目の試験が、全く同時に行なわれる。
【００４０】
このように、全チップに対し、同時に同じ試験信号が入力される試験信号パターンを、基準試験信号パターンと呼ぶこととする。なお、試験信号という用語は、個別のチップへの入力信号に対して用い、試験信号パターンという用語は、同時試験される複数チップに入力される複数の試験信号をまとめて捕らえた入力信号パターンに対して用いている。
【００４１】
図３Ｂは、基準試験信号パターンの、ある試験項目内の、各チップへの試験信号を概略的に示す。
【００４２】
全チップに対し、同時に同じ信号波形が入力されている。従って、全チップで一斉に試験信号の立ち上がりや立ち下がりが発生し、従って、全チップの出力信号の立ち上がり、立ち下がりも一斉に発生する。このように、全チップの試験信号が一斉に変化して出力信号が一斉に変化すると、電源電圧に影響を与えて、ノイズを生じさせやすい。
【００４３】
基準試験信号パターンは、このような点で、電源電圧にノイズが生じやすい試験信号パターンである。なお、図３Ａ、図３Ｂの基準試験信号パターンの下側に、後述する他の試験信号パターンとの比較のため、電源ノイズの大きさを概略的に表すグラフを付している。
【００４４】
チップを正しく動作させるためには、一般に、所定電圧以上の電源電圧を供給することが必要である。電源電圧が下がりすぎると、良品のチップであっても正しい動作が行なわれなくなり、本動作試験で不良と誤判定されてしまう。
【００４５】
従って、電源ノイズが大きくなると、良品のチップに対しても本動作試験で不良と誤判定される可能性が高まる。このため、電源ノイズを抑制した試験信号パターンで、本動作試験を行なうことが望まれる。
【００４６】
図４は、第１の実施例の試験信号パターン選択方法で生成させる試験信号パターンを概略的に示すタイミングチャートである。この試験信号パターンも、全チップ同時に同じ試験項目の試験を行なう。
【００４７】
しかし、基準試験信号パターンと異なり、チップ１への試験信号が、一定の遅延時間Δｔずつ遅れて、チップ２〜チップ４に順に入力されるパターンとなっている。つまり、全チップ同時に同じ試験信号波形が入力されているわけではない。
【００４８】
これにより、全チップの試験信号が一斉には変化しなくなって、出力信号も一斉には変化しなくなるので、基準試験信号パターンに比べて電源ノイズが抑制される。以下に説明するように、この遅延時間（試験遅延時間と呼ぶこととする）を適当に選択することにより、電源ノイズの少ない試験信号パターンを得ることができる。
【００４９】
次に、第１の実施例の試験信号パターン選択方法についてさらに説明する。
【００５０】
図５は、第１の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。第１の実施例の試験信号パターン選択方法では、試験項目ごとに、試験遅延時間を選択して、電源ノイズの低減を図る。試験項目Ａに対するフローチャートを例示する。
【００５１】
ステップＳＡ１で、試験項目Ａの試験遅延時間選択が開始される。
【００５２】
ステップＳＡ２で、現在設定されている試験遅延時間で、試験項目Ａの試験が開始される。例えば、遅延試験時間の初期値は例えば０ｎｓであり、まず試験遅延時間なしとして（基準試験信号パターンで）試験が行なわれる。
【００５３】
ステップＳＡ３で、試験項目Ａの実行中の電源ノイズが測定される。さらに、電源ノイズの測定値に基づき、電源ノイズ量が算出される。電源ノイズ量は、例えば、試験項目Ａの実行中に、所定の電源電圧値から上下に振れた変動幅である。試験プログラム実行回路２２が、電源ノイズ量を算出する。
【００５４】
次に、ステップＳＡ４で、ステップＳＡ３で得られた電源ノイズ量が、予め設定された電源ノイズ閾値以下であるかどうか判定する。試験プログラム実行回路２２が、この判定を行なう。電源ノイズ量が、電源ノイズ閾値より大きければ、ステップＳＡ５に進む。電源ノイズ閾値は、例えば実験に基づき、予め適当な値が定められ、試験プログラム実行回路２２に入力されている。
【００５５】
ステップＳＡ５で、試験遅延時間を設定する（更新する）。試験信号波形のクロックは例えば１００ＭＨｚ（１０ｎｓクロック動作）程度である。ステップＳＡ５を通過する度、試験遅延時間を、例えば１ｎｓずつ増加させる。ステップＳＡ５で試験遅延時間を更新した後、ステップＳＡ２に戻る。
【００５６】
ステップＳＡ２に戻り、ステップＳＡ５で設定した試験遅延時間の試験信号パターンで、再び、試験項目Ａの試験を開始する。
【００５７】
ステップＳＡ３で、電源ノイズが測定され、電源ノイズ量が算出される。
【００５８】
さらにステップＳＡ４に進み、電源ノイズ量が電源ノイズ閾値以下であるか判定される。電源ノイズ量が電源ノイズ閾値より大きければ、再びステップＳＡ５に進む。電源ノイズ量が電源ノイズ閾値以下となるまで、試験遅延時間を更新しながら、ステップＳＡ２〜ステップＳＡ５のループが繰り返される。
【００５９】
ステップＳＡ５で、電源ノイズ量が電源ノイズ閾値以下と判定されたら、つまり、電源ノイズ量を電源ノイズ閾値以下とする試験遅延時間が見つかったら、ステップＳＡ６に進み、試験遅延時間をその値で確定する。すなわち、ステップＳＡ６で確定された試験遅延時間の試験信号パターンが、試験項目Ａの試験信号パターンとして選択される。
【００６０】
ステップＳＡ７で、試験項目Ａの試験遅延時間選択が終了する。
【００６１】
他の各試験項目Ｂ〜Ｅ等についても、同様にして、それぞれ試験遅延時間が求められ、試験信号パターンが決定される。このようにして、全ての試験項目Ａ〜Ｅ等を含む、本動作試験全体の試験信号パターンが決定される。
【００６２】
第１の実施例の試験信号パターン選択方法では、ステップＳＡ２〜ステップＳＡ５のループの中で、試験遅延時間を変えながら、（全試験項目を含む動作試験全体ではなく）個々の試験項目の試験が繰り返される。ループ中で繰り返される単位となる試験を、単位試験と呼ぶこととすると、すなわち、第１の実施例では、個々の試験項目が単位試験である。
【００６３】
以上説明したように、第１の実施例の試験信号パターン選択方法では、試験項目ごとに電源ノイズが抑制された、動作試験全体の試験信号パターンが見つけられる。このような試験信号パターンで本動作試験を行なうことにより、誤判定の可能性が低減する。
【００６４】
次に、第２の実施例の試験信号パターン選択方法について説明する。第２の実施例の試験信号パターン選択方法も、第１の実施例と同様に、個々の試験項目を単位試験として繰り返し、試験項目ごとに試験遅延時間を選択して、電源ノイズの低減を図る。
【００６５】
第１の実施例では、各試験項目について、電源ノイズ量が電源ノイズ閾値以下となる試験遅延時間が見つかったら、その試験遅延時間を採用した。一方、以下に説明するように、第２の実施例では、所定の範囲の試験遅延時間に対し網羅的に試験を行ない、電源ノイズ量の最も小さい試験遅延時間を採用する。
【００６６】
図６は、第２の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。試験項目Ａに対するフローチャートを例示する。
【００６７】
ステップＳＢ１で、試験項目Ａの試験遅延時間選択が開始される。
【００６８】
ステップＳＢ２で、所定範囲のすべての試験遅延時間で試験済みかどうか判定される。試験プログラム実行回路２２がこの判定を行なう。試験遅延時間は、例えば、０ｎｓから１００ｎｓまで１ｎｓ刻みで用意される。所定範囲のすべての試験遅延時間での試験が終わっていなければ、ステップＳＢ３に進む。
【００６９】
ステップＳＢ３で、遅延試験時間を設定する（更新する）。遅延試験時間の初期値は例えば０ｎｓであり、ステップＳＢ３を通過する度に例えば１ｎｓずつ増加させる。
【００７０】
次に、ステップＳＢ４で、現在設定されている試験遅延時間で、試験項目Ａの試験（単位試験）を開始する。例えばまず（１回目のステップＳＢ４では）試験遅延時間なしとして（基準試験信号パターンで）試験が行なわれる。
【００７１】
ステップＳＢ５で、試験項目Ａの（単位試験の）実行中の電源ノイズが測定され、電源ノイズ量が算出される。算出された電源ノイズ量が、試験プログラム実行回路２２内に記憶される。
【００７２】
ステップＳＢ２で、所定範囲のすべての試験遅延時間で試験済みと判定されるまで、試験遅延時間を更新しながら、ステップＳＢ２〜ステップＳＢ５のループが繰り返される。
【００７３】
ステップＳＢ２で、所定範囲のすべての試験遅延時間で試験済みと判定されたら、ステップＳＢ６に進む。ステップＳＢ６で、試験した全試験遅延時間のうち、電源ノイズを最小とする試験遅延時間を選択する。試験プログラム実行回路２２が、このような選択を行なう。
【００７４】
次に、ステップＳＢ７で、ステップＳＢ６で選択された試験遅延時間を、試験項目Ａの試験遅延時間として確定する。すなわち、この試験遅延時間の試験信号パターンが、試験項目Ａの試験信号パターンとして選択される。
【００７５】
ステップＳＢ８で、試験項目Ａの試験遅延時間選択が終了する。
【００７６】
他の各試験項目Ｂ〜Ｅ等についても、同様にして、それぞれ試験遅延時間が求められ、試験信号パターンが決定される。このようにして、全ての試験項目Ａ〜Ｅ等を含む、本動作試験全体の試験信号パターンが決定される。
【００７７】
第２の実施例では、このようにして、試験項目ごとに電源ノイズが抑制された試験信号パターンを見つけることができる。これにより、誤判定の可能性が低減する。
【００７８】
次に、第３、第４の実施例の試験信号パターン選択方法について説明する。第１、第２の実施例では、試験項目ごとの試験を単位試験として繰り返した。第３、第４の実施例の試験信号パターン選択方法では、以下に説明するように、各チップの動作試験に必要な全試験項目を含む試験が、単位試験として繰り返される。
【００７９】
まず、第３の実施例の試験信号パターン選択方法について説明する。
【００８０】
図７は、第３の実施例の試験信号パターン選択方法で生成させる、単位試験の試験信号パターンの例を概略的に示すタイミングチャートである。試験信号パターンを試験項目毎に分けて示す。
【００８１】
第３の実施例では、同時に（並列に）行なう試験項目をチップごとに変える。ただし、１回の単位試験全体（動作試験全体）が終了したときには、どの試験項目も全チップに対して実施済みとなるように、チップごとに試験項目の順番が設定される。
【００８２】
例えば、図７に示す試験信号パターンでは、どのチップに対しても、試験項目Ａ〜Ｅが実施される。各チップの試験項目の並び順で見ると、チップ１では、試験項目Ａ〜Ｅが順に試験され、チップ２では、試験項目Ｂ〜Ｅ、Ａの順で試験され、チップ３では、試験項目Ｃ〜Ｅ、Ａ、Ｂの順で試験され、チップ４では、試験項目Ｄ、Ｅ、Ａ〜Ｃの順で試験されている。
【００８３】
同時試験される試験項目の組合せで見ると、例えば、最初の試験項目として、チップ１〜チップ４で、それぞれ試験項目Ａ、Ｂ、Ｃ、Ｄが同時に試験され、また例えば、２番目の試験項目として、チップ１〜チップ４で、それぞれ試験項目Ｂ、Ｃ、Ｄ、Ｅが同時に試験されている。
【００８４】
このような試験信号パターンとすることにより、全チップの試験信号、出力信号が一斉には変化しなくなるので、基準試験信号パターンに比べて、電源ノイズが抑制される。
【００８５】
さらに、チップごとの試験項目の並べ方を変えることにより（同時試験される試験項目の組合せを変えることにより）、図７の例の他の試験信号パターンも作ることができる。試験項目の並び順・組合せを変えた複数の試験信号パターンを用意し、適当な試験信号パターンを選択することにより、電源ノイズの少ない試験信号パターンを得ることができる。
【００８６】
なお、図７の試験信号パターンは、試験項目Ｅの後に試験項目Ａが戻って続く循環的な順番付けを考えたとき、試験項目Ａ、Ｂ、Ｃ、Ｄ、Ｅと並べた試験信号を、チップごとに始点をずらして割り当てたものともいえる。
【００８７】
複数の試験信号パターンの作り方としては、例えば、図７の例のように、試験項目の並び順はどのチップでも同じとし、各チップの始まりの試験項目をずらす方法が考えられる。また例えば、試験項目の並び順の全組み合わせを網羅する方法も考えられる。このような全組み合わせのうちのいくつかをランダムに選択する方法も考えられる。
【００８８】
なお、全チップの試験信号が一斉には変化しないのであれば（基準試験信号パターンと異なっていれば）、同一の試験項目が同時に複数チップで試験されるような試験信号パターンであっても、ノイズ低減に有効となる。
【００８９】
なお、各試験項目を、特性ごとに分類することもでき、特性を踏まえて試験項目の組み合わせを選ぶことにより、電源ノイズの抑制を図ることもできる。
【００９０】
図８Ａ及び図８Ｂはそれぞれ、ある試験項目（例えば試験項目Ａとする）と、他のある試験項目（例えば試験項目Ｂとする）の試験信号を示すタイミングチャートである。図８Ａは、全チップ１〜４に同時に試験項目Ａを行なう試験信号パターンも表しており、図８Ｂは、全チップ１〜４に同時に試験項目Ｂを行なう試験信号パターンも表している。
【００９１】
試験項目Ａ及び試験項目Ｂを行なう動作試験を考える。図８Ａと図８Ｂとを合わせて、このような動作試験を行なう、基準試験信号パターンを示す。
【００９２】
試験項目Ａの試験信号は、試験項目Ｂの試験信号よりも２倍程度高い電圧レベルである。試験信号の電圧レベルが高いほど、電源電圧にノイズが生じやすい。従って、基準試験信号パターンでは、全チップ同時に試験項目Ｂを試験しているときは、電源ノイズが低く抑えられるものの、全チップ同時にＡを試験しているときに、高い電源ノイズが生じやすい。
【００９３】
図８Ｃは、半数のチップ１、２に同時に試験項目Ａを行なうとともに、残り半数のチップ３、４に同時に試験項目Ｂを行なう試験信号パターンを表す。
【００９４】
図８Ｄは、半数のチップ１、２に同時に試験項目Ｂを行なうとともに、残り半数のチップ３、４に同時に試験項目Ａを行なう試験信号パターンを表す。
【００９５】
試験項目Ａ及び試験項目Ｂを行なう動作試験を、図８Ｃと図８Ｄとを合わせた試験信号パターンで行なうことを考える。
【００９６】
このような試験信号パターンでは、半数のチップが高い電圧レベルの試験項目Ａを行なっているとき、残り半数のチップが低い電圧レベルの試験項目Ｂを行なっている。これにより、全チップが同時に高い電圧レベルで試験されることがなくなり（電圧レベルが平準化され）、基準試験信号パターンでの試験に比べて、動作試験全体での電源ノイズの低減が図られる。
【００９７】
図９Ａ及び図９Ｂはそれぞれ、ある試験項目（例えば試験項目Ａとする）と、他のある試験項目（例えば試験項目Ｂとする）の試験信号を示すタイミングチャートである。図９Ａは、全チップ１〜４に同時に試験項目Ａを行なう試験信号パターンも表しており、図９Ｂは、全チップ１〜４に同時に試験項目Ｂを行なう試験信号パターンも表している。
【００９８】
試験項目Ａ及び試験項目Ｂを行なう動作試験を考える。図９Ａと図９Ｂとを合わせて、このような動作試験を行なう、基準試験信号パターンを示す。
【００９９】
ここで、試験信号の周期に関する係数Ｋ（これを周期係数Ｋと呼ぶこととする）を導入する。周期係数Ｋ＝１の試験信号に対して、周期係数Ｋ＝Ｎの試験信号は、Ｎ倍長い周期となる。
【０１００】
図９Ａの試験項目Ａの試験信号は、周期係数Ｋ＝５であり、図９Ｂの試験項目Ｂの試験信号は、周期係数Ｋ＝１である。すなわち、試験項目Ｂの試験信号は、試験項目Ａの試験信号より５倍高い周波数レベルである。図示を簡単にするため、周期係数Ｋの違いで、周波数レベルの違いを表している。
【０１０１】
試験信号の周波数レベルが高いほど、電源電圧にノイズが生じやすい。従って、基準試験信号パターンでは、全チップ同時に試験項目Ａを試験しているときは、電源ノイズが低く抑えられるものの、全チップ同時にＢを試験しているときに、高い電源ノイズが生じやすい。
【０１０２】
図９Ｃは、半数のチップ１、２に同時に試験項目Ａを行なうとともに、残り半数のチップ３、４に同時に試験項目Ｂを行なう試験信号パターンを表す。
【０１０３】
図９Ｄは、半数のチップ１、２に同時に試験項目Ｂを行なうとともに、残り半数のチップ３、４に同時に試験項目Ａを行なう試験信号パターンを表す。図９Ｃ、図９Ｄで、試験項目Ａ、Ｂの信号波形を上下に並べて示す。
【０１０４】
試験項目Ａ及び試験項目Ｂを行なう動作試験を、図９Ｃと図９Ｄとを合わせた試験信号パターンで行なうことを考える。
【０１０５】
このような試験信号パターンでは、半数のチップが高い周波数レベルの試験項目Ａを行なっているとき、残り半数のチップが低い周波数レベルの試験項目Ｂを行なっている。これにより、全チップが同時に高い周波数レベルで試験されることがなくなり（周波数レベルが平準化され）、基準試験信号パターンでの試験に比べて、動作試験全体での電源ノイズの低減が図られる。
【０１０６】
次に、第３の実施例の試験信号パターン選択方法についてさらに説明する。
【０１０７】
図１０は、第３の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。第３の実施例の試験信号パターン選択方法では、試験項目並び順・組合せを変えた複数の試験信号パターンに対して試験を行ない、電源ノイズの低い試験項目並び順・組合せを選択する。
【０１０８】
ステップＳＣ１で、試験項目並び順・組合せの選択が開始される。
【０１０９】
ステップＳＣ２で、現在設定されている試験項目並び順・組合せで動作試験（単位試験）を開始する。例えば、初期の試験項目並び順・組合せは、基準試験信号パターンの試験項目並び順・組合せである。
【０１１０】
ステップＳＣ３で、動作試験（単位試験）中の電源ノイズが測定され、電源ノイズ量が算出される。電源ノイズ量は、例えば、動作試験（単位試験）実行中に、所定の電源電圧値から上下に振れた変動幅である。
【０１１１】
次に、ステップＳＣ４で、ステップＳＣ３で得られた電源ノイズ量が、予め設定された電源ノイズ閾値以下であるかどうか判定される。電源ノイズ量が、電源ノイズ閾値より大きければ、ステップＳＣ５に進む。
【０１１２】
ステップＳＣ５で、試験項目並び順・組合せを設定する（更新する）。例えば、種々の試験項目並び順・組合せの試験信号パターンが予め用意され、これらに適宜実行順が決められており、ステップＳＣ５を通過する度、試験項目並び順・組合せが更新される。
【０１１３】
例えば最初に実行される試験項目並び順・組合せとして、図３Ａに示したような基準試験信号パターンの試験項目並び順・組合せが用意され、例えば２番目に実行される試験項目並び順・組合せとして、図７に示したような試験信号パターンの試験項目並び順・組合せが用意される。
【０１１４】
ステップＳＣ５で試験項目並び順・組合せを更新した後、ステップＳＣ２に戻る。
【０１１５】
ステップＳＣ２に戻り、ステップＳＣ４で設定した試験項目並び順・組合せの試験信号パターンで、再び試験が開始される。
【０１１６】
ステップＳＣ３で、電源ノイズが測定され、電源ノイズ量が算出される。
【０１１７】
さらにステップＳＣ４に進み、電源ノイズ量が電源ノイズ閾値以下であるか判定される。電源ノイズ量が電源ノイズ閾値より大きければ、再びステップＳＣ５に進む。電源ノイズ量が電源ノイズ閾値以下となるまで、試験項目並び順・組合せを更新しながら、ステップＳＣ２〜ステップＳＣ５のループが繰り返される。
【０１１８】
ステップＳＣ４で、電源ノイズ量が電源ノイズ閾値以下と判定されたら、つまり、電源ノイズ量を電源ノイズ閾値以下とする試験項目並び順・組合せが見つかったら、ステップＳＣ６に進み、試験項目並び順・組合せをそれに確定する。すなわち、ステップＳＣ６で確定された試験項目並び順・組合せの試験信号パターンが、本動作試験の試験信号パターンとして選択される。
【０１１９】
ステップＳＣ７で、試験項目並び順・組合せの選択が終了する。
【０１２０】
第３の実施例では、このようにして、電源ノイズが抑制された試験信号パターンを見つけることができる。これにより、誤判定の可能性が低減する。
【０１２１】
第３の実施例の試験信号パターン選択方法では、ステップＳＣ２〜ステップＳＣ５のループの中で、試験項目並び順・組合せ変えながら、全試験項目を含む単位試験が繰り返される。つまり、第１、第２の実施例のように各試験項目を単位試験とするのではなく、動作試験全体を単位試験としている。
【０１２２】
次に、第４の実施例の試験信号パターン選択方法について説明する。第４の実施例の試験信号パターン選択方法も、第３の実施例と同様に、動作試験全体を単位試験として繰り返し、試験項目並び順・組合せを選択して、電源ノイズの低減を図る。
【０１２３】
第３の実施例では、電源ノイズ量が電源ノイズ閾値以下となる試験項目並び順・組合せが見つかったら、その試験項目並び順・組合せを採用した。一方、以下に説明するように、第４の実施例では、用意した多数の試験項目並び順・組合せに対し網羅的に試験を行ない、電源ノイズ量の最も小さい試験項目並び順・組合せを採用する。
【０１２４】
図１１は、第４の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。
【０１２５】
ステップＳＤ１で、試験項目並び順・組合せ選択が開始される。
【０１２６】
ステップＳＤ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みかどうか判定される。用意した多数の試験項目並び順・組合せのすべてでの試験が終わっていなければ、ステップＳＤ３に進む。
【０１２７】
ステップＳＤ３で、試験項目並び順・組合せを設定する（更新する）。例えば、種々の試験項目並び順・組合せの試験信号パターンが予め用意され、これらに適宜実行順が決められており、ステップＳＤ３を通過する度に、試験項目並び順・組合せが更新される。例えば、初期の試験項目並び順・組合せは、基準試験信号パターンの試験項目並び順・組合せである。
【０１２８】
次に、ステップＳＤ４で、現在設定されている試験項目並び順・組合せで、動作試験（単位試験）を開始する。
【０１２９】
ステップＳＤ５で、動作試験（単位試験）中の電源ノイズが測定され、電源ノイズ量が算出される。
【０１３０】
ステップＳＤ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みと判定されるまで、試験項目並び順・組合せを更新しながら、ステップＳＤ２〜ステップＳＤ５のループが繰り返される。
【０１３１】
ステップＳＤ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みと判定されたら、ステップＳＤ６に進む。ステップＳＤ６は、試験した全試験項目並び順・組合せのうち、電源ノイズを最小とする試験項目並び順・組合せを選択する。
【０１３２】
次に、ステップＳＤ７で、ステップＳＤ６で選択された試験項目並び順・組合せを、本動作試験の試験項目並び順・組合せとして確定する。すなわち、この試験項目並び順・組合せの試験信号パターンが、本動作試験の試験信号パターンとして選択される。
【０１３３】
ステップＳＤ８で、試験項目並び順・組合せ選択が終了する。
【０１３４】
第４の実施例では、このようにして、電源ノイズが抑制された試験信号パターンを見つけることができる。これにより、誤判定の可能性が低減する。
【０１３５】
次に、第５、第６の実施例の試験信号パターン選択方法に用いられる動作試験装置について説明する。
【０１３６】
図１２は、これらの実施例の動作試験装置１０１（これを第２の動作試験装置とも呼ぶこととする）を概略的に示すブロック図である。第１〜第４の実施例の試験信号パターン選択方法で用いた動作試験装置１（これを第１の動作試験装置とも呼ぶこととする）との構造の違いを以下に説明する。
【０１３７】
第２の動作試験装置１０１のプローバ１０３は、第１の動作試験装置１のプローバ３から、電源ノイズモニタ回路６と、それに係る入出力の配線とを省いた構造である。
【０１３８】
第２の動作試験装置１０１のテスター１０２は、第１の動作試験装置１のテスター２から、電源ノイズデータ変換回路２１と、それに係る入出力の配線とを省いた構造である。
【０１３９】
他は、第２の動作試験装置１０１と第１の動作試験装置１とで同様な構造である。
【０１４０】
第１の動作試験装置１（第１〜第４の試験信号パターン選択方法）では、電源電圧ノイズをモニタすることにより、電源電圧ノイズの少ない試験信号パターンを探した。これにより、良品のチップに対して不良と誤判定される可能性の低減を図った。
【０１４１】
第２の動作試験装置１０１（第５、第６の試験信号パターン選択方法）は、電源電圧ノイズのモニタ回路を含まず、以下に説明するように、電源電圧マージンを求めることにより、このような誤判定の可能性低減を図る。
【０１４２】
試験プログラム実行回路２２が、後述の第５、第６の実施例の試験信号パターン選択方法を実行し、電源電圧マージンの算出等、種々の情報処理を行う。
【０１４３】
まず、第５の実施例の試験信号パターン選択方法について説明する。第５の実施例の試験信号パターン選択方法は、第２の実施例（図６参照）と同様に、所定の範囲の試験遅延時間の試験信号パターンに対し網羅的に試験を行ない、最適な試験遅延時間を選択する。
【０１４４】
試験遅延時間の選択基準が、第２の実施例では、電源電圧ノイズ量の小ささであったが、第５の実施例では、電源電圧マージンの大きさとなる。
【０１４５】
図１３は、第５の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。試験項目Ａに対するフローチャートを例示する。なお、試験されるチップはすべて良品と想定している。
【０１４６】
ステップＳＥ１で、試験項目Ａの試験遅延時間選択が開始される。
【０１４７】
ステップＳＥ２で、所定範囲のすべての試験遅延時間で試験済みかどうか判定される。所定範囲のすべての試験遅延時間での試験が終わっていなければ、ステップＳＥ３に進む。
【０１４８】
ステップＳＥ３で、遅延試験時間を設定する（更新する）。
【０１４９】
次に、ステップＳＥ４で、現在設定されている試験遅延時間での、試験項目Ａの電源電圧マージンが取得される。以下、ステップＳＥ４の電源電圧マージン取得工程について、さらに説明する。
【０１５０】
図１４は、電源電圧マージン取得の主要工程を示すフローチャートである。
【０１５１】
ステップＳＥ４１で、電源電圧マージン取得が開始される。
【０１５２】
ステップＳＥ４２で、現在設定されている試験遅延時間及び電源電圧で、試験項目Ａの試験が開始される。初期の電源電圧（基準電源電圧）として、良品が正しく動作できるような、十分に高い電圧（例えば、内部電圧ＴＹＰ１．２Ｖに対して０．２Ｖ高い１．４Ｖ）が設定されている。
【０１５３】
次に、ステップＳＥ４３で、同時試験されている全チップの動作が良好であるかどうか判定される。試験プログラム実行回路２２が、この判定を行なう。全チップの動作が良好であれば、ステップＳＥ４４に進む。
【０１５４】
ステップＳＥ４４で、電源電圧を設定する（更新する）。ステップＳＥ４４を通過する度、電源電圧を、例えば５０ｍＶずつ低下させる。ステップＳＥ４４で電源電圧を更新した後、ステップＳＥ４２に戻る。なお、低下させる電源電圧の下限値は、例えば、内部電圧ＴＹＰ１．２Ｖに対して０．２Ｖ低い１．０Ｖである。
【０１５５】
ステップＳＥ４２に戻り、ステップＳＥ４４で設定した電源電圧で、再び試験項目Ａの試験を開始する。
【０１５６】
ステップＳＥ４３で、いずれかのチップの動作が不良と判定されるまで、電源電圧を更新しながら（低下させながら）、ステップＳＥ４２〜ステップＳＥ４４のループが繰り返される。
【０１５７】
ステップＳＥ４３で、いずれかのチップの動作が不良と判定されたら、ステップＳＥ４５に進む。
【０１５８】
ステップＳＥ４５で、電源電圧マージンが、初期の基準電源電圧と、動作不良が生じたときの電源電圧との差として算出される。試験プログラム実行回路２２が、電源電圧マージンを算出する。電源電圧マージンが大きいほど、動作不良との判定（誤判定）が生じにくい。
【０１５９】
ステップＳＥ４６で、電源電圧マージンの取得が終了する。
【０１６０】
図１３に戻って説明を続ける。上述のように、ステップＳＥ４で、現在設定されている試験遅延時間での試験項目Ａの電源電圧マージンが算出され、試験プログラム実行回路２２内に記憶される。
【０１６１】
ステップＳＥ４で電源電圧マージンを取得したら、ステップＳＥ２に戻る。
【０１６２】
ステップＳＥ２で、所定範囲のすべての試験遅延時間で試験済みと判定されるまで、試験遅延時間を更新しながら、ステップＳＥ２〜ステップＳＥ４のループが繰り返される。
【０１６３】
ステップＳＥ２で、所定範囲のすべての試験遅延時間で試験済みと判定されたら、ステップＳＥ５に進む。ステップＳＥ５で、試験した全試験遅延時間のうち、電源電圧マージンを最大とする（つまり、不良動作が生じる電源電圧が最小の）試験遅延時間を選択する。
【０１６４】
次に、ステップＳＥ６で、ステップＳＥ５で選択された試験遅延時間を、試験項目Ａの試験遅延時間として確定する。すなわち、この試験遅延時間の試験信号パターンが、試験項目Ａの試験信号パターンとして選択される。
【０１６５】
ステップＳＥ７で、試験項目Ａの試験遅延時間選択が終了する。
【０１６６】
他の各試験項目Ｂ〜Ｅ等についても、同様にして、それぞれ試験遅延時間が求められ、試験信号パターンが決定される。このようにして、全ての試験項目Ａ〜Ｅ等を含む、本動作試験全体の試験信号パターンが決定される。
【０１６７】
第５の実施例では、このようにして、試験項目ごとに電源電圧マージンが大きい試験信号パターンを見つけることができる。これにより、誤判定の可能性が低減する。
【０１６８】
次に、第６の実施例の試験信号パターン選択方法について説明する。第６の実施例の試験信号パターン選択方法は、第４の実施例（図１１参照）と同様に、用意した多数の試験項目並び順・組合せの試験信号パターンに対し網羅的に試験を行ない、最適な試験項目並び順・組合せを選択する。
【０１６９】
試験項目並び順・組合せの選択基準が、第４の実施例では、電源電圧ノイズ量の小ささであったが、第６の実施例では、電源電圧マージンの大きさとなる。
【０１７０】
図１５は、第６の実施例の試験信号パターン選択方法の主要工程を示すフローチャートである。なお、試験されるチップはすべて良品と想定している。
【０１７１】
ステップＳＦ１で、試験項目並び順・組合せ選択が開始される。
【０１７２】
ステップＳＦ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みかどうか判定される。用意した多数の試験項目並び順・組合せのすべてでの試験が終わっていなければ、ステップＳＦ３に進む。
【０１７３】
ステップＳＦ３で、試験項目並び順・組合せを設定する（更新する）。
【０１７４】
次に、ステップＳＦ４で、現在設定されている試験項目並び順・組合せでの試験の電源電圧マージンが取得される。電源電圧マージン取得方法は、第５の実施例と同様である。算出された電源電圧マージンが、試験プログラム実行回路２２内に記憶される。ステップＳＦ４で電源電圧マージンを取得したら、ステップＳＦ２に戻る。
【０１７５】
ステップＳＦ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みと判定されるまで、試験項目並び順・組合せを更新しながら、ステップＳＦ２〜ステップＳＦ４のループが繰り返される。
【０１７６】
ステップＳＦ２で、用意した多数の試験項目並び順・組合せのすべてで試験済みと判定されたら、ステップＳＦ５に進む。ステップＳＦ５で、試験した全試験項目並び順・組合せのうち、電源電圧マージンを最大とする試験項目並び順・組合せを選択する。
【０１７７】
次に、ステップＳＦ６で、ステップＳＦ５で選択された試験項目並び順・組合せを、本動作試験の試験項目並び順・組合せとして確定する。すなわち、この試験項目並び順・組合せの試験信号パターンが、本動作試験の試験信号パターンとして選択される。
【０１７８】
ステップＳＦ７で、試験項目並び順・組合せ選択が終了する。
【０１７９】
第６の実施例では、このようにして、電源電圧マージンが大きい試験信号パターンを見つけることができる。これにより、誤判定の可能性が低減する。
【０１８０】
なお、第１、第２、第５の実施例の系統では、各試験項目を単位試験とし、試験遅延時間を変えながら単位試験を繰り返して、適当な試験遅延時間の試験信号パターンを選択した。
【０１８１】
一方、第３、第４、第６の実施例の系統では、動作試験全体を単位試験とし、試験項目の並び順・組合せを変えながら単位試験を繰り返して、適当な試験項目の並び順・組合せの試験信号パターンを選択した。
【０１８２】
この２つの実施例の系統とも、ある試験項目の入力信号の、各チップに入力されるタイミングを、ある回の単位試験の試験信号パターンと、その後の回の単位試験の試験信号パターンとで異ならせている、とまとめることができる。
【０１８３】
これにより、例えば並列的に試験される全チップ同時に同じ試験信号が入力される基準試験信号パターンと異なる、種々の試験信号パターンを得ることができるので、例えば、電源電圧ノイズの抑制された試験信号パターン、また例えば、大きな電源電圧マージンの確保が図られた試験信号パターンが見つけやすく、動作試験で良品のチップが動作不良と判定される誤判定の可能性低減を図ることができる。
【０１８４】
なお、第５、第６の実施例では、電源電圧マージンの大きい（不良動作が生じる電源電圧下限が低い）試験信号パターンを選択することにより、チップの動作の良否の誤判定の抑制された試験信号パターンを選択した。
【０１８５】
ただし、電源電圧ノイズが少なければ、大きな電源電圧マージンが確保できると考えられるので、電源電圧マージンの大きい（不良動作が生じる電源電圧下限が低い）試験信号パターンを選択することも、間接的に、電源電圧ノイズの少ない試験信号パターンを選択していると考えることができる。
【０１８６】
なお、半導体ウエハ上のチップの動作試験について説明したが、上記第１〜第６の実施例の技術は、半導体チップに限らず、同品種の多数の電気回路に対し、同時動作試験を良好に行なうために応用可能と考えられる。
【０１８７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１８８】
以上説明した第１〜第６の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の試験信号を含み、該第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、
試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程と
を有する試験方法。
（付記２）
さらに、前記複数の被試験回路に供給される電圧のノイズを測定する工程を有する付記１に記載の試験方法。
（付記３）
前記試験信号パターンを選択する工程は、予め用意された閾値以下の電圧ノイズとなる試験信号パターンを選択する付記２に記載の試験方法。
（付記４）
前記単位試験を繰り返す工程は、予め用意された個数の試験信号パターンのすべてで単位試験を行ない、
前記試験信号パターンを選択する工程は、単位試験を行なったすべての試験信号パターンのうち、電圧ノイズの最も少ない試験信号パターンを選択する付記１〜３のいずれか１つに記載の試験方法。
（付記５）
さらに、各試験信号パターンに対し、前記被試験回路に供給される電圧を低下させながら単位試験を行ない、少なくとも１つの前記被試験回路の、試験信号の入力に応じて出力された出力信号が不良動作を示すものとなった電圧下限を求める工程を有する付記１に記載の試験方法。
（付記６）
前記単位試験を繰り返す工程は、前記第１の試験項目の試験信号がある被試験回路に入力されてから他の被試験回路に入力されるまでの遅延時間をずらすことにより、各回の単位試験での試験信号パターンを変える付記１〜５のいずれか１つに記載の試験方法。
（付記７）
１回の単位試験当たり、各被試験回路に入力される試験信号は、前記第１の試験項目に加えて１つ以上の試験項目の入力信号を含み、
前記単位試験を繰り返す工程は、ある被試験回路で前記第１の試験項目が実施される、単位試験中での順番を移動させることにより、各回の単位試験での試験信号パターンを変える付記１〜５のいずれか１つに記載の試験方法。
（付記８）
複数の被試験回路に並列に電圧と試験信号とを供給する、複数の試験ユニットと、
制御装置と
を有し、
前記制御装置は、
前記複数の試験ユニットを介して、前記複数の被試験回路に並列に電圧と試験信号とを供給して、単位試験を複数回繰り返す工程であって、１回の単位試験当たり、各被試験回路に入力される試験信号は、少なくとも第１の試験項目の入力信号を含み、該第１の試験項目の試験信号の、各被試験回路に入力されるタイミングが、ある回の単位試験での試験信号パターンと、その後の回の単位試験での試験信号パターンとで異なるように、試験信号パターンを変えながら、単位試験を繰り返す工程と、
試験信号パターンを変えながら複数回行なった単位試験に基づき、電圧ノイズの少ない回の試験信号パターンを選択する工程と
を実行する試験装置。
【符号の説明】
【０１８９】
１、１０１  動作試験装置
２、１０２  テスター
３、１０３  プローバ
４  プローブヘッド
５  プローブカード
ＰＲ  プローブ
ＰＶ  電圧供給プローブ
ＰＩ  信号入力プローブ
ＰＯ  信号出力プローブ
ＴＵ  試験ユニット
ＷＦ  半導体ウエハ
ＣＨ  チップ
６  電源ノイズモニタ回路
２１  電源ノイズデータ変換回路
２２  試験プログラム実行回路
４１  電圧供給回路
４２  信号送受信回路
【図１】
2011007630.tif 000003
【図２】
2011007630.tif 000004
【図３】
2011007630.tif 000005
【図４】
2011007630.tif 000006
【図５】
2011007630.tif 000007
【図６】
2011007630.tif 000008
【図７】
2011007630.tif 000009
【図８】
2011007630.tif 000010
【図９】
2011007630.tif 000011
【図１０】
2011007630.tif 000012
【図１１】
2011007630.tif 000013
【図１２】
2011007630.tif 000014
【図１３】
2011007630.tif 000015
【図１４】
2011007630.tif 000016
【図１５】
2011007630.tif 000017