(57)【要約】【課題】アナログ・デジタル変換後のデータにカウントソースを設けることで、変換後のデータの新旧比較の負荷を軽減する方法を提供する。【解決手段】Ａ／Ｄ変換コントロール回路２０６中にログ機能２０６−２を用意する。コンパレータ２０４のパルス出力のタイミングで、ログ機能２０６−２は１２ビットデジタルアナログ変換器２１３内のカウンタの出力をデータレジスタ群２１１への書き込みデータを確定するためにラッチする。ＡＤＣＲ２１０の「ログ」出力に関する設定項目が「１」に設定されている場合、１２ビットデジタルアナログ変換器２１３の出力だけでなくＭＴＵ１１４のタイムカウンタＴＣＮＴの出力もログとしてラッチする。【選択図】図２
2011040899.tif 000002
【特許請求の範囲】
【請求項１】
アナログ・デジタル変換の対象となるアナログ信号を入力する接続端子と、カウンタと、前記カウンタの出力値をアナログ変換するデジタル・アナログ変換器と、前記デジタル・アナログ変換器の出力が入力される前記アナログ信号より大きければパルスを出力する比較器と、出力用レジスタと、アナログ・デジタル変換制御回路と、タイマ入力端子と、を有するアナログ・デジタル変換回路であって、
前記デジタル・アナログ変換器の出力が前記アナログ・デジタル変換の対象となるアナログ信号より大きければパルスを出力し、
前記パルスが入力された前記アナログ・デジタル変換制御回路が前記カウンタの出力値と前記タイマ入力端子からの入力値を前記出力用レジスタにセットすることを特徴とするアナログ・デジタル変換回路。
【請求項２】
アナログ・デジタル変換の対象となるアナログ信号を入力する接続端子と、カウンタと、前記カウンタの出力値をアナログ変換するデジタル・アナログ変換器と、前記デジタル・アナログ変換器の出力が入力される前記アナログ信号より大きければパルスを出力する比較器と、出力用レジスタと、アナログ・デジタル変換制御回路と、タイマ入力端子と、設定用レジスタと、を有するアナログ・デジタル変換回路であって、
前記デジタル・アナログ変換器の出力が前記アナログ・デジタル変換の対象となるアナログ信号より大きければパルスを出力し、
前記設定用レジスタの値に応じて、前記パルスが入力された前記アナログ・デジタル変換制御回路が前記カウンタの出力値と前記タイマ入力端子からの入力値、あるいは前記カウンタの出力値、のいずれか１を前記出力用レジスタにセットすることを特徴とするアナログ・デジタル変換回路。
【請求項３】
請求項２記載のアナログ・デジタル変換回路において、更にアナログマルチプレクサを有し、
前記アナログマルチプレクサが前記接続端子に出力する信号を前記アナログ・デジタル変換制御回路が制御することを特徴とするアナログ・デジタル変換回路。
【請求項４】
請求項１ないし３のいずれか１項記載のアナログ・デジタル変換回路を有することを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置を用いることを特徴とする電動パワーステアリング制御ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ・デジタル変換回路の変換後のデータ管理、特に自動車用車載半導体装置のアナログ・デジタル変換回路に関する。
【背景技術】
【０００２】
近年においては、自動車内のあらゆる箇所にＣＰＵ、ＤＳＰが存在し、車内で発生した各種イベントのデータ（各種データ）をセンサ経由でＣＰＵが感知する。そのＣＰＵ等で感知した各種データをフィードバックして、該ＣＰＵが機能を提供する。また他のＣＰＵ等で機能を提供するものは車内ＬＡＮ、ＣＡＮ（コントロールエリアネットワーク）、ＳＣＩＦ（ＦＩＦＯ付きシリアルコミュニケーションインターフェース）、Ｉ２Ｃなどを経由して他のＣＰＵ等に送信し、各種の車内の機能を提供する。この機能の例としては、エンジンの発生しているトルクの検出、ステアリングホイールの角度位置の検出といった自動車の機能に直結した機能、エアバックシステムの動作指示と言った今日の自動車に必要とされる安全性確保に必要な機能、のほか、エアコンやＧＰＳシステムの制御、車内に搭載されたラジオの制御といった、使用者の快適性を向上させるための機能など、多岐にわたる。
【０００３】
これらの機能を実現するには、１）センサ検出、２）ＣＰＵへの送信、３）ＣＰＵでの制御量の決定、４）実際の制御の実行、と言った一連の手順を踏む必要がある。ここで１）センサ検出、においては検出されるデータがアナログデータであることが多い。このアナログデータを、デジタルデータに変換する機能が、アナログ・デジタル変換回路である。このアナログ・デジタル変換回路では、センサの出力するアナログ信号を標本化、量子化することで、デジタル信号に変換する。このようなフィードバック制御は、周期的かつ継続的に行うことでシステムの変化に追従する事が可能となる。機能によっても異なるが、自動車においては、アナログ・デジタル変換後のデータを参照する信号制御処理は数十〜数百μｓの周期で起動される。
【０００４】
このアナログ・デジタル変換回路では、信号制御処理より短い周期処理によってＡＤＣをシングルスキャンモードで起動し、変換したデジタルデータを変換順にリングバッファにバッファリングする。そしてリングバッファ上のデータを利用するときには、ＤＭＡの転送回数を用いて、最新データの位置を算出してからアナログ・デジタル変換後のデータを参照していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３２６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１には複数の通信機器間での通信情報（データパケット）にシーケンス番号や時間情報を挿入し、順序情報として使用する発明が記載されている。かかるデータパケットには通常、処理すべきデータと共に管理情報が含まれており、かかる管理情報としてシーケンス番号等を挿入することが可能である。
【０００７】
一方でアナログ・デジタル変換器において、センサからのアナログ情報をデジタル値に変換した場合、かかるデジタル情報は上記データパケットの処理すべきデータそのものであり、シーケンス番号を付加する場合は、データサイズの増大を招くことは明らかである。
【０００８】
またアナログ・デジタル変換器でのシングルスキャンモードでの短周期のアナログ・デジタル変換処理はＣＰＵの空き時間を消費する問題がある。また、リングバッファ上のデータ利用時に、信号制御処理の先頭で毎回最新データの位置の算出をしなければならないため、信号制御処理の負担が大きく、この点でもＣＰＵの空き時間を消費する。
【０００９】
本発明の目的は、アナログ・デジタル変換後のデータにカウントソースを設けることで、変換後のデータの新旧比較の負荷を軽減する方法を提供することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００１２】
本発明の代表的な実施の形態に関わるアナログ・デジタル変換回路は、アナログ信号が入力されるアナログ端子と、該アナログ信号をデジタル値に変換する変換回路と、カウンタなどの順序情報を生成する順序情報生成部と、該アナログ値を変換したデジタル値と該順序情報とを格納して出力するためのレジスタと、を有する。
【００１３】
このアナログ・デジタル変換回路から出力するデジタル値に上記順序情報を含めるか否かを制御する制御回路と制御情報レジスタと、をさらに有する。
【００１４】
更には、このアナログ・デジタル変換回路から出力するデジタル値を用いて、該デジタル値に含まれる上記順序情報に基づき、該デジタル値に含まれるアナログ値を変換したデジタル値の処理順所を決定する処理回路を有する。
【００１５】
これらのアナログ・デジタル変換回路を有することを特徴とする半導体装置や、この半導体装置を用いることを特徴とする電動パワーステアリング制御ユニットなどの車載のＥＣＵ（Ｅｌｅｃｔｒｉｃａｌ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）も本発明の射程に入る。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１７】
本発明の代表的な実施の形態に関わるアナログ・デジタル変換回路を用いる事で、データ同士を対比するだけでデータの新旧を判定することが可能になる。これにより、リングバッファを検索し、データの新旧を判断するというファームウェア及びそれを動作させるＣＰＵの処理が軽減される。
【図面の簡単な説明】
【００１８】
【図１】本発明に関わるアナログ・デジタル変換回路が実際のＬＳＩのどの箇所に用いられるかを説明するための概念図である。
【図２】本発明の第１の実施の形態に関わるアナログ・デジタル変換回路の構成を表すブロック図である。
【図３】本発明の第１の実施の形態に関わるＡ／Ｄ変換コントロール回路の初期設定処理を表すフローチャートである。
【図４】図３の制御に続くハードウェアの動作についての概念図である。
【図５】本発明の第１の実施の形態に関わるアナログ・デジタル変換回路の「ログ」機能Ｏｎのときの出力と、Ｏｆｆのときの出力を対比する概念図である。
【図６】本発明に関わるＬＳＩを用いたＥＰＳ（電動パワーステアリング）制御ユニットに関する概念図である。
【図７】本発明に関わるアナログ・デジタル変換回路の有利点を説明するための模式図である。
【図８】本発明の第２の実施の形態に関わるアナログ・デジタル変換回路の構成を表すブロック図である。
【図９】本発明の第２の実施の形態におけるアナログ・デジタル変換回数カウント機能の処理を表すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、図を用いて本発明の実施の形態について説明する。
【００２０】
（第１の実施の形態）
図１は、本発明に関わるアナログ・デジタル変換回路が実際のＬＳＩ（半導体装置）のどの箇所に用いられるかを説明するための概念図である。なお、このＬＳＩは自動車用のものを想定する。
【００２１】
このＬＳＩは、ＣＰＵ１０１、ＢＳＣ１０２、ＤＭＡＣ１０３、ＦＬＡＳＨ１０４、ＲＡＭ１０５、ＩＮＴＣ１０６、ＷＤＴ１０７、ＣＡＮ１０８、ＳＣＩＦ１０９、Ｉ２Ｃ１１０、Ａ／Ｄ１１１、Ｄ／Ａ１１２、ＣＭＴ１１３、ＭＴＵ１１４、Ｉ／Ｏポート１１５より構成される。
【００２２】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０１は、中央処理装置及びその周辺回路を含むＣＰＵコアである。
【００２３】
ＢＳＣ（Ｂｕｓ  Ｓｔａｔｅ  Ｃｏｎｔｒｏｌｅｒ）１０２は、ＬＳＩの内部バスを制御するためのバスコントローラである。
【００２４】
ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｅｒ）１０３はＬＳＩの内部バスを介するデータの送受信に際し、ＣＰＵ１０１を占有せずに送受信を行うためのＤＭＡコントローラである。
【００２５】
ＦＬＡＳＨ１０４は、不揮発性の半導体メモリであるＦｌａｓｈ  ＲＯＭを用いた記憶領域である。またＲＡＭ１０５は揮発性メモリを用いた記憶領域である。用途及びＦＬＡＳＨ１０４の寿命を考慮しつつ、その使い分けがなされる。
【００２６】
ＩＮＴＣ（ＩＮＴｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｅｒ）１０６は、ハードウェア割り込み及びソフトウェア割り込みの処理を行うための割り込み制御コントローラである。実行中のソフトウェアより優先順位の高い処理についての割り込み要求信号を受けた際に、ＣＰＵ１０１に割り込み信号を出力することが主な処理内容である。
【００２７】
ＷＤＴ（Ｗａｔｃｈ  Ｄｏｇ  Ｔｉｍｅｒ）１０７は、動作するプログラムの障害検出用のウォッチドッグタイマである。
【００２８】
ＣＡＮ（Ｃｏｎｔｒｏｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）１０８は、自動車用車内ＬＡＮを構築するためのＣＡＮインターフェース対応のためのモジュールである。ＳＣＩＦ（Ｓｅｒｉａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｉｎｔｅｒｆａｃｅ）１０９は、シリアル通信用インターフェース対応のためのモジュールである。
【００２９】
Ｉ２Ｃ１１０は、いわゆるマイクロワイヤーに対応するためのモジュールである。このＩ２Ｃプロトコルも調歩同期通信の一種であり、スタートフェイズ及びバス終了フェイズがある。
【００３０】
Ａ／Ｄ１１１は、汎用的なアナログ・デジタル変換回路である。以下、省略形だけでなく「アナログ・デジタル変換回路１１１」もこの部品を指すものとして扱う。
【００３１】
Ｄ／Ａ１１２は、汎用的なデジタル・アナログ変換装置である。
【００３２】
ＣＭＴ（Ｃｏｍｐａｒｅ  Ｍａｔｃｈ  Ｔｉｍｅｒ）１１３は、所定の設定値にタイマの値が達すると割り込み信号出力するタイマ回路である。
【００３３】
ＭＴＵ（Ｍｕｌｔｉ  ｆｕｎｃｔｉｏｎ  Ｔｉｍｅｒ  Ｕｎｉｔ）１１４は、ＣＭＴ１１３のような特化型のタイマと異なり、減算処理や、出力波形の相違など各種機能に対応したタイマである。ＭＴＵ１１４とＣＭＴ１１３の使い分けは、上位アプリケーションに意識されることであるので、ここでは述べない。
【００３４】
Ｉ／Ｏポート１１５は、このＬＳＩ内の他の部品との入出力を実行するためのインターフェース回路である。内部回路向けであるため、Ｉ／Ｏポート１１５においては同期通信が用いられることが多い。
【００３５】
本発明に関わるアナログ・デジタル変換回路は上記Ａ／Ｄ１１１に対応する。
【００３６】
図２は、本発明に関わるアナログ・デジタル変換回路１１１の構成を表すブロック図である。このアナログ・デジタル変換回路は、逐次比較型である。この図を用いて本発明に関わるアナログ・デジタル変換回路１１１を説明する。
【００３７】
このアナログ・デジタル変換回路は、入力端回路２０１、アナログマルチプレクサ２０２、サンプル・ホールド回路２０３、コンパレータ２０４、オフセットキャンセル回路２０５、Ａ／Ｄ変換コントロール回路２０６、ＡＤＳＴＲＧＲ２０７、ＡＤＳＲ２０８、ＡＤＡＮＳＲ２０９、ＡＤＣＲ２１０、データレジスタ群２１１、逐次比較レジスタ２１２、１２ビットデジタルアナログ変換器２１３を含んで構成される。
【００３８】
入力端回路群２０１は、図に示すとおり、サンプル・ホールド回路及びインピーダンス変換回路などの入力端子に設けられる保護回路等である。サンプル・ホールド回路は入力信号の電位を一定期間保持する回路である。インピーダンス変換回路は入力信号とのインピーダンスマッチングを行うインピーダンス整合回路である。
【００３９】
アナログマルチプレクサ２０２は、入力端回路群２０１からの入力信号（図上では８本存在）のいずれをアナログ・デジタル変換の対象とするかを決定するスイッチ回路である。
【００４０】
サンプル・ホールド回路２０３は、アナログマルチプレクサ２０２が出力する信号をコンパレータ２０４で比較する際に、一時的に電位を保持するための回路である。
【００４１】
コンパレータ（比較器）２０４は、アナログ・デジタル変換を行う際の参照基準となる１２ビットデジタルアナログ変換器２１３の出力とサンプル・ホールド回路２０３の出力を比較するための比較器である。
【００４２】
１２ビットデジタルアナログ変換器２１３の出力がサンプル・ホールド回路２０３の出力より大きくなると、コンパレータ２０４はパルスをＡ／Ｄ変換コントロール回路２０６に対して出力する。この出力パルスが、このＡ／Ｄ変換コントロール回路２０６におけるラッチのタイミング信号になる。
【００４３】
なお、上述の通り、このコンパレータ２０４の入力端子には、サンプル・ホールド回路２０３の出力を入力する端子と１２ビットデジタルアナログ変換器２１３の出力を入力する端子の２つを有する。このうちサンプル・ホールド回路２０３の出力を入力する端子を「接続端子」と称する。
【００４４】
オフセットキャンセル回路２０５は、コンパレータ２０４のリセットを行うための回路である。
【００４５】
Ａ／Ｄ変換コントロール回路２０６は、アナログ・デジタル変換回路１１１の全体制御を行うための制御回路である。コンパレータ２０４がパルスを出力すると、Ａ／Ｄ変換コントロール回路２０６は１２ビットデジタルアナログ変換器２１３のカウンタの値及びＭＴＵ１１４から出力されるタイマカウンタＴＣＮＴの値の一部をデータレジスタ群２１１の任意のデータレジスタに書き込むためにラッチされる。なお「タイマカウンタＴＣＮＴの値の一部」については図５で説明する。
【００４６】
このＡ／Ｄ変換コントロール回路２０６には、ログ機能２０６−２が含まれる。
【００４７】
ＡＤＳＴＲＧＲ２０７は、アナログ・デジタル変換の開始トリガを選択するためのレジスタ回路である。
【００４８】
ＡＤＳＲ２０８は、アナログ・デジタル変換のステータスの設定を行うためのステータスレジスタである。
【００４９】
ＡＤＡＮＳＲ２０９は、アナログマルチプレクサ２０２の切り替え設定を行うために書き込まれる書き込み用レジスタである。このレジスタの値を参照してＡ／Ｄ変換コントロール回路２０６はアナログマルチプレクサ２０２の切り替えを行う。
【００５０】
ＡＤＣＲ２１０は、アナログ・デジタル変換の制御用の諸設定を行うためのコントロールレジスタである。このＡＤＣＲ２１０はスキャンモードの設定パラメータのほか、本発明に直接関連する「ログ」出力のＯｎ／Ｏｆｆを設定する項目を有する。なお、この「ログ」出力に関する設定項目Ｏｎが１、Ｏｆｆが０とする。
【００５１】
なお、ＡＤＳＲ２０８とＡＤＣＲ２１０は双方をまとめて一つのレジスタとしても良い。またこれらのレジスタはバスインターフェース側から見て書き込み読み出し双方に対応することが望ましく、以下でもそれを前提に記載する。
【００５２】
データレジスタ群２１１は、各レジスタへの書き込みを行う際のアドレスレジスタである。本発明において、データレジスタ群２１１は８組のデータレジスタを有している。
【００５３】
逐次比較レジスタ２１２は、逐次比較を行うための設定用のレジスタである。Ａ／Ｄ変換コントロール回路２０６は、このレジスタの設定を動的に行うことで逐次比較を行うことが可能となる。
【００５４】
１２ビットデジタルアナログ変換器２１３は、コンパレータ２０４が「１」を出力する際の値をもってアナログデータの変換結果（デジタルデータ）とするカウンタ及びデジタル・アナログ変換器である。この１２ビットデジタルアナログ変換器２１３のアナログ出力の電圧がアナログマルチプレクサ２０２を超えると、１２ビットデジタルアナログ変換器２１３のカウントアップが停止し、その時点におけるカウンタの値により量子化が完了したものとされる。
【００５５】
名前の通り、１２ビットデジタルアナログ変換器２１３は、１２ビットで構成された回路である。したがって、１２ビットデジタルアナログ変換器２１３のカウンタも１２ビットの構成である。この１２ビットカウンタの出力は、図２ではＡＮｘとして表記している。このカウンタの出力ＡＮｘはＡ／Ｄ変換コントロール回路２０６のログ機能２０６−２に出力される。
【００５６】
１２ビットで、アナログ・デジタル変換を行うのは、変換効率及びその取り扱いやすさを根拠としている。通常、データの取り扱い単位は８ビット単位であり、８ビットの次は１６ビット、１６ビットの次は３２ビット（場合によっては２４ビット）を取り扱う単位とする。したがって、１６ビットを超えるとデータの取り扱い単位自体が大きくなり、一方８ビットでは量子化の分解能が実用に耐えないところから、９ビット以上１６ビット以下が妥当な範囲になる。
【００５７】
しかし、あまり分解能が大きければ高い動作クロックを必要とし、このことから自動車用のアナログ・デジタル変換回路では１２ビットで量子化が行われるのが一般的であった。
【００５８】
本発明においては、このデータ取り扱い単位である１６ビットとアナログ・デジタル変換後の１２ビットの差分４ビットを従来はマスク等をして破棄していた。
【００５９】
これに対し本発明では、このあまった４ビットを積極的に活用する。本発明では、Ａ／Ｄ変換コントロール回路２０６がアナログ・デジタル変換順を把握し、この４ビットに記録する。これにより、この４ビットが「ログ」としての機能を有することになる。この際、Ａ／Ｄ変換コントロール回路２０６がＭＴＵ１１４のタイマカウンタＴＣＮＴの出力を利用している。
【００６０】
なお、この「ログ」出力機能を有効にするかはＡＤＣＲ２１０に設定項目があるものとして説明する。
【００６１】
次に、このＡ／Ｄ変換コントロール回路２０６の動作について説明する。
【００６２】
図３は、本発明に関わるＡ／Ｄ変換コントロール回路２０６の初期設定処理を表すフローチャートである。
【００６３】
まず、Ａ／Ｄ変換コントロール回路２０６はＡＤＡＮＳＲ２０９に基づき、アナログマルチプレクサ２０２を操作することで、アナログ・デジタル変換の対象となる入力を選択する（ステップＳ１００１）。
【００６４】
次に、ＡＤＣＲ２１０に含まれるスキャンモードの設定パラメータに基づきスキャンモードを設定する（ステップＳ１００２）。
【００６５】
Ａ／Ｄ変換コントロール回路２０６は次にログ出力の有無を判断する（ステップＳ１００３）。ログ出力の有無の判断には色々な要素がある。例えば、１）入力の種別によってログの有無を決定する、２）ＡＤＣＲ２１０の「ログ」出力に関連する項目をログ出力Ｏｎに設定する（＝上位アプリケーションによる設定）、などがある。ここではいずれの方式を用いるかは設計事項である。
【００６６】
「ログ」出力を行う旨決定し（ステップＳ１００３：Ｙｅｓ）、かつＡＤＣＲ２１０がＡ／Ｄ変換コントロール回路２０６から書き込み可能な場合には、Ａ／Ｄ変換コントロール回路２０６はＡＤＣＲ２１０内の「ログ」出力に関する設定項目に１を設定する（ステップＳ１００４）。一方、「ログ」出力を行わない場合には、Ａ／Ｄ変換コントロール回路２０６はＡＤＣＲ２１０内の「ログ」出力に関する設定項目に０を設定する（ステップＳ１００５）。
【００６７】
これで初期設定処理が終了する。以降、アナログ・デジタル変換を開始することとなる。
【００６８】
図４は、図３の制御に続くハードウェアの動作についての概念図である。
【００６９】
１２ビットデジタルアナログ変換器２１３内のカウンタの出力（図２及び図４上ではＡＮｘ）がＡ／Ｄ変換コントロール回路２０６に入力される。
【００７０】
Ａ／Ｄ変換コントロール回路２０６内のログ機能２０６−２はコンパレータ２０４から出力されるパルスによって動作する。このコンパレータ２０４からのパルスが入力されると、ログ機能２０６−２はＡＤＣＲ２１０の「ログ」出力に関する設定項目を読み出す。「ログ」出力の設定はステップＳ１００４、Ｓ１００５で既になされている。
【００７１】
「ログ」出力を行う場合（「ログ」出力に関する設定項目＝１）、ＭＴＵ１１４のタイマカウンタＴＣＮＴの出力と１２ビットデジタルアナログ変換器２１３内のカウンタの出力ＡＮｘとを合わせてデータレジスタ群２１１の所定のデータレジスタＡＤＤＲに記録する。
【００７２】
一方「ログ」出力を行わない場合（「ログ」出力に関する設定項目＝０）、ＭＴＵ１１４のタイマカウンタＴＣＮＴの出力を含めずに、１２ビットデジタルアナログ変換器２１３内のカウンタの出力ＡＮｘのみをデータレジスタ群２１１の所定のデータレジスタＡＤＤＲに記録する。このアナログ・デジタル変換後のデータの相違については図５を見るのが理解を助ける。
【００７３】
このように初期設定後、アナログ・デジタル変換を実行し、アナログ・デジタル変換回路１１１は量子化されたデジタル信号を出力する。
【００７４】
この出力結果を説明する。
【００７５】
図５は、本発明に関わるアナログ・デジタル変換回路１１１の「ログ」機能Ｏｎのときの出力と、Ｏｆｆのときの出力を対比する概念図である。なお、この図ではアナログ・デジタル変換回路１１１の出力は１６ビットで構成され、低位ビットを右に、高位ビットを左に記載している。
【００７６】
このアナログ・デジタル変換回路１１１の出力は、データレジスタ群２１１に含まれるデータレジスタＡＤＤＲに書き込まれる。基本的にはアナログ・デジタル変換の結果はＡＤＤＲに対して低位ビット詰（図では０ビットに当たる右詰）で格納される。
【００７７】
「ログ」機能Ｏｆｆのときには、高位の４ビット、すなわち図のＣ、Ｄ、Ｅ、Ｆビットにあたる箇所には「０」が入力される。これに対し「ログ」機能Ｏｎのときにはこれらのビットには、ＭＴＵ１１４内のタイマカウンタＴＣＮＴの下位４ビット、が格納される。この措置を施すことで、データレジスタ群２１１内に含まれるデータレジスタＡＤＤＲ間での新旧の対比が可能となる。
【００７８】
このことにより、アナログ・デジタル変換の新旧判定時のソフトウェアの負荷の軽減や、周辺モジュールの無理な使い回しの軽減、という使い勝手の向上が望める。
【００７９】
なお、上記の例では、タイマカウンタＴＣＮＴの下位４ビットとしている。しかし、これを任意の４ビット、例えばタイマカウンタＴＣＮＴの８、９、Ａ、Ｂビットのように連続する上位ビットや、４、５、８、９ビットのような不連続なビットの組み合わせ、とすることで、アナログ・デジタル変換の実施周期の調整を図ることができる。
【００８０】
また、カウンタのように「ログ」が必ず１ずつアップするようにしても良い。これについては第２の実施の形態を参照されたい。
【００８１】
このアナログ・デジタル変換回路１１１を有するＬＳＩの使用方法を考察する。
【００８２】
図６は、本発明に関わるＬＳＩを用いたＥＰＳ（電動パワーステアリング）制御ユニットを有する車載ＥＣＵネットワークに関する概念図である。このＥＰＳ制御ユニットは車速、ステアリングに関する情報、ブラシレスＤＣモータの情報を入力し、ステアリングアシストを制御することを目的としている。
【００８３】
このＥＰＳ制御ユニットは、ＬＳＩ３０１、センサＩ／Ｆ３０２、３相モータ用プレドライバ３０３、電流センサ３０４、ＣＡＮトランシーバ３０５、を含んで構成される。
【００８４】
ＬＳＩ３０１は図１の本発明に関わるＬＳＩであり、アナログ・デジタル変換回路１１１を内蔵する。このＥＰＳ用制御ユニットで用いられる場合、ＣＡＮ１０８に対してＣＡＮトランシーバ３０５経由でエンジンやブレーキの情報が逐次入力され、操舵輪制御ユニットに対して操舵輪制御情報が出力される。
【００８５】
また、ステアリングの角度、エンジンのトルク（この２つはセンサＩ／Ｆ３０２経由で入力される）、レゾルバ（Ｒｅｓｏｌｖｅｒ）からのモータの角度情報、電流センサ３０４からのモータ電流情報、はアナログ・デジタル変換回路１１１の入力端回路群２０１に個別の入力信号として入力される。
【００８６】
またＬＳＩ３０１のＭＴＵ１１４はモータのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｔｈ  Ｍｏｄｕｌａｔｉｏｎ）に対してクロックを出力する。
【００８７】
センサＩ／Ｆ３０２は、トルクセンサ３１４、ステアリング角度センサ３１５からの入力をＬＳＩ３０１のアナログ・デジタル変換回路１１１に対して出力する際のインターフェースである。
【００８８】
３相モータ用プレドライバ３０３は３相モータを構成するＵ相、Ｖ相、Ｗ相の各コイルに電流を流し３相モータにトルクを発生させるための制御用電流を発生させるドライバ回路である。この３相モータ用プレドライバ３０３の出力はブラシレスＤＣモータ３１１に対して出力される。
【００８９】
電流センサ３０４は、３相モータ用プレドライバ３０３からのブラシレスＤＣモータ３１１への出力電流をＬＳＩ３０１にフィードバックするための電流センサである。
【００９０】
ＣＡＮトランシーバ３０５はＣＡＮ３１２を介して入力されるエンジン及びブレーキの情報を受けて、適切な送信先（この図ではＬＳＩ３０１）にその情報を送信する、あるいはＬＳＩ３０１からのコマンドをエンジン又はブレーキに出力するためのトランシーバユニットである。
【００９１】
このＥＰＳ制御ユニットは大きく分けると、１）信号制御、２）モータ制御、の二つの制御を行っている。１）信号制御は、レゾルバ３１３からのモータの角度に関する情報、電流センサ３０４からのモータ電流情報、トルクセンサ３１４からの操舵トルク情報などのアナログ信号を入力する。これらの入力信号はアナログ・デジタル変換回路１１１によってデジタル変換された後、ブラシレスＤＣモータ３１１の制御（以下のモータ制御）で使用される内部データを生成する制御である。
【００９２】
２）モータ制御は、１）信号制御処理によって生成されたデータに基づき、最適なステアリングアシスト量となるように３相モータ用プレドライバ３０３からブラシレスＤＣモータ３１１への出力電流、ブラシレスＤＣモータ３１１のトルク及び回転数を調整する制御である。
【００９３】
１）信号制御によって取り扱いの対象となるアナログ信号は連続性のあるデータとして処理する必要がある。そのためには、アナログ・デジタル変換の変換順を判断する必要がある。アナログ・デジタル変換の対象となる信号の性質によって大きく左右されるが、一般的には数十から数百μｓｅｃの周期で起動される。
【００９４】
またＥＰＳ制御ユニットは、ステアリング角度センサからのアナログ値をデジタル値に変換すると共に順序情報を付加して、操舵輪制御情報として出力する。操舵輪の角度を変更制御する操舵輪制御ユニットは、上記ＥＰＳ制御ユニットが出力しＣＡＮネットワークを介して入力される順序情報を付加された複数の操舵輪制御情報に対して、操舵輪制御情報に含まれる順序情報に基づき操舵輪制御情報の処理順序を決定し、操舵輪の角度を変更するモータを制御する。
【００９５】
すなわち、ＥＰＳ制御ユニットのレゾルバやステアリング角度センサの出力するアナログ値をデジタル値に変換するアナログ・デジタル変換器である。
【００９６】
図７は本発明に関わるアナログ・デジタル変換回路の有利点を説明するための模式図である。
【００９７】
１）信号制御では現在のモータ角度を検出すると同時に、現在の回転が右回り／左回りを判断したり、逆転・停止・回転数異常の検出を行ったりもすることも求められる。この際、図７で表したように、計測対象の信号の周期より多くの周期で計測点を設ける必要がある。この際、図７のように測定点Ａ２とＡ４で略同一の値を取ることも多々ある。
【００９８】
本発明のようにアナログ・デジタル変換の結果に「ログ」が付加されていない場合には、信号制御処理より短い周期でＡＤＣをシングルスキャンモードで起動する必要がある。これによりＬＳＩ３０１の空き時間を必要以上に消費する可能性がある。この場合、Ａ１、Ａ３、Ａ５と言った前後のデータの大小関係で判定を行う必要がある。いきおい計測点をさらに多くした方が、正確な状況を把握することが可能になる。ただし、これはアナログ・デジタル変換回数の増加に直結するためＣＰＵの処理時間を大幅に増やすこととなる。
【００９９】
またアナログ・デジタル変換の順番を保持するようにリングバッファ等でＦＩＦＯバッファリングを行う必要がある。図７ではデータレジスタ群２１１に単純に並んでいるだけであるが実際には開き領域の管理等の必要や、ＤＭＡ転送回数を用いて最新のデータ位置を算出する必要があり、この点でもＬＳＩ３０１の処理時間を消費することとなる。
【０１００】
結果として、ＬＳＩ３０１の処理時間の浪費は１）信号制御及び２）モータ制御の処理が周期時間内で処理しきれなくなる虞があり、ＥＰＳ制御ユニットの処理待ちの必要が出てくる場合がある。これに対する抜本的な対策としてはＬＳＩ３０１をより高性能かつ高価なものを使うことがある。しかし、これはＥＰＳ制御システムおよび装置全体のコストアップ要因となる。
【０１０１】
これに対し、本発明に関するアナログ・デジタル変換回路１１１のように出力それ自体に「ログ」があれば、１）信号制御処理でファームウェアがデータを参照するだけで新旧を判断しながらデータを参照することが可能となる。これによりデータ間の前後関係の把握など信号制御処理の負担を軽減し、ＬＳＩ３０１の空き時間を確保することができる。
【０１０２】
またバイナリーサーチなどの高速検索方法を用いて最新データを検索することもできる。これにより１）信号制御処理の負担を軽減し、ＬＳＩ３０１の空き時間を確保することが可能となる。
【０１０３】
本発明に関わるアナログ・デジタル変換回路１１１を用いることでファームウェアの簡略化、及び、ＬＳＩ３０１の処理時間の低減を図ることが可能となる。
【０１０４】
ＬＳＩ３０１の空き時間を確保すれば、その分仕様の変更追加の余地を残すこととなり、また制御処理の起動周期を短くすることで制御精度の向上を図ることができる。また、マイコンのスペックダウンやサブマイコンの削減などでコストダウンにつながる。
【０１０５】
以上の実施例は、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。例えば上記では、取り扱いの単位となるデータ長は１６ビットで、このうちアナログ・デジタル変換回路の出力は１２ビットとして説明した。データ長を２４ビット、３２ビットなどの大きなものとする、アナログ・デジタル変換回路の出力を１２ビット未満、１２ビット以上にする、空き領域の一部しか「ログ」に用いない、と言ったものも本出願の射程に含まれる。
【０１０６】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
【０１０７】
図８は本発明の第２の実施の形態に関わるアナログ・デジタル変換回路の構成を表すブロック図である。
【０１０８】
第１の実施の形態では「ログ」の対象として、ＭＴＵ１１４のタイマカウントＴＣＮＴ値を一部流用していた。これに対し、本実施の形態では、専用のアナログ・デジタル変換回数カウント機能２０６−３をＡ／Ｄ変換コントロール回路２０６に設ける。合わせて、このカウント数を記録するためのＡ／Ｄ変換カウントレジスタ群２１４を有する。これらが、ログ機能２０６−２と連携して動作する点が特徴である。
【０１０９】
これらの追加項目について説明する。
【０１１０】
アナログ・デジタル変換回数カウント機能２０６−３の機能は以下の通りである。１）入力信号に応じて、Ａ／Ｄ変換カウントレジスタ群２１４内の適切なカウンタレジスタを読み出す。２）読み出したカウンタレジスタの値を初期値として、アナログ・デジタル変換が終了すると初期値に「１」を加算する。３）アナログ・デジタル変換の終了後、別のアナログ・デジタル変換の開始前に読み出したカウンタレジスタの値を上書きする。
【０１１１】
なお２）の加算のトリガはコンパレータ２０４の出力するパルスで問題は無い。ただし、ログ機能２０６−２がラッチするタイミングではアナログ・デジタル変換回数カウント機能２０６−３がログ機能２０６−２に出力する値が確定している必要がある。したがって、パルスの前縁でカウントアップし、パルスの後縁でログ機能２０６−２がラッチする、と言った設計上の配慮は必要である。
【０１１２】
そして、アナログ・デジタル変換回数カウント機能２０６−３内で加算された値が、ログ機能２０６−２に出力される。ログ機能２０６−２はこの値を第１の実施の形態におけるＭＴＵ１１４の出力するタイマカウントＴＣＮＴの代わりに、「ログ」とする。そしてＡＤＣＲ２１０の「ログ」出力に関する設定項目が１の場合に、アナログ・デジタル変換後のデータレジスタＡＤＤＲに書き込むデータの一部として１２ビットデジタルアナログ変換器２１３のカウンタの値と共にログ機能２０６−２はアナログ・デジタル変換回数カウント機能２０６−３の出力値を用いる。
【０１１３】
Ａ／Ｄ変換カウントレジスタ群２１４は入力信号に対応したカウンタレジスタの一群である。図８では入力信号が８本存在するため、Ａ／Ｄ変換カウントレジスタ群２１４内にも８つのカウンタレジスタＡＤＣＮＴ０〜７が存在する。
【０１１４】
このカウンタレジスタＡＤＣＮＴ０〜７は入力端ＡＮ０〜７に対応する。ＡＮ０のアナログ・デジタル変換を行うに際してはＡ／Ｄ変換カウントレジスタ群２１４はカウンタレジスタＡＤＣＮＴ０の値を読み出す。またＡＮ０のアナログ・デジタル変換終了時にはＡ／Ｄ変換カウントレジスタ群２１４は終了時のカウンタの値をカウンタレジスタＡＤＣＮＴ０に書き込む。
【０１１５】
このＡ／Ｄ変換カウントレジスタ群２１４の各カウンタレジスタはバスインターフェースから読み出すことができる。また、上位のＣＰＵ１０１が適宜書き換え可能なようにしてもよい。例えば、変換が終了する毎に変換を実行した入力端に対応したカウンタレジスタを「０」にリセットする等設計してもよい。
【０１１６】
図９は本発明の第２の実施の形態におけるアナログ・デジタル変換回数カウント機能２０６−３の処理を表すフローチャートである。この一連の処理を入力端の番号に応じてＳｅｔｎ（ｎ＝０〜７）としている。これらの処理は対象とする入力端が相違するだけで動作は全て同じである。したがって、入力信号ＡＮ０についての処理のみについて説明する。
【０１１７】
まず、本処理の開始前にＡ／Ｄ変換コントロール回路２０６は次にアナログ・デジタル変換を行う入力端を決定している。これに従い、アナログ・デジタル変換回数カウント機能２０６−３はどの入力端の処理を行うか確認する（ステップＳ２００１）。
【０１１８】
該当する入力端が特定できれば（ステップＳ２００１：Ｙｅｓ）、その入力端に対応するカウンタレジスタＡＤＣＮＴ０の値をアナログ・デジタル変換回数カウント機能２０６−３が読み出す（ステップＳ２００２）。このタイミングはアナログ・デジタル変換開始前に行うことが望ましいが、アナログ・デジタル変換終了するまでに読み込んでおけばよい。
【０１１９】
入力端ＡＮ０のアナログ・デジタル変換が終了すれば（ステップＳ２００３：Ｙｅｓ）、この読み込んだカウンタレジスタの値に１を足す。そしてこの加算した値に読み出し元のカウンタレジスタＡＤＣＮＴ０を更新する（ステップＳ２００４）。そして、この加算した値をログ機能２０６−２に出力する。ログ機能２０６−２はこの値を第１の実施の形態におけるＭＴＵ２１４の出力するタイマカウントＴＣＮＴの代わりに、「ログ」とする。
【０１２０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【産業上の利用可能性】
【０１２１】
上記では、自動車用のＥＰＳ制御ユニットに本発明に関するＬＳＩを適用する例を挙げて説明した。しかし、これに限定されるものではない。継続的にアナログ・デジタル変換を行う必要のある機器には全て適用可能である。
【符号の説明】
【０１２２】
１０１…ＣＰＵ、１０２…ＢＳＣ、１０３…ＤＭＡＣ、１０４…ＦＬＡＳＨ、
１０５…ＲＡＭ、１０６…ＩＮＴＣ、１０７…ＷＤＴ、１０８…ＣＡＮ、
１０９…ＳＣＩＦ、１１０…Ｉ２Ｃ、
１１１…Ａ／Ｄ（アナログ・デジタル変換回路）、１１２…Ｄ／Ａ、
１１３…ＣＭＴ、１１４…ＭＴＵ、１１５…Ｉ／Ｏポート、
２０１…入力端回路群、２０２…アナログマルチプレクサ、
２０３…サンプル・ホールド回路、２０４…コンパレータ、
２０５…オフセットキャンセル回路、２０６…Ａ／Ｄ変換コントロール回路、
２０６−２…ログ機能、２０６−３…アナログ・デジタル変換回数カウント機能、
２０７…ＡＤＳＴＲＧＲ、２０８…ＡＤＳＲ、２０９…ＡＤＡＮＳＲ、
２１０…ＡＤＣＲ、２１１…データレジスタ群、２１２…逐次比較レジスタ、
２１３…１２ビットデジタルアナログ変換器、２１４…Ａ／Ｄ変換カウントレジスタ群、
３０１…ＬＳＩ、３０２…センサＩ／Ｆ、３０３…３相モータ用プレドライバ、
３０４…電流センサ、３０５…ＣＡＮトランシーバ、
３１４…トルクセンサ、３１５…ステアリング角度センサ。
【図１】
2011040899.tif 000003
【図２】
2011040899.tif 000004
【図３】
2011040899.tif 000005
【図４】
2011040899.tif 000006
【図５】
2011040899.tif 000007
【図６】
2011040899.tif 000008
【図７】
2011040899.tif 000009
【図８】
2011040899.tif 000010
【図９】
2011040899.tif 000011