(57)【要約】【課題】複数の被測定電圧の中の最大値又は最小値を検出する為の最大・最小検出回路に関し、最大値検出時と最小値検出時との主要回路部分を共通として切替える。【解決手段】被測定電圧Ｖ１〜Ｖｎをそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部ＣＯＮＴに入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器ＯＰＡ１〜ＯＰＡｎと、これらの演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子と制御処理部ＣＯＮＴとの間に順方向極性のダイオードＤ１２〜Ｄｎ２と逆極性のダイオードＤ１１〜Ｄｎ１又は寄生ダイオードが順方向と逆方向となるように接続した電界効果トランジスタとについて、何れか一方を選択接続するように切替制御を行う構成を備えている。【選択図】図１
2011080938.tif 000002
【特許請求の範囲】
【請求項１】
複数の被測定電圧の最大値又は最小値を検出する最大・最小電圧検出回路に於いて、
前記被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、該複数の演算増幅器の出力端子と前記制御処理部との間に順方向極性のダイオードと逆極性のダイオードとの何れか一方を選択接続するように切替制御を行うスイッチとを備えたことを特徴とする最大・最小電圧検出回路。
【請求項２】
複数の被測定電圧の最大値又は最小値を検出する最大・最小電圧検出回路に於いて、
前記被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、該複数の演算増幅器の出力端子と前記制御処理部との間にそれぞれの寄生ダイオードが逆極性となるように直列接続して最大値検出か最小値検出かに応じて何れか一方をオン状態とし、他方をオフ状態とするように制御する電界効果トランジスタとを備えたことを特徴とする最大・最小検出回路。
【請求項３】
複数の被測定電圧の最大値又は最小値を検出する最大・最小電圧検出回路に於いて、
前記被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、該複数の演算増幅器の出力端子と前記制御処理部との間にそれぞれの寄生ダイオードが逆極性となるように直列接続して最大値検出か最小値検出かに応じて何れか一方をオン状態とし、他方をオフ状態とするように制御するフォトＭＯＳ電界効果トランジスタとを備えたことを特徴とする最大・最小検出回路。
【請求項４】
複数の直列接続の電池又はコンデンサの各端子電圧をそれぞれ入力する複数の差動増幅器と、該差動増幅器の出力電圧をそれぞれ前記被測定電圧として前記演算増幅器に入力する構成を備えたことを特徴とする前記請求項１乃至３の何れかに記載の最大・最小検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個所の直流電圧について最大値と最小値との何れか一方又は両方を検出する最大・最小電圧検出回路に関する。
【背景技術】
【０００２】
各種の装置や回路に於ける複数個所の電圧値を測定し、その中の最大値又は最小値の何れか一方又は両方を検出した結果に応じて、各部を制御する手段が知られている。例えば、図５の（Ａ）は従来の最大値検出回路を示し、Ｖ１，Ｖ２，・・・Ｖｎは被測定電圧、ＯＰ１〜ＯＰｎは演算増幅器、ＤＰ１〜ＤＰｎは順方向接続のダイオード、ＣＴは制御処理部を示す。被測定電圧Ｖ１〜Ｖｎの中で、最大値電圧が例えばＶ２の場合、演算増幅器ＯＰ２の出力電圧がダイオードＤＰ２を介して出力され、他の被測定電圧は最大値ではないから、ダイオードＤＰ１，ＤＰ３〜ＤＰｎは逆バイアス状態となる。従って、制御処理部ＣＴには、被測定電圧Ｖ１〜Ｖｎの中の電圧Ｖ２が最大値Ｖｍａｘとして入力される。又図５の（Ｂ）は従来の最小値検出回路を示し、（Ａ）の最大値検出回路とは、演算増幅器ＯＰ１〜ＯＰｎに逆方向のダイオードＤＮ１〜ＤＮｎを接続した構成が相違し、それによって、最小値の電圧が入力される演算増幅器の出力信号レベルがその最小値となり、他の演算増幅器の出力信号レベルがそれより高いことにより、ダイオードは逆バイアス状態となり、制御処理部ＣＴは、最小値Ｖｍｉｎを検出することができる。
【０００３】
又複数の電気二重層コンデンサを直接続して大容量の蓄電装置を構成し、各コンデンサの端子電圧の中の最大電圧と最小電圧とをそれぞれ検出する最大電圧検出器と最小電圧検出器とを設けた構成も知られており、直列接続した複数の電気二重層コンデンサに対する充電過程で、各電気二重層コンデンサの充電電圧を最大電圧検出器により検出し、充電上限電圧に達すると、その電気二重層コンデンサに対する充電径路をバイパスして、他のコンデンサの充電を継続し、最小電圧検出器により検出した電圧が、充電上限電圧又はそれに近い値となると、全体の充電を終了とし、直列接続の各コンデンサに対する充電を最大限可能と手段が提案されている（例えば、特許文献１参照）。又演算増幅器の出力端子にダイオードを接続し、その出力信号を演算増幅器の反転入力端子に入力するように接続し、演算増幅器の非反転入力端子に信号を入力し、ダイオードを順方向接続とした構成により最大値検出、逆方向接続とした構成により最小値検出を行う手段が提案されている（例えば、特許文献２参照）。
【０００４】
又複数のＮＭＯＳトランジスタを並列に接続し、それぞれのゲートに比較用の電圧を印加し、共通接続のドレインに電源電圧を印加し、共通接続のソースに定電流源を接続すると共に、演算増幅器の非反転入力端子に接続し、この演算増幅器の反転入力端子にＮＭＯＳトランジスタのソースを接続すると共に定電流源を介してアースに接続し、そのＮＭＯＳトランジスタのドレインに電源電圧を印加するように接続し、そのＮＭＯＳのゲートに演算増幅器の出力端子を接続し、並列接続のＮＯＭＳトランジスタのゲートに印加する電圧の中の最大電圧を演算増幅器から出力する最大電圧検出回路及び複数のＮＭＯＳトランジスタをＰＭＯＳトランジスタとし、且つ定電流源を電源側に接続した構成とした最小電圧検出回路が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２４４８５９号公報
【特許文献２】特開２００６−３４０１６２号公報
【特許文献３】特開２００６−３４５２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数の直流電圧の中の最大値と最小値とを検出する為に、従来は、例えば、図５に示すように、最大値検出回路（図５の（Ａ））と、最小値検出回路（図５の（Ｂ））とを別個に用意する必要があり、実装面積の増大等の問題やコストアップの問題があった。本発明は、このような従来の問題点を解決することを目的とし、最大値検出回路と最小値検出回路との主要部を兼用の構成とし、切替えによって、最大値検出と最小値検出とを可能とするものである。
【課題を解決するための手段】
【０００７】
本発明の最大・最小電圧検出回路は、複数の被測定電圧の最大値又は最小値を検出する最大・最小電圧検出回路であって、被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、これらの演算増幅器の出力端子と前記制御処理部との間に順方向極性のダイオードと逆極性のダイオードとの何れか一方を選択接続するように切替制御を行うスイッチとを備えている。
【０００８】
又被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、これらの演算増幅器の出力端子と制御処理部との間にそれぞれの寄生ダイオードが逆極性となるように直列接続して最大値検出か最小値検出かに応じて何れか一方をオン状態とし、他方をオフ状態とするように制御する電界効果トランジスタとを備えている。
【０００９】
又被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、これらの演算増幅器の出力端子と制御処理部との間にそれぞれの寄生ダイオードが逆極性となるように直列接続して最大値検出か最小値検出かに応じて何れか一方をオン状態とし、他方をオフ状態とするように制御するフォトＭＯＳ電界効果トランジスタとを備えている。
【００１０】
又複数の直列接続の電池又はコンデンサの各端子電圧をそれぞれ入力する複数の差動増幅器と、該差動増幅器の出力電圧をそれぞれ前記被測定電圧として前記演算増幅器に入力する構成を備えている。
【発明の効果】
【００１１】
複数の各種の被測定電圧の中の最大値電圧又は最小値電圧を検出する最大・最小電圧検出回路として、主要回路構成は、最大値電圧検出時と最小値電圧検出時とに共用できるもので、その切替えは、ダイオードの接続構成をスイッチにより切替えるか、電界効果トランジスタの寄生ダイオードの接続構成を切替えるかに応じ、主要構成をそのまま利用することができる利点がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例２の説明図である。
【図３】本発明の実施例３の説明図である。
【図４】本発明の実施例４の説明図である。
【図５】従来例の要部説明図である。
【発明を実施するための形態】
【００１３】
本発明の最大・最小電圧検出回路は、被測定電圧をそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部に入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器と、これらの演算増幅器の出力端子と前記制御処理部との間に順方向極性のダイオードと逆方向極性のダイオードとの何れか一方を選択接続するように切替制御を行う構成を備えている。
【実施例１】
【００１４】
図１は、本発明の実施例１の説明図であり、ＯＰＡ１〜ＯＰＡｎは演算増幅器、Ｄ１１〜Ｄｎ１，Ｄ１２〜Ｄｎ２はダイオード、ＳＷ１１〜ＳＷ１ｎ，ＳＷ１２〜ＳＷｎ２は選択スイッチ、Ｖ１〜Ｖｎは比較被測定電圧、ＣＯＮＴは（Ｖｍａｘ／Ｖｍｉｎ）として示すように電圧最大値Ｖｍａｘ又は電圧最小値Ｖｍｉｎの検出選択制御を行う制御処理部、ｃｏｎｔ１，ｃｏｎｔ２は選択スイッチの制御信号を示す。選択スイッチＳＷ１１〜ＳＷ１ｎ，ＳＷ１２〜ＳＷｎ２は、トランジスタ等の半導体スイッチ素子により構成することができる。比較被測定電圧Ｖ１〜Ｖｎの中の最大値検出時は、制御処理部ＣＯＮＴから制御信号ｃｏｎｔ１により選択スイッチＳＷ１１〜ＳＷｎ１をオフ、制御信号ｃｏｎｔ２により選択スイッチＳＷ１２〜ＳＷｎ２をオンにそれぞれ制御する。比較被測定電圧Ｖ１〜Ｖｎの大小関係が、例えば、Ｖ１＜Ｖ２、且つＶ２＞Ｖ３，・・・＞Ｖｎの場合には、演算増幅器ＯＰＡ２の出力電圧Ｖ２が、他の演算増幅器ＯＰＡ１，ＯＰＡ３〜ＯＰＡｎの出力端子に接続されたダイオードＤ１２，Ｄ３２〜Ｄｎ２に印加されて、それぞれ逆バイアス状態となり、制御処理部ＣＯＮＴには、演算増幅器ＯＰＡ２からの電圧Ｖ２が入力されるから、電圧Ｖ２を最大電圧として検出することができる。又電圧Ｖｎが最大電圧の場合は、演算増幅器ＯＰＡｎからダイオードＤｎ２とスイッチＳＷｎ２とを介して、制御処理部ＣＯＮＴへ電圧Ｖｎが入力され、他のダイオードＤ１２〜Ｄ（ｎ−１）２は逆バイアス状態となり、電圧Ｖｎを最大電圧として検出することができる。
【００１５】
又最小値検出時は、制御処理部ＣＯＮＴからの制御信号ｃｏｎｔ１により選択スイッチＳＷ１１〜ＳＷｎ１をオン、制御信号ｃｏｎｔ２により選択スイッチＳＷ１２〜ＳＷｎ２をオフにそれぞれ制御する。比較被測定電圧Ｖ１〜Ｖｎの大小関係が、例えば、Ｖ１＞Ｖ２、且つＶ２＜Ｖ３，・・・＜Ｖｎの場合には、演算増幅器ＯＰＡ２の出力電圧Ｖ２が、他の演算増幅器ＯＰＡ１，ＯＰＡ３〜ＯＰＡｎの出力端子に接続されたダイオードＤ１２，Ｄ３２〜Ｄｎ２に印加されて、それぞれ逆バイアス状態となり、制御処理部ＣＯＮＴには、演算増幅器ＯＰＡ２からの電圧Ｖ２が入力されることになり、最小電圧検出を行うことができる。従って、最大値検出と最小値検出とは、選択スイッチＳＷ１１〜ＳＷｎ１と選択スイッチＳＷ１２〜ＳＷｎ２との何れか一方をオン、他方をオフに制御するだけで簡単に選択切替えが可能となる。
【００１６】
又演算増幅器対応の両方の選択スイッチをオフとすると、その演算増幅器による最大値又は最小値の検出を休止状態とすることができる。即ち、最大値検出又は最小値検出の選択切替えの制御と共に、検出作用の選択休止制御を行うことが可能である。又選択スイッチＳＷ１１〜ＳＷｎ１，ＳＷ２１〜ＳＷｎ２のオン、オフの制御は、最大値又は最小値の電圧検出を行う制御処理部ＣＯＮＴ以外の他の制御手段により選択制御する構成とすることも可能である。又ダイオードＤ１１〜Ｄｎ１，Ｄ１２〜Ｄｎ２は、それぞれ演算増幅器ＯＰＡ１〜ＯＰＡｎに対して並列的な接続状態の場合を示すが、直列的に接続し、それぞれのダイオードを選択的にショートするスイッチＳＷ１１〜ＳＷｎ１，ＳＷ２１〜ＳＷｎ２の接続構成とし、最大値検出時は、ダイオードＤ１１〜Ｄｎ１をショートするようにスイッチを制御し、最小値検出時は、ダイオードＤ１２〜Ｄｎ２をショートするようにスイッチを制御する構成とすることも可能である。
【実施例２】
【００１７】
図２は、本発明の実施例２の説明図であり、図１と同一符号は同一名称部分を示し、ＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２は電界効果トランジスタを示す。電界効果トランジスタは、半導体のｐｎ接合領域による寄生ダイオードを含む構成を有するもので、ソース・ドレーン間に接続されたダイオードとして図示している。演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子に、寄生ダイオードの順方向極性がそれぞれ逆方向となるように２個の電界効果トランジスタ（以下「ＦＥＴ」と略称する）を直列に接続する。制御処理部ＣＯＮＴからの制御信号ｃｏｎｔ１によりＦＥＴ１１〜ＦＥＴｎ１をオン、制御信号ｃｏｎｔ２によりＦＥＴ１２〜ＦＥＴｎ２をオフとすると、各演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子に、制御処理部ＣＯＮＴ方向に順方向極性のダイオードが接続された構成となり、前述の図１に於ける選択スイッチＳＷ１２〜ＳＷｎ２をオン状態とした場合に相当し、比較被測定電圧Ｖ１〜Ｖｎの最大値が入力される演算増幅器の出力のみが制御処理部ＣＯＮＴに入力され、制御処理部ＣＯＮＴは、比較測定電圧Ｖ１〜Ｖｎの中の最大電圧を処理することが可能となる。
【００１８】
又制御処理部ＣＯＮＴからの制御信号ｃｏｎｔ１によりＦＥＴ１１〜ＦＥＴｎ１をオフ、制御信号ｃｏｎｔ２によりＦＥＴ１２〜ＦＥＴｎ２をオンとすると、各演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子に、制御処理部ＣＯＮＴ方向に逆方向極性のダイオードが接続された構成となり、前述の図１に於ける選択スイッチＳＷ１１〜ＳＷｎ１をオン状態とした場合に相当し、比較被測定電圧の最小値検出を行うことができる。この場合も、演算増幅器対応の直列接続の２個のＦＥＴを共にオフとすると、その演算増幅器は、最大値又は最小値の検出作用を休止した場合に相当することになる。又制御信号ｃｏｎｔ１，ｃｏｎｔ２は、制御処理部ＣＯＮＴ以外の制御手段からＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２のゲートに印加する構成とするも可能であり、又手動操作のスイッチ等により制御信号ｃｏｎｔ１，ｃｏｎｔ２をＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２のゲートに印加する構成とするも可能である。
【実施例３】
【００１９】
図３は、本発明の実施例３の説明図であり、図１及び図２と同一符号は同一名称部分を示し、フォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１，ＰＭ１２〜ＰＭｎ２）を用いた場合を示す。このフォトＭＯＳＦＥＴは、発光ダイオードと、その発光ダイオードからの光をベース領域に入射した時にオン状態となる２個のＭＯＳＦＥＴの寄生ダイオードの極性が相互に逆方向となるように直列接続した構成とし、交流に対するスイッチング処理が可能の構成を有する場合を示す。なお、この実施例３に於いては、各フォトＭＯＳＦＥＴの２個のＦＥＴの１個のみを利用するもので、例えば、フォトＭＯＳＦＥＴのＰＭ１１，ＰＭ１２については、図２に示す場合と同様に、それぞれの寄生ダイオードが逆極性となるように相互間を接続する。他のフォトＭＯＳＦＥＴについても同様の接続構成とする。従って、各フォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１，ＰＭ１２〜ＰＭｎ２）は、発光ダイオードと１個のＭＯＳＦＥＴとを含む構成を適用することが可能である。
【００２０】
比較被測定電圧の最大値検出を行う場合は、一方のフォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１）の発光ダイオードはオフ状態として、それぞれの寄生ダイオードが制御処理部ＣＯＮＴに対して順方向とした接続状態とし、フォトＭＯＳＦＥＴ（ＰＭ１２〜ＰＭｎ２）の発光ダイオードをオン状態として、寄生ダイオードはショート状態とする。これは、図２に於けるＦＥＴ１１〜ＦＥＴｎ１をオン、ＦＥＴ１２〜ＦＥＴｎ２をオフとした状態に相当する。又最小値検出を行う場合は、一方のフォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１）の発光ダイオードはオン状態として、寄生ダイオードはショート状態とし、他方の、フォトＭＯＳＦＥＴ（ＰＭ１２〜ＰＭｎ２）の発光ダイオードをオフ状態として、寄生ダイオードが演算増幅器ＯＰＡ１〜ＯＰＡｎに対して逆極性に接続された状態する。これは、図２に於けるＦＥＴ１１〜ＦＥＴｎ１をオフ、ＦＥＴ１２〜ＦＥＴｎ２をオンとした状態に相当する。
【実施例４】
【００２１】
図４は、本発明の実施例４の説明図であり、図１〜図３と同一符号は同一名称部分を示し、ＤＡは差動増幅器、ＢＡＴは電池を示す。直列接続の電池ＢＡＴの充電時に於いて又は放電に於ける各単位電池の電圧の最大値又は最小値を検出する場合について、図１に示す実施例１を適用した場合を示す。又差動増幅器ＤＡは、下方に示す構成を適用することができるものであり、単位電池の両端の電圧を入力し、各単位電池の電圧として出力し、演算増幅器ＯＰＡ１〜ＯＰＡｎにそれぞれ入力し、最大値検出時は、制御信号ｃｏｎｔ１によりスイッチＳＷ１１〜ＳＷｎ１をオフ、制御信号ｃｏｎｔ２によりスイッチＳＷ１２〜ＳＷｎ２をオンとする。例えば、電池ＢＡＴの充電時に、何れかの単位電池の電圧が充電許容最大電圧に達した時、制御処理部ＣＯＮＴにより充電を停止するように、図示を省略した充放電制御部を制御することができる。又最小値検出時は、制御信号ｃｏｎｔ１によりスイッチＳＷ１１〜ｎ１をオン、制御信号ｃｏｎｔ２によりスイッチＳＷ１２〜ＳＷｎ２をオフとする。それにより最小値検出状態となり、何れかの単位電池の電圧が放電許容電圧に達した時に、制御処理部ＣＯＮＴにより放電を停止させるように、図示を省略した充放電制御部を制御することができる。
【００２２】
この実施例４に於けるダイオードＤ１１〜Ｄｎ１，Ｄ１２〜Ｄｎ２とスイッチＳＷ１１〜ＳＷｎ１，ＳＷ１２〜ＳＷｎ２とによる切替構成を、図２に示す実施例２の電界効果トランジスタＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２に置換した構成、或は、図３に示す実施例３のフォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１，ＰＭ１２〜ＰＭｎ２）に置換した構成とすることができる。又電池ＢＡＴは、直列接続の電気二重層コンデンサとして、充電及び放電に於ける単位コンデンサ対応の充電電圧の最大値検出又は放電電圧の最小値検出を行う構成とすることができる。それらの構成に於いて、演算増幅器ＯＰＡ１〜ＯＰＡｎを含む基本構成を用いて、図１に於けるスイッチＳＷ１１〜ＳＷｎ１，ＳＷ１２〜ＳＷｎ２又は図２に於ける電界効果トランジスタＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２又は図３に於けるフォトＭＯＳＦＥＴ（ＰＭ１１〜ＰＭｎ１，ＰＭ１２〜ＰＭｎ２）による切替制御によって、最大値検出と最小値検出との何れかを行うことができる。
【符号の説明】
【００２３】
ＯＰＡ１〜ＯＰＡｎ  演算増幅器
Ｄ１１〜Ｄｎ１，Ｄ１２〜Ｄｎ２  ダイオード
ＳＷ１１〜ＳＷ１ｎ，ＳＷ１２〜ＳＷｎ２  選択スイッチ
Ｖ１〜Ｖｎ  比較被測定電圧
ＣＯＮＴ  制御処理部
ｃｏｎｔ１，ｃｏｎｔ２  選択スイッチの制御信号
ＦＥＴ１１〜ＦＥＴｎ１，ＦＥＴ１２〜ＦＥＴｎ２  電界効果トランジスタ
ＰＭ１１〜ＰＭｎ１，ＰＭ１２〜ＰＭｎ２  フォトＭＯＳＦＥＴ
ＤＡ  差動増幅器
ＢＡＴ  電池
【図１】
2011080938.tif 000003
【図２】
2011080938.tif 000004
【図３】
2011080938.tif 000005
【図４】
2011080938.tif 000006
【図５】
2011080938.tif 000007