(57)【要約】【課題】電気光学装置、電気光学装置の駆動方法、電子機器を提供する。【解決手段】本発明の電気泳動表示装置は、一対の基板間に電気泳動層が挟持され、複数の画素を有するものであって、各画素に、第１走査線および第２走査線と、第１信号線および第２信号線と、容量線と、が接続され、各画素は、画素電極と、第１走査線にゲートが接続される第１トランジスタおよび第２トランジスタと、第２走査線にゲートが接続される第３トランジスタと、第１トランジスタ、第２トランジスタおよび容量線に接続する緩衝容量と、第２トランジスタおよび第３トランジスタの間の保持容量と、を備え、第１トランジスタのソースが第１信号線に接続され、第２トランジスタのドレインが保持容量と画素電極に接続されている。【選択図】図２
2011215490.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に電気泳動層が挟持され、複数の画素を有する電気泳動表示装置であって、
各画素に、第１走査線および第２走査線と、第１信号線および第２信号線と、が接続され、
各画素は、画素電極と、
前記第１走査線にゲートを接続されるとともに直列に接続された第１トランジスタおよび第２トランジスタと、
前記第２走査線にゲートを接続された第３トランジスタと、
前記第１トランジスタおよび前記第２トランジスタに接続された緩衝容量と、
前記第２トランジスタと前記第３トランジスタとの間に接続された保持容量と、を備え、
前記第１トランジスタのソースが前記第１信号線に接続され、
前記第２トランジスタのドレインが前記保持容量と前記画素電極に接続されていることを特徴とする電気泳動表示装置。
【請求項２】
前記緩衝容量が容量線に接続されていることを特徴とする請求項１記載の電気泳動表示装置。
【請求項３】
前記緩衝容量が前記第２走査線とは異なる行の画素の第２走査線に接続されていることを特徴とする請求項１記載の電気泳動表示装置。
【請求項４】
複数の画素を有する電気泳動表示装置であって、各画素に、第１走査線および第２走査線と、第１信号線および第２信号線と、が接続され、各画素は、画素電極と、前記第１走査線にゲートを接続されるとともに直列に接続された第１トランジスタおよび第２トランジスタと、前記第２走査線にゲートを接続された第３トランジスタと、前記第１トランジスタおよび前記第２トランジスタに接続された緩衝容量と、前記第２トランジスタと前記第３トランジスタとの間に接続された保持容量と、を備え、前記第１トランジスタのソースが前記第１信号線に接続され、前記第２トランジスタのドレインが前記保持容量と前記画素電極に接続されている電気泳動表示装置の駆動方法であって、
画像表示期間において、
前記第１走査線および前記第２走査線を選択し、前記第１トランジスタおよび前記第２トランジスタを介して前記緩衝容量および前記保持容量の各第１電極に前記第１信号線の電位を入力し、前記第３トランジスタを介して前記保持容量の第２電極に前記第２信号線の電位を入力するプリチャージ工程と、
前記第１走査線を非選択にした後、前記第３トランジスタを介して前記保持容量の第２電極に前記第２信号線の電位を入力する信号入力工程と、を含むことを特徴とする電気泳動表示装置の駆動方法。
【請求項５】
信号入力工程において前記第２信号線の電位を所定電位に保持することを特徴とする請求項４記載の電気泳動表示装置の駆動方法。
【請求項６】
前記緩衝容量が前記第２走査線とは異なる行の画素の第２走査線に接続されている場合、プリチャージ工程の前に前記緩衝容量の蓄積電荷を除去することを特徴とする請求項４または５記載の電気泳動表示装置の駆動方法。
【請求項７】
請求項１または３記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置およびその駆動方法、電子機器に関するものである。
【背景技術】
【０００２】
従来、データ信号電圧を低電圧化することで低消費電力化を果たしながら、画素内で昇圧することで表示素子の駆動に必要な高電圧を生成する、という技術が存在する（特許文献１）。
【０００３】
ここで、従来の画素回路の構成とその駆動方法について述べる。
図１４に示すように従来の電気泳動表示装置の画素回路は、各画素内に、プリチャージ線６８と、信号線９１と、画素電極３５と、トランジスタＴｒ１と、保持容量Ｃと、トランジスタＴｒ２とを備えている。ここでは、図１５に示すように、プリチャージ線６８は常に一定の電位Ｖａに保持されている。
【０００４】
まず、プリチャージ線６８の一定電圧（Ｖｐｃ）を保持容量Ｃの第１電極１０ａに印加し、信号線９１の信号電圧（Ｖｓｉｇ：０またはＶｐｃ）を保持容量Ｃの第２電極１０ｂに印加することでプリチャージを行う。図１５および図１６（ａ）に示すように保持容量Ｃの第１電極１０ａがプリチャージ線６８の電位Ｖａに設定され、第２電極１０ｂが信号線９１の電位０Ｖに設定される（プリチャージ期間Ｔ３１）。
【０００５】
次に、信号線９１の電位を０Ｖから例えばＶｐｃに変化させて保持容量Ｃの第２電極１０ｂの電位を変更することで、保持容量Ｃの第１電極１０ａの電位を上昇または下降させ、高電圧（Ｖｐｃ〜２Ｖｐｃ）または低電圧（０〜Ｖｐｃ）を電気泳動素子（表示素子）に印加する。図１５および図１６（ａ）に示すように、第１走査線６６Ａを非選択にして信号線９１の電位を０ＶからＶａに変化させると、保持容量Ｃの第２電極１０ｂの電位が０ＶからＶａに上昇する。すると、保持容量Ｃの第１電極１０ａがＶａから２Ｖａに上昇する。つまり、プリチャージ時に保持容量ＣにはＶａの電位差が蓄えられていたため、第２電極１０ｂの電位が０ＶからＶａに変化したことにより第１電極１０ａの電位も変化する（信号入力期間Ｔ３２）。
【０００６】
そして、図１５および図１７（ａ）に示すようにトランジスタＴｒ１，Ｔｒ２がオンになると、保持容量Ｃの第１電極１０ａにプリチャージ電位Ｖａが入力され、第２電極１０ｂに信号線９１の電位Ｖａが入力される（プリチャージ期間Ｔ４１）。
【０００７】
次に、図１５および図１７（ｂ）に示すようにトランジスタＴｒ１をオフにして信号線９１の電位をＶａから０Ｖに下降させると、保持容量Ｃの第２電極１０ｂの電位もＶａから０Ｖに下降する。これに伴い、緩衝容量Ｃ１の第１電極１０ａの電位もＶａから０Ｖに下降する（信号入力期間Ｔ４２）。
【０００８】
図１８（ａ）および図１５に示すように高電圧が印加された直後のトランジスタＴｒ１のソース側の電位はＶａであり、ドレイン側の電位は２Ｖａとなっている。一方、図１８（ｂ）および図１５に示すようにトランジスタＴｒ２のソース側の電位はＶａであり、ドレイン側の電位は０Ｖとなっている。このように、各トランジスタＴｒ１，Ｔｒ２のソース／ドレイン間の電圧は最大でＶａとなっており、耐性が確保されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２３５２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のような方法では画素に信号を入力する度に信号線の電位を変更するために信号線の電位変動の頻度が高く、信号線の充放電に多くの電力を要してしまうという問題があるこれは、プリチャージ線の固定電位を上昇あるいは下降することによって必要な電圧を生成しているためである。
【００１１】
例えば、図１９および図２０に示すように高電圧あるいは低電圧を連続して書き込む際に信号線９１の電位が激しく変動すると消費電力が増加してしまう。すなわち、上述したようにプリチャージ線６８の電位を固定することで画素電位を制御しているためである。よって、トランジスタＴｒ１の耐圧を確保しつつ低消費電力化を実現できる方法が望まれていた。
【００１２】
本発明は、上記従来技術の問題点に鑑み成されたものであって、信号線の電位書き換え（変更）頻度を低減させてさらに低消費電力化を実現できる電気泳動表示装置およびその駆動方法、電子機器を提供することを目的の一つとしている。
【課題を解決するための手段】
【００１３】
本発明の電気泳動表示装置は、上記課題を解決するために、複数の画素を有する電気泳動表示装置であって、各画素に、第１走査線および第２走査線と、第１信号線および第２信号線と、が接続され、各画素は、画素電極と、前記第１走査線にゲートを接続されるとともに直列に接続された第１トランジスタおよび第２トランジスタと、前記第２走査線にゲートを接続された第３トランジスタと、前記第１トランジスタおよび前記第２トランジスタに接続された緩衝容量と、前記第２トランジスタと前記第３トランジスタとの間に接続された保持容量と、を備え、前記第１トランジスタのソースが前記第１信号線に接続され、前記第２トランジスタのドレインが前記保持容量と前記画素電極に接続されていることを特徴とする。
【００１４】
本発明によれば、第１信号線と画素電極に接続される第２トランジスタとの間に緩衝容量と該緩衝容量に接続される第１トランジスタとを備えているため、緩衝容量に第１信号線からの電位を保持させておくことができる。これにより、第２トランジスタのソース／ドレイン耐圧が保たれて第２信号線の電位を頻繁に変更する必要がなくなる。電位を変更する頻度が低減することで更なる低消費電力化を実現することができる。また、第１信号線の電位を自由に変化させることが可能となる。
【００１５】
また、前記緩衝容量が容量線に接続されていることが好ましい。
本発明によれば、緩衝容量の一方の電極が上記第１トランジスタおよび第２トランジスタに接続され、他方の電極が容量線に接続され容量線の電位に固定されるため、第１信号線の電位が緩衝容量にチャージされる。
【００１６】
また、前記緩衝容量が前記第２走査線とは異なる行の画素の第２走査線に接続されていることが好ましい。
本発明によれば、緩衝容量に接続される容量線として他の画素の第２走査線を機能させることが可能になる。これにより、容量線を省略することができるので装置構成が簡略化されて製造も容易になる。
【００１７】
本発明の電気泳動表示装置の駆動方法は、上記課題を解決するために、複数の画素を有する電気泳動表示装置であって、各画素に、第１走査線および第２走査線と、第１信号線および第２信号線と、が接続され、各画素は、画素電極と、前記第１走査線にゲートを接続されるとともに直列に接続された第１トランジスタおよび第２トランジスタと、前記第２走査線にゲートを接続された第３トランジスタと、前記第１トランジスタおよび前記第２トランジスタに接続された緩衝容量と、前記第２トランジスタと前記第３トランジスタとの間に接続された保持容量と、を備え、前記第１トランジスタのソースが前記第１信号線に接続され、前記第２トランジスタのドレインが前記保持容量と前記画素電極に接続されている電気泳動表示装置の駆動方法であって、画像表示期間において、前記第１走査線および前記第２走査線を選択し、前記第１トランジスタおよび前記第２トランジスタを介して前記緩衝容量および前記保持容量の各第１電極に前記第１信号線の電位を入力し、前記第３トランジスタを介して前記保持容量の第２電極に前記第２信号線の電位を入力するプリチャージ工程と、前記第１走査線を非選択にした後、前記第３トランジスタを介して前記保持容量の第２電極に前記第２信号線の電位を入力する信号入力工程と、を含むことを特徴とする。
【００１８】
本発明によれば、プリチャージ工程の後に信号入力工程とを実施することとしたので、プリチャージ工程において緩衝容量に第１信号線からの電位（プリチャージ電位）を保持させておくことができる。これにより、信号入力工程において第２トランジスタが昇圧された後のソース／ドレイン耐圧が保たれて、第２信号線の電位を頻繁に変更する必要がなくなる。これにより、更なる低電力化を実現することができる。また、第１信号線の電位を自由に変化させることが可能となる。
【００１９】
また、信号入力工程において前記第２信号線の電位を所定電位に保持することが好ましい。
本発明によれば、第２信号線の電位変動がないため低消費電力な電気泳動表示装置となる。
【００２０】
また、前記緩衝容量が前記第２走査線とは異なる行の画素の第２走査線に接続されている場合、プリチャージ工程の前に前記緩衝容量の蓄積電荷を除去することが好ましい。
本発明によれば、次の画像表示期間において第１トランジスタおよび第２トランジスタの耐圧を超えることなく、保持容量に対して新たな画像データの電位を入力することが可能となる。
【００２１】
本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、本発明の低消費電力の電気泳動表示装置を備えているため長時間の駆動が可能な電子機器となる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態に係る電気泳動表示装置の概略構成を示す図。
【図２】第１実施形態に係る画素の回路構成図。
【図３】第１実施形態に係る高電圧書き込みおよび低電圧書き込み動作を示すタイミングチャート。
【図４】第１実施形態に係る高電圧を書き込む際の駆動方法を説明するための回路図。
【図５】第１実施形態に係る低電圧を書き込む際の駆動方法を説明するための回路図。
【図６】第１実施形態に係る２画素に対応する画素回路を示す図。
【図７】第１実施形態に係る各画素に高電圧を連続して書き込む場合のタイミングチャート。
【図８】第１実施形態に係る各画素に低電圧を連続して書き込む場合のタイミングチャート。
【図９】第１実施形態に係る１画素に対する書き込みあたりのプリチャージ線および信号線の充放電の頻度を従来例と比較して示す図。
【図１０】第２実施形態に係る電気泳動表示装置における画素の回路構成図。
【図１１】第２実施形態において低電圧書き込み時の状態を説明するための図。
【図１２】第２実施形態において前画像データのリセット動作を説明するための画素回路図。
【図１３】第２実施形態において新たな画像データを書き込む動作を説明するための画素回路図。
【図１４】従来の画素回路を示す図。
【図１５】従来の高電圧書き込み動作および低電圧書き込み動作時におけるタイミングチャート。
【図１６】従来の高電圧書き込み動作を説明するための回路図。
【図１７】従来の低電圧書き込み動作を説明するための回路図。
【図１８】従来の画素回路におけるトランジスタのソース／ドレイン間の電圧変化について説明するための図。
【図１９】従来において連続して高電圧を書き込む動作時におけるタイミングチャート。
【図２０】従来において連続して低電圧を書き込み動作時におけるタイミングチャート。
【図２１】電子機器の一例を示す図。
【図２２】電子機器の一例を示す図。
【図２３】電子機器の一例を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明に係る電気泳動表示装置並びに電子機器の実施の形態について図面を用いて説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００２４】
（第１の実施形態）
図１は、第１実施形態の電気泳動表示装置の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、プリチャージ線駆動回路６２、コントローラー６３、容量線駆動回路５１及び信号線駆動回路５２が配置されている。走査線駆動回路６１、プリチャージ線駆動回路６２、容量線駆動回路５１及び信号線駆動回路５２は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２５】
表示部５には、走査線駆動回路６１から延びる複数の走査線６６Ａ，６６Ｂと、プリチャージ線駆動回路６２から延びる複数のプリチャージ線６８（第１信号線）とが形成されており、これらの交差位置に対応して画素４０が設けられている。また、容量線駆動回路５１から走査線６６Ａ，６６Ｂと平行して延びる複数の容量線１０３が設けられており、それぞれの配線は画素４０と接続されている。また、信号線駆動回路５２から延びる複数の信号線９１（第２信号線）も各画素４０と接続されている。
【００２６】
走査線駆動回路６１は、それぞれｍ本の第１走査線６６Ａ（Ｙ１、Ｙ２、…、Ｙｍ）および第２走査線６６Ｂ（Ｚ１、Ｚ２、…、Ｚｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６Ａ，６６Ｂを順次選択し、各画素４０に設けられた複数のトランジスタのオンタイミングを規定する選択信号を、選択した走査線６６Ａ，６６Ｂを介して供給する。ここで、走査線駆動回路６１は、第１走査線６６Ａおよび第２走査線６６Ｂに対してそれぞれ異なる信号を入力することが可能となっている。
【００２７】
プリチャージ線駆動回路６２は、ｎ本のプリチャージ線６８（第２信号線：Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する画素データを規定する画像信号を画素４０に供給する。
【００２８】
容量線駆動回路５１は、ｍ本の容量線１０３（Ｌ１、Ｌ２、…、Ｌｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、上記の容量線１０３の各々に供給すべき各種信号を生成する。
【００２９】
信号線駆動回路５２は、ｎ本の信号線９１（Ｈ１、Ｈ２、…、Ｈｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する画素データを規定する画像信号を画素４０に供給する。
【００３０】
また、本実施形態における書込極性については、電気泳動素子３２に対して階調に応じた電圧を保持させる際に、共通電極３７の電位Ｖcomよりも画素電極３５の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇｎｄ（電圧ゼロ）を基準としている。
【００３１】
図２は、画素４０の回路構成図である。
画素４０には、トランジスタＴＲ１（第１トランジスタ）、トランジスタＴＲ２（第２トランジスタ）、トランジスタＴＲ３（第３トランジスタ）、緩衝容量Ｃ１、保持容量Ｃ２、画素電極３５、電気泳動素子３２および共通電極３７が設けられている。また、画素４０には、走査線６６Ａ，６６Ｂ、プリチャージ線６８、容量線１０３及び信号線９１が接続されている。トランジスタＴＲ１，ＴＲ２，ＴＲ３は、Ｎ−ＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタである。
【００３２】
なお、トランジスタＴＲ１，ＴＲ２，ＴＲ３は、それらと同等の機能を有する他の種類のスイッチング素子と置き換えてもよい。例えば、Ｎ−ＭＯＳトランジスタに代えてＰ−ＭＯＳトランジスタを用いてもよく、インバータやトランスミッションゲートを用いてもよい。
【００３３】
トランジスタＴＲ１のゲートには第１走査線６６Ａが接続され、ソースにはプリチャージ線６８が接続されており、ドレインには緩衝容量Ｃ１の第１電極１０ａが接続されている。緩衝容量Ｃ１の第２電極１０ｂは走査線６６Ａ，６６Ｂと平行する容量線１０３に接続されている。
トランジスタＴＲ２のゲートにも第１走査線６６Ａが接続され、ソースにはトランジスタＴＲ１のドレインと緩衝容量Ｃ１の電極１０ａとが接続されている。また、ドレインには保持容量Ｃ２の第１電極２０ａと画素電極３５とが接続されている。
トランジスタＴＲ３のゲートには第２走査線６６Ｂが接続され、ソースには信号線９１が接続され、ドレインには保持容量Ｃ２の第２電極２０ｂが接続されている。
【００３４】
緩衝容量Ｃ１および保持容量Ｃ２は後述する素子基板上に形成され、これらのうち緩衝容量Ｃ１は誘電体膜を介して対向配置された一対の電極１０ａ，１０ｂからなり、保持容量Ｃ２は電極２０ａ，２０ｂからなる。上述したように、緩衝容量Ｃ１の第１電極１０ａはトランジスタＴＲ１のドレインとトランジスタＴＲ２のソースに接続され、第２電極１０ｂは容量線１０３に接続されている。また、保持容量Ｃ２の第１電極２０ａはトランジスタＴＲ２のドレインと画素電極３５とに接続され、第２電極２０ｂはトランジスタＴＲ３を介して信号線９１に接続されている。
これら緩衝容量Ｃ１および保持容量Ｃ２はトランジスタＴＲ１，ＴＲ２，ＴＲ３を介して書き込まれたプリチャージ線６８あるいは信号線９１からの画像データ電位で充電される。
【００３５】
電気泳動素子３２は、画素電極３５と共通電極３７との間に挟持され、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。
【００３６】
このように、本実施形態の電気泳動表示装置は、各画素４０に、第１走査線６６Ａおよび第２走査線６６Ｂと、プリチャージ線６８および信号線９１と、が接続され、各画素４０は、画素電極３５と、第１走査線６６Ａにゲートを接続されるとともに直列に接続された第１トランジスタＴＲ１および第２トランジスタＴＲ２と、第２走査線６６Ｂにゲートを接続された第３トランジスタＴＲ３と、第１トランジスタＴＲ１および第２トランジスタＴＲ２に接続された緩衝容量Ｃ１と、第２トランジスタＴＲ２と第３トランジスタＴＲ３との間に接続された保持容量Ｃ２と、を備え、第１トランジスタＴＲ１のソースがプリチャージ線６８に接続され、第２トランジスタＴＲ２のドレインが保持容量Ｃ２と画素電極３５に接続されて構成されている。すなわち、プリチャージ線６８と画素電極３５に接続されるトランジスタＴＲ２との間にトランジスタＴＲ１と緩衝容量Ｃ１を設けた画素回路とされている。
【００３７】
＜駆動方法＞
次に、電気泳動表示装置１００における画像表示に係る駆動方法について説明する。
図３は、高電圧書き込みおよび低電圧書き込み動作を示すタイミングチャートを示す図であり、図４は、高電圧を書き込む際の駆動方法を説明するための回路図であり、図５は、低電圧を書き込む際の駆動方法を説明するための回路図である。これらの図面を用いて画像表示期間における駆動状態について述べる。
本実施形態の電気泳動表示装置１００の駆動方法はプリチャージ工程と信号入力工程とを含む。
【００３８】
［高電圧書き込み］
（プリチャージ期間Ｔ１１）
まず、図３および図４（ａ）において、第１走査線６６Ａ（Ｖｇ１）および第２走査線６６Ｂ（Ｖｇ２）を選択する。選択された走査線６６Ａ，６６ＢにはトランジスタＴＲ１，ＴＲ２，ＴＲ３をオン状態とする選択電位としてハイレベル（Ｈ）の電位が入力される。これにより、選択された走査線６６Ａ，６６Ｂに接続された各トランジスタＴＲ１，ＴＲ２，ＴＲ３がオンとなり、プリチャージ線６８からトランジスタＴＲ１を介して緩衝容量Ｃ１に画像データ電位（Ｖａ）が書き込まれて第１電極１０ａの電位が電位Ｖａに上昇する。緩衝容量Ｃ１の第２電極１０ｂは容量線１０３に接続されているため０Ｖに保持される。これにより緩衝容量Ｃ１にかかる電位はＶａとなる。
【００３９】
また、オン状態とされたトランジスタＴＲ２を介して保持容量Ｃ２にも画像データ電位（Ｖａ）が書き込まれて保持容量Ｃ２の第１電極２０ａの電位もＶａに上昇する。同時に、画素電極３５の電位がＶａに設定される。
【００４０】
また、オン状態とされたトランジスタＴＲ３を介して信号線９１から０Ｖの電位が保持容量Ｃ２に書き込まれて、該保持容量Ｃ２の第２電極２０ｂは０Ｖとなる。これにより緩衝容量Ｃ１にかかる電位はＶａとなる。
このようにして、緩衝容量Ｃ１および保持容量Ｃ２が充電される（プリチャージ工程）。
【００４１】
（信号入力期間Ｔ１２）
次に、図３および図４（ｂ）において、第１走査線６６Ａにローレベルの電位（Ｌ：０Ｖ）を供給して非選択状態すると、トランジスタＴＲ１，ＴＲ２がオフ状態となり、緩衝容量Ｃ１および保持容量Ｃ２の第１電極１０ａ，２０ａの電位がＶａに保持される。
その後、信号線９１（Ｖsig）に供給する電位を０Ｖからハイレベルの電位（Ｈ：Ｖａ）に上昇させると、オン状態とされているトランジスタＴＲ３を介して保持容量Ｃ２に高電位Ｖａが書き込まれて第２電極２０ｂの電位が０ＶからＶａに上昇する。すると、保持容量Ｃ２には電位差Ｖａが蓄えられているため、第２電極２０ｂの電位が０ＶからＶａに上昇したことにより、第１電極２０ａの電位がＶａから２Ｖａに上昇する。その結果、画素電極３５の電位が２Ｖａとなる（信号入力工程）。
【００４２】
［低電圧書き込み］
（プリチャージ期間Ｔ２１）
図３および図５（ａ）において、まず、プリチャージ線６８の電位をＶａから０Ｖに低下させた後、第１走査線６６Ａおよび第２走査線６６Ｂにハイレベル電位（Ｈ）を入力してトランジスタＴＲ１，ＴＲ２，ＴＲ３をオンにする。すると、プリチャージ線６８からトランジスタＴＲ１，ＴＲ２を介して緩衝容量Ｃ１および保持容量Ｃ２に低電位（０Ｖ）が書き込まれて第１電極１０ａ，２０ａの電位が０Ｖに設定される。緩衝容量Ｃ１の第２電極１０ｂは容量線１０３に接続されているため０Ｖに保持されている。そして、画素電極３５も０Ｖに設定される。このようにして緩衝容量Ｃ１に０Ｖの低電圧が書き込まれる。
【００４３】
また、オン状態とされたトランジスタＴＲ３を介して信号線９１（Ｖsig）から０Ｖの電位が保持容量Ｃ２に書き込まれて該保持容量Ｃ２の第２電極２０ｂも０Ｖとなる。このようにして保持容量Ｃ２に０Ｖが書き込まれる（プリチャージ工程）。
【００４４】
（信号入力期間Ｔ２２）
次に、図３および図５（ｂ）において、第１走査線６６Ａにローレベル電位（Ｌ）を供給して非選択にすると、トランジスタＴＲ１，ＴＲ２がオフ状態となり、緩衝容量Ｃ１および保持容量Ｃ２の第１電極１０ａ，２０ａの電位が０Ｖに保持される。これにより画素電極３５の電位も０Ｖとなる。
信号線９１（Ｖsig）に供給する電位は０Ｖのままとし、オン状態とされているトランジスタＴＲ３を介して保持容量Ｃ２には引き続き０Ｖの低電圧が書き込まれる（信号入力工程）。
【００４５】
次に、本実施形態の画素回路におけるトランジスタのソース／ドレイン耐圧について説明する。
図６は、２画素に対応する画素回路を示す図である。
プリチャージ線６８の延在方向に並ぶ２画素に着目して説明する。図６では一方の画素４０Ａに低電圧が書き込まれており、他方の画素４０Ｂには高電圧が書き込まれた状態が示されている。
高電圧が書き込まれた画素４０Ｂでは、保持容量Ｃ２の第１電極２０ａの電位が上昇されて２Ｖａとなっているが、緩衝容量Ｃ１の第１電極１０ａにはプリチャージ線６８の電位Ｖａが保持されている。つまり、トランジスタＴＲ２のソース側の電位はＶａ、ドレイン側の電位は２Ｖａとなり、結果的に両端にかかる電圧はＶａのみとなっている。
【００４６】
このような画素４０Ｂに低電圧を書き込むと、トランジスタＴＲ１のソース側の電位は０Ｖ、ドレイン側の電位はＶａとなり、トランジスタＴＲ１の両端にかかる電圧差はＶａとなる。
【００４７】
このように、緩衝容量Ｃ１側には高電圧書き込み時におけるプリチャージ線６８からの電位Ｖａが保持されているため、プリチャージ線６８の電圧を下げたとしてもトランジスタＴＲ１、ＴＲ２のソース／ドレイン耐圧が確保されることになる。
【００４８】
図１４に示した従来の画素回路の場合、プリチャージ線６８を０Ｖにしてしまうと、高電圧書き込み後、保持容量Ｃには２Ｖａが保持されているためトランジスタＴｒ１のソース側の電位が０Ｖ、ドレイン側の電位が２Ｖａとなり、トランジスタＴｒ１の両端にかかる電圧差が２Ｖａとなってしまう。これはトランジスタＴｒ１の破壊につながるおそれがある。このためプリチャージ線６８の電位を一定にすることでトランジスタＴｒ１の耐圧を確保していた。
【００４９】
これに対し、本実施形態ではプリチャージ線６８の電圧を緩衝容量Ｃ１に保持することにより、トランジスタＴＲ１，ＴＲ２の耐圧を確保している。
本実施形態では、トランジスタＴＲ１および緩衝容量Ｃ１を追加したことにより、プリチャージ線６８を０Ｖにした場合でもトランジスタＴＲ２の両端にかかる電圧がＶａで済むことになる。つまり、緩衝容量Ｃ１にプリチャージ電圧が保持されるため、トランジスタＴＲ２の昇圧後のソース／ドレイン耐圧が確保されることになる。これにより、プリチャージ線６８の電位を自由に変化させることが可能となる。
【００５０】
したがって、低電圧の書き込みにおいて低電圧を信号線９１から緩衝容量Ｃ１および保持容量Ｃ２に直接書き込むことにより、信号線９１の電位を下降させるステップが不要となる。ゆえに、信号線９１の電位変動頻度が低下してさらなる低消費電力化が可能なる。また、低消費電力化が可能となることで、耐圧の低い安価なトランジスタを用いることが可能となり、表示装置全体のコストダウンを図ることができる。
また、本実施形態の画素回路であればトランジスタＴＲ１，２の耐圧の２倍の高電圧を生成可能であるとも言える。
【００５１】
以下に、本実施形態の電気泳動表示装置の駆動例についてタイミングチャートを用いて説明する。
図７は、各画素に高電圧を連続して書き込む場合のタイミングチャートであり、図８は、各画素に低電圧を連続して書き込む場合のタイミングチャートである。
【００５２】
図７に示すように画素４０Ａ、４０Ｂに連続して高電圧を書き込む場合には、まず、画素４０Ａに対応する第１走査線６６Ａ（Ｖｇ１（ｎ））および第２走査線６６Ｂ（Ｖｇ２（ｎ））を選択して画素電極３５の電位をプリチャージ線６８の電位Ｖａに固定する。その後、第１走査線６６Ａ（Ｖｇ１（ｎ））を非選択にして信号線９１の電位を０ＶからＶａに変化させる。すると、保持容量Ｃ２の保持電圧がＶａから２Ｖａに上昇し、その結果、画素電極３５の電位が２Ｖａに上昇する。信号線９１にＶａの電位が印加されている間に第１走査線６６Ａ（Ｖｇ１（ｎ））を非選択にする。
【００５３】
次に、第２走査線６６Ｂを非選択状態にした後、信号線９１の電位がＶａとされている間に、画素４０Ｂに対応する第１走査線６６Ａ（Ｖｇ１（ｎ＋１））および第２走査線６６Ｂ（Ｖｇ２（ｎ＋１））を選択し、画素４０Ａの画素電極３５の電位をＶａにする。その後、信号線９１の電位をＶａから０Ｖに変化させ、これに続いて第１走査線６６Ａ（Ｖｇ１（ｎ＋１））を非選択状態にする。第１走査線６６Ａ（Ｖｇ１（ｎ＋１））を非選択にした後、第２走査線６６Ｂ（Ｖｇ２（ｎ＋１））が選択されている間に再び信号線９１の電位を０ＶからＶａに変化させる。すると、保持容量Ｃ２の保持電圧が上昇されてＶａに保持されていた画素電極３５の電位が２Ｖａに上昇する。
【００５４】
このように、連続して高電圧を書き込む場合はプリチャージ線６８の電位をＶａに保持させた状態で、信号線９１の電位を０ＶからＶａの間で適宜変化させて保持容量Ｃ２の電圧を上昇させることによって、各画素に連続して高電圧を書き込むことが可能である。
【００５５】
一方、図８に示すように各画素に低電圧を連続して書き込む場合は、プリチャージ線６８および信号線９１の電位をそれぞれ０Ｖで一定に保持させておく。プリチャージ線６８および信号線９１の電位を０Ｖに固定した状態で、画素４０Ａに対応する第１走査線６６Ａ（Ｖｇ１（ｎ））および第２走査線６６Ｂ（Ｖｇ２（ｎ））を選択して画素４０Ａの画素電極３５の電位を０Ｖに低下させる。高電位（２Ｖａ）に保持されていた画素電極３５の電位はプリチャージ線６８および信号線９１からの電位供給によって０Ｖに保持される。そして、画素電極３５の電位を０Ｖに変化させた後に第１走査線６６Ａに続いて第２走査線６６Ｂを順次非選択状態にする。
【００５６】
続けて、画素４０Ｂに対して低電圧を書き込む場合には、第１走査線６６Ａ（Ｖｇ１（ｎ＋１））および第２走査線６６Ｂ（Ｖｇ２（ｎ＋１））を選択して画素４０Ｂの画素電極３５を２Ｖａから０Ｖに変化させる。このとき、プリチャージ線６８および信号線９１に印加する電位Ｖは、０≦Ｖ≦Ｖａの範囲内で一定であれば有効である。
【００５７】
図９は、１画素に対する書き込み当たりのプリチャージ線６８および信号線９１の充放電の頻度を本実施形態と従来とで比較して示している。図中において、充電および放電を両方行う場合を「×」、充電あるいは放電を行う場合を「△」、電位を一定に保持する場合を「○」で示している。
【００５８】
図９に示すように、従来、高電圧あるいは低電圧を連続して印加する場合は、プリチャージ線をＶａに保持した状態で信号線の電位を０Ｖ−Ｖａの間で頻繁に変化させて充放電を繰り返していた。
【００５９】
従来においては、プリチャージ線６８を常にＶａに保つことで画素トランジスタＴｒ１の耐圧を確保していたため、低電圧を書き込む際には画素トランジスタの両側にかかる電圧をＶａから下降させる必要があった。これにより信号線９１の電位を書き換える頻度が増加して、消費電力の増加が問題となっていた。
【００６０】
上述した本実施形態の構成によれば、信号線９１の電位を書き換える頻度を従来に比べて大幅に低減させることが可能である。また、１画素における画素回路に画素トランジスタＴＲ１と緩衝容量Ｃ１を追加することによりプリチャージ線６８の電位変動を可能にした。低電圧書き込み時ではプリチャージ線６８を直接低電圧にすることにより実現することができるようになり、従来行っていた画素トランジスタＴｒ２の両側にかかる電圧をＶａから下降させる動作は不要となる。これにより信号線９１の電位を書き換える頻度が低減されて低消費電力化が可能となる。
【００６１】
また、緩衝容量Ｃ１による消費電力量は信号線９１の書き換え頻度による消費電力の低減量よりも小さい。このため緩衝容量Ｃ１は小さくてかまわない。プリチャージ線６８および信号線９１の消費電力の大半は各々に付加されてしまう寄生容量の充放電によるため極僅かな増加で済む。よって、緩衝容量Ｃ１としては、電気泳動素子の駆動を維持する保持容量Ｃ２より小さくても十分機能を果たすことになる。
【００６２】
［第２実施形態］
次に、第２実施形態について説明する。
図１０は、第２実施形態の電気泳動表示装置における画素の回路構成図である。
以下に示す本実施形態の電気泳動表示装置の基本構成は、上記第１実施形態と略同様であるが、画素の回路構成において異なる。よって、以下の説明では、画素の回路構成において詳しく説明し共通な箇所の説明は省略する。また、説明に用いる各図面において先の実施形態と共通の構成要素には同一の符号を付すものとする。
【００６３】
図１０に示すように、本実施形態の画素４０Ａ，４０ＢはトランジスタＴＲ１，ＴＲ２，ＴＲ３、緩衝容量Ｃ１、保持容量Ｃ２、画素電極３５を含んで構成されているが緩衝容量Ｃ１に接続される容量線を前段の第２走査線６６Ｂで代用しており、容量線が削除されている。ここで、１行目のみ容量線１０３が必要であり、１段目の画素４０Ａの緩衝容量Ｃ１の第２電極１０ｂは１行目の容量線１０３に接続されている。２段目の画素４０Ｂの緩衝容量Ｃ１の第２電極１０ｂは前段の第２走査線６６Ｂに接続されている。なお、各画素４０Ａ，４０Ｂの緩衝容量Ｃ１の第１電極１０ａはトランジスタＴＲ１のドレインに接続されている。
【００６４】
このように、ある画素４０における緩衝容量Ｃ１の第１電極１０ａが同画素のトランジスタＴＲ１に接続されている第１走査線６６Ａとは異なる行の画素の第２走査線６６Ｂに接続された構成にすることによって、容量線を省略することが可能となる。
【００６５】
なお、本実施形態の駆動方法においては、前段の第２走査線６６Ｂが選択されて後段の緩衝容量Ｃ１が連動して昇圧されてしまうことによるトランジスタＴＲ１の破壊を避けるために、書き込み動作の前にリセット動作が必要になる。
【００６６】
つまり、図１１に示すように、各画素４０Ａ，４０Ｂに高電圧を書き込んだ後、低電圧を書き込む際、１行目の第２走査線６６Ｂが選択されると高電圧を保持した次段の画素４０Ｂの緩衝容量Ｃ１の第２電極１０ｂの電位が０ＶからＶｇに上昇する。この際、画素４０Ｂに対応する２行目の第１走査線６６Ａは非選択であるためトランジスタＴＲ１，ＴＲ２はオフ状態となっている。
このように、例えば２行目の画素４０Ａが高電圧を保持している場合、１行目の画素４０Ａに低電圧を書き込もうとした場合、次行のトランジスタＴＲ１，ＴＲ２が破壊されるおそれがある。
【００６７】
そこで、高電圧書き込み動作と低電圧書き込み動作との間にリセット動作を実施して、トランジスタの破壊を阻止する必要がある。以下に駆動例を説明する。
【００６８】
（駆動例）
図１２は第２実施形態の電気泳動表示素子の駆動方法において、前画像データのリセット動作を説明するための画素回路図である。図１３は、新たな画像データを書き込む動作を説明するための画素回路図である。
本例においては１画面の画像書き込みが完了した後、次の画面の画像データの書き込みを行う前に、前画像データのリセット動作を実施する。
図１２に示すように、まず各画素４０Ａ，４０Ｂに対応する全ての第１走査線６６Ａを選択すると、トランジスタＴＲ１，ＴＲ２を介してプリチャージ線６８の電位が緩衝容量Ｃ１に書き込まれる。プリチャージ線６８の電位が０Ｖであることから、緩衝容量Ｃ１の第１電極１０ａおよび画素電極３５の電位が０Ｖになる。
【００６９】
次に、新たな画像データを入力する。図１３に示すように、緩衝容量Ｃ１の第１電極１０ａの電位は０Ｖにリセットされているので、第２走査線６６Ｂがハイレベルとなって昇圧されてもＶｇまでの変化で済む。選択トランジスタがＮ−ＭＯＳトランジスタの場合、ＶｇはＶａより閾電圧Ｖthだけ高くとる（Ｖｇ≧Ｖａ＋Ｖth）。このためトランジスタＴＲ１，ＴＲ２にはＶｇの耐圧が要求される。このＶｇが２Ｖａよりも高いか低いかはトランジスタＴＲ１，ＴＲ２の閾電圧Ｖthと信号電圧Ｖａの大きさによる。
【００７０】
このように、前画像データの書き込み後、次の画像データの書き込みを行う前にリセット動作を挟むことによって緩衝容量Ｃ１の蓄積電荷を除去する。これにより、第１トランジスタＴＲ１および第２トランジスタＴＲ２の耐圧を超えることなく緩衝容量Ｃ１に対して新たな画像データの電圧を書き込むことが可能となる。
【００７１】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７２】
（電子機器）
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図２１は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記各実施形態の電気光学装置からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
【００７３】
図２２は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気光学装置を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００７４】
図２３は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００７５】
以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気光学装置が採用されているので、動作信頼性に優れ、表示品質の高い表示部を備えた電子機器となる。
【００７６】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００７７】
５  表示部、１０ａ，２０ａ  第１電極、１０ｂ，２０ｂ  第２電極、３２  電気泳動素子、３５  画素電極、３７  共通電極、４０Ａ，４０Ｂ  画素、５１  容量線駆動回路、５２  信号線駆動回路、６１  走査線駆動回路、６２  プリチャージ線駆動回路、６３  コントローラー、６６Ａ  第１走査線、６６Ｂ  第２走査線、６８  プリチャージ線（第１信号線）、９１  信号線（第２信号線）、Ｃ１  緩衝容量、Ｃ２  保持容量、１００  電気泳動表示装置、１０３  容量線、Ｔ１１，Ｔ２１，Ｔ３１，Ｔ４１  プリチャージ期間、Ｔ１２，Ｔ２２，Ｔ３２，Ｔ４２  信号入力期間、ＴＲ１  トランジスタ（第１トランジスタ）、ＴＲ２  トランジスタ（第２トランジスタ）、ＴＲ３  トランジスタ（第３トランジスタ）、Ｔｒ１，Ｔｒ２  トランジスタ、１０００  腕時計（電子機器）、１００２  時計ケース、１００３  バンド、１００５  表示部、１０１０  竜頭、１０１１  操作ボタン、１０２１  秒針、１０２２  分針、１０２３  時針、１１００  電子ペーパー（電子機器）、１１０１  表示領域、１１０２  本体、１２００  電子ノート（電子機器）、１２０１  カバー
【図１】
2011215490.tif 000003
【図２】
2011215490.tif 000004
【図３】
2011215490.tif 000005
【図４】
2011215490.tif 000006
【図５】
2011215490.tif 000007
【図６】
2011215490.tif 000008
【図７】
2011215490.tif 000009
【図８】
2011215490.tif 000010
【図９】
2011215490.tif 000011
【図１０】
2011215490.tif 000012
【図１１】
2011215490.tif 000013
【図１２】
2011215490.tif 000014
【図１３】
2011215490.tif 000015
【図１４】
2011215490.tif 000016
【図１５】
2011215490.tif 000017
【図１６】
2011215490.tif 000018
【図１７】
2011215490.tif 000019
【図１８】
2011215490.tif 000020
【図１９】
2011215490.tif 000021
【図２０】
2011215490.tif 000022
【図２１】
2011215490.tif 000023
【図２２】
2011215490.tif 000024
【図２３】
2011215490.tif 000025