(57)【要約】【課題】耐圧及び破壊耐量が向上されたＳＪ構造の半導体装置を提供する。【解決手段】半導体装置１は、半導体基板１０１に、第１導電型のドリフト領域２０２と第２導電型のコラム領域２０５との並列構造と、第２導電型のベース領域２０３とを有するトランジスタ素子２００が形成されたものである。素子形成領域より外側の外周領域３００Ｘには、第１導電型のドリフト領域２０２と第２導電型のコラム領域２０５との並列構造と、ベース領域２０３の側方に当該ベース領域から離間して形成された第２導電型の環状拡散領域３０３とが形成されており、この環状拡散領域３０３は、最内端３０３Ａ及びその近傍部分がコラム領域２０５上に位置され、最外端３０３Ｂが最外周のコラム領域２０５よりも外側に位置されている。外周領域３００Ｘの半導体層２０１上に環状拡散領域３０３を覆うフィールド絶縁膜３０６が積層されている。【選択図】図１
2011216847.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の面に半導体層が形成された基板に、
前記半導体層内に、第１導電型のドリフト領域と第２導電型のコラム領域とが基板面方向に並列された並列構造と、当該並列構造の上方に形成された第２導電型のベース領域とを有する少なくとも１つのトランジスタ素子が形成された半導体装置であって、
前記少なくとも１つのトランジスタ素子が形成された素子形成領域より外側の外周領域には、前記半導体層内に、前記トランジスタ素子の前記並列構造と同一構造である、第１導電型のドリフト領域と第２導電型のコラム領域との並列構造と、前記トランジスタ素子の前記ベース領域の側方に当該ベース領域から離間して平面視環状に形成された第２導電型の環状拡散領域とが形成されており、
前記外周領域の前記第２導電型の環状拡散領域は、最内端及びその近傍部分が前記コラム領域上に位置され、最外端が最外周の前記コラム領域よりも外側に位置されており、
前記外周領域の前記半導体層上に、前記第２導電型の環状拡散領域を覆うフィールド絶縁膜が積層された半導体装置。
【請求項２】
前記フィールド絶縁膜上に前記トランジスタ素子のゲート電極に電気的に接続されたフィールド電極が積層された請求項１に記載の半導体装置。
【請求項３】
前記素子形成領域において、断面視、前記ベース領域と前記コラム領域とが互いに接し、前記外周領域において、断面視、前記第２導電型の環状拡散領域と前記コラム領域とが互いに接した請求項１又は２に記載の半導体装置。
【請求項４】
前記素子形成領域において、断面視、前記ベース領域と前記コラム領域とが離間し、
前記外周領域において、断面視、前記第２導電型の環状拡散領域と前記コラム領域とが離間した請求項１又は２に記載の半導体装置。
【請求項５】
前記外周領域の前記第２導電型の環状拡散領域が、平面視、複数の領域に分割された請求項１〜４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所謂スーパージャンクション構造の半導体装置に関するものである。
【背景技術】
【０００２】
高耐圧と大電流容量とを実現する代表的な半導体装置として、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）がある。基板の両面に形成された一対の電極間に電流を流すタイプは縦型パワーＭＯＳＦＥＴと呼ばれ、低いオン抵抗を有するスイッチングデバイス等として広く普及している。
【０００３】
縦型パワーＭＯＳＦＥＴは、用途に応じて所定の耐圧を持つように設計される。ここで、「所定の耐圧」とは、デバイスのどこかで局所電界が臨界値を超え、ブレークダウンが発生するときのドレイン−ソース間電圧のことである。一般に耐圧とオン抵抗との間にはトレードオフ関係があるため、ある程度の耐圧を得ようとすると、オン抵抗を低減しようにも限界がある。
従来の縦型パワーＭＯＳＦＥＴでは、ベース領域とドリフト領域（不純物濃度の低いドレイン領域）間のｐ／ｎ接合で耐圧が決まるため、理論的に求められる最小オン抵抗の耐圧依存性（Ｓｉリミットと称される。）が知られていた。
【０００４】
近年、縦型パワーＭＯＳＦＥＴにおけるオン抵抗をＳｉリミットを越えて低減する技術として、所謂スーパージャンクション構造（ＳＪ構造）が提案されている。図７を参照して、ＳＪ構造を有する縦型パワーＭＯＳＦＥＴの基本構成を説明する。図７は要部断面図である。
【０００５】
図７に示すＭＯＳＦＥＴ５００は、
第１導電型半導体基板５０１と、
半導体基板５０１の一方の面（図示上面）に形成された半導体層６０１と、
半導体層６０１上に形成された層間絶縁膜６１０と、
層間絶縁膜６１０に開孔されたコンタクトホールを介して、半導体層６０１と電気的に接続されたソース電極６１１と、
半導体層６０１の上面から開溝された溝部（トレンチ）内に形成されたゲート絶縁膜６０６及びゲート電極６０７と、
半導体基板６０１の他方の面（図示下面）に形成されたドレイン電極６１２とを備えている。
【０００６】
半導体層６０１内には、
第１導電型のドリフト領域６０２と、
ドリフト領域６０２の上方に形成された第２導電型のベース領域６０３と、
ベース領域６０３の上層部に形成された第１導電型のソース領域６０４と、
ドリフト領域６０２内に柱状に形成された第２導電型のコラム領域６０５とが形成されている。
【０００７】
この例では、半導体基板５０１はｎ＋型、ドリフト領域６０２はｎ型、ベース領域６０３はｐ型、ソース領域６０４はｎ＋型、コラム領域６０５はｐ型である。
半導体層６０１内には、第１導電型のドリフト領域６０２と第２導電型のコラム領域６０５とが基板面方向に並列された並列構造（ｐ／ｎ接合構造）が形成されている。
【０００８】
ＳＪ構造では、ドリフト領域のドナー不純物量とコラム領域のアクセプタ不純物量とを略同一に設定することにより、ドリフト領域のチャージとコラム領域のチャージとがバランスした状態（チャージバランス条件）となり、耐圧を最大化することができる。かかるチャージバランス条件下では、デバイスのＯＦＦ時にドレイン−ソース電極間に逆バイアス電圧がかかると、ドリフト領域とコラム領域間のｐ／ｎ接合から空乏層が横方向に均等に広がるため、隣接する空乏層同士が互いに接続し易くなる。ＳＪ構造全体が空乏化して単一の空乏層になると、等ポテンシャル面がほぼ等間隔かつほぼ平行となるため、耐圧を最大化することができる。ＳＪ構造の設計では、チャージバランス条件下で（耐圧を最大化した状態で）ドリフト領域の不純物濃度を高濃度化できるため、ドリフト抵抗を低減でき、オン抵抗を低減できる。
【０００９】
また、パワーＭＯＳＦＥＴの半導体チップの設計においては、デバイスに過大な誘導負荷などがかかった場合でも、チップの外周領域にアバランシェ電流が集中してデバイス破壊が起こらないような高い破壊耐量を実現することが重要である。そのためには、少なくとも１つのＭＯＳＦＥＴが形成された素子形成領域（セル領域）の耐圧より外側の外周領域の耐圧を高くしておく必要がある。
【００１０】
外周領域の耐圧を高くする手段として、ＳＪ構造の特徴である柱状のｐ／ｎ接合の繰り返し構造を外周領域にまで延長する構造が提案されている。
【００１１】
特許文献１及びそれを基礎とする米国出願である特許文献２には、外周領域に素子形成領域と同様の柱状のｐ／ｎ接合の繰り返し構造を形成して、外周領域の不純物濃度を素子形成領域と同等以下に設定することで、外周領域を素子形成領域と同じかそれ以上に空乏化し易くして耐圧を向上させた構造が記載されている。
特許文献１の図１９／特許文献２の図１７、図１８には、素子形成領域（１２２）と外周領域（２０）に、同じ柱状のｐ／ｎ接合の繰り返し構造（ｎ型ドリフト領域（２０ａ）／コラム領域（２０ｂ）の繰り返し構造）が形成された構造が記載されている。外周領域（２０）の素子形成領域（１２２）側には、素子形成領域（１２２）を囲むように、コラム領域（２０ｂ）よりも不純物濃度の高い環状の浅いｐ型領域（２０ｃ）が形成されている。外周領域（２０）の半導体層上には、表面保護及び安定化のためにフィールド絶縁膜（２３）が積層されている（段落００４１）。コラム領域（２０ｂ）は、環状の浅いｐ型領域（２０ｃ）よりも外側の領域（図１９の図示左側）にも形成されており、この領域では、コラム領域（２０ｂ）の上端がフィールド絶縁膜（２３）に接触している。フィールド絶縁膜（２３）上に、フィールド電極は設けられていない。
【００１２】
特許文献３及びそれを基礎とする米国出願である特許文献４には、外周領域のｐ／ｎ接合とフィールド絶縁膜の内端との位置関係を規定して外周領域の電界集中を緩和した構造が記載されている。
特許文献３の図１／特許文献４の図１Ａ、図１Ｂには、外周領域（５６）に環状の浅いｐ型領域はなく、素子形成領域（５４）のコラム領域（３４，３６）より浅い位置にコラム領域（３８）が形成された構造が形成されている。外周領域（５６）には、コラム領域（３８）の直上に、フィールド絶縁膜（４６）とフィールド電極（４８）とが積層されている。特許文献２では、外周領域（５６）において、フィールド絶縁膜（４６）の下方にコラム領域（３８）が形成されているが、フィールド絶縁膜（４６）の内端（６４）の直下及びその近傍領域にはコラム領域（３８）が形成されないようにして、フィールド絶縁膜（４６）の内端（６４）付近の電界集中を緩和している。
【００１３】
特許文献５及びそれを基礎とする米国出願である特許文献６の図１には、外周領域に環状の浅いｐ型領域（１０５）とコラム領域（１０６）とが形成され、外周領域において最外周のコラム領域（１０６ａ）より外側の領域（環状の浅いｐ型領域（１０５）とコラム領域（１０６）とがない領域）にフィールド絶縁膜（１１８）が形成され、外周領域においてコラム領域（１０６）の直上を除く領域にフィールド電極（１２０）が形成された構造が記載されている。
また、それに関連する説明には、外周領域にコラム領域（１０６）を形成することにより、外周領域の耐圧を高く保つことができると記載されている。特許文献５、６では、フィールド電極（１２０）をコラム領域（１０６）直上に形成しないことで、フィールド電極を形成した後にコラム領域（１０６）を形成することを可能としている。
【００１４】
外周領域に柱状のコラム領域がないタイプであるが、参考までに特許文献７及びそれを基礎とする米国出願である特許文献８を挙げておく。特許文献７、８の図１には、外周領域にコラム領域（４）の代わりにｐ型の埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）が設けられ、これら埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）の上方に環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）が設けられ、これら環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）の直上にフィールド電極（１４）が形成された構造が記載されている。特許文献４の段落００３２〜００４１には、環状の浅いｐ型領域ＧＲ１〜ＧＲ４及び埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）によって、局所的な電界集中が抑えられることが記載されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開2001-298190号公報
【特許文献２】米国特許出願公開第2001/0028083号明細書
【特許文献３】特開2007-103902号公報
【特許文献４】米国特許出願公開第2007/0052015号明細書
【特許文献５】特開2006-196518号公報
【特許文献６】米国特許出願公開第2006/0151831号明細書
【特許文献７】特開2009-088345号公報
【特許文献８】米国特許出願公開第2009/0090968号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明者が詳細な分析を実施したところ、後述するように、上記従来構造では外周領域における耐圧や破壊耐量が必ずしも充分ではないことが分かった。
【課題を解決するための手段】
【００１７】
本発明の半導体装置は、
半導体基板の一方の面に半導体層が形成された基板に、
前記半導体層内に、第１導電型のドリフト領域と第２導電型のコラム領域とが基板面方向に並列された並列構造と、当該並列構造の上方に形成された第２導電型のベース領域とを有する少なくとも１つのトランジスタ素子が形成された半導体装置であって、
前記少なくとも１つのトランジスタ素子が形成された素子形成領域より外側の外周領域には、前記半導体層内に、前記トランジスタ素子の前記並列構造と同一構造である、第１導電型のドリフト領域と第２導電型のコラム領域との並列構造と、前記トランジスタ素子の前記ベース領域の側方に当該ベース領域から離間して平面視環状に形成された第２導電型の環状拡散領域とが形成されており、
前記外周領域の前記第２導電型の環状拡散領域は、最内端及びその近傍部分が前記コラム領域上に位置され、最外端が最外周の前記コラム領域よりも外側に位置されており、
前記外周領域の前記半導体層上に、前記第２導電型の環状拡散領域を覆うフィールド絶縁膜が積層されたものである。
【００１８】
本発明によれば、図３Ａに等ポテンシャル面のシミュレーション例を示すように、電界集中が緩和され、耐圧及び破壊耐量が向上された所謂スーパージャンクション構造の半導体装置を提供することができる。
【発明の効果】
【００１９】
本発明によれば、電界集中が緩和され、耐圧及び破壊耐量が向上された所謂スーパージャンクション構造の半導体装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る第１実施形態の半導体装置の要部断面図である。
【図２Ａ】図１の半導体装置の要部平面図である。
【図２Ｂ】図１の半導体装置の全体平面図である。
【図３Ａ】本発明に係る実施例の外周領域の等ポテンシャル面のシミュレーション例である。
【図３Ｂ】比較例の外周領域の等ポテンシャル面のシミュレーション例である。
【図４Ａ】設計変更例を示す要部平面図である。
【図４Ｂ】設計変更例を示す全体平面図である。
【図４Ｃ】他の設計変更例を示す全体平面図である。
【図５】本発明に係る第２実施形態の半導体装置の要部断面図である。
【図６】本発明に係る第３実施形態の半導体装置の要部断面図である。
【図７】ＳＪ構造を有する縦型パワーＭＯＳＦＥＴの基本構成を示す要部断面図である。
【発明を実施するための形態】
【００２１】
「第１実施形態」
図面を参照して、本発明に係る第１実施形態の半導体装置の構成について説明する。図１は本実施形態の半導体装置の要部断面図、図２Ａは要部平面図、図２Ｂは全体平面図である。図面上は視認しやすくするため、各部材の縮尺や位置は適宜、実際のものとは異ならせてある。
【００２２】
本実施形態の半導体装置１は、第１導電型の半導体基板１０１に、少なくとも１つのスーパージャンクション（ＳＪ）構造を有する縦型のパワーＭＯＳＦＥＴ（トランジスタ素子）２００が形成されたものである。本実施形態では、１つの半導体基板１０１に複数のＭＯＳＦＥＴ２００が形成されており、複数のＭＯＳＦＥＴ２００が形成された領域を素子形成領域（セル領域）２００Ｘ、それより外側を外周領域３００Ｘと呼ぶ。素子形成領域２００Ｘと外周領域３００Ｘとの間には明確な境界がある訳ではない。図１では、ｐ型ベース領域２０３の形成領域を素子形成領域２００Ｘとし、それより外側を外周領域３００Ｘとして、図示してある。
【００２３】
半導体装置１には、第１導電型の半導体基板１０１の一方の面（図示上面）全体に半導体層２０１が形成され、他方の面（図示下面）全体にドレイン電極２１２が形成されている。
ＭＯＳＦＥＴ２００（半導体装置１の素子形成領域２００Ｘ）は、
半導体基板１０１の一方の面（図示上面）に形成された半導体層２０１と、
半導体層２０１上に形成された層間絶縁膜２１０と、
層間絶縁膜２１０に開孔されたコンタクトホールを介して、半導体層２０１と電気的に接続されたソース電極２１１と、
半導体層２０１の上面から開溝された溝部（トレンチ）内に形成されたゲート絶縁膜２０６及びゲート電極２０７と、
半導体基板１０１の他方の面（図示下面）に形成されたドレイン電極２１２とを備えている。
【００２４】
ＭＯＳＦＥＴ２００は、
半導体層２０１内に、
第１導電型のドリフト領域（不純物濃度の低いドレイン領域）２０２と、
ドリフト領域２０２の上方に形成された第２導電型のベース領域２０３と、
ベース領域２０３の上層部に形成された第１導電型のソース領域２０４と、
ドリフト領域２０２内においてベース領域２０３の下方に柱状に形成された第２導電型のコラム領域２０５とを備えている。
【００２５】
ＭＯＳＦＥＴ２００において、断面視、内部にゲート絶縁膜２０６及びゲート電極２０７が形成された溝部は、半導体層２０１の上面から少なくともソース領域２０４とベース領域２０３とに跨って開溝されている。内部にゲート絶縁膜２０６及びゲート電極２０７が形成された溝部の平面パターンについては、図２Ａ及び図２Ｂを参照されたい。
【００２６】
本実施形態では、第１導電型はｎ型、第２導電型はｐ型である。より詳しくは、半導体基板１０１はｎ＋型、ドリフト領域２０２はｎ型、ベース領域２０３はｐ型、ソース領域２０４はｎ＋型、コラム領域２０５はｐ型である。
【００２７】
半導体層２０１内には、第１導電型のドリフト領域２０２と第２導電型のコラム領域２０５とが基板面方向に並列された並列構造（ｐ／ｎ接合構造）が形成されている。
本実施形態において、第１導電型のドリフト領域２０２のドナー不純物量と第２導電型のコラム領域２０５のアクセプタ不純物量とが略同一に設定されることが好ましい。「略同一」は、誤差範囲のずれは許容されることを意味する。
第１導電型のドリフト領域２０２のドナー不純物量と第２導電型のコラム領域２０５のアクセプタ不純物量とが略同一の条件では、第１導電型のドリフト領域２０２と第２導電型のコラム領域２０５のチャージとがバランスした状態（チャージバランス条件）となり、耐圧を最大化することができ、好ましい。かかるチャージバランス条件下では、デバイスのＯＦＦ時にドレイン−ソース電極間に逆バイアス電圧がかかると、ドリフト領域とコラム領域間のｐ／ｎ接合から空乏層が横方向に均等に広がるため、隣接する空乏層同士が互いに接続し易くなる。ＳＪ構造全体が空乏化して単一の空乏層になると、等ポテンシャル面がほぼ等間隔かつほぼ平行となるため、耐圧を最大化することができる。ＳＪ構造の設計では、チャージバランス条件下で（耐圧を最大化した状態で）ドリフト領域の不純物濃度を高濃度化できるため、ドリフト抵抗を低減でき、オン抵抗を低減できる。
【００２８】
なお、半導体基板１０１、ドリフト領域２０２、ベース領域２０３、ソース領域２０４、コラム領域２０５の導電型及び不純物濃度については、本発明の趣旨を逸脱しない範囲内において適宜設計変更できる。第１導電型と第２導電型とは、上記の逆でも構わない。
【００２９】
図２Ａ及び図２Ｂに示すように、本実施形態において、平面視、ライン状の複数の第２導電型のコラム領域２０５が、図示左右方向に周期的に配列されている。
【００３０】
本実施形態において、外周領域３００Ｘには、半導体層２０１内に、素子形成領域２００Ｘに形成された第１導電型のドリフト領域２０２と第２導電型のコラム領域２０５の並列構造と同一の並列構造と、素子形成領域２００Ｘの第２導電型のベース領域２０３の側方に、当該ベース領域から離間して平面視環状に形成された第２導電型の環状拡散領域３０３とが形成されている。本実施形態において、第２導電型の環状拡散領域３０３は素子形成領域２００Ｘのベース領域２０３と同様、ｐ型である。
【００３１】
素子形成領域２００Ｘの第２導電型のベース領域２０３と外周領域３００Ｘの第２導電型の環状拡散領域３０３の深さと不純物濃度は、略同一でも異なっていても構わないが、略同一であることが好ましい。
素子形成領域２００Ｘの第２導電型のベース領域２０３と外周領域３００Ｘの第２導電型の環状拡散領域３０３とは同一プロセスで形成されることが好ましい。この場合、第２導電型の環状拡散領域３０３を設けても、工程数の増加がなく、好ましい。
【００３２】
本実施形態において、素子形成領域２００Ｘにおいて、断面視、第２導電型のベース領域２０３と第２導電型のコラム領域２０５とが接し、外周領域３００Ｘにおいて、断面視、第２導電型の環状拡散領域３０３と第２導電型のコラム領域２０５とが接している。
【００３３】
図１に示すように、本実施形態において、外周領域３００Ｘの第２導電型の環状拡散領域３０３は、最内端３０３Ａ及びその近傍部分がコラム領域２０５上に位置され、最外端３０３Ｂが最外周のコラム領域（図示最右端のコラム領域）２０５よりも外側に位置されている。
すなわち、外周領域３００Ｘの第２導電型の環状拡散領域３０３は、最内端３０３Ａを含む図示左端部がコラム領域２０５に重なって形成されており、最外端３０３Ｂを含む図示右端部が最外周のコラム領域２０５より外側に張り出している。
素子形成領域２００Ｘの第２導電型のベース領域２０３と、外周領域３００Ｘの第２導電型の環状拡散領域３０３、及び第２導電型のコラム領域２０５の平面関係については、図２Ａ及び図２Ｂを参照されたい。
【００３４】
外周領域３００Ｘの半導体層２０１上に、第２導電型の環状拡散領域３０３を覆うように、フィールド絶縁膜３０６が積層されている。フィールド絶縁膜３０６上にはさらに、フィールド電極３０７と層間絶縁膜２１０とが順次積層されている。フィールド電極３０７は、素子形成領域２００Ｘのゲート電極２０７の材料（例えばポリシリコン）が図示しない領域でフィールド絶縁膜３０６上に引き出されたものである。フィールド電極３０７は、ゲートパッド（図示せず）に接続されている。
【００３５】
本実施形態は所謂スーパージャンクション構造（ＳＪ構造）を有する縦型パワーＭＯＳＦＥＴ２００を備えたものであるので、高耐圧特性と大電流容量とを有しつつ、オン抵抗をＳＪ構造を有しない縦型パワーＭＯＳＦＥＴよりも低減することが可能である。
本実施形態は所謂スーパージャンクション構造（ＳＪ構造）を有する縦型パワーＭＯＳＦＥＴ２００を備えたものであるので、高耐圧特性と大電流容量とを有しつつ、オン抵抗をＳｉリミットを越えて低減することが可能である。
本実施形態では、ＳＪ構造の特徴である柱状のｐ／ｎ接合（コラム領域２０５／ドリフト領域２０２とのｐ／ｎ接合）の繰り返し構造を外周領域３００Ｘまで延長しているので、外周領域３００Ｘの耐圧及び破壊耐量の向上が図られている。
本実施形態においてはさらに、外周領域３００Ｘに、最内端３０３Ａ及びその近傍部分はコラム領域２０５上に位置し、最外端３０３Ｂは最外周のコラム領域２０５よりも外側に位置する第２導電型の環状拡散領域３０３を設けることで、外周領域３００Ｘにおける耐圧及び破壊耐量のより一層の向上が図られている。
【００３６】
図３Ａは、本実施形態において、ＭＯＳＦＥＴ２００のＯＦＦ時にドレイン−ソース電極間に充分に大きな逆バイアス電圧が印加された場合の外周領域３００Ｘにおける等ポテンシャル面のシミュレーション例である（実施例）。
図３Ｂは、外周領域３００Ｘに第２導電型の環状拡散領域３０３がないことを除けば本実施形態と同様の構成についての同シミュレーション例である（比較例）。この比較例の構成では、外周領域３００Ｘにおいて、第２導電型の環状拡散領域３０３がなく、コラム領域２０５がフィールド絶縁膜３０６に直接接している。
【００３７】
図３Ａと図３Ｂとを比較すると分かるように、図３Ｂでは、フィールド絶縁膜と最外周のコラム領域との接触部分付近で等ポテンシャル面の曲率が急激に小さくなり、その部分に電界が集中している。
これに対して、図３Ａでは、外周領域３００Ｘに、最内端３０３Ａ及びその近傍部分はコラム領域２０５上に位置し、最外端３０３Ｂは最外周のコラム領域２０５よりも外側に位置する第２導電型の環状拡散領域３０３が設けられたことで、等ポテンシャル面の間隔が広がり、且つ等ポテンシャル面の曲率が緩やかになっており、電界集中が緩和されている。
【００３８】
フィールド電極３０７にはゲート電圧がかかるため、デバイスのＯＦＦ時には接地電位が印加される。デバイスのＯＦＦ時にはフィールド電極３０７が一定電位（接地電位）になるため、第２導電型のコラム領域２０５も第２導電型の環状拡散領域３０３も形成されていない更に外側の領域では、図３Ａの場合も図３Ｂの場合も、等ポテンシャル面がフィールド電極３０７及びドレイン電極２１２に対して平行になる。このため、最外周のコラム領域２０５からフィールド絶縁膜３０６に向かう等ポテンシャル面は、フィールド電極３０７があることにより、これに並行になるように曲げられており、等ポテンシャル面の曲率はフィールド電極３０７が無い場合に比べて緩やかになる。
【００３９】
本実施形態では、素子成領域２００Ｘの第２導電型のベース領域２０３と外周領域３００Ｘの第２導電型の環状拡散領域３０３とを、平面視で離間させている。かかる構成では、素子成領域２００Ｘの第２導電型のベース領域２０３の外端２０３Ｂと第１導電型のドリフト領域２０２間のｐ／ｎ接合と、第２導電型の環状拡散領域３０３の内端３０３Ａと第１導電型のドリフト領域２０２間のｐ／ｎ接合のそれぞれから横方向に空乏層が広がるため、第２導電型のベース領域２０３と第２導電型の環状拡散領域３０３とが離間していない場合よりも、横方向の電界に強い半導体装置１が得られる。
【００４０】
第１導電型のドリフト領域２０２の比抵抗（不純物濃度）、第２導電型のコラム領域２０５の不純物濃度、第２導電型の環状拡散領域３０３の不純物濃度、及び第２導電型の環状拡散領域３０３の最外周のコラム領域２０５からの張出し部分の長さは、所望の耐圧（ＶＤＳＳ）に応じて設計できる。
本発明者は、例えば、素子形成領域２００Ｘの耐圧（ＶＤＳＳ）が５５Ｖのトレンチゲート型パワーＭＯＳＦＥＴ２００を得ようとする場合、第１導電型のドリフト領域２０２を比抵抗０．５０Ω・ｃｍ程度のエピタキシャル層で形成し、第２導電型のコラム領域２０５の不純物濃度を６．０×１０１６ｃｍ−３程度とし、第２導電型の環状拡散領域３０３の不純物濃度を４．０×１０１６ｃｍ−３程度とし、第２導電型の環状拡散領域３０３を最外周のコラム領域２０５よりも約５．０μｍ外側に張り出すように設計すればよいことを求めている。なお、ここに挙げた数値は設計例であり、適宜設計できることは言うまでもない。
【００４１】
「背景技術」の項で挙げた特許文献１の図１９（特許文献２の図１８）には、素子形成領域（１２２）を囲うように浅いｐ型領域（２０ｃ）が形成されているものの、この浅いｐ型領域（２０ｃ）よりも外側のコラム領域（２０ｂ）がフィールド絶縁膜（２３）に接触している。また、外周領域にはフィールド電極も存在しない。従って、特許文献１の外周構造における等ポテンシャル面は、特許文献１の図１９（特許文献２の図１８）内に破線で示されているように、フィールド絶縁膜（２３）に対してほぼ垂直に入り込んでいる。つまり、比較例の図３Ｂよりもさらに電界集中が大きく、耐圧や破壊耐量が低くなっている。
【００４２】
「背景技術」の項で挙げた特許文献３の図１（特許文献４の図１Ａ、図１Ｂ）には、特許文献１（特許文献２）に比べて、外周領域（５６）に浅いｐ型領域がなく、素子形成領域のコラム領域（３４，３６）よりも浅い位置にコラム領域（３８）が形成されており、外周領域（５６）にフィールド電極（４８）が形成されているため、最外周のコラム領域（３８）とフィールド絶縁膜（４６）との接触部分における電界集中は、特許文献１（特許文献２）よりも緩和されると考えられる。
しかしながら、特許文献３（特許文献４）の外周構造では、コラム領域（３８）は素子形成領域（５４）のベース領域（５１）よりも深い位置に形成されている。すなわち、特許文献３（特許文献４）の外周構造では、最外周のコラム領域（３８）の深さは、本実施形態の浅いｐ型環状拡散領域３０３に比べるとかなり深いため、最外周のコラム領域（３８）からフィールド絶縁膜（４６）に向かう等ポテンシャル面は図３Ａよりも急峻であり、等ポテンシャル面の曲率は図３Ａよりも小さくなる。従って、本実施形態の外周構造の方が、特許文献３（特許文献４）よりも電界集中が小さくなり、耐圧や破壊耐量が優れている。
【００４３】
「背景技術」の項で挙げた特許文献５（特許文献６）の図１には、外周領域に浅いｐ型領域（１０５）とコラム領域１０６とが形成されているが、外周領域の浅いｐ型領域（１０５）の最内端及びその近傍部分はコラム領域（１０６）上には位置していない。外周領域にフィールド絶縁膜（１１８）とフィールド電極（１２０）とが形成されているが、これらは浅いｐ型領域（１０５）とコラム領域１０６との上方には形成されていない。
特許文献５（特許文献６）では、フィールド絶縁膜の下にはコラム領域もベース領域も形成されていないので、等電位面を緩やかにする効果は特許文献３（特許文献４）よりも劣っている。
【００４４】
「背景技術」の項で挙げた特許文献７（特許文献８）の図１には、外周領域にコラム領域（４）の代わりにｐ型の埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）が設けられ、これら埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）の上方に環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）が設けられ、これら環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）の直上にフィールド電極（１４）が形成された構造が記載されている。
この半導体装置は、外周領域にコラム領域がなく、代わりに厚み方向の異なる位置に複数の埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）が設けられているので、外周領域の設計が複雑である。また、埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）を素子領域のコラム領域とは異なる工程で形成しているため、工程数も多くなる。
【００４５】
以上説明したように、本実施形態によれば、電界集中が緩和され、耐圧及び破壊耐量が向上された半導体装置１を提供することができる。
【００４６】
「第１実施形態の設計変更例」
第１導電型のコラム領域２０５のパターンは、図２Ａ及び図２Ｂに示したラインパターンに制限されず、適宜設計変更できる。
第１導電型のコラム領域２０５のパターンは、図４Ａ及び図４Ｂに示すようなアレイパターンあるいは図４Ｃに示すような千鳥パターンでも構わない。
この場合も、外周領域３００Ｘの第２導電型の環状拡散領域３０３の最内端３０３Ａ及びその近傍部分をアレイパターンあるいは千鳥パターンのコラム領域２０５上に位置させ、最外端３０３Ｂを最外周のいずれのコラム領域２０５よりも外側に位置させることで、第１実施形態と同様の効果が得られる。
【００４７】
「第２実施形態」
図面を参照して、本発明に係る第２実施形態の半導体装置の構成について説明する。図５は本実施形態の半導体装置の要部断面図である。第１実施形態と同じ構成要素については同じ参照符号を付して、説明を省略する。
【００４８】
本実施形態の半導体装置２の基本構成は第１実施形態と同様であり、本実施形態では外周領域３００Ｘの第２導電型の環状拡散領域３０３が間隙を空けて複数の領域に分割されている。本実施形態では第２導電型の環状拡散領域３０３が２つの分割領域３０３Ｐ１（内側）、３０４Ｐ２（外側）に分割されている。
【００４９】
本実施形態において、第２導電型の環状拡散領域３０３の最内端３０３Ａと最外端３０３Ｂの位置は第１実施形態と同様である。すなわち、第２導電型の環状拡散領域３０３の最内端３０３Ａ（最内の分割領域３０３Ｐ１の内端に相当）及びその近傍部分は第２導電型のコラム領域２０５上に位置され、最外端３０３Ｂ（最外の分割領域３０３Ｐ２の外端に相当）は最外周の第２導電型のコラム領域２０５よりも外側に位置されている。
【００５０】
本実施形態においても、第１実施形態と同様の効果が得られる。
さらに、本実施形態の半導体装置２によれば、第２導電型の環状拡散領域３０３が複数の分割領域に３０３Ｐ１、３０３Ｐ２に分割されているので、それぞれの端面のｐ／ｎ接合で横方向の電界を分担して負担することで、横方向の電界にさらに強い半導体装置２が得られる。第２導電型の環状拡散領域３０３の分割数や複数の分割領域の間隙は、適宜設計できる。
【００５１】
「第３実施形態」
図面を参照して、本発明に係る第３実施形態の半導体装置の構成について説明する。図６は本実施形態の半導体装置の要部断面図である。第１実施形態と同じ構成要素については同じ参照符号を付して、説明を省略する。
【００５２】
本実施形態の半導体装置３の基本構成は第１実施形態と同様であり、本実施形態では、素子形成領域２００Ｘにおいて、断面視、第２導電型のベース領域２０３と第２導電型のコラム領域２０５とが離間している。素子形成領域２００Ｘの第２導電型のベース領域２０３と外周領域３００Ｘの第２導電型の環状拡散領域３０３とは好ましくは同一プロセスで形成されるので、素子形成領域２００Ｘの第２導電型のベース領域２０３と第２導電型のコラム領域２０５の関係と同様に、外周領域３００Ｘでは断面視、第２導電型の環状拡散領域３０３と第２導電型のコラム領域２０５とが離間している。
【００５３】
本実施形態においても、第１実施形態と同様の効果が得られる。
さらに、本実施形態においては、素子形成領域２００Ｘにおいて、断面視、第２導電型のベース領域２０３と第２導電型のコラム領域２０５とが離間しているので、素子形成領域２００Ｘにおいてトレンチゲート側面のオン電流の経路が広くなり、第１実施形態よりもオン抵抗の低減が図られる。
また、素子形成領域２００Ｘにおいて、断面視、第２導電型のベース領域２０３と第２導電型のコラム領域２０５とが離間して独立しているので、これらの設計の最適化が容易である。同様に、外周領域３００Ｘにおいて、断面視、第２導電型の環状拡散領域３０３と第２導電型のコラム領域２０５とが離間して独立しているので、これらの設計の最適化が容易である。
【００５４】
本実施形態においても、外周領域３００Ｘの第２導電型の環状拡散領域３０３を、図５に示した半導体装置２のように、複数の分割領域に分割してもよい。
【００５５】
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更可能である。
上記実施形態では、ＳＪ構造を有するＭＯＳＦＥＴを備えた半導体装置を例に説明したが、ＳＪ構造を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）等を備えた半導体装置にも適用できる。
【符号の説明】
【００５６】
１〜３  半導体装置
１０１    第１導電型の半導体基板
２００  ＭＯＳＦＥＴ（トランジスタ素子）
２００Ｘ  素子形成領域
２０１    半導体層
２０２    第１導電型のドリフト領域
２０３    第２導電型のベース領域
２０３Ｂ  第２導電型のベース領域の外端
２０４    第１導電型のソース領域
２０５    第２導電型のコラム領域
２０６    ゲート絶縁膜
２０７    ゲート電極
２１０    層間絶縁膜
２１１    ソース電極
２１２    ドレイン電極
３００Ｘ  外周領域
３０３    第２導電型の環状拡散領域
３０３Ａ  第２導電型の環状拡散領域の最内端
３０３Ｂ  第２導電型の環状拡散領域の最外端
３０３Ｐ１、３０３Ｐ２  第２導電型の環状拡散領域の分割領域
３０６    フィールド絶縁膜
３０７    フィールド電極
【図１】
2011216847.tif 000003
【図２Ａ】
2011216847.tif 000004
【図２Ｂ】
2011216847.tif 000005
【図３Ａ】
2011216847.tif 000006
【図３Ｂ】
2011216847.tif 000007
【図４Ａ】
2011216847.tif 000008
【図４Ｂ】
2011216847.tif 000009
【図４Ｃ】
2011216847.tif 000010
【図５】
2011216847.tif 000011
【図６】
2011216847.tif 000012
【図７】
2011216847.tif 000013
【手続補正書】
【提出日】平成23年2月15日(2011.2.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
特許文献３及びそれを基礎とする米国出願である特許文献４には、外周領域のｐ／ｎ接合とフィールド絶縁膜の内端との位置関係を規定して外周領域の電界集中を緩和した構造が記載されている。
特許文献３の図１／特許文献４の図１Ａ、図１Ｂには、外周領域（５６）に環状の浅いｐ型領域はなく、素子形成領域（５４）のコラム領域（３４，３６）より浅い位置にコラム領域（３８）が形成された構造が形成されている。外周領域（５６）には、コラム領域（３８）の直上に、フィールド絶縁膜（４６）とフィールド電極（４８）とが積層されている。特許文献３では、外周領域（５６）において、フィールド絶縁膜（４６）の下方にコラム領域（３８）が形成されているが、フィールド絶縁膜（４６）の内端（６４）の直下及びその近傍領域にはコラム領域（３８）が形成されないようにして、フィールド絶縁膜（４６）の内端（６４）付近の電界集中を緩和している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
外周領域に柱状のコラム領域がないタイプであるが、参考までに特許文献７及びそれを基礎とする米国出願である特許文献８を挙げておく。特許文献７、８の図１には、外周領域にコラム領域（４）の代わりにｐ型の埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）が設けられ、これら埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）の上方に環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）が設けられ、これら環状の浅いｐ型領域（ＧＲ１〜ＧＲ４）の直上にフィールド電極（１４）が形成された構造が記載されている。特許文献７の段落００３２〜００４１には、環状の浅いｐ型領域ＧＲ１〜ＧＲ４及び埋め込み半導体領域（ＢＧＲ１〜ＢＧＲ４）によって、局所的な電界集中が抑えられることが記載されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
「第１実施形態の設計変更例」
第２導電型のコラム領域２０５のパターンは、図２Ａ及び図２Ｂに示したラインパターンに制限されず、適宜設計変更できる。
第２導電型のコラム領域２０５のパターンは、図４Ａ及び図４Ｂに示すようなアレイパターンあるいは図４Ｃに示すような千鳥パターンでも構わない。
この場合も、外周領域３００Ｘの第２導電型の環状拡散領域３０３の最内端３０３Ａ及びその近傍部分をアレイパターンあるいは千鳥パターンのコラム領域２０５上に位置させ、最外端３０３Ｂを最外周のいずれのコラム領域２０５よりも外側に位置させることで、第１実施形態と同様の効果が得られる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2011216847.tif 000014