(57)【要約】【課題】イメージセンサのセンサチップと外部回路との接続配線数を大幅に減らすことが可能な電荷検出装置を提供する。【解決手段】フォトダイオードＰＤで生じる光電流を、スイッチ回路１内のカレントミラー回路により２つのコンデンサＣＨ，ＣＬに振り分けて電荷検出装置において、第１のコンデンサＣＨの電荷蓄積量が飽和しないようフォトダイオードＰＤで生じる光電流に応じて設定されたカレントミラー回路の電流ゲイン設定用バイアス電圧設定値を記憶するメモリ回路４と、複数のバイアス電圧値Ｖ１〜Ｖ４の中からメモリ回路４に記憶された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択してカレントミラー回路のバイアス電圧印加端子に供給するバイアス電圧選択回路５と、を備えて構成した。【選択図】図１
2011040809.tif 000002
【特許請求の範囲】
【請求項１】
変調した光の明暗に同期して受光素子で生じる光電流を、カレントミラー回路によりそれぞれ第１及び第２のコンデンサに振り分けて供給して電荷を蓄積する構成の電荷検出装置において、
少なくとも前記変調光の明るい時の電荷量を蓄える前記第１のコンデンサの電荷蓄積量が飽和しないよう前記受光素子で生じる光電流に応じて設定された前記カレントミラー回路の電流ゲイン設定用バイアス電圧設定値を記憶するバイアス電圧記憶部と、
複数のバイアス電圧値の中から前記バイアス電圧記憶部に記憶された前記電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択して前記カレントミラー回路のバイアス電圧印加端子に供給するバイアス電圧選択部と、
を備えて構成したことを特徴とする電荷検出装置。
【請求項２】
前記バイアス電圧選択部は、前記複数のバイアス電圧値がそれぞれ印加された複数の端子を、前記バイアス電圧記憶部の記憶内容に基づいて切換えて前記カレントミラー回路のバイアス電圧印加端子に選択的に接続する構成である請求項１に記載の電荷検出装置。
【請求項３】
前記カレントミラー回路は、前記バイアス電圧選択部と前記受光素子の間に直列に接続し前記受光素子で生じる前記光電流に応じた電流が流れる第１ＭＯＳトランジスタと、前記受光素子で生じる前記光電流に応じて前記第１ＭＯＳトランジスタのゲート端子電圧を可変制御するオペアンプと、定電圧ラインと前記第１のコンデンサの間に直列に介装しゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続し変調光が明るい時の前記光電流に対応する出力電流が流れる第２ＭＯＳトランジスタと、定電圧ラインと前記第２のコンデンサの間に直列に介装しゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続し変調光が暗い時の前記光電流に対応する出力電流が流れる第３ＭＯＳトランジスタと、を備える構成である請求項１又は２に記載の電荷検出装置。
【請求項４】
前記定電圧ラインと前記第２ＭＯＳトランジスタの間に介装され変調光が明るい期間に駆動信号の入力で前記第２ＭＯＳトランジスタを定電圧ラインに接続し駆動信号の停止で前記第２ＭＯＳトランジスタをＧＮＤに切換接続する第１切換スイッチと、前記定電圧ラインと前記第３ＭＯＳトランジスタの間に介装され変調光が暗い期間に駆動信号の入力で前記第３ＭＯＳトランジスタを定電圧ラインに接続し駆動信号の停止で前記第３ＭＯＳトランジスタをＧＮＤに切換接続する第２切換スイッチと、を備えて構成した請求項３に記載の電荷検出装置。
【請求項５】
少なくとも前記第１のコンデンサに前記受光素子で生じる光電流に応じて蓄えられた電荷蓄積量を検出する電荷蓄積量検出部と、
該電荷蓄積量検出部の検出値が予め設定した上下限閾値範囲内か否かを判定する電荷蓄積量判定部と、
該電荷蓄積量判定部の判定結果に基づいて、前記第１のコンデンサの電荷蓄積量が前記上下限閾値範囲内になるよう前記カレントミラー回路の電流ゲイン設定用バイアス電圧設定値を設定するバイアス電圧設定部と、
を備え、
バイアス電圧設定部の設定した前記電流ゲイン設定用バイアス電圧設定値を前記バイアス電圧記憶部に記憶させる構成したことを特徴とする請求項１〜４のいずれか１つに記載の電荷検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調光の明暗に同期して受光素子で生じる光電流を、カレントミラー回路を用いて２つのコンデンサに振り分け、その電荷量の差分を検出する電荷検出装置に関し、特に、カレントミラー回路の電流ゲインを可変できる電荷検出装置に関する。
【背景技術】
【０００２】
物体検出方式の代表的な手法として、予め取得した背景画像データと現在の画像データとの差分から背景の変化を検出して物体を検出する背景差分法がある。背景差分法の場合、照明や太陽光等の背景に照射されている光の量や向きが変化すると、背景に変化がなくても恰も変化したかのように検出されて、誤検出する虞れがある。かかる問題を解消するため、背景に変調光を照射し、変調光の明暗に同期してイメージセンサの受光素子に発生する光電流を２つのコンデンサに振り分けて電荷を蓄積し、その差分に基づいて背景画像データと現在の画像データとを比較することにより、背景光の変化の影響を排除して物体を検出する手法が知られている。
【０００３】
そして、変調光の明暗に同期して２つのコンデンサに振り分けた電荷の差分を検出する従来の電荷検出装置として、例えば特許文献１に記載されたものがある。この電荷検出装置の概略図を図１３に示し、その具体的な回路構成の一例を図１４に示す。
この電荷検出装置は、変調光の明暗に同期させた制御回路３からのｎ−ｓｗ１、ｎ−ｓｗ２信号により、スイッチ回路１内の第１切換スイッチ１Ａと第２切換スイッチ１Ｂを交互に切換制御し、スイッチ回路１内の３つのＰＭＯＳＱ１〜３で構成されるカレントミラー回路のＰＭＯＳＱ２、３を交互に定電圧ラインＶｄｄに接続する。これにより、変調光が明るい時と暗い時のフォトダイオードＰＤに流れる光電流Ｉｉｎが、カレントミラー回路を介してコンデンサＣＨ、ＣＬにそれぞれ振り分けられて蓄えられる。その後、制御回路３から互いに相補の関係にあるＶｓｅｌ信号とｎ−Ｖｓｅｌ信号に加えてｆｌａｇ信号を、差分蓄積回路２に出力し、図示しないが差分蓄積回路２内の４つのＮＭＯＳで構成されたカレントミラー回路の動作により、コンデンサＣＬの蓄積電荷量分をコンデンサＣＨの蓄積電荷量から放電させることにより、両コンデンサＣＨ、ＣＬの蓄積電荷量の差分をコンデンサＣＨ側に蓄積する構成である。尚、差分蓄積回路２は、特許文献１に記載されていたものと同じ構成であり、その動作は特許文献１に記載されているので、ここでは説明を省略する。
【０００４】
また、この電荷検出装置では、カレントミラー回路のＰＭＯＳＱ１のソース端子に印加する電圧Ｖｃｎｔを可変することで、電圧Ｖｃｎｔに応じてカレントミラー回路の電流ゲインを変化させることができる。これにより、フォトダイオードＰＤの検出する光量に応じて可変電圧Ｖｃｎｔを調整してカレントミラー回路の電流ゲインを調整することで、微弱光から強い光まで広範囲の光量検出が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１４１７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示した従来の電荷検出装置は、例えば、各画素の電荷検出用としてイメージセンサに適用した場合、以下の問題がある。通常屋外でイメージセンサを使用する場合、光量が強い箇所と弱い箇所が現れるため、光量が弱い画素における電荷検出装置のカレントミラー回路の電流ゲインは高く、光量が強い画素のカレントミラー回路の電流ゲインは低く設定しなければ、イメージセンサのダイナミックレンジは狭くなる。つまり、イメージセンサのダイナミックレンジを広くするためには、画素毎に電荷検出装置におけるカレントミラー回路の電流ゲインの調整が必要となる。この場合、図１４に示した従来の電荷検出装置の構成では、図１５に示すように、画素毎に可変電圧Ｖｃｎｔの供給線を配線する必要があり、イメージセンサの半導体製造技術で製造されるセンサチップ４と外部の可変電圧供給源（図示せず）とを接続する配線数は膨大な数となる。配線数を削減するため、例えば、図１６のように、センサチップ４を複数のブロックに分け、ブロック単位で可変電圧Ｖｃｎｔを供給する構成とすれば、配線数を減らすことはできるが、この場合、同じブロック内で光量が強い箇所と弱い箇所が現れた場合に対処することができない。
【０００７】
本発明は上記問題点に着目してなされたもので、イメージセンサに適用した場合に、画素毎にカレントミラー回路の電流ゲイン調整が可能で、しかも、センサチップと外部回路との接続配線数を大幅に減らすことが可能な電荷検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このため、請求項１の発明は、変調した光の明暗に同期して受光素子で生じる光電流を、カレントミラー回路によりそれぞれ第１及び第２のコンデンサに振り分けて供給して電荷を蓄積する構成の電荷検出装置において、少なくとも前記変調光の明るい時の電荷量を蓄える前記第１のコンデンサの電荷蓄積量が飽和しないよう前記受光素子で生じる光電流に応じて設定された前記カレントミラー回路の電流ゲイン設定用バイアス電圧設定値を記憶するバイアス電圧記憶部と、複数のバイアス電圧値の中から前記バイアス電圧記憶部に記憶された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択して前記カレントミラー回路のバイアス電圧印加端子に供給するバイアス電圧選択部と、を備えて構成したことを特徴とする
【０００９】
かかる構成では、バイアス電圧記憶部は、変調光の明るい時の電荷量を蓄える第１のコンデンサの電荷蓄積量が飽和しないよう受光素子で生じる光電流に応じて設定されたカレントミラー回路の電流ゲイン設定用バイアス電圧設定値を記憶する。バイアス電圧選択部は、複数のバイアス電圧値の中から、バイアス電圧記憶部に記憶された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択してカレントミラー回路のバイアス電圧印加端子に供給するようにする。これにより、イメージセンサに適用した場合、各画素の光電流値に応じて各画素毎に適切なバイアス電圧値を設定してカレントミラー回路の電流ゲインを調整できるようになり、センサチップと外部のバイアス電圧供給源との接続配線が、予め設定した複数のバイアス電圧値の数だけで済むようになる。
【００１０】
具体的には請求項２のように、前記バイアス電圧選択部は、前記複数のバイアス電圧値がそれぞれ印加された複数の端子を、前記バイアス電圧記憶部の記憶内容に基づいて切換えて前記カレントミラー回路のバイアス電圧印加端子に選択的に接続する構成である。
【００１１】
請求項３のように、前記カレントミラー回路は、前記バイアス電圧選択部と前記受光素子の間に直列に接続し前記受光素子で生じる前記光電流に応じた電流が流れる第１ＭＯＳトランジスタと、前記受光素子で生じる前記光電流に応じて前記第１ＭＯＳトランジスタのゲート端子電圧を可変制御するオペアンプと、定電圧ラインと前記第１のコンデンサの間に直列に介装しゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続し変調光が明るい時の前記光電流に対応する出力電流が流れる第２ＭＯＳトランジスタと、定電圧ラインと前記第２のコンデンサの間に直列に介装しゲート端子が前記第１ＭＯＳトランジスタのゲート端子に接続し変調光が暗い時の前記光電流に対応する出力電流が流れる第３ＭＯＳトランジスタと、を備える構成とした。
【００１２】
請求項４のように、前記定電圧ラインと前記第２ＭＯＳトランジスタの間に介装され変調光が明るい期間に駆動信号の入力で前記第２ＭＯＳトランジスタを定電圧ラインに接続し駆動信号の停止で前記第２ＭＯＳトランジスタをＧＮＤに切換接続する第１切換スイッチと、前記定電圧ラインと前記第３ＭＯＳトランジスタの間に介装され変調光が暗い期間に駆動信号の入力で前記第３ＭＯＳトランジスタを定電圧ラインに接続し駆動信号の停止で前記第３ＭＯＳトランジスタをＧＮＤに切換接続する第２切換スイッチと、を備える構成とした。
【００１３】
請求項５のように、少なくとも前記第１のコンデンサに前記受光素子で生じる光電流に応じて蓄えられた電荷蓄積量を検出する電荷蓄積量検出部と、該電荷蓄積量検出部の検出値が予め設定した上下限閾値範囲内か否かを判定する電荷蓄積量判定部と、該電荷蓄積量判定部の判定結果に基づいて、前記第１のコンデンサの電荷蓄積量が前記上下限閾値範囲内になるよう前記カレントミラー回路の電流ゲイン設定用バイアス電圧値を設定するバイアス電圧設定部と、を備え、バイアス電圧設定部の設定した電流ゲイン設定用バイアス電圧設定値を前記バイアス電圧記憶部に記憶させる構成とした。
【発明の効果】
【００１４】
本発明の電荷検出装置によれば、変調光の明るい時の電荷量を蓄える第１のコンデンサの電荷蓄積量が飽和しないよう受光素子で生じる光電流に応じて設定されたカレントミラー回路の電流ゲイン設定用バイアス電圧設定値を記憶するバイアス電圧記憶部と、複数のバイアス電圧値の中からバイアス電圧記憶部に記憶された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択してカレントミラー回路のバイアス電圧印加端子に供給するバイアス電圧選択部とを設ける構成としたので、イメージセンサにおいて画素毎に光量の強弱に応じてカレントミラー回路の電流ゲインを適切に調整でき、微弱光から強い光まで広範囲の光量検出が可能となり、ダイナミックレンジの広いイメージセンサを提供できる。また、バイアス電圧選択部で選択可能な予め設定した複数のバイアス電圧の供給配線を各画素のバイアス選択部に分岐接続すればよいので、イメージセンサのセンサチップと外部のバイアス電圧供給源との接続配線は、予め設定したバイアス電圧値の数だけでよく、センサチップと外部回路との接続配線数を大幅に減らすことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る電荷検出装置の一実施形態を示す概略構成図
【図２】同上実施形態の具体的回路図
【図３】本発明の電荷検出装置を適用したイメージセンサの一例を示す概略構成図
【図４】図３のイメージセンサの画素の電流ゲイン設定ためのバイアス電圧の設定動作手順を説明するフローチャート
【図５】図４の設定動作手順に対応するタイムチャート
【図６】本発明に係る電荷検出装置を適用したイメージセンサのチップ外部の配線数削減効果の説明図
【図７】本発明の電荷検出装置を適用したイメージセンサの別の例を示す概略構成図
【図８】図７のイメージセンサの画素の電流ゲイン設定のためのバイアス電圧の設定動作手順を説明するフローチャート
【図９】図８の設定動作手順に対応するタイムチャート
【図１０】本発明の電荷検出装置を適用したイメージセンサの更に別の例を示す概略構成図
【図１１】図１０のイメージセンサの画素の電流ゲイン設定のためのバイアス電圧の設定動作手順を説明するフローチャート
【図１２】図１１の設定動作手順に対応するタイムチャート
【図１３】従来の電荷検出装置の概略構成図
【図１４】同上従来例の具体的回路図
【図１５】従来の電荷検出装置の問題点の説明図
【図１６】従来の電荷検出装置の問題点の説明図
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係る電荷検出装置の実施形態の構成を示す概略図である。図２は、図１の電荷検出装置の具体的な回路図である。尚、図１３、図１４と同一要素には同一符号を付してある。
図１において、本実施形態の電荷検出装置は、変調光を含む光を光電変換する受光素子であるフォトダイオードＰＤに生じる光電流Ｉｉｎを第１のコンデンサＣＨと第２のコンデンサＣＬに振り分け供給するスイッチ回路１と、コンデンサＣＨに蓄えられる電荷量に相当する電圧ＶＣＨからコンデンサＣＬに蓄えられる電荷量に相当する電圧ＶＣＬを減算し、その差分をコンデンサＣＨに蓄積させる差分蓄積回路２と、制御信号の入力で変調光の明暗に同期したｎ−ｓｗ１，ｎ−ｓｗ２の各信号をスイッチ回路１に出力してスイッチ回路１を駆動制御し、所定タイミングで差分蓄積回路２にＶｓｅｌ，ｎ−Ｖｓｅｌの各信号及びｆｌａｇ信号を出力して差分蓄積回路２を駆動制御する制御回路３と、少なくとも第１のコンデンサＣＨの電荷蓄積量が飽和しないようフォトダイオードＰＤで生じる光電流Ｉｉｎに応じて制御回路３により設定されるスイッチ回路１内のカレントミラー回路の電流ゲイン設定用バイアス電圧設定値をメモリ書換え用信号Ｖｗにより記憶させるバイアス電圧記憶部としてのメモリ回路４と、電流ゲイン設定のために予め印加されている複数のバイアス電圧値Ｖ１〜Ｖ４の中からメモリ回路４に記憶された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択してカレントミラー回路のバイアス電圧印加端子に供給するバイアス電圧選択部としてのバイアス電圧選択回路５と、を備えて構成されている。
【００１７】
尚、バイアス電圧選択回路５に予め印加するバイアス電圧値の数は、本実施形態では４つとしたが、これに限るものでなく、少なくとも２つ以上であればよく、選択数が多いほどカレントミラー回路の電流ゲインを細かく調整でき、イメージセンサのダイナミックレンジを拡大することができるが、その分、外部回路とイメージセンサのセンサチップ間の接続配線数が増えることになる。
【００１８】
前記スイッチ回路１は、図２に示すように、３つの第１〜第３ＭＯＳトランジスタであるＰＭＯＳＱ１〜Ｑ３とオペアンプ１１で構成され、フォトダイオードＰＤで生じる光電流Ｉｉｎを第１及び第２のコンデンサＣＨ，ＣＬにそれぞれ振り分けるためのカレントミラー回路と、カレントミラー回路のＰＭＯＳＱ２のソース端子と定電源ラインＶｄｄとの間に介装されて駆動信号であるスイッチ信号ｎ−ｓｗ１に基づき変調光が明るい期間にＰＭＯＳＱ２のソース端子を定電源ラインＶｄｄに接続し、変調光が暗い期間にＰＭＯＳＱ２のソース端子をＧＮＤに切換接続する第１切換スイッチ１Ａと、カレントミラー回路のＰＭＯＳＱ３のソース端子と定電源ラインＶｄｄとの間に介装され駆動信号であるスイッチ信号ｎ−ｓｗ２に基づき変調光が暗い期間にＰＭＯＳＱ３のソース端子を定電源ラインＶｄｄに接続し、変調光の明るい期間にＰＭＯＳＱ３のソース端子をＧＮＤに切換接続する第２切換スイッチ１Ｂと、を備える構成である。
【００１９】
前記カレントミラー回路は、ＰＭＯＳＱ１がバイアス電圧選択回路５とフォトダイオードＰＤの間に直列に接続し、ＰＭＯＳＱ２が第１切換スイッチ１Ａと第１のコンデンサＣＨとの間に直列に接続し、ＰＭＯＳＱ３が第２切換スイッチ１Ｂと第２のコンデンサＣＬとの間に直列に接続し、ＰＭＯＳＱ１のゲート端子が第２及び第３ＰＭＯＳＱ２，Ｑ３の各ゲート端子に接続してある。また、前記ＰＭＯＳＱ１のバルク端子をバイアス電圧選択回路５に接続して基板バイアスとしてバイアス電圧Ｖｃｎｔを印加する。オペアンプ１１は、ＰＭＯＳＱ１がサブスレショールド領域で動作する時の応答性改善のために設けてあるもので、フォトダイオードＰＤの電圧Ｖｐを予め定めた設定値である外部バイアス電圧Ｖｉｎｎに保持するよう、フォトダイオードＰＤの電流変化に応じてＰＭＯＳＱ１のゲート端子電圧を可変制御するものである。即ち、オペアンプ１１は、フォトダイオードＰＤに流れる光電流Ｉｉｎの変化を検出して電圧Ｖｐを外部バイアス電圧Ｖｉｎｎに保持するようＰＭＯＳＱ１のゲート端子電圧ＶＧ（オペアンプの出力）を制御する。これにより、フォトダイオードＰＤの電圧Ｖｐは外部バイアス電圧Ｖｉｎｎに一定に維持され、オペアンプ１１の出力ＶＧはフォトダイオードＰＤに流れる光電流の変化に応じて変化して光電流に応じた電圧値となる。
【００２０】
また、電荷検出装置は、各コンデンサＣＨ，ＣＬの電荷蓄積をリセットするためのＮＭＯＳＱ１１，１２と、信号線φ１へのコンデンサＣＨの蓄積電荷量の読出しを制御するためのＰＭＯＳＱ１３，Ｑ１４と、信号線φ２へのコンデンサＣＬの蓄積電荷量の読出しを制御するためのＰＭＯＳＱ１５，Ｑ１６と、を備える。尚、電荷検出装置は、図２に図示しないが、各信号線φ１，φ２に読出した蓄積電荷量を外部に信号電圧としてそれぞれ出力するために必要な、ゲート端子に所定のバイアス電圧が印加されたソースフォロワのＰＭＯＳを備える。前記ソースフォロワのＰＭＯＳは、実際の２次元アレイ回路では、後述するように１つの列に共通に信号線φ１，φ２用にそれぞれ１つ設ければよい。
【００２１】
前記バイアス電圧選択回路５は、本実施形態では４つのバイアス電圧値Ｖ１〜Ｖ４がそれぞれ予め印加された複数の固定端子と、これら固定端子を選択的に切換えてＰＭＯＳＱ１のソース端子に接続してバイアス電圧を供給する切換端子とを備え、メモリ書換え用信号Ｖｗによりメモリ回路４に記憶された電流ゲイン設定用バイアス電圧設定値を読込み、読込んだ電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を、４つのバイアス電圧値Ｖ１〜Ｖ４の中から切換端子により切換選択する構成である。
【００２２】
メモリ回路４は、制御回路３から送信されるメモリ書換え用信号Ｖｗの指示に基づき、バイアス電圧選択信号Ｖａ，Ｖｂを電流ゲイン設定用バイアス電圧設定値として記憶する。具体的には、メモリ書換え用信号Ｖｗとバイアス電圧選択信号Ｖａ，Ｖｂをそれぞれ１、０の２値信号とし、メモリ書換え用信号Ｖｗが０で、メモリ回路４は、既に記憶されている電流ゲイン設定用バイアス電圧設定値をバイアス電圧選択信号Ｖａ，Ｖｂの値で書換え可能な状態となり、メモリ書換え用信号Ｖｗが１で、メモリ回路４はバイアス電圧選択信号Ｖａ，Ｖｂの値の組み合わせを電流ゲイン設定用バイアス電圧設定値として記憶する。ここで、２値の信号Ｖａ，Ｖｂの組み合わせは、（０，０）、（０，１）、（１，０）、（１，１）の４通りであり、例えば、前記バイアス電圧選択回路５において、（０，０）をバイアス電圧Ｖ１に、（０，１）をバイアス電圧Ｖ２に、（１，０）をバイアス電圧Ｖ３に、（１，１）をバイアス電圧Ｖ４に、それぞれ対応させておく。メモリ回路４は、記憶した２値の信号Ｖａ，Ｖｂの組み合わせである電流ゲイン設定用バイアス電圧設定値を前記バイアス電圧選択回路５に入力する。前記バイアス電圧選択回路５は、ＰＭＯＳＱ１のソース端子に、入力された電流ゲイン設定用バイアス電圧設定値に応じたバイアス電圧値を選択して供給する。
【００２３】
前記差分蓄積回路２については、その構成及び動作は特許文献１に記載された電荷検出装置と同じであるので、ここでは説明を省略する。
【００２４】
次に、本実施形態の電荷検出装置における電流ゲイン設定のためのバイアス電圧Ｖｃｎｔの設定動作を説明する。尚、変調光の明暗に同期してフォトダイオードＰＤに流れる光電流Ｉｉｎに応じた電荷が、カレントミラー回路を介してそれぞれのコンデンサＣＨ，ＣＬに既に蓄積されているものとする。
【００２５】
制御回路３から読出し信号としてｎ−Ｖｓｅｌ信号をＰＭＯＳＱ１４に印加してコンデンサＣＨに蓄積された電荷量を信号線φ１から読出し、電荷量検出回路１２に入力する。電荷量検出回路１２は、コンデンサＣＨに蓄積された電荷蓄積量を検出する電荷蓄積量検出部に相当するもので、入力した電荷量を電圧値に変換して制御回路３に入力する。制御回路３は、入力した電圧値を予め設定した上下限閾値範囲内か否かを判定し、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂとメモリ書換え用信号Ｖｗをメモリ回路４に出力する。ここで、電圧値が上限閾値より大きい時はコンデンサＣＨが飽和又は飽和し易いと判断して、現状の電流ゲイン設定用バイアス電圧値より高いバイアス電圧値を設定してカレントミラー回路の電流ゲインを下げ、同じ光電流値によるコンデンサＣＨの電荷蓄積量を抑制するようにする。逆に、電圧値が下限閾値より小さい時は感度が不足していると判断して、現状の電流ゲイン設定用バイアス電圧値より低いバイアス電圧値を設定してカレントミラー回路の電流ゲインを上げ、同じ光電流値によるコンデンサＣＨの電荷蓄積量を増大するようにする。例えば、電流ゲイン設定のためのバイアス電圧値Ｖ１〜Ｖ４がＶ１＜Ｖ２＜Ｖ３＜Ｖ４の関係であり、現状の設定バイアス電圧値がＶ３であるとする。この場合、検出した電荷蓄積量に対応する電圧値が上限閾値より大きい時は、バイアス電圧値Ｖ４に設定すべく、制御回路３から書換え指示信号であるメモリ書換え用信号Ｖｗ＝０と共に電流ゲイン設定用バイアス電圧設定値として選択信号Ｖａ＝１、Ｖｂ＝１をメモリ回路４に送信する。これにより、メモリ回路４には、電流ゲイン設定用バイアス電圧設定値としてＶａ＝１、Ｖｂ＝１が記憶され、バイアス電圧選択回路５は、バイアス電圧Ｖｃｎｔを電圧値Ｖ３から前記記憶値に対応する電圧値Ｖ４に切換えてカレントミラー回路のＰＭＯＳＱ１に供給する。検出した電荷蓄積量に対応する電圧値が下限閾値より小さい時は、そのときの検出電圧値に応じてバイアス電圧値Ｖ１（又はＶ２）に設定すべく、制御回路３から書換え指示信号であるメモリ書換え用信号Ｖｗ＝０と共に選択信号Ｖａ＝０、Ｖｂ＝０（又はＶａ＝０、Ｖｂ＝１）をメモリ回路４に送信する。これにより、メモリ回路４には、電流ゲイン設定用バイアス電圧設定値としてＶａ＝０、Ｖｂ＝０（又はＶａ＝０、Ｖｂ＝１）が記憶され、バイアス電圧選択回路５は、バイアス電圧Ｖｃｎｔを電圧値Ｖ３から前記記憶値に対応する電圧値Ｖ１（又はＶ２）に切換えてカレントミラー回路のＰＭＯＳＱ１に供給する。ここで、前記制御回路３は、電荷蓄積量判定部及びバイアス電圧設定部の機能も備えるものである。
【００２６】
かかる構成の電荷検出装置によれば、フォトダイオードＰＤで生じる光電流Ｉｉｎの大きさに応じてカレントミラー回路の電流ゲインを適切に調整でき、コンデンサＣＨの飽和を確実に防止できる。即ち、コンデンサＣＨの飽和を回避しつつ、光量の強弱に応じてカレントミラー回路の電流ゲインを適切に調整できるので、微弱光から強い光までの広範囲の光量検出が可能となる。
尚、コンデンサＣＨの飽和を回避できるとき、変調光が暗い期間の光電流Ｉｉｎを蓄積するコンデンサＣＬの飽和も回避できることは明らかである。
【００２７】
尚、両コンデンサＣＨ，ＣＬへの電荷蓄積動作及び両コンデンサＣＨ，ＣＬの差分電荷量をコンデンサＣＨに蓄積する差分電荷蓄積動作については、特許文献１に記載されており、ここでは簡単に説明する。
【００２８】
制御回路３からのｒｓｔ信号によりＮＭＯＳＱ１１，１２をＯＮして両コンデンサＣＨ，ＣＬの電荷をリセットする。電荷リセット後、変調光の明暗に同期させて切換スイッチ１Ａ，１Ｂを交互にＯＮ−ＯＦＦする。これにより、変調光の明暗に同期してフォトダイオードＰＤに流れる光電流Ｉｉｎがカレントミラー回路のＰＭＯＳＱ２，３を介してコンデンサＣＨ，ＣＬに流れ、変調光が明るい期間の光電流に対応する電荷量がコンデンサＣＨに蓄えられ、変調光が暗い期間の光電流に対応する電荷量がコンデンサＣＬに蓄えられる。この動作を、所定回数繰返して変調光が明るい時と暗い時の各電荷量を両コンデンサＣＨ，ＣＬに振り分けて蓄積する。その後、予め定めたタイミングで、制御回路３から互いに相補の関係にあるＶｓｅｌ信号とｎ−Ｖｓｅｌ信号に加えてｆｌａｇ信号を差分蓄積回路２に出力して、電荷量の差分蓄積動作を実行する。即ち、特許文献１に記載されているように、Ｖｓｅｌ信号とｎ−Ｖｓｅｌ信号の発生により、ｆｌａｇ信号が差分蓄積回路２内のカレントミラー回路に入力できる状態にし、その後、ｆｌａｇ信号をハイにして前記カレントミラー回路を動作させる。これにより、コンデンサＣＬから放電される電荷量と同じ電荷量がコンデンサＣＨから放電され、コンデンサＣＨには、両コンデンサＣＨとＣＬの差分の電荷量が残存する。
【００２９】
次に、本発明の電荷検出装置をイメージセンサに適用する場合について説明する。尚、図１及び図２の実施形態と同一要素には同一符号を付してある。
図３に、本発明の電荷検出装置を適用したイメージセンサの一例の概略構成図を示す。
図３において、イメージセンサのセンサチップ２１には、ｍ（行）×ｎ（列）個（ｍ、ｎは自然数）の各画素にフォトダイオードと電荷検出装置が組み込まれている。同列の画素に共通に設けた信号線φ１には前述したソースフォロワのＰＭＯＳ２３−１〜２３−ｎのドレイン端子が接続される。また、ＰＭＯＳ２３−１〜２３−ｎのドレイン端子は、それぞれスイッチ２２−１〜２２−ｎを介してＮＭＯＳ２４のゲート端子に接続する。ＮＭＯＳ２４は、ドレイン端子が定電源ラインＶｃｃに接続し、ソース端子が抵抗Ｒを介して接地される。各画素は、列選択デコーダ２５と行選択デコーダ２６からの各選択信号により選択されて電荷の読出しが行われる。各画素の電荷検出装置のメモリ回路４には、制御回路３からバイアス電圧選択信号Ｖａ，Ｖｂが入力され、メモリ書換え用信号Ｖｗは、制御回路３からのデコーダ制御信号に基づく列選択デコーダ２５と行選択デコーダ２６からの各選択信号の論理和として入力される。即ち、列選択デコーダ２５と行選択デコーダ２６により選択されている画素の電荷検出装置のメモリ回路４が、制御回路３から入力された電流ゲイン設定用バイアス電圧設定値としてのバイアス電圧選択信号Ｖａ，Ｖｂに書換えられる。
【００３０】
尚、図３では、図の簡略化のため、ｎ−ｓｗ１、ｎ−ｓｗ２、ｆｌａｇ、ｒｓｔの各信号線や電流ゲイン設定のためのバイアス電圧Ｖ１〜Ｖ４の供給線等は省略してある。
【００３１】
図３のイメージセンサの画素におけるカレントミラー回路の電流ゲイン設定のためのバイアス電圧値選択動作の手順例を図４及び図５を参照して説明する。
【００３２】
制御回路３からのｒｓｔ信号により全画素の電荷をリセットする（図５の動作（ａ））。
電荷リセット後、変調光の明暗に同期させて制御回路３から交互にｎ−ｓｗ１、ｎ−ｓｗ２信号を出力し、変調光の明暗に同期してフォトダイオードＰＤに流れる光電流Ｉｉｎに応じた電荷を全画素に蓄える（図５の動作（ｂ））。
【００３３】
次に、制御回路３からのデコーダ制御信号により行選択デコーダ２６を制御し、その選択信号により１行目の画素（１，１）〜（１，ｎ）を選択して電荷の読出し及びメモリ回路４の書換えの準備状態にする（図５の動作（ｃ））。
【００３４】
次に、制御回路３からのデコーダ制御信号により列選択デコーダ２５を制御し、その選択信号により１行１列目の画素（１，１）を選択し書換え対象のメモリ回路４を選択すると共に、信号線φ１を介して電荷を読み出す。前記選択信号によりスイッチ２２−１がＯＮし、画素（１，１）に蓄えられた電荷量に応じた電圧が信号線φ１を介してＮＭＯＳ２４のゲート端子に印加する。これにより、ＮＭＯＳ２４がＯＮし、印加電圧に応じた電流が抵抗Ｒに流れて電圧Ｖｏｕｔが発生して制御回路３に入力する（図５の動作（ｄ））。ここで、ＮＭＯＳ２４と抵抗Ｒが電荷量検出回路１２として機能する。また、列選択デコーダ２５と行選択デコーダ２６の各選択信号の入力により画素（１，１）にメモリ書換え用信号Ｖｗ＝０が入力されることになる。
【００３５】
制御回路３は、入力した電圧Ｖｏｕｔを予め設定した上限閾値Ｖｔｈ１及び下限閾値Ｖｔｈ２と比較し、Ｖｔｈ２≦Ｖｏｕｔ≦Ｖｔｈ１のときはカレントミラー回路のゲインは現状維持と判定し、Ｖｏｕｔ＞Ｖｔｈ１であればカレントミラー回路のゲインを下げると判定し、Ｖｏｕｔ＜Ｖｔｈ２であればカレントミラー回路のゲインを上げると判定する（図５の動作（ｅ））。
【００３６】
制御回路３は、列選択デコーダ２５と行選択デコーダ２６により選択されている画素（１，１）の電荷読出し中に、判定結果に基づいて電流ゲイン設定用バイアス電圧設定値として２値のバイアス電圧選択信号Ｖａ，Ｖｂの値を設定して当該画素（１，１）のメモリ回路４の内容を書換える（図５の動作（ｆ））。
【００３７】
次に、デコーダ制御信号により列選択デコーダ２５を制御し、次の列の画素（１，２）を選択して前述と同様にして蓄えられた電荷を読み出す（図５の動作（ｇ））。
【００３８】
上述の動作（ｅ）〜（ｇ）を１行目の最終画素（１，ｎ）まで繰返す。そして、デコーダ制御信号により行選択デコーダ２６を制御し、２行目の画素（２，１）〜（２，ｎ）を選択する。２行目の画素（２，１）〜（２，ｎ）に対しても１行目と同様の動作を行い、上記の動作を最終行まで繰返すことで全画素のカレントミラー回路のゲインを設定する。
【００３９】
かかる構成によれば、センサチップ２１内のｍ×ｎ個の各画素について個別にカレントミラー回路の電流ゲインを設定できるので、微弱光から強い光まで広範囲の光量検出が可能となり、ダイナミックレンジの広いイメージセンサを提供できる。しかも、図６に示すように、センサチップ２１とチップ外部の電流ゲイン設定のためのバイアス電圧の供給源（図示せず）とを接続する外部配線は、予め設定する複数のバイアス電圧値分、本実施形態を例にとれば電圧値Ｖ１〜Ｖ４分の４本だけでよく、センサチップ２１と外部回路との接続配線を、従来の図１５や図１６に示すような個別に配線したり、ブロック毎に配線したりする場合より劇的に減らすことができる。
【００４０】
図７に、本発明の電荷検出装置を適用したイメージセンサの別の例の概略構成図を示す。尚、図３と同一要素には同一符号を付して説明を省略する。
図７において、イメージセンサは、図３のイメージセンサに、列ゲイン書換え用デコーダ３１−１と、行ゲイン書換え用デコーダ３１−２と、を追加したものである。
尚、図７において、メモリ書換え用信号Ｖｗは、列ゲイン書換え用デコーダ３１−１と行ゲイン書換え用デコーダ３１−２からの各信号の論理和として入力される。
【００４１】
図７のイメージセンサの画素におけるカレントミラー回路の電流ゲイン設定のためのバイアス電圧選択動作の手順を図８及び図９を参照して説明する。
【００４２】
全画素の電荷リセット動作（図９の動作（ａ））から１行１列目の画素（１，１）の電荷量読出し動作（図９の動作（ｄ））までは、図４と同様である。
【００４３】
次に、制御回路３は、読出した電荷量に応じた電圧Ｖｏｕｔを前述同様に閾値判定し、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂの値を電流ゲイン設定用バイアス電圧設定値として決定する。（図９の動作（ｅ））。
【００４４】
次に、デコーダ制御信号により列選択デコーダ２５を制御し、次列の画素（１，２）を選択し、信号線φ１を介して電荷を読み出す（図９の動作（ｆ））。
【００４５】
上述の画素（１，２）の電荷読出し中に、デコーダ制御信号により列ゲイン書換え用デコーダ３１−１及び行ゲイン書換え用デコーダ３１−２を制御して現在読み出している画素（１，２）の前列の画素（１，１）のメモリ回路４に、メモリ書換え用信号Ｖｗ＝０を入力する。そして、判定結果に基づいて決定された２値のバイアス電圧選択信号Ｖａ，Ｖｂの値で、現在読み出している画素（１，２）の前列の画素（１，１）のメモリ回路４の内容を書換える（図９の動作（ｇ））。
【００４６】
次に、現在読み出している画素（１，２）の読出し電荷量に応じた電圧Ｖｏｕｔを閾値判定し、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂの値を電流ゲイン設定用バイアス電圧設定値として決定する。（図９の動作（ｈ））。
【００４７】
上述の動作（ｆ）〜（ｈ）を１行目の最終画素（１，ｎ）まで繰返すことで、画素（１，ｎ−１）のメモリ回路４を書換えることが出来る。その後、制御回路３からのデコーダ制御信号により列ゲイン書換え用デコーダ３１−１及び行ゲイン書換え用デコーダ３１−２を制御することで、最終画素のメモリ回路４を書換えることが出来る。そして、デコーダ制御信号により行選択デコーダ２６を制御し、２行目の画素（２，１）〜（２，ｎ）を選択する。２行目の画素（２，１）〜（２，ｎ）に対しても１行目と同様の動作を行い、上記の動作を最終行まで繰返すことで全画素のカレントミラー回路のゲインを設定する。
【００４８】
かかる構成によれば、センサチップ２１と外部回路との接続配線を劇的に減らすことができ、ダイナミックレンジの広いイメージセンサを提供できる。更に、メモリ回路４へのＶａ，Ｖｂの書込み動作の前に次画素の電荷読出し動作を行うようにすることにより、全画素の電荷読出し時間を短縮できる。このため、画素の電荷をリセットしてからメモリ回路の更新動作までを１サイクルとし、この１サイクルを従来と同じ時間に設定すると、電荷の蓄積時間を増やすことができるので、イメージセンサの感度を向上させることができる。
【００４９】
図１０に、本発明の電荷検出装置を適用したイメージセンサの更に別の例の概略構成図を示す。尚、図３と同一要素には同一符号を付して説明を省略する。
図１０において、イメージセンサは、図７のイメージセンサから、行ゲイン書換え用デコーダ３１−２を行選択デコーダ２６と共通化し、各列に列メモリ３２−１〜３２−ｎを追加したものである。
尚、図１０において、メモリ書換え用信号Ｖｗは、行選択デコーダ２６からの各選択信号として入力される。また、列メモリ３２−１〜３２−ｎの内容を書換える為の書換え用信号Ｖｗ′として、列ゲイン書換え用デコーダ３１−１からの各選択信号を列メモリ３２−１〜３２−ｎに入力する。
【００５０】
図１０のイメージセンサの画素におけるカレントミラー回路の電流ゲイン設定のためのバイアス電圧選択動作の手順を図１１及び図１２を参照して説明する。
【００５１】
全画素の電荷リセット動作（図１２の動作（ａ））から１行１列目の画素（１，１）の電荷量読出し動作（図１２の動作（ｄ））までは、図８と同様である。
【００５２】
次に、制御回路３は、読出した電荷量に応じた電圧Ｖｏｕｔを前述同様に閾値判定し、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂの値を電流ゲイン設定用バイアス電圧設定値として決定する。（図１６の動作（ｅ））。
【００５３】
次に、制御回路３からのデコーダ制御信号により列選択デコーダ２５を制御し、次列の画素（１，２）を選択し、信号線φ１を介して電荷を読み出す（図１６の動作（ｆ））。
【００５４】
上述の画素（１，２）の電荷読出し中に、制御回路３からのデコーダ制御信号により列ゲイン書換え用デコーダ３１−１を制御し、現在読み出している列の前列の列メモリ３２−１に書換え用信号Ｖｗ′を与える。これにより、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂの値で、現在読み出している列の前列の列メモリ３２−１の内容を書換える（図１２の動作（ｇ））。１列目の画素（１，１）には行選択デコーダからメモリ書換え用信号Ｖｗとして選択信号が入力されているので、当該画素（１，１）のメモリ回路４は、列メモリ３２−１の内容に応じて書換えられる（図１２の動作（ｇ′））。
【００５５】
次に、現在読み出している画素（１，２）の読出し電荷量に応じた電圧Ｖｏｕｔを閾値判定し、判定結果に基づいた２値のバイアス電圧選択信号Ｖａ，Ｖｂの値を決定する。（図１２の動作（ｈ））。
【００５６】
上述の動作（ｆ）〜（ｈ）を１行目の最終画素（１，ｎ）まで繰返すことで、列メモリ３２−ｎ−１及び画素（１，ｎ−１）のメモリ回路４を書換えることが出来る。その後、制御回路３からのデコーダ制御信号により列ゲイン書換え用デコーダ３１−１を制御することで、列メモリ３２−ｎ及び最終画素（１，ｎ）のメモリ回路４を書換えることが出来る。そして、制御回路３からのデコーダ制御信号により行選択デコーダ２６を制御し、２行目の画素（２，１）〜（２，ｎ）を選択する。２行目の画素（２，１）〜（２，ｎ）に対しても１行目と同様の動作を行い、上記の動作を最終行まで繰返すことで全画素のカレントミラー回路のゲインを設定する。
【００５７】
かかる構成によれば、センサチップ２１と外部回路との接続配線を劇的に減らすことができ、ダイナミックレンジの広いイメージセンサを提供できる。更に、画素へのメモリ書換え用信号を減らすことにより、画素の開口率を上げることができる。このため、画素のフォトダイオードＰＤに入射する光の量が多くなり、イメージセンサの感度を向上させることが出来る。
尚、図１０に記載されている列メモリ３２−１〜３２−ｎは、ＣＭＯＳスイッチと信号生成用の複数のインバータに置き換えることが出来る。但し、ＣＭＯＳスイッチと信号生成用の複数のインバータの場合、タイミング制御の点において列メモリと比較すると、列メモリの方が容易である。
【００５８】
尚、上述したイメージセンサの例では、コンデンサＣＨの蓄積電荷量を読出して閾値判定する構成としたが、コンデンサＣＬの蓄積電荷量も読出して閾値判定するよう構成してもよい。
また、コンデンサＣＨの蓄積電荷量とコンデンサＣＬの蓄積電荷量を読出す構成としたとき、差分蓄積回路２を各画素に備えず、イメージセンサ外に配置する構成としてもよい。
【符号の説明】
【００５９】
１    スイッチ回路
１Ａ，１Ｂ    切換スイッチ
２    差分蓄積回路
３    制御回路
４    メモリ回路
５    バイアス電圧選択回路
１１    オペアンプ
１２    電荷量検出回路
２１    センサチップ
Ｑ１〜Ｑ３    ＰＭＯＳトランジスタ
ＣＨ    第１のコンデンサ
ＣＬ    第２のコンデンサ
ＰＤ    フォトダイオード
【図１】
2011040809.tif 000003
【図２】
2011040809.tif 000004
【図３】
2011040809.tif 000005
【図４】
2011040809.tif 000006
【図５】
2011040809.tif 000007
【図６】
2011040809.tif 000008
【図７】
2011040809.tif 000009
【図８】
2011040809.tif 000010
【図９】
2011040809.tif 000011
【図１０】
2011040809.tif 000012
【図１１】
2011040809.tif 000013
【図１２】
2011040809.tif 000014
【図１３】
2011040809.tif 000015
【図１４】
2011040809.tif 000016
【図１５】
2011040809.tif 000017
【図１６】
2011040809.tif 000018