(57)【要約】【課題】出力が飽和するような過大な光入力からの復帰特性を良好なものとする。【解決手段】入力した光入力電流１を電流信号に変換するフォトダイオード２と、電流信号の電流値に比例した電圧信号に基準電圧Ｖｃを加算した出力電圧信号を出力する電流電圧変換回路１３と、基準電圧Ｖｃの値に係らず出力電圧信号が一定の値以上にはならないように、基準電圧Ｖｃに基づいて電流信号の電流値を制限して電流電圧変換回路１３へ供給する入力電流制限部１１と、を備える。【選択図】図１
2011040814.tif 000002
【特許請求の範囲】
【請求項１】
入力した光信号を電流信号に変換する受光素子と、
前記電流信号の電流値に比例した電圧信号に基準電圧を加算した出力電圧信号を出力する電流電圧変換回路と、
前記基準電圧の値に係らず前記出力電圧信号が一定の値以上にはならないように、前記基準電圧に基づいて前記電流信号の電流値を制限して電流電圧変換回路へ供給する入力電流制限部と、
を備えることを特徴とする受光回路。
【請求項２】
前記入力電流制限部は、前記電流信号の電流値が制限値以上である場合、前記電流電圧変換回路が一定の出力電圧信号を出力するように、前記電流電圧変換回路へ供給する前記電流信号に係る電流値を制限することを特徴とする請求項１記載の受光回路。
【請求項３】
前記入力電流制限部は、
一端の電位が前記基準電圧によって定められる第１の抵抗素子と、
一端の電位が前記第１の抵抗素子の他端の電位によって定められる第２の抵抗素子と、
を備え、
前記第１の抵抗素子に一定の電流を流し、前記一定の電流に前記電流信号の電流を加算した電流を前記第２の抵抗素子に流し、前記第２の抵抗素子の他端の電位が所定の電位を超えたか否かに基づいて前記電流信号の電流値を制限することを特徴とする請求項２記載の受光回路。
【請求項４】
前記入力電流制限部は、前記第２の抵抗素子の他端の電圧と前記電流信号の制限電流に係る電圧とを比較して、前記電流信号の電流値における制限電流を超えた余剰分をバイパスする余剰光電流処理回路をさらに備えることを特徴とする請求項３記載の受光回路。
【請求項５】
前記電流電圧変換回路は、前記出力電圧信号を出力する出力端と前記入力電流制限部から出力される電流信号を入力する入力端との間に帰還抵抗を備え、
前記帰還抵抗は、前記電流電圧変換回路のゲインを切り替え可能となるように構成され、
前記入力電流制限部は、前記帰還抵抗の切り替えに連動して前記第１および第２の抵抗素子の抵抗値を切り替えるように構成することを特徴とする請求項３記載の受光回路。
【請求項６】
請求項１〜５のいずれか一に記載の受光回路を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光回路およびそれを備える半導体装置に関し、特に光電流を制限する回路技術に関する。
【背景技術】
【０００２】
近年、ＣＤ、ＤＶＤ等の光ディスク媒体を用いたデータ記録・再生が可能な光ディスクドライブ装置が普及している。この光ディスクドライブ装置内のピックアップ部に設けられる受光ＩＣは、ディスクからのレーザー反射光を受光素子によって電流変換し、これを電流電圧（Ｉ−Ｖ）変換回路で電圧変換する機能を有する。ここで、受光素子へ入力される光の強度は、動作状況により異なり、記録・再生動作に応じたレーザー出力強度および各光ディスク媒体の反射率の差異のため、電流電圧変換回路における出力の飽和レベルの数倍となる場合がある。そこで、過大な電流が電流電圧変換回路に入力されないように入力電流を制限する電流電圧変換回路が特許文献１において、開示されている。
【０００３】
図５は、特許文献１に記載される電流電圧変換回路の回路図である。フォトダイオード１０２の光電流が電流電圧変換回路１０１の出力飽和レベル以上の大入力となった際に、電流電圧変換回路１０１内のトランジスタの飽和に伴う出力応答波形の異常を防ぐため、入力電流を制限する回路構成となっている。具体的には、受光素子１０２と電流電圧変換回路１０１の間に定電流回路１１１、カレントミラー回路１０９および１１０、余剰電流処理用のＮＰＮトランジスタ１０８を備える。
【０００４】
受光素子１０２による光電流が存在しない場合、定電流回路１１１によって駆動されるカレントミラー回路１０９および１１０の電流値は等しいため、電流電圧変換回路１０１に対する入力電流はゼロとなる。一方、受光素子１０２による光電流が発生する場合、その光電流はカレントミラー回路１０９へ流れ込むため、カレントミラー回路１１０に対してカレントミラー回路１０９の電流が大きくなり、その差電流が電流電圧変換回路１０１の入力となる。
【０００５】
ここで、抵抗１０４の電圧降下は、カレントミラー回路１０９を流れる電流値、つまり定電流回路１１１およびカレントミラー回路１１０により決定される電流値と光電流の和により決定される。光電流の増加によって抵抗１０４における電圧降下が増加すると、ある光電流値でＮＰＮトランジスタ１０８がオンし、光電流をバイパスし、カレントミラー回路１０９への電流の流入が制限される。このような動作により、電流電圧変換回路１０１への入力電流は、抵抗１０４の電圧降下に伴ってＮＰＮトランジスタ１０８がオンとなる光電流値以下に制限される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１０１１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下の分析は本発明において与えられる。
【０００８】
ところで、受光ＩＣは、種々の機器に対し共通に使用可能であることが好ましい。そこで、電流電圧変換回路１０１は、例えば、非反転端子（＋）に与える基準電圧を調整して使用できることが望ましい。この場合、出力電圧レンジは基準電圧に応じて変動することになる。図５においては、入力光電流の制限値が、抵抗１０４とＮＰＮトランジスタ１０８のベース・エミッタ間電圧ＶＢＥのみで決定されるため、電流制限値を出力電圧レンジに応じてコントロールすることが出来ない。
【０００９】
図６に、図５の光入力電流と出力電圧との関係を示す。前述のとおり、電流電圧変換回路１０１の基準電圧の上昇により、電流電圧変換回路１０１の出力レンジが狭まった際、制限電流値は一定値のままである。したがって、電流電圧変換回路の出力電圧は、電流電圧変換回路内のトランジスタが飽和する電圧以上となる可能性がある。
【００１０】
基準電圧を上昇させていった場合における出力飽和時のパルス応答特性の例を図７に示す。図７に示すとおり、基準電圧の上昇につれて、電流電圧変換回路内のトランジスタの飽和により、ある基準電圧値から波形遅れが生じていることが示される。
【課題を解決するための手段】
【００１１】
本発明の１つのアスペクト（側面）に係る受光回路は、入力した光信号を電流信号に変換する受光素子と、電流信号の電流値に比例した電圧信号に基準電圧を加算した出力電圧信号を出力する電流電圧変換回路と、基準電圧の値に係らず出力電圧信号が一定の値以上にはならないように、基準電圧に基づいて電流信号の電流値を制限して電流電圧変換回路へ供給する入力電流制限部と、を備える。
【発明の効果】
【００１２】
本発明によれば、出力が飽和するような過大な光入力からの復帰特性を良好なものとすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例に係る受光回路の回路図である。
【図２】本発明の第１の実施例に係る受光回路の入出力特性を示す図である。
【図３】本発明の第１の実施例に係る受光回路の出力応答特性を示す図である。
【図４】本発明の第２の実施例に係る受光回路の回路図である。
【図５】従来の電流電圧変換回路の回路図である。
【図６】従来の受光回路の入出力特性を示す図である。
【図７】従来の受光回路の出力応答特性を示す図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態に係る受光回路は、入力した光信号を電流信号に変換する受光素子（図１の２に相当）と、電流信号の電流値に比例した電圧信号に基準電圧を加算した出力電圧信号を出力する電流電圧変換回路（図１の１３に相当）と、基準電圧の値に係らず出力電圧信号が一定の値以上にはならないように、基準電圧に基づいて電流信号の電流値を制限して電流電圧変換回路へ供給する入力電流制限部（図１の１１に相当）と、を備える。
【００１５】
入力電流制限部は、電流信号の電流値が制限値以上である場合、電流電圧変換回路が一定の出力電圧信号を出力するように、電流電圧変換回路へ供給する電流信号に係る電流値を制限することが好ましい。
【００１６】
入力電流制限部は、一端の電位が基準電圧によって定められる第１の抵抗素子（図１の１７に相当）と、一端の電位が第１の抵抗素子の他端の電位によって定められる第２の抵抗素子（図１の９に相当）と、を備え、第１の抵抗素子に一定の電流を流し、一定の電流に電流信号の電流を加算した電流を第２の抵抗素子に流し、第２の抵抗素子の他端の電位が所定の電位を超えたか否かに基づいて電流信号の電流値を制限するようにしてもよい。
【００１７】
入力電流制限部は、第２の抵抗素子の他端の電圧と電流信号の制限電流に係る電圧とを比較して、電流信号の電流値における制限電流を超えた余剰分をバイパスする余剰光電流処理回路（図１の７に相当）をさらに備えるようにしてもよい。
【００１８】
電流電圧変換回路は、出力電圧信号を出力する出力端と入力電流制限部から出力される電流信号を入力する入力端との間に帰還抵抗を備え、帰還抵抗は、電流電圧変換回路のゲインを切り替え可能となるように構成され、入力電流制限部は、帰還抵抗の切り替えに連動して第１および第２の抵抗素子の抵抗値を切り替えるように構成してもよい。
【００１９】
半導体装置は、上記の受光回路を備えてもよい。
【００２０】
以上のような受光回路によれば、電流電圧変換回路の入力電流の制限値を基準電圧と連動させることで、基準電圧の変動時においても出力電圧制限値を一定電圧とする。これにより電流電圧変換回路の基準電圧によらず、回路内のトランジスタを安定的に動作させて、出力が飽和するような過大な光入力からの復帰特性を良好とすることができる。
【００２１】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２２】
図１は、本発明の第１の実施例に係る受光回路の回路図である。図１において、受光回路は、光を入力して光入力電流１に変換するフォトダイオード２と電流電圧変換回路１３との間に、入力電流制限部１１を備える。
【００２３】
入力電流制限部１１は、余剰光電流処理回路７、トランジスタのアイドリング電流の役割を持つ定電流回路８、光入力電流検出抵抗９、アイドリング電流のキャンセルを行う定電流キャンセル回路１０、電位調整回路１６、カレントミラー回路を構成するＰＮＰトランジスタＱ４、Ｑ５、別のカレントミラー回路を構成するＮＰＮトランジスタＱ８、Ｑ９を備える。
【００２４】
余剰光電流処理回路７は、ＰＮＰトランジスタＱ１を備える。ＰＮＰトランジスタＱ１は、コレクタを接地（ＧＮＤ端子４に接続）し、ベースを電圧印加端子１５に接続し、エミッタをノードＮ０に接続する。ＰＮＰトランジスタＱ１は、電圧印加端子１５の電位ＶｒｅｆにＰＮＰトランジスタＱ１のエミッタ・ベース間電圧を加算した値よりノードＮ０の電位が高くなった場合に、ノードＮ０から接地に向けて電流をバイパスする。
【００２５】
定電流回路８は、ＮＰＮトランジスタＱ６および抵抗素子Ｒ１を備える。ＮＰＮトランジスタＱ６は、アノードが接地されたフォトダイオード２のカソードにコレクタを接続し、ベースをバイアス端子５に接続し、エミッタを抵抗素子Ｒ１を介して接地する。ＮＰＮトランジスタＱ６には、バイアス端子５の電圧と抵抗素子Ｒ１の抵抗値とで決まる電流Ｉ８が流れる。
【００２６】
電位調整回路１６は、ＮＰＮトランジスタＱ２、Ｑ７、ＰＮＰトランジスタＱ３、抵抗素子Ｒ２、電位調整抵抗１７（抵抗素子Ｒ１７）を備える。ＮＰＮトランジスタＱ２は、コレクタを電源電圧端子３に接続し、ベースを基準電圧端子６に接続し、エミッタを抵抗素子Ｒ１７の一端に接続する。ＮＰＮトランジスタＱ７は、コレクタを抵抗素子Ｒ１７の他端およびＰＮＰトランジスタＱ３のベースに接続し、ベースをバイアス端子５に接続し、エミッタを抵抗素子Ｒ２を介して接地する。ＮＰＮトランジスタＱ２、Ｑ７、抵抗素子Ｒ１７、Ｒ２には、バイアス端子５の電圧と抵抗素子Ｒ２の抵抗値とで決まる電流Ｉ１６が流れる。
【００２７】
ＰＮＰトランジスタＱ４は、ＰＮＰトランジスタＱ５と共にエミッタを電源電圧端子３に接続し、ベースをコレクタおよびＰＮＰトランジスタＱ５のベースと接続し、ＰＮＰトランジスタＱ５とカレントミラー回路を構成し、コレクタをさらにフォトダイオード２のカソードに接続する。ＰＮＰトランジスタＱ５は、コレクタをノードＮ０および光入力電流検出抵抗９（抵抗素子Ｒ９）を介してＰＮＰトランジスタＱ３のエミッタに接続する。ＰＮＰトランジスタＱ４、Ｑ５、抵抗素子Ｒ９、ＰＮＰトランジスタＱ３には、それぞれ光入力電流１（Ｉｐｄ）と電流Ｉ８とを加算した電流が流れる。
【００２８】
ＮＰＮトランジスタＱ８は、ＮＰＮトランジスタＱ９と共にエミッタを接地し、ベースをコレクタおよびＮＰＮトランジスタＱ９のベースと接続し、ＮＰＮトランジスタＱ９とカレントミラー回路を構成し、コレクタをさらにＰＮＰトランジスタＱ３のコレクタに接続する。ＮＰＮトランジスタＱ９は、コレクタを増幅器ＡＭＰの反転端子（−）に接続する。ＮＰＮトランジスタＱ８、Ｑ９には、それぞれ光入力電流１（Ｉｐｄ）と電流Ｉ８とを加算した電流が流れる。
【００２９】
定電流キャンセル回路１０は、ＮＰＮトランジスタＱ１０、ＰＮＰトランジスタＱ１１、Ｑ１２、抵抗素子Ｒ３を備える。ＮＰＮトランジスタＱ１０は、コレクタをＰＮＰトランジスタＱ１１のコレクタに接続し、ベースをバイアス端子５に接続し、エミッタを抵抗素子Ｒ３を介して接地する。ＰＮＰトランジスタＱ１１は、ＰＮＰトランジスタＱ１２と共にエミッタを電源電圧端子３に接続し、ベースをコレクタおよびＰＮＰトランジスタＱ１２のベースと接続し、ＰＮＰトランジスタＱ１２とカレントミラー回路を構成する。ＰＮＰトランジスタＱ１２は、コレクタを増幅器ＡＭＰの反転端子（−）に接続する。ＮＰＮトランジスタＱ１０、抵抗素子Ｒ３、ＮＰＮトランジスタＱ１０、Ｑ１１には、それぞれバイアス端子５の電圧と抵抗素子Ｒ３の抵抗値とで決まる電流Ｉ１０が流れる。
【００３０】
電流電圧変換回路１３は、増幅器ＡＭＰ、抵抗素子Ｒ４、帰還抵抗１２（抵抗素子Ｒ１２）を備える。増幅器ＡＭＰは、出力端を出力端子１４に接続すると共に、抵抗素子Ｒ１２を介して反転端子（−）に接続し、非反転端子（＋）を抵抗素子Ｒ４を介して基準電圧端子６に接続する。抵抗素子Ｒ１２には、ＮＰＮトランジスタＱ９に流れる電流とＰＮＰトランジスタＱ１２に流れる電流と差である、Ｉ８＋Ｉｐｄ−Ｉ１０の電流が流れる。
【００３１】
ここで、光入力電流検出抵抗９、帰還抵抗１２、電位調整抵抗１７のそれぞれの抵抗値を同一とし、定電流回路８、電位調整回路１６、定電流キャンセル回路１０のそれぞれの電流値を同一（Ｉ８＝Ｉ１６＝Ｉ１０）とする。
【００３２】
次に、以上のような構成の受光回路の動作について説明する。入力電流制限部１１は、光入力電流１の電流値Ｉｐｄを、光入力電流検出抵抗９の電位差によりモニタする。光入力電流１の電流値Ｉｐｄの増加に伴い、余剰光電流処理回路７のＰＮＰトランジスタＱ１のエミッタ（ノードＮ０）の電位が上昇し、ある光入力電流１においてＰＮＰトランジスタＱ１がオンする。ＰＮＰトランジスタＱ１がオンした後は、光入力電流１の余剰分は、ＰＮＰトランジスタＱ１を介してバイパスされることで、電流電圧変換回路１３での入力電流が制限される。
【００３３】
ここで、各部の電位の関係について説明する。各トランジスタＱｎのベース電位、エミッタ電位、ベース・エミッタ間電圧を、それぞれＶＢＱｎ、ＶＥＱｎ、ＶＢＥＱｎと表す。
【００３４】
基準電圧端子６の電位をＶｃとすると、ＰＮＰトランジスタＱ１のエミッタ電圧ＶＥＱ１は、下記の（１）式で表される。
ＶＥＱ１＝Ｖｃ−ＶＢＥＱ２−Ｉ１６×Ｒ１７＋ＶＢＥＱ３＋（Ｉ８＋Ｉｐｄ）×Ｒ９    …（１）式
【００３５】
（１）式において、Ｒ９＝Ｒ１７＝Ｒ’、Ｉ１６＝Ｉ８、ＶＢＥＱ２＝ＶＢＥＱ３とすると、（１）式は、下記の（２）式のようになる。
ＶＥＱ１＝Ｖｃ＋Ｉｐｄ×Ｒ’    …（２）式
【００３６】
また、ＰＮＰトランジスタＱ１のエミッタ電圧ＶＥＱ１は、電源印加端子１５の電位をＶｒｅｆ、ＰＮＰトランジスタＱ１を動作状態とすると、下記の（３）式で表される。
ＶＥＱ１＝Ｖｒｅｆ＋ＶＢＥＱ１    …（３）式
【００３７】
（２）式と（３）式が等しいときが、余剰光電流処理回路７の動作開始の条件となる。（２）式と（３）式から、光入力電流Ｉｐｄ１の制限値Ｉｐｄｌｉｍは、下記の（４）式のように表される。
Ｉｐｄｌｉｍ＝（Ｖｒｅｆ＋ＶＢＥＱ１−Ｖｃ）／Ｒ’    …（４）式
【００３８】
（４）式から分かるとおり、電位Ｖｒｅｆを、電流電圧変換回路１３内のトランジスタの動作点のバランスが崩れないことを考慮して設定することで、制限値Ｉｐｄｌｉｍは、基準電圧端子６の電位Ｖｃに連動させて制限することができる。
【００３９】
また、出力端子１４の電圧制限値Ｖｌｉｍは、電流電圧変換回路１３の動作条件から、
Ｖｌｉｍ＝Ｖｃ＋Ｉｐｄｌｉｍ×Ｒ１２    …（５）式
と表される。ここで、Ｒ１２＝Ｒ’とすると、（４）式、（５）式から下記の（６）式が得られる。
Ｖｌｉｍ＝Ｖｒｅｆ＋ＶＢＥＱ１    …（６）式
【００４０】
（６）式によれば、電圧制限値Ｖｌｉｍは、電位Ｖｃに依存することなく電位Ｖｒｅｆによって決定されることが示される。
【００４１】
また、出力端子１４の電圧Ｖｏｕｔは、Ｖｏｕｔ＜Ｖｌｉｍにおいて、
Ｖｏｕｔ＝Ｖｃ＋Ｉｐｄ×Ｒ１２    …（７）式
と表される。
【００４２】
図２は、光入力電流１（電流値Ｉｐｄ）と出力端子１４の電圧（電圧Ｖｏｕｔ）との関係を示す図である。入力電流制限部１１は、電流電圧変換回路１３の出力が飽和する前に入力電流を制限し、かつその電流制限値を電流電圧変換回路１３の基準電圧Ｖｃと連動させて変化させる。したがって、図２に示すように電流電圧変換回路１３の出力電圧の制限値を一定（電圧制限値Ｖｌｉｍ）とすることができる。
【００４３】
図３は、出力飽和時のパルス応答特性を示す図である。図３に示すように、基準電圧Ｖｃを変動させても、応答波形の立下り部において波形遅れが極めて少ない特性が得られる。このように、本実施例の受光回路は、基準電圧端子６の電位Ｖｃによらず、光入力電流１が過大となっても電流電圧変換回路１３内のトランジスタを飽和させることなく動作させることで、強い光が入力された状態からの復帰特性を良好なものとすることができる。
【実施例２】
【００４４】
図４は、本発明の第２の実施例に係る受光回路の回路図である。図４において、図１と同一の符号は、同一物を表し、その説明を省略する。第２の実施例の受光回路は、図１の帰還抵抗１２に替えて帰還抵抗部１２ａを備え、光入力電流検出抵抗９に替えて光入力電流検出部９ａを備え、電位調整抵抗１７に替えて電位調整部１７ａを備える。帰還抵抗部１２ａ、光入力電流検出部９ａ、電位調整部１７ａは、同一の構造を有し、それぞれ切替可能な並列接続される複数の抵抗素子から構成される。電流電圧変換回路１３ａは、帰還抵抗部１２ａにおける抵抗値の切替によって多段のゲイン切替機能を有する。
【００４５】
このような受光回路において、光入力電流検出部９ａおよび電位調整部１７ａに対し、帰還抵抗部１２ａと同一構成の回路を用いることで、それぞれのゲインに対して実施例１と同等の機能を得ることができる。
【００４６】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４７】
１  光入力電流
２  フォトダイオード
３  電源電圧端子
４  ＧＮＤ端子
５  バイアス端子
６  基準電圧端子
７  余剰光電流処理回路
８  定電流回路
９  光入力電流検出抵抗
９ａ  光入力電流検出部
１０  定電流キャンセル回路
１１、１１ａ  入力電流制限部
１２  帰還抵抗
１２ａ  帰還抵抗部
１３、１３ａ  電流電圧変換回路
１４  出力端子
１５  電圧印加端子
１６  電位調整回路
１７  電位調整抵抗
１７ａ  電位調整部
Ｑ１、Ｑ３、Ｑ４、Ｑ５、Ｑ１１、Ｑ１２  ＰＮＰトランジスタ
Ｑ２、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０  ＮＰＮトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ９、Ｒ１２、Ｒ１７  抵抗素子
【図１】
2011040814.tif 000003
【図２】
2011040814.tif 000004
【図３】
2011040814.tif 000005
【図４】
2011040814.tif 000006
【図５】
2011040814.tif 000007
【図６】
2011040814.tif 000008
【図７】
2011040814.tif 000009