(57)【要約】【課題】情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出して、システムの不具合の要因を回避することができる情報処理システム等を提供する。【解決手段】ホスト機器１０２は、ホスト電圧スイッチ１１０を介して電圧線１３０に接続され、第一の電圧を電圧線１３０に供給する電圧源１０５と、電圧線１３０に接続され、第一の電圧又は第一の電圧よりも低い第二の電圧を出力するホストレギュレータ１０６と、ホストレギュレータ１０６の出力を電源として、データ線１３４を駆動するホストＩＯドライバー１０８と、データ線１３４の電圧が第二の電圧か又は第二の電圧よりも高い電圧かを検知するホスト電圧検知回路１０９と、ホストレギュレータ１０６の出力電圧と、ホスト電圧検知回路１０９の検知結果とから、ホスト機器１０２とメモリーカード１０３との間のインターフェース電圧の不整合を検出するホスト制御部１０４とを備える。【選択図】図１
2011216078.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも１本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための１本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、
電圧スイッチと、
前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、
前記電圧線に接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、
前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーと、
前記データ線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知する電圧検知回路と、
前記レギュレータの出力電圧と、前記電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出する制御部とを備えることを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記電圧検知回路は、前記情報処理装置が前記不揮発性記憶装置に電圧を印加した後で、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、前記データ線の電圧を検知することを特徴とする情報処理装置。
【請求項３】
請求項２に記載の情報処理装置において、
前記制御部は、前記不揮発性記憶装置内における前記データ線のプルアップの有無を制御することを特徴とする情報処理装置。
【請求項４】
請求項３に記載の情報処理装置において、
前記データ線は、前記情報処理装置の内部においてプルアップされていることを特徴とする情報処理装置。
【請求項５】
請求項４に記載の情報処理装置において、
前記情報処理装置内における前記データ線のプルアップの有無を制御することを特徴とする情報処理装置。
【請求項６】
請求項１に記載の情報処理装置において、
前記電圧検知回路は、前記レギュレータの出力電圧が前記第一の電圧のときに、前記データ線の電圧が前記第一の電圧よりも低いか否かを検知することを特徴とする情報処理装置。
【請求項７】
請求項６に記載の情報処理装置において、
前記制御部は、前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記レギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることを特徴とする情報処理装置。
【請求項８】
請求項１に記載の情報処理装置において、
前記電圧検知回路は、前記レギュレータの出力電圧が前記第二の電圧のときに、前記データ線の電圧が前記第二の電圧よりも高いか否かを検知することを特徴とする情報処理装置。
【請求項９】
請求項８に記載の情報処理装置において、
前記制御部は、前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記レギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることを特徴とする情報処理装置。
【請求項１０】
請求項８に記載の情報処理装置において、
前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置は、前記不揮発性記憶装置を制御して、前記不揮発性記憶装置にインターフェースの駆動電圧を前記第一の電圧から前記第二の電圧に切り替えさせることを特徴とする情報処理装置。
【請求項１１】
請求項１に記載の情報処理装置において、
前記電圧スイッチは、前記電圧線との接続を、前記電圧源か、又は、接地線かで切り替え可能に構成されていることを特徴とする情報処理装置。
【請求項１２】
請求項１１に記載の情報処理装置において、
前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記電圧スイッチは、前記電圧線の接続を前記接地線に切り替えて接続した後に、前記電圧線の接続を前記電圧源に切り替えて接続しなおすことを特徴とする情報処理装置。
【請求項１３】
請求項７、９、１０又は１２に記載の情報処理装置において、
前記制御部が、前記データ線の電圧と前記レギュレータの出力電圧と同じであることを確認した後に、前記情報処理装置は、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出すことを特徴とする情報処理装置。
【請求項１４】
請求項１から１３のいずれか１項に記載の情報処理装置において、
前記入出力ドライバーは、前記第一の電圧が駆動電圧として供給されているときに、前記第二の電圧のハイレベルをハイレベルと認識することを特徴とする情報処理装置。
【請求項１５】
請求項１から１４のいずれか１項に記載の情報処理装置と、
前記情報処理装置からのデータの読み出しや書き込みが可能な不揮発性記憶装置とを備えることを特徴とする情報処理システム。
【請求項１６】
情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な１本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、
不揮発でデータを記憶可能な不揮発性メモリと、
前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、
前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーと、
前記通信線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知するカード電圧検知回路と、
前記カードレギュレータの出力電圧と、前記カード電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出するカード制御部とを備えることを特徴とする不揮発性記憶装置。
【請求項１７】
請求項１６に記載の不揮発性記憶装置において、
前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第一の電圧のときに、前記通信線の電圧が前記第一の電圧よりも低いか否かを検知することを特徴とする不揮発性記憶装置。
【請求項１８】
請求項１７に記載の不揮発性記憶装置において、
前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記カードレギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることを特徴とする不揮発性記憶装置。
【請求項１９】
請求項１７に記載の不揮発性記憶装置において、
前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することを特徴とする不揮発性記憶装置。
【請求項２０】
請求項１６に記載の不揮発性記憶装置において、
前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第二の電圧のときに、前記通信線の電圧が前記第二の電圧よりも高いか否かを検知することを特徴とする不揮発性記憶装置。
【請求項２１】
請求項２０に記載の不揮発性記憶装置において、
前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記カードレギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることを特徴とする不揮発性記憶装置。
【請求項２２】
請求項２０に記載の不揮発性記憶装置において、
前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することを特徴とする不揮発性記憶装置。
【請求項２３】
請求項１６から２２のいずれか１項に記載の不揮発性記憶装置に用いられる不揮発性メモリコントローラであって、
前記カードレギュレータと、前記カード入出力ドライバーと、前記カード電圧検知回路と、前記カード制御部とを備えることを特徴とする不揮発性メモリコントローラ。
【請求項２４】
請求項１６から２２のいずれか１項に記載の不揮発性記憶装置と、
前記不揮発性メモリに対して電圧を供給すると共に、データの書き込み及び／又は読み出しを行う情報処理装置とを備えることを特徴とする情報処理システム。
【請求項２５】
情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な１本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、
不揮発でデータを記憶可能な不揮発性メモリと、
前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、
前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーとを備え、
前記不揮発記憶装置は、前記情報処理装置からの前記カードレギュレータの出力電圧の情報を取得するコマンドに対して、前記カードレギュレータの出力電圧の情報を前記情報処理装置に返すことを特徴とする不揮発性記憶装置。
【請求項２６】
不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも１本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための１本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、
電圧スイッチと、
前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、
前記電圧線と接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、
前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーとを備え、
前記情報処理装置は、前記不揮発性記憶装置に対して、前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得するコマンドを発行し、前記不揮発性記憶装置から返信された前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得し、前記不揮発性記憶装置が前記データ線を駆動する電圧と、前記レギュレータの出力電圧とを比較して、両者が異なる場合には、前記レギュレータの出力電圧と、前記不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行することを特徴とする情報処理装置。
【請求項２７】
請求項２６に記載の情報処理装置において、
前記リカバリ処理は、前記不揮発性記憶装置が前記データ線を駆動する電圧を前記レギュレータの出力電圧に一致させる処理を含むことを特徴とする情報処理装置。
【請求項２８】
請求項２６に記載の情報処理装置において、
前記リカバリ処理は、前記レギュレータの出力電圧を前記不揮発性記憶装置が前記データ線を駆動する電圧に一致させる処理を含むことを特徴とする情報処理装置。
【請求項２９】
請求項２５に記載の不揮発性記憶装置と、
請求項２６から２８のいずれか１項に記載の情報処理装置とを備えることを特徴とする情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ等の不揮発性メモリを用いた不揮発性記憶装置、前記不揮発性記憶装置を制御する情報処理装置、これらを備える情報処理システム、及び、前記不揮発性メモリを制御する不揮発性メモリコントローラに関する。
【背景技術】
【０００２】
近年、書き換え可能な不揮発性メモリであるＮＡＮＤタイプのフラッシュメモリを搭載した不揮発性記憶装置として、メモリーカードがデジタルカメラや携帯電話の記憶媒体に使用され、その市場が拡大している。
【０００３】
また、不揮発性記憶装置は、半導体プロセスの微細化に伴い、ビット単価が下がり、安価な記憶デバイスとして、メモリーカード以外の市場、例えば、ＨＤＤ（Hard Disk Drive）と置き換えられるＳＳＤ（Solid State Drive）や、ホスト機器に直接搭載するエンベデッドシステムのメモリに用いられ、その適用が拡がっている。
【０００４】
ここで、メモリーカードの容量の増加に伴い、メモリーカードを制御する情報処理装置としてのデジタルカメラ・携帯電話・デジタルビデオカメラ等の取り扱うデータ量も増加しており、当然の要求として、メモリーカードと情報処理装置との間のデータ転送性能の高速化や低消費電力化が求められている。
【０００５】
データの転送をより高速且つ低電力で行うための１つの解として、インターフェースの信号の振幅電圧を低下させる方法がある。一般的なメモリーカードのインターフェース電圧は、３．３Ｖを中心として使用されてきたが、１．８Ｖの低電圧のインターフェースの適用も始まっている。
【０００６】
一方、高速化を目的としたインターフェース電圧を下げる動きに相反して、メモリーカードに用いられるＮＡＮＤフラッシュメモリの動作電圧は、低下しないままである。そのため、フラッシュメモリには、３．３Ｖの電圧が必要であり、情報処理装置は、メモリーカードに３．３Ｖを供給する必要がある。結果として、フラッシュメモリに３．３Ｖ、インターフェース信号用に１．８Ｖの低電圧を使用する情報処理システムが存在する。
【０００７】
図２０及び図２１を使用して、そのような従来の情報処理システムについて説明する。図２０は、従来の情報処理システムの構成を示す図である。情報処理システム２００１は、情報処理装置であるホスト機器２００２と、不揮発性記憶装置であるメモリーカード２００３とからなる。ホスト機器２００２とメモリーカード２００３とは、電圧線（ＶＤＤ）２０３０、接地線（ＧＮＤ）２０３１、クロック線（ＣＬＫ）２０３２、コマンド線（ＣＭＤ）２０３３、及びデータ線（ＤＡＴ［３：０］）２０３４をインターフェースとして接続される。
【０００８】
図２１は、図２０に示す従来の情報処理システムにおける各インターフェースのタイミングチャートである。時間ｔ２１０１で、ホスト機器２００２は、メモリーカード２００３に対して電圧線２０３０を経由して電圧を印加する。
【０００９】
次に、時間ｔ２１０２で、ホスト機器２００２は、電圧線２０３０の電圧レベルが十分３．３Ｖになったのを待って、クロック線２０３２にクロックを印加する。この時のクロック線２０３２の振幅は３．３Ｖである。ホスト機器２００２は、クロックを発振させながら、メモリーカードに対して“初期化コマンド”２１１０を発行する。
【００１０】
このとき、ホスト機器２００２は、メモリーカード２００３がインターフェース電圧を変更可能かの問い合わせ情報を“初期化コマンド”２１１０に含める。メモリーカード２００３は、ホスト機器２００２に対して、初期化が完了していないことを意味する“ビジーレスポンス”２１１１、又は初期化が完了したことを意味する“レディーレスポンス”２１１２を返す。この時、メモリーカード２００３は、“レディーレスポンス”２１１２にインターフェース電圧の変更が可能であるという情報を格納して返す。
【００１１】
メモリーカード２００３の初期化が完了したら、ホスト機器２００２は、メモリーカード２００３に対して、“電圧変更コマンド”２１１３を発行する。メモリーカード２００３は、ホスト機器２００２に対して、“電圧変更レスポンス”２１１４を返すとともに、時間ｔ２１０３にコマンド線２０３３及びデータ線２０３４を接地レベルに駆動する。
【００１２】
次に、ホスト機器２００２は、コマンド線２０３３とデータ線２０３４が接地レベルに駆動されていることを検知して、時間ｔ２１０４にクロック線２０３２へのクロック供給を停止して接地レベルに駆動する。
【００１３】
この後、ホスト機器２００２は、インターフェースの駆動電圧を３．３Ｖから１．８Ｖに変化させる。メモリーカード２００３は、クロック線２０３２のクロックが停止したことを認識して、インターフェースの駆動電圧を３．３Ｖから１．８Ｖに変化させる。このとき、クロック線２０３２、コマンド線２０３３、及びデータ線２０３４は、接地レベルに駆動されているので、各インターフェースのレベルに変化はない。
【００１４】
また、ホスト機器２００２は、クロック線２０３２へのクロック供給を停止してから所定の時間経過後、例えば５ｍｓ後の時間ｔ２１０５に、クロック線２０３２へのクロック供給を開始する。この時のクロック線２０３２の信号の振幅は１．８Ｖである。
【００１５】
一方、メモリーカード２００３は、クロック線２０３２のクロックが発振したことを検知して、時間ｔ２１０６にコマンド線２０３３を１．８Ｖに駆動した後に、コマンド線２０３３の駆動を停止してハイインピーダンス状態にする。コマンド線２０３３は、ホスト機器２００２によってプルアップされているので、１．８Ｖを維持する。
【００１６】
その後、時間ｔ２１０７に、メモリーカード２００３は、データ線２０３４を１．８Ｖに駆動した後に、データ線２０３４の駆動を停止してハイインピーダンス状態にする。データ線２０３４は、ホスト機器２００２によってプルアップされているので、１．８Ｖを維持する。
【００１７】
ここで、メモリーカード２００３は、データ線２０３４の接地レベルの駆動をやめて、１．８Ｖに駆動する前に、コマンド線２０３３の電圧レベルを検知することで、インターフェース電圧を変更する処理におけるホスト機器２００２の異常を検出することが可能である。すなわち、ホスト機器２００２が３．３Ｖを出力したままの場合には、コマンド線２０３３はプルアップによって３．３Ｖに上昇していくので、メモリーカード２００３は、コマンド線２０３３の電圧が２．０Ｖよりも高くなることを検知することで、異常を検出できる。
【００１８】
以上のようにして、インターフェース電圧を３．３Ｖから１．８Ｖに変化させる。この後、ホスト機器２００２は、“リードコマンド”２１１５を発行する。メモリーカード２００３は、“リードレスポンス”２１１６を返し、その後、リードデータ２１１７を、データ線２０３４を経由して出力する。ホスト機器２００２とメモリーカード２００３との間での必要なデータ転送を終えた後、時間ｔ２１０８に、ホスト機器２００２は、電圧線２０３０を経由したメモリーカード２００３への電圧印加を遮断する。
【００１９】
また、他の従来技術として、特許文献１には、安定したインターフェース電圧の切り替えの手順が開示され、特許文献２には、記憶装置の電源を未使用時に遮断する技術が開示されている。また、ホスト機器の電源供給能力が変化するシステムに関する技術として、特許文献３に記憶装置の消費電力を可変に制御する技術が示されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００９―１９９１０６号公報
【特許文献２】特開昭５６−１２３０２３号公報
【特許文献３】特開２００８−２１７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、いずれの特許文献にも、情報処理システムにおいて、情報処理装置と不揮発性記憶装置との間のインターフェース電圧に不整合が発生する可能性の示唆や、不整合の発生に対応する処理手法に関して何ら示されていない。
【００２２】
ここで、インターフェース電圧の不整合は、情報処理システムの不具合につながる要因となる。例えば、ホスト機器２００２及びメモリーカード２００３のＩＯドライバーの電源電圧として、３．３Ｖが供給され、ＩＯドライバーに１．８Ｖの“Ｈ”レベルの信号が入力される場合、ＩＯドライバーの入力用のＰｃｈトランジスタ及びＮｃｈトランジスタに貫通電流が流れる。この貫通電流は、不要な電力消費につながり、ホスト機器２００２の電圧源がバッテリーであった場合には、バッテリーの持続時間を著しく損なう原因となる。
【００２３】
本発明の目的は、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することにより、システムの不具合の要因を回避することができる情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラを提供することである。
【課題を解決するための手段】
【００２４】
本発明に係る情報処理装置は、不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも１本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための１本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線に接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーと、前記データ線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知する電圧検知回路と、前記レギュレータの出力電圧と、前記電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出する制御部とを備える。
【００２５】
この情報処理装置においては、データ線の電圧が第一の電圧よりも低い第二の電圧であるか、又は、第二の電圧よりも高い電圧であるかが検知され、この検知結果と、情報処理装置内のレギュレータの出力電圧とから、情報処理装置の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。
【００２６】
前記電圧検知回路は、前記情報処理装置が前記不揮発性記憶装置に電圧を印加した後で、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、前記データ線の電圧を検知することが好ましい。
【００２７】
この場合、情報処理装置が、不揮発性記憶装置に電圧を印加した後で、不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、データ線の電圧を検知しているので、データ線が“Ｈ”レベルを維持している状態でデータ線の電圧を検知することができるので、不揮発性記憶装置の駆動電圧を正確に検知することができる。
【００２８】
前記制御部は、前記不揮発性記憶装置内における前記データ線のプルアップの有無を制御することが好ましい。
【００２９】
この場合、不揮発性記憶装置内においてデータ線をプルアップさせることができるので、不揮発性記憶装置内でデータ線が“Ｈ”レベルを維持している状態にすることができる。
【００３０】
前記データ線は、前記情報処理装置の内部においてプルアップされていることが好ましい。
【００３１】
この場合、データ線が情報処理装置の内部においてプルアップされているので、データ線の電圧が中間電位になることを回避することができ、不揮発性記憶装置の駆動電圧をより正確に検知することができる。
【００３２】
前記情報処理装置は、前記情報処理装置内における前記データ線のプルアップの有無を制御することが好ましい。
【００３３】
この場合、不揮発性記憶装置の駆動電圧を検知する時に、情報処理装置内においてデータ線がプルアップされていない状態にすることができるので、不揮発性記憶装置の駆動電圧がそのままデータ線の電圧となり、不揮発性記憶装置の駆動電圧を容易に検知することができる。
【００３４】
前記電圧検知回路は、前記レギュレータの出力電圧が前記第一の電圧のときに、前記データ線の電圧が前記第一の電圧よりも低いか否かを検知することが好ましい。
【００３５】
この場合、レギュレータの出力電圧が第一の電圧のときに、データ線の電圧が第一の電圧よりも低いか否かを検知しているので、不揮発性記憶装置の駆動電圧が情報処理装置の駆動電圧より低いことを情報処理装置が検出することができる。
【００３６】
前記制御部は、前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記レギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることが好ましい。
【００３７】
この場合、レギュレータの出力電圧が第一の電圧であり、データ線の電圧が第一の電圧よりも低いときに、レギュレータの出力を第一の電圧から第二の電圧に切り替えているので、不揮発性記憶装置の駆動電圧と一致するように情報処理装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００３８】
前記電圧検知回路は、前記レギュレータの出力電圧が前記第二の電圧のときに、前記データ線の電圧が前記第二の電圧よりも高いか否かを検知することが好ましい。
【００３９】
この場合、レギュレータの出力電圧が第二の電圧のときに、データ線の電圧が第二の電圧よりも高いか否かを検知しているので、不揮発性記憶装置の駆動電圧が情報処理装置の駆動電圧より高いことを情報処理装置が検出することができる。
【００４０】
前記制御部は、前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記レギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることが好ましい。
【００４１】
この場合、レギュレータの出力電圧が第二の電圧であり、データ線の電圧が第二の電圧よりも高いときに、レギュレータの出力を第二の電圧から第一の電圧に切り替えているので、不揮発性記憶装置の駆動電圧と一致するように情報処理装置の駆動電圧を上昇させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００４２】
前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置は、前記不揮発性記憶装置を制御して、前記不揮発性記憶装置の駆動電圧を前記第一の電圧から前記第二の電圧に切り替えさせることが好ましい。
【００４３】
この場合、レギュレータの出力電圧が第二の電圧であり、データ線の電圧が第二の電圧よりも高いときに、情報処理装置が不揮発性記憶装置を制御して不揮発性記憶装置の駆動電圧を第一の電圧から第二の電圧に切り替えさせているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００４４】
前記電圧スイッチは、前記電圧線との接続を、前記電圧源か、又は、接地線かで切り替え可能に構成されていることが好ましい。
【００４５】
この場合、電圧線との接続を電圧源又は接地線に切り替えることができるので、情報処理装置が電源再投入の処理を行うときに、電圧線の電圧を確実に０Ｖにすることができ、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を確実に行うことができる。
【００４６】
前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記電圧スイッチは、前記電圧線の接続を前記接地線に切り替えて接続した後に、前記電圧線の接続を前記電圧源に切り替えて接続しなおすことが好ましい。
【００４７】
この場合、レギュレータの出力電圧が第一の電圧であり、データ線の電圧が第一の電圧よりも低いときに、電圧スイッチが電圧線の接続を接地線に切り替えて接続した後に、電圧線の接続を電圧源に切り替えているので、情報処理装置が電源再投入の処理を行うときに、電圧線の電圧を確実に０Ｖにした上で、電源再投入を行うことによって不揮発性記憶装置の駆動電圧が第一の電圧に設定され、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００４８】
前記制御部が、前記データ線の電圧と前記レギュレータの出力電圧と同じであることを確認した後に、前記情報処理装置は、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出すことが好ましい。
【００４９】
この場合、データ線の電圧とレギュレータの出力電圧と同じであることを確認した後に、不揮発性記憶装置に不揮発で記憶されたデータを読み出すことができるので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を回避した状態で、正常な読み出し動作を行うことができる。
【００５０】
前記入出力ドライバーは、前記第一の電圧が駆動電圧として供給されているときに、前記第二の電圧のハイレベルをハイレベルと認識することが好ましい。
【００５１】
この場合、入出力ドライバーは、第一の電圧を電圧源としたときに、第二の電圧のハイレベルをハイレベルと認識することができるので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合が発生したとしても、論理的にハイレベルとロウレベルとを正しく認識することができるため、直接的な回路の異常動作を回避することができる。
【００５２】
本発明に係る情報処理システムは、上記いずれかの情報処理装置と、この情報処理装置からのデータの読み出しや書き込みが可能な不揮発性記憶装置とを備える。
【００５３】
本発明に係る不揮発性記憶装置は、情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な１本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーと、前記通信線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知するカード電圧検知回路と、前記カードレギュレータの出力電圧と、前記カード電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出するカード制御部とを備える。
【００５４】
この不揮発性記憶装置においては、通信線の電圧が第二の電圧か、又は、第二の電圧よりも高い電圧であるかが検知され、この検知結果と、不揮発性記憶装置内のカードレギュレータの出力電圧とから、情報処理装置の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。
【００５５】
前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第一の電圧のときに、前記通信線の電圧が前記第一の電圧よりも低いか否かを検知することが好ましい。
【００５６】
この場合、カードレギュレータの出力電圧が第一の電圧のときに、通信線の電圧が第一の電圧よりも低いか否かを検知しているので、情報処理装置の駆動電圧が不揮発性記憶装置の駆動電圧より低いことを不揮発性記憶装置が検出することができる。
【００５７】
前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記カードレギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることが好ましい。
【００５８】
この場合、カードレギュレータの出力電圧が第一の電圧であり、通信線の電圧が第一の電圧よりも低いときに、カードレギュレータの出力を第一の電圧から第二の電圧に切り替えているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００５９】
前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することが好ましい。
【００６０】
この場合、カードレギュレータの出力電圧が第一の電圧であり、通信線の電圧が第一の電圧よりも低いときに、情報処理装置からの不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止しているので、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことを情報処理装置に知らせることができる。
【００６１】
前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第二の電圧のときに、前記通信線の電圧が前記第二の電圧よりも高いか否かを検知することが好ましい。
【００６２】
この場合、カードレギュレータの出力電圧が第二の電圧のときに、通信線の電圧が第二の電圧よりも高いか否かを検知しているので、情報処理装置の駆動電圧が不揮発性記憶装置の駆動電圧より高いことを不揮発性記憶装置が検出することができる。
【００６３】
前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記カードレギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることが好ましい。
【００６４】
この場合、カードレギュレータの出力電圧が第二の電圧であり、通信線の電圧が第二の電圧よりも高いときに、カードレギュレータの出力を第二の電圧から第一の電圧に切り替えているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を上昇させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００６５】
前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することが好ましい。
【００６６】
この場合、カードレギュレータの出力電圧が第二の電圧であり、通信線の電圧が第二の電圧よりも高いときに、情報処理装置からの不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止しているので、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことを情報処理装置に知らせることができる。
【００６７】
本発明に係る不揮発性メモリコントローラは、上記いずれかの不揮発性記憶装置に用いられる不揮発性メモリコントローラであって、前記カードレギュレータと、前記カード入出力ドライバーと、前記カード電圧検知回路と、前記カード制御部とを備える。
【００６８】
本発明に係る情報処理システムは、上記いずれかの不揮発性記憶装置と、前記不揮発性メモリに対して電圧を供給すると共に、データの書き込み及び／又は読み出しを行う情報処理装置とを備える。
【００６９】
本発明に係る他の不揮発性記憶装置は、情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な１本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーとを備え、前記不揮発記憶装置は、前記情報処理装置からの前記カードレギュレータの出力電圧の情報を取得するコマンドに対して、前記カードレギュレータの出力電圧の情報を前記情報処理装置に返す。
【００７０】
この不揮発性記憶装置においては、情報処理装置からのカードレギュレータの出力電圧の情報を取得するコマンドに対して、カードレギュレータの出力電圧の情報を情報処理装置に返しているので、情報処理装置は、自身の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出することができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。
【００７１】
本発明に係る他の情報処理装置は、不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも１本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための１本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線と接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーとを備え、前記情報処理装置は、前記不揮発性記憶装置に対して、前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得するコマンドを発行し、前記不揮発性記憶装置から返信された前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得し、前記不揮発性記憶装置が前記データ線を駆動する電圧と、前記レギュレータの出力電圧とを比較して、両者が異なる場合には、前記レギュレータの出力電圧と、前記不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行する。
【００７２】
この情報処理装置においては、不揮発性記憶装置に対して、不揮発性記憶装置がデータ線を駆動する電圧の情報を取得するコマンドを発行し、不揮発性記憶装置から返信された不揮発性記憶装置がデータ線を駆動する電圧の情報を取得し、不揮発性記憶装置がデータ線を駆動する電圧と、レギュレータの出力電圧とを比較して、両者が異なる場合には、レギュレータの出力電圧と、不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができるとともに、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００７３】
前記リカバリ処理は、前記不揮発性記憶装置が前記データ線を駆動する電圧を前記レギュレータの出力電圧に一致させる処理を含むことが好ましい。
【００７４】
この場合、不揮発性記憶装置がデータ線を駆動する電圧をレギュレータの出力電圧に一致させているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００７５】
前記リカバリ処理は、前記レギュレータの出力電圧を前記不揮発性記憶装置が前記データ線を駆動する電圧に一致させる処理を含むことが好ましい。
【００７６】
この場合、レギュレータの出力電圧を不揮発性記憶装置がデータ線を駆動する電圧に一致させているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。
【００７７】
本発明に係る他の情報処理システムは、上記不揮発性記憶装置と、上記いずれかの情報処理装置とを備える。
【発明の効果】
【００７８】
本発明によれば、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することにより、システムの不具合の要因を回避することができる情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラを提供することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態１の情報処理システムの構成を示す図である。
【図２】本発明の実施の形態１の不揮発性記憶装置内部のステータスの遷移図である。
【図３】本発明の実施の形態１の不揮発性記憶装置内部のステータスの第１の遷移状態を示すタイミングチャートである。
【図４】本発明の実施の形態１の不揮発性記憶装置内部のステータスの第２の遷移状態を示すタイミングチャートである。
【図５】本発明の実施の形態１の不揮発性記憶装置内部のステータスの第３の遷移状態を示すタイミングチャートである。
【図６】本発明の実施の形態１の情報処理システムの制御処理を説明するためのフローチャートである。
【図７】本発明の実施の形態１の情報処理システムの電圧変更時のタイミングチャートである。
【図８】本発明の実施の形態１の不揮発性記憶装置内部のリード処理時のタイミングチャートである。
【図９】電圧線の電圧が十分低下しない場合における電圧線の電圧の変化の一例を示す図である。
【図１０】メモリーカードに瞬断が発生した場合における電圧線の電圧の変化の一例を示す図である。
【図１１】インターフェース電圧の不整合時におけるＩＯ部の回路の状態を説明するための図である。
【図１２】本発明の実施の形態２の情報処理システムの構成を示す図である。
【図１３】本発明の実施の形態２の情報処理システムの制御処理の一部を説明するためのフローチャートである。
【図１４】電源の再投入をするときの電圧線の電圧の変化の一例を示す図である。
【図１５】インターフェース電圧を変更する電圧変更処理の一例を説明するためのタイミングチャートである。
【図１６】本発明の実施の形態３による情報処理システムにおいてホスト機器からメモリーカードに対して“ＩＯコマンド”発行する際のタイミングチャートである。
【図１７】本発明の実施の形態４の情報処理システムの構成を示す図である。
【図１８】本発明の実施の形態４の不揮発性記憶装置内部のステータスの遷移図である。
【図１９】本発明の実施の形態４の不揮発性記憶装置内部のライト処理時のタイミングチャートである。
【図２０】従来の情報処理システムの構成を示す図である。
【図２１】従来の情報処理システム内部のインターフェースのタイミングチャートである。
【発明を実施するための形態】
【００８０】
以下、本発明の各実施の形態について、図面を参照しながら説明する。
【００８１】
（実施の形態１）
まず、図面を参照して、本発明の実施の形態１の情報処理システムについて説明する。図１は、本発明の実施の形態１による情報処理システムの構成を示す図である。
【００８２】
＜１．情報処理システムの構成＞
情報処理システム１０１は、情報処理装置の一例であるホスト機器１０２と、不揮発性記憶装置の一例であるメモリーカード１０３とを備える。ホスト機器１０２の一例としては、デジタルカメラがある。
【００８３】
ホスト機器１０２は、メモリーカード１０３を着脱可能な構成をとる。図示しないが、ホスト機器１０２のコネクタの端子部と、メモリーカード１０３の端子部とを物理的に接触させることにより、ホスト機器１０２とメモリーカード１０３とを電気的に接続することができる。
【００８４】
上記端子部の物理的な接触により、ホスト機器１０２及びメモリーカード１０３内の複数の電気配線が電気的に接続され、ホスト機器１０２とメモリーカード１０３とのインターフェースとなる電気的な構成として、ホスト機器１０２からメモリーカード１０３へ電源を供給するための電圧線（ＶＤＤ）１３０と、装置の接地電位に接続された接地線（ＧＮＤ）１３１と、ホスト機器１０２からメモリーカード１０３へクロック信号（以下、「クロック」ともいう）を供給するためのクロック線（ＣＬＫ）１３２と、ホスト機器１０２からメモリーカード１０３へのコマンド入力や、メモリーカード１０３からホスト機器１０２へのレスポンス応答を伝えるコマンド線（ＣＭＤ）１３３と、ホスト機器１０２とメモリーカード１０３との間で双方向にデータ信号（以下、「データ」ともいう）を通信するための複数（例えば、本実施の形態では、４本）の信号線であるデータ線（ＤＡＴ［３：０］）１３４とが構成される。ここで、上記のコマンド線１３３又はデータ線１３４は、ホスト機器１０２とメモリーカード１０３との間で双方向に信号を通信可能な１本以上の通信線を構成している。
【００８５】
ホスト機器１０２は、コマンドを発行することによってメモリーカード１０３を制御して、メモリーカード１０３に対して、アドレスを指定したデータの書き込みやデータの読み出しを行う。メモリーカード１０３は、ホスト機器１０２からの書き込みデータを不揮発で記憶する。
【００８６】
ホスト機器１０２は、ホスト制御部１０４と、電圧源１０５と、ホストレギュレータ１０６と、ホストロジック１０７と、ホストＩＯ（入出力）ドライバー１０８と、ホスト電圧検知回路１０９と、ホスト電圧スイッチ１１０と、ホストコマンドプルアップ抵抗１１１と、ホストデータプルアップ抵抗１１２とを備える。
【００８７】
ホスト制御部１０４は、図示を省略した配線により各ブロックに接続され、各ブロックの動作を制御することにより、ホスト機器１０２全体の制御を行う。
【００８８】
電圧源１０５は、ホスト機器１０２の電圧源であるとともに、メモリーカード１０３への電源供給を行うための電圧源であり、ここでは、メモリーカード１０３に対する電圧線１３０を経由した電源供給は、３．３Ｖで行う。なお、メモリーカード１０３を正常に動作させるための電源電圧は、２．７Ｖから３．６Ｖまでの範囲にある必要がある。
【００８９】
例えば、デジタルカメラや携帯電話のように、バッテリーやＡＣアダプターを接続している場合には、電圧源１０５は、商用電圧からホスト機器１０２内部の動作電圧である３．３Ｖに降圧した電圧を供給する。なお、バッテリーで駆動している場合には、バッテリーの消耗とともに、電圧源１０５が供給する電圧は、徐々に低下し、場合によっては、安定した電圧が得られない場合もある。
【００９０】
ホストレギュレータ１０６は、電圧源１０５の電圧を元にして、電圧源１０５の電圧である３．３Ｖ、又は、ホストレギュレータ１０６で降圧した電圧の１．８ＶをホストＩＯドライバー１０８に供給する。
【００９１】
なお、本実施の形態を含め、以下の記載では、説明を分かりやすくするために、ホストレギュレータ１０６（及び後述するカードレギュレータ１２１）の出力する電圧値として、３．３Ｖ及び１．８Ｖを使用して説明するが、本発明の効果は、特定の電圧に制限されるものではない。
【００９２】
ホストロジック１０７は、ホスト機器１０２内部の論理回路であり、ホストＩＯドライバー１０８へ出力するクロックやコマンドやデータを生成し、ホストＩＯドライバー１０８から入力されるコマンド（レスポンス）やデータの処理を行う。
【００９３】
ホストＩＯドライバー１０８は、ホストレギュレータ１０６から供給される電圧を電源として、インターフェースであるクロック線１３２、コマンド線１３３、及びデータ線１３４を駆動する。
【００９４】
ホスト電圧検知回路１０９は、インターフェースのデータ線１３４の電圧レベル、例えば、データ線１３４の電圧が１．８Ｖであるか、又は、１．８Ｖよりも高い電圧であるかを検知する。具体的な検知電圧は、データ線１３４のホストデータプルアップ抵抗１１２の抵抗値や、カードデータプルアップ抵抗１２５の接続の有無による抵抗値等によって異なる。一例として、検知電圧は、１．８Ｖと２．７Ｖとの間の２．３Ｖや、１．８Ｖと（１．８Ｖ＋２．７Ｖ）／２との間の２．１Ｖや、（１．８Ｖ＋２．７Ｖ）／２と２．７Ｖの間の２．５Ｖに設定される。
【００９５】
ホスト電圧スイッチ１１０は、電圧源１０５と電圧線１３０とを接続するかしないかを切り替えるスイッチである。
【００９６】
ホストコマンドプルアップ抵抗１１１は、例えば、数十Ｋオームの高抵抗からなり、ホストレギュレータ１０６の出力とコマンド線１３３とを接続する。ホストデータプルアップ抵抗１１２は、例えば、数十Ｋオームの高抵抗からなり、ホストレギュレータ１０６の出力とデータ線１３４とを接続する。
【００９７】
ホストコマンドプルアップ抵抗１１１やホストデータプルアップ抵抗１１２は、コマンド線１３３やデータ線１３４の電圧（電位）が中間電位になることを回避するためのものである。従って、ホストデータプルアップ抵抗１１２は、複数のデータ線１３４の全てに接続する。
【００９８】
なお、本発明に直接関係しないので図示していないが、例えば、ホスト機器１０２がデジタルカメラであれば、レンズや液晶モニタやスイッチ等も、ホスト機器１０２に含まれる。また、例えば、ホスト機器１０２が携帯電話であれば、スピーカーやマイクやアンテナ等も、ホスト機器１０２に含まれる。
【００９９】
メモリーカード１０３は、カード制御部１２０と、カードレギュレータ１２１と、カードロジック１２２と、カードＩＯ（入出力）ドライバー１２３と、カード電圧検知回路１２４と、カードデータプルアップ抵抗１２５と、カードデータプルアップスイッチ１２６と、フラッシュメモリ１２８とを備える。ここで、メモリーカード１０３のうちフラッシュメモリ１２８を除いた部分が、不揮発性メモリコントローラである。メモリーカード１０３は、一般的には、一つの不揮発性メモリコントローラと、１つ以上のフラッシュメモリとを備え、複数の半導体チップから構成される。
【０１００】
カード制御部１２０は、図示を省略した配線により各ブロックに接続され、各ブロックの動作を制御することにより、メモリーカード１０３全体の制御を行う。
【０１０１】
カードレギュレータ１２１は、カード制御部１２０の制御によって、電圧線１３０を経由してホスト機器１０２から印加される電圧である３．３Ｖ、又は、カードレギュレータ１２１で降圧した電圧の１．８ＶをカードＩＯドライバー１２３に供給する。ただし、カードレギュレータ１２１は、メモリーカード１０３に電圧が印加された初期状態では、３．３Ｖを出力する。
【０１０２】
また、カードレギュレータ１２１は、３．３Ｖの出力電圧を１．８Ｖに変更する機能を有しているが、１．８Ｖの出力電圧を３．３Ｖに変更する機能は有しない。従って、１．８Ｖの出力電圧を３．３Ｖにするためには、一旦、メモリーカード１０３の電源を落とす必要がある。
【０１０３】
カードロジック１２２は、メモリーカード１０３内部の論理回路であり、カードＩＯドライバー１２３へ出力するレスポンスやデータを生成し、カードＩＯドライバー１２３から入力されるコマンドやデータの処理を行う。
【０１０４】
カードＩＯドライバー１２３は、カードレギュレータ１２１から供給される電圧を電源として、インターフェースであるコマンド線１３３、及びデータ線１３４を駆動する。
【０１０５】
カード電圧検知回路１２４は、インターフェースのコマンド線１３３の電圧レベル、例えば、コマンド線１３３の電圧が１．８Ｖであるか、又は、１．８Ｖよりも高い電圧であるかを検知する。具体的な検知電圧は、インターフェース電圧を変更した後の電圧が維持されるかどうかを判定するため、例として、１．８Ｖよりも高い電圧である２．０Ｖに設定する。なお、カード電圧検知回路１２４が検知する電圧は、上記のコマンド線１３３の電圧に特に限定されず、ホスト機器１０２が駆動するデータ線１３４の電圧を検知してもよい。また、このことは以降の実施の形態においても同様である。
【０１０６】
カードデータプルアップ抵抗１２５は、例えば、数十Ｋオームの高抵抗からなり、カードデータプルアップスイッチ１２６を介して、カードレギュレータ１２１の出力とデータ線１３４とを接続する。カードデータプルアップ抵抗１２５は、インターフェースの不整合を検出する際に使用するので、複数のデータ線１３４のうちの１本だけに接続すればよく、少なくとも１本のデータ線１３４がメモリーカード１０３でプルアップされていればよい。また、データ線の数は、上記の例に特に限定されず、１本以上の他の数であってもよい。
【０１０７】
カードデータプルアップスイッチ１２６は、カードデータプルアップ抵抗１２５とデータ線１３４とを接続するかしないかを切り替えるスイッチである。
【０１０８】
フラッシュメモリ１２８は、メモリーカード１０３内部にあって、ホスト機器１０２から読み出し又は書き込みされるデータを不揮発で格納するための不揮発性のメモリである。
【０１０９】
なお、メモリーカード１０３がホスト機器１０２に対して着脱可能な構成を例に説明したが、本発明は、着脱可能な構成に限るものではない。ホスト機器１０２とメモリーカード１０３とにおいて、異なる電圧源で動作するインターフェースが存在する構成、例えば、ホストレギュレータ１０６とカードレギュレータ１２１とでデータ線１３４がドライブされる構成であれば、メモリーカード１０３がホスト機器１０２に物理的に固定される構成であっても、本発明は適用可能である。また、不揮発性メモリとして、フラッシュメモリを例に説明したが、不揮発でデータを記憶可能な他のメモリを用いてもよい。これらの点については、以降の実施の形態においても同様である。
【０１１０】
＜２．メモリーカードのステータス＞
図２は、メモリーカード１０３の内部のステータスの遷移図である。メモリーカード１０３の電圧線１３０に電圧が印加されると、メモリーカード１０３のステータスは“ｉｄｌｅ”２０１になる。また、“初期化コマンド”により“ｉｄｌｅ”２０１の状態から“ｓｔｂｙ”２０２の状態へ遷移し、“セレクトコマンド”により“ｓｔｂｙ”２０２の状態から“ｔｒａｎ”２０３の状態へ遷移し、“デセレクトコマンド”により“ｔｒａｎ”２０３の状態から“ｓｔｂｙ”２０２の状態へ遷移する。さらに、“リセットコマンド”により任意の状態から“ｉｄｌｅ”２０１の状態へ遷移し、“ｓｔｂｙ”２０２の状態において、“電圧変更コマンド”により出力電圧が３．３Ｖから１．８Ｖへ変化される。
【０１１１】
図３は、“ｉｄｌｅ” ２０１の状態から“初期化コマンド”で“ｓｔｂｙ”２０２の状態に遷移する際のタイミングチャートである。図３は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１１２】
まず、“ｉｄｌｅ”２０１の状態で、ホスト機器１０２から、コマンド線１３３を経由して“初期化コマンド”３０１が発行されると、メモリーカード１０３は、“ビジーレスポンス”３０２を、コマンド線１３３を経由してホスト機器１０２に返して、カード制御部１２０は、メモリーカード１０３内部の初期化動作を開始する。
【０１１３】
このとき、ホスト機器１０２は、メモリーカード１０３から“レディーレスポンス”が返るまで、“初期化コマンド”３０１を発行する。メモリーカード１０３内部の初期化動作が完了すると、メモリーカード１０３は、メモリーカード１０３のステータスを“ｓｔｂｙ”２０２に遷移させると共に、ホスト機器１０２からの“初期化コマンド”３０１に対して“レディーレスポンス”３０３を、コマンド線１３３を経由してホスト機器１０２に返す。
【０１１４】
ここで、メモリーカード１０３は、この時の“レディーレスポンス”にインターフェース電圧を変更可能かどうかの情報を格納する。つまり、カードレギュレータ１２１の出力電圧が３．３Ｖであれば、３．３Ｖを１．８Ｖに変更可能なので、メモリーカード１０３は、変更可能の情報を“レディーレスポンス”に格納する。一方、カードレギュレータ１２１の出力電圧が１．８Ｖであれば、既に電圧変更済みなので、メモリーカード１０３は、電圧変更不可の情報を“レディーレスポンス”に格納する。
【０１１５】
なお、コマンド線１３３を経由したコマンドやレスポンスの通信、及びデータ線１３４を経由したデータの書き込みや読み出しは、クロック線１３２のクロックに同期して行う。従って、図３及び以降のタイミングチャートでは、クロック線１３２のクロックが常に発振している状態を示している。但し、コマンドやレスポンスやデータの転送が不要な期間であれば、クロック線１３２のクロックの発振は、行っても、行わなくてもよい。
【０１１６】
図４は、“ｓｔｂｙ” ２０２の状態から“セレクトコマンド”で“ｔｒａｎ”２０３の状態に遷移する際のタイミングチャートである。図４は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１１７】
まず、“ｓｔｂｙ”２０２の状態で、ホスト機器１０２から、コマンド線１３３を経由して“セレクトコマンド”が発行されると、メモリーカード１０３は、メモリーカード１０３のステータスを“ｔｒａｎ”２０３に遷移させると共に、“セレクトレスポンス”を、コマンド線１３３を経由してホスト機器１０２に返す。
【０１１８】
特に図示しないが、“ｔｒａｎ”２０３の状態で、ホスト機器１０２から、コマンド線１３３を経由して“デセレクトコマンド”が発行されると、メモリーカード１０３は、メモリーカード１０３のステータスを“ｓｔｂｙ”２０２に遷移させると共に、“デセレクトレスポンス”を、コマンド線１３３を経由してホスト機器１０２に返す。
【０１１９】
図５は、メモリーカード１０３の任意の状態から“リセットコマンド”で“ｉｄｌｅ”の状態に遷移する際のタイミングチャートである。図５は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１２０】
メモリーカード１０３の任意の状態で、ホスト機器１０２から、コマンド線１３３を経由して“リセットコマンド”が発行されると、メモリーカード１０３は、レスポンスをホスト機器１０２に返すことなく、メモリーカード１０３のステータスを“ｉｄｌｅ”２０１に遷移させる。
【０１２１】
＜３．ホスト機器の制御シーケンス＞
＜３．１．正常動作時シーケンス＞
図６は、ホスト機器１０２がメモリーカード１０３を制御する制御処理を説明するためのフローチャートである。なお、開始時の状態として、ホスト電圧スイッチ１１０は、電圧線１３０を電圧源１０５に接続しない状態にある。
【０１２２】
まず、処理Ｓ６０１において、ホスト機器１０２は、ホスト電圧スイッチ１１０を切り替えて、メモリーカード１０３に対して、電圧線１３０を経由して電圧源１０５の３．３Ｖの電圧を印加する。メモリーカード１０３は、電圧線１３０に電源が供給されることで、“ｉｄｌｅ”２０１の状態に遷移する。また、同時に、ホスト機器１０２は、ホストレギュレータ１０６が３．３ＶをホストＩＯドライバー１０８に供給する状態にする。
【０１２３】
次に、処理Ｓ６０２において、ホスト機器１０２は、メモリーカード１０３に対して“リセットコマンド”を発行する。このとき、メモリーカード１０３は“、ｉｄｌｅ”２０１の状態のままである。次の判定処理Ｓ６２０、判定処理Ｓ６２２、処理Ｓ６２１、及び処理Ｓ６２３に関しては、後で説明する。
【０１２４】
次に、処理Ｓ６０３において、ホスト機器１０２は、メモリーカード１０３に対して“初期化コマンド”を発行する。そして、判定処理Ｓ６０４において、ホスト機器１０２は、メモリーカード１０３からのレスポンスが“ビジーレスポンス”であるか、又は“レディーレスポンス”であるかを判定する。レスポンスが“ビジーレスポンス”であれば、処理Ｓ６０３に戻り、“レディーレスポンス”であれば、判定処理Ｓ６０６へ移行する。この時のタイミングチャートは、図３でも示している。
【０１２５】
ここで、メモリーカード１０３とホスト機器１０２との間でインターフェース電圧の不整合が発生していない状態では、メモリーカード１０３が返す“レディーレスポンス”には、電圧変更が可能、つまりカードレギュレータ１２１の電圧が３．３Ｖであり、この電圧を１．８Ｖに変化させることが可能であるという情報が含まれている。
【０１２６】
レスポンスが“レディーレスポンス”である場合、判定処理Ｓ６０６において、ホスト機器１０２は、ホストレギュレータ１０６の出力電圧（ＩＯ）が３．３Ｖであるか又は１．８Ｖであるかを判定し、出力電圧が３．３Ｖであれば、判定処理Ｓ６０７へ移行し、１．８Ｖであれば、処理Ｓ６０９へ移行する。
【０１２７】
出力電圧が３．３Ｖである場合、判定処理Ｓ６０７において、ホスト機器１０２は、メモリーカード１０３の“レディーレスポンス”に格納されている情報からメモリーカード１０３の電圧変更の可否を判定する。電圧変更が可能な場合には、処理Ｓ６０８へ移行し、電圧変更が出来ない場合には、処理Ｓ６０９へ移行する。
【０１２８】
電圧変更が可能な場合、処理Ｓ６０８において、ホスト機器１０２は、メモリーカード１０３に対して“電圧変更コマンド”を発行するとともに、ホストレギュレータ１０６の出力電圧を３．３Ｖから１．８Ｖに変化させる。
【０１２９】
図７は、処理Ｓ６０８によりインターフェース電圧を変更する電圧変更処理の一例を説明するためのタイミングチャートである。図７は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１３０】
まず、ホスト機器１０２から、コマンド線１３３を経由して、“電圧変更コマンド”７０１が発行されると、メモリーカード１０３は、“電圧変更レスポンス”７０２を、コマンド線１３３を経由してホスト機器１０２に返して、時間ｔ７０３に、メモリーカード１０３は、コマンド線１３３とデータ線１３４とを接地レベルに駆動する。
【０１３１】
このとき、ホスト機器１０２は、コマンド線１３３とデータ線１３４とが接地レベルに駆動されていることを検知して、時間ｔ７０４に、クロック線１３２へのクロック供給を停止して、クロック線１３２を接地レベルに駆動する。
【０１３２】
この後、ホスト機器１０２は、ホストレギュレータ１０６の出力電圧を３．３Ｖから１．８Ｖに変化させる。このとき、ホストＩＯドライバー１０８の駆動する電圧も、３．３Ｖから１．８Ｖに変化するが、クロック線１３２は接地レベルに駆動されており、コマンド線１３３とデータ線１３４とは、プルアップのみで駆動していないので、クロック線１３２、コマンド線１３３、及びデータ線１３４の変化はない。
【０１３３】
次に、メモリーカード１０３は、クロック線１３２のクロックが停止したことを認識して、カードレギュレータ１２１の出力電圧を３．３Ｖから１．８Ｖに変化させる。このとき、カードＩＯドライバー１２３の駆動する電圧も、３．３Ｖから１．８Ｖに変化するが、コマンド線１３３とデータ線１３４とは、接地レベルに駆動されており、クロック線１３２、コマンド線１３３、及びデータ線１３４の変化はない。
【０１３４】
従って、クロック線１３２、コマンド線１３３、及びデータ線１３４が接地レベルになっている期間に、ホストＩＯドライバー１０８も、カードＩＯドライバー１２３も、１．８Ｖで駆動する状態に変化する。
【０１３５】
次に、ホスト機器１０２は、クロック線１３２へのクロック供給を停止してから所定の時間経過後、例えば５ｍｓ後の時間ｔ７０５に、クロック線１３２へのクロック供給を開始する。この時のクロック線１３２の信号の振幅は１．８Ｖである。
【０１３６】
次に、メモリーカード１０３は、クロック線１３２のクロックが発振したことを検知して、時間ｔ７０６に、コマンド線１３３を１．８Ｖに駆動した後に、コマンド線１３３の駆動を停止してハイインピーダンス状態にする。コマンド線１３３は、ホスト機器１０２のホストコマンドプルアップ抵抗１１１によってプルアップされているので、１．８Ｖを維持する。
【０１３７】
その後、時間ｔ７０７に、メモリーカード１０３は、データ線１３４を１．８Ｖに駆動した後に、データ線１３４の駆動を停止してハイインピーダンス状態にする。データ線１３４は、ホスト機器１０２のホストデータプルアップ抵抗１１２によってプルアップされているので、１．８Ｖを維持する。
【０１３８】
以上のようにして、インターフェース電圧を３．３Ｖから１．８Ｖに変化させる。
【０１３９】
なお、メモリーカード１０３は、データ線１３４の接地レベルの駆動をやめて、１．８Ｖに駆動する前に、カード電圧検知回路１２４によりコマンド線１３３の電圧レベルを検知することで、インターフェース電圧を変更する処理におけるホスト機器１０２の異常を検出することが可能である。
【０１４０】
例えば、ホスト機器１０２のホストレギュレータ１０６が３．３Ｖを出力したままの場合には、コマンド線１３３の電圧は、ホストコマンドプルアップ抵抗１１１によって３．３Ｖに上昇していくので、カード電圧検知回路１２４が、コマンド線１３３の電圧が２．０Ｖよりも高くなることを判定することにより、メモリーカード１０３は、ホスト機器１０２の異常を検出できる。メモリーカード１０３は、異常を検出したときには、以降の処理を停止して、電源遮断を期待することとなる。
【０１４１】
再び、図６を参照して、処理Ｓ６０９において、ホスト機器１０２は、メモリーカード１０３に対して“セレクトコマンド”を発行してメモリーカード１０３のステータスを“ｔｒａｎ”に遷移させる。この時のタイミングチャートは、図４でも示している。
【０１４２】
次に、処理Ｓ６１１において、ホスト機器１０２は、メモリーカード１０３に対して“リードコマンド”を発行して（処理Ｓ６１１ａ）、予めメモリーカード１０３に書き込んでおいたデータを読み出し、又は、その他のコマンドを発行することで（処理Ｓ６１１ｂ）、メモリーカード１０３に対してデータを書き込んだり、メモリーカード１０３内部のデータを消去したりする。
【０１４３】
図８は、ホスト機器１０２がメモリーカード１０３に対して“リードコマンド”を発行する際のタイミングチャートである。図８は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１４４】
メモリーカード１０３が“ｔｒａｎ”の状態で、ホスト機器１０２からコマンド線１３３を経由して“リードコマンド”８０１が発行されると、メモリーカード１０３は、“リードレスポンス”８０２を、コマンド線１３３を経由してホスト機器１０２に返し、カード制御部１２０は、フラッシュメモリ１２８を制御し、ホスト機器１０２に出力すべき読み出しデータを準備する。読み出しデータが準備できると、メモリーカード１０３は、クロック線１３２のクロックに同期してデータ線１３４を経由してリードデータ８０３をホスト機器１０２に出力する。
【０１４５】
再び、図６を参照して、判定処理Ｓ６１２において、ホスト機器１０２は、処理Ｓ６１１が正常に完了したか否かを判定する。例えば、メモリーカード１０３から返ってくるはずのレスポンスが返らない等の異常が発生して、ホスト機器１０２が、メモリーカード１０３への“リセットコマンド”が必要と判定した場合には、処理Ｓ６０２へ移行し、メモリーカード１０３への電圧供給の再投入が必要と判定した場合には、処理Ｓ６１４へ移行する。一方、ホスト機器１０２が、処理Ｓ６１１が正常に完了したと判断した場合は、判定処理Ｓ６１３へ移行する。
【０１４６】
次に、判定処理Ｓ６１３において、ホスト機器１０２は、メモリーカード１０３へのアクセスが完了したか否かを判断することにより、メモリーカード１０３に対するデータの読み出しや書き込みのアクセスがまだ必要であるか、それとも電圧供給を停止することによって情報処理システム１０１の電力消費を抑えるかの判定を行う。情報処理システム１０１の電圧源１０５は、バッテリーで構成されることが多いので、バッテリーの持続時間を長く保つためにも、ｍｓ単位での電圧供給の切り替えが必要となる。メモリーカード１０３へのアクセスが完了していない場合には、処理Ｓ６１０へ移行し、メモリーカード１０３へのアクセスが完了して電圧供給を停止する場合には、処理Ｓ６１４へ移行する。
【０１４７】
次に、処理Ｓ６１４において、ホスト機器１０２は、ホスト電圧スイッチ１１０を切り替えて、電圧源１０５から電圧線１３０への電圧供給を停止する。
【０１４８】
次に、判定処理Ｓ６１６において、ホスト機器１０２は、メモリーカード１０３へのアクセスがあるか否かを判断することにより、新たにメモリーカード１０３に対するデータの読み出しや書き込みのアクセスが必要になったか、それとも電圧供給の停止を継続するかを判定する。メモリーカード１０３へのアクセスがなく、電圧供給の停止を継続する場合には、判定処理Ｓ６１６を継続する。一方、メモリーカード１０３へのアクセスがあり、データの読み出しや書き込みを行う場合には、処理Ｓ６０１へ移行する。
【０１４９】
上記の処理Ｓ６１４によるホスト機器１０２からの電圧供給の停止後、電圧線１３０の電位は徐々に低下する。その後、十分な時間が経過して、電圧線１３０の電位が十分低下し、例えば、１ｍｓ以上の期間において、電圧線１３０の電圧が０．５Ｖ以下になれば、メモリーカード１０３は、電源が遮断されたことを認識できる。その場合には、判定処理Ｓ６１６、処理Ｓ６０１の順に処理が行われた後の電圧印加によって、メモリーカード１０３は、電源の再投入を認識して、“ｉｄｌｅ”ステータスになる。
【０１５０】
＜３．２．インターフェース電圧の不整合＞
上記の処理Ｓ６１４での電圧供給停止後、十分な時間をおかず、処理Ｓ６０１の電圧印加に遷移した場合には、メモリーカード１０３は、電源が遮断されたことを認識出来ない。このような場合、以下のようにしてインターフェース電圧の不整合が発生する。
【０１５１】
図９は、電圧線１３０の電圧が十分低下しない場合における電圧線１３０の電圧の変化の一例を示す図である。図９に示す例では、時間ｔ９０１のタイミングで、処理Ｓ６１４により電圧供給が停止される。その後、徐々に電圧は低下するが、メモリーカード１０３は動作しておらず、消費電力が少ないため、電圧線１３０の電圧（電位）は、急速には低下しない。次に、時間ｔ９０２のタイミングで、処理Ｓ６０１により電圧供給が開始されると、メモリーカード１０３は、電源が遮断されたことを認識出来ない。そのために、カードレギュレータ１２１は、カードＩＯドライバー１２３に１．８Ｖを供給し続ける。このまま動作させると、ホスト機器１０２のホストＩＯドライバー１０８の駆動する電圧３．３Ｖと、メモリーカード１０３のカードＩＯドライバー１２３の駆動する電圧１．８Ｖとが不整合となる。
【０１５２】
また、情報処理システム１０１を構成するホスト機器１０２とメモリーカード１０３とが着脱可能な構成もありうるために、ホスト機器１０２がメモリーカード１０３を認識できないときに、メモリーカード１０３へ供給している電圧が遮断されて、メモリーカード１０３の電源が低下する場合がある。
【０１５３】
例えば、ホスト機器１０２を落とした場合に、落下の衝撃により、ホスト機器１０２とメモリーカード１０３との接触部がｍｓ単位で離れて、メモリーカード１０３への電源の瞬断が発生する。メモリーカード１０３が動作していないときに、瞬断が発生しても、メモリーカード１０３の電圧の低下は問題とならないが、メモリーカード１０３が動作中に瞬断が発生したら、メモリーカード１０３自身の電力消費によって、メモリーカード１０３の電源電圧が急激に低下する。このような場合も、以下のようにしてインターフェース電圧の不整合が発生する。
【０１５４】
図１０は、メモリーカード１０３に瞬断が発生した場合における電圧線１３０の電圧の変化の一例を示す図である。図１０に示す例では、時間ｔ１００１において、メモリーカード１０３の端子部が離れて電圧線１３０の電圧が低下し、その後、時間ｔ１００２にメモリーカード１０３の端子部が接触し、電圧線１３０の電圧は復帰する。
【０１５５】
ここで、時間ｔ１００２のタイミングで、電圧が十分に低下していると、メモリーカード１０３は、一旦電源が落とされたと認識する。このため、その後、電圧が復帰しても、メモリーカード１０３は、“ｉｄｌｅ”ステータスになると共に、カードレギュレータ１２１は、電圧線１３０から供給される電圧である３．３ＶをカードＩＯドライバー１２３に供給する。このとき、メモリーカード１０３は、“ｉｄｌｅ”ステータスにあるために“リードコマンド”を正常に処理できない。
【０１５６】
ホスト機器１０２は、上記の異常を判定処理Ｓ６１２で検知することができ、処理Ｓ６０２へと移行する。そうすると、ホスト機器１０２のホストＩＯドライバー１０８の駆動する電圧１．８Ｖと、メモリーカード１０３のカードＩＯドライバー１２３の駆動する電圧３．３Ｖとが不整合となる。
【０１５７】
ちなみに、３．３Ｖと１．８Ｖとのインターフェース電圧の不整合では、直接、回路の異常動作につながるとはいえない。１．８Ｖの電源の回路に、０Ｖ〜３．３Ｖの信号が入力されたら正常に動作可能であるし、３．３Ｖの電源の回路に、０Ｖ〜１．８Ｖの信号が入力されても、“Ｌ”レベルと“Ｈ”レベルは正しく認識できる。
【０１５８】
ＴＴＬのインターフェースを考えた場合に、入力ハイレベルの２．０Ｖと、入力ロウレベル０．８Ｖとに対して、１．８Ｖは、十分入力ハイレベルに近い。また、ＣＭＯＳインターフェースを考えた場合に、１．８Ｖは、電源の３．３Ｖの半分の１．６５Ｖよりも高い。従って、論理的に“Ｈ”レベルと“Ｌ”レベルとが正しく認識することができる。
【０１５９】
ここで、ホストＩＯドライバー１０８は、３．３Ｖが駆動電圧として供給されているときに、１．８Ｖをハイレベルと認識することが好ましく、この場合、インターフェース電圧の不整合が発生したとしても、論理的に“Ｈ”レベルと“Ｌ”レベルとを正しく認識することができる、直接的な回路の異常動作を回避することができる。
【０１６０】
しかしながら、論理的に“Ｈ”レベルと“Ｌ”レベルとが正しく認識できても、インターフェース電圧の不整合があるという問題がある。図１１は、インターフェース電圧の不整合時におけるＩＯ（入出力）部の回路の状態を説明するための図である。
【０１６１】
図１１に示すＩＯ部が、ホストＩＯドライバー１０８及び／又はカードＩＯドライバー１２３に使用され、ＩＯ部の電源電圧として、３．３Ｖが供給され、ＩＯ部はこの電圧で動作し、１．８Ｖの“Ｈ”レベルの信号が入力されている。
【０１６２】
このとき、出力用のＰｃｈトランジスタ１１０１も、Ｎｃｈトランジスタ１１０２も、カットオフ状態である。しかしながら、入力用のＰｃｈトランジスタ１１０３及びＮｃｈトランジスタ１１０４は、いずれもオン状態であるため、貫通電流が流れる。ＩＯ部の貫通電流は、不要な電力消費につながり、電圧源１０５がバッテリーであった場合には、バッテリーの持続時間を著しく損なう原因となる。
【０１６３】
＜３．３．インターフェース電圧の不整合の検出＞
上記のようなインターフェース電圧の不整合に起因する不要な電力の消費を回避するために、ホスト機器１０２は、インターフェース電圧の不整合を検出する必要がある。ホスト機器１０２のホスト制御部１０４は、ホストレギュレータ１０６を制御しているので、ホストＩＯドライバー１０８に供給されている電圧を認識できる。また、ホスト機器１０２のホスト制御部１０４は、カードＩＯドライバー１２３に供給されている電圧を判定するために、ホスト電圧検知回路１０９でデータ線１３４の電圧（電位）を検知する。
【０１６４】
データ線１３４の電圧（電位）から、カードＩＯドライバー１２３に供給されている電圧を認識するためには、ホスト機器１０２は、データ線１３４が“Ｈ”レベルを維持している状態で電圧検知する必要がある。そのためには、例えば、ホスト機器１０２のホスト制御部１０４は、ホストロジック１０７及びホストＩＯドライバー１０８を制御することにより、メモリーカード１０３に“リセットコマンド”を発行して“ｉｄｌｅ”ステータスにして、その後、新たなコマンド発行を行うまでの間において、データ線１３４が“Ｈ”レベルを維持している状態を電圧検知に使用する。
【０１６５】
また、カードＩＯドライバー１２３に供給されている電圧を認識するためには、ホスト機器１０２のホスト制御部１０４は、メモリーカード１０３内部において、データ線１３４がカードデータプルアップ抵抗１２５で接続された状態となるように、カードデータプルアップスイッチ１２６を制御する必要がある。そのためには、例えば、ホスト機器１０２のホスト制御部１０４は、ホストロジック１０７及びホストＩＯドライバー１０８を制御することにより、メモリーカード１０３に“リセットコマンド”を発行して、カードデータプルアップ抵抗１２５を経由してカードレギュレータ１２１とデータ線１３４とが接続されるように、カードデータプルアップスイッチ１２６を制御する。
【０１６６】
上記の様に、データ線１３４のレベルが変化しない状態で、且つメモリーカード１０３内部でデータ線１３４がプルアップされる状態の時に、ホストデータプルアップ抵抗１１２及びカードデータプルアップ抵抗１２５によるデータ線１３４の電圧（電位）が十分に安定するまで所定時間を待って、ホスト電圧検知回路１０９が以下のようなデータ線１３４の電圧を検知することにより、ホスト機器１０２のホスト制御部１０４は、カードＩＯドライバー１２３に供給されている電圧を判定できる。
【０１６７】
例えば、ホストレギュレータ１０６が３．３Ｖを出力して、カードレギュレータ１２１も３．３Ｖを出力しているときには、データ線１３４の電圧は、３．３Ｖになる。
【０１６８】
例えば、ホストレギュレータ１０６が３．３Ｖを出力して、カードレギュレータ１２１が１．８Ｖを出力しているときには、データ線１３４の電圧は、ホストデータプルアップ抵抗１１２及びカードデータプルアップ抵抗１２５の抵抗値による値になる。ホストデータプルアップ抵抗１１２及びカードデータプルアップ抵抗１２５の抵抗値が同程度の抵抗値の場合には、データ線１３４の電圧は、２．５５Ｖ程度になる。
【０１６９】
例えば、ホストレギュレータ１０６が１．８Ｖを出力して、カードレギュレータ１２１も１．８Ｖを出力しているときには、データ線１３４の電圧は、１．８Ｖになる。
【０１７０】
例えば、ホストレギュレータ１０６が１．８Ｖを出力して、カードレギュレータ１２１が３．３Ｖを出力しているときには、データ線１３４の電圧は、ホストデータプルアップ抵抗１１２及びカードデータプルアップ抵抗１２５の抵抗値による値になる。ホストデータプルアップ抵抗１１２及びカードデータプルアップ抵抗１２５の抵抗値が同程度の抵抗値の場合には、データ線１３４の電圧は、２．５５Ｖ程度になる。
【０１７１】
上記のように、ホスト制御部１０４は、メモリーカード１０３内におけるデータ線１３４のプルアップの有無を制御し、ホスト電圧検知回路１０９は、ホスト機器１０２がメモリーカード１０３に電圧を印加した後で、メモリーカード１０３に不揮発で記憶されたデータを読み出す前までに、データ線１３４の電圧を検知する。この結果、メモリーカード１０３内においてデータ線１３４をプルアップさせることができるので、メモリーカード１０３内でデータ線１３４が“Ｈ”レベルを維持している状態にすることができ、また、データ線１３４が“Ｈ”レベルを維持している状態でデータ線１３４の電圧を検知することができるので、メモリーカード１０３の駆動電圧を正確に検知することができる。
【０１７２】
なお、カードＩＯドライバー１２３に供給されている電圧を判定する時に、ホストデータプルアップ抵抗１１２をつながないように処理しておけば、カードレギュレータ１２１の電圧がそのままデータ線１３４の電圧になる。例えば、メモリーカード１０３と同様に、ホストデータプルアップ抵抗１１２とデータ線１３４との間に、ホストデータプルアップスイッチ（図示省略）を配置し、ホスト制御部１０４がホストデータプルアップスイッチを制御することにより、ホスト機器１０２内におけるデータ線１３４のプルアップの有無を制御するようにしてもよい。
【０１７３】
＜３．４．インターフェース不整合時のリカバリ処理＞
再び、図６のフローチャートを使用して、上記のインターフェース不整合時のリカバリ処理について説明する。判定処理Ｓ６２０において、ホスト機器１０２のホスト制御部１０４は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。ホストＩＯドライバー１０８への供給電圧が３．３Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が１．８Ｖであると判定した場合には、処理Ｓ６２１へ移行し、そうでない場合には、判定処理Ｓ６２２へ移行する。
【０１７４】
ホストＩＯドライバー１０８への供給電圧が３．３Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が１．８Ｖである場合、処理Ｓ６２１において、ホスト機器１０２のホスト制御部１０４は、ＩＯ（入出力）電圧の変更を行う。具体的には、ホスト制御部１０４は、ホストレギュレータ１０６を制御し、ホストレギュレータ１０６の出力電圧を３．３Ｖから１．８Ｖに切り替える。そうすることで、インターフェースの整合をとる。
【０１７５】
ここで、正常なシーケンスの時には、インターフェースのクロック線１３２、コマンド線１３３、及びデータ線１３４を全て接地電位にした後で、ホスト機器１０２のホストレギュレータ１０６の出力電圧の変更と、メモリーカード１０３のカードレギュレータ１２１の出力電圧の変更を行う。しかしながら、判定処理Ｓ６２０において、既にインターフェースの不整合が判明している場合には、ホスト機器１０２のホスト制御部１０４は、手順を踏んだシーケンスを行わずに、早急にインターフェースを整合するリカバリ処理である処理Ｓ６２１を実行する。
【０１７６】
次に、判定処理Ｓ６２２において、ホスト機器１０２のホスト制御部１０４は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。ホストＩＯドライバー１０８への供給電圧が１．８Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が３．３Ｖであると判定した場合には、処理Ｓ６２３へ移行し、そうでない場合には処理Ｓ６０３へ移行する。
【０１７７】
ホストＩＯドライバー１０８への供給電圧が１．８Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が３．３Ｖである場合、処理Ｓ６２３において、ホスト機器１０２のホスト制御部１０４は、ＩＯ電圧の復旧を行う。具体的には、ホスト制御部１０４は、ホストレギュレータ１０６を制御し、ホストレギュレータ１０６の出力電圧を１．８Ｖから３．３Ｖに切り替え、出力電圧を３．３Ｖに戻す。そうすることで、インターフェースの整合をとる。
【０１７８】
以上のように、ホスト機器１０２のホスト制御部１０４は、データ線１３４のレベルが変化しない状態に情報処理システム１０１の状態を移行させて維持し、その状態でメモリーカード１０３のカードＩＯドライバー１２３に供給される電圧レベルをホスト電圧検知回路１０９で検知し、判定処理Ｓ６２０、及び判定処理Ｓ６２２によってインターフェースの不整合を判定し、処理Ｓ６２１、及び処理Ｓ６２３によってホスト機器１０２のホストＩＯドライバー１０８の電圧をメモリーカード１０３のカードＩＯドライバー１２３の電圧に一致させてインターフェース電圧を整合させるリカバリ処理を行う。この結果、本実施の形態では、ホスト機器１０２とメモリーカード１０３との間のインターフェース電圧が不整合となる事を回避することができる。
【０１７９】
また、上記の処理により、ホスト機器１０２のホスト制御部１０４は、データ線１３４の電圧とホストレギュレータ１０６の出力電圧と同じであることを確認した後に、メモリーカード１０３に不揮発で記憶されたデータを読み出すことができる。従って、本実施の形態では、ホスト機器１０２とメモリーカード１０３との間のインターフェース電圧の不整合を回避した状態で、正常な読み出し動作を行うことができる。
【０１８０】
なお、上記の説明では、インターフェース不整合時のリカバリ処理をホスト機器１０２が行ったが、この例に特に限定されず、インターフェース不整合時のリカバリ処理をメモリーカード１０３が行うようにしてもよい。なお、上記の説明では、カードレギュレータ１２１は、１.８Ｖの出力電圧を３．３Ｖに変更する機能を有していないものとして説明したが、以下の説明では、カードレギュレータ１２１として、１．８Ｖの出力電圧を３．３Ｖに変更する機能も有するカードレギュレータを使用するものとする。
【０１８１】
例えば、判定処理Ｓ６２０に代えて、メモリーカード１０３のカード電圧検知回路１２４は、カードレギュレータ１２１の出力電圧が１．８Ｖのときに、コマンド線１３３の電圧が１．８Ｖよりも高いか否かを検知し、カード制御部１２０は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。
【０１８２】
ホストＩＯドライバー１０８への供給電圧が３．３Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が１．８Ｖであると判定された場合には、処理Ｓ６２１に代えて、カード制御部１２０は、ＩＯ電圧の変更を行う。具体的には、カード制御部１２０は、カードレギュレータ１２１を制御し、カードレギュレータ１２１の出力電圧を１．８Ｖから３．３Ｖに切り替える。そうすることで、インターフェース電圧の整合をとる。
【０１８３】
また、上記の処理に代えて、カード制御部１２０は、カードレギュレータ１２１の出力電圧が１．８Ｖであり、カード電圧検知回路１２４が、コマンド線１３３の電圧が１．８Ｖよりも高いことを検知したときに、ホスト機器１０２からのメモリーカード１０３に対するデータの読み出し及び書き込みを禁止するようにしてもよい。この場合、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことをホスト機器１０２に知らせることができる。
【０１８４】
また、判定処理Ｓ６２２に代えて、メモリーカード１０３のカード電圧検知回路１２４は、カードレギュレータ１２１の出力電圧が３．３Ｖのときに、コマンド線１３３の電圧が３．３Ｖよりも低いか否かを検知し、カード制御部１２０は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。
【０１８５】
ホストＩＯドライバー１０８への供給電圧が１．８Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が３．３Ｖであると判定された場合には、処理Ｓ６２３に代えて、カード制御部１２０は、ＩＯ電圧の変更を行う。具体的には、カード制御部１２０は、カードレギュレータ１２１を制御し、カードレギュレータ１２１の出力電圧を３．３Ｖから１．８Ｖに切り替える。そうすることで、インターフェース電圧の整合をとる。
【０１８６】
また、上記の処理に代えて、カード制御部１２０は、カードレギュレータ１２１の出力電圧が３．３Ｖであり、カード電圧検知回路１２４が、コマンド線１３３の電圧が３．３Ｖよりも低いことを検知したときに、ホスト機器１０２からのメモリーカード１０３に対するデータの読み出し及び書き込みを禁止するようにしてもよい。この場合も、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことをホスト機器１０２に知らせることができる。
【０１８７】
（実施の形態２）
次に、図面を参照して、本発明の実施の形態２の情報処理システムについて説明する。図１２は、本発明の実施の形態２による情報処理システムの構成を示す図である。本実施の形態の情報処理システムの構成で、実施の形態１と同じものには同じ番号を付与しており、説明を省略する。
【０１８８】
実施の形態２は、実施の形態１とは異なる方法でリカバリ処理を実現する。具体的には、図１２に示す情報処理システムが図１に示す情報処理システムと異なる点は、ホスト電圧スイッチ１１０がホスト電圧スイッチ１２１０に置き換わっているところである。ホスト電圧スイッチ１２１０は、電圧線１３０を電圧源１０５又は接地電位に接続し、電圧線１３０の電位を接地電位と短絡させる仕組みを持つ。
【０１８９】
上記のように、ホスト電圧スイッチ１２１０が実施の形態１と異なり、ホスト機器内の制御が異なることから、ホスト制御部、ホスト機器、及び情報処理システムにも新たな番号を付与し、ホスト制御部１２０４、ホスト機器１２０２、及び情報処理システム１２０１とする。
【０１９０】
図１３は、ホスト機器１２０２がメモリーカード１０３を制御する制御処理の一部を説明するためのフローチャートである。但し、本実施の形態の制御処理が図６に示す実施の形態１の制御処理と異なる点は、インターフェース電圧の不整合を検出した後のリカバリ処理における、処理Ｓ６０２と処理Ｓ６０３との間の処理であるため、図１３には、処理Ｓ６０２と処理Ｓ６０３との間の処理のみ示している。それ以外の部分は、図６と同じである。
【０１９１】
処理Ｓ６０２が実行された後、判定処理Ｓ１３２０において、ホスト機器１２０２のホスト制御部１２０４は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。ホストＩＯドライバー１０８への供給電圧が３．３Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が１．８Ｖであると判定した場合には、処理Ｓ１３２１へ移行し、そうでない場合には、判定処理Ｓ１３２２へ移行する。
【０１９２】
ホストＩＯドライバー１０８への供給電圧が３．３Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が１．８Ｖである場合、処理Ｓ１３２１において、ホスト機器１２０２のホスト制御部１２０４は、電源再投入の処理を行う。具体的には、ホスト制御部１２０４は、ホスト電圧スイッチ１２１０を切り替えて電圧線１３０の電圧を接地電位と短絡する。そして、ホスト制御部１２０４は、一定時間を待って、ホスト電圧スイッチ１２１０を元に戻して電圧源１０５と電圧線１３０とを接続する。そうすることで、メモリーカード１０３に繋がる電圧線１３０の電圧（電位）を確実に０Ｖにする。そして、メモリーカード１０３のカード制御部１２０は、電源再投入後のカードレギュレータ１２１の出力電圧を３．３Ｖに設定するので、インターフェース電圧の整合をとることができる。
【０１９３】
図１４は、処理Ｓ１３２１での電源の再投入をするときの電圧線１３０の電圧の変化の一例を示す図である。図１４に示す例では、時間ｔ１４０１のタイミングで、ホスト制御部１２０４は、ホスト電圧スイッチ１２１０を切り替えて電圧線１３０を接地電位と短絡し、電圧線１３０の電圧は、急峻に低下する。一定時間待った後の時間ｔ１４０２に、ホスト制御部１２０４は、ホスト電圧スイッチ１２１０を元に戻して電圧源１０５と電圧線１３０とを接続し、電圧線１３０の電圧は復旧する。この電源再投入により、カード制御部１２０がカードレギュレータ１２１の出力電圧を３．３Ｖに変更することができるので、インターフェース電圧の整合をとることができる。
【０１９４】
再び、図１３を参照して、判定処理Ｓ１３２２において、ホスト機器１２０２のホスト制御部１２０４は、ホストＩＯドライバー１０８への供給電圧と、カードＩＯドライバー１２３への供給電圧とを判定する。ホストＩＯドライバー１０８への供給電圧が１．８Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が３．３Ｖであると判定した場合には、処理Ｓ１３２３へ移行し、そうでない場合には処理Ｓ６０３へ移行する。
【０１９５】
ホストＩＯドライバー１０８への供給電圧が１．８Ｖであり、且つ、カードＩＯドライバー１２３への供給電圧が３．３Ｖである場合、処理Ｓ１３２３において、ホスト機器１２０２のホスト制御部１２０４は、メモリーカード１０３に対して“電圧変更コマンド”を発行する。この“電圧変更コマンド”により、メモリーカード１０３のカード制御部１２０は、カードレギュレータ１２１の出力電圧を１．８Ｖに設定するので、インターフェース電圧の整合をとることができる。このように、ホストレギュレータ１０６の出力電圧が１．８Ｖであり、且つ、ホスト電圧検知回路１０９が、データ線１３４の電圧が１．８Ｖよりも高いことを検知したときに、ホスト機器１２０２は、メモリーカード１０３を制御して、メモリーカード１０３の駆動電圧を３．３Ｖから１．８Ｖに切り替えさせる。
【０１９６】
図１５は、処理Ｓ１３２３によりインターフェース電圧を変更する電圧変更処理の一例を説明するためのタイミングチャートである。図１５は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０１９７】
図１５に示す例は、インターフェース電圧の不整合が発生した状態での電圧変更であるので、図１５の電圧変更処理が図７の電圧変更処理と異なる点は、各信号の電圧レベルと、メモリーカード１０３の内部のステータスが“ｉｄｌｅ”であることである。すなわち、クロック線１３２は、ホスト機器１２０２から駆動されるので、クロック信号ＣＬＫは、１．８Ｖの振幅を有しており、そして、“電圧変更コマンド”１５０１も、ホスト機器１２０２から駆動されるので、“電圧変更コマンド”１５０１も、１．８Ｖの振幅を有しているが、“電圧変更レスポンス”１５０２は、メモリーカード１０３から駆動されるので、“電圧変更レスポンス”１５０２の振幅は、３．３Ｖの振幅になる。この“電圧変更コマンド”１５０１により、カード制御部１２０がカードレギュレータ１２１の出力電圧を１．８Ｖに変更することができるので、インターフェース電圧の整合をとることができる。
【０１９８】
以上のように、ホスト機器１２０２のホスト制御部１２０４は、判定処理Ｓ１３２０、及び判定処理Ｓ１３２２により、インターフェース電圧の不整合を判定し、処理Ｓ１３２１、及び処理Ｓ１３２３により、メモリーカード１０３では、カードＩＯドライバー１２３の電圧が、ホスト機器１０２のホストＩＯドライバー１０８の電圧に変更され、インターフェース電圧を整合させるリカバリ処理が実行される。この結果、本実施の形態では、ホスト機器１２０２とメモリーカード１０３との間のインターフェース電圧が不整合となる事を回避することができる。
【０１９９】
（実施の形態３）
次に、本発明の実施の形態３の情報処理システムについて説明する。本実施の形態の情報処理システムの構成は、実施の形態１と同一でも、実施の形態２と同一でも構わない。このため、実施の形態３の情報処理システムの新たな図示を省略し、図１を代用して説明する。
【０２００】
実施の形態３に付加された新たな機能は、メモリーカード１０３が、カードレギュレータ１２１の状態を出力することである。そして、第１の実施の形態におけるインターフェース電圧の不整合を認識する処理を置き換える。
【０２０１】
図１６は、本発明の実施の形態３による情報処理システムにおいてホスト機器１０２からメモリーカード１０３に対して“ＩＯコマンド”発行する際のタイミングチャートである。図１６は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０２０２】
まず、ホスト機器１０２は、メモリーカード１０３に対して“ＩＯコマンド”１６０１を発行する。メモリーカード１０３は、それに対応してカードレギュレータ１２１の状態の情報、例えば、カードレギュレータ１２１の出力電圧の情報を格納した“ＩＯレスポンス”１６０２を返す。ホスト機器１０２は、“ＩＯレスポンス”１６０２を確認することにより、カードレギュレータ１２１の状態として、カードレギュレータ１２１の出力電圧を知ることができる。従って、ホスト機器１０２は、必要に応じた任意のタイミングで、インターフェース電圧の不整合を認識することができる。
【０２０３】
具体的には、ホスト機器１０２は、図６のフローチャートの、例えば、処理Ｓ６０２のリセットコマンド発行直後や、処理Ｓ６１０のリードコマンドの発行前に、“ＩＯコマンド”をメモリーカード１０３に対して発行することにより、インターフェース電圧の不整合を認識することが可能である。また、インターフェース電圧の不整合を認識した後のリカバリ処理に関しては、実施の形態１及び実施の形態２で説明したものと同様なので、説明は省略する。
【０２０４】
なお、本実施の形態において、メモリーカード１０３は、“ＩＯレスポンス”にカードレギュレータ１２１の状態を出力する機能を有するとして説明した。しかし、この手法に限らず、メモリーカード１０３がカードレギュレータ１２１の状態を出力する機能であれば、種々の変更が可能である。例えば、“初期化コマンド”の“ビジーレスポンス”や“レディーレスポンス”にその情報を格納してもよい。
【０２０５】
また、上記の説明では、実施の形態１の構成を示す図１を代用して、本実施の形態を説明したが、本実施の形態では、コマンド線１３３及びデータ線１３４の電圧を検知する必要がないため、カード電圧検知回路１２４及びホスト電圧検知回路１０９を省略してもよい。
【０２０６】
（実施の形態４）
次に、図面を参照して、本発明の実施の形態４の情報処理システムについて説明する。図１７は、本発明の実施の形態４による情報処理システムの構成を示す図である。実施の形態４の情報処理システムの構成で、実施の形態１と同じものには同じ番号を付与しており、説明を省略する。実施の形態４では、メモリーカード１７０３が、インターフェース電圧の不整合を検出して、メモリーカード１７０３のステータスを変化させることにより、ホスト機器１０２がインターフェースの不整合を検出しやすい仕組みをつくる。
【０２０７】
図１７に示す情報処理システムが図１に示す情報処理システムと異なる点は、カード電圧検知スイッチ１７２７が追加されているところである。カード電圧検知スイッチ１７２７は、カード電圧検知回路１２４の接続先をコマンド線１３３とデータ線１３４とで切り替える機能を持つ。このように、カード電圧検知スイッチ１７２７が実施の形態１に対して追加されていることから、カード制御部、メモリーカード、及び情報処理システムにも新たな番号を付与し、カード制御部１７２０、メモリーカード１７０３、及び情報処理システム１７０１とする。
【０２０８】
メモリーカード１７０３のカード電圧検知回路１２４が、コマンド線１３３の電圧（電位）を検知する必要があるのは、実施の形態１で説明したように、図７のタイミングチャートにおいて、“電圧変更コマンド”が発行された後の時間ｔ７０６から時間ｔ７０７までのタイミングである。従って、カード制御部１７２０は、少なくとも時間ｔ７０６から時間ｔ７０７までの期間は、カード電圧検知スイッチ１７２７を制御し、カード電圧検知回路１２４とコマンド線１３３とを接続するようにする。
【０２０９】
図１８は、メモリーカード１７０３内部のステータスの遷移図である。図１８の遷移図が図２の遷移図と異なる点は、“セルフリセット”によって任意のステータスから“ｉｄｌｅ”１８０１への遷移が追加されているところである。
【０２１０】
実施の形態１で説明したように、図３の“初期化コマンド”を処理している期間や、図８の“リードコマンド”の後の、カード制御部１７２０がホスト機器１０２に出力すべき読み出しデータを準備している期間は、データ線１３４がホストデータプルアップ抵抗１１２でハイレベルにプルアップされている。
【０２１１】
このように、データ線１３４がホストデータプルアップ抵抗１１２でハイレベルにプルアップされている期間は、メモリーカード１７０３のカード電圧検知回路１２４が、データ線１３４の電圧（電位）を検出してインターフェース電圧の不整合を検出することが可能である。
【０２１２】
具体的には、カード制御部１７２０は、ホスト機器１０２から“初期化コマンド”が発行されたら、カード電圧検知回路１２４とデータ線１３４とを接続するようにカード電圧検知スイッチ１７２７を切り替える。そして、メモリーカード１７０３内部の初期化動作が完了した段階で、カード電圧検知回路１２４の検知結果から得られるホストＩＯドライバー１０８の駆動電圧と、メモリーカード１７０３内部のカードＩＯドライバー１２３の駆動電圧とが同じであれば、メモリーカード１７０３のカード制御部１７２０は、メモリーカード１７０３のステータスを“ｓｔｂｙ”１８０２に遷移させると共に、ホスト機器１０２に “レディーレスポンス”を返す。一方、駆動電圧が異なる場合には、メモリーカード１７０３のカード制御部１７２０は、“セルフリセット”でステータスを“ｉｄｌｅ”１８０１に遷移させ、メモリーカード１７０３のステータスを“ｉｄｌｅ”１８０１のままとし、ホスト機器１０２に “レディーレスポンス”は返さない。
【０２１３】
また、別の制御方法では、カード制御部１７２０は、ホスト機器１０２から“リードコマンド”が発行されたら、カード電圧検知回路１２４とデータ線１３４とを接続するようにカード電圧検知スイッチ１７２７を切り替える。そして、メモリーカード１７０３内部でホスト機器１０２に出力すべき読み出しデータが準備できた段階で、カード電圧検知回路１２４の検知結果から得られるホストＩＯドライバー１０８の駆動電圧と、メモリーカード１７０３内部のカードＩＯドライバー１２３の駆動電圧とが同じであれば、メモリーカード１７０３のカード制御部１７２０は、データ線１３４を経由して、リードデータ８０３をホスト機器１０２に、クロック線１３２のクロックに同期して出力する。一方、駆動電圧が異なる場合には、メモリーカード１７０３のカード制御部１７２０は、“セルフリセット”でメモリーカード１７０３のステータスを“ｉｄｌｅ”１８０１に遷移させ、ホスト機器１０２に対するデータの出力は行わない。
【０２１４】
上記のように、メモリーカード１７０３がインターフェース電圧の不整合を検出したときに、正常に動作しない仕組みをつくることにより、ホスト機器１０２は、インターフェースの不整合に気づくきっかけとなる。
【０２１５】
なお、カード電圧検知回路１２４がデータ線１３４の電圧を検出し、カード制御部１７２０がインターフェース電圧の不整合を検出する期間は、ホストデータプルアップ抵抗１１２でハイレベルにプルアップされている期間が取れるタイミングであれば、ここで説明した期間のみ限るものではない。例えば、ホスト機器１０２がメモリーカード１７０３にデータを書き込む際の書き込みデータの転送後の期間でも構わない。
【０２１６】
図１９は、ホスト機器１０２がメモリーカード１７０３に対して“ライトコマンド”を発行する際のデータ書き込み処理のタイミングチャートである。図１９は、上から順番に、クロック線１３２の信号ＣＬＫ、コマンド線１３３の動作ＣＭＤ、データ線１３４の動作ＤＡＴ、メモリーカード１０３の内部ステータスを示している。
【０２１７】
メモリーカード１７０３が“ｔｒａｎ”の状態で、ホスト機器１０２からコマンド線１３３を経由して“ライトコマンド”１９０１が発行されると、メモリーカード１７０３は、コマンド線１３３を経由して、“ライトレスポンス”１９０２をホスト機器１０２に返す。ホスト機器１０２は、“ライトレスポンス”１９０２を受けた後、データ線１３４を経由して、“ライトデータ”１９０３をクロック線１３２のクロックに同期して転送し、データ線１３４が“ビジー”１９０４となる。このように、ホスト機器１０２がメモリーカード１７０３にデータを書き込む際の書き込みデータの転送後の期間に、カード電圧検知回路１２４がデータ線１３４の電圧を検出し、カード制御部１７２０がインターフェース電圧の不整合を検出するようにしてもよい。
【０２１８】
なお、本発明について、上記の各実施の形態に基づいて説明してきたが、本発明は、上記の各実施の形態に限定されないのはもちろんである。また、上記の各実施の形態は、本発明の趣旨を逸脱しない範囲で種々の変更が可能であり、また、各実施の形態を任意に組み合わせることができる。
【産業上の利用可能性】
【０２１９】
本発明は、情報処理装置と、不揮発性記憶装置とからなり、情報処理装置が不揮発性記憶装置に供給する電圧と異なる電圧をインターフェース電圧とする情報処理システムにおいて、インターフェース電圧の不整合という不具合の発生を回避することができるので、ユーザ利便性の高い情報処理システムに有用である。
【符号の説明】
【０２２０】
１０１、１２０１、１７０１  情報処理システム
１０２、１２０２  ホスト機器
１０３、１７０３  メモリーカード
１０４、１２０４  ホスト制御部
１０５  電圧源
１０６  ホストレギュレータ
１０７  ホストロジック
１０８  ホストＩＯドライバー
１０９  ホスト電圧検知回路
１１０、１２１０  ホスト電圧スイッチ
１１１  ホストコマンドプルアップ抵抗
１１２  ホストデータプルアップ抵抗
１２０、１７２０  カード制御部
１２１  カードレギュレータ
１２２  カードロジック
１２３  カードＩＯドライバー
１２４  カード電圧検知回路
１２５  カードデータプルアップ抵抗
１２６  カードデータプルアップスイッチ
１２８  フラッシュメモリ
１３０  電圧線
１３１  接地線
１３２  クロック線
１３３  コマンド線
１３４  データ線
１７２７  カード電圧検知スイッチ
【図１】
2011216078.tif 000003
【図２】
2011216078.tif 000004
【図３】
2011216078.tif 000005
【図４】
2011216078.tif 000006
【図５】
2011216078.tif 000007
【図６】
2011216078.tif 000008
【図７】
2011216078.tif 000009
【図８】
2011216078.tif 000010
【図９】
2011216078.tif 000011
【図１０】
2011216078.tif 000012
【図１１】
2011216078.tif 000013
【図１２】
2011216078.tif 000014
【図１３】
2011216078.tif 000015
【図１４】
2011216078.tif 000016
【図１５】
2011216078.tif 000017
【図１６】
2011216078.tif 000018
【図１７】
2011216078.tif 000019
【図１８】
2011216078.tif 000020
【図１９】
2011216078.tif 000021
【図２０】
2011216078.tif 000022
【図２１】
2011216078.tif 000023