(57)【要約】【課題】バンプの高さばらつきを小さくし、基板へ実装する際の接続不良を低減するとともに、基板実装後の信頼性を低下させることなく薄型化が図れる半導体装置を提供する。【解決手段】本発明の半導体装置１Ａ（１）は、一面に電極３が形成された半導体基板２と、前記電極の少なくとも一部を露出する開口部を有し、前記半導体基板の一面側に配された第一絶縁樹脂層４と、前記第一絶縁樹脂層上に配された凸状の緩衝部５Ａ（５）と、一端部が前記開口部を通じて前記電極と電気的に接続され、他端部が前記緩衝部の上面に延設して配された導電部６Ａ（６）と、前記緩衝部の上面部及び側面部を覆うように配されたバンプ８と、を備え、前記バンプは、前記緩衝部の側面部５ａを覆う第一バンプ部位８ａと、前記緩衝部の上面部５ｂを覆う第二バンプ部位８ｂと、からなり、前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有している。【選択図】図１
2011040471.tif 000002
【特許請求の範囲】
【請求項１】
一面に電極が形成された半導体基板と、
前記電極の少なくとも一部を露出する開口部を有し、前記半導体基板の一面側に配された第一絶縁樹脂層と、
前記第一絶縁樹脂層上に配された凸状の緩衝部と、
一端部が前記開口部を通じて前記電極と電気的に接続され、他端部が前記緩衝部の上面に延設して配された導電部と、
前記緩衝部の上面部及び側面部を覆うように配されたバンプと、を備え、
前記バンプは、前記緩衝部の側面部を覆う第一バンプ部位と、前記緩衝部の上面部を覆う第二バンプ部位と、からなり、
前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有していることを特徴とする半導体装置。
【請求項２】
一面に電極が形成された半導体基板と、
前記電極の少なくとも一部を露出する開口部を有し、前記半導体基板の一面側に配された第一絶縁樹脂層と、
一端部が前記開口部を通じて前記電極と電気的に接続され、他端部が前記絶縁樹脂層上に延設して配された導電部と、
前記導電部上の所定の部位に配された凸状の緩衝部と、
前記緩衝部の上面部及び側面部を覆うように配されたバンプと、を備え、
前記バンプは、前記緩衝部の側面部を覆う第一バンプ部位と、前記緩衝部の上面部を覆う第二バンプ部位と、からなり、
前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有していることを特徴とする半導体装置。
【請求項３】
前記第一バンプ部位が、リング形状をなすことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記請求項１乃至３のいずれかに記載の半導体装置が、前記バンプを介して実装基板のパッド部へ実装されてなる電子装置であって、
前記パッド部の径が、前記緩衝部の上面部の径と同等又はそれより大きくなされていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型化・薄型化の図れる半導体装置及び電子装置に関し、より詳細には、基板との接続信頼性を向上させた半導体装置及び電子装置に関する。
【背景技術】
【０００２】
近年広く普及している半導体パッケージ構造にＢＧＡ（ボールグリッドアレイ）がある。これは、パッケージの平坦な表面にはんだバンプと呼ばれる電極を二次元的に配置した構造を有しているため、従来のＤＩＰ（Dual lnline Package）やＱＦＰ（Quad Flat Package）に比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップサイズパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００３】
これらＢＧＡタイプのパッケージは、回路を形成したシリコンウエハを切断して形成される半導体チップをインターポーザと呼ばれる実装基板に搭載してパッケージを完成させるものであり、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００４】
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、例えば図８に示すように、このシリコンウエハ１０１上に、絶縁層１０２、再配線層１０３、封止層１０４、はんだバンプ１０５等を形成し、最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップ１００を得ることができる。パッケージ構造をウエハ上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。しかもウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。また配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や情報処理速度の高速化が実現できるという点において非常に優位である（非特許文献１参照）。
【０００５】
しかしながら、ウエハレベルＣＳＰにおいては、バンプを低くすると実装基板との接続信頼性が低下してしまうので、図９に示すように、半導体チップ１００を実装基板１２０へ実装する際には、バンプ１０５をある程度の高さに形成しなければならず、パッケージの薄型化において、不利である。
また、バンプをある程度の高さに形成すると、バンプの高さばらつきが大きくなり、実装基板へ実装する際の接続不良が起き易い。
このように、ウエハレベルＣＳＰにおいては、他の種類のパッケージに比べ、基板との接続信頼性が不安定であり、問題となっていた。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】日経マイクロデバイス  ２０００年２月号ｐ４２、２０００年３月号ｐ１２１、２０００年４月号ｐ１１４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、バンプの高さばらつきを小さくし、基板へ実装する際の接続不良を低減するとともに、基板実装後の信頼性を低下させることなく薄型化が図れる半導体装置を提供することを第一の目的とする。
さらに本発明は、本発明の半導体装置を用いることにより、薄型化が図れ、接続信頼性が安定した電子装置を提供することを第二の目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置は、一面に電極が形成された半導体基板と、前記電極の少なくとも一部を露出する開口部を有し、前記半導体基板の一面側に配された第一絶縁樹脂層と、前記第一絶縁樹脂層上に配された凸状の緩衝部と、一端部が前記開口部を通じて前記電極と電気的に接続され、他端部が前記緩衝部の上面に延設して配された導電部と、前記緩衝部の上面部及び側面部を覆うように配されたバンプと、を備え、前記バンプは、前記緩衝部の側面部を覆う第一バンプ部位と、前記緩衝部の上面部を覆う第二バンプ部位と、からなり、前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有していることを特徴とする。
本発明の請求項２に記載の半導体装置は、一面に電極が形成された半導体基板と、前記電極の少なくとも一部を露出する開口部を有し、前記半導体基板の一面側に配された第一絶縁樹脂層と、一端部が前記開口部を通じて前記電極と電気的に接続され、他端部が前記第一絶縁樹脂層上に延設して配された導電部と、前記導電部上の所定の部位に配された凸状の緩衝部と、前記緩衝部の上面部及び側面部を覆うように配されたバンプと、を備え、前記バンプは、前記緩衝部の側面部を覆う第一バンプ部位と、前記緩衝部の上面部を覆う第二バンプ部位と、からなり、前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有していることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１又は２において、前記第一バンプ部位が、リング形状をなすことを特徴とする。
本発明の請求項４に記載の電子装置は、前記請求項１乃至３のいずれかに記載の半導体装置が、前記バンプを介して実装基板のパッド部へ実装されてなる電子装置であって、前記パッド部の径が、前記緩衝部の上面部の径と同等又はそれより大きくなされていることを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置では、緩衝部の上面部及び側面部を覆うようにバンプが配されている。特に、緩衝部の上面部に配された第二バンプ部位が薄くなされているので、バンプの高さばらつきを小さくすることができる。これにより、基板へ実装する際に、バンプと基板のパッド部との間の接続が不十分なことに起因した電気抵抗の増大を防ぐことができる。また、本発明では、緩衝部の側面部に第一バンプ部位が配されているので、基板へ実装する際に、この第一バンプ部位から導電体が供給されることにより接続不良を低減することができる。その結果、本発明では、バンプの高さばらつきを小さくし、基板へ実装する際の接続不良を低減するとともに、基板実装後の信頼性を低下させることなく薄型化することが可能な半導体装置を提供することができる。
また、本発明の電子装置では、本発明の半導体装置を用いるとともに、実装基板のパッド部の径が、前記緩衝部の上面部の径と同等又はそれより大きくなされているので、前記半導体装置をバンプを介して実装基板のパッド部へ実装する際に、接合部にくびれができにくくなる。その結果、本発明では、接続信頼性が安定するとともに薄型化することが可能な電子装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置の一例（第一実施形態）を示す断面図。
【図２】本発明に係る電子装置の一例を示す断面図。
【図３】本発明に係る半導体装置が実装基板に実装された一例を示す断面図。
【図４】第二絶縁樹脂層に設けた開口部と緩衝部の根元との関係を示す断面図。
【図５】本発明に係る半導体装置の他の一例（第二実施形態）を示す断面図。
【図６】本発明に係る半導体装置の他の一例（第三実施形態）を示す断面図。
【図７】本発明に係る半導体装置の他の一例（第四実施形態）を示す断面図。
【図８】従来の半導体装置の一例を示す断面図。
【図９】従来の電子装置の一例を示す断面図。
【発明を実施するための形態】
【００１１】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の半導体装置の一構成例を模式的に示す断面図である。
この半導体装置１Ａ（１）は、一面２ａに電極３が形成された半導体基板２と、前記電極３の少なくとも一部を露出する開口部４ａを有し、前記半導体基板２の一面２ａ側に配された第一絶縁樹脂層４と、前記第一絶縁樹脂層４上に配された凸状の緩衝部５Ａ（５）と、一端部が前記開口部４ａを通じて前記電極３と電気的に接続され、他端部が前記緩衝部５の上面に延設して配された導電部６Ａ（６）と、前記緩衝部５及び前記導電部６Ａ（６）が埋設されるように、前記半導体基板２の一面２ａ側に配された第二絶縁樹脂層７と、前記緩衝部５Ａ（５）の上面部５ｂ及び側面部５ａを覆うように配されたバンプ８と、を備える。
そして本発明の半導体装置１Ａ（１）は、前記バンプ８は、前記緩衝部５Ａ（５）の側面部５ａを覆う第一バンプ部位８ａと、前記緩衝部５Ａ（５）の上面部５ｂを覆う第二バンプ部位８ｂと、からなり、前記第一バンプ部位は、前記第二バンプ部位よりも、局所的に厚い部分を有していることを特徴とする。
【００１３】
本発明の半導体装置１Ａ（１）では、緩衝部５Ａ（５）の上面部５ｂ及び側面部５ａを覆うようにバンプ８が配されている。特に、緩衝部５Ａ（５）の上面部５ｂに配された第二バンプ部位８ｂが薄くなされているので、バンプ８の高さばらつきを小さくすることができる。たとえば、半導体装置が複数のバンプを備え、これらのバンプを用いて前記半導体装置をプリント基板（実装基板）へ実装した際に、周囲のバンプに比べて小さなバンプが存在した場合、接続不良が生じやすいが、本構成によりバンプ高さのバラツキを小さくできるので、電気抵抗の増大を防ぐことができる。
また、本発明では、緩衝部５Ａ（５）の側面部５ａに第一バンプ部位８ｂが配されているので、プリント基板へ実装する際に、この第二バンプ部位８ｂから導電体（はんだ）が供給されることにより接続不良を低減することができる。その結果、本発明の半導体装置１Ａ（１）は、バンプ８の高さばらつきを小さくし、基板へ実装する際の接続不良を低減するとともに、基板実装後の信頼性を低下させることなく薄型化が図れる。
【００１４】
なお、本構成を採用することによりバンプの高さのバラツキを小さくできる理由について、本発明者は以下のように考えている。
従来の構造では、バンプの高さは、半導体装置のパッドの径と厚さ、およびバンプの体積で決まるが、中でも、個々のバンプの体積を均一にすることが難しいため、バンプの高さのバラツキが大きくなり、バンプによってはプリント基板のパッドに接続できない、という不具合が生じる虞があった。
これに対して、本発明では、バンプ８が薄く、かつ、第一バンプ部位８ａを有する構造なので、バンプの体積が不均一であっても、バンプの高さのバラツキには殆ど影響しない。一方、緩衝部５Ａ（５）は、均一な高さ（厚さ）で形成する必要があるが、径方向のサイズは前記高さ（厚さ）ほど気にしなくてもよいので、制御が容易である。
したがって、本発明によれば、従来構造に比べて、バンプの高さのバラツキを小さくすることが可能となるので、接続不良が生じにくい半導体装置１Ａ（１）が得られる。
【００１５】
半導体基板２は、例えばシリコンやガリウム砥素等からなり、少なくとも表層が例えば酸化膜や窒化膜などの無機絶縁部（図示せず）をなす基材の一面２ａ上に、例えば電極３としてＡｌパッドが設けられている。
【００１６】
第一絶縁樹脂層４は、前記半導体基板２上に配され、前記電極３の少なくとも一部を露出する開口部４ａを有する。
第一絶縁樹脂層４は、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものが好ましい。具体的には、例えば感光性ポリイミド樹脂、エポキシ樹脂、ポリオレフィン樹脂、フェノール樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂、ＡＢＳ樹脂、有機樹脂などが挙げられる。
第一絶縁樹脂層４は、例えば回転塗布法、噴霧塗布法、浸漬法、印刷法、ラミネート法などにより形成することができる。また開口部４ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００１７】
導電部６Ａ（６）は、前記第一絶縁樹脂層４上に配され、開口部４ａを通じて前記電極３と電気的に接続されている。
導電部６Ａ（６）は、電極３とバンプ８とを電気的に接続する再配線層である。導電部６の一端部は、第一絶縁樹脂層４の開口部４ａを通じて電極３と電気的に接続されている。また、導電部６の他端部は、バンプ８と電気的に接続されている。
【００１８】
緩衝部５Ａ（５）は、第一絶縁樹脂層４上の所定位置に、上面部５ｂが平坦となされた突起状の構造体として形成される。
緩衝部５Ａ（５）の形状としては、特に限定されるものではなく、図１に示すような円錐台形状のほか、円筒形状でも逆円錐台形状でもよいが、円錐台形状のほうが、その上面部５ｂに配される導電部６を途切れることなく形成できるので好ましい（緩衝部５Ａ（５）が逆円錐台形状になる程、緩衝部５の上面部５ｂや側面部５ａ、又は側面部５ａとその外側に配される導電部６が電気的に切れてしまいやすくなる。）。緩衝部５Ａ（５）を円錐台形状にするためには、例えば材料をポジ型の感光性樹脂にするとよい。
【００１９】
緩衝部５Ａ（５）を形成する材料としては、本実施形態においては、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂、ノボラック樹脂、ポリオレフィン樹脂、ポリベンゾオキサゾール樹脂、ポリイミド樹脂、フェノール樹脂、エチレン酢酸ビニル共重合体、等により構成され、特に、柔軟性の高いものが好ましい。具体的には、ヤング率が０.１〜３Ｇｐａであり、伸びが３０％以上のものが好ましい。
このような緩衝部５Ａ（５）は、感光性のドライフィルムをウエハ上にラミネートし、フォトリソグラフィ技術でパターニングすることにより形成される。これにより緩衝部５の高さをより均一に形成することができる。
【００２０】
なお、緩衝部５Ａ（５）の形成には、ラミネート法の他に、回転塗布法や、噴霧塗布法、印刷法を用いることも可能である。また、感光性樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。これらの手法なら非感光性樹脂を用いてもよい。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能である。
また、樹脂をスクリーン印刷法にて直接、成膜かつパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。また、緩衝部５を円錐台形状に形成する場合、その角部やすそ部が丸みをおびるため、その上に導電部６をより形成しやすくなる。
【００２１】
導電部６Ａ（６）は電気導電性に優れ、耐熱性の高い材料からなる。このような材料としては、例えば銅や銀、金、ニッケル、アルミニウム、錫などが挙げられる。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が好ましい。
また、導電部６の厚さは２〜２０μｍであることが好ましい。２μｍより薄いと銅がはんだに喰われてしまい剥がれやすくなる。また２０μｍより厚いと、緩衝部５の柔軟性が十分に活かされないので好ましくない。
導電部６は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２２】
第二絶縁樹脂層７は、前記緩衝部５、および、前記導電部６が埋設されるように、前記半導体基板２の一面２ａ側に配される。
第二絶縁樹脂層７は、電極３、導電部６及び緩衝部５を保護するためのもので、前記第一絶縁樹脂層４及び前記導電部６を覆い、前記緩衝部５を覆っている導電部６と整合する位置にはんだバンプ８用の開口部７ａを有する。
【００２３】
第二絶縁樹脂層７は、例えば、感光性ポリイミド樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリベンゾオキサゾール樹脂、シリコーン樹脂、ポリフェニレンサルファイド樹脂、ＡＢＳ樹脂等、絶縁性や対薬品性の高く機械的強度が強い材料により構成され、その厚みは５〜５０μｍ程度である。
このような第二絶縁樹脂層７は、例えば、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。その際、はんだバンプ８を配する位置に配線層を少なくとも露出するような開口部７ａを第二絶縁樹脂層７に設ける。なお、開口部７ａの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。
なお、第二絶縁樹脂層７の形成方法は、この方法に限定されるものではない。
【００２４】
バンプ８は、例えばはんだからなり、前記開口部７ａから露出した導電部６上に配される。
はんだは鉛を含む組成であっても、含まない組成であってもかまわなが、環境問題の観点からは、鉛を含まない組成が好ましい。鉛を含まない組成としては、錫を主成分として、銀、銅、ニッケル、インジウム、亜鉛、ビスマスの元素のうち少なくともひとつを含む組成が好ましい。
バンプ８は、例えば、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。
【００２５】
そして特に、本発明の半導体装置１Ａ（１）において、バンプ８は、緩衝部５の側面部５ａを覆う第一バンプ部位８ａと、前記緩衝部５の上面部５ｂを覆う第二バンプ部位８ｂと、からなる。本発明では、緩衝部５の側面部５ａに第一バンプ部位８ａが配されているので、この第一バンプ部位８ａがはんだ溜まりとなり、プリント基板（実装基板）へ実装する際に、この第一バンプ部位８ａからはんだが供給されることにより接続不良を低減することができる。
【００２６】
さらに、本発明では、前記第一バンプ部位８ａは、前記第二バンプ部位８ｂよりも、局所的に厚い部分を有している。これにより、プリント基板（実装基板）へ実装する際に、バンプと基板のパッド部との間の接続を確実にすることができるので、電気抵抗の増大を防ぐことが可能となる。
【００２７】
また、第一バンプ部位８ａが、リング形状をなすことが好ましい。すなわち、第一バンプ部位８ａは、緩衝部５の側面部５ａの全面を覆っていることが好ましい。これにより、プリント基板へ実装する際に、緩衝部５の全周域よりはんだが供給されるため、デバイスの接続信頼性をさらに高めることができる。
【００２８】
また、第二バンプ部位８ｂが薄くなされているので、バンプ８の高さばらつきを小さくすることができ、これにより、プリント基板（実装基板）へ実装する際に、バンプと基板のパッド部との間の電気抵抗の増大を防ぐことができる。
【００２９】
前記緩衝部５の上面部５ｂを覆う第二バンプ部位８ｂの厚さが、２μｍ以上であり、かつ、（緩衝部５＋導電部６）の総厚よりも薄いことが好ましい。
第二バンプ部位８ｂの厚さが２μｍより薄いと、はんだ材料が、導電部６をなす金属（例えば胴）と合金化してしまうため、基板に実装したときに接続不良が起き易い。また、（緩衝部５＋導電部６）の総厚よりも厚いと、バンプ８の高さばらつきが大きくなってしまい、本発明の効果を得ることができない。
【００３０】
（電子装置）
上述した本発明の半導体装置１Ａ（１）は、図２に示すように、バンプ８を介してプリント基板（実装基板）１１のパッド部１２へ実装され、電子装置１０を構成する。
そして本発明の電子装置１０は、プリント基板のパッド部１２の径ｄ１  が、前記緩衝部５の上面部５ｂの径ｄ２  と同等（図２（ａ）参照）又はそれより大きくなされている（図２（ｂ）参照）。
【００３１】
本発明の電子装置１０では、プリント基板１１のパッド部１２の径ｄ１  が、前記緩衝部５の上面部５ｂの径ｄ２と同等又はそれより大きくなされているので、前記半導体装置１を、バンプ８を介してプリント基板１１のパッド部１２へ実装する際に、接合部のはんだにくびれができにくくなる。
【００３２】
図３に示すように、プリント基板１１のパッド部１２が小さい場合、接合部のはんだにくびれができてしまうので、そのくびれ部分に応力が集中してしまう。これによりプリント基板１１のはんだ接合部にクラックが入りやすく、はんだ接合部の強度が小さくなる。その結果、接続信頼性が不安定なものとなってしまう。
【００３３】
一方、本発明の電子装置１０は、図２（ａ）（ｂ）に示すように、プリント基板１１のパッド部１２の径ｄ１  が、前記緩衝部５の上面部５ｂの径ｄ２  と同等又はそれより大きくなされているので、前記のような問題が発生しない。これにより、本発明の電子装置１０では、プリント基板１１へ実装された半導体装置１Ａ（１）との接続不良を低減するとともに、基板実装後の信頼性を低下させることがない。これにより接続信頼性が安定する。また薄型化することが可能である。
【００３４】
前記プリント基板１１のパッド部１２の径ｄ１  は、半導体装置１の緩衝部５の上面部５ｂの径ｄ２  に対して５０％以上であることが好ましく、８０％以上がより好ましく、１００％がさらに好ましい。パッド部１２の径ｄ１  が、緩衝部５の上面部５ｂの径ｄ２  に対して５０％未満では、接合部のはんだの角度が基板とほぼ平行になるほどの非常に鋭いくびれになってしまうので、好ましくない。
【００３５】
本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。また、ウエハレベルＣＳＰに限らず、バンプ８を介して接続されるＢＧＡパッケージ全般、あるいはフリップチップにも適用できる。
【００３６】
なお、上述した図１〜図３の各構成例は何れも、図４（ａ）に示すように、第二絶縁樹脂層７に設けた開口部７ａが、緩衝部５Ａ（５）の根元の導電部６Ａ（６）表面に位置する場合である。しかしながら、本発明は、このような配置に必ずも限定されるものではない。たとえば、第一バンプ部位８ａを形成するにあたっては、図４（ｂ）に示すように、緩衝部５Ａ（５）の根元の導電部６Ａ（６）表面より、開口部７ａを大きく（広く）した構成を採ってもよい。また、これとは逆の構成、すなわち、図４（ｃ）に示すように、緩衝部５Ａ（５）の根元の導電部６Ａ（６）表面より、開口部７ａを小さく（狭く）した構成としても構わない。
【００３７】
＜第二実施形態＞
次に、本発明の半導体装置の第二実施形態について説明する。
図５は、本実施形態の半導体装置１Ｂ（１）の一例を示す断面図である。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、同様の部分についてはその説明は省略する。
上述した第一実施形態では、緩衝部５Ａ（５）を上述したような樹脂から構成していたが、本実施形態では、緩衝部５Ｂ（５）の材料としてエラストマーを用いた。これにより緩衝部５Ｂ（５）の柔軟性をさらに向上させることができる。
【００３８】
本実施形態において、緩衝部５Ｂ（５）に用いられる材料としては、シリコーンゴム、フッ素ゴム、アクリルゴム、ニトリルゴム、水素化ニトリルゴム、ウレタンゴム、等が挙げられるが、その中でも耐熱性の高いシリコーンゴムあるいはフッ素ゴムが好ましい。なお、製造プロセスにおいて酸性環境下に曝される場合はフッ素ゴムが、アルカリ性環境下に曝される場合はシリコーンゴムを用いることが好ましい。
【００３９】
このような緩衝部５Ｂ（５）は、第一絶縁樹脂層４のバンプ８が形成される位置に、例えばシリコーンゴムをスクリーン印刷、硬化することにより形成される。緩衝部５Ｂ（５）の形成には、その他、感光性エラストマーを用いたフォトリングラフィー法、ディスペンス法、あるいは予め成形したエラストマー片を接着する方法、などを用いることもできる。
【００４０】
＜第三実施形態＞
次に、本発明の半導体装置の第三実施形態について説明する。
図６は、本実施形態の半導体装置１Ｃ（１）の一例を示す断面図である。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、同様の部分についてはその説明は省略する。
上述した第一実施形態では、緩衝部５Ａ（５）を上述したような樹脂から構成していたが、本実施形態では、緩衝部５Ｃ（５）の材料として超弾性を有するチタン系合金を用いた。これにより緩衝部５Ｃ（５）の柔軟性をさらに向上させることができる。
【００４１】
本実施形態において、緩衝部５Ｃ（５）に用いられるチタン系合金としては、例えばＴｉ−Ｎｉ合金、Ｔｉ−Ｎｂ−Ａｌ合金等が挙げられる。このようなチタン系合金は、ヤング率が数十Ｇｐａと通常の金属やはんだよりも小さく、また塑性変形しにくいため、繰り返しの変形に強い。また、熱膨張係数が樹脂材料よりも小さく、Ｃｕや導電部６を構成する金属と同等であるため、緩衝部５Ｃ（５）と導電部６の接合面において熱膨張係数の差によって生じる応力が小さく、これにより導電部６が破断するリスクを低減できる。
このような緩衝部５Ｃ（５）は、第一絶縁樹脂層４のバンプ８が形成される位置に、予め円筒形に形成したチタン系の合金を搭載、接着することにより形成される。
【００４２】
＜第四実施形態＞
次に、本発明の半導体装置の第四実施形態について説明する。
図７は、本実施形態の半導体装置１Ｅ（１）の一例を示す断面図である。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、同様の部分についてはその説明は省略する。
上述した第一実施形態では、緩衝部５Ａ（５）は、絶縁性の樹脂からなり、第一絶縁樹脂層４上に配されていたが、本実施形態では、緩衝部５Ｄ（５）は、導電体からなり、導電部６上に配されている。
【００４３】
すなわち、本実施形態の半導体装置１Ｅ（１）は、一面２ａに電極３が形成された半導体基板２と、前記電極３の少なくとも一部を露出する開口部４ａを有し、前記半導体基板２の一面２ａ側に配された第一絶縁樹脂層４と、一端部が前記開口部４ａを通じて前記電極３と電気的に接続され、他端部が前記第一絶縁樹脂層４上に延設して配された導電部６と、前記導電部６上の所定の部位に配された凸状の緩衝部５Ｄ（５）と、前記緩衝部５Ｄ（５）の上面部５ｂ及び側面部５ａを覆うように配されたバンプ８と、を備える。
【００４４】
そして、前記バンプ８は、前記緩衝部５の側面部５ａを覆う第一バンプ部位８ａと、前記緩衝部５の上面部５ｂを覆う第二バンプ部位８ｂと、からなり、前記第一バンプ部位８ａは、前記第二バンプ部位８ｂよりも、局所的に厚い部分を有している。
このような緩衝部５Ｄ（５）は、例えば、例えば、銅、クロム、アルミニウム、チタン、ニッケル、金、金−スズ合金、スズ−鉛合金の高融点はんだ、チタン−タングステン合金等が好適に用いられる。第二導電部６は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００４５】
以上、本発明の半導体装置及び電子装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００４６】
本発明は、半導体装置及び電子装置に広く適用可能である。
【符号の説明】
【００４７】
１Ａ，１Ｂ，１Ｃ、１Ｄ，１Ｅ（１）  半導体装置、２  半導体基板、３  電極、４  第一絶縁樹脂層、５Ａ，５Ｂ，５Ｃ，５Ｄ（５）  緩衝部、５ａ  側面部、５ｂ  上面部、６Ａ（６）  導電部、７  第二絶縁樹脂層、８  バンプ、８ａ  第一バンプ部位、８ｂ  第二バンプ部位。
【図１】
2011040471.tif 000003
【図２】
2011040471.tif 000004
【図３】
2011040471.tif 000005
【図４】
2011040471.tif 000006
【図５】
2011040471.tif 000007
【図６】
2011040471.tif 000008
【図７】
2011040471.tif 000009
【図８】
2011040471.tif 000010
【図９】
2011040471.tif 000011