(57)【要約】【課題】駆動トランジスタをｎチャネルＴＦＴで構成した画素回路を有する画像表示装置は、画素回路を制御する制御信号線が増え、画素開口率が低下する。【解決手段】スイッチ７２は、一方端子をデータ線５０に接続され他方端子を駆動トランジスタ６２のゲートに接続されるキャパシタ６４に直列に接続される。スイッチ７４は、駆動トランジスタ６２のソースと接地電位ＧＮＤとの間に接続される。画素回路４０の行毎に制御信号線５２ｂが配線される。制御信号線５２ｂはそれが配線された行の画素回路４０内にてスイッチ７２，７４それぞれに制御信号を供給する。２つのスイッチ７２，７４に対する制御信号線を共通化することで、画素回路が配列された画面内の制御信号線の面積が少なくなり、開口率の増加が図れる。【選択図】図２
2011180552.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の画素回路と、
前記画素回路のマトリクス配列の各列に配置され、輝度値に応じた電圧を有するデータ信号を前記画素回路に供給するデータ線と、
前記画素回路のマトリクス配列の各行に配置され、前記画素回路に設けられる複数のスイッチに制御信号を供給する制御信号線と、
第１、第２及び第３の基準電圧源と、
を有し、
前記画素回路は、
一方端子を前記第１の基準電圧源に接続され、他方端子に供給される駆動電流に応じた強度で発光する発光素子と、
前記データ信号に応じた電圧を印加される制御端子と、前記発光素子の他方端子に接続される第１の電流端子と、前記第２の基準電圧源に接続される第２の電流端子とを有し、前記データ信号に応じた前記駆動電流を前記電流端子間に生じる駆動トランジスタと、
前記データ線と前記制御端子との間に接続された第１のキャパシタと、
前記第１の電流端子と前記制御端子との間に接続された第２のキャパシタと、
前記第２の電流端子と前記第２の基準電圧源との間を断続可能な第１のスイッチと、
前記制御端子と前記第２の電流端子との間を断続可能な第２のスイッチと、
前記第１のキャパシタに直列に接続され、前記データ線と前記制御端子との間の容量的な結合及び分離を切り換え可能な第３のスイッチと、
前記第１の電流端子と前記第３の基準電圧源との間を断続可能な第４のスイッチと、
を有し、
前記第３及び第４のスイッチに対応して前記各行に設けられる前記制御信号線は、当該両スイッチに共通の単一の配線であること、
を特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記第１のキャパシタは、その一方端子を前記データ線に接続され、他方端子を前記第３のスイッチを介して前記制御端子に接続され、
前記第２のキャパシタは、その一方端子を前記第１の電流端子に接続され、他方端子を前記制御端子に接続されること、
を特徴とする画像表示装置。
【請求項３】
請求項１に記載の画像表示装置において、
前記第１のキャパシタは、その一方端子を前記第３のスイッチを介して前記データ線に接続され、他方端子を前記制御端子に接続され、
前記第２のキャパシタは、その一方端子を前記第１の電流端子に接続され、他方端子を前記第１のキャパシタの前記一方端子に接続されて前記第１の電流端子と前記制御端子との間に前記第１のキャパシタと直列に接続されること、
を特徴とする画像表示装置。
【請求項４】
請求項１から請求項３のいずれか１つに記載の画像表示装置を駆動する駆動方法であって、前記画素回路を行単位で順次選択して、選択された行の前記画素回路に前記データ信号に応じた輝度情報を書き込む書き込み動作と、書き込んだ前記輝度情報に応じた強度で前記発光素子を発光させる発光動作とにおいて、
前記選択された行に対する前記書き込み動作は、
前記第１から第４のスイッチを導通状態とし、前記輝度値の基準レベルを定める所定の電圧を前記データ線に印加する第１ステップと、
前記第１ステップに続いて前記第１のスイッチを非導通状態に切り換える第２ステップと、
前記第２ステップに続いて前記第２のスイッチを非導通状態に切り換え、前記データ信号を前記データ線に印加して前記制御端子を当該データ信号に応じた電位に設定する第３ステップと、
前記第３ステップに続いて前記第３及び第４のスイッチを非導通状態に切り換える第４ステップと、
を有し、
前記発光動作は、前記第４ステップ後の状態にて前記第１のスイッチを導通状態にするステップを有すること、
を特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子とその動作を制御する複数のスイッチとを有した画素回路がマトリクス状に配列された画像表示装置、及びその駆動方法に関する。
【背景技術】
【０００２】
従来より、有機ＥＬ（Electro-Luminescence）素子を用いた表示装置である有機ＥＬディスプレイが提案されている。有機ＥＬ素子は自発光素子であるため、液晶表示装置では必要となるバックライトが不要であり薄型化に適すると共に、視野角が１８０°に近いという特長を有する。そのため、有機ＥＬディスプレイは次世代の表示装置としてその実用化が大きく期待されている。
【０００３】
現在、提案されている有機ＥＬディスプレイは主として、発光層に注入された正孔と電子とが再結合する際に光を生じる現象を利用する電流制御型の有機ＥＬ素子を用いたものである。有機ＥＬディスプレイは、液晶ディスプレイ(Liquid Crystal Display：ＬＣＤ)と同様、アクティブマトリックス方式を採用することができ、画素に対応して複数の画素回路が配列される。画素回路は例えば、アモルファスシリコンや多結晶シリコン等で形成される薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いて構成される。各画素回路には有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）などの有機ＥＬ素子が設けられ、有機ＥＬ素子に流れる電流に応じて各画素の輝度を制御することができる。
【０００４】
アクティブマトリックス型の画像表示装置では、画素回路それぞれに駆動トランジスタを設けて、当該画素回路の発光素子を駆動する。駆動トランジスタのドレイン−ソース間電流ＩＤＳはゲート−ソース間電圧ＶＧＳに応じて変化し、ゲートに画素値に応じた電位を印加することにより画素の階調に応じた階調電流が得られる。この階調電流が有機ＥＬ素子に駆動電流として供給される。
【０００５】
図９は、下記特許文献１に記載される画素回路の回路図である。この画素回路の駆動トランジスタＱ０１はｐチャネルのＴＦＴにより構成されている。Ｑ０１はダイオード型の発光素子である有機ＥＬ素子ＯＬＥＤのアノードと所定の正電圧を供給する駆動電圧源ＶＯＬＥＤとの間に配置される。ＯＬＥＤのカソードは接地電位ＧＮＤに接続される。Ｑ０１のソースはＶＯＬＥＤに接続され、Ｑ０１のドレインはスイッチ２を介してＯＬＥＤのアノードに接続される。Ｑ０１のゲートは容量４及びスイッチ６を介してデータ線８に接続され、データ線８に印加されるデータ信号の電圧とＶＯＬＥＤとに応じたＶＧＳが設定され、当該ＶＧＳに応じたＩＤＳがＯＬＥＤに供給される。
【０００６】
さて、駆動トランジスタをｎチャネルのＴＦＴで構成することができれば、ＴＦＴ作製において従来のアモルファスシリコンプロセスを用いることができるようになる（特許文献２）。また、高速駆動も可能となる。
【０００７】
図１０は、下記特許文献２に記載される、駆動トランジスタＱ０２をｎチャネルＴＦＴで構成した画素回路の回路図である。Ｑ０２をｎチャネルとした場合、そのドレインがスイッチ２を介してＶＯＬＥＤに接続され、ソースがＯＬＥＤのアノードに接続される。ソース電位はＯＬＥＤの電流−電圧（Ｉ−Ｖ）特性の経時変化などにより変動し、これに伴い、データ線８にデータ信号を印加したときに設定されるＶＧＳを変化させ、ＯＬＥＤの発光輝度も変化するという不都合を生じる。この不都合は、Ｑ０２のソースとＧＮＤとの間にスイッチ１０を設け、ＶＧＳの設定に際して当該スイッチ１０をオンしソース電位をＧＮＤに設定することで回避できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６，２２９，５０６号明細書
【特許文献２】特開２００４−３６１６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
駆動トランジスタをｎチャネルＴＦＴで構成した場合、駆動トランジスタをｐチャネルＴＦＴで構成した場合には不要であるスイッチ１０が必要になる分、画素回路中のスイッチが増える。スイッチが多くなり当該スイッチへの制御信号を供給する信号線が増加すると、当該信号線が画素回路のマトリクス配列上に占める面積が増加し、その結果、ＯＬＥＤを配置して発光させることができる開口面積が減少するという問題があった。
【００１０】
本発明は上記問題点を解決するためになされたものであり、駆動トランジスタと発光素子との接続点を基準電圧源に接続するスイッチを備えた画素回路を有する画像表示装置において画素開口率の向上を図ると共に、当該画像表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る画像表示装置は、マトリクス状に配列された複数の画素回路と、前記画素回路のマトリクス配列の各列に配置され、輝度値に応じた電圧を有するデータ信号を前記画素回路に供給するデータ線と、前記画素回路のマトリクス配列の各行に配置され、前記画素回路に設けられる複数のスイッチに制御信号を供給する制御信号線と、第１、第２及び第３の基準電圧源と、を有し、前記画素回路が、一方端子を前記第１の基準電圧源に接続され、他方端子に供給される駆動電流に応じた強度で発光する発光素子と、前記データ信号に応じた電圧を印加される制御端子と、前記発光素子の他方端子に接続される第１の電流端子と、前記第２の基準電圧源に接続される第２の電流端子とを有し、前記データ信号に応じた前記駆動電流を前記電流端子間に発生させる駆動トランジスタと、前記データ線と前記制御端子との間に接続された第１のキャパシタと、前記第１の電流端子と前記制御端子との間に接続された第２のキャパシタと、前記第２の電流端子と前記第２の基準電圧源との間を断続可能な第１のスイッチと、前記制御端子と前記第２の電流端子との間を断続可能な第２のスイッチと、前記第１のキャパシタに直列に接続され、前記データ線と前記制御端子との間の容量的な結合及び分離を切り換え可能な第３のスイッチと、前記第１の電流端子と前記第３の基準電圧源との間を断続可能な第４のスイッチと、を有し、前記第３及び第４のスイッチに対応して前記各行に設けられる前記制御信号線が、当該両スイッチに共通の単一の配線であるものである。
【００１２】
本発明の好適な態様は、前記第１のキャパシタが、その一方端子を前記データ線に接続され、他方端子を前記第３のスイッチを介して前記制御端子に接続され、前記第２のキャパシタが、その一方端子を前記第１の電流端子に接続され、他方端子を前記制御端子に接続された画像表示装置である。
【００１３】
本発明の他の好適な態様は、前記第１のキャパシタが、その一方端子を前記第３のスイッチを介して前記データ線に接続され、他方端子を前記制御端子に接続され、前記第２のキャパシタが、その一方端子を前記第１の電流端子に接続され、他方端子を前記第１のキャパシタの前記一方端子に接続されて前記第１の電流端子と前記制御端子との間に前記第１のキャパシタと直列に接続された画像表示装置である。
【００１４】
本発明に係る画像表示装置の駆動方法は、前記画素回路を行単位で順次選択して、選択された行の前記画素回路に前記データ信号に応じた輝度情報を書き込む書き込み動作と、書き込んだ前記輝度情報に応じた強度で前記発光素子を発光させる発光動作とにおいて、前記選択された行に対する前記書き込み動作が、前記第１から第４のスイッチを導通状態とし、前記輝度値の基準レベルを定める所定の電圧を前記データ線に印加する第１ステップと、前記第１ステップに続いて前記第１のスイッチを非導通状態に切り換える第２ステップと、前記第２ステップに続いて前記第２のスイッチを非導通状態に切り換え、前記データ信号を前記データ線に印加して前記制御端子を当該データ信号に応じた電位に設定する第３ステップと、前記第３ステップに続いて前記第３及び第４のスイッチを非導通状態に切り換える第４ステップと、を有し、前記発光動作が、前記第４ステップ後の状態にて前記第１のスイッチを導通状態にするステップを有する方法である。
【発明の効果】
【００１５】
本発明によれば、第３のスイッチと第４のスイッチとを共通の制御信号線で制御する画素回路の構造と駆動方法とが実現され、画像表示装置において制御信号線の配線スペースの低減により画素開口率が向上し、また当該画像表示装置において、データ信号に対する発光輝度の特性が安定する駆動が可能であることにより画質の確保が図られる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る有機ＥＬディスプレイの概略の構成を示す模式図である。
【図２】第１の実施形態の画素回路を示す回路図である。
【図３】第１の実施形態における画素回路の、プリチャージ期間での状態を模式的に示す回路図である。
【図４】第１の実施形態における画素回路の、Ｖth書き込み期間での状態を模式的に示す回路図である。
【図５】第１の実施形態における画素回路の、Ｖth書き込み期間での状態を模式的に示す回路図である。
【図６】第１の実施形態における画素回路の、発光期間の発光期間での状態を模式的に示す回路図である。
【図７】本発明の実施形態に係る有機ＥＬディスプレイの駆動方法における各種信号の変化を示す信号波形図である。
【図８】第２の実施形態の画素回路を示す回路図である。
【図９】従来の画素回路の回路図である。
【図１０】駆動トランジスタをｎチャネルＴＦＴで構成した従来の画素回路の回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態（以下実施形態という）である有機ＥＬディスプレイ２０について、図面に基づいて説明する。
【００１８】
［第１の実施形態］
有機ＥＬディスプレイ２０は、アクティブマトリックス型表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に表示パネルとして搭載される。図１は、有機ＥＬディスプレイ２０の概略の構成を示す模式図である。有機ＥＬディスプレイ２０は表示部２２、データ電極駆動回路２４、走査電極駆動回路２６、制御回路２８及び駆動電圧源３０を含んでいる。
【００１９】
表示部２２には、画素に対応して複数の画素回路４０がマトリクス状に配置される。さらに、表示部２２には、データ電極駆動回路２４及び走査電極駆動回路２６から各画素回路４０への信号線や、基準電圧源から各画素回路４０への電源線が形成される。具体的には、データ電極駆動回路２４から画素回路４０のマトリクス配列の列毎にデータ線５０が配線される。また、走査電極駆動回路２６から画素回路４０のマトリクス配列の行毎に複数の制御信号線５２が配線される。接地電位ＧＮＤ及び駆動電圧源３０から各画素回路４０にそれぞれ電源線５４，５６が配線される。画素回路４０はこれら信号線、電源線を介して各種信号及び電源を印加されアクティブマトリックス駆動される。
【００２０】
データ電極駆動回路２４は、画素回路４０への画像信号の書き込み期間にて、画像信号に基づいて輝度値に応じた電圧を有するデータ信号をデータ線５０へ出力し、データ信号はデータ線５０を介して画素回路４０に供給される。
【００２１】
走査電極駆動回路２６は、画素回路４０内の各種スイッチを構成する薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）のゲート電極に対する制御信号を生成する。制御信号は制御信号線５２を介して画素回路４０に供給される。
【００２２】
制御回路２８は、有機ＥＬディスプレイ２０に入力されるクロック信号や、垂直同期信号、水平同期信号等の同期信号に基づいて動作し、有機ＥＬディスプレイ２０の各部の動作を制御する。例えば、制御回路２８は有機ＥＬディスプレイ２０へ入力される画像信号をメモリ（図示せず）にバッファし、画素回路４０への書き込み期間にメモリから画像信号を１ラインずつ読み出してデータ電極駆動回路２４へ供給する。また、制御回路２８は、走査電極駆動回路２６と協働して、書き込み期間にて画素回路４０を行単位で選択して制御したり、発光期間にて画素回路４０の動作を制御する。
【００２３】
駆動電圧源３０は正電圧ＶＯＬＥＤを供給する。
【００２４】
図２は画素回路４０を示す回路図である。画素回路４０は、ＯＬＥＤ６０、駆動トランジスタ６２、第１及び第２のキャパシタ６４，６６、第１〜第４のスイッチ６８，７０，７２，７４を有する。
【００２５】
ＯＬＥＤ６０は駆動電流に応じた強度で発光する発光素子であり、ＯＬＥＤ６０のカソード電極は電源線５６を介して第１の基準電圧源である接地電位ＧＮＤに接続される。また、アノード電極は、駆動トランジスタ６２等を介して第２の基準電圧源である駆動電圧源３０に接続され、駆動電流を供給される。
【００２６】
駆動トランジスタ６２はＴＦＴであり、制御端子であるゲート電極はデータ信号に応じた電圧を印加され、ゲート−ソース間電圧ＶＧＳに応じた電流（階調電流）をドレイン−ソース間に生じる。このドレイン−ソース間電流ＩＤＳが駆動電流としてＯＬＥＤ６０に供給される。ここで駆動トランジスタ６２はｎチャネルＴＦＴで構成され、この場合、ソース電極がＯＬＥＤ６０のアノード電極に接続される第１の電流端子となり、ドレイン電極が駆動電圧源３０に接続される第２の電流端子となる。
【００２７】
キャパシタ６４は、データ線５０と駆動トランジスタ６２のゲート電極との間に接続される。より具体的には、キャパシタ６４は、その一方端子をデータ線５０に接続され、他方端子を第３のスイッチ７２を介して駆動トランジスタ６２のゲート電極に接続される。
【００２８】
キャパシタ６６は、一方端子を駆動トランジスタ６２のソース電極に接続され、他方端子を駆動トランジスタ６２のゲート電極に接続される。
【００２９】
第１のスイッチ６８は、駆動トランジスタ６２のドレイン電極と駆動電圧源３０との間に設けられ、それらの間を断続可能とする。
【００３０】
第２のスイッチ７０は、駆動トランジスタ６２のゲート電極とドレイン電極との間に接続され、それらの間を断続可能とする。
【００３１】
第３のスイッチ７２は、キャパシタ６４に直列に接続され、データ線５０と駆動トランジスタ６２のゲート電極との間の容量的な結合及び分離を切り換え可能である。本実施形態ではスイッチ７２は一方端子をキャパシタ６４に接続され、他方端子を駆動トランジスタ６２のゲート電極に接続される。
【００３２】
第４のスイッチ７４は、駆動トランジスタ６２のソース電極と第３の基準電圧源との間に接続され、それらの間を断続可能とする。本実施形態では第３の基準電圧源として接地電位ＧＮＤを用いる。なお、第３の基準電圧源の電圧ＶＲＥＦは基本的には、これをＯＬＥＤ６０のアノード電極に印加したときにＯＬＥＤ６０がオンしない範囲で設定可能である。よって、必ずしも接地電位ＧＮＤでなくてもよいが、第１の基準電圧源と共通化した場合には電源線が共通化されるメリットがある。
【００３３】
各スイッチ６８，７０，７２，７４はＴＦＴを用いて構成され、それらのオン／オフは制御信号線５２を介して走査電極駆動回路２６から当該ＴＦＴのゲート電極に印加される制御信号により制御される。各画素回路４０に設けられる４つのスイッチに対して、３本の制御信号線５２ａ，５２ｂ，５２ｃが設けられる。各制御信号線５２ａ，５２ｂ，５２ｃは表示部２２を行方向に延びる。各行の制御信号線５２は対応する行の画素回路４０にてそれぞれ対応するスイッチに接続される。画素回路４０内にて制御信号線５２ａはスイッチ６８に接続され、制御信号線５２ｂはスイッチ７０に接続される。また、画素回路４０内にて制御信号線５２ｃはスイッチ７２とスイッチ７４とに接続され、これらスイッチ７２，７４に共通の制御信号を印加する。
【００３４】
図３から図６は、有機ＥＬディスプレイ２０の動作における画素回路４０の状態を模式的に示す回路図である。図３から図６は動作の主要過程における各スイッチのオン／オフ状態を示している。また、図７は当該動作における各種信号の変化を示す信号波形図である。図７の横軸は時間、縦軸は電圧であり、同図には各制御信号線５２に印加される制御信号ＳＡ，ＳＢ，ＳＣ、データ線５０に印加されるデータ信号ＳＤ、及び駆動トランジスタ６２のゲート−ソース間電圧ＶＧＳを縦方向に並べて示している。ここで、制御信号ＳＡ，ＳＢ，ＳＣはそれぞれ制御信号線５２ａ，５２ｂ，５２ｃに印加される信号であり、各スイッチは対応する制御信号がＨｉｇｈ（Ｈ）レベルの時、オンし、Ｌｏｗ（Ｌ）レベルの時、オフする。輝度値が大きくなるほど、データ信号ＳＤの電圧は高くなるように構成されている。図３から図７を用いて画素回路４０の動作を説明する。
【００３５】
有機ＥＬディスプレイ２０の動作では画素回路４０の行毎に書き込み期間Ｔwrtを順次ずらして設定し、当該期間Ｔwrtにおいて、画素回路４０に画像信号の書き込みを行う。そして、書き込み期間Ｔwrtに続いて発光期間Ｔilmが設定され、当該期間Ｔilmにおいて、先行する書き込み期間Ｔwrtにて書き込んだ画像信号に応じた強度でＯＬＥＤ６０を発光させる。
【００３６】
書き込み期間Ｔwrtではプリチャージ動作、Ｖth書き込み動作、データ書き込み動作が順番に行われる。
【００３７】
プリチャージ動作の期間Ｔpreでは、画素回路４０は図３に示す状態に設定される。プリチャージ期間Ｔpreでは制御信号ＳＡ，ＳＢ，ＳＣはＨレベルとされ、スイッチ６８，７０，７２，７４がオン状態に設定される。この状態では、駆動トランジスタ６２はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフレームでキャパシタ６６によって保持されていた駆動トランジスタ６２のゲート電位が駆動電圧源３０の電圧ＶＯＬＥＤにリセットされる。また、駆動トランジスタ６２のソース電極はスイッチ７４を介して接地電位ＧＮＤに設定される。なお、プリチャージ動作時の引抜き電流は、スイッチ７４を介して接地電位ＧＮＤへ流れ込むので、ＯＬＥＤ６０を発光させない。
【００３８】
Ｖth書き込み動作の期間Ｔvthでは、画素回路４０は図４に示す状態に設定される。Ｖth書き込み期間Ｔvthでは制御信号ＳＢ，ＳＣはＨレベルを維持したまま、制御信号ＳＡがＬレベルに切り替わり、スイッチ７０，７２，７４がオン状態、スイッチ６８がオフ状態に設定される。駆動トランジスタ６２のゲート電極とドレイン電極とはスイッチ７０で短絡されているため、ＶＧＳは駆動トランジスタ６２の閾値電圧（Ｖth）に自動的に設定される。画素回路４０はスイッチ７４を備えることで、このときの駆動トランジスタ６２のソース電位を一定の電位に設定することができる。すなわち、スイッチ７４がオン状態であることにより、駆動トランジスタ６２のソース電位は接地電位ＧＮＤに設定される。これにより、駆動トランジスタ６２のゲート電位はＶthに設定される。なお、期間Ｔpre，Ｔvthでは、データ線５０に画像の黒に対応する電圧ＳＤ(black)を印加する。
【００３９】
データ書き込み動作の期間Ｔdataでは、画素回路４０は図５に示す状態に設定される。データ書き込み期間Ｔdataでは、まずデータ線５０にＳＤ(black)を印加した状態で、制御信号ＳＢをＬレベルに切り替えスイッチ７０をオフにする。すなわち、スイッチ７２，７４がオン状態、スイッチ７０がオフ状態に設定される。しかる後、データ線５０に画素の輝度値に応じた階調電圧ＳＤ(data)を印加する。すると、データ線５０の電圧変化に応じてキャパシタ６４，６６にて電荷の移動が起こり、駆動トランジスタ６２のゲート電極の電位が階調電圧ＳＤ(data)に応じた値へ向けて変化する。期間Ｔdataはデータ線５０の電位変化が十分に駆動トランジスタ６２のゲート電極に伝達される長さに設定される。なお、駆動トランジスタ６２のソース電位はスイッチ７４を介して接地電位ＧＮＤに設定されている。
【００４０】
期間Ｔdataの最後では、制御信号ＳＣをＬレベルに切り替えることで、スイッチ７０，７２，７４がオフ状態になる。この時点で駆動トランジスタ６２のゲート電極はデータ線５０から切り離され、ゲート電極の電位はその後のデータ線５０の電位変化の影響を受けなくなり、このときのＶＧＳはキャパシタ６６によって保持される。
【００４１】
期間Ｔdataにて画像信号の書き込みが完了すると、発光期間Ｔilmに移行する。発光期間Ｔilmでは、画素回路４０は図６に示す状態に設定される。発光期間Ｔilmに入ると、制御信号ＳＡがＨレベルに切り換えられ、スイッチ６８がオン、スイッチ７０，７２，７４がオフの状態になる。駆動トランジスタ６２は、期間Ｔdataにて設定されたゲート−ソース間電圧ＶＧＳに応じたドレイン−ソース間電流ＩＤＳをＯＬＥＤ６０に供給し、ＯＬＥＤ６０は当該電流量に応じた明るさで発光する。
【００４２】
［第２の実施形態］
第２の実施形態に係る有機ＥＬディスプレイは、画素回路に第１の実施形態との違いを有する。その他の構成、及び駆動方法は基本的に第１の実施形態で述べた内容と同様である。そこで、本実施形態において、第１の実施形態と共通する機能を有する構成要素には第１の実施形態と同じ符号を付すことにより第１の実施形態での説明を援用し、ここでは主に相違点を説明する。
【００４３】
図８は画素回路８０を示す回路図である。画素回路８０は、ＯＬＥＤ６０、駆動トランジスタ６２、第１及び第２のキャパシタ６４，６６、第１〜第４のスイッチ６８，７０，７２，７４を有する。
【００４４】
画素回路８０が画素回路４０と異なる点は、キャパシタ６４，６６及びスイッチ７２の相互の接続関係にある。画素回路８０において、キャパシタ６４は、その一方端子をスイッチ７２を介してデータ線５０に接続され、他方端子を駆動トランジスタ６２のゲート電極に接続される。スイッチ７２は一方端子をデータ線５０に接続され、他方端子をキャパシタ６４に接続される。また、キャパシタ６６は、一方端子を駆動トランジスタ６２のソース電極に直接接続され、他方端子をキャパシタ６４とスイッチ７２との接続点に接続される。すなわち、キャパシタ６６は、駆動トランジスタ６２のゲート電極とソース電極との間にキャパシタ６４と直列に接続される。
【００４５】
各スイッチ６８，７０，７２，７４に制御信号を供給する制御信号線５２は第１の実施形態と同様であり、特に、スイッチ７２，７４に対して共通の制御信号線５２ｂが設けられる点も同様である。
【符号の説明】
【００４６】
２０  有機ＥＬディスプレイ、２２  表示部、２４  データ電極駆動回路、２６  走査電極駆動回路、２８  制御回路、３０  駆動電圧源、４０，８０  画素回路、５０  データ線、５２，５２ａ，５２ｂ，５２ｃ  制御信号線、５４，５６  電源線、６０  ＯＬＥＤ、６２  駆動トランジスタ、６４，６６  キャパシタ、６８，７０，７２，７４  スイッチ。
【図１】
2011180552.tif 000003
【図２】
2011180552.tif 000004
【図３】
2011180552.tif 000005
【図４】
2011180552.tif 000006
【図５】
2011180552.tif 000007
【図６】
2011180552.tif 000008
【図７】
2011180552.tif 000009
【図８】
2011180552.tif 000010
【図９】
2011180552.tif 000011
【図１０】
2011180552.tif 000012