(57)【要約】      （修正有）【課題】半導体基板中に形成した素子分離溝の上部角部への電界集中によるトランジスタの電気的特性の劣化を抑制することが可能な半導体装置の製造方法を提供する。【解決手段】半導体基板１に半導体基板１表面とは異なる結晶面方位有する素子分離溝２を形成する工程と、半導体基板１上に酸素ラジカル発生を促進する金属３又は酸素ラジカル発生を促進する金属３を含む膜を堆積する工程と、半導体基板１を酸化する工程と、金属または金属を含む膜を除去する工程とを有する。【選択図】図２
2011216719.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に前記半導体基板表面とは異なる結晶面方位を有する素子分離溝を形成する
工程と、
前記半導体基板上に酸素ラジカル発生を促進する金属又は酸素ラジカル発生を促進する
金属を含む膜を堆積する工程と、
前記半導体基板を酸化する工程と、
前記金属又は前記金属を含む膜を除去する工程と、
を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記金属又は前記金属を含む膜を除去する工程の後に、前記素子分離溝に絶縁膜を形成
する工程をさらに有していることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸素ラジカル発生を促進する金属又は酸素ラジカル発生を促進する金属を含む膜を
堆積する工程の前に、前記素子分離溝に絶縁膜を形成する工程をさらに有していることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記金属はハフニウムまたはジルコニウムであることを特徴とする請求項１乃至請求項
３に記載の半導体装置の製造方法。
【請求項５】
前記金属を含む膜は、金属酸化膜又は金属シリケート膜であることを特徴とする請求項
１乃至請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係わり、特に素子分離の形成方法に関する。
【背景技術】
【０００２】
半導体装置における素子分離の形成方法として、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃ
ｈ  Ｉｓｏｌａｔｉｏｎ）法が広く用いられている。このＳＴＩ法では、半導体基板中に
形成した素子分離溝の上部角部に電界が集中し、これによりゲート耐圧が劣化したり、さ
らにトランジスタの電流電圧特性にキンク（Ｋｉｎｋ）が発生するなど、トランジスタの
電気的特性が劣化するという問題が生じる。
【０００３】
このため、素子分離溝の上部角部への電界集中を低減するために、上部角部の曲率半径
を大きくする方法が検討されている。例えば、素子分離溝の形成後に長時間の熱酸化また
は１０００度以上の高温の熱酸化を行う方法や、素子分離溝の形成後に酸素ラジカルを用
いた酸化を行う方法が提案されている。しかし、このような長時間や高温の酸化では素子
分離溝の曲率半径が十分大きくならず、電界集中を低減する効果が不十分という問題があ
る。また、酸素ラジカルを用いた酸化は、気相中で酸素ラジカルを扱うため、ウエハ表面
における酸素ラジカルの量を制御することが難しく、面内の均一性が悪いという問題があ
る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００５−５１４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点を解決するためになされたもので、半導体基板中に形成した素子
分離溝の上部角部に電界が集中することによるトランジスタの電気的特性の劣化を抑制す
ることが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、半導体基板に前記半導体基板表面とは
異なる結晶面方位を有する素子分離溝を形成する工程と、前記半導体基板上に酸素ラジカ
ル発生を促進する金属又は酸素ラジカル発生を促進する金属を含む膜を堆積する工程と、
前記半導体基板を酸化する工程と、前記金属又は前記金属を含む膜を除去する工程と、を
有していることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体基板中に形成した素子分離溝の上部角部への電界集中によるト
ランジスタの電気的特性の劣化を抑制することが可能な半導体装置の製造方法を提供する
ことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造方法を示す断面図。
【図６】比較例に係る半導体装置の製造方法を示す断面図。
【図７】本発明の効果を説明する図。
【図８】本発明の実施例２に係る半導体装置の製造方法を示す断面図。
【図９】本発明の実施例２に係る半導体装置の製造方法を示す断面図。
【図１０】本発明の実施例２に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る半導体装置として、ＭＩＳトランジスタを例にその製造
方法を図面に基づいて説明する。
【実施例１】
【００１０】
図１から図５は実施例１に係る半導体装置の製造方法を示す断面図である。
【００１１】
図１に示すように、周知の方法でシリコンを主成分とする半導体基板１をＲＩＥにより
加工し、素子分離溝２を形成する。この時、半導体基板１の表面、素子分離溝２の側面及
び底面、及び素子分離溝の角部には、様々な結晶面方位が現れている。特に、素子分離溝
２の角部は複数の異なる結晶面方位が現れており、尖った形状を有しているため応力が大
きく、他の部分と比較して酸化が進行し難い。
【００１２】
次に、スパッタ法により例えば１Ｅ１５ａｔｏｍｓ／ｃｍ２のハフニウム（Ｈｆ）３を
半導体基板１及び素子分離溝２上に堆積する。Hｆは素子分離溝２の少なくとも上部角部
を含む領域に堆積しており、堆積するＨｆの量は１層以下で構わない。
【００１３】
さらに、ＲＩＥ加工によるダメージを低減するなどの目的で半導体基板１を熱酸化し、
図３に示すように半導体基板１表面、素子分離溝２の側面及び底面を連続して覆うように
酸化膜４を形成する。この時の熱酸化の処理条件は、例えば９００度、乾燥酸素雰囲気、
酸素分圧が５Ｔｏｒｒである。この熱酸化において、酸素ラジカルによる酸化が進行し、
素子分離溝２の上部角部が丸くなり、酸素ラジカルに酸化を行う前よりも曲率半径が大き
くなる。この点については、後で詳しく述べる。
【００１４】
続いて、図４に示すように、半導体基板１を希フッ酸溶液で処理することで、半導体基
板１及び素子分離溝２上のＨｆ及び酸化膜４を除去する。この時、Ｈｆが除去されていれ
ば良く、酸化膜４は残っていても構わない。
【００１５】
その後、素子分離溝２に素子分離絶縁膜５を埋め込み、ＣＭＰにより平坦化した後、半
導体基板１上にゲート絶縁膜６を形成する。形成された素子分離絶縁膜５とゲート絶縁膜
６の明確な境界は分からない。素子分離溝２の上部角部が丸く応力が緩和された形状とな
っているため、上部角部近傍のゲート絶縁膜６はリーク電流増加が抑制可能な程度に十分
な膜厚で形成される。
【００１６】
さらに、図５のように、素子分離溝の上部角部の上方を覆うようにゲート電極７を形成
する。その後、周知の方法によりイオン注入などを行い、トランジスタを形成する。
【００１７】
このように、本実施形態では、素子分離溝２の上部角部の曲率半径が大きいため、ゲー
ト電極７に電圧を印加した時の素子分離溝２の上部角部への電界集中を低減することが可
能となる。その結果、トランジスタの電気的特性の劣化が抑制できる。
【００１８】
本実施形態では、半導体基板１及び素子分離溝２上にＨｆが存在している状態で熱酸化
を行うため、Ｈｆが触媒として働き酸素ラジカルの発生が促進される。酸化される半導体
基板１および素子分離溝２の近傍で酸素ラジカルが発生するため、酸化に用いられる酸素
ラジカル量の制御が容易である。
【００１９】
酸素ラジカルによる酸化は分子状酸素による酸化と比較して、酸化膜厚の半導体基板の
面方位依存性が小さい。異なる結晶面方位が現れている半導体基板においても、均一な膜
厚の酸化膜が形成できる。そのため、異なる結晶面方位を有している半導体基板１表面、
素子分離溝２の側面及び底面を連続して覆うように均一な膜厚の酸化膜４が形成される。
【００２０】
さらに、酸素ラジカルによる酸化は分子状酸素による酸化よりも酸化速度が大きいため
、素子分離溝２の上部角部にも十分な膜厚の酸化膜４が形成される。この時、素子分離溝
２の上部角部におけるシリコン基板が酸化により消費され、上部角部の曲率半径が酸化前
よりも大きくなる。
【００２１】
さらに、分子状酸素による酸化と比較して、低温で短時間の酸化で曲率半径を十分に大
きくすることが可能である。
【００２２】
このようにゲート絶縁膜６の形成時に素子分離溝２の上部角部の曲率半径が大きいため
、上部角部においても十分な膜厚のゲート絶縁膜６が形成できる。そのためゲート絶縁膜
６のリーク電流増加が抑制できる。
【００２３】
これに対して、Ｈｆが素子分離溝２の上部角部に存在しない状態で熱酸化を行った場合
は、図６に示すように、素子分離溝２の上部角部における曲率半径が小さく、素子分離２
の上部角部近傍におけるゲート絶縁膜６の膜厚が薄くなっている。これは素子分離溝２の
上部角部において応力が大きいため酸化速度が小さいこと、酸化の結晶面方位依存性が大
きいことが原因である。
【００２４】
Ｈｆ量が多いほど酸素ラジカルの発生効率が高く、酸化膜４の膜厚は厚くなり、素子分
離溝２の上部角部の曲率半径は大きくなる。つまり、Ｈｆ量を変化させることで、容易に
酸化膜４の膜厚制御ができる。図７はシリコン基板上に形成した２ｎｍの酸化膜上に、ス
パッタ法で堆積させた後、９００度の乾燥酸素雰囲気、酸素分圧が５Ｔｏｒｒの条件で１
３７秒間、酸化を行った場合の酸化膜厚の増加量を示している。横軸は堆積させたＨｆ量
、縦軸は酸化膜厚の増加量である。Ｈｆ量が０の場合には、分子状酸素による酸化が進行
するため、酸化膜が約１．３Å形成される。
【００２５】
この図は、２ｎｍの酸化膜上にＨｆを堆積した場合について示しているが、シリコン基
板上に直接Ｈｆを堆積した場合も同様の結果となる。
【００２６】
本実施例では、Ｈｆを堆積しているが、これに限らず、例えば、ＨｆＯ２やＨｆＳｉＯ
ｘなどのＨｆを含む金属酸化膜や金属シリケート膜などを形成しても良い。ＨｆＯ２やＨ
ｆＳｉＯｘは酸化雰囲気において安定であり、扱い易いという利点がある。
【００２７】
また、Ｈｆに限らず酸素ラジカルの発生を促進する金属であれば良い。例えば、ジルコ
ニウム（Ｚｒ）などを用いることが可能である。
【実施例２】
【００２８】
本実施例は、素子分離溝２への素子分離絶縁膜５の埋め込み後に、Ｈｆを堆積する点が
実施例１と異なっている。その他、実施例１と同様の工程については、説明を省略する。
【００２９】
図８から図１０は実施例２に係るトランジスタの製造方法を示す断面図である。
【００３０】
まず、実施例１と同様の方法により、半導体基板１に素子分離溝２を形成する。その後
、図８に示すように素子分離溝２に素子分離絶縁膜５を埋め込み、ＣＭＰにより平坦化す
る。さらに例えば、希フッ酸溶液を用いて素子分離絶縁膜５をエッチングし、素子分離溝
２の上部角部を露出させておく。
【００３１】
続いて、スパッタ法で１Ｅ１５ａｔｏｍｓ／ｃｍ２のハフニウム（Ｈｆ）３を堆積する
。Ｈｆは素子分離溝２の少なくとも上部角部を含む領域に堆積していれば良く、堆積する
Ｈｆの量は１層以下で構わない。さらに、図９に示すように、実施例１の図３と同様の酸
化を行い、半導体基板１表面及び素子分離溝２の上部角部を覆うように酸化膜４を形成す
る。酸素ラジカルによる酸化が進行し、素子分離溝２の上部角部が丸くなる。
【００３２】
その後、図１０に示すように、Ｈｆ及び酸化膜４を除去したのちゲート絶縁膜６及びゲ
ート電極７を形成する。その後、周知の方法によりイオン注入などを行い、トランジスタ
を形成する。
【００３３】
このようにして形成したトランジスタでは、素子分離溝２の上部角部の曲率半径が大き
いため、トランジスタの電気的特性の劣化が抑制できる。
【００３４】
なお、本実施例では希フッ酸溶液を用いて素子分離絶縁膜５をエッチングしたが、素子
分離絶縁膜を平坦化するＣＭＰ工程においてディボットが発生し、素子分離溝２の上部角
部が露出している場合には、エッチングは省略することができる。
【００３５】
さらに、素子分離溝２の上部角部が露出した状態でＨｆを堆積したが、完全に露出して
いる必要は無く、２ｎｍ程度の酸化膜で覆われていても構わない。酸化膜上にＨｆを堆積
した場合にも同様の効果が得られることは、図７より明らかである。
【００３６】
また、Ｈｆに限らずＨｆを含む膜を形成しても良く、さらには、酸素ラジカルの発生を
促進する金属であれば良いことは言うまでもない。
【００３７】
本発明は上記実施例１及び実施例２に限定されるものではなく、本発明の趣旨を逸脱し
ない範囲で種々に変形して実施することができる。
【符号の説明】
【００３８】
１・・・  半導体基板
２・・・  素子分離溝
３・・・  Ｈｆ
４・・・  酸化膜
５・・・  素子分離絶縁膜
６・・・  ゲート絶縁膜
７・・・  ゲート電極
【図１】
2011216719.tif 000003
【図２】
2011216719.tif 000004
【図３】
2011216719.tif 000005
【図４】
2011216719.tif 000006
【図５】
2011216719.tif 000007
【図６】
2011216719.tif 000008
【図７】
2011216719.tif 000009
【図８】
2011216719.tif 000010
【図９】
2011216719.tif 000011
【図１０】
2011216719.tif 000012