(57)【要約】【課題】  ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能なプローブ装置を提供する。【解決手段】  ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａの電気的特性をテストする電気的測定回路２０を搭載したプローブ装置１であって、プローブ装置は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路２０の少なくとも一方を搭載したロードボード５を備え、ロードボードの上面および下面の少なくとも一方には電気的測定回路２０が複数積層され、信号伝送速度４Ｇｂｐｓ以上の高周波伝送機能を備えるスパイラル状接触子２、１２と、積層可能なスタック式のインターコネクタ１６、１７，１８を備えたプローブ装置。【選択図】図１
2011169670.tif 000002
【特許請求の範囲】
【請求項１】
ロジック回路とアナログ回路を混載したシステムＬＳＩ（３ａ）の電気的特性をテストする電気的測定回路（２０）を搭載したプローブ装置（１）であって、
前記プローブ装置は、前記ロジック回路テスト用および前記アナログ回路テスト用の前記電気的測定回路の少なくとも一方を搭載したロードボード（５）を備え、
前記ロードボードの被測定ウエハ（３）側を下面（５ｂ）、その反対側を上面（５ａ）と称したとき、前記ロードボードの前記上面および前記下面の少なくとも一方には前記電気的測定回路が複数積層されていることを特徴とするプローブ装置。
【請求項２】
前記電気的測定回路は、スタック用のインターコネクタ（１６、１８）を介設して電気的に接続可能に積層されていることを特徴とする請求項１に記載のプローブ装置。
【請求項３】
前記インターコネクタは、基板の上下両面にスパイラル状接触子（２）を備えて形成されることを特徴とする請求項２に記載のプローブ装置。
【請求項４】
前記ロードボードの前記下面には前記被測定ウエハと電気的に接触する複数のプローブ針（１２）を有するプローブヘッド（６）を備えていることを特徴とする請求項１に記載のプローブ装置。
【請求項５】
前記ロードボードの前記下面に積層された前記電気的測定回路の最下層には前記被測定ウエハと電気的に接触する複数のプローブ針を備えたことを特徴とする請求項１に記載のプローブ装置。
【請求項６】
前記ロードボードと前記プローブヘッドとの間には、前記ロードボードと前記プローブヘッドとの電気的な接続を仲介するインターポーザ（７）が設けられていることを特徴とする請求項１に記載のプローブ装置。
【請求項７】
前記インターポーザは、前記ロードボード側に設けられたスパイラル状接触子（２２）と、前記プローブヘッド側に設けられたランド状接続端子（２４）とを備えることを特徴とする請求項６に記載のプローブ装置。
【請求項８】
前記アナログ回路は、高周波測定回路を備えることを特徴とする請求項１に記載のプローブ装置。
【請求項９】
前記電気的測定回路は、テストチップ（１０）を備えることを特徴とする請求項１に記載のプローブ装置。
【請求項１０】
前記電気的測定回路が積層されている最上層には、ＲＦ信号測定用コネクタ（１１）を備えた押え板（１５）を設けたことを特徴とする請求項１に記載のプローブ装置。
【請求項１１】
前記高周波測定回路は、前記テストチップおよび前記ＲＦ信号測定用コネクタの少なくとも一方を備えていることを特徴とする請求項８〜請求項１０のいずれか一つに記載のプローブ装置。
【請求項１２】
前記電気的測定回路および前記テストチップの少なくとも一方はＢＯＳＴ回路（２０ａ）を備え、前記ＢＯＳＴ回路は、ＬＳＩ検査プログラムおよびＬＳＩ検査結果データを格納することが可能で、かつ前記ＬＳＩ検査プログラムを実行することが可能なＦＰＧＡ（フィールド・プログラマブル・ゲイト・アレイ）、ＤＳＰ（デジタル・シグナル・プロセッサ）、およびＴＣＯＮ（タイミング・コントローラ）の少なくとも一方を搭載したことを特徴とする請求項１または請求項９に記載のプローブ装置。
【請求項１３】
前記電気的測定回路および前記テストチップの少なくとも一方はＢＩＳＴ回路（２０ｂ）を備え、前記ＢＩＳＴ回路は、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の動作モードを有するＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）、ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ（ランダム・アクセス・メモリ）、およびＦｌａｓｈメモリの少なくとも一方のメモリＩＣを搭載したことを特徴とする請求項１または請求項９に記載のプローブ装置。
【請求項１４】
前記インターコネクタは、基板の上下両面に導電性ラバーシート（２´）を備えて形成されることを特徴とする請求項２に記載のプローブ装置。
【請求項１５】
前記インターポーザは、前記ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシート（２´）を備えることを特徴とする請求項６に記載のプローブ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査対象のウエハ上に形成され、液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の多電極半導体デバイスの電気的特性を測定するウエハプローバを構成するプローブ装置であって、特に、ロジック回路とアナログ回路を混載したシステムＬＳＩをテストする電気的測定回路およびテストチップを搭載し、スパイラル状接触子とロジック回路とアナログ回路を備えたプローブ装置に関する。
【背景技術】
【０００２】
以下、背景技術について説明する。図１６は従来例に係るプローブカード装置を用いたＬＳＩ検査システムの構成を示す概略図である。
図１６に示すように、ＬＳＩ検査システムは、プローブカード装置１０１、ウエハ検査搬送機１０２、パーソナルコンピュータ１０３、プローブカード装置１０１に対してデータを入出力するリーダ／ライタ１０４から構成されている。
プローブカード装置１０１は、ＬＳＩテストチップ１１１、電源プローブカード端子１２１、出力パターンプローブカード端子１２２、入力パターンプローブカード端子１２３、判定結果プローブカード端子１２４、インストラクションプローブカード端子１２５、検査開始信号プローブカード端子１２６、検査終了信号プローブカード端子１２７、ＰＡＳＳ／ＦＡＩＬ信号プローブカード端子１２８、ウエハ上のＬＳＩパッドに接触させるプローブカード針１３１を備えている。
まず、ＬＳＩテストチップ１１１を搭載したプローブカード装置１０１をリーダ／ライタ１０４に接続し、被検査ＬＳＩの出力期待値を出力パターンメモリに、被検査ＬＳＩの入力データを入力パターンメモリに、検査プログラムをインストラクションメモリに、それぞれロードする。
【０００３】
このとき、プローブカード装置１０１とリーダ／ライタ１０４は、電源プローブカード端子１２１、出力パターンプローブカード端子１２２、入力パターンプローブカード端子１２３、判定結果プローブカード端子１２４、インストラクションプローブカード端子１２５、検査開始信号プローブカード端子１２６、検査終了信号プローブカード端子１２７、ＰＡＳＳ／ＦＡＩＬ信号プローブカード端子１２８に接続される。
次に、ＬＳＩテストチップ１１１に検査プログラムがロードされたプローブカード装置１０１をウエハ検査搬送機１０２に装着し、プローブカード１０１のプローブカード針１３１をウエハ上の被検査ＬＳＩのパッドに接触させる。
【０００４】
以上の準備を行った上で、検査開始信号入力および検査終了信号出力によりＬＳＩテストチップ１１１でウエハ検査搬送機１０２を制御し、インストラクションメモリに格納された検査プログラムに従い、入力パターンメモリに格納された入力データをドライバとプローブカード針１３１を経由してテスト信号として被検査ＬＳＩに印加する。
検査ステップ毎に、入力データに対する被検査ＬＳＩからの出力データを出力パターンメモリに格納された出力データとコンパレータ（データ判定回路）で比較し、一致／不一致の検査結果データを判定結果メモリに蓄積するとともに、被検査ＬＳＩのＰＡＳＳ／ＦＡＩＬ判定結果をＰＡＳＳ／ＦＡＩＬ信号出力端子から出力することで、検査の開始から完了までを実行する。
【０００５】
これによれば、ＬＳＩ検査プログラムを保持し、これを実行し、ＬＳＩ検査結果データを格納することができるＬＳＩテストチップ１１１をプローブカード装置１０１に搭載することにより、高額なＬＳＩテストシステムを必要とせずに、ＬＳＩ検査システムを廉価に構築することができる。さらに、ＬＳＩ検査プログラムおよびＬＳＩ検査結果を格納する不揮発性メモリ、ＬＳＩ検査プログラムを実行するＣＰＵ、パーソナルコンピュータからＬＳＩ検査プログラムをロードする手段、ウエハ検査搬送機を制御する手段、被検査ＬＳＩの良否判定結果を外部に出力する手段、ウエハ検査終了後のＰＡＳＳ／ＦＡＩＬウエハ面内分布情報をパーソナルコンピュータにアップロードする手段等をＬＳＩテストチップ１１１に備えることにより、簡易なＬＳＩ検査システムを廉価に構築することができる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３２９７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のシステムＬＳＩの電気的特性テストでは、ロジック回路・アナログ回路の両方のＬＳＩ検査プログラムおよびＬＳＩ検査結果を格納する不揮発性メモリ、ＬＳＩ検査プログラムを実行するＣＰＵ、パーソナルコンピュータからＬＳＩ検査プログラムをロードする手段、ウエハ検査搬送機を制御する手段、被検査ＬＳＩの良否判定結果を外部に出力する手段、ウエハ検査終了後のＰＡＳＳ／ＦＡＩＬウエハ面内分布情報をパーソナルコンピュータにアップロードする手段等をＬＳＩテスタに備えることができず、ロジック回路・アナログ回路をそれぞれのＬＳＩテスタで電気的特性検査を実施していた。また、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するにはスペース的な制約があった。そのためシステムＬＳＩを検査するための専用テスタが必要となり、コスト低減ができるＬＳＩ検査システムを構築できないという問題があった。
本発明は、前記課題を解決するために創案されたものであり、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストする電気的測定回路・テストチップをプローブ装置に搭載し、信号伝送速度４Ｇｂｐｓ以上の高周波伝送機能を備えるスパイラル状接触子と、積層可能なスタック式のインターコネクタを備えたプローブ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明のプローブ装置１は、ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａの電気的特性をテストする電気的測定回路２０を搭載したプローブ装置１であって、
前記プローブ装置は、前記ロジック回路テスト用および前記アナログ回路テスト用の前記電気的測定回路の少なくとも一方を搭載したロードボード５を備え、前記ロードボードの被測定ウエハ３側を下面５ｂ、その反対側を上面５ａと称したとき、前記ロードボードの前記上面および前記下面の少なくとも一方には前記電気的測定回路が複数積層されていることを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載のプローブ装置であって、前記電気的測定回路は、スタック用のインターコネクタ１６、１８を介設して電気的に接続可能に積層されていることを特徴とする。
【００１０】
請求項３に記載の発明は、請求項２に記載のプローブ装置であって、前記インターコネクタは、基板の上下両面にスパイラル状接触子２を備えて形成されることを特徴とする。
【００１１】
請求項４に記載の発明は、請求項１に記載のプローブ装置であって、前記ロードボードの前記下面には前記被測定ウエハ３と電気的に接触する複数のプローブ針１２を有するプローブヘッド６を備えていることを特徴とする。
【００１２】
請求項５に記載の発明は、請求項１に記載のプローブ装置であって、前記ロードボードの前記下面に積層された前記電気的測定回路の最下層には前記被測定ウエハと電気的に接触する複数のプローブ針１２を備えたことを特徴とする。
【００１３】
請求項６に記載の発明は、請求項１に記載のプローブ装置であって、前記ロードボードと前記プローブヘッドとの間には、前記ロードボード５と前記プローブヘッド６との電気的な接続を仲介するインターポーザ７が設けられていることを特徴とする。
【００１４】
請求項７に記載の発明は、請求項６に記載のプローブ装置であって、前記インターポーザ７は、前記ロードボード５側に設けられたスパイラル状接触子２２と、前記プローブヘッド６側に設けられたランド状接続端子２４とを備えることを特徴とする。
【００１５】
請求項８に記載の発明は、請求項１に記載のプローブ装置であって、前記アナログ回路は、高周波測定回路を備えることを特徴とする。
【００１６】
請求項９に記載の発明は、請求項１に記載のプローブ装置であって、前記電気的測定回路２０は、テストチップ１０を備えることを特徴とする。
【００１７】
請求項１０に記載の発明は、請求項１に記載のプローブ装置であって、前記電気的測定回路２０が積層されている最上層には、ＲＦ信号測定用コネクタ１１を備えた押え板１５を設けたことを特徴とする。
【００１８】
請求項１１に記載の発明は、請求項８〜請求項１０のいずれか一つに記載のプローブ装置であって、前記高周波測定回路は、前記テストチップおよび前記ＲＦ信号測定用コネクタの少なくとも一方を備えていることを特徴とする。
【００１９】
請求項１２に記載の発明は、請求項１または請求項９に記載のプローブ装置であって、前記電気的測定回路および前記テストチップの少なくとも一方はＢＯＳＴ回路２０ａを備え、前記ＢＯＳＴ回路は、ＬＳＩ検査プログラムおよびＬＳＩ検査結果データを格納することが可能で、かつ前記ＬＳＩ検査プログラムを実行することが可能なＦＰＧＡ（フィールド・プログラマブル・ゲイト・アレイ）、ＤＳＰ（デジタル・シグナル・プロセッサ）、およびＴＣＯＮ（タイミング・コントローラ）の少なくとも一方を搭載したことを特徴とする。
【００２０】
請求項１３に記載の発明は、請求項１または請求項９に記載のプローブ装置であって、前記電気的測定回路および前記テストチップの少なくとも一方はＢＩＳＴ回路２０ｂを備え、前記ＢＩＳＴ回路は、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の動作モードを有するＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）、ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ（ランダム・アクセス・メモリ）、およびＦｌａｓｈメモリの少なくとも一方のメモリＩＣを搭載したことを特徴とする。
【００２１】
請求項１４に記載の発明は、請求項２に記載のプローブ装置であって、前記インターコネクタは、基板の上下両面に導電性ラバーシート（２´）を備えて形成されることを特徴とする。
【００２２】
請求項１５に記載の発明は、請求項６に記載の請求項６に記載のプローブ装置であって、前記インターポーザは、前記ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシート（２´）を備えることを特徴とする。
【発明の効果】
【００２３】
請求項１に係る発明によれば、ロードボードの上面および下面の少なくとも一方には、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層されていることによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００２４】
請求項２に係る発明によれば、電気的測定回路が、スタック用のインターコネクタを介設して積層されていることによって、ロードボードの上面および下面の少なくとも一方に、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層可能なスペースが確保できる。また、ＢＯＳＴ回路やＢＩＳＴ回路を備えた複数のＬＳＩを容易に塔載することができる。
【００２５】
請求項３に係る発明によれば、インターコネクタの基板の上下両面に信号伝送速度４Ｇｂｐｓ以上のスパイラル状接触子を備えたことによって、複数の電気的測定回路を積層することができるとともに、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、プローブ針をスパイラル状接触子とすることによって被測定ウエハの１デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
【００２６】
請求項４に係る発明によれば、ロードボードの下面には被測定ウエハと電気的に接触する複数の信号伝送速度４Ｇｂｐｓ以上のプローブ針を有するプローブヘッドを備えることによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、ロードボード下面にプローブ針の配置自由度が向上するとともに、プローブ針をスパイラル状接触子とすることによって被測定ウエハの１デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
【００２７】
請求項５に係る発明によれば、ロードボードの下面に積層された電気的測定回路の最下層には被測定ウエハと電気的に接触する複数の信号伝送速度４Ｇｂｐｓ以上のプローブ針を備えたことによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、ロードボード下面にプローブ針の配置自由度が向上するとともに、プローブ針をスパイラル状接触子とすることによって被測定ウエハの１デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
【００２８】
請求項６に係る発明によれば、ロードボードとプローブヘッドとの間に電気的な接続を仲介するインターポーザを設けることによって、プローブ針を備えたプローブヘッドの上面にインターポーザを設けてファンアウトした積層基板とすることができる。これによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、またロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、ロードボードとプローブヘッドとの間には、ロードボードとプローブヘッドの電気的な接続を仲介するインターポーザが設けられていることによって、配線ピッチをファンインおよびファンアウトと自在に構成可能で、いろんなパッド配置の半導体デバイス（システムＬＳＩ）を測定可能である。
【００２９】
請求項７に係る発明によれば、インターポーザのロードボード側に設けられたスパイラル状接触子と、プローブヘッド側に設けられたランド状接続端子によって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層され、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３０】
請求項８に係る発明によれば、アナログ回路に高周波測定回路を備えることによって、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３１】
請求項９に係る発明によれば、電気的測定回路にテストチップを備えることによって、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３２】
請求項１０に係る発明によれば、電気的測定回路が積層されている最上層にＲＦ信号測定用コネクタを備えた押え板を設けたことによって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層できるスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３３】
請求項１１に係る発明によれば、高周波測定回路は、テストチップおよびＲＦ信号測定用コネクタの少なくとも一方を備えることによって、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３４】
請求項１２に係る発明によれば、ＢＯＳＴ回路を搭載したことによって、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３５】
請求項１３に係る発明によれば、ＢＩＳＴ回路を搭載したことによって、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【００３６】
請求項１４に係る発明によれば、インターコネクタの基板の上下両面に信号伝送速度４Ｇｂｐｓ以上の導電性ラバーシートを備えたことによって、複数の電気的測定回路を積層することができるとともに、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、プローブ針をスパイラル状接触子とすることによって被測定ウエハの１デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
【００３７】
請求項１５に係る発明によれば、ロードボード側および前記プローブヘッド側の少なくとも一方に導電性ラバーシートを備えることによって、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路が複数積層され、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路・ＢＩＳＴ回路・高周波測定回路をロードボードに搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性をテストすることができ、システムＬＳＩを検査するための専用テスタが必要なくなり、高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係るロードボードの上面に電気的測定回路を積層し、インターポーザを備えたインターポーザ型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
【図２】本発明の実施形態に係るロードボードに電気的測定回路を備えたプローブ装置を設けたウエハプローバを説明するための概略図であり、（ａ）はシステム全体を示す斜視図、（ｂ）は（ａ）に示すＡ―Ａ線拡大断面図であり、ウエハプローバのステージに載置されたウエハとプローブ装置との関係を示す。
【図３】本発明の実施形態に係るスタック用のインターコネクタの貫通孔と上下両面に設けられたスパイラル状接触子とを示し、（ａ）は平面図、（ｂ）は（ａ）に示すＢ―Ｂ線の断面図である。
【図４】本発明の実施形態に係るインターコネクタのランド状接続端子と、半導体デバイスやテストチップを搭載した電気的測定回路を示し、（ａ）は平面図、（ｂ）は（ａ）に示すＣ―Ｃ線の断面図、（ｃ）は下面図である。
【図５】本発明の実施形態に係るスタック用のインターコネクタを示し、（ａ）は平面図、（ｂ）は（ａ）に示すＤ―Ｄ線の断面図であり、プローブヘッドにも適用される。
【図６】本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したセル毎Ｐｉｎ対応型のプローブ装置の詳細図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＥ―Ｅ線の拡大断面図である。
【図７】本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したフルピン対応型のプローブ装置の詳細図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＦ―Ｆ線の拡大断面図である。
【図８】本発明の実施形態に係るプローブ針の説明図であり、（ａ）はスパイラル状接触子単体の正面図、（ｂ）はその平面図、（ｃ）はプローブ針としてプローブヘッドに装備された図であり、まさにスパイラル状接触子で形成されたプローブ針が、ウエハのパッドに接触しようとしている様子を示している。
【図９】本発明の実施形態に係るスパイラル状接触子の製造方法の工程断面図である。
【図１０】本発明の実施形態に係るスパイラル状接触子の製造方法の工程断面図であり、図９に示す第８工程に続く工程を示している。
【図１１】本発明の実施形態に係るロードボードの上面に電気的測定回路を積層したプローブヘッドダイレクト型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
【図１２】本発明の実施形態に係るロードボードの下面に電気的測定回路を積層したロードボード下面積層型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
【図１３】本発明の実施形態に係るロードボードの上面および下面に電気的測定回路を積層したロードボード上下積層型のプローブ装置の詳細を示す断面図である。
【図１４】本発明の実施形態に係る複数のデバイスおよびウエハを一括測定するフルピン型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
【図１５】本発明の実施形態に係るロードボードの下面に電気的測定回路およびプローブ針を備えて積層したプローブ針積層型のプローブ装置の詳細図であり、（ａ）はプローブが接触する前の状態を示す断面図、（ｂ）は接触後の状態を示す断面図である。
【図１６】従来例に係るプローブカード装置を用いたＬＳＩ検査システムの構成を示す概略図である。
【発明を実施するための形態】
【００３９】
以下、本発明に係るプローブ装置の第１の実施形態を図面を参照しながら詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るロードボードの上面に電気的測定回路を積層し、インターポーザを備えたインターポーザ型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
図１に示すように、ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａの電気的特性をテストする電気的測定回路２０を搭載したプローブ装置１であって、このプローブ装置１は、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路２０を搭載したロードボード５を備えている。このロードボード５の被測定ウエハ３側を下面５ｂ、その反対側を上面５ａと称したとき、ロードボード５の上面５ａには電気的測定回路２０が複数積層されている。また、アナログ回路は高周波測定回路を備え、この高周波測定回路はテストチップ１０やＲＦ信号測定用コネクタ１１で構成されている。
【００４０】
また、電気的測定回路２０を搭載したインターコネクタ１７は、スタック用のインターコネクタ１６、１８を介設して電気的に接続可能に積層されている。このインターコネクタ１６、１８は、基板１６ａ、１８ａの上下両面にスパイラル状接触子１２を備えて構成されている。このようにロードボード５の上面５ａには、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路２０を搭載したインターコネクタ１７が複数積層されていることによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路２０ａ・ＢＩＳＴ回路２０ｂ・高周波測定回路１０、１１をロードボード５に搭載するスペースが確保でき、さらにインターコネクタ１６、１８の基板１６ａ、１８ａの上下両面に信号伝送速度４Ｇｂｐｓ以上のスパイラル状接触子２を備えたことによって、ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａのそれぞれの電気的特性を高速テスタを投資することなく、低速テスタで信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、プローブ針１２をスパイラル状接触子とすることによって被測定ウエハ３の１デバイス、複数のデバイスおよびウエハを一括で高周波測定が可能となる。
【００４１】
また、ロードボード５の下面５ｂには被測定ウエハ３と電気的に接触する複数のプローブ針１２を有するプローブヘッド６を備えている。そして、ロードボード５とプローブヘッド６との間には、ロードボード５とプローブヘッド６との電気的な接続を仲介するインターポーザ７が設けられている。
【００４２】
このインターポーザ７は、ロードボード５側に設けられたスパイラル状接触子２２と、プローブヘッド６側に設けられたランド状接続端子２４とを備えている。また、インターポーザ７およびロードボード５にはいろんな電気素子８が搭載されている。そして、電気的測定回路２０が積層されている最上層には、ＲＦ信号測定用コネクタ１１を備えた押え板１５を設けている。
なお、第１の実施形態および後記する第２〜第６の実施形態において、これらのインターコネクタ１６、１７、１８、押え板１５は固定治具１９ａ、１９ａ´、１９ａ´´でロードボード５にネジ（図略）によって固定されている。また、プローブヘッド６はリング状の固定治具１９ｂ、１９ｂ´でインターポーザ７にネジによって固定されている。さらに、インターポーザ７はリング状の固定治具１９ｃ、１９ｃ´でロードボード５の下面５ｂにネジによって固定されている。また、これらのネジの代わりに溶接、接着などその他の手段で固定しても構わない。
【００４３】
電気的測定回路２０およびテストチップ１０の少なくとも一方はＢＯＳＴ回路２０ａおよびＢＩＳＴ回路２０ｂを備え、ＢＯＳＴ回路２０ａは、ＬＳＩ検査プログラムおよびＬＳＩ検査結果データを格納することが可能で、かつＬＳＩ検査プログラムを実行することが可能なＦＰＧＡ（フィールド・プログラマブル・ゲイト・アレイ）、デジタル信号処理に特化したプロセッサーであるＤＳＰ（デジタル・シグナル・プロセッサ）、およびＴＣＯＮ（タイミング・コントローラ）を備えている。また、ＢＩＳＴ回路２０ｂは、外部クロック信号の立ち上がりと立ち下がりの動作を同期してデータの入出力を行うＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の動作モードを有するＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）、ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ（ランダム・アクセス・メモリ）、およびＦｌａｓｈメモリなどのメモリＩＣを備えている。
【００４４】
図２は、本発明の実施形態に係るロードボードに電気的測定回路を備えたプローブ装置を設けたウエハプローバを説明するための概略図であり、（ａ）はシステム全体を示す斜視図、（ｂ）は（ａ）に示すＡ―Ａ線拡大断面図であり、ウエハプローバのステージに載置されたウエハとプローブ装置との関係を示している。
図２の（ａ）に示すように、プローブ装置１を塔載したウエハプローバ５０と低速な簡易テスタ６０とが接続されているが、プローブ装置１には、図２の（ｂ）に示すように、ロードボード５の上面５ａには、ロジック回路テスト用およびアナログ回路テスト用の電気的測定回路２０が搭載されたインターコネクタ１７が複数積層されていることによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路２０ａ・ＢＩＳＴ回路２０ｂ・高周波測定回路１０、１１をロードボード５に搭載するスペースが確保できるとともに、インターコネクタ１６、１８の基板１６ａ、１８ａの上下両面に信号伝送速度４Ｇｂｐｓ以上の機能を有するスパイラル状接触子２を備えたことによって、ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａのそれぞれの電気的特性を低速な簡易テスタ６０で、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となり、コスト低減可能なＬＳＩ検査システムを構築できる。また、図２の（ｂ）にはセル毎のシステムＬＳＩの測定を行う形態で示しているが、被測定ウエハ３のフルピン電極を一括で高周波測定も可能である。
【００４５】
図３は、本発明の実施形態に係るスタック用のインターコネクタの貫通孔と上下両面に設けられたスパイラル状接触子とを示し、（ａ）は平面図、（ｂ）は（ａ）に示すＢ―Ｂ線の断面図である。
図３に示すように、スタック用のインターコネクタ１６は、電気的測定回路２０を搭載した複数のインターコネクタ１７、１７を電気的に中継可能なように、基板１６ａの上面及び下面に凸形スパイラル状接触子２を備え、さらに、インターコネクタ１６の少なくとも一方には、下層の電気的測定回路２０に対する逃げ空間としての貫通孔１６ｂを備えている。
図４は、本発明の実施形態に係るインターコネクタのランド状接続端子と、半導体デバイスやテストチップを搭載した電気的測定回路を示し、（ａ）は平面図、（ｂ）は（ａ）に示すＣ―Ｃ線の断面図、（ｃ）は下面図である。
図４の（ａ）（ｂ）（ｃ）に示すように、インターコネクタ１７は、複数の電気的測定回路２０ａ、２０ｂを電気的に中継可能なように、基板１７ａの上面及び下面にランド状接続端子４を備えている。また基板１７ａには複数の電気素子８、テストチップ１０が搭載されている。
【００４６】
図５は、本発明の実施形態に係るスタック用のインターコネクタを示し、（ａ）は平面図、（ｂ）は（ａ）に示すＤ―Ｄ線の断面図であり、プローブヘッドにも適用される。
図５の（ａ）（ｂ）に示すように、スタック用のインターコネクタ１８は、複数の電気的測定回路を備えたインターコネクタ１７、１７を電気的に中継可能なように、基板１８ａの上面及び下面に複数の凸形スパイラル状接触子２を備えている。
【００４７】
図６は、本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したセル毎Ｐｉｎ対応型のプローブ装置の詳細図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＥ―Ｅ線の拡大断面図である。
図７は、本発明の実施形態に係るロードボードの上面に電気的測定回路を放射状に構成したフルピン対応型のプローブ装置の詳細図であり、（ａ）は平面図、（ｂ）は（ａ）に示すＦ―Ｆ線の拡大断面図である。
図６および図７に示すように、ＢＯＳＴ回路２０ａ、ＢＩＳＴ回路２０ｂ、データの入出力を行うＤＤＲ２３やテスタインターフェース２１が円形のロードボード５に放射状に配置されている。これによって、ＢＯＳＴ回路２０ａ・ＢＩＳＴ回路２０ｂ・高周波測定回路１０、１１をロードボードに搭載するスペースが確保でき、システムＬＳＩ３ａの電気的特性を信号伝送速度４Ｇｂｐｓ以上の高速テストが可能となる。また、図７に示すように、被測定ウエハ３のフルピン電極３ｂを一括で高周波測定が可能となる。
【００４８】
図８は、本発明の実施形態に係るプローブ針と電極と関わりを示す説明図であり、（ａ）はスパイラル状接触子単体の正面図、（ｂ）はその平面図、（ｃ）はプローブ針としてプローブヘッドに装備された図であり、まさにスパイラル状接触子で形成されたプローブ針が、ウエハのパッドに接触しようとしている様子を示し、自然体では凸形状の断面図である。
図８の（ａ）（ｂ）に示すように、プローブヘッド６に装備されたプローブ針１２はスパイラル状接触子を用いている。スパイラル状接触子１２は、自然体では凸形状のスパイラル（渦巻き）形状であるが、根元部１２ｂから先端部１２ａ中心に向かって渦巻状に形成され、渦巻の中心に先端１２ａを有する。このスパイラル状接触子１２の幅方向のセンターにスパイラル状接触子１２の長手方向に沿って溝１２ｄを備えている。
その中心に位置する先端１２ａには、四角錐形状の突起１２ａａが設けられている。渦巻きの幅は、先端部１２ａから根元部１２ｂに近づけば近づく程に広くなっており、根元部１２ｂから先端部１２ａに向かって渦巻部１２ｃを備えている。このように、スパイラル状接触子１２の先端に行けば行くほど幅を狭くすることで、曲げ応力の集中を防止し、曲げ応力の分散を図り、接触押圧力を上げることなく、電気抵抗が小さく、降伏点が深く、そして設置面積も小さくすることができる。これをプローブ針として用いることで高精度なプロービングが可能となる。また、スパイラル状接触子１２は、根元部１２ｂから先端部１２ａまでほほ同じ幅で形成されていても構わない。また、厚さを先端に行くにしたがって薄くしたものであっても構わない。また、スパイラル状接触子１２を形成するコア材はニッケル（Ｎｉ）基材であり、表面にはＡｕメッキが施されている。
【００４９】
図８の（ｃ）に示すように、スパイラル状接触子（プローブ針）１２は、付勢力に抗して押圧力を加えると偏平に押し縮められ、開放状態では中央部が円錐状に立ち上がり元に戻る。また、スパイラル状接触子１２をプローブ針として用いたことによって、半導体デバイス面の平坦度が低くて、多少のうねりがあったとしても、常に良好な導通接触を維持できる。なお、スパイラル状接触子１２の巻き数は本実施形態に限るものではなく適宜設定可能である。なお、このスパイラル状接触子の代わりに導電性ラバーシートを用いても構わない。例えば、導電性ラバーシートはＰＣＲ（Ｐｒｅｓｓｕｒｅ  Ｓｅｎｓｉｔｉｖｅ  Ｃｏｎｄｕｃｉｖｅ  Ｒｕｂｂｅｒ（Ｒ）を適用している。
【００５０】
図９は、本発明の実施形態に係るスパイラル状接触子の製造方法の工程断面図である。
図９に示すように、スパイラル状接触子２は、渦巻きの中心に先端２ｄを有するスパイラル状接触子である。ここに示すスパイラル状接触子２、１２、２２はスパイラル状接触子の外形が異なるのみで製法は同様であり、ここではスパイラル状接触子２としてその製法を説明する。
第１工程は、金属板３４を用意し、この金属板３４の表面に少なくとも１つの凹部３４ａをスパイラル状接触子の先端の位置に形成する。なお、金属板３４はＣｕ箔が好適であるので、以下、金属板３４はＣｕ箔３４と記載する。Ｃｕ箔３４の厚みは、箔状であり、例えば、０．０８ｍｍとしたが、これに限定されるものではない。
第２工程は、Ｃｕ箔３４の表面にフォトレジスト３５を塗布、もしくはドライフィルムを貼付する。その上方からスパイラル状接触子２のパターンを有するフォトマスク３６を被せ、このフォトマスク３６の上方から光を照射して露光する。
このフォトマスク３６の形状は、スパイラル形状接触子２の部分を黒塗りにした模様になっている。また、白黒逆のパターンを用いた方法でも構わない。
【００５１】
第３工程は、フォトマスク３６のパターンを形成するようにフォトレジスト３５を現像する。
第４工程は、さらに上方からＣｕ箔３４の露出面３４ｂにＡｕメッキ３７ｂ、Ｎｉメッキ３７ａから構成される金属メッキ３７を施し、スパイラル状接触子２を成形する。ここでの金属メッキ３７は、ニッケル合金メッキが好適である。なお、金属メッキは、例えば、ニッケルＮｉ合金メッキを用いたが、これに限定されるものではない。
第５工程は、フォトレジスト３５を除去する。
第６工程は、Ｃｕ箔３４の裏面にフォトレジスト３５を貼付もしくは塗布し、穴を開けるためのフォトマスク３６を被せ、このフォトマスク３６に光を照射して露光・現像する。
第７工程は、Ｃｕ箔３４の裏面からＣｕ箔３４にエッチングで穴３４ｃを開ける。
第８工程は、Ｃｕ箔３４の裏面のフォトレジスト３５を除去する。
【００５２】
図１０は、本発明に係る製造方法の工程断面図であり、図９に示す第８工程に続く工程を示している。図１０に示すように、第９工程では、上下反転させたスパイラル状接触子の渦巻きの中心を一方から凸形工具３９で押し上げて凸形に変形させた状態でアニールフォーミングする。
詳細には、スパイラル状接触子２の下方に凸形工具３９を配置し、スパイラル状接触子２を下方から凸形工具３９で押し上げて凸形に変形させた状態でアニールフォーミングして成形を安定させ、すなわち、凸状に変形したスパイラル状接触子２が加熱及び焼鈍されて凸形状に成形される。このアニールフォーミングは、例えば、２５０℃で加熱し、焼きなまし処理を行い、内部応力を除去する。ここで加熱温度は２５０℃としたが、２５０℃前後を含むものとし、さらにこれに限定されるものではない。
第１０工程は、表面に導電性のランド１６ａを有するインターコネクタ１６を設け、ランド１６ａの上面に導電性のペースト（半田ペースト）４０を塗布し、ランド１６ａの上面に、スパイラル状接触子２を位置決めする。
第１１工程は、Ｃｕ箔３４をエッチングで除去する。
第１２工程は、スパイラル状接触子２に接続端子３１を接触させる。これによって、スパイラル状接触子２の突起２ａａと接続端子３１が接続されるとともに、突起２ａａは接続端子３１の接触面で微小円を描きながら電気的導通が図られる。
このように、さまざまな形状の接続端子に対しても良好な接続が得られる。
【００５３】
＜第２の実施形態＞
次に、本発明に係るプローブ装置の第２の実施形態を図面を参照しながら詳細に説明する。第２の実施形態が第１の実施形態と異なる点は、インターポーザを用いない点である。
図１１は、本発明の実施形態に係るロードボードの上面に電気的測定回路を積層したプローブヘッドダイレクト型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
図１１に示すように、電気的測定回路２０を搭載したインターコネクタ１７は、スタック用のインターコネクタ１６、１８を介設して電気的に接続可能にロードボード５の上面に積層されている。このインターコネクタ１６、１８には、基板１６ａ、１８ａの上下両面にスパイラル状接触子２を備えて構成されている。こではインターポーザ７を用いずに、プローブヘッド６はロードボード５の下面５ｂに直接接続されている。プローブヘッドダイレクト型である。これによってさらに高速測定と小型化を可能とする。また、他の構成や符号の説明は第１の実施形態と同様であり省略する。
【００５４】
＜第３の実施形態＞
次に、本発明に係るプローブ装置の第３の実施形態を図面を参照しながら詳細に説明する。第３の実施形態が第１の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点である。
図１２は、本発明の実施形態に係るロードボードの下面に電気的測定回路を積層したロードボード下面型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
図１２に示すように、電気的測定回路２０が搭載されたインターコネクタ１７、およびインターコネクタ１７を電気的に接続するインターコネクタ１６、１８がロードボード５の下面５ｂに積層されている。このインターコネクタ１６、１８には、基板１６ａ、１８ａの上下両面にスパイラル状接触子２を備えて構成されている。また電気的測定回路２０はインターポーザ７の上面７ａに積層されていても構わない。また、他の構成や符号の説明は第１の実施形態と同様であり省略する。
【００５５】
＜第４の実施形態＞
次に、本発明に係るプローブ装置の第４の実施形態を図面を参照しながら詳細に説明する。第４の実施形態が第１の実施形態と異なる点は、電気的測定回路がロードボードの上下両面に積層されている点である。
図１３は、本発明の実施形態に係るロードボードの上面および下面に電気的測定回路を積層したロードボード上下積層型のプローブ装置の詳細を示す断面図である。
図１３に示すように、電気的測定回路２０を搭載したインターコネクタ１７は、スタック用のインターコネクタ１６、１８を介設して電気的に接続可能にロードボード５の上下両面５ａ、５ｂに積層されている。このインターコネクタ１６、１８には、基板１６ａ、１８ａの上下両面にスパイラル状接触子１２を備えて構成されている。また、他の構成や符号の説明は第１の実施形態と同様であり省略する。
【００５６】
＜第５の実施形態＞
次に、本発明に係るプローブ装置の第５の実施形態を図面を参照しながら詳細に説明する。第５の実施形態が第１の実施形態と異なる点は、プローブヘッドのプローブ針が被測定ウエハの全面に対応して配置されている点である。
図１４は、本発明の実施形態に係るフルピン一括測定するフルピン型のプローブ装置の詳細図であり、（ａ）は組み立て前の状態を示す断面図、（ｂ）は組み立て後の状態を示す断面図である。
図１４に示すように、電気的測定回路２０を搭載したインターコネクタ１７は、スタック用のインターコネクタ１６、１８を介設して電気的に接続可能にロードボード５の上面に積層されている。このインターコネクタ１６、１８には、基板１６ａ、１８ａの上下両面にスパイラル状接触子１２を備えて構成されている。ロードボード５の下面５ｂには、インターポーザ７が設けられ、このインターポーザ７の下面にプローブヘッド６´が設けられ、このプローブヘッド６´のプローブ針１２が被測定ウエハ３の電極の全面に対応して配置されている。また、他の構成や符号の説明は第１の実施形態と同様であり省略する。
【００５７】
＜第６の実施形態＞
次に、本発明に係るプローブ装置の第６の実施形態を図面を参照しながら詳細に説明する。第６の実施形態が第１の実施形態と異なる点は、電気的測定回路がロードボードの下面に積層されている点と、インターポーザを用いていない点、およびプローブヘッドが電気的測定回路の最下層にプローブ針を備えた形態で構成されている点である。
図１５は、本発明の実施形態に係るロードボードの下面に電気的測定回路およびプローブ針を備えて積層したプローブ針積層型のプローブ装置の詳細図であり、（ａ）はプローブが接触する前の状態を示す断面図、（ｂ）は接触後の状態を示す断面図である。
図１５に示すように、ロードボード５の下面５ｂに積層された電気的測定回路２０を塔載したインターコネクタ１７、およびインターコネクタ１７を電気的に接続するインターコネクタ１６、１８がロードボード５の下面５ｂに積層されている。この最下層には被測定ウエハ３と電気的に接触する複数のプローブ針１２を備えている。
【００５８】
ロードボード５の下面５ｂに積層された電気的測定回路１７の最下層には被測定ウエハ３と電気的に接触する複数のプローブ針１２を備えたことによって、ロジック回路・アナログ回路それぞれのＬＳＩテスタ機能の一部のＢＯＳＴ回路２０ａ・ＢＩＳＴ回路２０ｂ・高周波測定回路１０、１１をロードボード５に搭載するスペースが確保でき、ロジック回路とアナログ回路を混載したシステムＬＳＩ３ａのそれぞれの電気的特性を信号伝送速度４Ｇｂｐｓ以上の高速テストが低速テスタで可能となる。
数億円の高速テスタを投資することなく１千万円程度の本発明のプローブ装置を投資することでアナログ回路・デジタル回路・高周波測定回路を備えた最新の高速システムＬＳＩの電気的特性検査システムを実現でき、かつ旧設備の低速テスタを遊休設備にすることなく有効活用できた。
【００５９】
以上、好ましい実施の形態を説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱することの無い範囲内において適宜変更が可能なものである。
例えば、インターコネクタを積層して押え板で押圧してスパイラル状接触子とランド状接続端子の接続を維持させるために固定治具をネジで固定しているが、ネジの他に溶接や接着などその他の固定方法でも構わない。他の固定治具も同様である。また、ロードボードに電気的測定回路およびテストチップ１０などにＢＯＳＴ回路およびＢＩＳＴ回路を搭載し、ＦＰＧＡ、ＤＳＰ、ＴＣＯＮ、ＤＲＡＭ、ＤＤＲ、ＲＯＭ、ＲＡＭ、およびＦｌａｓｈメモリなどのメモリＩＣを搭載すると説明したが他の電子部品であっても構わない。
【産業上の利用可能性】
【００６０】
本発明は、検査対象のウエハ上に形成され、液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の多電極半導体デバイス、ロジック回路とアナログ回路を混載したシステムＬＳＩの電気的特性をテストするウエハプローバに備えられたプローブ装置に適用される。
【符号の説明】
【００６１】
１  プローブ装置
２、２２  スパイラル状接触子
２´  導電性ラバーシート
２ａ  先端部
２ａａ  突起
２ｂ  根元部
２ｃ  渦巻部
２ｄ  溝
３  ウエハ
３ａ  システムＬＳＩ、半導体デバイス
３ｂ  接続端子、電極
４、１４、２４  ランド状接続端子
５  ロードボード
５ａ  上面
５ｂ  下面
６  プローブヘッド
７  インターコネクタ
７ａ  上面
７ｂ  下面
８  電気素子
９  ステージ
１０  テストチップ
１１  ＲＦ信号測定用コネクタ
１２  スパイラル状接触子
１２ａ  先端部
１２ａａ  突起
１２ｂ  根元部
１２ｃ  渦巻部
１２ｄ  溝
１４  ランド状接続端子
１５  高周波測定回路、ＲＦ信号測定用コネクタを備えた押え板
１６  インターコネクタ（貫通孔付）
１６ａ  基板
１６ｂ  貫通孔
１７  インターコネクタ（電気的測定回路付）
１７ａ  基板
１８  インターコネクタ（貫通孔無し）
１８ａ  基板
１９ａ、１９ａ´、１９ａ´´  固定治具
１９ｂ、１９ｂ´  固定治具（リング状）
１９ｃ、１９ｃ´  固定治具（リング状）
２０  電気的測定回路
２０ａ  ＢＯＳＴ回路
２０ｂ  ＢＩＳＴ回路
２１  テスタインターフェース
２２  スパイラル状接触子
２３  メモリＩＣ
２４  ランド状接続端子
２５  プローブカード基板
３１  接続端子
３３  ペースト
３４  Ｃｕ箔
３４ａ  凹部
３４ｃ  穴
３５  フォトレジスト
３６、３６´  フォトマスク
３７  金属メッキ
３７ａ  Ｎｉメッキ
３７ｂ  Ａｕメッキ
５０  ウエハプローバ
６０  簡易テスタ（低速テスタ）
【図１】
2011169670.tif 000003
【図２】
2011169670.tif 000004
【図３】
2011169670.tif 000005
【図４】
2011169670.tif 000006
【図５】
2011169670.tif 000007
【図６】
2011169670.tif 000008
【図７】
2011169670.tif 000009
【図８】
2011169670.tif 000010
【図９】
2011169670.tif 000011
【図１０】
2011169670.tif 000012
【図１１】
2011169670.tif 000013
【図１２】
2011169670.tif 000014
【図１３】
2011169670.tif 000015
【図１４】
2011169670.tif 000016
【図１５】
2011169670.tif 000017
【図１６】
2011169670.tif 000018