(57)【要約】【課題】ＣＭＯＳイメージセンサにより画像を撮像する際、ノイズの発生を低減する。【解決手段】信号処理部１１８’の高輝度検出部１１８ｅは、画素アレイ部１１１の単位画素毎のオーバーフロードレインの電流値に対応した電圧値を、画素単位の受光量として検出する。レベル解析部１１８ａ’は、高輝度検出部１１８ｅにより読み出された電圧値に基づいて、画素アレイ部１１１を構成する画素について、行単位で受光レベルの順位を求め、アドレスリスト１１８ｂに登録する。信号処理部１１８’は、アドレスリスト１１８ｂの情報で、システム制御部１１５のアドレスリスト１１５ａを更新する。システム制御部１１５は、アドレスリスト１１５ａの行単位の順位の上位から順次行単位で、画素アレイ部１１１より受光信号を読み出させる。本発明は、撮像装置に適用することができる。【選択図】図７
2011216966.tif 000002
【特許請求の範囲】
【請求項１】
受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、
前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、
前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含み、
前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、
その後、前記制御手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、
前記選択手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる
固体撮像素子。
【請求項２】
単位画素の前記受光素子に行方向に共通する排出配線と、
排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段と、
前記排出配線の電流量を検出する電流量検出手段とをさらに含み、
前記解析手段は、所定のフレームにおける全画素について、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御手段は、前記解析手段による前記所定のフレームの解析結果である行単位の順番に基づいて、前記所定のフレームにおける前記行単位での前記選択信号の発生を制御する
請求項１に記載の固体撮像素子。
【請求項３】
前記解析手段は、前記制御手段が前記行単位で選択信号を発生する度に、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける、前記制御手段により前記選択信号の発生が制御されていない行単位での、前記受光信号のレベルの高さの順番を解析する
請求項２に記載の固体撮像素子。
【請求項４】
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、電荷蓄積部をリセットしてから、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送した後、
前記制御手段により、全画素に対応する前記接続制御手段に対して前記排出選択信号が発生され、前記接続制御手段が前記排出配線と前記受光素子とを接続することにより、前記排出配線と、前記受光素子に蓄積された受光信号としての電荷のオーバーフローパスとが共用される
請求項２に記載の固体撮像素子。
【請求項５】
前記解析手段は、第１のフレームにおける全画素について、前記増幅手段により出力された、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御手段は、前記解析手段による前記第１のフレームの解析結果である行単位の順番に基づいて、前記第１のフレームより時間的に後の第２のフレームにおける前記行単位での前記選択信号の発生を制御する
請求項１に記載の固体撮像素子。
【請求項６】
前記受光素子に蓄積される受光信号の信号レベルに基づいて、前記解析手段は、前記受光信号のレベルの高さの順番の前記画素アレイ部の下側、または上側に多く分布するかを解析し、前記制御手段は、前記解析手段による解析結果に基づいて、前記行単位の順番を行配列の上方向順に、または下方向順の順番として、前記行単位での前記選択信号の発生を制御する
請求項１に記載の固体撮像素子。
【請求項７】
前記解析手段は、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる全行を１／ｎに分割した複数の行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御手段は、前記解析手段による解析結果である全行を１／ｎに分割した複数の行単位の順番に基づいて、前記複数の行単位での前記選択信号の発生を制御する
請求項１に記載の固体撮像素子。
【請求項８】
前記制御手段は、前記行単位での前記選択信号の発生期間中に、前記リセット信号の発生を制御し、
前記選択信号に基づいて、前記選択手段により、前記増幅手段が、前記電荷蓄積部に転送された電荷からなる受光信号を増幅して出力したとき、前記増幅手段により出力された受光信号の第１のレベルと、その後、前記リセット手段が、前記電荷蓄積部に蓄積された電荷を開放することによりリセットしたとき、前記増幅手段により出力された受光信号の第２のレベルとの差分を、前記画素の受光信号のレベルとする
請求項１に記載の固体撮像素子。
【請求項９】
前記イメージセンサは、
前記電荷蓄積部より転送されてくる受光信号としての電荷を蓄積する、前記電荷蓄積部とは異なる他の電荷蓄積部と、前記電荷蓄積部より蓄積された受光信号としての電荷を他の電荷蓄積部に転送する、前記転送手段とは異なる他の転送手段と、単位画素の前記受光素子に行方向に共通する排出配線と、排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段とをさらに含み、
前記リセット手段は、前記リセット信号に基づいて、前記他の電荷蓄積部に蓄積された電荷を開放し、
前記増幅手段は、前記他の電荷蓄積部に転送された電荷からなる受光信号を増幅する
請求項１に記載の固体撮像素子。
【請求項１０】
前記イメージセンサは、前記電荷蓄積部、前記転送手段、前記リセット手段、前記増幅手段、および選択手段のうちのいずれか、または複数を複数の画素が共有する構造である
請求項１に記載の固体撮像素子。
【請求項１１】
受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、
前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、
前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含む固体撮像素子の駆動方法であって、
前記解析手段における、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析ステップと、
前記制御手段における、前記解析ステップの処理による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御ステップとを含み、
前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、
その後、前記制御ステップの処理が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、
前記選択手段が、前記解析ステップの処理での解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる
固体撮像素子の駆動方法。
【請求項１２】
単位画素の前記受光素子に行方向に共通する排出配線と、
排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段と、
前記排出配線の電流量を検出する電流量検出手段とをさらに含み、
前記解析ステップの処理は、所定のフレームにおける全画素について、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御ステップの処理は、前記解析ステップの処理による前記所定のフレームの解析結果である行単位の順番に基づいて、前記所定のフレームにおける前記行単位での前記選択信号の発生を制御する
請求項１１に記載の固体撮像素子の駆動方法。
【請求項１３】
前記解析ステップの処理は、前記制御ステップの処理が前記行単位で選択信号を発生する度に、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける、前記制御手段により前記選択信号の発生が制御されていない行単位での、前記受光信号のレベルの高さの順番を解析する
請求項１２に記載の固体撮像素子の駆動方法。
【請求項１４】
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、電荷蓄積部をリセットしてから、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送した後、
前記制御ステップの処理により、全画素に対応する前記接続制御手段に対して前記排出選択信号が発生され、前記接続制御手段が前記排出配線と前記受光素子とを接続することにより、前記排出配線と、前記受光素子に蓄積された受光信号としての電荷のオーバーフローパスとが共用される
請求項１２に記載の固体撮像素子の駆動方法。
【請求項１５】
前記解析ステップの処理は、第１のフレームにおける全画素について、前記増幅手段により出力された、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御ステップの処理は、前記解析ステップの処理による前記第１のフレームの解析結果である行単位の順番に基づいて、前記第１のフレームより時間的に後の第２のフレームにおける前記行単位での前記選択信号の発生を制御する
請求項１１に記載の固体撮像素子の駆動方法。
【請求項１６】
前記受光素子に蓄積される受光信号の信号レベルに基づいて、前記解析手段は、前記受光信号のレベルの高さの順番の前記画素アレイ部の下側、または上側に多く分布するかを解析し、前記制御ステップの処理は、前記解析ステップの処理による解析結果に基づいて、前記行単位の順番を行配列の上方向順に、または下方向順の順番として、前記行単位での前記選択信号の発生を制御する
請求項１１に記載の固体撮像素子の駆動方法。
【請求項１７】
前記解析ステップの処理は、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる全行を１／ｎに分割した複数の行単位の、前記受光信号のレベルの高さの順番を解析し、
前記制御ステップの処理は、前記解析ステップの処理による解析結果である全行を１／ｎに分割した複数の行単位の順番に基づいて、前記複数の行単位での前記選択信号の発生を制御する
請求項１１に記載の固体撮像素子の駆動方法。
【請求項１８】
前記制御ステップの処理は、前記行単位での前記選択信号の発生期間中に、前記リセット信号の発生を制御し、
前記選択信号に基づいて、前記選択手段により、前記増幅手段が、前記電荷蓄積部に転送された電荷からなる受光信号を増幅して出力したとき、前記増幅手段により出力された受光信号の第１のレベルと、その後、前記リセット手段が、前記電荷蓄積部に蓄積された電荷を開放することによりリセットしたとき、前記増幅手段により出力された受光信号の第２のレベルとの差分を、前記画素の受光信号のレベルとする
請求項１１に記載の固体撮像素子の駆動方法。
【請求項１９】
受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、
前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、
前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含み、
前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、
その後、前記制御手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、
前記選択手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および固体撮像素子の駆動方法、並びに電子機器に関し、特に、画像を撮像する際、ノイズの発生を低減するようにした固体撮像素子および固体撮像素子の駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
一般的なＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサは二次元配列された画素アレイを画素行ごとに順次走査し、読出しを行う機構を有している。この行順次走査により画素行ごとの蓄積期間は時間のずれが発生し、動被写体撮像時に撮像画像が歪むフォーカルプレーン歪みと呼ばれる現象を引き起こす。
【０００３】
このような画像歪みが許容できない高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、画素アレイ中のフォトダイオード（ＰＤ）の全行同時リセット駆動により画素アレイ全面の蓄積を同時に開始し、浮遊拡散領域（ＦＤ：フローティングディフュージョン）などの電荷蓄積部への全行同時転送駆動により全面の蓄積を同時に終了させることにより、画素アレイの蓄積期間の同時性を持たせる駆動を行うものがある。
【０００４】
読出しは行順次走査により行われるが、読み出されるまでの間、浮遊拡散領域ＦＤなどの電荷蓄積部に保持される信号は、電荷のリークや浮遊拡散領域ＦＤ自体の光電変換によるノイズ(これらを偽信号と呼ぶ)により劣化する。これに対し、一般的なＣＭＯＳイメージセンサ動作である受光信号の読み出しとノイズ読出しの差分を出力するのではなく、受光信号の読出しのみの出力を行って一面の読み出しに掛かる時間を短縮させ、結果としてリーク成分の影響を減らす手法が提案されている（特許文献１参照）。また、光量の多い順に読み出すようにすることで、リーク成分の影響を低減する手法が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−４４０３号公報
【特許文献２】特開２００９−１８８６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述したように、画素アレイの各画素のフォトダイオードの蓄積期間の同時性を持たせたＣＭＯＳイメージセンサの偽信号は、主として二つの成分を含んでおり、一方は時間に比例して増加する電荷のリーク成分によるものであり、他方は電荷蓄積部自体の光電変換によるものである。
【０００７】
一方の成分であるリーク成分によるものに対しては、各画素の受光信号を、読み出した受光信号とノイズ成分との差分とせず、読み出した受光信号そのものを各画素の受光信号とみなすことによりリーク成分により影響を低減する技術が提案されている。すなわち、読み出した受光信号そのものを各画素の受光信号とすることにより、行順次走査の読み出しにおけるノイズ成分の読み出し期間を省略することができるので、読み出し処理を高速化することができ、処理期間の長さに起因するリーク成分の影響を低減する技術が提案されている。
【０００８】
また、他方のノイズ成分である電荷蓄積部自体の光電変換によるノイズの量は、読出しまでに輝度の高い被写体を意図した撮像とは別に蓄積してしまう時間に比例して増加する。例えば、図１で示されるように、時刻ｔａ乃至ｔｂにおいて、被写体の蓄積を１乃至Ｎ行目までの全面同時に終了した後、時刻ｔｂ以降であって、各行ｎにおける読み出し時刻ｔ（ｎ）までにその被写体が動いてしまうケース、また別の例では、蓄積を終了した後、読出しまでに点滅する電球などの高輝度の被写体が現れてしまうケースなどに、読み出しの遅い方、すなわち画素アレイの走査において最後に近い方に電荷蓄積部自体の光電変換によるノイズの量がより増加する。すなわち、図１で示されるように、行順次読み出しの場合、時刻ｔａにおいて、グローバルリセットされることにより受光素子の露光が開始され、時刻ｔｂによりグローバル転送されて、第ｎ行の読み出し時刻ｔ（ｎ）は、読み出し行ｎが進むに連れて長くなり、最終行である第Ｎ行においては、最長となる。尚、図１においては、横軸は、経過時間を示し、縦軸は、各行の蓄積状態を示す。
【０００９】
一般の撮像時に高輝度の被写体の位置は意識するものではないため、単に読出しを高速化した従来技術では、走査の後ろの方、例えば、画像の下側にそのような被写体がある場合、より偽信号が強く出ることになる。また、画像の上下に高輝度の被写体がある場合、偽信号の強度が走査の方向、すなわち、画像の上下で異なるため、撮像される画像が、不自然なものとなる恐れがあった。
【００１０】
本発明はこのような状況に鑑みてなされたものであり、特に、撮像素子により画像を撮像する際、各画素における受光信号の電荷の蓄積期間の同時性を持ち、電荷蓄積部自体の光電変換による影響による偽信号も最小限にするものである。
【課題を解決するための手段】
【００１１】
本発明の一側面の固体撮像素子は、受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含み、前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、その後、前記制御手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、前記選択手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる。
【００１２】
単位画素の前記受光素子に行方向に共通する排出配線と、排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段と、前記排出配線の電流量を検出する電流量検出手段とをさらに含ませるようにすることができ、前記解析手段には、所定のフレームにおける全画素について、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御手段には、前記解析手段による前記所定のフレームの解析結果である行単位の順番に基づいて、前記所定のフレームにおける前記行単位での前記選択信号の発生を制御させるようにすることができる。
【００１３】
前記解析手段には、前記制御手段が前記行単位で選択信号を発生する度に、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける、前記制御手段により前記選択信号の発生が制御されていない行単位での、前記受光信号のレベルの高さの順番を解析させるようにすることができる。
【００１４】
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、電荷蓄積部をリセットしてから、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送した後、前記制御手段により、全画素に対応する前記接続制御手段に対して前記排出選択信号が発生され、前記接続制御手段が前記排出配線と前記受光素子とを接続することにより、前記排出配線と、前記受光素子に蓄積された受光信号としての電荷のオーバーフローパスとが共用されるようにすることができる。
【００１５】
前記解析手段には、第１のフレームにおける全画素について、前記増幅手段により出力された、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御手段には、前記解析手段による前記第１のフレームの解析結果である行単位の順番に基づいて、前記第１のフレームより時間的に後の第２のフレームにおける前記行単位での前記選択信号の発生を制御させるようにすることができる。
【００１６】
前記受光素子に蓄積される受光信号の信号レベルに基づいて、前記解析手段は、前記受光信号のレベルの高さの順番の前記画素アレイ部の下側、または上側に多く分布するかを解析し、前記制御手段には、前記解析手段による解析結果に基づいて、前記行単位の順番を行配列の上方向順に、または下方向順の順番として、前記行単位での前記選択信号の発生を制御させるようにすることができる。
【００１７】
前記解析手段には、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる全行を１／ｎに分割した複数の行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御手段には、前記解析手段による解析結果である全行を１／ｎに分割した複数の行単位の順番に基づいて、前記複数の行単位での前記選択信号の発生を制御させるようにすることができる。
【００１８】
前記制御手段には、前記行単位での前記選択信号の発生期間中に、前記リセット信号の発生を制御させ、前記選択信号に基づいて、前記選択手段により、前記増幅手段が、前記電荷蓄積部に転送された電荷からなる受光信号を増幅して出力したとき、前記増幅手段により出力された受光信号の第１のレベルと、その後、前記リセット手段が、前記電荷蓄積部に蓄積された電荷を開放することによりリセットしたとき、前記増幅手段により出力された受光信号の第２のレベルとの差分を、前記画素の受光信号のレベルとすることができる。
【００１９】
前記イメージセンサには、前記電荷蓄積部より転送されてくる受光信号としての電荷を蓄積する、前記電荷蓄積部とは異なる他の電荷蓄積部と、前記電荷蓄積部より蓄積された受光信号としての電荷を他の電荷蓄積部に転送する、前記転送手段とは異なる他の転送手段と、単位画素の前記受光素子に行方向に共通する排出配線と、排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段とをさらに含ませるようにすることができ、前記リセット手段には、前記リセット信号に基づいて、前記他の電荷蓄積部に蓄積された電荷を開放させ、前記増幅手段には、前記他の電荷蓄積部に転送された電荷からなる受光信号を増幅させるようにすることができる。
【００２０】
前記イメージセンサには、前記電荷蓄積部、前記転送手段、前記リセット手段、前記増幅手段、および選択手段のうちのいずれか、または複数を複数の画素が共有する構造とすることができる。
【００２１】
本発明の一側面の固体撮像素子の駆動方法は、受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含む固体撮像素子の駆動方法であって、前記解析手段における、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析ステップと、前記制御手段における、前記解析ステップの処理による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御ステップとを含み、前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、その後、前記制御ステップの処理が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、前記選択手段が、前記解析ステップの処理での解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる。
【００２２】
単位画素の前記受光素子に行方向に共通する排出配線と、排出選択信号に基づいて、前記排出配線と前記受光素子との接続を制御する接続制御手段と、前記排出配線の電流量を検出する電流量検出手段とをさらに含ませるようにすることができ、前記解析ステップの処理には、所定のフレームにおける全画素について、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御ステップの処理には、前記解析ステップの処理による前記所定のフレームの解析結果である行単位の順番に基づいて、前記所定のフレームにおける前記行単位での前記選択信号の発生を制御させるよにすることができる。
【００２３】
前記解析ステップの処理には、前記制御ステップの処理が前記行単位で選択信号を発生する度に、前記電流量検出手段により検出される前記電流量に対応して求められる、前記受光素子で発生される受光信号のレベルに基づいて、前記所定のフレームにおける、前記制御手段により前記選択信号の発生が制御されていない行単位での、前記受光信号のレベルの高さの順番を解析させるようにすることができる。
【００２４】
前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、電荷蓄積部をリセットしてから、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送した後、前記制御ステップの処理により、全画素に対応する前記接続制御手段に対して前記排出選択信号が発生され、前記接続制御手段が前記排出配線と前記受光素子とを接続することにより、前記排出配線と、前記受光素子に蓄積された受光信号としての電荷のオーバーフローパスとが共用されるようにすることができる。
【００２５】
前記解析ステップの処理には、第１のフレームにおける全画素について、前記増幅手段により出力された、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御ステップの処理には、前記解析ステップの処理による前記第１のフレームの解析結果である行単位の順番に基づいて、前記第１のフレームより時間的に後の第２のフレームにおける前記行単位での前記選択信号の発生を制御させるようにすることができる。
【００２６】
前記受光素子に蓄積される受光信号の信号レベルに基づいて、前記解析手段は、前記受光信号のレベルの高さの順番の前記画素アレイ部の下側、または上側に多く分布するかを解析し、前記制御ステップの処理には、前記解析ステップの処理による解析結果に基づいて、前記行単位の順番を行配列の上方向順に、または下方向順の順番として、前記行単位での前記選択信号の発生を制御させるようにすることができる。
【００２７】
前記解析ステップの処理には、前記受光素子に蓄積される受光信号のレベルに基づいて、前記画素からなる全行を１／ｎに分割した複数の行単位の、前記受光信号のレベルの高さの順番を解析させ、前記制御ステップの処理には、前記解析ステップの処理による解析結果である全行を１／ｎに分割した複数の行単位の順番に基づいて、前記複数の行単位での前記選択信号の発生を制御させるようにすることができる。
【００２８】
前記制御ステップの処理には、前記行単位での前記選択信号の発生期間中に、前記リセット信号の発生を制御させ、前記選択信号に基づいて、前記選択手段により、前記増幅手段が、前記電荷蓄積部に転送された電荷からなる受光信号を増幅して出力したとき、前記増幅手段により出力された受光信号の第１のレベルと、その後、前記リセット手段が、前記電荷蓄積部に蓄積された電荷を開放することによりリセットしたとき、前記増幅手段により出力された受光信号の第２のレベルとの差分を、前記画素の受光信号のレベルとすることができる。
【００２９】
本発明の一側面の電子機器は、受光した光に対応して、受光信号としての電荷を発生して蓄積する受光素子と、前記受光素子により転送されてくる受光信号としての電荷を蓄積する電荷蓄積部と、前記受光素子より蓄積された受光信号としての電荷を電荷蓄積部に転送する転送手段と、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷を開放することによりリセットするリセット手段と、前記電荷蓄積部に転送された電荷からなる受光信号を増幅する増幅手段と、選択信号に基づいて、前記増幅手段により増幅された受光信号を出力する選択手段とを単位とする画素をアレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番を解析する解析手段と、前記解析手段による解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含み、前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、その後、前記制御手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、前記選択手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる。
【００３０】
本発明の一側面においては、アレイ状に有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの画素単位における、受光素子により、受光した光に対応して、受光信号としての電荷が発生されて蓄積され、電荷蓄積部により、前記受光素子により転送されてくる受光信号としての電荷が蓄積され、転送手段により、前記受光素子より蓄積された受光信号としての電荷が電荷蓄積部に転送され、リセット手段により、リセット信号に基づいて、前記電荷蓄積部に蓄積された電荷が開放されることによりリセットされ、増幅手段により、前記電荷蓄積部に転送された電荷からなる受光信号が増幅され、選択手段により、選択信号に基づいて、前記増幅手段により増幅された受光信号が出力され、前記受光素子に蓄積される受光信号のレベルに基づいて、前記複数の画素からなる行単位の、前記受光信号のレベルの高さの順番が解析され、解析結果である行単位の順番に基づいて、前記行単位での前記選択信号の発生を制御する制御手段とを含み、前記転送手段が、全画素一括して、前記受光素子に蓄積された電荷を、前記電荷蓄積部に転送すると共に、前記リセット手段が、前記電荷蓄積部をリセットした後、前記受光素子が、受光した光に応じて発生する受光信号としての電荷の蓄積を開始し、前記受光素子による電荷の蓄積が開始されてから所定の蓄積時間が経過したとき、前記リセット手段が、前記電荷蓄積部をリセットした後、前記転送手段が、前記受光素子の電荷を前記電荷蓄積部に一括転送し、その後、前記制御手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位での選択信号の発生を制御し、前記選択手段が、前記解析手段の解析結果である行単位の順番で、前記アレイ状の行単位で前記電荷蓄積部に蓄積された電荷からなる受光信号を前記増幅手段より増幅して出力させる。
【００３１】
本発明の撮像素子は、独立した装置であっても良いし、撮像素子の駆動制御処理を行うブロックであっても良い。
【発明の効果】
【００３２】
本発明の一側面によれば、イメージセンサにより画像を撮像する際、ノイズの発生を低減することが可能となる。
【図面の簡単な説明】
【００３３】
【図１】従来のＣＭＯＳイメージセンサの動作を説明する図である。
【図２】本発明の固体撮像素子を適用したＣＭＯＳイメージセンサの第１の実施の形態の構成例を示すブロック図である。
【図３】図２の画素アレイ部における単位画素の構成例を説明する回路図である。
【図４】図２のＣＭＯＳイメージセンサの駆動処理を説明するフローチャートである。
【図５】図２のＣＭＯＳイメージセンサの駆動処理を説明するタイミングチャートである。
【図６】図２のＣＭＯＳイメージセンサの駆動処理による効果を説明する図である。
【図７】ＣＭＯＳイメージセンサの第２の実施の形態の構成例を示すブロック図である。
【図８】図７の画素アレイ部における単位画素の構成例を説明する回路図である。
【図９】図７の高輝度検出部の構成例を説明する回路図である。
【図１０】図７のＣＭＯＳイメージセンサの駆動処理を説明するフローチャートである。
【図１１】図７のＣＭＯＳイメージセンサの駆動処理を説明するタイミングチャートである。
【図１２】図７のＣＭＯＳイメージセンサの駆動処理による効果を説明する図である。
【図１３】ＣＭＯＳイメージセンサの第３の実施の形態の構成例を示すブロック図である。
【図１４】図１３のＣＭＯＳイメージセンサの駆動処理を説明するフローチャートである。
【図１５】図１３のＣＭＯＳイメージセンサの駆動処理を説明するタイミングチャートである。
【図１６】ＣＭＯＳイメージセンサの第４の実施の形態の構成例を示すブロック図である。
【図１７】図１６の画素アレイ部における単位画素の構成例を説明する回路図である。
【図１８】図１６のＣＭＯＳイメージセンサの駆動処理を説明するフローチャートである。
【図１９】図１６のＣＭＯＳイメージセンサの駆動処理を説明するタイミングチャートである。
【図２０】その他の単位画素のその他の構成例を説明する図である。
【図２１】その他の単位画素の第１構成例を説明する図である。
【図２２】その他の単位画素の第２構成例を説明する図である。
【図２３】その他の単位画素の第３構成例を説明する図である。
【図２４】その他の単位画素の第４構成例を説明する図である。
【図２５】その他の単位画素の第５構成例を説明する図である。
【図２６】本発明の固体撮像素子を適用したＣＭＯＳイメージセンサを備えた電子機器の構成例を説明するブロック図である。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（一般的な単位画素からなる固体撮像素子を用いたＣＭＯＳイメージセンサの構成例）
２．第２の実施の形態（高輝度検出部を備えた固体撮像素子の構成例）
３．第３の実施の形態（高輝度検出部を備えた固体撮像素子であって、信号レベルを先に読み出しリセットレベルとの差分を用いる構成例）
４．第４の実施の形態（高輝度検出部を備えた固体撮像素子であって、リセットレベルを先に読み出し信号レベルとの差分を用いる構成例）
５．第５の実施の形態（単位画素のその他の構造例）
６．第６の実施の形態（本発明の固体撮像素子を用いたＣＭＯＳイメージセンサを備えた電子機器の構成例）
【００３５】
＜１．第１の実施の形態＞
［固体撮像素子の構成例］
図２は、本発明が適用される固体撮像素子としてのＣＭＯＳイメージセンサの構成例を示すブロック図である。
【００３６】
ＣＭＯＳイメージセンサ１００は、画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、およびシステム制御部１１５を含んで構成される。画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、およびシステム制御部１１５は、図示せぬ半導体基板（チップ）上に形成されている。画素アレイ部１１１には、定電流源部１１９が設けられている。
【００３７】
画素アレイ部１１１には、入射光量に応じた電荷量の光電荷（以下、単に「電荷」と記述する場合もある）を受光信号として発生し内部に蓄積する光電変換素子を有する単位画素が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００３８】
画素アレイ部１１１には、さらに、行列状の画素配列に対して行ごとに画素駆動線１１６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線１１７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。図２では、画素駆動線１１６について１本として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。
【００３９】
ＣＭＯＳイメージセンサ１００はさらに、信号処理部１１８を備えている。信号処理部１１８については、ＣＭＯＳイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えばＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、ＣＭＯＳイメージセンサ１００と同じ基板上に搭載しても構わない。
【００４０】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部１１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００４１】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００４２】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００４３】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
【００４４】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される画素信号は、定電流源部１１９および垂直信号線１１７の各々を通してカラム処理部１１３に供給される。定電流源部１１９は、各画素にバイアス電流を供給するものであり、各画素列に配置される。カラム処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素から垂直信号線１１７を通して出力される画素信号（受光信号）に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００４５】
具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００４６】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３で信号処理された画素信号が順番に信号処理部１１８に出力される。
【００４７】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１１２、カラム処理部１１３および水平駆動部１１４などの駆動制御を行う。より詳細には、システム制御部１１５は、信号処理部１１８により更新されるアドレスリスト１１５ａを備えており、アドレスリスト１１５ａに記載されているアドレスに対応する行の順序で行単位の読み出しを実行できるように駆動制御を行う。
【００４８】
信号処理部１１８は、レベル解析部１１８ａ、アドレスリスト１１８ｂ、データ格納部１１８ｃ、および並替部１１８ｄを備えている。レベル解析部１１８ａは、読み出された画素信号の信号レベルを行単位で解析し、信号レベルの高さに応じた順序を求めて、その順序に対応した行を指定するアドレスをアドレスリスト１１８ｂに登録する。さらに、レベル解析部１１８ａは、アドレスリスト１１８ｂが新たに登録されると、システム制御部１１５のアドレスリスト１１５ａを、アドレスリスト１１８ｂにより更新する。また、データ格納部１１８ｃは、信号処理部１１８での信号処理に当たって、読み出された行単位の順序で信号レベルの情報を、一時的に格納する。並替部１１８ｄは、全行の読み出しが完了した時点で、データ格納部１１８ｃに格納されている信号レベルを、元の行単位の順序に並び替える。信号処理部１１８は、このように並び替えられた画素信号を出力する。
【００４９】
［図２のＣＭＯＳイメージセンサ１００の単位画素の回路構成例］
次に、図３を参照して、図２の画素アレイ部１１１に配設される単位画素１２０の回路構成例について説明する。
【００５０】
図中の点線で囲まれた範囲内の回路構成が単位画素１２０の回路構成例である。単位画素１２０は、フォトダイオードＰＤ、リセットトランジスタＴＲ＿ＲＳＴ、転送ゲートＴＲ＿ＲＯＧ、選択トランジスタＴＲ＿ＳＥＬ、および浮遊拡散領域ＦＤを含む。
【００５１】
光電変換素子であるフォトダイオードＰＤは、フォトダイオードＰＤのアノード電極は接地され、カソード電極は、トランジスタからなる転送ゲートＴＲ＿ＲＯＧのソースに接続されている。転送ゲートＴＲ＿ＲＯＧは、ドレイン電極がフォトダイオードＰＤのアノードに接続され、ソース電極が浮遊拡散領域（フローティングディフュージョン）ＦＤ、増幅トランジスタＴＲ＿ＡＭＰのゲート電極、リセットトランジスタＴＲ＿ＲＳＴのソース電極に接続されている。また、転送ゲートＴＲ＿ＲＯＧのゲート電極が転送パルス線ＲＯＧに接続されている。すなわち、転送ゲートＴＲ＿ＲＯＧは、図２のシステム制御部１１５の制御により転送パルス線ＲＯＧを介して転送パルスＲＯＧが供給されると、フォトダイオードＰＤにより光電変換により蓄積された電荷を浮遊拡散領域ＦＤに転送する。
【００５２】
浮遊拡散領域ＦＤは、フォトダイオードＰＤにより光電変換されて蓄積され、転送ゲートＴＲ＿ＲＯＧより転送された電荷を一旦保持し、電荷を電圧信号に変換する。このため、図３では、コンデンサとして表記されている。
【００５３】
リセットトランジスタＴＲ＿ＲＳＴは、ゲート電極がリセットパルス線ＲＳＴに接続されており、ソース電極が浮遊拡散領域ＦＤ、転送ゲートＴＲ＿ＲＯＧのソース電極、増幅トランジスタＴＲ＿ＡＭＰのゲート電極に接続されている。また、リセットトランジスタＴＲ＿ＲＳＴは、ドレイン電極が電源ＶＤＤ、および増幅トランジスタＴＲ＿ＡＭＰのドレインに接続されている。すなわち、システム制御部１１５の制御により、リセットパルス線ＲＳＴよりリセットパルスＲＳＴが供給されると、浮遊拡散領域ＦＤの電荷を開放し、リセットする。このとき、転送ゲートＴＲ＿ＲＯＧも転送パルスＲＯＧによりオンの状態になると、フォトダイオードＰＤで光電変換により蓄積された電荷も浮遊拡散領域ＦＤを介して、リセットトランジスタＴＲ＿ＲＳＴより開放される。
【００５４】
増幅トランジスタＴＲ＿ＡＭＰは、ゲート電極が、リセットトランジスタＴＲ＿ＲＳＴのソース電極、転送ゲートＴＲ＿ＲＯＧのソース電極、および浮遊拡散領域ＦＤに接続されており、ドレイン電極が電源ＶＤＤ、およびリセットトランジスタＴＲ＿ＲＳＴのドレイン電極に接続されている。また、増幅トランジスタＴＲ＿ＡＭＰは、ソース電極が選択トランジスタＴＲ＿ＳＥＬのソース電極に接続されている。増幅トランジスタＴＲ＿ＡＭＰは、ゲートに印加される浮遊拡散領域ＦＤの充電電圧である受光信号を増幅してソース電極から出力する。
【００５５】
選択トランジスタＴＲ＿ＳＥＬは、ゲート電極が選択パルス線ＳＥＬに接続され、ドレイン電極が増幅トランジスタＴＲ＿ＡＭＰのソース電極に接続され、ソース電極が垂直信号線ＶＳＬに接続されている。このため、システム制御部１１５の制御により選択パルス線ＳＥＬより選択パルスＳＥＬが供給されると、選択トランジスタＴＲ＿ＳＥＬは、増幅トランジスタＴＲ＿ＡＭＰのドレインより出力される浮遊拡散領域ＦＤの電圧である受光信号が増幅された信号を垂直信号線ＶＳＬより出力する。垂直信号線ＶＳＬには、定電流源Ｉが設けられており、垂直信号線ＶＳＬに流れる電流値を一定の状態にする。尚、定電流源Ｉは、図２における定電流源部１１９を構成するものである。
【００５６】
［図２のＣＭＯＳイメージセンサ１００の駆動処理］
次に、図４のフローチャート、および図５のタイミングチャートを参照して、図２のＣＭＯＳイメージセンサ１００の駆動処理について説明する。尚、図５においては、上から３段目までにおいては、それぞれ画素アレイ部１１１の第（ｎ−１）行乃至第（ｎ＋１）行の画素に対するリセットパルスＲＳＴ、転送パルスＲＯＧ、および選択パルスＳＥＬの発生タイミングを示している。また、最下段には、サンプルホールドタイミングパルスＳＨＳの発生タイミングが示されている。
【００５７】
ステップＳ１１において、システム制御部１１５は、例えば、図５の時刻ｔ１乃至ｔ２で示されるように、全画素のリセットパルス線ＲＳＴ、および転送パルス線ＲＯＧに対して、リセットパルスＲＳＴ、および転送パルスＲＯＧを発生させる。すなわち、この処理により、いわゆる、全ての画素について、同時にフォトダイオードＰＤがリセットされるグローバルリセットがなされる。
【００５８】
ステップＳ１２において、全てのフォトダイオードＰＤが、光を受光することにより光電変換により発生する受光信号としての電荷の蓄積を開始する。すなわち、図５で示されるように、時刻ｔ２においては、全てのフォトダイオードＰＤがリセットされることになるため、露光期間の開始タイミングとなる。
【００５９】
ステップＳ１３において、システム制御部１１５は、例えば、図５の時刻ｔ３乃至ｔ４で示されるように、所定の露光期間が経過したところで、全画素のリセットパルス線ＲＳＴに対して、リセットパルスＲＳＴを発生させる。
【００６０】
ステップＳ１４において、システム制御部１１５は、リセットパルスＲＳＴの直後となるタイミング、すなわち、例えば、図５の時刻ｔ５乃至ｔ６で示されるように、全画素の転送パルス線ＲＯＧに対して、転送パルスＲＯＧを発生させる。
【００６１】
この結果、転送パルスＲＯＧにより、転送ゲートＴＲ＿ＲＯＧは、オンの状態となるため、露光期間内にフォトダイオードＰＤに蓄積された受光信号としての電荷が浮遊拡散領域ＦＤに転送される。すなわち、いわゆる、グローバル転送がなされる。
【００６２】
ステップＳ１５において、システム制御部１１５は、アドレスリスト１１５ａの情報を読み出してアドレスリスト１１５ａに記録された行単位の優先順位の情報を読み出す。尚、最初の処理においては、アドレスリスト１１５ａに記録された行単位の優先順位の情報は、後述する受光信号のレベルに応じて順位が求められていない。このため、この時点では、アドレスリスト１１５ａに記録されるべき順位の情報は不明であるか、または不正確であるので、初期設定として上方向、または下方向への単純な行番号の順序が記録されている。
【００６３】
ステップＳ１６において、システム制御部１１５は、アドレスリスト１１５ａの行番号の順序に基づいて、未処理となる最上位の行を処理対象行として認識すると共に、処理対象行の画素に対して、選択パルス線ＳＥＬより選択パルスＳＥＬを発生する。例えば、第ｎ行が処理対象行である場合、図５で示されるように、時刻ｔ１１乃至ｔ１５において、選択パルスＳＥＬを発生する。これにより、垂直信号線ＶＳＬが有効となり、浮遊拡散領域ＦＤより受光信号としての電荷が転送される。このとき、同時に、システム制御部１１５は、カラム処理部１１３に対してサンプルホールドタイミングパルスＳＨＳを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１２乃至ｔ１３といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＳが発生される。
【００６４】
このサンプルホールドタイミングパルスＳＨＳにより、ステップＳ１７において、カラム処理部１１３は、垂直信号線ＶＳＬより供給されてくる受光信号を読み出し、水平駆動部１１４により列選択されたタイミングで順次受光信号を信号処理部１１８に供給する。そして、信号処理部１１８は、読み出された受光信号の信号レベルの情報を、読み出された行を指定するアドレスに対応付けてデータ格納部１１８ｃに格納する。すなわち、図５の第ｎ行目において、点線で示される方形状の範囲において、第ｎ行の画素の受光信号が読み出されることになる。
【００６５】
ステップＳ１８において、システム制御部１１５は、処理対象行の画素のリセットパルス線ＲＳＴにリセットパルスＲＳＴを発生する。例えば、処理対象行が第ｎ行である場合、選択パルスＳＥＬの発生期間の最終タイミングである時刻ｔ１４乃至ｔ１５において、リセットパルスＲＳＴが発生される。この処理により、処理対象行の画素の浮遊拡散領域ＦＤがリセットされる。
【００６６】
ステップＳ１９において、システム制御部１１５は、アドレスリスト１１５ａに記憶されている行の順序のうち、読み出しが未処理の行が存在するか否かを判定する。例えば、未処理の行が存在する場合、処理は、ステップＳ１６に戻る。すなわち、全ての行の画素の受光信号が読み出されるまで、ステップＳ１６乃至Ｓ１９の処理が繰り返され、順次データ格納部１１８ｃに画素の受光信号の信号レベルが格納されていく。
【００６７】
ステップＳ１９において、全ての行の画素の受光信号が読み出されたと判定された場合、ステップＳ２０において、並替部１１８ｄは、データ格納部１１８ｃに格納された各画素の受光信号の情報を、読み出された順序から、表示するための本来の行番号の順序となるように上方向、または下方向に並び替えて１枚の画像信号として構成し、出力する。
【００６８】
ステップＳ２１において、レベル解析部１１８ａは、データ格納部１１８ｃに格納されている受光信号の信号レベルを行単位で解析する。そして、レベル解析部１１８ａは、行単位で受光信号の信号レベルの高い順に順位を求め、その順位に対応する行単位の順序に対応するアドレスをアドレスリスト１１８ｂに登録する。
【００６９】
ステップＳ２２において、レベル解析部１１８ａは、システム制御部１１５のアドレスリスト１１５ａを、アドレスリスト１１８ｂで置換することにより更新する。
【００７０】
ステップＳ２３において、信号処理部１１８は、固体撮像素子の駆動動作の終了が指示されたか否かを判定し、例えば、終了が指示されている場合、処理は終了し、終了が指示されていない場合、処理は、ステップＳ１１に戻る。
【００７１】
すなわち、以降の処理においては、順次アドレスリスト１１５ａが、ステップＳ１１乃至Ｓ２２の処理が繰り返される度に更新されることになる。つまり、アドレスリスト１１５ａには、直前に処理した画像の行単位での受光信号の信号レベルに対応して求められた行単位の順序で行を指定するアドレスが記録されていることになる。この結果、ステップＳ１６乃至Ｓ１９で順次読み出される順序は、直前に処理した画像の行単位での受光信号の信号レベルに基づいて求められた信号レベルの高い順番で読み出されることになる。
【００７２】
従って、例えば、行単位での信号レベルの順位が、上位から第ｎ行、第（ｎ−１）行、および第（ｎ＋１）行である場合、図５で示されるように、最初に、第ｎ行の選択パルスＳＥＬが時刻ｔ１１乃至ｔ１５において発生される。尚、その間に時刻ｔ１２乃至ｔ１３において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第ｎ行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。さらに、時刻ｔ１４乃至ｔ１５においてリセットパルスＲＳＴが発生され、第ｎ行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【００７３】
そして、第ｎ行の処理が終了すると、第（ｎ−１）行の処理となるため、第（ｎ−１）行の選択パルスＳＥＬが時刻ｔ１６乃至ｔ２０において発生される。尚、その間に時刻ｔ１７乃至ｔ１８において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第（ｎ−１）行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。時刻ｔ１９乃至ｔ２０においてリセットパルスＲＳＴが発生され、第（ｎ−１）行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【００７４】
さらに、第（ｎ−１）行の処理が終了すると、第（ｎ＋１）行の処理となるため、第（ｎ＋１）行の選択パルスＳＥＬが時刻ｔ２１乃至ｔ２５において発生される。尚、その間に時刻ｔ２２乃至ｔ２３において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第（ｎ＋１）行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。時刻ｔ２４乃至ｔ２５においてリセットパルスＲＳＴが発生され、第（ｎ＋１）行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【００７５】
すなわち、単純に行の順序で読み出している場合、図６の左部で示されるように、読み出し順序が後回しにされる画素の浮遊拡散領域ＦＤほど、蓄積時間が長くなるため、リーク成分が時間に比例して大きくなる。浮遊拡散領域ＦＤのリーク成分は、信号レベルの高い画素ほど大きくなるため、蓄積時間が長くなればなるほど、影響が大きくなる。
【００７６】
しかしながら、以上のような処理により、図６の右部で示されるように、直前の画像における行単位の信号レベルにより設定される順序で読み出されることになる。このため、浮遊拡散領域ＦＤのリーク成分が蓄積時間に大きく影響する、信号レベルの高い画素ほど早い順序で読み出すことが可能となる。結果として、浮遊拡散領域ＦＤのリーク成分の影響を低減することが可能となる。尚、図６においては、左部、および右部共に上から黒帯が行単位のリーク成分の電荷量であり、白帯が受光信号の信号レベルである。また、図６の右部においては、順位が、上位から第（ｎ−１）行、第ｎ行、第（ｎ＋１）行である場合の例が示されている。
【００７７】
また、以上の処理においては、これから各画素の信号レベルを読み出そうとする画像の行単位の順序ではなく、直前の画像における行単位の順序を用いているが、直前の画像の状態とは画像において大きな変化がないことが前提となっている。従って、全く異なる画像に切り替わる瞬間や、最初に読み出しを開始する場合、上述したように従来同様に、上方向、または下方向に単純な行単位の順序で読み出すようにしてもよい。
【００７８】
さらに、以上の処理においては、行単位の順序は、全画素の信号レベルを読み出してから求める例について説明してきたが、所定数の複数行の画素の信号レベルだけを読み出したタイミングで、その範囲内の行単位の順位を求めるようにしてもよい。また、画素アレイ部１１１の全行数をN行とするとき、任意のｍで除算することにより求められる所定の複数行単位毎に信号レベルの順位を求めて、複数の行単位で処理するようにしてもよい。
【００７９】
＜２．第２の実施の形態＞
［その他の固体撮像素子の構成例］
以上においては、処理対象となっている画像より直前に処理した画像における、受光信号の信号レベルにより求められた行単位の順序を用いるようにしていたが、処理対象となる画像の行単位の順序を求めて使用するようにしてもよい。
【００８０】
図７は、処理対象となる画像の行単位の順序を求めて使用するようにした固体撮像素子であるＣＭＯＳイメージセンサ１００の構成例を示している。尚、図２と同様の構成については、同一の名将、および符号を付しており、その説明は、適宜省略するものとする。
【００８１】
すなわち、図７のＣＭＯＳイメージセンサ１００において、図２のＣＭＯＳイメージセンサ１００と異なる構成は、画素アレイ部１１１の各画素の回路構成、並びに、システム制御部１１５、および信号処理部１１８に代えて、システム制御部１１５’、信号処理部１１８’を備えた点である。尚、各画素の回路構成については、図８を参照して、詳細を後述する。
【００８２】
システム制御部１１５’は、基本的にシステム制御部１１５と同様であるが、さらに、排出パルス線ＯＦＧを介して、排出パルスＯＦＧの発生を制御する。尚、システム制御部１１５’が、信号処理部１１８’のアドレスリスト１１８ｂに基づいて更新されるアドレスリスト１１５ａを備えている点については、図２における場合と同様である。
【００８３】
また、信号処理部１１８’は、レベル解析部１１８ａに代えて、レベル解析部１１８ａ’を備えると共に、新たに高輝度検出部１１８ｅを備えている。レベル解析部１１８ａ’は、基本的にレベル解析部１１８ａと同様の機能を備えているが、対象とするのが、高輝度検出部１１８ｅにより検出された各フォトダイオードＰＤの受光信号の信号レベルとなる点であり、信号レベルに基づいて、それらの行単位の順序を求め、アドレスリスト１１８ｂに格納する。尚、高輝度検出部１１８ｅの構成については、各画素の構成との関連があるため、図８の単位画素の回路構成例を説明した後に、図９を参照して後述するものとする。
【００８４】
［図７のＣＭＯＳイメージセンサ１００の単位画素の回路構成例］
次に、図８を参照して、図７の画素アレイ部１１１に配設される単位画素１２０の回路構成例について説明する。尚、図３の構成と同一の機能を備える構成については、同一の名称と同一の符号を付しており、その説明は、適宜省略するものとする。
【００８５】
図８の回路構成において、図３の回路構成と異なるのは、排出トランジスタＴＲ＿ＯＦＧ、排出パルス線ＯＦＧ、および排出ドレイン線ＯＦＤを設けた点である。
【００８６】
排出トランジスタＴＲ＿ＯＦＧは、ゲート電極が、排出パルス線ＯＦＧに接続され、ソース電極がフォトダイオードＰＤのカソード、および転送ゲートＴＲ＿ＲＯＧのソース電極に接続され、ドレイン電極が、排出ドレイン線ＯＦＤに接続されている。
【００８７】
システム制御部１１５’は、フォトダイオードＰＤの蓄積中に、その動作に影響の無いように、排出パルス線ＯＦＧを介して排出パルスＯＦＧをローレベル（ＧＮＤレベル）にして発生し、排出トランジスタＴＲ＿ＯＦＧのゲート電極をオフの状態とする。また、全ての画素に対して、転送パルスＲＯＧが発生されて、転送ゲートＴＲ＿ＲＯＧによりフォトダイオードＰＤの受光信号としての電荷が浮遊拡散領域ＦＤへと一括転送された後においては、システム制御部１１５’は、排出パルス線ＯＦＧを介して、排出パルスＯＦＧをハイレベルにして発生し、排出トランジスタＴＲ＿ＯＦＧをオンの状態にさせて、フォトダイオードＰＤと排出ドレイン線ＯＦＤとを接続し、フォトダイオードＰＤに残存する電荷を排出させる。排出ドレイン線ＯＦＤは、高輝度検出部１１８ｅに接続されている。
【００８８】
ここで、高輝度検出部１１８ｅについて説明する。高輝度検出部１１８ｅは、例えば、図９の上部で示されるように、抵抗Ｒｓｅｎｓｅ、差動増幅回路ＡＭ、および電源ＶＤＤを備えている。高輝度検出部１１８ｅは、差動増幅回路ＡＭの出力電圧を排出ドレイン線ＯＦＤの電流値として読み出す。
【００８９】
より詳細には、行単位で設けられている排出ドレイン線ＯＦＤには、排出トランジスタＴＲ＿ＯＦＧがオンになると、フォトダイオードＰＤにより光電変換により生じる受光信号の電荷が垂れ流される状態となり、電源ＶＤＤから抵抗Ｒｓｅｎｓｅを経由して、フォトダイオードＰＤの受光量に応じた電流が流れる。このため、抵抗Ｒｓｅｎｓｅの両端には、その電流量に応じた電圧が生じるため、差動増幅回路ＡＭは、この電圧を増幅して出力する。このため、高輝度検出部１１８ｅは、差動増幅回路ＡＭの出力電圧に基づいて、抵抗Ｒｓｅｎｓｅに流れる電流量Ｉｏｕｔを計測することにより、行単位の信号レベルを検出する。
【００９０】
尚、高輝度検出部１１８ｅは、単一の行の排出ドレイン線ＯＦＤの電流量から、単一の行単位の信号レベルを検出するのみではなく、例えば、図８の下部で示されるように、複数の行の排出ドレイン線ＯＦＤ１乃至４を一括した信号レベルを求めるようにしてもよい。
【００９１】
［図７のＣＭＯＳイメージセンサの駆動処理］
次に、図１０のフローチャート、および図１１のタイミングチャートを参照して、図７のＣＭＯＳイメージセンサ１００による駆動処理について説明する。尚、図１１においては、上から３段目までにおいては、それぞれ画素アレイ部１１１の第（ｎ−１）行乃至第（ｎ＋１）行の画素に対するリセットパルスＲＳＴ、転送パルスＲＯＧ、排出パルスＯＦＧ、および選択パルスＳＥＬの発生タイミングを示している。また、最下段には、サンプルホールドタイミングパルスＳＨＳの発生タイミングが示されている。さらに、図１０におけるステップＳ４２乃至Ｓ４４の処理については、図４を参照して説明したステップＳ１２乃至Ｓ１４の処理と同様であるので、その説明は省略する。
【００９２】
すなわち、ステップＳ４１において、システム制御部１１５’は、例えば、図１１の時刻ｔ１０１乃至ｔ１０２で示されるように、全画素のリセットパルス線、および転送パルス線に対して、リセットパルスＲＳＴ、および転送パルスＲＯＧを発生させる。この処理により、いわゆるグローバルリセットがなされる。さらに、同時に、システム制御部１１５’は、時刻ｔ１０１乃至ｔ１０７で示されるように、全画素の排出パルス線ＯＦＧに対して、排出パルスＯＦＧをローレベル（ＧＮＤレベル）にして発生させる。
【００９３】
この結果、排出トランジスタＴＲ＿ＯＦＧは、オフの状態となるため、実質的に図３における単位画素の構成と同一の構成となり、ステップＳ４２においては、フォトダイオードＰＤにおいて受光に応じて光電変換により電荷の蓄積が開始される。さらに、ステップＳ４３において、システム制御部１１５’は、時刻ｔ１０３乃至ｔ１０４において、リセットパルスＲＳＴを発生させて、浮遊拡散領域ＦＤの電荷をリセットさせる。また、ステップＳ４４において、システム制御部１１５’は、時刻ｔ１０５乃至ｔ１０６において、転送パルスＲＯＧを発生させて、フォトダイオードＰＤの電荷を浮遊拡散領域ＦＤに転送させる。この処理により、いわゆる、グローバル転送がなされる。
【００９４】
ステップＳ４５において、システム制御部１１５’は、時刻ｔ１０７で示されるように、全画素の排出パルス線ＯＦＧに対して、排出パルスＯＦＧをハイレベルにして発生させる。この処理により、全画素の排出トランジスタＴＲ＿ＯＦＧがオンの状態となり、フォトダイオードＰＤのカソードが、排出ドレイン線ＯＦＤに接続され、フォトダイオードＰＤに蓄積された電荷が排出ドレイン線ＯＦＤに開放される。
【００９５】
ステップＳ４６において、信号処理部１１８’の高輝度検出部１１８ｅは、例えば、図１１の時刻Ｔにおいて、全画素の排出ドレイン線ＯＦＤの電流値を、図８で示されるような差動増幅回路ＡＭより電圧値の信号レベルとして読み出し、行単位の信号レベルの情報として記憶する。すなわち、時刻Ｔで示されるように、時刻ｔ１０１乃至ｔ１０７におけるグローバルリセット、およびグローバル転送の期間が経過し、いずれの画素からの読み出しもされていない状態のタイミングで、高輝度検出部１１８ｅは、各画素の受光レベルを検出する。
【００９６】
ステップＳ４７において、レベル解析部１１８ａ’は、高輝度検出部１１８ｅに検出されている行単位の排出ドレイン線ＯＦＤの電流値に対応する電圧値の信号レベルを高い順に順番を求め、アドレスリスト１１８ｂに登録する。
【００９７】
ステップＳ４８において、レベル解析部１１８ａ’は、システム制御部１１５’のアドレスリスト１１５ａを、アドレスリスト１１８ｂで置換することにより更新する。すなわち、ここでは、システム制御部１１５’のアドレスリスト１１５ａには、これから電荷の読み出しを開始しようとする各画素が受光している信号レベルに基づいた行単位の順番が登録されることになる。
【００９８】
ステップＳ４９において、システム制御部１１５’は、アドレスリスト１１５ａ’の情報を読み出してアドレスリスト１１５ａ’に記録された行単位の順位の情報を読み出す。
【００９９】
ステップＳ５０において、システム制御部１１５’は、アドレスリスト１１５ａ’の行番号の順序に基づいて、未処理となる最上位の行を処理対象行として認識すると共に、処理対象行の画素に対して、選択パルス線ＳＥＬより選択パルスＳＥＬを発生する。例えば、第ｎ行が処理対象行である場合、図１１で示されるように、時刻ｔ１１１乃至ｔ１１５において、選択パルスＳＥＬを発生する。これにより、第ｎ行の画素の垂直信号線ＶＳＬが有効となり、浮遊拡散領域ＦＤより受光信号が増幅されて転送させる。このとき、同時に、システム制御部１１５’は、カラム処理部１１３に対してサンプルホールドタイミングパルスＳＨＳを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１１２乃至ｔ１１３といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＳが発生される。このサンプルホールドタイミングパルスＳＨＳにより、カラム処理部１１３は、垂直信号線ＶＳＬより供給されてくる受光信号を読み出し、水平駆動部１１４により列選択されたタイミングで順次受光信号を信号処理部１１８’に供給する。すなわち、図１１の第ｎ行目において、点線で示される方形状の範囲において、第ｎ行の画素の受光信号が読み出されることになる。
【０１００】
ステップＳ５１において、信号処理部１１８’は、読み出した受光信号の信号レベルの情報をデータ格納部１１８ｃに格納する。
【０１０１】
ステップＳ５２において、システム制御部１１５’は、処理対象行の画素のリセットパルス線ＲＳＴにリセットパルスＲＳＴを発生する。例えば、処理対象行が第ｎ行である場合、選択パルスＳＥＬの発生期間の最終タイミングである時刻ｔ１１４乃至ｔ１１５において、リセットパルスＲＳＴが発生される。この処理により、処理対象行の画素の浮遊拡散領域ＦＤは、蓄積していた受光信号の画素を排出し、リセットされる。
【０１０２】
ステップＳ５３において、システム制御部１１５’は、アドレスリスト１１５ａ’に記憶されている行の順序のうち、読み出しが未処理の行が存在するか否かを判定する。例えば、未処理の行が存在する場合、処理は、ステップＳ５０に戻る。すなわち、全ての行の画素の受光信号が読み出されるまで、ステップＳ５０乃至Ｓ５３の処理が繰り返され、順次データ格納部１１８ｃに画素の受光信号の信号レベルが格納されていく。
【０１０３】
ステップＳ５３において、全ての行の画素の受光信号が読み出されたと判定された場合、ステップＳ５４において、並替部１１８ｄは、データ格納部１１８ｃに格納された各画素の信号レベルの情報を読み出された行の順序を、上方向、または下方向に並び替えて１枚の画像信号として構成し、出力する。
【０１０４】
ステップＳ５５において、信号処理部１１８’は、固体撮像素子の駆動動作の終了が指示されたか否かを判定し、例えば、終了が指示されている場合、処理は終了し、終了が指示されていない場合、処理は、ステップＳ４１に戻る。
【０１０５】
すなわち、ステップＳ４９において、アドレスリスト１１５ａ’には、処理対象としている画像における各画素の信号レベルに応じた行単位の順位が記録された状態となるため、ステップＳ５０乃至Ｓ５３で順次読み出される順序は、処理対象となっている画像の行単位での信号レベルに基づいて求められた信号レベルの高い順番で読み出されることになる。
【０１０６】
従って、例えば、行単位での信号レベルの順位が、上位から第ｎ行、第（ｎ−１）行、および第（ｎ＋１）行である場合、図１１で示されるように、最初に、第ｎ行の選択パルスＳＥＬが時刻ｔ１１１乃至ｔ１１５において発生される。尚、その間に時刻ｔ１１２乃至ｔ１１３において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第ｎ行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。さらに、時刻ｔ１１４乃至ｔ１１５においてリセットパルスＲＳＴが発生され、第ｎ行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【０１０７】
そして、第ｎ行の処理が終了すると、第（ｎ−１）行の処理となるため、第（ｎ−１）行の選択パルスＳＥＬが時刻ｔ１１６乃至ｔ１２０において発生される。尚、その間に時刻ｔ１１７乃至ｔ１１８において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第（ｎ−１）行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。さらに、時刻ｔ１１９乃至ｔ１２０においてリセットパルスＲＳＴが発生され、第（ｎ−１）行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【０１０８】
さらに、第（ｎ−１）行の処理が終了すると、第（ｎ＋１）行の処理となるため、第（ｎ＋１）行の選択パルスＳＥＬが時刻ｔ１２１乃至ｔ１２５において発生される。尚、その間に時刻ｔ１２２乃至ｔ１２３において、サンプルホールドタイミングパルスＳＨＳが発生され、このタイミングで、第（ｎ＋１）行目の垂直信号線１１７に供給されている受光信号がカラム処理部１１３で読み出される。さらに、時刻ｔ１２４乃至ｔ１２５においてリセットパルスＲＳＴが発生され、第（ｎ−１）行目の浮遊拡散領域ＦＤは、蓄積していた受光信号としての電荷を放出してリセットされる。
【０１０９】
以上のような処理により、図１２の左部で示されるように、処理対象の画像における、これから読み出そうとする画素のうち、白帯で示されるように、受光レベルの高い、すなわち、信号レベルの高い行については、図１２の右部で示されるように、行単位の信号レベルにより設定される順序で読み出されることになる。このため、浮遊拡散領域ＦＤのリーク成分が蓄積時間に大きく影響する、信号レベルの高い画素ほど早い順序で読み出すことが可能となる。結果として、浮遊拡散領域ＦＤのリーク成分による影響を低減することが可能となる。さらに、電荷を読み出そうとする処理対象の画像における行単位の信号レベルの順位に基づいて読み出し順序を設定することができるので、比較的高い精度で、受光レベルの高い行単位の順序を設定することが可能となる。また、最初に処理する画像から、信号レベルに応じた行単位の順序で読み出すことが可能となる。
【０１１０】
また、以上の処理においては、これから各画素の信号レベルを読み出そうとする画像の行単位の順序ではなく、直前の画像における行単位の順序を用いているが、直前の画像の状態とは画像において大きな変化がないことが前提となっている。従って、全く異なる画像に切り替わる瞬間や、最初に読み出しを開始する場合、上述したように従来同様に、上方向、または下方向に単純な行単位の順序で読み出すようにしてもよい。
【０１１１】
さらに、以上の処理においては、行単位の順序は、全画素の信号レベルを読み出してから求める例について説明してきたが、所定数の複数行の画素の信号レベルだけを読み出したタイミングで、その範囲内の行単位の順位を求めるようにしてもよい。また、解析結果に基づいて、受光信号のレベルの高い画素が画像の上部に集中している場合には、上部の行から下部の行に向かって順次行単位で信号レベルを読み出すようにしてもよい。また、同様に、受光信号のレベルの高い画素が画像の下部に集中している場合には、下部の行から上部の行に向かって順次行単位で信号レベルを読み出すようにしてもよい。
【０１１２】
＜３．第３の実施の形態＞
［その他の固体撮像素子の構成例］
以上においては、浮遊拡散領域ＦＤより転送された電荷に基づいて読み出される受光信号をそのまま画素の信号レベルとして用いる例について説明してきたが、信号レベルを示す受光信号を読んだ後、リセットレベルとなる受光信号を読み出し、その差分を信号レベルとするようにしてもよい。
【０１１３】
図１３は、処理対象となる画像の信号レベルの受光信号を読み出した後、リセットレベルの受光信号を読み出し、その差分を信号レベルとするようにした固体撮像素子を用いたＣＭＯＳイメージセンサ１００の構成例を示している。尚、図１３において、図７のＣＭＯＳイメージセンサ１００と同様の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。
【０１１４】
すなわち、図１３のＣＭＯＳイメージセンサ１００における、図７のＣＭＯＳイメージセンサ１００と異なる構成は、カラム処理部１１３、およびシステム制御部１１５’に代えて、カラム処理部１１３’、およびシステム制御部１１５’’を備えた点である。
【０１１５】
カラム処理部１１３’は、読み出された信号レベルの受光信号と、リセットレベルの受光信号とをそれぞれ記憶し、その差分を求めて、信号レベルとして信号処理部１１８’に供給する。
【０１１６】
システム制御部１１５’’は、システム制御部１１５’と基本的な機能は同様であるが、さらに、読み出し期間において、選択パルスをリセットパルスの発声期間より後のタイミングにおいてもハイレベルの状態を維持し、発生期間を長くする。また、さらに、システム制御部１１５’’は、信号レベルを読み出すためのサンプルホールドタイミングパルスＳＨＳに加えて、リセットレベルを読み出すためのサンプルホールドタイミングパルスＳＨＮを発生する。尚、単位画素の構成については、図８の構成と同一であるため、その説明は、省略する。
【０１１７】
［図１３のＣＭＯＳイメージセンサ１００の駆動処理］
次に、図１４のフローチャート、および図１５のタイミングチャートを参照して、図１３のＣＭＯＳイメージセンサ１００の駆動処理について説明する。尚、図１５の最下段には、図１１で示されるサンプルホールドタイミングパルスＳＨＳに加えて、サンプルホールドタイミングパルスＳＨＮの発生タイミングが示されている。さらに、図１４におけるステップＳ７１乃至Ｓ７９，Ｓ８７，Ｓ８８の処理については、図１０を参照して説明したステップＳ４１乃至Ｓ４９，Ｓ５４，Ｓ５５の処理と同様であるので、その説明は省略する。
【０１１８】
すなわち、ステップＳ７９において、システム制御部１１５’により、アドレスリスト１１５ａ’の情報が読み出されてアドレスリスト１１５ａ’に記録された行単位の優先順位の情報を読み出されると処理は、ステップＳ８０に進む。
【０１１９】
ステップＳ８０において、システム制御部１１５’’は、アドレスリスト１１５ａ’の行番号の順序に基づいて、未処理となる最上位の行を処理対象行として認識すると共に、処理対象行の画素に対して、選択パルス線ＳＥＬより選択パルスＳＥＬを発生する。例えば、第ｎ行が処理対象行である場合、図１５で示されるように、時刻ｔ１１１乃至ｔ１５３において、選択パルスＳＥＬを発生する。これにより、垂直信号線ＶＳＬが有効となり、浮遊拡散領域ＦＤより受光信号としての電荷を転送させる。このとき、同時に、システム制御部１１５’’は、カラム処理部１１３’に対してサンプルホールドタイミングパルスＳＨＳを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１１２乃至ｔ１１３といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＳが発生される。
【０１２０】
ステップＳ８１において、サンプルホールドタイミングパルスＳＨＳにより、カラム処理部１１３’は、垂直信号線１１７（ＶＳＬ）を介して読み出される受光信号を信号レベルの情報として記憶する。すなわち、第ｎ行目の単位画素の場合、図１５における点線で示される時刻ｔ１１２乃至ｔ１１３近傍のタイミングにおいて、信号レベルの受光信号が読み出される。
【０１２１】
ステップＳ８２において、システム制御部１１５’は、処理対象行の画素のリセットパルス線にリセットパルスＲＳＴを発生する。すなわち、例えば、処理対象行が第ｎ行である場合、選択パルスＳＥＬの発生期間の最終タイミングである時刻ｔ１１４乃至ｔ１１５において、リセットパルスＲＳＴが発生される。この処理により、処理対象行の画素の浮遊拡散領域ＦＤがリセットされる。
【０１２２】
ステップＳ８３において、システム制御部１１５’’は、図１５で示されるように、カラム処理部１１３に対してサンプルホールドタイミングパルスＳＨＮを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１５１乃至ｔ１５２といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＮが発生される。
【０１２３】
ステップＳ８４において、サンプルホールドタイミングパルスＳＨＮにより、カラム処理部１１３’は、垂直信号線１１７（ＶＳＬ）より供給されてくる受光信号をリセットレベルの情報として記憶する。すなわち、第ｎ行目の単位画素の場合、図１５における点線で示される時刻ｔ１５１乃至ｔ１５２近傍のタイミングにおいて、リセットレベルの受光信号が読み出される。
【０１２４】
ステップＳ８５において、カラム処理部１１３’は、記憶している信号レベルの受光信号から、リセットレベルの受光信号の値を減算することにより差分を求め、求めた差分を対応する行における各画素の信号レベルとして、水平駆動部１１４により列選択されたタイミングで順次受光信号を信号処理部１１８’に供給する。
【０１２５】
ステップＳ８６において、システム制御部１１５’’は、アドレスリスト１１５ａに記憶されている行の順序のうち、読み出しが未処理の行が存在するか否かを判定する。例えば、未処理の行が存在する場合、処理は、ステップＳ８０に戻る。すなわち、全ての行の画素の受光レベルとリセットレベルのそれぞれの受光信号が読み出され、その差分が信号レベルとして格納されるまで、ステップＳ８０乃至Ｓ８６の処理が繰り返され、順次データ格納部１１８ｃに画素の受光信号の信号レベルが格納されていく。
【０１２６】
ステップＳ８６において、全ての行の画素の受光信号が読み出されたと判定された場合、処理は、ステップＳ８７に進む。
【０１２７】
すなわち、アドレスリスト１１５ａは、処理対象としている画像における各画素の信号レベルに応じた行単位の順位が記録されているため、ステップＳ８０乃至Ｓ８６で順次読み出される順序は、処理対象となっている画像の行単位での信号レベルに基づいて求められた信号レベルの高い順番で読み出されることになる。さらに、信号レベルは、読み出された信号レベルと、リセットレベルとの差分となるため、浮遊拡散領域ＦＤにおいて、排出トランジスタＴＲ＿ＯＦＧから開放しきれない電荷による影響を低減し、より高い精度で信号レベルを測定することが可能となる。
【０１２８】
従って、例えば、行単位での信号レベルの順位が、上位から第ｎ行、第（ｎ−１）行、および第（ｎ＋１）行である場合、図１５で示されるように、最初に、第ｎ行の選択パルスＳＥＬが時刻ｔ１１１乃至ｔ１５３において発生される。その間に時刻ｔ１１２乃至ｔ１１３において、サンプルホールドタイミングパルスＳＨＳが発生され、時刻ｔ１１４乃至ｔ１１５においてリセットパルスＲＳＴが発生されて、第ｎ行の各画素の信号レベルが読み出される。さらに、時刻ｔ１５１乃至ｔ１５２において、サンプルホールドタイミングパルスＳＨＮが発生され、第ｎ行の各画素のリセットレベルが読み出される。
【０１２９】
そして、第ｎ行の処理が終了すると、第（ｎ−１）行の処理となるため、第（ｎ−１）行の選択パルスＳＥＬが時刻ｔ１１６乃至ｔ１５６において発生される。その間に時刻ｔ１１７乃至ｔ１１８において、サンプルホールドタイミングパルスＳＨＳが発生され、時刻ｔ１１９乃至ｔ１２０においてリセットパルスＲＳＴが発生され、第（ｎ−１）行の各画素の信号レベルが読み出される。さらに、時刻ｔ１５４乃至ｔ１５５において、サンプルホールドタイミングパルスＳＨＮが発生され、第（ｎ−１）行の各画素のリセットレベルが読み出される。
【０１３０】
さらに、第（ｎ−１）行の処理が終了すると、第（ｎ＋１）行の処理となるため、第（ｎ＋１）行の選択パルスＳＥＬが時刻ｔ１２１乃至ｔ１５９において発生される。尚、その間に時刻ｔ１２２乃至ｔ１２３において、サンプルホールドタイミングパルスＳＨＳが発生され、時刻ｔ１２４乃至ｔ１２５においてリセットパルスＲＳＴが発生され、第（ｎ＋１）行の各画素の信号レベルが読み出される。さらに、時刻ｔ１５７乃至ｔ１５８において、サンプルホールドタイミングパルスＳＨＮが発生され、第（ｎ＋１）行の各画素のリセットレベルが読み出される。
【０１３１】
すなわち、以上の処理により、読み出された信号レベルと読み出されたリセットレベルと受光信号の差分を、正規の信号レベルとして扱うようにしているので、より高い精度で信号レベルを読み出すことが可能となる。また、この際においても、受光レベルの高い画素から順に、すなわち、受光レベルの高い、浮遊拡散領域ＦＤの蓄積期間が長いほどリーク成分のノイズが発生しやすい画素の信号レベルから順に読み出されるので、ノイズの発生を低減することが可能となる。
【０１３２】
＜４．第４の実施の形態＞
［その他の固体撮像素子の構成例］
以上においては、浮遊拡散領域ＦＤより転送された電荷に基づいて読み出される信号レベルを先に読み出した後、リセットレベルを読み出すようにする例について説明してきたが、電荷が転送される前の浮遊拡散領域ＦＤの信号レベルをリセットレベルとして読み出し、その後、信号レベルを読み出すようにしてもよい。
【０１３３】
図１６は、処理対象となる画像のリセットレベルを読んだ後、信号レベルを読み出し、その差分を信号レベルとするようにしたＣＭＯＳイメージセンサ１００の構成例を示している。尚、図１６において、図１３のＣＭＯＳイメージセンサ１００と同様の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。
【０１３４】
すなわち、図１６のＣＭＯＳイメージセンサ１００における、図１３のＣＭＯＳイメージセンサ１００と異なる構成は、画素アレイ部１１１の単位画素の構成、並びに、システム制御部１１５’’に代えて、システム制御部１１５’’’を備えた点である。
【０１３５】
システム制御部１１５’’’は、システム制御部１１５’’と基本的な機能は同様であるが、さらに、後述する単位画素の構成に新たに加えられる第２の転送ゲートのゲートに供給する第２の転送パルスＴＲＧを発生する。
【０１３６】
［図１６のＣＭＯＳイメージセンサ１００の単位画素の回路構成例］
次に、図１７を参照して、図１６の画素アレイ部１１１に配設される単位画素１２０の回路構成例について説明する。尚、図８の構成と同一の機能を備える構成については、同一の名称と同一の符号を付しており、その説明は、適宜省略するものとする。
【０１３７】
すなわち、図１７の単位画素１２０の回路構成例において、図８の単位画素の回路構成例と異なる点は、新たに、第２の転送ゲートＴＲ＿ＴＲＧ、および、転送ゲートＴＲ＿ＴＲＧのゲートに対して第２の転送パルスＴＲＧを発生するための第２の転送パルス線ＴＲＧが設けられ、さらに、第１の転送ゲートである、転送ゲートＴＲ＿ＲＯＧとの間に第２の浮遊拡散領域ＦＤ２が設けられている点である。尚、図１７においては、図８の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤは、それぞれ第１の転送ゲートＴＲ＿ＲＯＧ、および第１の浮遊拡散領域ＦＤ１と称するものとする。
【０１３８】
［図１６のＣＭＯＳイメージセンサ１００の駆動処理］
次に、図１８のフローチャート、および図１９のタイミングチャートを参照して、図１６のＣＭＯＳイメージセンサ１００の駆動処理について説明する。尚、図１９においては、上から３段目までにおいては、それぞれ画素アレイ部１１１の第（ｎ−１）行乃至第（ｎ＋１）行の画素に対するリセットパルスＲＳＴ、第２の転送パルスＲＯＧ、第１の転送パルスＲＯＧ、排出パルスＯＦＧ、選択パルスＳＥＬの発生タイミングを示している。また、最下段には、サンプルホールドタイミングパルスＳＨＮ，ＳＨＳの発生タイミングが示されている。また、図１８のサンプルホールドタイミングパルスＳＨＮ，ＳＨＳは、図１５のサンプルホールドタイミングパルスＳＨＳ，ＳＨＮと表示位置が上下逆にされている点に注意されたい。
【０１３９】
すなわち、ステップＳ１０１において、システム制御部１１５’’’は、例えば、図１９の時刻ｔ１０１乃至ｔ１０２で示されるように、全画素のリセットパルス線、および第１，第２の転送パルス線に対して、リセットパルスＲＳＴ、第１の転送パルスＲＯＧ、および第２の転送パルスＴＲＧを発生させる。この処理により、いわゆる、グローバルリセットがなされる。さらに、同時に、システム制御部１１５’’’は、時刻ｔ１０１乃至ｔ１０７で示されるように、全画素の排出パルス線ＯＦＧに対して、排出パルスＯＦＧをローレベル（ＧＮＤレベル）にして発生させる。
【０１４０】
この結果、排出トランジスタＴＲ＿ＯＦＧは、オフの状態となり、ステップＳ１０２においては、フォトダイオードＰＤにおいて受光に応じて光電変換により電荷の蓄積が開始される。すなわち、露光期間が開始される。
【０１４１】
ステップＳ１０３において、システム制御部１１５’’’は、時刻ｔ１０３乃至ｔ１０４において、リセットパルスＲＳＴ、および第１の転送パルスＲＯＧを発生させて、浮遊拡散領域ＦＤ１の電荷をリセットさせる。すなわち、露光期間が終了される。
【０１４２】
ステップＳ１０４において、システム制御部１１５’’’は、時刻ｔ１０５乃至ｔ１０６において、第２の転送パルスＴＲＧを発生させて、フォトダイオードＰＤの電荷を浮遊拡散領域ＦＤ２に転送させる。すなわち、グローバル転送がなされる。
【０１４３】
ステップＳ１０５において、システム制御部１１５’’’は、時刻ｔ１０７で示されるように、全画素の排出パルス線ＯＦＧに対して、排出パルスＯＦＧをハイレベルにして発生させる。この処理により、全画素の排出トランジスタＴＲ＿ＯＦＧがオンの状態となり、フォトダイオードＰＤのカソードが、排出ドレイン線ＯＦＤに接続され、フォトダイオードＰＤに蓄積された電荷が排出ドレイン線ＯＦＤより開放される。
【０１４４】
ステップＳ１０６において、信号処理部１１８’の高輝度検出部１１８ｅは、例えば、図１９の時刻Ｔにおいて、全画素の排出ドレイン線ＯＦＤの電流値を、図８で示されるような差動増幅回路ＡＭより電圧値の信号レベルとして読み出し、行単位の情報として記憶する。すなわち、時刻Ｔで示されるように、時刻ｔ１０１乃至ｔ１０７におけるグローバルリセット、およびグローバル転送の期間が経過し、いずれの画素からの読み出しもされていない状態のタイミングで、高輝度検出部１１８ｅ’は、各画素の受光レベルを検出する。
【０１４５】
ステップＳ１０７において、レベル解析部１１８ａ’は、高輝度検出部１１８ｅに記憶されている行単位の排出ドレイン線ＯＦＤの電流値に対応する電圧値の信号レベルを高い順に順番を求め、アドレスリスト１１８ｂに登録する。
【０１４６】
ステップＳ１０８において、信号処理部１１８’は、システム制御部１１５’’’のアドレスリスト１１５ａを、アドレスリスト１１８ｂ’で置換することにより更新する。すなわち、ここでは、システム制御部１１５’’’のアドレスリスト１１５ａには、これから電荷の読み出しを開始しようとする各画素が受光している信号レベルに基づいた行単位の順番が登録されることになる。
【０１４７】
ステップＳ１０９において、システム制御部１１５’’’は、アドレスリスト１１５ａの情報を読み出してアドレスリスト１１５ａに記録された行単位の優先順位の情報を読み出す。
【０１４８】
ステップＳ１１０において、システム制御部１１５’’’は、アドレスリスト１１５ａの行単位の順序に基づいて、未処理となる最上位の行を処理対象行として認識すると共に、処理対象行の画素に対して、選択パルス線より選択パルスＳＥＬを発生する。例えば、第ｎ行が処理対象行である場合、システム制御部１１５’’’は、図１９で示されるように、時刻ｔ１１１乃至ｔ１７１において、リセットパルスＲＳＴを発生する。この処理により、浮遊拡散領域ＦＤ１は、リセットされる。また、システム制御部１１５’’’は、図１９で示されるように、時刻ｔ１１１乃至ｔ１５３において、選択パルスＳＥＬを発生する。これにより、垂直信号線ＶＳＬが有効となり、浮遊拡散領域ＦＤより受光信号としての電荷を転送させる。このとき、同時に、システム制御部１１５’’’は、カラム処理部１１３に対してサンプルホールドタイミングパルスＳＨＮを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１１２乃至ｔ１１３といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＮが発生される。
【０１４９】
ステップＳ１１１において、サンプルホールドタイミングパルスＳＨＮにより、カラム処理部１１３’は、垂直信号線１１７（ＶＳＬ）を介して読み出される受光信号をリセットレベルの情報として記憶する。すなわち、第ｎ行目の単位画素の場合、図１９における点線で示される時刻ｔ１１２乃至ｔ１１３近傍のタイミングにおいて、リセットレベルの受光信号が読み出される。すなわち、図１９の時刻ｔ１１１乃至ｔ１７１において、リセットパルスＲＳＴが発生されているため、カラム処理部１１３’は、浮遊拡散領域ＦＤ１のリセットレベルの受光信号が読み出される。
【０１５０】
ステップＳ１１２において、システム制御部１１５’’’は、処理対象行の画素の第１の転送パルス線に第１の転送パルスＲＯＧを発生する。例えば、処理対象行が第ｎ行である場合、選択パルスＳＥＬの発生期間の最終タイミングである時刻ｔ１１４乃至ｔ１１５において、第１の転送パルスＲＯＧが発生される。この処理により、処理対象行の画素の浮遊拡散領域ＦＤ２の電荷が浮遊拡散領域ＦＤ１に転送されると共に、浮遊拡散領域ＦＤ１の受光信号が信号レベルとして垂直信号線１１７（ＶＳＬ）を介して読み出される。
【０１５１】
ステップＳ１１３において、システム制御部１１５’’’は、図１９で示されるように、カラム処理部１１３に対してサンプルホールドタイミングパルスＳＨＳを発生する。すなわち、処理対象行が第ｎ行である場合、時刻ｔ１５１乃至ｔ１５２といった、選択パルスＳＥＬの発生期間内に、サンプルホールドタイミングパルスＳＨＳが発生される。
【０１５２】
ステップＳ１１４において、サンプルホールドタイミングパルスＳＨＳにより、カラム処理部１１３’は、垂直信号線ＶＳＬより供給されてくる受光信号を信号レベルとして読み出し記憶する。すなわち、第ｎ行目の単位画素の場合、図１９における点線で示される時刻ｔ１５１乃至ｔ１５３近傍のタイミングにおいて、信号レベルの受光信号が読み出される。
【０１５３】
ステップＳ１１５において、カラム処理部１１３’は、記憶している信号レベルの受光信号から、リセットレベルの受光信号の値を減算することにより差分を求め、求めた差分を対応する行における各画素の信号レベルとして、水平駆動部１１４により列選択されたタイミングで順次受光信号を信号処理部１１８’に供給する。
【０１５４】
ステップＳ１１６において、システム制御部１１５’’’は、アドレスリスト１１５ａに記憶されている行の順序のうち、読み出しが未処理の行が存在するか否かを判定する。例えば、未処理の行が存在する場合、処理は、ステップＳ１１０に戻る。すなわち、全ての行の画素の受光信号の受光レベルとリセットレベルとが読み出され、その差分が信号レベルとして格納されるまで、ステップＳ１１０乃至Ｓ１１６の処理が繰り返され、順次データ格納部１１８ｃに画素の受光信号の信号レベルが格納されていく。
【０１５５】
ステップＳ１１６において、全ての行の画素の受光信号が読み出されたと判定された場合、処理は、ステップＳ１１７に進む。
【０１５６】
すなわち、アドレスリスト１１５ａ’’’は、処理対象としている画像における各画素の信号レベルに応じた行単位の順位が記録されているため、ステップＳ１１０乃至Ｓ１１６で順次読み出される順序は、処理対象となっている画像の行単位での信号レベルに基づいて求められた信号レベルの高い順番で読み出されることになる。さらに、リセットレベルの受光信号が先に読み出された後、信号レベルの受光信号が読み出されて、信号レベルと、リセットレベルとの差分が求められるため、信号レベルの受光信号をリセットした場合に残留電荷のばらつきなどにより、差分値が正確に求められないといった影響を低減することができ、より高い精度で信号レベルを測定することが可能となる。
【０１５７】
従って、例えば、行単位での信号レベルの順位が、上位から第ｎ行、第（ｎ−１）行、および第（ｎ＋１）行である場合、図１９で示されるように、最初に、第ｎ行の選択パルスＳＥＬが時刻ｔ１１１乃至ｔ１５３において発生される。その間に、時刻ｔ１１１乃至ｔ１７１において、リセットパルスＲＳＴが発生され、時刻ｔ１１２乃至ｔ１１３において、サンプルホールドタイミングパルスＳＨＮが発生され、第ｎ行の各画素のリセットレベルの受光信号が読み出される。さらに、時刻ｔ１１４乃至ｔ１１５において第１の転送パルスＲＯＧが発生されて、時刻ｔ１５１乃至ｔ１５２において、サンプルホールドタイミングパルスＳＨＳが発生され、第ｎ行の各画素の信号レベルの信号レベルが読み出される。
【０１５８】
そして、第ｎ行の処理が終了すると、第（ｎ−１）行の処理となるため、第（ｎ−１）行の選択パルスＳＥＬが時刻ｔ１１６乃至ｔ１５６において発生される。その間に、時刻ｔ１１６乃至ｔ１７２において、リセットパルスＲＳＴが発生され、時刻ｔ１１７乃至ｔ１１８において、サンプルホールドタイミングパルスＳＨＮが発生され、第（ｎ−１）行の各画素のリセットレベルが読み出される。さらに、時刻ｔ１１９乃至ｔ１２０において第１の転送パルスＲＯＧが発生され、時刻ｔ１５４乃至ｔ１５５において、サンプルホールドタイミングパルスＳＨＳが発生され、第（ｎ−１）行の各画素の信号レベルが読み出される。
【０１５９】
さらに、第（ｎ−１）行の処理が終了すると、第（ｎ＋１）行の処理となるため、第（ｎ＋１）行の選択パルスＳＥＬが時刻ｔ１２１乃至ｔ１５９において発生される。尚、その間に、時刻ｔ１２１乃至ｔ１７３において、リセットパルスＲＳＴが発生され、時刻ｔ１２２乃至ｔ１２３において、サンプルホールドタイミングパルスＳＨＮが発生され、第（ｎ＋１）行の各画素の信号レベルが読み出される。さらに、時刻ｔ１２４乃至ｔ１２５において第１の転送パルスＲＯＧが発生され、時刻ｔ１５７乃至ｔ１５８において、サンプルホールドタイミングパルスＳＨＳが発生され、第（ｎ−１）行の各画素の信号レベルが読み出される。
【０１６０】
すなわち、以上の処理により、リセットレベルの受光信号を読み出した後に、信号レベルの受光信号を読み出し、読み出された信号レベルとリセットレベルとの差分を、正規の信号レベルとして扱うようにしているので、より高い精度で信号レベルを読み出すことが可能となる。また、この際においても、受光レベルの高い画素から順に読み出されるので、受光レベルの高い、浮遊拡散領域ＦＤの蓄積期間が長いほどノイズが発生しやすい画素の信号レベルから順に読み出されるので、ノイズの発生を低減することが可能となる。
【０１６１】
＜５．第５の実施の形態＞
［単位画素のその他の構造］
本発明は、以上のように説明してきた単位画素の構成のみならず、様々な単位画素の構成においても適用することが可能である。以降においては、適用が可能な単位画素の構造について説明する。
【０１６２】
単位画素１２０は、浮遊拡散領域（容量）（フローティングディフュージョンとも称する）とは別に、光電変換素子から転送される光電荷を保持（蓄積）する電荷保持領域（以下、「メモリ部」とも称する）を有する構造とすることができる。
【０１６３】
図２０は、単位画素１２０の構造の実施の形態の構成例を示す単位画素１２０Ａの構成を示す図である。
【０１６４】
単位画素１２０Ａは、光電変換素子として例えばフォトダイオード（ＰＤ）１２１を有している。フォトダイオード１２１は、例えば、Ｎ型基板１３１上に形成されたＰ型ウェル層１３２に対して、Ｐ型層１３３を基板表面側に形成してＮ型埋め込み層１３４を埋め込むことによって形成される埋め込み型フォトダイオードである。
【０１６５】
単位画素１２０Ａは、フォトダイオード１２１に加えて、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５を有する。なお、メモリ部１２３および浮遊拡散領域１２５は遮光されている。
【０１６６】
第１転送ゲート１２２は、フォトダイオード１２１で光電変換され、その内部に蓄積された電荷を、ゲート電極１２２Ａに転送パルスＴＲＸが印加されることによって転送する。メモリ部１２３は、ゲート電極１２２Ａの下に形成されたＮ型の埋め込みチャネル１３５によって形成され、第１転送ゲート１２２によってフォトダイオード１２１から転送された電荷を蓄積する。メモリ部１２３が埋め込みチャネル１３５によって形成されていることで、Ｓｉ−ＳｉＯ２界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
【０１６７】
このメモリ部１２３において、その上部にゲート電極１２２Ａを配置し、そのゲート電極１２２Ａに転送パルスＴＲＸを印加することでメモリ部１２３に変調をかけることができる。すなわち、ゲート電極１２２Ａに転送パルスＴＲＸが印加されることで、メモリ部１２３のポテンシャルが深くなる。これにより、メモリ部１２３の飽和電荷量を、変調を掛けない場合よりも増やすことができる。
【０１６８】
第２転送ゲート１２４は、メモリ部１２３に蓄積された電荷を、ゲート電極１２４Ａに転送パルスＴＲＧが印加されることによって転送する。浮遊拡散領域１２５は、Ｎ型層からなる電荷電圧変換部であり、第２転送ゲート１２４によってメモリ部１２３から転送された電荷を電圧に変換する。
【０１６９】
単位画素１２０Ａはさらに、リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８を有している。リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８は、図２０の例では、ＮチャネルのＭＯＳトランジスタを用いている。しかし、図２０で例示したリセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１７０】
リセットトランジスタ１２６は、電源ＶＤＤと浮遊拡散領域１２５との間に接続されており、ゲート電極にリセットパルスＲＳＴが印加されることによって浮遊拡散領域１２５をリセットする。増幅トランジスタ１２７は、ドレイン電極が電源ＶＤＤに接続され、ゲート電極が浮遊拡散領域１２５に接続されており、浮遊拡散領域１２５の電圧を読み出す。
【０１７１】
選択トランジスタ１２８は、例えば、ドレイン電極が増幅トランジスタ１２７のソース電極に、ソース電極が垂直信号線１１７にそれぞれ接続されており、ゲート電極に選択パルスＳＥＬが印加されることで、画素信号を読み出すべき単位画素１２０Ａを選択する。なお、選択トランジスタ１２８については、電源ＶＤＤと増幅トランジスタ１２７のドレイン電極との間に接続した構成を採ることも可能である。
【０１７２】
なお、浮遊拡散領域１２５、リセットトランジスタ１２６、増幅トランジスタ１２７および選択トランジスタ１２８については、その一つあるいは複数を画素信号の読み出し方法によって省略したり、複数の画素間で共有したりすることも可能である。
【０１７３】
単位画素１２０Ａはさらに、フォトダイオード１２１の蓄積電荷を排出するための電荷排出部１２９を有している。この電荷排出部１２９は、露光開始時にゲート電極１２９Ａに制御パルスＡＢＧが印加されることで、フォトダイオード１２１の電荷をＮ型層のドレイン部１３６に排出する。電荷排出部１２９はさらに、露光終了後の読み出し期間中にフォトダイオード１２１が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン部１３６には、所定の電圧ＶＤＤが印加されている。
【０１７４】
また、単位画素１２０Ａでは、フォトダイオード２１の蓄積電荷を排出したり、フォトダイオード１２１で電荷が溢れるのを防止したりするために電荷排出部１２９を設ける構成を採っている。これに対して、転送パルスＴＲＸ，ＴＲＧおよびリセットパルスＲＳＴを全てアクティブ（本例では、“Ｈ”レベル）状態にする構成を採ることによっても、電荷排出部１２９と同等の作用効果を得ることができる。
【０１７５】
ここで、電荷保持領域としてのメモリ部１２３のゲート電極、即ち、第１転送ゲート１２２のゲート電極１２２Ａの電位について説明する。
【０１７６】
本実施形態においては、電荷保持領域としてのメモリ部１２３のゲート電極の電位が、第１転送ゲート１２２および第２転送ゲート１２４のうち少なくともいずれか、たとえば第１転送ゲート１２２を非導通状態とする期間に、ピニング状態とする電位に設定される。より具体的には、第１転送ゲート１２２若しくは第２転送ゲート１２４のいずれか一方、または両方を非導通状態とする際に、ゲート電極１２２Ａ，１２４Ａに印加する電圧が、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるように設定される。
【０１７７】
本実施形態のように、転送ゲートを形成するトランジスタがＮ型の場合、第１転送ゲート１２２を非導通状態とする際に、ゲート電極１２２Ａに印加する電圧がＰ型ウェル層１３２に対しグランドＧＮＤよりも負電位となる電圧に設定される。なお、図示しないが、転送ゲートを形成するトランジスタがＰ型である場合、Ｐ型ウェル層がＮ型ウェル層となり、このＮ型ウェル層に対して電源電圧ＶＤＤよりも高い電圧に設定される。
【０１７８】
第１転送ゲート１２２を非導通状態とする際に、ゲート電極１２２Ａに印加する電圧を、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるような電圧に設定する理由は以下の通りである。
【０１７９】
第１転送ゲート１２２のゲート電極１２２Ａの電位を、Ｐ型ウェル層１３２に対して同電位（例えば０Ｖ）とすると、Ｓｉ表面の結晶欠陥から発生するキャリアがメモリ部１２３に蓄積され、暗電流となり画質を劣化させるおそれがある。このため、本実施形態においては、メモリ部１２３上に形成されるゲート電極１２２Ａのオフ（ＯＦＦ）電位を、Ｐ型ウェル層１３２に対して負電位、例えば−２．０Ｖとする。これにより、本実施形態においては、電荷保持期間中はメモリ部１２３のＳｉ表面に正孔（ホール：Hole）を発生させ、Ｓｉ表面で発生した電子（エレクトロン：Electron）を再結合させることが可能で、その結果、暗電流を低減することが可能である。
【０１８０】
なお、図２０の構成においては、メモリ部１２３の端部に、第２転送ゲート１２４のゲート電極１２４Ａが存在することから、このゲート電極１２４Ａも負電位とすることで、メモリ部１２３の端部で発生す暗電流を同様に抑えることが可能である。
【０１８１】
ＣＭＯＳイメージセンサ１００は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード１２１に蓄積された電荷を、遮光されたメモリ部１２３および浮遊拡散領域１２５へ転送することで、グローバル露光を実現する。このグローバル露光により、全画素一致した露光期間による歪みのない撮像が可能となる。
【０１８２】
なお、本実施の形態での全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素などは除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時の動作の代わりに複数行（例えば、数十行）ずつに高速に走査するものも含まれる。
【０１８３】
尚、図２０のフォトダイオード１２１、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図１７のフォトダイオードＰＤ、第２の転送ゲートＴＲ＿ＴＲＧ、浮遊拡散領域ＦＤ２、第１の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤ１に対応するものであり、対応した動作により、同様の作用効果を奏する。
【０１８４】
［単位画素のその他の第１構成例］
本発明は、上述した実施の形態で説明した単位画素以外の構造にも採用することができる。以下、本発明が適用可能なその他の単位画素の構造について説明する。なお、以下の図において、図２０と対応する部分には同一符号を付してあり、その説明は適宜省略する。
【０１８５】
図２１は、単位画素１２０のその他の第１構成例である単位画素１２０Ｂの構造を示す図である。
【０１８６】
単位画素１２０Ｂでは、図２０の単位画素１２０における第１転送ゲート１２２とメモリ部１２３が省略され、Ｐ型ウェル層１３２を挟んで、フォトダイオード１２１と浮遊拡散領域１２５が隣接する配置となっている。フォトダイオード１２１と浮遊拡散領域１２５の間のＰ型ウェル層１３２の上側には、第２転送ゲート１２４が配置されている。
【０１８７】
単位画素１２０Ｂにおけるグローバル露光動作について説明する。まず、全画素同時に埋め込みフォトダイオード１２１の蓄積電荷を空にする電荷排出動作が実行された後、露光が開始される。これにより、フォトダイオード１２１のＰＮ接合容量に光電荷が蓄積される。露光期間終了時点で、第２転送ゲート１２４が全画素同時にＯＮされ、蓄積された光電荷が全て浮遊拡散領域１２５へと転送される。第２転送ゲート１２４を閉じることで、全画素同一の露光期間で蓄積された光電荷が浮遊拡散領域１２５で保持される。その後、浮遊拡散領域１２５で保持された光電荷が、順次、画素信号として垂直信号線１１７を通して読み出される。最後に、浮遊拡散領域１２５がリセットされ、しかる後、リセットレベルが読み出される。
【０１８８】
尚、図２１のフォトダイオード１２１、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図３のフォトダイオードＰＤ、転送ゲートＴＲ＿ＴＲＧ、および浮遊拡散領域ＦＤに対応するものであり、対応した動作により、同様の作用効果を奏する。
【０１８９】
［単位画素のその他の第２構成例］
図２２は、単位画素１２０のその他の第２構成例である単位画素１２０Ｃの構造を示す図である。
【０１９０】
単位画素１２０Ｃでは、ゲート電極１２２Ａの下で、かつ、フォトダイオード１２１とメモリ部１２３との境界部分に、Ｐ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した点が単位画素１２０と異なる。
【０１９１】
オーバーフローパス１３０を形成するためには、不純物拡散領域１３７のポテンシャルを低くする必要がある。不純物拡散領域１３７に軽くＮ不純物をドープしてＰ不純物濃度を下げることで、Ｐ−の不純物拡散領域１３７を形成することができる。あるいはポテンシャルバリア形成の際に不純物拡散領域１３７にＰ不純物をドープする場合はその濃度を下げることで、Ｐ−の不純物拡散領域１３７を形成することができる。
【０１９２】
単位画素１２０Ｃでは、低照度での発生電荷を優先的にフォトダイオード１２１で蓄積する手段として、フォトダイオード１２１とメモリ部１２３との境界部分に形成されたオーバーフローパス１３０が用いられる。
【０１９３】
フォトダイオード１２１とメモリ部１２３との境界部分に、Ｐ−の不純物拡散領域１３７を設けることで境界部分のポテンシャルが下がる。このポテンシャルが下がった部分がオーバーフローパス１３０となる。そして、フォトダイオード１２１で発生し、オーバーフローパス１３０のポテンシャルを超えた電荷は、自動的にメモリ部１２３に漏れて、蓄積される。換言すれば、オーバーフローパス１３０のポテンシャル以下の発生電荷はフォトダイオード１２１に蓄積される。
【０１９４】
オーバーフローパス１３０は中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としてのオーバーフローパス１３０は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード１２１での光電変換によって発生し、オーバーフローパス１３０のポテンシャルで決まる所定電荷量を超える電荷を信号電荷としてメモリ部１２３へ転送する。
【０１９５】
なお、図２２の例では、Ｐ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した構造が採用されている。しかし、Ｐ−の不純物拡散領域１３７を設ける代わりに、Ｎ−の不純物拡散領域１３７を設けることによりオーバーフローパス１３０を形成した構造をとることも可能である。
【０１９６】
尚、図２２のフォトダイオード１２１、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図１７のフォトダイオードＰＤ、第２の転送ゲートＴＲ＿ＴＲＧ、浮遊拡散領域ＦＤ２、第１の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤ１に対応するものであり、対応した動作により、同様の作用効果を奏する。
【０１９７】
［単位画素のその他の第３構成例］
図２３は、単位画素１２０のその他の第３構成例である単位画素１２０Ｄの構造を示す図である。
【０１９８】
単位画素１２０Ｄは、図２１の単位画素１２０Ｂの構成に、浮遊拡散領域１２５と同様のメモリ部１２３が設けられた構成となっている。即ち、単位画素１２０Ｄでは、第１転送ゲート１２２のゲート電極１２２Ａがフォトダイオード１２１とメモリ部１２３の境界のＰ型ウェル層１３２の上部に設けられている。また、単位画素１２０Ｄでは、メモリ部１２３が浮遊拡散領域１２５と同様のＮ型層１３８によって形成される。
【０１９９】
単位画素１２０Ｄにおけるグローバル露光動作は、次の手順で実行される。まず、電荷排出動作が全画素同時に実行され、同時露光が開始される。発生した光電荷がフォトダイオード１２１に蓄積される。露光終了時点で、第１転送ゲート１２２が全画素同時にＯＮされ、蓄積された光電荷がメモリ部１２３へ転送され、保持される。露光終了後、順次動作にてリセットレベルと信号レベルが読み出される。即ち、浮遊拡散領域１２５がリセットされ、次にリセットレベルが読み出される。続いて、メモリ部１２３の保持電荷が浮遊拡散領域１２５へ転送され、信号レベルが読み出される。
【０２００】
尚、図２３のフォトダイオード１２１、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図１７のフォトダイオードＰＤ、第２の転送ゲートＴＲ＿ＴＲＧ、浮遊拡散領域ＦＤ２、第１の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤ１に対応するものであり、対応した動作により、同様の作用効果を奏する。
【０２０１】
［単位画素のその他の第４構成例］
図２４は、単位画素１２０のその他の第４構成例である単位画素１２０Ｅの構造を示す図である。
【０２０２】
図２０の単位画素１２０Ａでは、メモリ部１２３が埋め込みチャネル１３５によって形成された構成となっている。これに対して、図２４の単位画素１２０Ｅでは、メモリ部１２３を、埋め込み型のＮ型拡散領域１３９によって形成した構成が採用されている。
【０２０３】
メモリ部１２３をＮ型拡散領域１３９によって形成した場合であっても、埋め込みチャネル１３５によって形成した場合と同様の作用効果を得ることができる。具体的には、Ｐ型ウェル層１３２の内部にＮ型拡散領域１３９を形成し、基板表面側にＰ型層１４０を形成することで、Ｓｉ−ＳｉＯ２界面で発生する暗電流がメモリ部１２３のＮ型拡散領域１３９に蓄積されることを回避できるため画質の向上に寄与できる。
【０２０４】
ここで、メモリ部１２３のＮ型拡散領域１３９の不純物濃度は、浮遊拡散領域１２５の不純物濃度よりも低くすることが好ましい。このような不純物濃度の設定により、第２転送ゲート１２４によるメモリ部１２３から浮遊拡散領域１２５への電荷の転送効率を高めることができる。単位画素１２０Ｅにおけるグローバル露光動作は、図２０の単位画素１２０Ａと同様である。
【０２０５】
なお、図２４に示した単位画素１２０Ｅの構成では、メモリ部１２３を埋め込み型のＮ型拡散領域１３９によって形成したが、メモリ部１２３で発生する暗電流が増加することがあるものの、埋め込み型にしない構造としてもよい。
【０２０６】
また、単位画素１２０Ｅの構成においても、図２０の単位画素１２０Ａにおける場合と同様に電荷排出部１２９を省略し、転送パルスＴＲＸ，ＴＲＧおよびリセットパルスＲＳＴを全てアクティブ状態にする構成を採ることができる。この構成を採ることにより、電荷排出部１２９と同等の作用効果、即ちフォトダイオード１２１の電荷を排出し、また、読み出し期間中にフォトダイオード１２１で溢れた電荷を基板側に逃がすことができる。
【０２０７】
尚、図２４のフォトダイオード１２１、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図１７のフォトダイオードＰＤ、第２の転送ゲートＴＲ＿ＴＲＧ、浮遊拡散領域ＦＤ２、第１の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤ１に対応するものであり、対応した動作により、同様の作用効果を奏する。
【０２０８】
［単位画素のその他の第５構成例］
図２５は、単位画素１２０のその他の第５構成例である単位画素１２０Ｆの構造を示す図である。
【０２０９】
図２０の単位画素１２０では、フォトダイオード１２１と浮遊拡散領域１２５の間に１つのメモリ部（ＭＥＭ）１２３が配置されていたが、図２５の単位画素１２０Ｆでは、さらにもう１つのメモリ部（ＭＥＭ２）１４２が配置されている。即ち、メモリ部が２段構成となっている。
【０２１０】
第３転送ゲート１４１は、メモリ部１２３に蓄積された電荷を、ゲート電極１４１Ａに転送パルスＴＲＸ２が印加されることによって転送する。メモリ部１４２は、ゲート電極１４１Ａの下に形成されたＮ型の埋め込みチャネル１４３によって形成され、第３転送ゲート１４１によってメモリ部１２３から転送された電荷を蓄積する。メモリ部１４２が埋め込みチャネル１４３によって形成されていることで、Ｓｉ−ＳｉＯ２界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
【０２１１】
メモリ部１４２は、メモリ部１２３と同様の構成とされているので、メモリ部１２３と同様、変調を掛けた場合には、メモリ部１４２の飽和電荷量を変調を掛けない場合よりも増やすことができる。
【０２１２】
単位画素１２０Ｆにおけるグローバル露光動作では、全画素同時に蓄積された光電荷はフォトダイオード１２１またはメモリ部１２３で保持される。メモリ部１４２は、画素信号が読み出されるまでの間、光電荷を保持するために使用される。
【０２１３】
尚、図２５のフォトダイオード１２１、第１転送ゲート１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート１２４および浮遊拡散領域（ＦＤ：Floating Diffusion）１２５は、それぞれ、図１７のフォトダイオードＰＤ、第２の転送ゲートＴＲ＿ＴＲＧ、浮遊拡散領域ＦＤ２、第１の転送ゲートＴＲ＿ＲＯＧ、および浮遊拡散領域ＦＤ１に対応するものであり、対応した動作により、同様の作用効果を奏する。
【０２１４】
本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０２１５】
なお、上述した単位画素１２０、および１２０Ａ乃至１２０Ｅにおけるデバイス構造の導電型は一例に過ぎず、Ｎ型、Ｐ型が逆でも構わないし、また、Ｎ型基板１３１の導電型についてもＮ型、Ｐ型のどちらでも構わない
【０２１６】
また、以上においては、信号レベルの読み出し等を行単位とする例について説明してきたが、必ずしも行単位の処理とする必要はなく、例えば、複数の画素単位であっても良いし、複数の行単位と複数の画素単位とであってもよい。
【０２１７】
＜６．第６の実施の形態＞
［本発明の固体撮像素子を適用したＣＭＯＳイメージセンサを備えた電子機器の構成例］
図２６は、本発明の固体撮像素子を適用したＣＭＯＳイメージセンサを備えた電子機器としての、撮像装置の構成例を示すブロック図である。
【０２１８】
図２６の撮像装置３００は、レンズ群などからなる光学部３０１、上述した単位画素１２０の各構成が採用される固体撮像素子（撮像デバイス）３０２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。  
【０２１９】
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ１００等の固体撮像素子、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像素子を用いることができる。
【０２２０】
表示部３０５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０２２１】
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０２２２】
上述したように、固体撮像素子３０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ１００を用いることで、画素トランジスタの閾値バラツキに起因するノイズを低減し、高いＳ／Ｎを確保することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
【０２２３】
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【０２２４】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【０２２５】
尚、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。
【０２２６】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【符号の説明】
【０２２７】
１００  ＣＭＯＳイメージセンサ，  １１１  画素アレイ部，  １１２  垂直駆動部，  １１３  カラム処理部，  １１４  水平駆動部，  １１５，１１５’，１１５’’，１１５’’’  システム制御部，  １１５ａ  アドレスリスト，  １１８，１１８’  信号処理部，  １１８ａ，１１８ａ’  レベル解析部，  １１８ｂ  アドレスリスト，  １１８ｃ  データ格納部，  １１８ｄ  並替部，  １１８ｅ  高輝度検出部
【図１】
2011216966.tif 000003
【図２】
2011216966.tif 000004
【図３】
2011216966.tif 000005
【図４】
2011216966.tif 000006
【図５】
2011216966.tif 000007
【図６】
2011216966.tif 000008
【図７】
2011216966.tif 000009
【図８】
2011216966.tif 000010
【図９】
2011216966.tif 000011
【図１０】
2011216966.tif 000012
【図１１】
2011216966.tif 000013
【図１２】
2011216966.tif 000014
【図１３】
2011216966.tif 000015
【図１４】
2011216966.tif 000016
【図１５】
2011216966.tif 000017
【図１６】
2011216966.tif 000018
【図１７】
2011216966.tif 000019
【図１８】
2011216966.tif 000020
【図１９】
2011216966.tif 000021
【図２０】
2011216966.tif 000022
【図２１】
2011216966.tif 000023
【図２２】
2011216966.tif 000024
【図２３】
2011216966.tif 000025
【図２４】
2011216966.tif 000026
【図２５】
2011216966.tif 000027
【図２６】
2011216966.tif 000028