(57)【要約】【課題】走査される順番に応じて表示素子群の輝度が変化しても、良好に画像を表示することができる表示装置、及び、表示装置の駆動方法を提供する。【解決手段】ＮＬ_MINは４以上の整数であり、領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群は、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査され、更に、ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査される。【選択図】  図１４
2011007842.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子を備えており、
第１の方向に配列された表示素子の１行は１つの表示素子群を構成し、隣接して配置された複数の表示素子群から形成された表示領域の部分をＰ個（但し、Ｐは２以上の整数）備え、第２の方向に並ぶＰ個の表示領域の部分によって表示領域が形成されており、第ｐ番目（但し、ｐ＝１，２・・・，Ｐ）の表示領域の部分を領域ＤＡ（ｐ）と表し、
各表示領域の部分毎に、表示素子は表示素子群単位で走査され、
更に、第１の方向に延びるＭ本の走査線、第２の方向に延びるＮ本のデータ線、及び、第１の方向に延びるＰ本の給電線を備えており、
表示素子は、発光部、及び、電流を流して発光部を駆動するための駆動回路を備えており、
駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
駆動トランジスタにあっては、他方のソース／ドレイン領域は、発光部の一端に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにあっては、一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、ゲート電極は、第ｍ番目の走査線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群にあっては、表示素子を構成する駆動トランジスタの一方のソース／ドレイン領域は、第ｐ番目の給電線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群の行数の値をＮＬ（ｐ）と表し、ＮＬ（１）乃至ＮＬ（Ｐ）における最小値をＮＬ_MINと表し、
領域ＤＡ（ｐ）における第ｉ行目（但し、ｉ＝１，２・・・，ＮＬ（ｐ））の表示素子群を含む行を第［ｐ，ｉ］行と表し、領域ＤＡ（ｐ）に属する各表示素子群が走査される順番を第１番目乃至第ＮＬ（ｐ）番目と数え、
領域ＤＡ（ｐ）において、隣接する表示素子群間における走査の順番の差分の絶対値の最大値をＡＤ（ｐ）と表し、ＡＤ（１）乃至ＡＤ（Ｐ）における最大値をＡＤ_MAXと表し、
領域ＤＡ（ｐ）（但し、ｐ＝Ｐの場合を除く）において第［ｐ，ＮＬ（ｐ）］行が走査される順番と領域ＤＡ（ｐ＋１）において第［ｐ＋１，１］行が走査される順番との差の絶対値をＢＤ（ｐ）と表し、ＢＤ（１）乃至ＢＤ（Ｐ−１）における最大値をＢＤ_MAXと表すとき、
ＮＬ_MINは４以上の整数であり、
領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群は、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査され、更に、
ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査される表示装置。
【請求項２】
一定値の映像信号に基づいて表示装置を動作させた状態において、領域ＤＡ（ｐ）を構成する表示素子群の輝度は、領域ＤＡ（ｐ）における走査の順番の増加に応じて一定方向に変化し、
表示装置を黒表示状態とする一定値の映像信号を入力したときの、Ｎ本の表示素子群における輝度の最大値をＬMAXと表し、走査される順番が１つ相違することにより生ずる表示素子群の輝度の値の変化量をΔＬと表し、或る係数をαと表すとき（但し、αは、０＜α＜１を満たし、表示装置において１つの所定の値）、
ＴＮ・ΔＬ≦α・ＬMAXを満たすようにＴＮの値が設定されている請求項１に記載の表示装置。
【請求項３】
ＮＬ_MINは５以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／２を満たす請求項１又は請求項２に記載の表示装置。
【請求項４】
ＮＬ_MINは２０以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／５を満たす請求項３に記載の表示装置。
【請求項５】
ＮＬ（ｐ）は一定の値である請求項１に記載の表示装置。
【請求項６】
発光部は有機エレクトロルミネッセンス発光部から成る請求項１に記載の表示装置。
【請求項７】
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子を備えており、
第１の方向に配列された表示素子の１行は１つの表示素子群を構成し、隣接して配置された複数の表示素子群から形成された表示領域の部分をＰ個（但し、Ｐは２以上の整数）備え、第２の方向に並ぶＰ個の表示領域の部分によって表示領域が形成されており、第ｐ番目（但し、ｐ＝１，２・・・，Ｐ）の表示領域の部分を領域ＤＡ（ｐ）と表し、
各表示領域の部分毎に、表示素子は表示素子群単位で走査され、
更に、第１の方向に延びるＭ本の走査線、第２の方向に延びるＮ本のデータ線、及び、第１の方向に延びるＰ本の給電線を備えており、
表示素子は、発光部、及び、電流を流して発光部を駆動するための駆動回路を備えており、
駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
駆動トランジスタにあっては、他方のソース／ドレイン領域は、発光部の一端に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにあっては、一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、ゲート電極は、第ｍ番目の走査線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群にあっては、表示素子を構成する駆動トランジスタの一方のソース／ドレイン領域は、第ｐ番目の給電線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群の行数の値をＮＬ（ｐ）と表し、ＮＬ（１）乃至ＮＬ（Ｐ）における最小値をＮＬ_MINと表し、
領域ＤＡ（ｐ）における第ｉ行目（但し、ｉ＝１，２・・・，ＮＬ（ｐ））の表示素子群を含む行を第［ｐ，ｉ］行と表し、領域ＤＡ（ｐ）に属する各表示素子群が走査される順番を第１番目乃至第ＮＬ（ｐ）番目と数え、
領域ＤＡ（ｐ）において、隣接する表示素子群間における走査の順番の差分の絶対値の最大値をＡＤ（ｐ）と表し、ＡＤ（１）乃至ＡＤ（Ｐ）における最大値をＡＤ_MAXと表し、
領域ＤＡ（ｐ）（但し、ｐ＝Ｐの場合を除く）において第［ｐ，ＮＬ（ｐ）］行が走査される順番と領域ＤＡ（ｐ＋１）において第［ｐ＋１，１］行が走査される順番との差の絶対値をＢＤ（ｐ）と表し、ＢＤ（１）乃至ＢＤ（Ｐ−１）における最大値をＢＤ_MAXと表すとき、
ＮＬ_MINは４以上の整数であり、
領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群を、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査し、更に、
ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、及び、表示装置の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子（以下、単に、表示素子と略称する場合がある）にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０００５】
図１８に、従来の表示装置の概念図を示す。この表示装置は、第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１０を備えている。表示装置は、更に、第１の方向に延びるＭ本の走査線ＳＣＬ、第２の方向に延びるＮ本のデータ線ＤＴＬ、及び、第１の方向に延びるＭ本の給電線ＰＳ１を備えている。走査線ＳＣＬは走査回路１０１に接続されている。データ線ＤＴＬは信号出力回路１０２に接続されている。給電線ＰＳ１は電源部１００に接続されている。
【０００６】
図２に示すように、表示素子１０において、駆動トランジスタＴＲDにあっては、他方のソース／ドレイン領域は、発光部ＥＬＰの一端に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成する。また、ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。書込みトランジスタＴＲWにあっては、一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、ゲート電極は、走査線ＳＣＬに接続されている。発光部ＥＬＰのカソード電極は、第２の給電線ＰＳ２に接続されている。第２の給電線ＰＳ２は共通の給電線である。第２の給電線ＰＳ２には、電圧ＶCat（例えば、０ボルト）が印加されている。
【０００７】
図１８に示すように、第ｍ行の表示素子１０は、第ｍ番目の走査線ＳＣＬに接続されており、１つの表示素子群を構成する。この表示装置にあっては、表示素子１０は表示素子群単位で線順次走査され、信号線ＤＴＬからの映像信号に基づいて所定の画像を表示する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１８に示す表示装置にあっては、給電線ＰＳ１の本数は走査線ＳＣＬと同じくＭ本である。そして、電源部１００の動作に基づいて、走査線ＳＣＬに印加される信号に同期して、給電線ＰＳ１に印加する電圧が制御される。電源部１００は、基本的には、給電線ＰＳ１の本数に対応した段数のシフトレジスタ回路と、各段のシフトレジスタ回路に対応して設けられたレベルシフト回路等から構成されている。図１８に示す表示装置にあっては、大型化や高精細度化等に伴い表示素子の行数を増やすと、増加した表示素子の行数分と同じだけ給電線ＰＳ１の本数も増える。これに伴い電源部１００の回路規模は大きくなり、電源部１００のコストが増加する。表示装置の低コスト化及び小型化を図るためには、電源部１００の回路規模を小さくすることが好ましい。
【００１０】
１本の給電線を複数の表示素子群で共用する構成とすれば、電源部の回路規模を小さくすることができ、上述したコストの増加を抑えることができる。しかしながら、この構成の表示装置にあっては、後述するように、走査される順番に応じて表示素子群の輝度が変化するといった現象が認められる。特に、或る給電線に接続されている表示素子群と、該表示素子群に隣接し、該或る給電線とは異なる給電線に接続されている表示素子群との間で輝度差が目立つといった問題が生ずる。
【００１１】
従って、本発明の目的は、走査される順番に応じて表示素子群の輝度が変化しても、良好に画像を表示することができる表示装置、及び、表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための本発明に係る表示装置、及び、本発明に係る表示装置の駆動方法に用いられる表示装置にあっては、
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子を備えており、
第１の方向に配列された表示素子の１行は１つの表示素子群を構成し、隣接して配置された複数の表示素子群から形成された表示領域の部分をＰ個（但し、Ｐは２以上の整数）備え、第２の方向に並ぶＰ個の表示領域の部分によって表示領域が形成されており、第ｐ番目（但し、ｐ＝１，２・・・，Ｐ）の表示領域の部分を領域ＤＡ（ｐ）と表し、
各表示領域の部分毎に、表示素子は表示素子群単位で走査され、
更に、第１の方向に延びるＭ本の走査線、第２の方向に延びるＮ本のデータ線、及び、第１の方向に延びるＰ本の給電線を備えており、
表示素子は、発光部、及び、電流を流して発光部を駆動するための駆動回路を備えており、
駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
駆動トランジスタにあっては、他方のソース／ドレイン領域は、発光部の一端に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにあっては、一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、ゲート電極は、第ｍ番目の走査線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群にあっては、表示素子を構成する駆動トランジスタの一方のソース／ドレイン領域は、第ｐ番目の給電線に接続されており、
領域ＤＡ（ｐ）を形成する表示素子群の行数の値をＮＬ（ｐ）と表し、ＮＬ（１）乃至ＮＬ（Ｐ）における最小値をＮＬ_MINと表し、
領域ＤＡ（ｐ）における第ｉ行目（但し、ｉ＝１，２・・・，ＮＬ（ｐ））の表示素子群を含む行を第［ｐ，ｉ］行と表し、領域ＤＡ（ｐ）に属する各表示素子群が走査される順番を第１番目乃至第ＮＬ（ｐ）番目と数え、
領域ＤＡ（ｐ）において、隣接する表示素子群間における走査の順番の差分の絶対値の最大値をＡＤ（ｐ）と表し、ＡＤ（１）乃至ＡＤ（Ｐ）における最大値をＡＤ_MAXと表し、
領域ＤＡ（ｐ）（但し、ｐ＝Ｐの場合を除く）において第［ｐ，ＮＬ（ｐ）］行が走査される順番と領域ＤＡ（ｐ＋１）において第［ｐ＋１，１］行が走査される順番との差の絶対値をＢＤ（ｐ）と表し、ＢＤ（１）乃至ＢＤ（Ｐ−１）における最大値をＢＤ_MAXと表す。
【００１３】
そして、上記の目的を達成するための本発明に係る表示装置は、
ＮＬ_MINは４以上の整数であり、
領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群は、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査され、更に、
ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査される表示装置である。
【００１４】
また、上記の目的を達成するための本発明に係る表示装置の駆動方法は、
ＮＬ_MINは４以上の整数であり、
領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群を、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査し、更に、
ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査する表示装置の駆動方法である。
【発明の効果】
【００１５】
本発明に係る表示装置及び表示装置の駆動方法にあっては、表示素子群と隣接する表示素子群との間の輝度の値の差が小さくなるように表示素子群が走査される。これにより、良好に画像を表示することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施例に係る表示装置の概念図である。
【図２】図２は、駆動回路を含む表示素子の等価回路図である。
【図３】図３は、表示装置の一部分の模式的な一部断面図である。
【図４】図４は、参考例に係る表示装置の駆動方法におけるタイミングチャートの模式図である。
【図５】図５は、表示素子の駆動のタイミングチャートの模式図である。
【図６】図６の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）乃至（Ｆ）は、図６の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８の（Ａ）及び（Ｂ）は、図７の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図９】図９は、参考例に係る表示装置の駆動方法における、前処理前の待ち期間、及び、前処理後の待ち期間を説明するための、表示装置の駆動のタイミングチャートの模式図である。
【図１０】図１０の（Ａ）は、図５に示す［期間−ＴＰ（２）0B］において発光部に流れる電流を説明するための模式的な回路図である。図１０の（Ｂ）は、図５に示す［期間−ＴＰ（２）0B］付近における第１ノードと第２ノードの電位変化を説明するための模式的なタイミングチャートである。
【図１１】図１１の（Ａ）は、図５に示す［期間−ＴＰ（２）0D］における第２ノードの電位変化を説明するための模式的な回路図である。図１１の（Ｂ）は、図５に示す［期間−ＴＰ（２）0D］以降における第２ノードの電位変化を説明するための模式的なタイミングチャートである。
【図１２】図１２は、参考例に係る表示装置の駆動方法における、領域における行の番号、領域における走査の順番、輝度の値、全体としての行の番号、及び、全体としての走査の順番の関係を表した表である。
【図１３】図１３は、参考例に係る表示装置の駆動方法において、表示領域に表示される明暗パターンを説明するための模式図である。
【図１４】図１４は、実施例に係る表示装置の駆動方法における、前処理前の待ち期間、及び、前処理後の待ち期間を説明するための、表示装置の駆動のタイミングチャートの模式図である。
【図１５】図１５は、実施例に係る表示装置の駆動方法における、領域における行の番号、領域における走査の順番、輝度の値、全体としての行の番号、及び、全体としての走査の順番の関係を表した表である。
【図１６】図１６の（Ａ）は、実施例に係る表示装置の駆動方法において、表示領域に表示される明暗パターンを説明するための模式図である。図１６の（Ｂ）は、参考例における輝度変化と、実施例における輝度変化を対比したグラフである。
【図１７】図１７は、駆動回路を含む表示素子の等価回路図である。
【図１８】図１８は、従来例に係る表示装置の概念図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明に係る表示装置及び表示装置の駆動方法についてのより詳しい説明
２．実施例において用いられる表示装置の概要の説明
３．実施例
【００１８】
〈本発明に係る表示装置及び表示装置の駆動方法についてのより詳しい説明〉
本発明に係る表示装置、及び、本発明に係る表示装置の駆動方法に用いられる表示装置（以下、これらを単に、本発明の表示装置と呼ぶ場合がある）にあっては、パラメータＴＮの値は、表示装置の設計や仕様に応じて適宜設定することができるが、領域ＤＡ（ｐ）において隣接する表示素子群の間の輝度差、及び、領域ＤＡ（ｐ）とＤＡ（ｐ＋１）の境界における輝度差を低減するといった観点からは、下限に近い値であることが好ましい。
【００１９】
ここで、本発明の表示装置にあっては、
一定値の映像信号に基づいて表示装置を動作させた状態において、領域ＤＡ（ｐ）を構成する表示素子群の輝度は、領域ＤＡ（ｐ）における走査の順番の増加に応じて一定方向に変化し、
表示装置を黒表示状態とする一定値の映像信号を入力したときの、Ｎ本の表示素子群における輝度の最大値をＬMAXと表し、走査される順番が１つ相違することにより生ずる表示素子群の輝度の値の変化量をΔＬと表し、或る係数をαと表すとき（但し、αは、０＜α＜１を満たし、表示装置において１つの所定の値）、
ＴＮ・ΔＬ≦α・ＬMAXを満たすようにＴＮの値が設定されている構成とすることができる。
【００２０】
例えば、表示素子群と隣接する表示素子群との間の輝度の値の差の上限としてＬMAXの１パーセントを目安とするには、α＝１×１０-2として、上述の式を満たすようにＴＮの値を設定すればよい。
【００２１】
上述した好ましい構成を含む本発明の表示装置にあっては、ＮＬ_MINは５以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／２を満たす構成とすることができる。例えば、ＤＡ（１）乃至ＤＡ（Ｐ）が同一行数であって、表示素子群の走査される順番の差によって輝度の値が線形に変化する場合、上述した構成にあっては、単純に線順次走査を行う表示装置に対して、隣接するＤＡ（ｐ）とＤＡ（ｐ＋１）との間の輝度差を最大でも約半分に抑制することができる。更には、この場合において、ＮＬ_MINは２０以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／５を満たす構成とすることができる。この場合には、隣接するＤＡ（ｐ）とＤＡ（ｐ＋１）との間の輝度差を最大でも約１／５に抑制することができる。
【００２２】
上述した各種の好ましい構成を含む本発明の表示装置にあっては、ＮＬ（ｐ）の値は、表示装置の設計や仕様に応じて適宜設定すればよい。本発明においては、ＮＬ（ｐ）は４以上の値を取り得る。給電線を削減する観点からは、ＮＬ（ｐ）の値は大きいことが好ましい。表示装置の画素（ピクセル）の値が例えば（６４０，４８０）であるとすれば、上述したＭの値は４８０である。表示領域を均等に１６分割するとき、Ｐ＝１６、Ｍ＝４８０であるから、ＮＬ（ｐ）＝４８０／１６＝３０となる。同様に、２４分割するときにはＮＬ（ｐ）＝２０、４８分割するときにはＮＬ（ｐ）＝１０、９６分割するときにはＮＬ（ｐ）＝５となる。ＮＬ（ｐ）の値は、全てのｐにおいて一定の値とすることが便宜であるが、これに限るものではない。Ｍ÷Ｐの結果に剰余が発生する場合には、適宜剰余分を振り分ければよい。例えば、ＮＬ（１）或いはＮＬ（Ｐ）に剰余分を振り分けるといった構成とすることができる。
【００２３】
上述したＰ本の給電線を備えた表示装置にあっては、領域ＤＡ（ｐ）を構成するＮＬ（ｐ）行の表示素子群において給電線が共用されている。従って、給電線の本数が削減されているので、電源部１００の回路規模も小さくすることができる。
【００２４】
表示素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。
【００２５】
尚、本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。換言すれば、式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００２６】
本発明に係る表示装置の駆動方法（以下、単に、本発明の駆動方法と略称する場合がある）にあっては、
（ａ）第ｐ番目の給電線から所定の駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、第１ノードに所定の第１ノード初期化電圧を印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を、少なくとも１回行い、その後、
（ｂ）書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｃ）第ｐ番目の給電線に所定の駆動電圧を印加した状態で、書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流し、その後、
（ｄ）第ｐ番目の給電線に所定の駆動電圧を印加した状態で、消灯信号を第１ノードに印加し、以て、駆動トランジスタをオフ状態とする、
工程を備えており、
工程（ａ）乃至工程（ｄ）をくり返して行うと共に、領域ＤＡ（ｐ）を形成する全ての表示素子１０において工程（ｄ）が終了した後であって次の工程（ａ）を行うまでの間に、
（ｅ）第ｐ番目の給電線に所定の第２ノード初期化電圧を印加し、以て、発光部に備えられたアノード電極とカソード電極との間の電位差が発光部の閾値電圧を超えない状態で、駆動トランジスタの一方のソース／ドレイン領域の電位に駆動トランジスタの閾値電圧を加えた電位に向かって第１ノードの電位を変化させる前処理を行う構成とすることができる。
【００２７】
上述した閾値電圧キャンセル処理によって、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタはオフ状態となる。一方、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に至らない場合には、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００２８】
上述した書込み処理は、閾値電圧キャンセル処理が終了した後直ちに行う構成であってもよいし、間をおいて行う構成であってもよい。また、書込み処理は、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加された状態で行う態様であってもよいし、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加されていない状態で行う態様であってもよい。前者の構成にあっては、書込み処理において、駆動トランジスタの特性に応じて駆動トランジスタの他方のソース／ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。
【００２９】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３０】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００３１】
表示装置にあっては、走査線、データ線、給電線等の各種の配線、発光部の構成や構造は、周知の構成や構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。後述する電源部、走査回路、信号出力回路、制御回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【００３２】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、ｐチャネル型の薄膜トランジスタを用いてもよい。
【００３３】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部の一端（発光部に備えられたアノード電極等）に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３４】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、実施例において用いられる表示装置の概要を説明する。
【００３５】
〈実施例において用いられる表示装置の概要の説明〉
実施例での使用に適した表示装置は、複数の画素を備えた表示装置である。１つの画素は複数の副画素（実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。電流駆動型の発光部は有機エレクトロルミネッセンス発光部から成る。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する表示素子１０から構成されている。
【００３６】
実施例において用いられる表示装置の概念図を図１に示す。
【００３７】
図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。
【００３８】
図１に示すように、実施例において用いられる表示装置は、第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１０を備えている。第１の方向に配列された表示素子１０の１行は１つの表示素子群を構成し、隣接して配置された複数の表示素子群から形成された表示領域の部分をＰ個（但し、Ｐは２以上の整数）備え、第２の方向に並ぶＰ個の表示領域の部分によって表示領域ＥＡが形成されている。第ｐ番目（但し、ｐ＝１，２・・・，Ｐ）の表示領域の部分を領域ＤＡ（ｐ）と表す。各表示領域の部分毎に、表示素子１０は表示素子群単位で走査される。尚、図１においては、３列の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００３９】
表示装置は、更に、第１の方向に延びるＭ本の走査線ＳＣＬ、第２の方向に延びるＮ本のデータ線ＤＴＬ、及び、第１の方向に延びるＰ本の給電線ＰＳ１を備えている。給電線ＰＳ１は、電源部１００に接続されている。データ線ＤＴＬは、信号出力回路１０２に接続されている。走査線ＳＣＬは、走査回路１０１に接続されている。
【００４０】
図２に示すように、表示素子１０は、発光部ＥＬＰ、及び、電流を流して発光部ＥＬＰを駆動するための駆動回路１１を備えている。駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲD、及び、容量部Ｃ1を備えている。実施例にあっては、発光部ＥＬＰは有機エレクトロルミネッセンス発光部から成る。
【００４１】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成や構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成や構造は、周知の構成や構造とすることができる。制御回路１０３の構成については、後述する。
【００４２】
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０において、駆動トランジスタＴＲDにあっては、他方のソース／ドレイン領域は、発光部ＥＬＰの一端（実施例にあっては、発光部ＥＬＰに備えられたアノード電極）に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成する。ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。書込みトランジスタＴＲWにあっては、一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬnに接続されている。ゲート電極は、第ｍ番目の走査線ＳＣＬに接続されている。領域ＤＡ（ｐ）を形成する表示素子群にあっては、表示素子１０を構成する駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第ｐ番目の給電線ＰＳ１pに接続されている。
【００４３】
領域ＤＡ（ｐ）を形成する表示素子群の行数の値をＮＬ（ｐ）と表し、ＮＬ（１）乃至ＮＬ（Ｐ）における最小値をＮＬ_MINと表す。領域ＤＡ（ｐ）における第ｉ行目（但し、ｉ＝１，２・・・，ＮＬ（ｐ））の表示素子群を含む行を第［ｐ，ｉ］行と表し、領域ＤＡ（ｐ）に属する各表示素子群が走査される順番を第１番目乃至第ＮＬ（ｐ）番目と数える。領域ＤＡ（ｐ）において、隣接する表示素子群間における走査の順番の差分の絶対値の最大値をＡＤ（ｐ）と表し、ＡＤ（１）乃至ＡＤ（Ｐ）における最大値をＡＤ_MAXと表す。領域ＤＡ（ｐ）（但し、ｐ＝Ｐの場合を除く）において第［ｐ，ＮＬ（ｐ）］行が走査される順番と領域ＤＡ（ｐ＋１）において第［ｐ＋１，１］行が走査される順番との差の絶対値をＢＤ（ｐ）と表し、ＢＤ（１）乃至ＢＤ（Ｐ−１）における最大値をＢＤ_MAXと表す。尚、図１においては、ＮＬ（ｐ）＝４としたが、これは、あくまでも例示に過ぎない。
【００４４】
後ほど詳しく説明するが、ＮＬ_MINは４以上の整数であり、領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群は、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査される。更に、ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査される。
【００４５】
ここで、「表示装置における第ｍ行」と、「領域ＤＡ（ｐ）における第［ｐ，ｉ］行」との関係について説明する。「領域ＤＡ（１）における第［１，１］行」とは、「表示装置における第１行」である。ＮＬ（ｐ）＝４である場合、「領域ＤＡ（ｐ）における第［ｐ，ｉ］行」とは、「表示装置における第（４・（ｐ−１）＋ｉ）行」であるといった関係にある。例えば、「領域ＤＡ（２）における第［２，１］行」とは、「表示装置における第５番目の行」である。
【００４６】
図１に示す例にあっては、第１番目の走査線ＳＣＬ1は、領域ＤＡ（１）における第［１，１］番目の走査線ＳＣＬ[1,1]とも表される。表示装置全体の動作を説明する場合には主に前者の表記を用い、各領域ＤＡ（ｐ）における動作を説明する場合には主に後者の表記を用いる。他の構成要素においても同様である。
【００４７】
駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成であってもよい。駆動回路１１が、更に別のトランジスタを備えていてもよい。
【００４８】
図２に示すように、発光部ＥＬＰの他端（実施例にあっては、発光部ＥＬＰに備えられたカソード電極）は、第２の給電線ＰＳ２に接続されている。
【００４９】
より具体的には、図１に示す表示装置を構成する表示素子１０にあっては、発光部ＥＬＰに備えられたカソード電極は、共通の第２の給電線ＰＳ２に接続されている。尚、便宜のため、図１においては、第２の給電線ＰＳ２の図示を省略した。
【００５０】
図３に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００５１】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５２】
図３等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、外部の回路との結線を行い、表示装置を得ることができる。
【００５３】
実施例における表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００５４】
表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。フレーム周波数（フレームレート）をＦＲ（ヘルツ）と表す。第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、表示装置の構成に応じて適宜選択すればよい。
【００５５】
説明の便宜上、各行の表示素子１０を走査するために割り当てられた期間を水平走査期間と表す。後述する実施例において、各水平走査期間には、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧（後述するＶOfs）を印加する期間（以下、初期化期間と呼ぶ）、映像信号（後述するＶSig）を印加する期間（以下、映像信号期間と呼ぶ）、及び、消灯信号（後述するＶErs）を印加する期間（以下、消灯信号期間と呼ぶ）が存在する。実施例においては、各水平走査期間において、第１ノード初期化電圧、映像信号、消灯信号の順でデータ線ＤＴＬに電圧や信号が印加されるとするが、これに限るものではない。別の順番で電圧や信号が印加されてもよい。
【００５６】
ここで、原則として、第ｐ番目の領域ＤＡ（ｐ）における第［ｐ，ｉ］行、第ｎ列目に位置する表示素子１０に関して、構造や動作を説明する。係る表示素子１０を、以下、第［ｐ，ｉ］行、第ｎ列目の表示素子１０あるいは第［ｐ，ｉ］行、第ｎ列目の副画素と呼ぶ。そして、第［ｐ，ｉ］行目の表示素子１０に割り当てられた水平走査期間が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第［ｐ，ｉ］行目の表示素子１０に割り当てられた水平走査期間内に行われる。一方、閾値電圧キャンセル処理やこれに伴う前処理は、先行して行うことができる。
【００５７】
そして、上述した各種の処理が全て終了した後、第［ｐ，ｉ］行目に配列された各表示素子１０を構成する発光部ＥＬＰを発光させる。各表示素子１０を構成する発光部ＥＬＰの発光状態は、「ｍ’」個の水平走査期間が経過するまで継続される。ここで、「ｍ’」の値は、表示装置の仕様に基づいて設定される。そして、次の表示フレームにおける水平走査期間内において書込み処理や移動度補正処理が完了するまで、第［ｐ，ｉ］行目に配列された各表示素子１０を構成する発光部ＥＬＰは、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（表示素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。第［ｐ，ｉ］行目に配列された各表示素子１０の水平走査期間から「ｍ’」個の水平走査期間が経過した時点が次の表示フレームに及ぶ場合には、超えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００５８】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００５９】
以下、実施例に基づき、本発明に係る表示装置、及び、表示装置の駆動方法を説明する。
【実施例】
【００６０】
実施例は、本発明に係る表示装置及び表示装置の駆動方法に関する。
【００６１】
図２に示すように、表示素子１０を構成する駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている（２Ｔｒ／１Ｃ駆動回路）。
【００６２】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第ｐ番目の給電線ＰＳ１pに接続されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域には、第ｐ番目の給電線ＰＳ１pから、電源部１００の動作に基づいて所定の電圧が印加される。具体的には、電源部１００からは、駆動電圧ＶCC-H、及び、第２ノード初期化電圧ＶCC-Lが供給される。これらの電圧については後述する。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００６３】
ここで、駆動トランジスタＴＲDは、表示素子１０の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６４】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６５】
このドレイン電流Ｉdsが表示素子１０の発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００６６】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬnに接続されている。書込みトランジスタＴＲWの一方のソース／ドレイン領域には、第ｎ番目のデータ線ＤＴＬnから、信号出力回路１０２の動作に基づいて所定の電圧が印加される。具体的には、信号出力回路１０２から、第１ノード初期化電圧ＶOfs、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig、及び、消灯信号ＶErsが供給される。
【００６７】
書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された、領域ＤＡ（ｐ）における第ｉ行目の走査線ＳＣＬ[p,i]からの信号、具体的には、走査回路１０１からの信号によって制御される。
【００６８】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、第２の給電線ＰＳ２に接続されている。発光部ＥＬＰのカソード電極には、第２の給電線ＰＳ２から、後述する所定の電圧ＶCatが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６９】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００７０】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・２ボルト（黒表示）〜８ボルト（白表示）
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１４ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・１ボルト
ＶErs  ：発光部ＥＬＰを消灯するための消灯信号
・・・３ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・４ボルト
【００７１】
先ず、発明の理解を助けるために、図１に示す表示装置において、第１行目から第Ｍ行目まで、表示素子群を単純に線順次走査するときの駆動方法を、参考例に係る表示装置の駆動方法（以下、単に、参考例の駆動方法と略称する場合がある）として説明する。参考例の駆動方法にあっては、領域ＤＡ（ｐ）を構成する表示素子群も単純に線順次走査される。図４は、参考例の駆動方法におけるタイミングチャートの模式図である。尚、図１との対比の便宜のため、図４にあっては、ＮＬ（ｐ）＝４としてタイミングチャートを示したが、これは一例に過ぎない。
【００７２】
第ｐ番目の領域ＤＡ（ｐ）における第［ｐ，ｉ］行、第ｎ列目の表示素子１０の駆動のタイミングチャートを模式的に図５に示し、表示素子１０の各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）乃至（Ｆ）、図７の（Ａ）乃至（Ｆ）、並びに、図８の（Ａ）及び（Ｂ）に示す。以下、表示素子１０の動作について説明する。尚、表示素子１０の動作自体は、参考例の駆動方法と実施例の駆動方法とにおいて同一である。
【００７３】
実施例及び参考例に係る表示装置の駆動方法にあっては、
（ａ）第ｐ番目の給電線ＰＳ１pから所定の駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、第１ノードＮＤ1に所定の第１ノード初期化電圧ＶOfsを印加し、以て、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を、少なくとも１回行い、その後、
（ｂ）書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｃ）第ｐ番目の給電線ＰＳ１pに所定の駆動電圧ＶCC-Hを印加した状態で、書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流し、その後、
（ｄ）第ｐ番目の給電線ＰＳ１pに所定の駆動電圧ＶCC-Hを印加した状態で、消灯信号ＶErsを第１ノードＮＤ1に印加し、以て、駆動トランジスタＴＲDをオフ状態とする、
工程を備えており、
工程（ａ）乃至工程（ｄ）をくり返して行うと共に、領域ＤＡ（ｐ）を形成する全ての表示素子１０において工程（ｄ）が終了した後であって次の工程（ａ）を行うまでの間に、
（ｅ）第ｐ番目の給電線ＰＳ１pに所定の第２ノード初期化電圧ＶCC-Lを印加し、以て、発光部ＥＬＰに備えられたアノード電極とカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えない状態で、駆動トランジスタＴＲDの一方のソース／ドレイン領域の電位に駆動トランジスタＴＲDの閾値電圧Ｖthを加えた電位に向かって第１ノードＮＤ1の電位を変化させる前処理を行う。
【００７４】
説明の便宜のため、図５に示す動作にあっては、後述する閾値電圧キャンセル処理を３つの水平走査期間に亙って行うとして説明するが、これに限るものではない。
【００７５】
［期間−ＴＰ（２）-1］（図５、図６の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、前の表示フレームにおける、前回の各種の処理完了後に表示素子１０が発光状態にある期間であり、上述した工程（ｃ）を行っている期間である。即ち、表示素子１０における発光部ＥＬＰには、後述する式（５’）に基づくドレイン電流Ｉ’dsが流れており、第［ｐ，ｉ］行、第ｎ列目の副画素を構成する表示素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、書込みトランジスタＴＲWはオフ状態であり、駆動トランジスタＴＲDはオン状態である。第［ｐ,ｉ］行、第ｎ列目の表示素子１０の発光状態は、或る第［ｐ’,ｉ’］行の表示素子１０に割り当てられた水平走査期間の次の水平走査期間の途中まで継続される。尚、「ｐ’」及び「ｉ’」の値は、上述した「ｍ’」の値により定まる。
【００７６】
各水平走査期間に対応して、データ線ＤＴＬnには、第１ノード初期化電圧ＶOfsと映像信号ＶSigと消灯信号ＶErsとが印加される。しかしながら、書込みトランジスタＴＲWはオフ状態であるので、［期間−ＴＰ（２）-1］においてデータ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。後述する［期間−ＴＰ（２）0B］〜［期間−ＴＰ（２）0D］においても同様である。
【００７７】
図５に示す［期間−ＴＰ（２）0A］〜［期間−ＴＰ（２）6A］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（２）0A］〜［期間−ＴＰ（２）6B］において、表示素子１０は原則として非発光状態にある。図５に示すように、［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6A］の他、［期間−ＴＰ（２）6B］及び［期間−ＴＰ（２）6C］は、第［ｐ，ｉ］行の表示素子１０に割り当てられた水平走査期間Ｈ[p,i]に包含される。
【００７８】
以下、［期間−ＴＰ（２）0A］〜［期間−ＴＰ（２）7］の各期間の動作について説明する。
【００７９】
［期間−ＴＰ（２）0A］（図５、図６の（Ｂ）参照）
この［期間−ＴＰ（２）0A］は、例えば第［ｐ’,ｉ’＋１］行の表示素子１０に割り当てられた水平走査期間における消灯信号期間であって、上述した工程（ｄ）を行う期間である。この期間の始期において、走査回路１０１の動作に基づいて、書込みトランジスタＴＲWをオン状態とする。これにより、第ｐ番目の給電線ＰＳ１pに所定の駆動電圧ＶCC-Hを印加した状態で、消灯信号ＶErsを第１ノードＮＤ1に印加し、以て、駆動トランジスタＴＲDをオフ状態とする。
【００８０】
発光状態において、駆動トランジスタＴＲDの一方のソース／ドレイン領域には駆動電圧ＶCC-H（２０ボルト）が印加されており、且つ、第２ノードＮＤ2の電位はＶth-EL（４ボルト）を超える電位にある。従って、消灯信号ＶErs（３ボルト）を第１ノードＮＤ1に印加することにより、駆動トランジスタＴＲDはオフ状態となる。発光部ＥＬＰは消灯し、第２ノードＮＤ2の電位は、（ＶCat＋Ｖth-EL）まで低下する。理想的に動作するとすれば、第１ノードＮＤ1の電位は３ボルト、第２ノードＮＤ2の電位は４ボルトとなる。
【００８１】
そして、この［期間−ＴＰ（２）0A］の終期において、走査回路１０１の動作に基づいて、書込みトランジスタＴＲWをオフ状態とする。
【００８２】
［期間−ＴＰ（２）0B］（図５、図６の（Ｃ）参照）
この期間は、給電線ＰＳ１pの電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える直前までの期間である。駆動トランジスタＴＲDはオフ状態を維持する。第１ノードＮＤ1及び第２ノード-ＮＤ2の電位も、従前の状態を維持する。
【００８３】
［期間−ＴＰ（２）0C］（図５、図６の（Ｄ）参照）
この期間の始期において、給電線ＰＳ１pの電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替え、後述する［期間−ＴＰ（２）0D］の直前までその状態を維持する。この期間において、上述した工程（ｅ）、即ち前処理を行う。駆動トランジスタＴＲDの一方のソース／ドレイン領域には、第２ノード初期化電圧ＶCC-L（−１４ボルト）が印加される。従って、駆動トランジスタＴＲDの一方のソース／ドレイン領域の電位は、第２ノードＮＤ2の電位（４ボルト）よりも低くなる。これにより、駆動トランジスタＴＲDにおけるソース領域とドレイン領域との関係は反転し、駆動トランジスタＴＲDの一方のソース／ドレイン領域がソース領域、他方のソース／ドレイン領域がドレイン領域となる。そして、第１ノードＮＤ1の電位は３ボルトであるから、駆動トランジスタＴＲDはオン状態となる。従って、第２ノードＮＤ2の電位は低下し、それに伴い、第１ノードＮＤ1の電位も低下する。しかしながら、第１ノードＮＤ1の電位が低下し、（ＶCC-L＋Ｖth）に達すると、駆動トランジスタＴＲDがオフ状態となる。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は、基本的には従前の状態を維持する。
【００８４】
従って、理想的に動作するとすれば、この期間において、第１ノードＮＤ1の電位は−１１ボルト、第２ノードＮＤ2の電位は−１０ボルトとなる。駆動トランジスタＴＲDはオフ状態である。
【００８５】
［期間−ＴＰ（２）0D］（図５、図６の（Ｅ）参照）
この期間の始期において、給電線ＰＳ１pの電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替える。駆動トランジスタＴＲDにおけるソース領域とドレイン領域との関係は反転し、駆動トランジスタＴＲDの他方のソース／ドレイン領域がソース領域、一方のソース／ドレイン領域がドレイン領域となる。しかしながら、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は−１ボルトであるので、駆動トランジスタＴＲDはオフ状態を維持する。
【００８６】
従って、理想的に動作するとすれば、第１ノードＮＤ1の電位と第２ノードＮＤ2の電位は、従前の状態を維持する。第１ノードＮＤ1の電位は−１１ボルト、第２ノードＮＤ2の電位は−１０ボルトである。
【００８７】
次いで、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）5］に亙って、上記の工程（ａ）、即ち閾値電圧キャンセル処理を行う。具体的には、［期間−ＴＰ（２）1］において第１回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）3］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）5］において第３回目の閾値電圧キャンセル処理を行う。
【００８８】
［期間−ＴＰ（２）1］及び［期間−ＴＰ（２）2］は、水平走査期間Ｈ[p,i]の２つ前の水平走査期間に包含される期間である。［期間−ＴＰ（２）1］は初期化期間に対応し、［期間−ＴＰ（２）2］は映像信号期間及び消灯信号期間に対応する。［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）4］は、水平走査期間Ｈ[p,i]の１つ前の水平走査期間に包含される期間である。［期間−ＴＰ（２）3］は初期化期間に対応し、［期間−ＴＰ（２）4］は映像信号期間及び消灯信号期間に対応する。
【００８９】
［期間−ＴＰ（２）1］（図５、図６の（Ｄ）参照）
この期間の始期において、走査回路１０１の動作に基づいて、書込みトランジスタＴＲWをオン状態とし、書込みトランジスタＴＲWを介して、第１ノードＮＤ1に所定の第１ノード初期化電圧ＶOfs（１ボルト）を印加する。駆動トランジスタＴＲDはオン状態となり、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝１ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位が上昇する。
【００９０】
この［期間−ＴＰ（２）1］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、図５に示す例では、［期間−ＴＰ（２）1］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）1］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜Ｖ1＜（ＶOfs−Ｖth）という関係を満たす或る電位Ｖ1に達する。
【００９１】
［期間−ＴＰ（２）2］（図５、図７の（Ａ）参照）
［期間−ＴＰ（２）2］において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSigや消灯信号ＶErsに切り替わる。第１ノードＮＤ1に映像信号ＶSigや消灯信号ＶErsが印加されないように、この［期間−ＴＰ（２）2］の始期において、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【００９２】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ1から或る電位Ｖ2に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に伴い上昇する。
【００９３】
［期間−ＴＰ（２）3］（図５、図７の（Ｂ）参照）
［期間−ＴＰ（２）3］の始期において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）3］の始期において、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位はＶOfsとなる。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は、電位Ｖ2から或る電位Ｖ3に上昇する。
【００９４】
［期間−ＴＰ（２）4］（図５、図７の（Ｃ）参照）
［期間−ＴＰ（２）4］において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSigや消灯信号ＶErsに切り替わる。第１ノードＮＤ1に映像信号ＶSigや消灯信号ＶErsが印加されないように、この［期間−ＴＰ（２）4］の始期において、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【００９５】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ3から或る電位Ｖ4に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に伴い上昇する。
【００９６】
［期間−ＴＰ（２）5］における動作の前提として、［期間−ＴＰ（２）5］の始期において、第２ノードＮＤ2の電位Ｖ4が（ＶOfs−Ｖth）よりも低いことが必要となる。［期間−ＴＰ（２）1］の始期から［期間−ＴＰ（２）5］の始期までの長さは、Ｖ4＜（ＶOfs-L−Ｖth）の条件を満たすように決定されている。
【００９７】
［期間−ＴＰ（２）5］（図５、図７の（Ｄ）参照）
この［期間−ＴＰ（２）5］の動作は、基本的には［期間−ＴＰ（２）3］で説明したと同様である。この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）5］の始期において、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオン状態とする。
【００９８】
第１ノードＮＤ1は、書込みトランジスタＴＲWを介してデータ線ＤＴＬnから第１ノード初期化電圧ＶOfsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、［期間−ＴＰ（２）3］において説明したと同様に、第２ノードＮＤ2の電位は、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００９９】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【０１００】
この［期間−ＴＰ（２）5］にあっては、第２ノードＮＤ2の電位は、理想的には（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１０１】
［期間−ＴＰ（２）6A］（図５、図７の（Ｅ）参照）
この［期間−ＴＰ（２）6A］の始期において、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬnに印加される電圧が、映像信号ＶSigに切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。［期間−ＴＰ（２）5］で行う閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）6A］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【０１０２】
［期間−ＴＰ（２）6B］（図５、図７の（Ｆ）参照）
この期間内に、上記の工程（ｂ）、即ち、書込み処理を行う。走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬnから映像信号ＶSigを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSigへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）6A］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）6A］においてデータ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSigに切り替わると直ちに書込み処理が開始される。
【０１０３】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の容量の値をｃgsとする。第１ノードＮＤ1と第２ノードＮＤ2との間の容量値を符号ｃAで表せば、ｃA＝ｃ1＋ｃgsである。また、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値を符号ｃBと表せば、ｃB＝ｃELである。尚、発光部ＥＬＰの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、ｃBには更に追加の容量部の容量値が加算される。
【０１０４】
駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、第１ノードＮＤ1と第２ノードＮＤ2との間の電位は変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値と、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃb（＝ｃEL）が、値ｃA（＝ｃ1＋ｃgs）と比較して充分に大きな値であれば、第２ノードＮＤ2の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。便宜のため、以下、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図５に示した駆動のタイミングチャートにおいては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【０１０５】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図５に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図５に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１０６】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth）      （３）
【０１０７】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１０８】
次いで、上述した［期間−ＴＰ（２）6B］における第２ノードＮＤ2の電位の上昇について説明する。上述した駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【０１０９】
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１１０】
上述した駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図５に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１１１】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１１２】
尚、書込み処理を実行するための所定の時間（図５においては、［期間−ＴＰ（２）6B］の全時間（ｔ0）は、表示素子や表示装置の設計に応じて決定すればよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）6B］の全時間ｔ0は決定されているとする。［期間−ＴＰ（２）6B］において、発光部ＥＬＰが発光することはない。この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１３】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１１４】
［期間−ＴＰ（２）6C］（図５、及び、図８の（Ａ）参照）
以上の操作によって、工程（ａ）乃至工程（ｃ）が完了する。その後、この［期間−ＴＰ（２）6C］、及び、［期間−ＴＰ（２）7］において、上記の工程（ｄ）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１１５】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１１６】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する（図８の（Ｂ）参照）。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１１７】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （５）
【０１１８】
従って、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、ＶOfsと駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１１９】
しかも、移動度μの大きな駆動トランジスタＴＲDほど電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１２０】
そして、発光部ＥＬＰの発光状態をｍ’個の水平走査期間分継続する。その後の動作は、上述した［期間−ＴＰ（２）-1］について説明したと同様である。次の［期間−ＴＰ（２）0A］の直前までの期間が発光期間となる。
【０１２１】
以上、表示素子１０の動作について説明した。後述する図１３に示すように、参考例の駆動方法にあっては、領域ＤＡ（ｐ）において、走査の順番に応じて輝度が徐々に変化する現象が認められる。以下、その現象について説明する。尚、以下の説明においては、便宜のため、ＮＬ（ｐ）＝３０であるとする。
【０１２２】
図１に示す表示装置にあっては、領域ＤＡ（ｐ）において給電線ＰＳ１pが共用されており、領域ＤＡ（ｐ）を構成する第［ｐ，１］行乃至第［ｐ，３０］行の表示素子群にあっては、同じタイミングで給電線ＰＳ１の電圧が切り替わる。一方、領域ＤＡ（ｐ）を構成する表示素子群は、第［ｐ，１］行から第［ｐ，３０］行に向かって順次走査される。従って、図９に示すように、前処理前の待ち期間である［期間−ＴＰ（２）0B］は、第［ｐ，１］行において最も長く、走査が進むつれて１水平走査期間分ずつ短くなる。一方、前処理後の待ち期間である［期間−ＴＰ（２）0D］は、第［ｐ，１］行において最も短く、走査が進むつれて１水平走査期間分ずつ長くなる。
【０１２３】
上述した説明にあっては、前処理前の待ち期間である［期間−ＴＰ（２）0A］において、第２ノードＮＤ2の電位が（ＶCat＋Ｖth-EL）まで低下するとした。しかしながら、実際には、第２ノードＮＤ2の電位が（ＶCat＋Ｖth-EL）に達するには、ある程度の時間が必要である。従って、図１０の（Ａ）に示すように、前処理前の待ち期間である［期間−ＴＰ（２）0B］においても発光部ＥＬＰに電流が流れ、発光部ＥＬＰは発光する。
【０１２４】
即ち、図１０の（Ｂ）に破線で示すように、［期間−ＴＰ（２）0B］において第２ノードＮＤ2の電位が（ＶCat＋Ｖth-EL）に向かって変化する。一方、［期間−ＴＰ（２）0C］の始期において、給電線ＰＳ１pの電圧はＶCC-H（２０ボルト）から、ＶCC-L（−１４ボルト）に切り替わる。［期間−ＴＰ（２）0C］の始期において、第２ノードＮＤ2の電位は急速に（ＶCat＋Ｖth-EL）よりも低い電圧に低下する。
【０１２５】
従って、定性的には、［期間−ＴＰ（２）0B］が短くなる程、［期間−ＴＰ（２）0B］において発光部ＥＬＰに流れる電流量が減少する。換言すれば、［期間−ＴＰ（２）0B］が短くなる程、［期間−ＴＰ（２）0B］における発光部ＥＬＰの発光量は小さくなるといった関係にある。
【０１２６】
また、上述した説明にあっては、［期間−ＴＰ（２）0D］において駆動トランジスタＴＲDはオフ状態であり、理想的には、第１ノードＮＤ1の電位と第２ノードＮＤ2の電位は、従前の状態を維持するとした。しかしながら、実際には、図１１の（Ａ）に示すように、第２ノードＮＤ2には、発光部ＥＬＰからのリーク電流や、駆動トランジスタＴＲDからのリーク電流が流れ込む。これらのリーク電流によって、図１１の（Ｂ）に破線で示すように、第２ノードＮＤ2の電位は徐々に上昇する。第２ノードＮＤ2の電位の上昇量は、［期間−ＴＰ（２）0D］が長くなる程、大きくなるといった関係にある。
【０１２７】
上述した説明にあっては、図１１の（Ｂ）に示す［期間−ＴＰ（２）1］の始期における第２ノードＮＤ2の電位Ｖ0は、理想的には−１０ボルトを維持するとした。しかしながら、［期間−ＴＰ（２）0D］が長くなる程、電位Ｖ0はプラス側に変化する。そして、電位Ｖ0がプラス側に変化すると、その影響は［期間−ＴＰ（２）2］乃至［期間−ＴＰ（２）6B］における第２ノードＮＤ2の電位にも及ぶ。従って、定性的には、［期間−ＴＰ（２）6B］における第２ノードＮＤ2の電位も、［期間−ＴＰ（２）0D］が長くなる程、プラス側に変化する。結果として、［期間−ＴＰ（２）0D］が長くなる程、［期間−ＴＰ（２）6B］の終期における第１ノードＮＤ1と第２ノードＮＤ2との電位差も小さくなる。
【０１２８】
従って、定性的には、［期間−ＴＰ（２）0D］が長くなる程、［期間−ＴＰ（２）6C］以降に駆動トランジスタＴＲDに流れるドレイン電流Ｉdsは減少し、発光部ＥＬＰの輝度も低下する。
【０１２９】
以上説明したように、［期間−ＴＰ（２）0B］が短くなる程、［期間−ＴＰ（２）0B］における発光部ＥＬＰの発光量は小さくなり、［期間−ＴＰ（２）0D］が長くなる程、［期間−ＴＰ（２）6C］以降の発光部ＥＬＰの輝度が低下する。
【０１３０】
そして、上述したように、前処理前の待ち期間である［期間−ＴＰ（２）0B］は、第［ｐ，１］行において最も長く、走査が進むつれて１水平走査期間分ずつ短くなる。一方、前処理後の待ち期間である［期間−ＴＰ（２）0D］は、第［ｐ，１］行において最も短く、走査が進むつれて１水平走査期間分ずつ短くなる。従って、映像信号ＶSigの値が一定であっても、第［ｐ，ｉ］行に対して第［ｐ，ｉ＋１］行は相対的に発光部ＥＬＰの輝度が低下する。
【０１３１】
図１２は、参考例の駆動方法における、領域における行の番号、領域における走査の順番、輝度の値、全体としての行の番号、及び、全体としての走査の順番の関係を表した表である。図１３は、参考例の駆動方法において、表示領域ＥＡに表示される明暗パターンを説明するための模式図である。図１３及び後述する図１６の（Ａ）では、便宜のため、３つの領域ＤＡ（１）乃至ＤＡ（３）を図示した。図１３に示すように、領域ＤＡ（ｐ）とＤＡ（ｐ＋１）の境界において、特に輝度差が顕著となる。図１２及び後述する図１４における輝度の値とは、表示装置を黒表示状態とする映像信号ＶSig（上述した例では２ボルト）を入力したときの、各領域において最初に走査される表示素子群の輝度の値を１００として、正規化した値である。
【０１３２】
尚、領域ＤＡ（ｐ＋１）における各行は、領域ＤＡ（ｐ）において対応する各行と同様の条件で走査される。従って、一定値の映像信号ＶSigに基づいて表示装置を動作させた状態において、領域ＤＡ（ｐ）において第１番目に走査される表示素子群における輝度の値と、領域ＤＡ（ｐ＋１）において第１番目に走査される表示素子群の輝度の値とは実質的に等しい。走査される順番が１つ相違することにより生ずる表示素子群の輝度の値の変化量をΔＬと表せば、図１２及び図１４に示す例では、ΔＬ＝０．２５である。
【０１３３】
次いで、実施例に係る表示装置の駆動方法（以下、単に、実施例の駆動方法と略称する場合がある）について説明する。実施例の駆動方法においても、全体として、表示装置は線順次走査され、領域ＤＡ（ｐ）を構成する表示素子群が走査された後、領域ＤＡ（ｐ＋１）を構成する表示素子群が走査される。但し、各領域ＤＡ（ｐ）における表示素子群の走査の順番は、参考例の駆動方法とは相違する。
【０１３４】
図１４は、実施例に係る表示装置の駆動方法における、前処理前の待ち期間、及び、前処理後の待ち期間を説明するための、表示装置の駆動のタイミングチャートの模式図である。
【０１３５】
実施例にあっては、ＮＬ_MINは４以上の整数であり、領域ＤＡ（１）乃至ＤＡ（Ｐ）を構成する表示素子群は、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，ＮＬ（ｐ）−１）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査され、更に、ＡＤ_MAXは、或る整数ＴＮ（但し、ＴＮは、２≦ＴＮ＜（ＮＬ_MIN−１）を満たす所定の１つの値）と等しく、且つ、ＢＤ_MAXがＴＮより小さいか又は等しくなる条件を満たすように走査される。より具体的には、実施例にあっては、ＴＮ＝４である。
【０１３６】
また、実施例にあっては、ＴＮ・ΔＬ≦α・ＬMAXを満たすようにＴＮの値が設定されている。実施例においては、α＝０．０１である。即ち、隣接する表示素子群の間の輝度の値の差が１パーセント以下となるように、ＴＮの値が設定されている。
【０１３７】
また、実施例にあっては、ＮＬ_MINは５以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／２といった関係を満たす。更には、ＮＬ_MINは２０以上の整数であり、２≦ＴＮ＜ＮＬ_MIN／５を満たしているので、単純に線順次走査を行う表示装置に対して、隣接するＤＡ（ｐ）とＤＡ（ｐ＋１）との間の輝度差が最大でも約１／５に抑制される。
【０１３８】
図１５は、実施例に係る表示装置の駆動方法における、領域における行の番号、領域における走査の順番、輝度の値、全体としての行の番号、及び、全体としての走査の順番の関係を表した表である。図１６の（Ａ）は、実施例の駆動方法において、表示領域に表示される明暗パターンを説明するための模式図である。図１６の（Ｂ）は、参考例における輝度変化と、実施例における輝度変化を対比したグラフである。図１６の（Ｂ）の横軸は領域ＤＡ（１）及びＤＡ（２）の行数であり、縦軸は輝度の値である。
【０１３９】
実施例の駆動方法にあっては、領域ＤＡ（ｐ）において、第［ｐ，１］行が走査された後、第［ｐ，２９］行が走査され、次いで、第［ｐ，２］行が走査される。このように、領域ＤＡ（ｐ）における行の並びに対し、走査の順番が入れ替えられている。即ち、領域ＤＡ（ｐ）において第［ｐ，ｋ］行（但し、ｋ＝１，２・・・，２９）が走査される順番から第［ｐ，ｋ＋１］行が走査される順番を減じた値に正値と負値とが混在するように走査される。そして、領域ＤＡ（ｐ）における第［ｐ，３０］行が走査される順番は４番目であり、隣接する領域ＤＡ（ｐ＋１）における第［ｐ＋１，１］行が走査される順番は１番目である。
【０１４０】
図１５から明らかなように、領域ＤＡ（ｐ）において隣接する表示素子群間における走査の順番の差分の絶対値は１乃至４であり、最大値、即ちＡＤ（ｐ）は４である。また、領域ＤＡ（ｐ）（但し、ｐ＝Ｐの場合を除く）において第［ｐ，３０］行が走査される順番と領域ＤＡ（ｐ＋１）において第［ｐ＋１，１］行が走査される順番との差の絶対値は３である。従って、ＢＤ（ｐ）は３である。領域ＤＡ（１）乃至ＤＡ（Ｐ）は同じ条件で走査されるので、ＡＤ（１）乃至ＡＤ（Ｐ）における最大値ＡＤ_MAX＝４であり、ＢＤ（１）乃至ＢＤ（Ｐ−１）における最大値ＢＤ_MAX＝３である。
【０１４１】
図１５に示す実施例の駆動方法によれば、領域ＤＡ（ｐ）においてそれぞれ隣接する表示素子群の輝度の値の差は、１以下に保たれる。また、領域ＤＡ（ｐ）と領域ＤＡ（ｐ＋１）が隣接する部分においても、それぞれ隣接する表示素子群の輝度の値の差は、１以下に保たれる。従って、図１６の（Ａ）及び（Ｂ）に示すように、ＤＡ（ｐ）とＤＡ（ｐ＋１）の境界において、明暗が目立つといったことがない。
【０１４２】
図１５に示した走査の順番は一例であり、ＴＮ＝４といった条件において、別の順番で領域ＤＡ（ｐ）を走査する態様とすることもできる。尚、図１に示す信号出力回路１０２は、走査の順番の入れ替えに応じて、順番を入れ替えて映像信号ＶSigを出力する必要がある。制御回路１０３は、図１４に示す全体としての行番号と全体としての走査の順番との対応関係を格納したテーブルを参照し、走査回路１０１及び信号出力回路１０２を制御する。尚、電源部１００の動作タイミングは、参考例の駆動方法と実施例の駆動方法とで同一である。
【０１４３】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置や表示素子の構成や構造、表示装置の駆動方法の工程は例示であり、適宜変更することができる。
【０１４４】
例えば、消灯信号ＶErsの代わりに第１ノード初期化電圧ＶOfsを消灯信号として用いる構成とすることもできる。この場合には、データ線ＤＴＬには、ＶOfsとＶSigとが交互に印加される。
【０１４５】
また、図１７に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ1に接続されたトランジスタ（第１トランジスタＴＲ1）を備えている構成であってもよい。第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、第１ノード初期化電圧ＶOfsや消灯信号ＶErsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０４からの信号が第１トランジスタＴＲ1のゲート電極に印加され、第１トランジスタＴＲ1のオン／オフ状態を制御する。これにより、第１ノードＮＤ1の電位を設定することができる。また、これに加えて、別のトランジスタを備えている構成とすることもできる。
【０１４６】
実施例においては、駆動トランジスタＴＲDがｎチャネル型であるとして説明した。駆動トランジスタＴＲDをｐチャネル型トランジスタとする場合には、発光部ＥＬＰのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流の流れる向きが変わるので、給電線等に印加する電圧の値等を適宜変更すればよい。
【符号の説明】
【０１４７】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＰＳ１・・・給電線、ＰＳ２・・・第２の給電線、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・制御回路、１０４・・・第１トランジスタ制御回路
【図１】
2011007842.tif 000003
【図２】
2011007842.tif 000004
【図３】
2011007842.tif 000005
【図４】
2011007842.tif 000006
【図５】
2011007842.tif 000007
【図６】
2011007842.tif 000008
【図７】
2011007842.tif 000009
【図８】
2011007842.tif 000010
【図９】
2011007842.tif 000011
【図１０】
2011007842.tif 000012
【図１１】
2011007842.tif 000013
【図１２】
2011007842.tif 000014
【図１４】
2011007842.tif 000015
【図１５】
2011007842.tif 000016
【図１７】
2011007842.tif 000017
【図１８】
2011007842.tif 000018
【図１３】
2011007842.tif 000019
【図１６】
2011007842.tif 000020