(57)【要約】【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。または、炭化シリコンを用いた半導体装置を提供することを目的の一とする。【解決手段】炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、炭化シリコン層の欠陥を低減することにより半導体基板を作製する。または、上述のようにして形成された半導体基板を用いて半導体装置を作製する。【選択図】図１
2011040729.tif 000002
【特許請求の範囲】
【請求項１】
炭化シリコン基板にイオンを添加することにより、前記炭化シリコン基板中に脆化領域を形成し、
前記炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記炭化シリコン基板を加熱して、前記脆化領域において前記炭化シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して炭化シリコン層を形成し、
前記炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、前記炭化シリコン層の欠陥を低減する半導体基板の作製方法。
【請求項２】
請求項１において、
前記絶縁層は、前記炭化シリコン基板の熱酸化処理によって形成される半導体基板の作製方法。
【請求項３】
炭化シリコン基板の表面に導電性が高い領域を形成し、
前記炭化シリコン基板にイオンを添加することにより、前記炭化シリコン基板中に脆化領域を形成し、
前記炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記炭化シリコン基板を加熱して、前記脆化領域において前記炭化シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記導電性が高い領域と炭化シリコン層を形成し、
前記炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、前記炭化シリコン層の欠陥を低減する半導体基板の作製方法。
【請求項４】
請求項３において、
前記導電性が高い領域はシリコンを含む材料によって形成され、
前記絶縁層は、前記導電性が高い領域の熱酸化処理によって形成される半導体基板の作製方法。
【請求項５】
ベース基板上の絶縁層と、
前記絶縁層上の、
第１の導電型を付与された第１の領域と、前記第１の領域に接し、前記第１の導電型とは異なる第２の導電型を付与された第２の領域と、前記第１の領域と隔てられるように前記第２の領域に接し、前記第１の導電型を付与された第３の領域と、前記第３の領域に接する第４の領域と、を有する炭化シリコン層と、
前記第１の領域に接する第１の電極と、
前記炭化シリコン層上のゲート絶縁層と、
前記ゲート絶縁層上の、前記第２の領域と重畳する第２の電極と、
前記第４の領域に接する第３の電極と、
を備える半導体装置。
【請求項６】
請求項５において、
前記第４の領域は、前記第１の導電型が付与された領域であって前記第３の領域と比較して導電性が高い領域である半導体装置。
【請求項７】
請求項５において、
前記第４の領域は、前記第２の導電型が付与された領域である半導体装置。
【請求項８】
請求項５乃至請求項７のいずれか一において、
前記絶縁層と前記炭化シリコン層との間に、前記第３の領域と比較して導電性が高い領域を備える半導体装置。
【請求項９】
ベース基板上の絶縁層と、
前記絶縁層上の、導電性が高い領域と、
前記導電性が高い領域上の、
第１の導電型を付与された第１の領域と、前記第１の領域に接し、前記第１の導電型とは異なる第２の導電型を付与された第２の領域と、前記第１の領域と隔てられるように前記第２の領域に接し、前記第１の導電型を付与された第３の領域と、を有する炭化シリコン層と、
前記第１の領域に接する第１の電極と、
前記炭化シリコン層上のゲート絶縁層と、
前記ゲート絶縁層上の、前記第２の領域と重畳する第２の電極と、
前記導電性が高い領域に接する第３の電極と、
を備える半導体装置。
【請求項１０】
請求項９において、
前記導電性が高い領域は、前記第１の導電型が付与された領域であって前記第３の領域と比較して導電性が高い領域である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体基板の作製方法および半導体装置に関するものである。
【背景技術】
【０００２】
半導体材料としての炭化シリコンは、シリコンと比較して、半導体素子（例えば、トランジスタ）の耐圧向上、電力損失の低減などに有利であることが知られている。このため、炭化シリコンを用いた電力用トランジスタの実用化に期待が掛かっている。
【０００３】
炭化シリコンを用いた半導体素子の実現に際して最大の問題となっているのが、炭化シリコン基板自体のコストである。炭化シリコンは、その性質上溶融させることが困難であり、シリコン基板を製造する際に用いられるチョクラルスキー法（ＣＺ法）などの生産性の高い方法によって炭化シリコン基板を製造することはできない。それゆえ、半導体用途向けの炭化シリコン基板の製造には、生産性の点で不利な昇華再結晶法に頼らざるを得ないのが実情となっている（例えば、特許文献１、特許文献２参照）。昇華再結晶法は、原材料を加熱昇華させ、種結晶上に単結晶炭化シリコンを成長させる方法であるため、その適用に際しては２０００℃〜３０００℃の超高温装置を要し、大面積化も困難であるという問題がある。
【０００４】
さらに、炭化シリコン基板には、マイクロパイプと呼ばれる欠陥の問題が存在する。マイクロパイプは、直径が１μｍ〜３μｍ程度の中空貫通欠陥である。マイクロパイプが半導体素子中に存在すると、局所的に通電不良が発生し、結果的に半導体素子が動作不良となる。また、マイクロパイプ以外にも、転移などの欠陥の問題もある。
【０００５】
結局のところ、炭化シリコンを用いた半導体素子は、理想的には高い性能が期待されているにもかかわらず、生産性や結晶品質の低さによって実用化が遅れてしまっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−６６０００号公報
【特許文献２】特開平２−４８４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述に鑑み、本明細書等において開示する発明の一態様では、炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。または、炭化シリコンを用いた半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
本明細書等において開示する発明の一態様は、炭化シリコン基板にイオンを添加して、当該イオンが添加された領域において炭化シリコン基板を分離する方法を用いた半導体基板の作製方法である。
【０００９】
また、本明細書等において開示する発明の一態様は、上述のようにして形成された半導体基板を用いた半導体装置である。
【００１０】
例えば、発明の一態様である半導体基板の作製方法は、炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃（好ましくは１１００℃〜１２５０℃）の温度で熱処理して、炭化シリコン層の欠陥を低減するというものである。ここで、絶縁層は、炭化シリコン基板の熱酸化処理によって形成されることが望ましい。
【００１１】
また、発明の一態様である半導体基板の作製方法は、炭化シリコン基板の表面に導電性が高い領域を形成し、炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して導電性が高い領域と炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃（好ましくは１１００℃〜１２５０℃）の温度で熱処理して、炭化シリコン層の欠陥を低減するというものである。ここで、導電性が高い領域がシリコンを含む材料によって形成されている場合には、絶縁層は、導電性が高い領域の熱酸化処理によって形成されることが望ましい。
【００１２】
また、発明の一態様である半導体装置は、ベース基板上の絶縁層と、絶縁層上の、第１の導電型を付与された第１の領域と、第１の領域に接し、第１の導電型とは異なる第２の導電型を付与された第２の領域と、第１の領域と隔てられるように第２の領域に接し、第１の導電型を付与された第３の領域と、第３の領域に接する第４の領域と、を有する炭化シリコン層と、第１の領域に接する第１の電極と、炭化シリコン層上のゲート絶縁層と、ゲート絶縁層上の、第２の領域と重畳する第２の電極と、第４の領域に接する第３の電極と、を備えるものである。なお、導電性が高い領域は、炭化シリコン層の一部であっても良い。
【００１３】
上記において、第４の領域は、第１の導電型が付与された領域であって第３の領域と比較して導電性が高い領域とすることができる。また、上記において、第４の領域を、第２の導電型が付与された領域とすることにより、動作の異なる半導体装置が提供される。また、絶縁層と炭化シリコン層との間に、第３の領域と比較して導電性が高い領域を備えていても良い。
【００１４】
また、発明の一態様である半導体装置は、ベース基板上の絶縁層と、絶縁層上の、導電性が高い領域と、導電性が高い領域上の、第１の導電型を付与された第１の領域と、第１の領域に接し、第１の導電型とは異なる第２の導電型を付与された第２の領域と、第１の領域と隔てられるように第２の領域に接し、第１の導電型を付与された第３の領域と、を有する炭化シリコン層と、第１の領域に接する第１の電極と、炭化シリコン層上のゲート絶縁層と、ゲート絶縁層上の、第２の領域と重畳する第２の電極と、導電性が高い領域に接する第３の電極と、を備えるものである。なお、導電性が高い領域は、炭化シリコン層の一部であっても良い。
【００１５】
上記において、導電性が高い領域は、第１の導電型が付与された領域であって第３の領域と比較して導電性が高い領域とすることができる。
【発明の効果】
【００１６】
開示する発明の一態様では、炭化シリコン基板を薄膜化することにより、炭化シリコン層を備える半導体基板を作製している。これにより、極めて低コストに炭化シリコン層を含む半導体基板を提供することができる。炭化シリコン層のもとになる炭化シリコン基板は複数回の利用が可能であるため、半導体基板の作製にかかるコストを十分に低減することが可能である。
【００１７】
絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、作製する半導体素子の特性を向上させることができる。少なくとも半導体素子の一部または全部を、炭化シリコンで構成することにより、耐圧の高い半導体装置を得ることができるのである。このような素子を用いることで、特性の優れた半導体装置を提供できる。
【図面の簡単な説明】
【００１８】
【図１】半導体基板の作製方法について説明する断面図である。
【図２】半導体基板の作製方法について説明する断面図である。
【図３】半導体基板の作製方法について説明する断面図である。
【図４】半導体装置の構成を説明する断面図および平面図である。
【図５】半導体装置の作製方法を説明する断面図である。
【図６】半導体装置の構成を説明する断面図および平面図である。
【図７】半導体装置の作製方法を説明する断面図である。
【図８】半導体装置の構成を説明する断面図および平面図である。
【図９】半導体装置の作製方法を説明する断面図である。
【図１０】半導体装置の作製方法を説明する断面図である。
【図１１】半導体装置の作製方法を説明する断面図である。
【発明を実施するための形態】
【００１９】
以下、実施の形態について、図面を用いて詳細に説明する。ただし、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の一例について、図１を参照して説明する。
【００２１】
＜ベース基板の加工＞
まず、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００としては、石英基板やアルミナ基板、シリコン基板などの耐熱性の高い基板を用いることが好ましいが、耐熱性が許す場合には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることもできる。この場合には、歪み点ができる限り高いものを用いることが望ましい。本実施の形態ではベース基板１００としてシリコン基板を用いる場合について説明する。
【００２２】
なお、ベース基板１００として、上記基板の他、セラミック基板、サファイア基板などの絶縁体でなる基板、ゲルマニウムやシリコンゲルマニウムなどの半導体でなる基板、ステンレスなどの導電体でなる基板などを用いることもできる。
【００２３】
ベース基板１００上には、絶縁層１０２を形成する（図１（Ａ）参照）。絶縁層１０２の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。また、熱酸化処理で絶縁層１０２を形成しても良い。絶縁層１０２は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。絶縁層１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化珪素を用いて絶縁層１０２を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０２を得ることができる。なお、絶縁層１０２は単層構造としても良いし、積層構造としても良い。
【００２４】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００２５】
＜炭化シリコン基板の加工＞
次に、炭化シリコン基板１１０を用意する（図１（Ｂ）参照）。炭化シリコン基板には、単結晶基板や多結晶基板などが存在するが、どの態様の炭化シリコン基板を用いても良い。本実施の形態では、炭化シリコン基板１１０として単結晶炭化シリコン基板を用いる場合について説明する。
【００２６】
炭化シリコン基板１１０のサイズや形状に制限は無い。例えば、円形の基板を、矩形に加工して用いることもできる。なお、本明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。ただし、欠陥の多少については問わない。
【００２７】
当該炭化シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成する（図１（Ｃ）参照）。より具体的には、例えば、電界で加速されたイオンでなるイオンビームを照射して、炭化シリコン基板１１０の表面から所定の深さの領域に脆化領域１１４を形成する。脆化領域１１４が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。なお、脆化領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００２８】
上述の脆化領域１１４が形成される深さにより、炭化シリコン基板１１０から分離される半導体層の厚さが決定される。脆化領域１１４が形成される深さは、炭化シリコン基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
【００２９】
イオンを炭化シリコン基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
【００３０】
イオンドーピング装置を用いる場合の脆化領域１１４の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００３１】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１４における分離が容易になる。また、Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域１１４を形成することができる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１４を浅い領域に形成することが可能になる。
【００３２】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
【００３３】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１４を効率よく形成することができる。
【００３４】
また、イオンの照射を複数回に分けて行うことで、脆化領域１１４を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。もちろん、複数のソースガス（例えば、水素ガスとヘリウムガスなど）を用いて、複数のイオン（Ｈ＋、Ｈ２＋、Ｈ３＋、Ｈｅ＋など）を一度に照射しても良い。この場合、工程数を増加させることなく分離を促進できるというメリットがある。
【００３５】
なお、上述のイオンの照射工程前に、炭化シリコン基板１１０の表面に保護絶縁層として機能する絶縁層を形成することが好ましい。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際の炭化シリコン基板１１０の汚染や炭化シリコン基板１１０の表面の損傷を抑制するためには、絶縁層を設けることが好ましい。絶縁層の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。また、絶縁層の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌すればよい。上述の絶縁層は、イオンの照射工程後には除去しても良いし、そのまま残存させて貼り合わせに用いても良い。
【００３６】
炭化シリコン基板１１０上には絶縁層１１６を形成する（図１（Ｃ）参照）。絶縁層１１６の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌できる。絶縁層１１６は絶縁層１０２と同様、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。なお、絶縁層１０２と絶縁層１１６は同じ物である必要はない。また、イオン照射前に形成される絶縁層を絶縁層１１６として用いても良い。
【００３７】
＜ベース基板と炭化シリコン基板の貼り合わせ＞
その後、ベース基板１００と炭化シリコン基板１１０を貼り合わせる（図１（Ｄ）参照）。具体的には、絶縁層１０２および絶縁層１１６を介してベース基板１００と炭化シリコン基板１１０を貼り合わせる。なお、貼り合わせに係る絶縁層１０２および絶縁層１１６の表面は、貼り合わせの前に超音波洗浄などの方法で洗浄しておくことが望ましい。
【００３８】
絶縁層１０２の表面と絶縁層１１６の表面とを接触させた後、加圧処理を施すことで、ベース基板１００と炭化シリコン基板１１０の貼り合わせが実現される。貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
【００３９】
なお、貼り合わせの前に、貼り合わせに係る表面を酸素プラズマまたはオゾンで処理することにより、その表面を親水性にしても良い。この処理によって、貼り合わせ表面に水酸基が付加されるため、貼り合わせ界面に水素結合を形成することができる。
【００４０】
上記貼り合わせの後には、貼り合わせられたベース基板１００および炭化シリコン基板１１０に対して熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、熱処理時間と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略しても良い。
【００４１】
＜炭化シリコン基板の分離＞
次に、脆化領域１１４において炭化シリコン基板１１０を、炭化シリコン層１２０と、炭化シリコン基板１２４とに分離する（図１（Ｅ）参照）。炭化シリコン基板１１０の分離は、熱処理により行う。該熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上ガラス基板の歪み点以下とすることが好ましい。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
【００４２】
上述のような熱処理を行うことにより、脆化領域１１４に形成された微小な空孔の体積変化が生じ、脆化領域１１４に亀裂が生ずる。その結果、脆化領域１１４に沿って炭化シリコン基板１１０が分離する。これにより、ベース基板１００上には、炭化シリコン基板１１０から分離された炭化シリコン層１２０が形成されることになる（図１（Ｆ）参照）。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、接合を一層強固なものとすることができる。
【００４３】
＜炭化シリコン層の処理＞
その後、炭化シリコン層１２０に対して、その欠陥を低減させる処理や、表面の平坦性を向上させる処理を行う。炭化シリコン層の欠陥を低減させる処理としては、例えば、１０００℃〜１３００℃（好ましくは１１００℃〜１２５０℃）の温度での熱処理や、レーザー光の照射処理などがある。また、表面の平坦性を向上させる処理としては、ドライエッチング処理やウエットエッチング処理といったエッチング処理、ＣＭＰをはじめとする研磨処理などがある。
【００４４】
なお、上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。熱プラズマジェットの照射などを行っても良い。
【００４５】
また、上記レーザー光の照射処理には、高エネルギーのレーザー光が容易に得られるパルスレーザー光を用いるのが好適である。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが望ましい。より望ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルスレーザー光の発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーなどを用いることができる。なお、パルスレーザー光を用いることに限定する必要はなく、連続発振レーザー光を用いても良い。連続発振レーザー光の発振器には、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザーなどがある。なお、上記レーザー光の波長は、炭化シリコン層１２０に吸収される波長とする点に留意すべきである。
【００４６】
以上により、ベース基板１００上に炭化シリコン層１３０を有する半導体基板１５０を作製することができる（図１（Ｇ）参照）。
【００４７】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、炭化シリコン基板１１０側に絶縁層１１６を形成して貼り合わせる場合を説明しているが、開示する発明の一態様はこれに限定されない。例えば、ベース基板１００側のみに絶縁層を設けても良いし、炭化シリコン基板１１０側のみに絶縁層を設けても良い。また、貼り合わせに係る表面が十分に平坦であれば、絶縁層を設けない構成としても良い。
【００４８】
また、炭化シリコン基板１１０に対するイオンの照射工程（脆化領域１１４の形成工程）と、絶縁層１１６の形成処理は、いずれを先に行っても良い。
【００４９】
上述のように開示する発明の一態様では、炭化シリコン基板を薄膜化することにより、炭化シリコン層を備える半導体基板を作製している。これにより、極めて低コストに、炭化シリコン層を含む半導体基板を提供することができる。炭化シリコン層のもとになる炭化シリコン基板は複数回の利用が可能であるため、半導体基板の作製にかかるコストを十分に低減することが可能である。
【００５０】
（実施の形態２）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図２を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００５１】
まず、ベース基板１００を用意し、当該ベース基板１００の表面に絶縁層１０２を形成する（図２（Ａ）参照）。ここでは、ベース基板１００としてシリコン基板を用い、絶縁層１０２として熱酸化処理によって形成される酸化シリコンを用いる場合について特に説明する。もちろん、開示する発明の一態様はこれに限定されない。詳細については先の実施の形態を参酌できる。
【００５２】
次に、炭化シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン基板１１０表面に、絶縁層１１６を形成する（図２（Ｂ）、図２（Ｃ）参照）。ここでは、熱酸化処理によって絶縁層１１６を形成する。つまり、本実施の形態においては、熱処理温度の関係から、絶縁層１１６の形成の後に脆化領域１１４を形成することになる。
【００５３】
炭化シリコン基板１１０の熱酸化処理の条件は適宜設定することができるが、例えば、乾燥酸素雰囲気または水蒸気雰囲気において、１０００℃〜１２００℃の温度で行うことができる。なお、炭化シリコンの熱酸化のメカニズムは、熱処理による炭素の脱離過程と、シリコンと酸素の反応過程の複合的なものと考えられており、この反応メカニズムに起因して、極めて平坦性の高い絶縁層１１６を得ることができる。
【００５４】
その後、ベース基板１００と炭化シリコン基板１１０を貼り合わせ（図２（Ｄ）参照）、脆化領域１１４において炭化シリコン基板１１０を分離し（図２（Ｅ）、図２（Ｆ）参照）、形成された炭化シリコン層１２０に対して、欠陥低減処理や、表面平坦性の向上処理を行うことで、ベース基板１００上に炭化シリコン層１３０を有する半導体基板１５０を形成することができる（図２（Ｇ）参照）。各工程の詳細については先の実施の形態を参酌すればよい。
【００５５】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、炭化シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。ただし、炭化シリコンの熱酸化による絶縁層は、平坦性が高く、貼り合わせに用いる絶縁層としては好適であるから、可能な限りこれを用いることが望ましい。
【００５６】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００５７】
（実施の形態３）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図３を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００５８】
まず、ベース基板１００を用意し、当該ベース基板１００上に絶縁層１０２を形成する（図３（Ａ）参照）。詳細については、先の実施の形態を参酌することができる。
【００５９】
次に、炭化シリコン基板１１０を用意し、当該炭化シリコン基板１１０上に導電性が高い領域１１２を形成する（図３（Ｂ）参照）。なお、本実施の形態では、導電性が高い領域１１２として、導電性が付与された半導体層を形成する場合について示すが、開示する発明の一態様はこれに限定されない。例えば、導電性が付与された半導体層に代えて、導電層を形成しても良い。また、上記導電性が高い領域１１２は、別の機能を有する層に置き換えても良い。例えば、炭化シリコンとは異なる材料を用いた導電性が付与されていない半導体層を形成して用いても良い。
【００６０】
導電性が高い領域１１２の形成方法は特に限定されないが、例えば、ＣＶＤ法やスパッタリング法などの各種成膜方法を用いて導電性が高い半導体層を形成する方法を採用できる。導電性を付与する方法としては、たとえば、ｎ型の導電性を付与するリンやヒ素、ｐ型の導電性を付与するボロンやアルミニウムといった不純物元素を原料ガスなどに添加する方法がある。もちろん、炭化シリコン基板１１０上に半導体層を形成した後に、イオン注入などの方法によって不純物元素を添加しても良い。また、炭化シリコン基板１１０に直接、イオン注入などの方法によって不純物元素を添加して、導電性が高い領域１１２を形成しても良い。
【００６１】
次に、当該炭化シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン基板１１０表面には、絶縁層１１６を形成する（図３（Ｃ）参照）。詳細については先の実施の形態を参酌できる。
【００６２】
その後、ベース基板１００と炭化シリコン基板１１０を貼り合わせ（図３（Ｄ）参照）、脆化領域１１４において炭化シリコン基板１１０を分離し（図３（Ｅ）、図３（Ｆ）参照）、形成された炭化シリコン層１２０に対して、欠陥低減処理や、表面平坦性の向上処理を行うことで、ベース基板１００上に導電性が高い領域１１２と炭化シリコン層１３０とを有する半導体基板１５０を形成することができる（図３（Ｇ）参照）。各工程の詳細については先の実施の形態を参酌すればよい。
【００６３】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、炭化シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。また、本実施の形態においては、炭化シリコン基板１１０側に導電性が高い領域１１２を形成する例について示しているが、開示する発明の一態様はこれに限定して解釈されない。ベース基板１００側に導電性が付与された半導体層等を形成することもできる。ベース基板１００側に上述のような層を形成する場合には、これらの層の機能を生かすためにも、上述の絶縁層１０２や絶縁層１１６を形成せずに貼り合わせることが好適である。
【００６４】
本実施の形態において示したように、炭化シリコン層の下部に各種機能を備えた層を形成することで、様々な半導体素子を実現することが可能になる。例えば、炭化シリコン層の下部に導電性が高い領域を設けることで、下部電極を備えた半導体素子を形成することが可能である。このような構成を採用することで、炭化シリコン層を備え、様々な用途に用いることが可能な半導体基板を安価に提供することができる。
【００６５】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００６６】
（実施の形態４）
本実施の形態では、先の実施の形態に示す半導体基板を用いた半導体装置の例について、図４および図５を参照して説明する。なお、以下の半導体装置は、先の実施の形態に示す工程で形成された半導体基板を用いることが好適であるが、条件を満たす半導体基板であればこれに限らず用いることができる。
【００６７】
＜半導体装置の概略＞
図４には、半導体装置の構成の一例を示す。図４（Ａ）は断面図、図４（Ｂ）は平面図である。なお、図４（Ａ）は、図４（Ｂ）のＡ−Ｂ線における断面に対応している。
【００６８】
ベース基板１００上には、絶縁層１０２、絶縁層１１６、導電性が高い領域１１２、炭化シリコン層１３０が順に設けられている（図４（Ａ）参照）。炭化シリコン層１３０は、第１の導電型を付与された第１の領域２００と、第１の導電型とは異なる第２の導電型を付与された第２の領域２０２と、第１の導電型を付与された第３の領域２０４と、第３の領域２０４に接する第４の領域２０６とを備える。ここで、第３の領域２０４は、炭化シリコン層１３０の第１の領域２００、第２の領域２０２、第４の領域２０６以外の領域である。
【００６９】
第１の領域２００には、ソース電極（またはドレイン電極）として機能する第１の電極２１０が接して設けられている。第２の領域２０２と重畳する領域には、ゲート絶縁層２１２を介してゲート電極として機能する第２の電極２１４が設けられている。また、第４の領域２０６には、ドレイン電極（またはソース電極）として機能する第３の電極２１６が接して設けられている（図４（Ａ）参照）。
【００７０】
なお、平面的には、ソース電極（またはドレイン電極）として機能する第１の電極２１０の周囲にはゲート電極として機能する第２の電極２１４が配置され、さらにその周囲には、ドレイン電極（またはソース電極）として機能する第３の電極２１６が配置されている（図４（Ｂ）参照）。図４では、第１の電極２１０を中央に配置して、その周囲に第２の電極２１４および第３の電極２１６を配置する構成としているが、半導体装置のレイアウトはこれに限定されない。
【００７１】
以下、図４（Ａ）および図４（Ｂ）を参照して、本実施の形態に係る半導体装置の構成の詳細について説明する。
【００７２】
＜ベース基板＞
ベース基板１００としては、絶縁基板、半導体基板、金属基板など平坦な表面を有する基板が適用可能である。しかしながら、ベース基板１００には耐熱性のあるものを用いることが望ましい。
【００７３】
絶縁基板を用いる場合には、耐熱性の点から石英基板を用いることが望ましいが、例えば、歪み点が７００℃以上のガラス基板を用いることもできる。
【００７４】
半導体基板の代表例はシリコン基板（シリコンウエハー）である。シリコン基板のグレードは複数あるが、表面が研磨され平坦化されたものであれば廉価なものであっても良い。例えば、純度６Ｎ（９９．９９９９％）〜７Ｎ（９９．９９９９９％）程度のシリコン基板を適用することができる。
【００７５】
金属基板を用いる場合には、十分な平坦性を確保することが重要である。
【００７６】
なお、半導体基板や金属基板等の導電性を有する基板には、炭化シリコン層中に発生する電界の集中を抑制し、素子の耐圧を向上させる効果がある。また、絶縁基板を用いる場合であっても、導電性を有する層を炭化シリコン層１３０の下部に設けることで、同様の効果を得ることができる。
【００７７】
＜ベース基板上の絶縁層＞
ベース基板１００上に設けられる絶縁層１０２および絶縁層１１６は、平坦性の高いものであることが望ましい。そのような絶縁層には、スパッタリング法や気相成長法などで形成される酸化シリコン層、酸化窒化シリコン層、窒化シリコン層などがある。
【００７８】
ベース基板１００としてシリコン基板等を用いる場合には、熱酸化法によって形成される絶縁層を絶縁層１０２として用いても良い。例えば、シリコン基板が太陽電池級のものである場合には、塩素等のハロゲン元素を含む絶縁層（酸化膜）を熱酸化法によって形成しておくと、不純物元素の捕獲作用を得ることができるため好適である。当該絶縁層は、例えば、塩化水素を０．５体積％〜１０体積％（好ましくは３体積％）の割合で含む酸化雰囲気中で、７００℃〜１１５０℃（好ましくは８００℃〜１０５０℃）の熱処理を行うことにより形成することができる。
【００７９】
同様に、絶縁層１１６を熱酸化法によって形成することも可能である。特に、炭化シリコンを熱酸化する場合には、平坦性の高い絶縁層１１６を得ることが容易であるため、好適である。
【００８０】
なお、要求される半導体装置の特性や用途等に応じて、絶縁層１０２または絶縁層１１６の一方を省略した構成としても良い。
【００８１】
＜炭化シリコン層＞
ベース基板１００に絶縁層１０２および絶縁層１１６を介して設けられる炭化シリコン層１３０は、単結晶であることが望ましいが、多結晶であっても良い。炭化シリコン層１３０の厚さは、５０ｎｍ乃至１μｍ程度であればよい。
【００８２】
なお、導電性が高い領域１１２は、炭化シリコン層１３０の一部に不純物元素を添加したものであっても良いし、別途、導電層や導電性が付与された半導体層を形成したものであっても良い。
【００８３】
＜第１の領域＞
第１の領域２００は、第１の導電型を付与された領域である。第１の導電型はｎ型であっても良いし、ｐ型であっても良い。
【００８４】
平面的には、第１の領域２００は、ソース電極（またはドレイン電極）として機能する第１の電極２１０と重畳するように形成される（図４（Ｂ）参照）。また、その周縁部が、ゲート電極として機能する第２の電極２１４と重畳する構成であっても良い。
【００８５】
深さ方向に関しては、第１の領域２００は、導電性が高い領域１１２にまで到達しない構成とすることが必要である（図４（Ａ）参照）。
【００８６】
＜第２の領域＞
第２の領域２０２は第１の領域２００の外側に設けられ、第１の導電型とは異なる第２の導電型が付与された領域である。つまり、第１の導電型がｎ型である場合には、第２の導電型はｐ型であり、第１の導電型がｐ型である場合には、第２の導電型はｎ型である。
【００８７】
平面的には、第２の領域２０２は、第１の領域２００の外周を覆うように形成される。また、第２の領域２０２は、ゲート電極として機能する第２の電極２１４と重畳するように形成される（図４（Ｂ）参照）。
【００８８】
深さ方向に関しては、第２の領域２０２は、第１の領域２００より深い領域にまで到達している（図４（Ａ）参照）。これにより、ゲート電極として機能する第２の電極２１４にオンとなる電圧を印加しない状態では、ソース電極（またはドレイン電極）として機能する第１の電極２１０と、ドレイン電極（またはソース電極）として機能する第３の電極２１６との絶縁が確保される。
【００８９】
＜第３の領域＞
第３の領域２０４は、第１の導電型を付与された領域である。当該領域は、炭化シリコン層１３０の略全域にわたって形成されている。第３の領域２０４は、電流の経路としての役割を有する。なお、第１の領域２００と第３の領域２０４は、第２の領域２０２によって隔てられている。
【００９０】
＜第４の領域＞
第４の領域２０６は、第１の導電型を付与された領域である。なお、第４の領域２０６と第３の電極２１６とのオーミック接続を実現するために、第４の領域２０６には第３の領域２０４と比較して高濃度の不純物元素が添加されていることが望ましいが、開示する発明の一態様はこれに限定されない。第３の領域２０４と第４の領域２０６に相違がなくとも構わない。
【００９１】
平面的には、第４の領域２０６は、ドレイン電極（またはソース電極）として機能する第３の電極２１６と重畳するように形成される（図４（Ｂ）参照）。
【００９２】
＜ゲート絶縁層＞
ゲート絶縁層２１２は、炭化シリコン層１３０の酸化、または、絶縁材料の堆積による方法で形成される。
【００９３】
炭化シリコン層１３０を酸化する方法としては、乾燥酸素雰囲気で行うドライ酸化法、水蒸気雰囲気で行うパイロジェニック酸化法（ウエット酸化法）、酸素に塩化水素を混合して行うＨＣｌ酸化法などを適用することができる。また、プラズマ酸化法によりゲート絶縁層２１２を形成しても良い。プラズマ酸化法は、プラズマ中で生成した酸素ラジカルを半導体表面に作用させて酸化する方法であり、低温でも酸化反応が進むという特徴を有する。
【００９４】
堆積法では、酸化シリコン、酸化窒化シリコン等を、熱ＣＶＤ法やプラズマＣＶＤ法で形成する方法を適用できる。
【００９５】
＜第１の電極および第３の電極＞
第１の電極２１０は、第１の領域２００に接触するように設けられる。また、第３の電極２１６は、第４の領域２０６に接触するように設けられる。第１の導電型がｎ型である場合、通常動作時には、ソース電極として機能する第１の電極２１０が負のバイアスが印加され、ドレイン電極として機能する第３の電極２１６が正のバイアスが印加されることになる。
【００９６】
＜第２の電極＞
ゲート電極として機能する第２の電極２１４はゲート絶縁層２１２上に設けられることにより、第１の領域乃至第４の領域とは絶縁されている。第２の電極２１４の上部は、好ましくは絶縁層で覆われている。絶縁層により第１の電極２１０や第３の電極２１６との絶縁を確実なものとすることができる。
【００９７】
＜半導体装置の動作＞
第１の領域２００をｎ型、第２の領域２０２をｐ型、第３の領域２０４および第４の領域２０６をｎ型とすると、ソース電極として機能する第１の電極２１０と、ドレイン電極として機能する第３の電極２１６との間にはｎｐｎ接合が介在することになるため、ゲート電極として機能する第２の電極２１４にバイアスを印加しない場合には、ごく僅かな電流しか流れない。
【００９８】
第２の電極２１４に正バイアスを印加すると、第２の電極２１４と重なる第２の領域２０２のゲート絶縁層２１２との界面付近に負の電荷（電子）が誘起されてチャネルとなり、第１の電極２１０と第３の電極２１６との間に電流が流れる。
【００９９】
開示する発明の一態様では、チャネルが炭化シリコン層１３０中に形成されることになるため、トランジスタの絶縁破壊電圧が向上する。この特徴は、Ｓｉ−Ｃ結合の原子間距離が約０．１８ｎｍと短く、結合エネルギーが高く、炭化シリコンがシリコンに比べ約３倍のエネルギーギャップを有することに起因するものである。
【０１００】
さらに、チャネルが、炭化シリコン層１３０中に形成されるようにすると、シリコンの場合と比較して固有オン抵抗を２桁半ほど小さすることができる。また、熱伝導度がシリコンの３倍ほどであるため、熱放散が良い。これにより、半導体装置が扱える電流を増大させることができる。
【０１０１】
＜変形例＞
図４に示す半導体装置は、構成をわずかに変更することで、上記とは異なる動作が可能である。例えば、第４の領域２０６を第２の領域２０２と同じ導電型とすることができる。この場合、第１の領域２００と接する第１の電極２１０がエミッタ電極と呼ばれ、第４の領域２０６と接する第３の電極２１６がコレクタ電極と呼ばれることになる。
【０１０２】
当該構成においても、ゲート電極として機能する第２の電極２１４に正のバイアスを印加すると、第２の領域２０２にチャネルが形成されて導通する。ここで、第４の領域２０６がｐ型となっているため、オン状態では第４の領域２０６の電荷（ホール）が、導電性が高い領域１１２に注入されることになる。このため、オン状態となる電圧を低下させることができる。
【０１０３】
当該半導体装置は、入力側に絶縁ゲート型電界効果トランジスタの構成を有し、出力側にバイポーラトランジスタの構成を備えたものである。このため、当該半導体装置は、ゲート電極として機能する第２の電極２１４と、エミッタ電極として機能する第１の電極２１０との間の電圧で駆動され、また、第２の電極２１４への入力信号によってオン・オフの動作が可能である。当該構成により、スイッチング動作が高速化され、オン抵抗が低いことから自己発熱が抑制され、大電力の制御をすることが容易となる。
【０１０４】
＜半導体装置の作製工程＞
図４に示した半導体装置の作製工程について、図５を用いて説明する。
【０１０５】
まず、先の実施の形態に示す方法（例えば、実施の形態３に示す方法）などに従って半導体基板１５０を得る（図５（Ａ）参照）。該半導体基板１５０は、ベース基板１００上に絶縁層１０２、絶縁層１１６、導電性が高い領域１１２、炭化シリコン層１３０が順に形成された構造を有している。また、炭化シリコン層１３０には第１の導電型を付与する不純物元素が添加されている。
【０１０６】
炭化シリコン層１３０に添加することができる不純物元素には、ｎ型の導電性を付与するリン（Ｐ）やヒ素（Ａｓ）、ｐ型の導電性を付与するボロン（Ｂ）やアルミニウム（Ａｌ）などがあるが、ここでは、リン（Ｐ）を添加してｎ型の導電性を付与する場合について説明する。すなわち、ここでは、第１の導電型はｎ型である。
【０１０７】
なお、本実施の形態においては、導電性が高い領域１１２を炭化シリコン層１３０の下部全面に設ける構成としたが、開示する発明の一態様はこれに限定されない。導電性が高い領域１１２は選択的に設ける構成としても良い。
【０１０８】
次に、炭化シリコン層１３０に、ｐ型を付与する不純物元素（例えばボロン）とｎ型を付与する不純物元素（例えばリン）を選択的に添加して、第１の導電型が付与された第１の領域２００、第１の導電型とは異なる第２の導電型が付与された第２の領域２０２、第１の導電型が付与された第４の領域２０６を形成する（図５（Ｂ）参照）。また、これにより、炭化シリコン層１３０の、第１の領域２００、第２の領域２０２、第４の領域２０６以外の領域が、第３の領域２０４となる。ここで、第２の領域２０２の一部は後のチャネル形成領域として機能し、第１の領域２００は後のソース領域（またはドレイン領域）として機能し、第４の領域２０６は後のドレイン領域（またはソース領域）として機能する。なお、第１の領域２００の不純物濃度は、第３の領域２０４の不純物濃度より高くなっていることが望ましい。
【０１０９】
第１の領域２００、第２の領域２０２、第３の領域２０４、第４の領域２０６を形成した後には、第１の領域２００と接するように第１の電極２１０を、第４の領域２０６と接するように第３の電極２１６をそれぞれ選択的に形成する（図５（Ｃ）参照）。ここで、第１の電極２１０はソース電極（またはドレイン電極）として機能し、第３の電極２１６はドレイン電極（またはソース電極）として機能する。
【０１１０】
第１の電極２１０および第３の電極２１６には、耐熱性の高い材料を用いることが望ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いても良い。また、導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１１１】
その後、炭化シリコン層１３０、第１の電極２１０、および、第３の電極２１６を覆うように、ゲート絶縁層２１２を形成し、ゲート絶縁層２１２上にゲート電極として機能する第２の電極２１４を選択的に形成する（図５（Ｄ）参照）。ここで、第２の電極２１４は、その一部が第１の領域２００と重なるように設けることが望ましい。これにより電界の集中が緩和されるため、耐圧を一層向上することができる。なお、その後、第２の電極２１４を覆うように絶縁層を形成しても良い。
【０１１２】
ゲート絶縁層２１２は、酸化シリコンや窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、熱酸化法（熱窒化法）やプラズマＣＶＤ法、スパッタリング法、高密度プラズマ処理による酸化または窒化による方法などがある。
【０１１３】
第２の電極２１４は、第１の電極２１０や、第３の電極２１６と同様に形成することができる。
【０１１４】
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる電力用の半導体装置を作製することができる。本実施の形態で示したように、パワーＭＯＳＦＥＴに炭化シリコンを用いることで、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１１５】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【０１１６】
（実施の形態５）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の別の例について、図６および図７を参照して説明する。
【０１１７】
＜半導体装置の概略＞
図６には、半導体装置の構成の一例を示す。図６（Ａ）は断面図、図６（Ｂ）は平面図である。なお、図６（Ａ）は、図６（Ｂ）のＡ−Ｂ線における断面に対応している。
【０１１８】
ベース基板１００上には、絶縁層１０２、絶縁層１１６、導電性が高い領域１１２、炭化シリコン層１３０が順に設けられている（図６（Ａ）参照）。炭化シリコン層１３０は、第１の導電型を付与された第１の領域３００と、第１の導電型とは異なる第２の導電型を付与された第２の領域３０２と、第１の導電型を付与された第３の領域３０４とを備える。ここで、第３の領域３０４は、炭化シリコン層１３０の第１の領域３００、第２の領域３０２以外の領域である。
【０１１９】
第１の領域３００には、ソース電極（またはドレイン電極）として機能する導電層３１０が接して設けられている。第２の領域３０２と重畳する領域には、ゲート絶縁層３１２を介してゲート電極として機能する導電層３１４が設けられている。また、導電性が高い領域１１２は、ドレイン電極（またはソース電極）として機能する（図６（Ａ）参照）。導電性が高い領域１１２は、図示されていない領域において別の電極（または配線）と接続されており、これを通じて外部に信号が取り出される。本実施の形態で示す半導体装置は、電流が、炭化シリコン層１３０の深さ方向に流れるという特徴を有している。
【０１２０】
なお、本実施の形態において示す半導体装置は、第１の領域３００および第２の領域３０２の平面形状が同心円状となっている（図６（Ｂ）参照）が、開示する発明の一態様はこれに限定されない。矩形その他の形状としても良い。本実施の形態に示すように、第１の領域３００および第２の領域３０２を同心円状にすることで、チャネル長Ｌのばらつきを抑制することができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧を向上させることができる。
【０１２１】
＜半導体装置の作製工程＞
図６に示した半導体装置の作製工程について、図７を用いて説明する。
【０１２２】
はじめに、先の実施の形態に示す方法で作製した半導体基板１５０を用意する（図７（Ａ）参照）。該半導体基板１５０は、ベース基板１００上に絶縁層１０２、絶縁層１１６、導電性が高い領域１１２、炭化シリコン層１３０が順に設けられた構造を有している。また、炭化シリコン層１３０には第１の導電型を付与する不純物元素が添加されている。
【０１２３】
炭化シリコン層１３０に添加することができる不純物元素には、ｎ型の導電性を付与するリン（Ｐ）やヒ素（Ａｓ）、ｐ型の導電性を付与するボロン（Ｂ）やアルミニウム（Ａｌ）などがあるが、ここでは、リン（Ｐ）を添加してｎ型の導電性を付与する場合について説明する。すなわち、ここでは、第１の導電型はｎ型である。
【０１２４】
なお、本実施の形態においては、導電性が高い領域１１２を炭化シリコン層１３０の下部全面に設ける構成としたが、開示する発明の一態様はこれに限定されない。導電性が高い領域１１２は選択的に設ける構成としても良い。
【０１２５】
次に、炭化シリコン層１３０に、ｐ型を付与する不純物元素（例えばボロン）とｎ型を付与する不純物元素（例えばリン）を選択的に添加して、第１の導電型が付与された第１の領域３００、第１の導電型とは異なる第２の導電型が付与された第２の領域３０２を形成する（図７（Ｂ）参照）。また、これにより、炭化シリコン層１３０の、第１の領域３００および第２の領域３０２以外の領域が、第３の領域３０４となる。ここで、第２の領域３０２の一部は後のチャネル形成領域として機能し、第１の領域３００は後のソース領域（またはドレイン領域）として機能する。
【０１２６】
第１の領域３００、第２の領域３０２、第３の領域３０４を形成した後には、第２の領域３０２上にゲート絶縁層３１２を形成し、ゲート絶縁層３１２上にゲート電極として機能する導電層３１４を選択的に形成する。そして、導電層３１４を覆うように絶縁層３１８を形成する（図７（Ｃ）参照）。ここで、導電層３１４は、第２の領域３０２と重なりを有するように設けることが好ましい。これにより電界の集中が緩和されるため、半導体装置の耐圧を一層向上することができる。
【０１２７】
ゲート絶縁層３１２は、酸化シリコンや窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、熱酸化法（熱窒化法）やプラズマＣＶＤ法、スパッタリング法、高密度プラズマ処理による酸化または窒化による方法などがある。絶縁層３１８についても、ゲート絶縁層３１２と同様に形成することができるが、ゲート絶縁層３１２とは異なる材料を用いても良い。例えば、有機材料を用いて絶縁層３１８を形成することもできる。
【０１２８】
導電層３１４には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１２９】
なお、本実施の形態においては、第１の領域３００、第２の領域３０２、第３の領域３０４の形成後にゲート絶縁層３１２を形成する場合について説明しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、ゲート絶縁層３１２を形成した後に第１の領域３００、第２の領域３０２、第３の領域３０４を形成しても良い。また、半導体基板の作製段階において、ゲート絶縁層３１２に対応する絶縁層を形成しておいても良い。
【０１３０】
続いて、ゲート絶縁層３１２および絶縁層３１８にコンタクトホールを形成した後、第１の領域３００と電気的に接続される導電層３１０を形成する（図７（Ｄ）参照）。なお、導電層３１０はソース電極（またはドレイン電極）として機能する。
【０１３１】
ゲート絶縁層３１２および絶縁層３１８に形成されるコンタクトホールは、レジストマスクなどを用いた選択的なエッチングにより形成することができる。また、導電層３１０は、導電層３１４等と同様にして形成すれば良い。
【０１３２】
なお、上記コンタクトホールの形成の際に、第３の領域３０４の一部に導電性が高い領域１１２にまで達するコンタクトホールを形成し、導電層３１０と同様の材料、方法で導電性が高い領域１１２と電気的に接続される導電層を形成して、当該導電層を信号の取り出し用電極（または配線）として用いても良い（図示せず）。
【０１３３】
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる電力用の半導体装置を作製することができる。本実施の形態で示したように、パワーＭＯＳＦＥＴに炭化シリコンを用いることで、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１３４】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【０１３５】
（実施の形態６）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の別の例について、図８および図９を参照して説明する。
【０１３６】
＜半導体装置の概略＞
図８には、半導体装置の構成の一例を示す。図８（Ａ）は断面図、図８（Ｂ）は平面図である。なお、図８（Ａ）は、図８（Ｂ）のＡ−Ｂ線における断面に対応している。
【０１３７】
ベース基板１００上には、絶縁層１０２、絶縁層１１６、半導体層４２０、炭化シリコン層１３０が順に設けられている（図８（Ａ）参照）。ここで、半導体層４２０には、部分的に導電性が高い領域１１２が形成されている。炭化シリコン層１３０は、第１の導電型を付与された第１の領域４００と、第１の導電型とは異なる第２の導電型を付与された第２の領域４０２と、第１の導電型を付与された第３の領域４０４とを備える。第３の領域４０４は、炭化シリコン層１３０の第１の領域４００、第２の領域４０２以外の領域である。
【０１３８】
第１の領域４００には、ソース電極（またはドレイン電極）として機能する第１の電極４１０が接して設けられている。第２の領域４０２と重畳する領域には、ゲート絶縁層４１２を介してゲート電極として機能する第２の電極４１４が設けられている。また、導電性が高い領域１１２およびそれに接続された第３の電極４１６は、ドレイン電極（またはソース電極）として機能する（図８（Ａ）参照）。
【０１３９】
なお、本実施の形態において示す半導体装置は、第１の領域４００および第２の領域４０２の平面形状が同心円状となっている（図８（Ｂ）参照）。また、それに合わせるように、第１の電極４１０、第２の電極４１４、第３の電極４１６が形成されている。本実施の形態に示すように、第１の領域４００および第２の領域４０２を同心円状にすることで、チャネル長Ｌのばらつきを抑制することができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧を向上させることができる。
【０１４０】
なお、本実施の形態において示す構成では、第１の電極４１０、第２の電極４１４、第３の電極４１６が互いに交差しない形状となっているが、開示する発明の一態様はこれに限定されない。第１の電極４１０と第２の電極４１４、または、第２の電極４１４と第３の電極４１６は、ゲート絶縁層４１２を介して隔てられることになるため、互いに交差する構成としても半導体装置の動作を確保することができる。なお、キャリアが流れる経路は、第１の電極４１０、第１の領域４００、第２の領域４０２、第３の領域４０４、導電性が高い領域１１２、第３の電極４１６の順（またはその逆）となっている。
【０１４１】
＜半導体装置の作製工程＞
図８に示した半導体装置の作成工程について、図９を用いて説明する。
【０１４２】
はじめに、先の実施の形態に示す方法などによって作製した半導体基板１５０を用意する（図９（Ａ）参照）。該半導体基板１５０は、ベース基板１００上に絶縁層１０２、絶縁層１１６、半導体層４２０、炭化シリコン層１３０が順に設けられた構造を有している。なお、半導体層４２０には部分的に導電性が高い領域１１２が形成されている。当該導電性が高い領域１１２の形成方法としては、半導体基板の作製工程（例えば、図３（Ｂ）に対応する工程）において炭化シリコン基板上に半導体層４２０を形成した後に、導電型を付与する不純物元素を選択的に添加する方法や、半導体基板１５０の完成後に、炭化シリコン層１３０を通じて導電型を付与する不純物元素を半導体層４２０に選択的に添加する方法などがある。半導体層４２０はどのような材料を用いて形成しても良いが、例えば、シリコンや炭化シリコンを用いることができる。本実施の形態では半導体層４２０として、ポリシリコンを形成する場合について説明する。
【０１４３】
炭化シリコン層１３０には第１の導電型を付与する不純物元素が添加されている。炭化シリコン層１３０に添加することができる不純物元素には、ｎ型の導電性を付与するリン（Ｐ）やヒ素（Ａｓ）、ｐ型の導電性を付与するボロン（Ｂ）やアルミニウム（Ａｌ）などがあるが、ここでは、リン（Ｐ）を添加してｎ型の導電性を付与する場合について説明する。すなわち、ここでは、第１の導電型はｎ型である。
【０１４４】
なお、本実施の形態においては、導電性が高い領域１１２を選択的に形成する構成としたが、開示する発明の一態様はこれに限定されない。導電性が高い領域１１２を、炭化シリコン層１３０の下部全面に設ける構成としても良い。
【０１４５】
次に、炭化シリコン層１３０に、ｐ型を付与する不純物元素（例えばボロン）とｎ型を付与する不純物元素（例えばリン）を選択的に添加して、第１の導電型が付与された第１の領域４００、第１の導電型とは異なる第２の導電型が付与された第２の領域４０２を形成する（図９（Ｂ）参照）。また、これにより、炭化シリコン層１３０の、第１の領域４００および第２の領域４０２以外の領域が、第３の領域４０４となる。ここで、第２の領域４０２の一部は後のチャネル形成領域として機能し、第１の領域４００は後のソース領域（またはドレイン領域）として機能する。
【０１４６】
第１の領域４００、第２の領域４０２、第３の領域４０４を形成した後には、導電性が高い領域１１２に達するコンタクトホールを形成した後、第１の領域４００と接するように第１の電極４１０を、導電性が高い領域１１２と接するように第３の電極４１６をそれぞれ選択的に形成する（図９（Ｃ）参照）。当該コンタクトホールは、レジストマスクなどを用いた選択的なエッチングにより形成することができる。なお、第１の電極４１０はソース電極（またはドレイン電極）として機能し、第３の電極４１６はドレイン電極（またはソース電極）として機能する。
【０１４７】
第１の電極４１０および第３の電極４１６には、耐熱性の高い材料を用いることが望ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いても良い。また、導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１４８】
その後、炭化シリコン層１３０、第１の電極４１０、および、第３の電極４１６を覆うように、ゲート絶縁層４１２を形成し、ゲート絶縁層４１２上にゲート電極として機能する第２の電極４１４を選択的に形成する（図９（Ｄ）参照）。ここで、第２の電極４１４は、その一部が第１の領域４００と重なるように設けることが望ましい。これにより電界の集中が緩和されるため、耐圧を一層向上することができる。なお、その後、第２の電極４１４を覆うように絶縁層を形成しても良い。
【０１４９】
ゲート絶縁層４１２は、酸化シリコンや窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、熱酸化法（熱窒化法）やプラズマＣＶＤ法、スパッタリング法、高密度プラズマ処理による酸化または窒化による方法などがある。
【０１５０】
第２の電極４１４は、第１の電極４１０や、第３の電極４１６と同様に形成することができる。
【０１５１】
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる電力用の半導体装置を作製することができる。本実施の形態で示したように、パワーＭＯＳＦＥＴに炭化シリコンを用いることで、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１５２】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【０１５３】
（実施の形態７）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板１５０を用いた半導体装置の別の一例について、図１０および図１１を参照して説明する。ここでは特に、ＣＭＯＳ回路に用いられるｎ型ＦＥＴおよびｐ型ＦＥＴを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体素子を用いた半導体装置は、これを用いるものに限定されない。
【０１５４】
まず、先の実施の形態に示す方法などに従って半導体基板１５０を得た後、炭化シリコン層１３０上に素子分離絶縁層を形成するためのマスクとなる保護層５００を形成する（図１０（Ａ）参照）。保護層５００には、酸化シリコン層や窒化シリコン層などを用いる。なお、本実施の形態において用いる半導体基板１５０は、先の実施の形態に従って作製されるものと同等である。
【０１５５】
炭化シリコン層１３０には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、ヒ素などのｎ型不純物を添加しておいても良い。
【０１５６】
次いで、保護層５００をマスクとして用いてエッチングを行い、露出している領域の炭化シリコン層１３０を除去する。そして、その後、絶縁層を堆積する。該絶縁層は、例えば、酸化シリコン層とすることができる。該絶縁層は、ＣＶＤ法やスパッタリング法をはじめとする各種成膜技術を用いて形成すればよい。ここでは、該絶縁層を、炭化シリコン層１３０に埋め込まれるように厚く堆積する。
【０１５７】
次に、炭化シリコン層１３０に重畳する領域の絶縁層を研磨やエッチング等により除去する。そして、保護層５００を除去することで、上記絶縁層の一部からなる素子分離絶縁層５０２を残存させる（図１０（Ｂ）参照）。なお、本実施の形態においては、素子分離絶縁層５０２を設ける構成としているが、素子分離絶縁層５０２を設けない構成としても良い。
【０１５８】
次に、ゲート絶縁層として機能する絶縁層５０４を形成し、絶縁層５０４上にゲート電極５０６を形成する（図１０（Ｃ）参照）。絶縁層５０４は、ＣＶＤ法やスパッタリング法などを用いて形成することができる。また、絶縁層５０４は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどを用いて形成することが好ましい。なお、絶縁層５０４は、単層構造としても良いし、積層構造としても良い。ここでは、ＣＶＤ法を用いて炭化シリコン層１３０の表面を覆う酸化シリコン層を単層構造で形成する。
【０１５９】
ゲート電極５０６には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いてゲート電極５０６を形成しても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１６０】
なお、本実施の形態においては、ゲート電極５０６を単層構造としているが、積層構造としても良い。また、上記の材料を組み合わせて用いることもできる。例えば、チタンとアルミニウムの積層構造や、タングステンとアルミニウムの積層構造など、耐熱性の高い材料と低抵抗材料を組み合わせて用いるとよい。また、上記金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、ゲート電極５０６は、蒸着法やスパッタリング法などを用いて形成すればよい。
【０１６１】
次に、ゲート電極５０６をマスクとして用いて絶縁層５０４をエッチングし、ゲート絶縁層５０８を形成する。このエッチングの際に、素子分離絶縁層５０２の一部がエッチングされる。その後、ゲート電極５０６を覆う絶縁層５１０を形成する（図１０（Ｄ）参照）。
【０１６２】
次に、後のｎ型ＦＥＴとなる領域に、リン（Ｐ）や砒素（Ａｓ）などを低濃度にドーピングして第１の不純物領域５１２を形成し、後のｐ型ＦＥＴとなる領域に、硼素（Ｂ）などを低濃度にドーピングして第２の不純物領域５１４を形成する（図１１（Ａ）参照）。なお、ここでは絶縁層５１０を形成した後に不純物領域を形成する構成としているが、先に不純物領域を形成してから絶縁層５１０を形成する構成としても良い。
【０１６３】
その後、サイドウォール絶縁層５１６、およびサイドウォール絶縁層５１８を形成する（図１１（Ｂ）参照）。ｐ型ＦＥＴとなる領域のサイドウォール絶縁層５１８は、ｎ型ＦＥＴとなる領域のサイドウォール絶縁層５１６よりも幅（チャネル長方向の長さ）を大きくとると良い。
【０１６４】
次に、絶縁層５１０を部分的にエッチングして、第１の不純物領域５１２の表面および第２の不純物領域５１４の表面を露出させる。この際、ゲート電極５０６の上面も露出されることになる。そして、ｎ型ＦＥＴとなる領域にリン（Ｐ）や砒素（Ａｓ）などを高濃度にドーピングして第３の不純物領域５２０を形成し、ｐ型ＦＥＴとなる領域に硼素（Ｂ）などを高濃度にドーピングして第４の不純物領域５２２を形成する（図１１（Ｃ）参照）。なお、ここでは絶縁層５１０を部分的にエッチングした後に不純物領域を形成する構成としているが、先に上記の不純物領域を形成してから絶縁層５１０をエッチングする構成としても良い。
【０１６５】
次に、層間絶縁層５２４を形成し、第３の不純物領域５２０および第４の不純物領域５２２に達するコンタクトプラグ５２６およびコンタクトプラグ５２８を形成する。以上により、ベース基板１００上に形成された炭化シリコン層１３０を用いて、ｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を作製することができる（図１１（Ｄ）参照）。
【０１６６】
上述のｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を相補的に組み合わせることによってＣＭＯＳ回路を構成することができる。また、このような半導体素子を用いることで、様々な半導体装置を作製することが可能である。
【０１６７】
以上、本実施の形態で示したように、ＦＥＴに炭化シリコンを用いることにより、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１６８】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【符号の説明】
【０１６９】
１００    ベース基板
１０２    絶縁層
１１０    炭化シリコン基板
１１２    領域
１１４    脆化領域
１１６    絶縁層
１２０    炭化シリコン層
１２４    炭化シリコン基板
１３０    炭化シリコン層
１５０    半導体基板
２００    第１の領域
２０２    第２の領域
２０４    第３の領域
２０６    第４の領域
２１０    第１の電極
２１２    ゲート絶縁層
２１４    第２の電極
２１６    第３の電極
３００    第１の領域
３０２    第２の領域
３０４    第３の領域
３１０    導電層
３１２    ゲート絶縁層
３１４    導電層
３１８    絶縁層
４００    第１の領域
４０２    第２の領域
４０４    第３の領域
４１０    第１の電極
４１２    ゲート絶縁層
４１４    第２の電極
４１６    第３の電極
４２０    半導体層
５００    保護層
５０２    素子分離絶縁層
５０４    絶縁層
５０６    ゲート電極
５０８    ゲート絶縁層
５１０    絶縁層
５１２    不純物領域
５１４    不純物領域
５１６    サイドウォール絶縁層
５１８    サイドウォール絶縁層
５２０    不純物領域
５２２    不純物領域
５２４    層間絶縁層
５２６    コンタクトプラグ
５２８    コンタクトプラグ
５３０    ｎ型ＦＥＴ
５３２    ｐ型ＦＥＴ
【図１】
2011040729.tif 000003
【図２】
2011040729.tif 000004
【図３】
2011040729.tif 000005
【図４】
2011040729.tif 000006
【図５】
2011040729.tif 000007
【図６】
2011040729.tif 000008
【図７】
2011040729.tif 000009
【図８】
2011040729.tif 000010
【図９】
2011040729.tif 000011
【図１０】
2011040729.tif 000012
【図１１】
2011040729.tif 000013