(57)【要約】【課題】アンダーフィル樹脂を塗布すべき領域が狭い場合、不所望な領域にまでアンダーフィル樹脂が流出しないようにするため、アンダーフィル樹脂を複数回に分けて塗布するようにされるが、アンダーフィル樹脂を複数回に分けて塗布すると、アンダーフィルが施されるたとえばＩＣチップの下の隙間にボイドが生じることがある。【解決手段】アンダーフィル樹脂８を複数回に分けて塗布するに際して、Ｎ回目（Ｎ≧２）のアンダーフィル樹脂塗布工程を、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂８によって形成されたフィレット１１が最小化する前に実施する。好ましくは、Ｎ回目のアンダーフィル樹脂塗布工程において、アンダーフィル樹脂８を、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂８上に塗布するようにする。【選択図】図１
2011040512.tif 000002
【特許請求の範囲】
【請求項１】
回路部品および基板を備え、前記回路部品が前記基板に対して所定の隙間を隔てた状態で実装されていて、前記隙間にアンダーフィル樹脂が付与されている、回路基板を製造する方法であって、
前記回路部品が実装された前記基板を用意する工程と、
前記回路部品を包囲する領域に前記アンダーフィル樹脂を塗布する工程と
を備え、
前記アンダーフィル樹脂を塗布する工程は、前記アンダーフィル樹脂を複数回塗布する工程を備え、
Ｎ回目（Ｎ≧２）の前記アンダーフィル樹脂塗布工程は、（Ｎ−１）回目までに塗布された前記アンダーフィル樹脂によって形成されたフィレットが最小化する前に実施されることを特徴とする、回路基板の製造方法。
【請求項２】
前記Ｎ回目のアンダーフィル樹脂塗布工程において、前記アンダーフィル樹脂は、前記（Ｎ−１）回目までに塗布された前記アンダーフィル樹脂上に塗布されることを特徴とする、請求項１に記載の回路基板の製造方法。
【請求項３】
複数回の前記アンダーフィル樹脂塗布工程が完了した後、前記アンダーフィル樹脂を加圧しながら硬化させることを特徴とする、請求項１または２に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路基板の製造方法に関するもので、特に、基板上に実装された回路部品にアンダーフィルを施す方法に関するものである。
【背景技術】
【０００２】
多層セラミック基板上もしくはそのキャビティ内、またはプリント基板上に、回路部品としてのＩＣチップが搭載される場合、ＩＣチップは、通常、はんだバンプを介して実装される。上記のはんだバンプの径がたとえば２００μｍを下回る場合、ＨＳＴ（熱衝撃試験）や落下試験によるバンプ破断対策のため、ＩＣチップの下にアンダーフィル樹脂が充填されることが一般的である。このようなアンダーフィル樹脂は、ＩＣチップを包囲する領域に、これを塗布することによって付与される。
【０００３】
他方、製品の小型化に伴い、アンダーフィル樹脂の塗布に際して、これを注入する塗布エリアが比較的狭くなっており、そのため、塗布したアンダーフィル樹脂がまわりの部品に不所望にも回り込んだり、キャビティの外へ溢れ出たりすることがある。このような不都合を回避するため、たとえば特開平１１−２９７９０２号公報（特許文献１）に記載されるように、アンダーフィル樹脂を複数回に分けて塗布することが行なわれている。
【０００４】
ところが、アンダーフィル樹脂を複数回に分けて塗布した場合、ＩＣチップの下の隙間に空洞（ボイド）が生じることがある。この問題を解決するため、特許文献１に記載の技術では、基板側に非貫通孔を設けておき、ＩＣチップの下に残留する空気を非貫通孔内に封じ込めることによって、ボイドの発生を防止するようにしている。しかし、基板に非貫通孔を設けるようにすると、工程数の増加を招くばかりでなく、非貫通孔形成のための比較的煩雑な工程が必要となり、コストアップの原因になるとともに、非貫通孔が占有する領域のため、基板における配線等に供され得る有効領域が減じられてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２９７９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、この発明の目的は、上述したような問題を解決し得る、回路基板の製造方法、より特定的には、基板上に実装された回路部品にアンダーフィルを施す方法を提供しようとすることである。
【課題を解決するための手段】
【０００７】
本件発明者は、前述したように、アンダーフィル樹脂を複数回に分けて塗布した場合、ＩＣチップの下の隙間にボイドが生じる原因を探るべく、実験を重ねた結果、次のような知見を得た。
【０００８】
たとえば、多層セラミック基板におけるキャビティの底面にうねりがある場合などのように、ＩＣチップと基板との間の隙間の厚み方向寸法が一様でない場合、先に塗布され、よってＩＣチップの下に先に浸透し、そしてそこに滞留するアンダーフィル樹脂が、毛細管現象により上記隙間における厚み方向寸法のより狭い箇所へと流動することがある。このようなアンダーフィル樹脂の流動の結果として、今までアンダーフィル樹脂が滞留していた隙間における厚み方向寸法の比較的広い箇所には、アンダーフィル樹脂が存在せず、そこにボイドが残されてしまうことがある。
【０００９】
このようなボイドは、ＩＣチップと基板との間の隙間に十分な量のアンダーフィル樹脂が存在していれば形成されにくい。他方、アンダーフィル樹脂が不十分であれば、ボイドが形成されやすい。よって、アンダーフィル樹脂の次の塗布までの間に、ＩＣチップの下でのアンダーフィル樹脂に不足が生じると、ボイドが形成されやすいということになる。
【００１０】
この発明は、上記のような知見に基づいてなされたもので、簡単に言えば、アンダーフィル樹脂を複数回に分けて塗布するに際して、アンダーフィル樹脂を途絶えさせることなく、ＩＣチップのような回路部品の下に供給しようとすることを特徴としている。
【００１１】
より詳細には、この発明は、回路部品および基板を備え、回路部品が基板に対して所定の隙間を隔てた状態で実装されていて、隙間にアンダーフィル樹脂が付与されている、回路基板を製造する方法に向けられる。この発明に係る回路基板の製造方法は、回路部品が実装された基板を用意する工程と、回路部品を包囲する領域にアンダーフィル樹脂を塗布する工程とを備え、上記アンダーフィル樹脂を塗布する工程は、アンダーフィル樹脂を複数回塗布する工程を備える。そして、前述した技術的課題を解決するため、Ｎ回目（Ｎ≧２）のアンダーフィル樹脂塗布工程は、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂によって形成されたフィレットが最小化する前に実施されることを特徴としている。
【００１２】
上述したＮ回目のアンダーフィル樹脂塗布工程において、アンダーフィル樹脂は、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂上に塗布されることが好ましい。
【００１３】
また、この発明において、複数回のアンダーフィル樹脂塗布工程が完了した後、アンダーフィル樹脂を加圧しながら硬化させることが好ましい。
【発明の効果】
【００１４】
この発明によれば、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂のフィレットが最小化していない段階で、次のＮ回目のアンダーフィル樹脂塗布工程が実施されるので、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂の、回路部品の下への浸透が継続している状態で、Ｎ回目のアンダーフィル樹脂塗布を行なうことができる。したがって、回路部品の下において、アンダーフィル樹脂が途絶えることなく、十分に供給されることになり、よって、ボイドの発生を防止することができる。このように、ボイドの発生が防止されると、ボイドを介して生じ得るはんだバンプ間のショート不良を生じないようにすることができる。
【００１５】
この発明において、Ｎ回目に塗布されるアンダーフィル樹脂が、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂上に塗布されるようにされると、回路部品の下へのアンダーフィル樹脂の浸透をより確実に継続させることが可能となり、ボイド防止の効果がより高められる。
【００１６】
また、この発明において、複数回のアンダーフィル樹脂塗布工程が完了した後、アンダーフィル樹脂を加圧しながら硬化させると、ボイドを積極的に除去する作用が生じ、よって、ボイド防止の効果がより確実に達成される。
【図面の簡単な説明】
【００１７】
【図１】この発明に係る製造方法が適用される回路基板の第１の例を示すもので、特に、多層セラミック基板上に回路部品が実装された部分を示す断面図である。
【図２】この発明に係る製造方法が適用される回路基板の第２の例を示すもので、特に、多層セラミック基板のキャビティ内に回路部品が実装された部分を示す断面図である。
【発明を実施するための形態】
【００１８】
図１を参照して、この発明に係る製造方法が適用される回路基板１の構造について説明する。
【００１９】
回路基板１は、多層セラミック基板２を備えている。なお、多層セラミック基板２に代えて、プリント基板が用いられてもよい。多層セラミック基板２の外表面上には、回路部品としてのＩＣチップ３およびコンデンサチップのような表面実装部品４が実装されている。
【００２０】
ＩＣチップ３は、はんだバンプ５を介して多層セラミック基板２に電気的に接続され、そのため、多層セラミック基板２に対して所定の隙間６を隔てた状態で実装されている。図１では、１個のはんだバンプ５を図示したが、通常、はんだバンプ５は、１個のＩＣチップ３につき、複数個備えている。他方、表面実装部品４は、はんだ７を介して多層セラミック基板２に電気的に接続されている。
【００２１】
このような回路基板１において、上記ＩＣチップ３に対してアンダーフィルが施されている。すなわち、ＩＣチップ３と多層セラミック基板２との間の隙間６に、アンダーフィル樹脂８が付与されている。
【００２２】
以上のような回路基板１を製造するため、次のような工程が実施される。
【００２３】
（１）多層セラミック基板２上に、ＩＣチップ３および表面実装部品４等を実装する。
【００２４】
（２）フラックス残渣を除去するため、洗浄を行なう。
【００２５】
（３）水分除去のため、ベーキングを行なう。
【００２６】
（４）ＩＣチップ３を包囲する領域に、樹脂注入ノズル９から矢印１０で示すようにアンダーフィル樹脂８を複数回に分けて塗布し、アンダーフィル樹脂８をＩＣチップ３の下へ注入する。この工程において、Ｎ回目の塗布工程では、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂８上に、アンダーフィル樹脂８が塗布されるようにすることが好ましい。
【００２７】
また、この工程において、Ｎ回目（Ｎ≧２）の塗布工程は、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂８によって形成されたフィレット１１が最小化する前に実施される。なお、（Ｎ−１）回目の塗布工程とＮ回目の塗布工程との間の時間間隔を求める方法については後述する。
【００２８】
（５）上述のようにＩＣチップ３等が実装されかつアンダーフィル樹脂８が付与された多層セラミック基板２をオーブンに投入し、アンダーフィル樹脂８を熱硬化する。この熱硬化工程において、アンダーフィル樹脂８を加圧しながら硬化させることが好ましい。
【００２９】
以上のようにして、ＩＣチップ３にアンダーフィルが施された回路基板１が得られる。
【００３０】
次に、上記（４）の工程において順次実施される（Ｎ−１）回目の塗布工程とＮ回目の塗布工程との間の時間間隔、より具体的には、（Ｎ−１）回目の塗布工程の開始時からＮ回目の塗布工程の開始時までの時間間隔（以下、「塗布間隔ｔ」）を求める方法について説明する。
【００３１】
塗布間隔ｔは、塗布領域内でアンダーフィル樹脂８が途切れることがないようにするため、１つの塗布領域におけるアンダーフィル樹脂８のフィレット１１が最小化するまでの時間（以下、「最小化時間Ｘ」）を測定し、この最小化時間Ｘ未満に設定される（塗布間隔ｔ＜最小化時間Ｘ）。最小化時間Ｘは、フィレット１１が徐々に小さくなって、この小さくなる動きが止まった時点を言うものであるが、アンダーフィル樹脂８のすべてがＩＣチップ３の下に隠れて、フィレット１１がなくなった場合には、このフィレット１１がなくなった時点を言う。
【００３２】
また、上記のような回路基板１が、これを複数個備える集合基板の状態で製造される場合、集合基板における複数個の塗布領域のすべてについて１回塗布するのに要する時間（以下、「１回塗布時間Ｙ」）は、アンダーフィル樹脂８の途切れを防ぐため、最小化時間Ｘより短くなければならない。すなわち、Ｙ＜Ｘでなければならない。これを満たさない場合は、塗布ステージ温度を下げるか、１個の集合基板を複数個の領域に分割して、各領域ごとに塗布することを繰り返さなければならない。
【００３３】
以上の関係をまとめると、
塗布間隔ｔ≦１回塗布時間Ｙ＜最小化時間Ｘ
となる。
【００３４】
たとえば、６．６４ｍｍ×６．７２ｍｍの平面寸法を有し、かつ厚み寸法が最大０．３６ｍｍであって、実装後のバンプ高さが０．０７ｍｍである、ＩＣチップに対して、各回のアンダーフィル樹脂塗布量を１．４ｍｇに固定して、アンダーフィルを施した場合の最小化時間Ｘを測定すると、塗布ステージ温度を５０℃と７０℃との各々において、以下の表１に示すような結果が得られた。
【００３５】
【表１】
2011040512.tif 000003
【００３６】
ここで、集合基板における複数個の塗布領域のすべてについて１回塗布するのに要する時間、すなわち１回塗布時間Ｙは、４２秒であるとする。
【００３７】
塗布ステージ温度が５０℃であるならば、Ｙ＜Ｘであり、１回塗布時間Ｙの間、塗布領域にアンダーフィル樹脂のフィレットの最小化が終わらない。他方、塗布ステージ温度が７０℃であるならば、１回塗布時間Ｙは２３秒を超えるため、１回塗布時間Ｙの間に、アンダーフィル樹脂のフィレットの最小化が終わってしまっている。よって、１回目の塗布開始時から２回目の塗布開始時までの塗布間隔ｔは、たとえば４０秒（≦Ｙ）に設定すればよいことになる。
【００３８】
２回目以降塗布においては、塗布ステージ温度５０℃で最小化時間Ｘが約８０秒ずつ増加するが、確実にアンダーフィル樹脂のフィレットが残るようにするため、塗布間隔ｔは７０秒とすることが好ましい。すなわち、４回塗布の場合、１回目の塗布開始時から、２回目塗布開始を４０秒後、３回目塗布開始を１１０秒後、４回目塗布開始を１８０秒後とすることが好ましい。
【００３９】
図２を参照して、この発明に係る製造方法が適用される回路基板の他の例について説明する。
【００４０】
図２に示す回路基板２１は、キャビティ２２を形成する多層セラミック基板２３を備えている。多層セラミック基板２３のキャビティ２２内には、回路部品としてのＩＣチップ２４が実装されている。
【００４１】
ＩＣチップ２４は、はんだバンプ２５を介して多層セラミック基板２３に電気的に接続され、そのため、キャビティ２２の底面に対して所定の隙間２６を隔てた状態で実装されている。図２では、１個のはんだバンプ２５を図示したが、通常、はんだバンプ２５は、１個のＩＣチップ２４につき、複数個備えている。
【００４２】
このような回路基板２１において、上記ＩＣチップ２４に対してアンダーフィルが施されている。すなわち、ＩＣチップ２４とキャビティ２２の底面との間の隙間２６に、アンダーフィル樹脂２７が付与されている。
【００４３】
以上のような回路基板２１を製造するために実施されるアンダーフィル樹脂２７の付与工程は、前述の図１に示した回路基板１の場合と実質的に同様である。
【００４４】
すなわち、ＩＣチップ２４を包囲する領域に、樹脂注入ノズル２８から矢印２９で示すようにアンダーフィル樹脂２７を複数回に分けて塗布し、アンダーフィル樹脂２７をＩＣチップ２４の下へ注入する。この工程において、Ｎ回目の塗布工程では、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂２７上に、アンダーフィル樹脂２７が塗布されるようにすることが好ましい。
【００４５】
また、この工程において、Ｎ回目（Ｎ≧２）の塗布工程は、（Ｎ−１）回目までに塗布されたアンダーフィル樹脂２７によって形成されたフィレット３０が最小化する前に実施される。
【００４６】
そして、アンダーフィル樹脂２７を熱硬化する。この熱硬化工程において、アンダーフィル樹脂２７を加圧しながら硬化させることが好ましい。
【符号の説明】
【００４７】
１，２１  回路基板
２，２３  多層セラミック基板
３，２４  ＩＣチップ（回路部品）
５，２５  はんだバンプ
６，２６  隙間
８，２７  アンダーフィル樹脂
１１，３０  フィレット
２２  キャビティ
【図１】
2011040512.tif 000004
【図２】
2011040512.tif 000005