(57)【要約】【課題】検査に用いるプローブの耐久性を向上できる半導体装置を提供する。【解決手段】ウエハーのスクライブ線１５０上に配置された第１チェック素子１を具備する。第１チェック素子１は、第１配線絶縁膜５と、第１配線絶縁膜５の第１開口部に配置された第１チェック素子パッド１０とを備える。第１チェック素子パッド１０は、導電性の第１パッドメタル部１２と、矩形の平面形状を有する絶縁性の第１ダミー部１３とを含む。第１ダミー部１３の平面形状は、スクライブ線１５０の長手方向と垂直な２つの第１長辺と、第１チェック素子パッド１０の外周部近傍に配置される２つの第１短辺とを含む。【選択図】図３
2011216527.tif 000002
【特許請求の範囲】
【請求項１】
ウエハーのスクライブ線上に配置された第１チェック素子
を具備し、
前記第１チェック素子は、
第１配線絶縁膜と、
前記第１配線絶縁膜の第１開口部に配置された第１チェック素子パッドと
を備え、
前記第１チェック素子パッドは、
導電性の第１パッドメタル部と、
矩形の平面形状を有する絶縁性の第１ダミー部と
を含み、
前記第１ダミー部の平面形状は、
前記スクライブ線の長手方向と垂直な２つの第１長辺と、
前記第１チェック素子パッドの外周部近傍に配置される２つの第１短辺と
を含む
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１チェック素子は、
前記第１配線絶縁膜の第２開口部に配置された第２チェック素子パッド
を更に具備し、前記第１チェック素子パッドと前記第２チェック素子パッドとは前記スクライブ線上の長手方向に隣接して配置され、
前記第２チェック素子パッドは、
導電性の第２パッドメタル部と、
矩形の平面形状を有する絶縁性の第２ダミー部と
を含み、
前記第２ダミー部の平面形状は、
前記スクライブ線の長手方向と平行な２つの第２長辺と、
前記第２チェック素子パッドの外周部近傍に配置される２つの第２短辺と
を含む
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第１チェック素子と前記スクライブ線上の長手方向に隣接して配置された第２チェック素子
を更に具備し、
前記第２チェック素子は、
第２配線絶縁膜と、
前記第２配線絶縁膜の第３開口部に配置された第３チェック素子パッドと
前記第２配線絶縁膜の第４開口部に配置された第４チェック素子パッドと、
を備え、前記第３チェック素子パッドと前記第４チェック素子パッドとは前記スクライブ線上の長手方向に隣接して配置され、
前記第３チェック素子パッドは、
導電性の第３パッドメタル部と、
平面形状が、前記スクライブ線の長手方向と垂直な２つの第３長辺と、前記第３チェック素子パッドの外周部近傍に配置される２つの第３短辺とを含む、絶縁性の第３ダミー部と
を含み、
前記第４チェック素子パッドは、
導電性の第４パッドメタル部と、
平面形状が、前記スクライブ線の長手方向と平行な２つの第４長辺と、前記第４チェック素子パッドの外周部近傍に配置される２つの第４短辺とを含む、絶縁性の第４ダミー部と
を含み、
前記第１チェック素子パッドと、前記第３チェック素子パッドとは隣接して配置される
半導体装置。
【請求項４】
請求項１乃至３の何れか一項に記載の半導体装置であって、
前記第１チェック素子パッドは、
平面形状が、前記スクライブ線の長手方向と垂直な２つの第５長辺と、前記第１チェック素子パッドの外周部近傍に配置される２つの第５短辺とを含む、絶縁性の第５ダミー部と、
前記第１ダミー部及び前記第５ダミー部と結合する絶縁性の第１ブリッジ部と、
前記第１ダミー部及び前記第５ダミー部と結合する絶縁性の第２ブリッジ部と
を更に含み、
前記第１ブリッジと前記第２ブリッジとは、前記第１ダミー部と前記第５ダミー部との間隔の１０倍以上の距離を離れて配置される
半導体装置。
【請求項５】
請求項１乃至４の何れか一項に記載の半導体装置であって、
前記第１パッドメタル部は、銅又は銅合金である
半導体装置。
【請求項６】
ウエハーのスクライブ線上に配置された第１チェック素子を具備し、前記第１チェック素子は、第１配線絶縁膜と、前記第１配線絶縁膜の第１開口部に配置された第１チェック素子パッドとを備え、前記第１チェック素子パッドは、導電性の第１パッドメタル部と、矩形の平面形状を有する絶縁性の第１ダミー部とを含み、前記第１ダミー部の平面形状は、前記スクライブ線の長手方向と垂直な２つの第１長辺と、前記第１チェック素子パッドの外周部近傍に配置される２つの第１短辺とを含む半導体装置の検査方法であって、
前記スクライブ線に対して垂直な向きの第１プローブが、前記第１チェック素子パッドの中央近傍に接触するステップと、
前記第１プローブが、前記第１ダミー部の前記２つの第１長辺に対して、平行に摺動するステップと、
前記第１プローブからテスト信号を受け取るステップと
を具備する
半導体装置の検査方法。
【請求項７】
請求項６に記載の半導体装置の検査方法であって、
前記第１プローブと直交する向きの第２プローブが、前記スクライブ線上の長手方向に対して前記第１チェック素子パッドと隣接する、前記第１配線絶縁膜の第２開口部に配置された第２チェック素子パッドに接触するステップと、前記第２チェック素子パッドは、導電性の第２パッドメタル部と、矩形の平面形状を有する絶縁性の第２ダミー部とを含み、前記第２ダミー部の平面形状は、前記スクライブ線の長手方向と平行な２つの第２長辺と、前記第２チェック素子パッドの外周部近傍に配置される２つの第２短辺とを含み、
前記第２プローブが、前記第２ダミー部の前記２つの第２長辺に対して、平行に摺動するステップと、
前記第２プローブからテスト信号を受け取るステップと
を更に具備する
半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の検査方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化技術が進展している。反面、微細化技術の進展に伴い、トランジスタの電気特性のばらつきは増加する傾向にある。トランジスタの電気特性のばらつきが増加すると、設計のタイミング収束までの時間が長くなってしまう。従って、半導体装置の製造ＴＡＴを増加させないためには、設計のタイミング収束までの時間を短くすることが必要であり、つまり、トランジスタの電気特性のばらつき範囲を狭める必要がある。トランジスタの電気特性のばらつき範囲を狭めるためには、トランジスタの電気特性について確実に検査していくことが重要となる。トランジスタの電気特性の検査は、ウエハー製造工程の最後で、プローブを用いて行う方法が知られている。
【０００３】
半導体装置の検査に関する技術として、検査の際に、プローブがずれることを防ぐ半導体装置に関する技術が特許文献１に開示されている。この半導体装置は、検査を行う電極が底面と側面とからなる溝部を有する。溝部の底面は、幅寸法が一方向に向かってしだいに小さくなる形状であり、検査用のプローブの直径よりも大きい部分と、小さい部分とがあることを特徴とする。このような半導体装置は、検査時にプローブを溝部に挿入したとき、プローブの摺動が溝部内の幅寸法の小さい位置で阻止されるため、プローブのずれを抑制できるというものである。
【０００４】
また、プローブによるクラックを防止するボンディングパッドを備える半導体装置に関する技術が特許文献２に開示されている。この半導体装置は、ボンディングパッドが、第１の配線層と第２の配線層とを用いて形成されている。第１の配線層と、第２の配線層との間には、スリット状の溝が複数並べて設けられている。溝内には、第１の配線層と第２の配線層とを接続する接続部を有する。そして、半導体装置は、接続部の長手方向と、プローブの当接方向とが一致していることを特徴とする。このような半導体装置は、プロービングによるボンディングパッドのクラックの発生が防止されると共に、ボンディング時のパッド剥がれをなくすことができるというものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２２０７６１号公報
【特許文献２】特開２００２−１１０７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したように、トランジスタの電気特性は、ウエハー製造工程の最後でプローブを用いて検査する方法が知られている。しかし、ウエハー製造工程の最後で、トランジスタ特性のねらい目に対するずれに応じた補正をかけるのでは時間が掛かってしまう。そこで、ウエハー製造工程の途中で、ウエハー上のチェック素子を用いて検査を行い、特性の補正をかける必要性が高まっている。近年、微細化された半導体装置の配線は、溝に銅または銅合金を埋設し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法で形成する方法が一般的になっている。しかし、本発明者は、この様なＣＭＰ法で配線が形成されたチェック素子を検査することを想定した場合、以下の問題点があることを見出した。
【０００７】
図１は、配線がＣＭＰ法で形成されたチェック素子１００を想定した場合の平面図である。図１において、チェック素子１００はウエハー上に形成されている。詳細には、チェック素子１００は、ウエハー上において、ウエハーをダイシングするためのスクライブ線１５０上に形成されている。図１を参照すると、チェック素子１００は、表面に、複数のチェック素子パッド１０１と、配線絶縁膜１０４とを具備する。チェック素子１００の電気特性を検査する場合、検査用のプローブ２００は、チェック素子パッド１０１と接触して電気特性を検査する。
【０００８】
チェック素子パッド１０１は、パッドメタル部１０２と、複数のダミー部１０３とを備える。パッドメタル部１０２は、プローブ２００が接触する導電部であり、銅及び銅合金などの導電性材料で形成される。
【０００９】
ダミー部１０３は、電気を導電しない絶縁部であり、シリコン酸化膜などの低誘電率絶縁膜で形成される。ダミー部１０３は、平面形状が角型であり、チェック素子パッド１０１の表面に複数配置される。ダミー部１０３は、チェック素子パッド１０１の表面に配置されると、チェック素子パッド１０１表面のディッシングを防ぐことができる。詳細に説明すると、チェック素子パッド１０１は、プローブ２００が接触するため面積が大きい。面積の大きいチェック素子パッド１０１（パッドメタル部１０２）は、ＣＭＰにおいてパッドで研磨されることにより、表面に窪みが現れるディッシングを生じやすい。そこで、ダミー部１０３は、プローブ２００と接触するための広いパッドメタル部１０２の面積を減らして、ディッシングが生じることを防ぐ効果を奏している。しかし、後述するように、このようなダミー部１０３は、チェック素子１００の電気特性を検査するプローブ２００の耐久性に悪影響を与える問題が考えられる。
【００１０】
図２は、図１に示したチェック素子１００のＡ−Ａ’断面図である。図２を参照し、検査用のプローブ２００を用いて、チェック素子１００の電気特性を検査する詳細を説明する。尚、チェック素子１００は、チェック素子パッド１０１の下層に、半導体基板１１０と、層間絶縁膜１２０とを具備する。
【００１１】
プローブ２００は、チェック素子パッド１０１に接触する。プローブ２００がチェック素子パッド１０１に当たると、プローブ２００の圧力によりチェック素子パッド１０１に力が加わり、パッドメタル部１０２とダミー部１０３とが沈み込む。パッドメタル部１０２とダミー部１０３とには硬度差があり、ダミー部１０３の方がパッドメタル部１０２より圧力による沈み込み量は大きくなる。従って、パッドメタル部１０２とダミー部１０３との境界部１０５には段差が生じる。プローブ２００は、チェック素子パッド１０１上を摺動するとき、その段差を乗り越えることになる。プローブ２００が段差を乗り越えるとき、プローブ２００とパッドメタル部１０２とが当たりプローブ２００の先端に力が掛かる。その結果、プローブ２００の先端は削れ、プローブカードの寿命は短くなる。特に、微細化によりダミー部１０３の材料として酸化膜よりも硬度が低い低誘電率絶縁膜を採用したチェック素子では段差がさらに大きくなるため、この問題はさらに深刻になる。このように、本発明者は、図１及び図２に示したチェック素子１００では、検査に用いるプローブ２００を長持ちさせることができない問題点を見出した。
【課題を解決するための手段】
【００１２】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の半導体装置は、ウエハーのスクライブ線（１５０）上に配置された第１チェック素子（１）を具備する。第１チェック素子（１）は、第１配線絶縁膜（５）と、第１配線絶縁膜（５）の第１開口部に配置された第１チェック素子パッド（１０）とを備える。第１チェック素子パッド（１０）は、導電性の第１パッドメタル部（１２）と、矩形の平面形状を有する絶縁性の第１ダミー部（１３）とを含む。第１ダミー部（１３）の平面形状は、スクライブ線（１５０）の長手方向と垂直な２つの第１長辺と、第１チェック素子パッド（１０）の外周部近傍に配置される２つの第１短辺とを含む。
【００１４】
本発明の半導体装置の検査方法は、ウエハーのスクライブ線（１５０）上に配置された第１チェック素子（１）を具備し、第１チェック素子（１）は、第１配線絶縁膜（５）と、第１配線絶縁膜（５）の第１開口部に配置された第１チェック素子パッド（１０）とを備え、第１チェック素子パッド（１０）は、導電性の第１パッドメタル部（１２）と、矩形の平面形状を有する絶縁性の第１ダミー部（１３）とを含み、第１ダミー部（１３）の平面形状は、スクライブ線（１５０）の長手方向と垂直な２つの第１長辺と、第１チェック素子パッド（１０）の外周部近傍に配置される２つの第１短辺とを含む半導体装置の検査方法であって、スクライブ線（１５０）に対して垂直な向きの第１プローブ（２００）が、第１チェック素子パッド（１０）の中央近傍に接触するステップと、第１プローブ（２００）が、第１ダミー部（１３）の２つの第１長辺に対して、平行に摺動するステップと、第１プローブ（２００）からテスト信号を受け取るステップとを具備する。
【発明の効果】
【００１５】
本発明の半導体装置は、検査に用いるプローブの耐久性を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、配線がＣＭＰ法で形成されたチェック素子１００を想定した場合の平面図である。
【図２】図２は、図１に示したチェック素子１００のＡ−Ａ’断面図である。
【図３】図３は、本発明の第１の実施の形態の半導体装置が具備するチェック素子１を示す平面図である。
【図４】図４は、図３に示したチェック素子１００のＢ−Ｂ’断面図である。
【図５】図５は、本発明の第２の実施の形態による半導体装置のチェック素子２を示す平面図である。
【図６】図６は、本発明の第３の実施の形態による半導体装置の複数のチェック素子（チェック素子３及びチェック素子４）を示す平面図である。
【図７】図７は、本発明の第４の実施の形態によるチェック素子パッド６０の平面図である。
【図８】図８は、本発明の第５の実施の形態によるチェック素子パッド７０の平面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して本発明の実施の形態による半導体装置および半導体装置の検査方法を説明する。
【００１８】
（第１の実施の形態）
図３は、本発明の第１の実施の形態の半導体装置が具備するチェック素子１を示す平面図である。図３において、チェック素子１はウエハー上に形成されている。詳細には、チェック素子１は、ウエハー上において、ウエハーをダイシングするためのスクライブ線１５０上に配置されている。チェック素子１の平面形状は、スクライブ線１５０の幅方向（Ｘ方向）が短辺となり、スクライブ線１５０の長手方向（Ｙ方向）が長辺となる矩形である。図３を参照すると、チェック素子１は、表面に、配線絶縁膜５と複数のチェック素子パッド１０とを具備する。複数のチェック素子パッド１０は、スクライブ線１５０上の長手方向に隣接して配置される。複数のチェック素子パッド１０は、ＣＭＰ法によって形成される。本実施の発明の第１の実施の形態では、チェック素子１は３つのチェック素子パッド１０を具備するものとして説明するが、チェック素子パッド１０の数をこれに限定するものではない。チェック素子１の電気特性が検査されるとき、検査用のプローブ２００はチェック素子パッド１０に接触する。
【００１９】
配線絶縁膜５は、電気を導電しない絶縁部であり、シリコン酸化膜などの低誘電率絶縁膜で形成される。配線絶縁膜５は、ウエハーのスクライブ線１５０上に配置され、複数の開口部を有する。各開口部には、チェック素子パッド１０が配置され、チェック素子パッド１０同士を絶縁させる。
【００２０】
チェック素子パッド１０は、配線絶縁膜５の開口部に配置される。チェック素子パッド１０は、矩形の平面形状を有している。チェック素子パッド１０は、スクライブ線１５０の幅方向（Ｘ方向）が短辺となり、スクライブ線１５０の長手方向（Ｙ方向）が長辺となる矩形である。チェック素子パッド１０の大きさは、プローブ２００が接触できる大きさであり、Ｘ方向の短辺４０μｍ、Ｙ方向の長辺５０μｍが例示される。チェック素子パッド１０は、パッドメタル部１２と、複数のダミー部１３とを備える。
【００２１】
パッドメタル部１２は、プローブ２００が接触する導電部であり、銅及び銅合金などの導電性材料で形成される。パッドメタル部１２は、下層に形成された回路と電気的に接続され、プローブ２００からのテスト信号を受け取る、又は、プローブ２００へ出力信号を出力する端子である。
【００２２】
ダミー部１３は、配線絶縁膜５と同様に、電気を導電しない絶縁部であり、シリコン酸化膜などの低誘電率絶縁膜で形成される。ダミー部１３は、チェック素子パッド１０の表面に複数配置される。ダミー部１３は、スクライブ線１５０の長手方向（Ｙ方向）と垂直な２つの長辺を平面形状として有する。また、ダミー部１３は、チェック素子パッド１０の外周部近傍に配置される２つの短辺を平面形状として有している。詳細には、ダミー部１３は、平面形状が矩形であり、スクライブ線１５０の長手方向と垂直な２つの短辺と、スクライブ線１５０の幅方向（Ｘ方向）と平行な２つの長辺とを有する。言い換えると、ダミー部１３の２つの長辺は、プローブ２００の進入方向（Ｘ方向）と平行に配置される。ダミー部１３の２つの長辺は、検査の際、プローブ２００が接触を維持して摺動する距離よりも長い。ダミー部１３の大きさを例示すると、ダミー部１３の短辺は０．５μｍであり、長辺は短辺の０．５μｍよりも長い。また、ダミー部１３同士のＹ方向の間隔は、１．５μｍが例示される。ダミー部１３は、チェック素子パッド１０の最表面に配置し、図１及び図２で示したダミー部１０３と同様に、チェック素子パッド１０１表面のディッシングを防ぐ効果を奏する。但し、本発明によるダミー部１３は、図１及び図２で示したダミー部１０３とは異なり、更に、プローブ２００の先端を削れにくくすることができる。
【００２３】
図４は、図３に示したチェック素子１００のＢ−Ｂ’断面図である。図４を参照して、検査用のプローブ２００を用いて、チェック素子１の電気特性を検査する詳細を説明する。尚、プローブ２００が摺動する方向はＸ方向である。
【００２４】
まず、チェック素子１の断面の構成を説明する。チェック素子１は、チェック素子パッド１０の下層に、半導体基板２０と、層間絶縁膜３０とを具備する。半導体基板２０は、チェック素子１の検査に係る回路（図示略）を備える。層間絶縁膜３０は、半導体基板２０の上に形成され、半導体基板２０とチェック素子パッド１０とを絶縁する。層間絶縁膜３０の厚さは０．７μｍが例示される。
【００２５】
チェック素子パッド１０は、層間絶縁膜３０の上に形成され、半導体基板２０の回路と電気的に接続される。チェック素子パッド１０の厚さは０．３μｍが例示される。チェック素子パッド１０は、パッドメタル部１２に銅や銅合金を使用してＣＭＰ法によって形成される。
【００２６】
チェック素子１の電気特性を検査する方法を説明する。スクライブ線１５０に対して垂直な向きのプローブ２００が、チェック素子パッド１０に接触する。プローブ２００は、可能な限りチェック素子パッド１０の中央近傍に当たることが好ましい。これによって、プローブ２００と、チェック素子パッド１０とは電気的に接続される。プローブ２００は、チェック素子パッド１０が備える、スクライブ線１５０の長手方向と垂直な２つの長辺を平面形状として有する絶縁性のダミー部１３に対して、平行に摺動する。尚、プローブ２００の幅はダミー部１３の幅より十分大きい。従って、ダミー部１３の中心にプローブ２００の中心が来た場合には、パッドメタル部１２とプローブ２００との接触は、プローブ２００の側面とメタルパッド部１２とが接触することでなされる。チェック素子１は、プローブ２００からテスト信号を受け取り、受け取ったテスト信号に基づいた出力信号をプローブ２００へ出力する。プローブ２００と接続する判定機器は、出力された信号に基づいてチェック素子１の良否を判定する。
【００２７】
チェック素子パッド１０とプローブ２００とが接触したときの詳細を説明する。プローブ２００がチェック素子パッド１０に当たった際、プローブ２００の圧力によりチェック素子パッド１０に力が加わり、パッドメタル部１２とダミー部１３とは沈み込む。このとき、パッドメタル部１２とダミー部１３とには硬度差があるため、パッドメタル部１２とダミー部１３とに同じ圧力がかかると、ダミー部１３の方がパッドメタル部１２より沈み込む量が大きくなる。但し、本発明のチェック素子１は、境界部１５がチェック素子パッド１０の中央部付近に存在せず、境界部１５を端部（チェック素子パッド１０の外周部）に有する。境界部１５は、プローブ２００が摺動していくときに乗り越える可能性がある、パッドメタル部１２とダミー部１３との境界を示す。つまり、プローブ２００が接触しているダミー部１３の箇所と、プローブ２００が摺動していく方向のパッドメタル部１２とは離れているため、プローブ２００がチェック素子パッド１０上を摺動しても、境界面１５を乗り越えることがない。従って、プローブ２００は、境界面１５における段差を乗り越えなくて良いため、先端が削れにくくなる。
【００２８】
本発明の第１の実施の形態によるチェック素子１は、ダミー部１３を平面視した場合の２つの長辺が、プローブ２００の摺動方向と平行に配置され、更に、プローブ２００の摺動する距離よりも長くなるようチェック素子パッド１０の短辺のほぼ全領域に渡って延在している。これによって、プローブ２００が接触するチェック素子パッド１０の中央部付近と、プローブ２００が摺動していくときに乗り越える可能性があるパッドメタル部１２及びダミー部１３の境界部１５とを離れて配置することができる。従って、本発明の第１の実施の形態によるチェック素子１は、表面のディッシングを防ぐことができると共に、プローブ２００がチェック素子パッド１０上を摺動しても境界面１５を乗り越えることがないため、プローブ２００の先端を削れにくくすることが出来る。即ち、本発明の第１の実施の形態によるチェック素子１は、検査の際、プローブ２００に余計な負荷をかけず、プローブ２００の耐久性を向上させる効果を奏する。
【００２９】
尚、本発明の第１の実施の形態によるチェック素子１は、多層の配線層を具備していても良い。つまり、チェック素子１は、検査する配線層がＣＭＰ法で形成されていればよく、任意の配線層にチェック素子パッド１０を形成することもできる。また、チェック素子パッド１０が複数の層で形成されていても良い。
【００３０】
（第２の実施の形態）
図５は、本発明の第２の実施の形態による半導体装置のチェック素子２を示す平面図である。チェック素子２は、第１の実施の形態のチェック素子１と同様に、スクライブ線１５０上に配置されている。チェック素子２がチェック素子１と異なる点は、チェック素子パッド１０のダミー部１３と向きが異なるダミー部５３を備えるチェック素子パッド５０を具備することである。
【００３１】
チェック素子２の平面形状は、チェック素子１と同様に、スクライブ線１５０の幅方向（Ｘ方向）が短辺となり、スクライブ線１５０の長手方向（Ｙ方向）が長辺となる矩形である。図５を参照すると、チェック素子２は、配線絶縁膜５と、チェック素子パッド１０と、複数のチェック素子パッド５０とを具備する。チェック素子パッド１０と、複数のチェック素子パッド５０とは、スクライブ線１５０上の長手方向に隣接して配置される。配線絶縁膜５及びチェック素子パッド１０は、第１の実施の形態と同様である。本実施の発明の第２の実施の形態では、チェック素子２は、１つのチェック素子パッド１０と、２つのチェック素子パッド５０とを具備するものとして説明する。しかし、チェック素子２は、チェック素子パッド５０を、チェック素子２の長辺方向の両端部の少なくとも一方に具備していればよい。また、チェック素子２は、チェック素子パッド１０を複数具備していてもよい。
【００３２】
チェック素子パッド５０は、チェック素子パッド１０と同様に、ＣＭＰ法によって形成される。チェック素子パッド５０は、チェック素子２の長辺方向の両端部に配置される。チェック素子２の電気特性が検査されるとき、Ｘ方向から進入するプローブ２００はチェック素子パッド１０に接触し、Ｙ方向から進入するプローブ２００と直交する向きのプローブ２０１はチェック素子５０に接触する。
【００３３】
チェック素子パッド５０は、パッドメタル部５２と、複数のダミー部５３とを備える。パッドメタル部５２は、パッドメタル部１２と同様である。ダミー部５３は、ダミー部１３と垂直に配置される点でダミー部１３と異なるが、その他はダミー部１３と同様であるため、ダミー部５３の配置について以下説明をする。
【００３４】
ダミー部５３は、チェック素子パッド５０の表面に複数配置される。ダミー部５３は、スクライブ線１５０の長手方向（Ｙ方向）と垂直な２つの長辺を平面形状として有する。また、ダミー部５３は、チェック素子パッド５０の外周部近傍に配置される２つの短辺を平面形状として有している。詳細には、ダミー部５３は、平面形状が矩形であり、スクライブ線１５０の長手方向と垂直な２つの短辺と、スクライブ線１５０の幅方向（Ｘ方向）と平行な２つの長辺とを有する。言い換えると、ダミー部５３の２つの長辺は、プローブ２００と直交するプローブ２０１の進入方向（Ｙ方向）と平行に配置される。
【００３５】
本発明の第２の実施の形態によるチェック素子２は、スクライブ線１５０の長手方向が長辺となるダミー部５３を備えるチェック素子パッド５０を、少なくとも一方の端部に具備する。従って、本発明の第２の実施の形態のチェック素子２は、スクライブ線１５０に対して垂直に進入するプローブ２００の他に、スクライブ線１５０と平行に進入するプローブ２０１にも適用することができ、より柔軟な検査を行うことができる。
【００３６】
（第３の実施の形態）
本発明の第３の実施の形態は、一度に複数のチェック素子を検査する場合を想定したものである。図６は、本発明の第３の実施の形態による半導体装置の複数のチェック素子（チェック素子３及びチェック素子４）を示す平面図である。チェック素子３及びチェック素子４は、第１及び第２の実施の形態のチェック素子１及びチェック素子２と同様に、スクライブ線１５０上に配置されている。そして、チェック素子３及びチェック素子４は、クライブ線１５０の長手方向に隣接して配置される。
【００３７】
チェック素子３の平面形状は、スクライブ線１５０の幅方向（Ｘ方向）が短辺となり、スクライブ線１５０の長手方向（Ｙ方向）が長辺となる矩形である。図６を参照すると、チェック素子３は、表面に、配線絶縁膜５と、複数のチェック素子パッド１０と、チェック素子パッド５０とを具備する。チェック素子パッド１０と、複数のチェック素子パッド５０とは、スクライブ線１５０上の長手方向に隣接して配置される。配線絶縁膜５及びチェック素子パッド１０は、第１の実施の形態と同様であり、チェック素子パッド５０は第２の実施の形態と同様である。チェック素子３は、チェック素子４と隣接する側にチェック素子パッド１０を備え、チェック素子４と隣接しない側、即ち、端部にチェック素子パッド５０を備える。
【００３８】
チェック素子４は、チェック素子３と同様である。つまり、チェック素子４は、平面形状が矩形であり、表面に、配線絶縁膜５と、複数のチェック素子パッド１０と、チェック素子パッド５０とを具備する。そして、チェック素子４は、チェック素子３と隣接する側にチェック素子パッド１０を備え、チェック素子３と隣接しない側、即ち、端部にチェック素子パッド５０を備える。
【００３９】
本発明の第３の実施の形態によるチェック素子３及びチェック素子４は隣接して配置される。このとき、チェック素子３及びチェック素子４は、隣接するチェック素子がない端部にチェック素子パッド５０が配置され、チェック素子パッド１０同士が隣接して配置される。従って、本発明の第３の実施の形態の半導体装置は、チェック素子３及びチェック素子４が同時に検査される場合でも、スクライブ線１５０に対して垂直に進入するプローブ２００の他に、スクライブ線１５０と平行に進入するプローブ２０１を用いて検査を行うことができる。また、図６では２つのチェック素子３、４を同時に検査しているが、３つ以上のチェック素子を同時に検査してもよい。その場合、並べた複数のチェック素子の長手方向の両端部に配置されるチェック素子パッドのダミー部の方向が、図６同様にスクライブ線と平行の方向となる。
【００４０】
（第４の実施の形態）
本発明の第４の実施の形態を説明する。本発明の第４の実施の形態は、第１から第３の実施の形態におけるチェック素子１〜４において、チェック素子パッド１０のダミー部１３、又はチェック素子パッド５０のダミー部５３の少なくとも１つの平面形状を変更するものである。図７は、本発明の第４の実施の形態によるチェック素子パッド６０の平面図である。
【００４１】
チェック素子パッド６０は、矩形の平面形状を有している。チェック素子パッド６０は、第１から第３の実施の形態のチェック素子パッド１０及びチェック素子パッド５０と同様に、スクライブ線の幅方向（Ｘ方向）が短辺となり、スクライブ線の長手方向（Ｙ方向）が長辺となる矩形である。尚、チェック素子パッド６０とスクライブ線との位置は図３と同様であり、図６ではスクライブ線は省略する。チェック素子パッド６０は、パッドメタル部６１と、複数のダミー部６２と、複数のブリッジ部６３と、複数のブリッジ部６４とを備える。パッドメタル部６１は、パッドメタル部１２と同様である。
【００４２】
ダミー部６２は、ダミー部１３と同様に、平面形状が矩形であり、チェック素子パッド６０の表面に複数配置される。ダミー部６２は、スクライブ線の長手方向（Ｙ方向）と垂直な２つの長辺を平面形状として有する。詳細には、ダミー部６２は、スクライブ線の幅方向（Ｘ方向）が長辺となり、スクライブ線の長手方向が短辺となる矩形である。
【００４３】
ブリッジ部６３及びブリッジ部６４は、ダミー部６２と同様に、電気を導電しない絶縁部であり、シリコン酸化膜などの低誘電率絶縁膜で形成される。ブリッジ部６３は、Ｙ方向に隣接する２つのダミー部６２と結合する。そして、複数のブリッジ部６３は、Ｙ方向に一直線上に配置される。ブリッジ部６４も、Ｙ方向に隣接する２つのダミー部６２を結合する。そして、複数のブリッジ部６４は、Ｙ方向に一直線上に配置される。つまり、複数のダミー部６２は、複数のブリッジ部６３と複数のブリッジ部６４とにより結合している。ブリッジ部６３とブリッジ部６４とは、隣接する２つのダミー部６２の間隔（後述する短辺６１ｃ）の１０倍以上の距離（後述する長辺６１ｂ）を離れて配置される。
【００４４】
ダミー部６２、ブリッジ部６３、及びブリッジ部６４に囲まれたパッドメタル部６１ａは、長辺６１ｂがプローブ２００の摺動方向と平行に配置され、そして、プローブ２００の摺動する距離よりも長い。チェック素子パッド６０がブリッジ部６３及びブリッジ部６４をこの様に配置しても、プローブ２００がチェック素子パッド６０の中央部に接触する場合には、パッドメタル部６１ａとブリッジ部６３及びブリッジ部６４との境界部までプローブ２００が摺動しないため、プローブ２００の先端が削れることはない。ブリッジ部６３及びブリッジ部６４は、隣接する２つのダミー部６２の間に、各１つずつ含まれるとしているが、それぞれ複数含まれることも可能である。しかし、プローブ２００の摺動に伴い、乗り越える境界部が生じる可能性があるため、本発明の効果を奏するために、長辺６１ｂは短辺６１ｃよりも１０倍以上の長さを有することが好ましい。尚、パッドメタル部６１ａの短辺６１ｃは０．５μｍが例示される。
【００４５】
本発明の第４の実施の形態によるチェック素子パッド６０は、第１から第３の実施のチェック素子パッド１０及びチェック素子パッド５０と同様に、ダミー部６２、ブリッジ部６３及びブリッジ部６４によって、プローブ２００の先端を削れにくくでき、特に、表面のディッシングを防ぐ効果が高い。
【００４６】
（第５の実施の形態）
本発明の第５の実施の形態を説明する。本発明の第５の実施の形態は、第４の実施の形態と同様に、チェック素子パッド１０のダミー部１３、又はチェック素子パッド５０のダミー部５３の少なくとも１つの平面形状を変更するものである。図８は、本発明の第５の実施の形態によるチェック素子パッド７０の平面図である。
【００４７】
チェック素子パッド７０は、矩形の平面形状を有している。チェック素子パッド７０は、第１から第３の実施の形態のチェック素子パッド１０及びチェック素子パッド５０と同様に、スクライブ線の幅方向（Ｘ方向）が短辺となり、スクライブ線の長手方向（Ｙ方向）が長辺となる矩形である。チェック素子パッド７０とスクライブ線との位置は、図３と同様であるため省略する。チェック素子パッド７０は、パッドメタル部７１と、複数のダミー部７２と、複数のブリッジ部７３と、複数のブリッジ部７４とを備える。パッドメタル部７１は、パッドメタル部１２と同様である。
【００４８】
ダミー部７２は、第４の実施の形態のダミー部６２と同様である。つまり、ダミー部７２は、平面形状が矩形であり、チェック素子パッド７０の表面に複数配置される。ダミー部７２は、スクライブ線の長手方向（Ｙ方向）と垂直な２つの長辺を平面形状として有する。詳細には、スクライブ線の幅方向（Ｘ方向）が長辺となり、スクライブ線の長手方向が短辺となる矩形である。
【００４９】
ブリッジ部７３及びブリッジ部７４は、ダミー部７２と同様に、電気を導電しない絶縁部であり、シリコン酸化膜などの低誘電率絶縁膜で形成される。ブリッジ部７３は、Ｙ方向に隣接する２つのダミー部７２と結合する。ブリッジ部７３は、ブリッジ部７３ａとブリッジ部７３ｂとを含む。そして、ブリッジ部７３ａは、Ｙ方向の一直線上に形成され、ブリッジ部７３ｂもＹ方向の一直線上に配置される。但し、ブリッジ部７３ａとブリッジ部７３ｂとは、Ｙ方向の一直線上になく、ずれて配置される。
【００５０】
ブリッジ部７４も同様に、Ｙ方向に隣接する２つのダミー部７２と結合する。ブリッジ部７４は、ブリッジ部７４ａとブリッジ部７４ｂとを含む。そして、ブリッジ部７４ａは、Ｙ方向の一直線上に形成され、ブリッジ部７４ｂもＹ方向の一直線上に形成される。但し、ブリッジ部７４ａとブリッジ部７４ｂとは、Ｙ方向の一直線上になく、ずれて配置される。こうして、複数のダミー部７２は、複数のブリッジ部７３と複数のブリッジ部７４とに基づいて結合する。ブリッジ部７３とブリッジ部７４とは、隣接する２つのダミー部７２の間隔（後述する短辺７１ｃ）の１０倍以上の距離（後述する長辺７１ｂ）を離れて配置される。
【００５１】
ダミー部７２、ブリッジ部７３、及びブリッジ部７４に囲まれたパッドメタル部７１ａは、長辺７１ｂがプローブ２００の摺動方向と平行に配置され、そして、プローブ２００の摺動する距離よりも長い。ブリッジ部７３及びブリッジ部７４は、隣接する２つのダミー部７２の間に、各１つずつ含まれるとしているが、それぞれ複数含まれることも可能である。しかし、プローブ２００の摺動に伴い、乗り越える境界部が生じる可能性があるため、本発明の効果を奏するために、長辺７１ｂは短辺７１ｃよりも１０倍以上の長さを有することが好ましい。尚、パッドメタル部７１ａの短辺７１ｃは０．５μｍが例示される。
【００５２】
本発明の第５の実施の形態によるチェック素子パッド７０は、第４の実施の形態と同様に、ダミー部７２、ブリッジ部７３及びブリッジ部７４によって、プローブ２００の先端を削れにくくでき、特に、表面のディッシングを防ぐ効果が高い。
【００５３】
以上、本発明の半導体装置としてのチェック素子を第１から第５の実施の形態として説明したが、これらは矛盾のない範囲で組み合わせることが可能である。
【符号の説明】
【００５４】
１〜４    チェック素子
５        配線絶縁膜
１０      チェック素子パッド
１２      パッドメタル部
１３      ダミー部
１５      境界部
２０      半導体基板
３０      層間絶縁膜
５０      チェック素子パッド
５２      パッドメタル部
５３      ダミー部
６０      チェック素子パッド
６１      パッドメタル部
６１ａ    パッドメタル部
６１ｂ    長辺
６１ｃ    短辺
６２    ダミー部
６３、６４  ブリッジ部
７０      チェック素子パッド
７１      パッドメタル部
７１ａ    パッドメタル部
７１ｂ    長辺
７１ｃ    短辺
７２      ダミー部
７３      ブリッジ部
７３ａ    ブリッジ部
７３ｂ    ブリッジ部
７４      ブリッジ部
７４ａ    ブリッジ部
７４ｂ    ブリッジ部
１０１    チェック素子パッド
１０２    パッドメタル部
１０３    ダミー部
１１０    半導体基板
１２０    層間絶縁膜
１５０    スクライブ線
２００    プローブ
２０１    プローブ
【図１】
2011216527.tif 000003
【図２】
2011216527.tif 000004
【図３】
2011216527.tif 000005
【図４】
2011216527.tif 000006
【図５】
2011216527.tif 000007
【図６】
2011216527.tif 000008
【図７】
2011216527.tif 000009
【図８】
2011216527.tif 000010