(57)【要約】【課題】ＲＴＣが搭載された遊技機であって、効率よく大量生産可能な遊技機、及びＲＴＣへの書込みやＲＴＣの機能を検査するための書込み装置、さらには書き込み装置が一体的に構成された遊技機を提供すること。【解決手段】サブ制御基板６上に設けられたＲＴＣ６５と第一のＣＰＵ６１とをバッファ部６２を介して接続し、ＲＴＣ書込み装置１からバッファ部６２のＯＥ端子へ制御信号を送信して、バッファ部６２をハイインピーダンス状態にした後に、ＲＴＣ書込み装置１からＲＴＣ６５へ時刻データの書込みを行う。【選択図】図５
2011092327.tif 000002
【特許請求の範囲】
【請求項１】
遊技の制御を行うための制御基板にＲＴＣを備えた遊技機において、
前記制御基板には、第一のＣＰＵと前記ＲＴＣが信号制御部を介して接続されるように設けられるとともに、前記信号制御部に第一信号を入力するための第一入力部と、前記信号制御部と前記ＲＴＣを接続する信号ラインに接続されるように前記ＲＴＣに第二信号を入力するための第二入力部が設けられ、
前記第一のＣＰＵは、起動の際にＣＰＵ入出力部状態制御プログラムが接続作動状態とされている場合には入出力部の入出力状態が予め定められた状態に設定される一方、前記ＣＰＵ入出力部状態制御プログラムが接続作動状態でない場合には予め定められた状態に固定されない不安定な状態となり、
前記ＲＴＣは、前記第二信号が入力されたことを契機に時刻の設定が可能に構成され、
前記信号制御部は、所定の前記第一信号が入力されない場合に前記ＲＴＣから出力された信号が前記第一のＣＰＵに入力されることを可能とする一方、所定の前記第一信号が入力された場合に前記第二入力部から入力された前記第二信号が前記第一のＣＰＵに入力されることを阻止することを特徴とする遊技機。
【請求項２】
前記信号制御部は、所定の前記第一信号が前記第一入力部に入力された場合にハイインピーダンス状態となるように構成され、
前記第二信号は、前記信号制御部が前記ハイインピーダンス状態となった後で前記第二入力部に入力されることを特徴とする請求項１に記載の遊技機。
【請求項３】
前記信号制御部は、前記第一入力部に入力された第一信号の種別に応じて、前記信号制御部に対して入力された前記第一信号以外の信号をそのまま出力する状態と前記ハイインピーダンス状態のいずれかの状態となるように構成されたスリーステートバッファＩＣであることを特徴とする請求項２に記載の遊技機。
【請求項４】
前記第二入力部は、複数の信号入力部からなる信号入力部群として構成され、前記信号入力部群のそれぞれの信号入力部には信号の入力順が予め設定されていることを特徴とする請求項１〜３のいずれか１項に記載の遊技機。
【請求項５】
前記第二信号の前記第二入力部への入力は、前記第一のＣＰＵに対してリセット信号が入力されている状態で行われることを特徴とする請求項１〜４のいずれか１項に記載の遊技機。
【請求項６】
前記第一入力部及び第二入力部と接続可能な接続部と、  
前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを特徴とする書込み装置。
【請求項７】
前記制御部に接続された電波時計が設けられているとともに、
前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、
前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを特徴とする請求項６に記載の書込み装置。
【請求項８】
前記制御部は、前記ＲＴＣのチップイネーブル端子と接続された入力部と、前記ＲＴＣのクロック端子と接続された入力部と、前記ＲＴＣのデータインプット端子と接続された入力部とを少なくとも備えた前記第二入力部に対して、前記チップイネーブル端子、前記クロック端子、前記データインプット端子の順に信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることを特徴とする請求項６又は７に記載の書込み装置。
【請求項９】
前記接続部は、前記信号制御部と前記ＲＴＣを接続する信号ラインに接続されている前記ＲＴＣから出力されたデータを読み出すための第三入力部を備えた請求項１〜５のいずれか１項に記載の遊技機の該第三入力部と接続可能な入出力ピンをさらに備え、
前記接続部と前記第一入力部、前記第二入力部及び前記第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを特徴とする請求項６〜８のいずれか１項に記載の書込み装置。
【請求項１０】
前記制御ＲＯＭには、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることを特徴とする請求項６〜９のいずれか１項に記載の書込み装置。
【請求項１１】
前記第一入力部及び第二入力部と接続可能な接続部と、  
前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを特徴とする請求項１〜５のいずれか１項に記載の遊技機。
【請求項１２】
前記制御部に接続された電波時計が設けられているとともに、
前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、
前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを特徴とする請求項１１に記載の遊技機。
【請求項１３】
前記制御部は、前記ＲＴＣのチップイネーブル端子と接続された入力部と、前記ＲＴＣのクロック端子と接続された入力部と、前記ＲＴＣのデータインプット端子と接続された入力部とを少なくとも備えた前記第二入力部に対して、前記チップイネーブル端子、前記クロック端子、前記データインプット端子の順に信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることを特徴とする請求項１１又は１２のいずれか１項に記載の遊技機。
【請求項１４】
前記信号制御部と前記ＲＴＣを接続する信号ラインに接続され、前記ＲＴＣから出力されたデータを読み出すための第三入力部を備え、
前記接続部は、前記第三入力部と接続可能な入出力ピンをさらに備え、
前記接続部と前記第一入力部、前記第二入力部及び前記第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを特徴とする請求項１１〜１３のいずれか１項に記載の遊技機。
【請求項１５】
前記制御ＲＯＭには、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることを特徴とする請求項１１〜１４のいずれか１項に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパチンコ遊技機等の遊技機に関する。
【背景技術】
【０００２】
従来、パチンコ遊技機等の遊技機には、時刻や日付に応じて音声や画像等を変化させて遊技内容に面白味を持たせたり、大当たりの発生時刻を容易に確認できるようにするために、時計ＩＣが搭載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記遊技機の場合、時計ＩＣの時刻を現実の時刻（正規の時刻）と合致させる必要があるため、工場での製造工程で時計ＩＣに参照用の時計ＩＣの時刻つまり正規の時刻が書き込まれる。時計ＩＣに対する書込みの際は、時計ＩＣが設けられている制御基板上で時計ＩＣと接続されているＣＰＵの入出力部は、ＣＰＵの入出力部の状態を制御するための手段（例えば、制御ＲＯＭ等）が設けられていない場合には、入力状態か出力状態かわからない不安定な状態となっている。ＣＰＵの入出力部が出力状態となっている場合に、時計ＩＣに対して書込みを行うと、時計ＩＣへの信号が出力状態のＣＰＵの入出力部に入力されてＣＰＵが破損する虞がある。このため、ＣＰＵに制御プログラムを格納したＲＯＭ（制御ＲＯＭ）を接続してＣＰＵに入出力部を入力状態に切り替えるためのコマンドを送信し、ＣＰＵの入出力部を入力状態に切り替えてから時計ＩＣに対して信号入力を行っていた。しかしながら、ＣＰＵに制御ＲＯＭを接続してコマンドを送信する方法は、製造工程において手間が掛かかり、大量生産するには製造効率が悪くなるという問題があった。
【０００５】
本発明は、上記問題点に鑑みてなされたもので、製造工程において、時計ＩＣであるＲＴＣ（リアルタイムクロック）が設けられている制御基板上で、ＲＴＣに接続されているＣＰＵに対して制御ＲＯＭを実装してコマンドを送信し、前記ＣＰＵの入出力部を入力状態に切り替えるような手間を掛けなくとも、前記ＣＰＵを破損することなく、前記ＲＴＣへの時刻の書込みや前記ＲＴＣの機能検査を行うことができるように構成した制御基板を備え、効率よく大量生産可能な遊技機、及び前記ＲＴＣへの書込みや前記ＲＴＣの機能を検査するための書込み装置、さらには前記制御基板を備えるとともに前記書き込み装置が一体的に設けられた遊技機を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明遊技機は、請求項１に記載のように、遊技の制御を行うための制御基板にＲＴＣを備えた遊技機において、前記制御基板には、第一のＣＰＵと前記ＲＴＣが信号制御部を介して接続されるように設けられるとともに、前記信号制御部に第一信号を入力するための第一入力部と、前記信号制御部と前記ＲＴＣを接続する信号ラインに接続されるように前記ＲＴＣに第二信号を入力するための第二入力部が設けられ、前記第一のＣＰＵは、起動の際にＣＰＵ入出力部状態制御プログラムが接続作動状態とされている場合には入出力部の入出力状態が予め定められた状態に設定される一方、前記ＣＰＵ入出力部状態制御プログラムが接続作動状態でない場合には予め定められた状態に固定されない不安定な状態となり、前記ＲＴＣは、前記第二信号が入力されたことを契機に時刻の設定が可能に構成され、前記信号制御部は、所定の前記第一信号が入力されない場合に前記ＲＴＣから出力された信号が前記第一のＣＰＵに入力されることを可能とする一方、所定の前記第一信号が入力された場合に前記第二入力部から入力された前記第二信号が前記第一のＣＰＵに入力されることを阻止することを要旨とするものである。
【０００７】
また本発明遊技機は、請求項２に記載のように、請求項１に係り、前記信号制御部は、所定の前記第一信号が前記第一入力部に入力された場合にハイインピーダンス状態となるように構成され、前記第二信号は、前記信号制御部が前記ハイインピーダンス状態となった後で前記第二入力部に入力されることを要旨とするものである。
【０００８】
また本発明遊技機は、請求項３に記載のように、請求項２に係り、前記信号制御部は、前記第一入力部に入力された第一信号の種別に応じて、前記信号制御部に対して入力された前記第一信号以外の信号をそのまま出力する状態と前記ハイインピーダンス状態のいずれかの状態となるように構成されたスリーステートバッファＩＣであることを要旨とするものである。
【０００９】
また本発明遊技機は、請求項４に記載のように、請求項１〜３のいずれか１項に係り、前記第二入力部は、複数の信号入力部からなる信号入力部群として構成され、前記信号入力部群のそれぞれの信号入力部には信号の入力順が予め設定されていることを要旨とするものである。
【００１０】
また本発明遊技機は、請求項５に記載のように、請求項１〜４のいずれか１項に係り、前記第二信号の前記第二入力部への入力は、前記第一のＣＰＵに対してリセット信号が入力されている状態で行われることを要旨とするものである。
【００１１】
また本発明書込み装置は、請求項６に記載のように、また本発明遊技機は、請求項１１に記載のように請求項１〜５のいずれか１項に係り、前記第一入力部及び第二入力部と接続可能な接続部と、前記第一信号を入力した後に前記第二信号を入力するように制御する制御部とが設けられていることを要旨とするものである。
【００１２】
また本発明書込み装置は、請求項７に記載のように、請求項６に係り、また本発明遊技機は請求項１２に記載のように、請求項１１に係り、前記制御部に接続された電波時計が設けられているとともに、前記制御部は、第二のＣＰＵと、該第二のＣＰＵの制御手段が格納された制御ＲＯＭと、ＲＡＭと、電源とを備え、前記接続部は、前記第一入力部及び第二入力部と接続可能な入出力ピンを備えていることを要旨とするものである。
【００１３】
また本発明書込み装置及は、請求項８に記載のように、請求項６又は７に係り、また本発明遊技機は、請求項１３に記載のように請求項１１又は１２に係り、前記制御部は、前記ＲＴＣのチップイネーブル端子と接続された入力部と、前記ＲＴＣのクロック端子と接続された入力部と、前記ＲＴＣのデータインプット端子と接続された入力部とを少なくとも備えた前記第二入力部に対して、前記チップイネーブル端子、前記クロック端子、前記データインプット端子の順に信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることを要旨とするものである。
【００１４】
また本発明書込み装置は、請求項９に記載のように、請求項６〜８のいずれか１項に係り、また本発明遊技機は、請求項１４に記載のように請求項１１〜１３のいずれか１項に係り、前記接続部と前記第一入力部、前記第二入力部及び第三入力部とが接続されることにより、前記ＲＴＣへの時刻の書き込みと、前記ＲＴＣに書き込まれた時刻の読み出しと、前記制御基板の機能検査として少なくとも前記ＲＴＣに書き込まれた時刻と前記電波時計の時刻との照合が可能に構成されていることを要旨とするものである。
【００１５】
また本発明書込み装置及は、請求項１０に記載のように、請求項６〜９のいずれか１項に係り、また本発明遊技機は、請求項１５に記載のように請求項１１〜１４のいずれか１項に係り、前記制御ＲＯＭには、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることを要旨とするものである。
【発明の効果】
【００１６】
請求項１の本発明遊技機は、前記第一のＣＰＵと前記ＲＴＣが前記信号制御部を介して接続されるように設けられ、前記信号制御部により前記第一のＣＰＵへの入力が阻止されることにより、前記第一のＣＰＵの入出力部の入出力状態が不安定なところに電圧がかかる虞がなくなる。それゆえ、前記ＲＴＣの時刻を設定する際に入力される前記第二信号の電圧が、入出力状態が不安定な前記第一のＣＰＵにかかって前記第一のＣＰＵが破損することを防止できる。
【００１７】
請求項２の本発明遊技機は、所定の前記第一の信号が入力された場合、前記信号制御部がハイインピーダンス状態となるため、前記第一のＣＰＵと前記ＲＴＣの双方に向かう前記第二の信号が前記第一のＣＰＵに入力されることをより確実に防止することができる。
【００１８】
請求項３の本発明遊技機は、前記信号制御部として市販のスリーステートバッファＩＣを用いることができる。このため、本発明遊技機を安価で簡単に製造することができる。
【００１９】
請求項４の本発明遊技機は、複数の信号入力部からなる信号入力部群として構成される第二信号入力部に対して、信号の入力順が予め設定されていることにより、前記ＲＴＣに対する前記第二信号の入力を確実にすることができる。
【００２０】
請求項５の本発明遊技機は、前記第一のＣＰＵが確実に機能を停止した状態で前記第二信号が前記第二入力部に入力されるため、前記ＣＰＵ入出力部状態制御プログラムが前記第一のＣＰＵに接続されている状態であったとしても、前記ＣＰＵ入出力部状態制御プログラムが前記第一のＣＰＵに不必要な動作をさせる虞はなく、前記第二信号を前記ＲＴＣへ安定して入力させることが可能となる。    
【００２１】
請求項６の本発明書込み装置及び請求項１１の本発明遊技機は、前記制御部と前記第一入力部、前記第二入力部及び前記第三入力部とを接続すると、前記制御部により所定の手順で信号入力が行われるため、信号入力を容易に行うことができる。また、前記第一のＣＰＵの入出力部の入出力状態が不安定な状態での前記第一のＣＰＵへの信号入力を阻止することができる。
【００２２】
請求項７の本発明書込み装置及び請求項１２の本発明遊技機は、書込み装置を一体的に構成することができる。
【００２３】
請求項８の本発明書込み装置及び請求項１３の本発明遊技機は、前記制御部が、複数の入力部を備えた前記第二入力部に対して、特定の順序で信号入力を行うように予め設定された制御手順にもとづいて制御するように構成されていることにより、前記ＲＴＣに対する前記第二信号の入力を確実に行うことができる。
【００２４】
請求項９の本発明書込み装置及び請求項１４の本発明遊技機は、同一の接続部を用いて、前記ＲＴＣへの書込みと読み出し及び前記ＲＴＣの機能検査を行うだけではなく、前記制御基板の他の機能検査も行うことが可能となり、接続部を複数用意することによる製造工程での負担が軽減される。
【００２５】
請求項１０の本発明書込み装置及び請求項１５の本発明遊技機は、前記制御ＲＯＭに、前記ＲＴＣへの時刻の書き込みが正常に行われたか否かを判断する手順及び、バックアップ電源使用中に前記ＲＴＣに書き込まれた時刻が正常に進行していたか否かを判断する手順が格納されていることにより、前記ＲＴＣが不良である場合に確実に発見することが可能となる。  
【図面の簡単な説明】
【００２６】
【図１】ＲＴＣ書込み装置と遊技機のサブ制御基板の機能を表すブロック図である。
【図２】ＲＴＣ書込み装置の外観図である。
【図３】ＲＴＣ書込み装置に遊技機のサブ制御基板を接続する様子を示した図である。
【図４】スリーステートバッファＩＣの端子配置図である。
【図５】ＲＴＣ書込み装置と遊技機のサブ制御基板の構成を表すブロック図である。
【図６】遊技機内部の構成を表すブロック図である。
【図７】遊技機内部の構成を表すブロック図である。
【図８】遊技機の一例を示す正面図である。
【図９】ＲＴＣ書込み装置によるＲＴＣへの時刻書込みとＲＴＣの機能検査の処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００２７】
以下に本発明の実施の形態について図面を用いて詳細に説明する。図１は、ＲＴＣ（リアルタイムクロック）書込み装置１と遊技機のサブ制御基板６の機能を表すブロック図である。サブ制御基板６が本発明遊技機の制御基板であり、ＲＴＣ書込み装置１が本発明書込み装置又は本発明遊技機の書き込み装置である。ＲＴＣ書込み装置１は遊技機とは別個に設けてもよいし、遊技機内部に遊技機と一体的に設けてもよい。サブ制御基板６は、電源生成回路部、時計ＩＣであるＲＴＣからなるＲＴＣ回路部、遊技状況に応じて音声を出す音声回路部、遊技状況に応じて電飾を点灯させたり駆動役物を動作させたりするために用いられる電飾用・駆動用シリアルバス通信インターフェース部、主制御基板からの命令の受信等に用いられる主基板コマンドシリアル通信インターフェース部、演出制御基板との命令の送受信等に用いられる演出制御基板コマンドシリアル通信インターフェース部と各部の処理を行う中央演算処理装置を備えている。ＲＴＣ回路部が、音声回路部や電飾用・駆動用シリアルバス通信インターフェース部等が接続されている中央演算処理装置に接続されていることにより、日時に応じた音声を出す等の演出を行うことが可能となる。なお、ＲＴＣ回路部は、サブ制御基板と接続されておりＲＴＣを搭載可能な制御基板であれば、主制御基板や演出基板等の他の制御基板に設けてもよい。
【００２８】
一方、ＲＴＣ書込み装置１は、検査用電源生成部、サブ制御基板生成電源検査部、ＲＴＣ書込み装置部、基準時間発生部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部と、各部の処理を行う中央演算処理装置と、サブ制御基板生成電源検査部、ＲＴＣ書込み装置部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部の各部に書込み又は検査を行わせる検査操作部と、各部の検査結果を報知する検査結果報知部とを備えている。ＲＴＣ書込み装置部は、本発明書込み装置の主要部分で、電波時計である基準時間発生部が接続されており、電波時計時刻をサブ制御基板６のＲＴＣに書き込むとともに、ＲＴＣに時刻が正常に書き込まれたかどうか及びサブ制御基板６のバックアップ電源時にＲＴＣの時刻が正常に進行しているかどうかを検査する部である。また、サブ制御基板生成電源検査部、音声回路検査部、電飾用・駆動用シリアルバス通信検査部、主基板コマンドシリアル通信検査部、演出制御基板コマンドシリアル通信検査部は、それぞれ、サブ制御基板６に設けられた、電源生成回路部、音声回路部、電飾用・駆動用シリアルバス通信インターフェース部、主基板コマンドシリアル通信インターフェース部、演出制御基板コマンドシリアル通信インターフェース部の機能検査を行う部である。
【００２９】
本実施例では、１つのＲＴＣ書込み装置１に、サブ制御基板６に設けられたＲＴＣに書き込む機能とＲＴＣの機能を検査する機能及びサブ制御基板に設けられたその他の各部を検査する機能を持たせているが、必ずしもＲＴＣ書込み装置をこのように構成する必要はない。ＲＴＣ書込み装置１には、ＲＴＣに書き込む機能だけを持たせるようにし、検査する装置は別個に設けてもよい。また、ＲＴＣ書込み装置１を、図５に示すようにＲＴＣに書き込む機能とＲＴＣの機能を検査する機能に特化させて構成し、サブ制御基板６に設けられた各部を検査する装置は別個に設けるようにしてもよい。ＲＴＣ書込み装置１の構成をいかにするかは、例えばサブ制御基板の製造工程において、できるだけ作業上の手間がかからないように適宜選択される。
【００３０】
図２は、ＲＴＣ書込み装置が遊技機と別個に設けられている場合における、ＲＴＣ書込み装置１の外観図である。図３は、ＲＴＣ書込み装置に遊技機のサブ制御基板６を接続する様子を示した図である。ＲＴＣ書込み装置１は、図２に示すように、ピン台１１の上面に基板固定部１３、前面にパネル操作部１２、左側面にレバー１４、後面に電力供給用プラグを備えている。電力供給用プラグをＡＣ１００Ｖコンセントに接続することでＲＴＣ書込み装置１に電力が供給される。また、パネル操作部１２には、右下側にＲＴＣ書込み装置１を作動開始させるためのスタートスイッチ１９と作動停止させるためのストップスイッチ２０が設けられ、上側にはピン台１１内部の電波時計５が計測する時間等を示す液晶表示部１５が設けられ、左下側には、ＲＴＣ６５への書込み処理が正常に終了したことを示す正常終了報知ＬＥＤ１６とＲＴＣ６５への書込み処理が異常終了したことを示す異常終了１報知ＬＥＤ１７及びＲＴＣ６５の機能検査が異常終了したことを示す異常終了２報知ＬＥＤ１８が設けられている。
【００３１】
ＲＴＣ書き込み装置１を用いてサブ制御基板６に設けられたＲＴＣ６５に時刻を書き込む際には、レバー１４を引くと基板固定部１３が開いて、図３に示すように、ピン台１１から突出している入出力ピン４が見える状態となるので、入出力ピン４にサブ制御基板６を近づけ、入出力ピン４に対してサブ制御基板６に設けられたスルーホール６３とコネクタ６６（後述する）の位置決めを行い、基板固定部１３にサブ制御基板６を固定する。その後、引いたレバー１４を戻すと、基板固定部１４の開いた部分が閉まり、基板固定部１の内部にサブ制御基板６が固定された状態となる。本実施例では、ＲＴＣ書込み装置１を固定した状態で、サブ制御基板６を近づけて基板固定部１３に固定しているが、サブ制御基板６を固定した状態で、ＲＴＣ書込み装置１の入出力ピン４を近づけるようにしてもよい。このようにすれば、外部から信号を入力等しても不正に利益を得ることができない、つまり、遊技に影響を与える度合いが低い役割の制御基板にＲＴＣ６５を設け、そのケースの一部に予め開口を形成しておき、その開口からＲＴＣ書込み装置１の入出力ピン４を近づけることで、制御基板の製造工程だけでなく、出荷後においてもＲＴＣ書込み装置１を用いてＲＴＣ６５に時刻を書き込むことが可能となる。なお、本発明において、ＲＴＣ書込み装置１の前面とは、パネル操作部側のことである。また、ＲＴＣ書込み装置１の左側面、右側面、上面、下面、後面とは、ＲＴＣ書込み装置を前面から見た場合の左側面、右側面、上面、下側、後面のことである。
【００３２】
図４はスリーステートバッファＩＣの端子配置図であり、ＯＥはＯＥ（アウトプットイネーブル）端子、Ａは信号入力端子、Ｙは信号出力端子である。スリーステートバッファＩＣは、本発明遊技機の信号制御部であり、サブ制御基板６において第一のＣＰＵ６１とＲＴＣ６５の間に設けられる。すなわち、サブ制御基板６には、第一のＣＰＵ６１とＲＴＣ６５がスリーステートバッファＩＣを介して接続されるように設けられる。本発明遊技機では、市販のスリーステートバッファＩＣを使用している。一般に、スリーステートバッファとは、ＯＥ端子と信号入力端子と出力端子を備え、ＯＥ端子には出力を制御する信号が入力される。スリーステートバッファの出力は、ＯＥ端子に入力される制御信号によって、信号入力端子に入力されたＨ（Ｈｉｇｈレベル）あるいはＬ（Ｌｏｗレベル）の信号がそのまま出力端子にＨあるいはＬの信号として出力される状態と、スリーステートバッファ内部がハイインピーダンス状態となり信号が出力されない状態とをとる。すなわち、スリーステートバッファの出力は、Ｈ、Ｌ、ハイインピーダンス（正確には、スリーステートバッファ内部がハイインピーダンス状態となり信号が出力されない状態であるが、便宜上、この場合の出力をハイインピーダンスという。）の三つの状態のいずれかとなる。
【００３３】
ここで、本発明の信号制御部は、第一入力部から入力された第一信号に応じて出力信号を切り替え可能な信号切り替え手段に相当すると共に、第一のＣＰＵ６１（サブ制御基板のＣＰＵ）に対する信号の入力を制御する信号入力制御部（換言すれば、第一のＣＰＵ６１に対する信号の出力を制御する信号出力制御部に相当する）に相当し、ＲＴＣ６５及び第一のＣＰＵ６１からの信号入力は許可する一方でＲＴＣ書き込み装置１から印可された信号が第一のＣＰＵ６１に対して入力されるのを阻止するための信号入力阻止手段として構成されている。また、本実施例では後述するＲＴＣ６５の４つの端子に合わせてスリーステートバッファＩＣが１つずつ計４つ設けられてバッファ部６２を構成している。尚、これら４つのスリーステートバッファＩＣに対するＯＥ信号の印可は後述するスルーホール６３１を介して同時に行われる。これにより各スリーステートバッファＩＣが一斉に後述するハイインピーダンス状態となる。また、ＲＴＣ６５のＤＯ端子と接続されるスリーステートバッファＩＣのみ入出力の向きが他とは逆に配置されている。なお、これら４つのスリーステートバッファＩＣはワンパッケージで構成してもよい。
【００３４】
表１は本発明遊技機におけるスリーステートバッファＩＣの機能表である。ＨはＨｉｇｈレベル、ＬはＬｏｗレベル、ＸはＨまたはＬのどちらか、Ｚはハイインピーダンスを表す。図４に示すように、ＯＥ端子は負論理となっているので、ＯＥ端子にＬ信号が入力されると、スリーステートバッファＩＣは出力可能な状態となる。すなわち、ＯＥ端子にＬ信号が入力された後に、Ａ端子にＨ信号が入力されるとＹ端子の出力はＨ信号となり、Ａ端子にＬ信号が入力されるとＹ端子の出力はＬ信号となる。一方、ＯＥ端子にＨ信号が入力されると、スリーステートバッファＩＣは出力不可能なハイインピーダンス状態となる。すなわち、ＯＥ端子にＨ信号が入力された後に、Ａ端子にＨまたはＬ信号を入力しても、Ｙ端子の出力はハイインピーダンスとなる。本発明遊技機は、上記スリーステートバッファＩＣをハイインピーダンス状態にした後に、ＲＴＣ６５への書込みを行うことにより、ＲＴＣ６５への書込み信号が第一のＣＰＵ６１に対して入力されることを阻止する。
【００３５】
【表１】
2011092327.tif 000003
【００３６】
図５は、ＲＴＣ書込み装置１をＲＴＣへの書込み、ＲＴＣからの読み出し、ＲＴＣの機能検査に特化して、図１に示す他の機能検査部を省いた構成、あるいは、図１に示すＲＴＣ書き込み装置部の構成と、遊技機のサブ制御基板６の構成を表すブロック図である。ＲＴＣ書込み装置１には、書込み制御基板３と電波時計５及び入出力ピン４が設けられている。電波時計５は、正確な現在時刻を取得するためのものであり、電波時計から取得した時刻が、ＲＴＣ６５に時刻を書き込む際及びＲＴＣ６５の機能を検査する際の基準時刻となる。電波時計５は、書込み制御基板３に接続されている。書込み制御基板３は、本発明書込み装置及び本発明遊技機の制御部であり、電源３１と第二のＣＰＵ３２とＧＰＩＯ３３と制御ＲＯＭ３４とＲＡＭ３５を備える。電源３１は、ＲＴＣ書込み装置１と遊技機の制御基板６に電力を供給するためのものでる。また、ＧＰＩＯ３３は入出力ポート、制御ＲＯＭ３４は第二のＣＰＵ３２が行う制御手順が格納されたメモリ、ＲＡＭ３５は電波時計３５から取得した時刻データ等のデータを格納可能なメモリである。なお、制御ＲＯＭ３４とＲＡＭ３５及び入出力ポートＧＰＩＯ３３は第二のＣＰＵ３２と一体的に構成してもよい。
【００３７】
入出力ピン４は７本設けられており、７本の入出力ピン４により本発明書込み装置及び本発明遊技機の接続部が構成される。７本の入出力ピン４のうちの一本の入出力ピン４１は、片側が電源３１に接続されており、反対側がサブ制御基板６のコネクタ６６に接続可能となっていて、サブ制御基板６に電力を供給するために使用される。残りの６本の入出力ピン４２、４３、４４、４５、４６、４７は片側がＧＰＩＯ３３に接続されている。片側がＧＰＩＯ３３に接続されている６本の入出力ピンのうちの１本の入出力ピン４２は、反対側がサブ制御基板６のコネクタ６６に接続可能となっていて、書込み制御基板３からサブ制御基板６へ、第一のＣＰＵ６１をリセットするためのリセット信号を送信するために使用される。片側がＧＰＩＯ３３に接続されている残り５本の入出力ピン４３、４４、４５、４６、４７の反対側は、それぞれサブ制御基板６上のスルーホール６３１、６３２、６３３、６３４、６３５と接続可能となっていて、ＲＴＣ６５への時刻の書き込みや読み出し等に使われる。なお、入出力ピン４１と４２の代わりにハーネスを用いてコネクタ６６と接続してもよい。また、サブ制御基板６への電力供給は、必ずしもＲＴＣ書込み装置１に搭載された電源から行う必要はなく、ＲＴＣ書込み装置１とは別個に設けた電源装置から行ってもよい。
【００３８】
一方、サブ制御基板６には、第一のＣＰＵ６１と４つのスリーステートバッファＩＣからなるバッファ部６２とスルーホール６３と時計ＩＣであるＲＴＣ６５とコネクタ６６が設けられている。後述するＲＴＣ６５の端子のうちＤＯ端子と接続されたスリーステートバッファＩＣの出力側及びＲＴＣ６５の端子のうちＣＥ端子、ＤＩ端子、ＣＬＫ端子と接続されたスリーステートバッファＩＣの入力側と第一のＣＰＵ６１とが４本の信号ラインで接続されている一方、ＲＴＣ６５の端子のうちＤＯ端子と接続されたスリーステートバッファＩＣの入力側及びＲＴＣ６５の端子のうちＣＥ端子、ＤＩ端子、ＣＬＫ端子と接続されたスリーステートバッファＩＣの出力側とＲＴＣ６５とが４本の本発明遊技機の信号ラインで接続されている。なお、４本の信号ラインのうち、ＣＥ端子と接続される信号ラインを除いた３本の信号ラインはシリアルラインとなっている。また、コネクタ６６には、ＲＴＣ書込み装置１に設けられている入出力ピン４１と４２が接続可能となっている。コネクタ６６は、図示されていないが、第一のＣＰＵ６１と接続されており、コネクタ６６に入出力ピン４１が接続されることで第一のＣＰＵ６１に電源が供給され、コネクタ６６に入出力ピン４２が接続されることで第一のＣＰＵ６１にリセット信号を送信可能となる。第一のＣＰＵ６１にリセット信号を送信可能に構成したことにより、仮に第一のＣＰＵ６１に制御ＲＯＭが接続された状態であったとしても、リセット信号により第一のＣＰＵ６１を完全に停止させることができるため、ＲＴＣ書き込み装置１がＲＴＣ６５に対して書込みを行っている間に第一のＣＰＵ６１が処理を行うことを防止でき、ＲＴＣ書込み装置１からＲＴＣ６５へ安定して信号を入力することが可能となる。これにより、ＲＴＣ書込み装置１から出力された信号が、第一のＣＰＵ６１に対して入力されることなく、ＲＴＣ６５にのみ入力されることが可能となる。
【００３９】
スルーホール６３は、５つのスルーホールから構成される。そのうちの一つのスルーホール６３１はスリーステートバッファＩＣのＯＥ端子と接続されており、本発明遊技機の第一の入力部となっている。第一の入力部であるスルーホール６３１には、ＲＴＣ書込み装置１の入出力ピン４３が接続され、バッファ部６２の入出力を制御する信号が入力される。一方、残りのスルーホール６３２、６３３、６３４は本発明遊技機の第二の入力部を構成し、スルーホール６３５は本発明遊技機の第二入力部には相当しないが、第三入力部を構成している。スルーホール６３２、６３３、６３４、６３５は、バッファ部６２とＲＴＣ６５を接続する信号ラインに割り込むように接続されている。本発明の第二入力部及び第三入力部に入力（印可）された信号は、電気の性質上、第二入力部及び第三入力部と接続されている信号ラインを伝わり、第一のＣＰＵ６１及びＲＴＣ６５の双方向へ流れる。しかしながら、本発明を適用してＲＴＣ６５の書込みを行うため、第二入力部及び第三入力部に入力（印可）された信号は第一のＣＰＵ６１に流れ込むことを防止することが可能となる。
【００４０】
スルーホール６３２は、ＲＴＣ６５のＣＬＫ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３２は、ＲＴＣ書込み装置１の入出力ピン４４が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へクロック信号を送信するために使用される。スルーホール６３３は、ＲＴＣ６５のＤＩ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３３は、ＲＴＣ書込み装置１の入出力ピン４５が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へデータを送信するために使用される。スルーホール６３４はＲＴＣ６５のＣＥ端子及びスリーステートバッファＩＣの出力端子と接続されている。また、スルーホール６３４は、ＲＴＣ書込み装置１の入出力ピン４６が接続可能となっており、ＲＴＣ書込み装置１からＲＴＣ６５へ選択信号を送信するために使用される。スルーホール６３５は、ＲＴＣ６５のＤＯ端子及びスリーステートバッファＩＣの入力端子と接続されている。また、スルーホール６３５は、ＲＴＣ書込み装置１の入出力ピン４７が接続可能となっており、ＲＴＣ６５から出力されたデータをＲＴＣ書き込み装置１が読み込むために使用される。
【００４１】
図８は、本発明遊技機８の一例を示す正面図である。図６は、ＲＴＣ書込み装置と遊技機８を別個に設けた場合における遊技機内部の構成を表すブロック図である。一方、図７は、ＲＴＣ書込み装置を遊技機内部に設け、ＲＴＣ書込み装置と遊技機８を一体的に構成した場合における遊技機内部の構成を表すブロック図である。図６及び図７に示すサブ制御基板６は、図示されていないがＲＴＣ６５及びバッファ部６２を備えている。図７の構成では、ＲＴＣ書込み装置は、本発明遊技機の接続部により、常にサブ制御基板６と接続された状態になっている。図６のようにＲＴＣ書込み装置と遊技機を別個に設けた構成と、図７のようにＲＴＣ書込み装置と遊技機を一体的に設けた構成のどちらの構成としてもよいが、どちらの構成にしても、以下に説明するＲＴＣ６５への時刻の書込み処理及びＲＴＣ６５の機能検査の処理の流れは同じである。
【００４２】
次に、ＲＴＣ書込み装置１によるＲＴＣ６５への時刻の書込み及びＲＴＣ６５の機能検査の処理の流れを図５及び図９を用いて具体的に説明する。図９は、ＲＴＣ書込み装置１によるＲＴＣ６５への時刻書込みとＲＴＣ６５の機能検査の処理の流れを示すフローチャートである。まず、ＲＴＣ書込み装置１のプラグをコンセントに接続し、ＲＴＣ書込み装置１の入出力ピン４をサブ制御基板６のコネクタ６６とスルーホール６３に接続する。そして、ＲＴＣ書込み装置１のスタートスイッチ１９を押すと、ＲＴＣ書き込み装置１及びサブ制御基板６に電力が供給されるとともに、サブ制御基板６上の第一のＣＰＵ６１にリセット信号が送信され、第一のＣＰＵ６１は完全に停止状態となる。完全な停止状態となった後、ＲＴＣ６５への時刻の書込み処理が開始される。よって、仮に第一のＣＰＵ６１に制御ＲＯＭが接続された状態であったとしても、ＲＴＣ書込み装置１からＲＴＣ６５へ安定して信号を入力することが可能となる。なお、書込み及び機能検査の処理手順、すなわちプログラムは書込み制御基板３上の制御ＲＯＭ３４内に格納されている。
【００４３】
ＲＴＣ書込み装置１によるＲＴＣ６５への時刻の書込みが開始されると、まず、サブ制御基板６上のバッファ部６２の出力停止処理が行われる（Ｓ１）。具体的には、第二のＣＰＵ３２が、ＧＰＩＯ３３を介して、第一入力部であるスルーホール６３１に接続される入出力ピン４３に対してＨ（Ｈｉｇｈレベル）信号を出力する。出力されたＨ信号は、スルーホール６３１に入力され、バッファ部６２のＯＥ端子にＨ信号が入力される。この場合、上述したように、バッファ部６２の出力はハイインピーダンス状態となり、第二入力部であるスルーホール６３２、６３３、６３４にどのような信号が入力されたとしても、入力された信号がバッファ部６２から出力され、第一のＰＣＵ６１に対して入力されることはない。つまり、バッファ部６２の出力は停止状態となる。よって、この後第二入力部にＲＴＣ６５へ時刻データを書き込むための信号が入力されても、入力された信号が第一のＣＰＵ６１に対して入力され、第一のＣＰＵ６１を破損させるという虞がない。なお、第三入力部であるスルーホール６３５は、ＲＴＣ書き込み装置１から信号が印可されず、ＲＴＣ６５に対して信号を入力するための入力部として構成されていない。第三入力部であるスルーホール６３５は、ＲＴＣ６５のＤＯ端子から出力されたデータ（第三入力部に入力される第三信号に相当する）をスルーホール６３５に接続された入出力ピン４７を介してＲＴＣ書き込み装置１に入力させるための入力部として構成されている。このとき、ＲＴＣ６５のＤＯ端子から出力された出力データ（第三信号）は第一のＣＰＵ６１に向かって流れるが、第二入力部に入力された第二信号同様にバッファ部６２によって第一のＣＰＵ６１への入力が阻止される。
【００４４】
次に、第二のＣＰＵ３２が、ＲＴＣ書込み装置１に搭載されている電波時計５の正秒時刻（基準時刻）データを取得してＲＡＭ３５へ格納する（Ｓ２）。ここで、正秒時刻とは、丁度〜時〜分〜秒となった時刻のことである。Ｓ２の１秒後に、電波時計が正常に動作しているかどうかを確認するために、電波時計５から基準時刻を再度取得し、先に取得した正秒時刻データから正秒変化（1秒変化）しているかどうか調べる（Ｓ３）。Ｓ３で正秒変化していない場合（ＮＯ）は、再度Ｓ３を繰り返す。
【００４５】
Ｓ３で正秒変化している場合（ＹＥＳ）は、さらに１秒後、第二のＣＰＵ３２は、電波時計５から正秒時刻データを取得してＲＡＭ３５へ格納し、このタイミングでＲＴＣ６５に対して取得した正秒時刻データを書き込む（Ｓ４）。具体的には、第二のＣＰＵ３２が、ＧＰＩＯ３３を介して、第二入力部の一つであるスルーホール６３４に接続される入出力ピン４６に対してＨ信号を出力する。出力されたＨ信号は、ＲＴＣ６５のＣＥ端子に入力され、ＲＴＣ６５へのアクセスが可能な状態となる。次いで、第二のＣＰＵ３２は、ＧＰＩＯ３３を介して、第二入力部のうちのスルーホール６３２と６３３に接続される入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に、第二のＣＰＵ３２の内部クロック信号から生成したシリアル通信用のクロック信号が入力され、当該クロック信号に同期してＲＴＣ６５のＤＩ端子にコマンドが入力されて、ＲＴＣ６５へ時刻を書き込むためのレジスタが指定される。その後、第二のＣＰＵ３２は、入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に前記クロックが入力され、当該クロック信号に同期して、ＲＴＣ６５のＤＩ端子にＲＡＭ３５に格納された正秒時刻データがデータ信号として入力され、指定されたレジスタに書き込まれる。なお、ＣＥ端子は後述するT５の処理が終わるまでの間H信号が入力された状態となる。
【００４６】
ＲＴＣ６５への時刻データの書込みが終了すると、正常にＲＴＣ６５へ時刻データが書き込まれたかどうかを判定するため、ＲＴＣ６５から時刻データを読み出す（Ｓ５）。具体的には、第二のＣＰＵ３２は、入出力ピン４４と４５に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に第二のＣＰＵ３２の内部クロック信号から生成したシリアル通信用のクロック信号が入力され、当該クロック信号に同期してＲＴＣ６５のＤＩ端子にコマンドが入力されて、時刻を読み出すためのＲＴＣ６５のレジスタ、すなわち現在時刻が格納されているレジスタが指定される。その後、第二のＣＰＵ３２は、入出力ピン４４と４７に対してＨ信号を出力する。これにより、ＲＴＣ６５のＣＬＫ端子に前記クロック信号が入力され、当該クロック信号に同期して、ＲＴＣ６５のＤＯ端子からＲＴＣ書込み装置１に対して時刻データが出力される。この時刻データはＲＴＣ書込み装置１のＲＡＭ３５に格納される。
【００４７】
ＲＴＣ６５からの時刻データの読み出しが終了すると、第二のＣＰＵ３２は、ＲＡＭ３５に格納されているＲＴＣ６５から読み出した時刻データと、電波時計５から取得した基準時刻データとが一致するかどうか比較する（Ｓ６）。ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが不一致であった場合は、次に、Ｓ３〜Ｓ６の処理を行った回数（リトライ回数）が予め設定されている所定のリトライ回数を超えているかどうかを判定する（Ｓ７）。Ｓ６での時刻の比較を厳格に行うと、ＲＴＣ６５からの時刻データの読み出しタイミングと電波時計５からの基準時刻データの取得タイミングが僅かにずれ、時刻データが僅かに違った場合でも不一致と判定されてしまう。よって、不一致と判定された場合にＳ３〜Ｓ６の処理を１回だけにすると、正常に時刻データが書き込まれているにもかかわらず異常と判定されてしまうことがあるので、不一致と判定された場合には、Ｓ３〜Ｓ６の処理を予め設定した所定のリトライ回数まで繰り返し行うようにし、正常にＲＴＣ６５へ時刻データが書き込まれているにもかかわらず異常と判定されないようにしている。Ｓ７で、リトライ回数が所定のリトライ回数を超えていない場合（ＮＯ）は、Ｓ３からの処理を再度行う（リトライ）。Ｓ７で、リトライ回数が所定のリトライ回数を超えている場合（ＹＥＳ）は、正常にＲＴＣ６５に時刻データが書き込まれなかった（異常）と判定されて異常終了１となる。この場合、ＲＴＣ書込み装置１の異常終了１報知ＬＥＤ１７を点灯させて、ＲＴＣ６５への書込み処理を終了させる（Ｓ８）。なお、このときの異常の内容としては、ＲＴＣ書き込み装置１に設けられた電波時計５の異常やＲＴＣ６５の不良が考えられる。
【００４８】
一方、Ｓ６で、ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが一致した場合は、第二のＣＰＵ３２は、正常にＲＴＣ６５へ時刻データが書き込まれたと判定し、次に、バックアップ電源時でのＲＴＣ６５の機能検査を行う。すなわち、サブ制御基板６をバックアップ電源で作動させた場合に、ＲＴＣ６５の時刻が正常に進行するかどうかの検査を行う。なお、図示されていないが、サブ制御基板６には、バックアップ電源として電池が備えられている。本実施例では、バックアップ電源として電池を用いているが、工場でのＲＴＣ６５に対する時刻データ書込み終了から、遊技機の出荷までの期間が短い場合はキャパシタを用いてもよい。バックアップ電源時でのＲＴＣ６５の機能検査は、まず、サブ制御基板６の電源をＯＦＦにして、サブ制御基板６への電力の供給を停止する（Ｔ１）。その後、一定期間待機する（Ｔ２）。ここで一定期間とは、サブ制御基板６の電源をＯＦＦにした後にサブ制御基板６に供給される電圧が一定値以下となり、サブ制御基板６がバックアップ電源で作動するバックアップ状態となるまでの期間に設定されている。すなわち、Ｔ２において、ＲＴＣ６５はバックアップ電源で作動することになる。一定期間待機した後、再びサブ制御基板６の電源をＯＮにする（Ｔ３）と、サブ制御基板６には再び電力供給が開始され、ＲＴＣ６５は供給電力で作動するようになる。
【００４９】
次いで、バックアップ電源での作動時にＲＴＣ６５の時刻が正常に進行していたかどうか判定するため、ＲＴＣ６５から時刻データを読み出す（Ｔ４）。ＲＴＣ６５からの時刻のデータの読み出しは、Ｓ５の処理と同様に行われる。ＲＴＣ６５からの時刻データの読み出しが終了すると、Ｓ６の処理と同様にして、ＲＴＣ６５から読み出した時刻データと、電波時計５から取得した基準時刻データとを比較する（Ｔ５）。Ｔ５で、ＲＴＣ６５から読み込んだ時刻データと、電波時計５から取得した基準時刻データが不一致であった場合は、次に、Ｓ３〜Ｓ６及びＴ１〜Ｔ５の処理を行った回数（リトライ回数）が、予め設定されている所定のリトライ回数を超えているかどうかを判定する（Ｔ６）。Ｔ５での時刻の比較を厳格に行うと、Ｓ６での時刻の比較の場合と同様に、僅かな違いでも不一致と判定されてしまうため、不一致と判定された場合は、Ｓ３〜Ｓ６及びＴ１〜Ｔ５の処理を予め設定した所定のリトライ回数まで繰り返し行うようにし、正常にＲＴＣ６５の時刻が進行しているにもかかわらず異常と判定されないようにしている。Ｔ６で、リトライ回数が所定のリトライ回数を超えていない場合（ＮＯ）は、Ｓ３からの処理を再度行う。Ｔ６で、リトライ回数が所定のリトライ回数を超えている場合（ＹＥＳ）は、 バックアップ電源時に正常にＲＴＣ６５の時刻が進行しなかった（異常）と判定し、異常終了２となる。この場合、ＲＴＣ書込み装置１の異常終了２報知ＬＥＤ１８を点灯させて、ＲＴＣ６５への書込み及びＲＴＣ６５の機能検査の処理を終了させる（Ｔ７）。なお、このときの異常の内容としては、バックアップ回路の異常が考えられる。
【００５０】
一方、Ｔ５で、ＲＴＣ６５から読み出した時刻データと電波時計５から取得した基準時刻データが一致した場合は、第二のＣＰＵ３２は、バックアップ電源時にＲＴＣ６５の時刻が正常に進行していたと判定し、ＣＥ端子にＬ信号を入力した後、サブ制御基板６上のバッファ部６２の出力を許可する（Ｔ８）。具体的には、第二のＣＰＵ３２が、第一入力部であるスルーホール６３１に接続される入出力ピン４３に対してＨ信号の出力を停止する（入出力ピン４３に対してＬ信号を出力する）。これにより、上述したように、バッファ部６２のハイインピーダンス状態が解除され、第二入力部に入力された信号がそのまま出力されるようになる。よって、ＲＴＣ６５への書込み及びＲＴＣ６５の機能検査の処理修了後は、ＲＴＣ６５から第一のＣＰＵ６１に対して信号を入力することが可能となる。この後、ＲＴＣ書込み装置１の正常終了報知ＬＥＤ１６を点灯させて、正常終了となる（Ｔ９）。
【００５１】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。例えば、本実施例では、サブ制御基板６上の第一のＣＰＵに対する信号入力を阻止するための信号制御部として、スリーステートバッファＩＣを採用しているが、代わりにリレー回路を採用してもよい。
【００５２】
さらに、ＲＴＣ書込み装置を書き込み装置と、検査装置に分けて構成し、それぞれに電波時計を搭載した構成としてもよい。これにより、例えば、書込み装置と検査機能が一体的に構成されていると、書込み装置の電波時計に異常がありS４の処理で不正確な時刻が書き込まれていてもS６の処理において一致と判定された場合に、書き込み処理と検査処理で電波時計を共有するためT５の処理でも一致と判定される可能性が高くなり、ＲＴＣの書込みが行われたものの正確な時刻を示すことができないという不都合が生じるが、このような不都合が生じる虞がなくなる。すなわち、書込み装置と検査装置に分けて構成し、それぞれに電波時計を搭載した構成とすることでS６の処理において不正確な時刻が書き込まれていたとしても、T５の処理において異常を発見することができる。
【００５３】
また、通常、制御基板に設けられたＣＰＵの入出力部は、起動時の入出力部の入出力状態が入力状態あるいは出力状態の何れとなるかが、ＣＰＵの制御を行うためのプログラム（ＣＰＵの入出力部の入出力状態を制御するための手段）内に予め設定されている。本実施形態の遊技機では、制御ＲＯＭを実装していない状態（本発明にいうＣＰＵ入出力部状態制御プログラムが接続作動状態でない）でＲＴＣの書込みを行い、ＲＴＣの書込みが終わってから制御基板に制御プログラムが格納された制御ＲＯＭが実装されるようにし、遊技機として機能している状態においては、制御基板に設けられたＣＰＵの入出力部は予め出力状態となるように設定されているが、ＲＴＣの書込みを行う前に制御ＲＯＭを実装し、制御基板に電源を投入した際（起動の際）にＣＰＵの入出力部状態が入力状態となるように設定された制御プログラムによって制御した状態でＲＴＣの書込みを行う構成としてもよい。
【符号の説明】
【００５４】
１  ＲＴＣ書込み装置
１３  基板固定部
３  書込み制御基板
３１  電源
３２  第二のＣＰＵ
３３  ＧＰＩＯ
３４  ＲＯＭ
３５  ＲＡＭ
４  入出力ピン
５  電波時計
６  サブ制御基板
６１  第一のＣＰＵ
６２  バッファ部
６３  スルーホール
６５  ＲＴＣ
６６  コネクタ
８  遊技機
【図１】
2011092327.tif 000004
【図２】
2011092327.tif 000005
【図３】
2011092327.tif 000006
【図４】
2011092327.tif 000007
【図５】
2011092327.tif 000008
【図６】
2011092327.tif 000009
【図７】
2011092327.tif 000010
【図８】
2011092327.tif 000011
【図９】
2011092327.tif 000012