(57)【要約】【課題】センサチップを傾けてパッケージ内に実装する半導体物理量センサを、より簡単に製造する。【解決手段】半導体を用いた物理量センサチップ２と、前記物理量センサチップ２の出力信号を信号処理する信号処理チップ３と、前記物理量センサチップ２および信号処理チップ３を実装する傾斜ベース４と、前記傾斜ベース４を内底部５ｂに実装するパッケージ５と、前記パッケージ５を封止するリッド６とを備える。【選択図】図１
2011094977.tif 000002
【特許請求の範囲】
【請求項１】
半導体を用いた物理量センサチップと、
前記物理量センサチップの出力信号を信号処理する信号処理チップと、
前記物理量センサチップおよび信号処理チップを実装する傾斜ベースと、
前記傾斜ベースを平坦状の内底部に実装するパッケージと、
前記パッケージを封止するリッドと
を備えることを特徴とする半導体物理量センサ。
【請求項２】
前記傾斜ベースは、前記物理量センサチップおよび信号処理チップを実装する傾斜面を備えることを特徴とする請求項１に記載の半導体物理量センサ。
【請求項３】
前記傾斜ベースは、前記物理量センサチップを実装する傾斜面と、前記信号処理チップを実装する水平面とを備えることを特徴とする請求項１に記載の半導体物理量センサ。
【請求項４】
前記傾斜面と前記水平面とを接続する段差を設けたことを特徴とする請求項３に記載の半導体物理量センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体物理量センサに関する。
【背景技術】
【０００２】
従来より、凹設されたパッケージ（ブロック）内に傾斜面を設け、当該傾斜面にセンサチップを実装することで、センサチップの検出軸を水平なプリント基板に対して傾けて配置するようにした半導体物理量センサが知られている（例えば、特許文献１参照）。
【０００３】
かかる構成の半導体物理量センサでは、当該センサを傾斜した場所に設置しなければならない場合でも、予めセンサチップを傾斜面に実装して傾けておくことで、検出軸を水平に保ちセンサ性能の向上を図ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−４６８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の半導体物理量センサにあっては、パッケージを加工して当該パッケージ内に傾斜面を形成する構成であるため、センサを製造するのに比較的手間が掛かってしまうという問題があった。
【０００６】
そこで、本発明は、センサチップを傾けてパッケージ内に実装する半導体物理量センサを、より簡単に製造することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の発明にあっては、半導体を用いた物理量センサチップと、前記物理量センサチップの出力信号を信号処理する信号処理チップと、前記物理量センサチップおよび信号処理チップを実装する傾斜ベースと、前記傾斜ベースを平坦状の内底部に実装するパッケージと、前記パッケージを封止するリッドとを備えることを特徴とする。
【０００８】
請求項２の発明にあっては、前記傾斜ベースは、前記物理量センサチップおよび信号処理チップを実装する傾斜面を備えることを特徴とする。
【０００９】
請求項３の発明にあっては、前記傾斜ベースは、前記物理量センサチップを実装する傾斜面と、前記信号処理チップを実装する水平面とを備えることを特徴とする。
【００１０】
請求項４の発明にあっては、前記傾斜面と前記水平面とを接続する段差を設けたことを特徴とする。
【発明の効果】
【００１１】
請求項１の発明によれば、物理量センサチップおよび信号処理チップを実装する傾斜ベースを、パッケージにおける平坦状の内底部に実装する構成であるため、センサチップを傾けてパッケージ内に実装する半導体物理量センサをより簡単に製造することができる。
【００１２】
請求項２の発明によれば、傾斜ベースは物理量センサチップおよび信号処理チップを実装する傾斜面を備えるため、例えば傾斜ベースに物理量センサチップを実装してパッケージの内底部に信号処理チップを実装するといったように、これら物理量センサチップおよび信号処理チップを別々に実装する構成と比べて、半導体物理量センサの組立工程を簡素化することができる。
【００１３】
請求項３の発明によれば、傾斜ベースは物理量センサチップを実装する傾斜面と、信号処理チップを実装する水平面とを備えるため、請求項２と同様の作用・効果を得ることができるとともに、信号処理チップを傾斜ベースの傾斜面に接着する構成と比べて、信号処理チップの傾斜ベースへの接着作業が容易となり、半導体物理量センサをより簡単に製造することができる。
【００１４】
請求項４の発明によれば、傾斜ベースの傾斜面と水平面とを接続する段差を設けたため、例えばこの段差を位置決めとして利用して物理量センサチップを傾斜面に接着することができるようになる。このように段差をセンサチップの位置決めとして利用することで、傾斜面と水平面との間に段差が設けられていない構成と比べて、物理量センサチップの傾斜面への接着作業が容易となり、加速度センサをより簡単に製造することができる。
【００１５】
また、傾斜ベースに段差を設けることで、例えば信号処理チップと物理量センサチップの厚みが異なる場合に、傾斜面と水平面に実装されるこれら信号処理チップおよび物理量センサチップの表面高さの誤差を小さくすることができる。このように信号処理チップと物理量センサチップの誤差を小さくして表面を略同じ高さとすることで、これらをワイヤーボンディング、即ち信号処理チップと物理量センサチップをワイヤーで接続する作業を容易に行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態にかかる半導体物理量センサの分解斜視図である。
【図２】本発明の第１実施形態にかかる半導体物理量センサの平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】図１に示す半導体物理量センサの物理量センサチップを拡大して示した側面図である。
【図５】図１に示す半導体物理量センサの物理量センサチップを拡大して示した平面図である。
【図６】本発明の第２実施形態にかかる半導体物理量センサの傾斜ベースを示した図である。
【図７】本発明の第３実施形態にかかる半導体物理量センサの傾斜ベースを示した図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。以下では、半導体物理量センサとして、静電容量式の加速度センサを例示する。なお、以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、それら同様の構成要素には共通の符号を付与するとともに、重複する説明を省略する。
【００１８】
［第１実施形態］
図１〜図５は、本発明の第１実施形態にかかる加速度センサ１を示した図である。まずは図１〜５を参照して、本実施形態の加速度センサ１の概略構成について説明する。
【００１９】
加速度センサ１は、図１に示すように、加速度（物理量）を検知するセンサチップ（物理量センサチップ）２と、ＩＣチップ（信号処理チップ）３と、傾斜ベース４と、パッケージ５と、リッド６とを備えて構成されている。
【００２０】
センサチップ２は、図４に示すように、本実施形態では半導体素子ディバイスを形成したシリコン基板２Ａの両面を、保護層となるガラス基板２Ｂ、２Ｃで挟み込み、それらシリコン基板２Ａとガラス基板２Ｂ、２Ｃとを例えば陽極接合等により一体に結合することで形成されている。
【００２１】
シリコン基板２Ａには、図５に示すように、シリコン基板２Ａに公知の半導体プロセスにより間隙３０を形成することで、周縁部に形成される略矩形状の枠部２０、固定電極体２１、可動電極体となる錘部２２、ばね部２３および当該ばね部２３を介して錘部２２を支持する支持部２４が形成されている。そして、シリコン基板２Ａとガラス基板２Ｂおよびガラス基板２Ｃとの接合面には比較的浅いギャップ２９（図４参照）がそれぞれ形成されており、シリコン基板２Ａ各部の絶縁性や錘部２２の動作性の確保が図られている。
【００２２】
本実施形態では、ばね部２３を錘部２２と支持部２４に連結することで、ばね部２３に支持部２４に対して錘部２２を弾性的に可動支持するバネ要素としての機能を与えている。さらに、錘部２２に対し、バネ要素としてのばね部２３に接続された支持部２４により支持される質量要素（マス）としての機能を与え、これらバネ要素と質量要素とによってバネ−マス系を構成している。そして、質量要素としての錘部２２の位置変位による錘部２２、固定電極体２１間の静電容量値の変化を検出し、検出された静電容量値の変化に基づきセンサチップ２に加えられた加速度を検知するようになっている。
【００２３】
具体的には、この静電容量値の変化は、錘部２２、固定電極体２１にそれぞれ形成された複数の櫛歯状可動電極２５、櫛歯状固定電極２６からなる検出部２７、２８によって検出される。
【００２４】
例えば、図５に示すＸ方向に加速度が与えられると、櫛歯状可動電極２５がＸ方向に変位し、検出部２７の櫛歯状可動電極２５、櫛歯状固定電極２６で検出される静電容量値と、検出部２８の櫛歯状可動電極２５、櫛歯状固定電極２６で検出される静電容量値に差が生じる。そして、このようにして生じた静電容量値の差からＸ方向の加速度を検出している。
【００２５】
ＩＣチップ３は、センサチップ２の出力信号を信号処理するものである。このＩＣチップ３には、センサチップ２の出力信号を増幅する増幅回路、センサの感度やオフセット電圧およびそれらの温度特性を補正する温度補償回路、ノイズを除去するノイズ除去回路などが集積化されている。そして、これらの回路を動作させることでセンサチップ２の出力信号がＩＣチップ３によって信号処理される。このＩＣチップ３としては、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）などを用ることができる。
【００２６】
傾斜ベース４は、図１に示すように、樹脂や金属などにより形成された略四角柱状のものである。ここで、本実施形態では、センサチップ２を傾けてパッケージ５内に実装する際に、パッケージ５とは別部材によって形成されたこの傾斜ベース４を用いる構成となっており、その天面にはセンサチップ２およびＩＣチップ３を実装する傾斜面４ａが形成されている。
【００２７】
パッケージ５は、本実施形態では、セラミック基板を積層することにより形成されており、上方に開口部５ａを有する箱状を成している。パッケージ５は、図３に示すように、平坦状の内底部５ｂを有した断面略コ字状に形成され、その内底部５ｂに上述のセンサチップ２およびＩＣチップを実装した傾斜ベース４を実装するようになっている。
【００２８】
リッド６は、パッケージ５を封止するものであり、その輪郭がパッケージ５の開口部５ａ周縁の輪郭と同じとなるように形成されている。
【００２９】
次に、上述のように構成された加速度センサ１の組立手順について説明する。
【００３０】
まずは、図１に示すセンサチップ２とＩＣチップ３とを接着剤によって傾斜ベース４の傾斜面４ａに実装する。
【００３１】
次に、センサチップ２およびＩＣチップ３が実装された傾斜ベース４をパッケージ５の内底部５ｂに実装する。この際、傾斜ベース４の下面４ｂとパッケージ５の内底部５ｂとが接着剤によって接着される。
【００３２】
そして、パッケージ５に搭載されたこれらの搭載部品にワイヤーボンディングを行う。すなわち、実装されたセンサチップ２とＩＣチップ３とをリード線Ｌ１を介して電気的に接続するとともに、ＩＣチップ３とパッケージ５の内壁に設けられた端子台部５ｄとをリード線Ｌ２を介して電気的に接続する。
【００３３】
最後に、リッド６を溶接してパッケージ５の開口部５ａを封止することによって、加速度センサ１が形成される。このようにして形成された加速度センサ１は、パッケージ５に形成された図示せぬ端子を介してプリント基板（図示せず）に実装される。
【００３４】
以上、説明してきたように、本実施形態の加速度センサ１によれば、センサチップ２およびＩＣチップ３を実装する傾斜ベース４を、パッケージ５における平坦状の内底部５ｂに実装する構成であるため、パッケージ５に傾斜面を設ける必要がなくなり、パッケージ５を容易に製造することができる。その結果、従来のパッケージを加工して傾斜面を形成する構成に比べて、センサチップ２を傾けてパッケージ５内に実装する加速度センサ１をより簡単に製造することができる。
【００３５】
また、本実施形態では、傾斜ベース４はセンサチップ２およびＩＣチップ３を実装する傾斜面４ａを備える構成であるため、例えば傾斜ベース４にセンサチップ２を実装してパッケージ５の内底部５ｂにＩＣチップ３を実装するといったように、これらセンサチップ２およびＩＣチップ３を別々に実装する構成と比べて、加速度センサ１の組立工程を簡素化することができる。
【００３６】
［第２実施形態］
次に、本発明の第２実施形態について図面を参照して説明する。図６は、本実施形態にかかる加速度センサの傾斜ベースを示した図である。
【００３７】
本実施形態の加速度センサ１Ａは、上記第１実施形態と同様にして、センサチップ２およびＩＣチップ３を実装した傾斜ベース４Ａを、パッケージ５の内底部５ｂに実装することによって加速度センサ１Ａが構成される。
【００３８】
ここで、本実施形態が上記第１実施形態と主に異なる点は、図６に示すように、傾斜ベース４Ａは、センサチップ２を実装する傾斜面４ａと、ＩＣチップ３を実装する水平面４ｃとを備えることにある。本実施形態では、傾斜ベース４Ａの略中央部を境にして傾斜面４ａと水平面４ｃとが区画されている。
【００３９】
以上の構成により、本実施形態の加速度センサ１Ａによれば、傾斜ベース４Ａは、センサチップ２を実装する傾斜面４ａと、ＩＣチップ３を実装する水平面４ｃとを備える構成であるため、上記第１実施形態の傾斜ベース４と同様に、加速度センサ１Ａの組立工程を簡素化することができるとともに、ＩＣチップ３を傾斜ベース４の傾斜面４ａに接着する構成と比べて、ＩＣチップ３の傾斜ベース４Ａへの接着作業が容易となり、加速度センサ１Ａをより簡単に製造することができる。
【００４０】
［第３実施形態］
次に、本発明の第３実施形態について図面を参照して説明する。図７は、本実施形態にかかる加速度センサの傾斜ベースを示した図である。
【００４１】
本実施形態の加速度センサ１Ｂは、上記第２実施形態と同様にして、センサチップ２およびＩＣチップ３を実装した傾斜ベース４Ｂを、パッケージ５の内底部５ｂに実装することによって加速度センサ１Ｂが構成されるとともに、傾斜ベース４Ｂは、センサチップ２を実装する傾斜面４ａと、ＩＣチップ３を実装する水平面４ｃとを備えている。
【００４２】
ここで、本実施形態が上記第２実施形態と主に異なる点は、図７に示すように、傾斜ベース４Ｂの傾斜面４ａと水平面４ｃとの間に、これら傾斜面４ａと水平面４ｃとを接続する段差４ｄを設けたことにある。本実施形態では、段差４ｄは、傾斜ベース４Ｂの略中央部に設けられており、この略中央部に設けられた段差４ｄを境にして傾斜面４ａと水平面４ｃとが区画されている。
【００４３】
以上の構成により、本実施形態の加速度センサ１Ｂによれば、傾斜ベース４Ｂの傾斜面４ａと水平面４ｃとを接続する段差４ｄを設けたため、例えばこの段差４ｄを位置決めとして利用してセンサチップ２を傾斜面４ａに接着することができるようになる。このように段差４ｄをセンサチップ２の位置決めとして利用することで、傾斜面４ａと水平面４ｃとの間に段差４ｄが設けられていない構成と比べて、センサチップ２の傾斜面４ａへの接着作業が容易となり、加速度センサ１Ｂをより簡単に製造することができる。
【００４４】
また、傾斜ベース４Ｂに段差４ｄを設けることで、例えばＩＣチップ３とセンサチップ２の厚みが異なる場合に、傾斜面４ａと水平面４ｃに実装されるこれらＩＣチップ３およびセンサチップ２の表面高さの誤差を小さくすることができる。つまり、本実施形態では、センサチップ２に対してＩＣチップ３の厚みが薄い場合にこれらの誤差を抑制することができ、このようにＩＣチップ３とセンサチップ２の誤差を小さくして表面を略同じ高さとすることで、これらをワイヤーボンディング、即ちＩＣチップ３とセンサチップ２をワイヤーで接続する作業を容易に行うことができる。
【００４５】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、本発明の要旨を逸脱しない範囲で各種変更が可能である。例えば、上記各実施形態では、物理量センサチップとして、水平方向の加速度を検知する１軸加速度センサを例示したが、これに限らず、垂直方向（センサチップの厚さ方向）の加速度を検知する加速度センサや、２軸加速度センサや３軸加速度センサを用いることも可能である。
【００４６】
また、物理量センサチップとして３層構造のものを例示したが、単層のものや２層、４層以上の多層構造のものを用いることも可能である。
【００４７】
さらに、物理量センサチップに形成される枠部、固定電極体、可動電極体、ばね部および支持部の形状や配置も適宜に設計することが可能である。
【００４８】
また、上記各実施形態では、物理量センサチップとして加速度センサを例示したが、物理量センサチップは、これに限らず、加速度以外の物理量を検出するものであってもよい。
【００４９】
また、上記各実施形態では、半導体物理量センサとして、静電容量式の加速度センサを例示したが、ピエゾ抵抗型やガス温度分布型の半導体物理量センサを用いても本発明を実施することができる。
【００５０】
また、傾斜ベース（傾斜面、水平面、段差）の形状、大きさ、レイアウト等も適宜に変更可能であるとともに、パッケージやその他細部のスペック（形状、大きさ、レイアウト等）も適宜に変更可能である。
【符号の説明】
【００５１】
１、１Ａ、１Ｂ  加速度センサ（半導体物理量センサ）
２    センサチップ（物理量センサチップ）
３    ＩＣチップ（信号処理チップ）
４、４Ａ、４Ｂ  傾斜ベース
４ａ  傾斜面
４ｃ  水平面
４ｄ  段差
５    パッケージ
５ｂ  内底部
６    リッド
【図１】
2011094977.tif 000003
【図２】
2011094977.tif 000004
【図３】
2011094977.tif 000005
【図４】
2011094977.tif 000006
【図５】
2011094977.tif 000007
【図６】
2011094977.tif 000008
【図７】
2011094977.tif 000009