(57)【要約】【課題】電源投入時やリセット時でなくても、データの送信の正確さを損なうことなく同期化部を経由する経路と同期化部を経由しない経路との切り替えを実行可能なデータ通信制御装置の提供。【解決手段】データ通信制御装置１では、モジュールＡ，Ｂを非同期から同期に切り替えることが指示されると、即座に切り替え回路４１がセレクタ３８を介してクロック信号ｃｌｋ＿ｂをｃｌｋ１からｃｌｋ０に切り替える。続いて、切り替え回路４１は、モジュールＡ，Ｂ間で通信がなされていないタイミングで、同期化回路３１，３３を経由する経路から経由しない経路への切り替えを、セレクタ３２，３４を介して実行する。すると、モジュールＡ，Ｂ間の通信に遅延が発生しなくなる。【選択図】図１
2011180708.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロック信号を入力されて動作し、その第１のクロック信号に同期してデータの送信を行う第１モジュールと、
上記第１のクロック信号とは周波数の異なる第２のクロック信号または上記第１のクロック信号のいずれを入力されても動作し、上記第１モジュールが送信したデータを受信する第２モジュールと、
上記第２モジュールに入力されるクロック信号を切り替えるクロック切り替え部と、
上記第１モジュールから送信されたデータを、上記第２のクロック信号に同期化して上記第２モジュールに受信させる第１同期化部と、
上記第１モジュールから送信された上記データの経路を、上記第１同期化部を経由して上記第２モジュールに受信させる経路か、上記第１同期化部を経由せずに上記第２モジュールに受信させる経路かに切り替える第１経路切り替え部と、
上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示がなされた場合、上記クロック切り替え部には、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える制御を行い、上記第１経路切り替え部には、上記クロック信号の切り替え後で、かつ、上記第１モジュールが上記データを送信していないタイミングで、上記経路を、上記第１同期化部を経由する経路から上記第１同期化部を経由しない経路に切り替える制御を行う切り替え制御部と、
を備えたことを特徴とするデータ通信制御装置。
【請求項２】
上記第２モジュールは、上記第２のクロック信号または上記第１のクロック信号のいずれかに同期したデータを、上記第１モジュールに送信可能であり、また上記第１モジュールは上記第１のクロック信号に同期して上記第２モジュールからのデータを受信可能であり、
更に、
上記第２モジュールから送信されたデータを、上記第１のクロック信号に同期化して上記第１モジュールに受信させる第２同期化部と、
上記第２モジュールから送信された上記データの経路を、上記第２同期化部を経由して上記第１モジュールに受信させる経路か、上記同期化部を経由せずに上記第１モジュールに受信させる経路かに切り替える第２経路切り替え部と、
を備え、
上記切り替え制御部は、上記クロック信号の切り替え後で、かつ、上記第２モジュールが上記データを送信していないタイミングで、上記経路を、上記第２同期化部を経由する経路から上記第２同期化部を経由しない経路に切り替えるように上記第２経路切り替え部を制御すること、
を特徴とする請求項１記載のデータ通信制御装置。
【請求項３】
上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示がなされた場合、上記切り替え制御部は、上記第１経路切り替え部には、上記第１モジュールが上記データを送信していないタイミングで、上記第１同期化部を経由しない経路から上記第１同期化部を経由する経路に切り替える制御を行い、上記クロック切り替え部には、上記経路の切り替え後のタイミングで、上記第１モジュールが上記データを送信しているか否かに関わらず、上記第２モジュールに入力されるクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える制御を行うことを特徴とする請求項１または２に記載のデータ通信制御装置。
【請求項４】
上記クロック切り替え部によって上記クロック信号が切り替えられるタイミングを含む一定期間に亘って、上記第２モジュールへのクロック信号の入力を停止するクロック停止部を、
更に備えたことを特徴とする請求項１〜３のいずれか１項に記載のデータ通信制御装置。
【請求項５】
上記第２のクロック信号は上記第１のクロック信号よりも周波数が低く、
上記第２モジュールにおける消費電力を低減する省電力モードが設定されたときに、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示を上記切り替え制御部に入力し、上記省電力モードが解除されたときに、上記第２モジュールに入力するクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示を上記切り替え制御部に入力する省電力制御部を、
更に備えたことを特徴とする請求項１〜４のいずれか１項に記載のデータ通信制御装置。
【請求項６】
被記録媒体に画像を形成する画像形成手段を備えた画像形成装置に設けられた請求項５記載のデータ通信制御装置であって、
上記省電力モードは、上記画像形成手段による画像の形成がなされないときに設定され、上記画像形成手段による画像の形成が開始される前に解除されることを特徴とするデータ通信制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのモジュール間のデータの送受信を制御するデータ通信制御装置に関し、詳しくは、第１のクロック信号を入力されて動作し、その第１のクロック信号に同期してデータの送信を行う第１モジュールと、上記第１のクロック信号とは周波数の異なる第２のクロック信号及び上記第１のクロック信号のいずれを入力されても動作し、その入力されたクロック信号に同期してデータの受信を行う第２モジュールとを備えたデータ通信制御装置に関する。
【背景技術】
【０００２】
従来より、周波数の異なるクロック信号をそれぞれ入力されて動作する２つのモジュールの間でデータの送受信を行う場合、データの同期化を行う必要がある。例えば、第１のクロック信号に同期してデータの送信（受信）を行う第１モジュールと、上記第１のクロック信号とは周波数の異なる第２のクロック信号に同期してデータの受信（送信）を行う第２モジュールとの間でデータの送受信を行う場合、次のような同期化が必要となる。すなわち、上記第１モジュールから上記第１のクロック信号に同期して送信されたデータを、上記第２のクロック信号に同期化して上記第２モジュールに受信させる必要が生じるのである。そこで、フリップフロップなどを利用した同期化部を経由して上記第１モジュールから第２モジュールへのデータの送信を行うことが提案されている。
【０００３】
ところが、上記第２モジュールが、上記第１のクロック信号を入力されて動作し、その第１のクロック信号に同期してデータの受信を行う動作も実行可能な場合、その動作の実行時には同期化の必要がないにも拘わらず、上記同期化部を経由してデータの送信がなされる場合がある。すると、上記同期化部をデータが通過するのには一定の遅延が発生するので、徒にデータの送信に要する時間が長くなってしまう。
【０００４】
そこで、２つのモジュールに同じクロック信号が入力されている同期モードでは、一方のモジュールから送信されたデータを同期化部を経由しない経路で他方のモジュールに受信させ、２つのモジュールに異なるクロック信号が入力されている非同期モードでは、一方のモジュールから送信されたデータを同期化部を経由する経路で他方のモジュールに受信させることが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１６８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記特許文献１記載の装置では、同期モードと非同期モードとの切り替えが電源投入時やリセット時のみにしか実行できず、上記のように徒に遅延が発生するのを十分に抑制することができなかった。とはいえ、同期化部を経由する経路と同期化部を経由しない経路との切り替えを無作為に行うと、同期化部にデータが保持された状態で上記経路の切り替えがなされる場合があり、その場合、データの送信が正確に行えない。そこで、本発明は、電源投入時やリセット時でなくても、データの送信の正確さを損なうことなく同期化部を経由する経路と同期化部を経由しない経路との切り替えを実行可能なデータ通信制御装置の提供を目的としてなされた。
【課題を解決するための手段】
【０００７】
上記目的を達するためになされた本発明のデータ通信制御装置は、第１のクロック信号を入力されて動作し、その第１のクロック信号に同期してデータの送信を行う第１モジュールと、上記第１のクロック信号とは周波数の異なる第２のクロック信号または上記第１のクロック信号のいずれを入力されても動作し、上記第１モジュールが送信したデータを受信する第２モジュールと、上記第２モジュールに入力されるクロック信号を切り替えるクロック切り替え部と、上記第１モジュールから送信されたデータを、上記第２のクロック信号に同期化して上記第２モジュールに受信させる第１同期化部と、上記第１モジュールから送信された上記データの経路を、上記第１同期化部を経由して上記第２モジュールに受信させる経路か、上記第１同期化部を経由せずに上記第２モジュールに受信させる経路かに切り替える第１経路切り替え部と、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示がなされた場合、上記クロック切り替え部には、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える制御を行い、上記第１経路切り替え部には、上記クロック信号の切り替え後で、かつ、上記第１モジュールが上記データを送信していないタイミングで、上記経路を、上記第１同期化部を経由する経路から上記第１同期化部を経由しない経路に切り替える制御を行う切り替え制御部と、を備えたことを特徴としている。
【０００８】
このように構成された本発明のデータ通信制御装置では、第２モジュールに第２のクロック信号が入力されているときは、第１経路切り替え部によって、第１モジュールから送信されたデータの経路を第１同期化部を経由して上記第２モジュールに受信させる経路に切り替えておけば、第１モジュールから第２モジュールへのデータの送信が可能となる。すなわち、この場合、第１同期化部は、上記第１モジュールから第１のクロック信号に同期して送信されたデータを、上記第２のクロック信号に同期化して上記第２モジュールに受信させる。このため、上記第１モジュールと上記第２モジュールとに異なる周波数のクロック信号が入力されていても良好にデータの送信を行うことができる。
【０００９】
そして、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示がなされた場合、切り替え制御部は、次のような制御を行う。すなわち、上記第２モジュールに入力されるクロック信号を切り替えるクロック切り替え部には、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える制御を行う。クロック信号の切り替えは、データの送信の正確さを損なうものではないので、上記第１モジュールが上記データを送信しているか否かに関わらず実行可能である。しかも、この時点では、第１モジュールから第２モジュールへのデータの送信は第１同期化部を経由してなされるので、クロック信号の切り替えによってデータの送信が不能となることもない。
【００１０】
続いて、上記切り替え制御部は、上記第１モジュールから送信された上記データの経路を切り替える第１経路切り替え部に、上記クロック信号の切り替え後で、かつ、上記第１モジュールが上記データを送信していないタイミングで、上記経路を、上記第１同期化部を経由する経路から上記第１同期化部を経由しない経路に切り替える制御を行う。この切り替えによって、上記第１モジュールから上記第２モジュールへのデータ送信に徒に遅延が発生するのを抑制することができる。また、この切り替えは、上記第１モジュールが上記データを送信していないタイミングで実行されるので、第１同期化部にデータが保持された状態で上記経路の切り替えがなされるのを抑制して、データの送信の正確さが損なわれるのも抑制することができる。
【００１１】
このため、本発明のデータ通信制御装置では、第１，第２モジュールが非同期から同期に変わる場合における上記第１同期化部を経由する経路と上記第１同期化部を経由しない経路との切り替えを、電源投入時やリセット時でなくてもデータの送信の正確さを損なうことなく実行することができる。
【００１２】
なお、上記第２モジュールは、上記第２のクロック信号または上記第１のクロック信号のいずれかに同期したデータを、上記第１モジュールに送信可能であり、また上記第１モジュールは上記第１のクロック信号に同期して上記第２モジュールからのデータを受信可能であり、更に、上記第２モジュールから送信されたデータを、上記第１のクロック信号に同期化して上記第１モジュールに受信させる第２同期化部と、上記第２モジュールから送信された上記データの経路を、上記第２同期化部を経由して上記第１モジュールに受信させる経路か、上記同期化部を経由せずに上記第１モジュールに受信させる経路かに切り替える第２経路切り替え部と、を備え、上記切り替え制御部は、上記クロック信号の切り替え後で、かつ、上記第２モジュールが上記データを送信していないタイミングで、上記経路を、上記第２同期化部を経由する経路から上記第２同期化部を経由しない経路に切り替えるように上記第２経路切り替え部を制御してもよい。
【００１３】
この場合、第２モジュールに第２のクロック信号が入力されているときは、第２経路切り替え部によって、第２モジュールから送信されたデータの経路を第２同期化部を経由して上記第１モジュールに受信させる経路に切り替えておけば、第２モジュールから第１モジュールへのデータの送信が可能となる。また、上記第２モジュールに入力されるクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示がなされた場合、切り替え制御部は、次のような制御を行う。すなわち、上記クロック信号の切り替え後で、かつ、上記第２モジュールが上記データを送信していないタイミングで、上記経路を、上記第２同期化部を経由する経路から上記第２同期化部を経由しない経路に切り替える制御を行う。この切り替えによって、上記第２モジュールから上記第１モジュールへのデータ送信に徒に遅延が発生するのを抑制することができる。また、この切り替えは、上記第２モジュールが上記データを送信していないタイミングで実行されるので、第２同期化部にデータが保持された状態で上記経路の切り替えがなされるのを抑制して、データの送信の正確さが損なわれるのも抑制することができる。
【００１４】
従って、この場合、第１，第２モジュールが非同期から同期に変わる場合における上記第２同期化部を経由する経路と上記第２同期化部を経由しない経路との切り替えを、電源投入時やリセット時でなくてもデータの送信の正確さを損なうことなく実行することができる。
【００１５】
また、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示がなされた場合、上記切り替え制御部は、上記第１経路切り替え部には、上記第１モジュールが上記データを送信していないタイミングで、上記第１同期化部を経由しない経路から上記第１同期化部を経由する経路に切り替える制御を行い、上記クロック切り替え部には、上記経路の切り替え後のタイミングで、上記第１モジュールが上記データを送信しているか否かに関わらず、上記第２モジュールに入力されるクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える制御を行ってもよい。
【００１６】
この場合、上記切り替え制御部は、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示がなされたとき、上記第１経路切り替え部に、上記第１モジュールが上記データを送信していないタイミングで、上記第１同期化部を経由しない経路から上記第１同期化部を経由する経路に切り替える制御を行う。このように、上記経路の切り替えが、上記第１モジュールが上記データを送信していないタイミングで実行される場合、上記第１同期化部にデータが保持された状態で上記経路の切り替えがなされるのを抑制して、データの送信の正確さが損なわれるのを抑制することができる。また、この切り替えによって、第１モジュールから第２モジュールへのデータの送信は第１同期化部を経由してなされるようになるので、クロック信号の切り替えを行ってもデータの送信が不能となることはない。
【００１７】
そこで、続いて上記切り替え制御部は、上記経路の切り替え後のタイミングで、上記第１モジュールが上記データを送信しているか否かに関わらず、上記第２モジュールに入力されるクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える制御を行う。従って、この場合、第１，第２モジュールが同期から非同期に変わる場合における上記第１同期化部を経由する経路と上記第１同期化部を経由しない経路との切り替えを、電源投入時やリセット時でなくてもデータの送信の正確さを損なうことなく実行することができる。
【００１８】
また、上記クロック切り替え部によって上記クロック信号が切り替えられるタイミングを含む一定期間に亘って、上記第２モジュールへのクロック信号の入力を停止するクロック停止部を、更に備えてもよい。
【００１９】
この場合、上記クロック切り替え部によって上記クロック信号が切り替えられるタイミングを含む一定期間に亘って、クロック停止部が上記第２モジュールへのクロック信号の入力を停止する。このため、クロック信号の切り替えが上記第１モジュールから上記第２モジュールへのデータの送信に影響を与えるのを一層良好に抑制して、制御を円滑かつ簡単に行うことができる。
【００２０】
また、上記第２のクロック信号は上記第１のクロック信号よりも周波数が低く、上記第２モジュールにおける消費電力を低減する省電力モードが設定されたときに、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示を上記切り替え制御部に入力し、上記省電力モードが解除されたときに、上記第２モジュールに入力するクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示を上記切り替え制御部に入力する省電力制御部を、更に備えてもよい。
【００２１】
この場合、上記第２のクロック信号は上記第１のクロック信号よりも周波数が低いので、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替えることによって、その第２モジュールにおける消費電力を低減することができる。そこで、省電力制御部は、上記第２モジュールにおける消費電力を低減する省電力モードが設定されたときに、上記第２モジュールに入力するクロック信号を上記第１のクロック信号から上記第２のクロック信号に切り替える指示を上記切り替え制御部に入力する。このため、上記省電力モードが設定されたときに、上記第２モジュールにおける消費電力を良好に低減することができる。
【００２２】
また、上記省電力制御部は、上記省電力モードが解除されたときに、上記第２モジュールに入力するクロック信号を上記第２のクロック信号から上記第１のクロック信号に切り替える指示を上記切り替え制御部に入力する。このため、上記第２モジュールにおける処理を迅速化して、その第２モジュールにおける処理を良好に実行することができる。
【００２３】
そして、その場合、当該データ通信制御装置は被記録媒体に画像を形成する画像形成手段を備えた画像形成装置に設けられ、上記省電力モードは、上記画像形成手段による画像の形成がなされないときに設定され、上記画像形成手段による画像の形成が開始される前に解除されてもよい。
【００２４】
この場合、画像形成手段による画像の形成がなされないとき（例えば、いわゆるスリープモードの設定時）には、上記省電力モードが設定されて上記第２モジュールにおける消費電力が低減されるので、上記画像形成装置における電力消費を抑制することができる。また、上記画像形成手段による画像の形成が開始される前に上記省電力モードが解除されるので、上記画像形成手段による画像の形成を良好に実行することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明が適用されたデータ通信制御装置の構成を表すブロック図である。
【図２】そのデータ通信制御装置においてアクセス外でクロック信号が切り替えられる場合の動作を表すタイムチャートである。
【図３】そのデータ通信制御装置においてアクセス内でクロック信号が切り替えられる場合の動作を表すタイムチャートである。
【図４】そのデータ通信制御装置を応用した画像形成装置の構成を表すブロック図である。
【図５】上記データ通信制御装置の変形例の構成を表すブロック図である。
【図６】そのデータ通信制御装置においてアクセス内でクロック信号が切り替えられる場合の動作を表すタイムチャートである。
【発明を実施するための形態】
【００２６】
［データ通信制御装置の構成］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明が適用されたデータ通信制御装置１の構成を表すブロック図である。図１に示すように、本実施の形態のデータ通信制御装置１は、ＡＳＩＣ３にＲＯＭ５，ＲＡＭ７を接続して構成されている。また、ＡＳＩＣ３は、クロック信号ｃｌｋ０（第１のクロック信号の一例）を入力されて動作するモジュールＡ（第１モジュールの一例）と、そのクロック信号ｃｌｋ０よりも周波数の低いクロック信号ｃｌｋ１（第２のクロック信号の一例）または上記クロック信号ｃｌｋ０のいずれを入力されても動作するモジュールＢ（第２モジュールの一例）とを備えている。
【００２７】
モジュールＡからモジュールＢへのデータ送信経路には、クロック信号ｃｌｋ０に同期してモジュールＡから送信されたデータをクロック信号ｃｌｋ１に同期化してモジュールＢに受信させる同期化回路３１（第１同期化部の一例）が設けられている。また、そのモジュールＡからモジュールＢへのデータ送信経路には、更に、モジュールＡから送信されたデータの経路を、同期化回路３１を経由してモジュールＢに受信させる経路か、同期化回路３１を経由せずにモジュールＢに受信させる経路かに切り替えるセレクタ３２（第１経路切り替え部の一例）も設けられている。
【００２８】
同様に、モジュールＢからモジュールＡへのデータ送信経路には、クロック信号ｃｌｋ１に同期してモジュールＢから送信されたデータをクロック信号ｃｌｋ０に同期化してモジュールＡに受信させる同期化回路３３（第２同期化部の一例）が設けられている。また、そのモジュールＢからモジュールＡへのデータ送信経路には、更に、モジュールＢから送信されたデータの経路を、同期化回路３３を経由してモジュールＡに受信させる経路か、同期化回路３３を経由せずにモジュールＡに受信させる経路かに切り替えるセレクタ３４（第２経路切り替え部の一例）も設けられている。
【００２９】
また、クロック信号ｃｌｋ０は、クロックゲート回路３７を介してモジュールＡと同期化回路３３とに入力されている。クロック信号ｃｌｋ０は、セレクタ３８（クロック切り替え部の一例）へもクロック信号ｃｌｋ１と共に入力されており、セレクタ３８は、そのいずれかのクロック信号ｃｌｋ０またはｃｌｋ１をクロックゲート回路３９（クロック停止部の一例）を介してモジュールＢと同期化回路３１とに入力している。
【００３０】
これらのセレクタ３２，３４，３８による選択状態は、ＡＳＩＣ３に設けられた切り替え回路４１（切り替え制御部の一例）によって、次のように切り替えられる。切り替え回路４１は、選択信号ｓｅｌ＿ｄａｔをセレクタ３２，３４に入力する。そして、セレクタ３２，３４は、選択信号ｓｅｌ＿ｄａｔがＨレベルのときは同期化回路３１，３３を経由する上記経路を、選択信号ｓｅｌ＿ｄａｔがＬレベルのときは同期化回路３１，３３を経由しない上記経路を、それぞれ選択する。また、切り替え回路４１はセレクタ３８に選択信号ｓｅｌ＿ｃｌｋを入力する。セレクタ３８は、選択信号ｓｅｌ＿ｃｌｋがＨレベルのときはクロック信号ｃｌｋ１を、選択信号ｓｅｌ＿ｃｌｋがＬレベルのときはクロック信号ｃｌｋ０を、それぞれクロックゲート回路３９へ入力する。また、切り替え回路４１は、クロックゲート回路３７，３９へクロック停止信号ｅｎａ＿ｃｌｋを入力する。このため、クロック停止信号ｅｎａ＿ｃｌｋがＨレベルのときは、モジュールＡ，Ｂ及び同期化回路３１、３３への上記各クロック信号の入力がなされ、クロック停止信号ｅｎａ＿ｃｌｋがＬレベルのときは、モジュールＡ，Ｂ及び同期化回路３１、３３への上記各クロック信号の入力が停止される。
【００３１】
更に、ＡＳＩＣ３は、各種処理を実行するＣＰＵ４３と、そのＣＰＵ４３からの指示によりＲＯＭ５，ＲＡＭ７とデータ等の送受信を行うメモリ制御回路４５と、そのメモリ制御回路４５からの指示により切り替え回路４１を制御するＡＳＩＣ制御レジスタ４７（省電力制御部の一例）とを備えている。ＣＰＵ４３とメモリ制御回路４５との間では、リード／ライト指示等が送受信され、メモリ制御回路４５とＲＯＭ５，ＲＡＭ７，ＡＳＩＣ制御レジスタ４７との間では、アドレス／データ／制御信号等が送受信される。更に、ＡＳＩＣ制御レジスタ４７は、モジュールＡ，Ｂが同期しない非同期モードを指示する場合はＨレベルになり、モジュールＡ，Ｂが同期する同期モードを指示する場合はＬレベルになる選択信号ｓｅｌを切り替え回路４１に入力している。
【００３２】
切り替え回路４１は、その選択信号ｓｅｌに応じて前述の選択信号ｓｅｌ＿ｃｌｋ，ｓｅｌ＿ｄａｔを出力することにより、モジュールＡ，Ｂ間のデータ通信を次のように制御している。なお、切り替え回路４１は、図１に示すようにクロック信号ｃｌｋ０を入力され、そのクロック信号ｃｌｋ０に同期して制御を実行する。
【００３３】
［アクセス外でのモード切り替え動作］
図２は、モジュールＡ，Ｂ間でのデータ通信がなされない、いわゆるアクセス外で、非同期モードから同期モードへ切り替えられる場合の動作を表すタイムチャートである。なお、以下の説明において、モジュールＡに入力されるクロック信号をｃｌｋ＿ａ，モジュールＢに入力されるクロック信号をｃｌｋ＿ｂ，モジュールＡから出力される転送要求をｒｅｑ＿ａ，その転送要求がモジュールＢに入力される際の信号をｒｅｑ＿ｂ，モジュールＢから出力される転送返答をａｃｋ＿ｂ，その転送返答がモジュールＡに入力される際の信号をａｃｋ＿ａとする。
【００３４】
図２に示すように、非同期モードでは、選択信号ｓｅｌがＨレベルであることに応じて、選択信号ｓｅｌ＿ｃｌｋ，ｓｅｌ＿ｄａｔもＨレベルとされている。また、モードの切り替えがなされないときは、クロック停止信号ｅｎａ＿ｃｌｋはＨレベルに維持される。前述のように、選択信号ｓｅｌ＿ｃｌｋがＨレベルのときは、セレクタ３８がクロックゲート回路３９へクロック信号ｃｌｋ１を入力するので、クロック信号ｃｌｋ＿ｂはクロック信号ｃｌｋ１と一致している。また、モジュールＡにはクロックゲート回路３７を介してｃｌｋ０が入力され、クロック信号ｃｌｋ＿ａはクロック信号ｃｌｋ０と一致している。このため、モジュールＡ，Ｂは同期していない。
【００３５】
切り替え回路４１は、選択信号ｓｅｌがＨレベルのときは選択信号ｓｅｌ＿ｄａｔをＨレベルとする。すると、セレクタ３２，３４が同期化回路３１，３３を経由する経路を選択するので、モジュールＡ，Ｂ間の通信は同期化回路３１，３３を経由してなされる。このため、モジュールＡから出力された転送要求ｒｅｑ＿ａは、同期化回路３１による同期化によって図２に点線の矢印で示すようにクロック信号ｃｌｋ＿ｂで２回サンプリングされて、クロック信号ｃｌｋ＿ｂに同期した転送要求ｒｅｑ＿ｂとしてモジュールＢに入力される。逆に、モジュールＢから出力された転送返答ａｃｋ＿ｂは、同期化回路３３による同期化によって図２に点線の矢印で示すようにクロック信号ｃｌｋ＿ａで２回サンプリングされて、クロック信号ｃｌｋ＿ａに同期した転送返答ａｃｋ＿ａとしてモジュールＡに入力される。このため、互いに同期していないモジュールＡ，Ｂ間の通信が可能となる。
【００３６】
なお、転送要求ｒｅｑ，転送返答ａｃｋにこのような遅延が発生するのは、同期化回路３１，３３が、２個のフリップフロップを用いてデータの同期化を行う構成を有しているためである。また、図２の例では、転送要求ｒｅｑ＿ｂが有効となってから転送返答ａｃｋ＿ｂが有効となるまでの回路内部遅延はクロック信号ｃｌｋ＿ｂの４個分とし、転送要求ｒｅｑ＿ｂが無効となってから転送返答ａｃｋ＿ｂが無効となるまでの回路内部遅延はクロック信号ｃｌｋ＿ｂの１個分、転送返答ａｃｋ＿ａが有効となってから転送要求ｒｅｑ＿ａが無効となるまでの回路内部遅延はクロック信号ｃｌｋ＿ａの１個分とした。
【００３７】
このように転送要求ｒｅｑ＿ａが有効となってから転送返答ａｃｋ＿ａが無効となる期間がいわゆるアクセス内である。図２の例では、転送要求ｒｅｑ，転送返答ａｃｋがいずれも無効なアクセス外の期間に、選択信号ｓｅｌをＨレベルからＬレベルに切り替えて同期モードへ移行している。このような期間にモードの切り替えを行う場合は、同期化回路３１，３３に転送要求ｒｅｑ等のデータが残っている可能性がなく、各種選択信号の切り替えタイミングは比較的自由に設定できる。
【００３８】
そこで、選択信号ｓｅｌがＬレベルに切り替ると、切り替え回路４１は自身に入力されているクロック信号ｃｌｋ０が次に立ち上がるタイミングでクロック停止信号ｅｎａ＿ｃｌｋをＬレベルにする。すると、クロックゲート回路３７，３９の出力がＬレベルに維持されるので、モジュールＡ，Ｂにはクロック信号ｃｌｋ＿ａ，ｃｌｋ＿ｂがＬレベルとなる。切り替え回路４１は、こうしてクロック信号ｃｌｋ＿ａ，ｃｌｋ＿ｂが停止された期間に（具体的にはクロック停止信号ｅｎａ＿ｃｌｋをＬレベルにしてからクロック信号ｃｌｋ０の３個分後のタイミングで）、選択信号ｓｅｌ＿ｃｌｋ，ｓｅｌ＿ｄａｔを同時にＬレベルに切り替える。続いて、更にクロック信号ｃｌｋ０の１個分後のタイミングで切り替え回路４１がクロック停止信号ｅｎａ＿ｃｌｋをＨレベルに戻す。
【００３９】
すると、選択信号ｓｅｌ＿ｃｌｋがＬレベルであるのでｃｌｋ＿ａ，ｃｌｋ＿ｂはいずれもクロック信号ｃｌｋ０と一致してモジュールＡ，Ｂが同期する。また、選択信号ｓｅｌ＿ｄａｔがＬレベルであるので、モジュールＡ，Ｂ間の通信は同期化回路３１，３３を経由しない経路でなされ、前述のような遅延は発生しない。
【００４０】
［アクセス内でのモード切り替え動作］
次に、図３は、モジュールＡ，Ｂ間でのデータ通信がなされているいわゆるアクセス内で、同期モード，非同期モードが切り替えられる場合の動作を表すタイムチャートである。図３の例では、時刻Ｔ１にて転送要求ｒｅｑ＿ａが有効とされたもののその転送要求ｒｅｑ＿ａが転送要求ｒｅｑ＿ｂとしてモジュールＢに入力されていない時刻Ｔ２で、切り替え信号ｓｅｌがＬレベルに切り替わっている。この場合、図２の例と同様に、切り替え回路４１はクロック信号ｃｌｋ０が次に立ち上がる時刻Ｔ３でクロック停止信号ｅｎａ＿ｃｌｋをＬレベルにする。
【００４１】
続いて、切り替え回路４１は、クロック信号ｃｌｋ０の３個分後の時刻Ｔ４で選択信号ｓｅｌ＿ｃｌｋをＬレベルに切り替え、更に、クロック信号ｃｌｋ０の１個分後の時刻Ｔ５でクロック停止信号ｅｎａ＿ｃｌｋをＨレベルに戻す。すると、ｃｌｋ＿ａ，ｃｌｋ＿ｂはいずれもクロック信号ｃｌｋ０と一致してモジュールＡ，Ｂが同期する。クロック信号の切り替えは、データの送信の正確さを損なうものではないので、モジュールＡ，Ｂが通信を実行しているか否かに関わらず実行可能である。しかも、この時点では、モジュールＡ，Ｂ間の通信は同期化回路３１，３３を経由してなされるので、クロック信号の切り替えによってデータの送受信が不能となることもない。
【００４２】
但し、転送要求ｒｅｑ＿ａの出力中に選択信号ｓｅｌ＿ｄａｔを切り替えると、同期化回路３１にそのデータが残る可能性がある。そこで、切り替え回路４１は、時刻Ｔ４では選択信号ｓｅｌ＿ｄａｔの値を維持し、それによって、互いに同期しているモジュールＡ，Ｂの間で同期化回路３１，３３を経由したデータ通信がしばらく継続される。具体的には、転送要求ｒｅｑ＿ａが有効となった時刻Ｔ１からクロック信号ｃｌｋ＿ｂの２個分だけ同期化回路３１で遅延された時刻Ｔ５で転送要求ｒｅｑ＿ｂが有効となる。また、その時刻Ｔ５から更にクロック信号ｃｌｋ＿ｂの４個分後の時刻Ｔ６で転送返答ａｃｋ＿ｂが有効となり、更にクロック信号ｃｌｋ＿ａの２個分だけ同期化回路３３で遅延された時刻Ｔ７で転送返答ａｃｋ＿ａが有効となる。
【００４３】
更に、その時刻Ｔ７からクロック信号ｃｌｋ＿ａの１個分後の時刻Ｔ８で転送要求ｒｅｑ＿ａが無効となり、その時刻Ｔ８からクロック信号ｃｌｋ＿ｂの２個分だけ同期化回路３１で遅延された時刻Ｔ９で転送要求ｒｅｑ＿ｂが無効となる。すると、その時刻Ｔ９からクロック信号ｃｌｋ＿ｂの１個分後の時刻Ｔ１０で転送返答ａｃｋ＿ｂが無効となり、更にクロック信号ｃｌｋ＿ａの２個分だけ同期化回路３３で遅延された時刻Ｔ１１で転送返答ａｃｋ＿ａが無効となる。
【００４４】
時刻Ｔ１１ではいずれのモジュールＡ，Ｂもデータを送受信しないアクセス外となるので、そのときに切り替え回路４１は選択信号ｓｅｌ＿ｄａｔをＬレベルに切り替える。このため、同期化回路３１，３３にデータが保持された状態でセレクタ３２，３４の切り替えがなされるのを抑制して、データ送信の正確さを確保することができる。そして、選択信号ｓｅｌ＿ｄａｔがＬレベルとなると、モジュールＡ，Ｂ間の通信は同期化回路３１，３３を経由しない経路でなされ、前述のような遅延は発生しない。しかも、このように経路が切り替えられる前の時点でも、早いタイミングの時刻Ｔ４でモジュールＢ及び同期化回路３１に入力されるクロック信号が周波数の高いクロック信号ｃｌｋ０に切り替えられるので、それによっても上記遅延の時間は短くなる。
【００４５】
また、このような同期モードでモジュールＡ，Ｂが通信しているときに選択信号ｓｅｌがＬレベルからＨレベルに切り替わると、切り替え回路４１は次のような制御を行う。すなわち、先ず、アクセス外のタイミングで選択信号ｓｅｌ＿ｄａｔをＨレベルに切り替え、クロック信号ｃｌｋ０の次の立ち上がりに同期して、非同期モードから同期モードへ移行したときと同様に、クロック停止信号ｅｎａ＿ｃｌｋ及び選択信号ｓｅｌ＿ｃｌｋによるクロック信号の切り替えを実行する。これによって、モジュールＡにはクロック信号ｃｌｋ０が、モジュールＢにはクロック信号ｃｌｋ１が、それぞれ入力されるようになり、両者の通信は同期化回路３１，３３を経由する経路を介して実行されるようになる。しかも、上記経路の切り替えがクロック信号の切り替えに先行してなされるので、その切り替え中にデータの送受信が不可能となることもない。
【００４６】
［本実施の形態の効果］
このように、本実施の形態のデータ通信制御装置１では、モジュールＡ，Ｂが非同期から同期に変わる場合及び同期から非同期に変わる場合に、同期化回路３１，３３を経由する経路と経由しない経路との切り替えを、電源投入時やリセット時でなくてもデータの送信の正確さを損なうことなく実行することができる。こうして、モジュールＡ，Ｂが非同期から同期に変わる場合に同期化回路３１，３３を経由しない経路に切り替えることで、通信に徒に遅延が発生するのを抑制することができる。しかも、モジュールＢに入力されるクロック信号ｃｌｋ＿ｂの切り替えは、クロック停止信号ｅｎａ＿ｃｌｋをＬレベルに切り替えてそのクロック信号ｃｌｋ＿ｂのモジュールＢへの入力を停止した状態でなされる。このため、クロック信号の切り替えがモジュールＡ，Ｂ間の通信に影響を与えるのを一層良好に抑制して、制御を円滑かつ簡単に行うことができる。
【００４７】
［データ通信制御装置の画像形成装置への応用］
また、上記のようなデータ通信制御装置１は、各種機器に応用することができるが、例えば、図４に示すような画像形成装置９００の制御基板９０１に応用することも可能である。図４に示すように、この制御基板９０１は、ＡＳＩＣ９１０と、ＳＤＲＡＭ９２０と、ＲＯＭ９３０とを備えている。ＡＳＩＣ９１０は、各種処理を実行するＣＰＵ９１２の他、ＳＤＲＡＭ９２０を制御するＳＤＲＡＭコントローラ９１３，ＲＯＭ９３０を制御するＲＯＭコントローラ９１４，外部ＰＣ（パーソナルコンピュータ）と通信を行うＵＡＲＴインタフェース（ＵＡＲＴＩ／Ｆ）９１６及びＵＳＢインタフェース（ＵＳＢＩ／Ｆ）９１７，用紙等の被記録媒体に画像を形成する画像形成手段の一例としての印字部９４０を制御する記録コントローラ９１９などを備えている。
【００４８】
ここで、ＵＡＲＴインタフェース９１６とＵＳＢインタフェース９１７とからなるブロックＢＬ０は、外部と通信する必要があるためそれらを動作させるクロック信号を変更することが困難であるが、ＣＰＵ９１２，ＳＤＲＡＭコントローラ９１３，ＲＯＭコントローラ９１４からなるブロックＢＬ１は、それらを動作させるクロック信号を変更しても差し支えない。そこで、夜間などの印字部９４０による画像の形成がなされないとき（例えば、いわゆるスリープモードの設定時）には、省電力モードを設定して、周波数の低いクロック信号ｃｌｋ１をブロックＢＬ１に入力すれば、そのブロックＢＬ１における消費電力が低減され、画像形成装置９００全体として電力消費を抑制することができる。また、画像データ等がＵＳＢインタフェース９１７等を介して入力されたときは、ブロックＢＬ１に入力されるクロック信号を周波数の高いクロック信号ｃｌｋ０に切り替えてブロックＢＬ０と同期させれば、処理速度が向上して良好に画像を形成することができる。
【００４９】
そのような制御を実行するためには、ブロックＢＬ０の一部または全部をモジュールＡで構成し、ブロックＢＬ１の一部または全部をモジュールＢで構成した前述のデータ通信制御装置１を応用することができる。そして、その場合、ＡＳＩＣ制御レジスタ４７によって、スリープモードの設定時等には選択信号ｓｅｌをＨレベルに切り替え、画像データの入力時等には選択信号ｓｅｌをＬレベルに切り替えればよい。
【００５０】
［上記実施の形態の変形例］
なお、本発明は上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、上記のようなモジュールＡ，Ｂの組が複数あってもよく、その場合も１つの切り替え回路で上記のようなクロック信号及び経路の切り替えを実行することができる。
【００５１】
図５は、そのようなデータ通信制御装置１０１の構成を表すブロック図である。なお、データ通信制御装置１０１は、前述のデータ通信制御装置１とほぼ同様に構成されているので、同様に構成された箇所には図１で使用した符号に１００を加えた符号を付して構成の詳細な説明を省略する。
【００５２】
図５に示すように、モジュールＡ０，Ａ１にはクロックゲート回路１３７を介してクロック信号ｃｌｋ０が入力され、モジュールＢ０，Ｂ１にはセレクタ１３８，クロックゲート回路１３９を介してクロック信号ｃｌｋ０またはｃｌｋ１が入力される。また、モジュールＡ０とモジュールＢ０との間には、前述の同期化回路３１，３３及びセレクタ３２，３４と同様の同期化回路１３１，１３３及びセレクタ１３２，１３４が設けられ、モジュールＡ１とモジュールＢ１との間にも、同様の同期化回路２３１，２３３及びセレクタ２３２，２３４が設けられている。そして、切り替え回路１４１は、セレクタ１３２，１３４へは選択信号ｓｅｌ＿ｄａｔ０を、セレクタ２３２，２３４へは選択信号ｓｅｌ＿ｄａｔ１を、それぞれ個別に出力する。
【００５３】
このように構成されたデータ通信制御装置１０１では、例えば同期モードから非同期モードへの切り替えがなされる場合、図６に例示するように各種信号が変化する。なお、図５及び図６では、図１〜図３に示したクロック信号以外の各種信号に、モジュールＡ０，Ｂ０に関連するものかモジュールＡ１，Ｂ１に関連するものかに応じて０または１の添え字を付している。
【００５４】
図６に示すように、切り替え回路１４１は、転送要求ｒｅｑ０＿ａ，ｒｅｑ０＿ｂ及び転送返答ａｃｋ０＿ａ，ａｃｋ０＿ｂがいずれも無効な期間に、選択信号ｓｅｌ＿ｄａｔ０を切り替えている。また、切り替え回路１４１は、転送要求ｒｅｑ１＿ａ，ｒｅｑ１＿ｂ及び転送返答ａｃｋ１＿ａ，ａｃｋ１＿ｂがいずれも無効な期間に、選択信号ｓｅｌ＿ｄａｔ１を切り替えている。そして、それらの切り替えが終了すると、切り替え回路１４１はクロック信号ｃｌｋ０の次の立ち上がりに同期して、クロック停止信号ｅｎａ＿ｃｌｋと選択信号ｓｅｌ＿ｃｌｋとを前述のように出力することで、各モジュールＢ０，Ｂ１に入力されるクロック信号を一括して切り替える。このように、本実施の形態では、クロック信号の切り替えは通信が行われているか否かに関わらずに実行することができるので、このように複数組のモジュールが存在する場合でも、クロック信号及び上記経路の切り替えを良好に行うことができる。
【００５５】
また、上記各実施の形態では、対をなすモジュールの間で双方向にデータ通信がなされるが、データ通信は一方通行であってもよい。更に、上記各実施の形態では、セレクタ３２，３４等の状態を一括して切り替えているが、これらの状態は個々に切り替えてもよい。その場合、例えば時刻Ｔ５からＴ６の間でセレクタ３４の状態を切り替えるなど、上記経路の切り替えのタイミングを早くすることができる場合がある。
【符号の説明】
【００５６】
１，１０１…データ通信制御装置
３１，３３，１３１，１３３，２３１，２３３…同期化回路
３２，３４，３８，１３２，１３４，１３８，２３２，２３４…セレクタ
３７，３９，１３７，１３９…クロックゲート回路    ４１，１４１…切り替え回路
４７，１４７…ＡＳＩＣ制御レジスタ                ９００…画像形成装置
９４０…印字部                    Ａ，Ａ０，Ａ１，Ｂ，Ｂ０，Ｂ１…モジュール
ＢＬ０，ＢＬ１…ブロック
【図１】
2011180708.tif 000003
【図２】
2011180708.tif 000004
【図３】
2011180708.tif 000005
【図４】
2011180708.tif 000006
【図５】
2011180708.tif 000007
【図６】
2011180708.tif 000008