(57)【要約】【課題】電子回路の局所的な昇温を防止する電子装置を提供する。【解決手段】第１被冷却基板と、前記第１被冷却基板に対向する第２被冷却基板と、前記第１被冷却基板に吸熱接合する第１材料と、前記第２被冷却基板に吸熱接合する第２材料とを備え、前記第１被冷却基板と前記第２被冷却基板との間で前記第１材料と前記第２材料とが発熱接合した熱電素子とを有することを特徴とする電子装置。【選択図】図１
2011040624.tif 000002
【特許請求の範囲】
【請求項１】
第１被冷却基板と、
前記第１被冷却基板に対向する第２被冷却基板と、
前記第１被冷却基板に吸熱接合する第１材料と、前記第２被冷却基板に吸熱接合する第２材料とを備え、前記第１被冷却基板と前記第２被冷却基板との間で前記第１材料と前記第２材料とが発熱接合した熱電素子と
を有することを特徴とする電子装置。
【請求項２】
前記第２被冷却基板は、前記熱電素子と直列に接続された電子回路を有することを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１材料はＰ型熱電材料であり、前記第２材料はＮ型熱電材料であることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
更に、他の第１材料と他の第２材料とが前記第２被冷却基板の上方で発熱接合し、前記他の第１材料又は前記他の第２材料のうち一方が前記第２被冷却基板に吸熱接合する第２熱電素子と、
前記第２熱電素子の上に設けられ、前記他の第１材料又は前記他の第２材料のうち他方が吸熱接合した第３被冷却基板と
を有することを特徴とする請求項１乃至３のいずれか１項に記載の電子装置。
【請求項５】
前記熱電素子の電位が前記第２熱電素子の電位より大きくなるように前記熱電素子と前記第２熱電素子とが直列に接続され、前記熱電素子における前記第１被冷却基板に略平行方向の径は、前記第２熱電素子における前記第１被冷却基板に略平行方向の径より大きいことを特徴とする請求項４に記載の電子装置。
【請求項６】
第１被冷却基板及び第２被冷却基板を準備する工程と、
第１材料と第２材料とを電気的に接合する工程と、
前記第１材料又は前記第２材料のうち一方を前記第１被冷却基板に接するように又は前記第１被冷却基板の近傍に配置する工程と、
前記第１材料又は前記第２材料のうち他方を前記第２被冷却基板に接するように又は前記第２被冷却基板の近傍に配置する工程と、
を有することを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路などの発熱部材を含む電子装置に関するものである。
【背景技術】
【０００２】
複数のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップを積層し、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）でそれらをつないで得られる３次元ＩＣ（以下、３Ｄ−ＩＣと表記する）が知られている。３Ｄ−ＩＣは、信号配線の距離が短くなって高速動作が可能になると考えられている。また、高度に微細化されたＩＣを作るよりも、それほど微細化されていないＩＣを組み合わせ、積層することにより低コストで高度なチップを実現できる可能性があると考えられている。
【０００３】
しかし、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などの発熱量の大きいＩＣチップを３Ｄ−ＩＣに組み込むことは、以下の理由から困難である。３Ｄ−ＩＣにおいて、最外面に配置されたＩＣチップから生じる熱は、パッケージの表面に密着した金属製フィンを空冷又は水冷することにより放出できる。しかし、最外面から離れている内部のＩＣチップから発生する熱は、上下方向の熱流パスが閉じられてしまうため放熱されにくい。そのため内部のＩＣチップは温度が上昇しやすく、これによりＩＣチップの性能の劣化や、ＩＣチップ内で信頼性に深刻な影響をおよぼすエレクトロマイグレーションなどが生じる。
【０００４】
このように動作時に局所的な発熱を伴う部分を効率よく冷却するため、たとえばＩＣチップ内部にＳｉプロセスによって形成した水冷のパスを格子状に設置し、これに水を流すことによって内部からの熱を外部に逃がす冷却構造が提案されている（非特許文献１を参照）。しかし、この冷却構造は、複雑な構成であるため加工が煩雑であり、高度な信頼性を確保することが難しい。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｂｒｕｎｓｃｈｗｉｌｅｒ，Ｔ．，  Ｍｉｃｈｅｌ，Ｂ．，  Ｒｏｔｈｕｉｚｅｎ，Ｈ．，  Ｋｌｏｔｅｒ，Ｕ．，  Ｗｕｎｄｅｒｌｅ，Ｂ．，  Ｏｐｐｅｒｍａｎｎ，Ｈ．，  Ｒｅｉｃｈｌ，Ｈ．著、“Ｆｏｒｃｅｄ  ｃｏｎｖｅｃｔｉｖｅ  ｉｎｔｅｒｌａｙｅｒ  ｃｏｏｌｉｎｇ  ｉｎ  ｖｅｒｔｉｃａｌｌｙ  ｉｎｔｅｇｒａｔｅｄ  ｐａｃｋａｇｅｓ”「Ｔｈｅｒｍａｌ  ａｎｄ  Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ  Ｐｈｅｎｏｍｅｎａ  ｉｎ  Ｅｌｅｃｔｒｏｎｉｃ  Ｓｙｓｔｅｍｓ，  ２００８．  ＩＴＨＥＲＭ  ２００８．  １１ｔｈ  Ｉｎｔｅｒｓｏｃｉｅｔｙ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ」、１１１４−１１２５ページ、（２００８）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、電子回路の局所的な昇温を防止する電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面によると、
前記第１被冷却基板に対向する第２被冷却基板と、
前記第１被冷却基板に吸熱接合する第１材料と、前記第２被冷却基板に吸熱接合する第２材料とを備え、前記第１被冷却基板と前記第２被冷却基板との間で前記第１材料と前記第２材料とが発熱接合した熱電素子と
を有することを特徴とする電子装置が提供される。
【０００８】
また、本発明の他の側面によると、
第１被冷却基板及び第２被冷却基板を準備する工程と、
第１材料と第２材料とを電気的に接合する工程と、
前記第１材料又は前記第２材料のうち一方を前記第１被冷却基板に接するように又は前記第１被冷却基板の近傍に配置する工程と、
前記第１材料又は前記第２材料のうち他方を前記第２被冷却基板に接するように又は前記第２被冷却基板の近傍に配置する工程と、
を有することを特徴とする電子装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明の電子装置は、電子回路の局所的な昇温を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の電子装置の第１実施形態を示す斜視図である。
【図２】第１実施形態の電子装置の断面図である。
【図３】第１実施形態の電子装置の変形例を示す断面模式図である。
【図４】図３に示される電子装置における電子回路と電流の流れの一例を示す模式図である。
【図５】図３に示される電子装置における電子回路と電流の流れの別の例を示す模式図である。
【図６】第２実施形態の電子装置を示す模式図である。
【図７】第２実施形態の電子装置の製造途中の積層物を示す断面図である。
【図８】第２実施形態の電子装置の製造途中の積層物を示す断面図である。
【図９】第２実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１０】第２実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１１】第３実施形態の電子装置を示す断面図である。
【図１２】第３実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１３】第３実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１４】第３実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１５】第３実施形態の電子装置の製造途中の積層物を示す断面図である。
【図１６】第２実施形態の電子装置の第１変形例を示す断面図である。
【図１７】第２実施形態の電子装置の第２変形例を示す断面図である。
【図１８】第２実施形態の電子装置の第３変形例を示す断面図である。
【図１９】第２実施形態の電子装置の第４変形例を示す断面図である。
【図２０】第２実施形態の電子装置の第５変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の電子装置の第１実施形態を示す斜視図である。第１実施形態の電子装置１０は、電子回路（図示せず）を設けた半導体基板（被冷却基板）３４と、半導体基板３４に対向し電子回路（図示せず）を設けた半導体基板（被冷却基板）３５と、第１材料１２ａと第２材料１４ａとが電気的に直列に接合されてなる熱電素子２０ａと、第２材料１４ｂと第１材料１２ｂとが電気的に直列に接合されてなる熱電素子２０ｂとを備える。更に、熱電素子２０ａ及び２０ｂは、第１材料１２ａ及び１２ｂと第２材料１４ａ及び１４ｂとが、それぞれ熱伝導率の高い放熱部１３ａ及び１３ｂを介して接合されていてもよい。熱電素子２０ａ、２０ｂにおいて、電流の流入端２８ａ、２８ｂは第１材料１２ａ、１２ｂに設けられ、流出端２９ａは第２材料１４ａ、１４ｂに設けられる。熱電素子２０ａ、２０ｂの接合部（放熱部１３ａ、１３ｂ）は、半導体基板３４及び３５の間に配置される。
【００１２】
ペルチェ効果は、二つの異種金属または半導体を電気的に直列に接合して直流電流を流すと、その接合部分にジュール熱以外の吸熱および発熱が発生する現象である。ペルチェ効果を利用した冷却素子は熱電素子（ペルチェ素子）と呼ばれる。本実施形態の電子装置１０において、熱電素子２０ａ、２０ｂに直列にそれぞれ電流を流すことで、第１材料１２ａ、１２ｂと第２材料１４ａ、１４ｂとの接合部分１３ａ、１３ｂにおいてそれぞれ放熱し、電流の流入端２８ａ、２８ｂ及び流出端２９ａ、２９ｂにおいて吸熱する。
【００１３】
熱電素子２０ａ、２０ｂは、例えば第１材料１２ａ、１２ｂとしてのP型半導体と、第２材料１４ａ、１４ｂとしてのN型半導体とを電気的に直列に接合配列された形態を有する。第１材料１２ａ、１２ｂ及び第２材料１４ａ、１４ｂの主成分は、例えば、ＢｉＴｅ系、ＰｂＴｅ系、ＳｉＧｅ系、シリサイド系、スクッテルダイト系、遷移金属酸化物系、亜鉛アンチモン系、ホウ素化合物、クラスター固体及びカーボンナノチューブなどである。
【００１４】
ＢｉＴｅ系材料は、例えばＢｉＴｅ、ＳｂＴｅ、ＢｉＳｅ及びそれらを含む化合物が挙げられる。また、ＰｂＴｅ系材料は、ＰｂＴｅ、ＳｎＴｅ、ＡｇＳｂＴｅ、ＧｅＴｅ及びそれらを含む化合物が挙げられる。更に、ＳｉＧｅ系材料は、Ｓｉ、Ｇｅ及びＳｉＧｅ等が挙げられ、シリサイド系材料にはＦｅＳｉ、ＭｎＳｉ及びＣｅＳｉが挙げられる。スクッテルダイト系材料は、ＭＸ３又はＲＭ４Ｘ１２と記載される化合物である。但し、ＭはＣｏ、Ｒｈ及びＩｒのいずれかの元素であり、ＸはＡｓ、Ｐ及びＳｂのいずれかの元素であり、ＲはＬａ、Ｙｂ及びＣｅのいずれかの元素である。
【００１５】
遷移金属酸化物系材料には、ＣａＭｎＯ、ＮａＣｏＯ、ＺｎＩｎＯ、ＳｒＴｉＯ、ＢｉＳｒＣｏＯ、ＰｂＳｒＣｏＯ、ＣａＢｉＣｏＯ及びＢａＢｉＣｏＯ等がある。また、亜鉛アンチモン系材料には例えばＺｎＳｂがあり、ホウ素化合物材料にはＣｅＢ、ＢａＢ、ＳｒＢ、ＣａＢ、ＭｇＢ、ＶＢ、ＮｉＢ、ＣｕＢ及びＬｉＢ等がある。また、クラスター固体材料にはＢクラスター、Ｓｉクラスター、Ｃクラスター、ＡｌＲｅ及びＡｌＲｅＳｉがある。また、酸化亜鉛系材料には例えばＺｎＯがある。
【００１６】
第１材料１２ａ、１２ｂに用いられる代表的な組成としてＢｉ０．５Ｓｂ１．５Ｔｅ３が挙げられ、第２材料１４ａ、１４ｂに用いられる代表的な組成としてＢｉ２Ｔｅ２．８５Ｓｅ０．１５が挙げられる。
【００１７】
放熱部１３ａ、１３ｂは、熱伝導率と電気伝導率が高い材料で構成され、例えば、銅を用いて形成することができる。
【００１８】
本発明の電子装置において、電流の流入端及び流出端は、それぞれ、熱電素子を挟む一組の被冷却基板のうちいずれか一方に接する、或いはいずれか一方の近傍に配置される。第１実施形態において、熱電素子２０ａの電流流入端２８ａは半導体基板３４に接し、電流流出端２９ａは半導体基板３５に接する。一方、第１実施形態において、熱電素子２０ｂの電流流入端２８ｂは半導体基板３５に接し、電流流出端２９ｂは半導体基板３４に接する。
【００１９】
なお、図１の電子装置には図示されていないが、各半導体基板に設けられた電子回路間の信号の授受を行うためのビアが設けられていてもよい。
【００２０】
図２は、図１に示される第１実施形態の電子装置の断面図である。図２において、電子装置における電流の流れ及び熱の流れが示されている。電流の流入端２８ａ、２８ｂから流出端２９ａ、２９ｂに向かって電流Ｉ１及びＩ２を流すと、電流の流入端２８ａ及び流出端２９ａから放熱部１３ａへ向かって熱Ｈ１及びＨ２が流れ、電流の流入端２８ｂ及び流出端２９ｂから放熱部１３ｂへ向かって熱Ｈ３及びＨ４が流れる。すなわち、半導体基板３４及び３５で発生した熱は、電流の流入端２８ａ及び流出端２９ａ並びに電流の流出端２９ａ及び流出端２９ｂから、接合部（放熱部１３ａ及び１３ｂ）へ移動する。よって、半導体基板３４及び３５の局所的な昇温を防止することができる。
【００２１】
更に、放熱部１３ａ、１３ｂが、放熱フィンとして機能するように、例えば半導体基板に略平行な方向に向かって延伸する形態を有するとき、各半導体基板の冷却効率を高めることができる。また、その放熱部１３ａ、１３ｂが露出した部分を強制的に冷却することにより冷却効率を高めることができる。強制的に冷却する手段は特に限定されない。例えばこの部分にファンで風を送ることによって効率的に空冷することが可能である。あるいは、例えば電子装置を覆うパッケージの内部から外部に向かって延伸した放熱フィンを水冷することでチップ内での電気的な回路に影響を与えることなく、高効率に水冷することができ、また空冷によってもたらされるような騒音を抑えることができる。
【００２２】
熱電素子２０ａ、２０ｂに流す電流を発生させる回路及び電源は特に限定されず、例えば、半導体基板３４及び３５に設けた電子回路（図示せず）を駆動するための電源電流（図示せず）を用いることができる。また、半導体基板３４及び３５に設けた電子回路に流す電流ではなく、冷却専用の電源電流を熱電素子２０ａ、２０ｂに供給することで各被冷却基板を効果的に冷却することができる。冷却専用の電源電流を流すとき、各被冷却基板上に設けた冷却専用のパス（図示せず）を経由して熱電素子２０ａ、２０ｂに電流を供給しても良いし、被冷却基板上に冷却専用のパスを設けないで、外部電源と電気的に接続したワイヤボンディング（図示せず）を経由して熱電素子２０ａ、２０ｂに電流を供給しても良い。
【００２３】
図３は、第１実施形態の電子装置の変形例を示す断面模式図である。図３において、第１実施形態の電子装置と共通する部分については同一符号を付し、説明を省略する。図３に示される電子装置は、図１に示される電子装置に更に１つの半導体基板３６と、２つの熱電素子４０ａ、４０ｂを加えた構成を有する。電子回路（図示せず）を設けた半導体基板３６は、半導体基板３５の半導体基板３４と反対側の面と向かい合う。半導体基板３５と半導体基板３６の間に、第１材料１６ａと第２材料１８ａとが電気的に直列に接合されてなる熱電素子４０ａと、第２材料１８ｂと第１材料１６ｂとが電気的に直列に接合されてなる熱電素子４０ｂとを備える。更に、熱電素子４０ａ及び４０ｂは、第１材料１６ａ及び１６ｂと第２材料１８ａ及び１８ｂとが、それぞれ熱伝導率の高い放熱部１７ａ及び１７ｂを介して接合されていてもよい。熱電素子４０ａ、４０ｂにおいて、電流の流入端４８ａ、４８ｂは第１材料１６ａ、１６ｂに設けられ、流出端４９ａは第２材料１８ａ、１８ｂに設けられる。図３において、電子装置における電流の流れ及び熱の流れが示されている。
【００２４】
電流の流入端４８ａ、４８ｂから流出端４９ａ、４９ｂに向かって電流Ｉ３及びＩ４を流すと、電流の流入端４８ａ及び流出端４９ａから放熱部１７ａへ向かって熱Ｈ５及びＨ６が流れ、電流の流入端４８ｂ及び流出端４９ｂから放熱部１７ｂへ向かって熱Ｈ７及びＨ８が流れる。すなわち、半導体基板３５及び３６で発生した熱は、電流の流入端４８ａ及び流出端４９ａ並びに電流の流出端４９ａ及び流出端４９ｂから、接合部（放熱部１７ａ及び１７ｂ）へ移動する。よって、半導体基板３５及び３６の局所的な昇温を防止することができる。また、熱電素子２０ａ、２０ｂが半導体基板３４及び３５を冷却する作用については、第１実施形態と同様であるため説明を省略する。
【００２５】
図４は、図３に示される電子装置における電子回路と電流の流れの一例を示す模式図である。なお、図４において、図３の熱電素子２０ａ、２０ｂ、４０ａ、４０ｂのうち、それぞれ第１材料と第２材料のみを図示している。また、熱電素子に接続されていない電子回路間の接続は図示されていない。電子装置１０は、半導体基板３４に設けた電子回路３１と、半導体基板３５に設けた電子回路３２と、半導体基板３６に設けた電子回路３３とを備える。電子回路３１〜３３は電源６１に対して並列に接続されている。熱電素子２０ａ、２０ｂ、４０ａ、４０ｂは電子回路３３に対して直列に接続されている。熱電素子２０ａ、２０ｂは電子回路３２に対して直列に接続されている。熱電素子２０ａ、２０ｂ、４０ａ、４０ｂを流れる電流Ｉ１、Ｉ２、Ｉ３、Ｉ４は、それぞれ第１材料１２ａ、１２ｂ、１６ａ、１６ｂから第２材料１４ａ、１４ｂ、１８ａ、１８ｂへ向かって流れる。
【００２６】
図５は、図３に示される電子装置における電子回路と電流の流れの別の例を示す模式図である。なお、図５において、図３の熱電素子２０ａ、２０ｂ、４０ａ、４０ｂはそれぞれ第１材料と第２材料のみを図示している。電子回路３１〜３３は、電源６１に対して並列に接続されている。熱電素子２０ａ、２０ｂ、４０ａ、４０ｂは電子回路３１〜３３と電気的に接続されていない。熱電素子２０ａと２０ｂとは、半導体基板３５上に設けられた電子回路３２とは別の電流路により接続されている。熱電素子４０ａと４０ｂとは、半導体基板３６上に設けられた電子回路３３とは別の電流路により接続されている。冷却用電源６３が、制御回路６２を介して、熱電素子２０ａ、４０ａ、４０ｂ、２０ｂの順に電流が流れる直列回路と、熱電素子２０ａ、２０ｂの順に電流が流れる直列回路とに電流を供給する。制御回路６２によって冷却専用の電流を、電子回路３１〜３３に流す電流とは別個に制御することでき、半導体基板３４〜３６の冷却を効果的にコントロールできる。なお、制御回路６２は半導体基板３５、３６に設けられていてもよいし、熱電素子２０ａ、２０ｂ、４０ａ、４０ｂが制御回路を介さず直接冷却用電源６３に接続されてもよい。
【００２７】
本実施形態の電子装置は、現在検討されている各種３Ｄ−ＩＣの製造方法で、同程度のコストで作ることができる。
【００２８】
図６は、第２実施形態の電子装置を示す模式図である。第２実施形態の電子装置はＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ−Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージに組み込まれている。図６に示される電子装置は、電子回路３１を備える半導体基板３４、電子回路３２を備える半導体基板３５、電子回路３３を備える半導体基板３６が積層されている。電子回路３１〜３３は、それぞれ半導体基板３４〜３６の下面に設けられている。半導体基板３４、３５には、それぞれ必要に応じて複数のビアホール５７、５８が設けられている。複数のビアホール５７、５８の内部にはそれぞれビア２５（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ；ＴＳＶ）が形成されている。半導体基板３４〜３６の厚さは例えば５０μｍである。
【００２９】
半導体基板３４と３５との間には、熱電素子２０ａ、２０ｂを内部に設けるためのビアホール２１、２２及び電子回路３１と電子回路３２とを接合するためのビアを内部に設ける複数のビアホール３７が形成された絶縁層１３と、ビアホール２１の内部に設けられた第１材料１２ａ、金属層２６ａ、第２材料１４ａを半導体基板３４上に積層した熱電素子２０ａと、ビアホール２２の内部に設けられた第２材料１４ｂ、金属層２６ｂ、第１材料１２ｂを半導体基板３４上に積層した熱電素子２０ｂと、複数のビアホール３７に設けられた例えばタングステン（Ｗ）を主成分とする材料で形成される複数のビア２５とが設けられている。
【００３０】
同様に、半導体基板３５と３６との間には、熱電素子４０ａ、４０ｂを内部に設けるためのビアホール２３、２４及び電子回路３２と電子回路３３とを接合するためのビアを内部に設ける複数のビアホール３８が形成された絶縁層１７と、ビアホール２３の内部に設けられた第１材料１６ａ、金属層２７ａ、第２材料１８ａを半導体基板３５上に積層した熱電素子４０ａと、ビアホール２４の内部に設けられた第２材料１８ｂ、金属層２７ｂ、第１材料１６ｂを半導体基板３５上に積層した熱電素子４０ｂと、複数のビアホール３８に設けられた例えばタングステン（Ｗ）からなる複数のビア２５とが設けられている。
【００３１】
半導体基板３４は、複数のはんだバンプ５１を上面に設けたパッケージ基板５２にフリップチップ実装されている。はんだバンプ５１の周囲は、アンダーフィル４４で埋められている。電子回路３１は複数のはんだバンプ５１に接続されている。電子回路３２は、絶縁層１３に埋め込まれたビア２５及び熱電素子２０ａ、２０ｂ、並びに半導体基板３４に埋め込まれたビア２５を介して複数のはんだバンプ５１に接続されている。電子回路３３は、絶縁層１７に埋め込まれたビア２５及び熱電素子４０ａ、４０ｂ、半導体基板３５に埋め込まれたビア２５、絶縁層１３に埋め込まれたビア２５及び熱電素子２０ａ、２０ｂ、並びに半導体基板に埋め込まれたビア２５を介して複数のはんだバンプ５１に接続されている。はんだバンプ５１はパッケージ基板５２の反対側に設けられたはんだバンプ５３と接続されている。電子回路３１〜３３は、はんだバンプ５３を介して外部の基板や回路と接続し、電気信号の授受を行うことができる。また、電子回路３１〜３３の間で、半導体基板３１、３２のビアホール５７、５８、及び絶縁層１３、１７のビアホール３７、３８の内部にそれぞれ埋め込まれた複数のビア２５を介して電気信号の授受を行うことができる。
【００３２】
熱電素子２０ａ、２０ｂ、４０ａ、４０ｂは、それぞれ第１の材料１２ａ、１２ｂ、１６ａ、１６ｂと、第２の材料１４ａ、１４ｂ、１８ａ、１８ｂと、第１の材料及び第２の材料の接合部に設けられる金属層２６ａ、２６ｂ、２７ａ、２７ｂとを含んでなる。第１の材料１２ａ、１２ｂ、１６ａ、１６ｂは、Ｐ型半導体であり、第２材料１４ａ、１４ｂ、１８ａ、１８ｂはＮ型半導体である。第１材料及び第２材料の詳細は第１実施形態と同様であるため省略する。金属層２６ａ、２６ｂ、２７ａ、２７ｂは第１実施形態の放熱部１３ａ、１３ｂなどと同様、例えば熱伝導率が高く導電性を有する材料で形成されている。
【００３３】
図６に、熱電素子２０ａ、２０ｂ、４０ａ、４０ｂを通る電流Ｃ１、Ｃ２が示されている。本実施形態において、電流Ｃ１は、５Ｖの直流電源ＶＤＤからビア２５ａ、熱電素子２０ａ、ビア２５ｃ、熱電素子４０ａ、電子回路３３、熱電素子４０ｂ、ビア２５ｄ、熱電素子２０ｂ、ビア２５ｂを経由してアースＧＮＤへ流れる。電流Ｃ２は、５Ｖの直流電源ＶＤＤからビア２５ａ、熱電素子２０ａ、電子回路３２、熱電素子２０ｂ、ビア２５ｂを経由してアースＧＮＤへ流れる。熱電素子２０ａ、２０ｂ、４０ａ、４０ｂに電流Ｃ１、Ｃ２を流すとき、ペルチェ効果により熱電素子２０ａ、２０ｂ、４０ａ、４０ｂそれぞれの上端及び下端から金属層２６ａ、２６ｂ、２７ａ、２７ｂへと熱が移動する。よって、電子回路３１〜３３をそれぞれ設けた半導体基板３４〜３６における局所的な昇温を防止することができる。
【００３４】
第１材料１２ａ、１２ｂ、１６ａ、１６ｂ及び第２材料１４ａ、１４ｂ、１８ａ、１８ｂのそれぞれの形状は、各熱電素子の上下に設けられた一組の半導体基板の間に各第１材料と各第２材料との接合部が設けられ、第１材料の電流流入口が一方の半導体基板に接し又は一方の半導体基板の近傍に配置され、第２材料の電流流出口が他方の半導体基板に接し又は他方の半導体基板の近傍に配置されている限りにおいて、特に限定されるものではない。第１材料１２ａ、１２ｂ、１６ａ、１６ｂ及び第２材料１４ａ、１４ｂ、１８ａ、１８ｂの形状は、例えば円柱形であり、その半導体基板３４に平行な断面の径は例えば２０μｍφであり、その半導体基板３４に垂直な方向の長さは２０μｍである。金属層２６ａ、２６ｂ、２７ａ、２７ｂと第１材料１２ａ、１２ｂ、１６ａ、１６ｂとの間、及び金属層２６ａ、２６ｂ、２７ａ、２７ｂと第２材料１４ａ、１４ｂ、１８ａ、１８ｂとの間に、電気的・機械的接続を行うため、第１材料１２ａ、１２ｂ、１６ａ、１６ｂもしくは第２材料１４ａ、１４ｂ、１８ａ、１８ｂ／Ｎｉメッキ層／５８Ｂｉ４２Ｓｎを主成分とする合金半田層／金属層２６ａ、２６ｂ、２７ａ、２７ｂという積層構造になっていてもよい（なお、「／」はその両側の層が積層されていることを意味する。）。
【００３５】
金属層２６ａ、２６ｂ及び２７ａ、２７ｂは、それぞれ絶縁層１３及び絶縁層１７と接触している。金属層２６ａ、２６ｂ及び２７ａ、２７ｂに移動した熱は、それぞれ絶縁層１３及び絶縁層１７を介してヒートスプレッダ４５へ移動する。このように、絶縁層１３及び１７は、熱電材料２０ａ、２０ｂ、４０ａ、４０ｂやビア２５を固定し、保持するとともに、接合部（金属層２６ａ及び金属層２７ａ）の熱の放出経路として機能する。絶縁層１３及び１７の材料としては、例えばアルミナ（Ａｌ２Ｏ３）などが考えられる。絶縁層１３及び１７の厚さ（半導体基板３４に垂直な方向の長さ）は例えば４２μｍである。
【００３６】
半導体基板３４に略平行に伸びた形状を有する絶縁層１３、１７は、ＴＩＭ（Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌ）４１、４２を介してヒートスプレッダ４５と熱的に良好に接触している。また、半導体基板３６の上面も同様にＴＩＭ４３を介してヒートスプレッダ４５と熱的に良好に接触している。ヒートスプレッダ４５は、例えば、図示されないファンにより送られる空気や、ヒートスプレッダ４５の表面に設けた図示されないヒートシンクにより冷却される。
【００３７】
なお、上記各半導体基板に設けた各ビアホールに埋め込むビアの材料として、Ｗ以外に、例えばＡｌやＣｕなどが挙げられる。Ａｌを用いたビアはＷを用いたビアとほぼ同じ工程で形成されうる。Ｃｕを用いたビアは、半導体基板に拡散するのを防止するため、半導体基板のビアホールの内部にＳｉＮ、ＴｉＮ、ＴａＮ、Ｔａなどの拡散防止膜が設けてからＣｕを用いたビアを形成してもよい。酸化防止膜は、例えばＣＶＤ法により成膜した膜を、リフトオフにより加工して得られる。ビアの材料としてＷの代わりにＣｕを用いると、工数が増えるデメリットがある。しかし、ＷよりもＣｕの方が熱伝導特性が良く、しかも抵抗が低いので、半導体基板の放熱効率は向上する。
【００３８】
以下に、第２実施形態の電子装置の製造方法の一例を、図７〜図１０を用いて説明する。但し、以下に説明する電子装置の製造方法は３Ｄ−ＩＣの製造方法を用いたものであって、必ずしもこれに限るものでない。
【００３９】
まず、電子回路を配置した半導体基板の加工方法を図７を用いて説明する。図７（ａ）は、表面に電子回路３１が配置されたＳｉ基板３４であり、一般的なＳｉプロセスを経て得られる。この上にマスク７１の材料を成膜し、更にフォトリソグラフィによりパターニングを行い、マスク７１を形成する（図７（ｂ））。マスク７１は、レジストを用いて形成されてもよいし、また低温でＣＶＤ成膜したＳｉＯ２を成膜し、そのＳｉＯ２膜をパターニングして形成することも可能である。いずれも電子回路が配置された上に行うため、およそ５００℃を超えるような高温プロセスは好ましくない。
【００４０】
その後、このマスクを用いてＳｉ基板３４のエッチングを行い、Ｓｉ基板３４に溝７２を形成する（図７（ｃ））。エッチングの種類にはウエットエッチングとドライエッチングとがあるが、この場合にはアスペクト比の高い孔を開けるのでドライエッチングの方が好ましい。この後、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて溝７２の中にタングステン（Ｗ）７３を埋め込む（図７（ｄ））。
【００４１】
この後でＳｉ基板３４表面のマスク７１を除去する（図７（ｅ））。例えば、マスク７１がレジストで形成されるとき、レジスト剥離液を用いて選択的に除去することができる。次いで、Ｓｉ基板３４のタングステン７３が埋め込まれた表面に、仮止め接着剤７４を用いて、石英基板７５を張り付ける（図７（ｆ））。石英基板７５の代わりに、例えばＳｉ基板やその他の基板であってもよい。仮止め接着剤７４は、例えば溶液や紫外線等によって後から容易にはがすことができるものであって、はく離後にはタングステン７３の上面に残渣が残らないものが好ましく、用途に応じたものが一般に市販されている。
【００４２】
次に石英基板７５を支持体として、Ｓｉ基板３４の裏面を研磨する。一般にＳｉ基板３４の厚さは５００〜８００μｍほどであるので、これを例えば５０μｍ程度の厚さまで研磨する（図７（ｇ））。そして仮止め接着剤７４をはがすことにより、石製基板７５とＳｉ基板３４を分離することができる（図７（ｈ））。
【００４３】
次に、図８を用いて絶縁層（ここではアルミナ基板）１３の加工方法について説明する。初めに所望の厚さ（厚さ４２μｍ）のアルミナ基板１３を用意し、マスク７７を塗布してパターニングを行う（図８（ａ））。マスクパターンは、熱電材料が埋め込まれるビアホールに対応する位置と、タングステンが埋め込まれるビアホールに対応する位置の両方が開口するようにパターニングされる。
【００４４】
次にこのマスク７７の開口部をエッチングし、アルミナ基板１３の厚さのおよそ半分まで溝７８を掘る（図８（ｂ））。エッチングはドライエッチングを利用し、できるだけマスク７７の開口部がそのまま溝の幅になるようにする。
【００４５】
この上からＣｒ膜とＡｕ膜とを順に成膜し、金属膜（Ｃｒ／Ａｕ膜）２６を得る。成膜方法は蒸着、もしくはスパッタ法が挙げられ、膜厚は例えばＣｒ膜が２０ｎｍ、Ａｕ膜が２００ｎｍ程度である（図８（ｃ））。その後、マスク７７を除去することにより、アルミナ基板１３に設置した孔の底部のみＣｒ／Ａｕ膜２６が成膜された状態（図８（ｄ））となる。
【００４６】
次に再びマスク７９を塗布し、今度はＮ型熱電材料を埋め込む開口部８０のあるパターンを製作する（図８（ｅ））。そして開口部８０にＮ型熱電材料１４ａを埋め込む（図８（ｆ））。Ｎ型熱電材料１４ａは、通常、メッキ法により埋め込まれる。
【００４７】
このマスク７９を除去した後、次に再びマスク８１を塗布し、今度はＰ型熱電材料１２ｂを埋め込む開口部８２のあるパターンを製作する（図８（ｇ））。
【００４８】
そして開口部８２にＰ型熱電材料１２ｂを埋め込む（図８（ｈ））。Ｐ型熱電材料１２ｂは、通常、メッキ法により埋め込まれる。
【００４９】
このマスク８１を除去した後、次に再びマスク８３を塗布し、今度は信号用ＴＳＶの開口部８４のあるパターンを製作する（図８（ｉ））。そして開口部８４に例えばタングステンなどの金属２５を埋め込む（図９（ａ））。金属２５はＰＶＤ法などで形成される。
【００５０】
次にマスク８３を除去した後、今度は基板の裏面にマスク８５を塗布し、パターニングを行う（図９（ｂ））。マスクパターンは、Ｐ型及びＮ型熱電材料が埋め込まれるビアホールに対応する位置と、タングステンが埋め込まれるビアホールに対応する位置の両方が開口するようにパターニングされる。
【００５１】
次にこのマスク８５の開口部をエッチングし、アルミナ基板１３の厚さのおよそ半分まで、先に成膜したＣｒ／Ａｕ膜２６が表面に露出するまで溝８６を掘る（図９（ｃ））。エッチングはドライエッチングを利用し、できるだけマスクの開口部がそのまま溝８６の幅になるようにする。
【００５２】
次いで、溝８６の内部に、図８（ｅ）から図８（ｉ）、及び図９（ａ）までのプロセスと同様に、Ｐ型熱電材料、Ｎ型熱電材料、金属を埋め込むプロセスを行う。すなわち、Ｐ型熱電材料を埋め込む開口部８８のあるレジストパターン８７を製作した後（図９（ｄ））、Ｐ型熱電材料１２ａを開口部８８に埋め込む（図９（ｅ））。その後Ｎ型熱電材料を埋め込む開口部９０のあるレジストパターン８９を製作した後（図９（ｆ））、Ｎ型熱電材料１４ｂを埋め込む（図９（ｇ））。次に、信号用ＴＳＶの開口部９２のあるレジストパターン９１を製作する（図９（ｈ））。そして開口部９２に導電金属、例えばＷなどの金属２５を埋め込む（図９（ｉ））。最後にレジストパターン９１を除去する（図９（ｊ））。
【００５３】
図７（ａ）〜（ｈ）で加工されたＳｉ基板３４と同様に加工を行ったＳｉ基板３５と、図８（ａ）〜（ｉ）、図９（ａ）〜（ｊ）で加工されたアルミナ基板１３と同様に加工を行ったアルミナ基板１７を準備する。また、最上部に設置される１枚のＳｉ基板３６を準備する。これらを重ねてチップボンディングすることにより、図１０（ａ）に示すように３Ｄ−ＩＣが形成される。チップボンディングは、例えば２００℃程度に加熱し、重ね合わせる基板同士に圧力を加えることで実施される。チップ間の隙間には、最後にアンダーフィルなどが挿入されて隙間が埋まる。
【００５４】
なおここでの例では３枚のＳｉ基板と２枚のアルミナ基板を用いて３Ｄ−ＩＣを形成したが、枚数に格段の制限はないことは明らかである。
【００５５】
このように作製された３Ｄ−ＩＣは、たとえばフリップチップパッケージに組み立てられると図１０（ｂ）に示される電子装置のような断面となる。図１０（ｂ）の電子装置は、ビア２５の数が異なる点を除き図６のそれと同様の構成を備える。
【００５６】
図１１は、第３実施形態の電子装置を示す断面図である。なお、第２実施形態と同様の構成については説明を省略する。
【００５７】
第３実施形態の電子装置は、各熱電素子の上下に設けられた一組の半導体基板の間に各第１材料と各第２材料との接合部が設けられている。但し、熱電素子２０ａ、２０ｂの接合部２６ａ、２６ｂは、それぞれ少なくとも一部が絶縁層１３に接していればよく、熱電素子４０ａ、４０ｂの接合部２７ａ、２７ｂは、それぞれ少なくとも一部が絶縁層１７に接していればよい。また、第１材料の電流流入口が一方の半導体基板に接し、第２材料の電流流出口が他方の半導体基板に接している。例えば、熱電素子２０ａの電流流入口２８ａは半導体基板３４の中に埋め込まれ、接している。熱電素子２０ｂの電流流出口２９ｂは半導体基板３４の中に埋め込まれ、接している。
【００５８】
第３実施形態の電子装置は、熱電素子において接合部（金属層）の界面が、一組の半導体基板の中央ではなく、半導体基板と絶縁層の界面に位置する。そのため、ここでの放熱効率は第２実施形態のそれよりもやや劣る。しかしながら、第３実施形態では絶縁層に設けた各ビアはＣｒ／Ａｕ層（金属層）を除いて１種類の材料からなり、半導体基板に設けたビアはＣｒ／Ａｕ層（金属層）を除いて１種類又は２種類の材料からなる。例えばアルミナのような硬くて加工しにくい絶縁層のビアホールの内部へ複数の材料を埋め込むより、例えばＳｉからなる半導体基板に複数の材料を埋め込むほうが容易である。よって、第３実施形態の電子装置は信頼性が高く、低コストで製造されうる。
【００５９】
図１２〜図１５は、第３実施形態の電子装置の製造途中の積層物の断面図である。なお、第２実施形態の電子装置の製造方法と同様の工程については説明を省略する。
【００６０】
図１２（ａ）は、表面に電子回路３１が配置されたＳｉ基板３４であり、一般的なＳｉプロセスを経て得られる。この上にマスク９２の材料を成膜し、更にフォトリソグラフィによりパターニングを行い、マスク９２を形成する（図１２（ｂ））。マスク９２の形成方法は、マスク７１等と同様である。
【００６１】
その後、このマスク９２を用いてＳｉ基板３４のエッチングを行い、Ｓｉ基板３４に溝９３を形成する（図１２（ｃ））。エッチングの方法は、溝７２のエッチングと同様である。この上から金属層２６となるＣｒ膜とＡｕ膜を成膜する。成膜方法は蒸着、もしくはスパッタ法が挙げられ、膜厚は例えばＣｒ膜が２０ｎｍ、Ａｕ膜が２００ｎｍ程度である（図１２（ｄ））。この後でマスク９２を除去する（図１２（ｅ））。
【００６２】
次に再びマスク９４を塗布し、今度はＮ型熱電材料を埋め込む開口部９５のあるパターンを製作する（図１２（ｆ））。そしてこのマスク９４を元にしてＮ型熱電材料１２ｂを埋め込む（図１２（ｇ））。通常はメッキ法により埋め込まれる。Ｎ型熱電材料１２ｂの高さは、開口部９５の深さのおよそ半分（厚さ１０μｍ）とする。この残りの開口部９５に例えばタングステン（Ｗ）などの金属２５ｂを埋め込む（図１２（ｈ））。Ｗを埋め込む方法として、ＰＶＤ法などが利用される。
【００６３】
このマスク９４を除去した後、次に再びマスク９６を塗布し、今度はＰ型熱電材料１２ａを埋め込む開口部９７のあるパターンを製作する（図１２（ｉ））。そしてこのマスク９６を元にしてＰ型熱電材料１２ｂを埋め込む（図１２（ｊ））。Ｐ型熱電材料１２ａも通常はメッキ法により埋めこまれる。Ｐ型熱電材料１２ａの高さは開口部９７の深さのおよそ半分（厚さ１０μｍ）とする。この残りの開口部９７に例えばＷなどの金属２５ａを埋め込む（図１２（ｋ））。Ｗを埋め込む方法として、ＰＶＤ法などが利用される。
【００６４】
このマスク９６を除去した後、次に再びマスク９８を塗布し、今度は信号用ＴＳＶの開口部９９のあるパターンを製作する（図１３（ａ））。そしてこのマスク９６を元にして例えばＷなどの金属２５を埋め込む（図１３（ｂ））。Ｗを埋め込む方法として、ＰＶＤ法などが利用される。
【００６５】
この後で基板表面のマスク９６を除去する（図１３（ｃ））。レジストであればレジスト剥離液を用いて選択的に除去することが容易である。そして仮止め接着剤１００を用いて、石英基板１０１を張り付ける（図１３（ｄ））。この石英基板１０１側を支持体として、Ｓｉ基板３４の裏面を研磨する。一般にＳｉ基板３４の厚さは５００〜８００μｍほどの厚さがあるので、これを例えば５０μｍ程度の厚さまで研磨する（図１３（ｅ））。そして仮止め接着剤１００をはがすことにより、石製基板１０１とＳｉ基板３４を分離することができる（図１３（ｆ））。
【００６６】
次に絶縁層（ここではアルミナ基板）１３の加工手順を示す。まず、所望の厚さ（厚さ４２μｍ）のアルミナ基板１３を用意し、仮止め接着剤１０４を用いて石英基板１０３を張り付ける（図１４（ａ））。そしてマスク１０５を塗布してパターニングを行う（図１４（ｂ））。マスクパターンは、熱電材料が埋め込まれるビアホールに対応する位置と、タングステンが埋め込まれるビアホールに対応する位置の両方が開口するようにパターニングされる。
【００６７】
次にこのマスク１０５の開口部をエッチングし、ここでは仮止め接着剤１０４が露出する深さまで溝１０６を開口する（図１４（ｃ））。エッチングはドライエッチングを利用し、できるだけマスク１０５の開口部がそのまま溝１０６の幅になるようにする。
【００６８】
この上から金属膜（Ｃｒ／Ａｕ膜）２６を成膜する。成膜方法は蒸着、もしくはスパッタ法が挙げられ、膜厚は例えばＣｒ膜が２０ｎｍ、Ａｕ膜が２００ｎｍ程度である（図１４（ｄ））。その後、マスク１０５を除去することにより、絶縁層１３に設置した溝１０６の底部のみ金属膜２６が成膜された状態（図１４（ｅ））となる。
【００６９】
次にマスク１０８を塗布し、今度はＰ型熱電材料１４ｂを埋め込む開口部１０９のあるパターンを製作する（図１４（ｆ））。そしてこのマスク１０８を元にしてＰ型熱電材料１４ｂを埋め込む（図１４（ｇ））。Ｐ型熱電材料１４ｂは、通常メッキ法により埋め込まれる。
【００７０】
このマスク１０８を除去した後、次にマスク１１０を塗布し、今度はＮ型熱電材料１４ａを埋め込む開口部１１１のあるパターンを製作する（図１４（ｈ））。そしてこのマスク１１０を元にしてＮ型熱電材料１４ａを埋め込む（図１５（ａ））。Ｎ型熱電材料１４ａは通常メッキ法により埋め込まれる。
【００７１】
このマスク１１０を除去した後、次に再びマスク１１２を塗布し、今度は信号用ＴＳＶの開口部１１３のあるパターンを製作する（図１５（ｂ））。そしてこのマスク１１２を元にして例えばＷなどの金属２５を埋め込む（図１５（ｃ））。金属２５はＰＶＤ法などで形成される。最後にマスク１１２を除去することで、絶縁層１３の加工が完了する（図１５（ｄ））。
【００７２】
最後に図１２（ａ）〜図１３（ｆ）で作製されたＳｉ基板３４と同様に加工を行ったＳｉ基板３５と、図１４（ａ）〜図１５（ｄ）で加工されたアルミナ基板１３と同様に加工を行ったアルミナ基板１７を準備する。また、最上部に設置される１枚のＳｉ基板３６を準備する。これらを重ねてチップボンディングすることにより３Ｄ−ＩＣが形成される。チップボンディングは、第１実施例と同様に行う。
【００７３】
なおここでの例では３枚のＳｉチップと２枚の熱伝導基板を用いて３Ｄ−ＩＣを形成したが、枚数に格段の制限はないことは明らかである。
【００７４】
このように作製された３Ｄ−ＩＣは、たとえばフリップチップパッケージに組み立てられると図１１に示される電子装置のような断面となる。
【００７５】
図１６は、第２実施形態の電子装置の第１変形例を示す断面図である。第２実施形態と同様の構成については説明を省略する。本変形例の電子装置において、熱電素子２０ａ、２０ｂ、４０ａ、４０ｂは並列に配置された複数の小径熱電素子からなる。また、熱電素子と接続され半導体基板３４に埋め込まれたビア２５ａ、２５ｂ、熱電素子と接続され半導体基板３５に埋め込まれたビア２５ｃ、２５ｄ、各信号用ビア２５は、それぞれ複数の並列に配置された小径のビアからなる。上記各小径のビア及び各小径の熱電素子の径は例えば１μｍφである。また、上記各ビア及び各熱電素子は、それぞれ２個示されているが数量は限定されない。例えばそれぞれ積層面内方向に縦５個×横５個のパターンを形成してもよい。本変形例によれば、一部の小径の熱電素子が断線しても半導体基板からの放熱が可能である。また、熱電素子及びビアを短時間に形成でき、更に製造コストが抑制される。
【００７６】
熱電素子の特性は、それを構成する熱電材料の熱伝導率が低いほど良好である。そのため熱電材料の径を平均グレインサイズよりも小さくすることで熱伝導率を下げることができる。すなわち熱電材料の径をほぼ平均グレインサイズよりも小さくすると、グレインサイズやＶｉａ側面で熱を伝える格子散乱が多く発生し、熱伝導率の低下に寄与し、半導体基板の冷却効率が向上する。熱電材料の平均グレインサイズは通常数μｍ程度である。本変形例のような細い熱電素子において、熱電素子を構成する材料のグレインサイズよりもビアホールの径（１μｍφ）が小さい。このとき、熱電素子を構成する材料は、結晶粒界が竹の節状に配置されたいわゆるバンブー構造をとるため、熱電材料の熱伝導率が低下する。一方、第２実施形態の場合、熱電素子を構成する材料のグレインサイズよりもビアホールの径（２０μｍφ）が大きく、熱電素子を構成する材料はいわゆる石垣状多結晶となり、バンブー構造を有する熱電材料の熱伝導率よりも大きくなる。
【００７７】
なお、平均グレインサイズの測定方法としてはさまざまな方法があるが、本実施形態で扱っている熱電材料に適した方法の一つとして、ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ、電子後方散乱回折像法）法による測定方法が挙げられる。この手法では試料に電子線を照射し、その反射電子によって得られる菊池線から各結晶粒を判別することができ、それらの境界線から粒界を明確に決定することができる。またこの方法では多数のグレインを観察することができるので、統計的にも正確な値を出すことができる。よって、得られた結果から各結晶粒のサイズ（面積）と、全体の分布を出すことができる。本実施形態のように、深さ数１０μｍ程度のビアホールに埋め込まれた熱電材料では、深さ方向においてグレインは複数存在するものと考えられ、それゆえ平均グレインサイズとしては、得られた結晶粒の平均面積から算出される、面積円相当径を用いるのが適切である。
【００７８】
このようにビアホールの径が細い場合、例えば超臨界法により、熱電材料及び金属を埋め込むことができる。ここで超臨界法は、例えば孔を開けた基板を超臨界ＣＯ２に浸漬し、孔の中まで十分ＣＯ２が浸された後、熱電材料のプリカーサを溶解することで孔に浸入した超臨界ＣＯ２に熱電材料のプリカーサを拡散させ、更に孔内の超臨界ＣＯ２を気化させることで、孔にバンブー構造を有する熱電材料を充填する方法である。超臨界法により、例えば１００を超えるようなアスペクト比の高い溝に対してバンブー構造を有する熱電材料を埋め込むことができる。
【００７９】
図１７（ａ）は第２実施形態の電子装置の第２変形例を示す断面図である。第２実施形態と同様の構成については説明を省略する。本変形例の電子装置はＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージに組み込まれている。本変形例において、半導体基板３４〜３６は電子回路３１〜３３がそれぞれ上方に向くように配置されている。半導体基板３４にはビアが形成されない代わりに、半導体基板３６に複数のビア２５が形成される。そして半導体基板３６の上面に、外部への配線としてワイヤーボンディングにより形成された金ワイヤー１４１が設けられる。金ワイヤー１４１はパッケージ基板５２を挟んで反対側に設けた複数のはんだバンプ５３と適宜電気的に接続される。図１７（ｂ）は、第２実施形態の電子装置の第２変形例で使用される絶縁層１３、１７の一例を示す斜視図である。図１７（ｂ）に示されるように、各半導体基板間にある各絶縁層には切り欠け部分１４２を設ける。この切り欠け部分１４２を金ワイヤー１４１が通るように、金ワイヤー１４１は配線される。
【００８０】
ＦＢＧＡパッケージ１４１は例えばモールド樹脂からなる。絶縁層１３は、ＦＢＧＡパッケージを貫通し、各半導体基板からの放熱を促進させるため、外部に露出していてもよい。絶縁層１３は、ＦＢＧＡパッケージを貫通し、外部に突き出し、突出した部分を空冷又は水冷する機構を有していても良い。
【００８１】
図１８は第２実施形態の電子装置の第３変形例を示す断面図である。第２実施形態の第２変形例と同様の構成については説明を省略する。本変形例において上方に配置された半導体基板ほど主面の面積が小さい。また、本変形例において、電子回路３１〜３３と外部とを接続するためのビアは設けられておらず、その代わりに、各半導体基板に設けられ、各電子回路と接続した信号伝達用パッド１５１と、それに接続した信号伝達用の金ワイヤー１５２が設けられている。金ワイヤー１５２はパッケージ基板５２を挟んで反対側に設けた複数のはんだバンプ５３と適宜電気的に接続される。また、半導体基板３６の上面に、熱電素子２０ａ、２０ｂ、４０ａ、４０ｂに電流を供給するための外部への配線として金ワイヤー１５４が接続される。金ワイヤー１５４はパッケージ基板５２を挟んで反対側に設けた複数のはんだバンプ５３と適宜電気的に接続される。金ワイヤー１５２及び１５４は、パッケージの四辺のうち一部に集中して配置する。絶縁層１３及び１７は、それらの上下に配置された半導体基板と接する部分から、金ワイヤー１５２及び１５４が配置されていない方向に向かって延伸している。絶縁層１３及び１７の冷却手段は、第２実施形態の電子装置の第２変形例と同様である。信号用のＴＳＶが設けられていないためプロセス工程が大きく減る点、及び熱伝導基板に切り欠けなどを作製する必要がない点から、コストダウンを図ることができる。なお、本変形例において、金ワイヤー１５４は、半導体基板３６からパッケージ基板５２に向かって伸びているが、例えば、半導体基板３６の上面から半導体基板３４上に中継電極（図示せず）を経由してパッケージ基板５２に電気的に接続されても良い。
【００８２】
図１９は、第２実施形態の電子装置の第４変形例を示す断面図である。第２実施形態と同様の構成については説明を省略する。本変形例において、熱電素子４０ａの径ｄ２より熱電素子２０ａの径ｄ１のほうが大きい。また、熱電素子４０ｂの径ｄ２より熱電素子２０ｂの径ｄ１のほうが大きい。最上部の電子回路３３に流れる回路電流をｉ１、中間部の電子回路３２に流れる回路電流をｉ２、最底部の電子回路３１に流れる回路電流をｉ３とすると、電子回路３２と電子回路３３とに挟まれた熱電素子４０ａ、４０ｂにはそれぞれｉ１＋ｉ２の電流が流れ、電子回路３１と電子回路３２とに挟まれた熱電素子２０ａ、２０ｂにはそれぞれｉ１の電流が流れる。すなわち、流れる電流が大きい熱電素子ほど熱電素子の径が大きい。熱電素子に電流が流れる際に生じるジュール発熱を抑制できるため、半導体基板の冷却効率が向上する。
【００８３】
図２０は、第２実施形態の電子装置の第５変形例を示す断面図である。第２実施形態と同様の構成については説明を省略する。本変形例において、熱電素子４０ａと電子回路３３と熱電素子４０ｂとは電源１７５に対し直列に接続され、熱電素子２０ａと電子回路３２と熱電素子２０ｂとは電源１７５に対し直列に接続される。また、半導体基板上３４、３５、３６上に、温度センサー１７１、１７２、１７３が設けられている。温度センサー１７１、１７２、１７３は、それぞれ制御部１７４と接続している。制御部１７４は温度センサー１７１〜１７３の温度を検知し、検知した温度に応じて、熱電素子４０ａ、電子回路３３、及び熱電素子４０ｂに流す電流と、熱電素子２０ａ、電子回路３２、及び熱電素子２０ｂに流す電流を個別に制御する。本変形例の電子装置は、たとえば各電子回路の温度が常時一定温度以下になるように制御することができる。なお、制御部１７４は電子装置の外部に設ける代わりに電子装置の内部に組み込まれていてもよく、例えば、半導体基板３４、３５、及び／又は３６の上に、温度センサー１７１、１７２、１７３を検知し、熱電素子４０ａ、電子回路３３、及び熱電素子４０ｂに流す電流と、熱電素子２０ａ、電子回路３２、及び熱電素子２０ｂに流す電流とを個別に制御する制御部を設けてもよい。
【００８４】
また、図２０に示す第２実施形態の電子装置の第５変形例において、例えば、半導体基板３５と３６との間に複数の熱電素子が設けられ、その複数の熱電素子の近傍で且つ半導体基板３６上にそれぞれ温度センサーが配置されていてもよい。各温度センサーは、それぞれ制御部１７４と接続している。制御部１７４は、各熱電素子の近傍に設けた温度センサーの温度を検知し、検知した温度に応じて各熱電素子に個別に電流を流すことができる。半導体基板の平面内で温度分布が生じるとき、このような電子装置は局所的な温度上昇を抑制し、電子装置全体の信頼性や特性の向上を図ることができる。
【００８５】
尚、本発明は上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００８６】
ここで、本発明の詳細な特徴を改めて説明する。
（付記１）
第１被冷却基板と、
前記第１被冷却基板に対向する第２被冷却基板と、
前記第１被冷却基板に吸熱接合する第１材料と、前記第２被冷却基板に吸熱接合する第２材料とを備え、前記第１被冷却基板と前記第２被冷却基板との間で前記第１材料と前記第２材料とが発熱接合した熱電素子と
を有することを特徴とする電子装置。
（付記２）
前記第２被冷却基板は、前記熱電素子と直列に接続された電子回路を有することを特徴とする付記１に記載の電子装置。
（付記３）
前記第１材料はＰ型熱電材料であり、前記第２材料はＮ型熱電材料であることを特徴とする付記１又は２に記載の電子装置。
（付記４）
電流が前記第１被冷却基板と前記第１材料との吸熱接合部から、前記第１材料、前記第２材料を通り、前記第２被冷却基板と前記第２材料との吸熱接合部へ流れることを特徴とする付記３に記載の電子装置。
（付記５）
前記熱電素子における前記被冷却基板に略平行方向の径は、前記第１材料又は前記第２材料の平均グレインサイズよりも小さいことを特徴とする付記１乃至４のいずれか１つに記載の電子装置。
（付記６）
更に、前記第１材料と前記第２材料との接合部に熱的に接続され、前記被冷却基板の面内方向に伸びる放熱部を備えることを特徴とする付記１乃至５のいずれか１つに記載の電子装置。
（付記７）
更に、前記熱電素子と並列に外部電源と接続される他の熱電素子を有することを特徴とする付記１乃至６のいずれか１つに記載の電子装置。
（付記８）
更に、前記第１被冷却基板上の前記熱電素子の近傍に設けた温度検出装置を備え、
前記温度検出装置と前記熱電素子とにそれぞれ接続された外部の電流制御部が、前記温度検出装置により検出した温度に応じて前記熱電素子に流れる電流を制御することを特徴とする付記１乃至７のいずれか１つに記載の電子装置。
（付記９）
更に、前記第１被冷却基板上の前記熱電素子の近傍に設けた温度検出装置と、
前記第１被冷却基板に設けられ、前記温度検出装置と前記熱電素子とに接続され、前記温度検出装置により検出した温度に応じて前記熱電素子に流れる電流を制御する電流制御部と
を有することを特徴とする付記１乃至７のいずれか１つに記載の電子装置。
（付記１０）
更に、他の第１材料と他の第２材料とが前記第２被冷却基板の上方で発熱接合し、前記他の第１材料又は前記他の第２材料のうち一方が前記第２被冷却基板に吸熱接合する第２熱電素子と、
前記第２熱電素子の上に設けられ、前記他の第１材料又は前記他の第２材料のうち他方が吸熱接合した第３被冷却基板と
を有することを特徴とする付記１乃至９のいずれか１つに記載の電子装置。
（付記１１）
前記熱電素子の電位が前記第２熱電素子の電位より大きくなるように前記熱電素子と前記第２熱電素子とが直列に接続され、前記熱電素子における前記第１被冷却基板に略平行方向の径は、前記第２熱電素子における前記第１被冷却基板に略平行方向の径より大きいことを特徴とする付記１０に記載の電子装置。
（付記１２）
第１被冷却基板及び第２被冷却基板を準備する工程と、
第１材料と第２材料とを電気的に接合する工程と、
前記第１材料又は前記第２材料のうち一方を前記第１被冷却基板に接するように又は前記第１被冷却基板の近傍に配置する工程と、
前記第１材料又は前記第２材料のうち他方を前記第２被冷却基板に接するように又は前記第２被冷却基板の近傍に配置する工程と、
を有することを特徴とする電子装置の製造方法。
（付記１３）
更に、前記第１材料と前記第２材料とを支持し且つ前記第１材料と前記第２材料との接合から受け取った熱を外部に放出する放熱部を、前記第１被冷却基板と前記第２被冷却基板との間に形成する工程を有することを特徴とする付記１２に記載の電子装置の製造方法。
（付記１４）
前記接合する工程は、
前記第１材料及び前記第２材料よりも熱伝導率が高い材料で構成され、前記放熱部となる板状体を形成する工程と、
前記板状体にビアホールを形成する工程と、
前記ビアホール内に前記第１材料又は前記第２材料のうち一方からなる第１層を形成する工程と、
前記第１層の上に前記第１材料又は前記第２材料のうち他方からなる第２層を形成する工程と
を有することを特徴とする付記１２又は１３に記載の電子装置の製造方法。
（付記１５）
前記接合する工程は、
前記第１被冷却基板に凹部を形成する工程と、
前記凹部内に前記第１材料又は前記第２材料のうち一方からなる第１層を形成する工程と、
前記第１材料及び前記第２材料よりも熱伝導率が高い材料で構成され、前記放熱部となる板状体を形成する工程と、
前記板状体にビアホールを形成する工程と、
前記ビアホール内に前記第１材料又は前記第２材料のうち他方からなる第２層を形成する工程と
を有することを特徴とする付記１２又は１３に記載の電子装置の製造方法。
【符号の説明】
【００８７】
１０    電子装置
１２、１６    第１材料
１３、１７    放熱部
１４、１８    第２材料
２１、２２、２３、２４    ビアホール
２０    熱電素子
２５、２５ａ〜２５ｄ    ビア
２６、２７    金属層
２８、４８    電流の流入端
２９、４９    電流の流出端
３１〜３３    電子回路
３４〜３６    半導体基板（Ｓｉ基板）
３７、３８、５７、５８    ビアホール
４１，４２    ＴＩＭ
４５    ヒートスプレッダ
５１、５３    はんだバンプ
５２    パッケージ基板
６１    電源
６２    制御回路
６３    冷却用電源
７１、７７、７９、８１、８３、８５、８７、８９、９１、９２、９４、９６、９８、１０５、１０８、１１０、１１２    マスク（レジストパターン）
７３    タングステン
７４、１００、１０４    仮止め接着剤
７５、１０１、１０３    石英基板
７２、７８、８６、９３、１０６    溝
８０、８２、８４、８８、９０、９２、９５、９７、９９、１０９、１１１、１１３  開口部
１４１    金ワイヤー
１４２    切り欠け部分
１５１    信号用伝達パッド
１５２、１５４    金ワイヤー
１７１〜１７３    温度センサー
１７４    制御部
１７５    電源
【図１】
2011040624.tif 000003
【図２】
2011040624.tif 000004
【図３】
2011040624.tif 000005
【図４】
2011040624.tif 000006
【図５】
2011040624.tif 000007
【図６】
2011040624.tif 000008
【図７】
2011040624.tif 000009
【図８】
2011040624.tif 000010
【図９】
2011040624.tif 000011
【図１０】
2011040624.tif 000012
【図１１】
2011040624.tif 000013
【図１２】
2011040624.tif 000014
【図１３】
2011040624.tif 000015
【図１４】
2011040624.tif 000016
【図１５】
2011040624.tif 000017
【図１６】
2011040624.tif 000018
【図１７】
2011040624.tif 000019
【図１８】
2011040624.tif 000020
【図１９】
2011040624.tif 000021
【図２０】
2011040624.tif 000022