(57)【要約】  【課題】  リフレッシュ動作が必要なＤＲＡＭを備えたメモリシステムにおいて、必要なリフレッシュ動作を行いながらもデータ転送効率を向上させる。  【解決手段】  リフレッシュ制御回路１６は、ラインメモリ１２からフレームメモリ１４に対する対象データのデータ転送開始時におけるアドレスポインタ２１のポインタ値である基準ポインタ値に基づいて設定された判定基準値を保持する基準値保持部２３と、所定のタイミングでアドレスポインタ２１のポインタ値と判定基準値を比較し、前者が後者を下回っていればフレームメモリ１４に対してリフレッシュ動作の制御信号の送信を許可し、前者が後者以上であれば前記制御信号の送信を不許可とするリフレッシュ実行決定部２４を備える。【選択図】  図１
2011216168.tif 000002
【特許請求の範囲】
【請求項１】
ＤＲＡＭで構成された第１メモリと、
転送されてくるデータを順次保持し、前記第１メモリに対して一連のタイミングで転送する対象データが全て保持されると前記第１メモリに対して前記対象データの転送を開始するＦＩＦＯ方式の第２メモリと、
前記第２メモリ内の保持データ量をポインタの値によって認識できるアドレスポインタと、
前記第１メモリに対して制御信号を送信してリフレッシュ動作の制御を行うリフレッシュ制御回路とを備え、
前記リフレッシュ制御回路は、
前記第２メモリから前記第１メモリに対する前記対象データのデータ転送開始時における前記アドレスポインタのポインタ値である基準ポインタ値に基づいて設定された判定基準値を保持する基準値保持部と、
所定のタイミングで前記アドレスポインタのポインタ値と前記判定基準値を比較し、前者が後者を下回っていれば前記第１メモリに対して前記制御信号の送信を許可し、前者が後者以上であれば前記制御信号の送信を不許可とするリフレッシュ実行決定部とを備えたことを特徴とするメモリシステム。
【請求項２】
前記リフレッシュ制御回路は、
同回路が前記第１メモリに前記制御信号を送信してから前記第１メモリにおいてリフレッシュ動作が完了するまでに要する時間が、前記第２メモリ内のデータ保持量が前記判定基準値に対応するデータ量から前記基準ポインタ値に対応するデータ量に増加するまでに要する時間よりも短くなる基準条件を満足するように、前記判定基準値を設定して前記基準値保持部に保持させることを特徴とする請求項１に記載のメモリシステム。
【請求項３】
前記リフレッシュ制御回路は、前記第２メモリ内に前記対象データが全て保持される都度、前記基準ポインタ値を読み出して前記判定基準値を設定し直し、前記基準値保持部に保持された前記判定基準値を更新することを特徴とする請求項２に記載のメモリシステム。
【請求項４】
前記リフレッシュ制御回路は、
前記基準条件に従って前記判定基準値を設定すると前記判定基準値が０以下となる程度に前記基準ポインタ値が著しく小さい場合には、その他の場合と異なり、前記アドレスポインタのポインタ値が常に前記判定基準値を下回るように前記第２メモリの保持可能最大データ量又はその近傍の値を前記判定基準値として設定すると共に、前記アドレスポインタのポインタ値と前記判定基準値の比較を行う前記所定のタイミングのインターバルを前記その他の場合よりも長く設定することを特徴とする請求項２又は３に記載のメモリシステム。
【請求項５】
ＬＣＤの表示用画像データを保持するためのメモリシステムであって、
前記第１メモリがフレームメモリであり、
前記第２メモリが前記フレームメモリ内の一ライン分のメモリを保持可能なラインメモリであり、
前記リフレッシュ実行決定部は、
ＬＣＤの全表示領域に対し、ライン単位で書き換えが行われる第１動作モードにおいては、１ライン分の全データ量に対応する前記基準ポインタ値に基づいて設定された前記判定基準値と前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定し、
ＬＣＤの一部領域に対し、ライン単位で書き換えが行われる第２動作モードにおいては、書き換え対象の領域内の１ライン分のデータ量に対応する前記基準ポインタ値に基づいて設定された前記判定基準値と前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定し、
ＬＣＤに表示されている一部データに対し、ワード単位で書き換えが行われる第３動作モードにおいては、１ライン分の全データ量又はその近傍値を前記判定基準値として設定すると共に、前記第１及び第２動作モードよりも前記所定のタイミングのインターバルを長く設定して、前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定することを特徴とする請求項４に記載のメモリシステム。
【請求項６】
ＤＲＡＭで構成された第１メモリと、
転送されてくるデータを順次保持し、前記第１メモリに対して一連のタイミングで転送する対象データが全て保持されると前記第１メモリに対して前記対象データの転送を開始するＦＩＦＯ方式の第２メモリと、
前記第２メモリ内の保持データ量をポインタの値によって認識できるアドレスポインタと、
前記第１メモリに対して制御信号を送信してリフレッシュ動作の制御を行うリフレッシュ制御回路とを備え、
前記リフレッシュ制御回路は、
前記第２メモリから前記第１メモリに対する前記対象データのデータ転送開始時における前記アドレスポインタのポインタ値である基準ポインタ値に基づいて設定された判定基準値を保持する基準値保持部と、
所定のタイミングで前記アドレスポインタのポインタ値と前記判定基準値を比較し、前者が後者を下回っていれば前記制御信号の送信を許可すると共に前記所定のタイミングのインターバルを第１設定時間とし、前者が後者以上であれば前記制御信号の送信を許可すると共に前記所定のタイミングのインターバルを前記第１設定時間よりも長い第２設定時間とするリフレッシュ実行決定部とを備えたことを特徴とするメモリシステム。
【請求項７】
前記リフレッシュ制御回路は、
同回路が前記第１メモリに前記制御信号を送信してから前記第１メモリにおいてリフレッシュ動作が完了するまでに要する時間が、前記第２メモリ内のデータ保持量が前記判定基準値に対応するデータ量から前記基準ポインタ値に対応するデータ量に増加するまでに要する時間よりも短くなる基準条件を満足するように前記判定基準値を設定して前記基準値保持部に保持させることを特徴とする請求項６に記載のメモリシステム。
【請求項８】
前記リフレッシュ制御回路は、前記第２メモリ内に前記対象データが全て保持される都度、前記基準ポインタ値を読み出して前記判定基準値を設定し直し、前記基準値保持部に保持された前記判定基準値を更新することを特徴とする請求項７に記載のメモリシステム。
【請求項９】
前記リフレッシュ実行決定部は、
前記基準条件に従って前記判定基準値を設定すると前記判定基準値が０以下となる程度に前記基準ポインタ値が著しく小さい場合には、他の場合と異なり、前記アドレスポインタのポインタ値が常に前記判定基準値を下回るように前記第２メモリの保持可能最大データ量又はその近傍の値を前記判定基準値として設定すると共に、アドレスポインタのポインタ値と前記判定基準値の比較を行う前記所定のタイミングのインターバルを前記第２設定時間よりも長い第３設定時間とすることを特徴とする請求項７又は８に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリシステムに関し、特にＤＲＡＭを備えたメモリに対するリフレッシュ動作の制御内容に特徴を有する。
【背景技術】
【０００２】
ＬＣＤ（Liquid Crystal Display）モニタ等の表示手段に情報表示を行うに際しては、一般的にＤＲＡＭで構成されたフレームメモリに表示用データ（画像データ）を書き込むことによって行う。
【０００３】
ＤＲＡＭは、メモリのビット単価が安く、低価格で大容量メモリを構成するのに適している。また、１回目のアクセス時にメモリセルからデータを読み出すには時間がかかるものの、ひとたびラインメモリ（行バッファ）によってロードされた後は、高速読み出しが可能である（ページモード）。このため、ＤＲＡＭは連続したアドレス空間にマッピングを行うフレームメモリに適している。なお、ラインメモリでは通常ＦＩＦＯ（First In, First Out）形式による処理が行われる。
【０００４】
画像データをフレームメモリに書き込む場合、以下の手順による。
【０００５】
表示領域の全体を書き換える場合には、画像データを１ライン毎にラインメモリに転送し、フレームメモリ（ＤＲＡＭ）のページモードを使用してＤＲＡＭに高速転送を行う。また、表示領域の一部を書き換える場合には、書き換える必要のあるデータをワード単位でラインメモリに書き込み、その都度アドレスを制御してフレームメモリに転送する。
【０００６】
フレームメモリはＤＲＡＭが利用されているため、リフレッシュ動作によって記憶データを保護する必要がある。一般的には、リフレッシュ制御回路が定期的にリフレッシュ要求を行い、この要求を受けた調停回路がＤＲＡＭに対する書き込みを排除してリフレッシュ動作を許可する。つまり、リフレッシュ動作のタイミングとＤＲＡＭへのデータ転送のタイミングが競合した場合、リフレッシュ動作が優先されＤＲＡＭへのデータ転送は待たされることとなり、処理効率が低下する。
【０００７】
この効率の低下を解消すべく、従来、ＤＲＡＭへのアクセス頻度の高低に応じてリフレッシュ動作の実行頻度を変化させる技術が提案されている（下記特許文献１参照）。
【０００８】
図９は特許文献１に示されるタイミング図の一つである。ＤＲＡＭへのアクセス要求（アービタＲＥＱ）がアービタＲＥＱ検出期間で検出されない場合、リフレッシュ要求（リフレッシュＲＥＱ）が多発して集中的にリフレッシュを行う。この間にＤＲＡＭへのアクセス要求（アービタＲＥＱ）が発生した場合、リフレッシュ終了を待ってＤＲＡＭへのアクセスを許可する。ＤＲＡＭへのアクセス要求（アービタＲＥＱ）が続けて発生している間は、リフレッシュ要求（リフレッシュＲＥＱ）の発生を抑え、離散リフレッシュ期間となる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−３３１３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１のリフレッシュ方法による場合においても、集中リフレッシュ期間にＤＲＡＭへのアクセス要求が発生した場合には、やはりリフレッシュ動作が完了するまでＤＲＡＭへのアクセスを待機させる必要がある。この場合、処理効率を向上させることができない。
【００１１】
本発明は、上記の問題点に鑑み、リフレッシュ動作が必要なＤＲＡＭを備えたメモリシステムにおいて、必要なリフレッシュ動作を行いながらもデータ転送効率を向上させることをその目的とする。
【課題を解決するための手段】
【００１２】
本発明に係るメモリシステムは、
ＤＲＡＭで構成された第１メモリと、
転送されてくるデータを順次保持し、前記第１メモリに対して一連のタイミングで転送する対象データが全て保持されると前記第１メモリに対して前記対象データの転送を開始するＦＩＦＯ方式の第２メモリと、
前記第２メモリ内の保持データ量をポインタの値によって認識できるアドレスポインタと、
前記第１メモリに対して制御信号を送信してリフレッシュ動作の制御を行うリフレッシュ制御回路とを備え、
前記リフレッシュ制御回路は、
前記第２メモリから前記第１メモリに対する前記対象データのデータ転送開始時における前記アドレスポインタのポインタ値である基準ポインタ値に基づいて設定された判定基準値を保持する基準値保持部と、
所定のタイミングで前記アドレスポインタのポインタ値と前記判定基準値を比較し、前者が後者を下回っていれば前記第１メモリに対して前記制御信号の送信を許可し、前者が後者以上であれば前記制御信号の送信を不許可とするリフレッシュ実行決定部とを備えたことを特徴とする。
【００１３】
本発明は、上記特徴に加えて、前記リフレッシュ制御回路は、同回路が前記第１メモリに前記制御信号を送信してから前記第１メモリにおいてリフレッシュ動作が完了するまでに要する時間が、前記第２メモリ内のデータ保持量が前記判定基準値に対応するデータ量から前記基準ポインタ値に対応するデータ量に増加するまでに要する時間よりも短くなる基準条件を満足するように前記判定基準値を設定して前記基準値保持部に保持させることを特徴とする。
【００１４】
このように構成することで、アドレスポインタ値が判定基準値を下回っている場合にリフレッシュ動作の実行を開始しても、当該リフレッシュ動作が完了した時点では未だ第２メモリに基準ポインタ値に対応するデータ量が蓄積されていない。よって、第２メモリから第１メモリへの転送が開始されるまでにリフレッシュ動作が完了するため、リフレッシュ動作と書き込み動作の競合が起こらない。
【００１５】
よって、第１メモリに転送する対象データがメモリ外部（例えばＣＰＵ）から第２メモリに対して転送中であっても、書き込み動作を待機させることなくリフレッシュ動作を実行させることができ、書き込み動作の処理効率の低下を招くことなくリフレッシュ動作の実行頻度を高めることができる。
【００１６】
本発明は、上記特徴に加えて、前記リフレッシュ制御回路は、前記第２メモリ内に前記対象データが全て保持される都度、前記基準ポインタ値を読み出して前記判定基準値を設定し直し、前記基準値保持部に保持された前記判定基準値を更新することを特徴とする。
【００１７】
これにより、対象データのデータ量が変化しても、変化後の対象データのデータ量に基づいて判定基準値が設定される。対象データのデータ量が減少し、減少前の基準ポインタ値に基づいて設定された判定基準値によっては、当該判定基準値を下回るポインタ値を示しているタイミングでリフレッシュ動作を開始しても、リフレッシュ動作が完了するまでに第２メモリに対象データが全て保持されてしまい、転送を待機させることが起こり得る。しかし、変化後の対象データのデータ量に基づいて得られる基準ポインタ値に基づいて判定基準値を設定し直すことで、前記のような現象が生じるのを回避することができる。
【００１８】
本発明は、上記特徴に加えて、前記リフレッシュ制御回路は、
前記基準条件に従って前記判定基準値を設定すると前記判定基準値が０以下となる程度に前記基準ポインタ値が著しく小さい場合には、他の場合と異なり、前記アドレスポインタのポインタ値が常に前記判定基準値を下回るように前記第２メモリの保持可能最大データ量又はその近傍の値を前記判定基準値として設定すると共に、前記アドレスポインタのポインタ値と前記判定基準値の比較を行う前記所定のタイミングのインターバルを前記他の場合よりも長く設定することを特徴とする。
【００１９】
上記のような基準ポインタ値の下では、判定基準値を適切に設定することが困難である。このため、かかる場合にはリフレッシュ動作を実行するインターバルを拡げることで、書き込み動作との競合の可能性を低下させる。なお、上記のような基準ポインタ値が得られる場合が招来する頻度は、通常は比較的少ないので、全体的に見てリフレッシュ動作が実行される頻度が大きく低下するということはなく、また、書き込み動作を待機させるという事態の招来を回避する効果も一定程度得られる。
【００２０】
なお、上記の構成は、ＬＣＤ表示用画像データを保持するためのメモリシステムとして利用することが可能である。このとき、本発明は、
前記第１メモリがフレームメモリであり、
前記第２メモリが前記フレームメモリ内の一ライン分のメモリを保持可能なラインメモリであり、
前記リフレッシュ実行決定部は、
ＬＣＤの全表示領域に対し、ライン単位で書き換えが行われる第１動作モードにおいては、１ライン分の全データ量に対応する前記基準ポインタ値に基づいて設定された前記判定基準値と前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定し、
ＬＣＤの一部領域に対し、ライン単位で書き換えが行われる第２動作モードにおいては、書き換え対象の領域内の１ライン分のデータ量に対応する前記基準ポインタ値に基づいて設定された前記判定基準値と前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定し、
ＬＣＤに表示されている一部データに対し、ワード単位で書き換えが行われる第３動作モードにおいては、１ライン分のデータ量又はその近傍値を前記判定基準値として設定すると共に、前記第１及び第２動作モードよりも前記所定のタイミングのインターバルを長く設定して、前記アドレスポインタのポインタ値を前記所定のタイミングで比較した比較結果に応じて前記制御信号の送信許可／不許可を決定することを特徴とする。
【００２１】
また、本発明に係るメモリシステムは、
ＤＲＡＭで構成された第１メモリと、
転送されてくるデータを順次保持し、前記第１メモリに対して一連のタイミングで転送する対象データが全て保持されると前記第１メモリに対して前記対象データの転送を開始するＦＩＦＯ方式の第２メモリと、
前記第２メモリ内の保持データ量をポインタの値によって認識できるアドレスポインタと、
前記第１メモリに対して制御信号を送信してリフレッシュ動作の制御を行うリフレッシュ制御回路とを備え、
前記リフレッシュ制御回路は、
前記第２メモリから前記第１メモリに対する前記対象データのデータ転送開始時における前記アドレスポインタのポインタ値である基準ポインタ値に基づいて設定された判定基準値を保持する基準値保持部と、
所定のタイミングで前記アドレスポインタのポインタ値と前記判定基準値を比較し、前者が後者を下回っていれば前記制御信号の送信を許可すると共に前記所定のタイミングのインターバルを第１設定時間とし、前者が後者以上であれば前記制御信号の送信を許可すると共に前記所定のタイミングのインターバルを前記第１設定時間よりも長い第２設定時間とするリフレッシュ実行決定部とを備えたことを特徴とする。
【００２２】
このように、ポインタ値が判定基準値を上回っている場合に、リフレッシュ用の制御信号の送信間隔を拡げるという制御を行うことでも、書き込み動作とリフレッシュ動作の競合を回避する一定の効果を得ることができる。
【発明の効果】
【００２３】
本発明の構成によれば、リフレッシュ動作の実行頻度を一定程度に保ちながらも、書き込み動作とリフレッシュ動作との競合を回避することができ、これによってデータ転送効率の向上を図ることが可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明のメモリシステムを含むＬＣＤ表示システムの概略構成を示すブロック図
【図２】全画面書き込み時におけるラインメモリのデータ保持状態の変化を示す概念図
【図３】一部領域書き込み時におけるラインメモリのデータ保持状態の変化を示す概念図
【図４】一部データ書き込み時におけるラインメモリのデータ保持状態の変化を示す概念図
【図５】全画面書き込み動作にリフレッシュ要求が生じた場合の競合状態を説明するための図
【図６】全画面書き込み動作の後、一部領域書き込み動作の実行時にリフレッシュ要求が生じた場合の競合状態を説明するための概念図
【図７】一部領域書き込み動作の後、一部データ書き込み動作の実行時にリフレッシュ要求が生じた場合の競合状態を説明するための概念図
【図８】本発明の別実施形態のメモリシステムの概略構成を示すブロック図
【図９】ＤＲＡＭを備え従来のメモリシステムのリフレッシュ制御内容を示すタイミングチャート
【発明を実施するための形態】
【００２５】
図１は、本発明のメモリシステムを含むＬＣＤ表示システムの概略構成を示すブロック図である。メモリシステム１は、ＬＣＤ制御回路３１に対して画像データを転送し、ＬＣＤ制御回路３１において必要な処理が施されてＬＣＤ３２に転送、表示される。
【００２６】
メモリシステム１は、ＣＰＵ１１，ラインメモリ１２，メモリ制御回路１３，フレームメモリ１４，リフレッシュ制御回路１６を備える。フレームメモリ１４はＤＲＡＭで構成されている。ラインメモリ１２はＦＩＦＯ方式が採用されており、ラインメモリ１２内のどのアドレスまでデータが蓄積されているかを示すアドレスポインタ２１を備えている。また、図１では、矢印付きの実線によってデータの流れを、矢印付きの点線によって制御信号の流れをそれぞれ示している。
【００２７】
フレームメモリ１４はＤＲＡＭを使用しているので、メモリセル内のコンデンサからの自然放電によって記憶内容が失われることがないよう、定期的にリフレッシュ動作を行う必要がある。リフレッシュ動作の実行中にはフレームメモリ１４に対するデータの転送は行えないため、この間はフレームメモリ１４への書き込みを排除する必要がある。
【００２８】
リフレッシュ制御回路１６は、フレームメモリ１４に対する書き込み動作が行われている期間内においてはリフレッシュ動作を行わず、書き込み動作が行われていない間においてリフレッシュ動作を実行するようにリフレッシュ制御を行う。フレームメモリ１４は、リフレッシュ制御回路１６からのリフレッシュ信号に基づいてリフレッシュ動作が実行される。
【００２９】
本発明では、特にリフレッシュ制御回路１６からのリフレッシュ要求を行うタイミングを、画像データの書き込み方法に応じて変更することで、ラインメモリ１２からフレームメモリ１４へのデータ転送のタイミングと競合することなく、リフレッシュ動作を最大限実行可能にする点に特徴を有している。
【００３０】
そこで、リフレッシュ要求を行うタイミングについての説明を行うのに先駆けて、まずラインメモリ１２からフレームメモリ１４に対する画像データの書き込み方法につき説明する。この書き込み方法としては、ＬＣＤ３２の表示内容全てを書き込む場合（全画面書き込み）、一部の表示領域につき、同領域内の表示内容を全てを書き込む場合（一部領域書き込み）、及び各表示データ個別に書き込む場合（一部データ書き込み）の３パターンが想定される。
【００３１】
《全画面書き込み》
表示画面上の全データに対してライン単位で書き込みを行う場合のフレームメモリ１４へのデータ転送方法を示す。
【００３２】
書き込み動作時、ＣＰＵ１１は、メモリ制御回路１３に対して書き込み対象となるフレームメモリ１４のアドレスを送信し、書き込み要求を行う。メモリ制御回路１３は、書き込み要求を受けると、ラインメモリ１２のアドレスポインタ２１のポインタ値をクリアする。その後、ラインメモリ１２はＣＰＵ１１から１ライン分の画像データを受け取る。ラインメモリ１２はＦＩＦＯで構成され、入力されたデータ順とそのデータのワード数をカウントしたポインタ値によってデータ管理が行われる。ＣＰＵ１１からラインメモリ１２対してデータが転送される際、転送ワード数に応じてアドレスポインタ２１のポインタ値がインクリメントされる。
【００３３】
ＣＰＵ１１からラインメモリ１２へ１ライン分全ての画像データが転送されると、メモリ制御回路１３はフレームメモリ１４のアドレス（ページ）を設定する。そして、この設定されたフレームメモリ１４のアドレスに対し、ラインメモリ１２から１ライン分の画像データを転送する。このとき、ラインメモリ１２から転送された画像データは、フレームメモリ１４内の連続したアドレス空間に書き込まれるため、ＤＲＡＭのページモードが使用でき、初回書き込み以後は高速書き込みが可能である。このような書き込み動作をラインの数だけ繰り返すことで、全画面の画像データがＣＰＵ１１からラインメモリ１２を介してフレームメモリ１４に転送される。
【００３４】
図２に、全画面書き込み時におけるラインメモリ１２のデータ保持状態の変化を概念的に示す。（ａ）は、画像データがラインメモリ１２に転送される前の状態を示しており、初期化された直後であるためポインタ値は「０」を示し、ラインメモリ１２内に画像データが保持されていないことを表わしている。（ｂ）は、１ライン分の画像データ全てがラインメモリ１２に転送された後の状態を示しており、ポインタ値が「Ａ」を示し、「Ａ」値に相当するアドレス分だけデータが保持されていることを表わしている。なお、全画面書き込みの場合、１ライン全てのデータに対する書き込みを行うため、（ｂ）に示す「Ａ」値は、そのまま１ライン分の総データ量に対応する。（ｃ）は、ラインメモリ１２からフレームメモリ１４へ画像データを転送した後の状態を示しており、ポインタ値は「０」を示し、ラインメモリ１２内に画像データが保持されていないことを表わしている。
【００３５】
《一部領域書き込み》
表示画面の一部領域に対してライン単位でデータの書き込みを行う場合のフレームメモリ１４へのデータ転送方法を示す。例えば、画面上別ウインドウを表示させ、このウインドウ内に動画を表示する場合がこれに対応する。
【００３６】
書き込み動作時、ＣＰＵ１１はメモリ制御回路１３に対し、書き込み対象となるフレームメモリ１４のアドレスを送信し、書き込み要求を行う。メモリ制御回路１３は、書き込み要求を受けると、ラインメモリ１２のアドレスポインタ２１のポインタ値をクリアする。その後、ラインメモリ１２はＣＰＵ１１から１ライン分のうち書き換える部分に対応する領域の画像データを受け取る。ＣＰＵ１１からの転送ワード数に応じてアドレスポインタ２１のポインタ値がインクリメントされる。
【００３７】
ＣＰＵ１１からラインメモリ１２へ画像データが転送された後、メモリ制御回路１３はフレームメモリ１４のアドレス（ページ、書き込み先頭アドレス）を設定する。そして、この設定されたフレームメモリ１４のアドレスに対し、ラインメモリ１２から画像データを転送する。このとき、全画面書き込みと同様に、連続したアドレス空間に画像データの書き込みが行われるため、ＤＲＡＭのページモードが使用でき、初回書き込み以後は高速書き込みが可能である。上記書き込みをラインの数だけ繰り返すことで修正画面のデータをＣＰＵ１１からラインメモリ１２を介してフレームメモリ１４に転送することができる。
【００３８】
図３に、一部領域書き込み時におけるラインメモリ１２のデータ保持状態の変化をを概念的に示す。初期状態（ａ）の後、書き込み対象となる部分の画像データ全てがＣＰＵ１１からラインメモリ１２に転送された状態を（ｂ）に示す。（ｂ）では、ポインタ値が「Ｂ」を示しており、１ライン中の「Ｂ」値に相当するアドレス分だけデータが保持されていることを表わしている。本実施例では、１ライン中の一部領域についてのみ書き込みを行う態様であるため、（ｂ）に示されているポインタ値「Ｂ」は、１ライン分の総データ量である「Ａ」よりも「０」側の値（小さい値）を示している。対象となる画像データがラインメモリ１２からフレームメモリ１４に向けて転送されると、（ｃ）に示すように再びポインタ値が「０」となる。
【００３９】
《一部データ書き込み》
表示画面のうち、一部のデータに対してワード単位で個別に書き換える場合のフレームメモリ１４へのデータ転送方法を示す。この方法は、例えば文字入力を行う場合に対応する。
【００４０】
書き込み動作時、ＣＰＵ１１はメモリ制御回路１３に対し、書き込み対象となるフレームメモリ１４のアドレスを送信し、書き込み要求を行う。メモリ制御回路１３は、書き込み要求を受けると、ラインメモリ１２のアドレスポインタ２１のポインタ値をクリアする。その後、ラインメモリ１２はＣＰＵ１１から書き換える１ワード分の画像データを受け取る。
【００４１】
ＣＰＵ１１からラインメモリ１２へ画像データが転送された後、メモリ制御回路１３はフレームメモリ１４のアドレス（ページ、該当アドレス）を設定する。そして、この設定されたフレームメモリ１４のアドレスに対し、ラインメモリ１２から画像データを転送する。上記動作を画素分だけ繰り返して実行することで、画面上に表示された一部のデータにつき内容を修正して書き込むことができる。
【００４２】
この場合、全画面書き込みや一部領域書き込みのように、連続したアドレス空間に対するデータ書き込みではないため、フレームメモリ１４はＤＲＡＭのページモードを使用することができず、ページとアドレスを毎回設定してフレームメモリ１４に書き込みを行う必要がある。よって、ページモードを使用した場合より書き込みに時間がかかる。
【００４３】
図４に、一部データ書き込み時におけるラインメモリ１２のデータ保持状態の変化を概念的に示す。初期状態（ａ）の後、画像データがＣＰＵ１１からラインメモリ１２に転送された状態を（ｂ）に示す。（ｂ）では、ポインタ値が「Ｃ」を示しており、１ライン中の「Ｃ」値に相当するアドレス分（ここでは１ワード分）だけデータが保持されていることを表わしている。データ毎に書き込みを行う構成であるため、このポインタ値「Ｃ」は、１ライン全部に対応するポインタ値「Ａ」や、数個の連続アドレスに対応するポインタ値「Ｂ」よりも「０」側の値（小さい値）を示している。対象となる画像データがラインメモリ１２からフレームメモリ１４に向けて転送されると、（ｃ）に示すように再びポインタ値が「０」となる。
【００４４】
次に、上記のような３種類の書き込みモードの下で、リフレッシュ要求を行う場合の対応につき、それぞれ説明する。
【００４５】
《全画面書き込み時におけるリフレッシュ要求》
図５（ａ）は、１ライン分の画像データが保持されたラインメモリ１２の概念図であり、図２（ｂ）と同じ図面である。つまり、アドレスポインタ２１のポインタ値は、１ライン分のデータ数である「Ａ」を示している。
【００４６】
リフレッシュ制御回路１６は、現時点におけるラインメモリ１２内の保持データ量を検知する手段を備える。ここでは、ポインタ読み出し部２２によって、アドレスポインタ２１のポインタ値を読み出すことで保持データ量を検知する構成としている。ポインタ読み出し部２２は、読み出したポインタ値を一時的に保持可能に構成されており、アドレスポインタ２１からポインタ値を読み出す都度、その保持されるデータが更新される。
【００４７】
メモリ制御回路１３から書き込み信号が与えられるタイミングで、フレームメモリ１４はラインメモリ１２の画像データの転送を受ける。メモリ制御回路１３は、フレームメモリ１４に対して書き込み信号を与えるのと同タイミングでリフレッシュ制御回路１６に対して書き込み通知信号を送信し、書き込み開始タイミングを通知する。リフレッシュ制御回路１６は、この書き込み通知信号を受け取ると、ラインメモリ１２からフレームメモリ１４へのデータ転送の開始を認識し、ポインタ読み出し部２２がその時点におけるアドレスポインタ２１のポインタ値を読み出してデータ保持量を検知する。
【００４８】
なお、ラインメモリ１２からフレームメモリ１４への転送開始時期を認識できるのであれば、必ずしもメモリ制御回路１３からリフレッシュ制御回路１６に書き込み通知信号を送信する必要はない。別の例としては、リフレッシュ制御回路１６がメモリ制御回路１３からフレームメモリ１４に対する書き込み信号の送信を監視する方法によることもできる。
【００４９】
転送開始時には、図５（ａ）に示すようにアドレスポインタ２１のポインタ値は「Ａ」を示しているため、ポインタ読み出し部２２もこの「Ａ」値を一時的に保持する。そして、リフレッシュ制御回路１６は、この「Ａ」値に基づきそれよりも小さい所定の値を「判定基準値」として設定し、基準値保持部２３にこれを保持する。なお、以下では、転送開始時におけるアドレスポインタ２１のポインタ値を「基準ポインタ値」と称する。
【００５０】
この判定基準値は以下のように決定する。判定基準値が示すデータ量のデータがラインメモリ１２に保持されている状況下において、その時点より、ＣＰＵ１１からラインメモリ１２に対してデータ転送を行ってラインメモリ１２の保持データ量を基準ポインタ値「Ａ」にするのに要する時間Ｔ１が、リフレッシュ動作に要する時間Ｔｒ以上を示す範囲内の最小値又はその近傍値となるような値とする。
【００５１】
逆に言えば、判定基準値を下回るデータ量がラインメモリ１２に保持されている状況下であれば、この時点から、ラインメモリ１２の保持データ量を基準ポインタ値「Ａ」に達するまでに要する時間よりも、リフレッシュ動作に要する時間Ｔｒの方が長い。つまり、その時点からリフレッシュ動作を開始しても、リフレッシュ動作が完了した時点ではまだラインメモリ１２の保持データ量が基準ポインタ値「Ａ」に達していないため、ラインメモリ１２からフレームメモリ１４への転送は開始されない。
【００５２】
上記の内容を、図５（ｂ）〜（ｅ）を参照して具体的に説明する。
【００５３】
図５（ｂ）は、全画面書き込み動作が完了した直後のラインメモリ１２の保持データ量を示す概念図である。全ての保持データがフレームメモリ１４に転送されたため、ラインメモリ１２の保持データ量は０であり、ポインタ値も「０」を示している。なお、フレームメモリ１４への転送直前の時点では、図５（ａ）に示すようにポインタ値が「Ａ」であるため、ポインタ読み出し部２２によって読み出されたこのポインタ値「Ａ」を基準ポインタ値として、リフレッシュ制御回路１６が判定基準値を設定し（ここではｈ１とする）、基準値保持部２３に保持される。図５（ａ）〜（ｅ）では、ラインメモリ１２の保持データ量と共に、この「Ａ」及び「ｈ１」の値についても表示している。
【００５４】
図５（ｃ）及び（ｄ）は、図５（ｂ）の状態の後に再び全画面書き込み動作が開始されている状況の途中である。例えば、この時点でリフレッシュ動作を開始した場合、この時点におけるポインタ値は判定基準値ｈ１より「０」側の値（小さい値）であるため、リフレッシュ動作が完了しても未だフレームメモリ１４へのデータ転送は開始されない。しかし、（ｄ）のようにポインタ値が判定基準値ｈ１に一致した時点や、（ｅ）のようにポインタ値が判定基準値ｈ１を上回った時点で、リフレッシュ動作を開始すると、リフレッシュ動作が完了する前にラインメモリ１２からフレームメモリ１４への転送が開始される。このため、リフレッシュ動作とフレームメモリ１４への書き込み動作が競合してしまう。
【００５５】
リフレッシュ制御回路１６は、所定の時間間隔τ１の下でリフレッシュ実行決定部２４においてリフレッシュ実行可否判定を行わせる。その際、ポインタ読み出し部２２に対してアドレスポインタ２１のポインタ値（すなわち、その時点におけるラインメモリ１２内の保持データ量に対応）を読み出す指示を与える。リフレッシュ実行決定部２４は、リフレッシュ実行可否判定の指示が与えられると、基準値保持部に保持されている判定基準値ｈ１とポインタ読み出し部２２から与えられるアドレスポインタ２１のポインタ値との大小比較を行う。そして、後者が前者の値を下回っている場合にのみリフレッシュ動作を許可する。このとき、リフレッシュ制御回路１６からフレームメモリ１４に対してリフレッシュ信号（制御信号）が送信される。逆に、後者が前者の値以上である場合にはリフレッシュ動作を不許可として、リフレッシュ信号をフレームメモリ１４に送信しない。
【００５６】
つまり、図５において、（ｂ）や（ｃ）に示すようにアドレスポインタ２１のポインタ値が判定基準値ｈ１を下回っている間は、リフレッシュ制御回路１６が積極的にフレームメモリ１４に対してリフレッシュ動作を指示し（リフレッシュ信号を送信し）、（ｄ）や（ｅ）に示すように、ポインタ値が判定基準値以上になるとリフレッシュ動作の指示を停止する。
【００５７】
これにより、アドレスポインタ２１のポインタ値が判定基準値ｈ１を下回っている間であれば、ＣＰＵ１１からラインメモリ２１に画像データの転送が行われている間であってもリフレッシュ動作が実行される。そして、この範囲内であれば、リフレッシュ動作を開始してもラインメモリ１２からフレームメモリ１４に対する画像データの書き込みが開始する前にリフレッシュ動作が完了するため、フレームメモリ１４への書き込みとリフレッシュ動作が競合するということがない。
【００５８】
このように、本発明のリフレッシュ制御回路は、リフレッシュ実行決定部２４においてリフレッシュ実行可否判定を行わせる点において調停回路の機能も兼ねている。
【００５９】
《一部領域書き込み時におけるリフレッシュ要求》
次に、一部領域書き込み動作時におけるリフレッシュ要求について説明する。ここでは、全画面書き込み動作から一部領域書き込み動作に移行した場合を例に挙げる。
【００６０】
図６（ａ）は、全画面書き込み動作が完了した直後のラインメモリ１２の状態を示している。ラインメモリ１２内のデータは全てフレームメモリ１４に転送されたため、ポインタ値は０を示している。
【００６１】
その後、一部領域書き込み動作として、書き込みを行う対象となる画像データがＣＰＵ１１から順次ラインメモリ１２に転送される。全ての対象データがラインメモリ１２内に転送された状態が（ｂ）である。
【００６２】
（ｂ）の状態の後、ラインメモリ１２からフレームメモリ１４に対して画像データの書き込みが開始される。このとき、リフレッシュ制御回路１６は、ラインメモリ１２からフレームメモリ１４へのデータ転送の開始を認識し、ポインタ読み出し部２２によってアドレスポインタ２１のポインタ値「Ｂ」を基準ポインタ値として読み出す。更に、リフレッシュ制御回路１６は、このＢ値を基準ポインタ値としてそれよりも小さい所定の値ｈ２を「判定基準値」として設定する。この判定基準値ｈ２は、基準値保持部２３に新たな判定基準値として更新される。基準ポインタ値から判定基準値を決定する方法は、ｈ１の場合と同様の考え方であり、説明を省略する。
【００６３】
（ｃ）は、ラインメモリ１２内の保持データが全てフレームメモリ１４に転送された状態の概念図である。以下、この書き込みが数ライン分繰り返されることで、対象となる領域の画像データが更新される。
【００６４】
一部領域書き込み動作時においても、全画面書き込み動作時と同様、リフレッシュ制御回路１６は所定の時間間隔τ２の下でリフレッシュ実行決定部２４においてリフレッシュ実行可否判定を行わせる。このτ２は、τ１と同じ値を採用しても良く、異なる値としても良い。ただし、後述するように、一部データ書き込み動作時における実行可否判定の時間間隔τ３と比べて、τ１，τ２を十分短い時間間隔とするのが好ましい。
【００６５】
リフレッシュ制御回路１６は、リフレッシュ実行可否判定を行うタイミングにおいて、（ｄ）に示すように、ラインメモリ１２のポインタ値が判定基準値ｈ２を下回っている場合には、リフレッシュ可能と判断してリフレッシュ信号をフレームメモリ１４に送信し、フレームメモリ１４はリフレッシュ動作を実行する。一方、（ｅ）や（ｆ）に示すように、ラインメモリ１２のポインタ値が判定基準値ｈ２以上を示している間は、リフレッシュ制御回路２４はフレームメモリ１４にリフレッシュ動作の指示を与えない。
【００６６】
（ｅ）や（ｆ）に示すポインタ値は、図５で示した全画面書き込み時における判定基準値ｈ１を下回っている。このため、判定基準値としてｈ１の値を採用していれば、（ｅ）や（ｆ）の状態でもリフレッシュ制御回路１６はリフレッシュ動作指示を行ってしまう。しかし、本発明の方法によれば、ラインメモリ１３からフレームメモリ１４に対してデータ転送を開始する時点で基準ポインタ値が再設定され、この新たな基準ポインタ値に基づいて判定基準値が設定される。一部領域書き込み動作時においては、同動作の１ライン中の書き込み対象ワード数Ｂに基づいて判定基準値が設定されているため、（ｅ）や（ｆ）の場合にリフレッシュ要求がなされることはない。
【００６７】
なお、本発明の方法の場合、全画面書き込み動作から一部領域書き込み動作に切り替えられた最初のラインについては、判定基準値が再設定されていないためｈ１のままである。つまり、例えば（ｂ）の時点において、リフレッシュ実行可否判定がなされた場合、リフレッシュ制御回路２４は、現時点での保持データ量（アドレスポインタ２１のポインタ値）が判定基準値ｈ１を下回っているためリフレッシュ可能と判断して、フレームメモリ１４にリフレッシュ信号を送信する。そして、フレームメモリ１４はリフレッシュ動作を行う。このリフレッシュ動作が完了するまでの間においては、ラインメモリ１２からフレームメモリ１４へのデータ転送が行えないため、メモリ制御回路１３は書き込み信号をフレームメモリ１４に送信するのを待機する。
【００６８】
つまり、この場合には、本発明の方法によっても不可避的に書き込み動作が待機されてしまう。しかし、この待機現象はあくまで全画面書き込みから一部領域書き込みに切り替えられた最初のラインにおいてのみであり、その後一部領域書き込みが数ライン分連続的に実行されている間においては、リフレッシュ動作と書き込み動作が競合するということはない。よって、全体として見れば書き込み動作時における待機時間は大きく減少されることとなる。
【００６９】
《一部データ書き込み時におけるリフレッシュ要求》
次に、一部データ書き込み動作時におけるリフレッシュ要求について説明する。ここでは、一部領域書き込み動作から一部データ書き込み動作に移行した場合を例に挙げる。
【００７０】
図７（ａ）は、一部領域書き込み動作が完了した直後のラインメモリ１２の状態を示している。ラインメモリ１２内のデータは全てフレームメモリ１４に転送されたため、ポインタ値は０を示している。
【００７１】
その後、一部データ書き込み動作として、書き込みを行う対象となる１ワード分の画像データがＣＰＵ１１からラインメモリ１２に転送される。この時点における状態を（ｂ）に示す。
【００７２】
（ｂ）の状態の後、ラインメモリ１２からフレームメモリ１４に対して、１ワード分の画像データが書き込まれる。このとき、リフレッシュ制御回路１６は、ラインメモリ１２からフレームメモリ１４へのデータ転送の開始を認識し、ポインタ読み出し部２２によってアドレスポインタ２１のポインタ値「Ｃ」を基準ポインタ値として読み出す。
【００７３】
ところで、全画面書き込みや一部領域書き込みとは異なり、一部データ書き込みの場合、基準ポインタ値の大きさが著しく小さいため（通常１ワード分）、それより小さい所定の値として判定基準値ｈを設定することは困難である（０以下の値となってしまう）。また、そもそも一部データの書き込み動作が実行される場合とは、画面内に表示されている一部のデータのみが変更される場合に対応するため、かかる書き込み要求が頻繁に発生することが想定しにくい。
【００７４】
そこで、このような一部データ書き込みが行われている期間については、判定基準値を用いたリフレッシュ可否判定を実質的には行わず、専ら所定の時間間隔の下でリフレッシュ信号を送信する構成とする。具体的には、ポインタ読み出し部２２によって読み出された基準ポインタ値が極めて０に近い場合には、一部データ書き込み動作が行われているものと判断し、最大のポインタ値Ｆｕｌｌ、又はこのＦｕｌｌに極めて近い値（Ａ値よりも大きい値）を判定基準値ｈ３として設定する。
【００７５】
このように判定基準値を設定することで、判定基準値を上回るデータ量がラインメモリ１２に保持される状態が存在しないため（一ライン分のデータ量であるＡ値よりもＦｕｌｌ側に設定している）、リフレッシュ制御回路１６は所定の時間間隔の下で定期的にリフレッシュ信号をフレームメモリ１４に送信することとなる。
【００７６】
なお、ラインメモリ１２に蓄積可能な最大データ量「Ｆｕｌｌ」が、フレームメモリ１４の一ライン分のデータ量「Ａ」よりも多く設定されているのは、本メモリシステム１がこの一ライン分のデータ量が「Ａ」よりも大きいＬＣＤに対しても利用可能とするための余裕分である。従って、そのような配慮を必要としない場合には、「Ｆｕｌｌ」値と「Ａ」値を一致させても構わない。この場合、判定基準値ｈ３を「Ａ」値に一致させるものとして良い。
【００７７】
（ｃ）は、ラインメモリ１２内の保持データが全てフレームメモリ１４に転送された状態の概念図である。判定基準値はｈ３に設定されており、ラインメモリ１２内にはデータが保持されていない状況である。
【００７８】
その後、再び一部データ書き込み動作が要求されると、ＣＰＵ１１からラインメモリ１２に対して１ワード分のデータが転送され、（ｄ）に示すようにポインタ値「Ｃ」を示す状態となる。以下、（ｃ）と（ｄ）の状態が繰り返されることとなる。
【００７９】
このように判定基準値がｈ３に設定された場合、リフレッシュ動作と書き込み動作（ラインメモリ１２からフレームメモリ１４への転送動作）が競合する確率が上昇する。よって、かかる競合状態が招来するのを減らすべく、この一部データ書き込みモードにおけるリフレッシュ実行可否判定の時間間隔τ３（これは、すなわちリフレッシュ信号の送信間隔でもある）を、全画面書き込み時のリフレッシュ実行可否判定の時間間隔τ１や、一部領域書き込み時のリフレッシュ実行可否判定の時間間隔τ２よりは長く設定する。
【００８０】
なお、一部データ書き込み動作の後に全画面書き込み動作に移行した場合、全てのデータがＣＰＵ１１からラインメモリ１２に転送されると、（ｅ）のようにポインタ値が「Ａ」を示す。この時点では未だ判定基準値がｈ３であるため、ポインタ値「Ａ」は判定基準値ｈ３より０側の値である。よって、この時点でリフレッシュ実行可否判定がなされた場合、リフレッシュ制御回路２４はリフレッシュ可能と判断して、フレームメモリ１４にリフレッシュ信号を送信し、リフレッシュ動作が実行される。このリフレッシュ動作が完了するまでの間においては、ラインメモリ１２からフレームメモリ１４へのデータ転送が行えないため、メモリ制御回路１３は書き込み信号をフレームメモリ１４に送信するのを待機する。
【００８１】
その後には、上述したように基準ポインタ値が「Ａ」に設定されるため、判定基準値が「ｈ１」となり、ラインメモリ１２に蓄積されたデータ量が「ｈ１」を下回っている間であれば書き込み信号を待機させることなくリフレッシュ動作が実行される。一部データ書き込みから一部領域書き込みに移行された場合も、同様の原理により説明される。
【００８２】
本発明のリフレッシュ制御方法をまとめると、以下の点が特徴である。
【００８３】
１）全画面書き込み，一部領域書き込みの各書き込みモード時には、一定時間毎にリフレッシュ制御回路１６がアドレスポインタ２１のポインタ値と判定基準値との比較を行い、ポインタ値が判定基準値を下回っている場合にのみリフレッシュ信号を送信する。これにより、リフレッシュ信号が送信されている間にラインメモリ１２からフレームメモリ１４への転送が開始する危険を回避すると共に、ＣＰＵ１１からラインメモリ１２にデータ転送がされている間においても確実にリフレッシュ動作が実行される。
【００８４】
２）一部データ書き込みのモードでは、アドレスポインタ２１のポインタ値と判定基準値との比較を実質的には行わない一方、リフレッシュ要求を行うインターバルを全画面書き込みや一部領域書き込みの各モードのそれよりも長くする。これにより、書き込み動作とリフレッシュ動作が競合する回数が削減される。また、そもそも一部データ書き込みでは書き込み時間が短く、その書き込み要求の頻度も他の２つのモードより少ないため、一部データ書き込みモードにおいては、判定基準値とポインタ値に基づく判定を行わないという方法を採用しても、書き込み動作とリフレッシュ動作の競合回数が少なく実現できる。
【００８５】
３）一方、全画面書き込みや一部領域書き込みのモードであっても、一部データ書き込みから全画面データ書き込み又は一部領域書き込みへの移行時、並びに全画面データ書き込みから一部領域書き込みへの移行時においては、書き込みモードが切り替えられた後の、ラインメモリ１２からフレームメモリ１４への最初のデータ転送時にリフレッシュ要求がなされれば、リフレッシュ要求が優先されて書き込み動作は待機される。しかし、競合が生じるのはあくまでモード切り替え後の最初の書き込み動作に限るものであり、その後は判定基準値が再設定されるためリフレッシュ制御回路１６側で競合が回避されるため、全体としてみれば書き込み動作とリフレッシュ動作が競合して書き込み動作が待機されるという頻度は大きく減少できる。
【００８６】
［別実施形態］
〈１〉  上記実施形態では、ＬＣＤ表示システムに対する表示データの書き込みモードに応じてリフレッシュ制御を異ならせる場合につき説明したが、本発明のリフレッシュ制御はかかる場合に限られるものではない。別の例としては、ＣＰＵにおいて演算処理されたデータをメモリに書き込む場合において、当該演算処理の内容に応じてリフレッシュ制御を異ならせる場合にも適用可能である。
【００８７】
図８に示すメモリシステムのブロック図は、図１に示すメモリシステムとほぼ同様であるが、ラインメモリ１２に代えてバッファメモリ１２ａ，１２ｂを備える点が異なる。ＣＰＵ１１から転送されるデータをバッファメモリ１２ｂに保持し、このデータのメモリ１４における転送先アドレスをバッファメモリ１２ａに保持する。そして、ＣＰＵ１１が、メモリ１４への書き込み処理から別の処理へと移行するときに、バッファメモリ１２ｂからメモリ１４へデータ転送が行われる。
【００８８】
バッファメモリ１２ｂからメモリ１４（メインメモリ）に転送されるデータ量は、ＣＰＵ１１の処理に応じて変化する。例えば、一般的な計算処理を行う場合であれば、記憶したデータを読み出して再度計算処理が行われるため、頻繁にメモリ１４に対して書き込みを行う必要があり、バッファメモリ１２ｂに保持するデータ量は相対的に少ない。これに対し、スキャナを利用して画像を取り込む場合のように、一時に多くのデータ量を保持する必要がある場合には、バッファメモリ１２ｂに多くのデータを蓄積した後に、ＤＲＡＭのページモードを利用してメモリ１４に高速転送を行うため、バッファメモリ１２ｂに保持するデータ量は相対的に多くなる。
【００８９】
このように、ＣＰＵ１１の処理内容に応じてバッファメモリ１２ｂに保持すべきデータ量の多寡に差異が発生する。このことは、メモリ１４へのデータ転送開始時におけるアドレスポインタ２１のポインタ値（基準ポインタ値）が、ＣＰＵ１１の処理内容に応じて異なることを意味する。
【００９０】
つまり、スキャナを利用して画像を取り込む場合のように、バッファメモリ１２ｂに保持すべきデータ量が多い処理内容の場合には、ＬＣＤ表示システムにおける全画面書き込みモードと同様に、比較的大きい基準ポインタ値（例えば図２の「Ａ」値）に基づいて判定基準値を決定する（例えば「ｈ１」値）。そして、アドレスポインタ２１のポインタ値がこの判定基準値を下回る場合には書き込み動作を待機させることなくリフレッシュ動作が実行される。
【００９１】
また、一般的な計算処理を行う場合のようにメモリへの書き込み要求が高い場合には、ＬＣＤ表示システムにおける一部データ書き込みモードと同様に、Ｆｕｌｌ値又はＦｕｌｌ値に極めて近い値を判定基準値として設定することで、実質的にリフレッシュ要求可否判定を行わない一方、リフレッシュ要求を行うインターバルを長く設定する。これにより、書き込み動作とリフレッシュ動作が競合する頻度を低下させる。
【００９２】
更に、バッファメモリ１２ｂに保持すべきデータが、これら２者の中間に位置するような処理内容であれば、ＬＣＤ表示システムにおける一部領域書き込みモードと同様に、比較的に小さい基準ポインタ値（例えば図３の「Ｂ」値）に基づいて判定基準値を決定する（例えば「ｈ２」値）。そして、アドレスポインタ２１のポインタ値がこの判定基準値を下回る場合には書き込み動作を待機させることなくリフレッシュが実行される。
【００９３】
ＣＰＵ１１が行う処理内容は多岐にわたり、ＬＣＤ表示システムの書き込みモードのように３種類というわけではなくその数は多い。そして、各処理内容毎に判定基準値を変化させてしまうと、判定基準値の設定方法の種類が増えすぎてしまい、この結果制御内容が複雑化してしまう。このため、これら多岐にわたる処理内容を、バッファメモリ１２ｂに保持すべきデータ量の多寡に応じて２〜３種類程度に分類し、各分類された種類に応じて上記の方法でリフレッシュ制御を行うのが好適である。
【００９４】
しかし、このような方法で処理内容を分類した場合、判定基準値の設定方法如何によっては、一の処理内容においてはポインタ値が判定基準値以上になれば直ちにメモリ１４に対してデータ転送が開始されるが、別の処理内容においてはポインタ値が判定基準値以上に達してからメモリ１４に対するデータ転送の開始までに一定の猶予時間が発生するということが考えられる。
【００９５】
そこで、ＬＣＤ表示システムの場合とは異なり、本別実施形態のようにＣＰＵの処理内容の種類に応じてリフレッシュ制御内容が変化する態様の場合には、バッファメモリ１２ｂに判定基準値以上のデータ量が蓄積された後、完全にリフレッシュ要求を行わないのではなく、リフレッシュ要求のインターバルを長くすることで対処するのも好適である。つまり、リフレッシュ実行決定部２４は、ポインタ値と判定基準値の比較結果に基づいて専らリフレッシュ信号の送信間隔（インターバル）を決定する。このようにすることで、書き込み動作と競合する可能性が著しく低い場合にはリフレッシュ要求の間隔を短くし、逆に書き込み動作と競合する可能性が比較的高い場合にはリフレッシュ要求の間隔を長くすることで、書き込み動作時に待機させることなく効率的にリフレッシュ動作が実行される。
【００９６】
〈２〉  上記実施形態では、ラインメモリ１２からフレームメモリ１４への転送が開始される都度、アドレスポインタ２１のポインタ値を読み出すことで基準ポインタ値を読み出し、これに基づいて判定基準値を設定し直すものとした。しかし、特に全画面書き込みの場合、全画面のライン数にわたってその書き込みモードが継続することが予想される。
【００９７】
特に、基準ポインタ値が「Ａ」であれば、通常は全画面書き込みと想定されるため、基準ポインタ値が「Ａ」である場合には、ラインメモリ１２からフレームメモリ１４への転送が連続して所定数回行われた後に、基準ポインタ値を読み出して判定基準値を設定し直す構成としても良い。ただし、上述した実施形態のように、ラインメモリ１２からフレームメモリ１４への転送が開始される都度、判定基準値の設定をし直す方法による場合の方が、書き込み動作とリフレッシュ動作が競合する頻度を低下させる効果がより発揮できるという点において好ましい。
【符号の説明】
【００９８】
１：  本発明のメモリシステム
１１：  ＣＰＵ
１２：  ラインメモリ
１２ａ，１２ｂ：  バッファメモリ
１３：  メモリ制御回路
１４：  フレームメモリ，メインメモリ（ＤＲＡＭ）
１６：  リフレッシュ制御回路
２１：  アドレスポインタ
２２：  ポインタ読み出し部
２３：  基準値保持部
２４：  リフレッシュ実行決定部
３１：  ＬＣＤ制御回路
３２：  ＬＣＤ
【図１】
2011216168.tif 000003
【図２】
2011216168.tif 000004
【図３】
2011216168.tif 000005
【図４】
2011216168.tif 000006
【図５】
2011216168.tif 000007
【図６】
2011216168.tif 000008
【図７】
2011216168.tif 000009
【図８】
2011216168.tif 000010
【図９】
2011216168.tif 000011