(57)【要約】【課題】画質を劣化させる要因となるノイズを低減させ、高品質な画像を得ることを可能とする固体撮像装置を提供すること。【解決手段】有効画素部４と、オプティカルブラック部６と、第１の方向に並列された画素セル７からなる列ごとに画素セル７からの画素信号を読み出すための信号線である垂直信号線９と、画素信号が読み出される画素セル７を、第２の方向へ並列された画素セル７からなる行により選択する行選択回路８と、画素セル７からの画素信号をそれぞれデジタル信号に変換するカラム型ＡＤ変換回路２と、カラム型ＡＤ変換回路２で得られたデジタル信号を演算処理することにより画像信号を得る信号処理回路３と、を有し、信号処理回路３は、有効画素部４の画素セル７からの画素信号と、オプティカルブラック部６の画素セル７からの画素信号と、の差分を、列ごとに算出する。【選択図】図２
2011040807.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を備える画素セルが二次元方向に並列された画素部のうち、前記光電変換素子へ光を入射させる有効画素部と、
前記画素部のうち、前記光電変換素子が遮光されたオプティカルブラック部と、
前記二次元方向のうちの第１の方向に並列された前記画素セルからなる列ごとに、前記画素セルから画素信号を読み出すための信号線と、
前記信号線を介して前記画素信号が読み出される前記画素セルを、前記二次元方向のうち前記第１の方向に垂直な第２の方向へ並列された前記画素セルからなる行により選択する行選択回路と、
前記行選択回路により選択された前記画素セルからの前記画素信号をそれぞれデジタル信号に変換するカラム型ＡＤ変換回路と、
前記カラム型ＡＤ変換回路で得られた前記デジタル信号を演算処理することにより画像信号を得る信号処理回路と、を有し、
前記信号処理回路は、前記有効画素部の前記画素セルからの前記画素信号と、前記オプティカルブラック部の前記画素セルからの前記画素信号と、の差分を、前記列ごとに算出することを特徴とする固体撮像装置。
【請求項２】
前記カラム型ＡＤ変換回路は、前記有効画素部の前記画素セルからの前記画素信号を前記デジタル信号に変換する第１のＡＤ変換器と、前記オプティカルブラック部の前記画素セルからの前記画素信号を前記デジタル信号に変換する第２のＡＤ変換器と、を備え、
前記列ごとに前記第１のＡＤ変換器及び前記第２のＡＤ変換器が設けられることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素部において、前記有効画素部と前記オプティカルブラック部とが、前記第１の方向へ並列させて設けられることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記オプティカルブラック部は、第１のオプティカルブラック部と、前記画素部のうち前記第１のオプティカルブラック部とは異なる位置に配置された第２のオプティカルブラック部と、を備え、
前記カラム型ＡＤ変換回路は、
前記有効画素部の前記画素セルからの前記画素信号と、前記第１のオプティカルブラック部の前記画素セルからの前記画素信号とをそれぞれ前記デジタル信号に変換する第１のカラム型ＡＤ変換回路と、
前記有効画素部の前記画素セルからの前記画素信号と、前記第２のオプティカルブラック部の前記画素セルからの前記画素信号とをそれぞれ前記デジタル信号に変換する第２のカラム型ＡＤ変換回路と、を備えることを特徴とする請求項１から３のいずれか一項に記載の固体撮像装置。
【請求項５】
前記画素部において、前記第１のオプティカルブラック部と前記第２のオプティカルブラック部とが、前記有効画素部を介して前記第１の方向へ並列させて設けられることを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置の一例として、カラム型のアナログデジタル変換回路（カラム型ＡＤ変換回路）を備えるＣＭＯＳイメージセンサがある。カラム型ＡＤ変換回路を備えるＣＭＯＳイメージセンサにおいて画質を劣化させる要因として、垂直ラインごとに生じるノイズである縦筋ノイズ、水平ラインごとに生じるノイズである横筋ノイズ、画素ごとに生じるランダムノイズなどが知られている。このうち、横筋ノイズは、水平ラインごとの読み出し動作において、スイッチ用のトランジスタがオフになる瞬間の電源変動や、ＡＤ変換用の基準電圧の波形が水平ラインごとに変動することにより、水平ラインごとに信号レベルが変動する場合に生じる。
【０００３】
横筋ノイズを低減させる技術としては、例えば、有効画素部の画素信号からオプティカルブラック（ＯＢ）部の画素信号の平均値を水平ラインごとに一律に減算させる技術が提案されている（例えば、特許文献１及び２参照）。有効画素部は、光電変換素子を備える画素セルが並列され、光強度に応じた有効画素信号を出力する。ＯＢ部は、遮光された光電変換素子を備える画素セルが並列され、最低階調を示す黒レベル信号を出力する。横筋ノイズを生じさせる成分は有効画素信号と黒レベル信号とに同等に含まれていることから、減算処理により横筋ノイズを低減させる。しかし、黒レベル信号の平均値を一律に減算させる場合、黒レベル信号に含まれるランダムノイズも有効画素信号に一律に加わることとなるため、横筋ノイズを低減させる効果が阻害される場合があるという問題を生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１５７２６３号公報
【特許文献２】特開２００８−２８８８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、画質を劣化させる要因となるノイズを低減させ、高品質な画像を得ることを可能とする固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願発明の一態様によれば、光電変換素子を備える画素セルが二次元方向に並列された画素部のうち、前記光電変換素子へ光を入射させる有効画素部と、前記画素部のうち、前記光電変換素子が遮光されたオプティカルブラック部と、前記二次元方向のうちの第１の方向に並列された前記画素セルからなる列ごとに、前記画素セルから画素信号を読み出すための信号線と、前記信号線を介して前記画素信号が読み出される前記画素セルを、前記二次元方向のうち前記第１の方向に垂直な第２の方向へ並列された前記画素セルからなる行により選択する行選択回路と、前記行選択回路により選択された前記画素セルからの前記画素信号をそれぞれデジタル信号に変換するカラム型ＡＤ変換回路と、前記カラム型ＡＤ変換回路で得られた前記デジタル信号を演算処理することにより画像信号を得る信号処理回路と、を有し、前記信号処理回路は、前記有効画素部の前記画素セルからの前記画素信号と、前記オプティカルブラック部の前記画素セルからの前記画素信号と、の差分を、前記列ごとに算出することを特徴とする固体撮像装置が提供される。
【発明の効果】
【０００７】
本発明によれば、画質を劣化させる要因となるノイズを低減させ、高品質な画像を得ることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施の形態に係るＣＭＯＳイメージセンサの概略構成図である。
【図２】図２は、ＣＭＯＳイメージセンサの回路ブロック図である。
【図３】図３は、第２の実施の形態に係るＣＭＯＳイメージセンサの概略構成図である。
【図４】図４は、ＣＭＯＳイメージセンサの回路ブロック図である。
【図５】図５は、比較例に係るＣＭＯＳイメージセンサの回路ブロック図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明の実施の形態に係る固体撮像装置を詳細に説明する。
【００１０】
（第１の実施の形態）
図１は、第１の実施の形態に係る固体撮像装置であるＣＭＯＳイメージセンサ１０の概略構成図である。ＣＭＯＳイメージセンサ１０は、画素部１、カラム型ＡＤ変換回路２及び信号処理回路３を有する。
【００１１】
画素部１は、複数の画素セルを有する。各画素セルは、被写体からの光を信号電荷に変換させる光電変換素子と、信号電荷を電圧に変換する検出部とを備える。画素セルは、垂直方向と水平方向との二次元方向に並列されている。ここで、各図中、紙面に平行な上下方向を垂直方向（第１の方向）、紙面に平行な左右方向を水平方向（第２の方向）とする。第１の方向と第２の方向とは、互いに直交する。
【００１２】
画素部１は、光電変換素子へ光を入射させる有効画素部４と、光電変換素子が遮光された無効画素部５とで構成されている。ＯＢ部６は、無効画素部５のうち、有効画素部４に対して垂直下側に位置している。画素部１において、有効画素部４とＯＢ部６とは、垂直方向へ並列させて設けられている。有効画素部４とＯＢ部６とは、水平方向について、略同じ幅をなしている。カラム型ＡＤ変換回路２は、画素セルからの画素信号をデジタル信号に変換する。信号処理回路３は、カラム型ＡＤ変換回路２で得られたデジタル信号を演算処理することにより画像信号を得る。
【００１３】
図２は、ＣＭＯＳイメージセンサ１０の回路ブロック図である。有効画素部４の画素セル７は、垂直方向にｍ行、水平方向にｎ列と、アレイ状に配置されている。有効画素部４の画素セル７は、光強度に応じた有効画素信号を出力する。垂直信号線９は、垂直方向へ並列された画素セル７からなる列ごとに、画素セル７から画素信号を読み出すための信号線である。ＯＢ部６の画素セル７は、垂直方向にｋ行、水平方向にｎ列と、アレイ状に配置されている。ＯＢ部６の画素セル７は、最低階調を示す黒レベル信号を出力する。画素部１において垂直方向に並列された画素セル７からなる各列には、有効画素部４の画素セル７とＯＢ部６の画素セル７とが含まれている。
【００１４】
行選択回路８は、画素信号が読み出される画素セル７を、水平方向へ並列された画素セル７からなる行により選択する。行選択回路８によって選択された画素セル７からの画素信号は、垂直信号線９を介して読み出される。カラム型ＡＤ変換回路２は、行選択回路８により選択された画像セル７からの画像信号をそれぞれデジタル信号に変換する。
【００１５】
カラム型ＡＤ変換回路２は、複数のＡＤ変換器（ＡＤＣ）１３を備える。ｎ列の画素セル７に対して、カラム型ＡＤ変換回路２には２×ｎ個のＡＤＣ１３が設けられている。
カラム型ＡＤ変換回路２は、有効画素部４の画像セル７から読み出された有効画素信号をデジタル信号に変換するＡＤＣ１３（第１のＡＤ変換器）と、ＯＢ部６の画素セル７から読み出された黒レベル信号をデジタル信号に変換するＡＤＣ１３（第２のＡＤ変換器）とが交互になるように並列されている。
【００１６】
画素部１のうち垂直方向へ並列された画素セル７一列につき、有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３とが一対設けられている。有効画素部４の画素セル７と有効画素信号用のＡＤＣ１３とに接続された垂直信号線９は、ｎ本存在する。ＯＢ部６の画素セル７と黒レベル信号用のＡＤＣ１３とに接続された垂直信号線９も、ｎ本存在する。なお、有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３とは、同一の回路構成を備える。
【００１７】
信号処理回路３は、垂直方向へ並列された画素セル７一列について設けられた有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３との差分信号１２を出力する。信号処理回路３は、それぞれデジタル信号に変換された有効画素信号と黒レベル信号との差分を、垂直方向に並列された画素セル７からなる列ごとに算出する。
【００１８】
ここで、本実施の形態に係るＣＭＯＳイメージセンサ１０の動作について説明する前に、従来の代表的なＣＭＯＳイメージセンサの構成及び動作について説明する。図５は、本実施の形態の比較例に係るＣＭＯＳイメージセンサ３０の回路ブロック図である。ＣＭＯＳイメージセンサ３０の画素部１は、有効画素部４に対して水平方向に並列させて配置されたＯＢ部６を備える。画素部１において水平方向へ並列された画素セル７の各行には、有効画素部４の画素セル７とＯＢ部６の画素セル７とが含まれている。ＡＤＣ１３は、有効画素部４において垂直方向へ並列された画素セル７の各列と、ＯＢ部６において垂直方向へ並列された画素セル７の各列とに対して、それぞれ設けられている。
【００１９】
行選択回路８が行を選択すると、有効画素部４のうち選択された行の画素セル７から有効画素信号が読み出される。また、ＯＢ部６のうち選択された行の画素セル７から黒レベル信号が読み出される。信号処理回路３は、ＯＢ部６において選択された画素セル７から読み出された各黒レベル信号に対して平均化処理をし、ＯＢ平均値３１を算出する。さらに、信号処理回路３は、有効画素部４において選択された画素セル７から読み出された各有効画素信号について、ＯＢ平均値３１との差分を算出する。
【００２０】
ＣＭＯＳイメージセンサ３０において画質を劣化させる要因としては、垂直ラインごとに生じる縦筋ノイズ（Ｃｏｌｕｍｎ  Ｎｏｉｓｅ）、水平ラインごとに生じる横筋ノイズ（Ｒｏｗ  Ｎｏｉｓｅ）、画素セル７ごとに生じるランダムノイズが知られている。特に、線状に生じる縦筋ノイズ、横筋ノイズは、わずかでも目につきやすいことから、極力減らすような補正が必要となる。
【００２１】
縦筋ノイズは、大分がＦＰＮ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）に起因するものであって、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）等の技術により相当部分が除去される。横筋ノイズは、電源変動や基準電圧波形の変動が主要因となってランダムに生じるものであって、除去が困難とされている。
【００２２】
水平方向に生じる横筋ノイズの原因となる信号レベルの変動は、有効画素部４のうち選択された行の画素セル７からの有効画素信号と、ＯＢ部６のうち選択された行の画素セル７からの黒レベル信号とに同等に含まれることとなる。このため、差分信号１２を画像信号とすることで、横筋ノイズが低減される。
【００２３】
画素セル７ごとに生じるランダムノイズは、画素セル７のトランジスタのフリッカノイズや熱雑音等に起因して生じる。有効画素信号に対してＯＢ平均値３１を一律に減算させることとすると、黒レベル信号に含まれるランダムノイズが有効画素信号に一律に加わることとなる。行選択回路８で選択された行の各有効画素信号に黒レベル信号のランダムノイズが均一に加わると、水平ラインごとにノイズが生じ、横筋ノイズを低減させる効果が阻害される場合がある。
【００２４】
ＯＢ部６において水平方向の画素セル７を大幅に増加させてＯＢ平均値３１を取ることにより、黒レベル信号に含まれるランダムノイズの影響の低減が可能となる。例えば、ＯＢ部６において水平方向の画素セル７の数をＮ倍とすると、平均化処理によってランダムノイズが１／√Ｎ倍に低減できることが知られている。但し、画素部１に配置される画素セル７の数には限りがあることから、ＯＢ部６の画素セル７の増加は、有効画素部４の画素セル７の減少を招くこととなる。
【００２５】
次に、図２に戻って、本実施の形態に係るＣＭＯＳイメージセンサ１０の動作について説明する。行選択回路８は、有効画素部４の画素セル７の行と、ＯＢ部６の画素セル７の行と、をそれぞれ選択する。
【００２６】
行選択回路８が行を選択することにより、有効画素部４の画素セル７に接続されている垂直信号線９には有効画素信号が出力される。また、ＯＢ部６の画素セル７に接続されている垂直信号線９には黒レベル信号が出力される。有効画素部４の画素セル７から出力された有効画素信号と、ＯＢ部６の画素セル７から出力された黒レベル信号とは、それぞれＡＤＣ１３でデジタル信号に変換され、信号処理回路３へ出力される。
【００２７】
次に、信号処理回路３では、横筋ノイズを低減させる信号処理として、ＡＤＣ１３でデジタル信号へ変換された有効画素信号値から、ＡＤＣ１３でデジタル信号へ変換された黒レベル信号値を減算する。かかる信号処理は、垂直方向へ並列された画素セル７の列ごとに対になっているＡＤＣ１３からの有効画素信号と黒レベル信号との間で、画素セル７の列ごとに独立して行われる。横筋ノイズの原因となる成分は、有効画素信号と黒レベル信号とで同等に含まれていることから、減算処理により、横筋ノイズ成分が除去された差分信号１２が得られる。かかる差分信号１２を画像信号として出力することにより、横筋ノイズが低減された画像を得ることができる。
【００２８】
本実施の形態に係るＣＭＯＳイメージセンサ１０は、垂直方向へ並列された画素セル７の列ごとに独立して減算処理をすることにより、ＯＢ部６の複数の画素セル７からの黒レベル信号の平均化処理が不要となる。黒レベル信号の平均化処理を不要とすることで、黒レベル信号に含まれるランダムノイズ成分が、行選択回路８で選択された行の各有効画素信号に均一に加わることが無くなる。水平方向へ並列された画素セル７に対してランダムノイズ成分が一様に加わることの回避により、水平ラインごとに生じるノイズの低減が可能となる。これにより、画質を劣化させる要因となるノイズを低減させ、高品質な画像を得ることができるという効果を奏する。
【００２９】
（第２の実施の形態）
図３は、第２の実施の形態に係る固体撮像装置であるＣＭＯＳイメージセンサ２０の概略構成図である。本実施の形態に係るＣＭＯＳイメージセンサ２０は、第１のカラム型ＡＤ変換回路２１と第２のカラム型ＡＤ変換回路２２とを有することを特徴とする。第１の実施の形態と同一の部分には同一の符号を付し、重複する説明を省略する。
【００３０】
無効画素部５には、第１のＯＢ部２３と第２のＯＢ部２４とが設けられている。第１のＯＢ部２３は、無効画素部５のうち、有効画素部４に対して垂直下側に位置している。第２のＯＢ部２４は、無効画素部５のうち、有効画素部４に対して垂直上側に位置している。第１のＯＢ部２３と第２のＯＢ部２４とは、互いに異なる位置に配置されている。第１のＯＢ部２３及び第２のＯＢ部２４のいずれも、水平方向について、有効画素部４と略同じ幅をなしている。第１のＯＢ部２３及び第２のＯＢ部２４は、有効画素部４を介して垂直方向へ並列させて設けられている。
【００３１】
第１のカラム型ＡＤ変換回路２１は、第１のＯＢ部２３に近い位置に設けられている。第２のカラム型ＡＤ変換回路２２は、第２のＯＢ部２４に近い位置に設けられている。第１のカラム型ＡＤ変換回路２１と第２のカラム型ＡＤ変換回路２２とは、互いに異なる位置に配置されている。第１の信号処理回路２５は、第１のカラム型ＡＤ変換回路２１で得られたデジタル信号を演算処理することにより画像信号を得る。第２の信号処理回路２６は、第２のカラム型ＡＤ変換回路２２で得られたデジタル信号を演算処理することにより画像信号を得る。
【００３２】
図４は、ＣＭＯＳイメージセンサ２０の回路ブロック図である。第１のＯＢ部２３の画素セル７は、垂直方向にｋ行、水平方向にｎ列と、アレイ状に配置されている。第２のＯＢ部２４の画素セル７も、垂直方向にｋ行、水平方向にｎ列と、アレイ状に配置されている。第１のＯＢ部２３の画素セル７、第２のＯＢ部２４の画素セル７は、黒レベル信号を出力する。画素部１において垂直方向に並列された画素セル７の各列には、第１のＯＢ部２３の画素セル７、有効画素部４の画素セル７、及び第２のＯＢ部２４の画素セル７が含まれている。
【００３３】
有効画素部４の画素セル７に接続された垂直信号線９は、ｎ本設けられている。ｎ本の垂直信号線９は、下側の終端で第１のカラム型ＡＤ変換回路２１に接続されるものと、上側の終端で第２のカラム型ＡＤ変換回路２２に接続されるものとが、水平方向について交互に存在している。
【００３４】
第１のカラム型ＡＤ変換回路２１は、ｎ個のＡＤＣ１３を備える。第１のカラム型ＡＤ変換回路２１は、有効画素部４の画素セル７から読み出された有効画素信号をデジタル信号に変換するＡＤＣ１３（第１のＡＤ変換器）と、第１のＯＢ部２３の画素セル７から読み出された黒レベル信号をデジタル信号に変換するＡＤＣ１３（第２のＡＤ変換器）とが交互になるように並列されている。
【００３５】
第２のカラム型ＡＤ変換回路２２は、ｎ個のＡＤＣ１３を備える。第２のカラム型ＡＤ変換回路２２は、有効画素部４の画素セル７から読み出された有効画素信号をデジタル信号に変換するＡＤＣ１３（第１のＡＤ変換器）と、第２のＯＢ部２４の画素セル７から読み出された黒レベル信号をデジタル信号に変換するＡＤＣ１３（第２のＡＤ変換器）とが交互になるように並列されている。画素部１のうち垂直方向へ並列された画素セル７の列に対して、有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３との対が垂直上側にある構成と、垂直下側にある構成とが交互に配置されている。
【００３６】
第１の信号処理回路２５は、第１のカラム型ＡＤ変換回路２１において対になっている有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３との差分信号１２を出力する。第２の信号処理回路２６は、第２のカラム型ＡＤ変換回路２２において対になっている有効画素信号用のＡＤＣ１３と黒レベル信号用のＡＤＣ１３との差分信号１２を出力する。
【００３７】
次に、ＣＭＯＳイメージセンサ２０の動作について説明する。行選択回路８は、有効画素部４、第１のＯＢ部２３、第２のＯＢ部２４に対して、それぞれ画素セル７の行を選択する。行選択回路８が行を選択することにより、有効画素部４の画素セル７に接続されている垂直信号線９には有効画素信号が出力される。また、第１のＯＢ部２３の画素セル７に接続されている垂直信号線９、第２のＯＢ部２４の画素セル７に接続されている垂直信号線９には黒レベル信号が出力される。
【００３８】
有効画素部４のうち垂直信号線９を介して第１のカラム型ＡＤ変換回路２１へ接続された画素セル７からの有効画素信号と、第１のＯＢ部２３の画素セル７からの黒レベル信号とは、それぞれ第１のカラム型ＡＤ変換回路２１のＡＤＣ１３でデジタル信号に変換され、第１の信号処理回路２５へ出力される。第１の信号処理回路２５では、ＡＤＣ１３でデジタル信号へ変換された有効画素信号値から、ＡＤＣ１３でデジタル信号へ変換された黒レベル信号値を減算する減算処理により、横筋ノイズ成分が除去された差分信号１２が得られる。
【００３９】
有効画素部４のうち垂直信号線９を介して第２のカラム型ＡＤ変換回路２２へ接続された画素セル７からの有効画素信号と、第２のＯＢ部２４の画素セル７からの黒レベル信号とは、それぞれ第２のカラム型ＡＤ変換回路２２のＡＤＣ１３でデジタル信号に変換され、第２の信号処理回路２６へ出力される。第２の信号処理回路２６では、ＡＤＣ１３でデジタル信号へ変換された有効画素信号値から、ＡＤＣ１３でデジタル信号へ変換された黒レベル信号値を減算する減算処理により、横筋ノイズ成分が除去された差分信号１２が得られる。
【００４０】
ＣＭＯＳイメージセンサ２０は、垂直方向へ並列された画素セル７の列ごとに独立して減算処理をすることにより、黒レベル信号の平均化処理を不要とする。水平方向へ並列された画素セル７に対してランダムノイズ成分が一様に加わることの回避により、水平ラインごとに生じるノイズの低減が可能となる。これにより、第１の実施の形態と同様に、画質を劣化させる要因となるノイズを低減させ、高品質な画像を得ることができる。
【００４１】
ＣＭＯＳイメージセンサ２０は、第１のカラム型ＡＤ変換回路２１と第２のカラム型ＡＤ変換回路２２とにＡＤＣ１３を分けて配置することで、ＡＤＣ１３を配置するためのスペースの確保が容易となる。ＡＤＣ１３は、画素セル７と略同じピッチで配置することが可能となる。特に、画素セル７が小型になるほど、余裕を持たせてＡＤＣ１３を配置できることは有利となる。
【００４２】
第１のＯＢ部２３及び第２のＯＢ部２４は、有効画素部４を介して垂直方向へ並列させて設けることで、第１のカラム型ＡＤ変換回路２１の近傍に第１のＯＢ部２３、第２のカラム型ＡＤ変換回路２２の近傍に第２のＯＢ部２４をそれぞれ配置できる。第１のＯＢ部２３、第２のＯＢ部２４からの黒レベル信号を読み出すための垂直信号線９は、有効画素部４内を貫かせずに配置することができる。これにより、画素部１における配線の複雑化を緩和させることができる。
【符号の説明】
【００４３】
１  画素部、２  カラム型ＡＤ変換回路、３  信号処理回路、４  有効画素部、６  ＯＢ部、７  画素セル、１０、２０  ＣＭＯＳイメージセンサ、２１  第１のカラム型ＡＤ変換回路、２２  第２のカラム型ＡＤ変換回路、２３  第１のＯＢ部、２４  第２のＯＢ部。
【図１】
2011040807.tif 000003
【図２】
2011040807.tif 000004
【図３】
2011040807.tif 000005
【図４】
2011040807.tif 000006
【図５】
2011040807.tif 000007