(57)【要約】【課題】シリコン導波路に対する損傷が抑制された状態で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成できるようにする。【解決手段】一部のシリコンコア１３２が露出するレジストマスクを形成し、これをマスクにしたイオン注入技術により、一部のシリコンコア１３２にｐ型不純物を導入し、酸化シリコン層１０２の上に、ｐ型シリコンコア１３２ａを形成する。次に、酸素雰囲気で、９００℃・１０分程度の条件で加熱処理することで、熱酸化膜１０７，１０７ａを、シリコンコア１３１およびｐ型シリコンコア１３２ａに形成する。【選択図】  図１Ｈ
2011180555.tif 000002
【特許請求の範囲】
【請求項１】
酸化シリコンからなる下部クラッド層の上にシリコンからなるシリコンコアを形成する第１工程と、
一部の前記シリコンコアに第１導電型の不純物を導入して第１導電型領域を形成する第２工程と、
前記シリコンコアの表面を熱酸化することで、前記シリコンコアの表面に熱酸化膜を形成する第３工程と、
前記下部クラッド層の上に前記熱酸化膜が形成された前記シリコンコアを覆うように酸化シリコンおよび酸窒化シリコンより選択された材料から構成された上部クラッド層を形成する第４工程と、
前記シリコンコアの前記第１導電型領域の一部が露出する開口部を前記上部クラッド層および前記熱酸化膜に形成する第５工程と、
前記第１導電型領域の露出部に接してゲルマニウム層を選択的に形成する第６工程と、
前記ゲルマニウム層の上層に第２導電型の不純物を導入して第２導電型領域を形成し、前記第１導電型領域，前記ゲルマニウム層，および前記第２導電型領域より構成されたゲルマニウム受光器を形成する第７工程と
を少なくとも備え、
前記上部クラッド層は、前記シリコンコアの熱酸化が抑制される温度条件の範囲で形成する
ことを特徴とする光検出器の製造方法。
【請求項２】
請求項１記載の光検出器の製造方法において、
前記第２工程における第１導電型領域の活性化のための加熱処理と、前記第３工程における熱酸化のための加熱処理とを、同一の装置内で連続的に行うことを特徴とする光検出器の製造方法。
【請求項３】
請求項１または２記載の光検出器の製造方法において、
前記上部クラッド層は、ＣＶＤ法で形成することを特徴とする光検出器の製造方法。
【請求項４】
請求項３記載の光検出器の製造方法において、
前記ＣＶＤ法は、ＥＣＲプラズマＣＶＤ法であることを特徴とする光検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン細線導波路とゲルマニウム受光器とがモノリシックに形成された光検出器の製造方法に関するものである。
【背景技術】
【０００２】
シリコン基板の上に形成された光導波路を基本とする平面導波型光回路は、作製プロセスに半導体電子デバイスの製造技術を利用できるため、まず、作製が容易であり、また、集積化および大規模化にも有利であるなどの特徴を有している。このため、この平面導波型光回路は、光分岐,光スイッチ,波長フィルターなどの光通信のキー部品に広く利用されている。現在の光通信システムに導入されている一般的な平面導波路型光回路は、導波路のコアおよびクラッドが、主に石英系材料で構成されている（非特許文献１参照）。
【０００３】
一方、光デバイスの大幅な小型化、高集積化、さらにはシリコン電子素子との融合を目的に、近年、導波路のコアを石英からシリコンに置き換えて比屈折率差を非常に高くしたシリコン細線導波路の研究が活発になっている（非特許文献２参照）。シリコン細線導波路は光の閉じ込めが強いため、曲げ半径を数ミクロンと小さくでき、非常に微小な光デバイスを実現することが可能となる。また、シリコンは電子回路で広く使われている材料であり、シリコン細線導波路はＣＭＯＳプロセスで形成できることから、シリコン細線導波路を使うことで光回路と電子回路とを同一シリコン基板上に作製することも可能となる。さらにシリコン細線導波路はＣＭＯＳプロセスと親和性を持つゲルマニウム受光器とのモノリシック集積も可能である。シリコン細線導波路を用いることでオンチップ光−電子融合高機能デバイスの実現が期待されている。
【０００４】
光回路と電子回路を融合させるためには受光器の集積が不可欠であり、通信波長帯に感度を持つゲルマニウム受光器をシリコン細線導波路と集積させる試みが始まっている。一般的な、シリコン細線導波路とゲルマニウム受光器とを同一基板上にモノリシック集積する作製方法を図５Ａ〜図５Ｅ用いて説明する。
【０００５】
まず、図５Ａに示すように、シリコン基板５０１と、酸化シリコンからなる埋め込み絶縁層５０２と、単結晶シリコン層５０３とを備えるＳＯＩ（Silicon on Insulator）基板を用意する。次に、公知のリソグラフィ技術とエッチング技術により単結晶シリコン層５０３を選択的にエッチングし、図５Ｂに示すように、埋め込み絶縁層５０２よりなる下部クラッド層の上に、シリコンコア５３１およびシリコンコア５３２を形成する。ここで、シリコンコア５３２は、上部に光吸収層としてのゲルマニウム層が形成されて受光器（光検出器）となる部分である。
【０００６】
次に、シリコンコア５３２にイオン注入技術によりｐ型不純物を導入する。次に、図５Ｃに示すように、埋め込み絶縁層５０２の上に酸化シリコン膜５０６を形成し、形成した酸化シリコン膜５０６でシリコンコア５３１およびシリコンコア５３２が埋め込まれるようにする。この酸化シリコン膜５０６の形成は、例えば、プラズマＣＶＤ法が用いられる。
【０００７】
次に、図５Ｄに示すように、光検出部としたいシリコンコア５３２の上部領域の上部クラッド層となる酸化シリコン膜５０６に、公知のフォトリソグラフィ技術とエッチング技術により、開口部５６１を形成する。次に、開口部５６１の底部に露出したシリコンコア５３２の上面に、選択的にゲルマニウムを堆積することで、図５Ｅに示すように、シリコンコア５３２の上にゲルマニウム層５０７を形成する。例えば、ＧｅＨ4をソースガスとした熱ＣＶＤ法により、シリコンコア５３２の露出している上面に、選択的にゲルマニウムを堆積することができる。ゲルマニウム層５０７は、一部のシリコンコア５３２の上に形成する。
【０００８】
次に、ゲルマニウム層５０７の上層に、イオン注入によりｎ型不純物を導入し、ゲルマニウム層５０７を、シリコンコア５３２に接しているｉ型の層と、このｉ型の上のｎ型の層との２層構造とする。この後、酸化シリコン層を基板全体に堆積させ、また、ゲルマニウム層５０７の下層のｐ型とされているシリコンコア５３２とゲルマニウム層５０７の上層のｎ型の層との間に通電できるように電極を形成する。これらのことにより、ｎ−ｉ−ｐフォトダイオード構造からなるゲルマニウム受光器が、シリコン細線導波路と結合された状態で作製できる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】川内  正夫、「プレーナ光波回路デバイス」、電子情報通信学会論文誌、Ｃ−ＩＩ、Ｖｏｌ．Ｊ８１−Ｃ−ＩＩ、Ｎｏ．６、ｐｐ．５１３−５２３、１９９８年。
【非特許文献２】T.Tsuchizawa, et al. ,"Microphotonics Devices Based on Silicon Microfabrication Technology", IEEE Journal of Selected Topics in Quantum Electronics, vol.11, no.1, pp.232-240, 2005.
【非特許文献３】B.Cunningham  et al. ,"Heteroepitaxial growth of Ge on (100) Si by ultrahigh vacuum chemical vapor deposition", Applied Physics Letters, vol.59, no.27, pp.3574-3576, 1991.
【非特許文献４】植松  真司、他、「新しい物理モデルに基づいたシリコン熱酸化のシミュレーション」、表面科学、ｖｏｌ．２３、ｎｏ．２、ｐｐ．１０４−１１０、２００２年。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した作製方法で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成する場合、次に示すような問題が生じる。
【００１１】
ゲルマニウム成長させる方法として、酸化シリコン膜の上には成長させず、シリコン上にのみゲルマニウムを成長させる選択成長ＣＶＤ法が知られている（非特許文献３）。この方法を利用することで、開口部５６１に露出しているシリコンコア５３２の上のみにゲルマニウム成長させることができる。これにより、酸化シリコン膜５０６に覆われているシリコンコア５３１にはゲルマニウムが成長しないようにすることが可能になる。
【００１２】
ここで、上述したようになゲルマニウム選択成長を良好に行うためには、マスクとして働く酸化シリコン膜５０６の膜質が重要となる。
【００１３】
一般に、高温反応を用いる熱酸化法または熱ＣＶＤ法で形成された酸化シリコン膜は膜質が良いことが知られており、ゲルマニウム選択成長のマスクに適している。しかしこれらの方法では、酸化シリコン膜の形成中に酸化雰囲気となるため、基板上に形成されている構造物が酸化されることになる。構造物がシリコンコアである場合、酸化シリコン膜の形成中にシリコンコアが酸化されてしまい、シリコンコアの形状が崩れて屈折率が変化し、導波路としての機能を維持することができなくなるという問題がある。このため、シリコンコアの上に酸化シリコンを形成する場合、低温プロセスで行うことが重要となる。
【００１４】
ところが、図６に示すように、酸化シリコン膜５０６を低温ＣＶＤで形成すると、シリコンコア５３１による微小な段差があっても、この段差を基点として、膜が脆弱でエッチング耐性がない脆弱領域６０１が形成されてしまうという現象がある。このため、低温ＣＶＤ法の膜でシリコンコアを覆いゲルマニウム選択成長のマスクとした場合、段差により形成された脆弱領域が、ゲルマニウム成長プロセス中にＧｅＨ4によって選択的にエッチングされて穴が開き、この下のシリコンコアが損傷し、また、シリコンコアにゲルマニウムが付着するなどの問題が発生する。
【００１５】
本発明は、以上のような問題点を解消するためになされたものであり、シリコン導波路に対する損傷が抑制された状態で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る光検出器の製造方法は、酸化シリコンからなる下部クラッド層の上にシリコンからなるシリコンコアを形成する第１工程と、一部のシリコンコアに第１導電型の不純物を導入して第１導電型領域を形成する第２工程と、シリコンコアの表面を熱酸化することで、シリコンコアの表面に熱酸化膜を形成する第３工程と、下部クラッド層の上に熱酸化膜が形成されたシリコンコアを覆うように酸化シリコンおよび酸窒化シリコンより選択された材料から構成された上部クラッド層を形成する第４工程と、シリコンコアの第１導電型領域の一部が露出する開口部を上部クラッド層および熱酸化膜に形成する第５工程と、第１導電型領域の露出部に接してゲルマニウム層を選択的に形成する第６工程と、ゲルマニウム層の上層に第２導電型の不純物を導入して第２導電型領域を形成し、第１導電型領域，ゲルマニウム層，および第２導電型領域より構成されたゲルマニウム受光器を形成する第７工程とを少なくとも備え、上部クラッド層は、シリコンコアの熱酸化が抑制される温度条件の範囲で形成する。
【００１７】
上記光検出器の製造方法において、第２工程における第１導電型領域の活性化のための加熱処理と、第３工程における熱酸化のための加熱処理とを、同一の装置内で連続的に行うようにしてもよい。また、上部クラッド層は、ＣＶＤ法で形成すればよい。この場合、ＣＶＤ法は、ＥＣＲプラズマＣＶＤ法であるとよい。
【発明の効果】
【００１８】
以上説明したように、本発明によれば、シリコンコアの表面に熱酸化膜を形成し、この上に上部クラッド層を形成した後で、シリコンコアの一部の第１導電型領域の露出部に接してゲルマニウム層を選択的に形成するようにしたので、シリコン導波路に対する損傷が抑制された状態で、シリコン細線導波路とゲルマニウム受光器とをモノリシックに形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１９】
【図１Ａ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｂ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｃ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｄ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｅ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｆ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｇ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｈ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｉ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｊ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図１Ｋ】本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【図２】本実施の形態における光検出器の製造方法を他の例を説明するための断面図である。
【図３】本実施の形態における光検出器の製造方法に形成した光検出器の顕微鏡写真である。
【図４】実施の形態の製造方法によるゲルマニウム受光器の電流電圧特性を、導波路に光を入射した場合としない場合とで比較した結果を示す特性図である。
【図５Ａ】光検出器の製造方法を説明するための工程図である。
【図５Ｂ】光検出器の製造方法を説明するための工程図である。
【図５Ｃ】光検出器の製造方法を説明するための工程図である。
【図５Ｄ】光検出器の製造方法を説明するための工程図である。
【図５Ｅ】光検出器の製造方法を説明するための工程図である。
【図６】膜が脆弱でエッチング耐性がない脆弱領域６０１を示す断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図を参照して説明する。図１Ａ〜図１Ｋは、本発明の実施の形態における光検出器の製造方法を説明するための工程図である。
【００２１】
まず、図１Ａに示すように、シリコン基板１０１上に酸化シリコン層１０２とシリコン層（表面シリコン層：ＳＯＩ層）１０３とが積層された基板（ＳＯＩ基板）を用意する。例えば、酸化シリコン層１０２は、層厚１〜４μｍ程度とされ、シリコン層１０３は、層厚２００−３００ｎｍ程度とされている。
【００２２】
次に、図１Ｂに示すように、シリコン層１０３の上に酸化シリコン層１０４を形成し、酸化シリコン層１０４の上にレジスト層１０５を形成する。例えば、ＳｉＨ4およびＯ2をソースガスとしたよく知られたプラズマＣＶＤ法により、酸化シリコン層１０４が形成できる。また、紫外線感光レジストや電子線感光レジストなどを、回転塗布法などにより塗布することで、レジスト層１０５が形成できる。
【００２３】
次に、よく知られたリソグラフィ技術によりレジスト層１０５をパターニングし、図１Ｃに示すように、酸化シリコン層１０４の上に、レジストパターン１５１およびレジストパターン１５２を形成する。例えば、レジスト層１０５が紫外線感光レジストである場合、紫外線露光装置を用いて所望の形状のパターンの潜像を露光し、この後、現像することでレジストパターン１５１およびレジストパターン１５２が形成できる。また、レジスト層１０５が電子線感光レジストである場合、電子線露光装置を用いて所望の形状のパターンの潜像を露光し、この後、現像することでレジストパターン１５１およびレジストパターン１５２が形成できる。
【００２４】
次に、レジストパターン１５１およびレジストパターン１５２をマスクとして酸化シリコン層１０４を選択的に除去し、図１Ｄに示すように、マスクパターン１４１およびマスクパターン１４２を形成する。例えば、フッ化炭素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態で酸化シリコン層１０４をエッチングし、レジストパターン１５１およびレジストパターン１５２の形状を酸化シリコン層１０４に転写すれば、マスクパターン１４１およびマスクパターン１４２が形成できる。
【００２５】
次に、レジストパターン１５１およびレジストパターン１５２を除去した後、図１Ｅに示すように、マスクパターン１４１およびマスクパターン１４２をマスクとしてシリコン層１０３を選択的に除去し、シリコンコア１３１およびシリコンコア１３２を形成する。例えば、塩素系またはフッ素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態でシリコン層１０３をエッチングし、マスクパターン１４１およびマスクパターン１４２の形状を酸化シリコン層１０４に転写すれば、シリコンコア１３１およびシリコンコア１３２が形成できる。シリコンコア１３１，シリコンコア１３２は、例えば、断面の形状が、幅３００〜６００ｎｍ，高さ２００〜３００ｎｍ程度に形成されればよい。
【００２６】
この後、マスクパターン１４１およびマスクパターン１４２を除去することで、図１Ｆに示すように、酸化シリコン層１０２よりなる下部クラッド層の上に、シリコンコア１３１およびシリコンコア１３２が形成された状態が得られる。ここで、シリコンコア１３２は、上部に光吸収層としてのゲルマニウム層が形成されて受光器（光検出器）となる部分である。
【００２７】
なお、マスクパターン１４１，１４２の除去は、例えば、濃度１％程度の薄いフッ酸溶液によるウエットエッチにより行えばよい。このとき、下層の酸化シリコン層１０２もある程度エッチングされる。マスクパターン１４１，１４２はシリコンコア１３１，１３２のエッチング後には数十ｎｍと薄くなっているので、マスクパターン１４１，１４２のエッチングにおいて、酸化シリコン層１０２も厚さ数十ｎｍ程度エッチングされる。しかしながら、この程度の量であれば、酸化シリコン層１０２がエッチングされても影響はない。
【００２８】
次に、よく知られたリソグラフィ技術により基板上に、一部のシリコンコア１３２が露出するレジストマスクを形成し、これをマスクにしたイオン注入技術により、一部のシリコンコア１３２にｐ型不純物を導入し、図１Ｇに示すように、酸化シリコン層１０２の上に、ｐ型シリコンコア（第１導電型領域）１３２ａを形成する。ｐ型シリコンコア１３２ａは、光検出部とする領域である。なお、図示されていないが、他の領域においては、ｐ型シリコンコア１３２ａに連続してシリコンコア１３２が形成されている。
【００２９】
次に、酸素雰囲気で、９００℃・１０分程度の条件で加熱処理することで、図１Ｈに示すように、層厚５ｎｍ程度の薄い熱酸化膜１０７，１０７ａを、シリコンコア１３１およびｐ型シリコンコア１３２ａに形成する。なお、図示されていないが、他の領域においては、ｐ型シリコンコア１３２ａに連続するシリコンコア１３２の表面にも、酸化膜が形成される。
【００３０】
この程度の酸化であれば、シリコンからなるコアの形状を崩すことはなく、屈折率への影響はほとんどない。このようにして、酸化膜を形成した後、イオン注入したｐ型不純物の活性化および拡散のための熱処理を９００℃〜１０００℃程度の温度条件で行う。熱酸化による薄い酸化膜の形成とｐ型不純物の活性化熱処理とは、別々に行ってもよいが、ほぼ同じ温度の処理になるので、同じ装置内で酸素ガスと窒素ガスを切り替えることで連続的に行うと効率的である。熱酸化による薄い酸化膜の形成およびｐ型不純物の活性化熱処理の順序は、入れ替わってもよい。
【００３１】
次に、酸化シリコン層１０２の上に酸化シリコン膜１０６を形成し、形成した酸化シリコン膜１０６でシリコンコア１３１およびｐ型シリコンコア１３２ａ（シリコンコア１３２）が埋め込まれるようにする。酸化シリコン膜１０６は、上部クラッドとなる。
【００３２】
酸化シリコン膜１０６の形成は、既に形成されているシリコンコア１３１およびｐ型シリコンコア１３２ａ（シリコンコア１３２）が、酸化されることで形状が崩れ、また、屈折率が変化しないような条件で行うことが重要である。例えば、酸化シリコン膜１０６をＣＶＤ法で形成する場合、よく知られた熱酸化がシリコンコア１３１およびｐ型シリコンコア１３２ａ（シリコンコア１３２）に生じない範囲の温度で行う。
【００３３】
一般に、シリコンの酸化プロセスは、８００−１２００℃  で行われている(非特許文献4参照)ので、酸化性の雰囲気で行われるＣＶＤ法で酸化シリコン膜１０６を形成する場合、少なくとも８００℃ よりも低い温度を条件とすることが重要となる。この条件においても、酸化をより抑制するという観点では、安全を見て、６００℃  以下の温度条件とすることが望ましいものと考えられる。
【００３４】
ここで、低温での酸化シリコン膜１０６形成は、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法により形成することができる。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスおよびＯ2ガスを１：２程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコンを堆積すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎ程度で、酸化シリコン膜１０６を形成することができる。また、形成される酸化シリコン膜１０６は、屈折率が１．４６程度となる。なお、本実施の形態においても、前述したように、シリコンコア１３１およびｐ型シリコンコア１３２ａ（シリコンコア１３２）の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコン膜１０６を形成してもよい。
【００３５】
次に、図１Ｉに示すように、酸化シリコン膜１０６および熱酸化膜１０７ａに、ｐ型シリコンコア１３２ａにまで貫通する開口部１６１を形成する。例えば、公知のフォトリソグラフィ技術により、該当部に開口部を有するマスクパターンを形成し、このマスクパターンをマスクとして酸化シリコン膜１０６を選択的にエッチング除去することで、開口部１６１が形成できる。開口部１６１を形成した後に、上記マスクパターンは除去する。
【００３６】
次に、開口部１６１の底部に露出したｐ型シリコンコア１３２ａの上面に、選択的にゲルマニウムを堆積することで、図１Ｊに示すように、一部のｐ型シリコンコア１３２ａの上にゲルマニウム層１０８を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ法により、基板温度６００℃の条件でゲルマニウムを堆積することで、ｐ型シリコンコア１３２ａの露出している上面に、選択的にゲルマニウムを堆積することができる。ゲルマニウム層１０８は、層厚１μｍ程度とすればよい。
【００３７】
次に、よく知られたリソグラフィ技術でゲルマニウム層１０８の上面以外の部分にマスクを形成し、ゲルマニウム層１０８の上層のみにイオンインプラ技術を用いてｎ型不純物を導入し、ｎ型ゲルマニウム層（第２導電型領域）１０８ａを形成する。この結果、ｐ型シリコンコア１３２ａ−ゲルマニウム層１０８−ｎ型ゲルマニウム層１０８ａにより、いわゆるｐｉｎ構造が形成される。
【００３８】
次に、図１Ｋに示すように、まず、ＥＣＲＣＶＤ法などにより酸化シリコン膜１０９を形成する。酸化シリコン膜１０９は、ゲルマニウム層１０８，ｎ型ゲルマニウム層１０８ａを覆うように形成する。次に、酸化シリコン膜１０９に、ｎ型ゲルマニウム層１０８ａにまで到達する貫通孔および、ｐ型シリコンコア１３２ａにまで貫通する貫通孔を形成し、これら貫通孔に導電性材料を充填することで、電極１１１，１１２を形成する。電極１１１は、ｐ型シリコンコア１３２ａに接続し、電極１１２は、ｎ型ゲルマニウム層１０８ａに接続する。これらのプロセスにより、ｐ型シリコンコア１３２ａ，ゲルマニウム層１０８，およびｎ型ゲルマニウム層１０８ａより構成されたゲルマニウム受光器を備える光検出器が、シリコン細線導波路と共に形成される。
【００３９】
なお、上述した説明ではシリコン導波路として図２の（ａ）に示すようなチャネル型のシリコン細線導波路を例に作製方法を説明したが、これに限るものではない。例えば、図２の（ｂ）に示すようなリブ型のシリコン細線導波路でも同様な方法で作製することができる。
【００４０】
シリコンコア１３１を覆うように形成される酸化シリコン膜１０６はシリコンコア１３１の段差形状をほぼそのまま引き継ぐ。このため、実際には、図２の（ａ）に示すようにシリコンコア１３１と同じ程度の１００ｎｍから３００ｎｍの段差形状が表面に形成された状態となる。しかし、シリコンコア１３１を熱酸化膜１０７で覆った後であれば、下地の組成が同じ酸化シリコンとなるので低温ＣＶＤによる酸化シリコン膜の形成において、段差があっても図６を用いて説明したような脆弱な部分ができにくい。
【００４１】
また、たとえ段差をもとに脆弱領域が形成され、ゲルマニウム膜形成工程で形成された脆弱領域が選択的にエッチングされても、高い膜質の熱酸化膜によって守られているため、シリコンコアに損傷が入り、また、ゲルマニウムが付着するなどのことが抑制されるようになる。
【００４２】
従って、以上に説明した本実施の形態によれば、シリコン導波路デバイスの優れた特性を維持したまま、ゲルマニウム光受光器と集積させることができるようになる。
【００４３】
なお、シリコンコアの断面サイズとして数１００ｎｍ角のシリコン細線導波路で作製方法を説明したが、数μｍ角のサイズが大きいコア形状のシリコン導波路でもこの作製方法を使うことで特性のよい導波路デバイスとゲルマニウム光受光器の集積が実現できる。
【００４４】
図３は、上述した実施の形態の製造方法により、シリコン導波路（Si wire WG）の一部のシリコンコア上にゲルマニウム層を形成したゲルマニウム受光器（Ge-PD）近傍の光学顕微鏡写真である。ゲルマニウム層がシリコンコアの所望の部分に選択的に形成できていることがわかる。また、シリコンコアも損傷無く形成できていることがわかる。
【００４５】
図４は、上述した実施の形態の製造方法によるゲルマニウム受光器の電流電圧特性を、導波路に光を入射した場合としない場合とで比較したものである。光を入射しない場合（ｂ）、逆電圧を印加したときにゲルマニウム受光器から得られる電流（暗電流）は６０ｎＡと非常に小さい値を示した。暗電流が小さいことは、作製された光検出器が微弱な光も検出できる高い検出感度を持っていることを示している。
【００４６】
一方、導波路の片端から光ファイバーを使って光を導入した場合（ａ）は、ゲルマニウム受光器からの電流が約３桁以上増加している。入射した光が導波路を伝わってゲルマニウム受光器に到達し、これによって光検出器で大きい光電流が発生したことを示している。
【００４７】
図３，４の結果から、本実施の形態によれば、ゲルマニウム受光器を作製集積してもシリコン導波路が傷むことがなくなったので、導波路の導波する光が損失することなくゲルマニウム受光器に到達し、かつゲルマニウム受光器が感度よくその光を検出できていることが確認された。
【００４８】
以上に説明したように、本実施の形態によれば、シリコンコアを薄い熱酸化シリコン膜と低温ＣＶＤによる酸化シリコン膜の２層構造で覆ってゲルマニウム選択成長のマスクとすることにしたので、ゲルマニウム成長工程においてシリコンコアに損傷が発生し、またゲルマニウムが付着するなどの問題が発生しない。このため、ゲルマニウム受光器との集積プロセスにおいても、シリコンコアよりなる光導波路が損傷を受けることなく、また、導波路特性を損ねることなく、良好な集積でバイスが作製できるようになる。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。
【００５０】
例えば、上述の実施の形態では、ＣＶＤ法で酸化シリコン膜を堆積して上部クラッド層を形成する場合について説明したが、これに限るものではない。例えば、クラッド層として酸窒化シリコン膜を用いることもできる。ＳｉＨ4，Ｏ2ガスにＮ2を追加したガスを用いることで、酸化シリコン膜の場合と同じ方法を使って低温で酸窒化シリコン膜を堆積できる。
【００５１】
また、ＣＶＤ法に限らず、スパッタ法で堆積することで、上部クラッド層を形成する場合についても、本発明が適用可能である。スパッタ法によっても、シリコンコアにおける熱酸化が抑制される温度条件の範囲で、酸化シリコン膜や酸窒化シリコン膜を形成することができる。また、コアは、単結晶シリコンに限るものではなく、多結晶シリコン、アモルファスシリコンであってもよいことはいうまでもない。また、上述では、一部のシリコンコア１３２をｐ型シリコンコア１３２ａとし、また、一部のゲルマニウム層１０８をｎ型ゲルマニウム層１０８ａとしたが、一部のシリコンコア１３２をｎ型シリコンコアとし、また、一部のゲルマニウム層１０８のｐ型ゲルマニウム層としてもよい。
【符号の説明】
【００５２】
１０１…シリコン基板、１０２…酸化シリコン層、１０３…シリコン層、１０４…酸化シリコン層、１０５…レジスト層、１０６…酸化シリコン膜、１０７，１０７ａ…熱酸化膜、１０８…ゲルマニウム層、１０９…酸化シリコン膜、１１１，１１２…電極、１３１，１３２…シリコンコア、１３２ａ…ｐ型シリコンコア、１４１，１４２…マスクパターン、１５１，１５２…レジストパターン。
【図１Ａ】
2011180555.tif 000003
【図１Ｂ】
2011180555.tif 000004
【図１Ｃ】
2011180555.tif 000005
【図１Ｄ】
2011180555.tif 000006
【図１Ｅ】
2011180555.tif 000007
【図１Ｆ】
2011180555.tif 000008
【図１Ｇ】
2011180555.tif 000009
【図１Ｈ】
2011180555.tif 000010
【図１Ｉ】
2011180555.tif 000011
【図１Ｊ】
2011180555.tif 000012
【図１Ｋ】
2011180555.tif 000013
【図２】
2011180555.tif 000014
【図４】
2011180555.tif 000015
【図５Ａ】
2011180555.tif 000016
【図５Ｂ】
2011180555.tif 000017
【図５Ｃ】
2011180555.tif 000018
【図５Ｄ】
2011180555.tif 000019
【図５Ｅ】
2011180555.tif 000020
【図６】
2011180555.tif 000021
【図３】
2011180555.tif 000022