(57)【要約】【課題】ゲート電極とソース・ドレイン電極を高いアライメント精度で形成することができるとともに、リフトオフ工程を行うことなくソース・ドレイン電極を高い精度でパターニングすることができる薄膜トランジスタの製造方法を提供する。【解決手段】光透過性の基板上に遮光性のゲート電極、光透過性の絶縁層、酸化物半導体層、光透過性の導電層を順次形成する。次いで、導電層上に反転型のレジスト膜又はネガ型のレジスト膜を設け、反転型のレジスト膜を設けた場合は基板側から露光した後、像反転処理を施し、ネガ型のレジスト膜を設けた場合は基板側から露光し、次いで、レジスト膜を現像することにより、導電層上にゲート電極に対応する位置に開口部を有するレジストパターンを形成する。レジストパターンの開口部を通じて導電層をエッチングすることにより、導電層を分割してソース電極及びドレイン電極を形成する。【選択図】図２
2011216606.tif 000002
【特許請求の範囲】
【請求項１】
光透過性の基板上の一部に遮光性のゲート電極を形成する工程と、
前記基板上及び前記ゲート電極上に光透過性の絶縁層を形成する工程と、
前記絶縁層上の一部に該絶縁層を介して前記ゲート電極を跨ぐように重なる酸化物半導体層を形成する工程と、
前記酸化物半導体層上に該酸化物半導体層を介して前記ゲート電極を跨ぐように重なる光透過性の導電層を形成する工程と、
前記導電層上に反転型のレジスト膜又はネガ型のレジスト膜を設け、前記反転型のレジスト膜を設けた場合は、前記基板側から露光した後、像反転処理を施し、前記ネガ型のレジスト膜を設けた場合は、前記基板側から露光し、次いで、該レジスト膜を現像することにより、前記導電層上に前記ゲート電極に対応する位置に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの前記開口部を通じて前記導電層をエッチングすることにより、該導電層を分割してソース電極及びドレイン電極を形成する工程と、
を含む薄膜トランジスタの製造方法。
【請求項２】
前記像反転処理として、前記レジスト膜側から全面露光する請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記酸化物半導体層上に前記導電層を形成する工程と前記レジストパターンを形成する工程との間に、前記ソース電極及びドレイン電極を形成する工程において前記導電層をエッチングする際に使用するエッチング液から前記酸化物半導体層を保護する保護層を形成する工程を含む請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記基板として樹脂基板を用いる請求項１〜請求項３のいずれか一項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
有機電界発光（有機ＥＬ）表示装置、液晶表示装置、Ｘ線撮像装置等の電子デバイスを製造する場合、支持基板上に薄膜トランジスタ（ＴＦＴ）及びキャパシタを作製し、次いで、製造する電子デバイスに応じて電極や機能層を形成する。
例えば、ボトムゲート型の薄膜トランジスタを作製する場合は、ガラス基板上に、ゲート電極、絶縁層（ゲート絶縁膜）、シリコン半導体層（活性層）、ソース・ドレイン電極を順次形成及びパターニングを行う。
一方、電子デバイスの一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の代わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかしながら、上述のシリコン半導体層を活性層として用いる薄膜トランジスタの製造は、比較的高温の熱処理工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
【０００３】
活性層を構成するシリコン薄膜に代わる半導体材料として酸化物半導体膜が提案されている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物は低温での成膜が可能であり、樹脂基板上に室温成膜可能な材料として注目されている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物を活性層に用いた薄膜トランジスタは、非晶質シリコンを活性層に用いた薄膜トランジスタよりも高い移動度が得られるため、フレキシブルな電子デバイス用の薄膜トランジスタとして検討されている。
【０００４】
しかし、樹脂基板は薄膜トランジスタの製造工程における熱や溶媒によって寸法が変化し、アライメント精度が低下し易いという問題もある。
そこで、樹脂基板を用いて酸化物半導体層を有する薄膜トランジスタを製造する方法として、例えば、ゲート電極をマスクとして用い、酸化物半導体層に部分的に紫外光を照射してシート抵抗値を低下させることによりソース・ドレイン電極とそれぞれ電気的に接続されるソース領域及びドレイン領域を自己整合的に形成する方法が提案されている（特許文献１参照）。
【０００５】
また、樹脂基板上に、ゲート電極、酸化物半導体層、ゲート絶縁層を順次形成し、ゲート絶縁層上にポジ型レジストを塗布し、ゲート電極をマスクとして基板側から露光し、現像後、ソース・ドレイン電極となる金属膜を形成し、その後、リフトオフ工程によりレジスト膜を除去することで自己整合的にソース・ドレイン電極を形成する方法が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１１１１２５号公報
【特許文献２】特開２００６−１６５５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、ゲート電極とソース・ドレイン電極を高いアライメント精度で形成することができるとともに、リフトオフ工程を行うことなくソース・ドレイン電極を高い精度でパターニングすることができる薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、以下の本発明が提供される。
＜１＞  光透過性の基板上の一部に遮光性のゲート電極を形成する工程と、前記基板上及び前記ゲート電極上に光透過性の絶縁層を形成する工程と、前記絶縁層上の一部に該絶縁層を介して前記ゲート電極を跨ぐように重なる酸化物半導体層を形成する工程と、前記酸化物半導体層上に該酸化物半導体層を介して前記ゲート電極を跨ぐように重なる光透過性の導電層を形成する工程と、前記導電層上に反転型のレジスト膜又はネガ型のレジスト膜を設け、前記反転型のレジスト膜を設けた場合は、前記基板側から露光した後、像反転処理を施し、前記ネガ型のレジスト膜を設けた場合は、前記基板側から露光し、次いで、該レジスト膜を現像することにより、前記導電層上に前記ゲート電極に対応する位置に開口部を有するレジストパターンを形成する工程と、前記レジストパターンの前記開口部を通じて前記導電層をエッチングすることにより、該導電層を分割してソース電極及びドレイン電極を形成する工程と、を含む薄膜トランジスタの製造方法。
＜２＞  前記像反転処理として、前記レジスト膜側から全面露光する＜１＞に記載の薄膜トランジスタの製造方法。
＜３＞  前記酸化物半導体層上に前記導電層を形成する工程と前記レジストパターンを形成する工程との間に、前記ソース電極及びドレイン電極を形成する工程において前記導電層をエッチングする際に使用するエッチング液から前記酸化物半導体層を保護する保護層を形成する工程を含む＜１＞又は＜２＞に記載の薄膜トランジスタの製造方法。
＜４＞  前記基板として樹脂基板を用いる＜１＞〜＜３＞のいずれかに記載の薄膜トランジスタの製造方法。
【発明の効果】
【０００９】
本発明によれば、ゲート電極とソース・ドレイン電極を高いアライメント精度で形成することができるとともに、ソース・ドレイン電極をリフトオフ工程を行うことなく高い精度でパターニングすることができる薄膜トランジスタの製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る薄膜トランジスタの製造方法の工程の一例（前半）を概略的に示している。
【図２】本発明に係る薄膜トランジスタの製造方法の工程の一例（後半）を概略的に示している。
【図３】本発明により形成されるレジストパターンの開口部の断面形状を示す概略図である。
【発明を実施するための形態】
【００１１】
以下、添付の図面を参照しながら、本発明について具体的に説明する。
本発明に係る薄膜トランジスタの製造方法は、光透過性の基板上の一部に遮光性のゲート電極を形成する工程と、前記基板上及び前記ゲート電極上に光透過性の絶縁層を形成する工程と、前記絶縁層上の一部に該絶縁層を介して前記ゲート電極を跨ぐように重なる酸化物半導体層を形成する工程と、前記酸化物半導体層上に該酸化物半導体層を介して前記ゲート電極を跨ぐように重なる光透過性の導電層を形成する工程と、前記導電層上に反転型のレジスト膜又はネガ型のレジスト膜を設け、前記反転型のレジスト膜を設けた場合は、前記基板側から露光した後、像反転処理を施し、前記ネガ型のレジスト膜を設けた場合は、前記基板側から露光し、次いで、該レジスト膜を現像することにより、前記導電層上に前記ゲート電極に対応する位置に開口部を有するレジストパターンを形成する工程と、前記レジストパターンの前記開口部を通じて前記導電層をエッチングすることにより、該導電層を分割してソース電極及びドレイン電極を形成する工程と、を含む。
【００１２】
図１及び図２は、本発明に係る薄膜トランジスタの製造方法の工程の一例を概略的に示している。なお、以下の説明では、レジストパターンを形成する工程では、反転型のレジスト膜を設ける場合について主に説明するが、ネガ型レジストを用いてもよい。
【００１３】
＜ゲート電極の形成＞
光透過性の基板１０上の一部に遮光性のゲート電極１２を形成する（図１（Ａ））。
【００１４】
−光透過性の基板−
まず、薄膜トランジスタ１００が形成される基板（支持体）１０としては、光透過性のほか、少なくとも薄膜トランジスタ１００を形成する面が絶縁性を有し、さらに、寸法安定性、耐溶剤性、加工性、耐熱性などを有するものを用いることが好ましい。
【００１５】
上記のような条件を満たす基板１０としては、ガラス、ジルコニア安定化酸化イットリウム（ＹＳＺ）等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ膜などの無機絶縁膜、または、その多層膜などのバリアコートを施したものを使用することが好ましい。
【００１６】
また、有機材料からなる樹脂基板を使用してもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエ−テルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料などが挙げられる。
有機材料からなる樹脂基板は、熱や溶剤などにより変形し易いが、本発明では、活性層としてスパッタ法等により低温で成膜することができる酸化物半導体層を形成し、ソース・ドレイン電極１８Ａ，１８Ｂを自己整合的に形成するため、製造工程中、基板が多少伸縮しても高いアライメント精度を達成することができる。
また、樹脂基板を用いる場合は、酸素や水分の透過を抑制するため、少なくとも片面に、バリア層としてＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機層、または、有機薄膜、無機薄膜の多層構造を形成することが好ましい。
【００１７】
基板１０の形状、構造、大きさ、厚み等については特に制限はなく、目的等に応じて適宜選択すればよい。一般的には、基板１０の形状としては、取り扱い性、薄膜トランジスタの形成容易性等の観点から、板状であることが好ましい。基板１０の構造は、単層構造であってもよいし、積層構造であってもよい。
また、基板１０は、単一部材で構成されていてもよいし、２つ以上の部材で構成されていてもよい。
【００１８】
−ゲート電極−
基板１０上に形成されるゲート電極１２は、電圧の印加によって酸化物半導体層１６を通じてソース・ドレイン電極１８Ａ，１８Ｂ間の電流を制御する。
ゲート電極１２は、レジストパターン２２を形成する工程において基板側からの露光に用いる光を透過しないように形成する。ゲート電極１２を構成する材料としては、その厚みにもよるが、例えば、Ｃｕ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が好適に挙げられる。なお、これらの材料のうち、背面露光法により基板側より露光する際、露光に用いる光がゲート電極を透過してしまわないように露光する光に対して不透明な材料との積層構造を構成する場合もある。
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から、使用する材料との適性、基板１０の材質等を考慮して適宜選択した方法に従って成膜する。
【００１９】
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極１２及びゲート配線を同時にパターニングする。
ゲート電極１２の厚みは、レジストパターン２２を形成する工程において基板側からの露光光を透過させないほか、ゲート配線の抵抗を下げ、薄膜トランジスタの制御信号の遅延を防ぐ観点から、例えば、１０ｎｍ以上とし、ゲート電極１２の上に形成される各層の段差を小さくして破断を防止する観点から、１０００ｎｍ以下とする。
【００２０】
＜絶縁層の形成＞
基板１０上にゲート電極１２を形成した後、基板１０及びゲート電極１２上に光透過性の絶縁層（ゲート絶縁層）１４を形成する（図１（Ｂ））。
ゲート絶縁層１４は、レジストパターン２２を形成する工程において基板側からの露光光を透過するように形成する。ゲート絶縁層１４を構成する材質は、その厚みによるが、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁材料が挙げられ、それらの化合物を２種以上含む絶縁層としてもよい。また、ポリイミドのような高分子絶縁体を用いてもよい。
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従ってゲート電極１２及び基板１０上に成膜し、必要に応じてフォトリソグラフィ法、シャドウマスク法によって所定の形状にパターニングを行う。
【００２１】
ゲート絶縁層１４の厚みは、リーク電流の抑制及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁層１４の厚みが大き過ぎると光透過性の低下や駆動電圧の上昇を招いてしまう。ゲート絶縁層１４の材質にもよるが、光透過性のほか、成膜に要する時間と電圧耐性の観点から、ゲート絶縁層１４の厚さは、例えば、無機絶縁体であれば５０ｎｍ以上１０００ｎｍ以下とし、高分子絶縁体であれば自己組織化膜まで考慮すると数ｎｍ以上５μｍ以下とする。
【００２２】
＜酸化物半導体層の形成＞
絶縁層１４を形成した後、絶縁層１４上の一部に該絶縁層１４を介して前記ゲート電極１２を跨ぐように重なる酸化物半導体層１６を形成する。
酸化物半導体層１６は、光透過性を有し、レジストパターン２２を形成する工程において基板側からの露光光を透過する。酸化物半導体層１６を構成する材料は、非晶質酸化物半導体が好ましい。非晶質酸化物半導体は、低温で成膜可能であるため、プラスチックのような可撓性を有する樹脂基板にも成膜することができる。
Ｉｎ、Ｇａ、Ｚｎ及びＳｎの少なくとも一つを含有する非晶質酸化物半導体が好ましく、Ｉｎ又はＺｎを含有する非晶質酸化物半導体がより好ましい。低温で成膜可能な非晶質酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、及びＩｎ、Ｇａ及びＺｎを含む酸化物が挙げられる。組成としては、Ｉｎ、Ｇａ、Ｚｎのいずれか一種、もしくは二種類あるいは三種類全てを含む酸化物が好ましい。これらは、キャリアが電子のｎ型半導体である。なお、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層１６に用いてもよいし、特開２００６−１６５５２９号公報に開示されている酸化物半導体を用いてもよい。
【００２３】
組成がＩｎ、Ｇａ、及びＺｎを含む酸化物で非晶質酸化物半導体が好ましく、特にＩｎＧａＺｎＯ４の組成に近いもの（適宜「ＩＧＺＯ」という。）がより好ましい。低温で形成した場合は非晶質状態のＩｎ、Ｇａ、及びＺｎを含む化合物となり、組成比率は結晶のように整数組成とならず、色々任意な値となる。この組成の非晶質酸化物半導体の特徴としては、電気伝導度が増加するにつれ電子移動度が増加する傾向を示す。電気伝導度を制御するには、成膜中の酸素分圧により制御が可能である。
酸化物半導体層１６の厚みは、レジストパターン２２を形成する工程において基板側からの露光光を透過するほか、ドレイン電流が十分に流れる観点と、成膜に要する時間が長くなり過ぎないようにする観点から、例えば、５ｎｍ以上１５０ｎｍ以下とする。
また、酸化物半導体層１６の電気伝導度は、活性層として機能させるため、１０−１１Ｓｃｍ−１以上１０−７Ｓｃｍ−１未満であることが好ましい。
【００２４】
酸化物半導体層１６として例えばＩＧＺＯ層を形成する場合は、Ｉｎ、Ｇａ、及びＺｎを目標の組成で含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜する。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。酸化物半導体層１６はフォトリソ技術・エッチング技術により所望の領域に加工される。
【００２５】
＜保護層の形成＞
酸化物半導体層１６を形成した後、導電層１８を形成するが、その前に酸化物半導体層１６上に保護層（図示せず）を形成してもよい。この保護層は、導電層１８をエッチングする際に使用するエッチング液から酸化物半導体層１６を保護する。保護層は、導電層１８をエッチングするためのエッチング液に対するエッチングレートができるだけ遅いことが好ましい。保護層を構成する材料として、具体的には、酸化ガリウム、ＴｉＯ、ＳｉＯ２、Ｓｉ３Ｎ４などが挙げられる。保護層を導入した場合は導電層１８を形成する前にレジストを塗布した後、基板側から背面露光をし、その後、ゲート電極１２上以外の保護層を除去する工程を入れる。これにより導電層１８と半導体層１６が直接接続する。但し、保護層自体の厚さ、抵抗値によりこの工程を必要としない場合もある。
【００２６】
＜導電層の形成＞
酸化物半導体層１６上に該酸化物半導体層１６を介して前記ゲート電極１２を跨ぐように重なる光透過性の導電層１８を形成する（図１（Ｃ））。
この導電層１８は、後にソース・ドレイン電極１８Ａ，１８Ｂを構成するものである。導電層１８は、所望の配線パターンをフォトリソグラフィ工程及びエッチング工程により形成した後、レジストパターン２２を形成する工程において基板側からの露光光を透過するように光透過性を有する材料、厚みで形成する。具体的な材料としては、Ｃｕ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物、積層膜が挙げられる。光透過性の観点からＩＴＯ、ＩＺＯが特に好ましいが金属層を薄膜化して金属酸化物導電膜との積層にしてもよい。
導電層１８の厚みは、その材料によって異なるが、光透過性のほか、成膜性、導電性（低抵抗化）などを考慮すると、例えば、１０ｎｍ以上１０００ｎｍ以下とする。
【００２７】
成膜法は特に限定されず、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から材料との適性を考慮して選択した方法に従って成膜すればよい。
例えば、ＩＴＯ層を形成する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができ、有機導電性化合物を選択する場合には湿式成膜法に従って行うことができる。
【００２８】
＜レジストパターンの形成＞
前記導電層１８上に反転型のレジスト膜２０を設け、前記基板側から露光した後、像反転処理を施す。次いで、該レジスト膜２０を現像することにより、前記導電層１８上に前記ゲート電極１２に対応する位置に開口部２４を有するレジストパターン２２を形成する。
【００２９】
‐反転レジスト‐
反転型のレジスト(適宜「反転レジスト」という。)を、例えばスピンコーティングにより導電層１８上に付与してレジスト膜２０を形成する。
反転レジストとしては、露光後の特定の処理の有無によってポジ像もしくはネガ像を得ること（ポジネガ反転）ができるレジストを用いる。露光後の特定の処理としては、レジストの種類によって異なるが、加熱、他の波長光による露光、雰囲気、現像液などによる処理が挙げられる。現像後に得られるレジストパターン２２の解像度をより向上させる観点から、特に、露光の仕方(照射波長)によってポジ像もしくはネガ像を得ることができる反転レジストが好ましい。市販されている反転レジストとして、例えば、ＡＺ５２１４Ｅ（ＡＺエレクトロニックマテリアルズ（株）製）が挙げられる。
【００３０】
‐露光‐
導電層１８上にレジスト膜２０を形成した後、基板側から露光する(図１（Ｄ）)。露光光源としては、レジストの種類にもよるが、例えば、高圧水銀灯、ｄｅｅｐ−ＵＶ、等を用いることができる。露光操作の簡便さなどの観点から高圧水銀灯を光源として用いることが好ましい。
基板側から露光すると、基板１０、絶縁層１４、酸化物半導体層１６、導電層１８は光を透過するが、ゲート電極１２は光を透過せず、マスクとして機能する。これによりレジスト膜２０には、露光された部分が現像処理によって除去可能なポジ像が形成される。
【００３１】
次いで、レジスト膜側から全面露光する（図２（Ａ））。露光光源としては、使用する反転レジストにもよるが、例えば、ＡＺ５２１４Ｅ等を用いることができる。露光操作の簡便さなどの観点から高圧水銀ランプを光源として用いることが好ましい。
レジスト膜側から全面露光すると、ポジネガ反転され、レジスト膜２０にはネガ像が形成される。
【００３２】
‐現像‐
上記のように基板側とレジスト膜側から露光したレジスト膜２０をレジスト現像液により現像する。これにより、導電層１８上にゲート電極１２に対応する位置に開口部２４を有するレジストパターン２２が形成される（図２（Ｂ））。
このように反転レジストを用いてポジネガ反転を行なえば、現像、剥離工程で特殊な処理は必要なく、図２（Ｂ）に示されるように、レジストパターン２２には導電層側の幅がゲート電極１２の幅よりも狭くなるように傾斜した断面形状を有する開口部２４が形成される。
なお、ネガ型レジストを用いる場合は、導電層１８上にネガ型レジスト膜を設け、基板側から露光した後、該レジスト膜２０を現像することにより、導電層１８上にゲート電極１２に対応する位置に開口部を有するレジストパターンを形成することができる。
【００３３】
＜ソース・ドレイン電極の形成＞
レジストパターン２２を形成した後、レジストパターン２２の開口部２４を通じて導電層１８をエッチングすることにより、該導電層１８を分割してソース電極１８Ａ及びドレイン電極１８Ｂを形成する（図２（Ｃ）））。
エッチング液は導電層１８を構成する材料に応じて選択すればよい。例えば、ＩＴＯ層であればシュウ酸を用いてエッチングを行なえばよい。エッチングにより導電層１８が分割されてソース・ドレイン電極１８Ａ，１８Ｂが形成される。なお、酸化物半導体層１６上のレジストパターン２２の開口部２４に対応する位置に保護層が設けられていれば、エッチングストッパーとして機能する。この場合、導電層１８がエッチングされた後、酸化物半導体層１６がエッチングされることを抑制することができる。
【００３４】
ここで、レジストパターン２２の開口部２４から露出している導電層１８がエッチングされるが、図３に示すように、開口部２４は導電層１８側の幅がゲート電極１２の幅よりも狭くなるように傾斜した断面形状を有するため、エッチングされる領域は少なくともゲート電極１２の幅より狭くなる。従って、ソース・ドレイン電極１８Ａ，１８Ｂは、絶縁層１４と酸化物半導体層１６を介してゲート電極１２と重なりを有し、ゲート電極１２への電圧の印加によって酸化物半導体層１６を通じてソース・ドレイン電極１８Ａ，１８Ｂ間のスイッチングを行なうことができる。
【００３５】
また、ソース・ドレイン電極１８Ａ，１８Ｂはフォトリソグラフィとエッチングによって形成されるため、一般的なポジ型レジストを用いてソース・ドレイン電極をリフトオフ法により形成する場合の問題点、すなわち、リフトオフ工程による残留レジスト、剥離物付着による歩留まりの低下、リフトオフ工程に由来する低タクトプロセス等の課題を解消することができる。
【００３６】
上記工程を経て、薄膜トランジスタ１００が製造される。本発明の方法によれば、ソース・ドレイン電極１８Ａ，１８Ｂを自己整合的に形成するため、アライメント精度が高く、しかも、リフトオフではなく、フォトリソグラフィとエッチングによってソース・ドレイン電極１８Ａ，１８Ｂをパターニングするため、パターニング精度が高いソース・ドレイン電極１８Ａ，１８Ｂを形成することができる。
【００３７】
＜その後の工程＞
導電層１８をソース・ドレイン電極１８Ａ，１８Ｂにパターニングした後、必要に応じレジストパターン２２を除去する（図２（Ｄ））。
さらに、製造する電子デバイスに応じて、画素電極、他の機能層等を形成する。例えば有機ＥＬ表示装置を製造する場合は、層間絶縁膜（平坦化層）、有機ＥＬ素子等を順次形成した後、封止する。あるいは、放射線撮像装置を製造する場合は、層間絶縁膜（平坦化層）、電荷収集電極、光電変換層（電荷発生層、電荷輸送層）、バイアス電極、蛍光体層などを順次積層すればよい。
【実施例】
【００３８】
以下、実施例を説明するが、本発明はこれらに限定されるものではない。
【００３９】
＜実施例１＞
片面にバリア層（材質：有機膜/無機膜の積層構造、厚み：２μｍ）を設けた樹脂基板（材質：ＰＥＮ）上に、スパッタリングによってＭｏ膜（４０ｎｍ）を成膜し、フォトリソグラフィ及びエッチングによりゲート電極及びゲート配線を形成した。
次いで、ゲート絶縁層としてスパッタリングによってＳｉＯ２膜（厚み：２００ｎｍ）を成膜した。
ゲート絶縁層上にＩＧＺＯ膜（厚み：５０ｎｍ）を成膜した後、ＩＧＺＯ膜をフォトリソグラフィ及びエッチングによってパターニングすることにより、ゲート絶縁層を介してゲート電極を跨ぐように活性層を形成した。
【００４０】
次いで、活性層及びゲート絶縁層上にスパッタリング法によってＩＴＯ層（厚み：１００ｎｍ）を形成した。この後、所望の配線パターンをフォトリソ技術により形成した。
次いで、ＩＴＯ層上にＡＺ５２１４Ｅ（ＡＺエレクトロニックマテリアルズ（株）製）を用いてスピンコーティングにより反転型のレジスト膜を形成した。
プリベーク（９０℃、１５分）を行い、基板側から露光（ｇ線、波長：４３６ｎｍ、露光時間：６秒）した後、反転ベーク（９０℃、１５分）、レジスト膜側から全面露光（ｇ線、波長：４３６ｎｍ、露光時間：２０秒）を行った。次いで、現像（ＡＺ−３００ＭＩＦ  デベロッパ  １２０秒）、純水リンス、ポストベーク（１２０℃、３０分）を行った。これにより、Ｍｏ層（ゲート電極及びゲート配線）に対応する位置に開口部を有するレジストパターンが形成された。
【００４１】
次いで、シュウ酸を用いてＩＴＯ層のエッチングを行った。活性層との選択性に気をつけながらエッチングにより、レジストパターンの開口部に相当する位置でＩＴＯ層が分割され、ソース・ドレイン電極が形成された。これにより薄膜トランジスタを形成した。
なお、活性層の上にＳｉＯ２，ＳｉＮ，ＧａＯ等の保護層を形成した場合、Ｓ／Ｄ導電層形成前に、ゲート電極・配線の位置に対応した活性層上のみに保護層が残るようにゲート電極・配線層をマスクとした背面露光を行い、活性層上の所望の位置のみに保護層を残してエッチングストッパーとして働かせる場合もある。
【００４２】
＜比較例１＞
実施例１と同様に、基板上に、ゲート電極（ゲート配線）、ゲート絶縁層、活性層（ＩＧＺＯ）を順次形成した。
次いで、リフトオフ用のレジストとしてＴＳＭＲ８９００（東京応化工業社製）を用いてゲート絶縁層及び活性層上にレジスト膜を形成し、基板側からの露光後、レジスト膜側からの全面露光を行わず、現像を行った。これにより、ゲート電極及びゲート配線上にレジストパターンが形成された。
次いで、スパッタリング法によってＩＴＯ層（厚み：１００ｎｍ）を形成した。その後、リフトオフを行い、ソース・ドレイン電極をパターニングした。
【００４３】
−評価−
実施例１及び比較例１でそれぞれ製造した薄膜トランジスタについて以下のような評価を行った。実施例１では１０個の素子（ＴＦＴ）についてＩｄ  ｖｓ．Ｖｇ特性を測定してほぼ同程度の特性を得たが、比較例１では１０個のうち３個が動作しなかった。調べて見ると、比較例１の場合はリフトオフが不完全であり、ソース・ドレイン電極が形成できていない部分があった。原因を調べたところ、リフトオフを確実に行うには自己整合法でゲート上に残るレジストの厚さ方向の断面形状が逆台形形状、すなわち、下側よりも上側が大きい形状となる必要があるが、比較例１ではレジストの断面形状が下側よりも上側が小さい台形型となっていたため、リフトオフが完全になされておらず、Ｓ／Ｄ配線が繋がったままになっており、リフトオフの歩留まりが悪いことがわかった。また、リフトオフされたレジストがガラス基板に付着し、うまく取れないという課題も見られた。
【００４４】
以上、本発明について説明したが、本発明は上記実施形態及び実施例に限定されない。例えば、本発明に係る方法で製造される薄膜トランジスタを備えた基板の用途は有機ＥＬ表示装置や放射線撮像装置の製造に限定されず、液晶表示装置、電子ペーパーなどの薄膜トランジスタにより駆動する他の電子デバイスの製造に適用してもよい。
また、放射線撮像装置を製造する場合でも、蛍光体層と有機光電変換層を備えた間接型に限らず、蛍光体層を備えた直接変換型の製造に適用してもよい。
【符号の説明】
【００４５】
１０   基板
１２   ゲート電極
１４   絶縁層
１６   酸化物半導体層
１８Ａ ソース電極
１８Ｂ ドレイン電極
１８   導電層
２０   レジスト膜
２２   レジストパターン
２４   開口部
１００  薄膜トランジスタ
【図１】
2011216606.tif 000003
【図２】
2011216606.tif 000004
【図３】
2011216606.tif 000005