(57)【要約】【課題】裏面を入射光の受光面とした裏面照射型の固体撮像素子において、残像、クロストーク等の発生を防止すること。【解決手段】半導体基板１０内において裏面から表面に向かう順に、Ｐ型の受光表面層１２と、光電変換された信号電荷を蓄積するＮ型のフォトダイオード１１と、Ｐ型の電位障壁層１４と、フォトダイオード１１から転送される信号電荷を蓄積するＮ型の電荷蓄積層１３を設ける。フォトダイオード１１から電荷蓄積層１３に信号電荷を転送するとき以外には、裏面バイアス発生回路７により受光表面層１２に０Ｖの電圧が印加され、信号電荷の転送時には、負のパルス信号が印加される。【選択図】図２
2011040536.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面である裏面を受光面とした単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子であって、
前記各単位セルは、
前記半導体基板内において厚み方向に前記裏面に最も近い位置に設けられた第１導電型の受光表面層と、
前記半導体基板内において前記受光表面層よりも前記半導体基板の他方の主面である表面に近い側に設けられ、前記受光表面層に入射された光を光電変換して得られた信号電荷を蓄積する、第１導電型とは逆極性の第２導電型の光電変換領域と、
前記半導体基板内において前記光電変換領域よりも前記表面に近い側に設けられ、前記光電変換領域から転送された信号電荷を蓄積する第２導電型の電荷蓄積層と、
前記半導体基板内において前記光電変換領域と前記電荷蓄積層との間に介在する第１導電型の電位障壁層と、
前記光電変換領域に蓄積される信号電荷を前記電位障壁層の電位障壁により前記電荷蓄積層に転送させないための第１電圧と、前記信号電荷を前記電位障壁層を介して前記電荷蓄積層に転送するための第２電圧を選択的に前記受光表面層に印加する電極と、
を備えることを特徴とする固体撮像素子。
【請求項２】
前記電極に前記電圧を供給するバイアス回路を備え、
前記バイアス回路は、
前記第１電圧として、
前記光電変換領域に信号電荷を蓄積する蓄積期間に、前記電位障壁層に電位障壁が形成される電圧を供給し、
前記第２電圧として、
前記信号電荷の転送期間には、前記第１導電型がＰ型、前記第２導電型がＮ型の場合に前記光電変換領域から前記電荷蓄積層に向かって電位が単調増加する電圧を供給し、前記第１導電型がＮ型、前記第２導電型がＰ型の場合に前記光電変換領域から前記電荷蓄積層に向かって電位が単調減少する電圧を供給することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記転送期間は、
垂直ブランキング期間中の所定の期間であり、
前記蓄積期間は、
前記所定の期間を除く期間であり、水平走査期間と水平ブランキング期間を含む垂直走査期間の少なくとも一部を含む期間であることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記転送期間は、
水平ブランキング期間中の所定の期間であり、
前記蓄積期間は、
前記所定の期間を除く期間であり、少なくとも水平走査期間を含む期間であることを特徴とする請求項２に記載の固体撮像素子。
【請求項５】
前記転送期間の少なくとも一部が前記電荷蓄積層から信号電荷を出力する期間に重なり、前記転送期間と前記出力する期間が略同時に終了することを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記半導体基板内において前記電荷蓄積層よりも前記表面に近い側に第１導電型の蓄積表面層が設けられていることを特徴とする請求項１から５のいずれか１項に記載の固体撮像素子。
【請求項７】
前記電極は、
前記半導体基板の裏面上に設けられ、当該受光表面層と電気的に接続された透明電極であることを特徴とする請求項１から６のいずれか１項に記載の固体撮像素子。
【請求項８】
前記第１電圧が接地電位であることを特徴とする請求項１から７のいずれか１項に記載の固体撮像素子。
【請求項９】
半導体基板の一方の主面である裏面を受光面とした単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子の駆動方法であって、
前記各単位セルは、
前記半導体基板内において厚み方向に前記裏面に最も近い位置に設けられた第１導電型の受光表面層と、
前記半導体基板内において前記受光表面層よりも前記半導体基板の他方の主面である表面に近い側に設けられ、前記受光表面層に入射された光を光電変換して得られた信号電荷を蓄積する、第１導電型とは逆極性の第２導電型の光電変換領域と、
前記半導体基板内において前記光電変換領域よりも前記表面に近い側に設けられ、前記光電変換領域から転送された信号電荷を蓄積する第２導電型の電荷蓄積層と、
前記半導体基板内において前記光電変換領域と前記電荷蓄積層との間に介在する第１導電型の電位障壁層と、を備え、
当該駆動方法は、
前記光電変換領域に信号電荷を蓄積する蓄積期間に、前記光電変換領域に蓄積される信号電荷を前記電位障壁層の電位障壁により前記電荷蓄積層に転送させないための第１電圧を前記受光表面層に印加する第１ステップと、
前記信号電荷の転送期間に、前記信号電荷を前記電位障壁層を介して前記電荷蓄積層に転送するための第２電圧として、前記第１導電型がＰ型、前記第２導電型がＮ型の場合には前記光電変換領域から前記電荷蓄積層に向かって電位が単調増加する電圧を、前記第１導電型がＮ型、前記第２導電型がＰ型の場合には前記光電変換領域から前記電荷蓄積層に向かって電位が単調減少する電圧を前記受光表面層に印加する第２ステップと、
を含むステップを実行することを特徴とする固体撮像素子の駆動方法。
【請求項１０】
前記転送期間は、
垂直ブランキング期間中の所定の期間であり、
前記蓄積期間は、
前記所定の期間を除く期間であり、水平走査期間と水平ブランキング期間を含む垂直走査期間の少なくとも一部を含む期間であることを特徴とする請求項９に記載の固体撮像素子の駆動方法。
【請求項１１】
前記転送期間は、
水平ブランキング期間中の所定の期間であり、
前記蓄積期間は、
前記所定の期間を除く期間であり、少なくとも水平走査期間を含む期間であることを特徴とする請求項９に記載の固体撮像素子の駆動方法。
【請求項１２】
前記転送期間の少なくとも一部が前記電荷蓄積層から信号電荷を出力する期間に重なり、前記転送期間と前記出力する期間が略同時に終了することを特徴とする請求項１１に記載の固体撮像素子の駆動方法。
【請求項１３】
前記第１電圧が接地電位であることを特徴とする請求項９から１２のいずれか１項に記載の固体撮像素子の駆動方法。
【請求項１４】
半導体基板内において厚み方向に当該半導体基板の一方の主面である裏面に最も近い位置に設けられた第１導電型の受光表面層に入射された光を光電変換し、光電変換された信号電荷を当該半導体基板内において前記受光表面層よりも当該半導体基板の他方の主面である表面に近い側に設けられた、第１導電型とは逆極性の第２導電型の蓄積領域に蓄積し、蓄積された信号電荷を信号読み出し期間に当該半導体基板内で前記受光表面層よりも前記表面に近い側に設けられた読み出し回路により前記蓄積領域から読み出す単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子の駆動方法であって、
信号電荷の蓄積期間に、
信号電荷の蓄積のための第１電圧として接地電位を前記受光表面層に印加し、
前記蓄積期間を除く期間であり、水平ブランキング期間中における所定の期間に、
前記第１導電型がＰ型、前記第２導電型がＮ型の場合には前記第１電圧よりも電位が低い第２電圧を前記受光表面層に印加し、
前記第１導電型がＮ型、前記第２導電型がＰ型の場合には前記第１電圧よりも電位が高い第２電圧を前記受光表面層に印加することを特徴とする固体撮像素子の駆動方法。
【請求項１５】
前記蓄積期間は、
少なくとも水平走査期間を含む期間であることを特徴とする請求項１４に記載の固体撮像素子の駆動方法。
【請求項１６】
前記所定の期間の少なくとも一部が前記信号読み出し期間に重なり、前記所定の期間と前記信号読み出し期間が略同時に終了することを特徴とする請求項１４または１５に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその駆動方法に関する。
【背景技術】
【０００２】
ビデオカメラやデジタルスチルカメラ用の固体撮像素子として、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子が広く用いられている。これらの固体撮像素子は、２次元状に配列された単位セルを有するが、撮像された画像の高解像度化または固体撮像素子の小型化のため、一般に単位セルサイズが縮小される傾向にある。固体撮像素子の単位セルは、光電変換素子であるフォトダイオードと、フォトダイオードに蓄積された信号電荷を読み出すための信号読み出し回路等から構成される。
【０００３】
従来、ビデオカメラやデジタルスチルカメラ用の固体撮像素子は、フォトダイオードと信号読み出し回路等のデバイスを半導体基板の一面に形成し、このデバイス形成面を受光面とした、いわゆる表面照射型固体撮像素子が主流であった。
しかしながら、近年、単位セルの縮小に伴い、単位セルサイズに対するフォトダイオードの開口面積（開口率）が低下する弊害を回避するため、デバイス形成面とは反対側の面を受光面とした、いわゆる裏面照射型の固体撮像素子が実用化され始めている。
【０００４】
図１２は、従来の裏面照射型の固体撮像素子における単位セルの構造を示す断面図である（特許文献１の図１）。
同図に示すように、半導体基板１０１の第１面（同図上側の面）上に配線層が設けられ、半導体基板１０１内の第１面に近い側に画素毎に信号読み出し回路となる転送ＭＯＳトランジスタ１１０と信号電荷伝達路１１１が設けられており、第１面とは反対側の第２面（同図下側）を受光面として、半導体基板１０１内の第２面に近い側にフォトダイオードＮ層１０２とフォトダイオードＰ層１０３が設けられている。隣接する画素間は、Ｐ型の分離領域１０４によって仕切られている。
【０００５】
この特許文献１では、フォトダイオードＮ層１０２に蓄積された信号電荷を読み出す際に、転送ＭＯＳトランジスタ１１０の制御電極１１２に正の電圧を印加して、転送ＭＯＳトランジスタ１１０をＯＮ状態にすることにより、転送ＭＯＳトランジスタ１１０のソースに相当するフォトダイオードＮ層１０２から、ドレインに相当する拡散浮遊領域１１３に信号電荷を転送するようになっている。
【０００６】
また、特許文献２には、裏面照射型の固体撮像素子において、受光面から入射した光電子を、受光面とは反対面側に設けられた光電変換領域に誘導するため、受光面側に配置した電極に電圧を印加することによって、半導体基板の深さ方向の電場を発生させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１５０５２１号公報
【特許文献２】特開２００３−３３８６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の固体撮像素子の構成では、いわゆる残像やランダムノイズ、クロストークが発生するという問題がある。
すなわち、光電変換された信号電荷のより多くをフォトダイオードＮ層１０２に蓄積させるには、フォトダイオードＮ層１０２の電位井戸をより深くすれば良く、電位井戸を深くするには、フォトダイオードＮ層１０２のＮ型の不純物濃度を濃くすれば良い。
【０００９】
しかしながら、不純物濃度を濃くすることで電位井戸を深くして、フォトダイオードＮ層１０２の電位を同じＮ型の信号電荷伝達路１１１と同程度の電位またはこれ以上に上げてしまうと、フォトダイオードＮ層１０２に蓄積された信号電荷が信号電荷伝達路１１１に導かれ難くなる。また、信号電荷伝達路１１１の幅がフォトダイオードＮ層１０２に対して極端に狭く、信号電荷が信号電荷伝達路１１１に入り難い構成になっている。
【００１０】
そのため、転送ＭＯＳトランジスタ１１０をＯＮにしても、そのＯＮ期間にフォトダイオードＮ層１０２に蓄積された信号電荷の全てを、信号電荷伝達路１１１を通過させて拡散浮遊領域１１３まで転送させることができず、ある程度の量の信号電荷がフォトダイオードＮ層１０２に残ってしまい、これが残像やランダムノイズを発生させることになる。
このような信号電荷が残ることを防止するために、フォトダイオードＮ層１０２のＮ型の不純物濃度をできるだけ、例えば真性半導体と同程度にまで下げて、フォトダイオードＮ層１０２の電位を下げる構成をとることもできる。
【００１１】
しかしながら、このようにすればフォトダイオードＮ層１０２の電位井戸が浅くなり、事実上フォトダイオードＮ層１０２に信号電荷を蓄積する機能を有しなくなる。結果として、光電変換された信号電荷のうち電位井戸から溢れるものが生じ、その溢れた信号電荷とフォトダイオードＮ層１０２近傍で発生した信号電荷とが隣接する画素に拡散することが生じ易くなり、これがクロストークを発生させることになる。
【００１２】
一方、特許文献２に開示されている固体撮像素子では、受光面側に配置した電極に負の直流バイアス電圧を印加するため、固体撮像素子の動作期間中は常時、反対側の面のＰ型ウエルから受光面側に配置した電極に電流が流れることになる。これにより消費電力が増加してこれに伴う温度上昇によるランダムノイズが増加するという問題がある。
本発明は、上記の問題点に鑑みてなされたものであって、残像やランダムノイズおよびクロストークなどを防止することができる固体撮像素子およびこれの駆動方法を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明に係る固体撮像素子は、半導体基板の一方の主面である裏面を受光面とした単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子であって、前記各単位セルは、前記半導体基板内において厚み方向に前記裏面に最も近い位置に設けられた第１導電型の受光表面層と、前記半導体基板内において前記受光表面層よりも前記半導体基板の他方の主面である表面に近い側に設けられ、前記受光表面層に入射された光を光電変換して得られた信号電荷を蓄積する、第１導電型とは逆極性の第２導電型の光電変換領域と、前記半導体基板内において前記光電変換領域よりも前記表面に近い側に設けられ、前記光電変換領域から転送された信号電荷を蓄積する第２導電型の電荷蓄積層と、前記半導体基板内において前記光電変換領域と前記電荷蓄積層との間に介在する第１導電型の電位障壁層と、前記光電変換領域に蓄積される信号電荷を前記電位障壁層の電位障壁により前記電荷蓄積層に転送させないための第１電圧と、前記信号電荷を前記電位障壁層を介して前記電荷蓄積層に転送するための第２電圧を選択的に前記受光表面層に印加する電極と、を備えることを特徴とする。
【発明の効果】
【００１４】
このようにすれば、光電変換された信号電荷を光電変換領域に蓄積する期間に第１電圧を電極に印加して、電位障壁層に電位障壁を形成して光電変換領域に形成される電位井戸に信号電荷を蓄積しつつ、光電変換領域から信号電荷を電荷蓄積層に転送する期間になると、転送のための第２電圧を電極に印加することにより転送を行わせることができる。
これにより、光電変換領域の電位井戸をある程度深くしても蓄積された信号電荷を全て転送することができ、拡散により生じるクロストークや残像、ランダムノイズの発生を防止することができる。
【００１５】
また、前記電極に前記電圧を供給するバイアス回路を備え、前記バイアス回路は、前記第１電圧として、前記光電変換領域に信号電荷を蓄積する蓄積期間に、前記電位障壁層に電位障壁が形成される電圧を供給し、前記第２電圧として、前記信号電荷の転送期間には、前記第１導電型がＰ型、前記第２導電型がＮ型の場合に前記光電変換領域から前記電荷蓄積層に向かって電位が単調増加する電圧を供給し、前記第１導電型がＮ型、前記第２導電型がＰ型の場合に前記光電変換領域から前記電荷蓄積層に向かって電位が単調減少する電圧を供給するとしても良い。
【００１６】
また、前記転送期間は、垂直ブランキング期間中の所定の期間であり、前記蓄積期間は、前記所定の期間を除く期間であり、水平走査期間と水平ブランキング期間を含む垂直走査期間の少なくとも一部を含む期間であるとしても良い。
このような構成において、全単位セルについて転送期間を所定の期間に設定すると共に蓄積期間を同一期間に設定することにより、いわゆるグローバルシャッターを実現することができる。
【００１７】
さらに、前記転送期間は、水平ブランキング期間中の所定の期間であり、前記蓄積期間は、前記所定の期間を除く期間であり、少なくとも水平走査期間を含む期間であるとしても良い。
このようにすれば、各単位セルが、水平ブランキング期間毎にその水平ブランキング期間中の所定の期間になると光電変換領域に蓄積された信号電荷を電荷蓄積層に転送して電荷蓄積層に信号電荷を蓄積しつつ、蓄積された信号電荷を出力する選択行になると、それまでに電荷蓄積層に蓄積された信号電荷を出力することができると共に、その蓄積期間を選択行になってから次の選択行までの期間とすることにより、蓄積期間が一行毎に一水平走査周期ずつずれる、いわゆるローリングシャッターを実現することができる。
【００１８】
ここで、前記転送期間の少なくとも一部が前記電荷蓄積層から信号電荷を出力する期間に重なり、前記転送期間と前記出力する期間が略同時に終了するとしても良い。
このようにすれば、光電変換領域に蓄積された信号電荷の電荷蓄積層への転送と、電荷蓄積層に蓄積された信号電荷の出力とを同時に並行して行うことができる。
また、前記半導体基板内において前記電荷蓄積層よりも前記表面に近い側に第１導電型の蓄積表面層が設けられているとしても良い。
【００１９】
このようにすれば、電荷蓄積層における前記表面側の面の電位を安定しつつ界面準位による暗電流の発生を抑制することができる。
さらに、前記電極は、前記半導体基板の裏面上に設けられ、当該受光表面層と電気的に接続された透明電極であるとしても良い。
このようにすれば、半導体基板の裏面に面方向に均一に電圧を印加することができる。
【００２０】
また、前記第１電圧が接地電位であるとしても良い。
このようにすれば、信号電荷の転送時以外のときにおける消費電力の低減を図ることができる。
また、本発明に係る固体撮像素子の駆動方法は、半導体基板の一方の主面である裏面を受光面とした単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子の駆動方法であって、前記各単位セルは、前記半導体基板内において厚み方向に前記裏面に最も近い位置に設けられた第１導電型の受光表面層と、前記半導体基板内において前記受光表面層よりも前記半導体基板の他方の主面である表面に近い側に設けられ、前記受光表面層に入射された光を光電変換して得られた信号電荷を蓄積する、第１導電型とは逆極性の第２導電型の光電変換領域と、前記半導体基板内において前記光電変換領域よりも前記表面に近い側に設けられ、前記光電変換領域から転送された信号電荷を蓄積する第２導電型の電荷蓄積層と、前記半導体基板内において前記光電変換領域と前記電荷蓄積層との間に介在する第１導電型の電位障壁層と、を備え、当該駆動方法は、前記光電変換領域に信号電荷を蓄積する蓄積期間に、前記光電変換領域に蓄積される信号電荷を前記電位障壁層の電位障壁により前記電荷蓄積層に転送させないための第１電圧を前記受光表面層に印加する第１ステップと、前記信号電荷の転送期間に、前記信号電荷を前記電位障壁層を介して前記電荷蓄積層に転送するための第２電圧として、前記第１導電型がＰ型、前記第２導電型がＮ型の場合には前記光電変換領域から前記電荷蓄積層に向かって電位が単調増加する電圧を、前記第１導電型がＮ型、前記第２導電型がＰ型の場合には前記光電変換領域から前記電荷蓄積層に向かって電位が単調減少する電圧を前記受光表面層に印加する第２ステップと、を含むステップを実行することを特徴とする。
【００２１】
このようにすれば、光電変換された信号電荷を光電変換領域に蓄積する期間に第１電圧を印加して、電位障壁層に電位障壁を形成して光電変換領域に形成される電位井戸に信号電荷を蓄積しつつ、光電変換領域から信号電荷を電荷蓄積層に転送する期間になると、転送のための第２電圧を印加することにより転送を行わせることができる。
これにより、光電変換領域の電位井戸をある程度深くしても蓄積された信号電荷を全て転送することができ、拡散により生じるクロストークや残像、ランダムノイズの発生を防止することができる。
【００２２】
また、前記転送期間は、垂直ブランキング期間中の所定の期間であり、前記蓄積期間は、前記所定の期間を除く期間であり、水平走査期間と水平ブランキング期間を含む垂直走査期間の少なくとも一部を含む期間であるとしても良い。
このような構成において、全単位セルについて転送期間を所定の期間に設定すると共に蓄積期間を同一期間に設定することにより、いわゆるグローバルシャッターを実現することができる。
【００２３】
さらに、前記転送期間は、水平ブランキング期間中の所定の期間であり、前記蓄積期間は、前記所定の期間を除く期間であり、少なくとも水平走査期間を含む期間であるとしても良い。
このようにすれば、各単位セルが、水平ブランキング期間毎にその水平ブランキング期間中の所定の期間になると光電変換領域に蓄積された信号電荷を電荷蓄積層に転送して電荷蓄積層に信号電荷を蓄積しつつ、蓄積された信号電荷を出力する選択行になると、それまでに電荷蓄積層に蓄積された信号電荷を出力することができると共に、その蓄積期間を選択行になってから次の選択行までの期間とすることにより、蓄積期間が一行毎に一水平走査周期ずつずれる、いわゆるローリングシャッターを実現することができる。
【００２４】
ここで、前記転送期間の少なくとも一部が前記電荷蓄積層から信号電荷を出力する期間に重なり、前記転送期間と前記出力する期間が略同時に終了するとしても良い。
このようにすれば、光電変換領域に蓄積された信号電荷の電荷蓄積層への転送と、電荷蓄積層に蓄積された信号電荷の出力とを同時に並行して行うことができる。
さらに、前記第１電圧が接地電位であるとしても良い。
【００２５】
このようにすれば、信号電荷の転送時以外のときにおける消費電力の低減を図ることができる。
本発明に係る固体撮像素子の駆動方法は、半導体基板内において厚み方向に当該半導体基板の一方の主面である裏面に最も近い位置に設けられた第１導電型の受光表面層に入射された光を光電変換し、光電変換された信号電荷を当該半導体基板内において前記受光表面層よりも当該半導体基板の他方の主面である表面に近い側に設けられた、第１導電型とは逆極性の第２導電型の蓄積領域に蓄積し、蓄積された信号電荷を信号読み出し期間に当該半導体基板内で前記受光表面層よりも前記表面に近い側に設けられた読み出し回路により前記蓄積領域から読み出す単位セルが複数、行列状に配列されてなる裏面照射型の固体撮像素子の駆動方法であって、信号電荷の蓄積期間に、信号電荷の蓄積のための第１電圧として接地電位を前記受光表面層に印加し、前記蓄積期間を除く期間であり、水平ブランキング期間中における所定の期間に、前記第１導電型がＰ型、前記第２導電型がＮ型の場合には前記第１電圧よりも電位が低い第２電圧を前記受光表面層に印加し、前記第１導電型がＮ型、前記第２導電型がＰ型の場合には前記第１電圧よりも電位が高い第２電圧を前記受光表面層に印加することを特徴とする。
【００２６】
このようにすれば、信号電荷の蓄積期間を含めて常に半導体基板に信号電荷の転送のための電圧を印加し続ける従来の構成に比べて消費電力を抑制して、高消費電力に伴う温度上昇によるランダムノイズの発生を防止することができる。
また、前記蓄積期間は、少なくとも水平走査期間を含む期間であるとしても良い。
さらに、前記所定の期間の少なくとも一部が前記信号読み出し期間に重なり、前記所定の期間と前記信号読み出し期間が略同時に終了するとしても良い。
【００２７】
このようにすれば、蓄積領域に蓄積された信号電荷を信号読み出し回路に送るための電界を形成しつつ、同時に信号電荷の読み出しを実行することができ、蓄積された信号電荷の残留の防止を図ることができる。
【図面の簡単な説明】
【００２８】
【図１】実施の形態１に係る固体撮像素子の全体構成を示す図である。
【図２】固体撮像素子の単位セルの要部断面図である。
【図３】単位セルの等価回路図である。
【図４】固体撮像素子の駆動方法を示すタイミングチャートである。
【図５】固体撮像素子の駆動方法を示すタイミングチャートである。
【図６】固体撮像素子の電位分布図である。
【図７】実施の形態２に係る固体撮像素子の単位セルの要部断面図である。
【図８】実施の形態３に係る固体撮像素子の駆動方法を示すタイミングチャートである。
【図９】実施の形態３に係る固体撮像素子の駆動方法を示すタイミングチャートである。
【図１０】実施の形態４に係る固体撮像素子の駆動方法を示すタイミングチャートである。
【図１１】実施の形態４に係る固体撮像素子の電位分布図である。
【図１２】従来の固体撮像素子の単位セルの要部断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、図面を用いて説明する。
＜実施の形態１＞
図１は、本実施形態に係る固体撮像素子の一例を示す全体構成図である。
同図に示すように、固体撮像素子は、撮像領域１と、垂直走査回路２と、水平走査回路３と、列読み出し回路４と、出力回路５と、タイミングジェネレータ６と、裏面バイアス発生回路７などを有する。
【００３０】
撮像領域１は、ＣＭＯＳセンサからなる複数の画素（単位セル）８が行方向（同図左右方向）と列方向（同図上下方向）に複数、行列状に配列されてなる画素アレイであり、単位セル毎に入射光を光電変換して画素信号を生成する。
垂直走査回路２は、水平信号線Ｌ１〜Ｌｎを制御して、各行を順次選択し、選択した行の各単位セル８の画素信号を読み出す。読み出された各単位セル８の画素信号は、垂直信号線ＶＬ１〜ＶＬｎを介して列読み出し回路４に送られる。この読み出しは、水平ブランキング期間に行われる。
【００３１】
列読み出し回路４は、水平走査回路３の制御に基づき、選択行の各単位セル８から送られて来る画素信号を画素単位で順次、出力回路５に出力する。この信号出力は、水平走査期間に行なわれる。
出力回路５は、列読み出し回路３から送られて来る画素信号を後段に出力する。
裏面バイアス発生回路７は、裏面バイアスパルスφＢＢを各画素８に出力する。この裏面バイアスパルスφＢＢの内容については、後述する。
【００３２】
タイミングジェネレータ６は、垂直走査回路２、水平走査回路３、列読み出し回路４、裏面バイアス発生回路７を駆動させるための信号を各回路に供給する。なお、タイミングジェネレータ６および裏面バイアス発生回路７のどちらかもしくは両方は、撮像領域と同一の半導体基板に設けられていてもよいし、別の半導体基板に設けられていてもよい。
図２は、１つの単位セル８の要部断面図である。
【００３３】
同図に示すように、単位セル８は、半導体基板１０の一方の面である上面を第１面（表（おもて）面）、他方の面である下面を第２面（裏面）として、第１面上に配線層２６と支持基板２８がこの順に配されると共に、第２面が入射光を受光する受光面となる裏面照射型のものである。なお、同図の構成は、他の単位セル８について同じである。
半導体基板１０内において、厚み方向に第２面に最も近い位置には、入射光を受光するＰ型の受光表面層１２が設けられており、Ｐ型の受光表面層１２よりも第１面に近い側には、Ｎ型の光電変換領域１１が設けられている。
【００３４】
Ｐ型の受光表面層１２は、Ｎ型の光電変換領域１１における第２面側の面の電位を固定すると共に、第２面の半導体界面近傍をホールで充満させて、界面準位による暗電流の発生を抑制する。受光表面層１２は、半導体基板１０の第２面を含む内部領域に設けられ、半導体基板１０の第２面を形成する構成になっている。
Ｎ型の光電変換領域１１は、受光された入射光を光電変換すると共に光電変換された信号電荷を蓄積するフォトダイオードとして機能する。以下、光電変換領域１１をフォトダイオード１１という。
【００３５】
半導体基板１０内において厚み方向にフォトダイオード１１よりも第１面に近い側には、フォトダイオード１１から転送される信号電荷を蓄積するＮ型の電荷蓄積層１３が設けられている。
半導体基板１０内においてＮ型のフォトダイオード１１とＮ型の電荷蓄積層１３との間には、フォトダイオード１１から電荷蓄積層１３への信号電荷を転送するとき以外の期間に信号電荷に対する電位障壁を形成するＰ型の電位障壁層１４が設けられている。
【００３６】
また、半導体基板１０内において電位障壁層１４よりも第１面に近い側には、Ｎ型の電荷蓄積層１３をソース、Ｎ型の浮遊拡散層１５をドレイン、トランスファゲート１６をゲートとしたＭＯＳ型の読み出しトランジスタＭ４１（図３）が設けられている。
読み出しトランジスタＭ４１は、電荷蓄積層１３に蓄積された信号電荷を読み出して、これを画素信号として、画素アンプとしての増幅トランジスタＭ４３（図３）、選択トランジスタＭ４４（図３）を介して垂直信号線ＶＬにより列読み出し回路４に送る。
【００３７】
読み出しトランジスタＭ４１や画素アンプは、半導体基板１０内において厚み方向に電位障壁層１４よりも第１面に近い側に設けられたＰ型ウエル１８内に設けられている。
Ｎ型の電荷蓄積層１３における第１面側の面上には、Ｐ型の蓄積表面層１７が設けられており、Ｐ型の蓄積表面層１７は、隣接する他の単位セルとの境界の機能を有するＰ型の第１の分離領域１９に接している。Ｐ型の分離領域１９は、接地されている。
【００３８】
Ｐ型の蓄積表面層１７は、半導体基板１０の第１面を含む内部領域に設けられ、半導体基板１０の第１面の一部を形成する構成になっている。
Ｐ型の蓄積表面層１７も、Ｐ型の受光表面層１２と同様に、Ｎ型の電荷蓄積層１３における第１面側の面の電位を固定すると共に、第１面の半導体界面近傍をホールで充満させ、界面準位による暗電流の発生を抑制する。
【００３９】
また、Ｎ型のフォトダイオード１１を第２面側から平面視したとき、半導体基板１０内にはフォトダイオード１１における第２面側に位置する部分の周囲を取り囲むようにＰ型の第２の分離領域２０が設けられている。このＰ型の第２の分離領域２０は、隣接する他の単位セルのフォトダイオード１１との間を区画分離する機能を有する。
さらに、半導体基板１０内においてフォトダイオード１１の周囲を取り囲む領域には、第１面に近いＰ型ウエル１８と第２面に近い第２の分離領域２０とをつなぐように第３の分離領域２１が設けられている。第３の分離領域２１も隣接する他の単位セルとの境界の機能を有している。また、信号電荷がＰ型ウエル１８内に形成される読み出し回路に混入しないように、Ｐ型ウエル１８の深部にはＰ型高濃度層２２が設けられている。
【００４０】
Ｐ型の受光表面層１２は、半導体基板１０内の単位セル（画素）間への光を遮光するための金属遮光膜２３を介して裏面バイアス発生回路７に接続される。金属遮光膜２３は、裏面バイアス発生回路７と電気的にＰ型の受光表面層１２を接続するための電極としての機能を有する。なお、電極として機能する部材が存在すれば良いので、金属遮光膜２３に限られることはなく、他の部材が用いられるとしても良い。
【００４１】
後述するように、受光表面層１２には信号電荷の転送時に裏面バイアス発生回路７により負のバイアス電圧が印加されるようになっている。その際、接地される第１の分離領域１９から第３の分離領域２１を経由して受光表面層１２に電流が流れるが、この電流を少なくして一層の低消費電力化を行うためには、第３の分離領域２１におけるＰ型の不純物濃度を受光表面層１２や第２の分離領域２０の不純物濃度より低くすることが望ましい。
【００４２】
さらに、受光表面層１２の上には、カラーフィルタ層２４、マイクロレンズ２５が設けられ、配線層２６内には配線２７が設けられ、配線層２６上には支持基板２８が張り合わされている。
なお、後述する（図４、図５を用いて説明している）駆動方法では、特に垂直走査を連続して行う動画撮像の場合において、入射光の受光時にフォトダイオード１１を透過し、電荷蓄積層１３近傍で光電変換され、電荷蓄積層１３に蓄積された電荷は、フォトダイオード１１に蓄積された信号電荷より早いタイミングで読み出され、偽信号となる可能性がある。また、垂直走査を一回のみ行う静止画撮像の場合においては、フォトダイオード１１に蓄積された信号電荷を読み出す前に電荷蓄積層１３に蓄積された電荷を排出することにより、上記偽信号は防止できるが、この場合電荷蓄積層１３に蓄積された電荷は信号電荷として利用されないことになる。
【００４３】
従って、上記偽信号の発生を防止し、かつ入射光のフォトン数に対して発生した信号電荷の電子数の比で定義される量子効率を高くし、感度を高くするためには、フォトダイオード１１の層厚はある程度厚い方が好ましい。可視光を受光するための固体撮像素子として、フォトダイオード１１の層厚は、２ないし１０マイクロメートルであることが好ましい。
【００４４】
図３は、単位セル８の等価回路を示す図である。
同図において、Ｎ型のフォトダイオード１１、Ｐ型の受光表面層１２、Ｎ型の電荷蓄積層１３、Ｎ型の浮遊拡散層１５、Ｐ型の蓄積表面層１７およびトランスファゲート１６に対応するノードには、同一の番号を付している。
同図に示すように、Ｐ型の受光表面層１２とＮ型のフォトダイオード１１、およびＰ型の蓄積表面層１７とＮ型の電荷蓄積層１３とは、それぞれＰＮダイオードＤ４１およびＤ４２を構成し、Ｐ型の受光表面層１２と蓄積表面層１７との間をつなぐ第３の分離領域２１、Ｐ型ウエル１８、第１の分離領域１９および第２の分離領域２０は、等価抵抗Ｒ４１およびＲ４２で示されている。
【００４５】
Ｎ型のフォトダイオード１１、Ｐ型の電位障壁層１４およびＮ型の電荷蓄積層１３は、ＮＰＮ型のバイポーラトランジスタＱ４１で示される。後述するように、バイポーラトランジスタＱ４１のベースに相当するＰ型の電位障壁層１４は、固体撮像素子の動作状態において、信号電荷が通過するとき以外には空乏化により信号電荷に対する電位障壁として機能する。バイポーラトランジスタＱ４１のベース抵抗をＲ４３で示す。
【００４６】
さらに、単位セル８は、トランスファパルスΦＴＧが印加されるトランスファゲート１６をゲートとしたＭＯＳ型の読み出しトランジスタＭ４１、Ｎ型の浮遊拡散層１５の電位をリセットするためのリセットパルスΦＲＳが印加されるＭＯＳ型のリセットトランジスタＭ４２、浮遊拡散層１５がゲートに接続された増幅トランジスタＭ４３、および行選択パルスΦＳＥＬが印加される選択トランジスタＭ４４を信号読み出し回路として備える。
【００４７】
トランスファパルスΦＴＧ、リセットパルスΦＲＳ、行選択パルスΦＳＥＬは、垂直走査回路２から水平信号線Ｌを介して単位セル８に供給される。
リセットトランジスタＭ４２のドレインと増幅トランジスタＭ４３のドレインは、共に電源ＶＤＤに接続され、増幅トランジスタＭ４３のソースは、選択トランジスタＭ４４のドレインに接続され、選択トランジスタＭ４４のソースは、垂直信号線ＶＬを介して列読み出し回路４に接続される。
【００４８】
図４と図５は、固体撮像素子の駆動方法の一例を示すタイミングチャートであり、図４は、垂直ブランキング期間における駆動方法を、図５は、水平ブランキング期間における駆動方法を示す図である。
図４は、垂直ブランキング期間において、Ｐ型の受光表面層１２に印加される裏面バイアスパルスΦＢＢ、および裏面バイアスパルスΦＢＢの印加に伴うフォトダイオード１１の電位（フォトダイオード電位）と電荷蓄積層１３の電位（電荷蓄積層電位）のそれぞれの変動を示している。
【００４９】
裏面バイアスパルスΦＢＢは、垂直走査期間（時刻Ｔ１以前および時刻Ｔ４以降）、垂直ブランキング期間内の時刻Ｔ２以前および時刻Ｔ３以降の期間ではハイレベル（ＶＢＢ−ｈｉｇｈ）、垂直ブランキング期間内の時刻Ｔ２からＴ３までの期間では、ローレベル（ＶＢＢ−ｌｏｗ）の電圧値をとる。なお、後述のように裏面バイアスパルスΦＢＢのハイレベルとは０ボルト（接地電位）であり、ローレベルとは、負の電圧である。
【００５０】
この時刻Ｔ２からＴ３までの期間が、信号電荷をフォトダイオード１１から電荷蓄積層１３に転送する第１の電荷転送期間に相当する。すなわち、裏面バイアスパルスΦＢＢがローレベルのときに信号電荷のフォトダイオード１１から電荷蓄積層１３への転送が実行される。この転送の仕組みについては後述する。
なお、垂直走査を連続して行う動画撮像の場合は、受光された入射光を光電変換すると共に光電変換された信号電荷をフォトダイオード１１に蓄積するフォトダイオード蓄積期間が上記の時刻Ｔ２からＴ３までの期間以外の期間、すなわち任意の垂直ブランキング期間中の時刻Ｔ３から、次回の垂直ブランキング期間中の時刻Ｔ２までの期間に含まれる。
【００５１】
特に、露光期間もしくは蓄積期間を別途制御するための手段を用いない場合には、上記フォトダイオード蓄積期間は、任意の垂直ブランキング期間中の時刻Ｔ３から、次の垂直ブランキング期間中の時刻Ｔ２までの期間に相当する。一方、垂直走査を一回のみ行う静止画撮像の場合は、フォトダイオード蓄積期間は、時刻Ｔ２からＴ３までの期間以前の期間に設定される。この意味で、フォトダイオード蓄積期間は、垂直ブランキング期間中の第１の電荷転送期間を除いて、各行における水平走査期間と水平ブランキング期間を含む垂直走査期間の少なくとも１部を含む期間とすることができる。但し、転送期間中にも入射光を受光する場合には、転送期間に光電変換された信号電荷は、同じ転送期間にフォトダイオード１１から電荷蓄積層１３に転送されることになり、転送期間も光電変換に寄与する期間となる。
【００５２】
図５は、水平ブランキング期間において、読み出しが選択された行の各単位セル（各画素）に印加される行選択パルスΦＳＥＬ、リセットパルスΦＲＳ、トランスファパルスΦＴＧ、裏面バイアスパルスΦＢＢ、および電荷蓄積層１３の電位（電荷蓄積層電位）と、浮遊拡散層１５の電位（浮遊拡散層電位）のそれぞれの変動を示している。
同図に示すように、行選択パルスΦＳＥＬがハイレベルとなる時刻Ｔ５からＴ１０までの期間において、時刻Ｔ６からＴ７の期間にリセットパルスΦＲＳがハイレベルとなり、これにより浮遊拡散層電位が基準電位にリセットされる。そして、時刻Ｔ８からＴ９の期間にトランスファパルスΦＴＧがハイレベルとなる。これにより、電荷蓄積層１３に蓄積された信号電荷が浮遊拡散層１５に転送（出力）され、増幅トランジスタＭ４３、選択トランジスタＭ４４を介して、列読み出し回路４に送られる。
【００５３】
この時刻Ｔ８からＴ９までの期間が信号電荷を電荷蓄積層１３から浮遊拡散層１５に転送（出力）する第２の電荷転送期間に相当する。なお、水平ブランキング期間を通して、裏面バイアスパルスΦＢＢは、ハイレベルに維持される。
図４および図５に示すように、裏面バイアスパルスΦＢＢは、全ての単位セルについて、垂直ブランキング期間内の特定の期間にのみ同じタイミングでローレベルになり、水平ブランキング期間を通してハイレベルになっている。また、図示していないが裏面バイアスパルスΦＢＢは、水平走査期間を通してもハイレベルになっている。
【００５４】
このような電位レベルをとる固体撮像素子の構成において、１つの単位セル８における信号電荷の転送の様子をまず図６を用いて説明し、次に図４と図５に示す電位レベルの具体的な内容を説明する。
図６は、図２中のＡ−Ａ’線、およびＣ−Ｃ’線に沿った電位分布を示す図である。
同図は、横軸が第１面側の蓄積表面層１７〜第２面側の受光表面層１２までの各領域の位置を示しており、縦軸が電位（下向きが正）を示しており、裏面バイアスパルスΦＢＢのハイレベルＶＢＢ−ｈｉｇｈが０V、ローレベルＶＢＢ−ｌｏｗが負の電圧値である場合の電位分布の例を示している。図６（ａ）は、図４中の時刻ｔ１における電位分布を、図６（ｂ）は、時刻ｔ２における電位分布を、図６（ｃ）は、時刻ｔ３における電位分布をそれぞれ示している。
【００５５】
図６（ａ）に示すように、時刻ｔ１（フォトダイオード蓄積期間の一時点）に、Ｐ型の受光表面層１２には裏面バイアスパルスΦＢＢのハイレベルの信号、ここでは０V（第１のバイアス電圧）が印加されており、Ｐ型の受光表面層１２の電位は、Ｐ型の第１の分離領域１９を介して接地されているＰ型の蓄積表面層１７の接地電位と等しくなっている。図中実線（Ａ−Ａ’線に沿った電位分布）で示すようにフォトダイオード１１には、受光された入射光が光電変換されたことにより得られた信号電荷を蓄積するための電位井戸（グラフの谷の部分）が形成され、この電位井戸に蓄積された信号電荷が電荷蓄積層１３に流出しないように、電位障壁層１４に電位障壁（グラフの山の部分）が形成される。この意味で第１のバイアス電圧は、信号電荷を電位障壁により電荷蓄積層１３に転送させないための第１電圧ということができる。
【００５６】
この電位障壁は、Ｎ型のフォトダイオード１１、Ｐ型の電位障壁層１４、Ｎ型の電荷蓄積層１３が順次、半導体基板１０の第２面から第１面に向かう方向に沿って並ぶように設けられ、Ｐ型の電位障壁層１４がＮ型のフォトダイオード１１とＮ型の電荷蓄積層１３との間に挟まれて空乏化されることにより形成される。
また、図中破線（Ｃ−Ｃ’線に沿った電位分布）で示すように、隣接する単位セル（画素）との素子分離領域においては、半導体基板１０内において第１面に近いＰ型ウエル１８と第２面に近い第２の分離領域２０をつなぐように設けられた第３の分離領域２１では、電位井戸に蓄積した信号電荷が隣接する単位セルの電位井戸に流出しないように約０Ｖの電位障壁が形成される。この図６（ａ）に示す電位分布の状態は、フォトダイオード蓄積期間に維持され続ける。
【００５７】
半導体基板１０内に第２面から厚み方向に第１面に亘って、隣り合うもの同士の極性が異なるように受光表面層１２〜蓄積表面層１７を設ける構成をとっているので、電位分布のグラフがＮ型のフォトダイオード１１のところで、両側に位置するＰ型の受光表面層１２と電位障壁層１４の山型の部分に対して谷の部分（電位井戸）ができる。フォトダイオード１１と電荷蓄積層１３の間の電位障壁（山の部分）は、フォトダイオード蓄積期間に存在し続けるので、半導体基板１０内において光電変換された信号電荷は、フォトダイオード１１内に存在するものはもちろんのこと、フォトダイオード１１の近傍に存在するものも含めて、フォトダイオード１１に形成された電位井戸のところに集まり易くなる。
【００５８】
図６（ｂ）に示すように、時刻ｔ２（第１の電荷転送期間中の一時点）には、裏面バイアスパルスΦＢＢのローレベル、すなわちフォトダイオード１１から電荷蓄積層１３に向かって電位が単調増加するような負の電圧値（第２のバイアス電圧）が印加される。
これにより電位障壁層１４の電位障壁がなくなって、フォトダイオード１１から電荷蓄積層１３に信号電荷を転送するための電界が形成され、時刻ｔ２までのフォトダイオード蓄積期間においてフォトダイオード１１に蓄積された信号電荷が電荷蓄積層１３に転送される。フォトダイオード１１から電荷蓄積層１３に向かって電位が単調増加しているため、フォトダイオード１１に蓄積されていた信号電荷を完全転送することができ、フォトダイオード１１に一部が残ることによる残像やランダムノイズなどの発生が防止される。この意味で、第２のバイアス電圧は、信号電荷を電位障壁層１４を介して電荷蓄積層１３に転送するための第２電圧ということができる。フォトダイオード１１から電荷蓄積層１３への信号電荷の転送は、全単位セルについて同時に実行される。
【００５９】
第１の電荷転送期間では受光表面層１２には、半導体基板１０の第１面に設けられた第１の分離領域１９に印加される電圧よりも低い第２のバイアス電圧が印加される。このため、第１の分離領域１９から受光表面層１２に向かって、主に隣接するフォトダイオード間を区画分離するＰ型の分離領域２１等を経由して電流が流れるが、第２のバイアス電圧が印加される期間は、垂直ブランキング期間内の所定の期間に限られており、消費電力を抑制しつつ、消費電力の増加に伴う温度上昇に起因するランダムノイズなどの増加を防止できる。このことは、後述する他の実施の形態において同様である。
【００６０】
図６（ｃ）に示すように、時刻ｔ３（第１の電荷転送期間の終了後の時刻）では、信号電荷のフォトダイオード１１から電荷蓄積層１３への転送が完了している。フォトダイオード蓄積期間の開始時期の設定によって、時刻ｔ３では既に次の蓄積期間に入っている場合もあるし、これ以降に開始される場合もあり得る。また、露光期間の設定等によって、時刻ｔ３では既に次の信号電荷の蓄積が開始されている場合もあるし、これ以降に開始される場合もあり得る。
【００６１】
上述の信号電荷の転送に伴う、垂直ブランキング期間中のフォトダイオード１１および電荷蓄積層１３の電位変動の様子を具体的に図４を用いて説明する。
図４において、フォトダイオード電位は、時刻Ｔ２において、裏面バイアスパルスΦＢＢのローレベルへの電位変化による受光表面層１２の電位変化に伴い、受光表面層１２との容量結合により、ΔＶＰＤ１だけ電位が負方向にシフトし、その直後からフォトダイオード１１に蓄積されている信号電荷がフォトダイオード１１から流出するために、信号電荷の流出分（ΔＶＰＤ２）だけ電位が上昇する。
【００６２】
そして、時刻Ｔ３では、裏面バイアスパルスΦＢＢのローからハイレベルへの電位変化による受光表面層１２の電位変化に伴い、受光表面層１２との容量結合により、ΔＶＰＤ１だけ電位が正方向にシフトする。結果として、フォトダイオード電位は、転送前後でΔＶＰＤ２だけ上昇する。
一方、電荷蓄積層電位は、時刻Ｔ２において、受光表面層１２の電位変化に伴い、受光表面層１２との容量結合により、ΔＶＳＴ１だけ電位が負方向にシフトし、その直後からフォトダイオード１１から電位障壁層１４を介して送られてくる信号電荷が流入するために、その信号電荷の流入分（ΔＶＳＴ２）だけ電位が降下する。そして、時刻Ｔ３では、受光表面層１２の電位変化に伴い、受光表面層１２との容量結合により、ΔＶＳＴ１だけ電位が正方向にシフトする。結果として、電荷蓄積層電位は、転送前後でΔＶＳＴ２だけ下降する。
【００６３】
次に、上述の信号電荷の転送に伴う、水平ブランキング期間中における電荷蓄積層１３および浮遊拡散層１５の電位変動について、図５を用いて説明する。ここで、図５に示す電位変動は、撮像領域のうち、行選択パルスΦＳＥＬがハイレベルとなる選択行に対応する画素におけるものである。
電荷蓄積層電位は、時刻Ｔ８において、トランスファパルスΦＴＧがハイレベルとなることにより、信号電荷が電荷蓄積層１３から浮遊拡散層１５に向けて転送（読み出し）が行われるために、その信号電荷の転送分（ΔＶＳＴ２）だけ電位が上昇する。
【００６４】
一方、浮遊拡散層電位は、時刻Ｔ６において、リセットパルスΦＲＳがハイレベルとなることにより、それまで浮遊拡散層１５に蓄積していた信号電荷が浮遊拡散層１５から排出されるため、信号電荷排出分（ΔＶＦＤ１）だけ電位が上昇する。そして、時刻Ｔ８ではトランスファパルスΦＴＧがハイレベルとなることにより、信号電荷が電荷蓄積層１３から転送されて浮遊拡散層１５に入るために、その信号電荷の転送分（ΔＶＦＤ２）だけ電位が降下する。
【００６５】
図５において、浮遊拡散層１５から前の信号電荷が排出され、次の信号電荷が電荷蓄積層１３から転送されるまでの期間内に基準電位出力期間を設定し、信号電荷の転送が完了した期間内に信号出力期間を設定している。基準電位出力期間と信号出力期間との浮遊拡散層１５の電位差ΔＶＦＤ２に相当する信号電荷を、増幅トランジスタＭ４３などの画素アンプを介して順次読み出すことにより、列読み出し回路４に出力することができる。
【００６６】
図４および図５に示した駆動方法により、１画面分の画像信号に寄与するすべてのフォトダイオード１１の信号電荷が、フォトダイオード１１から電荷蓄積層１３に第１の電荷転送期間に同一タイミングで転送される。これにより、光電変換された信号電荷をフォトダイオード１１に蓄積するフォトダイオード蓄積期間が１画面分の画像信号に寄与するすべてのフォトダイオード１１で同一の期間となり、いわゆるグローバルシャッターを実現することができる。
【００６７】
このように半導体基板１０内に第２面から厚み方向に第１面に向かって、Ｐ型、Ｎ型、Ｐ型、Ｎ型、Ｐ型の各層（受光表面層１２、フォトダイオード１１、電位障壁層１４、電荷蓄積層１３、蓄積表面層１７）を順に設けることにより、信号電荷の転送以外のときには、電位分布グラフが第２面から第１面に亘って山、谷、山、谷、山の部分が形成されるグラフになり、フォトダイオード１１に形成される谷の部分（電位井戸）に、光電変換された信号電荷が集まり易くなる。電位井戸に導く電界強度をより強くすることができ、フォトダイオード１１の電位井戸をある程度深くしても信号電荷を全て転送することが可能になり、拡散により生じるクロストーク不良を防止することができる。
【００６８】
そして、信号電荷の転送時には、第２面側から第１面側に亘って電位が単調増加するような電圧をかけて、信号電荷を転送するための電界を形成させるので、フォトダイオード１１のところに形成された電位井戸に蓄積されていた信号電荷を電位障壁層１４を介して電荷蓄積層１３に転送させることができる。これにより、従来のようにフォトダイオードと信号電荷転送路が同極性でありフォトダイオードから信号電荷伝達路に向けて信号電荷を送るための電界を形成できないためにフォトダイオードに転送電荷の一部が残るといったことが生じなくなり、残像やランダムノイズの発生を防止することができる。
【００６９】
また、第１の電荷転送期間に電圧を印加して信号電荷を転送するための電界を形成させるので、従来の構成において蓄積された信号電荷を信号電荷伝達路に導く電界を形成するために、半導体基板を例えば真性に近いものにすることにより電位井戸が浅くなってしまいクロストークが生じるといったことも防止される。
さらに、光電変換された信号電荷を転送以外のときにはフォトダイオード１１のところに形成された電位井戸に集めておき、転送時にだけ転送のための電圧を印加することによりフォトダイオード１１に蓄積された信号電荷を出力できるので、従来のように転送のための電圧を常時、印加し続けなくても良くなり、低消費電力を実現しつつ、温度上昇に伴うランダムノイズなどの発生を防止することもできる。なお、上記では第１のバイアス電圧とこれよりも低い第２のバイアス電圧とが選択的に電極（金属遮光膜２３）から受光表面層１２に印加される構成をとると共に、第１のバイアス電圧を０Ｖとして転送時以外のときにおける電力消費をより抑制できる構成例を説明したが、電圧値がこれに限られることはなく、上述の効果を得られる範囲で適した値を設定することができる。
【００７０】
＜実施の形態２＞
上記実施の形態では、信号電荷の転送用の電圧を受光表面層１２に供給するための電極として金属遮光膜２３を用いる例を説明したが、本実施の形態では、透明電極を設けるとしており、この点が実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
【００７１】
図７は、実施の形態２に係る固体撮像素子の撮像領域を構成する単位セルの要部断面図である。
同図に示すように、半導体基板１０内および第１面側の構造は、実施の形態１と同じである。実施の形態１との違いは、受光表面層１２上に、電子注入防止層３１および透明電極３２が設けられている点にある。
【００７２】
透明電極３２は、裏面バイアス発生回路７に接続されており、裏面バイアス発生回路７からのバイアス電圧は、透明電極３２と電子注入防止層３１を介して受光表面層１２に印加される。電子注入防止層３１を設けることにより、裏面バイアス発生回路７により裏面バイアスパルスΦＢＢが印加されたときに、半導体基板１０内に透明電極３２からの電子の注入を防止することができる。
【００７３】
そして、金属遮光膜２３に代えて透明電極３２を設けることにより、単位セル８の受光面の全面が遮光されない開口領域となり、すなわち開口率１００％となり、感度がさらに向上すると共に、受光表面層１２全体に均一にバイアス電圧を印加することができる。
例えば、受光表面層１２の面方向に電極の近傍位置と離れた位置とで印加電圧の値に差が生じる構成では、受光表面層１２がＰ型の場合、電極から離れた位置で受光表面層１２の電位が高くなり、半導体界面近傍をホールで充満させることができず、暗電流が増加するおそれがあるが、本実施の形態のように面方向に均一に電圧を印加する構成をとることにより、受光表面層１２の電位が高くなるところを生じさせないようにして、確実に暗電流の発生を抑制することが可能になる。
【００７４】
また、同様に受光表面層１２がＰ型の場合、受光表面層１２の面方向に電極の近傍位置と離れた位置とで印加電圧の値に差が生じる構成では、信号電荷転送期間に、電極から離れた位置で受光表面層１２の電位がローレベルＶＢＢ−ｌｏｗより高くなり、フォトダイオード１１から電荷蓄積層１３に向かう電界が弱くなるために転送が劣化するおそれがあるが、本実施の形態のように面方向に均一に電圧を印加する構成をとることにより、受光表面層１２の電位を均一にローレベルＶＢＢ−ｌｏｗにすることができ、転送劣化を防止することが可能になる。
【００７５】
＜実施の形態３＞
上記実施の形態では、垂直ブランキング期間内における一定期間にのみフォトダイオード１１に蓄積された信号電荷を電荷蓄積層１３に転送させるとしたが、これに代えて、本実施の形態では、水平ブランキング期間毎に、その期間内に転送させるとしており、この点が異なっている。
【００７６】
概略すると、各単位セル８が、その単位セルの属する行が選択されるまでの間、水平ブランキング期間毎にフォトダイオード１１に蓄積された信号電荷を電荷蓄積層１３に転送して電荷蓄積層１３に蓄積していく。水平ブランキング期間において行が選択されると、その選択行に属する各単位セル８において、それまでの間に電荷蓄積層１３に蓄積されてきた信号電荷を浮遊拡散層１５から増幅トランジスタＭ４３、選択トランジスタＭ４４を介して垂直信号線ＶＬに出力するものである。
【００７７】
図８と図９は、本実施形態に係る固体撮像素子の駆動方法を示すタイミングチャートであり、図８は、選択されていない行（非選択行）に属する単位セル８におけるものであり、図９は、選択された行（選択行）に属する単位セル８におけるものである。
図８に示すように、非選択行については水平ブランキング期間内において、行選択パルスΦＳＥＬ、リセットパルスΦＲＳ、トランスファパルスΦＴＧがローレベルのままになっているが、裏面バイアスパルスΦＢＢは、時刻Ｔ３１からＴ３２までの期間だけローレベルに変化している。
【００７８】
この裏面バイアスパルスΦＢＢがローレベルとなる期間（第１の電荷転送期間）に、上述の図６に基づいて説明したメカニズムにより、フォトダイオード１１に蓄積されている信号電荷がフォトダイオード１１から電荷蓄積層１３に転送される。上記実施の形態と同様に、負の裏面バイアスパルスΦＢＢ（ローレベルの信号）は、撮像領域を構成するすべての単位セル（画素）８に共通して同時に印加される。
【００７９】
このため、選択行、非選択行に関わらず、一水平走査期間に蓄積されたすべてのフォトダイオード１１の信号電荷が、各水平ブランキング期間毎に電荷蓄積層１３に転送されることになる。この信号電荷の転送に伴い、フォトダイオード電位は、信号電荷の流出分（ΔＶＰＤ２）だけ電位が上昇し、電荷蓄積層電位は、信号電荷の流入分（ΔＶＳＴ２）だけ電位が降下する。なお、裏面バイアスパルスΦＢＢの変化時である時刻Ｔ３１および時刻Ｔ３２において、フォトダイオード電位および電荷蓄積層電位がΔＶＰＤ１またはΔＶＳＴ１だけシフトする現象は、図４を用いて上述した通りである。
【００８０】
水平ブランキング期間毎に非選択行において、図８に示す信号電荷の転送が繰り返し実行される。
一方、選択行では、図９に示すように水平ブランキング期間内の行選択パルスΦＳＥＬがハイレベルとなる時刻Ｔ１１からＴ１８までの期間において、時刻Ｔ１２からＴ１３の期間にリセットパルスΦＲＳがハイレベルとなり、時刻Ｔ１６からＴ１７の期間にトランスファパルスΦＴＧがハイレベルとなる。また、リセットパルスΦＲＳのハイレベル期間後、かつトランスファパルスΦＴＧのハイレベル期間前の、時刻Ｔ１４からＴ１５の期間に裏面バイアスパルスΦＢＢがローレベルとなる。
【００８１】
これにより、現にフォトダイオード１１に蓄積されている信号電荷がフォトダイオード１１から電荷蓄積層１３に転送される。なお、同図では、フォトダイオード電位をΔＶＰＤ２´として、図８のものと区別しているが、これはフォトダイオード１１に光電変換により蓄積される信号電荷が水平ブランキング期間毎に電荷蓄積層１３に転送されるため、フォトダイオード１１に蓄積される信号電荷が水平ブランキング期間毎に同じものとはいえないからである。ΔＶＳＴ２についても同様である。
【００８２】
そして、時刻Ｔ１６になると、トランスファパルスΦＴＧの印加により、現に電荷蓄積層１３に蓄積されている信号電荷が浮遊拡散層１５にすべて転送され、トランスファパルスΦＴＧの印加後、電荷蓄積層１３の信号電荷は空となる。これに伴い、電荷蓄積層電位は、ΔＶＳＴ３だけ上昇し、浮遊拡散層電位は、ΔＶＦＤ３だけ下降する。
垂直走査を連続して行う動画撮像の場合は、電荷蓄積層１３は、選択行となったタイミングのトランスファパルスΦＴＧの印加後から、次のタイミングで選択行となり、再びトランスファパルスΦＴＧが印加されるまでの期間にわたり、各水平ブランキング期間毎に少しずつ信号電荷を蓄積する。
【００８３】
光電変換された信号電荷をフォトダイオード１１に蓄積するフォトダイオード蓄積期間は、選択行となった水平ブランキング期間中の、負の裏面バイアスパルスΦＢＢの印加終了時刻Ｔ１５から、次のタイミングで選択行となった水平ブランキング期間中の、負の裏面バイアスパルスΦＢＢの印加終了時刻Ｔ１４までとなる。この意味で、フォトダイオード蓄積期間は、第１の電荷転送期間を除く期間であり、少なくとも水平走査期間を含む期間とすることができる。
【００８４】
すなわち、フォトダイオード蓄積期間は、一行毎に一水平走査周期ずつずれる、いわゆるローリングシャッターとなる。
このように水平ブランキング期間毎に非選択行のときにはフォトダイオード１１に蓄積された信号電荷を転送して電荷蓄積層１３に蓄積していき、選択行となったときに電荷蓄積層１３にそれまでの間に蓄積されていた信号電荷を出力する構成をとることもでき、これにより、ローリングシャッターを実現することができる。
【００８５】
＜実施の形態４＞
上記実施の形態３では、選択行において負の裏面バイアスパルスΦＢＢと正のトランスファパルスΦＴＧとが重ならないようにタイミングをずらす構成であったが、本実施の形態では、負の裏面バイアスパルスΦＢＢと正のトランスファパルスΦＴＧの印加時期が重なる、具体的には最初に負の裏面バイアスパルスΦＢＢが印加され、続いて正のトランスファパルスΦＴＧの印加が開始され、その後、両者の印加が同時に終了する構成になっており、この点が異なっている。
【００８６】
図１０は、実施の形態４に係る固体撮像装置の駆動方法を示すタイミングチャートである。同図では、選択行と非選択行の両方を併せて示している。
非選択行においては、同図には示していないが、上記実施の形態３の非選択行と同様に、水平ブランキング期間に行選択パルスΦＳＥＬ、リセットパルスΦＲＳ、トランスファパルスΦＴＧが印加されず、裏面バイアスパルスΦＢＢだけが印加される。フォトダイオード電位と電荷蓄積層電位（非選択行）における電位の変化は、図８と同じである。
【００８７】
一方、選択行では、図１０に示すように水平ブランキング期間内に行選択パルスΦＳＥＬ、リセットパルスΦＲＳ、トランスファパルスΦＴＧ、裏面バイアスパルスΦＢＢが印加される。この際、トランスファパルスΦＴＧがハイレベルである期間が、裏面バイアスパルスΦＢＢがローレベルである期間に重なるようになっている。
すなわち、時刻Ｔ２２に裏面バイアスパルスΦＢＢが立ち下がり、次に時刻Ｔ２３にトランスファパルスΦＴＧが立ち上がり、それから時刻Ｔ２４になると同時に裏面バイアスパルスΦＢＢが立ち上がると共にトランスファパルスΦＴＧが立ち下がる。
【００８８】
このように、選択行になったときに裏面バイアスパルスΦＢＢの印加を先に開始し、その直後にトランスファパルスΦＴＧの印加を開始する構成をとることにより、単位セル８においてフォトダイオード１１に蓄積されている信号電荷を電荷蓄積層１３に転送しつつ、電荷蓄積層１３から信号電荷を浮遊拡散層１５、画素アンプを介して単位セルの外に出力するという動作を一度に実行することができる。この動作を図１１を用いて説明する。
【００８９】
図１１は、図２中のＡ−Ａ’線、およびＣ−Ｃ’線に沿った電位分布を示す図であり、図１１（ａ）、（ｂ）および（ｃ）は、それぞれ図１０中の時刻ｔ４、時刻ｔ５および時刻ｔ６における電位分布図である。裏面バイアスパルスΦＢＢのハイレベル（ＶＢＢ−ｈｉｇｈ）が０V、ローレベル（ＶＢＢ−ｌｏｗ）が負の電圧値である場合の例である。
図１１（ａ）に示すように、時刻ｔ４（光電変換により発生した信号電荷を蓄積する期間の一時点）では、Ｐ型の受光表面層１２には裏面バイアスパルスΦＢＢのハイレベル（０Ｖ）が印加されており、Ｐ型の受光表面層１２の電位は、Ｐ型の第１の分離領域１９を介して接地されているＰ型の蓄積表面層１７の電位と等しい。図中実線で示すように、フォトダイオード１１および電荷蓄積層１３には、信号電荷を蓄積するための電位井戸が形成されており、信号電荷は、フォトダイオード１１と電荷蓄積層１３の両方に蓄積されている様子が示されている。
【００９０】
本実施の形態の単位セルは、図２に示す単位セル８の構成と基本的に同じであるが、受光時に、光電変換により発生した信号電荷がフォトダイオード１１と電荷蓄積層１３の両方に蓄積可能なように、半導体基板１０の各層の厚みや濃度などが工夫されている。
このようにフォトダイオード１１と電荷蓄積層１３の両方に分けて信号電荷を蓄積できるようにすれば、信号電荷の最大蓄積電荷量がフォトダイオード１１の最大蓄積電荷量と電荷蓄積層１３の最大蓄積電荷量との和となるので、フォトダイオード１１と電荷蓄積層１３それぞれについては最大蓄積電荷量をそれほど大きくとる必要がなくなる。
【００９１】
このため、一旦フォトダイオード１１に信号電荷を蓄積し、蓄積された全ての信号電荷を転送して電荷蓄積層１３に蓄積する構造に比べて、フォトダイオード１１と電荷蓄積層１３のＮ型不純物濃度を低くし、それぞれの領域について電位井戸の深さおよび最大蓄積電荷量を少なく設計できるというメリットがある。
なお、Ｃ−Ｃ’線に沿った素子分離領域においては、Ｐ型ウエル１８と第２の分離領域２０をつなぐように設けられた第３の分離領域２１が図中波線で示す電位分布となり、電位井戸に蓄積した信号電荷が隣接画素の電位井戸に流出しない約０Ｖの電位障壁を形成している。
【００９２】
このように信号電荷の蓄積期間においては、フォトダイオード１１および電荷蓄積層１３の双方に電位井戸が形成され、各層を囲む隣接画素間の素子分離領域に約０Ｖの電位障壁が形成され、フォトダイオード１１と電荷蓄積層１３の近傍で発生した信号電荷を電位井戸に導く電界強度を強くでき、拡散により生じるクロストーク不良を防止できる。
図１１（ｂ）に示すように、時刻ｔ５（裏面バイアスパルスΦＢＢがローレベルかつトランスファパルスΦＴＧがハイレベルである重複期間の一時点）では、フォトダイオード１１から電荷蓄積層１３に向かって電位が単調増加する状態となっていると共に、トランスファパルスΦＴＧがハイレベルになっており、図示していないが電荷蓄積層１３から浮遊拡散層１５に向かって電荷を転送する電界が形成された状態になっている。
【００９３】
すなわち、信号電荷をフォトダイオード１１から電荷蓄積層１３を介して浮遊拡散層１５に向けて転送させるための電位勾配が形成されるようになっており、これにより当該期間中にフォトダイオード１１と電荷蓄積層１３の両方に蓄積されていた信号電荷が同時に浮遊拡散層２１５に向けて勢い転送される。この転送方法によっても、上記実施の形態と同様に信号電荷を完全転送できるので、ランダムノイズ等の発生を防止できる。
【００９４】
図１１（ｃ）に示すように、時刻ｔ６では、上述の電荷転送期間の終了後の時刻であるので、信号電荷の浮遊拡散層１５への転送が完了し、フォトダイオード１１および電荷蓄積層１３の電位井戸は共に空（信号電荷が蓄積されていない状態）になり、次の信号電荷の蓄積期間が開始される。
図１０に戻って、裏面バイアスパルスΦＢＢの立ち上がりがフォトダイオード１１における信号電荷の蓄積期間の終了時刻を規定し、また、トランスファパルスΦＴＧの立ち下がりが電荷蓄積層１３における信号電荷の蓄積期間の終了時刻を規定しており、両時刻を共に同じ時刻Ｔ２４に設定することにより、信号電荷の蓄積期間がフォトダイオード１１および電荷蓄積層１３で完全に同期するようになっている。
【００９５】
このように本実施の形態では、選択行になったときに水平ブランキング期間内において裏面バイアスパルスΦＢＢのローレベルの期間とトランスファパルスΦＴＧのハイレベルの期間とがほとんど重複する構成をとることにより、フォトダイオード１１と電荷蓄積層１３の両方について、Ｎ型不純物濃度を低くして電位井戸の深さおよび最大蓄積電荷量が少なくなるように設計を行いつつ、フォトダイオード１１と電荷蓄積層１３の両方に蓄積されていた信号電荷をそれぞれの領域に残すことなく浮遊拡散層１５に転送することができランダムノイズ等の発生を防止することが可能になる。
【００９６】
また、Ｎ型不純物濃度を低くして電位井戸の深さを浅くすることにより、フォトダイオード１１から電荷蓄積層１３に向かって電位が単調増加するために必要な受光表面層１２に印加する負の印加電圧の絶対値を小さくすることができる。
また、半導体基板１０の膜厚を薄くすることにより入射光がフォトダイオード１１を透過し、電荷蓄積層１３近傍で吸収されるようになっても、その近傍で光電変換された電荷も電荷蓄積層１３の電位井戸に蓄積されるようになり、信号電荷として利用することができる。従って、一旦フォトダイオード１１に単独で信号電荷を蓄積する構造と比較して、半導体基板１０の膜厚をより薄くできる。さらに、一旦フォトダイオード１１に単独で信号電荷を蓄積する構造と比較して、フォトダイオード１１と電荷蓄積層１３の電位井戸が浅いので、裏面バイアスパルスΦＢＢを振幅のより小さな電圧を印加するだけで信号電荷を転送することが可能になり、省電力化を図ることもできるという効果を奏する。
【００９７】
なお、裏面バイアスパルスΦＢＢのローレベルの期間とトランスファパルスΦＴＧのハイレベルの期間とが重複する期間は、上記に限られない。ただし、フォトダイオード１１と電荷蓄積層１３で蓄積される信号電荷の発生する期間（露光期間）を、フォトダイオード１１と電荷蓄積層１３で同じにするために、裏面バイアスパルスΦＢＢの立ち上がりは、トランスファパルスΦＴＧの立ち下がりと同じかもしくは遅い必要がある。もし、裏面バイアスパルスΦＢＢの立ち上がりが、トランスファパルスΦＴＧの立ち下がりより早い場合には、電荷蓄積層１３における信号電荷の一部が先行して出力され、信号電荷の蓄積期間がフォトダイオード１１および電荷蓄積層１３で一致しなくなる。
【００９８】
本実施の形態では、単位セル８の構成を図２のものを用いるとしたが、これに限られない。実施の形態２のものにも適用できる。
さらに、本実施の形態に係る図１０に示す駆動方法をとる場合、フォトダイオード１１と電荷蓄積層１３との間に電位障壁を形成しなくても適用することができ、Ｐ型の電位障壁層１４に代えて、例えば低濃度Ｐ型層、Ｉ型層、Ｎ型層のものを用いる構成をとることもできる。電位障壁を形成しない構成では、フォトダイオードと電荷蓄積層の双方が蓄積領域を形成、またはこれらを一体の蓄積領域とした構成とすることができる。上記の駆動方法を用いれば蓄積領域に蓄積された信号電荷を信号読み出し回路に送るための電界を形成しつつ同時に蓄積領域から信号電荷を読み出すことを実行して、蓄積された信号電荷の一部が残るといったことを防止して信号電荷の読み出しを効率良く行うことができる。
【００９９】
また、画素間を区画分離する第２の分離領域２０、第３の分離領域２１がない構造であっても当該駆動方法を適用できる。フォトダイオード１１と電荷蓄積層１３の両方に電荷を蓄積できるため、電荷蓄積層１３の周辺の電荷も信号電荷に用いることができ、クロストークが発生し難くなるからである。
なお、上記各実施の形態では、本発明に係る固体撮像素子をＣ−ＭＯＳイメージセンサに適用する場合の構成例を説明したが、これに限られず、例えばＣＣＤイメージセンサなどにも適用することができる。
【０１００】
また、固体撮像素子に限られず、当該固体撮像素子における駆動方法であるとしてもよい。さらに、半導体基板１０に設けられる、第１導電型である受光表面層１２と電位障壁層１４をＰ型、第１導電型とは逆極性の第２導電型であるフォトダイオード１１と電荷蓄積層１３をＮ型とした構成例を説明したが、これに限られない。
例えば、Ｎ型とＰ型を入れ替えた構成、具体的には第１導電型をＮ型、第２導電型をＰ型とした構成にも適用できる。この場合、バイアス電圧の極性も上記とは逆の極性になり、例えばフォトダイオード１１から電荷蓄積層１３への信号電荷の転送期間には、フォトダイオード１１から電荷蓄積層１３に向かって電位が単調減少する電位分布が形成されることになる。
【産業上の利用可能性】
【０１０１】
本発明は、低ノイズ、低消費電力などが望まれるビデオカメラやデジタルスチルカメラなどに用いられる固体撮像素子に利用することができる。
【符号の説明】
【０１０２】
７    裏面バイアス発生回路
８    単位セル
１０    半導体基板
１１    フォトダイオード
１２    受光表面層
１３    電荷蓄積層
１４    電位障壁層
１５    浮遊拡散層
１６    トランスファゲート
１７    蓄積表面層
１９    第１の分離領域
２０    第２の分離領域
２１    第３の分離領域
２６    配線層
３１    電子注入防止層
３２    透明電極
【図１】
2011040536.tif 000003
【図２】
2011040536.tif 000004
【図３】
2011040536.tif 000005
【図４】
2011040536.tif 000006
【図５】
2011040536.tif 000007
【図６】
2011040536.tif 000008
【図７】
2011040536.tif 000009
【図８】
2011040536.tif 000010
【図９】
2011040536.tif 000011
【図１０】
2011040536.tif 000012
【図１１】
2011040536.tif 000013
【図１２】
2011040536.tif 000014