(57)【要約】【課題】自由なパターンを用いて正確にストローブ信号のタイミング精度の測定を行うことを目的とする。【解決手段】コンパレータ部１３を設けた試験部４と、測定対象ストローブ信号の発生タイミングのみに同期したドライバイネーブル信号を発生させるパターンをレート信号ごとに記憶するパターンデータ記憶部１と、測定対象ストローブ信号およびドライバイネーブル信号を出力するパターン出力部１１と、レート信号よりも短い周期のシステムクロック信号のタイミングで動作を行い、ストローブ同期信号に基づいてコンパレータ部１３に入力させる測定用信号を出力し、この測定用信号に与える遅延量を変化させる試験部４に着脱可能な測定用信号発生部６とを備え、コンパレータ部１３は測定対象ストローブ信号のタイミングで測定用信号を期待値と比較して、測定対象ストローブ信号のタイミング精度を測定している。【選択図】  図１
2011180054.tif 000002
【特許請求の範囲】
【請求項１】
ストローブ信号のタイミングで期待値と比較を行うコンパレータ部を設けた試験部と、
前記ストローブ信号のうち測定対象となる測定対象ストローブ信号の発生タイミングのみに同期したストローブ同期信号を発生させるパターンをレート信号ごとに記憶するパターンデータ記憶部と、
前記パターンに基づいて、前記測定対象ストローブ信号および前記ストローブ同期信号を出力するパターン出力部と、
前記レート信号よりも短い周期のシステムクロック信号のタイミングで動作を行い、前記ストローブ同期信号に基づいて前記コンパレータ部に入力させる測定用信号を出力し、この測定用信号に与える遅延量を変化させる前記試験部に着脱可能な測定用信号発生部と、
を備え、
前記コンパレータ部は前記測定対象ストローブ信号のタイミングで前記測定用信号を期待値と比較して、前記測定対象ストローブ信号のタイミング精度を測定すること
を特徴とする半導体試験装置。
【請求項２】
前記測定用信号発生部に備えられ、前記測定用信号の出力制御を行う出力制御部と、
前記ストローブ同期信号を出力するストローブ同期信号出力部と前記出力制御部との間を直接接続する経路と、
を備えたことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記測定用信号発生部に備えられ、前記測定用信号の出力を許可するか否かを制御するスタート制御部と、
前記タイミング精度の測定の開始を示す測定開始信号を出力する測定開始信号出力部と前記スタート制御部とを接続する前記経路とは異なる他の経路と、
を備えたことを特徴とする請求項２記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスの試験を行う半導体試験装置に関し、特に判定タイミングを規定するストローブ信号のタイミング精度を測定する半導体試験装置に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）に所定の試験信号を入力して試験を行う半導体試験装置が従来から用いられている。半導体試験装置は、ドライバから試験信号をＤＵＴに入力して、ＤＵＴから出力される信号と期待値信号とをコンパレータが比較して良否判定（パスフェイル判定）を行う。そして、コンパレータはストローブ信号のタイミングに基づいてパスフェイル判定を行う。
【０００３】
従って、ストローブ信号のタイミング精度は半導体試験装置の性能を決定する上で重要な要素であるが、ストローブ信号には所定のずれ（ジッタ）が存在する。このため、予めストローブ信号のタイミング精度の測定（タイミング測定）が行われる。このタイミング測定を行う技術としては例えば特許文献１に開示されている技術がある。
【０００４】
以下、図４を用いて、従来のタイミング測定を行う構成の一例を示す。図４の半導体試験装置は、パターンデータ記憶部１０１とアドレス制御部１０２とレート信号発生部１０３と試験部１０４とシステムクロック生成部１０５とを備えて概略構成しており、試験部１０４に測定用信号発生部１０６が接続されている。
【０００５】
パターンデータ記憶部１０１は所定のパターンデータをアドレス順に記憶している。各パターンデータは後述するドライバ１１２から出力するドライバ信号とドライバ１１２の出力を許可するか否かを規定するドライバイネーブル信号と後述するコンパレータ１３２が比較を行うための期待値信号とコンパレータ１３２の判定タイミングを規定するストローブ信号とのパターンを有している。
【０００６】
アドレス制御部１０２はスタートアドレスとストップアドレスとを記憶している。パターンデータ記憶部１０１からは一部のパターンデータを読み出すことができるようになっており、読み出すパターンデータの最初（スタートアドレス）および最後（ストップアドレス）がアドレス制御部１０２により指定される。
【０００７】
レート信号発生部１０３はレート信号を発生している。パターンデータは複数のパターンデータから構成されており、各パターンの周期はレート信号に従う。レート信号発生部１０３はこのレート信号を後述するパターン制御部１２２に出力している。このパターン制御部１２２はスタートアドレスからストップアドレスまでレート信号に従って（同期して）読み出しを行っている。
【０００８】
試験部１０４は図示しないＤＵＴの試験を行う試験装置であり、パターン出力部１１１とドライバ１１２とコンパレータ部１１３とスイッチ１１４とを備えて概略構成している。パターン出力部１１１はパターンメモリ１２１とパターン制御部１２２とタイミングエッジ生成部１２３とストローブ信号出力部１２４とドライバ信号出力部１２５とドライバイネーブル信号出力部１２６とを備えて概略構成しており、パターンデータに基づいた信号出力を行う。
【０００９】
パターンメモリ１２１はパターンデータ記憶部１０１から読み出したパターンデータを一時的に記憶する。パターン制御部１２２はレート信号に同期したタイミングでパターンデータの各パターンを読み出す。そして、読み出したパターンに基づいて期待値のパターンをコンパレータ部１１３に出力する。また、ドライバ信号とドライバイネーブル信号とストローブ信号とのパターンをタイミングエッジ生成部１２３に出力する。
【００１０】
タイミングエッジ生成部１２３はタイミングエッジを生成する複数のエッジ生成（エッジ１生成〜エッジ６生成）を有しており、入力したパターンに基づいてタイミングエッジを発生させる。そして、発生したタイミングエッジをストローブ信号出力部１２４とドライバ信号出力部１２５とドライバイネーブル信号出力部１２６とに出力する。
【００１１】
従って、入力したタイミングエッジに基づいてストローブ信号出力部１２４はストローブ信号を出力し、ドライバ信号出力部１２５はドライバ信号を出力し、ドライバイネーブル信号出力部１２６はドライバイネーブル信号を出力する。そして、ストローブ信号はコンパレータ部１１３に入力され、ドライバ信号およびドライバイネーブル信号はドライバ１２１に入力される。
【００１２】
ドライバ１２１はドライバ信号に基づいてＤＵＴに印加する信号（印加信号）を出力する。そして、ドライバイネーブル信号がイネーブル（許可）のときにのみ動作を行い、ディゼーブル（禁止）のときには動作しない。
【００１３】
コンパレータ部１１３はフリップフロップ１３１とコンパレータ１３２とフェイルカウンタ１３３とを備えて概略構成している。フリップフロップ１３１は測定用信号発生部１０６から測定用信号を入力しており、ストローブ信号のタイミングで測定用信号をコンパレータ１３２に出力する。なお、スイッチ１１４をオンにすることにより、ドライバ１２１から印加信号を入力することも可能になっている。
【００１４】
コンパレータ１３２は期待値と測定用信号との比較判定を行う。判定タイミングはフリップフロップ１３１からの出力タイミングであり、つまりストローブ信号のタイミングになる。判定結果はパス（正常）またはフェイル（異常）のフェイル情報として示され、フェイル情報はフェイルカウンタ１３３に出力される。このフェイルカウンタ１３３はフェイル率を検出する。フェイル率は全ての判定結果のうちフェイルの割合になる。
【００１５】
システムクロック生成部１０５はシステムクロック信号を生成している。このシステムクロック信号はレート信号よりも短い周期の信号となっており、タイミングエッジ生成部１２３に入力される。タイミングエッジ生成部１２３は１つのパターンの中に複数のタイミングエッジを発生させている。このため、タイミングエッジ生成部１２３はシステムクロック信号を基準として、この信号のタイミングでタイミングエッジを発生させている。
【００１６】
測定用信号発生部１０６は信号出力部１４１とＰＬＬ１４２と遅延部１４３とを備えており、タイミング測定を行うための専用の測定用信号を出力する。信号出力部１４１はこの測定用信号を発生して出力する。ＰＬＬ１４２はレート信号発生部１０３に接続されており、測定用信号発生部１０６をレート信号のタイミングで動作させる。従って、測定用信号のタイミングはレート信号のタイミングに同期する。
【００１７】
遅延部１４３は測定用信号に対して所定の遅延量を与える可変遅延回路になる。測定用信号に与える遅延量を可変にしているのは、ジッタ測定を行うためである。ジッタ測定は、特許文献１の技術にも開示されているように、ストローブ信号または測定用信号の何れか一方を固定した状態で他方を微小変化させる。これにより、フェイル率を０％から１００％まで変化させて、このときの変化させた幅をジッタ幅とする。そして、このジッタ幅がストローブ信号のタイミング精度を示している。ここでは、ストローブ信号を固定して測定用信号の遅延量を変化させている。
【００１８】
以上が概略構成である。タイミング測定はジッタ幅を測定することにより行う。図４の構成では、コンパレータ部１１３に入力させる測定用信号のタイミングを遅延部１４３により微小変化させている。
【００１９】
コンパレータ部１１３でタイミング測定を行うためには、ストローブ信号と測定用信号とを同期させなくてはならない。このために、測定用信号発生部１０６にレート信号を入力している。パターンデータを構成する各パターンはレート信号を周期としているため、ストローブ信号の発生パターンもレート信号を周期としている。そして、測定用信号の発生タイミングもレート信号に同期させている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開平１０−２８８６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
レート信号発生部１０３が発生するレート信号は任意に（様々に）設定することが可能であり、パターンによっては１周期が短い場合や長い場合がある。このとき、パターンの１周期（レート信号）が長くなると、測定用信号発生部１０６のＰＬＬ１４２がロックしなくなるという問題を生じる。ＰＬＬ１４２は位相同期回路であり、入力する信号の周波数が長くなって閾値を超過すると、ロックしなくなる。そして、ＰＬＬ１４３がロックしなくなると、レート信号に同期した測定用信号を出力させることができなくなる。
【００２２】
また、閾値を超過しない場合でも、レート信号が長くなると、ＰＬＬ１４２にジッタが生じる。このジッタは測定用信号に反映されるため、ストローブ信号に生じるジッタと測定用信号に生じるジッタとが重畳され、コンパレータ部１１３で重畳したジッタが測定されるようになる。測定の対象となるのはストローブ信号に生じているジッタであり、従って測定用信号のジッタがノイズとして検出され、正確なタイミング測定を行うことができなくなる。
【００２３】
また、パターンデータは多様なパターンを採用してタイミング測定を行うことが望ましい。これは、実際にＤＵＴの試験を行うときには１つのパターンを用いるのではなく、多様なパターンを用いて試験を行うためである。
【００２４】
ただし、ストローブ信号と測定用信号とが直接的に同期しているのではなく、両信号はレート信号に同期している。従って、ストローブ信号の発生周期は必ずレート信号に同期させなければならない。つまり、ストローブ信号のパターンが固定され、自由なパターンに設定することができなくなる。
【００２５】
特に、ストローブ信号は前後の間隔が過剰に近接すると、相互に影響を及ぼし合い、ストローブ信号自体にノイズが発生することがある。実際にＤＵＴの試験を行うときにはこのようなパターンが用いられる場合があり、敢えてストローブ信号同士が近接したパターンを用いてタイミング測定を行うことがある。このとき、ストローブ信号の発生パターンをレート周期ごとに固定しなければならないとすると、前後のストローブ信号の影響を考慮したタイミング測定を行うことが難しくなる。
【００２６】
そこで、本発明は、自由なパターンを用いて正確にストローブ信号のタイミング精度の測定を行うことを目的とする。
【課題を解決するための手段】
【００２７】
以上の課題を解決するため、本発明の請求項１の半導体試験装置は、ストローブ信号のタイミングで期待値と比較を行うコンパレータ部を設けた試験部と、前記ストローブ信号のうち測定対象となる測定対象ストローブ信号の発生タイミングのみに同期したストローブ同期信号を発生させるパターンをレート信号ごとに記憶するパターンデータ記憶部と、前記パターンに基づいて、前記測定対象ストローブ信号および前記ストローブ同期信号を出力するパターン出力部と、前記レート信号よりも短い周期のシステムクロック信号のタイミングで動作を行い、前記ストローブ同期信号に基づいて前記コンパレータ部に入力させる測定用信号を出力し、この測定用信号に与える遅延量を変化させる前記試験部に着脱可能な測定用信号発生部と、を備え、前記コンパレータ部は前記測定対象ストローブ信号のタイミングで前記測定用信号を期待値と比較して、前記測定対象ストローブ信号のタイミング精度を測定することを特徴とする。
【００２８】
この半導体試験装置によれば、測定用信号発生部は周期の短いシステムクロック信号に基づいて動作しているため、ＰＬＬのロックが外れることがなく、また測定用信号に生じるジッタを少なくできる。測定用信号はストローブ同期信号に基づいて発生されるため、測定用信号と測定対象ストローブ信号とを同期させることができ、任意のパターンに設定することができるようになる。
【００２９】
本発明の請求項２の半導体試験装置は、請求項１記載の半導体試験装置であって、前記測定用信号発生部に備えられ、前記測定用信号の出力制御を行う出力制御部と、前記ストローブ同期信号を出力するストローブ同期信号出力部と前記出力制御部との間を直接接続する経路と、を備えたことを特徴とする。
【００３０】
この半導体試験装置によれば、ストローブ同期信号出力部と出力制御部とを他の回路を介在させることなく直接的に接続している。これにより、他の回路の分解能等の影響を受けることなく、ストローブ同期信号を出力制御部に入力させることができるようになる。
【００３１】
本発明の請求項３の半導体試験装置は、請求項２記載の半導体試験装置であって、前記測定用信号発生部に備えられ、前記測定用信号の出力を許可するか否かを制御するスタート制御部と、前記タイミング精度の測定の開始を示す測定開始信号を出力する測定開始信号出力部と前記スタート制御部とを接続する前記経路とは異なる他の経路と、を備えたことを特徴とする。
【００３２】
この半導体試験装置によれば、ストローブ同期信号とは別個独立の回路および経路を用いて測定開始信号を測定用信号発生部に出力しているため、測定開始を簡単な構成で了知させることができるようになる。
【発明の効果】
【００３３】
本発明は、測定用信号発生部は周期の短いシステムクロック信号のタイミングで動作している。このため、ＰＬＬがロックせず、測定用信号に生じるジッタを少なくできるため、正確にタイミング精度の測定を行うことができる。また、測定対象ストローブ信号に同期したストローブ同期信号を測定用信号発生部に入力させることにより測定対象ストローブ信号と測定用信号とを同期させているため、測定対象ストローブ信号のタイミングを自由に設定できる。これにより、自由なパターンを用いてタイミング測定を行うことができるようになる。
【図面の簡単な説明】
【００３４】
【図１】実施形態の半導体試験装置の概略構成を示すブロック図である。
【図２】実施形態の動作の流れを示すタイムチャートである。
【図３】変形例の半導体試験装置の概略構成を示すブロック図である。
【図４】従来の半導体試験装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００３５】
以下、図面を参照して本発明の実施形態について説明する。図１に示すように、本発明の半導体試験装置はパターンデータ記憶部１とアドレス制御部２とレート信号発生部３と試験部４とシステムクロック生成部５と測定用信号発生部６とを備えて概略構成をしている。このうち、パターンデータ記憶部１とアドレス制御部２とレート信号発生部３とは１つの装置を構成してもよいし、別個の装置としてもよい。ただし、これらの装置と試験部４と測定用信号発生部６とは別個独立の装置として構成する。
【００３６】
パターンデータ記憶部１はアドレス順に複数のパターンデータを記憶する。パターンデータは各種信号のパターンを示すデータになり、１つのパターンデータは複数のパターンから構成される。そして、各パターンはレート信号を１周期としている。そして、パターンデータは、後述するドライバ１２に出力するドライバ信号のパターン（ドライバパターン）とドライバ１２の動作を許可するか否かを示すドライバイネーブル信号のパターン（ドライバイネーブルパターン）と後述するコンパレータ３２が比較判定を行うための期待値信号のパターン（期待値パターン）とコンパレータ３２が比較判定を行うタイミングを示すストローブ信号のパターン（ストローブパターン）とがレート信号ごとに設定されている。勿論、これら以外のパターンを有しているものであってもよい。
【００３７】
アドレス制御部２はパターンデータ記憶部１のスタートアドレスとストップアドレスとを指定している。パターンデータ記憶部１からは一部のアドレスのパターンデータを読み出すことができるようになっており、最初のアドレスをスタートアドレスとして指定し、最後のアドレスをストップアドレスとして指定している。スタートアドレスとストップアドレスとは任意のアドレスを指定することができる。
【００３８】
レート信号発生部３はレート信号を発生する。前述したように、パターンデータを構成する複数のパターンの周期はレート信号に同期している。レート信号発生部３はパターンデータのパターンやスタートアドレス、ストップアドレス等とは無関係に単にパターンデータを試験部４に対して供給している。
【００３９】
試験部４は被試験デバイス（ＤＵＴ：Device Under Test）に対して所定の信号を入力して試験を行う試験装置であり、例えばピンエレクトロニクスカードが試験部４として適用される。試験部４はパターン出力部１１とドライバ１２とコンパレータ部１３とスイッチ１４とを備えて概略構成している。
【００４０】
パターン出力部１１はパターンメモリ２１とパターン制御部２２とタイミングエッジ生成部２３（図１ではＴＥ生成部としている）とストローブ信号出力部２４とドライバ信号出力部２５とドライバイネーブル信号出力部２６とを備えて概略構成している。パターン出力部１１はパターンデータのパターンに基づいて信号出力を行う。
【００４１】
パターンメモリ２１はパターンデータ記憶部１から読み出したパターンデータを一時的に記憶する。パターン制御部２２はアドレス制御部２が指定するスタートアドレスからストップアドレスまでのパターンデータをパターンデータ記憶部１から読み出して、パターンメモリ２１に記憶させる。なお、スタートアドレスとストップアドレスとが一致しているときには、読み出されるパターンデータは１つになる。
【００４２】
パターン制御部２２はパターンメモリ２１に記憶されている１または複数のパターンデータを繰り返して読み出す（ループさせる）。ループ回数をＬ（Ｌは自然数）、パターンメモリ２１に記憶されているパターンデータの数をＰ（Ｐは自然数）とすると、パターン制御部２２がパターンデータを読み出す回数はＬ×Ｐ回になる。
【００４３】
パターン制御部２２は各信号のパターンをレート信号ごとに読み出して、コンパレータ部１３およびタイミングエッジ生成部２３に対して出力を行う。コンパレータ部１３に対しては期待値パターンを出力する。システムクロック生成部５に対してはドライバパターンとドライバイネーブルパターンとストローブパターンとの各パターンを出力する。従って、パターン制御部２２がパターンを出力するタイミングはレート信号ごとになる。
【００４４】
タイミングエッジ生成部２３は複数のエッジ生成を有しており、各パターンのタイミングエッジを生成する。図１では６つのエッジ生成（エッジ１生成〜エッジ６生成）を有している。勿論、エッジ生成の数は任意に設定してもよい。例えば、ドライバパターンがＲＺ（Return to Zero）を示しているときには、６つのエッジ生成のうち３つのエッジ生成が使用される。
【００４５】
タイミングエッジ生成部２３はドライバ信号とドライバイネーブル信号とストローブ信号との各信号のパターンのタイミングエッジを生成する。このため、タイミングエッジ生成部２３にはストローブ信号出力部２４とドライバ信号出力部２５とドライバイネーブル信号出力部２６とが接続されており、各出力部はタイミングエッジ生成部２３により生成されるタイミングエッジに基づいて各信号（ドライバ信号、ドライバイネーブル信号、ストローブ信号）の生成を行う。
【００４６】
ストローブ信号はコンパレータ部１３に出力される。ドライバ信号およびドライバイネーブル信号はドライバ１２に対して出力される。ただし、ドライバイネーブル信号は測定用信号発生部６に対しても出力される。
【００４７】
ドライバ１２はＤＵＴに対して信号を印加するために設けている。ただし、試験部４にはＤＵＴが接続されておらず、ＤＵＴが接続される箇所（ピン）に測定用信号発生部６が接続されている。よって、ドライバ１２は測定用信号発生部６に対して信号（印加信号）を出力する。また、ドライバ１２はドライバイネーブル信号がイネーブル（許可：Ｈｉｇｈ）のときに印加信号を出力し、ディゼーブル（禁止：Ｌｏｗ）のときには印加信号を出力しない。
【００４８】
コンパレータ部１３はフリップフロップ３１とコンパレータ３２とフェイルカウンタ３３とを備えて概略構成している。コンパレータ部１３はＤＵＴから出力される信号と期待値パターンとの比較を行ってパスフェイル判定を行うために設けている。ここでは、ＤＵＴから出力される信号ではなく測定用信号を用いてパスフェイル判定を行っている。
【００４９】
フリップフロップ３１は測定用信号発生部６から入力した測定用信号を一時的に記憶する。また、ストローブ信号出力部２４からストローブ信号を入力し、入力したストローブ信号のタイミングで測定用信号をコンパレータ３２に出力する。コンパレータ３２はパターン制御部２２から出力される期待値パターンと測定用信号とを比較してパスフェイル判定を行う。フリップフロップ３１はストローブ信号のタイミングで測定用信号を出力しているため、コンパレータ３２の判定タイミングはストローブ信号に同期する。
【００５０】
コンパレータ３２は判定結果をパス（正常）またはフェイル（異常）のフェイル情報としてフェイルカウンタ３３に出力する。フェイルカウンタ３３はフェイル情報に基づいてフェイル率を算出する。フェイルカウンタ３３は判定結果を入力するたびにカウント（カウント数Ｃ：Ｃは自然数）を行う。このカウント数Ｃはパスおよびフェイルの数になる。このうち、フェイルの数（フェイル数Ｆ：Ｆは自然数）としたときに、フェイル率をＦ／Ｃとして算出する。
【００５１】
ドライバ１２の出力側に接続される経路は２つの経路に分岐される。１つはコンパレータ部１３に接続される第１の経路Ｌ１であり、もう１つは測定用信号発生部６に接続される第２の経路Ｌ２である。第１の経路Ｌ１はドライバ１２からの波形をコンパレータ３２に対して出力する（ループバック）ための経路である。これにより、ドライバ１２から出力させる波形を直接的にコンパレータ３２に入力させることが可能になる。
【００５２】
また、第１の経路Ｌ１にはドライバ１２から出力された印加信号をコンパレータ３２に入力させるか否かを制御するスイッチ１４を設けている。このスイッチ１４をオンとオフとに切り替えることにより、印加信号をコンパレータ３２に入力させるか否かをコントロールしている。このスイッチ１４は第１の経路Ｌ１のうち測定用信号をコンパレータ部１３に入力させる経路の合流地点よりもドライバ１２の側に設けている。
【００５３】
第２の経路Ｌ２は試験部４のピンを介して測定用信号発生部６に接続されている。このピンには本来的にはＤＵＴが接続されるが、ＤＵＴではなく測定用信号発生部６を接続している。従って、印加信号は測定用信号発生部６に入力される。
【００５４】
システムクロック生成部５はシステムクロック信号を生成する。このシステムクロック信号は半導体試験装置の各部で使用され、必要に応じて分周逓倍を行う。
【００５５】
システムクロック信号はレート信号の周期よりも短い。つまり、レート信号はシステムクロック信号の複数クロックから構成される。このシステムクロック信号は測定用信号発生部６およびタイミングエッジ生成部２３に出力される。従って、タイミングエッジ生成部２３が生成するタイミングエッジはシステムクロック信号のタイミングに同期している。
【００５６】
測定用信号発生部６は信号出力部４１とＰＬＬ４２と遅延部４３とスタート制御部４４と出力制御部４５とを備えて概略構成している。測定用信号発生部６はストローブ信号のタイミング精度を測定するための専用の測定用信号を出力している。
【００５７】
信号出力部４１は試験部４に向けて測定用信号を発生する。ＰＬＬ４２はシステムクロック生成部５からシステムクロック信号を入力して、このシステムクロックのタイミングで測定用信号発生部６を動作させる位相同期回路になる。遅延部４３は測定用信号に対して所定の遅延量を与える可変遅延回路である。従って、測定用信号に対して与える遅延量を変化させることができる。遅延量を変化させているのは、後述するスイープ動作を行うためである。
【００５８】
スタート制御部４４は測定用信号の出力を許可するか否かを制御している。スタート制御部４４はドライバ１２に接続されており、ドライバ１２から印加信号を入力している。そして、印加信号を入力するまでは測定用信号の出力を禁止し、印加信号の入力後に出力を許可する。
【００５９】
出力制御部４５は信号出力部４１から測定用信号の出力タイミングを規定している。出力制御部４５はドライバイネーブル信号出力部２６に接続されており、ドライバイネーブル信号を入力する。そして、ドライバイネーブル信号を入力したタイミングで信号出力部４１から測定用信号を出力させる。
【００６０】
このために、ドライバイネーブル信号出力部２６の出力側に接続される経路を途中で分岐して一方をドライバ１２に接続している。そして、他方を出力制御部４５に接続している。この経路を第３の経路Ｌ３とする。試験部４と測定用信号発生部６とは別個独立の装置であり、第３の経路Ｌ３は試験部４に備えられるピンを介して接続している。
【００６１】
以上が概略構成である。この構成を用いてストローブ信号のタイミング精度の測定（タイミング測定）を行う。タイミング測定はジッタ幅を測定することにより行う。ジッタ幅を測定するためにストローブ信号の発生タイミングを固定して測定用信号のタイミングを微小変化させる。なお、測定用信号を固定してストローブ信号を微小変化させるものであってもよい。
【００６２】
パターンデータには実際のＤＵＴの試験を想定して多種のパターンを予め設定する。従って、ストローブ信号の発生パターンも自由なタイミングで設定することが可能になっている。特に、前後のストローブ信号が近接することによる影響を測定するために、ストローブ信号の間隔を近接したようなパターンを設定することも可能になっている。
【００６３】
このために、複数のストローブ信号のうち測定の対象となるストローブ信号（測定対象ストローブ信号）と測定用信号とを同期させる。これにより、測定対象ストローブ信号の前後のストローブ信号のタイミングで測定用信号のパスフェイル判定を行うことが回避される。そして、測定対象ストローブ信号と測定用信号とを同期させるために、ドライバイネーブル信号を用いる。このドライバイネーブル信号は測定対象ストローブ信号を測定用信号に同期させるための信号（ストローブ同期信号）になる。
【００６４】
ドライバイネーブル信号はドライバイネーブルパターンに基づいて発生される。そこで、測定対象ストローブ信号の発生タイミングに同期したタイミングでドライバイネーブル信号を発生させるようにドライバイネーブルパターンを設定しておく。具体的には、測定対象ストローブ信号の発生タイミングでドライバイネーブル信号をイネーブル（Ｈｉｇｈ）にし、それ以外のタイミングではディゼーブル（Ｌｏｗ）となるようなパターンを設定する。
【００６５】
また、測定用信号発生部６にはドライバイネーブル信号とは別個にドライバ１２から印加信号を入力している。この印加信号はタイミング測定の開始を了知させる測定開始信号となる。そして、パターンデータのドライバパターンにはスタートアドレスの最初のパターンにのみ印加信号を出力し、それ以外のタイミングでは印加信号を出力しないようなパターンを設定しておく。
【００６６】
具体的には、スタートアドレスの最初のパターンでは「Ｈｉｇｈ」にし、それ以外は「Ｌｏｗ」に設定する。これにより、測定用信号発生部６にタイミング測定の開始を了知させている。なお、ドライバ信号が「Ｈｉｇｈ」のときには、ドライバイネーブル信号も「Ｈｉｇｈ」になるようなパターンを設定する。
【００６７】
パターン制御部２２はパターンデータをループして読み出しているため、スタートアドレスは複数回読み出される。従って、最初のスタートアドレスのみ印加信号（測定開始信号）を出力し、２回目以降のスタートアドレスについては出力しないパターンを設定する。
【００６８】
以下、図２のタイムチャートを用いて、動作について説明する。図２において、レート信号はシステムクロック信号の４クロック分を１周期としている。また、３つのパターンデータ（１〜３）をパターンメモリ２１に読み出しており、これらのパターンデータをループして読み出している。パターンデータには複数のストローブ信号が設定されており、このうち測定対象ストローブ信号（図２では測定対象ＳＴとしている）として４つを示しており、それ以外のストローブ信号（図２ではＳＴとしている）は測定対象とはならない。特に、パターンデータ３のストローブ信号と測定対象ストローブ信号とを近接させており、これにより相互のストローブ信号の影響を測定している。
【００６９】
パターン制御部２２はパターンデータ記憶部１からアドレス制御部２により指定されるアドレス（スタートアドレスからストップアドレス）のパターンデータをパターンメモリ２１に記憶させる。そして、パターン制御部２２はレート信号ごとにパターンデータを構成する各パターンを読み出す。最初に、スタートアドレスのパターンデータのうち先頭のパターンが読み出される。
【００７０】
この先頭のパターンはドライバ信号およびドライバイネーブル信号が「Ｈｉｇｈ」になっている。よって、タイミングエッジ生成部２３はこのパターンに基づいてタイミングエッジを発生し、ドライバ信号出力部２５およびドライバイネーブル信号出力部２６から「Ｈｉｇｈ」を出力させる。
【００７１】
従って、ドライバ１２は印加信号を出力する。この印加信号は第２の経路Ｌ２を介して測定用信号発生部６のスタート制御部４４に入力される。スタート制御部４４は印加信号の入力に基づいて、測定用信号発生部６の動作を開始させる（測定用信号の出力を許可する）。これにより、タイミング測定の開始を測定用信号発生部６に了知させることができ、測定用信号発生部６を常に動作させることなく、必要なときにのみ動作させることができる。
【００７２】
パターン制御部２２はレート信号ごとに順次パターンを読み出していく。読み出されるパターンが測定対象ストローブ信号を発生させているときには、必ずドライバイネーブル信号を発生させている。つまり、ストローブパターンおよびドライバイネーブルパターンをこのように予め設定している。
【００７３】
タイミングエッジ生成部２３は当該ストローブパターンおよびドライバイネーブルパターンに基づいて、測定対象ストローブ信号およびドライバイネーブル信号のタイミングエッジを発生させる。従って、ストローブ信号出力部２４はタイミングエッジに基づいて測定対象ストローブ信号をフリップフロップ３１に出力する。
【００７４】
一方、ドライバイネーブル信号出力部２６はドライバイネーブルパターンに基づくタイミングエッジによりドライバイネーブル信号を出力する。ドライバイネーブル信号は第３の経路Ｌ３を介して測定用信号発生部６の出力制御部４５に入力される。出力制御部４５はドライバイネーブル信号を入力したときに信号出力部４１から測定用信号を出力させる。そして、測定用信号は遅延部４３により所定の遅延量が与えられて、コンパレータ部１３のフリップフロップ３１に入力する。
【００７５】
フリップフロップ３１は測定用信号を測定対象ストローブ信号のタイミングでコンパレータ３２に出力する。よって、コンパレータ３２は測定対象ストローブ信号のタイミングで測定用信号のパスフェイル判定を行うことができる。つまり、測定用信号と測定対象ストローブ信号とを同期させることができる。コンパレータ３２はパスフェイル判定を行い、フェイル情報をフェイルカウンタ３３に出力する。フェイルカウンタ３３はフェイル情報に基づいてフェイル率を算出する。
【００７６】
タイミング測定はジッタ幅を求めることにより行う。このため、遅延部４３は測定用信号の出力タイミングに与える遅延量を変化させる。これにより、測定用信号に対してスイープ動作（掃引動作）を行うことができる。例えば、スタートアドレスからストップアドレスまでの全てのパターンデータのパターンを読み出したタイミングで、つまりループごとに与える遅延量を変化させるようにする。これにより、スイープ動作を行うことができ、フェイル率の変化を検出できる。そして、フェイルカウンタ３３はフェイル率を０％から１００％まで変化したときの幅をジッタ幅として、これをタイミング精度として検出する。以上のようにタイミング測定を行っている。
【００７７】
測定用信号発生部６のＰＬＬ４２には非常に周期の短いシステムクロック信号を入力しており、測定用信号発生部６をシステムクロック信号のタイミングで動作させている。これにより、ＰＬＬ４２のロックが外れることがなく、また測定用信号に大きなジッタが発生することもない。
【００７８】
システムクロック信号は測定対象ストローブ信号と同期しており、測定対象ストローブ信号と同期したドライバイネーブル信号を出力制御部４５に入力している。これにより、測定対象ストローブ信号と測定用信号とを同期させることができ、正確なタイミング測定を行うことができる。そして、測定対象ストローブ信号を一定周期ごとに発生させるようなパターンとする必要がなく、任意の自由なパターンに設定することができる。
【００７９】
しかも、パターンデータの設定およびドライバイネーブル信号と測定用信号発生部６とを接続する第３の経路Ｌ３を設けるだけで前記の効果を奏するようになり、試験部４のハードウェア構成の変更を最小限に抑制することができる。
【００８０】
ここで、測定対象ストローブ信号を一定周期ごとに発生させるようなパターンを発生すれば、測定用信号と測定対象ストローブ信号とを同期させることはできる。つまり、測定用信号と測定対象ストローブ信号とをレート信号に同期させることで、間接的に測定対象ストローブ信号と測定用信号とを同期させることができる。このとき、測定対象ストローブ信号と測定用信号とを同じ周期にさせるだけでなく、両信号の最初の発生タイミングを同じタイミングにすることにより、両信号を同期させることができる。
【００８１】
従って、最初のタイミングを一致させるために別途のスイープ動作が必要になる。このスイープ動作は位相の異なる２つの信号のうち１つのポイントで位相を一致させるための動作になる。このため、位相が大きくずれている場合にはスイープ動作に長い時間を要するようになる。そして、パターンデータ記憶部１からは種々のパターンデータを読み出してタイミング測定を行うため、読み出し対象のパターンデータは頻繁に変更される。このとき、パターンデータが変更されるたびにスイープ動作が必要になり、スイープ動作に要する時間が累積して、測定時間を長時間化させる。
【００８２】
本発明では、ストローブ同期信号（ドライバイネーブル信号）を用いて、測定対象ストローブ信号と測定用信号とを直接的に同期させている。このため、最初のタイミング調整を行う必要がなく、信号同期のためのスイープ動作は必要なくなる。このため、タイミング測定に要する時間を短縮できる。
【００８３】
なお、スイッチ１４をオンにして、ドライバ１２から出力される印加信号を用いてタイミング測定を行うこともできる。この場合には、測定用信号発生部６を設けることなくタイミング測定を行うことも可能になる。つまり、パターンデータには測定対象ストローブ信号の発生タイミングに同期してドライバ信号を発生させるパターンを設定する。これにより、測定対象ストローブ信号に同期してドライバ信号が出力される。つまり、ドライバ信号の出力側に遅延部４３を設けることにより、タイミング測定を行うこともできる。
【００８４】
ただし、ドライバ１２が波形を出力するときの分解能が低い場合には、ドライバ１２から出力される印加信号（測定用信号）には所定のジッタが生じる。このため、コンパレータ部１３では測定用信号と測定対象ストローブ信号との両方に生じているジッタを検出する。従って、本来的に測定の対象となる測定対象ストローブ信号に生じているジッタの測定を行うことができず、正確な測定を行うことができなくなる。
【００８５】
本発明では、ドライバ１２からの印加信号をループバックして検出するのではなく、高速に動作可能な測定用信号発生部６が発生した測定用信号を使用して検出しているため、正確な測定を行うことができる。
【００８６】
以上において、測定用信号と測定対象ストローブ信号とを同期させるためのストローブ同期信号としてドライバイネーブル信号を使用しているが、ストローブ同期信号には他の信号を使用してもよい。つまり、測定対象ストローブ信号の発生タイミングに同期した信号であれば、任意の信号をストローブ同期信号として使用できる。
【００８７】
この点、ドライバ１２からの印加信号をストローブ同期信号として使用することもできるが、ドライバ１２は分解能によりストローブ同期信号が影響を受けて、タイミング測定の精度が低下する。そこで、ドライバイネーブル信号のように他の回路を介することなく、ドライバイネーブル信号出力部２６から出力制御部４５に直接的に入力されるような信号を用いることが望ましい。直接的に入力可能な信号をストローブ同期信号として用いることにより、他の回路の影響を受けることなくタイミング測定を高精度に行うことができる。なお、前述したドライバイネーブル信号出力部２６はストローブ同期信号出力部になる。
【００８８】
また、タイミング測定の開始を了知させる測定開始信号としてドライバ１２からの印加信号を用いている。勿論、印加信号ではなく他の信号を測定開始信号として用いてもよい。その場合には、ドライバ１２の変わりに測定開始信号出力部を設けるようにする。
【００８９】
そして、ドライバイネーブル信号を測定開始信号として用いてもよい。この場合には、ドライバイネーブル信号はストローブ同期信号として用いられていることから、ドライバイネーブル信号には２つの機能を持たせることになる。このため、２つの機能を持つドライバイネーブル信号を出力制御部４５およびスタート制御部４４に入力させなければならない。
【００９０】
このとき、ドライバイネーブル信号のうち最初のタイミングはスタート制御部４４のためのものであり、２回目以降は出力制御部４５のためのものである。よって、スタート制御部４４はドライバイネーブル信号のうち２回目以降のタイミングでは機能しないようにし、出力制御部４５は最初のタイミングでは機能しないようにしなければならない。つまり、異なる機能の峻別がそれぞれの制御部で必要になる。
【００９１】
そこで、ドライバイネーブル信号と印加信号とを別個独立の装置間で入出力を行い、且つ別途の経路により信号伝達を行うことで、機能の峻別を行う必要がなくなり、制御が容易になる。一方、この場合にはある程度の回路および経路が複雑化するため、制御の容易化を優先させるか、または回路および経路の簡略化を優先させるかによって、適宜選択すればよい。
【００９２】
次に、図３を用いて変形例について説明する。本変形例では、前述した実施形態と比較して、測定用信号発生部６はスタート制御部４４および出力制御部４５を備えていないが、新たにセレクタ５１を追加している。このセレクタ５１はレート信号の長さに応じてレート信号とシステムクロック信号とのうち何れかの信号を選択的に出力可能にしている。
【００９３】
セレクタ５１はレート信号発生部３からのレート信号とシステムクロック生成部５からのシステムクロック信号とのうち何れか一方を選択的に測定用信号発生部６のＰＬＬ４２に出力している。つまり、測定用信号発生部６はレート信号およびシステムクロック信号のタイミングで動作することができる。
【００９４】
レート信号はパターンによって長い場合もあり、また短い場合もある。レート信号が短い場合には、ＰＬＬ４２にレート信号を直接的に入力しても、ＰＬＬ４２に生じるジッタは少なくなる。この場合には、レート信号をＰＬＬ４２に入力してもタイミング測定の精度にはそれほど影響がない。ただし、レート信号が長い場合には、ＰＬＬ４２がロックせず、またはＰＬＬ４２に生じるジッタが大きくなる。この場合には、レート信号をＰＬＬ４２に入力することは望ましくない。
【００９５】
そこで、レート信号が短い場合には、システムクロック信号を入力可能にしている。システムクロック信号を入力させればＰＬＬ４２がロックを外れることもなく、またジッタを少なくできる。ただし、この場合には、測定対象ストローブ信号と測定用信号との最初のタイミングを一致させる別途のスイープ動作が必要になり、且つ測定対象ストローブ信号の発生タイミングをレート信号ごとに設定しなければならない。
【符号の説明】
【００９６】
１    パターンデータ記憶部        ２    アドレス制御部
３    レート信号発生部        ４    試験部
５    システムクロック生成部    ６    測定用信号発生部
１１    パターン出力部            １２    ドライバ
１３    コンパレータ部            １４    スイッチ
２１    パターンメモリ            ２２    パターン制御部
２３    タイミングエッジ生成部    ２４    ストローブ信号出力部
２５    ドライバ信号出力部        ２６    ドライバイネーブル信号出力部
３１    フリップフロップ        ３２    コンパレータ
３３    フェイルカウンタ        ４１    信号出力部
４２    ＰＬＬ                ４３    遅延部
４４    スタート制御部            ４５    出力制御部
５１    セレクタ
【図１】
2011180054.tif 000003
【図２】
2011180054.tif 000004
【図３】
2011180054.tif 000005
【図４】
2011180054.tif 000006