(57)【要約】【課題】エキシマレーザーにより、α−Ｓｉ層に加えられた熱は、絶縁層を介して金属遮光層へ伝わり、冷却されることで再結晶化される。この場合、金属層のパターン形状により、α−Ｓｉ層の冷却速度は影響を受ける。そのため、多結晶シリコン層の特性は金属層のパターン形状の影響によりばらつくという課題がある。【解決手段】形状および間隔を揃えた矩形の金属遮光層１０５の、長手方向に向けてエキシマレーザーを走査し、α−Ｓｉ層を多結晶シリコン層１１５に改質する。長手方向に向けてエキシマレーザーを走査することから、金属遮光層１０５が連続した状態でレーザーアニールが進む。そのため、金属遮光層１０５上での多結晶シリコン層１１５は均質性が高くなる。そのため、金属遮光層１０５上に形成されるＴＦＴ１０１の電気的特性が均質化し、液晶装置１００の表示均一性を高めることが可能となる。【選択図】図１
2011040594.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１面に矩形形状、または面取りされた矩形形状、または長手方向と短手方向を含む平面形状を備える金属層を形成する工程と、
前記第１面側に重ねて、窒化シリコン層を形成する工程と、
前記第１面側に重ねて、酸化シリコン層を形成する工程と、
前記第１面側に重ねて、シリコン層を形成する工程と、
前記シリコン層にパルス状のエキシマレーザー光を前記金属層の長手方向に向けて走査しながら照射し、前記シリコン層を多結晶シリコン層に改質する工程と、
前記金属層と平面的に重なっている前記多結晶シリコン層をチャネルとして用いた複数の薄膜トランジスターを形成する工程と、
を備えることを特徴とする薄膜トランジスターの製造方法。
【請求項２】
請求項１に記載の薄膜トランジスターの製造方法であって、前記金属層は、形状と前記金属層同士の間隔を揃えて前記基板の前記第１面に複数備えられていることを特徴とする薄膜トランジスターの製造方法。
【請求項３】
請求項１または２に記載の薄膜トランジスターの製造方法であって、前記金属層は遮光性を有し、かつ前記金属層の長手方向に向けて前記薄膜トランジスターが複数整列し、少なくとも前記チャネルが前記金属層と平面的に重なっていることを特徴とする薄膜トランジスターの製造方法。
【請求項４】
請求項３に記載の薄膜トランジスターの製造方法であって、前記薄膜トランジスターは前記チャネルと、ソース、ドレインが前記金属層の長手方向に向けて整列していることを特徴とする薄膜トランジスターの製造方法。
【請求項５】
請求項１から４のいずれか一項に記載の薄膜トランジスターの製造方法であって、前記パルス状のエキシマレーザー光は前記シリコン層の同一箇所に４０回以上１５０回以下の回数照射されることを特徴とする薄膜トランジスターの製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の薄膜トランジスターの製造方法であって、前記酸化シリコン層の厚さは、２００ｎｍ以上５００ｎｍ以下であることを特徴とする薄膜トランジスターの製造方法。
【請求項７】
請求項１から５のいずれか一項に記載の薄膜トランジスターの製造方法であって、前記金属層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする薄膜トランジスターの製造方法。
【請求項８】
請求項１から７のいずれか一項に記載の薄膜トランジスターの製造方法であって、前記窒化シリコン層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする薄膜トランジスターの製造方法。
【請求項９】
請求項１から８のいずれか一項に記載の薄膜トランジスターの製造方法であって、前記シリコン層の厚さは、３０ｎｍ以上１００ｎｍ以下であることを特徴とする薄膜トランジ
スターの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスターの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスター（以下ＴＦＴとも記載する）は液晶装置や、有機エレクトロルミネッセンス装置（以下有機ＥＬ装置とも記載する）等に好適に用いられている。高速動作を要求される昨今では、ＴＦＴを構成する半導体層には、アモルファスシリコン層（以下α−Ｓｉ層とも記載する）と比べ高い移動度を持つ多結晶シリコン層が好適なものとして用いられている。
【０００３】
ＴＦＴを構成する多結晶シリコン層としては、高速動作が可能となるよう配向方向が揃えられ、かつＴＦＴの移動度を低下させる結晶粒界密度の低い、すなわち大粒径の多結晶シリコン層を用いることが好ましい。このような多結晶シリコン層の形成方法については、特許文献１に記載されている。典型的な多結晶シリコン層の形成方法としては、まずα−Ｓｉ層をＣＶＤ（化学気相堆積）法を用いて堆積し、続けてエキシマレーザー光等を熱源としてα−Ｓｉ層を溶融／再結晶化させることで、多結晶シリコン層を形成する方法が知られている。
【０００４】
この際、エキシマレーザー光の発光時間を数１０ｎｍ程度とするようパルス状に発振させ、α−Ｓｉ層に照射する。このようにすると、エキシマレーザー光のエネルギーはα−Ｓｉ層の表面で熱に変換され、この熱をα−Ｓｉ層内部に伝えることでα−Ｓｉ層のみを溶融させ、他の領域での温度上昇を抑えることが出来る。そのため、無アルカリガラス等、石英ガラスと比べ耐熱性が低い基板を用いることが可能となり、コスト的に有利となる。また、耐熱性が低い、即ち軟化点が低い材料を用いることができるので石英ガラスでは困難となる基板の大型化にも対応可能となる。
【０００５】
ここで、液晶装置や有機ＥＬ装置の画素駆動にＴＦＴを用いる場合、光キャリアによるリーク電流の発生を防止するため、ＴＦＴに浸入する光を遮蔽する遮光層を設けることが好適となる。遮光層の材質としては、ＴＦＴの製造プロセス温度に耐える物質を用いることが好適となり、例えばモリブデン等の金属が用いられる。即ち、ＴＦＴは絶縁層を介して金属層を覆う領域に形成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１７６１８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
エキシマレーザー等をエネルギー源としてα−Ｓｉ層を溶融／再結晶化させる場合、α−Ｓｉ層に加えられた熱は、絶縁層を介して金属層へ伝わって行く。α−Ｓｉ層は溶融した後、金属層により冷却されることで再結晶化される。この場合、金属層のパターン形状により、α−Ｓｉ層の冷却速度は影響を受ける。そのため、多結晶シリコン層の特性は金属層のパターン形状の影響によりばらつく。従って、この多結晶シリコン層を半導体層に用いたＴＦＴの電気的特性もばらつきが大きくなり、液晶装置や有機ＥＬ装置の画素駆動に用いた場合、表示画質が低下するという課題がある。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。ここで、「上」とは、基板内部から第１面に向かう方向と定義する。また、「○○の上」と記載した場合、○○と直接接触しない場合も含むものとする。
【０００９】
［適用例１］本適用例にかかる薄膜トランジスターの製造方法は、基板の第１面に矩形形状、または面取りされた矩形形状、または長手方向と短手方向を含む平面形状を備える金属層を形成する工程と、前記第１面側に重ねて、窒化シリコン層を形成する工程と、前記第１面側に重ねて、酸化シリコン層を形成する工程と、前記第１面側に重ねて、シリコン層を形成する工程と、前記シリコン層にパルス状のエキシマレーザー光を前記金属層の長手方向に向けて走査しながら照射し、前記シリコン層を多結晶シリコン層に改質する工程と、前記金属層と平面的に重なっている前記多結晶シリコン層をチャネルとして用いた複数の薄膜トランジスターを形成する工程と、を備えることを特徴とする。
【００１０】
これによれば、パルス状のエキシマレーザー光を照射することで薄膜トランジスターのチャネルに、同一条件で改質された多結晶シリコン層が用いられる。そのため、電気的特性が揃えられた複数の薄膜トランジスターを得ることが可能となる。
【００１１】
［適用例２］上記適用例にかかる薄膜トランジスターの製造方法であって、前記金属層は、形状と前記金属層同士の間隔を揃えて前記基板の前記第１面に複数備えられていることを特徴とする。
【００１２】
上記した適用例によれば、基板の第１面側に、同一条件で改質された多結晶シリコン層が得られる。そのため、第１面側に電気的特性が揃えられた複数の薄膜トランジスターを得ることが可能となる。
【００１３】
［適用例３］上記適用例にかかる薄膜トランジスターの製造方法であって、前記金属層は遮光性を有し、かつ前記金属層の長手方向に向けて前記薄膜トランジスターが複数整列し、少なくとも前記チャネルが前記金属層と平面的に重なっていることを特徴とする。
【００１４】
上記した適用例によれば、薄膜トランジスターを用いて光制御を行う用途に適用した場合に、少なくとも薄膜トランジスターのチャネルへの光浸入を防ぐことが可能となり、光浸入に起因するキャリア発生による薄膜トランジスター動作への影響を防ぐことが可能となる。
【００１５】
［適用例４］上記適用例にかかる薄膜トランジスターの製造方法であって、前記薄膜トランジスターはチャネルと、ソース、ドレインが前記金属層の長手方向に向けて整列していることを特徴とする。
【００１６】
上記した適用例によれば、薄膜トランジスターの幅を狭くすることが可能となる。薄膜トランジスターの幅が狭くなることで光侵入を防ぐための金属層の幅を狭くすることができる。そのため、光制御を行うべき領域を広く取れ、開口率を高くすることが可能となる。
【００１７】
［適用例５］上記適用例にかかる薄膜トランジスターの製造方法であって、前記パルス状のエキシマレーザー光は前記シリコン層の同一箇所に４０回以上１５０回以下の回数照射されることを特徴とする。
【００１８】
上記した適用例によれば、パルス状エキシマレーザー光を４０回以上の回数照射することで、多結晶シリコン層の粒径を大きくし、かつ配向方向を揃えることが可能となる。そのため、大きな相互コンダクタンスを備える薄膜トランジスターを形成することが可能となる。また、１５０回以下の回数に抑えることで、多結晶シリコン層が受ける損傷を抑えることができる。加えて、１５０回以下の回数に抑えることで、製造工程に要する時間を抑えることができ、スループットを大きくすることが可能となる。
【００１９】
［適用例６］上記適用例にかかる薄膜トランジスターの製造方法であって、前記酸化シリコン層の厚さは、２００ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００２０】
上記した適用例によれば、２００ｎｍ以上の厚さを備えることで、多結晶シリコン層の配向方向を（１１１）方向に揃えることが可能となる。また、５００ｎｍ以下の厚さを備えることで、酸化シリコン層を堆積する際に発生する応力によるクラックの発生を抑制することができる。
【００２１】
［適用例７］上記適用例にかかる薄膜トランジスターの製造方法であって、前記金属層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００２２】
上記した適用例によれば、金属層の厚さを５０ｎｍ以上にすることで、遮光層として薄膜トランジスターへの光浸入を抑制することが可能となる。また、５００ｎｍ以下に抑えることで、金属材料を堆積する際に発生する応力による金属材料のクラックの発生を抑制することができる。
【００２３】
［適用例８］上記適用例にかかる薄膜トランジスターの製造方法であって、前記窒化シリコン層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００２４】
上記した適用例によれば、窒化シリコン層の厚さを５０ｎｍ以上とすることで、金属層や基板からの不純物侵入を防止することができる。また、５００ｎｍ以下にすることで、窒化シリコン層を堆積する際に発生する応力によるクラックの発生を抑制することができる。また、５００ｎｍ以下に抑えることで、金属層とシリコン層との熱的結合を密にすることが可能となる。
【００２５】
［適用例９］上記適用例にかかる薄膜トランジスターの製造方法であって、前記シリコン層の厚さは、３０ｎｍ以上１００ｎｍ以下であることを特徴とする。
【００２６】
上記した適用例によれば、シリコン層の厚さが３０ｎｍ以上あることで、パルス状エキシマレーザー光の照射を行った際でのシリコン層の層切れを防止することができる。また、１００ｎｍ以下に抑えることで、シリコン層の深部まで溶解／再結晶化をすることが可能となる。
【図面の簡単な説明】
【００２７】
【図１】ＴＦＴを液晶装置に適用した場合のレイアウト図。
【図２】図１のＡ−Ａ’線における断面図。
【図３】（ａ）〜（ｃ）は、第３の実施形態にかかるＴＦＴの製造工程を示す工程断面図。
【図４】（ａ）〜（ｃ）は、第３の実施形態にかかるＴＦＴの製造工程を示す工程断面図。
【図５】（ａ）は、酸化シリコン層の厚さを５０ｎｍとした場合の逆極点図、（ｂ）は、酸化シリコン層の厚さを２００ｎｍとした場合の逆極点図。
【発明を実施するための形態】
【００２８】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
（第１の実施形態：画素の平面構成）
以下、本実施形態にかかるＴＦＴの平面構成について図面を用いて説明する。図１は、本実施形態にかかるＴＦＴを液晶装置に適用した場合のレイアウト図であり、図２は図１のＡ−Ａ’線における断面図である。なお、図２ではＴＦＴ１０１を構成する部分に着目して図示しており、液晶層等についての記載は省略している。
【００２９】
図１に示す液晶装置１００は、第１面としての表面にＴＦＴ１０１、ソース線１０２、画素電極１０３、ゲート線１０４、金属層としての金属遮光層１０５、ゲート電極１０６（チャネル１１４と重なっている）、ソース１０７、ドレイン１０８と、を備える。なお、液晶装置１００の電位保持時間を延ばすべく、蓄積容量を備える構成を取ることも好適である（図示せず）。
【００３０】
ソース線１０２はＴＦＴ１０１のソース１０７に電位を与える機能を備えている。画素電極１０３は、ソース線１０２を介して与えられた電位を液晶層（図示せず）に与え、液晶層の光透過率を制御している。ゲート線１０４は、ゲート電極１０６に電位を与え、ソース線１０２から与えられた電位を書き換え／保持させる機能を備えている。そして、金属層としての金属遮光層１０５は、ＴＦＴ１０１への光侵入を防ぎ、光キャリアによるリーク電流の発生を防ぐ機能を備えている。
【００３１】
ゲート電極１０６、チャネル１１４、ソース１０７、ドレイン１０８はＴＦＴ１０１を構成している。ＴＦＴ１０１はソース１０７に与えられた電位をゲート電極１０６に与えられた電位に基づき、ドレイン１０８に与え、または保持することで画素電極１０３への電位を制御している。
【００３２】
また図１に示すように、金属遮光層１０５は幅（形状）を揃え、かつ画素ピッチに合わせる形で間隔を揃えて複数配置されている。そのため、後述する薄膜トランジスターの製造方法を用いた場合に、ＴＦＴ１０１同士の電気的特性を揃えることが可能となる。なお、金属遮光層１０５は幅を揃え、かつ画素ピッチに合わせる形で間隔を揃えて配置されていることが好ましいが、必須の構成ではない。
【００３３】
また、ＴＦＴ１０１は金属遮光層１０５とチャネル１１４、ソース１０７、ドレイン１０８は平面的に重なるように長手方向に対して複数整列されている。そのため、ＴＦＴ１０１への光侵入を防ぐことができ、光キャリアによるリーク電流の発生が抑えられている。なお、長手方向に対して複数整列していることで上記した効果が得られるが、これは必須の構成ではない。また、チャネル１１４のみを金属遮光層１０５と平面的に重なるようにしても良い。
【００３４】
また、ＴＦＴ１０１はチャネル１１４、ソース１０７、ドレイン１０８は金属遮光層１０５の長手方向に対して整列した配置を備えている。そのため、金属遮光層１０５の幅（短手側）を小さくすることを可能としている。この場合においても、長手方向に対して整列した配置を備えることは必須の構成ではない。特にＴＦＴ１０１のチャネル幅がチャネル長よりも大きい場合には、ソース１０７、ドレイン１０８を折り曲げる形で配置することも好適である。
【００３５】
（第２の実施形態：ＴＦＴの断面構成）
以下、本実施形態にかかるＴＦＴの断面構成について図面を用いて説明する。図２は、図１におけるＡ−Ａ’線におけるＴＦＴ要部断面図であり、コンタクトや液晶層等についての記載は省略している。ＴＦＴ１０１は、ゲート電極１０６、ソース１０７、ドレイン１０８、チャネル１１４、基板１０９、下地保護層１１０、金属層としての金属遮光層１０５、窒化シリコン層１１１、酸化シリコン層１１２、ゲート絶縁層１１３、多結晶シリコン層１１５、ソース電極１１６、ドレイン電極１１７、層間絶縁層１１８と、を備えている。
【００３６】
基板１０９は、ＴＦＴ１０１等を支えており、例えば無アルカリガラスを用いることができる。下地保護層１１０は、基板１０９からの汚染物質の浸入を防止すると共に、表面状態（基板１０９の研磨状態等）の影響を抑え、ＴＦＴ１０１等の品質を安定させるべく形成されている。金属遮光層１０５は、主にチャネル１１４への光浸入を抑え、光キャリアによるリーク電流の発生を防止している。金属遮光層１０５を構成する金属としては、例えばＭｏ、Ｃｒ、Ｎｉ、Ｃｕ、Ｔａ、Ｗ、ＡｌＮｄ（ネオジムを添加したアルミニウム）、Ａｌを用いることが好適である。本実施形態ではＭｏを用いている。金属遮光層１０５は、遮光性を確保するためには５０ｎｍ以上の層厚であることが望ましい。また、内部応力によるクラック等の発生を抑えるためには５００ｎｍ以下の層厚であることが望ましい。本実施形態ではＭｏを２００ｎｍの層厚となるよう形成している。
【００３７】
窒化シリコン層１１１は、金属遮光層１０５や基板１０９からチャネル１１４への不純物の浸入を防ぐべく形成されている。窒化シリコン層１１１の厚さとしては、５０ｎｍ以上が好ましく金属遮光層１０５や基板１０９からの不純物侵入を防止することができる。また、５００ｎｍ以下にすることで、窒化シリコン層１１１を堆積する際に発生する応力によるクラックの発生を抑制することができる。また、５００ｎｍ以下に抑えることで、金属遮光層１０５と多結晶シリコン層１１５との熱的結合を密にすることが可能となる。
【００３８】
酸化シリコン層１１２は、多結晶シリコン層１１５の配向性を制御する機能を備えている。金属遮光層１０５を備えた場合、レーザーアニールによりα−Ｓｉ層を多結晶シリコン層１１５に改質すると、その配向性はばらつき、その結果としてＴＦＴ１０１の電気的特性が低下する。この現象を防ぐためには、酸化シリコン層１１２の厚さを２００ｎｍ以上にすることが好ましい。２００ｎｍ以上の厚さにすることで、多結晶シリコン層１１５の配向方向を（１１１）方向に揃えることが可能となる。この現象が発生する理由は未だ明らかではないが、レーザー照射後の冷却過程の温度プロファイルが変わり冷却速度が遅くなることで（１１１）方向に配向に制御されているものと考察している。そして、酸化シリコン層１１２の厚さは５００ｎｍ以下が好適であり、酸化シリコン層１１２の堆積時に発生する内部応力によるクラックの発生を抑えることができる。
【００３９】
多結晶シリコン層１１５は、後述するように、レーザーアニールによりα−Ｓｉ層を多結晶シリコン層１１５に改質することで形成される。ここで、レーザーアニール前の状態としては、α−Ｓｉに限らず、例えば微結晶シリコン等の状態を取っていても良い。レーザーアニールでは、α−Ｓｉ層の最表面でレーザー光が吸収され、そのレーザー光のエネルギーが熱エネルギーに変換される。そして、最表面での熱エネルギーがα−Ｓｉ層の深部に拡散することで溶解／再結晶を行う。そのため、多結晶シリコン層１１５の厚さは１００ｎｍ以下であることが好ましい。１００ｎｍ以下であれば溶解／再結晶化をすることが可能となる。そして、３０ｎｍ以上の厚さを備えることが好ましく、この場合多結晶シリコン層１１５の層切れを防止することが可能となる。
【００４０】
ゲート絶縁層１１３は、ゲート電極１０６と協働してチャネル１１４に電界を掛け、チャネル１１４にキャリアを誘起する機能を備えている。ゲート絶縁層１１３は、例えば化学気相堆積（ＣＶＤ）法を用いた酸化シリコン層を用いることができる。また、酸化シリコンに代えて窒化シリコンや、ハフニウム酸化物、酸化アルミニウム等の絶縁性物質を用いても良い。ゲート絶縁層１１３の厚さは、ＴＦＴ１０１が取り扱う電圧により変わる（高い電圧を用いる場合には厚くなる）が、例えば１００ｎｍ程度の値を例示することができる。ゲート電極１０６は、上述したようにチャネル１１４に電界を掛ける機能を備えている。ゲート電極１０６はＡｌ、Ｔｉ、Ｔａ、Ｍｏ等の金属材料を用いることができる。ここではＡｌを用いている。また、ＡｌにＮｄやＣｕ、Ｓｉ等を添加した金属を用いても良い。
【００４１】
層間絶縁層１１８は、ソース電極１１６、ドレイン電極１１７等を電気的に分離するべく形成されている。そして、ソース１０７、ドレイン１０８は、チャネル１１４に誘起したキャリアに対応した電流を流すべく形成されている。そして、ソース１０７、ドレイン１０８は高い不純物濃度（例えば５×１０20ｃｍ-3程度）を有しており、金属に対してオーム性接合をとることを可能としており、ソース１０７とソース電極１１６、ドレイン１０８とドレイン電極１１７、とを電気的に接続させる領域としても機能している。
【００４２】
（第３の実施形態：ＴＦＴの製造工程）
以下、本実施形態にかかるＴＦＴの製造工程について図面を用いて説明する。図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）は本実施形態にかかるＴＦＴの製造工程を示す工程断面図である。ここで、ＴＦＴ１０１の製造工程は、図１のＡ−Ａ’線における断面について説明している。なお、製造工程はＴＦＴ１０１の製造部分を選択して記載している。例えば、周辺回路の製造に必要なフォトリソグラフィ工程等については省略している。
【００４３】
まず、工程１として、基板１０９を洗浄する。基板１０９を構成する物質としては、典型的にはガラスや樹脂が用いられる。本実施形態では、基板１０９に無アルカリガラスを用いている。ここで、基板１０９に下地保護層１１０を形成しても良く、酸化珪素層や酸窒化珪素層、窒化珪素層等、ガラス系の層を形成しても良い。また、ポリイミドやアクリル等の有機物系の層を形成しても良い。特に、基板１０９として樹脂系の物質を用いた場合には、有機物系の下地保護層１１０を用いることで、成層温度を下げることができる。
【００４４】
そして、金属層をスパッタ法等を用いて堆積し、所望の部分にレジストマスク等を形成した後エッチングを施し、金属遮光層１０５を形成する。金属遮光層１０５を構成する金属としては、例えばＭｏ、Ｃｒ、Ｎｉ、Ｃｕ、Ｔａ、Ｗ、ＡｌＮｄ（ネオジムを添加したアルミニウム）、Ａｌを用いて良い。本実施形態ではＭｏを用いている。金属遮光層１０５は、遮光性を確保するためには５０ｎｍ以上の層厚であることが望ましい。また、内部応力によるクラック等の発生を抑えるためには５００ｎｍ以下の層厚であることが望ましい。本実施形態ではＭｏを２００ｎｍの層厚となるよう形成している。ここまでの工程を終えた状態での断面図を図３（ａ）に示す。ここで、金属遮光層１０５の製造方法として、一旦全面に金属層を形成した後、フォトリソグラフィ工程とエッチング工程とを施すことで金属遮光層１０５を形成したが、これは物理蒸着法を用いて、メタルマスクやシリコンマスクを蒸着マスクとして用い、エッチング工程なしで形成しても良い。物理蒸着法の例としては、真空蒸着、イオンプレーティング、イオンビーム蒸着、コンベンショナルスパッタリング、マグネトロンスパッタリング、イオンビームスパッタリング、ＥＣＲスパッタリング等を挙げることができる。ここで、金属遮光層１０５は、図１に示すように、幅（形状）を揃え、かつ画素ピッチに合わせる形で間隔を揃えて配置されており、長手方向と短手方向とを備えた矩形形状を備えている。図１の例では、ゲート線１０４と沿う方向が長手方向となり、ソース線１０２と沿う方向が短手方向となる。ここで、金属遮光層１０５の形状は矩形に限定されることはなく、角Ｒ（角を丸めた）やＣ面（面取り）形状を用いても良い。また、楕円形等、矩形と異なる形状を用いても良く、長手方向と短手方向を備えた形状であれば対応可能である。
【００４５】
次に、工程２として、窒化シリコン層１１１を形成する。窒化シリコン層１１１は、例えばシラン−アンモニア系のガスを用いたＣＶＤ法や、スパッタ法を用いて形成される。窒化シリコン層１１１の厚さは、金属遮光層１０５からの金属汚染を防ぐためには５０ｎｍ以上の厚さであることが望ましい。また、層形成時の応力により窒化珪素層にクラックが発生するおそれがあることから、５００ｎｍ以下の厚さであることが好ましい。本実施形態では、１００ｎｍの厚さとなるよう形成している。ここまでの工程を終えた状態での断面図を図３（ｂ）に示す。
【００４６】
次に、工程３として、酸化シリコン層１１２を形成する。酸化シリコン層１１２は、図２に示す多結晶シリコン層１１５の配向性を制御する機能を備えている。金属遮光層１０５を備えた場合、レーザーアニールにより、後述するシリコン層としてのα−Ｓｉ層１１５ａを多結晶シリコン層１１５に改質すると、その配向性はばらつき、その結果としてＴＦＴ１０１の電気的特性が低下する。この現象を防ぐためには、酸化シリコン層１１２の厚さを２００ｎｍ以上にすることが好ましい。２００ｎｍ以上の厚さにすることで、多結晶シリコン層１１５の配向方向を（１１１）方向に揃えることが可能となる。この現象が発生する理由は未だ明らかではないが、レーザー照射後の冷却過程の温度プロファイルが変わり冷却速度が遅くなることで（１１１）方向に配向に制御されているものと考察している。そして、酸化シリコン層１１２の厚さは５００ｎｍ以下が好適であり、酸化シリコン層１１２の堆積時に発生する内部応力によるクラックの発生を抑えることができる。本実施形態では、３００ｎｍの厚さとなるよう形成している。ここまでの工程を終えた状態での断面図を図３（ｃ）に示す。
【００４７】
次に、工程４として、シリコン層としてのα−Ｓｉ層１１５ａをプラズマＣＶＤ（ＰＥＣＶＤ）法等を用いて形成する。α−Ｓｉ層１１５ａの層厚としては、α−Ｓｉにパルス状エキシマレーザー光を照射し（後述する）、溶解／再結晶工程を行う際に凝集する現象を抑えるために、３０ｎｍ以上の層厚を有していることが好ましい。また、後述するレーザーアニールでは、α−Ｓｉ層１１５ａの最表面でレーザー光が吸収され、そのレーザー光のエネルギーが熱エネルギーに変換される。そして、最表面での熱エネルギーがα−Ｓｉ層１１５ａの深部に拡散することで溶解／再結晶を行う。パルス状エキシマレーザー光により深部まで溶解させるためにはα−Ｓｉ層１１５ａは１００ｎｍ以下の層厚を有していることが好ましい。本実施形態では、５０ｎｍの層厚となるよう形成している。ここまでの工程を終えた状態での断面図を図４（ａ）に示す。なお、α−Ｓｉ層１１５ａを形成した後、α−Ｓｉ層１１５ａ中の水素を脱離させるためのアニール工程を挿入することも好適である。水素を脱離させることで、レーザー照射に伴う急激な水素の離脱によるアブレーション（シリコン層が剥がれてしまう現象）を抑制することが可能となる。
なお、シリコン層としてα−Ｓｉ層１１５ａに限定される必要はなく、微結晶シリコン層や、部分的に結晶化したシリコン層等を用いても良い。
【００４８】
次に、工程５として、α−Ｓｉ層１１５ａにパルス状エキシマレーザー光を照射し、α−Ｓｉ層１１５ａを結晶化させ、多結晶シリコン層１１５を形成する。パルス状エキシマレーザー光の強度は、α−Ｓｉ層１１５ａの層厚等で最適値が異なるが、１ショットあたり３５０ｍＪ／ｃｍ2〜４５０ｍＪ／ｃｍ2程度のエネルギー密度で照射することが好ましい。ここでは、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）をパルス状のエキシマレーザー光として用いている。これは、ＸｅＣｌに代えてＡｒＦ（波長１９３ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＸｅＦ（波長３５３ｎｍ）等のガスを用いたエキシマレーザーを用いても良い。
【００４９】
結晶化は、パルス状エキシマレーザー光をα−Ｓｉ層１１５ａに複数回ショット照射することで行われる。ショット数としては、４０回以上照射することが好ましい。４０回以上照射することで、配向方向が（１１１）方向に揃えられた多結晶シリコン層１１５を得ることが可能となる。
【００５０】
また、ショット数を１５０回以下の回数に抑えることで、α−Ｓｉ層１１５ａが受ける損傷を抑えて多結晶シリコン層１１５を得ることができる。加えて、１５０回以下の回数に抑えることで、多結晶シリコン層１１５を得る工程に要する時間を抑えることができ、スループットを大きくとることが可能となる。本実施形態では、矩形の光形状を有し、短辺が０．４ｍｍのＸｅＣｌエキシマレーザーを用いて６μｍピッチで送ることで、一箇所あたりのショット数がおよそ６７回になるように照射している。
【００５１】
また、ＸｅＣｌエキシマレーザーの送り方向（走査方向）は、金属遮光層１０５の長手方向に向けられている。図１の例では、ゲート線１０４と沿う方向が長手方向となり、ソース線１０２と沿う方向が短手方向となる。ＸｅＣｌエキシマレーザーの走査方向を図１に示すレーザー走査方向（金属遮光層１０５の長手方向）に刻んでいくことで、金属遮光層１０５と平面的に重なる領域にある多結晶シリコン層１１５の電気特性として、金属遮光層１０５が途切れ途切れに入る場合と比べて、高い均一性を持たせることが可能となる。そして、金属遮光層１０５と平面的に重なる領域にある多結晶シリコン層１１５をチャネル１１４として用いてＴＦＴ１０１を複数形成する。多結晶シリコン層１１５の電気特性が高い均一性を備えていることから、ＴＦＴ１０１同士の電気的特性を揃えることが可能となる。例えばＴＦＴ１０１を図１に示すように液晶装置１００の画素電極１０３の駆動に用いた場合、液晶装置１００は均一な輝度分布を備えることとなり、表示画質を向上させることが可能となる。
【００５２】
このレーザー照射条件で形成した多結晶シリコン層１１５の逆極点図を図５（ａ）、（ｂ）に示す。図５（ａ）は、酸化シリコン層の厚さを５０ｎｍとした場合の逆極点図であり、図５（ｂ）は、酸化シリコン層の厚さを２００ｎｍとした場合の逆極点図である。なお逆極点図とは、多結晶体を構成する各結晶が配向している方向の分布を示す図である。
【００５３】
図５（ａ）に示されるように、酸化シリコン層１１２の厚さを５０ｎｍとした場合、多結晶シリコン層１１５の配向方向はほぼ均一に分布している。そして、図５（ｂ）に示されるように、酸化シリコン層１１２の厚さを２００ｎｍとした場合、多結晶シリコン層１１５の配向方向はほぼ（１１１）方向に揃えられている。ＸｅＣｌエキシマレーザーで結晶化している中途の状態での断面図を図４（ｂ）に示す。
【００５４】
次に、工程６として、多結晶シリコン層１１５をレジストマスクを用いてエッチングし、素子分離を行う。この際に、図１に示すようにソース１０７、ドレイン１０８、チャネル１１４を金属遮光層１０５の長手方向に向けて複数整列させることが好ましい。この場合、ＴＦＴ１０１の幅を狭くすることが可能となる。ＴＦＴ１０１の幅を狭くすることで光侵入を防ぐための金属遮光層１０５の幅を狭くすることができる。そのため、光制御を行うべき領域を広く取れ、開口率を高くすることが可能となる。
そして、ＰＥＣＶＤ法等を用いてゲート絶縁層１１３を形成する。ゲート絶縁層１１３の層厚としては、図２に示すＴＦＴ１０１の耐圧設計に依存するが、例えば１００ｎｍ程度の層厚を有する酸化珪素層を一例として例示することができる。
【００５５】
そして、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を、スパッタリング法等によって堆積する。次に、レジストマスクを用いてエッチングし、ゲート電極１０６を形成する。次に、ゲート電極１０６をマスクとしてイオン注入を行い、ソース１０７、ドレイン１０８、チャネル１１４を形成する。チャネル１１４にはイオン注入が行われず、多結晶シリコン層１１５がそのまま残留する形となる。そして、イオン注入後、４００℃程度の熱処理を行い、イオン注入した領域にある不純物を活性化させる。ここまでの工程を終えた状態での断面図を図４（ｃ）に示す。
【００５６】
次に、層間絶縁層１１８を堆積する。そして、レジストマスクを用いてエッチングし、コンタクトホールを開孔する。次に、スパッタリング法等によってアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を堆積し、レジストマスクを用いてエッチングすることでソース電極１１６、ドレイン電極１１７を形成して、図２に示すＴＦＴ１０１が形成される。
【符号の説明】
【００５７】
１００…液晶装置、１０１…ＴＦＴ、１０２…ソース線、１０３…画素電極、１０４…ゲート線、１０５…金属遮光層、１０６…ゲート電極、１０７…ソース、１０８…ドレイン、１０９…基板、１１０…下地保護層、１１１…窒化シリコン層、１１２…酸化シリコン層、１１３…ゲート絶縁層、１１４…チャネル、１１５…多結晶シリコン層、１１５ａ…α−Ｓｉ層、１１６…ソース電極、１１７…ドレイン電極、１１８…層間絶縁層。
【図１】
2011040594.tif 000003
【図２】
2011040594.tif 000004
【図３】
2011040594.tif 000005
【図４】
2011040594.tif 000006
【図５】
2011040594.tif 000007