(57)【要約】【課題】  動きベクトルを用いた補間フレーム生成を伴うフレームレート変換による高フレームレート表示をより好適に実現する。【解決手段】  映像を入力する入力部と、入力部に入力された映像のフレーム全体の画像がそれぞれ入力される複数の画像処理部と、複数の画像処理部からの出力のタイミングを制御して出力画像を生成するタイミングコントローラーとを備え、複数の画像処理部は、それぞれ入力映像の画像間の動きベクトルを検出する動きベクトル検出部と、検出した動きベクトルを用いて補間フレームを生成する補間フレーム生成部とを有し、複数の画像処理部の動きベクトル検出部は、それぞれ前記入力された映像のフレーム全体を用いて動きベクトルの検出処理を行い、複数の画像処理部の補間フレーム生成部は、生成する補間フレームのうち互いに異なる画像領域についての補間画像を生成する。【選択図】  図１
2011216935.tif 000002
【特許請求の範囲】
【請求項１】
映像を入力する入力部と、
前記入力部に入力された映像のフレーム全体の画像がそれぞれ入力される複数の画像処理部と、
前記複数の画像処理部からの出力のタイミングを制御して出力画像を生成するタイミングコントローラーとを備え、
前記複数の画像処理部は、それぞれ入力映像の画像間の動きベクトルを検出する動きベクトル検出部と、検出した動きベクトルを用いて補間フレームを生成する補間フレーム生成部とを有し、
前記複数の画像処理部の動きベクトル検出部は、それぞれ前記入力された映像のフレーム全体を用いて動きベクトルの検出処理を行い、
前記複数の画像処理部の補間フレーム生成部は、生成する補間フレームのうち互いに異なる画像領域についての補間画像を生成することを特徴とする映像処理装置。
【請求項２】
前記複数の画像処理部の動きベクトル検出部は、過去のフレームについて検出した動きベクトルを現フレームの動きベクトル検出処理に用いることが可能であり、
前記複数の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を、それぞれの画像処理部間で比較し、該比較結果に応じて、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いるか否かを切り替えることを特徴とする請求項１に記載の映像処理装置。
【請求項３】
前記複数の画像処理部の動きベクトル検出部は、過去のフレームについて検出した動きベクトルを現フレームの動きベクトル検出処理に用いることが可能であり、
前記複数の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を比較して、それぞれの画像処理部の該情報間での差分を算出し、該差分が所定の閾値以上の場合に、次の補間フレーム生成処理において、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いない動きベクトル検出処理を行うことを特徴とする請求項１または請求項２に記載の映像処理装置。
【請求項４】
前記複数の画像処理部は第１の画像処理部と他の画像処理部とで構成されており、
前記他の画像処理部が、前記他の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を前記第１の画像処理部に送信し、
前記第１の画像処理部が、前記他の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報と前記第1の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報との比較処理を行い、該比較処理の結果を示す情報を前記他の画像処理部に送信し、
前記他の画像処理部は、受信した該比較処理の結果を示す情報に応じて、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いるか否かを切り替えることを特徴とする請求項２または請求項３に記載の映像処理装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の映像処理装置であって、
前記複数の画像処理部は共通の画像メモリを使用することを特徴とする映像処理装置。
【請求項６】
映像を入力する入力部と、
前記入力部に入力された映像のフレーム全体の画像がそれぞれ入力される複数の画像処理部と、
前記複数の画像処理部からの出力のタイミングを制御して出力画像を生成するタイミングコントローラーと、
前記タイミングコントローラーから出力される出力画像を表示する表示部と
を備え、
前記複数の画像処理部は、それぞれ入力映像の画像間の動きベクトルを検出する動きベクトル検出部と、検出した動きベクトルを用いて補間フレームを生成する補間フレーム生成部とを有し、
前記複数の画像処理部の動きベクトル検出部は、それぞれ前記入力された映像のフレーム全体を用いて動きベクトルの検出処理を行い、
前記複数の画像処理部の補間フレーム生成部は、生成する補間フレームのうち互いに異なる画像領域についての補間画像を生成することを特徴とする映像表示装置。
【請求項７】
前記複数の画像処理部の動きベクトル検出部は、過去のフレームについて検出した動きベクトルを現フレームの動きベクトル検出処理に用いることが可能であり、
前記複数の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を、それぞれの画像処理部間で比較し、該比較結果に応じて、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いるか否かを切り替えることを特徴とする請求項６に記載の映像表示装置。
【請求項８】
前記複数の画像処理部の動きベクトル検出部は、過去のフレームについて検出した動きベクトルを現フレームの動きベクトル検出処理に用いることが可能であり、
前記複数の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を比較して、それぞれの画像処理部の該情報間での差分を算出し、該差分が所定の閾値以上の場合に、次の補間フレーム生成処理において、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いない動きベクトル検出処理を行うことを特徴とする請求項６または請求項７に記載の映像表示装置。
【請求項９】
前記複数の画像処理部は第１の画像処理部と他の画像処理部とで構成されており、
前記他の画像処理部が、前記他の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報を前記第１の画像処理部に送信し、
前記第１の画像処理部が、前記他の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報と前記第1の画像処理部の動きベクトル検出部で検出した動きベクトルに基づく情報との比較処理を行い、該比較処理の結果を示す情報を前記他の画像処理部に送信し、
前記他の画像処理部は、受信した該比較処理の結果を示す情報に応じて、前記複数の画像処理部の動きベクトル検出部における動きベクトル検出処理において過去のフレームについて検出した動きベクトルを用いるか否かを切り替えることを特徴とする請求項７または請求項８に記載の映像表示装置。
【請求項１０】
請求項６乃至９のいずれか一項に記載の映像処理装置であって、
前記複数の画像処理部は共通の画像メモリを使用することを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号のフレームレートを変換する技術に関する。
【背景技術】
【０００２】
近年、画像のフレーム数を増やし、時間方向の高解像度化を図ることにより、動画表示におけるぼやけ感やガタガタ感といった不自然な動きを改善するためにフレームレート変換技術がある。
【０００３】
ここで、例えば特許文献１には、フレームレート変換技術において、入力映像を領域毎に分割し、分割された領域ごとに変換処理を並列処理することにより、映像信号をより高フレームレートに変換する技術開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2007-212571
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示される技術では、動きベクトルを用いた補間フレーム生成を伴うフレームレート変換における並列処理については一切考慮されておらず、動きベクトルを用いた補間フレーム生成を伴うフレームレート変換の場合には特許文献１に開示される技術では必ずしも好適なフレームレート変換を行うことができなかった。
【０００６】
本発明は上記課題を鑑みてなされたものであり、その目的は動きベクトルを用いた補間フレーム生成を伴うフレームレート変換による高フレームレート表示をより好適に実現することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するためには、例えば、映像を入力する入力部と、入力部に入力された映像のフレーム全体の画像がそれぞれ入力される複数の画像処理部と、複数の画像処理部からの出力のタイミングを制御して出力画像を生成するタイミングコントローラーとを備え、複数の画像処理部は、それぞれ入力映像の画像間の動きベクトルを検出する動きベクトル検出部と、検出した動きベクトルを用いて補間フレームを生成する補間フレーム生成部とを有し、複数の画像処理部の動きベクトル検出部は、それぞれ前記入力された映像のフレーム全体を用いて動きベクトルの検出処理を行い、複数の画像処理部の補間フレーム生成部は、生成する補間フレームのうち互いに異なる画像領域についての補間画像を生成する構成とすればよい。
【発明の効果】
【０００８】
本発明によれば、動きベクトルを用いた補間フレーム生成を伴うフレームレート変換による高フレームレート表示をより好適に実現することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１を示すブロック図である。
【図２】本発明の実施例１におけるFRC部の構成の一例を示すものである。
【図３】ブロックマッチング法による補間フレーム生成例を説明するための図である。
【図４】本発明の実施例１における分割処理の一例を示すものである。
【図５】本発明の実施例１における分割処理の一例を示すものである。
【図６】本発明の実施例１における別の形態を示す図である。
【図７】本発明の実施例２におけるFRC部の構成の一例を示すものである。
【図８】本発明の実施例２におけるフィードバック制御リセット処理を説明するための図である。
【発明を実施するための形態】
【実施例１】
【００１０】
図１は、本発明の実施例１である画像処理装置の構成の一例を示すブロック図である。図１において、1001は入力信号端子、1002はフレームレート変換（以下、FRC：Frame Rate Conversionと呼ぶ）モード信号端子、1003、1010は高画質化処理部、1004、1011はFRC処理部、1005、1012はマイコン、1006、1013はSDRAM等の画像メモリ、1007はタイミングコントロール部、1008は表示部、1009は第１の並列処理部、1014は第２の並列処理部、1015はマイコン1005とマイコン1012間の制御信号、1016はマイコン1005とFRC処理部1004間の制御信号、1017はマイコン1012とFRC処理部1014間の制御信号である。
【００１１】
第１の並列処理部1009と第２の並列処理部1014は同じ機能構成を有する画像処理部としてもよく、例えばこの単位で機能化されたLSIを2つ並べて配置してもよい。
【００１２】
本実施例では、入力信号端子1001から入力された入力映像の画像を分割せずに、それぞれ第１の並列処理部1009と第２の並列処理部1014に入力する。
【００１３】
高画質化処理部1003、1010では、解像度変換や、IP(Interlace/Progressive)変換、ノイズリダクション等の高画質化画像処理が施される。なお、高画質化処理部1003、1010は本発明に必ず必要な構成要素ではない。例えば、高画質化処理部1003、1010を設けずに、入力画像をFRC部1004、1011に入力してもよい。FRC部1004、1011では、外部から設定されるFRC変換モード信号1002に応じたフレームレートの変換を行う。FRC変換モード信号1002の設定内容には、例えば、フレームレート変換後のフレームレート、フレームレート変換前後のフレームレートの比、または生成する補間フレームの生成方式などが含まれる。マイコン1005、1012は、高画質化処理1003、1010、FRC部1004、1011に対する各種設定や外部機能とのシステム制御、電源制御等を担う。タイミングコントローラ部1007では前記FRC部1004、1011から得られたフレームレート変換後の映像出力を表示部1008に表示するためのタイミング調整を行う。
【００１４】
図２は、図１におけるFRC部100４、1011の構成の一例を示すものである。図2において、2001は現フレーム信号、2002は1フレーム前信号、2003はFRC変換モード信号、2004は動きベクトル検出部、2005は動きベクトル、2006 は補間フレーム生成部、2007は補間フレーム信号、2008はフレームレート変換出力信号、2009はメモリインターフェース部、2010はマイコンからの制御信号である。ここで、マイコンからの制御信号2010は、図１の制御信号1016、1017がFRC部100４、1011に入力されたものである。
【００１５】
動きベクトル検出部2004では、図１の入力信号端子1001から入力された入力映像に含まれる現フレーム信号2001と、図１入力信号端子1001から入力され、画像メモリに一旦記憶されてから読み出された1フレーム前信号2002により、動きベクトル2005を検出する。検出方法としては、ブロックマッチング法や勾配法、位相限定相関法等どれを用いても良いが、ここでは、図３に示すようなN×N（Nは整数）のブロックマッチング法を用いる場合で以下説明する。図３において、3001は現フレーム信号、3002は1フレーム前信号、3003は補間フレーム信号、3004は対象ブロック、3005は動きベクトル検索範囲、3006は最小差分値ブロック、3007は補間ブロックである。
【００１６】
1フレーム前信号3002上の対象ブロック3004が、現フレーム信号3001上のどこに移動したかを検出する。対象ブロック3004に対して、現フレーム信号3001において点対称の位置のブロックを中心として、所定ブロック数の検索範囲3005を設ける。図3の場合は水平11ブロック、垂直5ブロックと設定している。対象ブロック3004と、検索範囲3005内の各ブロックとの差分値マッチングにより、最も差分値が小さいブロック3006を検出し、その方向を動きベクトル2005として出力する。
【００１７】
得られた動きベクトル2005は、適応補間フレーム生成部2009へ入力される。適応補間フレーム生成部2009では、補間フレーム3003上、得られた動きベクトルの半分の位置のブロック3007の画素値を、ブロック3004と3006画素値の線形補間処理（平均値）にて算出する。以上の動作を1フレーム前信号3002上全てのブロックに対して行う。
【００１８】
ここで、本発明の実施例１では、第１の並列処理部1009と第２の並列処理部1014には、入力画像を分割して異なる領域の画像信号を入力するのではなく、両者ともに1フレーム全体の画像信号が入力される。よって、上記の動きベクトル検出部2004はフレーム全体の情報を用いて動きベクトル検出処理を行うことができ、分割された画像領域のみを用いた場合に比べて動きベクトル検出の精度を向上することができる。
【００１９】
メモリインターフェース部2009では、補間フレーム生成部2006からの補間フレーム出力2007の画像メモリ1006、1013へのデータ書き込み、及びFRC変換モード2003(図１のFRC変換モード1002)に応じたフレームレートでのフレームデータ読み出しを行い、マイコンからの制御信号2010に応じたフレームレート変換出力2008を図１のタイミングコントローラ1007に出力する。
【００２０】
ここで、補間フレーム生成部2006の補間画像生成処理及び、メモリインターフェース部2009からのフレームデータ読み出し処理については、マイコンからの制御信号2010に応じてFRC部1004とFRC部1011とで異なるし処理を行う。
【００２１】
マイコンからの制御信号2010には、補間フレーム生成部2006の処理及び、メモリインターフェース部2009からのフレームデータ読み出し処理について、画像を左右分割、もしくは上下分割のいずれの分割方式で処理をするかを識別する信号と、その分割方式で分割された領域のうちどの領域の画像を処理するかを指定する信号を含む。
すなわち、マイコン1005、1012は、第１の並列処理部 1004、と第２の並列処理部 1014に対して、補間フレーム生成部2006の処理及び、メモリインターフェース部2009からのフレームデータ読み出し処理について、分割方式の指定と、それぞれの処理部がどの領域の処理を行うかを指定することができる。
【００２２】
例えば図４に示すように左右分割時の左側(a)の画像領域についての補間画像生成処理およびデータ出力処理を第１の並列処理部 1004、右側(b)の画像領域についての補間画像生成処理およびデータ出力処理を第２の並列処理部 1014にさせるよう制御信号2010を出力する。同様に上下分割の際は図５に示すように画面上側(a)の画像領域についての補間画像生成処理およびデータ出力処理を第１の並列処理部 1004、下側(b)の画像領域についての補間画像生成処理およびデータ出力処理を第２の並列処理部 1014にさせるよう制御信号2010を出力する。
【００２３】
なお、左右分割もしくは上下分割の分割方式の指定は、例えば、FRC変換モード信号1002に指定情報を含めて、マイコン1005、1012がその指定情報による指定に従ってもよい。また、直接的にFRC変換モード信号1002に指定情報を含めずとも、FRC変換モード信号1002に含まれるその他の設定内容に応じて、マイコン1005、1012がいずれかの分割方式を選択する構成としてもよい。なお、分割方式の選択、切替の際には、マイコン1005とマイコン1012間の制御信号1015により、第１の並列処理部 1004と第２の並列処理部 1014の処理の切替の同期を図ればよい。
【００２４】
以上説明した本発明の実施例１によれば、補間フレームの生成処理を2系統の処理部で並列処理することにより高フレームレート化を実現でき、かつ補間フレーム生成に用いる動きベクトルの検出処理では、フレームの分割された画像領域だけでなく、フレーム全体の情報を用いることができるため、より精度の高い動きベクトル検出することができる。画像分割処理の影響を受けない精度の高い動きベクトルを用いることにより、例えば、動きベクトルを用いた補間フレームの生成においても画像分割領域の境界が目立つ等の画質の劣化を防止することができる。すなわち、より高画質な高フレームレート変換が可能となる。
【００２５】
また、それぞれの並列処理部に入力される映像は分割されずに入力されるため、制御信号のみで左右分割もしくは上下分割の分割方式の切り替えが可能となり、より好適なフレームレート変換が可能となる。
【００２６】
また、実施例１の図１の構成においては、2系統の並列処理部Iのぞれぞれに個別の画像メモリを備える構成としたが、検出した動きベクトルなど同じデータを扱うため、例えば図６に示すように画像メモリを複数の並列処理部で共有する構成としてもよい。この場合、メモリ量の削減を図ることができる。
【００２７】
以上説明した本発明の実施例１の構成、動作により、例えば60Hzの映像を120Hzの映像に変換して表示することが可能となる。また、並列処理部を2個のみならず、3個、4個、…n個として構成しても良い。この場合、60Hzの映像を180Hz、240Hz、…60×ｎHzに変換することが可能となる。
【００２８】
以上説明した画像処理装置は、映像処理装置とも表現でき、表示部が一体の構成の場合には画像表示装置、映像表示装置とも表現できる。また、電波により放送されるまたはネットワークを介して送信されるテレビジョン映像信号を入力して必要な処理を施した上で映像信号のフレームレート変換を行うテレビジョン受像機として構成することも可能である。
【実施例２】
【００２９】
次に、本発明の実施例２の画像処理装置について説明する。本発明の実施例２の画像処理装置は、図１乃至図６に示した本発明の実施例１の画像処理装置と同様の構成を有する。
【００３０】
以下では、本発明の実施例１の画像処理装置と異なる動作について説明し、動作の同じ構成要素の動作に関しては、その説明を省略する。
【００３１】
なお、本発明の実施例１の画像処理装置で説明したいずれの変形例も本発明の実施例２の画像処理装置に適用可能である。当該変形例の説明については説明が重複するため省略する。
【００３２】
本発明の実施例２では、並列処理による高フレームレート変換において、並列処理間で所定の情報を共有することにより、画像分割領域の境界など分割された画像間での違和感を低減することが可能となる。
【００３３】
以下、上述した実施例１と異なる部分についてその動作を説明する。
【００３４】
本発明の実施例２では、マイコン1005とマイコン1012間の制御信号1015にはベクトル加算信号と判定信号が含まれている。また、マイコン1005とFRC処理部1004間の制御信号1016と、マイコン1012とFRC処理部1014間の制御信号1017とには、それぞれ動きベクトル加算値が含まれている。
【００３５】
図７は、本発明の実施例２に係るFRC部1004、1011の構成を示したものである。図７において、図２に示した構成要素と同一の構成要素に関しては、同一の符号を付してその説明を省略する。図７において、7001はフィードバッグ制御リセット信号、7002はフレームメモリ、7003 は過去ベクトル、7004はベクトル加算部、7005はベクトル加算値である。
【００３６】
図７に示すように、本発明の実施例２のFRC部1004、1011における動きベクトル検出部2004では、の動きベクトル検出精度を高めるために、過去に検出した動きベクトル情報を用い。1/60秒、1/120秒といった短い時間間隔においては、前フレームでの動きと同じ傾向の動きが現フレームでも起こる可能性が高く、過去に検出した動きベクトル情報を用いることで、処理の高速化や効率化等を図ることができる。このように、過去に検出した動きベクトル情報を用いる場合、回路構成としては、検出された動きベクトル2005をフレームメモリ7002に記憶し、記憶した動きベクトルを次のフレームの処理において、過去ベクトル7003として利用するフィードバック系動作を行う回路構成となる。
【００３７】
例えば、第１の並列処理部 1004、と第２の並列処理部 1014を同構成とし、且つ入力される映像信号も同じとした場合、理論的には検出されるベクトルは同じものとなるはずである。
【００３８】
しかし、実際には、ノイズや画像メモリ間の転送エラー等の発生により、第１の並列処理部 1004、と第２の並列処理部 1014間において、検出ベクトルに差異が出ることが考えられる。また、一旦その差が発生した場合、上述のようなフィードバック系動作を行う回路構成では、一旦生じた差異は後の処理でも差異として蓄積され、第１の並列処理部 1004、と第２の並列処理部 1014間で検出する動きベクトルの乖離が進むこととなる。
【００３９】
その結果、第１の並列処理部 1004、と第２の並列処理部 1014で出力される画像に画像処理の差異が発生し、例えば2つの処理の境界が目立つなどの画質劣化が発生する。
【００４０】
上記の画質劣化への対策のため、本発明の実施例２においては第１の並列処理部 1004、と第２の並列処理部 1014それぞれで検出された動きベクトルの情報を2つの並列処理部間で共有し、両者の動きベクトルの差異を検出し、当該検出結果に応じて、前記動きベクトル検出部2004におけるフィードバック系動作をリセットする。
【００４１】
ベクトル加算部7004では、動きベクトル検出部2004から出力されるベクトル出力を1フレーム分加算する。前記加算されたベクトル加算値7005は、制御信号1016や制御信号1017に含められてマイコン1005、1012へ出力される。前記ベクトル加算値7005は、1フレーム中全てのベクトル値の加算値であり情報量が多い。そのため、マイコン側でこれを送受信し易い信号へ変換してもよい。例えば、前記ベクトル加算値7005の下位1バイトを切り出す変換をおこなってもよい。ベクトル加算値7005またはベクトル加算値7005の変換値はベクトル加算信号として制御信号1015に含められて2つの並列処理部間で互いに双方向で送受信される。制御信号1015を受け取ったマイコン1005、1012は、それぞれ受け取った制御信号1015に含まれるベクトル加算信号であるベクトル加算値またはその変換値と、内部動作でのベクトル加算値またはその変換値とを比較し、両者の差分の算出を行い、差分が所定の閾値以上であった場合は、それぞれの動きベクトル検出部2004におけるフィードバック系動作をリセットし、差分が所定の閾値未満であればフィードバック系動作をリセットしない。フィードバック系動作をリセットとは、具体的には、動きベクトル検出部2004において、過去の動きベクトルを用いて処理の高速化や効率化を行っている処理を1フレーム期間中止するよう制御することである。すなわち、次のフレームの処理期間である1フレーム期間においては、過去の動きベクトルを用いずに動きベクトルを算出する。
【００４２】
また、上記構成においては2つの並列処理部間において、双方で動きベクトル加算値の情報を双方向で送受信する構成で説明をしている。しかし、2つの並列処理部の一方をマスタ、他方をスレーブとして構成し、ベクトル加算値7005またはベクトル加算値7005の変換値は、制御信号1015に含められて、スレーブからマスタへの一方向へ送信し、マスタ側において比較演算、フィードバッグ制御リセットの要否の判定を行いし、前記判定結果のフィードバッグ制御リセット信号7001を制御信号1015に含めてマスタからスレーブへ出力する構成としても良い。このようにすれば並列処理部間の送信情報量を低減できるなどの効果がある。
【００４３】
また、さらに複数の並列処理部のそれぞれをマスタ、スレーブとする場合は、図８のような流れで動作する構成としてもよい。
【００４４】
図８において、マスタ、スレーブの並列処理部は、共に1フレーム分の動きベクトルの加算値を算出し（S1）、前記ベクトルの加算値を上述したような所定の変換処理により変換し（S2）、ベクトル加算信号としてスレーブ側がマスタ側へ送信する（S3）。なお、上記変換処理は行わなくてもよい。マスタ側は、前記スレーブからのベクトル加算信号を受け取り（S4）、受け取ったベクトル加算信号のベクトルの加算値またはその変換値とマスタ内で処理されたベクトルの加算値またはその変換値とを比較判定する（S5）。前記比較判定により、ベクトルの加算値またはその変換値の差分が所定閾値以上であった場合は判定信号1を、所定閾値未満であった場合は判定信号0をスレーブ側へ送信する（S6）。前記判定信号をスレーブ側は受信し（S7）、前記判定信号が1の場合（S８）に、マスタ、スレーブ双方の動きベクトル検出部2004におけるフィードバック系動作をリセットし（S９）、次のフレームの処理に移行する。前記判定信号が0の場合（S８）に、マスタ、スレーブともに動きベクトル検出部2004におけるフィードバック系動作をリセットせずに次のフレームの処理に移行する。
【００４５】
なお、上述の説明でベクトル加算信号として、ベクトル加算値の下位1バイトを用いる例を説明したが、これに限るものではない。ベクトル加算値を2進数表記した際の１の数、もしくは前記1の数が奇数か偶数か、などのチェックサム方式で用いられるような情報を利用しても良い。
【００４６】
また、以上の説明ではベクトル加算値からベクトル加算信号への変換処理は、マイコン1005、1012が行う構成としているが、これに限ることはなく、ベクトル加算部7004にて変換処理まで行う構成としても良い。
【００４７】
また、以上の説明では1フレームの動きベクトルの加算値に基づいて、検出した動きベクトルの比較を行ったが、これに限られず、2フレーム分、３フレーム分といった間隔で比較を行っても良い。すなわち定期的に比較ができれば、いずれの間隔でもよい。
【００４８】
以上説明した本発明の実施例２によれば、実施例１の効果に加えて、並列処理部で行う動きベクトル検出処理において過去の動きベクトルを用いたフィードバック動作を行う場合であっても、ノイズや画像メモリ間データ転送エラー等による複数の並列処理部間での動きベクトル情報の乖離を防止し、並列処理を行った画像領域間の境界が目立つなどの画質劣化を低減することが可能となる。
【００４９】
以上説明した実施例２においても、複数の並列処理部は2つの並列処理部に限られず、３個、4個…n個の並列処理部を設けてもよい。この場合、n個の並列処理部のうち、1つの並列処理部をマスターとし、残りの並列処理部をスレーブとすればよい。
【符号の説明】
【００５０】
1001…入力信号端子、1002…フレームレート変換モード信号端子、1003、1010…高画質化処理部、1004、1011…FRC処理部、1005、1012…マイコン、1006、1013…画像メモリ、1007…タイミングコントロール部、1008…表示部、1009…第１の並列処理部、1014…第２の並列処理部、2004…動きベクトル検出部、2006…補間フレーム生成部、2009…メモリインターフェース部、7002…フレームメモリ、7004…ベクトル加算部
【図１】
2011216935.tif 000003
【図２】
2011216935.tif 000004
【図３】
2011216935.tif 000005
【図４】
2011216935.tif 000006
【図５】
2011216935.tif 000007
【図６】
2011216935.tif 000008
【図７】
2011216935.tif 000009
【図８】
2011216935.tif 000010