(57)【要約】【課題】信号を精度よく増幅すること。【解決手段】ＨＰＡ１０４は、供給される電圧を用いてＲＦ信号を増幅する。第一電源１１０および第二電源１１１は、低電圧および低電圧より振幅が大きい高電圧を生成する。ディジタル処理部１０１およびスイッチ１１３は、第一電源１１０および第二電源１１１によって生成される低電圧および高電圧を、ＲＦ信号のエンベロープ信号が電流ゼロになるタイミングで切り換えてＨＰＡ１０４へ供給する。【選択図】図１
2011109465.tif 000002
【特許請求の範囲】
【請求項１】
供給される電圧を用いて信号を増幅する増幅器と、
第一電圧および前記第一電圧より振幅が大きい第二電圧を生成する電源部と、
前記電源部によって生成される第一電圧および第二電圧を、前記信号のエンベロープ信号が電流ゼロになるタイミングで切り換えて前記増幅器へ供給する切換制御部と、
を備えることを特徴とする増幅装置。
【請求項２】
前記第二電圧は、前記エンベロープ信号に相似した電圧波形であることを特徴とする請求項１に記載の増幅装置。
【請求項３】
前記切換制御部は、
前記エンベロープ信号において前記電流ゼロとなる電流ゼロポイントの立ち上がりおよび立ち下がりを検出するゼロポイント検出部と、
前記ゼロポイント検出部によって前記立ち下がりが検出されてから前記立ち上がりが検出されるまでの第一期間に前記第一電圧を供給し、前記立ち上がりが検出されてから前記立ち下がりが検出されるまでの第二期間に前記第二電圧を供給する切換部と、
を備えることを特徴とする請求項１または２に記載の増幅装置。
【請求項４】
前記増幅器と前記電源部との間に接続されたバイパスコンデンサと、
前記増幅器へ前記第一電圧が供給される期間に前記バイパスコンデンサを有効にし、前記第二電圧が供給される期間に前記バイパスコンデンサを無効にするスイッチ回路と、
を備えることを特徴とする請求項１〜３のいずれか一つに記載の増幅装置。
【請求項５】
前記エンベロープ信号において前記電流ゼロとなる電流ゼロポイントを算出する算出部を備え、
前記切換制御部は、前記信号のエンベロープ信号が、前記算出部によって算出された電流ゼロポイントになるタイミングで前記第一電圧および前記第二電圧を切り換えることを特徴とする請求項１〜４のいずれか一つに記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を増幅する増幅装置に関する。
【背景技術】
【０００２】
無線通信装置などにおいて信号を増幅する増幅装置では、パワーアンプの電圧として、送信信号の包絡線（ｅｎｖｅｌｏｐｅ）に相似した電圧を印加して増幅効率の向上を図るエンベロープトラッキングが用いられている。また、送信信号の包絡線の振幅に応じて電源を切り換えることで増幅効率を向上させる方法がある（たとえば、下記特許文献１〜３参照。）。無線通信装置においては、電力の高効率化を要求されている一方で、送信信号の品質はパワーアンプに固定電圧を生成した場合と同等であることが要求されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３０１１３５号公報
【特許文献２】特開２００５−２５２８１７号公報
【特許文献３】特開２０００−０７７９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来技術では、増幅器に負荷電流が流れている状態で電源を切り換えるため、増幅器に供給される電圧波形に歪みが生じる。このため、増幅器において信号を精度よく増幅することができず、増幅された信号の品質が劣化するという問題がある。特に、ＨＰＡ（Ｈｉｇｈ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ：大電力増幅器）においては、数アンペアの負荷電流が流れていることもあるため、ＨＰＡに供給される電圧波形に歪みが生じると信号の品質劣化が大きい。
【０００５】
開示の増幅装置は、上述した問題点を解消するものであり、信号を精度よく増幅することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するため、開示技術は、供給される電圧を用いて信号を増幅する増幅器と、低電圧および前記低電圧より振幅が大きい高電圧を生成する電源部と、前記電源部によって生成される低電圧および高電圧を、前記信号のエンベロープ信号が電流ゼロになるタイミングで切り換えて前記増幅器へ供給する切換制御部と、を備えることを要件とする。
【発明の効果】
【０００７】
開示の増幅装置によれば、信号を精度よく増幅することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかる増幅装置の構成を示す図である。
【図２】図１に示したディジタル処理部の構成例を示すブロック図である。
【図３】上位マスク信号の生成動作の一例を示すフローチャートである。
【図４】下位マスク信号の生成動作の一例を示すフローチャートである。
【図５】ディジタル処理部による高電位制御信号の生成を示す図である。
【図６−１】高電位制御信号の生成例１を示す図である。
【図６−２】高電位制御信号の生成例２を示す図である。
【図６−３】高電位制御信号の生成例３を示す図である。
【図７−１】送信信号と高電圧制御信号の具体例１を示す図である。
【図７−２】送信信号と高電圧制御信号の具体例２を示す図である。
【図８】生成される高電位制御信号の測定例を示す図である。
【図９−１】ＨＰＡへ供給されるドレイン電圧の測定例１を示す図である。
【図９−２】ＨＰＡへ供給されるドレイン電圧の測定例２を示す図である。
【図１０】実施の形態２にかかる増幅装置の構成を示す図である。
【図１１】ＨＰＡの入力レベルに対するＩｄｓを示すグラフである。
【図１２】エンベロープアンプの負荷特性を示すグラフである。
【図１３】アクティブショート制御信号の一例を示す図である。
【図１４】図１０に示したディジタル処理部の構成例を示すブロック図である。
【図１５−１】高電圧制御信号における歪み低減を示す図（その１）である。
【図１５−２】高電圧制御信号における歪み低減を示す図（その２）である。
【図１６−１】高電圧制御信号における歪みの測定例１を示す図である。
【図１６−２】高電圧制御信号における歪みの測定例２を示す図である。
【図１７】実施の形態３にかかる増幅装置の構成を示す図である。
【図１８】図１７に示したディジタル処理部の構成例を示すブロック図である。
【図１９】ゼロポイント算出部の構成例を示すブロック図である。
【図２０−１】平均電圧算出部による平均電圧の算出を示す図（その１）である。
【図２０−２】平均電圧算出部による平均電圧の算出を示す図（その２）である。
【図２１】アキュムレータによる電流ゼロポイントの算出を示す図である。
【図２２】実施の形態４にかかる増幅装置の構成を示す図である。
【図２３】図２２に示したディジタル処理部の構成例を示すブロック図である。
【図２４】複数の高電圧の切換を示す図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、開示の増幅装置の好適な実施の形態を詳細に説明する。開示の増幅装置は、低電圧および高電圧を切り換えながら増幅器に供給する増幅装置において、エンベロープ信号の電流ゼロポイントで低電圧と高電圧の切換を行うことで、切換時における供給電圧をゼロ付近にし、増幅信号の歪みを抑える。
【００１０】
（実施の形態１）
図１は、実施の形態１にかかる増幅装置の構成を示す図である。図１に示すように、実施の形態１にかかる増幅装置１００は、ディジタル処理部１０１と、発振器１０２と、乗算器１０３と、ＨＰＡ１０４と、ＤＡＣ１０５と、プリアンプ１０６と、コンデンサ１０７と、ゲートバイアス１０８と、バイアス抵抗１０９と、第一電源１１０と、第二電源１１１と、コイル１１２と、スイッチ１１３と、を備えている。
【００１１】
たとえば、増幅装置１００は、通信装置において送信信号を増幅する増幅装置である。ここでは、増幅装置１００によって送信信号１１を増幅する場合について説明する。ただし、増幅装置１００による増幅対象の信号は送信信号１１に限らない。
【００１２】
ディジタル処理部１０１には、増幅装置１００による増幅対象の送信信号１１が入力される。ディジタル処理部１０１は、入力された送信信号１１のディジタル処理を行う。たとえば、ディジタル処理部１０１は、送信信号１１の歪補償処理を行う。ディジタル処理部１０１は、ディジタル処理を行った送信信号１１を乗算器１０３へ出力する。また、ディジタル処理部１０１は、入力された送信信号１１に基づいて高電圧制御信号を生成する。ディジタル処理部１０１は、生成した高電圧制御信号をＤＡＣ１０５へ出力する。
【００１３】
発振器１０２は、クロック信号を生成して乗算器１０３へ出力する。乗算器１０３は、ディジタル処理部１０１から出力された送信信号１１に対して、発振器１０２から出力されたクロック信号を乗算する。これにより、クロック信号が送信信号１１に応じて変調されてＲＦ信号が生成される。乗算器１０３は、生成したＲＦ信号をＨＰＡ１０４へ出力する。ＨＰＡ１０４は、乗算器１０３から出力されたＲＦ信号を、供給される電圧を用いて増幅する増幅器である。ＨＰＡ１０４は、増幅した電圧を後段へ出力する。ＨＰＡ１０４から出力されたＲＦ信号は、たとえば、後段のアンテナなどによって無線送信される。
【００１４】
ＤＡＣ１０５（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）は、ディジタル処理部１０１から出力された高電圧制御信号をアナログ信号に変換してプリアンプ１０６へ出力する。プリアンプ１０６は、ＤＡＣ１０５から出力された高電圧制御信号を増幅してスイッチ１１３のゲートへ出力する。コンデンサ１０７は、プリアンプ１０６とスイッチ１１３との間に設けられており、高電圧制御信号のＤＣ成分をカットする。ゲートバイアス１０８は、スイッチ１１３に対して固定電圧を生成する。バイアス抵抗１０９は、ゲートバイアス１０８とスイッチ１１３との間に設けられている。
【００１５】
第一電源１１０は電圧Ｖｄｓ１を生成する。第二電源１１１は電圧Ｖｄｓ２を生成する。第一電源１１０および第二電源１１１は、互いに直列に接続されている。第一電源１１０のマイナス側は接地されている。コイル１１２の一端は、第一電源１１０のプラス側と、第二電源１１１のマイナス側と、に接続されている。コイル１１２の他端は、スイッチ１１３のソースとＨＰＡ１０４のドレインとに接続されている。
【００１６】
スイッチ１１３のドレインは第二電源１１１のプラス側に接続されている。スイッチ１１３のソースはＨＰＡ１０４に接続されている。これにより、ＤＡＣ１０５からスイッチ１１３へ出力される高電圧制御信号がオンの期間は、第一電源１１０および第二電源１１１からの高電圧（Ｖｄｓ１＋Ｖｄｓ２）がＨＰＡ１０４へ供給される。また、ＤＡＣ１０５からスイッチ１１３へ出力される高電圧制御信号がオフの期間は、第一電源１１０からの低電圧（Ｖｄｓ１）が、コイル１１２を介してＨＰＡ１０４へ供給される。高電圧（Ｖｄｓ１＋Ｖｄｓ２）は、低電圧（Ｖｄｓ１）より電圧が高い第一電圧である。低電圧（Ｖｄｓ１）は、高電圧（Ｖｄｓ１＋Ｖｄｓ２）より電圧が低い第二電圧である。
【００１７】
以上の構成において、第一電源１１０および第二電源１１１は、低電圧および高電圧を生成する電源部である。ディジタル処理部１０１およびスイッチ１１３は、第一電源１１０および第二電源１１１によって生成される低電圧および高電圧を、増幅対象の送信信号１１のエンベロープ信号が電流ゼロになるタイミングで切り換えてＨＰＡ１０４へ供給する切換制御部である。これにより、低電圧および高電圧の切換時にＨＰＡ１０４へ供給される電圧をゼロ付近にすることができる。
【００１８】
図２は、図１に示したディジタル処理部の構成例を示すブロック図である。図２に示すように、ディジタル処理部１０１は、ゼロポイント検出部２１１と、基準レベル検出部２１２と、上位マスク信号生成部２１３と、下位マスク信号生成部２１４と、マスク信号生成部２１５と、高電圧制御信号生成部２１６と、歪補償部２２１と、遅延補償部２２２と、を備えている。送信信号１１は、ゼロポイント検出部２１１、基準レベル検出部２１２、高電圧制御信号生成部２１６および歪補償部２２１へ入力される。
【００１９】
ゼロポイント検出部２１１は、送信信号１１のエンベロープ信号における電流ゼロポイントの立ち上がりおよび立ち下がりを検出する。たとえば、電流ゼロポイントの立ち上がりは、電圧がゼロより低い状態からゼロより高い状態になるタイミングである。電流ゼロポイントの立ち下がりは、電圧がゼロより高い状態からゼロより低い状態になるタイミングである。以下の説明において、電流ゼロポイントの立ち下がりから立ち上がりまでの期間を第一期間と称し、電流ゼロポイントの立ち上がりから立ち下がりまでの期間を第二期間と称する。ゼロポイント検出部２１１は、検出結果を示す電流ゼロポイント検出信号を上位マスク信号生成部２１３および下位マスク信号生成部２１４へ出力する。
【００２０】
基準レベル検出部２１２は、入力された送信信号１１のエンベロープ信号における基準レベルを検出する。基準レベル検出部２１２が検出する基準レベルは、たとえば、電流ゼロより高電位のレベルである。基準レベル検出部２１２は、検出結果を示す基準レベル検出信号を上位マスク信号生成部２１３および下位マスク信号生成部２１４へ出力する。
【００２１】
上位マスク信号生成部２１３は（第一生成部）、ゼロポイント検出部２１１から出力された電流ゼロポイント検出信号と、基準レベル検出部２１２から出力された基準レベル検出信号と、に基づいて高電圧区間の上位マスク信号（第一マスク信号）を生成する。たとえば、上位マスク信号生成部２１３は、電流ゼロポイントの立ち上がりが検出されてから基準レベルが検出されるまでの期間を示す上位マスク信号を生成する。上位マスク信号生成部２１３は、生成した上位マスク信号をマスク信号生成部２１５へ出力する。
【００２２】
下位マスク信号生成部２１４（第二生成部）は、ゼロポイント検出部２１１から出力された電流ゼロポイント検出信号と、基準レベル検出部２１２から出力された基準レベル検出信号と、に基づいて高電圧区間の下位マスク信号（第二マスク信号）を生成する。たとえば、下位マスク信号生成部２１４は、基準レベルが検出されてから電流ゼロポイントの立ち下がりが検出されるまでの期間を示す下位マスク信号を生成する。下位マスク信号生成部２１４は、生成した下位マスク信号をマスク信号生成部２１５へ出力する。
【００２３】
マスク信号生成部２１５（第三生成部）は、上位マスク信号生成部２１３から出力された上位マスク信号と、下位マスク信号生成部２１４から出力された下位マスク信号と、に基づいてマスク信号を生成する。たとえば、マスク信号生成部２１５は、上位マスク信号と下位マスク信号との論理和を示すマスク信号を生成する。マスク信号生成部２１５は、生成したマスク信号を高電圧制御信号生成部２１６へ出力する。
【００２４】
このように、上位マスク信号生成部２１３、下位マスク信号生成部２１４およびマスク信号生成部２１５は、電流ゼロポイントの立ち上がりが検出されてから立ち下がりが検出されるまでの第二期間を示すマスク信号を生成することができる。また、上位マスク信号生成部２１３は、電流ゼロポイントの立ち上がりが検出されてから、電流ゼロポイントの立ち下がりが検出されずに基準レベルが検出されるまでの期間を示す上位マスク信号を生成するようにしてもよい。この場合は、上位マスク信号生成部２１３、下位マスク信号生成部２１４およびマスク信号生成部２１５は、基準レベルが検出された第二期間を示すマスク信号を生成することができる。
【００２５】
高電圧制御信号生成部２１６は、送信信号１１のエンベロープ信号と、マスク信号生成部２１５から出力されたマスク信号と、に基づいて高電圧制御信号を生成する。たとえば、高電圧制御信号生成部２１６は、マスク信号が示す期間においてはエンベロープ信号に相似し、マスク信号が示す期間以外においてはオフになる電圧波形の高電圧制御信号を生成する。具体的には、高電圧制御信号生成部２１６は、エンベロープ信号とマスク信号との論理積を示す高電圧制御信号を生成する。
【００２６】
高電圧制御信号生成部２１６は、生成した高電圧制御信号をＤＡＣ１０５へ出力する。これにより、ＨＰＡ１０４へ供給される低電圧および高電圧を、送信信号１１のエンベロープ信号の電流ゼロポイントのタイミングで切り換えることができる。また、ＨＰＡ１０４へ供給される高電圧を、送信信号１１のエンベロープ信号に相似した電圧波形にすることができる。このため、エンベロープトラッキングを実現することができる。
【００２７】
歪補償部２２１は、入力された送信信号１１の歪補償を行い、歪補償を行った送信信号１１を遅延補償部２２２へ出力する。遅延補償部２２２は、歪補償部２２１から出力された送信信号１１の遅延量を調整して出力する。たとえば、遅延補償部２２２は、送信信号１１の遅延量を調整することで、高電圧制御信号生成部２１６から出力される高電圧制御信号と、遅延補償部２２２から出力する送信信号１１と、のタイミングを合わせる。
【００２８】
以上の構成において、高電圧制御信号生成部２１６およびスイッチ１１３は、第一期間において低電圧を供給し、第二期間において高電圧を供給する切換部である。具体的には、高電圧制御信号生成部２１６およびスイッチ１１３は、生成されたマスク信号が示す期間においては高電圧をＨＰＡ１０４へ供給し、マスク信号が示す期間とは異なる期間においては低電圧をＨＰＡ１０４へ供給する。
【００２９】
図３は、上位マスク信号の生成動作の一例を示すフローチャートである。上位マスク信号生成部２１３は、たとえば、電流ゼロポイントの立ち上がりが検出されてから基準レベルが検出されるまでの期間を計測する計測カウンタを有しており、図３に示す各ステップによって上位マスク信号を生成する。まず、ゼロポイント検出部２１１によって電流ゼロポイントの立ち上がりが検出されたか否かを判断し（ステップＳ３０１）、立ち上がりが検出されるまで待つ（ステップＳ３０１：Ｎｏのループ）。
【００３０】
ステップＳ３０１において、電流ゼロポイントの立ち上がりが検出されると（ステップＳ３０１：Ｙｅｓ）、計測カウンタのカウンタ値を初期化する（ステップＳ３０２）。つぎに、基準レベル検出部２１２によって基準レベルが検出されたか否かを判断する（ステップＳ３０３）。基準レベルが検出されていない場合（ステップＳ３０３：Ｎｏ）は、電流ゼロポイントの立ち下がりが検出されたか否かを判断する（ステップＳ３０４）。
【００３１】
ステップＳ３０４において、電流ゼロポイントの立ち下がりが検出された場合（ステップＳ３０４：Ｙｅｓ）は、一連の動作を終了する。電流ゼロポイントの立ち下がりが検出されていない場合（ステップＳ３０４：Ｎｏ）は、カウンタ値をインクリメントする（ステップＳ３０５）。つぎに、ステップＳ３０５によってインクリメントされたカウンタ値が最大値を超えたか否かを判断する（ステップＳ３０６）。
【００３２】
ステップＳ３０６において、カウンタ値が最大値を超えた場合（ステップＳ３０６：Ｙｅｓ）は、一連の動作を終了する。カウンタ値が最大値を超えていない場合（ステップＳ３０６：Ｎｏ）は、ステップＳ３０３へ戻る。ステップＳ３０３において、基準レベルが検出された場合（ステップＳ３０３：Ｙｅｓ）は、カウンタ値を取得し（ステップＳ３０７）、一連の動作を終了する。
【００３３】
以上のステップを繰り返し行うことで、上位マスク信号生成部２１３は、電流ゼロポイントの立ち上がりが検出されてから、立ち下がりが検出されずに基準レベルが検出されるまでの期間をステップＳ３０７において取得することができる。上位マスク信号生成部２１３は、ステップＳ３０７において取得した期間を示す上位マスク信号を生成する。
【００３４】
図４は、下位マスク信号の生成動作の一例を示すフローチャートである。下位マスク信号生成部２１４は、たとえば、基準レベルが検出されてから電流ゼロポイントの立ち下がりが検出されるまでの期間を計測する計測カウンタを有しており、図４に示す各ステップによって下位マスク信号を生成する。まず、基準レベル検出部２１２によって基準レベルが検出されたか否かを判断し（ステップＳ４０１）、基準レベルが検出されるまで待つ（ステップＳ４０１：Ｎｏのループ）。基準レベルが検出されると（ステップＳ４０１：Ｙｅｓ）、計測カウンタのカウンタ値を初期化する（ステップＳ４０２）。
【００３５】
つぎに、ゼロポイント検出部２１１によって電流ゼロポイントの立ち下がりが検出されたか否かを判断する（ステップＳ４０３）。電流ゼロポイントの立ち下がりが検出されていない場合（ステップＳ４０３：Ｎｏ）は、カウンタ値をインクリメントする（ステップＳ４０４）。つぎに、ステップＳ４０４によってインクリメントされたカウンタ値が最大値を超えたか否かを判断する（ステップＳ４０５）。
【００３６】
ステップＳ４０５において、カウンタ値が最大値を超えた場合（ステップＳ４０５：Ｙｅｓ）は、一連の動作を終了する。カウンタ値が最大値を超えていない場合（ステップＳ４０５：Ｎｏ）は、ステップＳ４０３へ戻る。ステップＳ４０３において、電流ゼロポイントの立ち下がりが検出された場合（ステップＳ４０３：Ｙｅｓ）は、カウンタ値を取得し（ステップＳ４０６）、一連の動作を終了する。
【００３７】
以上のステップを繰り返し行うことで、下位マスク信号生成部２１４は、基準レベルが検出されてから電流ゼロポイントの立ち下がりが検出されるまでの期間をステップＳ４０６において取得することができる。下位マスク信号生成部２１４は、ステップＳ４０６において取得した期間を示す上位マスク信号を生成する。
【００３８】
図５は、ディジタル処理部による高電位制御信号の生成を示す図である。図５のエンベロープ信号５１０は、送信信号１１のエンベロープ信号を示している。電流ゼロポイント５１１は、エンベロープ信号５１０の電流ゼロポイントを示している。基準レベル５１２は、電流ゼロポイント５１１より高電位の基準レベルを示している。
【００３９】
電流ゼロポイント検出信号５２０は、ゼロポイント検出部２１１によって出力される信号である。電流ゼロポイント検出信号５２０は、エンベロープ信号５１０における電流ゼロポイント５１１の立ち上がりおよび立ち下がりを示している。具体的には、電流ゼロポイント検出信号５２０は、エンベロープ信号５１０における電流ゼロポイント５１１の立ち上がりのタイミングで「＋１」となり、エンベロープ信号５１０における電流ゼロポイント５１１の立ち下がりのタイミングで「−１」となる。
【００４０】
基準レベル検出信号５３０は、基準レベル検出部２１２によって出力される信号である。基準レベル検出信号５３０は、基準レベルが検出されたタイミングを示している。具体的には、基準レベル検出信号５３０は、エンベロープ信号５１０における基準レベル５１２の立ち上がりのタイミングで「＋１」となる。
【００４１】
符号５４０は、上位マスク信号生成部２１３が有する計測カウンタの動作を示している。上位マスク信号生成部２１３の計測カウンタは、符号５４０の‘０’期間はインクリメントされず、‘１’の期間は連続してインクリメントされる。具体的には、上位マスク信号生成部２１３の計測カウンタは、電流ゼロポイント検出信号５２０が「＋１」となってから、電流ゼロポイント検出信号５２０が「−１」、または基準レベル検出信号５３０が「＋１」となるまでの期間に‘１’となる。
【００４２】
上位マスク信号５５０は、上位マスク信号生成部２１３から出力される信号である。上位マスク信号５５０は、計測カウンタによって計測された‘１’の期間のうちの、基準レベル５１２が検出されなかった期間を除いた期間を示している。上位マスク信号生成部２１３による上位マスク信号５５０の生成は、電流ゼロポイント５１１の立ち上がりの後における基準レベル５１２の検出の有無を判定するために、測定カウンタのカウンタ値をメモリに記憶して一定時間後に行う（時間シフト）。
【００４３】
下位マスク信号５６０は、下位マスク信号生成部２１４から出力される信号である。下位マスク信号５６０は、基準レベル検出信号５３０が「＋１」となってから電流ゼロポイント検出信号５２０が「−１」となるまでの期間を示している。マスク信号５７０は、マスク信号生成部２１５から出力される信号である。マスク信号５７０は、上位マスク信号５５０と下位マスク信号５６０との論理和を示している。したがって、マスク信号５７０は、基準レベル５１２が検出された第二期間を示す信号となる。
【００４４】
高電位制御信号５８０は、高電圧制御信号生成部２１６から出力される信号である。高電位制御信号５８０は、エンベロープ信号５１０と高電位制御信号５８０の論理積を示している。このように、高電位制御信号５８０は、マスク信号５７０が示す期間（オンの期間）においてはエンベロープ信号５１０に相似し、マスク信号５７０が示す期間以外の期間（オフの期間）においてはオフになる電圧波形となる。また、ＨＰＡ１０４に供給されるドレイン電圧の電圧波形も、高電位制御信号５８０と同様の波形になる。
【００４５】
また、基準レベル５１２の検出において時間シフトを用いるため、送信信号１１に対する高電位制御信号５８０（ＨＰＡ１０４へ供給される低電圧および高電圧）の遅延が生じる。これに対して、遅延補償部２２２によって送信信号１１の遅延を調整することで、送信信号１１に対する高電位制御信号５８０の遅延を補償することができる。
【００４６】
図６−１は、高電位制御信号の生成例１を示す図である。図６−２は、高電位制御信号の生成例２を示す図である。図６−３は、高電位制御信号の生成例３を示す図である。図６−１〜図６−３において、横軸は時間を示している。縦軸は電圧を示している。また、エンベロープ信号６０１は、送信信号１１のエンベロープ信号である。高電位制御信号６０２は、基準レベルの検出時に低電圧および高電圧を切り換えると仮定した場合の高電位制御信号を参考として示している。高電位制御信号６０３は、ディジタル処理部１０１によって生成される高電位制御信号を示している。ここでは、基準レベルを０．５とする。
【００４７】
図６−１の符号６１０に示すように、高電位制御信号６０２は、エンベロープ信号６０１が基準レベルの０．５を上回ると立ち上がる。これに対して、ディジタル処理部１０１によって生成される高電位制御信号６０３は、エンベロープ信号６０１が電流ゼロポイントを上回ると立ち上がる。したがって、ディジタル処理部１０１によって生成される高電位制御信号６０３は、高電位制御信号６０２よりも立ち上がるタイミングが早い。
【００４８】
図６−２の符号６２０に示すように、高電位制御信号６０２は、エンベロープ信号６０１が基準レベルの０．５を下回ると立ち下がる。これに対して、ディジタル処理部１０１によって生成される高電位制御信号６０３は、エンベロープ信号６０１が電流ゼロポイントを下回ると立ち下がる。したがって、ディジタル処理部１０１によって生成される高電位制御信号６０３は、高電位制御信号６０２よりも立ち下がるタイミングが遅い。
【００４９】
図６−３の符号６３０に示すように、ディジタル処理部１０１によって生成される高電位制御信号６０３は、エンベロープ信号６０１が電流ゼロポイントを上回っても、その後にエンベロープ信号６０１が基準レベルの０．５を上回らずに電流ゼロポイントを下回る場合は立ち上がらない。したがって、高電位制御信号６０３は、エンベロープ信号６０１が基準値を上回らない場合は立ち上がらない。
【００５０】
図７−１は、送信信号と高電圧制御信号の具体例１を示す図である。図７−２は、送信信号と高電圧制御信号の具体例２を示す図である。図７−１および図７−２において、送信信号７０１は、ディジタル処理部１０１へ入力される送信信号１１である。エンベロープ信号７０２は、送信信号７０１のエンベロープ信号である。高電圧制御信号７０３は、ディジタル処理部１０１によって生成される高電圧制御信号である。電流ゼロポイント７０４は、送信信号７０１の電流ゼロポイントである。基準レベル７０５は、電流ゼロポイント７０４より高電位の基準レベルである。
【００５１】
図７−１の高電圧制御信号７０３は、送信信号７０１が電流ゼロポイント７０４を上回ってから電流ゼロポイント７０４を下回るまで立ち上がる高電圧制御信号を示している。この場合は、図７−１の符号７１０に示すように、送信信号７０１が基準レベル７０５を上回らない場合も高電圧制御信号７０３が立ち上がる。
【００５２】
図７−２の高電圧制御信号７０３は、図７−１に示した高電圧制御信号７０３において、送信信号７０１が電流ゼロポイント７０４を上回ってから、基準レベル７０５を上回らずに電流ゼロポイント７０４を下回った区間をマスクした高電圧制御信号を示している。この場合は、符号７２０に示すように、送信信号７０１が基準レベル７０５を超えない場合は高電圧制御信号７０３が立ち上がらない。このため、無駄な電圧が発生しない。
【００５３】
ディジタル処理部１０１において、電流ゼロポイントの立ち上がりが検出されてから立ち下がりが検出されるまでの第二期間を示すマスク信号を生成することで、図７−１に示す高電圧制御信号７０３を生成することができる。また、ディジタル処理部１０１において、基準レベルが検出された第二期間を示すマスク信号を生成することで、図７−２に示す高電圧制御信号７０３を生成することができる。
【００５４】
図８は、生成される高電位制御信号の測定例を示す図である。図８において、エンベロープ信号８０１は、送信信号１１のエンベロープ信号である。高電圧制御信号８０２は、ディジタル処理部１０１によって生成される高電圧制御信号である。電流ゼロポイント８０３は、エンベロープ信号８０１の電流ゼロポイントである。基準レベル８０４は、電流ゼロポイント８０３より高電位の基準レベルである。
【００５５】
図８に示すように、高電圧制御信号８０２は、エンベロープ信号８０１を電流ゼロポイント８０３においてスライスした電圧波形となる。また、エンベロープ信号８０１が電流ゼロポイント８０３を上回る高電圧区間のうちの、エンベロープ信号８０１の最大値が基準レベル８０４に達しない高電圧区間においては高電圧制御信号８０２がマスクされる。
【００５６】
図９−１は、ＨＰＡへ供給されるドレイン電圧の測定例１を示す図である。図９−２は、ＨＰＡへ供給されるドレイン電圧の測定例２を示す図である。図９−１および図９−２において、エンベロープ信号９０１は、送信信号１１のエンベロープ信号である。ドレイン電圧９０２は、ＨＰＡ１０４へ供給されるドレイン電圧である。
【００５７】
図９−１は、低電圧と高電圧をエンベロープ信号９０１の電流ゼロポイントで切り換えずに基準レベルで切り換えたと仮定した場合のドレイン電圧９０２を参考として示している。この場合は、図９−１の符号９１０に示すように、低電圧と高電圧との切換時においてドレイン電圧９０２に歪みが発生することが分かる。
【００５８】
図９−２は、低電圧と高電圧をエンベロープ信号９０１の電流ゼロポイントで切り換えた場合のドレイン電圧９０２を示している。この場合は、図９−２の符号９２０に示すように、低電圧と高電圧との切換時においてドレイン電圧９０２の歪みが発生しないことがわかる。このため、エンベロープ信号９０１を精度よく増幅することができる。
【００５９】
このように、実施の形態１にかかる増幅装置１００は、生成される低電圧および高電圧を、送信信号１１のエンベロープ信号が電流ゼロになるタイミングで切り換えてＨＰＡ１０４へ供給する。これにより、低電圧および高電圧の切換時にＨＰＡ１０４へ供給される電圧をゼロ付近にすることができる。このため、ＨＰＡ１０４へ供給される電圧の歪みを抑え、ＨＰＡ１０４においてＲＦ信号を精度よく増幅することができる。
【００６０】
具体的には、増幅装置１００は、送信信号１１のエンベロープ信号における電流ゼロポイントの立ち上がりおよび立ち下がりを検出し、立ち下がりが検出されてから立ち上がりが検出されるまでの第一期間においてＨＰＡ１０４へ低電圧を供給する。また、増幅装置１００は、立ち上がりが検出されてから立ち下がりが検出されるまでの第二期間においてＨＰＡ１０４へ高電圧を供給する。これにより、送信信号１１のエンベロープ信号が電流ゼロになるタイミングで低電圧および高電圧を切り換えることができる。
【００６１】
ただし、増幅装置１００は、エンベロープ信号における基準レベルを検出し、基準レベルが検出された第二期間においてはＨＰＡ１０４へ高電圧を供給し、基準レベルが検出されなかった第二期間においてはＨＰＡ１０４へ低電圧を供給するようにする。これにより、電流ゼロレベルが検出されても、基準レベルを上回らずに立ち下がった期間においては低電圧をＨＰＡ１０４へ供給することができる。これにより、基準レベルを上回らない期間における消費電力を低減することができる。
【００６２】
具体的には、増幅装置１００は、立ち下がりが検出されてから、立ち上がりが検出されずに基準レベルが検出されるまでの期間を示す上位マスク信号と、基準レベルが検出されてから立ち下がりが検出されるまでの期間を示す下位マスク信号と、を生成する。そして、増幅装置１００は、生成した上位マスク信号と下位マスク信号との論理和を示すマスク信号に基づいて低電圧および高電圧を切り換える。これにより、基準レベルが検出された第二期間においてＨＰＡ１０４へ高電圧を供給し、基準レベルが検出されなかった第二期間においてＨＰＡ１０４へ低電圧を供給することができる。
【００６３】
（実施の形態２）
図１０は、実施の形態２にかかる増幅装置の構成を示す図である。図１０において、図１と同様の構成については同一の符号を付して説明を省略する。図１０に示すように、実施の形態２にかかる増幅装置１００は、図１に示した構成に加えて、バイパスコンデンサ１００１と、バイアス抵抗１００２と、ＦＥＴ１００３と、をアクティブショート回路として備えている。ディジタル処理部１０１は、入力された送信信号１１のエンベロープ信号に基づいてアクティブショート制御信号を生成する。ディジタル処理部１０１は、生成したアクティブショート制御信号をＦＥＴ１００３へ出力する。
【００６４】
バイパスコンデンサ１００１の一端は、ＨＰＡ１０４と、コイル１１２およびスイッチ１１３の接続点（電源部）と、の間に接続されている。バイパスコンデンサ１００１の他端は、ＦＥＴ１００３のドレインに接続されている。バイパスコンデンサ１００１は、ＨＰＡ１０４へ供給される直流電源電圧の変動を抑える。バイアス抵抗１００２は、バイパスコンデンサ１００１と並列に接続されている。
【００６５】
ＦＥＴ１００３は、バイパスコンデンサ１００１の有効／無効を切り換えるスイッチ回路である。ＦＥＴ１００３は、ＨＰＡ１０４へ低電圧が供給される期間はバイパスコンデンサ１００１を有効（ショート）にし、ＨＰＡ１０４へ高電圧が供給される期間はバイパスコンデンサ１００１を無効（オープン）にする。ＦＥＴ１００３のドレインはバイパスコンデンサ１００１に接続されており、ＦＥＴ１００３のソースは接地されている。また、ＦＥＴ１００３のゲートには、ディジタル処理部１０１から出力されたアクティブショート制御信号が印加される。
【００６６】
図１１は、ＨＰＡの入力レベルに対するＩｄｓを示すグラフである。図１１において、横軸は、乗算器１０３からＨＰＡ１０４への入力レベルを、ＨＰＡ１０４の正規化した出力レベルＰｏ［ｄＢｍ］によって示している。縦軸は、ＨＰＡ１０４のＩｄｓ［Ａ］を示している。Ｉｄｓは、コイル１１２またはスイッチ１１３からＨＰＡ１０４へ流れる電流を示している。特性群１１１０は、それぞれ異なる電圧における、ＨＰＡ１０４の入力レベルに対するＩｄｓの変化の特性を示している。
【００６７】
特性群１１１０に示すように、乗算器１０３からＨＰＡ１０４への入力レベルが変動すると、ＨＰＡ１０４のＩｄｓが変動することが分かる。低電圧が供給される電圧一定の期間において、ＨＰＡ１０４のＩｄｓが変動している場合、エンベロープの出力インピーダンスを低くしないと、Ｖｄｓを一定に保つことは難しい。
【００６８】
図１２は、エンベロープアンプの負荷特性を示すグラフである。図１２において、横軸は、ディジタル処理部１０１、ＤＡＣ１０５、プリアンプ１０６、コンデンサ１０７、ゲートバイアス１０８、バイアス抵抗１０９、第一電源１１０、第二電源１１１、コイル１１２、スイッチ１１３によって構成されるエンベロープアンプの出力電圧を示している。縦軸は、エンベロープアンプの出力電流を示している（Ｉｄｃは電流ゼロポイント）。
【００６９】
したがって、特性１２０１の傾斜は、エンベロープアンプの負荷インピーダンスを示している。ＨＰＡ１０４へ低電圧が供給される期間においては、エンベロープアンプの出力電流が変化しても出力電圧を維持することが望ましい。たとえば、特性１２０１に示すように、出力電流ΔＩの区間において出力電圧が一定になるようにすることが望ましい。
【００７０】
すなわち、エンベロープアンプがドライブする負荷としてはインピーダンスが低いため、エンベロープアンプの出力インピーダンスも低くすることが望ましい。これに対して、実施の形態２にかかる増幅装置１００においては、バイパスコンデンサ１００１によってエンベロープアンプの出力インピーダンスを低くし、エンベロープアンプからＨＰＡ１０４への出力電流を安定させることができる。
【００７１】
図１３は、アクティブショート制御信号の一例を示す図である。図１３において、図８に示した部分と同様の部分については同一の符号を付して説明を省略する。図１３のアクティブショート制御信号１３０１は、ディジタル処理部１０１によって生成されてＦＥＴ１００３のゲートへ印加されるアクティブショート制御信号である。
【００７２】
図１３に示すように、アクティブショート制御信号１３０１は、ＨＰＡ１０４へ低電圧が供給される期間はオンになる。また、アクティブショート制御信号１３０１は、ＨＰＡ１０４へ高電圧が供給される期間はオフになる。これにより、ＨＰＡ１０４へ低電圧が供給される場合はバイパスコンデンサ１００１を有効にし、ＨＰＡ１０４へ高電圧が供給される場合はバイパスコンデンサ１００１を無効にすることができる。
【００７３】
図１４は、図１０に示したディジタル処理部の構成例を示すブロック図である。図１４において、図２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示すように、ディジタル処理部１０１は、図２に示した構成に加えて反転回路１４０１を備えている。マスク信号生成部２１５は、生成したマスク信号を高電圧制御信号生成部２１６および反転回路１４０１へ出力する。
【００７４】
反転回路１４０１は、マスク信号生成部２１５から出力されたマスク信号を反転させる。マスク信号は、ＨＰＡ１０４へ供給される電圧が低電圧か高電圧かを判別する信号でもあるため、マスク信号を反転することによってアクティブショート制御信号を容易に生成することができる。反転回路１４０１は、反転させたマスク信号をアクティブショート制御信号としてＦＥＴ１００３へ出力する。
【００７５】
図１５−１は、高電圧制御信号における歪み低減を示す図（その１）である。図１５−２は、高電圧制御信号における歪み低減を示す図（その２）である。図１５−１および図１５−２において、送信信号１５０１は送信信号１１である。エンベロープ信号１５０２は、送信信号１５０１のエンベロープ信号である。高電圧制御信号１５０３は、ディジタル処理部１０１によって生成される高電圧制御信号である。
【００７６】
図１５−１は、バイパスコンデンサ１００１、バイアス抵抗１００２およびＦＥＴ１００３を含むアクティブショート回路を増幅装置１００に設けないと仮定した場合の高電圧制御信号１５０３を参考として示している。この場合は、図１５−１に示すように、ＨＰＡ１０４へ低電圧が供給される期間Ｔ１や期間Ｔ２において、乗算器１０３からＨＰＡ１０４への入力レベルに起因して高電圧制御信号１５０３の歪みが発生する。
【００７７】
図１５−２は、バイパスコンデンサ１００１、バイアス抵抗１００２およびＦＥＴ１００３を含むアクティブショート回路を増幅装置１００に設けた場合の高電圧制御信号１５０３を示している。図１５−２に示すように、この場合は、ＨＰＡ１０４へ低電圧が供給される期間Ｔ１や期間Ｔ２において高電圧制御信号１５０３の歪みが抑えられている。このように、バイパスコンデンサ１００１を設けることで、乗算器１０３からＨＰＡ１０４への入力レベルに起因する高電圧制御信号１５０３の歪みを抑えることができる。
【００７８】
図１６−１は、高電圧制御信号における歪みの測定例１を示す図である。図１６−２は、高電圧制御信号における歪みの測定例２を示す図である。図１６−１および図１６−２において、横軸は時間［ｕｓ］を示している。右側の縦軸は、高電圧制御信号の電圧を示している。電圧波形１６０１は、高電圧制御信号の電圧波形を示している。左側の縦軸は、エンベロープアンプからＨＰＡ１０４への出力電圧を示している。電圧波形１６０２は、エンベロープアンプからＨＰＡ１０４への出力電圧の波形を示している。
【００７９】
図１６−１の電圧波形１６０２は、上述したアクティブショート回路を増幅装置１００に設けないと仮定した場合におけるエンベロープアンプからＨＰＡ１０４への出力電圧の測定例を参考として示している。この場合は、図１６−１に示すように、ＨＰＡ１０４へ低電圧を供給する期間において電圧波形１６０２が一定にならずに不安定になっている。
【００８０】
図１６−２の電圧波形１６０２は、上述したアクティブショート回路を増幅装置１００に設けた場合におけるエンベロープアンプからＨＰＡ１０４への出力電圧の測定例を示している。また、図１６−２のアクティブショート制御信号１６０３は、ディジタル処理部１０１によって出力されたアクティブショート制御信号である。
【００８１】
図１６−２に示すように、アクティブショート回路を増幅装置１００に設けた場合は、アクティブショート制御信号１６０３がオンの期間において、エンベロープアンプからＨＰＡ１０４へ出力される電流の変動が抑えられる。このため、ＨＰＡ１０４へ低電圧を供給する期間において、電圧波形１６０２を安定させることができる。
【００８２】
このように、実施の形態２にかかる増幅装置１００においては、ＨＰＡ１０４へ供給される電圧の電流変動を抑えるバイパスコンデンサ１００１を設ける。これにより、乗算器１０３からＨＰＡ１０４へ出力されるＲＦ信号のレベルが変動しても、エンベロープアンプからＨＰＡ１０４へ供給される電圧を安定させることができる。このため、ＨＰＡ１０４においてＲＦ信号を精度よく増幅することができる。
【００８３】
また、増幅装置１００においては、ＨＰＡ１０４へ低電圧が供給される期間はバイパスコンデンサ１００１を有効にし、ＨＰＡ１０４へ高電圧が供給される期間はバイパスコンデンサ１００１を無効にするＦＥＴ１００３（スイッチ回路）を設ける。これにより、エンベロープアンプからＨＰＡ１０４へ供給する低電圧を安定させるとともに、ＨＰＡ１０４へ高電圧を供給する期間にはバイパスコンデンサ１００１が負荷となることを回避することができる。これにより、ＨＰＡ１０４へ高電圧を供給する期間のエンベロープトラッキングを安定して行うことができる。
【００８４】
また、マスク信号生成部２１５によって生成されるマスク信号を反転させることで、バイパスコンデンサ１００１の有効／無効を切り換えるアクティブショート制御信号を容易に生成することができる。これにより、バイパスコンデンサ１００１の有効／無効を精度よく安定して切り換えることができる。
【００８５】
（実施の形態３）
図１７は、実施の形態３にかかる増幅装置の構成を示す図である。図１７において、図１と同様の構成については同一の符号を付して説明を省略する。図１７に示すように、実施の形態３にかかる増幅装置１００は、図１に示した構成に加えてゼロポイント算出部１７０１を備えている。送信信号１１は、ディジタル処理部１０１およびゼロポイント算出部１７０１へ入力される。ゼロポイント算出部１７０１は、入力された送信信号１１の電流ゼロポイントを算出し、算出した電流ゼロポイントを示す電流ゼロポイント設定信号をディジタル処理部１０１へ出力する。
【００８６】
図１８は、図１７に示したディジタル処理部の構成例を示すブロック図である。図１８において、図２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１８に示すように、ゼロポイント検出部２１１は、ゼロポイント算出部１７０１から出力された電流ゼロポイント設定信号を取得する。そして、ゼロポイント検出部２１１は、入力された送信信号１１のエンベロープ信号における、取得した電流ゼロポイント設定信号が示す電流ゼロポイントを検出する。
【００８７】
図１９は、ゼロポイント算出部の構成例を示すブロック図である。図１９に示すように、ゼロポイント算出部１７０１は、平均電圧算出部１９０１と、アキュムレータ１９０２と、を備えている。平均電圧算出部１９０１は、ゼロポイント算出部１７０１へ入力された送信信号１１（Ｖｉｎ）の平均電圧を算出する。具体的には、平均電圧算出部１９０１は、送信信号１１の積分区間をサンプリング時間で積分する。平均電圧算出部１９０１は、算出した平均電圧をアキュムレータ１９０２へ出力する（Ｓｐ）。
【００８８】
アキュムレータ１９０２は、平均電圧算出部１９０１から出力された平均電圧の高周波成分を除去するＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：ローパスフィルタ）として動作する。アキュムレータ１９０２は、高周波成分を除去した信号を送信信号１１の電流ゼロポイントとして算出する。アキュムレータ１９０２によって算出された信号は、電流ゼロポイント設定信号（Ｋｚｅｒｏ）としてディジタル処理部１０１へ出力される。
【００８９】
図２０−１は、平均電圧算出部による平均電圧の算出を示す図（その１）である。図２０−２は、平均電圧算出部による平均電圧の算出を示す図（その２）である。図２０−１の電圧波形２０１０は送信信号１１の電圧波形を示している。区間Ｔｓは積分区間を示している。図２０−２は、図２０−１の電圧波形２０１０の部分２０１１を拡大して示している。図２０−２の時間ΔＴはサンプリング時間を示している。
【００９０】
平均電圧算出部１９０１による平均時間の算出は、電圧波形２０１０の面積の算出に相当する。具体的には、平均電圧算出部１９０１は、積分区間Ｔｓに対してＳｐ＝ΣＶｉｎ×ΔＴを算出し、算出したＳｐをアキュムレータ１９０２へ出力する。
【００９１】
図２１は、アキュムレータによる電流ゼロポイントの算出を示す図である。図２１のＳｐ（０）〜Ｓｐ（ｎ）は、平均電圧算出部１９０１から順次出力される平均電圧（Ｓｐ）を示している。区間Ｔｓは積分区間を示している。アキュムレータ１９０２は、積分区間ＴｓごとにΔＫｚｅｒｏ＝ΣＳｐ（ｎ）／ｎを算出し、算出したΔＫｚｅｒｏに基づいてＫｚｅｒｏ＝Ｋｚｅｒｏ−１＋ΔＫｚｅｒｏを算出する。アキュムレータ１９０２は、算出したＫｚｅｒｏを電流ゼロポイント設定信号として出力する。
【００９２】
このように、実施の形態３にかかる増幅装置１００は、送信信号１１の電流ゼロポイントを算出し、算出した電流ゼロポイントのタイミングで低電圧と高電圧を切り換える。これにより、送信信号１１の波形の変化によって電流ゼロポイントが変化しても、変化後の電流ゼロポイントを自動的に算出して修正することができる。これにより、送信信号１１の波形の変化によって電流ゼロポイントが変化しても、ＨＰＡ１０４へ供給される電圧の歪みを安定して抑え、ＨＰＡ１０４においてＲＦ信号を精度よく増幅することができる。
【００９３】
（実施の形態４）
図２２は、実施の形態４にかかる増幅装置の構成を示す図である。図２２において、図１０と同様の構成については同一の符号を付して説明を省略する。図２２に示すように、実施の形態４にかかる増幅装置１００は、図１０に示した構成に加えて、ＤＡＣ２２０５と、プリアンプ２２０６と、コンデンサ２２０７と、ゲートバイアス２２０８と、バイアス抵抗２２０９と、第三電源２２１０と、スイッチ２２１１と、を備えている。
【００９４】
ＤＡＣ２２０５、プリアンプ２２０６、コンデンサ２２０７、ゲートバイアス２２０８、バイアス抵抗２２０９、第三電源２２１０およびスイッチ２２１１は、それぞれＤＡＣ１０５、プリアンプ１０６、コンデンサ１０７、ゲートバイアス１０８、バイアス抵抗１０９、第二電源１１１およびスイッチ１１３と同様の構成である。
【００９５】
ただし、第三電源２２１０は電圧Ｖｄｓ３を生成する。第三電源２２１０のマイナス側は第二電源１１１のプラス側に接続され、第三電源２２１０のプラス側はスイッチ２２１１のドレインに接続されている。スイッチ２２１１のドレインは第三電源２２１０のプラス側に接続されている。スイッチ２２１１のソースはＨＰＡ１０４に接続されている。また、スイッチ２２１１の前段には抵抗２２１２が接続されている。また、スイッチ１１３の前段には抵抗２２２０が接続されている。
【００９６】
これにより、ディジタル処理部１０１が高電圧制御信号をＤＡＣ２２０５へ出力する場合は、高電圧制御信号がオンの期間においては高電圧（Ｖｄｓ１＋Ｖｄｓ２＋Ｖｄｓ３）がＨＰＡ１０４へ供給される。また、この場合は、高電圧制御信号がオフの期間においては低電圧（Ｖｄｓ１）がＨＰＡ１０４へ供給される。
【００９７】
また、ディジタル処理部１０１が高電圧制御信号をＤＡＣ１０５へ出力する場合は、高電圧制御信号がオンの期間においては高電圧（Ｖｄｓ１＋Ｖｄｓ２）がＨＰＡ１０４へ供給される。また、この場合は、高電圧制御信号がオフの期間においては低電圧（Ｖｄｓ１）がＨＰＡ１０４へ供給される。
【００９８】
このように、ディジタル処理部１０１によるＤＡＣ１０５とＤＡＣ２２０５のいずれに高電圧制御信号を出力するかによって、ＨＰＡ１０４へ供給される高電圧を切り換えることができる。ディジタル処理部１０１は、送信信号１１のレベルを判定し、判定結果に基づいて高電圧制御信号の出力先を選択する。ここで、第一電源１１０のプラス側の電位をＶ１とし、第二電源１１１のプラス側の電位をＶ２とし、第三電源２２１０のプラス側の電位をＶ３とする（Ｖ１＜Ｖ２＜Ｖ３）。
【００９９】
図２３は、図２２に示したディジタル処理部の構成例を示すブロック図である。図２３において、図１４に示した構成と同様の構成については同一の符号を付して説明を省略する。図２３に示すように、実施の形態４にかかるディジタル処理部１０１は、図１４に示した構成に加えて、基準レベル検出部２３１１と、レベル判定部２３１２と、電源切換信号生成部２３１３と、を備えている。
【０１００】
ディジタル処理部１０１へ入力された送信信号１１は、ゼロポイント検出部２１１、基準レベル検出部２１２、高電圧制御信号生成部２１６、歪補償部２２１および基準レベル検出部２３１１へ入力される。基準レベル検出部２１２は、検出結果を示す基準レベル検出信号を、上位マスク信号生成部２１３、下位マスク信号生成部２１４およびレベル判定部２３１２へ出力する。
【０１０１】
基準レベル検出部２３１１は、入力された送信信号１１のエンベロープ信号における基準レベルを検出する。基準レベル検出部２３１１が検出する基準レベルは、基準レベル検出部２１２が検出する基準レベルとは異なる。ここでは、基準レベル検出部２１２が検出する基準レベルをＶ１とし、電源切換信号生成部２３１３が検出する基準レベルをＶ２（＞Ｖ１）とする。基準レベル検出部２３１１は、検出結果を示す基準レベル検出信号をレベル判定部２３１２へ出力する。
【０１０２】
レベル判定部２３１２は、基準レベル検出部２１２および電源切換信号生成部２３１３から出力された各基準レベル検出信号に基づいて送信信号１１のレベルを判断し、判断結果を電源切換信号生成部２３１３へ通知する。具体的には、レベル判定部２３１２は、基準レベル検出部２１２によってＶ１が検出され、レベル判定部２３１２によってＶ２が検出されていない場合は、Ｖ１を電源切換信号生成部２３１３へ通知する。また、レベル判定部２３１２は、レベル判定部２３１２によってＶ２が検出された場合はＶ２を電源切換信号生成部２３１３へ通知する。
【０１０３】
電源切換信号生成部２３１３は、レベル判定部２３１２から通知されたレベルに基づいて高電圧切換信号を生成する。たとえば、電源切換信号生成部２３１３は、レベル判定部２３１２からＶ１が通知されると、Ｖ２の高電圧への切換を示す高電圧切換信号を生成する。また、電源切換信号生成部２３１３は、レベル判定部２３１２からＶ２が通知されるとＶ３の高電圧への切換を示す高電圧切換信号を生成する。電源切換信号生成部２３１３は、生成した高電圧切換信号を高電圧制御信号生成部２１６へ出力する。
【０１０４】
高電圧制御信号生成部２１６は、生成した高電圧制御信号の出力先を、電源切換信号生成部２３１３からの高電圧切換信号に応じて切り換える。具体的には、高電圧制御信号生成部２１６は、Ｖ２の高電圧への切換を示す高電圧切換信号が出力されると高電圧制御信号をＤＡＣ１０５へ出力する。また、高電圧制御信号生成部２１６は、Ｖ３の高電圧への切換を示す高電圧切換信号が出力されると高電圧制御信号をＤＡＣ２２０５へ出力する。
【０１０５】
高電圧制御信号生成部２１６からＤＡＣ１０５へ高電圧制御信号が出力されると、第一電源１１０および第二電源１１１からの高電圧（Ｖｄｓ１＋Ｖｄｓ２）がＨＰＡ１０４へ供給される。また、高電圧制御信号生成部２１６からＤＡＣ２２０５へ高電圧制御信号が出力されると、第一電源１１０、第二電源１１１および第三電源２２１０からの高電圧（Ｖｄｓ１＋Ｖｄｓ２＋Ｖｄｓ３）がＨＰＡ１０４へ供給される。これにより、送信信号１１のレベルに基づいて、ＨＰＡ１０４へ供給する高電圧を切り換えることができる。
【０１０６】
具体的には、送信信号１１のレベルがＶ２を上回っていないと判定された場合は、高電圧制御信号がＤＡＣ１０５へ出力され、Ｖ２の高電圧（Ｖｄｓ１＋Ｖｄｓ２）がＨＰＡ１０４へ供給される。また、送信信号１１のレベルがＶ２を上回ったと判定された場合は、高電圧制御信号がＤＡＣ２２０５へ出力され、Ｖ３の高電圧（Ｖｄｓ１＋Ｖｄｓ２＋Ｖｄｓ３）がＨＰＡ１０４へ供給される。
【０１０７】
図２４は、複数の高電圧の切換を示す図である。図２４において、横軸は時間を示し、縦軸は電圧を示している。エンベロープ信号２４０１は、送信信号１１のエンベロープ信号を示している。生成電圧２４０２は、第一電源１１０、第二電源１１１および第三電源２２１０を含む電源部によって生成される電圧を示している。ドレイン電圧２４０３は、ＨＰＡ１０４へ供給されるドレイン電圧を示している。
【０１０８】
期間Ｔ１におけるエンベロープ信号２４０１は、レベルがＶ２を上回っているため、ディジタル処理部１０１からＤＡＣ２２０５へ高電圧制御信号が出力される。このため、生成電圧２４０２がＶ３となり、ドレイン電圧２４０３もその分高くなる。これにより、ＨＰＡ１０４においてエンベロープ信号２４０１を精度よく増幅することができる。
【０１０９】
これに対して、期間Ｔ２におけるエンベロープ信号２４０１は、レベルがＶ３を上回らないため、ディジタル処理部１０１からＤＡＣ１０５へ高電圧制御信号が出力される。このため、生成電圧２４０２がＶ２となり、ドレイン電圧２４０３もその分低くなる。この場合は、エンベロープ信号２４０１のレベルが低いため、ドレイン電圧２４０３が低くてもＨＰＡ１０４においてエンベロープ信号２４０１を十分に増幅することができる。これにより、期間Ｔ２においてドレイン電圧２４０３が無駄に高くなることを回避できる。
【０１１０】
このように、実施の形態４にかかる増幅装置１００は、第一電源１１０、第二電源１１１および第三電源２２１０によって振幅が異なる複数の高電圧を生成する。また、送信信号１１のレベルを判定する。そして、判定結果に基づいて複数の高電圧のいずれかを選択し、選択した高電圧と低電圧を切り換えてＨＰＡ１０４へ供給する。これにより、送信信号１１のレベルが低い部分においてＨＰＡ１０４へ供給されるドレイン電圧が無駄に高くなることを回避し、消費電力を抑えることができる。
【０１１１】
以上説明したように、増幅装置によれば、信号を精度よく増幅することができる。上述した実施の形態に関し、さらに以下の付記を開示する。
【０１１２】
（付記１）供給される電圧を用いて信号を増幅する増幅器と、
第一電圧および前記第一電圧より振幅が大きい第二電圧を生成する電源部と、
前記電源部によって生成される第一電圧および第二電圧を、前記信号のエンベロープ信号が電流ゼロになるタイミングで切り換えて前記増幅器へ供給する切換制御部と、
を備えることを特徴とする増幅装置。
【０１１３】
（付記２）前記第二電圧は、前記エンベロープ信号に相似した電圧波形であることを特徴とする付記１に記載の増幅装置。
【０１１４】
（付記３）前記切換制御部は、
前記エンベロープ信号において前記電流ゼロとなる電流ゼロポイントの立ち上がりおよび立ち下がりを検出するゼロポイント検出部と、
前記ゼロポイント検出部によって前記立ち下がりが検出されてから前記立ち上がりが検出されるまでの第一期間に前記第一電圧を供給し、前記立ち上がりが検出されてから前記立ち下がりが検出されるまでの第二期間に前記第二電圧を供給する切換部と、
を備えることを特徴とする付記１または２に記載の増幅装置。
【０１１５】
（付記４）前記切換制御部は、
前記エンベロープ信号における前記電流ゼロより高電位の基準レベルを検出する基準レベル検出部を備え、
前記切換部は、前記基準レベル検出部によって前記基準レベルが検出された前記第二期間には前記第二電圧を供給し、前記基準レベルが検出されなかった前記第二期間には前記第一電圧を供給することを特徴とする付記３に記載の増幅装置。
【０１１６】
（付記５）前記基準レベルの検出において生じる前記信号に対する前記第一電圧および前記第二電圧の遅延を補償する遅延補償部を備えることを特徴とする付記４に記載の増幅装置。
【０１１７】
（付記６）前記切換制御部は、
前記基準レベルが検出された前記第二期間を示すマスク信号を生成する生成部を備え、
前記切換部は、前記生成部によって生成されたマスク信号が示す期間に前記第二電圧を供給し、前記期間と異なる期間には前記第一電圧を供給することを特徴とする付記４または５に記載の増幅装置。
【０１１８】
（付記７）前記生成部は、
前記立ち上がりが検出されてから、前記立ち下がりが検出されずに前記基準レベルが検出されるまでの期間を示す第一マスク信号を生成する第一生成部と、
前記基準レベルが検出されてから前記立ち下がりが検出されるまでの期間を示す第二マスク信号を生成する第二生成部と、
前記第一生成部および前記第二生成部によって生成された第一マスク信号および第二マスク信号の論理和を示す信号を前記マスク信号として生成する第三生成部と、
を備えることを特徴とする付記６に記載の増幅装置。
【０１１９】
（付記８）前記増幅器と前記電源部との間に接続されたバイパスコンデンサと、
前記増幅器へ前記第一電圧が供給される期間に前記バイパスコンデンサを有効にし、前記第二電圧が供給される期間に前記バイパスコンデンサを無効にするスイッチ回路と、
を備えることを特徴とする付記１〜７のいずれか一つに記載の増幅装置。
【０１２０】
（付記９）前記増幅器と前記電源部との間に接続されたバイパスコンデンサと、
前記生成部によって生成されたマスク信号を反転させる反転回路と、
前記反転回路によって反転された信号が示す期間に前記バイパスコンデンサを有効にし、前記マスク信号が示す期間と異なる期間に前記バイパスコンデンサを無効にするスイッチ回路と、
を備えることを特徴とする付記６に記載の増幅装置。
【０１２１】
（付記１０）前記エンベロープ信号において前記電流ゼロとなる電流ゼロポイントを算出する算出部を備え、
前記切換制御部は、前記信号のエンベロープ信号が、前記算出部によって算出された電流ゼロポイントになるタイミングで前記第一電圧および前記第二電圧を切り換えることを特徴とする付記１〜９のいずれか一つに記載の増幅装置。
【０１２２】
（付記１１）前記信号のレベルを判定する判定部を備え、
前記電源部は、振幅が異なる複数の前記第二電圧を生成し、
前記切換制御部は、前記判定部による判定結果に基づいて前記複数の第二電圧のいずれかを選択し、選択した第二電圧および前記第一電圧を切り換えて供給することを特徴とする付記１〜１０のいずれか一つに記載の増幅装置。
【符号の説明】
【０１２３】
１１，７０１，１５０１  送信信号
１０２  発振器
１０３  乗算器
１０４  ＨＰＡ
１０６，２２０６  プリアンプ
１０７，２２０７  コンデンサ
１０９，１００２，２２０９  バイアス抵抗
１１０  第一電源
１１１  第二電源
１１２  コイル
１１３，２２１１  スイッチ
５１０，６０１，７０２，８０１，９０１，１５０２，２４０１  エンベロープ信号
５１１，７０４，８０３  電流ゼロポイント
５１２，７０５，８０４  基準レベル
５２０  電流ゼロポイント検出信号
５３０  基準レベル検出信号
５５０  上位マスク信号
５６０  下位マスク信号
５７０  マスク信号
５８０，６０２，６０３  高電位制御信号
７０３，８０２，１５０３  高電圧制御信号
９０２，２４０３  ドレイン電圧
１００１  バイパスコンデンサ
１００３  ＦＥＴ
１３０１，１６０３  アクティブショート制御信号
１４０１  反転回路
１６０１，１６０２，２０１０  電圧波形
２２１０  第三電源
２２１２，２２２０  抵抗
２４０２  生成電圧
Ｖｄｓ１〜Ｖｄｓ３  電圧
Ｔ１，Ｔ２  期間
【図１】
2011109465.tif 000003
【図２】
2011109465.tif 000004
【図３】
2011109465.tif 000005
【図４】
2011109465.tif 000006
【図５】
2011109465.tif 000007
【図６−１】
2011109465.tif 000008
【図６−２】
2011109465.tif 000009
【図６−３】
2011109465.tif 000010
【図７−１】
2011109465.tif 000011
【図７−２】
2011109465.tif 000012
【図８】
2011109465.tif 000013
【図９−１】
2011109465.tif 000014
【図９−２】
2011109465.tif 000015
【図１０】
2011109465.tif 000016
【図１１】
2011109465.tif 000017
【図１２】
2011109465.tif 000018
【図１３】
2011109465.tif 000019
【図１４】
2011109465.tif 000020
【図１５−１】
2011109465.tif 000021
【図１５−２】
2011109465.tif 000022
【図１６−１】
2011109465.tif 000023
【図１６−２】
2011109465.tif 000024
【図１７】
2011109465.tif 000025
【図１８】
2011109465.tif 000026
【図１９】
2011109465.tif 000027
【図２０−１】
2011109465.tif 000028
【図２０−２】
2011109465.tif 000029
【図２１】
2011109465.tif 000030
【図２２】
2011109465.tif 000031
【図２３】
2011109465.tif 000032
【図２４】
2011109465.tif 000033