(57)【要約】【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。【解決手段】本発明に係る印刷回路基板は、キャビティが形成された第１基板と、キャビティにフェースダウン方式で内蔵された第１電子素子と、第１電子素子の上側に積層され、キャビティにフェースアップ方式で内蔵された第２電子素子と、第１基板の上下面にそれぞれ積層された第２基板と、を含むことを特徴とする。【選択図】図１
2011109066.tif 000002
【特許請求の範囲】
【請求項１】
キャビティが形成された第１基板と、
前記キャビティにフェースダウン方式で内蔵された第１電子素子と、
前記第１電子素子の上側に積層され、前記キャビティにフェースアップ方式で内蔵された第２電子素子と、
前記第１基板の上下面にそれぞれ積層された第２基板と、
を含むことを特徴とする電子素子内蔵型印刷回路基板。
【請求項２】
前記第１電子素子と前記第２電子素子は、互いに大きさが異なることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板。
【請求項３】
前記第２基板には層間接続のためのビアが形成され、
前記ビアは前記第１電子素子の電極または第２電子素子の電極に直接接触することを特徴とする請求項１または２に記載の電子素子内蔵型印刷回路基板。
【請求項４】
第１基板にキャビティを形成する工程と、
前記第１基板の下面に接着テープを貼り付ける工程と、
前記接着テープに載置されるように、前記キャビティに第１電子素子をフェースダウン方式で内蔵する工程と、
前記キャビティにフェースアップ方式で内蔵されるように、第２電子素子を前記第１電子素子の上側に積層する工程と、
前記第１基板の上下面にそれぞれ第２基板を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項５】
前記第１電子素子と前記第２電子素子は、互いに大きさが異なることを特徴とする請求項４に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項６】
前記第２基板に層間接続のためのビアを形成する工程をさらに含み、
前記ビアは前記第１電子素子の電極または第２電子素子の電極に直接接触することを特徴とする請求項４または５に記載の電子素子内蔵型印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子内蔵型印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達に伴って電子部品の高機能化、小型化がますます求められる傾向にあり、特に個人携帯端末機の軽薄短小化への市場の動きが印刷回路基板の薄型化につながっている。
【０００３】
ここで、従来の素子実装方式とは異なる方式の素子実装方式が注目を浴びているが、ＩＣのような能動部品（Ａｃｔｉｖｅ  ｄｅｖｉｃｅｓ）またはＭＬＣＣ形態のキャパシタなどの受動部品（Ｐａｓｓｉｖｅ  ｄｅｖｉｃｅｓ）を印刷回路基板の内部に実装することにより、部品の高密度化及び信頼性の向上、またはこれらの有機的な結合によるパッケージ自体の性能向上などを求めるエンベデッド印刷回路基板がそれである。
【０００４】
通常、エンベデッド印刷回路基板は、予め製作されたコア基板に電子素子を挿入するための開口部（キャビティ）を形成し、当該位置に電子素子を内蔵した後、絶縁材料を内蔵部品とコア基板との間に満たすことにより、内蔵された部品を固定する構造を有する。
【０００５】
最近、素子を内蔵するにあたって、特に個人携帯端末機の軽薄短小化への市場の動きに対応するために印刷回路基板の小型化、印刷回路基板面の有効利用を実現する要求が高まっており、このような要求に応えるための研究が必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、印刷回路基板のサイズをより小さくし、印刷回路基板の面積を最大限に活用して完成品の軽薄短小を実現できる電子素子内蔵型印刷回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、キャビティが形成された第１基板と、上記キャビティにフェースダウン（ｆａｃｅ−ｄｏｗｎ）方式で内蔵された第１電子素子と、上記第１電子素子の上側に積層され、上記キャビティにフェースアップ（ｆａｃｅ−ｕｐ）方式で内蔵された第２電子素子と、上記第１基板の上下面にそれぞれ積層された第２基板と、を含む電子素子内蔵型印刷回路基板が提供される。
【０００８】
上記第１電子素子と上記第２電子素子は、互いに大きさが異なってもよい。
【０００９】
また、上記第２基板には層間接続のためのビアが形成され、上記ビアは上記第１電子素子の電極または第２電子素子の電極に直接接触することができる。
【００１０】
本発明の他の実施形態によれば、第１基板にキャビティを形成する工程と、上記第１基板の下面に接着テープを貼り付ける工程と、上記接着テープに載置されるように、上記キャビティに第１電子素子をフェースダウン方式で内蔵する工程と、上記キャビティにフェースアップ方式で内蔵されるように、第２電子素子を上記第１電子素子の上側に積層する工程と、上記第１基板の上下面にそれぞれ第２基板を積層する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【００１１】
上記第１電子素子と上記第２電子素子は、互いに大きさが異なってもよい。
【００１２】
また、上記第２基板に層間接続のためのビアを形成する工程をさらに含み、上記ビアは上記第１電子素子の電極または第２電子素子の電極に直接接触することができる。
【発明の効果】
【００１３】
本発明の好ましい実施例によれば、本発明は、キャビティに複数の電子素子を垂直に積層して内蔵することにより、印刷回路基板のサイズをより小さくすることができ、印刷回路基板の面積を最大限に活用できるので、完成品の軽薄短小化を実現することができる。
【００１４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例に係る電子素子内蔵型印刷回路基板を示す断面図である。
【図２】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図３】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図４】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図５】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図６】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図７】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図８】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【図９】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【００１６】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、かかる公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【００１７】
「第１」、「第２」などの用語は、多様な構成要素を説明するために用いられるに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
【００１８】
以下、本発明に係る電子素子内蔵型印刷回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００１９】
図１は、本発明の一実施例に係る電子素子内蔵型印刷回路基板を示す断面図である。図１に示すように、本実施例に係る印刷回路基板は、キャビティ１２が形成された第１基板１０と、上記キャビティ１２にフェースダウン方式で内蔵された第１電子素子３０と、上記第１電子素子３０の図中上側に積層され、上記キャビティ１２にフェースアップ方式で内蔵された第２電子素子４０と、上記第１基板１０の図中上下面にそれぞれ積層された第２基板５０ａ，５０ｂと、を含む。
【００２０】
キャビティ１２が形成される第１基板１０はコア基板であってもよい。すなわち、絶縁樹脂中にガラス繊維または炭素繊維のような補強材が含浸された構造を有することができる。このように、内部に剛性を補強する補強材が含浸されたコア基板を用いると、第１基板１０の反りを低減することができるため、製品の信頼度を向上させることができる。しかし、必ずしもこれに限定されるものではなく、メタルコアを第１基板１０として用いることもできるなど、その材質は様々である。
【００２１】
キャビティ１２は電子素子３０，４０を内蔵するために第１基板１０に設けられた空間であって、第１基板１０にドリル加工などで形成可能である。キャビティ１２には電子素子３０，４０が垂直に積層されて内蔵される。具体的に、図１に示すように、第１電子素子３０と、その上に積層される第２電子素子４０がキャビティ１２に内蔵される。このように１つのキャビティ１２に複数の電子素子３０，４０が垂直に積層されて内蔵されることにより、印刷回路基板のサイズをより小さくすることができるようになる。
【００２２】
ここで、相対的に図中下側に位置した第１電子素子３０はフェースダウン方式で内蔵され、相対的に図中上側に位置した第２電子素子４０はフェースアップ方式で内蔵される。このような構造から、第１電子素子３０は第１基板１０の下方へ信号を直接伝達し、第２電子素子４０は第１基板１０の上方へ信号を直接伝達するように回路を設計できるため、第１基板１０の図中上下方向の両方ともを効率的に活用でき、信号伝達経路を最小化することができる。その結果、印刷回路基板の面積を最大限に活用できるため、完成品の軽薄短小化を実現するのに有利である。
【００２３】
第１基板１０の図中上下面にはそれぞれ第２基板５０ａ，５０ｂが積層され、第１電子素子３０及び第２電子素子４０をカバーする。第２基板５０ａ，５０ｂには信号を伝達するための回路５６ａ，５６ｂと、層間接続のためのビア５４ａ、５４ｂが設けられる。このとき、上記ビア５４ａ、５４ｂは第１電子素子３０の電極３２または第２電子素子４０の電極４２に直接接触することができる。具体的に、第１基板１０の図中上側に積層される第２基板５０ａに設けられたビア５４ａは、フェースアップ方式で内蔵された第２電子素子４０の電極４２に直接接触することができ、第１基板１０の図中下側に積層される第２基板５０ｂに設けられたビア５４ｂは、フェースダウン方式で内蔵された第１電子素子３０の電極３２に直接接触することができる。ビア５４ａ、５４ｂと電極３２，４２が直接接続すると、再配線のための追加工程が不要となり、信号伝達経路を最小化できるため、製品の性能を向上させることができる。
【００２４】
その他、他のビア５８ａ，５８ｂを用いて第１基板１０に設けられた回路１４ａ，１４ｂと第２基板５０ａ，５０ｂに設けられた回路５６ａ，５６ｂとの間の層間接続を実現することができる。
【００２５】
一方、本実施例に係る印刷回路基板は、図１に示すように、第１電子素子３０と第２電子素子４０の大きさが互いに異なってもよい。本実施例によれば、第１電子素子３０と第２電子素子４０が垂直に積層されるとともに、第１電子素子３０はフェースダウン方式で内蔵され、第２電子素子４０はフェースアップ方式で内蔵されるため、これらの間に電気的接続が妨げられることはない。その結果、第１電子素子３０と第２電子素子４０とは種類、大きさ等が必ずしも同一である必要はなく、互いの種類や大きさが異なる電子素子を用いることができる。そのため、電子素子内蔵型印刷回路基板の機能をより多様化することができ、設計自由度も向上する。しかし、必要によって、第１電子素子３０と第２電子素子４０とが同一の種類及び同一の大きさを有してもよいことは明らかである。
【００２６】
以上では本発明の一実施例に係る電子素子内蔵型印刷回路基板の構造について説明したが、以下では上述した電子素子内蔵型印刷回路基板の製造方法について説明する。なお、ここでは、図１の電子素子内蔵型印刷回路基板に係る説明と重複する説明については省略する。
【００２７】
図２は、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図３から図９は、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の製造方法の各工程を示す図面である。
【００２８】
先ず、ステップＳ１１０で、図３に示すように、第１基板１０にキャビティ１２を形成する。キャビティ１２は、電子素子３０，４０を内蔵するために第１基板１０に設けられた空間であって、第１基板１０にドリル加工などで形成可能である。
【００２９】
一方、キャビティ１２が形成される第１基板１０が、絶縁樹脂中にガラス繊維または炭素繊維のような補強材が含浸された構造を有するコア基板またはメタルコア基板であってもよいことは上述した通りである。
【００３０】
次に、ステップＳ１２０で、図４に示すように、第１基板１０の図中下面に接着テープ２０を貼り付ける。第１基板１０の下面に接着テープ２０を貼り付けると、キャビティ１２の下側は接着テープ２０により閉鎖される。
【００３１】
次に、ステップＳ１３０で、図５に示すように、キャビティ１２に第１電子素子３０をフェースダウン方式で内蔵する。すなわち、第１電子素子３０の電極３２が図中下側に向かうように内蔵する。結果的に、第１電子素子３０の電極が形成された面は接着テープ２０に載置されて固定される。
【００３２】
次に、ステップＳ１４０で、図６に示すように、第２電子素子４０を第１電子素子３０の図中上側に積層する。ここで、キャビティ１２に第２電子素子４０をフェースアップ方式で内蔵する。すなわち、第２電子素子４０の電極４２が上側に向かうように内蔵する。第１電子素子３０と第２電子素子４０との間には接着剤３５を介在して、これらの間を接着してもよい。ここで、接着剤３５は、電子素子を製作する半導体工程において、ウェハーの裏面に塗布するＤＡＦ（ｄｉｅ  ａｔｔａｃｈ  ｆｉｌｍ）であってもよい。この場合、第１電子素子３０の図中上側に第２電子素子４０を積層することに当たって、接着剤を塗布する別途の工程を行なわなくてもよい。ここで、第１電子素子３０と第２電子素子４０のうちの何れか１つにのみ接着剤３５を形成してもよく、両方ともに形成してもよい。
【００３３】
一方、第１電子素子３０と第２電子素子４０の大きさが互いに異なってもよいことは上述した通りである。
【００３４】
次に、ステップＳ１５０で、第１基板１０の図中上下面にそれぞれ第２基板５０ａ，５０ｂを積層する。具体的に、図７に示すように、第１基板１０の図中上側に１次積層工程を行った後、第１基板１０の下面に貼り付けられた接着テープ２０を除去し、その後、図８に示すように、第１基板１０の図中下側に２次積層工程を行う方法を用いてもよい。
【００３５】
次に、図９に示すように、第２基板５０ａ，５０ｂの表面に回路５６ａ，５６ｂをパターニングし、これと共に層間接続のためのビア５４ａ、５４ｂを形成する。上記ビア５４ａ、５４ｂは、第１電子素子３０の電極３２または第２電子素子４０の電極４２に直接接触することができる。具体的に、第１基板１０の図中上側に積層される第２基板５０ａに設けられたビア５４ａは、フェースアップ方式で内蔵された第２電子素子４０の電極４２に直接接触し、第１基板１０の図中下側に積層される第２基板５０ｂに設けられたビア５４ｂは、フェースダウン方式で内蔵された第１電子素子３０の電極３２に直接接触することができる。このように、ビア５４ａ、５４ｂと電極が直接接続すると、再配線のための追加工程が不要となり、信号伝達経路を最小化できるので、製品の性能を向上するのに有利である。
【００３６】
その他、他のビア５８ａ，５８ｂを用いて第１基板１０に設けられた回路１４ａ，１４ｂと第２基板５０ａ，５０ｂに設けられた回路５６ａ，５６ｂとの間の層間接続を実現することができる。
【００３７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３８】
１０  第１基板
１２  キャビティ
２０  接着テープ
３０  第１電子素子
３５  接着剤
４０  第２電子素子
【図１】
2011109066.tif 000003
【図２】
2011109066.tif 000004
【図３】
2011109066.tif 000005
【図４】
2011109066.tif 000006
【図５】
2011109066.tif 000007
【図６】
2011109066.tif 000008
【図７】
2011109066.tif 000009
【図８】
2011109066.tif 000010
【図９】
2011109066.tif 000011