(57)【要約】【課題】  全てのチャンネルについてスプリアス特性が良好なＶＣＯ出力を得ることができ、温度変化による特性変動を抑えることができるＰＬＬ回路を提供する。【解決手段】  制御回路３が、温度センサ３１と、温度に応じてチャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶した分周比テーブル３２とを備え、温度センサ３１で検出された温度及び入力されたチャンネル番号に対応する分周比を分周比テーブル３２から読み取って、ＰＬＬＩＣ２に設定すると共に、ＤＤＳ回路（基準周波数生成回路）４にチャンネル番号と分周比とを設定し、ＤＤＳ回路４が、チャンネル番号と分周比に基いて基準周波数の値を算出して、当該値に対応する基準周波数を生成するＰＬＬ回路としている。【選択図】        図１
2011019208.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数を発振する電圧制御発振器を備えたＰＬＬ回路であって、
チャンネル番号に応じた一定の周波数を出力する基準周波数生成回路と、
前記電圧制御発振器の出力周波数を設定された分周比で分周した周波数と前記基準周波数生成回路の出力周波数とを比較して位相差を出力する位相比較手段と、
前記位相差に基づいて制御電圧を生成するループフィルタと、
チャンネル番号毎に前記電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶した分周比テーブルを備え、外部からチャンネル番号が入力されると、前記入力されたチャンネル番号に対応する分周比を前記分周比テーブルから読み取って、前記位相比較手段に設定すると共に、前記基準周波数生成回路に前記チャンネル番号と前記分周比とを設定する制御部とを有し、
前記基準周波数生成回路が、前記チャンネル番号と前記分周比に基いて基準周波数の値を算出し、算出した当該値に対応する基準周波数を生成することを特徴とするＰＬＬ回路。
【請求項２】
位相比較手段が、回路をワンチップに集積したＰＬＬ集積回路であることを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
位相比較手段が、電圧制御発振器の出力周波数を設定された分周比で分周する分周器と、前記分周器の出力をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力と基準周波数とを比較する位相比較器と、前記位相比較器の出力を帯域制限するデジタルフィルタと、前記デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換器とを備え、
制御部が、前記分周器に分周比を設定し、
基準周波数生成回路が、生成した基準周波数を前記位相比較器に出力することを特徴とする請求項１記載のＰＬＬ回路。
【請求項４】
制御部に、周囲の温度を測定する温度センサを備え、
分周比テーブルが、温度に応じて、チャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶しており、
前記制御部が、入力されたチャンネル番号と前記温度センサで検出された温度に対応する分周比を前記分周比テーブルから読み取ることを特徴とする請求項２又は３記載のＰＬＬ回路。
【請求項５】
基準周波数生成回路が、チャンネル番号と電圧制御発振器の出力周波数とを対応付けて記憶するテーブルを備え、チャンネル番号と分周比が入力されると、前記テーブルから入力されたチャンネル番号に対応する電圧制御発振器の出力周波数を読み取り、前記電圧制御発振器の出力周波数と、入力された分周比とに基いて、前記電圧制御発振器の出力周波数を前記分周比で除算して基準周波数の値を算出することを特徴とする請求項２乃至４のいずれか記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に係り、特にスプリアス特性を向上させることができるＰＬＬ回路に関する。
【背景技術】
【０００２】
［先行技術の説明：図７］
一般的なＰＬＬ（Phase Locked Loop）回路について図７を用いて説明する。図７は、一般的なＰＬＬ回路の構成を示す構成ブロック図である。
図７に示すように、一般的なＰＬＬ回路は、ＶＣＯ（Voltage Controlled Oscillator；電圧制御発振器）１と、ＰＬＬＩＣ２と、ＤＤＳ（Direct Digital Synthesizer）回路４′と、アナログフィルタ５とから構成されている。
【０００３】
ＶＣＯ１は、アナログフィルタ５からの制御電圧に応じて周波数を発振する。
ＰＬＬＩＣ２は、設定された分周比でＶＣＯ１の出力周波数を分周し、ＤＤＳ回路４′からの基準周波数と比較してＶＣＯ１の出力周波数が規定周波数となるよう制御する電圧を出力する集積回路であり、ワンチップで構成される。
ＤＤＳ回路４′は、設定されたチャンネル番号に基づいて、基準周波数信号を生成して出力する。
アナログフィルタ５は、ＰＬＬＩＣ２からの電圧の直流分を取り出してＶＣＯ１の制御電圧として出力する。
【０００４】
上記構成のＰＬＬ回路では、ＰＬＬＩＣ２は、入力されたＶＣＯ１の出力信号を指定された分周比で分周して、ＤＤＳ回路４′からの基準周波数信号と位相を比較して位相差に基づく電圧を出力し、アナログフィルタ５で直流成分を取り出して制御電圧とし、ＶＣＯ１に印加する。これにより、ＶＣＯ１の出力Ｆｏｕｔを規定の周波数とするものである。
【０００５】
［ＤＤＳ回路４′：図８］
ここで、従来のＰＬＬ回路におけるＤＤＳ回路４′の概略構成について図８を用いて説明する。図８は、従来のＤＤＳ回路４′の概略構成図である。
図８に示すように、従来のＤＤＳ回路４′の基本的な構成は、制御部４１′と、基準周波数テーブル４３とを備えている。
基準周波数テーブル４３は、チャンネル番号に対応する基準周波数を記憶している。
そして、制御部４１′は、チャンネル番号が入力されると、基準周波数テーブル４３を参照して基準周波数を読み取り、対応する正弦波のデータを出力する。
更に、図示は省略するが、Ｄ／Ａ変換器によってアナログ信号に変換され、フィルタを介して基準周波数信号としてＰＬＬＩＣ２に出力されるようになっている。
【０００６】
［スプリアス劣化：図９］
上記ＰＬＬ回路をシンセサイザとして使用する場合、ＤＤＳ回路４′からの基準周波数や、ＰＬＬＩＣ２の分周比の設定を変えることで複数のチャンネル出力が可能となる。
しかし、チャンネルによってはＤＤＳ回路４′からの基準周波数やＰＬＬＩＣ２の出力にスプリアス成分が含まれ、結果としてＶＣＯ１の出力にスプリアスが発生してしまうことがある。
また、このスプリアス劣化は温度依存性を持つ場合がある。
【０００７】
ここで、一般的なＰＬＬ回路において、ＰＬＬＩＣ２の分周比（ｄｉｖ）を変化させた場合の、０〜６００チャンネルにおけるＶＣＯ１の出力スプリアス特性について図９を用いて説明する。図９は、一般的なＰＬＬ回路におけるＶＣＯ１の出力スプリアス特性の模式説明図である。
図９では、ＰＬＬＩＣ２の分周比を１３３，１３５，１３７に変化させた場合のＶＣＯ１の出力スプリアス特性を示している。図９に示すように、いずれの分周比であってもスプリアス特性の劣化が著しいチャンネルがあることがわかる。つまり、チャンネル毎にスプリアス特性が良好な分周比と良好でない分周比があり、チャンネル毎に異なっている。
【０００８】
［関連技術］
ＰＬＬ回路に関する技術としては、特開２００４−１６６１７９号公報「無線通信用半導体集積回路装置」（出願人：関西日本電気株式会社、特許文献１）、特開２００３−６９４２６号公報「周波数シンセサイザ」（出願人：松下電器産業株式会社、特許文献２）がある。
また、周波数シンセサイザに関する技術としては、特開２００７−２０８３６７号公報「同期信号生成装置、送信機及び制御方法」（出願人：株式会社ケンウッド、特許文献３）がある。
【０００９】
特許文献１には、ＰＬＬ回路において、マイコンからチャンネル番号を設定することで、最適な分周数Ｎ，Ａを設定し、マイコンの負荷を軽減することが記載されている。
しかし、特許文献１では、基準周波数ｆｒは固定値であって可変とすることは記載されていない。
【００１０】
特許文献２には、周波数シンセサイザにおいて、基準周波数信号が温度変化に応じて変動しても、温度変化に合わせて分周比を調節することで出力周波数の変動を小さくすることが記載されている。
しかしながら、特許文献２には、意図的に基準周波数信号を変動させてスプリアス劣化を抑制することは記載されていない。
特許文献３には、ＤＤＳの入力信号周波数と出力信号周波数との組み合わせが、ＤＤＳにおけるスプリアスを所定レベル以下にするよう、ＰＬＬ回路の分周比、ＤＤＳの出力周波数／入力周波数等が調整されることが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１６６１７９号公報
【特許文献２】特開２００３−６９４２６号公報
【特許文献３】特開２００７−２０８３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来のＰＬＬ回路では、ＤＤＳ回路からの基準周波数及びＰＬＬＩＣの分周比はチャンネルによって固定されており、スプリアス特性については考慮されていないため、ＶＣＯ出力のスプリアス特性が劣化してしまうことがあり、また、劣化が温度に依存するため温度変化によって特性が変動してしまうという問題点があった。
【００１３】
本発明は上記実状に鑑みて為されたもので、全てのチャンネルについてスプリアス特性が良好なＶＣＯ出力を得ることができ、温度変化による特性変動を抑えることができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記従来例の問題点を解決するための本発明は、制御電圧に応じた周波数を発振する電圧制御発振器を備えたＰＬＬ回路であって、チャンネル番号に応じた一定の周波数を出力する基準周波数生成回路と、電圧制御発振器の出力周波数を設定された分周比で分周した周波数と基準周波数生成回路の出力周波数とを比較して位相差を出力する位相比較手段と、位相差に基づいて制御電圧を生成するループフィルタと、チャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶した分周比テーブルを備え、外部からチャンネル番号が入力されると、入力されたチャンネル番号に対応する分周比を分周比テーブルから読み取って、位相比較手段に設定すると共に、基準周波数生成回路にチャンネル番号と分周比とを設定する制御部とを有し、基準周波数生成回路が、チャンネル番号と分周比に基いて基準周波数の値を算出し、算出した当該値に対応する基準周波数を生成することを特徴としている。
【００１５】
また、本発明は、上記ＰＬＬ回路において、位相比較手段が、回路をワンチップに集積したＰＬＬ集積回路であることを特徴としている。
【００１６】
また、本発明は、上記ＰＬＬ回路において、位相比較手段が、電圧制御発振器の出力周波数を設定された分周比で分周する分周器と、分周器の出力をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力と基準周波数とを比較する位相比較器と、位相比較器の出力を帯域制限するデジタルフィルタと、デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換器とを備え、制御部が、分周器に分周比を設定し、基準周波数生成回路が、生成した基準周波数を位相比較器に出力することを特徴としている。
【００１７】
また、本発明は、上記ＰＬＬ回路において、制御部に、周囲の温度を測定する温度センサを備え、分周比テーブルが、温度に応じて、チャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶しており、制御部が、入力されたチャンネル番号と温度センサで検出された温度に対応する分周比を分周比テーブルから読み取ることを特徴としている。
【００１８】
また、本発明は、上記ＰＬＬ回路において、基準周波数生成回路が、チャンネル番号と電圧制御発振器の出力周波数とを対応付けて記憶するテーブルを備え、チャンネル番号と分周比が入力されると、テーブルから入力されたチャンネル番号に対応する電圧制御発振器の出力周波数を読み取り、電圧制御発振器の出力周波数と、入力された分周比とに基いて、電圧制御発振器の出力周波数を分周比で除算して基準周波数の値を算出することを特徴としている。
【発明の効果】
【００１９】
本発明によれば、制御電圧に応じた周波数を発振する電圧制御発振器を備えたＰＬＬ回路であって、チャンネル番号に応じた一定の周波数を出力する基準周波数生成回路と、電圧制御発振器の出力周波数を設定された分周比で分周した周波数と基準周波数生成回路の出力周波数とを比較して位相差を出力する位相比較手段と、位相差に基づいて制御電圧を生成するループフィルタと、チャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶した分周比テーブルを備え、外部からチャンネル番号が入力されると、入力されたチャンネル番号に対応する分周比を分周比テーブルから読み取って、位相比較手段に設定すると共に、基準周波数生成回路にチャンネル番号と分周比とを設定する制御部とを有し、基準周波数生成回路が、チャンネル番号と分周比に基いて基準周波数の値を算出し、算出した当該値に対応する基準周波数を生成するＰＬＬ回路としているので、どのチャンネル番号が入力されても、所望の電圧制御発振器の出力周波数に応じた最適な分周比及び基準周波数とすることができ、電圧制御発振器出力のスプリアス特性を良好とすることができる効果がある。
【００２０】
また、本発明によれば、位相比較手段が、回路をワンチップに集積したＰＬＬ集積回路である上記ＰＬＬ回路としているので、ＰＬＬ回路全体を小型化できる効果がある。
【００２１】
また、本発明によれば、位相比較手段が、電圧制御発振器の出力周波数を設定された分周比で分周する分周器と、分周器の出力をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力と基準周波数とを比較する位相比較器と、位相比較器の出力を帯域制限するデジタルフィルタと、デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換器とを備え、制御部が、分周器に分周比を設定し、基準周波数生成回路が、生成した基準周波数を位相比較器に出力する上記ＰＬＬ回路としているので、ＰＬＬ集積回路を用いなくても電圧制御発振器出力のスプリアス特性を良好とするデジタル制御ＰＬＬ回路を実現できる効果がある。
【００２２】
また、本発明によれば、制御部に、周囲の温度を測定する温度センサを備え、分周比テーブルが、温度に応じて、チャンネル番号毎に電圧制御発振器の出力におけるスプリアス特性が良好となる分周比を記憶しており、制御部が、入力されたチャンネル番号と温度センサで検出された温度に対応する分周比を分周比テーブルから読み取る上記ＰＬＬ回路としているので、使用される温度に応じて最適な分周比及び基準周波数とすることができ、温度変化による特性の変動を抑え、電圧制御発振器出力のスプリアス特性を一層良好とすることができる効果がある。
【００２３】
また、本発明によれば、基準周波数生成回路が、チャンネル番号と電圧制御発振器の出力周波数とを対応付けて記憶するテーブルを備え、チャンネル番号と分周比が入力されると、テーブルから入力されたチャンネル番号に対応する電圧制御発振器の出力周波数を読み取り、電圧制御発振器の出力周波数と、入力された分周比とに基いて、電圧制御発振器の出力周波数を分周比で除算して基準周波数の値を算出する上記ＰＬＬ回路としているので、所望のチャンネル番号や温度が変わった場合でも容易に適切な基準周波数の値を算出できる効果がある。
【図面の簡単な説明】
【００２４】
【図１】本実施の形態に係るＰＬＬ回路の構成ブロック図である。
【図２】分周比テーブル３２の模式説明図である。
【図３】ＤＤＳ回路４の概略構成図である。
【図４】ＤＤＳ回路４から出力される基準周波数の例を示したテーブル図である。
【図５】本ＰＬＬ回路におけるＶＣＯ１の常温時の出力スプリアス特性の模式説明図である。
【図６】本ＰＬＬ回路を適用したデジタル制御ＰＬＬ回路の構成ブロック図である。
【図７】一般的なＰＬＬ回路の構成を示す構成ブロック図である。
【図８】従来のＤＤＳ回路４′の概略構成図である。
【図９】一般的なＰＬＬ回路におけるＶＣＯ１の出力スプリアス特性の模式説明図である。
【発明を実施するための形態】
【００２５】
［実施の形態の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るＰＬＬ回路は、制御回路に、温度センサを備えると共に、使用温度帯域に応じて、チャンネル毎に、実験的に求めたスプリアス特性が良好となる分周比を分周比テーブルとして記憶しておき、外部からチャンネル番号が入力されると、制御回路が、温度センサで検出された温度データ及びチャンネル番号に対応する分周比を読み取ってＰＬＬＩＣに設定し、ＤＤＳ回路にチャンネル番号と分周比とを設定し、ＤＤＳ回路がチャンネル番号と分周比とに基づいて基準周波数を算出して基準周波数信号を生成して出力するようにしているので、実際に使用される温度帯域で、所望のチャンネルのＶＣＯ出力のスプリアス特性を良好にすることができるものである。
【００２６】
［実施の形態に係るＰＬＬ回路：図１］
本実施の形態に係るＰＬＬ回路の構成について図１を用いて説明する。図１は、本実施の形態に係るＰＬＬ回路の構成ブロック図である。
図１に示すように、本実施の形態に係るＰＬＬ回路は、ＶＣＯ１と、ＰＬＬＩＣ２と、制御回路３と、ＤＤＳ回路４と、アナログフィルタ５とから構成されており、ＶＣＯ１と、ＰＬＬＩＣ２と、アナログフィルタ５の構成及び動作は従来と同様である。
尚、ＰＬＬＩＣ２は、請求項に記載したＰＬＬ集積回路に相当し、制御回路３は制御部に相当し、ＤＤＳ回路４は基準周波数生成回路に相当している。
【００２７】
本ＰＬＬ回路の特徴部分について説明する。
［制御回路３］
制御回路３は、基本的に演算回路と記憶部とを備え、本ＰＬＬ回路の特徴として、記憶部には分周比テーブル３２が記憶され、更に、温度センサ３１が設けられている。
温度センサ３１は、ＶＣＯ１等の、温度管理を行う代表的な部品の周囲温度を測定する。
分周比テーブル３２は、本ＰＬＬ回路の特徴部分であり、使用温度に応じて、チャンネル番号毎にスプリアス特性が良好になる分周比を記憶しているものである。
【００２８】
［分周比テーブル：図２］
ここで、制御回路３に記憶されている分周比テーブル３２について図２を用いて説明する。図２は、分周比テーブル３２の模式説明図である。
図２に示すように、分周比テーブルは、実際に使用される全てのチャンネルについて、使用温度毎に、スプリアス特性が良好となる分周比を記憶しているものであり、本ＰＬＬ回路では、１〜６００チャンネルについて、低温、常温、高温時に適切な分周比を記憶している。ここでは、０℃未満を低温、０℃〜５０℃を常温、５０℃以上を高温としている。
各テーブル値は、予め実験的に求められ、図９に示したような各チャンネルのスプリアス特性を分周比毎に比較して、各チャンネルのスプリアス特性が良好となる最適な分周比を選択したものである。
【００２９】
そして、本ＰＬＬ回路の特徴として、制御回路３は、外部から入力されたチャンネル番号と温度センサ３１からの温度データに基づいて分周比テーブル３２から分周比を読み取り、ＰＬＬＩＣ２に分周比を設定すると共に、ＤＤＳ回路４にチャンネル番号と分周比とを設定する。これにより、制御回路３にチャンネル番号が設定される度に、ＰＬＬＩＣ２及びＤＤＳ回路４にはスプリアスが良好となる最適な分周比が設定されるものである。
【００３０】
［ＤＤＳ回路４：図３］
次に、本ＰＬＬ回路のＤＤＳ回路４について図３を用いて説明する。図３は、ＤＤＳ回路４の概略構成図である。
従来のＤＤＳ回路４′はチャンネル番号が入力されると生成すべき基準周波数が一つに決まるものであったが、本ＰＬＬ回路のＤＤＳ回路４では、制御回路３から入力されたチャンネル番号及び分周比に基づいて内部で基準周波数を算出して、それに応じて基準周波数信号を生成するようになっている。
【００３１】
図３に示すように、本ＰＬＬ回路のＤＤＳ回路４は、基本的に制御部４１とＶＣＯ出力周波数テーブル４２とを備えており、その他にも従来と同様に正弦波テーブルやＤ／Ａ変換器、フィルタを備えている。
【００３２】
ＶＣＯ出力周波数テーブル４２は、チャンネル番号に対応して規定されたＶＣＯ１の出力周波数の値を記憶しているものである。ここでは、０〜６００チャンネルについてＶＣＯ１の出力周波数が記憶されている。
【００３３】
そして、本ＤＤＳ回路４では、制御部４１が、図１に示した制御回路３から入力されたチャンネル番号及び分周比に基づいて、出力すべき基準周波数の値を算出し、それに基づいて基準周波数信号を生成してＰＬＬＩＣ２に出力するようになっている。
【００３４】
［基準周波数の算出：図４］
ＤＤＳ回路４の制御部４２では、制御回路３から入力されたチャンネル番号及び分周比が入力されると、ＶＣＯ出力周波数テーブル４２を参照して、入力されたチャンネル番号に対応するＶＣＯ出力周波数を読み取る。
そして、制御部４２は、基準周波数(MHz)＝ＶＣＯ出力周波数(GHz)／分周比
の計算式に基づいて基準周波数を算出する。
【００３５】
具体的な算出例を図４に示す。図４は、ＤＤＳ回路４から出力される基準周波数の例を示したテーブル図である。
図４に示すように、例えば、チャンネル番号が０、分周比が１３３の場合には基準周波数（図では「ＤＤＳ出力周波数」と記載）は１５．０３７５９MHzとなり、同じチャンネル番号０であっても分周比１３７の場合には１４．５９８５４MHzとなる。本ＰＬＬ回路においては、図２の分周比テーブルで規定しているように、同じチャンネル番号であっても、温度に応じて最適な分周比が異なるため、ＤＤＳ回路４から出力される基準周波数も異なるものである。
【００３６】
そして、ＤＤＳ回路４の制御部４２は、算出された基準周波数の値に基づいて正弦波のデータを出力し、Ｄ／Ａ変換器でアナログ信号に変換し、フィルタを介してアナログ正弦波信号を基準周波数信号としてＰＬＬＩＣ２に出力するようになっている。
これにより、ＤＤＳ回路４では、チャンネル番号や使用温度に応じて、スプリアス特性が良好となる分周比に基づいて基準周波数信号を生成できるものである。
【００３７】
［本ＰＬＬ回路のスプリアス特性：図５］
次に、本ＰＬＬ回路の０〜６００チャンネルにおけるＶＣＯ１の出力スプリアス特性について図５を用いて説明する。図５は、本ＰＬＬ回路におけるＶＣＯ１の常温時の出力スプリアス特性の模式説明図である。
図５に示すように、本ＰＬＬ回路では、チャンネル番号毎に最適な分周比をＰＬＬＩＣ２に設定し、それに応じてＤＤＳ回路４の基準周波数を変えたことにより、全チャンネル番号において図９の一般的なＰＬＬ回路のスプリアス特性に比べて良好な特性が得られていることが認められる。
尚、図５では常温時のみを示したが、低温時及び高温時も従来に比べて良好な出力スプリアス特性となっている。
【００３８】
［本ＰＬＬ回路の適用例：図６］
次に、本ＰＬＬ回路の適用例について図６を用いて説明する。図６は、本ＰＬＬ回路を適用したデジタル制御ＰＬＬ回路の構成ブロック図である。
図６に示すように、本ＰＬＬ回路を適用したデジタル制御ＰＬＬ回路は、図１のＰＬＬＩＣ２の代わりに、分周器１１と、Ａ／Ｄ変換器１２と、位相比較器１５と、デジタルフィルタ１６と、Ｄ／Ａ変換器１７とを備えたものであり、ＶＣＯ１と、ＤＤＳ回路１４と、アナログフィルタ１８は図１のＰＬＬ回路と同様のものである。
【００３９】
制御回路１３は、図１のＰＬＬ回路の制御回路３と同様に、温度センサと分周比テーブルを備えており、Ａ／Ｄ変換器１２及びＤ／Ａ変換器１７に出力のタイミングを指示する点が図１のＰＬＬ回路とは異なっている。
【００４０】
そして、デジタル制御ＰＬＬ回路の制御回路１３は、図１のＰＬＬ回路の制御回路３と同様に、入力されたチャンネル番号及び検出された温度データに基づいて、分周比テーブルから最適な分周比を読み取って、分周器１１に設定する。
それと共に、制御回路１３は、ＤＤＳ回路１４にチャンネル番号及び分周比を出力し、ＤＤＳ回路１４では、入力されたチャンネル番号及び分周比に基づいて基準周波数を算出し、正弦波データを位相比較器１５に出力する。
【００４１】
上記構成のデジタル制御ＰＬＬ回路の動作について簡単に説明する。
ＶＣＯ１の出力信号は分周器１１で制御回路１３から指定された分周比（Ｎ）で分周され、指定されたタイミングでＡ／Ｄ変換器１２においてＡ／Ｄ変換され、位相比較器１５に入力される。
位相比較器１５では、ＤＤＳ回路１４からの基準周波数とＡ／Ｄ変換器１２からの出力データの位相を比較して位相差が検出され、位相差信号がデジタルフィルタ１６でフィルタリングされて、指定されたタイミングでＤ／Ａ変換器１７においてアナログ信号に変換され、アナログフィルタ１８で帯域制限されて制御電圧がＶＣＯ１に印加される。
【００４２】
本ＰＬＬ回路を適用したデジタル制御ＰＬＬ回路においては、分周器１１及びＤＤＳ回路１４に温度及びチャンネルに応じた最適な分周比が設定されるので、ＶＣＯ１の出力を、良好なスプリアス特性とする効果がある。
【００４３】
［実施の形態の効果］
本発明の実施の形態に係るＰＬＬ回路によれば、制御回路３に温度センサ３１を設け、温度に応じて、チャンネル毎のスプリアス特性が最も良好となる分周比を記憶した分周比テーブル３２を備え、制御回路３が、外部から入力されたチャンネル番号と、温度センサ３１で検出された温度データとに基づいて、分周比テーブル３２から対応する分周比を読み取ってＰＬＬＩＣ２に設定し、分周比とチャンネル番号とをＤＤＳ回路４に設定し、ＤＤＳ回路４が、設定された分周比とチャンネル番号とに基いて基準周波数の値を算出して基準周波数信号を生成するＰＬＬ回路としているので、どのような温度やチャンネルであってもＰＬＬＩＣ２及びＤＤＳ回路４でのスプリアス特性の劣化を防ぐことができ、ＶＣＯ出力のスプリアス特性を良好にすることができる効果がある。
【００４４】
尚、本実施の形態では、制御回路３に設けられた分周比テーブルを温度に応じて備えているが、本ＰＬＬ回路が使用される環境によって温度帯域が限定される場合（例えば常温等）には、当該温度帯域に対応する分周比のみを記憶するものとしてもよい。
また、温度による特性の変動が大きい場合には温度帯域の区分を多くすることも可能である。
【産業上の利用可能性】
【００４５】
本発明は、スプリアス特性を向上させることができるＰＬＬ回路に適している。
【符号の説明】
【００４６】
１…ＶＣＯ、  ２…ＰＬＬＩＣ、  ３，１３…制御回路、  ４，１４…ＤＤＳ回路、  ５…アナログフィルタ、  １１…分周器、  １２…Ａ／Ｄ変換器、  １５…位相比較器、  １６…デジタルフィルタ、  １８…Ｄ／Ａ変換器、  １９…Ａ／Ｄ変換器、  ３１…温度センサ、  ３２…分周比テーブル、  ４１…制御部、  ４２…ＶＣＯ出力周波数テーブル、  ４３…基準周波数テーブル
【図１】
2011019208.tif 000003
【図２】
2011019208.tif 000004
【図３】
2011019208.tif 000005
【図４】
2011019208.tif 000006
【図５】
2011019208.tif 000007
【図６】
2011019208.tif 000008
【図７】
2011019208.tif 000009
【図８】
2011019208.tif 000010
【図９】
2011019208.tif 000011