(57)【要約】【課題】誤りが少ないより良い品質の再生ができるようにする。【解決手段】チャネルビット復調部１４は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、変調テーブルに対応する復調テーブルに従ってデータに変換し、制御区間決定部１５は、変換されたデータから、情報ビットが目的とする演算を行うための制御区間を決定し、特定情報処理部１６は、演算対象と異なる制御区間に挿入されている特定ビットが目的とする演算を、演算対象となる制御区間の前記データについて実行し、補正出力部１７は、チャネルビット復調部１４により変換された第１のデータと、演算の結果に基づいて補正された入力信号のRLL符号を復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する。【選択図】図１
2011091700.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換する変換手段と、
変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定する決定手段と、
演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行する演算手段と、
前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する補正出力手段と
を備えるデータ復調装置。
【請求項２】
前記情報ビットはDSVビットと、一部の前記DSVビットに代えて挿入されている前記特定ビットとしてのパリティビットである
請求項１に記載のデータ復調装置。
【請求項３】
前記決定手段は、前記制御区間としてDSV制御区間とパリティ演算区間とを決定し、
前記演算手段は、演算対象となる前記パリティ演算区間より後方の前記パリティ演算区間に挿入されている前記パリティビットが目的とするパリティ演算を、演算対象となる前記パリティ演算区間の前記データについて実行し、前記パリティビットとパリティ演算して得られた値とを照合する
請求項２に記載のデータ復調装置。
【請求項４】
前記補正出力手段は、
前記演算手段の演算の結果に基づいて前記入力信号を補正する補正手段と、
補正された前記入力信号の前記RLL符号を前記復調テーブルに従って前記第２のデータに変換する他の変換手段と、
前記変換手段により変換された前記第１のデータと、前記他の変換手段により変換された前記第２のデータのいずれか一方を選択する選択手段と
を備える請求項３に記載のデータ復調装置。
【請求項５】
前記入力信号から、一部の前記DSVビットに代えて前記パリティビットが挿入されていることを表す識別情報を検出する検出手段
をさらに備える請求項４に記載のデータ復調装置。
【請求項６】
前記DSVビットに基づいて、DSV演算を行うDSV演算手段
をさらに備える請求項４に記載のデータ復調装置。
【請求項７】
一部の前記DSVビットに代えて前記パリティビットが挿入されていることを、前記照合の結果が起きる確率から判定する判定手段をさらに備える
請求項５に記載のデータ復調装置。
【請求項８】
前記DSV制御区間のDSVを演算するDSV演算手段をさらに備え、
前記判定手段は、さらにDSV演算の結果を用いて、前記パリティビットが挿入されていることを判定する
請求項７に記載のデータ復調装置。
【請求項９】
前記決定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットの直前のデータパターンの最後のビットとその次のビットの間の区切りから前記DSV制御区間と前記パリティ演算区間を決定する
請求項８に記載のデータ復調装置。
【請求項１０】
前記選択手段により選択されたデータから、冗長ビットを除去する除去手段をさらに備える
請求項９に記載のデータ復調装置。
【請求項１１】
変換手段と、
決定手段と、
演算手段と、
補正出力手段と
を備えるデータ復調装置のデータ復調方法において、
前記変換手段は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、
前記決定手段は、変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定し、
前記演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行し、
前記補正出力手段は、前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する
データ復調方法。
【請求項１２】
コンピュータを、
変換手段と、
決定手段と、
演算手段と、
補正出力手段と
して機能させるプログラムにおいて、
前記変換手段は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、
前記決定手段は、変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定し、
前記演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行し、
前記補正出力手段は、前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する
プログラム。
【請求項１３】
入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換する変換手段と、
前記特定ビットが目的とする演算を実行する特定ビット演算手段と、
前記DSVビットに基づくDSV演算を実行するDSV演算手段と
を備えるデータ復調装置。
【請求項１４】
前記特定ビットはパリティビットである
請求項１３に記載のデータ復調装置。
【請求項１５】
一部の前記DSVビットに代えて前記パリティビットが挿入されていることを、前記DSV演算の結果を用いて判定する判定手段をさらに備える
請求項１４に記載のデータ復調装置。
【請求項１６】
変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定する決定手段と、
前記変換手段により変換された第１のデータと、前記特定ビットの演算の結果に基づいて補正された前記入力信号の符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択する選択手段と
をさらに備え、
前記特定ビット演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行する
請求項１５に記載のデータ復調装置。
【請求項１７】
変換手段と、
特定ビット演算手段と、
DSV演算手段と
を備えるデータ復調装置のデータ復調方法において、
前記変換手段は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、
前記特定ビット演算手段は、前記特定ビットが目的とする演算を実行し、
前記DSV演算手段とは、前記DSVビットに基づくDSV演算を実行する
データ復調方法。
【請求項１８】
コンピュータを、
変換手段と、
特定ビット演算手段と、
DSV演算手段と
して機能させるプログラムにおいて、
前記変換手段は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、
前記特定ビット演算手段は、前記特定ビットが目的とする演算を実行し、
前記DSV演算手段とは、前記DSVビットに基づくDSV演算を実行する
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ復調装置および方法、並びにプログラムに関し、特に記録再生特性をより安定させることができるようにしたデータ復調装置および方法、並びにプログラムに関する。
【背景技術】
【０００２】
データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送路や記録媒体に適するように、データの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。ブロック符号とは、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従って、ｎ×ｉビットからなる符号語に変換するものである。以下、符号語のビットをチャネルビットとも称する。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち、１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号（d,k;m,n;r）と表される。
【０００３】
ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、例えば、連続する"１"の間に入る"０"の最小連続個数、すなわち"０"の最小ランを示し、ｋは連続する"１"の間に入る"０"の最大連続個数、すなわち"０"の最大ランを示している。
【０００４】
ところで上述のようにして得られる符号語を、光ディスクや光磁気ディスク等に記録する場合、例えばコンパクトディスク(CD)やミニディスク(MD)（登録商標）では、可変長符号列より、"１"を反転とし、"０"を無反転とするNRZI(NonReturn to Zero Inverted)変調を行い、NRZI変調された可変長符号(以下、記録波形列と称する)に基づき、記録が行なわれている。これはマークエッジ記録と称される。これに対して、ISO規格の3.5inch・230MB容量の光磁気ディスク等では、記録変調された符号列が、NRZI変調されずにそのまま記録される。これはマークポジション記録と称される。現在のように高記録密度化された記録メディアでは、マークエッジ記録が多く用いられている。
【０００５】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、即ち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短い方が、即ち最大ランｋは小さい方が望ましい。またオーバーライト特性を考慮する場合にはＴmax/Ｔminは小さい方が望ましい。さらには、JitterやS/Nの点から検出窓幅Ｔw=m/nが大きいことが重要になるなど、メディアの条件と照らし合わせながら種々の変調方法が提案され、実用化されている。
【０００６】
ここで具体的に、光ディスク、磁気ディスク、または光磁気ディスク等において、提案されたり、あるいは実際に使用されている変調方式をあげてみる。CDやMDで用いられるEFM符号((2,10;8,17;1)とも表記される)やDVD（Digital Versatile Disc）で用いられる8-16符号((2,10;1,2;1)とも表記される)、そしてPD(120mm650MB容量)で用いられるRLL(2,7)((2,7;m,n;r)とも表記される)は、最小ランd=2のRLL符号である。また、MD−DATA
２あるいはISO規格の3.5inchMO(640MB容量)で用いられるRLL(1,7)((1,7;2,3;r)とも表記される)は、最小ランｄ＝１のRLL符号である。この他、現在開発研究されている、記録密度の高い光ディスクや光磁気ディスク等の記録再生ディスク装置においては、最小マークの大きさや、変換効率のバランスの取れた、最小ランｄ＝１のRLL符号（Run Length Limited code）がよく用いられている。
【０００７】
可変長の RLL(1,7)符号の変調テーブルは、例えば以下のようなテーブルである。
【０００８】
［表１］
RLL(1,7) : (d,k;m,n;r) = (1,7;2,3;2)
データパターン    符号パターン
ｉ＝１  11              00x
10              010
01              10x
ｉ＝２  0011            000 00x
0010            000 010
0001            100 00x
0000            100 010 
【０００９】
ここで変調テーブル内の記号ｘは、次に続くチャネルビットが"０"であるときに"１"と
され、また次に続くチャネルビットが"１"であるときに"０"とされる。最大拘束長ｒは２
である。
【００１０】
可変長RLL(1,7)のパラメータは(1,7;2,3,2)であり、記録波形列のビット間隔をＴとすると、(ｄ＋１)Ｔで表される最小反転間隔Ｔminは２(=1+1)Ｔとなる。データ列のビット間隔をＴdataとすると、この(m/n)×２で表される最小反転間隔Ｔminは1.33(=(2/3)×2)Ｔdataとなる。また(ｋ＋１)Ｔで表される最大反転間隔Ｔmaxは、Ｔmax = ８(=7+1)Ｔ(=(m/n)×８Ｔdata = (2/3)×８Ｔdata = 5.33Ｔdata) である。さらに検出窓幅Ｔwは(m/n)×Ｔdataで表され、その値は、Ｔw = 0.67(=2/3)Ｔdata となる。
【００１１】
ところで、表１のRLL(1,7)による変調を行ったチャネルビット列においては、発生頻度としてはＴminである２Ｔが一番多く、以下、３Ｔ，４Ｔ，５Ｔ，６Ｔ，...の順に多い。そして最小ラン（Ｔmin）である２Ｔが繰り返した場合、即ちエッジ情報が早い周期で多く発生することは、クロック再生には有利となる場合が多い。
【００１２】
ところが、例えば光ディスクの記録再生において、さらに記録線密度を高くしていった場合、最小ランは、エラーが発生しやすい部位となる。なぜなら、ディスク再生時において、最小ランの波形出力は、他のランよりも小さく、例えばデフォーカスやタンジェンシャル・チルト等による影響を受けやすいからである。またさらに、高記録線密度における、最小マークの連続した記録再生は、ノイズ等の外乱の影響も受けやすく、従ってデータ再生誤りを起こしやすくなる。この時のデータ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。
【００１３】
高線密度にデータを記録再生する場合の安定化のためには、最小ランの連続を制限することが効果的である。
【００１４】
一方、記録媒体へのデータの記録、あるいはデータの伝送の際には、記録媒体あるいは伝送路に適した符号化変調が行われるが、これら変調符号に低域成分が含まれていると、例えば、ディスク装置のサーボ制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って変調符号は、低域成分がなるべく抑制されている方が望ましい。
【００１５】
低域成分を抑制する方法として、DSV(Digital Sum Value)制御がある。DSVとは、チャネルビット列をNRZI化（すなわちレベル符号化）して記録符号列とし、そのビット列（データのシンボル）の"１"を「＋１」、"０"を「−１」として、符号を加算していったときのその総和を意味する。DSVは記録符号列の低域成分の目安となる。DSVの正負のゆれの絶対値を小さくすること、すなわちDSV制御を行うことは、記録符号列の直流成分を除き、低域成分を抑制することになる。
【００１６】
前記表１に示した、可変長RLL(1,7)テーブルによる変調符号は、DSV制御が行われていない。このような場合のDSV制御は、変調後の符号化列（チャネルビット列）において、所定の間隔でDSV計算を行い、所定のDSVビットを符号化列（チャネルビット列）内に挿入することで、実現される（例えば、特許文献１）。
【００１７】
チャネルビット列内に挿入するDSVビット数は、最小ランｄによって決まる。ｄ＝１の時、最小ランを守るように、符号語内の任意の位置にDSVビットを挿入する場合、必要なビット数は２(＝ｄ＋1)チャネルビットである。また最大ランを守るように、符号語内の任意の位置にDSVビットを挿入する場合に必要となるビット数は４(＝2×(ｄ＋1))チャネルビットである。これらよりも少ないチャネルビットでDSV制御を行うと、挟まれる前後のパターンによって、DSV制御できない場合が発生する。
【００１８】
(d,k;m,n) = (1,7;2,3)である RLL(1,7)符号において、前記DSVビットを、変換率と合わせて、データに換算すると、
４チャネルビット×２／３  ＝  ８／３  ＝  ２．６７データ相当（2.67 Ｔdata）
になる。
【００１９】
ところでDSVビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、DSVビットはなるべく少ないほうが良い。 
【００２０】
またさらに、挿入されるDSVビットによって、最小ランｄおよび最大ランｋは、変化しないほうが良い。（ｄ，ｋ）が変化すると、記録再生特性に影響を及ぼしてしまうからである。
【００２１】
ただし、実際のRLL符号においては、最小ランは記録再生特性への影響が大きいために、必ず守られる必要があるが、最大ランについては必ずしも守られてはいない。場合によっては最大ランを破るパターンを同期パターンに用いるフォーマットも存在する。例えば、DVD（Digital Versatile Disk）の8-16符号における最大ランは11Ｔだが、同期パターン部分において最大ランを超える14Ｔを与え、同期パターンの検出能力を上げている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平１１−１７７４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
ところで、DSV制御を行うことがフォーマットにより規定されていたとしても、システムによってはDSV制御が不要である場合がある。システムとして予め決められたフォーマットに対し、直流成分の抑圧を必要としなくなった場合は、所定間隔で挿入されたDSV制御のためのビットは冗長なビットとなる。
【００２４】
また、直流成分の抑圧が必要な場合であっても、システムとして予め決められたフォーマットに対し、直流成分の抑圧が必要以上になされている場合においても、所定間隔で挟まれたDSV制御のためのビットは冗長と考えることができる。
【００２５】
本発明は、このような状況に鑑みてなされたものであり、予め決められたフォーマットを利用しながら、記録再生特性をより安定させることができるようにするものである。
【課題を解決するための手段】
【００２６】
本発明の一側面は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換する変換手段と、変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定する決定手段と、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行する演算手段と、前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する補正出力手段とを備えるデータ復調装置である。
【００２７】
前記情報ビットはDSVビットと、一部の前記DSVビットに代えて挿入されている前記特定ビットとしてのパリティビットとすることができる。
【００２８】
前記決定手段は、前記制御区間としてDSV制御区間とパリティ演算区間とを決定し、前記演算手段は、演算対象となる前記パリティ演算区間より後方の前記パリティ演算区間に挿入されている前記パリティビットが目的とするパリティ演算を、演算対象となる前記パリティ演算区間の前記データについて実行し、前記パリティビットとパリティ演算して得られた値とを照合することができる。
【００２９】
前記補正出力手段は、前記演算手段の演算の結果に基づいて前記入力信号を補正する補正手段と、補正された前記入力信号の前記RLL符号を前記復調テーブルに従って前記第２のデータに変換する他の変換手段と、前記変換手段により変換された前記第１のデータと、前記他の変換手段により変換された前記第２のデータのいずれか一方を選択する選択手段とを備えることができる。
【００３０】
前記入力信号から、一部の前記DSVビットに代えて前記パリティビットが挿入されていることを表す識別情報を検出する検出手段をさらに備えることができる。
【００３１】
前記DSVビットに基づいて、DSV演算を行うDSV演算手段をさらに備えることができる。
【００３２】
一部の前記DSVビットに代えて前記パリティビットが挿入されていることを、前記照合の結果が起きる確率から判定する判定手段をさらに備えることができる。
【００３３】
前記DSV制御区間のDSVを演算するDSV演算手段をさらに備え、前記判定手段は、さらにDSV演算の結果を用いて、前記パリティビットが挿入されていることを判定することができる。
【００３４】
前記決定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットの直前のデータパターンの最後のビットとその次のビットの間の区切りから前記DSV制御区間と前記パリティ演算区間を決定することができる。
【００３５】
前記選択手段により選択されたデータから、冗長ビットを除去する除去手段をさらに備えることができる。
【００３６】
本発明の一側面はまた、変換手段と、決定手段と、演算手段と、補正出力手段とを備えるデータ復調装置のデータ復調方法において、前記変換手段は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、前記決定手段は、変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定し、前記演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行し、前記補正出力手段は、前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力するデータ復調方法である。
【００３７】
さらに本発明の一側面は、コンピュータを、変換手段と、決定手段と、演算手段と、補正出力手段として機能させるプログラムにおいて、前記変換手段は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、前記決定手段は、変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定し、前記演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行し、前記補正出力手段は、前記変換手段により変換された第１のデータと、前記演算の結果に基づいて補正された前記入力信号のRLL符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力するプログラムである。
【００３８】
本発明の一側面においては、変換手段は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、変調テーブルに対応する復調テーブルに従ってデータに変換し、決定手段は、変換された前記データから、情報ビットが目的とする演算を行うための制御区間を決定し、演算手段は、演算対象と異なる制御区間に挿入されている特定ビットが目的とする演算を、演算対象となる制御区間の前記データについて実行し、補正出力手段は、変換手段により変換された第１のデータと、演算の結果に基づいて補正された入力信号のRLL符号を復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する。
【００３９】
本発明の他の側面は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換する変換手段と、前記特定ビットが目的とする演算を実行する特定ビット演算手段と、前記DSVビットに基づくDSV演算を実行するDSV演算手段とを備えるデータ復調装置である。
【００４０】
前記特定ビットはパリティビットとすることができる。
【００４１】
一部の前記DSVビットに代えて前記パリティビットが挿入されていることを、前記DSV演算の結果を用いて判定する判定手段をさらに備えることができる。
【００４２】
変換された前記データから、前記情報ビットが目的とする演算を行うための制御区間を決定する決定手段と、前記変換手段により変換された第１のデータと、前記特定ビットの演算の結果に基づいて補正された前記入力信号の符号を前記復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択する選択手段とをさらに備え、前記特定ビット演算手段は、演算対象と異なる前記制御区間に挿入されている前記特定ビットが目的とする演算を、演算対象となる前記制御区間の前記データについて実行することができる。
【００４３】
また本発明の他の側面は、変換手段と、特定ビット演算手段と、DSV演算手段とを備えるデータ復調装置のデータ復調方法において、前記変換手段は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、前記特定ビット演算手段は、前記特定ビットが目的とする演算を実行し、前記DSV演算手段とは、前記DSVビットに基づくDSV演算を実行するデータ復調方法である。
【００４４】
さらに本発明の他の側面は、コンピュータを、変換手段と、特定ビット演算手段と、DSV演算手段として機能させるプログラムにおいて、前記変換手段は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、前記変調テーブルに対応する復調テーブルに従ってデータに変換し、前記特定ビット演算手段は、前記特定ビットが目的とする演算を実行し、前記DSV演算手段とは、前記DSVビットに基づくDSV演算を実行するプログラムである。
【００４５】
本発明の他の側面においては、変換手段は、入力信号に含まれる、DSVビットと、一部の前記DSVビットに代えて所定の目的の特定ビットからなる情報ビットが一定の間隔で挿入されたデータを、変調テーブルに従って変換した符号を、変調テーブルに対応する復調テーブルに従ってデータに変換し、特定ビット演算手段は、特定ビットが目的とする演算を実行し、DSV演算手段とは、DSVビットに基づくDSV演算を実行する
【発明の効果】
【００４６】
以上のように、本発明の一側面によれば、記録再生特性をより安定させることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明のデータ復調装置の一実施の形態の構成を示すブロック図である。
【図２】再生処理を説明するフローチャートである。
【図３】制御区間決定処理を説明するフローチャートである。
【図４】制御区間決定処理を説明する図である。
【図５】本発明のデータ復調装置の一実施の形態の構成を示すブロック図である。
【図６】入力信号の制御区間を説明する図である。
【図７】再生処理を説明するフローチャートである。
【図８】再生処理を説明するフローチャートである。
【図９】本発明のデータ復調装置の一実施の形態の構成を示すブロック図である。
【図１０】再生処理を説明するフローチャートである。
【図１１】再生処理を説明するフローチャートである。
【図１２】本発明のデータ復調装置の一実施の形態の構成を示すブロック図である。
【図１３】再生処理を説明するフローチャートである。
【図１４】再生処理を説明するフローチャートである。
【図１５】パーソナルコンピュータの構成を示すブロック図である。
【発明を実施するための形態】
【００４８】
以下、発明を実施するための形態（以下、実施の形態と称する）について説明する。なお、説明は以下の順序で行う。
【００４９】
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
【００５０】
＜１．第１の実施の形態＞
［復調テーブル］
【００５１】
最初に、本発明で使用される復調テーブルについて説明する。
【００５２】
表２は、表１の変調方式に較べて、さらに高記録密度に対応した1,7PP符号の変調方式の変調テーブルである。データ変調装置は変調テーブルに従ってデータパターンを符号パターンに変換する。これに対してデータ復調装置は、変調テーブルと実質的に同じテーブルを復調テーブルとして、符号パターンをデータパターンに変換する。従って表２の変調テーブルは、復調テーブルでもある。
【００５３】
［表２］
1,7PP : (d,k;m,n;r) = (1,7;2,3;4)
データパターン    符号パターン
11              *0*
10              001
01              010
0011            010 100
0010            010 000
0001            000 100
000011          000 100 100
000010          000 100 000 
000001          010 100 100
000000          010 100 000
110111          001 000 000(next010)
00001000        000 100 100 100
00000000        010 100 100 100
if xx1 then *0* = 000
xx0 then *0* = 101
=============================
Sync & Termination
#01 001 000 000 001 000 000 001  (24 channel bits)
# = 0  not terminate case
# = 1  terminate case
Termination table
00              000
0000            010 100
110111    001 000 000(next010):
When next channel bits are '010',
convert '11 01 11' to '001 000 000'.
【００５４】
表２の変調テーブルは、変換パターンとして、それがないと変換処理ができない基礎パターン（（11）から（000000）までのデータパターンよりなる変換パターン）、それがなくても変換処理は可能であるが、それを行うことによって、より効果的な変換処理が実現する置換パターン（（110111），（00001000），（00000000）のデータパターンよりなる変換パターン）、および、データ列を任意の位置で終端させるための終端パターン（（00），（0000）のデータパターンよりなる変換パターン）を有している。
【００５５】
また、表２は、最小ランｄ＝１、最大ランｋ＝７で、基礎パターンの要素に不確定符号（＊で表される符号）を含んでいる。不確定符号は、直前および直後の符号語列の如何によらず、最小ランｄと最大ランｋを守るように、"０"か"１"に決定される。すなわち表２において、変換する２データパターンが（11）であったとき、その直前の符号語列（チャネルビット列）によって、"000"または"101"の符号パターンが選択され、そのいずれかに変換される。例えば、直前の符号語列の１チャネルビットが"１"である場合、最小ランｄを守るために、データパターン（11）は、符号パターン"000"に変換され、直前の符号語列の１チャネルビットが"０"である場合、最大ランｋが守られるように、データパターン（11）は、符号パターン"101"に変換される。
【００５６】
表２の変調テーブルの基礎パターンは可変長構造を有している。すなわち、拘束長ｉ＝１における基礎パターンは、必要数の４つ（2^m = 2^2 = 4）よりも少ない３つ（*0*，001，010の３つ）で構成されている。その結果、データ列を変換する際に、拘束長ｉ＝１だけでは変換できないデータ列が存在することになる。結局、表２において、全てのデータ列を変換するには（変調テーブルとして成り立つためには）、拘束長ｉ＝３までの基礎パターンを参照する必要がある。
【００５７】
また、表２の変調テーブルは、最小ランｄの連続を制限する置換パターンを持っているため、データパターンが（110111）である場合、さらに後ろに続く符号語列が参照され、それが"010"であるとき、この６データパターン符号パターン"001 000 000"に置き換えられる。また、このデータパターンは、後ろに続く符号語列が"010"以外である場合、２データ単位（（11），（01），（11））で符号パターンに変換されるので、符号語"*0* 010 *0*"に変換される。これによって、データを変換した符号語列は、最小ランの連続が制限され、最大でも６回までの最小ラン繰り返しとなる。
【００５８】
そして表２の変調テーブルは、最大拘束長ｒ＝４である。拘束長ｉ＝４の変換パターンは、最大ランｋ＝７を実現するための、置換パターン（最大ラン保証パターン）で構成されている。すなわち、データパターン（00001000）は、符号パターン"000 100 100 100"に変換され、データパターン（00000000）は、符号パターン"010 100 100 100"に変換されるように構成されている。そしてこの場合においても、最小ランｄ＝１は守られている。
【００５９】
さらに表２は、同期パターンを挟むために、データ列の任意の位置において終端させる場合、データ列が（00）または（0000）で終端位置となる際には、終端パターンが用いられる。挿入される同期パターンは、先頭の１符号語が終端パターン使用識別ビットとなっており、終端パターンが用いられた時は、直後の同期パターン列の先頭符号語が"１"となる。また終端パターンが用いられなかった時は、"０"となる。なお、表２における同期パターンは、上述の終端パターン使用識別ビットと、同期パターン検出のために、最大ランｋ＝７を超えるｋ＝８の符号パターンを２回繰り返し、合計24符号語で構成してある。
【００６０】
ところで表２の変換パターンは、データパターンの要素としての「１」の個数を２で割った時の余りと、変換される符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。つまり、表２は、対応するいずれの要素も「１」の個数が奇数または偶数となるような変換規則を持っている。すなわち表２は、変換前のデータと変換後の符号との関係において、偶奇性保存パターンを有する。例えば、変換パターンのうちのデータパターン（000001）は、"010 100 100"の符号パターンに対応しているが、それぞれの要素としての「１」の個数は、データパターンでは１個、対応する符号パターンでは３個であり、どちらも２で割ったときの余りが１（奇数）で一致している。同様にして、変換パターンのうちのデータパターン（000000）は、"010 100 000"の符号パターンに対応しているが、それぞれ「１」の個数は、データパターンでは０個、対応する符号パターンでは２個であり、どちらも２で割ったときの余りが０（偶数）で一致している。
【００６１】
次に、DSV制御を行う方法について述べる。表１のRLL(1,7)符号のような、変調テーブルにDSV制御が行われていない場合における従来のDSV制御は、例えば、データ列を変調した後、変調後のチャネルビット列に、所定の間隔で、DSVビットを少なくとも（ｄ＋１）ビットだけ付加することで行われた。表２のような変調テーブルにおいても、従来と同様にDSV制御を行うことができるが、表２における、データパターンと符号パターンの関係を生かして、さらに効率良くDSV制御を行うことができる。即ち、変調テーブルは、データパターンの要素としての「１」の個数と符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。この時、前記のようにチャネルビット列内に、「反転」を表す"１"、あるいは「非反転」を表す"０"のDSVビットを挿入することは、データビット列内に、「反転」するならば（１）の、「非反転」ならば（０）の、それぞれDSVビットを挿入することと等価となる。
【００６２】
例えば表２において、データ変換する３ビットが（001）と続いたときに、その後ろにおいてDSVビットを挾むものとすると、データは、（001x）（xは１ビットで、「０」又は「１」）となる。ここでｘに「０」を与えれば、表２の変調テーブルで、
データパターン    符号パターン
0010              010 000
の変換が行われ、また、「１」を与えれば、
データパターン    符号パターン
0011              010 100
の変換が行われる。符号語列をNRZI化して、レベル符号列を生成すると、これらは
データパターン  符号パターン  レベル符号列
0010            010 000      011111
0011            010 100      011000
となり、レベル符号列の最後の３ビットが相互に反転している。このことは、DSVビットｘの（１）と（０）を選択することによって、データ列内においても、DSV制御が行えることを意味する。 
【００６３】
DSV制御による冗長度を考えると、データ列内の１ビットでDSV制御を行うということは、チャネルビット列で表現すれば、表２の変換率(m:n=2:3)より、1.5チャネルビットでDSV制御を行っていることに相当する。一方、表１のようなRLL(1,7)テーブルにおいてDSV制御を行うためには、チャネルビット列においてDSV制御を行う必要がある。この時最小ランを守るためには、少なくとも２チャネルビットが必要であり、表２のDSV制御と比較すると、冗長度がより大きくなってしまう。換言すれば、表２のテーブル構造を持つ時、データ列内でDSV制御を行うことで、効率よくDSV制御を行うことができる。
【００６４】
以上に説明した(d,k)=(1,7)の最小ランと最大ランを持った、高記録密度に対応した表２のような可変長テーブルは、例えば高密度光ディスクシステムである、Blu-ray Disc ReWritable ver1.0 （登録商標）におけるフォーマットとして採用されている。
【００６５】
そして今後において、さらなる高記録密度に対して、具体的に例えば高密度光ディスクに対するさらなる高密度規格に対して、データとチャネルビットの変換方式においても、さらに安定したシステムが要求されている。
【００６６】
その際、既に商品化されている例えば Blu-ray Disc ReWritable ver1.0 に採用されている可変長テーブルを用いた上で、さらに安定したシステムを実現すれば、従来の設計技術を流用することができるので、ハードウエア設計時の設計リスクを低減することができる。
【００６７】
上述したように表２の変調テーブルは、符号をデータに変換するのに用いられる場合、復調テーブルとなる。本発明においては、この復調テーブルが用いられる。
【００６８】
［データ復調装置の構成］
【００６９】
図１は、本発明のデータ復調装置の一実施形態の構成を示すブロック図である。
【００７０】
このデータ復調装置１１は、信号整形部１１、レベル符号生成部１２、同期信号検出部１３、チャネルビット復調部１４、制御区間決定部１５、特定情報処理部１６、補正出力部１７、および除去部１８により構成されている。
【００７１】
信号整形部１１は、図示せぬ所定の伝送路より伝送されてきた信号、すなわち所定の記録媒体より再生されてきたり、インターネット、LAN（local area network）などのネットワークを介して伝送されてきた信号を入力し、この入力信号の整形処理を行う。この整形処理は、例えばアナログイコライザや、A/D変換を通してのFIR（Finite Impulse Response）フィルタ等による処理とすることができる。これにより、アナログ信号が波形整形される。
【００７２】
レベル符号生成部１２は、アナログレベルあるいはA/D変換された複数ステップのディジタルレベルの信号を、例えば”０”と”１”に２値化し、レベル符号であるチャネルビット列を出力する。例えば、信号を所定のしきい値と比較する２値変換や、ビタビアルゴリズム等の手法による最尤検出による２値変換が行われる。
【００７３】
同期信号検出部１３は、レベル符号生成部１２が出力するチャネルビット列の所定の位置に、所定の間隔で挿入されている同期信号（すなわち、表２の２４ビットの同期パターン）を検出する。チャネルビット復調部１４、制御区間決定部１５、および補正出力部１７は、この同期信号に基づき、それぞれの処理の同期を取る。
【００７４】
この実施の形態の場合、入力信号である記録媒体に記録された記録符号列は、データ列に特定情報を挿入することで生成されている。具体的には、４５個のデータ毎に１個の情報ビットを挿入することでデータ列が生成されている。情報ビットは所定の演算のためのビットであり、通常、DSV演算のためのDSVビットとされているが、必要に応じてその一部が特定情報としての特定ビットに置き換えられる。特定ビットをどのようなビットにするかは任意であるが、例えば誤り検出の演算のためのビットとすることができる。
【００７５】
特定ビットが挿入された場合、そのことを表す識別情報を同期信号ブロック内に配置することができる。この場合、例えば、同期信号ブロックが、２４ビットの同期パターンに６ビットの付加ビットを加えた３０ビットで構成される。そして６ビットの付加ビットのパターンによって、チャネルビット列が特定ビットを含んでいることを表す識別情報とされる。同期信号検出部１３は、この識別情報も検出する。同期信号検出部１３は、入力信号から、一部のDSVビットに代えてパリティビットが挿入されていることを表す識別情報を検出する検出手段を構成する。
【００７６】
このような付加情報によって、例えば次のような、より複雑な順序としたDSVビットとパリティビットの構成が実現できる。
DSVビット−パリティビット−パリティビット−DSVビット−パリティビット
−パリティビット−DSVビット・・・
この場合、エンコーダ（データ変調装置）とデコーダ（データ復調装置）側で予めルールが決められる。
【００７７】
さらに、この付加情報として、制御区切りの手法について特定のパターンを与えることができる。例えば上述したように、データに挿入された情報ビットを基準として、情報ビットから一定のビット数だけ前のビットの直後に制御区切りＢを設定することができる。この場合、固定にした区切り以降のチャネルビットにもとづく情報を、付加情報とすることができる。これにより、より確実に記録再生処理が行うことができる。
【００７８】
チャネルビット復調部１４は、可変長構造を有する表２の復調テーブルに従って、チャネルビット列を復調し、データ列を出力する。尚この際、必要に応じてレベル符号を逆NRZI化することで、エッジ符号が生成される。チャネルビット復調部１４は、入力信号に含まれる、特定ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号を、変調テーブルに対応する復調テーブルに従ってデータに変換する変換手段を構成する。
【００７９】
制御区間決定部１５は、所定フォーマットに従って、データ変換の区切りを検出し、その区切りに基づいて制御区間を決定する。表２は、可変長構造を持ったテーブルであるので、制御区間は可変長となっている。制御区間決定部１５は、変換されたデータから、情報ビットが目的とする演算を行うための制御区間を決定する決定手段を構成する。
【００８０】
特定情報処理部１６は、制御区間決定部１５により検出された制御区間に基づいて、チャネルビット復調部１４から供給されるデータ列の所定の位置に挿入されている特定ビットを取り出す。そして、特定情報処理部１６は、制御区間について、レベル符号生成部１２から供給されるレベル符号を用いて、特定ビットに対応する特定の演算を行う。さらに特定情報処理部１６は、制御区間のレベル符号を用いた特定演算を行った結果と、あらかじめ埋め込まれた特定ビットとの比較を行う。例えば特定ビットがパリティビットである場合、制御区間のレベル符号を用いたパリティ演算の結果と、パリティビットが照合される。特定情報処理部１６は、演算対象と異なる制御区間に挿入されている特定ビットが目的とする演算を、演算対象となる制御区間の前記データについて実行する演算手段を構成する。
【００８１】
補正出力部１７は、特定の演算結果と特定ビットとの照合の結果、その制御区間内で補正処理が必要であると判定された場合に、所定の補正処理を行う。所定の補正処理とは、例えば、専用に考慮された特性を持つFIRフィルタによる補正処理、あるいは最尤検出の条件を変更する、あるいはディジタルPLL（Phase Locked Loop）の条件を変更する、といった処理である。一方、補正処理が必要では無いと判定された場合、別の所定の処理が行なわれる。別の所定の処理とは、例えば、処理を行わない、あるいは上記処理と別の処理を行う、といった処理である。補正出力部１７は、変換手段により変換された第１のデータと、演算の結果に基づいて補正された入力信号のRLL符号を復調テーブルに従って変換して得られた第２のデータのいずれか一方を選択して出力する補正出力手段を構成する。
【００８２】
除去部１８は、所定の間隔で挿入されている冗長ビットを取り除く。冗長ビットは、例えば、同期パターンブロック、そしてDSV制御ビット、特定ビットなどである。
【００８３】
なお、図示はしないが、タイミング信号を生成し、各部に供給してタイミングを管理するタイミング管理部が設けられている。
【００８４】
［再生処理］
【００８５】
次に、図１のデータ復調装置１の再生処理について説明する。
【００８６】
図２は、再生処理を説明するフローチャートである。
【００８７】
ステップＳ１において信号整形部１１は、入力された信号を整形する。これにより次のレベル符号生成部１２による２値化処理を確実に行うことが可能となる。
【００８８】
ステップＳ２においてレベル符号生成部１２は、整形された信号をレベル符号に変換する。これにより信号が２値化される。
【００８９】
ステップＳ３において同期信号検出部１３は、レベル符号、すなわちチャネルビット列から同期信号を検出する。具体体には、表２の２４チャネルビットの同期パターン（#01 001 000 000 001 000 000 001）が検出される。この同期パターンは一定の周期で挿入されている。そこで後段のチャネルビット復調部１４、制御区間決定部１５、および補正出力部１７は、この同期パターンの位置を基準にしてそれぞれの処理を実行する。また、同期信号検出部１３は、同期信号ブロック内の識別情報を検出する。３０ビットの同期信号ブロックのうちの、２４ビットの同期パターン以外の６ビットのパターンにより表される識別情報は、データ列が特定ビットを含んでいることを識別する信号である。従ってこの識別情報からデータ列が特定ビットを含んでいるか否かを判定することができる。
【００９０】
ステップＳ４においてチャネルビット復調部１４は、ステップＳ２でレベル符号生成部１２により生成されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。
【００９１】
ステップＳ５において同期信号検出部１３は、検出された識別情報に基づいて、特定情報が含まれているかを判定する。識別情報がデータ列に特定情報としての特定ビットが含まれていることを表している場合、ステップＳ６において制御区間決定部１５は、制御区間決定処理を実行する。その処理の詳細は、図３と図４を参照して後述するが、この処理によりデータ列の制御区間が決定される。
【００９２】
ステップＳ７において特定情報処理部１６は、特定ビットを取り出し、特定の演算を実行する。特定ビットがパリティビットである場合、パリティビットが取り出され、それに対応する演算として、ステップＳ６の制御区間決定部１５により決定された、演算対象とされる制御区間のパリティ演算が実行される。
【００９３】
ステップＳ８において特定情報処理部１６は、照合を行う。すなわち、ステップＳ７で取り出された特定ビットと、ステップＳ７で行われた特定演算の結果とが照合される。復調データに誤りがない場合、特定ビットと特定演算結果とは一致し、復調データに誤りがある場合、特定ビットと特定演算結果とは一致しない。
【００９４】
ステップＳ９において補正出力部１７は、補正選択処理を行う。すなわち、補正出力部１７は、信号整形部１１により整形された信号に対して、等化処理などの補正処理を施し、レベル符号あるいはチャネルビットの形式の信号を生成する。補正出力部１７は、さらにこの信号を表２の復調テーブルに従ってデータ列に変換する。補正出力部１７は、自ら変換したデータ列と、チャネルビット復調部１４により復調されたデータ列の一方を、同期信号検出部１３により検出された識別情報に基づいて選択する。
【００９５】
識別情報が特定ビットの挿入を表している場合、照合結果が一致していないとき、補正出力部１７が自ら復調したデータが選択される。これに対して、識別情報が特定ビットが挿入されていないことを表しているとき、並びに、識別情報が特定ビットの挿入を表していても、照合結果が一致しているとき、チャネルビット復調部１４により復調されたデータ列が選択される。このように、誤りがある場合には、補正信号から復調されたデータ列が選択されるので、誤りが少ないデータを出力することができる。
【００９６】
ステップＳ１０において除去部１８は、冗長ビットを除去する。この実施の形態の場合、冗長ビットとしてのDSVビットと特定ビット、さらに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【００９７】
ステップＳ５において特定情報が含まれていないと判定された場合、照合処理はできないので、ステップＳ６乃至ステップＳ８の処理はスキップされる。この場合、ステップＳ９で補正選択処理が実行される。補正出力部１７は、この補正選択処理では、ステップＳ４でチャネルビット復調部１４により復調されたデータ列を選択する。さらにステップＳ１０において除去部１８によりその冗長ビットが除去され、再生データ列として出力される。
【００９８】
［制御区間決定処理］
【００９９】
次に、図２のステップＳ６の制御区間決定処理の詳細について、図３と図４を参照して説明する。
【０１００】
図３は、制御区間決定処理を説明するフローチャートである。
【０１０１】
ステップＳ３１において制御区間決定部１５は、情報ビット挿入位置Ｐを取得する。この実施の形態の場合、４５個のデータ毎に１個の情報ビットが挿入されているので、チャネルビット復調部１４により復調されたデータのビット数をカウントすることでこの位置Ｐを取得することができる。
【０１０２】
ステップＳ３２において制御区間決定部１５は、情報ビット挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑを取得する。なお、挿入位置Ｐの直前のデータパターンは、情報ビットを含まないデータパターンとされる。
【０１０３】
ステップＳ３３において制御区間決定部１５は、データの制御区切りＢを、位置Ｑのビットと次のビットの間に決定する。すなわち、データに挿入された情報ビットを基準として、情報ビットの直前のデータパターンの最後のビットとその次のビットの間が制御区切りＢであると判定される。
【０１０４】
ステップＳ３４において制御区間決定部１５は、連続する任意の数の制御区切りＢの間の区間を制御区間として決定する。
【０１０５】
制御区間決定処理の具体例についてさらに説明する。
【０１０６】
図４は制御区間決定処理を説明する図である。４５個のデータ毎に１個の情報ビットを挿入する動作が繰り返されてデータ列が生成されている。すなわち、データ列を４５個のデータ（４５ビット）を単位として区分し、４５個のデータ（それぞれを第１ビット乃至第４５ビットとする）の直後に１個の情報ビットを挿入する処理が繰り返されている。従って情報ビット挿入後のデータは、図４に示されるように、４５個のデータの次の４６個目の位置Ｐに情報ビットが挿入された、単位境界Ｔを区切りとする４６ビット単位のデータ列である。
【０１０７】
表２に示されるように、データパターンのビット数は、２，４，６，８のいずれかである。図４Ａに示される例の場合、第４１ビット乃至第４６ビットの６ビット（000011）が、データパターンを構成している。しかし、このパターンは、第４６ビットの情報ビットを含んでいるので、挿入位置Ｐの直前のデータパターンから除外される。データパターン（000011）より前の第３７ビット乃至第４０ビットの４ビットのデータパターン（0001）が、挿入位置Ｐの直前のデータパターンとなる。従って、挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑは、第４０ビットの位置となる。
【０１０８】
図４Ａの例の場合、位置Ｑの第４０ビットと次のビットである第４１ビットの間が、データの制御区切りＢであると決定される。
【０１０９】
これに対して、図４Ｂに示される例の場合、第４５ビットと第４６ビットのデータ（00）は、次の単位の第１ビットと第２ビットのデータ（01）とともにデータパターン（0001）を構成する。従って、データパターン（0001）は位置Ｐの直前のデータパターンではない。それより前の第４１ビット乃至第４４ビットの４ビット（0011）が、挿入位置Ｐの直前のデータパターンである。従って、挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑは、データパターン（0011）の最後のビットである第４４ビットの位置となる。
【０１１０】
図４Ｂの例の場合、位置Ｑの第４４ビットと次のビットである第４５ビットの間が、データの制御区切りＢであると決定される。
【０１１１】
この制御区間が、上述したパリティ演算区間またはDSV制御区間である。パリティ演算区間とDSV制御区間のいずれであるかは、最初からDSV制御区間とパリティ演算区間が交互に発生するなど、予め所定の規則で決められている。従って制御区間決定部１５はその規則に基づき、いずれの制御区間であるのかを決定することができる。
【０１１２】
DSVビットはDSV制御区間においては、１ビットだけが含まれる。これにより良好にDSV制御を行うことができる。
【０１１３】
尚、DSV制御区間を固定の値とすることもできる。この場合、例えば情報ビットの位置から１０データ前が、各区間の制御区切りＢとして指定される。すなわち、データに挿入された情報ビットを基準として、情報ビットから一定のビット数だけ前のビットの直後に制御区切りＢが設定される。可変長変換なので、変換後のずれが発生するが、固定にした区切り以降のチャネルビットにもとづく情報を、次の区間に含ませるようにしてDSV制御することができる。
【０１１４】
また、例えば９１個のデータ毎に１個の情報ビットを挿入することもできる。挿入間隔は任意である。
【０１１５】
＜第２の実施の形態＞
［データ復調装置の構成］
【０１１６】
図５は、本発明にかかるデータ復調装置１の第２の実施の形態の構成を示すブロック図である。この実施の形態においては、特定ビットがパリティビットとされている。
【０１１７】
図５のデータ復調装置１においては、図１のデータ復調装置１の特定情報処理部１６がパリティ情報処理部４１に置き換えられている。また、補正出力部１７は、補正部５１、同期信号検出部５２、チャネルビット復調部５３、および選択部５４で構成されている。その他の構成は、図１の実施の形態と同様である。
【０１１８】
パリティ情報処理部４１は、レベル符号生成部１２からのレベル符号列（すなわちチャリティビット列）に基づいてパリティ演算を行う。この際のパリティ演算区間は、制御区間決定部１５から供給されている。パリティ演算は、例えば、演算対象とされているパリティ演算区間のレベル符号から、”１”の個数をカウントし、その結果が偶数であるか奇数であるかを算出する演算である。パリティ情報処理部４１は、演算結果と、チャネルビット復調部１４から得られた復調後データ列に情報ビットとして埋め込まれていたパリティビットとを照合する。パリティ情報処理部４１は、演算対象と異なる制御区間に挿入されている特定ビットが目的とする演算を、演算対象となる制御区間の前記データについて実行する演算手段を構成する。情報ビットであるパリティビットが目的とする演算は、パリティの演算である。
【０１１９】
補正部５１は、パリティ情報処理部４１からの出力が補正処理を必要とする結果であった場合、信号整形部１１からの信号に対して、例えば等化処理などの補正処理を行った後、レベル符号生成部１２と同様に、レベル符号あるいはチャネルビットの形式で信号を出力する。補正部５１は、演算手段の演算の結果に基づいて入力信号を補正する補正手段を構成する。
【０１２０】
同期信号検出部５２は、補正部５１により補正処理が行われた信号から同期信号を検出し、同期信号の位置など、復調に必要な情報をチャネルビット復調部５３に出力する。チャネルビット復調部５３は、補正部５１により補正処理が行われたレベル符号あるいはチャネルビットを、表２の復調テーブルに従って復調し、データ列を出力する。尚この際、必要に応じてレベル符号を逆NRZI化することで、エッジ符号が生成される。チャネルビット復調部５３は、補正された入力信号のRLL符号を復調テーブルに従って第２のデータに変換する他の変換手段を構成する。
【０１２１】
選択部５４には同期信号検出部１３により検出された識別情報に関する情報が供給されている。選択部５４は、チャネルビット復調部１４より出力されたデータビット列と、チャネルビット復調部５３より出力されたデータビット列の一方を、識別情報に関する情報と、パリティ情報処理部４１が出力する演算結果に基づいて選択し、除去部１８に出力する。
【０１２２】
すなわち、識別情報がパリティビットが挿入されていることを表している場合、パリティビットの照合の結果、誤りがないと判定されたとき、チャネルビット復調部１４より出力されたデータビット列が選択される。これに対して、誤りがあると判定されたとき、チャネルビット復調部５３より出力されたデータビット列が選択される。識別情報がパリティビットが挿入されていないことを表しているとき、選択部５４は、チャネルビット復調部１４より出力されたデータビット列を選択する。選択部５４は、変換手段により変換された第１のデータと、他の変換手段により変換された第２のデータのいずれか一方を選択する選択手段を構成する。
【０１２３】
その他の構成は、図１における場合と同様である。
【０１２４】
［入力信号］
【０１２５】
図６は、入力信号の制御区間を説明する図である。図６は、データ復調装置１に供給される入力信号が、図示せぬデータ変調装置で生成される場合の信号の変化を表している。
【０１２６】
図６では、伝送されるべきデータ列に情報ビットが一定間隔で挿入されている。この情報ビットは、本来DSVビットであるが、そのうち一部がパリティビットに置き換えられ、残りがDSVビットのままとされている。
【０１２７】
データ列Ｘ１は、変調前のデータ列を表している。このデータ列Ｘ２１には、ユーザデータの他、ECC（Error-Correcting Code）等の情報データが含まれている。このデータ列Ｘ２１の所定間隔（具体的には、４５ビット毎）の位置に情報ビットが挿入され、DSVビット付きデータ列Ｘ２２が生成される。ただし、情報ビットは、本来DSVビットであるが、そのうち一部がパリティビットＰに置き換えられ、残りがDSVビットＤのままとされている。この例の場合、最初の情報ビットはDSVビットＤとされ、以後は、パリティビットＰとDSVビットが交互に配置されている。
【０１２８】
データ列Ｘ２１の先頭の区間は、同期信号（SYNC)を挿入することを前提として、予め他の区間より短い長さとされている。データ列Ｘ２２中のDSV制御区間(DATA1, DATA2, および DATA3)の長さを、それぞれaデータ、bデータ、およびbデータとする。変換率m:n = 2:3の変調テーブルを用いた変調により生成されるチャネルビット列Ｘ２３の各DSV制御区間(DATA1, DATA2, およびDATA3)の長さ（cbit）は、( a×３/２ ) = ( 1.5a )あるいは、( b×３/２) = ( 1.5b )となる。
【０１２９】
同期信号をチャネルビット列Ｘ２３に挿入することでシンク付きチャネルビット列Ｘ２４が生成される。シンク付きチャネルビット列Ｘ２４の所定の位置（図６の例の場合、DATA１の前の先頭位置）には、チャネルビット形式で同期信号ブロック（SYNC）が挿入されている。同期信号のチャネルビット数をc(cbit) とするとき、a,b,c の間には、次の式（１）の関係が成り立つ。
【０１３０】
1.5a + c = 1.5b                    （１）
これにより、同期信号を含んだフォーマットにおいても、等しい間隔でDSV制御が行われることとなる。
【０１３１】
１ビットのデータであるDSVビットは、チャネルビット内では、1.5チャネルビットに相当する。即ち、データ列内に１ビット挿入されたDSVビットは、チャネルビットでは、以下のように変換率分だけ増加する。
【０１３２】
１ビット  ×  ｎ／ｍ  ＝  １×３／２  ＝  1.5チャネルビット    （２）
【０１３３】
制御区切りＢは、情報ビット（図６の場合、DSVビットＤとパリティビットＰ）を挿入する単位の境界である単位境界Ｔに近いが、それとは異なる位置とされている。
【０１３４】
図６の例の場合、連続する制御区切りＢが１個置きに選択され、選択された区切りの間の区間がDSV制御区間とされる。また、同様に他の制御区切りＢが１個置きに選択され、選択された区切りの間の区間がパリティ演算区間とされる。
【０１３５】
すなわち、図６の例の場合、制御区切りＢ２１と次の制御区切りＢ２２を置いてさらに次の制御区切りＢ２３の間の区間がDSV制御区間Ｗ２２とされ、制御区切りＢ２３と次の制御区切りＢ２４を置いてさらに次の制御区切りＢ２５（図示せず）の間の区間が次のDSV制御区間Ｗ２３とされる。このDSV制御区間Ｗが制御区間決定部１５からパリティ情報処理部４１に供給される。
【０１３６】
また、制御区切りＢ２０（図示せず）と次の制御区切りＢ２１を置いてさらに次の制御区切りＢ２２の間の区間がパリティ演算区間Ｗ３１とされ、制御区切りＢ２２と次の制御区切りＢ２３を置いてさらに次の制御区切りＢ２４の間の区間が次のパリティ演算区間Ｗ３２とされる。このパリティ演算区間Ｗが制御区間決定部１５からパリティ情報処理部４１に供給される。
【０１３７】
DSVビットは、演算対象とされるDSV制御区間内に配置される。例えばDSV制御区間Ｗ２２を対象としてDSV演算された結果得られたDSVは、DSVビットＤ２１として、DSV制御区間Ｗ２２内に配置され、DSV制御区間Ｗ２３を対象としてDSV演算された結果得られたDSVは、DSVビットＤ２２として、DSV制御区間Ｗ２３内に配置される。
【０１３８】
これに対してパリティビットは、演算対象とされるパリティ演算区間外に配置される。例えばパリティ演算区間Ｗ３１を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ２１として、パリティ演算区間Ｗ３１の外側であって、それより後のパリティ演算区間Ｗ３２内に配置され、パリティ演算区間Ｗ３２を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ２２として、パリティ演算区間Ｗ３２の外側であって、それより後のパリティ演算区間Ｗ３３内に配置される。
【０１３９】
図６の例においては、DSV制御区間とパリティ演算区間が重ならないように設定されている。
【０１４０】
シンク付きチャネルビット列Ｘ２４が必要に応じてさらにNRZI化されて記録符号列Ｘ２５が生成され、それが記録媒体に記録される。NRZI化が行われない場合には、シンク付きチャネルビット列Ｘ２４から記録符号列Ｘ２５が生成される。その記録媒体から再生された信号が、データ復調装置１の入力信号となる。あるいは、伝送路を介して伝送されてきた信号が、データ復調装置１の入力信号となる。
【０１４１】
図５のデータ復調装置１のレベル符号生成部１２により、入力信号としての記録符号列Ｘ２５からシンク付きチャネルビット列Ｘ２４が生成される。同期信号検出部１３と同期信号検出部５２により、シンク付きチャネルビット列Ｘ２４から同期信号が検出される。チャネルビット復調部１４とチャネルビット復調部５３により、表２の復調テーブルに従って、シンク付きチャネルビット列Ｘ２４からDSVビット付きデータ列Ｘ２２が生成される。ただし、このときDSVビット付きデータ列Ｘ２２には同期信号が挿入されたままの状態である。そして除去部１８により、DSVビット付きデータ列Ｘ２２から同期信号、DSVビットＤ、パリティビットＰなどの冗長ビットが除去され、データ列Ｘ２１が生成される。これが再生データ列となる。
【０１４２】
［再生処理］
【０１４３】
次に図７と図８を参照して、図５のデータ再生装置１の再生処理について説明する。
【０１４４】
図７と図８は、再生処理を説明するフローチャートである。
【０１４５】
ステップＳ８１において信号整形部１１は、入力された信号を整形する。これにより次のレベル符号生成部１２と補正部５１による２値化処理を確実に行うことが可能となる。
【０１４６】
ステップＳ８２においてレベル符号生成部１２は、整形された信号をレベル符号に変換する。これにより信号が２値化される。
【０１４７】
ステップＳ８３において同期信号検出部１３は、レベル符号、すなわちチャネルビット列から同期信号を検出する。具体体には、表２の２４チャネルビットの同期パターン（#01 001 000 000 001 000 000 001）が検出される。この同期パターンは一定の周期で挿入されている。そこで後段のチャネルビット復調部１４、制御区間決定部１５、および選択部５４は、この同期パターンの位置を基準にしてそれぞれの処理を実行する。また、同期信号検出部１３は、同期信号ブロック内の付加ビットに含まれる識別情報を検出する。この識別情報からデータ列が特定ビットとしてパリティビットを含んでいるか否かを判定することができる。
【０１４８】
ステップＳ８４においてチャネルビット復調部１４は、ステップＳ８２でレベル符号生成部１２により生成されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。例えば図６のシンク付きチャネルビット列Ｘ２４がDSVビット付きデータ列Ｘ２２に変換される。
【０１４９】
ステップＳ８５において同期信号検出部１３は、検出された識別情報に基づいて、特定ビットとしてのパリティビットが含まれているかを判定する。識別情報がデータ列に特定ビットとしてのパリティビットが含まれていることを表している場合、ステップＳ８６において制御区間決定部１５は、制御区間決定処理を実行する。これにより、図３と図４を参照して説明したように、パリティ演算区間が決定される。
【０１５０】
ステップＳ８７においてパリティ情報処理部４１は、パリティビットを取り出し、パリティ演算を実行する。この実施の形態の場合、特定ビットとしてパリティビットがデータ列中に挿入されている。従ってこのパリティビットが取り出される。また、パリティビットに対応する演算であるパリティ演算が、ステップＳ８６の制御区間決定処理により決定された、演算対象とされるパリティ演算区間について実行される。
【０１５１】
ステップＳ８８においてパリティ情報処理部４１は、照合を行う。具体的には、ステップＳ８７で取り出されたパリティビットと、ステップＳ８７で行われたパリティ演算の結果とが照合される。ただし、上述したように、パリティ演算の結果と比較されるパリティビットは、演算対象とされたパリティ演算区間より後のパリティ演算区間内に配置されている。復調データに誤りがない場合、パリティビットとパリティ演算結果とは一致し、復調データに誤りがある場合、パリティビットとパリティ演算結果とは一致しない。
【０１５２】
ステップＳ８９において補正部５１は、パリティ情報処理部４１の照合結果に基づいて、補正が必要であるかを判定する。パリティビットとパリティ演算結果とが一致しない場合、データ中に誤りがあるので、補正が必要であると判断される。この場合、ステップＳ９０において補正部５１は、補正処理を行う。すなわち、信号整形部１１により整形された信号に対して、等化処理などの補正処理が行われる。そして、その信号からレベル符号生成部１２と同様の処理が行われ、チャネルビット列が生成される。
【０１５３】
ステップＳ９１において同期信号検出部５２は、同期信号を検出する。すなわち、補正部５１により補正された信号から、同期信号が検出される。
【０１５４】
ステップＳ９２においてチャネルビット復調部５３は、同期信号検出部５２により検出された同期信号の位置を基準にして、ステップＳ９０で補正部５１により補正されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。
【０１５５】
ステップＳ９３において選択部５４は、選択処理を行う。すなわち、選択部５４は、チャネルビット復調部５３により復調されたデータ列と、チャネルビット復調部１４により復調されたデータ列の一方を選択する。いまの場合、ステップＳ８８の照合結果が一致しておらず、補正が必要と判断されているので、チャネルビット復調部５３により復調されたデータが選択される。このように、誤りがある場合には、補正信号から復調されたデータ列が選択されるので、誤りが少ないデータが選択、出力される。
【０１５６】
ステップＳ９４において除去部１８は、冗長ビットを除去する。この実施の形態の場合、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０１５７】
パリティビットとパリティ演算結果との照合結果が一致している場合、ステップＳ８９において補正は必要ではないと判定される。この場合、データ中に誤りがないので補正処理は不要である。そこで、ステップＳ９０乃至ステップＳ９２の処理はスキップされ、ステップＳ９３において選択部５４は選択処理を実行する。このときチャネルビット復調部１４が出力するデータ列が選択される。さらにステップＳ９４において冗長ビットを除去する処理が実行される。すなわち、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０１５８】
ステップＳ８５において特定ビットとしてのパリティビットが含まれていないと判定された場合、照合処理や補正処理は不要なので、ステップＳ８６乃至ステップＳ９２の処理はスキップされる。すなわちこの場合、ステップＳ９３において選択部５４は選択処理を実行する。このときチャネルビット復調部１４が出力するデータ列が選択される。さらにステップＳ９４において冗長ビットを除去する処理が実行される。すなわち、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０１５９】
このように、所定間隔で挿入されたDSVビットの一部を、パリティビットに置き換えるように記録された記録媒体を再生するシステムは、DSVビットに代えてパリティビットが埋め込まれていることを、識別情報を読み込むことで認識することができる。そして、記録再生特性をより安定させることができる。特に、そのパリティビットを利用することで、誤りが少ないより良い品質の再生が可能となる。
【０１６０】
＜第３の実施の形態＞
［データ復調装置の構成］
【０１６１】
図９は、本発明にかかるデータ復調装置１の第３の実施の形態の構成を示すブロック図である。この実施の形態においては、特定ビットがパリティビットとされている。
【０１６２】
図９のデータ復調装置１においては、図５のデータ復調装置１の補正出力部１７は、補正部５１、同期信号検出部５２、チャネルビット復調部５３、および選択部５４以外に、パリティビット有無判定部７１が設けられている。その他の構成は、図５の実施の形態と同様である。
【０１６３】
パリティビット有無判定部７１は、前段のパリティ情報処理部４１からの情報を蓄積することで、パリティビット有無の判定を行う。これにより、この実施の形態においては、付加ビットに識別情報が記録されている場合はもとより、記録されていない場合にも、特定ビットとしてのパリティビットを利用することができる。
【０１６４】
パリティビット有無判定部７１は、パリティビットの有無を例えば次のように判定する。すなわち、パリティビット有無判定部７１は、パリティ演算の照合を行った結果を所定数以上保存し、補正が必要である場合の確率を参照する。DSVビットの一部が例えば１つ置きにパリティビットに置き換えられている場合、DSV制御区間の長さを後述の46データ（45+1制御ビット）とすると、チャネルビットに換算した長さは次のようになる。
46＊変換率（n/m, m=2, n=3）＊区間（１つ置きなので２）
＝46＊（3/2）＊2＝138
ビットエラーレートが 1.0x10^(−４) 程度だとすると、誤りの発生するパリティ制御区間は、10000/138より、約70区間に１度程度である。
【０１６５】
一方、DSVビットだけが含まれている場合、すなわち、DSVビットの一部がパリティビットに置き換えられていない場合、DSVビットの１と０の発生する確率は等しいとして、このビットをパリティビットとして解釈した場合の誤りは、２制御区間に１度発生すると考えられる。そこで、この差分を利用して、パリティビットの有無を判定することができる。すなわち、補正が必要であるという信号が、予め設定されている所定の基準値より大きい場合、パリティビットは挿入されていないと判定することができる。あるいは、逆に、補正が必要であるという信号が、予め設定されている所定の基準値より小さい場合、パリティビットが挿入されていると判定することができる。パリティビット有無判定部７１は、一部のDSVビットに代えてパリティビットが挿入されていることを、照合の結果が起きる確率から判定する判定手段を構成する。
【０１６６】
選択部５４は、同期信号検出部１３により検出された識別情報、パリティ情報処理部４１の照合結果、およびパリティビット有無判定部７１の判定結果に基づいて、総合的に選択処理を行う。
【０１６７】
［再生処理］
【０１６８】
次に図１０と図１１を参照して、図９のデータ再生装置１の再生処理について説明する。
【０１６９】
図１０と図１１は、再生処理を説明するフローチャートである。
【０１７０】
ステップＳ１１１において信号整形部１１は、入力された信号を整形する。これにより次のレベル符号生成部１２による２値化処理を確実に行うことが可能となる。
【０１７１】
ステップＳ１１２においてレベル符号生成部１２は、整形された信号をレベル符号に変換する。これにより信号が２値化される。
【０１７２】
ステップＳ１１３において同期信号検出部１３は、レベル符号、すなわちチャネルビット列から同期信号を検出する。また、同期信号検出部１３は、同期信号ブロック内の付加ビットに含まれる識別情報を検出する。この識別情報からデータ列が特定ビットとしてパリティビットを含んでいるか否かを判定することができる。
【０１７３】
ステップＳ１１４においてチャネルビット復調部１４は、ステップＳ１１２でレベル符号生成部１２により生成されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。例えば図６のシンク付きチャネルビット列Ｘ２４がDSVビット付きデータ列Ｘ２２に変換される。
【０１７４】
ステップＳ１１５において制御区間決定部１５は、制御区間決定処理を実行する。これにより、図３と図４を参照して説明したように、演算対象とされる制御区間が決定される。
【０１７５】
ステップＳ１１６においてパリティ情報処理部４１は、パリティビットを取り出し、パリティ演算を実行する。この実施の形態の場合、特定ビットとしてパリティビットがデータ列中に挿入されている。従ってこのパリティビットが取り出される。また、パリティビットに対応する演算であるパリティ演算が、ステップＳ１１５の制御区間決定処理により決定された、パリティ演算区間について実行される。
【０１７６】
ステップＳ１１７においてパリティ情報処理部４１は、照合を行う。具体的には、ステップＳ１１６で取り出されたパリティビットと、ステップＳ１１６で行われたパリティ演算の結果とが照合される。復調データに誤りがない場合、パリティビットとパリティ演算結果とは一致し、復調データに誤りがある場合、パリティビットとパリティ演算結果とは一致しない。
【０１７７】
ステップＳ１１８において同期信号検出部１３は、検出された識別情報に基づいて、特定ビットとしてのパリティビットが含まれているかを判定する。識別情報がデータ列に特定ビットとしてのパリティビットが含まれていることを表している場合、ステップＳ１１９において補正部５１は、パリティ情報処理部４１の照合結果に基づいて、補正が必要であるかを判定する。パリティビットとパリティ演算結果とが一致しない場合、データ中に誤りがあるので、ステップＳ１２０において補正部５１は、補正処理を行う。すなわち、信号整形部１１により整形された信号に対して、等化処理などの補正処理が行われる。そして、その信号からレベル符号生成部１２と同様の処理が行われ、チャネルビット列が生成される。
【０１７８】
ステップＳ１２１において同期信号検出部５２は、同期信号を検出する。すなわち、補正部５１により補正された信号から、同期信号が検出される。
【０１７９】
ステップＳ１２２においてチャネルビット復調部５３は、同期信号検出部５２により検出された同期信号の位置を基準にして、ステップＳ１２０で補正部５１により補正されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。
【０１８０】
ステップＳ１２３において選択部５４は、選択処理を行う。いまの場合、ステップＳ１１９において補正が必要と判断されているので、選択部５４は、チャネルビット復調部５３により復調されたデータ列と、チャネルビット復調部１４により復調されたデータ列のうち、前者を選択する。このように、誤りがある場合には、補正信号から復調されたデータ列が選択されるので、誤りが少ないデータが選択、出力される。
【０１８１】
ステップＳ１２４において除去部１８は、冗長ビットを除去する。いまの場合、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０１８２】
パリティビットとパリティ演算結果とが一致している場合、ステップＳ１１９において補正は必要ではないと判定される。この場合、データ中に誤りがないので補正処理は不要である。そこで、ステップＳ１２０乃至ステップＳ１２２の処理はスキップされ、ステップＳ１２３において選択部５４は選択処理を実行する。このときチャネルビット復調部１４が出力するデータ列が選択される。さらにステップＳ１２４において冗長ビットを除去する処理が実行される。すなわち、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０１８３】
ステップＳ１１８において同期信号検出部１３により、検出された識別情報に基づいて、特定ビットとしてのパリティビットが含まれていないと判定された場合、ステップＳ１２５の処理が実行される。この場合には、識別情報が特定ビットとしてのパリティビットが含まれていなことを表している場合の他、識別情報が存在しない場合も含まれる。
【０１８４】
ステップＳ１１８において同期信号検出部１３により識別情報が存在しないと判定された場合、ステップＳ１２５においてパリティビット有無判定部７１は、パリティビットが含まれているかを判定する。すなわち、パリティビット有無判定部７１は、パリティ情報処理部４１によるパリティ演算の照合を行った結果を所定数以上保存する。上述したように、DSVビットの一部がパリティビットに置き換えられており、例えばその置き換えが１つ置きである場合、チャネルビットエラーレートが1.0x10^(-4)程度だとすれば、確率的には、約70個程度の制御区間に対して誤りが発生すると考えられる。
【０１８５】
一方、DSVビットだけが含まれている場合、すなわち、DSVビットの一部がパリティビットに置き換えられていない場合、DSVビットの１と０の発生する確率は等しいとして、このビットをパリティビットとして解釈した場合の誤りは、２個の制御区間に１度発生すると考えられる。そこで、パリティビット有無判定部７１は、照合が一致しないという結果が、２よりも大きく、かつ７０よりも小さい範囲、例えば３０個の制御区間に１回以上の割合で発生している場合、パリティビットは含まれていないと判定する。一方、発生の割合が３０個の制御区間に１回未満である場合、パリティビット有無判定部７１は、パリティビットが含まれていると判定する。
【０１８６】
なお、上記、判定基準の決定は、パリティビットが挟まれる間隔を参考にして決めることができる。DSVビットの全てがパリティビットである場合と、例えばDSVビットの１０個置きがパリティビットである場合とでは、基準の制御区間が１０倍異なることより、判定基準が変動する。
【０１８７】
ステップＳ１２５でパリティビットが含まれていないと判定された場合、ステップＳ１２３において選択部５４は、選択処理を行う。このとき選択部５４は、補正処理はできないので、チャネルビット復調部１４が出力するデータ列を選択する。
【０１８８】
次にステップＳ１２４において冗長ビットを除去する処理が実行される。すなわち、除去部１８は、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックをデータ列から除去し、再生データ列として出力する。
【０１８９】
ステップＳ１２５でパリティビットが含まれていると判定された場合、処理はステップＳ１１９に進む。そして以下、ステップＳ１１８でパリティビットが含まれていると判定された場合と同様の処理が実行される。
【０１９０】
このような処理により、記録媒体に同期信号ブロックの付加ビットに識別情報が記録されている場合はもとより、記録されていない場合においても、記録再生特性をより安定させることができる。特に、パリティビットを取り出して処理を行うことができるので、誤りが少ないより良い品質の再生が可能となる。
【０１９１】
＜第４の実施の形態＞
［データ復調装置の構成］
【０１９２】
図１２は、本発明にかかるデータ復調装置１の第４の実施の形態の構成を示すブロック図である。この実施の形態においては、特定ビットがパリティビットとされている。
【０１９３】
図１２のデータ復調装置１においては、図９の同期信号検出部１３が同期信号検出部８１に置換されている。またDSV制御処理部９１が設けられている。その他の構成は、図９の実施の形態と同様である。
【０１９４】
同期信号検出部８１は、同期信号を検出し、その位置信号を各部に出力するが、同期信号ブロック内の識別情報を検出する機能は有していない。DSV制御処理部９１は、レベル符号生成部１２が出力するレベル符号に基づいて、DSV制御区間を単位とした区間DSVを演算する。具体的には、例えば、レベル符号が”１”と”０”の２値であれば、”１”を＋１、”０”を−１として積算が行われる。DSV演算手段を構成するDSV制御処理部９１は、区間DSVの演算を行い、さらに累積したDSVを加算するようなDSV演算を行う。
【０１９５】
パリティビット有無判定部７１は、DSV制御処理部９１からのDSV制御情報と、パリティ情報処理部４１からの情報を蓄積し、総合的にパリティビット有無の判定を行う。すなわち、情報ビットのすべてがDSVビットであり、パリティビットが存在しない場合、DSV制御処理部９１からのDSVの絶対値は０に近くなる。DSVビットのパリティビットへの置換率が大きくなる程、DSVビットが少なくなるので、DSVの絶対値は大きくなる。これより、DSVの絶対値が第１の基準値より小さい場合、パリティビットは存在しないと判定できる。逆に、DSVの絶対値が第２の基準値より大きい場合、パリティビットが存在すると判定できる。また、情報ビットの挿入間隔が、４５ビット毎に１ビットのフォーマットだけでなく、例えば９１ビット毎に１ビットのフォーマットが存在する場合、DSVビットのパリティビットへの置換率が同じであれば、DSVの絶対値は前者の方が小さくなる。
【０１９６】
［再生処理］
【０１９７】
次に図１３と図１４を参照して、図１２のデータ再生装置１の再生処理について説明する。
【０１９８】
図１３と図１４は、再生処理を説明するフローチャートである。
【０１９９】
ステップＳ１４１において信号整形部１１は、入力された信号を整形する。これにより次のレベル符号生成部１２による２値化処理を確実に行うことが可能となる。
【０２００】
ステップＳ１４２においてレベル符号生成部１２は、整形された信号をレベル符号に変換する。これにより信号が２値化される。
【０２０１】
ステップＳ１４３において同期信号検出部８１は、レベル符号、すなわちチャネルビット列から同期信号を検出し、その位置信号を各部に出力する。同期信号検出部８１は、付加ビットに含まれる識別情報を検出する機能を有していない。
【０２０２】
ステップＳ１４４においてチャネルビット復調部１４は、ステップＳ１４２でレベル符号生成部１２により生成されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。例えば図６のシンク付きチャネルビット列Ｘ２４がDSVビット付きデータ列Ｘ２２に変換される。
【０２０３】
ステップＳ１４５において制御区間決定部１５は、制御区間決定処理を実行する。これにより、図３と図４を参照して説明したように、DSV制御区間とパリティ演算区間が決定される。
【０２０４】
ステップＳ１４６においてパリティ情報処理部４１は、パリティビットを取り出し、パリティ演算を実行する。この実施の形態の場合、特定ビットとしてパリティビットがデータ列中に挿入されている。従ってこのパリティビットが取り出される。また、パリティビットに対応する演算であるパリティ演算が、ステップＳ１４５の制御区間決定処理により決定された、演算対象とされるパリティ演算区間について実行される。
【０２０５】
ステップＳ１４７においてパリティ情報処理部４１は、照合を行う。具体的には、ステップＳ１４６で取り出されたパリティビットと、ステップＳ１４６で行われたパリティ演算の結果とが照合される。復調データに誤りがない場合、パリティビットとパリティ演算結果とは一致し、復調データに誤りがある場合、パリティビットとパリティ演算結果とは一致しない。
【０２０６】
ステップＳ１４８においてDSV制御処理部９１は、DSV演算を実行する。すなわち、レベル符号生成部１２により生成されたレベル符号のDSV制御区間毎の区間DSVが演算され、さらに、累積DSVが演算される。DSV制御区間は、制御区間決定部１５により指定される。
【０２０７】
ステップＳ１４９においてパリティビット有無判定部７１は、パリティ情報処理部４１の出力に基づいて、特定ビットとしてのパリティビットが含まれているかを判定する。この処理は付加ビットの識別情報に基づく処理ではない。
【０２０８】
DSV制御処理部９１により演算された結果が、後述する表３のpeak DSVから、例えば１０８(=(136+80)/2)以上である場合、パリティビット有無判定部７１は、DSV制御は行われていない、すなわち、パリティビットが含まれていると判定する。
【０２０９】
DSVからパリティビットが含まれていると判定することができない場合、パリティビット有無判定部７１は、パリティ情報処理部４１の出力に基づいてさらにパリティビットが含まれているかを判定する。具体的には、peak DSVの絶対値が１０８より小さい場合、パリティ情報処理部４１の出力に基づく判定がさらに行われる。
【０２１０】
すなわち、パリティビット有無判定部７１は、照合が一致しないという結果が、例えば基準値としての３０個の制御区間に１回以上の割合で発生している場合、パリティビットは含まれていないと判定する。逆に、照合が一致しないという結果が、例えば基準値としての３０個の制御区間に１回より小さい割合で発生している場合、パリティビット有無判定部７１は、パリティビットが含まれていると判定する。
【０２１１】
ステップＳ１４９においてデータ列に特定ビットとしてのパリティビットが含まれていると判定された場合、ステップＳ１５０において補正部５１は、パリティ情報処理部４１の照合結果に基づいて、補正が必要であるかを判定する。パリティビットとパリティ演算結果とは一致しない場合、データ中に誤りがあるので、ステップＳ１５１において補正部５１は、補正処理を行う。すなわち、信号整形部１１により整形された信号に対して、等化処理などの補正処理が行われる。そして、その信号からレベル符号生成部１２と同様の処理が行われ、チャネルビット列が生成される。
【０２１２】
ステップＳ１５２において同期信号検出部５２は、同期信号を検出する。すなわち、補正部５１により補正された信号から、同期信号が検出される。
【０２１３】
ステップＳ１５３においてチャネルビット復調部５３は、同期信号検出部５２により検出された同期信号の位置を基準にして、ステップＳ１５１で補正部５１により補正されたチャネルビットを復調する。具体的には、表２に従って、チャネルビットがデータに変換される。
【０２１４】
ステップＳ１５４において選択部５４は、選択処理を行う。いまの場合、補正処理が行われているので、チャネルビット復調部５３により復調されたデータ列が選択される。このように、誤りがある場合には、補正信号から復調されたデータ列が選択されるので、誤りが少ないデータが選択、出力される。
【０２１５】
ステップＳ１５５において除去部１８は、冗長ビットを除去する。具体的には、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０２１６】
ステップＳ１５０において補正が必要ではないと判定された場合、データ中に誤りがないので補正処理は不要である。そこで、ステップＳ１５１乃至ステップＳ１５３の処理はスキップされ、ステップＳ１５４において選択部５４は選択処理を実行する。いまの場合、補正処理が行われていないので、チャネルビット復調部１４が出力するデータ列が選択される。さらにステップＳ１５５において冗長ビットを除去する処理が実行される。すなわち、冗長ビットとしてのDSVビットとパリティビット、並びに同期パターンブロックがデータ列から除去され、再生データ列として出力される。
【０２１７】
ステップＳ１４９において、特定ビットとしてのパリティビットが含まれていないと判定された場合、補正処理はできない。そこでこの場合においても、ステップＳ１５０において補正が必要ないと判定された場合と同様の処理が実行される。すなわち、ステップＳ１５１乃至ステップＳ１５３の処理はスキップされ、ステップＳ１５４，ステップＳ１５５の処理が実行される。
【０２１８】
このような処理により、同期信号検出部８１が識別情報の検出機能を有していない場合においても、パリティビットを取り出して処理を行うことができるので、誤りが少ないより良い品質の再生が可能となる。
【０２１９】
DSV判定は、上記のほか、制御区間とは異なった区間について判定しても良い。ただし、この場合は、十分長い区間を見るようにする。
【０２２０】
この第４の実施の形態では、同期信号を検出し、その位置信号を各部に出力するが、同期信号ブロック内の識別情報を検出する機能は有していない同期信号検出部８１を用いるようにした。しかし、同期信号ブロック内の識別情報を検出する機能も有している同期信号検出部１３を用いて、より効率的に目的を達成するようにすることができるのは言うまでも無い。
【０２２１】
［検証結果］
【０２２２】
以下に、表２の可変長テーブルを用いて検証した結果を示す。最小反転間隔Ｔminの連続を制限し、かつデータ列内において情報ビットが挿入されたデータ列を、可変長テーブルで変換する表２は、複数の最小ラン連続制限テーブルによって、最小反転間隔Ｔminの連続回数が６回までに制限されている。
【０２２３】
シミュレーションは、表２を用いて、埋め込まれる情報ビットとして、
（１）DSVビットのみ挟む
（２）パリティ情報ビットのみ挟む
（３）DSVビットとパリティ情報ビットを交互に挟む
とした場合の、各結果、並びにpeak DSVを示してある。
【０２２４】
なお、45+1は、４５ビットに１個の割合で情報ビットを挿入することを意味し、91+1は、９１ビットに１個の割合で情報ビットを挿入することを意味する。
【０２２５】
任意に作成したランダムデータ634,880dataを、同期パターンを考慮した上で45data置きに１bitの情報ビットを挿入して各種制御を行い、上述した手法によって符号語列（チャネルビット列）に変換した。さらに、データ列相当で1240data間隔で同期パターン(9T-9Tを含む)を挿入した。この時挿入される同期信号は512個（＝634,880/1,240）である。同期パターンは30チャネルビットであり、後半６チャネルビットが識別パターンとして割り当てられている。これら識別パターンは、それぞれを所定の位置に配置することで、それぞれの位置を識別するのに利用することができる。
【０２２６】
以上の符号語列（チャネルビット列）に変換した場合の結果は以下の通りである。
【０２２７】
各結果の数値は以下のようにして計算した。
【０２２８】
T_size[2 to 10]: ２Ｔ乃至10Ｔの各ランの発生数。
Sum      : Number of bits. ビット総数。
Total     : Number of runlengths. 各ラン（２Ｔ，３Ｔ，...）の発生総数
Average Run: (Sum/Total)
run分布の数値 : (T_size[i] * (i) ) / (Sum) ,   i=2,3,4,,,10
表３の２Ｔ〜10Ｔの欄に示す数値が、このラン分布の数値を表す。
max-RMTR : 最小ランの繰り返す、最大回数
peak DSV : 符号語列のDSV制御を行う過程において、DSV値を計算したときのDSV値のプラス側のピーク及びマイナス側のピークを表す。
DSV : 符号語列の最終端におけるDSV値。符号語列の１と０の差分に相当する。
【０２２９】
［表３］
（１）        （２）      （３）
DSV          parity       DSV+parity
パリティ制御      ×            ○          ○
Average Run    3.381        3.384        3.384
Sum            989184       989184       989184
Total          292565       292291       292334
2T             0.224        0.224        0.224
3T             0.220        0.220        0.220
4T             0.193        0.192        0.192
5T             0.150        0.149        0.150
6T             0.108        0.109        0.109
7T             0.057        0.057        0.057
8T             0.038        0.039        0.039
9T             0.009(1024)  0.009(1024)  0.009(1024)
10T            0.000        0.000        0.000
max-RMTR           6            6           6
peak DSV     -30 to +26   -1460 to +136   -66 to +80
DSV                -6        -990           0
――――――――――――――――――――――――
【０２３０】
表３に示される結果において、最大ラン９Ｔの発生は発生数が1024であることより、512回の同期信号に９Ｔ−９Ｔが含まれていることと一致している。また表２のパラメータである、最小ランｄ＝１と最大ランｋ＝７、及び最小ランの連続が６回までに制限されていることが確認されるとともに、peak DSVの結果より、結果（１）および（３）については、データ列内DSV制御が行われていることが示されている（peak DSVの値が所定の範囲内に納められている）。
【０２３１】
そして結果（２）は、最終DSV値が-990であり、明らかにDSV制御が行われていないことが判る。また結果（３）は、DSV制御を行う間隔が、結果（１）と比較すると２倍になっている。このため、peak DSVが、結果（１）では-30から+26、結果（３）では-66 から+80であり、結果（３）の方がDSV制御の性能が劣化していることが判る。peak DSVを判定項目に入れることで、DSV制御情報ビットが交互に埋め込まれているか、あるいはもっと広い間隔になっているかを判定することが可能となる。
【０２３２】
例えば、peakDSVを絶対値として参照し、その値が１０８(=(136+80)/2)より小さければ、DSVビットが存在すると判定出来る。さらに、その値が４８(=(30+66)/2)より小さければ、DSVビットは４５ビットに１個の割合で挿入されており、４８より大きければ、DSVビットは９１ビットに１個の割合で挿入されている（パリティビットとDSVビットが交互に挟むことは即ち、２制御単位＝９１＋１）と判定できる。
【０２３３】
また、結果（１）は、パリティビットが存在しないので、パリティ制御が行われないが、結果（２）と結果（３）は、パリティビットが存在するので、パリティ制御が行われている。その結果、データ記録再生におけるエラーの発生を少なくすることができ、より安定したシステムを提供することができる。
【０２３４】
以上のようにすることによって、記録媒体に記録された信号が、フォーマットとしてパリティビット有無判定を行うための固有パターンを同期信号ブロックに持っていない場合においても、さらにDSVビットとパリティビットが混在している場合においても、パリティビットを取り出して処理を行うことが出来るので、より安定したシステムを実現することができる。
【０２３５】
またDSV制御処理部９１からの情報によって、システムとしてDSVビットが情報ビットとして含まれているかの判定に加えて、さらに、DSVビットがどの程度の間隔で含まれているかの推定を行うことが出来るので、より安定したシステムを実現することができる。
【０２３６】
以上より、表２にあるようなテーブルを用いて記録符号列を作成するにあたり、システムとしてあらかじめ決められたフォーマットに対し、直流成分の抑圧を必要としなくなった場合に次のように対処することができる。すなわち、所定間隔で挿入されたDSV制御のためのビットの一部をパリティビットに置き換えて記録することができる。このような記録媒体は、より有効なデータ記録が行われており、本発明の構成によってこのパリティビットを利用することで、より安定したデータ再生を行うことができる。
【０２３７】
また、直流成分の抑圧が必要な場合であっても、システムとしてあらかじめ決められたフォーマットでは、直流成分の抑圧が必要以上となっている場合に、所定間隔で挟まれたDSV制御のためのビットを、部分的にパリティビットに置き換えることができる。このようにして記録された記録媒体は、より有効なデータ記録が行われており、本発明の構成によってパリティビットを利用することで、より安定したデータ再生を行うことができる。
【０２３８】
このように本発明は、あらかじめ決められたフォーマットを利用しながら、さらに記録再生特性が安定したシステムの実現を可能にする。
【０２３９】
本発明は、DSV制御のためのビットを利用しており、記録を行うシステム側が、例えばパリティ情報を埋め込んだ処理に対応していない場合でも、特定の処理（例えばパリティ処理）が行われていないことを判定して補正処理を制御することができる。従って、安定した再生処理を行うことができるという互換性も有している。
【０２４０】
［コンピュータの構成］
【０２４１】
図１５は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【０２４２】
コンピュータにおいて、CPU（Central Processing Unit）２０１，ROM（Read Only Memory）２０２，RAM（Random Access Memory）２０３は、バス２０４により相互に接続されている。
【０２４３】
バス２０４には、さらに、入出力インタフェース２０５が接続されている。入出力インタフェース２０５には、入力部２０６、出力部２０７、記憶部２０８、通信部２０９、及びドライブ２１０が接続されている。
【０２４４】
入力部２０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部２０７は、ディスプレイ、スピーカなどよりなる。記憶部２０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部２０９は、ネットワークインタフェースなどよりなる。ドライブ２１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア２１１を駆動する。
【０２４５】
以上のように構成されるコンピュータでは、CPU２０１が、例えば、記憶部２０８に記憶されているプログラムを、入出力インタフェース２０５及びバス２０４を介して、RAM２０３にロードして実行することにより、上述した一連の処理が行われる。
【０２４６】
コンピュータ（CPU２０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア２１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
【０２４７】
コンピュータでは、プログラムは、リムーバブルメディア２１１をドライブ２１０に装着することにより、入出力インタフェース２０５を介して、記憶部２０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部２０９で受信し、記憶部２０８にインストールすることができる。その他、プログラムは、ROM２０２や記憶部２０８に、予めインストールしておくことができる。
【０２４８】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０２４９】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０２５０】
１  データ復調装置，  １１  信号整形部，  １２  レベル符号生成部，  １３  同期信号検出部，  １４  チャネルビット復調部，  １５  制御区間設定部，  １６  特定情報処理部，  １７  補正出力部，  １８  除去部,  ５１  補正部，  ５２  同期信号検出部,  ５４  選択部,  ４１  パリティ情報処理部，  ７１  パリティビット有無判定部，  ８１  同期信号検出部,  ９１  DSV制御処理部
【図１】
2011091700.tif 000003
【図２】
2011091700.tif 000004
【図３】
2011091700.tif 000005
【図４】
2011091700.tif 000006
【図５】
2011091700.tif 000007
【図６】
2011091700.tif 000008
【図７】
2011091700.tif 000009
【図８】
2011091700.tif 000010
【図９】
2011091700.tif 000011
【図１０】
2011091700.tif 000012
【図１１】
2011091700.tif 000013
【図１２】
2011091700.tif 000014
【図１３】
2011091700.tif 000015
【図１４】
2011091700.tif 000016
【図１５】
2011091700.tif 000017