(57)【要約】【課題】装置の大型化やコストアップを招くことなく出力許容電流の仕様を大きくすることが可能であるとともに、利便性や信頼性を向上させたＤ／Ａ変換装置を提供する。【解決手段】Ｄ／Ａ変換装置Ａは、入力されたデジタルデータをアナログ電圧に変換するＤ／Ａコンバータ２と、Ｄ／Ａコンバータ２からの出力電圧を増幅するオペアンプＯＰ１と、オペアンプＯＰ１からのアナログ出力に応じた電流を出力する出力用トランジスタＴｒ１と、出力用トランジスタＴｒ１に瞬時的に流れる出力電流を所定の瞬時最大許容電流以下に制限する出力遮断用トランジスタＴｒ２と、出力用トランジスタＴｒ１に連続的に流れる出力電流を瞬時最大許容電流より小さい所定の連続最大許容電流以下に制限するＣＰＵ１とを備えている。【選択図】図１
2011019070.tif 000002
【特許請求の範囲】
【請求項１】
デジタルデータに応じた出力電圧を発生させるＤ／Ａ変換手段と、電子回路により構成されて瞬時的に流れる出力電流を所定の瞬時最大許容電流以下に制限する第１の過電流保護手段と、ソフトウェアにより構成されて連続的に流れる出力電流を前記瞬時最大許容電流より小さい所定の連続最大許容電流以下に制限する第２の過電流保護手段とを備えることを特徴とするＤ／Ａ変換装置。
【請求項２】
前記Ｄ／Ａ変換手段は、入力されたデジタルデータをアナログ電圧に変換するＤ／Ａ変換回路と、Ｄ／Ａ変換回路からの出力電圧を増幅する増幅回路と、増幅回路の出力電圧値によって出力電流を生成して出力端子から出力する出力回路とを備え、
前記第１の過電流保護手段は、瞬時的に流れる出力電流が前記瞬時最大許容電流以下となるように前記出力回路の出力を制限し、
前記第２の過電流保護手段は、連続的に流れる出力電流が前記連続最大許容電流以下となるように前記Ｄ／Ａ変換回路に入力されるデジタルデータを制限することを特徴とする請求項１記載のＤ／Ａ変換装置。
【請求項３】
前記出力回路は、前記増幅回路の出力電圧値によって出力電流を生成する出力用トランジスタを有し、
当該出力用トランジスタに接続されて出力電流に応じた電位差を発生させる電流検出用抵抗と、電流検出用抵抗に発生した電位差を検出する電圧検出回路と、電圧検出回路の検出結果をデジタルデータに変換するＡ／Ｄ変換回路とが設けられ、
前記第２の過電流保護手段は、前記Ａ／Ｄ変換回路からのデジタルデータに基づいて前記出力電流を算出する電流演算手段と、電流演算手段の演算結果が予め設定された閾値を超えたか否かを監視し、当該演算結果が前記閾値を超えた場合には出力電流が前記連続最大許容電流以下となるようなデジタルデータを前記Ｄ／Ａ変換回路に出力する電流監視手段とを備えることを特徴とする請求項２記載のＤ／Ａ変換装置。
【請求項４】
前記第１の過電流保護手段は、前記電流検出用抵抗に発生した電位差がベース−エミッタ間のオン電圧を超えるとオンになって前記出力用トランジスタをオフさせる出力遮断用トランジスタを備えることを特徴とする請求項３記載のＤ／Ａ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ変換装置に関するものである。
【背景技術】
【０００２】
従来より、デジタル信号をアナログ信号に変換するＤ／Ａ変換装置が様々な形で提供されているが（例えば特許文献１参照）、これらのＤ／Ａ変換装置では、通常、内部回路を過電流から保護するための保護機能が設けられている。
【０００３】
図５は過電流保護機能を備えたＤ／Ａ変換装置の一例であり、このＤ／Ａ変換装置Ａは、入力されたデジタルデータをアナログ電圧に変換するＤ／Ａコンバータ２と、Ｄ／Ａコンバータ２からのアナログ電圧を増幅するオペアンプＯＰ１と、オペアンプＯＰ１からのアナログ出力に応じた出力電流を生成する出力用トランジスタＴｒ１と、出力用トランジスタＴｒ１に接続されて上記の出力電流に応じた電位差を発生させる電流検出用抵抗Ｒ１（以下、抵抗Ｒ１と称す。）と、抵抗Ｒ１に発生する電位差がベース−エミッタ間のオン電圧を超えるとオンになって出力用トランジスタＴｒ１をオフさせる出力遮断用トランジスタＴｒ２と、Ｄ／Ａコンバータ２にデジタルデータを出力するＣＰＵ１とを備えており、出力端子Ｔ１，Ｔ２を介して接続された負荷（例えばインバータなど）Ｌには、負荷抵抗に応じた電流が流れるようになっている。
【０００４】
ここで、負荷Ｌの負荷抵抗が小さい場合には、負荷Ｌに流れる出力電流Ｉが大きくなることから抵抗Ｒ１に発生する電位差も大きくなる。そして、この電位差が上記のオン電圧を超えると出力遮断用トランジスタＴｒ２がオンになり、その結果、オペアンプＯＰ１のアナログ出力が出力遮断用トランジスタＴｒ２側に出力されることになるから、出力用トランジスタＴｒ１がオフになる。出力用トランジスタＴｒ１がオフになると、負荷Ｌへの出力電圧が低下することから出力電流Ｉも低下し、その結果、抵抗Ｒ１に発生する電位差が上記のオン電圧よりも小さくなる。そして、出力遮断用トランジスタＴｒ２がオフになることで出力用トランジスタＴｒ１が再度オンになり、負荷Ｌに再び駆動信号が出力される。以後、上記の動作を繰り返すことで出力電圧を低下させ、内部の電源回路や出力用トランジスタＴｒ１に過大な負荷が印加されるのを防止できるようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−５１３６５号公報（段落［００１３］、及び、第１，２図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の図５に示したＤ／Ａ変換装置Ａでは、個体差や温度変動などによって出力遮断用トランジスタＴｒ２のオン電圧が変動することになり、その結果、過電流保護機能が動作する際の検出電流の閾値にもばらつきが生じるから、出力用トランジスタＴｒ１を選定する際にはこの閾値のばらつきを考慮する必要があった。また、出力用トランジスタＴｒ１に流す許容電流の仕様を大きくする場合には、検出電流の閾値のばらつきも考慮して連続最大許容電流（定格電流）の大きいトランジスタを選定することになり、その結果、トランジスタに大型で高価な素子を使用する必要があるから、装置の大型化やコスト高を招くものであった。
【０００７】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、装置の大型化やコストアップを招くことなく出力許容電流の仕様を大きくすることが可能であるとともに、利便性や信頼性を向上させたＤ／Ａ変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、デジタルデータに応じた出力電圧を発生させるＤ／Ａ変換手段と、電子回路により構成されて瞬時的に流れる出力電流を所定の瞬時最大許容電流以下に制限する第１の過電流保護手段と、ソフトウェアにより構成されて連続的に流れる出力電流を瞬時最大許容電流より小さい所定の連続最大許容電流以下に制限する第２の過電流保護手段とを備えることを特徴とする。
【０００９】
請求項２の発明は、Ｄ／Ａ変換手段は、入力されたデジタルデータをアナログ電圧に変換するＤ／Ａ変換回路と、Ｄ／Ａ変換回路からの出力電圧を増幅する増幅回路と、増幅回路の出力電圧値によって出力電流を生成して出力端子から出力する出力回路とを備え、第１の過電流保護手段は、瞬時的に流れる出力電流が瞬時最大許容電流以下となるように出力回路の出力を制限し、第２の過電流保護手段は、連続的に流れる出力電流が連続最大許容電流以下となるようにＤ／Ａ変換回路に入力されるデジタルデータを制限することを特徴とする。
【００１０】
請求項３の発明は、出力回路は、増幅回路の出力電圧値によって出力電流を生成する出力用トランジスタを有し、当該出力用トランジスタに接続されて出力電流に応じた電位差を発生させる電流検出用抵抗と、電流検出用抵抗に発生した電位差を検出する電圧検出回路と、電圧検出回路の検出結果をデジタルデータに変換するＡ／Ｄ変換回路とが設けられ、第２の過電流保護手段は、Ａ／Ｄ変換回路からのデジタルデータに基づいて出力電流を算出する電流演算手段と、電流演算手段の演算結果が予め設定された閾値を超えたか否かを監視し、当該演算結果が閾値を超えた場合には出力電流が連続最大許容電流以下となるようなデジタルデータを前記Ｄ／Ａ変換回路に出力する電流監視手段とを備えることを特徴とする。
【００１１】
請求項４の発明は、第１の過電流保護手段は、電流検出用抵抗に発生した電位差がベース−エミッタ間のオン電圧を超えるとオンになって出力用トランジスタをオフさせる出力遮断用トランジスタを備えることを特徴とする。
【発明の効果】
【００１２】
上記の従来例では、Ｄ／Ａ変換装置の出力許容電流の仕様を大きくする場合、検出電流の閾値を考慮して連続最大許容電流の大きい出力用トランジスタを選定する必要があるから、装置の大型化やコストアップを招くことになるが、請求項１の発明によれば、連続最大許容電流に対しては、ばらつきの少ないソフトウェアにより構成される第２の過電流保護手段を用いているので、出力許容電流の仕様を大きくする場合でも連続最大許容電流の大きさを大きくしなくてもよく、従来例に比べて出力回路の小型化が可能になるという効果がある。また、出力許容電流の仕様を従来例と同じ値に設定した場合には、従来例に比べて連続最大許容電流の小さい出力回路を用いることができるので、小型化ならびに低コスト化を実現することができるという効果がある。さらに、瞬時的な過電流に対しては演算処理などの遅れからソフトウェアでは対応できない場合もありえるが、本発明では瞬時的な過電流に対しては電子回路により構成される第１の過電流保護手段を用いているので、演算処理などによって遅れることがなく確実に電流制限を行うことができるという効果がある。また、出力許容電流の仕様を大きくすることによって、接続できる機器の幅が拡がることからユーザの利便性が向上し、さらに過電流の検出精度が向上することで、過電流による内部回路の破損を防止することができ、その結果信頼性の高いＤ／Ａ変換装置を提供することができるという効果もある。
【００１３】
請求項２の発明によれば、請求項１と同様の効果が得られる。
【００１４】
請求項３の発明によれば、請求項１と同様の効果が得られる。
【００１５】
請求項４の発明によれば、請求項１と同様の効果が得られる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態のＤ／Ａ変換装置を示す概略回路図である。
【図２】（ａ）（ｂ）は同上の動作を説明するフローチャートである。
【図３】同上の各種動作パターンを説明するための説明図である。
【図４】（ａ）は従来例のＤ／Ａ変換装置の仕様を示すグラフ、（ｂ）は本実施形態のＤ／Ａ変換装置の仕様を示すグラフである。
【図５】従来例のＤ／Ａ変換装置を示す概略回路図である。
【発明を実施するための形態】
【００１７】
以下に、本発明に係るＤ／Ａ変換装置の実施形態を図１〜図４に基づいて説明する。本発明に係るＤ／Ａ変換装置は、例えばプログラマブルコントローラ等に用いられ、出力端子を介して接続される負荷（例えばインバータなどのアナログ機器）に駆動信号を出力する。
【００１８】
図１は本実施形態のＤ／Ａ変換装置Ａの概略回路図であり、本Ｄ／Ａ変換装置Ａは、入力されるデジタルデータをアナログ電圧に変換するＤ／Ａコンバータ（Ｄ／Ａ変換回路）２と、Ｄ／Ａコンバータ２からのアナログ電圧を増幅するオペアンプＯＰ１と、オペアンプＯＰ１からのアナログ出力に応じた出力電流Ｉを生成する出力用トランジスタ（出力回路）Ｔｒ１と、出力用トランジスタＴｒ１に接続されて出力電流に応じた電位差Ｖｒを発生させる電流検出用抵抗Ｒ１（以下、抵抗Ｒ１と称す。）と、ベース−エミッタ間に抵抗Ｒ１が接続されるとともに、コレクタが出力用トランジスタＴｒ１のベースに接続され、抵抗Ｒ１に発生した電位差Ｖｒがベース−エミッタ間のオン電圧を超えるとオンになって、出力用トランジスタＴｒ１をオフさせる出力遮断用トランジスタＴｒ２と、抵抗Ｒ１に発生した電位差Ｖｒを検出するオペアンプ（電圧検出回路）ＯＰ２と、オペアンプＯＰ２の出力をデジタルデータに変換して後述のＣＰＵ１に出力するＡ／Ｄコンバータ（Ａ／Ｄ変換回路）３と、外部からの制御情報に基づいて、デジタルデータをシリアル通信にてＤ／Ａコンバータ２に送信するＣＰＵ１とを備えている。
【００１９】
Ｄ／Ａコンバータ２の出力端はオペアンプＯＰ１の非反転入力端子（＋端子）に接続され、オペアンプＯＰ１の反転入力端子（−端子）は抵抗Ｒ６を介してグランドＧＮＤに接続されている。また、オペアンプＯＰ１の出力端は出力用トランジスタＴｒ１のベースに接続され、出力用トランジスタＴｒ１のコレクタには１５Ｖ電源が接続されている。さらに、オペアンプＯＰ１の出力端には出力遮断用トランジスタＴｒ２のコレクタが接続され、出力遮断用トランジスタＴｒ２のベースは出力用トランジスタＴｒ１のエミッタに接続され、出力遮断用トランジスタＴｒ２のエミッタは抵抗Ｒ７を介してオペアンプＯＰ１の反転入力端子に接続されている。また、出力用トランジスタＴｒ１のエミッタには抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端は一方の出力端子Ｔ１に接続されている。なお、他方の出力端子Ｔ２はグランドＧＮＤに接続されている。
【００２０】
また、オペアンプＯＰ２の反転入力端子は抵抗Ｒ２を介して抵抗Ｒ１の上記他端に接続されるとともに、抵抗Ｒ４を介してオペアンプＯＰ２の出力端に接続されている。さらに、オペアンプＯＰ２の非反転入力端子は抵抗Ｒ３を介して抵抗Ｒ１の上記一端に接続されるとともに、抵抗Ｒ５を介してグランドＧＮＤに接続されており、所謂差動増幅回路を構成している。また、オペアンプＯＰ２の出力端はＡ／Ｄコンバータ３のアナログ入力端子ＡＮに接続され、Ａ／Ｄコンバータ３の出力端子はＣＰＵ１に接続されている。すなわち、Ａ／Ｄコンバータ３からの出力データはＣＰＵ１に入力されるのである。なお、Ａ／Ｄコンバータ３のアナログ基準電圧端子ＡＶｄｄには５Ｖ電源が接続されるとともに、アナログ基準電圧端子ＡＶｓｓにはグランドＧＮＤが接続されており、抵抗Ｒ１に発生する電位差Ｖｒが、基準電圧５Ｖに対する割合としてデジタル変換され、ＣＰＵ１に入力されるのである。
【００２１】
ＣＰＵ１は、外部からの制御情報に基づいてＫ０〜Ｋ４０９５（Ｋは１０進数を表す）のデジタルデータをＤ／Ａコンバータ２に書き込むデータ書込手段１１と、Ａ／Ｄコンバータ３からのデジタルデータに基づいて本装置Ａの出力電流Ｉを算出する電流演算手段１３と、電流演算手段１３の演算結果が予め設定された閾値を超えたか否かを監視し、演算結果が閾値を超えた場合にはデータ書込手段１１からＤ／Ａコンバータ２に書き込まれるデジタルデータを所定値（出力電流Ｉが連続最大許容電流以下となるような値）に制限する電流監視手段１２と、記憶手段１４とを備えており、記憶手段１４には抵抗Ｒ１の抵抗値や検出電流の閾値などが予め登録されている。ここに、上記のデータ書込手段１１、電流監視手段１２、および電流演算手段１３は、ＣＰＵ１が実行するソフトウェアにより実現される。
【００２２】
ここにおいて、本実施形態のＤ／Ａコンバータ２は１２ビットの分解能を有するコンバータであり、入力されたデジタルデータＫ０〜Ｋ４０９５に応じて０Ｖ〜２．５Ｖのアナログ電圧を出力する。また、オペアンプＯＰ１は４倍の増幅率に設定されており、その結果、出力端子Ｔ１，Ｔ２間には０Ｖ〜１０Ｖの電圧Ｖが出力される。
【００２３】
ここで、本実施形態のＤ／Ａ変換装置Ａでは、出力用トランジスタＴｒ１に瞬時的に流れる出力電流Ｉが所定の瞬時最大許容電流を超えた場合に抵抗Ｒ１に発生する電位差Ｖｒが出力遮断用トランジスタＴｒ２のオン電圧を超えるように設定されており、出力遮断用トランジスタＴｒ２により第１の過電流保護手段が構成されている。また、上記の電流演算手段１３および電流監視手段１２により第２の過電流保護手段が構成されており、電流監視手段１２は、出力用トランジスタＴｒ１に連続的に流れる出力電流Ｉが所定の連続最大許容電流を超えると、出力電流Ｉが連続最大許容電流以下となるように、データ書込手段１１からＤ／Ａコンバータ２に書き込まれるデジタルデータを所定値に制限する。
【００２４】
図２は本実施形態のＤ／Ａ変換装置Ａの動作を説明するためのフローチャートであり、図２（ａ）は第２の過電流保護手段（電流演算手段１３および電流監視手段１２）によって出力制限（電流制限）を行う場合のメインルーチンを、図２（ｂ）は出力制限動作のサブルーチンをそれぞれ示している。メインルーチンでは、オペアンプＯＰ２において抵抗Ｒ１に発生する電位差Ｖｒが測定され（ステップＳ１）、この測定値に応じたデジタルデータがＡ／Ｄコンバータ３を介してＣＰＵ１に入力される。そして、ＣＰＵ１では、電流演算手段１３が、予め登録した抵抗Ｒ１の抵抗値と測定した電位差Ｖｒとから出力電流Ｉを算出し（ステップＳ２）、その後電流監視手段１２が、予め登録した制限電流Ｉｌと算出した出力電流Ｉとの大小関係を比較する（ステップＳ３）。その結果、出力電流Ｉが制限電流Ｉｌよりも小さい場合にはステップＳ１に戻って電流の監視を継続し、出力電流Ｉが制限電流Ｉｌよりも大きい場合には図２（ｂ）に示す出力制限動作のサブルーチンに移行することになる（ステップＳ４）。
【００２５】
次に、出力制限動作のサブルーチンについて説明するが、以下の説明では、ＣＰＵ１のデータ書込手段１１からＤ／Ａコンバータ２にデジタル値Ｄ１＝Ｋ４０９５が書き込まれている場合の出力制限動作について説明する。電流監視手段１２は、ステップＳ５においてデータ書込手段１１に対して指示したデジタル値Ｄ１からＤ／Ａコンバータ２のアナログ電圧Ｖｉを算出し（ステップＳ６）、本例ではＶｉ＝２×１．２５×（Ｄ１／４０９５）＝２．５Ｖとなる。次に、電流監視手段１２は、算出したアナログ電圧ＶｉとオペアンプＯＰ１の増幅率から出力電圧Ｖを算出し（ステップＳ７）、本例ではＶ＝Ｖｉ×４＝１０Ｖとなる。さらに、電流監視手段１２は、算出した出力電圧Ｖとメインルーチンで算出した出力電流Ｉ（例えば２０ｍＡ）から負荷Ｌの負荷抵抗Ｒｚを算出し（ステップＳ８）、本例ではＲｚ＝Ｖ／Ｉ＝５００Ωとなる。続けて、電流監視手段１２は、算出した負荷抵抗Ｒｚと上記の制限電流Ｉｌ（例えば１２ｍＡ）から制限電圧Ｖｌを算出し（ステップＳ９）、本例ではＶｌ＝Ｉｌ×Ｒｚ＝６Ｖとなる。さらに、電流監視手段１２は、算出した制限電圧Ｖｌをデジタル値Ｄ２に換算し（ステップＳ１０）、本例ではＤ２＝Ｖｌ÷４÷２÷１．２５×４０９５＝２４５７となる。そして最後に、換算したデジタル値Ｄ２をデータ書込手段１１からＤ／Ａコンバータ２に書き込ませると（ステップＳ１１）、出力端子Ｔ１，Ｔ２間には６Ｖの電圧が出力される。なおこのとき、出力用トランジスタＴｒ１に流れる出力電流Ｉは、Ｉ＝Ｖ／Ｒｚ＝１２ｍＡに制限されることになる。
【００２６】
ここにおいて、例えば短絡などによって出力用トランジスタＴｒ１に瞬時最大許容電流を超える電流が瞬時的に流れた場合、上述のようにソフトウェアを用いた方法では、演算処理などの遅れから効果的に電流制限が行えない可能性があるが、本実施形態では、このような瞬時最大許容電流に対しては出力遮断用トランジスタＴｒ２を用いて直接的に出力制限が行えるようになっている。以下、出力電流Ｉが瞬時最大許容電流を超えた場合の出力制限動作について説明する。
【００２７】
出力電流Ｉが瞬時最大許容電流を超えると、抵抗Ｒ１に発生する電位差Ｖｒが出力遮断用トランジスタＴｒ２のベース−エミッタ間のオン電圧より大きくなり、出力遮断用トランジスタＴｒ２がオンになる。出力遮断用トランジスタＴｒ２がオンになると、オペアンプＯＰ１のアナログ出力が出力遮断用トランジスタＴｒ２側に出力されることになるから、出力用トランジスタＴｒ１がオフになる。出力用トランジスタＴｒ１がオフになると、負荷Ｌへの出力電圧Ｖが低下することから出力電流Ｉも低下し、その結果、抵抗Ｒ１に発生する電位差Ｖｒが上記のオン電圧よりも小さくなる。そして、出力遮断用トランジスタＴｒ２がオフになることで出力用トランジスタＴｒ１が再度オンになり、負荷Ｌに再び駆動信号が出力される。以後、上記の動作を繰り返すことで出力電圧Ｖを低下させ、内部の電源回路や出力用トランジスタＴｒ１に過大な負荷が印加されるのを防止するのである。
【００２８】
ここで、ハードウェアの場合、その個体差により電気的特性にばらつきが生じるため、検出電流の閾値がばらつくことになるが、ソフトウェアでは個体差などによるばらつきがないため、検出電流の閾値のばらつきを小さくすることが可能である。また、検出電流の閾値のばらつきをさらに小さくするためには、出力電流Ｉを正確に把握することが重要であり、そのためには抵抗Ｒ１の抵抗値を正確に把握することが必要になってくる。そこで、本実施形態では、抵抗Ｒ１として高精度且つ温度ドリフトが小さいものを使用し、さらに抵抗Ｒ１の抵抗値をテスターにより測定し、上記の記憶手段１４にメモリしている。
【００２９】
図３はソフトウェアによって出力制限する場合の各種動作パターンを示している。例えば実線ａに示す例では、出力電流Ｉが制限電流Ｉｌ１に達した場合には閾値電流Ｉｌ２（Ｉｌ２＜Ｉｌ１）まで瞬時に低下させている。つまりこの場合、制限電流Ｉｌ１を保持する時間ｔ１と、制限電流Ｉｌ１から閾値電流Ｉｌ２まで低下させるのに要する時間ｔ２とがともに０に設定されている。次に、実線ｂに示す例では、出力電流Ｉが制限電流Ｉｌ１に達すると瞬時に低下させているためｔ１＝０であるが、制限電流Ｉｌ１から閾値電流Ｉｌ２まで時間ｔ２（ｔ２＞０）をかけて緩やかに低下させている。さらに、実線ｃに示す例では、出力電流Ｉが制限電流Ｉｌ１に達すると一定時間（ｔ１＞０）保持した後、閾値電流Ｉｌ２まで瞬時に低下させている（ｔ２＝０）。最後に、実線ｄに示す例では、出力電流Ｉが制限電流Ｉｌ１に達すると一定時間（ｔ１＞０）保持した後、閾値電流Ｉｌ２まで時間ｔ２（ｔ２＞０）をかけて緩やかに低下させている。つまり、急激に電流制限することによってアナログ機器やその負荷に対して影響がある場合、例えばモータを急激に減速させることで脱調などが生じる場合には、上記の実線ｂ〜ｄに示すような制御方法を取るのが望ましい。
【００３０】
ここにおいて、上述した出力遮断用トランジスタＴｒ２は、個体差や温度変動などによってオン電圧が変動するので、この変動幅を考慮すると出力用トランジスタＴｒ１の閾値は図４（ａ）中の斜線部ｅのように所定の幅でばらつくことになる。そのため、出力遮断用トランジスタＴｒ２のみで電流制限を行う従来型のＤ／Ａ変換装置Ａでは、装置の出力許容電流の仕様を大きくしようとすると、上記の変動幅を考慮して連続最大許容電流の大きい出力用トランジスタＴｒ１を選定することになる。その結果、大型で高価な出力用トランジスタを使用する必要があり、装置の大型化やコストアップを招くものであった。
【００３１】
一方、本発明に係るＤ／Ａ変換装置Ａでは、連続最大許容電流に対してはばらつきの少ないソフトウェアを用いているので、例えば図４（ｂ）に示すように出力許容電流の仕様を１０ｍＡ（図中の破線ｈ）から１５ｍＡに変更する場合でも連続最大許容電流の値はそのままでよく、従来例に比べて出力用トランジスタＴｒ１の小型化が可能である。また、出力許容電流の仕様を大きくすることによって、接続できる機器の幅が拡がることからユーザの利便性が向上し、さらに過電流の検出精度が向上することで、過電流による内部回路（例えば出力用トランジスタＴｒ１や抵抗Ｒ１や電源ＩＣなど）の破損を防止することができ、その結果信頼性の高いＤ／Ａ変換装置Ａを提供することができる。なお、図４（ｂ）中の二点鎖線ｇは、出力電流を連続最大許容電流以下に制限するための閾値を示しており、出力電流がこの閾値を超えると、ソフトウェア（電流演算手段１３および電流監視手段１２）により電流制限が実行されるのである。
【００３２】
また、出力許容電流の仕様を従来例と同じ値に設定した場合には、従来例に比べて連続最大許容電流の小さいトランジスタを用いることができるので、小型化ならびに低コスト化を実現することができる。さらに、瞬時的な過電流に対しては演算処理などの遅れからソフトウェアでは対応できない場合もありうるが、本実施形態では、図４（ｂ）に示すように瞬時的な過電流に対しては出力遮断用トランジスタＴｒ２を用いているので、演算処理などによって遅れることがなく確実に電流制限を行うことができる。なお、図４（ｂ）中の斜線部ｆは、出力遮断用トランジスタＴｒ２のオン電圧の変動に伴う出力用トランジスタＴｒ１の閾値のばらつき幅を示している。
【００３３】
ここにおいて、図４（ｂ）中の実線ｊは、例えば出力端子の短絡などによって生じる瞬時的な過電流を示しており、この場合、出力遮断用トランジスタＴｒ２がオンになることによって、出力用トランジスタＴｒ１に瞬時的に流れる電流が閾値ｆ以下に制限される。また、図４（ｂ）中の実線ｋは、負荷電流の大きいアナログ機器が接続された場合に連続的に流れる過電流を示しており、この場合、出力用トランジスタＴｒ１に連続的に流れる電流が閾値ｇ以下に制限される。
【００３４】
なお、上述した実施形態は一例であって、瞬時最大許容電流に対しては電子回路により電流制限を行い、連続最大許容電流に対してはソフトウェアにより電流制限を行うようになっていれば、他の構成であってもよい。
【符号の説明】
【００３５】
１  ＣＰＵ
２  Ｄ／Ａコンバータ（Ｄ／Ａ変換回路）
Ａ  Ｄ／Ａ変換装置
ＯＰ１  オペアンプ（増幅回路）
Ｔｒ１  出力用トランジスタ（出力回路）
Ｔｒ２  出力遮断用トランジスタ（第１の過電流保護手段）
【図１】
2011019070.tif 000003
【図２】
2011019070.tif 000004
【図３】
2011019070.tif 000005
【図４】
2011019070.tif 000006
【図５】
2011019070.tif 000007