(57)【要約】【課題】デジタル制御式の二つの出力ステージを利用して迅速な負荷の過渡的変動の回復を達成する完全一体型DC-DCコンバータを提供すること。【解決手段】DC-DCコンバータ１０はメインコンバータ出力ステージ１２と並列に接続された補助コンバータ出力ステージ１４を備えている。メイン出力ステージ１２は定常状態作動を担い、大きなインダクタ及び低いオン抵抗のパワートランジスタを用いて、高い変換効率を達成するように設計される。補助コンバータ出力ステージ１４は過渡的変動の抑制を担い、負荷の過渡的変動が生じたときにのみ作動する。補助コンバータ出力ステージ１４は、メインコンバータ出力ステージ１２よりも大幅に小さいインダクタ及びパワートランジスタでもって良好に動作し、チップサイズの増大を従来の２ステージ構成のものに比して格段に小さくするとともに、バランスの良い電力変換効率と動的特性を実現することができる。【選択図】図１
2011259686.tif 000002
【特許請求の範囲】
【請求項１】
メインコンバータ出力ステージと、
前記メインコンバータ出力ステージに並列に接続された補助コンバータ出力ステージと、
前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージに接続されていると共に、負荷の過渡変動が現れていないときに線形制御モードで作動する一方、負荷の過渡変動が検出されるときに非線形制御モードで作動するデジタルコントローラと、を備え、
前記デジタルコントローラは、前記負荷の過渡変動が検出されるときに出力電圧スルーレートを感知し、前記非線形制御モードから前記線形制御モードへ戻るスムースな移行を確実にするように前記線形制御モードに適用されるデューティ比の予測を決定することを特徴とするDC-DCコンバータ。
【請求項２】
前記線形制御モードが比例−積分−微分制御モードである、請求項１に記載のDC-DCコンバータ。
【請求項３】
前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージはそれぞれハイサイドスイッチ、ローサイドスイッチおよびインダクタを備えている、請求項１又は２に記載のDC-DCコンバータ。
【請求項４】
前記デジタルコントローラは、負荷の過渡変動が検出されず且つ前記DC-DCコンバータが定常状態で作動されているとき、前記補助コンバータ出力ステージを作動不能にする、請求項１〜３の何れか１項に記載のDC-DCコンバータ。
【請求項５】
前記補助コンバータ出力ステージに設けられた補助コンバータ出力ステージパワートランジスタのオン抵抗は、前記補助コンバータ出力ステージの作動時間が前記メインコンバータステージの回復時間よりも小さくなるようにされている請求項１〜４の何れか１項に記載のDC-DCコンバータ。
【請求項６】
前記オン抵抗の上限が約0.5 Ωである、請求項５に記載のDC-DCコンバータ。
【請求項７】
前記メインコンバータ出力ステージの前記補助コンバータ出力ステージに対するインダクタンスの比(LM/LA)は、過渡変動回復の間、誘導された出力電圧アンダシュートΔVUndershootが出力電圧のオーバシュートΔVOvershoot 以下となるようにされている請求項２〜６の何れか１項に記載のDC-DCコンバータ。
【請求項８】
メインコンバータ出力ステージに並列に接続された補助コンバータ出力ステージ、ならびに前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージに接続され、負荷の過渡変動が現れていないときに線形制御モードで作動し、負荷の過渡変動が検出されるときに非線形制御モードで作動するデジタルコントローラを備えたDC-DCコンバータの作動方法であって、
前記デジタルコントローラにより負荷の過渡変動が検出されないときに前記DC-DCコンバータを定常状態に維持するため前記デジタルコントローラを前記線形制御モードで作動し、
前記デジタルコントローラにより負荷の過渡変動が検出されるときに前記デジタルコントローラを前記非線形制御モードで作動するように駆動し、
前記デジタルコントローラを用いて負荷ステップの検知を実行し、
前記負荷ステップの検知に基づいて前記デジタルコントローラでもって前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージの切換指令を出力し、
前記デジタルコントローラでもってデューティ比予測を実行し、前記非線形制御モードから前記線形制御モードへのスムースな移行を確実にするために予測したデューティ比を前記線形モードに適用すること、を含むことを特徴とするDC-DCコンバータの作動方法。
【請求項９】
前記コンバータの出力電圧が定常状態に落ち着くまでブロック状態を適用することを更に含む、請求項８記載のDC-DCコンバータの作動方法。
【請求項１０】
前記線形制御モードは比例−積分−微分制御である、請求項８又は９に記載のDC-DCコンバータの作動方法。
【請求項１１】
前記メインコンバータ出力ステージの前記補助コンバータ出力ステージに対するインダクタンスの比率(LM/LA) は、過渡変動回復の間、誘導される出力電圧アンダシュートΔVUndershootが、常に出力電圧オーバシュートΔVOvershoot以下となるようにされている、請求項８〜１０の何れか１項に記載のDC-DCコンバータの作動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル制御式一体型DC-DCコンバータに関し、特に、過渡変動抑圧機能を組み入れたデジタル制御式一体型DC-DCコンバータおよびその作動方法に関するものである。
【背景技術】
【０００２】
デジタル制御式DC-DCコンバータは、インテリジェント制御技術の導入に伴い、アナログ式のものよりも優れた適応性を示している。インテリジェント制御技術として、例えば、受動部品のばらつきを許容できる自動チューニングシステム（非特許文献１参照）の使用や、負荷状態に応じて高い電力変換効率を維持する出力トランジスタのサイズを動的に調整できる分割出力ステージの使用（非特許文献２参照）、およびパワートランジスタの作動時のターンオンおよびターンオフのデッドタイムを最適化できる１ステップデッドタイム補正（非特許文献３参照）等が知られている。さらに、デジタル制御式DC-DCコンバータは、線形および非線形作動モード間を継ぎ目なく切り換える機能を有し、最適に近い負荷過渡特性を達成している（非特許文献４参照）。
【０００３】
しかしながら、マイクロプロセッサに対する電源の要求はより厳しくなってきており、電源コンバータの設計はより困難なものとなってきている。最新のマイクロプロセッサを駆動するPoint-of-load (POL) DC-DC コンバータは、低出力電圧、高出力電流で動作し、且つ良好な負荷過渡特性を提供する必要があるが、同時に高効率を維持する必要がある。コンバータの過渡特性を改良するために、より小さなLCフィルタおよびより高いスイッチング周波数またはマルチフェーズ／インタリーブ方式が提案されている。例えば、非特許文献５に開示のものがそれである。しかしながら、これらの解決法は通常、効率低下を余儀なくされる。この問題に対処するために、非特許文献６には、より小さいフィルタインダクタンスを有する追加のパワー出力ステージがメインのコンバータに追加されて、定常状態での効率を悪化することなく出力電圧のオーバシュートを低減するようにしたものが提案されている。しかしながら、実施態様等により、補助のステージの使用は貴重なスペースを占有する可能性がある。
【０００４】
メインの出力ステージと並列に接続された補助出力ステージを組み込んだ、デジタル的に制御される過渡変動抑制方法が、非特許文献７に提案されている。デジタル的に制御される過渡変動抑制方法において、コンデンサの充電バランスの原理が適用されて出力電圧を単一のスイッチング動作で許容範囲内に戻すことが行われている。その結果、非常に短い回復時間が実現されている。補助ステージは、負荷電流のシンクまたはソースを補助するために用いられており、負荷変動発生時に出力電圧をすばやく戻すことを助けている。補助パワートランジスタは、メイン出力ステージのものよりもかなり小さい方が望ましい。従って、２つの出力ステージに要求される面積が非常に大きくなることは回避でき、これにより補助ステージを半導体集積回路として実現することが可能となってくる。
【０００５】
上述の事情を考慮し、迅速な負荷変動回復を達成すると共に、重大な面積上の不利を招くことなく電力変換効率と動的特性の良好な特性を両立する完全一体型のDC-DCコンバータが望まれている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】“Limit-cycle oscillations based auto-tuning system for digitally controlled DC-DC power supplies”, by Z. Zhao, A. Prodic, IEEE Trans. Power Electronics, vol. 24, no. 6, pp. 2211-2222, Nov. 2007
【非特許文献２】“A digitally controlled DC-DC converter module with a segmented output stage for optimized efficiency”, by O. Trescases, W.T. Ng, H. Nishio, M. Edo and T. Kawashima, Proc. Int. Symp. Power Semiconductor Devices and ICs, June 2006, pp. 373-376
【非特許文献３】“One-step digital dead-time correction for DC-DC converters”, by A. Zhao, A. A. Fomani and W.T. Ng, Proc. Applied Power Electronics Conf.,.Feb. 2010, pp. 132-137
【非特許文献４】“Minimum deviation digital controller IC for single and two phase DC-DC switch-mode power supplies”, by A. Radic, Z. Lukic, A. Prodic and R. de Nie, Proc. Applied Power Electronics Conf.,.Feb. 2010, pp. 1-6
【非特許文献５】“Critical Inductance in Voltage Regulator Modules”, P.L. Wong, F.C. Lee, Px Xu and K.Yao, IEEE Transaction on Power Electronics, Vol. 17, No. 4, Jul. 2002, pp. 485-492
【非特許文献６】“A fast transient recovery module for DC-DC converters”, by P.J. Liu, H. J. Chiu, Y.K. Lo, and Y.-J. E. Chen, IEEE Trans. Industrial Electronics, vol. 56, no. 7, pp. 2522-2529, July 2009
【非特許文献７】“A Digitally Controlled Transient Suppression Method for Integrated DC-DC Converters”, K. NG, J. Wang, and W.T.  Ng, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), Dec. 2008
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここにおいて、本発明は上述の如き事情を背景として為されたものであって、その解決課題とするところは、デジタル制御される２つの出力ステージを用いて迅速な負荷変動回復を達成することができる新規な構造の完全一体型DC-DCコンバータを提供することにある。また、かかる完全一体型DC-DCコンバータの新規な作動方法を提供することも、目的とする。
【課題を解決するための手段】
【０００８】
かかる課題を解決するために為された本発明のDC-DCコンバータは、補助出力ステージと並列に接続されたメイン出力ステージを備えている。メイン出力ステージは、定常状態の作動を担い、そして大きなインダクタおよび低いオン抵抗のパワートランジスタを用いて高変換効率を達成するように設計されている。補助出力ステージは、過渡変動抑圧を担い、そして負荷の過渡変動が生じたときのみ作動する。補助出力ステージは、メイン出力ステージのものよりも大幅に小さいインダクタおよびパワートランジスタと共に良好に作動し、かくしてチップサイズの増大を従来の２つの出力ステージを持つコンバータに比して格段に小さくするとともに、バランスのよい電力変換効率と動的特性を実現することができる。
【０００９】
より具体的には、DC-DCコンバータに関する本発明は、メインコンバータ出力ステージと、前記メインコンバータ出力ステージに並列に接続された補助コンバータ出力ステージと、前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージに接続されていると共に、負荷の過渡変動が現れていないときに線形制御モードで作動する一方、負荷の過渡変動が検出されるときに非線形制御モードで作動するデジタルコントローラと、を備え、前記デジタルコントローラは、前記負荷の過渡変動が検出されるときに出力電圧スルーレートを感知し、前記非線形制御モードから前記線形制御モードへ戻るスムースな移行を確実にするように前記線形制御モードに適用されるデューティ比の予測を決定することを特徴とする。好ましくは、線形制御モードは、比例−積分−微分（ＰＩＤ）制御モードとされる。
【００１０】
好ましくは、メインコンバータ出力ステージおよび補助コンバータ出力ステージは、それぞれハイサイドスイッチ、ローサイドスイッチおよびインダクタを備えている。両ステージのスイッチは、デジタルコントローラに接続されており、当該コントローラが両ステージの作動を制御することができるようになっていてもよい。また、好ましくは負荷の過渡変動が検出されず且つDC-DCコンバータが定常状態で作動されているとき、デジタルコントローラは補助コンバータ出力ステージを作動不能にする。
【００１１】
更に好ましくは、補助コンバータ出力ステージに設けられた補助コンバータ出力ステージパワートランジスタのオン抵抗は、補助コンバータ出力ステージ作動時間がメインコンバータステージ回復時間よりも小さくなるようにされている。
【００１２】
DC-DCコンバータの作動方法に関する本発明は、メインコンバータ出力ステージに並列に接続された補助コンバータ出力ステージ、ならびに前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージに接続され、負荷の過渡変動が現れていないときに線形制御モードで作動し、負荷の過渡変動が検出されるときに非線形制御モードで作動するデジタルコントローラを備えたDC-DCコンバータの作動方法であって、前記デジタルコントローラにより負荷の過渡変動が検出されないときに前記DC-DCコンバータを定常状態に維持するため前記デジタルコントローラを線形制御モードで作動し、前記デジタルコントローラにより負荷の過渡変動が検出されるときに同デジタルコントローラを非線形制御モードで作動するように駆動し、前記デジタルコントローラを用いて負荷ステップの検知を実行し、前記負荷ステップの検知に基づいて前記デジタルコントローラでもって前記メインコンバータ出力ステージおよび前記補助コンバータ出力ステージの切換指令を出力し、前記デジタルコントローラでもってデューティ比予測を実行し、前記非線形制御モードから前記線形モードへのスムースな移行を確実にするために予測したデューティ比を前記線形モードに適用することを含むことを特徴とする。より好ましくは、コンバータの出力電圧が定常状態になるまで前記線形モードから前記非線形モードへの移行を禁止するブロック状態を有する。
【発明の効果】
【００１３】
本発明に従うDC-DCコンバータおよびその作動方法によれば、デジタルコントローラは、負荷の過渡変動が検出されるときに出力電圧スルーレートを感知して、線形制御モードに適用されるデューティ比の予測を決定することから、非線形制御モードから線形制御モードへ戻るスムースな移行が確実に実現でき、メインおよび補助出力ステージを用いて迅速な負荷変動回復を達成することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に従う二つの出力ステージを組み込んだデジタル制御方式DC-DCコンバータの概略ブロック図である。
【図２】図１に示されるDC-DCコンバータの、重負荷から軽負荷への過渡変動下での、負荷電流(Iout)、メインステージインダクタ電流(ILM)、補助ステージインダクタ電流(ILA)および出力電圧変化(Vout-Vref)の理論上の波形を示す。
【図３】図１に示されるDC-DCコンバータに組み込まれたデジタルコントローラの作動を示す状態図である。
【図４】インダクタンスLM/LA の許容範囲を示すグラフである。
【図５】図１に示されるDC-DCコンバータ用の補助コンバータ出力ステージのオン抵抗を考慮した、重負荷から軽負荷への過渡変動下での、負荷電流(Iout)、メインステージインダクタ電流(ILM)、補助ステージインダクタ電流(ILA)の理論上の波形を示す状態図である。
【図６】異なるオン抵抗を有する補助スイッチを用いているコンバータの動的特性を示すグラフである。
【図７】異なるオン抵抗を有する補助スイッチにおける過渡的な電流を示すグラフである。
【図８】メインステージインダクタにおける電流を示すグラフである。
【図９】メインステージインダクタにおける電流を示すグラフである。
【図１０】異なるオン抵抗を有する補助出力ステージの作動時間の比較を示すグラフである。
【図１１】メインおよび補助出力ステージの相対的な大きさを示す代表的な出力ステージのレイアウト例を示す図である。
【図１２】予測デューティサイクルを決定するために図１に示されるDC-DCコンバータの出力電圧スルーレートの検出を説明する図である。
【図１３】従来の単一ステージ装置を用いた場合の、2.25Aから0.25Aへの負荷の過渡変動下での動的応答性を示すグラフである。
【図１４】本発明に従う二つの出力ステージを用いた場合の、2.25Aから0.25A への負荷の過渡変動下での動的応答性を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明をさらに具体的に明らかにするために、本発明の一実施形態について、図面を参照しつつ説明する。図１には、本発明の第一の実施形態として、二つの出力ステージをデジタル制御することで負荷の過渡変動の迅速な回復を達成する完全一体型DC-DCコンバータ１０が示されている。図１に示されるように、DC-DCコンバータ１０は、メインコンバータ出力ステージ１２に並列に接続された補助コンバータ出力ステージ１４を備えている。メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４は、それぞれ例えばMOSFETにより構成されたハイサイドスイッチ、ローサイドスイッチおよびインダクタを備えている。デジタルコントローラ１６がDC-DCコンバータ１０の全体の作動を制御するように設けられており、メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４に接続されている。メインコンバータ出力ステージ１２は定常状態での作動を担い、大きなインダクタおよび低いオン抵抗のパワートランジスタを用いて高変換効率を達成するように設計されている。補助コンバータ出力ステージ１４は、過渡変動抑圧を担い、負荷の過渡変動が生じたときにのみ作動する。すなわち、負荷の過渡変動が検出されず且つDC-DCコンバータ１０が定常状態で作動されているとき、デジタルコントローラ１６は補助コンバータ出力ステージ１４を作動不能にする。補助コンバータ出力ステージ１４は、より小さいインダクタを用いて実現できることから、より高いスルーレートで電流をソース又はシンクして出力電圧をその定常状態の値に迅速に回復することができる。デジタルコントローラ１６は、“An optimal control method for buck converters using a practical capacitor charge balance technique”, by E. Meyer, Z. Zhang, and Y.F. Liu, IEEE Trans. Power Electronics, vol. 23, no. 4, pp. 1802-1812, July 2008に記載されているような、実践的なコンデンサの充電バランスの原理を利用して、メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４の切換指令を発生する。例えば補助コンバータ出力ステージ１４を介して放たれる電荷量は、メインコンバータ出力ステージ１２により注入された超過電荷量に等しい。
【００１６】
図２（ａ）〜（ｄ）には、メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４の両方の、重負荷から軽負荷への過渡変動の間における理論上の電流波形の例が示されている。DC-DCコンバータ１０は負荷電流ステップに対して直ちに反応すると想定される。大きさΔIout を有する負荷の過渡変動が検出されると、メインコンバータ出力ステージ１２のインダクタ電流ILMが、一定傾斜k1でもってTRの終端となる新たな定常状態負荷電流のレベルに到達するまで減少する。ところで、tonの間、補助コンバータ出力ステージ１４のインダクタは、出力コンデンサから電流ILAを傾斜k2で引き出し、その後ゼロまで傾斜k3でtoffの間増加する。デジタルコントローラ１６は、３つの制御パラメータである、メインステージ回復タイム(TR)、補助ステージオンタイム(ton)および補助ステージオフタイム(toff)を、補助コンバータ出力ステージ１４から放たれるコンデンサの電荷がメインコンバータ出力ステージ１２によって注入される超過電荷に等しくされるようにして決定する。図２の（ｂ）および（ｃ）における２つのシェード付三角形の面積を等しくすることによって、これら制御パラメータが次のように計算される：
【数１】
2011259686.tif 000003
【数２】
2011259686.tif 000004
【数３】
2011259686.tif 000005
ここで
【数４】
2011259686.tif 000006
【数５】
2011259686.tif 000007
【数６】
2011259686.tif 000008
パラメータVin およびVout はそれぞれDC-DCコンバータ１０の入力および出力電圧であり、LM およびLA はそれぞれメインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４のインダクタンスである。あらゆる設計において、これらの値は k1、 k2 および k3 と共に周知の定数としてみることができる。TR、 ton およびtoff を計算するために必要な未知のパラメータは即時の負荷電流ステップΔIout のみである。
【００１７】
デジタルコントローラ１６は、作動の定常状態および過渡変動回復プロセスのいずれもの間、メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４への制御指令を生成する。図３には、デジタルコントローラ１６の好ましい作動を説明する状態図が示されている。電源投入後、デジタルコントローラ１６のソフトスタート動作により、出力電圧が目標値まで徐々に上昇する。そして従来のPID制御モード（線形制御モード）の下で定常状態に落ち着く。この間、メインコンバータ出力ステージ１２のみが作動する。デジタルコントローラ１６によって負荷の過渡変動が検出されると、PID制御モードが中断されて、メインコンバータ出力ステージ１２および補助コンバータ出力ステージ１４の両方が過渡変動回復を実行するように切り換わる非線形制御モードに入る。異なる負荷ステップΔIoutに関する制御パラメータTR、 tonおよび toffは前もって等式(1)-(3)から算出され、デジタルコントローラ１６（またはそれに関連するメモリ）に設けられた参照表に組み込まれる。デジタルコントローラ１６は、検出されたΔIoutを、単にインデックスとして用い、TR、 ton、 toffを決定し制御指令を出力する。過渡変動回復プロセスの終了までに、過渡変動後の新しい定常状態デューティ比がΔIoutに従い予測される。新しいデューティ比は、PID制御モードが再開される際に適用され、PIDの線形制御モードへの継ぎ目のない移行を達成する。出力が十分に落ち着くまでは、非線形制御の誤動作を防ぐために、システムが強制的にPID線形制御モードで駆動させる短期間のブロック状態へ移行する。このブロック状態は、所定の切換サイクルの間に、検出された出力電圧のエラー信号が略ゼロとなるときに終了する。出力パスの損出要素により、メインコンバータ出力ステージ１２のスイッチングノードで見られる実際の定常状態デューティ比は、たとえ入力電圧に対する出力電圧の比が同じままであっても、異なる負荷電流で変化する。
【００１８】
図２（ｄ）に示す典型的な重負荷から軽負荷への任意の大きさの過渡変動のために、過渡変動回復の間、誘導された出力電圧のアンダシュートΔVUndershootが常に出力電圧のオーバシュートΔVOvershoot以下となるように、インダクタンスの比LM/LA が決定される。本実施形態のDC-DCコンバータ１０に関し、ΔVOvershoot およびΔVUndershootは、以下のように導くことができる：
【数７】
2011259686.tif 000009
【数８】
2011259686.tif 000010
ここで  
【数９】
2011259686.tif 000011
Cout はコンバータの出力キャパシタンスであり、k1〜k3 は等式(4) 〜(6)のように定義される。
次式を仮定して
【数１０】
2011259686.tif 000012
次式を成す
【数１１】
2011259686.tif 000013
式(11)を処理することによって、以下の不等式が得られる：
【数１２】
2011259686.tif 000014
式(12) の左辺は、Vin とVout のあらゆる組み合わせについてx と関連してプロットできる。式(12) を満足するx の範囲は、図４に示されるように容易にグラフを用いて定めることができる。より大きなx は、結果としてより小さな補助コンバータ出力ステージインダクタンスになるので、好ましい。
【００１９】
補助コンバータ出力ステージ１４のパワートランジスタのサイズは、それらのオン抵抗Ron_A の影響を分析することによって決定される。図５（ａ）〜（ｃ）には、重負荷から軽負荷への過渡変動の間のRon_A を考慮した理論上の電流および出力電圧の波形が示されている。メインコンバータ出力ステージ１２のパワートランジスタのオン抵抗 HSmain および LSmainは、定常状態における高い変換効率の要求のために小さくされている。従って、その影響は無視することができ、式(1) および (4) は実現可能である。Vin と Vout との電圧差はハイサイド補助トランジスタHSAux に亘る電圧降下よりも格段に大きい。従って、toff 間の波形は、なおも線形のように見え、式(6)は実現可能である。ローサイド補助スイッチLSAux はオンであるとき、ton の間のILA の式は以下のとおりである：
【数１３】
2011259686.tif 000015
下式は２つの出力ステージからのコンデンサ充電の式である：
【数１４】
2011259686.tif 000016
【数１５】
2011259686.tif 000017
次式により
【数１６】
2011259686.tif 000018
ton は式(16)から求められ、そしてtoff は次のとおり計算される：
【数１７】
2011259686.tif 000019
より詳細には、Ron_A は、すべての可能性のあるΔIoutの下で結果として生じるton+toff（補助ステージ作動時間）がTR（メインステージ回復時間）よりも小さくなるように、十分に小さくなくてはならない。Vin、Vout、 LM およびLAのあらゆる組み合わせに関し、最大の可能なRon_A は次式により求めることができる：
【数１８】
2011259686.tif 000020
Ron_A の範囲内で、より大きいRon_A は、結果としてより小さい補助ステージトランジスタをもたらすが、補助ステージ電流のスルーレートが低下するため、より高い出力電圧のオーバシュート（重負荷から軽負荷への負荷の過渡変動）をもたらす。物理的面積とオーバシュートのトレードオフによりRon_A  が選択されるとき、実際のトランジスタサイズは、かかるコンポーネントの製造に用いられる技術により決定することができる。
【００２０】
動的特性についてのRon_A の影響を説明するために、降圧コンバータを設計し、表１のパラメータを用いて、パワーエレクトロニクス回路解析ソフトウエアであるPSIM（登録商標、POWERSIM INC社製）を用いてシミュレーションを行った。定常状態の作動において、システムは、出力電圧を一定にするために従来の線形PWMコントローラで制御する。スイッチング周波数は390 kHzである。負荷電流ステップが生じるとき、システムは過渡変動回復モードに入り、メインおよび補助スイッチが本提案の方法を用いて制御される。この回復プロセスの終了によって、システムは線形モードに戻るが、出力電圧は従来のPWMコントローラにより調整される。異なるRon_Aの下でのメイン出力ステージの回復時間および補助出力ステージのターンオンおよびターンオフ時間が、数値解析ソフトウエアであるMATLAB（登録商標、Math Works社製）を用いて計算され過渡変動の波形を得るために適用される。
【００２１】
【表１】
2011259686.tif 000021
【００２２】
図６は、-3Aの負荷過渡変動の間の出力電圧の波形を示す。Ron_A = 0.1 Ω の場合は最も低いオーバシュート(40 mV)を示すが、過渡変動回復の間は20 mV 電圧のアンダシュートが観察される。Ron_A = 0.5 Ωに関しては、オーバシュートが50 mV まで跳ね上がるが、アンダシュートは観察されず、合計の電圧偏差は前者の場合と比べて10 mV 低減される。これらの両方の場合において、出力電圧が過渡変動回復の後直ちに落ち着き、定常状態の線形制御へのスムースな移行が達成される。Ron_A が0.7 Ωに増大すると、オーバシュートのピークは58 mV に増大され、線形制御が引き継いだ後、２次的な電圧上昇が生じる。この電圧上昇が落ち着くのには、２０以上の追加のスイッチングサイクルを必要とする。
【００２３】
Ron_A の出力電圧波形における変化は、補助およびメインコンバータ出力ステージ１４,１２の過渡的な電流変動の波形を解析することにより説明することができる。図７に示されるように、Ron_A の値の増加は、補助コンバータ出力ステージ１４の電流ILAのスルーレートを減少し、ローサイドの補助スイッチに亘る電圧降下がVout に等しいポイントで飽和する。したがって、より長い補助コンバータ出力ステージ１４の作動時間（ton および toffの合計） が、コンデンサの充電バランスを達成するために要求される。
【００２４】
過渡変動回復の間の電圧のオーバシュートおよびアンダシュートは、主にILAのスルーレートおよび達成可能な最大電流に依存する。Ron_A を0.1 Ω から0.5 Ωに増加したとき、補助電流のピークは4 A 超から 2 Aに低下し、出力電圧におけるアンダシュートを解消するが、わずかにより高いオーバシュートを生じる。Ron_A を0.7 Ω に増加するときも同じ傾向が継続する。
【００２５】
過渡変動回復から線形制御モードへ戻る移行後の出力電圧の設定は、メインコンバータ出力ステージ１２の回復時間と補助コンバータ出力ステージ１４の作動時間に強く依存する。図７〜９から観察できるように、0.1 Ω および 0.5 Ωの Ron_Aに関し、補助出力ステージの作動時間はメインコンバータ出力ステージ１２の回復時間よりも短い。コンデンサの充電バランスは、制御の切り換えが線形制御モードに戻るときに達成される。出力電圧は、モード移行のポイントで定常状態の値に達し、その後落ち着く。しかしながら、Ron_A = 0.7 Ωに関しては、補助コンバータ出力ステージ１４の要求される作動時間は、メインコンバータ出力ステージ１２の回復時間よりも長く、モード移行時に、コンデンサの充電バランスがとれていない。線形制御モードに引き継がれた後、補助コンバータ出力ステージ１４が未だ作動した状態で出力の調整が試みられる。線形制御ループの伝達関数は、補助コンバータ出力ステージ１４がオフするまでデジタルコントローラ１６が適切に作動しないため、一時的に乱される。これは、二次的な電圧バンプおよび長い整定時間を生じさせる。
【００２６】
上記分析から、補助コンバータ出力ステージ１４における出力のサイズは、Ron_A が過度に長い補助ステージ作動時間を生じさせないことを確実にするように選択されるべきである。最大の負荷過渡変動に基づいて、数式による分析から許容される最大のRon_Aを見積もるのに用いることができるであろう。研究中の降圧コンバータに関し、0.5 乃至 3 Aの変動幅を有する重負荷から軽負荷への過渡変動に対応するために、Ron_Aの異なる補助コンバータ出力ステージ１４に要求される各々の作動時間を計算で求め、図１０に示している。なお、同じ過渡変動の条件下で計算されるメインコンバータ出力ステージ１２の回復時間が、比較のために同様にプロットされている。コンバータは3 Aまでの大きさの負荷過渡変動に対処するように設計されているので、上限は約0.5Ωであるべきである。すなわち、メインコンバータ出力ステージ１２が93%のピーク出力変換効率を達成するのに25 mΩのオン抵抗のメインコンバータ出力ステージ１２が要求されるとすると、メインコンバータ出力ステージ１２の各スイッチよりも補助コンバータ出力ステージ１４の各スイッチが、２０倍小さくできることを意味する。図１１には、TSMC社製の 0.25 μm 12 V の二つの出力ステージの見本レイアウトが示されている。なお、各出力ステージ１２，１４の物理的サイズは、メタル配線部および絶縁ガードリングを備えているが、それらはMOSFETの実際のサイズに比例して小さくはならない。
【００２７】
補助コンバータ出力ステージ１４のサイズは、デジタルコントローラ１６の適切な線形作動を確実にするために、上述の基準に適合しなくてはならないが、集積化されたハイサイドおよびローサイドの各スイッチの最適化されたサイズ設定は、補助コンバータ出力ステージ１４におけるピーク電流と出力損失との間のトレードオフに依存する。チップの実装のためにはより少ない数のボンディングワイヤおよびI/O ピンが必要とされることから、より低い電流ピークの点でより小さなトランジスタサイズが好ましい。しかしながら、オン抵抗の増大および補助ステージ作動時間の延長は、過渡変動回復プロセスの間のより高い出力損失をもたらす。それ故、頻繁な負荷過渡変動を受けるPOL コンバータに関しては、熱損失を考慮すべきである。上述の降圧コンバータに関し、0.1 Ω から 0.5 ΩへのRon_Aの増大は、増大する前と比較して、80%だけ小さいサイズおよび50%だけ小さい電流ピークを結果としてもたらすが、補助コンバータ出力ステージ１４で失われる電力の量は2.5 倍増大される。 
【００２８】
上述したように、過渡変動回復プロセスの間、PID制御は中断され、かくしてデジタルコントローラ１６は、負荷電流の変化を伴うデューティ比を調整する能力を失う。PID制御が過渡変動回復プロセスの終了により再作動される際、デジタルコントローラ１６が保持するデューティ比は、過渡変動前の最初の負荷電流に対して適用可能なもののみである。もしデジタルコントローラ１６がその記憶されたデューティ比で作動を開始すれば、更なる出力電圧の偏差を引き起こし、過渡的負荷変動で生じた電圧ピークを超えることさえもある。ディスクリート部品で構成されたパワーステージに比べて集積化されたパワーステージは損失要素が大きいため、この二次的な電圧の偏差は、より深刻である。この問題を軽減するためには、PID制御モードが引き継いだ後すぐに出力電圧が定常状態付近に落ち着くように、負荷の過渡変動後の新しい定常状態デューティ比が予測され、回復プロセスの間にPID制御モードに適用される必要がある。従って、デジタルコントローラ１６は、線形PIDモードへのスムースな移行を達成するために、非線形制御による過渡変動の回復の終了までに新しい定常状態デューティサイクルを予測しかつ適用する必要がある。
【００２９】
各負荷の過渡変動前後のデューティサイクルの差を見積もるために、負荷の過渡変動ステップの大きさが必要であり、それは、以下に示されるように、出力電圧スルーレートで表わされる：
【数１９】
2011259686.tif 000022
デジタルコントローラ１６によって過渡変動の回復プロセスの初期に図１２に示されるようにサンプリング間隔ΔTsampleでもって、Voutの２つの連続したサンプルがとられる。したがって、式(19)は以下に等しい：
【数２０】
2011259686.tif 000023
負荷の過渡変動の前後のデューティサイクルの差は、次に以下のように見積もられる：
【数２１】
2011259686.tif 000024
Rloss はパワーパスにおける等価直列抵抗である。Rloss/Vin は以下に示されるように1Aの負荷電流の適用によって測定され計算される：
【数２２】
2011259686.tif 000025
ここで、Dideal は公称のVout/Vin、およびDIout=1A は負荷電流が1Aのときの実際のデューティサイクルである。ΔDを求めた後、デジタルコントローラ１６は、（重負荷から軽負荷への過渡変動の場合）先に保持されているデューティサイクルからΔDを差し引くことにより、新しい定常状態デューティサイクルを適用する。
【００３０】
［実施例］
チップ上にデジタル制御部および二つの出力ステージを備えた完全一体型DC-DCコンバータを、本発明に従い設計し製造した。DC-DCコンバータに組み込まれたデジタルコントローラは、TSMC社製の 0.25μm 2.5V 標準セルを用いて製造した。出力ステージならびに関連するゲートドライバは、TSMC社製 0.25μm 12Vの厚い酸化物デバイスを用いて製造した。各パワートランジスタは、中央に配置されたゲートドライバを有する２つの同一のセグメントに分けられている。このレイアウトの方策は、トランジスタを構成する各フィンガに対するゲート信号のタイミングのずれを低減した。メインおよび補助コンバータの複数のスイッチングノードは、パワーステージ電流が均等に分配されるように交互に配置して提供される。表２に示されるオン抵抗は設計目標の１つの例である。実際の値は、製造技術やアプリケーションにより変化する。製造された本発明の一体型DC-DCコンバータの実施例に関し、12Vゲート・ソース間電圧（PMOSに関して-12V）の下で、シミュレートしたパワートランジスタの典型的なオン抵抗を、以下表２に示す。
【００３１】
【表２】
2011259686.tif 000026
【００３２】
メイン出力ステージトランジスタは約90%のピーク効率を達成するように設計される一方、補助出力ステージトランジスタは、“integrated DC-DC converter with an auxiliary output stage for transient suppression” J. Wang, K. Ng, T. Kawashima, M. Sasaki, H. Nishio, A. Prodic, and W.T. Ng, in Proc. Electron Device and Solid State Circuits, Nov. 2009, pp. 380-383に論じられた基準に従う大きさに作られる。補助出力ステージの占有面積が20%未満となることが観察される。
【００３３】
次に、表３に具体的に記載された試験条件の下で計測された、本実施例のコンバータの過渡変動特性を計測した。従来の単一の出力ステージPIDコントローラおよび提案された二つの出力ステージコントローラに関する過渡変動の出力電圧波形は、図１３および１４に比較されている。2.25A 乃至 0.25A の負荷の過渡変動に関し、回復時間の280μs から50 μsへの低減およびオーバシュートの105mV から 51mVへの低減が観察された。補助ステージは定常状態において作動不能にされているので、２つの制御方法が同等の効率特性を有して当然である。 
【００３４】
【表３】
2011259686.tif 000027
【００３５】
上述の実験結果から、従来の単一ステージ線形コンバータと比較したときに、本発明が、同じ効率を保ちながら、過渡変動のオーバシュートを50%、および回復時間を80%低減できることが理解できる。更に、補助コンバータ出力ステージの設置が、20%未満の占有面積で実現できていることが観察される。
【００３６】
以上、本発明の実施形態および実施例について詳述してきたが、本発明は、これらの具体的な記載によって限定的に解釈されるものではなく、特許請求の範囲を逸脱しない限りにおいて、種々の変更および変形が可能であることは言うまでもない。例えば、デジタルコントローラは線形制御モードおよび非線形制御モードで作動しているとして説明されている。デジタルコントローラにより実行される機能は、プログラム可能な１またはそれ以上の装置またはディスクリート部品を利用して実施することができる。
【符号の説明】
【００３７】
１０：ＤＣ−ＤＣコンバータ、１２：メインコンバータ出力ステージ、１４：補助コンバータ出力ステージ、１６：デジタルコントローラ
【図１】
2011259686.tif 000028
【図２】
2011259686.tif 000029
【図３】
2011259686.tif 000030
【図４】
2011259686.tif 000031
【図５】
2011259686.tif 000032
【図８】
2011259686.tif 000033
【図９】
2011259686.tif 000034
【図１０】
2011259686.tif 000035
【図１２】
2011259686.tif 000036
【図６】
2011259686.tif 000037
【図７】
2011259686.tif 000038
【図１１】
2011259686.tif 000039
【図１３】
2011259686.tif 000040
【図１４】
2011259686.tif 000041