(57)【要約】【課題】作製工程を簡略化し、より低いコストで歩留まりよく作製できる薄膜トランジスタ、とその作製方法を提供することを課題の一とする。また、該薄膜トランジスタを用いた表示装置の作製方法を提供することを課題の一とする。【解決手段】パターニング工程に利用するパターンを、液滴吐出法により形成する。前記パターンを用いることより、導体パターン（ゲート配線、またはソース配線など）を形成するプロセスにおいて、露光工程や現像工程などが短縮でき、材料の使用量の削減も図れるため大幅なコストダウンが実現できる。また、基板が大型化しても生産性を下げることなく低コストで薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。【選択図】図１
2011091372.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、透光性を有する第１の導電層を形成し、
前記第１の導電層上に、液滴吐出法を用いて第１のマスクを形成し、前記第１のマスクを用いて前記第１の導電層をエッチングすることにより、第１のゲート電極層を形成し、
前記第１のゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化し、
前記脱水化または脱水素化させた酸化物半導体層上に、液滴吐出法を用いて第２のマスクを形成し、前記第２のマスクを用いて前記酸化物半導体層をエッチングすることにより、島状の酸化物半導体層を形成し、
前記島状の酸化物半導体層上に、透光性を有する第２の導電層を形成し、
前記第２の導電層上に、液滴吐出法を用いて第３のマスクを形成し、前記第３のマスクを用いて前記第２の導電層をエッチングすることにより、第１のソース電極層及び第１のドレイン電極層を形成し、
前記第１のゲート絶縁層、前記島状の酸化物半導体層、前記第１のソース電極層、及び前記第１のドレイン電極層上に前記島状の酸化物半導体層の一部と接する保護絶縁層を形成し、
前記保護絶縁層上に前記第１のソース電極層または前記第１のドレイン電極層と電気的に接続する透光性を有する画素電極層を、印刷法により形成することを特徴とする表示装置の作製方法。
【請求項２】
絶縁表面を有する基板上に、第１の導電層を形成し、
前記第１の導電層上に、液滴吐出法を用いて第１のマスクを形成し、前記第１のマスクを用いて前記第１の導電層をエッチングすることにより、第１のゲート電極層を形成し、
前記第１のゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化し、
前記脱水化または脱水素化させた酸化物半導体層上に、液滴吐出法を用いて第２のマスクを形成し、前記第２のマスクを用いて前記酸化物半導体層をエッチングすることにより、島状の酸化物半導体層を形成し、
前記島状の酸化物半導体層上に、第２の導電層を形成し、
前記第２の導電層上に、液滴吐出法を用いて第３のマスクを形成し、前記第３のマスクを用いて前記第２の導電層をエッチングすることにより、第１のソース電極層及び第１のドレイン電極層を形成し、
前記第１のゲート絶縁層、前記島状の酸化物半導体層、前記第１のソース電極層、及び前記第１のドレイン電極層上に前記島状の酸化物半導体層の一部と接する保護絶縁層を形成し、
前記保護絶縁層上に前記第１のソース電極層または前記第１のドレイン電極層と電気的に接続する透光性を有する画素電極層を、印刷法により形成することを特徴とする表示装置の作製方法。
【請求項３】
請求項１において、
前記第１のゲート電極層、前記第１のソース電極層、前記第１のドレイン電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛であることを特徴とする表示装置の作製方法。
【請求項４】
請求項２において、
前記第１のゲート電極層、前記第１のソース電極層、及び前記第１のドレイン電極層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする表示装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
さらに同一基板上に容量部を有し、
前記容量部は、容量配線及び該容量配線と重なる容量電極を有し、
前記容量配線及び前記容量電極は透光性を有する表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる薄膜トランジスタと、該薄膜トランジスタを用いた表示装置およびそれらの作製方法に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。例えば、酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【０００３】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
【０００４】
また、酸化物半導体を適用したＴＦＴは、非晶質としては比較的電界効果移動度が高い。そのため、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
現状では、製造プロセスにフォトリソグラフィ法を用いる加工方法が多く用いられている。フォトリソグラフィ法を用いる場合、露光パターン毎にフォトマスクも必要であるため、そのフォトマスクを製造する費用がかかり、製造コストの増大の原因の一つとなっている。また、フォトリソグラフィ法を用いる場合、均一性の向上のため、大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多いことが問題となっている。
【０００７】
また、酸化物半導体を適用したＴＦＴを用いた表示装置は、大型の表示装置に用途が大きく拡大していることから、更に、画面サイズの高精細化、高開口率化、高信頼性、大型化の要求が高まっている。今後、さらに表示装置が大型化していくと、余分な材料の消費量および廃液量が多い点で大量生産上、不利である。
【０００８】
本発明の一態様は、作製工程を簡略化し、より低いコストで歩留まりよく作製できる薄膜トランジスタ、とその作製方法を提供することを課題の一とする。また、該薄膜トランジスタを用いた表示装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、絶縁表面を有する基板上に、透光性を有する第１の導電層を形成し、第１の導電層上に、液滴吐出法を用いて第１のマスクを形成し、第１のマスクを用いて第１の導電層をエッチングすることにより、第１のゲート電極層を形成し、第１のゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化させた酸化物半導体層上に、液滴吐出法を用いて第２のマスクを形成し、第２のマスクを用いて酸化物半導体層をエッチングすることにより、島状の酸化物半導体層を形成し、島状の酸化物半導体層上に、透光性を有する第２の導電層を形成し、第２の導電層上に、液滴吐出法を用いて第３のマスクを形成し、第３のマスクを用いて第２の導電層をエッチングすることにより、第１のソース電極層及び第１のドレイン電極層を形成し、第１のゲート絶縁層、島状の酸化物半導体層、第１のソース電極層、及び第１のドレイン電極層上に島状の酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層上に第１のソース電極層または第１のドレイン電極層と電気的に接続する透光性を有する画素電極層を、印刷法により形成することを特徴とする表示装置の作製方法である。
【００１０】
本発明の一態様は、絶縁表面を有する基板上に、第１の導電層を形成し、第１の導電層上に、液滴吐出法を用いて第１のマスクを形成し、第１のマスクを用いて第１の導電層をエッチングすることにより、第１のゲート電極層を形成し、第１のゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化させた酸化物半導体層上に、液滴吐出法を用いて第２のマスクを形成し、第２のマスクを用いて酸化物半導体層をエッチングすることにより、島状の酸化物半導体層を形成し、島状の酸化物半導体層上に、第２の導電層を形成し、第２の導電層上に、液滴吐出法を用いて第３のマスクを形成し、第３のマスクを用いて第２の導電層をエッチングすることにより、第１のソース電極層及び第１のドレイン電極層を形成し、第１のゲート絶縁層、島状の酸化物半導体層、第１のソース電極層、及び第１のドレイン電極層上に島状の酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層上に第１のソース電極層または第１のドレイン電極層と電気的に接続する透光性を有する画素電極層を、印刷法により形成することを特徴とする表示装置の作製方法である。
【００１１】
上記構成において、ゲート電極層、ソース電極層及びドレイン電極層は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムから選ばれた金属元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いる。また、ソース電極層及びドレイン電極層は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
【００１２】
また、上記構成において、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電層をソース電極層、ドレイン電極層及びゲート電極層に用いることで画素部の透光性を向上させ、開口率を高くすることもできる。
【００１３】
本発明の一態様として、ボトムゲート構造の薄膜トランジスタを用いる。ボトムゲート構造にはソース電極層及びドレイン電極層上に重なる酸化物半導体層を有する逆コプラナ型（ボトムコンタクト型とも呼ぶ）、または、酸化膜半導体層上にソース電極層及びドレイン電極層が重なるチャネルエッチ型及びチャネル保護型があり、いずれも用いることができる。
【００１４】
また、チャネルエッチ型の場合、酸化物半導体層はチャネル形成領域上部において酸化物半導体層の一部がエッチングされている構造と、エッチングされない構造のどちらを用いても良い。
【００１５】
また、ソース電極層及びドレイン電極層を構成する上記金属元素を主成分とする膜と酸化物半導体層のそれぞれの間に上記酸化物導電層を形成し、接触抵抗を低減した高速動作が可能な薄膜トランジスタを構成することもできる。
【００１６】
上記構成において、薄膜トランジスタは、酸化物半導体層を有し、該酸化物半導体層上に酸化物絶縁層を有し、酸化物半導体層のチャネル形成領域上に接する酸化物絶縁層は保護絶縁層として機能する。
【００１７】
また、上記構成において、薄膜トランジスタの保護絶縁層として機能する酸化物絶縁層はスパッタ法で形成される無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
【００１８】
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。
【００１９】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層中に酸化珪素を含ませてもよい。
【００２０】
また、酸化物半導体層には、ＲＴＡ法等で高温短時間の脱水または脱水素化処理をしたものを用いる。
【００２１】
また、本発明の一態様である薄膜トランジスタを用いて、駆動回路部及び画素部を同一基板上に形成し、ＥＬ素子、液晶素子または電気泳動素子などを用いて表示装置を作製することができる。
【００２２】
本発明の一態様である表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他の薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。また、本発明の一態様である表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。
【００２３】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【００２４】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
【００２５】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２６】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【発明の効果】
【００２７】
本発明の一態様は、導体パターン（ゲート配線、またはソース配線など）を形成するプロセスにおいて、露光工程や現像工程などが短縮でき、材料の使用量の削減も図れるため大幅なコストダウンが実現できる。また、基板が大型化しても生産性を下げることなく低コストで薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様を説明する断面図。
【図２】本発明の一態様を説明する断面図工程図。
【図３】本発明の一態様を説明する断面図工程図。
【図４】本発明の一態様を説明する平面図。
【図５】本発明の一態様を説明する断面図及び平面図。
【図６】液滴吐出装置を説明する概要図。
【図７】本発明の一態様を説明する断面図。
【図８】本発明の一態様を説明する断面図及び平面図。
【図９】本発明の一態様を説明する断面図。
【図１０】半導体装置のブロック図を説明する図。
【図１１】信号線駆動回路の構成を説明する図。
【図１２】シフトレジスタの構成を示す回路図。
【図１３】シフトレジスタの構成を示す回路図及び動作を説明するタイミングチャート図。
【図１４】本発明の一態様を説明する断面図及び平面図。
【図１５】本発明の一態様を説明する断面図。
【図１６】本発明の一態様を説明する断面図。
【図１７】半導体装置の画素等価回路を説明する図。
【図１８】本発明の一態様を説明する断面図。
【図１９】本発明の一態様を説明する断面図及び平面図。
【図２０】電子ペーパーの使用形態の例を説明する図。
【図２１】電子書籍の一例を示す外観図。
【図２２】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２３】遊技機の例を示す外観図。
【図２４】携帯電話の一例を示す外観図。
【発明を実施するための形態】
【００２９】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
本実施の形態では、酸化物半導体層を用いた薄膜トランジスタと、該薄膜トランジスタを用いた表示装置およびそれらの作製方法について図１乃至図８を用いて説明する。
【００３１】
図１に示す薄膜トランジスタは、基板１００上にゲート電極層１０２、ゲート絶縁層１０５、酸化物半導体層１０８、ソース電極層１１２及びドレイン電極層１１３、保護絶縁層１１６、画素電極層１２１が設けられている。
【００３２】
図１（Ａ）では通常のチャネルエッチ型の薄膜トランジスタとして、ソース電極層１１２とドレイン電極層１１３との間で酸化物半導体層１０８の一部がエッチングされた構造を示したが、図１（Ｂ）に示すように酸化物半導体層１０８がエッチングされない構造としても良い。
【００３３】
ゲート電極層１０２は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有効であるが、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【００３４】
また、画素部の開口率を向上させる目的として、ゲート電極層１０２に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電層を用いることができる。本実施の形態では、透光性を有する酸化物導電層を用いてゲート電極層１０２を形成する場合について示す。
【００３５】
ゲート絶縁層１０５はＣＶＤ法やスパッタ法などで形成する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタルなどの単層膜または積層膜を用いることができる。
【００３６】
酸化物半導体層１０８は、Ｉｎ、Ｇａ、及びＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造とする。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。
【００３７】
酸化物半導体層１０８はスパッタ法を用いて形成する。膜厚は、１０ｎｍ以上３００ｎｍ以下とし、好ましくは２０ｎｍ以上１００ｎｍ以下とする。ただし、図１のように酸化物半導体層１０８は、ソース電極層１１２とドレイン電極層１１３の間の一部をエッチングした場合は、ソース電極層１１２又はドレイン電極層１１３と重なる領域よりも膜厚の薄い領域を有するようになる。
【００３８】
酸化物半導体層１０８は、ＲＴＡ法等で高温短時間の脱水化または脱水素化処理をしたものを用いる。脱水化または脱水素化処理は、高温の窒素、または希ガス等の不活性ガスや光を用いて５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【００３９】
酸化物半導体層１０８は、成膜された段階では多くの未結合手を有する非晶質であるが、上記脱水化または脱水素化処理の加熱工程を行うことで、秩序化された非晶質構造とすることができる。また、秩序化が発展すると、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物、または全体が微結晶群で形成されるようになる。ここで、微結晶の粒子サイズは１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタルであり、一般的にマイクロクリスタルと呼ばれる微結晶粒子よりも小さいサイズである。
【００４０】
ソース電極層１１２及びドレイン電極層１１３は、前述したゲート電極層１０２と同様の材料を用いることができる。
【００４１】
また、ゲート電極層１０２と同様に前述の透光性を有する酸化物導電層をソース電極層１１２及びドレイン電極層１１３に用いることで画素部の透光性を向上させ、開口率を高くすることができる。本実施の形態では、透光性を有する酸化物導電層を用いてソース電極層１１２及びドレイン電極層１１３を形成する場合について示す。
【００４２】
また、ソース電極層１１２及びドレイン電極層１１３となる前述の金属材料を主成分とする膜と酸化物半導体層１０８のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもできる。
【００４３】
酸化物半導体層１０８、ソース電極層１１２及びドレイン電極層１１３上には、保護絶縁層１１６として機能する酸化物絶縁層を有する。酸化物絶縁層にはスパッタ法で形成される無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
【００４４】
また、図１（Ｃ）に示すように、ソース電極層及びドレイン電極層は、透光性を有する酸化物導電層（ソース電極層１１２及びドレイン電極層１１３）及び金属材料を主成分とする膜との積層構造とすることもできる。透光性を有する酸化物導電層及び金属材料を主成分とする膜との積層構造とすることで、接触抵抗を低減させることができる。なお、図１（Ｃ）では、ソース電極層１１２及びドレイン電極層１１３に、透光性を有する酸化物導電層及び金属材料を主成分とする膜との積層構造を用いる場合について示したが、ゲート電極層１０２に、透光性を有する酸化物導電層及び金属材料を主成分とする膜との積層構造を用いてもよい。
【００４５】
以上のような構成とすることにより、信頼性が高く、電気特性の向上した薄膜トランジスタを提供することができる。
【００４６】
次に、図１で示したチャネルエッチ型薄膜トランジスタを含む表示装置の作製工程を例として、図２及び図３を用いて説明する。また、１９１は画素部、１９２は保持容量部、１９３は第１の端子部、１９４は第２の端子部を指す。
【００４７】
まず、基板１００を準備する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
【００４８】
また、基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜の単層、又は積層で形成すればよい。基板１００としてガラス基板のようにナトリウム等の可動イオンを含有する基板を用いる場合、下地膜として窒化シリコン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオンが酸化物半導体層や半導体層に侵入することを防ぐことができる。
【００４９】
次に、ゲート電極層１０２を含むゲート配線、容量配線１０３、及び第１の端子１０４を形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、導電膜を基板１００全面に成膜した後、インクジェット法、液滴吐出法によりマスク１０１ａ、マスク１０１ｂ、及びマスク１０１ｃを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０２を含むゲート配線、容量配線１０３、及び第１の端子１０４）を形成する（図２（Ａ）参照）。このとき段切れ防止のために、少なくともゲート電極層１０２の端部にテーパー形状が形成されるようにエッチングするのが好ましい。
【００５０】
ここで、液滴吐出法に用いる液滴吐出装置の一態様を図６に示す。液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２は、制御手段１４０７に接続され、それをコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。描画する位置は、例えば、撮像手段１４０４、画像処理手段１４０９、コンピュータ１４１０を用いて基板１４００上に形成されたマーカー１４１１を認識し、基準点を確定して決定すればよい。或いは、基板１４００の縁を基準にして基準点を確定させても良い。
【００５１】
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。勿論、基板１４００上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
【００５２】
ヘッド１４０５内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、複数種の材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。被処理物として、特に大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２と被処理物を有するステージとを、矢印の方向に相対的に走査し、描画する領域を自由に設定し、例えば同じパターンを一枚の基板に複数描画することもできる。
【００５３】
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておいてもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は８０℃以上１００℃以下で３分間、焼成は２００℃以上５５０℃以下で１５分間以上６０分間以下行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うための温度及び時間などの条件は、基板の材質及び組成物の性質に依存する。
【００５４】
本発明の一態様は、マスクの形成はインクジェット法、液滴吐出法を用いて形成するため、材料の利用効率が向上し、コスト削減、廃液処理量の削減が可能となる。また、配線の形成など、エッチングにより除去される領域が８０％以上の場合は、液滴吐出法によりマスクを形成することで、無駄になるレジスト液を削減することができるため、好ましい。また、液滴吐出法によりマスクを形成することで、フォトリソグラフィ工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストが削減でき、製造時間の短縮を図ることができる。液滴吐出法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行って撥液性領域を形成し、撥液性領域にマスクを形成してもよい。更に加えて、選択的にレーザ光を照射することにより親液性領域を形成し、その後親液性領域にマスクを形成してもよい。または、印刷法を用いて、被処理表面に選択的に撥液性領域又は親液性領域を形成し、その後親液性領域にマスクを形成してもよい。その結果、液滴吐出法により形成されたマスクを微細化することができる。
【００５５】
マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン）を用いることができる。例えばポリイミドを用いてインクジェット法によりマスクを形成する場合、所望箇所にインクジェット法によりポリイミドを吐出した後、焼成するため１５０℃以上３００℃以下で加熱処理を行うとよい。
【００５６】
ゲート電極層１０２を含むゲート配線と容量配線１０３、端子部の第１の端子１０４は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有効であるが、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【００５７】
例えば、ゲート電極層１０２の積層構造としては、アルミニウム上にモリブデンが積層された二層の積層構造、または銅層上にモリブデンを積層した二層構造、または銅上に窒化チタン若しくは窒化タンタルを積層した二層構造、窒化チタンとモリブデンとを積層した二層構造とすることが好ましい。３層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、アルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングステン、窒化タングステン、窒化チタンまたはチタンを上下層として積層した構造とすることが好ましい。
【００５８】
また、一部の電極層や配線層に透光性を有する酸化物導電層を用いて開口率を向上させることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等を用いることができる。図２乃至図４では、透光性を有する酸化物導電層を用いてゲート電極層１０２、容量配線１０３、及び第１の端子１０４を形成する場合について示す。なお、ゲート電極層１０２、容量配線１０３、及び第１の端子１０４は、透光性を有する酸化物導電層及び金属材料を主成分とする膜との積層構造とすることで、接触抵抗を低減させることもできる。
【００５９】
次いで、ゲート電極層１０２を含むゲート配線と容量配線１０３、及び端子部の第１の端子１０４上にゲート絶縁層１０５を全面に成膜する。ゲート絶縁層１０５はＣＶＤ法やスパッタ法などを用い、膜厚を５０ｎｍ以上２５０ｎｍ以下とする。
【００６０】
例えば、ゲート絶縁層１０５としてＣＶＤ法やスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで成膜する。勿論、ゲート絶縁層１０５はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００６１】
また、ゲート絶縁層１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００６２】
また、ゲート絶縁層１０５として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。
【００６３】
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０％以上７０原子％以下、窒素が０．５％以上１５原子％以下、シリコンが２５％以上３５原子％以下、水素が０．１％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５％以上３０原子％以下、窒素が２０％以上５５原子％以下、シリコンが２５％以上３５原子％以下、水素が１０％以上３０原子％以下の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００６４】
また、酸化物半導体膜１０６の成膜を行う前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０５の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく酸化物半導体膜１０６を成膜することによって、ゲート絶縁層１０５と酸化物半導体層１０８の界面にゴミや水分が付着するのを防ぐことができる。
【００６５】
次いで、ゲート絶縁層１０５上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ以下の酸化物半導体膜１０６を形成する（図２（Ｂ）参照）。
【００６６】
酸化物半導体膜１０６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の酸化物半導体膜を用いることができる。また、酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜中にＳｉＯｘ（Ｘ＞０）を含ませても良い。
【００６７】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．５、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、または、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いてスパッタ法により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
【００６８】
また、酸化物半導体成膜用ターゲットの充填率は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。これにより形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高い薄膜トランジスタを得ることができる。
【００６９】
スパッタ法には、スパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電流を用いるＤＣスパッタ法、パルス的にバイアスを与えるパルスＤＣスパッタ法などがある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【００７０】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００７１】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【００７２】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【００７３】
また、スパッタ法による成膜中に光やヒータによって基板を４００℃以上７００℃以下に加熱してもよい。成膜中に加熱することで、成膜と同時にスパッタによる損傷を修復させる。
【００７４】
また、酸化物半導体膜１０６の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い。プレヒート処理としては成膜チャンバー内を減圧下で２００℃以上６００℃以下に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【００７５】
また、酸化物半導体膜１０６の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内をクライオポンプを用いて中に残存している水分などを除去することが好ましい。
【００７６】
次に、インクジェット法、液滴吐出法によりマスク１０７を形成し、酸化物半導体膜１０６をエッチングする（図２（Ｃ）参照）。エッチングには、クエン酸やシュウ酸などの有機酸をエッチャントとして用いることが出来る。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去してＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を島状にし、酸化物半導体層１０８を形成する。酸化物半導体層１０８の端部をテーパー状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【００７７】
本発明の一態様は、マスクの形成はインクジェット法、液滴吐出法を用いて形成するため、材料の利用効率が向上し、コスト削減、廃液処理量の削減が可能となる。また、島状の酸化物半導体層の形成など、エッチングにより除去される領域が８０％以上の場合は、液滴吐出法によりマスクを形成することで、無駄になるレジスト液を削減することができるため、好ましい。また、液滴吐出法によりマスクを形成することで、フォトリソグラフィ工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間の短縮を図ることができる。液滴吐出法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行って撥液性領域を形成し、撥液性領域にマスクを形成してもよい。更に加えて、選択的にレーザ光を照射することにより親液性領域を形成し、その後親液性領域にマスクを形成してもよい。または、印刷法を用いて、被処理表面に選択的に撥液性領域又は親液性領域を形成し、その後親液性領域にマスクを形成してもよい。その結果、液滴吐出法により形成されたマスクを微細化することができる。
【００７８】
次いで、酸化物半導体層１０８の脱水化または脱水素化を行う。この脱水化または脱水素化を行う第１の加熱処理は、高温の窒素、または希ガス等の不活性ガスや光を用いて５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【００７９】
また、第１の加熱処理の条件、または酸化物半導体層１０８の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。また、微結晶膜の場合は、結晶成分の全体に占める割合が８０％以上（好ましくは９０％以上）であって、隣接する微結晶粒同士が接するように充填されているものが好ましい。また、酸化物半導体層１０８の全てが非晶質状態となる場合もある。
【００８０】
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００８１】
酸化物半導体層１０８に対して脱水化または脱水素化を行う加熱温度に昇温した後、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、水または水素を再び混入させないことが重要である。脱水化または脱水素化を行い、ｉ型の酸化物半導体層１０８をｎ型化（ｎ−、ｎ＋など）、即ち低抵抗化させた後、ｉ型化させて再び高抵抗化とした酸化物半導体層１０８を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオン特性となりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００８２】
また、加熱温度から降温するガス雰囲気は、加熱温度まで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
【００８３】
なお、第１の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８４】
上記、不活性気体雰囲気下での加熱処理を行った場合、ｉ型であった酸化物半導体層１０８は加熱処理により酸素欠乏型となってｎ型化、即ち低抵抗化する。その後、酸化物半導体層１０８に接する保護絶縁層として機能する酸化物絶縁層の形成を行うことにより酸化物半導体層１０８を酸素過剰な状態とすることでｉ型化、即ち高抵抗化させているとも言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを作製することができる。
【００８５】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層１０８の一部が結晶化することがある。第１の加熱処理後は、酸素欠乏型となって低抵抗化した酸化物半導体層１０８となる。第１の加熱処理後は、成膜直後の酸化物半導体膜１０６よりもキャリア濃度が高まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃度を有するようになる。
【００８６】
また、酸化物半導体層１０８の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜１０６に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、島状の酸化物半導体層に加工する。
【００８７】
次いで、フォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層１０２と同じ材料の配線や電極層に達するコンタクトホール１０９を形成する。このコンタクトホール１０９は後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。
【００８８】
次に、酸化物半導体層１０８上に導電層をスパッタ法や真空蒸着法で成膜する。導電層の材料としては、前述したゲート電極層１０２と同様の材料を用いることができる。
【００８９】
次に、インクジェット法、液滴吐出法によりマスク１１０ａ、マスク１１０ｂ、マスク１１０ｃ、マスク１１０ｄを形成し、エッチングにより不要な部分を除去してソース電極層１１２、ドレイン電極層１１３、接続電極１１４及びコンタクト１１５を形成する（図３（Ａ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。
【００９０】
本発明の一態様は、マスクの形成はインクジェット法、液滴吐出法を用いて形成するため、材料の利用効率が向上し、コスト削減、廃液処理量の削減が可能となる。また、配線の形成など、エッチングにより除去される領域が８０％以上の場合は、液滴吐出法によりマスクを形成することで、無駄になるレジスト液を削減することができるため、好ましい。また、液滴吐出法によりマスクを形成することで、フォトリソグラフィ工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間の短縮を図ることができる。液滴吐出法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行って撥液性領域を形成し、撥液性領域にマスクを形成してもよい。更に加えて、選択的にレーザ光を照射することにより親液性領域を形成し、その後親液性領域にマスクを形成してもよい。または、印刷法を用いて、被処理表面に選択的に撥液性領域又は親液性領域を形成し、その後親液性領域にマスクを形成してもよい。その結果、液滴吐出法により形成されたマスクを微細化することができる。
【００９１】
以上の工程で酸化物半導体層１０８をチャネル形成領域とする薄膜トランジスタ１５０が作製できる。
【００９２】
ここで、ゲート電極層１０２と同様に、ソース電極層１１２及びドレイン電極層１１３に透光性を有する酸化物導電層を用いることで画素部の透光性を向上させ、開口率を高くすることができる。また、ゲート電極層１０２と同様に、透光性を有する酸化物導電層及び金属材料を主成分とする膜との積層構造とすることで、接触抵抗を低減させることもできる。なお、図１乃至図４においては、導電層（ソース電極層１１２、ドレイン電極層１１３及び接続電極１１４）は、透光性を有する導電層を用いて形成する場合について示している。
【００９３】
また、ソース電極層１１２及びドレイン電極層１１３が形成される際に、ソース電極層１１２及びドレイン電極層１１３と同じ材料である第２の端子１１１を有する端子部が形成される。なお、第２の端子１１１はソース配線（ソース電極層１１２又はドレイン電極層１１３を含むソース配線）と電気的に接続されている。
【００９４】
また、端子部において、接続電極１１４は、ゲート絶縁膜に形成されたコンタクトホール１０９を介して端子部の第１の端子１０４と直接接続される。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
【００９５】
次いで、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｃ、及びマスク１１０ｄを除去し、薄膜トランジスタ１５０を覆う保護絶縁層１１６を形成する。保護絶縁層１１６はスパッタ法などを用いて得られる酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの酸化物絶縁膜を用いることができる。
【００９６】
保護絶縁層１１６は、スパッタ法など、保護絶縁層１１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、保護絶縁層１１６として酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。ここで、成膜時に水、水素等の不純物を混入させない方法として、成膜前に減圧下で１５０℃以上３５０℃以下の温度で２分間以上１０分間以下のプリベークを行い、大気に触れることなく保護絶縁層１１６を形成することが望ましい。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層１０８に接して形成する保護絶縁層１１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜が好ましい。
【００９７】
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
【００９８】
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。または、第１の加熱処理と同様に高温短時間のＲＴＡ処理を行っても良い。第２の加熱処理を行うと、保護絶縁層１１６と重なる酸化物半導体層１０８が接した状態で加熱される。なお、第２の加熱処理を行うと、第１の加熱処理で低抵抗化された酸化物半導体層１０８が酸素過剰な状態となり、ｉ型化（高抵抗化）することができる。
【００９９】
本実施の形態では、保護絶縁層１１６成膜後に第２の加熱処理を行ったが、加熱処理のタイミングは保護絶縁層１１６成膜以降であれば問題なく、保護絶縁層１１６成膜直後に限定されるものではない。
【０１００】
また、ソース電極層１１２及びドレイン電極層１１３に耐熱性のある材料を用いる場合には、第２の加熱処理のタイミングで、第１の加熱処理条件を用いた工程を行うことができる。この場合、加熱処理は保護絶縁層１１６成膜後の１回のみとすることも可能である。
【０１０１】
次に、フォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１１６のエッチングによりドレイン電極層１１３に達するコンタクトホール１１８を形成する。また、ここでのエッチングにより第２の端子１１１に達するコンタクトホール１１７、接続電極１１４に達するコンタクトホール１１９も形成する（図３（Ｂ）参照）。なお、コンタクトホール１１７、１１８、１１９の形成は、フォトリソグラフィ工程に代えてインクジェット法、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて形成してもよい。
【０１０２】
次いで、レジストマスクを除去した後、画素電極層１２１及び透明導電膜１２０、１２２を形成する。画素電極層１２１及び透明導電膜１２０、１２２は、透光性を有する材料を含む液体、又は、ペーストを用いたスクリーン印刷、オフセット印刷等の印刷法により、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などを含む組成物からなる所定のパターンを形成し、焼成して形成する。印刷法を用いることにより、所定の領域に形成することができるため、エッチング工程により除去する領域が少なく、原料を削減することが可能である。他の方法としては、スパッタ法により透明導電膜、若しくは光反射性の導電膜を形成して、インクジェット法、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて画素電極層１２１及び透明導電膜１２０、１２１を形成しても良い。
【０１０３】
また、このとき、保持容量部１９２におけるゲート絶縁層１０５及び保護絶縁層１１６を誘電体として、容量配線１０３と画素電極層１２１とで保持容量が形成される。
【０１０４】
また、透明導電膜１２０、１２２はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１０４と直接接続された接続電極１１４上に形成された透明導電膜１２２は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１１１上に形成された透明導電膜１２０は、ソース配線の入力端子として機能する接続用の端子電極である。
【０１０５】
この段階での断面図を図３（Ｃ）に示す。また、図３（Ｃ）は、図４のＡ１−Ａ２、及びＢ１−Ｂ２の断面図に相当する。
【０１０６】
また、図５（Ａ１）、図５（Ａ２）は、この段階でのゲート配線端子部の断面図及び平面図をそれぞれ図示している。図５（Ａ１）は図５（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図５（Ａ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図５（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、開口部を介して導通させている。また、接続電極１５３と透明導電膜１５５が保護絶縁層１５４に設けられたコンタクトホールを介して直接接して導通させている。
【０１０７】
また、図５（Ｂ１）、及び図５（Ｂ２）は、ソース配線端子部の断面図及び平面図をそれぞれ図示している。また、図５（Ｂ１）は図５（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図５（Ｂ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図５（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１８０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１８０とは電気的に接続しておらず、電極１５６を第２の端子１８０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１８０は、保護絶縁層１５４を介して透明導電膜１５５と電気的に接続している。
【０１０８】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１０９】
こうして、チャネルエッチ型の薄膜トランジスタ１５０及び保持容量部１９２を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１１０】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０１１１】
また、本実施の形態では、画素構成において容量配線を設ける例について示したが、本発明の一態様はこれに限定されず、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ねて保持容量を形成することもできる。この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。
【０１１２】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０１１３】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１１４】
また、垂直周期を１．５倍、好ましくは２倍以上にすることで応答速度を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０１１５】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０１１６】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１１７】
本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０１１８】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設ける。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１１９】
なお、図２乃至図４においては、ゲート電極層１０２、ソース電極層１１２及びドレイン電極層１１３に、透光性を有する酸化物導電層を用いて形成したが、本発明の一態様はこれに限定されない。図７に示すように、金属材料を主成分とする膜を用いてゲート電極層２０２、ソース電極層２２２及びドレイン電極層２２３を形成することができる。また、図２乃至図４において、容量配線１０３及び第１の端子１０４は、透光性を有する導電層で形成する場合について示しているが、図７に示すように、透光性を有する導電層に代えて、金属材料を主成分とする膜を用いて形成することもできる。
【０１２０】
ゲート電極層２０２、容量配線２０３、第１の端子２０４、ソース電極層２１２及びドレイン電極層２１３は、金属材料を主成分とする膜を用いて単層構造又は積層構造で形成することができる。例えば、ゲート電極層２０２、容量配線２０３及び第１の端子２０４として、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した構造とすることができる。また、３層構造としては、タングステン層または窒化タングステン層と、アルミニウムと珪素の合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることができる。また、ソース電極層２１２及びドレイン電極層２１３を３層構造で形成する場合には、一層目及び３層目の導電層として、耐熱性導電性材料であるチタン層を用い、２層目の導電層としてネオジムを含むアルミニウム合金層を用いる。このような構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。
【０１２１】
なお、本実施の形態はチャネルエッチ型の薄膜トランジスタを例として作製方法を説明したが、工程の順序を入れ替えることにより、ボトムコンタクト構造の薄膜トランジスタを作製することも可能である。また、図８（Ａ）は平面図であり、図８（Ｂ）は、図８（Ａ）におけるＡ１−Ａ２で切断した断面図である。
【０１２２】
図８に示す薄膜トランジスタ１５０は、基板１００上にゲート電極層１０２、ゲート絶縁層１０５、ソース電極層１１２及びドレイン電極層１１３、酸化物半導体層１０８を含む。また、ゲート絶縁層１０５、ソース電極層１１２及びドレイン電極層１１３、酸化物半導体層１０８上に保護絶縁層１１６が設けられている。
【０１２３】
以上の工程により、電気特性が良好で信頼性の高い薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。
【０１２４】
上記構成を有する本発明の一態様は、スループットや材料の利用効率を向上させた上で高い信頼性を備えた配線、導電層を形成することができる。従って、基板が大型化しても生産性を下げることなく低コストで薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。
【０１２５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１２６】
（実施の形態２）
本実施の形態では、実施の形態１に示したアクティブマトリクス基板を用いて、アクティブマトリクス型の液晶表示装置を作製する一例を示す。なお、本実施の形態は、他の実施の形態で示すアクティブマトリクス基板にも適用することができる。
【０１２７】
また、本実施の形態では、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を有する配線の配線抵抗が問題となるおそれがあるため、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
【０１２８】
アクティブマトリクス基板の断面構造の一例を図９（Ａ）に示す。実施の形態１では、画素部の薄膜トランジスタと保持容量部を図示したが、本実施の形態では、画素部の薄膜トランジスタ１５０と保持容量部とに加え、駆動回路部の薄膜トランジスタ１６０も図示して説明する。また、保持容量部、ゲート配線の端子部及びソース配線の端子部は、実施の形態１とは異なる構造を示す。また、画素部の表示領域となる部分において、ゲート配線、ソース配線、及び容量配線は、透光性を有する導電膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配線層は、配線抵抗を低抵抗とするため金属配線を用いることができる。
【０１２９】
容量配線１０３が、誘電体となるゲート絶縁層１０５ａ、１０５ｂを介して容量電極層２３１と重なり、保持容量部を形成している。なお、容量電極層２３１は、薄膜トランジスタ１５０のソース電極層１１２又はドレイン電極層１１３と同じ透光性を有する材料、及び同じ工程で形成される。従って、薄膜トランジスタ１５０が透光性を有していることに加え、保持容量部も透光性を有するため、開口率を向上させることができる。なお、保持容量部は、画素電極層１２１の下方に設けられ、容量電極層２３１が画素電極層１２１と電気的に接続される。
【０１３０】
また、駆動回路部の薄膜トランジスタ１６０は、ソース電極層、ドレイン電極層及び導電層以外は、画素部の薄膜トランジスタ１５０の構造と同様である。駆動回路部の薄膜トランジスタ１６０のソース電極層及びドレイン電極層は、透光性を有する酸化物導電層と金属材料を主成分とする膜との積層構造で形成されている。
【０１３１】
また、駆動回路部の薄膜トランジスタ１６０上に、酸化物半導体層と重畳し、導電層（以下、バックゲート電極層３２０と示す）が設けられている。バックゲート電極層３２０をゲート電極層３０２と電気的に接続し、同電位とすることで、ゲート電極層３０２とバックゲート電極層３２０の間に配置された酸化物半導体層３０８に上下からゲート電圧を印加することができる。また、ゲート電極層３０２とバックゲート電極層３２０を異なる電位、例えば固定電位、ＧＮＤ、０Ｖとする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御することができる。なお、本明細書中では、酸化物半導体層３０８の上方に重なって形成される導電層を、その電位にかかわらずバックゲート電極層３２０と呼ぶ。したがって、バックゲート電極層３２０はフローティング状態であってもよい。なお、駆動回路部の薄膜トランジスタ１６０を構成する材料は、透光性を有する材料に限定されない。
【０１３２】
また、駆動回路の薄膜トランジスタ１６０のゲート電極層３０２は、酸化物半導体層３０８の上方に設けられたバックゲート電極層３２０と電気的に接続させる構造としてもよい。その場合には、薄膜トランジスタ１５０のドレイン電極層と、画素電極層１２１とを電気的に接続するためのコンタクトホールと同じフォトマスクを用い（実施の形態１（図３（Ｃ））参照）、平坦化絶縁層２３４、保護絶縁層１１６ａ、１１６ｂ、ゲート絶縁層１０５ａ、１０５ｂを選択的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介してバックゲート電極層３２０と駆動回路の薄膜トランジスタ１６０のゲート電極層３０２とを電気的に接続する。
【０１３３】
また、本実施の形態では、保護絶縁層１１６ｂ上に平坦化絶縁層２３４を形成した後、フォトマスクを用いて端子部の平坦化絶縁層２３４を選択的に除去する例を示す。端子部においては、平坦化絶縁層２３４が存在しないほうが、ＦＰＣとの良好な接続を行う上で好ましい。
【０１３４】
また、端子部において、ゲート配線と同電位の第１の端子電極は、保護絶縁層１１６ａ上に形成され、第２の金属配線層２３７と電気的に接続する。端子部から引き回す配線も金属配線で形成する。図９（Ａ）では、第２の金属配線層２３７の一部と重なるゲート配線層２３８を示したが、第１の金属配線層２３６及び第２の金属配線層２３７の全部を覆うゲート配線層としてもよい。即ち、第１の金属配線層２３６及び第２の金属配線層２３７は、ゲート配線層２３８を低抵抗化するための補助配線と呼ぶことができる。
【０１３５】
図９（Ａ）では、駆動回路のソース配線３００と同電位の第２の端子電極２３５は、保護絶縁層１１６ａ上に形成される。
【０１３６】
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため金属配線、即ち、第１の金属配線層２３６及び第２の金属配線層２３７を補助配線として用いることもできる。
【０１３７】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。第４の端子電極は、画素電極層１２１と同じ透光性を有する材料で形成することができる。
【０１３８】
また、図９（Ｂ）に、図９（Ａ）とは一部異なる断面構造を示す。図９（Ｂ）は、図９（Ａ）と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１３９】
図９（Ｂ）は、駆動回路の薄膜トランジスタ１６０のゲート電極層を金属配線とする例である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
【０１４０】
図９（Ｂ）において、駆動回路の薄膜トランジスタ１６０は第１の金属配線層２４１上に第２の金属配線層２４２が積層されたゲート電極層とする。なお、第１の金属配線層２４１は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる。また、第２の金属配線層２４２は、第２の金属配線層２３７と同じ材料、同じ工程で形成することができる。
【０１４１】
また、第１の金属配線層２４１をバックゲート電極層３２０と電気的に接続する場合、第１の金属配線層２４１の酸化を防ぐための第２の金属配線層２４２が窒化金属膜であることが好ましい。
【０１４２】
以上の工程により、電気特性が良好で信頼性の高い薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。
【０１４３】
上記構成を有する本発明の一態様は、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合であっても表示画像の高精細化を図り、高い開口率を実現することができる。
【０１４４】
上記構成を有する本発明の一態様は、スループットや材料の利用効率を向上させた上で高い信頼性を備えた配線、導電層を形成することができる。従って、基板が大型化しても生産性を下げることなく低コストで薄膜トランジスタ及び該薄膜トランジスタを用いた表示装置を提供することができる。
【０１４５】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０１４６】
（実施の形態３）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１４７】
画素部に配置する薄膜トランジスタは、実施の形態１及び実施の形態２に従って形成する。また、実施の形態１及び実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１４８】
アクティブマトリクス型表示装置のブロック図の一例を図１０（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０１４９】
図１０（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、及び信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１５０】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫＬ１）を供給する。また、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０１５１】
図１０（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
【０１５２】
また、実施の形態１及び実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１１（Ａ）、図１１（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
【０１５３】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、ｎチャネル型ＴＦＴである例を説明する。
【０１５４】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
【０１５５】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０１５６】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿Ｎは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿Ｎは、各々、スイッチとしての機能を有する。
【０１５７】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
【０１５８】
次に、図１１（Ａ）の信号線駆動回路の動作について、図１１（Ｂ）のタイミングチャートを参照して説明する。図１１（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
【０１５９】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。
【０１６０】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
【０１６１】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０１６２】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１及び実施の形態２に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をｎチャネル型、又はｐチャネル型のいずれかの極性のみで構成することができる。
【０１６３】
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１６４】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１２及び図１３を用いて説明する。
【０１６５】
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１２及び図１３を参照して説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１２（Ａ）参照）。図１２（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が入力される。または２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。また各段のパルス出力回路からは、前段及び／または後段のパルス出力回路に入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）、別の配線等に電気的に接続される第２の出力信号ＯＵＴ（１）が出力される。なお、図１２（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
【０１６６】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０１６７】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１２（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０１６８】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１２（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０１６９】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１２（Ｃ）に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。薄膜トランジスタ２８は、第１のゲート電極に入力される第１の制御信号Ｇ１及び第２のゲート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。
【０１７０】
酸化物半導体を薄膜トランジスタのチャネル層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル層に酸化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。図１２（Ｃ）に示す薄膜トランジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御することにより所望の値に制御することができる。
【０１７１】
次に、図１２（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１２（Ｄ）で説明する。
【０１７２】
図１２（Ｄ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図１２（Ｄ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。
【０１７３】
図１２（Ｄ）において、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気的に接続されている。
【０１７４】
図１２（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図１３（Ａ）参照）。
【０１７５】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
【０１７６】
なお図１２（Ｄ）、図１３（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０１７７】
ここで、図１３（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１３（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１３（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０１７８】
なお、図１３（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０１７９】
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０１８０】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。
【０１８１】
なお、第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０１８２】
なお、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。この時、図１３（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下が、第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１３（Ａ）に示すシフトレジスタを図１３（Ｂ）の期間のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３からクロック信号が供給され、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２からクロック信号が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
【０１８３】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０１８４】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１８５】
（実施の形態４）
実施の形態１及び２に示す薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態１及び２に示す薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１８６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１８７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールと、を含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１８８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１８９】
半導体装置の一形態に相当する液晶表示パネルについて、図１４を用いて説明する。図１４（Ａ１）、（Ａ２）は、液晶表示パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ１）、（Ａ２）のＭ−Ｎにおける断面に相当する。図１４に示す液晶パネルは実施の形態１及び２で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタ４０１０及び４０１１（図１４（Ｂ）参照）を有している。また、図１４に示す液晶パネルは、第１の基板４００１上に形成された薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止された構造である。
【０１９０】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１９１】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。図１４（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
【０１９２】
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０１９３】
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態１及び２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０１９４】
絶縁層４０２１上において駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１９５】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極層４０３１は、第２の基板４００６上に形成されている。また、液晶素子４０１３は、画素電極層４０３０と、対向電極層４０３１と、液晶層４００８と、が重なっている部分に相当する。なお、画素電極層４０３０及び対向電極層４０３１は、それぞれ配向膜として機能する絶縁層４０３２及び４０３３が設けられ、絶縁層４０３２及び絶縁層４０３３を介して液晶層４００８を挟持している。なお、図示はしていないが、カラーフィルタは第１の基板４００１または第２の基板４００６のどちら側に設けても良い。
【０１９６】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチック等を用いることができる。プラスチックとしては、例えば、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、アクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１９７】
また、スペーサ４０３５は絶縁膜を選択的にエッチングすることで得られ、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０１９８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ以上１００μｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１９９】
なお、本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２００】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２０１】
また、本実施の形態では、薄膜トランジスタ起因の表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、例えば、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０２０２】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０２０３】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２０４】
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。
【０２０５】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２０６】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２０７】
絶縁層４０２１の形成方法は特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で、同時に酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。また、絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで、効率よく半導体装置を作製することが可能となる。
【０２０８】
画素電極層４０３０及び対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２０９】
また、画素電極層４０３０及び対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２１０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２１１】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２１２】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２１３】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２１４】
また、図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２１５】
次に、実施の形態１及び２に示すＴＦＴを適用して作製された液晶表示モジュールの構成例について、図１５を用いて説明する。
【０２１６】
図１５に示す液晶表示モジュールは、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には、偏光板２６０６、偏光板２６０７、及び拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また、偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２１７】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２１８】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
【０２１９】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０２２０】
（実施の形態５）
本実施の形態では、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置として電子ペーパーの例を示す。
【０２２１】
図１６に、アクティブマトリクス型の電子ペーパーの例を示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１及び２で示す薄膜トランジスタを適用することができる。
【０２２２】
図１６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて、球形粒子の向きを制御することにより、表示を行う方法である。
【０２２３】
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１６参照）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２２４】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２００μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２２５】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２２６】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０２２７】
（実施の形態６）
本実施の形態では、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２２８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２２９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２３０】
図１７に、本発明を適用した半導体装置の例として、デジタル時間階調駆動を適用可能な画素構成の一例を示す。
【０２３１】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、実施の形態１及び２で示した酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜）を、チャネル形成領域に用いるｎチャネル型のトランジスタとして、１つの画素に２つ用いる例を示す。
【０２３２】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４、及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２３３】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては、例えば、ＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、以下順方向電圧とは、所望の輝度とする場合の電圧を指すこととする。
【０２３４】
また、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２３５】
電圧入力電圧駆動方式の場合、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２３６】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異ならせることで、図１７と同じ画素構成を用いることができる。
【０２３７】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧は、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２３８】
なお、図１７に示す画素構成は、これに限定されない。例えば、図１７に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２３９】
次に、発光素子の構成について、図１８を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１８（Ａ）、（Ｂ）、（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７０１１、７０２１、７００１は、実施の形態１及び２で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタである。
【０２４０】
発光素子は光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から光を取り出す上面射出や、基板側の面から光を取り出す下面射出や、基板側及び基板とは反対側の面から光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成はどの射出構造の発光素子にも適用することができる。
【０２４１】
下面射出構造の発光素子について、図１８（Ａ）を用いて説明する。
【０２４２】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図１８（Ａ）では、駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０２４３】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２４４】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図１８（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
【０２４５】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２４６】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２４７】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
【０２４８】
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため、好ましい。
【０２４９】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２５０】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１８（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０２５１】
なお、図１８（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、絶縁層７０３２、酸化膜絶縁層７０３１、ゲート絶縁層７０３０、及び基板７０１０を通過して射出させる。
【０２５２】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２５３】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図１８（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２５４】
また、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０２５５】
次に、両面射出構造の発光素子について、図１８（Ｂ）を用いて説明する。
【０２５６】
図１８（Ｂ）では、駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
【０２５７】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２５８】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ以上３０ｎｍ以下）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
【０２５９】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２６０】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２６１】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
【０２６２】
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力は少ないため、好ましい。
【０２６３】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を用いることが好ましい。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
【０２６４】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図１８（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
【０２６５】
なお、図１８（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、酸化膜絶縁層７０４１、ゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
【０２６６】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２６７】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０２６８】
また、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０２６９】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０２７０】
次に、上面射出構造の発光素子について、図１８（Ｃ）を用いて説明する。
【０２７１】
図１８（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１８（Ｃ）では、駆動用ＴＦＴ７００１のドレイン電極層と電気的に接続された発光素子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
【０２７２】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０２７３】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２７４】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
【０２７５】
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０２７６】
図１８（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
【０２７７】
ただし、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため、好ましい。
【０２７８】
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０２７９】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図１８（Ｃ）に示した場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０２８０】
また、図１８（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、酸化膜絶縁層７０５１、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２８１】
また、隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８２】
また、図１８（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０２８３】
また、図１８（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０２８４】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０２８５】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０２８６】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２８７】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ７００１）と発光素子７００２が電気的に接続されている例を示したが、駆動用ＴＦＴ７００１と発光素子７００２との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２８８】
なお、本実施の形態で示す半導体装置は、図１８に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０２８９】
次に、実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観図及び断面図について、図１９を用いて説明する。図１９（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１９（Ｂ）は、図１９（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２９０】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２９１】
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９と、を例示している。
【０２９２】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態１及び２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２９３】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２９４】
また、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお、発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２９５】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２９６】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２９７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２９８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２９９】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３００】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３０１】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３０２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０３０３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３０４】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１９の構成に限定されない。
【０３０５】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０３０６】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０３０７】
（実施の形態７）
実施の形態１及び２に示す薄膜トランジスタを適用した半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２０、図２１に示す。
【０３０８】
図２０（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３０９】
また、図２０（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０３１０】
また、図２１は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３１１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２１では表示部２７０５）に文章を表示し、左側の表示部（図２１では表示部２７０７）に画像を表示することができる。
【０３１２】
また、図２１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３１３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１４】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０３１５】
（実施の形態８）
実施の形態１及び２に示す薄膜トランジスタを用いた半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３１６】
図２２（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１９】
図２２（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３２０】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３２１】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３２２】
図２３（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２３（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２３（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２３（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３２３】
図２３（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３２４】
図２４（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３２５】
図２４（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３２６】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３２７】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３２８】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３２９】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３３０】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３３１】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像し、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３３２】
図２４（Ｂ）も携帯電話機の一例である。図２４（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【０３３３】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【符号の説明】
【０３３４】
１０    パルス出力回路
１１    第１の配線
１２    第２の配線
１３    第３の配線
１４    第４の配線
１５    第５の配線
２１    第１の入力端子
２２    第２の入力端子
２３    第３の入力端子
２４    第４の入力端子
２５    第５の入力端子
２６    第１の出力端子
２７    第２の出力端子
２８    薄膜トランジスタ
３１    第１のトランジスタ
３２    第２のトランジスタ
３３    第３のトランジスタ
３４    第４のトランジスタ
３５    第５のトランジスタ
３６    第６のトランジスタ
３７    第７のトランジスタ
３８    第８のトランジスタ
３９    第９のトランジスタ
４０    第１０のトランジスタ
４１    第１１のトランジスタ
４２    第１２のトランジスタ
４３    第１３のトランジスタ
５１    電源線
５２    電源線
５３    電源線
６１    期間
６２    期間
１００    基板
１０１ａ    マスク
１０１ｂ    マスク
１０１ｃ    マスク
１０２    ゲート電極層
１０３    容量配線
１０４    第１の端子
１０５    ゲート絶縁層
１０５ａ    ゲート絶縁層
１０５ｂ    ゲート絶縁層
１０６    酸化物半導体膜
１０７    マスク
１０８    酸化物半導体層
１０９    コンタクトホール
１１０ａ    マスク
１１０ｂ    マスク
１１０ｃ    マスク
１１０ｄ    マスク
１１１    第２の端子
１１２    ソース電極層
１１３    ドレイン電極層
１１４    接続電極
１１５    コンタクト
１１６    保護絶縁層
１１６ａ    保護絶縁層
１１６ｂ    保護絶縁層
１１７    コンタクトホール
１１８    コンタクトホール
１１９    コンタクトホール
１２０    透明導電膜
１２１    画素電極層
１２２    透明導電膜
１５０    薄膜トランジスタ
１５１    第１の端子
１５２    ゲート絶縁層
１５３    接続電極
１５４    保護絶縁層
１５５    透明導電膜
１５６    電極
１６０    薄膜トランジスタ
１８０    第２の端子
１９１    画素部
１９２    保持容量部
１９３    第１の端子部
１９４    第２の端子部
２０２    ゲート電極層
２０３    容量配線
２０４    第１の端子
２１２    ソース電極層
２１３    ドレイン電極層
２２２    ソース電極層
２２３    ドレイン電極層
２３１    容量電極層
２３４    平坦化絶縁層
２３５    第２の端子電極
２３６    第１の金属配線層
２３７    第２の金属配線層
２３８    ゲート配線層
２４１    第１の金属配線層
２４２    第２の金属配線層
３００    ソース配線
３０２    ゲート電極層
３０８    酸化物半導体層
３２０    バックゲート電極層
５８０    基板
５８１    薄膜トランジスタ
５８５    絶縁層
５８７    第１の電極層
５８８    第２の電極層
５８９    球形粒子
５９０ａ    黒色領域
５９０ｂ    白色領域
５９４    キャビティ
５９５    充填材
５９６    基板
１０００    携帯電話機
１００１    筐体
１００２    表示部
１００３    操作ボタン
１００４    外部接続ポート
１００５    スピーカ
１００６    マイク
１４００    基板
１４０３    液滴吐出手段
１４０４    撮像手段
１４０５    ヘッド
１４０６    点線
１４０７    制御手段
１４０８    記憶媒体
１４０９    画像処理手段
１４１０    コンピュータ
１４１１    マーカー
１４１２    ヘッド
１４１３    材料供給源
１４１４    材料供給源
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    画素部
２６０４    表示素子
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２６３１    ポスター
２６３２    車内広告
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    第１の基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    第２の基板
４００８    液晶層
４０１０    薄膜トランジスタ
４０１１    薄膜トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    絶縁層
４０２１    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサ
４０４０    導電層
４５０１    第１の基板
４５０２    画素部
４５０３ａ    信号線駆動回路
４５０３ｂ    信号線駆動回路
４５０４ａ    走査線駆動回路
４５０４ｂ    走査線駆動回路
４５０５    シール材
４５０６    第２の基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１２    電界発光層
４５１３    第２の電極層
４５１５    接続端子電極
４５１６    端子電極
４５１７    第１の電極層
４５１８ａ    ＦＰＣ
４５１８ｂ    ＦＰＣ
４５１９    異方性導電膜
４５２０    隔壁
４５４０    導電層
４５４４    絶縁層
５３００    基板
５３０１    画素部
５３０２    第１の走査線駆動回路
５３０３    第２の走査線駆動回路
５３０４    信号線駆動回路
５３０５    タイミング制御回路
５６０１    シフトレジスタ
５６０２    スイッチング回路
５６０３    薄膜トランジスタ
５６０４    配線
５６０５    配線
６４００    画素
６４０１    スイッチング用トランジスタ
６４０２    駆動用トランジスタ
６４０３    容量素子
６４０４    発光素子
６４０５    信号線
６４０６    走査線
６４０７    電源線
６４０８    共通電極
７００１    駆動用ＴＦＴ
７００２    発光素子
７００３    第１の電極
７００４    ＥＬ層
７００５    第２の電極
７００９    隔壁
７０５１    酸化膜絶縁層
７０５２    保護絶縁層
７０５３    平坦化絶縁層
７０５５    絶縁層
７０１０    基板
７０１１    駆動用ＴＦＴ
７０１２    発光素子
７０１３    第１の電極
７０１４    ＥＬ層
７０１５    第２の電極
７０１６    遮蔽膜
７０１７    導電膜
７０１９    隔壁
７０２０    基板
７０２１    駆動用ＴＦＴ
７０２２    発光素子
７０２３    第１の電極
７０２４    ＥＬ層
７０２５    第２の電極
７０２７    導電膜
７０２９    隔壁
７０３０    ゲート絶縁層
７０３１    酸化膜絶縁層
７０３２    絶縁層
７０３３    カラーフィルタ層
７０３４    オーバーコート層
７０３５    保護絶縁層
７０４０    ゲート絶縁層
７０４１    酸化膜絶縁層
７０４２    絶縁層
７０４３    カラーフィルタ層
７０４４    オーバーコート層
７０４５    保護絶縁層
９４００    通信装置
９４０１    筐体
９４０２    操作ボタン
９４０３    外部入力端子
９４０４    マイク
９４０５    スピーカ
９４０６    発光部
９４１０    表示装置
９４１１    筐体
９４１２    表示部
９４１３    操作ボタン
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
９８８１    筐体
９８８２    表示部
９８８３    表示部
９８８４    スピーカ部
９８８５    操作キー
９８８６    記録媒体挿入部
９８８７    接続端子
９８８８    センサ
９８８９    マイクロフォン
９８９０    ＬＥＤランプ
９８９１    筐体
９８９３    連結部
９９００    スロットマシン
９９０１    筐体
９９０３    表示部
【図１】
2011091372.tif 000003
【図２】
2011091372.tif 000004
【図３】
2011091372.tif 000005
【図４】
2011091372.tif 000006
【図５】
2011091372.tif 000007
【図６】
2011091372.tif 000008
【図７】
2011091372.tif 000009
【図８】
2011091372.tif 000010
【図９】
2011091372.tif 000011
【図１０】
2011091372.tif 000012
【図１１】
2011091372.tif 000013
【図１２】
2011091372.tif 000014
【図１３】
2011091372.tif 000015
【図１４】
2011091372.tif 000016
【図１５】
2011091372.tif 000017
【図１６】
2011091372.tif 000018
【図１７】
2011091372.tif 000019
【図１８】
2011091372.tif 000020
【図１９】
2011091372.tif 000021
【図２０】
2011091372.tif 000022
【図２１】
2011091372.tif 000023
【図２２】
2011091372.tif 000024
【図２３】
2011091372.tif 000025
【図２４】
2011091372.tif 000026