(57)【要約】【課題】封止体の裏面に設けられた互いに面積が異なる複数の電極パッドのうち、面積が小さい電極パッドが封止体から剥離することを抑制することが可能な高周波パッケージを提供すること。【解決手段】本実施形態にかかる高周波パッケージ１０は、封止体１２と、複数の第１の電極パッド１３−１と、第２の電極パッド１３−２と、を含み、第２の電極パッド１３−２は、複数に分割されているものである。封止体１２は、高周波帯で動作する半導体素子１１を内部に載置可能なものである。複数の第１の電極パッド１３−１は、封止体１２の裏面の周辺部に設けられたものである。第２の電極パッド１３−２は、封止体１２の裏面の中央部に設けられ、第１の電極パッド１３−１より大きい面積を有するものである。【選択図】図３
2011249717.tif 000002
【特許請求の範囲】
【請求項１】
高周波帯で動作する半導体素子を内部に載置可能な封止体と、
この封止体の裏面の周辺部に設けられた複数の第１の電極パッドと、
前記封止体の裏面の中央部に設けられ、前記第１の電極パッドより大きい面積を有する第２の電極パッドと、
を具備し、
前記第２の電極パッドは、複数に分割されて設けられたことを特徴とする高周波パッケージ。
【請求項２】
前記封止体は、前記複数の第１の電極パッドおよび前記第２の電極パッドが裏面に設けられるとともに、前記複数の第１の電極パッドに接する金属が内部に形成された複数の第１のスルーホール、および前記分割された複数の第２の電極パッドに接する金属が内部に形成された複数の第２のスルーホールを有する板状の底板部と、
この底板部の表面上に形成された枠体と、
この枠体上に設けられた板状の蓋体と、
によって構成され、
前記底板部の表面上に、前記複数の第２のスルーホールの内部の金属の全てに接する金属層を介して前記半導体素子が載置されたことを特徴とする請求項１に記載の高周波パッケージ。
【請求項３】
前記分割された複数の第２の電極パッドは、それぞれ、前記第１の電極パッドと同一の面積であることを特徴とする請求項１または２に記載の高周波パッケージ。
【請求項４】
前記第２の電極パッドの分割数と前記第２のスルーホールの数とは、同一であることを特徴とする請求項１乃至３のいずれかに記載の高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体素子を内部に封止する高周波パッケージに関する。
【背景技術】
【０００２】
ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ）パッケージ等の高周波パッケージは、高周波用半導体素子が樹脂、セラミック等の封止体により覆われたものである。また、封止体の裏面には複数の薄膜状の電極パッドが設けられており、これらの電極パッドと封止体の内部の半導体素子とが電気的に接続されたものである。この高周波パッケージは、パッケージ外部と半導体素子とを電気的に接続させるリードが封止体の外部に突出せず、封止体の裏面に設けられた複数の電極パッドによりパッケージ外部と半導体素子とが電気的に接続されるため、パッケージの小型化を実現することができるものである。
【０００３】
封止体の裏面に設けられる各種電極パッドは、半導体素子にＲＦ信号、制御信号等を入出力するための信号用電極パッド、および半導体素子にバイアスを供給するためのＤＣ用電極パッドである第１の電極パッド、および半導体素子を接地させるための接地用電極パッドである第２の電極パッドからなる。このような各種電極パッドのうち、第１の電極パッドは、パッケージの裏面の周辺部に複数設けられている。これに対して第２の電極パッドは、パッケージの裏面の中央部に第１の電極パッドより大きい面積で一つだけ設けられている。
【０００４】
このような高周波パッケージは、誘電体基板および配線を含む実装基板上に実装される。実装は、以下のように行われる。すなわち、まず、配線上に半田を形成し、この半田と第１、第２の電極パッドとが接触するように高周波パッケージの位置合わせを行う。この後、リフロー処理により、配線と各種電極パッドとが半田付けされる。これにより、高周波パッケージは、実装基板上に実装される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２９４８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の高周波パッケージには、実装基板上に実装する際に熱が加えられる。また、高周波パッケージの動作時には、熱が発生する。従って、これらの熱により実装基板および封止体は膨張する。しかし、一般に実装基板と封止体とは異なる材料により形成されたものであるため、線膨張係数は異なる。従って、線膨張係数の相違により、実装基板と高周波パッケージとを接続する各種電極パッドには応力が発生する。
【０００７】
一方で従来の高周波パッケージは、上述のように、第１の電極パッドの面積が、第２の電極パッドに比べて小さい構造である。従って、各種電極パッドに発生する応力は、面積が小さい第１の電極パッドに集中する。よって、従来の高周波パッケージにおいて、信号用およびＤＣ用電極パッドのように、他の電極パッドと比べて面積が小さい電極パッドが、封止体から剥離する問題がある。
【０００８】
本実施形態にかかる高周波パッケージは、この問題に鑑みてなされたものであり、封止体の裏面に設けられた互いに面積が異なる複数の電極パッドのうち、面積が小さい電極パッドが封止体から剥離することを抑制することが可能な高周波パッケージを提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明の実施形態による高周波パッケージは、封止体と、複数の第１の電極パッドと、第２の電極パッドと、を含み、第２の電極パッドは、複数に分割されているものである。封止体は、高周波帯で動作する半導体素子を内部に載置可能なものである。複数の第１の電極パッドは、封止体の裏面の周辺部に設けられたものである。第２の電極パッドは、封止体の裏面の中央部に設けられ、第１の電極パッドより大きい面積を有するものである。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る高周波パッケージを示す斜視図である。
【図２】図１の一点鎖線Ａ−Ａ´に沿って示す高周波パッケージの断面図である。
【図３】図１の高周波パッケージを裏面から見た場合の平面図である。
【図４】図１に示す高周波パッケージを実装基板に実装した様子を示す平面図である。
【図５】図４の一点鎖線Ｂ−Ｂ´に沿って示す、高周波パッケージおよび実装基板の要部断面図ある。
【発明を実施するための形態】
【００１１】
以下に、実施形態にかかる高周波パッケージの一例を、図１乃至図５を参照して詳細に説明する。
【００１２】
図１は、本実施形態にかかる高周波パッケージ１０を示す斜視図である。また、図２は、図１の一点鎖線Ａ−Ａ´に沿って示す高周波パッケージ１０の断面図である。図１に示す高周波パッケージ１０は、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ）パッケージであって、図２に示すように、高周波帯で動作する半導体素子１１を内部に載置可能な封止体１２と、封止体１２の裏面に設けられた複数の電極パッド１３と、を含むものである。なお、封止体１２の内部に載置される半導体素子１１は、例えばＦＥＴ等の増幅器、高周波スイッチ、またはミキサ等である。
【００１３】
図２に示すように、封止体１２は、例えばセラミック、またはレジン、エポキシ等が添加された樹脂からなるものであり、板状の底板部１２−１、底板部１２−１の表面上に設けられた枠体１２−２、および枠体１２−２上に設けられた板状の蓋体１２−３によって構成される。このうち、底板部１２−１と枠体１２−２とは、例えば直方体状のセラミック、またはレジン、エポキシ等が添加された樹脂を凹状に削りとることにより一体的に形成されたものである。これに対して蓋体１２−３は、パッケージ１０の内部を密閉するためのものであり、底板部１２−１および枠体１２−２と同一材料により形成された別部品である。すなわち、蓋体１２−３は、底板部１２−１上に半導体素子１１を載置し、この素子１１と電極パッド１３とを電気的に接続させた後に、枠体１２−２上に配置、固定するものである。
【００１４】
封止体１２の底板部１２−１の表面上には配線パターン（図示せず）が設けられている。また、封止体１２の底板部１２−１の裏面上には、薄膜状の複数の電極パッド１３が設けられている。
【００１５】
また、封止体１２の底板部１２−１には、これを貫通する複数のスルーホール１４が形成されている。なお、これらのスルーホール１４の内壁面上には、それぞれ配線となる金属（図示せず）が設けられている。それぞれのスルーホール１４内の金属（図示せず）は、複数の電極パッド１３のいずれかに接しており、これによって、電極パッド１３とスルーホール１４内の金属（図示せず）とは、電気的に接続される。
【００１６】
ここで、上述の複数の電極パッド１３およびスルーホール１４について、図３を参照してさらに詳細に説明する。図３は、図１の高周波パッケージ１０を裏面から見た平面図である。図３に示すように、電極パッド１３は、複数の第１の電極パッド１３−１、および第２の電極パッド１３−２からなる。また、スルーホール１４は、複数の第１のスルーホール１４−１および複数の第２のスルーホール１４−２からなる。
【００１７】
複数の第１の電極パッド１３−１は、それぞれ、弧状に湾曲した一辺を含む四辺で構成された形状である。このような複数の第１の電極パッド１３−１は、例えば、図２に示される半導体素子１１にＲＦ信号、制御信号等を入出力するための信号用電極パッド、若しくは駆動バイアスを供給するためのＤＣ用電極パッドである。
【００１８】
また、複数の第１のスルーホール１４−１は、それぞれの第１の電極パッド１３−１上の封止体１２の底板部１２−１を貫通するように設けられている。そして、それぞれの第１のスルーホール１４−１内の金属（図示せず）は、対応する第１の電極パッド１３−１のそれぞれに接している。これにより、第１の電極パッド１３−１と第１のスルーホール１４−１内の金属（図示せず）とは、電気的に接続される。
【００１９】
第２の電極パッド１３−２は、例えば略正方形状であり、複数の第１の電極パッド１３−１のそれぞれよりも大きい面積を有する。しかし、図示するように、この大きな面積の第２の電極パッド１３−２は、複数に分割されている。このように複数に分割された第２の電極パッド１３−２は、例えば、図２に示される半導体素子１１を接地させるための接地用電極パッドである。
【００２０】
また、複数の第２のスルーホール１４−２は、分割されたそれぞれの第２の電極パッド１３−２上の封止体１２の底板部１２−１を貫通するように設けられている。そして、それぞれの第２のスルーホール１４−２内の金属（図示せず）は、対応する分割された第２の電極パッド１３−２のそれぞれに接している。これにより、第２の電極パッド１３−２と第２のスルーホール１４−２内の金属（図示せず）とは、電気的に接続される。
【００２１】
なお、第２の電極パッド１３−２の分割数は限定されず、第２の電極パッド１３−２は、複数に分割されていればよい。また、板部１２−１に形成される第２のスルーホール１４−２の数も限定されず、少なくとも一つだけ有していればよい。さらに、第２の電極パッド１３−２の分割数と第２のスルーホール１４−２の数との関係も、必ずしも一対一に対応する必要はなく、例えば第２の電極パッド１３−２の分割数が４なのに対して、第２のスルーホール１４−２の数は４以外（例えば２）であってもよい。
【００２２】
また、本実施形態にかかる高周波パッケージ１０において、第２のスルーホール１４−２は、底板部１２−１が所望の強度を維持できる程度に数多く形成されることが好ましい。これは、第２のスルーホール１４−２は、後述するように、封止体１２の内部に封止される半導体素子１１からの発熱を放熱させる機能も有しており、第２のスルーホール１４−２の数が多いほど、封止体１２の熱抵抗を低減させることができるためである。
【００２３】
再び図２を参照する。図２に示すように、上述の封止体１２の内部、すなわち、底板部１２−１の表面上には、金属層１５を介して半導体素子１１が載置される。そして、この半導体素子１１と底板部１２−１の表面上の配線パターン（図示せず）とは、ワイヤ１６等の導体により電気的に接続される。従って、半導体素子１１は、ワイヤ１６、底板部１２−１の表面上の配線パターン（図示せず）、および第１のスルーホール１４−１内の金属（図示せず）を介して、第１の電極パッド１３−１に電気的に接続される。これにより、複数の第１の電極パッド１３−１にそれぞれ供給等されるＲＦ信号、制御信号、および駆動バイアスは、半導体素子１１に供給等される。
【００２４】
また、この半導体素子１１の裏面の金属層１５は、複数の第２のスルーホール１４−２内の金属（図示せず）の全てに接するように設けられる。従って、半導体素子１１は、金属層１５、および第２のスルーホール１４−２内の金属（図示せず）を介して、分割された第２の電極パッド１３−２に電気的に接続される。これにより、分割された第２の電極パッド１３−２が接地されれば、半導体素子１１も接地される。
【００２５】
図４は、図１に示す高周波パッケージ１０を実装基板１７上に実装した様子を示す平面図である。また、図５は、図４の一点鎖線Ｂ−Ｂ´に沿って示す、高周波パッケージ１０および実装基板１７の要部断面図ある。なお、図５において、高周波パッケージ１０の内部構造については省略して示している。
【００２６】
図４および図５に示すように、実装基板１７は、例えばガラスが添加された樹脂、またはテフロン(登録商標)等の誘電体からなる誘電体基板１８と、この誘電体基板１８の表面上に形成された各種金属配線１９−１乃至１９−４と、を含むものである。各種金属配線１９−１乃至１９−４は、例えば、ＲＦ信号の入出力用若しくは制御信号入力用配線１９−１（以下、信号用配線１９−１と称す）、ＤＣバイアス用配線１９−２、接地用配線１９−３、および複数のダミー配線１９−４からなる。図１に示す高周波パッケージ１０は、以下のようにして実装基板１７上に実装される。
【００２７】
すなわち、まず、各種金属配線１９−１乃至１９−４上の少なくとも一部の表面上に半田２０を形成する。この後、複数の第１の電極パッド１３−１が、信号用配線１９−１、ＤＣバイアス用配線１９−２上の半田（図示せず）、若しくはダミー配線１９−４上の半田（図示せず）に接触し、第２の電極パッド１３−２が接地用配線１９−３上の半田２０に接触するように、高周波パッケージ１０の位置合わせを行う。この後、リフロー処理を行うことにより、各種配線１９−１乃至１９−４と、高周波パッケージ１０の各種電極パッド１３−１、１３−２とが半田２０により電気的に接続されるとともに、高周波パッケージ１０は、実装基板１７上に実装される。
【００２８】
なお、高周波パッケージ１０の複数の第１の電極パッド１３−１は、必ずしも全てが使用されるとは限らず、封止体１２の内部に封止される半導体素子１１の種類等に応じて、任意の数の第１の電極パッド１３−１が使用される。使用される第１の電極パッド１３−１は、上述のように、信号用線路１９−１、およびＤＣバイアス用線路１９−２にそれぞれ半田２０を介して接続される一方で、使用されない第１の電極パッド１３−１は、ダミー配線１９−４と、半田（図示せず）を介して接続される。
【００２９】
以上に説明した本実施形態にかかる高周波パッケージ１０によれば、第１の電極パッド１３−１と比較して面積が大きい第２の電極パッド１３−２は、複数に分割されている。従って、分割された複数の第２の電極パッド１３−２の各々は、従来の第２の電極パッドと比較して、面積が小さくなる。これにより、誘電体基板１８と封止体１２との線膨張係数の相違に起因して発生する応力が、面積が小さい第１の電極パッド１３−１に集中することが緩和される。よって、面積が小さい第１の電極パッド１３−１が封止体１２から剥離することを抑制することができる。
【００３０】
また、本実施形態にかかる高周波パッケージ１０によれば、面積の大きな第２の電極パッド１３−２を分割することにより、分割された個々の第２の電極パッド１３−２の面積を、第１の電極パッド１３−１の面積に近づけている。従って、封止体１２の裏面の面積に対する第２の電極パッド１３−２が占める面積は、従来の高周波パッケージと同程度である。これにより、本実施形態にかかる高周波パッケージ１０が有する第２のスルーホール１４−２の数を、従来の高周波パッケージが有する第２のスルーホールの数と同程度にすることができる。従って、従来の高周波パッケージと比較して、熱抵抗が上昇することも抑制される。これにより、高周波パッケージ１０の高周波特性の劣化も抑制される。
【００３１】
また、本実施形態にかかる高周波パッケージ１０において、第２の電極パッド１３−２の分割数は限定されないが、第２の電極パッド１３−２の分割数と第２のスルーホール１４−２の数とが同一であることが好ましい。これにより、第２のスルーホール１４−２の数を減らすことなく、分割された第２の電極パッド１３−２の各々の面積を、最も小さくすることができる。従って、高周波パッケージ１０の高周波特性の劣化が抑制されると同時に、第１の電極パッド１３−１に集中する応力をより緩和することができ、第１の電極パッド１３−１が封止体１２から剥離することをより抑制することができる。
【００３２】
また、本実施形態にかかる高周波パッケージ１０において、分割された各々の第２の電極パッド１３−２は、第１の電極パッド１３−１と同程度の面積であることが好ましい。これにより、誘電体基板１８と封止体１２との線膨張係数の相違に起因して発生する応力は、第１の電極パッド１３−１と、分割された各々の第２の電極パッド１３−２とに、それぞれ同程度にかかる。従って、第１の電極パッド１３−１と、分割された各々の第２の電極パッド１３−２とのいずれにも応力は集中せず、応力は、これらの電極パッド１３−１、１３−２に対してほぼ均等にかかるため、第１の電極パッド１３−１および分割された各々の第２の電極パッド１３−２の両方が、封止体１２から剥離することを抑制することができる。
【００３３】
以上に、本実施形態にかかる高周波パッケージについて説明した。しかし、本発明にかかる高周波パッケージは、上述の実施形態にかかる高周波パッケージに限定されるものではない。従って、本発明は、半導体素子を内部に封止する封止体の裏面に、互いに面積が異なる複数の電極パッドが設けられた高周波パッケージであれば、全てに適用可能である。
【符号の説明】
【００３４】
１０・・・高周波パッケージ
１１・・・半導体素子
１２・・・封止体
１２−１・・・底板部
１２−２・・・枠体
１２−３・・・蓋体
１３・・・電極パッド
１３−１・・・第１の電極パッド
１３−２・・・第２の電極パッド
１４・・・スルーホール
１４−１・・・第１のスルーホール
１４−２・・・第２のスルーホール
１５・・・金属層
１６・・・ワイヤ
１７・・・実装基板
１８・・・誘電体基板
１９−１ＲＦ信号の入出力用若しくは制御信号入力用配線（信号用配線）
１９−２・・・ＤＣバイアス用配線
１９−３・・・接地用配線
１９−４・・・ダミー配線
２０・・・半田
【図１】
2011249717.tif 000003
【図２】
2011249717.tif 000004
【図３】
2011249717.tif 000005
【図４】
2011249717.tif 000006
【図５】
2011249717.tif 000007