(57)【要約】【課題】複数の電源を使用する半導体集積回路装置において、接続対象の接続する電源配線を容易に選択ないし変更できる半導体集積回路装置及びその製造方法を提供すること。【解決手段】半導体集積回路装置は、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、１以上の電源配線及びパッドから選択される２以上の要素と、同一層に形成された複数の配線と、複数の配線のうちのいずれか１つの配線と、接続対象とを電気的に接続する第１コンタクトと、を備える。複数の配線は、電源配線、パッド、又は電源配線及びパッドのうちのいずれかと電気的に接続された配線である。【選択図】図６
2011249566.tif 000002
【特許請求の範囲】
【請求項１】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、
１以上の電源配線及び１つのパッドのうちから選択される２以上の要素と、
同一層に形成された複数の配線と、
前記複数の配線のうちのいずれか１つの配線と、前記接続対象とを電気的に接続する第１コンタクトと、を備え、
前記複数の配線は、前記電源配線、前記パッド、又は前記電源配線及び前記パッドのうちのいずれかと電気的に接続された配線であることを特徴とする半導体集積回路装置。
【請求項２】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、
第１電源配線と、
前記第１電源配線とは異なる層に形成された第２電源配線と、
前記第２電源配線と電気的に接続された第１配線と、
前記第１電源配線及び前記第１配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトと、を備え、
前記第１電源配線と前記第１配線とは同一層に形成されていることを特徴とする半導体集積回路装置。
【請求項３】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、
第２電源配線と、
前記第２電源配線とは異なる層に形成された第３電源配線と、
前記第２電源配線と電気的に接続された第１配線と、
前記第３電源配線と電気的に接続された第２配線と、
前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトと、を備え、
前記第１配線と前記第２配線とは同一層に形成されていることを特徴とする半導体集積回路装置。
【請求項４】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、
第１電源配線と、
前記第１電源配線とは異なる層に形成された第２電源配線と、
前記第１電源配線及び前記第２電源配線とは異なる層に形成された第３電源配線と、
前記第２電源配線と電気的に接続された第１配線と、
前記第３電源配線と電気的に接続された第２配線と、
前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトと、を備え、
前記第１電源配線、前記第１配線及び前記第２配線は同一層に形成されていることを特徴とする半導体集積回路装置。
【請求項５】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、
第１電源配線と、
前記第１電源配線とは異なる層に形成された第２電源配線と、
パッドと、
前記第２電源配線と電気的に接続された第１配線と、
前記パッドと電気的に接続された第２配線と、
前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトと、を備え、
前記第１電源配線、前記第１配線及び前記第２配線は同一層に形成されていることを特徴とする半導体集積回路装置。
【請求項６】
接続対象は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタ及び前記第２トランジスタのうちの一方は前記パッドに電気的に接続され、
前記第１トランジスタ及び前記第２トランジスタのうちの他方は、前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記第１コンタクトを介して電気的に接続されることを特徴とする請求項５に記載の半導体集積回路装置。
【請求項７】
前記第１コンタクトを介して前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと電気的に接続される第３配線をさらに備え、
前記第３配線は、平面視において、前記第１電源配線及び前記第１配線と重なる領域、前記第１配線及び前記第２配線と重なる領域、又は前記第１電源配線、前記第１配線及び前記第２配線と重なる領域を有することを特徴とする請求項２〜６のいずれか一項に記載の半導体集積回路装置。
【請求項８】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、
第１電源配線及び第１配線を同一層に形成する工程と、
前記第１配線に電気的に接続された第２電源配線を前記第１電源配線とは異なる層に形成する工程と、
前記第１電源配線及び前記第１配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトを形成する工程と、含むことを特徴とする半導体集積回路装置の製造方法。
【請求項９】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、
第１配線及び第２配線を同一層に形成する工程と、
前記第１配線に電気的に接続された第２電源配線を形成する工程と、
前記第２配線に電気的に接続された第３電源配線を前記第２電源配線とは異なる層に形成する工程と、
前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトを形成する工程と、含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、
第１電源配線、第１配線及び第２配線を同一層に形成する工程と、
前記第１配線に電気的に接続された第２電源配線を前記第１電源配線とは異なる層に形成する工程と、
前記第２配線に電気的に接続された第３電源配線を前記第１電源配線及び前記第２電源配線とは異なる層に形成する工程と、
前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトを形成する工程と、含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、
第１電源配線、第１配線及び第２配線を同一層に形成する工程と、
前記第１配線に電気的に接続された第２電源配線を前記第１電源配線とは異なる層に形成する工程と、
前記第２配線に電気的に接続されたパッドを形成する工程と、
前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記接続対象とを電気的に接続する第１コンタクトを形成する工程と、含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
前記接続対象は、第１トランジスタ及び第２トランジスタを有し、
記第１トランジスタ及び前記第２トランジスタのうちの一方を前記パッドと電気的に接続し、
前記第１トランジスタ及び前記第２トランジスタのうちの他方を、前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記第１コンタクトを介して電気的に接続することを特徴とする請求項１１に記載の半導体集積回路装置の製造方法。
【請求項１３】
平面視において、前記第１電源配線及び前記第１配線と重なる領域、前記第１配線及び前記第２配線と重なる領域、又は前記第１電源配線、前記第１配線及び前記第２配線と重なる領域を有する第３配線を形成する工程をさらに含み、
前記第１コンタクトを形成する工程において、前記第１コンタクトを介して前記第１電源配線、前記第１配線及び前記第２配線のうちのいずれかと前記第３配線とを電気的に接続することを特徴とする請求項８〜１２のいずれか一項に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源を使用する半導体集積回路装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、電圧の異なる複数の電源を使用する場合がある。この場合に、回路又は素子は、当初の設計において接続していた電源配線とは電圧が異なる別の電源配線に切り替えることもある。そこで、設計変更を容易にする技術が例えば特許文献に記載されている。
【０００３】
特許文献１に記載のマスタースライス方式集積回路装置は、基本セルの上に使用する配線、及び能動素子と配線との接続に使用するコンタクト、及び異なる層の配線と配線を結びつけるスルーホールが、すべて格子上に乗るよう構成される。
【０００４】
特許文献２に記載の半導体装置は、上層配線と下層配線とのオーバーラップ部に設けられたビアを、下層配線に到達するビアとして形成することで上層配線と下層配線とを接続し、中間配線を設け下層配線には到達しないで中間配線まで到達するビアとして形成することで上層配線と下層配線とを非接続に切り替える配線切り替えオプションを備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−１２５８４６号公報
【特許文献２】特開２００８−１９２９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明の観点から与えられる。
【０００７】
電圧が異なる複数の電源を使用する半導体集積回路装置（特にＳｏＣ；System-on-Chip）においては、各々の電源電圧が供給される回路ブロックの大きさないし規模（例えばトランジスタ数）が異なる。このため、回路ブロックを保護する静電放電保護素子（ＥＳＤ（Electrostatic discharge）保護素子）の必要な能力も異なることになる。ＥＳＤ保護素子設計においては、多くの場合、電源配線及び接地配線のうち少なくとも一方が放電経路に含まれることになるので、各回路ブロックの大きさを考慮した電源配線／接地配線の配線抵抗が見積もられる。しかしながら、実際に出来上がった半導体集積回路装置で試験をしなければＥＳＤ耐性（保護耐圧）が判らない場合が多い。
【０００８】
試験結果に基づき設計変更の必要性が生じた場合、設計変更には多くの工数と時間が必要となる。このため、工数及び時間を削減する方法として、ＥＳＤ保護が不十分な回路ブロックをＥＳＤ耐圧に余裕のあるＥＳＤ保護素子に接続変更することが考えられる。
【０００９】
しかしながら、このような方法は、複数の電源を使用する半導体集積回路装置では採用することが困難である。複数の電源を使用する場合、外部端子の数もその分多くなるので、パッド位置やパッドピッチがすでに決まっている。また、ＥＳＤ保護素子、出力トランジスタ、入出力回路などのサイズもすでに決まっている。このため、評価試験後に、ＥＳＤ保護素子の保護対象を変更する設計変更を少ない工程数で実現することには困難が伴う。
【００１０】
特許文献１に記載のマスタースライス方式集積回路装置においては、配線等の設計に制約が多く、小型化を実現することはできない。また、特許文献２に記載の半導体装置においては、中間配線の設計変更のための工程が必要となってしまう。
【００１１】
したがって、電圧が異なる複数の電源を使用する半導体集積回路装置において、評価試験後であっても、接続対象の接続する電源配線を容易に選択ないし変更できる構成が望まれる。
【課題を解決するための手段】
【００１２】
本発明の第１視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、１以上の電源配線及び１つのパッドのうちから選択される２以上の要素と、同一層に形成された複数の配線と、複数の配線のうちのいずれか１つの配線と、接続対象とを電気的に接続する第１コンタクトと、を備える半導体集積回路装置が提供される。複数の配線は、電源配線、パッド、又は電源配線及びパッドのうちのいずれかと電気的に接続された配線である。
【００１３】
本発明の第２視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、第１電源配線と、第１電源配線とは異なる層に形成された第２電源配線と、第２電源配線と電気的に接続された第１配線と、第１電源配線及び第１配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトと、を備える半導体集積回路装置が提供される。第１電源配線と第１配線とは同一層に形成されている。
【００１４】
本発明の第３視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、第２電源配線と、第２電源配線とは異なる層に形成された第３電源配線と、第２電源配線と電気的に接続された第１配線と、第３電源配線と電気的に接続された第２配線と、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトと、を備える半導体集積回路装置が提供される。第１配線と第２配線とは同一層に形成されている。
【００１５】
本発明の第４視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、第１電源配線と、第１電源配線とは異なる層に形成された第２電源配線と、第１電源配線及び第２電源配線とは異なる層に形成された第３電源配線と、第２電源配線と電気的に接続された第１配線と、第３電源配線と電気的に接続された第２配線と、第１電源配線、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトと、を備える半導体集積回路装置が提供される。第１電源配線、第１配線及び第２配線は同一層に形成されている。
【００１６】
本発明の第５視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象と、第１電源配線と、第１電源配線とは異なる層に形成された第２電源配線と、パッドと、第２電源配線と電気的に接続された第１配線と、パッドと電気的に接続された第２配線と、第１電源配線、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトと、を備える半導体集積回路装置が提供される。第１電源配線、第１配線及び第２配線は同一層に形成されている。
【００１７】
本発明の第６視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、第１電源配線及び第１配線を同一層に形成する工程と、第１配線に電気的に接続された第２電源配線を第１電源配線とは異なる層に形成する工程と、第１電源配線及び第１配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトを形成する工程と、含む半導体集積回路装置の製造方法が提供される。
【００１８】
本発明の第７視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、第１配線及び第２配線を同一層に形成する工程と、
第１配線に電気的に接続された第２電源配線を形成する工程と、第２配線に電気的に接続された第３電源配線を第２電源配線とは異なる層に形成する工程と、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトを形成する工程と、含む半導体集積回路装置の製造方法が提供される。
【００１９】
本発明の第８視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、第１電源配線、第１配線及び第２配線を同一層に形成する工程と、第１配線に電気的に接続された第２電源配線を第１電源配線とは異なる層に形成する工程と、第２配線に電気的に接続された第３電源配線を第１電源配線及び第２電源配線とは異なる層に形成する工程と、第１電源配線、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトを形成する工程と、含む半導体集積回路装置の製造方法が提供される。
【００２０】
本発明の第９視点によれば、静電気保護素子及び入出力回路素子のうちの少なくとも１つを含む接続対象を形成する工程と、第１電源配線、第１配線及び第２配線を同一層に形成する工程と、第１配線に電気的に接続された第２電源配線を第１電源配線とは異なる層に形成する工程と、第２配線に電気的に接続されたパッドを形成する工程と、第１電源配線、第１配線及び第２配線のうちのいずれかと接続対象とを電気的に接続する第１コンタクトを形成する工程と、含む半導体集積回路装置の製造方法が提供される。
【００２１】
特許請求の範囲及び上記各視点に記載の「接続対象」には、例えば、トランジスタ及びその一部が含まれる。例えば、「接続対象」には、静電気保護素子、入出力回路素子等が含まれる。なお、ここでいう「入出力回路素子」とは、例えば、入出力回路（入力回路及び出力回路を含む）に使用されるトランジスタをいう。また、特許請求の範囲及び上記各視点に記載の「電源配線」には、下記実施形態における「電源配線」及び「接地配線」が含まれる。
【発明の効果】
【００２２】
複数の電源を有する半導体集積回路装置において、電源配線及び電源配線に接続された複数の配線を同一層に形成することにより、当該配線に接続する１層のコンタクトの形成位置を変更することによって、他の設計を変更することなく、接続対象を接続する電源配線を選択ないし変更することができる。例えば、第１設計の半導体集積回路装置において、ＥＳＤ保護素子が第１電源配線と接続されていたが、ＥＳＤ保護素子を第１電源配線ではなく第２電源配線に接続したほうがよい場合に、１層のコンタクト層を形成するマスクパターンを変更するだけで、ＥＳＤ保護素子と第２電源配線とが電気的に接続された第２設計の半導体集積回路装置を製造することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る半導体集積回路装置の概略部分平面図。
【図２】図１のII−II線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図。
【図３】図１のIII−III線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図。
【図４】図１のIV−IV線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図５】図１のV−V線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図６】図１のVI−VI線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図７】図１のVII−VII線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図。
【図８】図１のIV−IV線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図９】図１のV−V線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図１０】図１のVI−VI線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図１１】本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略回路図。
【図１２】本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略回路図。
【図１３】本発明の第２実施形態に係る半導体集積回路装置の概略部分平面図。
【図１４】図１３のXIV−XIV線における本発明の第２実施形態に係る半導体集積回路装置の概略断面図。
【図１５】図１３のXV−XV線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図１６】図１３のXVI−XVI線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図１７】図１３のXVII−XVII線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図１８】図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図１９】図１３のXIX−XIX線における本発明の第２実施形態に係る半導体集積回路装置の概略断面図。
【図２０】図１３のXVI−XVI線における本発明の第２実施形態に係る半導体集積回路装置（第２設計及び第３設計）の概略断面図。
【図２１】図１３のXVII−XVII線における本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図２２】図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図２３】図１３のXV−XV線における本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略断面図。
【図２４】図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略断面図。
【図２５】本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略回路図。
【図２６】本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略回路図。
【図２７】本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略回路図。
【図２８】本発明の第３実施形態に係る半導体集積回路装置の概略部分平面図。
【図２９】図２８のXXIX−XXIX線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図。
【図３０】図２８のXXX−XXX線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図。
【図３１】図２８のXXXI−XXXI線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図３２】図２８のXXXII−XXXII線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図３３】図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図。
【図３４】図２８のXXXIV−XXXIV線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図。
【図３５】図２８のXXXI−XXXI線における本発明の第３実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図３６】図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第２設計）の概略断面図。
【図３７】図２８のXXXII−XXXII線における本発明の第３実施形態に係る半導体集積回路装置（第３設計）の概略断面図。
【図３８】図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第３設計）の概略断面図。
【図３９】本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略回路図。
【図４０】本発明の第３実施形態に係る半導体集積回路装置（第２設計）の概略回路図。
【図４１】本発明の第３実施形態に係る半導体集積回路装置（第３設計）の概略回路図。
【発明を実施するための形態】
【００２４】
上記各視点の好ましい形態を以下に記載する。
【００２５】
上記第５視点の好ましい形態によれば、接続対象は、第１トランジスタ及び第２トランジスタを有する。第１トランジスタ及び第２トランジスタのうちの一方はパッドに電気的に接続される。第１トランジスタ及び第２トランジスタのうちの他方は、第１電源配線、第１配線及び第２配線のうちのいずれかと第１コンタクトを介して電気的に接続される。
【００２６】
上記第２〜５視点の好ましい形態によれば、半導体集積回路装置は、第１コンタクトを介して第１電源配線、第１配線及び第２配線のうちのいずれかと電気的に接続される第３配線をさらに備える。第３配線は、平面視において、第１電源配線及び第１配線と重なる領域、第１配線及び第２配線と重なる領域、又は第１電源配線、第１配線及び第２配線と重なる領域を有する。
【００２７】
上記第９視点の好ましい形態によれば、接続対象は、第１トランジスタ及び第２トランジスタを有する。記第１トランジスタ及び第２トランジスタのうちの一方をパッドと電気的に接続する。第１トランジスタ及び第２トランジスタのうちの他方を、第１電源配線、第１配線及び第２配線のうちのいずれかと第１コンタクトを介して電気的に接続する。
【００２８】
上記第６〜９視点の好ましい形態によれば、半導体集積回路装置の製造方法は、平面視において、第１電源配線及び第１配線と重なる領域、第１配線及び第２配線と重なる領域、又は第１電源配線、第１配線及び第２配線と重なる領域を有する第３配線を形成する工程をさらに含む。第１コンタクトを形成する工程において、第１コンタクトを介して第１電源配線、第１配線及び第２配線のうちのいずれかと第３配線とを電気的に接続する。
【００２９】
本発明の半導体集積回路装置及びその製造方法について説明する。以下の各実施形態においては、トランジスタを有する半導体集積回路装置を例にして説明する。
【００３０】
本発明の第１実施形態に係る半導体集積回路装置について説明する。本発明の半導体集積回路装置は、設計段階において、複数の設計の切り替えを容易に行うことができるものである。第１実施形態においては、第１設計と第２設計の切り替えについて説明する。
【００３１】
図１に、本発明の第１実施形態に係る半導体集積回路装置の概略部分平面図を示す。図２に、図１のII−II線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図を示す。図３に、図１のIII−III線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図を示す。図４に、図１のIV−IV線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図５に、図１のV−V線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図６に、図１のVI−VI線における本発明の第１実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図７に、図１のVII−VII線における本発明の第１実施形態に係る半導体集積回路装置の概略断面図を示す。図４〜図６は第１設計に係る図であり、それ以外は第１設計及び第２設計に共通の図である。また、図１１に、第１設計に係る概略回路図を示す。なお、図１に示す平面図の寸法と、図２〜図７に示す断面図の寸法とは、図面作成の便宜上、必ずしも対応していない。後掲の図面についても同様である。
【００３２】
まず、第１設計について説明する。
【００３３】
本発明の第１実施形態に係る半導体集積回路装置１００は、半導体基板１０１と、半導体基板１０１に形成された第１不純物拡散領域（例えばドレイン領域）１０２ａ及び第２不純物拡散領域（例えばソース領域）１０２ｂと、ゲート電極１０３と、複数の配線層１１１ａ〜１１４ａ，１１１ｂ〜１１４ｂ、第１電源（不図示）に電気的に接続された第１電源配線１１８（特許請求の範囲にいう「第２電源配線」に相当）と、第２電源（不図示）に電気的に接続された第２電源配線１１９（特許請求の範囲にいう「第１電源配線」に相当）と、第１接地配線１１６と、パッド１１７と、複数のコンタクト（ビア）１２１ａ〜１２４ａ，１２１ｂ〜１２４ｂ，１２６〜１２９と、を備える。これらの要素は、１つの入出力セル１３１に含まれている。
【００３４】
図１は、１つのパッド１１７を有する入出力セル１３１部分の概略上面図である。入出力セル１３１の領域を二点鎖線で示す。入出力セル１３１は、半導体集積回路装置１００の外縁に沿って複数配列されるものである。図１においては、パッド１１７、第１接地配線１１６、第１電源配線１１８及び第２電源配線１１９の上下関係を図示するために各配線の幅等を異ならせて図示してある。パッド１１７、第１接地配線１１６、第１電源配線１１８及び第２電源配線１１９以外の配線層の図示は省略してある。半導体集積回路装置１００において、第１接地配線１１６、第１電源配線１１８及び第２電源配線１１９は、図面上横方向（入出力セル１３１と直行する方向）に延在している。また、ゲート電極１０３、第１不純物拡散領域１０２ａ及び第２不純物拡散領域１０２ｂの位置を一点鎖線で図示してある。図２〜図７においては、ゲート絶縁膜及び層間絶縁層の図示は省略してある。
【００３５】
第１接地配線１１６は、第１の第４層配線１１４ａ及び第２の第４層配線１１４ｂの上層かつパッド１１７の下層に形成され、第１の第４層配線１１４ａ、第２の第４層配線１１４ｂ及びパッド１１７と重複している。第１電源配線１１８と第２電源配線１１９とは、電圧の異なる電源に接続されている。第１電源配線１１８は、第１接地配線１１６の下層で、第４層配線１１４ａ，１１４ｂと同じ層に形成されている。第１電源配線１１８は、第１接地配線１１６と少なくとも部分的に重複している。第２電源配線１１９は、第１電源配線１１８の下層で、第３層配線１１３ａ，１１３ｂと同じ層に形成されている。第２電源配線１１９は、第１電源配線１１８と少なくとも部分的に重複している。第３層配線１１３ａ，１１３は、第４層配線１１４ａ，１１４ｂと重複すると共に、第１電源配線１１８の一部とも部分的に重複している。第２層配線１１２ａ，１１２ｂは、第３層配線１１３ａ，１１３ｂ及び第２電源配線１１９の下層に形成されている。第１の第２層配線１１２ａは、第２電源配線１１９及び第１の第３層配線１１３ａと重複している。第１接地配線１１６、第１電源配線１１８及び第２電源配線１１９は、積層されている。第１電源配線１１８の幅は、第１接地配線１１６の幅より狭くなっている。第２電源配線１１９の幅は、第１電源配線１１８の幅より狭くなっている。なお、本書の説明でいう配線の「重複」とは、直接接触する重なり合いを意味するものではなく、上面から見た平面投影図において重なり合うことをいう。
【００３６】
第１設計における電気的接続について説明する。図１１に、第１設計に係る概略回路図を示す。パッド１１７と第１接地配線１１６とは、第６層コンタクト１２７を介して電気的に接続されている。パッド１１７及び第１接地配線１１６は、第２不純物拡散領域１０２ｂに電気的に接続された第２の第１層〜第２の第４層配線１１１ｂ〜１１４ｂ及び第２の第１層〜第２の第４層コンタクト１２１ｂ〜１２４ｂを介して第２不純物拡散領域１０２ｂと電気的に接続されている。パッド１１７及び第１接地配線１１６は、第１不純物拡散領域１０２ａとは電気的に接続されていない。第１電源配線１１８は、第１不純物拡散領域１０２ａに電気的に接続された第１の第１層〜第１の第４層配線１１１ａ〜１１４ａ及び第１の第１層〜第１の第４層コンタクト１２１ａ〜１２４ａを介して第１不純物拡散領域１０２ａと電気的に接続されている。特に、第１電源配線１１８は、第４層コンタクト１２８を介して第１の第３層配線１１３ａ（特許請求の範囲にいう「第１配線」に相当）に電気的に接続されている。第１の第３層配線１１３ａは、第３層コンタクト１２３ａ（特許請求の範囲にいう「第１コンタクト」に相当）を介して第１の第２層配線１１２ａ（特許請求の範囲にいう「第３配線」に相当）に電気的に接続されている。第１電源配線１１８は、第２不純物拡散領域１０２ｂとは電気的に接続されていない。第２電源配線１１９は、第１設計においては、第２不純物拡散領域１０２ｂと電気的に接続されていないと共に、第１不純物拡散領域１０２ａとも電気的に接続されていない。すなわち、第２電源配線１１９と第１の第２層配線１１２ａとの間にコンタクトは形成されていない。
【００３７】
次に、第２設計について説明する。図８に、図１のIV−IV線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図９に、図１のV−V線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図１０に、図１のVI−VI線における本発明の第１実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図８は図４と対応し、図９は図５と対応し、そして図１０は図６と対応する。図８〜図１０において、第１設計と異なる部分に矩形及び楕円を付してある。図１２に、第２設計に係る概略回路図を示す。
【００３８】
第２設計においては、第２電源配線１１９が第１不純物拡散領域１０２ａに電気的に接続され、第１電源配線１１８は第１不純物拡散領域１０２ａとは電気的に接続されていない。具体的には、第１設計において形成されていた第１の第３層コンタクト１２３ａは、第１の第２層配線１１２ａと第１の第３層配線１１３ａとの間には形成されていない（矩形領域）。第２設計においては、第３層コンタクト１２９（特許請求の範囲にいう「第１コンタクト」に相当）が第１の第２層配線１１２ａ（特許請求の範囲にいう「第３配線」に相当）と第２電源配線１１９とを電気的に接続する（楕円領域）。これにより、第１不純物拡散領域１０２ａが接続される電源配線を第１電源配線１１８から第２電源配線１１９に変更することができる。
【００３９】
次に、半導体集積回路装置の製造方法について説明する。半導体集積回路装置１００において、トランジスタ１０５ａ，１０５ｂ、配線層１１１ａ〜１１４ａ，１１１ｂ〜１１４ｂ，１１６〜１１９、及びコンタクト１２１ａ〜１２４ａ，１２１ｂ〜１２４ｂ，１２６〜１２９の形成自体は一般的な方法を適用することができる。本実施形態においては、第１不純物拡散領域１０２ａを第１電源配線１１８と第２電源配線１１９のいずれと電気的に接続するかによって第３層コンタクトの形成位置を設定する。すなわち、第１不純物拡散領域１０２ａと第１電源配線１１８とを電気的に接続する場合には、第１の第２層配線１１２ａと第１の第３層配線１１３ａとの間に第１の第３層コンタクト１２３ａを形成する。一方、第１不純物拡散領域１０２ａと第２電源配線１１９とを電気的に接続する場合には、第１の第２層配線１１２ａと第２電源配線との間に第３層コンタクト１２９を形成する。
【００４０】
第１実施形態においては、第１電源配線１１８が電気的に接続された第１の第３層配線１１３ａと、第２電源配線１１９とが同一層に形成されている。これにより、１層のコンタクト、すなわち第３層コンタクト１２３ａ，１２９の形成箇所を変更するだけで、第１及び第２トランジスタ１０５ａ，１０５ｂに接続させる電源配線を変更することができる。第３層コンタクト１２３ａ，１２９の形成箇所は、マスクパターンの選択によって容易に変更することができる。
【００４１】
例えば、半導体基板１０１に形成したトランジスタ１０５ａ，１０５ｂがＥＳＤ保護素子（例えばGrounded Gate NMOSFET）であり、ＥＳＤ保護素子と第１電源配線１１８とが電気的に接続されていた場合に、電気的特性試験により第１電源配線１１８とＥＳＤ保護素子の組み合わせよりも第２電源配線１１９とＥＳＤ保護素子の組み合わせのほうがより好ましいことが判明したとき、第３層コンタクト１２３ａ，１２９の形成工程においてマスクパターンを変更するだけでＥＳＤ保護素子と第２電源配線１１９の組み合わせへ容易に変更することができる。
【００４２】
本実施形態においては、パッド１１７が接地端子の例を示したが、パッド１１７は電源端子及び入力端子であってもよい。第１接地配線１１６、第１電源配線１１８及び第２電源配線１１９は、いずれが電源配線であってもよいし、いずれが接地配線であってもよい。また、配線層の数も本実施形態に限定されることなく、適宜好適な配線層数を選択することができる。本実施形態においては第３層コンタクトにおいて接続対象を変更したが、他の層のコンタクトで設計を変更できるようにしてもよい。
【００４３】
複数の入出力セル１３１を有する半導体集積回路装置１００において、各入出力セルが上記構成を有することにより、半導体集積回路装置１００全体において好適な設計を容易に形成することができる。
【００４４】
次に、本発明の第２実施形態に係る半導体集積回路装置について説明する。第１実施形態においては、第１接地配線とパッドとが電気的に接続されていたが、第２実施形態においては、第１接地配線とパッドとは重複しておらず、電気的に接続されていない。ここでは、第１設計、第２設計及び第３設計の切り替えについて説明する。
【００４５】
図１３に、本発明の第２実施形態に係る半導体集積回路装置の概略部分平面図を示す。図１４に、図１３のXIV−XIV線における本発明の第２実施形態に係る半導体集積回路装置の概略断面図を示す。図１５に、図１３のXV−XV線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図１６に、図１３のXVI−XVI線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図１７に、図１３のXVII−XVII線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図１８に、図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図１９に、図１３のXIX−XIX線における本発明の第２実施形態に係る半導体集積回路装置の概略断面図を示す。図１５〜図１８は第１設計に係る図であり、それ以外は第１〜第３設計に共通の図である。図２５は第１設計に係る概略回路図を示す。
【００４６】
まず、第１設計について説明する。
【００４７】
第２実施形態においては、第１接地配線２１６（特許請求の範囲にいう「第３電源配線」に相当）は、パッド２１７と重複していない。パッド２１７の下層には第５層配線２１５ｂが形成されている。第１接地配線２１６は、第５層配線２１５ｂと同一層に形成されている。第１電源配線２１８（特許請求の範囲にいう「第２電源配線」に相当）は、第１接地配線２１６の下層で、第４層配線２１４ａ，２１４ｂと同一層に形成されている。第１電源配線２１８及び第４層配線２１４ａ，２１４ｂは、それぞれ、第１接地配線２１６と少なくとも部分的に重複している。第２電源配線２１９（特許請求の範囲にいう「第１電源配線」に相当）は、第１電源配線２１８の下層で、第３層配線２１３ａ，２１３ｂ，２２０ａと同一層に形成されている。第１の第３層配線２１３ａ（特許請求の範囲にいう「第２配線」に相当）は、第１の第４層配線２１４ａと重複している。第３の第３層配線２２０ａ（特許請求の範囲にいう「第１配線」に相当）は、第１電源配線２１８と少なくとも部分的に重複している。第２層配線２１２ａ，２１２ｂは、第３層配線２１３ａ，２１３ｂ，２２０ａ及び第２電源配線２１９の下層に形成されている。第１の第２層配線２１２ａ（特許請求の範囲にいう「第３配線」に相当）は、第２電源配線２１９、第１の第３層配線２１３ａ、及び第３の第３層配線２２０ａと重複している。第１接地配線２１６、第１電源配線２１８及び第２電源配線２１９は、積層されている。第１電源配線２１８の幅は、第１接地配線２１６の幅より狭くなっている。第２電源配線２１９の幅は、第１電源配線２１８の幅より狭くなっている。
【００４８】
第１設計における電気的接続について説明する。図２５に、第１設計に係る概略回路図を示す。パッド２１７は、第２の第１〜第５層配線２１１ｂ〜２１５ｂ及び第２の第１〜第６層コンタクト２２１ｂ〜２２５ｂ，２２７を介して第２不純物拡散領域２０２ｂと電気的に接続されている。パッド２１７は、第１接地配線２１７とは電気的に接続されておらず、また第１不純物拡散領域２０２ａとは電気的に接続されていない。パッド２１７は、別の接地配線（不図示）に電気的に接続されている。第１接地配線２１６は、第１の第４層配線２１４ａ、第１の第４層コンタクト２２４ａ及び第５層コンタクト２２６を介して第１の第３層配線２１３ａに電気的に接続されているが、第１不純物拡散領域２０２ａ及び第２不純物拡散領域２０２ｂには電気的に接続されていない。第１電源配線２１８は、第３の第４層コンタクト２２８、第３の第３層配線２２０ａ、第３の第３層コンタクト２３０ａ（特許請求の範囲にいう「第１コンタクト」に相当）、第１の第２層配線２１２ａ、第１の第１層配線２１１ａ及び第１の第１〜第２層コンタクト２２１ａ，２２２ａを介して第１不純物拡散領域２０２ａと電気的に接続されている。第２電源配線２１９は、第１不純物拡散領域２０２ａ及び第２不純物拡散領域２０２ｂには電気的に接続されていない。
【００４９】
次に、第２設計について説明する。図２０に、図１３のXVI−XVI線における本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図２１に、図１３のXVII−XVII線における本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図２２に、図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図２０は図１６と対応し、図２１は図１７と対応し、そして図２２は図１８と対応する。図２０〜図２２において、第１設計と異なる部分には矩形及び楕円を付してある。図２６に、第２設計に係る概略回路図を示す。
【００５０】
第２設計においては、第２電源配線２１９が第１不純物拡散領域２０２ａに電気的に接続され、第１電源配線２１８及び第１接地配線２１６は第１不純物拡散領域２０２ａとは電気的に接続されていない。具体的には、第１設計において形成されていた第３の第３層コンタクト２３０ａは、第３の第３層配線２２０ａと第１の第２層配線２１２ａとの間には形成されていない（矩形領域）。第２設計においては、第４の第３層コンタクト２２９（特許請求の範囲にいう「第１コンタクト」に相当）が第２電源配線２１９と第１の第２層配線２１２ａとを電気的に接続する（楕円領域）。これにより、第３層コンタクトの形成箇所を変更するだけで、第１不純物拡散領域２０２ａの接続対象を第１電源から第２電源に切り替えることができる。
【００５１】
次に、第３設計について説明する。図２０に、図１３のXVI−XVI線における本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略断面図を示す。図２３に、図１３のXV−XV線における本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略断面図を示す。図２４に、図１３のXVIII−XVIII線における本発明の第２実施形態に係る半導体集積回路装置（第３設計）の概略断面図を示す。図２０は図１６と対応し、図２３は図１５と対応し、そして図２４は図１８と対応する。図２０、図２３及び図２４において、第１設計と異なる部分には矩形及び楕円を付してある。図２７に、第３設計に係る概略回路図を示す。
【００５２】
第３設計においては、第１接地配線２１６が第１不純物拡散領域２０２ａに電気的に接続され、第１電源配線２１８及び第２電源配線２１９は第１不純物拡散領域２０２ａとは電気的に接続されていない。具体的には、第１設計において形成されていた第３の第３層コンタクト２３０ａは、第３の第３層配線２２０ａと第１の第２層配線２１２ａとの間には形成されていない（矩形領域）。第３設計においては、第１の第３層コンタクト２２３ａ（特許請求の範囲にいう「第１コンタクト」に相当）が第１の第３層配線２１３ａと第１の第２層配線２１２ａとを電気的に接続する（楕円領域）。これにより、第３層コンタクトの形成箇所を変更するだけで、第１不純物拡散領域２０２ａの接続対象を第１電源配線から第１接地配線に切り替えることができる。
【００５３】
第２設計と第３設計間の設計変更についても、第１設計と第２設計の設計変更及び第１設計と第３設計の設計変更と同様であり、ここでの説明は省略する。
【００５４】
第２実施形態においては、第１接地配線に電気的に接続された第１の第３層配線２１３ａ、第１電源配線２１８に電気的に接続された第３の第３層配線２２０ａ、及び第２電源配線２１９が同一層に形成されている。これにより、１層のコンタクト、すなわち第３層コンタクト２３０ａ，２２３ａ，２２９の形成箇所を変更するだけで、第１及び第２トランジスタ２０５ａ，２０５ｂに接続させる電源配線を変更することができる。
【００５５】
上記以外については、第１実施形態と同様であり、ここでの説明は省略する。
【００５６】
次に、本発明の第３実施形態に係る半導体集積回路装置について説明する。第１実施形態及び第２実施形態においては、１つの入出力セル内の複数のトランジスタ（例えば２つのＥＳＤ保護素子）の接続先を一括して変更したが、第３実施形態においては、１つの入出力セル内の複数のトランジスタの一部（例えば２つのＥＳＤ保護素子のうちの１つ）の接続先を変更する。ここでは、第１設計、第２設計及び第３設計の切り替えについて説明する。
【００５７】
図２８に、本発明の第３実施形態に係る半導体集積回路装置の概略部分平面図を示す。図２９に、図２８のXXIX−XXIX線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図を示す。図３０に、図２８のXXX−XXX線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図を示す。図３１に、図２８のXXXI−XXXI線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図３２に、図２８のXXXII−XXXII線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図３３に、図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第１設計）の概略断面図を示す。図３４に、図２８のXXXIV−XXXIV線における本発明の第３実施形態に係る半導体集積回路装置の概略断面図を示す。図３１〜図３３は第１設計に係る図であり、それ以外は第１〜第３設計に共通の図である。図３９に第１設計に係る概略回路図を示す。
【００５８】
１つの入出力セル３５１には、複数のトランジスタ３０５ａ，３０５ｂ（例えばｇｇ−ＮＭＯＳＦＥＴで構成された２つのＥＳＤ保護素子）が形成されている。
【００５９】
まず、第１設計について説明する。
【００６０】
第３実施形態においては、パッド３１７は、第１接地配線３１６とは重複していない。第１接地配線３１６は、第５層配線３１５ｂと同一層に形成されている。第１電源配線３１８（特許請求の範囲にいう「第２電源配線」に相当）は、第１接地配線３１６の下層で、第４層配線３１４ａ，３１４ｂと同一層に形成されている。第１電源配線３１８及び第４層配線３１４ａ，３１４ｂは、それぞれ、第１接地配線３１６と少なくとも部分的に重複している。第２電源配線３１９（特許請求の範囲にいう「第１電源配線」に相当）は、第１電源配線３１８の下層で、第３層配線３１３ａ，３１３ｂ，３２０ａと同一層に形成されている。第１の第３層配線３１３ａ（特許請求の範囲にいう「第２配線」に相当）は、第１の第４層配線３１４ａと重複している。第３の第３層配線３２０ａ（特許請求の範囲にいう「第１配線」に相当）は、第１電源配線３１８と少なくとも部分的に重複している。第１の第２層配線３１２ａ及び第３の第２層配線３３２ａ（特許請求の範囲にいう「第３配線」に相当）は、別個の配線層として形成されている。第１の第２層配線層３１２ａは第１トランジスタ３０５ａの上方に形成され、第１の第３層配線３１３ａと重複している。第３の第２層配線３３２ａは、第２トランジスタ３０５ｂの上方に形成され、第２電源配線３１９、第３の第３層配線３２０ａ及び第１の第３層配線３１３ａと重複している。第１の第１層配線３１１ａ及び第３の第１層配線３３１ａは、別個の配線層として形成されている。第１の第１層配線３１１ａは第１の第２層配線層３１２ａの下層に形成され、第３の第１層配線３３１ａは第３の第２層配線３３２ａの下層に形成されている。第２の第２層配線３１２ｂ及び第２の第１層配線３１１ｂは、それぞれ、１層として、第１トランジスタ３０５ａ及び第２トランジスタ３０５ｂの上方に形成されている。第１接地配線３１６、第１電源配線３１８及び第２電源配線３１９は、積層されている。第１電源配線３１８の幅は、第１接地配線３１６の幅より狭くなっている。第２電源配線３１９の幅は、第１電源配線３１８の幅より狭くなっている。
【００６１】
第１設計における電気的接続について説明する。図３９に、第１設計に係る概略回路図を示す。パッド３１７は、第１の第１〜第５層配線３１１ａ〜３１５ａ及び第１の第１〜第６層コンタクト３２１ａ〜３２５ａ，３２７を介して第１トランジスタ３０５ａの第１不純物拡散領域３０３ａと電気的に接続されていると共に、第３の第１〜第２層配線３３１ａ，３３２ａ、第１の第３〜第５層配線３１３ａ〜３１５ａ、第３の第１〜第２層コンタクト３４１ａ，３４２ａ、及び第１の第３〜第６層コンタクト３２３ａ〜３２５ａ，３２７を介して第２トランジスタ３０５ｂの第１不純物拡散領域３０３ａと電気的に接続されている。パッド３１７は第２不純物拡散領域３０２ｂとは電気的に接続されていない。第１接地配線３１６は、パッド３１７と電気的に接続されていない。第１接地配線３１６は、第２の第１〜第４層配線３１１ｂ〜３１４ｂ及び第２の第１〜第５層コンタクト３２１ｂ〜３２４ｂ，３２６を介して第１トランジスタ３０５ａ及び第２トランジスタ３０５ｂの第２不純物拡散領域３０３ｂと電気的に接続されている。第１電源配線３１８は、第３の第４層コンタクト３２８を介して第３の第３層配線３２０ａと電気的に接続されているが、第１不純物拡散領域３０３ａ及び第２不純物拡散領域３０２ｂには電気的に接続されていない。第２電源配線３１９は、第１不純物拡散領域３０２ａ及び第２不純物拡散領域３０２ｂには電気的に接続されていない。
【００６２】
次に、第２設計について説明する。図３５に、図２８のXXXI−XXXI線における本発明の第３実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図３６に、図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第２設計）の概略断面図を示す。図３５は図３１と対応し、図３６は図３３と対応する。図３５及び図３６において、第１設計と異なる部分には矩形及び楕円を付してある。図４０に、第２設計に係る概略回路図を示す。
【００６３】
第２設計においては、パッド３１７は第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａと電気的に接続されておらず、第１電源配線３１８が第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａと電気的に接続されている。具体的には、第１設計において形成されていた第１の第３層コンタクト３２３ａ（特許請求の範囲にいう「第１コンタクト」に相当）が第１の第３層配線３１３ａと第３の第２層配線３３２ａとの間には形成されていない（矩形領域）。第２設計においては、第３の第３層コンタクト３３０ａ（特許請求の範囲にいう「第１コンタクト」に相当）が、第１電源配線３１８と電気的に接続されている第３の第３層配線３２０ａと、第３の第２層配線３３２ａとを電気的に接続する（楕円領域）。これにより、第３層コンタクトの形成箇所を変更するだけで、第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａの接続対象をパッド３１７から第１電源配線３１８に切り替えることができる。
【００６４】
次に、第３設計について説明する。図３７に、図２８のXXXII−XXXII線における本発明の第３実施形態に係る半導体集積回路装置（第３設計）の概略断面図を示す。図３８に、図２８のXXXIII−XXXIII線における本発明の第３実施形態に係る半導体集積回路装置（第３設計）の概略断面図を示す。図３７は図３２と対応し、図３８は図３３と対応する。図３７及び図３８において、第１設計と異なる部分には矩形及び楕円を付してある。図４１に、第３設計に係る概略回路図を示す。
【００６５】
第３設計においては、パッド３１７は第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａと電気的に接続されておらず、第２電源配線３１９が第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａと電気的に接続されている。具体的には、第１設計において形成されていた第１の第３層コンタクト３２３ａ（特許請求の範囲にいう「第１コンタクト」に相当）が第１の第３層配線３１３ａと第３の第２層配線３３２ａとの間には形成されていない（矩形領域）。第３設計においては、第４の第３層コンタクト３２９（特許請求の範囲にいう「第１コンタクト」に相当）が第２電源配線３１９と第３の第２層配線３３２ａとを電気的に接続する（楕円領域）。これにより、第３層コンタクトの形成箇所を変更するだけで、第２トランジスタ３０５ｂの第１不純物拡散領域３０２ａの接続対象をパッド３１７から第２電源配線３１９に切り替えることができる。
【００６６】
第２設計と第３設計間の設計変更についても、第１設計と第２設計の設計変更及び第１設計と第３設計の設計変更と同様であり、ここでの説明は省略する。
【００６７】
第３実施形態においては、パッド３１７に電気的に接続された第１の第３層配線３１３ａ、第１電源配線３１８に電気的に接続された第３の第３層配線３２０ａ、及び第２電源配線３１９が同一層に形成されている。これにより、１層のコンタクト、すなわち第３層コンタクト３２３ａ，３３０ａ，３２９の形成箇所を変更するだけで、第２トランジスタ３０５ｂに接続させる電源配線を変更することができる。
【００６８】
上記以外については、第１実施形態と同様であり、ここでの説明は省略する。
【００６９】
本発明の半導体集積回路装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
【００７０】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【産業上の利用可能性】
【００７１】
本発明の半導体集積回路装置は、例えば、ＥＳＤ保護素子を有する半導体集積回路装置として適用することができる。ＥＳＤ保護素子としては、例えば、ｇｇ−ＮＭＯＳＦＥＴ、ダイオード、ＰＮＰＮ素子、バイポーラ（Ｂｉｐ）トランジスタ等を利用することができる。
【符号の説明】
【００７２】
１００，２００，３００          半導体集積回路装置
１０１，２０１，３０１          半導体基板
１０２ａ，２０２ａ，３０２ａ          第１不純物拡散領域
１０２ｂ，２０２ｂ，３０２ｂ          第２不純物拡散領域
１０３，２０３，３０３          ゲート電極
１０４，２０４，３０４          素子分離絶縁膜（ＳＴＩ；Shallow Trench Isolation）
１０５ａ，２０５ａ，３０５ａ          第１トランジスタ
１０５ｂ，２０５ｂ，３０５ｂ          第２トランジスタ
１１１ａ〜１１４ａ          第１の第１〜第４層配線
１１１ｂ〜１１４ｂ          第２の第１〜第４層配線
１１６，２１６，３１６          第１接地配線
１１７，２１７，３１７          パッド
１１８，２１８，３１８        第１電源配線
１１９，２１９，３１９          第２電源配線
１２１ａ〜１２４ａ          第１の第１〜第４層コンタクト
１２１ｂ〜１２４ｂ          第２の第１〜第４層コンタクト
１２６          第５層コンタクト
１２７          第６層コンタクト
１２８          第４層コンタクト
１２９          第３層コンタクト
１３１，２３１，３５１          入出力セル
２１１ａ〜２１４ａ          第１の第１〜第４層配線
２１１ｂ〜２１５ｂ          第２の第１〜第５層配線
２２０ａ          第３の第３層配線
２２１ａ〜２２４ａ          第１の第１〜第４層コンタクト
２２１ｂ〜２２５ｂ          第２の第１〜第５層コンタクト
２２７，３２７          第６層コンタクト
２２８，３２８          第３の第４層コンタクト
２２９，３２９          第４の第３層コンタクト
２３０ａ          第３の第３層コンタクト
３１１ａ〜３１５ａ          第１の第１〜第５層配線
３１１ｂ〜３１４ｂ          第２の第１〜第４層配線
３２０ａ          第３の第３層配線
３２１ａ〜３２５ａ          第１の第１〜第５層コンタクト
３２１ｂ〜３２４ｂ          第２の第１〜第４層コンタクト
３３０ａ          第３の第３層コンタクト
３３１ａ〜３３２ａ          第３の第１〜第２層配線
３４１ａ〜３４２ａ          第３の第１〜第２層コンタクト
【図１】
2011249566.tif 000003
【図２】
2011249566.tif 000004
【図３】
2011249566.tif 000005
【図４】
2011249566.tif 000006
【図５】
2011249566.tif 000007
【図６】
2011249566.tif 000008
【図７】
2011249566.tif 000009
【図８】
2011249566.tif 000010
【図９】
2011249566.tif 000011
【図１０】
2011249566.tif 000012
【図１１】
2011249566.tif 000013
【図１２】
2011249566.tif 000014
【図１３】
2011249566.tif 000015
【図１４】
2011249566.tif 000016
【図１５】
2011249566.tif 000017
【図１６】
2011249566.tif 000018
【図１７】
2011249566.tif 000019
【図１８】
2011249566.tif 000020
【図１９】
2011249566.tif 000021
【図２０】
2011249566.tif 000022
【図２１】
2011249566.tif 000023
【図２２】
2011249566.tif 000024
【図２３】
2011249566.tif 000025
【図２４】
2011249566.tif 000026
【図２５】
2011249566.tif 000027
【図２６】
2011249566.tif 000028
【図２７】
2011249566.tif 000029
【図２８】
2011249566.tif 000030
【図２９】
2011249566.tif 000031
【図３０】
2011249566.tif 000032
【図３１】
2011249566.tif 000033
【図３２】
2011249566.tif 000034
【図３３】
2011249566.tif 000035
【図３４】
2011249566.tif 000036
【図３５】
2011249566.tif 000037
【図３６】
2011249566.tif 000038
【図３７】
2011249566.tif 000039
【図３８】
2011249566.tif 000040
【図３９】
2011249566.tif 000041
【図４０】
2011249566.tif 000042
【図４１】
2011249566.tif 000043