(57)【要約】【課題】半導体基板から所定の半導体素子を精度良く取得する。【解決手段】複数の半導体素子を形成した半導体基板の第１主面側に、半導体基板を保護する保護テープ等の保護被覆を施す（ステップＳ２，Ｓ３）。そして、その保護被覆を通して半導体基板にレーザー光を照射し、半導体基板に形成されている複数の半導体素子の少なくとも一つに、マークを形成する（ステップＳ４）。マークを形成したチップの位置に基づき、半導体基板から所定の半導体素子を取得していく。所定の半導体素子としては、例えば良品の半導体素子が該当する。【選択図】図１
2011091286.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面に形成された複数個の半導体素子それぞれの特性をチェックし、当該複数個の半導体素子に於ける良品半導体素子ならびに不良半導体素子に関するマップデータを得る工程、
前記一方の主面に保護被覆を配設する工程、
前記一方の主面の特定部位に前記保護被覆を通してレーザー光を照射し、マークを形成する工程、
前記一方の主面から前記保護被覆を除去する工程、
前記半導体基板を分割し、前記複数個の半導体素子に個片化する工程、
前記マークを起点とし、前記マップデータを適用して、前記半導体素子を順次ピックアップする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であって、当該有効素子領域内の半導体素子に隣接する半導体素子表面であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であって、当該有効素子領域内の半導体素子に隣接する複数の半導体素子表面であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記特定部位は、当該半導体基板に於ける有効素子領域内の半導体素子表面であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記マップデータを適用して、前記不良半導体素子の表面にマークを形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記保護被覆が施された前記半導体基板の他方の主面に対し、背面研削処理を施すことを特徴とする請求項１乃至６記載の半導体装置の製造方法。
【請求項８】
ピックアップされる前記半導体素子は、良品半導体素子であることを特徴とする請求項１乃至７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、半導体基板に形成された複数個の半導体素子から、良品半導体素子或いは不良品半導体素子を選択的に摘出する方法に関する。
【背景技術】
【０００２】
一枚の半導体基板に複数個形成された半導体素子（半導体チップ又はチップ）は、それぞれ所定の特性評価が行われ、良品半導体素子と不良品半導体素子とに区分される。
そして、ダイシングにより個片化された後、良品半導体素子が選択的に摘出される。
【０００３】
摘出された良品の半導体素子は、後続の工程へと送られる。
半導体基板に形成された複数個の半導体素子に対し、良品半導体素子或いは不良品半導体素子を区分する方法の一つとして、特性評価に基づき検出された不良品半導体素子に対し、インクの付着等によってマークを付すことが知られている。
【０００４】
また、半導体素子にマークを付せず、特性評価等に基づいて作成された、良品半導体素子ならびに不良品半導体素子の位置情報を含むデータを用い、個片化後に於ける半導体素子の取得の際に、良品半導体素子或いは不良品半導体素子のみを選択的に摘出・取得することも知られている。
【０００５】
例えば、下記の特許文献１にあっては、特性評価等に基づいて作成された良品半導体素子／不良品半導体素子の位置情報を含むデータを半導体基板の表面に貼り付けられた保護膜に表示し、当該保護膜上に表示されたデータを読み取り、ダイシング処理後、前記データに従って半導体素子の選別を行うことが示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３９２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の如く、半導体基板に於ける不良品素子のそれぞれにマークを付そうとすると、マーク形成のための工数を必要とする。
また、半導体素子にマークを付さず、半導体素子の位置情報を含むデータを用いてそれらの識別を行うとすると、当該データと半導体基板に於ける半導体素子との対応関係の確認が煩雑となり、後続する工程への不良品素子の混入を視覚的に確認して防止することが困難となる。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体基板の一方の主面に形成された複数個の半導体素子それぞれの特性をチェックし、当該複数個の半導体素子に於ける良品半導体素子ならびに不良半導体素子に関するマップデータを得る工程、前記一方の主面に保護被覆を配設する工程、前記一方の主面の特定部位に前記保護被覆を通してレーザー光を照射し、マークを形成する工程、前記一方の主面から前記保護被覆を除去する工程、前記半導体基板を分割し、前記複数個の半導体素子に個片化する工程、前記マークを起点とし、前記マップデータを適用して、前記半導体素子を順次ピックアップする工程を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、半導体基板に形成された複数個の半導体素子中から、所定の半導体素子を効率良く取得することができ、高品質の半導体装置を安定して製造することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】半導体基板に形成された半導体素子の特性評価から、その摘出に至る処理フローを示す図である。
【図２】特性評価方法の一例を示す外観斜視図である。
【図３】マップデータの一例を示す図である。
【図４】複数の半導体素子が形成された半導体基板の一例を模式的に示す平面図である。
【図５】マップデータの他の例を示す図である。
【図６】半導体基板の表面への保護テープの貼付け工程を示す外観斜視図である。
【図７】半導体基板の背面研削処理工程を示す図である。
【図８】半導体基板の表面へのマーク形成工程を示す外観斜視図及び断面図である。
【図９】半導体基板の表面へのマーク形成工程を示す断面図である。
【図１０】半導体基板の裏面へダイシングテープを貼付けた状態を示す断面図である。
【図１１】半導体基板の表面から保護テープを剥離した状態を示す断面図である。
【図１２】ダイシング工程を示す外観斜視図及び断面図である。
【図１３】ピックアップ処理装置の構成ならびにピックアップ処理工程を示す図である。
【図１４】突き上げ処理工程を示すピックアップ処理装置の要部断面図である。
【図１５】個片化済み半導体基板及びマップデータの一例を示す図である。
【図１６】ピックアップの起点となる半導体素子の選択方法を示す図である。
【図１７】ピックアップの起点となる半導体素子の選択処理フローを示す図である。
【図１８】本発明の第１の実施の形態に於ける個片化済み半導体基板及びマップデータを示す図である。
【図１９】本発明の第１の実施の形態に於けるピックアップの起点となる半導体素子の選択処理乃至被摘出半導体素子のピックアップ処理フローを示す図である。
【図２０】本発明の第２の実施の形態に於ける個片化済み半導体基板及びマップデータを示す図である。
【図２１】本発明の第２の実施の形態に於ける半導体素子のピックアップ処理フローを示す図（その１）である。
【図２２】本発明の第２の実施の形態に於ける半導体素子のピックアップ処理フローを示す図（その２）である。
【図２３】本発明の第２の実施の形態に於ける半導体素子のピックアップ処理の他の例を示す図である。
【図２４】本発明の第２の実施の形態に於ける半導体素子のピックアップ処理フローの他の例を示す図である。
【図２５】本発明の第２の実施の形態に於ける半導体素子のピックアップ処理の追加処理フローを示す図である。
【図２６】本発明の第３の実施の形態に於ける個片化済み半導体基板及びマップデータを示す図である。
【図２７】本発明の第３の実施の形態に於ける半導体素子のピックアップ処理フローを示す図である。
【発明を実施するための形態】
【００１１】
本発明にかかる半導体装置の製造工程フローを、図１に示す。
また、当該半導体装置の製造工程フローに沿う製造工程の具体例を、図２〜図１４に示す。
【００１２】
当該半導体装置の製造工程は、一方の主面に複数個の半導体素子（チップ）が形成された半導体基板に対し、前記半導体素子の評価を行い、当該半導体基板のダイシング処理後、半導体素子を選択的に摘出（ピックアップ）する工程を云う。
【００１３】
先ず、一方の主面（表面）に複数個の半導体素子１１が形成された半導体基板１０に対し、当該半導体素子１１の特性評価を行う（図１：ステップＳ１）。
当該特性評価は、図２に示される如く、個々の半導体素子１１に於ける電極端子（図示せず）に、試験装置のプローブ針２０を接触させ、所定の試験信号を印可して実施する。
【００１４】
尚、図２にあっては、プローブ針２０を１本示しているのみであるが、当該プローブ針２０は、被試験半導体素子１１に於ける電極端子に対応して、複数個配設される。
当該特性評価により、個々の半導体素子１１が所定の特性を有しているか否か（良／不良）を判定し、各半導体素子１１の良／不良データ、所謂マップデータを生成する。
【００１５】
当該マップデータの一例を、図３に示す。
マップデータ３０は、半導体基板１０に形成された複数個の半導体素子１１について、その良／不良が識別可能なように、半導体基板１０上に於ける半導体素子１１の位置に対応して、データが構築される。
【００１６】
図３に於いては、不良品と判定された半導体素子１１に対応するチップ位置３１に×印を付し、良品と判定された半導体素子１１に対応するチップ位置３２には何ら印を付さないことにより、マップデータを表現している。
【００１７】
尚、前記半導体基板１０の一方の主面は、図４に示す如く、有効チップ領域（有効素子領域、第１チップ領域）１２と、当該有効チップ領域１２の外周部、即ち半導体基板１０の縁部に於ける端部領域（第２チップ領域）１３を含んでいる。
【００１８】
有効チップ領域１２には、製品となり得る半導体素子１１が形成され、良品の半導体素子１１の取得対象領域である。一方、端部領域１３は、製品とされない半導体素子１１が形成されるエリアである。
【００１９】
従って、前記マップデータ３０を生成する際、特性評価は、半導体基板１０上の全半導体素子１１のうち、有効チップ領域１２に形成されている半導体素子１１を対象として行われる。
【００２０】
前記図３は、有効チップ領域１２に於ける半導体素子１１について生成されたマップデータ３０を示している。
尚、有効チップエリア１２外の半導体素子１１、即ち端部領域１３に在る半導体素子１１も含めたマップデータを生成することも可能である。
【００２１】
かかる場合には、図５に示す如く、有効チップ領域１２外の半導体素子１１を、有効チップ領域１２の不良品判定の半導体素子１１と同等に扱い、良品判定の半導体素子１１との識別を可能とするマップデータ３０ａを生成する。
【００２２】
前記プローブ針２０を用いた半導体素子１１の特性評価、及びマップデータ３０（又は３０ａ）の生成は、コンピュータを用いた評価装置によって行う。
当該評価装置にあっては、対象となる半導体素子１１の電極端子にプローブ針２０を接触させ、当該プローブ針２０から所定の電気信号を供給し、当該半導体素子１１から検出される電気信号を、評価装置が備える記憶装置に記憶する。
【００２３】
そして、評価装置は、検出された電気信号が予め設定された値（第１値）を示す場合、その半導体素子１１を良品と判定し、検出された電気信号が第１値と異なる値（第２値）を示す場合、その半導体素子１１を不良品と判定する。
【００２４】
評価装置は、この様な処理を、半導体基板１０に縦横に形成されている複数個の半導体素子１１に対し順番に実行し、その判定結果に基づいて、当該半導体基板１０に形成された半導体素子１１の配置に対応したマップデータ３０（又は３０ａ）を生成する。
【００２５】
マップデータ３０（又は３０ａ）に於いては、半導体基板１０上の不良品判定の半導体素子１１に対応するチップ位置３１に例えば“１”のデータを割り当て、良品判定の半導体素子１１に対応するチップ位置３２に“０”のデータを割り当てたマップデータ３０を生成する。
【００２６】
評価装置は、当該“０”或いは“１”のデータにより、半導体基板１０に形成された各半導体素子１１について、良／不良の識別を行う。
この様にして、半導体基板１０に形成された複数個の半導体素子１１の特性評価を実施し、その特性評価の結果を示すマップデータ３０（又は３０ａ）を生成した後、必要に応じて半導体基板１０の裏面（背面、半導体素子非形成面）の研削処理（バックグラインド）を行う。
【００２７】
当該背面研削処理の前処理として、図６に示す様に、半導体基板１０の表面（半導体素子の形成面）に保護被覆を施す。
当該保護被覆は、保護テープ４０を貼付することによりなされる（図１：ステップＳ２）。
【００２８】
当該保護テープ４０としては、半導体基板１０表面に貼付した際に、当該半導体基板１０に形成されている半導体素子１１の位置を、当該保護テープ４０を通して画像認識或いは目視によって識別できるように、透明又は半透明のものが用いられる。
【００２９】
また、当該保護テープ４０は、後の工程に於いて半導体基板１０表面から剥離容易なものである必要から、例えば紫外光（ＵＶ）硬化性のテープ材を用いる。
半導体基板１０の表面に保護テープ４０を貼付した後、図７に示す様に、背面研削装置に於ける砥石４１を用い、当該半導体基板１０の裏面（半導体素子非形成面）を研削する（図１：ステップＳ３）。
【００３０】
この時、図７（Ａ）に示す様に、半導体基板１０と砥石４１の双方を一定方向に回転させ、図７（Ｂ）に示す様に、当該半導体基板１０を所定の厚さまで研削する。
かかる背面研削処理の後、当該半導体基板１０を、保護テープ４０が貼付されているところの半導体素子形成面を表出させて所定のステージ上に載置し、画像認識法により、当該半導体基板１０に於ける半導体素子１１の位置合わせ（アライメント）を行う。
【００３１】
しかる後、当該半導体基板１０に関して取得されている前記マップデータ３０（又は３０ａ）に従い、当該半導体基板１０に形成されている半導体素子１１に対し、選択的にレーザー光を照射して、マークを形成する（図１：ステップＳ４）。
【００３２】
即ち、前記マップデータ３０（又は３０ａ）に基づき、選択された半導体素子１１に対して、図８に示される如く、保護テープ４０を介してレーザー光４２を照射し、当該半導体素子１１の表面部分に凹状のマーク１４を形成する。
【００３３】
尚、図８（Ｂ）は、図８（Ａ）に於ける、Ｘ１−Ｘ１’断面を表している。
即ち、此処では、半導体基板１０の端部領域１３に在る１個の半導体素子１１にマーク１４を形成する。
【００３４】
後述する如く、当該マーク１４は、半導体素子取得（ピックアップ処理）工程に於いて利用される。
尚、図８に於いては、半導体基板１０表面の１箇所にマーク１４を形成する場合を示しているが、当該半導体基板１０上の複数箇所にマーク１４を形成しても良い。
【００３５】
即ち、図８にあっては、半導体基板１０の端部領域１３に於ける１個の半導体素子１１にマーク１４を形成しているが、半導体基板１０に形成された全ての半導体素子１１を対象とし、有効チップ領域１２外、及び／或いは有効チップ領域１２内の不良品半導体素子１１に対してマーク１４を形成しても良い。
【００３６】
当該マーク１４の形成工程に於いて、レーザー光４２の照射によってマーク１４を形成する際、保護テープ４０及び／或いは半導体素子１１に於いて生じた溶融物が飛散する場合がある。
【００３７】
かかる場合、飛散した溶融物は、図９に示す如く、保護テープ４０の表面に付着し、付着物４０Ａとなる。
後述の如く、当該保護テープ４０は、半導体基板１０の裏面にダイシングテープ４３が貼付された後に剥離される。
【００３８】
従って、保護テープ４０の表面に付着物４０Ａが存在しても、当該付着物４０Ａは当該保護テープ４０と共に除去される。
尚、当該溶融物の飛散を抑制しつつ、レーザー光４２の照射によりマーク１４を形成する方法もあるが、これを実現できる装置は高価であり、またレーザー光４２の強度の制御が必ずしも容易ではない。
【００３９】
この様に、保護テープ４０を介してレーザー光４２を照射し、所定の半導体素子１１にマーク１４を形成した後、半導体基板１０に対してダイシング処理を行い、個々の半導体素子１１に分離（個片化）する。
【００４０】
そのために、図１０に示す様に、選択的にマーク１４が形成された半導体基板１０の裏面（保護テープ４０の粘着面とは反対の面）に、ダイシングテープ４３を貼付する。
しかる後、図１１に示す様に、前記保護テープ４０を剥離する（図１：ステップＳ５）。
【００４１】
当該保護テープ４０の剥離は、紫外光の照射によってその粘着力を弱めることを伴って行われる。
保護テープ４０が剥離された半導体基板１０の表面には、所定の半導体素子１１に於いて前記マーク１４が形成されている。
【００４２】
即ち、保護テープ４０を介してレーザー光４２を照射し、半導体素子１１にマーク１４を形成することにより、半導体基板１０表面への溶融物の付着を防止しつつ、所定の半導体素子１１の表面にマーク１４を形成することができる。
【００４３】
そして、かかる工程にあっては、マーク１４の形成の際、半導体基板１０の背面研削工程に於いて適用される保護テープ４０を、当該半導体基板１０表面への溶融物の付着防止用として利用している。
【００４４】
従って、半導体基板１０の背面研削工程を含む製造工程に於いては、当該半導体基板１０表面への溶融物の付着防止用として、新たなフィルム状被覆材料を用いることを必要としない。
【００４５】
背面研削工程を含まない製造工程であれば、マーク１４を形成する前に、半導体基板１０の表面（半導体素子の形成面）に保護用テープ４０としてのフィルム材を配設し、しかる後、レーザー光４２の照射を行う。
【００４６】
この様に、半導体基板１０の裏面にダイシングテープ４３を貼付し、保護テープ４０を剥離した後、当該半導体基板１０に対してダイシング処理を施し、当該半導体基板１０に形成されている半導体素子１１を分離（個片化）する（図１：ステップＳ６）。
【００４７】
図１２に、ダイシング工程の一例を示す。
尚、図１２（Ｂ）は、図１２（Ａ）に於ける、Ｘ２−Ｘ２’断面を表している。
かかるダイシング処理は、半導体基板１０の表面にあるパターンの画像認識により、縦横に並ぶ複数個の半導体素子１１の間に設けられているスクライブ領域に対して、ダイサー４４を用いて切断処理を施すことによりなされる。
【００４８】
この時、当該半導体基板１０は切断するが、ダイシングテープ４３は切断しないように、ダイサー４４の切り込み深さを制御する。これにより、各半導体素子１１は、ダイシングテープ４３に固着された状態で個片化される。
【００４９】
ここで、ダイシングされた各半導体素子１１がダイシングテープ４３上に接着された状態のものを、個片化済み半導体基板１０ａとする。
また、ダイシング処理前の半導体基板１０については、単に半導体基板１０、又は個片化前半導体基板１０とする。
【００５０】
前記ダイシング処理の後、個片化済み半導体基板１０ａから、特性評価で良品判定であった半導体素子１１を選択的に摘出（ピックアップ）し、半導体素子搬送用トレイ等に収容するか、または配線基板或いはリードフレーム等の搭載用部材に搭載する（図１：ステップＳ７）。
【００５１】
当該ピックアップ処理について、図１３及び図１４を参照して説明する。
個片化済み半導体基板１０ａからの半導体素子１１のピックアップ処理は、例えば図１３に示すピックアップ装置５０を用いて実施する。
【００５２】
当該ピックアップ装置５０にあっては、基盤（ステージ、図示せず）上に載置された個片化済み半導体基板１０ａを撮影するカメラ５１、カメラ５１により撮影された像を出力する表示装置５２、半導体素子１１を吸着する吸着ツール５３、及び当該半導体素子１１を突き上げる突上げピン５４等を具備している。
【００５３】
また、当該ピックアップ装置５０は、ピックアップ処理を実行するためのプログラム、ピックアップ処理時に取得されるデータ、個片化前半導体基板１０及び個片化済み半導体基板１０ａについて予め取得されているデータ等が記憶される記憶装置５５を具備する。
【００５４】
更に、当該ピックアップ装置５０は、処理中の異常を知らせる警報装置５６を備える。
そして、当該ピックアップ装置５０が行う処理動作は、制御部５０ａによって制御される。
【００５５】
当該ピックアップ装置５０にあっては、前記基盤（ステージ）上に載置された個片化済み半導体基板１０ａの、直交するＸ方向及びＹ方向への移動、及び周方向Ｒへの回転が可能とされている。Ｘ方向及びＹ方向への移動量、並びに周方向Ｒへの回転量は、ピックアップ装置５０に設定されている座標系を用い、制御部５０ａによって制御される。
【００５６】
また、当該ピックアップ装置５０にあっては、ピックアップする半導体素子１１を、カメラ５１で撮影し、表示装置５２上で確認することが行われる。
当該カメラ５１は固定されており、基盤（ステージ）上に載置された個片化済み半導体基板１０ａを移動及び回転することにより、表示装置５２に表示されるところの個片化済み半導体基板１０ａ内の領域が選択される。
【００５７】
ピックアップ時には、個片化済み半導体基板１０ａを方向Ｘ及び方向Ｙに移動させ、被ピックアップ半導体素子１１が、表示装置５２の画面内の所定位置、例えば表示装置５２の画面中央の枠５２ａ内に位置される。
【００５８】
この様に画面内の所定位置に配置された被ピックアップ半導体素子１１は、ダイシングテープ４３の裏面より突上げピン５４により突き上げられると共に、当該突き上げ動作に対応して上下動する吸着ツール５３により吸着されてピックアップ（摘出）される。
【００５９】
当該吸着ツール５３は、個片化済み半導体基板１０ａに対し接近或いは遠ざかる方向Ｅに移動して、半導体素子１１をピックアップ（摘出）し、且つ当該ピックアップ半導体素子１１を、方向Ｆに沿って搬送する。
【００６０】
また、突上げピン５４は、吸着ツール５３と同期して、個片化済み半導体基板１０ａの裏面（ダイシングテープ４３側）に対して接近或いは遠ざかる方向Ｇに動作（上下動）する。
【００６１】
図１４に示すように、当該突上げピン５４は、先端部５４ａが、ガイド部材５７に設けた貫通孔５７ａから上昇・突出して、ダイシングテープ４３の下面から半導体素子１１を突き上げ、当該半導体素子１１をダイシングテープ４３から剥離する。
【００６２】
突き上げ後、当該突上げピン５４は、ガイド部材５７内に降下する。
尚、当該ダイシングテープ４３に紫外光を照射して、その粘着力を弱めることにより、半導体素子１１はダイシングテープ４３から容易に剥離させることもできる。
【００６３】
吸着ツール５３に吸着・保持された半導体素子１１は、図１３に示す如く、当該吸着ツール５３により、例えば配線基板６０に搬送される。
当該配線基板６０は、半導体素子１１を複数固搭載することができる所謂大判の状態に形成されている。
【００６４】
当該配線基板６０上に搬送された半導体素子１１は、当該配線基板６０上の半導体素子搭載部に搭載される。
半導体素子１１の所定位置への搭載後、吸着ツール５３は個片化済み半導体基板１０ａ側に戻され、一方、配線基板６０は１ピッチ分、所定の方向Ｈに移動される。
【００６５】
これにより、ピックアップ装置５０は、次の半導体素子１１に対するピックアップ処理の待機状態となる。
この様なピックアップ処理が、マップデータ３０（又は３０ａ）を基に、良品判定の半導体素子１１の位置に従い、個片化済み半導体基板１０ａの有効チップエリア１２内の半導体素子１１に対して、所定箇所の半導体素子１１を起点として順次実施される。
【００６６】
当該ピックアップ処理の際、個片化済み半導体基板１０ａ内に形成したマーク１４が利用されているが、当該マーク１４を形成していない場合のピックアップ処理は以下の様に行われる。
【００６７】
個片化済み半導体基板１０ａと、当該個片化済み半導体基板１０ａについて取得されているマップデータ３０の一例を、図１５に示す。
図１５（Ａ）は、個片化済み半導体基板１０ａを示し、図１５（Ｂ）は、当該個片化済み半導体基板１０ａについてのマップデータ３０を示している。
【００６８】
当該マップデータ３０上で良品判定とされているチップ位置３２のうち、図１５（Ａ）中、最上・最左端のチップ位置３２ａに対応した、個片化済み半導体基板１０ａ内の半導体素子１１ａを起点に、良品判定の半導体素子１１を順次にピックアップしていく。
【００６９】
尚、便宜上、図１５（Ａ）では、個片化済み半導体基板１０ａ内の、ピックアップの起点とされる半導体素子１１ａを、他の半導体素子１１と区別しているが、これらを区別するマーク等の情報は、個片化済み半導体基板１０ａ内には含まれない。
【００７０】
ピックアップに際し、その起点とされるマップデータ３０上の半導体素子位置（起点チップ位置）３２ａに対応した、個片化済み半導体基板１０ａ内の半導体素子（起点チップ又は起点半導体素子）１１ａは、例えば図１６及び図１７に示す処理フローにより選択する。
【００７１】
但し、図１６、図１７に示す処理フローを実施するに際しては、ピックアップ装置５０に於いて、予め次の様な軸合わせ、ならびに位置合わせを行っておく。
まず、固定カメラ５１に於いて設定されているｘ軸方向及びｙ軸方向と、個片化済み半導体基板１０ａを移動させる方向Ｘ及び方向Ｙとを、それぞれ一致させる。
【００７２】
また、個片化前半導体基板１０の各半導体素子１１に於けるｘｙ座標系のｘ軸方向及びｙ軸方向と、個片化済み半導体基板１０ａを移動させる方向Ｘ及び方向Ｙとがそれぞれ一致する様に、個片化済み半導体基板１０ａを周方向Ｒに回転させる。
【００７３】
この様な軸合わせ及び位置合わせの後、ピックアップ装置５０により、個片化済み半導体基板１０ａのピックアップ装置５０上での外周端Ｐ１，Ｐ２，Ｐ３の座標が求められる（図１７：ステップＳ１１）。
【００７４】
ピックアップ装置５０は、先ず個片化済み半導体基板１０ａを方向Ｘ及び方向Ｙに移動させ、カメラ５１を用いた画像認識により、個片化済み半導体基板１０ａの外周端Ｐ１の座標を求める。
【００７５】
次いで、個片化済み半導体基板１０ａを、方向Ｘにのみ移動させ、カメラ５１を用いた画像認識により、外周端Ｐ１と方向Ｘの対向位置にある外周端Ｐ２の座標を求める。
更に、個片化済み半導体基板１０ａを、方向Ｙにのみ移動させ、カメラ５１を用いた画像認識により、外周端Ｐ２と方向Ｙの対向位置にある外周端Ｐ３の座標を求める。
【００７６】
この様にして、外周端Ｐ１，Ｐ２，Ｐ３の座標を求めた後、当該外周端Ｐ１，Ｐ２，Ｐ３で規定される、個片化済み半導体基板１０ａの外周に内接する直角三角形Ｐより、当該個片化済み半導体基板１０ａの中心Ｐ４の座標を求める（図１７：ステップＳ１２）。
【００７７】
ピックアップ装置５０には、起点チップ１１ａを含む半導体素子１１の、個片化前半導体基板１０上での座標データが予め記憶されている。これにより、当該ピックアップ装置５０は、中心Ｐ４から起点チップ１１ａの座標データの位置にある半導体素子１１を、ピックアップの起点として選択する（図１７：ステップＳ１３）。
【００７８】
しかる後、ピックアップ装置５０は、選択された半導体素子１１を起点に、個片化済み半導体基板１０ａ内の半導体素子１１をピックアップしていく（図１７：ステップＳ１４）。
【００７９】
この時、ピックアップ装置５０は、マップデータ３０上の良品判定のチップ位置３２の順に従い、個片化前半導体基板１０上での当該チップ位置３２に相当する半導体素子１１の座標データを用い、個片化済み半導体基板１０ａから所定の半導体素子１１をピックアップしていく。
【００８０】
ところが、この様にしてピックアップの起点となる半導体素子１１を選択した場合、当該半導体素子１１が、マップデータ３０上の起点チップ位置３２ａに正確に対応した、選択すべき起点チップ１１ａに相当しないことが起こり得る。
【００８１】
例えば、前記軸合わせ或いは位置合わせ処理に於いて、外周端Ｐ１，Ｐ２，Ｐ３の座標を求める際に、ピックアップ装置５０に於ける個片化済み半導体基板１０ａの移動又は回転に誤差が生じる場合がある。
【００８２】
かかる場合、個片化済み半導体基板１０ａの中心Ｐ４の座標が正確に得られず、ステップＳ１３に於いて、起点半導体素子１１ａとは異なる半導体素子１１が選択される可能性が高まる。
【００８３】
また、ダイシング後の個片化済み半導体基板１０ａでは、各半導体素子１１間のスクライブ領域に於いて切断していることから、半導体素子１１間にある量の隙間が生じる場合がある。かかる場合には、個片化前半導体基板１０に於けるチップ座標と個片化済み半導体基板１０ａでのチップ位置との間に、ずれを生じてしまう。
【００８４】
即ち、ピックアップ装置５０に於いて、個片化前半導体基板１０の起点チップ１１ａの座標データを用い、中心Ｐ４から当該座標データの位置にある半導体素子１１を個片化済み半導体基板１０ａから選択しても、当該半導体素子１１が、選択すべき起点チップ１１ａではない状態を生じてしまう。
【００８５】
この様に、選択すべき起点チップ１１ａでない半導体素子１１を選択し、当該半導体素子１１を起点として、マップデータ３０上で良品判定とされているところの半導体素子１１をピックアップしていくと、マップデータ３０上で良品判定とされているチップ位置３２の順と、個片化済み半導体基板１０ａ中の良品判定であった半導体素子１１の順との間にずれが生じてしまう。
【００８６】
その結果、ピックアップされた半導体素子１１の中には、不良品判定された半導体素子１１が混入してしまう。
この様な不良品判定された半導体素子１１の混入を防止するため、ピックアップの起点にする半導体素子１１を選択した後、ピックアップ開始前に、当該半導体素子１１が、マップデータ３０上の起点チップ位置３２ａに対応した起点チップ１１ａであるかの確認を目視で行うことが行われる。
【００８７】
しかし、この確認作業によっても、起点チップ１１ａを見誤る可能性はある。
特に、１枚の半導体基板１０に形成される半導体素子１１の数が増え、しかも特定の半導体素子１１を識別できるマーク等が無い場合には、起点チップ１１ａを見誤る可能性はより高くなってしまう。
【００８８】
ピックアップされた半導体素子１１の中に、不良品判定された半導体素子１１が混入したことが、配線基板６０への搭載以後に行われる試験工程で発覚する場合もある。この様な場合には、良品半導体素子１１の損失による歩留まりの低下、顧客への納品遅れ等を招いてしまう。
【００８９】
近年、半導体素子１１の微細化がなされると共に、一方では半導体基板１０の大口径化が図られている。従って、１枚の半導体基板１０に形成される半導体素子１１の数は増加している。
【００９０】
この為、当該半導体基板に設けられるスクライブラインの数も増加している。
当該スクライブライン数が増加することにより、前述の如き座標のずれがより生じ易い。
【００９１】
この為、個片化済み半導体基板１０ａに於いて、起点半導体素子１１ａを正確に選択し、後続工程への不良の半導体素子１１の混入を回避する為に、選択された半導体素子１１に配設されたマーク１４を利用する。
【００９２】
以下、半導体基板に複数個形成された半導体素子に対する、当該マーク１４を利用しての選択的な摘出にかかる、本発明の実施の形態について説明する。
＜第１の実施の形態＞
本第１の実施の形態にあっては、半導体基板に於ける有効チップエリア１２の外に在る一つの半導体素子１１であって、ピックアップの起点となる起点半導体素子１１ａの隣にある一つの半導体素子１１に、マーク１４を形成する。
【００９３】
本第１の実施の形態に於ける個片化済み半導体基板１０ａと、当該個片化済み半導体基板１０ａについて取得されているマップデータ３０の一例を、図１８に示す。
図１８（Ａ）は、個片化済み半導体基板１０ａを示し、図１８（Ｂ）は、当該半導体基板１０ａについてのマップデータ３０を示している。
【００９４】
即ち、本第１の実施の形態にあっては、半導体基板に於ける有効チップエリア１２内の起点半導体素子１１ａの隣に存在する、有効チップエリア１２外の半導体素子１１（マークチップ又はマーク半導体素子１１ｂ）に、マーク１４を形成している。
【００９５】
そして、当該有効チップエリア１２内の半導体素子１１のピックアップは、起点半導体素子１１ａから、図１８に点線矢印をもって示す方向に進んでいく。
マーク半導体素子１１ｂを設けた場合に於ける、ピックアップ時の起点半導体素子１１ａの選択は、例えば、図１９に示す処理フローをもって行うことができる。
【００９６】
まず、マーク１４が形成されている個片化済み半導体基板１０ａが、上記同様、ピックアップ装置５０にセットされる。
所定の軸合わせ及び位置合わせが行われた後、ピックアップ装置５０は、カメラ５１を用いた画像認識により、外周端Ｐ１，Ｐ２，Ｐ３の座標を求める（図１９：ステップＳ２１）。
【００９７】
更に、当該外周端Ｐ１，Ｐ２，Ｐ３の座標を用いて、中心Ｐ４の座標を求める（図１９：ステップＳ２２）。
ここで、ピックアップ装置５０には、個片化前半導体基板１０のマーク半導体素子１１ｂの座標データが予め記憶されている。
【００９８】
ピックアップ装置５０は、まず、中心Ｐ４から当該座標データの位置にある半導体素子１１を選択し、カメラ５１を用いて、当該選択された半導体素子１１の画像データを取得する（図１９：ステップＳ２３）。
【００９９】
また、ピックアップ装置５０には、個片化済み半導体基板１０ａのマーク半導体素子１１ｂの画像データが予め記憶されている。ピックアップ装置５０は、ステップＳ２３で取得された画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを比較（図１９：ステップＳ２４）し、両画像データが一致するか否かを判定する（図１９：ステップＳ２５）。
【０１００】
ピックアップ装置５０は、ステップＳ２５において、両画像データが一致すると判定した場合、ステップＳ２３に於いて選択された半導体素子１１を、マーク半導体素子１１ｂと確定する（図１９：ステップＳ２６）。
【０１０１】
これにより、ピックアップ装置５０では、当該マーク半導体素子１１ｂの隣にある半導体素子１１が起点半導体素子１１ａであると判定する。
そして、ピックアップ装置５０は、当該起点半導体素子１１ａから、マップデータ３０上で良品判定とされているチップ位置３２の順に従い、個片化済み半導体基板１０ａ内の有効チップエリア１２に於ける半導体素子１１を順次ピックアップしていく（図１９：ステップＳ２７）。
【０１０２】
一方、ピックアップ装置５０は、ステップＳ２５において、当該両画像データが一致しないと判定した場合、次のような処理を行う。
即ち、ピックアップ装置５０は、ステップＳ２３で選択された半導体素子１１をマーク半導体素子１１ｂと確定せず、当該半導体素子１１の周辺にある半導体素子１１の画像データを取得する（図１９：ステップＳ２８）。
【０１０３】
例えば、予め設定されたチップ数分、個片化済み半導体基板１０ａを移動させ、その時カメラ５１に映る半導体素子１１の画像データを取得する。
そして、取得された画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを改めて比較（図１９：ステップＳ２９）し、両画像データが一致するか否かを判定する（図１９：ステップＳ３０）。
【０１０４】
ピックアップ装置５０は、ステップＳ３０に於いて、両画像データが一致すると判定した場合には、ステップＳ２６に進み、ステップＳ２８で画像データを取得した半導体素子１１を、マーク半導体素子１１ｂと確定する。
【０１０５】
そして、ピックアップ装置５０は、ステップＳ２７に進み、マーク半導体素子１１ｂの隣にある起点半導体素子１１ａから、所定の順番で、個片化済み半導体基板１０ａ内の半導体素子１１を順次ピックアップしていく。
【０１０６】
また、ピックアップ装置５０は、ステップＳ３０に於いて、両画像データが一致しないと判定した場合には、ステップＳ２８に戻り、周辺にある他の半導体素子１１の画像データを取得し、ステップＳ２９以降の処理を実行する。
【０１０７】
この様に、第１の実施の形態にあっては、まず、マーク半導体素子１１ｂと考えられる半導体素子１１を選択し、その画像データを、予め記憶されているマーク半導体素子１１ｂの画像データと比較し、両画像データが一致するか否かを判定する。
【０１０８】
この処理を、マーク半導体素子１１ｂの画像データと一致する画像データが得られるまで繰り返す。そして、一致する画像データが得られた場合に、当該画像データの半導体素子１１を、マーク半導体素子１１ｂと確定し、その隣の半導体素子１１を起点半導体素子１１ａとし、そこを起点にピックアップを行っていく。
【０１０９】
この様な処理によれば、マーク半導体素子１１ｂを正確に選択することができ、その隣にある起点半導体素子１１ａを正確に選択することができる。
これにより、個片化済み半導体基板１０ａとそのマップデータ３０とを、正確に対応させることが可能になる為、良品の半導体素子１１を精度良くピックアップし、後続工程への不良半導体素子１１の混入を回避することが容易となる。
【０１１０】
また、ここでは、マーク半導体素子１１ｂを有効チップエリア１２外に設ける為、製品となる半導体素子１１にはマーク１４が付されない。
更に、マーク半導体素子１１ｂを有効チップエリア１２外の１点に設けるのみで、個片化済み半導体基板１０ａとそのマップデータ３０とを正確に対応させることができ、簡便に、且つ効果的に、後続工程への不良半導体素子１１の混入を回避することができる。
【０１１１】
尚、ここでは、起点半導体素子１１ａの隣にマーク半導体素子１１ｂを存在させたが、マーク半導体素子１１ｂの位置は、必ずしも起点半導体素子１１ａの隣に設定することを要しない。
【０１１２】
当該マーク半導体素子１１ｂは、起点半導体素子１１ａの縦方向又は横方向の有効チップエリア１２外に於いて、起点半導体素子１１ａとの間に一つ又は二つ以上の半導体素子１１を挟んだ位置に設けることもでき、また、起点半導体素子１１ａの斜め方向の有効チップエリア１２外に設けても良い。
【０１１３】
即ち、マーク半導体素子１１ｂは、有効チップエリア１２外で、起点半導体素子１１ａと所定の位置関係にあり、当該起点半導体素子１１ａの位置を正確に示すことができる位置に配設されれば良い。
＜第２の実施の形態＞
本第２の実施の形態にあっては、有効チップエリア１２外の複数の箇所に、マーク１４を形成する。
【０１１４】
本第２の実施の形態に於ける個片化済み半導体基板１０ａと、当該個片化済み半導体基板１０ａについて取得されているマップデータ３０の一例を、図２０に示す。
図２０（Ａ）は、個片化済み半導体基板１０ａを示し、図２０（Ｂ）は、当該半導体基板１０ａについてのマップデータ３０を示している。
【０１１５】
即ち、本第２の実施の形態にあっては、有効チップエリア１２内の起点半導体素子１１ａの隣に存在する、有効チップエリア１２外の半導体素子１１（マークチップ又はマーク半導体素子１１ｂ）に、マーク１４が形成されている。
【０１１６】
加えて、当該有効チップエリア１２外の複数の箇所（ここでは５箇所）に、マーク半導体素子１１ｂが設けられ、それぞれにマーク１４が形成されている。
そして、有効チップエリア１２内の半導体素子１１のピックアップは、前記起点半導体素子１１ａから、図２０（Ａ）に点線矢印をもって示す方向に進んでいく。
【０１１７】
当該マーク半導体素子１１ｂを適用する場合の、ピックアップ処理フローを、図２１及び図２２に、示す。
まず、個片化前半導体基板１０の有効チップエリア１２の外で、且つ有効チップエリア１２の隣に位置する複数の半導体素子領域に、マーク１４を付して半導体素子１１ｂを形成する。
【０１１８】
そして、ピックアップ処理前までに、当該複数箇所のマーク半導体素子１１ｂの座標データをそれぞれ取得しておく（図２１：ステップＳ３１）。
しかる後、当該座標データを用い、各マーク半導体素子１１ｂの隣にある、有効チップエリア１２内の半導体素子１１をそれぞれ特定し、当該特定された半導体素子１１に対応する、マップデータ３０内のチップ位置３３を記憶する（図２１：ステップＳ３２）。
【０１１９】
その後は、前記第１の実施の形態と同様に、図１９に示した処理フローに従い、起点半導体素子１１ａを確定し、これを起点として、半導体素子１１のピックアップを開始する。
【０１２０】
ピックアップ装置５０は、図２２に示す処理フローに従って、ピックアップ処理を実行していく。
当該ピックアップ装置５０は、先ずマップデータ３０上で良品判定とされているチップ位置３２の順に従い、個片化済み半導体基板１０ａ内の半導体素子１１をピックアップするための待機状態におかれる（図２２：ステップＳ４１）。
【０１２１】
次いで、ピックアップ装置５０は、ピックアップする半導体素子１１が、マップデータ３０上、上記ステップＳ３２で記憶したチップ位置３３に相当するものであるか否かを判定する（図２２：ステップＳ４２）。
【０１２２】
即ち、ピックアップする半導体素子１１が、有効チップエリア１２外に設けたマーク半導体素子１１ｂが隣にある有効チップエリア１２内の半導体素子１１であるか否かを判定する。
【０１２３】
ピックアップ装置５０は、ピックアップする半導体素子１１が、マップデータ３０の半導体素子位置３３に相当するものでないと判定した場合には、当該半導体素子１１をそのままピックアップする（図２２：ステップＳ４３）。
【０１２４】
当該ピックアップ装置５０は、ピックアップした当該半導体素子１１が、個片化済み半導体基板１０ａからピックアップする最後の半導体素子１１であるか否かを判定する（図２２：ステップＳ４４）。
【０１２５】
当該半導体素子１１が、最後の半導体素子１１である場合には、ピックアップ処理を終了する。
ピックアップ装置５０は、ピックアップした半導体素子１１が、最後の半導体素子１１ではないと判定した場合には、ステップＳ４１に進み、次の半導体素子１１をピックアップする為の待機状態になる。
【０１２６】
一方、ピックアップする半導体素子１１が、チップ位置３３に相当するものであると判定した場合には、ピックアップ装置５０は、当該半導体素子１１の隣（それまでのピックアップ進行方向）にある半導体素子１１の画像データを取得する（図２２：ステップＳ４５）。
【０１２７】
そして、ピックアップ装置５０は、ステップＳ４５で取得された画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを比較（図２２：ステップＳ４６）し、両画像データが一致するか否かを判定する（図２２：ステップＳ４７）。
【０１２８】
両画像データが一致すると判定された場合には、ピックアップ装置５０はステップＳ４３に進み、これまでピックアップを待機していた半導体素子１１をピックアップし、ステップＳ４４以降の処理を実行する。
【０１２９】
両画像データが一致しないと判定した場合には、ピックアップ装置５０は次の処理を実行する。
即ち、かかる場合には、個片化済み半導体基板１０ａとそのマップデータ３０との対応関係にずれが生じており、先にピックアップした半導体素子１１の中に、不良の半導体素子１１が混入している可能性がある。
【０１３０】
従って、ピックアップ装置５０は、アラームを発して作業者に異常を知らせる（図２２：ステップＳ４８）と共に、実行中のピックアップ処理を停止する（図２２：ステップＳ４９）。
【０１３１】
ピックアップ処理が中断・停止した場合、作業者は、個片化済み半導体基板１０ａとマップデータ３０との対応関係を、画像処理或いは目視によって見直し、対応関係を改めて調整すると共に、ピックアップ処理の中断前にピックアップ済みの半導体素子１１中に於ける不良の半導体素子１１の数量等をチェックする。
【０１３２】
この様に、第２の実施の形態にあっては、起点半導体素子１１ａを確定するためのマーク半導体素子１１ｂの他に、有効チップエリア１２外の複数の箇所にマーク半導体素子１１ｂを配設する。
【０１３３】
そして、これらのマーク半導体素子１１ｂを用い、起点半導体素子１１ａを確定すると共に、ピックアップ処理の途中で、個片化済み半導体基板１０ａとそのマップデータ３０との対応関係を検証する。
【０１３４】
このような処理フローによれば、個片化済み半導体基板１０ａとそのマップデータ３０とを、ピックアップ処理の間、正確に対応させることが可能となり、後続工程への不良品混入をより効果的に回避することができる。
【０１３５】
なお、ここでは、有効チップエリア１２の隣に位置してマーク半導体素子１１ｂを配置したが、マーク半導体素子１１ｂの位置は、必ずしも有効チップエリア１２の隣に設定することを要せず、有効チップエリア１２と所定の位置関係にあればよい。
【０１３６】
また、ここでは、起点チップ１１ａを確定するためのマーク半導体素子１１ｂの他に、有効チップエリア１２外の複数箇所にマーク半導体素子１１ｂを設けたが、マーク半導体素子１１ｂの数はこれに限定されるものではない。
【０１３７】
起点半導体素子１１ａを確定するためのマーク半導体素子１１ｂの他、有効チップエリア１２外の少なくとも１箇所にマーク半導体素子１１ｂを設ければ、同様の効果を得ることができる。
【０１３８】
また、マーク半導体素子１１ｂは、有効チップエリア１２を囲むように配設しても良い。
この場合も、同様の効果を得ることが可能である。
【０１３９】
尚、第２の実施の形態にあっては、図２３に示すところの半導体基板に於ける半導体素子の配置、ならびに図２４に示す処理フローを適用することも可能である。
即ち、第２の実施の形態にあっては、有効チップエリア１２に隣接して、且つ当該有効チップエリア１２を囲むように、マーク半導体素子１１ｂを複数個配設する。かかる状態を図２３に示す。
【０１４０】
この様に、有効チップエリア１２を囲むように、複数のマーク半導体素子１１ｂを配設し、図２４に示す処理フローにより、ピックアップ処理を実行する。
即ち、前記第１の実施の形態と同様に、図１９に示した処理フローに従い、起点半導体素子１１ａを確定した後、当該起点半導体素子１１ａを起点として、図２３に点線矢印で示す順をもって、有効チップエリア１２内の半導体素子１１のピックアップを実行していく。
【０１４１】
その時、ピックアップ装置５０は、まず、マップデータ３０上で良品判定とされているチップ位置３２の順に従い、個片化済み半導体基板１０ａ内の半導体素子１１をピックアップする待機状態となる（図２４：ステップＳ５１）。
【０１４２】
ピックアップ装置５０は、次いで、ピックアップする半導体素子１１が、マップデータ３０上、有効チップエリア１２（マップデータ３０）の末端のチップ位置に相当するものであるか否かを判定する（図２４：ステップＳ５２）。
【０１４３】
ピックアップ装置５０は、ピックアップする半導体素子１１が、有効チップエリア１２末端のチップ位置に相当するものでないと判定した場合には、当該半導体素子１１をそのままピックアップする（図２４：ステップＳ５３）。
【０１４４】
そして、ステップＳ５１に戻り、次の半導体素子１１をピックアップする待機状態になる。
一方、ステップＳ５２に於いて、ピックアップする半導体素子１１が、有効チップエリア１２末端のチップ位置に相当するものであると判定した場合は、ピックアップ装置５０は、半導体素子１１の隣（それまでのピックアップ進行方向）にある半導体素子１１の画像データを取得する（図２４：ステップＳ５４）。
【０１４５】
当該ピックアップ装置５０は、ステップＳ５４で取得された画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを比較（図２４：ステップＳ５５）し、両画像データが一致するか否かを判定する（図２４：ステップＳ５６）。
【０１４６】
両画像データが一致すると判定された場合、ピックアップ装置５０は、ピックアップを待機していた、有効チップエリア１２末端の半導体素子１１をピックアップする（図２４：ステップＳ５７）。
【０１４７】
一方、両画像データが一致しないと判定された場合には、ピックアップ装置５０は、アラームを発して作業者に異常を知らせると共に（図２４：ステップＳ５８）、ピックアップ処理を停止する（図２４：ステップＳ５９）。
【０１４８】
また、当該ピックアップ装置５０は、半導体素子１１をピックアップした際、当該半導体素子１１が個片化済み半導体基板１０ａからピックアップする最後の半導体素子１１であるか否かを判定する（図２４：ステップＳ６０）。
【０１４９】
当該半導体素子１１が最後の半導体素子である場合には、ピックアップ処理を終了する。
ステップＳ６０に於いて、ピックアップした当該半導体素子１１が、個片化済み半導体基板１０ａからピックアップする最後の半導体素子１１でないと判定した場合には、ピックアップ装置５０は、次の処理を実行する。
【０１５０】
即ち、ピックアップ装置５０は、先ず、ピックアップした当該半導体素子１１の近傍にある、下段の有効チップエリア１２末端のチップ位置に相当する半導体素子１１を選択する（図２４：ステップＳ６１）。
【０１５１】
次いで、その半導体素子１１の隣（当該下段のピックアップ進行方向と反対方向）にある半導体素子１１の画像データを取得する（図２４：ステップＳ６２）。
そして、ピックアップ装置５０は、取得された当該画像データと、予め記憶されているマークチップ１１ｂの画像データとを比較（図２４：ステップＳ６３）し、両画像データが一致するか否かを判定する（図２４：ステップＳ６４）。
【０１５２】
当該両画像データが一致する場合には、ピックアップ装置５０は、ステップＳ５３に進み、ステップＳ６１で選択した、当該下段の有効チップエリア１２末端の半導体素子１１をピックアップし、ステップＳ５１以降の処理を実行する。
【０１５３】
また、当該両画像データが一致しない場合には、ピックアップ装置５０は、ステップＳ５８に進んでアラームを鳴らし、ステップＳ５９でピックアップ処理を中断する。
この様な処理フローによっても、個片化済み半導体基板１０ａとそのマップデータ３０とを、ピックアップ処理の間、正確に対応させることができる。
【０１５４】
なお、図２４に示した処理フローに於いて、ステップＳ５２からステップＳ５３へ進む間に、ピックアップ対象の半導体素子１１がマーク半導体素子１１ｂでないことを確認する処理を追加することもできる。
【０１５５】
その場合の処理フローを図２５に示す。
まず、ステップＳ５２に於いて、ピックアップする半導体素子１１が、マップデータ３０上、有効チップエリア１２末端のチップ位置に相当するものでないと判定された場合に、ピックアップ装置５０は、当該半導体素子１１の画像データを取得する（図２５：ステップＳ７１）。
【０１５６】
そして、ピックアップ装置５０は、ステップＳ７１で取得された当該画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを比較（図２５：ステップＳ７２）し、両画像データが一致するか否かを判定する（図２５：ステップＳ７３）。
【０１５７】
両画像データが一致しない場合には、ステップＳ５３（図２４）へ進み、それ以降の処理を実行し、一致する場合には、ステップＳ５８（図２４）へ進み、それ以降の処理を実行する。
【０１５８】
この様な処理により、ピックアップする半導体素子１１が、マーク半導体素子１１ｂでないことを確認しながら、ピックアップ処理を実行していくことができる。
同様に、ステップＳ６４からステップＳ５３へ進む間に、図２５に示す処理フローを追加することも可能である。
【０１５９】
また、図２２に示したステップＳ４２からステップＳ４３へ進む間、ならびにステップＳ４７からステップＳ４３へ進む間に、それぞれ、図２５に示す処理フローを追加することも可能である。
＜第３の実施の形態＞
第３の実施の形態にあっては、起点半導体素子１１ａの確定のためのマーク１４を形成すると共に、半導体基板１０の有効チップエリア１２内に存在する不良の半導体素子１１の全てに、マーク１４を形成する。
【０１６０】
本第３の実施の形態に於ける個片化済み半導体基板１０ａと、当該個片化済み半導体基板１０ａについて取得されているマップデータ３０の一例を、図２６に示す。
図２６（Ａ）は、個片化済み半導体基板１０ａを示し、図２６（Ｂ）は、当該半導体基板１０ａについてのマップデータ３０を示している。
【０１６１】
即ち、本第３の実施の形態にあっては、個片化済み半導体基板１０ａに於いて、起点半導体素子１１ａの隣の半導体素子１１（マークチップ又はマーク半導体素子１１ｂ）の他、マップデータ３０の不良品判定とされたチップ位置３１に対応する全ての半導体素子１１に、マーク１４が形成されている。
【０１６２】
これにより、マーク半導体素子１１ｂを用いて起点半導体素子１１ａを確定することができると共に、ピックアップの後続工程において不良の半導体素子１１が混入したとしても、その混入をマーク１４の有無で確実に判別することが可能となる。
【０１６３】
そして、有効チップエリア１２内の半導体素子１１のピックアップは、前記起点半導体素子１１ａから、図２６（Ａ）に点線矢印をもって示す方向に進んでいく。
この様な位置にマーク半導体素子１１ｂを設けた場合のピックアップ処理フローを、図２７に示す。
【０１６４】
前記第１の実施の形態と同様に、図１９に示した処理フローに従い、起点半導体素子１１ａを確定し、これを起点として、有効チップエリア１２内の半導体素子１１のピックアップを実行していく。
【０１６５】
その際、ピックアップ装置５０は、まず、マップデータ３０上で良品判定されているチップ位置３２の順に従い、個片化済み半導体基板１０ａ内の半導体素子１１をピックアップする待機状態となる（図２７：ステップＳ８１）。
【０１６６】
次いで、ピックアップ装置５０は、ピックアップする半導体素子１１の画像データを取得する（図２７：ステップＳ８２）。
そして、ピックアップ装置５０は、当該画像データと、予め記憶されているマーク半導体素子１１ｂの画像データとを比較（図２７：ステップＳ８３）し、両画像データが一致するか否かを判定する（図２７：ステップＳ８４）。
【０１６７】
ピックアップ装置５０は、ステップＳ８４において、両画像データが一致しない場合、即ち、ピックアップする半導体素子１１が、マーク１４の無い、良品判定の半導体素子１１であることが確認できた場合には、当該半導体素子１１をピックアップする（図２７：ステップＳ８５）。
【０１６８】
そして、ピックアップ装置５０は、ピックアップした半導体素子１１が、個片化済み半導体基板１０ａからピックアップする最後の半導体素子１１であるか否かを判定する（図２７：ステップＳ８６）。
【０１６９】
当該半導体素子１１が最後の半導体素子である場合には、ピックアップ処理を終了する。
また、ステップＳ８６において、ピックアップした当該半導体素子１１が、ピックアップする最後の半導体素子１１でないと判定した場合には、ピックアップ装置５０はステップＳ８０に戻り、それ以降の処理を実行する。
【０１７０】
ピックアップ装置５０は、ステップＳ８４において、両画像データが一致する場合、即ち、良半導体素子１１をピックアップすべきところ、ピックアップする半導体素子１１がマーク半導体素子１１ｂである場合には、次の様な処理を実行する。
【０１７１】
即ち、ピックアップ装置５０は、警報を発して作業者に異常を知らせると共に（図２７：ステップＳ８７）、行っているピックアップ処理を中断する（図２７：ステップＳ８８）。
【０１７２】
この様な処理により、ピックアップする半導体素子１１が、マーク半導体素子１１ｂでないことを確認しながら、ピックアップ処理を実行することが可能となる。また、例えマーク半導体素子１１ｂをピックアップしたとしても、後続工程への不良品混入をマーク１４の有無で確実に判別することが可能になる。
【０１７３】
なお、ここでは、有効チップエリア１２内の全ての不良の半導体素子１１にマーク１４を形成するようにした。
この様に、有効チップエリア１２内に於ける不良半導体素子１１の全てにマーク１４を付すことにより、当該マーク１４を付した半導体素子１１について、後続工程への混入を判別することができる。
【０１７４】
また、マーク１４を利用して、個片化済み半導体基板１０ａとそのマップデータ３０との対応関係を確認することができる。
また、ここでは、起点半導体素子１１ａの隣と、有効チップエリア１２内の不良の半導体素子１１のみにマーク１４を形成したが、更に有効チップエリア１２外の残りの半導体素子１１にも、マーク１４を形成してもよい。
【０１７５】
これにより、例え有効チップエリア１２外の半導体素子１１が後続工程に混入したとしても、当該不良の半導体素子の混入を、マーク１４の有無により、確実に判別することができる。
【０１７６】
また、この場合には、図２７に示した処理に、図２４に示した有効チップエリア１２末端についての処理を組み合せてもよい。
以上説明した実施の形態に関し、さらに以下の付記を開示する。
【０１７７】
（付記１）  半導体基板の一方の主面に形成された複数個の半導体素子それぞれの特性をチェックし、当該複数個の半導体素子に於ける良品半導体素子ならびに不良半導体素子に関するマップデータを得る工程、
前記一方の主面に保護被覆を配設する工程、
前記一方の主面の特定部位に前記保護被覆を通してレーザー光を照射し、マークを形成する工程、
前記一方の主面から前記保護被覆を除去する工程、
前記半導体基板を分割し、前記複数個の半導体素子に個片化する工程、
前記マークを起点とし、前記マップデータを適用して、前記半導体素子を順次ピックアップする工程、
を含むことを特徴とする半導体装置の製造方法。
【０１７８】
（付記２）  前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）  前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であって、当該有効素子領域内の半導体素子に隣接する半導体素子表面であることを特徴とする付記２記載の半導体装置の製造方法。
【０１７９】
（付記４）  前記特定部位は、当該半導体基板に於ける有効素子領域の周囲の端部領域であって、当該有効素子領域内の半導体素子に隣接する複数の半導体素子表面であることを特徴とする付記２記載の半導体装置の製造方法。
【０１８０】
（付記５）  前記特定部位は、当該半導体基板に於ける有効素子領域内の半導体素子表面であることを特徴とする付記１記載の半導体装置の製造方法。
（付記６）  前記マップデータを適用して、前記不良半導体素子の表面にマークを形成することを特徴とする付記１記載の半導体装置の製造方法。
【０１８１】
（付記７）  前記保護被覆が施された前記半導体基板の他方の主面に対し、背面研削処理を施すことを特徴とする付記１乃至６記載の半導体装置の製造方法。
（付記８）  ピックアップされる前記半導体素子は、良品半導体素子であることを特徴とする付記１乃至７記載の半導体装置の製造方法。
【０１８２】
（付記９）  複数の半導体素子が形成された半導体基板の第１主面側にフィルム材を貼付する工程と、
貼付された前記フィルム材側からレーザーを照射して、前記複数の半導体素子の少なくとも一つにマークを形成する工程、
を有することを特徴とする半導体装置の製造方法。
【０１８３】
（付記１０）  前記マークの形成後、前記フィルム材を剥離する工程を更に有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）  前記マークを形成する工程後に、
前記複数の半導体素子を個片化する工程と、
前記マークと、予め取得された、前記複数の半導体素子に関するデータとを用いて、個片化された前記複数の半導体素子から選択的に半導体素子を取得する工程、
を有することを特徴とする付記９又は１０に記載の半導体装置の製造方法。
【０１８４】
（付記１２）  前記複数の半導体素子から、前記データが第１値を示す半導体素子を選択的に取得することを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３）  前記複数の半導体素子から選択的に半導体素子を取得する工程は、
前記マークに基づき、前記複数の半導体素子から取得する半導体素子の起点を決定する工程を含むことを特徴とする付記１１又は１２に記載の半導体装置の製造方法。
【０１８５】
（付記１４）  前記起点を決定する工程は、
前記複数の半導体素子から、前記マークが形成された半導体素子を選択する工程と、
前記マークが形成された半導体素子と所定の配置関係を有する半導体素子を、前記起点に決定する工程、
を含むことを特徴とする付記１３記載の半導体装置の製造方法。
【０１８６】
（付記１５）  前記マークが形成された半導体素子を選択する工程は、
前記複数の半導体素子から一の半導体素子を選択する工程と、
前記一の半導体素子の画像データを取得する工程と、
前記一の半導体素子の画像データと、予め取得された、前記マークが形成された半導体素子の画像データとを比較する工程と、
前記一の半導体素子の画像データと、前記マークが形成された半導体素子の画像データとが一致する場合に、前記一の半導体素子を、前記マークが形成された半導体素子として選択する工程、
を含むことを特徴とする付記１４記載の半導体装置の製造方法。
【０１８７】
（付記１６）  前記複数の半導体素子から選択的に半導体素子を取得する工程は、
前記複数の半導体素子から取得する半導体素子の画像データを取得する工程と、
前記複数の半導体素子から取得する半導体素子の画像データと、予め取得された、前記マークが形成された半導体素子の画像データとを比較する工程と、
前記複数の半導体素子から取得する半導体素子の画像データと、前記マークが形成された半導体素子の画像データとが不一致の場合に、前記複数の半導体素子から取得する半導体素子の画像データを取得した当該半導体素子を取得する工程、
を含むことを特徴とする付記１１乃至１５のいずれかに記載の半導体装置の製造方法。
【０１８８】
（付記１７）  前記複数の半導体素子の複数箇所に前記マークを形成する場合には、前記複数の半導体素子から選択的に半導体素子を取得する工程において、当該複数箇所に形成された前記マークに基づき、前記複数の半導体素子と前記データとの対応を検証することを特徴とする付記１１乃至１６のいずれかに記載の半導体装置の製造方法。
【０１８９】
（付記１８）  前記複数の半導体素子から取得する半導体素子と所定の配置関係を有する半導体素子の画像データを取得する工程と、
前記複数の半導体素子から取得する半導体素子と所定の配置関係を有する半導体素子の画像データと、予め取得された、前記マークが形成された半導体素子の画像データとを比較する工程と、
前記複数の半導体素子から取得する半導体素子と所定の配置関係を有する半導体素子の画像データと、前記マークが形成された半導体素子の画像データとが一致するか否かによって、前記複数の半導体素子と前記データとの対応を検証する工程、
を含むことを特徴とする付記１７記載の半導体装置の製造方法。
【０１９０】
（付記１９）  前記半導体基板は、当該半導体基板の中央部に設けられた第１チップ領域と、当該半導体基板の端部に設けられた第２チップ領域とを有し、
前記複数の半導体素子は、前記第１，第２チップ領域に形成され、
前記第１，第２チップ領域のうち、前記第１チップ領域は、前記複数の半導体素子から選択的に半導体素子を取得する対象領域であり、
前記マークは、前記第２チップ領域に形成された、少なくとも一つの半導体素子に形成されることを特徴とする付記１１乃至１８のいずれかに記載の半導体装置の製造方法。
【０１９１】
（付記２０）  前記マークは、前記第２チップ領域の少なくとも一つの半導体素子に形成されると共に、前記第１チップ領域に形成された、少なくとも一つの半導体素子に形成されることを特徴とする付記１９記載の半導体装置の製造方法。
【０１９２】
（付記２１）  前記マークは、前記第１チップ領域に形成された、前記データが第２値を示す、少なくとも一つの半導体素子に形成されることを特徴とする付記２０記載の半導体装置の製造方法。
【０１９３】
（付記２２）  半導体基板に形成された複数の半導体素子に関するデータを生成する工程と、
前記複数の半導体素子の少なくとも一つにマークを形成する工程と、
前記複数の半導体素子を個片化する工程と、
前記データを用いて、個片化された前記複数のチップから選択的に半導体素子を取得する工程、
を有し、
前記マークに基づき、前記複数の半導体素子から取得する半導体素子の起点を決定し、前記データを用いて、前記複数の半導体素子から半導体素子を取得することを特徴とする半導体装置の製造方法。
【０１９４】
（付記２３）  前記複数の半導体素子の複数箇所に前記マークを形成する場合には、前記複数の半導体素子から選択的に半導体素子を取得する工程において、複数箇所に形成された前記マークに基づき、前記複数の半導体素子と前記データとの対応関係を検証することを特徴とする付記２２記載の半導体装置の製造方法。
【０１９５】
（付記２４）  前記半導体基板は、当該半導体基板の中央部に設けられた第１チップ領域と、当該半導体基板の端部に設けられた第２チップ領域とを有し、
前記複数の半導体素子は、前記第１，第２チップ領域に形成され、
前記第１，第２チップ領域のうち、前記第１チップ領域は、前記複数の半導体素子から選択的に半導体素子を取得する対象領域であり、
前記マークは、前記第２チップ領域に形成された、少なくとも一つの半導体素子に形成されることを特徴とする付記２２又は２３に記載の半導体装置の製造方法。
【０１９６】
（付記２５）  前記マークは、前記第２チップ領域の少なくとも一つの半導体素子に形成されると共に、前記第１チップ領域に形成された、少なくとも一つの半導体素子に形成されることを特徴とする付記２４記載の半導体装置の製造方法。
【符号の説明】
【０１９７】
１０  半導体基板（個片化前半導体基板）
１０ａ  個片化済み半導体基板
１１  半導体素子（チップ）
１１ａ  起点チップ（起点半導体素子）
１１ｂ  マークチップ（マーク半導体素子）
１２  有効チップ領域
１３  端部領域
１４  マーク
２０  プローブ針
３０，３０ａ  マップデータ
３１，３２，３３  チップ位置
３２ａ  起点チップ位置
４０  保護テープ
４０Ａ  付着物
４１  砥石
４２  レーザー光
４３  ダイシングテープ
４４  ダイサー
５０  ピックアップ装置
５０ａ  制御部
５１  カメラ
５２  表示装置
５２ａ  枠
５３  吸着ツール
５４  突上げピン
５４ａ  先端部
５５  記憶装置
５６  警報装置
５７  ガイド部材
５７ａ  貫通孔
６０  配線基板
Ｘ，Ｙ，Ｒ，Ｅ，Ｆ，Ｇ，Ｈ  方向
Ｐ１，Ｐ２，Ｐ３  外周端
Ｐ４  中心
Ｐ  直角三角形
【図１】
2011091286.tif 000003
【図２】
2011091286.tif 000004
【図３】
2011091286.tif 000005
【図４】
2011091286.tif 000006
【図５】
2011091286.tif 000007
【図６】
2011091286.tif 000008
【図７】
2011091286.tif 000009
【図８】
2011091286.tif 000010
【図９】
2011091286.tif 000011
【図１０】
2011091286.tif 000012
【図１１】
2011091286.tif 000013
【図１２】
2011091286.tif 000014
【図１３】
2011091286.tif 000015
【図１４】
2011091286.tif 000016
【図１５】
2011091286.tif 000017
【図１６】
2011091286.tif 000018
【図１７】
2011091286.tif 000019
【図１８】
2011091286.tif 000020
【図１９】
2011091286.tif 000021
【図２０】
2011091286.tif 000022
【図２１】
2011091286.tif 000023
【図２２】
2011091286.tif 000024
【図２３】
2011091286.tif 000025
【図２４】
2011091286.tif 000026
【図２５】
2011091286.tif 000027
【図２６】
2011091286.tif 000028
【図２７】
2011091286.tif 000029