(57)【要約】【課題】ＳＯＩ基板上に酸化膜絶縁分離構造を形成することなく断線機能の実現を図り、その実現に際して製造費用の抑制を図れる断線検出装置の提供。【解決手段】この発明は、センサ回路１０Ａと制御回路２０とを接続する電源線３０、グランド線５０、および信号線４０のうち、グランド線５０の断線を検出するものである。このため、信号線４０とグランド線５０の間に設けたプルダウン抵抗Ｒ１０１と、グランド線５０の断線時に、信号線４０の電位を電源線３０の電源電位付近に上昇させる断線検出回路１０２Ａと、を備えている。【選択図】  図１
2011089849.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路と第２の回路とを接続する電源線、グランド線、および信号線のうち前記グランド線の断線を検出する断線検出装置であって、
前記信号線と前記グランド線の間に設けたプルダウン抵抗と、
前記グランド線の断線時に、前記プルダウン抵抗と連係して前記信号線の電位を前記電源線の電源電位付近に上昇させる断線検出回路と、
を備えることを特徴とする断線検出装置。
【請求項２】
前記断線検出回路は、前記信号線の電位を前記電源線の電源電位付近に上昇させて、その状態を固定または維持させることを特徴とする請求項１に記載の断線検出装置。
【請求項３】
前記断線検出回路は、Ｎ型のＭＯＳトランジスタからなることを特徴とする請求項１または請求項２に記載の断線検出装置。
【請求項４】
前記ＭＯＳトランジスタは、ソースが前記信号線に接続され、ゲートおよび基板が前記グランド線に接続され、ドレインが前記電源線に接続されることを特徴とする請求項３に記載の断線検出装置。
【請求項５】
前記第１の回路は、センサ回路からなり、
前記第２の回路は、前記センサ回路を駆動する電源電圧を生成するとともに、前記センサ回路からの出力信号を処理する制御回路からなることを特徴とする請求項１乃至請求項４のうちの何れか１項に記載の断線検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の回路に電源電圧や信号など供給する経路の断線を検出する断線検出装置に関する。
【背景技術】
【０００２】
図５は、この種の断線検出装置が適用される従来のセンサ装置の構成の一例を示すブロック図である。
このセンサ装置は、図５に示すように、センサ回路１０と、センサ回路１０からの出力信号を処理すると共にセンサ回路１０に対して電源電圧を供給する制御回路２０と、を備えている。センサ回路１０と制御回路２０とは、電源線３０、信号線４０、およびグランド線５０を介して互いに接続されている。
【０００３】
センサ回路１０は、センサ１０１と、センサ１０１からの出力信号を内部処理して制御回路２０に出力する例えば増幅処理部のような機能回路１０２と、を備えている。
制御回路２０は、センサ回路１０を駆動する電源電圧を生成する電源回路２０１と、センサ回路１０からの出力信号を処理するＡＤ変換回路２０２と、入力端子Ｖｉｎとグランド端子ＧＮＤとの間に接続されるプルダウン抵抗Ｒ２０１と、を備えている。
【０００４】
図６は、第５図の機能回路１０２の一部であって、従来の断線検出回路を含む増幅処理部の回路図である（特許文献１参照）。
この増幅処理部は、オペアンプＯＰ３、抵抗Ｒａなどからなり、センサ１０１からの出力信号の増幅処理を行う。
この増幅処理部は、差動増幅回路Ａ１と、ダイオードＤ１と、差動増幅回路Ａ１を駆動するための電流制御回路としてのバイアス回路Ｂ１と、出力側増幅回路Ａ２と、出力側増幅回路Ａ２用の電流制御回路Ｓ１と、トランジスタＴｒ１５およびＴｒ１６からなる出力電流源に電流を供給するための定電流回路Ｓ２とにより構成され、プルダウン抵抗Ｒ２０１と共に断線を検出する。
【０００５】
ここで、差動増幅回路Ａ１は、トランジスタＴｒ１〜Ｔｒ７などにより構成される。出力側増幅回路Ａ２は、トランジスタＴｒ８、Ｔｒ１４などにより構成される。バイアス回路Ｂ１は、トランジスタＴｒ９、Ｔｒ１０などにより構成される。電流制御回路Ｓ１は、トランジスタＴｒ１２、Ｔｒ１３などにより構成される。定電流回路Ｓ２は、トランジスタＴｒ１７、Ｔｒ１８などにより構成される。
【０００６】
次に、このように構成される増幅処理部の動作について説明する。
いま、図５に示すように、制御回路２０の入力端子Ｖｉｎとグランド端子ＧＮＤとの間にプルダウン抵抗Ｒ２０１が接続される状態で外部のグランド線５０が断線すると、図６のグランド線Ｖｃ２に電流が流れたとしても、ダイオードＤ１が逆接続されているために、その電流はトランジスタＴｒ１、Ｔｒ２、Ｔｒ６、Ｔｒ７には流入しない。
【０００７】
また、電流制御回路Ｓ１がトランジスタＴｒ８のコレクタ電流を遮断するため、出力側増幅回路Ａ２およびトランジスタＴｒ１５が機能しなくなり、出力端子Ｖｏｕｔから電流が流出しない。このためプルダウン抵抗Ｒ２０１で電圧降下を生じることなく断線を検出することができる。
しかし、上述した増幅処理部を構成するトランジスタＴｒ１〜Ｔｒ１７などの素子に寄生素子が存在すると、寄生素子が逆流阻止手段Ｄ１、電流阻止手段Ｔｒ１１などのバイパス経路となり、当該阻止手段の機能を阻害する場合がある。
【０００８】
例えば、トランジスタＴｒ１１において、シリコンＰ基板をアノード、トランジスタＴｒ１１のベース領域をカソードとする寄生ダイオードが存在する場合、断線検出機能が阻害される。
この場合には、トランジスタの構成に際して、ＳＯＩ（Silicon On Insulator）基板上に酸化膜絶縁分離構造を形成すれば、寄生素子は存在しなくなるが、製造コストが嵩むことになる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−３０１６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、ＳＯＩ基板上に酸化膜絶縁分離構造を形成することなく断線機能の実現を図り、その実現に際して製造コストの抑制を図ることができる断線検出装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決し本発明の目的を達成するために、各発明は以下のような構成からなる。
第１の発明は、第１の回路と第２の回路とを接続する電源線、グランド線、および信号線のうち前記グランド線の断線を検出する断線検出装置であって、前記信号線と前記グランド線の間に設けたプルダウン抵抗と、前記グランド線の断線時に、前記プルダウン抵抗と連係して前記信号線の電位を前記電源線の電源電位付近に上昇させる断線検出回路と、を備える。
【００１２】
第２の発明は、第１の発明において、前記断線検出回路は、前記信号線の電位を前記電源線の電源電位付近に上昇させて、その状態を固定または維持させる。
第３の発明は、第２の発明において、前記断線検出回路は、Ｎ型のＭＯＳトランジスタからなる。
第４の発明は、第３の発明において、前記ＭＯＳトランジスタは、ソースが前記信号線に接続され、ゲートおよび基板が前記グランド線に接続され、ドレインが前記電源線に接続される。
第５の発明は、第１〜４の発明において、前記第１の回路はセンサ回路からなり、前記第２の回路は、前記センサ回路を駆動する電源電圧を生成するとともに、前記センサ回路からの出力信号を処理する制御回路からなる。
【発明の効果】
【００１３】
このような構成の本発明によれば、電源線とグランド線とが正常に接続された状態において、グランド線が断線したときには、信号線の電位を電源線の電源電位付近に上昇させて、その状態で固定または維持できる。
また、電源線とグランド線とが正常に接続された状態において、電源線または信号線が断線したときには、信号線の電位をグランド線の電位付近に変化させ、その状態で固定または維持できる。
このため、本発明によれば、ＳＯＩ基板上に酸化膜絶縁分離構造を形成することなく断線機能を実現できるので、その実現に際して製造コストの抑制を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の断線検出装置の第１実施形態を適用したセンサ装置の構成を示すブロック図である。
【図２】断線検出回路に適用されるＭＯＳトランジスタの断面構造を示す断面図である。
【図３】本発明の断線検出装置の第２実施形態を適用したセンサ装置の構成を示すブロック図である。
【図４】断線検出回路に適用されるバイポーラトランジスタの断面構造を示す断面図である。
【図５】従来のセンサ装置の構成を示すブロック図である。
【図６】従来の断線検出回路を含む増幅処理部の回路図である
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
図１は、本発明の断線検出装置の第１実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図１に示すように、センサ回路１０Ａと制御回路２０を備え、センサ回路１０Ａは制御回路２０から供給される電源電圧によって駆動し、かつ、センサ回路１０Ａの出力信号は制御回路２０に出力されて処理される。
【００１６】
また、このセンサ装置は、センサ回路１０Ａと制御回路２０が、電源線３０、信号線（出力線）４０、およびグランド線５０を介して互いに接続され、電源線３０、信号線４０、およびグランド線５０のうちの何れか１つが断線したときに、その断線を検出する。
センサ回路１０Ａは、図１に示すように、センサ１０１と、機能回路１０２Ａと、断線検出回路１０３と、電源端子Ｖｃｃと、出力端子Ｖｏｕｔと、グランド端子ＧＮＤとを備えている。
【００１７】
センサ１０１は、所定の物理量などを電気信号に変換して出力する。機能回路１０２Ａは、センサ１０１からの出力信号を内部処理して制御回路２０に出力するものであり、例えば増幅処理部のようなものからなる。
センサ１０１および機能回路１０２Ａは、それぞれ電源端子Ｖｃｃとグランド端子ＧＮＤに接続され、制御回路２０から電源線３０を介して供給される電源電圧により駆動される。機能回路１０２Ａの出力信号は出力端子Ｖｏｕｔに出力され、信号線４０を経由して制御回路２０の入力端子Ｖｉｎに入力される。
【００１８】
断線検出回路１０３は、グランド線５０が断線したときに、プルダウン抵抗Ｒ１０１と連係し、センサ回路１０Ａの出力端子Ｖｏｕｔの出力電位（信号線４０の電位）を電源端子Ｖｃｃ（電源線３０）の電位付近に上昇させ、その状態を固定させまたは維持させる。言い換えると、断線検出回路１０３は、グランド線５０が断線したときに、プルダウン抵抗Ｒ１０１と連係し、制御回路２０の入力端子Ｖｉｎの電位を電源電圧Ｖｃｃの電位付近に変化させ、その変化後の状態を固定または維持させる。
【００１９】
このため、断線検出回路１０３は、スイッチ素子として機能するＮ型のＭＯＳトランジスタＴｒ１０１によって構成されている。ＭＯＳトランジスタＴｒ１０１は、ドレインが電源端子Ｖｃｃに接続され、ソースが出力端子Ｖｏｕｔに接続され、ゲートおよび基板（ボディ端子）がグランド端子ＧＮＤに接続される。また、ＭＯＳトランジスタＴｒ１０１は、図１および図２に示すように、寄生ダイオードＤ１０１、Ｄ１０２を含んでいる。
【００２０】
制御回路２０は、図１に示すように、電源回路２０１と、ＡＤ変換回路２０２と、プルダウン抵抗Ｒ１０１と、電源端子Ｖｃｃと、入力端子Ｖｉｎと、グランド端子ＧＮＤと、を備えている。
電源回路２０１は、センサ回路１０ＡとＡＤ変換回路２０２をそれぞれ駆動する電源電圧を生成する。この生成される電源電圧は、電源線３０を介してセンサ回路１０Ａに供給される。
【００２１】
ＡＤ変換回路２０２は、電源回路２０１が生成する電源電圧により駆動され、センサ回路１０Ａから出力されるアナログ信号をデジタル信号にＡＤ変換して出力する。このため、ＡＤ変換回路２０２は、電源回路２０１、入力端子Ｖｉｎ、およびグランド端子ＧＮＤと接続されている。
プルダウン抵抗Ｒ１０１は、入力端子Ｖｉｎとグランド端子ＧＮＤとの間に設けられ、その間に接続されている。このプルダウン抵抗Ｒ１０１は、後述のように、断線検出回路１０３と連係して断線検出機能に寄与する。
【００２２】
図２は、断線検出回路１０３に使用されるＮ型のＭＯＳトランジスタＴｒ１０１の断面構造を示す断面図である。
Ｎ型のＭＯＳトランジスタＴｒ１０１は、図２に示すように、シリコンのＰ型基板６０を使用して構成される。すなわち、Ｐ型基板６０内にＰウェル６１が形成され、そのＰウェル６１内にソース領域となるＮ＋領域６２およびドレイン領域となるＮ＋領域６３が形成される。また、Ｐウェル６１上に、絶縁物を介してゲート６４が形成される。
【００２３】
さらに、ソース領域となるＮ＋領域６２は出力端子Ｖｏｕｔに接続され、ドレイン領域となるＮ＋領域６３は電源端子Ｖｃｃに接続され、ゲート６４はグランド端子ＧＮＤに接続される。また、Ｐ型基板６０およびＰウェル６１は、それぞれグランド端子ＧＮＤに接続される。
このような構成のＮ型のＭＯＳトランジスタＴｒ１０１では、図２に示すような寄生ダイオードＤ１０１、Ｄ１０２が形成される。すなわち、寄生ダイオードＤ１０１は、Ｐウェル６１（Ｐ型基板６０）をアノードとし、ソース領域となるＮ＋領域６２をカソードとする。また、寄生ダイオードＤ１０２は、Ｐウェル６１をアノードとし、ドレイン領域となるＮ＋領域６３をカソードとする。
【００２４】
次に、このように構成される第１実施形態の動作例について、図１を参照しながら説明する。
電源線３０とグランド線５０に断線がなく、制御回路２０の電源回路２０１が生成する電源電圧がセンサ回路１０Ａの電源端子Ｖｃｃに供給されて正常動作の場合には、断線検出回路１０３を構成するＭＯＳトランジスタＴｒ１０１のゲート電圧は、ソース電圧を基準にして相対的に低くなる。このため、ＭＯＳトランジスタＴｒ１０１はオフ状態となり、ＭＯＳトランジスタＴｒ１０１には電流が流れないので、ＭＯＳトランジスタＴｒ１０１による電源端子Ｖｃｃから出力端子Ｖｏｕｔへの電流の流出は生じない。
【００２５】
この電圧状態において、グランド線５０が断線した場合の動作について説明する。
図１に示すように、制御回路２０の入力端子Ｖｉｎとグランド端子ＧＮＤの間にプルダウン抵抗Ｒ１０１が接続された状態で、グランド線５０が断線したとする。この場合には、電源端子Ｖｃｃからセンサ１０１および機能回路１０２Ａを介してセンサ回路１０Ａ内のグランド線５１に電流が流入し、グランド線５１の電位が上昇する。
【００２６】
このため、ＭＯＳトランジスタＴｒ１０１のゲート電圧は、ソース電圧を基準にして相対的に高くなるので、ＭＯＳトランジスタＴｒ１０１はオン状態になる。これにより、電源端子ＶｃｃからＭＯＳトランジスタＴｒ１０１を介して出力端子Ｖｏｕｔへ電流が流出する。そして、制御回路２０の入力端子Ｖｉｎの電位、すなわちＡＤ変換回路２０２の入力電位が電源端子Ｖｃｃの電位付近に上昇し、その状態に固定される。
【００２７】
このように、グランド線５０が断線した場合には、ＭＯＳトランジスタＴｒ１０１とプルダウン抵抗Ｒ１０１の連係動作により、制御回路２０の入力端子Ｖｉｎの電位は、センサ回路１０Ａの電源端子Ｖｃｃの電位付近、すなわち電源回路２０１が生成する電源電圧の近傍の値に上昇して固定される。このため、例えば制御回路２０は、入力端子Ｖｉｎの入力電圧をモニタ（検出）することにより、グランド線５０の断線の有無を認識することができる。
【００２８】
なお、グランド線５０の断線時には、ＭＯＳトランジスタＴｒ１０１の寄生ダイオードＤ１０１は順方向にバイアスされるため、出力端子Ｖｏｕｔから寄生ダイオードＤ１０１介してグランド線５１への電流の流出は生じない。また、寄生ダイオードＤ１０２は逆方向にバイアスされるため、寄生ダイオードＤ１０２はオフ状態となり、グランド線５１から電源端子Ｖｃｃへの電流の流出は生じない。したがって、寄生ダイオードＤ１０１、Ｄ１０２は、グランド線５０の断線検出動作を阻害することはない。
【００２９】
次に、電源線３０が断線した場合の動作について説明する。
この場合には、制御回路２０の電源回路２０１が生成する電源電圧のセンサ回路１０Ａへの供給が停止するので、センサ１０１、機能回路１０２Ａ、およびＭＯＳトランジスタＴｒ１０１は動作不能となる。しかし、制御回路２０の入力端子Ｖｉｎの電位は、プルダウン抵抗Ｒ１０１によりグランド端子ＧＮＤの電位付近に変化するとともに、その変化後の状態で固定される。
なお、寄生ダイオードＤ１０１、Ｄ１０２はオフ状態になり、断線検出動作を阻害することはない。
【００３０】
次に、信号線４０が断線した場合の動作について説明する。
この場合には、センサ１０１および機能回路１０２Ａは、電源線３０およびグランド線５０が正常であるので、正常動作を行う。また、ＭＯＳトランジスタＴｒ１０１はオフ状態となるので、センサ１０１および機能回路１０２Ａの動作を阻害することはない。
その一方、機能回路１０２Ａの出力信号は、信号線４０を介して制御回路２０の入力端子Ｖｉｎに伝送されなくなる。しかし、制御回路２０の入力端子Ｖｉｎの電位は、プルダウン抵抗Ｒ１０１によりグランド端子ＧＮＤの電位付近に変化するとともに、その変化後の状態で固定される。
【００３１】
なお、寄生ダイオードＤ１０１、Ｄ１０２はオフ状態になり、断線検出動作を阻害することはない。
このように、電源線３０または信号線４０が断線した場合には、制御回路２０の入力端子Ｖｉｎの電位は、グランド端子ＧＮＤの電位の近傍の値に変化し、その変化後の状態で固定される。このため、例えば制御回路２０は、入力端子Ｖｉｎの入力電圧をモニタ（検出）することにより、電源線３０または信号線４０の断線の有無を認識することができる。
【００３２】
（第２実施形態）
図３は、本発明の断線検出装置の第２実施形態を、センサ装置に適用したブロック図である。
このセンサ装置は、図１のセンサ装置の構成と基本的に同様であり、図１の断線検出回路１０３を、図３の断線検出回路１０３Ａに置き換えたものである。このため、同一の構成要素に同一符号を付して、その説明を省略する。
断線検出回路１０３Ａは、断線検出回路１０３と同様に、グランド線５０が断線したときに、プルダウン抵抗Ｒ１０１と連係し、センサ回路１０Ａの出力端子Ｖｏｕｔの出力電位（信号線４０の電位）を電源端子Ｖｃｃ（電源線３０）の電位付近に上昇させて、その状態で固定させまたは維持させる。
【００３３】
このため、断線検出回路１０３Ａは、図３に示すように、スイッチ素子として機能するＮＰＮ型のバイポーラトランジスタＴｒ１０２によって構成される。トランジスタＴｒ１０２は、コレクタが電源端子Ｖｃｃに接続され、エミッタが出力端子Ｖｏｕｔに接続され、ベースがグランド端子ＧＮＤに接続される。また、トランジスタＴｒ１０２は、図３および図４に示すように、寄生ダイオードＤ１０３を含んでいる。
【００３４】
図４は、断線検出回路１０３Ａに使用されるＮＰＮ型のトランジスタＴｒ１０２の断面構造を示す断面図である。
トランジスタＴｒ１０２は、図４に示すように、シリコンのＰ型基板７０を使用して構成される。すなわち、Ｐ型基板７０内に、Ｐ型アイソレーション層７１、７２、およびＮ型埋め込み層７３で囲まれ、コレクタ領域となるＮ型コレクタ領域７４が形成される。また、Ｎ型コレクタ領域７４内には、ベース領域となるＰ型ベース領域７５が形成される。さらに、Ｐ型ベース領域７５内に、エミッタ領域となるＮ型エミッタ領域７６が形成される。
【００３５】
また、Ｎ型コレクタ領域７４は電源端子Ｖｃｃに接続され、Ｎ型エミッタ領域７６は出力端子Ｖｏｕｔに接続され、Ｐ型ベース領域７５はグランド端子ＧＮＤに接続される。
このような構成のトランジスタＴｒ１０２では、図４に示すような寄生ダイオードＤ１０３が形成される。すなわち、寄生ダイオードＤ１０３は、Ｐ型基板７０をアノードとし、Ｎ型コレクタ領域７４をカソードとする。
【００３６】
次に、このように構成される第２実施形態の動作例について、図３を参照しながら説明する。
図３に示すように、制御回路２０の入力端子Ｖｉｎとグランド端子ＧＮＤの間にプルダウン抵抗Ｒ１０１が接続された状態において、グランド線５０が断線した場合について説明する。
この場合には、電源端子Ｖｃｃからセンサ１０１および機能回路１０２Ａを介してセンサ回路１０Ａ内のグランド線５１に電流が流入し、グランド線５１の電位が上昇する。
このため、トランジスタＴｒ１０２のベース電圧は、エミッタ電圧を基準にして相対的に高くなるので、トランジスタＴｒ１０２はオン状態になる。これにより、電源端子ＶｃｃからＭＯＳトランジスタＴｒ１０２を介して出力端子Ｖｏｕｔへ電流が流出する。そして、制御回路２０の入力端子Ｖｉｎの電位、すなわちＡＤ変換回路２０２の入力電位が電源端子Ｖｃｃの電位付近に上昇し、その状態で固定される。
【００３７】
このように、グランド線５０が断線した場合には、ＭＯＳトランジスタＴｒ１０１とプルダウン抵抗Ｒ１０１の連係動作により、制御回路２０の入力端子Ｖｉｎの電位は、センサ回路１０Ａの電源端子Ｖｃｃの電位付近、すなわち電源回路２０１が生成する電源電圧の近傍の値になる。このため、例えば制御回路２０は、入力端子Ｖｉｎの入力電圧をモニタ（検出）することにより、グランド線５０の断線の有無を認識することができる。
【００３８】
なお、グランド線５０の断線時には、寄生ダイオードＤ１０３は逆方向にバイアスされるため、寄生ダイオードＤ１０３はオフ状態となり、グランド線５１から電源端子Ｖｃｃへの電流の流出は生じない。したがって、寄生ダイオードＤ１０３は、グランド線５０の断線検出動作を阻害することはない。
ここで、電源線３０または信号線４０が断線した場合には、第１実施形態の場合と同様に、制御回路２０の入力端子Ｖｉｎの電位は、グランド端子ＧＮＤの電位の近傍の値になる。このため、例えば制御回路２０は、入力端子Ｖｉｎの入力電圧をモニタ（検出）することにより、電源線３０または信号線４０の断線の有無を認識することができる。
【産業上の利用可能性】
【００３９】
本発明の断線検出装置は、上記のセンサ装置の場合のように、センサ回路のような第１の回路と制御回路のような第２の回路とを、電源線、グランド線、および信号線で相互に接続する各種の装置やシステムに適用できる。
【符号の説明】
【００４０】
１０Ａ・・・センサ回路
２０・・・制御回路
３０・・・電源線
４０・・・信号線（出力線）
５０・・・グランド線
１０１・・・センサ
１０２Ａ・・・機能回路
１０３、１０３Ａ・・・断線検出回路
Ｒ１０１・・・プルダウン抵抗
【図１】
2011089849.tif 000003
【図２】
2011089849.tif 000004
【図３】
2011089849.tif 000005
【図４】
2011089849.tif 000006
【図５】
2011089849.tif 000007
【図６】
2011089849.tif 000008