(57)【要約】【課題】本発明は、保持電流特性に影響を与えずに、オン状態に移行するブレークオーバ電圧の低電圧化を実現する短絡型サイリスタを提供することを目的とする。【解決手段】第１領域（Ｐ領域１）と第２領域（Ｎ領域２）と第３領域（Ｐ領域３）と第４領域（Ｎ領域４）とが順に接合され、第１領域（Ｐ領域１）と第２領域（Ｎ領域２）を短絡させる電極１１を有する短絡型サイリスタ１００は、第３領域（Ｐ領域３）に接して形成され、第３領域（Ｐ領域３）より不純物濃度が高い第５領域（Ｐ＋＋領域３１）と、第２領域（Ｎ領域２）及び第５領域（Ｐ＋＋領域３１）に接して形成され、第２領域（Ｎ領域２）より不純物濃度が高い第６領域（Ｎ＋＋領域４１）とを有し、第５領域（Ｐ＋＋領域３１）の不純物濃度と第６領域（Ｎ＋＋領域４１）の不純物濃度とによってブレークオーバ電圧値が設定される。【選択図】図１
2011249601.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１領域と第２の導電型の第２領域と前記第１の導電型の第３領域と前記第２の導電型の第４領域とが順に接合され、前記第１領域と前記第２領域を短絡させる電極を有する短絡型サイリスタであって、
前記第３領域に接して形成され、前記第３領域より不純物濃度が高い前記第１の導電型の第５領域と、
前記第２領域及び前記第５領域に接して形成され、前記第２領域より不純物濃度が高い前記第２の導電型の第６領域と
を有し、
前記第５領域の不純物濃度と前記第６領域の不純物濃度とによってブレークオーバ電圧値が設定され、少なくとも前記第２領域の不純物濃度を含むパラメータによって保持電流値が設定された
ことを特徴とする短絡型サイリスタ。
【請求項２】
前記第５領域又は第６領域は、前記第２領域と前記第３領域との接合面の内、前記電極と前記第２領域との接触面からの距離が最長となる位置に形成されている
ことを特徴とする請求項１に記載の短絡型サイリスタ。
【請求項３】
前記第５領域と前記第６領域との接合面が、前記電極と接する半導体基板の表面と垂直である
ことを特徴とする請求項１又は請求項２に記載の短絡型サイリスタ。
【請求項４】
前記第５領域と前記第６領域との接合面が、前記電極と接する半導体基板の表面と平行である
ことを特徴とする請求項１又は請求項２に記載の短絡型サイリスタ。
【請求項５】
少なくとも前記第５領域と前記第６領域のいずれか一方は、前記電極と接する半導体基板の表面に露呈させて形成される
ことを特徴とする請求項１から請求項４のいずれか１項に記載の短絡型サイリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短絡型サイリスタに関する。
【背景技術】
【０００２】
ＰＮＰＮサイリスタにおいて、他の部分と比べて接合耐圧の低い領域を接合部に設けることにより、オン状態に移行する耐圧であるブレークオーバ電圧を下げる短絡型サイリスタが開示されている（例えば、特許文献１から特許文献４を参照）。
図４に示される従来の短絡型サイリスタでは、端子Ｔ１から端子Ｔ２にバイアスが印加された場合、接合部Ｊ２に逆方向電圧が印加される。これにより、接合部Ｊ２よりも接合耐圧の低い高濃度不純物層Ｐ＋＋領域が、先にブレークダウンする。その結果、このＰ＋＋領域に電流が集中して流れる。この電流が増大すると、横方向の抵抗成分により、Ｐ１領域直下のＮ１領域に電圧降下が生じる。この電圧降下により、接合部Ｊ１が順バイアスされ、Ｐ＋＋領域において、バイアス値が最大となる。このバイアスが、接合部Ｊ１の拡散電位を超えるとＰ１領域から正孔の注入が起こり、端子Ｔ１と端子Ｔ２間がオン状態に移行する。このように、図４に示される従来の短絡型サイリスタでは、オン状態に移行するブレークオーバ電圧は、Ｐ＋＋領域とＮ１領域との接合耐圧によって決定される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０３−６２５７１号公報
【特許文献２】特開平０４−１０６９３５号公報
【特許文献３】特開平０３−２３３９７３号公報
【特許文献４】特開平０５−１９０８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図４に示される短絡型サイリスタでは、オン状態に移行するブレークオーバ電圧は、Ｐ＋＋領域とこれに接するＮ１領域の不純物濃度に基づいて決定される。そのため、極低ブレークオーバ電圧の短絡型サイリスタを実現する場合、Ｐ＋＋領域とＮ１領域の双方の不純物濃度を変更する必要がある。しかし、Ｎ１領域の不純物濃度を変更する場合、サイリスタの特性である保持電流特性に影響を与える。そのため、Ｎ１領域の不純物濃度を変更することにより、保持電流特性を維持してブレークオーバ電圧を下げることは、困難である。このように、図４に示される短絡型サイリスタでは、保持電流特性に影響を与えずに、オン状態に移行するブレークオーバ電圧の低電圧化を実現することが困難であるという問題がある。
【０００５】
そこで、本発明は、保持電流特性に影響を与えずに、オン状態に移行するブレークオーバ電圧の低電圧化を実現する短絡型サイリスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、第１の導電型の第１領域と第２の導電型の第２領域と前記第１の導電型の第３領域と前記第２の導電型の第４領域とが順に接合され、前記第１領域と前記第２領域を短絡させる電極を有する短絡型サイリスタであって、前記第３領域に接して形成され、前記第３領域より不純物濃度が高い前記第１の導電型の第５領域と、前記第２領域及び前記第５領域に接して形成され、前記第２領域より不純物濃度が高い前記第２の導電型の第６領域とを有し、前記第５領域の不純物濃度と前記第６領域の不純物濃度とによってブレークオーバ電圧値が設定され、少なくとも前記第２領域の不純物濃度を含むパラメータによって保持電流値が設定された短絡型サイリスタである。
【０００７】
また、本発明は、上記発明において、前記第５領域又は第６領域は、前記第２領域と前記第３領域との接合面の内、前記電極と前記第２領域との接触面からの距離が最長となる位置に形成されていることを特徴とする。
また、本発明は、上記発明において、前記第５領域と前記第６領域との接合面が、前記電極と接する半導体基板の表面と垂直であることを特徴とする。
また、本発明は、上記発明において、前記第５領域と前記第６領域との接合面が、前記電極と接する半導体基板の表面と平行であることを特徴とする。
また、本発明は、上記発明において、少なくとも前記第５領域と前記第６領域のいずれか一方は、前記電極と接する半導体基板の表面に露呈させて形成されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、短絡型サイリスタは、第１の導電型の第１領域と第２の導電型の第２領域と第１の導電型の第３領域と第２の導電型の第４領域とが順に接合され、第1領域と第２領域を短絡させる電極を有する。また、短絡型サイリスタは、第３領域に接して形成され、第３領域より不純物濃度が高い第１の導電型の第５領域と、第２領域及び第５領域に接して形成され、第２領域より不純物濃度が高い第２の導電型の第６領域とを有する。このような短絡型サイリスタにおいては、第１領域と第４領域との間にバイアス電圧を印加すると、第５領域の不純物濃度と第６領域の不純物濃度とが高いために、第２領域と第３領域との接合面より先に、第５領域と第６領域との接合面でブレークダウンが生じる。このため、短絡型サイリスタがオン状態に移行するブレークオーバ電圧は、第５領域と第６領域との接合耐圧によって決まることになる。ここで、この接合耐圧は、第５領域の不純物濃度と第６領域の不純物濃度とによって決まり、保持電流特性に関係する第２領域の不純物濃度には依存しない。
【０００９】
このように、本発明の短絡型サイリスタにおいて、ブレークオーバ電圧を決めるパラメータが第５領域の不純物濃度と第６領域の不純物濃度とであり、保持電流を決めるパラメータの１つが第２領域の不純物濃度であるという関係になっている。このため、ブレークオーバ電圧と保持電流とを独立して制御することができる。これにより、本発明の短絡型サイリスタは、保持電流特性に影響を与えずに、ブレークオーバ電圧の低電圧化を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による短絡型サイリスタを示す断面構成図である。
【図２】第２の実施形態による短絡型サイリスタを示す断面構成図である。
【図３】第３の実施形態による短絡型サイリスタを示す断面構成図である。
【図４】従来の短絡型サイリスタを示す断面構成図である。
【発明を実施するための形態】
【００１１】
＜第１の実施形態＞
以下、本発明の第１の実施形態による短絡型サイリスタについて図面を参照して説明する。
図１は、本実施形態による短絡型サイリスタ１００を示す断面構成図である。
図１において、短絡型サイリスタ１００は、Ｐ領域（１、３、５）、Ｎ領域（２、４）、チャネルストッパ（６〜９）、電極（１１、１２）、絶縁層（２１〜２４）、Ｐ＋＋領域（３１、３２）、及びＮ＋＋領域（４１、４２）を備える。
【００１２】
Ｐ領域３は、第１の導電型としてのｐ型半導体の領域であり、短絡型サイリスタ１００のバルク層となる半導体基板を構成する。ここで、図１における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。
Ｎ領域２は、第２の導電型としてのｎ型半導体の領域である。Ｎ領域２は、Ｐ領域１とＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。
Ｐ領域１は、ｐ型半導体の領域であり、第１の表面Ｆ１に露呈させて形成される。
Ｎ領域４は、ｎ型半導体の領域である。Ｎ領域４は、Ｐ領域３とＰ領域５の間に形成され、その一部分が、第２の表面Ｆ２に接する。
Ｐ領域５は、ｐ型半導体の領域であり、第２の表面Ｆ２に露呈させて形成される。
【００１３】
チャネルストッパ（６〜９）は、第１の表面Ｆ１又は第２の表面Ｆ２と短絡型サイリスタ１００の側面に接して形成され、Ｐ領域３よりも不純物濃度が高いｐ型半導体の領域である。チャネルストッパ（６〜９）は、短絡型サイリスタ１００の機能として望ましくない漏れ電流（チャネル電流）を抑制する。
絶縁層２１は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２１は、チャネルストッパ６の一部分からＰ領域１の一部分までを覆うように形成される。絶縁層２２は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２は、チャネルストッパ７の一部分からＮ領域２の一部分までを覆うように形成される。
また、絶縁層２３は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２３は、チャネルストッパ９の一部分からＰ領域５の一部分までを覆うように形成される。絶縁層２４は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２４は、チャネルストッパ８の一部分からＮ領域４の一部分までを覆うように形成される。
【００１４】
電極１１は、第１の表面Ｆ１にそって、絶縁層２１に覆われていないＰ領域１の一部分と絶縁層２２に覆われていないＮ領域２の一部分に接して形成される。電極１１の材質は、金属であり、例えば、アルミニウムである。電極１１は、Ｐ領域１とＮ領域２を短絡させると共に、Ｐ領域１及びＮ領域２とオーミック接触する。
また、電極１２は、第２の表面Ｆ２にそって、絶縁層２３に覆われていないＰ領域５の一部分と絶縁層２４に覆われていないＮ領域４の一部分に接して形成される。電極１２の材質は、金属であり、例えば、アルミニウムである。電極１２は、Ｐ領域５とＮ領域４を短絡させると共に、Ｐ領域５及びＮ領域４とオーミック接触する。
【００１５】
Ｐ＋＋領域３１は、Ｐ領域３に接して絶縁層２１の下に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体の領域である。また、Ｐ＋＋領域３１は、第１の表面Ｆ１に露呈させて形成される。
Ｐ＋＋領域３２は、Ｐ領域３に接して絶縁層２３の上に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体の領域である。また、Ｐ＋＋領域３２は、第２の表面Ｆ２に露呈させて形成される。
Ｎ＋＋領域４１は、Ｎ領域２及びＰ＋＋領域３１に接して絶縁層２１の下に形成され、Ｎ領域２より不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４１は、第１の表面Ｆ１に露呈させて形成される。
Ｎ＋＋領域４２は、Ｎ領域４及びＰ＋＋領域３２に接して絶縁層２３の上に形成され、Ｎ領域４より不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４２は、第２の表面Ｆ２に露呈させて形成される。
Ｐ＋＋領域（３１、３２）、及びＮ＋＋領域（４１、４２）は、例えば、イオン注入法などにより第１の表面Ｆ１又は第２の表面Ｆ２に露呈させて形成される。
【００１６】
なお、Ｐ＋＋領域３１又はＮ＋＋領域４１は、Ｎ領域２とＰ領域３との接合部Ｊ２における接合面の内、電極１１とＮ領域２との接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１１とＮ領域２との接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３１とＮ＋＋領域４１との接合部Ｊ５において、接合部Ｊ５の接合面は、電極１１と接する第１の表面Ｆ１と垂直となる。また、Ｐ＋＋領域３２又はＮ＋＋領域４２は、Ｎ領域４とＰ領域３との接合部Ｊ３における接合面の内、電極１２とＮ領域４との接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１２とＮ領域４との接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３２とＮ＋＋領域４２との接合部Ｊ６において、接合部Ｊ６の接合面は、電極１２と接する第２の表面Ｆ２と垂直となる。
なお、接合部Ｊ５及びＪ６において、接合部Ｊ５及びＪ６の接合面積が広い程、サイリスタがオン状態に移行しやすくすることができる。そこで、接合部Ｊ５及びＪ６の形状は、サイリスタの仕様に応じて、接合部Ｊ５及びＪ６の接合面積が広くなるように調整して適宜設定されても良い。
【００１７】
短絡型サイリスタ１００は、電極１１に接続された端子Ｔ１と、電極１２に接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、オン状態のＰＮＰＮＰサイリスタとして動作する。この第１の場合に、短絡型サイリスタ１００は、Ｐ領域１（第１領域）、Ｎ領域２（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタと等価になる。ここで、Ｐ＋＋領域３１は、第５領域とし、Ｎ＋＋領域４１は、第６領域とする。
また、短絡型サイリスタ１００は、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、オン状態のＰＮＰＮＰサイリスタとして動作する。この第２の場合に、短絡型サイリスタ１００は、Ｐ領域５（第１領域）、Ｎ領域４（第２領域）、Ｐ領域３（第３領域）、Ｎ領域２（第４領域）がＰＮＰＮの順に接合されたサイリスタと等価になる。ここで、Ｐ＋＋領域３２は、第５領域とし、Ｎ＋＋領域４２は、第６領域とする。このように短絡型サイリスタ１００は、いわゆる双方向性２端子構造のサイリスタである。
【００１８】
次に、本実施形態の動作について説明する。
まず、図１に示される短絡型サイリスタ１００において、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図１において、上記第１の場合、接合部Ｊ２と接合部Ｊ５にそれぞれ逆方向電圧（逆バイアス）が印加される。接合部Ｊ２は、Ｎ領域２（第２領域）とＰ領域３（第３領域）との接合部であり、接合部Ｊ５は、Ｎ＋＋領域４１（第６領域）とＰ＋＋領域３１（第５領域）との接合部である。Ｎ＋＋領域４１の不純物濃度は、Ｎ領域２の不純物濃度より高い。また、Ｐ＋＋領域３１の不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合部Ｊ５の接合耐圧は、接合部Ｊ２の接合耐圧より低くなる。これにより、接合部Ｊ５が、接合部Ｊ２より先にブレークダウンする。その結果、Ｎ＋＋領域４１とＰ＋＋領域３１が接合する部分に電流が集中して流れる。この電流が増大すると、Ｎ領域２における横方向の抵抗成分、すなわち、電極１１とＮ領域２との接触面からＰ領域１の下方を通ってＮ＋＋領域４１に到達する領域の抵抗成分により、Ｐ領域１直下のＮ領域２に電圧降下が生じる。この電圧降下により、Ｐ領域１とＮ領域２との接合部Ｊ１が順バイアスされ、Ｐ＋＋領域３１において、バイアス値が最大となる。このバイアスが、接合部Ｊ１の拡散電位を超えるとＰ領域１から正孔の注入が起こり、端子Ｔ１と端子Ｔ２間がオン状態に移行する。
【００１９】
なお、短絡型サイリスタ１００において、端子Ｔ１と端子Ｔ２間がオン状態に移行する電圧をブレークオーバ電圧という。上記第１の場合のブレークオーバ電圧は、接合部Ｊ５がブレークダウンする電圧と等しくなる。接合部Ｊ５がブレークダウンする電圧は、Ｐ＋＋領域３１の不純物濃度とＮ＋＋領域４１の不純物濃度とによって設定される。つまり、上記第１の場合のブレークオーバ電圧は、Ｐ＋＋領域３１の不純物濃度とＮ＋＋領域４１の不純物濃度とによって設定される。また、サイリスタの特性の１つであり、端子Ｔ１と端子Ｔ２間のオン状態を維持するための電流値を示す保持電流値は、少なくともＮ領域２の不純物濃度を含むパラメータによって設定される。なお、保持電流値を決めるパラメータには、他にＰ領域１の不純物濃度と拡散深さ、Ｐ領域３の不純物濃度と拡散深さ、Ｐ領域１のパターン形状などが含まれる。Ｎ領域２の不純物濃度は、保持電流値を決めるパラメータの１つである。
【００２０】
次に、図１に示される短絡型サイリスタ１００において、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図１において、上記第２の場合、接合部Ｊ３と接合部Ｊ６にそれぞれ逆方向電圧（逆バイアス）が印加される。接合部Ｊ３は、Ｎ領域４（第２領域）とＰ領域３（第３領域）との接合部であり、接合部Ｊ６は、Ｎ＋＋領域４２（第６領域）とＰ＋＋領域３２（第５領域）との接合部である。Ｎ＋＋領域４２の不純物濃度は、Ｎ領域４の不純物濃度より高い。また、Ｐ＋＋領域３２の不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合部Ｊ６の接合耐圧は、接合部Ｊ３の接合耐圧より低くなる。これにより、接合部Ｊ６が、接合部Ｊ３より先にブレークダウンする。その結果、Ｎ＋＋領域４２とＰ＋＋領域３２が接合する部分に電流が集中して流れる。この電流が増大すると、Ｎ領域４における横方向の抵抗成分、すなわち、電極１２とＮ領域４との接触面からＰ領域５の上方を通ってＮ＋＋領域４２に到達する領域の抵抗成分により、Ｐ領域５直上のＮ領域４に電圧降下が生じる。この電圧降下により、Ｐ領域５とＮ領域４との接合部Ｊ４が順バイアスされ、Ｐ＋＋領域３２において、バイアス値が最大となる。このバイアスが、接合部Ｊ４の拡散電位を超えるとＰ領域５から正孔の注入が起こり、端子Ｔ２と端子Ｔ１間がオン状態に移行する。
【００２１】
なお、短絡型サイリスタ１００において、上記第２の場合のブレークオーバ電圧は、接合部Ｊ６がブレークダウンする電圧と等しくなる。接合部Ｊ６がブレークダウンする電圧は、Ｐ＋＋領域３２の不純物濃度とＮ＋＋領域４２の不純物濃度とによって設定される。つまり、上記第２の場合のブレークオーバ電圧は、Ｐ＋＋領域３２の不純物濃度とＮ＋＋領域４２の不純物濃度とによって設定される。また、端子Ｔ２と端子Ｔ１間のオン状態を維持するための電流値を示す保持電流値は、少なくともＮ領域４の不純物濃度を含むパラメータによって設定される。なお、保持電流値を決めるパラメータには、他にＰ領域５の不純物濃度と拡散深さ、Ｐ領域３の不純物濃度と拡散深さ、Ｐ領域５のパターン形状などが含まれる。Ｎ領域４の不純物濃度は、保持電流値を決めるパラメータの１つである。
【００２２】
以上のように、本実施形態における短絡型サイリスタ１００は、Ｐ領域１とＮ領域２とＰ領域３とＮ領域４とが順にＰＮＰＮ接合され、短絡型サイリスタ１００は、Ｐ領域１とＮ領域２を短絡させる電極１１を有する。また、短絡型サイリスタ１００は、Ｐ領域５とＮ領域４とＰ領域３とＮ領域２とが順にＰＮＰＮ接合され、Ｐ領域５とＮ領域４を短絡させる電極１２を有する。短絡型サイリスタ１００は、Ｐ領域３より不純物濃度が高いＰ＋＋領域３１（又は３２）と、Ｎ領域２より不純物濃度が高いＮ＋＋領域４１と、Ｎ領域４より不純物濃度が高いＮ＋＋領域４２とを有する。このため、電極１１と電極１２との間にバイアス電圧を印加すると、接合部Ｊ２より先にＰ＋＋領域３１とＮ＋＋領域４１との接合部Ｊ５（又は接合部Ｊ３より先にＰ＋＋領域３２とＮ＋＋領域４２との接合部Ｊ６）でブレークダウンが生じる。短絡型サイリスタ１００がオン状態に移行するブレークオーバ電圧は、Ｐ＋＋領域３１とＮ＋＋領域４１との接合耐圧（又はＰ＋＋領域３２とＮ＋＋領域４２との接合耐圧）によって決まる。
【００２３】
この接合耐圧は、Ｐ＋＋領域３１とＮ＋＋領域４１との不純物濃度（又はＰ＋＋領域３２とＮ＋＋領域４２との不純物濃度）によって決まる。このため、この接合耐圧は、保持電流特性に関係するＮ領域２（又は４）の不純物濃度には依存せずに決定できる。例えば、ブレークオーバ電圧の低電圧化を行う場合、Ｎ＋＋領域（４１、４２）の不純物濃度を高めることで、Ｐ＋＋領域３１とＮ＋＋領域４１との接合耐圧（又はＰ＋＋領域３２とＮ＋＋領域４２との接合耐圧）を下げることができる。これにより、短絡型サイリスタ１００は、ブレークオーバ電圧の低電圧化を行うことができる。
また、このようにブレークオーバ電圧の設定が容易になることから、例えば、各種ＬＥＤ（Light Emitting Diode）の順方向電圧に合わせたブレークオーバ電圧を設定できる。これにより、短絡型サイリスタ１００は、ＬＥＤのオープン故障の際に電流バイパス素子として適用できる。
【００２４】
このように、本実施形態における短絡型サイリスタ１００は、ブレークオーバ電圧を決めるパラメータがＰ＋＋領域３１（又は３２）の不純物濃度とＮ＋＋領域４１（又は４２）の不純物濃度とである。また、保持電流を決めるパラメータの１つがＮ領域２（又は４）の不純物濃度である。このため、ブレークオーバ電圧と保持電流とを独立して制御することができる。これにより、短絡型サイリスタ１００は、保持電流特性に影響を与えずに、ブレークオーバ電圧の低電圧化を実現することができる。
【００２５】
＜第２の実施形態＞
以下、本発明の第２の実施形態による短絡型サイリスタについて図面を参照して説明する。
図２は、本実施形態による短絡型サイリスタ１００ａを示す断面構成図である。
図２において、短絡型サイリスタ１００ａは、Ｐ領域（１、３、５）、Ｎ領域（２、４）、チャネルストッパ（６〜９）、電極（１１、１２）、絶縁層（２１〜２４）、Ｐ＋＋領域（３１ａ、３２ａ）、及びＮ＋＋領域（４１ａ、４２ａ）を備える。この図において、図１と同じ構成には同一の符号を付す。
【００２６】
Ｐ＋＋領域３１ａは、Ｐ領域３に接して絶縁層２１の下方に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体の領域である。また、Ｐ＋＋領域３１ａは、Ｐ領域１の下方の接合部Ｊ２の部分に形成される。
Ｐ＋＋領域３２ａは、Ｐ領域３に接して絶縁層２３の上方に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体の領域である。また、Ｐ＋＋領域３２ａは、Ｐ領域５の上方の接合部Ｊ３の部分に形成される。
Ｎ＋＋領域４１ａは、Ｎ領域２及びＰ＋＋領域３１ａに接して形成され、Ｎ領域２より不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４１ａは、Ｐ＋＋領域３１ａの上方の部分に形成される。
Ｎ＋＋領域４２ａは、Ｎ領域４及びＰ＋＋領域３２ａに接して形成され、Ｎ領域４より不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４２ａは、Ｐ＋＋領域３２ａの下方の部分に形成される。
Ｐ＋＋領域（３１ａ、３２ａ）、及びＮ＋＋領域（４１ａ、４２ａ）は、例えば、埋め込み拡散法などにより半導体基板の内部に埋め込まれて形成される。
【００２７】
なお、Ｐ＋＋領域３１ａ又はＮ＋＋領域４１ａは、Ｎ領域２とＰ領域３との接合部Ｊ２における接合面の内、電極１１とＮ領域２との接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１１とＮ領域２との接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３１ａとＮ＋＋領域４１ａとの接合部Ｊ５ａにおいて、接合部Ｊ５ａの接合面は、電極１１と接する第１の表面Ｆ１と平行となる。また、Ｐ＋＋領域３２ａ又はＮ＋＋領域４２ａは、Ｎ領域４とＰ領域３との接合部Ｊ３における接合面の内、電極１２とＮ領域４との接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１２とＮ領域４との接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３２ａとＮ＋＋領域４２ａとの接合部Ｊ６ａにおいて、接合部Ｊ６ａの接合面は、電極１２と接する第２の表面Ｆ２と平行となる。
【００２８】
短絡型サイリスタ１００ａは、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、オン状態のＰＮＰＮＰサイリスタとして動作する。この第１の場合に、短絡型サイリスタ１００ａは、Ｐ領域１（第１領域）、Ｎ領域２（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタと等価になる。ここで、Ｐ＋＋領域３１ａは、第５領域とし、Ｎ＋＋領域４１ａは、第６領域とする。
また、短絡型サイリスタ１００ａは、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、オン状態のＰＮＰＮＰサイリスタとして動作する。この第２の場合に、短絡型サイリスタ１００ａは、Ｐ領域５（第１領域）、Ｎ領域４（第２領域）、Ｐ領域３（第３領域）、Ｎ領域２（第４領域）がＰＮＰＮの順に接合されたサイリスタと等価になる。なお、ここで、Ｐ＋＋領域３２ａは、第５領域とし、Ｎ＋＋領域４２ａは、第６領域とする。このように短絡型サイリスタ１００ａは、いわゆる双方向性２端子構造のサイリスタである。
【００２９】
次に、本実施形態の動作について説明する。
図２に示される短絡型サイリスタ１００ａは、短絡型サイリスタ１００のＰ＋＋領域（３１、３２）とＮ＋＋領域（４１、４２）をＰ＋＋領域（３１ａ、３２ａ）とＮ＋＋領域（４１ａ、４２ａ）に置き換える点を除いて同様に動作する。
【００３０】
図２において、Ｎ＋＋領域４１ａの不純物濃度は、Ｎ領域２の不純物濃度より高い。また、Ｐ＋＋領域３１ａの不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合Ｊ５ａの接合耐圧は、接合部Ｊ２の接合耐圧より低くなる。上記第１の場合、Ｎ＋＋領域４１ａ（第６領域）とＰ＋＋領域３１ａ（第５領域）との接合部Ｊ５ａが、接合部Ｊ２より先にブレークダウンする。その後の動作は、短絡型サイリスタ１００と同様である。
なお、短絡型サイリスタ１００ａにおいて、上記第１の場合のブレークオーバ電圧は、接合部Ｊ５ａがブレークダウンする電圧と等しくなる。接合部Ｊ５ａがブレークダウンする電圧は、Ｐ＋＋領域３１ａの不純物濃度とＮ＋＋領域４１ａの不純物濃度とによって設定される。つまり、この上記第１の場合のブレークオーバ電圧は、Ｐ＋＋領域３１ａの不純物濃度とＮ＋＋領域４１ａの不純物濃度とによって設定される。また、端子Ｔ１と端子Ｔ２間のオン状態を維持するための電流値を示す保持電流値は、少なくともＮ領域２の不純物濃度を含むパラメータによって設定される。なお、保持電流値を決めるパラメータには、他にＰ領域１の不純物濃度と拡散深さ、Ｐ領域３の不純物濃度と拡散深さ、Ｐ領域１のパターン形状などが含まれる。Ｎ領域２の不純物濃度は、保持電流値を決めるパラメータの１つである。
【００３１】
また、Ｎ＋＋領域４２ａの不純物濃度は、Ｎ領域４の不純物濃度より高い。また、Ｐ＋＋領域３２ａの不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合部Ｊ６ａの接合耐圧は、接合部Ｊ３の接合耐圧より低くなる。これにより、上記第２の場合、Ｎ＋＋領域４２ａ（第６領域）とＰ＋＋領域３２ａ（第５領域）との接合部Ｊ６ａが、接合部Ｊ３より先にブレークダウンする。その後の動作は、短絡型サイリスタ１００と同様である。
なお、短絡型サイリスタ１００ａにおいて、上記第２の場合のブレークオーバ電圧は、接合部Ｊ６ａがブレークダウンする電圧と等しくなる。接合部Ｊ６ａがブレークダウンする電圧は、Ｐ＋＋領域３２ａの不純物濃度とＮ＋＋領域４２ａの不純物濃度とによって設定される。つまり、この上記第２の場合のブレークオーバ電圧は、Ｐ＋＋領域３２ａの不純物濃度とＮ＋＋領域４２ａの不純物濃度とによって設定される。また、端子Ｔ２と端子Ｔ１間のオン状態を維持するための電流値を示す保持電流値は、少なくともＮ領域４の不純物濃度を含むパラメータによって設定される。なお、保持電流値を決めるパラメータには、他にＰ領域５の不純物濃度と拡散深さ、Ｐ領域３の不純物濃度と拡散深さ、Ｐ領域５のパターン形状などが含まれる。Ｎ領域４の不純物濃度は、保持電流値を決めるパラメータの１つである。
【００３２】
以上のように、本実施形態における短絡型サイリスタ１００ａは、Ｐ領域３より不純物濃度が高いＰ＋＋領域３１ａ（又は３２ａ）と、Ｎ領域２より不純物濃度が高いＮ＋＋領域４１ａと、Ｎ領域４より不純物濃度が高いＮ＋＋領域４２ａとを有する。このため、電極１１と電極１２との間にバイアス電圧を印加すると、接合部Ｊ２より先にＰ＋＋領域３１ａとＮ＋＋領域４１ａとの接合部Ｊ５ａ（又は接合部Ｊ３より先にＰ＋＋領域３２ａとＮ＋＋領域４２ａとの接合部Ｊ６ａ）でブレークダウンが生じる。短絡型サイリスタ１００ａがオン状態に移行するブレークオーバ電圧は、Ｐ＋＋領域３１ａとＮ＋＋領域４１ａとの接合耐圧（又はＰ＋＋領域３２ａとＮ＋＋領域４２ａとの接合耐圧）によって決まる。
この接合耐圧は、Ｐ＋＋領域３１ａとＮ＋＋領域４１ａの不純物濃度（又はＰ＋＋領域３２ａとＮ＋＋領域４２ａの不純物濃度）によって決まる。このため、この接合耐圧は、保持電流特性に関係するＮ領域２（又は４）の不純物濃度には依存せずに決定できる。
これにより、本実施形態における短絡型サイリスタ１００ａは、第１の実施形態における短絡型サイリスタ１００と同等の効果が期待できる。
【００３３】
＜第３の実施形態＞
以下、本発明の第３の実施形態による短絡型サイリスタについて図面を参照して説明する。
図３は、本実施形態による短絡型サイリスタ１００ｂを示す断面構成図である。
図３において、短絡型サイリスタ１００ｂは、Ｐ領域（１ａ、１ｂ、３）、Ｎ領域（２ａ、２ｂ、４）、チャネルストッパ（６〜９）、電極（１１ａ、１２ａ）、絶縁層（２２ａ、２２ｂ、２５）、Ｐ＋＋領域３１ｂ、及びＮ＋＋領域（４１ｂ、４２ｂ）を備える。この図において、図１と同じ構成には同一の符号を付す。
【００３４】
Ｐ領域１ａ、１ｂは、ｐ型半導体の領域であり、第１の表面Ｆ１に露呈させて形成される。
Ｎ領域２ａは、ｎ型半導体の領域であり、Ｐ領域１ａとＰ領域３の間に形成される。また、Ｎ領域２ａは、その一部分が、第１の表面Ｆ１に接する。
Ｎ領域２ｂは、ｎ型半導体の領域であり、Ｐ領域１ｂとＰ領域３の間に形成される。また、Ｎ領域２ｂは、その一部分が、第１の表面Ｆ１に接する。
Ｎ領域４は、ｎ型半導体の領域であり、第２の表面Ｆ２に露呈させて形成される。
【００３５】
絶縁層２２ａは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２ａは、チャネルストッパ７の一部分からＮ領域２ａの一部分までを覆うように形成される。また、絶縁層２２ｂは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２ｂは、チャネルストッパ６の一部分からＮ領域２ｂの一部分までを覆うように形成される。また、絶縁層２５は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２５は、Ｐ領域１ａの一部分からＰ領域１ｂの一部分までを覆うように形成される。
電極１１ａは、第１の表面Ｆ１にそって、絶縁層２５に覆われていないＰ領域（１ａ、１ｂ）の一部分と絶縁層（２２ａ、２２ｂ）に覆われていないＮ領域（２ａ、２ｂ）の一部分に接して形成される。電極１１ａの材質は、金属であり、例えば、アルミニウムである。電極１１ａは、Ｐ領域（１ａ、１ｂ）とＮ領域（２ａ、２ｂ）を短絡させると共に、Ｐ領域（１ａ、１ｂ）及びＮ領域（２ａ、２ｂ）とオーミック接触する。
また、電極１２ａは、第２の表面Ｆ２にそってＮ領域４とチャネルストッパ（８、９）に接して形成される。電極１２ａの材質は、金属であり、例えば、アルミニウムである。また、電極１２ａは、Ｎ領域４とオーミック接触する。
【００３６】
Ｐ＋＋領域３１ｂは、Ｐ領域３に接して絶縁層２５の下に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体の領域である。また、Ｐ＋＋領域３１ｂは、第１の表面Ｆ１に露呈させて形成される。
Ｎ＋＋領域４１ｂは、Ｎ領域２ａ及びＰ＋＋領域３１ｂに接して絶縁層２５の下に形成され、Ｎ領域２ａより不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４１ｂは、第１の表面Ｆ１に露呈させて形成される。
Ｎ＋＋領域４２ｂは、Ｎ領域２ｂ及びＰ＋＋領域３１ｂに接して絶縁層２５の下に形成され、Ｎ領域２ｂより不純物濃度が高いｎ型半導体の領域である。また、Ｎ＋＋領域４２ｂは、第１の表面Ｆ１に露呈させて形成される。
Ｐ＋＋領域３１ｂ、及びＮ＋＋領域（４１ｂ、４２ｂ）は、例えば、イオン注入法などにより第１の表面Ｆ１に露呈させて形成される。
【００３７】
なお、Ｎ＋＋領域４１ｂは、Ｎ領域２ａとＰ領域３との接合部Ｊ２ａにおける接合面の内、電極１１ａとＮ領域２ａとの接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１１ａとＮ領域２ａとの接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３１ｂとＮ＋＋領域４１ｂとの接合部Ｊ７ａにおいて、接合部Ｊ７ａの接合面は、電極１１ａと接する第１の表面Ｆ１と垂直となる。また、Ｎ＋＋領域４２ｂは、Ｎ領域２ｂとＰ領域３との接合部Ｊ２ｂにおける接合面の内、電極１１ａとＮ領域２ｂとの接触面からの距離が遠くなるように配置する。望ましい配置位置は、電極１１ａとＮ領域２ｂとの接触面からの距離が最長となる位置又はその位置付近である。また、Ｐ＋＋領域３１ｂとＮ＋＋領域４２ｂとの接合部Ｊ７ｂにおいて、接合部Ｊ７ｂの接合面は、電極１１ａと接する第１の表面Ｆ１と垂直となる。
【００３８】
短絡型サイリスタ１００ｂは、電極１１ａに接続された端子Ｔ１と、電極１２ａに接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、オン状態のＰＮＰＮＰサイリスタとして動作する。この第１の場合に、短絡型サイリスタ１００ｂは、Ｐ領域１ａ（第１領域）、Ｎ領域２ａ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）及びＰ領域１ｂ（第１領域）、Ｎ領域２ｂ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタと等価になる。ここで、Ｐ＋＋領域３１ｂは、第５領域とし、Ｎ＋＋領域（４１ｂ、４２ｂ）は、第６領域とする。
また、短絡型サイリスタ１００ｂは、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、逆バイアスとなり導通しない。
このように短絡型サイリスタ１００ｂは、いわゆる片方向性２端子構造のサイリスタである。
【００３９】
次に、本実施形態の動作について説明する。
図３に示される短絡型サイリスタ１００ｂは、以下の点を除いて、図１に示される短絡型サイリスタ１００と同様の動作をする。
（１）短絡型サイリスタ１００ｂは、片方向性２端子構造のサイリスタである。
（２）短絡型サイリスタ１００ｂでは、短絡型サイリスタ１００のＰ領域１がＰ領域（１ａ、１ｂ）に、Ｎ領域２がＮ領域（２ａ、２ｂ）にそれぞれ置き換えられる。
（３）短絡型サイリスタ１００ｂでは、短絡型サイリスタ１００のＰ＋＋領域（３１、３２）とＮ＋＋領域（４１、４２）がＰ＋＋領域３１ｂとＮ＋＋領域（４１ｂ、４２ｂ）に置き換えられる。
【００４０】
図３において、Ｎ＋＋領域４１ｂの不純物濃度は、Ｎ領域２ａの不純物濃度より高く、Ｎ＋＋領域４２ｂの不純物濃度は、Ｎ領域２ｂの不純物濃度より高い。また、Ｐ＋＋領域３１ｂの不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、Ｎ＋＋領域４１ｂとＰ＋＋領域３１ｂの接合部Ｊ７ａの接合耐圧は、Ｎ領域２ａとＰ領域３の接合部Ｊ２ａの接合耐圧より低くなる。また、Ｎ＋＋領域４２ｂとＰ＋＋領域３１ｂの接合部Ｊ７ｂの接合耐圧は、Ｎ領域２ｂとＰ領域３の接合部Ｊ２ｂの接合耐圧より低くなる。端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合、Ｎ＋＋領域４１ａ及び４２ａ（第６領域）とＰ＋＋領域３１ｂ（第５領域）との接合部Ｊ７ａ及びＪ７ｂが、接合部Ｊ２ａ及びＪ２ｂより先にブレークダウンする。その後の動作は、短絡型サイリスタ１００と同様である。
なお、短絡型サイリスタ１００ｂにおいて、上記第１の場合のブレークオーバ電圧は、接合部Ｊ７ａ及びＪ７ｂがブレークダウンする電圧と等しくなる。接合部Ｊ７ａ及びＪ７ｂがブレークダウンする電圧は、Ｐ＋＋領域３１ｂの不純物濃度とＮ＋＋領域（４１ｂ、４２ｂ）の不純物濃度とによって設定される。つまり、この上記第１の場合のブレークオーバ電圧は、Ｐ＋＋領域３１ｂの不純物濃度とＮ＋＋領域（４１ｂ、４２ｂ）の不純物濃度とによって設定される。また、端子Ｔ１と端子Ｔ２間のオン状態を維持するための電流値を示す保持電流値は、少なくともＮ領域（２ａ、２ｂ）の不純物濃度を含むパラメータによって設定される。なお、保持電流値を決めるパラメータには、他にＰ領域（１ａ、１ｂ）の不純物濃度と拡散深さ、Ｐ領域３の不純物濃度と拡散深さ、Ｐ領域（１ａ、１ｂ）のパターン形状などが含まれる。Ｎ領域（２ａ、２ｂ）の不純物濃度は、保持電流値を決めるパラメータの１つである。
【００４１】
また、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合、短絡型サイリスタ１００ｂは、逆バイアスとなるため、導通しない。
【００４２】
以上のように、本実施形態における短絡型サイリスタ１００ｂは、Ｐ領域３より不純物濃度が高いＰ＋＋領域３１ｂと、Ｎ領域２ａより不純物濃度が高いＮ＋＋領域４１ｂと、Ｎ領域２ｂより不純物濃度が高いＮ＋＋領域４２ｂとを有する。このため、端子Ｔ１と端子Ｔ２との間にバイアス電圧を印加する上記第１の場合、接合部Ｊ２ａより先にＰ＋＋領域３１ｂとＮ＋＋領域４１ｂとの接合部Ｊ７ａ（又は接合部Ｊ２ｂより先にＰ＋＋領域３１ｂとＮ＋＋領域４２ｂとの接合部Ｊ７ｂ）でブレークダウンが生じる。短絡型サイリスタ１００ｂがオン状態に移行するブレークオーバ電圧は、Ｐ＋＋領域３１ｂとＮ＋＋領域４１ｂとの接合耐圧（又はＰ＋＋領域３１ｂとＮ＋＋領域４２ｂとの接合耐圧）によって決まる。
この接合耐圧は、Ｐ＋＋領域３１ｂとＮ＋＋領域４１ｂの不純物濃度（又はＰ＋＋領域３１ｂとＮ＋＋領域４２ｂの不純物濃度）によって決まる。このため、この接合耐圧は、保持電流特性に関係するＮ領域２ａ及び２ｂの不純物濃度には依存せずに決定できる。
これにより、本実施形態における短絡型サイリスタ１００ｂは、第１の実施形態における短絡型サイリスタ１００と同等の効果が期待できる。
【００４３】
なお、本発明の実施形態によれば、第１導電型（ｐ型半導体）の第１領域（Ｐ領域１）と第２導電型（ｎ型半導体）の第２領域（Ｎ領域２）と第１の導電型の第３領域（Ｐ領域３）と第２の導電型の第４領域（Ｎ領域４）とが順に接合され、第１領域（Ｐ領域１）と第２領域（Ｎ領域２）を短絡させる電極１１を有する短絡型サイリスタ１００は、第３領域（Ｐ領域３）に接して形成され、第３領域（Ｐ領域３）より不純物濃度が高い第１の導電型の第５領域（Ｐ＋＋領域３１）と、第２領域（Ｎ領域２）及び第５領域（Ｐ＋＋領域３１）に接して形成され、第２領域（Ｎ領域２）より不純物濃度が高い第２の導電型の第６領域（Ｎ＋＋領域４１）とを有する。また、短絡型サイリスタ１００は、第５領域（Ｐ＋＋領域３１）の不純物濃度と第６領域（Ｎ＋＋領域４１）の不純物濃度とによってブレークオーバ電圧値が設定され、少なくとも第２領域（Ｎ領域２）の不純物濃度を含むパラメータによって保持電流値が設定される。
これにより、短絡型サイリスタ１００は、保持電流特性に影響を与えずに、ブレークオーバ電圧の低電圧化を実現することができる。
【００４４】
また、第５領域（Ｐ＋＋領域３１）又は第６領域（Ｎ＋＋領域４１）は、第２領域（Ｎ領域２）と第３領域（Ｐ領域３）との接合面（接合部Ｊ２の接合面）の内、電極１１と第２領域（Ｎ領域２）との接触面からの距離が最長となる位置に形成されている。
これにより、第２領域（Ｎ領域２）における横方向の抵抗成分が大きくなる。この抵抗成分が大きい程、第１領域（Ｐ領域１）と第２領域（Ｎ領域２）を順バイアスにする電圧降下が大きくなる。このため、この距離が長い程、サイリスタがオン状態に移行しやすくすることができる。
【００４５】
また、少なくとも第５領域（Ｐ＋＋領域３１又は３１ａ）と第６領域（Ｎ＋＋領域４１又は４１ａ）のいずれか一方は、電極１１と接する半導体基板の表面（第１の表面Ｆ１又は第２の表面Ｆ２）に露呈させて形成される。
これにより、短絡型サイリスタ１００は、例えば、イオン注入法などにより第５領域（Ｐ＋＋領域３１）と第６領域（Ｎ＋＋領域４１）を形成できる。短絡型サイリスタ１００は、製造工程を簡略化できる。
【００４６】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、第１の導電型をｐ型半導体、第２の導電型をｎ型半導体として説明したが、第１の導電型をｎ型半導体、第２の導電型をｐ型半導体としても良い。この場合は、第４領域（ｐ型半導体領域）から第１領域（ｎ型半導体領域）の方向に導通し、導通する方向が上記の各実施形態と逆になる。
【００４７】
また、上記の各実施形態において、第５領域（Ｐ＋＋領域）と第６領域（Ｎ＋＋領域）の接合部（Ｊ５、Ｊ５ａ、Ｊ６、Ｊ６ａ、Ｊ７ａ、又はＪ７ｂ）における接合面の位置は、第２領域（Ｎ領域）と第１領域（Ｐ領域）との接合部（Ｊ２、Ｊ２ａ、Ｊ２ｂ、又はＪ３）における接合面と一致して形成する形態でも良いし、ずらした位置に形成する形態でも良い。また、チャネルストッパ（６〜９）を備える形態を説明したが、本発明は、チャネルストッパ（６〜９）を備えない形態に適用しても良い。
また、第５領域（Ｐ＋＋領域）又は第６領域（Ｎ＋＋領域）を、第２領域（Ｎ領域）と第３領域（Ｐ領域）との接合面の内、電極と第２領域（Ｎ領域）との接触面からの距離が最長となる位置に形成する形態を説明したが、これに限定されるものではない。サイリスタがオン状態に移行する動作を行うことができる位置であれば、他の位置に形成する形態でも良い。ただし、電極と第２領域（Ｎ領域）との接触面からの距離が長い程、横方向の抵抗成分が大きくなる。この抵抗成分が大きい程、第１領域（Ｐ領域）と第２領域（Ｎ領域）を順バイアスにする電圧降下が大きくなる。このため、この距離が長い程、サイリスタがオン状態に移行しやすくすることができる。
【００４８】
また、第５領域（Ｐ＋＋領域）が第３領域（Ｐ領域）と接し、第６領域（Ｎ＋＋領域）が第５領域（Ｐ＋＋領域）及び第２領域（Ｎ領域）と接していれば、第５領域（Ｐ＋＋領域）と第６領域（Ｎ＋＋領域）の形状及び位置関係は上記の各実施形態に限定されるものではない。例えば、第５領域（Ｐ＋＋領域）の下に第６領域（Ｎ＋＋領域）が配置される形態でも良い。
また、第２の実施形態において、第５領域（Ｐ＋＋領域）と第６領域（Ｎ＋＋領域）を
縦に積み重ねて形成する形態を説明したが、第５領域（Ｐ＋＋領域）と第６領域（Ｎ＋＋領域）のいずれか一方を半導体基板に露呈させて形成する形態でも良い。この場合、第５領域（Ｐ＋＋領域）と第６領域（Ｎ＋＋領域）のいずれか一方を、例えば、イオン注入法などにより形成できるため、製造工程を簡略化できる。
【符号の説明】
【００４９】
１、３、５、１ａ、１ｂ  Ｐ領域
２、４、２ａ、２ｂ  Ｎ領域
６、７、８、９  チャネルストッパ
１１、１２、１１ａ、１２ａ  電極
２１、２２、２３、２４、２５  絶縁層
３１、３２、３１ａ、３２ａ、３１ｂ、３２ｂ  Ｐ＋＋領域
４１、４２、４１ａ、４２ａ、４１ｂ、４２ｂ  Ｎ＋＋領域
１００、１００ａ、１００ｂ  短絡型サイリスタ
【図１】
2011249601.tif 000003
【図２】
2011249601.tif 000004
【図３】
2011249601.tif 000005
【図４】
2011249601.tif 000006