(57)【要約】【課題】安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置を実現する。【解決手段】複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを第１のピンのコンパレータで比較して診断を行う半導体試験装置において、第１のピンとは異なる第２のピンに設けられ、複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、第２のピンに設けられ、信号選択部の出力と期待値パターンとが一致しているか否かを判定する判定部と、第１のピンのコンパレータの出力を第２のピンの信号選択部に選択させ、第２のピンの信号選択部の出力と第２のピンの期待値パターンとが一致しているか否かを第２のピンの判定部で判定させる制御部とを備える。【選択図】  図１
2011127898.tif 000002
【特許請求の範囲】
【請求項１】
複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを前記第１のピンのコンパレータで比較して診断を行う半導体試験装置において、
前記第１のピンとは異なる第２のピンに設けられ、前記複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、
前記第２のピンに設けられ、前記信号選択部の出力と前記期待値パターンとが一致しているか否かを判定する判定部と、
前記第１のピンのコンパレータの出力を前記第２のピンの前記信号選択部に選択させ、前記第２のピンの前記信号選択部の出力と前記第２のピンの期待値パターンとが一致しているか否かを前記第２のピンの前記判定部で判定させる制御部と
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記第２のピンの期待値パターンは、
前記第１のピンの出力パターンを反転させた値であることを特徴とする
請求項１記載の半導体試験装置。
【請求項３】
前記信号選択部は、
前記ドライバおよび前記コンパレータと共に１つのＩＣに内蔵されていることを特徴とする
請求項１または２記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバから出力された出力信号と比較電圧とを同じピンのコンパレータで比較して診断を行う半導体試験装置に関し、詳しくは、安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスの多ピン化や試験時の同時測定個数に対するユーザからの増加要求等に伴い、半導体試験装置の試験に使用するピンも増加する傾向にある。例えば、半導体メモリデバイスを試験する半導体試験装置は、ピン数が数千ピンにも及ぶ。一般的に、半導体試験装置では、装置の設置時または故障と思われる現象が発生した時に、装置が正常に動作することを確認するための診断機能が備えられている。
【０００３】
半導体試験装置のピン数が増えるほど、診断にかかる時間は増加する傾向にあるが、診断中は半導体デバイスの試験を行うことができないため、半導体デバイスの生産が停止することになる。このため、半導体試験装置の診断時間は、半導体試験装置を使用する半導体メーカにとって、非常に重要な項目の１つとなっている。
【０００４】
図４は、従来の半導体試験装置の一例を示した構成図である。
図４において、半導体試験装置１００は、制御部１、パターン発生部２およびピンエレクトロニクス部３１〜３ｎ（ｎは２以上の整数）を有している。
【０００５】
ピンエレクトロニクス部３１は、データ抽出部１ａ、タイミング発生部１ｂ、波形整形部１ｃ、信号入出力部１ｄおよび判定部１ｅを有している。同様に、ピンエレクトロニクス部３２は、データ抽出部２ａ、タイミング発生部２ｂ、波形整形部２ｃ、信号入出力部２ｄおよび判定部２ｅを有し、ピンエレクトロニクス部３ｎは、データ抽出部ｎａ、タイミング発生部ｎｂ、波形整形部ｎｃ、信号入出力部ｎｄおよび判定部ｎｅを有している。
【０００６】
また、波形整形部１ｃは、反転回路ＩＮ１およびマルチプレクサＭ１１を有し、信号入出力部１ｄは、ドライバＤＶ１およびコンパレータＣＰ１を有している。判定部１ｅは、マルチプレクサＭ１２を有している。同様に、波形整形部２ｃは、反転回路ＩＮ２およびマルチプレクサＭ２１を有し、信号入出力部２ｄは、ドライバＤＶ２およびコンパレータＣＰ２を有している。判定部２ｅは、マルチプレクサＭ２２を有している。
【０００７】
そして、波形整形部ｎｃは、反転回路ＩＮｎおよびマルチプレクサＭｎ１を有し、信号入出力部ｎｄは、ドライバＤＶｎおよびコンパレータＣＰｎを有している。判定部ｎｅは、マルチプレクサＭｎ２を有している。また、試験時には、信号入出力部１ｄ〜ｎｄのそれぞれがピンＰ１〜Ｐｎを介して被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）２００の各端子と接続される。なお、診断時には、ＤＵＴ２００は接続されない。
【０００８】
制御部１は、ＣＰＵ（Central Processing Unit）等から構成され、半導体試験装置１００に実装されているハードウェアを統括的に制御する。パターン発生部２は、出力パターンデータまたは期待値パターンデータをピンエレクトロニクス部３１〜３ｎ毎に生成して出力する。
【０００９】
データ抽出部１ａ〜ｎａは、パターン発生部２から出力された出力パターンデータまたは期待値パターンデータのうち、自ピンに対するデータを抽出する。タイミング発生部１ｂ〜ｎｂは、ドライバＤＶ１〜ＤＶｎから出力されるドライブ信号のエッジのタイミングやコンパレータＣＰ１〜ＣＰｎの出力信号と期待値パターンデータを比較するタイミングを決める信号（以下、ストローブ信号という）のタイミングを発生させる。
【００１０】
波形整形部１ｃ〜ｎｃは、データ抽出部１ａ〜ｎａからの出力パターンデータと、タイミング発生部１ｂ〜ｎｂからのエッジタイミングとを用いて、ドライバＤＶ１〜ＤＶｎから出力されるドライブ信号の出力波形を生成する。また、反転回路ＩＮ１〜ＩＮｎは、波形整形部１ｃ〜ｎｃに入力される出力パターンデータの論理を反転させ、マルチプレクサＭ１１〜Ｍｎ１は、波形整形部１ｃ〜ｎｃに入力される出力パターンデータまたは反転回路ＩＮ１〜ＩＮｎの出力のどちらか一方を選択して出力する。
【００１１】
ドライバＤＶ１〜ＤＶｎは、波形整形部１ｃ〜ｎｃから入力される入力信号の電圧レベルを予め設定された値に変換してＤＵＴの端子それぞれにドライブ信号として出力する。コンパレータＣＰ１〜ＣＰｎは、予め設定されている上限電圧（ＶＯＨ）および下限電圧（ＶＯＬ）とＤＵＴからの入力信号を比較した結果の信号（以下、比較結果信号という）を出力する。なお、ドライバＤＶ１〜ＤＶｎのそれぞれの出力は、対応するコンパレータＣＰ１〜ＣＰｎのそれぞれの入力に接続されている。
【００１２】
判定部１ｅ〜ｎｅは、コンパレータＣＰ１〜ＣＰｎからの比較結果信号、タイミング発生部１ｂ〜ｎｂからのストローブ信号およびデータ抽出部１ａ〜ｎａからの期待値パターンデータがそれぞれ入力され、ストローブ信号のタイミングでコンパレータＣＰ１〜ＣＰｎからの比較結果信号と期待値パターンデータを比較してＰＡＳＳ／ＦＡＩＬ（一致／不一致）を判定する。また、判定部１ｅ〜ｎｅは、判定した結果の信号（以下、判定結果信号という）を制御部１へ出力する。
【００１３】
なお、診断時には、ドライバＤＶ１〜ＤＶｎから出力したドライブ信号をコンパレータＣＰ１〜ＣＰｎで受けて診断を行うため、判定部１ｅ〜ｎｅには、期待値パターンデータの代わりに出力パターンデータが入力され、出力パターンデータを用いて判定が行われる。
【００１４】
また、マルチプレクサＭ１２〜Ｍｎ２は、判定部１ｅ〜ｎｅに入力される出力パターンデータまたはレベル固定の出力（ハイレベルまたはローレベルの出力）のどちらか一方を選択して出力する。
【００１５】
このような半導体試験装置の診断時の動作を図５を用いて説明する。
図５は、従来の半導体試験装置の診断時における信号の流れを説明する説明図である。なお、説明を簡単にするために、ピンエレクトロニクス部３１において、波形整形部１ｃにて出力パターンデータを反転させるモード（以下、反転モードという）の診断を行う場合のみを説明する。
【００１６】
波形整形部１ｃのマルチプレクサＭ１１は、制御部１の指示により、反転回路ＩＮ１の出力を選択する。判定部１ｅのマルチプレクサＭ１２は、制御部１の指示により、レベル固定の出力を選択する。この時、マルチプレクサＭ１２へハイレベルが入力されと、出力もハイレベルとなり、マルチプレクサＭ１２へローレベルが入力されと、出力もローレベルとなる。マルチプレクサＭ１２へのレベル固定の信号入力は、例えば、レジスタ（図示せず）の出力がそのまま入力され、このレジスタ（図示せず）は制御部１によって書き替えられる。
【００１７】
パターン発生部２は、制御部１の指示により、診断用の出力パターンデータを出力する。データ抽出部１ａは、パターン発生部２から出力された出力パターンデータのうち、自ピンに対するデータを抽出して出力する。波形整形部１ｃは、データ抽出部１ａからの出力パターンデータが反転回路ＩＮ１で論理反転されたデータと、タイミング発生部１ｂからのエッジタイミングとを用いて、ドライブ信号の出力波形を生成して出力する。
【００１８】
信号入出力部１ｄのドライバＤＶ１は、波形整形部１ｃからの出力波形を予め設定された電圧レベルに変換してドライブ信号として出力する。信号入出力部１ｄのコンパレータＣＰ１は、ドライバＤＶ１からのドライブ信号と、予め設定されている上限電圧（ＶＯＨ）および下限電圧（ＶＯＬ）とを比較し、比較結果信号を出力する。
【００１９】
判定部１ｅは、コンパレータＣＰ１からの比較結果信号と、期待値であるマルチプレクサＭ１２の出力、例えば、ハイレベルの信号とをタイミング発生部１ｂからのストローブ信号のタイミングで比較し、判定結果信号を制御部１へ出力する。
【００２０】
次に、マルチプレクサＭ１２へのレベル固定の信号入力をローレベルとして、一連の動作を繰り返す。そして、制御部１は、２回の判定結果に基づいて、ドライバＤＶ１から正しくドライブ信号が出力されているかを判断する。
【００２１】
このように、ドライバＤＶ１から出力されたドライブ信号を同じピンのコンパレータＣＰ１で比較し、コンパレータＣＰ１からの比較結果信号を判定部１ｅでレベル固定の信号、すなわち、ハイレベルまたはローレベルと比較することにより、判定部１ｅで出力パターンデータを使用することがないので、反転モード時にも診断を実行することができる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−１８０５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかし、図４および図５に示す従来例では、反転モードの診断時には、判定部１ｅでコンパレータＣＰ１からの比較結果信号との比較に用いる期待値をハイレベルまたはローレベルにし、２回測定する必要があったので、診断に要する時間が長くなるという問題があった。
【００２４】
さらに、マルチプレクサＭ１２へ入力されるレベル固定の信号は、出力パターンデータを使用できずにレジスタ（図示せず）等で設定するため、この設定にも時間がかかり、診断に要する時間が長くなるという問題があった。
【００２５】
そこで本発明の目的は、安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置を実現することにある。
【課題を解決するための手段】
【００２６】
請求項１記載の発明は、
複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを前記第１のピンのコンパレータで比較して診断を行う半導体試験装置において、
前記第１のピンとは異なる第２のピンに設けられ、前記複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、
前記第２のピンに設けられ、前記信号選択部の出力と前記期待値パターンとが一致しているか否かを判定する判定部と、
前記第１のピンのコンパレータの出力を前記第２のピンの前記信号選択部に選択させ、前記第２のピンの前記信号選択部の出力と前記第２のピンの期待値パターンとが一致しているか否かを前記第２のピンの前記判定部で判定させる制御部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記第２のピンの期待値パターンは、
前記第１のピンの出力パターンを反転させた値であることを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記信号選択部は、
前記ドライバおよび前記コンパレータと共に１つのＩＣに内蔵されていることを特徴とするものである。
【発明の効果】
【００２７】
本発明によれば、以下のような効果がある。
複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを第１のピンのコンパレータで比較して診断を行う半導体試験装置において、複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部を第１のピンとは異なる第２のピンに設け、制御部が第１のピンのコンパレータの出力を第２のピンの信号選択部に選択させ、第２のピンの信号選択部の出力と第２のピンの期待値パターンとが一致しているか否かを第２のピンの判定部で判定させることにより、従来例のように判定部で期待値としてレベル固定の信号を設定することなく、さらに、パターン発生部からの期待値パターンデータを使用して比較することができるので、安価な回路構成で診断に要する時間を短縮することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の半導体試験装置の第１の実施例を示した構成図である。
【図２】本発明の半導体試験装置の診断時における信号の流れを説明する説明図である。
【図３】本発明の半導体試験装置の第２の実施例を示した構成図である。
【図４】従来の半導体試験装置の一例を示した構成図である。
【図５】従来の半導体試験装置の診断時における信号の流れを説明する説明図である。
【発明を実施するための形態】
【００２９】
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の半導体試験装置の第１の実施例を示した構成図である。ここで、図４と同一のものは同一符号を付し、説明を省略する。図１において、図４に示す構成と異なる点は、制御部１の代わりに制御部４が設けられている点、新たに信号選択部１ｆ〜ｎｆが追加されている点である。
【００３０】
図１において、半導体試験装置１０１は、パターン発生部２、制御部４およびピンエレクトロニクス部５１〜５ｎ（ｎは２以上の整数）を有している。
【００３１】
ピンエレクトロニクス部５１は、データ抽出部１ａ、タイミング発生部１ｂ、波形整形部１ｃ、信号入出力部１ｄ、判定部１ｅおよび信号選択部１ｆを有している。同様に、ピンエレクトロニクス部５２は、データ抽出部２ａ、タイミング発生部２ｂ、波形整形部２ｃ、信号入出力部２ｄ、判定部２ｅおよび信号選択部１ｆを有し、ピンエレクトロニクス部５ｎは、データ抽出部ｎａ、タイミング発生部ｎｂ、波形整形部ｎｃ、信号入出力部ｎｄ、判定部ｎｅおよび信号選択部ｎｆを有している。
【００３２】
図１において、判定部１ｅ〜ｎｅは、信号選択部１ｆ〜ｎｆからの比較結果信号、タイミング発生部１ｂ〜ｎｂからのストローブ信号およびデータ抽出部１ａ〜ｎａからの期待値パターンデータがそれぞれ入力され、ストローブ信号のタイミングで信号選択部１ｆ〜ｎｆからの比較結果信号と期待値パターンデータを比較してＰＡＳＳ／ＦＡＩＬ（一致／不一致）を判定する。また、判定部１ｅ〜ｎｅは、判定結果信号を制御部１へ出力する。
【００３３】
信号選択部１ｆ〜ｎｆは、ピン毎に設けられ、コンパレータＣＰ１〜ＣＰｎからの比較結果信号の中から１つを選択して出力する。制御部４は、制御部１と同様に、ＣＰＵ等から構成され、半導体試験装置１０１に実装されているハードウェアを統括的に制御する。
【００３４】
このような半導体試験装置の診断時の動作を図２を用いて説明する。
図２は、本発明の半導体試験装置の診断時における信号の流れを説明する説明図である。なお、説明を簡単にするために、ピンエレクトロニクス部５１の波形整形部１ｃにおける反転モードの診断を行う場合のみを説明する。
【００３５】
ピンエレクトロニクス部５１の波形整形部１ｃのマルチプレクサＭ１１は、制御部４の指示により、反転回路ＩＮ１の出力を選択する。ピンエレクトロニクス部５２の判定部２ｅのマルチプレクサＭ２２は、制御部４の指示により、データ抽出部２ａの出力を選択する。
【００３６】
また、ピンエレクトロニクス部５２の信号選択部２ｆは、制御部４の指示により、ピンエレクトロニクス部５１の信号入出力部１ｄのドライバＤＶ１の出力を選択する。このように設定することで、図２の太線で示す経路がつながる。
【００３７】
パターン発生部２は、制御部４の指示により、診断用の出力パターンデータを出力する。この時、ピンエレクトロニクス部５２への期待値パターンデータは、ピンエレクトロニクス部５１への出力パターンデータの論理を反転させた値が出力される。すなわち、ピンエレクトロニクス部５１への出力パターンデータが”１”（ハイレベル）の時には、ピンエレクトロニクス部５２への期待値パターンデータは”Ｌ”（ローレベル）となり、ピンエレクトロニクス部５１への出力パターンデータが”０”（ローレベル）の時には、ピンエレクトロニクス部５２への期待値パターンデータは”Ｈ”（ハイレベル）となる。
【００３８】
ピンエレクトロニクス部５１のデータ抽出部１ａは、パターン発生部２から出力された出力パターンデータのうち、自ピンに対するデータを抽出して出力する。同様に、ピンエレクトロニクス部５２のデータ抽出部２ａは、パターン発生部２から出力された期待値パターンデータのうち、自ピンに対するデータを抽出して出力する。
【００３９】
ピンエレクトロニクス部５１の波形整形部１ｃは、データ抽出部１ａからの出力パターンデータが反転回路ＩＮ１で論理反転されたデータと、タイミング発生部１ｂからのエッジタイミングとを用いて、ドライブ信号の出力波形を生成して出力する。
【００４０】
ピンエレクトロニクス部５１の信号入出力部１ｄのドライバＤＶ１は、波形整形部１ｃからの出力波形を予め設定された電圧レベルに変換してドライブ信号として出力する。ピンエレクトロニクス部５１の信号入出力部１ｄのコンパレータＣＰ１は、ドライバＤＶ１からのドライブ信号と、予め設定されている上限電圧（ＶＯＨ）および下限電圧（ＶＯＬ）とを比較し、比較結果信号を出力する。
【００４１】
ピンエレクトロニクス部５２の信号選択部２ｆは、ピンエレクトロニクス部５１の信号入出力部１ｄのコンパレータＣＰ１からの比較結果信号を出力する。ピンエレクトロニクス部５２の判定部２ｅは、信号選択部２ｆからの比較結果信号と、データ抽出部２ａからの期待値パターンデータとを、タイミング発生部２ｂからのストローブ信号のタイミングで比較し、判定結果信号を制御部１へ出力する。そして、制御部１は、判定結果信号に基づいて、ドライバＤＶ１から正しくドライブ信号が出力されているかを判断する。
【００４２】
このように、ピンエレクトロニクス部５１（第１のピン）の信号入出力部１ｄのコンパレータＣＰ１からの比較結果信号をピンエレクトロニクス部５２（第２のピン）の信号選択部２ｆで選択し、ピンエレクトロニクス部５２の信号選択部２ｆの出力とピンエレクトロニクス部５２の期待値パターンデータとが一致しているか否かをピンエレクトロニクス部５２の判定部２ｅで判定することにより、従来例のように判定部２ｅで期待値としてレベル固定の信号を設定することなく、さらに、パターン発生部２からの期待値パターンデータを使用して比較することができるので、安価な回路構成で診断に要する時間を短縮することができる。
【００４３】
［第２の実施例］
図３は、本発明の半導体試験装置の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図３において、図１に示す構成と異なる点は、信号入出力部１ｄ、信号入出力部２ｄ、信号選択部１ｆおよび信号選択部２ｆを１つのＩＣ（Integrated Circuit）７０に内蔵している点である。また、図３では、説明を簡単にするために、２ピン分のみを図示しているが、実際は、２ピン以上あるものとする。
【００４４】
図３において、半導体試験装置１０２は、パターン発生部２、制御部４およびピンエレクトロニクス部６１、６２およびＩＣ７０を有している。
【００４５】
ピンエレクトロニクス部６１は、データ抽出部１ａ、タイミング発生部１ｂ、波形整形部１ｃおよび判定部１ｅを有し、ピンエレクトロニクス部６２は、データ抽出部２ａ、タイミング発生部２ｂ、波形整形部２ｃおよび判定部２ｅを有している。
【００４６】
図３に示す半導体試験装置１０２の診断時の動作は、図１に示す半導体試験装置１０１と同様である。ＩＣ７０の信号入出力部１ｄ（第１のピン）のコンパレータＣＰ１からの比較結果信号をＩＣ７０の信号選択部２ｆ（第２のピン）で選択し、ＩＣ７０の信号選択部２ｆの出力とピンエレクトロニクス部６２の期待値パターンデータとが一致しているか否かをピンエレクトロニクス部６２の判定部２ｅで判定することにより、従来例のように判定部２ｅで期待値としてレベル固定の信号を設定することなく、さらに、パターン発生部２からの期待値パターンデータを使用して比較することができるので、安価な回路構成で診断に要する時間を短縮することができる。
【００４７】
また、信号入出力部１ｄ、信号入出力部２ｄ、信号選択部１ｆおよび信号選択部２ｆを１つのＩＣ７０に内蔵することにより、信号選択部１ｆおよび信号選択部２ｆを実装するスペースを縮小することができるので、半導体試験装置１０２を小型化することができる。
【００４８】
さらに、信号入出力部１ｄ、信号入出力部２ｄ、信号選択部１ｆおよび信号選択部２ｆを１つのＩＣ７０に内蔵することにより、信号入出力部１ｄおよび信号入出力部２ｄの近傍に信号選択部１ｆおよび信号選択部２ｆを実装することができるので、信号の伝送を高速化することができる。
【００４９】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図１および図２に示す実施例において、制御部４がドライバＤＶ１から出力されるドライブ信号をピンエレクトロニクス部５２を用いて診断する構成を示したが、ピンエレクトロニクス部５２に限らず、ピンエレクトロニクス部５１以外のピンエレクトロニクス部を用いて診断してもよい。
【００５０】
（２）図１および図２に示す実施例において、判定部１ｅと信号選択部１ｆが全てのピンに備えられている構成を示したが、判定部１ｅと信号選択部１ｆは全てのピンに備えられている必要はなく、少なくとも１つのピンにあればよい。
【００５１】
（３）図３に示す実施例において、信号入出力部１ｄ、信号入出力部２ｄ、信号選択部１ｆおよび信号選択部２ｆを１つのＩＣ７０に内蔵する構成を示したが、１つのＩＣに信号入出力部と信号選択部の組が１つ以上内蔵されていればよい。
【符号の説明】
【００５２】
１ｅ〜ｎｅ  判定部
１ｆ〜ｎｆ  信号選択部
４  制御部
７０  ＩＣ
【図１】
2011127898.tif 000003
【図２】
2011127898.tif 000004
【図３】
2011127898.tif 000005
【図４】
2011127898.tif 000006
【図５】
2011127898.tif 000007