(57)【要約】【課題】試験コストを小さくする。【解決手段】被試験デバイスを試験する試験装置であって、出力する信号の基準位相が他のドライバと共通した共通ドライバを一部に含む、被試験デバイスに信号を供給する複数のドライバを、それぞれが有する複数の端子グループと、複数の端子グループのそれぞれについて、当該端子グループが有する複数のドライバのそれぞれの基準位相を互いに近づけるグループ内調整部と、複数の端子グループのそれぞれが有する共通ドライバの間の基準位相の差に基づき、複数の端子グループの間で複数のドライバのそれぞれの基準位相を互いに近づけるグループ間調整部と、を備える試験装置を提供する。【選択図】図２
2011089857.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
出力する信号の基準位相が他のドライバと共通した共通ドライバを一部に含む、被試験デバイスに信号を供給する複数のドライバを、それぞれが有する複数の端子グループと、
前記複数の端子グループのそれぞれについて、当該端子グループが有する前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ内調整部と、
前記複数の端子グループのそれぞれが有する共通ドライバの間の基準位相の差に基づき、前記複数の端子グループの間で前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ間調整部と、
を備える試験装置。
【請求項２】
前記複数の端子グループのそれぞれは、一の前記ドライバと、前記一のドライバの出力端に入力端が共通に接続され、被試験デバイスから出力された信号を入力するコンパレータとを含む複数の入出力部を有する
請求項１に記載の試験装置。
【請求項３】
前記グループ内調整部および前記グループ間調整部は、前記ドライバが信号を出力するタイミングを示すタイミング信号を遅延する遅延回路の遅延量および前記コンパレータが入力した信号を取得するタイミングを示すストローブ信号を遅延する遅延回路の遅延量を制御して、前記複数の入出力部のそれぞれの基準位相を調整する
請求項２に記載の試験装置。
【請求項４】
前記グループ間調整部は、前記グループ内調整部が調整をした後に、前記複数の入出力部のそれぞれの基準位相を前記複数の端子グループのそれぞれ毎に調整する
請求項２から３の何れかに記載の試験装置。
【請求項５】
前記グループ内調整部は、
前記複数の端子グループのそれぞれ毎に、当該端子グループが有する前記複数の入出力部のそれぞれの間の基準位相の差を測定する測定部と、
前記複数の端子グループのそれぞれ毎に、当該グループ内調整部の前記測定部による測定結果に基づき、当該端子グループが有する前記複数の入出力部のそれぞれの基準位相を互いに一致させるシフト量を、当該端子グループが有する前記複数の入出力部のそれぞれについて算出する算出部と、
前記複数の端子グループのそれぞれ毎および前記複数の入出力部のそれぞれ毎に、当該グループ内調整部の前記算出部により算出されたシフト量分、基準位相をシフトするシフト部と、
を有する請求項２から４の何れかに記載の試験装置。
【請求項６】
前記複数の端子グループのそれぞれは、前記複数の入出力部のうちの一部に前記共通ドライバを含む共通入出力部を有し、
前記グループ間調整部は、
前記複数の端子グループのそれぞれが有する前記共通入出力部のそれぞれの間の基準位相の差を測定する測定部と、
当該グループ間調整部の前記測定部による測定結果に基づき、前記複数の端子グループのそれぞれが有する前記共通入出力部のそれぞれの基準位相を互いに一致させるシフト量を、前記複数の端子グループのそれぞれが有する前記共通入出力部のそれぞれについて算出する算出部と、
前記複数の端子グループのそれぞれ毎に、当該グループ間調整部の前記算出部により算出された当該端子グループが有する前記共通入出力部のシフト量分、当該端子グループが有する前記複数の入出力部のそれぞれの基準位相を一括してシフトするシフト部と、
を有する請求項２から５の何れかに記載の試験装置。
【請求項７】
当該試験装置は、被試験デバイスを搭載する試験用ボードに代えて当該試験装置に取り付けられるキャリブレーション用ボードを更に備え、
前記キャリブレーション用ボードは、前記複数の端子グループのそれぞれに対応し、対応する端子グループが有する前記共通入出力部を除く前記複数の入出力部のそれぞれの間をショートする複数のグループ内接続配線を含み、
前記グループ内調整部は、前記複数の端子グループのそれぞれについて、当該端子グループが有する複数の一の入出力部のそれぞれと他の入出力部とのペア毎に、前記キャリブレーション用ボードを介して信号を互いに入出力させて当該ペアの基準位相の差を測定する
請求項６に記載の試験装置。
【請求項８】
前記キャリブレーション用ボードは、前記複数の端子グループのそれぞれが有する前記共通入出力部のそれぞれの間をショートするグループ間接続配線を更に有し、
前記グループ間調整部は、複数の一の共通入出力部のそれぞれと他の共通入出力部とのペア毎に、前記キャリブレーション用ボードを介して信号を互いに入出力させて当該ペアの基準位相の差を測定する
請求項７に記載の試験装置。
【請求項９】
前記複数の端子グループのそれぞれは、前記複数の入出力部の一部に、
前記共通ドライバを含む第１の共通入出力部と、
前記第１の共通入出力部とは基準位相が共通しない前記共通ドライバを含む第２の共通入出力部とを含み、
前記グループ間調整部は、
前記複数の端子グループのそれぞれが有する前記第１の共通入出力部の間の基準位相の差および前記第２の共通入出力部の間の基準位相の差に基づき、前記複数の端子グループのそれぞれについて、前記複数の端子グループの間で前記複数の入出力部のそれぞれの基準位相を互いに近づけるシフト量を算出し、
前記複数の端子グループのそれぞれについて、算出したシフト量分、当該端子グループが有する前記複数の入出力部のそれぞれの基準位相を一括してシフトする
請求項２から８の何れかに記載の試験装置。
【請求項１０】
前記グループ間調整部は、
前記複数の端子グループのそれぞれが有する前記第１の共通入出力部の間の基準位相の差に基づき、前記複数の端子グループのそれぞれについて第１のシフト量を算出し、
前記複数の端子グループのそれぞれが有する前記第２の共通入出力部の間の基準位相の差に基づき、前記複数の端子グループのそれぞれについて第２のシフト量を算出し、
前記複数の端子グループのそれぞれについて、前記第１のシフト量および前記第２のシフト量の平均分、当該端子グループが有する前記複数の入出力部のそれぞれの基準位相を一括してシフトする
請求項９に記載の試験装置。
【請求項１１】
基準位相が他のドライバと共通した上位ドライバを一部に含む、前記複数の端子グループをそれぞれが有する複数の上位グループと、
前記複数の上位グループのそれぞれが有する前記上位ドライバの間の基準位相の差に基づき、前記複数の上位グループの間で前記複数のドライバのそれぞれの基準位相を互いに近づける上位調整部と
を更に備える
請求項１から１０の何れかに記載の試験装置。
【請求項１２】
前記上位調整部は、前記グループ間調整部が調整をした後に、前記複数のドライバのそれぞれの基準位相を前記複数の上位グループのそれぞれ毎に調整する
請求項１１に記載の試験装置。
【請求項１３】
被試験デバイスを試験する試験装置を調整する調整方法であって、
前記試験装置は、
出力する信号の基準位相が他のドライバと共通した共通ドライバを一部に含む、被試験デバイスに信号を供給する複数のドライバを、それぞれが有する複数の端子グループ
を備え、
前記複数の端子グループのそれぞれについて、当該端子グループが有する前記複数のドライバのそれぞれの基準位相を互いに近づけ、
前記複数の端子グループのそれぞれが有する共通ドライバの間の基準位相の差に基づき、前記複数の端子グループの間で前記複数のドライバのそれぞれの基準位相を互いに近づける
調整方法。
【請求項１４】
請求項７または８に記載の試験装置に用いられるキャリブレーション用ボード。
【請求項１５】
被試験デバイスを試験する試験装置を調整する調整装置であって、
前記試験装置は、出力する信号の基準位相が他のドライバと共通した共通ドライバを一部に含む、被試験デバイスに信号を供給する複数のドライバを、それぞれが有する複数の端子グループを備え、
当該調整装置は、
前記複数の端子グループのそれぞれについて、当該端子グループが有する前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ内調整部と、
前記複数の端子グループのそれぞれが有する共通ドライバの間の基準位相の差に基づき、前記複数の端子グループの間で前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ間調整部と、
を備える調整装置。
【請求項１６】
請求項１５に記載の調整装置としてコンピュータを機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラムに関する。
【背景技術】
【０００２】
試験装置は、被試験デバイスと信号を授受する複数の入出力部を備える。複数の入出力部のそれぞれは、試験周期毎に、基準位相から指定された時間遅延したタイミングにおいて指定された波形の試験信号を出力する。また、複数の入出力部のそれぞれは、基準位相から指定された時間遅延したタイミングにおいて被試験デバイスからの応答信号の値を取得する。
【０００３】
また、試験装置は、試験に先立って、複数の入出力部の基準位相が一致するように調整をする。例えば、試験装置は、例えば特許文献１に記載された方法により複数の入出力部を調整する。
【０００４】
特許文献１の調整方法では、キャリブレーション用ボードにより複数の入出力部の入出力端をショートし、複数の入出力部のうちの２つの入出力部のペアを順次に選択して、ペア間で互いに信号を入出力させて基準位相の差を測定する。そして、この調整方法では、ペア毎の基準位相の差に基づいて、複数の入出力部のそれぞれの基準位相を一致させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３５６５８３７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、試験装置が備える入出力部の数が多いと、一の入出力部から出力された信号の分岐数が多くなる。従って、この場合、ペア間で入出力される信号の振幅が減衰してしまい、精度良く基準位相の差が測定できない。
【０００７】
そこで、試験装置に備えられる複数の入出力部を複数のグループに分けて、グループ毎に基準位相を一致させることが考えられる。この場合、まず、第１段階において、グループ単位で入出力部の基準位相を調整する。続いて、第２段階において、複数のグループの間で入出力部の基準位相を調整する。
【０００８】
しかし、このように２段階で調整を行う場合、グループ毎に入出力部の基準位相を調整するためのキャリブレーション用ボードと、複数のグループの間で入出力部の基準位相を調整するためのキャリブレーション用ボードとが必要となる。従って、キャリブレーション用ボードの取り付け作業の時間およびキャリブレーション用ボードの費用等が大きくなり、この結果、試験コストが大きくなっていた。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、出力する信号の基準位相が他のドライバと共通した共通ドライバを一部に含む、被試験デバイスに信号を供給する複数のドライバを、それぞれが有する複数の端子グループと、前記複数の端子グループのそれぞれについて、当該端子グループが有する前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ内調整部と、前記複数の端子グループのそれぞれが有する共通ドライバの間の基準位相の差に基づき、前記複数の端子グループの間で前記複数のドライバのそれぞれの基準位相を互いに近づけるグループ間調整部と、を備える試験装置、並びに、このような試験装置に関連する調整方法、キャリブレーション用ボード、調整装置およびプログラムを提供する。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る試験装置１０のハードウェア構成を被試験デバイス３００とともに示す。
【図２】本実施形態に係る試験装置１０の調整時における機能構成を示す。
【図３】共通入出力部３２以外の入出力部３０の構成の一例を示す。
【図４】共通入出力部３２の構成、および、当該共通入出力部３２と基準位相が共通する共通入出力部３２の構成の一例を示す。
【図５】本実施形態に係る試験装置１０の調整処理フローを示す。
【図６】図５のステップＳ１１の処理における信号の流れを示す。
【図７】本実施形態に係るグループ内調整部５６の構成、および、図５のステップＳ１２の処理における信号の流れを示す。
【図８】本実施形態に係るグループ間調整部５８の構成、および、図５のステップＳ１３の処理における信号の流れを示す。
【図９】図５のステップＳ１２の処理を終了した後の、グループＡからＤのそれぞれの端子グループ２２が有する共通入出力部３２および入出力部３０の基準位相の一例を示す。
【図１０】図５のステップＳ１２の処理を終了した後の、異なる端子グループ２２の間の基準位相の差を示す。
【図１１】図５のステップＳ１３の処理を終了した後の、グループＡからＤのそれぞれの端子グループ２２が有する共通入出力部３２および入出力部３０の基準位相の一例を示す。
【図１２】本実施形態の第１変形例に係る端子グループ２２およびキャリブレーション用ボード２４を示す。
【図１３】本実施形態の第２変形例に係る試験装置１０の構成を示す。
【図１４】本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態に係る試験装置１０のハードウェア構成を被試験デバイス３００とともに示す。本実施形態に係る試験装置１０は、被試験デバイス（ＤＵＴ）３００を試験する。試験装置１０は、本体部１２と、試験用ボード１４と、制御装置１６とを備える。
【００１４】
本体部１２は、複数の試験モジュール１８を搭載する。複数の試験モジュール１８のそれぞれは、試験プログラムを実行して、被試験デバイス３００との間で信号を送受信して被試験デバイス３００を試験する。
【００１５】
より詳しくは、複数の試験モジュール１８のそれぞれは、試験周期毎に、基準位相から指定された時間遅延したタイミングにおいて、指定された波形の試験信号を出力する。また、複数の試験モジュール１８のそれぞれは、基準位相から指定された時間遅延したタイミングにおいて、被試験デバイス３００からの応答信号の値を取得する。
【００１６】
試験用ボード１４は、本体部１２に載置される。試験用ボード１４は、被試験デバイス３００を搭載して、複数の試験モジュール１８および被試験デバイス３００との間を接続する。試験用ボード１４は、一例として、本体部１２に載置されるパフォーマンスボード等であってよい。
【００１７】
制御装置１６は、本体部１２に搭載された試験モジュール１８を制御して、複数の試験モジュール１８に被試験デバイス３００の試験を実行させる。更に、制御装置１６は、複数の試験モジュール１８のそれぞれを調整する調整装置２０として機能する。調整装置２０は、試験に先立って行われる調整時において、複数の試験モジュール１８のそれぞれの基準位相を互いに一致させる。
【００１８】
図２は、本実施形態に係る試験装置１０の調整時における機能構成を示す。試験装置１０は、複数の端子グループ２２と、キャリブレーション用ボード２４と、調整装置２０とを備える。なお、調整装置２０は、制御装置１６により実現される。複数の端子グループ２２は、本体部１２内の複数の試験モジュール１８により実現される。また、キャリブレーション用ボード２４は、試験用ボード１４に代えて、本体部１２に取り付けられる。
【００１９】
複数の端子グループ２２のそれぞれは、複数の入出力部３０を有する。複数の入出力部３０のそれぞれは、被試験デバイス３００の端子のそれぞれに対応して設けられる。複数の入出力部３０のそれぞれは、被試験デバイス３００の端子へ信号を出力するドライバおよび当該端子から信号を入力するコンパレータを有する。そして、複数の入出力部３０のそれぞれは、被試験デバイス３００の対応する端子との間で信号を入出力して、被試験デバイス３００を試験する。なお、入出力部３０の構成の一例は、図３および図４において更に説明する。
【００２０】
また、それぞれの端子グループ２２が有する複数の入出力部３０は、出力する信号の基準位相が他の入出力部３０と共通した少なくとも１つの入出力部３０を一部に含む。即ち、それぞれの端子グループ２２が有する複数の入出力部３０のうちの少なくとも１つは、出力する信号の基準位相が他の入出力部３０内のドライバと共通したドライバを内部に含む。
【００２１】
試験装置１０は、複数の被試験デバイス３００を並行して試験する場合、例えば、同一の波形成形器により成形した試験信号を分岐して複数のドライバに与え、複数のドライバのそれぞれから複数の被試験デバイス３００のそれぞれに対応する端子に信号を供給する。このような場合、同一の波形成形器により成形した試験信号が与えられるドライバは、基準位相が共通した信号を出力する。従って、それぞれの端子グループ２２が有する複数の入出力部３０の一部は、例えば、このようなドライバを含む入出力部３０であってよい。
【００２２】
なお、以下、出力する信号の基準位相が他のドライバと共通するドライバのことを、共通ドライバと称する。また、このような共通ドライバを含む入出力部３０を、共通入出力部３２と称する。
【００２３】
キャリブレーション用ボード２４は、複数のグループ内接続配線２６と、グループ間接続配線２８とを有する。複数のグループ内接続配線２６は、複数の端子グループ２２のそれぞれに対応する。複数のグループ内接続配線２６のそれぞれは、対応する端子グループ２２が有する共通入出力部３２を除く複数の入出力部３０のそれぞれの間をショートする。グループ間接続配線２８は、複数の端子グループ２２のそれぞれが有する共通入出力部３２のそれぞれの間をショートする。
【００２４】
調整装置２０は、複数の端子グループ２２のそれぞれが有する入出力部３０の基準位相を一致させるように調整をする。調整装置２０は、端子調整部５４と、グループ内調整部５６と、グループ間調整部５８とを有する。
【００２５】
端子調整部５４は、当該試験装置１０が有する複数の入出力部３０のそれぞれについて、ドライバが出力する信号の基準位相と、コンパレータが入力した信号を取得するタイミングの基準位相と互いに近づけて、一致させる。なお、端子調整部５４の処理および構成については、図６において更に説明する。
【００２６】
グループ内調整部５６は、複数の端子グループ２２のそれぞれについて、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相（即ち、複数のドライバが出力する信号の基準位相および複数のコンパレータが入力した信号を取得するタイミングの基準位相）を互いに近づけて、一致させる。なお、グループ内調整部５６は、一例として、端子調整部５４が調整をした後に、複数の端子グループ２２のそれぞれの基準位相を調整する。グループ内調整部５６の処理および構成については、図７において更に説明する。
【００２７】
グループ間調整部５８は、複数の端子グループ２２の間で、複数の入出力部３０のそれぞれの基準位相（即ち、ドライバが出力する信号の基準位相およびコンパレータが信号を入力するタイミングの基準位相）を互いに近づけて、一致させる。この場合、グループ間調整部５８は、複数の端子グループ２２のそれぞれが有する共通入出力部３２の間の基準位相の差（即ち共通ドライバの間の基準位相の差）に基づき、複数の端子グループ２２の間で複数の入出力部３０のそれぞれの基準位相を互いに近づける。
【００２８】
なお、グループ間調整部５８は、一例として、グループ内調整部５６が調整をした後に、複数の入出力部３０のそれぞれの基準位相を端子グループ２２毎に調整する。グループ内調整部５６の処理および構成については、図８から図１１において更に説明する。
【００２９】
図３は、共通入出力部３２以外の入出力部３０の構成の一例を示す。入出力部３０は、ドライバ６０と、コンパレータ６２と、パターン発生器６４と、タイミング発生器６６と、出力側の遅延回路６８と、成形部７０と、取得側の遅延回路７２と、取得部７４と、判定部７６と、設定部７８とを含む。
【００３０】
ドライバ６０は、成形部７０から与えられた論理信号に応じた電圧レベルの信号を、被試験デバイス３００の対応する端子へと供給する。コンパレータ６２は、被試験デバイス３００の対応する端子から信号を入力して、入力した信号の電圧レベルに応じた論理値を表す論理信号を生成する。コンパレータ６２は、生成した論理信号を取得部７４へ与える。
【００３１】
なお、当該入出力部３０が含むドライバ６０の出力端と、当該入出力部３０が含むコンパレータ６２の入力端とは共通に接続される。即ち、ドライバ６０が信号を出力する出力端およびコンパレータ６２が信号を入力する入力端は共通である。
【００３２】
パターン発生器６４は、当該入出力部３０から発生する信号の波形および発生タイミングを指定する論理パターンを発生する。さらに、パターン発生器６４は、当該入出力部３０が入力する信号の期待値および信号を取得する取得タイミングを指定する期待パターンを発生する。パターン発生器６４は、発生した論理パターンを、試験周期毎に成形部７０へ供給する。また、パターン発生器６４は、発生した期待パターンを判定部７６へ供給する。
【００３３】
タイミング発生器６６は、当該入出力部３０が信号を出力するタイミングを指定するためのタイミング信号を発生する。また、タイミング発生器６６は、当該入出力部３０が信号の値を取得するタイミングを指定するためのストローブ信号を発生する。タイミング発生器６６は、一例として、試験周期毎に、タイミング信号およびストローブ信号を発生する。タイミング発生器６６は、タイミング信号を出力側の遅延回路６８へと供給し、ストローブ信号を取得側の遅延回路７２へと供給する。
【００３４】
出力側の遅延回路６８は、タイミング発生器６６から試験周期毎に供給されるタイミング信号を、基準位相から、指定された発生タイミングに応じた遅延量分遅延して成形部７０に供給する。成形部７０は、出力側の遅延回路６８により遅延されたタイミング信号のタイミングにおいて、パターン発生器６４により指定された波形の論理信号を発生する。成形部７０は、発生した論理信号をドライバ６０へと供給する。
【００３５】
取得側の遅延回路７２は、タイミング発生器６６から試験周期毎に供給されるストローブ信号を、基準位相から、指定された取得タイミングに応じた遅延量分遅延して取得部７４に供給する。取得部７４は、取得側の遅延回路７２により遅延されたストローブ信号のタイミングにおいて、コンパレータ６２から出力された論理信号の論理値を取得する。取得部７４は、取得した論理値を判定部７６へと供給する。
【００３６】
判定部７６は、取得部７４により取得された論理値を、パターン発生器６４により指定された期待値と一致するか否かを比較する。取得部７４は、比較結果をパターン発生器６４、制御装置１６または制御装置１６から読出し可能なメモリ等に供給する。
【００３７】
設定部７８は、調整装置２０の制御に応じて、ドライバ６０が出力する信号の基準位相を設定する。設定部７８は、一例として、タイミング信号を遅延する出力側の遅延回路６８のオフセットの遅延量を設定する。また、設定部７８は、調整装置２０の制御に応じて、コンパレータ６２が入力した信号を取得するタイミングの基準位相を設定する。設定部７８は、一例として、ストローブ信号を遅延する取得側の遅延回路７２のオフセットの遅延量を設定する。
【００３８】
図４は、共通入出力部３２の構成、および、当該共通入出力部３２と基準位相が共通する共通入出力部３２の構成の一例を示す。共通入出力部３２は、図３に示した入出力部３０と比較して、出力側の遅延回路６８および成形部７０を有さない構成となっている。即ち、共通入出力部３２は、図３に示した入出力部３０から、出力側の遅延回路６８および成形部７０を除いた全ての部材を含む。
【００３９】
そして、共通入出力部３２内におけるドライバ６０は、当該端子グループ２２が有する複数の入出力部３０のうち何れかの一の入出力部３０内の成形部７０から信号を受ける。これにより、共通入出力部３２は、当該端子グループ２２内の複数の入出力部３０のうち何れかの一の入出力部３０と基準位相が共通した同一の信号を出力することができる。
【００４０】
なお、共通入出力部３２内の設定部７８は、調整装置２０の制御に応じて、コンパレータ６２が入力した信号を取得するタイミングの基準位相のみを設定する。設定部７８は、一例として、ストローブ信号を遅延する取得側の遅延回路７２のオフセットの遅延量を設定する。
【００４１】
図５は、本実施形態に係る試験装置１０の調整処理フローを示す。試験装置１０は、試験に先立って、以下のステップＳ１０からＳ１３の調整処理を順次に行う。まず、ステップＳ１０において、キャリブレーション用ボード２４を当該試験装置１０に取り付ける。
【００４２】
続いて、ステップＳ１１において、試験装置１０は、当該試験装置１０が備える複数の入出力部３０のそれぞれについて、ドライバ６０が出力する信号の基準位相と、コンパレータ６２が入力した信号を取得するタイミングの基準位相と互いに近づけて、一致させる。ステップＳ１１の処理については、図６において更に説明する。
【００４３】
続いて、ステップＳ１２において、試験装置１０は、複数の端子グループ２２のそれぞれについて、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を互いに近づけて、一致させる。ステップＳ１２の処理については、図７において更に説明する。
【００４４】
続いて、ステップＳ１３において、試験装置１０は、複数の端子グループ２２の間で、複数の入出力部３０のそれぞれの基準位相を互いに近づけて、一致させる。ステップＳ１３の処理については、図８から図１１において更に説明する。以上の処理を実行することにより、試験装置１０は、当該試験装置１０内の全ての入出力部３０の基準位相を互いに一致させることができる。
【００４５】
図６は、図５のステップＳ１１の処理における信号の流れを示す。ステップＳ１１において、端子調整部５４は、複数の入出力部３０のそれぞれに対して次の処理を実行する。
【００４６】
端子調整部５４は、ドライバ６０から所定波形の信号を出力させる。ドライバ６０から出力された信号は、ループバックされて当該入出力部３０内のコンパレータ６２に与えられる。そして、端子調整部５４は、出力した所定波形の信号を、配線分遅延した時間において取得部７４が取得するように、出力側の遅延回路６８または取得側の遅延回路７２のオフセットの遅延量を変更する。
【００４７】
これにより、端子調整部５４は、複数の入出力部３０毎に、ドライバ６０が出力する信号の基準位相と、コンパレータ６２が入力した信号を取得するタイミングの基準位相とを一致させることができる。なお、端子調整部５４は、ステップＳ１１の処理を実行する場合、入出力部３０と被試験デバイス３００との間のリレーを開放して、調整対象の入出力部３０と他の入出力部３０との間の配線を切断することが好ましい。
【００４８】
さらに、端子調整部５４は、共通入出力部３２に対しては、当該共通入出力部３２のコンパレータ６２が入力した信号を取得するタイミングの基準位相を、当該共通入出力部３２のドライバ６０が出力する信号の基準位相に近づけて一致させる。具体的には、端子調整部５４は、当該共通入出力部３２と基準位相が共通する入出力部３０について、ドライバ６０が出力する信号の基準位相と、コンパレータ６２が入力した信号を取得するタイミングの基準位相とを一致させる。続いて、端子調整部５４は、当該共通入出力部３２のドライバ６０から所定波形の信号を出力させ、当該所定波形の信号を配線分遅延した時間において取得部７４が取得するように、当該共通入出力部３２の取得側の遅延回路７２に与えるオフセットの遅延量を変更する。
【００４９】
図７は、グループ内調整部５６の構成、および、図５のステップＳ１２の処理における信号の流れを示す。グループ内調整部５６は、測定部８０と、算出部８２と、シフト部８４とを有する。測定部８０は、複数の端子グループ２２のそれぞれ毎に、当該端子グループ２２が有する複数の入出力部３０のそれぞれの間の基準位相の差を測定する。
【００５０】
算出部８２は、複数の端子グループ２２のそれぞれ毎に、当該グループ内調整部５６の測定部８０による測定結果に基づき、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を互いに一致させるシフト量を、当該端子グループ２２が有する複数の入出力部３０のそれぞれについて算出する。シフト部８４は、複数の端子グループ２２のそれぞれ毎および複数の入出力部３０のそれぞれ毎に、当該グループ内調整部５６の算出部８２により算出されたシフト量分、基準位相をシフトする。
【００５１】
このような構成のグループ内調整部５６は、ステップＳ１２において、複数の端子グループ２２のそれぞれに対して、次の処理を実行する。
【００５２】
まず、グループ内調整部５６の測定部８０は、当該端子グループ２２が有する複数の一の入出力部３０のそれぞれと当該端子グループ２２が有する他の入出力部３０とのペア毎に、キャリブレーション用ボード２４のグループ内接続配線２６を介して信号を互いに入出力させて当該ペアの基準位相の差を測定する。
【００５３】
測定部８０は、一例として、１番目および２番目の入出力部３０のペア、２番目および３番目の入出力部３０のペア、３番目および４番目の入出力部３０のペアというように、複数の入出力部３０に対して順次にペアを形成して、ペア毎の基準位相の差を測定する。これに代えて、測定部８０は、１番目および２番目の入出力部３０のペア、１番目および３番目の入出力部３０のペア、１番目および４番目の入出力部３０のペアというように、１つの入出力部３０と他の全ての入出力部３０とのペアを形成して、ペア毎の基準位相の差を測定してもよい。
【００５４】
また、測定部８０は、一例として、一の入出力部３０および他の入出力部３０をペアとした場合における、一の入出力部３０と他の入出力部３０との基準位相の差を次のように測定する。まず、測定部８０は、一の入出力部３０から所定波形の信号を出力させて、一の入出力部３０から出力された所定波形の信号を他の入出力部３０が取得するように、一の入出力部３０が出力した信号の出力タイミングまたは他の入出力部３０が取得した信号の取得タイミングを変化させる。このときの出力タイミングまたは取得タイミングの初期値から変化量を第１変化量とする。
【００５５】
続いて、測定部８０は、他の入出力部３０から所定波形の信号を出力させて、他の入出力部３０から出力された所定波形の信号を一の入出力部３０が取得するように、他の入出力部３０が出力した信号の出力タイミングまたは一の入出力部３０が取得した信号の取得タイミングを変化させる。このときの出力タイミングまたは取得タイミングの初期値から変化量を第２変化量とする。
【００５６】
そして、測定部８０は、第１変化量と第２変化量との差の１／２を算出する。測定部８０は、このように算出した値を、一の入出力部３０と他の入出力部３０との基準位相の差として出力する。
【００５７】
続いて、グループ内調整部５６の算出部８２は、測定部８０により算出されたペア毎の基準位相の差に基づいて、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を互いに一致させるシフト量を、当該端子グループ２２が有する複数の入出力部３０のそれぞれについて算出する。
【００５８】
例えば、算出部８２は、１番目の入出力部３０の基準位相に他の複数の入出力部３０のそれぞれの基準位相を一致させるシフト量を、複数の入出力部３０のそれぞれについて算出する。また、算出部８２は、複数の入出力部３０の平均の基準位相に複数の入出力部３０のそれぞれの基準位相を一致させるシフト量を、複数の入出力部３０のそれぞれについて算出する。
【００５９】
続いて、グループ内調整部５６のシフト部８４は、複数の入出力部３０のそれぞれに対して、当該入出力部３０が有する出力側の遅延回路６８および取得側の遅延回路７２のそれぞれのオフセットの遅延量を、当該入出力部３０について算出されたシフト量に応じた遅延量分シフトさせる。これにより、シフト部８４は、複数の入出力部３０のそれぞれの基準位相を、当該グループ内調整部５６の算出部８２により算出されたシフト量分シフトすることができる。
【００６０】
図８は、グループ間調整部５８の構成、および、図５のステップＳ１３の処理における信号の流れを示す。グループ間調整部５８は、測定部８６と、算出部８８と、シフト部９０とを有する。測定部８６は、複数の端子グループ２２のそれぞれが有する共通入出力部３２のそれぞれの間の基準位相の差を測定する。
【００６１】
算出部８８は、当該グループ間調整部５８の測定部８６による測定結果に基づき、複数の端子グループ２２のそれぞれが有する共通入出力部３２のそれぞれの基準位相を互いに一致させるシフト量を、複数の端子グループ２２のそれぞれが有する共通入出力部３２のそれぞれについて算出する。シフト部９０は、複数の端子グループ２２のそれぞれ毎に、当該グループ間調整部５８の算出部８８により算出された当該端子グループ２２が有する共通入出力部３２のシフト量分、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を一括してシフトする。
【００６２】
このような構成のグループ間調整部５８は、ステップＳ１３において、次の処理を実行する。
【００６３】
まず、グループ間調整部５８の測定部８６は、複数の一の共通入出力部３２のそれぞれと他の共通入出力部３２とのペア毎に、キャリブレーション用ボード２４のグループ間接続配線２８を介して信号を互いに入出力させて当該ペアの基準位相の差を測定する。なお、ペア毎の基準位相の差の測定方法は、グループ内調整部５６が有する測定部８０と同一の処理により行う。
【００６４】
続いて、グループ間調整部５８の算出部８８は、測定部８６により算出されたペア毎の基準位相の差に基づいて、複数の共通入出力部３２のそれぞれの基準位相を互いに一致させるシフト量を、複数の共通入出力部３２のそれぞれについて算出する。例えば、算出部８２は、１番目の共通入出力部３２の基準位相に他の複数の共通入出力部３２のそれぞれの基準位相を一致させるシフト量を、複数の共通入出力部３２のそれぞれについて算出する。また、算出部８２は、複数の共通入出力部３２の平均の基準位相に複数の共通入出力部３２のそれぞれの基準位相を一致させるシフト量を、複数の共通入出力部３２のそれぞれについて算出する。
【００６５】
続いて、グループ間調整部５８のシフト部９０は、複数の端子グループ２２のそれぞれ毎に、当該共通入出力部３２が有する複数の入出力部３０のそれぞれの出力側の遅延回路６８および取得側の遅延回路７２のそれぞれのオフセットの遅延量を、一括してシフトする。この場合、シフト部９０は、算出部８８により算出された当該端子グループ２２が有する共通入出力部３２のシフト量に応じた遅延量分、シフトをする。これにより、シフト部９０は、当該グループ間調整部５８の算出部８８により算出された当該端子グループ２２が有する共通入出力部３２のシフト量分、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を一括してシフトすることができる。
【００６６】
図９は、図５のステップＳ１２の処理を終了した後の、グループＡからＤのそれぞれの端子グループ２２が有する共通入出力部３２（Ｐ１１Ａ，Ｐ１２Ａ，Ｐ１３Ａ，Ｐ１４Ａ）および入出力部３０（Ｐ１１Ｂ〜Ｐ１４，Ｐ１２Ｂ〜Ｐ２４，Ｐ１３Ｂ〜Ｐ２３，Ｐ４１Ｂ〜Ｐ４４）の基準位相の一例を示す。なお、図９において、Ｐ１１Ａ〜Ｐ１４はグループＡ、Ｐ２１Ａ〜Ｐ２４はグループＢ、Ｐ３１Ａ〜Ｐ３４はグループＣ、Ｐ４１Ａ〜Ｐ４４はグループＤの基準位相を示す。図１０および図１１においても同様である。
【００６７】
図９に示されるように、図５のステップＳ１２の処理を終了した後には、グループ単位で入出力部３０の基準位相が一致している。しかし、異なるグループ間では、基準位相は一致していない。
【００６８】
図１０は、図５のステップＳ１２の処理を終了した後の、異なる端子グループ２２の間の基準位相の差を示す。なお、図１０において、Ｐ１１ＡはグループＡの共通入出力部３２の基準位相を示し、Ｐ２１ＡはグループＢの共通入出力部３２の基準位相を示し、Ｐ３１ＡはグループＣの共通入出力部３２の基準位相を示し、Ｐ４１ＡはグループＤの共通入出力部３２の基準位相を示す。
【００６９】
グループ間調整部５８は、ステップＳ１３において、２つの共通入出力部３２のペア毎に、基準位相の差を測定する。図９の例においては、グループ間調整部５８は、グループＡとグループＢと間の基準位相の差（ΔＹ）、グループＡとグループＣと間の基準位相の差（ΔＺ）、および、グループＡとグループＤと間の基準位相の差（ΔＸ）を測定する。
【００７０】
図１１は、図５のステップＳ１３の処理を終了した後の、グループＡからＤのそれぞれの端子グループ２２が有する共通入出力部３２および入出力部３０の基準位相の一例を示す。
【００７１】
グループ間調整部５８は、ステップＳ１３において、２つの共通入出力部３２のペア毎の基準位相の差に基づき、複数の端子グループ２２のそれぞれ毎に複数の入出力部３０の基準位相を一括してシフトする。図９の例においては、グループ間調整部５８は、グループＢの入出力部３０（および共通入出力部３２）の全ての基準位相を、一括して−ΔＺ分シフトしている。また、グループ間調整部５８は、グループＣの入出力部３０（および共通入出力部３２）の全ての基準位相を、一括して−ΔＹ分シフトしている。グループ間調整部５８は、グループＤの入出力部３０（および共通入出力部３２）の全ての基準位相を、一括して−ΔＸ分シフトしている。これにより、グループ間調整部５８は、グループＡからグループＤのそれぞれが有する複数の入出力部３０の基準位相を全て一致させることができる。
【００７２】
以上のように本実施形態に係る試験装置１０によれば、１枚のキャリブレーション用ボード２４により当該試験装置１０が備える複数の入出力部３０の全ての基準位相を一致させることができる。これにより、本実施形態に係る試験装置１０によれば、キャリブレーション用ボード２４の取り付け作業の時間およびキャリブレーション用ボード２４の費用等を小さくして、試験コストを小さくすることができる。
【００７３】
図１２は、本実施形態の第１変形例に係る端子グループ２２およびキャリブレーション用ボード２４を示す。本変形例に係る試験装置１０は、図１から図１１に示した試験装置１０と略同一の構成および機能を採るので、図１から図１１に示した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００７４】
本変形例に試験装置１０が備える複数の端子グループ２２のそれぞれは、複数の入出力部３０の一部に、第１の共通入出力部３２−１と、第２の共通入出力部３２−２とを含む。第１の共通入出力部３２−１は、他の入出力部３０に含まれるドライバと基準位相が共通する共通ドライバを含む。第２の共通入出力部３２−２は、第１の共通入出力部３２とは基準位相が共通しない他の入出力部３０に含まれるドライバと基準位相が共通する共通ドライバを含む。
【００７５】
また、本変形例にキャリブレーション用ボード２４は、第１のグループ間接続配線２８−１と、第２のグループ間接続配線２８−２とを有する。第１のグループ間接続配線２８−１は、複数の端子グループ２２のそれぞれが有する第１の共通入出力部３２−１のそれぞれの間をショートする。第２のグループ間接続配線２８−２は、複数の端子グループ２２のそれぞれが有する第２の共通入出力部３２−２のそれぞれの間をショートする。
【００７６】
グループ間調整部５８は、複数の第１の共通入出力部３２−１のそれぞれと他の第１の共通入出力部３２−１とのペア毎に、キャリブレーション用ボード２４の第１のグループ間接続配線２８−１を介して信号を互いに入出力させて当該ペアの基準位相の差を測定する。続いて、グループ間調整部５８は、複数の端子グループ２２のそれぞれが有する第１の共通入出力部３２−１の間の基準位相の差に基づき、複数の端子グループ２２のそれぞれについて、複数の端子グループ２２の間で複数の入出力部３０のそれぞれの基準位相を互いに近づけて一致させる第１のシフト量を算出する。
【００７７】
続いて、グループ間調整部５８は、複数の第２の共通入出力部３２−２のそれぞれと他の第２の共通入出力部３２−２とのペア毎に、キャリブレーション用ボード２４の第２のグループ間接続配線２８−２を介して信号を互いに入出力させて当該ペアの基準位相の差を測定する。続いて、グループ間調整部５８は、複数の端子グループ２２のそれぞれが有する第２の共通入出力部３２−２の間の基準位相の差に基づき、複数の端子グループ２２のそれぞれについて、複数の端子グループ２２の間で複数の入出力部３０のそれぞれの基準位相を互いに近づけて一致させる第２のシフト量を算出する。
【００７８】
続いて、グループ間調整部５８は、複数の端子グループ２２のそれぞれについて、第１のシフト量および第２のシフト量の平均を算出する。そして、グループ間調整部５８は、複数の端子グループ２２のそれぞれについて、第１のシフト量および第２のシフト量の平均分、当該端子グループ２２が有する複数の入出力部３０のそれぞれの基準位相を一括してシフトする。
【００７９】
以上のように本変形例に係る試験装置１０は、複数の端子グループ２２のそれぞれの第１の共通入出力部３２−１の間の基準位相の差、および、複数の端子グループ２２のそれぞれの第２の共通入出力部３２−２の間の基準位相の差から、複数の端子グループ２２のそれぞれのシフト量を算出する。従って、本変形例に係る試験装置１０によれば、当該試験装置１０が備える複数の入出力部３０の基準位相を、より精度良く一致させることができる。
【００８０】
図１３は、本実施形態の第２変形例に係る試験装置１０の構成を示す。本変形例に係る試験装置１０は、図１から図１１に示した試験装置１０と略同一の構成および機能を採るので、図１から図１１に示した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００８１】
本変形例に係る試験装置１０は、複数の端子グループ２２をそれぞれが有する複数の上位グループ９２を備える。複数の上位グループ９２のそれぞれは、内部に有する複数の入出力部３０のうちの少なくとも一部に、上位入出力部９３を有する。上位入出力部９３は、基準位相が他の入出力部３０に含まれるドライバと共通した上位ドライバ９４を含む。なお、上位入出力部９３は、共通入出力部３２とは異なる部材である。
【００８２】
また、本変形例に係るキャリブレーション用ボード２４は、上位グループ接続配線９６を更に有する。上位グループ接続配線９６は、複数の上位グループ９２のそれぞれが有する上位入出力部９３の間をショートする。
【００８３】
また、本変形例に係る調整装置２０は、上位調整部９８を更に有する。上位調整部９８は、複数の上位グループ９２の間で、複数の入出力部３０のそれぞれの基準位相（即ち、ドライバが出力する信号の基準位相およびコンパレータが信号を入力するタイミングの基準位相）を互いに近づけて、一致させる。この場合、上位調整部９８は、複数の上位グループ９２のそれぞれが有する上位入出力部９３の間の基準位相の差（即ち、上位ドライバ９４の間の基準位相の差）に基づき、複数の上位グループ９２の間で複数の入出力部３０のそれぞれの基準位相を互いに近づけて、一致させる。
【００８４】
なお、上位調整部９８は、グループ間調整部５８が調整をした後に、複数の入出力部３０のそれぞれの基準位相を複数の上位グループ９２のそれぞれ毎に調整する。
【００８５】
このような変形例に係る試験装置１０によれば、当該試験装置１０がより多数の入出力部３０を備える場合であっても、１枚のキャリブレーション用ボード２４により複数の入出力部３０の全ての基準位相を一致させることができる。
【００８６】
図１４は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００８７】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００８８】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【００８９】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。
【００９０】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【００９１】
コンピュータ１９００にインストールされ、コンピュータ１９００を調整装置２０として機能させるプログラムは、端子調整モジュールと、グループ内調整モジュールと、グループ間調整モジュールを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、端子調整部５４、グループ内調整部５６およびグループ間調整部５８としてそれぞれ機能させる。
【００９２】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である端子調整部５４、グループ内調整部５６およびグループ間調整部５８として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の調整装置２０が構築される。
【００９３】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。
【００９４】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。
【００９５】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。
【００９６】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。
【００９７】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【００９８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９９】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１００】
１０  試験装置、１２  本体部、１４  試験用ボード、１６  制御装置、１８  試験モジュール、２０  調整装置、２２  端子グループ、２４  キャリブレーション用ボード、２６  グループ内接続配線、２８  グループ間接続配線、３０  入出力部、３２  共通入出力部、５４  端子調整部、５６  グループ内調整部、５８  グループ間調整部、６０  ドライバ、６２  コンパレータ、６４  パターン発生器、６６  タイミング発生器、６８  出力側の遅延回路、７０  成形部、７２  取得側の遅延回路、７４  取得部、７６  判定部、７８  設定部、８０  測定部、８２  算出部、８４  シフト部、８６  測定部、８８  算出部、９０  シフト部、９２  上位グループ、９３  上位入出力部、９４  上位ドライバ、９６  上位グループ接続配線、９８  上位調整部、３００  被試験デバイス、１９００  コンピュータ、２０００  ＣＰＵ、２０１０  ＲＯＭ、２０２０  ＲＡＭ、２０３０  通信インターフェイス、２０４０  ハードディスクドライブ、２０５０  フレキシブルディスク・ドライブ、２０６０  ＣＤ−ＲＯＭドライブ、２０７０  入出力チップ、２０７５  グラフィック・コントローラ、２０８０  表示装置、２０８２  ホスト・コントローラ、２０８４  入出力コントローラ、２０９０  フレキシブルディスク、２０９５  ＣＤ−ＲＯＭ
【図１】
2011089857.tif 000003
【図２】
2011089857.tif 000004
【図３】
2011089857.tif 000005
【図４】
2011089857.tif 000006
【図５】
2011089857.tif 000007
【図６】
2011089857.tif 000008
【図７】
2011089857.tif 000009
【図８】
2011089857.tif 000010
【図９】
2011089857.tif 000011
【図１０】
2011089857.tif 000012
【図１１】
2011089857.tif 000013
【図１２】
2011089857.tif 000014
【図１３】
2011089857.tif 000015
【図１４】
2011089857.tif 000016