(57)【要約】【課題】機能修正を行う場合でも速やかに製造することができるとともに、仕掛品の廃棄量を削減することが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、レビジョン信号発信回路が形成されたベース層と、前記ベース層上に積層された３層以上の配線層と、最上位の配線層に形成された電源配線あるいはグランド配線と、前記レビジョン制御回路を前記最上位の配線層の電源配線あるいはグランド配線にのみ接続するレビジョン信号線と、を備えている。【選択図】図１
2011228349.tif 000002
【特許請求の範囲】
【請求項１】
レビジョン信号発信回路が形成されたベース層と、
前記ベース層上に積層された３層以上の配線層と、
最上位の配線層に形成された電源配線あるいはグランド配線と、
前記レビジョン制御回路を前記最上位の配線層の電源配線あるいはグランド配線にのみ接続するレビジョン信号線と、
を備える半導体装置。
【請求項２】
前記レビジョン信号線は、前記最上層の配線層の電源配線に接続されている請求項１に記載の半導体装置。
【請求項３】
前記レビジョン信号線は、前記レビジョン信号発信回路に接続された第１レビジョン信号線および第２レビジョン信号線を有し、前記第１レビジョン信号線は、前記最上層の配線層の電源配線に接続され、前記第２レビジョン信号線は、前記最上層の配線層のグランド配線に接続されている請求項１に記載の半導体装置。
【請求項４】
前記レビジョン信号線は、前記レビジョン信号発信回路に接続された第１レビジョン信号線および第２レビジョン信号線を有し、前記第１レビジョン信号線は、前記最上層の配線層のグランド配線に接続され、前記第２レビジョン信号線は、前記最上層の配線層の電源配線に接続されている請求項１に記載の半導体装置。
【請求項５】
前記複数の配線層にそれぞれ形成され、互いに導通して前記レビジョン信号線の一部を形成するスルーホールを備えている請求項１ないし４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、レビジョンＩＤ制御回路を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置として、例えば、ＳＯＣ（システム・オン・ア・チップ）は、ベース層と、ベース層上に絶縁層を介して順次積層された複数の配線層と、を有している。ベース層上には、ＳＯＣを識別するためのレビジョンＩＤ信号を発信するレビジョンＩＤ制御回路が形成されている。また、各配線層には複数の信号線、グランド配線等が形成されている。
【０００３】
ＳＯＣのウェファー製造工程では、ベース層を形成した後、絶縁層等を挟み順次、複数の配線層を重ねて作成していく。製造途中でＳＯＣの機能修正などのために配線層の配線変更を実施することがあるが、この際、変更前後のＳＯＣ識別のため、レビジョンＩＤを一緒に変更することが多い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１７５２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レビジョンＩＤ制御回路は、通常、複数の配線層の内、ベース層にできるだけ近い配線層の配線に接続される。そのため、ＳＯＣの製造途中で機能修正が必要となり、例えば、２層目の配線層で変更が行なわれた場合、レビジョンＩＤの変更が一層目の配線層でしか実施できないこともある。この場合、変更前の１層目の配線層が形成された製造途中の仕掛品は、レビジョンＩＤを変更することができず、廃棄品となる。このような製造途中で機能修正する場合、一層目の配線層から作り直す必要があり、製造に時間が掛かる。
【０００６】
以上のような課題に鑑み、機能修正を行う場合でも速やかに製造することができるとともに、仕掛品の廃棄量を削減することが可能な半導体装置の提供が望まれる。
【課題を解決するための手段】
【０００７】
実施形態に係る半導体装置は、レビジョン信号発信回路が形成されたベース層と、前記ベース層上に積層された３層以上の配線層と、最上位の配線層に形成された電源配線あるいはグランド配線と、前記レビジョン制御回路を前記最上位の配線層の電源配線あるいはグランド配線にのみ接続するレビジョン信号線と、を備えている。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るＳＯＣの分解斜視図。
【図２】図２は、前記第１の実施形態に係るＳＯＣの断面図。
【図３】図３は、第２の実施形態に係るＳＯＣの分解斜視図。
【図４】図４は、前記第２の実施形態において、修正後のＳＯＣを示す分解斜視図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、実施形態に係る半導体装置について詳細に説明する。  
（第１の実施形態）  
図１および図２は、半導体装置として、第１の実施形態に係るＳＯＣ（システム・オン・ア・チップ）を示す分解斜視図および断面図である。
【００１０】
図１および図２に示すように、ＳＯＣ１０は、絶縁基板１２上に形成されたベース層１４を備え、このベース層１４に、ＳＯＣ１０を識別するためのレビジョンＩＤ信号を発信するレビジョンＩＤ制御回路（レビジョン信号発信回路）１６が形成されている。ＳＯＣ１０は、ベース層１４上に絶縁層を介して順次積層された複数層、例えば、３層以上の配線層を備えている。本実施形態では、ＳＯＣ１０は、ベース層１４上に絶縁層１８ａを介して積層された第１配線層２０ａ、その上に、絶縁層１８ｂを介して積層された第２配線層２０ｂ、その上に、それぞれ絶縁層を介して積層された複数の配線層、および絶縁層１８Ｎを介して積層された最上位の配線層２０Ｎを有している。
【００１１】
配線層２０ａないし２０Ｎの各々には複数の信号線、グランド配線等が形成されている。最上位の配線層２０Ｎには、少なくとも、電源配線２２およびグランド配線２４が形成されている。２層目の絶縁層１８ａから最上位の配線層２０Ｎまでの各層にそれぞれスルーホール２６が形成され、これらのスルーホールは一列に整列し互いに電気的に導通している。そして、レビジョンＩＤ制御回路１６は、レビジョン信号線２８を構成するスルーホール２６を通して、最上位の配線層２０Ｎの電源配線２２のみに接続されている。すなわち、レビジョンＩＤ制御回路１６から発信されたレビジョンＩＤは、ベース層１４から絶縁層１８ａ、１８ｂ、第１配線層２０ａ、第２配線層２０ｂ、…、および最上位の絶縁層１８Ｎ、配線層２０Ｎを通過し、最上位の配線層２０Ｎの電源配線２２まで信号が引き上げられる。
【００１２】
レビジョン信号線２８を最上位の配線層２０Ｎで電源配線２２に接続することにより、レビジョンＩＤ信号の値は‘1’になる。ＳＯＣ１０のウェファー製造工程では、ベース層１４を形成した後、絶縁層１８ａ、１８ｂ…１８Ｎを挟み複数の配線層２０ａ、２０ｂ…２０Ｎを順次重ねて作成していく。
【００１３】
製造工程において、ＳＯＣ１０の機能修正により、例えば、第２配線層２０ｂの変更が行なわれた場合、変更前後のＳＯＣ区別のためレビジョンＩＤを一緒に変更する。このようにＳＯＣ１０の機能修正に伴い、レビジョンＩＤ信号の値を変更する場合には、最上位の配線層２０Ｎで電源配線２２に接続されているレビジョン信号線２８を削除し、レビジョン信号線２８をグランド配線２４に接続する。これにより、レビジョンＩＤの値は’0’に変更される。
【００１４】
このように、ＳＯＣ１０によれば、レビジョンＩＤ信号の値の変更は、最上位の配線層２０Ｎの変更だけで実施することができる。従って、ＳＯＣの機能修正で変更された第２配線層２０ｂが形成される前の第１配線層２０ａが形成された仕掛品を使用して変更後のＳＯＣを製造することが可能となる。この構成により、レビジョンＩＤ変更後のＳＯＣ製造が早くなり、さらに変更後のＳＯＣに適用できないことによる仕掛品の廃棄量を削減することができる。
【００１５】
（第２の実施形態）
図３および図４は、半導体装置として、第２の実施形態に係るＳＯＣ（システム・オン・ア・チップ）を示す分解斜視図である。ＳＯＣ１０のレビジョンＩＤとしては複数ビットを使用することが多く、第２の実施形態によれば、レビジョンＩＤが２ビットとなっている。
【００１６】
図３に示すように、ＳＯＣ１０は、絶縁基板１２上に形成されたベース層１４を備え、このベース層１４に、ＳＯＣ１０を識別するための２ビットのレビジョンＩＤ信号を発信するレビジョンＩＤ制御回路（レビジョン信号発信回路）１６が形成されている。ＳＯＣ１０は、ベース層１４上に絶縁層を介して順次積層された複数層、例えば、３層以上の配線層を備えている。本実施形態では、ＳＯＣ１０は、ベース層１４上に絶縁層１８ａを介して積層された第１配線層２０ａ、その上に、絶縁層１８ｂを介して積層された第２配線層２０ｂ、その上に、それぞれ絶縁層を介して積層された複数の配線層、および絶縁層１８Ｎを介して積層された最上位の配線層２０Ｎを有している。
【００１７】
配線層２０ａないし２０Ｎの各々には複数の信号線、グランド配線等が形成されている。最上位の配線層２０Ｎには、少なくとも、電源配線２２およびグランド配線２４が形成されている。レビジョンＩＤ制御回路１６は、第１レビジョン信号線２８ａにより、最上位の配線層２０Ｎの電源配線２２に接続され、また、第２レビジョン信号線２８ｂにより、最上位の配線層２０Ｎのグランド配線２４に接続されている。
【００１８】
２層目の絶縁層１８ａから最上位の配線層２０Ｎまでの各層にそれぞれスルーホール２６ａが形成され、これらのスルーホール２６ａは一列に整列し互いに電気的に導通している。これらのスルーホール２６ａは、第１レビジョン信号線２８ａを構成している。また、２層目の絶縁層１８ａから最上位の配線層２０Ｎまでの各層にそれぞれスルーホール２６ｂが形成され、これらのスルーホール２６ｂは一列に整列し互いに電気的に導通している。これらのスルーホール２６ｂは、第２レビジョン信号線２８ｂを構成している。
【００１９】
レビジョンＩＤ制御回路１６から発信されたレビジョンＩＤは、ベース層１４から絶縁層１８ａ、１８ｂ、第１配線層２０ａ、第２配線層２０ｂ、…、および最上位の絶縁層１８Ｎ、配線層２０Ｎを通過し、最上位の配線層２０Ｎの電源配線２２およびグランド配線２４まで信号が引き上げられる。
【００２０】
第１、第２レビジョン信号線２８ａ、２８ｂを最上位の配線層２０Ｎで電源配線２２、グランド配線２４にそれぞれ接続することにより、２ビットのレビジョンＩＤはbit［１：０］＝２’b０１となる。ＳＯＣ１０のレビジョンＩＤ制御回路１６は、レビジョンＩＤbit［０］信号Ｓ１と、レビジョンＩＤbit［１］信号Ｓ２に分かれている。
【００２１】
製造工程において、ＳＯＣ１０の機能修正により、例えば、第２配線層２０ｂの配線変更が行なわれた場合、変更前後のＳＯＣ区別のためレビジョンＩＤを一緒に変更する。レビジョンＩＤのbit［１：０］を２’b０１から２’b１０に変更する場合、２つのレビジョンＩＤ信号の信号線２８ａ、２８ｂを変更する必要がある。本実施形態によれば、図４に示すように、最上位の配線層２０Ｎで電源配線２２、グランド配線２４に接続されている第１、第２レビジョン信号線２８ａ、２８ｂを削除し、第１レビジョン信号線２８ａをグランド配線２４に接続し、第２レビジョン信号線２８ｂを電源配線２２に接続する。これにより、レビジョンＩＤの値は、bit［１：０］＝２’b１０に変更される。
【００２２】
このように、ＳＯＣ１０によれば、レビジョンＩＤ信号の値の変更は、最上位の配線層２０Ｎの変更だけで実施することができる。従って、ＳＯＣの機能修正で変更された第２配線層２０ｂが形成される前の第１配線層２０ａが形成された仕掛品を使用して変更後のＳＯＣを製造することが可能となる。
【００２３】
例えば、レビジョンＩＤを０（2’b00）から１（2’b01）に変更し、さらにＳＯＣ１０の機能修正で変更する配線層と同じ第２配線層２０ｂで可能であった場合では、変更が必要な最下位配線層２０ａは同一であるが、再度、変更があった場合には、レビジョンＩＤの値を１（2’b01)から２（2’b10）に変更するときに、従来手法ではbit［０］の値を戻すために第２配線層２０ｂのレビジョンＩＤの変更を戻す必要が発生する。本実施形態では、最上位の配線層２０Ｎの変更のみでレビジョンＩＤの値を任意に変更することが可能となる。  
上記構成により、レビジョンＩＤ変更後のＳＯＣ製造が早くなり、さらに変更後のＳＯＣに適用できないことによる仕掛品の廃棄量を削減することができる。
【００２４】
上記第１および第２の実施形態によれば、機能修正に伴うレビジョンＩＤ変更による製造期間遅延を防止し、製造途中での変更で発生する無駄を削減することが可能な半導体装置を提供することができる。
【００２５】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００２６】
例えば、半導体装置は、ＳＯＣに限らず、他の半導体装置に適用してもよい。レビジョンＩＤ信号のビット数は、必要に応じて増加可能であり、その場合、ビット数に応じて、レビジョン信号線の数を増加すればよい。
【符号の説明】
【００２７】
１０…ＳＯＣ、１２…絶縁基板、１４…ベース層、１６…レビジョンＩＤ制御回路、
１８ａ、１８ｂ、１８Ｎ…絶縁層、２０ａ…第１配線層、２０ｂ…第２配線層、
２０Ｎ…最上位の配線層、２２…電源配線、２４…グランド配線、
２６、２６ａ、２６ｂ…スルーホール、２８…レビジョン信号線、
２８ａ…第２レビジョン信号線、２８ｂ…第２レビジョン信号線
【図１】
2011228349.tif 000003
【図２】
2011228349.tif 000004
【図３】
2011228349.tif 000005
【図４】
2011228349.tif 000006