(57)【要約】      （修正有）【課題】より良く知られている２次元メモリ構造の製造のために用いられる処理フローから比較的小さく修正された処理フローを用いて製造され得る３次元メモリ構造およびその製造方法を提供する。【解決手段】マルチレベルメモリデバイスを製造する方法であって、基板１０５上に周辺回路１２０を形成することと、周辺回路１２０および基板１０５を層間誘電層１４５で覆うことと、層間誘電層１４５上に１レベル以上のメモリアレイのスタック１１０を形成することと、を含む製造方法。【選択図】図１
2011228709.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスを製造する方法であって、
基板上に周辺回路を形成することと、
前記周辺回路および前記基板を層間誘電層で覆うことと、
前記層間誘電層上に１レベル以上のメモリアレイのスタックを形成することと、
を含む方法。
【請求項２】
前記１レベル以上のメモリアレイの第１のレベルを形成することは、
前記絶縁物質をポリシリコン薄膜で少なくとも部分的に覆うことと、
実質的に平行な複数のポリシリコン線を形成するために前記ポリシリコン薄膜の一部をパターニングすることと、
前記ポリシリコン薄膜および前記複数のポリシリコン線を酸化物−窒化物−酸化物（ＯＮＯ）スタックで少なくとも部分的に覆うことと、
前記ＯＮＯスタックを金属層で少なくとも部分的に覆うことと、
を含む請求項１の方法。
【請求項３】
さらに、平行ゲート線を定義するために、前記金属層および前記ＯＮＯスタックの一部を除去することによって前記ポリシリコン薄膜を露出させること、を含む請求項３の方法。
【請求項４】
さらに、
前記金属層および前記ＯＮＯスタックの一部を除去することによって前記ポリシリコン薄膜を露出させることと、
ソース接点を形成するために、前記金属層および前記ＯＮＯスタックの前記除去された部分を伝導性物質に置き換えること、
を含む請求項２の方法。
【請求項５】
さらに、
２つの連続するメモリアレイレベルの間に第１のドレイン接点を形成することと、
前記第１のドレイン接点上に前記２つの連続するメモリアレイレベルの一つのポリシリコン線を並べることと、
前記ポリシリコン線と第３の連続するメモリアレイレベルの間に第２のドレイン接点を形成すること、
を含む請求項２の方法。
【請求項６】
前記１メモリアレイレベル以上を形成することの後で、前記メモリアレイレベルの中にドレイン接点を形成すること、
を含む請求項１の方法。
【請求項７】
前記メモリアレイは、電荷トラップＮＡＮＤメモリセルアレイを含む請求項１の方法。
【請求項８】
基板上の周辺回路と、
前記周辺回路を覆うための層間誘電層と、
前記層間誘電層上に形成された１レベル以上のメモリアレイと、
を含み、
前記周辺回路は、前記基板と前記層間誘電層の間に配置される、メモリデバイス。
【請求項９】
前記１レベル以上のメモリアレイは、前記周辺回路の少なくとも一部を覆う請求項８のメモリデバイス。
【請求項１０】
さらに、
前記層間誘電層を少なくとも部分的に覆うポリシリコン薄膜と、
前記ポリシリコン薄膜を少なくとも部分的に覆うＯＮＯスタックおよび金属層と、
前記ポリシリコン薄膜の一部を露出させるための前記ＯＮＯスタックおよび前記金属層の一部の中の開口と、
前記開口中に配置されたソース接点と、
を含む請求項８のメモリデバイス。
【請求項１１】
前記メモリアレイは、個々のメモリセル中に電荷キャリアをトラップするための前記ＯＮＯスタックを含む請求項１０のメモリデバイス。
【請求項１２】
さらに、
２つの連続するメモリアレイレベルの間の第１のドレイン接点と、
前記２つの連続するメモリアレイレベルの一つのポリシリコンビット線と第３の連続するメモリアレイレベルの間の第２のドレイン接点と、
を含む請求項８のメモリデバイス。
【請求項１３】
さらに、
２つ以上の前記メモリアレイレベルを横切って広がるドレイン接点を含む請求項８のメモリデバイス。
【請求項１４】
さらに、前記１レベル以上のメモリアレイ上に平行ゲート線を含む請求項１０のメモリデバイス。
【請求項１５】
前記メモリアレイは、電荷トラップＮＡＮＤメモリセルアレイを含む請求項８のメモリデバイス。
【請求項１６】
メモリデバイスであって、
基板上の周辺回路と、
前記周辺回路を覆うための層間誘電層と、
前記層間誘電層上の１レベル以上のメモリアレイと、
を含むメモリデバイスと、
前記メモリデバイスを動作させるためのメモリコントローラと、
一つ以上のアプリケーションをホストし、前記メモリアレイ中のメモリセルにアクセスを提供するために書き込みコマンドを前記メモリコントローラに伝えるためのプロセッサと、
を含むシステム。
【請求項１７】
前記メモリデバイスはさらに、
前記層間誘電層を少なくとも部分的に覆うポリシリコン薄膜と、
前記ポリシリコン薄膜を少なくとも部分的に覆うＯＮＯスタックおよび金属層と、
前記ポリシリコン薄膜の一部を露出させるための前記ＯＮＯスタックおよび前記金属層の一部の中の開口と、
前記開口中に配置されたソース接点と、
を含む、請求項１６のシステム。
【請求項１８】
前記メモリデバイスはさらに、
２つの連続するメモリアレイレベルの間の第１のドレイン接点と、前記２つの連続するメモリアレイレベルの一つのポリシリコンビット線と第３の連続するメモリアレイレベルの間の第２のドレイン接点と、
を含む、請求項１６のシステム。
【請求項１９】
前記メモリデバイスはさらに、
２つ以上の前記メモリアレイレベルを横切って広がるドレイン接点を含む、請求項１６のシステム。
【請求項２０】
前記メモリアレイは、電荷トラップＮＡＮＤメモリセルアレイを含む、請求項１６のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中で開示される発明の主題は、マルチレベルフラッシュメモリおよびそれを形成する処理フローに関する。
【背景技術】
【０００２】
メモリデバイスは、たとえば、コンピュータ、携帯電話、ＰＤＡ、データロガー、ゲーム、およびナビゲーションギアなど、多くのタイプの電子機器中で使用され得る。より小さくそしてより高性能な電子装置への絶え間ない要求は、原子または分子レベルでの物質的および電子挙動に関連する下方限界に近い小さな半導体最小加工寸法値を含み得る、より小さく、より高密度なメモリデバイスに対する要望を引き起す。したがって、半導体最小加工寸法値を減らすというよりむしろメモリ密度を増やすアプローチは、３次元メモリ構造のような新しい構成を含み得る。そのようなアプローチは、しかしながら、実装するには比較的高価であり得る新しい製造技術および／または新しい処理フローへの劇的な変更を含むことがある。よって、より良く知られている２次元メモリ構造の製造のために用いられる処理フローから比較的小さく修正された処理フローを用いて製造され得る３次元メモリ構造に対する要望が存在し得る。
【図面の簡単な説明】
【０００３】
非限定的かつ非網羅的な実施形態が、以下の図面を参照しながら記載されるが、図面中で特に指定しない限り、類似の参照番号は、幾つかの図面を通じて、類似の部品を指す。
【図１】実施形態にしたがう、マルチレベルメモリデバイスの断面図である。
【図２】実施形態にしたがう、マルチレベルメモリデバイスの別の断面図である。
【図３】実施形態にしたがう、マルチレベルメモリデバイスを形成する処理のフローダイアグラムである。
【図４】実施形態にしたがう、メモリデバイスのトランジスタ部分のゲートスタック層の断面図である。
【図５】実施形態にしたがう、メモリデバイスのトランジスタ部分の断面図である。
【図６】実施形態にしたがう、層間誘電層を含むメモリデバイスのトランジスタ部分の断面図である。
【図７】実施形態にしたがう、メモリアレイを製造するために準備されたメモリデバイスの断面図である。
【図８】実施形態にしたがう、メモリアレイを含むメモリデバイスの断面図である。
【図９】実施形態にしたがう、メモリアレイを含むメモリデバイスの別の断面図である。
【図１０】実施形態にしたがう、ソースコンタクトを製造するために準備されたメモリデバイスの断面図である。
【図１１】別の実施形態にしたがう、メモリデバイスの断面図である。
【図１２】実施形態にしたがう、マルチレベルメモリアレイを製造するために準備されたメモリデバイスの断面図である。
【図１３】実施形態にしたがう、マルチレベルメモリアレイ中のドレインまたはソースコンタクトの断面図である。
【図１４】実施形態にしたがう、コンピュータシステムおよびメモリデバイスの概略図である。
【発明を実施するための形態】
【０００４】
この明細書を通じて“一実施形態”または“実施形態”の参照は、実施形態に関連して記載された特定のフィーチャ、構造、または特性が、クレームされた発明の特徴の少なくとも一実施形態中に含まれることを意味する。よって、この明細書を通じて様々な箇所で出現する“一実施形態中で”または“実施形態”というフレーズは、必ずしも全てが同一の実施形態を参照しているわけではない。さらに、特定のフィーチャ、構造、または特性は、一つ以上の実施形態中で組み合わせられ得る。
【０００５】
ある実施形態では、３次元メモリ構造は基板上の周辺回路、周辺回路を覆うための層間誘電層（ＩＬＤ）、およびＩＬＤ上の２レベル以上のメモリセルアレイを含み得る。そのようなＩＬＤは、たとえば、低圧化学気相成長（ＬＰＣＶＤ）、化学気相成長（ＣＶＤ）、および／または原子層堆積（ＡＬＤ）を含む様々な技術を用いて堆積されたシリコン酸化物を含み得る。そのような周辺回路は、たとえば、ゲート線、ビット線、および／またはドレイン−ソース線を選択する、および／または動作させるための制御回路を含み得る。そのような周辺回路はまた、クレームされた発明の主題はそのようには限定されないが、センスアンプ回路を含み得る。その名前にも関わらず、周辺回路はメモリ構造の周囲にある必要はない。特に、そのような周辺回路は、その上に周辺回路が構築される基板と２レベル以上のメモリセルアレイの間に配置され得る。一つの実装では、そのような３次元メモリ構造は、クレームされた発明の主題はそのようには限定されないが、ＮＡＮＤフラッシュメモリを含み得る。
【０００６】
ある実施形態では、メモリセルのアレイは、電荷トラップＮＡＮＤフラッシュメモリを含み得る。そのようなメモリセルは、選択的に電荷キャリアを捕獲するための酸化物−窒化物−酸化物（ＯＮＯ）スタック、およびソース／ドレイン領域間のチャンネル領域を含み得る。様々なレベルのメモリアレイを有するソース／ドレインコンタクトは様々なレベルのメモリアレイにわたり広がる伝導性プラグを含み得る。特定の実施形態では、ドレインコンタクトは最上位のメモリセルアレイレベルから最下位のメモリセルアレイレベルに延びていても良い。
【０００７】
ある実施形態では、３次元メモリ構造を製造するための処理フローは、基板上に周辺回路を形成することから開始され得る。周辺回路を絶縁物質および／またはＩＬＤで覆ったあと、第１のメモリアレイレベルが形成され得る。第１のメモリアレイレベルをさらなる絶縁物質および／またはＩＬＤで覆ったあと、別のメモリアレイレベルなどが形成され得る。様々なメモリアレイレベルへの接線は次に、下記のように形成され得る。もちろん、３次元メモリ構造を製造するための処理のそのような詳細は、単なる例であり、クレームされた発明の主題はそのようには限定されない。
【０００８】
別の実施形態では、３次元メモリ構造を製造するための処理フローは、基板上に第１のメモリアレイレベルを形成することから開始され得る。第１のメモリアレイレベルを追加の絶縁物質および／またはＩＬＤで覆ったあと、別のメモリアレイレベルなどが形成され得る。最後のメモリアレイレベルを形成したあと、回路領域中のアレイＩＬＤの選択的除去によって、周辺回路が基板上に形成され得る。周辺回路を追加の絶縁物質および／またはＩＬＤで覆ったあと、様々なメモリアレイレベルへの接線が次に、下記のように形成され得る。この場合もやはり、３次元メモリ構造を製造するための処理のそのような詳細は、単なる例であり、クレームされた発明の主題はそのようには限定されない。
【０００９】
図１は、実施形態にしたがう、第１の方向でのマルチレベルメモリデバイス１００の断面図である。図２は、実施形態にしたがう、第１の方向と実質的に直交する第２の方向でのマルチレベルメモリデバイス１００の別の断面図である。そのような３次元メモリデバイスは複数のアレイレベルを互いにスタックすることによって、比較的高密度なメモリの充填を許容し得る。ここで、単語“スタックすること”は、そのようなメモリアレイレベルが他の場所に形成され、その後、互いの上に配置されることをほのめかすことを意味しない。その代わりに、そのようなメモリアレイレベルは、基板に構築された周辺回路上のその場所に製造され得る。たとえば、メモリデバイス１００の下側部分は、上側部分がメモリアレイスタック１１０を含み得る一方で、基板１０５上に周辺回路１２０を含み得る。特に、周辺回路１２０は、たとえば、ＩＬＤ１４５中に埋め込まれた様々な伝導線１３０を介して互いに接続される１つ以上のトランジスタ１２５を含み得る。メモリアレイスタック１１０は、メモリセル１４０のアレイを含む１つ以上のメモリアレイレベル１１５を含み得る。隣接するメモリアレイレベル１１５には、他の物質および／または層が使用され得るが、少なくともＩＬＤ１３５によって絶縁され得る、および／または分離され得る。特定の実装では、ＯＮＯスタック２０５は、アレイレベル１１５にソースコンタクト１０１５を形成するために、ポリシリコン（ポリ）層２６０上の特定の領域２５５にエッチングされ得る。ポリシリコンは、たとえば、ＬＰＣＶＤ、ＣＶＤ、ＡＬＤおよび／または分子ビームエピタキシー（ＭＢＥ）などの様々な技術を用いて堆積し得るし、堆積後にその場に（たとえば、堆積中に）ドーピングまたはインプラントされ得る。もちろん、そのような物質は、単なる例であり、クレームされた発明の主題はそのようには限定されない。
【００１０】
図３は、実施形態にしたがう、マルチレベルメモリデバイスを形成するための処理３００のフローダイアグラムである。図４〜１３は、製造の様々なステージにおけるそのようなマルチレベルメモリデバイスの断面図を示している。ブロック３１０では、基板上に周辺回路を形成する処理が、図４中に示されているように、基板１０５で開始される。特に、周辺回路中に含まれるトランジスタを定義するために、井戸／スレッショルド埋め込み、高電圧（ＨＶ）酸化、低電圧（ＬＶ）酸化５１５、およびポリ層堆積が実行され得る。次に、酸化物充填および引き続いての化学機械研磨を用いてシャロートレンチアイソレーション（ＳＴＩ）を定義し、たとえばタングステンシリコン（ＷＳｉ２）のような伝導層４３０が、基板１０５上に堆積され得る。そのような堆積処理は、たとえばＣＶＤ、ＭＢＥ、および／またはＡＬＤを含み得る。
【００１１】
伝導層４３０およびポリ層４２０の少なくとも一部をパターニングするために、基板４００上にマスクが堆積され得る。結果として生じるパターンは、たとえば、周辺回路１２０に含まれるトランジスタの複数のトランジスタゲートを定義し得る。トランジスタのゲートの定義の後、ＬＤＤ埋め込み、スペーサ定義、ならびにｎ＋およびｐ＋埋め込み５５５が、そのようなトランジスタのソース／ドレイン領域近くで実行され得る。図５中に示されているように、結果として生じるトランジスタ１２５は、ポリパターン４２５を含むゲートスタックおよびスペーサ５０５によって覆われる側面を有する伝導パターン４３５を含み得る。トランジスタ１２５は、たとえばメモリデバイスのアドレッシングおよび／または入力／出力動作を制御するために用いられ得る。
【００１２】
図６は、トランジスタ１２５を包囲するＩＬＤ１４５を含むメモリデバイスのトランジスタ部分の断面図である。たとえば、誘電酸化物は、基板１０５およびトランジスタ１２５を覆うために堆積され、その後、たとえばＣＭＰを介して研磨され得る。結果として生じるＩＬＤ１４５の部分は、たとえば、ソース／ドレインおよび／またはゲートコンタクトのためにトランジスタ１２５の特定の領域を露出させるためにエッチングによって除去され得る。図７に示されているように、そのような除去された部分はその後、伝導線１３０を形成するために金属のような伝導性物質を用いて充填され得る。特定の実施例では、そのような伝導線は、たとえばタングステンを含み得る。つぎにＩＬＤ１４５の頂上部分および伝導線１３０を研磨するためにＣＭＰ処理が用いられ得る。処置３００のブロック３２０では、追加のＩＬＤ１４７が、伝導線１３０および／または周辺回路の他の部分を覆うために堆積され得る。ブロック３３０では、ＩＬＤ１４７を覆うためにポリ層を堆積することによって第１レベルメモリセルアレイを形成することが開始され得る。そのようなポリ層はＩＬＤ１４７の領域７３０を露出するポリパターン７２０を形成するためにパターニングし、およびエッチングされ得る。ある実施例では、ポリパターン７２０は、完成したメモリ構造ではメモリセルのビット線に対応し得る実質的に平行な複数のポリシリコン線を含み得る。もちろん、メモリデバイスの様々な部分を形成するための処理のそのような詳細は単なる例であり、クレームされた発明の主題はそのようには限定されない。
【００１３】
図８を参照すると、ＯＮＯ８１０はポリパターン７２０に等角的に堆積され得る。特に、ＯＮＯ８１０は、ブロッキング誘電層８２０（たとえば、酸化シリコン酸化）、トラッピング誘電層８２５（たとえば、窒化シリコン）、およびトンネル酸化物層８３０（たとえば、酸化シリコン）を含み得る。金属キャップ８６０は、ＯＮＯに覆われたポリパターン７２０を等角的に覆い、間にある領域８０５を充填するために、堆積され得る。そのような金属キャップは、たとえば窒化タンタルを含み得る。図１２中に示されているように、低抵抗金属層１２１０が、次に結果として生じるメモリセル１４０を等角的に覆うために堆積され得る。そのような金属層は、たとえば、チタン、窒化チタン、タングステン（Ｗ）、窒化タングステン（ＷＮ）、タングステンシリサイド（ＷＳｉ２）、および／またはそれらの組み合わせを含み得る。もちろん、そのような物質は単なる例であり、クレームされた発明の主題はそのようには限定されない。特定の実施例では、酸化物を含み得るＩＬＤ１３５は、低抵抗金属層１２１０に等角的に堆積され得る。追加の等角窒化物層１２４０がＩＬＤ１３５を覆って、結果的に、たとえばブロック３４０におけるように、追加のメモリアレイレベル１１５を製造するための基礎を形成しても良い。
【００１４】
図９は、実施形態に従う、図８の断面図に実質的に直交する断面図である。図９の断面図では、ポリパターン７２０はＩＬＤ１４７を覆うように示されている。ＯＮＯ８１０および金属キャップ８６０は、続いてポリパターン７２０を覆う。特定の実施例では、ＯＮＯ８１０および金属キャップ８６０の一部は、図１０に示されているように、ポリパターン７２０の領域１０１０を露出するようにエッチングされ得る。露出領域１０１０は、次にたとえばｎ＋ソース埋め込みのようなキャリア埋め込みを受けても良い。そのような埋め込みの後、図１１に示されているように、低抵抗金属層１２１０は、露出領域１０１０を充填し覆い、金属キャップ８６０を覆うために堆積され得る。そのような伝導層は、たとえば、チタン、窒化チタン、タングステン、窒化タングステン、および／またはそれらの組み合わせを含み得る。そのようなアプローチを用いると、ソースコンタクト１１６５は、セルパターニングを用いて形成され得て、そのようなアプローチは、専用の金属化処理を含む必要がない。セルパターニングと同時に、ソースセレクタトランジスタ１１７２、ドレインセレクタトランジスタ１１７８、ゲート１１７４が形成され得る。さらに、（図示されていない）ソースセレクタトランジスタに対するコンタクトストラップ、（図示されていない）ドレインセレクタトランジスタに対するコンタクトストラップ、および（図示されていない）ゲートに対するコンタクトストラップが形成され得る。（図示されていない）ドレインコンタクトは、領域１１６８に形成され得る。もちろん、そのような物質は単なる例であり、クレームされた発明の主題はそのようには限定されない。その次の誘電層１３５は、低抵抗金属層１２１０を覆うために堆積されても良い。そのような誘電層は、たとえば、酸化シリコンを含み得る。窒化シリコンのようなハードマスク１１４０は、誘電層１３５の上に堆積され得る。ハードマスク１１４０は、引き続いてワード線を定義するために用いられ得る。傾斜したソース／ドレイン埋め込み１１２０が、ソース領域２５０および／またはドレイン領域２５１をドープするために実行され得る。次に、ゲート間の空間を充填するために、ＩＬＤ堆積が実行され得る。選択的処理（たとえば、ＩＬＤのみを除去する処理）を用いて、ハードマスク１１４０までの平坦化処理が実行され得る。この段階では、新しいメモリアレイレベルを形成することが、たとえばＩＬＤ堆積およびポリシリコン堆積を用いて開始され得る。
【００１５】
図１３は、幾つかの実施形態にしたがう、様々なドレインおよび／またはソースコンタクトを示すマルチレベルメモリ構造１３００の断面図である。そのようなソース／ドレインコンタクトは、メモリアレイの一つ以上のレベル、周辺回路、および／またはたとえばメモリコントローラなどの外部回路の間の電気的接合を与えるために、図３の処理３００のブロック３５０の間に形成され得る。周辺回路を含む一実施例では、ストラップソース／ワード線コンタクト１３１０、１３２０、１３３０、および１３４０は、金属のような伝導性物質のプラグを含み得る。特に、コンタクト１３２０は、メモリアレイレベル１３８０の周辺領域に電気的に接続され得るし、コンタクト１３３０はメモリアレイレベル１３８２の周辺領域に電気的に接続され得るし、コンタクト１３４０は、メモリアレイレベル１３８４の周辺領域に電気的に接続され得る。加えて、コンタクト１３１０は、上述のように、周辺回路の一部を含み得る伝導線１３０に電気的に繋がっていても良い。そのようなコンタクトを構成するための技術は、特定のメモリアレイレベルに到達するために適切なエッチング深さを選択しつつ酸化物のみをエッチングする処理を含み得る。エッチングによって酸化物を除去することに引き続いて、結果として生じる穴は金属で充填され得て、その後、たとえばＣＭＰ処理が実行され得る。
【００１６】
ドレインコンタクトを含む実施例では、一つ以上のメモリアレイレベルにわたって広がるコンタクトは、伝導性プラグを介して互いに繋がる複数のレベル間コンタクトを含み得る。しかし、たとえば、そのようなドレインコンタクトであっても、クレームされた発明の主題はそのようには限定されない。特定の例では、（図示されていない）外付け回路は、レベル間コンタクト１３５０、１３５５、および１３６０を介してメモリアレイレベル１３８０に繋がっても良い。そのような区分的コンタクトを構成するための技術は、個々のメモリアレイレベルに対するドレインコンタクトエッチングおよび充填処理、たとえばポリシリコンを用いる伝導性プラグを追加すること、およびその後平坦化処理（たとえば、ＣＭＰ）を実行することを含み得る。よって、たとえば、レベル間コンタクト１３６０は、メモリセルアレイレベル１３８０を形成した後であるが、メモリセルアレイレベル１３８２を形成する前に形成され得る。同様に、レベル間コンタクト１３５５は、メモリセルアレイレベル１３８２を形成した後であるが、メモリセルアレイレベル１３８４を形成する前に形成され得る、という風である。
【００１７】
ドレインコンタクトを含む別の実施例では、一つ以上のメモリアレイレベルにわたって広がるコンタクトは、最上位のメモリセルアレイレベルから最下位のメモリセルアレイレベルに延びる単一のプラグ１３７０を含み得る。プラグ１３７０は、たとえば、ドレインコンタクトを含み得る。単一のプラグ１３７０に固有の比較的高いアスペクト比は、エッチングおよび／または充填を困難にすることがある。加えて、複数のメモリセルアレイレベルを横切るオーバーレイ処理は、単一のプラグ１３７０の形成を困難にすることがある。たとえば、メモリセルアレイレベル１３８０の上の表面上のマスクをメモリアレイレベル１３８０上のメモリセルフィーチャと並べることは難しかろう。
【００１８】
個々のメモリセルレベルに対応するビットライン（たとえば、ポリパターン７２０）は、様々なドレインコンタクト技術のいずれかを用いて、互いに電気的に短絡されても良い。
【００１９】
図１４は、実施形態にしたがう、コンピュータシステムおよびメモリデバイの概略図である。そのようなコンピューティングデバイスは、アプリケーションおよび／または他のコードを実行するために、たとえば、一つ以上のプロセッサを含み得る。たとえば、メモリデバイス１４１０は、図１中に示されているマルチレベルメモリデバイス１００を含み得る。コンピューティングデバイス１４０４は、メモリデバイス１４１０を管理するように構成され得る任意のデバイス、アプライアンス、または機械の典型であり得る。メモリデバイス１４１０は、メモリコントローラ１４１５およびメモリ１４２２を含み得る。限定ではない例では、コンピューティングデバイス１４０４は：たとえば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイスなどのような、一つ以上のコンピューティングデバイスおよび／もしくはプラットフォーム；たとえば、パーソナルデジタルアシスタント、携帯通信デバイス、などのような、一つ以上のパーソナルコンピューティングまたは通信デバイスまたはアプライアンス；たとえば、データベースもしくはデータストレージサービスプロバイダ／システムなどの、コンピューティングシステムおよび／もしくは付随するサービスプロバイダ能力；ならびに／またはそれらの任意の組み合わせを含み得る。
【００２０】
システム１４００中に示されている様々なデバイスの全てまたは一部、および本明細書中でさらに記載されるような処理および方法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組み合わせを用いてまたはさもなければそれらを用いて実装され得る。よって、限定ではない例では、コンピューティングデバイス１４０４は、バス１４４０を介してメモリ１４２２に動作的に結合される少なくとも一つのプロセッシングユニット１４２０およびホストまたはメモリコントローラ１４１５を含み得る。プロセッシングユニット１４２０は、データコンピューティング手続きまたは処理の少なくとも一部を実行するように構成された一つ以上の回路の典型である。限定ではない例では、プロセッシングユニット１４２０は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイなど、またはこれらの任意の組み合わせを含み得る。プロセッシングユニット１４２０は、メモリコントローラ１４１５と通信するように構成されたオペレーティングシステムを含み得る。そのようなオペレーティングシステムは、たとえば、メモリコントローラ１４１５にバス１４４０を介して送られるコマンドを生成し得る。そのようなコマンドは読み出しおよび／または書き込みコマンドを含み得る。書き込みコマンドに応答して、たとえば、メモリコントローラ１４１５は、たとえば、書き込みコマンドに付随する情報をメモリ部分に書き込むためのセットまたはリセットパルスのような、バイアス信号を提供し得る。実施例では、メモリコントローラ１４１５はメモリデバイス１４１０を動作し得るが、プロセッシングユニット１４２０は、一つ以上のアプリケーションをホストする、および／または、たとえば、メモリデバイス１４１０中のメモリセルへのアクセスを提供するために書き込みコマンドをメモリコントローラに伝えても良い。
【００２１】
メモリ１４２２は、任意のデータストレージ機構の典型である。メモリ１４２２は、たとえば、主たるメモリ１４２４および／または副たるメモリ１４２６を含み得る。主たるメモリ１４２４は、たとえば、ランダムアクセスメモリ、リードオンリーメモリ他を含み得る。本例ではプロセッシングユニット１４２０とは別のものとして示されているが、主たるメモリの全てまたは一部はプロセッシングユニット１４２０内に備えても良いし、またはさもなければプロセッシングユニット１４２０と同じ場所に配置されても良い／結合されても良いことは理解されよう。
【００２２】
副たるメモリ１４２６は、たとえば主たるメモリと同一もしくは類似のタイプのメモリおよび／または、たとえばディスクドライブ、光学ディスクドライブ、テープドライブ、固体メモリドライブ、他などの一つ以上のデータストレージデバイスもしくはシステムを含み得る。ある例においては、副たるメモリ１４２６は、コンピュータ読み取り可能媒体１４２８を動作可能に受容するものであっても良いし、またはさもなければコンピュータ読み取り可能媒体１４２８に結合するように構成されても良い。コンピュータ読み取り可能媒体１４２８は、たとえば、システム１４００中の一つ以上のデバイスに対するデータ、コード、および／もしくは命令を運ぶことが出来る、ならびに／またはアクセス可能とすることができる任意の媒体を含み得る。
【００２３】
コンピューティングデバイス１４０４は、たとえば、入出力１４３２を含み得る。入出力１４３２は、人間入力もしくは機械入力を受ける、もしくは導入するように構成され得る一つ以上のデバイスもしくはフィーチャ、および／または人間出力または機械出力を送達する、もしくは与えるように構成され得る一つ以上のデバイスもしくはフィーチャの典型である。限定ではない例では、入出力１４３２は、動作可能に構成されたディスプレイ、スピーカ、キーボード、マウス、トラックボール、タッチスクリーン、データポートを含み得る。
【００２４】
現在のところ実施形態の例であると考えられることを示し、記載してきたが、クレームされた発明の主題を逸脱することなく、様々な他の変更を行うことができ、均等物が置き換えられ得ることは、当業者には理解されるだろう。加えて、本明細書中に記載された中心的概念から逸脱することなく、多くの変更が、特定の状況がクレームされた発明の主題の教示に合うように、行われ得る。したがって、クレームされた発明の主題は、開示された特定の実施形態に限定されず、そのようなクレームされた発明の主題はまた、添付のクレームおよびその均等物の範囲内におさまる全ての実施形態を含み得る。
【図１】
2011228709.tif 000003
【図２】
2011228709.tif 000004
【図３】
2011228709.tif 000005
【図４】
2011228709.tif 000006
【図５】
2011228709.tif 000007
【図６】
2011228709.tif 000008
【図７】
2011228709.tif 000009
【図８】
2011228709.tif 000010
【図９】
2011228709.tif 000011
【図１０】
2011228709.tif 000012
【図１１】
2011228709.tif 000013
【図１２】
2011228709.tif 000014
【図１３】
2011228709.tif 000015
【図１４】
2011228709.tif 000016
【外国語明細書】
【発明の名称】
2011228709.tif 000017
【技術分野】
【０００１】
2011228709.tif 000018
【背景技術】
【０００２】
2011228709.tif 000019
【発明の概要】
【図面の簡単な説明】
【０００３】
2011228709.tif 000020
2011228709.tif 000021
【発明を実施するための形態】
【０００４】
2011228709.tif 000022
2011228709.tif 000023
2011228709.tif 000024
2011228709.tif 000025
2011228709.tif 000026
2011228709.tif 000027
2011228709.tif 000028
2011228709.tif 000029
2011228709.tif 000030
2011228709.tif 000031
2011228709.tif 000032
2011228709.tif 000033
2011228709.tif 000034
2011228709.tif 000035
2011228709.tif 000036
2011228709.tif 000037
【要約】
2011228709.tif 000038
【選択図】図１
【図１】
2011228709.tif 000039
【図２】
2011228709.tif 000040
【図３】
2011228709.tif 000041
【図４】
2011228709.tif 000042
【図５】
2011228709.tif 000043
【図６】
2011228709.tif 000044
【図７】
2011228709.tif 000045
【図８】
2011228709.tif 000046
【図９】
2011228709.tif 000047
【図１０】
2011228709.tif 000048
【図１１】
2011228709.tif 000049
【図１２】
2011228709.tif 000050
【図１３】
2011228709.tif 000051
【図１４】
2011228709.tif 000052