(57)【要約】【課題】発生頻度が少ない故障や事故に対して、システム内部において同期の取れた時刻情報を提供し、迅速な修理及び事故解析を実現可能なディジタルシグナルプロセッサシステムを提供する。【解決手段】時刻信号を送出する時刻信号送出装置２と、時刻信号に同期した時刻情報の配信およびＤＳＰ用実行プログラムの転送を行うＣＰＵ５ａを有するＣＰＵカード５と、ＣＰＵカード５とバス接続されたバスブリッジ１３、バスブリッジ１３から受信した実行プログラムを記憶する外部記憶装置１５、それぞれ所与の演算を行う複数個のＤＳＰ１０、およびリアルタイムクロック信号を発生させるクロック装置１２をそれぞれが有する複数のＤＳＰカード３とを備え、これらのＤＳＰカード３上の第１のＤＳＰ１０がＣＰＵ５ａから時刻情報を配信されると、この時刻情報をクロック装置１２に設定し、複数のＤＳＰカード３間で時刻同期を取る。【選択図】図１
2011089913.tif 000002
【特許請求の範囲】
【請求項１】
時刻信号を送出する時刻信号送出装置と、
この時刻信号送出装置からの前記時刻信号に同期した時刻情報の配信、および複数のディジタル信号処理用の実行プログラムの転送を行うＣＰＵを有するＣＰＵカードと、
このＣＰＵカードとバス接続されたバスブリッジ、このバスブリッジから受信した前記実行プログラムを記憶する外部記憶装置、それぞれ内部メモリを有しこの内部メモリに前記実行プログラムを取込み所与の演算を行う複数個のＤＳＰ、およびリアルタイムクロック信号を発生させるクロック装置をそれぞれが有する複数のＤＳＰカードと、を備え、
これらのＤＳＰカード上のいずれかのＤＳＰが前記ＣＰＵから前記時刻情報を配信されると、この時刻情報を前記クロック装置に設定し、前記複数のＤＳＰカード間で時刻同期を取ることを特徴とするディジタルシグナルプロセッサシステム。
【請求項２】
前記いずれかのＤＳＰが前記時刻情報の設定を行った後、このＤＳＰが前記ＣＰＵから起動指令を受けると、前記実行プログラムの起動処理を行うことを特徴とする請求項１記載のディジタルシグナルプロセッサシステム。
【請求項３】
時刻信号を送出する時刻信号送出装置から時刻信号の受信、および複数のディジタル信号処理用の実行プログラムの転送を行うＣＰＵが、内部時刻を前記時刻信号に合わせ、
前記ＣＰＵが、このＣＰＵを有するＣＰＵカードとバス接続されたバスブリッジ、このバスブリッジから受信した前記実行プログラムを記憶する外部記憶装置、それぞれ内部メモリを有しこの内部メモリに前記実行プログラムを取込み所与の演算を行う複数個のＤＳＰ、およびリアルタイムクロック信号を発生させるクロック装置をそれぞれが有する複数のＤＳＰカードに対して、前記内部時刻に同期した時刻情報を分配し、
これらのＤＳＰカード上のいずれかのＤＳＰが前記ＣＰＵから配信された前記時刻情報を前記クロック装置に設定し、前記複数のＤＳＰカード間で時刻同期を取ることを特徴とするディジタルシグナルプロセッサシステムにおける時刻情報の同期方法。
【請求項４】
各ＤＳＰカード上の前記いずれかのＤＳＰが前記クロック装置に前記時刻情報を設定し、
これらのＤＳＰが前記ＣＰＵから起動指令を受けると、前記実行プログラムの起動処理を行うことを特徴とする請求項３記載のディジタルシグナルプロセッサシステムにおける時刻情報の同期方法。
【請求項５】
各ＤＳＰが前記クロック装置へ設定した前記時刻情報は保存されることを特徴とする請求項４記載のディジタルシグナルプロセッサシステムにおける時刻情報の同期方法。
【請求項６】
前記ＣＰＵが前記時刻信号を受信するに先立って各ＤＳＰカードは更にフラッシュメモリを設け、
事象が発生した場合、前記各ＤＳＰカード上の前記いずれかのＤＳＰは、前記クロック装置から前記時刻情報を読出し、
これらのＤＳＰは、発生した事象のイベント情報と、読出した前記時刻情報とを対応付けて前記フラッシュメモリに書込むことを特徴とする請求項４記載のディジタルシグナルプロセッサシステムにおける時刻情報の同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける時刻情報の同期方法に関する。
【背景技術】
【０００２】
ＤＳＰは、信号処理に特化した様々な機能を有しているため、従来ハードウェアで構成されていた多くの信号処理機能をソフトウェア化している。通常、ＤＳＰのメモリ資源はＣＰＵのメモリ資源と比べて乏しいため、ＤＳＰはＣＰＵのように基本ソフトウェア（以下、ＯＳと呼ぶ）を利用することや、複雑な処理を実行することができない。
【０００３】
図５は２枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。１枚のＤＳＰカード５０は複数例えば２個のＤＳＰ４８、４９を設け、各ＤＳＰ４８、４９がこれら自身に割当てられた演算処理を行うことにより、ＤＳＰカード５０へ入力されたデータに対する信号処理の結果をＤＳＰカード５５に対して出力するようにしている。
【０００４】
このＤＳＰカード５０に対し、１基本処理時間帯分のディジタルデータが入力装置５７よりデータバス５８を介して入力されると、最初の１／４時間にＤＳＰ４８が演算を行い、演算結果をデータバス５２を介して外部メモリ５４に書込む。続く１／４時間にＤＳＰ４９がこの演算の結果を用いて演算を行い、その結果を出力する。ＤＳＰカード５５でも１／４時間ずつＤＳＰ４８、４９が演算を行い、ＤＳＰ４９からの計算結果がデータバス５８を介して出力装置５９へ出力される。次の１基本処理時間帯の開始時に、ＤＳＰカード５０へ同じデータ量のディジタルデータが入力され、ＤＳＰカード５０及び５５は同様の演算処理を行う。
【０００５】
ＤＳＰカード５０、５５が行う信号処理は、ディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を２個のＤＳＰ４８、４９に割付け、各ＤＳＰ４８、４９間を高速通信可能な専用のデータバス５６を用いて接続する処理であり、分散方式のＤＳＰ構成を取って行われる信号処理である。
【０００６】
図５の例と同じ演算機能は別のＤＳＰ構成によっても実行可能である。図６は１枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。ＤＳＰカード６０は、Ｎ個のＤＳＰ６１、フラッシュＲＯＭ６２、外部メモリ６３、及び出力機能を有する出力インターフェース部６４を備えており、これらのＤＳＰ６１の間がデータバス６５により接続されている。各ＤＳＰ６１が時分割処理を行い、いずれかのＤＳＰ６１が外部メモリ６３のデータを使って演算処理を行う。
【０００７】
ＤＳＰカード６０が行う信号処理は、図５の例と同様にディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を複数のＤＳＰ６１に割付けし、データバス６５を介して接続された外部メモリ６３によりＤＳＰ６１間で演算データが共用されるようにした処理である。このＤＳＰカード６０は、巡回的並列処理、または、ラウンドロビン方式のＤＳＰ構成を取ったものである。この信号処理では、各ＤＳＰ６１が、これらのＤＳＰ６１間で共有される外部メモリ６３にアクセスする時間をずらすことにより、データバス６５でのデータの衝突を回避するようにしている。
【０００８】
図５及び図６のいずれの例とも、信号処理システムは、複数のＤＳＰと、外部メモリと、プログラム格納用のフラッシュＲＯＭとを持つＤＳＰカードにより構成されている。ＤＳＰのプログラムは、各ＤＳＰカードのフラッシュＲＯＭに記憶されており、各ＤＳＰは起動時に自身が実行するプログラムを読込み、処理を開始するようにしている。
【０００９】
ＤＳＰ４８、４９の各内部メモリの容量は制限を有することから、信号処理プログラム、自己診断処理プログラム及びフラッシュＲＯＭ書込み制御プログラムをまとめて内蔵できない。ＤＳＰカードの自己診断処理を行う際、ＤＳＰカード５０、５５は、信号処理プログラムの読込みと同時に、自己診断処理プログラム及びフラッシュＲＯＭ書込み制御プログラムを読込むことができない。
【００１０】
ホストコンピュータとの間の通信用あるいは読み書き制御用のソフトウェアが占めるメモリの容量はＤＳＰ４８、４９の内部メモリ容量に対して大きい。このソフトウェアをＤＳＰカード５０、５５が記憶すること、各ＤＳＰ４８、４９がソフトウェアを実行すること、およびホストコンピュータからＬＡＮ経由で自己診断用のプログラムをフラッシュＲＯＭ５３にダウンロードすることはできない。そのため、自己診断処理によりＤＳＰカード５０、５５上に問題が発見された場合でも、その問題が再現性の難しい故障である場合、ＤＳＰカード５０、５５の製造元は容易に故障異常解析ができない。また、時刻情報を保持するＩＣがカード上に設けられてないため、故障の時系列情報を再構成することができず、高精度な故障異常解析ができない。
【００１１】
図５等ではＤＳＰ４８、４９が使用できる内部メモリの容量が小さいことから、ＤＳＰ単体には単純で固定的な処理を割当て、それを複数個まとめたＤＳＰカード５０、５５という単位で、必要な処理を実現させている。従って、ＤＳＰカード５０、５５上のフラッシュＲＯＭ５３に保存するプログラムは、問題が発生しない限り変更書換えをされず、固定的に記憶されるものであることから、このプログラムを更新する必要性がない。このためログを残す機能を実装することができない。
【００１２】
現在は、半導体技術の進歩により、内部メモリの容量が増え、ＤＳＰ単体がより複雑な処理を実行できるようになってきている。このことから、従来ＣＰＵがおこなってきた処理がＤＳＰにより置き換えられる回路も出てきた。それに伴い、ＤＳＰ４８、４９及び外部メモリ５４の偶発的故障や運用停止などの事故解析に対し、適切かつ迅速な対応を行うことが要求されるようになってきている。偶発的故障とはカード上の部品が現実に壊れた結果生じる故障である。運用停止とは誤ったデータを利用者が入力したなど誤操作によってシステムが停止することである。
【００１３】
運用停止の状態では、装置が正しく動作しているのにも関わらずシステムの状態が全体としてエラー状態を示す。装置故障が現実に発生したことと、運用事故により運用停止が発生したこととを識別するために記録を残すためには、時系列順に記憶された運用記録及び故障記録が必要である。
【００１４】
従来、汎用ＣＰＵが要求性能の許す範囲内でＯＳを使って時刻同期を行うようにした装置が提案されており（例えば特許文献１、２参照）、ＣＰＵがＤＳＰの内部メモリの容量に比べて大きな容量のメモリを使用することによって履歴を記憶するようにした技術が知られている。特許文献１は、ＤＳＰが、実時間クロックの出力に基づいて、装置の運転の履歴および異常発生の履歴をその時刻とともにフラッシュメモリに記憶させる点を開示する。特許文献２は、電力設備を監視、制御する監視制御システム内の時刻同期を容易にする点を開示する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平１１−２１０６７３号公報
【特許文献２】特開２００６−２３４５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかし、ＤＳＰカードは、周辺の温度や振動などの動作環境条件が厳しく、パソコンが搭載するような電池バックアップ式のリアルタイムクロックＩＣを搭載することができない。山間部などで稼動する機器にＤＳＰカードが組込まれて運用される場合、電池を交換することができない。
【００１７】
ＤＳＰカードは、上述した従来技術が利用可能なＬＡＮなどの汎用インターフェースを持つことが出来ないため、容易に履歴情報を保存することができない。このため、ＤＳＰカードを出荷した後にこのＤＳＰカードについて再現性の少ない故障事例が発生した場合、製造元にＤＳＰカードが返却されたとしても、故障内容を再現することを容易に行えず、製造元は故障部位の特定に多大な時間がかかっている。
【００１８】
同様に、運用事故についても、従来、運用や異常発生の履歴を得ることができないため、製造元は事故解析に多大な時間を要している。
【００１９】
そこで、本発明は、上記の課題に鑑み、発生頻度が少ない故障や事故に対して、システム内部において同期の取れた時刻情報を提供し、迅速な修理及び事故解析を実現可能なディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける時刻情報の同期方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
このような課題を解決するため、本発明の一態様によれば、時刻信号を送出する時刻信号送出装置と、この時刻信号送出装置からの前記時刻信号に同期した時刻情報の配信、および複数のディジタル信号処理用の実行プログラムの転送を行うＣＰＵを有するＣＰＵカードと、このＣＰＵカードとバス接続されたバスブリッジ、このバスブリッジから受信した前記実行プログラムを記憶する外部記憶装置、それぞれ内部メモリを有しこの内部メモリに前記実行プログラムを取込み所与の演算を行う複数個のＤＳＰ、およびリアルタイムクロック信号を発生させるクロック装置をそれぞれが有する複数のＤＳＰカードと、を備え、これらのＤＳＰカード上のいずれかのＤＳＰが前記ＣＰＵから前記時刻情報を配信されると、この時刻情報を前記クロック装置に設定し、前記複数のＤＳＰカード間で時刻同期を取ることを特徴とするディジタルシグナルプロセッサシステムが提供される。
【００２１】
また、本発明の別の一態様によれば、時刻信号を送出する時刻信号送出装置から時刻信号の受信、および複数のディジタル信号処理用の実行プログラムの転送を行うＣＰＵが、内部時刻を前記時刻信号に合わせ、前記ＣＰＵが、このＣＰＵを有するＣＰＵカードとバス接続されたバスブリッジ、このバスブリッジから受信した前記実行プログラムを記憶する外部記憶装置、それぞれ内部メモリを有しこの内部メモリに前記実行プログラムを取込み所与の演算を行う複数個のＤＳＰ、およびリアルタイムクロック信号を発生させるクロック装置をそれぞれが有する複数のＤＳＰカードに対して、前記内部時刻に同期した時刻情報を分配し、これらのＤＳＰカード上のいずれかのＤＳＰが前記ＣＰＵから配信された前記時刻情報を前記クロック装置に設定し、前記複数のＤＳＰカード間で時刻同期を取ることを特徴とするディジタルシグナルプロセッサシステムにおける時刻情報の同期方法が提供される。
【発明の効果】
【００２２】
本発明によれば、発生頻度が少ない故障や事故に対して、システム内部において同期の取れた時刻情報を取得でき、迅速な修理及び事故解析を実現可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係るディジタルシグナルプロセッサシステムのブロック図である。
【図２】ホストＣＰＵの起動手順を説明するためのフローチャートである。
【図３】第１のＤＳＰの起動手順を説明するためのフローチャートである。
【図４】第２のＤＳＰの起動手順を説明するためのフローチャートである。
【図５】従来の分散処理を行う場合のＤＳＰ構成例を示す図である。
【図６】従来の巡回的並列処理を行う場合のＤＳＰ構成例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態に係るディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける時刻情報の同期方法について、図１乃至図４を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００２５】
本発明の実施の形態に係るディジタルシグナルプロセッサシステムは信号処理システムであり、それぞれ複数枚のカードを装備した複数の箱状のシャーシと、これらのシャーシ間をバス接続する信号線と、複数のシャーシを収納する棚段状のラックと、このラック外の通信用のネットワークとのインターフェースと、このネットワークに接続された時刻信号送出装置とを備えている。複数のシャーシは、それぞれ複数枚のＤＳＰカード及び１枚のＣＰＵカードを搭載しこれらのＤＳＰカードにより信号処理演算を行う。各シャーシのＣＰＵカードはインターフェースを介してラック外のネットワークと通信可能にされている。各シャーシ内の複数枚のＤＳＰカードへはこのＣＰＵカードを介して時刻信号送出装置からの時刻信号が配信されるようにされており、信号処理システムを構成する全てのＤＳＰカード間で同じ時刻情報が共有されるようになっている。
【００２６】
また、本発明の実施の形態に係るディジタルシグナルプロセッサシステムにおける時刻情報の同期方法は、この信号処理システムにおいて、時刻源である時刻信号送出装置からの時刻信号を、各ＣＰＵカードが、それぞれのシャーシに装着された複数枚のＤＳＰカードに対して分配するための方法である。ホストＣＰＵ（ＣＰＵ）は、内部時刻を時刻信号送出装置からの時刻信号に合わせ、この内部時刻を時刻情報として出力可能にされている。各シャーシに装備された全ＤＳＰカードが起動する際、ＣＰＵカードから配信される時刻信号によって、各ＤＳＰカードはこれらのＤＳＰカードの間で時刻同期を取るようになっている。
【００２７】
図１は信号処理システムのブロック図である。同図には信号処理システムが一つのシャーシから構成された場合の例が示されており、このシャーシに装着される複数枚のＤＳＰカードと、１枚のＣＰＵカードとが示されている。この信号処理システム１は、起動時、時刻信号送出装置２が送出する時刻信号を基準時刻としこの基準時刻に全てのＤＳＰカード３の内部時刻を同期させること、各ＤＳＰカード３によって信号処理演算を行うこと、これらのＤＳＰカード３において発生した異常な事象をログとして発生時刻とともに蓄積することを行う。
【００２８】
信号処理システム１は、それぞれＤＳＰプログラムを実行するＭ枚のＤＳＰカード３と、これらのＤＳＰカード３が接続されるＶＭＥバス４と、ＣＰＵカード５と、ＬＡＮであるネットワーク６を介してこのＣＰＵカード５に接続された時刻信号送出装置２とを備えている。
【００２９】
ＣＰＵカード５は、ＶＭＥバス４及びネットワーク６に接続されたホストＣＰＵ５ａと、時刻同期プロトコルを実行するアプリケーションを記憶するメモリ５ｂとを有する。また、信号処理システム１には、ネットワーク６に接続されＣＰＵカード５との間でデータを収受するためのコンソール装置７を接続してもよい。
【００３０】
シャーシ本体構造について述べると、シャーシは、このシャーシの背面側に設けられＶＭＥバス４をシャーシ内面上に布線したバックプレーンと、それぞれこのバックプレーン上に列設された複数個のコネクタと、最左端側のコネクタに差込まれた１枚のＣＰＵカード５と、このＣＰＵカード５が差込まれたコネクタ以外の他のコネクタに差込まれたＤＳＰカード３と、給電回路とから成る。シャーシ内の空間は複数のスロット空間に画成され、これらのスロットに個別にＤＳＰカード３、ＣＰＵカード５が挿入されるようになっている。ＣＰＵカード５及び各ＤＳＰカード３の外縁部には電極端子が形成されており、ＣＰＵカード５と各ＤＳＰカード３とがそれぞれのスロットに装着されることにより給電回路から各カードに電源が供給され、これらのＣＰＵカード５及びＤＳＰカード３はＶＭＥバス４に収容接続される。
【００３１】
時刻信号送出装置２は時刻源同期機能と、時刻情報送出機能とを持つ。時刻信号送出装置２にはＮＴＰ（Ｎｅｔｗｏｒｋ  Ｔｉｍｅ  Ｐｒｏｔｏｃｏｌ）サーバが用いられている。この時刻信号送出装置２は図示しない時刻源（ＧＰＳ受信機）により時刻合わせを行う。
【００３２】
１枚のＤＳＰカード３は、それぞれ内部メモリ８及びＤＭＡコントローラ９を持つＮ個（Ｎは例えば５）のＤＳＰ１０と、各ＤＭＡコントローラ９に接続される第１のデータバス１１と、このデータバス１１に接続されたリアルタイムクロックＩＣ１２（クロック装置）と、データバス１１に接続されたバスプロトコル変換機能部１３（バスブリッジ）と、このバスプロトコル変換機能部１３に第２のデータバス１４を介して接続された外部記憶装置（外部メモリ）１５と、バスプロトコル変換機能部１３に第３のデータバス１６を介して接続されたフラッシュＲＯＭ１７とを備えている。
【００３３】
各ＤＳＰ１０の内部メモリ８は小容量の記憶領域を有する。これらのプロセッサ内部の内部メモリ８はプログラム及びデータを格納する。ＤＳＰ１０は内部メモリ８に実行ファイルを取込み、実行する。ＤＭＡコントローラ９はこの内部メモリ８に記憶されるデータをＤＭＡ転送する。ＤＳＰ＿１〜ＤＳＰ＿ＮはＮ個のＤＳＰ１０を表す。
【００３４】
リアルタイムクロックＩＣ１２は、一例として、水晶などの圧電振動子と、この圧電振動子に接続された発振回路と、発振回路から出力される発振信号により時計処理を行う時計回路と、これらの発振回路、時計回路及びＤＳＰカード３上の電源パターンに接続された電極パッドとを有する。電極パッド経由でリアルタイムクロックＩＣ１２が通電されると、時計回路が日付、時刻情報、カレンダ情報などの時計情報を出力するようになっている。リアルタイムクロックＩＣ１２には、電源供給が遮断されたときでも作動を継続させるバックアップ用電源としてのコンデンサを取付けてもよい。
【００３５】
バスプロトコル変換機能部１３はバス幅やデータ転送単位が異なるデータバス１１、１４、１６及びＶＭＥバス４の間で、これらのバスのプロトコルに応じてデータをプロトコル変換してから転送するバスブリッジとして機能する。バスプロトコル変換機能部１３には複数のレジスタが実装されており、いずれかのレジスタがカード識別情報を保持する。ホストＣＰＵ５ａはＶＭＥバス４を介してこのカード識別情報を読出して収集し、ＤＳＰカード３の各々を識別可能になっている。
【００３６】
外部記憶装置１５はホストＣＰＵ５ａからのデータファイルを記憶する揮発性の記憶装置である。外部記憶装置１５にはページメモリのような大容量のメモリが用いられている。異常な事象が発生すると、第１のＤＳＰ１０がリアルタイムクロックＩＣ１２から時刻情報を読込み、所定のレジスタ値やメモリ値などを時刻情報に対応付けて外部記憶装置１５に書込むようにしている。１時間や１日など定期的にレジスタ値やメモリ値をログとしてこの外部記憶装置１５から読出してフラッシュＲＯＭ１７に書き写すようになっている。
【００３７】
フラッシュＲＯＭ１７は、各ＤＳＰ１０の本来の機能である信号処理演算用のプログラムの記憶領域と、５個のＤＳＰ１０の起動時における自己診断用のプログラムの記録領域と、自己診断結果や異常発生時におけるＤＳＰ演算結果といったレジスタ値、メモリ値をログ情報として記憶する記憶領域とを有する。
【００３８】
本実施形態では、５個のＤＳＰ１０のうち第１のＤＳＰ１０がマスタＤＳＰとして機能するように自己診断用あるいは初期化用のプログラムに予め記述されている。マスクＤＳＰは、ホストＣＰＵ５ａからの時刻情報をリアルタイムクロックＩＣ１２に設定する。この第１のＤＳＰ１０の時刻情報の設定のための処理手順がこのプログラムに記述されてある。信号処理演算用及び自己診断用のプログラムはＤＳＰカード３が起動した後、全てのＤＳＰ１０内のＤＭＡコントローラ９により内部メモリ８に転送されるようになっており、起動後、各ＤＳＰ１０は、内部メモリ８に記憶されたプログラムの計算命令にしたがって割当てられたＤＳＰソフトウェアの演算処理を行う。例えばディジタルフィルタ処理やＦＦＴ処理などの演算を５個のＤＳＰ１０が実行する。
【００３９】
ＤＳＰカード３は、複数個のＤＳＰ１０から構成されていることから、ブート対象のＤＳＰ１０は１個または複数Ｎ個存在する。各ＤＳＰカード３の構成は同じである。
【００４０】
また、ＣＰＵカード５のメモリ５ｂは、ＯＳと、このＯＳ上でホストＣＰＵ５ａがネットワーク６に接続された端末のいずれかと通信する通信機能、及びこの通信機能により時刻信号送出装置２との間で時刻同期プロトコルを実行する機能を持つアプリケーションとを記憶する。
【００４１】
このメモリ５ｂは更にホストＣＰＵ５ａがＤＳＰカード３との間でデータファイルを送受信する機能を持つアプリケーションを記憶する。このアプリケーションは、ＶＭＥバス４のアドレス空間上で各ＤＳＰカード３にアドレス領域を割付けて各アドレス領域に宛てて時刻信号を送出する機能、各ＤＳＰカード３のフラッシュＲＯＭ１７からログを読出す機能、各ＤＳＰカード３のカード識別情報を収集する機能、起動指令をこれらのＤＳＰカード３へ通知する機能、時刻情報を配信する機能、及びＤＳＰカード３からログ情報を収集する機能を有する。
【００４２】
コンソール装置７はホストＣＰＵ５ａの上位装置である。コンソール装置７はホストＣＰＵ５ａからの動作状況の監視やホストＣＰＵ５ａに対する指令を行う。
【００４３】
上述の構成の信号処理システム１における時刻情報の同期方法について図２から図４を参照して説明する。ブート時、Ｎ個のＤＳＰ１０は、各ＤＳＰＩＣに設けられた複数本のＩＣピンの論理値を読込むことにより、自身がマスタ又はスレーブを判別しソースコードに記述された分岐処理に従って動作を始める。第１のＤＳＰ１０はマスタＤＳＰとして動作し、第２〜第Ｎの各ＤＳＰ１０はいずれもスレーブＤＳＰとして動作する。
【００４４】
（１）ホストＣＰＵ５ａの起動処理
図２はホストＣＰＵ５ａの起動手順を説明するためのフローチャートである。ステップＡ１においてリセットを解除された後、ホストＣＰＵ５ａはステップＡ２において、図１（２）に示すとおり、あらかじめ時刻信号送出装置２との間でＮＴＰプロトコル（ＲＦＣ１３０５）に対応したアプリケーションによって時刻合わせを行い、内部時刻を時刻信号送出装置２の時刻と同期させる。
【００４５】
続くステップＡ３、Ａ４において、ホストＣＰＵ５ａは、１枚目のＤＳＰカード３に対して、図１（３）に示すとおり、時刻情報を送信する。時刻情報としてホストＣＰＵ５ａは現在の年、月、日の３つの情報を送る。ステップＡ５で繰返し変数ｉ（ｉ＝１〜Ｎ）をインクリメントした後、再度ステップＡ３〜Ａ５の処理を繰返し実行することにより、ホストＣＰＵ５ａは互いにＶＭＥバス４を共有する２枚目からＭ枚目の各ＤＳＰカード３に対して１枚目のＤＳＰカード３へ送った年月日情報と同じ時刻情報を送る。
【００４６】
引き続き、ステップＡ６、Ａ７において、ホストＣＰＵ５ａは１枚目のＤＳＰカード３に対して、５個のＤＳＰ１０用のデータファイルを配信し、ブート指令を出力する。データファイルはＩＰＬ及びＤＳＰ１０個別の実行プログラムを含む。ステップＡ８で繰返し変数をインクリメントした後、ステップＡ６〜Ａ８の処理を繰返すことにより、ホストＣＰＵ５ａは２枚目からＭ枚目の各ＤＳＰカード３に対してそれぞれデータファイルを配信し、ブート指令を出力する。
【００４７】
１枚のＤＳＰカード当たり、ホストＣＰＵ５ａによるデータファイルの配信及びブート指令の通知の処理には５μｓｅｃが必要であり、最大カード数である２０枚のＤＳＰカード３の時刻情報を設定するためには、５×２０＝１００μｓｅｃかかる。しかし、一般に市販されているＮＴＰプロトコル機能を実装した時刻情報送出装置２が時刻源を元に修正した場合の時刻修正精度は最高±１ｍｓｅｃであり、２０枚のＤＳＰカード３の時刻設定に要する最長時間はこの時刻修正精度よりも小さい。従って、１枚目からＭ枚目の各ＤＳＰカード３の間における時刻精度は、時刻情報送出装置２とホストＣＰＵ５ａとの間における時刻精度と一致する。ＤＳＰカード３間で高い精度で時刻同期を行える。
【００４８】
（２）第１のＤＳＰ１０の起動処理
図３は１枚目のＤＳＰカード３上の第１のＤＳＰ１０の起動手順を説明するためのフローチャートである。
【００４９】
ＤＳＰ１０は、ステップＢ１においてリセットを解除されると、ステップＢ２において、図１（１）に示すとおりフラッシュＲＯＭ１７から初期設定用のプログラムを読出し、ステップＢ３において、初期設定を行う。ステップＢ４において、第１のＤＳＰ１０は、起動時自己診断を行う。Ｎ個のＤＳＰ１０のうちのマスタＤＳＰが時刻情報をリアルタイムクロックＩＣ１２に設定する処理を行うという命令がプログラムのソースコードに予め記述されている。
【００５０】
このプログラムを起動させた後、ステップＢ５において、図１（３）または（５）に示すとおり、このＤＳＰ１０はホストＣＰＵ５ａから指令を受信するまで待つ（ステップＢ５のＮｏルート）。ステップＢ５においてホストＣＰＵ５ａからの指令が、図１（３）で示す時刻同期指令で有る場合、Ｙｅｓルートを通り、ステップＢ６において、ＤＳＰ１０は受信した時刻情報をリアルタイムクロックＩＣ１２へ設定する。
【００５１】
次に、ステップＢ７において、ＤＳＰ１０はホストＣＰＵ５ａからブート指令を受信したかどうかを判定する（Ｎｏルート）。ステップＢ７においてホストＣＰＵ５ａからの指令が、図１（５）で示すブート指令で有れば、Ｙｅｓルートを通り、ＤＳＰ１０は図１（６）で示すブート指令を、スレーブＤＳＰである第２〜第Ｎの各ＤＳＰ１０へ出力する。出力した後、ステップＢ８において、第１のＤＳＰ１０は次の本来の信号処理演算プログラムを起動する。
【００５２】
２枚目からＭ枚目の各ＤＳＰカード３上の第１のＤＳＰ１０の起動処理も、１枚目のＤＳＰカード３上の第１のＤＳＰ１０の起動処理と同じである。
【００５３】
（３）第２〜第Ｎの各ＤＳＰ１０の起動処理
図４は１枚目のＤＳＰカード３上における第２のＤＳＰ１０の起動手順を説明するためのフローチャートである。
【００５４】
第２のＤＳＰ１０は、ステップＣ１においてリセットを解除されると、ステップＣ２において、図１（１）に示すとおり、フラッシュＲＯＭ１７から初期設定用のプログラムを読出し、ステップＣ３において、初期設定を行い、ステップＣ４において、起動時自己診断を実施する。
【００５５】
自己診断完了後、ステップＣ５において、図１（６）に示すとおり、第２のＤＳＰ１０は、第１のＤＳＰ１０からブート指令を受信するまで待つ（Ｎｏルート）。ステップＣ５において第１のＤＳＰ１０からブート指令を受信した場合、Ｙｅｓルートを通り、ステップＣ６において、第２のＤＳＰ１０は次の信号処理演算プログラムを起動する。
【００５６】
１枚目のＤＳＰカード３上における第３〜第Ｎの各ＤＳＰ１０の起動処理も１枚目のＤＳＰカード３上の第２のＤＳＰ１０の起動処理と同じである。また、２枚目からＭ枚目の各ＤＳＰカード３上の第２〜第Ｎの各ＤＳＰ１０の起動処理も、この第２のＤＳＰ１０の起動処理と同じである。
【００５７】
このようにして、それぞれＮ個のＤＳＰ１０を有するＭ枚のＤＳＰカード３の間で正確な時刻合わせを行うことができる。
【００５８】
以上説明したように、本発明の実施形態に係るディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける時刻情報の同期方法によれば、発生頻度が少ない故障や事故に対して、システム内部において同期の取れた時刻情報を取得でき、迅速な修理及び事故解析が可能になる。
【００５９】
このシステム及び方法によれば、ＤＳＰカード３にて実行されるプログラム種別に関わらず、信号処理プログラムの起動時に、ホストＣＰＵ５ａから受信した時刻情報をリアルタイムクロックＩＣ１２に設定することができるようになり、必要なタイミングでリアルタイムクロックＩＣ１２から時刻情報を取得することができ、時系列情報を取得でき、保存することが出来るようになる。
【００６０】
従ってＤＳＰカード３の製造元は、保存された時系列かつ複数種類の故障異常情報を使用することができるため、故障の再現性を取る必要が無く、即座に故障部位の特定と修理とが可能となる。
【００６１】
また、ＤＳＰカード３が客先のシステムに組込まれた状態においても、システム内で同期の取れた時刻情報を用いることが出来るため、保存された時系列かつ複数種類の運用情報により、運用事故の原因特定と対策とが可能となり、メンテナンス性が向上する。
【００６２】
以下、この正確な時刻同期が得られたことを利用して、信号処理システム１が信号処理演算プログラムの実行中のログを残す方法の一例を述べる。
【００６３】
信号処理システム１が演算を開始した後、各ＤＳＰカード３上のマスタＤＳＰは、ログを生成するに当たり、リアルタイムクロックＩＣ１２から時刻情報を読込み、この時刻情報と、事象の内容や種別を表すイベント情報とをペアにして外部記憶装置１５へ書込み、一定時間ごとにフラッシュＲＯＭ１７へ書き移す。第１のＤＳＰ１０及びリアルタイムクロックＩＣ１２間における時刻情報の設定と時刻情報の読込みとは、このＤＳＰ１０だけがデータバス１１の特定アドレスでデータの読み書きを行えるよう、起動プログラムがＤＳＰ１０にこの特定アドレスを割付けしておく。たとえＤＳＰカード３の枚数が数百枚あったとしても全てのＤＳＰ１０の間で時刻同期が取れるため、事象を時系列順に並べた状態でログをとることができるようになる。
【００６４】
時刻設定をブートのときに予め行うことによってＤＳＰソフトウェアは時刻同期に関する処理を何らせずに演算処理だけを行えるため、ＤＳＰソフトウェアの改変なしにデバッグ性能を向上させることができる。ＤＳＰカード３の枚数が何枚であっても、ブート時、ホストＣＰＵ５ａ及びマスタＤＳＰによる時刻設定処理を一回行えば、同じ時刻情報がシャーシに装着されている全てのＤＳＰカード３に振り撒かれる。
【００６５】
具体例として、電源投入時の自己診断の診断結果が異常である場合、ＤＳＰカード３上のＩＣ部品のうち、異常が生じたＩＣの識別情報等が時刻情報とともにフラッシュＲＯＭ１７に書込まれる。信号処理システム１が運用中の場合、ＤＳＰカード３は例えば１基本処理時間帯分の処理周期ごとに受信データのフレームのヘッダのチェックサムを演算する。ヘッダチェックやパリティチェックが正しいかなどをＤＳＰカード３はオンライン診断する。この診断で異常が生じると、オンラインログとして、時刻情報と事象情報とをペアにしてフラッシュＲＯＭ１７に書込まれる。徐々にログが蓄積されていく。
【００６６】
上記の実施形態では、時刻信号送出装置２にはＮＴＰサーバが用いられていたが、ＮＴＰサーバと異なる装置でもよく、変形例として、信号処理システムは、時刻源同期機能及び時刻情報送出機能を備える装置を用いることができる。時刻源には、例えばＧＰＳ受信機の出力や、標準電波受信装置が出力する標準時情報や、電話回線からの時刻情報が用いられる。標準電波受信装置は、専用アンテナからの長波帯の標準電波、又は共聴コンセントからの混合電波信号を分波して得た標準電波を受信して標準時情報をデコード出力するものである。
【００６７】
上記の実施形態では、時刻情報をリアルタイムクロックＩＣ１２にＤＳＰ１０が設定する処理はマスタＤＳＰが行うように起動プログラムに予め記述されてあったが、時刻情報をリアルタイムクロックＩＣ１２に設定する処理をスレーブＤＳＰ側のいずれかが行うことも可能である。
【００６８】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００６９】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００７０】
１…信号処理システム（ディジタルシグナルプロセッサシステム）、２…時刻信号送出装置、３…ＤＳＰカード、４…ＶＭＥバス、５…ＣＰＵカード、５ａ…ホストＣＰＵ（ＣＰＵ）、５ｂ…メモリ、６…ネットワーク、７…コンソール装置、８…内部メモリ、９…ＤＭＡコントローラ、１０…ＤＳＰ、１１，１４，１６……データバス、１２…リアルタイムクロックＩＣ（クロック装置）、１３…バスプロトコル変換機能部（バスブリッジ）、１５…外部記憶装置、１７…フラッシュＲＯＭ。
【図１】
2011089913.tif 000003
【図２】
2011089913.tif 000004
【図３】
2011089913.tif 000005
【図４】
2011089913.tif 000006
【図５】
2011089913.tif 000007
【図６】
2011089913.tif 000008