(57)【要約】      （修正有）【課題】圧電素子のためのソフトスタートを実現する高電圧ドライバを提供すること。【解決手段】ドライバは昇圧コンバータと昇圧コンバータを制御するパルス幅変調器３５とパルス幅変調器３５を制御するタイマとを含む。デジタルカウンタなどのタイマはパルス幅変調器３５に、期間の最後が来るまでまたは期間の最後が来ない限り、狭いパルスを生成させる。期間の最後が到来すると、パルス幅変調器３５はタイマによって制御されない。【選択図】図３
2011091993.tif 000002
【特許請求の範囲】
【請求項１】
昇圧コンバータと前記昇圧コンバータを制御するパルス幅変調器とを含むドライバにおいて、その改良は前記パルス幅変調器に結合されたタイマを備え、前記タイマは前記パルス幅変調器に所定の期間が終わらない限り狭いパルスを生成させる、前記ドライバの改良。
【請求項２】
前記パルス幅変調器は、前記所定の期間が終わった後は前記タイマによって制御されない、請求項１に記載のドライバ。
【請求項３】
前記所定の期間はリセットと共に始まる、請求項１に記載のドライバ。
【請求項４】
前記タイマは、クロックパルスの所定数をカウントするよう設定されたデジタルカウンタを含む、請求項１に記載のドライバ。
【請求項５】
前記カウンタは複数のステージを有し、
前記ドライバはさらに、前記所定数を規定するために前記複数のステージのうちの少なくともいくつかと結合された論理回路を含む、請求項４に記載のドライバ。
【請求項６】
昇圧コンバータと前記昇圧コンバータを制御するパルス幅変調器とを含むドライバにおいて、その改良は前記パルス幅変調器に結合されたタイマを備え、前記タイマは前記パルス幅変調器に所定の期間が終わるまで狭いパルスを生成させる、前記ドライバの改良。
【請求項７】
前記パルス幅変調器は、前記所定の期間が終わった後は前記タイマによって制御されない、請求項６に記載のドライバ。
【請求項８】
前記所定の期間はリセットと共に始まる、請求項６に記載のドライバ。
【請求項９】
前記タイマは、クロックパルスの所定数をカウントするよう設定されたデジタルカウンタを含む、請求項６に記載のドライバ。
【請求項１０】
前記カウンタは複数のステージを有し、
前記ドライバはさらに、前記所定数を規定するために前記複数のステージのうちの少なくともいくつかと結合された論理回路を含む、請求項９に記載のドライバ。
【請求項１１】
前記論理回路は前記ステージと結合されたナンドゲートを含み、
前記ナンドゲートは前記パルス幅変調器に結合された第１出力を含む、請求項１０に記載のドライバ。
【請求項１２】
前記論理回路はアンドゲートをさらに含み、
前記アンドゲートは、
クロックパルス源に結合された第１入力と、
前記第１出力と結合された第２入力と、
前記所定の期間が終わった後はクロックパルスを遮断するために前記カウンタと結合されたゲート出力と、
を有する、請求項１１に記載のドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は昇圧回路に関し、特に負荷への起動電流を制限する圧電ドライバなどの昇圧回路に関する。
【背景技術】
【０００２】
圧電アクチュエータは高電圧、特に通常１．５ボルトから１２．６ボルトの範囲にあるバッテリ電圧よりも高い電圧を必要とする。「高」電圧とは２０ボルトから２００ボルトであり、１００ボルトから１２０ボルトが現在の典型的な駆動電圧である。アクチュエータ用のある電源ライン駆動パワーサプライは１０００ボルト程度まで供給する。バッテリから高電圧を生成するのはより難しい。米国特許第7,468,573号 (Dai他)に示されるように、「今日の小さな電子装置において、圧電アクチュエータを駆動するために」必要とされる高電圧は「望ましくない」。５７３特許において提案されている解は、高電圧の単一パルスの代わりに「より低い」電圧の２つのパルスを使用することである。「より低い」電圧は開示されていない。一般に単層アクチュエータは多層アクチュエータよりも高い電圧を必要とする。多層アクチュエータは単層アクチュエータよりも大きなフィードバック力を提供するという利点を有する。
【０００３】
したがって、圧電素子のためのバッテリ駆動ドライバつまりシングルチップパワーサプライが必要である。バッテリからの低電圧をそのドライバのためのより高い電圧に変換するために昇圧回路が使用されうる。昇圧コンバータでは、インダクタに蓄えられたエネルギは高電圧の電流パルスとしてキャパシタに供給される。
【０００４】
図１は、従来良く知られている基本的な昇圧コンバータを模式的に示す。例えば、米国特許第3,913,000号(Cardwell, Jr.)や米国特許第4,527,096 号(Kindlmann)参照。インダクタ１１およびトランジスタ１２は、サプライ１３およびグランドの間に直列に接続されている。トランジスタ１２がオンする（導通する）とインダクタ１１に電流が流れ、インダクタによって生成される磁場にエネルギが蓄えられる。インダクタ１１を流れる電流は、バッテリ電圧やインダクタンスや内部抵抗やトランジスタ１２のオン抵抗に依存して早く増える。トランジスタ１２がオフすると、トランジスタ１２のオフ特性によって決定されるレートで磁場が崩壊する。崩壊のレートは非常に速く、磁場が増えるレートよりも一層速い。インダクタ１１の両端電圧は磁場が崩壊するレートに比例する。１００ボルト以上の電圧が可能である。したがって、低電圧は高電圧に変換される。
【０００５】
トランジスタ１２がオフすると、ジャンクション１５の電圧はキャパシタ１４の電圧よりも相当高くなり、順方向にバイアスされたダイオード１６に電流が流れる。各電流パルスはキャパシタ１４を少しずつ充電し、キャパシタの電荷は徐々に増加する。ある時点で、キャパシタ１４の電圧はサプライ電圧よりも高くなるであろう。ダイオード１６は電流がキャパシタ１４からサプライ１３へ流れるのを防ぐ。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１に示されるコンバータにおける課題は以下の通りである。キャパシタ１４が充電されていない場合、ダイオード１６の両端電圧は最大となり、電流はインダクタの内部抵抗によって制限される。電流を低減するために抵抗を加えると、通常動作時の回路の効率が落ちる。大電流は高電圧を生じせしめ、この高電圧はコンバータによって給電されている圧電素子や他の素子に損傷を与えうる。大電流はまた、昇圧回路に給電している低電圧バッテリに多大な負荷をかけうる。
【０００７】
パルス幅、すなわちトランジスタ１２が導通する期間、は（インダクタが飽和しない限り）電流に影響を与えることが従来知られている。長年、図１の回路は種々のフィードバックループで脚色されてきた。それらのフィードバックループのうちのいくつかはパルス幅を変調する。例えば、米国特許第7,106,036号(Collins)や米国特許第7,129,679号(Inaba他)参照。６７９特許には、スタートアップ中にデューティサイクルを徐々に変えることでコンバータからの出力電圧を徐々に増やすことが開示されている。その徐々に変えることは閉ループフィードバック回路によって達成されているが、そのような閉ループフィードバック回路はコンバータのコストや複雑さや消費電力を顕著に増大させる。
【０００８】
上記に鑑み、したがって本発明の目的は、圧電素子のためのソフトスタートを実現する高電圧ドライバを提供することである。
【０００９】
本発明の別の目的は、シングルチップでバッテリ駆動のドライバによって電力損失を最小化することである。
【００１０】
本発明のさらに別の目的は、昇圧コンバータにおけるピーク電流を制限することである。これにより、インダクタの飽和を防ぐことができ、消費電力を最小化でき、負荷へのダメージを避けることができる。
【００１１】
本発明の他の目的は、昇圧コンバータのためのシンプルなソフトスタートメカニズムを提供することである。
【００１２】
本発明のさらに別の目的は、開ループのソフトスタートコンバータを提供することである。
【課題を解決するための手段】
【００１３】
上述の目的は以下の本発明によって達成される。本発明では、ドライバは昇圧コンバータと昇圧コンバータを制御するパルス幅変調器とパルス幅変調器を制御するタイマとを含む。タイマはパルス幅変調器に、期間の最後が来るまでまたは期間の最後が来ない限り、狭いパルスを生成させる。期間の最後が到来すると、パルス幅変調器はタイマによってではなく他の手段によって制御される。タイマは、ドライバ内のクロック信号源に結合されたデジタルカウンタであることが好ましい。
【図面の簡単な説明】
【００１４】
添付の図面と共に以下の詳細な説明を考慮することによって、本発明のより完全な理解が得られうる。
【００１５】
【図１】従来技術にしたがい構成された昇圧コンバータを模式的に示す図である。
【図２】本発明の動作を説明する際に有用な波形図である。
【図３】本発明の好適な実施の形態にしたがい構成されたドライバのブロック図である。
【発明を実施するための形態】
【００１６】
本発明のある態様にしたがうと、図２に示されるように、コンバータが最初にオンされるとまたはリセットの後、任意の数の狭いパルス２１がトランジスタ１２のゲート１８（図１）に与えられる。パルスが狭いとは、インダクタ１１に誘起される磁場が飽和レベルよりもはるかに小さいという意味である。
【００１７】
任意の数のパルスの後、より広いパルス２２がトランジスタ１２のゲート１８（図１）に与えられ、そのより広いパルス２２はドライバがオフされるかリセットされるまで与えられ続ける。パルス２１はパルス２２よりもパルス当たりでより少ない電荷を与えるので、キャパシタ１４（図１）への初期電流が低減される。キャパシタ１４の両端電圧は曲線２３で描かれるように上昇するが、通常の動作電圧に達することはできない。曲線２５で描かれるように、パルス幅が増えた後に始めてコンバータからの出力電圧は動作レベル２４に達する。ソフトスタートがない場合は、ピーク電流は定常状態の電流の２倍となりうる。ソフトスタートによって、ピーク電流は定常状態の電流よりも小さくなる。
【００１８】
本発明のある実施の形態では、ゲートのデューティサイクルはスタートアップの間５０パーセントであった。デューティサイクルは１２８クロックサイクルの間この値のままで、その後デューティサイクルは定常状態での最適値まで上昇した。使用された特定の回路について、７５パーセントから９０パーセントのデューティサイクルを使用すると最適なパフォーマンスが得られた。クロックレートは１３０ｋＨｚから１７５ｋＨｚであった。これは０．９８５ミリ秒から０．７３１ミリ秒のスタートアップ時間に対応する。
【００１９】
クロックレートがこの周波数範囲にあると、物理的に小さくて安価なインダクタを使用することができる。本発明のある実施の形態において使用されたインダクタは、３３μＨおよび６８μＨのインダクタンスを有していた。電流はインダクタンスと共に上昇し、周波数と共に減少する。より小さいインダクタを使用することもできるが、商業的に許容可能な精度やコストで製造することはより困難である。
【００２０】
図３は、本発明の好適な実施の形態にしたがい構成されたドライバのブロック図である。レジスタまたはカウンタ３１では、その各ステージがナンドゲート３２に結合される。クロック３３からのパルスがカウントされていくと、最終的にはレジスタのビットパターンは全て１（11111111）となるであろう。例えば１６進数では７ＦＨであり、１０進数では１２７である。アンドゲート３４は、最大カウントに到達した後システムがリセットされるまでは、さらにカウントさせないようにする。電源オンは機能的にはリセットと同じである。
【００２１】
ナンドゲート３２からの出力がハイ（論理１）である間は、パルス幅変調器３５は狭いパルス２１（図２）を生成する。レジスタ３１のビットパターンが全て１になると、ナンドゲート３２からの出力はハイからロー（論理０）に切り替わる。このため、パルス幅変調器３５はより広いパルス２２（図２）を生成することとなる。したがって、当初、コンバータ４１は通常の動作電圧よりも低い電圧を生成する。圧電素子４３を駆動する増幅器４２のサプライ電圧は通常より低い。したがって、過剰な電圧が圧電素子４３に到達するのが防がれる。通常の動作電圧が達成されると、過剰な電圧は起こりえない。
【００２２】
ナンドゲート３２からの出力がローになると、それはパルス幅変調器３５の制御をリリースし、入力３７、３８などの他の入力に渡す。これらの入力は例えば周波数およびパルス幅を制御することができ、電圧調節または他のニーズのための適切なループに結合されうる。主にパルス幅は図２に示されるとおり増大するが、これは制御入力３７、３８に対する限定を示唆するものではない。制御入力３７、３８は、少なくとも一瞬、パルス幅をパルス２１（図２）よりも小さくしてもよい。
【００２３】
パルス幅変調のための回路は従来よく知られている。パルス幅は種々の回路によって決定されうる。例えば、カウンタのカウントがパルス幅を表してもよく、この場合ナンド回路３２からの出力はそのようなカウンタの１ビットを制御してもよい。
【００２４】
このように本発明は、圧電素子のためのソフトスタートドライバであってバッテリから駆動されるために昇圧コンバータを必要とするドライバを提供する。そのドライバは起動電流を制限し電力損失を最小化する。ピーク電流は制限され、そのためインダクタの飽和や負荷へのダメージが防止される。開ループ制御であるため、昇圧コンバータについてのシンプルなソフトスタートメカニズムが提供される。カウンタや論理回路やパルス幅変調回路についての既存のライブラリを使用し本発明にしたがってそれらを組み合わせることで、本発明は容易に単一の集積回路に実装されうる。
【００２５】
本発明を以上のように説明してきたが、本発明の範囲内で種々の変形例が可能であることは当業者には理解されるであろう。例えば、与えられた特定の数値は例示のみを目的とする。ナンドゲート（負論理）の使用は、代わりに正論理が使用され得ないことを意味するものではない。他の種類のカウンタや異なる周辺論理回路が代わりに使用されうる。例えば、スタートアップの終了を示すためにキャリービットを使用してもよい。スタートアップの終了を示すために、任意の数、例えば４３Ｈ、がその数を感知するための適切な周辺論理回路と共に使用されてもよい。本発明は、米国特許第5,313,141号(Kimball)に記載されているような単一出力インバータと共に使用されてもよい。パルス幅変調器はカウンタと同じクロック信号を使用してもよいし、他のクロック信号を使用してもよい。
【図１】
2011091993.tif 000003
【図２】
2011091993.tif 000004
【図３】
2011091993.tif 000005
【外国語明細書】
2011091993000001.pdf