(57)【要約】【課題】スイッチングレギュレータにおいて、制御方式を切り換える際の出力電圧を適切に制御する。【解決手段】徐々に電圧値が上昇又は下降する閾値信号Ｓ５を出力する閾値信号出力回路２０２ｂと、三角波又は鋸波である基準信号Ｓ４と閾値信号Ｓ５とを比較し、基準信号Ｓ４と閾値信号Ｓ５との大小関係に応じたパルス幅を有する比較信号Ｓ６を生成して出力する比較器２０２ｃとを設ける。そして、基準信号Ｓ４に基づいて生成されたパルス幅変調信号Ｓ２のパルス幅を比較信号Ｓ６のパルス幅で変調したスイッチング制御信号Ｓ７によりスイッチング素子Ｍ２を制御する。【選択図】図１
2011109759.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子の導通状態／遮断状態をスイッチング制御信号のパルス幅に応じて切り換えるパルス幅変調制御を行うことによって、入力電圧を昇圧又は降圧した出力電圧を出力することが可能なスイッチングレギュレータ、の制御回路であって、
徐々に電圧値が上昇又は下降する閾値信号を出力する閾値信号出力回路と、
前記複数のスイッチング素子の導通状態／遮断状態を制御するスイッチング制御信号を生成するために用いられる三角波又は鋸波である基準信号と、前記閾値信号と、を比較し、前記基準信号と前記閾値信号との大小関係に応じたパルス幅を有する比較信号を生成して出力する比較器と、
を備え、
前記基準信号に基づいて生成されたパルス幅変調信号のパルス幅を前記比較信号のパルス幅によって変調した前記スイッチング制御信号を生成することを特徴とする制御回路。
【請求項２】
請求項１に記載のスイッチングレギュレータの制御回路であって、
前記閾値信号出力回路は、スイッチングレギュレータをパルス幅変調制御から他の制御方式へ切り換える際、又は、スイッチングレギュレータを他の制御方式からパルス幅変調制御へ切り換える際に前記閾値信号を上昇開始又は下降開始させることを特徴とする制御回路。
【請求項３】
請求項２に記載のスイッチングレギュレータの制御回路であって、
前記他の制御方式は、パルス周波数制御であることを特徴とする制御回路。
【請求項４】
請求項１〜３のいずれか１つに記載のスイッチングレギュレータの制御回路であって、
前記閾値信号出力回路は、徐々に電圧値が上昇又は下降する充放電電圧を前記閾値信号として出力する充放電回路であることを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータの制御回路に関する。
【背景技術】
【０００２】
図５は、従来の同期整流方式降圧型スイッチングレギュレータ１００の構成を示す図である。スイッチングレギュレータ１００は、制御回路１０２と２つのパワートランジスタＭ１，Ｍ２を含んで構成される。制御回路１０２は、三角波又は鋸波からなる基準信号と出力電圧からのフィードバック電圧とを比較して得られたパルス幅変調信号（ＰＷＭ信号）を受けて、パワートランジスタＭ１，Ｍ２を同時にオン状態としないように所定のデューティ比を有するスイッチング制御信号Ｓ１，Ｓ２を生成して出力する駆動回路１０２ａを含んで構成される。これにより、パワートランジスタＭ１，Ｍ２をパルス幅変調制御（ＰＷＭ制御）して、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このようなスイッチングレギュレータ１００において、軽負荷時の効率を上げるために、ＰＷＭ制御からスイッチング制御信号のパルスのオン期間又はオフ期間を固定して周波数を変調させるパルス周波数変調制御（ＰＦＭ制御）へ切り換えることがある。ＰＦＭ制御では、パワートランジスタＭ２を常時オフ状態とする。
【０００４】
しかしながら、ＰＷＭ制御からＰＦＭ制御への切替時、又は、ＰＦＭ制御からＰＷＭ制御への切替時において、パワートランジスタＭ２の制御を急激に切り換えるとスイッチングレギュレータ１００の出力電圧Ｖｏｕｔにオーバーシュートやアンダーシュートが発生してしまう。
【０００５】
本発明は、上記課題を解決することができるスイッチングレギュレータの制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの態様は、複数のスイッチング素子の導通状態／遮断状態をスイッチング制御信号のパルス幅に応じて切り換えるパルス幅変調制御を行うことによって、入力電圧を昇圧又は降圧した出力電圧を出力することが可能なスイッチングレギュレータ、の制御回路であって、徐々に電圧値が上昇又は下降する閾値信号を出力する閾値信号出力回路と、前記複数のスイッチング素子の導通状態／遮断状態を制御するスイッチング制御信号を生成するために用いられる三角波又は鋸波である基準信号と、前記閾値信号と、を比較し、前記基準信号と前記閾値信号との大小関係に応じたパルス幅を有する比較信号を生成して出力する比較器と、を備え、前記基準信号に基づいて生成されたパルス幅変調信号のパルス幅を前記比較信号のパルス幅によって変調した前記スイッチング制御信号を生成することを特徴とする制御回路である。
【０００７】
ここで、前記閾値信号出力回路は、スイッチングレギュレータをパルス幅変調制御から他の制御方式へ切り換える際、又は、スイッチングレギュレータを他の制御方式からパルス幅変調制御へ切り換える際に前記閾値信号を上昇開始又は下降開始させることが好適である。特に、前記他の制御方式は、パルス周波数制御であることが好適である。
【０００８】
また、前記閾値信号出力回路は、徐々に電圧値が上昇又は下降する充放電電圧を前記閾値信号として出力する充放電回路であることが好適である。
【発明の効果】
【０００９】
本発明によれば、スイッチングレギュレータの出力電圧を適切に制御することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態におけるスイッチングレギュレータの構成を示す図である。
【図２】本発明の実施の形態におけるスイッチングレギュレータの動作を示すタイミングチャートである。
【図３】本発明の実施の形態におけるスイッチングレギュレータの動作を示すタイミングチャートである。
【図４】本発明の実施の形態における閾値信号出力回路の構成を示す図である。
【図５】従来のスイッチングレギュレータの構成を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態におけるスイッチングレギュレータ２００は、図１に示すように、制御回路２０２及びパワースイッチング素子Ｍ１，Ｍ２を含んで構成される。本実施の形態では、同期整流方式降圧型スイッチングレギュレータを例に説明するが、本発明の適用範囲はこれに限定されるものではなく、昇圧型スイッチングレギュレータ等にも同様に適用することができる。
【００１２】
スイッチングレギュレータ２００は、パワースイッチング素子Ｍ１，Ｍ２の導通状態／遮断状態をスイッチング制御信号Ｓ１，Ｓ７によって制御することによって、入力電圧ＶｉｎをインダクタＬ及びキャパシタＣによって降圧して出力電圧Ｖｏｕｔとして出力する。スイッチングレギュレータ２００は、パルス幅変調制御（ＰＷＭ制御）とパルス周波数変調制御（ＰＦＭ制御）とを切り替え可能である。スイッチングレギュレータ２００の各部の信号を図２及び図３に示す。
【００１３】
なお、図２は、スイッチングレギュレータ２００をＰＷＭ制御からＰＦＭ制御に切り換えるときのタイミングチャートを示し、図３は、スイッチングレギュレータ２００をＰＦＭ制御からＰＷＭ制御に切り換えるときのタイミングチャートを示す。
【００１４】
制御回路２０２は、駆動回路２０２ａ、閾値信号出力回路２０２ｂ、比較器２０２ｃ及びアンド素子２０２ｄを含んで構成される。
【００１５】
駆動回路２０２ａは、基準となる三角波又は鋸波である基準信号Ｓ４を受けて、出力電圧Ｖｏｕｔのフィードバック信号ＶＦＤを閾値として、基準信号Ｓ４がフィードバック信号ＶＦＤを超えている期間だけハイレベルとなるパルス幅変調信号ＰＷＭを生成する。パルス幅変調信号ＰＷＭに応じて、パワースイッチング素子Ｍ１，Ｍ２を同時にオン状態としないようにパルス幅を調整したパルス幅変調信号Ｓ１，Ｓ２を生成して出力する。パルス幅変調信号Ｓ１は、スイッチング制御信号Ｓ１としてパワースイッチング素子Ｍ１の制御端子に入力される。パルス幅変調信号Ｓ２は、アンド素子２０２ｄへ入力される。
【００１６】
閾値信号出力回路２０２ｂは、図４に示すように、充放電回路を含んで構成される。制御信号Ｓ３は、スイッチングレギュレータ２００をＰＷＭ制御する際にはハイレベルとされ、ＰＦＭ制御する際にはローレベルにされる。スイッチＭ３，Ｍ４は、制御信号Ｓ３がハイレベルになるとそれぞれオン状態及びオフ状態となる。このとき、定電流源Ｉ１によってコンデンサＣｘが充電され、コンデンサＣｘの端子電圧が閾値信号Ｓ５として比較器２０２ｃへ出力される。閾値信号Ｓ５は、所定の時定数で最大充電電圧Ｖｍａｘまで充電される。最大充電電圧Ｖｍａｘは、三角波又は鋸波である基準信号Ｓ４の波高値よりも高くなるようにコンデンサＣｘの容量を設定する。一方、スイッチＭ３，Ｍ４は、制御信号Ｓ３がローレベルになるとそれぞれオフ状態及びオン状態となる。このとき、定電流源Ｉ２によってコンデンサＣｘが放電され、コンデンサＣｘの端子電圧が閾値信号Ｓ５として比較器２０２ｃへ出力される。閾値信号Ｓ５は、所定の時定数で放電される。
【００１７】
比較器２０２ｃは、基準信号Ｓ４及び閾値信号Ｓ５を受けて、基準信号Ｓ４が閾値信号Ｓ５を超える期間だけローレベルとなる比較信号Ｓ６を出力する。ＰＷＭ制御が連続的に行われている間は、閾値信号Ｓ３は最大充電電圧Ｖｍａｘを維持し続けるので、基準信号Ｓ４が閾値信号Ｓ３を越えることはなく、比較信号Ｓ６はハイレベルを維持する。ＰＷＭ制御からＰＦＭ制御へ切り換えられる際には、閾値信号出力回路２０２ｂから出力される閾値信号Ｓ５は図２に示すように時間的に徐々に低下するので、比較信号Ｓ６は時間的に徐々にローレベル期間が広がっていくパルス幅変調信号となる。一方、ＰＦＭ制御からＰＷＭ制御へ切り換えられる際には、閾値信号出力回路２０２ｂから出力される閾値信号Ｓ５は図３に示すように時間的に徐々に上昇するので、比較信号Ｓ６は時間的に徐々にローレベル期間が狭まっていくパルス幅変調信号となる。比較信号Ｓ６は、アンド素子２０２ｄへ入力される。ＰＦＭ制御が連続的に行われている間は、基準信号Ｓ４が閾値信号Ｓ３を越え続けるので、比較信号Ｓ６はローレベルを維持する。
【００１８】
アンド素子２０２ｄは、パルス幅変調信号Ｓ２及び比較信号Ｓ６を受けて、パルス幅変調信号Ｓ２と比較信号Ｓ６の論理積を演算して補正されたパルス幅変調信号Ｓ７を出力する。ＰＷＭ制御が連続的に行われている間は、比較信号Ｓ６はハイレベルを維持し続け、パルス幅変調信号Ｓ２と比較信号Ｓ６の論理積はパルス幅変調信号Ｓ２と等しくなる。ＰＷＭ制御からＰＦＭ制御へ切り換えられる際には比較信号Ｓ６は時間的に徐々にローレベル期間が広がっていくパルス幅変調信号となるので、パルス幅変調信号Ｓ２と比較信号Ｓ６の論理積であるスイッチング制御信号Ｓ７は、図２に示すように、徐々にローレベル期間が広がり、最終的には完全にローレベルとなるパルス幅変調信号となる。ＰＦＭ制御からＰＷＭ制御へ切り換えられる際には、比較信号Ｓ６は時間的に徐々にローレベル期間が狭まっていくパルス幅変調信号となるので、パルス幅変調信号Ｓ２と比較信号Ｓ６の論理積であるスイッチング制御信号Ｓ７は、図３に示すように、徐々にローレベル期間が狭まり、最終的にはパルス幅変調信号Ｓ２と等しくなるパルス幅変調信号となる。ＰＦＭ制御が連続的に行われている間は、比較信号Ｓ６はローレベルを維持し続け、パルス幅変調信号Ｓ２と比較信号Ｓ６の論理積もローレベルを維持し続ける。スイッチング制御信号Ｓ７は、パワースイッチング素子Ｍ２の制御端子に入力される。
【００１９】
スイッチング制御信号Ｓ１は、パワースイッチング素子Ｍ１の制御端子に入力される。パワースイッチング素子Ｍ１は、スイッチング制御信号Ｓ１がハイレベルのときにオン状態（導通状態）となり、ローレベルのときにオフ状態（遮断状態）となる。
【００２０】
スイッチング制御信号Ｓ７は、パワースイッチング素子Ｍ２の制御端子に入力される。パワースイッチング素子Ｍ２は、スイッチング制御信号Ｓ７がハイレベルのときにオン状態（導通状態）となり、ローレベルのときにオフ状態（遮断状態）となる。
【００２１】
ＰＷＭ制御が連続的に行われている間は、スイッチング制御信号Ｓ７はスイッチング制御信号Ｓ２と等しくなり、駆動回路２０２ａから出力されるスイッチング制御信号Ｓ１，Ｓ７に応じたＰＷＭ制御が実行される。
【００２２】
また、ＰＷＭ制御からＰＦＭ制御へ切り換えられる際には、スイッチング制御信号Ｓ７は徐々にローレベル期間が広がり、最終的には完全にローレベルとなるパルス幅変調信号となるので、パワースイッチング素子Ｍ２はパルス幅変調信号Ｓ２と等しいパルス信号で制御される状態から、徐々にオフ状態（遮断状態）となる期間が長くなり、最終的に完全にオフ状態（遮断状態）となる。
【００２３】
また、ＰＦＭ制御からＰＷＭ制御へ切り換えられる際には、スイッチング制御信号Ｓ７は徐々にローレベル期間が狭まり、最終的にはパルス幅変調信号Ｓ２と等しくなるパルス幅変調信号となるので、パワースイッチング素子Ｍ２は完全にオフ状態（遮断状態）から、徐々にオフ状態（遮断状態）となる期間が短く、最終的にパルス幅変調信号Ｓ２と等しいパルス信号で制御される状態となる。
【００２４】
また、ＰＦＭ制御が連続的に行われている間は、スイッチング制御信号Ｓ７はローレベルとなり、パワースイッチング素子Ｍ２は完全にオフ状態（遮断状態）を維持し続ける。
【００２５】
以上のように、本実施の形態におけるスイッチングレギュレータ２００では、ＰＷＭ制御から他の制御方式に切り換える際、又は、他の制御方式からＰＷＭ制御に切り換える際にパワートランジスタＭ２の制御を徐々に完全にオフ状態（遮断状態）としたり、完全にオフ状態（遮断状態）から徐々にＰＷＭ制御に切り換えたりすることができる。これにより、切替時において、出力電圧Ｖｏｕｔにオーバーシュートやアンダーシュートが発生することを防ぐことができる。
【符号の説明】
【００２６】
１００，２００  スイッチングレギュレータ、１０２  制御回路、１０２ａ  駆動回路、２０２  制御回路、２０２ａ  駆動回路、２０２ｂ  閾値信号出力回路、２０２ｃ  比較器、２０２ｄ  アンド素子。
【図１】
2011109759.tif 000003
【図２】
2011109759.tif 000004
【図３】
2011109759.tif 000005
【図４】
2011109759.tif 000006
【図５】
2011109759.tif 000007