(57)【要約】【課題】上下の位置関係にある下部電極同士の接触抵抗が低く、かつ、その接続部分の機械的強度が高い半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、第２層間絶縁膜を穿孔して第１下部電極の一部を露出させる第１の開口を複数形成する工程と、第１の開口の内側壁に第２の絶縁膜を形成する工程と、第１の開口の底部の周りの第１層間絶縁膜及び第２層間絶縁膜を除去する工程と、第１の開口内の前記第２の絶縁膜上及び第２の絶縁膜以外の内壁上に、第１下部電極に接触すると共に内側が第３の絶縁膜で充填された第２下部電極を形成することによって、複数の円筒型キャパシタの第２下部電極とその内側を充填する第３の絶縁膜とがそれらの上端面を露出するように埋め込まれた第２層間絶縁膜を形成する工程を備えることを特徴とする。【選択図】図１２
2011091255.tif 000002
【特許請求の範囲】
【請求項１】
複数の円筒型キャパシタの第１下部電極とその内側を充填する第１の絶縁膜とがそれらの上端面を露出するように埋め込まれた第１層間絶縁膜上に、第２層間絶縁膜を形成する第１の工程と、
前記第２層間絶縁膜を穿孔すると共に前記第１層間絶縁膜の一部及び前記第１下部電極の一部を除去することによって、前記第１下部電極の一部を露出させる第１の開口を複数形成する第２の工程と、
前記第１の開口の内側壁に第２の絶縁膜を形成する第３の工程と、
前記第２の絶縁膜がエッチング停止膜として作用する条件で湿式エッチングを行って、前記第１の開口の底部の周りの前記第１層間絶縁膜及び前記第２層間絶縁膜を除去する第４の工程と、
前記第１の開口内の前記第２の絶縁膜上及び該第２の絶縁膜以外の内壁上に、前記第１下部電極に接触すると共に内側が第３の絶縁膜で充填された第２下部電極を形成することによって、複数の円筒型キャパシタの第２下部電極とその内側を充填する第３の絶縁膜とがそれらの上端面を露出するように埋め込まれた第２層間絶縁膜を形成する第５の工程と、を備え、
第１の工程から第５の工程をこの順で少なくとも１回繰り返し行った後に、
湿式エッチングを行って、全ての前記層間絶縁膜を除去して全ての前記下部電極の側壁を露出させる第６の工程と、
全ての前記下部電極を覆う誘電体膜及び上部電極膜を順に堆積して複数段のキャパシタ群を形成する第７の工程と、を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数段のキャパシタ群を埋めるように多結晶シリコン膜を形成する第８の工程と、
前記多結晶シリコン膜上にプレート電極を形成する第９の工程とをさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第５の工程は、
前記第１の開口内の前記第２の絶縁膜上及び該第２の絶縁膜上以外の内壁並びに前記第２層間絶縁膜上に、前記第１下部電極に接触する第２下部電極用導電膜を形成する工程と、
前記第２下部電極用導電膜上に前記第３の絶縁膜を形成して、前記第１の開口を充填すると共に、前記第２層間絶縁膜上に前記第１下部電極膜用導電膜を介して前記第３の絶縁膜を堆積する工程と、
前記第３の絶縁膜の一部及び前記第２下部電極用導電膜の一部を除去して、前記第２下部電極用導電膜を前記第１の開口ごとに分離し、前記第１の開口ごとに第２下部電極を形成する工程と、からなることを特徴とする請求項１又は２のいずれかに記載の半導体装置の製造方法。
【請求項４】
前記第１の工程における前記第１下部電極とその内側を充填する前記第１の絶縁膜とがそれらの上端面を露出するように埋め込まれた前記第１層間絶縁膜は、
半導体基板上に複数の容量コンタクトパッドを形成する工程と、
前記容量コンタクトパッドを覆う第４の絶縁膜と第１層間絶縁膜とを順次形成する工程と、
前記第１層間絶縁膜および前記第４の絶縁膜を穿孔し、前記容量コンタクトパッドの上面の一部を露出させる第２の開口を複数形成する工程と、
前記第２の開口の内側壁及び底面、前記容量コンタクトパッドの上面、並びに、前記第１層間絶縁膜の上に第１下部電極用導電膜を形成する工程と、
前記第１下部電極用導電膜上に第１の絶縁膜を形成して、前記第２の開口を充填すると共に、前記第１層間絶縁膜上に前記第１下部電極用導電膜を介して第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜の一部及び前記第１下部電極用導電膜の一部を除去して、前記第１下部電極用導電膜を前記第２の開口ごとに分離し、前記第２の開口ごとに第１下部電極を形成する工程と、をこの順で行うことにより形成されることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、複数段のシリンダー型（円筒型）キャパシタ群を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化の進展に伴い、半導体装置を構成する各部材に供される面積が縮小されている。たとえば、メモリセル部と周辺回路部とを有するＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子においては、メモリセル部の面積が縮小されつつある。また、メモリセル部を構成するキャパシタが十分な静電容量を確保できるように、キャパシタの形状を立体形状とすることが一般的に行われている（特許文献１〜３）。
例えば、キャパシタの下部電極をシリンダー型にして、その底部に対する高さのアスペクト比を大きくするとともに、下部電極の外部側壁（側面）をキャパシタとして利用するものが知られている。この構成により、キャパシタの表面積を拡大し、十分な静電容量を確保している。
【０００３】
しかし、アスペクト比が高くなることにより、キャパシタ用のシリンダー穴形成時の加工マージンの低下が問題となっている。この解決策の一つとして、シリンダー型（円筒型）のキャパシタを複数段積み重ねた構造が知られている。キャパシタを複数段積み重ねるために、各段のキャパシタ用のシリンダー穴形成時の加工マージンは向上し、かつ、所望の値のシリンダー高さを確保できるため、静電容量の確保も可能となる。
【０００４】
図１〜図５に例として、シリンダー型（円筒型）キャパシタの２段構造の製造方法を示す。
【０００５】
図１に示すように、図示しない基板上に形成したＭＯＳ型トランジスタ及びその配線を覆う絶縁膜１を形成する。
次に、ＭＯＳ型トランジスタのソース・ドレイン領域の、ビット配線と接続していない領域の表面を露出させるように絶縁膜１に開口（コンタクトホール）を形成し、コンタクトホール内にコンタクトプラグ２を充填する。
次に、コンタクトプラグ２に接続する容量コンタクトパッド３を形成し、絶縁膜２及び容量コンタクトパッド３を覆う絶縁膜４を形成する。
次に、絶縁膜４を覆うように、第１層間絶縁膜５を形成する。
次に、第１層間絶縁膜５の、容量コンタクトパッド３の位置に対応する位置に開口７ａを形成する。
次に、この開口７ａの内側面及び底面並びに第１層間絶縁膜５上を第１下部電極用導電膜６ａで被覆する。
次に、第１下部電極用導電膜６ａ上に絶縁膜７を形成して、開口７ａを充填すると共に、第１層間絶縁膜５上に第１下部電極用導電膜６ａを介して絶縁膜７を堆積する。
【０００６】
次いで、図２に示すように、第１下部電極用導電膜６ａを介して第１層間絶縁膜５上に堆積している絶縁膜７及びその下の第１下部電極用導電膜６ａを除去して、第１下部電極用導電膜６ａを開口７ａごとに分離し、開口７ａごとに筒状若しくはシリンダー状の第１下部電極６を形成する。
【０００７】
次いで、図３に示すように、円筒型キャパシタの第１下部電極６とその内側を充填する絶縁膜７とがそれらの上端面を露出するように埋め込まれた第１層間絶縁膜５上に、第２層間絶縁膜８を形成する。
次に、この第２層間絶縁膜８を穿孔すると共に絶縁膜７の一部及び第１下部電極６の一部を除去することによって、第１下部電極６の一部を露出させる開口１１ａを複数形成する。
次に、この開口１１ａの内側面及び底面並びに第２層間絶縁膜８上を第２下部電極用導電膜で被覆する。
次に、第２下部電極用導電膜上に絶縁膜１１を形成して、開口１１ａを充填すると共に、第２層間絶縁膜８上に第２下部電極用導電膜を介して絶縁膜１１を堆積する。
次に、第２下部電極用導電膜を介して第２層間絶縁膜８上に堆積している絶縁膜１１及びその下の第２下部電極用導電膜を除去して、第２下部電極用導電膜を開口１１ａごとに分離し、開口１１ａごとに筒状若しくはシリンダー状の第２下部電極１０を形成する。
【０００８】
次いで、図４に示すように、湿式エッチングを行って、第１層間絶縁膜５及び第２層間絶縁膜８を除去して第１下部電極６及び第２下部電極１０の側壁を露出させる。
【０００９】
次いで、図５に示すように、第１下部電極６及び第２下部電極１０を覆う誘電体膜１２及び上部電極膜１３を順に堆積して複数段のキャパシタ群を形成する。
次に、複数段のキャパシタ群を埋めるように多結晶シリコン膜１４を形成する。
次に、多結晶シリコン膜１４上にプレート電極１５を形成する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−８０００９号公報
【特許文献２】特開２００４−３１１９１８号公報
【特許文献３】特開２００５−６４５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１〜図５に示した製造方法で作製した従来のシリンダー型キャパシタでは、図６に示すように、シリンダー状の第１下部電極６及び第２下部電極１０に位置合わせズレが生じた場合、第１下部電極６と第２下部電極１０との接触面積が低下してその接触抵抗が増大したり、第１層間絶縁膜５及び第２層間絶縁膜８を除去する湿式エッチング時に下部電極が倒れたりするという問題があった。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、複数の円筒型キャパシタの第１下部電極とその内側を充填する第１の絶縁膜とがそれらの上端面を露出するように埋め込まれた第１層間絶縁膜上に、第２層間絶縁膜を形成する第１の工程と、前記第２層間絶縁膜を穿孔すると共に前記第１層間絶縁膜の一部及び前記第１下部電極の一部を除去することによって、前記第１下部電極の一部を露出させる第１の開口を複数形成する第２の工程と、前記第１の開口の内側壁に第２の絶縁膜を形成する第３の工程と、前記第２の絶縁膜がエッチング停止膜として作用する条件で湿式エッチングを行って、前記第１の開口の底部の周りの前記第１層間絶縁膜及び前記第２層間絶縁膜を除去する第４の工程と、前記第１の開口内の前記第２の絶縁膜上及び該第２の絶縁膜以外の内壁上に、前記第１下部電極に接触すると共に内側が第３の絶縁膜で充填された第２下部電極を形成することによって、複数の円筒型キャパシタの第２下部電極とその内側を充填する第３の絶縁膜とがそれらの上端面を露出するように埋め込まれた第２層間絶縁膜を形成する第５の工程と、を備え、第１の工程から第５の工程をこの順で少なくとも１回繰り返し行った後に、湿式エッチングを行って、全ての前記層間絶縁膜を除去して全ての前記下部電極の外側壁を露出させる第６の工程と、全ての前記下部電極を覆う誘電体膜及び上部電極膜を順に堆積して複数段のキャパシタ群を形成する第７の工程と、を行うことを特徴とするものである。
【発明の効果】
【００１３】
以上説明した本発明の半導体装置の製造方法によれば、第２の絶縁膜がエッチング停止膜として作用する条件で湿式エッチングを行って第１の開口の底部の周りの第１層間絶縁膜及び第２層間絶縁膜を除去し、それによって第１下部電極の上部の外側壁を露出するので、その後、第１の開口内の内壁に形成された第２下部電極はその露出された第１下部電極の上部の外側壁に接触することになるので、第１下部電極と第２下部電極との接触面積が増大し、接触抵抗が低下する。従って、シリンダー状の第１下部電極及び第２下部電極に位置合わせズレが生じた場合でも、接触抵抗の増大は防止される。
【００１４】
また、第１の開口の底部の周りの第１層間絶縁膜及び第２層間絶縁膜を除去によって、第１の開口の底部が拡大し、その拡大した第１の開口に第３の絶縁膜が充填されるので、第１下部電極と第２下部電極との接続部の機械的強度が増大し、層間絶縁膜を除去する湿式エッチング時の下部電極倒れが防止される。
【図面の簡単な説明】
【００１５】
【図１】従来の半導体装置の製造方法の一工程を示す断面模式図である。
【図２】従来の半導体装置の製造方法の一工程を示す断面模式図である。
【図３】従来の半導体装置の製造方法の一工程を示す断面模式図である。
【図４】従来の半導体装置の製造方法の一工程を示す断面模式図である。
【図５】従来の半導体装置の製造方法の一工程を示す断面模式図である。
【図６】従来の半導体装置の製造方法において湿式エッチング時に起き得る問題を示す断面模式図である。
【図７】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【図８】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【図９】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【図１０】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【図１１】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【図１２】本発明の半導体装置の製造方法の一工程を示す断面模式図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明を適用した実施形態について詳細に説明する。尚、以下の図は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１７】
図７から図１２は半導体装置の製造方法の各工程の断面模式図を示している。
本発明の実施形態である半導体装置の製造方法は、第１下部電極６がその上端面を露出するように埋め込まれた第１層間絶縁膜５上に第２層間絶縁膜２１を形成する工程（第１の工程）と、第２層間絶縁膜２１を穿孔し、第１下部電極６の一部を露出させる第１の開口２２を複数形成する工程（第２の工程）と、第１の開口２２の内側壁２２ａに第２の絶縁膜２３を形成する工程（第３の工程）と、湿式エッチングを行って第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１を除去する工程（第４の工程）と、第１の開口２２内の第２の絶縁膜２３上及び該第２の絶縁膜以外の内壁上に第１下部電極６に接触する第２下部電極２５を形成する工程（第５の工程）と、第１層間絶縁膜５及び第２層間絶縁膜２１を除去して第１下部電極６及び第２下部電極２５の外側壁を露出させる工程（第６の工程）と、第１下部電極６及び第２下部電極２５を覆う誘電体膜２７及び上部電極膜２８を順に堆積して２段のキャパシタ群を形成する工程（第７の工程）と、から概略構成されている。
本実施形態では２段のキャパシタ群を形成するが、３段以上のキャパシタ群を形成する場合には、第６の工程を行う前に第１の工程から第５の工程を所望の段数により、２回以上繰り返し行う。
以下、各工程について図７から図１２を用いて詳細に説明する。
【００１８】
＜第１の工程＞
第１の工程における第１下部電極６とその内側を充填する第１の絶縁膜７とがそれらの上端面を露出するように埋め込まれた第１層間絶縁膜５は例えば、図示しない半導体基板上に複数の容量コンタクトパッド３を形成する工程と、容量コンタクトパッド３を覆う第４の絶縁膜４と第１層間絶縁膜５とを順次形成する工程と、第１層間絶縁膜５および第４の絶縁膜４を穿孔し、容量コンタクトパッド３の上面の一部を露出させる第２の開口７ａを複数形成する工程と、第２の開口７ａの内側壁及び底面、容量コンタクトパッド３の上面、並びに、第１層間絶縁膜５の上に第１下部電極用導電膜６ａを形成する工程と、第１下部電極用導電膜６ａ上に第１の絶縁膜７を形成して、第２の開口７ａを充填すると共に、第１層間絶縁膜５上に第１下部電極用導電膜６ａを介して第１の絶縁膜７を堆積する工程と、第１の絶縁膜７の一部及び第１下部電極用導電膜６ａの一部を除去して、第１下部電極用導電膜６ａを第２の開口７ａごとに分離し、第２の開口７ａごとに第１下部電極６を形成する工程と、をこの順で行うことにより形成することができる。
以下、図７を用いてそれぞれの工程について詳細に説明する。
【００１９】
まず、シリコン（Ｓｉ）からなる半導体基板上に、図示しないＭＯＳ型トランジスタを形成する。ＭＯＳ型トランジスタは、プレーナ型、溝ゲート型、縦チャネル型等が使用可能であり、その構成は特に限定されない。次いで、ＭＯＳ型トランジスタのソース・ドレイン領域に、図示しないビット配線を形成する。
【００２０】
次に、ＭＯＳ型トランジスタ及びビット配線を覆うように、酸化シリコン膜（ＳｉＯ２）からなる層間絶縁膜１を形成する。
【００２１】
次に、ＭＯＳ型トランジスタのソース・ドレイン領域の、ビット配線と接続していない領域の表面を露出させるように、層間絶縁膜１に開口（コンタクトホール）を形成する。
次いで、コンタクトホール内に、タングステン（Ｗ）等の高融点金属や、リン等の不純物を導入した多結晶シリコンを充填して、コンタクトプラグ２を形成する。このコンタクトプラグ２により、ＭＯＳ型トランジスタのソース・ドレイン領域と、後述する容量コンタクトパッド３が接続される構成となる。また、コンタクトプラグ２は、複数積層した構成でも構わない。
【００２２】
次に、コンタクトプラグ２上に複数の容量コンタクトパッド３を形成する。まず、層間絶縁膜１を覆うように、不純物を導入した多結晶シリコンやタングステンからなる導電膜を成膜する。次いで、既存のフォトリソグラフィとドライエッチング技術によって、導電膜をパターニングする。これにより、タングステンを含む積層膜からなる容量コンタクトパッド３がコンタクトプラグ２上に形成される。この容量コンタクトパッド３は、後に形成する第一の下部電極６の底部のサイズよりも大きくなるようなサイズとする。この容量コンタクトパッド３を介して、コンタクトプラグ２と、後述する第一の下部電極６とは導通することとなる。
【００２３】
次に、ＬＰ−ＣＶＤ[Low Pressure-Chemical Vapor Deposition]法等により、層間絶縁膜１及び容量コンタクトパッド３を覆うように、窒化シリコン（Ｓｉ３Ｎ４）からなるストッパー絶縁膜（第４の絶縁膜）４を形成する。ストッパー絶縁膜４は湿式エッチングのストーパーの役割を有する。
【００２４】
次に、ＰＥ−ＣＶＤ[Plasma Enhanced-CVD]法により、ストッパー絶縁膜４を覆うように、酸化シリコン膜からなる第１層間絶縁膜５を、１．０μｍ程度の厚みで形成する。このとき、第１層間絶縁膜５は、酸化シリコン膜の単層構造に限られず、ＢＰＳＧ[Boro Phospho Silicate Glass]膜と酸化シリコン膜を順次堆積した積層構造としてもよい。
【００２５】
次に、筒状若しくはシリンダー状の第１下部電極６を形成する。
まず、容量コンタクトパッド３の位置に第２の開口７ａを形成するように、第１層間絶縁膜５上に図示しない保護用絶縁膜（フォトレジスト膜等）を用いて開口パターンを形成する。次いでドライエッチングを行い、容量コンタクトパッド３上の第１層間絶縁膜５及びストッパー絶縁膜４を除去する。これにより、容量コンタクトパッド３の表面の一部を露出させる第２の開口７ａを、複数の容量コンタクトパッド３に対応して複数形成することができる。
次いで、第２の開口７ａの内側壁及び底面を、容量コンタクトパッド３の上面、並びに、第１層間絶縁膜５の上に、１０ｎｍ厚程度の窒化チタン（ＴｉＮ）等の導電膜（第１下部電極用導電膜）６ａで被覆する。
次に、第１下部電極用導電膜６ａ上に第１の絶縁膜７を形成して、第２の開口７ａを充填すると共に、第１層間絶縁膜５上に第１下部電極用導電膜６ａを介して第１の絶縁膜７を堆積する。
次いで、第１下部電極用導電膜６ａを介して第１層間絶縁膜５上に堆積している第１の絶縁膜７及びその下の第１下部電極用導電膜６ａをドライエッチングやＣＭＰにより除去して、第１下部電極用導電膜６ａを第２の開口７ａごとに分離し、第２の開口７ａごとに第１下部電極６を形成する。これにより、第２の開口７ａを型枠とした筒状若しくはシリンダー状の第１下部電極６が形成される。
第１下部電極６の材料としては窒化チタン以外の金属膜（Ｒｕ、Ｐｔ等）を使用してもよい。
【００２６】
こうして、複数の円筒型キャパシタの第１下部電極６とその内側を充填する第１の絶縁膜７とがそれらの上端面を露出するように埋め込まれた第１層間絶縁膜５が形成される。
この第１層間絶縁膜５上に、酸化シリコン膜からなる第２層間絶縁膜２１を形成する。このとき、第２層間絶縁膜２１は、酸化シリコン膜の単層構造に限られず、ＢＰＳＧ[Boro Phospho Silicate Glass]膜と酸化シリコン膜を順次堆積した積層構造としてもよい。
【００２７】
＜第２の工程＞
第２の工程では、図７に示すように、第２層間絶縁膜２１を穿孔すると共に第１層間絶縁膜５の一部及び第１下部電極６の一部を除去することによって、第１下部電極６の一部を露出させる第１の開口２２を複数形成する。
【００２８】
＜第３の工程＞
第３の工程では、図８に示すように、第１の開口２２の内側壁２２ａに、窒化シリコン（Ｓｉ３Ｎ４）からなる第２の絶縁膜２３を形成する。
第２の絶縁膜２３はＡＬＤ[Atomic Layer Deposition]法またはＬＰ−ＣＶＤ法等を用いて、窒化シリコン膜を成長後、エッチバックにより、第１の開口２２の内側壁２２ａにのみ形成する。
【００２９】
＜第４の工程＞
第４の工程では、図９に示すように、第２の絶縁膜２３がエッチング停止膜として作用する条件で湿式エッチングを行って、第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１を除去する。
具体的には、フッ酸（ＨＦ）を用いた湿式エッチングにより第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１を除去する。このとき、湿式エッチングには５０ｗｔ％フッ化水素酸（ＨＦ）をエッチャントとして用い、所望のエッチング量に対応して例えば数秒程度浸漬させる。これにより、第１の開口２２よりエッチャントが入り、第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１を除去される。
【００３０】
この工程により、第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１を除去して第１下部電極６の上部の外側壁６ｂを露出するので、第５の工程において第１の開口２２内の内壁に形成される第２下部電極２５はその露出された第１下部電極６の上部の外側壁６ｂに接触することになる。これにより、第１下部電極６と第２下部電極２５との接触面積が増大し、接触抵抗が低下する。従って、第１下部電極６及び第２下部電極２５に位置合わせズレが生じた場合でも、接触抵抗の増大は防止される。
【００３１】
＜第５の工程＞
第５の工程では、図１０及び図１１に示すように、第１の開口２２内の第２の絶縁膜２３上及び該第２の絶縁膜２３以外の内壁２４ａ上に、第１下部電極６に接触すると共に内側が第３の絶縁膜２６で充填された第２下部電極２５を形成する。これによって、複数の円筒型キャパシタの第２下部電極２５とその内側を充填する第３の絶縁膜２６とがそれらの上端面を露出するように埋め込まれた第２層間絶縁膜２１が形成される。
具体的には、まず。第１の開口２２内の第２の絶縁膜２３上及び第２の絶縁膜２３上以外の内壁２４ａ並びに第２層間絶縁膜２１上に、第１下部電極６に接触する、窒化チタン（ＴｉＮ）等からなる第２下部電極用導電膜２５ａを１０ｎｍ厚程度形成する。
次いで、第２下部電極用導電膜２５ａ上に、ＬＰ−ＣＶＤ法等を用いて窒化シリコン（Ｓｉ３Ｎ４）からなる第３の絶縁膜２６を形成して、第１の開口２２を充填すると共に、第２層間絶縁膜２１上に第１下部電極膜用導電膜２５ａを介して第３の絶縁膜２６を堆積する。
次いで、第３の絶縁膜２６の一部及び第２下部電極用導電膜２５ａの一部をドライエッチングやＣＭＰにより除去して、第２下部電極用導電膜２５ａを第１の開口２２ごとに分離し、第１の開口２２ごとに第２下部電極２５を形成する。
【００３２】
この工程により、第４の工程において、第１の開口２２の底部２２ｂの周りの第１層間絶縁膜５及び第２層間絶縁膜２１が除去されて第１の開口２２の底部２２ｂの周りの拡大した開口部分２４に第３の絶縁膜２６が充填されるので、第１下部電極６と第２下部電極２５との接続部分の機械的強度が増大し、第６の工程において層間絶縁膜５，２１を除去する湿式エッチング時の下部電極倒れが防止される。
【００３３】
＜第６の工程＞
第６の工程では、湿式エッチングを行って、第１層間絶縁膜５及び第２層間絶縁膜２１を除去して第１下部電極６の外側壁６ｂ及び第２下部電極２５の外側壁２５ｂを露出させる。
具体的には、５０ｗｔ％フッ化水素酸（ＨＦ）をエッチャントとして用いた湿式エッチングにより第１層間絶縁膜５及び第２層間絶縁膜２１を除去する。このとき、湿式エッチングには、３０秒程度浸漬させる。
【００３４】
＜第７の工程＞
第７の工程では、図１２に示すように、第１下部電極６及び第２下部電極２５を覆う誘電体膜２７及び上部電極膜２８を順に堆積してキャパシタ３１群を複数段形成する。
具体的には、７ｎｍ程度の厚さで誘電体膜２７を形成する。誘電体膜２７としては、たとえば、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、またはそれらの積層体等を用いることができる。
次に、誘電体膜２７を覆うように、窒化チタン等からなる上部電極膜２８を、１０ｎｍ程度の厚みで形成する。これにより、第１下部電極６及び第２下部電極２５と、誘電体膜２７と、上部電極膜（上部電極）２８と、を有するキャパシタ３１を形成することができる。
上部電極２８には窒化チタン以外の金属を用いてもよい。
【００３５】
＜第８の工程＞
第８の工程では、図１２に示すように、複数段のキャパシタ３１群を埋めるように多結晶シリコン膜２９を形成する。
具体的には、上部電極膜（上部電極）２８を覆い、かつ、上部電極２８同士の間を充填するように、不純物を導入した多結晶シリコン膜２９を、１５０ｎｍ程度の厚みで形成する。これにより、第１下部電極６及び第２下部電極２５は、それぞれ周囲が多結晶シリコン膜２９で支えられる構造となり、以降の工程において倒壊および変形することを防ぐことができる。
【００３６】
＜第９の工程＞
第８の工程では、図１２に示すように、多結晶シリコン膜２９上にプレート電極３０を形成する。
具体的には、多結晶シリコン膜２９を覆うように、タングステン等からなるプレート電極３０を１００ｎｍ程度の厚みで形成する。これにより、メモリセル本体部が完成する。この後、さらに図示しない上層の層間絶縁膜及び配線層等を形成することにより本発明の実施形態である半導体装置（ＤＲＡＭ素子）が完成する。
【００３７】
本実施形態の半導体装置の製造方法を用いることにより、上下に配置する第１下部電極と第２下部電極との接触面積が増大して接触抵抗が低下し、第１下部電極及び第２下部電極に位置合わせズレが生じた場合でも接触抵抗の増大が防止される。
また、第１下部電極と第２下部電極との接続部分の機械的強度が増大し、層間絶縁膜を除去する湿式エッチング時の下部電極倒れが防止される。
【産業上の利用可能性】
【００３８】
本発明は、複数段のキャパシタ群構造において上下に配置する下部電極同士の接触抵抗の増大が防止されると共に、下部電極の倒壊が防止される半導体装置の製造方法に関するものであって、半導体装置を製造・利用する産業において利用可能性がある。
【符号の説明】
【００３９】
容量コンタクトパッド第４の絶縁膜第１層間絶縁膜第１下部電極６ａ  第１下部電極用導電膜
６ｂ  第１下部電極の外側壁
７  第１の絶縁膜
７ａ  第１の開口
１０  第２下部電極
１１  第２の絶縁膜
２１  第２層間絶縁膜
２２  第１の開口
２２ａ  内側壁
２３  第２の絶縁膜
２４  拡大した開口部分
２４ａ  拡大した開口部分の内壁
２５  第２下部電極
２５ａ  第２下部電極用導電膜
２５ｂ  第２下部電極の外側壁
２６  第２の絶縁膜
誘電体膜上部電極膜多結晶シリコン膜プレート電極キャパシタ
【図１】
2011091255.tif 000003
【図２】
2011091255.tif 000004
【図３】
2011091255.tif 000005
【図４】
2011091255.tif 000006
【図５】
2011091255.tif 000007
【図６】
2011091255.tif 000008
【図７】
2011091255.tif 000009
【図８】
2011091255.tif 000010
【図９】
2011091255.tif 000011
【図１０】
2011091255.tif 000012
【図１１】
2011091255.tif 000013
【図１２】
2011091255.tif 000014