(57)【要約】【課題】外部直流電源の逆接続や負サージの印加を認識し、確実に電子制御装置に過電流が発生することを防止できる電源逆接続保護回路を提供する。【解決手段】外部直流電源の高電位側端子２と低電位側端子３とに接続される整流器１２が備えられる。この整流器１２の高電位側ノード１３及び低電位側ノード１４は逆接続保護制御回路１１に接続される。外部直流電源の逆接続状態でも、整流器１２は高電位側ノード１３に高電位を発生し、低電位側ノード１４に低電位を発生する。従って、逆接続保護制御回路１１の比較器１５は、電源端子３とグランド端子５への外部直流電源の逆接続状態を判定し、逆接続保護素子駆動回路１６は逆接続保護素子１０を確実にオフ動作させる。その結果、グランド端子５から電源端子３への過電流は確実に防止される。【選択図】図２
2011259627.tif 000002
【特許請求の範囲】
【請求項１】
外部直流電源の高電位側端子と低電位側端子とを電源端子とグランド端子とに接続して、前記電源端子とグランド端子とに接続される負荷に対して外部直流電源から電源供給を行う場合に、前記外部直流電源の前記電源端子及びグランド端子への逆接続に対して保護する電源逆接続保護回路であって、
前記外部直流電源に対して前記負荷と直列に接続される逆接続保護素子と、
前記電源端子とグランド端子とに接続されて整流する整流器と、
前記整流器で整流された電圧で動作し、前記外部直流電源の前記電源端子とグランド端子に対する接続状態を認識して、前記逆接続保護素子のオン動作及びオフ動作を制御する逆接続保護素子制御回路とを備えた
ことを特徴とする電源逆接続保護回路。
【請求項２】
前記請求項１記載の電源逆接続保護回路において、
前記整流器は、
４個のダイオードを有するダイオードブリッジ整流器であり、
前記電源端子とグランド端子とに接続される２つの端子と、
整流後の高電位が発生する高電位側ノード及び整流後の低電位が発生する低電位側ノードとを有し、
前記高電位側ノードと低電位側ノードとが前記逆接続保護素子制御回路に接続される
ことを特徴とする電源逆接続保護回路。
【請求項３】
前記請求項２記載の電源逆接続保護回路において、
前記逆接続保護素子は、ＩＧＢＴ又はＭＯＳトランジスタで構成される
ことを特徴とする電源逆接続保護回路。
【請求項４】
前記請求項１記載の電源逆接続保護回路において、
前記整流器は、低電位生成用の２個のダイオードと、低電位側ノードのみを有し、
前記逆接続保護素子は、前記直流電源の逆接続時に逆方向のダイオード接続となる構成を有し、
前記負荷は、前記直流電源の逆接続時に順方向のダイオード接続となる構成を有し、
前記逆接続保護素子での前記逆方向のダイオード接続となる構成部分と、前記負荷での前記順方向のダイオード接続となる構成部分とが前記整流器での高電位生成用の２個のダイオードとして機能し、
前記逆接続保護素子と前記負荷との接続点が前記整流器の高電位側ノードとして前記逆接続保護素子制御回路に接続される
ことを特徴とする電源逆接続保護回路。
【請求項５】
前記請求項１記載の電源逆接続保護回路において、
前記整流器は、高電位生成用の２個のダイオードと、高電位側ノードのみを有し、
前記逆接続保護素子は、前記直流電源の逆接続時に逆方向のダイオード接続となる構成を有し、
前記負荷は、前記直流電源の逆接続時に順方向のダイオード接続となる構成を有し、
前記逆接続保護素子での前記逆方向のダイオード接続となる構成部分と、前記負荷での前記順方向のダイオード接続となる構成部分とが前記整流器での低電位生成用の２個のダイオードとして機能し、
前記逆接続保護素子と前記負荷との接続点が前記整流器の低電位側ノードとして前記逆接続保護素子制御回路に接続される
ことを特徴とする電源逆接続保護回路。
【請求項６】
前記請求項４又は５記載の電源逆接続保護回路において、
前記逆接続保護素子は、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタで構成される
ことを特徴とする電源逆接続保護回路。
【請求項７】
前記請求項１〜６の何れか１項に記載の電源逆接続保護回路において、
前記逆接続保護素子制御回路は、
前記外部直流電源の高電位側端子と低電位側端子が接続されて前記外部直流電源の逆接続を認識する比較器と、
前記比較器の出力に基づいて前記逆接続保護素子の制御端子の電圧を制御して、前記逆接続保護素子のオン動作及びオフ動作の切り換えを行う逆接続保護素子駆動回路とを備える
ことを特徴とする電源逆接続保護回路。
【請求項８】
前記請求項１〜７の何れか１項に記載の電源逆接続保護回路において、
前記逆接続素子制御回路は、前記直流電源の逆接続を認識したとき、警告信号を出力する機能を更に有する
ことを特徴とする電源逆接続保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置に対して外部直流電源が正常とは逆に接続された電源逆接続時を検出して、その電子制御装置を過電流から保護する電源逆接続保護回路に関する。
【背景技術】
【０００２】
一般に、例えば車載用の電子制御装置等の電子機器に対してバッテリ等の外部直流電源を接続する際に、誤接続等により電源が逆極性に接続されると、電子機器に搭載されている素子に過電流が発生し、破壊する恐れがある。何故なら、例えば、電子制御装置等がＭＯＳトランジスタを駆動素子として負荷駆動回路を構成した場合に、ＭＯＳトランジスタは、その構造上、寄生ダイオードを持っているため、その寄生ダイオードに順バイアスがかかり、過電流が発生するためである。
【０００３】
そこで、従来、バッテリ等の外部直流電源の逆接続時に電子制御装置を保護するために、保護回路を設けることが行われている。
【０００４】
例えば、直流電源の電源端子と電子制御装置との間（即ち、電源配線）に、前記直流電源の電源端子側をアノードとし、前記電子制御装置側をカソードとするダイオードを接続し、この接続により、前記直流電源の極性が逆に接続された場合には、前記ダイオードに逆バイアスが印加されて、電流の逆流が遮断され、前記電子制御装置の破壊を回避することが行われる。
【０００５】
また、直流電源の電源端子と電子制御装置との間にヒューズを接続し、前記ヒューズと前記電子制御装置との間をカソードとし、前記直流電源のグランド端子をアノードとするダイオードを接続し、この接続により、前記直流電源が逆に接続された場合には、前記グランド端子から前記ダイオードを介して前記ヒューズに過電流が発生し、前記ヒューズが溶断して、過電流を遮断し、前記電子制御装置の破壊を回避することが行われる。
【０００６】
しかし、前記従来の技術において、ダイオードにより過電流を遮断する方法では、電源の正常接続時においてダイオードに常時電流が発生するため、電圧降下が発生し、電子制御装置の動作電圧が低下すると共に、ダイオードが発熱してしまうという問題があった。
【０００７】
また、ヒューズにより過電流を遮断する方法では、ヒューズが溶断した後に直流電源の接続を正常に戻しても、ヒューズを交換するまでは電子制御装置を駆動することができないという問題があった。
【０００８】
そこで、従来、例えば特許文献１には、外部直流電源の逆接続から電子制御装置を保護する逆接続保護用ＦＥＴを電子制御装置に直列に接続し、正常に直流電源が接続された場合は、逆接続保護用ＦＥＴをオン制御し、逆接続時には逆接続保護用ＦＥＴをオフさせる電源逆接続保護回路が記載されている。この電源逆接続保護回路では、具体的に、外部直流電源の正常接続時には、比較器により正常接続であることを認識して、チャージポンプ回路により電位を昇圧して前記逆接続保護用ＦＥＴを完全にオンさせることにより、この逆接続保護用ＦＥＴでの抵抗値を極く小さく制限し、前記逆接続保護用ＦＥＴでの電力損失を低減する。一方、逆接続時には、チャージポンプ回路を停止させることにより、逆接続保護用ＦＥＴをオンさせる信号を発生させずに、電子制御装置に正常動作時とは逆方向の過電流が発生することを防止するように構成されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−８２３７４号公報（第１３頁、第５図等）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記特許文献１の構成では、電源逆接続時においてチャージポンプ回路は昇圧動作しないが、必ずしも前記逆接続保護用ＦＥＴがオンしないとは限らない欠点がある。何故なら、前記逆接続保護用ＦＥＴのソース端子は前記電子制御装置の電源端子であり、逆接続時においては接地電位である。前記逆接続保護用ＦＥＴがオンしないためには、その制御端子を閾値電位以下にする必要があるものの、前記電子制御装置のグランド端子から印加される電源電位が内部素子を経由して前記制御端子に接続される可能性があるため、前記逆接続保護用ＦＥＴがオンとなる場合があり、過電流を確実に阻止できないという課題を有する。
【００１１】
また、特許文献１の構成では、正常接続時において、バッテリ等の外部直流電源に負サージが印加されると、逆接続保護ＦＥＴの制御端子にはチャージポンプ回路で昇圧された電位が残っているため、逆接続保護用ＦＥＴがオンする可能性があり、このため、前記逆接続時と同様に、前記電子制御装置のグランド端子から電源端子に向かって過電流が発生する場合があり、過電流の発生を確実に阻止することができないという課題を有する。
【００１２】
本発明は、前記従来の課題を解決するものであり、その目的は、外部直流電源の逆接続時や負サージの印加時にも、確実に過電流の発生を阻止できる電源逆接続保護回路を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、本発明では、ＦＥＴなどの逆接続保護素子を有する電源逆接続保護回路において、備える比較器や逆接続保護素子制御回路の動作を、電源逆接続時や負サージの印加時にも正常接続時と同様に正常動作させることとして、外部直流電源からの電流を整流する整流器を備える構成を採用する。
【００１４】
具体的に、請求項１記載の発明の電源逆接続保護回路は、外部直流電源の高電位側端子と低電位側端子とを電源端子とグランド端子とに接続して、前記電源端子とグランド端子とに接続される負荷に対して外部直流電源から電源供給を行う場合に、前記外部直流電源の前記電源端子及びグランド端子への逆接続に対して保護する電源逆接続保護回路であって、前記外部直流電源に対して前記負荷と直列に接続される逆接続保護素子と、前記電源端子とグランド端子とに接続されて整流する整流器と、前記整流器で整流された電圧で動作し、前記外部直流電源の前記電源端子とグランド端子に対する接続状態を認識して、前記逆接続保護素子のオン動作及びオフ動作を制御する逆接続保護素子制御回路とを備えたことを特徴とする。
【００１５】
請求項２記載の発明は、前記請求項１記載の電源逆接続保護回路において、前記整流器は、４個のダイオードを有するダイオードブリッジ整流器であり、前記電源端子とグランド端子とに接続される２つの端子と、整流後の高電位が発生する高電位側ノード及び整流後の低電位が発生する低電位側ノードとを有し、前記高電位側ノードと低電位側ノードとが前記逆接続保護素子制御回路に接続されることを特徴とする。
【００１６】
請求項３記載の発明は、前記請求項２記載の電源逆接続保護回路において、前記逆接続保護素子は、ＩＧＢＴ又はＭＯＳトランジスタで構成されることを特徴とする。
【００１７】
請求項４記載の発明は、前記請求項１記載の電源逆接続保護回路において、前記整流器は、低電位生成用の２個のダイオードと、低電位側ノードのみを有し、前記逆接続保護素子は、前記直流電源の逆接続時に逆方向のダイオード接続となる構成を有し、前記負荷は、前記直流電源の逆接続時に順方向のダイオード接続となる構成を有し、前記逆接続保護素子での前記逆方向のダイオード接続となる構成部分と、前記負荷での前記順方向のダイオード接続となる構成部分とが前記整流器での高電位生成用の２個のダイオードとして機能し、前記逆接続保護素子と前記負荷との接続点が前記整流器の高電位側ノードとして前記逆接続保護素子制御回路に接続されることを特徴とする。
【００１８】
請求項５記載の発明は、前記請求項１記載の電源逆接続保護回路において、前記整流器は、高電位生成用の２個のダイオードと、高電位側ノードのみを有し、前記逆接続保護素子は、前記直流電源の逆接続時に逆方向のダイオード接続となる構成を有し、前記負荷は、前記直流電源の逆接続時に順方向のダイオード接続となる構成を有し、前記逆接続保護素子での前記逆方向のダイオード接続となる構成部分と、前記負荷での前記順方向のダイオード接続となる構成部分とが前記整流器での低電位生成用の２個のダイオードとして機能し、前記逆接続保護素子と前記負荷との接続点が前記整流器の低電位側ノードとして前記逆接続保護素子制御回路に接続されることを特徴とする。
【００１９】
請求項６記載の発明は、前記請求項４又は５記載の電源逆接続保護回路において、前記逆接続保護素子は、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタで構成されることを特徴とする。
【００２０】
請求項７記載の発明は、前記請求項１〜６の何れか１項に記載の電源逆接続保護回路において、前記逆接続保護素子制御回路は、前記外部直流電源の高電位側端子と低電位側端子とが接続されて前記外部直流電源の逆接続を認識する比較器と、前記比較器の出力に基づいて前記逆接続保護素子の制御端子の電圧を制御して、前記逆接続保護素子のオン動作及びオフ動作の切り換えを行う逆接続保護素子駆動回路とを備えることを特徴とする。
【００２１】
請求項８記載の発明は、前記請求項１〜７の何れか１項に記載の電源逆接続保護回路において、前記逆接続素子制御回路は、前記直流電源の逆接続を認識したとき、警告信号を出力する機能を更に有することを特徴とする。
【００２２】
以上により、請求項１〜８記載の発明では、外部直流電源の正常接続時においては、逆接続保護素子をオン制御して低抵抗として、電力損失を抑えつつ、外部直流電源の逆接続時や負サージの印加時には、整流器の出力は電源正常接続時と同等の電圧を出力するので、逆接続保護素子制御回路が正常動作して、逆接続保護素子を確実にオフ制御し、負荷へ過電流を発生させない。従って、確実に外部直流電源の逆接続や負サージの印加に対して保護される。
【００２３】
特に、請求項４及び５記載の発明では、逆接続保護素子と負荷とのダイオード接続となる構成部分が整流器の高電位生成用又は低電位生成用の２個のダイオードとして機能して、整流するので、２個の整流素子が不要となり、整流器の部品点数を削減することができる。
【００２４】
また、請求項６記載の発明では、ＮチャネルＭＯＳトランジスタはバックゲートとソース端子とを接続することで寄生ダイオードを具備する素子であり、また、比較的低ＯＮ抵抗の素子であるので、より効果的に正常接続時の電力損失を低減できる。一方、ＰチャネルＭＯＳトランジスタはバックゲート端子とソース端子とを接続することで寄生ダイオードを具備する素子であり、また、ＰチャネルＭＯＳトランジスタはオン制御信号として外部直流電源の高電位側端子の電位以下でオン制御可能であるので、オン制御させるために昇圧回路等の回路を必要とせず、省面積化が図られる。
【００２５】
更に、請求項７記載の発明では、外部直流電源の正常接続時においては、比較器により外部直流電源が正常接続されていると認識し、逆接続保護素子駆動回路が逆接続保護素子をオン制御するので、電力損失を低く抑えつつ、外部直流電源の逆接続時においては、比較器により電源が逆接続していると正常に認識され、逆接続保護素子駆動回路が逆接続保護素子を確実にオフ制御するので、負荷に過電流が発生することを確実に防止できる。
【００２６】
加えて、請求項８記載の発明では、外部直流電源の逆接続時には、警告信号を他の電子制御装置に出力することにより、他の電子制御装置は動作を停止することができるので、前記他の電子制御装置において外部直流電源の逆接続を認識する回路を削減することができ、省面積化が図られる。
【発明の効果】
【００２７】
以上説明したように、本発明の電源逆接続保護回路は、電源正常接続時においては逆接続保護素子をオン制御して、電力損失を低減しつつ、電源逆接続時や負サージの印加時には、逆接続保護素子を確実にオフ制御できるので、過電流が発生せず、電子制御装置を破壊から確実に保護できる効果を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態１における電源逆接続保護回路の全体構成を示すブロック構成図である。
【図２】同電源逆接続保護回路の詳細な内部構成を示す図である。
【図３】同電源逆接続保護回路の変形例を示す図である。
【図４】本発明の実施形態２における電源逆接続保護回路の全体構成を示すブロック構成図である。
【図５】同電源逆接続保護回路の詳細な内部構成を示す図である。
【図６】本発明の実施形態３における電源逆接続保護回路の全体構成を示すブロック構成図である。
【図７】同電源逆接続保護回路の詳細な内部構成を示す図である。
【図８】同電源逆接続保護回路の変形例を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、図面を参照しながら説明する。尚、以下の実施形態において同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
【００３０】
（実施形態１）
図１は、本実施形態における電源逆接続保護回路のブロック構成図を示す。
【００３１】
同図において、７は電源逆接続保護回路、１は前記電源逆接続保護回路７に負荷６を接続して成る電子制御装置である。前記電子制御装置１は、外部直流電源Ｂの高電位側端子２に接続される電源端子３と、前記外部直流電源Ｂの低電位側端子４に接続されるグランド端子５とを備えている。
【００３２】
前記電子制御装置１では、前記負荷６の一端はグランド端子５に接続され、その他端は電源逆接続保護回路７の出力端子８に接続される。電源逆接続保護回路７の入力端子９は前記電源端子３に接続される。従って、電子制御装置１では、前記外部直流電源Ｂの高電位が電源端子３及び電源逆接続保護回路７を介して負荷６に印加されて電力が供給される。
【００３３】
前記電源逆接続保護回路７では、その入力端子９と出力端子８との間に逆接続保護素子１０が接続される。この逆接続保護素子１０の制御端子には逆接続保護素子制御回路１１の出力端子が接続される。
【００３４】
前記電源逆接続保護回路７は、整流器１２を備える。この整流器１２は、前記電源端子３とグランド端子５との間の電圧を入力とし、その高電位側ノード１３は前記逆接続保護制御回路１１の電源端子に接続され、その低電位側ノード１４は前記逆接続保護制御回路１１のグランド端子に接続される。
【００３５】
前記電源逆接続保護回路７の詳細な回路構成図を図２に示す。
【００３６】
同図において、逆接続保護素子制御回路１１は、比較器１５と、逆接続保護素子駆動回路１６とにより構成されている。それ等の電源端子は整流器１２の高電位側ノード１３に接続され、それ等のグランド端子は整流器１２の低電位側ノード１４に接続される。
【００３７】
前記比較器１５は、その入力側に前記電源端子３とグランド端子５とが接続されており、その両端子３、５同士の電圧比較結果を逆接続保護素子駆動回路１６に出力する。前記逆接続保護素子駆動回路１６は、前記比較器１５からの信号に応じて逆接続保護素子１０を駆動する。
【００３８】
図２では、逆接続保護素子１０はＮチャネルＭＯＳトランジスタ１７で構成され、整流器１２は４個のダイオードＤ１〜Ｄ４を有して全波整流するダイオードブリッジ整流器として構成される。前記逆接続保護素子１０であるＮチャネルＭＯＳトランジスタ１７は、その構造上有する寄生ダイオードＰＤも外部直流電源Ｂの逆接続から保護するように、ソース端子が電源逆接続保護回路７の入力端子９に接続され、ドレイン端子が電源逆接続保護回路７の出力端子８に接続される。また、逆接続保護素子制御回路１１は、内部に、図示しないが、発振回路と、その発振回路の発振によって充放電されるコンデンサ群とを備えており、このコンデンサ群の最終段のコンデンサに外部直流電源Ｂの高電位側端子２よりも高電位の昇圧電圧を出力して、この昇圧電圧を前記逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）の制御端子（ゲート端子）に印加して、この逆接続保護素子１０をオン制御する。尚、この逆接続保護素子制御回路１１は、更に、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）のゲート-ソース間を接続する抵抗（図示せず）を有して、その制御端子（ゲート）に残存する昇圧電荷を前記抵抗を介してソース端子に流してゲート-ソース間を等電位にして、イニシャル状態でこの逆接続保護素子１０をオフ状態にし、不安定動作を回避するようにしている。
【００３９】
以上のように構成された電源逆接続保護回路７について、以下、その動作を説明する。
【００４０】
外部直流電源Ｂの正常接続時、すなわち、図１に破線で示すように、外部直流電源Ｂの高電位側電源端子２に電源端子３が接続され、外部直流電源Ｂの低電位側電源端子４にグランド端子５が接続された正常接続時では、整流器１２によって、高電位側ノード１３には整流された高電位（この高電位は、電源端子３の電位からダイオードＤ１の順方向電圧分だけ電圧降下した電位である）が出力される。また、整流器１２の低電位側ノード１４には、低電位（グランド端子５の電位からダイオードＤ４の順方向電圧分だけ高い電位）が出力される。これにより、比較器１５及び逆接続保護素子駆動回路１６は、それ等の電源端子に整流器１２によって整流された高電位が印加され、それ等のグランド端子に整流器１２によって整流された低電位が印加されて、正常動作状態となる。
【００４１】
このとき、比較器１５は、電源端子３とグランド端子５との電位同士を比較する。電源正常接続状態においてはグランド端子５よりも電源端子３の方が高い電位となるので、比較器１５は電源正常接続状態と認識し、オン信号を逆接続保護素子駆動回路１６に出力する。
【００４２】
前記比較器１５からオン信号を受けた逆接続保護素子駆動回路１６は、逆接続保護素子１０をオン抵抗領域で駆動させるためにオン駆動信号を出力する。このオン駆動信号は、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）のソース端子電圧（すなわち、電源逆接続保護回路７の入力端子９の電圧）を前記発振回路及びコンデンサ群により昇圧した電圧であり、逆接続保護素子１０の制御端子に出力される。その結果、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）はオンし、電源逆接続保護回路７の出力端子８には、外部直流電源Ｂの高電位側端子２の電位と同等の電位が出力される。
【００４３】
以上のように、外部直流電源Ｂの正常接続時には、逆接続保護素子制御回路１１は、電源正常接続状態であることを認識して、逆接続保護素子１０をオン動作させる信号を生成し、逆接続保護素子１０をオン制御する。
【００４４】
次に、外部直流電源Ｂの逆接続時、すなわち、電源端子３に外部直流電源Ｂの低電位側端子４が接続され、グランド端子５に外部直流電源Ｂの高電位側端子２が接続された逆接続状態について説明する。
【００４５】
整流器１２は、高電位側ノード１３に、整流された高電位として、グランド端子５の電位からダイオードＤ２の順方向電圧分だけ電圧降下した電位を出力し、低電位側ノード１４に、整流された低電位として、電源端子３の電位からダイオードＤ３の順方向電圧分だけ高い電位を出力する。これにより、外部直流電源Ｂの正常接続時と同様に、比較器１５及び逆接続保護素子駆動回路１６は、それ等の電源端子に整流器１２によって整流された高電位が印加され、それ等のグランド端子に整流器１２によって整流された低電位が印加されて、正常動作状態となる。
【００４６】
このとき、比較器１５は、電源端子３とグランド端子５との両電位を比較する。外部直流電源Ｂの逆接続状態にはグランド端子５よりも電源端子３の方が低電位となるので、比較器１５は外部直流電源Ｂの逆接続状態と認識し、オフ信号を逆接続保護素子駆動回路１６に出力する。
【００４７】
前記比較器１５からオフ信号を受けた逆接続保護素子駆動回路１６では、電源電圧の正常供給により正常動作して、逆接続保護素子１０をオフさせるために、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）のソース端子電圧である電源逆接続保護回路７の入力端子９の電位を逆接続保護素子１０の制御端子に出力し、逆接続保護素子１０を完全にオフ状態に保つ。このとき、逆接続保護素子１０の寄生ダイオードＰＤは逆バイアスとなっているので、グランド端子５から負荷６を経て電源端子３に流れる逆電流は発生しない。
【００４８】
従って、外部直流電源Ｂの逆接続時にも、逆接続保護素子制御回路１１は、外部直流電源Ｂの逆接続状態を正常に認識し、逆接続保護素子１０をオフ動作させる信号を出力し、逆接続保護素子１０を確実にオフ制御する。
【００４９】
続いて、外部直流電源Ｂの正常接続状態において、外部直流電源Ｂの高電位側端子２に負サージが印加されて、電源逆接続状態となった場合について説明する。
【００５０】
外部直流電源の正常接続状態においては、前述したように、逆接続保護素子駆動回路１６によって外部直流電源Ｂの高電位側端子２の電圧よりも高電位の昇圧電圧が逆接続保護素子１０の制御端子に印加されている。
【００５１】
ここで、このような電源正常接続状態から負サージの印加により電源逆接続状態に切替った場合には、逆接続保護素子駆動回路１６内の昇圧用のコンデンサ（図示せず）に蓄積された電荷は保持されるが、この際には、逆接続保護素子制御回路１１が、既述した電源逆接続状態と同様に、電源逆接続状態を認識し、逆接続保護素子１０の制御端子に電源逆接続保護回路７の入力端子９の電位を出力し、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）のゲート-ソース間電圧を等電圧にするので、この逆接続保護素子１０はオフに切換え制御される。従って、負サージの印加時においても、逆電流の発生による破壊を確実に防止することができる。
【００５２】
更に、逆接続保護素子制御回路１１によって電源逆接続状態を認識した信号を、警告信号１９として他回路に出力する構成を採用すれば、他回路は電子制御装置１が異常状態であることを認識することができ、他回路においても同様に保護状態に切替えることが可能である。例えば、車載用の電子制御装置等の電子機器にバッテリ等の直流電源を誤って逆接続し、動作しなかった場合には、この警告信号１９によって動作しない原因が逆接続によるものと判るので、正常接続に接続し直すことも可能である。
【００５３】
また、例えば、同一直流電源を用いた複数の電子制御装置がある場合において、この警告信号１９を用いることにより、他の電子制御装置から比較器１５のような逆接続を認識する構成部分を削除することができ、省面積化することも可能である。
【００５４】
以上により、本実施形態によれば、外部直流電源Ｂの電源逆接続時や負サージの印加時においても、整流器１２によって逆接続保護素子制御回路１１を正常に動作させて、逆接続を認識できるようにしたので、確実に逆接続保護素子１０をオフさせて、過電流の発生を防止し、電子制御装置を破壊から保護することができる。
【００５５】
尚、本実施形態では、比較器１５は、外部直流電源Ｂの逆接続を認識してオフ信号を出力しているが、必ずしも、電源端子３の電位とグランド端子５の電位とが逆転している必要はなく、その両端子３、５間の電位差が予め定めた所定の電位差になった時にオフ信号を出力する構成としても良い。
【００５６】
また、本実施形態によれば、逆接続保護素子１０としてＮチャネルＭＯＳトランジスタ１７を用いて説明しているが、必ずしもＮチャネルＭＯＳトランジスタ１７を用いる必要はなく、例えば図３に示すように、ＰチャネルＭＯＳトランジスタ１８や、寄生ダイオードを有しないＩＧＢＴなどの他のトランジスタ素子を用いても良いのは勿論である。ＮチャネルＭＯＳトランジスタのオン抵抗値は、一般的にはＰチャネルＭＯＳトランジスタのオン抵抗値よりも小さいので、電力損失を抑えることが可能である。しかし、ＮチャネルＭＯＳトランジスタを用いる場合、これをオン動作させるためには、昇圧回路等によって外部直流電源Ｂの高電位側端子２の電圧以上の電圧を生成する必要があって、回路規模の増大に繋がるが、ＰチャネルＭＯＳトランジスタを用いた場合には、そのような回路は必要なく、例えば抵抗分割等によりオンに制御することが可能である利点がある。
【００５７】
（実施形態２）
次に、本発明の第２の実施形態を説明する。
【００５８】
図４は、本実施形態における電源逆接続保護回路のブロック構成図を示す。
【００５９】
同図において、７は電源逆接続保護回路、２１は前記電源逆接続保護回路７に負荷６を接続して成る電子制御装置である。
【００６０】
同図の電源逆接続保護回路７が図１に示した電源逆接続保護回路７と相違する点は、次の通りである。すなわち、図１では整流器１２の出力である高電位側ノード１３が逆接続保護素子制御回路１１の電源端子に接続されていたが、図４では、整流器１２の高電位側ノード１３が設けられておらず、電源逆接続保護回路７の出力端子８が逆接続保護素子制御回路１１の電源端子に接続されている点が異なる。また、負荷６としては、図５に示すように、例えばモータ駆動用のＨブリッジ回路２２が例示されている。このＨブリッジ回路２２の駆動用素子としては、ＭＯＳトランジスタが使われており、一般的に、同図に示したように、ＭＯＳトランジスタを２個直列接続したものを１対用意し、その２つのＭＯＳトランジスタ直列回路のそれぞれの接続点を誘導性負荷（モータＭ）で接続して構成されている。
【００６１】
更に、ダイオード整流器１２は、低電位生成用の２個のダイオードＤ３、Ｄ４のみで構成される。すなわち、整流器１２を構成する高電位生成用の２個のダイオードは、本実施形態では、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）の寄生ダイオードＰＤと、負荷６（モータ駆動用のＨブリッジ回路２２）の４つのＭＯＳトランジスタの寄生ダイオードＰＤ１〜ＰＤ４で構成、兼用されている。従って、電源逆接続保護回路７の出力端子８が整流器１２の高電位側ノードとして機能して、逆接続保護素子制御回路１１の電源端子に接続される構成である。
【００６２】
次に、本実施形態の動作を説明する。
【００６３】
前述したように、ＭＯＳトランジスタでは、その構造上、寄生ダイオードを持っているため、電源逆接続によって「ＭＯＳトランジスタの段数×ダイオードの順方向電圧（以下、Ｖｆと称する）」以上の電圧がかかると、過電流が発生する。前記Ｈブリッジ回路２２の例では、２Ｖｆ以上の電圧となると、過電流が発生する。
【００６４】
電源端子３に外部直流電源の高電位側端子２を接続し、グランド端子５に外部直流電源の低電位側端子４を接続した外部直流電源の正常接続状態では、電源端子３から逆接続保護素子１０の寄生ダイオードＰＤを通り、次に電源逆接続保護回路７の出力端子（整流器１２の高電位側ノード）８から逆接続保護素子制御回路１１を通り、整流器１２の低電位側ノード１４から整流器１２の低電位生成用ダイオードＤ４を通り、グランド端子５に至る経路を通り、通電する。
【００６５】
前記通電と同時に、電源逆接続保護回路７の出力端子（整流器１２の高電位側ノード）８に高電位（具体的には、電源端子３の電位からＶｆ分だけ電圧降下した電位）が発生する。また、整流器１２の低電位側ノード１４には低電位（具体的には、グランド端子５の電位からＶｆ分だけ高い電位）が出力される。これにより、比較器１５及び逆接続保護素子駆動回路１６は正常動作状態となる。
【００６６】
このとき、比較器１５は電源端子３の電位とグランド端子５の電位とを比較する。電源正常接続状態においては、グランド端子５よりも電源端子３の方が高い電位となるので、比較器１５は電源正常接続状態と認識し、オン信号を逆接続保護素子駆動回路１６に出力する。
【００６７】
前記比較器１５からオン信号を受けた逆接続保護素子駆動回路１６は、逆接続保護素子１０をオン抵抗領域で制御するために、オン制御信号を出力する。逆接続保護素子１０はＮチャネルＭＯＳトランジスタ１７であるため、逆接続保護素子駆動回路１６は、ＮチャネルＭＯＳトランジスタ１７のソース端子電圧である電源逆接続保護回路７の入力端子９の電圧を昇圧し、ＮチャネルＭＯＳトランジスタ１７のゲート端子（制御端子）に出力する。その結果、逆接続保護素子１０はオンし、電源逆接続保護回路７の出力端子８に外部直流電源の高電位側端子２の電位と同等の電位が出力される。
【００６８】
従って、電源正常接続時には、逆接続保護素子制御回路１１は、電源正常接続状態であることを認識し、逆接続保護素子１０をオン動作させる信号を生成し、逆接続保護素子１０をオン制御する。
【００６９】
次に、誤って電源端子３に外部直流電源の低電位側端子４を接続し、グランド端子５に外部直流電源の高電位側端子２を接続した電源逆接続状態について説明する。
【００７０】
グランド端子５から負荷６のＨブリッジ回路２２におけるＭＯＳトランジスタの寄生ダイオードＰＤ１〜ＰＤ４を通り、次に電源逆接続保護回路７の出力端子（整流器１２の高電位側ノード）８から逆接続保護素子制御回路１１を通り、整流器１２の低電圧側ノード１４から整流器１２の低電位生成用のダイオードＤ３を通り、電源端子３に至る経路を通り、通電する。
【００７１】
この通電と同時に、電源逆接続保護回路７の出力端子８に高電位（具体的には、グランド端子５の電位から２Ｖｆ分だけ電圧降下した電位）が発生し、整流器１２の低電位側ノード１４には低電位（具体的には、電源端子３の電位からＶｆ分だけ高い電位）が出力されて、正常接続状態の電位と同等となる。これにより、比較器１５及び逆接続保護素子駆動回路１６は正常動作状態となる。
【００７２】
このとき、比較器１５は電源端子３の電位とグランド端子５の電位とを比較する。電源逆接続状態においては、グランド端子５よりも電源端子３の方が低電位となるため、比較器１５は電源逆接続状態と認識し、オフ信号を逆接続保護素子駆動回路１６に出力する。
【００７３】
前記比較器１５からオフ信号を受けた逆接続保護素子駆動回路１６は、ＮチャネルＭＯＳトランジスタ１７のソース端子電圧である電源逆接続保護回路７の入力端子９の電圧をそのＮチャネルＭＯＳトランジスタ１７のゲート端子に出力して、逆接続保護素子１０を完全にオフ状態に保つ。このとき、逆接続保護素子１０の寄生ダイオードＰＤは逆バイアスとなるため、逆電流は発生しない。
【００７４】
従って、電源逆接続時においては、逆接続保護素子制御回路１１は、電源逆接続状態であることを確実に認識し、逆接続保護素子１０をオフ動作させる信号を出力して、逆接続保護素子１０を確実にオフ制御する。
【００７５】
続いて、電源正常接続状態から直流電源の高電位側端子２に負サージが印加されて、電源逆接続状態となった場合について説明する。
【００７６】
電源正常接続状態においては、前述したように、外部直流電源の高電位側端子２の電位より昇圧された電圧が逆接続保護素子１０の制御端子に印加されている。
【００７７】
ここで、電源正常接続状態から負サージの印加により電源逆接続状態に切替った場合には、逆接続保護素子駆動回路１６内のコンデンサに蓄積された電荷は保持されるが、このとき、逆接続保護素子制御回路１１は、前記電源逆接続状態と同様に正常動作して、逆接続保護素子１０の制御端子に電源逆接続保護回路７の入力端子９の電位（ＮチャネルＭＯＳトランジスタ１７のソース端子電圧）を出力するため、逆接続保護素子１０は確実にオフに制御される。従って、負サージの印加時においても、逆電流の発生による破壊を防ぐことができる。
【００７８】
更に、逆接続保護素子制御回路１１により電源逆接続状態を認識した信号を警告信号１９として他回路に出力すれば、他回路は電子制御装置１が異常状態であることを認識することができるので、他回路も同様に保護状態に切替えることができる。例えば、車載用の電子制御装置等の電子機器にバッテリ等の直流電源を逆接続して、動作しなかった場合には、この警告信号１９によって動作しない原因が逆接続によるものと判るので、正常接続に接続し直すことも可能である。また、例えば同一直流電源を用いた複数の電子制御装置がある場合において、この警告信号１９を用いることにより、他の電子制御装置から比較器１５のような逆接続を認識する機能を持つ構成を削除することができるので、省面積化することが可能である。
【００７９】
以上により、本実施形態によれば、整流器１２の２個の高電位生成用ダイオードとして、逆接続保護素子１０が有するダイオード接続となる構成部分と、負荷６が有するダイオード接続となる構成部分とを利用すると共に、整流器１２の高電位側ノードとして電源逆接続保護回路７の出力端子８を使用するので、前記実施形態１と同様に、電源逆接続時や負サージの印加時においても、逆接続保護素子制御回路１１を正常に動作させて、その逆接続等を正常に認識できるので、確実に逆接続保護素子１０をオフさせて、過電流の発生を防止できて、電子制御装置を破壊から確実に保護することができる。
【００８０】
尚、逆接続保護素子１０が有するダイオード接続構成部分や負荷６が有するダイオード接続構成部分は、配置されたダイオード自体や寄生ダイオードの何れであっても良い。
【００８１】
更に、本実施形態では、実施形態１と比較すると、整流器１２の高電位生成用の２個のダイオード（整流素子）が不要となるので、部品点数を削減することができる。
【００８２】
尚、本実施形態では、比較器１５は逆接続を認識してオフ信号を出力しているが、必ずしも電源端子３の電位とグランド端子５の電位とが逆転している必要はなく、その両端子間の電位差が予め定めた所定の電位差になったときオフ信号を出力する構成としても良い。
【００８３】
また、本実施形態では、負荷６としてＨブリッジ回路２２を用いて説明しているが、必ずしもＨブリッジ回路２２を用いる必要はなく、少なくとも１対以上のＭＯＳトランジスタ直列回路を有するモータ駆動装置、電源装置、バッファ回路や、ＭＯＳトランジスタとダイオードのカソード側を接続し、その接続点に誘導性負荷が接続される電源回路等、電源が逆接続されたときに、順方向のダイオード接続となる経路が発生する負荷であれば、適用が可能である。
【００８４】
また、本実施形態では、逆接続保護素子１０としてＮチャネルＭＯＳトランジスタ１７を用いて説明しているが、必ずしもＮチャネルＭＯＳトランジスタ１７を用いる必要はなく、例えば、ＰチャネルＭＯＳトランジスタや寄生ダイオードを有する他のトランジスタ素子を用いても良い。ＮチャネルＭＯＳトランジスタのオン抵抗値は、一般的にはＰチャネルＭＯＳトランジスタのオン抵抗値よりも小さいので、電力損失を抑えることが可能であるが、ＮチャネルＭＯＳトランジスタを用いる場合には、昇圧回路等によって外部直流電源の高電位側端子２の電圧以上の電圧を生成する必要があって、回路規模の増大に繋がるが、ＰチャネルＭＯＳトランジスタを用いた場合には、そのような昇圧回路は必要なく、例えば抵抗分割等によりオンに制御することが可能である。
【００８５】
（実施形態３）
続いて、本発明の第３の実施形態を説明する。
【００８６】
前述したように、一般的にＮチャネルＭＯＳトランジスタ素子はＰチャネルＭＯＳトランジスタに比べて、低オン抵抗であるが、電源端子側に逆接続保護素子を設けると、昇圧回路等の電圧生成回路が必要となる。一方、グランド端子側に逆接続保護素子を設けると、電源端子から印加される電位以下で制御することが可能であるので、昇圧回路を必要としない。
【００８７】
通常、電子制御装置においては、耐ノイズ性能を高めるため、又は、他の装置との入出力電位を合せるため等の理由から、グランド配線のインピーダンスを極力下げることが望ましい。しかし、十分にオン抵抗が小さく、また、負荷に発生する電流値が比較的小さく、逆接続保護素子での電圧降下が無視できるほど小さい場合においては、前記課題は問題にならない。
【００８８】
つまり、グランド端子側に逆接続保護素子を設けることにより、低オン抵抗で且つ省部品の電子制御装置を構成することが可能となる。
【００８９】
本実施形態３では、電子制御装置において、電源逆接続保護回路がグランド端子側に配置された場合を説明する。
【００９０】
図６は、本実施形態における電源逆接続保護回路のブロック構成図を示す。同図において、７は電源逆接続保護回路、３１は前記電源逆接続保護回路７に負荷６を接続して成る電子制御装置である。
【００９１】
同図の電源逆接続保護回路７が図４に示した電源逆接続保護回路７と相違する点は、次の通りである。すなわち、図７にも示すように、負荷６としては、図５と同様に、例えばモータ駆動用のＨブリッジ回路２２が例示されているが、負荷６の一端は電源端子３に接続され、その他端は電源逆接続保護回路７の出力端子８に接続されている。また、逆接続保護素子制御回路１１の入力端子９はグランド端子５に接続されている。
【００９２】
加えて、ダイオード整流器１２は、高電位生成用のダイオードＤ１、Ｄ２と、高電位側ノード１３のみを有し、低電位生成用のダイオードと低電位側ノードは設けられていない。そして、逆接続保護素子１０（ＮチャネルＭＯＳトランジスタ１７）の寄生ダイオードＰＤと、モータ駆動用のＨブリッジ回路２２の寄生ダイオードＰＤ１〜ＰＤ４とを前記整流器１２の低電位生成用のダイオードとし、更に、電源逆接続保護回路７の出力端子８が整流器１２の低電位側ノードとして逆接続保護素子制御回路１１のグランド端子に接続されている。
【００９３】
以上のように構成された本実施形態の電源逆接続保護回路について、以下、その動作を図７を用いて説明する。
【００９４】
電源端子３に外部直流電源の高電位側端子２を接続し、グランド端子５に外部直流電源の低電位側端子４を接続した電源正常接続状態では、電源端子３から整流器１２のダイオードＤ１を通り、高電位側ノード１３から逆接続保護素子制御回路１１を通り、電源逆接続保護回路７の出力端子８を通り、逆接続保護素子１０の寄生ダイオードＰＤを通り、グランド端子５に至る経路を通り、通電する。
【００９５】
この通電と同時に、整流器１２の高電位側ノード１３には高電位（具体的には、電源端子３の電位からＶｆ分だけ低い電位）が出力され、電源逆接続保護回路７の出力端子８には低電位（具体的には、グランド端子５の電位からＶｆ分だけ高い電位）が出力される。これにより、比較器１５及び逆接続保護駆動回路１６は正常動作状態となる。
【００９６】
比較器１５及び逆接続保護駆動回路１６の動作は、前記実施形態２の電源逆接続保護駆動回路１６の動作と同じであるので、説明を割愛する。但し、逆接続保護駆動回路１６において、逆接続保護素子１０を駆動させるためのオン制御電圧は、外部直流電源の電圧で十分であるので、昇圧回路等によって昇圧、生成する必要はない。
【００９７】
次に、電源端子３に外部直流電源の低電位側端子４を接続し、グランド端子５に外部直流電源の高電位側端子２を接続した電源逆接続状態について説明する。
【００９８】
この電源逆接続状態では、グランド端子５から整流器１２のダイオードＤ２を通り、高電位側ノード１３から逆接続保護素子制御回路１１を通り、電源逆接続保護回路７の出力端子８を通り、負荷６のＨブリッジ回路２２におけるＭＯＳトランジスタの寄生ダイオードＰＤ１〜ＰＤ４を通り、電源端子３に至る経路を通り、通電する。
【００９９】
この通電と同時に、整流器１２の高電位側ノード１３には高電位（具体的には、グランド端子５の電位からＶｆ分だけ低い電位）が出力され、電源逆接続保護回路７の出力端子８には低電位（具体的には、グランド端子３の電位から２Ｖｆ分だけ高い電位）が発生する。これにより、比較器１５及び逆接続保護素子駆動回路１６は正常動作状態となる。この比較器１５及び逆接続保護駆動回路１６の正常動作は、実施形態２で既述したので、説明を割愛する。また、電源逆接続時や負サージの印加時での動作は実施形態２と同様であるので、その説明も割愛する。
【０１００】
以上により、本実施形態によれば、逆接続保護素子１０としてＮチャネルＭＯＳトランジスタ１７を用いた上で昇圧回路等の回路を不要として部品点数を削減できる電源逆接続保護回路の実現が可能である。
【０１０１】
尚、本実施形態では、逆接続保護素子制御回路１１のグランド端子を電源逆接続保護回路７の出力端子８としているが、図８に示すように、整流器１２により低電位側ノード１４を設けて、この低電位側ノード１４を逆接続保護素子制御回路１１のグランド端子としても良い。
【０１０２】
また、本実施形態では、比較器１５は逆接続を認識してオフ信号を出力しているが、必ずしも電源端子３の電位とグランド端子５の電位とが逆転している必要はなく、この両端子間の電位差が予め定めた所定の電位差になったときオフ信号を出力する構成としても良い。
【０１０３】
また、本実施形態では、負荷６としてＨブリッジ回路２２を用いて説明しているが、必ずしもＨブリッジ回路２２を用いる必要はなく、少なくとも１対以上のＭＯＳトランジスタ直列回路を有するモータ駆動装置、電源装置、バッファ回路や、ＭＯＳトランジスタとダイオードのカソード側を接続し、その接続点に誘導性負荷が接続される電源回路などのように、外部直流電源が逆接続されたときに順方向のダイオード接続となる経路が発生する負荷であれば、適用が可能である。
【０１０４】
また、本実施形態では、逆接続保護素子１０としてＮチャネルＭＯＳトランジスタ１７を用いて説明しているが、必ずしもＮチャネルＭＯＳトランジスタ１７を用いる必要はなく、例えばＰチャネルＭＯＳトランジスタや寄生ダイオードを有する他のトランジスタ素子を用いても良いのは勿論である。
【０１０５】
以上、本発明の実施形態を説明したが、本発明は以上の実施形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【産業上の利用可能性】
【０１０６】
以上説明したように、本発明にかかる電源逆接続保護回路は、負荷を駆動する電子制御装置の電源逆接続時や負サージの印加時での過電流による破壊から素子を保護することが可能であるので、特に、車載分野における電源装置、モータ駆動装置等の負荷を有する駆動装置等の保護回路として有用である。
【符号の説明】
【０１０７】
１、２１、３１           電子制御装置
２                  外部直流電源の高電位側端子
３                  電源端子
４                  外部直流電源の低電位側端子
５                  グランド端子
６                  負荷
７                  電源逆接続保護回路
８                  電源逆接続保護回路の出力端子
９                  電源逆接続保護回路の入力端子
１０                 逆接続保護素子
ＰＤ                 寄生ダイオード
１１                 逆接続保護素子制御回路
１２                 整流器
Ｄ１〜Ｄ４            ダイオード
１３                 高電位側ノード
１４                 低電位側ノード
１５                 比較器
１６                 逆接続保護素子駆動回路
１７                 ＮチャネルＭＯＳトランジスタ
１８                 ＰチャネルＭＯＳトランジスタ
１９                 警告信号
２２                 Ｈブリッジ回路
ＰＤ１〜ＰＤ４         寄生ダイオード
【図１】
2011259627.tif 000003
【図２】
2011259627.tif 000004
【図３】
2011259627.tif 000005
【図４】
2011259627.tif 000006
【図５】
2011259627.tif 000007
【図６】
2011259627.tif 000008
【図７】
2011259627.tif 000009
【図８】
2011259627.tif 000010