(57)【要約】【課題】  端末装置の不具合を調査する際の負担を軽減することが可能な端末制御装置及び端末装置の制御方法を提供する。【解決手段】  端末制御装置１００は、異常検出用の保護タイマ手段（タイマ回路１０３）と、保護タイマ手段（タイマ回路１０３）がタイムアウトした場合に端末装置を再起動する制御手段（ＣＰＵ１０１）と、不揮発性の記憶手段（記憶回路１０２）を有する。記憶手段（記憶回路１０２）は、保護タイマ手段（タイマ回路１０３）を起動する第１のタイミングと保護タイマ手段（タイマ回路１０３）がタイムアウトする第２のタイミングで、端末装置に関する所定の状態情報を保存する。【選択図】  図１
2011113159.tif 000002
【特許請求の範囲】
【請求項１】
異常検出用の保護タイマ手段と、
前記保護タイマ手段がタイムアウトした場合に端末装置を再起動する制御手段と、
不揮発性の記憶手段を有し、
前記記憶手段は、前記保護タイマ手段を起動する第１のタイミングと前記保護タイマ手段がタイムアウトする第２のタイミングで、前記端末装置に関する所定の状態情報を保存することを特徴とする端末制御装置。
【請求項２】
前記所定の状態情報は、前記端末装置を制御するためのソフトウェアの機能ブロックの状態情報又は前記端末装置に固有のハードウェアに対するハードウェア制御の情報であることを特徴とする請求項１に記載の端末制御装置。
【請求項３】
前記ソフトウェアの機能ブロックは、前記ハードウェア制御から応答が戻ってこない場合に、前記保護タイマ手段を起動させる機能を有することを特徴とする請求項２に記載の端末制御装置。
【請求項４】
前記記憶手段は、前記第１のタイミングで第１の状態情報を保存する第１の記憶エリアと前記第２のタイミングで第２の状態情報を保存する第２の記憶エリアを有することを特徴とする請求項１から３のいずれか１項に記載の端末制御装置。
【請求項５】
前記記憶手段は、さらに、前記タイムアウトが発生した時刻情報を保存する第３の記憶エリアと前記タイムアウトの発生回数を保存する第４の記憶エリアを有することを特徴とする請求項４に記載の端末制御装置。
【請求項６】
前記記憶手段は、前記第１のタイミングと前記第２のタイミングの間の所定のタイミンングにおいても、前記状態情報を保存することを特徴とする請求項１から５のいずれか１項に記載の端末制御装置。
【請求項７】
異常検出用の保護タイマ手段がタイムアウトした場合に端末装置を再起動するように制御する端末装置の制御方法であって、
前記保護タイマ手段を起動する第１のタイミングと前記保護タイマ手段がタイムアウトする第２のタイミングで、不揮発性の記憶手段に前記端末装置に関する所定の状態情報を保存することを特徴とする端末装置の制御方法。
【請求項８】
前記所定の状態情報は、前記端末機器を制御するためのソフトウェアの機能ブロックの状態情報又は前記端末装置に固有のハードウェアに対するハードウェア制御の情報であることを特徴とする請求項７に記載の端末装置の制御方法。
【請求項９】
前記ソフトウェアの機能ブロックは、前記ハードウェア制御から応答が戻ってこない場合に、前記保護タイマ手段を起動させることを特徴とする請求項８に記載の端末装置の制御方法。
【請求項１０】
前記記憶手段は、第１の記憶エリアと第２の記憶エリアを有し、
前記第１のタイミングで第１の状態情報を前記第１の記憶エリアに保存し、
前記第２のタイミングで第２の状態情報を前記第２の記憶エリアに保存することを特徴とする請求項７から９のいずれか１項に記載の端末装置の制御方法。
【請求項１１】
前記記憶手段は、さらに、第３の記憶エリアと第４の記憶エリアとを有し、
前記タイムアウトが発生したときに、発生時刻情報を前記第３の記憶エリアに保存すると共に、発生回数を前記第４の記憶エリアに保存することを特徴とする請求項１０に記載の端末装置の制御方法。
【請求項１２】
前記第１のタイミングと前記第２のタイミングの間の所定のタイミンングにおいても、前記状態情報を前記記憶手段に保存することを特徴とする請求項７から１１のいずれか１項に記載の端末装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端末制御装置及び端末装置の制御方法に関し、特に、端末装置の不具合情報を適切に収集するのに適した端末制御装置及び端末装置の制御方法に関する。
【背景技術】
【０００２】
携帯電話機、ＰＨＳ（Personal Handyphone System）、ＰＤＡ（Personal Data Assistance，Personal Digital Assistants：個人向け携帯型情報通信機器）等の携帯端末装置の多くは、一般ユーザが使用中に何らかのハードトラブルやソフト不具合により、フェールセーフ的に端末機器が動作しなくなってしまうことをガードするために再起動する場合が存在する。
【０００３】
しかし、再起動が発生した場合でも一般ユーザがその情報を取り出すことも出来ないため、販売店等に調査を要求することがある。その調査の際に一般的には再起動が発生した瞬間の情報は不揮発メモリに保存されていることが多いが、保護タイマ関係の再起動が発生した場合は、再起動直前の情報だけでは全く原因が分からないことが殆どであった。そのため、原因不明のまま、端末機器の再起動が繰り返されてしまっていた。このような再起動の繰り返えしにより、一般ユーザに不信感を与えてしまっていた。
【０００４】
このように、従来では、端末機器において異常検出用の保護タイマが発生することで、端末機器を再起動させているが、異常検出用の保護タイマがタイムアウトしてしまう原因に繋がる情報は、再起動直前の情報が殆どであった。このため、異常検出用の保護タイマが起動するタイミングでの端末機器の状態が不明で、保護タイマがタイムアウトしてしまう真なる原因を特定することが困難であった。
【０００５】
これに関連する技術として、例えば、特開平６−１６１７６８号公報（特許文献１）がある。しかし、この特許文献１では、異常を検出した時に不揮発の記憶手段に異常処理情報等を保存しているが、異常を検出するのは保護タイマがタイムアウトした場合だけである。このように、保護タイマがタイムアウトしたタイミングでの異常処理情報のみを取得しても、すでに異常な状態を続いてしまっているので原因を判明することは困難である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１６１７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、上述した課題を解決するための技術を提供することにあり、端末装置の不具合を調査する際の負担を軽減することが可能な端末制御装置及び端末装置の制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る端末制御装置は、異常検出用の保護タイマ手段と、前記保護タイマ手段がタイムアウトした場合に端末装置を再起動する制御手段と、不揮発性の記憶手段を有し、前記記憶手段は、前記保護タイマ手段を起動する第１のタイミングと前記保護タイマ手段がタイムアウトする第２のタイミングで、前記端末装置に関する所定の状態情報を保存することを特徴とする。
【０００９】
また、本発明は、異常検出用の保護タイマ手段がタイムアウトした場合に端末装置を再起動するように制御する端末装置の制御方法であって、前記保護タイマ手段を起動する第１のタイミングと前記保護タイマ手段がタイムアウトする第２のタイミングで、不揮発性の記憶手段に前記端末装置に関する所定の状態情報を保存することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、端末装置の不具合を調査する際の負担を軽減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態に係る端末制御装置の構成を示すブロック図である。
【図２】ＣＰＵにて処理されるソフトウェアの機能ブロックの構成を示す図である。
【図３】本発明の第１の実施の形態に係る端末制御装置の動作を示すフローチャートである。
【図４】本発明の第１の実施の形態に係る端末制御装置の動作を説明するための図である。
【図５】状態情報を保存するための保存形式の一例を示す図である。
【図６】タイマＩＤのタイムアウト発生回数を保存するための保存形式の一例を示す図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
（第１の実施の形態）
図１を参照して、本発明の第１の実施の形態に係る端末制御装置の構成について説明する。図１は、本発明の第１の実施の形態に係わる端末制御装置の回路構成の要部を示したものである。
【００１４】
端末制御装置１００は、ＣＰＵ１０１を搭載しており、ＣＰＵ１０１はバス１０５を介して端末制御装置１００内の記憶回路１０２、タイマ回路１０３、割り込みコントローラ１０４、ＲＯＭ１０６及び作業用メモリ１０７と接続されている。
【００１５】
ＲＯＭ１０６は、ＣＰＵ１０１が実行するための各種の制御用プログラムなどの固定的なデータを格納したリード・オンリ・メモリである。作業用メモリ１０７はＲＡＭ（ランダム・アクセス・メモリ）によって構成されており、ＣＰＵ１０１がプログラムを実行する上で一時的に必要とされるデータを格納するようになっている。各機能ブロックが現在の状態を作業用メモリ１０７の所定の領域に格納する。
【００１６】
タイマ回路１０３は、所定時間が経過したかを検出するための計時回路である。ここで、所定時間以上とは、各機能ブロックが保護的な意味合いで使用する時間をいう。記憶回路１０２は、異常検出用のタイマ回路１０３（保護タイマ）がタイムアウトした場合に各機能ブロックの状態を記憶するメモリであり、不揮発性メモリで構成されている。割り込みコントローラ１０４は、端末制御装置１００内に存在するハートウェアからの割り込み通知を整理してＣＰＵ１０１へ通知する。
【００１７】
このように、端末制御装置１００は、異常検出用の保護タイマがタイムアウトした場合にタイマ起動時及びタイマタイムアウト時に内部情報を保存しておくための記憶回路１０２と、異常検出用の保護タイマを実現するタイマ回路１０３と、タイマ回路１０３等の割り込み信号を検出してＣＰＵ１０１へ通知する割り込みコントローラ１０４と、ＣＰＵ１０１から記憶回路１０２、タイマ回路１０３及び割り込みコントローラ１０４を制御するためのバス１０５を有している。
【００１８】
図２はＣＰＵ１０１にて処理されるソフトウェアの機能ブロック構成の要部を示したものである。
【００１９】
図２に示すように、ＣＰＵ１０１のソフトウェア２００は、ソフト機能ブロック２０３、ソフト機能ブロック２０４、タイマ制御２０１及びその他ハードウェア制御（ドライバ）２０２を有する。
【００２０】
タイマ制御２０１は、各種のタイマ（ワンショットタイプやイベントタイプ）を複数管理できる機能を有するソフト機能ブロックである。そして、ワンショットタイプにより、保護タイマのような異常動作をガードするためのタイマに使用する際に、端末制御装置１００内のソフトウェア２００内の機能ブロック２０１〜２０４に対して、開始の通知とタイムアウトの通知を行い、内部情報に対してタイムアウトが何回発生したかを記憶する機能を有する。
【００２１】
その他ハードウェア制御は、端末制御装置１００に固有のハードウェアに対するドライバ的な制御を行うブロックである。
【００２２】
ソフト機能ブロック２０３及びソフト機能ブロック２０４は、端末制御装置１００を制御するシーケンスなどを司るソフトウェアの機能ブロックである。規定シーケンス通りに動作することを期待するが、あるハードウェア制御から何らかの理由で応答が戻ってこない場合を想定して、保護タイマ等を起動するための機能ブロックである。
【００２３】
このように、本発明の第１の実施の形態では、タイマ回路１０３を制御するタイマ制御２０１において、端末制御装置１００を動作させるソフトウェア２００の各ソフト機能ブロック２０３、２０４に対して、異常検出用保護タイマ（タイマ回路１０３）が起動されたことやタイムアウトしたことを通知する。そして、保存すべき各ソフト機能ブロック２０３、２０４の状態情報などを得て、記憶回路１０２に発生時刻など共に記憶させる。これにより、異常検出用保護タイマ（タイマ回路１０３）のタイムアウトが発生してしまった後にでも、発生してしまった原因を、後で内部情報を読み出すことで調査することが可能になる。
【００２４】
次に、図３及び図４を参照して、本発明の第１の実施の形態に係る端末制御装置の動作について説明する。
【００２５】
図３及び図４は、本発明の第１の実施の形態の動作（異常動作用の保護タイマ制御の処理）を示したフローチャートである。
【００２６】
端末制御装置１００内のソフト機能ブロック２０３（図２参照）がプログラムで決められたシーケンス動作に従った制御を行っている中で、その他ハードウェア制御２０２（図２参照）に対して行った要求信号に対して応答信号が返されなかった場合に、端末制御装置１００はその応答を待つことで動作が停止してしまい続けることがある。
【００２７】
その回避方法として、ソフト機能ブロック２０３は異常検出用保護タイマ（タイマ回路１０３を起動して、タイマ制御２０１に通知して、異常保護タイマ制御を開始する（ステップ３０１、ステップ４０１）。
【００２８】
次に、タイマ制御２０１は、ソフト機能ブロック２０３やソフト機能ブロック２０４及びその他ハードウェア制御２０２に対して、異常保護タイマが起動されたこと及び指示タイマＩＤを通知する（ステップ３０２、ステップ４０２）。
【００２９】
次に、通知を受信したソフト機能ブロック２０３やソフト機能ブロック２０４及びその他ハードウェア制御２０２は、通知されたタイマＩＤに該当する記録回路１０２内の記憶エリアに個々の状態情報を保存する（ステップ３０３、ステップ４０３）。
【００３０】
ここで、保存形式の一例を図５に示す。図５に示すように、記録回路１０２内の記憶エリア５０は、タイマ起動・開始時にソフト機能ブロック２０３の状態情報、ソフト機能ブロック２０４の状態情報及びその他ハードウェア制御２０２の状態情報を保存する記憶エリア５１、タイムアウト時にソフト機能ブロック２０３の状態情報、ソフト機能ブロック２０４の状態情報及びその他ハードウェア制御２０２の状態情報を保存する記憶エリア５２、タイムアウトの発生時刻情報を保存する記憶エリア５３、タイムアウト発生時のタイマ値情報を保存する記憶エリア５４及びタイムアウト発生時のタイマＩＤ情報を保存する記憶エリア５５を有する。
【００３１】
次に、タイマ制御２０１は、タイマ回路１０３に対して、タイマ起動制御を行い（ステップ３０４）、起動したタイマを監視し、割り込みコントローラ１０４からの割り込み通知を待つ（ステップ３０５、ステップ４０４）。
【００３２】
次に、設定した特定時間を経過した場合には、タイマ回路１０３から割り込みコントローラ１０４を通じて、タイマ制御２０１へ通知する（タイムアウト発生（ステップ３０５）、タイムアウト検出（ステップ４０５））。
【００３３】
次に、タイマ制御２０１は、ソフト機能ブロック２０３やソフト機能ブロック２０４及びその他ハードウェア制御２０２に対して、異常保護タイマがタイムアウトしたこと及び指示タイマＩＤを通知する（ステップ３０６、ステップ４０６）。
【００３４】
通知を受信したソフト機能ブロック２０３、ソフト機能ブロック２０４及びその他ハードウェア制御２０２は、通知されたタイマＩＤに該当する記憶エリアに個々の状態情報を不揮発性の記憶エリアを有する記録回路１０２に保存する（ステップ３０７、ステップ４０７）。
【００３５】
この保存形式の一例を図５に示された通りである。
【００３６】
次に、タイマ制御２０１は、タイマ回路１０３に対して、現在の時刻の読み出しとタイムアウトしたタイマ停止制御を行い（ステップ３０８、ステップ４０８）、記憶回路１０２にタイムアウトが発生した時刻情報、タイムアウトしたタイマ設定値及びタイマＩＤを所定のエリアに保存する（ステップ３０９、ステップ４０９）。この保存形式の一例は図５に示された通りである。
【００３７】
その後、各タイマＩＤが何度発生したかの情報も記録回路１０２へ保存する。この保存形式の一例を図６に示す。
【００３８】
図６に示すように、記録回路１０２内の記憶エリア６０は、タイマＩＤ（１）用の記憶エリア６１、タイマＩＤ（２）用の記憶エリア６２及びタイマＩＤ（ｎ）用の記憶エリア６ｎを有する。ここで、記憶エリア６１にはタイマＩＤ（１）のタイムアウト発生回数が保存され、記憶エリア６２にはタイマＩＤ（２）のタイムアウト発生回数が保存され、記憶エリア６ｎにはタイマＩＤ（ｎ）のタイムアウト発生回数が保存される。
【００３９】
また、タイマ制御２０１は、タイマ監視中にソフト機能ブロック２０３から停止要求を受信した場合（ステップ３０５：タイマ停止要求発生）は、タイマ回路１０３にタイマ停止制御を行い、ソフト機能ブロック２０３やソフト機能ブロック２０４及びその他ハードウェア制御２０２に対して、異常保護タイマが停止されたことと指示タイマＩＤを通知し、通知を受信したソフト機能ブロック２０３、ソフト機能ブロック２０４及びその他ハードウェア制御２０２は、ステップ３０３にて保存した情報を記憶エリアからクリアする（ステップ３１１）。
【００４０】
このようにして、異常保護タイマの制御が終了する（ステップ３１２）。
【００４１】
上述のように、本発明の第１の実施の形態では、異常検出用保護タイマを起動するタイミングでの情報、タイムアウトが発生するタイミングの情報等の複数の情報を不揮発性の記憶回路（タイマ回路１０３）に自動的に保存することにより、不具合を調査する際の負担を軽減する。
【００４２】
つまり、異常検出用の保護タイマ機能を有し、そのタイマがタイムアウトした場合に端末機器全体を再起動する機能を有し、更に不揮発性の記憶機能を保有する端末制御装置において、再起動が発生した直後でなくともその後に異常が発生した不具合の原因を調査することが容易になるデバッグ情報を自動的に記憶・保存する。
【００４３】
以上説明したように、本発明の第１の実施の形態によれば、異常保護タイマを起動したタイミングでの端末機器内部の情報を不揮発性のメモリに保存することが可能になり、異常保護タイマのタイムアウト発生時の情報と含めて、何が原因で異常動作になったのかを判断することができる。これにより、端末機器の不具合検出が早期に解析できるようになり、端末機器の品質向上が図れる。
【００４４】
（第２の実施の形態）
本発明の第２の実施の形態は、その基本的構成において、上記第１の実施の形態と同じであるが、不揮発性の記憶回路１０２（図１参照）に保存するタイミングをタイマ起動・開始時とタイマタイムアウト時だけでなく、タイマの途中（例えば１０秒の監視タイマに対して３秒毎など）でも、端末制御装置１００の内部情報を保存するようにする。これにより、更に端末制御装置１００の内部動作が判明し易くなる。
【００４５】
以上、本発明の実施の形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明技術的思想に基づく各種の変形が可能である。
【産業上の利用可能性】
【００４６】
本発明は、携帯電話機、ＰＨＳ（Personal Handyphone System）、ＰＤＡ（Personal Data Assistance，Personal Digital Assistants：個人向け携帯型情報通信機器）等の携帯端末機器などに適用可能である。
【符号の説明】
【００４７】
１００  端末制御装置
１０１  ＣＰＵ
１０２  記憶回路
１０３  タイマ回路
１０４  割り込みコントローラ
１０５  バス
２００  ソフトウェア
２０２  ハードウェア制御（ドライバ）
２０３  ソフト機能ブロック
２０４  ソフト機能ブロック
５０  記憶エリア
５１  記憶エリア
５２  記憶エリア
５３  記憶エリア
５４  記憶エリア
５５  記憶エリア
６０  記憶エリア
６１  記憶エリア
６２  記憶エリア
６ｎ  記憶エリア
【図１】
2011113159.tif 000003
【図２】
2011113159.tif 000004
【図３】
2011113159.tif 000005
【図４】
2011113159.tif 000006
【図５】
2011113159.tif 000007
【図６】
2011113159.tif 000008