(57)【要約】【課題】出力レベルを確定できるレベルシフター回路、集積回路装置及び電子機器等を提供すること。【解決手段】レベルシフター回路２００は、第１の高電位側電源ＶＤＤ１が供給される第１の回路１１０が出力する第１、第２の入力信号Ｉ１、Ｉ２を受けて、第２の高電位側電源ＶＤＤ２が供給される第２の回路１２０へ出力信号を出力する。このレベルシフター回路２００は、第２の出力ノードＱ２とＶＳＳとの間に設けられる第１の導電型の第１のトランジスターＴ１と、第１の出力ノードＱ１とＶＳＳとの間に設けられる第１の導電型の第２のトランジスターＴ２と、ＶＤＤ２とＱ２との間に設けられる第２の導電型の第３のトランジスターＴ３と、ＶＤＤ２とＱ１との間に設けられる第２の導電型の第４のトランジスターＴ４と、Ｑ１とＶＳＳとの間に設けられる第１の導電型の第５のトランジスターＴ５とを含む。【選択図】図３
2011091601.tif 000002
【特許請求の範囲】
【請求項１】
第１の高電位側電源が供給される第１の回路が出力する第１の入力信号及び第２の入力信号を受けて、第２の高電位側電源が供給される第２の回路へ出力信号を出力するレベルシフター回路であって、
ゲートが前記第１の入力信号により制御され、第２の出力ノードと低電位側電源のノードとの間に設けられる第１の導電型の第１のトランジスターと、
ゲートが前記第２の入力信号により制御され、第１の出力ノードと前記低電位側電源ノードとの間に設けられる第１の導電型の第２のトランジスターと、
ゲートが前記第１の出力ノードの電圧レベルにより制御され、前記第２の高電位側電源のノードと前記第２の出力ノードとの間に設けられる第２の導電型の第３のトランジスターと、
ゲートが前記第２の出力ノードの電圧レベルにより制御され、前記第２の高電位側電源ノードと前記第１の出力ノードとの間に設けられる第２の導電型の第４のトランジスターと、
ゲートが前記第２の出力ノードの電圧レベルにより制御され、前記第１の出力ノードと前記低電位側電源ノードとの間に設けられる第１の導電型の第５のトランジスターと、
を含むことを特徴とするレベルシフター回路。
【請求項２】
請求項１において、
前記第１の高電位側電源の電圧レベルが上昇する前に、前記第２の高電位側電源の電圧レベルが上昇する場合に、
前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇し、
前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターがオン状態になり、
前記第５のトランジスターがオン状態になることで、前記第５のトランジスターのドレイン電流が流れて、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。
【請求項３】
請求項２において、
前記第２の高電位側電源の電圧レベルが上昇することで、前記第１の出力ノードの電圧レベルが上昇し、
前記第１の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターのドレイン・ソース間電圧が上昇し、
前記第５のトランジスターのドレイン・ソース間電圧が上昇することで、前記第５のトランジスターのドレイン電流が流れて、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。
【請求項４】
請求項２又は３において、
前記第２の高電位側電源の電圧レベルが上昇することで、前記第２の出力ノードの電圧レベルが上昇し、
前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターのゲート・ソース間電圧が上昇し、
前記第５のトランジスターのゲート・ソース間電圧が上昇することで、前記第５のトランジスターがオン状態になり、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第５のトランジスターの電流供給能力が、前記第１のトランジスターの電流供給能力よりも小さく、且つ前記第２のトランジスターの電流供給能力よりも小さいことを特徴とするレベルシフター回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
ゲートが前記第１の入力信号により制御され、前記第３のトランジスターのドレインと前記第２の出力ノードとの間に設けられる第２の導電型の第６のトランジスターと、
ゲートが前記第２の入力信号により制御され、前記第４のトランジスターのドレインと前記第１の出力ノードとの間に設けられる第２の導電型の第７のトランジスターと、
を含むことを特徴とするレベルシフター回路。
【請求項７】
請求項１乃至６のいずれかに記載のレベルシフター回路と、
前記第１の高電位側電源が供給され、前記第１の入力信号と前記第２の入力信号とを出力する前記第１の回路と、
前記第２の高電位側電源が供給され、前記第１の出力ノード又は前記第２の出力ノードから出力される前記出力信号が入力される前記第２の回路と、
を含むことを特徴とする集積回路装置。
【請求項８】
請求項７において、
前記第２の高電位側電源が供給され、前記第１の高電位側電源の電圧レベルを生成するレギュレーターを含むことを特徴とする集積回路装置。
【請求項９】
請求項８において、
電源の投入により、前記第２の高電位側電源の電圧レベルが上昇し、
前記第２の高電位側電源の電圧レベルの上昇に遅れて、前記レギュレーターの出力である前記第１の高電位側電源の電圧レベルが上昇する場合に、
前記第２の高電位側電源の電圧レベルの上昇により、前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇し、
前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターがオン状態になり、
前記第５のトランジスターがオン状態になることで、前記第５のトランジスターのドレイン電流が流れて、
前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とする集積回路装置。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記第１の回路は制御回路であり、
前記第２の回路は前記集積回路装置の外部へ信号を出力する出力バッファーであることを特徴とする集積回路装置。
【請求項１１】
請求項７乃至１０のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフター回路、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
近年、集積回路装置（ＬＳＩ）の消費電力を低減するためにＬＳＩの内部回路の電源電圧を、例えば１．８Ｖなどに低下させることが行われている。一方、ＬＳＩの外部とのインターフェースには例えば３Ｖの電源電圧が使用される場合がある。このような場合には、レベルシフター回路を用いて信号レベルを変換することが行われている。例えば、レベルシフター回路により、ＬＳＩの内部回路からの１．８Ｖの電圧レベルの信号を、３Ｖの電圧レベルの信号に変換して、ＬＳＩの外部に出力する。
【０００３】
ところが、電源投入時に内部の電源電圧の立ち上がりの遅れなどにより、レベルシフター回路の出力レベルが確定せず、次段の回路（出力バッファーなど）に貫通電流が流れるという問題がある。
【０００４】
この問題を解決するために例えば特許文献１には、パワーオン・リセット回路を接続する手法が開示されている。しかしながらこの手法では、トランジスター数が多くなるなどの課題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−９８０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、出力レベルを確定できるレベルシフター回路、集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の高電位側電源が供給される第１の回路が出力する第１の入力信号及び第２の入力信号を受けて、第２の高電位側電源が供給される第２の回路へ出力信号を出力するレベルシフター回路であって、ゲートが前記第１の入力信号により制御され、第２の出力ノードと低電位側電源のノードとの間に設けられる第１の導電型の第１のトランジスターと、ゲートが前記第２の入力信号により制御され、第１の出力ノードと前記低電位側電源ノードとの間に設けられる第１の導電型の第２のトランジスターと、ゲートが前記第１の出力ノードの電圧レベルにより制御され、前記第２の高電位側電源のノードと前記第２の出力ノードとの間に設けられる第２の導電型の第３のトランジスターと、ゲートが前記第２の出力ノードの電圧レベルにより制御され、前記第２の高電位側電源ノードと前記第１の出力ノードとの間に設けられる第２の導電型の第４のトランジスターと、ゲートが前記第２の出力ノードの電圧レベルにより制御され、前記第１の出力ノードと前記低電位側電源ノードとの間に設けられる第１の導電型の第５のトランジスターと、を含むレベルシフター回路に関係する。
【０００８】
本発明の一態様によれば、第５のトランジスターを設けることで、この第５のトランジスターを介して第１の出力ノードから低電位側電源ノードへ電流を流すことが可能になる。こうすることで、第１、第２の出力ノードの電圧レベルを確定することができる。
【０００９】
また本発明の一態様では、前記第１の高電位側電源の電圧レベルが上昇する前に、前記第２の高電位側電源の電圧レベルが上昇する場合に、前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇し、前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターがオン状態になり、前記第５のトランジスターがオン状態になることで、前記第５のトランジスターのドレイン電流が流れて、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
【００１０】
このようにすれば、第５のトランジスターがオン状態になりドレイン電流が流れることで、レベルシフター回路の第１の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路（第２の回路）で貫通電流が流れることを防止することができる。
【００１１】
また本発明の一態様では、前記第２の高電位側電源の電圧レベルが上昇することで、前記第１の出力ノードの電圧レベルが上昇し、前記第１の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターのドレイン・ソース間電圧が上昇し、前記第５のトランジスターのドレイン・ソース間電圧が上昇することで、前記第５のトランジスターのドレイン電流が流れて、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
【００１２】
このようにすれば、第５のトランジスターのドレイン・ソース間電圧が上昇し、またゲート・ソース間電圧も上昇してドレイン電流が流れることで、レベルシフター回路の第１の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路（第２の回路）で貫通電流が流れることを防止することができる。
【００１３】
また本発明の一態様では、前記第２の高電位側電源の電圧レベルが上昇することで、前記第２の出力ノードの電圧レベルが上昇し、前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターのゲート・ソース間電圧が上昇し、前記第５のトランジスターのゲート・ソース間電圧が上昇することで、前記第５のトランジスターがオン状態になり、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
【００１４】
このようにすれば、第５のトランジスターのゲート・ソース間電圧が上昇してオン状態になることで、レベルシフター回路の第１の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路（第２の回路）で貫通電流が流れることを防止することができる。
【００１５】
また本発明の一態様では、前記第５のトランジスターの電流供給能力が、前記第１のトランジスターの電流供給能力よりも小さく、且つ前記第２のトランジスターの電流供給能力よりも小さくてもよい。
【００１６】
このようにすれば、レベルシフター回路の通常動作時に、出力信号の立ち上がり時間及び立ち下がり時間への影響を低減することができる。
【００１７】
また本発明の一態様では、ゲートが前記第１の入力信号により制御され、前記第３のトランジスターのドレインと前記第２の出力ノードとの間に設けられる第２の導電型の第６のトランジスターと、ゲートが前記第２の入力信号により制御され、前記第４のトランジスターのドレインと前記第１の出力ノードとの間に設けられる第２の導電型の第７のトランジスターと、を含んでもよい。
【００１８】
このようにすれば、直列に接続された３つのトランジスターの各々に印加されるドレイン・ソース間電圧が低減されるから、第２の高電位側電源を高い電圧レベルに設定することができる。こうすることで、より高い電圧レベルにレベルシフトすることができる。
【００１９】
本発明の他の態様は、上記に記載のレベルシフター回路と、前記第１の高電位側電源が供給され、前記第１の入力信号と前記第２の入力信号とを出力する前記第１の回路と、前記第２の高電位側電源が供給され、前記第１の出力ノード又は前記第２の出力ノードから出力される前記出力信号が入力される前記第２の回路と、を含む集積回路装置に関係する。
【００２０】
本発明の他の態様によれば、第１の高電位側電源の電圧レベルが上昇する前に、第２の高電位側電源の電圧レベルが上昇する場合に、レベルシフター回路の第１の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。このようにすれば、出力信号が第１の出力ノードから出力される場合には、出力信号レベルは低電位側電源の電圧レベルに設定され、出力信号が第２の出力ノードから出力される場合には、出力信号レベルは高電位側電源の電圧レベルに設定される。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって第２の回路で貫通電流が流れることなどを防止することができる。
【００２１】
また本発明の他の態様では、前記第２の高電位側電源が供給され、前記第１の高電位側電源の電圧レベルを生成するレギュレーターを含んでもよい。
【００２２】
このようにすれば、レギュレーターに第２の高電位側電源が入力されてから、レギュレーターの出力が上昇するまでの時間がかかるために、第１の高電位側電源が第２の高電位側電源よりも遅れて供給される場合に、レベルシフター回路の第１の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって第２の回路で貫通電流が流れることなどを防止することができる。
【００２３】
また本発明の他の態様では、電源の投入により、前記第２の高電位側電源の電圧レベルが上昇し、前記第２の高電位側電源の電圧レベルの上昇に遅れて、前記レギュレーターの出力である前記第１の高電位側電源の電圧レベルが上昇する場合に、前記第２の高電位側電源の電圧レベルの上昇により、前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇し、前記第１の出力ノードの電圧レベル及び前記第２の出力ノードの電圧レベルが上昇することで、前記第５のトランジスターがオン状態になり、前記第５のトランジスターがオン状態になることで、前記第５のトランジスターのドレイン電流が流れて、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
【００２４】
このようにすれば、電源投入直後に、前記第１の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定され、前記第２の出力ノードの電圧レベルが前記高電位側電源の電圧レベルに設定されるから、レベルシフター回路の出力信号レベルが中間電位となって次段の回路（第２の回路）で貫通電流が流れることを防止することができる。その結果、電源投入後の待機時（スタンバイ時）の消費電力を低減することなどが可能になる。
【００２５】
また本発明の他の態様では、前記第１の回路は制御回路であり、前記第２の回路は前記集積回路装置の外部へ信号を出力する出力バッファーであってもよい。
【００２６】
このようにすれば、制御回路からの信号をレベルシフトして外部へ出力する出力バッファーを含む集積回路装置において、例えば電源投入後の待機時（スタンバイ時）の消費電力を低減することなどが可能になる。
【００２７】
本発明の他の態様は、上記に記載の集積回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２８】
【図１】レベルシフター回路の従来例。
【図２】従来例の回路シミュレーションによる波形の一例。
【図３】本実施形態のレベルシフター回路の構成例。
【図４】本実施形態の回路シミュレーションによる波形の一例。
【図５】本実施形態のレベルシフター回路の変形例。
【図６】集積回路装置の構成例。
【図７】集積回路装置（無線通信用ＬＳＩ）の一例。
【図８】電子機器の一例。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
１．レベルシフター回路の従来例
本実施形態のレベルシフター回路の説明に先立って、始めに、従来例のレベルシフター回路とその問題点について説明する。
【００３１】
図１にレベルシフター回路の従来例を示す。従来例のレベルシフター回路１００は、２つのＮ型（広義には第１の導電型）トランジスターＴ１、Ｔ２及び２つのＰ型（広義には第２の導電型）トランジスターＴ３、Ｔ４を含む。Ｔ１のゲートは第１の入力信号Ｉ１により制御され、Ｔ２のゲートは第２の入力信号Ｉ２により制御される。また、Ｔ３のゲートは第１の出力ノードＱ１の電圧レベルにより制御され、Ｔ４のゲートは第２の出力ノードＱ２の電圧レベルにより制御される。ここで第１、第２の入力信号Ｉ１、Ｉ２は、第１の回路１１０から出力され、第１の出力ノードＱ１から第２の回路１２０へ出力信号が出力される。
【００３２】
第１の回路１１０は、例えばゲートアレイなどで構成されるロジック回路であって、第１の高電位側電源ＶＤＤ１が供給される。レベルシフター回路１００及び第２の回路１２０（例えば出力バッファー）には、第２の高電位側電源ＶＤＤ２が供給される。
【００３３】
ＶＤＤ２の電圧レベルがＶＤＤ１の電圧レベルより高い場合には、第１の回路１１０の高電位レベル（Ｈレベル）ＶＨ１は、レベルシフター回路１００により、第２の回路１２０の高電位レベル（Ｈレベル）ＶＨ２までレベルシフトされる。すなわちＶＤＤ１＜ＶＤＤ２である場合に、ＶＨ１（＝ＶＤＤ１）からＶＨ２（＝ＶＤＤ２）へレベルシフトする。
【００３４】
レベルシフター回路１００の動作を具体的に説明する。第１の入力信号Ｉ１（非反転信号）がＨレベルであり、第２の入力信号Ｉ２（反転信号）がＬレベルである場合を説明する。トランジスターＴ１のゲートの電圧レベルはＨレベルになるから、Ｔ１はオン状態になり、出力ノードＱ２の電圧レベルは降下する。Ｑ２の電圧レベルの降下により、トランジスターＴ４はオン状態になる。一方、トランジスターＴ２のゲートの電圧レベルはＬレベルになるから、Ｔ２はオフ状態になる。その結果、出力ノードＱ１の電圧レベルはＶＤＤ２まで上昇する。
【００３５】
Ｑ１の電圧レベルがＶＤＤ２まで上昇することにより、トランジスターＴ３はオフ状態になるから、出力ノードＱ２の電圧レベルはＬレベル（低電位側電源レベル、ＶＳＳレベル）まで降下する。このようにして入力信号Ｉ１のＨレベルが、ＶＤＤ１からＶＤＤ２までレベルシフトされる。なお、上記の場合とは逆に、Ｉ１がＬレベル、Ｉ２がＨレベルである場合には、Ｑ１にＬレベル、Ｑ２にＨレベルがそれぞれ出力される。
【００３６】
次に従来例のレベルシフター回路の問題点について説明する。実際の集積回路においては、レギュレーターを用いて１つの外部電源の電圧レベルから別の電圧レベルを生成し、これを電源として使用する場合がある。例えば図１において、ＶＤＤ２は外部電源から供給され、ＶＤＤ１はレギュレーターを用いてＶＤＤ２から生成される場合がある。
【００３７】
このような場合に、電源が投入され、レギュレーターにＶＤＤ２が入力されてから、レギュレーターの出力が上昇するまでの時間がかかるために、ＶＤＤ１はＶＤＤ２よりも遅れて供給されることになる。すなわち第１の回路１１０にＶＤＤ１が供給されるよりも前に、レベルシフター回路１００にＶＤＤ２が供給される状況が発生する。その結果、第１、第２の入力信号Ｉ１、Ｉ２が共にＬレベルのままで、レベルシフター回路１００が動作を開始することになる。第１、第２の入力信号Ｉ１、Ｉ２が共にＬレベルの状態では、レベルシフター回路１００は正常な動作を行うことができない。
【００３８】
図２は、従来例の回路シミュレーションによる波形の一例である。入力信号Ｉ１、Ｉ２が共にＬレベルに固定された条件でＶＤＤ２が上昇する場合に、レベルシフター回路１００の出力がどのようになるかを図２を用いて説明する。図２には、ＶＤＤ２及び出力ノードＱ１、Ｑ２の電圧波形を示してある。なお、この回路シミュレーションでは、ＶＤＤ２を３Ｖ、ＶＳＳを０Ｖとし、また後述する本実施形態のレベルシフター回路（図５）についての回路シミュレーション結果と比較するために、図５におけるＴ６、Ｔ７に相当する２つのトランジスターを含む回路について示してある。また、各トランジスターの特性のばらつきによる影響を見るために、Ｔ１、Ｔ２及びＴ３、Ｔ４の特性がわずかに異なる２つの場合（ケース（Ａ）及びケース（Ｂ））について示してある。
【００３９】
入力信号Ｉ１、Ｉ２は共に０Ｖ（Ｌレベル）であるから、トランジスターＴ１、Ｔ２は共にオフ状態である。この状態でＶＤＤ２は０Ｖから３Ｖまで上昇する（図２のＰ１からＰ２まで）。ＶＤＤ２の上昇に伴って、トランジスターＴ３、Ｔ４にはドレイン・ソース間電圧及びゲート・ソース間電圧が印加されるから、Ｔ３及びＴ４のドレイン電流が生じる。Ｔ１、Ｔ２はオフ状態であるから、Ｔ３、Ｔ４のドレイン電流がわずかであっても出力ノードＱ１、Ｑ２の電圧レベルは共に上昇する（Ｐ３からＰ４まで、Ｐ７からＰ８まで）。
【００４０】
Ｑ１、Ｑ２の電圧レベルは、Ｐ４又はＰ８までは、ほぼ同一な波形で上昇していくが、それ以降はＴ３とＴ４との特性の違いにより大きく異なってくる。図２では、ケース（Ａ）の波形をＱ１（Ａ）、Ｑ２（Ａ）とし、ケース（Ｂ）の波形をＱ１（Ｂ）、Ｑ２（Ｂ）とした。
【００４１】
例えばケース（Ａ）では、Ｑ１の電圧レベルはＶＤＤ２まで上昇し（Ｐ４からＰ５まで）、それ以降はＶＤＤ２と同一電圧レベルを保持しながら３Ｖまで上昇する（Ｐ５からＰ６まで）。一方、Ｑ２の電圧レベルはＶＤＤ２よりも低い電圧レベルで上昇し、ほぼＶＤＤ２の１／２まで上昇する（Ｐ８からＰ９まで）。
【００４２】
また、ケース（Ｂ）では、上記の逆の結果になる。すなわちＱ１の電圧レベルはほぼＶＤＤ２の１／２となり、Ｑ２の電圧レベルはＶＤＤ２まで上昇する。
【００４３】
Ｔ３、Ｔ４のどちらが先にオフ状態になるかによって、ケース（Ａ）、（Ｂ）のどちらになるのかが決まる。具体的には、各トランジスターの特性の違いによるＱ１、Ｑ２の電圧レベルの上昇速度の差と、Ｔ３及びＴ４のしきい値電圧の差とによって、Ｔ３が先にオフ状態になる場合もあれば、Ｔ４が先にオフ状態になる場合もある。
【００４４】
例えば図２のケース（Ａ）では、Ｑ１の電圧レベルが先に上昇し（Ｐ４からＰ５まで）、その結果Ｔ３のゲート・ソース電圧が増加し（ゲート・ソース電圧の絶対値が減少し）、Ｔ３が先にオフ状態になる。Ｔ３がオフ状態になることで、それまでにＱ２にチャージされた電荷が保持されて、ＶＤＤ２の上昇に伴ってＱ２の電圧レベルはほぼＶＤＤ２の１／２まで上昇する（Ｐ８からＰ９まで）。一方、Ｔ４はオン状態が保持されるから、Ｑ１の電圧レベルはＶＤＤ２まで上昇する（Ｐ５からＰ６まで）。
【００４５】
また、ケース（Ｂ）では、上記の逆の結果になる。すなわちＱ２の電圧レベルが先に上昇し、Ｔ４が先にオフ状態になり、Ｑ１の電圧レベルはほぼＶＤＤ２の１／２まで上昇する。一方、Ｔ３はオン状態が保持されるから、Ｑ２の電圧レベルはＶＤＤ２まで上昇する
以上説明したように、従来例のレベルシフター回路１００では、電源投入直後のレベルシフター回路１００の出力レベルが確定せず、Ｈレベル（ＶＤＤ２）又は中間レベル（ほぼＶＤＤ２の１／２）のどちらかになる。中間レベルが出力される場合には、次段の第２の回路１２０で貫通電流が発生してしまう。これが従来のレベルシフター回路の問題点である。
【００４６】
本実施形態のレベルシフター回路は、この課題を解決するものであって、電源投入直後のレベルシフター回路の出力レベルをＨレベル又はＬレベルのいずれか一方に確定することができる。
【００４７】
２．本実施形態のレベルシフター回路
図３に、本実施形態のレベルシフター回路２００の構成例を示す。本実施形態のレベルシフター回路２００は、第１の高電位側電源ＶＤＤ１（例えば１．８Ｖ）が供給される第１の回路１１０（例えば制御回路）が出力する第１、第２の入力信号Ｉ１、Ｉ２を受けて、第２の高電位側電源ＶＤＤ２（例えば３Ｖ）が供給される第２の回路１２０（例えば出力バッファー）へ出力信号を出力するレベルシフター回路である。
【００４８】
本実施形態のレベルシフター回路２００は、３つのＮ型（広義には第１の導電型）トランジスターＴ１、Ｔ２、Ｔ５及び２つのＰ型（広義には第２の導電型）トランジスターＴ３、Ｔ４を含む。Ｔ１は、ゲートが第１の入力信号Ｉ１により制御され、第２の出力ノードＱ２と低電位側電源ＶＳＳのノードとの間に設けられる。Ｔ２は、ゲートが第２の入力信号Ｉ２により制御され、第１の出力ノードＱ１と低電位側電源ノードＶＳＳとの間に設けられる。Ｔ３は、ゲートが第１の出力ノードＱ１の電圧レベルにより制御され、第２の高電位側電源ＶＤＤ２のノードと第２の出力ノードＱ２との間に設けられる。Ｔ４は、ゲートが第２の出力ノードＱ２の電圧レベルにより制御され、第２の高電位側電源ノードＶＤＤ２と第１の出力ノードＱ１との間に設けられる。Ｔ５は、ゲートが第２の出力ノードＱ２の電圧レベルにより制御され、第１の出力ノードＱ１と低電位側電源ノードＶＳＳとの間に設けられる。
【００４９】
なお、本実施形態のレベルシフター回路は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図３では、第１の出力ノードＱ１から出力信号を取り出しているが、第２の出力ノードＱ２から出力信号を取り出してもよい。この出力信号は第２の回路１２０に入力される。
【００５０】
本実施形態のレベルシフター回路２００によれば、従来例のレベルシフター回路の問題である電源投入直後の出力レベルを常にＬレベル又はＨレベルに設定することができる。この動作について以下に説明する。
【００５１】
上述したように、電源が投入時に、ＶＤＤ１の電圧レベルが０Ｖ（広義にはＶＳＳの電圧レベル）から上昇する前に、ＶＤＤ２の電圧レベルが０Ｖから所定の電圧レベル（例えば３Ｖ）まで上昇する場合がある。この場合には、第１の回路１１０の電源ＶＤＤ１が０Ｖであるから、入力信号Ｉ１、Ｉ２の電圧レベルは共に０Ｖである。したがって、Ｔ１、Ｔ２のゲート・ソース間電圧は共にしきい値電圧より低いから、Ｔ１、Ｔ２は共にオフ状態である。
【００５２】
ＶＤＤ２の電圧レベルの上昇に伴って、Ｔ３、Ｔ４にはドレイン・ソース間電圧及びゲート・ソース間電圧が印加されるから、Ｔ３及びＴ４のドレイン電流が生じる。Ｔ１、Ｔ２はオフ状態であるから、Ｔ３、Ｔ４のドレイン電流がわずかであってもＱ１、Ｑ２の電圧レベルは共に上昇する。Ｑ１の電圧レベル及びＱ２の電圧レベルが上昇することで、第５のトランジスターＴ５がオン状態になり、Ｔ５のドレイン電流が流れる。その結果、Ｑ１の電圧レベルが低電位側電源ＶＳＳの電圧レベル（Ｌレベル）に設定される。
【００５３】
具体的には、ＶＤＤ２の電圧レベルが上昇することで、Ｑ１の電圧レベルが上昇し、Ｑ１の電圧レベルが上昇することで、Ｔ５のドレイン・ソース間電圧が上昇する。そしてＴ５のゲート・ソース間電圧も上昇するから、Ｔ５のドレイン・ソース間電圧が上昇することで、Ｔ５のドレイン電流が流れて、Ｑ１の電圧レベルがＶＳＳの電圧レベル（Ｌレベル）に設定される。
【００５４】
また具体的には、ＶＤＤ２の電圧レベルが上昇することで、Ｑ２の電圧レベルが上昇し、Ｑ２の電圧レベルが上昇することで、Ｔ５のゲート・ソース間電圧が上昇する。Ｔ５のゲート・ソース間電圧が上昇することで、Ｔ５がオン状態になり、Ｑ１の電圧レベルがＶＳＳの電圧レベル（Ｌレベル）に設定される。
【００５５】
図４に、本実施形態のレベルシフター回路２００の回路シミュレーションによる波形の一例を示す。図４は、入力信号Ｉ１、Ｉ２が共にＬレベルに固定された条件で、ＶＤＤ２が０Ｖから３Ｖまで上昇する場合の出力波形を示したものである。なお、この回路シミュレーションは、後述する本実施形態のレベルシフター回路の変形例（図５）について行ったものである。
【００５６】
ＶＤＤ２が０Ｖから３Ｖまで上昇すると（図４のＳ１からＳ２まで）、ＶＤＤ２の上昇に伴って、Ｑ１、Ｑ２の電圧レベルは共に上昇する（Ｓ３からＳ４まで、Ｓ６からＳ７まで）。Ｔ５がオン状態になる前の期間では、従来例のレベルシフター回路１００と同じ振る舞いをする。ところがＴ５がオン状態になり、或いはＴ５のドレイン電流が流れると、Ｑ１の電圧レベルは急速に０Ｖ（Ｌレベル）に降下する（Ｓ４からＳ５まで）。Ｑ１の電圧レベルが０Ｖになることで、Ｔ３はオン状態になるから、Ｑ２の電圧レベルはＶＤＤ２まで上昇し、さらにＶＤＤ２の上昇と共に３Ｖまで上昇する（Ｓ７からＳ８まで）。
【００５７】
このように、Ｑ１の電圧レベルが先に上昇する場合でも、またＱ２の電圧レベルが先に上昇する場合であっても、いずれの場合でもＱ１の電圧レベルはＬレベルに設定されるから、レベルシフター回路２００の出力レベルは常にＬレベルになる。その結果、電源投入直後に、レベルシフター回路の出力レベルが中間電位となって第２の回路１２０で貫通電流が流れることを防止できる。この貫通電流を防止することで、電源投入後の待機時（スタンバイ時）の消費電力を低減することができる。
【００５８】
なお、第２の出力ノードＱ２と第２の高電位側電源ノードＶＤＤ２との間にＰ型（広義には第２の導電型）トランジスターを設けて、そのゲートをイネーブル信号により制御する手法も考えられる。しかしながら、この手法ではトランジスター数が多くなること、イネーブル信号による制御が必要になることなどの問題がある。本実施形態によれば、そのような問題は生じない。
【００５９】
第５のトランジスターＴ５の電流供給能力は、第１のトランジスターＴ１の電流供給能力よりも小さく、且つ第２のトランジスターＴ２の電流供給能力よりも小さくすることが望ましい。これはレベルシフター回路の通常動作（電源投入直後ではなく、ＶＤＤ１が所定の電圧レベルに到達した後の動作）に影響を与えないためである。
【００６０】
具体的には、Ｔ５を付加することで、レベルシフター回路２００の通常動作時の出力信号の立ち上がり時間と立ち下がり時間のバランスを悪化させるおそれがある。出力信号の立ち上がりの際にはＴ４のドレイン電流が寄与するのに対して、出力信号の立ち下がりの際にはＴ２及びＴ５のドレイン電流が寄与するためである。したがって、出力信号の立ち上がり時間と立ち下がり時間のバランスをとるためには、Ｔ５の電流供給能力をＴ１、Ｔ２の各々の電流供給能力よりも小さくすることが望ましい。
【００６１】
より具体的には、トランジスターのゲート長（チャネル長）をＬ、ゲート幅（チャネル幅）をＷとした場合に、電流供給能力はＷ／Ｌに比例するから、Ｔ５のＷ／ＬをＴ１、Ｔ２のそれぞれのＷ／Ｌより小さくすればよい。もっともＬを大きくすることで、Ｔ５のゲート容量を増加させ、レベルシフター回路の動作速度が遅くなるおそれがある。また、Ｔ５の電流供給能力が小さくなり過ぎると、上述したＴ５の効果が得られないおそれもある。したがって、実際上は、Ｗを製造可能な最小の値とし、Ｌを通常動作に影響を与えない範囲であって且つＴ５の効果が損なわれない範囲の値とするのが望ましい。
【００６２】
なお、Ｔ５のしきい値電圧をＴ１、Ｔ２の各々のしきい値電圧より高い値にすることで、Ｔ５の電流供給能力をＴ１、Ｔ２の各々の電流供給能力より小さくしてもよい。
【００６３】
図５に、本実施形態のレベルシフター回路２００の変形例を示す。本変形例は、先に示した図３のレベルシフター回路に、さらに２つのＰ型（広義には第２の導電型）トランジスターすなわち第６、第７のトランジスターＴ６、Ｔ７を付加したものである。第６のトランジスターＴ６は、ゲートが第１の入力信号Ｉ１により制御され、第３のトランジスターＴ３のドレインと第２の出力ノードＱ２との間に設けられる。また、第７のトランジスターＴ７は、ゲートが第２の入力信号Ｉ２により制御され、第４のトランジスターＴ４のドレインと第１の出力ノードＱ１との間に設けられる。
【００６４】
Ｔ６、Ｔ７を付加することで、直列に接続された３つのトランジスター（Ｔ１、Ｔ６、Ｔ３及びＴ２、Ｔ７、Ｔ４）の各々に印加されるドレイン・ソース間電圧が低減されるから、第２の高電位側電源ＶＤＤ２を高い電圧レベルに設定することができる。すなわちＴ６、Ｔ７を含まない回路に比べて、より高い電圧レベルにレベルシフトすることができる。
【００６５】
３．集積回路装置
図６に、レベルシフター回路２００及びレギュレーター１３０を含む集積回路装置の構成例を示す。レベルシフター回路２００及び出力バッファー（広義には第２の回路）１２０には、外部電源からＶＤＤ２（第２の高電位側電源、例えば３Ｖ）が供給される。制御回路（広義には第１の回路）１１０には、レギュレーター１３０により生成されるＶＤＤ１（第１の高電位側電源、例えば１．８Ｖ）が供給される。
【００６６】
制御回路１１０は、第１の高電位側電源ＶＤＤ１（例えば１．８Ｖ）が供給され、第１の入力信号Ｉ１と第２の入力信号Ｉ２とを出力する。出力バッファー１２０は、第２の高電位側電源ＶＤＤ２（例えば３Ｖ）が供給され、レベルシフター回路２００の第１の出力ノードＱ１又は第２の出力ノードＱ２から出力される出力信号が入力される。また、レギュレーター１３０は、第２の高電位側電源ＶＤＤ２が供給され、第１の高電位側電源ＶＤＤ１の電圧レベルを生成する。
【００６７】
集積回路装置の外部の回路（例えばホストなど）との情報のやり取りに用いられる信号レベルは、Ｈレベルが３Ｖである場合がある。このような場合に、レベルシフター回路２００を用いて信号のＨレベルを１．８Ｖから３Ｖへレベルシフトする。
【００６８】
制御回路１１０は、例えばゲートアレイ等で構成されるロジック回路であり、例えば１．８Ｖ等の低い電源電圧で動作する。電源電圧を低くすることで、制御回路１１０の消費電力を低減することができる。
【００６９】
また上記の構成によれば、例えば電子機器のスリープ時に、制御回路１１０はクロック停止等で動作を停止し、レギュレーター１３０だけは動作させておいて、スリープ状態から通常動作に素速く移行することができる。
【００７０】
外部電源（電池など）からＶＤＤ２が供給され、さらにＶＤＤ２からレギュレーター１３０によりＶＤＤ１が生成される場合には、レギュレーター１３０にＶＤＤ２が入力されてから、レギュレーター１３０の出力が上昇を開始するまでに時間がかかる。すなわち、電源の投入により、ＶＤＤ２の電圧レベルが上昇し、ＶＤＤ２の電圧レベルの上昇に遅れて、レギュレーター１３０の出力であるＶＤＤ１の電圧レベルが上昇する。
【００７１】
このような場合には、入力信号Ｉ１、Ｉ２が共にＬレベルの状態で、レベルシフター回路２００が動作を開始する。上述したように、本実施形態のレベルシフター回路２００によれば、電源投入直後の出力レベルを常にＬレベル（又はＨレベル）に設定することができる。
【００７２】
具体的には、ＶＤＤ２の電圧レベルの上昇により、レベルシフター回路２００の第１の出力ノードＱ１の電圧レベル及び第２の出力ノードＱ２の電圧レベルが上昇し、Ｑ１の電圧レベル及びＱ２の電圧レベルが上昇することで、第５のトランジスターＴ５がオン状態になる。Ｔ５がオン状態になることで、Ｔ５のドレイン電流が流れて、出力信号がＱ１から出力される場合には、出力信号の電圧レベルがＶＳＳの電圧レベル（Ｌレベル）に設定される。また、出力信号がＱ２から出力される場合には、出力信号の電圧レベルがＶＤＤの電圧レベル（Ｈレベル）に設定される。
【００７３】
図７に、本実施形態の集積回路装置を無線通信用ＬＳＩに適用した場合の構成例を示す。図７に示す集積回路装置３００は、制御回路１１０、ミキサー３１０、フィルター３２０、復調回路３４０、クロック生成回路（ＰＬＬ回路）３５０、変調回路３６０、電源部３７０、複数のＩ／Ｏ回路３８０、複数のパッド４００、低雑音増幅器ＬＮＡ、パワーアンプＰＡを含む。
【００７４】
制御回路１１０は、ホストインターフェース３９０を含み、無線通信の制御処理やホスト４１０等とのインターフェース処理などを行う。
【００７５】
アンテナ４３０で受信した受信信号は、低雑音増幅器ＬＮＡで増幅され、ミキサー３１０で周波数変換された後、フィルター３２０により不要な周波数成分が除去される。復調回路３４０は受信信号を復調してデータを取り出す。
【００７６】
クロック生成回路（ＰＬＬ回路）３５０は、基準クロックから必要な周波数（搬送波周波数など）の信号を生成する。変調回路３６０は送信データに基づいて搬送波を変調（例えば周波数変調）し、パワーアンプＰＡは変調された送信信号を増幅して、アンテナ４３０から送信する。
【００７７】
電源部３７０は、レギュレーター１３０を含み、外部電源部４２０からの電源供給を受けて、集積回路装置３００に含まれる各回路に適応する電圧レベルを供給する。具体的には、例えば制御回路１１０には１．８Ｖの電圧レベルが供給され、Ｉ／Ｏ回路３８０には３Ｖの電圧レベルが供給される。
【００７８】
Ｉ／Ｏ回路３８０は、レベルシフター回路２００を含み、集積回路装置３００の外部から入力信号を受け取り、バッファーして制御回路１１０へ送る。また、制御回路１１０からの出力信号をバッファーして、ホスト４１０など集積回路装置３００の外部へ出力する。制御回路１１０の信号レベルと外部の信号レベルが異なる場合には、レベルシフター回路２００によりレベルシフトを行う。
【００７９】
上述したように、本実施形態のレベルシフター回路によれば、電源投入直後のレベルシフター回路の出力レベルを常にＬレベル（又はＨレベル）に設定することができるから、次段の回路（例えば出力バッファー）の貫通電流を防止することができる。その結果、電源投入後の待機時（スタンバイ時）の消費電力を低減することができるから、電池を電源とする携帯機器の場合に、携帯機器を長時間動作させることができる。
【００８０】
４．電子機器
図８に、本実施形態のレベルシフター回路及び集積回路装置を含む電子機器の一例を示す。本実施形態の電子機器５００は、集積回路装置３００、ホスト４１０、アンテナ４３０、センサー４４０、検出回路４５０、Ａ／Ｄ変換器４６０、記憶部４７０、操作部４８０を含む。なお、検出回路４５０やＡ／Ｄ変換器４６０を、集積回路装置３００に組み込んで、１チップ構成にしてもよい。
【００８１】
電子機器５００は、例えば温度・湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー３１０は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等であって、電子機器５００の用途に応じたセンサーが用いられる。検出回路４５０は、センサー４４０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４６０は、増幅された信号をデジタル信号に変換して集積回路装置３００へ出力する。ホスト４１０は、例えばマイクロコンピューター等で構成され、デジタル信号処理を行ったり、記憶部４７０に記憶された設定情報や操作部４８０からの信号に基づいて電子機器５００の制御処理を行う。記憶部４７０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４８０は、例えばキーパッド等で構成され、使用者が電子機器５００を操作するために用いられる。
【００８２】
電子機器５００が、電池からの電源だけで長時間動作するためには、無駄な電力の消費を抑える必要がある。この点、本実施形態のレベルシフター回路によれば、貫通電流を防止することで、待機時の消費電力を低減することができるため、電池駆動の電子機器５００を長時間動作させることが可能になる。
【００８３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またレベルシフター回路、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８４】
１００  レベルシフター回路（従来例）、１１０  第１の回路、１２０  第２の回路、
１３０  レギュレーター、２００  レベルシフター回路、３００  集積回路装置、
３１０  ミキサー、３２０  フィルター、３４０  復調回路、
３５０  クロック生成回路（ＰＬＬ回路）、３６０  変調回路、３７０  電源部、
３８０  Ｉ／Ｏ回路、３９０  ホストインターフェース、４００  パッド、
４１０  ホスト、４２０  外部電源部、４３０  アンテナ、４４０  センサー、
４５０  検出回路、４６０  Ａ／Ｄ変換器、４７０  記憶部、４８０  操作部、
５００  電子機器、
Ｉ１、Ｉ２  第１、第２の入力信号、Ｑ１、Ｑ２  第１、第２の出力ノード、
Ｔ１〜Ｔ２２  トランジスター、ＶＤＤ１、ＶＤＤ２  第１、第２の高電位側電源、
ＶＳＳ  低電位側電源
【図１】
2011091601.tif 000003
【図２】
2011091601.tif 000004
【図３】
2011091601.tif 000005
【図４】
2011091601.tif 000006
【図５】
2011091601.tif 000007
【図６】
2011091601.tif 000008
【図７】
2011091601.tif 000009
【図８】
2011091601.tif 000010