(57)【要約】【課題】本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。【解決手段】ソース領域６及びドレイン領域７は、フェルミ準位が異なる第１金属領域１０及び第２金属領域１１を有し、第１金属領域１０は、半導体領域５の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域５の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域１１は、第１金属領域１０のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であることを特徴とする。【選択図】  図３
2011249561.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、該半導体領域に接合するソース領域と、半導体領域に接合するドレイン領域とを備える半導体素子において、
ソース領域若しくはドレイン領域の少なくとも一方の領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、
第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、
第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、
半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合する
ことを特徴とする半導体素子。
【請求項２】
半導体領域と、該半導体領域に接合するエミッタ領域と、半導体領域に接合するコレクタ領域とを備える半導体素子において、
エミッタ領域若しくはコレクタ領域の少なくとも一方の領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、
第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、
第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、
半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合する
ことを特徴とする半導体素子。
【請求項３】
半導体領域と、該半導体領域に接合する金属領域とを備える半導体素子において、
金属領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、
第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、
第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、
半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合する
ことを特徴とする半導体素子。
【請求項４】
第１金属領域は、第２金属領域と半導体領域との間の厚さが金属の特性を示す厚さ以上で且つキャリアの平均自由工程以下である請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体素子と、該半導体素子に接合する配線領域とを有する半導体素子構造において、
配線領域は、半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第２金属領域のフェルミ準位以上のフェルミ準位を有する金属であり、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第１金属領域のフェルミ準位以上のフェルミ準位を有する金属である半導体素子構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体領域と金属領域とを少なくとも有する半導体素子及び該半導体素子を備える半導体素子構造に関する。
【背景技術】
【０００２】
従来から半導体に金属を接合するショットキー接合が知られている。このショットキー接合は、電圧を加えることで、一方向には電流が流れるが、逆方向には電流が流れないという整流性を有している。
【０００３】
ＭＯＳ型電界効果トランジスタ（以下、単に「ＭＯＳＦＥＴ」と略す）の微細化が進むなかで、ソース接合（通常はｐｎ接合）、ドレイン接合（通常はｐｎ接合）をショットキー接合に置き換えたショットキー接合トランジスタの研究が行われている（非特許文献１の「１  まえがき」参照）。このショットキー接合トランジスタのソース領域及びドレイン領域は、不純物を拡散させて形成する半導体を使用せずに、金属を使用するものがある。このソース領域及びドレイン領域に金属を用いたＭＯＳＦＥＴは、金属自体の抵抗が極めて低いため、ソース領域及びドレイン領域の抵抗を低減することができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】木下敦寛、八木下淳史、古賀淳二、「不純物偏析ショットキー接合トランジスタ」、東芝レビュー、株式会社東芝  技術企画室、２００４年１２月、Ｖｏｌ．５９、Ｎｏ．１２、ｐ．５２−５５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなショットキー接合トランジスタを活用して駆動電流を増加させる試みがある。駆動電流を増加させるためには、ソース領域のフェルミ準位（フェルミレベル）は、チャネル領域の伝導帯の底（下端）のエネルギーレベルより高くする必要がある。しかし、この場合、遮断状態を実現するには半導体領域の電位をソース領域の電位に対して負値に設定する必要があり、素子構造の改変と回路構成上の余分な配線が必要となり、得策ではない。多くの場合、この問題を避けるために、ソース領域のフェルミ準位（フェルミレベル）は、チャネル領域の伝導帯の底（下端）のエネルギーレベルより低くする。その結果、チャネル領域では、ソース領域との界面近傍に空乏層が広がる傾向にある。この傾向は、微細化されるにともない、短チャネル効果を顕著にする。
【０００６】
チャネル領域の空乏層の広がりを抑制するには、ソース領域のフェルミ準位をチャネル領域のフェルミ準位に近づける必要がある。その際、チャネル領域では、ソース領域との界面近傍にショットキー障壁が形成される。駆動電流は、このショットキー障壁を越えてソース領域からチャネル領域に流れる。すなわち、ショットキー障壁の存在は、駆動電流を増加させる妨げとなる。
【０００７】
このように、駆動電流は、実質的なショットキー障壁を下げることによってチャネル領域のソース領域との界面近傍に形成される空乏層を抑制しつつ、ソース領域のキャリアが半導体領域に流入しやすくすることにより増加させることができる。チャネル領域に接合する金属は、空乏層の形成を抑制するために、フェルミ準位をチャネル領域のフェルミ準位に合わせる必要がある。また、チャネル領域に接合する金属は、ショットキー障壁を下げるために、フェルミ準位をチャネル領域のフェルミ準位より高くする必要がある。これらを達成することは、従来の構成では困難であった。
【０００８】
そこで、本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体素子は、半導体領域と、該半導体領域に接合するソース領域と、半導体領域に接合するドレイン領域とを備える半導体素子において、ソース領域若しくはドレイン領域の少なくとも一方の領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合することを特徴とする。
【００１０】
かかる構成によれば、ソース領域若しくはドレイン領域の少なくとも一方の領域は、第１金属領域及び第２金属領域を有する。第１金属領域は、半導体領域の第１金属領域との界面近傍に空乏層の形成を抑制するようにフェルミ準位が選択される。第２金属領域は、半導体領域に第１金属領域との界面近傍に形成されるショットキー障壁が下がるようにフェルミ準位が選択される。第２金属領域は、第１金属領域を介して半導体領域にキャリアを注入する。キャリアは、半導体領域の第１金属領域との界面近傍に形成されたショットキー障壁を越えて半導体領域に注入することができる。このようにして、半導体素子は、第２金属領域から半導体領域に駆動電流を高効率に増加させることができる。
【００１１】
本発明に係る半導体素子は、半導体領域と、該半導体領域に接合するエミッタ領域と、半導体領域に接合するコレクタ領域とを備える半導体素子において、エミッタ領域若しくはコレクタ領域の少なくとも一方の領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合することを特徴とする。
【００１２】
かかる構成によれば、エミッタ領域若しくはコレクタ領域の少なくとも一方の領域は、第１金属領域及び第２金属領域を有する。第１金属領域は、半導体領域の第１金属領域との界面近傍に空乏層の形成を抑制するようにフェルミ準位が選択される。第２金属領域は、半導体領域に第１金属領域との界面近傍に形成されるショットキー障壁が下がるようにフェルミ準位が選択される。第２金属領域は、第１金属領域を介して半導体領域にキャリアを注入する。キャリアは、半導体領域の第１金属領域との界面近傍に形成されたショットキー障壁を越えて半導体領域に注入することができる。このようにして、半導体素子は、第２金属領域から半導体領域に駆動電流を高効率に増加させることができる。
【００１３】
本発明に係る半導体素子は、半導体領域と、該半導体領域に接合する金属領域とを備える半導体素子において、金属領域は、フェルミ準位が異なる第１金属領域及び第２金属領域を有し、第１金属領域は、半導体領域の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域は、第１金属領域のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であり、半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第１金属領域は、半導体領域に接合するとともに、第２金属領域は、第１金属領域に接合し、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第２金属領域は、半導体領域に接合するとともに、第１金属領域は、第２金属領域に接合することを特徴とする。
【００１４】
かかる構成によれば、金属領域は、第１金属領域及び第２金属領域を有する。第１金属領域は、半導体領域の第１金属領域との界面近傍に空乏層の形成を抑制するようにフェルミ準位が選択される。第２金属領域は、半導体領域に第１金属領域との界面近傍に形成されるショットキー障壁が下がるようにフェルミ準位が選択される。第２金属領域は、第１金属領域を介して半導体領域にキャリアを注入する。キャリアは、半導体領域の第１金属領域との界面近傍に形成されたショットキー障壁を越えて半導体領域に注入することができる。このようにして、半導体素子は、第２金属領域から半導体領域に駆動電流を高効率に増加させることができる。
【００１５】
また、本発明によれば、第１金属領域は、第２金属領域と半導体領域との間の厚さが金属の特性を示す厚さ以上で且つキャリアの平均自由工程以下であることが好ましい。
【００１６】
かかる構成によれば、第２金属領域から注入されたキャリアは、第２金属領域から第１金属領域を介して半導体領域に移動する際に、第１金属領域での散乱・拡散が十分抑制されるため、大半が大きな影響を受けることなく半導体領域に到達することができる。このようにして、半導体素子は、第２金属領域から半導体領域に駆動電流を高効率に増加させることができる。
【００１７】
本発明に係る半導体素子構造は、前記半導体素子と、該半導体素子に接合する配線領域とを有する半導体素子構造において、配線領域は、半導体領域のフェルミ準位が真性フェルミ準位未満であるとき、第２金属領域のフェルミ準位以上のフェルミ準位を有する金属であり、半導体領域のフェルミ準位が真性フェルミ準位以上であるとき、第１金属領域のフェルミ準位以上のフェルミ準位を有する金属であることを特徴とする。
【００１８】
かかる構成によれば、第２金属領域のフェルミ準位は、配線領域のフェルミ準位未満で且つ第１金属領域のフェルミ準位以上となる。第２金属領域のキャリアは、配線領域に注入されず、第１金属領域にのみに注入される。また、配線領域のキャリアも第２金属領域を介して第１金属領域に注入される。このように、第１金属領域には、第２金属領域及び配線領域からキャリアが効率的に注入されるように構成することができる。よって、第１金属領域が帯電しやすくなり、第２金属領域から半導体領域へ駆動電流を流しやすくすることができる。
【発明の効果】
【００１９】
以上の如く、本発明に係る半導体素子及び該半導体素子を備える半導体素子構造によれば、半導体領域に金属領域との界面近傍の空乏層の発生を抑制しつつ、ショットキー障壁を実質的に下げることにより、トランジスタの遮断動作特性を顕著に劣化させることなく駆動電流を増加させるという優れた効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るＭＯＳＦＥＴの構成を説明する構造図を示す。
【図２】（ａ）は、第１金属領域及び第２金属領域のフェルミ準位の関係を説明する説明図、（ｂ）及び（ｃ）は、チャネル領域と第１金属領域及び第２金属領域との関係を説明する説明図を示す。
【図３】（ａ）は、本発明に係るＭＯＳＦＥＴのソース領域の構成を説明する構造図、（ｂ）は、ＭＯＳＦＥＴのエネルギーバンド構造を説明する図を示す。
【図４】本発明に係るＭＯＳＦＥＴのエネルギーバンド構造を説明する図を示す。
【図５】本発明に係るＭＯＳＦＥＴのエネルギーバンド構造を説明する図を示す。
【図６】他のＭＯＳＦＥＴのソース領域の構成を説明する構造図を示す。
【図７】他のＭＯＳＦＥＴのエネルギーバンド構造を説明する図を示す。
【図８】他のＭＯＳＦＥＴのソース領域の構成を説明する構造図を示す。
【図９】他のＭＯＳＦＥＴのエネルギーバンド構造を説明する図を示す。
【発明を実施するための形態】
【００２１】
以下、本発明に係る半導体素子構造の一実施形態について、図面を参酌しつつ、説明する。
【００２２】
まず、同実施形態に係る半導体素子構造の基本構造について、図１及び図３（ａ）を参酌しつつ、説明する。同実施形態に係る半導体素子構造１は、ｎチャネルＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）である例を説明する。図１は、ｎチャネルＭＯＳＦＥＴの構成を説明する構造図である。図３（ａ）は、ｎチャネルＭＯＳＦＥＴのソース領域を拡大した構造図である。
【００２３】
本発明に係る半導体素子構造１は、本発明に係る半導体素子としてのｎチャネルＭＯＳＦＥＴ２と、該ＭＯＳＦＥＴ２を設ける基板電極３と、ＭＯＳＦＥＴ２に接合する配線領域４とを有する。
【００２４】
ＭＯＳＦＥＴ２は、半導体で形成されたチャネル領域５と、該チャネル領域５に接合するソース領域６と、チャネル領域６に接合するドレイン領域７と、チャネル領域５を少なくとも覆うように形成された絶縁物領域８と、該絶縁物領域８上のチャネル領域５に対応する位置に接合されるゲート電極９とを備える。チャネル領域５は、本発明に係る半導体領域に相当する。
【００２５】
チャネル領域５は、ｎ型又はｐ型のいずれかの導電型の半導体が選択される。本実施形態では、ｐ型半導体である例を説明する。チャネル領域５は、基板電極３上に形成される。チャネル領域５は、ソース領域６とドレイン領域７との間に形成される。
【００２６】
ソース領域６及びドレイン領域７は、フェルミ準位が異なる２つ以上の、第１金属領域１０及び第２金属領域１１を有する。図２（ａ）に示すように、第１金属領域１０は、チャネル領域５の価電子帯の頂上のエネルギーレベルＥｖ以上で且つチャネル領域５の真性フェルミ準位Ｅｉ以下のフェルミ準位Ｅｆｍ１を有する金属Ａで形成される。第２金属領域１１は、第１金属領域１０のフェルミ準位Ｅｉ以上で且つ伝導帯の底のエネルギーレベルＥｃ以下のフェルミ準位Ｅｆｍ２を有する金属Ｂで形成される。なお、価電子帯の頂上のエネルギーレベルＥｖは、価電子帯が取り得るエネルギーレベルの最高レベルを意味する。伝導帯の底のエネルギーレベルＥｃは、伝導帯が取り得るエネルギーレベルの最低レベルを意味する。
【００２７】
本実施形態に係る第１金属領域１０は、チャネル領域５の価電子帯の頂上のエネルギーレベルＥｖ以上で且つチャネル領域５の真性フェルミ準位Ｅｉ以下のフェルミ準位Ｅｆｍ１を有する金属Ａで形成される。第２金属領域１１は、チャネル領域５の真性フェルミ準位Ｅｉ以上で且つ伝導帯の底のエネルギーレベルＥｃ以下のフェルミ準位Ｅｆｍ２を有する金属Ｂで形成される。
【００２８】
第１金属領域１０に用いる金属Ａは、チャネル領域５の伝導型がｎチャネル型の場合、Ｃｏ，Ｍｏ，Ｔｅのいずれかの金属から選ばれることが好ましい。第２金属領域１１に用いる金属Ｂは、Ｍｎ，Ｚｒ，Ｉｎ，Ａｇ，Ｔｉ，Ａｌのいずれかの金属が選ばれることが好ましい。チャネル領域５の伝導型がｐチャネル型の場合、第１金属領域１０に用いる金属Ａは、Ｍｎ，Ｚｒ，Ｉｎ，Ａｇ，Ｔｉ，Ａｌのいずれかの金属から選ばれることが好ましい。第２金属領域１１に用いる金属Ｂは、Ｃｏ，Ｍｏ，Ｔｅのいずれかの金属が選ばれることが好ましい。第１金属領域１０及び第２金属領域１１は、単一元素に限定されず、合金であってもよい。
【００２９】
このように、チャネル領域５の伝導型がｐチャネル型のときに第１金属領域１０として選択した金属Ａは、チャネル領域５の伝導型がｎチャネル型のとき、第２金属領域１１として選択することができる。また、チャネル領域５の伝導型がｐチャネル型のときに第２金属領域１１として選択した金属Ｂも、チャネル領域５の伝導型がｎチャネル型のとき、第１金属領域１０として選択することができる。
【００３０】
更に、図２（ｂ）に示すように、第１金属領域１０は、金属Ａの中から、チャネル領域５のフェルミ準位Ｅｆｓ以下の金属を選択することが好ましい。そのとき、第２金属領域１１は、金属Ｂの中から、第１金属領域１０のフェルミ準位Ｅｆｍ１以上の金属であればよい。
【００３１】
第１金属領域１０は、チャネル領域５に接合される。第１金属領域１０は、第２金属領域１１との第１接合面１０ａとチャネル領域５との第２接合面１０ｂとの間の厚さＬａを金属の特性を示す厚さ以上で且つ電子の平均自由工程以下に設定される。第１接合面１０ａは、第２金属領域１１から第１金属領域１０に電子を注入する接合面である。第２接合面１０ｂは、第１金属領域１０からチャネル領域５に電子を注入する面である。すなわち、第１接合面１０ａ及び第２接合面１０ｂは、第２金属領域１１とチャネル領域５との間の距離が最も小さくなる位置関係にある。
【００３２】
物質は、その表面又は他の物質との界面にできるエネルギーレベル（表面準位、若しくは、界面準位）と、その内部にできるエネルギーレベルとでその性質が異なっている。これは、結晶の端面において、原子が正確に並んでいるという周期的境界条件が満たされにくいためである。この表面準位若しくは界面準位が支配的な厚さ以下では金属の内部の特性が現れない。本願発明では、この金属の内部が取り得る特性が現れる厚さを金属の特性を示す厚さとする。この金属の特性を示す厚さは、具体的には１ｎｍ以上あればよく、好ましくは、５ｎｍ以上あればよい。
【００３３】
第１金属領域１０の厚さＬａは、第２金属領域１１からチャネル領域５に電子を注入する際に、第２金属領域１１とチャネル領域５との間に位置する第１金属領域１０で散乱する電子を減らすため、平均自由工程以下であることが望ましい。厚さＬａは、平均自由工程より更に短くすることが好ましく、例えば、平均自由工程の２分の１にすることが好ましい。また、本願発明に適した金属をすべて適用できる平均自由工程は、最大６０ｎｍである。
【００３４】
一方、基板電極３に形成されるチャネル領域５の深さＬａｂは、第１金属領域１０の厚さＬａよりも長く設定される。このように構成することにより、電子は、第２金属領域１１から第１金属領域１０の第１接合面１０ａを介して第１金属領域１０の内部に注入され、第１金属領域１０の内部から第２接合面１０ｂを介してチャネル領域５に注入することができる。
【００３５】
第２金属領域１１は、第１金属領域１０に接合される。第２金属領域１１は、配線金属４とチャネル領域５とを電気的に絶縁するために絶縁物領域８が形成されている。第２金属領域１１は、第１金属領域１０との境界と配線領域４との境界との間に電子の流れを遮断可能な距離Ｌａｔを形成して配置される。
【００３６】
ゲート電極９は、フラットバンド電圧（平坦バンド電圧）Ｖｆｂを印加することにより、チャネル領域５のエネルギーバンドをチャネル領域５の内部から界面まで平坦（一定）にすることができる。ゲート電極９は、閾値電圧Ｖｔｈ以上の電圧を印加することにより、接合する絶縁物領域８と対応するチャネル領域５に反転層５ａを形成することができる。
【００３７】
配線領域４は、ソース領域６の第２金属領域１１、ドレイン領域７の第２金属領域１１及びゲート電極９それぞれに対する配線のコンタクト部である。配線領域４は、第２金属領域１１のフェルミ準位Ｅｆｍ２以上のフェルミ準位Ｅｆｓを有する金属である。本実施形態に係る配線領域４は、第２金属領域１１と同じ金属Ｂである。
【００３８】
次に、同実施形態に係る半導体素子構造１の動作について、図３〜図５を参酌しつつ、説明する。図３（ｂ）は、配線領域４と、ソース領域６（第２金属領域１１、第１金属領域１０）と、チャネル領域５との配置を仮想的に一直線上に揃えて表現したエネルギーバンド構造である。ゲート電圧Ｖｇは、ＭＯＳＦＥＴ２のフラットバンド電圧Ｖｆｂに等しくしている（Ｖｇ＝Ｖｆｂ）。
【００３９】
チャネル領域５の電子の一部は、第１金属領域１０に流れ込む。第２金属領域１１の電子の一部も第１金属領域１０に流れ込む。チャネル領域５の価電子帯及び伝導帯のエネルギーバンドは、フェルミ準位Ｅｆｓを移動させることなく、第１金属領域１０との界面近傍が上方向に曲がる（下に凸の形状に変化する）。第１金属領域１０の伝導帯のエネルギーバンドは、チャネル領域５及び第２金属領域１１との界面近傍が下方向に曲がる（上に凸の形状に変化する）。第２金属領域１１及び配線領域４の伝導帯のエネルギーバンドは、第１金属領域１０との界面近傍が上方向に曲がる（下に凸の形状に変化する）。第１金属領域１０は、チャネル領域５及び第２金属領域１１から流れ込んだ電子が蓄積され、負に帯電する。
【００４０】
同実施形態に係る半導体素子構造１は、チャネル領域５のフェルミ準位Ｅｆｓと配線領域４のフェルミ準位Ｅｆｃとにエネルギーレベルの差がある。キャリアの動作は、絶縁基板３にボデイ電圧Ｖｂを印加するか否かによって異なる。以下、ボデイ電圧Ｖｂを印加しない場合とする場合のそれぞれについて説明する。
【００４１】
まず、ボデイ電圧Ｖｂを印加する場合（Ｖｂ＝０）のキャリアの動作について、図４を参酌しつつ、説明する。図４（ａ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２のフラットバンド電圧Ｖｆｂに等しくしたとき（Ｖｇ＝Ｖｆｂ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１及び図３（ａ）の点Ｊ２の位置にあるエネルギーバンド構造である。図４（ｂ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２の閾値電圧Ｖｔｈ以上にしたとき（Ｖｇ≧Ｖｔｈ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１及び図３（ａ）の点Ｊ１の位置にあるエネルギーバンド構造である。図１又は図３（ｂ）の点Ｊ１は、ゲート電圧Ｖｇが閾値電圧Ｖｔｈ以上になると、ｎチャネル反転層５ａが形成される位置である。図１又は図３（ｂ）の点Ｊ２は、ゲート電圧Ｖｇが閾値電圧Ｖｔｈ以上になっても、ｎチャネル反転層５ａが形成されない位置である。
【００４２】
第１金属領域１０のフェルミ準位Ｅｆｍ１とチャネル領域５のフェルミ準位Ｅｆｓとは、略一致している。このとき、チャネル領域５の第１金属領域１０との界面近傍には、高さΦａのエネルギー障壁（ショットキー障壁）が形成される。このエネルギー障壁が妨げとなり、電子は、配線領域４、第２金属領域１１からチャネル領域５に注入できる量が少なくなる。
【００４３】
次に、ボデイ電圧Ｖｂを印加する場合（Ｖｂ＝（Ｅｆｂ−Ｅｆｓ）／ｑ）のキャリアの動作について、図５を参酌しつつ、説明する。図５（ａ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２のフラットバンド電圧Ｖｆｂに等しくしたとき（Ｖｇ＝Ｖｆｂ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１の点Ｊ２の位置にあるエネルギーバンド構造である。図５（ｂ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２の閾値電圧Ｖｔｈ以上にしたとき（Ｖｇ≧Ｖｔｈ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１の点Ｊ１の位置にあるエネルギーバンド構造である。
【００４４】
ボデイ電圧Ｖｂを基板電極３（図１参照）に印加する（Ｖｂ=（Ｅｆｂ−Ｅｆｓ）／ｑ）と、第２金属領域１１とチャネル領域５との間に、高さΦｂのエネルギー障壁が形成される。よって、ゲート電極９のＯＮ時に、配線領域４、第２金属領域１１からチャネル領域５に注入される電子の注入量は、ボデイ電圧Ｖｂを印加しない場合と比較して、増加する。
【００４５】
図５（ｂ）に示すように、ゲート電極９がＯＮ時の電子注入は、第２金属領域１１からチャネル領域５に向かって行う。第１金属領域１０は、第２金属領域１１及びチャネル領域５から流れ込んだ電子によって負に帯電している。第１金属領域１０に注入された電子は、この第１金属領域１０に流れ込んだ電子に反発しつつ、このエネルギー障壁を越えてチャネル領域５に達する。更に、注入される電子は、第１金属領域１０の第１接合面１１ａと第２接合面１１ｂとの間の厚さが平均自由工程以下であるため、第１金属領域１０の内部で散乱しにくくなっている。
【００４６】
このように、第１金属領域１０は、チャネル領域５の第１金属領域１０との界面近傍に空乏層の形成を抑制するようにフェルミ準位Ｅｆｍ１が選択される。第２金属領域１１は、チャネル領域５に第１金属領域１０との界面近傍に形成されるエネルギー障壁が下がるようにフェルミ準位Ｅｆｍ２が選択される。第２金属領域１１は、第１金属領域１０を介してチャネル領域５に電子を注入する。電子は、チャネル領域５の第１金属領域１０との界面近傍に形成されたエネルギー障壁を越えてチャネル領域５に注入することができる。このようにして、ＭＯＳＦＥＴ２は、第２金属領域１１からチャネル領域５に駆動電流を増加させることができる。
【００４７】
第２金属領域１１から注入された電子は、第２金属領域１１とチャネル領域５との間の厚さが平均自由工程を超えるとき、第１金属領域１０の内部で拡散される。すなわち、第２金属領域１１からチャネル領域５に流れる駆動電流の増加の妨げとなる。しかし、上記構成によれば、電子は、第２金属領域１１から第１金属領域１０を介してチャネル領域５に移動する際に、第１金属領域１０で拡散することなく、チャネル領域５に到達することができる。このようにして、ＭＯＳＦＥＴ２は、第２金属領域１１からチャネル領域５に駆動電流を増加させることができる。
【００４８】
第２金属領域１１のフェルミ準位Ｅｆｍ２は、配線領域４のフェルミ準位Ｅｆｃ未満で且つ第１金属領域１０のフェルミ準位Ｅｆｍ１以上となる。第２金属領域１１のキャリアは、配線領域４に注入されず、第１金属領域１０にのみに注入される。また、配線領域４のキャリアも第２金属領域１１を介して第１金属領域１０に注入される。このように、第１金属領域１０には、第２金属領域１１及び配線領域４からキャリアが効率的に注入されるように構成することができる。よって、第１金属領域１０が帯電しやすくなり、第２金属領域１１からチャネル領域５へ駆動電流を流しやすくすることができる。
【００４９】
なお、本発明に係る半導体素子構造は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００５０】
上記実施形態に係る半導体素子構造１は、配線領域４が第２金属領域１１と同じ金属Ｂからなる例を説明したが、これに限定されるものではない。例えば、配線領域は、第２金属領域１１のフェルミ準位Ｅｆｍ２以上のフェルミ準位Ｅｆｃを有する金属であってもよい。
【００５１】
また、配線領域は、第２金属領域１１のフェルミ準位Ｅｆｍ２未満のフェルミ準位Ｅｆｃを有する金属であってもよい。そこで、配線領域が第２金属領域１１のフェルミ準位Ｅｆｍ２より低いフェルミ準位を有する金属Ａである例を図６及び図７を参酌しつつ、説明する。なお、金属Ａは、第１金属領域１０と同じ金属である。また、上記実施形態と同様の構成については、同一の符号をふるとともに、その説明を省略する。
【００５２】
配線領域１０４（図６参照）は、第２金属領域１１のフェルミ準位Ｅｆｍ２以下のフェルミ準位Ｅｆｓを有する金属である。本実施形態に係る配線領域１０４は、第１金属領域１０と同じ金属Ａである。
【００５３】
次に、同実施形態に係る半導体素子構造１の動作について、図７を参酌しつつ、説明する。図７（ａ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２のフラットバンド電圧Ｖｆｂに等しくしたとき（Ｖｇ＝Ｖｆｂ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１及び図３（ａ）の点Ｊ２の位置にあるエネルギーバンド構造である。
【００５４】
チャネル領域５の電子の一部は、第１金属領域１０に流れ込む。第２金属領域１１の電子の一部は、第１金属領域１０及び配線領域１０４に流れ込む。チャネル領域５の価電子帯及び伝導帯のエネルギーバンドは、フェルミ準位Ｅｆｓを移動させることなく、第１金属領域１０との界面近傍が上方向に曲がる（下に凸の形状に変化する）。第１金属領域１０の伝導帯のエネルギーバンドは、チャネル領域５及び第２金属領域１１との界面近傍が下方向に曲がる（上に凸の形状に変化する）。第２金属領域１１の伝導帯のエネルギーバンドは、第１金属領域１０と配線領域１０４との界面近傍が上方向に曲がる（下に凸の形状に変化する）。配線領域１０４の伝導帯のエネルギーバンドは、第２金属領域１１との界面近傍が下方向に曲がる（上に凸の形状に変化する）。第１金属領域１０は、チャネル領域５及び第２金属領域１１から流れ込んだ電子が蓄積され、負に帯電する。
【００５５】
図７（ｂ）は、ゲート電圧ＶｇをＭＯＳＦＥＴ２の閾値電圧Ｖｔｈ以上にしたとき（Ｖｇ≧Ｖｔｈ）のエネルギーバンド構造を示す。同図は、第１金属領域１０の第２接合面１０ｂの位置が図１及び図３（ａ）の点Ｊ１の位置にあるエネルギーバンド構造である。
【００５６】
第１金属領域１０のフェルミ準位Ｅｆｍ１とチャネル領域５のフェルミ準位Ｅｆｓとは、略一致している。チャネル領域５の第１金属領域１０との界面近傍に高さΦａのエネルギー障壁（ショットキー障壁）が形成され、ゲート電極９のＯＦＦ時のチャネル領域５の第１金属領域１０との界面近傍に空乏層が発生するのを抑制する。チャネル領域５には、第１金属領域１０に流れた電子の分だけ、第１金属領域１０との界面近傍に正孔の蓄積領域が形成されている。この正孔の蓄積領域は、第１金属領域１０からチャネル領域５への電子の注入の障害となる。電子は、配線領域４、第２金属領域１１からチャネル領域５に注入できる量が少なくなる。
【００５７】
そこで、第２金属領域１１のフェルミ準位Ｅｆｍ２は、チャネル領域５のエネルギー障壁以下に設定されている。その理由は、低いエネルギー障壁を超えて第２金属領域１１からチャネル領域５に多くの電子を注入するためである。第２金属領域１１のフェルミ準位Ｅｆｍ２がチャネル領域５のエネルギー障壁以上に設定されると、ゲート電極９がＯＦＦ時にもれ電流の原因になる。
【００５８】
ゲート電極９がＯＮ時の電子注入は、第２金属領域１１からチャネル領域５に向かって行う。第１金属領域１０は、第２金属領域１１及びチャネル領域５から流れ込んだ電子によって負に帯電している。第１金属領域１０に注入された電子は、この第１金属領域１０に流れ込んだ電子に反発しつつ、このエネルギー障壁を越えてチャネル領域５に達する。更に、注入される電子は、第１金属領域１０の第１接合面１１ａと第２接合面１１ｂとの間の厚さＬａが平均自由工程以下であるため、第１金属領域１０の内部で散乱しにくくなっている。このようにして、ＭＯＳＦＥＴ２は、第２金属領域１１からチャネル領域５に駆動電流を増加させることができる。
【００５９】
上記実施形態に係る半導体素子構造１は、配線領域４が第２金属領域１１を介して第１金属領域１０に接合する（第１金属領域１０に直接接合しない）例を説明したが、これに限定されるものではない。例えば、図８に示すように、第１金属領域２１０及び第２金属領域２１１のそれぞれに接合されるように配置されていてもよい。
【００６０】
第１金属領域２１０は、ｐ型半導体からなるチャネル領域５及び第２金属領域２１１に接合される。第１金属領域２１０は、配線領域２０４及び絶縁物領域８を接合する表面に凹状のトレンチ溝が形成される。第２金属領域２１１は、このトレンチ溝に形成される。第１金属領域２１０は、上記実施形態と同様に、トレンチ溝に形成された第２金属領域２１１との第１接合面２１０ａとチャネル領域５との第２接合面２１０ｂとの間の厚さＬａを金属の特性を示す厚さ以上で且つ電子の平均自由工程以下に設定される。第１接合面２１０ａは、第１金属領域２１０がチャネル領域５と接合する第２接合面２１０ｂと対向する面である。且つ、第２接合面２１０ｂは、ゲート電極９をＯＮしたときに形成される反転層と接する面である。
【００６１】
配線領域２０４は、第１金属領域２１０の第１接合面２１０ａと第２接合面２１０ｂとを含まない範囲に接合される。絶縁物領域８は、第１金属領域２１０の第１接合面２１０ａと第２接合面２１０ｂとを含む範囲に接合される。第２金属領域２１１から第１金属領域２１０に注入される電子は、第１接合面２１０ａから注入されるようになる。チャネル領域２１０ｂから第１金属領域２１０に注入する電子は、第２接合面２１０ｂから注入する。配線領域２０４から注入される電子は、チャネル領域５に直接注入されることがなく、第２金属領域２１１、第１金属領域２１０を介して注入される。よって、このように構成することによっても、図９に示すように、上記実施形態にかかる効果を達成することができる。なお、図８の構成によれば、電子は、配線領域２０４から第１金属領域２１０を介してチャネル領域５に一部注入するが、大多数が第２金属領域２１１から第１金属領域２１０を介してチャネル領域５に注入されるため、上記実施形態にかかる効果を達成する。
【００６２】
上記実施形態に係る半導体素子構造１は、例えば、絶縁膜にチャネル領域が形成されるＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウエハに適用することもできる。この場合、第２金属領域とＳＯＩウエハとの間の距離（深さＬａｂ）は、任意の値に設定することができる。
【００６３】
上記実施形態に係る半導体素子構造１は、第１金属領域１０の平面状の第１接合面１０ａ及び第２接合面１０ｂとの間によって形成される厚さＬａを金属の特性を示す厚さ以上で且つ電子の平均自由工程以下に設定する例を説明したが、これに限定されるものではない。例えば、第１金属領域の第１接合面と第２接合面との間の距離は、金属の特性を示す厚さ以上で且つ電子の平均自由工程以下であり、且つ、第１金属領域の第２金属領域との接合面と第１金属領域のチャネル領域との接合面との間の距離が第１接合面と第２接合面との間の距離以上であれば、第１接合面及び第２接合面は、どのような形状であってもよい。例えば、第１接合面及び第２接合面は、曲面であってもよい。
【００６４】
上記実施形態に係る半導体素子構造１は、ソース領域６及びドレイン領域７の両方の領域に第１金属領域１０及び第２金属領域１１を備える例を説明したが、これに限定されるものではない。例えば、ソース領域及びドレイン領域のいずれか一方に第１金属領域及び第２金属領域が形成され、いずれか他方にｎ型半導体からなる半導体領域が形成されてもよい。また、ソース領域６及びドレイン領域７は、第１金属領域及び第２金属領域のみに限定されるものではなく、第１金属領域及び第２金属領域に加え、更に、他の金属領域を備えるものであってもよく、すなわち、２つ以上の金属領域を備えていてもよい。
【００６５】
上記実施形態に係る半導体素子構造１は、ＭＯＳＦＥＴ２の伝導型がｎチャネル型である例を説明したが、これに限定されるものでなく、ＭＯＳＦＥＴの伝導型がｐチャネル型であってもよい。ｐチャネル型ＭＯＳＦＥＴとする場合は、上記実施形態でｎ型の半導体領域であった領域をｐ型の半導体領域とし、ゲート電極などの電極に印加する電圧の極性を逆にすればよい。
【００６６】
上記実施形態に係る半導体素子構造１は、半導体素子２としてｎチャネルＭＯＳＦＥＴである例であり、チャネル領域５の半導体は、ｐ型半導体であり、チャネル領域５のフェルミ準位Ｅｆｓは、真性フェルミ準位Ｅｉ未満であって、第１金属領域１０は、チャネル領域５に接合するとともに、第２金属領域１１は、第１金属領域１０に接合する例を説明したが、これに限定されるものではない。
【００６７】
例えば、半導体素子がｐチャネルＭＯＳＦＥＴである場合、図２（ｃ）に示すように、チャネル領域５の半導体は、ｎ型半導体であり、チャネル領域５のフェルミ準位Ｅｆｍ２は、真性フェルミ準位Ｅｉ以上（好ましくはフェルミ準位Ｅｆｓ以上）であって、第２金属領域１１は、チャネル領域５に接合するとともに、第１金属領域１０は、第２金属領域１１に接合するようにしてもよい。
【００６８】
このように構成することにより、第２金属領域１１は、チャネル領域５の第１金属領域１０との界面近傍に空乏層の形成を抑制するようにフェルミ準位Ｅｆｍ２が選択される。第２金属領域１１は、チャネル領域５に第１金属領域１０との界面近傍に形成されるショットキー障壁が上がるようにフェルミ準位Ｅｆｍ１が選択される。第２金属領域１１は、第１金属領域１０を介してチャネル領域５にキャリアを注入する。キャリアは、チャネル領域５の第１金属領域１０との界面近傍に形成されたショットキー障壁を越えてチャネル領域５に注入することができる。このようにして、ｐチャネルＭＯＳＦＥＴは、第２金属領域１１からチャネル領域５に駆動電流を高効率に増加させることができる。
【００６９】
上記実施形態に係る半導体素子構造１は、ＭＯＳＦＥＴ２のチャネル領域５を構成する半導体をＳｉやＧｅなどの単体の半導体のほか、ＧａＡｓ，ＩｎＰ，ＳｉＣ，ＺｎＳｅ，ＧａＮなどの化合物半導体や、ＳｉＧｅ，ＡｌxＧａＡｓ1-xのような混晶でなる半導体で製作されてもよい。また、半導体の結晶構造は、単結晶、多結晶、微結晶や非晶質のいずれでもよい。
【００７０】
上記実施形態に係る半導体素子構造１は、半導体素子としてＭＯＳＦＥＴ２に適用する例を説明したが、これに限定されるものではない。例えば、半導体素子は、半導体領域と、該半導体領域に接合するエミッタ領域と、半導体領域に接合するコレクタ領域とを備えるトランジスタなどの半導体素子に適用してもよい。また、半導体素子は、半導体領域と、該半導体領域に接合する金属領域とを備えるダイオードなどの半導体素子に適用してもよい。
【００７１】
このように、第１金属領域は、半導体領域の第１金属領域との界面近傍に空乏層の形成を抑制するようにフェルミ準位が選択される。第２金属領域は、半導体領域に第１金属領域との界面近傍に形成されるエネルギー障壁が下がるようにフェルミ準位が選択される。第２金属領域は、第１金属領域を介して半導体領域にキャリアを注入する。キャリアは、半導体領域の第１金属領域との界面近傍に形成されたエネルギー障壁を越えて半導体領域に注入することができる。このようにして、半導体素子は、第２金属領域から半導体領域に駆動電流を増加させることができる。
【符号の説明】
【００７２】
１…半導体素子構造、２…ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ，半導体素子）、３…基板電極、４，１０４，２０４…配線領域、５…チャネル領域（半導体領域）、５ａ…反転層、６…ソース領域、７…ドレイン領域、８…絶縁物領域、９…ゲート電極、１０，２１０…第１金属領域、１０ａ，２１０ａ…第１接合面、１０ｂ，２１０ｂ…第２接合面、１１，２１１…第２金属領域、Ｅｖ…価電子帯の頂上のエネルギーレベル、Ｅｃ…伝導帯の底のエネルギーレベル、Ｅｉ…（チャネル領域の）真性フェルミ準位、Ｅｆｓ…（チャネル領域の）フェルミ準位、Ｅｆｍ１…（ソース領域の）フェルミ準位、Ｅｆｍ２…（第２金属領域の）フェルミ準位、Ｅｆｃ…（配線領域の）フェルミ準位、Ｌａ…（第１金属領域の）厚さ、Ｌａｔ…（第２金属領域の）距離、Ｌａｂ…（チャネル領域の）深さ、Ｖｇ…ゲート電圧、Ｖｆｂ…フラットバンド電圧、Ｖｔｈ…閾値電圧、Ｖｂ…ボデイ（基板）電圧
【図１】
2011249561.tif 000003
【図２】
2011249561.tif 000004
【図３】
2011249561.tif 000005
【図４】
2011249561.tif 000006
【図５】
2011249561.tif 000007
【図６】
2011249561.tif 000008
【図７】
2011249561.tif 000009
【図８】
2011249561.tif 000010
【図９】
2011249561.tif 000011