(57)【要約】【課題】磁気センサ装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除のばらつきを抑制し、高精度な磁気読み取りを可能にする。【解決手段】比較器の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップおよび第二のＤ型フリップフロップと、第一のＤ型フリップフロップと第二のＤ型フリップフロップの出力端子がそれぞれ第一、第二の入力端子に接続されるＸＯＲ回路と、第二のＤ型フリップフロップの出力端子と第三のＤ型フリップフロップの出力端子がそれぞれ第一、第二の入力端子Ａ、Ｂに接続され、ＸＯＲ回路の出力がセレクト端子に接続され、ＸＯＲ回路の出力に応じてＡかＢの入力を選択的に出力するセレクタ回路と、セレクタ回路の出力端子が入力端子に接続される第三のＤ型フリップフロップと、を備える。【選択図】図１
2011117811.tif 000002
【特許請求の範囲】
【請求項１】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、
前記磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、
前記比較器の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップおよび第二のＤ型フリップフロップと、
前記第一のＤ型フリップフロップと前記第二のＤ型フリップフロップの出力端子が入力端子に接続されるＸＯＲ回路と、
前記第二のＤ型フリップフロップの出力端子と第三のＤ型フリップフロップの出力端子が入力端子に接続され、前記ＸＯＲ回路の出力に応じて入力信号を前記第三のＤ型フリップフロップに選択的に出力するセレクタ回路と、
を備えることを特徴とする磁気センサ装置。
【請求項２】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、
前記磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、
前記比較器の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップおよび第二のＤ型フリップフロップと、
前記第一のＤ型フリップフロップの出力端子が入力端子に接続される第三のＤ型フリップフロップと、
前記第二のＤ型フリップフロップの出力端子が入力端子に接続される第四のＤ型フリップフロップと、
前記第三のＤ型フリップフロップの出力端子と前記第四のＤ型フリップフロップの出力端子が入力端子に接続される第一のＸＯＲ回路と、
前記第一のＤ型フリップフロップの出力端子と前記第二のＤ型フリップフロップの出力端子が入力端子に接続される第二のＸＯＲ回路と、
前記第一のＸＯＲ回路の出力端子と前記第二のＸＯＲ回路の出力端子が入力端子に接続される第一のＯＲ回路と、
前記第二のＤ型フリップフロップの出力端子と前記第四のＤ型フリップフロップの出力端子が入力端子に接続される第二のＯＲ回路と、
前記第二のＯＲ回路の出力端子と第五のＤ型フリップフロップの出力端子が入力端子に接続され、前記第一のＯＲ回路の出力に応じて入力信号を前記第五のＤ型フリップフロップに選択的に出力するセレクタ回路と、
を備えることを特徴とする磁気センサ装置。
【請求項３】
前記磁気センサ装置は、
前記磁電変換素子と、
前記磁電変換素子の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路と、
前記スイッチ切替回路の二つの出力端子の電圧差を増幅する差動増幅器と、
一方の端子が前記差動増幅器の出力端子に接続され、オフセットを保持する容量と、
前記容量の他方の端子に接続されたスイッチと、
をさらに備えたことを特徴とする請求項１または請求項２に記載の磁気センサ装置。
【請求項４】
前記セレクタ回路は、
第一の入力端子に接続された第一のトランスミッションゲートと、
第二の入力端子に接続された第二のトランスミッションゲートと、を備え、
セレクト端子の入力信号によって前記第一のトランスミッションゲートと前記第二のトランスミッションゲートの出力を切替えて出力する、
ことを特徴とする請求項３に記載の磁気センサ装置。
【請求項５】
前記スイッチ切替回路は、
前記磁電変換素子の第一端子対に電源電圧を入力し、第二端子対から検出電圧を出力する第一検出状態と、
前記磁電変換素子の前記第二端子対に電源電圧を入力し、前記第一端子対から検出電圧を出力する第二検出状態と、
を切り替える機能を有することを特徴とする請求項３または４に記載の磁気センサ装置。
【請求項６】
前記第一検出状態において前記容量にオフセットを保持するサンプルフェーズと、
前記第二検出状態において前記オフセットを相殺しながら印加される磁界強度と基準電圧との比較を行う比較フェーズと、
によって前記磁電変換素子に印加される磁界強度に応じて論理出力を行うことを特徴とする請求項５に記載の磁気センサ装置。
【請求項７】
前記第一のＤ型フリップフロップと前記第二のＤ型フリップフロップがラッチするタイミングは、同一の比較フェーズである、
ことを特徴とする請求項６に記載の磁気センサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁界強度を電気信号に変換する磁気センサ装置に関し、例えば折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサ、またはモータの回転位置検知センサなどに利用される磁気センサ装置に関する。
【背景技術】
【０００２】
折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータの回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献１参照）。その磁気センサ装置の回路図を図５に示す。
【０００３】
磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度または磁束密度に比例した電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて判定し、Ｈ信号かＬ信号の二値で出力する。磁電変換素子の出力電圧は微小であるため、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）、または変換装置内のノイズが問題となる。素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等により発生する。入力オフセット電圧は、主に増幅器の入力回路を構成する素子の特性ばらつき等により発生する。ノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音、単体トランジスタや抵抗素子が持つ熱雑音により発生する。
【０００４】
上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図５に示した磁気センサ装置は、以下の構成となっている。図５に示した磁気センサ装置は、ホール素子１と、ホール素子１の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路２と、スイッチ切替回路２の二つの出力端子の電圧差（Ｖ１−Ｖ２）を増幅する差動増幅器３と、差動増幅器３の一方の出力端子が一端に接続される容量Ｃ１と、差動増幅器３の他方の出力端子と容量Ｃ１の他端との間に接続されるスイッチＳ１と、比較器４と、Ｄ型フリップフロップＤ１とを有する構成となっている。ここで、第一検出状態は、端子ＡとＣから電源電圧を入力し、端子ＢとＤから検出電圧を出力する。また、第二検出状態は、端子ＢとＤから電源電圧を入力し、端子ＡとＣから検出電圧を出力する。
【０００５】
磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。第一検出状態では、スイッチＳ１がＯＮし、容量Ｃ１にＶｃ１＝Ｖ３−Ｖ４＝Ｇ（Ｖｈ１＋Ｖｏａ）が充電される。続いて第二検出状態では、スイッチＳ１がＯＦＦし、Ｖｃ２＝Ｖ３−Ｖ４＝Ｇ（−Ｖｈ２＋Ｖｏａ）が出力される。ここで、Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。そして、比較器において印加される磁界強度と基準電圧との比較を行い、比較出力結果がラッチされる。基準電圧は、図５の場合は磁電変換素子における同相電圧であり、回路追加で任意に設定可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したような従来の磁気センサ装置では、センサ装置内部の各構成素子が発するノイズ（フリッカ雑音、熱雑音）や外来ノイズによる影響を完全に抑えることができず、検出磁界強度にばらつきが生じるという課題がある。とくに差動増幅器３の入力端子部で発生するノイズは増幅されるため主要因となる。
【０００８】
そこで、本発明の目的は、比較器の出力信号をある期間をおいて複数回ラッチし、それらの照合を行うことで、ノイズによる影響を抑制し磁界強度を高精度に検出できる磁気センサ装置を提供することである。
【課題を解決するための手段】
【０００９】
従来のこのような問題点を解決するために、本発明の磁気センサ装置は以下のような構成とした。
【００１０】
磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、前記磁電変換素子の出力を増幅した信号を入力し、比較した結果を出力する比較器と、前記比較器の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップおよび第二のＤ型フリップフロップと、前記第一のＤ型フリップフロップと前記第二のＤ型フリップフロップの出力端子が入力端子に接続されるＸＯＲ回路と、前記第二のＤ型フリップフロップの出力端子と第三のＤ型フリップフロップの出力端子が入力端子に接続され、前記ＸＯＲ回路の出力に応じて入力信号を前記第三のＤ型フリップフロップに選択的に出力するセレクタ回路と、を備えることを特徴とする磁気センサ装置。
【発明の効果】
【００１１】
本発明の磁気センサ装置によれば、装置内部の各構成素子が発するノイズや外来ノイズによる磁界強度の検出または解除の判定ばらつきを低減することが出来る。従って、高精度な磁界強度の検出または解除を可能とする磁気センサ装置を提供することが出来る。
【図面の簡単な説明】
【００１２】
【図１】第１の実施例の磁気センサ装置を示す回路図である。
【図２】第１の実施例の制御信号のタイミングチャートである。
【図３】第２の実施例の磁気センサ装置を示す回路図である。
【図４】第２の実施例の制御信号のタイミングチャートである。
【図５】従来の磁気センサ装置の回路図である。
【図６】セレクタ回路の一例を示す回路図である。
【図７】差動増幅器の一例を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面に基づいて詳細に説明する。本発明の磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下の実施形態では、磁電変換素子を用いた磁気センサ装置について説明するが、本発明の変換装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る磁気センサ装置の回路図である。実施例１の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４と、セレクタ回路５と、Ｄ型フリップフロップと、ＸＯＲ回路と、を備える。
【００１５】
ホール素子１は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを有する。スイッチ切替回路２は、ホール素子１の各端子Ａ、Ｂ、ＣおよびＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。差動増幅器３は、スイッチ切換回路２の第一出力端子及び第二出力端子が各々接続される第一入力端子及び第二入力端子と、第一出力端子及び第二出力端子とを有する。また、差動増幅器３の第一出力端子が一端に接続される容量Ｃ１と、差動増幅器３の第二出力端子と容量Ｃ１の他端との間に接続されるスイッチＳ１と、比較器４とを有する。そして、比較器４の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップＤ１および第二のＤ型フリップフロップＤ２と、第一のＤ型フリップフロップＤ１と第二のＤ型フリップフロップＤ２の出力端子がそれぞれ第一、第二の入力端子に接続されるＸＯＲ回路Ｘと、第二のＤ型フリップフロップＤ２の出力端子と第三のＤ型フリップフロップＤ３の出力端子がそれぞれ第一、第二の入力端子Ａ、Ｂに接続され、ＸＯＲ回路Ｘの出力がセレクト端子φＳに接続され、Ｘの出力に応じてＡかＢの入力を選択的に出力するセレクタ回路５と、セレクタ回路５の出力端子が入力端子に接続される第三のＤ型フリップフロップＤ３と、を有する構成となっている。
【００１６】
セレクタ回路５の一例を示す回路図を図６に示す。セレクタ回路５は、例えば、二つのトランスミッションゲートＴＭ１及びＴＭ２と二つのインバータＩ１及びＩ２で構成される。二つのトランスミッションゲートＴＭ１及びＴＭ２のＯＮ／ＯＦＦをセレクト端子φＳからのＨ／Ｌ入力信号により制御することで、入力端子Ａか入力端子Ｂのどちらか一方の信号を出力端子へ伝える役割を果たす。
【００１７】
スイッチ切替回路２は、ホール素子１の第一端子対Ａ―Ｃに電源電圧を入力し、第二端子対Ｂ―Ｄから検出電圧を出力する第一検出状態と、第二端子対Ｂ―Ｄに電源電圧を入力し、第一端子対Ａ―Ｃから検出電圧を出力する第二検出状態とを切り替える機能を有する。
【００１８】
差動増幅器３の一例を示す回路図を図７に示す。差動増幅器３は、インスツルメンテーションアンプ構成をするのが一般的である。差動増幅器３は、差動増幅器１１、１２と抵抗Ｒ１１、Ｒ１２、Ｒ１３を備える。差動増幅器１１及び１２は、それぞれ非反転増幅器として動作する。差動増幅器３の第一入力端子が差動増幅器１１の非反転入力端子に接続され、第二入力端子が差動増幅器１２の非反転入力端子に接続され、第一出力端子が差動増幅器１１の出力端子に接続され、第二出力端子が差動増幅器１２の出力端子に接続される。差動増幅器３は、このようなインスツルメンテーションアンプ構成とすることにより、差動入力における同相ノイズの影響を抑制することが可能となる。
【００１９】
次に、第１の実施例の磁気センサ装置の動作を説明する。図２は、第１の実施例の磁気センサ装置の制御信号のタイミングチャートである。ここで、φＤｍは第ｍのＤ型フリップフロップＤｍに入力されるラッチ用のクロック信号を示す。また、特記ない限りＤ型フリップフロップはＬ信号からＨ信号への立ち上がり時に入力データのラッチを行うこととする。
【００２０】
検出動作の一周期Ｔは、上述のスイッチ切替回路２の動作によって、第一検出状態Ｔ１と第二検出状態Ｔ２とに分かれている。また、スイッチＳ１の開閉によってサンプルフェーズＦ１と比較フェーズＦ２とに分かれている。サンプルフェーズＦ１は、ホール素子１、差動増幅器３のオフセット成分を容量Ｃ１に記憶する。比較フェーズＦ２は、磁界強度に応じて決まる電圧と検出電圧レベルとの比較を行う。ここで、磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。
【００２１】
サンプルフェーズＦ１では、ホール素子１は第一検出状態Ｔ１になり、スイッチＳ１はＯＮする。Ｓ１がＯＮすることで、容量Ｃ１に
Ｖｃ１＝（Ｖ３−Ｖ４）＝Ｇ（Ｖｈ１＋Ｖｏａ）・・・（１）
が充電される。続いて比較フェーズＦ２（第二検出状態Ｔ２）では、スイッチＳ１がＯＦＦし、
Ｖｃ２＝（Ｖ３−Ｖ４）＝Ｇ（−Ｖｈ２＋Ｖｏａ）・・・（２）
が出力される。ここで、
Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）・・・（３）
となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。
【００２２】
そして、比較フェーズＦ２では、式（３）で表される印加磁界強度の検出電圧成分が比較器４において基準電圧と比較され、Ｈ信号（ＶＤＤ）またはＬ信号（ＧＮＤ）が出力される。ここで、基準電圧は磁電変換素子における同相電圧である。また、基準電圧は、回路を追加することで任意に設定可能である。その出力信号は、比較器４の出力端子が接続される二つのＤ型フリップフロップＤ１及びＤ２により、別々のタイミングで二回ラッチされる。そして、それら二つの出力が接続されるＸＯＲ回路により、それら二つ出力値が同じになったときのみ、セレクタ回路によって、比較器の出力信号を出力しＤ型フリップフロップＤ３で出力信号をラッチする。逆にＤ型フリップフロップＤ１及びＤ２の二出力の値が異なれば、Ｄ型フリップフロップＤ３に保持されていた前検出時における出力結果をそのまま出力する。
【００２３】
これにより、センサ装置内部あるいは外部からのノイズによって、磁界強度の判定結果に生じるバラツキを抑制することが可能となる。
【実施例２】
【００２４】
図３は、本発明の実施例２に係る磁気センサ装置の回路図である。実施例２の磁気センサ装置は、Ｓ極とＮ極の両方の磁界強度を検知（両極検知）する。
【００２５】
実施例２の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４と、セレクタ回路５と、Ｄ型フリップフロップと、ＸＯＲ回路と、ＯＲ回路と、を備える。
【００２６】
比較器４の出力端子がそれぞれ入力端子に接続される第一のＤ型フリップフロップＤ１ｎおよび第二のＤ型フリップフロップＤ２ｎと、第一のＤ型フリップフロップＤ１ｎの出力端子が入力端子に接続される第三のＤ型フリップフロップＤ１ｓと、第二のＤ型フリップフロップＤ２ｎの出力端子が入力端子に接続される第四のＤ型フリップフロップＤ２ｓと、第三のＤ型フリップフロップＤ１ｓと第四のＤ型フリップフロップＤ２ｓの出力端子がそれぞれ第一、第二の入力端子に接続される第一のＸＯＲ回路Ｘｓと、第一のＤ型フリップフロップＤ１ｎと第二のＤ型フリップフロップＤ２ｎの出力端子がそれぞれ第一、第二の入力端子に接続される第二のＸＯＲ回路Ｘｎと、第一のＸＯＲ回路Ｘｓと第二のＸＯＲ回路Ｘｎの出力端子がそれぞれ第一、第二の入力端子に接続される第一のＯＲ回路ＯＲ１と、第二のＤ型フリップフロップＤ２ｎと第四のＤ型フリップフロップＤ２ｓの出力端子がそれぞれ第一、第二の入力端子に接続される第二のＯＲ回路ＯＲ２と、第二のＯＲ回路ＯＲ２の出力端子と第五のＤ型フリップフロップＤ３ｂの出力端子がそれぞれ第一、第二の入力端子Ａ、Ｂに接続され、第一のＯＲ回路ＯＲ１の出力がセレクト端子φＳに接続され、ＯＲ１の出力に応じてＡかＢの入力を選択的に出力するセレクタ回路５と、セレクタ回路５の出力端子が入力端子に接続される第五のＤ型フリップフロップＤ３ｂと、を有する構成となっている。なお、比較器４が磁界強度検出時にＨ信号を出力するかＬ信号を出力するかに応じて、前記第二のＯＲ回路ＯＲ２がＡＮＤ回路になっても構わない。
【００２７】
ここで、ホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４との構成に係る部分は実施例１で説明したものと同様であるため省略する。また、セレクタ回路５、スイッチ切替回路２、差動増幅器３の詳細についても同様に割愛する。
【００２８】
次に、第２の実施例の磁気センサ装置の動作を説明する。図４は、第２の実施例の磁気センサ装置の制御信号のタイミングチャートである。両極を検知する場合には、検出周期を２回行い、それらの結果を合わせて判定することになる。検出動作の一周期Ｔは、上述のスイッチ切替回路２の動作によって、第一検出周期Ｔ１１及びＴ１２と第二検出周期Ｔ２１及びＴ２２とに分かれている。
【００２９】
先ず、第一検出周期Ｔ１１及びＴ１２（例えば、Ｓ極検知期間）の比較フェーズＦ２において、比較器４からＨ信号（ＶＤＤ）またはＬ信号（ＧＮＤ）が出力され、その出力信号は比較器４の出力端子が接続される二つのＤ型フリップフロップＤ１ｎとＤ２ｎにより、別々のタイミングで二回ラッチされる。次に、第二検出周期Ｔ２１及びＴ２２（例えば、Ｎ極検知期間）の比較フェーズＦ２において、比較器４の出力信号がＤ型フリップフロップＤ１ｎとＤ２ｎにより、別々のタイミングで二回ラッチされる。その際、Ｄ型フリップフロップＤ１ｎとＤ２ｎは、それぞれＤ型フリップフロップＤ１ｓとＤ２ｓと直列接続されているため、検出周期Ｔ１においてＤ型フリップフロップＤ１ｎとＤ２ｎに保持されていたデータがそれぞれＤ型フリップフロップＤ１ｓとＤ２ｓへと移ることになる。そして、それらＤ型フリップフロップＤ１ｎとＤ２ｎの二つの出力が接続されるＸＯＲ回路、およびＤ型フリップフロップＤ１ｓとＤ２ｓの二つの出力が接続されるＸＯＲ回路のそれぞれ出力のＯＲをとり、その信号をセレクタ回路のセレクト信号とする。また、磁界強度の検出信号については、Ｓ極、Ｎ極どちらか一方の磁界強度が検出されれば検出判定となるので、Ｄ型フリップフロップＤ２ｎとＤ２ｓの出力のＯＲまたはＡＮＤをとりセレクタ回路の一入力とする。こうすることで、Ｓ極検知期間とＮ極検知期間の両方において、それぞれ二回ずつラッチされる出力信号の値の整合がとれたときのみ、セレクタ回路によって、上記検出判定された出力信号を出力しＤ型フリップフロップＤ３ｂで出力信号をラッチする。逆にＳ極検知期間とＮ極検知期間のどちらか一方でも、それぞれ二回ずつラッチされる出力信号の整合がとれなければ、Ｄ型フリップフロップＤ３ｂに保持されていた前検出時における出力結果をそのまま出力する。
【００３０】
これにより、センサ装置内部あるいは外部からのノイズによって、磁界強度の判定結果に生じるバラツキを抑制することが可能となる。
【００３１】
なお、実施例１及び実施例２において、比較器４の出力が接続されるＤ型フリップフロップを二つとして説明したが、Ｄ型フリップフロップは三つ以上でも構わない。その場合、それら出力全ての値が揃わない限り、前検出結果を保持することになる。このように並列に接続されるＤ型フリップフロップの数を増やせば増やすほど、ノイズの影響力をより抑えることが可能となる。
【００３２】
また、実施例に示した磁気センサ装置では、ホール素子１から比較回路４までの回路を図１及び図３のような構成として説明したが、この回路に限定されるものではない。たとえば、比較回路４に入力される電圧は、基準電圧を発生する回路によって与えられた電圧を基準とした電圧であっても良い。
【００３３】
また、図２と図４のタイミングチャートでは、同じ比較フェーズ期間内において比較器からの出力のラッチを二回行っているが、二回ラッチするタイミングは同じ比較フェーズ期間内である必要はない。たとえば一回目の検出周期ＴではφＤ１のクロックを用いて一回だけラッチを行い、連続して検出周期Ｔをもう一回繰り返し、その中の比較フェーズにおいてφＤ２のクロックを用いて二回目のラッチを行い、それらの結果を合わせて判定を行ってもよい。
【００３４】
さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばＳ極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（Ｎ極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。
【００３５】
また、図２と図４のタイミングチャートにおいて、検出周期Ｔと検出周期Ｔの間に一定期間のスタンバイ期間を設け、磁気センサ装置の平均消費電流を抑える駆動方法とした場合でも、同様の効果が得られる。
【符号の説明】
【００３６】
１  ホール素子
２  スイッチ切替回路
３  差動増幅器
４  比較器
５  セレクタ回路
１１、１２  差動増幅器
Ｄ１、Ｄ２、Ｄ１ｓ、Ｄ１ｎ、Ｄ２ｓ、Ｄ２ｎ、Ｄ３、Ｄ３ｂ  Ｄ型フリップフロップ
Ｘ、Ｘｓ、Ｘｎ  ＸＯＲ回路
ＯＲ１、ＯＲ２  ＯＲ回路
ＴＭ１、ＴＭ２  トランスミッションゲート
【図１】
2011117811.tif 000003
【図２】
2011117811.tif 000004
【図３】
2011117811.tif 000005
【図４】
2011117811.tif 000006
【図５】
2011117811.tif 000007
【図６】
2011117811.tif 000008
【図７】
2011117811.tif 000009