(57)【要約】【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。【選択図】図１
2011109534.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続することにより１個のインダクタンス素子群を形成する複数のインダクタンス素子と、
前記複数のインダクタンス素子におけるそれぞれの接続点とグランドとの間にそれぞれ接続されている複数のスイッチダイオードと、
前記複数のスイッチダイオードにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給する複数の定電圧供給回路に接続される複数の定電圧入力端子と、
前記複数のスイッチダイオードにおけるそれぞれの他端側から制御電圧を供給することにより、前記１個のインダクタンス素子群に係るホット側端子とグランド側端子との間において結合する前記複数のインダクタンス素子の個数を制御する制御電圧供給回路に接続される１個の制御電圧入力端子と
を備えていることを特徴とする可変インダクタ。
【請求項２】
前記インダクタンス素子群の両端にそれぞれ接続された２個の直流カットコンデンサを備えており、
前記制御電圧入力端子は、前記インダクタンス素子群を介して前記複数のスイッチダイオードに前記制御電圧が印加されるように形成されている
ことを特徴とする請求項１に記載の可変インダクタ。
【請求項３】
前記複数のスイッチダイオードにおけるそれぞれのアノードは、前記インダクタンス素子群におけるそれぞれの接続点に接続されており、
前記複数のスイッチダイオードにおけるそれぞれのカソードは、前記複数の定電圧入力端子にそれぞれ接続されている
ことを特徴とする請求項２に記載の可変インダクタ。
【請求項４】
前記複数のインダクタンス素子は、前記インダクタンス素子群となる１本または前記複数のインダクタンス素子の個数よりも少ない本数の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であり、
前記インダクタンス素子群は、前記複数のインダクタンス部におけるそれぞれの境界から引き出された１個または２個以上の引出電極を前記接続点として有している
ことを特徴とする請求項１から請求項３のいずれか１項に記載の可変インダクタ。
【請求項５】
発振用トランジスタと、
請求項１から請求項５のいずれか１項に記載の可変インダクタを用いて形成されているとともに前記発振用トランジスタの入力端子とグランドとの間に接続されている共振回路と、
前記複数の定電圧入力端子にそれぞれ接続される複数の定電圧供給回路と
を備えていることを特徴とする電圧制御発振器。
【請求項６】
前記共振回路は、前記発振用トランジスタから得られる発振周波数の可変幅を調整する１個または２個以上の可変容量ダイオードを有しており、
前記制御電圧入力端子は、前記複数のスイッチダイオードにおけるそれぞれの他端側だけでなく、前記可変容量ダイオードのカソードにも前記制御電圧が印加されるように形成されている
ことを特徴とする請求項５に記載の電圧制御発振器。
【請求項７】
前記複数の定電圧供給回路は、１個の電源端子から供給される電源電圧を前記複数のスイッチダイオードの個数に応じて分圧することにより、前記複数のスイッチダイオードに対して互いに異なる定電圧をそれぞれ供給するように形成されている
ことを特徴とする請求項５または請求項６に記載の電圧制御発振器。
【請求項８】
共通の基準信号およびデータ信号が入力される第１のＰＬＬ回路および第２のＰＬＬ回路を備えており、
前記第２のＰＬＬ回路は、請求項５から請求項７のいずれか１項に記載の電圧制御発振器を第２の電圧制御発振器として有しており、
前記第２の電圧制御発振器は、前記第１のＰＬＬ回路に用いられる第１のループフィルタから出力される第１の制御電圧が前記第２の電圧制御発振器に係る前記制御電圧として入力されるように、前記第１のループフィルタに接続されている
ことを特徴とする複合型ＰＬＬ回路。
【請求項９】
直列に接続された３個のキャパシタと、
請求項１から請求項４のいずれか１項に記載の可変インダクタをそれぞれ有しているとともに、前記３個のキャパシタの直列接続により生じる２個の接続点と高周波信号からみたグランドとの間にそれぞれ直列に接続されている２個の共振回路と
を備えていることを特徴とするフィルタ回路。
【請求項１０】
増幅用トランジスタと、
前記増幅用トランジスタの入力端子および出力端子のうちの少なくとも出力端子に接続されている請求項１から請求項４のいずれか１項に記載の可変インダクタと
を備えていることを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変インダクタ、電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路に係り、特に、制御電圧に基づいてインダクタンス値を可変させることができる可変インダクタならびにそれを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路に好適に利用できる可変インダクタ、電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路に関する。
【背景技術】
【０００２】
従来の電圧制御発振器１０１は、図１００に示すように、発振周波数の調整幅の拡大のため、従来の可変インダクタ１０５Ａ、１０５Ｂを有する共振回路１０３を備えていた。従来の可変インダクタ１０５Ａ、１０５Ｂは、多段接続された複数のストリップ線路１０６Ａ、１０６Ｂと、複数のストリップ線路１０６Ａ、１０６Ｂにそれぞれ設けられた複数の制御電圧入力端子１０９Ａ、１０９Ｂを有しており、複数の制御電圧入力端子１０９Ａ、１０９Ｂからそれぞれ個別に入力された制御電圧に基づいて複数のストリップ線路１０６Ａ、１０６Ｂの結合状態を制御することにより、可変インダクタ１０５Ａ、１０５Ｂのインダクタンス値を可変させていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１０１３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の可変インダクタ１０５Ａ、１０５Ｂおよび従来の電圧制御発振器１０１においては、制御電圧入力端子１０９Ａ、１０９Ｂの個数をストリップ線路１０６Ａ、１０６Ｂの個数分だけ設ける必要があるため、制御電圧入力端子１０９Ａ、１０９Ｂおよびそれに関連する配線や回路要素などの電子部品の個数分だけ可変インダクタ１０５Ａ、１０５Ｂおよび電圧制御発振器１０１の部品点数が増加するという問題があった。
【０００５】
また、電圧制御発振器１０１を内蔵させたい装置に制御電圧入力端子１０９Ａ、１０９Ｂが１個しか設けられていない場合、従来の可変インダクタ１０５Ａ、１０５Ｂを備えた従来の電圧制御発振器１０１を上記装置に用いることができないという問題があった。一般的な自励発振器の発振周波数は共振回路１０３の容量値を制御電圧の印加により可変させることによって調整されるため、上記装置に対して制御電圧入力端子１０９Ａ、１０９Ｂが１個しか設けられていない場合には上記問題の解決が困難になる。
【０００６】
さらに、従来の電圧制御発振器１０１において、共振回路１０３のインダクタンス値だけでなく図示しない可変容量ダイオードの容量値も制御電圧に基づいて可変させたい場合、制御電圧の入力端子の数がさらに多くなるため、同様の問題が顕著に現れる。
【０００７】
そして、上記問題は、従来の電圧制御発振器１０１だけでなく、従来の可変インダクタ１０５を備えたＰＬＬ回路、フィルタ回路および増幅回路などの高周波回路においても同様の問題が生じる。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供することを本発明の目的としている。
【課題を解決するための手段】
【０００９】
前述した目的を達成するため、本発明の可変インダクタは、その第１の態様として、直列に接続することにより１個のインダクタンス素子群を形成する複数のインダクタンス素子と、複数のインダクタンス素子におけるそれぞれの接続点とグランドとの間にそれぞれ接続されている複数のスイッチダイオードと、複数のスイッチダイオードにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給する複数の定電圧供給回路に接続される複数の定電圧入力端子と、複数のスイッチダイオードにおけるそれぞれの他端側から制御電圧を供給することにより、１個のインダクタンス素子群に係るホット側端子とグランド側端子との間において結合する複数のインダクタンス素子の個数を制御する制御電圧供給回路に接続される１個の制御電圧入力端子とを備えていることを特徴としている。
【００１０】
本発明の第１の態様の可変インダクタによれば、インダクタンス素子が少なくとも２個以上あるので、共通の制御電圧入力端子を用いて可変インダクタのインダクタンス値を３段階以上に可変させることができる。
【００１１】
本発明の第２の態様の可変インダクタは、第１の態様の可変インダクタにおいて、インダクタンス素子群の両端にそれぞれ接続された２個の直流カットコンデンサを備えており、制御電圧入力端子は、インダクタンス素子群を介して複数のスイッチダイオードに制御電圧が印加されるように形成されていることを特徴としている。
【００１２】
本発明の第２の態様の可変インダクタによれば、インダクタンス値の切換を制御する制御電圧を複数のスイッチダイオードに供給するための配線パターンがインダクタンス素子群により兼用されるため、配線パターンの増加を抑制することができる。また、スイッチダイオードのアノード側に設ける必要がある直流カットコンデンサも兼用することができるので、直流カットコンデンサの個数も削減することができる。
【００１３】
本発明の第３の態様の可変インダクタは、第２の態様の可変インダクタにおいて、複数のスイッチダイオードにおけるそれぞれのアノードは、インダクタンス素子群におけるそれぞれの接続点に接続されており、複数のスイッチダイオードにおけるそれぞれのカソードは、複数の定電圧入力端子にそれぞれ接続されていることを特徴としている。
【００１４】
本発明の第３の態様の可変インダクタによれば、他の接続方法においては別個に接続する必要がある電圧調整用抵抗器および直流接地用抵抗器を兼用することができる。
【００１５】
本発明の第４の態様の可変インダクタは、第１から第３のいずれか１の態様の可変インダクタにおいて、複数のインダクタンス素子は、インダクタンス素子群となる１本または複数のインダクタンス素子の個数よりも少ない本数の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であり、インダクタンス素子群は、複数のインダクタンス部におけるそれぞれの境界から引き出された１個または２個以上の引出電極を接続点として有していることを特徴としている。
【００１６】
本発明の第４の態様の可変インダクタによれば、簡単な構成により複数のインダクタンス素子を形成することができる。
【００１７】
また、前述した目的を達成するため、本発明の電圧制御発振器は、その第１の態様として、発振用トランジスタと、請求項１から請求項５のいずれか１項に記載の可変インダクタを用いて形成されているとともに発振用トランジスタの入力端子とグランドとの間に接続されている共振回路と、複数の定電圧入力端子にそれぞれ接続される複数の定電圧供給回路とを備えていることを特徴としている。
【００１８】
本発明の第１の態様の電圧制御発振器によれば、共通の制御電圧入力端子から供給される制御電圧によって電圧制御発振器の発振周波数を幅広く可変させることができる。
【００１９】
本発明の第２の態様の電圧制御発振器は、第１の態様の電圧制御発振器において、共振回路は、発振用トランジスタから得られる発振周波数の可変幅を調整する１個または２個以上の可変容量ダイオードを有しており、制御電圧入力端子は、複数のスイッチダイオードにおけるそれぞれの他端側だけでなく、可変容量ダイオードのカソードにも制御電圧が印加されるように形成されていることを特徴としている。
【００２０】
本発明の第２の態様の電圧制御発振器によれば、１個の制御電圧入力端子から供給された制御電圧をスイッチダイオードの他端側および可変容量ダイオードのカソードにそれぞれ印加しているので、スイッチダイオードの他端側および可変容量ダイオードのカソードに応じて制御電圧入力端子を個別に用意する必要がなく、制御電圧入力端子の個数を削減することができる。これにより、制御電圧供給回路が１個であっても、発振周波数の可変幅を拡大することができる。
【００２１】
本発明の第３の態様の電圧制御発振器は、第１または第２の態様の電圧制御発振器において、複数の定電圧供給回路は、１個の電源端子から供給される電源電圧を複数のスイッチダイオードの個数に応じて分圧することにより、複数のスイッチダイオードに対して互いに異なる定電圧をそれぞれ供給するように形成されていることを特徴としている。
【００２２】
本発明の第３の態様の電圧制御発振器によれば、複数のスイッチダイオードの個数に応じて定電圧源を用意する必要がなくなるので、定電圧源の個数を削減することができる。
【００２３】
また、前述した目的を達成するため、本発明の複合型ＰＬＬ回路は、その第１の態様として、共通の基準信号およびデータ信号が入力される第１のＰＬＬ回路および第２のＰＬＬ回路を備えており、第２のＰＬＬ回路は、第１から第３のいずれか１の態様の電圧制御発振器を第２の電圧制御発振器として有しており、第２の電圧制御発振器は、第１のＰＬＬ回路に用いられる第１のループフィルタから出力される第１の制御電圧が第２の電圧制御発振器に係る制御電圧として入力されるように、第１のループフィルタに接続されていることを特徴としている。
【００２４】
本発明の第１の態様の複合型ＰＬＬ回路によれば、第１のＰＬＬ回路によって生成された制御電圧が第２のＰＬＬ回路の制御電圧になるので、可変インダクタに制御電圧を供給する制御電圧供給回路を複合型ＰＬＬ回路の外部に新たに設けなくても複合型ＰＬＬ回路の発振周波数の可変幅を広帯域化することができる。
【００２５】
また、前述した目的を達成するため、本発明のフィルタ回路は、その第１の態様として、直列に接続された３個のキャパシタと、第１から第４のいずれか１の態様の可変インダクタをそれぞれ有しているとともに、３個のキャパシタの直列接続により生じる２個の接続点と高周波信号からみたグランドとの間にそれぞれ直列に接続されている２個の共振回路とを備えていることを特徴としている。
【００２６】
本発明の第１の態様のフィルタ回路によれば、フィルタ回路における共振周波数の可変幅を広帯域化することができる。
【００２７】
また、前述した目的を達成するため、本発明の増幅回路は、その第１の態様として、増幅用トランジスタと、増幅用トランジスタの入力端子および出力端子のうちの少なくとも出力端子に接続されている第１から第４のいずれか１の態様の可変インダクタとを備えていることを特徴としている。
【００２８】
本発明の第１の態様の増幅回路によれば、増幅回路における増幅幅を広域化することができる。
【発明の効果】
【００２９】
本発明の可変インダクタによれば、共通の制御電圧入力端子を用いて可変インダクタのインダクタンス値が３段階以上に可変するので、可変インダクタの発振周波数の可変幅を拡大しつつもその制御電圧入力端子の個数を１個にまで減少させることができるという効果を奏する。
【００３０】
また、本発明の電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路によれば、可変インダクタの適切な接続位置の決定および制御電圧の確保により電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路に本発明の可変インダクタを適用することができるので、電圧制御発振器の発振周波数の可変幅、複合型ＰＬＬ回路の発振周波数の可変幅、フィルタ回路の共振周波数の可変幅および増幅回路の増幅幅をそれぞれ拡大した新規な電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】本実施形態の電圧制御発振器の一例を示す等価回路図
【図２】本実施形態のインダクタンス素子群の一例を示す平面図
【図３】本実施形態のインダクタンス素子群の一例を示す平面図
【図４】本実施形態の電圧制御発振器において電圧調整用抵抗器および直流カット用抵抗器を別個に接続した状態を示す等価回路図
【図５】本実施形態の電圧制御発振器の一例を示す等価回路図
【図６】本実施形態の電圧制御発振器の一例を示す等価回路図
【図７】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧のみを可変にした場合の発振周波数の変化の様子を示すグラフ
【図８】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧のみを変化させた場合の発振周波数の変化の様子を示すグラフ
【図９】本実施形態の電圧制御発振器においてスイッチダイオードに印加される制御電圧および可変容量ダイオードに印加される制御電圧を個別に変化させた場合の発振周波数の変化の様子を示すグラフ
【図１０】本実施形態の電圧制御発振器においてスイッチダイオードおよび可変容量ダイオードに印加される共通の制御電圧を変化させた場合の発振周波数の変化の様子を示すグラフ
【図１１】本実施形態の複合型ＰＬＬ回路の接続状態を示すブロック図
【図１２】本実施形態の複合型ＰＬＬ回路においてそれぞれの電圧制御発振器の等価回路図を用いて接続状態を詳細に示すブロック図
【図１３】本実施形態のフィルタ回路の一例を示す等価回路図
【図１４】本実施形態のフィルタ回路の一例を示す等価回路図
【図１５】本実施形態の増幅回路の一例を示す等価回路図
【図１６】本実施形態の増幅回路の一例を示す等価回路図
【図１７】従来の電圧制御発振器の一例を示す等価回路図
【発明を実施するための形態】
【００３２】
以下、本発明の電圧制御発振器および可変インダクタをその一実施形態により説明する。
【００３３】
本実施形態の電圧制御発振器１は、図１に示すように、発振用トランジスタ２、共振回路３および複数の定電圧供給回路４Ａ、４Ｂ、４Ｃを備えている。
【００３４】
共振回路３は、本実施形態の可変インダクタ５を用いて形成されており、発振用トランジスタ２の入力端子とグランド１０との間に接続されている。
【００３５】
ここで、本実施形態の可変インダクタ５は、複数のインダクタンス素子６１、６２、６３、６４、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃ、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃおよび１個の制御電圧入力端子９を備えている。また、本実施形態の可変インダクタ５は、それに任意に配設する部材として、直流カットコンデンサおよび可変容量ダイオードを備えている。
【００３６】
複数のインダクタンス素子６１、６２、６３、６４は、図１に示すように、直列に接続することにより１個のインダクタンス素子群６を形成している。複数のインダクタンス素子６１、６２、６３、６４は、インダクタンス値を有する種々のインダクタンス素子を採用することができる。例えば、複数のインダクタンス素子６１、６２、６３、６４としてコイルやチップインダクタが用いられていてもよい。
【００３７】
ここで、本実施形態においては、複数のインダクタンス素子６１、６２、６３、６４が、図２に示すように、インダクタンス素子群６となる１本の電極パターンの領域を複数に分けることにより設けられた複数のインダクタンス部であることが好ましい（図２において点線で囲まれた斜線部分および空白部分はインダクタンス素子６１、６２、６３、６４となる複数のインダクタンス部をわかりやすく示している。図３についても同様である。）。また、複数のインダクタンス素子６１、６２、６３、６４は、図３に示すように、複数のインダクタンス素子６１、６２、６３、６４の個数よりも少ない本数の電極パターンの領域をそれぞれ複数に分けることにより設けられた複数のインダクタンス部であってもよい。この場合、１本の電極パターンであるインダクタンス素子群６は、図２または図３に示すように、複数のインダクタンス部におけるそれぞれの境界から引き出された１個または２個以上の引出電極７１Ａ、７１Ｂ、７１Ｃを接続点として有していることが好ましい。
【００３８】
複数のスイッチダイオード７Ａ、７Ｂ、７Ｃは、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続されている。ここで、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれのアノードは、インダクタンス素子群６におけるそれぞれの接続点に接続されており、それぞれのカソードは、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃにそれぞれ接続されていることが好ましい。なお、図４に示すように、可変インダクタ５に対して複数の電圧調整用抵抗器８１Ａ、８１Ｂ、８１Ｃ、８１Ｄおよび直流接地用抵抗器８２を接続することにより、図１に示したスイッチダイオード７Ａ、７Ｂ、７Ｃの接続方法と逆の接続方法、すなわち、複数のスイッチダイオード７Ａ、７Ｂ（、７Ｃ）におけるそれぞれのアノードをインダクタンス素子群６におけるそれぞれの接続点に接続し、それぞれのカソードを複数の定電圧入力端子８Ａ、８Ｂ（、８Ｃ）にそれぞれ接続することもできる。
【００３９】
複数の定電圧入力端子８Ａ、８Ｂ、８Ｃは、図１に示すように、複数の定電圧供給回路４Ａ、４Ｂ、４Ｃに接続されている。これら複数の定電圧供給回路４Ａ、４Ｂ、４Ｃは、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの一端側に対して互いに異なる定電圧をそれぞれ供給するように形成されている。複数の定電圧供給回路４Ａ、４Ｂ、４Ｃは、互いに異なる定電圧をそれぞれ供給することができる種々の回路を採用することができる。本実施形態において、複数の定電圧供給回路４Ａ、４Ｂ、４Ｃは、図１に示すように、１個の電源端子１１から供給される電源電圧を複数の電圧調整用抵抗器８１Ａ、８１Ｂ、８１Ｃ、８１Ｄを用いて複数のスイッチダイオード７Ａ、７Ｂ、７Ｃの個数に応じて分圧することにより、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃに対して互いに異なる定電圧をそれぞれ供給するように形成されていることが好ましい。もちろん、図５に示すように、異なる定電圧源を有する複数の外部回路を複数の定電圧供給回路４Ａ、４Ｂ、４Ｃとして別個に用意し、それらを複数の定電圧入力端子８Ａ、８Ｂ、８Ｃにそれぞれ接続してもよい。
【００４０】
１個の制御電圧入力端子９は、図１または図５に示すように、制御電圧供給回路９０に接続されている。この制御電圧供給回路９０は、可変自在な電圧を制御電圧として供給することができる種々の回路を採用することができる。また、この制御電圧供給回路９０は、図１または図５に示すように、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側から制御電圧を供給するように形成されている（なお、前述の通り、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの一端側は複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して複数の定電圧供給回路４Ａ、４Ｂ、４Ｃに接続されている。）。これにより、制御電圧供給回路９０は、１個のインダクタンス素子群６に係るホット側端子とグランド１０側端子との間において結合する複数のインダクタンス素子６１、６２、６３、６４の個数を制御する。
【００４１】
なお、ホット側端子とは、辞書に掲載されていない技術用語であるが、当業者が通常用いる意味と同様の意味である。すなわち、ホット側端子とは、高周波信号が流れる端子であって、例えば、電圧制御発振器１におけるトランジスタや、フィルタ回路における信号線路に接続される端子である。
【００４２】
任意の部材である直流カットコンデンサ１２は、インダクタンス素子群６の両端にそれぞれ接続されていることが好ましい。この場合、制御電圧入力端子９は、図１に示すように、インダクタンス素子群６を介して複数のスイッチダイオード７Ａ、７Ｂ、７Ｃに制御電圧が印加されるように形成されていることが好ましい。
【００４３】
また、本実施形態の電圧制御発振器１において発振用トランジスタ２から得られる発振周波数の可変幅をさらに拡大したい場合、共振回路３は、図５または図６に示すように、１個または２個以上の可変容量ダイオード１３を任意の部材として有していることが好ましい。この場合、制御電圧入力端子９は、図５に示すように、可変インダクタ５および可変容量ダイオード１３をそれぞれ制御するために、それぞれ１個ずつ合計２個設けても良い。この場合、スイッチダイオード７Ａ、７Ｂ、７Ｃに接続される制御電圧入力端子を第１の制御電圧入力端子９ａとし、可変容量ダイオード１３に接続される制御電圧入力端子を第２の制御電圧入力端子９ｂとする。
【００４４】
２個の制御電圧入力端子９ａ、９ｂを用いることを好まない場合、図６に示すように、１個の制御電圧入力端子９が、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側（図６においては各スイッチダイオード７Ａ、７Ｂ、７Ｃのアノード）だけでなく、可変容量ダイオード１３のカソードにも制御電圧が印加されるように形成されていることが好ましい。
【００４５】
次に、本実施形態の電圧制御発振器１および可変インダクタ５の作用効果を説明する。
【００４６】
本実施形態の電圧制御発振器１においては、図１に示すように、共振回路３に本実施形態の可変インダクタ５が用いられている。
【００４７】
ここで、本実施形態の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。そのため、供給された制御電圧は全てのスイッチダイオード７Ａ、７Ｂ、７Ｃに供給されるとともに、その供給された制御電圧よりも低い定電圧が印加されたスイッチダイオード（例えば７Ａ）が導通し、インダクタンス素子群６における複数のインダクタンス素子６１、６２、６３、６４の結合状態を制御する。そして、直列接続された複数個のインダクタンス素子６１、６２、６３、６４は少なくとも２個以上あり、その結合個数のパターンは少なくとも０個、１個または２個の３パターンであることから、１個の制御電圧入力端子９を共用してインダクタンス素子群６のインダクタンス値を３段階以上に可変させることができる。その結果、本実施形態の電圧制御発振器１においては、図７に示すように、共通の制御電圧入力端子９から供給される制御電圧の大きさに応じて３段階以上の発振周波数が得られるので、複数のインダクタンス素子６１、６２、６３、６４のインダクタンス値を好適に設定することによって電圧制御発振器１の発振周波数を幅広く可変させることができる。
【００４８】
また、本実施形態の可変インダクタ５においては、図１に示すように、インダクタンス素子群６の両端に直流カットコンデンサ１２がそれぞれ接続されており、制御電圧がインダクタンス素子群６を介して複数のスイッチダイオード７Ａ、７Ｂ、７Ｃに印加されるように制御電圧入力端子９が形成されていることが好ましい。これにより、図５および図１を比較すると明らかな通り、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃに制御電圧を供給するための配線パターンがインダクタンス素子群６によって兼用することができるため、配線パターンや回路素子の増加を抑制することができる。また、図５に示した可変インダクタ５においてはスイッチダイオード７Ａ、７Ｂ、７Ｃのアノード側にスイッチダイオード７Ａ、７Ｂ、７Ｃの個数分だけ接続する必要があった複数の直流カットコンデンサ１２や複数のチョークコイル１４を、インダクタンス素子群６のグランド１０側に接続された１個の直流カットコンデンサ１２およびチョークコイル１４によって兼用することができるので、直流カットコンデンサ１２およびチョークコイル１４の個数も削減することができる。
【００４９】
また、本実施形態の可変インダクタ５においては、図１に示すように、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれのアノードがインダクタンス素子群６のそれぞれの接続点に接続されており、それぞれのカソードが複数の定電圧入力端子８Ａ、８Ｂ、８Ｃにそれぞれ接続されていることが好ましい。アノードとカソードの接続が逆になる場合、図４に示すように、電圧調整用抵抗器８１Ａ、８１Ｂ、８１Ｃ（、８１Ｄ）および直流接地用抵抗器８２を別個に接続する必要が生じる。しかし、本実施形態においては、図１に示すように接続されており、電圧調整用抵抗器８１Ａ、８１Ｂ、８１Ｃ（、８１Ｄ）が直流接地用抵抗器８２の役割を果たすので、電圧調整用抵抗器８１Ａ、８１Ｂ、８１Ｃ（、８１Ｄ）および直流接地用抵抗器８２を兼用することができる。これによって、抵抗器の個数も削減することができる。
【００５０】
また、本実施形態の可変インダクタ５において、複数のインダクタンス素子６１、６２、６３、６４は、図２に示すように、１本（または複数のインダクタンス素子６１、６２、６３、６４の個数よりも少ない本数）の電極パターンにおける複数のインダクタンス部であることが好ましい。この場合、インダクタンス素子群６は引出電極７１Ａ、７１Ｂ、７１Ｃを接続点として有していることが好ましい。これにより、コイルやチップインダクタなどを直列接続する手間が省けるので、簡単な構成により複数のインダクタンス素子６１、６２、６３、６４を形成することができる。
【００５１】
さらに、本実施形態の電圧制御発振器１においては、図５に示すように、共振回路３に可変容量ダイオード１３が接続されていることが好ましい。一般的な電圧制御発振器の場合、大きな容量変化比をもつ可変容量ダイオードを共振回路に用いて発振周波数を可変させている。この場合、図８に示すように、発振周波数の広域化のために制御電圧感度、すなわちＫＶ値（図８の直線の傾き）を高くしなければならず、電圧制御発振器において位相雑音を引き起こす原因となる。また、一般的な電圧制御発振器において複数の可変容量ダイオードを直列接続した場合、各可変容量ダイオードの直列抵抗成分の影響により共振回路のＱ値が低下するので、上記と同様、位相雑音を招いてしまう。
【００５２】
しかし、図５に示した本実施形態の電圧制御発振器１のように、共振回路３に可変インダクタ５および可変容量ダイオード１３が接続されている場合、発振周波数の可変素子が可変インダクタ５および可変容量ダイオード１３の２個であるので、図５および図９に示すように、第１の制御電圧入力端子９ａから供給される制御電圧によって可変インダクタ５のインダクタンス値を段階的に変更することができるとともに、可変容量ダイオード１３に係るＫＶ値を第２の制御電圧入力端子９ｂから供給される制御電圧によってあまり高くせずに変更することができるので、位相雑音を発生させることなく発振周波数の広域化を図ることができる。
【００５３】
例えば、図９に示すように、第１の制御電圧入力端子９ａから０Ｖの制御電圧が供給された場合（つまり、第１の制御電圧入力端子９ａから制御電圧が供給されていない場合）、一番下の直線が示す通り、第２の制御電圧入力端子９ｂから供給される制御電圧を増大させると本実施形態の電圧制御発振器１から出力される発振周波数が増大する。しかし、可変容量ダイオード１３に係るＫＶ値（すなわち直線の傾き）は小さいので、本実施形態の電圧制御発振器１が位相雑音を引き起こすことはない。ここで、発振周波数をさらに増大させたい場合、第１の制御電圧入力端子９ａから供給される制御電圧を増大させればよい。同様に、第１の制御電圧入力端子９ａからＶ１の制御電圧が供給された場合、下から２番目の直線が示す通り、第２の制御電圧入力端子９ｂから供給される制御電圧を増大させると本実施形態の電圧制御発振器１から出力される発振周波数が増大する。そして、第２の制御電圧入力端子９ｂから供給される制御電圧が０Ｖの場合、第１の制御電圧入力端子９ａから供給される制御電圧が高いほど本実施形態の電圧制御発振器１から出力される発振周波数が高くなる。つまり、本実施形態においては、可変インダクタ５および可変容量ダイオード１３の可変幅をそれぞれ制御する制御電圧の電圧値をそれぞれ好適に調整することによって、位相雑音を発生させることなく発振周波数の広域化を図ることができる。
【００５４】
また、本実施形態の電圧制御発振器１においては、図６に示すように、制御電圧が複数のスイッチダイオード７Ａ、７Ｂ、７Ｃの各他端側および可変容量ダイオード１３のカソードに印加されるように１個の制御電圧入力端子９が形成されていることが好ましい。この場合、１個の制御電圧入力端子９から供給された制御電圧がスイッチダイオード７Ａ、７Ｂ、７Ｃの他端側および可変容量ダイオード１３のカソードにそれぞれ印加されるので、スイッチダイオード７Ａ、７Ｂ、７Ｃの他端側および可変容量ダイオード１３のカソードに応じて制御電圧入力端子９を個別に用意する必要がなくなり、制御電圧入力端子９の個数を削減することができる。ここで、図１０に示すように、図６に示した本実施形態の電圧制御発振器１においては、図７に示した発振周波数の変化を示すグラフの水平部分が可変容量ダイオード１３の容量変化により右上がりに傾いた状態の発振周波数の変化を示す。このように、図６に示した電圧制御発振器１は、共振回路３に可変容量ダイオード１３を有しない図１に示した電圧制御発振器１と比較し、制御電圧入力端子９が１個であっても発振周波数の可変幅をさらに拡大することができる。
【００５５】
また、本実施形態の電圧制御発振器１においては、図１に示すように、複数の定電圧供給回路４Ａ、４Ｂ、４Ｃが１個の電源端子１１から供給される電源電圧を複数のスイッチダイオード７Ａ、７Ｂ、７Ｃの個数に応じて分圧するように形成されていることが好ましい。これにより、図５に示すように、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃの個数に応じて定電圧源を用意する必要がなくなるので、定電圧源の個数を削減することができる。また、複数の定電圧源が確保できずに本実施形態の電圧制御発振器１が採用できないといった不都合も回避することができる。
【００５６】
すなわち、本実施形態の可変インダクタ５によれば、共通の制御電圧入力端子９を用いて可変インダクタ５のインダクタンス値が３段階以上に可変するので、可変インダクタ５の発振周波数の可変幅を拡大しつつもその制御電圧入力端子９の個数を１個にまで減少させることができるという作用効果を奏する。
【００５７】
また、本実施形態の電圧制御発振器１によれば、可変インダクタ５の適切な接続位置の決定および制御電圧の確保により電圧制御発振器１に本実施形態の可変インダクタ５を適用することができるので、電圧制御発振器１の発振周波数の可変幅を拡大した新規な電圧制御発振器１を提供することができるという作用効果を奏する。
【００５８】
次に、本発明の複合型ＰＬＬ回路をその一実施形態により説明する。
【００５９】
本実施形態の複合型ＰＬＬ回路２０は、図１１に示すように、第１のＰＬＬ回路２１Ａおよび第２のＰＬＬ回路２１Ｂを備えている。また、第１のＰＬＬ回路２１Ａは、第１の位相比較器２２Ａ（ＰＦＤ１）、第１のループフィルタ２３Ａ（ＬＰＦ１）および第１の電圧制御発振器１Ａ（ＶＣＯ１）を有しており、第２のＰＬＬ回路２１Ｂは、第２の位相比較器２２Ｂ（ＰＦＤ２）、第２のループフィルタ２３Ｂ（ＬＰＦ２）および第２の電圧制御発振器１Ｂ（ＶＣＯ２）を有している。ここで、本実施形態を簡潔に説明すると、第１のＰＬＬ回路２１Ａおよび第２のＰＬＬ回路２１Ｂの構成はほぼ同様に形成されているが、第１の電圧制御発振器１Ａおよび第２の電圧制御発振器１Ｂの回路構成や各回路構成の接続状態が異なっている。
【００６０】
第１の位相比較器２２Ａおよび第２の位相比較器２２Ｂは、複合型ＰＬＬ回路２０の外部に設けられた共通の水晶発振器２４および中央演算処理装置２５（ＣＰＵ）に接続されている。ここで、水晶発振器２４は第１の位相比較器２２Ａおよび第２の位相比較器２２Ｂに共通の基準信号を送信するように形成されている。また、中央演算処理装置２５は、第１の位相比較器２２Ａおよび第２の位相比較器２２Ｂに共通のデータ信号を送信するように形成されている。また、第１の位相比較器２２Ａおよび第２の位相比較器２２Ｂは、共通の基準信号およびデータ信号の位相差を電圧に変換した信号を第１のループフィルタ２３Ａまたは第２のループフィルタ２３Ｂにそれぞれ出力するように形成されている。
【００６１】
第１のループフィルタ２３Ａおよび第２のループフィルタ２３Ｂは、第１の位相比較器２２Ａまたは第２の位相比較器２２Ｂの後段にそれぞれ接続されている。これら第１のループフィルタ２３Ａおよび第２のループフィルタ２３Ｂは、第１の位相比較器２２Ａまたは第２の位相比較器２２Ｂから出力された信号が入力されるように接続されている。また、第１のループフィルタ２３Ａは、第１の電圧制御発振器１Ａおよび第２の電圧制御発振器１Ｂに第１の制御電圧が入力されるように接続されており、第２のループフィルタ２３Ｂは、第２の電圧制御発振器１Ｂに第２の制御電圧が入力されるように接続されている。
【００６２】
第１の電圧制御発振器１Ａは、第１のループフィルタ２３Ａから供給された第１の制御電圧に基づいて発振周波数が可変するように形成されている。また、第１の電圧制御発振器１Ａは、出力する発振信号が第１の位相比較器２２Ａにフィードバックするように接続されている。第１の電圧制御発振器１Ａとしては、従来の電圧制御発振器または本実施形態の電圧制御発振器１を用いることができる。本実施形態の第１の電圧制御発振器１Ａとしては、図１２に示すように、制御電圧の印加により可変容量ダイオード１３の容量値を可変させて発振周波数を可変させる従来の電圧制御発振器が用いられている。
【００６３】
第２の電圧制御発振器１Ｂは、図１１に示すように、第１のループフィルタ２３Ａから供給された第１の制御電圧および第２のループフィルタ２３Ｂから供給された第２の制御電圧に基づいて発振周波数が可変するように形成されている。また、第２の電圧制御発振器１Ｂは、出力する発振信号が第２の位相比較器２２Ｂにフィードバックするように接続されている。この第２の電圧制御発振器１Ｂとしては、図１２および図５に示すように、本実施形態の可変インダクタ５、第１の制御電圧入力端子９ａ、可変容量ダイオード１３および第２の制御電圧入力端子９ｂを備えた本実施形態の電圧制御発振器１が用いられている。
【００６４】
次に、本実施形態の複合型ＰＬＬ回路２０の作用効果を説明する。
【００６５】
本実施形態の複合型ＰＬＬ回路２０においては、図１１および図１２に示すように、第１のＰＬＬ回路２１Ａに用いられる第１のループフィルタ２３Ａから出力される第１の制御電圧が第２の電圧制御発振器１Ｂに係る第１の制御電圧として入力されるように第２の電圧制御発振器１Ｂが第１のループフィルタ２３に接続されている。本実施形態の電圧制御発振器１は、図１、図５または図６に示すように、少なくとも外部から供給される制御電圧が入力させる制御電圧入力端子９を１個、好ましくは２個用意する必要がある。しかし、それは、本実施形態の複合型ＰＬＬ回路２０の外部回路に制御電圧を発生させるための制御電圧供給回路９０を用意しなければならないことを意味する。そこで、本実施形態の複合型ＰＬＬ回路２０においては、第１のループフィルタ２３Ａおよび第２のループフィルタ２３Ｂを図１に示した制御電圧供給回路９０としてそれぞれ用いているため、第２の電圧制御発振器１Ｂである本実施形態の電圧制御発振器１に係る第１の制御電圧入力端子９ａおよび第２の制御電圧入力端子９ｂに第１のループフィルタ２３Ａまたは第２のループフィルタ２３Ｂを接続している。これにより、第１のＰＬＬ回路２１Ａによって生成された制御電圧が第２のＰＬＬ回路２１Ｂの制御電圧になるので、可変インダクタ５に制御電圧を供給する制御電圧供給回路９０を複合型ＰＬＬ回路２０の外部に新たに設けなくても、複合型ＰＬＬ回路２０の発振周波数の可変幅を広帯域化することができる。
【００６６】
すなわち、本実施形態の複合型ＰＬＬ回路２０によれば、可変インダクタ５の適切な接続位置の決定および制御電圧の確保により複合型ＰＬＬ回路２０に本実施形態の可変インダクタ５を適用することができるので、複合型ＰＬＬ回路２０の発振周波数の可変幅を拡大した新規な複合型ＰＬＬ回路２０を提供することができるという作用効果を奏する。
【００６７】
次に、本発明のフィルタ回路をその一実施形態により説明する。
【００６８】
本実施形態のフィルタ回路３０は、図１３に示すように、３個のキャパシタ３１、３２、３３および２個の共振回路３４Ａ、３４Ｂを備えている。また、２個の共振回路３４Ａ、３４Ｂは、本実施形態の可変インダクタ５Ａ、５Ｂをそれぞれ有している。
【００６９】
３個のキャパシタ３１、３２、３３は、入力端子から出力端子の間において直列に接続されている。これらキャパシタの個数は、共振回路３４Ａ、３４Ｂの接続位置を特定するために決定されたものであるため、中央の１個のキャパシタ３２が２個のキャパシタ３２Ａ、３２Ｂに変更されていても良い。また、図１４に示すように、中央の１個のキャパシタ３２が２個の可変容量ダイオード３２Ａ、３２Ｂに変更されていても良い。この場合、本実施形態の可変インダクタ５Ａ、５Ｂが有する制御電圧入力端子９から入力される制御電圧の入力点に対して２個の可変容量ダイオード３２Ａ、３２Ｂが向かい合うようにそれらが接続される。
【００７０】
また、２個の共振回路３４Ａ、３４Ｂは、図１３に示すように、３個のキャパシタ３１、３２、３３の直列接続により生じる２個の接続点と高周波信号からみたグランド１０との間にそれぞれ直列に接続されている。ここで、２個の共振回路３４Ａ、３４Ｂに接続された各々の可変インダクタ５Ａ、５Ｂは、図１３に示すように、共通の制御電圧入力端子９を用いて形成されていることが好ましい。また、共振回路３４Ａ、３４Ｂは、本実施形態の可変インダクタ５を有する並列共振回路であることが好ましい。
【００７１】
次に、本実施形態のフィルタ回路３０の作用を説明する。
【００７２】
本実施形態のフィルタ回路３０においては、図１３に示すように、３個のキャパシタ３１、３２、３３の直列接続により生じる２個の接続点と高周波信号からみたグランド１０との間にそれぞれ２個の共振回路３４Ａ、３４Ｂが直列に接続されている。そして、これら２個の共振回路３４Ａ、３４Ｂには、本実施形態の可変インダクタ５がそれぞれ接続されている。そのため、フィルタ回路３０における共振周波数の可変幅を広帯域化することができる。
【００７３】
すなわち、本実施形態のフィルタ回路３０によれば、可変インダクタ５の適切な接続位置の決定および制御電圧の確保によりフィルタ回路３０に本実施形態の可変インダクタ５を適用することができるので、フィルタ回路３０の共振周波数の可変幅を拡大した新規なフィルタ回路３０を提供することができるという作用効果を奏する。
【００７４】
次に、本発明の増幅回路４０をその一実施形態により説明する。
【００７５】
本実施形態の増幅回路４０は、図１５に示すように、増幅用トランジスタ４１および本実施形態の可変インダクタ５Ａを備えている。
【００７６】
本実施形態の可変インダクタ５Ａは、図１５に示すように、増幅用トランジスタ４１の入力端子に接続されている。ここで、この可変インダクタ５Ａ、５Ｂは、図１６に示すように、増幅用トランジスタ４１の入力端子および出力端子の両端に接続されていてもよい。つまり、本実施形態の可変インダクタ５Ａ、５Ｂは、増幅用トランジスタ４１の入力端子および出力端子のうちの少なくとも出力端子に接続されていればよい。
【００７７】
可変インダクタ５Ａ、５Ｂが増幅用トランジスタ４１の入力端子および出力端子の両端に接続されている場合、図１６に示すように、増幅用トランジスタ４１の入力端子に接続された可変インダクタ５Ｂの制御電圧入力端子９ｃが増幅用トランジスタ４１の出力端子に接続された可変インダクタ５Ａの制御電圧入力端子９ｄに接続されていること、またはその逆に、図示はしないが、増幅用トランジスタ４１の出力端子に接続された可変インダクタ５Ａの制御電圧入力端子９ｄが増幅用トランジスタ４１の入力端子に接続された可変インダクタ５Ｂの制御電圧入力端子９ｃに接続されていることにより、共通の制御電圧により２個の可変インダクタ５のインダクタンス値が制御されることが好ましい。
【００７８】
次に、本実施形態の増幅回路４０の作用を説明する。
【００７９】
本実施形態の増幅回路４０においては、図１５に示すように、増幅用トランジスタ４１の入力端子および出力端子のうちの少なくとも出力端子に本実施形態の可変インダクタ５Ａが接続されている。そのため、増幅回路４０における増幅幅を広帯域化することができる。
【００８０】
また、図１６に示すように、可変インダクタ５Ａ、５Ｂが増幅用トランジスタ４１の入力端子および出力端子の両端に接続されている場合、２個の可変インダクタ５Ａ、５Ｂのそれぞれの制御電圧入力端子９ｃおよび制御電圧入力端子９ｄが連結していると、共通の制御電圧により可変インダクタ５のインダクタンス値が制御されるので、１個の制御電圧入力端子９ｃまたは制御電圧入力端子９ｄにより増幅回路４０における増幅幅を広帯域化することができる。
【００８１】
すなわち、本実施形態の増幅回路４０によれば、可変インダクタ５Ａ、５Ｂの適切な接続位置の決定および制御電圧の確保により増幅回路４０に本実施形態の可変インダクタ５を適用することができるので、増幅回路４０の増幅幅を拡大した新規な増幅回路４０を提供することができるという作用効果を奏する。
【００８２】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【００８３】
１  電圧制御発振器
２  発振用トランジスタ
４Ａ、４Ｂ、４Ｃ、４Ｄ  定電圧供給回路
５  可変インダクタ
６  インダクタンス素子群
７Ａ、７Ｂ、７Ｃ、７Ｄ  スイッチダイオード
８Ａ、８Ｂ、８Ｃ、８Ｄ  定電圧入力端子
９、９ａ、９ｂ、９ｃ、９ｄ  制御電圧入力端子
１０  グランド
１１  電源端子
１２  直流カットコンデンサ
１３  可変容量ダイオード
１４  チョークコイル
２０  複合型ＰＬＬ回路
３０  フィルタ回路
４０  増幅回路
【図１】
2011109534.tif 000003
【図２】
2011109534.tif 000004
【図３】
2011109534.tif 000005
【図４】
2011109534.tif 000006
【図５】
2011109534.tif 000007
【図６】
2011109534.tif 000008
【図７】
2011109534.tif 000009
【図８】
2011109534.tif 000010
【図９】
2011109534.tif 000011
【図１０】
2011109534.tif 000012
【図１１】
2011109534.tif 000013
【図１７】
2011109534.tif 000014
【図１２】
2011109534.tif 000015
【図１３】
2011109534.tif 000016
【図１４】
2011109534.tif 000017
【図１５】
2011109534.tif 000018
【図１６】
2011109534.tif 000019