(57)【要約】【課題】本発明は、ヒューズ素子サイズを小型化でき、配線の自由度の高い半導体装置及びその製造方法を提供することを目的とする。【解決手段】第１の配線層１０と、  該第１の配線層１０よりも上層に、該第１の配線層１０と平面的に重なり合う重複部分１５、２５を含むように設けられた第２の配線層２０と、  ポリシリコンで構成され、前記重複部分１５、２５に、前記第１の配線層１０と前記第２の配線層２０とを電気的に接続するコンタクトホール状に形成されたヒューズ素子３０と、を含むことを特徴とする。【選択図】図１
2011091153.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線層と、
該第１の配線層よりも上層に、該第１の配線層と平面的に重なり合う重複部分を含むように設けられた第２の配線層と、
ポリシリコンで構成され、前記重複部分に、前記第１の配線層と前記第２の配線層とを電気的に接続するコンタクトホール状に形成されたヒューズ素子と、を含むことを特徴とする半導体装置。
【請求項２】
前記第２の配線層は、ポリシリコンで構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の配線層は、ポリシリコンで構成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の配線層又は前記第２の配線層のいずれか一方に接続される回路は被トリミング回路であって、他方に接続される回路は制御回路であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
第１の配線層上に形成された層間絶縁膜に、コンタクトホールを形成する工程と、
該コンタクトホールにポリシリコンを充填するとともに、前記層間絶縁膜上に該ポリシリコンで第２の配線層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１の配線層は、ポリシリコンで構成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ヒューズ素子を含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来から、両端に端子部を有し、端子部同士を細い溶断部で接続した形状のヒューズ素子が知られている。係るヒューズ素子は、端子部にパルス電流またはパルス電圧が印加され、溶断部が溶断することにより、電気的接続を遮断し、ヒューズとしての機能を果たす。
【０００３】
図１８は、従来のヒューズ素子１４０の一例を示した図である。図１８（Ａ）は、従来のヒューズ素子１４０の平面構成の一例を示した図であり、図１８（Ｂ）は、ヒューズ素子１４０に印加されるパルス電流または電圧の一例を示した図である。
【０００４】
図１８（Ａ）において、第１端子部１１０と第２端子部１２０を備え、第１端子部１１０と第２端子部１２０とを、第１端子部１１０及び第２端子部１２０よりも幅の狭い溶断部１３０が接続したヒューズ素子１４０が示されている。ヒューズ素子１４０は、ポリシリコン層で形成されている。ヒューズ素子１４０は、第１端子部１１０がＧＮＤ側、第２端子部１２０が印加側となり、電源Ｅが接続されている。電源Ｅからは、図１８（Ｂ）に示すようなパルス電流または電圧Ｐがヒューズ素子１４０に印加される。そして、端子部１１０、１２０よりも幅の狭い溶断部１３０の抵抗値が端子部１１０、１２０よりも高く、許容電圧が低くなっており、パルス電流または電圧Ｐを印加することにより、溶断部１３０において溶断１３１が発生し、電気的な遮断が行われる。
【０００５】
また、電気的にバイアスを加えることで溶断することができる細線部を各々が備え、上下に配置された上層電気ヒューズ及び下層電気ヒューズを有するヒューズ構造において、上層電気ヒューズの一端と下層電気ヒューズの一端が共通接続され、上層電気ヒューズの一端と下層電気ヒューズの一端の電位を容易に一致させることができる構成のヒューズ構造が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−７３９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の従来技術の構成では、上層電気ヒューズ及び下層電気ヒューズが水平方向に広がる構成をとらざるを得ず、ヒューズ構造の占める領域が大きくなってしまうという問題があった。
【０００８】
また、ヒューズを複数個配列すると、ヒューズの端子部に接続する配線の方向が制限され、配線の自由度が制限されるという問題があった。更に、溶断部１３０の加工精度にバラツキがあり、溶断させる電流・電圧印加条件のばらつきが大きいという問題があった。
【０００９】
また、上述の特許文献１に記載の構成においても、やはり同様な問題があった。
【００１０】
そこで、本発明は、ヒューズ素子サイズを小型化でき、配線の自由度の高い半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、第１の発明に係る半導体装置は、第１の配線層（１０）と、
該第１の配線層（１０）よりも上層に、該第１の配線層（１０）と平面的に重なり合う重複部分（１５、２５）を含むように設けられた第２の配線層（２０）と、
ポリシリコンで構成され、前記重複部分（１５、２５）に、前記第１の配線層（１０）と前記第２の配線層（２０）とを電気的に接続するコンタクトホール状に形成されたヒューズ素子（３０）と、を含むことを特徴とする。
【００１２】
これにより、ヒューズ素子を、横に広がることなく縦方向に設けることができ、ヒューズ素子を省スペースで設けることができるとともに、第１の配線層及び第２の配線層を任意の方向に設けることができるので、配線の自由度を高めることができる。
【００１３】
第２の発明は、第１の発明に係る半導体装置において、
前記第２の配線層（２０）は、ポリシリコンで構成されていることを特徴とする。
【００１４】
これにより、第２の配線層とコンタクトホール状のヒューズ素子を一体的に構成することができ、省スペース化を図ることができるとともに、十分な強度を保つことができる。
【００１５】
第３の発明は、第１又は第２の発明に係る半導体装置において、
前記第１の配線層（１０）は、ポリシリコンで構成されていることを特徴とする。
【００１６】
これにより、ポリシリコンで構成されたヒューズ素子との接続の欠陥を確実に低減することができる。
【００１７】
第４の発明は、第１〜３のいずれかの発明に係る半導体装置において、
前記第１の配線層（１０）又は前記第２の配線層（２０）のいずれか一方に接続される回路は被トリミング回路（７０）であって、他方に接続される回路は制御回路（７１）であることを特徴とする。
【００１８】
これにより、所定の電子回路のトリミング用ヒューズとして機能させることができるとともに、被トリミング回路と制御回路の配置の自由度を高めることができる。
【００１９】
第５の発明に係る半導体装置の製造方法は、第１の配線層上に形成された層間絶縁膜（４０）に、コンタクトホールを形成する工程と、
該コンタクトホールにポリシリコンを充填するとともに、前記層間絶縁膜（４０）上に該ポリシリコンで第２の配線層（２０）を形成する工程と、を含むことを特徴とする。
【００２０】
これにより、コンタクトホール状のヒューズ素子と第２の配線層を一度の成膜工程で形成することができ、簡素な製造工程で省スペースのヒューズ素子を形成することができる。
【００２１】
第６の発明は、第５の発明に係る半導体装置の製造方法において、
前記第１の配線層（１０）は、ポリシリコンで構成されていることを特徴とする。
【００２２】
これにより、第１の配線層とコンタクトホールとの電気的接続を確実なものとすることができる。
【００２３】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２４】
本発明によれば、ヒューズ素子を省スペースで構成するとともに、ヒューズ素子に接続される回路の配線の自由度を高めることができる。
【図面の簡単な説明】
【００２５】
【図１】本実施例に係る半導体装置の構成の一例を示した断面図である。
【図２】本実施例に係る半導体装置の平面構成の一例を示した図である。図２（Ａ）は、本実施例に係る半導体装置の平面構成の一例を接続回路も含めて示した図である。図２（Ｂ）は、本実施例に係る半導体装置の変形例の一例を示した図である。２（Ｃ）は、図２（Ｂ）とは異なる本実施例に係る半導体装置の変形例の一例を示した図である。
【図３】本実施例に係る半導体装置の接続回路を含めた断面構成の一例を示した図である。
【図４】本実施例に係る半導体装置の製造方法の基板用意工程の一例を示した図である。
【図５】本実施例に係る酸化膜形成工程の一例を示した図である。
【図６】本実施例に係る第１の配線膜形成工程の一例を示した図である。
【図７】本実施例に係るフォトレジスト塗布工程の一例を示した図である。
【図８】本実施例に係る露光・現像工程の一例を示した図である。
【図９】本実施例に係るエッチング・フォトレジスト除去工程の一例を示した図である。
【図１０】本実施例に係る第１の配線層１０形成完了状態を示した図である。
【図１１】本実施例に係る層間絶縁膜形成工程の一例を示した図である。
【図１２】本実施例に係るフォトレジスト塗布工程の一例を示した図である。
【図１３】本実施例に係る露光・現像工程の一例を示した図である。
【図１４】本実施例に係るエッチング・フォトレジスト除去工程の一例を示した図である。
【図１５】本実施例に係るヒューズ素子形成工程の一例を示した図である。
【図１６】本実施例に係る第２の配線層形成工程の一例を示した図である。
【図１７】本実施例に係る半導体装置のヒューズ素子３０の溶断状態の一例の説明図である。図１７（Ａ）は、電圧印加前の本実施例に係る半導体装置の断面構成の一例を示した図である。図１７（Ｂ）は、電圧印加後の本実施例に係る半導体の断面構成の一例を示した図である。
【図１８】従来のヒューズ素子１４０の一例を示した図である。図１８（Ａ）は、従来のヒューズ素子１４０の平面構成の一例を示した図である。図１８（Ｂ）は、ヒューズ素子１４０に印加されるパルス電圧の一例を示した図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２７】
図１は、本発明の実施例に係る半導体装置の構成の一例を示した断面図である。図１において、本実施例に係る半導体装置は、第１の配線層１０と、第２の配線層２０と、ヒューズ素子３０とを有する。また、本実施例に係る半導体装置は、種々の多層構造を有する半導体基板内に形成され得る。図１においては、第１の配線層１０は、シリコン基板１と酸化膜２の上に形成された例が示されているが、半導体基板内の種々の領域に形成されてよい。また、シリコン基板１、酸化膜２、第１の配線層１０、第２の配線層２０及びヒューズ素子３０の領域以外は、層間絶縁膜４０が形成されている。
【００２８】
第１の配線層１０及び第２の配線層２０は、ヒューズ素子３０に接続する回路又は電源の端子としての機能を果たす配線層である。よって、ヒューズ素子３０が溶断される場合には、第１の配線層１０及び第２の配線層２０のいずれか一方に高電位が印加され、他方に低電位が印加されることになる。第１の配線層１０及び第２の配線層２０は、種々の導電体で構成されてよく、例えば、タングステン（Ｗ）やチタン（Ｔｉ）等の金属で構成されてもよいし、非晶質導電膜のポリシリコン（Ｐｏｌｙ−Ｓｉ）で構成されてもよい。
【００２９】
ヒューズ素子３０は、耐電圧を超えた電圧の印加により溶断し、電気的に第１の配線層１０と第２の配線層２０との接続を遮断する手段である。よって、ヒューズ素子３０は、電圧印加による溶断操作が可能なように、ある程度の抵抗を有する必要があるため、ポリシリコンで構成される。また、ヒューズ素子３０は、第１の配線層１０と第２の配線層２０との双方に電気的に接続されている。
【００３０】
次に、本実施例に係る半導体装置の具体的構成について説明する。図１において、第２の配線層２０は、層間絶縁膜４０を介して、第１の配線層１０よりも上層に設けられている。また、第１の配線層１０と第２の配線層２０とは、上下で平面的に重なり合う重複部分１５、２５を含んでいる。そして、ヒューズ素子３０は、第１の配線層１０と第２の配線層２０との重複部分１５、２５に、第１の配線層１０と第２の配線層２０とを電気的に接続するように、垂直に延在するコンタクトホール状に設けられている。
【００３１】
つまり、従来のヒューズ素子においては、高電位側と低電位側の端子及びこれを接続する溶断部が、同一層上に設けられていたが、本実施例に係る半導体装置においては、端子に該当する第１の配線層１０と第２の配線層２０とを別層に設け、これを電気的に接続するコンタクトホールをヒューズ素子３０として構成している。これにより、ヒューズ構造に要するスペースが、平面的に大幅に縮小される。つまり、第１の配線層１０と第２の配線層２０とが、平面的に重なり合う配置関係にあり、その重なり合う部分に垂直方向に延在するヒューズ素子３０が設けられているので、ヒューズ素子３０に設けられる単独のスペースが削除されるとともに、第１の配線層１０と第２の配線層２０が占める平面的スペースも縮小することができる。
【００３２】
図２は、本実施例に係る半導体装置の平面構成の一例を示した図である。図２（Ａ）は、本実施例に係る半導体装置の平面構成を、第１の配線層１０及び第２の配線層２０に接続される回路の一例も含めて示した図である。図２（Ｂ）は、ヒューズ素子３０を含む本実施例に係る半導体装置の変形例の一例を示した図であり、図２（Ｃ）は、図２（Ｂ）とは異なる本実施例に係る半導体装置の変形例の一例を示した図である。
【００３３】
図２（Ａ）において、第１の配線層１０と第２の配線層２０とが、同一直線上に、重複部分１５、２５を含むように配置されている。重複部分１５、２５には、第１の配線層１０と第２の配線層２０とを電気的に接続するように、ヒューズ素子３０が設けられている。ヒューズ素子３０は、円筒のコンタクトホール状に設けられているので、平面的には、円形である。また、第１の配線層１０は、上層メタル配線５０と、スルーホール６０により接続されている。同様に、第２の配線層２０は、上層メタル配線５１と、スルーホール６１により接続されている。そして、上層メタル配線５０は、被トリミング回路７０と、スルーホール８０で接続されている。同様に、上層メタル配線５１は、制御回路７１と、スルーホール８１で接続されている。
【００３４】
図２（Ａ）に示すように、第１の配線層１０と第２の配線層２０とは、重複部分１５、２５を有し、重複部分１５、２５にコンタクトホール状のヒューズ素子３０が設けられた構成となっているので、半導体装置全体を非常に省スペースで構成できることが分かる。また、第１の配線層１０には、被トリミング回路７０が、上層メタル配線５０を介して接続され、第２の配線層２０には、制御回路７１が、上層メタル配線５１を介して接続されている。つまり、被トリミング回路７０及び制御回路７１は、端子の役割を果たす第１の配線層１０及び第２の配線層２０に直接接続されず、上層メタル配線５０、５１を介して接続されている。これにより、被トリミング回路７０及び制御回路７１は、第１の配線層１０及び第２の配線層２０の配置の制限を大きく受けず、自由度の高い配置構成とすることが可能となる。
【００３５】
図２（Ｂ）は、図２（Ａ）とは異なる配置の半導体装置の例を示している。第１の配線層１０と第２の配線層２０は、横方向で重なり合い、手前側に上層メタル配線５０、５１が延びてくる構成となっており、全体でコの字型の形状をしている。
【００３６】
また、図２（Ｃ）は、図２（Ａ）及び図２（Ｂ）と異なり、Ｔ字型に第１の配線層１０と第２の配線層２０が重なり合うとともに、上層メタル配線５０、５１も第１の配線層１０及び第２の配線層２０に合わせてＴ字型に配置された形状を有している。
【００３７】
図２（Ａ）〜図２（Ｃ）に示すように、本実施例に係る半導体装置は、第１の配線層１０と第２の配線層２０の配置及び上層メタル配線５０、５１の組み合わせにより、種々の配置構成をとることができる。このように、本実施例に係る半導体装置は、省スペースでありながら、配線形状の自由度が非常に大きく、用途に応じて種々の配線構成とすることができる。
【００３８】
図３は、本実施例に係る半導体装置の、ヒューズ素子に接続される回路を含めた断面構成の一例を示した図である。図３において、シリコン基板１上に酸化膜２が形成され、酸化膜２の上に第１の配線層１０、第１の配線層１０よりも上層に第２の配線層２０が形成され、第１の配線層１０と第２の配線層２０との重複部分１５、２５にコンタクトホール状のヒューズ素子３０が形成されている点は、図１と同様である。図３においては、更に、第２の配線層２０の上層に上層メタル配線５０、５１が形成され、上層メタル配線５０、５１の更に上層に被トリミング回路７０と制御回路７１が形成されている。そして、第１の配線層１０の上方の上層メタル配線５０は、スルーホール６０により第１の配線層１０と電気的に接続され、被トリミング回路７０は、スルーホール８０を介して上層メタル配線５０に電気的に接続されている。同様に、第２の配線層２０の上方の上層メタル配線５１は、スルーホール６１を介して第２の配線層２０に電気的に接続され、制御回路７１は、スルーホール８１を介して上層メタル配線５１に電気的に接続されている。
【００３９】
このように、ヒューズ素子３０をコンタクトホール状に設け、ヒューズ素子３０の端子の役割を果たす第１の配線層１０と第２の配線層２０とを異なる層とし、更に上層メタル配線５０を介してヒューズ素子３０に被トリミング回路７０及び制御回路７１を接続することにより、平面的に省スペースに各構成要素を配置できるとともに、自由なレイアウトが可能となる。
【００４０】
なお、図２及び図３においては、第１の配線層１０に接続される回路を被トリミング回路７０とし、第２の配線層２０に接続される回路を制御回路７１としたが、これらは逆に接続されてもよい。また、被トリミング回路７０、制御回路７１以外の回路を接続するようにしてもよい。これらの回路７０、７１は、一例として示しただけであり、ヒューズ素子３０を含む半導体装置が用いられる用途に応じて、種々の回路が接続され得る。
【００４１】
次に、図４乃至図１６を用いて、本発明の実施例に係る半導体装置の製造方法について説明する。図４乃至図１６は、本実施例に係る半導体装置の製造方法による一連の製造工程の一例を示した図である。
【００４２】
図４は、本実施例に係る半導体装置の製造方法のシリコン基板１を用意する工程の一例を示した図である。本実施例に係る半導体装置は、半導体基板に形成するので、半導体装置を形成するシリコン基板１をまず用意する。なお、図４においては、シリコン基板１を例に挙げているが、その他、ガリウムヒ素等の半導体基板を適用してもよく、半導体基板であれば、種々の材料からなる基板を用いてよい。
【００４３】
図５は、本実施例に係る半導体装置の製造方法の酸化膜形成工程の一例を示した図である。酸化膜形成工程においては、用意したシリコン基板１上に、絶縁膜である酸化膜２を形成する。酸化膜２は、絶縁膜であれば、種々の酸化膜２を適用することができるが、例えば、ＳｉＯ２酸化膜が適用されてもよい。
【００４４】
図６は、本実施例に係る半導体装置の製造方法の第１の配線膜形成工程の一例を示した図である。第１の配線膜形成工程においては、酸化膜２の上に、導電膜である第１の配線膜１２が全面に形成される。第１の配線膜１２は、後に不要部分が除去されて、図１乃至図３において説明した第１の配線層１０となる配線膜である。
【００４５】
第１の配線膜１２は、導電膜であれば、種々の膜で形成されてよいが、例えば、ポリシリコンであってもよい。また、ポリシリコンよりも耐熱性があれば、金属膜も利用することができ、例えば、タングステンやチタン等の金属膜であってもよい。
【００４６】
図７は、本実施例に係る半導体装置の製造方法のフォトレジスト塗布工程の一例を示した図である。フォトレジスト塗布工程においては、第１の配線膜１２の上に、感光性のフォトレジスト９０が塗布される。なお、フォトレジスト９０は、露光されると現像液に対して溶解性が低下し、現像後に露光部分が残るネガ型であってもよいし、露光されると現像液に対して溶解性が増大し、露光部分が除去されるポジ型のいずれであってもよい。
【００４７】
図８は、本実施例に係る半導体装置の製造方法の露光・現像工程の一例を示した図である。露光工程においては、フォトレジスト９０に、マスク１００を介して紫外線が選択的に照射され、紫外線が照射した箇所は感光する。図８においては、ポジ型のフォトレジスト９０が用いられ、紫外線が照射された箇所は、現像液に対する溶解性が増大している。
【００４８】
現像工程においては、半導体基板が現像液に浸漬され、フォトレジスト９０の露光された感光箇所９１は、現像液により除去される。なお、現像液は、例えば、アルカリ性のものが用いられてもよい。
【００４９】
図９は、本実施例に係る半導体装置の製造方法のエッチング・フォトレジスト除去工程の一例を示した図である。エッチング工程においては、フォトレジスト９０の残された部分をマスクとして、エッチングを行い、第１の配線膜１２の不要箇所１１を除去する。エッチングは、種々の方法により行われてよいが、例えば、薬品で第１の配線膜１２のフォトレジスト９０に覆われていない不要箇所１１が溶解除去されてもよい。
【００５０】
その後、フォトレジスト除去工程においては、マスクとして用いられたフォトレジスト９０が除去される。フォトレジスト９０の除去は、種々の方法により行われてよいが、例えば、酸素プラズマを照射してフォトレジスト９０を除去するようにしてもよい。
【００５１】
図１０は、本実施例に係る半導体装置の製造方法の第１の配線層１０の形成が完了した状態を示した図である。エッチングにより第１の配線膜１２から不要部分１１を除去し、フォトレジスト９０を除去することにより、酸化膜２上に第１の配線部１０が形成される。
【００５２】
図１１は、本実施例に係る半導体装置の製造方法の層間絶縁膜形成工程の一例を示した図である。層間絶縁膜形成工程においては、第１の配線部１０及び酸化膜２０の露出部分を総て覆うように、層間絶縁膜４０が形成される。層間絶縁膜４０は、種々の絶縁膜が用いられてよいが、例えば、ＳｉＯ２絶縁膜が用いられてもよい。
【００５３】
図１２は、本実施例に係る半導体装置の製造方法のフォトレジスト塗布工程の一例を示した図である。フォトレジスト塗布工程においては、層間絶縁膜４０の上に、フォトレジスト９５が全面を覆って形成される。なお、フォトレジスト９５は、図７のフォトレジスト塗布工程で用いられたフォトレジスト９０と同様のフォトレジスト９５を用いるようにしてもよい。
【００５４】
図１３は、本実施例に係る半導体装置の製造方法の露光・現像工程の一例を示した図である。露光工程においては、マスク１０５を用いて、フォトレジスト９５に選択的に紫外線が照射され、紫外線が照射された箇所は、感光する。
【００５５】
現像工程において、感光箇所９６は除去され、フォトレジスト９５が、コンタクトホールを形成する箇所以外は残った状態となる。
【００５６】
図１４は、本実施例に係る半導体装置の製造方法のエッチング・フォトレジスト除去工程の一例を示した図である。エッチング工程においては、層間絶縁膜４０の、フォトレジスト９５で覆われていない不要部分４１の除去が行われる。なお、エッチングは、種々のエッチング方法が適用されてよく、例えば、薬品により層間絶縁膜４０の不要部分４１が除去されてもよい。本工程により、コンタクトホールの円筒状の空間が層間絶縁膜４０に形成される。
【００５７】
フォトレジスト除去工程においては、マスクとして機能を果たしたフォトレジスト９５が除去される。フォトレジスト９５は、種々の方法により除去されてよいが、例えば、図９で説明したように、酸素プラズマの照射により除去されてもよい。
【００５８】
図１５は、本実施例に係る半導体装置の製造方法のヒューズ素子形成工程の一例を示した図である。ヒューズ素子形成工程においては、コンタクトホールにポリシリコンが充填されてヒューズ素子３０を形成するとともに、第２の配線膜２２が形成される。ヒューズ素子３０の形成は、コンタクトホールにポリシリコンが十分に充填され、層間絶縁膜４０上にもポリシリコン膜が十分な大きさで形成されるように行うことにより、１回のポリシリコンの堆積でヒューズ素子３０の形成と第２の配線膜２２の形成の双方を同時に行うことができる。なお、ポリシリコン３０の堆積は、種々の方法により行われてよいが、例えば、気相成長により行われてもよい。
【００５９】
図１６は、本実施例に係る半導体装置の製造方法の第２の配線層形成工程の一例を示した図である。第２の配線層形成工程においては、第２の配線膜２２の不要部分を除去し、端子部として機能する第２の配線層２０を形成する。なお、第２の配線膜２２から不要部分を除去し、第２の配線層２０を形成するには、第１の配線層１０の形成時と同様に、図７乃至図１０においてを説明したように、フォトレジスト塗布工程、露光・現像工程及びエッチング・フォトレジスト除去工程をそれぞれ行い、第２の配線層２０を形成するようにしてよい。
【００６０】
このように、本実施例に係る半導体装置の製造方法によれば、工程を複雑化させることなく、ヒューズ素子３０を含む半導体装置を製造することができ、容易に省スペースで配線形状の自由度が高い半導体装置を製造することができる。
【００６１】
次に、図１７を用いて、本実施例に係る半導体装置のヒューズ素子３０の溶断状態の一例について説明する。図１７は、本実施例に係る半導体装置のヒューズ素子３０の溶断状態を説明するための図である。
【００６２】
図１７（Ａ）は、電圧印加前の本実施例に係る半導体装置の断面構成の一例を示した図である。図１７（Ａ）に示すように、第１の配線層１０と、第２の配線層２０とを、コンタクトホール状のヒューズ素子３０が電気的に接続した状態である。第２の配線層２０及びヒューズ素子３０は、ポリシリコンで構成されている。第１の配線層１０は、ポリシリコンで構成されていてもよいし、金属で構成されていてもよい。
【００６３】
図１７（Ｂ）は、電圧印加後の本実施例に係る半導体の断面構成の一例を示した図である。図１７（Ｂ）に示すように、ヒューズ素子３０が溶断し、第１の配線層１０と第２の配線層２０の電気的接続が遮断し、断線した状態となっている。なお、印加される電圧は、図１８（Ｂ）に示したように、パルス電圧であってもよいし、他の電圧波形であってもよい。ポリシリコンのヒューズ素子３０の耐圧を超える電圧であれば、種々の電圧波形でヒューズ素子３０の溶断を行うことができる。
【００６４】
また、コンタクトホールの形成精度は、平面的に配線層を形成するよりも高いので、本実施例に係る半導体装置は、溶断を行う電圧又は電流のバラツキをより低減させることができる。
【００６５】
更に本ヒューズ素子は、コンタクトホールの接続状態でスイッチング制御を行うため、レーザ光を照射して切断する方式のヒューズ素子と比べて書き込み情報を外観から読み取り難くする効果を持つ。
【００６６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００６７】
本発明は、レギュレータ等の基準電圧の設定に必要な抵抗値のトリミング、回路切り替えを行うためのスイッチング、ＤＲＡＭ等のメモリのビット調整等、ヒューズを用いる広い範囲の電子回路、電子デバイスに利用することができる。
【符号の説明】
【００６８】
１    シリコン基板
２    酸化膜
１０    第１の配線層
１１、１２    第１の配線膜
１５、２５    重複部分
２０    第２の配線層
２２    第２の配線膜
３０    ヒューズ素子
４０、４１    層間絶縁膜
５０、５１    上層メタル配線
６０、６１、８０、８１    スルーホール
７０    被トリミング回路
７１    制御回路
９０、９５    フォトレジスト
９１、９６    フォトレジスト感光箇所
１００、１０５    マスク
【図１】
2011091153.tif 000003
【図２】
2011091153.tif 000004
【図３】
2011091153.tif 000005
【図４】
2011091153.tif 000006
【図５】
2011091153.tif 000007
【図６】
2011091153.tif 000008
【図７】
2011091153.tif 000009
【図８】
2011091153.tif 000010
【図９】
2011091153.tif 000011
【図１０】
2011091153.tif 000012
【図１１】
2011091153.tif 000013
【図１２】
2011091153.tif 000014
【図１３】
2011091153.tif 000015
【図１４】
2011091153.tif 000016
【図１５】
2011091153.tif 000017
【図１６】
2011091153.tif 000018
【図１７】
2011091153.tif 000019
【図１８】
2011091153.tif 000020