(57)【要約】【課題】最小受信感度のトリミングを、高精度かつ高い再現性で実施することが簡単である、光パルス検出装置を実現する。【解決手段】受信部１００は、第１のトリミング回路１１２及び第２のトリミング回路１２５を備え、第２のトリミング回路１２５は、第１のトリミング回路１１２によるトリミング実施結果に基づいて振幅が定められる、パルス信号を生成し、増幅回路１０２に検査信号１２２として入力するための検査信号生成回路１１９を少なくとも含む。【選択図】図１
2011089966.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と、上記受光素子の出力信号を増幅する増幅手段と、上記増幅手段の出力信号の振幅を閾値と比較して２値化出力する比較手段と、を少なくとも備えた光パルス検出装置であって、
上記光パルス検出装置に対する第１ヒューズトリミングを実施するための、第１のトリミング手段と、
上記光パルス検出装置に対する第２ヒューズトリミングを実施するための、第２のトリミング手段と、を備え、
上記第２のトリミング手段は、上記第１のトリミング手段による第１ヒューズトリミングによって絶対値が制御された信号を基に、既知の振幅を有するパルス信号を生成し、検査信号として上記増幅手段に入力するための、検査信号生成手段を少なくとも含むことを特徴とする光パルス検出装置。
【請求項２】
上記第１のトリミング手段は上記比較手段の閾値の調整を行うものであり、
上記第２のトリミング手段は上記増幅手段の増幅率の調整を行うものであることを特徴とする請求項１に記載の光パルス検出装置。
【請求項３】
上記第１のトリミング手段は上記比較手段の閾値の第１の調整を行うものであり、
上記第２のトリミング手段は上記比較手段の閾値の第２の調整を行うものであることを特徴とする請求項１に記載の光パルス検出装置。
【請求項４】
上記第２のトリミング手段はさらに、上記検査信号のパルスに基づいて生成するゲート期間内に、上記比較手段の出力が存在するか否かをカウントして、上記第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を備えることを特徴とする請求項１に記載の光パルス検出装置。
【請求項５】
上記第２のトリミング手段はさらに、上記検査信号のパルスに基づいて生成するゲート期間内に、上記比較手段の出力が存在するか否かをカウントするとともに、上記ゲート期間以外にも上記比較手段の出力を監視して、第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を備えることを特徴とする請求項１に記載の光パルス検出装置。
【請求項６】
上記トリミング制御手段は、少なくとも上記検査信号のパルスに基づいて生成するゲート期間内に上記比較手段の出力が存在するか否かをカウントし、当該カウントの発生頻度に基づいて上記第２のトリミング手段による第２ヒューズトリミングの成否を判定することを特徴とする請求項４または５に記載の光パルス検出装置。
【請求項７】
上記検査信号が入力された上記増幅手段における所望の部位の信号を所望のタイミングでホールドするためのホールド手段と、上記検査信号生成手段及びホールド手段を制御して得られる上記比較手段の２値化出力から、上記第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を含むことを特徴とする請求項１に記載の光パルス検出装置。
【請求項８】
上記第２のトリミング手段における調整手段は、繰り返し実施可能な仮調整手段と、実施後変更不可能な本調整手段とを有し、
上記第２のトリミング手段におけるトリミング制御手段は、上記仮調整手段の調整可能範囲に含まれる少なくとも一部の設定のそれぞれに対して仮トリミングの成否を判定し、最も確からしい上記本調整手段のための実施条件を抽出して外部に出力し、この出力を読み出して得られた上記実施条件に基づいて上記本調整手段が実施されることを特徴とする請求項２または３に記載の光パルス検出装置。
【請求項９】
上記受光素子が、上記増幅手段、上記比較手段、上記第１のトリミング手段及び第２のトリミング手段とともに集積化されていることを特徴とする請求項１〜８のいずれか１項に記載の光パルス検出装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の光パルス検出装置を搭載し、当該光パルス検出装置の検知結果に基づいて自らの動作の制御を行うことを特徴とする電子機器。
【請求項１１】
請求項８に記載の光パルス検出装置を搭載し、当該光パルス検出装置の検知結果に基づいて自らの動作の制御を行う電子機器であって、
上記光パルス検出装置の投射するパルス光が上記電子機器の筐体窓部で反射されて誤検知することを避けるために、上記光パルス検出装置は上記第２のトリミング手段の仮調整手段を用いて、使用すべき最小受信感度を自動調整する機能を少なくとも有し、当該自動調整機能は上記光パルス検出装置の外部からの指示によって起動されることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光パルスを検出する受信装置、特に携帯電話等のポータブル機器に搭載するための小型かつ低消費電力な物体検出装置の主要な構成要素である受信部（受信回路）に関する。
【背景技術】
【０００２】
従来、自動ドアや衛生器具の自動洗浄装置あるいはアミューズメント機器などに向け、光パルスを投射し物体からの反射光を検出して物体の有無を検知する検出装置が周知である。具体的な構成の例として、特許文献１に開示されたものが挙げられる（図示せず）。
【０００３】
一方で、多機能化と小型化あるいは薄型化が進む携帯電話やメディアプレイヤ等のポータブル機器に、近接する物体の有無を検出するセンサ（以下、「近接センサ」と称する）を搭載したものが登場している。その用途として以下のような例がある。
【０００４】
１つ目の例は、電話機能及び表示画面を有するポータブル機器における表示画面用バックライトのＯＮ／ＯＦＦ制御である。例えば、通話時に人肌の接近を検出すると液晶画面のバックライトをＯＦＦし、非近接状態への変化を検出すると再びＯＮする。これによりシステム全体の低消費電力化を図る。
【０００５】
２つ目の例は、電話機能及びタッチパネル機能を有するポータブル機器におけるタッチパネル機能のＯＮ／ＯＦＦ制御である。例えば、通話する際あるいは機器をポケットに挿入した際にタッチパネル機能をＯＦＦさせる。これによってシステムの誤動作を防止する。
【０００６】
３つ目の例は、無線通信機能を有するポータブル機器におけるタッチレススイッチである。例えば、無線通信によるワイヤレスマウス、ワイヤレスキーボード、ゲーム機のコントローラ等に操作者が指や手を近づけると起動し遠ざけるとスリープする。これにより機器の低消費電力化を図る。
【０００７】
上記のようなポータブル機器のアプリケーションに向けた近接センサには、従来の光センサ技術に対して、より高い太陽光や蛍光灯などの外乱光への耐性とともに、所望の検知距離や応答時間等のセンシング特性を極めて小さい実装面積で実現し、近接センサ自身が極めて低消費電力かつ低コストであることが望まれる。これらの要求の中でも特に、近接センサの個体差による検知距離のばらつきを抑えたいという要求は極めて強い。
【０００８】
上記近接センサのアプリケーションで対象となる検出物は、人体、特に肌や毛髪など、個人差や個体差による反射率のばらつきが著しい。その一方で、発光素子や受光素子あるいは受信部といった検出装置自身の各特性にも個体ばらつきが少なからず存在する。
【０００９】
しかしながら、上記近接センサのような物体検出装置の存在価値は、その対象物を限定せず、特殊で高価な専用素子を用いずに、低コストで広汎な目的に使用できることにある。その結果必然的に、センサ自身の検知特性、特に検知距離の、絶対値というよりもむしろ大量生産時の均一性あるいは安定性に対する要求が極めて厳しいものになる。
【００１０】
この目的を達成するため、物体検出装置の製造工程において、例えば検出感度を個別に調整する手段が組み込まれ得ることは周知である。従来技術として、例えば、特許文献２のような、集積回路の製造工程におけるトリミング技術が知られている。具体的には、フォトダイオードとプリアンプ回路が集積回路化されたＩＣ（Integrated Circuit：集積回路）チップの製造工程において、個々に測定されたフォトダイオードの感度を補正すべく、同一チップ内のプリアンプの利得（抵抗値）をトリミングするために、予め集積化されたヒューズ（電力を印加することで切断可能な配線材料）をカット（切断）する。他の従来技術としては、特許文献３のように、集積回路とは別にカットすべき抵抗を同じパッケージ基板上に実装した上で、所望の特性が得られるようトリミングする手法や、集積回路内に予めカットすべき抵抗またはヒューズさらには切断回路や制御回路まで集積化した上で、最終製品としてパッケージに実装した後で、所望の特性が得られるようトリミングする手法なども周知である。
【００１１】
なお、本願において「トリミング」とは、対象となる装置の何らかの特性を、所定の変動幅で変動させることを繰り返すことにより、所望の特性に調整する処理を意味している。特に、本願において「最小受信感度のトリミング」とは、対象となる装置の最小受信感度を、所定の変動幅で変動させることを繰り返すことにより、所望の感度に調整する処理を意味している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】実開平６  −０１８９８３号公報（１９９４年  ３月１１日公開）
【特許文献２】特開昭６３−１０８８０８号公報（１９８８年  ５月１３日公開）
【特許文献３】実開平５  −０４３６２４号公報（１９９３年  ６月１１日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
光パルスがフォトダイオードに入射して発生する電流入力信号を増幅し、デジタル信号（パルス）へと２値化する受信部で一般的に見られる現象として、２値化されたパルスの遅延量の変化が、入力信号のレベルに大きく依存することが挙げられる。例えば、連続的なＡＧＣ（Automatic Gain Control：自動利得制御）機能を具備しない、簡素な構成の該受信部であっても、入力信号のレベルが光パルス検出装置の最小受信感度に近づくと通常、出力信号に、該入力信号に対する顕著な時間遅延を伴うこととなる。
【００１４】
ここで、最小受信感度とは、光パルス検出装置が仕様を満たすことができる、最小の入力信号レベルのことである。また、光パルス検出装置内における任意の箇所での信号レベルとは、受信すべきパルス発光のオン及びオフの状態の違いに対応した、信号の差分、すなわち時間軸上での信号振幅、である。すなわち、本明細書における最小受信感度とは、入射した光パルスの振幅であって、それに応じてフォトダイオードが発生し、受信部に入力された電流信号がデジタルパルスとして再生された結果、近接センサであれば所望の距離で検知（反射物有り）と判定され、また光通信装置であれば所望のビットエラーレートが満たされる、最小の入力信号振幅のことである。
【００１５】
加えて、上記近接センサのように、自身が投射する光パルスに対応する期間内に受信パルスが存在するか否かによって反射物の有無を判定するよう同期ゲートを掛ける受信部においては、波形歪（発光パルスに対する受信パルスの幅のずれ）は厳しく問われないものの、その最小受信感度が雑音レベルのみならず遅延量自体によっても決定されることとなる。この様子を図８に示した。最小入力レベル近傍の２通りの強度の光入力信号ｓａ、すなわち最小レベルの場合（実線）と最小レベルより僅かに高いレベルの場合（１点破線）、に対する比較回路（コンパレータ）のアナログ出力ノードにおける電圧−時間波形ｓｂ及びｓｄ、次段でデジタル２値化された電圧−時間波形ｓｃ及びｓｅ、さらに入力パルスに同期した受信信号の有無を判定するための同期受信ゲート信号ｓｆが図示されている。ｓｂ及びｓｄでは無信号時出力レベル及びコンパレータ閾値の出力換算レベルも点線で示した。尚、ｓｂとｓｄとの相違、及び同様にｓｃとｓｅとの相違は、受信系全体としての応答特性がそれぞれ適度な場合と遅い場合に対応しており、後者では応答が遅いぶんＤＣゲインが相対的に高い。図８から明らかなように、増幅された信号がゲート信号の範囲を超えて遅延すると、例え十分な信号振幅があったとしても反射光としては検出されなくなる。
【００１６】
以上の説明から分かるように、上記光パルス検出装置において最小受信感度をトリミングしようと試みる場合、単純なＤＣレベル測定に基づく判定（例えばＤＣゲインが許容範囲内か否か）では、光パルス検出装置として所望の動作特性の均一性を得ることは困難である。なぜならば、最小受信感度近傍での比較回路の閾値すれすれの信号振幅に対しては、通常高いインピーダンスを有する比較回路の出力ノードにおける時定数のばらつきが、上記ゲート期間終了時点で出力が反転するか否かに直接的に影響を及ぼすためである。従って、上記問題が顕在化する最小感度近傍の入力信号を用い、かつ特定のタイミングで比較器の出力が反転するか否かを検出した結果に基づいてトリミング成否を判定するのでなければ、実際に装置が使用される条件下で最小受信感度をトリミングしたことにはならない。このことは、一般的な通信用光パルス受信回路のように、同期ゲートを用いずレベルスライスのみを行う比較回路の動作時においても、２値化の過程が有限の時定数を有する限りは同様に成り立ち、光パルス検出装置の受信部ごとに最小感度がばらつく支配要素の１つとなっている。その一方、回路内雑音レベルは感度限界の絶対値を決定付ける主要因となるが、受信装置個々の感度ばらつき自体を直接左右している訳ではない。
【００１７】
上記の課題に対して、例えばウェハ製造工程での出荷前検査において、外部からチップへ入力する試験信号としてパルス信号を用いる試みもなされ得る。しかしながら、試験装置から入力する信号を最小受信感度のレベルに精度よく制御して入力すること、またそれが実際に成されたか否かを確認すること、あるいは外部から混入するノイズを上記信号レベルに対して十分抑圧することなどは、特に大量生産の工程においてはいずれも困難を伴う。さらには、最小受信感度レベルの入力に対して受信部の感度をトリミングしていく際には、確からしい条件の抽出に至るまでの過程で、回路内部雑音の影響によって比較器の出力が確率的な挙動を示す（測定の都度結果が変わる）ことになる。このため何らかの統計処理を施しその影響による曖昧さを排除することが必須となる。
【００１８】
以上のとおり、従来技術に係る光パルス検出装置では、最小受信感度のトリミングが、非常に難しいという問題が発生する。
【００１９】
本発明は、上記の問題に鑑みて為された発明であり、その目的は、最小受信感度のトリミングを、高精度かつ高い再現性で実施することが簡単である、光パルス検出装置、及びこの光パルス検出装置を備えた電子機器を提供することにある。
【００２０】
すなわち、本願発明では、上記の課題に対し、光パルス受信回路を少なくとも含む集積化回路のウェハ製造工程における最小受信感度のトリミングを、極めて高精度にかつ再現性よく実施するための手段を開示する。すなわち、最小受信感度のトリミングに用いるべき検査信号を被検査回路の内部で安定に生成して被検査回路自身に入力し、それに対する被検査回路自身の応答に基づいて、被検査回路自身が当該トリミングの実施条件を抽出するための手段を開示する。特に、高精度かつ再現性の高い最小受信感度のトリミングを省スペース及び低コストで実現することをその目的とする。抽出されたトリミング実施条件に基づいて、実際のトリミング（ヒューズ切断のための電力の印加）を被検査回路の内部で実施するか、あるいは被検査回路の外部から実施するかは任意に選択できる。また、本願によって開示される課題を解決するための手段のいくつか、特に確率的な挙動を示す比較器の出力を基に、如何にしてトリミング条件の抽出を完了するかという課題を解決する手段は、光パルス検出装置の製品としてのパッケージングまで完了した後に実施する光学系の補正を含めたトリミングにおいても適用可能であることは、以下の説明を通じて当業者に容易に理解できるであろう。
【課題を解決するための手段】
【００２１】
本発明の光パルス検出装置は、上記の問題を解決するために、受光素子と、上記受光素子の出力信号を増幅する増幅手段と、上記増幅手段の出力信号の振幅を閾値と比較して２値化出力する比較手段と、を少なくとも備えた光パルス検出装置であって、上記光パルス検出装置に対する第１ヒューズトリミングを実施するための、第１のトリミング手段と、上記光パルス検出装置に対する第２ヒューズトリミングを実施するための、第２のトリミング手段と、を備え、上記第２のトリミング手段は、上記第１のトリミング手段による第１ヒューズトリミングによって絶対値が制御された信号を基に、既知の振幅を有するパルス信号を生成し、検査信号として上記増幅手段に入力するための、検査信号生成手段を少なくとも含むことを特徴としている。
【００２２】
上記の構成によれば、第２のトリミング手段の構成要素である検査信号生成手段において、第１のトリミング手段による第１ヒューズトリミングを実施した結果を用いて、検査信号を生成することにより、既知の精度で特定レベルに制御された検査信号を上記増幅手段に入力することが可能になる。特に、上記比較手段を電流閾値に対して動作するよう構成し、第１のトリミング手段による第１ヒューズトリミングで高精度に制御した電流を、直接かつ上記電流閾値に用いるとともに、第２のトリミング手段による第２ヒューズトリミングに用いる検査信号を生成することが望ましい。この構成によれば、検査信号生成手段は、光パルス検出装置の検査信号として好都合な電流信号を既知の精度で生成することができる。また、ＯＦＦ期間は単に０出力とすればよいので、信号振幅精度と妥当な時定数とを保ったまま、パルス波形に整形することが容易に行える。従って、最小受信感度のトリミングに使用する検査信号の振幅を、実使用条件と同等のレベルで精度よく確実に制御した上で、該検査信号を、光パルス検出装置において電流パルスとして使用することができる。また、検査信号が増幅手段に入力された後に、検査信号の振幅制御に使用していた制御信号は、他の目的、すなわち比較手段の閾値制御に切り替えて再利用することも可能になる。このようにして、光パルス検出装置における最小受信感度の高精度なトリミングを省スペースかつ低コストで実現することができる。
【００２３】
また、本発明の光パルス検出装置の、上記第１のトリミング手段は上記比較手段の閾値の調整を行うものであり、上記第２のトリミング手段は上記増幅手段の増幅率の調整を行うものであることを特徴としている。
【００２４】
上記の構成によれば、光パルス検出装置における最小受信感度の高精度なトリミングを省スペースかつ低コストで、容易に実現することができる。
【００２５】
また、本発明の光パルス検出装置の、上記第１のトリミング手段は上記比較手段の閾値の第１の調整を行うものであり、上記第２のトリミング手段は上記比較手段の閾値の第２の調整を行うものであることを特徴としている。
【００２６】
上記の構成によっても、光パルス検出装置における最小受信感度の高精度なトリミングを省スペースかつ低コストで、容易に実現することができる。特に、第１のトリミング手段による第１ヒューズトリミング及び第２のトリミング手段による第２ヒューズトリミングの両方で、比較手段の閾値を調整することにより、光パルス検出装置の帯域幅やノイズ量といった、最小受信感度に本質的な影響を与えるパラメータが、副次的に変化するのを回避できる。その結果、アナログ回路の各特性の相互作用に起因する設計の困難さとそれを克服するための冗長設計の必要性とが解消され、低コストかつ省スペースで所望のトリミング精度を容易に確保することが可能になる。
【００２７】
また、本発明の光パルス検出装置の、上記第２のトリミング手段はさらに、上記検査信号のパルスに基づいて生成するゲート期間内に、上記比較手段の出力が存在するか否かをカウントして、上記第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を備えることを特徴としている。
【００２８】
上記の構成によれば、第２のトリミング手段の構成要素であるトリミング制御手段において、上記検査信号のパルスをもとに生成するゲート期間内に上記比較手段の出力が存在するか否かをカウントして第２ヒューズトリミングの成否を判定することにより、回路内雑音の影響を大幅に低減することができる。例えば、トリミング制御手段は、生成する検査信号のパルス数を制御して上記パルスのＯＮ期間に合わせて比較手段の論理出力にゲートを掛けて出力をカウントし、生成した検査パルス数と一致するか否かを判定することができる。複数パルスの検査信号を用い、上記カウント数がパルス数と一致した場合のみ受信感度達成（トリミング成功）と判定することにより、回路雑音の影響で比較手段の出力に確率的に発生し得るエラーを顕在化させ、増幅率のトリミング成否の境界をより明確に判定することが可能になる。
【００２９】
また、本発明の光パルス検出装置の、上記第２のトリミング手段はさらに、上記検査信号のパルスに基づいて生成するゲート期間内に、上記比較手段の出力が存在するか否かをカウントするとともに、上記ゲート期間以外にも上記比較手段の出力を監視して、第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を備えることを特徴としている。
【００３０】
このように、第２のトリミング手段の構成要素であるトリミング制御手段において、上記検査信号のパルスをもとに生成するゲート期間内に上記比較手段の出力が存在するか否かをカウントするとともに、上記ゲート期間以外にも上記比較手段の出力を監視して第２ヒューズトリミングの成否を判定することにより、さらに回路内雑音の影響を低減することができる。例えば、トリミング制御手段は、生成する検査信号のパルス数（あるいはパルスの繰り返しの周期やパルス幅）を制御して、上記検査信号のパルスＯＮ期間に合わせて比較手段の論理出力にゲートを掛けて出力をカウントするほか、上記検査信号のパルスＯＮ期間以外（例えば上記パルスのＯＮ直後から次のパルスのＯＮまでのＯＦＦ期間における任意の期間）に比較手段の論理出力にゲートを掛けてノイズ出力をカウントすることができる。例えば、検査信号のＯＮ期間に論理出力有り（同期した信号を受信）とＯＦＦ期間に論理出力無し（検査信号と無相関なノイズ出力が無い）の状態が対で得られる事象のカウント数が、生成した検査信号のパルス数と一致した場合のみ受信感度達成（トリミング成功）と判定することにより、回路雑音の影響で比較手段の出力に確率的に発生し得るエラーの影響をより一層顕在化させ、増幅率のトリミング成否をより明確に判定することが可能になる。
【００３１】
また、本発明の光パルス検出装置の、上記トリミング制御手段は、少なくとも上記検査信号のパルスに基づいて生成するゲート期間内に上記比較手段の出力が存在するか否かをカウントし、当該カウントの発生頻度に基づいて上記第２のトリミング手段による第２ヒューズトリミングの成否を判定することを特徴としている。
【００３２】
上記の構成によれば、ゲート期間内に比較手段の出力が存在する数をカウントして、第２のトリミング手段による第２ヒューズトリミングの成否を判定することで、回路雑音の影響でデジタル信号に発生し得るエラーをさらに顕在化させ、成否をさらに明確に判定することが可能になる。
【００３３】
また、本発明の光パルス検出装置は、上記検査信号が入力された上記増幅手段における所望の部位の信号を所望のタイミングでホールドするためのホールド手段と、上記検査信号生成手段及びホールド手段を制御して得られる上記比較手段の２値化出力から、上記第２のトリミング手段による第２ヒューズトリミングの成否を判定するトリミング制御手段を含むことを特徴としている。
【００３４】
上記の構成によれば、比較回路としての電圧ゲインや信号遅延がばらついたとしても、特定のホールドタイミングに対して、第２ヒューズトリミングの最適な実施条件を抽出することができる。また、上記の構成によれば、個々の設定に対する検査信号の評価に煩雑な信号処理を伴わないため、トータルの検査工程に要する時間を大幅に短縮することが可能になる。例えば、一旦信号レベルをホールドした後は、検査信号の生成時に受光素子の感度補正のために使用した、例えばレジスタの設定は不要となる。ホールドした信号レベルは有限時間でのみ維持され、ホールド回路周辺のリーク電流によるドループ等の誤差要因も存在するが、十分に無視できるレベルに設計し得る。この結果、これまでに説明した実施の形態と比較して、トリミング制御手段に与えられる時間余裕が大幅に増大する。比較回路の閾値設定を任意のタイミングで行うことができるようになるので、検査モード全体の設計が極めて容易になる。
【００３５】
また、本発明の光パルス検出装置の、上記第２のトリミング手段における調整手段は、繰り返し実施可能な仮調整手段と、実施後変更不可能な本調整手段とを有し、上記第２のトリミング手段におけるトリミング制御手段は、上記仮調整手段の調整可能範囲に含まれる少なくとも一部の設定のそれぞれに対して仮トリミングの成否を判定し、最も確からしい上記本調整手段のための実施条件を抽出して外部に出力し、この出力を読み出して得られた上記実施条件に基づいて上記本調整手段が実施されることを特徴としている。
【００３６】
より望ましくは、両調整手段の設定範囲を互いに重複したものとし、上記仮調整手段の少なくとも一部の設定のそれぞれに対して、上記仮調整手段を使用して第２のトリミング条件を事前に試行する。
【００３７】
このような構成により、これまでに述べてきたような、比較手段の出力にゲートを掛けて検査信号に対応する論理出力の数をカウントしたり、あるいはホールド手段を用いて特定のタイミングでホールドして検査信号に対応する論理出力を確認するといった、本願が最小受信感度のトリミング精度向上のために開示する特徴を、任意の設定に対して任意の回数繰り返して実施することができる。従って、内部雑音の影響を顕著に受けるような場合であっても統計的に十分な情報を収集し、上記本調整手段を実施するための最も確からしい条件の抽出を確実に実施することができる。さらに、上記の抽出された実施条件を装置外部に出力し当該出力に基づいて上記本調整手段を実施することにより、検査時間を必要最低限に短縮した上で、第２のトリミング手段による第２ヒューズトリミングを確実に実施することができる。
【００３８】
また、本発明の光パルス検出装置は、上記受光素子が、上記増幅手段、上記比較手段、上記第１のトリミング手段及び第２のトリミング手段とともに集積化されていることを特徴としている。
【００３９】
上記増幅手段、上記比較手段、上記第１のトリミング手段及び第２のトリミング手段を上記のように構成した上で、さらに受光素子を集積化することにより、受光素子の感度を補正すべく別途設けた調整機能により（例えば外部からの制御信号によってレジスタ設定を切り替えて）検査信号の振幅を追加補正し、より望ましい検査信号を生成することができる。特に、検査信号が増幅手段に入力される時点で、制御信号を他の目的、すなわち比較手段の閾値制御に再利用することが可能になる。従って、パルス光検出装置における最小受信感度の高精度なトリミングを省スペースかつ低コストで実現することができる。
【００４０】
また、本発明の電子機器は、上記いずれかの光パルス検出装置を搭載し、当該光パルス検出装置の検知結果に基づいて自らの動作の制御を行うことを特徴としている。
【００４１】
つまり、本願発明の光パルス検出装置は、反射物の近接状態を検知する近接センサとして電子機器に搭載され、電子機器は当該光パルス検出装置の検知結果に基づいて自らの動作制御を行うことを特徴とする。本願発明の光パルス検出装置を近接センサとして電子機器に搭載することにより、高感度でありながらも個体バラツキが十分に抑圧され、均一な検知距離特性が低コストで提供されるので、より広範囲な測定対象物の反射率を許容し様々な用途で使用することができる。
【００４２】
ところで、上記諸課題を克服し、ウェハテスト段階で回路部分の最小受信感度を確実に所望の範囲に調整できたとしても、光パルスの反射光強度を閾値と比較して反射物の有無を判定する近接センサにおいては、次に説明する重要な課題が残っている。すなわち、筐体窓部の反射による誤検知の問題である。近接センサが搭載される電子機器には、近接センサから外部に向けて光パルスを投射し、測定対象物からの反射光を近接センサが受光するための光学的な「窓」が必要である。しかし、筐体のデザインや配色に対してこの「窓」が目立つことは意匠の観点から許容されず、結果的に、近接センサにとってより理想的な高透過率の筐体窓が採用される見込みはほとんどない。通常、数％から数１０％もの反射率を想定する必要がある。実際のところ、窓部の光学特性と、近接センサから筐体窓までの距離、受発光部の間に入れる仕切り板などの電子機器の筐体デザインが変更される度に、近接センサの感度設定あるいはパルス発光量の調整が必要になる。
【００４３】
そこで、本発明の電子機器は、上記の光パルス検出装置を搭載し、当該光パルス検出装置の検知結果に基づいて自らの動作の制御を行う電子機器であって、上記光パルス検出装置の投射するパルス光が上記電子機器の筐体窓部で反射されて誤検知することを避けるために、上記光パルス検出装置は上記第２のトリミング手段の仮調整手段を用いて、使用すべき最小受信感度を自動調整する機能を少なくとも有し、当該自動調整機能は上記光パルス検出装置の外部からの指示によって起動されることを特徴としている。
【００４４】
これにより、電子機器の試作段階において、最終的な実装状態での最適な感度設定を自動的に抽出しデータを蓄積して、最終製品の動作設定条件を容易に確実に決定することができる。また、実際にエンドユーザが使用するシーンにおいても、上記最適感度設定の自動抽出機能を電子機器側から適切に起動することで、より高度な誤動作防止機能が実現可能になる。
【発明の効果】
【００４５】
以上のとおり、本発明の光パルス検出装置は、受光素子と、上記受光素子の出力信号を増幅する増幅手段と、上記増幅手段の出力信号の振幅を閾値と比較して２値化出力する比較手段と、を少なくとも備えた光パルス検出装置であって、上記光パルス検出装置に対する第１ヒューズトリミングを実施するための、第１のトリミング手段と、上記光パルス検出装置に対する第２ヒューズトリミングを実施するための、第２のトリミング手段と、を備え、上記第２のトリミング手段は、上記第１のトリミング手段による第１ヒューズトリミングによって絶対値が制御された信号を基に、既知の振幅を有するパルス信号を生成し、検査信号として上記増幅手段に入力するための、検査信号生成手段を少なくとも含む。
【００４６】
従って、最小受信感度のトリミングを、高精度かつ高い再現性で実施することが簡単であるという効果を奏する。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態における受信部の構成を示す回路ブロック図である。
【図２】図２（ａ）は、本発明に係る検査信号生成回路の構成を示す回路図であり、図２（ｂ）は、図２（ａ）に示す検査信号生成回路の動作を示すタイミングチャートである。
【図３】本発明の第１の実施の形態におけるトリミング制御手段の動作を示すタイミングチャートである。
【図４】本発明の第２及び第４の実施の形態における受信部の構成を示す回路ブロック図である。
【図５】本発明の第２及び第４の実施の形態におけるトリミング制御手段の動作を示すタイミングチャートである。
【図６】本発明の第３の実施の形態における受信部の構成を示す回路ブロック図である。
【図７】図６に示す増幅回路を、トラックモードからホールドモードへと移行させる様子を説明する図である。
【図８】受信部の遅延特性によって２値化出力のパルス位置及びパルス幅が変動する様子を説明する図である。
【図９】本発明に係る増幅回路の各部信号波形と、比較回路の閾値に係る波形操作と、を詳細に示す図である。
【図１０】本発明の第１の実施の形態におけるトリミング制御手段を備える制御回路の構成を詳細に示す回路ブロック図である。
【図１１】本発明の第１の実施の形態におけるプログラマブル電流源の回路部分を、より詳細に示した回路図である。
【図１２】本発明の第２及び第４の実施の形態におけるトリミング制御手段を備える制御回路の構成を詳細に示す回路ブロック図である。
【図１３】本発明の第２及び第４の実施の形態におけるプログラマブル電流源の回路部分を、より詳細に示した回路図である。
【発明を実施するための形態】
【００４８】
〔第１の実施の形態〕
まず、図１を参照して、本発明における最も典型的な、第１の実施の形態における受信部（光パルス検出装置を構成する回路機能ブロックの一部）１００の構成例と通常のセンサ動作の概要とを、信号経路に沿って各機能ブロックの役割とともに説明する。
【００４９】
フォトダイオード（受光素子）１０１に光パルスが入射すると、フォトダイオード１０１は電流信号を発生し、該電流信号は増幅回路（増幅手段）１０２に入力される。コンデンサ１０１１は、フォトダイオード１０１のダミー容量として作用するものであり、外部あるいは電源ライン等から混入する電気的なノイズを同相除去する目的で設けられている。図１における増幅回路１０２は、トランスインピーダンスアンプと、容量結合を介して接続される電圧増幅回路と、を備え、電圧増幅回路はデジタル操作によって増幅率を段階的に切り替え可能な、いわゆるＰＧＡ（Programmable Gain Amplifier）である。図１では、増幅回路１０２において、フォトダイオード１０１が出力した電流信号を、トランスインピーダンスアンプで電圧信号に変換し、さらに、ＰＧＡで電圧増幅を行っている。尚、十分な信号振幅が得られるのであれば、増幅回路１０２は、電圧増幅段（図１におけるＰＧＡ）を省略し、トランスインピーダンスアンプでの電圧信号への変換と同時に、該トランスインピーダンスアンプがＰＧＡとして作用するよう、設計することも可能である。増幅回路１０２の出力信号は、さらに容量結合を介して、差動信号１０４１及び１０４２として比較回路（比較手段）１０３に入力される。比較回路１０３は、増幅回路１０２からの差動出力信号（出力信号）の振幅と、設定された閾値と、の大小関係を比較した結果に従って、Ｈレベル（例えば、電源電圧Ｖｄｄ）またはＬレベル（例えば、ＧＮＤレベル）の２値からなる、デジタル出力信号１０６を生成するものである。
【００５０】
また、図１では、比較回路１０３の具体例として、以下のような回路構成をとっている。比較回路１０３は、ＯＴＡ（Operational Trans-conductance Amplifier）１０４の出力電流及び閾値生成回路１０５の出力電流である閾値電流１０８が合成されてハイインピーダンスノード１０７（上述した、比較回路（コンパレータ）のアナログ出力ノードに相当）を充放電し、さらに２段のインバータによりレールトゥレール（Rail to Rail）のデジタル出力信号１０６として２値化される構成である。ここで、ＯＴＡ１０４は、差動信号１０４１及び１０４２による入力電圧差に比例した電流を、ハイインピーダンスノード１０７にプッシュプル出力する、一般的な演算増幅回路である。
【００５１】
また、閾値生成回路１０５に入力されるＤＣ電流１１４ａ（詳細は後述する）に対し、帰還されたデジタル出力信号１０６に基づいて、図９に順次示すように電流波形操作が加えられて、閾値生成回路１０５では、閾値電流１０８が生成される。これにより、比較回路１０３全体の入出力特性には、ヒステリシスが設けられる。以上のようにして、入射光パルスがデジタル出力信号１０６として安定に再生される。
【００５２】
ここで、通常の受信動作時において、比較回路１０３のデジタル出力信号１０６は、制御回路１０９にて、受信部１００の外部へ出力されるべきデータとして、更なる信号処理（判定処理）が施され得る。例えば近接センサのように、光パルス入力（光パルス検出装置が駆動する発光素子からの発光パルスの反射）の有無を反射物の有無と対応付けて出力する場合、複数回の光パルス出射に対してそれらに同期した受信再生パルスが同一回数得られたかどうかをカウントするなどして、上記判定の根拠とすることができる。
【００５３】
なお、上記制御回路１０９全体の構成及び動作シーケンスの詳細、特にトリミング制御時の動作シーケンスについては、後に主に図１０あるいは図３を参照して詳しく説明する。ここで強調すべき重要な点は、センサとしての通常のセンシング動作と、受信部１００での最小受信感度のトリミングにおける成否の判定とを、完全に同一、もしくは極めて類似した動作アルゴリズムによって、すなわち同一の回路ブロック（制御回路１０９）を用いて実施することによって、実際のセンサ動作と等しいか、もしくは極めて近い条件で、該最小受信感度のトリミングを実行し、本発明の目的が達成されることにある。
【００５４】
さて、このようにして得られた外部に出力すべきデータ（ここでは反射物有無のセンシング結果）は、一般的なセンサ装置でよく行われるように、例えばＩ２Ｃバスインターフェースのような外部インターフェース１１１を介して外部から読み出される。逆に、光パルス検出装置としての動作モードを切り替えたり、あるいは受信部１００の特性を調整したりするために、外部インターフェース１１１を介して、インターフェース回路１１０または制御回路１０９内のレジスタ（図示せず）への書き込みも行われ得る。インターフェース回路１１０では、特定のプロトコルに則ってパラレル‐シリアルあるいはシリアル‐パラレル変換が行われ、バッファを介して上記のセンシング結果や制御のためのデータ入出力を行う。
【００５５】
尚、ここまでに述べた各ブロックの具体的な構成手法について、本発明は何らの前提条件を課すものでもなく、光パルスをデジタルパルス信号として再生するすべての受信部を対象とする。例えば、フォトダイオード１０１、増幅回路１０２、及び比較回路１０３のアナログ回路ブロックの各々においては、完全差動構成の回路や容量結合は必須ではなく、結合容量のバイアス回路は省略されている。また増幅回路の段数も所望の感度レベルが実現できる範囲で任意に変更することができる。あるいはここでは図示していないオフセットキャンセル回路やＤＣキャンセル回路を含んでもよい。比較回路１０３の構成やヒステリシスの与え方も、図１に係る形態に限定されるものではなく、当業者の望む任意の構成が適用できる。また、外部入出力部については、より一般的な光受信回路のように、比較回路１０３のデジタル出力信号１０６を、制御回路１０９やインターフェース回路１１０を経ずに、直接バッファ出力することも勿論可能である。
【００５６】
また図１では、通常、受信部１００とともに集積化される、発光素子駆動信号の生成部及び駆動回路部、その他例えばバイアス電流／電圧生成回路及び内部クロック信号生成用の発振回路等の共通ブロックがすべて省略されている。これらの機能ブロックに加え、デジタル信号処理部も全て集積したアナログ／デジタル混載集積化回路を用いて、本発明の光パルス検出装置を構成することによって、装置トータルのサイズ及びコストを最も効果的に低減することできる。図１はそのようなＩＣチップの機能ブロックの一部を示すものである。
【００５７】
従って、デジタル信号処理を行う上記制御回路１０９には、クロック信号の分周及び逓倍、あるいは、これに基づく送信信号の生成及びタイミング制御機能、さらには、動作設定に必要なレジスタ、あるいはメモリーが、少なくとも含まれ得る。しかしながら、部分的な機能ブロック毎に個別のＩＣチップや部品を組み合わせて光パルス検出装置全体を構成する場合においても、本願によって開示される要件を満たせばその効果を十分に享受し得ることは、以下の詳細な説明によって自ずと明らかになるであろう。
【００５８】
次に、図１において略記されていた、本発明の第１の実施の形態における、制御回路１０９全体の、より詳細な構成例を図１０に示す。なお、制御回路１０９は、本発明が対象とする、トリミング制御部及びトリミング成否の判定／制御部、あるいは、トリミングの対象となる受信部１００各部の動作モードの設定、及び切り替えの制御部に加えて、その詳細を記述する必要の無い回路、例えば、発光素子の駆動回路の制御部や装置外部との通信インターフェースの入出力制御部まで、すべての制御機能が含まれ得る。以下では、上記トリミング制御部及びトリミング成否の判定／制御部、また、トリミングの対象となる受信部各部の動作モードの設定や切り替え関する制御について説明していく。
【００５９】
まず、図１０においては、図１の検査信号１２２を生成するための、制御信号生成部１０９７が設けられている。制御信号生成部１０９７は、発振器１０９０の出力であるクロック信号１０９１と各種のカウンタを用いることで、クロック信号１０９１の周期を単位として、任意の周期及びパルス幅を有する制御信号を、任意のタイミングで生成または停止することが可能なものである（周知の技術であり詳細は図示せず）。制御信号生成部１０９７では、制御信号１２３、あるいは発光素子を駆動するための信号（図示せず）と、これらの信号に同期してラッチ回路（ＲＳＦＦ）を駆動するために用いる同期受信ゲート信号１０９３と、これらの信号と同周期で発生する該ラッチ回路のリセット信号１０９５と、セレクタ１１５の制御信号１１６と、またその他にも、詳細は図示しない増幅回路１０２の動作開始及び停止等の各種設定制御を行うための制御信号と、が、それぞれ生成される（具体例は、図３を参照）。
【００６０】
ここで、制御信号１２３と発光素子駆動信号とは、受信部１００において互いに排他的に使用されるものであり、一方の信号が生成されているときには、他方の信号が生成されない。また、制御信号生成部１０９７がウェハテストのトリミング工程においてのみ使用される制御信号１２３を生成する場合に限り、制御信号生成部１０９７では、これに対応するセレクタ１１５の制御信号１１６も生成される。受信部１００全体が、通常のセンサ動作を行うのか、ウェハテストでのトリミング工程での動作を行うのかは、外部からインターフェース１１１を通じて指示される。勿論、このほかにも、外部からの起動命令によって受信部１００が動作を開始するなどの一般的制御は必要であり、図１０においては、判定／制御部１０９６がこの制御を行う。
【００６１】
次に、受信部１００においてトリミングの成否を判定するための手段として用いられる、判定／制御部１０９６について説明する。判定／制御部１０９６の主要な実態は、いわゆる周知のステートマシンであり、各種の条件を監視して、その組み合わせから所望の動作アルゴリズムを実現するものである（制御信号生成部１０９７と同様に、詳細は図示せず）。ここで、図１０に示す制御回路１０９において、比較回路１０３と判定／制御部１０９６との間には、信号処理部１０９２が設けられている。ここでは、まず信号処理部１０９２の動作について説明する。
【００６２】
通常の動作時、例えば近接センサとしての動作時においては、反射物によって反射された光パルスが、フォトダイオード１０１で電流信号に変換され、当該電流信号が増幅回路１０２に入力及び増幅され、比較回路１０３で２値化されたデジタル出力信号１０６が、信号処理部１０９２に反射物有無の判定材料として供される。一方、本発明に係る第２の（最小受信感度の）トリミング工程においては、第１のトリミング（第１ヒューズトリミング）の結果を基に生成された、既知の振幅を有する検査信号１２２（電流パルス信号）が、増幅回路１０２入力及び増幅され、比較回路１０３で２値化されたデジタル出力信号１０６が、第２のトリミング（第２ヒューズトリミング）成否の判定材料として、信号処理部１０９２に供される。
【００６３】
従って、これら２つの動作モード、すなわち、通常の近接センサとしての動作とトリミング動作（ウェハテストモード）とを、外部インターフェース１１１から判定／制御部１０９６を通じて切り替えることにより、光パルス入力に対する検知／非検知の判定と、検査信号入力に対する検知／非検知の判定を、同様の信号処理及び判定基準（動作アルゴリズム）で行うことができる。
【００６４】
このようにして、通常動作時に光パルス入力の有無を反射物の有無と対応付けて判定する場合、あるいはトリミング工程での検査信号の入力に対する受信部１００の感度の過不足を判定する場合のいずれにおいても、複数個の入力パルス信号に対して、それらと同期して（ほぼ同じタイミングを持って）受信再生されたデジタル信号パルスが、同一個数得られたかどうかを上記判定の根拠とすることができる。
【００６５】
図１０においては、上記一連の動作が制御信号生成部１０９７と信号処理部１０９２とで実現されており、概略は以下の通りである（具体例は、図３を参照）。
【００６６】
信号処理部１０９２の内部では、まず同期受信ゲート信号１０９３を用いて、比較回路１０３のデジタル出力信号１０６と同期受信ゲート信号１０９３との否定論理積を求め（図１０中ＮＡＮＤ）、その否定論理積出力をラッチする（図１０中ＲＳＦＦ）。このようにして得られた同期受信出力１０９４が、同期受信ゲート信号１０９３の繰り返し周期終了の直前にＨレベル（検知）であれば、信号処理部１０９２は、そのカウント数をアップする。また、ラッチ回路ＲＳＦＦは、同期受信ゲート信号１０９３の繰返し周期の最後に、リセット信号１０９５でリセットされる。このようにして、同期受信出力１０９４の発生回数が所定のカウント数Ｎに到達したか否かを基に、判定／制御部１０９６は、次の動作を選択する（所望の動作アルゴリズムを実現する）ことができる。
【００６７】
以上、図１及び図１０を参照しつつ、本発明の第１の実施の形態における受信部１００の構成例全体にわたり、動作の概要を信号経路に沿って各機能ブロックの役割とともに説明した。
【００６８】
なお、ここまでに示した図２（ａ）及び図１０は、図１の受信部１００内部の特定のブロックに対して、当業者が理解し易いよう、より詳細な内部構成を示したものである。一方、図１は、それら機能ブロックの全体構成を見通すために示したものである。このため、当然ながら、図１において広範囲にわたる機能ブロックについては、図２や図１０の内部でその全体を図示することはできない。この意味において、図２（ａ）あるいは図１０と図１との間で全ての要素について完全な１対１の対応を取ることはできないが、両図を互いに参照すれば当業者には容易にそれらの対応を判断し得るものである。また図１０で説明をしていない本発明の構成要素（例えば１１８４や１２４）については、後に図１１を参照して説明する。このように、本発明の光パルス検出装置は、あくまでも、図１に示す受信部１００の全体構成に基づいて実現されるべきものであると解釈されたい。
【００６９】
以下では、ここまでの説明と同様にして、図１を参照して受信部１００における各回路ブロックの調整機能について説明する。ここで言う調整機能とは、本発明の主題であるトリミングに関する機能とともに、例えば制御回路１０９からデジタル値で設定し得るようなアナログ回路定数の切り替え機能あるいは可変機能を含む。
【００７０】
さて、先述したように、図１の比較回路１０３のハイインピーダンスノード１０７に入力される閾値電流１０８は、ＤＣ電流１１４ａを基に閾値生成回路１０５で生成される。図１の例では、第１のトリミング回路（第１のトリミング手段）１１２、あるいは外部インターフェース１１１からの命令に基づき、制御回路１０９の判定／制御部１０９６から、出力電流１１４の値を設定する旨指示するための制御信号８１８１が、プログラマブル電流源１１３に与えられている。プログラマブル電流源１１３の出力電流１１４は、制御回路１０９の制御信号生成部１０９７からの制御信号１１６により、セレクタ１１５で、ＤＣ電流１１４ａ、ＤＣ電流１１４ｂ、ＤＣ電流１１４ｃのいずれかの経路に切り替えられる。
【００７１】
ＤＣ電流１１４ａは、閾値生成回路１０５に供給される。閾値生成回路１０５は、供給されたＤＣ電流１１４ａに対して、図９に示す波形操作を行うことによって、比較回路１０３の閾値電流１０８を生成し、ＯＴＡ１０４に供給する。
【００７２】
ＤＣ電流１１４ｂは、図１のＩＣチップウェハ製造の最終段階であるウェハテスト工程において、第１のトリミング回路１１２の内部に示された４本のヒューズを切断して第１のトリミングを実施（プログラマブル電流源１１３をプログラミング）する際の、モニター電流として使用される。例えば図１の例では、ＤＣ電流１１４ａそのものがトランスミッションゲートの切り替えによって、ＤＣ電流１１４ｂとして端子１１７から外部へ出力された状態で、測定値がターゲット値に最も近づくよう、受信部１００のトリミングが実施される。勿論、同一の出力電流１１４を、時間軸上においてトランスミッションゲートで切り替えて再利用するのではなく、カレントミラーやカレントメモリーによってＤＣ電流１１４ｂ及び／またはＤＣ電流１１４ｃを別途生成してもよい。その場合、電流値の精度は、回路内素子のミスマッチ及びチャージインジェクションによりやや低下するが、回路設計により許容範囲内に収めることは十分可能である。
【００７３】
このようにして、図１に係る第１のトリミングでは、プログラマブル電流源１１３の出力電流１１４が、セレクタ１１５で経路が切り替えられた結果、端子１１７から出力された、ＤＣ電流１１４ｂの値を測定しつつ、第１のトリミング回路１１２に設けられた４本のヒューズを、必要に応じ適宜切断する。この切断により、第１のトリミング回路１１２によって絶対値が制御された、プログラマブル電流源１１３の出力電流１１４は、さらにセレクタ１１５で経路が切り替えられて、ＤＣ電流１１４ａとして比較回路１０３に供給される。これにより、比較回路１０３の閾値の絶対値、すなわち、図９の波形操作後の閾値電流の振幅は、直接的に既知の精度で決定されることとなる。
【００７４】
次に、上記第１のトリミングを実施する際の、デコーダ１２４及び制御回路１０９の動作について説明する。図１の受信部１００における制御回路１０９を、図１０に示したように構成できることは既に示したが、以下では、第１のトリミング回路１１２の最も簡単な具体的な構成例として、関連するプログラマブル電流源１１３の回路部分について、より詳細に記載した例を図１１に示す。すなわち、図１１では、第２のトリミング回路（第２のトリミング手段）１２５に関連する部分は図示を省略している。このため、トリミングヒューズの接続形態を検知するセンス回路１１８４や該センス結果をデコードしてプログラマブル電流源１１３及び／またはＰＧＡを制御するためのデコーダ１２４を示す破線は、第２のトリミング手段にかかわる部分を残して開放された記載となっている（第２のトリミングについては後に別途説明する）。
【００７５】
図１１のプログラマブル電流源１１３の内部構成は、オペアンプを使用して生成した電流を、ｐチャネル型金属酸化膜半導体トランジスタ（以下、ＰＭＯＳと称する）側と、ｎチャネル型金属酸化膜半導体トランジスタ（以下、ＮＭＯＳと称する）側で折り返す、２つのカレントミラーが基本となっている。このうち、ＰＭＯＳ側のカレントミラーでは、制御信号８１８１によるスイッチの開閉により、ＮＭＯＳ側のカレントミラーへ流し込む電流値を設定し、最終的な出力電流１１４を所望の値へ調整できるよう構成されている。
【００７６】
さて、図１１に示す第１のトリミング回路１１２において切断されるべき複数のヒューズ（トリミングヒューズ）は、オペアンプの負帰還によりゲート電圧が制御されるＮＭＯＳのソース側に、図１０において便宜上図示を省略していた抵抗素子ラダーと並列に接続されていると共に、各ヒューズが互いに直列に連結されて、直接的にアナログ回路内の可変抵抗素子として使用されている。従って、図１１の例では、第１のトリミング回路１１２に含まれる、第１のトリミングヒューズの接続形態のセンス回路（図１０における１１８４のうち、第１のトリミング手段に相当する部分）は、図示の通り、実質単なる配線であり、また第１のトリミングヒューズの接続形態のデコーダ１２４も、上記の通りアナログ回路の一部分（可変抵抗素子）として実現されている。
【００７７】
しかしながら、これらの、トリミングヒューズの接続、センス回路の構成、及びデコーダの構成は、任意の変更が可能である。例えば、図１及び図１０においても、第２のトリミング回路１２５では、上記第１のトリミング回路１１２と異なり、複数のヒューズが並列に連結されている。また、デコーダ１２４に一般的に含まれ得る、ヒューズの接続状態の検知（センス）においても、周知のセンス回路１１８４を用いて任意の変形が可能である。例えば、図１０の第２のトリミング回路１２５では、全てのヒューズの一端に電源電圧Ｖｄｄレベルが印加されており、他端の電圧をセンスすることで、トリミングビット情報が再生される。また別のヒューズ接続及びセンス回路１１８４の変形例としては、デコーダ１２４内部でヒューズ及び抵抗素子からなる抵抗ラダー各部の電圧と所定のリファレンス電圧とを比較し、比較結果に応じて所定のトリミングビット情報が再生され、各種制御信号としてデコードされるような設計も可能である。このようなトリミングヒューズの接続形態及びデコーダ１２４の実現手法の詳細は、本発明の主旨を何ら限定するものではない。
【００７８】
なお、プログラマブル電流源１１３及びデコーダ１２４、さらには制御回路１０９の判定／制御部１０９６は、プログラマブル電流源１１３の出力電流１１４の値を、第１のトリミングを実施した後にも調整可能な構成とすることができる。これは、図１０及び図１１を参照すれば容易に分かるように、第１のトリミング回路１１２及び制御信号８１８によるプログラマブル電流源１１３の調整設定（プログラミング）を、互いに独立させることで実現できる。これによって、第２のトリミングの実施において有用な、追加の補正を行うことが可能になる。また、図１０及び図１１の例では、制御信号８１８は、単なるバッファ８１８ａを介して制御信号８１８１として供給されているが、このバッファ８１８ａを種々の論理回路で構成して、より望ましいトリミング手段を構成することもできる。これらの変形例については、後に図４、図１２、及び図１３を参照して例を説明する。
【００７９】
一方、上記第１のトリミング回路１１２により、ＩＣチップ個々に対して絶対値が制御されたプログラマブル電流源１１３の出力電流１１４を基にして、受信部１００の受信感度のトリミングを実施すべく、上記電圧増幅回路ＰＧＡの増幅率を調整するための、第２のトリミングが実施される。この場合、例えば上記出力電流１１４そのものが、上記第２のトリミング回路の構成要素の１つである検査信号生成回路（検査信号生成手段）１１９に、ＤＣ電流１１４ｃとして、セレクタ１１５によって経路を切り替えて入力される。検査信号生成回路１１９は、内部の微小電流生成回路１２０によって、例えば２．００μＡ−３％〜２．００μＡ＋３％（３σ）の精度で、上記第１のトリミングの結果得られたＤＣ電流１１４ｃを正確に１／５０倍し、受信部１００の最小受信感度に対応する微小なＤＣ電流を生成する。上記１／５０倍という倍率は、典型的には、増幅回路１０２の入力部から比較回路１０３内のＯＴＡ１０４出力に至るまでの全電流ゲインの設定値から定まるものである。実際の回路動作時に設定する閾値電流１０８の電流値を上記全電流ゲインで除した値が、受信部１００によってパルスとして再生され得る最小のフォトダイオード１０１出力電流値の目安となり、光パルス検出装置の最小受信感度を決める。
【００８０】
ここで用いられる微小電流生成回路１２０は、カレントミラー回路で構成するよりも、例えば図２（ａ）に示すようにエラーアンプ２００による負帰還で誤差を圧縮する構成が望ましい。図２（ａ）中、既に図１で記載されている要素には図１と同一の符号を付した。
【００８１】
抵抗値の比が正確に１：５０となるよう注意深くレイアウトされた抵抗Ｒ及び抵抗５０Ｒ（抵抗Ｒの５０倍の抵抗値）のそれぞれに、ＤＣ電流１１４ｂ（２．００μＡ）と生成すべき微小電流（４０．０ｎＡ）が流れたとき、電圧降下が互いに等しくなるよう、ＮＭＯＳのゲート電圧がエラーアンプ２００によって制御される。
【００８２】
エラーアンプ２００及び図２（ａ）中の電流源には、制御回路１０９内の制御信号生成部１０９７（図１０参照）から、制御信号１２３の一部として、イネーブル信号φＥＮが供給されている。イネーブル信号φＥＮがＨレベルであるかＬレベルであるかによって、エラーアンプ２００及び電流源が、起動あるいは停止される。また、トランスミッションゲート（単にスイッチとも記す）１２１を含む各スイッチの開閉制御は、同じく制御信号生成部１０９７から供給される制御信号１２３の一部（制御信号φＡ、制御信号φＢ１、制御信号φＢ２、制御信号φＣ）によって行われる。以下、検査信号生成回路１１９の各スイッチは、制御信号がＨレベルになると閉じ、Ｌレベルになると開くよう（Ｈアクティブ）に構成されているものとする。
【００８３】
図２（ｂ）には、上記検査信号生成回路１１９に対する制御信号１２３の各信号のタイミングチャートを示した。検査信号生成回路１１９は、第２のトリミングを実施する際にのみ使用されるので、その起動中は制御回路１０９の制御信号生成部１０９７から、それらの制御信号、すなわちイネーブル信号として、イネーブル信号φＥＮ＝Ｈレベルが送出されている。また、図２（ｂ）の期間ｐａに示す通り、続く制御信号φＡのアクティブ期間、すなわちＨレベルの送出期間には、抵抗５０Ｒを流れる電流による電圧降下が、抵抗Ｒを流れるバイアス電流源のみによる電圧降下と等しくなるよう、制御信号φＡが供給される帰還経路にあるＮＭＯＳのゲート電圧がエラーアンプ２００によって駆動される。この時、エラーアンプ２００が持つ有限のオフセットの悪影響は、制御信号φＡ側の帰還経路に蓄積される。
【００８４】
次に、図２（ｂ）の期間ｐｂに示す通り、制御信号φＢ１がＨレベルになると、抵抗Ｒには、上記バイアス電流に加えて、ＤＣ電流１１４ａが流れ込む。引き続いて、制御信号φＢ２がＨレベルになると、上記ＤＣ電流１１４ａの加算による、抵抗Ｒでの電圧降下の増分を打ち消すように、制御信号φＢ２が供給される帰還経路にあるＮＭＯＳのゲート電圧がエラーアンプ２００によって駆動される。これらの各電流生成期間の終了（制御信号φＡ、あるいは制御信号φＢ２が、ＨレベルからＬレベルに戻る）とともに、図２（ａ）に示す検査信号生成回路１１９に設けられた各容量に保持された上記各ＮＭＯＳのゲート電圧がループから切り離されて、各出力電流がカレントメモリーとして記憶される。このスイッチングの際に発生する電荷によって生じる誤差を抑えるため、制御信号φＢ１のＨレベルと制御信号φＢ２のＨレベルとの、各切り替えタイミングには、一定の時間差が設けられている。またダミースイッチを用いて誤差を低減することも望ましい（図示せず）。
【００８５】
その後は、図２（ｂ）の期間ｐｃに示すとおり、制御信号φＣのアクティブ期間にスイッチ１２１が閉じられ、上記カレントメモリーから検査信号１２２として電流パルスが出力される。主に、スイッチ１２１のＯＦＦ時リーク電流と上記保持容量値によって定まるスルーレートを鑑みて、上記カレントメモリーの精度が確保できる期間内においては、検査信号１２２を繰り返して出力することが可能である。図２（ｂ）では、期間ｐｄに示す通り、微小電流の生成／保持後、制御信号φＣが３回アクティブとなって、５０ｎＡの振幅を有する３つの電流パルスが生成されている。このように、制御回路１０９の制御信号生成部１０９７が、第２のトリミング回路１２５におけるトリミング制御手段として、図１における制御信号１２３を生成し、高精度微小電流の生成、保持、及び出力を効率よく切り替えることによって、既知の振幅を有するパルス信号である、検査信号１２２が生成される。
【００８６】
上記の例においては、上記第１のトリミングの実施結果として得られる出力電流１１４そのものが、検査信号生成回路１１９にＤＣ電流１１４ｃとして、また閾値生成回路１０５にはＤＣ電流１１４ａとして、セレクタ１１５によって切り替えて入力される構成について説明した。しかしながら、実際の閾値電流１０８の振幅設定値及び全電流ゲインの設定値に、直接対応する検査信号を生成しようとすると、微小電流生成回路１２０の出力電流が極めて小さくなり、回路が安定に動作しないという懸念が生じることもある。このような場合には、
１）第２のトリミングの成否を判定するための検査過程において用いられる閾値電流１０８は、通常動作時に用いる閾値電流１０８の設定振幅よりも一定比率大きい設定とした上で、上記微小電流生成の倍率は全電流ゲインの逆数のままとし、検査信号１２２の振幅を一定比率大きくする。
あるいは、
２）全電流ゲインを、増幅回路１０２または比較回路１０３のいずれかで一定比率小さくする手段を講じた上で、第２のトリミングの成否を判定するための検査過程において用いられる閾値電流１０８は通常動作時と同じ設定振幅のまま、検査信号１２２の振幅を一定比率大きくする。
等の変更によって、生成すべき微小電流値をより大きな値として設計することが可能である。特に、第１のトリミングでモニターするＤＣ電流１１４ｂと微小電流生成回路１２０に入力するＤＣ電流１１４ｃとを、同一の一定比率だけ大きい値とすることによって、微小電流生成時の精度低下が防止される。例えば、閾値生成回路１０５に入力されるＤＣ電流１１４ａは、第１のトリミングでモニターしたＤＣ電流１１４ｂの値から、ミラー比を一定比率小さくしたカレントミラー回路を追加して、所望の設定値を得ることができる。このような構成によれば、閾値電流１０８の絶対的な設定精度はやや低下しターゲット値がずれることはあっても、当該検査手段を一律に適用することで、個々の最小受信感度のばらつきを調整するという目的は十分な精度で達成することができるとともに、実際の動作時においては、外部から指示する閾値の設定条件に一律の補正を施し、最終的な最小受信感度をターゲット通りとすることが可能であり、何ら支障は生じない。
【００８７】
以上の説明から明らかなように、本願発明の基本的な構成要件の１つは、第１のトリミングで、比較回路１０３の閾値電流１０８を直接的にかつ高精度に（既知の精度で）制御するのと同時に、その実施結果に基づいて光パルス検出装置が、自らの検査信号として好都合な電流信号を既知の精度で生成することにある。これは特に、図１のように比較回路１０３を電流閾値に対して動作するよう構成することで好適に実現される。すなわち、第１のトリミングの実施結果に基づいて生成した微小ＤＣ電流に対して、検査信号のパルスＯＦＦ期間にはその振幅を０とすべくトランスミッションゲートをＯＮ／ＯＦＦ制御するだけで、検査信号の電流振幅精度と妥当な時定数を保ったまま容易にパルス波形に整形することができる。勿論、比較回路１０３の閾値を電圧信号としたり、増幅回路１０２への検査信号の入力を電圧信号としたりすることも可能ではあるが、この場合は、別途リファレンス電圧生成やインピーダンス変換、あるいはＡＣ結合等が必要となって回路規模が増大するとともに、第１のトリミングの実施結果を直接的に第２のトリミングに活用することが難しくなり好ましくない。
【００８８】
ここで、図２（ｂ）のように制御信号１２３の各信号を、時間軸上で相補的に切り替えることによって、実際に検査信号１２２が増幅回路１０２に入力される時点では、上記プログラマブル電流源１１３の制御信号８１８を他の目的、すなわち比較回路１０３の閾値電流１０８の調整に再利用することも可能である。すなわち、図１１に示したように、第１のトリミング回路１１２及び制御信号８１８による、プログラマブル電流源１１３の調整設定（プログラミング）を、互いに独立させることにより、比較的回路規模が大きくなりがちなプログラマブル電流源１１３を再利用して、回路規模の削減を図ることができる。特に、受光素子（フォトダイオード１０１）を集積化したＩＣチップの製造工程において、フォトダイオード１０１の感度を容易に補正しつつ、第２のトリミングを実施することが可能になる。
【００８９】
例えば、第１あるいは第２のトリミングとは別に実施するフォトダイオード１０１の感度測定結果（標準値に対する比）を基に、上記微小電流の生成に用いるＤＣ電流１１４ｃの値が、上記感度比を乗じた値に最も近くなるよう、制御信号８１８の設定を外部から指定した上で、上記検査信号１２２を生成することができる。あるいは閾値電流１０８の生成に用いるＤＣ電流１１４ａの値が、上記感度比を乗じた値に最も近くなるよう、制御信号８１８の設定を外部から指定することができる。
【００９０】
このようにして、第１のトリミングによって生成した高精度のＤＣ電流を基に、電流パルス波形を生成して、これに対する受信部１００の応答を観測した結果に基づいて第２のトリミングを実施する。以下では図１を参照して、第２のトリミング、すなわち図１における増幅回路１０２のゲイントリミングの詳細について説明する。
【００９１】
本願発明における第２のトリミング回路の構成要件として、第１には、既に述べたように第１のトリミングの結果を基にして検査信号を生成する検査信号生成回路１１９が挙げられる。また第２の要件として、例えばＰＧＡを含む増幅回路１０２の増幅率が第２のトリミング回路１２５により調整可能とされている。一般的に、上記ＰＧＡのような電圧増幅回路は、前段のトランスインピーダンスアンプや後段の比較回路と比べ、受動素子サイズの比率による調整機能を実現し易い回路ブロックと言える。従って、このように第２のトリミング回路を構成することにより、本願の目的である最小受信感度の高精度のトリミングを最も容易に実現することができる。また図１の例では、第２のトリミング回路１２５の内部に示された３本のヒューズの接続状態が、上記デコーダ１２４によって増幅回路のゲイン切り替え制御信号に反映され、また制御回路１０９からは増幅率の切り替え設定を行わない構成となっている（図１０参照）。
【００９２】
さらに第３の構成要件として、制御回路１０９が、第２のトリミングにおけるトリミング制御手段として、以下のように機能する。制御回路１０９は、制御信号生成部１０９７による検査信号１２２のタイミングの調整と、これに同期した同期受信ゲート信号１０９３の生成、信号処理部１０９２による同期受信ゲート信号１０９３に基づく比較回路１０３のデジタル出力信号１０６の取り込み、判定／制御部１０９６による同期受信出力１０９４のカウント、さらに上記カウント結果に基づく第２トリミングの成否判定、また判定結果の外部への出力まで、を少なくとも含む、一連の検査シーケンスを実施する。
【００９３】
ここからは、図３を参照して上記一連のシーケンスを具体的に説明する。上記の制御信号生成部１０９７による検査信号１２２のパルスタイミングの調整とは、図２（ｂ）に示したタイミングチャートにおける、制御信号１２３のうちの、制御信号φＣの生成に対応している。制御信号φＣは少なくとも、Ｈレベルのパルス幅Ｗ、パルスの繰り返し周期Ｔ、及びパルスの総数Ｎ（図３ではＮ＝３）を、制御パラメータとして含んでいる。
【００９４】
図３のチャートｑａは、検査信号１２２を生成するために、トランスミッションゲート１２１を開閉する制御信号φＣの波形であり、実際の動作時においては送信器（図示しない）の駆動波形に対応する。図３のチャートｑｂは、比較回路１０３が出力するデジタル出力信号１０６の波形例である。図３のチャートｑｂに示す、デジタル出力信号１０６の波形は、図３のチャートｑａに示す制御信号φＣの波形に対して、パルス幅及び／または遅延量がパルス毎にばらついている。
【００９５】
図３のチャートｑｃには、同期受信ゲート信号１０９３を示しているが、この同期受信ゲート信号１０９３は、検査信号１２２と全く同じＨ及びＬレベルの出力タイミングを有し、検査信号１２２と完全に同期した信号として生成されている。なお、同期受信ゲート信号１０９３には、立上りまたは立下りのいずれかまたは両方のエッジに、それぞれ一定の遅延時間を付与して、検査信号１２２に概ね同期した信号としてもよい。このような遅延時間の付与操作により、増幅回路１０２でのいわゆる群遅延を考慮して同期ゲートを掛けることはできるが、その一方で、受信部１００の最小受信感度に新たなばらつき要因をもたらし得るため、注意が必要である。
【００９６】
また、比較回路１０３が出力するデジタル出力信号１０６の取り込みは、信号処理部１０９２にて、以下のように行われる。信号処理部１０９２は、図３のチャートｑｂのデジタル出力信号１０６と、図３のチャートｑｃの同期受信ゲート信号１０９３と、の論理積を求めることで、該同期受信ゲート信号１０９３により定められた、すなわち、該同期受信ゲート信号１０９３がＨレベルとなっている同期受信ゲート期間内における、デジタル出力信号１０６の有無を判別（ラッチ）した結果、すなわち同期受信出力１０９４として出力される（図３のチャートｑｅ）。該同期受信出力１０９４は、検査信号１２２の繰り返し周期Ｔの終了直前にリセット信号１０９５（図３のチャートｑｄ）がＨレベルになることでＬレベルにリセットされる（図３のチャートｑｅ）。また、該同期受信出力１０９４は判定／制御部１０９６の内部に設けられたカウンタ（図示しない）に入力されて、ＬレベルからＨレベルへのリーディングエッジ（立上りエッジ）の発生回数がカウントされる。
【００９７】
そして、上記カウント数が、検査信号１２２におけるパルスの総数Ｎと一致している場合に、判定／制御部１０９６は、一連の検査シーケンスにおいて、検査信号１２２の全パルスが正常に比較回路１０３で再生された、すなわち第２のトリミングが成功した（十分な増幅率が得られた）と判定する。一方、上記カウント数が、検査信号１２２におけるパルスの総数Ｎと一致していない場合は、判定／制御部１０９６は、第２のトリミングの条件設定に失敗した（増幅率を増大させていく途中過程においてであれば、依然として増幅率が不足している）と判定する。ただし、ヒューズの切断作業自体の成否は別途検出されるべきであって、ここでの第２トリミングの成否判定には影響しないものとする。
【００９８】
尚、既に説明したように、図１の構成においてフォトダイオードの感度補正とともに第２のトリミングを実施する場合は、外部から制御回路１０９を介して受信部１００を第２のトリミングを実施する動作モードに設定する（すなわち上記一連の検査シーケンスを開始する指示を外部から制御回路１０９に与える）際には、比較回路１０３の閾値設定、及び必要であれば検査信号１２２の振幅設定の、それぞれの設定条件が明示され、それら設定値は、図１０に例示したようにレジスタ１１０２に保持され、制御回路１０９に供されなければならない。あるいは、設定条件が明示されない場合に備え、電源投入時にレジスタ１１０２の内容を既知の初期値にリセットすることも必要である。このようにして構成されるトリミング制御手段を含んだ、制御回路１０９は、上記の設定条件を、図２（ｂ）に示したようなパルスタイミングで切り替えることによって、プログラマブル電流源１１３及びセレクタ１１５とともに、検査信号生成回路１１９を適切に制御する。
【００９９】
実際の第２のトリミングは、例えば以下のようにして実施される。事前に第１のトリミング（及び必要であれば別途フォトダイオードの感度測定）が実施される。またウェハ製造工程完了の時点で、第２のトリミング回路１２５に含まれるトリミングヒューズは、電気的にすべてショートの状態にあり、増幅回路１０２の調整可能範囲内で最小の増幅率を与えるよう設計されている。
【０１００】
まずこの状態で、外部インターフェース１１１を介して先述の一連の検査シーケンスを実施するよう、外部から指示を与える。そしで、第２のトリミングが失敗と判定されること、すなわちＮ回連続での検査信号の受信成功（パルス再生）には至らないことを確認する。当然、増幅回路１０２にはそのような増幅率の調整範囲が予め作り込まれていなければならない。
【０１０１】
第２のトリミングでは、上記のように失敗と判定されると、この失敗時に設定されていた、ＰＧＡの増幅率（第２のトリミング回路１２５に含まれる各トリミングヒューズの接続状態に対応）を１ＬＳＢ（Least Significant Bit：最下位のビット）上昇させる旨、及び、再び図３に示す上記一連の検査シーケンスを実施する旨、外部から制御回路１０９の判定／制御部１０９６に指示する。これらを繰り返して、初めて第２のトリミングが成功と判定されること（Ｎ回連続で検査信号１２２が再生されたこと）が確認された時点で、該増幅率の設定が確定し、第２のトリミングは完了する。
【０１０２】
このように、第２のトリミングでは、上記第１のトリミング手段によって絶対値が制御された信号を基に、第２のトリミング手段によって既知の振幅を有するパルス信号が検査信号として増幅手段に入力及び評価され、その結果、同じく第２のトリミング手段の一部である各ヒューズの切断、すなわち、第２ヒューズトリミングが実施され、本発明の光パルス検出装置の主要な構成要素として設けられる受信部１００の受信感度のトリミングがなされる。
【０１０３】
ここで、上記の失敗した場合と成功した場合との各判定結果を、外部に出力するためには、以下に示すような工夫が必要である。すなわち、被検査回路（受信部１００）が第２のトリミングの検査動作に入ったか否か、またその後で、失敗あるいは成功のいずれと判定したのかを、外部インターフェース１１１を通じて外部から知る必要がある。これは、図１０に示したインターフェース回路１１０の内部にある、上記の目的のために設けられた出力部１１０３（及び出力端子１１０４）によって、以下のようにして実現され得る。出力端子１１０４には、トリミング検査動作に入っていない（外部から指示がない）場合にはＨレベル、トリミング検査動作に入ればＬレベルが出力される。このようにして一旦Ｌレベルになった後、制御回路１０９が該トリミングを失敗と判定すれば出力端子１１０４は再びＨレベルに、また成功と判定すれば出力端子１１０４には被検査回路の発振器１０９０のクロック信号１０９１が出力されるように、制御回路１０９が出力部１１０３を駆動する。このような構成によれば、１つの出力端子を追加するのみで上記目的が達成されるとともに、ウェハテスト時にはごく一般的なテスタを用いても上記４つの出力状態を容易に区別することができる。勿論、他の変形例も容易に実施可能である。
【０１０４】
上記のように第２のトリミング成否を判定することにより、最小受信感度近傍で問題となる回路内雑音の影響を低減することができる。Ｎ回連続の受信成功を第２のトリミング終了の条件とすれば、その生起確率は、検査信号パルスの１発あたりの受信エラー発生確率をｐとして、（１−ｐ）Ｎで表され、Ｎの設定値に応じｐがある程度低くならない限りは成功確率が１００％に漸近しない。従って、Ｎを大きな値とするほどに雑音の影響を受けない状態でトリミング成否の境界を明確に判定することが可能になる。実際にはＮ＝３〜７程度とし、さほど大きな値とせずとも十分にその作用を得ることができる。
【０１０５】
また、特に近接センサのように、１つのパルス受信に対して比較的受信エラー発生確率の高い（検出成功確率の低い）状態が検知距離を定義するような（すなわち発生確率の低い事象によってデバイスの特性が決まるような）光パルス検出装置においては、より確実に雑音の影響を低減し精度及び再現性の高いトリミングを実施する必要がある。このために、次のような手順を採用することができる。すなわち、Ｎ回連続のテストパルス受信成功という事象が一定の割合で発生することが確認できるまで観測（検査）を継続するのである。先の説明のように、Ｎ回連続のパルス受信成功という事象の発生が、即、第２のトリミング終了の条件となる場合、その事象はただ１回発生するだけに過ぎず、事象発生までに要した時間すなわち発生頻度の概念が含まれないため、トリミング条件の抽出自体が直接確率事象の影響を受けてしまう。この問題を避けるためには、より長い時間観測を行い、Ｎ回連続のパルス受信成功という事象が、Ｎ個の連続したパルス列の発生をＬ回繰り返すという試行の内にＭ回発生するのを観測し、その比率（すなわち発生頻度Ｍ／Ｌ）が所望の範囲内に収まるよう、あるいは所望の値に最も近くなるようトリミング条件を抽出することができる。検査に要するトータル時間とのトレードオフとなるが、上記のように事象の発生頻度を観測することが最小受信感度を揃えるという目的のためには本質的に重要である。なお、このトレードオフを解決する手段については後に別途説明する。
【０１０６】
以上で詳しく説明したように、本発明の第１及び第２のトリミング回路を構成することにより、光パルス検出装置における最小受信感度の高精度なトリミングにおいて、個々のＩＣ内部におけるあらゆる特性を反映させた上で検査するとともに、省スペースかつ低コストでこれを実現することが可能になった。
【０１０７】
〔第２の実施の形態〕
ここまでは、本発明の第１の実施の形態として、典型的な受信部１００の機能ブロック構成例（図１）、検査信号生成回路１１９の構成及びその動作（図２（ａ）及び（ｂ））、トリミング制御手段の動作（図３）について説明してきた。
【０１０８】
以下では、本発明における第２の実施の形態として、他の典型的な受信部５００の機能ブロックの構成について、図４、図１２及び図１３を参照して、その詳細を説明する。図４には、受信部５００全体のブロック図を、図１２には、第１及び第２のトリミング手段のより具体的な構成例を、図１３には第１及び第２のトリミングが適用されるプログラマブル電流源の回路構成例の詳細を示した。
【０１０９】
なお、図１２及び図１３は、図１に対する図１０及び図１１と同様、図４の受信部５００内部の特定のブロックに対して、当業者が理解し易いよう、より詳細な内部構成を示したものである。このため、当然ながら、図４において記載された全ての機能ブロックについて、図１２の内部で全体を図示することができない場合がある。この意味において、図１２及び図１３と図４との間で全ての要素について完全な１対１の対応を取ることはできないが、両図を互いに参照すれば当業者には容易にそれらの対応を判断し得るものである。また図１２で説明をしていない本発明の構成要素については、後に図１３を参照して説明する。このように、本発明の光パルス検出装置は、あくまでも、図４に示す受信部５００の全体構成に基づいて実現されるべきものであると解釈されたい。このため、図１３に示している抵抗素子ラダーについては、図１２において便宜上図示を省略している。
【０１１０】
受信部１００と受信部５００との構成の相違点を列挙すれば、以下の通りである。
【０１１１】
プログラマブル電流源１１３の出力電流１１４に対して、図１で設けられていたセレクタ１１５及びその制御信号１１６は、受信部５００において存在しない。これは、上述したとおり、図４のように、ＤＣ電流１１４ａ〜１１４ｃを並列しても構わないことによる変形例である。
【０１１２】
特に、閾値生成回路１０５に供給されるＤＣ電流１１４ａに対して、第１のトリミング回路１１２及び第２のトリミング回路１２５がともに、かつ独立に、作用するように構成されている。一方、図１では、増幅回路１０２内のＰＧＡの増幅率が、第２のトリミング回路１２５の調整対象となっていた。
【０１１３】
また、プログラマブル電流源１１３の内部構成は、オペアンプを使用して生成する電流を、ＰＭＯＳ側とＮＭＯＳ側で折り返す２つのカレントミラーが基本となっており、これは図１１と図１３とに共通の構成となっている。なお、第１のトリミング回路１１２におけるヒューズの個数は、図１及び図４ともに４つであるが、図４の第２のトリミング回路１２５におけるヒューズの個数は、図１の３個から４個に増加している。
【０１１４】
さらに、図１２から明らかなように、トリミング制御手段を含む制御回路１０９の、信号処理部１０９２は、同期信号処理部１０９２ａ（図１０に示す信号処理部１０９２と同一の構成）とともに、非同期信号処理部１０９２ｂを備えている。また、図１２からわかるように、プログラマブル電流源１１３の電流値を設定する経路が、第１及び第２のトリミング手段からの経路に加えて、制御回路１０９からの経路が追加されている（制御信号４００及び４０１、及びバッファ４１８ｂ参照）。制御信号４００及び４０１、及びバッファ４１８ｂからなる経路は、上記第１及び第２トリミング手段に対して設けられたデコーダ１２４とは独立に、制御回路１０９に制御され得る。なお、制御信号４００は制御信号８１８（図１参照）と、バッファ４１８ｂはバッファ８１８ａ（図１参照）と、制御信号４０１は制御信号８１８１（図１参照）と、それぞれ同様の機能を有していると解釈できる。
【０１１５】
図４の受信部５００と、図１の受信部１００との最大の相違点は、第１のトリミング回路１１２及び第２のトリミング回路１２５がそれぞれ独立に、プログラマブル電流源１１３の出力電流を制御することである。
【０１１６】
すなわち、受信部５００は、第１のトリミングによって、図１の場合と同様に、ＤＣ電流１１４ｂをモニターしながら、比較回路１０３の基本的な閾値電流値（ＤＣ電流１１４ａ）を決めるとともに、その結果を用いて（ＤＣ電流１１４ｃ）検査信号１２２を生成する。さらに、この検査信号１２２に対する受信部５００の応答に基づいて、第２のトリミング回路１２５によって比較回路１０３の閾値電流１０８の値を所望の感度が得られるよう再び調整するものである。
【０１１７】
図１３において、図４に示す第２のトリミング回路１２５は、当業者が理解し易いようにその概念を示すべく、制御回路１０９を除く第２のトリミング回路１２５の構成要素である第２のトリミング回路１２５´に分割して図示している。「´」が付されている部材と「´」が付されていない部材との対応関係は、図４と図１３とを参照すれば、容易に認識し得る。
【０１１８】
図１３に示す第１のトリミング回路１１２における４個のヒューズは、図１１の場合と同様に、抵抗素子との複合体として、アナログ回路内の可変抵抗の一部として構成されている（図１３に示す第１のトリミング回路１１２）。従って、第１のトリミングヒューズの接続形態のセンス回路（図１２における１１８４のうち、第１のトリミング手段に相当する部分）は、図示の通り、実質単なる配線であり、また第１のトリミングヒューズの接続形態のデコーダ１２４も、上記の通りアナログ回路の一部分（可変抵抗素子）として実現されている。これらの、トリミングヒューズの接続、センス回路の構成、及びデコーダの構成は、任意の変更が可能であることは図１０及び図１１で説明した通りである。
【０１１９】
一方、図１３に示す第２のトリミング回路１２５における４個のヒューズは、デコーダ１２４内部のセンス回路１１８４でデジタル信号として再生するために設けられている。また、図１２に示す制御回路１０９の判定／制御部１０９６からの制御信号１１８には、プログラマブル電流源１１３の設定条件を示す制御信号１１８３が含まれている。さらに、図１２及び図１３に示す制御信号１１８には、別の制御信号１１８２が含まれており、上記プログラマブル電流源１１３が出力する各ＤＣ電流１１４ａ〜１１４ｃの値を設定するための２つの制御信号のいずれかが、該制御信号１１８２に従ってセレクタ４１８ａにおいて選択され、最終的な制御信号１１８１としてデコーダ１２４から出力され、プログラマブル電流源１１３のＰＭＯＳ側カレントミラーの接続が変更される。
【０１２０】
ここで、上記のように、受信部５００では、ヒューズの接続状態をセンスした結果による設定条件と、外部インターフェース１１１からレジスタ１１０２に書き込まれて指定された設定条件との、いずれか一方が排他的に選択されて作用したり、常に一方の設定が有効に作用するように、制御信号１１８２で切り替えたり、あるいは両設定条件から演算を行うように、第２のトリミング回路１２５を構成することもできる。これらのトリミングヒューズやデコーダの実現手法の詳細は、本願発明の主旨を何ら限定するものではない。
【０１２１】
さて、受信部５００において、上記のように第１及び第２のトリミングの両方で比較回路１０３の閾値を調整することの最も重要な利点の１つは、第１の実施の形態のように受信部の増幅率をトリミングすることによって、受信部の帯域幅やノイズ量といった最小受信感度に本質的な影響を与えるパラメータが意図せず副次的に変化するという事態を回避できることである。例えば第１の実施の形態のように増幅回路１０２のゲインをトリミングする場合、ゲインを決める抵抗の値を数１０％も増減させる必要が生じることは十分にあり得る。このように大きなアナログ回路定数の変更に対しては、通常、受信部の帯域幅や高周波応答特性ひいては比較器に入力されるノイズレベルにまで広範囲に影響が及ぶ。このため、精度良くトリミングを実施するために予め回路に作り込んでおくべき最小乃至最大のゲイン設定範囲は、幾度かの試作及び評価を繰り返して初めて妥当なものに収束する場合が多い。すなわち、実際に出来上がったデバイスの特性がばらつく範囲を設計段階から完全に見極めるのは至極困難である。逆に、その特性ばらつきを十分に余裕を持って吸収し得るほどに幅広いトリミング引き込み範囲を予め作り込んでしまうと、最終的にトリミングにより圧縮できる最小単位の幅が広がってしまう。従って、結局のところＩＣチップに作り込む余剰素子やトリミングビット数が増加してチップサイズ及び製造コストが上昇する。ところが、図４、図１２、及び図１３にそれぞれに例示した閾値の、トリミングの実施による感度調整であれば、上記のようなアナログ特性の相互作用に起因する設計の困難さとそれを克服するための冗長設計の必要性が解消され、低コストかつ省スペースで所望のトリミング精度を比較的容易に確保することが可能になる。
【０１２２】
あるいはまた、図４、図１２、及び図１３のように、第１及び第２のトリミングの両方で比較回路１０３の閾値を調整すると同時に、第１のトリミング結果だけを反映した電流出力も得られるようにプログラマブル電流源１１３を構成することで以下の利点が得られる。すなわち、第２のトリミングが本来対象とする、個々のフォトダイオード感度の補正を含んだ検査信号を生成するための電流値とは別に、第１のトリミングによって得られる電流の絶対値の精度を必要とする回路ブロックにそれを供給することができる。
【０１２３】
以下では、図５を参照して、本発明の第２の実施の形態としての、より望ましいトリミング制御手段について説明する。
【０１２４】
図３に係るトリミング制御手段では、検査信号１２２として生成されたパルスに基づいて、同期受信ゲート信号１０９３がＨレベルとなる同期ゲート期間内に、デジタル出力信号１０６がＨレベルであるか否かを求めるための、同期信号処理部１０９２ａの同期受信出力１０９４を、判定／制御部１０９６がカウントすることで、第２トリミングの成否を判定するのみであった。
【０１２５】
一方、図５に係るトリミング制御手段ではさらに、上記同期受信ゲート期間以外にも、すなわち、増幅回路１０２への入力信号が本来生じ得ない期間にも、デジタル出力信号１０６がＨレベルであるかＬレベルであるかを監視するため、非同期信号処理部１０９２ｂにおいて、制御信号生成部１０９７によって生成される非同期受信ゲート信号１０９８を用いた、非同期信号処理がなされる。
【０１２６】
図５のチャートｒａ及びチャートｒｅの各波形、すなわち、検査信号１２２（制御信号φＣ）及びリセット信号１０９５については、図３のチャートｑａ及びチャートｑｅとそれぞれ同様の波形であるため、詳細な説明を割愛する。また、図５のチャートｒｂは、比較回路１０３のデジタル出力信号１０６の波形例であるが、図５のチャートｒｂに示す波形は、図３のチャートｑｂに示す波形と比べ、検査信号１２２と無関係である不要パルスが発生している。また、図５のチャートｒｃに示す同期受信ゲート信号１０９３の波形は、図３のチャートｑｃに示した同期受信ゲート信号１０９３の波形と比べ、各パルスの立下りエッジに１クロック周期分（検査信号１２２のパルス幅）ぶんの遅延時間が付与され、パルス幅が２倍に広げられている。図５のチャートｒｅでは、図３のチャートｑｅと同様、判定／制御部１０９６が、デジタル出力信号１０６と同期受信ゲート信号１０９３との否定論理積を求め、同期ゲート期間内のデジタル出力信号１０６の有無を判別（ラッチ）した結果を出力している。
【０１２７】
図５のチャートｒｆには、非同期受信ゲート信号１０９８が示されており、検査信号１２２のパルスがＬレベルであり、かつ、デジタル出力信号１０６が有効な期間、すなわち図５のチャートｒａの検査信号１２２を生成するための制御信号φＣがＬレベルになってからその周期の最後に発生するリセット信号１０９５がＨレベルになるまでの期間の中で、任意の期間アクティブとすることができる。
【０１２８】
判定／制御部１０９６は、デジタル出力信号１０６と、非同期受信ゲート信号１０９８との否定論理積を求めることで、非同期ゲート期間内にデジタル出力信号１０６に含まれる不要パルスの有無を判別（ラッチ）し、非同期受信出力１０９９として出力する。非同期受信出力１０９９は、同期受信出力１０９４とともに、リセット信号１０９５でＬレベルにリセットされる（図５のチャートｒｅ及びチャートｒｇ）。このようにして、判定／制御部１０９６は、入力された検査信号１２２と相関のないノイズ出力をカウントすることができる。なお、ここまでに説明してきたような、同期受信や非同期受信の各信号処理を具体化する手法の詳細は、本発明の主旨を何ら限定するものではない。
【０１２９】
判定／制御部１０９６は、上記の各信号を用いて、検査信号１２２のＯＮ期間に比較回路の出力有り（同期受信あり）かつＯＦＦ期間に比較回路出力無し（非同期受信なし）の対として得られた状態をカウントすることができる。図５のチャートｒｂ及びチャートｒｆでは、２番目及び３番目の検査信号パルスの間に、検査信号１２２と無相関な非同期受信（図５のチャートｒｇの非同期受信出力１０９９、及び、チャートｒｂにおいて非同期受信出力１０９９と同じタイミングで発生している不要パルス参照）が検出されている。
【０１３０】
このようにして、図１２に示す判定／制御部１０９６が、上記対状態のカウント数が検査信号のパルス数と一致した場合に受信感度達成（トリミング成功）と判定するような第２のトリミング制御手段として構成されることによって、回路内雑音の影響で比較回路出力に確率的に発生し得るエラーの影響をより一層顕在化させ、第２のトリミングの成否を、より明確に判定することが可能になる。従って、パルス光検出装置における最小受信感度の高精度なトリミングを省スペースかつ低コストで実現することができる。
【０１３１】
また、図３の例で述べたのと同様に、図５の例でも、Ｎ個のテストパルス列発生に対して、同期受信有りと非同期受信無しという対の成功事象がＮ回連続すればトリミング条件の抽出完了とすることで、Ｎを大きな値とするほどに回路内雑音の影響を受けずにトリミング成否の境界を明確に判定することができる。実際にはＮ＝３〜７程度のさほど大きくない値でも十分にその作用を得ることができる。さらに図３の例で述べたのと同様にして、Ｎ個のパルス列発生をＬ回繰り返し、Ｎ回連続の同期受信有りかつ非同期受信無しの対事象が発生した回数Ｍの発生頻度Ｍ／Ｌが所望の範囲内に収まるよう、あるいは所望の値に最も近くなるようトリミング条件を抽出することは、最小受信感度を揃えるという目的のために本質的に重要であり、より望ましい方法である。
【０１３２】
〔第３の実施の形態〕
以下では、本発明の第３の実施例について説明する。これまでに詳しく述べてきた実施例では、最小受信感度のトリミングを可能な限り実際の受信動作時と同じ状態に近づけることを主眼としていた。ここでは逆に、第２のトリミング回路の構成要素としてホールド手段を設け、検査信号のトレーリングエッジをもとに生成する特定のタイミングで増幅回路をトラックモードからホールドモードへ移行させる。その様子を図７に示す。便宜上、図６に示す受信部６００では、図１に示す受信部１００に対して、後述するホールド回路（ホールド手段）１２５１と、機能的に特に密接に関連する回路ブロックのみを示しており、その他の回路ブロックについては、図示を省略したが、この省略部分については受信部１００と同様の構成である。尚、図１と同様で説明を要しない構成要素については一部符号表記を割愛した。
【０１３３】
図６に示す受信部６００では、比較回路１０３におけるＯＴＡ１０４の入力端子部の直前に、トランスミッションゲートと差動配置の容量とからなる、ホールド回路１２５１が設けられている。
【０１３４】
ホールド回路１２５１を構成するトランスミッションゲートの各々は、これまでに説明した他のトランスミッションゲートと同様に、制御回路１０９の制御信号生成部１０９７にて生成される、制御信号１２５２によって開閉される。送信器の駆動信号または検査信号１２２のＨレベルの期間の終了時点で、ＨレベルからＬレベルに遷移する、制御信号１２５２によって、差動信号１０４１及び１０４２はそれぞれ、図７に信号１０４３及び１０４４でそれぞれ示したように、上記遷移タイミングにおけるＤＣレベルのまま、ホールドされる。
【０１３５】
図６のホールド回路１２５１の構成の場合、ホールド手段以降の信号経路に存在する、外部インターフェース１１１（図１等参照）からレジスタ設定可能な（プログラマブルな）回路ブロック、すなわち、これまで説明した実施の形態における、プログラマブル電流源１１３の出力電流の設定を変更することで、以下に説明するような利点が得られる。なお、この場合、閾値電流１０８に対しても、図１０で示した波形操作は実施せず、ホールドされた信号１０４３及び１０４４と同様、ＤＣレベルの出力とするよう閾値生成回路１０５の変更が必要である。
【０１３６】
通常の受信動作時にはゲート信号を用いない一般的なパルス受信部も含めて、所望のタイミングでの、フォトダイオード１０１や増幅回路１０２から比較回路１０３までトータルでの最小受信感度を揃えたい場合に、検査時のみに使用する上記制御信号１２５２の遷移タイミングにて、ホールド回路１２５１以降の各部の信号をホールドすることにより、比較回路１０３の差動入力信号は、信号１０４３と信号１０４４との差にホールドされることとなる（図７参照）。
【０１３７】
この状態においては、上記差動入力信号がホールドされた状態でのＤＣ振幅に比例するＤＣ電流信号が、比較回路１０３のハイインピーダンスノード１０７を充電する。一方で、同ハイインピーダンスノード１０７は閾値電流１０８によって放電される。従って、これらの２つの電流成分の大または小の関係により、ハイインピーダンスノード１０７の電圧がＨレベルまたはＬレベルとなる。
【０１３８】
従って、上記図７に係るホールド状態において、閾値電流１０８の設定値を、調整可能な範囲内で順に走査しつつ、個々の閾値設定に対する比較回路１０３のデジタル出力信号１０６のレベル検出を繰り返していくことによって、これまでの実施の形態で説明してきたような、第２のトリミング（この例では、閾値電流１０８の設定）の成否を、予め知ることが可能になる。
【０１３９】
すなわち、比較回路１０３のハイインピーダンスノード１０７における出力インピーダンスが個々のチップでばらつき、その結果、比較回路１０３としての電圧ゲインや信号遅延がばらついたとしても、上記の特定のホールドタイミングに対して、第２のトリミングの最適な実施条件を抽出することができる。
【０１４０】
また、上記の構成によれば、個々の設定に対する検査信号１２２の評価に、これまでに述べてきた実施の形態のような信号処理を伴わないため、トータルの検査工程に要する時間を大幅に短縮することが可能になる。例えば、一旦信号レベルをホールドした後は、上記検査信号１２２の生成時にフォトダイオードの感度補正のために使用したレジスタ設定は不要となる。ホールドした信号レベルは有限時間でのみ維持され、ホールド回路周辺のリーク電流によるドループ等の誤差要因も存在するが、十分に無視できるレベルに設計し得る。この結果、これまでに説明した実施の形態と比較して、制御回路１０９に与えられる時間余裕が大幅に増大する。比較回路の閾値設定を任意のタイミングで行うことができるようになるので、検査モード全体の設計が極めて容易になる。
【０１４１】
これらの利点は、次に説明する、繰り返し実施可能な仮調整手段と実施後は変更不可能な本調整手段による、第４の実施の形態での第２のトリミング手段との組み合わせたにおいて最大限の効果を発揮する。
【０１４２】
ただし、上記のホールド操作を行う際に、回路内雑音レベルも一緒に信号レベルとしてホールドされるため、図２を参照して微小電流生成回路１２０の説明で述べたように、閾値電流１０８及び検査信号１２２の各振幅を、増幅回路１０２が飽和しない範囲でスケールアップし、信号雑音比を確保することが望ましい場合もあり、注意が必要である。
【０１４３】
ここで、図６に示したホールド回路１２５１は概念図であり、上記の本願が開示する種々の特徴を実現し得るものであれば、周知の回路にとり自由に変形することが可能である。例えば、比較回路１０３の差動入力部と図６のホールド回路１２５１の間に相当するノードに、それぞれソースフォロアを挿入し、また該ソースフォロアのゲート電圧を、そのゲートに付加した容量で保持するように、図６におけるホールド回路１２５１の位置に、制御信号１２５２で開閉されるスイッチを直列に挿入することで実現できる。
【０１４４】
〔第４の実施の形態〕
以下では、再び図４を参照して、本発明の第４の実施の形態について説明する。第１及び第２の実施の形態では、いずれも、第２のトリミングにおいて、トリミングビットを１つずつ変更しては受信感度の検査を行い、これを繰り返して成否を判定する例を示してきた。しかしながら、第３の実施の形態においても触れたように、トリミングと測定（検査）とを交互に繰り返すのでは、トータルの検査時間が長大となりこれを短縮する手段が必要である。
【０１４５】
また、図３を参照して説明した、実際の第２のトリミング工程の説明からも明らかなように、光パルス検出装置の感度は、良くなる方向もしくは悪くなる方向のいずれか１方向にしか、調整することができない。つまり、第２のトリミングは、各ヒューズを切断することにより行うため、当然ながら、これらのヒューズを一度切断すると、切断前の設定条件に後戻りすることができないという問題がある。
【０１４６】
これらの問題に対処するため、本発明の光パルス検出装置における第２のトリミング回路の構成要素の例である、第２のトリミング回路１２５による、比較回路１０３の閾値電流１０８の調整を、繰り返し実施可能な仮調整手段と、実施後は変更不可能な本調整手段とを有するように構成する例を、図４を用いて改めて説明する。
【０１４７】
ここで、本調整手段とは、第２のトリミング回路１２５の内部に示された４本のヒューズの接続／切断状態によって、プログラマブル電流源１１３の出力電流が定まる経路を指す。また仮調整手段とは、外部インターフェース１１１からレジスタ１１０２に書き込まれて指定され、制御回路１０９からの制御信号１１８によってプログラマブル電流源１１３の出力電流が定まる経路を指す。
【０１４８】
すなわち、上記仮調整手段は、第２のトリミング手段に含まれるヒューズの接続／切断状態とは無関係に、プログラマブル電流源１１３の出力電流であるＤＣ電流１１４ａ〜１１４ｃの各値を調整するために設けられるものであり、制御回路１０９の制御信号生成部１０９７で生成される制御信号１１８と、デコーダ１２４との構成によって実現される。既に説明したように、図１３における制御信号１１８には制御信号１１８２が含まれている。上記プログラマブル電流源１１３の出力値を設定する際、上記仮調整手段と本調整手段のいずれの設定条件を選択してデコーダ１２４から出力（制御信号１１８１）し、プログラマブル電流源１１３に与えるのかを、制御信号１１８２に応じてセレクタ４１８ａから選択的に出力できるよう、制御回路１０９を構成することができる（ウェハテストモードあるいはトリミングモードでの起動）。
【０１４９】
ここで、本調整手段（ヒューズの接続状態）による設定がｍビット、仮調整手段（外部インターフェースからの指示）による設定がｎビットであるとして、図１３の構成によればｍ＝ｎであるが、必ずしもその必要はない。通常はｍ＜ｎとし、仮調整手段の調整範囲が広く、また仮調整手段による設定条件は本調整手段による設定条件を完全に包含していることが望まれる。その場合には、共通のｍビット分の設定についてのみ、制御信号１１８２によって使用されるべき設定が指示され、残る（ｍ−ｎ）ビット分については制御信号１１８３の該当部分が適用されるといった変形例、あるいは（ｍ−ｎ）ビット分については強制的に初期値が適用されるといった変形例が可能である。
【０１５０】
さらに、第２のトリミング回路１２５におけるトリミング制御手段としての制御回路１０９は、上記仮調整手段の調整可能範囲に含まれる、少なくとも一部の設定のそれぞれに対して、既に説明したような一連の検査シーケンスを実施し、各仮トリミングの成否を判定していく。このようにして、第１のトリミングによって既知の振幅及び精度を有する検査信号１２２に対して、被検査回路が実現し得る最高の感度設定、すなわち、既に説明した第２のトリミング成功と判定される最小の閾値設定（あるいは最高の増幅度設定）を、被検査回路自身が、自動的に探索及び抽出するように、第２のトリミングの制御回路１０９を構成することができる。
【０１５１】
次に、上記の通り抽出された最も確からしい仮調整手段の設定条件は、インターフェース回路１１０を通じて外部インターフェース１１１に出力される。ここで、第１の実施の形態における実際の第２のトリミング工程で説明したのと同様にして、図１２にも示した専用の出力端子１１０４を設け、上記条件抽出の完了を外部に出力する。この時、本来のインターフェース回路１１０内の感度（閾値）設定レジスタには、上記条件抽出が完了した際のレジスタ設定が保持されており、外部インターフェース１１１を通じ、外部から読み出される。
【０１５２】
第４の実施の形態においては、外部インターフェース１１１から被検査回路（受信部５００）に対し、通常のセンサ動作ではなく、トリミング動作（ウェハテストモード）であることを指示されると、ここまでに説明した第２のトリミングにおける一連の動作が、被検査回路自身によって実行される。
【０１５３】
このようにして得られた最も確からしい仮調整手段の設定条件に基づいて、第２のトリミングにおける本調整手段によるトリミングが実施される。すなわち、図４、図１２、及び図１３に示したような、制御回路１０９、デコーダ１２４、及びプログラマブル電流源１１３を備えた第２のトリミング手段の構成によって、上記仮調整手段の設定条件と同様の結果（最小受信感度の調整結果）をもたらすことが保証されたヒューズの接続形態を、第２のトリミングにおける本調整手段として、確実に実現できる。
【０１５４】
また、ここでは、図４、図１２、及び図１３を参照して、第２のトリミングを比較回路１０３の閾値電流１０８に対して実施する例を説明したが、図１のように増幅回路１０２の増幅率に対して実施し得ることも、ここまでの説明から明らかであろう。
【０１５５】
また、上記仮調整手段を設けることにより、比較回路の出力に同期ゲートを掛けて検査信号に対応する論理出力の数をカウントしたり、ホールド手段を用いて特定のタイミングで信号レベルをホールドしその状態に対応する比較回路の出力を確認するといった、本願が最小受信感度のトリミング精度向上のために開示する特徴を、任意の感度設定に対して任意の回数繰り返して試行し、特定の事象の発生頻度を精度良く評価することができる。従って、回路内部雑音の影響を顕著に受けるような状況下であっても統計的に十分信頼できる情報を収集することが可能となる。
【０１５６】
あるいは、検査信号に対して、特定のタイミングでホールド回路によって増幅回路１０２内の任意のノードの信号レベルをホールドした後、ホールド回路以降の信号経路に存在する種々の調整可能な回路設定をスキャンすることができる。この組み合わせの最も好適な実施例が、上記の第２のトリミングにおける仮調整手段の設定条件をスキャンする場合である。その結果、最も確からしい第２のトリミング条件抽出に要するトータル時間を大幅に短縮することができる。
【０１５７】
それとは別に、以下のような制御動作も可能である。例えば、増幅回路のバイアス電流や内部発振器の周波数を設定するレジスタに対して、その調整可能範囲内で設定を変えながら、個々の設定に対して、上記の最も確からしい第２のトリミングの仮調整手段の設定条件を抽出していく。このようにして、より厳しい回路動作の条件下でも所望のトリミング結果が得られるかどうかを予め調べ、検査時間を大幅に短縮しながらも、被検査回路の品質向上を図ることもできる。このようにして、パルス光検出装置における最小受信感度の高精度な調整を省スペースかつ低コストで実現することができる。
【０１５８】
ここまで順を追って説明してきたように、本願が開示する種々の光パルス検出装置のトリミング回路によれば、最小受信感度の高精度なトリミングを安定して実現できる。特に、その構成手段の大部分を、光パルス検出装置として実際の動作時に使用する回路ブロックあるいは機能を流用あるいは切り替えて実現するので、アナログ回路規模の増大を招くことなく省スペースかつ低コストで本願発明の目的を達成することができる。また実動作時のパルス光検出のアルゴリズムと、ウェハテストにおけるトリミング成否判定のアルゴリズムを共通化することができるため、デジタル信号処理部分の回路規模を増大させることなく、より現実に近い状態での最小受信感度のトリミングが実施できる。
【０１５９】
以上説明したように、本願発明の光パルス検出装置を近接センサとして電子機器に搭載することにより、高感度でありながら個体バラツキが十分に抑圧され、均一な検知距離特性が低コストで提供されるため、測定対象物の反射率を限定せず広汎な用途に向けて使用することができる。この結果、電子機器は、きめ細かい省電力動作とより洗練されたユーザインターフェースを提供することが可能になる。
【０１６０】
また、本願が開示するトリミングが実施されたＩＣチップを搭載した近接センサモジュールが最終的な電子機器に実装された状態において、電子機器の筐体窓部の反射によって誤検知する問題を解決する方法について説明する。
【０１６１】
容易に想像されることではあるが、上記筐体窓と近接センサの受発光面との間の距離が、近接センサの受発光部の間隔と同程度の、例えば数ｍｍ以上の空隙を有する状態で実装されると、近接センサにとっては、筐体窓とその外側にある実際の測定対象を区別することは極めて困難になる。
【０１６２】
この問題を解決するには、上記第２のトリミングにおける仮調整手段を用いる。図１３で説明したように、第２のトリミング手段のヒューズの接続状態（本調整手段による第２のトリミングの実施結果）によらず、独立に感度設定を行うことができる。また、仮調整手段であるため、その設定範囲内の設定であれば利用可能である。
【０１６３】
そこで、実際に検知すべき反射物が存在しない状態、すなわち筐体窓からの反射光だけが存在する状態を作り出した上で、近接センサが確実に“誤検知出力をしない”範囲内において実現し得る最も高い感度設定を抽出すれば、これが当該電子機器の実装に固有の、実現可能な最小受信感度となる。この最終製品としての最適感度設定は、電子機器の各部の設計によって大幅に変動し得るものの、上記抽出方法自体は、これまで第２のトリミングについて詳しく述べてきたような、テストパルス列と同数の同期受信をカウントする方法と極めて類似したものとなる。
【０１６４】
すなわち、ここでは、テストパルスではなく、最終製品（近接センサ）として、光パルスを実際にＮ発出力し、少なくともＮ回連続して同期受信が無い状態を保持し得るような、最小閾値設定、もしくは最大増幅率設定を探索し抽出する、最適感度サーチ動作モード（あるいは製品動作チェックモード）を設けるものである。こうして、抽出された結果（感度設定条件）は、インターフェース回路１１０を通じて外部に出力される。さらにこの時、インターフェース回路１１０とは別の専用出力端子を設けて、被検査製品の側から外部へトリガ（割り込み）が出力されるよう構成するとよい。
【０１６５】
このように、本実施の形態においては、外部インターフェース１１１から被検査回路（受信部１１０）に対して、通常のセンサ動作ではなく、最適感度サーチ動作（製品動作チェックモード）であることを指示されると、上述した一連の最小感度サーチ動作が、被検査回路自身によって実行されるよう、制御回路１０９が構成される。
【０１６６】
このようにして、電子機器の試作段階において、最終的な実装状態における最適な感度設定を自動的に抽出したデータを蓄積することにより、最終製品で設定すべき感度の条件を容易かつ確実に決定できるようになる。あるいはまた、最終製品出荷後においても、エンドユーザが当該電子機器を実際に使用するシーンにおいて、上記の最適感度設定の自動抽出機能を、電子機器側から適切なタイミングで起動することによって、より高度な誤動作防止効果を得ることが可能である。
【０１６７】
本発明では、光パルス受信回路を少なくとも含む集積化回路のウェハ製造工程における最小受信感度のトリミングを、極めて高精度にかつ再現性よく実施するための手段を開示する。すなわち、本発明では、最小受信感度のトリミングに用いるべき検査信号を被検査回路の内部で安定に生成して被検査回路自身に入力し、それに対する被検査回路自身の応答に基づいて、被検査回路自身が当該トリミングの実施条件を抽出するための手段を開示する。特に、本発明では、高精度かつ再現性の高い最小受信感度のトリミングを省スペース及び低コストで実現することをその目的とする。本発明では、抽出されたトリミング実施条件に基づいて、実際のトリミング（ヒューズ切断のための電力の印加）を被検査回路の内部で実施するか、あるいは被検査回路の外部から実施するかは任意に選択できる。また、本願によって開示される課題を解決するための手段のいくつか、特に確率的な挙動を示す比較器の出力を基に、如何にしてトリミング条件の抽出を完了するかという課題を解決する手段は、光パルス検出装置の製品としてのパッケージングまで完了した後に実施する光学系の補正を含めたトリミングにおいても適用可能である。
【０１６８】
フォトダイオード１０１、増幅回路１０２、比較回路１０３、第１のトリミング回路１１２、及び第２のトリミング回路１２５は、互いに同一のＩＣに集積するのが好ましい。これにより、本発明の光パルス検出装置では、省スペース化及び低コスト化が可能である。
【０１６９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１７０】
本発明は、光パルスを検出する受信装置、特に携帯電話等のポータブル機器に搭載するための小型かつ低消費電力な物体検出装置の受信部に好適である。
【符号の説明】
【０１７１】
１００、５００、６００
受信部（光パルス検出装置を構成する回路機能ブロックの一部）
１０１  フォトダイオード（受光素子）
１０２  増幅回路（増幅手段）
１０３  比較回路（比較手段）
１０６  デジタル出力信号（２値化出力）
１０９  制御回路（トリミング制御手段）
１０９２  信号処理部（トリミング制御手段）
１０９２ａ  同期信号処理部
１０９２ｂ  非同期信号処理部
１０９３  同期受信ゲート信号
１０９４  同期受信出力
１０９５  リセット信号
１０９６  判定／制御部（トリミング制御手段）
１０９７  制御信号生成部（トリミング制御手段）
１０９８  非同期受信ゲート信号（トリミング制御手段）
１０９９  非同期受信出力
１１２  第１のトリミング回路（第１のトリミング手段）
１１４ｃ  ＤＣ電流（第１のトリミング手段によって絶対値が制御された信号）
１１９  検査信号生成回路（検査信号生成手段）
１２２  検査信号
１２５  第２のトリミング回路（第２のトリミング手段）
１２５１  ホールド回路（ホールド手段）
【図１】
2011089966.tif 000003
【図２】
2011089966.tif 000004
【図３】
2011089966.tif 000005
【図４】
2011089966.tif 000006
【図５】
2011089966.tif 000007
【図６】
2011089966.tif 000008
【図７】
2011089966.tif 000009
【図８】
2011089966.tif 000010
【図９】
2011089966.tif 000011
【図１０】
2011089966.tif 000012
【図１１】
2011089966.tif 000013
【図１２】
2011089966.tif 000014
【図１３】
2011089966.tif 000015