(57)【要約】【課題】ペルチェ素子の温度上昇を抑制し、且つ、ペルチェ素子への出力電圧中のノイズを抑制する。【解決手段】ペルチェ素子の冷却制御回路であって、スイッチング素子３と、前記スイッチング素子３と前記ペルチェ素子１との間を接続し、前記スイッチング素子３からの出力を平滑化するＬＣフィルタと、前記ＬＣフィルタからの出力を増幅する増幅回路６と、前記増幅回路６からの前記出力のレベルに基づいて前記スイッチング素子３のオン状態及びオフ状態を制御するスイッチング素子制御回路ＩＣと、を備える。前記増幅回路６は、前記ＬＣフィルタからの前記出力を遅延させ、且つ、前記ＬＣフィルタからの前記出力を、その最大レベルが、前記スイッチング素子制御回路ＩＣが前記スイッチング素子３をオフ状態にするレベルに達するように増幅する。【選択図】図１
2011091391.tif 000002
【特許請求の範囲】
【請求項１】
ペルチェ素子の冷却制御回路であって、
スイッチング素子と、
前記スイッチング素子と前記ペルチェ素子との間を接続し、前記スイッチング素子からの出力を平滑化するＬＣフィルタと、
前記ＬＣフィルタからの出力を増幅する増幅回路と、
前記増幅回路からの前記出力のレベルに基づいて前記スイッチング素子のオン状態及びオフ状態を制御するスイッチング素子制御回路と、
を備え、
前記増幅回路は、前記ＬＣフィルタからの前記出力を遅延させ、且つ、前記ＬＣフィルタからの前記出力を、その最大レベルが、前記スイッチング素子制御回路が前記スイッチング素子をオフ状態にするレベルに達するように増幅することを特徴とするペルチェ素子の冷却制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ペルチェ素子の冷却制御回路に関するものである。
【背景技術】
【０００２】
特許文献１は、ペルチェ素子の冷却制御を用いて、空気中の水分から結露水を生成する技術を開示している。
【０００３】
特許文献１の技術では、ペルチェ素子が放電電極を冷却して、空気中の水分からこの放電電極上に結露水を生成する。生成した結露水には放電電極を介して高電圧が印加され、その結果、結露水の静電霧化により帯電微粒子水が生成される。帯電微粒子水はラジカルを含み、その典型的なサイズは数nmから数十nmである。なお、帯電微粒子水はfine water droplets又はナノサイズミストとも呼ばれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の技術では、ペルチェ素子を冷却する制御回路として降圧チョッパ回路が用いられている。この降圧チョッパ回路では、その中にあるスイッチング素子（例えばＦＥＴ）の発振により、ペルチェ素子を冷却するための電圧（電流）を出力する。しかしながら、スイッチング素子は連続発振しており、図３に示す波形の電圧（電流）を出力する。従って、スイッチング素子のスイッチング周波数が高くなると、ペルチェ素子には電力がより定常的に供給されることになるため、ペルチェ素子の温度上昇レートは増加する。
【０００６】
また、温度上昇レートを抑制するためにスイッチング速度を上げると、降圧チョッパ回路からの出力電圧におけるノイズ成分が多くなり、これが問題となる場合がある。
【０００７】
本発明は上記の従来例の問題点に鑑みて発明したものであって、その目的とするところは、ペルチェ素子の温度上昇を抑制し、且つ、ペルチェ素子への出力電圧中のノイズを抑制できるペルチェ素子の冷却制御回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様はペルチェ素子の冷却制御回路であって、スイッチング素子と、前記スイッチング素子とペルチェ素子との間を接続し、前記スイッチング素子からの出力を平滑化するＬＣフィルタと、前記ＬＣフィルタからの出力を増幅する増幅回路と、前記増幅回路からの前記出力のレベルに基づいて前記スイッチング素子のオン状態及びオフ状態を制御するスイッチング素子制御回路とを備える。前記増幅回路は、前記ＬＣフィルタからの前記出力を遅延させ、且つ、前記ＬＣフィルタからの前記出力を、その最大レベルが、前記スイッチング素子制御回路が前記スイッチング素子をオフ状態にするレベルに達するように増幅する。
【発明の効果】
【０００９】
ペルチェ素子の冷却制御に当たって、簡単な構成で、温度上昇を抑制し、スイッチング素子のスイッチング速度を落としてノイズ抑制ができるペルチェ素子の冷却制御回路を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るペルチェ素子の冷却制御回路の概略的な回路図である。
【図２】図１に示す冷却制御回路において生じる間欠発振の波形を示す波形図である。
【図３】従来の冷却制御回路において生じる連続発振の波形を示す波形図である。
【図４】本発明の一実施形態に係るペルチェ素子の冷却制御回路を用いた静電霧化装置を示す概略構成図である。
【発明を実施するための形態】
【００１１】
以下、本発明を添付図面に示す実施形態に基づいて説明する。
【００１２】
図４は、本発明の一実施形態に係る、ペルチェ素子１の冷却制御回路１０を用いた静電霧化装置を示す概略構成図である。この実施形態において、ペルチェ素子１は、一対のＰ型半導体１ａとＮ型半導体１ｂと、一対のＰ型半導体１ａとＮ型半導体１ｂの吸熱側に接続された電気的接続部１ｃと、一対のＰ型半導体１ａとＮ型半導体１ｂの放熱側に接続された導電材料からなる放熱用通電部材１ｄと、前記放熱用通電部材１ｄに接続されたリード線１ｅとを備える。
【００１３】
また、図４の実施形態では上記ペルチェ素子１の吸熱側の電気的接続部１ｃには放電電極７が突設してある。
【００１４】
この静電霧化装置には筐体８が設けられる。筐体８は絶縁材料からなり、その端部に底壁部８ａを有する筒状に形成される。底壁部８ａには、貫通孔８ｂが形成される。一対の放熱用通電部材１ｄは貫通孔８ｂに挿通され、固定される。その結果、放電電極７は筐体８内に収容される。
【００１５】
筐体８は、底壁部８ａが設けられる端部と反対側の端部に開口部を有する。この開口部には放電電極７と対向するように対向電極９が支持される。対向電極９は中央に放出孔１２を有するリング状に形成され、接地されている。
【００１６】
各リード線１ｅには通電路が電気的に接続される。この通電路は冷却制御回路１０に接続される。冷却制御回路１０は電源（図示せず）を有する。図４の実施形態では、上記通電路に高電圧印加部１１が接続されている。高電圧印加部１１は放電電極７に高電圧を印加する。
【００１７】
冷却制御回路１０は後述のスイッチング電源回路（スイッチング電源）２を有する。スイッチング電源回路２からの出力によりペルチェ素子１の冷却制御が行われる。この冷却制御では、電気的接続部１ｃが冷却され、よって、電気的接続部１ｃに突設された放電電極７が冷却される。放電電極７が冷却されると、結露水として空気中の水分が放電電極７に結露する。つまり、放電電極７の冷却によって放電電極７に水が供給されることになる。一方、冷却の際に発生したペルチェ素子１の熱は放熱用通電部材１ｄから放出される。
【００１８】
そして、放電電極７上で結露水が付着した状態で、高電圧印加部１１により放電電極７に高電圧を印加すると、この結露水の静電霧化が生じる。この静電霧化では、大量の帯電微粒子水が発生する。既に述べたように、帯電微粒子水はラジカルを含み、その典型的なサイズは数nmから数十nmである。帯電微粒子水はfine water droplets又はナノサイズミストとも呼ばれている。
【００１９】
図１はスイッチング電源回路２を降圧チョッパ回路として構成した例を示す。スイッチング電源回路２は、スイッチング素子３、インダクタ１３、出力側の平滑コンデンサ（以下コンデンサと称する）４、ダイオード１４、増幅回路６、スイッチング素子制御回路（スイッチング素子制御器）ＩＣを備えている。また、図１において符号１６、１７はそれぞれコンデンサを示している。
【００２０】
本実施形態において、スイッチング素子３はＰ型のＭＯＳＦＥＴである。スイッチング素子３のゲート端子は、抵抗Ｒ４を介して、スイッチング素子制御回路ＩＣに接続され、スイッチング素子３はスイッチング素子制御回路ＩＣからＰＷＭ出力を受け付ける。スイッチング素子３は、ＰＷＭ制御信号がＬｏｗ状態の時にＯＮ状態となり、ＰＷＭ制御信号がＨｉｇｈ状態の時にＯＦＦ状態となる。
【００２１】
図１に示すように、スイッチング素子３のソース端子は電源（図示せず）に接続され、スイッチング素子３のドレイン端子は、インダクタ１３とコンデンサ４とによって構成されるＬＣフィルタに接続される。具体的には、ドレイン端子はインダクタ１３を介して、コンデンサ４の＋端子に接続される。
【００２２】
コンデンサ４の両端はペルチェ素子１に接続される。即ち、ＬＣフィルタによって平滑化されたスイッチング素子３の出力は、ペルチェ素子１に供給され、これによりペルチェ素子１は冷却される。
【００２３】
増幅回路（増幅器）６は、ＬＣフィルタからの電流又は電圧を増幅し、スイッチング素子制御回路ＩＣに出力する。本実施形態において、増幅回路６は、オペアンプＯＰと、増幅回路６の増幅率を決める２つの抵抗Ｒ１、Ｒ２と、を備える非反転増幅回路である。抵抗Ｒ１はオペアンプＯＰの反転入力端子と出力端子との間を接続する。抵抗Ｒ２はオペアンプＯＰの反転入力端子とアースとの間を接続する。オペアンプＯＰの非反転入力端子は、抵抗Ｒ３を介して、コンデンサ４の＋端子に接続される。オペアンプＯＰからの出力は、スイッチング素子制御回路ＩＣに受け付けられる。
【００２４】
増幅回路６は、オペアンプＯＰのもつ応答遅れ（遅延）特性により、ＬＣフィルタからの出力を遅延させる。また、増幅回路６はＬＣフィルタからの出力を、その最大レベルが、スイッチング素子制御回路ＩＣがスイッチング素子をオフ状態にするレベルに達するように増幅する。この増幅率は、増幅回路６が電流−電圧増幅回路の場合で１２０程度、電圧−電圧増幅の場合で２０程度である。ただし、この増幅率は、例えばペルチェ素子１、インダクタ１３、コンデンサ４の電気的特性に応じて適宜設定されるので、本発明はこれらの値に限定されない。
【００２５】
このような増幅回路６の出力に基づいて、スイッチング素子制御回路ＩＣはスイッチング素子３を間欠発振させる（後述）。
【００２６】
スイッチング素子制御回路ＩＣは、ＰＷＭ制御信号をスイッチング素子３に出力して、スイッチング素子３のオン状態及びオフ状態を制御する。ＰＷＭ制御信号がＬｏｗ状態となるかＨｉｇｈ状態となるかは、スイッチング素子制御回路ＩＣが受け付ける増幅回路６からの出力のレベルに依存する。即ち、このレベルが所定の閾値（例えば閾値電圧）よりも低い間は、ＰＷＭ制御信号がＬｏｗ状態となり、その結果、スイッチング素子３はオン状態となる。逆に、このレベルが所定の閾値よりも高い間は、ＰＷＭ制御信号がＨｉｇｈ状態となり、その結果、スイッチング素子３はオフ状態になる。
【００２７】
スイッチング素子制御回路ＩＣは、所定の周波数をもった発振信号を発生する発信器（図示せず）を含んでもよい。この場合、スイッチング素子制御回路ＩＣが、増幅回路６を介さずにＬＣフィルタからの出力をフィードバック信号として受け付けると、スイッチング素子制御回路ＩＣはその出力のレベルに応じたデューティ比のＰＷＭ制御信号を出力する。即ち、スイッチング素子制御回路ＩＣは、ＬＣフィルタからの出力をリアルタイムに監視する。
【００２８】
しかしながら、本実施形態におけるスイッチング周波数は上述の発信器の周波数に依存しない。本実施形態では、スイッチング素子制御回路ＩＣがＬＣフィルタからの出力を、増幅回路６を介して受け付けるので、増幅回路６からの出力の変化は、増幅回路６の応答遅れ特性によって、ＬＣフィルタからの出力の変化に対して遅れる。従って、ＰＷＭ制御信号がＬｏｗ状態によってスイッチング素子３がオン状態になったときでも、増幅回路６からの出力はすぐに上昇しない。このため、スイッチング素子制御回路ＩＣはＰＷＭ制御信号をＬｏｗ状態に維持し、その結果、スイッチング素子３のオン状態が長くなる。その後、増幅回路６からの出力が上昇し、ＰＷＭ制御信号がＬｏｗ状態からＨｉｇｈ状態に切り替わる閾値を超えた時、スイッチング素子制御回路ＩＣはＰＷＭ制御信号をＨｉｇｈ状態に切り替える。従って、スイッチング素子３はオフ状態に切り替わり、ＬＣフィルタからの出力は下降を開始する。しかしながら、ＬＣフィルタからの出力は下降を開始したときでも、増幅回路６からの出力はその応答遅れ特性によって上昇を続ける。その後、増幅回路６からの出力が下降しても、増幅回路６の増幅によって、そのレベルは上記閾値よりも高く、スイッチング素子制御回路ＩＣはしばらくの間、ＰＷＭ制御信号のＨｉｇｈ状態を維持する。その後、ＬＣフィルタからの出力は更に下降し、増幅回路６からの出力が上記閾値よりも低くなる。その結果、スイッチング素子制御回路ＩＣは再びＰＷＭ制御信号をＬｏｗ状態に切り替えて、スイッチング素子３をオン状態にする。
【００２９】
このようにして、スイッチング素子３は間欠発振する。この場合、図１におけるＶ点での波形は図２に示すものとなる。例えば、この間欠発振におけるスイッチング周波数、デューティ比はそれぞれ４０〜６０ｋＨｚ、１０〜２０％である。ただし、本発明はこれらの値に限定されない。
【００３０】
一方、増幅回路６を介さずにＬＣフィルタからの出力をスイッチング素子制御回路ＩＣにフィードバックさせる場合、スイッチング素子３は連続発振し、Ｖ点における波形は、図３に示すものとなる。なお、この場合のスイッチング素子制御回路ＩＣは上述の発信器を含んでおり、図３に示す波形の周波数及びデューティ比は、例えば、それぞれ３００ｋＨｚ、１０〜２０％である。
【００３１】
本実施形態によれば、スイッチング素子３を間欠発振させることができる。従って、増幅回路６を設けない従来の冷却制御回路における連続発振に比べて、デューティ比を維持したままスイッチング周波数を低くさせることが可能である。従って、ペルチェ素子の温度上昇を抑制することができる。
【００３２】
また、このように温度上昇が抑制できるので、スイッチング素子３のスイッチング速度を落とし、ノイズを抑制することが可能となる。
【００３３】
なお、本実施形態に係る図１の回路では、ＬＣフィルタ（コンデンサ４）での出力電圧が増幅回路６を介してスイッチング素子制御回路ＩＣにフィードバックされている。しかしながら、ＬＣフィルタ（コンデンサ４）での出力電流が増幅回路６を介してフィードバックされてもよい。何れの場合でも、増幅回路６の応答遅れ特性を利用して、スイッチング素子３を間欠発振させることが可能である。
【００３４】
なお、ペルチェ素子１は図４に示す実施形態のものにのみ限定されず、一対のＰ型半導体１ａとＮ型半導体１ｂよりなる素子を複数直列に接合した構造のものであってもよい。
【００３５】
電気的接続部１ｃと放電電極７は別々に形成され、放電電極７の後端部が電気的接続部１ｃに固定されてもよい。
【００３６】
また、本実施形態に係る静電霧化装置において、対向電極９は省略されてもよい。
【符号の説明】
【００３７】
１  ペルチェ素子
３  スイッチング素子
４  コンデンサ
６  増幅回路
１３  インダクタ
ＩＣ  スイッチング素子制御回路
【図１】
2011091391.tif 000003
【図２】
2011091391.tif 000004
【図３】
2011091391.tif 000005
【図４】
2011091391.tif 000006