(57)【要約】【課題】ゲートドライブ回路や半導体スイッチに製造ばらつきがあっても、各出力ゲート用電源のトランス出力電圧に大きなばらつきを発生させることなく、寿命および信頼性を改善した高周波交流電源装置を提供すること。【解決手段】半導体スイッチと、半導体スイッチを駆動するゲート回路と、ゲート回路に電圧源を供給するトランスと、トランスの２次側の巻き線に並列に接続された抵抗とを備えるユニットを複数設け、ユニットの前記半導体スイッチ同士を直列に接続し、ユニットの各トランスの１次側の巻き線を直列に接続して駆動電力を供給することにより、ゲート用電源の出力電圧の安定性を改善した。【選択図】図１
2011259665.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチと、前記半導体スイッチを駆動するゲート回路と、前記ゲート回路に電圧源を供給するトランスと、前記トランスの２次側の巻き線に並列に接続された抵抗とを備えるユニットを複数設け、
前記ユニットの前記半導体スイッチ同士を直列に接続し、
前記ユニットの各トランスの１次側の巻き線を直列に接続して駆動電力を供給することを特徴とする高周波交流電源装置。
【請求項２】
各ユニットのトランスの２次側は、整流平滑回路とドロッパ回路とを備えたとことを特徴とする請求項１に記載の高周波交流電源装置。
【請求項３】
各ユニットのトランスの２次側は、直列に接続されたインダクタを備えたことを特徴とする請求項１または２に記載の高周波交流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ等を構成する複数の半導体スイッチを有し、これらの半導体スイッチをスイッチング動作させ高周波交流電力を供給する、高周波交流電源装置に関するものである。
【背景技術】
【０００２】
従来の高周波交流電源装置では、直流電圧を高速でスイッチングする複数の半導体スイッチにゲート駆動用電力を供給する方法として、２次巻線が巻回された円環状のトランスコア中空部を１次巻線が貫通した複数の絶縁トランスが１次巻線を共通として直列に接続され、各２次巻線より半導体スイッチを駆動するゲートドライブ回路に絶縁電源を供給していた（例えば特許文献１参照）。
【０００３】
【特許文献１】特開２００９−２８４５６２号広報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の構成では、高周波交流電源装置に接続される各ゲートドライブ回路と各半導体スイッチには製造ばらつきがあるため、多出力ゲート用電源のトランス出力電圧にアンバランスが発生する。出力電圧にアンバランスが発生すると、各半導体スイッチのゲート電圧の値にばらつきが生じ、各半導体スイッチの立ち上がり・立下り時間が変化し、スイッチングのタイミングが変化する。スイッチングの遅い半導体スイッチには高電圧が印加されるため、半導体スイッチのスイッチングロス、オンロスが増大し、装置の寿命、信頼性が著しく低下する問題があった。
【０００５】
上記問題を解決するための従来手法として、半導体スイッチの選別を行うことにより製造ばらつきを極力小さくし、多出力ゲート用電源のトランス出力電圧のアンバランスを小さく抑えるという方法があった。しかし、半導体スイッチを選別するため、コスト高になる問題があった。
【０００６】
また、半導体スイッチがスイッチングしていない場合、ゲートドライブ回路の消費電流は最も小さくなり負荷が軽くなるため、トランスの出力には高電圧が発生する。このとき、ゲートドライブ回路に定格電圧を超える高電圧が印加され、信頼性が著しく低下する恐れがあった。
【０００７】
本発明は、前記のような問題を解決するためになされたもので、多出力ゲート用電源の出力電圧安定性を改善した高周波交流電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
この発明に係る高周波交流電源装置は、半導体スイッチと、半導体スイッチを駆動するゲート回路と、ゲート回路に電圧源を供給するトランスと、トランスの２次側の巻き線に並列に接続された抵抗とを備えるユニットを複数設け、ユニットの半導体スイッチ同士を直列に接続し、ユニットの各トランスの１次側の巻き線を直列に接続して駆動電力を供給するものである。
【発明の効果】
【０００９】
この発明によれば、多出力ゲート用電源の負荷であるゲートドライブ回路と半導体スイッチがばらついた場合でも多出力ゲート用電源の出力電圧アンバランスが抑えられるとともに、半導体スイッチがスイッチングしていない軽負荷時に多出力ゲート用電源の出力電圧が高くなるのを抑えることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１による高周波交流電源装置の基本的な構成を示す回路構成図である。負荷としては、レーザ出力を得る放電管を接続している。
【００１１】
図１において、負荷である放電管１は、誘電体コンデンサ２と放電抵抗３を含んでいる。フルブリッジインバータの４つのアームＡ１〜Ａ４を構成する複数の高電圧スイッチ５は、中点を接地された直流高圧電源８の直流電圧Ｅａ／２を高速でスイッチングして高周波交流電圧に変換し出力リアクトル４を介して放電管１に供給する。各高電圧スイッチ５は直列接続された複数のＦＥＴ等の半導体スイッチで構成され、各半導体スイッチは各ゲート回路６によって駆動される。各ゲート回路６は多出力ゲート用電源７から駆動用電力を供給されると共に、制御回路９から光発振器１０、光ファイバ１１を介してオン・オフ用の制御信号を供給される。制御回路９は、フルブリッジインバータを制御する一般的なＰＷＭジェネレータである。
【００１２】
図２に、制御回路９から出力される制御信号Ｓ１〜Ｓ４と出力電圧Ｖｏｕｔのタイミングチャートの一例を示す。制御信号Ｓ１〜Ｓ４は、オン時間がオフ時間よりも２ｔｄ短いオン・オフ信号で、制御信号Ｓ３、Ｓ４は制御信号Ｓ１、Ｓ２よりも位相が１８０度進んだオン・オフ信号である。前記のようにオン時間をオフ時間よりも２ｔｄ短くすることで制御信号Ｓ１、Ｓ２と制御信号Ｓ３、Ｓ４の立ち上がり、立下りのタイミングが同じにならないようにデッドタイムｔｄが設けられる。制御信号Ｓ１、Ｓ２がオンのときに、出力電圧Ｖｏｕｔは＋Ｅａ、制御信号Ｓ３、Ｓ４がオンのときに、出力電圧Ｖｏｕｔは−Ｅａとなり±Ｅａの高周波交流電圧が出力される。前記Ｓ１〜Ｓ４のオン・オフ信号を光発振器１０で光に変換し光ファイバ１１を介してゲート回路６に伝送する
【００１３】
前記の構成では、高電圧スイッチ５が直接高電圧をスイッチングするため、昇圧トランスは不要となる。そのため、高電圧スイッチ５で構成されるフルブリッジインバータの出力端から負荷までのインダクタンスは、挿入する出力リアクトル４によってほぼ決まる。負荷としてレーザ出力を得る放電管１を接続した場合には出力リアクトル４は十分に小さく選定できるため、インバータの周波数を高くすることができる。その結果として、放電電力を大きくすることができ、最終的にはレーザ出力強度も大きくできる。
【００１４】
図３は、多出力ゲート用電源７、ゲート回路６、高電圧スイッチ５の詳細図である。図４は、多出力ゲート用電源７のトランス部分の詳細構造を示す斜視図である。高電圧スイッチ５は直列多段接続された６個の半導体スイッチ２０で構成され、ゲート回路６は各半導体スイッチ２０にゲート信号を供給する６個のゲートドライブ回路１９で構成されている。多出力ゲート用電源７は、商用電源１２、ＡＣ／ＤＣコンバータ１３、トランスドライブ回路１４、６個のトランス１５、６個の整流平滑回路２５で構成されている。
【００１５】
トランスドライブ回路１４は、フルブリッジ回路といった一般的なスイッチング回路で、ＡＣ／ＤＣコンバータ１３からの出力電圧をスイッチングする。各トランス１５は、閉じた磁路を形成する複数のトランスコア１８、これらのトランスコアを貫通し直列接続された１次巻線１６、複数の１次巻線１６が外層に配置されたプリント基板２４、及びこの複数の直列１次巻線１６と空間距離を設けて各トランスコアに巻回された複数の２次巻線１７を有している。１次巻線１６は、多ピン端子台２２を介してプリント基板２１上に配設されている。複数の直列１次巻線１６はトランスドライブ回路１４に接続されると共に、各２次巻線１７には並列にブリーダ抵抗２６が接続され、各ゲートドライブ回路１９には整流平滑回路２５、インダクタ２７、コンデンサ２８及び、ドロッパ回路２９を介してゲート電源を供給する。全体としては、トランス１５、整流平滑回路２５、ブリーダ抵抗２６、インダクタ２７、コンデンサ２８、ドロッパ回路２９、ゲートドライブ回路１９、半導体スイッチ２０が１つのユニットを形成しており、６つのユニットが一組で多出力ゲート用電源７、ゲート回路６、高電圧スイッチ５からなる１つのセットを構成している。
【００１６】
図５に、ドロッパ回路２９の回路図を示す。ベースエミッタ間電圧Ｖｂｅ［Ｖ］のＮＰＮトランジスタ３０のベースとＧＮＤ間にツェナ電圧Ｖｚｄ［Ｖ］のツェナーダイオード３１が接続され、ＮＰＮトランジスタ３０のベースとコレクタ間に抵抗３２が接続される。整流平滑回路２５で整流された直流電圧はＮＰＮトランジスタ３０のコレクタとＧＮＤ間に入力され、ＮＰＮトランジスタ３０のエミッタとＧＮＤ間より、（Ｖｚｄ−Ｖｂｅ）［Ｖ］に安定化された出力電圧Ｖｏが出力される。
【００１７】
前記の構成において、商用電源１２からの電流がＡＣ／ＤＣコンバータ１３に入力されると、ＡＣ／ＤＣコンバータ１３からはトランスドライブ回路１４を駆動する直流電圧が出力される。トランスドライブ回路１４がスイッチング動作し、各トランス１５の直列１次巻線１６に交流信号が流れ、各２次巻線１７に発生した交流電圧は整流平滑回路２５、インダクタ２７及びドロッパ回路２９を介して、直流電圧に平滑・定電圧化されて各ゲートドライブ回路１９に供給される。
【００１８】
各ゲートドライブ回路１９には光ファイバ１１を通してオン・オフ信号が伝送されており、ゲートドライブ回路１９から各半導体スイッチ２０にスイッチング信号が供給される。半導体スイッチ２０はそれぞれ直列に接続されているため、１つの耐圧が小さくても全体としては高い電圧のスイッチが可能となる。
【００１９】
多出力ゲート用電源７に接続される各ゲートドライブ回路１９と各半導体スイッチ２０には、製造ばらつきがある。各ゲートドライブ回路１９と各半導体スイッチ２０の製造ばらつきについて、半導体スイッチ２０としてＭＯＳＦＥＴを使用した場合を例に説明する。図６は、半導体スイッチ２０の入力容量と端子間容量の等価回路である。半導体スイッチ２０の入力容量ＣｉｓｓはＣｉｓｓ≒Ｃ（ＧＤ）＋Ｃ（ＧＳ）と表せるので、Ｃｉｓｓのばらつきはゲート−ドレイン間の容量Ｃ（ＧＤ）およびゲート-ソース間の容量Ｃ（ＧＳ）のばらつきで決定する。
【００２０】
図７に、ＭＯＳＦＥＴのデバイス構造図を示す。ゲートドレイン間の容量Ｃ（ＧＤ）はゲート酸化膜ＳｉＯ２の厚みで決定し、ゲートソース間の容量Ｃ（ＧＳ）はゲート酸化膜ＳｉＯ２の厚みとゲート電極−ドレイン電極間の層間膜の厚みで決定する。ゲート電極−ドレイン電極間の層間膜の厚みの製造許容ばらつきは１０〜２０％程度であるため、半導体スイッチ２０の入力容量Ｃｉｓｓのばらつきは１０〜２０％程度であると考えられる。
【００２１】
一方、入力容量Ｃｉｓｓの半導体スイッチ２０を充電するときの電流、すなわち、多出力ゲート用電源７の各出力電流の波形は、図８に示すように、最初に突入電流Ｉｏ＿ｐｅａｋが流れ、その後、出力電流は急激に減少する。ここで、多出力ゲート用電源７の内部にあるトランス１５の出力電流Ｉｏを考えると、半導体スイッチ２０の入力容量Ｃｉｓｓが大きくなると、突入電流Ｉｏ＿ｐｅａｋが大きくなり、出力電流Ｉｏの変動率ｄＩｏ／ｄｔが大きくなることになる。
【００２２】
トランスの入出力電圧の関係は、式（１）で表わすことが出来る。
【００２３】
【数１】
2011259665.tif 000003
【００２４】
式（１）において、ＬＬＡはトランス１次側漏れインダクタンス、ＬＬＢはトランス２次側漏れインダクタンス、ＮＡはトランス１次巻線数、ＮＢはトランス２次巻線数、Ｖｉｎはトランス入力電圧、Ｖｏはトランス出力電圧、Ｉｏは出力電流を表す。式(1)より、トランスの漏れインダクタンスＬＬＡ、ＬＬＢが大きいほど、またトランス出力電流Ｉｏの変動率ｄＩｏ／ｄｔが大きいほど、出力電圧Ｖｏが低下することが分かる。
【００２５】
特許文献１に記載されるような１次巻線が複数のトロイダルコアの中空部を直列に貫通したトランスでは、トランスの漏れインダクタンスが非常に大きい。その結果、入力容量Ｃｉｓｓのばらつきを反映した変動率ｄＩｏ／ｄｔのばらつきが、トランス出力電圧Ｖｏのばらつきに大きく反映されてしまう。トランスの出力電圧Ｖｏに大きなばらつきが発生すると、各ゲートドライブ回路のゲート電圧にばらつきが発生し、その結果としてＭＯＳＦＥＴのスイッチングの立ち上がり、立下り時間が大きく変化する。スイッチングの遅いＭＯＳＦＥＴのドレイン−ソース間には高い電圧が印加されるため、ＭＯＳＦＥＴのスイッチングロス、オンロスが増大し、装置の信頼性・寿命が著しく低下してしまう。すなわち、半導体スイッチの製造ばらつきの影響が、装置の信頼性・寿命の低下に大きく反映されることになる。
【００２６】
この実施の形態１による発明による高周波交流電源装置では、多出力ゲート用電源７の各トランス２次巻線１７に並列にブリーダ抵抗２６を接続している。これにより、ブリーダ抵抗２６にゲートドライブ回路１９および半導体スイッチ２０の製造ばらつきに起因する出力電流のばらつきよりも十分大きな電流を定常的に流すことで、製造ばらつきに起因する出力電流の変動率ｄＩｏ／ｄｔを相対的に小さくしている。その結果、出力電圧Ｖｏのばらつきを小さくすることができ、装置の信頼性・寿命の低下を小さくすることができる。
【００２７】
次に、特許文献１に記載されるような高周波交流電源装置において、半導体スイッチがスイッチングしていない場合を考える。このとき、ゲートドライブ回路の消費電流は最も小さく負荷が軽くなり、トランスの出力において巻数比以上の高電圧が発生することがある。この現象によって、ゲートドライブ回路に定格電圧を超える高電圧が印加されることもあり、信頼性を著しく低下させていた。
【００２８】
この実施の形態１による発明による高周波交流電源装置では、多出力ゲート用電源７の各トランス２次巻線１７に並列にブリーダ抵抗２６を接続している。そのため、各トランス１５の２次側の平滑コンデンサの容量や整流ダイオードの順方向電圧Ｖｆのばらつきによる出力電流Ｉｏのばらつきよりも十分に大きな電流をブリーダ抵抗２６に定常的に流すことで、製造ばらつきに起因する出力電流の変動ｄＩｏ／ｄｔが相対的に小さくなり出力電圧Ｖｏのアンバランスが抑えられる。多出力ゲート用電源７の各出力が高電圧になるのを抑制できるため、装置全体の信頼性、安全性が向上する。
【００２９】
また、この実施の形態１による発明ではブリーダ抵抗２６に加えて、トランス２次巻線１７に直列にインダクタ２７を接続している。トランス２次巻線１７に直列にインダクタ２７を接続することにより、入力容量Ｃｉｓｓの半導体スイッチ２０を充電する際に流れる突入電流Ｉｏ＿ｐｅａｋが低下し、出力電流Ｉｏの変動率ｄＩｏ／ｄｔが減少する。式（１）に示したように、出力電流Ｉｏの変動率ｄＩｏ／ｄｔのばらつきがトランス出力電圧Ｖｏのばらつきに大きく反映される。この実施の形態１による発明では、インダクタ２７を接続することによってｄＩｏ／ｄｔの大きさそのものが小さくなるので、ｄＩｏ／ｄｔのばらつきも小さくなり、トランス出力電圧Ｖｏの変動が小さくなる。
【００３０】
さらに、インダクタ２７をコンデンサ２８の前段に接続することにより、これら２つからなるローパスフィルタが構成される。ローパスフィルタの共振周波数を半導体スイッチのスイッチング周波数よりも若干高めに設定することで、高周波ノイズが除去され、低ノイズの高周波交流電源装置が得られる。
【００３１】
従来、所望の定電圧を得るため、平滑後の出力電圧を三端子レギュレータ等のフィードバック制御機能を有するシリーズレギュレータで降圧し、定電圧化していた。三端子レギュレータのリップル電圧除去比は周波数が高くなるにつれて低下し、周波数が１００ｋＨｚと高くなると平均して約２０ｄＢもリップル電圧除去比が低下する。このように、三端子レギュレータの周波数特性は低く、半導体スイッチを数ＭＨｚの高周波で駆動するゲートドライブ回路に電源供給するような場合、三端子レギュレータでは内部回路のフィードバック制御が負荷変動に追従することができず、出力電圧を定電圧化できないため、高周波交流電源装置の半導体スイッチのスイッチング周波数を高くすることが困難だった。
【００３２】
また、負荷電流の変動が速い場合、従来の三端子レギュレータなどフィードバック制御機能を有する定電圧回路では、フィードバック制御によるフィードバックに遅延が生じるため、負荷電流の変動に追従することができず、出力電圧を定電圧化出来ないといった問題があった。
【００３３】
この実施の形態１による発明を用いれば、ドロッパ回路２９は図５に示すようにツェナーダイオード３１で電圧を降圧しておりフィードバック制御を行っていないため、出力電圧はツェナーダイオード３１の定数で決定され、負荷電流の変動が速い場合でも出力電圧を安定化することができ、装置の信頼性・安全性が向上する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１による高周波交流電源装置の基本的な構成を示す回路構成図である。
【図２】本発明の実施の形態１による制御回路の出力信号の一例を示す波形図である。
【図３】本発明の実施の形態１による多出力ゲート用電源を含む要部の構成を示す回路構成図である。
【図４】本発明の実施の形態１による多出力ゲート用電源のトランス部分の構成を示す斜視図である。
【図５】本発明の実施の形態１による多出力ゲート用電源のドロッパ回路の構成を示す回路図である。
【図６】本発明の実施の形態１によるＭＯＳＦＥＴの入力容量と端子間容量を示す等価回路図である。
【図７】本発明の実施の形態１によるＭＯＳＦＥＴのデバイス構造図である。
【図８】本発明の実施の形態１による多出力ゲート用電源の出力電流の波形図である。
【符号の説明】
【００３５】
１  放電管
２  誘電体コンデンサ
３  放電抵抗
４  出力リアクトル
５  高電圧スイッチ
６  ゲート回路
７  多出力ゲート用電源
８  直流高圧電源
９  制御回路
１０  光発信器
１１  光ファイバ
１２  商用電源
１３  ＡＣ／ＤＣコンバータ
１４  トランスドライブ回路
１５  トランス
１６  １次巻き線
１７  ２次巻き線
１８  トランスコア
１９  ゲートドライブ回路
２０  半導体スイッチ
２１  プリント基板
２２  多ピン端子台
２３  台座
２４  プリント基板
２５  整流平滑回路
２６  ブリーダ抵抗
２７  インダクタ
２８  コンデンサ
２９  ドロッパ回路
３０  ＮＰＮトランジスタ
３１  ツェナーダイオード
３２  抵抗
【図１】
2011259665.tif 000004
【図２】
2011259665.tif 000005
【図３】
2011259665.tif 000006
【図４】
2011259665.tif 000007
【図５】
2011259665.tif 000008
【図６】
2011259665.tif 000009
【図７】
2011259665.tif 000010
【図８】
2011259665.tif 000011