(57)【要約】【課題】回路設計や回路レイアウトでは十分に対応できない場合であっても、リセットレベルのばらつきを抑え、画質の劣化を抑制することができる固体撮像装置を提供する。【解決手段】画素アレイ１０の画素列に対応してそれぞれ配置され、画素１１から出力される信号の電圧に応じたデジタル信号を出力する複数の変換部３０ａを有し、画素１１のリセットレベルを行単位で変換部３０ａを介して取得し、当該取得したリセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、変換部３０ａの特性を調整する。【選択図】図２
2011109612.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が行列状に配列された画素アレイと、
前記画素アレイの画素列に対応してそれぞれ配置され、前記画素から出力される信号の電圧に応じたデジタル信号を出力する複数の変換部と、
画素のリセットレベルを行単位で前記変換部を介して取得し、当該取得したリセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、前記変換部の特性を調整する調整部と、を備えた固体撮像装置。
【請求項２】
前記変換部は、
前記画素から出力される信号と段階的に値が変化する参照信号とを比較する比較手段と、
前記比較手段による比較結果に基づき、前記画素から出力される信号と前記参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段と、を有し、
前記調整部は、
前記リセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、前記変換部の特性として、前記比較手段のスルーレート及び前記参照信号のオフセットレベルのうち少なくとも一つを調整する
請求項１に記載の固体撮像装置。
【請求項３】
前記調整部は、
前記画素のリセットレベルを行単位で取得し前記変換部の特性を調整する処理を、当該固体撮像装置の電源投入後の所定期間内に行う
請求項１又は２に記載の固体撮像装置。
【請求項４】
前記調整部は、
前記画素のリセットレベルを行単位で取得し前記変換部の特性を調整する処理を、所定間隔毎に行う
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記調整部は、
電源変化又は温度変化を検出する検出手段を有し、当該検出手段の検出結果が所定の条件を満たすときに、前記画素のリセットレベルを行単位で取得して、前記変換部の特性を調整する
請求項１〜４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の技術に関する。詳細には、行列状に配列された画素から出力される信号の電圧に応じたデジタル信号を出力する変換部を備えた固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラなど、撮像装置を用いて画像を撮像して保存できる撮像機器が広く普及している。このような撮像機器に用いる撮像装置としては、ＣＣＤ型固体撮像装置が最も一般的であったが、近年では、撮像装置の一層の多画素化が進んでおり、そのため、ＣＭＯＳ型固体撮像装置が注目されている。ＣＭＯＳ型固体撮像装置は、画素信号のランダムアクセスが可能である点や、ＣＣＤ型固体撮像装置と比較して読み出しが高速で、高感度、低消費電力といった特徴がある。
【０００３】
ＣＭＯＳ型固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素アレイと、画素の列配列に対応してそれぞれ配置され、画素から出力される信号の電圧に応じたデジタル信号を出力する複数の変換部を備えている。この変換部は画素列（カラム）毎に配置されるため、カラム回路とも呼ばれる。
【０００４】
この種の固体撮像装置では、画素のリセット時の出力信号と画素の光電変換時の出力信号とにより、同一信号経路上の固定ノイズ成分を相関二重サンプリング（以下、「ＣＤＳ」と呼ぶ。）することで、画素毎、または変換部毎のばらつきを抑えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９３３７３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、画素のリセット時の出力信号のレベル（以下、「リセットレベル」とも呼ぶ。）のばらつきにより、変換部のダイナミックレンジから外れたときには、ＣＤＳ後の信号が正常に出力されず、画質に大きな影響を及ぼしていた。
【０００７】
そのため、従来では、リセットレベルのばらつきを抑えるために、トランジスタのばらつき、周囲環境変動、動作モードでの変動などを考慮して、回路設計や回路レイアウトを工夫して対応していた。
【０００８】
しかしながら、回路設計や回路レイアウトでは十分にリセットレベルのばらつきを抑えることができない場合があり、このような場合には、画質の劣化を抑制することが十分に行うことができない。
【０００９】
そこで、本発明は、回路設計や回路レイアウトでは十分に対応できない場合であっても、リセットレベルのばらつきによる影響を抑え、画質の劣化を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
そこで、上記課題を解決するために、請求項１に記載の発明は、固体撮像装置において、光電変換を行う複数の画素が行列状に配列された画素アレイと、前記画素アレイの画素列に対応してそれぞれ配置され、前記画素から出力される信号の電圧に応じたデジタル信号を出力する複数の変換部と、画素のリセットレベルを行単位で前記変換部を介して取得し、当該取得したリセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、前記変換部の特性を調整する調整部とを備えることとした。
【００１１】
また、請求項２に記載の発明は、請求項１に記載の固体撮像装置において、前記変換部は、前記画素から出力される信号と段階的に値が変化する参照信号とを比較する比較手段と、前記比較手段による比較結果に基づき、前記画素から出力される信号と前記参照信号との大小関係が入れ替わる時間量をデジタル値として出力するアナログデジタル変換手段とを有し、前記調整部は、前記リセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、前記変換部の特性として、前記比較手段のスルーレート及び前記参照信号のオフセットレベルのうち少なくとも一つを調整することとした。
【００１２】
また、請求項３に記載の発明は、請求項１又は２に記載の固体撮像装置において、前記調整部は、前記画素のリセットレベルを行単位で取得し前記変換部の特性を調整する処理を、当該固体撮像装置の電源投入後の所定期間内に行うこととした。
【００１３】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の固体撮像装置において、前記調整部は、前記画素のリセットレベルを行単位で取得し前記変換部の特性を調整する処理を、所定間隔毎に行うこととした。
【００１４】
また、請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の固体撮像装置において、前記調整部は、電源変化又は温度変化を検出する検出手段を有し、当該検出手段の検出結果が所定の条件を満たすときに、前記画素のリセットレベルを行単位で取得して、前記変換部の特性を調整することとした。
【発明の効果】
【００１５】
本発明の固体撮像装置によれば、変換部の特性を調整する調整部を備えるようにしたため、回路設計や回路レイアウトでは十分に対応できない場合であっても、リセットレベルのばらつきによる影響を抑えて、画質の劣化を抑制することができる
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る固体撮像装置の構成を示す図である。
【図２】本実施形態に係る固体撮像装置の構成を示す図である。
【図３】図２に示す画素を構成する画素の構成の一例を示す図である。
【図４】図２に示すコンパレータの構成を示す図である。
【図５】制御回路による変換部の調整動作の流れを示す図である。
【図６】制御回路による変換部の調整動作の流れを示す図である。
【図７】制御回路による変換部の調整動作の一例を示す図である。
【図８】制御回路による変換部の調整動作の一例を示す図である。
【図９】制御回路による変換部の調整動作を説明するための図である。
【図１０】制御回路による変換部の調整動作の他の流れを示す図である。
【図１１】制御回路による変換部の調整動作の他の流れを示す図である。
【発明を実施するための形態】
【００１７】
本実施形態に係る固体撮像装置は、光電変換を行う複数の画素が行列状に配列された画素アレイと、画素の列配列に対応してそれぞれ配置され、画素から出力される信号の電圧に応じたデジタル信号を出力する複数の変換部とを備えている。
【００１８】
さらに、固体撮像装置は、画素のリセットレベルを行単位で変換部を介して取得し、当該取得したリセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、変換部の特性を調整する調整部を備えている。
【００１９】
このように調整部を設け、変換部の特性を調整することで、回路設計や回路レイアウトでは十分に対応できないリセットレベルのばらつきがあった場合でも、歩留まりを向上させることができる。
【００２０】
画素のリセットレベルのばらつきは、列方向のばらつきよりも行方向のばらつきの方が大きい。そのため、行方向の画素のリセットレベルの平均値やばらつきから変換部の特性を調整することで、画素のリセットレベルのばらつきによる影響を抑え、これにより、画素から出力される信号が変換部のダイナミックレンジから外れることを防止することができる。
【００２１】
以下、本実施形態に係る固体撮像装置の具体的構成の一例について図面を参照して説明する。なお、以下に説明する固体撮像装置は、カラムＡＤＣ方式のＣＭＯＳ型固体撮像装置である。このカラムＡＤＣ方式の固体撮像装置は、画素アレイの画素列毎に設けられた変換部において、画素から出力される信号を段階的に値が変化する参照信号を比較してこれらの信号の大小関係が入れ替わる時間量をデジタル値として出力するものである。
【００２２】
[１．固体撮像装置の全体構成]
本実施形態に係る固体撮像装置の具体的構成について、図１及び図２を参照して説明する。図１は、本実施形態に係るカラムＡＤＣ方式のＣＭＯＳ型固体撮像装置の構成例を示すブロック図、図２は、図１に示す固体撮像装置をより具体的に示すブロック図である。
【００２３】
図１に示すように、固体撮像装置１は、画素アレイ１０、垂直走査回路２０、変換部群３０、水平走査転送回路４０、制御回路５０、信号生成回路６０、アンプ回路（Ｓ／Ａ）７０、信号処理回路８０を有する。これらの構成要素のうち、画素アレイ１０、垂直走査回路２０、変換部群３０、水平走査転送回路４０、信号生成回路６０、並びにアンプ回路７０はアナログ回路により構成される。また、制御回路５０、信号処理回路８０はデジタル回路により構成される。
【００２４】
画素アレイ１０は、光電変換を行う複数の画素１１が行列状に配列されて構成される。各画素１１は、フォトダイオードや増幅回路などを有している。この画素アレイ１０の信号を順次読み出すために、必要なタイミング信号やクロック信号などを生成する制御回路５０、行アドレスや行走査を制御する垂直走査回路２０、および列アドレスや列走査を制御する水平走査転送回路４０が配置される。
【００２５】
画素アレイ１０は、ラインシャッタを使用した電荷の蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号ＶＳＬを変換部群３０に出力する。
【００２６】
変換部群３０は、画素アレイ１０の画素列（カラム毎）に対応してそれぞれ配置される複数の変換部３０ａを有する。各変換部３０ａは、画素１１から出力される信号の電圧に応じたデジタル信号を出力する。具体的には、変換部３０ａは、画素アレイ１０のアナログ出力を、参照信号ＲＡＭＰを使用したＡＰＧＡ対応積分型ＡＤ変換及びデジタルＣＤＳを行って、複数ビットのデジタル信号に変換して出力する。
【００２７】
変換部３０ａは、図２に示すように、コンパレータ３１、カウンタ３２、ラッチ３３を有している。コンパレータ３１は、画素アレイ１０の画素１１から出力される信号と段階的に値が変化する参照信号ＲＡＭＰとを比較し、これらの大小関係が入れ替わったときに、その出力を反転する比較手段である。この参照信号ＲＡＭＰは、ある傾きを持った線形に変化するスロープ波形であるランプ信号であり、信号生成回路６０により生成される。カウンタ３２は、画素アレイ１０から出力される信号と参照信号ＲＡＭＰとの大小関係が入れ替わる時間量である比較時間をカウントする。カウンタ３２とラッチ３３によりアナログデジタル変換手段が構成される。ラッチ３３は、カウンタ３２による比較時間のカウント結果を保持する。各ラッチ３３の出力は、例えば、２ｎビット幅の水平転送線にそれぞれ接続されており、各水平転送線に対応して設けられたアンプ回路７０により増幅される。コンパレータ３１の具体的な構成および機能ついては後で詳述する。
【００２８】
画素アレイ１０の列毎に設けられた垂直信号線に画素１１から読み出されたアナログ信号ＶＳＬは、コンパレータ３１で参照信号ＲＡＭＰと比較される。このとき、コンパレータ３１と同様に列毎に配置されたカウンタ３２が動作しており、参照信号ＲＡＭＰの電圧とカウンタ３２のカウンタ値が一対一の対応を取りながら変化することで垂直信号線に読み出されたアナログ信号ＶＳＬをデジタル信号に変換する。すなわち、参照信号ＲＡＭＰの電圧の変化は電圧の変化を時間の変化に変換するものであり、その時間をカウンタ３２によりある周期(クロック)で数えることでデジタル値に変換される。そして、アナログ信号ＶＳＬと参照信号ＲＡＭＰが交わったとき、コンパレータ３１の出力が反転し、カウンタ３２の入力クロックを停止し、カウンタ３２のカウント値をラッチ３３に保持させてＡＤ変換を完了させる。
【００２９】
以上のＡＤ変換期間終了後、水平走査転送回路４０により、各ラッチ３３に保持されたデータが、各水平転送線に転送され、アンプ回路７０を経て信号処理回路８０に入力され、所定の信号処理により２次元画像が生成される。信号処理回路８０では、縦線欠陥や点欠陥の補正、信号のクランプなどや、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理などが行われる。
【００３０】
以上のように構成された固体撮像装置１は、静止画出力モード、動画出力モードなど種々の動作モードを有しており、外部から入力される制御信号に基づいて、動作モードを切り替えるようにしている。
【００３１】
固体撮像装置１の制御回路５０は、画素１１のリセットレベルを行単位で変換部３０ａを介して取得し、当該取得したリセットレベルの平均値及びばらつきのうち少なくとも一つに基づき、変換部３０ａの特性を調整する調整部として機能するものである。画素１１のリセットレベルとは、画素１１をリセットしたときに出力される信号の電圧レベルである。
【００３２】
制御回路５０は、信号生成回路６０を制御することで、変換部３０ａの特性を調整する。この信号生成回路６０は、参照信号ＲＡＭＰを生成する参照信号生成回路６１と、後述するオートゼロ処理を行うためのリセット信号であるＰＳＥＬ信号やＮＳＥＬ信号を生成してコンパレータ３１を出力するＰＳＥＬ信号生成回路６２とを有している。制御回路５０は、リセットレベルの平均値やばらつきに基づいて、参照信号生成回路６１を制御し、参照信号ＲＡＭＰのオフセットレベルを調整することで、変換部３０ａの特性を変更する。また、制御回路５０は、ＰＳＥＬ信号生成回路６２を制御し、ＰＳＥＬ信号の立ち上がり波形を調整することで、コンパレータ３１のスルーレートを調整して変換部３０ａの特性を変更する。ＰＳＥＬ信号生成回路６２には、多数の出力トランジスタがそれぞれスイッチを介して並列に接続されており、これらのスイッチを制御することによって実質的な出力トランジスタの拡散幅サイズが増減され、ＰＳＥＬ信号の立ち上がり波形が調整される。
【００３３】
このように制御回路５０に調整部としての機能を設け、信号生成回路６０を制御して変換部３０ａの特性を調整することで、画素１１のリセットレベルのばらつきの抑制が回路設計や回路レイアウトでは十分に対応できない場合でも、歩留まりを向上させることができる。
【００３４】
以下、固体撮像装置１の特徴的部分である、変換部３０ａの特性の調整について説明する。説明は、画素アレイ１０を構成する各画素１１の構成、コンパレータ３１の構成、及び制御回路５０による調整動作について、順に説明する。
【００３５】
[２．画素１１の構成]
図３は、画素１１の構成の一例を示す図であり、４つのトランジスタで構成される画素の例を示す図である。
【００３６】
画素１１は、光電変換素子としてたとえばフォトダイオード１２を有し、この１個のフォトダイオード１２に対して、転送トランジスタ１３、増幅トランジスタ１４、選択トランジスタ１５、リセットトランジスタ１６の４つのトランジスタを能動素子として有する。これらのトランジスタは、垂直走査回路２０により制御される。
【００３７】
フォトダイオード１２は、入射光をその光量に応じた量の電荷に光電変換する。転送トランジスタ１３は、フォトダイオード１２とフローティングディフュージョン（以下、「ＦＤ」と呼ぶ。）との間に接続される。この転送トランジスタ１３のゲートに転送制御線ＬＴｘを通じて垂直走査回路２０から駆動信号が与えられることで、フォトダイオード１２で光電変換された電子がＦＤに転送される。
【００３８】
ＦＤには、増幅トランジスタ１４のゲートが接続されている。増幅トランジスタ１４は、選択トランジスタ１５を介して垂直信号線に接続され、画素１１外の定電流源１７とソースフォロアを構成している。そして、選択制御線ＬＳＥＬを通してアドレス信号が選択トランジスタ１５のゲートに与えられ、選択トランジスタ１５がオンすると、増幅トランジスタ１４はＦＤの電位を増幅してその電位に応じた電圧を垂直信号線に出力する。垂直信号線を通じて、各画素１１から出力された信号電圧は、変換部３０ａに出力される。
【００３９】
リセットトランジスタ１６は、電源ラインＬＶＤＤとＦＤとの間に接続される。このリセットトランジスタ１６のゲートに、リセット制御線ＬＲＳＴを通して垂直走査回路２０からリセット信号が与えられることで、ＦＤの電位が電源ラインＬＶＤＤの電位にリセットされる。
【００４０】
より具体的には、画素１１をリセットするときは、転送トランジスタ１３をオンし、フォトダイオード１２に蓄積された電荷を掃き捨てる。次に転送トランジスタ１３をオフし、フォトダイオード１２が光信号を電荷に変換し、蓄積する。読み出し時には、リセットトランジスタ１６をオンしてＦＤをリセットし、リセットトランジスタ１６をオフし、そのときのＦＤの電圧を増幅トランジスタ１４、選択トランジスタ１５を通して出力する。このときの出力が画素１１のリセット時の信号（リセットレベルの信号）であり、Ｐ相出力とも呼ばれる。
【００４１】
次に、転送トランジスタ１３をオンしてフォトダイオード１２に蓄積された電荷をＦＤに転送し、そのときのＦＤの電圧を増幅トランジスタ１４で出力する。このときに出力される信号が画素１１で光電変換された信号であり、Ｄ相出力とも呼ばれる。
【００４２】
Ｄ相出力とＰ相出力の差分を画素信号とすることで、画素１１毎の出力のＤＣ成分のばらつきだけでなく、ＦＤリセットノイズも画像信号から除去することができる。これらの動作は、たとえば転送トランジスタ１３、選択トランジスタ１５およびリセットトランジスタ１６の各ゲートが行単位で接続されていることから、１行分の各画素１１について同時に行われるものである。なお、Ｄ相出力とＰ相出力の差分を画素信号とする動作は、変換部３０ａによって実行される。
【００４３】
[３．コンパレータ３１の構成]
次に、固体撮像装置１のコンパレータ３１の構成を図４を参照して説明する。
【００４４】
図４に示すように、コンパレータ３１は、縦続接続された第１アンプ３５、第２アンプ３６を有している。
【００４５】
第１アンプ３５は、ＰＭＯＳトランジスタＰＴ１〜ＰＴ４、ＮＭＯＳトランジスタＮＴ１〜ＮＴ３、及びオートゼロ（ＡＺ）レベルのサンプリング容量としての第１のコンデンサＣ１，第２のコンデンサＣ２を有する。
【００４６】
第１アンプ３５は、差動増幅器であり、ＰＭＯＳトランジスタＰＴ１，ＰＴ２によりカレントミラー回路が構成され、ＮＭＯＳトランジスタＮＴ１，ＮＴ２によりＮＭＯＳトランジスタＮＴ３を電流源とする差動の比較部が構成されている。この第１アンプ３５では、画素アレイ１０から垂直転送線を介して入力されるアナログ信号ＶＳＬを参照信号ＲＡＭＰと比較部により比較し、比較結果に応じた電圧ＶＯＵＴ１を第２アンプ３６に出力する。
【００４７】
ＰＭＯＳトランジスタＰＴ３は、スイッチトランジスタとして機能し、ＮＭＯＳトランジスタＮＴ１のゲート−ドレイン間に接続される。また、ＰＭＯＳトランジスタＰＴ４も、スイッチトランジスタとして機能し、ＮＭＯＳトランジスタＮＴ２のゲート−ドレイン間に接続される。
【００４８】
参照信号ＲＡＭＰは、第１のコンデンサＣ１を介してＮＭＯＳトランジスタＮＴ１のゲートに入力され、アナログ信号ＶＳＬは、第２のコンデンサＣ２を介してＮＭＯＳトランジスタＮＴ２のゲートに入力される。
【００４９】
第１アンプ３５は、参照信号ＲＡＭＰとアナログ信号ＶＳＬの電圧レベルの大小によって、出力電圧ＶＯＵＴ１がＨｉｇｈレベルかＬｏｗレベルのどちらかになる回路である。この回路ではまず比較の判定基準電圧を決める必要があり、これを決める処理のことを以下、オートゼロ処理と呼ぶ。オートゼロ処理を行うときにはアナログ信号ＶＳＬ側には垂直信号線のリセットレベルを入力し、参照信号ＲＡＭＰ側には基準参照電圧を入力する。
【００５０】
ＰＭＯＳトランジスタＰＴ３，ＰＴ４のゲートには共通にオートゼロ処理を行うためのＰＳＥＬ信号が供給される。このＰＳＥＬ信号は、信号生成回路６０のＰＳＥＬ信号生成回路６２から出力される。このオートゼロ処理は、画素アレイ１０からのＰ相出力前に実行されるものであり、ＰＳＥＬ信号の立ち下がり及び立ち上がりによって実行される。まず、ＰＳＥＬ信号の立ち下がりタイミングでＰＭＯＳトランジスタＰＴ３，ＰＴ４がオンし、第１アンプ３５がオートゼロ状態となる。ＮＭＯＳトランジスタＮＴ１，ＮＴ２のゲート電圧が等しくなるところで動作点が決まり、回路が平衡する。
【００５１】
続いてＰＳＥＬ信号の立ち上がりタイミングでＰＭＯＳトランジスタＰＴ３，ＰＴ４がオフし、ＮＭＯＳトランジスタＮＴ１，ＮＴ２のゲートは共にフローティングになる。このとき、基準参照電圧とＮＭＯＳトランジスタＮＴ１のゲート電圧との差は第１のコンデンサＣ１に保持され、垂直信号線のリセットレベルの電圧とＮＭＯＳトランジスタＮＴ２のゲート電圧との差は第２のコンデンサＣ２に保持される。このようなオートゼロ処理を行った後は、アナログ信号ＶＳＬと参照信号ＲＡＭＰの大小を比較できる状態となる。
【００５２】
ＰＳＥＬ信号は、その立ち上がりがなだらかなほど、第１アンプ３５のスルーレートが改善される。そのため、ＰＳＥＬ信号の立ち上がりをなだらかにすることで、画素１１のリセットレベルのばらつきを改善することができる。
【００５３】
第２アンプ３６は、ＰＭＯＳトランジスタＰＴ５、ＮＭＯＳトランジスタＮＴ４，ＮＴ５、ＡＺレベルのサンプリング容量としての第３のコンデンサＣ３を有する。
【００５４】
第２アンプ３６は、ＰＭＯＳトランジスタＰＴ５及びＮＭＯＳトランジスタＮＴ４がカスコード接続されて増幅部を形成している。この第２アンプ３６では、第１アンプ３５からの出力電圧ＶＯＵＴ１を増幅して生成した電圧ＶＯＵＴ２を出力する。ＮＭＯＳトランジスタＮＴ５は、そのドレイン−ソースにはＮＭＯＳトランジスタＮＴ４のゲート−ドレインが接続され、そのゲートにはオートゼロ処理を行うためのＮＳＥＬ信号が供給される。このＮＳＥＬ信号はＰＳＥＬ信号と相補的な関係の信号であり、ＰＳＥＬ信号を印加するタイミングで信号生成回路６０から出力される。ＮＳＥＬ信号の立ち下がりタイミングでＮＭＯＳトランジスタＮＴ５がオンし、第２アンプ３６がオートゼロ状態となる。
【００５５】
続いてＮＳＥＬ信号の立ち上がりタイミングでＮＭＯＳトランジスタＮＴ５がオフし、ＰＭＯＳトランジスタＰＴ５のゲートフローティングになる。このとき、出力電圧ＶＯＵＴ２とＮＭＯＳトランジスタＮＴ５のゲート電圧との差は第３のコンデンサＣ３に保持される。このようにして、第２アンプ３６のオートゼロ処理が行われる。
【００５６】
[４．制御回路５０による調整動作]
次に、制御回路５０による調整動作について、図５〜図８を参照して説明する。
【００５７】
固体撮像装置１の制御回路５０は、電源が投入された後、図５に示すように、初期設定を行う（ステップＳ１０）。この初期設定は、図示しない外部の制御部から入力されるモード設定データに基づき、モード設定を行う処理である。例えば、外部の制御部から入力されるモード設定データが動画モードであるときには、制御回路５０は、固体撮像装置１を動画モードに設定する。
【００５８】
次に、制御回路５０は、変換部３０ａの特性の調整を行う（ステップＳ１１）。この調整処理において、制御回路５０は、垂直走査回路２０を制御して、画素アレイ１０から所定行の画素１１のリセットレベルを変換部３０ａに出力させる。そして、制御回路５０は、信号処理回路８０を介して行単位で画素１１のリセットレベルを取得し、行単位で画素１１のリセットレベルの平均値を演算する。さらに、制御回路５０は、演算したリセットレベルの平均値に基づいて、参照信号ＲＡＭＰのオフセットレベルの調整を行う。具体的な処理の説明は、図６を参照して後で詳述する。
【００５９】
変換部３０ａの特性の調整後、制御回路５０は、通常動作を開始する（ステップＳ１２）。この通常動作は、設定された動作モードでの動作であり、例えば、動画モードのときには、所定の解像度の画像信号を所定のフレームレートで出力する。
【００６０】
次に、制御回路５０は、モードの変更があるか否かを判定する（ステップＳ１３）。制御回路５０は、現在の動作モードとは異なる動作モードのモード設定データを図示しない外部の制御部から入力されたとき、モードの変更があったと判定する。この処理において、モードの変更があったと判定すると（ステップＳ１３：Ｙｅｓ）、制御回路５０は、変換部３０ａの調整処理を行う（ステップＳ１４）。この調整処理は、ステップＳ１１と同じ処理であり、図６を参照して後で詳述する。このようにすることで、動作モードによって画素１１のリセットレベルが異なる場合であっても、その影響を抑制することができる。
【００６１】
ステップＳ１４の処理が終了したとき、または、モードの変更がないと判定すると（ステップＳ１３：Ｎｏ）、制御回路５０は、電源がオフ状態に移行したか否かを判定する（ステップＳ１５）。電源がオフ状態に移行したと判定すると（ステップＳ１５：Ｙｅｓ）、制御回路５０は、処理を終了する。一方、電源がオフ状態に移行していないと判定すると（ステップＳ１５：Ｎｏ）、制御回路５０は、処理をステップＳ１２に戻す。
【００６２】
次に、図６を参照して、ステップＳ１１，Ｓ１４での調整処理について具体的に説明する。
【００６３】
図６に示すように、調整処理を開始すると、制御回路５０は、行単位のＰ相カウント動作を行う（ステップＳ２０）。具体的には、制御回路５０は、垂直走査回路２０を制御して、画素アレイ１０の１行目に配列された画素１１のＰ相出力を実行させる。行単位の画素１１のＰ相出力は、コンパレータ３１により参照信号ＲＡＭＰと比較されてカウンタ３２によりその差分に応じたカウントが行われ、このカウント値に応じたデジタル信号が信号処理回路８０に入力される。制御回路５０は、このデジタル信号に応じた値を信号処理回路８０から取得し、入力された行単位の画素１１のＰ相出力の平均値、すなわちリセットレベルの平均値Ａｖｅを演算する。なお、このとき、変換部３０ａのコンパレータ３１に入力される参照信号ＲＡＭＰのオフセットレベルは、制御回路５０により保持されているオフセット値ＰＯＦ（デフォルトのオフセット値ＰＯＦ）に基づいて決定される。このオフセット値ＰＯＦは、例えば、０（ＰＯＦｍｉｎ）〜１５（ＰＯＦｍａｘ）の範囲の値である。
【００６４】
次に、制御回路５０は、演算したリセットレベルの平均値Ａｖｅが予め設定された範囲内であるか否かを判定する（ステップＳ２１）。この処理において、リセットレベルの平均値Ａｖｅが予め設定された範囲ではないと判定すると（ステップＳ２１：Ｎｏ）、制御回路５０は、オフセット値ＰＯＦがＰＯＦｍａｘ又はＰＯＦｍｉｎとなっているか否かを判定する（ステップＳ２２）。なお、２回目以降のステップＳ２２の処理を除き、オフセット値ＰＯＦがＰＯＦｍａｘ又はＰＯＦｍｉｎとなった場合でも、そのオフセット値ＰＯＦがデフォルトのオフセット値ＰＯＦである場合には、オフセット値ＰＯＦがＰＯＦｍａｘ又はＰＯＦｍｉｎとは判定しないようにする。オフセット値ＰＯＦがＰＯＦｍａｘ又はＰＯＦｍｉｎとなっていないと判定すると（ステップＳ２２：Ｎｏ）、制御回路５０は、リセットレベルの平均値Ａｖｅが予め設定された範囲を超えているか否かを判定する（ステップＳ２３）。リセットレベルの平均値Ａｖｅが予め設定された範囲を超えているとき、すなわち、リセットレベルの平均値Ａｖｅが予め設定された範囲より大きいとき（ステップＳ２３：Ｙｅｓ）、制御回路５０は、オフセット値ＰＯＦを−１だけデクリメント（ステップＳ２４）して、ステップＳ２０に処理を移行する。一方、リセットレベルの平均値Ａｖｅが予め設定された範囲を超えていないとき、すなわち、リセットレベルの平均値Ａｖｅが予め設定された範囲より小さいとき（ステップＳ２３：Ｎｏ）、制御回路５０は、オフセット値ＰＯＦを＋１だけインクリメント（ステップＳ２５）して、ステップＳ２０に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。このように、リセットレベルの平均値Ａｖｅが予め設定された範囲を超えているか否かを判定して、オフセット値ＰＯＦをインクリメント又はデクリメントすることで、例えば、離散的に発生するノイズ等の影響により、正しいリセットレベルの平均値Ａｖｅを取得できない場合にでも、精度よくオフセット値ＰＯＦを決定することが可能となる。
【００６５】
一方、ステップＳ２１において、リセットレベルの平均値が予め設定された範囲であると判定すると（ステップＳ２１：Ｙｅｓ）、制御回路５０は、オフセット値ＰＯＦを内部メモリに記憶する（ステップＳ２６）。通常動作では、このように内部メモリに設定したオフセット値ＰＯＦに応じた電圧が参照信号ＲＡＭＰの基準電圧（基準参照電圧）として参照信号生成回路６１から出力される。その後、行単位のＰ相カウント動作を行う（ステップＳ２７）。具体的には、制御回路５０は、垂直走査回路２０を制御して、次の行に配列された画素１１のＰ相出力を実行させ、ステップＳ２０の処理と同様に、このＰ相に応じたデジタル信号を信号処理回路８０に入力させる。次に、制御回路５０は、このデジタル信号に応じた値を信号処理回路８０を介して取得し、入力された行単位の画素１１のＰ相出力のばらつき、すなわちリセットレベルのばらつきσを演算する。このばらつきσは、入力された行単位の画素１１のＰ相出力の最小値と最大値により規定される。また、このとき、変換部３０ａのコンパレータ３１に入力されるＰＳＥＬ信号の立ち上がり波形は、制御回路５０により保持されている立ち上がり値ＰＳＬに基づいて決定される。この立ち上がり値ＰＳＬは、例えば、０〜８（ＰＳＬｍａｘ）の範囲の値である。
【００６６】
次に、制御回路５０は、演算したリセットレベルのばらつきσが予め設定された範囲内であるか否かを判定する（ステップＳ２８）。この処理において、リセットレベルのばらつきσが予め設定された範囲ではないと判定すると（ステップＳ２８：Ｎｏ）、制御回路５０は、立ち上がり値ＰＳＬがＰＳＬｍａｘとなっているか否かを判定する（ステップＳ２９）。立ち上がり値ＰＳＬがＰＳＬｍａｘとなっていないと判定すると（ステップＳ２９：Ｎｏ）、制御回路５０は、立ち上がり値ＰＳＬを＋１だけインクリメントして（ステップＳ３０）、ステップＳ２７に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。
【００６７】
一方、ステップＳ２８において、リセットレベルのばらつきσが予め設定された範囲であると判定すると（ステップＳ２８：Ｙｅｓ）、制御回路５０は、現在の立ち上がり値ＰＳＬを内部メモリに記憶して（ステップＳ３１）、調整処理を終了する。通常動作では、このように内部メモリに設定した立ち上がり値ＰＳＬに応じた立ち上がり波形を有するＰＳＥＬ信号がＰＳＥＬ信号生成回路６２から出力される。
【００６８】
また、ステップＳ２２において、オフセット値ＰＯＦがＰＯＦｍａｘ又はＰＯＦｍｉｎとなったと判定したとき（ステップＳ２２：Ｙｅｓ）、又は、ステップＳ２９において立ち上がり値ＰＳＬがＰＳＬｍａｘとなったと判定すると（ステップＳ２９：Ｙｅｓ）、制御回路５０は、Ｐ相マージンがない旨を示すエラー信号を外部の制御部に出力する（ステップＳ３２）。その後、制御回路５０は、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをデフォルト値（初期値）に設定して（ステップＳ３３）、処理を終了する。
【００６９】
以上のように行われる調整処理のイメージについて、図７及び図８を参照して説明する。
【００７０】
制御回路５０は、まず、参照信号ＲＡＭＰのオフセットレベルを調整するために、オフセット値ＰＯＦを調整する。図７は、オフセット値ＰＯＦの調整例を示す図である。制御回路５０は、上述したように、垂直走査回路２０を制御して、画素アレイ１０の所定行に配列された画素１１のＰ相出力を実行させ、デフォルトのオフセット値ＰＯＦに基づいた参照信号ＲＡＭＰを出力して、信号処理回路８０を介して取得した値に基づき、所定行のリセットレベルの平均値Ａｖｅを演算する。
【００７１】
デフォルトのオフセット値ＰＯＦを０としたときに、図７（ａ）に示すように、リセットレベルの平均値Ａｖｅが設定範囲（ｍｉｎ〜ｍａｘの範囲）内にはないため、制御回路５０は、オフセット値ＰＯＦをインクリメント、またはデクリメントしてリセットレベルの平均値Ａｖｅが設定範囲内にあるか否かの処理を繰り返す。オフセット値ＰＯＦが１となったとき、図７（ｂ）に示すように、まだ、リセットレベルの平均値Ａｖｅが設定範囲内にない。そのため、制御回路５０は、さらに、オフセット値ＰＯＦをインクリメントしていきリセットレベルの平均値Ａｖｅが設定範囲内にあるか否かの処理を繰り返す。図７（ｃ）に示すようにオフセット値ＰＯＦが８となったとき、リセットレベルの平均値Ａｖｅが設定範囲内となる。制御回路５０は、このときのオフセット値ＰＯＦを記憶しておく。
【００７２】
次に、制御回路５０は、コンパレータ３１のスルーレートを調整するために、立ち上がり値ＰＳＬの調整を行う。図８は、立ち上がり値ＰＳＬの調整例を示す図である。制御回路５０は、上述したように、垂直走査回路２０を制御して、画素アレイ１０の所定行に配列された画素１１のＰ相出力を実行させ、デフォルトの立ち上がり値ＰＳＬに基づいた参照信号ＲＡＭＰを出力して、信号処理回路８０を介して取得した値に基づき、所定行のリセットレベルのばらつきσを演算する。
【００７３】
デフォルトの立ち上がり値ＰＳＬを０としたときに、図８（ａ）に示すように、リセットレベルのばらつきσが設定範囲（ｍｉｎ〜ｍａｘの範囲）内にはないため、制御回路５０は、立ち上がり値ＰＳＬをインクリメントしてリセットレベルのばらつきσが設定範囲内にあるか否かの処理を繰り返す。立ち上がり値ＰＳＬが１となったとき、図８（ｂ）に示すように、まだ、リセットレベルのばらつきσが設定範囲内にない。そのため、制御回路５０は、さらに、立ち上がり値ＰＳＬをインクリメントしていきリセットレベルのばらつきσが設定範囲内にあるか否かの処理を繰り返す。図８（ｃ）に示すように、立ち上がり値ＰＳＬが６となったとき、リセットレベルのばらつきσが設定範囲内となる。制御回路５０は、このときの立ち上がり値ＰＳＬを記憶しておく。
【００７４】
その後、制御回路５０は、記憶した立ち上がり値ＰＳＬに基づいてオートゼロ処理を行い、記憶したオフセット値ＰＯＦに基づいたオフセットレベルの参照信号ＲＡＭＰを用いて入力されるアナログ信号をデジタル信号に変換する。
【００７５】
なお、上述においては、デフォルトの立ち上がり値ＰＳＬを共に０とし、立ち上がり値ＰＳＬをインクリメントしていくものとして説明したが、デフォルトの立ち上がり値ＰＳＬを最大値とし、立ち上がり値ＰＳＬをデクリメントしていくようにしてもよい。
【００７６】
また、オフセット値ＰＯＦの調整後に立ち上がり値ＰＳＬを調整することとしたが、立ち上がり値ＰＳＬを調整した後にオフセット値ＰＯＦの調整を行うようにしてもよい
【００７７】
また、オフセット値ＰＯＦと立ち上がり値ＰＳＬを共に調整するようにしたが、ばらつきσが安定しており調整が必要ないような場合には、オフセット値ＰＯＦのみを調整するようにしてもよい。また、平均値は安定しているがばらつきσが安定していないような場合には、立ち上がり値ＰＳＬのみを調整するようにしてもよい。
【００７８】
また、オフセット値ＰＯＦと立ち上がり値ＰＳＬの調整を、電源起動時とモード変更時に行うようにしたが、通常動作中にも行うようにしてもよい。例えば、通常動作として動画モードで動作しているとき、例えば、３０フレームのうち１フレームを用いて変換部３０ａの調整処理を行うようにするようにしてもよいが、１フレームのうち数行分の画素１１のリセットレベルを、これを複数フレーム亘って取得し、これにより調整処理を行うようにしてもよい。このようにすることで、調整処理を行うために１フレームの画素データを無駄にすることがない。特に、図９に示すように、リセットレベルを取得する画素１１としてダミー画素やＯＰＢ（光学的黒画素）を用いるようにすることで、動画モード時でも品質を損なわずに画像データを固体撮像装置１から出力することができる。なお、このとき、移動平均値を算出してこの移動平均値が設定範囲内になるようにオフセット値ＰＯＦと立ち上がり値ＰＳＬを調整するようにしてもよい。
【００７９】
また、制御回路５０においてリセットレベルの平均値Ａｖｅやばらつきσを計算するために、時間が生じる場合、次にリセットレベルの平均値Ａｖｅやばらつきσを計算する行は、１つ先の画素行（次の画素行）とするのではなく、例えば、２つ先の画素行とする（つまり、１つ先の画素行の信号を用いない）ことで、リセットレベルの平均値Ａｖｅやばらつきσを支障なく計算することができる。
【００８０】
[５．その他の実施形態]
次に、上述した固体撮像装置１のいくつかの変形例について図面を参照して説明する。
【００８１】
（第１変形例）
まず、第１変形例の固体撮像装置について図１０を参照して説明する。第１変形例の固体撮像装置は、ステップＳ１１，Ｓ１４の処理である調整処理について、上述した固体撮像装置１の処理と異なる。なお、以下においては、各要素の符号は、固体撮像装置１と同一の符号を用いるものとする。また、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に０としている。
【００８２】
第１変形例の調整処理では、図１０に示すように、ステップＳ２０の処理と同様に、制御回路５０は、行単位のＰ相カウント動作を行う（ステップＳ４０）。この処理では、ステップＳ２０と同様に、制御回路５０は、リセットレベルの平均値Ａｖｅを演算する。
【００８３】
次に、制御回路５０は、演算したリセットレベルの平均値Ａｖｅを、このときのオフセット値ＰＯＦと関連づけて内部メモリに記憶する（ステップＳ４１）。
【００８４】
次に、制御回路５０は、オフセット値ＰＯＦがＰＯＦｍａｘとなっているか否かを判定する（ステップＳ４２）。オフセット値ＰＯＦがＰＯＦｍａｘとなっていないと判定すると（ステップＳ４２：Ｎｏ）、制御回路５０は、オフセット値ＰＯＦを＋１だけインクリメント（ステップＳ４３）して、ステップＳ４０に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。
【００８５】
一方、ステップ４２において、オフセット値ＰＯＦがＰＯＦｍａｘとなったと判定したとき（ステップＳ４２：Ｙｅｓ）、制御回路５０は、処理をステップＳ４４に移行する。ステップＳ４４において、制御回路５０は、ステップＳ４１において内部メモリに記憶した平均値Ａｖｅのうち、それぞれ規定された最適値にもっとも近い平均値Ａｖｅを選択し、この平均値Ａｖｅに関連づけられたオフセット値ＰＯＦを通常動作に用いるオフセット値ＰＯＦとして内部メモリに設定する。
【００８６】
次に、制御回路５０は、ステップＳ２７の処理と同様に、行単位のＰ相カウント動作を行う（ステップＳ４５）。この処理では、ステップＳ２７と同様に、制御回路５０は、行単位の画素１１のＰ相出力のばらつき、すなわちリセットレベルのばらつきσを演算する。
【００８７】
次に、制御回路５０は、演算したリセットレベルのばらつきσを、このときの立ち上がり値ＰＳＬと関連づけて内部メモリに記憶する（ステップＳ４６）。
【００８８】
次に、制御回路５０は、立ち上がり値ＰＳＬがＰＳＬｍａｘとなっているか否かを判定する（ステップＳ４７）。立ち上がり値ＰＳＬがＰＳＬｍａｘとなっていないと判定すると（ステップＳ４７：Ｎｏ）、制御回路５０は、立ち上がり値ＰＳＬを＋１だけインクリメント（ステップＳ４８）して、ステップＳ４５に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。
【００８９】
ステップＳ４７において、立ち上がり値ＰＳＬがＰＳＬｍａｘとなったと判定したとき（ステップＳ４７：Ｙｅｓ）、制御回路５０は、処理をステップＳ４９に移行する。ステップＳ４９において、制御回路５０は、ステップＳ４６において内部メモリに記憶したばらつきσのうち、それぞれ規定された最適値にもっとも近いばらつきσを選択し、このばらつきσに関連づけられた立ち上がり値ＰＳＬを通常動作に用いる立ち上がり値ＰＳＬとして内部メモリに設定する。その後、制御回路５０は、ステップＳ４４，Ｓ４９で設定したオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを内部メモリから読み出す。制御回路５０は、このように読み出したオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを用いて、通常動作を行う。
【００９０】
この第１変形例の固体撮像装置は、上述した固体撮像装置１に比べ処理時間が長くなるが、最適なオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを用いて、通常動作を行うことができるため、出力する画像データの品質を向上させることができる。また、上述した固体撮像装置１では、変換部３０ａに入力されるアナログ信号ＶＳＬにランダムノイズが重畳されているような場合には、設定範囲内に入らないオフセット値ＰＯＦ及び立ち上がり値ＰＳＬで通常動作を行う場合があるが、第１変形例の固体撮像装置ではそのようなことを避けることが可能である。
【００９１】
なお、上述においては、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に０とし、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをインクリメントしていくものとして説明したが、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に最大値とし、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをデクリメントしていくようにしてもよい。
【００９２】
（第２変形例）
次に、第２変形例の固体撮像装置について説明する。第２変形例の固体撮像装置は、調整処理について、上述した第１変形例の固体撮像装置１の処理と一部異なる。なお、以下においては、各要素の符号は、固体撮像装置１と同一の符号を用いるものとする。また、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に０としている。
【００９３】
第２変形例の調整処理では、図１１に示すように、まず、ステップＳ４０〜Ｓ４３の処理と同様の処理を行う。すなわち、制御回路５０は、行単位のＰ相カウント動作を行い（ステップＳ６０）、演算したリセットレベルの平均値Ａｖｅを、このときのオフセット値ＰＯＦと関連づけて内部メモリに記憶する（ステップＳ６１）。さらに、制御回路５０は、オフセット値ＰＯＦがＰＯＦｍａｘとなっているか否かを判定する（ステップＳ６２）。オフセット値ＰＯＦがＰＯＦｍａｘとなっていないと判定すると（ステップＳ６２：Ｎｏ）、制御回路５０は、オフセット値ＰＯＦを＋１だけインクリメント（ステップＳ６３）して、ステップＳ６０に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。
【００９４】
一方、ステップＳ６２において、オフセット値ＰＯＦがＰＯＦｍａｘとなったと判定したとき（ステップＳ６２：Ｙｅｓ）、制御回路５０は、処理をステップＳ６４に移行する。ステップＳ６４において、制御回路５０は、ステップＳ６１の処理で内部メモリに記憶したリセットレベルの平均値Ａｖｅのうち、設定範囲内となっているものが１つでもあるか否かを判定する。この処理において、設定範囲内となっているものがあると判定すると（ステップＳ６４：Ｙｅｓ）、制御回路５０は、処理をステップ６５に移行する。ステップＳ６５では、ステップＳ６１において内部メモリに記憶した平均値Ａｖｅのうち、それぞれ規定された最適値にもっとも近い平均値Ａｖｅを選択し、この平均値Ａｖｅに関連づけられたオフセット値ＰＯＦを通常動作に用いるオフセット値ＰＯＦとして内部メモリに設定する。
【００９５】
次に、制御回路５０は、上述したステップＳ４５〜Ｓ４８の処理と同様の処理を行う。すなわち、制御回路５０は、行単位のＰ相カウント動作を行い（ステップＳ６６）、演算したリセットレベルのばらつきσを、このときの立ち上がり値ＰＳＬと関連づけて内部メモリに記憶する（ステップＳ６７）。次に、制御回路５０は、立ち上がり値ＰＳＬがＰＳＬｍａｘとなっているか否かを判定する（ステップＳ６８）。立ち上がり値ＰＳＬがＰＳＬｍａｘとなっていないと判定すると（ステップＳ６８：Ｎｏ）、制御回路５０は、立ち上がり値ＰＳＬを＋１だけインクリメント（ステップＳ６９）して、ステップＳ６６に処理を移行し、次の行に配列された画素１１のＰ相出力のカウント動作を行う。
【００９６】
ステップＳ６８において、立ち上がり値ＰＳＬがＰＳＬｍａｘとなったと判定したとき（ステップＳ６８：Ｙｅｓ）、制御回路５０は、処理をステップＳ７０に移行する。ステップＳ７０において、ステップＳ６７の処理で内部メモリに記憶したリセットレベルのばらつきσのうち、設定範囲内となっているものが１つでもあるか否かを判定する。この処理において、設定範囲内となっているものがあると判定すると（ステップＳ７０：Ｙｅｓ）、制御回路５０は、処理をステップＳ７１に移行する。
【００９７】
ステップＳ７１において、制御回路５０は、ステップＳ４９の処理と同様に、ステップＳ６７において内部メモリに記憶したばらつきσのうち、それぞれ規定された最適値にもっとも近いばらつきσを選択し、このばらつきσに関連づけられた立ち上がり値ＰＳＬを
通常動作に用いる立ち上がり値ＰＳＬをとして内部メモリに設定する。
【００９８】
また、ステップＳ６４において、内部メモリに記憶したリセットレベルの平均値Ａｖｅのうち設定範囲内となっているものがないと判定したとき（ステップＳ６４：Ｎｏ）、又は、ステップＳ７０において、内部メモリに記憶したリセットレベルのばらつきσのうち、設定範囲内となっているものがないと判定すると（ステップＳ７０：Ｎｏ）、制御回路５０は、Ｐ相マージンがない旨を示すエラー信号を外部の制御部に出力する（ステップＳ７２）。その後、制御回路５０は、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをデフォルト値（初期値）に設定して（ステップＳ７３）、処理を終了する。
【００９９】
この第２変形例の固体撮像装置は、上述した第１変形例と同様に、アナログ信号ＶＳＬにランダムノイズが重畳されているような場合であっても、最適なオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを用いて、通常動作を行うことができるため、出力する画像データの品質を向上させることができる。なお、設定範囲に入らない場合には、Ｐ相マージンがない旨を示すエラー信号を出力するため、製造時に固体撮像装置を選別することが可能となる
【０１００】
なお、上述においては、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に０とし、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをインクリメントしていくものとして説明したが、デフォルトのオフセット値ＰＯＦ及び立ち上がり値ＰＳＬを共に最大値とし、オフセット値ＰＯＦ及び立ち上がり値ＰＳＬをデクリメントしていくようにしてもよい。
【０１０１】
（第３変形例）
次に、第３変形例の固体撮像装置について説明する。第３変形例の固体撮像装置は、電源変化を検出する電源電圧変動検出手段や、周囲温度の変化を検出する温度変化検出手段などを備えており、各手段での検出結果は、制御回路５０に入力されるようになっている。
【０１０２】
上述の実施形態では、モード変更時に変換部３０ａの調整処理を行うようにしたが、第３変形例の固体撮像装置では、検出手段による検出結果が所定の条件を満たすときに、変換部３０ａの調整処理を行うものである。すなわち、電源電圧変動検出手段によって検出した電源電圧の変化が所定以上になったとき、または、温度変動検出手段によって検出した周囲温度の変化が所定以上になったときに、変換部３０ａの調整処理を行う。
【０１０３】
このように、電源電圧の変動や周囲温度の変動によって、リセットレベルのばらつきなどが大きくなったときでも、変換部３０ａの調整を行うことで、画質の劣化を抑制することができる。
【０１０４】
以上、本発明の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【０１０５】
１  固体撮像装置
１０  画素アレイ
１１  画素
２０  垂直走査回路
３０  変換部
３１  コンパレータ
３２  カウンタ
３３  ラッチ
３５  第１アンプ
３６  第２アンプ
４０  水平走査転送回路
５０  制御回路
６０  信号生成回路
７０  アンプ回路
８０  信号処理回路
【図１】
2011109612.tif 000003
【図２】
2011109612.tif 000004
【図３】
2011109612.tif 000005
【図４】
2011109612.tif 000006
【図５】
2011109612.tif 000007
【図６】
2011109612.tif 000008
【図７】
2011109612.tif 000009
【図８】
2011109612.tif 000010
【図９】
2011109612.tif 000011
【図１０】
2011109612.tif 000012
【図１１】
2011109612.tif 000013