(57)【要約】【課題】高速書き換え等の動作特性とデータ保持等の信頼性特性とを共に実現することができる記憶装置を提供する。【解決手段】抵抗変化型のメモリ素子を有して構成された記憶装置を、第１の抵抗変化層３及び第１の電極４を含む第１のメモリ素子と、第２の抵抗変化層２及び第２の電極４を含み、第２の抵抗変化層２の厚さが第１の抵抗変化層３とは異なる、第２のメモリ素子とを含んで構成する。【選択図】図１
2011091325.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化型のメモリ素子を有して構成された記憶装置であって、
抵抗が変化する第１の抵抗変化層と、前記第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子と、
抵抗が変化する第２の抵抗変化層と、前記第２の抵抗変化層に接続された第２の電極とを含み、前記第２の抵抗変化層の厚さが前記第１の抵抗変化層の厚さとは異なる、第２のメモリ素子とを含む
記憶装置。
【請求項２】
抵抗変化型のメモリ素子を有して構成された記憶装置であって、
抵抗が変化する第１の抵抗変化層と、前記第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子と、
抵抗が変化する第２の抵抗変化層と、前記第２の抵抗変化層に接続された第２の電極とを含み、前記第２の抵抗変化層の材料が前記第１の抵抗変化層の材料とは異なる、第２のメモリ素子とを含む
記憶装置。
【請求項３】
抵抗変化型のメモリ素子を有して構成された記憶装置であって、
抵抗が変化する第１の抵抗変化層と、前記第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子と、
抵抗が変化する第２の抵抗変化層と、前記第２の抵抗変化層に接続された第２の電極とを含み、前記第２の電極の前記第２の抵抗変化層に接する面積が、前記第１の電極の前記第１の抵抗変化層に接する面積とは異なる、第２のメモリ素子とを含む
記憶装置。
【請求項４】
抵抗変化型のメモリ素子を有して構成された記憶装置であって、
抵抗が変化する第１の抵抗変化層と、前記第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子と、
抵抗が変化する第２の抵抗変化層と、前記第２の抵抗変化層に接続された第２の電極とを含み、前記第２の電極の材料が前記第１の電極の材料とは異なる、第２のメモリ素子とを含む
記憶装置。
【請求項５】
前記第１のメモリ素子及び前記第２のメモリ素子は、それぞれ、前記抵抗変化層に接続して形成され、前記抵抗変化層の抵抗を変化させるための材料を含有することにより、前記材料を前記抵抗変化層に供給する抵抗変化材料供給層をさらに含む、請求項１〜請求項４のいずれか１項に記載の記憶装置。
【請求項６】
前記抵抗変化材料供給層は、Ｓ，Ｓｅ，Ｔｅから選ばれる少なくとも１種の元素と、Ｚｒ，Ｃｕ，Ａｇから選ばれる少なくとも１種の元素とを含む、請求項５に記載の記憶装置。
【請求項７】
前記第２のメモリ素子は、さらに前記第２の抵抗変化層の膜厚も前記第１の抵抗変化層とは異なる、請求項２に記載の記憶装置。
【請求項８】
前記第１の抵抗変化層及び前記第２の抵抗変化層は、絶縁体である、請求項１〜請求項７のいずれか１項に記載の記憶装置。
【請求項９】
前記第１の抵抗変化層及び前記第２の抵抗変化層は、タングステン酸化物、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＳｉＯ２，ＮｉＯ，ＣｏＯ，ＣｅＯ２，ＨｆＯ２から選ばれる材料によって形成されている、請求項１〜請求項７のいずれか１項に記載の記憶装置。
【請求項１０】
前記第２の抵抗変化層に、ジルコニウム、シリコン、酸素、貴金属から選ばれる少なくとも１種の元素が導入されている、請求項２に記載の記憶装置。
【請求項１１】
抵抗が変化する抵抗変化層と、前記抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法であって、
メモリ領域全体に、前記抵抗変化層となる抵抗変化材料層を形成する工程と、
前記メモリ領域の一部分の前記抵抗変化材料層を除去する工程と、
前記メモリ領域全体に、再び前記抵抗変化材料層を形成して、前記抵抗変化材料層による抵抗変化層が薄い第１のメモリ素子と、前記抵抗変化材料層による抵抗変化層が厚い第２のメモリ素子とを、それぞれ形成する工程とを含む
記憶装置の製造方法。
【請求項１２】
抵抗が変化する抵抗変化層と、前記抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法であって、
メモリ領域全体に、前記抵抗変化層となる第２の抵抗変化材料層を形成する工程と、
前記メモリ領域の一部分の第２の抵抗変化材料層を除去する工程と、
前記メモリ領域全体に、前記第２の抵抗変化材料層とは材料が異なる、前記抵抗変化層となる第１の抵抗変化材料層を形成して、前記第１の抵抗変化材料層による抵抗変化層を含む第１のメモリ素子と、前記第２の抵抗変化材料層と前記第１の抵抗変化材料層との積層による抵抗変化層を含む第２のメモリ素子とを、それぞれ形成する工程とを含む
記憶装置の製造方法。
【請求項１３】
抵抗が変化する抵抗変化層と、前記抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法であって、
メモリ領域全体に、前記抵抗変化層となる抵抗変化材料層を形成する工程と、
前記メモリ領域の一部分を覆ってマスクを形成する工程と、
マスクが形成されていない前記メモリ領域の前記抵抗変化材料層に、材料をドーピングする工程と、
前記マスクを除去して、前記抵抗変化材料層による抵抗変化層を含む第１のメモリ素子と、前記材料がドーピングされた前記抵抗変化材料層による抵抗変化層を含む第２のメモリ素子とを、それぞれ形成する工程とを含む
記憶装置の製造方法。
【請求項１４】
抵抗が変化する抵抗変化層と、前記抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法であって、
メモリ領域全体のそれぞれの前記メモリ素子となる部分において、絶縁層に前記電極を形成するための開口を形成する工程と、
前記メモリ領域の一部分の前記開口をエッチングにより広げる工程と、
前記開口を埋めるように前記メモリ領域全体に前記電極の材料を形成する工程と、
前記絶縁層上の前記電極の材料を除去して、複数のサイズの前記電極を形成する工程と、
前記電極に接続して、前記抵抗変化層を形成して、前記電極のサイズが異なる第１のメモリ素子と第２のメモリ素子とを、それぞれ形成する工程とを含む
記憶装置の製造方法。
【請求項１５】
抵抗が変化する抵抗変化層と、前記抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法であって、
メモリ領域のうち、第１のメモリ素子を形成する領域において、絶縁層に第１の電極を形成するための第１の開口を形成する工程と、
前記第１の開口を埋めるように、前記第１の電極の材料を形成する工程と、
メモリ領域のうち、第２のメモリ素子を形成する領域において、前記絶縁層に第２の電極を形成するための第２の開口を形成する工程と、
前記第２の開口を埋めるように、前記第１の電極とは材料が異なる、前記第２の電極の材料を形成する工程と、
前記絶縁層上の前記第１の電極の材料及び前記第２の電極の材料を除去して、前記第１の電極と前記第２の電極とをそれぞれ形成する工程と、
前記第１の電極と、前記第２の電極とにそれぞれ接続して、前記抵抗変化層を形成して、前記第１の電極を含む前記第１のメモリ素子と、前記第２の電極を含む前記第２のメモリ素子とを、それぞれ形成する工程とを含む
記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型のメモリ素子を用いた記憶装置及びその製造方法に係わる。
【背景技術】
【０００２】
現在、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ＲＯＭ）、及びフラッシュメモリ等の不揮発性メモリを備えた半導体装置が様々な分野で一般に使用されるようになってきている。
不揮発性メモリにおいて、その書き換え回数やデータ保持耐性等の信頼性向上及び構造の微細化は、重要な課題となっている。
【０００３】
近年、これらの既に市場に出ているフローティング型に代表されるフラッシュメモリ構造に対して、信頼性や微細化の観点で有利であることから、抵抗変化型の不揮発性メモリが注目されつつある。
この抵抗変化型の不揮発性メモリとしては、ＲｅＲＡＭ（Resistive Random Access Memory）やＰＣＲＡＭ（Phase Change Random Access Memory）等が提案されている(例えば、特許文献１や特許文献２を参照)。
【０００４】
抵抗変化型の不揮発性メモリは、簡便な構造と高速書き換え性能を有しており、多値技術と合わせて高性能化や高集積化に適すると言われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００２−５３７６２７号公報
【特許文献２】米国特許第６３３９５４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
抵抗変化型のメモリ素子において、抵抗変化層の材料や構造、それに接続されるプラグ電極の材料や構造は、書き換え速度といった動作特性や、書き換え耐性やデータ保持といった信頼性特性に、大きく寄与することが一般的に知られている。
【０００７】
しかしながら、それらの特性は、トレードオフの関係にあることが多く、全ての特性を一度に満たすことは困難となっていた。
【０００８】
上述した問題の解決のために、本発明においては、抵抗変化型のメモリ素子を用いて、高速書き換え等の動作特性とデータ保持等の信頼性特性とを共に実現することができる、記憶装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の記憶装置は、抵抗変化型のメモリ素子を有して構成された記憶装置であって、抵抗が変化する第１の抵抗変化層と、第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子を含む。さらに、抵抗が変化する第２の抵抗変化層と、第２の抵抗変化層に接続された第２の電極とを含み、第２の抵抗変化層の厚さが第１の抵抗変化層の厚さとは異なる、第２のメモリ素子を含む。
【００１０】
上述の本発明の記憶装置の構成によれば、第１のメモリ素子と、第２の抵抗変化層の厚さが第１のメモリ素子の第１の抵抗変化層の厚さとは異なる、第２のメモリ素子とを含む。これにより、抵抗変化層の厚さが異なる、第１のメモリ素子及び第２のメモリ素子において、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
抵抗変化層が薄いメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、抵抗変化層が厚いメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００１１】
本発明の記憶装置は、抵抗変化型のメモリ素子を有して構成された記憶装置であって、抵抗が変化する第１の抵抗変化層と、第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子を含む。さらに、抵抗が変化する第２の抵抗変化層と、第２の抵抗変化層に接続された第２の電極とを含み、第２の抵抗変化層の材料が第１の抵抗変化層の材料とは異なる、第２のメモリ素子を含む。
【００１２】
上述の本発明の記憶装置の構成によれば、第１のメモリ素子と、第２の抵抗変化層の材料が第１のメモリ素子の第１の抵抗変化層の材料とは異なる、第２のメモリ素子とを含む。
これにより、抵抗変化層の材料が異なる、第１のメモリ素子及び第２のメモリ素子において、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
抵抗変化層をある材料としたメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、抵抗変化層を他のある材料としたメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００１３】
本発明の記憶装置は、抵抗変化型のメモリ素子を有して構成された記憶装置であって、抵抗が変化する第１の抵抗変化層と、第１の抵抗変化層に接続された第１の電極とを含む、第１のメモリ素子を含む。さらに、抵抗が変化する第２の抵抗変化層と、第２の抵抗変化層に接続された第２の電極とを含み、第２の電極の第２の抵抗変化層に接する面積が第１の電極の第１の抵抗変化層に接する面積とは異なる、第２のメモリ素子を含む。
【００１４】
上述の本発明の記憶装置の構成によれば、第１のメモリ素子と、第２の電極の第２の抵抗変化層に接する面積が第１のメモリ素子の第１の電極の第１の抵抗変化層に接する面積とは異なる、第２のメモリ素子とを含む。
これにより、電極の抵抗変化層に接する面積が異なる、第１のメモリ素子及び第２のメモリ素子において、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
電極の抵抗変化層に接する面積が小さいメモリ素子では、小さい面積に電界が集中するため、書き換えが速くなり、データ保持特性は低くなる。また、電極の抵抗変化層に接する面積が大きいメモリ素子では、電界が緩和されるため、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００１５】
本発明の記憶装置は、抵抗変化型のメモリ素子を有して構成された記憶装置であって、抵抗が変化する第１の抵抗変化層と、第１の抵抗変化層に接続された第１の電極とを含む第１のメモリ素子を含む。さらに、抵抗が変化する第２の抵抗変化層と、第２の抵抗変化層に接続された第２の電極とを含み、第２の電極の材料が第１のメモリ素子の第１の電極の材料とは異なる、第２のメモリ素子とを含む。
【００１６】
上述の本発明の記憶装置の構成によれば、第１のメモリ素子と、第２の電極の材料が第１のメモリ素子の第１の電極の材料とは異なる、第２のメモリ素子とを含む。
これにより、電極の材料が異なる、第１のメモリ素子及び第２のメモリ素子において、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
電極をある材料としたメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、電極を他のある材料としたメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００１７】
本発明の記憶装置の製造方法は、抵抗が変化する抵抗変化層と、この抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法である。そして、メモリ領域全体に、抵抗変化層となる抵抗変化材料層を形成する工程と、メモリ領域の一部分の抵抗変化材料層を除去する工程とを含む。さらに、メモリ領域全体に抵抗変化材料層を形成して、抵抗変化材料層による抵抗変化層が薄い第１のメモリ素子と、抵抗変化材料層による抵抗変化層が厚い第２のメモリ素子とを、それぞれ形成する工程とを含む。
【００１８】
上述の本発明の記憶装置の製造方法によれば、メモリ領域の一部分の抵抗変化材料層を除去して、メモリ領域全体に抵抗変化材料層を形成している。このため、抵抗変化材料層が除去されたメモリ領域の一部分では、抵抗変化材料層による抵抗変化層が薄くなり、抵抗変化材料層を除去していない他の部分では、抵抗変化材料層による抵抗変化層が厚くなる。このようにして、抵抗変化材料層による抵抗変化層が薄い第１のメモリ素子と、抵抗変化材料層による抵抗変化層が厚い第２のメモリ素子とを、それぞれ形成している。これにより、抵抗変化層が薄い第１のメモリ素子は、書き換えが速くなり、データ保持特性は低くなる。抵抗変化層が厚い第２のメモリ素子は、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【００１９】
本発明の記憶装置の製造方法は、抵抗が変化する抵抗変化層と、この抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法である。そして、メモリ領域全体に、抵抗変化層となる第２の抵抗変化材料層を形成する工程と、メモリ領域の一部分の第２の抵抗変化材料層を除去する工程とを含む。さらに、メモリ領域全体に、第２の抵抗変化材料層とは材料が異なる、抵抗変化層となる第１の抵抗変化材料層を形成する工程とを含む。この工程によって、第１の抵抗変化材料層による抵抗変化層を含む第１のメモリ素子と、第２の抵抗変化材料層と第１の抵抗変化材料層との積層による抵抗変化層を含む第２のメモリ素子とを、それぞれ形成する。
【００２０】
上述の本発明の記憶装置の製造方法によれば、メモリ領域の一部分の第２の抵抗変化材料層を除去して、メモリ領域全体に、第２の抵抗変化材料層とは材料が異なる、抵抗変化層となる第１の抵抗変化材料層を形成している。このため、第２の抵抗変化材料層が除去されたメモリ領域の一部分では、第１の抵抗変化材料層により薄い抵抗変化層が形成される。また、第２の抵抗変化材料層を除去していない他の部分では、第２の抵抗変化材料層と第１の抵抗変化材料層との積層により厚い抵抗変化層が形成される。このようにして、第１の抵抗変化材料層による薄い抵抗変化層を含む第１のメモリ素子と、第２の抵抗変化材料層と第１の抵抗変化材料層との積層による厚い抵抗変化層を含む第２のメモリ素子とを、それぞれ形成している。これにより、抵抗変化層が薄い第１のメモリ素子は、書き換えが速くなり、データ保持特性は低くなる。抵抗変化層が厚い第２のメモリ素子は、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【００２１】
本発明の記憶装置の製造方法は、抵抗が変化する抵抗変化層と、この抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法である。そして、メモリ領域全体に、抵抗変化層となる抵抗変化材料層を形成する工程と、メモリ領域の一部分を覆ってマスクを形成する工程と、マスクが形成されていないメモリ領域の抵抗変化材料層に、材料をドーピングする工程とを含む。さらに、マスクを除去して、抵抗変化材料層による抵抗変化層を含む第１のメモリ素子と、材料がドーピングされた抵抗変化材料層による抵抗変化層を含む第２のメモリ素子とを、それぞれ形成する工程を含む。
【００２２】
上述の本発明の記憶装置の製造方法によれば、マスクが形成されていないメモリ領域の抵抗変化材料層に材料をドーピングしている。このため、マスクが形成されていないメモリ領域では、材料がドーピングされた抵抗変化材料層が形成され、マスクが形成されたメモリ領域の一部分では、材料がドーピングされていない抵抗変化材料層が形成される。このようにして、抵抗変化材料層による抵抗変化層を含む第１のメモリ素子と、材料がドーピングされた抵抗変化材料層による抵抗変化層を含む第２のメモリ素子とを、それぞれ形成している。これにより、第１のメモリ素子と第２のメモリ素子とは、その抵抗変化層の材料が異なるため、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
従って、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【００２３】
本発明の記憶装置の製造方法は、抵抗が変化する抵抗変化層と、この抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法である。そして、メモリ領域全体のそれぞれのメモリ素子となる部分において、絶縁層に電極を形成するための開口を形成する工程と、メモリ領域の一部分の開口をエッチングにより広げる工程とを含む。さらに、開口を埋めるようにメモリ領域全体に電極の材料を形成する工程と、絶縁層上の電極の材料を除去して、複数のサイズの電極を形成する工程を含む。さらに、電極に接続して抵抗変化層を形成して、電極のサイズが異なる第１のメモリ素子と第２のメモリ素子とを、それぞれ形成する工程を含む。
【００２４】
上述の本発明の記憶装置の製造方法によれば、メモリ領域の一部分の開口をエッチングにより広げて、開口を埋めるようにメモリ領域全体に電極の材料を形成している。このため、開口を広げたメモリ領域の一部分では、電極が大きいサイズで形成され、開口を広げていないメモリ領域の他の部分では、電極が小さいサイズで形成され、複数のサイズの電極が形成される。そして、電極に接続して抵抗変化層を形成して、電極のサイズが異なる第１のメモリ素子と第２のメモリ素子とを、それぞれ形成している。メモリ領域の一部分では、開口を広げて電極のサイズを大きく形成していることから、電極の抵抗変化層に接する面積が大きくなり、第１のメモリ素子と第２のメモリ素子とは、この面積が異なるように形成される。これにより、第１のメモリ素子と第２のメモリ素子とは、その電極の抵抗変化層に接する面積が異なるため、書き換えの速度及びデータ保持特性を異ならせることが可能になる。電極の抵抗変化層に接する面積が小さいメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、電極の抵抗変化層に接する面積が大きいメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【００２５】
本発明の記憶装置の製造方法は、抵抗が変化する抵抗変化層と、この抵抗変化層に接続された電極とを含む、抵抗変化型のメモリ素子を有して構成された記憶装置を製造する方法である。そして、メモリ領域のうち、第１のメモリ素子を形成する領域において、絶縁層に第１の電極を形成するための第１の開口を形成する工程と、この第１の開口を埋めるように、第１の電極の材料を形成する工程とを含む。また、メモリ領域のうち、第２のメモリ素子を形成する領域において、絶縁層に第２の電極を形成するための第２の開口を形成する工程と、この第２の開口を埋めるように、第１の電極とは材料が異なる、第２の電極の材料を形成する工程とを含む。さらに、絶縁層上の第１の電極の材料及び第２の電極の材料を除去して、第１の電極と第２の電極とをそれぞれ形成する工程と、第１の電極と第２の電極とにそれぞれ接続して、抵抗変化層を形成する工程とを含む。この工程によって、第１の電極を含む第１のメモリ素子と、第２の電極を含む第２のメモリ素子とを、それぞれ形成する。
【００２６】
上述の本発明の記憶装置の製造方法によれば、メモリ領域のうち、第１のメモリ素子を形成する領域において、絶縁層に第１の電極を形成するための第１の開口を形成して、この第１の開口を埋めるように、第１の電極の材料を形成している。また、メモリ領域のうち、第２のメモリ素子を形成する領域において、絶縁層に第２の電極を形成するための第２の開口を形成して、この第２の開口を埋めるように、第１の電極とは材料が異なる、第２の電極の材料を形成している。さらに、絶縁層上の第１の電極の材料及び第２の電極の材料を除去して、第１の電極と第２の電極とをそれぞれ形成して、これら第１の電極と第２の電極とにそれぞれ接続して、抵抗変化層を形成している。このようにして、第１の電極を含む第１のメモリ素子と、第２の電極を含む第２のメモリ素子とを、それぞれ形成している。これにより、第１のメモリ素子と第２のメモリ素子とは、その電極の材料が異なるため、書き換えの速度及びデータ保持特性を異ならせることが可能になる。
従って、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【発明の効果】
【００２７】
上述したそれぞれの本発明の記憶装置によれば、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
また、上述したそれぞれの本発明の記憶装置の製造方法によれば、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を製造することが可能になる。
【００２８】
従って、本発明により、例えば、ＤＲＡＭとフラッシュメモリ等、構成が全く異なる複数種類のメモリを用いていたシステムを、同じ抵抗変化型のメモリ素子で実現することができる。
これにより、システムの低コスト化や低消費電力化を図ることが可能になる。
また、本発明によれば、膜厚や材料の組み合わせを選定することによって、書き換え性能やデータの保持特性に対して、メモリ設計の自由度が増大するので、様々なバリエーションに対応することが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態の記憶装置の概略構成図（要部の断面図）である。
【図２】Ａ、Ｂ  図１の記憶装置の製造方法を示す製造工程図である。
【図３】Ｃ、Ｄ  図１の記憶装置の製造方法を示す製造工程図である。
【図４】Ｅ、Ｆ  図１の記憶装置の製造方法を示す製造工程図である。
【図５】本発明の第２の実施の形態の記憶装置の概略構成図（要部の断面図）である。
【図６】本発明の第３の実施の形態の記憶装置の概略構成図（要部の断面図）である。
【図７】本発明の第４の実施の形態の記憶装置の概略構成図（要部の断面図）である。
【図８】本発明の第５の実施の形態の記憶装置の概略構成図（要部の断面図）である。
【図９】Ａ、Ｂ  図８の記憶装置の製造方法を示す製造工程図である。
【図１０】Ｃ、Ｄ  図８の記憶装置の製造方法を示す製造工程図である。
【図１１】本発明の記憶装置を応用した記憶装置のブロック図である。
【図１２】抵抗変化層の膜厚を変えて、それぞれの膜厚における、メモリセルへの印加電圧とメモリセルの抵抗値との関係を模式的に示す図である。
【図１３】抵抗変化層の材料を変えて、それぞれの材料における、抵抗変化層の膜厚と初期書き込み電圧との関係を示す図である。
【図１４】Ａ  抵抗変化層にＺｒをドーピングした場合のＺｒの濃度と初期抵抗との関係である。  Ｂ  Ｚｒの濃度と閾電圧（書き込みの閾値電圧）との関係である。
【図１５】抵抗変化層にＳｉをドーピングした場合のＳｉの濃度と初期抵抗との関係である。
【図１６】Ａ  抵抗変化層に酸素をドーピングした場合の酸素の濃度と初期抵抗との関係である。  Ｂ  酸素の濃度と閾電圧（書き込みの閾値電圧）との関係である。
【図１７】Ａ  電極材料を変えたときの初期抵抗の変化である。  Ｂ  電極材料を変えたときの閾電圧（書き込みの閾値電圧）の変化である。
【発明を実施するための形態】
【００３０】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
７．変形例
８．応用例
【００３１】
＜１．本発明の概要＞
本発明の具体的な実施の形態の説明に先立ち、本発明の概要を説明する。
本発明においては、抵抗変化型のメモリ素子において、メモリ素子の構成の一部を異ならせることにより、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを形成して、記憶装置を構成するものである。
即ち、メモリ素子の構成の一部が異なる、第１のメモリ素子と、第２のメモリ素子とを含んで、記憶装置を構成する。
異ならせる構成としては、抵抗が変化する抵抗変化層（即ち、抵抗変化により情報を記憶させる記憶層）の膜厚や材料、もしくは、この抵抗変化層（記憶層）に接続される電極の寸法や電極の材料が挙げられる。
【００３２】
なお、本願の出願人は、酸化物等の絶縁体により形成した抵抗変化層と、抵抗変化層に隣接して形成した、Ａｇ，Ｃｕ，Ｚｎ等のイオンとして移動が可能な元素を含有させた抵抗変化材料供給層（イオン源層とも称される）とを含むメモリ素子を提案している。このメモリ素子は、抵抗変化型のメモリ素子の一種であり、メモリ素子の構成の詳細は、例えば、特開２００７−１５７９４１号公報等に記載されている。
このタイプのメモリ素子では、抵抗変化材料供給層側が正電位となるように電圧を印加すると、抵抗変化材料供給層に含まれるＡｇ，Ｃｕ，Ｚｎ等がイオン化して抵抗変化層内に拡散する。そして、抵抗変化層内に留まる、或いは、抵抗変化層の側に接続された電極の部分で電子と結合して析出することにより、抵抗変化層の抵抗値が低くなる。
また、この状態で、抵抗変化材料供給層側が負電位となるように電圧を印加すると、Ａｇ，Ｃｕ，Ｚｎ等が再びイオン化して、抵抗変化材料供給層に戻ることにより、抵抗変化層の抵抗値が高くなる。抵抗変化材料供給層は導体、抵抗変化層は絶縁体である。
このようにして、抵抗変化層の抵抗値を変化させて、変化した抵抗値の状態で保持させることが可能であるので、メモリ素子の抵抗値により情報を記憶させることができる。
【００３３】
以下、本発明の概要の説明に添えて、このタイプのメモリ素子の具体例について、その特性の傾向や測定値を示す。
【００３４】
（１）抵抗変化層（記憶層）の膜厚を異ならせる場合
第１のメモリ素子及び第２のメモリ素子において、同じ材料を使用して抵抗変化層を構成するが、抵抗変化層の膜厚が厚いメモリ素子と、抵抗変化層の膜厚が薄いメモリ素子とをそれぞれ形成する。
抵抗変化層の膜厚が厚いメモリ素子は、データの保持特性に優れている。
抵抗変化層の膜厚が薄いメモリ素子は、書き換え動作を高速に行うことができる。
【００３５】
ここで、上述したタイプの抵抗変化型のメモリ素子において、抵抗変化層の膜厚を変えて、それぞれの膜厚における、メモリセルへの印加電圧とメモリセルの抵抗値との関係を、模式的に図１２に示す。
図１２は、抵抗変化層の膜厚を、ａ，ｂ，ｃ，ｄ（ａ＜ｂ＜ｃ＜ｄ）と変化させて、それぞれの膜厚において、メモリセルへの印加電圧を変化させたときのメモリセルの抵抗値を示している。なお、この抵抗変化型のメモリ素子では、低抵抗状態の抵抗値が、抵抗変化層の膜厚に関わらず、ほぼ同程度（抵抗値Ｒ）となっている。
最も薄い膜厚ａの場合には、高抵抗状態の抵抗値が１０２Ｒ程度と、最も低くなっている。印加電圧が２を超えると、抵抗値が急速に低下する。
少し膜厚が増えた膜厚ｂの場合には、高抵抗状態の抵抗値が１０５Ｒ〜１０６Ｒであり、印加電圧が３を超えると、抵抗値が急速に低下する。
同様に、膜厚が増えて、膜厚ｃ、膜厚ｄとなるに従い、高抵抗状態の抵抗値が高くなり、抵抗値が急速に低下する印加電圧の大きさも増えていく。
即ち、膜厚が薄い程、高抵抗状態の抵抗値が低くなり、抵抗値が急速に低下する印加電圧（書き込み閾値電圧に相当する）も低くなる。膜厚が厚い程、高抵抗状態の抵抗値が高くなり、抵抗値が急速に低下する電圧（書き込み閾値電圧に相当する）も高くなる。
膜厚の薄い素子は、書き込み閾値電圧が低くなるので、低い電圧で書き込みを行うことができる。これにより、書き換え動作を高速に行うことができる。
膜厚の厚い素子は、高抵抗状態の抵抗値が高く、低抵抗状態の抵抗値との間の抵抗値の差が大きい。これにより、書き込んだデータに相当する、書き込んだ後の抵抗値を、長期に安定して保持することができる。
【００３６】
（２）抵抗変化層（記憶層）の材料を異ならせる場合
第１のメモリ素子及び第２のメモリ素子において、それぞれ異なる材料を使用して抵抗変化層を構成する。
これにより、例えば、抵抗率の比較的低い材料を抵抗変化層に使用した場合には、書き換え動作を早くすることができ、抵抗率の比較的高い材料を抵抗変化層に使用した場合には、データの保持特性が良好になる。
抵抗変化層の材料が異なる組み合わせとしては、抵抗変化層の構成元素が全く異なる組み合わせ、抵抗変化層の一部の構成元素が異なる組み合わせ、抵抗変化層の構成元素の含有比率が異なる組み合わせ、等が挙げられる。
なお、抵抗変化層の材料を異ならせるだけでなく、（１）の抵抗変化層の膜厚を異ならせることと組み合わせることも可能である。
【００３７】
このような抵抗変化層の材料が異なるそれぞれのメモリ素子を形成するには、それぞれの材料の層を別々に形成するのが一般的である。
また、その他の形成方法も可能である。同一の材料の層に対して、一方のみに他の物質を導入したり、それぞれ別の他の物質を導入したりすることによって、抵抗変化層の材料が異なるメモリ素子を形成することも可能である。例えば、イオン注入や、他の物質との反応等が考えられる。
【００３８】
ここで、上述したタイプの抵抗変化型のメモリ素子において、様々な酸化物を抵抗変化層に使用して、それぞれの材料の抵抗変化層の膜厚を変えて、初期書き込み電圧（書き込み閾値電圧に対応する）を測定した結果を、図１３に示す。
図１３に示すように、Ａｌ２Ｏ３，ＮｉＯ，ＣｏＯ，ＣｅＯ２のそれぞれの材料により、膜厚と初期書き込み電圧との関係が異なっている。
例えば、膜厚２ｎｍで比較した場合、ＮｉＯが最も書き込み電圧が小さく、Ａｌ２Ｏ３が最も書き込み電圧が大きい。従って、抵抗変化層にＮｉＯを使用したメモリ素子は書き換え動作を高速に行うことができ、抵抗変化層にＡｌ２Ｏ３を使用したメモリ素子はデータ保持特性が良好になる。
【００３９】
次に、上述したタイプの抵抗変化型のメモリ素子において、抵抗変化層に元素をドーピングした場合の特性の変化を調べた。
Ｚｒをドーピングした場合のＺｒの濃度と、初期抵抗との関係を図１４Ａに示し、閾電圧（書き込みの閾値電圧）との関係を図１４Ｂに示す。
Ｓｉをドーピングした場合のＳｉの濃度と、初期抵抗との関係を図１５に示す。
酸素をドーピングした場合の酸素の濃度と、初期抵抗との関係を図１６Ａに示し、閾電圧（書き込みの閾値電圧）との関係を図１６Ｂに示す。
図１４〜図１６より、ドーピングした材料の濃度により、初期抵抗や閾電圧を変化させることがわかる。Ｚｒは、濃度が増えるに従い、初期抵抗が低下していき、閾電圧が下がる傾向がある。Ｓｉは、濃度が増えるに従い、初期抵抗が低下していく。酸素は、濃度が増えるに従い、初期抵抗が増える傾向があり、閾電圧が増大していく。
このような変化を利用して、ドーピングする材料やその濃度を選定することにより、書き換え動作を高速で行うことができるメモリ素子と、データ保持特性が良好なメモリ素子とを作り分けることができる。
図１４〜図１６に示した３つの元素のうち、Ｚｒ又はＳｉをドーピングすれば、書き換え動作を高速で行うことができるメモリ素子を形成することができ、酸素をドーピングすればデータ保持特性が良好なメモリ素子を形成することができると考えられる。
【００４０】
（３）抵抗変化層（記憶層）に接続される電極の寸法を異ならせる場合
第１のメモリ素子及び第２のメモリ素子において、抵抗変化層は同じ構成とするが、抵抗変化層に接続される電極の寸法が異なる構成とする。
この場合は、特に、抵抗変化層の内部の電流パスの形成によって抵抗値が低下する構成の抵抗変化型メモリ素子に適している。
寸法を異ならせる電極は、抵抗変化層に直接接続されていることが望ましい。が、電極と抵抗変化層との間にごく薄い他の層を介していても、メモリ素子の特性を異ならせる効果を得られることもある。
電極の寸法を異ならせる場合には、特に、電極の抵抗変化層に接する面積が大きく異なるように寸法を変えると、それぞれの特性を発揮しやすくなる。例えば、電極の抵抗変化層に接する端面が矩形の場合には、縦及び横のうち一方を異ならせて他方を同じにしたり、横及び縦の両方を共に大きくしたりすればよい。電極の抵抗変化層に接する端面が円形や楕円形の場合も、同様に面積が大きく異なるように寸法を変えればよい。なお、電極の寸法を変えても、電極の抵抗変化層に接する面積が同程度の場合には、電極の抵抗変化層に接する端面の形状が極端に違わない限り、同等の特性が得られると考えられる。
電極の抵抗変化層に接する面積が大きいと、抵抗変化層にかかる電界が緩和されるため、データの保持特性が良好になる。
電極の抵抗変化層に接する面積が小さいと、小さい面積に電界が集中するので、書き換え動作を高速に行うことができる。
【００４１】
（４）抵抗変化層（記憶層）に接続される電極の材料を異ならせる場合
第１のメモリ素子及び第２のメモリ素子において、抵抗変化層は同じ構成とするが、抵抗変化層に接続される電極の材料が異なる構成とする。
この場合は、電極材料の違いにより特性を発揮させるため、（３）の電極の寸法を異ならせる場合よりも、広い範囲の抵抗変化型メモリ素子の構成に適用することができる。
また、この場合、材料を異ならせる電極は、抵抗変化層に直接接続されていても、電極と抵抗変化層との間に他の層を介していても、メモリ素子の特性を異ならせる効果を得ることが可能である。
【００４２】
ここで、上述したタイプの抵抗変化型のメモリ素子において、電極材料を変えて、初期抵抗及び書き込みの閾値電圧の変化を調べた。電極材料を、ＷＺｒＮｂ，ＷＮ，ＴａＮの３種類で変えたときの、初期抵抗の変化を図１７Ａに示し、閾電圧（書き込みの閾値電圧）の変化を図１７Ｂに示す。
図１７Ａより、初期抵抗は、電極材料を変えてもほとんど変わらない。
図１７Ｂより、閾電圧（書き込みの閾値電圧）は、電極材料によって変化する。
従って、電極材料を変えることにより、初期抵抗を変化させることなく、書き込みの閾値電圧のみを変化させることが可能である。
【００４３】
本発明は、上述したタイプの抵抗変化型のメモリ素子に限定されるものではなく、抵抗変化型のメモリ素子であれば、広い範囲の構成のメモリ素子に適用することが可能である。
例えば、従来から提案されている、前述したＲｅＲＡＭやＰＣＲＡＭにも適用することが可能である。
上述したタイプの抵抗変化型のメモリ素子では、抵抗変化層と抵抗変化材料供給層（イオン源層）との２層によって抵抗変化の動作が行われる。
前述したＲｅＲＡＭやＰＣＲＡＭ等では、通常、１層の抵抗変化層により抵抗変化の動作が行われる。
【００４４】
＜２．第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
本発明の第１の実施の形態の記憶装置の概略構成図（要部の断面図）を、図１に示す。
本実施の形態は、抵抗変化層と抵抗変化材料供給層（イオン源層）との２層によって抵抗変化の動作が行われる、上述したタイプの抵抗変化型のメモリ素子に、本発明を適用した場合である。
【００４５】
この記憶装置は、抵抗変化型のメモリ素子を使用して構成されており、図１では、特性の異なる２つのメモリ素子が隣接する部分の断面図を示している。
２つのメモリ素子は、それぞれ、抵抗変化材料供給層１と、抵抗変化層２，３と、プラグ電極（電極層）４と、下部電極５とを有して構成されている。２つのメモリ素子のプラグ電極（電極層）４及び下部電極５は、絶縁層６によって絶縁されている。
抵抗変化材料供給層１は、抵抗変化層２，３の上に形成され、抵抗変化層２，３に抵抗変化を生じさせるための、金属元素のイオンを供給する。イオン源層とも称される。
抵抗変化層２，３は、抵抗変化材料供給層１との間で金属元素のイオンが出入りすることにより、抵抗が変化する。
なお、抵抗変化材料供給層１と抵抗変化層２，３とは、それぞれ隣接するメモリ素子間で、図１に示すように連続的に形成しても良いし、別々に形成しても良い。
プラグ電極４は、抵抗変化層２，３の下に接続されている。
下部電極５は、プラグ電極４の下に接続され、プラグ電極４よりも幅が広く形成されている。
また、抵抗変化材料供給層１の上は、上部電極１０Ａ，１０Ｂが設けられている。
なお、上部電極１０Ａ，１０Ｂは、複数のメモリ素子に共通して形成させても良いし、別々に形成しても良い。
【００４６】
本実施の形態の記憶装置では、図１に示す２つのメモリ素子で、抵抗変化層２の膜厚が異なっている。即ち、前述した（１）の場合に該当する構成である。
図１の左のメモリ素子（第１のメモリ素子とする）では、膜厚が薄い第１の抵抗変化層３が形成されている。右のメモリ素子（第２のメモリ素子とする）では、膜厚が厚い第２の抵抗変化層２が形成されている。
これにより、左のメモリ素子（第１のメモリ素子）は、書き換え動作を高速に行うことが可能な構成となり、右のメモリ素子（第２のメモリ素子）は、データ保持特性が良好な構成となる。
【００４７】
下部電極５は、特に材料は限定されず、半導体装置等に使用されている一般的な電極材料を使用することができる。
プラグ電極４には、ＴｉＮ，Ｗ，ＷＺｒＮｂ，ＴａＮ等の材料を使用することができる。
抵抗変化層２，３には、タングステン酸化物、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＳｉＯ２，ＮｉＯ，ＣｏＯ，ＣｅＯ２，ＨｆＯ２等の材料を使用することができる。
抵抗変化材料供給層１には、Ｚｒ，Ｃｕ，Ａｇ等のイオンとして移動する金属材料と、カルコゲン元素Ｓ，Ｓｅ，Ｔｅ等を使用することができ、これらの２種類の材料を含んで、抵抗変化材料供給層１を構成することができる。即ち、抵抗変化材料供給層１を、例えば、Ｓ，Ｓｅ，Ｔｅから選ばれる少なくとも１種の元素と、Ｚｒ，Ｃｕ，Ａｇから選ばれる少なくとも１種の元素とを含む構成とすることができる。
【００４８】
なお、図１では、構成の異なる２種類のメモリ素子のそれぞれのメモリ素子を１つずつ示しているが、実際には、それぞれの構成のメモリ素子を多数形成してメモリ装置を構成する。この点は、以下に説明する各実施の形態においても同様である。
【００４９】
本実施の形態の記憶装置は、例えば、以下に説明するように製造することができる。
まず、図２Ａに示すように、絶縁層６、下部電極５、プラグ電極４を形成した状態から説明する。これらの各部品は、従来公知の方法で形成することができる。
次に、図２Ｂに示すように、プラグ電極４に接続して、メモリ領域全体に、抵抗変化層となる材料によって、抵抗変化材料層１１を形成する。
次に、フォトリソグラフィ技術により、図３Ｃに示すように、右のメモリ素子（第２のメモリ素子）の部分を覆うパターンに、レジスト１２を形成する。
次に、図３Ｄに示すように、レジスト１２をマスクとしてエッチングを行って、メモリ領域の一部分である、左のメモリ素子（第１のメモリ素子）の部分の抵抗変化材料層１１を除去する。
次に、図４Ｅに示すように、レジスト１２を除去する。これにより、右のメモリ素子の部分のみに抵抗変化材料層１１が残る。
続いて、抵抗変化材料層を全体に堆積させる。これにより、図４Ｆに示すように、図４Ｅで抵抗変化材料層１１が除去されていた左のメモリ素子（第１のメモリ素子）では、膜厚の薄い第１の抵抗変化層３が形成される。図４Ｅで抵抗変化材料層１１が残っていた右のメモリ素子（第２のメモリ素子）では、膜厚の厚い第２の抵抗変化層２が厚く形成される。
その後、膜厚の異なる抵抗変化層２及び抵抗変化層３を覆って、抵抗変化材料供給層１を形成する。このとき、抵抗変化層２，３の膜厚の違いによる段差を解消して、抵抗変化材料供給層１の上面が平坦面になるように形成することが望ましい。
さらに、抵抗変化材料供給層１に接続する、上部電極１０Ａ，１０Ｂを形成する。
このようにして、図１に示した２つのメモリ素子を形成して、メモリ装置を製造することができる。
【００５０】
本実施の形態の記憶装置の構成によれば、２つのメモリ素子の抵抗変化層２，３の膜厚を異ならせたことにより、抵抗変化層３が薄い左の第１のメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、抵抗変化層２が厚い右の第２のメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００５１】
＜３．第２の実施の形態＞
本発明の第２の実施の形態の記憶装置の概略構成図（要部の断面図）を、図５に示す。
図５は、特性の異なる２つのメモリ素子が隣接する部分の断面図を示している。
２つのメモリ素子の基本的な構造は、第１の実施の形態と同様である。
【００５２】
本実施の形態の記憶装置では、図５に示す２つのメモリ素子で、抵抗変化層２，３の膜厚及び材料が異なっている。即ち、前述した（２）の場合に該当する構成に、（１）の場合の構成を組み合わせたものである。
図５の左のメモリ素子（第１のメモリ素子とする）では、第１の抵抗変化材料層１１のみにより、第１の抵抗変化層３が形成されている。右のメモリ素子（第２のメモリ素子とする）では、第２の抵抗変化材料層１３と第１の抵抗変化材料層１１との積層により、第２の抵抗変化層２が形成されている。
第２の抵抗変化材料層１３は、第１の抵抗変化材料層１１とほぼ同程度の膜厚であり、右のメモリ素子（第２のメモリ素子）の第２の抵抗変化層２は、左のメモリ素子（第１のメモリ素子）の第１の抵抗変化層３の約２倍の膜厚となっている。
【００５３】
抵抗変化材料層１１，１３には、タングステン酸化物、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＳｉＯ２，ＮｉＯ，ＣｏＯ，ＣｅＯ２，ＨｆＯ２等から、異なる２つの材料を選定して、それぞれ割り当てればよい。
特に、例えば、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＳｉＯ２，ＮｉＯ，ＣｏＯ，ＣｅＯ２，ＨｆＯ２のようなデータ保持特性向上を期待できる材料を組み合わせることにより、高性能化とデータ保持特性について、様々なレベルに作り分けることが可能となる。
他の層には、第１の実施の形態において挙げた材料と同様の材料を、使用することができる。
【００５４】
本実施の形態の記憶装置を製造するには、図２Ａ〜図４Ｆにおいて説明した第１の実施の形態のメモリ装置の製造方法を応用すればよい。
具体的には、図２Ａに示した工程でメモリ領域全体に形成する膜を、第２の抵抗変化材料層１３に変えて、図３Ｄに示した工程でメモリ領域の一部分である左のメモリ素子（第１のメモリ素子）の部分の第２の抵抗変化材料層１３を除去する。そして、図４Ｆに示した工程で第２の抵抗変化材料層１３の上に第１の抵抗変化材料層１１を形成することにより、右のメモリ素子（第２のメモリ素子）では、２層の抵抗変化材料層１３，１１の積層による第２の抵抗変化層２を形成する。
【００５５】
本実施の形態の記憶装置の構成によれば、２つのメモリ素子の抵抗変化層２，３の膜厚及び材料を異ならせたことにより、抵抗変化層３が薄い左の第１のメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、抵抗変化層２が厚い右の第２のメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００５６】
＜４．第３の実施の形態＞
本発明の第３の実施の形態の記憶装置の概略構成図（要部の断面図）を、図６に示す。
図６は、特性の異なる２つのメモリ素子が隣接する部分の断面図を示している。
２つのメモリ素子の基本的な構造は、先の各実施の形態と同様である。
【００５７】
本実施の形態の記憶装置では、図６に示す２つのメモリ素子で、抵抗変化層２，３の膜厚は同じで材料が異なっている。即ち、前述した（２）の場合に該当する構成である。
図６の左のメモリ素子（第１のメモリ素子とする）では、第１の抵抗変化材料層１１により第１の抵抗変化層３が形成されている。右のメモリ素子（第２のメモリ素子とする）では、第３の抵抗変化材料層１４により第２の抵抗変化層２が形成されている。
第３の抵抗変化材料層１４は、第１の抵抗変化材料層１１と、材料が異なっている。具体的には、新たな構成元素が加わっていたり、構成元素の比率が変わっていたりする。
【００５８】
本実施の形態の記憶装置を製造するには、第１の抵抗変化材料層１１を均一に形成した後に、第３の抵抗変化材料層１４となる部分のみに、イオン注入等によりドーピングを行って、構成元素とは別の元素を加えたり、構成元素の比率を変化させたりすれば良い。
【００５９】
特に、データ保持特性の向上に寄与するドーピング材料としては、例えば、ジルコニウム、シリコン、酸素、貴金属等が挙げられる。
これらの材料を導入することにより第３の抵抗変化材料層１４を形成した場合には、第３の抵抗変化材料層１４を含む右のメモリ素子（第２のメモリ素子）のデータ保持特性が向上する。
【００６０】
本実施の形態の記憶装置の構成によれば、２つのメモリ素子の抵抗変化層２，３の材料を異ならせたことにより、左の第１のメモリ素子と右の第２のメモリ素子とで、書き換え特性やデータ保持特性を異ならせることができる。
抵抗変化層をある材料としたメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、抵抗変化層を他のある材料としたメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００６１】
また、本実施の形態の場合、左の第１のメモリ素子の第１の抵抗変化層３と、右の第２のメモリ素子の第２の抵抗変化層２とが同じ厚さであるため、抵抗変化層の上面を平坦化することができる。
【００６２】
なお、第３の実施の形態の変形例として、均一な抵抗変化材料層に、それぞれ違う材料をドーピングすることにより、材料の異なる抵抗変化層を形成しても構わない。
【００６３】
＜５．第４の実施の形態＞
本発明の第４の実施の形態の記憶装置の概略構成図（要部の断面図）を、図７に示す。
図７は、特性の異なる２つのメモリ素子が隣接する部分の断面図を示している。
２つのメモリ素子の基本的な構造は、先の各実施の形態と同様である。
【００６４】
本実施の形態の記憶装置では、図７に示す２つのメモリ素子で、同じ構成の抵抗変化層３に対して、寸法が異なる電極がそれぞれ接続されている。即ち、前述した（３）の場合に該当する構成である。
図７の左のメモリ素子（第１のメモリ素子とする）では、第１の電極として、細いプラグ電極４が抵抗変化層３に接続されている。右のメモリ素子（第２のメモリ素子とする）では、第２の電極として、太いプラグ電極７が抵抗変化層３に接続されている。
細いプラグ電極４と太いプラグ電極７とは、同じ電極材料によって形成されている。
細いプラグ電極４が接続された、左の第１のメモリ素子では、プラグ電極４の抵抗変化層３に接する（接触面の）面積が小さいので、小さい面積に電界が集中して、書き換えが速くなる。
太いプラグ電極７が接続された、右の第２のメモリ素子では、プラグ電極７の抵抗変化層３に接する（接触面の）面積が大きいので、電界が緩和されて、データ保持特性が高くなる。
【００６５】
本実施の形態の記憶装置を製造する方法としては、開口径の異なるパターンをフォトリソグラフィにより同時に形成してもよいし、同じ開口径のパターンを開口後、太い径のプラグを形成したい領域のみをウエットエッチング等で開口径を広げてもよい。
【００６６】
本実施の形態によれば、２つのメモリ素子で幅が異なるプラグ電極４，７をそれぞれ接続したことにより、左の第１のメモリ素子と右の第２のメモリ素子とで、書き換え特性やデータ保持特性を異ならせることができる。
細いプラグ電極４を形成した左の第１のメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、太いプラグ電極７を形成した右の第２のメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００６７】
＜６．第５の実施の形態＞
本発明の第５の実施の形態の記憶装置の概略構成図（要部の断面図）を、図８に示す。
図８は、特性の異なる２つのメモリ素子が隣接する部分の断面図を示している。
２つのメモリ素子の基本的な構造は、先の各実施の形態と同様である。
【００６８】
本実施の形態の記憶装置では、図８に示す２つのメモリ素子で、同じ構成の抵抗変化層３に対して、材料が異なる電極がそれぞれ接続されている。即ち、前述した（４）の場合に該当する構成である。
図７の左のメモリ素子（第１のメモリ素子とする）では、第１の電極として、先の実施の形態と同じ材料のプラグ電極４が抵抗変化層３に接続されている。右のメモリ素子（第２のメモリ素子とする）では、第２の電極として、プラグ電極４とは電極材料が異なるプラグ電極８が抵抗変化層３に接続されている。
プラグ電極４とプラグ電極８とは、ほぼ同じ寸法で形成されている。
【００６９】
例えば、プラグ電極用の電極材料としては、ＴｉＮ，Ｗ，ＷＺｒＮｂ，ＴａＮ等が挙げられる。
これらの材料と、高抵抗化によりデータ保持特性向上が期待できるＺｒ，Ｎｂ，Ｍｏ，Ｔａ等を使用した材料とを組み合わせることにより、特性の異なるメモリ素子の作り分けが可能となる。
プラグ電極４とプラグ電極８のうち、一方のプラグ電極にＴｉＮ，Ｗ，ＷＺｒＮｂ，ＴａＮから選ばれる材料を使用し、他方のプラグ電極にＺｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれる材料を使用したとする。このとき、一方のプラグ電極が形成されたメモリ素子は比較的高速で書き換え動作を行うことができ、他方のプラグ電極が形成されたメモリ素子はデータ保持特性が良好になる。
【００７０】
本実施の形態の記憶装置は、例えば、以下に説明するようにして製造することができる。
図９Ａに示すように、左のメモリ素子（第１のメモリ素子）を形成する領域において、下部電極５に接続して、絶縁層６の表面を覆うように、プラグ電極４を構成する電極材料層１５を形成する。この電極材料層１５は、右のメモリ素子（第２のメモリ素子）の下部電極５には接続されていない。このように左のメモリ素子の下部電極５のみに電極材料層１５を接続するためには、フォトリソグラフィとエッチングによって、プラグ電極４を埋め込んで形成する開口を、左のメモリ素子を形成する領域のみに形成すればよい。このように絶縁層に開口（第１の開口とする）を形成した後、この第１の開口を埋めるように、プラグ電極４の材料の電極材料層１５を形成する。
次に、図９Ｂに示すように、右のメモリ素子（第２のメモリ素子）を形成する領域において、フォトリソグラフィとエッチングにより、表面から下部電極５まで達する開口（第２の開口とする）を形成する。
次に、図１０Ｃに示すように、右のメモリ素子の下部電極５の上に形成した第２の開口を埋めて、表面を覆うように、電極材料層１５とは異なる材料の電極材料層１６を形成する。
次に、研磨等の方法により、図１０Ｄに示すように、絶縁層６の上の電極材料層１５及び電極材料層１６を除去する。これにより、電極材料層１５から成るプラグ電極４と、電極材料層１６から成るプラグ電極８とが残る。
その後は、抵抗変化層３と、抵抗変化材料供給層１と、抵抗変化材料供給層１の上の電極とを順次形成する。
このようにして、図８に示した記憶装置を製造することができる。
【００７１】
本実施の形態の記憶装置によれば、メモリ素子の抵抗変化層３に接続されたプラグ電極４，８の材料を異ならせたことにより、左の第１のメモリ素子と右の第２のメモリ素子とで、書き換え特性やデータ保持特性を異ならせることができる。
プラグ電極をある材料としたメモリ素子では、書き換えが速くなり、データ保持特性は低くなる。また、プラグ電極を他のある材料としたメモリ素子では、書き換えが遅くなり、データ保持特性は高くなる。
即ち、高速に書き換え動作が行われるメモリ素子と、データの保持特性に優れたメモリ素子とを有する記憶装置を構成することが可能になる。
【００７２】
＜７．変形例＞
上述の各実施の形態では、構成の一部が異なる２種類のメモリ素子を形成したが、本発明では、構成の一部が互いに異なる３種類以上のメモリ素子を形成して記憶装置を構成してもよい。
【００７３】
上述の各実施の形態では、構成の一部が異なる２種類のメモリ素子において、抵抗変化材料供給層１が共通に形成されており、抵抗変化層２，３は全部又は一部が共通か、互いに隣接して形成された構成であった。
本発明では、抵抗変化層及び抵抗変化材料供給層を、メモリ素子毎に分離して形成することも可能である。
上述の各実施の形態のように、抵抗変化材料供給層１及び／又は抵抗変化層２，３を、構成の一部が異なる２種類のメモリ素子で共通して形成すると、メモリ素子毎に分離して形成した場合よりも、製造工程を少なくすることができる利点を有する。
【００７４】
上述の各実施の形態では、メモリ素子毎に分離されたプラグ電極４，７，８の上に抵抗変化層２，３が形成され、その上に抵抗変化材料供給層１が形成されていた。
本発明は、これらの各層の上下を逆にして、抵抗変化材料供給層上に、抵抗変化層を形成し、その上にメモリ素子毎に分離された電極層を形成した構成も含むものである。
上述の各実施の形態のように、プラグ電極４，７，８上に抵抗変化層２，３を形成すると、抵抗変化層２，３に影響を与えないで、電極をメモリ素子毎にパターニングすることができるため、製造が容易であるという利点を有する。
【００７５】
上述の各実施の形態では、抵抗変化層２，３の上に抵抗変化材料供給層１が形成され、これら２層によって抵抗の変化を生じる構成の抵抗変化型メモリ素子を使用していた。
本発明は、この構成の抵抗変化型メモリ素子に限らず、その他の構成の抵抗変化型メモリ素子にも適用することができる。１層の抵抗変化層のみで抵抗の変化を生じる構成の抵抗変化型メモリ素子（例えば、前述したＲｅＲＡＭ、ＰＣＲＡＭ等）にも本発明を適用することができる。
【００７６】
＜８．応用例＞
本発明の記憶装置を応用した記憶装置のブロック図を、図１１に示す。
図１１の記憶装置１００は、高速ＲＡＭ用の不揮発性メモリアレイ１１１と、長期保存用の不揮発性メモリアレイ１１２とを備えている。それぞれの不揮発性メモリアレイ１１１，１１２には、Ｘデコーダ１０３とＹカラムデコーダ１０４とが設けられている。さらに、入力部１０１、制御ユニット回路及び電源供給回路１０２、リファレンス回路及びタイマー１０７、センスアンプ及びラッチ回路１０５、出力部１０６を備えている。
入力部１０１には、データ信号ＤＡＴＡの他、チップイネーブル信号ＣＥ、書き込みイネーブル信号ＷＥが入力される。
【００７７】
そして、上述した各実施の形態で示したように、一部の構成が異なる２種類のメモリ素子を形成して、それぞれのメモリ素子により、高速ＲＡＭ用の不揮発性メモリアレイ１１１と、長期保存用の不揮発性メモリアレイ１１２とを構成する。
図１１では、回路のブロック図であるため、高速ＲＡＭ用の不揮発性メモリアレイ１１１と、長期保存用の不揮発性メモリアレイ１１２とが、離れて配置されている。
しかし、実際には、上述した各実施の形態で示したように、高速ＲＡＭ用の不揮発性メモリアレイ１１１と、長期保存用の不揮発性メモリアレイ１１２とを隣接して形成する。例えば、チップを２つの領域に分ける等により、２つの不揮発性メモリアレイ１１１，１１２を形成し、それぞれの不揮発性メモリアレイに配線を接続する。
【００７８】
従来、このような記憶装置を構成するには、例えば、高速ＲＡＭ用のＤＲＡＭと、長期保存用のフラッシュメモリ等を用いるといったように、種類の異なる２つのメモリを用いる必要があった。
これに対して、本発明の記憶装置では、同じ抵抗変化型メモリ素子を使用して、２つの不揮発性メモリアレイ１１１，１１２を作り分けることができる。そのため、従来よりも低いコストで図１１に示す記憶装置を構成することができると共に、消費電力を低減することが可能になる。
また、本発明の記憶装置では、膜厚や材料の組み合わせを選定すれば、書き換え性能や長期保存性能に対するメモリ素子の設計の自由度が増すので、様々な構成に対応させることが可能である。
【００７９】
図１１に示す構成の記憶装置の用途としては、例えば、ＲＡＭ領域のデータを、長期保存用の不揮発性メモリアレイ１１２に退避させる用途が考えられる。
また、高速ＲＡＭ用の不揮発性メモリアレイ１１１を演算用の領域として、長期保存用の不揮発性メモリアレイ１１２をセキュリティやコード保存のための領域として、これらを使い分ける用途が考えられる。
【００８０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００８１】
１  抵抗変化材料供給層、２  第１の抵抗変化層、３  第２の抵抗変化層（抵抗変化層）、４，７，８  プラグ電極、５  下部電極、６  絶縁層、１１  第１の抵抗変化材料層、１３  第２の抵抗変化材料層、１４  第３の抵抗変化材料層、１５，１６  電極材料層、１００  記憶装置、１１１  高速ＲＡＭ用の不揮発性メモリアレイ、１１２  長期保存用の不揮発性メモリアレイ
【図１】
2011091325.tif 000003
【図２】
2011091325.tif 000004
【図３】
2011091325.tif 000005
【図４】
2011091325.tif 000006
【図５】
2011091325.tif 000007
【図６】
2011091325.tif 000008
【図７】
2011091325.tif 000009
【図８】
2011091325.tif 000010
【図９】
2011091325.tif 000011
【図１０】
2011091325.tif 000012
【図１１】
2011091325.tif 000013
【図１２】
2011091325.tif 000014
【図１３】
2011091325.tif 000015
【図１４】
2011091325.tif 000016
【図１５】
2011091325.tif 000017
【図１６】
2011091325.tif 000018
【図１７】
2011091325.tif 000019