(57)【要約】【課題】高デューティー比のＰＷＭ信号により定電圧出力を得る。【解決手段】エラーアンプ１２は、出力信号が負帰還され、基準電圧と比較してエラー信号を出力する。ＰＷＭ比較器（コンパレータ）２０はエラーアンプ１２からのエラー信号と三角波を比較して、比較結果に応じたデューティー比のＰＷＭ信号を出力する。ＰＷＭ信号に応じて出力トランジスタ２２を駆動して、前記出力信号の電圧が前記基準電圧の対応しものになるように調整する。また、短パルス発生回路（ナンドゲート）１６は、所定の短時間のパルス信号である短パルス信号を前記ＰＷＭ信号と別に発生する。デューティー比調整回路（アンドゲート）１８は、短パルス信号を前記ＰＷＭ信号と組み合わせ、前記ＰＷＭ信号のデューティー比が１００％になるのを防止する。【選択図】図１
2011091937.tif 000002
【特許請求の範囲】
【請求項１】
出力信号が負帰還され、基準電圧と比較してエラー信号を出力するエラーアンプと、
このエラーアンプからのエラー信号と三角波を比較して、比較結果に応じたデューティー比のＰＷＭ信号を出力するＰＷＭ比較器と、
このＰＷＭ比較からのＰＷＭ信号に応じて出力トランジスタを駆動して、前記出力信号の電圧が前記基準電圧の対応しものになるように調整する電圧調整回路と、
所定の短時間のパルス信号である短パルス信号を前記ＰＷＭ信号と別に発生する短パルス発生回路と、
短時間パルス発生回路からの短パルス信号を前記ＰＷＭ信号と組み合わせ、前記ＰＷＭ信号のデューティー比が１００％になるのを防止するデューティー比調整回路と、
を有する電源回路。
【請求項２】
請求項１に記載の電源回路において、
前記前記短パルス発生回路は、前記三角波の頂点に同期して短パルス信号を発生する電源回路。
【請求項３】
請求項１または２に記載の電源回路において、
前記短パルス発生回路は、論理演算回路を含み、２つの信号の論理演算により短パルス信号を発生することを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧出力を得るための電源回路に関する。
【背景技術】
【０００２】
従来より、半導体集積回路（ＩＣ）に定電圧を供給するための電源回路ＩＣが広く利用されている。この電源回路ＩＣでは、通常使用によって変化する電池の出力から、一定電圧の出力を得る。例えば、１２Ｖ程度の電池電圧から５Ｖ程度の定電圧出力を得る。
【０００３】
この電源回路ＩＣでは、出力電圧をエラーアンプに帰還し、基準電圧と比較して、エラー信号を得、このエラー信号に応じたＰＷＭ制御を行って出力電圧を基準電圧に対応したものに制御している。
【０００４】
ここで、ＰＷＭ制御による出力段は、エラー信号のレベルに応じたデューティー比のＰＷＭ信号で出力トランジスタをオンオフし、出力トランジスタの出力をコイルを介し、コンデンサに供給することによって行っている。
【０００５】
ここで、電池電圧が下がってくると、デューティー比が大きくなる。一方、デューティー比が１００％になると、電流が連続してコイルに流れることになり、コイルＬが飽和してしまってインダクタンスが低くなり、大きな電流を出力してしまう。そして、エラーアンプや、基準電圧などの回路特性のバラツキなどを考え、デューティー比の上限を９０％程度に設定している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１-２３８４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、このように上限のデューティー比を９０％にするということは、電池電圧が電源ＩＣの出力電圧に近づいてきたときに、比較的早めに出力電圧が維持できなくなる。そこで、上限のデューティー比を、１００％にならない（コイルが飽和しない）ことを条件としてさらに上昇したいという要求がある。
【課題を解決するための手段】
【０００８】
本発明に係る電源回路は、出力信号が負帰還され、基準電圧と比較してエラー信号を出力するエラーアンプと、このエラーアンプからのエラー信号と三角波を比較して、比較結果に応じたデューティー比のＰＷＭ信号を出力するＰＷＭ比較器と、このＰＷＭ比較からのＰＷＭ信号に応じて出力トランジスタを駆動して、前記出力信号の電圧が前記基準電圧の対応しものになるように調整する電圧調整回路と、所定の短時間のパルス信号である短パルス信号を前記ＰＷＭ信号と別に発生する短パルス発生回路と、短時間パルス発生回路からの短パルス信号を前記ＰＷＭ信号と組み合わせ、前記ＰＷＭ信号のデューティー比が１００％になるのを防止するデューティー比調整回路と、を有する。
【０００９】
また、前記前記短パルス発生回路は、前記三角波の頂点に同期して短パルス信号を発生することが好適である。
【００１０】
また、前記短パルス発生回路は、論理演算回路を含み、２つの信号の論理演算により短パルス信号を発生することが好適である。
【発明の効果】
【００１１】
本発明によれば、Ｌレベルの期間を保持しつつ、デューティー比を１００％に近づけたＰＷＭ信号を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】全体構成例を示す図である。
【図２】信号の波形を示す図である。
【図３】三角波発生のための回路例を示す図である。
【図４】信号の波形を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１４】
図１は、実施形態に係る電源回路の全体構成を示す回路図である。分圧回路１０は、抵抗Ｒ１，Ｒ２の直列接続からなり、電源回路の出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２によって分圧した電圧を抵抗Ｒ１，Ｒ２の中間点から出力する。なお、本電源回路は全体として、出力電圧Ｖｏｕｔを基準電圧が入力されるエラーアンプに負帰還して、出力電圧Ｖｏｕｔを分圧した電圧を基準電圧に一致させる回路である。分圧回路１０を抵抗ラダーで構成し、分圧回路１０からの出力電圧を変更することで、基準電圧を変更することなく、出力電圧Ｖｏｕｔを変更することができる。
【００１５】
分圧回路１０の出力電圧は、エラーアンプ１２の負入力端に入力される。エラーアンプ１２の正入力端には基準電圧Ｖｒｅｆが入力されており、エラーアンプ１２は両入力端への入力電圧を比較して、その比較結果についての信号（エラー信号）を出力する。
【００１６】
ここで、基準電圧Ｖｒｅｆは、基準電源１４の出力であり、基準電源１４がエラーアンプ１２の正入力端に接続される。そこで、エラーアンプ１２においては、分圧回路１０の出力電圧と基準電圧Ｖｒｅｆの差電圧についてのエラー信号が出力される。このエラー信号は、出力電圧Ｖｏｕｔが低い程正の大きな信号、出力電圧Ｖｏｕｔが高いほど負の大きな信号となる。
【００１７】
このエラー信号は、コンパレータ（ＰＷＭ比較器）２０の正入力端に入力され、ここで負入力端に入力される三角波と比較される。例えば、コンパレータ２０の出力は、エラー信号が０の場合にデューティー比５０％となり、エラー信号が正の大きな信号になるとそれだけデューティー比が小さくなり、負の大きな信号になるとそれだけデューティー比が大きくなる。
【００１８】
コンパレータ２０の出力は、アンドゲート（デューティー比調整回路）１８を介し、トランジスタ（出力トランジスタ）２２のゲートに供給される。このトランジスタ２２はドレインに電源Ｖｉｎが供給され、ソースは、コイル２４を介し出力電圧Ｖｏｕｔの出力端Ｖｏｕｔに接続されている。また、トランジスタ２２とコイル２４の中間部には、アノードがアースに接続されたダイオード２８のカソードが接続され、出力端Ｖｏｕｔには他端がアースに接続されたコンデンサ２６の一端が接続されている。従って、トランジスタ２２のスイッチングのデューティー比に応じて、電源Ｖｉｎが降圧された出力電圧Ｖｏｕｔが出力端Ｖｏｕｔに得られる。そして、この出力端Ｖｏｕｔは、分圧回路１０に接続されている。
【００１９】
従って、Ｖｏｕｔ×Ｒ１／（Ｒ１＋Ｒ２）＝Ｖｒｅｆが成り立つように、エラーアンプ１２の出力が決定され、これに応じたデューティー比でトランジスタ２２がＰＷＭ制御されて出力電圧Ｖｏｕｔが制御される。例えば、Ｖｉｎ＝５Ｖ、Ｖｏｕｔ＝３Ｖ程度の降圧した出力電圧が得られる。なお、昇圧する場合には、ダイオード２８に並列してトランジスタを設けこのトランジスタをスイッチングすればよい。
【００２０】
本実施形態においては、上述のアンドゲート１８の他の入力端にはナンドゲート１６の出力が供給されている。このナンドゲート１６はコンパレータ２０に入力される三角波と同期するパルス信号と、これを遅延回路３０で所定の短時間だけ遅延した信号のナンドをとる回路であり、三角波の頂点に対応するタイミングで小さなＬレベルのパルスを有する信号である。
【００２１】
コンパレータ２０は、三角波がエラー信号を上回る場合にＬレベルを出力するため、コンパレータ２０の出力であるＰＷＭ信号は、エラー信号が三角波より下に位置する場合には、三角波の頂点付近はＬレベルとなっている。従って、アンドゲート１８にＬレベルの短パルスが入力されても、その出力に影響はない。
【００２２】
一方、コンパレータ２０の出力であるＰＷＭ信号のデューティー比が、１００％の場合には、ナンドゲート１６からの出力のＬレベルがＰＷＭ信号のＬレベルとなる。例えば、ナンドゲート１６からの出力のＬレベルがＰＷＭ信号デューティー１％に対応すれば、ＰＷＭ信号のデューティー比は９９％となる。そして、ナンドゲート１６において、このようなデューティー比の信号確実に得ることができるため、ＰＷＭ信号として、デューティー比９９％の信号を確実に得ることができる。
【００２３】
ここで、図２には、三角波とエラー信号の比較状態、ＰＷＭ信号の一例、短パルス信号の一例を示してある。一点鎖線で示すエラー信号の場合は、そのレベルが三角波の頂点より低いため、エラー信号が三角波より低い期間にＬレベルとなるＰＷＭ信号が得られる。短パルス信号は、三角波の頂点付近でＬレベルとなる信号であり、コンパレータ２０の出力におけるＬレベル期間内においてＬレベルとなるだけであり、アンドゲート１８の出力に得られるＰＷＭ信号に変化はない。
【００２４】
一方、破線で示すエラー信号の場合、そのレベルが三角波の頂点より高いため、比較で得られるＰＷＭ信号は、すべてＨレベルの信号になる。このとき、アンドゲート１８には、短パルス信号が供給されるため、アンドゲート１８の出力であるＰＷＭ信号は、短パルス信号と同じＬレベルの期間を有するものになる。
【００２５】
ここで、三角波は、図３に示すような回路で、形成することができる。電源Ｖｉｎは、定電流源５０、スイッチ５２、コンデンサ５４を介しグランドに接続されている。そして、スイッチ５２とコンデンサ５４の中間点は、スイッチ５６、定電流源５８を介し、グランドに接続されている。そして、スイッチ５２とコンデンサ５４の中間点（出力端）から三角波が出力される。
【００２６】
すなわち、スイッチ５２をオン、スイッチ５６をオフにすることで、コンデンサ５４が定電流源５０からの定電流により充電され、出力端の電圧が上昇する。一方、スイッチ５２をオフ、スイッチ５６をオンにすることで、コンデンサ５４が定電流源５８の定電流により放電され、出力端の電圧が下降する。従って、ＰＷＭ信号の周波数と同一周波数のパルス信号によって、スイッチ５２，５６を相補的にオンすることによって、コンデンサ５４の充電、放電の繰り返しによる三角波が形成される。なお、定電流源５０，５８の定電流量を変更することで、三角波の上りの勾配と、下りの勾配を変更することができ、鋸状の三角波なども容易に形成することができる。
【００２７】
従って、三角波の頂点のタイミングは、スイッチ５２，５６を制御するパルス信号によって決定される。そこで、このパルス信号を上述したナンドゲート１６の入力に利用することによって、ナンドゲート１６の出力に、三角波の頂点に同期してＬレベルとなる短パルス信号を得ることができる。なお、三角波のコンパレータ２０への入力経路に遅延回路を入力することで、短パルス信号のＬレベル期間の中心を三角波の頂点に一致させることも好適である。さらに、生成された三角波の中心レベルに応じたデューティー比５０％の信号を生成し、これを９０度程度遅延した信号に基づいて、短パルス信号を形成することもできる。
【００２８】
例えば、図４に示すように、スイッチ５２，５６のスイッチングを制御するスイッチング信号と、これを遅延回路３０で所定時間遅延し反転した反転信号をナンドゲート１６に入力することによって、所定幅の短パルス信号を得ることができる。
【００２９】
このように、三角波の頂点に同期して、Ｌレベル期間を有する短パルス信号を設けることによって、常時短パルス信号をＰＷＭ信号に掛け合わせることによっても、余分なＬレベル期間を付加することなく、必要なときにだけＬレベル期間を付与することができる。
【００３０】
これによって、コイル２４の飽和することを防止できる期間がＰＷＭ信号のデューティー比１％であれば、短パルス信号のＬレベル期間を１％に設定してデューティー比９９％の出力電圧を安定して得ることができる。
【００３１】
すなわち、コンパレータ２０の出力電圧が三角波の頂点の電圧を上回る状態においても、短パルス信号において、Ｌレベルの期間が確保され、コイル２４の飽和を防止することができる。
【００３２】
なお、短パルス信号を作成するのは、ナンドゲート１６でなくてもよく、極性を適宜反転するなどして、他の論理演算回路で構成することも可能である。また、遅延回路３０の遅延量を制御することで、短パルス信号のパルス幅を制御できる。さらに、三角波の周波数に応じて、遅延量を適切な量に制御することも好適である。
【符号の説明】
【００３３】
１０  分圧回路、１２  エラーアンプ、１４  基準電源、１６  ナンドゲート、１８  アンドゲート、２０  コンパレータ、２２  トランジスタ、２４  コイル、２６，５４  コンデンサ、２８  ダイオード、３０  遅延回路、５０，５８  定電流源、５２，５６  スイッチ。
【図１】
2011091937.tif 000003
【図２】
2011091937.tif 000004
【図３】
2011091937.tif 000005
【図４】
2011091937.tif 000006