(57)【要約】【課題】可変利得増幅部により利得を変化させている間は、減衰量を固定することにより、減衰量に応じて発生する雑音特性の劣化を抑制する可変利得増幅装置を提供すること【解決手段】本発明にかかる可変利得増幅装置は、入力信号を減衰する可変減衰部２０を備えている。さらに、可変減衰部２０から出力された減衰後の入力信号の利得を変化させて増幅する可変利得増幅部３０を備えている。また、可変利得増幅部３０により利得を変化させている間は、可変減衰部２０の減衰量を固定するように制御する制御部１０と、を備えるものである。【選択図】図１
2011109641.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を減衰する可変減衰部と、
前記可変減衰部から出力された減衰後の入力信号の利得を変化させて増幅する第１の可変利得増幅部と、
前記第１の可変利得増幅部により利得を変化させている第１の制御領域は、前記可変減衰部の減衰量を固定するように制御する制御部と、を備える可変利得増幅装置。
【請求項２】
前記制御部はさらに、
前記第１の可変利得増幅部による利得を固定にする第２の制御領域は、前記可変減衰部の減衰量を変化するように制御し、
前記第１の可変利得部による利得を前記第２の制御領域から前記第１の制御領域へ移行させる第３の制御領域は、前記可変減衰部の減衰量を変化させるように制御する請求項１記載の可変利得増幅装置。
【請求項３】
前記第１の制御領域は、前記第１の可変利得部からの出力信号の利得が第１の閾値よりも大きい期間であり、
前記第２の制御領域は、前記第１の可変利得部からの出力信号の利得が前記第１の閾値よりも小さい利得を示す第２の閾値よりも小さい期間であり、
前記第３の制御領域は、前記第１の可変利得部からの出力信号の利得が前記第１の閾値よりも小さく前記第２の閾値よりも大きい期間である請求項２記載の可変利得増幅装置。
【請求項４】
前記可変減衰部及び前記第１の可変利得増幅部は、ＭＯＳトランジスタを有し、
前記制御部は、前記可変減衰部及び前記第１の可変利得増幅部が有するＭＯＳトランジスタに対して制御電圧を出力することにより、前記可変減衰部の減衰量及び前記第１の可変利得増幅部の利得の変化量を制御する請求項３記載の可変利得増幅装置。
【請求項５】
前記制御部は、
前記第１の制御領域の場合、前記第１の可変利得増幅部に対して可変制御電圧を出力し、前記可変減衰部に対して固定制御電圧を出力し、
前記第２の制御領域の場合、前記第１の可変利得増幅部に対して固定制御電圧を出力し、前記第１の可変減衰部に対して可変制御電圧を出力し、
前記第３の制御領域の場合、前記第１の可変利得増幅部及び前記可変減衰部に対して可変制御電圧を出力する請求項４記載の可変利得増幅装置。
【請求項６】
前記可変減衰部と並列に接続され、取得した前記入力信号の利得を増幅する第２の可変利得増幅部と、
前記第１の可変利得増幅部と前記第２の可変利得増幅部とから出力される利得増幅後の信号に基づいて出力信号を生成する出力信号生成部と、を備える請求項１記載の可変利得増幅装置。
【請求項７】
前記制御部は、
前記第１の制御領域の場合、前記第１の可変利得増幅部の利得を減少させ、前記第２の可変利得増幅部の利得を増幅させる、請求項６記載の可変利得増幅装置。
【請求項８】
前記制御部は、
第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、
前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、
前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタにゲート電圧を出力するオペアンプとを備え、
前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対して当該ゲート電圧を出力する請求項１乃至７のいずれか１項に記載の可変利得増幅装置。
【請求項９】
前記第１のＭＯＳトランジスタは、飽和領域で動作し、前記第２のＭＯＳトランジスタは、線形領域で動作する、請求項８記載の可変利得増幅装置。
【請求項１０】
前記第１のＭＯＳトランジスタを飽和領域で動作させ、前記第２のＭＯＳトランジスタを線形領域で動作させるように、当該第１のＭＯＳトランジスタ及び当該第２のＭＯＳトランジスタにバイアス電圧を供給する第１のバイアス電源をさらに備える請求項９記載の可変利得増幅装置。
【請求項１１】
前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の第３のＭＯＳトランジスタを用いた可変抵抗に対して当該ゲート電圧を出力する請求項８乃至１０のいずれか１項に記載の可変利得増幅装置。
【請求項１２】
前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタとのそれぞれ一方の電位を実質的に同電位となるように、当該第２のＭＯＳトランジスタに接続される第２のバイアス電源をさらに備える請求項８乃至１１のいずれか１項に記載の可変利得増幅装置。
【請求項１３】
第３の電源と前記第２の電源との間に設けられ、当該第３の電源と接続される第２の抵抗部と、
前記第３の電源と前記第２の電源との間に設けられ、前記第２の抵抗部と直列に接続される第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタと前記第２のＭＯＳトランジスタ及び当該第２の電源の節点と直列に接続される第３の抵抗部とを備え、
前記オペアンプは、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点における電圧と前記第１の制御電圧とに基づいて定められる第１の入力電圧と、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点における電圧と第２の制御電圧とに基づいて定められる第２の入力電圧とが入力される、請求項８乃至１２のいずれか１項に記載の可変利得増幅装置。
【請求項１４】
前記第１の制御電圧及び前記第２の制御電圧が同一の場合、前記第２のＭＯＳトランジスタの抵抗値は、前記第３の抵抗部の抵抗値によって定まる請求項１３記載の可変利得増幅装置。
【請求項１５】
前記第１の入力電圧は、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点と前記第１の制御電圧を入力する入力端子との間に直列に接続された第４の抵抗部及び第５の抵抗部に基づいて分圧され、前記第２の入力電圧は、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点と前記第２の制御電圧を入力する入力端子との間に直列に接続される第６の抵抗部及び第７の抵抗部に基づいて分圧される請求項１３又は１４記載の可変利得増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変利得増幅装置に関し、特に入力信号の減衰を伴う可変利得増幅装置に関する。
【背景技術】
【０００２】
通信機やＴＶなどの受信機においては、多様な受信電波状態が想定される。このようなシステムにおいては、広範囲な信号強度の信号が入力される。そのため、可変利得増幅装置を用いて最適な信号強度に調整した後に復調などの信号処理が行われる。これより、可変利得増幅装置には広い範囲の可変利得が必要となる。また、強い妨害電波の中に弱い所望電波が存在する場合も想定される。この場合の受信性能を確保するため、低雑音、低歪みであることも必要となる。
【０００３】
図１６を用いて、一般的に用いられている増幅器の構成を示す。入力信号は、可変ゲインアンプ１０２と、固定減衰器１０４を縦続接続した可変ゲインアンプ１０３とに入力される。加算部１０５は、可変ゲインアンプ１０２及び１０３から出力される出力電流を加算し、電流電圧変換回路１０６へ出力する。電流電圧変換回路１０６は、出力信号（出力電圧）を生成し、出力する。図１７に、可変ゲインアンプ１０２及び１０３の構成例を示す。可変ゲインアンプ１０２及び１０３は、トランジスタ１０７と１０８とを有している。トランジスタ１０７及び１０８に接続される電流源の電流をＩｃ＿ａ又はＩｃ＿ｂとする。可変ゲインアンプ１０２及び１０３は、差動対の電流Ｉｃ＿ａ又はＩｃ＿ｂを制御することで、ゲインを変化させることができる。また、ゲインアンプの最大出力電流は、Ｉｃ＿ａ又はＩｃ＿ｂに比例する。本図は差動アンプの例を示しているが、シングルアンプでも同様である。
【０００４】
次に、図１８を用いて、可変ゲインアンプ１０２及び１０３の制御方式と特性について説明する。図１８の（Ａ）は、可変ゲインアンプ１０２及び１０３の制御方式を示している。制御回路１０１は、可変ゲインアンプ１０２及び１０３に対する制御電流Ｉｃ＿ａ及びＩｃ＿ｂを制御信号１００に応じて連続的に切り替える。制御信号に応じて制御電流Ｉｃ＿ａが減少すると可変ゲインアンプ１０２のゲインが減少する。また、制御電流Ｉｃ＿ｂが増加すると、可変ゲインアンプ１０３のゲインが増加する。可変ゲインアンプ１０３には固定減衰器１０４が縦続接続されているため、加算された出力電流の利得は、固定減衰器１０４において減衰された分だけ減少する。その制御信号に対する利得変化を図１８の（Ｂ）に示す。利得の可変範囲は、固定減衰器１０４の減衰量により決定される。
【０００５】
続いて、図２０を用いて、特許文献１の可変利得増幅装置の構成について説明する。可変利得増幅装置は、減衰器制御信号によって信号の減衰量が制御される可変減衰器１１１と、増幅器制御信号によって利得が制御される可変利得増幅器１１２とを備え、これらを縦続接続する。また、可変利得増幅装置は、外部から与えられる制御信号に応じて減衰器制御信号及び増幅器制御信号を生成する制御回路１１０をさらに有する。この制御回路１１０による制御を図２１に示す。図２１の（Ａ）が可変利得増幅器１１２の利得変化であり、（Ｂ）が可変減衰器１１１の減衰量変化である。制御回路１１０に入力される制御信号に応じて、可変利得増幅器１１２の利得を変化させると同時に、可変減衰器１１１の減衰量を変化させることにより、図２１の（Ｃ）に示すように、制御回路に入力される制御信号に応じて可変利得増幅装置の利得を変化させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３２８４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１６において説明した増幅器は、図１８の（Ａ）の制御方式により制御を行った場合に、図１８の（Ｃ）に示すように歪み特性が劣化するという問題がある。具体的には、１ｄＢコンプレッションポイントが変動するという問題がある。ここで、１ｄＢコンプレッションポイントの変動について図１９を用いて説明する。図１９の（Ａ）は、最大利得状態及び最小利得状態での入出力特性を示す。最大利得状態と最少利得状態における入出力の特性は、固定減衰器１０４の減衰量だけ平行移動した特性となる。図１９の（Ａ）に示されるように、最大利得状態及び最小利得状態での１ｄＢコンプレッションポイントは、同一の値（ｄＢｍ）を示している。次に、図１８の（Ｃ）で示されるように、歪み特性が劣化する状態での入出力特性を図１９の（Ｂ）に示す。ここで、説明のため可変ゲインアンプ１０２及び１０３それぞれ単体の特性も示している。可変ゲインアンプ１０２は、利得が小さく、さらに制御電流Ｉｃ＿ａも小さい。そのため、出力は最大利得状態と比べて低い出力で飽和する。一方、可変ゲインアンプ１０３は、制御電流Ｉｃ＿ｂが制御電流Ｉｃ＿ａと比較して大きく、可変ゲインアンプ１０３の利得も大きい。そのため、可変ゲインアンプ１０２と比較して高い出力で飽和する。この２つのアンプの出力を、縦軸が対数であることに注意して加算すると、図２１の（Ｂ）の特性となる。本図より、中間利得状態では、出力特性の中間に変極点が存在することが分かる。この出力特性から１ｄＢコンプレッションポイントを求めると、最大利得状態と比べ中間利得状態では、１ｄＢコンプレッションポイントは低くなる。可変利得装置として広い利得可変範囲を得るためには、固定減衰器の減衰量を大きくする必要があるが、一般的に歪み特性の劣化は固定減衰器の減衰量に比例する。固定減衰器を用い、ゲインアンプの制御電流を切り替える方式では、このような問題が発生することが知られており、このような構成の増幅器においては、広い利得範囲と低歪み特性を両立することはできない。
【０００８】
また、図２０で示した可変利得増幅装置を図２１の制御方式で動作させた場合には、可変ゲインアンプを制御電流により切り替える方式ではないため、歪み特性の劣化を抑止できる。しかし、このような場合においては、雑音特性が劣化するという問題がある。一般的に、増幅器の前段に減衰器を接続し、減衰量を変化させることにより利得を減少させると、減衰量に比例して雑音特性も劣化する。その劣化量は、増幅器内部の回路構成にて利得を変化させる場合よりも大きい。図１６の増幅器においては、最大利得状態を得ている領域では、可変ゲインアンプ１０２のみから利得を得るため、固定減衰器１０４を接続することによって雑音特性が劣化することはない。しかし、図２０の可変利得増幅装置においては、最大利得状態を得ている領域においても、入力信号は、可変減衰器１１１を介して、可変利得増幅器１１２に入力される。そのため、図２０の可変利得増幅装置は、図１６の増幅器と比較して、最大利得状態を得ている領域で大きく雑音特性が劣化する。
【課題を解決するための手段】
【０００９】
本発明の第１の態様にかかる可変利得増幅装置は、入力信号を減衰する可変減衰部と、前記可変減衰部から出力された減衰後の入力信号の利得を変化させて増幅する第１の可変利得増幅部と、前記第１の可変利得増幅部により利得を変化させている第１の制御領域は、前記可変減衰部の減衰量を固定するように制御する制御部と、を備えるものである。
【００１０】
このような可変利得増幅装置を用いることにより、可変減衰部と可変利得増幅部を制御し、可変利得増幅装置全体の利得を制御することができる。
【発明の効果】
【００１１】
本発明により、可変利得増幅部により利得を変化させている間は、減衰量を固定することにより、減衰量に応じて発生する雑音特性の劣化を抑制する可変利得増幅装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる可変利得増幅装置の構成図である。
【図２】実施の形態１にかかる制御回路の制御内容を示した図である。
【図３】実施の形態１にかかる可変利得増幅装置の構成図である。
【図４】実施の形態１にかかる雑音特性を示した図である。
【図５】実施の形態２にかかる可変利得増幅装置の構成図である。
【図６】実施の形態２にかかる可変利得増幅装置の構成図である。
【図７】実施の形態３にかかる制御回路の構成図である。
【図８】実施の形態３にかかる可変利得増幅装置の構成図である。
【図９】実施の形態３にかかる制御回路の制御内容を示した図である。
【図１０】その他の実施の形態にかかる可変減衰器の構成図である。
【図１１】その他の実施の形態にかかる可変減衰器の構成図である。
【図１２】その他の実施の形態にかかる可変減衰器の構成図である。
【図１３】その他の実施の形態にかかる可変利得増幅器の構成図である。
【図１４】その他の実施の形態にかかる可変利得増幅器の構成図である。
【図１５】その他の実施の形態にかかる可変利得増幅器の構成図である。
【図１６】一般的に用いられる増幅器の構成図である。
【図１７】一般的に用いられる増幅器が有する可変ゲインアンプの構成図である。
【図１８】一般的に用いられる増幅器の制御動作を示した図である。
【図１９】一般的に用いられる増幅器の出力特性を示した図である。
【図２０】特許文献１にかかる可変利得増幅装置の構成図である。
【図２１】特許文献１にかかる可変利得増幅装置の制御動作を示した図である。
【図２２】実施の形態４にかかる制御回路の構成図である。
【図２３】実施の形態４にかかるコンダクタンスと制御電圧との関係を示すグラフである。
【図２４】実施の形態４において、実施の形態３に用いられる制御回路を用いた場合の、コンダクタンスと制御電圧との関係を示すグラフである。
【図２５】実施の形態５にかかる制御回路の構成図である。
【図２６】実施の形態５にかかるコンダクタンスと制御電圧の関係を示すグラフである。
【発明を実施するための形態】
【００１３】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる可変利得増幅装置の構成例について説明する。可変利得増幅装置は、制御回路１０と、可変減衰器２０と、可変利得増幅器３０とを備えている。
【００１４】
制御回路１０は、制御信号１００を入力し、制御信号１００に基づいて可変減衰器２０へ出力する可変減衰器制御信号と、可変利得増幅器３０へ出力する可変利得増幅器制御信号と、を生成する。制御信号とは、例えば電圧により構成される制御電圧であってもよい。可変減衰器２０は、入力信号を入力し、当該入力信号を減衰させる。入力信号とは、減衰及び利得制御を行い、利得を得る対象の信号である。可変減衰器２０は、減衰後の入力信号を、可変減衰器２０と縦続接続されている可変利得増幅器３０へ出力する。可変利得増幅器３０は、可変減衰器２０から受け取った入力信号を、可変利得増幅器制御信号に基づいて増幅し、出力信号を生成する。
【００１５】
続いて、図２を用いて本発明の実施の形態１にかかる制御回路１０の制御動作について説明する。本図は、横軸を制御信号１００の大きさとし、対数軸を用いる縦軸に利得を示している。制御信号１００が大きくなるに従い、制御回路１０は、大きな利得を得るよう可変減衰器２０及び可変利得増幅器３０を制御する。ここで、可変利得増幅装置が最大利得状態から、利得の値が一定の値だけ減少した領域を利得可変領域１とする。つまり、利得可変領域１は、可変利得増幅器３０の利得を変化させている間に、可変利得増幅装置の利得を変化させている領域である。例えば、最大利得状態から４分の１だけ減衰させた領域を利得可変領域１とする。また、可変利得装置が最少利得状態から、利得の値が一定の値だけ増加した領域を利得可変領域３とする。つまり、利得可変領域３は、可変利得増幅器３０の利得を固定にしている間に、可変利得増幅装置の利得を変化させている領域である。例えば、最少利得状態から４分の１だけ利得を増加させた領域を利得可変領域３とする。また、利得可変領域１と利得可変領域３の間の領域を利得可変領域２とする。つまり、利得可変領域２は、可変利得増幅器３０の利得を利得可変領域３から利得可変領域１に移行する領域である。
【００１６】
制御回路１０は、利得可変領域１においては、可変利得増幅器３０の利得を変化させることにより可変利得増幅装置の利得を可変にし、可変減衰器２０の減衰量は最小として変化させない。利得可変領域３においては、可変減衰器２０の減衰量を変化させることにより可変利得増幅装置の利得を可変にし、可変利得増幅器３０の利得を最小として変化させない。また、利得可変領域２においては、可変利得増幅器３０の利得可変範囲における一部の利得を変化させ、可変減衰器２０の減衰量可変範囲の一部の減衰量を変化させることにより、可変利得増幅装置の利得を可変にする。
【００１７】
続いて、図３を用いて本発明の実施の形態１にかかる可変減衰器２０及び可変利得増幅器３０の構成例について説明する。可変減衰器２０は、抵抗２１と、ＭＯＳトランジスタ２２と、キャパシタ２３とを備えている。抵抗２１は、可変減衰器２０の入力端子と接続される。また、ＭＯＳトランジスタ２２のソース又はドレインのどちらか一方を抵抗２１に接続し、他方をキャパシタ２３に接続し、接地する。
【００１８】
可変利得増幅器３０は、電流電圧変換回路３１と、バイポーラトランジスタ３２及び３３と、抵抗３４と、ＭＯＳトランジスタ３５と、を備えている。バイポーラトランジスタ３２のベースは、可変減衰器２０のＭＯＳトランジスタ２２とキャパシタ２３とに接続される。また、バイポーラトランジスタ３３のベースは、可変減衰器２０の抵抗２１とＭＯＳトランジスタ２２とに接続される。抵抗３４及びＭＯＳトランジスタ３５は、バイポーラトランジスタ３２及び３３のエミッタに接続される。
【００１９】
次に、可変減衰器２０及び可変利得増幅器３０の動作について説明する。可変減衰器２０のＭＯＳトランジスタ２２は、制御電圧２２０を入力する。制御電圧２２０は、制御回路１０から入力する可変減衰器制御信号と同一である。ＭＯＳトランジスタ２２は、入力する制御電圧２２０を変化させることで、抵抗２１とＭＯＳトランジスタ２２とによる減衰量を変化させることができる。例えば、制御電圧２２０を大きくした場合、ＭＯＳトランジスタ２２のソースドレイン間抵抗の抵抗値は小さくなるように制御される。これより、可変利得増幅器３０のバイポーラトランジスタ３３のベースに出力される信号は小さくなるため、可変減衰器２０は減衰量を大きくする動作を実現している。また、バイポーラトランジスタ３２のベースに出力される信号は、キャパシタ２３により固定値に設定される。
【００２０】
また、可変利得増幅器３０のＭＯＳトランジスタ３５は、制御電圧３５０を入力する。制御電圧３５０は、制御回路１０から入力する可変利得増幅器制御信号と同一である。ＭＯＳトランジスタ３５は、入力する制御電圧３５０を変化させることで、バイポーラトランジスタ３２及びバイポーラトランジスタ３３のエミッタ抵抗であるＭＯＳトランジスタ３５のソースドレイン抵抗を変化させることができる。例えば、制御電圧３５０を大きくした場合、ＭＯＳトランジスタ３５のソースドレイン間抵抗の抵抗値は小さくなるように制御される。これより、電流電圧変換回路３１から出力される信号は大きくなり、増幅する動作を実現している。これにより、バイアス電流Ｉｃ１を変化させることなく、バイポーラトランジスタ３２及びバイポーラトランジスタ３３のコレクタ電流を変化させ、電流電圧変換回路３１を介して差動電圧を出力する。
【００２１】
以上説明したように、本発明の実施の形態１にかかる可変利得増幅装置を用いることにより、以下の効果を得られる。利得可変領域１においては、可変利得増幅器３０の利得を変化させ、可変減衰器２０の減衰量を最小に固定する。これにより、可変減衰器２０の減衰量の増加に応じて生じる雑音特性の劣化を抑制することができる。図４は、利得可変領域１における雑音特性の劣化を抑制した状態を示した図であり、可変減衰器２０の減衰量を変化させた場合を点線で示し、可変減衰器２０の減衰量を固定にした場合を実線で示している。本図に示されているように、上記制御を行うことにより、利得可変領域１における雑音特性が改善される。
【００２２】
また、利得可変領域２及び３にて可変減衰器２０の減衰量を変化させることで、可変利得増幅装置の利得可変範囲を広くすることができる。さらに、可変増幅装置に要求される利得可変範囲を一定とすると、可変減衰器２０の減衰量分だけ、可変利得増幅器３０に必要な利得可変範囲を狭くすることができる。
【００２３】
また、本発明の実施の形態１にかかる可変利得装置においては、複数のゲインアンプの制御電流を切り替えることによって利得を変化させる制御を行わないため、歪み特性の劣化は存在しない。
【００２４】
（実施の形態２）
続いて、図５を用いて本発明の実施の形態２にかかる可変利得増幅装置の構成例について説明する。本発明の実施の形態２にかかる可変利得増幅装置は、図１の構成に加え、可変利得増幅器４０と加算部５０とを備えている。
【００２５】
可変利得増幅器４０は、入力信号を入力し、制御回路１０から取得する第２の可変利得増幅器制御信号によって制御され、利得制御された入力信号を加算部５０へ出力する。
【００２６】
加算部５０は、可変利得増幅器３０及び可変利得増幅器４０から取得した利得増幅後の出力信号を加算する。これにより、可変利得増幅装置の出力信号を生成する。
【００２７】
続いて、図６を用いて本発明の実施の形態２にかかる可変利得増幅装置の可変減衰器２０、可変利得増幅器３０及び４０の構成例について説明する。本図における可変利得増幅装置は、図３の構成に加えて、可変利得増幅器４０を構成するバイポーラトランジスタ４１及び４２と、抵抗４３とをさらに備えている。また、電流電圧変換回路３１は、加算部５０に相当する。
【００２８】
バイポーラトランジスタ４２は、可変減衰器２０の抵抗２１にて減衰される前の入力信号をベースに入力する。また、バイポーラトランジスタ４１は、キャパシタ２３によって固定値に設定された信号を入力する。このような構成において、バイポーラトランジスタ４１及び４２のエミッタに接続されたバイアス電流Ｉｃ２を変化させることにより、バイポーラトランジスタ４１及び４２のコレクタ電流を変化させる。バイアス電流Ｉｃ２は、制御回路１０からの第２の可変利得増幅器制御信号により、制御される。これにより、可変利得増幅器４０は、利得を変化させることができる。
【００２９】
なお、本図においては、バイポーラトランジスタ４１及び４２のコレクタ電流とバイポーラトランジスタ３２及び３３のコレクタ電流とを加算して電流電圧変換回路に入力する例を示しているが、バイポーラトランジスタ４１及び４２のコレクタ電流を電圧に変換後、可変利得増幅器３０から出力される電圧に加算してもよい。
【００３０】
ここで、制御回路１０は、実施の形態１での制御に加え、可変利得増幅器３０の利得が最大となる状態から、可変利得増幅器３０の利得を小さくし、可変利得増幅器４０の利得を大きくして、増幅動作を可変利得増幅器３０から可変利得増幅器４０に切り替えるように制御を行う。つまり、図６の制御電圧２２０と制御電圧３５０を、可変利得増幅器３０の利得が最大となり、可変減衰器２０の減衰量が最小となるように設定し、更に、バイアス電流Ｉｃ２の電流を大きくし、バイアス電流Ｉｃ１の電流を小さくするように制御を行う。バイアス電流Ｉｃ１及びＩｃ２の制御は、制御回路１０から出力される第１の可変利得増幅器制御信号及び第２の可変利得増幅器制御信号に基づいて行われてもよく、もしくは、バイアス電流Ｉｃ１及びＩｃ２を制御するためにのみ用いられる制御信号を新たに設けてもよい。
【００３１】
図１の構成においては、最大利得状態であっても、可変利得増幅器３０の前段に可変減衰器２０が接続されているため、可変減衰器２０の減衰効果による雑音特性の劣化を避けることはできない。しかし、最大利得状態において、前段に何も接続されていない可変利得増幅器４０に動作を切り替えることにより、雑音特性の劣化をさらに抑制することができる。また、制御回路１０により可変利得増幅器３０及び可変利得増幅器４０を切り替えて制御する方式であるため、歪み特性の劣化が懸念される。しかし、本発明の実施の形態２における可変利得増幅器３０及び４０は、最大利得状態において切り替えが行われるため、可変減衰器２０の減衰量は最小に固定されている。そのため、減衰量に比例して生じる歪み特性の劣化は抑制される。
【００３２】
（実施の形態３）
続いて、図７を用いて本発明の実施の形態３にかかる制御回路１０の構成例について説明する。制御回路１０は、電源部１１と、電流電圧変換回路１２と、オペアンプ１３と、ＭＯＳトランジスタ１４と、バイアス電源１５と、ＭＯＳトランジスタ１６と、を備えている。電流電圧変換回路１２、ＭＯＳトランジスタ１４及びバイアス電源１５は、電源部１１とＧＮＤ電源との間に直列に接続される。また、オペアンプ１３は、ＭＯＳトランジスタ１４及び電流電圧変換回路１２の接点における電圧と、可変制御される制御電圧１３０を入力し、ＭＯＳトランジスタ１４及びＭＯＳトランジスタ１６に対してゲート電圧を出力する。本構成においては、ＭＯＳトランジスタ１６を制御対象とし、ＭＯＳトランジスタ１４はＭＯＳトランジスタ１６のレプリカとして動作する。ＭＯＳトランジスタ１６は、可変減衰器２０のＭＯＳトランジスタ２２又は可変利得増幅器３０のＭＯＳトランジスタ３５に用いられる。以下に、制御回路１０の動作について説明する。
【００３３】
オペアンプ１３は、可変制御される制御電圧１３０を入力することにより、ＭＯＳトランジスタ１４に対して可変制御されたゲート電圧を出力する。ＭＯＳトランジスタ１４は、可変制御されたゲート電圧を入力することにより、大きさが変化するソースドレイン間電流を生じる。ソースドレイン間電流は、電流電圧変換回路１２によって電圧に変換される。電流電圧変換回路１２により変換された電圧は、オペアンプ１３の帰還制御によって、制御電圧１３０と等しくなるように制御される。このようにして、オペアンプ１３のプラス端子及びマイナス端子に入力する電圧の変化により生じる出力電圧がＭＯＳトランジスタ１４及び１６のゲートに出力され、ＭＯＳトランジスタ１４及びＭＯＳトランジスタ１６のソースドレイン間抵抗が可変制御される。このようにしてレプリカであるＭＯＳトランジスタ１４を用いて制御対象であるＭＯＳトランジスタ１６のソースドレイン間抵抗を制御するため、ＭＯＳトランジスタ１６のソースドレイン間抵抗は、環境変動やプロセスばらつきの影響を受けずに、正確に制御される。また、ＭＯＳトランジスタ１６のソース電圧と同一の値を供給するバイアス電源１５をＭＯＳトランジスタ１４に接続することにより、ＭＯＳトランジスタ１４及び１６の制御誤差を抑制できる。
【００３４】
続いて、図８を用いて図７の制御回路を図３の構成に適用した場合の可変利得増幅装置の構成例について説明する。可変減衰器２０及び可変利得増幅器３０の構成例については、図３と同様であるため説明を省略する。制御回路１０＿１は、可変利得増幅器３０のＭＯＳトランジスタ３５のゲートと接続され、制御回路１０＿２は、可変減衰器２０のＭＯＳトランジスタ２２のゲートと接続される。制御回路１０＿１及び制御回路１０＿２は、同一の構成となるため、以下制御回路１０＿１の構成例について説明する。
【００３５】
制御回路１０＿１は、図７の構成に加え、バイアス電源６２、６８と、抵抗６３、６４、６６、６７と、オペアンプ６５と、を備えている。また、抵抗６１は、電流電圧変換回路１２に相当する。オペアンプ１３のマイナス端子は、オペアンプ６５から出力される信号を入力する。制御回路１０＿１は、制御信号１００を取得し、バイアス電源６２、抵抗６３及び６６にて定まる信号を、オペアンプ６５のプラス端子に入力する。また、オペアンプ６５のマイナス端子に接続されている抵抗６４及び６７により増幅される出力電圧を、オペアンプ１３のマイナス端子に出力する。同様の制御を、制御回路１０＿２でも実施する。制御回路１０＿２においては、取得した制御信号１００を、オペアンプ６５に相当するオペアンプのマイナス端子に入力する。これにより、制御信号１００が大きくなるに伴い、オペアンプ６５に相当するオペアンプから出力される信号は小さくなる。
【００３６】
制御回路１０＿１のオペアンプ１３及び１０＿２のオペアンプ（オペアンプ１３に相当）から出力される制御電圧２２０及び３５０により、可変減衰器２０及び可変利得増幅器３０の減衰量及び利得を制御する。この場合の可変利得増幅装置の利得変化を、図９を用いて説明する。
【００３７】
制御回路１０は、利得可変領域２において、可変利得増幅器３０の対数軸における可変利得範囲の４分の１の利得変化と、可変減衰器２０の対数軸における減衰量可変範囲の４分の１の減衰量変化を、同時に行う。可変減衰器２０の減衰量はＭＯＳトランジスタ２２のソースドレイン間抵抗に基づいて変化し、可変利得増幅器３０の利得はＭＯＳトランジスタ３５のソースドレイン間抵抗に基づいて変化する。このように、利得可能領域２においては、可変減衰器２０及び可変利得増幅器３０が減衰量及び利得を相補的に制御することにより、可変利得増幅装置の利得変化の線形性を向上することができる。
【００３８】
（実施の形態４）
図２２を用いて本発明の実施の形態４にかかる制御回路５０１の構成例について説明する。制御回路５０１は、電源（ＶＣＣ）５１０と、電源（ＧＮＤ）５１１と、バイアス電源５１２及び５１３と、抵抗５２１と、ＭＯＳトランジスタ５３１及び５３２と、オペアンプ５４１と、入力端子５５１と、出力端子５５２と、ノード５６１とを備えている。ＭＯＳトランジスタは、例えば、ＮＭＯＳトランジスタとして説明する。
【００３９】
抵抗５２１、ＭＯＳトランジスタ５３１及びＭＯＳトランジスタ５３２は、電源（ＶＣＣ）５１０と電源（ＧＮＤ）５１１との間に直列に接続されており、抵抗５２１は、電源（ＶＣＣ）５１０に接続されている。また、ＭＯＳトランジスタ５３２と電源（ＧＮＤ）５１１との間に、バイアス電源５１３が接続されている。さらに、抵抗５２１とＭＯＳトランジスタ５３２との間に、ＭＯＳトランジスタ５３１が接続されている。
【００４０】
また、出力端子５５２は、一方をオペアンプ５４１とＭＯＳトランジスタ５３２とに接続され、他方を可変減衰器２０のＭＯＳトランジスタ２２又は可変利得増幅器３０のＭＯＳトランジスタ３５のゲートと接続されている。
【００４１】
ノード５６１は、抵抗５２１とＭＯＳトランジスタ５３１との節点における電圧をオペアンプ５４１のプラス端子側に出力する。また、オペアンプ５４１は、マイナス端子側には入力端子５５１から制御電圧を入力する。制御電圧は、可変に設定することが可能である。さらにオペアンプ５４１は、プラス端子とマイナス端子とに入力する電圧に基づいて、ＭＯＳトランジスタ５３２に対して電圧を出力する。ここで、オペアンプ５４１は、ＭＯＳトランジスタ５３２に電圧を出力するとともに、出力端子５５２に対しても同一の電圧を出力する。
【００４２】
バイアス電源５１２は、ＭＯＳトランジスタ５３１を飽和領域で動作させるように、ＭＯＳトランジスタ５３１のゲートに対して電圧を出力する。一例としては、ＭＯＳトランジスタ５３１のソースドレイン間電圧Ｖｄｓと、ゲートソース間電圧Ｖｇｓと、閾値電圧Ｖｔｈが、Ｖｄｓ＞２（Ｖｇｓ−Ｖｔｈ）の関係を満たすよう、バイアス電源５１２は、ＭＯＳトランジスタ５３１のゲートに電圧を出力する。ＭＯＳトランジスタ５３１が飽和領域で動作することにより、ＭＯＳトランジスタ５３１のソース、つまりＭＯＳトランジスタ５３２のドレイン側の電位がほぼ固定される。
【００４３】
さらに、バイアス電源５１２は、ＭＯＳトランジスタ５３２を線形領域で動作させるように、ＭＯＳトランジスタ５３２のソースと接続される。一例としては、Ｖｄｓの小さな、Ｖｄｓ＜＜２（Ｖｇｓ−Ｖｔｈ）の条件を満たすバイアス設定とする。さらに、ＭＯＳトランジスタ５３２のソースと、可変減衰器２０のＭＯＳトランジスタ２２のソース又は可変利得増幅器３０のＭＯＳトランジスタ３５のソースとが同一電位になるように、バイアス電源５１３を接続する。ＭＯＳトランジスタ５３３は、ＭＯＳトランジスタ５３２をレプリカとして動作させ、抵抗値を可変に制御する対象のトランジスタである。ＭＯＳトランジスタ５３３は、出力端子５５２から出力される電圧をゲートに入力する。
【００４４】
次に、制御回路５０１の動作について説明する。制御回路５０１は、ＭＯＳトランジスタ５３２をオペアンプ５４１による帰還を用いて制御する。入力端子５５１に入力する制御電圧Ｖｃｎｔを可変にした場合、ノード５６１は、制御電圧Ｖｃｎｔと等しい電圧が発生するように帰還制御される。また、抵抗５２１の抵抗値をＲ５２１とし、抵抗５２１に発生する電流をＩｃ５２１とすると、Ｉｃ５２１は以下の式１で求めることができる。
【００４５】
Ｉｃ５２１＝（ＶＣＣ−Ｖｃｎｔ）／Ｒ５２１・・・（式１）
【００４６】
また、ＭＯＳトランジスタ５３１が飽和領域で動作していることにより、Ｉｃ５２１が変化しても、ＭＯＳトランジスタ５３２のソースドレイン間電圧Ｖｄｓは、一定である。そのため、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇ（ＭＯＳトランジスタ５３２のソースドレイン間抵抗の逆数）は、以下の式２で求めることができる。
【００４７】
ｇ＝Ｉｃ５２１／Ｖｄｓ・・・（式２）
【００４８】
ＭＯＳトランジスタ５３２のソースドレイン間電圧Ｖｄｓは一定であるため、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇは、Ｉｃ５２１に比例して変化する。また、式１及び式２より、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇは、以下の式３で示される。
【００４９】
ｇ＝（ＶＣＣ−Ｖｃｎｔ）／（Ｒ５２１×Ｖｄｓ）・・・（式３）
【００５０】
これより、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇは、入力端子５５１に入力する制御電圧Ｖｃｎｔの値に応じて可変に制御される。さらに、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇの変化の傾きは、１／Ｒ５２１に比例して一定に定まる。ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇと、制御電圧Ｖｃｎｔの関係を図２３に示す。図２３は、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスｇが、制御電圧Ｖｃｎｔに応じて線形的に変化する状態を示している。
【００５１】
以上説明したように、本発明の実施の形態４にかかる制御回路５０１を用いることにより、ＭＯＳトランジスタ５３２のソースドレイン間電圧をほぼ一定値に固定することができる。そのため、ＭＯＳトランジスタ５３２は、抵抗５２１に発生する電流Ｉｃ５２１の変化にかかわらず、線形領域による動作を継続することができる。そのため、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスの変化の傾きを一定にするができる。つまり、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスを線形的に制御することができる。これに伴いオペアンプ５４１に接続されているＭＯＳトランジスタ５３３のソースドレイン間コンダクタンスの変化についても同様に線形的に制御することが可能となる。これに対して、図７の制御回路１０を用いた場合、ＭＯＳトランジスタ１４のソースドレイン間抵抗が低い場合には、ＭＯＳトランジスタ１４のソースドレイン間電圧は小さく、ＭＯＳトランジスタ１４は線形領域で動作する。但し、ＭＯＳトランジスタ１４のソースドレイン間電圧は、ＭＯＳトランジスタ１４に流れ込む電流の変化によって変動する。そのため、ＭＯＳトランジスタ１４のソースドレイン間コンダクタンスは、制御電圧に対して一定の傾きで変化しない。さらに、ＭＯＳトランジスタ１４のソースドレイン間抵抗が高い場合には、ＭＯＳトランジスタ１４は飽和領域で動作する。そのため、制御電圧に対するＭＯＳトランジスタ１４のソースドレイン間抵抗の変化の傾きは大きく変化する。これに伴い、オペアンプ１３に接続されているＭＯＳトランジスタ１６も同様の特性となる。図２４に、ＭＯＳトランジスタ１０４のソースドレイン間コンダクタンスと制御電圧の関係を示す。これより、制御回路５０１を用いた場合、制御回路１０を用いた場合と比較して、広い抵抗値可変範囲を持ち、制御電圧に対しコンダクタンスが線形的に変化する、すなわち高い抵抗値制御性を持つＭＯＳトランジスタを用いた可変抵抗器を実現することができる。そのため、制御回路５０１を用いることにより、可変利得及び可変減衰量の変化幅を広くすることができる。
【００５２】
また、制御回路５０１は、上述したように、可変利得増幅装置の制御回路として用いてもよく、もしくは、可変抵抗器として単独で用いられてもよい。つまり、制御回路５０１は、可変利得増幅装置以外の装置に組み込まれて用いられてもよい。
【００５３】
（実施の形態５）
続いて、図２５を用いて本発明の実施の形態２にかかる制御回路５０２について説明する。図２５にかかる制御回路５０２は、２２の構成に加え、電源（ＶＣＣ）５１４と、抵抗５２２〜５２７と、ＭＯＳトランジスタ５３４と、入力端子５５３と、電圧バッファ５７１及び５７２と、を備えている。
【００５４】
抵抗５２２、抵抗５２３及びＭＯＳトランジスタ５３４は、電源（ＶＣＣ）５１４とＭＯＳトランジスタ５３２のソースとの間に直列に接続されている。抵抗５２２は、一方が電源（ＶＣＣ）５１４と接続され、他方がＭＯＳトランジスタ５３４と接続されている。抵抗５２３は、一方がＭＯＳトランジスタ５３２のソース及びバイアス電源５１２と接続され、他方がＭＯＳトランジスタ５３４と接続されている。ＭＯＳトランジスタ５３４は、抵抗５２２及び５２３の間に接続されている。
【００５５】
ノード５６２は、抵抗５２２とＭＯＳトランジスタ５３４との節点における電圧をオペアンプ５４１のマイナス端子側に出力する。オペアンプ５４１は、ノード５６２からの出力電圧と入力端子５５１に入力される制御電圧Ｖｃｎｔとに基づいてオペアンプ５４１のマイナス端子に電圧を入力する。この時、ノード５６２から出力される電圧は、電圧バッファ５７２及び抵抗５２６を介してノード５６３へ出力される。また、入力端子５５１に入力される制御電圧Ｖｃｎｔは、抵抗５２７を介してノード５６３へ出力される。ノード５６３は、ノード５６２から出力される電圧と、制御電圧Ｖｃｎｔに基づいて定められる電圧を抵抗５２６及び５２７により分圧し、当該分圧された電圧をオペアンプ５４１のマイナス端子へ出力する。
【００５６】
ノード５６１は、抵抗５２１とＭＯＳトランジスタ５３１との節点における電圧をオペアンプ５４１のプラス端子側に出力する。オペアンプ５４１は、ノード５６１からの出力電圧と入力端子５５３に入力する制御電圧Ｖｃｅｎｔとに基づいてオペアンプ５４１のプラス端子に電圧を入力する。この時、ノード５６１から出力される電圧は、電圧バッファ５７１及び抵抗５２４を介してノード５６４へ出力される。また、入力端子５５３に入力される制御電圧Ｖｃｅｎｔは、抵抗５２５を介してノード５６４へ出力される。ノード５６４は、ノード５６１から出力される電圧と、制御電圧Ｖｃｅｎｔに基づいて定められる電圧を抵抗５２４及び５２５により分圧し、当該分圧された電圧をオペアンプ５４１のプラス端子へ出力する。
【００５７】
また、抵抗５２１及び５２２、抵抗５２４及び５２６、抵抗５２５及び５２７は、それぞれ実質的に同一の抵抗値を有するように構成される。これは１つの例であり、これらの抵抗値は様々な設定が可能である。
【００５８】
次に、図２５の制御回路５０２の動作について説明する。オペアンプ５４１と、抵抗５２４と５２５の抵抗値の比と、抵抗５２６と５２７の抵抗値の比と、で定まる帰還ループによって、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスの変化の傾きは、Ｒ５２５／（Ｒ５２１×Ｒ５２４）に比例して一定に定まる。ここで、Ｒ５２１は、抵抗５２１の抵抗値を示し、Ｒ５２４は、抵抗５２４の抵抗値を示し、Ｒ５２５は、抵抗５２５の抵抗値を示す。また、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔを入力端子５５１及び５５３に入力した場合、帰還によって、抵抗５２１及び５２２に発生する電流は同じ値となるように動作する。ＭＯＳトランジスタ５３１及び５３４は、飽和領域で動作するように、ゲートにバイアス電源５１２が接続されている。そのため、ＭＯＳトランジスタ５３１及び５３４のソースの電位はほぼ一定値に定められる。これより、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスは、抵抗５２３の抵抗値Ｒ５２３により一定値に定められる。これは、抵抗５２３とＭＯＳトランジスタ５３４とバイアス電圧５１２によって定まる抵抗５２３に流れる電流を、ＭＯＳトランジスタ５３２にも流れるようにミラーする回路動作ということができ、抵抗５２３に対応するＭＯＳトランジスタ５３２の抵抗値及びコンダクタンスは、Ｒ５２３により一定値に定められる。
【００５９】
以上説明したように、本発明の実施の形態５にかかる制御回路５０２を用いることにより、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスの変化の傾きはＲ５２５／（Ｒ５２１×Ｒ５２４）に比例して一定に定められるため、実施の形態４と同様に、ＭＯＳトランジスタ５３２のソースドレイン間コンダクタンスを、線形的に制御することができる。さらに、制御電圧Ｖｃｎｔ＝制御電圧ＶｃｅｎｔのときのＭＯＳトランジスタ５３２のソースドレイン間抵抗をＲ５２３によって定めることができる。これにより、図２６に示されるグラフ１やグラフ２のように、環境変動やプロセス変動により変動される可能性のあるコンダクタンスとＶｃｎｔの関係を、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔのときに、コンダクタンスが１／Ｒ５２３を有するグラフ３に一意に設定することができる。これに伴いオペアンプ５４１に接続されているＭＯＳトランジスタ５３３のソースドレイン間コンダクタンスの変化についても同様に線形的に一意に制御することが可能となる。
【００６０】
（その他の実施の形態）
続いて、図１０を用いて、可変減衰器２０の構成例について説明する。本図における可変減衰器２０は、図３の可変減衰器２０の抵抗２１をＭＯＳトランジスタ８１に置き換えた構成としている。ＭＯＳトランジスタ８１のソースもしくはドレインの一方を入力端子と接続し、他方をＭＯＳトランジスタ２２のソースもしくはドレインの一方と、可変利得増幅器３０への出力端子とを接続する。これにより、例えば、ＭＯＳトランジスタ２２の制御電圧２２０を上げることによりＭＯＳトランジスタ２２のソースドレイン間抵抗を下げると同時に、ＭＯＳトランジスタ８１の制御電圧８１０を下げることによりＭＯＳトランジスタ８１のソースドレイン間抵抗を上げるというように、２つの制御電圧を相補的に制御することで、減衰量を変化させることができる。
【００６１】
続いて、図１１を用いて可変減衰器２０を差動入力とした場合の構成例について説明する。本図における可変減衰器２０は、図３の可変減衰器２０の構成に、抵抗８２を加えた構成としている。抵抗８２は、ＭＯＳトランジスタ２２のソースもしくはドレインの一方と接続されている抵抗２１と異なる方に接続される。動作は、実施の形態１と同様であるため、説明を省略する。
【００６２】
続いて、図１２を用いて、可変減衰器２０を差動入力とした場合の他の構成例について説明する。本図における可変減衰器２０は、図１１の抵抗２１及び８２を、ＭＯＳトランジスタ８３、８４に置き換えた構成としている。ＭＯＳトランジスタ８３、８４は、制御電圧８３０によりソースドレイン間抵抗を可変制御する。動作は、図１０の可変減衰器２０と同様であるため説明を省略する。
【００６３】
続いて、図１３を用いて、可変利得増幅器３０の構成例について説明する。可変利得増幅器３０は、電流電圧変換回路９０と、バイポーラトランジスタ９１と、ＭＯＳトランジスタ９２とを備えている。可変減衰器２０から出力される信号をバイポーラトランジスタ９１のベースに接続する。また、バイポーラトランジスタ９１のコレクタに電流電圧変換回路９０を接続し、エミッタにＭＯＳトランジスタ９２のドレインを接続する。ＭＯＳトランジスタ９２のソースは、接地される。バイポーラトランジスタ９１のエミッタ抵抗であるＭＯＳトランジスタ９２のソースドレイン間抵抗を、制御電圧９２０によって変化させることで、可変利得増幅器３０が得られる利得を変化させることができる。また、バイポーラトランジスタ９１のバイアス電流を一定とし、電流電圧変換回路９０の変換利得を一定とすれば、一定の１ｄＢコンプレッションポイント特性が得られる。
【００６４】
続いて、図１４を用いて、可変利得増幅器３０の他の構成例について説明する。図１４における可変利得増幅器３０は、図１３のバイポーラトランジスタ９１を、ＭＯＳトランジスタ９３に置き換えた構成としている。動作は図１４の可変利得増幅器３０と同様であるため説明を省略する。
【００６５】
続いて、図１５を用いて、可変利得増幅器３０の他の構成例について説明する。図１５における可変利得増幅器３０は、図３の可変利得増幅器３０のバイポーラトランジスタ３２及び３３を、ＭＯＳトランジスタ９４、９５に置き換えた構成としている。動作は、図３の可変利得増幅器３０と同様であるため説明を省略する。
【００６６】
以上説明したように、可変減衰器２０及び可変利得増幅器３０は、目的とする特性に応じて様々な回路構成を組み合わせることが可能である。
【００６７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６８】
１０、１０＿１、１０＿２  制御回路
１１  電源部
１２  電流電圧変換回路
１３  オペアンプ
１４  ＭＯＳトランジスタ
１５  バイアス電源
１６  ＭＯＳトランジスタ
２０  可変減衰器
２１  抵抗
２２  ＭＯＳトランジスタ
２３  キャパシタ
３０  可変利得増幅器
３１  電流電圧変換回路
３２、３３  バイポーラトランジスタ
３４  抵抗
３５  ＭＯＳトランジスタ
４０  可変利得増幅器
４１、４２  バイポーラトランジスタ
４３  抵抗
５０  加算部
６１  抵抗
６２、６８  バイアス電源
６３、６４、６６、６７  抵抗
６５  オペアンプ
８１  ＭＯＳトランジスタ
８３、８４  ＭＯＳトランジスタ
９０  電流電圧変換回路
９１  バイポーラトランジスタ
９２、９３  ＭＯＳトランジスタ
９４、９５  ＭＯＳトランジスタ
１０１  制御回路
１０２、１０３  可変ゲインアンプ
１０４  固定減衰器
１０５  加算部
１０６  電流電圧変換回路
１０７、１０８  トランジスタ
１１０  制御回路
１１１  可変減衰器
１１２  可変利得増幅器
【図１】
2011109641.tif 000003
【図２】
2011109641.tif 000004
【図３】
2011109641.tif 000005
【図４】
2011109641.tif 000006
【図５】
2011109641.tif 000007
【図６】
2011109641.tif 000008
【図７】
2011109641.tif 000009
【図８】
2011109641.tif 000010
【図９】
2011109641.tif 000011
【図１０】
2011109641.tif 000012
【図１１】
2011109641.tif 000013
【図１２】
2011109641.tif 000014
【図１３】
2011109641.tif 000015
【図１４】
2011109641.tif 000016
【図１５】
2011109641.tif 000017
【図１６】
2011109641.tif 000018
【図１７】
2011109641.tif 000019
【図１８】
2011109641.tif 000020
【図１９】
2011109641.tif 000021
【図２０】
2011109641.tif 000022
【図２１】
2011109641.tif 000023
【図２２】
2011109641.tif 000024
【図２３】
2011109641.tif 000025
【図２４】
2011109641.tif 000026
【図２５】
2011109641.tif 000027
【図２６】
2011109641.tif 000028