(57)【要約】【課題】シャント抵抗を用いてインバータ回路の相電流を検出する相電流検出装置において、インバータ回路のスイッチング素子のスイッチング周波数が高周波になっても、より確実に相電流を検出できるようにする。【解決手段】インバータ制御を所定長さのインバータ制御期間（T2）単位で繰り返す制御部（4）を設ける。そして、この制御部（4）では、相電流を検出する相電流検出期間（T1）を所定のインバータ制御期間（T2）同士の間に設けて、インバータ制御期間（T2）における電圧パルスの幅よりも大きな幅の電圧パルスが相電流検出期間（T1）にシャント抵抗（R）から出力されるように、インバータ回路（3）の各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御する。【選択図】図３
2011091992.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）における出力交流の相電流を検出する相電流検出装置であって、
前記相電流に応じた電圧の電圧パルスを出力するシャント抵抗（R）と、
各スイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて前記出力交流の電流又は電圧を制御するインバータ制御を所定長さのインバータ制御期間（T2）単位で繰り返す制御部（4）と、
前記電圧パルスに基づいて前記相電流を検出する検出部（5）と、
を備え、
前記制御部（4）は、前記相電流を検出する相電流検出期間（T1）を所定のインバータ制御期間（T2）同士の間に設けて、前記インバータ制御期間（T2）における前記電圧パルスの幅よりも大きな幅の電圧パルスが前記相電流検出期間（T1）に前記シャント抵抗（R）から出力されるように各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御し、
前記検出部（5）は、前記相電流検出期間（T1）の電圧パルスによって前記相電流を検出することを特徴とする相電流検出装置。
【請求項２】
請求項１の相電流検出装置において、
前記相電流検出期間（T1）は、前記インバータ制御期間（T2）よりも長い期間であることを特徴とする相電流検出装置。
【請求項３】
請求項１又は請求項２の相電流検出装置において、
前記シャント抵抗（R）は、前記インバータ回路（3）における負側の直流母線（N）と、前記直流を出力する直流電源（2）との間に設けられていることを特徴とする相電流検出装置。
【請求項４】
請求項１又は請求項２の相電流検出装置において、
前記複数のスイッチング素子（Sup,…,Swn）は、２つのスイッチング素子（Sup,…,Swn）が直列接続された複数のスイッチングレグ（leg1,leg2,leg3）を構成し、
各スイッチングレグ（leg1,leg2,leg3）は、前記インバータ回路（3）における正側及び負側の直流母線（P,N）間に接続されるとともに、それぞれの中間点（M1,M2,M3）が負荷（6）に接続され、
前記シャント抵抗（R1,R2,R3）は、各スイッチングレグ（leg1,leg2,leg3）に設けられていることを特徴とする相電流検出装置。
【請求項５】
複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）と、
請求項１から請求項４のうちの何れか１つの相電流検出装置と、
を備え、
それぞれのスイッチング素子（Sup,…,Swn）は、ワイドバンドギャップ半導体で構成されていることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路の出力交流の相電流を検出する相電流検出装置及びそれを用いた電力変換装置に関するものである。
【背景技術】
【０００２】
空気調和機では圧縮機を駆動するモータに交流電力を供給するために、直流を交流に変換するインバータ回路が用いられることが多い。そして、このインバータ回路には、モータに流れる電流を制御するためなどの目的で、出力交流の相電流を検出する相電流検出装置が設けられるのが一般的である（例えば、特許文献１を参照）。特許文献１の相電流検出装置は、ＤＣリンクに設けたシャント抵抗と、シャント抵抗の両端の電圧を入力とし、検出電流を出力する増幅器とを有し、ＰＷＭ制御（ＰＷＭ：Pulse Width Modulation）を行っている際にシャント抵抗に生じた電圧パルスを用いて相電流を検出している。
【０００３】
ところで、上記のインバータ回路は複数のスイッチング素子のスイッチング状態をそれぞれ変化させて直流を交流に変換するので、キャリア信号の周波数（キャリア周波数）を高くできれば、出力の制御の応答性が向上（すなわち制御帯域が拡大）する。これには、例えばＰＷＭ制御のインバータ回路では、スイッチング速度を高速化する必要があり、例えばワイドバンドギャップ半導体で構成したスイッチング素子を用いれば、スイッチング速度を高速化（例えば従来の１０倍以上）してキャリア周波数を高くすることが期待できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１３５４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のようにキャリア周波数（スイッチング周波数）が高くなると、シャント抵抗に生じる電圧パルスの幅が小さくなるので、相電流検出装置を構成する部品の高速化が必要になる。しかも、シャント抵抗が出力する電圧パルスは、立ち上がりから所定の期間はリンギング等によって波形が歪んでいるので、電圧が安定するまで所定の時間待たなければ相電流を測定できない。すなわち、キャリア周波数が高くなると、相電流の検出に必要なパルス幅の確保が困難になる可能性が考えられる。これに対しては、例えば、ホールＣＴ（Current Transformer）を用いれば検出が可能になるとも考えられるが、これではシャント抵抗を用いる場合よりも相電流検出装置のコストが増大する。
【０００６】
本発明は上記の問題に着目してなされたものであり、シャント抵抗を用いてインバータ回路の相電流を検出する相電流検出装置において、インバータ回路のスイッチング素子のスイッチング周波数が高周波になっても、より確実に相電流を検出できるようにすることを目的としている。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、第１の発明は、
複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）における出力交流の相電流を検出する相電流検出装置であって、
前記相電流に応じた電圧の電圧パルスを出力するシャント抵抗（R）と、
各スイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて前記出力交流の電流又は電圧を制御するインバータ制御を所定長さのインバータ制御期間（T2）単位で繰り返す制御部（4）と、
前記電圧パルスに基づいて前記相電流を検出する検出部（5）と、
を備え、
前記制御部（4）は、前記相電流を検出する相電流検出期間（T1）を所定のインバータ制御期間（T2）同士の間に設けて、前記インバータ制御期間（T2）における前記電圧パルスの幅よりも大きな幅の電圧パルスが前記相電流検出期間（T1）に前記シャント抵抗（R）から出力されるように各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御し、
前記検出部（5）は、前記相電流検出期間（T1）の電圧パルスによって前記相電流を検出することを特徴とする。
【０００８】
この構成により、インバータ制御期間（T2）にはインバータ制御が行われて所定の交流が出力される。そして、本発明では、前記インバータ制御が行われるインバータ制御期間（T2）とは別に相電流検出期間（T1）を設け、この相電流検出期間（T1）の電圧パルスより、検出部（5）が相電流を検出するようになっている。この電力変換装置でも相電流検出期間（T1）の電圧パルスは、立ち上がりから所定の期間は、リンギングにより波形が乱れている可能性がある。しかし、本発明では、この相電流検出期間（T1）にはインバータ制御時の電圧パルスよりもパルス幅が大きな電圧パルスがシャント抵抗（R）から出力されるように制御部（4）が制御している。そのため、リンギングが収まって電圧が安定するまで検出を待っていても、インバータ制御中の電圧パルスを用いる場合よりもより長い検出時間（すなわち、より大きなパルス幅）を相電流検出期間（T1）において確保できる。
【０００９】
また、第２の発明は、
第１の発明の相電流検出装置において、
前記相電流検出期間（T1）は、前記インバータ制御期間（T2）よりも長い期間であることを特徴とする。
【００１０】
この構成では、相電流検出期間（T1）がインバータ制御期間（T2）よりも長いので、相電流検出期間（T1）における電圧パルスの幅をより大きくすることが可能になる。
【００１１】
また、第３の発明は、
第１又は第２の発明の相電流検出装置において、
前記シャント抵抗（R）は、前記インバータ回路（3）における負側の直流母線（N）と、前記直流を出力する直流電源（2）との間に設けられていることを特徴とする。
【００１２】
この構成では、負側の直流母線（N）と直流電源（2）との間にシャント抵抗（R）が設けられているので、このシャント抵抗（R）には、各相（U相,V相,W相）の相電流が流れる。すなわち、１つのシャント抵抗（R）で各相の相電流（Iu,Iv,Iw）を検出することができる。
【００１３】
また、第４の発明は、
第１又は第２の発明の相電流検出装置において、
前記複数のスイッチング素子（Sup,…,Swn）は、２つのスイッチング素子（Sup,…,Swn）が直列接続された複数のスイッチングレグ（leg1,leg2,leg3）を構成し、
各スイッチングレグ（leg1,leg2,leg3）は、前記インバータ回路（3）における正側及び負側の直流母線（P,N）間に接続されるとともに、それぞれの中間点が負荷（6）に接続され、
前記シャント抵抗（R1,R2,R3）は、各スイッチングレグ（leg1,leg2,leg3）に設けられていることを特徴とする。
【００１４】
この構成では、シャント抵抗（R1,R2,R3）が各スイッチングレグ（leg1,leg2,leg3）に設けられているので、相電流の検出を各相同時に行うことが可能になる。
【００１５】
また、第５の発明は、
複数のスイッチング素子（Sup,…,Swn）のスイッチング状態をそれぞれ変化させて直流を交流に変換するインバータ回路（3）と、
第１から第４の発明のうちの何れか１つの相電流検出装置と、
を備え、
それぞれのスイッチング素子（Sup,…,Swn）は、ワイドバンドギャップ半導体で構成されていることを特徴とする電力変換装置である。
【００１６】
この構成では、インバータ回路（3）において、ワイドバンドギャップ半導体で構成されたスイッチング素子（Sup,…,Swn）によりスイッチングが行われる。すなわち、このインバータ回路（3）では、スイッチングの高速化が可能になる。
【発明の効果】
【００１７】
第１の発明によれば、相電流測定のためにより大きなパルス幅を確保することが可能になるので、スイッチング周波数が高周波になっても、より確実に相電流を検出することが可能になる。
【００１８】
また、一般的には、スイッチング周波数が高くなると、相電流検出に使用できる期間が短くなるため、リンギングが収まって電圧が安定するまでの期間を短縮しなければならず、各配線のインダクタンスを低減する必要がある。そのため、一般的には、スイッチング周波数が高くなるほど、相電流検出装置の配線設計に注意が必要になるとも考えられる。しかしながら、本発明では、インバータ制御期間（T2）とは別に相電流検出期間（T1）を設け、相電流検出期間（T1）にはインバータ制御時の電圧パルスよりもパルス幅が大きな電圧パルスがシャント抵抗から出力されるようにしている。そのため、スイッチング周波数を従来よりも高めても、スイッチング周波数に関係なく、リンギングが収まって電圧が安定する期間を設けることができる。すなわち、本発明では、従来と同様の配線設計で相電流の測定を実施することも可能になる。つまり、本発明によれば、高周波で動作するインバータ回路を容易に設計することが可能になる。
【００１９】
また、相電流検出期間（T1）にはインバータ制御時の電圧パルスよりもパルス幅が大きな電圧パルスがシャント抵抗（R）から出力されるので、検出部（5）は特別に高速化する必要がなく、従来の相電流検出装置で採用されていた検出部を用いることも可能になる。
【００２０】
また、第２の発明によれば、相電流検出期間（T1）における電圧パルスの幅をより大きくすることができるので、より確実に相電流を検出することが可能になる。
【００２１】
また、第３の発明によれば、１つのシャント抵抗（R）で各相の相電流を検出することができるので、相電流検出装置をコンパクトに設計することが可能になる。
【００２２】
また、第４の発明によれば、相電流の検出を各相同時に行うことが可能になるので、相電流検出期間（T1）を設ける箇所を低減できる。
【００２３】
また、第５の発明によれば、ワイドバンドギャップ半導体で構成されたスイッチング素子（Sup,…,Swn）を用いたインバータ回路（3）において、より確実に相電流を検出することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施形態１に係る相電流検出装置を適用した電力変換装置の構成を示すブロック図である。
【図２】図２は、検出部の構成例を示すブロック図である。
【図３】図３は、上アーム側の各スイッチング素子のゲートにそれぞれ与えるゲート信号の波形とシャント抵抗における電圧波形を説明する図である。
【図４】図４は、実施形態１の変形例２に係る相電流検出装置が上アーム側の各スイッチング素子のゲートにそれぞれ与えるゲート信号の波形とシャント抵抗における電圧波形を説明する図である。
【図５】図５は、相電流検出期間を０．５キャリア周期にした例である。
【図６】図６は、本発明の実施形態２に係る相電流検出装置を適用した電力変換装置の構成を示すブロック図である。
【図７】図７は、電圧ベクトルと各スイッチング素子のスイッチング状態の関係を示すテーブルである。
【図８】図８は、インバータ回路の出力電圧を低下させないようにできるスイッチングパターンの一例である。
【図９】図９は、インバータ回路の出力電流を増加させないようにできるスイッチングパターンの一例である。
【図１０】図１０は、電圧パルスを常に正にできるスイッチングパターンの一例である。
【図１１】図１１は、シャント抵抗が３つの相電流検出装置でのスイッチング状態とシャント抵抗による検出値の関係を示すテーブルである。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００２６】
《発明の実施形態１》
〈概要〉
以下では、本発明の実施形態に係る相電流検出装置を電力変換装置に適用した例を説明する。図１は、本発明の実施形態１に係る相電流検出装置（1）を適用した電力変換装置（10）の構成を示すブロック図である。この電力変換装置（10）は、相電流検出装置（1）、コンバータ回路（2）（直流電源）、及びインバータ回路（3）を備えている。そして、電力変換装置（10）には交流電源（7）が接続されており、交流電源（7）が出力した交流（以下、入力交流という）を三相交流（以下、出力交流という）に変換し、負荷であるモータ（6）に供給するようになっている。このモータ（6）は、例えば空気調和機の冷媒回路に設けられた圧縮機を駆動するものである。
【００２７】
《電力変換装置の各部の構成》
以下では、電力変換装置（10）の各構成要素について詳述する。
【００２８】
〈コンバータ回路（2）〉
本実施形態のコンバータ回路（2）は、ブリッジ接続された４つのダイオード（D1,…,D4）、リアクトル（2a）、及び平滑コンデンサ（2b）を備え、前記入力交流を全波整流する。このコンバータ回路（2）の出力はインバータ回路（3）に設けられた正負１対の直流母線（P,N）（後述）に接続されている。具体的に、このコンバータ回路（2）では、図１に示すように、リアクトル（2a）は、コンバータ回路（2）の正側の出力と、インバータ回路（3）の正側の直流母線（P）とに接続され、平滑コンデンサ（2b）は、インバータ回路（3）の２つの直流母線（P,N）間に接続されている。
【００２９】
〈インバータ回路（3）〉
このインバータ回路（3）は、複数のスイッチング素子のスイッチング状態をそれぞれ変化させて、コンバータ回路（2）が出力した直流を交流に変換してモータ（6）（負荷）に供給するようになっている。具体的には、本実施形態のインバータ回路（3）は、図１に示すように、上アームを構成する３つのスイッチング素子（Sup,Svp,Swp）及び３つの還流ダイオード（Dup,Dvp,Dwp）、下アームを構成する３つのスイッチング素子（Sun,Svn,Swn）及び３つの還流ダイオード（Dun,Dvn,Dwn）を備えている。また、このインバータ回路（3）には、正負１対の直流母線（P,N）が設けられており、これらの直流母線（P,N）には、コンバータ回路（2）が出力した直流が供給されている。
【００３０】
そして、このインバータ回路（3）では、上アームのスイッチング素子（Sup,Svp,Swp）と下アームのスイッチング素子（Sun,Svn,Swn）とは、１対１に対応して直列接続されている。以下では、直列接続されたスイッチング素子（Sup,…,Swn）の対をスイッチングレグと呼ぶことにする。この例では、スイッチング素子（Sup）とスイッチング素子（Sun）の対で形成されたスイッチングレグ（leg1）、スイッチング素子（Svp）とスイッチング素子（Svn）の対で形成されたスイッチングレグ（leg2）、スイッチング素子（Swp）とスイッチング素子（Swn）の対で形成されたスイッチングレグ（leg3）がある。
【００３１】
これらのスイッチングレグ（leg1,leg2,leg3）は、正側の直流母線（P）と負側の直流母線（N）との間にそれぞれ接続されている。また、それぞれのスイッチングレグ（leg1,leg2,leg3）の各中間点（M1,M2,M3）が出力交流の各相（U相,V相,W相）の相電圧（Vu,Vv,Vw）を出力するノードであり、各中間点（M1,M2,M3）はモータ（6）の各相にそれぞれ接続されている。
【００３２】
-スイッチング素子（Sup,…,Swn）の選定-
このインバータ回路（3）では、上アーム及び下アームの各スイッチング素子（Sup,…,Swn）に、ワイドバンドギャップ半導体を用いたスイッチング素子を採用している。より具体的には、スイッチング素子（Sup,…,Swn）は、ＳｉＣ  ＭＯＳＦＥＴ（ＳｉＣ：Silicon Carbide，炭化ケイ素）である。なお、ＳｉＣ  ＭＯＳＦＥＴの他にも、窒化ガリウム（ＧａＮ）、あるいはダイヤモンド（Ｃ）を主材料とした半導体で形成されたスイッチング素子等を用いることが可能である。
【００３３】
〈相電流検出装置（1）〉
相電流検出装置（1）は、前記出力交流の各相電流（Iu,Iv,Iw）を検出し、それぞれの検出結果（相電流値）を示す電流値信号を出力するようになっている。この電流値信号は、電力変換装置（10）の制御や、インバータ回路（3）を過電流から保護するためなどの目的に使用することができる。具体的に、本実施形態の相電流検出装置（1）は、シャント抵抗（R）、制御部（4）、及び検出部（5）を備えている。
【００３４】
-シャント抵抗（R）-
シャント抵抗（R）は、負荷（モータ（6））からの電流が流れ込む位置に配置されている。この例では、シャント抵抗（R）は、インバータ回路（3）の負側の直流母線（N）とコンバータ回路（2）の負側ノード（より詳しくは平滑コンデンサ（2b）よりもモータ（6）寄りのノード）との間に設けられている。このシャント抵抗（R）にモータ（6）からの電流が流れると、シャント抵抗（R）の両端には電圧差が生じ、この両端間の電圧を検出することで相電流（Iu,Iv,Iw）を算出することができる。
【００３５】
-制御部（4）-
制御部（4）は、インバータ回路（3）の各スイッチング素子（Sup,…,Swn）のゲートに印加するゲート信号（Gup,…,Gwn）を生成する。そして、各スイッチング素子（Sup,…,Swn）のスイッチング状態を遷移させることによって、前記出力交流の電流又は電圧を制御するインバータ制御と、相電流検出の制御を行う。
【００３６】
-インバータ制御-
この制御部（4）は、前記インバータ制御を所定長さのインバータ制御期間（T2）単位で繰り返す。具体的には、制御部（4）が行うインバータ制御はＰＷＭ制御であり、キャリア信号に同期して前記出力交流の電圧を制御する。前記インバータ制御期間（T2）は、キャリア信号の周期（キャリア周期）と同じ長さの期間である。
【００３７】
この制御部（4）は、一般的なインバータ回路（例えばＳｉ半導体を主材料としたスイッチング素子を用いたインバータ回路。以下では便宜上、従来のインバータ回路と呼ぶ）におけるスイッチング周波数（すなわちキャリア周波数。例えば、５ｋＨｚ）の１０倍以上の周波数（例えば、５０ｋＨｚ）で、各スイッチング素子（Sup,…,Swn）をスイッチングさせる。スイッチング周波数を高くすると一般的にはスイッチング素子における損失が大きくなるが、本実施形態のインバータ回路（3）では、既述の通り、ワイドバンドギャップ半導体を主材料として形成したスイッチング素子（Sup,…,Swn）を用いているので、スイッチング周波数を高くしても損失の増加が小さい。そのため、このインバータ回路（3）では、キャリア信号の周波数（キャリア周波数）をこのように高周波にして、高速なスイッチングを行わせることが可能になるのである。なお、ＰＷＭ制御を行った場合、シャント抵抗（R）からの出力は電圧パルスとなる（後に詳述）。
【００３８】
-相電流検出の制御-
このインバータ回路（3）では、前記出力交流の相電流（Iu,Iv,Iw）を検出する相電流検出期間（T1）を所定のインバータ制御期間（T2）同士の間に設けている。このインバータ回路（3）では、インバータ制御期間（T2）単位でインバータ制御が繰り返されており、所定の間隔（例えば、２００μｓｅｃ）で、インバータ制御期間（T2）とインバータ制御期間（T2）の間に相電流検出期間（T1）が設けられる。この例では、相電流検出期間（T1）は、キャリア周期の１周期分の期間であり、連続した２つの相電流検出期間（T1）が、インバータ制御期間（T2）同士の間に挿入されている。これら２つの相電流検出期間（T1）のうち、前半の期間（第１期間）にＵ相の相電流（Iu）に応じた電圧パルスがシャント抵抗（R）から出力され、後半の期間（第２期間）にＶ相の相電流（Iv）に応じた電圧パルスがシャント抵抗（R）から出力されるように、制御部（4）が、各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御する。
【００３９】
この際、制御部（4）は、インバータ制御期間（T2）における電圧パルスの幅よりも大きな幅の電圧パルスが、この相電流検出期間（T1）にシャント抵抗（R）から出力されるように、各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御する。具体的には、この期間における各電圧パルスの幅は、従来のインバータ回路においてシャント抵抗に生ずる電圧パルスの幅と同程度になるのが好ましい。そうすることで、従来と同様の構成の検出部（5）で電圧差の検出が可能になる（詳細は後述）。なお、第１及び第２期間における具体的なスイッチング状態については、後述の《電力変換装置（10）の動作》の欄において詳述する。
【００４０】
-検出部（5）-
検出部（5）は、相電流検出期間（T1）にシャント抵抗（R）に生じた電圧パルスが立ち上がってから、該電圧パルスに生じたリンギングが収まる程度の所定時間が経過した後に、電圧パルスの電圧値を検出し、検出値とシャント抵抗（R）の抵抗値から相電流を求めてその検出結果を出力する。図２は、検出部（5）の構成例を示すブロック図である。この例では、検出部（5）は、シャント抵抗（R）が出力した電圧パルスを入力とした作動増幅器（5a）と該作動増幅器（5a）の出力をＡ／Ｄ変換するＡ／Ｄ変換器（5b）によって構成している。
【００４１】
《電力変換装置（10）の動作》
〈インバータ制御期間（T2）における動作〉
ＰＷＭ制御の際に制御部（4）が各スイッチング素子（Sup,…,Swn）に印加するゲート電圧のパターン（波形）は、従来のインバータ回路で行われるＰＷＭ制御と同じである。ただし、既述の通りこのインバータ回路（3）では、その際のキャリア周波数が従来のインバータ回路よりも高い。図３は、上アーム側の各スイッチング素子（Sup,Svp,Swp）のゲートにそれぞれ与えるゲート信号（Gup,Gvp,Gwp）の波形とシャント抵抗（R）における電圧波形を説明する図である。この図では、ゲート信号（Gup,Gvp,Gwp）がハイレベルに表示されている場合には、その信号に対応した上アーム側のスイッチング素子がオン、それと対になる下アーム側のスイッチング素子がオフであることを示している。逆に、ゲート信号（Gup,Gvp,Gwp）がローレベルに表示されている場合には、そのゲート信号に対応した上アーム側のスイッチング素子がオフ、それと対になる下アーム側のスイッチング素子がオンであることを示している。
【００４２】
図３の例では、制御部（4）は、Ｕ相に対応したスイッチングレグ（leg1）については、インバータ制御期間（T2）におけるｔ３〜ｔ５の期間に、矩形波状のゲート信号（Gup）を出力して上アーム側のスイッチング素子（Sup）をオンに制御し、インバータ制御期間（T2）中の他の期間にはオフに制御する。また、Ｖ相に対応したスイッチングレグ（leg2）については、インバータ制御期間（T2）のｔ２〜ｔ６の期間に、上アーム側のスイッチング素子（Svp）をオンに制御し、インバータ制御期間（T2）中の他の期間にはオフに制御する。また、Ｗ相に対応したスイッチングレグ（leg3）については、インバータ制御期間（T2）のｔ１〜ｔ７の期間に、上アーム側のスイッチング素子（Swp）をオンに制御し、インバータ制御期間（T2）中の他の期間にはオフに制御する。
【００４３】
なお、このインバータ制御では、下アーム側の各スイッチング素子（Sun,Svn,Swn）は、オンオフの状態が、対応した上アーム側のスイッチング素子とは逆の関係にある。例えば、制御部（4）は、Ｕ相の下アーム側のスイッチング素子（Sun）を、スイッチング素子（Sup）がオンの場合にはオフ、スイッチング素子（Sup）がオフの場合にはオンに制御する。
【００４４】
上記の制御により、図３に示すように、ｔ０〜ｔ１の期間には、上アーム側のすべてのスイッチング素子（Sup,Svp,Swp）がオフになり、この場合はシャント抵抗（R）における電流の大きさはゼロである。したがって、シャント抵抗（R）の両端に電圧は発生しない。また、ｔ１〜ｔ２の期間には、上アーム側のスイッチング素子（Swp）と下アーム側の２つのスイッチング素子（Sun,Svn）がオン、上アーム及び下アームのその他のスイッチング素子がオフに制御される。これにより、シャント抵抗（R）には相電流（Iw）が流れる。同様に、ｔ２〜ｔ３の期間には、上アーム側の２つスイッチング素子（Svp,Swp）と下アーム側のスイッチング素子（Sun）がオン、上アーム及び下アームのその他のスイッチング素子がオフに制御される。これにより、シャント抵抗（R）には、大きさが（Ｉｖ＋Ｉｗ）の電流（すなわち-Ｉｕ）が流れる。シャント抵抗（R）に流れる相電流は、上記の波形に対応したパルス状の電流であり、シャント抵抗（R）の両端には電圧パルスを生ずる。同様に、ｔ５〜ｔ６の期間、ｔ６〜ｔ７の期間もそれぞれシャント抵抗（R）の両端には電圧パルスを生ずる。
【００４５】
従来のインバータ回路では、このようにインバータ制御中にシャント抵抗に生じた電圧パルスのレベルから相電流を検出するのであるが、本実施形態ではこの期間の電圧パルスからの相電流の検出は困難である。すなわち、このインバータ回路（3）ではキャリア周波数が従来のインバータ回路の１０倍以上であるので、インバータ制御期間（T2）における電圧パルスの幅は従来の１／１０以下である。しかも、図３では図示を省略してあるが、この電圧パルスは立ち上がりから所定の期間はリンギングにより波形が乱れている。したがって、このインバータ制御期間（T2）では、電圧パルスの電圧が安定してからでは測定のために十分なパルス幅を確保するのが難しい。つまり、本実施形態のようにキャリア周波数が大きくなると、従来のインバータ回路のように、インバータ制御中にシャント抵抗（R）に生じた電圧パルスから相電流（Iu,Iv,Iw）を検出することは難しいのである。
【００４６】
〈相電流検出期間（T1）における動作〉
一方、相電流検出期間（T1）には、制御部（4）は、前記第１期間に、上アーム側はスイッチング素子（Sup）をオンに、下アーム側はスイッチング素子（Svn）とスイッチング素子（Swn）の２つをオンに、上アーム及び下アームのその他のスイッチング素子をオフにそれぞれ制御する。これにより、第１期間には、シャント抵抗（R）にＵ相の相電流（Iu）が流れることになる。この相電流（Iu）は、やはりパルス状の電流であり、シャント抵抗（R）の両端には電圧パルスを生ずる。この電圧パルスは、立ち上がりから所定の期間は、やはりリンギングにより波形が乱れている。
【００４７】
しかし、この電圧パルスは、インバータ制御期間（T2）における電圧パルスよりも幅が大きく制御されているので、リンギングが収まって電圧が安定するまで検出を待っていても、検出部（5）が相電流を測定するための時間を、インバータ制御中の電圧パルスを用いる場合よりもよりも十分長く確保できる。そのため、電圧パルスが立ち上がってからリンギングが収まって電圧パルスの電圧が安定した後でも、測定のために十分なパルス幅を確保することが可能になる。そこで、本実施形態の検出部（5）は、電圧パルスが立ち上がってからリンギングが収まる程度の時間が経過した後、電圧パルスのレベルとシャント抵抗（R）の抵抗値からＵ相の相電流（Iu）を求め、検出結果を出力する。これにより、検出部（5）は、より確実に相電流を検出できるのである。
【００４８】
同様に、前記第２期間には、制御部（4）は、上アーム側はスイッチング素子（Svp）をオンに、下アーム側はスイッチング素子（Sun）とスイッチング素子（Swn）の２つをオンに、上アーム及び下アームのその他のスイッチング素子はオフにそれぞれ制御する。これにより、第２期間には、シャント抵抗（R）にＶ相の相電流（Iv）が流れることになる。この期間でも検出部（5）は、この電圧パルスが立ち上がってから所定時間が経過した後に、電圧パルスのレベルとシャント抵抗（R）の抵抗値からＶ相の相電流（Iv）を求め、検出結果を出力する。そして、この第２期間でも電圧パルスの幅がインバータ制御期間（T2）における電圧パルスよりも幅が大きく制御されているので、リンギングが収まって電圧が安定するまで電流の検出を待っていても、相電流測定のための時間を、インバータ制御中の電圧パルスを用いる場合よりもより長く確保できる。
【００４９】
そして、このようにＵ相、Ｖ相のそれぞれの相電流（Iu,Iv）を測定し終わると、検出部（5）は、Ｗ相の相電流（Iw）をＩｗ＝−（Ｉｕ＋Ｉｖ）の関係式から算出し、その値を出力する。これにより、３相分の相電流（Iu,Iv,Iw）を検出できたことになる。
【００５０】
《本実施形態における効果》
以上のように、本実施形態によれば、スイッチング素子（Sup,…,Swn）のスイッチング周波数（キャリア周波数）が従来のインバータ回路よりも高くなっても、検出部（5）において各相の相電流（Iu,Iv,Iw）の検出をより確実に行うことが可能になる。なお、上記のように、インバータ制御が行われていない相電流検出期間（T1）が存在すると、その期間は出力電圧が固定されることになる。しかしながら、本実施形態のように、負荷としてモータ（6）を接続した場合には、モータ（6）の時定数に比べ相電流検出期間（T1）は十分小さいので、電流波形は所望の波形から大きくずれることがなく、実用上の差し支えはない。
【００５１】
また、スイッチング周波数が高くなると、従来のインバータ回路では、相電流検出に使用できる期間が短くなるため、リンギングが収まって電圧が安定するまでの期間を短縮しなければならず、各配線のインダクタンスを低減する必要がある。そのため従来のインバータ回路では、本実施形態のようにスイッチング周波数が高くなると、配線設計に注意が必要になるとも考えられる。しかしながら、本実施形態では、インバータ制御期間（T2）とは別に相電流検出期間（T1）を設け、相電流検出期間（T1）にはインバータ制御時の電圧パルスよりもパルス幅が大きな電圧パルスがシャント抵抗（R）から出力されるようにしているので、スイッチング周波数を従来よりも高めても、スイッチング周波数に関係なく、リンギングが収まって電圧が安定する期間を設けること可能になる。したがって、本実施形態では、従来と同様の配線設計で相電流の測定を実現することも可能になる。すなわち、本実施形態の相電流検出装置（1）を適用すると、高周波で動作するインバータ回路を容易に設計することが可能になる。
【００５２】
また、相電流検出期間（T1）に十分なパルス幅を有した電圧パルスを得られるので、スイッチング周波数が大きくなっても、相電流検出装置（1）を構成する素子を高速化せずに済む。例えば、本実施形態では、検出部（5）のＡ／Ｄ変換器（5b）等の高速化は必ずしも必要ではなく、従来のインバータ回路における検出部のＡ／Ｄ変換器等と同等のものを採用することも可能になる。すなわち、スイッチングの高速化によるコストの増大を抑えることも可能になる。
【００５３】
なお、図３に示した例では、相電流の検出を行う際に、Ｕ相とＶ相が同時にスイッチングしないように制御していたが、これらの相が同時にスイッチングするように制御してもよい。
【００５４】
《実施形態１の変形例１》
なお、上記のＵ相、Ｖ相の検出に加え、さらにＷ相の相電流値も実際に検出するようにしてもよい。これには、例えば、相電流検出期間（T1）をさらに挿入し、挿入したその期間にＷ相の相電流値を直接検出すればよい。Ｗ相の相電流値を検出するには、制御部（4）によって、上アーム側はスイッチング素子（Swp）をオンに、下アーム側はスイッチング素子（Sun）とスイッチング素子（Svn）の２つをオンに、上アーム及び下アームのその他のスイッチング素子はオフにそれぞれ制御する。
【００５５】
例えば、実際に検出する２相の電圧パルスの何れかの波形が歪んでいると、算出して求める相電流（上記の例では相電流（Iw））の値が不正確になる。これに対し、３相すべての電流値を検出することで、より正確に相電流を求めることが可能になる。また、３相すべてに相電流検出期間（T1）を設けると、３相すべての相電流検出期間（T1）での出力電圧の平均値を零にできるので、３相の出力電圧が不平衡にならない。
【００５６】
《実施形態１の変形例２》
例えば、キャリア周波数がより高周波になって、相電流検出期間（T1）を１キャリア周期としたのでは十分な電圧パルス幅を確保できない場合には、相電流検出期間（T1）を、１キャリア周期分よりも長い期間に設定するとよい。図４は本変形例２の相電流検出装置が上アーム側の各スイッチング素子（Sup,Svp,Swp）のゲートにそれぞれ与えるゲート信号（Gup,Gvp,Gwp）の波形とシャント抵抗（R）における電圧波形を説明する図である。この例では、図４に示すように、１つの相電流を検出する相電流検出期間（T1）として、２キャリア周期分の期間を充てている。なお、図４の例は、Ｖ相の相電流（Iv）を測定する場合のゲート信号の波形であり、制御部（4）は相電流検出期間（T1）にゲート信号（Gvp）を出力している。
【００５７】
《実施形態１の変形例３》
また、１相当りの検出時間が１キャリア周期よりも短くてもよい場合には、相電流検出期間（T1）を実施形態１等の例よりも短くしてもよい。図５は、相電流検出期間（T1）を０．５キャリア周期にした例である。
【００５８】
《発明の実施形態２》
図６は、本発明の実施形態２に係る相電流検出装置（21）を適用した電力変換装置（20）の構成を示すブロック図である。この相電流検出装置（21）は、シャント抵抗の数と配置、制御部（4）及び検出部（5）の構成が実施形態１の電力変換装置（10）と異なっている。
【００５９】
具体的には、この相電流検出装置（21）は３つのシャント抵抗（R1,R2,R3）を有し、それぞれのシャント抵抗（R1,R2,R3）は、各スイッチングレグ（leg1,leg2,leg3）に１つずつ配置されている。より詳しくは、スイッチングレグ（leg1）にはスイッチング素子（Sun）と直流母線（N）の間にシャント抵抗（R1）が、スイッチングレグ（leg2）にはスイッチング素子（Svn）と直流母線（N）の間にシャント抵抗（R2）が、スイッチングレグ（leg3）にはスイッチング素子（Swn）と直流母線（N）の間にシャント抵抗（R3）がそれぞれ配置されている。すなわち、シャント抵抗（R1）にはＵ相の相電流（Iu）、シャント抵抗（R2）にはＶ相の相電流（Iv）、シャント抵抗（R3）にはＷ相の相電流（Iw）がそれぞれ流れることになる。
【００６０】
また、本実施形態では、各シャント抵抗（R1,R2,R3）に対応して３つの検出部（5）が設けられている。それぞれの検出部（5）は、実施形態１の検出部（5）と同じ構成であり、各検出部（5）は対応したシャント抵抗（R1,R2,R3）の電圧パルスを検出し、対応した相の相電流（Iu,Iv,Iw）を求めるようになっている。
【００６１】
また、制御部（4）は、実施形態１と同様に、インバータ制御期間（T2）と相電流検出期間（T1）とに分けて各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御する。ただし、本実施形態の制御部（4）は、相電流検出期間（T1）におけるスイッチング状態の制御が、実施形態１の装置で行われていた制御とは異なっている。スイッチング状態の制御については後述する。なお、本実施形態においても、相電流検出期間（T1）は、１キャリア周期分の期間であり、本実施形態の制御部（4）も、相電流検出期間（T1）において各シャント抵抗（R1,R2,R3）に生ずる電圧パルスの幅が、インバータ制御期間（T2）における電圧パルスの幅よりも大きくなるように、各スイッチング素子（Sup,…,Swn）のスイッチング状態を制御する。
【００６２】
《電力変換装置（20）の動作》
本実施形態におけるインバータ制御期間（T2）の動作は、実施形態１の電力変換装置（10）と同じである。
【００６３】
一方、相電流検出期間（T1）には、制御部（4）は、下アーム側の３つのスイッチング素子（Sun,Svn,Swn）をすべてオンにする。これにより、シャント抵抗（R1）にはＵ相の相電流（Iu）、シャント抵抗（R2）にはＶ相の相電流（Iv）、シャント抵抗（R3）にはＷ相の相電流（Iv）がそれぞれ流れる。このとき、各シャント抵抗（R1,R2,R3）の両端には電圧パルスが発生する。これらの電圧パルスは、立ち上がりから所定の期間は、やはりリンギングにより波形が乱れている。そこで検出部（5）は、電圧パルスが立ち上がってからリンギングが収まる程度の時間が経過した後、電圧パルスのレベルとシャント抵抗（R1,R2,R3）の抵抗値から相電流（Iu,Iv,Iw）をそれぞれ求め、検出結果をそれぞれ出力する。
【００６４】
本実施形態でも、相電流検出期間（T1）における電圧パルスの幅が、インバータ制御期間（T2）における電圧パルスよりも幅が大きく制御されているので、リンギングが収まって電圧が安定するまで検出を待っていても、相電流測定のための時間を、インバータ制御中の電圧パルスを用いる場合よりもより長く確保できる。
【００６５】
したがって、本実施形態においてもやはり、検出部（5）において各相の相電流（Iu,Iv,Iw）の検出をより確実に行うことが可能になる。しかも、３相分同時に相電流を検知できるので、相電流検出期間（T1）の挿入回数を低減できる。
【００６６】
なお、本実施形態においても、キャリア周波数がより高周波になって、１キャリア周期の期間では十分な電圧パルス幅を確保できない場合には、実施形態１の変形例２のように、相電流検出期間（T1）を、１キャリア周期分よりも長い期間（例えば、２×キャリア周期分の期間）にするとよい。
【００６７】
《発明の実施形態３》
実施形態３では、相電流検出時におけるスイッチングパターンの例を説明する。なお、以下では、各スイッチング素子（Sup,…,Swn）のスイッチングパターンを電圧ベクトルで表示する。図７は、電圧ベクトルＶ０〜Ｖ７と各スイッチング素子（Sup,…,Swn）のスイッチング状態の関係を示すテーブルである。なお、図７に示したシャント抵抗の電圧値は、実施形態１の電力変換装置（10）のように１つのシャント抵抗を電流検出に用いる場合の例である。
【００６８】
〈スイッチングパターン例１〉
実施形態１で説明した図３の例では、Ｖ４（１００）とＶ２（０１０）を使って電流を検出しているので、インバータ回路（3）の出力電圧を下げることになる。そこで、スイッチングパターン例１では、出力電圧を低下させないようにできるスイッチングパターン例を説明する。
【００６９】
図８は、インバータ回路（3）の出力電圧を低下させないようにできるスイッチングパターンの一例である。図８に示すように、インバータ制御に用いる電圧ベクトルが、Ｖ０（０００）、Ｖ１（００１）、Ｖ３（０１１）、Ｖ７（１１１）の場合は、非ゼロベクトルであるＶ１（００１）、Ｖ３（０１１）を用いて電流の検出処理を行う。すなわち、相電流の検出を行う期間に、インバータ制御と同じ電圧ベクトルを出力するのである。こうすることで、相電流検出期間にインバータ回路（3）の出力電圧を低下させないようにすることが可能になる。
【００７０】
なお、図８の例では、Ｖ相とＷ相のスイッチングタイミングをずらしている。これは、スイッチングタイミングが重なるとノイズが発生する可能性があるからである。ただし、このようなノイズが、問題ない場合には同時にスイッチングしてもよい。
【００７１】
〈スイッチングパターン例２〉
スイッチングパターン例２では、出力電流を増加させないようにできるスイッチングパターン例を説明する。図９は、インバータ回路（3）の出力電流を増加させないようにできるスイッチングパターンの一例である。図９は、｜Ｉｕ｜＞｜Ｉｖ｜＞｜Ｉｗ｜，Ｉｕ＜０，Ｉｖ＞０，Ｉｗ＞０の場合の例である。
【００７２】
この例では、Ｕ相は、｜Ｉｕ｜が最も大きいので、｜Ｉｕ｜を低下させるようにＵ相のスイッチング状態として“１”を選択している。Ｖ相は、｜Ｉｖ｜が２番目に大きいので、｜Ｉｖ｜を低下させるようにＶ相のスイッチング状態として“０”を選択している。Ｗ相は、｜Ｉｗ｜が最も小さいので、２相の電流が検出できるように“０”，“１”を選択している。なお、このスイッチングパターン選択においては、以前に検出したＩｕ，Ｉｖ，Ｉｗを使用してもよいし、推定したＩｕ，Ｉｖ，Ｉｗを使用してもよい。こうすることで、相電流検出期間に出力電流を増加させないようにすることができ、インバータ回路（3）の異常停止および破壊を防ぐことができる。
【００７３】
〈スイッチングパターン例３〉
スイッチングパターン例３では、電圧パルスを常に正にできるスイッチングパターン例を説明する。図１０は、電圧パルスを常に正にできるスイッチングパターンの一例である。図１０は、｜Ｉｕ｜＞｜Ｉｖ｜＞｜Ｉｗ｜，Ｉｕ＜０，Ｉｖ＞０，Ｉｗ＞０の場合の例である。
【００７４】
この例では、電流の絶対値が大きなＩｕ、Ｉｖを選択している。具体的には、電圧ベクトルは、Ｉｕは負なので-Ｉｕが検出可能な電圧ベクトルＶ３を、Ｉｖは正なので、Ｉｖが検出可能な電圧ベクトルＶ２を選択している。このスイッチングパターン選択においては、以前に検出したＩｕ，Ｉｖ，Ｉｗを使用してもよいし、推定したＩｕ，Ｉｖ，Ｉｗを使用してもよい。
【００７５】
なお、電流の絶対値が最も小さなＩｗを検出しないのは、前回検出値などから各相電流の大小判断しているからであり、ゼロに最も近いＩｗでは符号が変化している可能性があるためである。
【００７６】
このスイッチングパターンでは、シャント抵抗の両端電圧の検出回路として、正の電圧のみ検出可能に構成すればよいので、電圧分解能が向上する。例えば、１０ｂｉｔＡ／Ｄコンバータを用いて、-１Ｖ〜１Ｖの範囲を検出すると、分解能が２／２＾１０＝１．９５ｍＶ／ｂｉｔとなる。これに対し、０Ｖ〜１Ｖの範囲を検出（正の電圧のみ検出）すると、分解能が１／２＾１０＝０．９７７ｍＶ／ｂｉｔとなり、分解能が向上する。
【００７７】
《発明の実施形態４》
実施形態４では、シャント抵抗の電圧オフセットの補償（以下、オフセット補償）を行うことが可能な相電流検出装置の例を説明する。具体的には、実施形態１（各変形例を含む）又は実施形態２において、シャント抵抗に相電流（モータ電流）が流れないスイッチングパターンを選択し、その時の電圧を検出（オフセット検出）し、検出値（オフセット検出値）を用いてオフセット補償をする。
【００７８】
具体的には、シャント抵抗が１つの相電流検出装置（実施形態１等）では、電圧ベクトルＶ０，Ｖ７を選択する。
【００７９】
また、シャント抵抗が３つの相電流検出装置（例えば実施形態２）では、オフセット補償を行う相のスイッチング状態を“１”にする（上アーム側スイッチング素子をオン、下アーム側スイッチング素子をオフにする）。図１１は、シャント抵抗が３つの相電流検出装置でのスイッチング状態とシャント抵抗による検出値の関係を示すテーブルである。例えば、一度に三相すべてのオフセット検出を行う場合には電圧ベクトルＶ７（１１１）を選択する。また、相電流検出とオフセット検出を同時に行う場合には、通常のインバータ制御で最もパルス幅の長い非ゼロベクトルを使用する。具体的には、電圧ベクトルＶ１〜Ｖ６を使用する。こうすることで、インバータ回路（3）の出力電圧を下げないようにできる。
【００８０】
また、電圧ベクトルＶ１，Ｖ２，Ｖ４を周期的に選択するようにしてもよい。こうすることで、定期的にオフセット検出を行うことができる。このように定期的にオフセット検出を行えば、温度変化などによるオフセット量の変動に対しても追随することが可能になる。
【００８１】
《その他の実施形態》
なお、上記の各実施形態や変形例で示したキャリア周波数や相電流検出期間（T1）の挿入周期は例示である。これらの値は、電力変換装置の用途などを考慮して適宜選択すればよい。
【００８２】
また、各スイッチング素子（Sup,…,Swn）に採用したワイドバンドギャップ半導体も例示であり、これに限定されるものではない。キャリア周波数（スイッチング周波数）等を考慮してスイッチング素子を適宜選択すればよい。
【００８３】
また、上記のインバータ回路（3）では、外付けの還流ダイオード（Dup,…,Dwn）を省略して、いわゆる同期整流を行ってもよい。
【００８４】
また、検出部（5）では、必ずしも相電流検出期間（T1）で検出（Ａ／Ｄ変換）を完了する必要はない。例えば、検出部（5）にサンプルアンドホールド回路を設けておいて、相電流検出期間（T1）に電圧値を保持し、インバータ制御期間（T2）の期間中に検出（Ａ／Ｄ変換）を完了するようにしてもよい。要は、相電流検出期間（T1）に検出結果の出力まで行う必要はなく、相電流検出期間（T1）中の電圧パルスの電圧値を検出できれば良いのである。
【産業上の利用可能性】
【００８５】
本発明は、インバータ回路の出力交流の相電流を検出する相電流検出装置、及びそれを用いた電力変換装置等として有用である。
【符号の説明】
【００８６】
１                    相電流検出装置
２                    コンバータ回路（直流電源）
３                    インバータ回路
４                    制御部
５                    検出部
６                    モータ（負荷）
１０                  電力変換装置
ｌｅｇ１              スイッチングレグ
ｌｅｇ２              スイッチングレグ
ｌｅｇ３              スイッチングレグ
Ｍ１，Ｍ２，Ｍ３      中間点
Ｎ，Ｐ                直流母線（N）
Ｒ，Ｒ１，Ｒ２，Ｒ３  シャント抵抗
Ｓｕｐ，…，Ｓｗｎ    スイッチング素子
Ｔ１                  相電流検出期間
Ｔ２                  インバータ制御期間
【図１】
2011091992.tif 000003
【図２】
2011091992.tif 000004
【図３】
2011091992.tif 000005
【図４】
2011091992.tif 000006
【図５】
2011091992.tif 000007
【図６】
2011091992.tif 000008
【図７】
2011091992.tif 000009
【図８】
2011091992.tif 000010
【図９】
2011091992.tif 000011
【図１０】
2011091992.tif 000012
【図１１】
2011091992.tif 000013