(57)【要約】【課題】ＲＦ特性を良好に保ちつつ、電流ばらつきを改善することができる電界効果トランジスタ増幅器を提供する。【解決手段】本発明に係る電界効果トランジスタ増幅器１は、ゲート端子に供給された入力信号を増幅してドレイン端子から出力する電界効果トランジスタ１０と、電界効果トランジスタ１０のソース端子に接続されたセルフバイアス回路１２を備え、セルフバイアス回路１２は、抵抗４１と、容量２５と、ＲＦ（高周波）特性、及びＤＣ（直流）特性を調整する調整回路１３とが互いに並列に接続され、これらはそれぞれ、一端がソース端子、他端がグランドに接続されている。【選択図】図１
2011091521.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子に供給された入力信号を増幅してドレイン端子から出力する電界効果トランジスタと、
前記電界効果トランジスタのソース端子に接続されたセルフバイアス回路を備え、
前記セルフバイアス回路は、抵抗と、容量と、ＲＦ（高周波）特性、及びＤＣ（直流）特性を調整する調整回路とが互いに並列に接続され、これらはそれぞれ、一端が前記ソース端子、他端がグランドに接続されている電界効果トランジスタ増幅器。
【請求項２】
前記調整回路は、少なくとも使用動作帯域内で短絡する使用帯域内短絡容量と調整回路内抵抗とを具備し、
前記調整回路内抵抗は、前記ソース端子と前記使用帯域内短絡容量の間に配設され、前記使用帯域内短絡容量の他端はグランドに接続されていることを特徴とする請求項１に記載の電界効果トランジスタ増幅器。
【請求項３】
前記調整回路は、さらに、前記調整回路内抵抗と並列に接続され、前記使用帯域内短絡容量に直列に接続された調整回路内インダクタを備えることを特徴とする請求項２に記載の電界効果トランジスタ増幅器。
【請求項４】
前記使用帯域内短絡容量は、高周波短絡容量であることを特徴とする請求項２又は３に記載の電界効果トランジスタ増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ増幅器に関する。より詳細には、マイクロ波帯に好適な電界効果トランジスタ増幅器に関する。
【背景技術】
【０００２】
従来より、マイクロ波帯の周波数帯域で使用する増幅回路が提案されている（例えば、特許文献１〜３）。図７に、特許文献１に記載されているマイクロ波帯の増幅器の回路図を示す。このマイクロ波帯の増幅器は、バイポーラトランジスタ９０１のコレクタとベース間に抵抗９０２とインダクタ９０３からなるフィードバック回路が接続されている。また、バイポーラトランジスタ９０１のエミッタとグランド間には、抵抗９３１と容量９３２から成るセルフバイアス回路９３０が接続されている。さらに、バイポーラトランジスタ９０１のベースは、抵抗９０４を介して電源Ｖｂｂに接続され、バイポーラトランジスタ９０１のコレクタは、抵抗９０５を介して電源Ｖｃｃに接続されている。
【０００３】
特許文献２には、温度変化の補償を図る電界効果トランジスタ（以下、「ＦＥＴ（Field Emission）」とも云う）を用いたマイクロ波帯の増幅器が提案されている。また、特許文献３には、外付け部品点数を少なくすることにより部品コスト並びに組み立てコストの低減化を可能としたＭＭＩＣ低雑音のマイクロ波帯の増幅器が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３４０７４７号公報  第１３図
【特許文献２】特開２００２−１７１１３９公報
【特許文献３】特開２００３−１１０３７４公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＦＥＴを用いた広帯域で利用可能なマイクロ波帯の増幅器においては、例えばＤ−ＴＶ向けの場合、５０〜８８０ＭＨｚでの良好な入力リターンロス特性や、ゲイン特性が求められる。これに加え、歩留まり確保のため、ＦＥＴのＶｔばらつきに対するドレイン電流のばらつきを抑制することが求められる。しかしながら、良好な帯域特性と電流バラツキ特性を両立させることは困難であった。
【０００６】
ここで、図７に示すマイクロ波帯の増幅器のバイポーラトランジスタをＦＥＴに置き換えた場合について説明する。このマイクロ波帯の増幅器は、広帯域での入力リターンロスやゲイン特性を良好とするために、容量９３２を動作帯域内で短絡するほど大きな容量とはせずに、抵抗９３１及び容量９３２をＲＦ（高周波）特性調整素子として使用したい場合がある。この場合、セルフバイアス回路９３０としては、Ｖｔバラツキに対して、ドレイン電流バラツキを抑制するために、抵抗９３１をＤＣ特性に対して最適化することが求められる。しかしながら、ＲＦ特性調整素子としては、ＲＦ特性に対する別の最適値があり、良好な帯域特性と電流バラツキ特性を両立させることは困難であった。
【課題を解決するための手段】
【０００７】
本発明に係る電界効果トランジスタ増幅器は、ゲート端子に供給された入力信号を増幅してドレイン端子から出力する電界効果トランジスタと、前記電界効果トランジスタのソース端子に接続されたセルフバイアス回路を備え、前記セルフバイアス回路は、抵抗と、容量と、ＲＦ（高周波）特性、及びＤＣ（直流）特性を調整する調整回路とが互いに並列に接続され、これらはそれぞれ、一端が前記ソース端子、他端がグランドに接続されている。
【０００８】
本発明に係る電界効果トランジスタ増幅器によれば、セルフバイアス回路内において、抵抗、及び容量と並列に接続されたＲＦ（高周波）特性、及びＤＣ（直流）特性を調整する調整回路を設けているので、ＤＣ特性と、ＲＦ特性をそれぞれ満たすように調整することができる。その結果、良好な帯域特性と電流バラツキ特性を両立させることができる。
【発明の効果】
【０００９】
本発明によれば、ＲＦ特性を良好に保ちつつ、電流ばらつきを改善することができる電界効果トランジスタ増幅器を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る電界効果トランジスタ増幅器の回路図。
【図２】実施形態１に係る電界効果トランジスタ増幅器のＤＣ特性図。
【図３】実施形態１に係る電界効果トランジスタ増幅器のＲＦ特性図。
【図４】実施形態１に係る電界効果トランジスタ増幅器のＲＦ特性図。
【図５】実施形態１に係る電界効果トランジスタ増幅器の増幅用ＦＥＴのソース端子に接続された回路のインピーダンスの抵抗値依存性を示す図。
【図６】実施形態２に係る電界効果トランジスタ増幅器の回路図。
【図７】特許文献１に係る電界効果トランジスタ増幅器の回路図。
【図８】比較例に係る電界効果トランジスタ増幅器の回路図。
【図９】比較例に係る電界効果トランジスタ増幅器のＤＣ特性図。
【図１０】比較例に係る電界効果トランジスタ増幅器のＲＦ特性図。
【図１１】比較例に係る電界効果トランジスタ増幅器のＲＦ特性図。
【図１２】比較例に係る電界効果トランジスタ増幅器の増幅用ＦＥＴのソース端子に接続された回路のインピーダンスの抵抗値依存性を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明を適用した実施形態の一例について説明する。なお、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
【００１２】
［実施形態１］
図１に、本実施形態１に係る電界効果トランジスタ増幅器の回路図を示す。電界効果トランジスタ増幅器１は、同図に示すように、増幅用電界効果トランジスタ（以下、「増幅用ＦＥＴ」と称する）１０、フィードバック回路１１、セルフバイアス回路１２、調整回路１３、入力側整合回路１４、出力側整合回路１５を備えている。また、入力ポート６１、出力ポート６２を備える。
【００１３】
フィードバック回路１１は、増幅用ＦＥＴ１０のゲート端子とドレイン端子の間に配設されている。これにより、増幅用ＦＥＴ１０のドレイン端子からの出力信号は、入力側（ゲート端子）にフィードバックされる。
【００１４】
セルフバイアス回路１２は、増幅用ＦＥＴ１０のソース端子に接続されている。セルフバイアス回路１２には、電流調整抵抗４１、ＲＦ調整容量２５、及び調整回路１３が互いに並列に配設されている。電流調整抵抗４１、ＲＦ調整容量２５、及び調整回路１３の一端は、それぞれ増幅用ＦＥＴ１０のソース端子に接続され、他端はそれぞれグランドに接続されている。
【００１５】
調整回路１３は、ＲＦ特性、及びＤＣ特性を調整する機能を有する。調整回路１３には、調整回路内抵抗４２、使用帯域内短絡容量である高周波短絡容量２６が直列に配設されている。調整回路内抵抗４２は、増幅用ＦＥＴ１０と高周波短絡容量２６の間に配設されている。高周波短絡容量２６は、調整回路内抵抗４２とグランドの間に配設されている。使用帯域内短絡容量は、少なくとも使用動作帯域内で十分に短絡するものであればよい。本実施形態１においては、高周波帯域において短絡するように十分に大きな容量とする。
【００１６】
入力側整合回路１４には、入力側シャント容量２１、入力側ＤＣカット容量２２、入力側チョークインダクタ３１、入力側電源５１が配設されている。入力側電源５１は、ノードＣとグランドの間に配設されている。入力側シャント容量２１は、ノードＣとグランドの間に配設されている。入力側ＤＣカット容量２２は、入力ポート６１と接続されている。また、入力側ＤＣカット容量２２の他端は、ノードＡ及びノードＢを介して増幅用ＦＥＴ１０のゲート端子に接続されている。入力側チョークインダクタ３１は、ノードＣとノードＡの間に配設されている。ノードＡは、増幅用ＦＥＴ１０と入力ポート６１の間に配設されている。
【００１７】
出力側整合回路１５には、出力側シャント容量２３、出力側ＤＣカット容量２４、出力側チョークインダクタ３２、出力側電源５２が配設されている。出力側電源５２は、ノードＥとグランドの間に配設されている。出力側シャント容量２３は、ノードＥとグランドの間に配設されている。出力側ＤＣカット容量２４は、出力ポート６２と接続されている。また、出力側ＤＣカット容量２４は、ノードＤ１、Ｄ２を介して増幅用ＦＥＴ１０のドレイン端子に接続されている。出力側チョークインダクタ３２は、ノードＤ２とノードＥの間に配設されている。ノードＤ１、Ｄ２は、増幅用ＦＥＴ１０と出力ポート６２の間に配設されている。
【００１８】
高周波短絡容量２６は、前述したように、動作帯域内で短絡するように十分に大きな容量とする。また電流調整抵抗４１は、ＤＣ特性に対して最適化した値とし、増幅用ＦＥＴ１０のＶｔバラツキに対して、ドレイン電流バラツキを十分に抑制できる大きさの抵抗値とする。
【００１９】
調整回路内抵抗４２の抵抗値は、ＲＦ調整容量２５との並列接続によってＲＦ特性調整に最適となるような値とする。またＲＦ調整容量２５も、ＲＦ特性調整に最適となる容量値とする。
【００２０】
図１において、入力ポート６１に供給されたマイクロ波帯の高周波信号は、入力側整合回路１４を介して供給されるゲート端子制御電圧や出力側整合回路１５を介して制御された電圧に応じて増幅が行われ、増幅された高周波信号が出力ポート６２から取り出される。
【００２１】
増幅用ＦＥＴ１０のソース端子、グランド間に接続された回路の中で、ＤＣ特性に寄与するのは電流調整抵抗４１のみである。この電流調整抵抗４１の抵抗値は、ＤＣ特性に対しての最適値としているので、適当なドレイン電流が得られる。また、増幅用ＦＥＴ１０のＶｔバラツキに対して、ドレイン電流バラツキを十分に抑制することができる。
【００２２】
高周波短絡容量２６は、前述したように、動作帯域内で短絡されている。従って、増幅用ＦＥＴ１０のソース端子、グランド間に接続された回路の中でＲＦ特性に寄与するのは、電流調整抵抗４１、ＲＦ調整容量２５及び調整回路内抵抗４２となる。調整回路内抵抗４２と電流調整抵抗４１の並列接続抵抗値は、ＲＦ特性に最適となるように調整回路内抵抗４２が調整されている。また、電流調整抵抗４１も、ＲＦ特性に最適な値をとる。従って、良好なＲＦ特性を得ることができる。以上の構成により、本実施形態１に係る電界効果トランジスタ増幅器によれば、良好な帯域特性と電流バラツキ特性を両立させることができる。
【００２３】
ここで、図８に、比較例に係る電界効果トランジスタ増幅器１０１の回路図を示す。なお、以降の説明において、前述の要素部材と同一のものについては、同一の符号を付し、適宜その説明を省略する。比較例に係る電界効果トランジスタ増幅器１０１は、以下の点を除く基本的な構成は、実施形態１と同様である。すなわち、実施形態１においては、調整回路１３を配設していたのに対し、比較例においては、調整回路を配設していない点において相違する。
【００２４】
図９に、比較例に係る電界効果トランジスタ増幅器１０１において、ゲート電圧に対してドレイン電流をプロットしたＤＣ特性図を示す。また、図１０に、電界効果トランジスタ増幅器１０１において、周波数に対して入力リターンロスをプロットしたＲＦ特性図を、図１１に、同電界効果トランジスタ増幅器１０１において、周波数に対してゲインをプロットしたＲＦ特性図を示す。
【００２５】
比較例に係る電界効果トランジスタ増幅器１０１のセルフバイアス回路１１２は、ＲＦ特性に対して最適化されている。図９中の２つのグラフは、Ｖｔが＋／−０．１５Ｖばらついた場合のドレイン電流の最大値と最小値を示している。この２つのグラフの間が、ドレイン電流のばらつきの範囲となる。すなわち、比較例に係る電界効果トランジスタ増幅器１０１においては、Ｖｔが＋／−０．１５Ｖばらついた場合、幅Ｗ１に示す範囲で値が変動し得る。図９〜図１１より、比較例に係る電界効果トランジスタ増幅器１０１は、ＲＦ特性は良好であるが、電流ばらつきが大きいことがわかる。
【００２６】
次に、本実施形態１に係る電界効果トランジスタ増幅器１について説明する。図２に、本実施形態１に係る電界効果トランジスタ増幅器１において、ゲート電圧に対してドレイン電流をプロットしたＤＣ特性図を示す。また、図３に、電界効果トランジスタ増幅器１において、周波数に対して入力リターンロスをプロットしたＲＦ特性図を、図４に、同電界効果トランジスタ増幅器１において、周波数に対してゲインをプロットしたＲＦ特性図を示す。
【００２７】
図２中の２つのグラフは、Ｖｔが＋／−０．１５Ｖばらついた場合のドレイン電流の最大値と最小値を示している。すなわち、本実施形態１に係る電界効果トランジスタ増幅器１においては、Ｖｔが＋／−０．１５Ｖばらついた場合、幅Ｗ２に示す程度変動し得る。図２及び図９より明らかなように、比較例に比して、本実施形態１に係る電界効果トランジスタ増幅器は、良好なＲＦ特性を保ちつつ電流ばらつきを抑制することができる。すなわち、本実施形態１によれば、調整回路１３を設けているので、ＲＦ特性を良好に保ちつつ、電流ばらつきを比較例に比して改善することができる。
【００２８】
次に、本実施形態１において、ＲＦ特性を保ちながら、電流ばらつきを抑制できる理由について説明する。まず、比較例に係る電界効果トランジスタ増幅器１０１について説明する。図１２に、比較例に係る電界効果トランジスタ増幅器１０１について、増幅用ＦＥＴ１０のソース端子に接続されたセルフバイアス回路１１２のインピーダンス抵抗値依存を示す。比較例に係るセルフバイアス回路１１２のＲＦ調整容量２５の容量値は、１５ｐＦに固定した。また、電流調整抵抗４１の値が１０Ω、２０Ω、３０Ωの３条件のものを図１２に示した。
【００２９】
ここで、ＲＦ特性の観点から、５０ＭＨｚ〜１ＧＨｚの周波数において５〜１０Ωのインピーダンスが必要であるとする。一方、ＤＣに対しては、電流バラツキを抑えるために、より高いインピーダンスが求められる。図１２のように、抵抗Ｒの値を１０Ωから３０Ωへと増加させると、ＤＣに対しては３０Ωへと増加するものの、５０ＭＨｚ〜１ＧＨｚのインピーダンスも１０Ω以上に増大し、ＲＦ特性が劣化する。
【００３０】
図５に、本実施形態１に係る電界効果トランジスタ増幅器１について、増幅用ＦＥＴ１０のソース端子に接続されたセルフバイアス回路１２のインピーダンス抵抗値依存を示す。この際、本実施形態１に係るセルフバイアス回路１２のＲＦ調整容量２５の容量値は１５ｐＦに、高周波短絡容量２６の容量地は０．１μＦに、調整回路内抵抗４２は１５Ωに固定した。また、同電流調整抵抗４１が１０Ω、２０Ω、３０Ωの３条件のものについて図５にプロットした。
【００３１】
ここで、ＲＦ特性の観点から、５０ＭＨｚ〜１ＧＨｚの周波数において５〜１０Ωのインピーダンスが必要であるとする。電流調整抵抗４１の抵抗値３０Ωにおいて、ＤＣに対して３０Ωであるのに対し、５０ＭＨｚ〜１ＧＨｚでは５〜１０Ωのインピーダンスを保っており、ＲＦ特性が劣化しない。このため、良好なＲＦ特性を保ちながら、電流ばらつきを抑制することができる。
【００３２】
本実施形態１によれば、ソース端子、グランド間にさらに、ＲＦ特性調整用抵抗である調整回路内抵抗４２と、使用帯域内で短絡となる十分大きな講習は短絡容量２６の調整回路１３を接続することにより、ＤＣとＲＦそれぞれに対するソース端子、グランド間抵抗値を独立に調整することができる。このため、ＲＦ特性を良好に保ちつつ、電流ばらつきを比較例に比して改善することができる。
【００３３】
本実施形態１によれば、ＲＦ特性を良好に保ちつつ、電流ばらつきが良好な周波数帯域の幅を広げることができるので、広帯域を必要とするシステムに特に好適に利用することができる。
【００３４】
［実施形態２］
次に、上記実施形態１とは異なる構成の電界効果トランジスタ増幅器の一例について説明する。図６に、本実施形態２に係る電界効果トランジスタ増幅器２の回路図を示す。本実施形態２に係る電界効果トランジスタ増幅器２は、以下の点を除く基本的な構成は上記実施形態１と同様である。すなわち、上記実施形態１においては、調整回路１３内にインダクタが配設されていなかったが、本実施形態２においては、セルフバイアス１２ａに配設された調整回路１３ａ内に、調整回路内抵抗４２と並列に調整回路内インダクタ３３が配設されている点において相違する。調整回路内インダクタ３３は、ＤＣ特性に寄与せず、ＲＦ特性のみに寄与する。
【００３５】
本実施形態２によれば、調整回路１３ａを備えているので、上記実施形態１と同様の効果が得られる。また、本実施形態２によれば、調整回路内インダクタ３３を備えているので、設計パラメータが増え、上記実施形態１に比して、ＲＦ特性を最適化するにあたっての自由度が増すという優れたメリットを有している。
【００３６】
なお、本発明は、上記実施形態１及び２に限定されるものではなく、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。増幅用ＦＥＴとしてＮ型の例について説明したが、Ｐ型のＦＥＴに対しても同様に適用可能である。また、セルフバイアス回路１２、調整回路１３のそれぞれの構成については、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。また、セルフバイアス回路１２、調整回路１３及び増幅用ＦＥＴ１０以外の構成について、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。
【符号の説明】
【００３７】
１、２  電界効果トランジスタ増幅器
１０    増幅用ＦＥＴ
１１    フィードバック回路
１２    セルフバイアス回路
１３    調整回路
１４    入力側整合回路
１５    出力側整合回路
２１    入力側シャント容量
２２    入力側ＤＣカット容量
２３    出力側シャント容量
２４    出力側ＤＣカット容量
２５    ＲＦ調整容量
２６    高周波短絡容量
３１    入力側チョークインダクタ
３２    出力側チョークインダクタ
３３    調整回路内インダクタ
４１    電流調整抵抗
４２    調整回路内抵抗
５１    入力側電源
５２    出力側電源
６１    入力ポート
６２    出力ポート
【図１】
2011091521.tif 000003
【図２】
2011091521.tif 000004
【図３】
2011091521.tif 000005
【図４】
2011091521.tif 000006
【図５】
2011091521.tif 000007
【図６】
2011091521.tif 000008
【図７】
2011091521.tif 000009
【図８】
2011091521.tif 000010
【図９】
2011091521.tif 000011
【図１０】
2011091521.tif 000012
【図１１】
2011091521.tif 000013
【図１２】
2011091521.tif 000014