(57)【要約】【課題】測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供する。【解決手段】入力電流に応じた電荷を蓄える容量Ｃ１を有する充電回路２と、容量Ｃ１が蓄えた電荷を放電する放電回路６と、充電回路２の出力電圧と電圧源Ｖ１が出力する基準電圧ｖｒｅｆとを比較する比較回路３と、電圧源Ｖ１の出力と充電回路２の出力との間を開閉するスイッチＳＷ１と、スイッチＳＷ１の開閉を制御するスイッチ制御信号をスイッチＳＷ１に出力するスイッチ制御回路７と、比較回路３から出力される比較信号ｃｏｍｐから放電回数に応じたデジタル値を出力する制御回路４と、放電回路６の放電電荷量を、パルス幅変調制御するＰＷＭ制御回路５とを備える。【選択図】図１
2011091609.tif 000002
【特許請求の範囲】
【請求項１】
入力電流の電流量をデジタル変換して出力する積分型のアナログ−デジタル変換回路であって、
上記入力電流に応じた電荷を蓄える容量を有する充電回路と、
上記容量が蓄えた電荷を放電する放電回路と、
上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、
上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、
上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、
上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、
上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えることを特徴とするアナログ−デジタル変換回路。
【請求項２】
上記パルス幅変調制御回路は、遅延回路と、第１及び第２の排他的論理和回路と、Ｄフリップフロップと、可変遅延回路とを有し、
上記遅延回路の入力にクロック信号が入力され、
上記遅延回路の出力からＤフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、
上記第１の排他的論理和回路の第１の入力には、電荷信号が入力され、
上記第１の排他的論理和回路の出力は、上記Ｄフリップフロップの入力に接続されており、
上記第１の排他的論理和回路の第２の入力は、上記Ｄフリップフロップの出力、上記第２の排他的論理和回路の第１の入力、及び上記可変遅延回路の入力に接続されており、
上記Ｄフリップフロップの出力からは、出力信号が出力され、
上記可変遅延回路の出力から上記第２の排他的論理和回路の第２の入力へ、遅延出力信号が出力され、
上記第２の排他的論理和回路の出力からパルス幅変調信号が出力されることを特徴とする請求項１に記載のアナログ−デジタル変換回路。
【請求項３】
上記パルス幅変調制御回路は、第１の遅延回路と、第１及び第２の排他的論理和回路と、Ｄフリップフロップと、第２の遅延回路と、ＭＯＳトランジスタと、コンパレータと、可変電流源と、可変容量と可変電圧源とを有し、
上記ＭＯＳトランジスタ、上記コンパレータ、上記可変電流源、上記可変容量及び上記可変電圧源は、ランプ回路を構成し、
上記第１の遅延回路の入力にクロック信号が入力され、
上記遅延回路の出力からＤフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、
上記第１の排他的論理和回路の第１の入力には、電荷信号が入力され、
上記第１の排他的論理和回路の出力は、上記Ｄフリップフロップの入力に接続されており、
上記第１の排他的論理和回路の第２の入力は、上記Ｄフリップフロップの出力、上記第２の排他的論理和回路の第１の入力、及び上記第２の遅延回路の入力に接続されており、
上記Ｄフリップフロップの出力からは、出力信号が出力され、
上記第２の遅延回路の出力から上記第２の排他的論理和回路の第２の入力へ、遅延出力信号が出力され、
上記第２の排他的論理和回路の出力から上記ＭＯＳトランジスタのゲートへ、トリガ信号が出力され、
上記可変電流源の入力は、電源電圧が印加され、
上記可変電流源の出力は、上記ＭＯＳトランジスタのソース、上記可変容量の一端及び上記コンパレータの反転入力端子に接続されており、
上記コンパレータの反転入力端子には、ランプ信号が入力され、
上記ＭＯＳトランジスタのドレイン、上記可変容量の他端及び上記可変電圧源の入力は、電気的に接地されており、
上記可変電圧源の出力は、上記コンパレータの非反転入力端子に接続されており、
上記コンパレータの出力からパルス幅変調信号が出力されることを特徴とする請求項１に記載のアナログ−デジタル変換回路。
【請求項４】
上記可変遅延回路における、上記出力信号を遅延する時間を増減することを特徴とする請求項２に記載のアナログ−デジタル変換回路。
【請求項５】
上記可変電流源の電流値、上記可変容量の容量値、または上記可変電圧源の電圧値を増減することを特徴とする請求項３に記載のアナログ−デジタル変換回路。
【請求項６】
外部からの光を受けて電流に変換するフォトダイオードと、
上記フォトダイオードから出力される電流が入力される、請求項１〜５のいずれか１項に記載のアナログ−デジタル変換回路とを備えることを特徴とする照度センサ。
【請求項７】
検知物を検知するための光を発する発光ダイオードと、
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
外部からの光を受けて電流に変換するフォトダイオードと、
上記フォトダイオードから出力される電流が入力される、請求項１〜５のいずれか１項に記載のアナログ−デジタル変換回路とを備えることを特徴とする近接センサ。
【請求項８】
画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項６に記載の照度センサまたは請求項７に記載の近接センサとを備え、
上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御することを特徴とする携帯電話。
【請求項９】
画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項６に記載の照度センサまたは請求項７に記載の近接センサとを備え、
上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御することを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積分型のアナログ−デジタル変換回路、及び、照度センサ、近接センサに関する。
【背景技術】
【０００２】
積分型のアナログ−デジタル変換回路は、簡単な構成で高精度な分解能を実現できる特徴がある。これは、照度センサの様に低速であるが高い分解能（１６ｂｉｔ程度）を要求されるデバイスに適している。
【０００３】
アナログ−デジタル変換回路に関する従来技術として、特許文献１に記載される方式が提案されている。
【０００４】
入力電圧値に応じた電荷を蓄える容量と、蓄えた電荷を放電させる定電流回路と、放電開始から上記容量の両端電圧が一定値になるまでクロックパルスをカウントするカウンタから構成されている。
【０００５】
照度センサに関するアナログ−デジタル変換回路の従来技術として、特許文献２に記載される方式が提案されている。
【０００６】
入力電流に応じた電荷を蓄える容量と、蓄えた電荷を放電させる第１および第２の放電回路とを備え、定められた充電時間の間、容量を充電するとともに、容量の電荷量が所定の量になる毎に第１の放電回路により放電を行う。充電時間終了後の電荷を第２の放電回路により放電を行う。これにより、第１の放電回路の放電回数と第２の放電回路の放電回数とに基づいて、容量の充電量に応じたデジタル値を出力する。
【０００７】
携帯電話やデジカメ等の液晶パネルでは、外乱の照度に応じて液晶のバックライトの発光量を制御するため、照度センサを搭載する要望がある。また、携帯電話やデジカメ等の液晶パネルでは、低消費電力のために、顔が近づいた時はＯＦＦさせるように、近接センサを搭載する要望が増えている。携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光は小さくなる。よって、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサが要望されている。
【０００８】
ここでは、上記の要求を満足するための回路方式について述べる。
【０００９】
図８は、第１の従来例の構成を示すブロック図である。図８は、特許文献１の図１に相当する。
【００１０】
図８のアナログ・デジタル変換器１０１は、入力電圧Ｖｉｎの値に応じた電荷を蓄える容量Ｃと、蓄えた電荷を放電させる定電流回路１０２と、放電開始から容量Ｃの両端電圧が一定値になるまでクロックパルスをカウントするカウンタ１０３と、カウンタ１０３を制御する制御回路１０４とを備えており、簡単な構成で入力電圧値のアナログ−デジタル変換が可能である。
【００１１】
図９は、第２の従来例の構成を示すブロック図である。図９は、特許文献２の図１に相当する。
【００１２】
図９のアナログ／デジタル変換器１１１は、入力電流に応じた電荷を蓄える容量Ｃ１０１と、蓄えた電荷を放電させる放電回路１１２，１１３とを備え、定められた充電時間の間、容量Ｃ１０１を充電するとともに、容量Ｃ１０１が所定の充電量になる毎に放電回路１１２により放電を行う。充電時間終了後の電荷を放電回路１１３により放電を行うことにより、放電回路１１２の放電回数と放電回路１１３の放電回数とに基づいて、容量Ｃ１０１の充電量に応じたデジタル値を出力する。入力ダイナミックレンジの拡大、最小分解能の向上、測定時間の短縮が可能である。なお、図９の制御計算部１１４は、充電回路１１５と放電回路１１２，１１３の充放電制御を行うと共に、放電回路１１２，１１３の総放電回数から充電回路１１５の総充電量を算出し、その結果に応じたデジタル出力を行う手段である。
【００１３】
ここで、照度センサは、太陽光、蛍光灯などの光をフォトダイオードで電流に変換し、積分型のアナログ−デジタル変換回路でデジタル出力する方式が一般的である。また、近接センサは、積分型のアナログ−デジタル変換回路、発光ダイオードの駆動回路を備える方式が、近年、採用されている。
【００１４】
図１０は、第３の従来例の構成を示す正面図である。図１０は、一般的な近接センサ１２１の構成を示している。近接センサ１２１は、フォトダイオードＰＤ、発光ダイオード
ＬＥＤ、及び制御回路１２２を備えている。制御回路１２２から発光ダイオードＬＥＤを駆動し、受光用のフォトダイオードＰＤで電流に変換し、制御回路１２２で検知する。
【００１５】
図１１（ａ）は、一般的な近接センサ１２１に検知物１２３が近接している時の波形図である。図１１（ｂ）は、一般的な近接センサ１２１に検知物１２３が近接していない時の波形図である。発光ダイオードを駆動している期間のデータ（Ｄａｔａ１）と、発光ダイオードを駆動していない期間のデータ（Ｄａｔａ２）との差分を、近接データ（Ｄａｔａ１−Ｄａｔａ２）とする。
【００１６】
検知物１２３がある場合、検知物１２３からの反射光が強いため、フォトダイオードＰＤの電流は大きくなり、近接データ（Ｄａｔａ１−Ｄａｔａ２）が制御回路１２２の閾値Ｄａｔａ＿ｔｈを越えるので、近接と判断される（図１１（ａ））。
【００１７】
検知物１２３がない場合、検知物１２３からの反射光１２４が弱いため、フォトダイオードＰＤの電流は小さく、近接データ（Ｄａｔａ１−Ｄａｔａ２）が制御回路１２２の閾値Ｄａｔａ＿ｔｈを越えないので、非近接と判断される（図１１（ｂ））。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００１−１６０７５６号公報（２００１年６月１２日公開）
【特許文献２】特開２００８−４２８８６号公報（２００８年２月２１日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１９】
第１の従来例である図８のアナログ・デジタル変換器１０１では、簡単な構成で入力電圧値のアナログ−デジタル変換が可能である。ここで、積分型のアナログ−デジタル変換回路について、分解能を考えると、入力信号による充電電荷量と定電流回路による放電電荷量とが平衡するように回路が動作する。このため、クロック信号ｃｌｋの周期をｔ＿ｃｌｋ、放電回数をカウントした値をｃｏｕｎｔ、基準電流値をＩとすると、以下に示す（Ａ）式、（Ｂ）式が成立する。
充電電荷量＝Ｖｉｎ＊Ｃ    （Ａ）
放電電荷量＝Ｉ＊ｔ＿ｃｌｋ＊ｃｏｕｎｔ    （Ｂ）
充電電荷量＝放電電荷量より、以下に示す（Ｃ）式が成立する。（Ｃ）式より、最小分解能は、Ｉ＊ｔ＿ｃｌｋで決定されることになる。t＿ｃｌｋは通常一定値のため、定電流回路の基準電流値Ｉにより分解能が決まる。
ｃｏｕｎｔ＝（Ｖｉｎ＊Ｃ）／（Ｉ＊ｔ＿ｃｌｋ）    （Ｃ）
携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光はより小さくなる。より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサとして適用する場合、積分型のアナログ−デジタル変換回路の電流値を微少なレベル（ｎＡオーダー）で構成する必要が生じる。微少な電流は誤差が大きく、測定精度に問題が生じる。
【００２０】
第２の従来例である図９のアナログ／デジタル変換器１１１では、照度センサに適した構成で入力ダイナミックレンジと最小分解能の向上、測定時間の短縮が可能である。
【００２１】
アナログ／デジタル変換器１１１では、入力信号による充電電荷量と定電流回路による放電電荷量とが平衡するように回路が動作する。このため、入力電流をＩｉｎ、充電期間をｔ＿ｃｏｎｖ、放電回数をカウントした値の最上位ビット(ＭＳＢ：Most Significant Bit)をｃｏｕｎｔ＿ｍｓｂ、放電回数をカウントした値の最下位ビット(ＬＳＢ：Least Significant Bit)をｃｏｕｎｔ＿ｌｓｂ、基準電圧値をＶｒｅｆとすると、以下に示す（Ｄ）式、（Ｅ）式が成立する。
充電電荷量＝Ｉｉｎ＊ｔ＿ｃｏｎｖ    （Ｄ）
放電電荷量＝Ｃ１０２＊Ｖｒｅｆ＊ｃｏｕｎｔ＿ｍｓｂ＋Ｃ１０３＊Ｖｒｅｆ／２＊ｃｏｕｎｔ＿ｌｓｂ    （Ｅ）
充電電荷量＝放電電荷量より、以下に示す（Ｆ）式が成立する。（Ｆ）式より、最小分解能は、Ｃ１０３＊Ｖｒｅｆ／２で決定されることになる。
（２＊Ｃ１０２／Ｃ１０３）＊ｃｏｕｎｔ＿ｍｓｂ＋ｃｏｕｎｔ＿ｌｓｂ＝（Ｉｉｎ＊ｔ＿ｃｏｎｖ）／（Ｃ１０３＊Ｖｒｅｆ／２）    （Ｆ）
携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光はより小さくなる。より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサとして適用する場合、積分型のアナログ−デジタル変換回路の容量値または基準電圧値を小さくする必要がある。半導体の場合、小さい容量値は誤差が大きく、測定精度に問題が生じる。電圧値を小さくする場合は、回路の動作電圧範囲に問題が生じる。
【００２２】
第３の従来例である図１０の近接センサ１２１では、物体の近接／非近接の判断が可能であるが、積分型のアナログ−デジタル変換回路を用いているため、分解能については従来例１や従来例２の方式と同様である。従って、従来例１または従来例２と同様の問題が生じる。
【００２３】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供することにある。
【課題を解決するための手段】
【００２４】
本発明のアナログ−デジタル変換回路は、上記課題を解決するために、入力電流の電流量をデジタル変換して出力する積分型のアナログ−デジタル変換回路であって、上記入力電流に応じた電荷を蓄える容量を有する充電回路と、上記容量が蓄えた電荷を放電する放電回路と、上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えることを特徴とする。
【００２５】
上記発明によれば、上記アナログ−デジタル変換回路の動作開始時は、上記スイッチ制御回路からのスイッチ制御信号により上記スイッチが閉じている。このため、積分回路である上記充電回路の出力電圧は、上記基準電圧に充電されている。充電期間（データ変換時間）の間、上記スイッチ制御回路からのスイッチ制御信号により上記スイッチが開くことで、上記入力電流により上記容量に電荷が充電され、アナログ−デジタル変換される。
【００２６】
また、上記アナログ−デジタル変換回路の最小分解能は、上記放電回路における基準電流値を小さくすることなく、上記パルス幅変調制御回路によるＤｕｔｙ比で調整できる。従って、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路を提供できる。
【００２７】
上記アナログ−デジタル変換回路では、上記パルス幅変調制御回路は、遅延回路と、第１及び第２の排他的論理和回路と、Ｄフリップフロップと、可変遅延回路とを有し、上記遅延回路の入力にクロック信号が入力され、上記遅延回路の出力からＤフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、上記第１の排他的論理和回路の第１の入力には、電荷信号が入力され、上記第１の排他的論理和回路の出力は、上記Ｄフリップフロップの入力に接続されており、上記第１の排他的論理和回路の第２の入力は、上記Ｄフリップフロップの出力、上記第２の排他的論理和回路の第１の入力、及び上記可変遅延回路の入力に接続されており、上記Ｄフリップフロップの出力からは、出力信号が出力され、上記可変遅延回路の出力から上記第２の排他的論理和回路の第２の入力へ、遅延出力信号が出力され、上記第２の排他的論理和回路の出力からパルス幅変調信号が出力されてもよい。
【００２８】
上記パルス幅変調制御回路では、放電期間中に上記遅延クロック信号の回数を数える。また、上記遅延出力信号における遅延時間を上記可変遅延回路で調整することにより、上記パルス幅変調信号のパルス幅を調整してＤｕｔｙ比を調節できる。
【００２９】
上記アナログ−デジタル変換回路では、上記パルス幅変調制御回路は、第１の遅延回路と、第１及び第２の排他的論理和回路と、Ｄフリップフロップと、第２の遅延回路と、ＭＯＳトランジスタと、コンパレータと、可変電流源と、可変容量と可変電圧源とを有し、上記ＭＯＳトランジスタ、上記コンパレータ、上記可変電流源、上記可変容量及び上記可変電圧源は、ランプ回路を構成し、上記第１の遅延回路の入力にクロック信号が入力され、上記遅延回路の出力からＤフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、上記第１の排他的論理和回路の第１の入力には、電荷信号が入力され、上記第１の排他的論理和回路の出力は、上記Ｄフリップフロップの入力に接続されており、上記第１の排他的論理和回路の第２の入力は、上記Ｄフリップフロップの出力、上記第２の排他的論理和回路の第１の入力、及び上記第２の遅延回路の入力に接続されており、上記Ｄフリップフロップの出力からは、出力信号が出力され、上記第２の遅延回路の出力から上記第２の排他的論理和回路の第２の入力へ、遅延出力信号が出力され、上記第２の排他的論理和回路の出力から上記ＭＯＳトランジスタのゲートへ、トリガ信号が出力され、上記可変電流源の入力は、電源電圧が印加され、上記可変電流源の出力は、上記ＭＯＳトランジスタのソース、上記可変容量の一端及び上記コンパレータの反転入力端子に接続されており、上記コンパレータの反転入力端子には、ランプ信号が入力され、上記ＭＯＳトランジスタのドレイン、上記可変容量の他端及び上記可変電圧源の入力は、電気的に接地されており、上記可変電圧源の出力は、上記コンパレータの非反転入力端子に接続されており、上記コンパレータの出力からパルス幅変調信号が出力されてもよい。
【００３０】
上記パルス幅変調制御回路では、放電期間中に上記遅延クロック信号の回数を数え、パルス信号である上記トリガ信号を発生し、上記ランプ回路で上記パルス幅変調信号のパルス幅を調整してＤｕｔｙ比を調節できる。
【００３１】
上記アナログ−デジタル変換回路では、上記可変遅延回路における、上記出力信号を遅延する時間を増減してもよい。
【００３２】
これにより、上記遅延出力信号における遅延時間を上記可変遅延回路で調整出来るので、上記パルス幅変調信号のパルス幅を調整してＤｕｔｙ比を調節できる。
【００３３】
上記アナログ−デジタル変換回路では、上記可変電流源の電流値、上記可変容量の容量値、または上記可変電圧源の電圧値を増減してもよい。
【００３４】
これにより、上記ランプ回路で上記パルス幅変調信号のパルス幅を調整してＤｕｔｙ比を調節できる。
【００３５】
本発明の照度センサは、外部からの光を受けて電流に変換するフォトダイオードと、上記フォトダイオードから出力される電流が入力される、上記いずれかのアナログ−デジタル変換回路とを備えている。従って、従来よりも低照度まで測定できる。
【００３６】
本発明の近接センサは、検知物を検知するための光を発する発光ダイオードと、上記発光ダイオードを駆動する発光ダイオード駆動回路と、外部からの光を受けて電流に変換するフォトダイオードと、上記フォトダイオードから出力される電流が入力される、上記いずれかのアナログ−デジタル変換回路とを備えている。従って、微少な入力信号で検知物を検知できる。
【００３７】
本発明の携帯電話は、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサまたは上記近接センサとを備え、上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御する。
【００３８】
また、本発明のデジタルカメラは、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサまたは上記近接センサとを備え、上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御する。
【００３９】
これにより、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けた携帯機器（例えば携帯電話またはデジタルカメラ）においても、測定精度に問題が生じない。
【発明の効果】
【００４０】
本発明のアナログ−デジタル変換回路は、以上のように、入力電流に応じた電荷を蓄える容量を有する充電回路と、上記容量が蓄えた電荷を放電する放電回路と、上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えるものである。
【００４１】
それゆえ、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供するという効果を奏する。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る積分型のアナログ−デジタル変換回路を示すブロック図である。
【図２】本発明の実施形態に係る積分型のアナログ−デジタル変換回路の動作を示す波形図である。
【図３】本発明の実施形態に係るＰＷＭ制御回路の回路図である。
【図４】本発明の実施形態に係るＰＷＭ制御回路の動作を示す波形図である。
【図５】本発明の実施形態に係る他のＰＷＭ制御回路の回路図である。
【図６】本発明の実施形態に係る他のＰＷＭ制御回路の動作を示す波形図である。
【図７】（ａ）は本発明の実施形態に係る携帯電話のブロック図であり、（ｂ）は本発明の実施形態に係るデジタルスチルカメラのブロック図である。
【図８】第１の従来例の構成を示すブロック図である。
【図９】第２の従来例の構成を示すブロック図である。
【図１０】第３の従来例の構成を示す正面図である。
【図１１】（ａ）は一般的な近接センサに検知物が近接している時の波形図であり、（ｂ）は一般的な近接センサに検知物が近接していない時の波形図である。
【発明を実施するための形態】
【００４３】
本発明の一実施形態について図１〜図７に基づいて説明すれば、以下の通りである。
【００４４】
図１は、本発明の実施形態に係る積分型のアナログ−デジタル変換回路１を示すブロック図である。アナログ−デジタル変換回路１は、大略的には、充電回路２、比較回路３、制御回路４、ＰＷＭ制御回路（パルス幅変調制御回路）５及び放電回路６を備えている。
【００４５】
充電回路２は、容量Ｃ１及び差動増幅器ＡＭＰ１を有している。比較回路３は、コンパレータＣＭＰ１、スイッチＳＷ１、電圧源Ｖ１及びスイッチ制御回路７を有している。電圧源Ｖ１は、基準電圧ｖｒｅｆを出力する。制御回路４は、ＤフリップフロップＤ−ＦＦ及びカウンタ８を有している。放電回路６は、電流源Ｉ１及びスイッチＳＷ２を有している。
【００４６】
アナログ−デジタル変換回路１では、電流源Ｉ１の入力には、電源電圧Ｖｄｄが印加されている。電流源Ｉ１の出力は、スイッチＳＷ２の一端に接続されている。スイッチＳＷ２の他端、容量Ｃ１の一端及び差動増幅器ＡＭＰ１の反転入力端子（−）は、互いに接続されているとともに、入力電流Ｉｉｎが流れる。
【００４７】
容量Ｃ１の他端、差動増幅器ＡＭＰ１の出力、コンパレータＣＭＰ１の非反転入力端子（＋）及びスイッチＳＷ１の一端は、互いに接続されている。差動増幅器ＡＭＰ１の出力からは、出力電圧ｖｓｉｇが出力される。スイッチＳＷ１の他端は、コンパレータＣＭＰ１の反転入力端子（−）及び電圧源Ｖ１の出力に接続されている。
【００４８】
コンパレータＣＭＰ１の出力は、ＤフリップフロップＤ−ＦＦの入力に接続されている。コンパレータＣＭＰ１の出力からは、比較信号ｃｏｍｐが出力される（比較回路３の出力）。ＤフリップフロップＤ−ＦＦの出力は、カウンタ８の入力及びＰＷＭ制御回路５の入力に接続されている。スイッチＳＷ２の開閉を制御するパルス幅変調信号ｐｗｍは、ＰＷＭ制御回路５の出力からスイッチＳＷ２の制御入力に出力される。
【００４９】
そして、差動増幅器ＡＭＰ１の非反転入力端子（＋）及び電圧源Ｖ１の入力は、電気的に接地されている。
【００５０】
アナログ−デジタル変換回路１は、入力電流Ｉｉｎの電流量をデジタル変換して出力するアナログ−デジタル変換回路であり、入力電流Ｉｉｎに応じた電荷を蓄える容量Ｃ１を有する充電回路２を備え、蓄えた電荷を放電する放電回路６を備え、充電回路２の出力電圧ｖｓｉｇと基準電圧ｖｒｅｆとを比較する比較回路３を備え、電圧源Ｖ１の出力と充電回路２の出力との間を開閉するスイッチＳＷ１を備える。また、アナログ−デジタル変換回路１は、スイッチＳＷ１の開閉を制御するスイッチ制御信号をスイッチＳＷ１に出力するスイッチ制御回路７を備え、比較回路３から出力される比較信号ｃｏｍｐから放電回数に応じたデジタル値を出力する制御回路４を備え、放電回路６の放電電荷量をＰＷＭ(pulse width modulation：パルス幅変調)制御するＰＷＭ制御回路５を備える。
【００５１】
アナログ−デジタル変換回路１を用いることで、積分型のアナログ−デジタル変換回路が備えている、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能である。
【００５２】
アナログ−デジタル変換回路１の動作開始時は、スイッチ制御回路７からのスイッチ制御信号によりスイッチＳＷ１が閉じている。このため、積分回路である充電回路２の出力電圧ｖｓｉｇは、基準電圧ｖｒｅｆに充電されている。充電期間（データ変換時間）ｔ＿ｃｏｎｖの間、スイッチ制御回路７からのスイッチ制御信号によりスイッチＳＷ１が開くことで、入力電流Ｉｉｎにより容量Ｃ１に電荷が充電され、アナログ−デジタル変換される。アナログ−デジタル変換回路１の詳細な動作を以下に示す。
【００５３】
まず、放電回路６により、一定の電荷Ｉｒｅｆ＊ｔ＿ｃｌｋ＊αを放電させる（プリチャージ動作）。ここで、Ｉｒｅｆは電流源Ｉ１から出力される基準電流であり、ｔ＿ｃｌｋはクロック信号（クロック信号）ｃｌｋの周期である。
【００５４】
この後、積分回路である充電回路２（積分器）は入力電流Ｉｉｎにより充電され、充電回路２の出力電圧ｖｓｉｇが基準電圧ｖｒｅｆを超えると、比較回路３から出力される比較信号ｃｏｍｐがＨｉ電圧になる。
【００５５】
比較信号ｃｏｍｐは、ＤフリップフロップＤ−ＦＦにより遅延され、電荷信号ｃｈａｒｇｅとなる。電荷信号ｃｈａｒｇｅは、ＰＷＭ制御回路５によりパルス幅変調され、パルス幅変調信号ｐｗｍとなる。パルス幅変調信号ｐｗｍは、電荷信号ｃｈａｒｇｅが入力された回数だけＨｉとなる。
【００５６】
パルス幅変調信号ｐｗｍが放電回路のスイッチＳＷ２に入力されてスイッチＳＷ２が閉じると、放電回路６において一定の電荷（Ｉｒｅｆ＊ｔ＿ｃｌｋ）が放電される。カウンタ８により所定の時間の放電回数を数えることで、入力された電荷量に応じた値がデジタル出力（ＤＯＵＴ）される。
【００５７】
図２は、本発明の実施形態に係る積分型のアナログ−デジタル変換回路１の動作を示す波形図である。入力電流Ｉｉｎによる総充電電荷量と、Ｉｒｅｆ＊ｔ＿ｃｌｋ＊αによる総放電電荷量とが、等しくなるように動作するので、以下に示す（１）式及び（２）式が成立する。
総充電電荷量＝Ｉｉｎ＊ｔ＿ｃｏｎｖ    （１）
総放電電荷量＝Ｉｒｅｆ＊（α＊ｔ＿ｃｌｋ）＊ｃｏｕｎｔ    （２）
総充電電荷量＝総放電電荷量より、以下に示す（３）式が成立する。
ｃｏｕｎｔ＝（Ｉｉｎ＊ｔ＿ｃｏｎｖ）／（Ｉｒｅｆ＊α＊ｔ＿ｃｌｋ）    （３）
（１）式〜（３）式において、ｔ＿ｃｌｋはクロック信号ｃｌｋの周期、ｔ＿ｃｏｎｖは充電期間（データ変換時間）、ｃｏｕｎｔは放電回数をカウントした値（カウント数）、Ｉｒｅｆは基準電流値、αはＰＷＭ制御回路５によるＤｕｔｙ比であり、Ｄｕｔｙ比αは０〜１の値をとる。
【００５８】
（３）式より、アナログ−デジタル変換回路１の最小分解能は、（Ｉｒｅｆ＊α＊ｔ＿ｃｌｋ）で決定されることになり、ＰＷＭ制御回路５によるＤｕｔｙ比αの調整で放電回路６による放電電荷量を調整可能となる。
【００５９】
これにより、積分型のアナログ−デジタル変換回路１の最小分解能は、放電回路６における基準電流値Ｉｒｅｆを小さくすることなく、ＰＷＭ制御回路５によるＤｕｔｙ比αで調整できる。従って、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路を提供できる。
【００６０】
従って、積分型のアナログ−デジタル変換回路１は、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサに適用可能である。
【００６１】
ここで、充電期間ｔ＿ｃｏｎｖ＝ｔ＿ｃｌｋ＊２＾ｎ（ｎは分解能）    （４）としてｔ＿ｃｌｋ＊２＾ｎの期間充電するように設定すると、（３）式から以下に示す（５）式が導出される。
ｃｏｕｎｔ＝Ｉｉｎ／（Ｉｒｅｆ＊α）＊２＾ｎ    （５）
例えば、分解能ｎ＝１６ビットの場合、カウント数ｃｏｕｎｔは、入力電流Ｉｉｎに応じた値を、０〜６５５３５の範囲で出力することになる。
【００６２】
図３は、本発明の実施形態に係るＰＷＭ制御回路１５の回路図である。ＰＷＭ制御回路１５は、図１のＰＷＭ制御回路５として用いることが出来る。
【００６３】
ＰＷＭ制御回路１５は、遅延回路（遅延回路、第１の遅延回路）１６、ＥＸＯＲ（Ｅｘｃｌｕｓｉｖｅ  ＯＲ回路、第１及び第２の排他的論理和回路）１７，１８、Ｄフリップフロップ１９、及び可変遅延回路２０を有している。
【００６４】
ＰＷＭ制御回路１５では、遅延回路１６の入力にクロック信号ｃｌｋが入力される。遅延回路１６の出力からＤフリップフロップ１９のクロック信号入力へ、クロック信号（遅延クロック信号）ｃｌｋ＿ｄが出力される。
【００６５】
ＥＸＯＲ回路１７の第１の入力には、電荷信号ｃｈａｒｇｅが入力されている。ＥＸＯＲ回路１７の出力は、Ｄフリップフロップ１９の入力Ｄに接続されている。ＥＸＯＲ回路１７の第２の入力は、Ｄフリップフロップ１９の出力Ｑ、ＥＸＯＲ回路１８の第１の入力、及び可変遅延回路２０の入力に接続されている。Ｄフリップフロップ１９の出力Ｑからは、出力信号ｑが出力される。
【００６６】
可変遅延回路２０の出力からＥＸＯＲ回路１８の第２の入力へ、遅延出力信号ｑ＿ｄｅｌａｙが出力される。そして、ＥＸＯＲ回路１８の出力からパルス幅変調信号ｐｗｍが出力される。
【００６７】
このような構成のＰＷＭ制御回路１５は、放電期間中にクロック信号ｃｌｋ＿ｄの回数を数える。また、遅延出力信号ｑ＿ｄｅｌａｙにおける遅延時間を可変遅延回路２０で調整することにより、パルス幅変調信号ｐｗｍのパルス幅を調整してＤｕｔｙ比αを調節できる。
【００６８】
図４は、本発明の実施形態に係るＰＷＭ制御回路１５の動作を示す波形図である。放電期間（電荷信号ｃｈａｒｇｅがＨｉ）においてクロック信号ｃｌｋ＿ｄの立ち上がりエッジを検出し、出力信号ｑとする。出力信号ｑを可変遅延回路２０により遅延した遅延出力信号ｑ＿ｄｅｌａｙと、出力信号ｑとの排他的論理和をＥＸＯＲ回路１８で求めることで、パルス幅変調信号ｐｗｍが得られる。可変遅延回路２０における、出力信号ｑを遅延する時間（遅延量）を調整（増減）することで、ＰＷＭ制御回路１５（ＰＷＭ制御回路５）におけるＤｕｔｙ比αを調整することが可能である。
【００６９】
図５は、本発明の実施形態に係るＰＷＭ制御回路２５の回路図である。ＰＷＭ制御回路２５は、図１のＰＷＭ制御回路５として用いることが出来る。
【００７０】
図５のＰＷＭ制御回路２５は、図３のＰＷＭ制御回路１５に、ＭＯＳトランジスタ２６、コンパレータ２７、可変電流源２８、可変容量２９及び可変電圧源３０を追加するととともに、可変遅延回路２０を遅延回路（第２の遅延回路）２０’に置き換えた回路である。また、ＰＷＭ制御回路２５において、ＭＯＳトランジスタ２６、コンパレータ２７、可変電流源２８、可変容量２９及び可変電圧源３０は、ランプ回路４０を構成している。
【００７１】
ＰＷＭ制御回路２５では、遅延回路１６の入力にクロック信号ｃｌｋが入力される。遅延回路１６の出力からＤフリップフロップ１９のクロック信号入力へ、クロック信号ｃｌｋ＿ｄが出力される。
【００７２】
ＥＸＯＲ回路１７の第１の入力には、電荷信号ｃｈａｒｇｅが入力されている。ＥＸＯＲ回路１７の出力は、Ｄフリップフロップ１９の入力Ｄに接続されている。ＥＸＯＲ回路１７の第２の入力は、Ｄフリップフロップ１９の出力Ｑ、ＥＸＯＲ回路１８の第１の入力、及び遅延回路２０’の入力に接続されている。Ｄフリップフロップ１９の出力Ｑからは、出力信号ｑが出力される。
【００７３】
遅延回路２０’の出力からＥＸＯＲ回路１８の第２の入力へ、遅延出力信号ｑ＿ｄｅｌａｙが出力される。ＥＸＯＲ回路１８の出力からＭＯＳトランジスタ２６のゲートへ、トリガ信号ｔｒｉｇが出力される。
【００７４】
可変電流源２８の入力は、電源電圧Ｖｄｄが印加されている。可変電流源２８の出力は、ＭＯＳトランジスタ２６のソース、可変容量２９の一端及びコンパレータ２７の反転入力端子（−）に接続されている。コンパレータ２７の反転入力端子（−）には、ランプ信号ｒａｍｐが入力される。
【００７５】
ＭＯＳトランジスタ２６のドレイン、可変容量２９の他端及び可変電圧源３０の入力は、電気的に接地されている。可変電圧源３０の出力は、コンパレータ２７の非反転入力端子（＋）に接続されている。そして、コンパレータ２７の出力からパルス幅変調信号ｐｗｍが出力される。
【００７６】
ＰＷＭ制御回路２５は、放電期間中にクロック信号ｃｌｋ＿ｄの回数を数え、パルス信号であるトリガ信号ｔｒｉｇを発生し、ランプ回路４０でパルス幅変調信号ｐｗｍのパルス幅を調整してＤｕｔｙ比αを調節できる。
【００７７】
図６は、本発明の実施形態に係るＰＷＭ制御回路２５の動作を示す波形図である。放電期間（電荷信号ｃｈａｒｇｅがＨｉ）にクロック信号ｃｌｋ＿ｄの立ち上がりエッジを検出し、出力信号ｑとする。出力信号ｑを遅延回路２０’により遅延した遅延出力信号ｑ＿ｄｅｌａｙと、出力信号ｑとの排他的論理和をＥＸＯＲ回路１８で求めることで、トリガ信号ｔｒｉｇが得られる。トリガ信号ｔｒｉｇをトリガとして、ランプ信号ｒａｍｐを発生し、ランプ信号ｒａｍｐと可変電圧源３０の電圧値Ｖ２とをコンパレータ２７で比較することにより、パルス幅変調信号ｐｗｍが得られる。
【００７８】
パルス幅変調信号ｐｗｍがのパルス幅ｔ＿ｐｗｍは、以下に示す（６）式で求められる。ここで、Ｃ２は可変容量２９の容量値、Ｖ２は可変電圧源３０の電圧値であり、Ｉ２は可変電流源２８の電流値である。
ｔ＿ｐｗｍ＝Ｃ２＊Ｖ２／Ｉ２    （６）
となる。
【００７９】
ＰＷＭ制御回路２５において電流値Ｉ２を調整（増減）することで、ＰＷＭ制御回路２５（ＰＷＭ制御回路５）におけるＤｕｔｙ比αを調整することが可能である。また、ＰＷＭ制御回路２５において容量値Ｃ２を調整（増減）することで、ＰＷＭ制御回路２５（ＰＷＭ制御回路５）におけるＤｕｔｙ比αを調整することが可能である。さらに、ＰＷＭ制御回路２５において電圧値Ｖ２を調整（増減）することで、ＰＷＭ制御回路２５（ＰＷＭ制御回路５）におけるＤｕｔｙ比αを調整することが可能である。
【００８０】
図１の積分型のアナログ−デジタル変換回路１において、外部からの光を受けて電流に変換するフォトダイオードの電流を入力とすることにより、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能であり、従来よりも低照度まで測定できる照度センサを構成できる。
【００８１】
また、図１の積分型のアナログ−デジタル変換回路１において、外部からの光を受けて電流に変換するフォトダイオードの電流を入力とし、検知物を検知するための光を発する発光ダイオード（ＬＥＤ）、上記発光ダイオードを駆動するＬＥＤ駆動回路（発光ダイオード駆動回路）を備える。これにより、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能であり、微少な入力信号で検知物を検知できる近接センサを構成できる。
【００８２】
図７（ａ）は、本発明の実施形態に係る、携帯電話３１のブロック図である。携帯電話３１は、画面を表示する液晶パネル３２と、液晶パネル３２を照射するバックライト３３と、バックライト３３の輝度を制御するバックライト制御部３４と、照度センサ３５（または近接センサ３５）とを備えており、照度センサ３５（または近接センサ３５）が有するアナログ−デジタル変換回路１の出力信号に基づき、バックライト３３の輝度を制御する。
【００８３】
このように、アナログ−デジタル変換回路１は、携帯電話３１が有する、液晶パネル３２のバックライト３３の制御に適用できる。
【００８４】
図７（ｂ）は、本発明の実施形態に係る、デジタルスチルカメラ（デジタルカメラ）４１のブロック図である。デジタルスチルカメラ４１は、画面を表示する液晶パネル４２と、液晶パネル４２を照射するバックライト４３と、バックライト４３の輝度を制御するバックライト制御部４４と、照度センサ４５（または近接センサ４５）とを備えており、照度センサ４５（または近接センサ４５）が有するアナログ−デジタル変換回路１の出力信号に基づき、バックライト４３の輝度を制御する。
【００８５】
このように、アナログ−デジタル変換回路１は、デジタルスチルカメラ４１が有する、液晶パネル４２のバックライト４３の制御に適用できる。
【００８６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８７】
本発明のアナログ−デジタル変換回路は、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定出来るので、照度センサ、近接センサ、携帯電話及びデジタルカメラに好適に用いることが出来る。
【符号の説明】
【００８８】
１  アナログ−デジタル変換回路
２  充電回路
３  比較回路
４  制御回路
５，１５，２５  ＰＷＭ制御回路（パルス幅変調制御回路）
６  放電回路
７  スイッチ制御回路
８  カウンタ
１６  遅延回路（遅延回路、第１の遅延回路）
１７，１８  ＥＸＯＲ回路（第１及び第２の排他的論理和回路）
１９，Ｄ−ＦＦ  Ｄフリップフロップ
２０  可変遅延回路
２０’  遅延回路（第２の遅延回路）
２６  ＭＯＳトランジスタ
２７，ＣＭＰ１  コンパレータ
２８  可変電流源
２９  可変容量
３０  可変電圧源
３１  携帯電話
３２，４２  液晶パネル
３３，４３  バックライト
３４，４４  バックライト制御部
３５，４５  照度センサ
４０  ランプ回路
４１  デジタルスチルカメラ（デジタルカメラ）
ＡＭＰ１  差動増幅器
Ｃ，Ｃ１，Ｃ２  容量
Ｉｉｎ  入力電流
Ｉｒｅｆ  基準電流値
ＳＷ１，ＳＷ２  スイッチ
Ｖ１  電圧源
Ｖ２  電圧値
Ｖｄｄ  電源電圧
ｃｈａｒｇｅ  電荷信号
ｃｌｋ  クロック信号（クロック信号）
ｃｌｋ＿ｄ  クロック信号（遅延クロック信号）
ｃｏｍｐ  比較信号
ｃｏｕｎｔ  カウント数
ｎ  分解能
ｐｗｍ  パルス幅変調信号
ｑ  出力信号
ｑ＿ｄｅｌａｙ  遅延出力信号
ｒａｍｐ  ランプ信号
ｔ  パルス幅
ｔ＿ｃｏｎｖ  充電期間
ｔｒｉｇ  トリガ信号
ｖｒｅｆ  基準電圧
ｖｓｉｇ  出力電圧
【図１】
2011091609.tif 000003
【図２】
2011091609.tif 000004
【図３】
2011091609.tif 000005
【図４】
2011091609.tif 000006
【図５】
2011091609.tif 000007
【図６】
2011091609.tif 000008
【図７】
2011091609.tif 000009
【図８】
2011091609.tif 000010
【図９】
2011091609.tif 000011
【図１０】
2011091609.tif 000012
【図１１】
2011091609.tif 000013