(57)【要約】【課題】製造工程を簡略化しつつソース電極及びドレイン電極の導電性を向上させた薄膜トランジスタ及びその製造方法を提供する。【解決手段】本発明の薄膜トランジスタの製造方法は、基板１０１上にゲート電極１０３を形成する工程と、ゲート電極１０３上にゲート絶縁層１０４を形成する工程と、ゲート絶縁層１０４上にアモルファスシリコン層１０５を形成する工程と、アモルファスシリコン層１０５上にアルミニウム層１１１を形成し、アルミニウム層１１１上にモリブデンタングステン層１１２を形成し、アルミニウム層１１１及びモリブデンタングステン層１１２を少なくとも含む積層体から構成されるソース電極１０９及びドレイン電極１１０を形成する工程と、ソース電極１０９及びドレイン電極１１０をマスクとしアモルファスシリコン層１０５にレーザを照射することでアモルファスシリコン層１０５の一部を結晶化させチャネル領域を形成する工程とを含む。【選択図】図２
2011109019.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にアモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層上にアルミニウム層を形成し、前記アルミニウム層上にモリブデンおよびタングステンの少なくとも一方を含む表面層を形成し、前記表面層及び前記アルミニウム層を少なくとも含む積層体から構成されるソース電極およびドレイン電極を形成する工程と、
前記ソース電極およびドレイン電極をマスクとして、前記アモルファスシリコン層にレーザを照射することにより、前記アモルファスシリコン層の一部を微結晶化させてチャネル領域を形成する工程とを含む
薄膜トランジスタの製造方法。
【請求項２】
前記ソース電極およびドレイン電極を形成する工程において、前記レーザの照射により前記アルミニウム層の温度が融点に達しない熱容量を持つ前記表面層を形成する
請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ソース電極およびドレイン電極を形成する工程において、７５ｎｍ以上の厚みの前記表面層を形成する
請求項１又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記チャネル領域を形成する工程において、照射エネルギーが０．２６〜０．３６Ｊ／ｃｍ2の前記レーザを照射する
請求項１〜３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたアモルファスシリコン層と、
前記アモルファスシリコン層上に形成されたソース電極およびドレイン電極とを有し、
前記アモルファスシリコン層には、前記ソース電極および前記ドレイン電極をマスクとした該アモルファスシリコン層へのレーザ照射により微結晶化されたチャネル領域が形成されており、
前記ソース電極およびドレイン電極は、最表面に配置されたモリブデンおよびタングステンの少なくとも一方を含む表面層と、前記表面層の下に配置されたアルミニウム層とを少なくとも含む積層体から構成される
薄膜トランジスタ。
【請求項６】
前記表面層の厚みが７５ｎｍ以上である
請求項５に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微結晶シリコン層を有する薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
チャネル層として多結晶または微結晶シリコン層を有するボトムゲート型薄膜トランジスタの製造方法として、ゲート電極、ゲート絶縁膜、アモルファスシリコン（ａ−Ｓｉ）層、ソース電極、およびドレイン電極を形成後に、ソース電極およびドレイン電極をマスクとしてアモルファスシリコン層に対してレーザ照射を行うことにより、チャネル領域を結晶化する製造方法が提案されている。この製造方法によれば、工程数を削減でき、さらにリーク電流の低減や移動度の向上を図ることができる（例えば特許文献１、２および３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−０４５３５４号公報
【特許文献２】特開平０７−１４７２５９号公報
【特許文献３】特開２００８−０８５０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１等に記載された薄膜トランジスタの製造方法では、マスクとして用いるソース電極およびドレイン電極の材料として、レーザ照射されることを考慮して高融点金属であるモリブデン（Ｍｏ）、チタン（Ｔｉ）およびクロム（Ｃｒ）などを用いている。これらの高融点金属は導電性が低いため、このような薄膜トランジスタを用いた場合には、配線抵抗が大きくなるという問題がある。
【０００５】
そこで、本願発明は、かかる問題点に鑑み、製造工程を簡略化しつつ、ソース電極およびドレイン電極の導電性を向上させた薄膜トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本願発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にアモルファスシリコン層を形成する工程と、前記アモルファスシリコン層上にアルミニウム層を形成し、前記アルミニウム層上にモリブデンおよびタングステンの少なくとも一方を含む表面層を形成し、前記表面層及び前記アルミニウム層を少なくとも含む積層体から構成されるソース電極およびドレイン電極を形成する工程と、前記ソース電極およびドレイン電極をマスクとして、前記アモルファスシリコン層にレーザを照射することにより、前記アモルファスシリコン層の一部を微結晶化させてチャネル領域を形成する工程とを含むことを特徴とする。
【０００７】
ここで、前記ソース電極およびドレイン電極を形成する工程において、前記レーザの照射により前記アルミニウム層の温度が融点に達しない熱容量を持つ前記表面層を形成してもよい。
【０００８】
また、前記ソース電極およびドレイン電極を形成する工程において、７５ｎｍ以上の厚みの前記表面層を形成してもよい。
【０００９】
また、前記チャネル領域を形成する工程において、照射エネルギーが０．２６〜０．３６Ｊ／ｃｍ2の前記レーザを照射してもよい。
【００１０】
これにより、ソース電極およびドレイン電極をマスクとしたレーザ照射によりチャネル層が形成されるので、マスク形成工程を削減して製造工程を簡略化できる。
【００１１】
また、ソース電極およびドレイン電極がアルミニウムを含むので、ソース電極およびドレイン電極の導電性を向上させることができる。
【００１２】
さらに、ソース電極およびドレイン電極がアルミニウムのみで構成される場合、上部電極（上部配線）に酸化インジウムスズ（ＩＴＯ）を用いると、アルミニウムとＩＴＯとのコンタクト抵抗が高いため、上部電極とソース電極およびドレイン電極とのコンタクト抵抗が高くなる。しかしながら、ソース電極およびドレイン電極のアルミニウムの上にはモリブデンおよびタングステンの少なくとも一方が形成されるので、上部電極にＩＴＯを用いる場合でも上部電極とソース電極およびドレイン電極とのコンタクト抵抗を低く抑えることができる。
【００１３】
また本発明は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたアモルファスシリコン層と、前記アモルファスシリコン層上に形成されたソース電極およびドレイン電極とを有し、前記アモルファスシリコン層には、前記ソース電極および前記ドレイン電極をマスクとした該アモルファスシリコン層へのレーザ照射により微結晶化されたチャネル領域が形成されており、前記ソース電極およびドレイン電極は、最表面に配置されたモリブデンおよびタングステンの少なくとも一方を含む表面層と、前記表面層の下に配置されたアルミニウム層とを少なくとも含む積層体から構成されることを特徴とする薄膜トランジスタとすることもできる。
【００１４】
ここで、前記表面層の厚みが７５ｎｍ以上であってもよい。
【００１５】
これにより、製造工程を簡略化することができる。また、ソース電極およびドレイン電極の導電性を向上させることができる。さらに、上部電極にＩＴＯを用いる場合でも上部電極とソース電極およびドレイン電極とのコンタクト抵抗を低く抑えることができる。
【発明の効果】
【００１６】
本発明によれば、製造工程数を削減し、かつ、ソース電極およびドレイン電極の導電性を向上することが可能な薄膜トランジスタおよびその製造方法を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【図２】同実施の形態に係る薄膜トランジスタの製造工程を説明するための断面図である。
【図３Ａ】薄膜トランジスタの状態を光学顕微鏡で観察した結果である。
【図３Ｂ】薄膜トランジスタの状態を光学顕微鏡で観察した結果である。
【図３Ｃ】薄膜トランジスタの状態を光学顕微鏡で観察した結果である。
【図４Ａ】表面層の厚みを変化させたときの表面層表面における反射率の変化のシミュレーション結果を示すグラフである。
【図４Ｂ】表面層の厚みを変化させたときの表面層における吸収率の変化のシミュレーション結果を示すグラフである。
【図４Ｃ】表面層の厚みを変化させたときのアルミニウム層における吸収率の変化のシミュレーション結果を示すグラフである。
【図５Ａ】表面層の厚みを変化させたときの表面層表面における反射率の変化のシミュレーション結果を示すグラフである。
【図５Ｂ】表面層の厚みを変化させたときの表面層における吸収率の変化のシミュレーション結果を示すグラフである。
【図５Ｃ】表面層の厚みを変化させたときのアルミニウム層における吸収率の変化のシミュレーション結果を示すグラフである。
【図６】表面層表面で反射されるレーザ、表面層表面で吸収されるレーザ、およびアルミニウム層で吸収されるレーザを示す図である。
【図７】本発明の第２の実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【図８】同実施の形態に係る薄膜トランジスタの製造工程を説明するための断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態における薄膜トランジスタおよびその製造方法について、図面を参照しながら説明する。
【００１９】
（第１の実施の形態）
図１は、本実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【００２０】
この薄膜トランジスタは、基板１０１と、基板１０１上に形成されたゲート電極１０３と、ゲート電極１０３上に形成されたゲート絶縁層１０４と、ゲート絶縁層１０４上に形成されたアモルファスシリコン層１０５と、アモルファスシリコン層１０５上に形成されたソース電極１０９およびドレイン電極１１０とを備える。
【００２１】
基板１０１は例えば石英ガラスから構成され、ゲート電極１０３は例えば膜厚５０ｎｍのモリブデンタングステン（ＭｏＷ）から構成される。また、ゲート絶縁層１０４は、例えば膜厚１７０ｎｍの窒化珪素（ＳｉＮ）膜から構成される。
【００２２】
アモルファスシリコン層１０５には、ソース電極１０９およびドレイン電極１１０をマスクとしたアモルファスシリコン層１０５へのレーザ照射により微結晶化されたチャネル領域が形成されている。アモルファスシリコン層１０５は、例えば膜厚２００ｎｍの真性アモルファスシリコン層から構成される。
【００２３】
ソース電極１０９およびドレイン電極１１０は、最表面に配置された高融点金属から構成される表面層としてのモリブデンタングステン層１１２と、モリブデンタングステン層１１２の下に配置されたアルミニウム（Ａｌ）層１１１とを少なくとも含む積層体からそれぞれ構成される。モリブデンタングステン層１１２の膜厚は、チャネル領域形成に際して行われるレーザ照射によりアルミニウム層１１１の温度が融点に達しない熱容量をモリブデンタングステン層１１２が持ち、該レーザ照射からアルミニウム層１１１を保護できるように７５ｎｍ以上が好ましく、またコスト面からは２００ｎｍ以下が好ましく、例えば７５ｎｍとされる。また、アルミニウム層１１１の膜厚は、電極としての十分な導電性を確保するために５００ｎｍ以上が好ましく、例えば５００ｎｍとされる。この場合、膜厚は、例えば触針式段差計により測定される。
【００２４】
図２は本実施の形態に係る薄膜トランジスタの製造方法を模式的に説明するための断面図である。
【００２５】
まず、図２（ａ）に示されるように、基板１０１上にスパッタ法により例えば膜厚５０ｎｍのモリブデンタングステン層を成膜し、これをフォトマスクにてパターニングしてゲート電極１０３を形成する。
【００２６】
次に、図２（ｂ）に示されるように、ゲート電極１０３上にＰＣＶＤ（Plasma Chemical Vapor Deposition）法により例えば膜厚１７０ｎｍの窒化珪素膜を形成し、ゲート絶縁層１０４を形成する。
【００２７】
次に、図２（ｃ）に示されるように、ゲート絶縁層１０４上にＰＣＶＤ法により例えば膜厚２００ｎｍの真性アモルファスシリコン層を形成し、これにフォトマスクを用いたドライエッチングを行い、アイランド状のアモルファスシリコン層１０５を形成する。
【００２８】
このとき、図２（ｂ）および図２（ｃ）の工程において、ゲート絶縁層１０４およびアモルファスシリコン層１０５はいずれもＰＣＶＤ法で成膜されるので、マルチチャンバ方式を用いて連続成膜されてもよい。
【００２９】
次に、図２（ｄ）に示されるように、アモルファスシリコン層１０５上にスパッタ法により例えば膜厚５００ｎｍのアルミニウム層１１１を形成した後、アルミニウム層１１１上にスパッタ法により７５ｎｍ以上例えば膜厚７５ｎｍのモリブデンタングステン層１１２を形成し、これらをフォトマスクにてパターニングする。これにより、最表面のモリブデンタングステン層１１２と、モリブデンタングステン層１１２の下に配置されたアルミニウム層１１１とを少なくとも含む積層体から構成されるソース電極１０９およびドレイン電極１１０がアモルファスシリコン層１０５上に形成される。このとき、アルミニウム層１１１およびモリブデンタングステン層１１２のパターニングにおいてアモルファスシリコン層１０５表面の一部が除去されてもよい。
【００３０】
最後に、図２（ｅ）に示されるように、ソース電極１０９およびドレイン電極１１０をマスクとして上方からアモルファスシリコン層１０５にレーザを照射することにより、アモルファスシリコン層１０５の一部（アモルファスシリコン層１０５の表面に露出する部分）を微結晶化させてチャネル領域（図２（ｅ）のＡ部）を形成する。このとき、レーザには例えば波長５３２ｎｍの固体レーザが用いられ、単位時間当たりの照射エネルギーは０．２６〜０．３６Ｊ／ｃｍ2とされる。
【００３１】
次に、本実施の形態に係る薄膜トランジスタの特性の評価結果について述べる。
【００３２】
まず、ソース電極１０９およびドレイン電極１１０のモリブデンタングステン層１１２の膜厚と、図２（ｅ）で示した工程で照射されるレーザの照射エネルギーとを変化させて、薄膜トランジスタのアルミニウム層１１１およびアモルファスシリコン層１０５に与える影響を調べた結果を表１に示す。表１において、「○」はアルミニウム層１１１の表面に凸凹形状がほとんど表れていないことを示し、「△」はアルミニウム層１１１の表面に凸凹形状が多少表れていることを示し、「×」はアルミニウム層１１１の表面に凸凹形状が明確に表れていることを示している。
【００３３】
なお、表１を導出する実験において、モリブデンタングステン層１１２の膜厚は７５ｎｍおよび１５０ｎｍの２段階に変化させ、レーザの照射パワーは０．２２〜０．７７Ｊ／ｃｍ2の間で変化させた。また、レーザの照射パワーの値は、パワーメータにより測定されている。
【００３４】
【表１】
2011109019.tif 000003
【００３５】
図３Ａは、表１の結果において、モリブデンタングステン層１１２の膜厚を７５ｎｍとし、レーザの照射エネルギーを１８０Ｗとしたとき（表１の「×」のとき）に得られた薄膜トランジスタの状態（アルミニウム層１１１の表面状態）を光学顕微鏡で観察した結果である。同様に、図３Ｂはモリブデンタングステン層１１２の膜厚を７５ｎｍ、レーザの照射エネルギーを１２３Ｗとしたとき（表１の「△」のとき）の観察結果であり、図３Ｃはモリブデンタングステン層１１２の膜厚を７５ｎｍ、レーザの照射エネルギーを８０Ｗとしたとき（表１の「○」のとき）の観察結果である。
【００３６】
表１から、モリブデンタングステン層１１２の膜厚が７５ｎｍの場合には、レーザの照射エネルギーが０．７７〜０．４８Ｊ／ｃｍ2の範囲において、ソース電極１０９およびドレイン電極１１０の下層のアルミニウム層１１１に形状変化つまり凸凹形状が観察されることがわかる。また、モリブデンタングステン層１１２の膜厚が１５０ｎｍの場合には、レーザの照射エネルギーが０．７７〜０．６Ｊ／ｃｍ2の範囲において、ソース電極１０９およびドレイン電極１１０の下層のアルミニウム層１１１に形状変化が観察されることがわかる。
【００３７】
また、表１から、０．４８Ｊ／ｃｍ2で比較すると特に顕著であるが、全体的に、モリブデンタングステン層１１２の膜厚が７５ｎｍの場合の方が、１５０ｎｍの場合よりも形状変化が起こり易い傾向があることもわかる。
【００３８】
このようなアルミニウム層１１１の形状変化は、モリブデンタングステン層１１２に照射されたレーザがモリブデンタングステン層１１２の温度を上昇させ、間接的にアルミニウム層１１１の温度を上昇させてアルミニウム層１１１を溶融したことによるものと考えられる。言い換えると、レーザ照射によりモリブデンタングステン層１１２に蓄積された熱がアルミニウム層１１１を溶融したことによるものと考えられる。従って、表１におけるモリブデンタングステン層１１２の膜厚が７５ｎｍの場合および１５０ｎｍの場合の両方でアルミニウム層１１１に形状変化がほとんど表れない条件（照射エネルギーが０．３６〜０．２２Ｊ／ｃｍ2の条件）がある事実より、モリブデンタングステン層１１２の膜厚が少なくとも７５ｎｍあれば、つまり７５ｎｍ以上であればモリブデンタングステン層１１２はレーザの照射によりアルミニウム層１１１の温度が融点に達しない熱容量を持つと考えられる。アルミニウム層１１１表面に表れる凸凹形状はトランジスタ特性、例えばオン電流の不安定性の原因となることから、凸凹形状がアルミニウム層１１１表面に形成されないようにモリブデンタングステン層１１２の膜厚は７５ｎｍ以上あることが好ましい。
【００３９】
表１から、レーザの照射エネルギーが０．２２Ｊ／ｃｍ2よりも小さい場合には、モリブデンタングステン層１１２の膜厚にかかわらずレーザ照射によるアモルファスシリコン層１０５の結晶化が行われないことがわかる。同様に、レーザの照射エネルギーが０．４８Ｊ／ｃｍ2よりも大きい場合には、モリブデンタングステン層１１２の膜厚にかかわらずレーザ照射によりアモルファスシリコン層１０５がポリシリコン化されることがわかる。すなわち、レーザの照射エネルギーが０．２６〜０．３６Ｊ／ｃｍ2の範囲内で微結晶化が行われることが分かる。
【００４０】
ここで、モリブデンタングステン層１１２が設けられず、ソース電極１０９およびドレイン電極１１０がアルミニウム層１１１のみで構成される場合には、レーザの照射エネルギーにかかわらずアルミニウム層１１１の形状変化は見られない。これは、アルミニウムの反射率が高いため、レーザがアルミニウム層１１１の表面で反射されて吸収されないためと推察される。しかしながら、ソース電極１０９およびドレイン電極１１０をアルミニウム層１１１の単層とした場合には、上部配線をＩＴＯなどで作成したときに上部配線とのコンタクト性が悪いという問題が発生する。よって、レーザ照射後にさらにモリブデン層などからなるキャップ層を形成する必要があり、逆に工程数が増えてしまう。従って、ソース電極１０９およびドレイン電極１１０をＩＴＯに対してコンタクト抵抗の低いモリブデンタングステン層１１２とアルミニウム層１１１の積層体により構成し、モリブデンタングステン層１１２の膜厚を７５ｎｍ以上とすることでアルミニウム層１１１の形状変化、コンタクト抵抗増加および工程数増加の問題を全て解決することができる。
【００４１】
次に、表面層としてのモリブデン層の厚みを変化させたときの表面層表面における反射率の変化のシミュレーション結果を図４Ａに示す。また、表面層としてのモリブデン層の厚みを変化させたときの表面層における吸収率の変化のシミュレーション結果を図４Ｂに示す。さらに、表面層としてのモリブデン層の厚みを変化させたときのモリブデン層下のアルミニウム層１１１における吸収率の変化のシミュレーション結果を図４Ｃに示す。なお、図４Ａ〜図４Ｃは、表面層の屈折率が３．７９、消衰係数が３．６１であり、かつアルミニウム層１１１の屈折率が０．８６７、消衰係数が６．４２であるとしたシミュレーションにより導出されたものである。
【００４２】
同様に、表面層としてのタングステン層の厚みを変化させたときの表面層表面における反射率の変化のシミュレーション結果を図５Ａに示す。また、表面層としてのタングステン層の厚みを変化させたときの表面層における吸収率の変化のシミュレーション結果を図５Ｂに示す。さらに、表面層としてのタングステン層の厚みを変化させたときのタングステン層下のアルミニウム層１１１における吸収率の変化のシミュレーション結果を図５Ｃに示す。なお、図５Ａ〜図５Ｃは、表面層の屈折率が３．４８、消衰係数が２．７２であり、かつアルミニウム層１１１の屈折率が０．８６７、消衰係数が６．４２であるとしたシミュレーションにより導出されたものである。
【００４３】
ここで、図６に示されるように、表面層表面における反射率とは入射する波長５３２ｎｍのレーザのうちの表面層で反射されるレーザ（図６におけるレーザＤ）の割合を示している。同様に、表面層における吸収率とは入射する波長５３２ｎｍのレーザのうちの表面層で吸収されるレーザ（図６におけるレーザＥ）の割合を示している。また同様に、アルミニウム層１１１における吸収率とは入射する波長５３２ｎｍのレーザのうちのアルミニウム層１１１で吸収されるレーザ（図６におけるレーザＦ）の割合を示している。
【００４４】
図４Ａ、図４Ｂ、図５Ａおよび図５Ｂより、表面層の膜厚が４０ｎｍ以上で表面層の反射率および吸収率はほぼ飽和しており、レーザ光の４６％程度が表面層に吸収されていることがわかる。一方、図４Ｃおよび図５Ｃより、アルミニウム層１１１の吸収率は、表面層の膜厚が４０ｎｍ以上の場合には、０．０１％以下となっており、ほとんど無視できる程度に小さく、７５ｎｍ以上の場合にはほぼ飽和していることがわかる。従って、アルミニウム層１１１へのレーザの入射を抑え、アルミニウム層１１１に直接入ったレーザによるアルミニウム層１１１の温度上昇つまり溶融を抑えるという意味では、表面層の膜厚は４０ｎｍ以上、特に７５ｎｍ以上であることが好ましい。
【００４５】
以上のように本実施の形態の薄膜トランジスタおよびその製造方法によれば、ソース電極１０９およびドレイン電極１１０をマスクとしたレーザ照射によりチャネル領域を形成できるので、マスク形成工程を削減して製造工程を簡略化できる。
【００４６】
また、本実施の形態の薄膜トランジスタおよびその製造方法によれば、ソース電極１０９およびドレイン電極１１０がアルミニウム層１１１を含むので、ソース電極１０９およびドレイン電極１１０の導電性を向上させることができる。このとき、アルミニウム層１１１をモリブデンタングステン層１１２よりも厚くすることで、ソース電極１０９およびドレイン電極１１０の導電性を大きく向上させることもできる。
【００４７】
また、本実施の形態の薄膜トランジスタによれば、アモルファスシリコン層１０５へのレーザの照射エネルギーが０．２６〜０．３６Ｊ／ｃｍ2とされる。従って、アモルファスシリコン層１０５の一部がレーザ照射によって結晶化されてチャネル領域が形成されるため、移動度の高い薄膜トランジスタを得ることができる。
【００４８】
また、本実施の形態の薄膜トランジスタによれば、モリブデンタングステン層１１２の膜厚は７５ｎｍ以上とされる。従って、レーザ照射によりアルミニウム層１１１が受けるダメージを抑制しつつ、アモルファスシリコン層１０５の一部の結晶化を行うことができる。
【００４９】
（第２の実施の形態）
図７は、本実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【００５０】
この薄膜トランジスタは、ソース電極およびドレイン電極とアモルファスシリコン層との間にコンタクト層が設けられ、また基板上に下地膜が設けられるという点で第１の実施の形態の薄膜トランジスタと異なる。
【００５１】
この薄膜トランジスタは、基板１０１と、下地膜１０２と、ゲート電極１０３と、ゲート絶縁層１０４と、ゲート絶縁層１０４上に形成されたアモルファスシリコン層１０７と、アモルファスシリコン層１０７の上に形成されたｎ+型アモルファスシリコン層１０８と、ｎ+型アモルファスシリコン層１０８の上に形成されたソース電極１０９およびドレイン電極１１０とを備える。
【００５２】
下地膜１０２は、基板１０１より上方の層及び電極への汚染を抑えるための絶縁層であり、例えば膜厚１４８ｎｍの窒化珪素膜から構成される。
【００５３】
アモルファスシリコン層１０７には、ソース電極１０９およびドレイン電極１１０をマスクとしたアモルファスシリコン層１０７へのレーザ照射により微結晶化されたチャネル領域が形成されている。アモルファスシリコン層１０７は、例えば膜厚２００ｎｍの真性アモルファスシリコン層から構成される。
【００５４】
ｎ+型アモルファスシリコン層１０８は、アモルファスシリコン層１０７とソース電極１０９およびドレイン電極１１０との間のコンタクト抵抗を低減するためのコンタクト層であり、例えば膜厚２５ｎｍの高不純物濃度のｎ型アモルファスシリコン層から構成される。ｎ+型アモルファスシリコン層１０８は、ゲート電極１０３上方で分離されており、ソース電極１０９とアモルファスシリコン層１０７との間のソース側部分と、ドレイン電極１１０とアモルファスシリコン層１０７との間のドレイン側部分の２つの部分から構成される。
【００５５】
図８は本実施の形態に係る薄膜トランジスタの製造方法を模式的に説明するための断面図である。
【００５６】
まず、図８（ａ）に示されるように、基板１０１上にスパッタ法により例えば膜厚１４８ｎｍの下地膜１０２および膜厚５０ｎｍのモリブデンタングステン層２０１を成膜する。
【００５７】
次に、図８（ｂ）に示されるように、モリブデンタングステン層２０１をフォトマスクにてパターニングしてゲート電極１０３を形成する。
【００５８】
次に、図８（ｃ）に示されるように、ゲート電極１０３上にＰＣＶＤ法により例えば膜厚１７０ｎｍの窒化珪素膜を形成し、ゲート絶縁層１０４を形成する。
【００５９】
次に、図８（ｄ）に示されるように、ゲート絶縁層１０４上にＰＣＶＤ法により例えば膜厚２００ｎｍの真性アモルファスシリコン層２０２を形成する。
【００６０】
このとき、図８（ｃ）および図８（ｄ）の工程において、ゲート絶縁層１０４および真性アモルファスシリコン層２０２はいずれもＰＣＶＤ法で成膜されるので、マルチチャンバ方式を用いて連続成膜されてもよい。
【００６１】
次に、図８（ｅ）に示されるように、真性アモルファスシリコン層２０２にフォトマスクを用いたドライエッチングを行い、アイランド状のアモルファスシリコン層１０７を形成する。
【００６２】
次に、図８（ｆ）に示されるように、アモルファスシリコン層１０７上にＰＣＶＤ法により例えば膜厚２５ｎｍのｎ+型アモルファスシリコン層２０３を形成する。膜厚は２５ｎｍとした。その後、ｎ+型アモルファスシリコン層２０３の上にスパッタ法により例えば膜厚５００ｎｍのアルミニウム層２０４、および例えば膜厚７５ｎｍのモリブデンタングステン層２０５を形成する。
【００６３】
次に、図８（ｇ）に示されるように、アルミニウム層２０４およびモリブデンタングステン層２０５をフォトマスクにてパターニングしてソース電極１０９およびドレイン電極１１０を形成する。続けて、フォトマスクを剥離せずに該フォトマスクを用いてｎ+型アモルファスシリコン層２０３をドライエッチングにてパターニングしてｎ+型アモルファスシリコン層１０８を形成する。
【００６４】
最後に、図８（ｈ）に示されるように、ソース電極１０９およびドレイン電極１１０をマスクとして上方からアモルファスシリコン層１０７にレーザを照射することにより、アモルファスシリコン層１０７の一部（アモルファスシリコン層１０７の表面に露出する部分）を微結晶化させてチャネル領域（図８（ｈ）のＢ部）を形成する。このとき、レーザには例えば波長５３２ｎｍの固体レーザが用いられ、照射エネルギーは０．２６〜０．３６Ｊ／ｃｍ2とされる。
【００６５】
以上のように本実施の形態の薄膜トランジスタおよびその製造方法によれば、第１の実施の形態と同様の理由により、マスク形成工程を削減して製造工程を簡略化できる。また、ソース電極１０９およびドレイン電極１１０の導電性を向上させることができる。また、移動度の高い薄膜トランジスタを得ることができる。レーザ照射によりアルミニウム層１１１が受けるダメージを抑制しつつ、アモルファスシリコン層１０７の一部の結晶化を行うことができる。
【００６６】
以上、本発明の薄膜トランジスタおよびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００６７】
例えば、上記実施の形態において、ソース電極およびドレイン電極を構成する表面層はモリブデンタングステン層から構成されるとした。しかし、表面層がモリブデンおよびタングステンの少なくとも一方を含む層から構成されればアルミニウム層とＩＴＯとのコンタクト抵抗を低減できるため、表面層を構成する層はモリブデンタングステン層に特に限定されず、例えばモリブデン層又はタングステン層であってもよい。
【００６８】
また、上記実施の形態において、ソース電極およびドレイン電極は、モリブデンタングステン層とアルミニウム層とを含む積層体からそれぞれ構成されるとした。しかし、ソース電極およびドレイン電極はモリブデンタングステン層およびアルミニウム層に加えてアルミニウム層下方のバリア層が設けられた積層体からそれぞれ構成されてもよい。バリア層はアルミニウム層からアモルファスシリコン層へのアルミニウムの拡散を抑える金属層であり、例えば膜厚が３８ｎｍのモリブデンタングステン層から構成される。
【００６９】
また、上記実施の形態において、ゲート絶縁層およびアモルファスシリコン層は、ＰＣＶＤ法により形成されるとしたが、他の成膜方法、例えば減圧気相法、スパッタ法および光ＣＶＤ法等により形成されてもよい。
【００７０】
また、上記実施の形態において、ソース電極およびドレイン電極は、アルミニウム層及びモリブデンタングステン層の積層体をパターニングすることにより形成されるとした。しかし、異なるパターンが形成された２つのフォトマスクを用いてアルミニウム層及びモリブデンタングステン層の積層体をアモルファスシリコン層上の異なる部分に別々に形成してもよい。
【００７１】
また、上記実施の形態において、表面層の膜厚は７５ｎｍ以上とされるとしたが、チャネル領域形成に際して行われるレーザ照射によりアルミニウム層の温度が融点に達しない熱容量を表面層が持てばこれに限られない。例えば、表面層に不純物が添加されることにより、表面層にこのような熱容量を持たせた場合には、表面層の膜厚は７５ｎｍ以上とされなくてもよい。
【産業上の利用可能性】
【００７２】
本発明は、薄膜トランジスタおよびその製造方法に有用であり、特に有機ＥＬディスプレイの駆動用素子としての薄膜トランジスタおよびその製造方法などに有用である。
【符号の説明】
【００７３】
１０１    基板
１０２    下地膜
１０３    ゲート電極
１０４    ゲート絶縁層
１０５、１０７    アモルファスシリコン層
１０８、２０３    ｎ+型アモルファスシリコン層
１０９    ソース電極
１１０    ドレイン電極
１１１、２０４    アルミニウム層
１１２、２０１、２０５    モリブデンタングステン層
２０２    真性アモルファスシリコン層
【図１】
2011109019.tif 000004
【図２】
2011109019.tif 000005
【図４Ａ】
2011109019.tif 000006
【図４Ｂ】
2011109019.tif 000007
【図４Ｃ】
2011109019.tif 000008
【図５Ａ】
2011109019.tif 000009
【図５Ｂ】
2011109019.tif 000010
【図５Ｃ】
2011109019.tif 000011
【図６】
2011109019.tif 000012
【図７】
2011109019.tif 000013
【図８】
2011109019.tif 000014
【図３Ａ】
2011109019.tif 000015
【図３Ｂ】
2011109019.tif 000016
【図３Ｃ】
2011109019.tif 000017