(57)【要約】【課題】電子部品と多層配線基板との接合強度を劣化させずに少ない配線層数で、信号配線、電源配線を引き出せる多層配線基板を有する電子機器を提供する。【解決手段】電子機器は、多層配線基板１１０と、多層配線基板１１０上に設けられた電子部品１００とを備えている。電子機器に面した多層配線基板１１０の１層目配線層には、信号端子に接続された第１の信号パッドと、電源端子に接続された第１の電源パッドとを含み、２次元状に配置された導電性パッドと、第１の信号配線と、第１の信号配線よりも太い第１の電源配線とが形成されている。２層目配線層には、第２の信号パッドと、第２の電源パッドと、第２の信号配線と、第２の信号配線よりも太い第２の電源配線とが形成されている【選択図】図１
2011228486.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層を有する多層配線基板と、
信号端子と電源端子を含み、２次元状に配置された複数の導電性端子を有し、前記多層配線基板の上面上に設けられた電子部品とを備えた電子機器であって、
前記多層配線基板の前記複数の配線層のうち、前記電子機器に面した１層目配線層には、前記信号端子に接続された第１の信号パッドと、前記電源端子に接続された第１の電源パッドとを含み、２次元状に配置された導電性パッドと、一部の前記第１の信号パッドから平面的に見て前記電子部品の外方へと延びる第１の信号配線と、一部の前記第１電源パッドから平面的に見て前記電子部品の外方へと延び、前記第１の信号配線よりも太い第１の電源配線とが形成されており、
前記複数の配線層のうち、２層目配線層には、他の一部の前記第１の信号パッドに接続された第２の信号パッドと、前記第１の電源パッドに接続された第２の電源パッドと、前記第２の信号パッドから平面的に見て前記電子部品の外方へと延びる第２の信号配線と、一部の前記第２の電源パッドから平面的に見て前記電子部品の外方へと延び、前記第２の信号配線よりも太い第２の電源配線とが形成されている電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記導電性端子及び前記導電性パッドは格子状に配置されており、
前記第１の電源パッド及び前記第１の信号パッドを含む列と、前記第１の信号パッドを含み、前記第１の電源パッドを含まない列とが交互に配置された電子機器。
【請求項３】
請求項１または２に記載の電子機器において、
前記第１の電源パッドには、前記第１の電源配線に接続された第１の１層目電源パッドと、前記第２の電源パッドに接続された第２の１層目電源パッドとが含まれており、
前記第１の電源配線と前記第２の電源配線とはＺ軸上で互いに重なっており、
前記第１の１層目電源パッド及び前記第１の電源配線と前記第２の電源パッド及び前記第２の電源配線とには、動作時に互いに異なる固定電圧が印加される電子機器。
【請求項４】
請求項３に記載の電子機器において、
前記第１の電源パッドには、第３の１層目電源パッドがさらに含まれており、
前記多層配線基板の前記複数の配線層のうち３層目の配線層には、前記第３の１層目電源パッドに接続された第３の電源パッドと、前記第３の電源パッドに接続され、前記第１の電源配線及び前記第２の電源配線とＺ軸上で互いに重なる第３の電源配線とが形成されており、
前記第２の電源パッド及び前記第２の電源配線と前記第３の電源パッド及び前記第３の電源配線とには、動作時に互いに異なる固定電圧が印加される電子機器。
【請求項５】
請求項２に記載の電子機器において、
前記第１の電源パッドには、前記第１の電源配線に接続された第１の１層目電源パッドと、前記第２の電源パッドに接続された複数の第２の１層目電源パッドとが含まれており、
少なくとも２つの前記第２の１層目電源パッド同士は前記第１の電源配線が延びる方向に隣接して配置され、且つ電気的に接続されている電子機器。
【請求項６】
請求項１〜５のうちいずれか１つに記載の電子機器において、
前記２層目配線層には、前記第２の電源パッドのうち、前記第２の電源配線が延びる方向と交差する方向に隣接する前記第２の電源パッド同士を接続する第４の電源配線が形成されており、
前記第２の電源配線及び前記第４の電源配線は、一部の前記第２の信号パッド及び一部の前記第２の信号配線を囲んでいる電子機器。
【請求項７】
請求項６に記載の電子機器において、
前記第２の電源パッドは、前記電子部品の中心から見て前記第２の信号パッドと同じ位置または前記第２の信号パッドよりも内周側に配置されている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は２次元状に配列された接続電極を有する半導体チップ等の電子部品が多層配線基板上に搭載されてなる電子機器に関するものである。
【背景技術】
【０００２】
携帯電話およびデジタルスチルカメラ等の各種電子機器の小型化および高機能化の要請に伴い、各電子部品の入出力端子における実装密度が年々高まってきている。それに伴い、半導体装置と電子機器内の多層配線基板とを接続する信号端子群の配置を格子状とし、また、半導体装置内の半導体チップと多層配線基板とを接続する信号端子群の配置も格子状とする例が増えてきている。
【０００３】
しかしながら、格子状に配置された端子から信号を引き出す場合、隣り合う端子間を通る基板配線本数は限られてくるため、単一の配線層から引き出せる信号数には限界がある。一般的にこの問題を解決するには、多層配線基板を用いて各層に分けて配線を引き出す方法が取られるが、多層配線基板の層数を増加させるとその分だけ、コストが増加する難点があった。この問題を解決する方法として、特許文献１、特許文献２、特許文献３に記載の技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１５０１５８号公報
【特許文献２】特開平１１−１８６３３２号公報
【特許文献３】特開２００３−００７７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、特許文献２に記載された構成は信号配線の引き出しに関するものであり、低いインピーダンスが要求される太い配線の電源には適用することは難しい。また、特許文献２の構成においては、電子部品の最外周に配置されるべき端子が削除されているので、電子部品と多層配線基板との接合強度が低下する恐れがある。
【０００６】
本発明は、このような課題を解決するためになされたものであり、電子部品と多層配線基板との接合強度を劣化させずに少ない配線層数で、信号配線、電源配線を引き出せる多層配線基板を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述したような目的を達成するために、本発明の実施形態の一例に係る電子機器は、複数の配線層を有する多層配線基板と、信号端子と電源端子を含み、２次元状に配置された複数の導電性端子を有し、前記多層配線基板の上面上に設けられた電子部品とを備えている。
【０００８】
さらに、前記多層配線基板の前記複数の配線層のうち、前記電子機器に面した１層目配線層には、前記信号端子に接続された第１の信号パッドと、前記電源端子に接続された第１の電源パッドとを含み、２次元状に配置された導電性パッドと、一部の前記第１の信号パッドから平面的に見て前記電子部品の外方へと延びる第１の信号配線と、一部の前記第１電源パッドから平面的に見て前記電子部品の外方へと延び、前記第１の信号配線よりも太い第１の電源配線とが形成されている。
【０００９】
また、前記複数の配線層のうち、２層目配線層には、他の一部の前記第１の信号パッドに接続された第２の信号パッドと、前記第１の電源パッドに接続された第２の電源パッドと、前記第２の信号パッドから平面的に見て前記電子部品の外方へと延びる第２の信号配線と、一部の前記第２の電源パッドから平面的に見て前記電子部品の外方へと延び、前記第２の信号配線よりも太い第２の電源配線とが形成されている。
【００１０】
この構成によれば、２次元状に配置された導電性端子とこれに対応する導電性パッドとを接合することができるので、電子部品と多層配線基板との接合強度の劣化を来さない。また、第１の電源配線を第１の信号配線よりも太くし、第２の電源配線を第２の信号配線より太くすることで、これら電源配線のインピーダンスを低減しつつ、少ない配線層数で信号配線及び電源配線を引き出すことが可能となっている。
【発明の効果】
【００１１】
本発明の実施形態の一例に係る電子機器によれば、電子部品と多層配線基板との接合強度の劣化を抑えつつ、少ない配線層数で、信号配線、電源配線を引き出すことが可能であり、基板層数増加による製造コストの上昇を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る電子機器に含まれる半導体装置の構成を横から見た断面図である。
【図２】図１に示す電子機器の領域Ａを拡大した断面図である。
【図３】図１に示す電子機器のうち、半導体チップ及び端子を示す平面図である。
【図４】図３に示す半導体チップの一例の領域Ｂを拡大した平面図である。
【図５】図３に示す半導体チップの一例の領域Ｂを拡大した平面図である。
【図６】多層配線基板の１層目（図１に示す最上層）に設けられた端子及び配線を示す図である。
【図７】多層配線基板の２層目に設けられた端子及び配線を示す図である。
【図８】多層配線基板の３層目に設けられた端子及び配線を示す図である。
【図９】本発明の実施形態の第１の変形例に係る電子機器において、多層配線基板の１層目配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。
【図１０】本発明の実施形態の第１の変形例に係る電子機器において、多層配線基板の２層目配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。
【図１１】本発明の実施形態の第２の変形例に係る電子機器において、多層配線基板の１層目配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。
【図１２】本発明の実施形態の第２の変形例に係る電子機器において、多層配線基板の２層目配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、各図面において同一の部材には同一符号を付している。また、各図面においては、それぞれの厚みおよび長さ等は図面の作成上、実際の形状とは異なる。さらに、半導体チップの接続用電極、基板の接続端子、配線パターンおよびビア等については省略または図示しやすい個数および形状としている。
【００１４】
（実施の形態）
本発明の実施形態に係る電子機器について図１〜図８を用いて説明する。
【００１５】
図１は、本発明の実施形態に係る電子機器に含まれる半導体装置の構成を横から見た断面図である。図２は、図１に示す電子機器の領域Ａを拡大した断面図である。図３は、図１に示す電子機器のうち、半導体チップ及び端子を示す平面図であり、半導体チップを透過して見た状態を示している。図４、図５はそれぞれ図３に示す半導体チップの領域Ｂを拡大した平面図である。図６、図７、図８は、図５に示す多層配線基板の各配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。図６は多層配線基板の１層目（図１に示す最上層）に設けられた端子及び配線を示し、図７は多層配線基板の２層目（図１に示す上から２番目の配線層）に設けられた端子及び配線を示し、図８は多層配線基板の３層目（図１に示す上から３番目の配線層）に設けられた端子及び配線を示す。図６、図７及び図８は多層配線基板のうち図３に示す領域Ｂのみを示している。なお、本明細書において「チップ外領域」とは、多層配線基板１１０の主面を上方から見た時に、多層配線基板１１０のうち半導体チップ１００の外側に位置する領域のことをいうものとし、「チップ内領域」とは、多層配線基板１１０のうち半導体チップ１００と重なる領域のことをいうものとする（図２参照）。
【００１６】
本実施形態の電子機器は、下面上に半田ボール１２０等の導電性端子が形成され、複数の配線層を有する多層配線基板１１０と、多層配線基板１１０の上面上に搭載され、半田バンプ１０１等の接続部材を介して多層配線基板１１０上の配線に接続された半導体チップ（電子機器）１００と、多層配線基板１１０上に半導体チップ１００を固定し、多層配線基板１１０と半導体チップ１００との接続部分を封止するアンダーフィル（封止部材）１０２とを備えている。
【００１７】
多層配線基板１１０の各配線層には銅などの金属からなる配線が設けられている。以下の説明では図１における最上層配線（多層配線基板１１０の上面上の配線）を「１層目の配線」と呼び、上層から下層に向かって順に２層目の配線、３層目の配線・・・と呼ぶものとする。最下層の配線は多層配線基板１１０の下面上に設けられている。図２に示すように、多層配線基板１１０には、１層目の配線２１１と２層目の配線２１２とを接続し、樹脂コア層１１８を貫通する層間ビア２１５、２層目の配線２１２と３層目の配線２１３とを接続し、樹脂コア層１１８を貫通する層間ビア２１６、３層目の配線２１３と４層目の配線２１４とを接続し、樹脂コア層１１８を貫通する層間ビア２１７とが設けられている。
【００１８】
半田ボール１２０は最下層の配線（図１の例では４層目の配線２１４）に接続されており、多層配線基板１１０の下面上に格子状などの２次元状に配置されている。
【００１９】
多層配線基板１１０の上面上には、格子状などの２次元状に導電性パッドが配置されている。この導電性パッドには、図６に示すように、電源電圧（電源電位）ＶＤＤ１、ＶＤＤ２または接地電圧（接地電位）ＶＳＳが供給される電源パッド６６２、６６４、６６５と、信号パッド６６１、６６３と、ＮＣパッド６６６とが含まれている。なお、ＶＤＤ１及びＶＤＤ２とＶＳＳとは異なる固定電圧であればよい。
【００２０】
図６に示すように、電源パッド６６２は１層目の配線２１１のうち電源配線６１１によって多層配線基板１１０のチップ外領域に引き出される（接続される）パッドである。図７に示すように、電源パッド６６４は２層目の配線２１２のうち電源配線７１２によって多層配線基板１１０のチップ外領域に引き出されるパッドである。図８に示すように、電源パッド６６５は３層目の配線２１３のうち電源配線８１３によって多層配線基板１１０のチップ外領域に引き出されるパッドである。
【００２１】
また、信号パッド６６１は多層配線基板１１０と半導体チップ１００上の回路との間でやりとりされる信号を伝達するためのパッドであり、１層目の配線２１１のうち信号配線６５１はこの信号パッド６６１から引き出され、多層配線基板１１０のチップ外領域内の貫通ビアに接続される。信号パッド６６３は多層配線基板１１０と半導体チップ１００上の回路との間でやりとりされる信号を伝達するためのパッドであり、２層目の配線２１２のうち信号配線７５２はこの信号パッド６６３から引き出され、多層配線基板１１０のチップ外領域に接続される。電源配線６１１、７１２、８１３の幅は、インピーダンスを下げるために、信号配線６５１、７５２の幅よりも広くなっている。また、ＮＣパッド６６６は電源電圧、接地電圧、信号のいずれもを伝達しないパッドである。
【００２２】
半導体チップ１００の上面には集積回路等が設けられ、下面上には多層配線基板１１０上のパッドに対応して格子状などの２次元状に端子３４０が設けられている（図３参照）。また、端子３４０を間に挟んで多層配線基板１１０の下面上には半田バンプ１０１が格子状などの２次元状に配置されている。半導体チップ１００の回路には、多層配線基板１１０のパッドに接続された半田バンプ１０１を介して電源電圧や接地電圧、及び必要な信号等が供給されるとともに、半導体チップ１００から出力された信号は半田バンプ１０１を介して信号パッド６６１へと伝達される。また、２層目の配線層に設けられた端子３４０には電源端子４４１と信号端子４４２とが含まれている。
【００２３】
本実施形態の電子機器についてさらに詳しく説明する。
【００２４】
図１に示すように、多層配線基板１１０は、一般的なビルドアップ基板であり、高さ方向の中央に位置する樹脂コア層１１８の厚さは、上下に隣接する樹脂コア層１１８に比べて厚くなっている。そのため、層間ビア２１６は、層間ビア２１５及び層間ビア２１７よりも厚く、平面サイズも大きくなっている。また、多層配線基板１１０上の半導体チップ１００は一般的なフリップチップ方式で実装されたものである。
【００２５】
また、図２、図３に示すように、半導体チップ１００の下面上に格子状に並ぶ端子３４０のうち、最外周（矩形辺１に最も近い行Ｙ１）に位置する電源用の端子は多層配線基板１１０の配線２１１に接続され、チップ外領域で層間ビア２１５を介して２層目の配線２１２に接続される。
【００２６】
同じく、端子３４０のうち、最外周から２番目（矩形辺１から数えて２番目の行Ｙ２）の電源端子は、多層配線基板１１０の層間ビア２１５を介して２層目の配線２１２に接続され、チップ外領域で層間ビア２１６、２１７を介して４層目の配線２１４に接続される。
【００２７】
半導体チップ１００上に回路を形成するプロセスは、多層配線基板１１０のプロセスと比べて微細化が著しく進んでおり、半導体チップ１００におけるデザインルールと多層配線基板１１０のデザインルールは大きくかけ離れている。この結果、半導体チップ１００の下面上に格子状に並ぶ端子３４０から、多層配線基板１１０内の配線に信号を引き出す場合、半導体チップ１００下面のチップ内領域では、基板の配線及び層間ビアが密集して、すべての配線を引き出すことが困難となる。
【００２８】
特に通常のビルトアップ基板では、基板の剛性を確保する理由で樹脂コア層１１８は厚くなっており、層間ビア２１６の平面サイズも非常に大きくなっている。そのため、層間ビア２１６は配線引き回しの邪魔になるため、できるだけチップ外領域に移動させることが好ましい。ただし、電源の電気特性を考慮した場合、細い配線でチップ外領域に引き出すと特性が劣化し、太い配線で引き出すと他の信号を引き出すスペースがなくなるという問題が発生するため、層間ビアをできるだけチップ内領域に設けたいといったトレードオフの関係が生じる。本実施形態の電子機器では、この問題を解決するために、より太い配線で電源を引き出し、電源の層間ビアをチップ外領域に移動させるための配線パターンを提案する。
【００２９】
図３は、半導体チップを上から透過して見た平面図であり、半導体チップ１００の外形の矩形辺に対して、平行な横方向を示している。各端子３４０は一番近い矩形辺を基準として横方向を定義している。ただし、端子３４０のうち、半導体チップ１００の下面の４隅（コーナー部）に位置する端子には一番近い矩形辺が２辺存在するため、横方向の定義も２方向分設定される。また、本実施形態の電子機器では、半導体チップ１００の下面上に格子状に配置された端子３４０は、すべて縦方向及び横方向に規則的に並んでいるが、ピッチが部分的に異なっていたり、一部の端子が抜けていても特に問題はない。
【００３０】
図４は、半導体チップの一例について、図３に示す領域Ｂの拡大図であり、電源端子と信号端子の配置を示したものである。図４に示す例では、矩形辺と平行な横方向に対して電源端子４４１の両隣に信号端子４４２が配置され、電源端子４４１同士が横に隣接しないように配置されている。
【００３１】
このように電源端子４４１同士が横方向に隣接しないことで、配線の引き回しを容易にすることができる。具体的には、電源端子４４１に接続される貫通ビアは大きすぎて横方向に隣接させることが困難であるため、貫通ビア同士は一度距離を空けて配置する必要がある。電源端子４４１が斜め方向に隣接して配置したり、信号端子４４２と交互に配置すると、電源端子４４１同士の距離が大きくなるので、貫通ビアをそのまま配置することができる。
【００３２】
本実施形態では、多層配線基板１１０の１層目で最外周（矩形辺１に最も近い行Ｙ１）の信号パッド６６１及び電源パッド６６２を信号配線６５１、電源配線６１１により当該パッドの行に最も近い（半導体チップ１００の）辺の方向（図６での下方）に向かって信号配線６５１、電源配線６１１を各々引き出している。また、最外周から２番目（矩形辺１から数えて２番目の行Ｙ２）の電源パッド６６４を層間ビア２１５、２層目の電源パッド及び電源配線７１２により、２層目の電源パッドとを接続する層間ビア２１５を設け、２層目の電源パッドから当該パッドの行（Ｙ２）に最も近い辺の方向（図７での下方）に向かって電源配線７１２を引き出している。多層配線基板１１０の２層目では電源配線７１２を引き出したあとの空きスペースを利用して内周側に配置される信号パッドから信号配線７５２を引き出している。その結果、２層目の電源パッド間の隙間に複数（図７の例では３本）の信号配線７５２が延びている。
【００３３】
この構成によれば、配線引き回しの妨げとなる電源端子の貫通ビアをチップ外側に引き出すことにより、空きスペースを作ることができ、また、電源用の配線幅を信号用の配線幅よりも太くしてインピーダンスを低減しつつ、多層配線基板１１０の配線層数を少なく抑えることができるので、製造コストの上昇を抑えることができる。また、従来のような配線引き出し本数を増加させるために、チップ外周部の端子を削除する必要がなく、半導体チップと多層配線基板との接合強度を維持することが可能である。
【００３４】
図５は、半導体チップの他の一例について、図３に示す領域Ｂの拡大図であり、電源端子と信号端子の配置を示したものである。同図に示す例では電源端子と信号端子の配置に一定の規則性を持たせている。すなわち、電源端子４４１は電源配置領域５４５の中にしか配置されず、且つ電源配置領域５４５は必ず１列おきに配置される。信号端子４４２は信号列と電源配置領域５４５内の電源／信号列とを構成する。
【００３５】
この結果、配線の引き回しパターンはある程度絞られることになり、すべての配線パターンを検証する必要がなく、設計品質の向上及び配線引き回しの自動化を容易にすることができる。
【００３６】
また、図４、図５のいずれの例においても、電源配線の幅は電極パッドの直径に近いのに対し、信号配線の幅は電源配線よりも狭いので、互いに隣接する電極端子間に複数の（縦方向に信号パッド３つ分の）信号配線を通すことが可能になっている。このため、信号端子に接続される層間ビアをチップ内領域にのみ設けて信号の劣化を抑えつつ、電源配線での抵抗も小さく抑えることが可能となる。
【００３７】
また、図６、図７に示すように、電源パッド６６４は例えば接地電位（ＶＳＳ）に設定され、電源パッド６６２の内側（半導体チップ１００の辺から遠い側）に隣接されて設けられており、電源パッド６６４から引き出されている電源配線７１２と電源パッド６６２から引き出されている電源配線６１１とをＺ軸上で重なり合わせることで、電源配線間の相互容量を増やし、電源のノイズを抑制させることができる。
【００３８】
なお、本実施形態では、電源パッド６６５は第２の電源電位ＶＤＤ２に設定され、他の電源パッド６６２、６６４と異なり、チップ内領域に設けられた層間ビアにより半田ボール１２０等（図１参照）に電気的に接続された従来通りの構造になっている。
【００３９】
図８では、電源配線８１３の幅は他の信号配線の幅よりも太くなっており、抵抗の低減が図られ、さらに、ＶＤＤ２が印加された電源配線８１３を電源配線６１１、７１２とＺ軸上で（平面的に）重ね合わせることで、電源配線間の相互容量がより大きくなっており、電源配線により供給されるＶＤＤ１、ＶＳＳ、ＶＤＤ２のノイズが抑制できるようにしている。
【００４０】
なお、図４〜図８では、図３に示す領域Ｂを例に挙げて説明したが、各端子及び電源パッド、信号パッドに接続される配線は、矩形辺２、３、４のうち当該端子が含まれる端子列または当該パッドが含まれるパッド列からの距離が最も近い辺に向かって同様のパターンで引き出される。
【００４１】
−第１の変形例に係る電子機器−
図９及び図１０は、本発明の実施形態の第１の変形例に係る電子機器において、多層配線基板の配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。図９は１層目の配線パターンを示し、図１０は２層目の配線パターンを示している。
【００４２】
なお、１層目の配線層において、複数の信号パッド９６６及び電源パッド９６７、９６８が格子状に配置されており、信号パッド９６６のみが配置されたパッドの列と信号パッド９６６、電源パッド９６７、９６８、９７０が配置されたパッドの列とが交互に存在するのは上述の実施形態に係る電子機器と同様である。
【００４３】
本変形例に係る電子機器では、図１〜図８を用いて説明した本実施形態に係る電子機器において、チップ外領域への配線引き出しパターンを変更したものである。
【００４４】
多層配線の１層目の配線層において、信号パッド９６６は１層目の信号配線９１０によってチップ外領域の層間ビアに接続され、電源パッド９３０は１層目の電源配線９２０によってチップ外領域の層間ビアに接続される。電子機器の動作時には、電源パッド９３０に電源電圧としてＶＤＤ１が印加される。
【００４５】
電源パッド９６７と列方向に隣接する電源パッド９６８とは１層目の電源配線９４０によって互いに接続され、層間ビアを介して２層目の電源パッド１０２０に接続される。電源パッド１０２０は２層目の電源配線１０１２によりチップ外領域に設けられた層間ビアに接続される。電子機器の動作時には、電源パッド９３０に電源電圧としてＶＳＳが印加される。このように、同一電位の電源パッド９６７、９６８を縦方向に隣接させることで、電源パッド９６７、９６８をまとめてチップ外領域の層間ビアに接続させることができる。これにより、電源パッドから引き出される配線の本数を減らすことができる。
【００４６】
ここで、信号パッド９６６は内周側に配置されているパッドであり、多層配線基板１１０の１層目の信号配線９１０を用いて引き出していることから、別の任意の場所に移動したとしても、配線引き出しが可能となっている。つまり、本変形例に係る電子機器によれば、動作時に同じ電位となる複数の電源パッドを縦方向（配線の引き出し方向；すなわち電源配線の延びる方向）に隣接して配置し、１本の電源配線にまとめて電源に接続させることで、図６〜図８に示す例に比べて信号パッドを追加する場合に、任意の場所に当該信号パッドを配置することが可能となっている。
【００４７】
なお、図９に示す例では、最外周から数えて２列目と３列目の位置に同電位の電源パッドを配置しているが、隣接する電源パッドをどの位置に設けてもよく、また、縦方向に３つ以上連続する同電位の電源パッドを１つの電源配線にまとめても問題はない。
【００４８】
−第２の変形例に係る電子機器−
図１１及び図１２は、本発明の実施形態の第２の変形例に係る電子機器において、多層配線基板の配線層内に設けられた電源端子、信号端子及び配線を示す平面図である。図１１は１層目の配線パターンを示し、図１２は２層目の配線パターンを示している。
【００４９】
本変形例に係る電子機器では、上述の実施形態に係る電子機器において、電源パッドからチップ外領域へと引き出された電源配線を、互いに隣接する配線間の干渉を抑えるためのシールドとして用いたものである。
【００５０】
多層配線の１層目配線層に設けられた電源パッド１１６７、１１６８はそれぞれの直下に位置する層間ビア、及び２層目の電源配線１２１２に接続されている。また、電源パッド１１６７と電源パッド１１６８とは、２層目の電源配線１２６９により互いに電気的に接続されている。すなわち、電源配線１２６９は、２層目配線層内において、横方向（電源配線が延びる方向と交差する方向）に隣接する電源パッド同士を接続している。電源配線１２１２はチップ外領域において層間ビア２１６（図２参照）に接続されている。
【００５１】
動作時の電源パッド１１６７、１１６８には電源配線１２１２を介してＶＳＳが印加されている。また、２層目配線層内の複数の信号パッド及び信号配線１２５２がＶＳＳに設定された電源配線１２１２と電源配線１２６９によって囲まれている。電源配線１２１２と信号配線１２５２とは、それぞれに対応した層間ビアに接続される位置まで隣接して配置されている。信号配線１２７０は電源配線１２６９及び電源配線１２１２により囲まれていない。電源パッド１１６７と電源パッド１１６８は２層目の信号配線１２５２をシールドしやすいように電子部品（半導体チップ）の中心から見て信号パッドと同じ位置または信号パッドよりも内周側に配置されている。電源配線１２１２の幅は信号配線１２５２の幅より大きくなっているが、電源配線１２６９の幅は必ずしも信号配線１２５２の幅より大きくなくてもよい。
【００５２】
以上の構成によれば、信号配線１２５２を電源配線１２６９及び電源配線１２１２により囲んでいるので、信号配線１２５２を介して伝達される信号と信号配線１２７０を介して伝達される信号との間の干渉を抑えることができる。また、電源配線１２１２同士が電源配線１２６９によって接続されることで、電源が強化され、電源電圧にノイズが入りにくくなっている。
【００５３】
このように、本変形例に係る電子機器では、電源用の層間ビアをチップ外領域を通って外部の電源に接続させるための配線を利用して各信号配線間の相互容量を抑えてノイズを低減させたり、各信号配線のリターンパス経路となってインダクタンスを下げたりすることが可能となっている。
【００５４】
なお、本実施形態及びその変形例に係る電子機器では、各部品の材質は特に限定しない。また、図６〜図８に示す電源配線に印加される電源電圧（電源電位）ＶＤＤ１とＶＤＤ２を入れ替えてもよい。電極パッド間の間隔や信号配線及び電源配線の幅等はそれぞれ本発明の趣旨を逸脱しない範囲において変更可能である。半導体チップ１００の端子及び多層配線基板１１０の１層目のパッドは共に格子状である例について説明したが、端子及びパッドは２次元状に配置されていれば必ずしも格子状に配置されていなくてもよい。
【００５５】
また、上述の実施形態及びその変形例同士の構成を実施可能な態様で適宜組み合わせてもよい。
【産業上の利用可能性】
【００５６】
以上説明したように、本発明の実施形態及びその変形例に係る電子機器は、電子部品と多層配線基板との接合強度の劣化を抑えつつ、少ない配線層数で信号配線、電源配線を引き出すことが可能であり、基板層数増加によるコスト上昇を抑制することができる。よって、当該電子機器は、電子部品の接続信頼性の向上、低コスト化を実現することにより、高機能化、高品質化、低コスト化が求められるテレビ、ビデオ、携帯電話またはデジタルスチルカメラ等の電子機器に有用である。
【符号の説明】
【００５７】
１００      半導体チップ
１０１      半田バンプ
１０２      アンダーフィル
１１０      多層配線基板
１１８      樹脂コア層
１２０      半田ボール
２１１、２１２、２１３、２１４      配線
２１５、２１６、２１７      層間ビア
３４０      端子
４４１      電源端子
４４２      信号端子
５４５      電源配置領域
６１１、７１２、８１３、９２０、９４０、１０１２  電源配線
６５１、７５２、９１０、１２５２、１２７０    信号配線
６６１、６６３、９６６    信号パッド
６６２、６６４、６６５、９３０、９６７、９６８、９７０、１０２０  電源パッド
６６６      ＮＣパッド
１１６７、１１６８  電源パッド
１２１２、１２６９      電源配線
【図１】
2011228486.tif 000003
【図２】
2011228486.tif 000004
【図３】
2011228486.tif 000005
【図４】
2011228486.tif 000006
【図５】
2011228486.tif 000007
【図６】
2011228486.tif 000008
【図７】
2011228486.tif 000009
【図８】
2011228486.tif 000010
【図９】
2011228486.tif 000011
【図１０】
2011228486.tif 000012
【図１１】
2011228486.tif 000013
【図１２】
2011228486.tif 000014