(57)【要約】【課題】位相余裕を向上することのできる差動ＡＢ級増幅回路、駆動回路および表示装置を提供する。【解決手段】差動ＡＢ級増幅回路は、第１差動増幅器（１１）と、第２差動増幅器（１２）と、ＡＢ級出力回路（８０）とを具備する。第１差動増幅器（１１）は、差動入力信号を増幅して第１の電圧範囲の第１信号を出力する。第２差動増幅器（１２）は、差動入力信号を増幅して第２の電圧範囲の第２信号を出力する。ＡＢ級出力回路（８０）は、第１信号および前記第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。【選択図】図５
2011019115.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号を増幅して第１の電圧範囲の第１信号を出力する第１差動増幅器と、
前記差動入力信号を増幅して第２の電圧範囲の第２信号を出力する第２差動増幅器と、
前記第１信号および前記第２信号を差動入力として増幅し、位相補償用容量と前記位相補償用容量に流れる電流を制御する電流バッファ回路とを備えるＡＢ級出力回路と
を具備する差動ＡＢ級増幅回路。
【請求項２】
前記ＡＢ級出力回路は、
第１電源電圧と第２電源電圧との間に直列に接続される第１出力トランジスタおよび第２出力トランジスタと、前記第１出力トランジスタと前記第２出力トランジスタとの接続ノードを出力ノードとし、
前記出力ノードと、前記第１信号が印加される前記第１出力トランジスタのゲートとの間に直列に接続される第１位相補償用容量および第１電流バッファトランジスタと、
前記第１電流バッファトランジスタのソースと前記第１電源電圧との間に接続される第１定電流源トランジスタと、
前記出力ノードと前記第２信号が印加される前記第２出力トランジスタのゲートとの間に直列に接続される第２の位相補償用容量および第２電流バッファトランジスタと、
前記第２電流バッファトランジスタのソースと前記第２電源電圧との間に接続される第２定電流源トランジスタと
を備える請求項１に記載の差動ＡＢ級増幅回路。
【請求項３】
定電流源と、
前記定電流源に基づいて、複数の回路に定電流を供給するカレントミラー回路と、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第１電流バッファトランジスタに第１バイアス電圧を供給する第１バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第２電流バッファトランジスタに第２バイアス電圧を供給する第２バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第１定電流源トランジスタに第３バイアス電圧を供給する第３バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第２定電流源トランジスタに第４バイアス電圧を供給する第４バイアストランジスタと
を備えるバイアス回路をさらに具備する
請求項２に記載の差動ＡＢ級増幅回路。
【請求項４】
前記バイアス回路は、
前記第１バイアストランジスタのゲート電圧によって制御され、前記第３バイアストランジスタのゲート・ドレイン間に接続されてカスコードカレントミラー回路を形成する第１カスコードトランジスタと、
前記第２バイアストランジスタのゲート電圧によって制御され、前記第４バイアストランジスタのゲート・ドレイン間に接続されてカスコードカレントミラー回路を形成する第２カスコードトランジスタと
をさらに備える
請求項３に記載の差動ＡＢ級増幅回路。
【請求項５】
前記バイアス回路は、テスト動作時に、
前記定電流源の動作を停止させるスイッチと、
前記カレントミラー回路に供給する定電流を停止するスイッチと、
前記第１電流バッファトランジスタに供給する前記第１バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと、
前記第２電流バッファトランジスタに供給する前記第２バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと、
前記第１定電流源トランジスタに供給する前記第３バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと、
前記第２定電流源トランジスタに供給する前記第４バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと
を備える
請求項３または請求項４に記載の差動ＡＢ級増幅回路。
【請求項６】
前記ＡＢ級出力回路は、さらに、
前記第１電流バッファトランジスタのドレインと、前記第２電流バッファトランジスタのドレインとの間に並列に接続される第３および第４定電流源トランジスタを備える
請求項２から請求項５のいずれかに記載の差動ＡＢ級増幅回路。
【請求項７】
前記バイアス回路は、
前記カレントミラー回路により供給される定電流に基づいて前記第３定電流源トランジスタに第５バイアス電圧を供給する第５バイアストランジスタと、
前記カレントミラー回路から入出力される電流に基づいて前記第４定電流源トランジスタに第６バイアス電圧を供給する第６バイアストランジスタと
をさらに備える
請求項５に記載の差動ＡＢ級増幅回路。
【請求項８】
前記バイアス回路は、テスト動作時に、
前記第３定電流源トランジスタに供給する前記第５バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと、
前記第４定電流源トランジスタに供給する前記第６バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと
をさらに備える
請求項７に記載の差動ＡＢ級増幅回路。
【請求項９】
差動入力信号を増幅して第１の電圧範囲の第１信号を出力する第１差動増幅器と、
前記差動入力信号を増幅して第２の電圧範囲の第２信号を出力する第２差動増幅器と、
前記第１信号および前記第２信号を差動入力として増幅し、位相補償用容量と前記位相補償用容量に流れる電流を制御する電流バッファ回路を備えるＡＢ級出力回路と
をそれぞれ備える複数の差動ＡＢ級増幅器と、
前記複数の差動ＡＢ級増幅器の各々にバイアス電圧を共通して供給する共通バイアス回路と
を具備する
駆動回路。
【請求項１０】
前記ＡＢ級出力回路は、
第１電源電圧と第２電源電圧との間に直列に接続される第１出力トランジスタおよび第２出力トランジスタと、前記第１出力トランジスタと前記第２出力トランジスタとの接続ノードを出力ノードとし、
前記出力ノードと、前記第１信号が印加される前記第１出力トランジスタのゲートとの間に直列に接続される第１位相補償用容量および第１電流バッファトランジスタと、
前記第１電流バッファトランジスタのソースと前記第１電源電圧との間に接続される第１定電流源トランジスタと、
前記出力ノードと前記第２信号が印加される前記第２出力トランジスタのゲートとの間に直列に接続される第２の位相補償用容量および第２電流バッファトランジスタと、
前記第２電流バッファトランジスタのソースと前記第２電源電圧との間に接続される第２定電流源トランジスタと
を備え、
前記共通バイアス回路は、
定電流源と、
前記定電流源に基づいて、複数の回路に定電流を供給するカレントミラー回路と、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第１電流バッファトランジスタに第１バイアス電圧を供給する第１バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第２電流バッファトランジスタに第２バイアス電圧を供給する第２バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第１定電流源トランジスタに第３バイアス電圧を供給する第３バイアストランジスタと、
ダイオード接続され、前記カレントミラー回路により供給される定電流に基づいて、前記第２定電流源トランジスタに第４バイアス電圧を供給する第４バイアストランジスタと
を備える
請求項９に記載の駆動回路。
【請求項１１】
前記共通バイアス回路は、
前記第１バイアストランジスタのゲート電圧によって制御され、前記第３バイアストランジスタのゲート・ドレイン間に接続されてカスコードカレントミラー回路を形成する第１カスコードトランジスタと、
前記第２バイアストランジスタのゲート電圧によって制御され、前記第４バイアストランジスタのゲート・ドレイン間に接続されてカスコードカレントミラー回路を形成する第２カスコードトランジスタと
をさらに備える
請求項１０に記載の駆動回路。
【請求項１２】
前記共通バイアス回路は、テスト動作時に、
前記定電流源の動作を停止させるスイッチと、
前記カレントミラー回路に供給する定電流を停止するスイッチと、
前記第１電流バッファトランジスタに供給する前記第１バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと、
前記第２電流バッファトランジスタに供給する前記第２バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと、
前記第１定電流源トランジスタに供給する前記第３バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと、
前記第２定電流源トランジスタに供給する前記第４バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと
を備える
請求項１０または請求項１１に記載の駆動回路。
【請求項１３】
前記ＡＢ級出力回路は、さらに、
前記第１電流バッファトランジスタのドレインと、前記第２電流バッファトランジスタのドレインとの間に並列に接続される第３および第４定電流源トランジスタを備え、
前記共通バイアス回路は、
前記カレントミラー回路により供給される定電流に基づいて前記第３定電流源トランジスタに第５バイアス電圧を供給する第５バイアストランジスタと、
前記カレントミラー回路により供給される定電流に基づいて前記第４定電流源トランジスタに第６バイアス電圧を供給する第６バイアストランジスタと
をさらに備える
請求項１０から請求項１２のいずれかに記載の駆動回路。
【請求項１４】
前記共通バイアス回路は、テスト動作時に、
前記第３定電流源トランジスタに供給する前記第５バイアス電圧を前記第１電源電圧に切り替えて供給するスイッチと、
前記第４定電流源トランジスタに供給する前記第６バイアス電圧を前記第２電源電圧に切り替えて供給するスイッチと
をさらに備える
請求項１３に記載の駆動回路。
【請求項１５】
請求項９から請求項１４のいずれかに記載の駆動回路と、
前記駆動回路によって駆動され、画像を表示する表示パネルと
を具備する
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動ＡＢ級増幅回路、差動ＡＢ級増幅回路を備える駆動回路および表示装置に関する。
【背景技術】
【０００２】
表示装置は、多数の容量性負荷を同時に駆動するために、駆動回路として複数の差動ＡＢ級増幅回路を備える。この駆動回路は、例えば、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）パネルの各列のデータ線などを電圧駆動し、表示データに応じたアナログ信号を出力する。そのため、電源電圧の全範囲、所謂Ｒａｉｌ−Ｔｏ−Ｒａｉｌの入出力が可能であることが求められ、ボルテージフォロア接続した差動ＡＢ級増幅器が用いられてきた。さらに、この駆動回路は、低消費電力であることが要求されている。
【０００３】
一方、液晶パネルは、益々大型化し、それに伴いデータ線の寄生容量が増大している。一般に、入力回路に差動増幅器を有し、その信号を増幅するための出力回路を備えるような２段差動増幅回路をボルテージフォロワ接続して用いる場合、その出力にかかる負荷容量が大きくなると動作が不安定になりやすい。場合によっては回路が発振することもある。そのため、ボルテージフォロワ接続して用いる２段差動増幅回路には、動作を安定化させるための位相補償回路が必ず付加される。しかし、位相補償回路は通常面積が大きく、多数の差動ＡＢ級増幅回路を有する表示装置駆動回路全体では、チップ面積増加に大きな影響を与え、結果として製造コスト高に繋がる。したがって、使用される差動ＡＢ級増幅回路においては、特に、省面積でより効率的な位相補償回路が要求される。
【０００４】
位相補償を有する駆動回路として、例えば、特開２００５−１２４１２０号公報にＡＢ級増幅回路が開示されている。図１に、その増幅回路の回路図が示される。増幅回路は、Ｎ受け差動増幅器１１、Ｐ受け差動増幅器１２、ＡＢ級出力回路１３を備える。
【０００５】
Ｎ受け差動増幅器１１は、ＮチャネルＭＯＳトランジスタ１１２、１１３と、ＮチャネルＭＯＳトランジスタ１１１と、ＰチャネルＭＯＳトランジスタ１１４、１１５とを備える。ＮチャネルＭＯＳトランジスタ１１２、１１３は、差動入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）が入力されるＮ受け差動対である。ＮチャネルＭＯＳトランジスタ１１１は、バイアス電圧ＢＮ１により制御される定電流をＮ受け差動対に供給する。ＰチャネルＭＯＳトランジスタ１１４、１１５は、カレントミラー回路を形成してＮ受け差動対の能動負荷となる。
【０００６】
Ｐ受け差動増幅器１２は、ＰチャネルＭＯＳトランジスタ１２２、１２３と、ＰチャネルＭＯＳトランジスタ１２１と、ＮチャネルＭＯＳトランジスタ１２４、１２５とを備える。ＰチャネルＭＯＳトランジスタ１２２、１２３は、差動入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）が入力されるＰ受け差動対である。ＰチャネルＭＯＳトランジスタ１２１は、バイアス電圧ＢＰ１により制御される定電流をＰ受け差動対に供給する。ＮチャネルＭＯＳトランジスタ１２４、１２５は、カレントミラー回路を形成してＰ受け差動対の能動負荷となる。
【０００７】
ＡＢ級出力回路１３は、ＰチャネルＭＯＳトランジスタ１３１と、ＮチャネルＭＯＳトランジスタ１３２と、ＰチャネルＭＯＳトランジスタ１３３と、ＮチャネルＭＯＳトランジスタ１３４と、ＰチャネルＭＯＳトランジスタ１３５と、ＮチャネルＭＯＳトランジスタ１３６と、位相補償用容量１４５、１４６とを備える。ＰチャネルＭＯＳトランジスタ１３１は、Ｎ受け差動増幅器１１の出力をゲートに受けて電源電圧ＶＤＤと出力ノードＶｏｕｔとの間に接続される。ＮチャネルＭＯＳトランジスタ１３２は、Ｐ受け差動増幅器１２の出力をゲートに受けて電源電圧ＶＳＳと出力ノードとの間に接続される。ＰチャネルＭＯＳトランジスタ１３３は、バイアス電圧ＢＰ２により制御されてＰチャネルＭＯＳトランジスタ１３１にバイアスを与える。ＮチャネルＭＯＳトランジスタ１３４は、バイアス電圧ＢＮ２により制御されてＮチャネルＭＯＳトランジスタ１３２にバイアスを与える。ＰチャネルＭＯＳトランジスタ１３５、ＮチャネルＭＯＳトランジスタ１３６は、トランジスタ１３１および１３２のゲート間に接続され、バイアス電圧ＢＰ３、ＢＮ３をそれぞれゲートに供給されてレベルシフタとして機能する。位相補償用容量１４５は、Ｎ受け差動増幅器１１から出力される信号が印加される入力ノード（トランジスタ１３１のゲート）と出力ノードＶｏｕｔとの間に接続される。位相補償用容量１４６は、Ｐ受け差動増幅器１２から出力される信号が印加される入力ノード（トランジスタ１３２のゲート）と出力ノードＶｏｕｔとの間に接続される。
【０００８】
この差動ＡＢ級増幅回路は、Ｎ受け差動増幅器１１およびＰ受け差動増幅器１２のうちのどちらか一方が動作しない入力電圧範囲でも、他方の差動増幅器が動作し、電源電圧ＶＤＤから電源電圧ＶＳＳまでの入力電圧範囲でＡＢ級出力回路１３へ信号を伝達可能、つまり、Ｒａｉｌ−ｔｏ−ｒａｉｌ入力可能となる。
【０００９】
図１に示されるように、この差動ＡＢ級差動増幅回路は、出力段のＰチャネルＭＯＳトランジスタ１３１およびＮチャネルＭＯＳトランジスタ１３２のゲートと出力ノードＶｏｕｔとの間に位相補償用のミラー容量１４５、１４６を備える。このような構成の場合、高周波動作時にミラー容量１４５、１４６を通して流れる電流経路と、出力段トランジスタ１３１、１３２による駆動電流経路とがあり、必ず位相遅れの零点が発生する。この位相遅れの零点によって位相余裕が劣化する。
【００１０】
零点補償効果を有する位相補償回路として、一般的に知られる複数の回路が提案されている。例えば、一般的な単純２段差動増幅器において、零点補償抵抗を用いる方法、位相遅れの零点の発生原因である周波数依存性のある電流フィードフォワード経路を電流バッファトランジスタにより切断する方法等が知られている。
【００１１】
例えば、零点補償抵抗を用いる方法について、図２に示されるように、定電流源２０４およびトランジスタ２０２を備える増幅回路によって差動増幅器２００の出力を増幅する２段増幅回路において説明する。差動増幅器２００の出力は、トランジスタ２０２のゲートに印加される。電源電圧ＶＤＤに接続される定電流源２０４とトランジスタ２０２のドレインとの接続ノードＶｏｕｔから増幅された信号が出力される。トランジスタ２０２のゲート・ドレイン間に位相補償用容量２０６が接続される。この場合、零点補償用抵抗２０１は、位相補償用容量２０６と直列に、出力ノードＶｏｕｔとトランジスタ２０２のゲートとの間に接続される。この零点補償用抵抗２０１は、通常数百ｋΩの抵抗となるため大きな面積を占有する。
【００１２】
また、電流フィードフォワード経路遮断について、図３に示されるように、定電流源３０４およびトランジスタ３０２を備える増幅回路によって差動増幅器２００の出力を増幅する２段増幅回路において説明する。差動増幅器２００の出力は、トランジスタ３０２のゲートに印加ざれる。電源電圧ＶＤＤに接続される定電流源３０４とトランジスタ３０２のドレインとの接続ノードＶｏｕｔから増幅された信号が出力される。トランジスタ２０２のゲート・ドレイン間に位相補償用容量３０６が、電流バッファトランジスタ３０１を介して接続される。電源電圧ＶＤＤ・ＶＳＳ間に、定電流源３０３、電流バッファトランジスタ３０１、定電流源３０５がこの順に直列に接続される。したがって、定電流源３０３とトランジスタ３０１との接続ノードと、出力ノードＶｏｕｔとの間に位相補償用容量３０６が接続され、トランジスタ３０１と定電流源３０５との接続ノードは、トランジスタ３０２のゲートに接続される。
【００１３】
図３に示されるように、電流バッファトランジスタ３０１によって周波数依存性のある電流のフィードフォワード経路をカットする位相補償回路では、電流バッファトランジスタ３０１の他に定電流源３０３、３０５が追加されるため、面積が大きくなる。さらに、電源電圧ＶＤＤ・ＶＳＳ間の電流パスが増え、消費電力も増加する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−１２４１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、位相余裕を向上することのできる差動ＡＢ級増幅回路、駆動回路および表示装置を提供する。
【課題を解決するための手段】
【００１６】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
本発明の観点では、差動ＡＢ級増幅回路は、第１差動増幅器（１１）と、第２差動増幅器（１２）と、ＡＢ級出力回路（８０）とを具備する。第１差動増幅器（１１）は、差動入力信号を増幅して第１の電圧範囲の第１信号を出力する。第２差動増幅器（１２）は、差動入力信号を増幅して第２の電圧範囲の第２信号を出力する。ＡＢ級出力回路（８０）は、第１信号および前記第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。
【００１８】
本発明の他の観点では、駆動回路は、複数の差動ＡＢ級増幅器（１）と、共通バイアス回路（２）とを具備する。複数の差動ＡＢ級増幅器（１）の各々は、第１差動増幅器（１１）と、第２差動増幅器（１２）と、ＡＢ級出力回路（８０）とを備える。第１差動増幅器（１１）は、差動入力信号を増幅して第１の電圧範囲の第１信号を出力する。第２差動増幅器（１２）は、差動入力信号を増幅して第２の電圧範囲の第２信号を出力する。ＡＢ級出力回路（８０）は、第１信号および第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。共通バイアス回路（２）は、複数の差動ＡＢ級増幅器（１）の各々にバイアス電圧を共通して供給する。
【００１９】
また、本発明の他の観点では、表示装置は、上記の駆動回路と、駆動回路によって駆動され、画像を表示する表示パネルとを具備する。
【発明の効果】
【００２０】
本発明によれば、位相余裕を向上することのできる差動ＡＢ級増幅回路、駆動回路および表示装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】関連するＡＢ級増幅回路の構成を示す図である。
【図２】零点補償抵抗を有する増幅回路を説明するための図である。
【図３】電流フィードフォワード経路遮断回路を有する増幅回路を説明するための図である。
【図４】本発明の実施の形態に係る表示装置の構成を示すブロック図である。
【図５】本発明の実施の形態に係る差動ＡＢ級増幅回路の構成を示す図である。
【図６】本発明の実施の形態に係る共通バイアス回路の構成を示す図である。
【図７】本発明の実施の形態に係るテストモード動作に対応するスイッチを付加した共通バイアス回路の構成を示す図である。
【図８】本発明の実施の形態に係るスイッチの設定を説明する図である。
【図９】本発明の実施の形態に係る共通バイアス回路の他の構成を示す図である。
【発明を実施するための形態】
【００２２】
図面を参照して、本発明を実施するための形態を説明する。
【００２３】
図４は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。表示装置は、制御回路４、階調電源５、走査線駆動回路６およびデータ線駆動回路７を備える駆動回路と、表示パネル８とを具備する。表示装置の駆動回路は、表示パネル８を駆動する。
【００２４】
表示パネル８は、例えば、薄膜ＭＯＳトランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブマトリクス駆動方式のカラー液晶パネルである。行方向および列方向にそれぞれ所定間隔で設けられた走査線およびデータ線の交点に画素が行列配置される。各画素は、等価的に容量性負荷である液晶容量と、走査線にゲートが接続されるＴＦＴとをデータ線および共通電極線の間に直列接続して備える。
【００２５】
この表示パネル８の各行の走査線には、水平同期信号および垂直同期信号などに基づいて走査線駆動回路７により生成された走査パルスが印加される。表示パネル８の各列のデータ線には、共通電極線に共通電圧Ｖｃｏｍが印加されている状態において、デジタル表示データに基づいてデータ線駆動回路７によって生成されるアナログデータ信号が印加される。これにより、表示パネル８には、文字や画像などが表示される。
【００２６】
表示装置の駆動回路は、表示パネル８の各列のデータ線などの容量性負荷を並列に電圧駆動し、表示データに応じた各列のアナログ信号を並列出力する。そのため、電源ライン間の全電源電圧範囲で入出力可能な、いわゆるＲａｉｌ−Ｔｏ−Ｒａｉｌ入出力可能な複数の差動ＡＢ級増幅器がそれぞれボルテージフォロア接続されて用いられる。
【００２７】
データ線駆動回路７は、Ｄ／Ａ変換回路７１と、出力回路７２とを備える。Ｄ／Ａ変換回路７１は、各列の表示データを階調電圧の択一によりそれぞれＤ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換し、アナログ信号として出力する。出力回路７２は、インピーダンス変換したアナログ表示データ信号を出力し、各列のデータ線を駆動する。
【００２８】
出力回路７２は、それぞれボルテージフォロア接続されてＲａｉｌ−Ｔｏ−Ｒａｉｌ入出力可能な複数の差動ＡＢ級増幅回路１と、複数の差動ＡＢ級増幅回路１に共通にバイアス電圧を供給する共通バイアス回路２とを備える。このような差動ＡＢ級増幅回路１の複数配列によって回路規模増大が抑制されて複数のデータ線を並列に駆動することができる。さらに、回路面積が節減され、低消費電力化される。
【００２９】
差動ＡＢ級増幅回路１は、図５に示されるように、Ｎ受け差動増幅器１１と、Ｐ受け差動増幅器１２と、ＡＢ級出力回路８０とを備える。Ｎ受け差動増幅器１１は、ＮチャネルＭＯＳトランジスタ１１１〜１１３とＰチャネルＭＯＳトランジスタ１１４〜１１５とを備える。Ｐ受け差動増幅器１２は、ＰチャネルＭＯＳトランジスタ１２１〜１２３とＮチャネルＭＯＳトランジスタ１２４〜１２５とを備える。ＡＢ級出力回路８０は、ＮチャネルＭＯＳトランジスタ１３２、１３４、１３６、１３８と、ＰチャネルＭＯＳトランジスタ１３１、１３３、１３５、１３７と、位相補償用容量１４５、１４６とを備える。
【００３０】
Ｎ受け差動増幅器１１では、Ｎチャネル差動対をなすＮチャネルＭＯＳトランジスタ１１２、１１３は、ゲートに差動入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）を印加される。ＰチャネルＭＯＳトランジスタ１１４、１１５は、カレントミラー回路を形成し、ソースは電源電圧ＶＤＤに接続され、ドレインはＮチャネルＭＯＳトランジスタ１１２、１１３のドレインに接続され、ゲートは共通にトランジスタ１１２、１１４の接続ノード（トランジスタ１１４のドレイン）に接続される。ＰチャネルＭＯＳトランジスタ１１４、１１５は、トランジスタ１１２、１１３の能動負荷となる。ＮチャネルＭＯＳトランジスタ１１１は、バイアス電圧ＢＮ１がゲートに印加されて定電流源として機能する。Ｎ受け差動増幅器１１の出力は、ＮチャネルＭＯＳトランジスタ１１３のドレインとＰチャネルＭＯＳトランジスタ１１５のドレインとの接続ノードから出力される。
【００３１】
Ｐ受け差動増幅器１２では、Ｐチャネル差動対をなすＰチャネルＭＯＳトランジスタ１２２、１２３は、ゲートに差動入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）を印加される。ＮチャネルＭＯＳトランジスタ１２４、１２５は、カレントミラー回路を形成し、ソースは電源電圧ＶＳＳに接続され、ドレインはＰチャネルＭＯＳトランジスタ１２２、１２３のドレインに接続され、ゲートは共通にトランジスタ１２２、１２４の接続ノード（トランジスタ１２４のドレイン）に接続される。このＮチャネルＭＯＳトランジスタ１２４、１２５は、トランジスタ１２２、１２３の能動負荷となる。ＰチャネルＭＯＳトランジスタ１２１は、バイアス電圧ＢＰ１がゲートに印加されて定電流源として機能する。Ｐ受け差動増幅器１２の出力は、ＰチャネルＭＯＳトランジスタ１２３のドレインとＮチャネルＭＯＳトランジスタ１２５のドレインとの接続ノードから出力される。
【００３２】
ＡＢ級出力回路８０では、ＰチャネルＭＯＳトランジスタ１３１とＮチャネルＭＯＳトランジスタ１３２とが直列に電源電圧ＶＤＤ・ＶＳＳ間に接続され、その接続ノードＶｏｕｔから差動ＡＢ級増幅器１の出力信号が出力される。バイアス電圧ＢＰ３がゲートに印加されるＰチャネルＭＯＳトランジスタ１３５と、バイアス電圧ＢＮ３がゲートに印加されるＮチャネルＭＯＳトランジスタ１３６とは、並列接続される。その一方の接続ノードは、Ｎ受け差動増幅回路１１の出力が接続される出力段のＰチャネルＭＯＳトランジスタ１３１のゲートに接続される。さらに、その一方の接続ノードと電源電圧ＶＤＤとの間に、バイアス電圧ＢＰ４がゲートに印加されるＰチャネルＭＯＳトランジスタ１３７と、バイアス電圧ＮＰ２がゲートに印加されるＰチャネルＭＯＳトランジスタ１３３とが直列に接続される。他方の接続ノードは、Ｐ受け差動増幅回路１２の出力が接続される出力段のＮチャネルＭＯＳトランジスタ１３２のゲートに接続される。さらに、他方の接続ノードと電源電圧ＶＳＳとの間に、バイアス電圧ＢＮ４がゲートに印加されるＮチャネルＭＯＳトランジスタ１３８と、バイアス電圧ＢＮ２がゲートに印加されるＮチャネルＭＯＳトランジスタ１３４とが直列に接続される。
【００３３】
ＰチャネルＭＯＳトランジスタ１３３、１３７の接続ノードと出力ノードＶｏｕｔとの間に位相補償用容量１４５が接続される。ＮチャネルＭＯＳトランジスタ１３８、１３４の接続ノードと、出力ノードＶｏｕｔとの間に位相補償用容量１４６が接続される。
【００３４】
この図５に示される差動ＡＢ級増幅器は、図１に示される差動ＡＢ級増幅器と比較すると、ＰチャネルＭＯＳトランジスタ１３７、ＮチャネルＭＯＳトランジスタ１３８が追加されている。図１においてＰチャネルＭＯＳトランジスタ１３１のゲートに接続されていた位相補償用容量１４５のノードは、図５に示される差動ＡＢ級増幅器では、ＰチャネルＭＯＳトランジスタ１３７を介してＰチャネルＭＯＳトランジスタ１３１のゲートに接続される。同じように、ＮチャネルＭＯＳトランジスタ１３２のゲートに接続されていた位相補償用容量１４６のノードは、ＮチャネルＭＯＳトランジスタ１３８を介してＮチャネルＭＯＳトランジスタ１３２のゲートに接続される。
【００３５】
図５に示されるように接続することによって、ＰチャネルＭＯＳトランジスタ１３７は、位相補償用容量１４５に対する電流フィードフォワード経路を切断する電流バッファトランジスタとして機能する。また、ＮチャネルＭＯＳトランジスタ１３８は、位相補償用容量１４６に対する電流フィードフォワード経路を切断する電流バッファトランジスタとして機能する。したがって、電流バッファトランジスタとして機能するＰチャネルＭＯＳトランジスタ１３７、ＮチャネルＭＯＳトランジスタ１３８によって、周波数依存性のある電流のフィードフォワード経路が遮断され、位相余裕の劣化を防止することができる。
【００３６】
図５に示されるような複数の出力回路１に対してバイアス電圧を供給する共通バイアス回路２は、図６に示されるように、定電流源２１と、Ｐチャネルカレントミラー回路５１と、Ｎチャネルカレントミラー回路５２と、ＰチャネルＭＯＳトランジスタ２７、３１、３７、３８、４４と、ＮチャネルＭＯＳトランジスタ２８、３２、３９、４０、４８とを備える。定電流源２１は、Ｐチャネルカレントミラー回路５１の入力ノードに接続される。Ｐチャネルカレントミラー回路５１の出力ノードの１つは、Ｎチャネルカレントミラー回路５２の入力ノードに接続される。これによって、Ｐチャネルカレントミラー回路５１とＮチャネルカレントミラー回路５２の出力ノードには、定電流源２１によって設定される電流が対称的に流れる。
【００３７】
Ｎチャネルカレントミラー回路５２の出力ノードと電源電圧ＶＤＤとの間に接続されるＰチャネルＭＯＳトランジスタ２７、４４、３１は、それぞれダイオード接続され、電源電圧ＶＤＤを基準としてトランジスタ１個分の閾値電圧だけ低いバイアス電圧ＢＰ１、ＢＰ４、ＢＰ２を供給する。同じように、ＰチャネルＭＯＳトランジスタ３７、３８は、それぞれダイオード接続され、電源電圧ＶＤＤを基準としてトランジスタ２個分の閾値電圧だけ低いバイアス電圧ＢＰ３を供給する。
【００３８】
Ｐチャネルカレントミラー回路５１の出力ノードと電源電圧ＶＳＳとの間に接続されるＮチャネルＭＯＳトランジスタ２８、４８、３２は、それぞれダイオード接続され、電源電圧ＶＳＳを基準としてトランジスタ１個分の閾値電圧だけ高いバイアス電圧ＢＮ１、ＢＮ４、ＢＮ２を供給する。同じように、ＮチャネルＭＯＳトランジスタ３９、４０は、それぞれダイオード接続され、電源電圧ＶＳＳを基準としてトランジスタ２個分の閾値電圧だけ高いバイアス電圧ＢＮ３を供給する。
【００３９】
このように、共通バイアス回路２が複数の出力回路１に対して共通的にバイアス電圧を供給するため、出力回路１は、バイアス電圧が供給されて電流バッファとして機能するトランジスタが増加するだけで済む。共通バイアス回路２においても、バイアス電圧ＢＰ４、ＢＮ４を供給するためのトランジスタ４４、４８が増加するだけであり、大幅な増加にはならない。したがって、多くのトランジスタの追加なしに、位相余裕を向上することのできる差動ＡＢ級増幅回路を提供することができる。
【００４０】
このような差動ＡＢ級増幅回路１のリーク電流を測定するためには、テストモード動作として、定電流源として機能する差動ＡＢ級増幅回路１内の各トランジスタに供給するバイアス電圧を遮断するとよい。すなわち、ＰチャネルＭＯＳトランジスタの場合には、バイアス電圧を電源電圧ＶＤＤと同じ電圧にし、ＮチャネルＭＯＳトランジスタの場合には、バイアス電圧を電源電圧ＶＳＳと同じ電圧にするとよい。そのようなテストモード動作に対応する共通バイアス回路２の構成を図７に示す。
【００４１】
図７に示されように、共通バイアス回路２は、図６に示される共通バイアス回路２に、スイッチ２２、２５、２６、２９、３０、４５、４６、３３、３５、４９、５０、３４、３６、４１、４２を設けたものである。スイッチ２２は、定電流源２１に直列に挿入され、定電流源２１の電流供給を制御する。テストモード動作時、電流供給は停止される。スイッチ２５は、Ｐチャネルカレントミラー回路５１の入力ノードと電源電圧ＶＤＤとの間にＰチャネルカレントミラー回路５１と並列に挿入され、Ｐチャネルカレントミラー回路５１の動作を制御する。スイッチ２６は、Ｎチャネルカレントミラー回路５２の入力ノードと電源電圧ＶＳＳとの間にＮチャネルカレントミラー回路５２と並列に挿入され、Ｎチャネルカレントミラー回路５２の動作を制御する。テストモード動作時、カレントミラー回路５１、５２は、動作を停止する。
【００４２】
スイッチ２９は、ＰチャネルＭＯＳトランジスタ２７のゲートを電源電圧ＶＤＤに短絡するように挿入され、閉成されるとバイアス電圧ＢＰ１として電源電圧ＶＤＤの電圧が供給される。スイッチ３０は、ＮチャネルＭＯＳトランジスタ２８のゲートを電源電圧ＶＳＳに短絡するように挿入され、閉成されるとバイアス電圧ＢＮ１として電源電圧ＶＳＳの電圧が供給される。テストモード動作時、トランジスタ１１１、１２１はオフ状態となり、差動増幅器１１、１２は増幅機能を停止する。
【００４３】
スイッチ４５とスイッチ４６とは、バイアス電圧ＢＰ４としてＰチャネルＭＯＳトランジスタ４４により生成される電圧を出力するか電源電圧ＶＳＳの電圧を出力するかを切り替える。スイッチ３３とスイッチ３５とは、バイアス電圧ＢＰ２としてＰチャネルＭＯＳトランジスタ３１により生成される電圧を出力するか電源電圧ＶＤＤの電圧を出力するかを切り替える。テストモード動作時、ＰチャネルＭＯＳトランジスタ１３３、１３７はオン状態になり、出力トランジスタであるＰチャネルＭＯＳトランジスタ１３１のゲートに電源電圧ＶＤＤが印加され、ＰチャネルＭＯＳトランジスタ１３１は、オフ状態になる。
【００４４】
スイッチ４９とスイッチ５０とは、バイアス電圧ＢＮ４としてＮチャネルＭＯＳトランジスタ４８により生成される電圧を出力するか電源電圧ＶＤＤの電圧を出力するかを切り替える。スイッチ３４とスイッチ３６とは、バイアス電圧ＢＮ２としてＮチャネルＭＯＳトランジスタ３２により生成される電圧を出力するか電源電圧ＶＤＤの電圧を出力するかを切り替える。テストモード動作時、ＮチャネルＭＯＳトランジスタ１３４、１３８はオン状態になり、出力トランジスタであるＮチャネルＭＯＳトランジスタ１３２のゲートに電源電圧ＶＳＳが印加され、ＮチャネルＭＯＳトランジスタ１３２は、オフ状態になる。
【００４５】
スイッチ４１は、ＰチャネルＭＯＳトランジスタ３８のゲート（ドレイン）を電源電圧ＶＤＤに短絡するように挿入され、閉成されるとバイアス電圧ＢＰ３として電源電圧ＶＤＤの電圧が供給される。スイッチ４２は、ＮチャネルＭＯＳトランジスタ４０のゲート（ドレイン）を電源電圧ＶＳＳに短絡するように挿入され、閉成されるとバイアス電圧ＢＮ３として電源電圧ＶＳＳの電圧が供給される。テストモード動作時、ＰチャネルＭＯＳトランジスタ１３５、ＮチャネルＭＯＳトランジスタ１３６はオフ状態になる。
【００４６】
したがって、図８に示されるように、通常動作時、スイッチ２２、３３、３４、４５、４９は閉成され、スイッチ２５、２６、２９、３０，３５、３６、４１、４２、４６、５０は開放される。このとき、図６に示される共通バイアス回路２の接続となり、差動ＡＢ級増幅器１の各トランジスタに所定のバイアス電圧が供給される。テストモード動作時、スイッチ２２、３３、３４、４５、４９は開放され、スイッチ２５、２６、２９、３０，３５、３６、４１、４２、４６、５０は閉成される。このとき、差動ＡＢ級増幅器１の各トランジスタには、各トランジスタが十分にオンまたはオフ状態になるようにバイアス電圧が供給され、増幅機能は停止する。したがって、差動ＡＢ級増幅回路１のリーク電流を測定することができる。
【００４７】
以上述べたように、ＡＢ級出力回路８０は、ＰチャネルＭＯＳトランジスタ１３３およびＮチャネルＭＯＳトランジスタ１３４による２つの定電流源を備え、トランジスタ１３７、１３８は電流バッファとして機能する。
【００４８】
電流バッファトランジスタを備えて零点補償効果を有する位相補償回路は、図３に示されるように、電流バッファトランジスタのソースに定電流源３０３と、ドレインに電流源３０５とを必要とし、電流バッファトランジスタのゲートには、バイアス回路から供給されるバイアス電圧が必要である。この二つの定電流源とバイアス電圧とにより、電流バッファトランジスタ３０１は、位相補償用容量から見て電流バッファとして機能し、零点補償効果を持つ位相補償を行うことになる。
【００４９】
図５に示されるＡＢ級出力回路８０は、ＰチャネルＭＯＳトランジスタ１３３およびＮチャネルＭＯＳトランジスタ１３４による２つの定電流源を備えており、零点補償効果を有する位相補償回路のソース側定電流源、ドレイン側定電流源として、この２つの定電流源が用いられる。すなわち、ＡＢ級出力回路８０に備わる２つの定電流源１３３、１３４によってトランジスタ１３７、１３８に定電流が流れ、共通バイアス回路２からバイアス電圧ＢＰ４、ＢＮ４が供給されてトランジスタ１３７、１３８のゲートにそれぞれ印加される。したがって、トランジスタ１３７、１３８のソースとＡＢ級出力回路８０の出力Ｖｏｕｔとの間に接続される位相補償用容量１４５、１４６から見て、トランジスタ１３７、１３８は電流バッファとして機能する。
【００５０】
上述のように、ＡＢ級出力回路８０では、必要なバイアス電圧を生成する回路は、共通バイアス回路２内に配置され、差動ＡＢ級増幅回路１におけるトランジスタの増加数は２個である。バイアス電圧の生成を共通化することによって、個別にバイアス回路を有する場合に比べて回路が占有する面積を少なくすることができる。すなわち、データ線駆動回路７の面積増加を抑制しつつ、零点補償効果を有する位相補償回路によって差動ＡＢ級増幅回路１の安定性を向上させることができる。
【００５１】
また、共通バイアス回路２は、図９に示されるように、ＰチャネルＭＯＳトランジスタ４３およびＮチャネルＭＯＳトランジスタ４７を追加されてもよい。ＰチャネルＭＯＳトランジスタ４３は、ダイオード接続されるＰチャネルＭＯＳトランジスタ３１のドレイン・ゲート間に接続され、ゲートにＰチャネルＭＯＳトランジスタ４４のゲート電圧が印加される。ＮチャネルＭＯＳトランジスタ４７は、ダイオード接続されるＮチャネルＭＯＳトランジスタ３２のドレイン・ゲート間に接続され、ゲートにＮチャネルＭＯＳトランジスタ４８のゲート電圧が印加される。
【００５２】
このような回路構成とすると、図９に示される共通バイアス回路２内のＰチャネルＭＯＳトランジスタ３１、４３、４４と、図５に示される差動ＡＢ級増幅器１内のＰチャネルＭＯＳトランジスタ１３３、１３７とは、低電圧カスコードカレントミラー回路を形成することになる。また、図９に示される共通バイアス回路２内のＮチャネルＭＯＳトランジスタ３２、４７、４８と、図５に示される作動ＡＢ級増幅回路１内のＮチャネルＭＯＳトランジスタ１３４、１３８とは、低電圧カスコードカレントミラー回路を形成することになる。
【００５３】
これによって、ＰチャネルＭＯＳトランジスタ３１のドレイン・ソース間電圧とＰチャネルＭＯＳトランジスタ１３３のドレイン・ソース間電圧とは等しくなり、ＮチャネルＭＯＳトランジスタ３２のドレイン・ソース間電圧とＮチャネルＭＯＳトランジスタ１３４のドレイン・ソース間電圧とが等しくなる。これらのドレイン・ソース間電圧を等しくすることにより、アーリー効果によるミラー電流値のミスマッチを防止することができ、高精度のカレントミラー回路とすることができる。
【００５４】
また、この共通バイアス回路２においても、トランジスタ１３７、１３８に流れる電流は、それぞれＰチャネルＭＯＳトランジスタ１３３、ＮチャネルＭＯＳトランジスタ１３４による定電流源によって電流値が固定される。ＰチャネルＭＯＳトランジスタ１３７のゲートにバイアス電圧ＢＰ４が、ＮチャネルＭＯＳトランジスタ１３８のゲートにバイアス電圧ＢＮ４が、それぞれ共通バイアス回路２から供給され、トランジスタ１３７、１３８は、電流バッファとして機能する。そのため、零点補償効果を有する位相補償を行うことができる。
【００５５】
このように、ＡＢ級出力回路８０では、定電流源としてトランジスタ１３３、１３４が用いられる。定電流源トランジスタ１３３、１３４の電流値にミスマッチがあると、その差分の電流は、差動増幅器１１、１２側に流れ込み、出力オフセット電圧として現れる。したがって、上述のように、カレントミラー回路の電流値精度を上げることにより、出力オフセット電圧の発生を抑制することができる。また、テストモード動作は、図７に示される共通バイアス回路２のスイッチ制御と同じように、図８に示されるように、スイッチを制御することにより実現可能である。
【００５６】
上述のように、例えば、ＬＣＤパネルを駆動するＬＣＤドライバＬＳＩ用にこの技術を適用することにより、負荷が大きいパネルの駆動でも高速で安定した出力を容易に得ることができるようになる。また、面積の増加が少なく比較的安価に高い安定性を得ることができる。液晶がさらに大型化しても安価に製品の信頼性を高めることができる。
【符号の説明】
【００５７】
１  差動ＡＢ級増幅回路
２  共通バイアス回路
４  制御回路
５  階調電源
６  走査線駆動回路
７  データ線駆動回路
８  表示パネル
１１  Ｎ受け差動増幅器
１２  Ｐ受け差動増幅器
１３  ＡＢ級出力回路
２１  定電流源
２２、２５、２６、２９  スイッチ
３０、３３、３４、３５、３６  スイッチ
４１、４２、４５、４６、４９、５０  スイッチ
２７、３１、３７、３８、４３、４４  ＰチャネルＭＯＳトランジスタ
２８、３２、３９、４０、４７、４８  ＮチャネルＭＯＳトランジスタ
５１、５２  カレントミラー回路
７１  Ｄ／Ａ変換回路
７２  出力回路
８０  ＡＢ級出力回路
１１１、１１２、１１３  ＮチャネルＭＯＳトランジスタ
１１４、１１５  ＰチャネルＭＯＳトランジスタ
１２１、１２２、１２３  ＰチャネルＭＯＳトランジスタ
１２４、１２５  ＮチャネルＭＯＳトランジスタ
１３１、１３３、１３５、１３７  ＰチャネルＭＯＳトランジスタ
１３２、１３４、１３６、１３８  ＮチャネルＭＯＳトランジスタ
１４５、１４６  位相補償用容量（ミラー容量）
２００  差動増幅器
２０１  零点補償用抵抗
２０２  トランジスタ
２０４  定電流源
２０６  位相補償用容量
３０１、３０２  トランジスタ
３０３、３０４、３０５  定電流源
３０６  位相補償用容量
【図１】
2011019115.tif 000003
【図２】
2011019115.tif 000004
【図３】
2011019115.tif 000005
【図４】
2011019115.tif 000006
【図５】
2011019115.tif 000007
【図６】
2011019115.tif 000008
【図７】
2011019115.tif 000009
【図８】
2011019115.tif 000010
【図９】
2011019115.tif 000011