(57)【要約】      （修正有）【課題】バンプ工程が不要で、製造工程を減らすことができる半導体パッケージ及び半導体パッケージの製造方法を提供する。【解決手段】半導体パッケージは、内側に収容空間が形成される回路基板１１０と、上記回路基板の収容空間に挿入される半導体チップ１２０と、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部１１７と直接接触され互いを電気的に連結するための電極パターン部１３０とを含むことができる。【選択図】図１
2011109060.tif 000002
【特許請求の範囲】
【請求項１】
内側に収容空間が形成される回路基板と、
上記回路基板の収容空間に挿入される半導体チップと、
上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部と直接接触されて互いに電気的に連結される電極パターン部と、
を含む半導体パッケージ。
【請求項２】
上記電極パターン部の厚さは、５〜１５μｍであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
上記半導体チップは、
表面に形成され上記電極パターン部を保護するための保護部を含むことを特徴とする請求項１または２に記載の半導体パッケージ。
【請求項４】
上記保護部は、
上記ビア部と接触する上記電極パターン部の部分が外部に露出するように開放されることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
上記半導体チップは、
表面と上記電極パターン部との間に形成される絶縁層を含むことを特徴とする請求項１から４の何れか１項に記載の半導体パッケージ。
【請求項６】
基板上に絶縁層を形成する段階と、
上記絶縁層上に、内側に収容空間が形成された回路基板と連結するように再配線メッキして電極パターン部を形成する段階と、
上記電極パターン部が一部露出するように上記再配線メッキの上部に保護部を形成させて半導体チップを製造する段階と、
前記回路基板に上記半導体チップを実装して電気的に連結する段階と、
を含む半導体パッケージの製造方法。
【請求項７】
上記電極パターン部は、５〜１５μｍで形成することを特徴とする請求項６に記載の半導体パッケージの製造方法。
【請求項８】
上記電極パターン部を形成する段階は、
銅（Ｃｕ）層を上記絶縁層上にスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）して形成する段階を含むことを特徴とする請求項６または７に記載の半導体パッケージの製造方法。
【請求項９】
上記回路基板に上記半導体チップを電気的に連結する段階は、
上記回路基板から上記電極パターン部の上部まで連結されるビアホールを形成した後に、上記ビアホールに導電物質を充填して電気的に連結されるビア部を形成する段階を含むことを特徴とする請求項６から８の何れか１項に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及び半導体パッケージの製造方法に関し、より詳細には別途のバンプ工程が不要で、製造工程を減らすことができる半導体パッケージ及びその半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
半導体産業における技術開発の主な流れの１つは、半導体素子のサイズを縮小することである。
【０００３】
上記部品の軽薄短小化を実現するためには実装部品の個別のサイズを減らす技術と、複数の個別素子をワンチップ（ｏｎｅ  ｃｈｉｐ）化するＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ｃｈｉｐ）技術及び複数の個別素子を１つのパッケージ（ｐａｃｋａｇｅ）に集積するＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）技術等が必要で、これは再配線（ｒｅｒｏｕｔｉｎｇ）または再配置（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）技術を利用して具現することができる。
【０００４】
従って、このような半導体パッケージは電子部品同士を接続する配線が短縮できる上、高密度の配線化が実現できるという長所がある。また、電子部品の実装により回路基板の表面積を広める上、電気的特性も優れるという長所がある。
【０００５】
特に、エンベディッド型回路基板は半導体チップが基板の表面に実装されるのではなく、その内部にエンベディング（ｅｍｂｅｄｄｉｎｇ）されるため、基板の小型化、高密度化及び高性能化等が可能であり、その需要が次第に増加している。
【０００６】
しかし、このような半導体パッケージは半導体チップの上部に回路基板と連結するための複数の配線工程が必要であり、多くの工程費と工程時間がかかり、このような工程を減らし経済的に利得を得ようとする要求がある。従って、このような問題点を解決する技術が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上述の従来技術の問題を解決するためのもので、その目的はバンプ層を形成させる工程を無くし、製造工程及びその時間を減らすことができる半導体パッケージ及びその半導体パッケージの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による半導体パッケージは、内側に収容空間が形成される回路基板と、上記回路基板の収容空間に挿入される半導体チップと、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部と直接接触され互いを電気的に連結するための電極パターン部とを含むことができる。
【０００９】
また、本発明による半導体パッケージの上記電極パッケージの厚さは、約５〜１５μｍであることを特徴とすることができる。
【００１０】
また、本発明による半導体パッケージの上記半導体チップは、表面に形成され上記電極パターン部を保護するための保護部を含むことを特徴とすることができる。
【００１１】
また、本発明による半導体パッケージの上記保護部は、上記ビア部と接触する上記電極パターン部の部分が外部に露出するように開放されることを特徴とすることができる。
【００１２】
また、本発明による半導体パッケージの上記半導体チップは、表面と上記電極パッケージとの間に形成される絶縁層を含むことを特徴とすることができる。
【００１３】
一方、本発明による半導体パッケージの製造方法は、基板上に絶縁層を形成する段階と、上記絶縁層上に回路を連結するように再配線メッキして電極パターン部を形成する段階と、上記再配線メッキが一部露出するように上記再配線メッキの上部に保護部を形成させて半導体チップを製造する段階と、内側に収容空間が形成された回路基板に上記半導体チップを実装して電気的に連結する段階とを含むことができる。
【００１４】
また、本発明による半導体パッケージの製造方法の上記電極パターン部は、約５〜１５μｍで形成することを特徴とすることができる。
【００１５】
また、本発明による半導体パッケージの製造方法の上記電極パターン部を形成する段階は、銅（Ｃｕ）層を上記絶縁層上にスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）して形成する段階を含むことを特徴とすることができる。
【００１６】
また、本発明による半導体パッケージの製造方法の上記回路基板に上記半導体チップを電気的に連結する段階は、上記回路基板から上記電極パッケージの上部まで連結されるビアホールを形成した後に、上記ビアホールに導電物質を充填して電気的に連結されるビア部を形成する段階を含むことを特徴とすることができる。
【発明の効果】
【００１７】
本発明による半導体パッケージ及び半導体パッケージの製造方法は、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部と直接接触され互いを電気的に連結するための電極パターン部を含むため、別途のバンプを形成する工程を減らすことができ、これにより工程数の減少及び時間を減らすという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例による半導体パッケージを説明するための断面図である。
【図２】図１の半導体パッケージに実装される半導体チップを説明するための断面図である。
【図３】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【図４】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【図５】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【図６】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【図７】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【図８】本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１９】
本発明による半導体パッケージ及び半導体パッケージの製造方法は図１から図８を参照してより具体的に説明する。以下では、図面を参照して本発明の具体的な実施例を詳細に説明する。
【００２０】
但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同じ思想の範囲内で他の構成要素を追加、変更、削除等により、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施例を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。
【００２１】
また、各実施例の図面に示す同一または類似する思想の範囲内の機能が同一の構成要素は、同一または類似する参照符号を使用して説明する。
【００２２】
図１は本発明の一実施例による半導体パッケージを説明するための断面図であり、図２は図１の半導体パッケージに実装される半導体チップを説明するための断面図である。
【００２３】
図１及び図２を参照すると、半導体パッケージ１００は回路基板１１０、半導体チップ１２０及び電極パターン部１３０を含むことができる。
【００２４】
回路基板１１０は金属コア１１２に半導体チップ１２０を実装するための収容空間を提供するために少なくとも１つ以上の溝１１３を形成することができる。このとき、溝を形成する方法はドライエッチング（ｄｒｙ  ｅｔｃｈｉｎｇ）またはウェットエッチング（ｗｅｔ  ｅｔｃｈｉｎｇ）方法等を使用することができる。
【００２５】
また、上記収容空間に半導体チップ１２０を装着させた後に、その上部に一定の厚さの絶縁部１１４を形成させる。従って、このような工程により回路基板１１０の内部に収容される半導体チップ１２０は封止される。
【００２６】
また、回路基板１１０の表面には、半導体チップ１２０の表面に形成される電極パターン部１３０と電気的に連結するためのビア部１１６が形成されることができる。
【００２７】
ビア部１１６は電極パターン部１３０が外部へ露出するようにビアホール１１７が形成された後に、その内部に導電性物質を充填して形成させることができ、回路基板１１０の表面に形成される回路パターンと電気的に連結されることができる。
【００２８】
このとき、ビアホール１１７を形成させる方法は公知の方法により穿孔することもでき、二酸化炭素を使用するレーザ孔あけ法等を使用することもできる。
【００２９】
半導体チップ１２０は回路基板１１０の収容空間に挿入され、ビア部１１６と電気的に連結されることができる。このとき、半導体チップ１２０は基板ウェーハに複数個が形成されて製造されることができ、このようなチップは能動素子、受動素子またはＩＣチップであることができる。
【００３０】
このとき、半導体チップ１２０の上部には再配線メッキにより電極パターン部１３０が形成されることができ、このような電極パターン部１３０がビア部１１６と電気的に連結されることで、回路基板１１０と電気的に連結される。
【００３１】
電極パターン部１３０は半導体チップ１２０の一面に形成されるが、再配線メッキによりパターン状で形成されることができる。ここで、パターン状とは、電気的に連結するために形成される回路配線のような形状を意味する。
【００３２】
このとき、電極パターン部１３０の厚さは約５〜１５μｍであることを特徴とすることができる。従って、このような厚さで形成される電極パターン部１３０により半導体チップ１２０は電気抵抗が減少することができる。また、このような電極パターン部１３０により電気的な信頼性が向上するという効果がある。
【００３３】
また、一般的に半導体チップ１２０が回路基板１１０と電気的に連結されるときには半導体チップ１２０上に別途のバンプ層を形成させる。しかし、上記の厚さで形成される電極パターン部１３０は直接ビア部１１６が連結されるために電極パターン部１３０そのものがビアホール１１７の製造時に半導体チップ１２０が露出するように形成されないため、電気的な断線効果を除去することができる。
【００３４】
従って、本実施例による半導体パッケージは、このようなバンプ層を製造する工程を省略することができるため、工程数の減少及びその工程時間を減らすことができ、大きな経済的効果を得ることができる。また、このような工程数の減少は半導体パッケージの製造歩留まりを向上させる役割をする。
【００３５】
図３から図８は、本発明の一実施例による半導体パッケージの製造方法を説明するための断面図である。
【００３６】
図３を参照すると、本実施例による半導体パッケージは絶縁材質の基板１２１上に絶縁層１２２を形成させる段階を含むことができる。
【００３７】
このとき、絶縁層１２２は基板１２１上に形成されたパッドが外部に露出するように開放されて形成されることができる。また、絶縁層１２２は感光性材質であることができ、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）、ポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｏｘａｚｏｌｅ）、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びエポキシ（ｅｐｏｘｙ）から成る群から選ばれた１つまたはそれ以上を含むことができる。しかし、絶縁層１２２の材質はこれに限定されない。
【００３８】
また、図４に図示されたように、上記絶縁層１２２が形成された半導体チップ１２０の一面には銅（Ｃｕ）材質のメッキ層１２３を上記絶縁層上にスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）して形成させる段階を含むことができる。
【００３９】
従って、メッキ層１２３は半導体チップ１２０の前面に全体的に形成されることができ、絶縁層１２２が開放された部分にも形成されることができる。
【００４０】
また、図５に図示されたように、フォトレジスト層１２４を半導体チップ１２０の一面に形成させた後に、マスクを利用して電極パターン部１３０が形成される部分のフォトレジスト層１２４を除去する。
【００４１】
また、図６に図示されたように、フォトレジスト層１２４の間には電解メッキ方式により電極パターン部１３０が形成される。このとき、電極パターン部１３０は一般的に電気メッキまたはスパッタリングにより形成されることができる。
【００４２】
このとき、電極パターン部１３０の厚さは約５〜１５μｍであることを特徴とすることができる。従って、このような厚さで形成される電極パターン部１３０によって半導体チップ１２０は電気抵抗が減少することができる。また、このような電極パターン部１３０により電気的な信頼性が向上するという効果がある。
【００４３】
また、図７に図示されたように、電極パターン部１３０が形成されない部分のメッキ層１２３とフォトレジスト層１２４は除去される。このとき、除去する方法はエッチング工程やストリップ（ｓｔｒｉｐ）工程により行われる。
【００４４】
また、図８に図示されたように、電極パターン部１３０が形成された半導体チップ１２０の上部には保護部１４０を形成する。このとき、保護部１４０はシリコン窒化層、シリコン酸化層、シリコン酸窒化層またはこれらの多重層であることができる。従って、保護部１４０により電極パターン部１３０及び他の回路パターンを保護することができる。
【００４５】
また、保護部１４０の一側は、電極パターン部１３０が露出するように開放して形成され、上記開放された部分にはビア部１１６が連結される。
【００４６】
従って、上記のように形成された半導体チップ１２０は、収容空間が設けられる回路基板１１０に実装され半導体パッケージが完成する。このように製造される半導体パッケージはウェーハの厚さを薄くする工程と、ダイシング（ｄｉｃｉｎｇ）工程により１つの製品として完成する。
【００４７】
結果的に、本実施例による半導体パッケージは半導体チップ１２０の上部に別途のバンプ層を必要としないため、バンプ層を製造する工程である銅メッキ層を形成させる工程と、バンプ層を形成させるためのフォトレジスト層を設ける工程と、上記フォトレジスト層にパターンを形成する工程、バンプメッキ工程と、フォトレジスト及び銅メッキ層を除去する工程等を全て省略することができる。
【００４８】
従って、本実施例による半導体パッケージは、その製造工程が非常に単純化し、大きな経済的利益がある。また、このような工程数の減少は半導体パッケージの製造の歩留まりを向上させる大きな役割をする。
【符号の説明】
【００４９】
１００  半導体パッケージ
１１０  回路基板
１１６  ビア部
１１７  ビアホール
１２０  半導体チップ
１２１  基板
１２２  絶縁層
１２３  メッキ層
１２４  フォトレジスト層
１３０  電極パターン部
１４０  保護部
【図１】
2011109060.tif 000003
【図２】
2011109060.tif 000004
【図３】
2011109060.tif 000005
【図４】
2011109060.tif 000006
【図５】
2011109060.tif 000007
【図６】
2011109060.tif 000008
【図７】
2011109060.tif 000009
【図８】
2011109060.tif 000010