(57)【要約】【課題】  ＤＵＴ１個あたりの使用チャネルを減らして、同時測定数を増やすこと。【解決手段】  半導体測定装置（１００）は、半導体装置（２００）の一組の差動入出力対（ＤＱ，ＤＱＮ）に対して電気的に同等な特性を持つ４本の配線（１０１〜１０４）を持つ。４本の配線のうち３本の配線（１０１〜１０３）で半導体試験装置（３００）と接続し、残る１本の配線（１０４）を終端抵抗（Ｒ＿ＶＴＸ）を介して電源（ＶＴＸ）へ接続する。【選択図】      図１
2011089866.tif 000002
【特許請求の範囲】
【請求項１】
半導体試験装置を使用して半導体装置を試験するために、前記半導体装置と前記半導体試験装置との間に介在して設けられた半導体測定装置であって、
前記半導体装置の一組の差動入出力対に対して電気的に同等な特性を持つ４本の配線を持ち、
前記４本の配線のうち３本の配線で前記半導体試験装置と接続し、
残る１本の配線を終端抵抗を介して電源へ接続することを特徴とする、
半導体測定装置。
【請求項２】
前記終端抵抗は、前記半導体試験装置内部のドライバ、レシーバの終端抵抗と同等の特性を持つ、請求項１に記載の半導体測定装置。
【請求項３】
前記電源は、前記半導体試験装置から供給される、請求項１又は２に記載の半導体測定装置。
【請求項４】
前記一組の差動入出力対が第１及び第２のピンから成り、
前記４本の配線が第１乃至第４の配線から構成され、
前記半導体試験装置は、第１乃至第３のチャネルを備え、
前記第１の配線は、前記第１のピンと前記第１のチャネルとを接続し、
前記第２の配線は、前記第１のピンと前記第２のチャネルとを接続し、
前記第３の配線は、前記第２のピンと前記第３のチャネルとを接続し、
前記第４の配線は、前記第２のピンを前記終端抵抗を介して前記電源に接続している、請求項１乃至３のいずれか１項に記載の半導体測定装置。
【請求項５】
請求項４に記載の半導体測定装置を用いた測定方法であって、
前記第１のチャネルをドライバとして動作させ、
前記第２のチャネルをレシーバとして動作させ、
前記第３のチャネルをドライバおよびレシーバのいずれかに切替えて動作させる、測定方法。
【請求項６】
前記第２のチャネルと前記第３のチャネルとで、差動レシーバペアを構成する、請求項５に記載の測定方法。
【請求項７】
前記第１のチャネルと前記第３のチャネルとで、差動ドライバペアを構成する、請求項５に記載の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体測定装置に関し、特に、半導体装置（被試験デバイス：ＤＵＴ）を半導体試験装置を使用して試験するために、半導体装置と半導体試験装置との間に介在して設けられた半導体測定装置（テストボード）およびそれを用いた測定方法に関する。
【背景技術】
【０００２】
従来の半導体測定装置（テストボード）には、図２に示されるようなデュアルトランスミッションライン(Dual Transmission Line,ＤＴＬ)構成と、図３に示されるようなシングルトランスミッションライン(Single Transmission Line,ＳＴＬ)構成とがある。
【０００３】
最初に、図２を参照して、従来のＤＴＬ構成の半導体測定装置（テストボード）１００Ａについて説明する。
【０００４】
半導体測定装置（テストボード）１００Ａは、半導体試験装置３００Ａを使用して半導体装置である被試験デバイス（ＤＵＴ）２００を試験するために、ＤＵＴ２００と半導体試験装置３００Ａとの間に介在して設けられている。
【０００５】
図示のＤＵＴ２００は、一組の差動入出力対として、第１のピンＤＱと第２のピンＤＱＮとを持つ。ＤＵＴ２００は、プリント配線基板（ＰＣＢ）であるソケットボード４００Ａ上に搭載されている。このソケットボード４００Ａは、半導体測定装置（テストボード）１００Ａ上に実装される。
【０００６】
一方、半導体試験装置３００Ａは、第１乃至第４のチャネル３１０、３２０、３３０、および３４０を備える。ここでは、第１のチャネル３１０をＣｈ０１として図示し、第２のチャネル３２０をＣｈ０２として図示し、第３のチャネル３３０をＣｈ０３として図示し、第４のチャネル３４０をＣｈ０４として図示している。
【０００７】
第１のチャネル（Ｃｈ０１）３１０は、第１のドライバＤｒ１と、第１のレシーバＲｅ１と、第１のスイッチＳＷ１とから構成される。図示の例では、第１のスイッチＳＷ１が第１のドライバＤｒ１を選択しているので、第１のチャネル（Ｃｈ０１）３１０は、ドライバ用のチャネルとして働いている。
【０００８】
第２のチャネル（Ｃｈ０２）３２０は、第２のドライバＤｒ２と、第２のレシーバＲｅ２と、第２のスイッチＳＷ２とから構成される。図示の例では、第２のスイッチＳＷ２が第２のレシーバＲｅ２を選択しているので、第２のチャネル（Ｃｈ０２）３２０は、レシーバ用のチャネルとして働いている。
【０００９】
第３のチャネル（Ｃｈ０３）３３０は、第３のドライバＤｒ３と、第３のレシーバＲｅ３と、第３のスイッチＳＷ３とから構成される。図示の例では、第３のスイッチＳＷ３が第３のドライバＤｒ３を選択しているので、第３のチャネル（Ｃｈ０３）３３０は、ドライバ用のチャネルとして働いている。
【００１０】
第４のチャネル（Ｃｈ０４）３４０は、第４のドライバＤｒ４と、第４のレシーバＲｅ４と、第４のスイッチＳＷ４とから構成される。図示の例では、第４のスイッチＳＷ４が第４のレシーバＲｅ４を選択しているので、第４のチャネル（Ｃｈ０４）３４０は、レシーバ用のチャネルとして働いている。
【００１１】
半導体測定装置（テストボード）１００Ａは、第１乃至第４の配線１０１、１０２、１０３、および１０４を備える。第１の配線１０１は、ＤＵＴ２００の第１のピンＤＱと半導体試験装置３００Ａの第１のチャネル（Ｃｈ０１）３１０とを接続する配線である。第２の配線１０２は、ＤＵＴ２００の第１のピンＤＱと半導体試験装置３００Ａの第２のチャネル（Ｃｈ０２）３２０とを接続する配線である。第３の配線１０３は、ＤＵＴ２００の第２のピンＤＱＮと半導体試験装置３００Ａの第３のチャネル（Ｃｈ０３）３３０とを接続する配線である。第４の配線１０４は、ＤＵＴ２００の第２のピンＤＱＮと半導体試験装置３００Ａの第４のチャネル（Ｃｈ０４）３４０とを接続する配線である。
【００１２】
このような構成の半導体測定装置（テストボード）１００Ａにおいて、第１の配線１０１に、半導体試験装置３００Ａの第１のチャネル（Ｃｈ０１）３１０から入力信号ＤＱ＿ｉが入力され、第３の配線１０３に、半導体試験装置３００Ａの第３のチャネル（Ｃｈ０３）３３０から入力信号ＤＱＮ＿ｉが入力される。また、第２の配線１０２から、半導体試験装置３００Ａの第２のチャネル（Ｃｈ０２）３２０へ出力信号ＤＱ＿ｏが出力され、第４の配線１０４から、半導体試験装置３００Ａの第４のチャネル（Ｃｈ０４）３４０へ出力信号ＤＱＮ＿ｏが出力される。
【００１３】
次に、図３を参照して、従来のＳＴＬ構成の半導体測定装置（テストボード）１００Ｂについて説明する。
【００１４】
半導体測定装置（テストボード）１００Ｂは、半導体試験装置３００Ｂを使用して半導体装置である被試験デバイス（ＤＵＴ）２００を試験するために、ＤＵＴ２００と半導体試験装置３００Ｂとの間に介在して設けられている。
【００１５】
図２に示したＤＴＬ構成の半導体測定装置（テストボード）１００と同様の機能を有するものには同一の参照符号を付し、以下では、説明の簡略化のために、相違点についてのみ説明する。
【００１６】
ＤＵＴ２００はソケットボード４００Ｂ上に搭載され、ソケットボード４００Ｂは半導体測定装置（テストボード）１００Ｂ上に実装されている。
【００１７】
半導体試験装置３００Ｂは、２つのチャネルのみ、すなわち、第１のチャネル（Ｃｈ０１）３１０と第３のチャネル（Ｃｈ０３）３３０とを備える。同様に、半導体測定装置（テストボード）１００Ｂも、２つの配線のみ、すなわち、第１の配線１０１と第３の配線１０３とを備える。
【００１８】
このような構成の半導体測定装置（テストボード）１００Ｂにおいて、第１の配線１０１と半導体試験装置３００Ｂの第１のチャネル（Ｃｈ０１）３１０との間で信号ＤＱ＿ｉｏが入出力され、第３の配線１０３と半導体試験装置３００Ｂの第３のチャネル（Ｃｈ０３）３３０との間で、信号ＤＱＮ＿ｉｏが入出力される。
【００１９】
尚、本発明に関連する先行技術文献として、特開平７−１６１１８５号公報（特許文献１）は、データを差動入力する半導体記憶装置を開示している。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開平７−１６１１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
図２のＤＴＬ構成の半導体測定装置（テストボード）１００Ａでは、半導体試験装置３００Ａの必要チャネル数が４と多くなるという問題がある。
【００２２】
一方、図３のＳＴＬ構成の半導体測定装置（テストボード）１００Ｂでは、半導体試験装置３００Ｂのチャネル数が２で済むが、入力と出力の切替時に伝播遅延(Propagation Delay)を考慮する必要があるため、入力と出力を高速で切り替えることが出来ないという問題がある。
【課題を解決するための手段】
【００２３】
本発明の半導体測定装置は、半導体装置の一組の差動入出力対に対し電気的に同等な特性を持つ４本の配線を持ち、そのうち３本の配線で半導体試験装置と接続し、残る１本の配線を終端抵抗を介して電源へ接続することを特徴とする。
【発明の効果】
【００２４】
半導体装置１個あたりの使用チャネルを減らすことで同時測定数を増やすことが出来るため、従来より多くの数量の半導体装置を１台の半導体測定装置で生産（測定）できるようになる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態に係る半導体測定装置（テストボード）を、被試験デバイス（ＤＵＴ）および半導体試験装置と共に示すブロック図である。
【図２】従来のＤＴＬ構成の半導体測定装置（テストボード）を、被試験デバイス（ＤＵＴ）および半導体試験装置と共に示すブロック図である。
【図３】従来のＳＴＬ構成の半導体測定装置（テストボード）を、被試験デバイス（ＤＵＴ）および半導体試験装置と共に示すブロック図である。
【図４】図１に示した半導体測定装置（テストボード）の入力波形を示す波形図である。
【図５】図２に示した従来のＤＴＬ構成の半導体測定装置（テストボード）の入力波形を示す波形図である。
【図６】図１に示した半導体測定装置（テストボード）の出力波形を示す波形図である。
【図７】図１に示した半導体測定装置（テストボード）を使用して、入力特性試験を行う場合のブロック図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
図１を参照して、本発明の一実施の形態に係る半導体測定装置（テストボード）１００について説明する。
【００２８】
半導体測定装置（テストボード）１００は、半導体試験装置３００を使用して半導体装置である被試験デバイス（ＤＵＴ）２００を試験するために、ＤＵＴ２００と半導体試験装置３００との間に介在して設けられている。
【００２９】
図示のＤＵＴ２００は、一組の差動入出力対として、第１のピンＤＱと第２のピンＤＱＮとを持つ。ＤＵＴ２００は、プリント配線基板（ＰＣＢ）であるソケットボード４００上に搭載されている。このソケットボード４００は、半導体測定装置（テストボード）１００上に実装される。
【００３０】
一方、半導体試験装置３００は、第１乃至第３のチャネル３１０、３２０、および３３０を備える。ここでは、第１のチャネル３１０をＣｈ０１として図示し、第２のチャネル３２０をＣｈ０２として図示し、第３のチャネル３３０をＣｈ０３として図示している。
【００３１】
第１のチャネル（Ｃｈ０１）３１０は、第１のドライバＤｒ１と、第１のレシーバＲｅ１と、第１のスイッチＳＷ１とから構成される。図示の例では、第１のスイッチＳＷ１が第１のドライバＤｒ１を選択しているので、第１のチャネル（Ｃｈ０１）３１０は、ドライバ用のチャネルとして働いている。
【００３２】
第２のチャネル（Ｃｈ０２）３２０は、第２のドライバＤｒ２と、第２のレシーバＲｅ２と、第２のスイッチＳＷ２とから構成される。図示の例では、第２のスイッチＳＷ２が第２のレシーバＲｅ２を選択しているので、第２のチャネル（Ｃｈ０２）３２０は、レシーバ用のチャネルとして働いている。
【００３３】
第３のチャネル（Ｃｈ０３）３３０は、第３のドライバＤｒ３と、第３のレシーバＲｅ３と、第３のスイッチＳＷ３とから構成される。
【００３４】
半導体測定装置（テストボード）１００は、第１乃至第４の配線１０１、１０２、１０３、および１０４を備える。
【００３５】
第１の配線１０１は、ＤＵＴ２００の第１のピンＤＱと半導体試験装置３００の第１のチャネル（Ｃｈ０１）３１０とを接続する配線である。第２の配線１０２は、ＤＵＴ２００の第１のピンＤＱと半導体試験装置３００の第２のチャネル（Ｃｈ０２）３２０とを接続する配線である。第３の配線１０３は、ＤＵＴ２００の第２のピンＤＱＮと半導体試験装置３００の第３のチャネル（Ｃｈ０３）３３０とを接続する配線である。第４の配線１０４は、ＤＵＴ２００の第２のピンＤＱＮから電源ＶＴＸへ繋がる終端抵抗Ｒ_ＶＴＸに接続する配線である。
【００３６】
すなわち、半導体測定装置（テストボード）１００は、図２に示した従来のＤＴＬ構成のテストボード１００Ａと同様に、半導体装置２００の一組の差動入出力対に対し電気的に同等な特性を持つ４本の配線１０１〜１０４を持つが、３ 本の配線（第１乃至第３の配線）１０１〜１０３で半導体試験装置３００と接続し、残りの１本の配線（第４の配線）１０４は終端抵抗Ｒ_ＶＴＸを介して電源ＶＴＸへ接続している。
【００３７】
なお、図示の例では、半導体試験装置３００の第２のチャネル（Ｃｈ０２）３２０と第３のチャネル（Ｃｈ０３）３３０で差動レシーバペアを構成している。終端抵抗Ｒ_ＶＴＸは、半導体試験装置３００内部のドライバ、レシーバの終端抵抗と同等の特性を持つ。
【００３８】
第３のチャネル（Ｃｈ０３）３３０を第３のドライバＤｒ３に切り替えれば、第１のチャネル（Ｃｈ０１）３１０と第３のチャネル（Ｃｈ０３）３３０とで差動入力特性の試験を行うことも出来る。
【００３９】
このような構成の半導体測定装置（テストボード）１００において、第１の配線１０１に、半導体試験装置３００の第１のチャネル（Ｃｈ０１）３１０から入力信号ＤＱ＿ｉが入力され、第２の配線１０２から、半導体試験装置３００の第２のチャネル（Ｃｈ０２）３２０へ出力信号ＤＱ＿ｏが出力される。そして、第３の配線１０３と半導体試験装置３００の第３のチャネル（Ｃｈ０３）３３０との間で、信号ＤＱＮ＿ｉｏが入出力される。
【００４０】
尚、第３のチャネル（Ｃｈ０３）３３０を第３のドライバＤｒ３に切り替えることが出来なくても、差動入力特性の試験を行う必要が無ければ、本実施形態は利用可能である。
【実施例１】
【００４１】
次に、本発明の第１の実施例について説明する。
【００４２】
テストボード１００の基本的な構成は、図１を参照して説明した通りである。
【００４３】
第１乃至第４の配線１０１〜１０４の構成要素は、例えば、ソケット（図示せず）、ＰＣＢ (図１ではSocketboardと記述)４００上の配線Ｌ０、同軸ケーブルＬＣａｂｌｅ、およびこれらを繋ぐコネクタ（図示せず）である。尚、本発明は、配線はこの構成に限らず、例えばケーブルＬＣａｂｌｅを使用せず、ＰＣＢ４００のみで構成されるテストボードにも適用可能である。
【００４４】
ソケットボード４００上の電源ＶＴＸは半導体試験装置３００から供給される。電源ＶＴＸを安定させるために、ソケットボード４００上に補償容量があるが、図１では省略している。以降、電源ＶＴＸが理想電圧源であるとして説明する。
【００４５】
被試験デバイス(Device Under Test,ＤＵＴ)２００については、図１では１対の差動入出力ピンＤＱ、ＤＱＮしか書いていないが、複数対あってもよい。その場合、それらに対応するソケットボード４００上の配線、チャネルが必要になる。一般には、ＤＵＴ２００は、差動入出力ピンＤＱ、ＤＱＮの他にも、他のインタフェースの信号ピンや電源ピンを備えており、適宜、半導体試験装置３００から駆動されるが、ここでは省略している。
【００４６】
半導体試験装置３００は、複数のチャネルを備え、それぞれがドライバ、レシーバの一方もしくは両方を備えている。図１では、全チャネルが、ドライバとレシーバの両方を備えている。第２のチャネル（Ｃｈ０２）３２０と第３のチャネル（Ｃｈ０３）とは差動レシーバペアを構成可能である。
【００４７】
本発明の実施例をより効果的に活用するには、次の特徴を備えることが望ましい。
【００４８】
１）ドライバ・レシーバの切替が高速に(量産品の選別試験より十分短い時間で)行える。
【００４９】
２）第３のチャネル（Ｃｈ０３）３３０をドライバとして使うとき、第１のチャネル（Ｃｈ０１）３１０と第３のチャネル（Ｃｈ０３）３３０が差動ドライバペアを構成できる、または差動ドライバペアと見なせるほど精度よく駆動できる。
【００５０】
尚、半導体試験装置１００が上記特徴を備えない場合でも、差動入力特性の測定を精度よく、あるいは効率よく行う必要がなければ、本発明を利用できる。
【００５１】
次に、本発明の実施例の動作（測定方法）について説明する。
【００５２】
通常のFunction Test および出力特性の試験をする際は、第３のチャネル（Ｃｈ０３）３３０をレシーバとして使う。ＤＵＴ２００の第１および第２のピンＤＱ、ＤＱＮは終端抵抗を持たないものとする。
【００５３】
入力波形の与え方について、従来のＤＴＬボード１００Ａ(図２)で、図５のように、０．９Ｖをコモンモードとし、差動振幅±０．４Ｖの振幅を入力していた場合で説明する。図５において、第１行目は、第１の配線１０１に入力される入力信号ＤＱ＿ｉと第３の配線１０３に入力される入力信号ＤＱＮ＿ｉの波形を示し、第２行目は、ＤＵＴ２００の第１及び第２のピンＤＱおよびＤＱＮに入力される波形を示し、第３行目は、第１及び第２のピンＤＱおよびＤＱＮ間の差動入力（ＤＱ−ＤＱＮ）の波形を示す。
【００５４】
本実施例のボード１００では、図４のような波形を与える。第１行目は、第１の配線１０１に入力される入力信号ＤＱ＿ｉと第３の配線１０３に入力される入力信号ＤＱＮ＿ｉの波形を示し、第２行目は、ＤＵＴ２００の第１及び第２のピンＤＱおよびＤＱＮに入力される波形を示し、第３行目は、第１及び第２のピンＤＱおよびＤＱＮ間の差動入力（ＤＱ−ＤＱＮ）の波形を示す。シングルエンドでの駆動になるため、コモンモードが動いてしまうが、差動波形としては従来と何ら変わりは無く、ＤＵＴ２００が十分な実力を持てば正常に入力できる。
【００５５】
出力波形については、図６のようになる。図６において、第１行目は、ＤＵＴ２００の第１及び第２のピンＤＱおよびＤＱＮから出力される波形を示し、第２行目は、第２の配線１０２から出力される出力信号ＤＱ＿ｏと第３の配線１０３から出力される出力信号ＤＱＮ＿ｉｏの波形を示し、第３行目は、第２及び第３の配線１０２、１０３間の差動出力(ＤＱ＿ｏ−ＤＱＮ＿ｉｏ)の波形を示す。これは従来のＤＴＬボード１００Ａ（図２参照）と全く同様である。
【００５６】
差動入力特性を精度よく確認したい場合は、図７のように、第３のチャネル（Ｃｈ０３）３３０をドライバに使うことで、従来のＤＴＬボード１００Ａ(図２)と同様の波形(図５)を与えることが出来る。この場合、出力は、第２のチャネル（Ｃｈ０２）３２０だけでシングルエンドで確認するか、第３のチャネル（Ｃｈ０３）３３０をレシーバに戻して差動で確認することになる。
【実施例２】
【００５７】
次に、本発明の他の実施例について説明する。
【００５８】
出力もシングルエンドで受けることにすれば、図３の従来例のボード１００Ｂで、第１のピンＤＱを入力用、第２のピンＤＱＮを出力用とすることで、２つのチャネルで、伝播遅延を考慮せずに試験することが出来る。
【００５９】
以上、本発明について好ましい実施の形態について説明してきたが、本発明は上述した実施の形態に限定されず、本発明の趣旨（主題）を逸脱しない範囲内で種々の変形・変更が可能なのは勿論である。
【符号の説明】
【００６０】
１００    半導体測定装置（テストボード）
１０１〜１０４    配線
２００    半導体装置（被試験デバイス；ＤＵＴ）
ＤＱ    第１のピン
ＤＱＮ    第２のピン
３００    半導体試験装置
３１０〜３３０    チャネル
Ｄｒ１〜Ｄｒ３    ドライバ
Ｒｅ１〜Ｒｅ３    レシーバ
ＳＷ１〜ＳＷ３    スイッチ
４００    ソケットボード
ＶＴＸ    電源
Ｒ＿ＶＴＸ    終端抵抗
【図１】
2011089866.tif 000003
【図２】
2011089866.tif 000004
【図３】
2011089866.tif 000005
【図４】
2011089866.tif 000006
【図５】
2011089866.tif 000007
【図６】
2011089866.tif 000008
【図７】
2011089866.tif 000009