(57)【要約】【課題】複数のアナログ信号を扱っても、回路規模を小さくできる信号伝送装置を実現することを目的にする。【解決手段】本発明は、第１、第２のアナログ信号を受信する信号伝送装置に改良を加えたものである。本装置は、第１のアナログ信号を入力し、この第１のアナログ信号により三角波を発振する発振器と、この発振器の出力と第２のアナログ信号を入力し、第２のアナログ信号のレベルに比例したパルス幅変調信号に変換するパルス幅変調信号発生部と、このパルス幅変調信号発生部のパルス幅変調信号のデューティ比と周波数を求める信号処理部とを備えたことを特徴とする装置である。【選択図】図１
2011091469.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２のアナログ信号を受信する信号伝送装置において、
前記第１のアナログ信号を入力し、この第１のアナログ信号により三角波を発振する発振器と、
この発振器の出力と前記第２のアナログ信号を入力し、第２のアナログ信号のレベルに比例したパルス幅変調信号に変換するパルス幅変調信号発生部と、
このパルス幅変調信号発生部のパルス幅変調信号のデューティ比と周波数を求める信号処理部と
を備えたことを特徴とする信号伝送装置。
【請求項２】
前記パルス幅変調信号発生部と前記信号処理部との間に、パルス幅変調信号発生部と信号処理部とを絶縁する絶縁素子を設けたことを特徴とする請求項１記載の信号伝送装置。
【請求項３】
前記パルス幅変調信号発生部は、前記発振器の出力と前記第２のアナログ信号とを比較し、第２のアナログ信号のレベルに比例したパルス幅変調信号に変換する比較器であることを特徴とする請求項１または２記載の信号伝送装置。
【請求項４】
前記信号処理部は、
前記パルス幅変調信号発生部の出力をサンプリングするサンプラと、
このサンプラの出力から、パルス幅変調信号のデューティ比と周波数を演算する演算処理部と
を設けたことを特徴とする請求項１〜３のいずれかに記載の信号伝送装置。
【請求項５】
第１、第２のアナログ信号を送信する信号伝送装置において、
前記第１のアナログ信号の値に対応した周波数変調され、前記第２のアナログ信号の値に対応したデューティ比のパルス幅変調信号を出力する信号処理部と、
この信号処理部のパルス幅変調信号の復調を行い、前記第１のアナログ信号を出力するＦＭ復調器と、
前記信号処理部のパルス幅変調信号を入力し、前記第２のアナログ信号を出力する積分器と
を備えたことを特徴とする信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号を受信または送信する信号伝送装置に関し、複数のアナログ信号を扱っても、回路規模を小さくできる信号伝送装置に関するものである。
【背景技術】
【０００２】
プラント監視システムでは、プラントのフィールド機器からアナログ信号を受信している。この受信には、パルス幅変調（以下ＰＷＭ）Ａ／Ｄ変換器が用いられ、アナログ信号を三角波により、パルス幅変調し、デジタル信号に変換している。このような装置は、下記特許文献１，２に示されている。以下、プラント監視システムに用いられる信号伝送装置を説明する。
【０００３】
図８において、発振器１１は三角波を発生する。比較器１２は、アナログ信号を入力し、発振器１１の出力と比較し、パルス幅変調（ＰＷＭ）信号を出力する。絶縁素子１３は、例えばフォトカプラで、比較器１２の出力を入力する。サンプラ１４は、例えば１ビットのＡ／Ｄコンバータで、絶縁素子１３の出力を入力する。演算処理部１５は、サンプラ１４の出力を入力し、ＰＷＭ信号のデューティ比を求める。
【０００４】
このような装置の動作を、図９を用いて説明する。比較器１２が、アナログ信号ａと発振器１１の三角波ｂとを比較し、絶縁素子１３を介して、ＰＷＭ信号ｃをサンプラ１４に出力する。そして、サンプラ１４が、三角波ｂより高周波のクロックで、ＰＷＭ信号ｃをサンプリングし、演算処理部１５に出力する。演算処理部１５は、ハイ区間とロウ区間のカウントを行い、ＰＷＭ信号ｃのデューティ比を求め、アナログ信号ａのデジタル値を求める。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−３１６２１７号公報
【特許文献２】特開平４−３３６７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような信号伝送装置では、１入力信号ごとにＰＷＭＡ／Ｄ変換を行う構成を必要としてしまい、大規模のプラント制御では、多点入出力が求められるが、回路規模が大きくなってしまうという問題点があった。
【０００７】
そこで、本発明の目的は、複数のアナログ信号を扱っても、回路規模を小さくできる信号伝送装置を実現することにある。
【課題を解決するための手段】
【０００８】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
第１、第２のアナログ信号を受信する信号伝送装置において、
前記第１のアナログ信号を入力し、この第１のアナログ信号により三角波を発振する発振器と、
この発振器の出力と前記第２のアナログ信号を入力し、第２のアナログ信号のレベルに比例したパルス幅変調信号に変換するパルス幅変調信号発生部と、
このパルス幅変調信号発生部のパルス幅変調信号のデューティ比と周波数を求める信号処理部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
前記パルス幅変調信号発生部と前記信号処理部との間に、パルス幅変調信号発生部と信号処理部とを絶縁する絶縁素子を設けたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記パルス幅変調信号発生部は、前記発振器の出力と前記第２のアナログ信号とを比較し、第２のアナログ信号のレベルに比例したパルス幅変調信号に変換する比較器であることを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
前記信号処理部は、
前記パルス幅変調信号発生部の出力をサンプリングするサンプラと、
このサンプラの出力から、パルス幅変調信号のデューティ比と周波数を演算する演算処理部と
を設けたことを特徴とするものである。
請求項５記載の発明は、
第１、第２のアナログ信号を送信する信号伝送装置において、
前記第１のアナログ信号の値に対応した周波数変調され、前記第２のアナログ信号の値に対応したデューティ比のパルス幅変調信号を出力する信号処理部と、
この信号処理部のパルス幅変調信号の復調を行い、前記第１のアナログ信号を出力するＦＭ復調器と、
前記信号処理部のパルス幅変調信号を入力し、前記第２のアナログ信号を出力する積分器と
を備えたことを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、以下のような効果がある。
請求項１〜４によれば、第１のアナログ信号により発振器が三角波を発振し、この三角波と第２のアナログ信号とをによりパルス幅変調信号発生部が、パルス幅変調信号を出力し、信号処理部がパルス幅変調信号のデューティ比と周波数を演算するので、第１、第２のアナログ信号を扱っても、第１、第２のアナログ信号のデジタル値を同時に得ることができ、回路規模を小さくできる。
【００１０】
請求項５によれば、信号処理部が、第１、第２のアナログ信号の値に基づいて、パルス幅変調信号を出力し、このパルス幅変調信号を、ＦＭ復調器が復調を行い、積分器が積分を行い、第１、第２のアナログ信号を出力するので、第１、第２のアナログ信号を扱っても、回路規模を小さくできる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示したタイミングチャートである。
【図３】サンプラ４の動作を示したタイミングチャートである。
【図４】デューティ比または周期と、アナログ信号との関係を示した図である。
【図５】図１に示す装置のＶＣＯ１の三角波が歪んだ場合のタイミングチャートである。
【図６】第２のアナログ信号とＰＷＭ信号のデューティ比との関係を示した図である。
【図７】本発明の第２の実施例を示した構成図である。
【図８】従来の信号伝送装置を示した構成図である。
【図９】図８に示す装置の動作を示したタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
【００１３】
図１において、電圧制御型発振器（ＶＣＯ）１は第１のアナログ信号を入力し、この第１のアナログ信号により三角波の発振を行う。比較器２はパルス幅変調信号発生部で、ＶＣＯ１の出力と第２のアナログ信号とを比較し、第２のアナログ信号のレベルに比例したＰＷＭ信号に変換する。絶縁素子３は、例えばフォトカプラで、比較器２の出力を入力する。サンプラ４は、例えば１ビットのＡ／Ｄコンバータまたはフリップフロップで、絶縁素子３の出力をサンプリングする。演算処理部５は、サンプラ４の出力から、ＰＷＭ信号のデューティ比と周波数を演算する。ここで、サンプラ４と演算処理部５とが、信号処理部となる。
【００１４】
このような装置の動作を、図２を用いて説明する。図２は図１に示す装置の動作を示したタイミングチャートで、第２のアナログ信号ａのレベルが一定（ＶＣＯ１の三角波ｂ１，ｂ２の振幅の中間レベル）とする。そして、図２（Ａ）は三角波ｂ１の周波数がｆ（ｆ：実数）Ｈｚ、図２（Ｂ）は三角波ｂ２の周波数が２ｆＨｚの場合を示す。
【００１５】
図２（Ａ）に示されるように、ＶＣＯ１が第１のアナログ信号を入力し、第１のアナログ信号により電圧制御され、ｆＨｚの三角波ｂ１を発振する。この三角波ｂ１を比較器２に入力し、第２のアナログ信号ａと比較し、第２のアナログ信号ａのレベルに比例し、デューティ比が５０％のＰＷＭ信号ｃ１を出力する。そして、サンプラ４が、図３に示すように、ＰＷＭ信号ｃ１より高周波のクロックで、ＰＷＭ信号ｃ１をサンプリングし、演算処理部５に出力する。演算処理部５は、ＰＷＭ信号ｃ１のハイ区間とロウ区間のサンプリング数のカウントを行い、ＰＷＭ信号ｃ１の周期（ＰＷＭ信号ｃ１のハイ、ロウ区間のサンプリング数）、デューティ比（（ＰＷＭ信号ｃ１のハイ区間のサンプリング数）／（ＰＷＭ信号ｃ１のハイ、ロウ区間のサンプリング数））を求め、図４（Ａ），（Ｂ）の関係により、第１、第２のアナログ信号のデジタル値を求める。
【００１６】
ここで、図５に示されるように、ＶＣＯ１が発振する三角波ｂ１が、破線で示されるように歪みが生じた場合、比較器２が出力するＰＷＭ信号ｃ１は、時刻ｔ１で立ち上がるべきところ、時刻ｔ０で立ち上がり、誤差が生じてしまう。そこで、演算処理部５は、第２のアナログ信号とデューティ比との関係を予め測定した結果による重み付け等により、図６に示されるように、デューティ比の補正を行い、デジタル値を求める。
【００１７】
次に、図２（Ｂ）に示されるように、第１のアナログ信号が変化し、ＶＣＯ１に入力されると、２ｆＨｚの三角波ｂ２を出力する。この三角波ｂ２を比較器２が入力し、第２のアナログ信号ａと比較し、第２のアナログ信号ａのレベルに比例し、デューティ比が５０％のＰＷＭ信号ｃ２を出力する。そして、サンプラ４が、ＰＷＭ信号ｃ２より高周波のクロックで、ＰＷＭ信号ｃ２をサンプリングし、演算処理部５に出力する。演算処理部５は、ＰＷＭ信号ｃ２のハイ区間とロウ区間のサンプリング数のカウントを行い、ＰＷＭ信号ｃ２の周期、デューティ比を求め、図４（Ａ），（Ｂ）の関係により、第１、第２のアナログ信号のデジタル値を求める。
【００１８】
このように、第１のアナログ信号によりＶＣＯ１が三角波を発振し、この三角波と第２のアナログ信号とを比較器が比較を行い、ＰＷＭ信号を出力し、絶縁素子３、サンプラ４を介して、演算処理部５がＰＷＭ信号のデューティ比と周波数を演算するので、第１、第２のアナログ信号を同時に混在して扱っても、第１、第２のアナログ信号のデジタル値を、各々独立して、無関係に、同時に得ることができ、回路規模を小さくできる。
【００１９】
次に、第２の実施例を図７に示し説明する。図７は本発明の第２の実施例を示した構成図である。
【００２０】
図７において、演算処理部６は、第１のアナログ信号の値に対応した周波数変調され、第２のアナログ信号の値に対応したデューティ比のＰＷＭ信号を出力する。１ビットのＤ／Ａコンバータ７は、演算処理部６の出力をアナログ信号に変換する。絶縁素子８は、例えばフォオカプラで、Ｄ／Ａコンバータ７の出力を入力する。ＦＭ（Frequency Modulation）復調器９は、絶縁素子８の出力を入力し、ＰＷＭ信号の復調を行い、第１のアナログ信号を出力する。積分器１０は、絶縁素子８の出力を入力し、第２のアナログ信号を出力する。ここで、演算処理部６とＤ／Ａコンバータ７とが信号処理部となる。
【００２１】
このような装置の動作を以下に説明する。演算処理部６が、第１、第２のアナログ信号の値に基づいて、ＰＷＭ信号の周期とデューティ比を演算し、ＰＷＭ信号を出力する。このＰＷＭ信号をＤ／Ａコンバータ７が、アナログ変換し、絶縁素子８を介して、ＦＭ復調器９、積分器１０に出力する。そして、ＦＭ復調器９が、Ｄ／Ａコンバータ７からの出力を復調し、第１のアナログ信号として出力する。また、積分器１０が、Ｄ／Ａコンバータ７からの出力を積分し、第２のアナログ信号として出力する。
【００２２】
このように、演算処理部６が、第１、第２のアナログ信号の値に基づいて、ＰＷＭ信号を出力し、このＰＷＭ信号を、ＦＭ復調器９が復調を行い、積分器１０が積分を行い、第１、第２のアナログ信号を出力するので、第１、第２のアナログ信号を同時に混在して扱っても、これに応じた値を各々独立して無関係に得ることができ、回路規模を小さくできる。
【００２３】
なお、本発明はこれに限定されるものではなく、サンプラ４を示したが、絶縁素子３の出力とクロックとを入力し、演算処理部５に出力するＡＮＤゲートでもよい。
【００２４】
また、絶縁素子３，８を設けた構成を示したが、絶縁する必要がなければ設ける必要はない。
【００２５】
そして、発振器として、ＶＣＯ１を示したが、第１のアナログ信号により三角波を発振できればどのような発振器でもよい。
【符号の説明】
【００２６】
１  ＶＣＯ
２  比較器
３，８  絶縁素子
４  サンプラ
５，６  演算処理部
７  Ｄ／Ａコンバータ
９  ＦＭ復調器
１０  積分器
【図１】
2011091469.tif 000003
【図２】
2011091469.tif 000004
【図３】
2011091469.tif 000005
【図４】
2011091469.tif 000006
【図５】
2011091469.tif 000007
【図６】
2011091469.tif 000008
【図７】
2011091469.tif 000009
【図８】
2011091469.tif 000010
【図９】
2011091469.tif 000011