(57)【要約】【課題】ＰＷＭ制御したパルス電流を供給してＬＥＤを点滅するＬＥＤ発光装置であって、ＬＥＤ発光の精密で安定した制御が容易にでき、同期かつ複雑な制御も可能なＬＥＤ発光装置を提供すること。【解決手段】  電源回路部３は、整流用ダイオードブリッジ１１により全波整流し、谷埋め回路部１３により全波整流波形を谷埋めし、電圧検出部３７はＬＥＤ回路部５への入力電圧又はＬＥＤ回路部の出力電圧の少なくとも一方の電圧を検出し、検出した電圧をＡＤ変換して数値化し、デジタル制御部（ＣＰＵ）１７はＰＷＭ制御のデューテイ比Ｄｕを下記式１により演算し、Ｄｕ=Ａ×Ｄｋ×（ＶＯ／ＶＬ）・・・式１  ＰＷＭ制御のデューテイ比Ｄｕに基づいてデジタル制御部１７がスイッチング素子１５をＯＮ、ＯＦＦすることにより、ＬＥＤを点滅する。【選択図】図１
2011228325.tif 000002
【特許請求の範囲】
【請求項１】
１個又は複数個のＬＥＤからなるＬＥＤ回路部と、ＬＥＤ回路部にパルス電流を供給する電源回路部とを備え、電源回路部は、交流電流が入力される入力端子間に設けて全波整流する整流用ダイオードブリッジと、ダイオードブリッジの出力端に設けて全波整流波形を谷埋めする谷埋め回路部と、谷埋め回路部の出力端に設けたスイッチング素子と、ＬＥＤ回路部への入力電圧又はＬＥＤ回路部の出力電圧の少なくとも一方の電圧を検出する電圧検出部と、スイッチング素子をＯＮ、ＯＦＦ制御するデジタル制御部とを備え、電圧検出部は検出した電圧をＡＤ変換して数値化し、デジタル制御部はＰＷＭ制御のデューテイ比Ｄｕを下記式１により演算し、
Ｄｕ=Ａ×Ｄｋ×（ＶＯ／ＶＬ）・・・式１
（Ｄｋは予め設定したデューテイ比、ＶＯは前記電圧検出部で検出するべき基準電圧、ＶＬは前記電圧検出部で検出した検出電圧、Ａは係数）
ＰＷＭ制御のデューテイ比Ｄｕに基づいてデジタル制御部がスイッチング素子をＯＮ、ＯＦＦすることにより、ＬＥＤを点滅することを特徴とするＬＥＤ発光装置。
【請求項２】
スイッチング素子は、ゲートに複数のビットを設けたＦＥＴであり、各ビットに２値の電圧を段階的に付与してゲート電圧にすることにより、ＰＷＭ制御されたパルス電流波形を滑らかにしてあることを特徴とする請求項１に記載のＬＥＤ発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ；発光ダイオード）を用いて表示、照明や通信を行うＬＥＤ発光装置に係り、特に、交流電源に直接接続（直結）可能なＬＥＤ発光装置に関するものである。
【背景技術】
【０００２】
近年、表示や照明等としてＬＥＤ発光装置が普及している。この種のＬＥＤ発光装置において、発明者らは、特許文献１で、ＬＥＤにパルス波形の電流を付与してＬＥＤを点滅させることにより、高効率で低損失となるＬＥＤ発光装置を提案した。
【０００３】
この特許文献１のＬＥＤ発光装置では、スイッチング素子を所定の周期とデューティでＯＮ、ＯＦＦすることによるパルス駆動を行い、且つ入力電圧と電流検出回路部からの検知信号に基づいて、１パルス当たりの平均電流が一定値となるように、ＰＷＭ制御したパルス電流をＬＥＤに供給することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４３５３６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来のＬＥＤ発光装置は、オペアンプとロジック回路などで構成したアナログ制御によりＰＷＭを加えていたので、精密で安定した動作や調光が困難であり、可視光通信などのための複雑な制御や同期が不可能であった。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、ＰＷＭ制御したパルス電流を供給してＬＥＤを点滅するＬＥＤ発光装置であって、ＬＥＤ発光の精密で安定した制御が容易にでき、同期かつ複雑な制御も可能なＬＥＤ発光装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１に記載の発明は、１個又は複数個のＬＥＤからなるＬＥＤ回路部と、ＬＥＤ回路部にパルス電流を供給する電源回路部とを備え、電源回路部は、交流電流が入力される入力端子間に設けて全波整流する整流用ダイオードブリッジと、ダイオードブリッジの出力端に設けて全波整流波形を谷埋めする谷埋め回路部と、谷埋め回路部の出力端に設けたスイッチング素子と、ＬＥＤ回路部への入力電圧又はＬＥＤ回路部の出力電圧の少なくとも一方の電圧を検出する電圧検出部と、スイッチング素子をＯＮ、ＯＦＦ制御するデジタル制御部とを備え、電圧検出部は検出した電圧をＡＤ変換して数値化し、デジタル制御部はＰＷＭ制御のデューテイ比Ｄｕを下記式１により演算し、
Ｄｕ=Ａ×Ｄｋ×（ＶＯ／ＶＬ）・・・式１
（Ｄｋは予め設定したデューテイ比、ＶＯは前記電圧検出部で検出するべき基準電圧、ＶＬは前記電圧検出部で検出した検出電圧、Ａは係数）
ＰＷＭ制御のデューテイ比Ｄｕに基づいてデジタル制御部がスイッチング素子をＯＮ、ＯＦＦすることにより、ＬＥＤを点滅することを特徴とする。
尚、複数個のＬＥＤの接続には、並列接続、直列接続、並列と直列を組み合わせた接続を含む。
【０００８】
請求項２に記載の発明は、請求項１に記載の発明において、スイッチング素子は、ゲートに複数のビットを設けたＦＥＴであり、各ビットに２値の電圧を段階的に付与してゲート電圧にすることにより、ＰＷＭ制御されたパルス電流波形を滑らかにしてあることを特徴とする。
ＦＥＴは電界効果トランジスタ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｎｓｉｓｔｏｒ）である
【発明の効果】
【０００９】
請求項１に記載の発明によれば、交流を電源として、所定の周期とデューテイ比でＰＷＭ制御したパルス電流をＬＥＤに供給してＬＥＤを点滅させることができる。しかも本発明では、パルスのディーティや周期の制御、即ち時間軸制御にデジタル制御を用いている。従来はここにオペアンプとロジック回路などの組み合わせによるアナログ制御を使用していたが、明確な数値化と定式化を行わないアナログ動作であるため、複雑な制御や同期、精密なパラメータ設定、動作安定化が困難であった。本発明のデジタル制御では、フィードバック用に取得した電圧をＡＤ変換したデータとし、これをもとに（式１）の数値演算を行うことで、精密安定動作、調整を容易とする。さらに可視光通信における光変調や同期、リニア調光など、アナログでは不可能であった複雑な制御が可能となる。本発明のデジタル制御素子として、ＤＳＰ(Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ)やマイクロコンピュータを用い、全動作をファームウエアとして記述することにより、改良や仕様変更の際にはファームウエアの差し替えだけで対応でき、回路変更は不要となる。
【００１０】
ＬＥＤ回路部への入力電圧又はＬＥＤ回路部の出力電圧の少なくとも一方の電圧ＶＬを検出し、デジタル制御部は、予め設定した所定のデューテイ比Ｄｋに対し、基準電圧Ｖ０と検知電圧ＶＬの比を乗じてＰＷＭ制御のデューテイ比Ｄｕとしているので、フィードバックによる定電流制御ができる。即ち、検出電圧ＶＬが基準電圧Ｖ０  よりも大きい場合にはＰＷＭ制御のデューテイ比Ｄｕが小さくなり、検出電圧ＶＬが基準電圧Ｖ０  よりも小さい場合にはＰＷＭ制御のデューテイ比Ｄｕが大きくなり、パルス電流によりＬＥＤに付与する電流を一定にできる。このように、ＬＥＤに付与する電流をＰＷＭ制御による定電流としているので、パルス電流による体感上のちらつきを小さくし、ＬＥＤの熱暴走を防ぎ、順方向電流のばらつきを吸収することができる。
【００１１】
請求項２に記載の発明によれば、請求項１に記載の発明と同様な作用効果を奏すると共に、パルス電流波形を角のない滑らかな波形にすることにより、ノイズの原因となる高調波成分を抑え、放射損失が生じるのを低減できる。即ち、パルス電流波形の立ち上がりを急峻にすると、図７（ｂ）に示すようなスパイクＺが出てノイズや放射損失の原因になるが、本発明では、図７（ａ）に示すように、立ち上がり波形を滑らかにでき、ノイズや放射損失を低減できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施の形態に係るＬＥＤ発光装置の回路図である。
【図２】第１実施の形態に係るＬＥＤ発光装置における電圧波形とスイッチング素子の動作との関係を示すグラフである。
【図３】デジタル制御部のフローチャートである。
【図４】デジタル制御部の構成を示すブロック図である。
【図５】第２実施の形態に係るＬＥＤ発光装置の特徴部分を抜き出して示す回路図である。
【図６】第２実施形態の形態に係るＬＥＤ発光装置におけるデジタル制御部のフローチャートである。
【図７】パルス電流の波形の図であり、（ａ）は第２実施形態の形態に係るＬＥＤ発光装置のパルス電流の波形であり、（ｂ）は比較例の係るパルス電流の波形である。
【図８】本発明の変形例に係るＬＥＤ発光装置の回路図である。
【図９】本発明の変形例に係るＬＥＤ発光装置の回路図である。
【発明を実施するための形態】
【００１３】
以下に、図１〜図４を参照して本発明の第１実施形態を説明する。第１実施の形態に係るＬＥＤ発光装置は、表示用のＬＥＤ発光装置１である。このＬＥＤ発光装置１には、電源回路部３と、ＬＥＤ回路部５とが設けてあり、電源回路部３とＬＥＤ回路部５との間にはトランス７が設けてあり、電源回路部３からの電流はトランス７を介してＬＥＤ回路部５に流れるようになっている。
【００１４】
電源回路部３は、交流電流が入力される入力端子９ａ、９ｂ間に設けて全波整流する整流用ダイオードブリッジ１１と、ダイオードブリッジ１１の出力端に設けて全波整流波形を谷埋めする谷埋め回路１３と、スイッチング素子１５と、スイッチング素子１５のＯＮ、ＯＦＦを制御するデジタル制御部（ＣＰＵ）１７とを備えている。入力端子９ａ、９ｂの交流入力電圧は商用１００〜２３０Ｖの交流電圧である。
【００１５】
谷埋め回路１３は、整流用ダイオードブリッジ１１の出力端に接続されており、コンデンサ１９とダイオード２１とから構成されており、ダイオードブリッジ１１から出力された全波整流波形の電圧の谷を埋めている（図２（ａ）（ｂ）参照）。本実施の形態では、谷埋め回路１３の出力電圧をデジタル制御部１７での駆動電圧としても取り込む為、例えば、デジタル制御部１７の駆動電圧ＶＤＤ  の最小値２．５Ｖ程度まで谷埋めできれば良い。
【００１６】
谷埋め回路１３の出力端はトランス７を介してスイッチング素子１５に接続されていると共にデジタル制御回路１７の駆動電源回路１８に接続されている。デジタル制御部（ＣＰＵ）１７の駆動電源回路１８は、抵抗２３、ツェナーダイオード２５及びコンデンサ２７で構成されている。
スイッチング素子１５は、ＭＯＳ型ＦＥＴであり、ゲートがデジタル制御部１７に接続されており、デジタル制御部１７からゲート電圧を受けてＯＮ、ＯＦＦされるようになっている。
【００１７】
ＬＥＤ回路部５は、複数個のＬＥＤ３１が直列に接続してあり、シリーズ抵抗３３を介してダイオードブリッジ１１に接続されている。ＬＥＤ回路５の出力端には、その出力電圧ＶＬを検出する電圧検出部３７が設けてあり、電圧検出部３７は検出した電圧をＡ／Ｄ変換部３６でＡ/Ｄ（アナログ/デジタル変換）変換して、変換したデジタル信号をデジタル制御部１７に送っている。尚、符号３５は抵抗である。
【００１８】
図４に示すように、デジタル制御部（ＣＰＵ）１７は、検出電圧比較部３９、スタートアップデューテイ比設定部４１、ＰＷＭ制御用のデューテイ比設定部４３、ＰＷＭデューテイ比演算部４４、タイマー４２、ゲート電圧供給部４５及び調光部４６が設けてあり、検出電圧比較部３９は電圧検出部３７の検出デジタル信号を受けて予め設定してある許容最大電圧ＶＭＡＸ  及び許容最小電圧ＶＭＩＮと比較する。スタートアップデューテイ比設定部４１では、デジタル制御開始時に使用する為に仮に設定した所定のデューテイ比ＳＵが格納してあり、スタートアップ時にこのデューテイ比ＳＵでプログラムの駆動を開始する為のものである。デューテイ比設定部４３では、設定したデューテイ比Ｄｋを格納している。ゲート電圧供給部４５では「１」「０」の２値で所定時間ＯＮ、ＯＦするゲート電圧をスイッチング素子１５に出力するようになっている。
尚、本実施の形態では、デューテイ比設定部４３で設定するデューテイ比Ｄｋや調光部４６で計算に用いる係数Ｄｉｍ、その他の部位における数値の設定や変更はインターフェース４８を介して行うことができる。
【００１９】
次に、第１実施の形態の動作、作用効果を、図２及び図３を参照して説明する。図２（ａ）において、整流ダイオードブリッジ１１で得た全波電圧波形Ｅは、谷埋め回路部１３でピーク電圧の谷を電圧波形Ｆで示すように谷埋めし、図２（ｂ）で示すような電圧を得る。そして、スイッチング素子１５をＯＮ、ＯＦＦ動作することにより、図２（ｃ）に示すように、所定のデューテイ比のパルス電流を取り出す。
【００２０】
一方、図３に示すように、デジタル制御部（ＣＰＵ）１７では、ステップＳ１でメモリを初期化した後、ステップＳ２においてスタートアップデューテイ比設定部４１（図４参照）で設定されたデューテイ比ＳＵ（任意であるが、例えば、５０％）で所定時間ゲート電圧ＶＧを付与してスイッチング素子をＯＮにし、ステップＳ３において、１００％からデューテイ比（％）引いた時間ゲート電圧ＶＧを０にしてスイッチング素子１５をＯＦＦにする。そして、ステップＳ４及びステップＳ５において、予め設定した所定回数のスタートアップ（ステップＳ２〜Ｓ５）が成された後に、ステップＳ６で電圧検出部３７（図１参照）から検出電圧値ＶＬを受け取る。
【００２１】
次に、ステップＳ７で許容最大電圧ＶＭＡＸ  よりも検出電圧ＶＬが小さいか否かを判断し、小さい場合にはステップＳ８で検出電圧ＶＬが許容最小電圧ＶＭＩＮよりも大きいか否かを判断する。ＶＭＡＸ  及びＶＭＩＮは、トランスの設定、負荷や回路によっても異なり、基準電圧に対する所定の範囲に設定してある。例えば、基準電圧が０．３Ｖの場合、許容最大電圧ＶＭＡＸ  は１．５Ｖであり、許容最小電圧ＶＭＩＮは０．２Ｖである。
そして、ステップＳ７及びＳ８で検出電圧ＶＬが所定の範囲内にある場合には、ステップＳ９でＰＷＭ制御のデューテイ比Ｄｕを下記式１により演算する。
【００２２】
Ｄｕ=Ａ×Ｄｋ×（ＶＯ／ＶＬ）・・・式１
Ｄｋは予め設定したデューテイ比、ＶＯは前記電圧検出部で検出するべき基準電圧、  ＶＬ  は前記電圧検出部で検出した検出電圧、Ａは係数であり、係数Ａは、調光係数Ｄｉｍや回路に基づいて設定した所定の値である。調光係数Ｄｉｍは０〜１であり、調光しない場合は１である。
基準電圧ＶＯは、ＬＥＤを流れる電流ＩＦ  とＬＥＤのグランド間の抵抗によって決まる基準電圧である。
【００２３】
Ｄｋは、デューテイ比設定部４３から取得された値であり、例えば、５０％である。本実施の形態では、基準電圧ＶＯ  に対して検出電圧ＶＬを徐算した値をデューテイ比Ｄｋに乗算しているので、ＰＷＭ制御によるＬＥＤの定電流駆動を図ることができる。即ち、検出電圧ＶＬが大きい場合には予め設定したデューテイ比ＤｋよりもＰＷＭ制御するデューテイ比Ｄｕを小さくして点灯パルス電流を少なくし、検出電圧ＶＬが小さい場合には予め設定したデューテイ比ＤｋよりもＰＷＭ制御するデューテイ比Ｄｕを大きくして点灯パルス電流を多くすることにより、ＬＥＤ３１をフィードバック制御に基づく定電流点灯ができる。
そして、ステップＳ１０で演算されたデューテイ比Ｄｕ時間だけゲート電圧をＯＮにし、ステップＳ１１で１００からデューテイ比Ｄｕ（％）を引いた時間だけＯＦＦにする。
本実施の形態によれば、所定のデューテイ比でＬＥＤを点滅するので、パルス電流による体感上のちらつきを小さくし、ＬＥＤの熱暴走を防ぎ、順方向電流のばらつきを吸収することができる。
【００２４】
本実施の形態によれば、谷埋め回路により処理された電圧波形を、プログラムによるデジタル制御で、所定の周期のデューテイ比Ｄｕの矩形パルス電流をＬＥＤに供給できる。即ち、本実施の形態では、パルスのディーティや周期の制御、即ち時間軸制御にデジタル制御を用いている。デジタル制御では、フィードバック用に取得した電圧をＡＤ変換したデータとし、これをもとに数値演算を行うことで、精密安定動作、調整を容易とする。さらに可視光通信における光変調や同期、リニア調光など、アナログでは不可能であった複雑な制御が可能となる。
【００２５】
ＬＥＤ３１を点灯するパルス電流をデジタル制御で形成するので、デューティ比の設定値や調光係数等を変えることにより複雑な調光制御も容易にできる。更に、ＬＥＤを光通信に利用する為、デジタル制御部（ＣＰＵ）１７にＰＬＣ（Ｐｏｗｅｒ  Ｌｉｎｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）の機能を付加する場合でも同期や調光制御がし易い。
【００２６】
以下に本発明の他の実施の形態を説明するが、以下に説明する実施の形態において、上述の第１実施の形態と同一の作用効果を奏する部分には同一の符合を付することにより、その部分の説明を省略し、以下の説明では第１実施の形態と主に異なる点を説明する。
図５〜図７を参照して、第２実施の形態にかかるＬＥＤ発光装置を説明する。図５は、デジタル制御部１７とスイッチング素子１５との接続部を抜き出して示したものであり、スイッチング素子１５のゲートに複数のビット（第２実施の形態では３つのビット）Ｇ０、Ｇ１、Ｇ２を設けていることが第１実施の形態と異なっている。その他の回路構成は第１実施の形態と同様である。「２Ｒ」は抵抗Ｒの２倍の抵抗を意味する。
【００２７】
この第２実施の形態では、図６にステップＳ２１〜Ｓ２３示すように、各ビットＧ０、Ｇ１、Ｇ２毎に「０」「１」の２値の組み合わせとなるように、パルス電流波形の立ち上がりにおけるステップＳ２１〜Ｓ２３と、立ち下がりにおけるステップＳ２３〜Ｓ２４において各ビットＧ０、Ｇ１、Ｇ２からゲート電圧を順次付与することにより、図７（ａ）に示すような、角のない滑らかな矩形のパルス電流を形成できる。尚、図６においてステップＳ２２〜Ｓ２３時間は、ＰＷＭ制御のデューテイ比Ｄｕによるオン期間である。
【００２８】
パルス電流波形を、図７（ａ）に示すような角のない滑らかな波形にすることにより、図７（ｂ）のような角がある波形（急峻な波形）に比較して、ノイズの原因となる高調波成分が大きくなったり、放射損失が生じるのを低減できる。即ち、パルス電流波形の立ち上がり部を急峻にすると、図７（ｂ）に示すようなスパイクＺが出てノイズや放射損失の原因になるが、本発明ではパルス電流波形における立ち上がりや立下り波形を滑らかにできるので、ノイズや放射損失を低減できる。
【００２９】
本発明は上述した実施の形態に限らず、本発明の要旨を逸脱しない範囲で種々変形可能である。
【００３０】
例えば、図８に示すように、電圧検出部３６を電源回路部３の出力端に設けて、電源回路部３の出力電圧（換言すれば、ＬＥＤ回路部５への入力電圧）ＶＬＳで検出するものであっても良いし、図９に示すようにＬＥＤ回路部５の出力端と電源回路部３の出力端との両方に設けて、各電圧を検出してこれらの平均値を検出電圧ＶＬＳとするものであっても良い。尚、図９に示すようにＬＥＤ回路部５と電源回路部３との両方に電圧検出部３６を設けることにより、トランス一次側と二次側との同時監視をすることができる。また、図８及び図９に示す変形例では、電源回路部３（トランス一次側）に電圧検出部３６を設けているので、電源回路部３の電圧変動を直接監視することができる。
【００３１】
また、ＬＥＤ発光装置１の回路にインターフェースを設けないで、制御プログラムや各種制御値を固定にするものであっても良い。
整流用ダイオードブリッジ１１の出力である全波整流波形を谷埋めする谷埋め回路の代わりに、大容量のコンデンサを接続して平滑回路にしても良い。この場合大型のコンデンサが占めるスペースが必要で、また力率が低下する。
同様に、デジタル制御部（ＣＰＵ）の駆動電圧ＶＤＤも外部電源を用いてもよい。
本発明にかかるＬＥＤ発光装置は、画像表示器のバックライトや、光通信用に用いるものであってもよい。
上述した実施の形態において、電源回路部３に並列に設けた複数のスイッチング素子１５と、各スイッチング素子１５に対応するトランス７と、各トランス７に対応するＬＥＤ回路５とを設け、１つのデジタル制御部（ＣＰＵ）１７で、複数のスイッチング素子１５を順次駆動して、複数チャンネル駆動発光としても良い。
ＬＥＤは、一個のみであっても良いし、複数個のＬＥＤを並列接続や、直列及び並列を組合わせた接続にしてもよい。
【符号の説明】
【００３２】
１    ＬＥＤ発光装置
３    電源回路部
５    ＬＥＤ回路部
１１  整流用ダイオードブリッジ
１３  谷埋め回路
１５  スイッチング素子
１７  デジタル制御部（ＣＰＵ）
３１  ＬＥＤ
【図１】
2011228325.tif 000003
【図２】
2011228325.tif 000004
【図３】
2011228325.tif 000005
【図４】
2011228325.tif 000006
【図５】
2011228325.tif 000007
【図６】
2011228325.tif 000008
【図７】
2011228325.tif 000009
【図８】
2011228325.tif 000010
【図９】
2011228325.tif 000011