(57)【要約】【課題】ＰＷＭ信号をＤＣ信号に変換し、変換後のＤＣ信号に応じて出力を制御する方法において、ＰＷＭ信号の周波数を下げることなく、変換後のＤＣ信号の分解能を高める。【解決手段】ＰＷＭ信号を複数用いて、各ＰＷＭ信号をそれぞれＤＣ信号に変換し、変換後の各ＤＣ信号を合成することにより出力の分解能を高める。例えば、各ＰＷＭ信号をパルス幅に略比例するＤＣ信号に変換し、変換後のＤＣ信号を加算または乗算する。あるいは、各ＰＷＭ信号をパルス幅に対して非線形に変化するＤＣ信号に変換し、変換後のＤＣ信号を加算する。【選択図】図１
2011259323.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号をＤＣ信号に変換し、変換後のＤＣ信号に応じて出力を制御する方法において、ＰＷＭ信号を複数用いて、各ＰＷＭ信号をそれぞれＤＣ信号に変換し、変換後の各ＤＣ信号を合成することにより出力の分解能を高めることを特徴とする複数のＰＷＭ信号を用いて出力を制御する方法。
【請求項２】
請求項１において、各ＰＷＭ信号をパルス幅に略比例するＤＣ信号に変換し、変換後のＤＣ信号を加算または乗算することを特徴とする複数のＰＷＭ信号を用いて出力を制御する方法。
【請求項３】
請求項１において、各ＰＷＭ信号をパルス幅に対して非線形に変化するＤＣ信号に変換し、変換後のＤＣ信号を加算することを特徴とする複数のＰＷＭ信号を用いて出力を制御する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＰＷＭ信号を用いて出力を制御する方法に関するものであり、例えば、ＬＥＤ調光点灯装置の光出力を細かく制御する用途などに利用される。
【背景技術】
【０００２】
従来、ＰＷＭ信号をＤＣ信号に変換し、変換後のＤＣ信号に応じて出力を制御する方法が知られている。これは所定の周期でオンオフするＰＷＭ信号を、ＣＲ平滑回路などで構成されるローパスフィルタ回路に通すことで、平滑化されたＤＣ信号に変換し、変換後のＤＣ信号を出力の制御に利用するものである。
【０００３】
マイコン等のデジタル回路を用いてＰＷＭ信号を生成するＰＷＭ信号発生回路では、周波数が固定されたクロック源を分周してＰＷＭ信号を生成する。このため、変換後のＤＣ信号の分解能（分割の細かさ）は、ＰＷＭ信号発生回路のクロック源の周波数により制限される。
【０００４】
例えば、クロック源が２５６ｋＨｚの場合に、１ｋＨｚ、８ビットのＰＷＭ信号を作成すると、ＰＷＭ信号の変化は約０．４％刻みとなる。変換後のＤＣ電圧を０〜５Ｖ（フルスケール）で出力すると、ＤＣ電圧の分解能は約２０ｍＶとなる。分解能を約１０ｍＶにするには、ＰＷＭ信号を５００Ｈｚ、９ビットのように、また、分解能を約５ｍＶにするには、ＰＷＭ信号を２５０Ｈｚ、１０ビットのように、ＰＷＭ信号の周波数を下げて対応する必要がある。このようにＰＷＭ信号の周波数を下げた場合、変換後のＤＣ信号のリップルが大きくなる場合がある。リップルを小さくするには、ローパスフィルタを構成するＣＲ平滑回路の時定数を大きくする必要があり、出力を変化させるときの応答速度が低下することになる。
【０００５】
特許文献１（特開平２−１６８７２８号公報）には、第１のデジタル入力信号を第１のＰＷＭ信号に変換する第１のＰＷＭ変換器の出力と、第２のデジタル入力信号を第２のＰＷＭ信号に変換する第２のＰＷＭ変換器の出力を、アナログ加算器により加算し、アナログ加算器の出力よりアナログ信号が得られるようにしたＰＷＭ型Ｄ／Ａ変換器が開示されている。この特許文献１に開示されている技術は、ＰＷＭ信号同士をそのまま加算するものであり、ＰＷＭ信号をＤＣ信号に変換した後、変換後のＤＣ信号を加算するものではない。
【０００６】
特許文献２（特開平４−４６４１８号公報）には、８ビットのＤ／Ａ変換器の最下位ビット（ＬＳＢ）に８ビットのＰＷＭ信号を入力し、Ｄ／Ａ変換器のアナログ出力をフィルタ回路で平滑することにより、上位７ビットのＤ／Ａ変換結果に８ビットのＰＷＭ信号による変化を加算した実質１５ビットのアナログ信号を生成する技術が開示されている。この特許文献２に開示されている技術は、複数のＰＷＭ信号を利用するものではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−１６８７２８号公報
【特許文献２】特開平４−４６４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ＰＷＭ信号をＤＣ信号に変換し、変換後のＤＣ信号に応じて出力を制御する方法において、ＰＷＭ信号の周波数を下げることなく、変換後のＤＣ信号の分解能を高めることを課題とする。
【課題を解決するための手段】
【０００９】
請求項１の発明は、上記の課題を解決するために、ＰＷＭ信号をＤＣ信号に変換し、変換後のＤＣ信号に応じて出力を制御する方法において、ＰＷＭ信号を複数用いて、各ＰＷＭ信号をそれぞれＤＣ信号に変換し、変換後の各ＤＣ信号を合成することにより出力の分解能を高めることを特徴とするものである。
【００１０】
請求項２の発明は、請求項１記載の方法において、各ＰＷＭ信号をパルス幅に略比例するＤＣ信号に変換し、変換後のＤＣ信号を加算または乗算することを特徴とする。
【００１１】
請求項３の発明は、請求項１記載の方法において、各ＰＷＭ信号をパルス幅に対して非線形に変化するＤＣ信号に変換し、変換後のＤＣ信号を加算することを特徴とする。
【発明の効果】
【００１２】
請求項１〜３の発明によれば、ＰＷＭ信号を複数用いて、各ＰＷＭ信号をそれぞれＤＣ信号に変換し、変換後の各ＤＣ信号を合成するようにしたから、ＰＷＭ信号の周波数を低くすることなく、出力の分解能を高めることができる。
【００１３】
請求項２の発明によれば、各ＰＷＭ信号をパルス幅に略比例するＤＣ信号に変換し、変換後のＤＣ信号を加算または乗算するようにしたから、簡単な構成で実施できる。
【００１４】
請求項３の発明によれば、各ＰＷＭ信号をパルス幅に対して非線形に変化するＤＣ信号に変換し、変換後のＤＣ信号を加算するようにしたから、出力の分解能をさらに高めることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１の方法を実施するための装置の概略構成を示すブロック図である。
【図２】本発明の実施形態２の方法を実施するための装置の概略構成を示すブロック図である。
【図３】本発明の動作説明のための波形図である。
【図４】本発明が解決しようとする課題を説明するための波形図である。
【発明を実施するための形態】
【００１６】
（実施形態１）
図１は本発明の方法を実施するための装置の構成例である。１ａ，２ａはデジタル信号をＰＷＭ信号に変換するＰＷＭ変換部である。第１のＰＷＭ変換部１ａは、第１のデジタル信号（ＤＡＴＡ１）を第１のＰＷＭ信号（ＰＷＭ１）に変換する。第２のＰＷＭ変換部２ａは、第２のデジタル信号（ＤＡＴＡ２）を第２のＰＷＭ信号（ＰＷＭ２）に変換する。
【００１７】
１ｂ，２ｂはＰＷＭ信号をＤＣ信号に変換するＤＣ変換部である。各ＤＣ変換部は、例えば、ＣＲ平滑回路のようなローパスフィルタ回路により構成しても良い。第１のＤＣ変換部１ｂは、第１のＰＷＭ信号（ＰＷＭ１）を第１のＤＣ信号（Ｖ１）に変換する。第２のＤＣ変換部２ｂは、第２のＰＷＭ信号（ＰＷＭ２）を第２のＤＣ信号（Ｖ２）に変換する。
【００１８】
第１のＤＣ信号（Ｖ１）と第２のＤＣ信号（Ｖ２）は、アナログ信号の加算器３により加算されて、第３のＤＣ信号（Ｖ３）として出力される。第３のＤＣ信号（Ｖ３）は、例えば、ＬＥＤ調光点灯装置の光出力を規定する制御信号として利用される。
【００１９】
第１のＰＷＭ変換部１ａと第１のＤＣ変換部１ｂは、第１の信号伝送系１を構成しており、第２のＰＷＭ変換部２ａと第２のＤＣ変換部２ｂは、第２の信号伝送系２を構成している。
【００２０】
第１のデジタル信号（ＤＡＴＡ１）と第２のデジタル信号（ＤＡＴＡ２）は、１つのマイコンにより生成されて、２系統の信号伝送系１，２を介してＰＷＭ信号の形態で信号伝送されて、最終的に生成されるＤＣ信号（Ｖ３）により制御出力を規定するものである。
【００２１】
（実施形態２）
図２は本発明の方法を実施するための装置の他の構成例である。図１に示した実施形態１と同一の構成要素には同一の符号を付して重複する説明は省略する。本実施形態では、加算器３に代えて、乗算器４を備えている。第１のＤＣ信号（Ｖ１）と第２のＤＣ信号（Ｖ２）は、アナログ信号の乗算器４により乗算されて、第４のＤＣ信号（Ｖ４）として出力される。その他の構成および動作については、図１に示した実施形態１と同様である。
【００２２】
以下、第１のデジタル信号（ＤＡＴＡ１）と第２のデジタル信号（ＤＡＴＡ２）がそれぞれ８ビットのデジタル信号である場合に、最終的に生成されるＤＣ信号（Ｖ４）の分解能について説明する。
【００２３】
表１は、第１のデジタル信号（ＤＡＴＡ１）の値をｘ、第２のデジタル信号（ＤＡＴＡ２）の値をｙ、最終的に生成されるＤＣ信号（Ｖ４）の値をｆ（ｘ，ｙ）＝ｘ・ｙとした場合、出力の分解能は１７５７８通りとなることを示している。表１において、Ｎｏは何番目の階調であるかを意味している。
【００２４】
【表１】
2011259323.tif 000003
【００２５】
ＰＷＭ信号のパルス幅に対してリニアに電圧変化するＤＣ信号を乗算器４を用いて合成する場合、一般に、ｎビット、ｍ本の出力の組み合わせは（２n ）Ｃｍ通りであるから、ｌｏｇ2 （（２n ）Ｃｍ）ビット相当になる。ここで、ｎＣｒは組み合わせを意味する。
【００２６】
例えば、表１の例のように、８ビット、２本の出力の組み合わせの場合、（２8 ）Ｃ2 で３２６４０通り＝２14.994、つまり、１４．９９４ｂｉｔ≒１５ビット相当になる。ただし、実際には、乗算結果が同じになる組み合わせは除外されるので、１７５７８通りとなり、１４．１０ビット相当となる。
【００２７】
ここで、“乗算結果が同じになる組み合わせは除外される”とは、例えば、表１において、Ｎｏ．２５７の場合、ｘ＝２、ｙ＝１２８の組み合わせにより、ｆ（ｘ，ｙ）＝ｘ・ｙ＝２５６となっているが、ｘ＝４、ｙ＝６４の組み合わせや、ｘ＝８、ｙ＝３２の組み合わせや、ｘ＝ｙ＝１６の組み合わせでも乗算結果が同じになるので、そのような組み合わせは除外されるという意味である。
【００２８】
このように、８ビットのデジタル信号（ＤＡＴＡ１）をＰＷＭ信号（ＰＷＭ１）の形態で信号伝送し、ＤＣ信号（Ｖ１）に変換した結果と、同じく８ビットのデジタル信号（ＤＡＴＡ２）をＰＷＭ信号（ＰＷＭ２）の形態で信号伝送し、ＤＣ信号（Ｖ２）に変換した結果とを乗算しても、８ビット＋８ビット＝１６ビットの分解能が得られるわけではなく、乗算結果が同じになる組み合わせは除外されることにより、１４．１０ビット相当の分解能しか得られない。
【００２９】
したがって、分解能だけに着目すれば、１６ビットのデジタル信号を１本のＰＷＭ信号により伝送した方が有利なように見えるが、その場合、ＰＷＭ信号の周期が長くなってしまう。
【００３０】
以下、この点について、図３と図４を用いて説明する。ここでは、説明を分かりやすくするために、１ｋＨｚ、２ビットのＰＷＭ信号の場合について説明する。
【００３１】
１ｋＨｚのＰＷＭ信号でデューティ：０／４〜４／４を表現したい場合、４ｋＨｚのクロック源を使用する。２ビットでは０／４〜３／４の４通りのパターンしか表現できないが、４／４の場合は特別な場合（ＰＷＭ信号が無いＨ出力一定の場合）として別に考え、合計で５通りのパターンを表現できることとする。
【００３２】
クロック源が４ｋＨｚで、１ｋＨｚ、２ビットのＰＷＭ信号を用いて７５％のデューティを表現しようとすると、７５％＝３／４なので、図３（ｂ）のような波形になる。このＰＷＭ信号をＤ／Ａ変換するのに、例えば、ＣＲ平滑回路を使用した場合、ＰＷＭ信号の振幅が例えば５Ｖｏ−ｐであるとすると、平滑後の波形は図３（ｃ）のようになる。
【００３３】
ここで、デューティを例えば８７．５％に変更しようとすると、８７．５％＝３．５／４となるが、３．５回分のＨ区間を出力することはできない。
【００３４】
そこで、ＰＷＭ信号を１ｋＨｚの周波数で出力することをあきらめ、周波数を０．５ｋＨｚにすると、図４のように、７／８＝８７．５％のデューティを出力することができる。この場合、５Ｖ×８７．５％＝４．３７５Ｖを表現できているが、ＰＷＭ信号の周期は２ｍｓとなる。
【００３５】
そうすると、１ｋＨｚのＰＷＭ信号と同等のリップル電圧を維持しながら、０．５ｋＨｚのＰＷＭ信号をＣＲ平滑回路でＤＣ変換するには、ＣＲの時定数を大きくしないといけない。ＣＲの時定数を１ｋＨｚの場合と同じままにすると、リップル電圧が大きくなる。
【００３６】
このように、ＰＷＭ信号を生成するクロック源の周波数が固定されている場合、ＰＷＭ信号のビット数を増やすと、ＰＷＭ信号の周波数が低くなり、ＤＣ変換する際に不都合が生じる。そこで、本発明では、周波数の高いＰＷＭ信号を複数用いて、各ＰＷＭ信号をそれぞれＤＣ信号に変換し、変換後の各ＤＣ信号を合成することにより出力の分解能を高めているのである。これにより、ＰＷＭ信号をＤＣ変換する際に用いるＣＲ平滑回路の時定数を小さく維持することができ、出力を変化させる際の応答性を高めることができる。
【００３７】
（実施形態２’）
本実施形態では、図３（ｂ）に例示した１ｋＨｚ、２ビットのＰＷＭ信号を２本用いて、７通りの出力制御を実現する例について説明する。装置の構成は図２と同じで良い。実際の回路では、乗算器４に入力されるＤＣ信号（Ｖ１）と（Ｖ２）は、それぞれ０〜１Ｖの範囲となるように正規化しても良い。また、最終のＤＣ信号（Ｖ４）は、例えば０〜５Ｖの範囲にするなどの電圧レベルの調整を適宜付加しても良い。
【００３８】
ＰＷＭ信号の分解能が２ビットの場合、先に述べたように、５通りのパターンしか表現できない。しかし、表２のように、２つのＰＷＭ信号をＤＣ変換した出力を合成すれば、合計で４×４＝１６通りの表現が可能となる。ただし、合成結果（ＰＷＭ１とＰＷＭ２の積）には重複があるため、実際に表現可能な出力は、０，１，２，３，４，６，９の７通りになる。
【００３９】
【表２】
2011259323.tif 000004
【００４０】
図３に示すように、２ビットのＰＷＭ信号が１本だけでは５通りしか表現できなかったが、表２に示すように、２本を合成することで、０〜９までのうちの７通りが表現できる。しかもＰＷＭ信号の周期を長くする必要は無い。
【００４１】
これに対して、図４に示すように、３ビットのＰＷＭ信号を１本用いれば、９通りの表現は可能となるが、その場合、ＰＷＭ信号の周期は長くなる。
【００４２】
（実施形態３）
実施形態１、２ではリニア出力をそのまま加算または乗算する例について説明したが、本実施形態では、複数本の関数出力を加算する場合について説明する。
【００４３】
表３の例では、第１のＰＷＭ信号（ＰＷＭ１）のパルス幅に比例するリニア出力がｘ、第２のＰＷＭ信号（ＰＷＭ２）のパルス幅に比例するリニア出力がｙである場合に、各ＰＷＭ信号のパルス幅に対して非線形に変化する関数値として、２x −１、２y −１を求めて、それらを加算した結果を示している。
【００４４】
第１のＰＷＭ信号（ＰＷＭ１）が２ビットである場合、そのリニア出力ｘは０、１、２、３の４通りである。同じく、第２のＰＷＭ信号（ＰＷＭ２）が２ビットである場合、そのリニア出力ｙは０、１、２、３の４通りである。これらを単純に加算すると、０、１、２、３、４、５、６の７通りしか表現できない。
【００４５】
しかしながら、表３に示すように、リニア出力ｘ、ｙをそれぞれ（２x −１）、（２y −１）のように関数化してから加算した場合、０、１、２、３、４、６、７、８、１０、１４の１０通りを表現できる。つまり、２ビットのＰＷＭ信号が１本だけでは５通りしか表現できなかったが、２本を合成することで、０〜１４までのうちの１０通りを表現できる。これならば、１ｋＨｚのＰＷＭ信号の周波数を落とすことなく、１ｋＨｚの複数本のＰＷＭ信号の出力を合成することで、出力の分解能を上げることができる。
【００４６】
【表３】
2011259323.tif 000005
【００４７】
（実施形態４）
実施形態３では、関数を加算する例として、（２x −１）を加算する場合について説明したが、別の実施形態として、ｘ2 を加算しても構わない。
【００４８】
例えば、３本のＰＷＭ信号のリニア出力ｘ、ｙ、ｚに対して、その関数出力ｘ2 、ｙ2 、ｚ2 を求めて、それら関数出力３本を加算して、自乗和＝ｘ2 ＋ｙ2 ＋ｚ2 を求める。この場合、リニア出力ｘ、ｙ、ｚが０〜１５（４ビット）なら、４０２通りで０〜６７５まで表現することができ、出力の上限を２５５とすれば、２１４通りで０〜２５４までの出力となる。
【００４９】
【表４】
2011259323.tif 000006
【００５０】
表４の例では、４ビットのＰＷＭ信号３本のリニア出力ｘ，ｙ，ｚの自乗和ｆ（ｘ，ｙ，ｚ）＝ｘ2 ＋ｙ2 ＋ｚ2 を求めることで、擬似的に８ビットリニア相当の分解能を実現できることが分かる。
【００５１】
これまで述べてきたことの繰り返しになるが、８ビットのＰＷＭ信号１本を用いる場合に比べると、ＰＷＭ信号の周期を短くできることが本発明の利点である。つまり、４ビットのＰＷＭ信号の周期は、８ビットのＰＷＭ信号の周期の１６分の１で済む利点がある。
【００５２】
（実施形態５）
実施形態４では、４ビットのＰＷＭ信号を複数本用いる例を説明したが、３ビットのＰＷＭ信号を複数本用いれば、各ＰＷＭ信号の周期はさらに半分にすることができる。
【００５３】
例えば、表５に示すように、リニア出力ｘ、ｙ、ｚが０〜７（３ビット）なら、８８通りで０〜１４７までの出力となる。ここでも、３本のＰＷＭ信号のリニア出力ｘ、ｙ、ｚに対して、その関数出力ｘ2 、ｙ2 、ｚ2 を求めて、それら関数出力３本を加算して、自乗和＝ｘ2 ＋ｙ2 ＋ｚ2 を求める。
【００５４】
【表５】
2011259323.tif 000007
【００５５】
なお、実施形態４または５において、自乗和を求める関数は、ｘ2 に限らず、（ｘ＋１）2 としても構わない。
【００５６】
（実施形態６）
実施形態５では、３ビットのＰＷＭ信号３本のリニア出力ｘ、ｙ、ｚの自乗和＝ｘ2 ＋ｙ2 ＋ｚ2 を求めたが、（２x −１）＋（２y −１）＋（２z −１）を求めても良い。
【００５７】
例えば、表６に示すように、リニア出力ｘ、ｙ、ｚが０〜７（３ビット）なら、９９通りで０〜３８１まで表現することができ、出力の上限を２５５とすれば、９３通りで０〜２５５までの出力となる。ここでは、３本のＰＷＭ信号のリニア出力ｘ、ｙ、ｚに対して、その関数出力２x −１、２y −１、２z −１を求めて、それら関数出力３本を加算して、ｆ（ｘ，ｙ，ｚ）＝２x ＋２y ＋２z −３を求めている。
【００５８】
【表６】
2011259323.tif 000008
【００５９】
以上のように、複数本のＰＷＭ信号をＤＣ変換した信号を加算する際に、ＰＷＭ信号のパルス幅に対してリニアにＤＣ変換を施した信号を加算するのではなく、パルス幅に対して自乗とか対数化のように何らかの非線形的な関数化を施してＤＣ変換した信号を加算することで、組み合わせのバリエーションが増えるので、分解能を高めることができる。
【００６０】
なお、実施形態３〜６では、ｘ2 または２x −１を複数加算する場合を示したが、これらはあくまでも関数化を施してから加算することの効果を説明するための例示に過ぎず、非線形の関数であれば、どのような関数を用いても構わない。
【００６１】
本発明の出力制御方法は、例えば、ＬＥＤのような光源をきめ細かく出力制御するＬＥＤ調光点灯装置などに利用することができる。
【符号の説明】
【００６２】
１ａ，２ａ  ＰＷＭ変換部
１ｂ，２ｂ  ＤＣ変換部
３    加算器
４    乗算器
【図１】
2011259323.tif 000009
【図２】
2011259323.tif 000010
【図３】
2011259323.tif 000011
【図４】
2011259323.tif 000012