(57)【要約】      （修正有）【課題】複数のピーク増幅器を有するＮ−Ｗａｙドハティ増幅器で利得歪、位相歪を増幅器効率の低下を招くことなく改善でき、部品点数を削減でき、回路の小型化・軽量化を実現できる。【解決手段】Ｎ−Ｗａｙドハティ増幅器の出力段に接続され、キャリア増幅器からの出力と複数のピーク増幅器からの出力とを合成するＮ−Ｗａｙドハティ増幅器用合成器であって、キャリア増幅器からの出力とピーク増幅器からの出力との合成点とキャリア増幅器との間に接続された第１λ／４線路と、合成点と出力端子との間に接続された第２λ／４線路とを有し、前記第１λ／４線路と前記第２λ／４線路とがストリップラインにて構成され、第１λ／４線路と第２λ／４線路が誘電体基板内に形成されてチップ状に構成されている。Ｎ−Ｗａｙ化によって本数が増加する位相調整線路とλ／４ラインを一体化することにより、小型化、部品点数の低減を実現する。【選択図】図１
2011091801.tif 000002
【特許請求の範囲】
【請求項１】
ドハティ増幅器の出力段に接続され、キャリア増幅器からの出力と複数のピーク増幅器からの出力を合成するドハティ増幅器用合成器であって、
前記キャリア増幅器からの出力と前記ピーク増幅器からの出力との合成点と前記キャリア増幅器との間に接続された第１λ／４線路と、前記合成点と出力端子との間に接続された第２λ／４線路とを有し、
前記第１λ／４線路と前記第２λ／４線路とがストリップラインにて構成され、且つ、前記第１λ／４線路と前記第２λ／４線路が誘電体基板内に形成されてチップ状に構成されていることを特徴とするドハティ増幅器用合成器。
【請求項２】
ドハティ増幅器の出力段に接続され、キャリア増幅器からの出力と複数のピーク増幅器からの出力を合成するドハティ増幅器用合成器であって、
前記キャリア増幅器からの出力と前記ピーク増幅器からの出力との合成点と前記複数のピーク増幅器との間に接続された第１のλ／４線路〜第（Ｎ−１）のλ／４線路と、前記合成点と出力端子との間に接続された第Ｎのλ／４線路とを有し、
前記第１のλ／４線路〜第（Ｎ−１）のλ／４線路と前記第Ｎのλ／４線路とがそれぞれストリップラインにて構成され、且つ、前記第１のλ／４線路〜第（Ｎ−１）のλ／４線路と前記第Ｎのλ／４線路とが誘電体基板内に形成されてチップ状に構成されていることを特徴とするドハティ増幅器用合成器。
【請求項３】
請求項１記載のドハティ増幅器において、
複数の前記ピーク増幅器からの出力と前記合成点までの電気長（Ｌ）がそれぞれ一定となる位相調整線路をそれぞれ形成し、前記第１λ／４をλ／４＋Ｌで形成したことを特徴とするドハティ増幅器用合成器。
【請求項４】
請求項２記載のドハティ増幅器において、 前記第１のλ／４線路〜第（Ｎ−１）のλ／４線路を互いに積層せしめると共に、その境界にシールド電極を設けたことを特徴とするドハティ増幅器用合成器。
【請求項５】
請求項１又は２記載のドハティ増幅器用合成器において、 前記誘電体基板のうち、回路基板設置面の反対面に複数の溝を設けたことを特徴とするドハティ増幅器用合成器。
【請求項６】
請求項１又は２記載のドハティ増幅器用合成器において、 前記誘電体基板にサーマルビアが形成されていることを特徴とするドハティ増幅器用合成器。
【請求項７】
請求項１又は２記載のドハティ増幅器用合成器において、 前記キャリア増幅器、前記ピーク増幅器からの各入力端子部にＤＣカットコンデンサが形成されていることを特徴とするドハティ増幅器用合成器。
【請求項８】
請求項１記載のドハティ増幅器用合成器において、 前記第２λ／４ラインと出力端子との間にドハティ増幅器出力モニタ用の方向性結合器が形成されていることを特徴とするドハティ増幅器用合成器。
【請求項９】
請求項２記載のドハティ増幅器用合成器において、
前記第Ｎのλ／４ラインと出力端子との間にドハティ増幅器出力モニタ用の方向性結合器が形成されていることを特徴とするドハティ増幅器用合成器。
【請求項１０】
請求項１記載のドハティ増幅器用合成器において、
前記第１λ／４ラインと電磁結合する第（Ｎ＋１）の線路を内蔵することで、前記第１λ／４線路における前記キャリア増幅器の出力の一部を抽出できるようにした方向性結合器を内蔵させたことを特徴とするドハティ増幅器用合成器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドハティ増幅器の出力段に接続され、キャリア増幅器からの出力とピーク増幅器からの出力を合成するドハティ増幅器用合成器に関する。
【背景技術】
【０００２】
近年、高速データ通信の要求が高まり、周波数利用効率向上の点からお互いに直交する複数キャリア（搬送波）を用いるＯＦＤＭ（直交周波数多重変調方式）が、無線ＬＡＮ、ＷｉＭＡＸ（商標）や地上波ディジタル放送で採用されている。しかし、ＯＦＤＭによる変調は多数のキャリアを用いているため、信号波形のピーク電力対平均電力比（ＰＡＰＲ）が高くなるという欠点がある。このようなマイクロ波信号の増幅には、増幅器の実動作時における平均電力と飽和電力の差であるバックオフを十分大きな値にする必要がある。その反面、増幅器はバックオフの大きな状態では効率が大幅に低下する。
【０００３】
このようなマイクロ波信号増幅を効率的に実現する技術としてドハティ増幅器が知られている。ドハティ増幅器の基本構成は、従来の増幅器相当の通常の電力増幅を行うキャリア増幅器に加えて、ある設定値以上の電力を増幅するピーク増幅器を含んだ構成となっている。キャリア増幅器は通常、Ａ級増幅器、ＡＢ級増幅器、及びＢ級増幅器等が用いられている。一方、ピーク増幅器はＢ級増幅器より電流を絞った状態で使用するＣ級増幅器等が用いられる。
【０００４】
キャリア増幅器は、一般に、λ／４のマイクロストリップラインの位相変換器とλ／４のマイクロストリップラインのインピーダンス変換器を介して負荷に接続される。このとき、出力電力が低レベルであれば通常増幅器用のキャリア増幅器のみが動作する。その時のキャリア増幅器の負荷インピーダンスは高い状態となる。出力電力レベルが高くなって所定の転移点を超えると、ピーク増幅器が動作して、結合している先のインピーダンス変換器に出力電力が流れ、実効インピーダンスを減少させ、キャリア増幅器を一定電圧に維持するために最大効率で動作する。このようにして、出力電力レベルが高いときは、キャリア増幅器とピーク増幅器が動作するので、全体として大きな飽和電力を得ることができる。
【０００５】
従来のドハティ増幅器の構成では、同一の出力特性を有する増幅器を２つ用いた構成となっているため、理論上、バックオフが６ｄＢのとき最大効率が得られる。しかしながら、伝送データの大容量化に伴いＯＦＤＭ変調がＷｉＭＡＸ（商標）、ＬＴＥ等のシステムで採用されつつある。これらのシステムでは効率向上のため６ｄＢより大きなバックオフを必要としている。
【０００６】
キャリア増幅器の動作点を下げたときに電力効率を向上させる方法としてピーク増幅器をＮ−１個並列に接続するＮ−Ｗａｙドハティ増幅器が知られている。Ｎ−Ｗａｙドハティ増幅器はＮ系統の並列構成において、１系統がキャリア増幅器の系統、Ｎ−１系統がピーク増幅器の系統になっている。Ｎ−Ｗａｙドハティ増幅器では、キャリア増幅器のみの動作時の負荷インピーダンスをさらに高くして、キャリア増幅器の出力を一定電圧に維持する範囲を拡大させることで、バックオフを大きくしたときの効率を改善することができる。理論上は２ＷＡＹのときは６ｄＢで最大効率となり、３−Ｗａｙのときは９．５ｄＢ、さらに４−Ｗａｙのときは１２ｄＢで最大効率となる。つまり、Ｎ−Ｗａｙドハティの最大効率は理論上バックオフが２０×ｌｏｇＮのときである。
【０００７】
従来の２−Ｗａｙドハティ増幅器用合成器では、例えば特許文献特開２００８−２５２２１５号公報に開示がある。この従来のドハティ増幅器用合成器は、ドハティ増幅器の出力に接続され、キャリア増幅器からの出力とピーク増幅器からの出力を合成する回路であって、キャリア増幅器からの出力とピーク増幅器からの出力との合成点とキャリア増幅器との間に接続された第１λ／４線路と、合成点との間に接続された第２λ／４線路とが誘電体基板内に形成されてチップ状に構成されていることを特徴としている。
【０００８】
しかし、ドハティ増幅器用合成器が搭載される回路基板の製造バラツキや実装時のバラツキにより、モニターからの出力、位相が変化を受け、デジタル回路による補正が十分に効果を発揮しない場合がある。特に、複数のピーク増幅器を設けるＮ−Ｗａｙドハティ増幅器は、複数のピーク増幅器からの出力信号を合成する際に、各増幅器出力間の位相調整を正確に行うのは困難であり、この場合、増幅器出力歪を規定の値に保持するため、増幅器効率を犠牲にせざるを得なかった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２５２２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明はこのような課題を考慮してなされたものであり、特に、複数のピーク増幅器を有するＮ−Ｗａｙドハティ増幅器で顕著な問題となる利得歪、位相歪を増幅器効率の低下を招くことなく改善することができ、また、部品点数を削減でき、回路の小型化・軽量化を実現することができるＮ−Ｗａｙドハティ増幅器用合成器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、ドハティ増幅器の出力段に接続され、キャリア増幅器からの出力と複数のピーク増幅器からの出力とを合成するドハティ増幅器用合成器であって、前記キャリア増幅器からの出力と前記ピーク増幅器からの出力との合成点と前記キャリア増幅器との間に接続された第１λ／４線路と、前記合成点と出力端子との間に接続された第２λ／４線路とを有し、前記第１λ／４線路と前記第２λ／４線路とがストリップラインにて構成され、且つ、前記第１λ／４線路と前記第２λ／４線路が誘電体基板内に形成されてチップ状に構成されていることを特徴とする。
【００１２】
第２の発明は、ドハティ増幅器の出力段に接続され、キャリア増幅器からの出力と複数のピーク増幅器からの出力とを合成するドハティ増幅器用合成器であって、前記キャリア増幅器からの出力と前記ピーク増幅器からの出力との合成点と前記複数のピーク増幅器との間に接続された第１のλ／４線路〜第（Ｎ−１）のλ／４線路と、前記合成点と出力端子との間に接続された第Ｎのλ／４線路とを有し、前記第１のλ／４線路〜前記第（Ｎ−１）のλ／４線路と前記第Ｎのλ／４線路とがストリップラインにて構成され、且つ、前記第１λ／４線路〜第（Ｎ−１）のλ／４線路と前記第Ｎのλ／４線路が誘電体基板内に形成されてチップ状に構成されていることを特徴とする。
【００１３】
第３の発明は、第１の発明に係るドハティ増幅器用合成器において、複数の前記ピーク増幅器からの出力と前記合成点までの各電気長（Ｌ）がそれぞれ一定となる複数の位相調整線路をそれぞれ形成し、前記第１λ／４線路をλ／４＋Ｌで形成したことを特徴とする。
【００１４】
第４の発明は、第２の発明に係るドハティ増幅器合成器において、前記第１のλ／４線路〜第（Ｎ−１）のλ／４線路を互いに積層せしめると共に、その境界にシールド電極を設けたことを特徴とする。
【００１５】
第５の発明は、第１の発明又は第２の発明に係るドハティ増幅器用合成器において、前記誘電体基板のうち、回路基板設置面の反対面に複数の溝を設けたことを特徴とする。
【００１６】
第６の発明は、第１の発明又は第２の発明に係るドハティ増幅器用合成器において、前記誘電体基板にサーマルビアが形成されていることを特徴とする。
【００１７】
第７の発明は、第１の発明又は第２の発明に係るドハティ増幅器用合成器において、前記キャリア増幅器、前記ピーク増幅器からの各入力端子部にＤＣカットコンデンサが形成されていることを特徴とする。
【００１８】
第８の発明は、第１発明に係るドハティ増幅器用合成器において、前記第２λ／４ラインと出力端子との間にドハティ増幅器出力モニタ用の方向性結合器が形成されていることを特徴とする。
【００１９】
第９の発明は、第２発明に係るドハティ増幅器用合成器において、前記第Ｎのλ／４ラインと出力端子との間にドハティ増幅器出力モニタ用の方向性結合器が形成されていることを特徴とする。
【００２０】
第１０の発明は、第１の発明に係るドハティ増幅器用合成器において、前記第１のλ／４ラインと電磁結合する第（Ｎ＋１）の線路を内蔵することで、前記第１λ／４線路におけるキャリア増幅器の出力の一部を抽出できるようにした方向性結合器を内蔵させたことを特徴とする。
【発明の効果】
【００２１】
本発明に係るドハティ増幅器用合成器は、複数のピーク増幅器を有するＮ−Ｗａｙドハティ増幅器で顕著な問題となる利得歪、位相歪を増幅器効率の低下を招くことなく改善することができ、また、部品点数を削減でき、回路の小型化・軽量化を実現することができる。
【発明を実施するための形態】
【００２２】
以下、本発明に係るドハティ増幅器用合成器の実施の形態例を図１ 〜 図４ を参照しながら説明する。
【００２３】
本発明では、図１に示すように、Ｎ−Ｗａｙ化によって本数が増加する位相調整線路とλ／４ラインを一体化することにより、基地局アンプに求められる小型化、部品点数の低減を実現するものである（第１発明、第３発明）。
【００２４】
また、図２に示すように、図１と等価な回路において、第（Ｎ−１）のλ／４線路とインピーダンス変換部を一体化することにより、小型化、部品点数の低減を実現するものである（第２発明、第４発明）。この場合、第１のλ／４線路〜第（Ｎ−１）のλ／４線路を集積する必要があるが、積層構造にすることにより、より一層の小型化を図ることができる（第４発明）。
【００２５】
ドハティ増幅器用合成器では、キャリア増幅器とピーク増幅器で増幅された高周波信号が重畳され、発熱しやすいため、放熱性を高めることが好ましい（第５発明、第６発明）。
【００２６】
ドハティ増幅器用合成器の前段には、キャリア増幅器及びピーク増幅器の各ドレイン端子が接続されるため、キャリア増幅器及びピーク増幅器の各ドレイン端子に供給される直流電力をドハティ増幅器用合成器と切り離し、高周波成分のみをドハティ増幅器用合成器に入力することを目的としてＤＣカットコンデンサを別途ドハティ増幅器用合成器の入力段に設置することが好ましい。この場合、小型化の観点から、ＤＣカットコンデンサとドハティ増幅器用合成器を一体化することが好ましい（第７発明）。
【００２７】
ドハティ増幅器のＡＭ／ＡＭ歪補正用信号、並びにＡＰ／ＰＭ歪（振幅位相歪）補正用信号をモニタするために、ドハティ増幅器の出力端子とドハティ増幅器用合成器の出力端子の間に方向性結合器を設置することが好ましい。この場合、小型化の観点から、ドハティ増幅器用合成器と方向性結合器を一体化することが好ましい（第８発明、第９発明）。
【００２８】
ドハティ増幅器のＡＭ／ＡＭ歪特性は、キャリア増幅器が飽和に差し掛かった後にピーク増幅器が動作を開始するという機構に起因して、変曲点を有する。この変曲点はドハティ増幅器の効率を高めるためにピーク増幅器の動作点を高出力側にするほど顕著になるため、増幅器に許容される値に歪を抑制するためには効率を犠牲にせざるを得なかった。キャリア増幅器の入力対出力特性に応じてキャリア増幅器のゲート電圧制御を行うことにより、キャリア増幅器のＡＭ／ＡＭ特性を改善でき、ドハティ増幅器としてのＡＭ／ＡＭ特性の変曲点を抑制することが可能となるため、低歪かつ高効率な増幅器とすることができる（第１０発明）。
【実施例】
【００２９】
（従来例）
従来、プリント配線基板上への電極パターンの引き回しによってドハティ増幅器用合成器を構成するようにしているため、ドハティ増幅器の小型化が困難であった。通常の２−ｗａｙ構成においても９４０ＭＨｚの場合、サイズは３１ｍｍ×４８ｍｍであった。
【００３０】
（実施例１）
図３は、図１に示す第１構成の具体例であって、４−ｗａｙドハティ増幅器用合成器を示す。第１のピーク増幅器〜第３のピーク増幅器からの各出力が入力される第１のピーク増幅器側入力端子２４（１）〜第３のピーク増幅器側入力端子２４（３）から合成点９までの線路の電気長（Ｌ）を一定にするため、誘電体基板１３内に合成点９を形成し、キャリア増幅器５の出力が入力されるキャリア増幅器側入力端子２３から合成点９までの線路長をλ／４＋Ｌにて設計した。ストリップ線路が１面で収まりきらない場合は、第１のピーク増幅器側入力端子２４（１）〜第３のピーク増幅器側入力端子２４（３）から合成点９までの線路を積層構造にすることにより６００ＭＨｚの低周波から４ＧＨｚまでの高周波に対し、サイズが９ｍｍ×７ｍｍであり、小型化が達成できた。その場合の挿入損失は、プリント配線基板上に作製した場合（従来例）に比較し、０．０５ｄＢ改善した。
【００３１】
（実施例２）
図４は、図２に示す第２構成の具体例であって、４−ｗａｙドハティ増幅器用合成器を示す。第１のピーク増幅器側入力端子２４（１）〜第３のピーク増幅器側入力端子２４（３）からキャリア増幅器側入力端子２３までの各線路長はそれぞれλ／４と一定であり、各λ／４線路は各層毎にストリップラインで形成される。実施例１と同様に、６００ＭＨｚの低周波から４ＧＨｚまでの高周波に対し、サイズが９ｍｍ×７ｍｍの小型化が達成できた。その場合の挿入損失は、プリント配線基板上に作製した場合（従来例）に比較し、０．０５ｄＢ改善した。上述した図３及び図４の例において、各層間にはそれぞれシールド電極が形成されている。また、出力端子１１の位置はあくまでも一例であって、線路長や仕様によって適宜変更することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明に係るドハティ増幅器用合成器の第１構成を示す回路図である。
【図２】図２は、本発明に係るドハティ増幅器用合成器の第２構成を示す回路図である。
【図３】図３は、図１に示す第１構成を示す電極パターン例を示す説明図である。
【図４】図４は、図２に示す第２構成を示す電極パターン例を示す説明図である。
【符号の説明】
【００３３】
１    ドハティ増幅器入力端子
２    信号分配器
３    λ／４線路
４    インピーダンス整合部
５    キャリア増幅器
６    ピーク増幅器
７    インピーダンス整合部
８    ドハティ増幅器用合成器
９    合成点
１０    第１λ／４線路
１１    ドハティ増幅器出力端子
１２    第２λ／４線路
１３    誘電体基板
２２    位相調整線路
２３    キャリア増幅器側入力端子
２５    ＮＣ端子
１３（１）〜（４）  第１層〜第４層
２０（１）〜２０（ｎ−１）  第１のλ／４線路〜第（Ｎ−１）のλ／４線路
２０（ｎ）  第Ｎのλ／４線路
２４（１）〜２４（３）  第１のピーク増幅器側入力端子〜第３のピーク増幅器側入力端子
【図１】
2011091801.tif 000003
【図２】
2011091801.tif 000004
【図３】
2011091801.tif 000005
【図４】
2011091801.tif 000006