(57)【要約】【課題】回生により消費電力を抑制する回路装置、電子機器及び電源供給方法等を提供すること。【解決手段】回路装置は、第１の電源電圧ＶＰと第２の電源電圧ＶＭを供給する電源回路１００と、第１の電源電圧ＶＰと第２の電源電圧ＶＭが供給されることで断熱的回路動作を行う論理回路２００と、を含む。電源回路１００が供給する第１の電源電圧ＶＰは、第１の基準電圧を基準電圧として周期的に変化する。電源回路１００が供給する第２の電源電圧ＶＭは、第２の基準電圧を基準電圧として周期的に変化する。電源回路１００は、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す第１の電源電圧ＶＰと第２の電源電圧ＶＭを共振により供給する。【選択図】      図４
2011109607.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と、
論理回路と、
を含み、
前記電源回路は、
第１の電源電圧と第２の電源電圧を前記論理回路に供給し、
前記電源回路が供給する前記第１の電源電圧は、
第１の基準電圧を基準電圧として周期的に変化し、
前記電源回路が供給する前記第２の電源電圧は、
第２の基準電圧を基準電圧として周期的に変化し、
前記電源回路は、
前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す前記第１の電源電圧と前記第２の電源電圧を共振により供給し、
前記論理回路は、
前記第１の電源電圧と前記第２の電源電圧が供給されることで断熱的回路動作を行うことを特徴とする回路装置。
【請求項２】
電源回路と、
論理回路と、
を含み、
前記電源回路は、
第１の電源電圧と第２の電源電圧を前記論理回路に供給し、
前記第１の電源電圧は、
第１の基準電圧を基準電圧として周期的に変化し、
前記第２の電源電圧は、
第２の基準電圧を基準電圧として周期的に変化し、
前記第１の電源電圧と前記第２の電源電圧は、
前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返し、
前記第２の電源電圧は、
前記第１の電源電圧の第１極大値と、前記第１極大値に続く第２極大値の間の期間に、極大値となり、前記第１の電源電圧の第１極小値と、前記第１極小値に続く第２極小値の間の期間に、極小値となり、
前記論理回路は、
前記第１の電源電圧と前記第２の電源電圧が供給されることで断熱的回路動作を行うことを特徴とする回路装置。
【請求項３】
請求項１または２において、
前記第１の基準電圧と前記第２の基準電圧は、
異なる基準電圧であることを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記論理回路は、
インバーターを含み、
前記インバーターの有する第１導電型トランジスターのソース電極には、他の能動素子を介さずに前記第１の電源電圧が供給され、
前記インバーターの有する第２導電型トランジスターのソース電極には、他の能動素子を介さずに前記第２の電源電圧が供給されることを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１の電源電圧と前記第２の電源電圧は、
互いに逆相の正弦波であることを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記論理回路は、
第１導電型トランジスターと第２導電型トランジスターを有し、
前記第１の電源電圧と前記第２の電源電圧の最小電圧差は、
前記第１の導電型トランジスターの閾値電圧及び前記第２の導電型トランジスターの閾値電圧より小さい電圧であることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記論理回路には、
前記第２の期間にエッジを有する入力信号が、入力されることを特徴とする回路装置。
【請求項８】
請求項１乃至６のいずれかにおいて、
前記第１の電源電圧と前記第２の電源電圧は、
互いに逆相の正弦波であり、
前記論理回路には、
前記第１の電源電圧と前記第２の電源電圧の電圧差が最小となるタイミングにエッジを有する入力信号が、入力されることを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記第１の電源電圧と前記第２の電源電圧は、
１つの共振回路により生成されることを特徴とする回路装置。
【請求項１０】
請求項９において、
前記共振回路は、キャパシターと、第１のインダクターと、第２のインダクターと、により構成され、
前記電源回路は、
前記共振回路の第１の出力ノードから前記第１の電源電圧を出力し、第２の出力ノードから前記第２の電源電圧を出力し、
前記キャパシターは、
前記第１の出力ノードと前記第２の出力ノードの間に設けられ、
前記第１のインダクターの一端は、
前記第１の出力ノードに接続され、
前記第２のインダクターの一端は、
前記第２の出力ノードに接続されることを特徴とする回路装置。
【請求項１１】
請求項１０において、
前記電源回路は、
前記第１の出力ノードに一端が接続される励振用トランジスター及び前記第２の出力ノードに一端が接続される励振用トランジスターの少なくとも一方を有することを特徴とする回路装置。
【請求項１２】
請求項１０または１１において、
前記電源回路は、
前記第１のインダクターの他端に対して前記第１の基準電圧を供給する第１の基準電圧生成回路と、
前記第２のインダクターの他端に対して前記第２の基準電圧を供給する第２の基準電圧生成回路と、
を有することを特徴とする回路装置。
【請求項１３】
請求項１０または１１において、
前記電源回路は、
第１の直流電圧で駆動する期間と第２の直流電圧で駆動する期間のデューティーが第１のデューティーに設定される第１のドライバーと、
前記第１の直流電圧で駆動する期間と前記第２の直流電圧で駆動する期間のデューティーが第２のデューティーに設定される第２のドライバーと、
を有し、
前記第１のドライバーは、
前記第１の基準電圧を設定するデューティーとして前記第１のデューティーが設定されて、第１の出力電圧を前記第１のインダクターの他端に出力し、
前記第２のドライバーは、
前記第２の基準電圧を設定するデューティーとして前記第１のデューティーと異なる前記第２のデューティーが設定されて、第２の出力電圧を前記第２のインダクターの他端に出力することを特徴とする回路装置。
【請求項１４】
請求項１乃至８のいずれかにおいて、
前記第１の電源電圧は、
第１の共振回路により生成され、
前記第２の電源電圧は、
第２の共振回路により生成されることを特徴とする回路装置。
【請求項１５】
請求項１４において、
前記第１の共振回路は、第１のキャパシターと、第１のインダクターと、により構成され、
前記第２の共振回路は、第２のキャパシターと、第２のインダクターと、により構成され、
前記電源回路は、
前記第１の共振回路の第１の出力ノードから前記第１の電源電圧を出力し、前記第２の共振回路の第２の出力ノードから前記第２の電源電圧を出力し、
前記第１のキャパシターは、
前記第１の出力ノードと接地ノードとの間に設けられ、
前記第１のインダクターの一端は、
前記第１の出力ノードに接続され、
前記第２のキャパシターは、
前記第２の出力ノードと前記接地ノードとの間に設けられ、
前記第２のインダクターの一端は、
前記第２の出力ノードに接続されることを特徴とする回路装置。
【請求項１６】
請求項１乃至１５のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【請求項１７】
論理回路に電源電圧を供給する電源供給方法であって、
前記論理回路が断熱的回路動作を行うための第１の電源電圧と第２の電源電圧を前記論理回路に供給し、
前記第１の電源電圧として、第１の基準電圧を基準電圧として周期的に変化する電圧を供給し、
前記第２の電源電圧として、第２の基準電圧を基準電圧として周期的に変化する電圧を供給し、
前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す前記第１の電源電圧と前記第２の電源電圧を共振により供給することを特徴とする電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電子機器及び電源供給方法等に関する。
【背景技術】
【０００２】
論理回路の消費電力を抑制する技術として、断熱的論理回路が知られている（例えば、特許文献１に記載の技術）。この断熱的論理回路では、電源電圧を変化させることでトランジスターのドレイン損失での電力消費を抑制する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３２５０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、断熱的論理回路に電源電圧を供給する電源回路が、電力回生を行わない場合には、消費電力を十分に抑制できなくなってしまう。すなわち、断熱的論理回路から電源回路にリカバリーされた電荷が、電源回路で回生されることなく消費されることで、電源回路における消費電力が増大してしまう。
【０００５】
本発明の幾つかの態様によれば、電力回生により消費電力を抑制する回路装置、電子機器及び電源供給方法等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、電源回路と、論理回路と、を含み、前記電源回路は、第１の電源電圧と第２の電源電圧を前記論理回路に供給し、前記電源回路が供給する前記第１の電源電圧は、第１の基準電圧を基準電圧として周期的に変化し、前記電源回路が供給する前記第２の電源電圧は、第２の基準電圧を基準電圧として周期的に変化し、前記電源回路は、前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す前記第１の電源電圧と前記第２の電源電圧を共振により供給し、前記論理回路は、前記第１の電源電圧と前記第２の電源電圧が供給されることで断熱的回路動作を行う回路装置に関係する。
【０００７】
本発明の一態様によれば、第１の基準電圧を基準電圧として周期的に変化する第１の電源電圧が供給され、第２の基準電圧を基準電圧として周期的に変化する第２の電源電圧が供給される。そして、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す第１の電源電圧と第２の電源電圧が共振により供給される。これにより、電力回生による消費電力の抑制等が可能になる。
【０００８】
また、本発明の他の態様は、電源回路と、論理回路と、を含み、前記電源回路は、第１の電源電圧と第２の電源電圧を前記論理回路に供給し、前記第１の電源電圧は、第１の基準電圧を基準電圧として周期的に変化し、前記第２の電源電圧は、第２の基準電圧を基準電圧として周期的に変化し、前記第１の電源電圧と前記第２の電源電圧は、前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返し、前記第２の電源電圧は、前記第１の電源電圧の第１極大値と、前記第１極大値に続く第２極大値の間の期間に、極大値となり、前記第１の電源電圧の第１極小値と、前記第１極小値に続く第２極小値の間の期間に、極小値となり、前記論理回路は、前記第１の電源電圧と前記第２の電源電圧が供給されることで断熱的回路動作を行ってもよう回路装置に関係する。
【０００９】
本発明の他の態様によれば、第１の基準電圧を基準電圧として周期的に変化する第１の電源電圧が供給され、第２の基準電圧を基準電圧として周期的に変化する第２の電源電圧が供給される。第１の電源電圧と第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返される。そして、第２の電源電圧は、第１の電源電圧の第１極大値と第１極大値に続く第２極大値の間の期間に極大値となり、第１の電源電圧の第１極小値と第１極小値に続く第２極小値の間の期間に極小値となる。これにより、論理回路の断熱的回路動作等が可能になる。
【００１０】
また、本発明の一態様または他の態様では、前記第１の基準電圧と前記第２の基準電圧は、異なる基準電圧であってもよい。
【００１１】
このようにすれば、異なる電源電圧である第１の電源電圧と第２の電源電圧を供給できる。これにより、論理回路が、異なる電源電圧である第１の電源電圧と第２の電源電圧を供給されることで断熱的回路動作を行うことができる。
【００１２】
また、本発明の一態様または他の態様では、前記論理回路は、インバーターを含み、前記インバーターの有する第１導電型トランジスターのソース電極には、他の能動素子を介さずに前記第１の電源電圧が供給され、前記インバーターの有する第２導電型トランジスターのソース電極には、他の能動素子を介さずに前記第２の電源電圧が供給されてもよい。
【００１３】
このようにすれば、論理回路がインバーターを含むことができる。そして、インバーターの有する第１導電型トランジスターのソース電極に、他の能動素子を介さずに第１の電源電圧を供給し、第２導電型トランジスターのソース電極に、他の能動素子を介さずに第２の電源電圧を供給できる。
【００１４】
また、本発明の一態様または他の態様では、前記第１の電源電圧と前記第２の電源電圧は、互いに逆相の正弦波であってもよい。
【００１５】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す第１の電源電圧と第２の電源電圧を供給できる。
【００１６】
また、本発明の一態様または他の態様では、前記論理回路は、第１導電型トランジスターと第２導電型トランジスターを有し、前記第１の電源電圧と前記第２の電源電圧の最小電圧差は、前記第１の導電型トランジスターの閾値電圧及び前記第２の導電型トランジスターの閾値電圧より小さい電圧であってもよい。
【００１７】
このようにすれば、第１の電源電圧と第２の電源電圧の最小電圧差を、第１の導電型トランジスターの閾値電圧及び第２の導電型トランジスターの閾値電圧より小さい電圧にできる。
【００１８】
また、本発明の一態様または他の態様では、前記論理回路には、前記第２の期間にエッジを有する入力信号が、入力されてもよい。
【００１９】
このようにすれば、第１の電源電圧と第２の電源電圧の電圧差が大きくなっていく第２の期間にエッジを有する入力信号が、入力されることで、論理回路が断熱的回路動作を行うことができる。
【００２０】
また、本発明の一態様または他の態様では、前記第１の電源電圧と前記第２の電源電圧は、互いに逆相の正弦波であり、前記論理回路には、前記第１の電源電圧と前記第２の電源電圧の電圧差が最小となるタイミングにエッジを有する入力信号が、入力されてもよい。
【００２１】
このようにすれば、第１の電源電圧と第２の電源電圧の電圧差が最小となるタイミングにエッジを有する入力信号が、入力されることで、論理回路が断熱的回路動作を行うことができる。
【００２２】
また、本発明の一態様または他の態様では、前記第１の電源電圧と前記第２の電源電圧は、１つの共振回路により生成されることを特徴とする回路装置。
【００２３】
このようにすれば、第１の電源電圧と第２の電源電圧が１つの共振回路により生成されることで、共振により第１の電源電圧と第２の電源電圧を供給できる。
【００２４】
また、本発明の一態様または他の態様では、前記共振回路は、キャパシターと、第１のインダクターと、第２のインダクターとにより構成され、前記電源回路は、前記共振回路の第１の出力ノードから前記第１の電源電圧を出力し、第２の出力ノードから前記第２の電源電圧を出力し、前記キャパシターは、前記第１の出力ノードと前記第２の出力ノードの間に設けられ、前記第１のインダクターの一端は、前記第１の出力ノードに接続され、前記第２のインダクターの一端は、前記第２の出力ノードに接続されてもよい。
【００２５】
また、本発明の一態様または他の態様では、前記電源回路は、前記第１の出力ノードに一端が接続される励振用トランジスター及び前記第２の出力ノードに一端が接続される励振用トランジスターの少なくとも一方を有してもよい。
【００２６】
また、本発明の一態様または他の態様では、前記電源回路は、第１の直流電圧で駆動する期間と第２の直流電圧で駆動する期間のデューティーが第１のデューティーに設定される第１のドライバーと、前記第１の直流電圧で駆動する期間と前記第２の直流電圧で駆動する期間のデューティーが第２のデューティーに設定される第２のドライバーと、を有し、前記第１のドライバーは、前記第１の基準電圧を設定するデューティーとして前記第１のデューティーが設定されて、第１の出力電圧を前記第１のインダクターの他端に出力し、前記第２のドライバーは、前記第２の基準電圧を設定するデューティーとして前記第１のデューティーと異なる前記第２のデューティーが設定されて、第２の出力電圧を前記第２のインダクターの他端に出力してもよい。
【００２７】
これらの本発明の一態様または他の態様によれば、第１の電源電圧と第２の電源電圧を１つの共振回路により生成する共振回路を実現できる。
【００２８】
また、本発明の一態様または他の態様では、前記第１の電源電圧は、第１の共振回路により生成され、前記第２の電源電圧は、第２の共振回路により生成されてもよい。
【００２９】
このようにすれば、第１の電源電圧が第１の共振回路により生成され、第２の電源電圧が第２の共振回路により生成されることで、共振により第１の電源電圧と第２の電源電圧を供給できる。
【００３０】
また、本発明の一態様または他の態様では、前記第１の共振回路は、第１のキャパシターと、第１のインダクターと、により構成され、前記第２の共振回路は、第２のキャパシターと、第２のインダクターと、により構成され、前記電源回路は、前記第１の共振回路の第１の出力ノードから前記第１の電源電圧を出力し、前記第２の共振回路の第２の出力ノードから前記第２の電源電圧を出力し、前記第１のキャパシターは、前記第１の出力ノードと接地ノードとの間に設けられ、前記第１のインダクターの一端は、前記第１の出力ノードが接続され、前記第２のキャパシターは、前記第２の出力ノードと前記接地ノードとの間に設けられ、前記第２のインダクターの一端は、前記第２の出力ノードに接続されてもよい。
【００３１】
これらの本発明の一態様または他の態様によれば、第１の電源電圧を第１の共振回路により生成し、第２の電源電圧を第２の共振回路により生成する共振回路を実現できる。
【００３２】
また、本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００３３】
また、本発明の他の態様は、論理回路に電源電圧を供給する電源供給方法であって、前記論理回路が断熱的回路動作を行うための第１の電源電圧と第２の電源電圧を前記論理回路に供給し、前記第１の電源電圧として、第１の基準電圧を基準電圧として周期的に変化する電圧を供給し、前記第２の電源電圧として、第２の基準電圧を基準電圧として周期的に変化する電圧を供給し、前記第１の電源電圧と前記第２の電源電圧の電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す前記第１の電源電圧と前記第２の電源電圧を共振により供給する電源供給方法に関係する。
【図面の簡単な説明】
【００３４】
【図１】図１（Ａ）、図１（Ｂ）は、第１の比較例。
【図２】図２（Ａ）、図２（Ｂ）は、第２の比較例。
【図３】図３（Ａ）、図３（Ｂ）は、第２の比較例の電源回路の構成例。
【図４】本実施形態の回路装置の構成例。
【図５】断熱的論理回路の詳細な構成例。
【図６】図６（Ａ）、図６（Ｂ）は、電源回路の詳細な構成例。
【図７】本実施形態の電圧波形例。
【図８】第１、第２の電源電圧の電圧範囲についての説明図。
【図９】第１、第２の電源電圧の電圧範囲についての説明図。
【図１０】第１、第２の電源電圧の電圧範囲についての説明図。
【図１１】単共振回路の第１の詳細な構成例。
【図１２】単共振回路の第１の詳細な構成例の電圧波形例。
【図１３】単共振回路の第２の詳細な構成例。
【図１４】単共振回路の第３の詳細な構成例。
【図１５】単共振回路の第４の詳細な構成例。
【図１６】単共振回路の第４の詳細な構成例の電圧波形例。
【図１７】二共振回路の第１の詳細な構成例。
【図１８】二共振回路の第２の詳細な構成例。
【図１９】二共振回路の第３の詳細な構成例。
【図２０】二共振回路の第４の詳細な構成例。
【図２１】二共振回路の第５の詳細な構成例。
【図２２】二共振回路の第６の詳細な構成例。
【図２３】カップリングされた二共振回路の第１の詳細な構成例。
【図２４】二共振回路とカップリングされた二共振回路の電圧波形例についての説明図。
【図２５】二共振回路とカップリングされた二共振回路の電圧波形例についての説明図。
【図２６】カップリングされた二共振回路の第２の詳細な構成例。
【図２７】カップリングされた二共振回路の第３の詳細な構成例。
【図２８】基準電圧生成回路の第３の詳細な構成例。
【図２９】基準電圧生成回路の第２の詳細な構成例の電圧波形例。
【図３０】基準電圧生成回路の第２の詳細な構成例。
【図３１】カップリングされた二共振回路の第４の詳細な構成例。
【図３２】カップリングされた二共振回路の第５の詳細な構成例。
【図３３】自励発振する共振回路の構成例。
【図３４】基準電圧生成回路の第１の詳細な構成例。
【図３５】図３５（Ａ）〜図３５（Ｃ）は、回路装置の構成例。
【図３６】電子機器の構成例。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３６】
１．比較例
上述のように、断熱的論理回路では、電源回路の消費電力抑制という課題がある。また、論理回路の出力電圧をホールドするためのダイオードが必要となる場合があるという課題もある。以下では、図１（Ａ）〜図３（Ｂ）に本実施形態の比較例を示し、これらの課題について説明する。なお、説明を簡単にするために、断熱的論理回路の例としてインバーターを例に説明する。
【００３７】
図１（Ａ）には、第１の比較例を示す。この比較例は、電源回路ＶＧＡ１、ＶＧＡ２、ダイオードＤＡ１、ＤＡ２、ＰＭＯＳトランジスターＰＭＡ、ＮＭＯＳトランジスターＮＭＡを含む。トランジスターＰＭＡ、ＮＭＡは、インバーターを構成する。そして、電源回路ＶＧＡ１からの電源電圧ＶＰＡは、能動素子であるダイオードＤＡ１を介してトランジスターＰＭＡのソース電極に供給される。また、電源回路ＶＧＡ２からの電源電圧ＶＭＡは、能動素子であるダイオードＤＡ２を介してトランジスターＮＭＡのソース電極に供給される。
【００３８】
図１（Ｂ）には、第１の比較例の電圧波形例を示す。図１（Ｂ）のＡ１に示すように、電源電圧ＶＰＡとして正弦波の電圧が供給され、電源電圧ＶＭＡとしてＶＰＡの逆相の正弦波の電圧が供給される。電源電圧ＶＰＡ、ＶＭＡの山と谷の振幅は、いずれも直流電源電圧ＶＤＤである。ここで、Ａ２に示すように、インバーターの入力電圧ＶＩＡがローレベルからハイレベルに変化したとする。この入力電源ＶＩＡは、電圧ＶＰＡとＶＭＡが交差するタイミングで論理レベルが変化する。そうすると、Ａ３に示すように、インバーターの出力電圧ＶＯＡは電源電圧ＶＭＡに従って変化し、断熱的にハイレベルからローレベルに変化する。
【００３９】
このとき、入力電圧ＶＩＡが変化しない期間では、出力電圧ＶＯＡの論理レベルを一定に保つ必要がある。例えば、入力電圧ＶＩＡがローレベルの期間ではトランジスターＰＭＡがオンし、出力電圧ＶＯＡには電源電圧ＶＰＡが出力されることとなる。電源電圧ＶＰＡには０ＶとＶＤＤの間が交互に現れるため、ダイオードＤＡ１を介することで出力電圧ＶＯＡをハイレベルに保つ必要がある。このように、第１の比較例では、電源回路とトランジスターとの間に能動素子であるダイオードが必要となってしまう。そして、ダイオードを介して電源を供給することで、ダイオードの順方向電圧ＶＦによる電圧ドロップを生じ、出力電圧ＶＯＡは０からＶＤＤでなく、ＶＦからＶＤＤ−ＶＦとなり、ノイズ耐性が劣化する等の問題が生じてしまう。
【００４０】
図２（Ａ）には、第２の比較例を示す。この比較例は、電源回路ＶＧＢ１、ＶＧＢ２、ＰＭＯＳトランジスターＰＭＢ、ＮＭＯＳトランジスターＮＭＢを含む。トランジスターＰＭＢ、ＮＭＢは、インバーターを構成する。そして、電源回路ＶＧＢ１、ＶＧＢ２からの電源電圧ＶＰＢ、ＶＭＢは、ダイオード等の能動素子（回路素子）を介さずにトランジスターＰＭＢ、ＮＭＢのソース電極に供給される。
【００４１】
図２（Ｂ）には、第２の比較例の電圧波形例を示す。図２（Ｂ）のＢ１に示すように、電源電圧ＶＰＢとして、ＶＤＤ／２〜ＶＤＤの電圧範囲の台形波が供給される。また、電源電圧ＶＭＢとして、０Ｖ〜ＶＤＤ／２の電圧範囲の三角波が供給される。この電源電圧ＶＰＢとＶＭＢは、電圧ＶＤＤ／２を基準として線対称に変化する電圧である。ここで、Ｂ２に示すように、インバーターの入力電圧ＶＩＢがローレベルからハイレベルに変化したとする。この入力電圧ＶＩＢは、電源電圧ＶＰＢが最小（電源電圧ＶＭＢが最大）となるタイミングで論理レベルが変化する。そうすると、Ｂ３に示すように、インバーターの出力電圧ＶＯＢは、電源電圧ＶＭＢが上昇するに従って０ＶからＶＤＤ／２まで変化し、Ｂ４に示すように、電源電圧ＶＰＢが上昇するに従ってＶＤＤ／２からＶＤＤまで変化する。このようにして、出力電圧ＶＯＢは、断熱的にローレベルからハイレベルに変化する。
【００４２】
このとき、電源電圧ＶＰＢ、ＶＭＢがＶＤＤ／２〜ＶＤＤ、０Ｖ〜ＶＤＤ／２の範囲で変化するため、入力電圧ＶＩＢが変化しない期間において出力電圧ＶＯＢの論理レベルが一定に保たれる。そのため、電源回路とトランジスターとの間のダイオードが不要である。しかしながら、電源電圧として台形波や三角波を用いているため、電源回路による電力回生が困難となってしまう。
【００４３】
この点について、図３（Ａ）、（Ｂ）を用いて説明する。図３（Ａ）には、三角波の電源電圧を出力する電源回路ＶＧＢ２の構成例を示す。この構成例は、ＮＭＯＳトランジスターＮＭＣ１〜ＮＭＣ５、キャパシターＣＡ１〜ＣＡ３を含む。トランジスターＮＭＣ１〜ＮＭＣ５には、クロックＣｌｋ１〜Ｃｌｋ５が入力される。なお、図３（Ａ）には、断熱的論理回路の容量を含む負荷容量をキャパシターＣＬで模式的に示す。
【００４４】
図３（Ｂ）のＣ１に示すように、クロックＣｌｋ５がハイレベルの場合には、トランジスターＮＭＣ５がオンし、電源電圧ＶＭＢとして０Ｖが出力される。Ｃ２に示すように、クロックＣｌｋ４がハイレベルにされると、トランジスターＮＭＣ４がオンし、キャパシターＣＡ３の電荷により電源電圧ＶＭＢが上昇する。そして、ＮＭＣ３〜ＮＭＣ１が順次オンされ、電源電圧ＶＭＢが段階的にＶＤＤ／２まで上昇し、ＮＭＣ２〜ＮＭＣ５が順次オンされ、電源電圧ＶＭＢが段階的に０Ｖまで下降する。このようにして、近似した三角波の電源電圧を供給することができる。
【００４５】
このとき、負荷容量ＣＬとキャパシターＣＡ１〜ＣＡ３との間で電荷がやりとりされることで、断熱的論理回路から電源回路に戻った電荷の一部が回生されている。しかしながら、電源回路に戻った電荷のうち回生できない電荷も生じてしまう。具体的には、図３（Ｂ）のＣ３に示すように、トランジスターＮＭＣ４がオンのときの負荷容量ＣＬの電荷は、Ｃ４に示すように、トランジスターＮＭＣ５がオンしたときにグランドに流出する。そのため、その電荷は回生されず、電源回路の消費電力を増大させてしまう。
【００４６】
２．構成例
図４に、上記問題点を解決できる本実施形態の構成例を示す。この構成例は、電源回路１００、断熱的論理回路２００（断熱回路。広義には、論理回路）を含む。なお、本実施形態はこの構成例に限定されず、その構成要素の一部を省略したり、他の構成要素を追加する等の種々の変形実施が可能である。
【００４７】
電源回路１００は、第１の電源電圧ＶＰ（第１の電源クロック、高電圧側電源電圧）と第２の電源電圧ＶＭ（第２の電源クロック、低電圧側電源電圧）を断熱的論理回路に対して供給する。この電源電圧ＶＰ、ＶＭは、断熱的論理回路が断熱的回路動作（断熱動作）を行うためのものであり、時間的に変化する電圧である。
【００４８】
より具体的には、電源電圧ＶＰ、ＶＭは、異なる基準電圧を基準として周期的に電圧が変化する電圧であり、共振回路（例えばＬＣ共振回路）により生成される。例えば、電源回路１００は、クロックＣＫに基づく周波数（例えばＣＫと同一周波数）の電源電圧ＶＰ、ＶＭを生成する。ここで、クロックＣＫは、図示しない制御回路等から入力される。あるいは、電源回路１００が図示しないクロック生成回路を含み、そのクロック生成回路からクロックＣＫが供給されてもよい。自励発振回路（例えばＬＣ共振回路）により電源電圧ＶＰ、ＶＭが生成される場合には、その自励発振回路がクロックＣＫを生成してもよい。例えば、このクロックＣＫは、図１１等で後述する共振回路の励振用クロックに用いられる。
【００４９】
断熱的論理回路２００は、電源回路１００からの電源電圧ＶＰ、ＶＭを受けて、断熱的回路動作を行う。具体的には、断熱的論理回路２００は、論理回路のトランジスターのオン抵抗と負荷容量によって決まる時定数よりも十分長い周期（傾き）で変化する電源電圧を用い、論理回路における熱損失を抑制する断熱的充放電を行う。また、断熱的論理回路２００は、論理回路の負荷容量（例えばゲート容量や配線容量）に充放電するチャージを、電力を蓄積して回生できる電源回路で回生することで低消費電力化を行う。
【００５０】
より具体的には、断熱的論理回路２００の論理回路には、電源電圧ＶＰ、ＶＭに同期（例えば周波数同期、位相同期）した入力信号が入力される。例えば、断熱的論理回路２００には、上述のクロックＣＫが入力される。そして、論理回路の入力信号としてクロックＣＫに同期した信号が入力されることで、電源電圧ＶＰ、ＶＭに同期した入力信号が論理回路に入力される。この入力信号の周波数は、例えばクロックＣＫと同一の周波数や、クロックＣＫの周波数の整数分の１の周波数であり、例えば１ＭＨｚ〜１０ｋＨｚの範囲内の周波数である。
【００５１】
例えば、断熱的論理回路２００は、インバーターやＡＮＤ回路、ＯＲ回路等の論理ゲート（組み合わせ論理回路）により構成される。また、断熱的論理回路２００は、フリップフロップ回路やラッチ回路等の保持回路（記憶回路）を含んでもよい。そして、論理ゲートと保持回路により順序回路が構成されてもよい。なお、断熱的論理回路２００は、断熱的回路動作を行う回路のみで構成されてもよく、断熱的回路動作を行う回路と非断熱的回路動作（通常の論理回路動作、ＣＭＯＳ回路動作）を行う回路が混在して構成されてもよい。
【００５２】
３．断熱的論理回路、電源回路
上述のように、電源回路１００は、異なる基準電圧を基準とする電源電圧ＶＰ、ＶＭを共振により生成し、断熱的論理回路２００に供給する。これにより、電源回路による電力回生と断熱的論理回路のダイオードの省略が可能になる。図５〜図７を用いて、このような電源回路及び断熱的論理回路について説明する。
【００５３】
図５に、断熱的論理回路２００の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭ１、ＰＭ２（広義には第１導電型トランジスター）、ＮＭＯＳトランジスターＮＭ１、ＮＭ２（広義には第２導電型トランジスター）を含む。なお、以下では、断熱的論理回路２００に含まれることができる論理回路のうち、２段のインバーターを例に説明する。但し、本実施形態では、断熱的論理回路２００が他の論理回路を含んでもよい。
【００５４】
具体的には、トランジスターＰＭ１とＮＭ１は前段のインバーターを構成し、トランジスターＰＭ２とＮＭ２は後段のインバーターを構成する。すなわち、トランジスターＰＭ１、ＰＭ２のソース端子には、第１の電源供給ノードＮＶＰが接続され、トランジスターＮＭ１、ＮＭ２のソース端子には、第２の電源供給ノードＮＶＭが接続される。トランジスターＰＭ１、ＮＭ１のゲート端子には、入力ノードＮＶＩが接続され、ドレイン端子には、出力ノードＮＱ１が接続される。トランジスターＰＭ２、ＮＭ２のゲート端子には、出力ノードＮＱ１が接続され、ドレイン端子には、出力ノードＮＱ２が接続される。そして、電源供給ノードＮＶＰ、ＮＶＭには、電源回路１００からの電源電圧ＶＰ、ＶＭが供給される。入力ノードＮＶＩには、入力信号ＶＩＮが供給される。
【００５５】
なお、図５に示すように、トランジスターＰＭ１、ＰＭ２のウェル（または、サブストレート）には、直流電圧ＶＤＤが供給され、トランジスターＮＭ１、ＮＭ２のサブストレート（ウェル）には、グランド電圧ＶＳＳが供給される。あるいは、トランジスターＰＭ１、ＰＭ２のウェル（バックゲート）には、電源電圧ＶＰが供給されてもよく、トランジスターＮＭ１、ＮＭ２のサブストレート（バックゲート）には、電源電圧ＶＭが供給されてもよい。
【００５６】
図６（Ａ）に、電源回路１００の第１の詳細な構成例を示す。この構成例は、基準電圧生成回路１１０、共振回路１２０（単共振回路）を含む。
【００５７】
基準電圧生成回路１１０は、第１の基準電圧ＶＲ１と、第１の基準電圧ＶＲ１とは電圧の異なる第２の基準電圧ＶＲ２を出力する。この基準電圧ＶＲ１、ＶＲ２は、周期的に変化する電源電圧ＶＰ、ＶＭの基準となる電圧である。例えば、基準電圧生成回路１１０は、スイッチングレギュレーター（例えば、スイッチドキャパシターレギュレーター）で構成され、そのスイッチングレギュレーターが基準電圧ＶＲ１、ＶＲ２を生成する。あるいは、基準電圧生成回路１１０は、ハイレベル（ＶＤＤ）及びローレベル（ＶＳＳ）を出力するドライバーで構成されてもよい。そして、そのドライバーが、基準電圧ＶＲ１、ＶＲ２に対応するデューティーでハイレベルとローレベルを出力することで実効的に（実効値として）基準電圧ＶＲ１、ＶＲ２を生成してもよい。なお、図１１等で後述するように、基準電圧生成回路１１０は、基準電圧ＶＲ１を共振回路１２０に出力する第１の基準電圧生成回路と、基準電圧ＶＲ２を共振回路１２０に出力する第２の基準電圧生成回路と、を含むことができる。
【００５８】
共振回路１２０は、１つの共振回路の共振（単共振）により第１の電源電圧ＶＰ及び第２の電源電圧ＶＭを出力する。上述のように、共振回路１２０が生成する電源電圧ＶＰ、ＶＭは、基準電圧ＶＲ１、ＶＲ２を基準として周期的に変化する電源電圧である。具体的には、電源電圧ＶＰ、ＶＭは、正弦波、矩形波、台形波、三角波等が周期的に繰り返される電圧波形を有する。そして、電源電圧ＶＰ、ＶＭは、第３の基準電圧（例えば（ＶＲ１＋ＶＲ２）／２）を基準として線対称な電圧波形を有する。あるいは、電源電圧ＶＰ、ＶＭは、逆相の電圧波形を有してもよい。例えば、共振回路１２０は、ＬＣ電流励振回路やＬＣ電圧励振回路、ＬＣ双安定回路、水晶発振回路等によって構成できる。
【００５９】
図６（Ｂ）に、電源回路１００の第２の詳細な構成例を示す。この構成例は、基準電圧生成回路１１０、第１の共振回路１３０、第２の共振回路１４０を含む。なお、図６（Ａ）で説明した基準電圧生成回路には、同一の符号を付し、適宜説明を省略する。
【００６０】
共振回路１３０は、共振により第１の電源電圧ＶＰを出力し、共振回路１４０は、共振により第２の電源電圧ＶＭを出力する。すなわち、２つの共振回路（二共振回路）が、それぞれ共振（二共振）により電源電圧を出力する。具体的には、共振回路１３０、１４０は、上述の共振回路１２０と同様に、基準電圧ＶＲ１、ＶＲ２を基準として周期的に変化する電源電圧を生成する。例えば、共振回路１３０、１４０は、ＬＣ電流励振回路やＬＣ電圧励振回路によって構成できる。
【００６１】
なお、共振回路は、その構成要素の全てが電源回路１００に含まれてもよく、その構成要素の一部が電源回路１００に含まれてもよい。例えば、共振回路がＬＣ共振回路の場合には、インダクターやキャパシターが電源回路１００の外部に設けられてもよい。
【００６２】
図７に、本実施形態の断熱的回路動作の電圧波形例を示す。なお以下では、説明を簡単にするために、ＶＲ１＝３／４・ＶＤＤであり、ＶＲ２＝１／４・ＶＤＤであり、ＶＰとＶＭが正弦波であり、図５で上述のように断熱的論理回路２００が２段のインバーターである場合を例に説明する。
【００６３】
図７のＨ１に示すように、電源電圧ＶＰとして、３／４・ＶＤＤを基準（中心電圧）とする振幅１／４・ＶＤＤの正弦波が供給される。Ｈ２に示すように、電源電圧ＶＭとして、１／４・ＶＤＤを基準とする振幅１／４・ＶＤＤの正弦波が供給される。この電源電圧ＶＰの正弦波とＶＭの正弦波は、位相が１８０°異なっている。そして、Ｈ３に示すように、入力電圧ＶＩＮとしてローレベル（ＶＳＳ）が入力された場合には、Ｈ４に示すように、前段のインバーターの出力電圧ＶＱ１として電源電圧ＶＰが出力され、Ｈ５に示すように、後段のインバーターの出力電圧ＶＱ２として電源電圧ＶＭが出力される。一方、Ｈ６に示すように、入力電圧ＶＩＮとしてハイレベル（ＶＤＤ）が入力された場合には、Ｈ７に示すように、出力電圧ＶＱ１として電源電圧ＶＭが出力され、Ｈ８に示すように、出力電圧ＶＱ２として電源電圧ＶＰが出力される。
【００６４】
さて、図１の第１の比較例では、断熱的論理回路では、論理回路の出力電圧をホールドするためのダイオードが必要となる場合があるという問題点がある。また、第２の比較例で上述のように、電源回路の消費電力抑制という問題点がある。
【００６５】
この点、本実施形態によれば、電源回路１００が、第１の電源電圧ＶＰと第２の電源電圧ＶＭを供給し、断熱的論理回路２００が、第１の電源電圧ＶＰと前記第２の電源電圧ＶＭが供給されることで断熱的回路動作を行う。電源回路１００が供給する第１の電源電圧ＶＰは、第１の基準電圧ＶＲ１を基準電圧として周期的に変化し、電源回路１００が供給する第２の電源電圧ＶＭは、第２の基準電圧ＶＲ２を基準電圧として周期的に変化する。そして、電源回路１００は、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が小さくなっていく（小さくなる）第１の期間と大きくなっていく（大きくなる）第２の期間を繰り返す第１の電源電圧ＶＰと第２の電源電圧ＶＭを共振により供給する。
【００６６】
例えば、図７で上述のように、電源回路１００が供給する電源電圧ＶＰ、ＶＭは、基準電圧ＶＲ１、ＶＲ２を基準電圧とする正弦波である。そして、図７に示すように、電圧差が小さくなっていく第１の期間Ｔ１と大きくなっていく第２の期間Ｔ２を周期的に繰り返す。この期間Ｔ１は、例えば電源電圧ＶＰとＶＭの差分電圧が最大値（例えばＶＤＤ）から最小値（例えば０Ｖ）まで変化する期間である。また、期間Ｔ２は、例えば電源電圧ＶＰとＶＭの差分電圧が最小値（例えば０Ｖ）から最大値（例えばＶＤＤ）まで変化する期間である。
【００６７】
本実施形態によれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭが供給されることで、断熱的論理回路の断熱的回路動作を実現できる。また、共振により電源電圧ＶＰ、ＶＭが供給されることで、電源回路による電力回生を行うことができる。また、電源電圧ＶＰ、ＶＭが、異なる基準電圧ＶＲ１、ＶＲ２を基準とすることで、断熱的論理回路の電源供給ノードのダイオード（能動素子）を省略できる。すなわち、論理回路の出力ノードには、基準電圧ＶＲ１またはＶＲ２を基準とする電源電圧が出力されるため、ダイオードが無くとも出力論理レベルを確定できる。
【００６８】
より具体的には、電源電圧ＶＭは、電源電圧ＶＰの第１極大値と第１極大値に続く第２極大値の間の期間に極大値となり、電源電圧ＶＰの第１極小値と第１極小値に続く第２極小値の間の期間に極小値となる。例えば、図７に示すように、ＶＰの第１極大値ＶＤＤから第２極大値ＶＤＤの間の期間Ｔ３にＶＭが極大値１／２・ＶＤＤとなる。また、ＶＰの第１極小値１／２・ＶＤＤと第２極小値１／２・ＶＤＤの間の期間Ｔ４にＶＭが極小値ＶＳＳとなる。
【００６９】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭを供給できる。これにより、断熱的論理回路の断熱的回路動作を実現できる。
【００７０】
また、本実施形態では、断熱的論理回路２００は、インバーターを含む。そして、そのインバーターの有する第１導電型トランジスターのソース電極には、他の能動素子を介さずに第１の電源電圧ＶＰが供給される。インバーターの有する第２導電型トランジスターのソース電極には、他の能動素子を介さずに第２の電源電圧ＶＭが供給される。
【００７１】
このようにすれば、電源供給ノードのダイオードが省略された断熱的論理回路を構成できる。また、通常の論理回路（例えばＣＭＯＳ論理回路）を、そのまま断熱的論理回路に転用することができる。すなわち、インバーター等の論理回路において、通常の直流電源電圧（例えばＶＤＤ、ＶＳＳ）を電源電圧ＶＰ、ＶＭに置き換えることで、断熱的論理回路を実現できる。
【００７２】
また、本実施形態では、第１の電源電圧ＶＰと第２の電源電圧ＶＭは、互いに逆相の正弦波である。
【００７３】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭを断熱的論理回路に供給できる。また、後述するＬＣ共振回路等により容易に正弦波を生成できるため、電源電圧ＶＰ、ＶＭを共振により供給することが容易になる。
【００７４】
また、本実施形態では、断熱的論理回路２００には、第２の期間（例えば図７に示すＴ２）にエッジを有する入力信号が、入力される。
【００７５】
このようにすれば、チャージの回収期間（例えば図７に示すＴ１）にエッジが入力されないため、電力ロスを小さくできる。
【００７６】
より具体的には、断熱的論理回路２００には、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が最小となるタイミングにエッジを有する入力信号が入力される。
【００７７】
このようにすれば、入力信号の論理レベルが変化した際に出力電圧が急激に変化しないため、断熱的論理回路の断熱的回路動作を実現できる。例えば、図７で上述のように、電源電圧ＶＰはＶＤＤ〜ＶＤＤ／２の電圧範囲の正弦波である。また、電源電圧ＶＭは、ＶＤＤ／２〜ＶＳＳの電圧範囲であり、電源電圧ＶＰと逆相の正弦波である。そして、図７のＨ９に示すように、電源電圧ＶＰとＶＭの電圧差が最小（ＶＰ＝ＶＭ＝ＶＤＤ／２）となるタイミングで、Ｈ１０に示すように、入力電圧ＶＩＡが変化する。そのため、Ｈ１１に示すように、出力ノードＮＱ１の電圧が滑らかに変化し、インバーターは断熱的に動作できる。
【００７８】
なお、本実施形態では、断熱的論理回路２００には、電源電圧ＶＰとＶＭの最小電圧差が所定の電圧（例えば、ＶＲ１−ＶＲ２）より小さい期間にエッジを有する入力信号が、入力されてもよい。
【００７９】
また、本実施形態では、第１の電源電圧ＶＰと第２の電源電圧ＶＭの最小電圧差は、第１の導電型トランジスターの閾値電圧及び第２の導電型トランジスターの閾値電圧より小さい電圧であってもよい。
【００８０】
このようにすれば、断熱的論理回路において、入力信号が変化するときに流れる貫通電流を抑止できる。この点について、図８を用いて具体的に説明する。なお以下では、上述の図５に示すように、第１の導電型トランジスターがＰＭＯＳトランジスターＰＭ１であり、第２の導電型トランジスターがＮＭＯＳトランジスターＮＭ１である場合を例に説明する。また、説明を簡単にするために、トランジスターＰＭ１、ＮＭ１の閾値電圧が同一である場合を例に説明する。
【００８１】
図８のＤ１に示すように、下限電圧がＶＰｍｉｎの電源電圧ＶＰと、上限電圧がＶＰｍｉｎ−ＶＴの電源電圧ＶＭが供給されるものとする。ここで、電圧ＶＴは、トランジスターＰＭ１、ＮＭ１の閾値電圧であるものとする。そうすると、Ｄ２に示すように、トランジスターの入力電圧ＶＩＡ＝ＶＳＳのとき、トランジスターＰＭ１はオンし、トランジスターＮＭ１はオフしている。Ｄ３に示すように、ＶＩＡ＝ＶＰｍｉｎ−ＶＴとなったとき、ＶＰ＝ＶＰｍｉｎであるため、トランジスターＰＭ１のゲート−ソース間電圧がＶＴとなりトランジスターＰＭ１がオフする。そして、Ｄ４に示すように、ＶＩＡ＝ＶＰｍｉｎとなったとき、ＶＭ＝ＶＰｍｉｎ−ＶＴであるため、トランジスターＮＭ１のゲート−ソース間電圧がＶＴとなりトランジスターＮＭ１がオンする。このように、入力電圧ＶＩＡが変化する際に、トランジスターＰＭ１とＮＭ１の少なくとも一方がオフしており、貫通電流が流れることがない。
【００８２】
また、本実施形態では、断熱的論理回路２００におけるダイオード接合の順方向電圧がＶｆであり、第１の電源電圧ＶＰの基準電圧ＶＲ１が第２の電源電圧ＶＭの基準電圧ＶＲ２より大きい場合に、第１の電源電圧ＶＰと第２の電源電圧ＶＭの最小電圧差が−Ｖｆより大きく設定されてもよい。
【００８３】
このようにすれば、トランジスターの接続条件によって電源電圧ＶＰとＶＭの間に寄生ダイオード接合が生じた場合であっても、そのダイオード接合に順方向電流が流れることを抑止できる。これにより、寄生ダイオード接合に順方向電流が流れることによるラッチアップや消費電流の増大を抑止できる。この点について、図９、図１０を用いて具体的に説明する。
【００８４】
図９に示すように、ＶＰ−ＶＭ＞−Ｖｆである電源電圧ＶＰ、ＶＭが供給されるものとする。また、図１０に示すように、Ｐ基板にＮＭＯＳが形成され、Ｐ基板とＮＭＯＳのソース電極には電源電圧ＶＭが供給され、ＮウェルにＰＭＯＳが形成され、ＮウェルとＰＭＯＳのソース電極には電源電圧ＶＰが供給されるものとする。そうすると、電源電圧ＶＰとＶＭの間に寄生ダイオード接合ＤＩが生じる。このダイオード接合ＤＩの順方向電圧をＶｆすると、上記のようにＶＰ−ＶＭ＞−Ｖｆに設定されることで、電源電圧ＶＰとＶＭの間に順方向電流が流れることを抑止できる。
【００８５】
４．単共振回路
図６（Ａ）で上述したように、本実施形態では、１つの共振回路の共振により電源電圧ＶＰ、ＶＭを供給できる。図１１〜図１５には、そのような単共振回路の詳細な構成例を示す。なお以下では、基準電圧ＶＲ１＝３／４・ＶＤＤ、ＶＲ２＝１／４・ＶＤＤである場合を例に説明する。
【００８６】
図１１には、単共振回路の第１の詳細な構成例を示す。この構成例は、第１の基準電圧供給ノードＮＧ１、第２の基準電圧供給ノードＮＧ２、第１のインダクターＬ１、第２のインダクターＬ２、キャパシターＣ、第１の励振トランジスターＭ１、第２の励振トランジスターＭ２、第１の励振用クロック生成回路ＶＧ１、第２の励振用クロック生成回路ＶＧ２を含む。なお、本実施形態の共振回路はこの構成に限定されず、その構成要素の一部（例えばクロック生成回路ＶＧ１、ＶＧ２）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００８７】
インダクターＬ１は、第１の基準電圧供給ノードＮＧ１と第１の出力ノードＮＶＰとの間に設けられる。インダクターＬ２（例えばＬ２＝Ｌ１）は、第２の基準電圧供給ノードＮＧ２と第２の出力ノードＮＶＭとの間に設けられる。キャパシターＣは、出力ノードＮＶＰとＮＶＭとの間に設けられる。励振トランジスターＭ１のドレイン端子（ソース端子。広義にはＭ１の一端）は、出力ノードＮＶＰに接続される。Ｍ１のソース端子（ドレイン端子）には、グランド電圧（ＶＳＳ。広義には第２の直流電源電圧）が供給され、ゲート端子には、励振用クロック生成回路ＶＧ１からの第１の励振用クロックＣＫ１が入力される。励振トランジスターＭ２のドレイン端子（広義にはＭ２の一端）は、出力ノードＮＶＭに接続される。Ｍ２のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ２からの第２の励振用クロックＣＫ２が入力される。
【００８８】
例えば、励振トランジスターＭ１、Ｍ２は、ＮＭＯＳトランジスターで構成される。励振用クロック生成回路ＶＧ１、ＶＧ２は、例えば論理回路により構成され、図４等で上述のクロックＣＫに基づいて励振用クロックＣＫ１、ＣＫ２を生成する。あるいは、リングオシレーター等の発振回路により構成され、その発振回路により励振用クロックＣＫ１、ＣＫ２を生成してもよい。あるいは励振用クロック生成回路ＶＧ１、ＶＧ２は共振回路出力ＶＰ、ＶＭを帰還する回路でもよい。この場合は発振回路は自励発振する。
【００８９】
第１の基準電圧生成回路ＲＧ１は、基準電圧供給ノードＮＧ１に基準電圧３／４・ＶＤＤを出力し、第２の基準電圧生成回路ＲＧ２は、基準電圧供給ノードＮＧ２に基準電圧１／４・ＶＤＤを出力する。この基準電圧生成回路ＲＧ１、ＲＧ２は、図６（Ａ）等で上述した基準電圧発生回路の機能を表している。励振トランジスターＭ１、Ｍ２は、励振用クロックＣＫ１、ＣＫ２に基づいてオン・オフすることで、共振回路を電流励振する。共振回路の共振は、インダクターＬ１、Ｌ２とキャパシターＣの間でエネルギーをやりとりすることで行われる。そして、３／４・ＶＤＤを基準とする電源電圧ＶＰと、１／４・ＶＤＤを基準とする電源電圧ＶＭが出力される。
【００９０】
このとき、電源電圧ＶＰ、ＶＭは、断熱的論理回路の負荷容量（例えば図５のＰＭ２、ＮＭ２のゲート容量）を駆動する。この負荷容量は、断熱的論理回路のトランジスター（例えば図５のＰＭ１、ＮＭ１）のオン抵抗を介して駆動される。断熱的回路動作では、トランジスターのオン抵抗と負荷容量による時定数より長い周期で変化する電源電圧を用いるため、トランジスターのオン抵抗による電圧ドロップを無視できる程に小さくできる（ＶＰ、ＶＭと負荷容量の印加電圧が等しい）と考えられる。そのため、断熱的論理回路の負荷容量も含めて共振が行われていると考えられ、その共振によって負荷容量のチャージが回生される。このようにして、共振回路により電源回路を構成することで、電力回生を行うことができる。
【００９１】
図１２に、第１の詳細な構成例の電圧波形例を示す。図１２のＥ１に示すように、励振用クロックＣＫ１として、例えばハイレベル（ＶＤＤ）とローレベル（ＶＳＳ）のデューティーが等しいクロックが入力される。Ｅ２に示すように、ＣＫ１がハイレベルの期間において、共振回路は基準電圧３／４・ＶＤＤ以下の電圧範囲の電源電圧ＶＰを出力する。一方、Ｅ３に示すように、励振用クロックＣＫ２として、ＣＫ１と逆相の（位相が１８０°異なる）クロックが入力される。Ｅ４に示すように、ＣＫ２がハイレベルの期間において、共振回路は基準電圧１／４・ＶＤＤ以下の電圧範囲の電源電圧ＶＭを出力する。例えば、ＣＫ１、ＣＫ２の周波数は、１ＭＨｚ〜１０ｋＨｚであり、共振回路の共振周波数と同一（略同一を含む）の周波数である。
【００９２】
図１３に、単共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、以下では、図１１等で上述した構成要素と同一の構成要素には、同一の符号を付し、適宜説明を省略する。
【００９３】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。すなわち、励振トランジスターＭＰ１のドレイン電極は、出力ノードＮＶＰに接続される。ＭＰ１のソース電極には、直流電源電圧（ＶＤＤ。広義には第１の直流電源電圧）が供給され、ゲート電極には、第１の励振用クロック生成回路ＶＧＰ１からの第１の励振用クロックＣＫＰ１が入力される。例えば、ＭＰ１は、ＰＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＰ１は、図１２等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【００９４】
図１４に、単共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ、励振トランジスターＭＭ、励振用クロック生成回路ＶＧＭを含む。
【００９５】
第３の詳細な構成例では、第１の詳細な構成例とは異なり、励振トランジスターＭＭが出力ノードＮＶＰとＮＶＭの間に設けられる。すなわち、励振トランジスターＭＭのソース電極（ドレイン電極）は、出力ノードＮＶＰに接続され、ＭＭのドレイン電極（ソース電極）は、出力ノードＮＶＭに接続される。ＭＭのゲート電極には、励振用クロック生成回路ＶＧＭからの励振用クロックＣＫＭが入力される。例えば、ＭＭは、ＮＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＭは、図１２等で上述の励振用クロックＣＫ１と同一のクロックにより実現できる。
【００９６】
図１５に、単共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣを含む。
【００９７】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【００９８】
第４の詳細な構成例では、第１の詳細な構成例とは異なり、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。すなわち、励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧ＶＲ１、ＶＲ２を基準とする励振用電圧ＶＶＦ１、ＶＶＦ２をインダクターＬ１、Ｌ２に印加することで、共振回路を電圧励振する。例えば、図１６に、第４の詳細な構成例の電圧波形例を示す。図１６のＦ１に示すように、励振用電圧ＶＶＦ１として、３／４ＶＤＤ＋ＶＦ１が供給される。また、励振用電圧ＶＶＦ２として、１／４ＶＤＤ＋ＶＦ２が供給される。
【００９９】
５．二共振回路
図６（Ｂ）で上述したように、本実施形態では、２つの共振回路の共振により電源電圧ＶＰ、ＶＭを供給できる。図１７〜図２２には、そのような二共振回路の詳細な構成例を示す。
【０１００】
図１７には、二共振回路の第１の詳細な構成例を示す。この構成例は、第１の基準電圧供給ノードＮＧ１、第２の基準電圧供給ノードＮＧ２、第１のインダクターＬ１、第２のインダクターＬ２、第１のキャパシターＣ１、第２のキャパシターＣ２、第１の励振トランジスターＭ１、第２の励振トランジスターＭ２、第１の励振用クロック生成回路ＶＧ１、第２の励振用クロック生成回路ＶＧ２を含む。なお、本実施形態の共振回路はこの構成に限定されず、その構成要素の一部（例えばクロック生成回路ＶＧ１、ＶＧ２）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１０１】
インダクターＬ１は、第１の基準電圧供給ノードＮＧ１と第１の出力ノードＮＶＰとの間に設けられる。キャパシターＣ１は、出力ノードＮＶＰとグランド（接地ノード。広義には第２の直流電源）との間に設けられる。励振トランジスターＭ１のドレイン端子は、出力ノードＮＶＰに接続される。Ｍ１のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ１からの第１の励振用クロックＣＫ１が入力される。また、インダクターＬ２（例えばＬ２＝Ｌ１）は、第２の基準電圧供給ノードＮＧ２と第２の出力ノードＮＶＭとの間に設けられる。キャパシターＣ２（例えばＣ２＝Ｃ１）は、出力ノードＮＶＭとグランド（接地ノード）との間に設けられる。励振トランジスターＭ２のドレイン端子は、出力ノードＮＶＭに接続される。Ｍ２のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ２からの第２の励振用クロックＣＫ２が入力される。例えば、励振トランジスターＭ１、Ｍ２は、ＮＭＯＳトランジスターで構成される。
【０１０２】
この第１の詳細な構成例の二共振回路は、例えば図１２で上述した電圧波形例と同様の電圧波形で動作し、電流励振により電源電圧ＶＰ、ＶＭを出力する。このような二共振回路によれば、上述の単共振回路と同様に、ＬＣ共振による電力回生が可能である。
【０１０３】
図１８に、二共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、第２の詳細な構成例では、基準電圧供給ノードＮＧ２、インダクターＬ２、キャパシターＣ２、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２は上述の第１の詳細な構成例と同様に構成されるため、図示を省略する。ここで、以下では、図１７等で上述した構成要素と同一の構成要素には、同一の符号を付し、適宜説明を省略する。
【０１０４】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。すなわち、励振トランジスターＭＰ１のドレイン電極は、出力ノードＮＶＰに接続される。ＭＰ１のソース電極には、直流電源電圧ＶＤＤが供給され、ゲート電極には、第１の励振用クロック生成回路ＶＧＰ１からの第１の励振用クロックＣＫＰ１が入力される。例えば、ＭＰ１は、ＰＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＰ１は、図１２等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【０１０５】
図１９に、二共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１０６】
第３の詳細な構成例では、第１の詳細な構成例とは異なり、キャパシターＣ１、Ｃ２が出力ノードＮＶＰ、ＮＶＭと基準電圧供給ノードＮＧ１、ＮＧ２との間に設けられる。この第３の詳細な構成例の二共振回路は、例えば図１２等で上述した電圧波形と同一の電圧波形により動作し、電流励振により電源電圧ＶＰ、ＶＭを出力する。
【０１０７】
図２０に、二共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、第４の詳細な構成例では、基準電圧供給ノードＮＧ２、インダクターＬ２、キャパシターＣ２、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２は上述の第３の詳細な構成例と同様に構成されるため、図示を省略する。
【０１０８】
第４の詳細な構成例では、第３の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。そして、励振用クロックＣＫＰ１によりＭＰ１がオン・オフ制御され、共振回路を電流励振する。励振用クロックＣＫＰ１は、図１２等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【０１０９】
図２１に、二共振回路の第５の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２を含む。
【０１１０】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１１１】
第５の詳細な構成例では、図１５で上述した単共振回路の第４の詳細な構成例と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。すなわち、励振用電圧生成回路ＶＦ１、ＶＦ２が励振用電圧ＶＶＦ１、ＶＶＦ２を出力し、共振回路を電圧励振することで、電源電圧ＶＰ、ＶＭが生成される。
【０１１２】
図２２に、二共振回路の第６の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２を含む。
【０１１３】
第５の構成例のように、基準電圧ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１１４】
第６の詳細な構成例では、第５の詳細な構成例とは異なり、キャパシターＣＡ１、ＣＡ２が、励振用電圧供給ノードＮＧ１、ＮＧ２と出力ノードＮＶＰ、ＮＶＭとの間に設けられる。また、キャパシターＣＢ１、ＣＢ２が、グランド（ＶＳＳ）と出力ノードＮＶＰ、ＮＶＭとの間に設けられる。そして、インダクターＬ１とキャパシターＣＡ１、ＣＢ１の間で共振が行われ、インダクターＬ２とキャパシターＣＡ２、ＣＢ２の間で共振が行われる。
【０１１５】
６．カップリングされた二共振回路
本実施形態では、上述の二共振回路の電源電圧をキャパシターでカップリングした共振回路を用いることもできる。図２３〜図３２を用いて、カップリングされた二共振回路について詳細に説明する。
【０１１６】
図２３には、カップリングされた二共振回路の第１の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、第１〜第３のキャパシターＣ１〜Ｃ３、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１１７】
第１の詳細な構成例では、インダクターＬ１、Ｌ２とキャパシターＣ１、Ｃ２、基準電圧供給ノードＮＧ１、ＮＧ２、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２により、上述の二共振回路の第１の詳細な構成例と同様の共振回路が構成される。そして、出力ノードＮＶＰとＮＶＭの間に、キャパシターＣ３（例えば、Ｃ３＝Ｃ１／２＝Ｃ２／２）が設けられる。この第１の詳細な構成例は、励振トランジスターＭ１、Ｍ２による電流励振を行い、インダクターＬ１、Ｌ２とキャパシターＣ１〜Ｃ３の間の共振により電源電圧ＶＰ、ＶＭを生成する。
【０１１８】
このようなカップリングされた二共振回路によれば、断熱的回路動作に必要な電源電圧を高精度に出力できる。この点について、図２４、図２５を用いて説明する。図２３には、上述の二共振回路において、インダクターＬ１とＬ２のインダクタンスに製造バラツキ等によるバラツキが生じた場合の電圧波形例を模式的に示す。
【０１１９】
図２４に示すように、励振用クロックの周波数に従って、電源電圧ＶＰとＶＭは等しい周波数の電源電圧となる。しかしながら、Ｌ１とＬ２にバラツキ（例えば３％程度）がある場合には、電源電圧ＶＰとＶＭを発生する共振回路の共振周波数が異なってしまう。そのため、電源電圧ＶＰが最小電圧（谷）となるタイミングと電源電圧ＶＭが最大電圧（山）となるタイミングが時間的にずれてしまう。そうすると、断熱的論理回路の入力電圧の変化時において電源電圧ＶＰ、ＶＭに電圧ギャップが生じ、断熱的回路動作（例えば上述の図７）とならない期間が生ずる可能性がある。
【０１２０】
一方、図２５に示すように、カップリングされた二共振回路では、上記の谷と山のタイミングをより近づけることができる。すなわち、インダクターＬ１、Ｌ２のバラツキが二共振回路におけるバラツキと等しい場合には、キャパシターＣ３によってカップリングされることで、二共振回路の場合よりも逆相に近い電源電圧ＶＰ、ＶＭを供給できる。
【０１２１】
図２６に、カップリングされた二共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１２２】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、キャパシターＣ１、Ｃ２が、出力ノードＮＶＰ、ＮＶＭと基準電圧供給ノードＮＧ１、ＮＧ２との間に設けられる。そして、励振トランジスターＭ１、Ｍ２により電流励振が行われる。
【０１２３】
図２７に、カップリングされた二共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２を含む。
【０１２４】
第３の詳細な構成例では、上述の励振トランジスターＭ１が設けられず、励振トランジスターＭ２のみにより電流励振が行われる。そして、キャパシターＣ３により出力ノードＮＶＰとＮＶＭがカップリングされていることで、共振回路全体が励振される。
【０１２５】
図３１に、カップリングされた二共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、を含む。
【０１２６】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１２７】
第４の詳細な構成例は、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。具体的には、図１５等で上述した単共振回路の電圧励振と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２が、基準電圧３／４・ＶＤＤ、１／４・ＶＤＤを基準として励振用電圧ＶＶＦ１、ＶＶＦ２を出力することで、共振回路を電圧励振する。
【０１２８】
図３２に、カップリングされた二共振回路の第５の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣＡ１、ＣＡ２、ＣＢ１、ＣＢ２、Ｃ３を含む。
【０１２９】
第５の詳細な構成例では、キャパシターＣＡ１、ＣＡ２が、ノードＮＧ１と出力ノードＮＶＰ、ＮＶＭの間に設けられる。キャパシターＣＢ１、ＣＢ２が、出力ノードＮＶＰ、ＮＶＭとグランドの間に設けられる。そして、上述の第５の詳細な構成例と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。
【０１３０】
なお、図１１〜図３２で説明したＬＣ共振回路は、上記の構成に限定されず、種々の変形実施が可能である。例えば、単共振・二共振・カップリングされた二共振等の回路形式と、電流励振・電圧励振等の励振手法の種々の組み合わせが可能である。
【０１３１】
７．他の共振回路
本実施形態では、上記のＬＣ共振回路以外の自励発振する共振回路により電源電圧ＶＰ、ＶＭを供給することもできる。図３６に、その発振回路の詳細な構成例を示す。
【０１３２】
この構成例は、インバーターＩＮ１、ＩＮ２（広義には、オシレーター）、インダクターＬ、キャパシターＣＣ１〜ＣＣ４、抵抗素子Ｒ１、Ｒ２、基準電圧供給ノードＮＧ１、ＮＧ２、を含む。
【０１３３】
基準電圧生成回路ＲＧ１、ＲＧ２は、基準電圧供給ノードＮＧ１、ＮＧ２、抵抗素子Ｒ１、Ｒ２を介して、基準電圧３／４・ＶＤＤ、１／４・ＶＤＤを出力ノードＮＶＰ、ＮＶＭに供給する。インバーターＩＮ１、ＩＮ２は、共振回路を励振するオシレーターを構成する。そして、そのオシレーターがノードＮＳ１、ＮＳ２を駆動することで、共振回路が電源電圧ＶＰ、ＶＭを出力する。
【０１３４】
８．基準電圧生成回路
図３４に、基準電圧３／４・ＶＤＤ（ＲＧ１）、１／４・ＶＤＤ（ＲＧ２）を出力する基準電圧生成回路の第１の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭＤ１〜ＰＭＤ１１（広義には第１導電型トランジスター）、ＮＭＯＳトランジスターＮＭＤ１〜ＮＭＤ４（広義には第２導電型トランジスター）、キャパシターＣＤ１〜ＣＤ６、ＣＱ１〜ＣＱ３を含む。なお以下では、説明を簡単にするために、キャパシターの容量値がＣＤ１＝ＣＤ２、ＣＤ３＝ＣＤ４、ＣＤ５＝ＣＤ６である場合を例に説明する。
【０１３５】
この基準電圧生成回路には、図示しない制御回路等からのクロックＰ１、Ｐ２、Ｎ１、Ｎ２が供給される。クロックＰ１とＰ２は逆相の（論理レベルが反転した）クロックである。また、クロックＮ１、Ｎ２は、例えばクロックＰ２、Ｐ１と同一のクロックである。
【０１３６】
そして、クロックＰ１がローレベルのときトランジスターＰＭＤ１、ＰＭＤ２がオンされ、トランジスターＰＭＤ３、ＰＭＤ４、ＮＭＤ１がオフされる。このとき、キャパシターＣＤ１、ＣＤ２は、ＶＤＤとＶＳＳの間でチャージされる。クロックＰ１がハイレベルのとき、ＰＭＤ１、ＰＭＤ２がオフされ、ＰＭＤ３、ＰＭＤ４、ＮＭＤ１がオンされ、キャパシターＣＤ１、ＣＤ２とＣＱ１との間でチャージ分配される。そして、ノードＮＱＤ１に電圧ＶＱＤ１＝１／２・ＶＤＤが出力される。
【０１３７】
同様に、キャパシターＣＤ３とＣＤ４が、ＶＤＤと１／２・ＶＤＤの間でチャージされ、キャパシターＣＤ３、ＣＤ４とＣＱ２との間でチャージ分配されることで、ノードＮＱＤ２に基準電圧ＶＱＤ２＝３／４・ＶＤＤが出力される。また、キャパシターＣＤ５とＣＤ６が、１／２・ＶＤＤとＶＳＳの間でチャージされ、キャパシターＣＤ５、ＣＤ６とＣＱ３との間でチャージ分配されることで、ノードＮＱＤ３に基準電圧ＶＱＤ３＝１／４・ＶＤＤが出力される。
【０１３８】
図３０に、基準電圧３／４・ＶＤＤ（ＲＧ１）、１／４・ＶＤＤ（ＲＧ２）を出力する基準電圧生成回路の第２の詳細な構成例を示す。この構成例は、ドライバーＢＦ１、ＢＦ２、インダクターＬＡ１、ＬＡ２、キャパシターＣ１，Ｃ２、基準電圧供給ノードＮＧ１，ＮＧ２、からなる。図３０にはインダクターＬＢ１、ＬＢ２、キャパシターＣ３からなる共振回路も図示している。
【０１３９】
ドライバーＢＦ１が第１の出力電圧ＶＢＦ１を出力し、ドライバーＢＦ２が第２の出力電圧ＶＢＦ２を出力することで、基準電圧を生成する。例えば、図２９のＧ１に示すように、ドライバーＢＦ１は、ＶＤＤで駆動する期間とＶＳＳで駆動する期間のデューティーが３：１（第１のデューティー）の矩形波を出力する。またＧ２に示すように、ドライバーＢＦ２は、ＶＤＤで駆動する期間とＶＳＳで駆動する期間のデューティーが１：３（第２のデューティー）の矩形波を出力する。この出力電圧ＶＢＦ１、ＶＢＦ２は、インダクターＬＡ１とキャパシターＣ１、インダクターＬＡ２とキャパシターＣ２で平滑化され基準電圧３／４・ＶＤＤ、１／４・ＶＤＤをノードＮＧ１とＮＧ２に出力する。
【０１４０】
図２８に、基準電圧３／４・ＶＤＤ（ＲＧ１）、１／４・ＶＤＤ（ＲＧ２）を生成する基準電圧生成回路の第３の詳細な構成例を示す。この構成例は、ドライバーＢＦ１、ＢＦ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、を含む。この構成例ではインダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、Ｃ３は共振回路にもなっている。つまり上記の第２の詳細な構成例からインダクターとキャパシター部品（ＬＡ１、ＬＡ２等）の削減がされている。ドライバーＢＦ１、ＢＦ２を駆動する信号は第２の詳細な構成例と同じである。
【０１４１】
上記の第２の詳細な構成例と第３の詳細な構成例では、ドライバーＢＦ１、ＢＦ２をそれぞれデューティー３／４と１／４を中心に共振回路の共振周波数に同期してデューティーを振ることにより、共振回路を励振することも出来る。
【０１４２】
９．回路装置
図３５（Ａ）〜図３５（Ｃ）に、本実施形態の電源回路及び断熱的論理回路を適用できる回路装置の構成例を示す。
【０１４３】
図３５（Ａ）に示す回路装置３００は、電源回路１００、断熱的論理回路２００を含む。この電源回路１００と断熱的論理回路２００は、別チップ（別ＩＣ）で構成される。共振回路のインダクターＬ及びキャパシターＣは、電源回路１００のチップに外付けされる。但し本実施形態では、Ｌ及びＣの少なくとも一方が電源回路１００のチップに内蔵されてもよい。
【０１４４】
また、図３５（Ｂ）に示すように、電源回路１００が断熱的論理回路２００のチップに内蔵され、回路装置が１チップで構成されてもよい。そして、共振回路のインダクターＬ及びキャパシターＣがそのチップに外付けされてもよい。あるいは、図３５（Ｃ）に示すように、回路装置が１チップで構成され、共振回路のインダクターＬ及びキャパシターＣがそのチップに内蔵されてもよい。
【０１４５】
１０．電子機器
図３６に、本実施形態の回路装置が適用できる電子機器の構成例を示す。この電子機器は、集積回路装置４００、マイクロコントローラー４１０（ホスト、回路装置）、アンテナ４３０、センサー４４０、検出回路４５０、Ａ／Ｄ変換器４６０（Ａ／Ｄ変換回路）、記憶部４７０、操作部４８０を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。
【０１４６】
センサー４４０は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。検出回路４５０は、センサー４４０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４６０は、増幅された信号をデジタル信号に変換して集積回路装置４００へ出力する。集積回路装置４００は、センサー４４０からの出力信号を処理し、処理後の信号をアンテナ４３０から無線送信する。マイクロコントローラー４１０は、断熱的論理回路等で構成され、デジタル信号処理を行ったり、記憶部４７０に記憶された設定情報や操作部４８０からの信号に基づいて電子機器の制御処理を行う。記憶部４７０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４８０は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。
【０１４７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の直流電圧、第２の直流電圧等）と共に記載された用語（ＶＤＤ、ＶＳＳ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また電源回路、断熱的論理回路、回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４８】
１００  電源回路、１１０  基準電圧生成回路、１２０  共振回路、
１３０  第１の共振回路、１４０  第２の共振回路、２００  断熱的論理回路、
３００  回路装置、４００  集積回路装置、４１０  マイクロコントローラー、
４４０  センサー、４５０  検出回路、４６０  Ａ／Ｄ変換器、４７０  記憶部、
４８０  操作部、
ＶＰ  第１の電源電圧、ＶＭ  第２の電源電圧、ＶＤＤ  第１の直流電圧、
ＶＳＳ  第２の直流電圧、ＶＩＮ  入力電圧、ＰＭ１  第１導電型トランジスター、
ＮＭ１  第２導電型トランジスター、Ｔ１  第１の期間、Ｔ２  第２の期間、
Ｌ１  第１のインダクター、Ｌ２  第２のインダクター、Ｃ  キャパシター、
Ｍ１  第１の励振トランジスター、Ｍ２  第２の励振トランジスター、
Ｃ１  第１のキャパシター、Ｃ２  第２のキャパシター、ＢＦ１  第１のドライバー、
ＢＦ２  第２のドライバー、ＶＢＦ１  第１の出力電圧、ＶＢＦ２  第２の出力電圧
【図１】
2011109607.tif 000003
【図２】
2011109607.tif 000004
【図３】
2011109607.tif 000005
【図４】
2011109607.tif 000006
【図５】
2011109607.tif 000007
【図６】
2011109607.tif 000008
【図７】
2011109607.tif 000009
【図８】
2011109607.tif 000010
【図９】
2011109607.tif 000011
【図１０】
2011109607.tif 000012
【図１１】
2011109607.tif 000013
【図１２】
2011109607.tif 000014
【図１３】
2011109607.tif 000015
【図１４】
2011109607.tif 000016
【図１５】
2011109607.tif 000017
【図１６】
2011109607.tif 000018
【図１７】
2011109607.tif 000019
【図１８】
2011109607.tif 000020
【図１９】
2011109607.tif 000021
【図２０】
2011109607.tif 000022
【図２１】
2011109607.tif 000023
【図２２】
2011109607.tif 000024
【図２３】
2011109607.tif 000025
【図２４】
2011109607.tif 000026
【図２５】
2011109607.tif 000027
【図２６】
2011109607.tif 000028
【図２７】
2011109607.tif 000029
【図２８】
2011109607.tif 000030
【図２９】
2011109607.tif 000031
【図３０】
2011109607.tif 000032
【図３１】
2011109607.tif 000033
【図３２】
2011109607.tif 000034
【図３３】
2011109607.tif 000035
【図３４】
2011109607.tif 000036
【図３５】
2011109607.tif 000037
【図３６】
2011109607.tif 000038