(57)【要約】【課題】ピーク増幅器のＣ級バイアスの設定を容易にするとともにドハティ増幅器の生産性を向上させるドハティ増幅器のバイアス回路を提供する。【解決手段】可変抵抗Ｒｖは調整電圧ＶｓｅｔをオペアンプＯＰの反転入力端子に供給する。オペアンプＯＰの非反転入力端子には、バイアス切り替え用の制御電圧Ｖｍｏｄｅとして、ＡＢ級バイアスの制御電圧Ｖｍｏｄｅ＿ＡＢ又はＣ級バイアスの制御電圧Ｖｍｏｄｅ＿Ｃが入力される。オペアンプＯＰは、制御電圧Ｖｍｏｄｅ＿ＡＢが入力されるときに、ＡＢ級としてＦＥＴのアイドリング電流が一定となるように、可変抵抗Ｒｖから調整電圧Ｖｓｅｔが入力される。オペアンプＯＰは、ＡＢ級にバイアスするゲート電圧Ｖｇｓ＿ＡＢとなる調整電圧Ｖｓｅｔのときに、制御電圧Ｖｍｏｄｅ＿Ｃを入力するとＦＥＴにＣ級となるゲート電圧Ｖｇｓ＿Ｃを出力する。【選択図】図１
2011109387.tif 000002
【特許請求の範囲】
【請求項１】
ピーク増幅器の増幅素子にバイアス電圧を出力するドハティ増幅器のバイアス回路であって、
予め決められた一定のアイドリング電流が前記増幅素子に流れるように前記バイアス電圧を調整する電圧調整手段と、
調整された前記バイアス電圧を所定の制御電圧によりＣ級バイアスに設定するバイアス設定手段と
を備えたことを特徴とするドハティ増幅器のバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドハティ増幅器のバイアス回路に係り、特に、Ｃ級にバイアスされるピーク増幅器のバイアス設定を簡略化できるドハティ増幅器のバイアス回路に関する。
【背景技術】
【０００２】
従来、電力増幅器では、飽和電力に近づくほど電力効率を高くできるが、それと同時に増幅素子の非線形性に起因する歪みが生じることが知られている。しかし、無線通信に用いられる電力増幅器には、高い電力効率と低非線形歪という、相反する性能が求められる。そこで、飽和電力点からバックオフさせて低歪みを実現するとともに高い電力効率を得られる電力増幅器として、ドハティ増幅器が知られている。
【０００３】
ドハティ増幅器は、ＡＢ級やＢ級にバイアスされたキャリア増幅器と、Ｃ級にバイアスされたピーク増幅器とを備えており、入力電力をキャリア増幅器とピーク増幅器とに分配し、キャリア増幅器とピーク増幅器の出力を合成して出力する。ドハティ増幅器は、瞬時入力電力が小さいときに、Ｃ級にバイアスされたピーク増幅器がオフ状態となり、キャリア増幅器が単体で増幅動作を行って出力するので、消費電力を抑えて高い電力効率で動作する。逆に、瞬時入力電力が大きいときに、ピーク増幅器がオン状態となり、キャリア増幅器による増幅信号とピーク増幅器による増幅信号とが合成され、瞬時入力電力が小さいときよりも大きな飽和電力で動作するので電力効率が高い。このように、ドハティ増幅器は、バックオフ動作時の効率を向上させるものである。
【０００４】
ところで、ドハティ増幅器は、キャリア増幅器とピーク増幅器という、バイアスの異なる増幅器により構成されるので、各増幅器のバイアスが適切となるように初期設定をする必要がある。増幅素子としては、例えばＦＥＴ（電界効果トランジスタ）を用いることができる。
【０００５】
ＡＢ級又はＢ級にバイアスされるキャリア増幅器では、無信号時のドレイン電流（アイドリング電流）を目安にして、アイドリング電流が一定となるようなゲート電圧でバイアス設定される。
【０００６】
一方、Ｃ級にバイアスされるピーク増幅器では、アイドリング電流が流れないゲート電圧にバイアス設定されるため、キャリア増幅器のようにアイドリング電流を目安にしてバイアス設定できず、バイアスされる目安が分かりにくい。
【０００７】
Ｃ級にバイアスされるピーク増幅器のバイアス設定方法として、例えば本出願人による特許文献１がある。特許文献１では、アイドリング電流が流れないピーク増幅器に対しては、アイドリング電流に基づいてバイアス設定できないので、ゲート電圧を単独で所定値にするようにして初期設定を行っている。
【０００８】
他に、Ｃ級にバイアスされるピーク増幅器のバイアス設定方法として、図６に示す従来のＣ級バイアス回路Ｙによるものがある。図６は、従来のＣ級のバイアス回路の構成例である。
【０００９】
従来のＣ級バイアス回路Ｙでは、ＦＥＴに供給するバイアス電圧としてのゲート電圧ＶｇｓをＡＢ級からＣ級まで対応可能な可変範囲を有するように、抵抗Ｒ１０，Ｒ１１及び可変抵抗Ｒｖの抵抗値が設定され、そして可変抵抗Ｒｖによる可変電圧が、個々のＦＥＴで最適となるように調整される。この可変抵抗Ｒｖによる可変電圧がゲート電圧Ｖｇｓとして、ゲート電圧用出力端子１００から出力されＦＥＴに入力される。
【００１０】
具体的には、従来のＣ級バイアス回路Ｙは、一旦、ＦＥＴにアイドリング電流を流してＡＢ級のバイアス電圧を取得し、取得したＡＢ級のバイアス電圧を目安にして、予め決められた方法でそのＦＥＴに最適なＣ級のバイアス電圧を計算し、バイアス電圧をＣ級に設定するものである。
【００１１】
具体的に図７を参照して、従来のＣ級バイアス電圧の設定フローを説明する。図７は、従来のＣ級バイアス回路ＹによるＣ級バイアス電圧設定のフローチャートである。
【００１２】
まず、ステップＳ１０で、例えば電流計などを用いて、可変抵抗Ｒｖを調整して、ＡＢ級となるような予め決められた一定のアイドリング電流がＦＥＴに流れるようにバイアス電圧を設定する。次に、ステップＳ２０で、上記予め決められた一定のアイドリング電流がＦＥＴに流れているときのＦＥＴのゲート電圧Ｖｇｓを、例えば電圧計などを用いて測定する。つまり、そのＦＥＴのＡＢ級バイアス電圧として最適なゲート電圧Ｖｇｓを測定する。
【００１３】
次に、ステップＳ３０で、測定したＡＢ級のゲート電圧Ｖｇｓを目安にして、そのＦＥＴに最適なＣ級バイアス電圧としてのゲート電圧Ｖｇｓを予め決められた方法により計算する。ステップＳ４０では、再び電圧計などを用いて、計算したＣ級バイアス電圧としてのゲート電圧Ｖｇｓがゲート電圧用出力端子１００に出力されるよう可変抵抗Ｒｖを調整し、Ｃ級バイアス電圧としてのゲート電圧Ｖｇｓを設定する。以上の処理により、従来のＣ級バイアス回路Ｙは、ゲート電圧ＶｇｓをＣ級バイアス電圧として設定している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−１５４０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
一般的に、ＦＥＴには製造時の不純物濃度などの関係から素子個々の特性に個体差があるため、アイドリング電流が流れ始めるゲート電圧（しきい値電圧）にも素子個々のばらつきがある。そのため、しきい値電圧の異なる各ＦＥＴの間で、ＡＢ級バイアス電圧としてのゲート電圧やＣ級バイアス電圧としてのゲート電圧は異なってくる。
【００１６】
しかし、特許文献１の技術では、Ｃ級バイアス電圧としてのゲート電圧を単独で所定値にするようにして初期設定を行っているため、ＦＥＴ素子個々のしきい値電圧のばらつきに対応できない。
【００１７】
一方、図６に示す従来のＣ級バイアス回路Ｙによれば、実際にＡＢ級バイアス状態において予め決められた一定のアイドリング電流を流してゲート電圧を測定し、このとき実測したゲート電圧に基づいてＣ級バイアス電圧としてのゲート電圧を計算している。そのため、個々のＦＥＴのしきい値電圧のばらつきに対応して適切なＣ級バイアス電圧が設定できる。
【００１８】
しかし、従来のＣ級バイアス回路Ｙは、設定方法が煩雑であるという問題がある。
【００１９】
図８は、従来のＣ級バイアス回路Ｙの特性例である。縦軸はＦＥＴに供給されるバイアス電圧としてのゲート電圧であり、横軸は可変抵抗Ｒｖの抵抗値の最大値を１として規格化したときの可変抵抗Ｒｖの設定点である。この従来のＣ級バイアス回路Ｙでは、ＦＥＴ個々のしきい値電圧のばらつきを吸収するために、まず、ＡＢ級バイアス状態において、予め決められた一定のアイドリング電流が流れるように可変抵抗Ｒｖを設定点Ｒｖ１に調整する。次に、設定点Ｒｖ１のときのゲート電圧Ｖｇｓ＿ＡＢを求め、求めたゲート電圧Ｖｇｓ＿ＡＢに基づいて予め決められた方法でＣ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃを算出し、算出したゲート電圧Ｖｇｓ＿Ｃとなるように可変抵抗Ｒｖを設定点Ｒｖ２に調整するので、可変抵抗Ｒｖの設定点が２つ存在する。
【００２０】
このように、従来のＣ級バイアス回路Ｙでは、ＦＥＴ個々のしきい値電圧のばらつきに対応できるものの、ＡＢ級及びＣ級のそれぞれのバイアス電圧に対して可変抵抗Ｒｖの設定点が２つ存在するので、可変抵抗Ｒｖを２回調整しなければならず、設定操作が煩雑である。また、アイドリング電流を測定し、さらにバイアス電圧としてのゲート電圧Ｖｇｓを測定するので、電流計と電圧計を用意しなければならず面倒である。さらに、ゲート電圧ＶｇｓをＡＢ級バイアス電圧としてのゲート電圧Ｖｇｓ＿ＡＢからＣ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃまで設定可能にするために、可変抵抗Ｒｖの可変範囲を広く持たなければならず、設定分解能の劣化を招く虞があり、設定が難しくなることがある。つまり、従来のＣ級バイアス回路Ｙでは、ドハティ増幅器の生産性の点で効率的でない。
【００２１】
本発明は上記課題に鑑みてなされたものであり、Ｃ級バイアスの設定を容易にするとともにドハティ増幅器の生産性を向上させるバイアス回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明のドハティ増幅器のバイアス回路は、ピーク増幅器の増幅素子にバイアス電圧を出力するドハティ増幅器のバイアス回路であって、予め決められた一定のアイドリング電流が前記増幅素子に流れるように前記バイアス電圧を調整する電圧調整手段と、調整された前記バイアス電圧を所定の制御電圧によりＣ級バイアスに設定するバイアス設定手段とを備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、Ｃ級バイアス電圧の設定を容易にするとともにドハティ増幅器の生産性を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係るＣ級バイアス回路５００の構成図である。
【図２】本発明の実施形態に係るＣ級バイアス回路５００によるＣ級バイアス電圧設定のフローチャートである。
【図３】本発明の実施形態に係るＣ級バイアス回路５００の特性図である。
【図４】本発明の実施形態に係るＣ級バイアス回路６００の構成図である。
【図５】本発明の実施形態に係るＣ級バイアス回路７００の構成図である。
【図６】従来のＣ級バイアス回路Ｙの構成図である。
【図７】従来のＣ級バイアス回路ＹによるＣ級バイアス電圧設定のフローチャートである。
【図８】従来のＣ級バイアス回路Ｙの特性図である。
【発明を実施するための形態】
【００２５】
一般的に、ＦＥＴのドレイン電流Ｉｄ、ゲート電圧Ｖｇｓ、及びしきい値電圧Ｖｔには、以下の関係がある。
Ｉｄ∝（Ｖｇｓ−Ｖｔ）＾２・・・式１
【００２６】
ドレイン電流Ｉｄが、ゲート電圧Ｖｇｓからしきい値電圧Ｖｔを差し引いた値を二乗したものに比例するということは、ドレイン電流Ｉｄを固定値とした場合、ゲート電圧Ｖｇｓとしきい値電圧Ｖｔとの差も固定値となることを意味する。
【００２７】
つまり、予め決められた一定のドレイン電流Ｉｄが流れるときのゲート電圧Ｖｇｓからある値を引くことによってしきい値電圧Ｖｔを求めることができ、それは次式で表される。
Ｖｔ＝Ｖｇｓ−Ｋ（Ｋは所定の定数）・・・式２
【００２８】
この所定の定数Ｋの値は、ＦＥＴ個々のしきい値電圧にばらつきがあってもほぼ同じである。よって、ＦＥＴ素子個々のばらつきにより、各ＦＥＴのしきい値電圧が不明であっても、各ＦＥＴに予め決められた一定のドレイン電流を流し、そのときのゲート電圧からある値（所定の定数Ｋ）を引くことで、ＦＥＴ個々のしきい値電圧を得られる。
【００２９】
つまり、アイドリング電流が流れないしきい値電圧以下にバイアス電圧としてのゲート電圧が設定されるＣ級バイアスにおいて、ＦＥＴ個々のしきい値電圧のばらつきを吸収し、各ＦＥＴに同一のＣ級増幅動作をさせるには、予め決められた一定のアイドリング電流が流れるときのゲート電圧から一律に固定値を差し引けばよい。
【００３０】
そこで、本実施形態では、まず予め決められた一定のアイドリング電流が流れるゲート電圧をＡＢ級バイアスとなる電圧に設定し、次にこのゲート電圧から所定値を引くとＣ級バイアスとしてのゲート電圧となるように構成した。
【００３１】
以下、図を参照して本発明の実施形態を詳細に説明する。
【００３２】
図１に示す本実施形態のＣ級バイアス回路５００は、可変抵抗ＲｖとオペアンプＯＰと抵抗Ｒ１，Ｒ２，Ｒ２０，Ｒ２１とを備える。可変抵抗Ｒｖは、一端から抵抗Ｒ２０を介して電源（電源電圧Ｖｃｃ）に接続され、他端は抵抗Ｒ２１を介して接地されるとともに、可変抵抗Ｒｖの可変電圧出力端子には、抵抗Ｒ２を介してオペアンプＯＰの反転入力端子が接続される。オペアンプＯＰの反転入力端子と出力端子との間は抵抗Ｒ１を介して接続され、オペアンプＯＰの非反転入力端子は、制御電圧Ｖｍｏｄｅが入力されるバイアス切替端子２００に接続される。
【００３３】
オペアンプＯＰは、可変抵抗Ｒｖによって反転入力端子に入力される調整電圧Ｖｓｅｔと、非反転入力端子に入力される制御電圧Ｖｍｏｄｅとに基づいて差動増幅を行って、ゲート電圧用出力端子１００にＦＥＴへ供給されるゲート電圧Ｖｇｓを出力する。
【００３４】
オペアンプＯＰの非反転入力端子に入力される制御電圧Ｖｍｏｄｅは、バイアスをＡＢ級又はＣ級に切り替えるための制御電圧であり、予め決められた適切な制御電圧としてＡＢ級に対応するＶｍｏｄｅ＿ＡＢ、及びＣ級に対応するＶｍｏｄｅ＿Ｃが設定されており、いずれかの制御電圧に切り替え可能に設定されている。制御電圧Ｖｍｏｄｅ＿Ｃは、ＡＢ級とＣ級のバイアス電圧の差を考慮して設定されており、制御電圧Ｖｍｏｄｅ＿ＡＢに基づくＡＢ級のゲート電圧Ｖｇｓ＿ＡＢから所定値（Ｋ＋α（Ｋは式２におけるＫ、αはしきい値Ｖｔから実際に設定されるＣ級バイアス電圧としてのゲート電圧までの差分））を引くとＣ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃとなるように設定されている。
【００３５】
本実施形態のＣ級バイアス回路５００によるＣ級バイアス電圧の設定の流れを図２に示す。まず、ステップＡ１０で、バイアス切替端子２００から制御電圧Ｖｍｏｄｅ＿ＡＢを入力し、ＦＥＴを仮のＡＢ級バイアス状態とする。このときのバイアス電圧は、後述する可変抵抗Ｒｖによる電圧調整を容易にするために、ＦＥＴ個々のばらつきの中心値付近となるようにするとよい。次に、ステップＡ２０で、予め決められた一定のアイドリング電流がＦＥＴに流れるように、可変抵抗Ｒｖを調整して、調整電圧Ｖｓｅｔを可変させる。このとき、ＦＥＴに予め決められた一定のアイドリング電流が流れるように可変抵抗Ｒｖを調整し、調整された可変抵抗Ｒｖの設定点をＲｖ＿ｏｐｔとする。
【００３６】
次に、ステップＡ３０で、可変抵抗Ｒｖの設定点Ｒｖ＿ｏｐｔによる調整電圧ＶｓｅｔがオペアンプＯＰの反転入力端子に入力されている状態で、バイアス切替端子２００からオペアンプＯＰの非反転入力端子に入力する制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿ＡＢからＶｍｏｄｅ＿Ｃに切り替える。制御電圧Ｖｍｏｄｅ＿Ｃは、ＡＢ級とＣ級のバイアス電圧としてのゲート電圧の差（Ｖｇｓ＿ＡＢ−Ｖｇｓ＿Ｃ）を考慮した適切な制御電圧に設定されているので、制御電圧Ｖｍｏｄｅを切り替えるだけで、可変抵抗Ｒｖの設定点Ｒｖ＿ｏｐｔを変更せずに、ゲート電圧ＶｇｓをそのＦＥＴに対して最適なＣ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃとすることができる。
【００３７】
図３は、本実施形態のＣ級バイアス回路５００の特性を示す図である。縦軸はＦＥＴに供給されるゲート電圧Ｖｇｓであり、横軸は可変抵抗Ｒｖの抵抗値の最大値を１として規格化したときの可変抵抗Ｒｖの設定点である。図３において、Ｖｍｏｄｅ＝Ｖｍｏｄｅ＿ＡＢの特性は、制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿ＡＢとし、ＦＥＴをＡＢ級バイアス状態としたときの可変抵抗ＲｖによるオペアンプＯＰの出力特性を示している。また、Ｖｍｏｄｅ＝Ｖｍｏｄｅ＿Ｃの特性は、制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿Ｃとし、ＦＥＴをＣ級バイアス状態としたときの可変抵抗ＲｖによるオペアンプＯＰの出力特性を示している。なお、図３では、シリコンを用いたＬＤＭＯＳ等のノーマリオフ形を想定した一例として、ＦＥＴをＣ級バイアス状態とするＶｇｓ＿Ｃがプラス電圧となる場合を示しているが、ＧａＡｓやＧａＮを用いたＭＯＳ等のノーマリオン形の場合等では、ＦＥＴをＣ級バイアス状態とするＶｇｓ＿Ｃがマイナス電圧になる。
【００３８】
図３は、まず制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿ＡＢとして可変抵抗Ｒｖの設定点をＲｖ＿ｏｐｔとすると、バイアス電圧としてのゲート電圧がＶｇｓ＿ＡＢとなり、そして可変抵抗Ｒｖの設定点をＲｖ＿ｏｐｔに保った状態でバイアス切り替え用の制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿Ｃにすると、Ｃ級バイアスとなるゲート電圧Ｖｇｓ＿ＣがＦＥＴに供給されることを示している。つまり、可変抵抗Ｒｖから所定の調整電圧Ｖｓｅｔを出力する設定点Ｒｖ＿ｏｐｔを、ＡＢ級バイアスとＣ級バイアスの両方で共通に用いることができる。
【００３９】
このように、本実施形態では、オペアンプＯＰに入力する制御電圧Ｖｍｏｄｅ＿Ｃを制御電圧Ｖｍｏｄｅ＿ＡＢに対して適切な電圧値に設定してあるので、バイアス切り替え用の制御電圧ＶｍｏｄｅをＶｍｏｄｅ＿ＡＢからＶｍｏｄｅ＿Ｃに切り替えることで、ゲート電圧Ｖｇｓ＿ＡＢとなる設定点Ｒｖ＿ｏｐｔでゲート電圧Ｖｇｓ＿Ｃが得られる。
【００４０】
そのため、ＡＢ級バイアス電圧としてのゲート電圧Ｖｇｓ＿ＡＢのときと、Ｃ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃのときとで、可変抵抗Ｒｖの設定点を異ならせる必要がないので、可変抵抗Ｒｖによるバイアス電圧の調整が一度で済み、調整動作が大変簡単である。
【００４１】
このように、本実施形態では、制御電圧ＶｍｏｄｅをＡＢ級とＣ級に切り替え可能とすることで、ピーク増幅器とキャリア増幅器のＡＢ級バイアス電圧の設定を共通のバイアス回路で行えるので、ドハティ増幅器の生産性を向上させられる。すなわち、ＡＢ級にバイアスするキャリア増幅器のときは制御電圧ＶｍｏｄｅをＣ級用に切り替えずにバイアス設定を行い、Ｃ級にバイアスするピーク増幅器のときは制御電圧ＶｍｏｄｅをＡＢ級からＣ級に切り替えてバイアス設定を行えばよい。
【００４２】
また、可変抵抗Ｒｖの設定点がＡＢ級バイアス電圧としてのゲート電圧Ｖｇｓ＿ＡＢのときと、Ｃ級バイアス電圧としてのゲート電圧Ｖｇｓ＿Ｃのときとで同一であるので、可変抵抗Ｒｖの可変範囲を図８で示した従来技術のようにＲｖ１からＲｖ２までまで広く持つ必要がない。すなわち、Ｒｖ＿ｏｐｔを含むＦＥＴのばらつきを吸収できる可変範囲でよい。可変抵抗Ｒｖの設定分解能は、抵抗Ｒ２０，Ｒ２１、及び可変抵抗Ｒｖの抵抗比によって決めることができる。そのため、両端抵抗Ｒ２０，Ｒ２１の抵抗値を調整することにより、可変抵抗Ｒｖの設定分解能を劣化させずに済む。また、図３に示す制御電圧Ｖｍｏｄｅ＿ＡＢ及びＶｍｏｄｅ＿Ｃの直線の傾きは、抵抗Ｒ１及びＲ２の抵抗値を変えることで容易に変更可能であり、この抵抗Ｒ１及びＲ２の抵抗値を調整することによっても可変抵抗Ｒｖの設定分解能を劣化させないようにできる。
【００４３】
また、予め制御電圧Ｖｍｏｄｅ＿ＡＢと制御電圧Ｖｍｏｄｅ＿Ｃとを適切な値に設定しておくことにより、電圧値の測定が不要なので、ＦＥＴのゲート電圧を測定する電圧計などの測定器を用意する必要がなく、初期設定の工数を削減できる。
【００４４】
また、本実施形態によれば、ゲートバイアス切り替え用の制御電圧Ｖｍｏｄｅの切り替えをオペアンプＯＰの差動増幅の原理を利用した簡単な構成で実現できる。また、本実施形態では、可変抵抗Ｒｖによって電圧調整を行ったが、ＤＡコンバータで電圧調整を行ってもよい。
【００４５】
なお、本実施形態では、ＦＥＴ個々のしきい値電圧のばらつきを吸収するため、初めにＡＢ級バイアスに設定する構成としたが、このとき設定するバイアス電圧としてのゲート電圧Ｖｇｓは、予め決められた一定のアイドリング電流が流れるゲート電圧Ｖｇｓであればよいので、例えばＡ級バイアスとしてのゲート電圧Ｖｇｓなどであってもよい。この場合、Ａ級バイアス状態をＣ級バイアス状態とするためには、初めに調整されたＡ級バイアス電圧としてのゲート電圧Ｖｇｓから差し引く所定値はＡＢ級のときよりも大きくなるので、制御電圧Ｖｍｏｄｅ＿Ａと制御電圧Ｖｍｏｄｅ＿Ｃとの電位差も大きくなることになる。また、本実施形態では、ＡＢ級など予め定められたバイアス電圧としてのゲート電圧Ｖｇｓから所定値を差し引いてＣ級バイアス電圧としてのゲート電圧Ｖｇｓを設定する構成としたが、例えばＡ級バイアス電圧としてのゲート電圧Ｖｇｓから所定値を差し引いてＡＢ級又はＢ級バイアス電圧としてのゲート電圧Ｖｇｓとする変形も可能である。
【００４６】
また、本実施形態では、初めに個々のＦＥＴに最適なＡＢ級として予め決められた一定のアイドリング電流が流れるゲート電圧Ｖｇｓにするため、オペアンプＯＰの非反転入力端子に入力される制御電圧Ｖｍｏｄｅ＿ＡＢをオペアンプＯＰの反転入力端子に入力される調整電圧Ｖｓｅｔで調整する構成としたが、他の構成も考えられる。以下、図４及び図５を参照して、Ｃ級バイアス回路５００の変形例を説明する。なお、図１と同様の構成には同一の符号を付し、その説明を省略する。
【００４７】
図４に示すＣ級バイアス回路６００では、オペアンプＯＰの非反転入力端子が接地され、オペアンプＯＰの反転入力端子と抵抗Ｒ１との接続線に抵抗Ｒ３とスイッチＳＷとを介して電源電圧（制御電圧）Ｖｃｃが接続されている。
【００４８】
このバイアス回路６００では、まず、スイッチＳＷをＯＦＦにして反転入力端子に対する電源電圧Ｖｃｃの供給を停止するとともに、可変抵抗Ｒｖによる調整電圧Ｖｓｅｔにより、個々のＦＥＴに最適なＡＢ級として予め決められた一定のアイドリング電流が流れるゲート電圧Ｖｇｓに調整する。そして、調整電圧ＶｓｅｔによりＡＢ級として最適なゲート電圧Ｖｇｓの調整がされたら、次に、調整電圧Ｖｓｅｔを固定としたまま、スイッチＳＷをＯＮにして抵抗Ｒ３を介して電源電圧Ｖｃｃを反転入力端子に入力する。このとき、電源電圧Ｖｃｃと抵抗Ｒ３の値は、オペアンプＯＰから出力されるゲート電圧Ｖｇｓが、スイッチＳＷをＯＦＦからＯＮに切り替えることによって、ＡＢ級からＣ級バイアス電圧としてのゲート電圧Ｖｇｓとなるように設定されている。なお、スイッチＳＷのＯＮ／ＯＦＦの切り替えや抵抗Ｒ３の抵抗値の大きさは、オペアンプＯＰから出力されるゲート電圧ＶｇｓがＡＢ級又はＣ級のバイアス電圧となるように、可変抵抗Ｒｖからの調整電圧Ｖｓｅｔの大きさに合わせて適切に設定すればよい。
【００４９】
これにより、図１で示すＣ級バイアス回路５００と同様に、Ｃ級バイアス回路６００では、ＦＥＴ個々のしきい値のばらつきを吸収してＣ級バイアスの設定ができるとともに、可変抵抗Ｒｖによる電圧調整の設定が一度で済む。
【００５０】
また、スイッチＳＷのＯＦＦ又はＯＮによりＡＢ級バイアスとＣ級バイアスとを切り替える構成ではなく、図５に示すＣ級バイアス回路７００のように、電源電圧Ｖｃｃをバイアス切替端子３００とし、バイアス切替端子３００からバイアス切り替え用の制御電圧Ｖｍｏｄｅを入力する構成としてもよい。Ｃ級バイアス回路７００では、オペアンプＯＰの非反転入力端子が接地され、オペアンプＯＰの反転入力端子と抵抗Ｒ１との接続線に抵抗Ｒ４を介してバイアス切替端子３００が接続されている。バイアス切替端子３００は、制御電圧Ｖｍｏｄｅとして適切に設定されたＡＢ級用の制御電圧とＣ級用の制御電圧とを切り替えてオペアンプＯＰの反転入力端子に加算入力する。
【００５１】
このＣ級バイアス回路７００では、まず、バイアス切替端子３００から抵抗Ｒ４を介してＡＢ級用の制御電圧をオペアンプＯＰの反転入力端子に入力するとともに、可変抵抗Ｒｖによる調整電圧Ｖｓｅｔにより、個々のＦＥＴに最適なＡＢ級として予め決められた一定のアイドリング電流が流れるゲート電圧Ｖｇｓに調整する。そして、調整電圧ＶｓｅｔによりＡＢ級として最適なゲート電圧Ｖｇｓの調整がされたら、次に調整電圧Ｖｓｅｔを固定としたまま、バイアス切替端子３００から入力する制御電圧ＶｍｏｄｅをＡＢ級用の制御電圧からＣ級用の制御電圧に切り替える。このとき、ＡＢ級用の制御電圧とＣ級用の制御電圧は、制御電圧ＶｍｏｄｅをＡＢ級用の制御電圧からＣ級用の制御電圧に切り替えることによって、オペアンプＯＰから出力されるゲート電圧ＶｇｓがＡＢ級からＣ級のバイアスとなるように設定されている。上記構成により、このＣ級バイアス回路７００においても、ＦＥＴ個々のしきい値のばらつきを吸収してＣ級バイアスの設定ができるとともに、可変抵抗Ｒｖによる電圧調整の設定が一度で済む。
【００５２】
以上、本実施形態によれば、Ｃ級バイアスの設定が簡略化されるのでドハティ増幅器の生産性を向上させられる。また、アイドリング電流が流れないＣ級のバイアス設定において、ＦＥＴ個々のばらつきを吸収した適切なＣ級バイアスを設定できるので、ドハティ増幅器の性能を安定化できる。
【００５３】
以上を概説すると、本発明のドハティ増幅器のバイアス回路は、ピーク増幅器の増幅素子にバイアス電圧を出力するドハティ増幅器のバイアス回路であって、予め決められた一定のアイドリング電流が前記増幅素子に流れるように前記バイアス電圧を調整する電圧調整手段と、調整された前記バイアス電圧を所定の制御電圧によりＣ級バイアスに設定するバイアス設定手段と、を備えたことを特徴とする。
また、入力される前記制御電圧は、調整された前記バイアス電圧の値から所定値を引いた電圧値が前記Ｃ級のバイアス電圧となるように設定されていてもよい。
また、前記バイアス設定手段はオペアンプにより構成してもよい。
また、調整された前記バイアス電圧のバイアスをＡＢ級又はＢ級としてもよい。
【００５４】
本発明は上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々様々に変更が可能であることは言うまでもない。
【符号の説明】
【００５５】
１００・・・ゲート電圧用出力端子
２００，３００・・・バイアス切替端子
ＯＰ・・・オペアンプ
Ｒｖ・・・可変抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ１０，Ｒ１１，Ｒ２０，Ｒ２１・・・抵抗
５００，６００，７００・・・本実施形態のＣ級バイアス回路
Ｙ・・・従来のＣ級バイアス回路
【図１】
2011109387.tif 000003
【図２】
2011109387.tif 000004
【図３】
2011109387.tif 000005
【図４】
2011109387.tif 000006
【図５】
2011109387.tif 000007
【図６】
2011109387.tif 000008
【図７】
2011109387.tif 000009
【図８】
2011109387.tif 000010