(57)【要約】【課題】新規な半導体装置の製造方法を提供する。【解決手段】本実施形態に係る半導体装置の製造方法は、下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程とを有する。【選択図】図１Ｈ
2011228392.tif 000002
【特許請求の範囲】
【請求項１】
下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、
前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、
前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、
前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、
前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程と
を有する半導体装置の製造方法。
【請求項２】
前記半導体基板をポリイミド膜で覆う前に、前記多層配線および前記Ｃｕアクセサリを覆うパッシベーション膜を形成する工程をさらに有し、
前記ポリイミド膜をマスクとして、前記パッシベーション膜をドライエッチングすることで、前記最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パッシベーション膜のドライエッチングにより形成されたポリイミド変質層を除去する工程をさらに有する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記最上層配線がＡｌ配線であり、
前記Ｃｕ腐食防止剤としてベンゾトリアゾールを用い、
前記最上層配線の表面および前記Ｃｕアクセサリの表面に形成された前記Ｃｕ腐食防止膜を有機酸で洗浄することで、前記最上層配線の表面の表面に形成された前記Ｃｕ腐食防止膜を選択的に除去する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記有機酸としてクエン酸を用いる請求項４に記載の半導体装置の製造方法。
【請求項６】
前記パッシベーション膜のドライエッチングをフッ素系ガスにより行い、
前記最上層配線となる前記Ａｌ配線上に残留するフッ素化合物をＯ2プラズマ処理により除去する工程をさらに有する請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記最上層配線がＣｕ配線であり、
前記Ｃｕ腐食防止剤としてベンゾトリアゾールを用い、
前記最上層配線の表面の表面に形成された前記Ｃｕ腐食防止膜をＮＨ3プラズマ処理により選択的に除去する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記Ｃｕアクセサリが、ＣＭＰ残膜測定用パターンである請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に係る実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置の多層配線としてはアルミ（Ａｌ）配線が用いられていたが、近年における半導体装置の微細化と高速化とを満足させるために銅（Ｃｕ）配線の導入が普及しつつある。
【０００３】
しかし、多層配線上に形成されたパッシベーション膜をエッチングする過程においてＣｕの表面が露出すると、その後のベーク処理によりＣｕの表面が酸化されて変色し、さらに剥がれてしまう場合がある。この変色剥がれ部分はパーティクルとなってベーク炉などの製造装置に影響を与えて、半導体装置を生産することができなくなる場合がある。また、Ｃｕの変色により、レーザートリマー工程においてウェハアライメント不良が発生する不具合や、ウェハ売りの場合には外観不良にもつながる。
【０００４】
ベーク処理によるＣｕの酸化防止方法として、特許文献１には、所定膜厚を残してパッシベーション膜をエッチングし、Ｃｕの表面が露出していない状態でベークした後に、その残したパッシベーション膜を再度エッチングする方法が記載されている。
【０００５】
一方、特許文献２には、半導体基板上に形成されたＣｕ配線の表面を、ベンゾトリアゾールの蒸気または液体中にさらすことで、酸化防止膜を形成する方法が記載されている。また、特許文献３には、半導体基板上に形成されたＣｕ膜の表面に、防食剤であるベンゾトリアゾールを付着させた防食膜を形成し、２６０℃以上３００℃以下の温度で熱処理を施し、防食膜を残した状態で不要な防食剤を除去する方法が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１９８３７０号公報
【特許文献２】特開平２−１２５４４７号公報
【特許文献３】特開２００６−４９７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明に係る実施形態では、新規な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明に係る実施形態は、
下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、
前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、
前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、
前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、
前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程と
を有する半導体装置の製造方法である。
【発明の効果】
【０００９】
本発明に係る実施形態によれば、新規な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１Ａ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｂ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｃ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｄ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｅ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｆ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｇ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図１Ｈ】第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図２】比較実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ａ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ｂ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ｃ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ｄ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ｅ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【図３Ｆ】第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本実施形態に係る半導体装置の製造方法を詳細に説明する。
【００１２】
＜第１の実施形態＞
図１Ａ〜１Ｈは、第１の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【００１３】
まず、下層配線としてＣｕ配線を含み、最上層配線がＡｌ配線からなる多層配線が形成された半導体基板を準備する。図１Ａに示される半導体基板１には、第１Ｃｕ配線１１、第２Ｃｕ配線１２および最上層Ａｌ配線１３が、層間絶縁膜２および３を介して形成されており、かつコンタクトプラグ１５および１６により接続されている。なお、半導体基板１には、トランジスタや記憶素子が形成されている（不図示）。
【００１４】
このとき、半導体基板には、下層配線としてのＣｕ配線を形成するために用いられるＣｕアクセサリが形成されている。Ｃｕアクセサリとしては、ＣＭＰ残膜測定用パターン、重ね合わせパターンなどが挙げられる。図１Ａに示される半導体基板１には、第２Ｃｕ配線１２をＣＭＰする際の膜厚モニターとして使用されるＣＭＰ残膜測定用パターン２１が形成されている。また、図１Ｂに示されるように、第１Ｃｕ配線１１の一部としてヒューズパターン３１が形成されている。
【００１５】
次いで、図１Ｃに示されるように、最上層Ａｌ配線１３を覆うようにパッシベーション膜４を形成する。これにより、ＣＭＰ残膜測定用パターン２１もパッシベーション膜４で覆われる。さらに、図１Ｄに示されるように、パッシベーション膜４を覆うように、ポリイミド膜５を形成する。これにより、最上層Ａｌ配線１３およびＣＭＰ残膜測定用パターン２１はポリイミド膜５で覆われる。
【００１６】
次いで、ポリイミド膜５のパターニングをして、エッチングマスクを形成する。ポリイミド膜５が感光性ポリイミドにより形成されている場合は、ポリイミド膜５の露光および現像によりパターニングした後ベーク処理することで、エッチングマスクを形成することができる。なお、このベーク処理の際には、ＣＭＰ残膜測定用パターン２１の表面は露出していないので、Ｃｕの酸化の問題は生じない。そして、そのポリイミド膜５からなるエッチングマスクを利用して、パッシベーション膜４をドライエッチングする。このとき、図１Ｅに示されるように、ヒューズ開口領域３０におけるヒューズパターン３１上には、レーザートリマーの処理可能範囲である通常２００ｎｍ程度の層間絶縁膜２が残るようにドライエッチングする。したがって、図１Ｆに示されるように、パッド形成領域１０では最上層Ａｌ配線１３が露出し、スクライブ領域２０ではＣＭＰ残膜測定用パターン２１が露出する。なお、パッシベーション膜４のドライエッチングにより、ポリイミド膜５の表面に変質層が形成されるので、その変質層を除去する。
【００１７】
ここで、パッシベーション膜４のドライエッチングをフッ素系ガスにより行った場合、最上層Ａｌ配線１３上には、フッ素化合物が残留し付着している（不図示）。この残留フッ素化合物はＡｌコロージョンの原因となるため、Ｏ2プラズマ処理および１５０〜２００℃程度のベーク処理により除去する必要がある。ただし、このベーク処理では、酸素が存在する雰囲気中で１００℃以上の高温になるため、ＣＭＰ残膜測定用パターン２１の表面に露出しているＣｕが酸化されてしまう。
【００１８】
そこで、図１Ｇに示されるように、半導体基板１をＣｕ腐食防止剤の蒸気にさらして、ＣＭＰ残膜測定用パターン２１の表面にＣｕ腐食防止膜４１を形成する。このとき、最上層Ａｌ配線１３の表面にもＣｕ腐食防止膜４２が形成される。Ｃｕ腐食防止剤としては、ベンゾトリアゾール（ＢＴＡ）などを使用することができる。ベンゼントリアゾールは、Ｃｕ表面の耐食性を向上させる性質をもち、Ｃｕと強固な結合を形成する。
【００１９】
次いで、図１Ｈに示されるように、最上層Ａｌ配線１３の表面に形成されたＣｕ腐食防止膜４２は不要であるので、それを選択的に除去する。Ｃｕ腐食防止剤としてベンゾトリアゾールを使用した場合、最上層Ａｌ配線１３の表面に形成されたＣｕ腐食防止膜４２を有機酸で洗浄することで除去することができる。有機酸としては、クエン酸などを使用することができる。なお、ＣＭＰ残膜測定用パターン２１の表面に形成されたＣｕ腐食防止膜４１はＣｕと強固に結合しており、有機酸で洗浄しても除去されないので、最上層Ａｌ配線１３の表面に形成されたＣｕ腐食防止膜４２のみを選択的に除去することができる。
【００２０】
そして、ＣＭＰ残膜測定用パターン２１の表面にＣｕ腐食防止膜４１が形成された状態で、前述したＯ2プラズマ処理および１５０〜２００℃程度のベーク処理をする。このベーク処理は、ポリイミド膜５の硬化のための処理としても機能する。ＣＭＰ残膜測定用パターン２１の表面はＣｕ腐食防止膜４１で保護されているので、ベーク処理によりＣｕが酸化されることはない。
【００２１】
Ｃｕ表面に形成されたＣｕ腐食防止膜は、ＮＨ3プラズマ処理により除去することができるが、ＣＭＰ残膜測定用パターン２１の表面に形成されたＣｕ腐食防止膜４１を除去する必要はないので、実施しなくても構わない。
【００２２】
第１の実施形態によれば、Ｃｕの酸化による変色や、酸化部分の剥がれを防止することができるので、ベーク炉などの製造装置に影響を与えることなく、半導体装置を生産することができる。また、レーザートリマー工程におけるウェハアライメント不良の発生を抑制でき、ウェハ売りの場合における外観不良にもならない。
【００２３】
＜比較実施形態＞
まず、図１Ａ〜図１Ｆに示される工程を実施する。
【００２４】
パッシベーション膜４のドライエッチングをフッ素系ガスにより行った場合、最上層Ａｌ配線１３上には、フッ素化合物が残留し付着している（不図示）。そこで、Ｏ2プラズマ処理および１５０〜２００℃程度のベーク処理により、残留フッ素化合物を除去する。このベーク処理は、ポリイミド膜５の硬化のための処理としても機能する。ところが、このベーク処理では、酸素が存在する雰囲気中で１００℃以上の高温になるため、図２に示されるように、露出しているＣＭＰ残膜測定用パターン２１の表面のＣｕが酸化されて、変色剥がれ部分４５が発生する。この変色剥がれ部分４５はパーティクルとなってベーク炉などの製造装置に影響を与えて、半導体装置を生産することができなくなる場合がある。また、Ｃｕの変色により、レーザートリマー工程においてウェハアライメント不良が発生する不具合や、ウェハ売りの場合には外観不良にもつながる。
【００２５】
前述した特許文献１に記載された方法のように、所定膜厚を残してパッシベーション膜をエッチングし、Ｃｕの表面が露出していない状態で１５０〜２００℃程度のベーク処理をした後に、その残したパッシベーション膜を再度エッチングすると、再度のエッチングの際にＡｌ配線上にフッ素化合物が残留するため、Ａｌコロージョンの原因となる。
【００２６】
その他、Ａｌ配線をスクライブ領域にダミーとして残しておき、そのＡｌ配線の下まではエッチングされないようにすることも考えられる。しかし、ダイシング工程でＡｌ配線をダイシングするのは困難であり、不具合が発生する場合がある。また、スクライブ領域にＣＭＰ残膜測定用パターンや重ね合わせパターン等のＣｕアクセサリを配置しないレイアウト上の対策も考えられるが、相対的にチップ面積を増加させることになるため、微細加工によるチップの小型化により効率を上げる半導体の生産には不向きである。
【００２７】
＜第２の実施形態＞
図３Ａ〜３Ｆは、第２の実施形態による半導体装置の製造工程を説明するための模式的断面図である。
【００２８】
まず、下層配線としてＣｕ配線を含み、最上層配線をＣｕ配線からなる多層配線が形成された半導体基板を準備する。図３Ａに示される半導体基板１には、第１Ｃｕ配線１１、第２Ｃｕ配線１２および最上層Ｃｕ配線１４が、層間絶縁膜２および３を介して形成されており、かつコンタクトプラグ１５および１６により接続されている。なお、半導体基板１には、トランジスタや記憶素子が形成されている（不図示）。
【００２９】
このとき、半導体基板には、下層配線としてのＣｕ配線を形成するために用いられるＣｕアクセサリが形成されている。Ｃｕアクセサリとしては、ＣＭＰ残膜測定用パターン、重ね合わせパターンなどが挙げられる。図３Ａに示される半導体基板１には、第２Ｃｕ配線１２をＣＭＰする際の膜厚モニターとして使用されるＣＭＰ残膜測定用パターン２１が形成されている。また、図１Ｂと同様に、第１Ｃｕ配線１１の一部としてヒューズパターン３１が形成されている。
【００３０】
次いで、図３Ｂに示されるように、最上層Ｃｕ配線１４を覆うようにパッシベーション膜４を形成する。これにより、ＣＭＰ残膜測定用パターン２１もパッシベーション膜４で覆われる。さらに、図３Ｃに示されるように、パッシベーション膜４を覆うように、ポリイミド膜５を形成する。これにより、最上層Ｃｕ配線１４およびＣＭＰ残膜測定用パターン２１はポリイミド膜５で覆われる。
【００３１】
次いで、ポリイミド膜５のパターニングをして、エッチングマスクを形成する。ポリイミド膜５が感光性ポリイミドにより形成されている場合は、ポリイミド膜５の露光および現像によりパターニングした後ベーク処理をすることで、エッチングマスクを形成することができる。なお、このベーク処理の際には、最上層Ｃｕ配線１４およびＣＭＰ残膜測定用パターン２１の表面は露出していないので、Ｃｕの酸化の問題は生じない。そして、そのポリイミド膜５からなるエッチングマスクを利用して、パッシベーション膜４をドライエッチングする。このとき、図１Ｅと同様に、ヒューズ開口領域３０におけるヒューズパターン３１上には、レーザートリマーの処理可能範囲である通常２００ｎｍ程度の層間絶縁膜２が残るようにドライエッチングする。したがって、図３Ｄに示されるように、パッド形成領域１０では最上層Ｃｕ配線１４が露出し、スクライブ領域２０ではＣＭＰ残膜測定用パターン２１が露出する。なお、パッシベーション膜４のドライエッチングにより、ポリイミド膜５の表面に変質層が形成されるので、その変質層を除去する。
【００３２】
ここで、ポリイミド膜５の硬化のため１５０〜２００℃程度のベーク処理を行う必要があるが、このままではＣＭＰ残膜測定用パターン２１の表面および最上層Ｃｕ配線１４の表面に露出しているＣｕが酸化されてしまう。
【００３３】
そこで、図３Ｅに示されるように、半導体基板１をＣｕ腐食防止剤の蒸気にさらして、ＣＭＰ残膜測定用パターン２１の表面にＣｕ腐食防止膜４１を形成する。このとき、最上層Ｃｕ配線１４の表面にもＣｕ腐食防止膜４３が形成される。Ｃｕ腐食防止剤としては、ベンゾトリアゾール（ＢＴＡ）などを使用することができる。ベンゼントリアゾールは、Ｃｕ表面の耐食性を向上させる性質をもち、Ｃｕと強固な結合を形成する。
【００３４】
そして、ＣＭＰ残膜測定用パターン２１の表面および最上層Ｃｕ配線１４の表面にＣｕ腐食防止膜４１および４３が形成された状態で、ポリイミド膜５の硬化のため１５０〜２００℃程度のベーク処理をする。ＣＭＰ残膜測定用パターン２１の表面および最上層Ｃｕ配線１４の表面は、Ｃｕ腐食防止膜４１および４３で保護されているので、ベーク処理により酸化されることはない。
【００３５】
次いで、図３Ｆに示されるように、最上層Ｃｕ配線１４の表面に形成されたＣｕ腐食防止膜４３は不要であるので、ＮＨ3プラズマ処理によりＣｕ腐食防止膜４３のみを除去する。
【００３６】
前述した特許文献１に記載された方法のように、所定膜厚を残してパッシベーション膜をエッチングし、Ｃｕの表面が露出していない状態で１５０〜２００℃程度のベーク処理をした後に、その残したパッシベーション膜を再度エッチングすれば、Ｃｕの酸化を防止することはできる。しかし、この方法では、パッシベーション膜のエッチングを２回行う必要があるため、下地の膜厚などのプロセス変動の影響をうけやすく安定した生産は困難を伴う。
【００３７】
第２の実施形態によれば、Ｃｕの酸化による変色や、酸化部分の剥がれを防止することができるので、ベーク炉などの製造装置に影響を与えることなく、半導体装置を生産することができる。また、レーザートリマー工程におけるウェハアライメント不良の発生を抑制でき、ウェハ売りの場合における外観不良にもならない。さらに、パッシベーション膜のエッチングが１回で済むため、安定した生産ができる利点を有している。
【符号の説明】
【００３８】
１    半導体基板
２    層間絶縁膜
３    層間絶縁膜
４    パッシベーション膜
５    ポリイミド膜
１０  パッド形成領域
１１  第１Ｃｕ配線
１２  第２Ｃｕ配線
１３  最上層Ａｌ配線
１４  最上層Ｃｕ配線
１５  コンタクトプラグ
１６  コンタクトプラグ
２０  スクライブ領域
２１  ＣＭＰ残膜測定用パターン
３０  ヒューズ開口領域
３１  ヒューズパターン
４１  Ｃｕ腐食防止膜
４２  Ｃｕ腐食防止膜
４３  Ｃｕ腐食防止膜
４５  変色剥がれ部分
【図１Ａ】
2011228392.tif 000003
【図１Ｂ】
2011228392.tif 000004
【図１Ｃ】
2011228392.tif 000005
【図１Ｄ】
2011228392.tif 000006
【図１Ｅ】
2011228392.tif 000007
【図１Ｆ】
2011228392.tif 000008
【図１Ｇ】
2011228392.tif 000009
【図１Ｈ】
2011228392.tif 000010
【図２】
2011228392.tif 000011
【図３Ａ】
2011228392.tif 000012
【図３Ｂ】
2011228392.tif 000013
【図３Ｃ】
2011228392.tif 000014
【図３Ｄ】
2011228392.tif 000015
【図３Ｅ】
2011228392.tif 000016
【図３Ｆ】
2011228392.tif 000017