(57)【要約】【課題】簡単な構成で検知信号の精度を向上させた近接センサを提供する。【解決手段】検知対象物Ｍの状態によってコンダクタンスＧｃが変化する検知コイルＬ１を含むＬＣ共振回路１と、スイッチング素子Ｑ５，Ｑ６のカレントミラー回路によりクロスカップル接続した一対のスイッチング素子［Ｑ１，Ｑ２］、［Ｑ３，Ｑ４］に直流バイアス電流Ｉｂを供給し、スイッチング素子Ｑ１〜Ｑ４の動作によって発振電圧Ｖｔを発生させてＬＣ共振回路１を励振する発振回路２と、直流バイアス電流Ｉｂを増減させて発振回路１の発振振幅を所定値に一致させることによって、発振回路２の負性コンダクタンスＧｏｓｃを検知コイルＬ１のコンダクタンスＧｃに近付ける負性コンダクタンス制御回路３と、直流バイアス電流値に応じた検知信号Ｖｏｕｔを出力する信号処理回路４とを備える。【選択図】図１
2011019009.tif 000002
【特許請求の範囲】
【請求項１】
検知対象物の状態によってコンダクタンスが変化する検知コイルを含むＬＣ共振回路と、
１乃至複数組のクロスカップル接続した一対のスイッチング素子、前記一対のスイッチング素子の各々に直流のバイアス電流を供給するバイアス手段を具備し、スイッチング素子の動作によって発振電圧を発生させてＬＣ共振回路を励振する発振回路と、
バイアス手段が供給する直流のバイアス電流を増減させて発振回路の発振振幅を所定値に一致させることによって、発振回路の負性コンダクタンスを検知コイルのコンダクタンスに近付ける負性コンダクタンス制御回路と、
直流のバイアス電流値に応じた検知信号を出力する信号処理回路と
を備えることを特徴とする近接センサ。
【請求項２】
前記負性コンダクタンス制御回路は、発振電圧のピーク値を検出するピークディテクタと、ピークディテクタの出力と予め設定された基準電圧との差分を出力する差動増幅手段と、差動増幅手段の出力に基づいて直流のバイアス電流を調整する電圧−電流変換手段とを備えることを特徴とする請求項１記載の近接センサ。
【請求項３】
前記電圧−電流変換手段は、前記差動増幅手段の出力をゲートに接続し、ドレイン−ソース間に直流のバイアス電流を流すＭＯＳＦＥＴであることを特徴とする請求項２記載の近接センサ。
【請求項４】
前記信号処理回路は、直流のバイアス電流値に比例した値の平方根を導出する平方根導出手段を備えることを特徴とする請求項１乃至３いずれか記載の近接センサ。
【請求項５】
前記負性コンダクタンス制御回路は、前記差動増幅手段の出力を二乗演算する二乗演算手段を備えて、前記電圧−電流変換手段が二乗演算手段の出力に比例した値に直流のバイアス電流を調整し、
前記信号処理回路は、二乗演算手段の入力に基づいて検知信号を出力する
ことを特徴とする請求項２または３記載の近接センサ。
【請求項６】
前記ＬＣ共振回路と発振回路との間、もしくは発振回路と負性コンダクタンス制御回路との間にローパスフィルタを設けることを特徴とする請求項１乃至５いずれか記載の近接センサ。
【請求項７】
前記発振回路および負性コンダクタンス制御回路および信号処理回路の少なくとも一部が集積回路で構成されることを特徴とする請求項１乃至６いずれか記載の近接センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近接センサに関するものである。
【背景技術】
【０００２】
従来、図８に示すように、コンデンサＣ１０１及び検出コイルＬ１０１からなるＬＣ共振回路１０１と、ＬＣ共振回路１０１に帰還電流Ｉｆを供給してＬＣ共振回路１０１を励振する発振回路１０２と、帰還電流Ｉｆを検波する検波回路１０３と、発振回路１０２の発振電圧Ｖｔ（発振振幅）が所定値となるように発振回路１０２の負性コンダクタンスを制御することによって帰還電流Ｉｆを制御する負性コンダクタンス制御回路１０４と、帰還電流Ｉｆに比例した電流出力を検知信号に変換する信号処理回路１０５とを備えた近接センサがあった。
【０００３】
そして、金属体、磁性体等の検知対象物と検出コイルＬ１０１との相対位置や、検出コイルＬ１０１の近傍に配置された検知対象物の材質によって、検出コイルＬ１０１のコンダクタンスが変化する。発振回路１０２は、カレントミラー回路を具備して、カレントミラー回路によって生成された帰還電流ＩｆをＬＣ共振回路１０１に供給する。負性コンダクタンス制御回路１０４は、発振回路１０２のＦＥＴからなるスイッチング素子Ｑ１０１の内部抵抗を制御することによって、検出コイルＬ１０１のコンダクタンスの変化に合わせて常に発振条件が成立するか否かの臨界状態となるように発振回路１０２の負性コンダクタンスを増減し、帰還電流Ｉｆを制御している。
【０００４】
信号処理回路１０５は、別のカレントミラー回路によって帰還電流Ｉｆに比例した電流Ｉｏｕｔを、抵抗Ｒ１０１とコンデンサＣ１０１との並列回路に流し込み、抵抗Ｒ１０１の両端電圧を検知信号Ｖｏｕｔとして出力する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−８３７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の近接センサにおいて、発振回路１０２のカレントミラー回路は発振周波数でＡＣ動作しており、帰還電流Ｉｆは発振周波数の交流成分を含んでいる。而して、信号処理回路１０５の電流Ｉｏｕｔも発振周波数の交流成分を含んでいる。そして、信号処理回路１０５の抵抗Ｒ１０１とコンデンサＣ１０１との並列回路は、交流成分のピーク値を検出するピークディテクタを構成している。
【０００７】
しかし、抵抗Ｒ１０１とコンデンサＣ１０１との並列回路によるピークディテクタ回路では、交流電流のピーク値を精度よく得ることは困難であり、検知信号Ｖｏｕｔは発振周波数に依存した出力となっていた。また、検知信号Ｖｏｕｔからリプルを完全に除去することも難しかった。したがって、検知信号Ｖｏｕｔの精度向上のためには、構成が複雑な高性能のピークディテクタが必要であった。
【０００８】
本発明は、上記事由に鑑みてなされたものであり、その目的は、簡単な構成で検知信号の精度を向上させた近接センサを提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明は、検知対象物の状態によってコンダクタンスが変化する検知コイルを含むＬＣ共振回路と、１乃至複数組のクロスカップル接続した一対のスイッチング素子、前記一対のスイッチング素子の各々に直流のバイアス電流を供給するバイアス手段を具備し、スイッチング素子の動作によって発振電圧を発生させてＬＣ共振回路を励振する発振回路と、バイアス手段が供給する直流のバイアス電流を増減させて発振回路の発振振幅を所定値に一致させることによって、発振回路の負性コンダクタンスを検知コイルのコンダクタンスに近付ける負性コンダクタンス制御回路と、直流のバイアス電流値に応じた検知信号を出力する信号処理回路とを備えることを特徴とする。
【００１０】
この発明によれば、信号処理回路が、検出コイルのコンダクタンスの変化に応じて増減する直流バイアス電流に基づいて検知信号を生成するので、従来のように交流信号のピークを検出する手段を信号処理回路に設ける必要がなく、信号処理が簡便となる。さらに、信号処理回路における信号処理が直流動作となるので、検知対象物の状態（位置、材質等）によって発振周波数が変動しても、検知信号に影響が及ぶことがなく、検知信号の精度が向上する。すなわち、簡単な構成で検知信号の精度を向上させた近接センサを提供することができる。
【００１１】
請求項２の発明は、請求項１において、前記負性コンダクタンス制御回路は、発振電圧のピーク値を検出するピークディテクタと、ピークディテクタの出力と予め設定された基準電圧との差分を出力する差動増幅手段と、差動増幅手段の出力に基づいて直流のバイアス電流を調整する電圧−電流変換手段とを備えることを特徴とする。
【００１２】
この発明によれば、負性コンダクタンス制御回路を簡便な回路で構成することができる。
【００１３】
請求項３の発明は、請求項２において、前記電圧−電流変換手段は、前記差動増幅手段の出力をゲートに接続し、ドレイン−ソース間に直流のバイアス電流を流すＭＯＳＦＥＴであることを特徴とする。
【００１４】
この発明によれば、直流バイアス電流を負性コンダクタンスの変化分の二乗に比例した広い範囲で制御可能となる。したがって、検出コイルや検知対象物が変わっても、同一の負性コンダクタンス制御回路で対応することができる。
【００１５】
請求項４の発明は、請求項１乃至３いずれかにおいて、前記信号処理回路は、直流のバイアス電流値に比例した値の平方根を導出する平方根導出手段を備えることを特徴とする。
【００１６】
この発明によれば、検出コイルのコンダクタンスに線形な検知信号を得ることができる。
【００１７】
請求項５の発明は、請求項２または３において、前記負性コンダクタンス制御回路は、前記差動増幅手段の出力を二乗演算する二乗演算手段を備えて、前記電圧−電流変換手段が二乗演算手段の出力に比例した値に直流のバイアス電流を調整し、前記信号処理回路は、二乗演算手段の入力に基づいて検知信号を出力することを特徴とする。
【００１８】
この発明によれば、検出コイルのコンダクタンスに線形な検知信号を得ることができる。
【００１９】
請求項６の発明は、請求項１乃至５いずれかにおいて、ＬＣ共振回路と発振回路との間、もしくは発振回路と負性コンダクタンス制御回路との間にローパスフィルタを設けることを特徴とする。
【００２０】
この発明によれば、外部ノイズに対しても安定な回路動作を実現することができる。
【００２１】
請求項７の発明は、請求項１乃至６いずれかにおいて、前記発振回路および負性コンダクタンス制御回路および信号処理回路の少なくとも一部が集積回路で構成されることを特徴とする。
【００２２】
この発明によれば、集積化によって近接センサの小型化を図ることができる。
【発明の効果】
【００２３】
以上説明したように、本発明では、簡単な構成で検知信号の精度を向上させることができるという効果がある。
【図面の簡単な説明】
【００２４】
【図１】実施形態１の近接センサの回路構成を示す図である。
【図２】同上の発振回路の等価回路を示す図である。
【図３】実施形態２の近接センサの回路構成を示す図である。
【図４】実施形態３の近接センサの回路構成を示す図である。
【図５】実施形態４の近接センサの回路構成を示す図である。
【図６】実施形態５の近接センサの回路構成を示す図である。
【図７】実施形態６の近接センサの回路構成を示す図である。
【図８】従来の近接センサの回路構成を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２６】
（実施形態１）
本実施形態の近接センサは、図１に示すように、検出コイルＬ１とコンデンサＣ１との並列回路からなるＬＣ共振回路１と、直流のバイアス電流Ｉｂを生成してＬＣ共振回路１を励振する発振回路２と、直流バイアス電流Ｉｂを制御することによって発振回路１の負性コンダクタンスＧｏｓｃを負帰還制御する負性コンダクタンス制御回路３と、直流バイアス電流Ｉｂに比例した電流出力を電圧信号に変換する信号処理回路４とを備える。そして、信号処理回路４は、検知対象物Ｍと検出コイルＬ１との相対位置や、検出コイルＬ１の近傍に配置された検知対象物Ｍの材質に相当する検知信号Ｖｏｕｔを出力する。
【００２７】
ＬＣ共振回路１は、発振回路２が発生する発振電圧Ｖｔによって発振を持続される。ここで、ＬＣ共振回路１の検出コイルＬ１はコンダクタンスＧｃを有し、発振回路２は負性コンダクタンスＧｏｓｃを有している。そして、検出コイルＬ１のコンダクタンスＧｃが発振回路２の負性コンダクタンスＧｏｓｃの絶対値より大きいと発振条件は成立しなくなり、発振は停止する。逆にコンダクタンスＧｃが負性コンダクタンスＧｏｓｃの絶対値より小さいと発振条件は成立し、発振する。
【００２８】
以下、本実施形態の近接センサの動作について説明する。
【００２９】
まず、検出コイルＬ１のコンダクタンスＧｃは、検知対象物Ｍの移動（検出コイルＬ１と検知対象物Ｍとの相対位置の変位）、検知対象物Ｍの材質の違いによって変化するが、負性コンダクタンス制御回路３は、検出コイルＬ１のコンダクタンスＧｃの変化に合わせて発振回路２の負性コンダクタンスＧｏｓｃを制御し、常に発振条件が成立するか否かの臨界状態にする。その手段としては発振電圧Ｖｔをモニタし、発振電圧Ｖｔが所定値（臨界値：かなり小さい一定値）に一致するように直流バイアス電流Ｉｂを調整して、発振回路２の負性コンダクタンスＧｏｓｃを制御するのである。
【００３０】
そして、発振回路２は、直流の制御電圧をソースに接続してカレントミラー回路を構成するＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ５，Ｑ６と、スイッチング素子Ｑ６のドレインに接続した一対のＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ１，Ｑ２と、スイッチング素子Ｑ１，Ｑ２の各ドレインに接続した一対のＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ３，Ｑ４とで構成されており、カレントミラー回路が生成する直流バイアス電流Ｉｂが負性コンダクタンス制御回路３によって制御される。
【００３１】
スイッチング素子Ｑ５はベース−ドレイン間を短絡し、ドレインが負性コンダクタンス制御回路３に接続しており、ドレイン電流（すなわち、直流バイアス電流Ｉｂ）が負性コンダクタンス制御回路３によって制御される。スイッチング素子Ｑ６のゲートは、スイッチング素子Ｑ５のゲートに接続しており、負性コンダクタンス制御回路３によって制御された直流バイアス電流Ｉｂがドレインに流れる（バイアス手段）。
【００３２】
一対のスイッチング素子Ｑ１，Ｑ２は、各ソースがスイッチング素子Ｑ６のドレインに接続し、さらには一方のゲートが他方のドレインに互いに接続したクロスカップル接続となっている。スイッチング素子Ｑ３は、ドレインがスイッチング素子Ｑ１のドレイン（スイッチング素子Ｑ２のゲート）に接続し、スイッチング素子Ｑ４は、ドレインがスイッチング素子Ｑ２のドレイン（スイッチング素子Ｑ１のゲート）に接続し、さらに一対のスイッチング素子Ｑ３，Ｑ４は、一方のゲートが他方のドレインに互いに接続したクロスカップル接続となっており、各ソースはグランド電位に接続している。そして、スイッチング素子Ｑ１，Ｑ２（スイッチング素子Ｑ３，Ｑ４）の各ドレイン間にはＬＣ共振回路１が接続されるとともに、ＬＣ共振回路１の両端間に印加される発振電圧Ｖｔが負性コンダクタンス制御回路３に入力される。
【００３３】
そして、スイッチング素子Ｑ６を通して供給される直流バイアス電流Ｉｂによって、スイッチング素子Ｑ１，Ｑ４がオンする期間とスイッチング素子Ｑ２，Ｑ３がオンする期間とが、発振周波数で交互に繰り返されて発振が継続する。
【００３４】
図２は、発振回路２の等価回路を示しており、一対のスイッチング素子Ｑ１，Ｑ２の各ソースに、直流バイアス電流Ｉｂを供給する電流源Ｓｉを接続して構成される。そして、ＬＣ共振回路１の両端に印加される発振電圧Ｖｔ、ＬＣ共振回路１を流れる発振電流Ｉｔ、スイッチング素子Ｑ１〜Ｑ４の相互コンダクタンスｇｍ、スイッチング素子Ｑ１，Ｑ２のソース−ゲート間電圧Ｖ１，Ｖ２、スイッチング素子Ｑ１，Ｑ２のドレイン電流Ｉ１，Ｉ２、スイッチング素子Ｑ３，Ｑ４のゲート−ソース間電圧Ｖ３，Ｖ４、スイッチング素子Ｑ３，Ｑ４のドレイン電流Ｉ３，Ｉ４とすると、
Ｉ１＝ｇｍ・Ｖ１                        ………（１）
Ｉ２＝ｇｍ・Ｖ２                        ………（２）
Ｉ３＝ｇｍ・Ｖ３                        ………（３）
Ｉ４＝ｇｍ・Ｖ４                        ………（４）
Ｖ１＋Ｖ３＝Ｖ２＋Ｖ４                  ………（５）
Ｖｔ＝Ｖ４−Ｖ２                        ………（６）
Ｉ１＋Ｉｔ−Ｉ３＝０                    ………（７）
Ｉ２−Ｉｔ−Ｉ４＝０                    ………（８）
が成立する。なお、スイッチング素子Ｑ１〜Ｑ４は特性が互いに等しいものを用いる。
【００３５】
そして、ＬＣ共振回路１からみた発振回路２のインピーダンスＺｏｓｃは、
Ｚｏｓｃ＝Ｖｔ／Ｉｔ＝−１／ｇｍ        ………（９）
で表される。
【００３６】
而して、ＬＣ共振回路１からみた発振回路２のコンダクタンスＧｏｓｃは、
Ｇｏｓｃ＝１／Ｚｏｓｃ＝−ｇｍ          ………（１０）
で表される。すなわち、コンダクタンスＧｏｓｃは負性コンダクタンスとなる。
【００３７】
さらに、スイッチング素子（ＭＯＳＦＥＴ）のドレイン電流Ｉｄ、チャネル層のキャリア移動度μ、単位面積当たりのゲート酸化膜の容量Ｃｏｘ、ゲート幅Ｗ、ゲート長さＬとすると、スイッチング素子の相互コンダクタンスｇｍは、
ｇｍ＝｛２・Ｉｄ・μ・Ｃｏｘ・（Ｗ／Ｌ）｝１／２    ………（１１）
で表される。すなわち、相互コンダクタンスｇｍはスイッチング素子のドレイン電流Ｉｄ（直流バイアス電流Ｉｂ）の平方根に比例し、発振回路２の負性コンダクタンスＧｏｓｃもドレイン電流Ｉｄ（直流バイアス電流Ｉｂ）の平方根に比例して変化する。
【００３８】
ここで式（１１）より、発振回路２の負性コンダクタンスＧｏｓｃ（＝−ｇｍ）が変化するということは、直流バイアス電流Ｉｂが変化するということである。そこで直流バイアス電流Ｉｂを検出すれば、負性コンダクタンスＧｏｓｃを検出していることになり、さらに常に発振条件が成立するか否かの臨界状態にあることから負性コンダクタンスＧｏｓｃ≒−コンダクタンスＧｃであるので、検出コイルＬ１のコンダクタンスＧｃを検出していることになる。すなわち、信号処理回路４は、直流バイアス電流Ｉｂを検出することによって、検出コイルＬ１のコンダクタンスＧｃに対応した電気量を検出しており、検知対象物ＭとコイルＬ１との相対位置に対応する検知信号Ｖｏｕｔ、検出コイルＬ１に近接する検知対象物Ｍの材質に対応する検知信号Ｖｏｕｔを生成することができる。すなわち、負性コンダクタンスＧｏｓｃに基づく信号量を直流成分のみで生成することができるのである。
【００３９】
信号処理回路４は、ソースを制御電圧に接続し、ゲートをスイッチング素子Ｑ５，Ｑ６のゲートに接続したＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ７と、スイッチング素子Ｑ７のドレインに接続した抵抗Ｒ１と、抵抗Ｒ１の両端電圧に基づいて検知信号Ｖｏｕｔを出力する信号処理ブロック４ａとから構成される。そして、スイッチング素子Ｑ７はスイッチング素子Ｑ５と組み合わされてカレントミラー回路を構成しており、スイッチング素子Ｑ７のドレインにも直流バイアス電流Ｉｂが流れる。
【００４０】
そして、２組のクロスカップル接続した一対のスイッチング素子［Ｑ１，Ｑ２］［Ｑ３，Ｑ４］を備えた図１の発振回路２においては、スイッチング素子の相互コンダクタンスｇｍは、スイッチング素子のドレイン電流Ｉｄの平方根に比例している（式（１１）参照）。すなわち、ドレイン電流Ｉｄは、相互コンダクタンスｇｍの二乗に比例する。さらに、発振回路２の負性コンダクタンスＧｏｓｃが相互コンダクタンスｇｍに比例することから（式（１０）参照）、ドレイン電流Ｉｄは、負性コンダクタンスＧｏｓｃの二乗に比例するといえる。そして、ドレイン電流Ｉｄは直流バイアス電流Ｉｂに等しいので、直流バイアス電流Ｉｂは、負性コンダクタンスＧｏｓｃの二乗に比例する。而して、負性コンダクタンスＧｏｓｃ≒−コンダクタンスＧｃであることから、直流バイアス電流Ｉｂは、検出コイルＬ１のコンダクタンスＧｃの二乗に比例した値となる。
【００４１】
そして、スイッチング素子Ｑ７のドレインに抵抗Ｒ１を接続することによって、直流バイアス電流Ｉｂに比例した直流電圧Ｖｄｃを抵抗Ｒ１の両端に発生させる電流−電圧変換手段を構成しており、この直流バイアス電流Ｉｂに比例した直流電圧Ｖｄｃも検出コイルＬ１のコンダクタンスＧｃの二乗に比例した値となる。信号処理ブロック４ａは、コンダクタンスＧｃの二乗に比例した直流電圧Ｖｄｃに基づいて、検知対象物ＭとコイルＬ１との相対位置に対応する信号、検出コイルＬ１に近接する検知対象物Ｍの材質に対応する検知信号Ｖｏｕｔを生成する。
【００４２】
このように本実施形態の近接センサでは、信号処理回路４が、検出コイルＬ１のコンダクタンスＧｃの変化に応じて増減する直流バイアス電流Ｉｂに基づいて検知信号Ｖｏｕｔを生成するので、従来のように交流信号のピークを検出する手段を信号処理回路４に設ける必要がなく、信号処理が簡便となる。さらに、信号処理回路４における信号処理が直流動作となるので、検知対象物Ｍの状態（位置、材質等）によって発振周波数が変動しても、検知信号Ｖｏｕｔに影響が及ぶことがなく、検知信号Ｖｏｕｔの精度が向上する。すなわち、簡単な構成で検知信号の精度を向上させた近接センサを提供することができる。
【００４３】
また、発振回路２の構成、発振回路２に対するＬＣ共振回路１の接続形態、信号処理回路４の構成等は、図１の構成に限定されるものではなく、同様の機能を有する構成であれば本発明に含まれる。なお、図１の回路は主要な構成のみを記載した概略構成であり、例えばカレントミラー回路にカスコード接続回路を設けたり、発振回路２に起動回路を設ける等の他の構成が必要となる場合がある。
【００４４】
さらに、スイッチング素子としてＮ型、Ｐ型ＭＯＳＦＥＴを用いているが、ＮＰＮ型、ＰＮＰ型のトランジスタ等の他のスイッチング素子を用いてもよい。
【００４５】
（実施形態２）
本実施形態の近接センサは、図３に示すように負性コンダクタンス制御回路３を構成したものであり、実施形態１と同様の構成には同一の符号を付して説明は省略する。
【００４６】
負性コンダクタンス制御回路３は、発振電圧Ｖｔのピーク値を検出するピークディテクタ３ａと、ピークディテクタ３ａが検出した発振電圧Ｖｔのピーク値と基準電圧Ｖｒ１との差分を出力する差動増幅器３ｂ（差動増幅手段）と、ドレインをスイッチング素子Ｑ５のドレインに接続し、差動増幅器３ｂの出力をゲートに接続したＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ８と、スイッチング素子Ｑ８のソースに接続した抵抗Ｒ２とで構成されており、簡便な回路構成となっている。
【００４７】
そして、抵抗Ｒ２をスイッチング素子Ｑ８のソースに接続してソースフォロワを構成しており、例えば検知対象物Ｍが移動して発振電圧Ｖｔが低下した場合、差動増幅器３ｂの出力電圧が増大し、ソースフォロワの入力電圧は増大する。したがって、直流バイアス電流Ｉｂは増加し、スイッチング素子の相互コンダクタンスｇｍの絶対値も増加し、発振回路２の負性コンダクタンスＧｏｓｃの絶対値も増加して、発振電圧Ｖｔが増加する。一方、検知対象物Ｍが移動して発振電圧Ｖｔが増加した場合、差動増幅器３ｂの出力電圧が低下し、ソースフォロワの入力電圧は低下する。したがって、直流バイアス電流Ｉｂは減少し、スイッチング素子の相互コンダクタンスｇｍの絶対値も減少し、発振回路２の負性コンダクタンスＧｏｓｃの絶対値も減少して、発振電圧Ｖｔが低下する。すなわち、負性コンダクタンス制御回路３は、発振電圧Ｖｔが基準電圧Ｖｒ１に相当する電圧になるように負性コンダクタンスＧｏｓｃを制御している。
【００４８】
また、カレントミラー回路を構成するスイッチング素子Ｑ５のドレインからは直流バイアス電流Ｉｂが供給され、抵抗Ｒ２をスイッチング素子Ｑ８のソースに接続したソースフォロワ構成によって、直流バイアス電流Ｉｂに比例した直流電圧Ｖｄｃを抵抗Ｒ２の両端に発生させる電流−電圧変換手段を構成している。そして、抵抗Ｒ２の両端に発生する直流電圧Ｖｄｃは検出コイルＬ１のコンダクタンスＧｃの二乗に比例した値となる。
【００４９】
そして、信号処理回路４の信号処理ブロック４ａは、コンダクタンスＧｃの二乗に比例した直流電圧Ｖｄｃに基づいて、検知対象物ＭとコイルＬ１との相対位置に対応する信号、検出コイルＬ１に近接する検知対象物Ｍの材質に対応する検知信号Ｖｏｕｔを生成する。
【００５０】
このように本実施形態の近接センサでは、信号処理回路４が、検出コイルＬ１のコンダクタンスＧｃの変化に応じて増減する直流バイアス電流Ｉｂに基づいて検知信号Ｖｏｕｔを生成するので、従来のように交流信号のピークを検出する手段を信号処理回路４に設ける必要がなく、信号処理が簡便となる。さらに、信号処理回路４における信号処理が直流動作となるので、検知対象物Ｍの状態（位置、材質等）によって発振周波数が変動しても、検知信号Ｖｏｕｔに影響が及ぶことがなく、検知信号Ｖｏｕｔの精度が向上する。
【００５１】
また、図３の負性コンダクタンス制御回路３はアナログ回路で構成しているが、一部または全部をデジタル回路で構成してもよい。なお、図３の負性コンダクタンス制御回路３は主要な構成のみを記載した概略構成であり、例えば位相補償用の回路等が必要となる場合がある（他の実施形態でも同様）。
【００５２】
（実施形態３）
本実施形態の近接センサは、図４に示すように負性コンダクタンス制御回路３を構成したものであり、実施形態１と同様の構成には同一の符号を付して説明は省略する。
【００５３】
負性コンダクタンス制御回路３は、発振電圧Ｖｔのピーク値を検出するピークディテクタ３ａと、ピークディテクタ３ａが検出した発振電圧Ｖｔのピーク値と基準電圧Ｖｒ１との差分を出力する差動増幅器３ｂと、ドレインをスイッチング素子Ｑ５のドレインに接続し、差動増幅器３ｂの出力をゲートに接続したＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ８と、スイッチング素子Ｑ５，Ｑ８の間に接続されたＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ９と、スイッチング素子Ｑ９のソース電位と基準電圧Ｖｒ２との差分をスイッチング素子Ｑ９のゲートに出力する差動増幅器３ｃとで構成される。
【００５４】
検知対象物Ｍが移動して発振電圧Ｖｔが低下した場合、差動増幅器３ｂの出力電圧が増大し、スイッチング素子Ｑ８のゲート電圧は増大する。したがって、スイッチング素子Ｑ８のオン抵抗が低下するので、スイッチング素子Ｑ８を通して流れるバイアス電流Ｉｂは増加し、発振回路２の負性コンダクタンスＧｏｓｃの絶対値も増加して、発振電圧Ｖｔが増加する。一方、検知対象物Ｍが移動して発振電圧Ｖｔが増加した場合、差動増幅器３ｂの出力電圧が低下し、スイッチング素子Ｑ８のゲート電圧は低下する。したがって、スイッチング素子Ｑ８のオン抵抗が増加するので、スイッチング素子Ｑ８を通して流れるバイアス電流Ｉｂは減少し、発振回路２の負性コンダクタンスＧｏｓｃの絶対値も減少して、発振電圧Ｖｔが低下する。すなわち、負性コンダクタンス制御回路３は、発振電圧Ｖｔが基準電圧Ｖｒ１に相当する電圧になるように負性コンダクタンスＧｏｓｃを制御している。
【００５５】
さらに本実施形態では、オペアンプ３ｃとスイッチング素子Ｑ９からなるボルテージフォロワを用いているため、スイッチング素子Ｑ８のドレイン−ソース間電圧は常に基準電圧Ｖｒ２（たとえば０．３Ｖ程度の低電圧）に固定され、スイッチング素子Ｑ８は安定して三極管領域で動作できる。そのため、スイッチング素子Ｑ８のオン抵抗はそのゲート−ソース間電圧によって制御することができ、そのオン抵抗と基準電圧Ｖｒ２とでバイアス電流Ｉｂが制御できる。
【００５６】
また、直流バイアス電流Ｉｂは発振回路２の負性コンダクタンスＧｏｓｃの二乗に比例するので（式（１０）（１１）参照）、検出コイルＬ１のコンダクタンスＧｃが変化する場合、直流バイアス電流Ｉｂは負性コンダクタンスＧｏｓｃの変化分の二乗に比例した広いレンジで変化可能でなければならない。そこで本実施形態では、差分増幅器３ｂの出力に基づいてＭＯＳＦＥＴからなるスイッチング素子Ｑ８のオン抵抗を制御することでバイアス電流Ｉｂを調整する電圧−電流変換手段を構成している。スイッチング素子Ｑ８のオン抵抗は、ゲート電圧（差動増幅器３ｂの出力）によって広いレンジに亘って変化可能であるので、直流バイアス電流Ｉｂを負性コンダクタンスＧｏｓｃの変化分の二乗に比例した広い範囲で制御可能となる。したがって、検出コイルＬ１や検知対象物Ｍが変わっても、同一の負性コンダクタンス制御回路３で対応することができる。
【００５７】
さらに、差動増幅器３ｃおよびスイッチング素子Ｑ９からなるボルテージフォロワを用いることによって、スイッチング素子Ｑ８のゲート電圧制御による直流バイアス電流Ｉｂの制御を精度よく行うことができる。
【００５８】
（実施形態４）
本実施形態の近接センサは、図５に示すように信号処理回路４の信号処理ブロック４ａを構成したものであり、実施形態１と同様の構成には同一の符号を付して説明は省略する。
【００５９】
信号処理回路４では、実施形態１と同様に抵抗Ｒ１の両端に直流バイアス電流Ｉｂに比例した直流電圧Ｖｄｃが発生しており、信号処理ブロック４ａは、直流電圧Ｖｄｃの平方根を演算する平方根回路４１（平方根導出手段）と、平方根回路４１の出力を増幅した検知信号Ｖｏｕｔを出力する増幅回路４２とで構成される。
【００６０】
まず、直流バイアス電流Ｉｂは、上述のように検出コイルＬ１のコンダクタンスＧｃの二乗に比例した値となる。そこで、直流バイアス電流Ｉｂに比例した直流電圧Ｖｄｃを平方根回路４１に入力することによって、平方根回路４１の出力は、検出コイルＬ１のコンダクタンスＧｃに比例した値となり、検知信号Ｖｏｕｔも検出コイルＬ１のコンダクタンスＧｃに比例した値となる。したがって、検知信号Ｖｏｕｔは、検出コイルＬ１のコンダクタンスＧｃに対して線形となり、検知信号Ｖｏｕｔを用いた後段の処理が容易となる。
【００６１】
（実施形態５）
本実施形態の近接センサは、図６に示すように負性コンダクタンス制御回路３を構成したものであり、実施形態１と同様の構成には同一の符号を付して説明は省略する。
【００６２】
負性コンダクタンス制御回路３は、発振電圧Ｖｔのピーク値を検出するピークディテクタ３ａと、ピークディテクタ３ａが検出した発振電圧Ｖｔのピーク値と基準電圧Ｖｒ１との差分を出力する差動増幅器３ｂと、差動増幅器３ｂの出力を二乗演算する二乗回路３ｄと（二乗演算手段）、二乗回路３ｄの出力に比例してスイッチング素子Ｑ５のドレインを流れる直流バイアス電流Ｉｂを制御する電圧−電流変換回路３ｅとで構成される。
【００６３】
上記回路構成において、バイアス電流Ｉｂは、負性コンダクタンス制御回路３によって検出コイルＬ１のコンダクタンスＧｃの二乗に比例するように負帰還制御されるので、二乗回路３ｄの入力（すなわち、差動増幅器３ｂの出力）は、検出コイルＬ１のコンダクタンスＧｃに比例する。
【００６４】
したがって、コンダクタンスＧｃに比例する差動増幅器３ｂの出力を信号処理回路４に入力し、信号処理回路４が差動増幅器３ｂの出力に比例する検知信号Ｖｏｕｔを生成することによって、検知信号Ｖｏｕｔも検出コイルＬ１のコンダクタンスＧｃに比例した値となる。したがって、検知信号Ｖｏｕｔは、検出コイルＬ１のコンダクタンスＧｃに対して線形となり、検知信号Ｖｏｕｔを用いた後段の処理が容易となる。
【００６５】
（実施形態６）
本実施形態の近接センサは、図７に示すように負性コンダクタンス制御回路３を構成したものであり、実施形態５と同様の構成には同一の符号を付して説明は省略する。
【００６６】
実施形態５では、二乗演算手段（二乗回路３ｄ）と電圧−電流変換手段（電圧−電流変換回路３ｅ）とが別の回路要素のごとく記述したが、飽和領域で動作するＭＯＳＦＥＴを以て代用できる。
【００６７】
ＭＯＳＦＥＴのドレイン電流Ｉｄは、ゲートーソース間電圧Ｖｇｓ、しきい値電圧Ｖｔｈとすると、
Ｉｄ＝（１／２）・μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｇｓ−Ｖｔｈ）２
で与えられる。すなわち、（Ｖｇｓ−Ｖｔｈ）はドレイン電流Ｉｄ（＝直流バイアス電流Ｉｂ）の平方根に比例する量であって、Ｖｇｓ＝Ｖｔｈ＋√（Ｉｄ）は発振回路２の負性コンダクタンスＧｏｓｃに線形に連動する電圧である。そこで、スイッチング素子Ｑ８のゲートーソース間電圧Ｖｇｓを信号処理回路４の入力とすることにより、実施形態５の負性コンダクタンス回路３の構成を簡単にすることができる。このように本実施形態は、実施形態５の負性コンダクタンス制御回路３の機能を簡便に実現したものとも理解できる。
【００６８】
また、ＭＯＳＦＥＴの相互コンダクタンスｇｍは、
ｇｍ＝μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｇｓ−Ｖｔｈ）
であるから、二乗演算まで考えなくとも、（Ｖｇｓ−Ｖｔｈ）は元来ｇｍに比例する量であって、直流バイアス電流Ｉｂを生成するスイッチング素子Ｑ８のゲートーソース間電圧Ｖｇｓを信号処理に利用することで、発振回路２の負性コンダクタンスＧｏｓｃに線形変化する電気量を直接得られるというようにも理解できる。
【００６９】
なお、図７では説明を簡単にするため、上記スイッチング素子Ｑ８のドレインをカレントミラーに接続しているためドレイン−ソース間電圧が変化するとドレイン電流も変化してしまうが、カスコード接続するなど、公知の方法によりスイッチング素子Ｑ８のドレイン−ソース間電圧の変化を最小化して動作させることがより望ましい。
【００７０】
また実施形態１乃至６において、ＬＣ共振回路１と発振回路２との間、もしくは発振回路２と負性コンダクタンス制御回路３との間にローパスフィルタを設けることで、外部ノイズに対しても安定な回路動作が実現できる。また、発振回路２および負性コンダクタンス制御回路３および信号処理回路４の少なくとも一部が集積回路で構成されてもよく、集積化によって近接センサの小型化を図ることができる。さらには、信号処理ブロック４ａの構成は、アナログ回路、デジタル回路のいずれで構成してもよく、アナログ回路およびデジタル回路が混在する回路でもよい。
【符号の説明】
【００７１】
１  ＬＣ共振回路
２  発振回路
３  負性コンダクタンス制御回路
４  信号処理回路
Ｌ１  検出コイル
Ｑ１〜Ｑ７  スイッチング素子
【図１】
2011019009.tif 000003
【図２】
2011019009.tif 000004
【図３】
2011019009.tif 000005
【図４】
2011019009.tif 000006
【図５】
2011019009.tif 000007
【図６】
2011019009.tif 000008
【図７】
2011019009.tif 000009
【図８】
2011019009.tif 000010