(57)【要約】【課題】１つの配線基板に複数の半導体素子を搭載したチップ積層タイプの半導体装置において、薄型で高周波特性の優れた半導体装置およびその製造方法を提供すること。【解決手段】第１の主面２ａと、第１の主面２ａの裏面に当たる第２の主面２ｂとを有し、その厚さ方向の中間部分に形成された段差部４よりも第１の主面２ａ側の開口面積が、段差部４よりも第２の主面２ｂ側の開口面積よりも大きい貫通孔３が形成された配線基板２と、配線基板２と電気的に接続された第１の半導体素子６と、第１の半導体素子６に電気的に接続された、第１の半導体素子６よりも表面積の小さな第２の半導体素子７とを備え、第１の半導体素子６が、段差部４にその周辺部分が固着されて第１の主面６側の貫通孔３内部に配置され、第２の半導体素子７が、第１の半導体素子６の段差部４と対向する面に固着されて第２の主面２ｂ側の貫通孔３内部に配置されている。【選択図】図１
2011091266.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、
その厚さ方向の中間部分に形成された段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔が形成された配線基板と、
前記配線基板と電気的に接続された第１の半導体素子と、
前記第１の半導体素子に電気的に接続された、前記第１の半導体素子よりも表面積の小さな第２の半導体素子とを備え、
前記第１の半導体素子が、前記段差部にその周辺部分が固着されて前記第１の主面側の前記貫通孔内部に配置され、
前記第２の半導体素子が、前記第１の半導体素子の前記段差部と対向する面に固着されて前記第２の主面側の前記貫通孔内部に配置されたことを特徴とする半導体装置。
【請求項２】
前記第１の半導体素子の前記段差部と対向する面とは反対側に位置する面が、前記配線基板の前記第１の主面と同一面上に位置している請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体素子の前記第１の半導体素子と対向する面とは反対側に位置する面が、前記配線基板の前記第２の主面と同一面上に位置している請求項１または２に記載の半導体装置。
【請求項４】
前記第１の半導体素子と前記第２の半導体素子とが、金属細線により電気的に接続されている請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２の半導体素子と前記第１の半導体素子とが、バンプにより電気的に接続されている請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記配線基板の前記貫通孔内に充填された封止樹脂体をさらに備えた請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１の半導体素子は、前記段差部と対向する面とは反対側に位置する面を能動面とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第２の半導体素子は、前記第１の半導体素子と対向する面とは反対側に位置する面を能動面とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
第１の半導体素子に、前記第１の半導体素子よりも表面積の小さい第２の半導体素子を固着して電気的に接続し、接続体を形成する接続体形成工程と、
第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、その厚さ方向の中間部分に段差部が形成されて、前記段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔を有する配線基板の、前記段差部に前記第１の半導体素子の周辺部分を固着して電気的に接続し、前記貫通孔内の前記段差部よりも前記第１の主面側に前記第１の半導体素子が配置され、前記段差部よりも前記第２の主面側に前記第２の半導体素子が配置されるように、前記接続体を収容する接続体収容工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記第１の半導体素子と前記第２の半導体素子とが、金属細線により電気的に接続されている請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１の半導体素子と前記第２の半導体素子とが、バンプにより電気的に接続されている請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記配線基板の前記貫通孔内に、封止樹脂体を充填する封止工程をさらに備えた請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの配線基板に複数の半導体素子を搭載した、チップ積層タイプの半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の多機能化、小型・薄型化に伴い、配線基板に半導体素子を搭載した半導体装置も小型化・薄型化が進んでいる。このような目的を達成する半導体装置として、半導体装置の下面側に、電気的接続を行なうための外部電極としての半田ボールをマトリクス状に配置した、いわゆるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｌｌａｙ）型のパッケージや、外部電極をマトリクス状に配置したＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｌｌａｙ）型のパッケージなどが知られている。
【０００３】
このようなＢＧＡ型、ＬＧＡ型の半導体装置において、半導体装置の薄型化を実現するためには、半導体素子を搭載する配線基板の構造を改良する必要がある。そして、半導体素子を配線基板に搭載した半導体装置として、複数の半導体素子を配線基板の厚み方向の内部に収容した構造のものが提案されている（特許文献１参照）。
【０００４】
図１０は、特許文献１に記載された従来の半導体装置の、概略構成を示す断面構成図である。
【０００５】
図１０に示すように、従来の半導体装置５０は、凹部５２が形成された第１の絶縁体層５１と、凹部５４が形成された第２の絶縁体層５３とが積層されて、配線基板５５を形成している。第１の絶縁体層５１および第２の絶縁体層５３それぞれの表面には、図示しない配線パターンが形成されている。ここで、第２の絶縁体層５３の凹部５４の開口部表面積は、第１の絶縁体層５１の凹部５２の開口部表面積よりも大きく設定されていて、配線基板５５に形成された凹部全体でみると、第１の絶縁体層５１に形成された開口部５２の周囲が段差部５６を形成している。
【０００６】
第１の絶縁体層５１の凹部５２の底面５７には、複数個の第１のバンプ５８が形成されていて、この第１のバンプ５８に図示しない電極が接続されることで、第２の半導体素子５９が第１の絶縁体層５１の凹部５２内に搭載されている。また、段差部５６の表面には、複数の第２のバンプ６０が形成されていて、この第２のバンプ６０に図示しない電極が接続されることで、第２の半導体素子５９よりも表面積の大きな第１の半導体素子６１が、第２の絶縁体層５３の凹部５４内に搭載されている。
【０００７】
第１の絶縁体層５１の凹部５２と、第２の絶縁体層５３の凹部５４には、第２の半導体素子５９と第１の半導体素子６１とを覆うように、封止樹脂６２が充填されている。また、第１の絶縁体層５１の第２の絶縁体層５３が積層されていない側の表面、すなわち、配線基板５５に形成された凹部の開口側の第１の主面５５ａの裏面に相当する第２の主面５５ｂには、半導体装置５０を図示しないマザーボードなどの外部回路基板と接続するための複数個の外部電極６３が形成されている。これらの外部電極６３は、図示しないビア、または、スルーホールなどの貫通電極によって、第１のバンプ５８、および、第２のバンプ６０，さらに、第１の絶縁体層５１と第２の絶縁体層５３に形成された図示しない配線パターンと接続されている。
【０００８】
次に、この従来の半導体装置５０の製造方法について説明する。
【０００９】
まず、図１１(ａ)に示すように、表面に図示しない配線パターンが形成された第１の絶縁体層５１と第２の絶縁体層５３とを積層して、配線基板５５を形成する。第１の絶縁体層５１には凹部５２が、第２の絶縁体層５３には凹部５４がそれぞれ形成されていて、凹部５２よりも凹部５４の開口面積が大きいために、凹部５４の開口内には段差部５６が形成されている。
【００１０】
凹部５２の底面５７には、複数個の第１のバンプ５８が形成され、段差部５６には、複数個の第２のバンプ６０が形成されている。これら第１のバンプ５８と第２のバンプ６０とは、図示しないビアやスルーホールなどの貫通電極によって、配線基板５５の第２の主面５５ｂに形成された、外部電極６３と接続されている。
【００１１】
次に、図１１(ｂ)に示すように、配線基板５５の第１の絶縁体層５１に形成された凹部５２の内部に、対応する第１のバンプ５８と図示しない電極とが対向するようにして、第２の半導体素子５９が搭載される。
【００１２】
また、図１１(ｃ)に示すように、配線基板５５の第２の絶縁体層５３に形成された凹部５４の内部に、対応する第２のバンプ６０と図示しない電極とが対向するようにして、第１の半導体素子６１が搭載される。
【００１３】
そして、図１１（ｄ）に示すように、凹部５２と凹部５４の隙間部分に、封止樹脂６２が充填される。
【００１４】
なお、図１１で図示はしていないが、第１の絶縁体層５１と第２の絶縁体層５３は、それぞれ複数の凹部５２および凹部５４を有していて、封止樹脂６２を注入した後に、図示しない回転ブレードによって半導体素子単位に切断し、個片化することにより、図１０に示すような半導体装置５０を製造することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−３００６３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１０および図１１を用いて説明した従来の半導体装置５０は、配線基板５５に段差部５６を有して形成された第１の絶縁体層５１の凹部５２と、第２の絶縁体層５２の凹部５４とに、それぞれ第１の半導体素子５９と第２の半導体素子６１を収容することができる。このため、半導体装置５０の一定の薄型化を実現するものである。
【００１７】
しかし、半導体装置の更なる薄型化が求められた場合には、上記従来の半導体装置５０では、対応する余地が極めて乏しい。
【００１８】
すなわち、従来の半導体装置５０において更なる薄型化を図るためには、配線基板５５自体を薄型化するとともに、その凹部５２，５４に収容されている、第１の半導体素子６１と第２の半導体素子５９とを薄型化しなくてはならない。しかし、半導体素子の厚さを薄くすることは、ウエハの強度低下による輸送時の割れの発生などが問題となるともに、薄くできる厚さにも限界があるため難しい。また、配線基板５５内部に収容される半導体素子５９，６１の厚さを薄くすることなく、配線基板５５を薄くするためには、半導体素子５９，６１が収容されている凹部５２，５４以外の部分を薄型化する以外になく、配線基板５５に配線パターンを形成するためには所定の厚みが必要であり、また、配線パターンと半導体素子を接続するためのバンプにも一定の厚さが必要であることから、配線基板５５の一定以上の薄型化は困難である。
【００１９】
さらに、従来の半導体装置５０では、第１の半導体素子６１と第２の半導体素子５９との電気的接続は、第１のバンプ５８と、配線基板５５に形成された配線パターンと、第２のバンプ６０とを介して行われるため、半導体素子５９，６１間の配線距離が長くなる。このため、ノイズ発生による高周波特性の低下を回避できなくなるという懸念が生じる。
【００２０】
本発明は、上記従来の問題を解決し、１つの配線基板に複数の半導体素子を搭載したチップ積層タイプの半導体装置において、薄型で高周波特性の優れた半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するため本発明の半導体装置は、第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、その厚さ方向の中間部分に形成された段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔が形成された配線基板と、前記配線基板と電気的に接続された第１の半導体素子と、  前記第１の半導体素子に電気的に接続された、前記第１の半導体素子よりも表面積の小さな第２の半導体素子とを備え、前記第１の半導体素子が、前記段差部にその周辺部分が固着されて前記第１の主面側の前記貫通孔内部に配置され、前記第２の半導体素子が、前記第１の半導体素子の前記段差部と対向する面に固着されて前記第２の主面側の前記貫通孔内部に配置されたことを特徴とする。
【００２２】
また、本発明の半導体装置の製造方法は、第１の半導体素子に、前記第１の半導体素子よりも表面積の小さい第２の半導体素子を固着して電気的に接続し、接続体を形成する接続体形成工程と、第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、その厚さ方向の中間部分に段差部が形成されて、前記段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔を有する配線基板の、前記段差部に前記第１の半導体素子の周辺部分を固着して電気的に接続し、前記貫通孔内の前記段差部よりも前記第１の主面側に前記第１の半導体素子が配置され、前記段差部よりも前記第２の主面側に前記第２の半導体素子が配置されるように、前記接続体を収容する接続体収容工程とを有することを特徴とする。
【発明の効果】
【００２３】
本発明の半導体装置は、第２の半導体素子を第１の半導体素子の段差部と対向する面に固着しているため、第２の半導体素子と配線基板との固着部分が不要となり２つの半導体素子を収容した配線基板の薄型化が実現できる。また、第２の半導体素子と第１の半導体素子とを直接電気的接続しているため、配線長が短くなってノイズの影響が軽微となり、高周波特性に優れた半導体装置を得ることができる。
【００２４】
また、本発明の半導体装置の製造方法は、第１の半導体素子と第２の半導体素子を接続する接続体形成工程と、表面積の大きな第１の半導体素子を表面積の大きな貫通孔部分に、また、表面積の小さな第２の半導体素子を表面積の小さな貫通孔部分に、それぞれ収容して固着する接続体収容工程とを有するため、薄型化と高い高周波特性とを実現できる本発明の半導体装置を容易に製造することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態にかかる半導体装置の概略構成を説明する断面構造図である。
【図２】本発明の第１の実施形態における半導体装置を、ＢＧＡ型の半導体装置とした場合の概略構成を示す断面構成図である。
【図３】本発明の第１の実施形態にかかる半導体装置を製造する場合の、本発明の製造方法の工程の流れを示す断面構成図である。
【図４】本発明の第１の実施形態にかかる半導体装置の、変形の形態の構成を示す断面構成図である。
【図５】本発明の第１の実施形態にかかる半導体装置の、他の変形の形態の構成を示す断面構成図である。
【図６】本発明の第２の実施形態にかかる半導体装置の概略構成を説明する断面構造図である。
【図７】本発明の第２の実施形態にかかる半導体装置を製造する場合の、本発明の製造方法の工程の流れを示す断面構成図である。
【図８】本発明の第２の実施形態にかかる半導体装置の、変形の形態の構成を示す断面構成図である。
【図９】本発明の第２の実施形態にかかる半導体装置の、他の変形の形態の構成を示す断面構成図である。
【図１０】従来の半導体装置の構成を示す断面構成図である。
【図１１】従来の半導体装置の製造方法の工程の流れを示す断面構成図である。
【発明を実施するための形態】
【００２６】
本発明の半導体装置は、第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、その厚さ方向の中間部分に形成された段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔が形成された配線基板と、前記配線基板と電気的に接続された第１の半導体素子と、前記第１の半導体素子に電気的に接続された、前記第１の半導体素子よりも表面積の小さな第２の半導体素子とを備え、前記第１の半導体素子が、前記段差部にその周辺部分が固着されて前記第１の主面側の前記貫通孔内部に配置され、前記第２の半導体素子が、前記第１の半導体素子の前記段差部と対向する面に固着されて前記第２の主面側の前記貫通孔内部に配置されている。
【００２７】
上記本発明の半導体装置は、開口面積が大きい貫通孔内部に表面積が大きい第１の半導体素子を収容し、かつ、開口面積の小さい貫通孔内部に表面積の小さい第２の半導体素子を配置した状態で、貫通孔の段差部に第１の半導体素子の周辺部分が固着され、第２の半導体素子を第１の半導体素子の段差部と対向する面に固着している。このため、第２の半導体素子と配線基板との固着部分が不要となり２つの半導体素子を収容した配線基板の薄型化が実現できる。また、第２の半導体素子と第１の半導体素子とを直接電気的に接続しているため、従来のように間に配線基板を介して接続する場合と比較して、配線長を短くすることができ、ノイズの影響が軽微な高周波特性に優れた半導体装置を得ることができる。
【００２８】
上記本発明の半導体装置の構成において、前記第１の半導体素子の前記段差部と対向する面とは反対側に位置する面が、前記配線基板の前記第１の主面と同一面上に位置していることが好ましい。また、前記第２の半導体素子の前記第１の半導体素子と対向する面とは反対側に位置する面が、前記配線基板の前記第２の主面と同一面上に位置していることが好ましい。このようにすることで、配線基板の厚さをより薄くすることができ、半導体装置の薄型化を実現することができる。
【００２９】
また、前記第１の半導体素子と前記第２の半導体素子とが、金属細線により電気的に接続されていることが好ましい。このようにすることで、第１の半導体素子と第２の半導体素子とを、例えば接着剤等で強固かつ簡易に固着し、かつ、半導体素子の接続方法として一般的なワイヤボンディング技術を用いて、第１の半導体素子と第２の半導体素子とを電気的に接続することができる。
【００３０】
さらに、前記第２の半導体素子と前記第１の半導体素子とが、バンプにより電気的に接続されていることが好ましい。このようにすることで、第１の半導体素子と第２の半導体素子との物理的な固着と電気的な接続とを同時に行うことができるとともに、第１の半導体素子と第２の半導体素子とをワイヤボンディングした場合と比較して、配線基板の厚さや表面積を小さくした薄型かつ小型の半導体装置を得ることができる。
【００３１】
また、前記配線基板の前記貫通孔内に充填された封止樹脂体をさらに備えることが好ましい。このようにすることで、配線基板内に収容された半導体素子を保護し、かつ、半導体素子と配線基板とをより強固に固着することができる。
【００３２】
また、前記第１の半導体素子は、前記段差部と対向する面とは反対側に位置する面を能動面とすることができ、前記第２の半導体素子は、前記第１の半導体素子と対向する面とは反対側に位置する面を能動面とすることができる。このようにすることで、能動面からの発熱を容易に外部に放出することができ、また、能動面に受光セルなどの光学部材を配置することで、光学的素子を搭載した光学的機能を有する半導体装置を得ることができる。
【００３３】
上記本発明の半導体装置の製造方法は、第１の半導体素子に、前記第１の半導体素子よりも表面積の小さい第２の半導体素子を固着して電気的に接続し、接続体を形成する接続体形成工程と、第１の主面と、前記第１の主面の裏面に当たる第２の主面とを有し、その厚さ方向の中間部分に段差部が形成されて、前記段差部よりも前記第１の主面側の開口面積が、前記段差部よりも前記第２の主面側の開口面積よりも大きい貫通孔を有する配線基板の、前記段差部に前記第１の半導体素子の周辺部分を固着して電気的に接続し、前記貫通孔内の前記段差部よりも前記第１の主面側に前記第１の半導体素子が配置され、前記段差部よりも前記第２の主面側に前記第２の半導体素子が配置されるように、前記接続体を収容する接続体収容工程とを有する。
【００３４】
本発明の半導体装置の製造方法は、第１の半導体素子と第２の半導体素子とを固着して電気的に接続する接続体形成工程と、形成された接続体を配線基板の貫通孔内に収容し、第１の半導体素子の周辺部分を貫通孔に形成された段差部に接続するため、薄型でかつ高周波特性に優れた本発明の半導体装置を、容易に製造することができる。
【００３５】
本発明の半導体装置の製造方法において、前記第１の半導体素子と前記第２の半導体素子とが、金属細線により電気的に接続されていることが好ましい。このようにすることで、第１の半導体素子と第２の半導体素子とを、例えば接着剤等で強固かつ簡易に固着し、かつ、半導体素子の接続方法として一般的なワイヤボンディング技術を用いて、第１の半導体素子と第２の半導体素子とを電気的に接続することができる。
【００３６】
また、前記第１の半導体素子と前記第２の半導体素子とが、バンプにより電気的に接続されていることが好ましい。このようにすることで、第１の半導体素子と第２の半導体素子との物理的な固着と電気的な接続とを同時に行うことができるとともに、第１の半導体素子と第２の半導体素子とをワイヤボンディングした場合よりも、薄型化、小型化された半導体装置を得ることができる。
【００３７】
さらに、前記配線基板の前記貫通孔内に、封止樹脂体を充填する封止工程をさらに備えることが好ましい。このようにすることで、配線基板内に収容された半導体素子を保護し、かつ、半導体素子と配線基板との固着をより強固にすることができる。
【００３８】
以下、本発明の半導体装置とその製造方法について、図面を参照して説明する。
【００３９】
（第１の実施形態）
図１は、本発明の第１の実施形態である半導体装置の構成を示す断面構成図である。
【００４０】
図１に示すように、本実施形態の半導体装置１は、第１の主面２ａと、この第１の主面２ａの裏面に相当する第２の主面２ｂとを有する配線基板２と、配線基板２に形成された貫通孔３内部に配置された、第１の半導体素子６と第２の半導体素子７とを有している。
【００４１】
配線基板２は絶縁性材料からなり、図示しない複数層の配線パターンが、配線基板２の第１の主面２ａ、第２の主面２ｂ、配線基板２の厚さ方向における中間部分に形成された図示しない中間層の表面の、少なくとも一部に形成されている。また、配線基板２は各層として形成された配線パターン同士を接続するため、その内部に周知のビアやスルーホールなどの図示しない貫通電極が形成されている。
【００４２】
配線基板２には、第１の主面２ａと第２の主面２ｂとに渡って連続した、貫通孔３が形成されている。この貫通孔３は、配線基板２の厚さ方向の中間部分に段差部４が形成されていて、段差部４よりも配線基板２の第１の主面側２ａの貫通孔部分３ａの開口面積が、段差部４よりも配線基板２の第２の主面側２ｂの貫通孔部分３ｂの開口面積よりも大きくなるように形成されている。
【００４３】
第１の半導体素子６は、配線基板２の貫通孔３に形成された段差部４にその周辺部分が対向するように配置され、段差部５よりも配線基板２の第１の主面２ａ側である、開口面積が広い貫通孔部分３ａに収容されている。本実施形態の半導体装置１では、第１の半導体素子６と配線基板２とは、第１の半導体素子６の図示しない接続電極と、貫通孔３の段差部４の表面、すなわち、段差部４の配線基板２の第１の主面２ａ側に形成されたバンプ５とが接続されることで、物理的な固着と電気的な接続とを同時に行っている。
【００４４】
第２の半導体素子７は、第１の半導体素子６の段差部５と対向する面６ａに接着剤８を介して固着され、配線基板２に形成された貫通孔３の、段差部よりも配線基板２の第２の主面２ｂ側である、開口面積が狭い貫通孔部分３ｂに収容されている。
【００４５】
ここで、図１から明らかなように、本実施形態の半導体装置１において、第２の半導体素子７の厚さ方向における全ての部分が、開口面積が狭い貫通孔部分３ｂに収容されるようになるか否かは、第１の半導体素子６に接続されたバンプ５の厚さと、第１の半導体素子６と第２の半導体素子７とを固着する接着剤８の厚さによって定まる。本発明の半導体装置において、バンプ５と接着剤８のそれぞれの厚さには何らの制約はないから、開口面積が狭い貫通孔部分３ｂに、第２の半導体素子７が収容されるとは、第２の半導体素子７の厚さ方向における少なくとも一部分が、開口面積が狭い貫通孔部分３ｂに収容されている状態を示す概念であって、第２の半導体素子７の厚さ方向における一部分が、開口面積が広い貫通孔部分３ａに収容されていることを排除する概念ではない。また、本発明は、第１の半導体素子６および第２の半導体素子７の、厚さ方向の一部が、配線基板２の厚さ方向を超えて、その第１の主面２ａおよび第２の主面２ｂから突出することを排除するものでもない。
【００４６】
図１に示す、本実施形態の半導体装置１では、第２の半導体素子７の図示しない電極パッドと第１の半導体素子６の接続パッドとが、金属細線であるワイヤ９で接続されることで、第１の半導体素子６と第２の半導体素子７との電気的接続が形成されている。そして、第２の半導体素子７は、第１の半導体素子６を介して配線基板２の図示しない配線パターンと接続されている。
【００４７】
本実施形態の半導体装置１では、配線基板２の貫通孔３内部に、エポキシ樹脂などによる封止樹脂体１０が充填されている。このように、貫通孔３内部に樹脂封止体１０を充填することにより、半導体素子６および７を配線基板２に強固に固着することができるとともに、外部からの衝撃から守ることができる。
【００４８】
図２は、本実施形態の半導体装置１を、図示しないマザーボードなどの外部回路基板と接続する場合の構成を示す図である。
【００４９】
図２（ａ）は、配線基板２の第２の主面２ｂに形成された図示しない配線パターンに、ボール電極１１を形成した場合であり、図２(ｂ)は、配線基板２の第１の主面２ａに形成された図示しない配線パターンに、ボール電極１１を形成した場合の断面構成を示している。
【００５０】
このようにして、配線基板２の表面に形成された配線パターンにボール電極を形成することで、本発明の半導体装置１をＢＧＡ型の半導体装置として、外部回路基板に搭載することができる。
【００５１】
次に、本実施形態の半導体装置の製造方法について説明する。
【００５２】
図３は、本発明の半導体装置の製造方法を、図１に示した本発明の第１の実施形態にかかる半導体装置１の製造方法として適用した場合の、工程の流れを示す断面構成図である。
【００５３】
まず、図３（ａ）に示すように、第１の半導体素子６および第２の半導体素子７を収容するための貫通孔３が形成された配線基板２を用意する。配線基板２に形成された貫通孔３は、配線基板２の厚さ方向中間部に形成された段差部４によって、第１の主面２ａ側に位置する開口部の面積が大きい貫通孔部分３ａと、第２の主面２ｂ側に位置する開口部の面積が小さい貫通孔部分３ｂとに区分されている。なお、配線基板２は、従来技術として示したように、その表面に配線パターンが形成された複数の絶縁体層を積層して形成することができるが、配線基板２の製造方法については、本発明の半導体装置とその製造方法とにおいて何らの制約もない。
【００５４】
次に、図３（ｂ）に示すように、第１の半導体素子６と第２の半導体素子７とを接着剤８を介して固着する。
【００５５】
次に、図３（ｃ）に示すように、第２の半導体素子７の図示しない電極パッドと第１の半導体素子６の接続パッドとを、金属細線であるワイヤ９で接続する。このようにして、第１の半導体素子６と第２の半導体素子７との電気的接続が形成され、半導体素子の接続体１２が形成される。この図３(ｂ)と図３(ｃ)に示された工程とを合わせたものが、接続体形成工程である。
【００５６】
次に、図３（ｄ）に示すように、ワイヤ９により電気的に接続された半導体素子の接続体を、配線基板２の貫通孔３の内部に収容する。このとき、第１の半導体素子６は周辺部に形成された図示しない接続電極が、配線基板２の貫通孔に形成された段差部５の表面に配置されたバンプ５と接続されることで、回路基板２と第１の半導体素子６との物理的な固着と電気的接続とを、同時に行うことができる。また、第１の半導体素子６に形成された図示しない接続電極と、段差部５の表面に形成されたバンプとを接続することで、第１の半導体素子６が配線基板２の開口部面積が大きな貫通孔部分３ａに収容され、第２の半導体素子７が配線基板２の開口部面積が小さな貫通孔部分３ｂに収容される。
【００５７】
次に、図３（ｅ）に示すように、配線基板２の貫通孔３（３ａ，３ｂ）内部の空隙部分に、エポキシ樹脂などの封止樹脂体１０を充填して、配線基板２の貫通孔３の内部に、第１の半導体素子６と第２の半導体素子７とを封止する。
【００５８】
なお、図示していないが、樹脂封止体７が充填された後に、配線基板２を回転ブレードなどにそれぞれの半導体素子の接合体単位に切断して個片化することで、図１に示すような半導体装置１を製造することができる。
【００５９】
また、図２に示したように、本実施形態の半導体装置１をＢＧＡ型の半導体装置とする場合には、個片化した半導体装置１の配線基板２の第１の主面２ａもしくは第２の主面２ｂのいずれかに形成された図示しない配線パターンに、半田ボールを付設してボール電極を形成する。
【００６０】
なお、図１に示す本発明の第１の実施形態である半導体装置１，および、その製造方法において、配線基板２の空隙部分に樹脂封止体１０を充填する場合について説明したが、配線基板２内に収容された半導体素子６，７を封止するか否かは本発明において必須の要件ではなく、半導体素子６，７やこれらを接続するワイヤ９を樹脂封止体１０で保護する必要がない場合には、樹脂封止体１０の充填を省略することができる。
【００６１】
以上説明したように、本実施形態の半導体装置１によれば、第２の半導体素子７を第１の半導体素子６の配線基板２の段差部５と対向する面６ａに接着剤８によって固着することで、第２の半導体素子７と配線基板２との固着接続を行う必要がない。このため、図１０に示した従来技術の半導体装置５０で必要であった、回路基板５５の底面部自体、および、この底面部と第２の半導体素子とを接続する第２のバンプ５８とが不要となるため、半導体素子６および７を極端に薄型化することなく、２つの半導体素子６，７を内部に収容搭載した薄型化された半導体装置１を得ることができる。
【００６２】
また、本実施形態の半導体装置１では、第１の半導体素子６と第２の半導体素子７とをワイヤ９によって直接電気的に接続している。このため、図１０に示した従来の半導体装置５０のように、第２の半導体素子５９を配線基板５５に接続し、配線基板５５の配線パターンやビアなどを経由して第１の半導体素子６１と接続する場合と比較して、配線長を短くすることができるので、特に、搭載される半導体素子が高周波で動作する半導体素子の場合には、ノイズなどの影響の少ない、高い高周波特性を有する半導体装置を得ることができる。
【００６３】
また、上記説明した本発明の半導体装置の製造方法を用いることで、薄型化され、かつ、高い高周波特性を有する本発明にかかる半導体装置を、容易に製造することができる。
【００６４】
（変形の形態）
次に、本実施形態にかかる半導体装置の変形の形態について、図４および図５を用いて説明する。
【００６５】
図４（ａ）は、本実施形態の半導体装置の第１の変形の形態を示す断面構成図である。
【００６６】
図４（ａ）に示す、本実施形態の第１の変形の形態の半導体装置１００ａでは、第１の半導体素子６が、配線基板２の段差部５と対向する面６ａとは反対側に位置する面６ｂが、配線基板２の第１の主面２ａと同一面となるように配置されている。
【００６７】
このようにすることで、本実施形態の第１の変形の形態にかかる半導体装置１００ａは、図１に示した本実施形態の半導体装置１の基本構成と比較して、さらに、回路基板２の厚さを薄くすることができ、半導体装置としての一層の薄型化を実現することができる。
【００６８】
この場合において、図４(ｂ)に示すように、第２の半導体素子７の、第１の半導体素子６と対向する面７ａとは反対側の面７ｂが、配線基板２の第２の主面２ｂと同一面とすることができる。このとき、第２の半導体素子７と第１の半導体素子６とを接続するワイヤ９が第２の半導体素子７の面７ｂ、すなわち配線基板の第２の主面２ｂよりも突出し、これを覆った封止樹脂体１０が配線基板２の第２の主面２ｂに対して突出する状態となる場合がある。しかし、このような場合となったとしても、例えば、図４(ｂ)に示すように、配線基板２の第２の主面２ｂに、外部回路基板と接続するためのボール電極１１を、その厚さが配線基板２の第２の主面からの封止樹脂体１０の突出部分高さよりも大きくなるように形成することで、半導体装置１００ｂを外部回路基板に良好に接続、搭載することができる。
【００６９】
このように、配線基板２の内部に収容される半導体素子６および７のお互いに対向する面６ａ、７ａとは反対側に位置する面６ｂ、７ｂと、配線基板２の二つの主面２ａ、２ｂとを同一面とすることで、一層の薄型化を実現した半導体装置１００ａ、１００ｂを得ることができる。
【００７０】
図５は、本実施形態の半導体装置の第２の変形の形態を示す断面構成図である。
【００７１】
図５に示す第２の変形の形態では、配線基板２に収容される半導体素子６，７の少なくともいずれか一方の表面を、封止樹脂体１０で覆わずに露出させている。
【００７２】
図５(ａ)は、第２の変形の形態の半導体装置１００ｃの構成を示す断面構成図である。
【００７３】
図５(ａ)に示すように、本実施形態の第２の変形の形態にかかる半導体装置１００ｃでは、第２の半導体素子７の集積回路などが形成された能動面となる第１の半導体６と対向する面とは反対側に位置する面７ｂが、封止樹脂体１０で覆われずに、配線基板２の第２の主面２ｂに形成された開口部内で露出している。このようにすることで、動作時に高温になりやすい第２の半導体素子７の能動面からの放熱を容易にすることができ、環境温度に対する信頼性の優れた半導体装置を得ることができる。
【００７４】
また、第２の半導体素子７の能動面が形成される面７ｂを封止樹脂体１０で覆わないことにより、第２の半導体素子７として、受光セルなどを備えた光学的機能を有する半導体素子とすることができる。
【００７５】
図５（ｂ）は、このような、能動面に受光セルを備えた受光素子である半導体素子を有する半導体装置の場合の構成を示す概略断面構成図である。
【００７６】
図５（ｂ）に示すように、能動面である面７ｂに図示しない受光セルを備えた光学素子である第２の半導体素子７は、その表面が封止樹脂１０に覆われていない。そして、配線基板２の第２の主面２ｂにはガラス１３が貼り付けられて、半導体装置１００ｄは、例えばイメージセンサを構成できる。
【００７７】
なお、受光素子である第２の半導体素子７を有する半導体装置１００ｄにおける第１の半導体素子６としては、受光素子とシステムを構成できるＬＳＩを採用するとよい。
【００７８】
次に、搭載される半導体素子が受光素子である場合として、第１の半導体素子６が受光素子である場合について、その断面構成図である図５(ｃ)を用いて説明する。
【００７９】
図５（ｃ）に示すように、搭載されている第１の半導体素子６が受光素子である半導体装置１００ｅでは、配線基板２の第１の主面２ａの開口部において、第１の半導体素子６が封止樹脂体１０から露出される。そして、この露出面である、第１の半導体素子６の段差部５に対向する面とは反対側の面６ｂが能動面となる。このため、第１の半導体素子６に貫通電極１４を設け、第１の半導体素子の面６ａに形成される、配線基板２と接続されるバンプ５に接続される図示しない接続電極や、第２の半導体素子７と接続されるワイヤ９が接続される図示しない接続パッドと、能動面である面６ｂに形成された受光セルなどの集積回路とを導通させる。
【００８０】
また、図５(ｂ)に示した、第２の半導体素子７が受光素子である場合と同様に、配線基板の第１の主面２ａにガラス１３が貼り付けられる。
【００８１】
このように、図５（ａ）、図５（ｂ）、図５（ｃ）に示した、本発明の第１の実施形態の各種の変形の形態においては、配線基板に２つの半導体素子が収容、搭載される半導体装置において、薄型化と高い周波数特性を有するという本発明の奏する基本的な作用効果に加えて、搭載される半導体素子の放熱性を高めることや、半導体素子として受光素子などの各種の光学素子を採用することができ、より幅広い機能性を備えた半導体装置を実現することができるという更なる効果を奏することができる。
【００８２】
（第２の実施形態）
次に、本発明の半導体装置の第２の実施形態として、上記説明した第１の実施形態にかかる半導体装置とは、第２の半導体素子の第１の半導体素子との固着方法が異なる半導体装置について説明する。
【００８３】
図６は、本発明の第２の実施形態にかかる半導体装置２００の断面構成図である。
【００８４】
図６に示すように、第２の実施形態にかかる半導体装置２００は、第１の主面２１ａと、この第１の主面２１ａの裏面に相当する第２の主面２１ｂとを有する配線基板２１と、配線基板２１に形成された貫通孔２２内部に配置された、第１の半導体素子２５と第２の半導体素子２６とを有している。なお、本実施形態の半導体装置２００は、第１の実施形態として図１を用いて示した半導体装置１と、段差部２３が形成された貫通孔２２を有する配線基板２の構造は同じであるため、その詳細な説明は省略する。
【００８５】
第２の実施形態にかかる半導体装置２００では、第１の半導体素子２５は、配線基板２１の貫通孔２２に形成された段差部２３にその周辺部分が対向するように配置され、段差部２３よりも配線基板２１の第１の主面２１ａ側である、開口面積が広い貫通孔部分２２ａに収容されている。また、第１の半導体素子２５と配線基板２１とは、第１の半導体素子２５の図示しない接続電極と、貫通孔２２の段差部２３の表面に形成されたバンプ２４によって、物理的な固着と電気的な接続とを同時に行なわれている。
【００８６】
第２の半導体素子２６は、第１の半導体素子２５の段差部２３と対向する面２５ａと対向する面２６ａに配置された図示しない接続電極を介して、バンプ２７によりフリップチップ実装されて、第１の半導体素子２５と物理的な固着と電気的な接続とが同時に行われている。
【００８７】
次に、第２の実施形態の半導体装置の製造方法について説明する。
【００８８】
図７は、本発明の半導体装置の製造方法を図６に示した本発明の第２の実施形態にかかる半導体装置２００の製造方法として適用した場合の工程の流れを示す断面構成図である。
【００８９】
まず、図７（ａ）に示すように配線基板２１を用意するのであるが、上記したように本実施形態における配線基板２１の構成は、第１の実施形態の配線基板２と同様であるので、詳細な説明は省略する。
【００９０】
次に、図７（ｂ）に示すように、第１の半導体素子２５と第２の半導体素子２６とをバンプ２７を介してフリップチップ実装して、半導体素子の接合体２９を形成する。この図７(ｂ)に示された工程が、本実施形態にかかる半導体装置２００の製造方法における接続体形成工程である。
【００９１】
次に、図７（ｃ）に示すように、フリップチップ実装で電気的に接続された半導体素子の接合体２９を、配線基板２１の貫通孔２２の内部に収容する。このとき、第１の半導体素子２５の周辺部に形成された図示しない接続電極が、配線基板２１の貫通孔２２に形成された段差部２３の表面に配置されたバンプ２４と接続される。そして、第１の半導体素子２５は、貫通孔２２における段差部２３より配線基板２１の第１の主面２１ａ側に位置する開口面積の大きい貫通孔部分２２ａに、第２の半導体素子２６は、貫通孔２２における段差部２３より配線基板２１の第２の主面２１ｂ側に位置する開口面積の小さい貫通孔部分２２ｂに、それぞれ収容される。
【００９２】
次に、図７（ｄ）に示すように、配線基板２１の貫通孔２２内部の空隙部分に、エポキシ樹脂などの封止樹脂体２８を充填して、配線基板２１の貫通孔２２の内部に、第１の半導体素子２５と第２の半導体素子２６とを封止する。
【００９３】
なお、本実施形態における製造方法においても図示していないが、樹脂封止体２８が充填された後に、配線基板２１を回転ブレードなどにそれぞれの半導体素子の接合体単位に切断して個片化することで、図６に示すような半導体装置２００を製造することができる。
【００９４】
また、図６に示す個片化された半導体装置２００の配線基板２１の第１の主面２１ａまたは第２の主面２１ｂに形成された図示しない配線パターンに、半田ボールを付設してボール電極を形成し、外部回路基板と接続することにより、第１の実施形態で図２（ａ）および図２（ｂ）として示したような、ＢＧＡ型の半導体装置を本実施形態の半導体装置として製造することができる。
【００９５】
なお、本実施形態にかかる半導体装置２００においても、搭載される半導体素子２５，２６に対する保護の必要性がなければ、封止樹脂体２８を用いなくても構わない。
【００９６】
以上説明したように、本実施形態にかかる半導体装置２００では、配線基板２１内に収容搭載される第１の半導体素子２５と第２の半導体素子２６とをフリップチップ実装することで、図１に示した第１の半導体装置１で用いられていたワイヤが不要になる。このため、第２の半導体素子２６と第１の半導体素子２５との接続が容易に行えるとともに、ワイヤ接続に必要な所定のループ高さを確保することが必要でなくなるため、半導体装置２００としてのより一層の薄型化を実現することができ、配線基板２１からワイヤがはみ出してしまうなどの不具合も防止することができる。
【００９７】
また、第１の半導体素子２５の、段差部２３と対向する側の面２５ａの第２の半導体素子２６が搭載される領域の周囲に、第２の半導体素子２６とワイヤ接続するための接続パッドを設ける必要が無くなるため、第１の半導体素子２５の表面積を小さくすることができる。このため、半導体装置２００として、その表面積の小型化を実現することができる。
【００９８】
さらに、第１の半導体素子２５と第２の半導体素子２６とを直接フリップチップ接続することで、第１の半導体素子２５と第２の半導体素子２６との間の配線長さを一層短くすることができるので、高周波特性の更なる改善を実現することができる。
【００９９】
（変形の形態）
次に、本実施形態にかかる半導体装置の変形の形態について、図８および図９を用いて説明する。
【０１００】
図８は、本実施形態の半導体装置の第１の変形の形態を示す断面構成図である。
【０１０１】
図８に示す、本実施形態の第１の変形の形態の半導体装置２００ａでは、第１の半導体素子２５の段差部２３と対向する面２５ａとは反対側に位置する面２５ｂが、配線基板２１の第１の主面２１ａと同一面を形成するようになっている。また、第２の半導体素子２６の第１の半導体素子２５と対向する面２６ａとは反対側に位置する面２６ｂが、配線基板２１の第２の主面２１ｂと同一面を形成するようになっている。
【０１０２】
このように、貫通孔２３の内部に収容搭載される半導体素子２５，２６の外側に位置する面２５ｂ、２６ｂを、配線基板の第１の主面２１ａおよび第２の主面２１ｂと同一面とすることで、配線基板２１として大幅な薄型化が可能であり、さらに薄型化された半導体装置２００ａを実現することができる。特に、本実施形態の半導体装置の場合には、第２の半導体素子２６を第１の半導体素子２５に接続するワイヤが不要となるので、信頼性の高い薄型の半導体装置を得ることができる。
【０１０３】
図９（ａ）および、図９（ｂ）は、本実施形態にかかる半導体装置の更なる変形の形態を示す断面構成図である。
【０１０４】
図９（ａ）に示す、半導体装置２００ｂでは、配線基板２１の第２の主面２１ｂに形成された図示しない配線パターンに半田ボールを付設してボール電極３０を形成し、これを半導体装置２００ｂの外部端子としている。
【０１０５】
このようにすることで、ＢＧＡ型の半導体装置を構成することができるが、図９(ａ)に示すように、第２の半導体素子２６の第１の半導体素子２５と対向する面２６ａとは反対側に位置する面２６ｂも、配線基板２１の第２の主面２１ｂと同一面として露出している。第２の半導体素子２６の能動面が、第１の半導体素子２５と対向する側の面２６ａである場合には、第２の半導体素子２６に貫通電極２９を形成することで、第２の半導体素子２６の面２６ｂを第２の半導体素子２６における外部回路基板との接続電極形成面とすることができる。そこで、第２の半導体素子２６の露出した面２６ｂにも、同様にボール電極３０が形成されている。
【０１０６】
なお、図９(ａ)に示した構成は、一例に過ぎず、第２の半導体素子２６の能動面が第１の半導体素子２５と対向している面２６ａであることは必須ではない。第２の半導体素子２６に貫通電極を形成することによって、第２の半導体素子の能動面を、第１の半導体素子２５と対向する面２６ａとは反対側の面２６ｂとすることもできることは言うまでもない。
【０１０７】
また、図９（ｂ）に示す他の変形の形態にかかる半導体装置２００ｃでは、図９(ａ)に図示したものとは異なり、配線基板２１の第１の主面２１ａに半田ボールを付設してボール電極３０を形成して外部端子を構成して、ＢＧＡ型の半導体装置２００ｃとしている。この場合には、第１の半導体素子２５の第２の半導体素子２６と対向する面２５ａとは反対側の面２５ｂが露出しているため、第１の半導体素子２５に貫通電極３２を形成し、その一端に外部端子となるボール電極３０を形成している。なお、図９(ａ)に示した第２の変形の形態にかかる半導体装置２００ｂの場合と同じく、第１の半導体素子２５の能動面は、第２の半導体素子２６と対向している面２５ａと、それとは反対側に位置する面２５ｂとのいずれの面であっても構わない。
【０１０８】
このように、図９(ａ)および図９(ｂ)に示す変形の形態によれば、配線基板２１内に搭載されている半導体素子２５，２６の露出表面２５ｂ、２６ｂにも外部端子となる電極を形成することができるため、外部基板との接続における自由度が向上するという効果を奏することができる。
【０１０９】
なお、本実施形態にかかる半導体装置においても、半導体素子に適宜貫通電極などを形成することで、半導体素子の能動面を配線基板の第１の主面もしくは第２の主面側に位置させて、その能動面に受光セルなどを形成することにより、半導体素子を受光素子として、イメージセンサなどの半導体装置を得ることができる。
【０１１０】
以上説明してきた、本発明の各実施の形態において、半導体装置としてＢＧＡパッケージージである場合を例示して説明したが、本発明の半導体装置はこれに限られるものではなく、ＬＧＡパッケージ等の配線基板を使用する半導体装置に広く適用することができる。
【０１１１】
また、本発明の製造方法は、上記説明したとおり、第１の半導体素子と第２の半導体素子とを固着して接続する接続体形成工程と、この接続体を配線基板に収容して接続する接続体収容工程とを備えるものであるが、本発明の半導体装置を製造するための方法は、この特徴ある本発明の製造方法に限られるものではない。配線基板に、まず第１の半導体素子を収容して固着接続し、その後、第１の半導体素子に第２の半導体素子を固着接続することで、本発明の半導体装置を得ることができることは言うまでもない。
【０１１２】
また、上記各実施の形態では、配線基板に収容される半導体素子が２つの場合についてのみ説明したが、本発明の半導体装置及びその製造方法はこれに限られるものではなく、３つ以上の複数の半導体素子を配線基板に収容した構成の半導体装置、およびその製造方法として実施することができる。
【産業上の利用可能性】
【０１１３】
本発明にかかる半導体装置、およびその製造方法は、配線基板に複数の半導体素子が収容搭載されたチップ積層タイプの半導体装置、およびその製造方法として有用である。
【符号の説明】
【０１１４】
１    半導体装置
２    配線基板
２ａ  第１の主面
２ｂ  第２の主面
３    貫通孔
４    段差部
５    バンプ
６    第１の半導体素子
７    第２の半導体素子
８    接着剤
９    ワイヤ
１０    封止樹脂体
１１    ボール電極
１２    接続体
１３    ガラス
【図１】
2011091266.tif 000003
【図２】
2011091266.tif 000004
【図３】
2011091266.tif 000005
【図４】
2011091266.tif 000006
【図５】
2011091266.tif 000007
【図６】
2011091266.tif 000008
【図７】
2011091266.tif 000009
【図８】
2011091266.tif 000010
【図９】
2011091266.tif 000011
【図１０】
2011091266.tif 000012
【図１１】
2011091266.tif 000013