(57)【要約】【課題】Ｗ画素を有するＣＭＯＳイメージセンサにおいて、高光量撮影時のダイナミックレンジを拡大可能な固体撮像装置を提供すること。【解決手段】たとえば、Ｗ画素の光電子が飽和しない範囲では、Ｒ画素，Ｇ画素，Ｂ画素およびＷ画素の全光電子を用いて、Ｙ信号を生成する。高光量撮像時に、Ｒ画素，Ｇ画素，Ｂ画素の各光電子からＷ画素の光電子が飽和すると判断した場合には、Ｒ画素，Ｇ画素，Ｂ画素の各光電子からＹ信号を生成する。同時に、Ｗ画素の光電子が飽和しないように、撮像フレーム中に、Ｗ画素に複数回のリセットを掛ける。【選択図】図５
2011019123.tif 000002
【特許請求の範囲】
【請求項１】
白色を含む、光学カラーフィルタをそれぞれ通過した光を光電変換する光電変換素子と、前記光電変換素子で得た信号電荷を検出部に読み出す読み出し回路と、前記検出部に読み出した信号電荷を増幅する増幅回路と、前記検出部における不要な信号電荷を除去するリセット回路と、をそれぞれ備えた複数の画素が半導体基板上に二次元的に配置された画素部と、
前記複数の画素からそれぞれ出力される信号電荷をデジタル信号に変換するための変換回路と、
前記デジタル信号をもとに、前記白色の光学カラーフィルタを有する画素からの信号電荷の飽和レベルに応じて、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いるモードと撮像に用いないモードとを判断し、モードを選択するモード選択回路と、
前記モード選択制御回路によって、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いないモードが選択された場合に、前記白色の光学カラーフィルタを有する画素からの信号電荷をリセットする制御回路と
を具備したことを特徴とする固体撮像装置。
【請求項２】
前記制御回路は、前記白色の光学カラーフィルタを有する画素からの信号電荷が飽和しないように、前記読み出し回路を露光期間中に断続的に動作させることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記制御回路は、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いるモードにおいて用いる、前記リセット回路のリセット電圧よりも低い電源電圧によって、前記読み出し回路を動作させることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記モード選択回路は、さらに、入射光の強さによって、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いるモードと撮像に用いないモードとを判断することを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
さらに、１回の撮像中に、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いるモードと撮像に用いないモードとを連続的に実行することを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するもので、たとえば、カメラ付き携帯電話、デジタルカメラ、または、ビデオカメラなどに使用されるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。
【背景技術】
【０００２】
従来ＣＭＯＳイメージセンサにおいては、ダイナミックレンジを拡大するための各種の方法が提案されている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１は、白色データが高照度（高光量）側で飽和しないかを判定し、飽和しない場合にはＷ（白）画素信号値をそのまま白色データとして用いることにより、特に、低照度（低光量）の色情報の再現性に優れた画像の取得を可能にしたものである。
【０００４】
しかしながら、ＣＭＯＳイメージセンサのダイナミックレンジ拡大のためにＷ画素を用いる従来の特許文献１のような提案の場合、低光量撮影時はＷ画素の高感度が活かされて信号対ノイズ比（Ｓ／Ｎ比）が向上するものの、高光量撮影時にはＷ画素の感度が高すぎるために飽和しやすく、ＲＧＢ（赤色，緑色，青色）画素でのブルーミングを招くという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２２５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の問題点を解決すべくなされたもので、ＲＧＢ画素でのブルーミングを抑制でき、高光量撮影時のダイナミックレンジを拡大することが可能な固体撮像装置を提供するものである。
【課題を解決するための手段】
【０００７】
本願発明の一態様に係る固体撮像装置は、白色を含む、光学カラーフィルタをそれぞれ通過した光を光電変換する光電変換素子と、前記光電変換素子で得た信号電荷を検出部に読み出す読み出し回路と、前記検出部に読み出した信号電荷を増幅する増幅回路と、前記検出部における不要な信号電荷を除去するリセット回路と、をそれぞれ備えた複数の画素が半導体基板上に二次元的に配置された画素部と、前記複数の画素からそれぞれ出力される信号電荷をデジタル信号に変換するための変換回路と、前記デジタル信号をもとに、前記白色の光学カラーフィルタを有する画素からの信号電荷の飽和レベルに応じて、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いるモードと撮像に用いないモードとを判断し、モードを選択するモード選択回路と、前記モード選択制御回路によって、前記白色の光学カラーフィルタを有する画素からの信号電荷を撮像に用いないモードが選択された場合に、前記白色の光学カラーフィルタを有する画素からの信号電荷をリセットする制御回路とを具備する。
【発明の効果】
【０００８】
上記の構成により、ＲＧＢ画素でのブルーミングを抑制でき、高光量撮影時のダイナミックレンジを拡大することが可能な固体撮像装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る固体撮像装置（増幅型ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。
【図２】図１に示した増幅型ＣＭＯＳイメージセンサの一部を具体的に示す構成図である。
【図３】図１に示した増幅型ＣＭＯＳイメージセンサの、画素部の撮像エリアにおける光学カラーフィルタの配置例を示す平面図である。
【図４】ＶＧＡセンサを例に、動作タイミングを説明するために示す信号波形図である。
【図５】ＶＧＡセンサを例に、動作タイミングを説明するために示す信号波形図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および／または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施例は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
【実施例１】
【００１１】
図１は、本発明の実施例１にしたがった固体撮像装置の基本構成を示すものである。なお、本実施例１は、固体撮像装置を増幅型のＣＭＯＳイメージセンサとした場合の例である。
【００１２】
図１に示すように、センサコア部１１には、画素部１２、カラム型ノイズキャンセル回路（ＣＤＳ）１３、カラム型アナログデジタルコンバータ（ＡＤＣ）１４、ラッチ回路１５、および、水平シフトレジスタ１６などが配置されている。上記画素部１２の撮像エリアには、レンズ１７および光学カラーフィルタ（図示していない）を介して光が入射され、光電変換により入射光量に応じて生成された電荷が蓄積される。電荷に対応するアナログ信号は、ＣＤＳ１３を介してＡＤＣ１４に供給され、そこでデジタル信号に変換された後、ラッチ回路１５にラッチされる。このラッチ回路１５にラッチされたデジタル信号は、順次、水平シフトレジスタ１６によって転送されて読み出される。
【００１３】
また、上記画素部１２に隣接して、信号読み出し用の垂直レジスタ（ＶＲレジスタ）２０、蓄積時間制御用の垂直レジスタ（ＥＳレジスタ）２１、パルスセレクタ回路（セレクタ）２２、および、白色画素リセット制御用の垂直レジスタ（ＷＲレジスタ）２３が、それぞれ配置されている。
【００１４】
上記画素部１２からの信号の読み出しおよび上記ＣＤＳ１３の制御は、タイミングジェネレータ（ＴＧ）２５から出力されるパルス信号Ｓ１〜Ｓ３，ＥＳＲ，ＶＲＲ，ＲＥＳＥＴ，ＡＤＲＥＳ，ＲＥＡＤ，ＷＲによって行われる。パルス信号Ｓ１〜Ｓ２はＣＤＳ１３に、パルス信号ＥＳＲはＥＳレジスタ２１に、パルス信号ＶＲＲはＶＲレジスタ２０に、パルス信号ＲＥＳＥＴ，ＡＤＲＥＳ，ＲＥＡＤはパルスセレクタ回路２２に、パルス信号ＷＲはＷＲレジスタ２３に、それぞれ供給される。
【００１５】
上記レジスタ２０，２１により、画素部１２の垂直ラインが選択される。上記パルス信号ＲＥＳＥＴ，ＡＤＲＥＳ，ＲＥＡＤは、上記パルスセレクタ回路２２を介して、画素部１２へ供給される。この画素部１２には、バイアス発生回路（バイアス１）２６からバイアス電圧ＶＶＬが印加されている。
【００１６】
ＶＲＥＦ発生回路２７は、メインクロック信号ＭＣＫに応答して動作し、ＡＤ変換用の基準波形（たとえば、三角波ＶＲＥＦ）を生成する回路である。この基準波形の振幅は、シリアルインターフェース（シリアルＩ／Ｆ）２８に入力されるデータＤＡＴＡによって制御される。このシリアルインターフェース２８に入力されるコマンドは、コマンドデコーダ２９に供給されてデコードされ、上記メインクロック信号ＭＣＫとともに、タイミングジェネレータ２５に供給される。上記ＶＲＥＦ発生回路２７では、１水平走査期間に１回のＡＤ変換を実行するために、三角波ＶＲＥＦを発生してＡＤＣ１４に供給する。
【００１７】
ラッチ回路１５から出力されるデジタル信号が、赤色，緑色，青色画素からの信号であるとき、各信号はラインメモリ（ＲＧＢ）３０-1へ、白色画素からの信号であるとき、その信号はラインメモリ（Ｗ）３０-２に入力される。
【００１８】
メインプロセッサ３１は、キズ補正回路３２、ノイズ低減回路３３、ガンマ補正回路３４、キズ補正回路３５、ノイズ低減回路３６、オート・ホワイト・バランス（ＡＷＢ）回路３７、混色補正回路３８、同時化回路３９、色相補正回路４０、ガンマ補正回路４１、ＹＵＶマトリクス回路４２、輪郭抽出回路４３、および、Ｗモード選択回路４４を備えて構成されている。
【００１９】
キズ補正回路３５では、ラインメモリ（ＲＧＢ）３０-１の信号を読み出しながら素子欠陥箇所を周辺の画素値を用いて推定補完し、ノイズ低減回路３６に送る。ノイズ低減回路３６では、平坦部分のノイズを除去し、ＡＷＢ回路３７に送る。ＡＷＢ３７では、画面の中で白色と思われる部分を判断し、その部分が出力画像として好ましい色になるように、赤色，緑色，青色画素信号にゲインを掛けてバランスを変え、混色補正回路３８に送る。混色補正回路３８では、光学カラーフィルタでの波長分離、隣接画素への光束のはみ出し、または、電気的干渉により起こる画素間の信号の混合などを、定率減算により取り除き、ガンマ補正回路４１に送る。ガンマ補正回路４１では、画像出力フォーマットに所定の信号ガンマカーブを与えてＹＵＶマトリクス回路４２に送る。
【００２０】
一方、キズ補正回路３２では、ラインメモリ（Ｗ）３０-２の信号を読み出しながら素子欠陥箇所を周辺の画素値を用いて推定補完し、ノイズ低減回路３３に送る。ノイズ低減回路３３では、平坦部分のノイズを除去し、ガンマ補正回路３４に送る。ガンマ補正回路３４では、画像出力フォーマットに所定の信号ガンマカーブを与えてＹＵＶマトリクスに回路４２に送る。
【００２１】
ＹＵＶマトリクス回路４２では、白色，赤色，緑色，青色の各画素信号から色差信号ＹＵＶ（Ｙ信号）を生成し、それを撮像情報ＤＯＵＴ０〜ＤＯＵＴ９として外部に出力する。その際、輪郭抽出回路４３に信号を送り、絵柄の輪郭を抽出して、ＹＵＶマトリクス回路４２に戻し、輪郭部分での色エッジ改善を行う。
【００２２】
Ｗモード選択回路４４では、ガンマ補正回路４１の出力である赤色，緑色，青色画素信号の強さを調べ、その総合値から白色画素の光電子（信号電荷）が飽和レベルに近いかどうかを判定し、飽和レベル以下か／飽和レベル以上かの判定結果に応じて、Ｗモード選択信号をコマンドデコーダ２９に出力する。
【００２３】
ここで、Ｗモード選択回路４４の信号ソースとしては、信号の引き出しやすさの都合からガンマ補正後の信号（ガンマ補正回路４１の出力）を用いているが、本来、Ｗ画素の飽和を予測するにはホワイトバランスなどの色調整前の信号を用いるほうが、関数が単純になり、精度も安定するので、メインプロセッサ３１に入力される前の信号をＷモード選択回路４４に入力するようにしてもよい。
【００２４】
また、コマンドデコーダ２９は、信号生成（撮像）に白色画素信号を用いるモードと信号生成に白色画素信号を用いないモードの２つの動作の切り換え命令を、タイミングジェネレータ２５およびＹＵＶマトリクス回路４２に出力する機能を備えている。
【００２５】
図２は、図１に示した増幅型ＣＭＯＳイメージセンサにおける画素部１２、ＣＤＳ１３およびＡＤＣ１４の構成例を示すものである。
【００２６】
画素部１２には、複数のセル（画素）１２ｎが配置されている。セル１２ｎのそれぞれは、４つのトランジスタ（行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃ、読み出しトランジスタＴｄ）とフォトダイオード（光電変換素子）ＰＤとから構成されている。各セル１２ｎにおいて、上記トランジスタＴａ，Ｔｂの各電流通路は、電源ＶＤＤと垂直信号線ＶＬＩＮとの間に直列に接続される。上記トランジスタＴａのゲートには、上記パルスセレクタ回路２２からのパルス信号ＡＤＲＥＳｎが供給される。上記トランジスタＴｃは、電流通路が電源ＶＤＤとトランジスタＴｂのゲート（検出部ＦＤ）との間に接続され、そのゲートに上記パルスセレクタ回路２２からのパルス信号ＲＥＳＥＴｎが供給される。また、上記トランジスタＴｄは、電流通路の一端が上記検出部ＦＤに接続され、そのゲートに上記パルスセレクタ回路２２からのパルス信号（読み出しパルス）ＲＥＡＤｎが供給される。そして、上記トランジスタＴｄの電流通路の他端にフォトダイオードＰＤのカソードが接続され、このフォトダイオードＰＤのアノードは接地されている。
【００２７】
上記した構成のセル１２ｎが行および列の二次元的に配置されて、画素部１２が構成されている。上記画素部１２の下部には、ソースフォロワ回路用の負荷トランジスタＴＬＭがそれぞれ水平方向に配置されている。これら負荷トランジスタＴＬＭは、それぞれ、電流通路が垂直信号線ＶＬＩＮと接地点との間に接続され、ゲートにバイアス発生回路２６からのバイアス電圧ＶＶＬが印加される。
【００２８】
ＣＤＳ１３およびＡＤＣ１４には、列（垂直信号線ＶＬＩＮ）ごとに、ノイズキャンセラ用の容量Ｃ１，Ｃ２が配置されるとともに、垂直信号線ＶＬＩＮの信号を伝達するためのトランジスタＴＳ１、ＶＲＥＦ発生回路２７からのＡＤ変換用の基準波形（三角波ＶＲＥＦ）を入力するためのトランジスタＴＳ２、および、コンパレータ回路ＣＯＭＰが配置されている。上記コンパレータ回路ＣＯＭＰは、インバータＩＮＶ、および、このインバータＩＮＶの入力端と出力端との間に電流通路が接続されたトランジスタＴＳ３、により構成されている。上記トランジスタＴＳ１のゲートにはタイミングジェネレータ２５から出力されるパルス信号Ｓ１が、上記トランジスタＴＳ２のゲートにはパルス信号Ｓ２が、上記トランジスタＴＳ３のゲートにはパルス信号Ｓ３が、それぞれ供給される。上記コンパレータ回路ＣＯＭＰから出力されるデジタル信号はラッチ回路１５でラッチされ、順次、シフトレジスタ１６で読み出される。これにより、図示していない１０ｂｉｔ（ビット）カウンタにより制御されるラッチ回路１５からは、たとえば１０ビットのデジタル信号ＯＵＴ０〜ＯＵＴ９が出力される。
【００２９】
上記のような構成において、たとえば垂直信号線ＶＬＩＮのｎラインの信号を読み出すためには、まず、タイミングジェネレータ２５によって、パルス信号ＡＤＲＥＳｎを“Ｈ（Ｈｉｇｈ）”レベルにすることで、読み出しの対象となるセル１２ｎの、増幅用のトランジスタＴｂと負荷用のトランジスタＴＬＭとからなるソースフォロワ回路を動作させる。そして、フォトダイオードＰＤで光電変換して得た信号電荷を一定期間蓄積させた後、読み出しを行う前に検出部ＦＤにおける暗電流などのノイズ信号を除去するために、パルス信号ＲＥＳＥＴｎを“Ｈ”レベルに設定して、同セル１２ｎのリセット用のトランジスタＴｃをオンさせて、たとえば検出部ＦＤの電圧をＶＤＤ＝２．８Ｖにセットする。これによって、対応する垂直信号線ＶＬＩＮには、基準となる検出部ＦＤに信号がない状態の電圧（リセットレベル）が出力される。この時、パルス信号Ｓ１，Ｓ３をそれぞれ“Ｈ”レベルにしてトランジスタＴＳ１，ＴＳ３をオンさせることで、ＡＤＣ１４のコンパレータ回路ＣＯＭＰのＡＤ変換レベルを設定するとともに、垂直信号線ＶＬＩＮのリセットレベルに対応した量の電荷を容量Ｃ１に蓄積させる。
【００３０】
次に、パルス信号（読み出しパルス）ＲＥＡＤｎを“Ｈ”レベルにして、同セル１２ｎの読み出しトランジスタＴｄをオンさせ、フォトダイオードＰＤに蓄積されている信号電荷を検出部ＦＤに読み出す。これによって、対応する垂直信号線ＶＬＩＮには、検出部ＦＤの電圧（信号＋リセット）レベルが読み出される。この時、パルス信号Ｓ１を“Ｈ”レベル、パルス信号Ｓ３を“Ｌ（Ｌｏｗ）”レベル、パルス信号Ｓ２を“Ｈ”レベルにすることで、トランジスタＴＳ１がオン、トランジスタＴＳ３がオフ、トランジスタＴＳ２がオンとなり、「垂直信号線ＶＬＩＮの信号＋リセットレベル」に対応する電荷が容量Ｃ２に蓄積される。その際、容量Ｃ１は、コンパレータ回路ＣＯＭＰにおけるインバータＩＮＶの入力端がハイインピーダンス状態となっているため、リセットレベルが保持されたままになっている。
【００３１】
その後、ＶＲＥＦ発生回路２７から出力される基準波形のレベルを増加させる（三角波ＶＲＥＦを低レベルから高レベルにする）ことで、容量Ｃ２の電荷は、容量Ｃ１と容量Ｃ２との合成容量を用いて、コンパレータ回路ＣＯＭＰによりＡＤ変換される。上記三角波ＶＲＥＦは、１０ビット（０〜１０２３レベル）のＡＤ変換レベルが、１０ビットのカウンタによって判定される。上記容量Ｃ１に蓄積されたリセットレベルは、上記容量Ｃ２に蓄積されたリセットレベルと極性が逆になるため、リセットレベルはキャンセルされ、実質的に容量Ｃ２の信号成分によるＡＤ変換が実行される。このリセットレベルを除去するためのＡＤ変換動作を低ノイズ化処理動作（ＣＤＳ動作（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）または相関二重サンプリング）と呼ぶ。このＡＤ変換動作を１水平走査期間に１回実行させるために、ＶＲＥＦ発生回路２７により三角波ＶＲＥＦを発生させ、トランジスタＴＳ２の電流通路の一端へ供給している。
【００３２】
上述の動作は、各セル１２ｎについての光電変換からデジタルデータを得るまでの動作の説明である。以下に、本実施例の特徴であるところの信号生成に白色画素信号を用いるモードと白色画素信号を用いないモードの、２つのモードについて説明する。
【００３３】
図３は、上記した２つのモードを実現するための、画素部１２の撮像エリアにおける光学カラーフィルタの配置例を示すものである。ここでは、２行２列の４画素を単位として１つの画素ブロックが構成される場合を例に説明する。なお、本図においては、複数の画素のうちの隣接する８画素（２画素ブロック）のみを例示している。
【００３４】
すなわち、撮像エリア内の複数の画素１２ｎは、行および列方向に隣接して配置された４つの画素１２ｎ＿Ｗ，１２ｎ＿Ｒ，１２ｎ＿Ｇ，１２ｎ＿Ｂを１単位として、それぞれ画素ブロックを構成している。各画素ブロックは、たとえば、白色画素（Ｗ画素）Ｗと緑色画素（Ｇ画素）Ｇとが一方の対角上に配置され、他方の対角上には、青色画素（Ｂ画素）Ｂと赤色画素（Ｒ画素）Ｒとが配置されている。
【００３５】
たとえば図３に示すように、本例の場合は、画素１２ｎ＿１Ｒ，１２ｎ＿１Ｇ，１２ｎ＋１＿１Ｗ，１２ｎ＋１＿１Ｂによって１つ目の画素ブロックが、また、画素１２ｎ＿２Ｒ，１２ｎ＿２Ｇ，１２ｎ＋１＿２Ｗ，１２ｎ＋１＿２Ｂによって隣接する２つ目の画素ブロックが、それぞれ構成されている。
【００３６】
各画素ブロックの画素１２ｎのうち、Ｗ画素１２ｎ＋１＿１Ｗ，１２ｎ＋１＿２Ｗは、それぞれ、可視光波長の入射光を取り込むための、透明な光学カラーフィルタ（透明フィルタ）を有している。透明フィルタは、可視光に対して透明な素材で形成されており、全可視光領域で高い感度を示す。Ｗ画素１２ｎ＋１＿１Ｗ，１２ｎ＋１＿２Ｗは、Ｇ画素１２ｎ＿１Ｇ，１２ｎ＿２Ｇと同様に、輝度情報を取得するのに適している。
【００３７】
一方、Ｇ画素１２ｎ＿１Ｇ，１２ｎ＿２Ｇには、それぞれ、緑色の可視光波長域の光に対して高い透過率を有する光学カラーフィルタ（緑色フィルタ）が設けられ、Ｒ画素１２ｎ＿１Ｒ，１２ｎ＿２Ｒには、それぞれ、赤色の可視光波長域の光に対して高い透過率を有する光学カラーフィルタ（赤色フィルタ）が設けられ、Ｂ画素１２ｎ＋１＿１Ｂ，１２ｎ＋１＿２Ｂには、それぞれ、青色の可視光波長域の光に対して高い透過率を有する光学カラーフィルタ（青色フィルタ）が設けられている。
【００３８】
また、本例においては、パルスセレクタ回路２２より供給されるパルス信号ＲＥＡＤｎとして、２種類の読み出しパルスＲＥＡＤ  Ｗｎ，Ｗｎ＋１およびＲＥＡＤ  ＲＧＢｎ，ＲＧＢｎ＋１が用意されている。読み出しパルスＲＥＡＤ  Ｗｎ，Ｗｎ＋１は、Ｗ画素１２ｎ＋１＿１Ｗ，１２ｎ＋１＿２Ｗの信号電荷を読み出すためのパルス信号である。これに対し、読み出しパルスＲＥＡＤ  ＲＧＢｎ，ＲＧＢｎ＋１は、Ｒ画素１２ｎ＿１Ｒ，１２ｎ＿２ＲおよびＧ画素１２ｎ＿１Ｇ，１２ｎ＿２ＧおよびＢ画素１２ｎ＋１＿１Ｂ，１２ｎ＋１＿２Ｂの信号電荷を読み出すためのパルス信号である。ただし、読み出しパルスＲＥＡＤ  Ｗｎのように、Ｗ画素が存在しない行の読み出しパルスは使用されない。すなわち、パルスセレクタ回路２２からは、Ｗ画素１２ｎ＋１＿１Ｗ，１２ｎ＋１＿２Ｗに対しては読み出しパルスＲＥＡＤ  Ｗｎ，Ｗｎ＋１が、Ｒ画素１２ｎ＿１Ｒ，１２ｎ＿２ＲおよびＧ画素１２ｎ＿１Ｇ，１２ｎ＿２ＧおよびＢ画素１２ｎ＋１＿１Ｂ，１２ｎ＋１＿２Ｂに対しては、読み出しパルスＲＥＡＤ  ＲＧＢｎ，ＲＧＢｎ＋１が、それぞれ出力される。
【００３９】
図４は、上記した構成のＣＭＯＳイメージセンサにおいて、信号生成に白色画素信号を含む全画素信号を用いるモードでの動作について説明するために示すものである。
【００４０】
たとえば、ＶＧＡセンサの場合には、１フレームが３０Ｈｚで、水平走査数が５２５Ｈで駆動される。垂直方向のｎラインでは、フォトダイオードＰＤでの光電変換により発生した電荷を蓄積する蓄積時間ＴＬが５２４．５Ｈとされる。水平同期パルス（ＨＰ）に同期して、画素部１２の、赤色，緑色，青色の各画素Ｒ，Ｇ，Ｂにはパルス信号ＲＥＳＥＴ，ＲＥＡＤ  ＲＧＢ，ＡＤＲＥＳが供給され、白色画素Ｗにはパルス信号ＲＥＳＥＴ，ＲＥＡＤ  Ｗ，ＡＤＲＥＳが供給される。本例の場合、上記パルス信号ＲＥＡＤ  ＲＧＢ，ＲＥＡＤ  Ｗは同じ波形タイミングとなっていて、赤色，緑色，青色の各画素Ｒ，Ｇ，Ｂと白色画素Ｗとは同じ蓄積時間ＴＬで光が電荷として蓄積された後、後段の処理にて光量が数値化される（信号生成に供される）。
【００４１】
図５は、上記したＶＧＡセンサにおいて、信号生成に白色画素信号を使わないモードでの動作について説明するために示すものである。
【００４２】
垂直方向のｎラインの赤色，緑色，青色の各画素Ｒ，Ｇ，Ｂに対して、パルス信号ＲＥＳＥＴ，ＲＥＡＤ  ＲＧＢ，ＡＤＲＥＳが供給される。この動作は、上述した白色画素信号を用いるモードでの動作と同じである。
【００４３】
一方、画素部１２の垂直方向のｎラインの白色画素Ｗに対しては、パルス信号ＲＥＳＥＴ，ＲＥＡＤ  Ｗのみ供給される。このパルス信号ＲＥＳＥＴ，ＲＥＡＤ  Ｗは、１フレーム内で複数回アクティブになる。そのたびに、パルス信号ＲＥＳＥＴ，ＲＥＡＤ  Ｗによって、フォトダイオードＰＤで光電変換された電荷はＶＤＤ電位にリセットされる。したがって、赤色，緑色，青色の各画素Ｒ，Ｇ，Ｂの信号電荷のみが、後段の処理にて数値化される。
【００４４】
すなわち、Ｗモード選択回路４４によって白色画素Ｗの電荷が飽和レベルに近いと判定された際に、この白色画素信号を用いずに信号生成するモードを実行することによって、画質の低下を招くことなしに、ダイナミックレンジを拡大できるようになる。
【００４５】
たとえば、Ｗモード選択回路４４は、赤色，緑色，青色画素信号の総合値が飽和レベル以下か／飽和レベル以上かを示すＷモード選択信号をコマンドデコーダ２９に出力する。すると、コマンドデコーダ２９は、Ｗモード選択回路４４からのＷモード選択信号が飽和レベル以下に対応するものである場合、タイミングジェネレータ１５およびメインプロセッサ３１のＹＵＶマトリクス回路４２に対して、信号生成に白色画素信号を用いるモードを実行させるための切り替え命令を出力する。これにより、タイミングジェネレータ１５はパルスセレクタ回路２２などを制御して、白色画素信号を含む、全画素信号を用いての信号生成処理を実行させる。つまり、全画素信号をもとにした色差信号ＹＵＶの生成動作を、ＹＵＶマトリクス回路４２に実行させる。
【００４６】
一方、Ｗモード選択回路４４からのＷモード選択信号が飽和レベル以上に対応するものである場合には、タイミングジェネレータ１５およびＹＵＶマトリクス回路４２に対して、信号生成に白色画素信号を用いないモードを実行させるための切り換え命令を出力する。これにより、タイミングジェネレータ１５はパルスセレクタ回路２２などを制御して、白色画素信号を含まない、赤色，緑色，青色の画素信号のみを用いての信号生成処理を実行させる。つまり、白色画素信号を用いない色差信号ＹＵＶの生成動作を、ＹＵＶマトリクス回路４２に実行させる。
【００４７】
なお、この白色画素信号を用いない色差信号ＹＵＶの生成動作においては、上述の図５に示したように、短い時間間隔での電荷リセットにより、白色画素Ｗの電荷が飽和に至るほど蓄積されない。
【００４８】
ただし、１フレーム（露光）時間内に何度も白色画素Ｗの電荷がリセットされるので、蓄積された電荷量は白色画素信号としての意味を持たず、以降のＡＤ変換動作などを行っても使用できるデータにはならない。
【００４９】
上記したように、白色画素を含む全色画素の信号を光電変換して撮像に用いるモードと、白色画素信号を撮像に用いないモードとを、選択的に動作させることができるようにしている。すなわち、画素部に白色画素を有するＣＭＯＳイメージセンサにおいて、白色画素信号が飽和しそうな場合には、白色画素信号の電荷が飽和しないようにして、信号生成動作を行うようにしている。これにより、高光量時（高照度時）に白色画素Ｗの光電子が飽和して、隣接する赤色画素Ｒ，緑色画素Ｇ，青色画素Ｂに影響を与えるブルーミングなる現象を回避できるようになる。したがって、Ｗ画素でのＳ／Ｎ比を向上でき、ＲＧＢ画素でのブルーミングを抑制しつつ、高光量撮影時のダイナミックレンジを拡大することが容易に可能となるものである。
【００５０】
特に、Ｗ画素の光電子が飽和しないようにするために、定常的にリセットし続けるのではなく、露光時間中に複数回にわたってリセット動作を断続的に行うようにしたことにより、Ｗ画素のリセット動作がＲ，Ｇ，Ｂ画素の読み出し動作と重複するのを防止できる。
【００５１】
また、Ｗ画素の光電子が飽和しないようにするためのリセット動作を、白色画素信号を用いた信号生成モード時のリセット電圧よりかは低い電源電圧で行うようにした場合には、リセット動作に要する消費電力の低減が可能となる。
【００５２】
また、信号生成にＷ画素を用いるモードとＷ画素を用いないモードとを選択的に動作させる際に、入射光の強さによって、そのモードを決定するようにすることにより、Ｗ画素を用いるモードと用いないモードとの切り換えを最適化できる。
【００５３】
また、撮像（１シャッタ時間）中に、Ｗ画素を用いるモードと用いないモードとを連続的に行うようにした場合には、Ｗ画素を用いるモードと用いないモードの双方のメリットを活かすことが可能である。
【００５４】
なお、上記した実施例においては、ＶＧＡセンサを例に説明したが、これに限らず、各種のＣＭＯＳイメージセンサに適用できる。
【００５５】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００５６】
１２…画素部、１２ｎ…セル、１３…ＣＤＳ、１４…ＡＤＣ、１５…ラッチ回路、２２…パルスセレクタ回路、２５…タイミングジェネレータ、２９…コマンドデコーダ、３０-1…ラインメモリ（ＲＧＢ）、３０-2…ラインメモリ（Ｗ）、３１…メインプロセッサ、４４…Ｗモード選択回路、Ｔａ…行選択トランジスタ、Ｔｂ…増幅トランジスタ、Ｔｃ…リセットトランジスタ、Ｔｄ…読み出しトランジスタ、ＰＤ…フォトダイオード。
【図１】
2011019123.tif 000003
【図２】
2011019123.tif 000004
【図３】
2011019123.tif 000005
【図４】
2011019123.tif 000006
【図５】
2011019123.tif 000007