(57)【要約】【課題】半導体装置の製造を安定して効率よく行うため、処理室内壁の堆積物の状態やプラズマ内部をリアルタイムでモニタを行い、常時管理しながら処理する方法を提供する。【解決手段】プラズマ処理室の内壁状態やプラズマの内部状態を把握するために、プラズマ処理室の内壁にプローブ基盤２１９を配置し、このプローブ基盤２１９にパルス化したバイアス電力を掛け、コンデンサ２２２の電圧変化を解析することにより、処理室内壁状態とプラズマ内部状態をリアルタイムでモニタし、そのデータ値からプラズマ処理装置を制御することにより、効率の良い処理を行い、且つ処理室内のプラズマを直接管理して、安定した半導体装置の製造を行う。【選択図】図２
2011228386.tif 000002
【特許請求の範囲】
【請求項１】
処理室と該処理室に処理ガスを供給する手段と、該処理室を減圧する真空排気手段と、被処理体を載置する処理体載置台と、プラズマ生成のための高周波電源とを有するプラズマ処理装置であって、
前記処理室の側壁に１つ以上のプローブ基盤が設置され、前記プローブ基盤の表面は絶縁性の被膜に覆われ、且つ、温度制御が可能となり、前記プローブ基盤の後段は装置内壁被膜の誘電率と同等なコンデンサが設置されている回路と、パルス電源、コンデンサ、及び計測系が設置されている回路とを選択できるスイッチが設置さていることを特徴とするプラズマ処理装置。
【請求項２】
請求項１に記載のプラズマ処理装置において、前記プローブ基盤の後段のパルス電源、コンデンサ、及び計測系が設置されている回路をアンテナに設置していることを特徴とするプラズマ処理装置。
【請求項３】
請求項１又は請求項２に記載のプラズマ処理装置において、前記プローブ基盤を高さ方向に複数取り付けることを特徴とするプラズマ処理装置。
【請求項４】
請求項１ないし請求項３のいずれかの請求項に記載のプラズマ処理装置において、複数の前記プローブ基盤を対称面に取り付けることを特徴とするプラズマ処理装置。
【請求項５】
処理室と該処理室に処理ガスを供給する手段と、該処理室を減圧する真空排気手段と、被処理体を載置する処理体載置台と、プラズマ生成のための高周波電源とを有するプラズマ処理装置を用いた被処理体のプラズマ処理方法であって、
前記処理室の側壁に１つ以上のプローブ基盤が設置され、前記プローブ基盤の表面は絶縁性の被膜に覆われ、且つ、温度制御が可能となり、前記プローブ基盤の後段は装置内壁被膜の誘電率と同等なコンデンサが設置されている回路と、パルス電源、コンデンサ、及び計測系が設置されている回路とを選択できるスイッチが設置され、後者の回路を選択しリアルタイムで計測を行いながらプラズマ処理を行うことを特徴とするプラズマ処理方法。
【請求項６】
請求項５に記載のプラズマ処理方法において、半導体装置の製造時に、処理室内のクリーニングプロセスを制御することを特徴とするプラズマ処理方法。
【請求項７】
請求項５に記載のプラズマ処理方法において、プラズマ装置の側壁に堆積する膜厚を制御することを特徴とするプラズマ処理方法。
【請求項８】
請求項５又は請求項７に記載のプラズマ処理方法において、全掃後のシーズニングの量を制御することを特徴とするプラズマ処理方法。
【請求項９】
請求項５又は請求項７に記載のプラズマ処理方法において、メンテナンスを行うか否かの判断を制御することを特徴とするプラズマ処理方法。
【請求項１０】
請求項５に記載のプラズマ処理方法において、プローブ基盤の後段のパルス電源、コンデンサ、及び計測系が設置されている回路をアンテナに設置し、該アンテナのクリーニングを制御することを特徴とするプラズマ処理方法。
【請求項１１】
請求項５又は請求項６に記載のプラズマ処理方法において、前記プローブ基盤を高さ方向に複数取り付け、その高さの位置のクリーニングに応じて処理条件を変更しながら制御することを特徴とするプラズマ処理方法。
【請求項１２】
請求項５に記載のプラズマ処理方法において、複数の前記プローブ基盤を前記処理室の対称面に取り付け、メンテナンス後の前記処理室内の各装置の組み合わせを確認することを特徴とするプラズマ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を製造するプラズマ処理装置及びこのプラズマ処理装置を用いたプラズマ処理方法に関する。
【背景技術】
【０００２】
半導体装置はイオン打ち込み、スパッタ装置、プラズマＣＶＤ装置による成膜、マスクパターンの露光現像によるレジストマスクへの転写、プラズマエッチングによる薄膜の加工、および洗浄の組み合わせにより製造される。近年半導体装置の高速化に伴い、半導体装置はより微細化となり加工による僅かなズレが無視できなくなっている。
【０００３】
半導体製造の成膜装置やドライエッチング装置では、プラズマ処理を行うためウエハの処理枚数と共に、装置内壁面の状態が堆積物付着やエッチングにより変化する（経時変化）。このため、処理時間を管理して、消耗品の交換や内壁面の洗浄を行っている。
【０００４】
装置の内壁面は、処理時間と共に連続的に変化しているため、初期状態（洗浄直後）と洗浄直前では、成膜装置では薄膜の膜厚、特性が僅かに異なり、ドライエッチング装置では、形状寸法や深さやマスク選択比が僅かに異なってくる。そのためプラズマ処理を行う際は、処理室内の内壁状態やプラズマ自身をモニタリングして常に同じ環境を保たなければならない。
【０００５】
一方、半導体装置の微細化の進展に伴い、レジストの薄膜化に伴うエッチング時のレジスト消耗速度低減（レジスト選択比向上）、下地膜のエッチング速度低減（下地膜選択比向上）、高アスペクト比ホールへの十分なエッチャント供給などの要求から、堆積性の強いガス処理ガスが多用されることが予想される。
【０００６】
しかしながら、堆積性の強い処理ガスを用いると、プラズマ処理室内には堆積物が付着する。この堆積物がプラズマ処理室内の内壁に過剰に付着すると剥離する。この堆積物が剥離した場合には、半導体装置上に付着し異物粒子として半導体製造ラインを汚染し、歩留まり低下を引き起こすことになる。
【０００７】
このため、プラズマ処理室内の長期安定性の観点から、処理室内の内壁状態を常にモニタし、堆積物がプラズマ処理室内の内壁から剥離する前に全掃するタイミングを見極めることは極めて重要である。
【０００８】
このような背景から、プラズマ処理装置内部の内壁状態やプラズマの状態変化を検出し、その検出結果をプラズマ処理装置に反映してウエハ処理を行い、一定の処理結果が得られるようにするなどの工夫がなされてきた。
【０００９】
非特許文献１と非特許文献２では、半導体製造のプラズマ処理装置の内壁や天板にプローブ基盤を配置し、このプローブ基盤にパルス化したバイアス電力を供給することによりプローブ基盤表面の状態をモニタし制御することによりプラズマ処理室の内部を制御する方法を開示している。
【００１０】
特許文献１では、半導体製造のプラズマ処理装置の内壁に平面プローブ基盤を２つ配置し、これらのプローブ基盤にパルス化した電力を供給しプラズマの内部状態を測定し制御する方法を開示している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００７−５０２５１９号
【非特許文献】
【００１２】
【非特許文献１】２００７Dry Process International Symposium ３−０３
【非特許文献２】２００８Dry Process International Symposium Ｐ１−２１
【発明の概要】
【発明が解決しようとする課題】
【００１３】
プラズマプロセスを使用した半導体製造装置は、装置内壁面の状態が堆積物付着やパーツのエッチングにより経時的に変化する。また同様な変化として、消耗品パーツの交換や内壁面の洗浄の前後で変化が見られる。これらの変化によりプラズマエッチングにおいて所望のエッチング結果を得られなかったり、プラズマＣＶＤにおいて膜質が変質したり均一にならない、という製品の品質低下を招くことになる。
【００１４】
このような変動は、プラズマ内部の変動のため半導体製造装置に備えられた各種センサ（圧力計、流量計、高周波電力計、温度計）では正確な測定を行うことが難しく、各種センサが所望の値を示しているにもかかわらず、実際の製品は所望の結果とは異なる事がある。このような場合は、各種センサが正常なためにプロセスが正常に行われていないにもかかわらず、半導体装置の製造が継続されたりして製品の低下に繋がる。
【００１５】
また、プロセスの結果より異常に気付いても、原因となるパラメータが分かないため、携わったエンジニアの経験により解決されるために装置の復旧に多大な時間を要する。
【００１６】
このように、プラズマプロセスの進行に影響を与えるパラメータは、装置センサを監視するだけでは不十分であり、チャンバー内の時々刻々と変化するパラメータを制御することにより安定したプラズマプロセスを行うことが可能となる。
【００１７】
非特許文献１及び非特許文献２では、プローブ基盤のデータからプラズマ内部のパラメータのモニタはできる。しかしながらこのモニタでは基盤周辺のプラズマ状態のみであり、且つプローブ基盤の材質が処理室内壁の素材と異なるため、実際の処理室の内壁状態を反映しているとは限らない。
【００１８】
プローブ基盤への堆積は、基盤の材質・温度・静電容量などが処理室内壁と同等でないと堆積膜厚が異なってしまう。そのためプローブ基盤を処理室内壁と異なる状態でモニタしプラズマの制御を行うと、安定したプラズマ処理ができない。
【００１９】
処理室内のプラズマ処理をモニタし再現よく安定して制御するには。プラズマ状態を乱さず装置の内壁状態と同等な測定環境が必要となる。
【００２０】
特許文献１では、２つの平面プローブ基盤のデータからプラズマの内部状態のモニタとプラズマの制御はできる。しかしながら基盤の温度制御や経時変化を含む表面状態の制御を考慮していないため、測定環境が変動し安定したプラズマ処理のプロセス制御まではできない。
【００２１】
本発明の目的は、半導体装置の製造を安定して効率よく行うため、処理室内壁の堆積物の状態やプラズマ内部について直接モニタを行い、常時管理をしながら処理する方法を提供することである。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明では半導体装置を製造するプラズマ処理装置の内壁にプローブ基盤を配置する。この基盤にパルス化したバイアス電力を掛け、コンデンサの電圧変化を解析することにより、処理室内壁状態とプラズマの内部状態がリアルタイムでモニタできる、そのデータ値からプラズマ処理装置の処理方法を制御する。
【００２３】
（１）本発明は、プローブ基盤直下に静電容量を調節するコンデンサに接続するスイッチを配置することにより、基盤は処理室内壁と同様な静電容量が再現される。また基盤中へヒータを内蔵することにより、基盤は処理室内壁と同様な温度の再現が得られる。よってプローブ基盤は静電容量と温度に関して処理室内壁と同等になることから適格な内壁状態のモニタを行う。
【００２４】
（２）本発明は、量産時のドライクリーニングの処理方法において、処理室内壁の表面状態とプラズマ内部状態をリアルタイムでモニタすることにより処理室内のクリーニング状況が明確になり、効率の良い量産が可能となる。またプローブ基盤を高さ方向に複数配置することにより、処理室内部の高さ方向のクリーニング状況が明確になるためクリーニング条件のパラメータを適宜変更し効率の良いクリーニング処理を行う。
【００２５】
（３）本発明は、全掃直後の量産に向けてのシーズニング処理方法と量産中の堆積物の影響による全掃判断において、プローブ基盤から処理室内壁の表面状態とプラズマの内部状態をリアルタイムでモニタすることにより処理室内の環境が管理されるため、安定的な半導体装置の製造を行う。
【００２６】
（４）本発明は、全掃時による消耗品や交換品の組み付け状況において、シーズニングによるプラズマから直接処理室内の状態が判断できるため、容易に処理室内の環境管理を行う。
【発明の効果】
【００２７】
本発明によれば、プラズマの処理中にプローブ基盤にパルス電圧を掛けることにより、コンデンサが充電と放電を繰り返し、コンデンサの放電レートよりＶｄｃ、飽和イオン電流、電子温度が算出できるため、処理室内壁の堆積物の状態やプラズマ内部をリアルタイムでモニタできる。そのため装置内の内壁状態の常時管理を行いながら処理を行うため、安定した半導体装置を製造することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は本発明に使用するプローブ基盤を説明する図である。
【図２】図２は本発明に使用するプラズマエッチング処理装置を説明する図である。
【図３】図３は本発明に係るプローブ基盤にバイアス電力を印加した時の時間と電圧の関係を示す。
【図４】図４は図３を拡大した図である。
【図５】図５は本発明に係るプローブ基盤上の電圧と電流の関係（Ｉ−Ｖ曲線）を示す図である。
【図６】図６は本発明の実施例１に係るプローブ基盤に印加するバイアス電力の回路を示す図である
【図７】図７は本発明の実施例１に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図８】図８は本発明に係るプローブ基盤上で測定した時間とプラズマパラメータの関係を示す図であり、（ａ）は時間とＶｄｃ、（ｂ）は時間と飽和イオン電流、電子温度の関係を示す。
【図９】図９は本発明の実施例２に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１０】図１０は本発明に係るプローブ基盤上の堆積膜厚とプラズマパラメータの関係を示す図であり、（ａ）は堆積膜厚とＶｄｃ、（ｂ）は堆積膜厚と飽和イオン電流、電子温度の関係を示す。
【図１１】図１１は本発明の実施例２に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１２】図１２は本発明の実施例３に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１３】図１３は本発明の実施例４に使用するプラズマエッチング処理装置を説明する図である。
【図１４】図１４は本発明の実施例４に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１５】図１５は本発明の実施例５に使用するプラズマエッチング処理装置を説明する図である。
【図１６】図１６は本発明の実施例５に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１７】図１７は本発明の実施例６に使用するプローブ基盤の設置箇所を説明する図である。
【図１８】図１８は本発明の実施例６に係るプローブ基盤を用いた半導体製造装置の処理方法を示すフローチャートである。
【図１９】図１９は本発明の実施例７に使用するプラズマエッチング処理装置を説明する図である。
【発明を実施するための形態】
【００２９】
（装置の具体例）
以下、図面を参照して、本発明の実施の形態について詳述する。
【００３０】
図１に本発明の処理室の側壁をモニタするプローブ基盤１１９の概略図を示す。プローブ基盤１１９は、面積が１〜１０ｃｍ２の導体１０１の表面上に処理室側壁表面の絶縁膜と同様な電気的に絶縁性である膜１０２が０〜１００μｍで形成されている。膜厚に関しては用途に応じて変更する。このプローブ基盤１１９は処理室側壁と同温度になるように制御するためヒータ１０３が装備されている。プローブ基盤１１９は処理室の壁面、内壁１０４と絶縁体１０５と真空ギャップ１０６を介しているため絶縁分離されている。
【００３１】
図２は、エッチング処理で用いることを想定したプラズマ処理装置の形態を示す。図２は本発明におけるプラズマ処理装置の基本構成であり、第一のガス導入手段２０８および第二のガス導入手段２０９と真空排気手段を有する真空容器２０１に電磁コイル２０７が配置されており、同軸ケーブルによりアンテナ２１０に導入される電磁波と誘電磁コイル２０７による磁場の相互作用で真空容器２０１内に導入されたガスをプラズマ化する。
【００３２】
この時、バイアス用電源２１２により発振された電磁波を整合器２１３とブロッキングコンデンサを用いて試料設置電極２１６に印加することで、高速に被処理体２０２のプラズマ処理を行うことができる。
【００３３】
本実施の形態におけるアンテナ２１０には第一の整合器２０４を介し２００ＭＨｚのプラズマ生成用の第一の電源２０３と、第二の整合器２０６を介し、１３．５６ＭＨｚの第二の電源２０５の２つの周波数が印加されている。被処理体２０２は８〜２０インチ径であり、該被処理体とアンテナ２１０の間隔は３〜１０ｃｍとなっている。アンテナ２１０はシリコンで形成されており、また該シリコンの表面に形成した複数の孔から原料ガスが真空容器２０１に導入される構成となっている。
【００３４】
なお、原料ガスを真空容器内に導入するための複数の孔は、アンテナ中心部と外周部で分離されており、アンテナ中心部からは第一のガス導入手段２０８により供給された原料ガス、アンテナ外周部からは第二のガス導入手段２０９により供給された原料ガスを独立に供給することができる。
【００３５】
また、処理室内２０１を所定の圧力に減圧するため、例えば、ターボ分子ポンプなどの排気手段２１８と、処理室内を所定の圧力値に調節するためのバルブなど（図示せず）が該排気手段の前段に設置されている。１３．５６ＭＨｚの第二の電源２０５の電磁波はアンテナ２１０表面とプラズマとの間で形成される電位を調節する機能を持つ。該１３．５６ＭＨｚの第二の電源２０５の出力を調整することでシリコン表面の電位が任意に調節でき、アンテナ２１０とプラズマ内活性種の反応が制御できる。
【００３６】
処理室内には被処理体２０２を載置するためのステージ２１４が設置されている。該載置台には被処理体２０２を吸着するための試料設置電極２１６と被処理体を上に持ち上げるためのプッシャーピン（図示せず）とフォーカスリング２１５が設置されている。また、試料設置電極２１６には温調装置２１７が接続されており、電極温度をコントロールすることが出来る。
【００３７】
処理室側壁のモニタは、図１で示したプローブ基盤２１９を処理室側壁に設置している。プローブ基盤２１９の表面の堆積被膜の状態については、処理室内でプラズマが生成している時に、２ＭＨｚのパルスバイアス電源２２０により１０Ｗ以下のバイアス電力をパルス化し整合器２２１を介して印加し、バイアス電力ＯＮ時に５ｎＦのコンデンサ：Ｃｐ２２２に負電荷が充電され、ＯＦＦ時に放電するため、その時間による放電時の電圧をＰＣ（オシロスコープ）２２３でモニタを行う。時間変化による電圧値からプラズマ中のＶｄｃ、飽和イオン電流、電子温度を算出する。算出方法は以下に記す。
【００３８】
（モニタ方法の具体例）
図３は処理室内でプラズマが生成している時に、プローブ基盤２１９にバイアス電力を２ｍｓｅｃのパルス波で印加した時の時間と電圧の関係を示す。３０１の実線は電圧を示し、３０２の破線はプローブ基盤に印加したバイアス電力を示す。この図３の電圧の変化からプラズマ生成時の処理室内の側壁状態をモニタする。
【００３９】
図４は、図３のバイアス電力を印加した際の２パルス分の電圧の変化を示す。４０１の電圧差はプローブ基盤にバイアス電圧を印加しており、コンデンサ：Ｃｐ２２２には負の電荷が充電される。よって、プローブ基盤上は負に帯電するためこの電圧差４０１は基盤上のＶｄｃを示している。プローブ基盤上に堆積する被膜は電気的に絶縁性のため、基盤表面状態が変化することによりＶｄｃの値も変化する。
【００４０】
４０２の直線（破線）は、コンデンサに充電された電荷が時間ともに放電している電圧変化を示しており、この直線の傾きを示す放電レート（ｄＶｂｉａｓ／ｄｔ）は[数１]で示される。
【数１】
2011228386.tif 000003
ｅは素電荷、Ａはプローブ基盤面積、Ｃｐはコンデンサの容量
【００４１】
放電後Γｅ（Ｖｂｉａｓ）はゼロに近づくことから、直線の傾きは飽和イオン電流（ＩＣＦ：Ｉｏｎ  Ｃｕｒｒｅｎｔ  Ｆｌｕｘ）に依存する[数２]。
【数２】
2011228386.tif 000004
【００４２】
直線（破線）４０３の傾き（放電レート：ｄＶｂｉａｓ／ｄｔ）はプローブ基盤上近傍のプラズマの電子温度（ｋＴ／ｅ）に依存する。電子温度の算出方法は下記に示す。[数１]より放電レート：ｄＶｂｉａｓ／ｄｔにコンデンサ：Ｃｐの容量を掛けることにより電流を算出する［数３］。算出された電流値からＩ−Ｖ曲線を作成する。
【数３】
2011228386.tif 000005
【００４３】
図５はプローブ基盤上の電圧と電流の関係（Ｉ−Ｖ曲線）を示す。実線のＩ−Ｖ曲線  ５０１は[数３]より算出された実測値の電流：Ｉと放電電圧の関係を示し、破線のＩ−Ｖ曲線  ５０２は[数４]よりマクスウェル分布を仮定しで算出した予測値の電流：Ｉと放電電圧の関係を示す。
【数４】
2011228386.tif 000006
【００４４】
図５の実測値の電流を用いたＩ−Ｖ曲線５０１と予測値の電流を用いたＩ−Ｖ曲線  ５０２の相関性を確認しながら、Ｉ−Ｖ曲線５０２の[数４]から電子温度を算出する。
【実施例１】
【００４５】
（第一の実施の形態）
図６は、プローブ基盤６１９に印加するバイアス電力の回路を示す。６０１は切り替えスイッチであり、６０２側に接続した際はコンデンサ：Ｃｗ６０３を介してグランドに接地する。コンデンサ：Ｃｗ６０３の容量は、処理装置の側壁に溶射されている絶縁性の膜と同等の静電容量とする。このためプローブ基盤と処理装置側壁の表面状態の静電容量は同等となる。６０１のスイッチを６０４側に接続した際はバイアス電源側と接続し、バイアス電力が印加される。
【００４６】
図７は、本発明の第一の実施の形態における処理手順を説明するフローチャートである。最初にプローブ基盤をコンデンサ：Ｃｗ側（スイッチ６０２）に接地する（ステップＳ７１）。ここでのプローブ基盤と処理室側壁の表面状態の静電容量は同等であり、またプローブ基盤はヒータが内蔵されているため基盤の温度も処理室側壁と同等になるよう温調する。次に量産が開始され、製造ウエハの処理が行われる（ステップＳ７２）。
【００４７】
製造ウエハの処理を行うプロセスガスは、Ｃ４Ｆ８，Ｃ５Ｆ８などのＣＦ系のガスを使用すると処理室側壁上とプローブ基盤上にＣＦ系のデポが堆積する。次にプローブ基盤をバイアス電源側（スイッチ６０４）に接続する（ステップＳ７３）。
【００４８】
その後ダミーウエハを用いて処理室内のクリーニングステップを行う。クリーニングステップは堆積物のＣＦ系のデポの除去を行うため、Ｏ２ガスを中心とした条件を使用する。クリーニングステップ中にプローブ基盤にバイアス電力を供給しながらコンデンサ：Ｃｐ  ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する（ステップＳ７４）。
【００４９】
図８の（ａ）は、プローブ基盤上のＶｄｃの時間依存性を示す。時間の増加とともにＶｄｃの値が減少し一定値に近づく。これは、クリーニング開始時にはプローブ基盤上にデポが堆積しているが、時間とともに堆積物が除去されるため一定値に近づいている。図８ｂは飽和イオン電流：ＩＣＦ◆と電子温度□の時間依存性を示す。
【００５０】
両者とも、時間の増加とともに増加し一定値に近づいている。これはＶｄｃ値と同様でクリーニング開始時はプローブ基盤上にデポが堆積しているが、時間とともに堆積物が除去されるため一定値に近づいている。この各値が一定値になる時間ｔ０（ステップＳ７５）がクリーニングステップの終了（ステップＳ７６）となる。
【実施例２】
【００５１】
（第二の実施の形態）
図９は本発明の処理手順を説明するフローチャートである。この処理では基盤上の堆積物の膜厚と各プラズマパラメータの相関を確認する。最初にプローブ基盤をバイアス電源側（スイッチ６０４）に接続する（ステップＳ９１）。
【００５２】
次に、量産条件でダミーウエハを用いて処理を行う。処理時間はｔ０時間とする。放電時間ｔ０時の際にプローブ基盤にバイアス電力を数秒間供給し、コンデンサ：Ｃｐ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流：ＩＣＦ、Ｖｄｃ、電子温度を算出する（ステップＳ９２）。
【００５３】
次にプローブ基盤を取り外し、基盤上に堆積した膜厚：Ｄ０ｎｍを膜厚計やＳＥＭなどを用いて測定する（ステップＳ９３）。ステップＳ９１〜ステップＳ９３を繰り返し行い放電時間ｔｎ時の飽和イオン電流：ＩＣＦ、Ｖｄｃ、電子温度を算出し、膜厚：Ｄｎｎｍを測定する。
【００５４】
図１０は各膜厚での飽和イオン電流：ＩＣＦ、Ｖｄｃ、電子温度を示す。図１０の（ａ）は膜厚とＶｄｃの相関を示し、膜厚の増加とともにＶｄｃの値も増加している。そのため膜厚：ｘｄとＶｄｃ：ｙｖｄｃの関係は［数５］となる。
【００５５】
図１０の（ｂ）は、各膜厚での飽和イオン電流：ＩＣＦ、電子温度を示す。膜厚の増加とともにＩＣＦは増加し、電子温度は減少している。そのため膜厚：ｘｄとＩＣＦ：ｙＩＣＦの関係は［数６］となり、電子温度：ｙｋＴｅの関係は［数７］となる。またこれらの結果より、各膜厚：ｙｄを飽和イオン電流：ＩＣＦ  ｘ１、Ｖｄｃ：ｘ２、電子温度を用いて重回帰分析を行い、重回帰式での表現も可能となる［数８］。
【数５】
2011228386.tif 000007
ａｖｄｃは膜厚とＶｄｃの相関、ｂｖｄｃはオフセット
【数６】
2011228386.tif 000008
ａＩＣＦは膜厚とＩＣＦの相関、ｂＩＣＦはオフセット
【数７】
2011228386.tif 000009
ａｋＴｅは膜厚とｋＴｅの相関、ｂｋＴｅはオフセット
【数８】
2011228386.tif 000010
ｄはオフセット
【００５６】
これらの関係から、各膜厚での飽和イオン電流：ＩＣＦ、Ｖｄｃ、電子温度の相関式［数５−８］を算出する（ステップＳ９４）。ここで得られた基盤上の堆積膜厚は、処理室側壁に堆積した膜厚と同等である。
【００５７】
図１１は、本発明の第二の実施の形態における処理手順を説明するフローチャートである。本発明はメンテナンスや長期アイドル時間からの復帰に関しての処理方法である。最初に全掃によるメンテナンス終了や６時間以上の長期アイドル時間の状態から開始する（ステップＳ１１１）。プローブ基盤をコンデンサ：Ｃｗ側（スイッチ６０２）に接地する（ステップＳ１１２）。
【００５８】
次に、量産条件でシーズニング（ダミー）ウエハの処理を開始する。ウエハ毎もしくは定期的に決めたウエハ（例えばロットの最後のウエハ）で、各条件の放電終了の数秒前にプローブ基盤をバイアス電源側（スイッチ６０４）に接続する。接続後プローブ基盤にバイアス電力を供給しながらコンデンサ：Ｃｐ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する。
【００５９】
図９で得られた膜厚との相関式から、プローブ基盤上の堆積物の膜厚を算出する（ステップＳ１１３）。この膜厚は処理装置側壁の堆積物の膜厚になるため、この膜厚値に閾値を設けて製品ウエハ処理の開始を判断する（ステップＳ１１４）。処理室側壁の堆積膜厚が閾値Ｄｎｍ以上であれば、製品ウエハの処理を開始する（ステップＳ１１５）。
【００６０】
処理室側壁の堆積膜厚が閾値Ｄｎｍ未満であれば、ステップ  Ｓ１１２に戻り、シーズニングを継続する。
【実施例３】
【００６１】
（第三の実施の形態）
図１２は本発明の第三の実施の形態における処理手順を説明するフローチャートである。本発明は製品ウエハの処理を行いながら、堆積物の影響によるメンテナンスの周期を判断する処理方法である。
【００６２】
最初にプローブ基盤をコンデンサ：Ｃｗ側（スイッチ６０２）に接地する（ステップＳ１２１）。次に量産条件で製品ウエハの処理を開始する。ウエハ毎もしくは定期的に決めたウエハ（例えばロットの最後のウエハ）で、各条件の放電終了の数秒前にプローブ基盤をバイアス電源側（スイッチ６０４）に接続する。
【００６３】
接続後、プローブ基盤にバイアス電力を供給しながらコンデンサ：Ｃｐ２２２の放電電圧をモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する。図９で得られた膜厚との相関[数５−９]から、プローブ基盤上の堆積物の膜厚を算出する（ステップＳ１２２）。
【００６４】
この膜厚は処理装置側壁の堆積物の膜厚になるため、この膜厚に閾値を設けてメンテナンスのタイミングを判断する（ステップＳ１２３）。処理室側壁の堆積膜厚が閾値Ｄｎｍ以上であれば、処理室を大気開放してメンテナンスを開始する（ステップＳ１２４）。処理室側壁の堆積膜厚が閾値Ｄｎｍ未満であれば、ステップＳ１２１に戻り製品ウエハの処理を継続する。
【実施例４】
【００６５】
（第四の実施の形態）
これまで処理装置側壁部の堆積物の除去と堆積の制御の例であるが、更なる応用例としてアンテナ部分の堆積物制御に関して説明する。
【００６６】
図１３の処理装置は、図２に示したと同様に、第一のガス導入手段２０８および第二のガス導入手段２０９と真空排気手段２１８を有する真空容器２０１に電磁コイル２０７が配置されている。上部電極部は、アンテナ２１０には第一の整合器２０４を介し２００ＭＨｚのプラズマ生成用の第一の電源２０３と、第二の整合器２０６を介し、１３．５６ＭＨｚの第二の電源２０５が配置されている。
【００６７】
下部電極部は被処理体２０２を載置するためのステージ２１４が設置され、該載置台には被処理体２０２を吸着するための試料設置電極２１６が設置され、温調装置２１７が接続されている。被処理体２０２のプラズマ処理を行うためにバイアス用電源２１２、整合器２１３とブロッキングコンデンサが配置されている。
【００６８】
アンテナ部の堆積物のモニタは、処理室内でプラズマが生成している時に、スイッチをバイアス電源側１３０１に切り替え、２ＭＨｚのパルスバイアス電源２２０により１０Ｗ以下のバイアス電力をパルス化し整合器２２１を介して印加する。バイアス電力ＯＮ時に５ｎＦのコンデンサ：Ｃｐ２２２に負電荷が充電され、ＯＦＦ時に放電するため、その時間による放電時の電圧をＰＣ（オシロスコープ）２２３でモニタを行う。時間変化による電圧値からプラズマ中のＶｄｃ、飽和イオン電流、電子温度を算出する。
【００６９】
図１４は、本発明の第四の実施の形態における処理手順を説明するフローチャートである。最初に図２と同様にアンテナを電源２０５側に取り付け、量産条件で製品ウエハの処理を行う（ステップＳ１４１）。この際アンテナ表面には、デポが堆積する。
【００７０】
次に、ダミーウエハを用いて処理室内のＯ２ガスをベースとしたクリーニングステップを行う。クリーニングステップの放電中にアンテナをバイアス電源側のスイッチ１３０１に接続する。接続後アンテナにバイアス電力を供給しながらコンデンサ：Ｃｐ  ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する。（ステップＳ１４２）。
【００７１】
第一の実施例と同様に、堆積物は時間とともに除去されるため、各値が一定値に近づく。この各値が一定値になる時間（ステップＳ１４３）がクリーニングステップの終了（ステップＳ１４４）となる。
【実施例５】
【００７２】
（第五の実施の形態）
図１５は、エッチング処理で用いることを想定したマイクロ波ＥＣＲ方式のプラズマ処理装置の形態を示す。
【００７３】
この装置は、内壁１５０１、１５１１やマイクロ波導入窓１５０６で覆われた真空処理室１５１７があり、その外部には３つのソレノイドコイル１５１２、１５１３および１５１４と、鉄製のヨーク１５１５、１５１６が設置され、真空処理室１５１７上部には、マイクロ波を共振させる共振器１５０５があり、さらに共振器１５０５上部には、マイクロ波導波管１５０５、高周波整合器１５０４、マグネトロン１５０３が設置されている。
【００７４】
真空処理室１５１７内には、高周波バイアスが印加および温度調整機構がある処理台１５０８があり、処理台１５０８表面に形成した静電チャックを介してウエハ１５０７が固定できるようになっている。ウエハは、搬送ポートのバルブ１５１０を開閉して搬送される。
【００７５】
この装置に、エッチングガスをシャワープレート１５０２より真空処理室１５１７に導入し、ガス圧力を調圧バルブ１５０９で制御する。マグネトロン１５０３で約２．４５ＧＨｚ高周波を発生させ、高周波マッチング装置１５０４、導波管１５０５、空洞共振器１５１８、マイクロ波導入窓１５０６を通って真空処理室に導入させる。
【００７６】
さらに、ソレノイドコイル１５１２、１５１３および１５１４に直流電流を印加し、真空処理室内の一部が所望の磁場になるようにコイル電流を調整する。導入したガスとマイクロ波およびコイル磁場によりプラズマを生成する。
【００７７】
処理室側壁状態をモニタするプローブ基盤は、内壁１５０１、１５１１上に複数取り付ける１５１９ａ,
１５１９ｂ，１５１９ｃ，１５１９ｄ。プローブ基盤を複数取り付けるのは、高さ方向によって堆積物の膜厚が異なるためモニタする必要が有る。
【００７８】
図１６は、本発明の第五の実施の形態における処理手順を説明するフローチャートである。最初に処理室側壁部に取り付けた全てのプローブ基盤をコンデンサＣｗ側（スイッチ６０２）に接地する（ステップＳ１６１）。次に量産が開始され、製造ウエハの処理が行われる（ステップＳ１６２）。
【００７９】
ここで、全てのプローブ基盤にデポは堆積するが、高さ方向でデポの堆積膜厚が異なる。次にプローブ基盤をバイアス電源側（スイッチ６０４）に接続する（ステップＳ１６３）。その後ダミーウエハを用いて処理室内のクリーニングステップを行う。クリーニングステップ中にプローブ基盤にバイアス電力を供給しながらコンデンサ：Ｃｐ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する（ステップＳ１６４）。
【００８０】
第一の実施例と同様に堆積物は時間とともに除去されるため、各値が一定値に近づく。但し、各プローブ基盤の堆積膜厚は異なり、且つクリーニングによるデポの除去率が高さ方向によって異なるためソレノイドコイル１５１２、１５１３および１５１４に直流電流を印加し、真空処理室内の一部が所望の磁場になるようにコイル電流を調整してＥＣＲ面を制御しながらクリーニングを行う。全てのプローブ基盤の各値が一定値になる時間（ステップ  Ｓ１６５）がクリーニングステップの終了（ステップＳ１６６）となる。
【実施例６】
【００８１】
（第六の実施の形態）
図１７は、エッチング処理で用いることを想定したプラズマ処理装置へのプローブ基盤の取りつけ方の一例を示す。この時のプラズマ処理装置は図２の構成であってもいいし、図１５の構成でもよい。
【００８２】
プローブ基盤１７１９ａ，１７１９ｂ，１７１９ｃ，１７１９ｄの数は２個以上左右（上下）対称に配置する。取り付ける箇所は、処理室側壁であり高さ方向は該載置台上の被処理体より低い部分が望ましい。プローブ基盤を取り付ける箇所の壁材は導体で有ってもいいし絶縁体であってもよい。
【００８３】
図１８は、本発明の第六の実施の形態における処理手順を説明するフローチャートである。最初に全掃やパーツ交換をしたようなメンテナンスを行う（ステップＳ１８１）。ここでのパーツとは処理室内のパーツであり、全掃時に交換するパーツや消耗品パーツであり素材はＳｉ、石英、導体（表面加工されたパーツ含）のリングである。
【００８４】
その後、処理室側壁部に取り付けた全てのプローブ基盤をバイアス電源側（スイッチ６０４）に接地する（ステップＳ１８２）。次に、ダミーウエハを用いて量産条件で仮シーズニングの処理を行う。シーズニング処理の放電中にプローブ基盤にバイアス電力を供給しながらコンデンサ：Ｃｐ２２２の放電電圧のモニタを行い、そのモニタ値から飽和イオン電流、Ｖｄｃ、電子温度を算出する（ステップＳ１８３）。
【００８５】
次に、算出された各基盤の各値と時間依存による電圧変化の波形を比較する（ステップ  Ｓ１８４）。全てのプローブ基盤もしくは対称面同士のプローブ基盤の値が一致したならば、プラズマには偏りが無いことを示している。よって設置したパーツの組み合わせは問題ないと判断され、本シーズニングの処理が行われる（ステップＳ１８５）。
【００８６】
逆に、全てのプローブ基盤もしくは対称面同士のプローブ基盤の値が一致しないならば、プラズマに偏りがあることからパーツの組み合わせにズレが生じていることになる。そのため再度処理室内のパーツの再組み合わせが必要となる（ステップＳ１８６）。パーツを組み合わせた後、（ステップＳ１８２）に戻り再度仮シーズニング処理を行い、パーツの組み合わせを確認する。
【実施例７】
【００８７】
（第七の実施の形態）
本発明の第七の実施の形態では、処理装置側壁部の堆積物の除去と堆積の制御と、アンテナ部分の堆積物制御が可能である。
【００８８】
図１９の処理装置は、図１３に示したと同様に、第一のガス導入手段２０８および第二のガス導入手段２０９と真空排気手段２１８を有する真空容器２０１に電磁コイル２０７が配置されている。上部電極部は、アンテナ２１０には第一の整合器２０４を介し２００ＭＨｚのプラズマ生成用の第一の電源２０３と、第二の整合器２０６を介し、１３．５６ＭＨｚの第二の電源２０５が配置されている。
【００８９】
下部電極部は被処理体２０２を載置するためのステージ２１４が設置され、該載置台には被処理体２０２を吸着するための試料設置電極２１６が設置され、温調装置２１７が接続されている。被処理体２０２のプラズマ処理を行うためにバイアス用電源２１２、整合器２１３とブロッキングコンデンサが配置されている。
【００９０】
アンテナ部の堆積物のモニタは、処理室内でプラズマが生成している時に、スイッチをバイアス電源側１９０１に切り替え、２ＭＨｚのパルスバイアス電源２２０により１０Ｗ以下のバイアス電力をパルス化し整合器２２１を介して印加する。バイアス電力ＯＮ時に５ｎＦのコンデンサ：Ｃｐ２２２に負電荷が充電され、ＯＦＦ時に放電するため、その時間による放電時の電圧をＰＣ（オシロスコープ）２２３でモニタを行う。時間変化による電圧値からプラズマ中のＶｄｃ、飽和イオン電流、電子温度を算出する。
【００９１】
また、図１９の処理装置は、図１５，図１７に示したと同様に、処理室側壁状態をモニタする複数のプローブ基盤１９１９が、内壁２０１上の異なる位置に複数取り付ける。プローブ基盤を異なる高さに複数取り付けるのは、高さ方向によって堆積物の膜厚が異なるためモニタする必要が有るからである。
【００９２】
また、プローブ基盤１９１９を２個以上、左右（上下）に配置する。取り付ける箇所は、処理室側壁の異なる位置に取り付ける。全てのプローブ基盤にデポは堆積するが、異なる位置と異なる高さ方向でデポの堆積膜厚が異なる場合があるからである。プローブ基盤１９１９を取り付ける箇所の壁材は導体で有ってもいいし絶縁体であってもよい。
【００９３】
以上に記載した本発明方法で半導体装置を製造するプラズマ処理装置のプラズマをモニタするプローブ基盤を用いることにより、処理室内のプラズマ中の飽和イオン電流、Ｖｄｃ、電子温度の算出が可能となり、そのデータを用いて処理を行うことによりプラズマ処理装置の安定稼動ができる。また、それらの装置を使用することにより安定した半導体装置が製造できる。
【符号の説明】
【００９４】
１０１  導体
１０２  絶縁被膜
１０３  ヒータ
１０４  処理室の内壁
１０５  絶縁体
１０６  真空ギャップ
１１９  プローブ基盤
２０１  チャンバー（処理容器）
２０２  被処理体
２０３  第一の電源
２０４  第一の整合器
２０５  第二の電源
２０６  第二の整合器
２０７  磁場コイル
２０８  第一のガス供給手段
２０９  第二のガス供給手段
２１０  アンテナ
２１１  アンテナ裏誘電体
２１２  バイアス用電源
２１３  第三の整合器
２１４  ステージ
２１５  フォーカスリング
２１６  試料設置電極
２１７  温調装置
２１８  排気手段
２１９  プローブ基盤
２２０  パルス電源
２２１  第四の整合器
２２２  コンデンサ
２２３  ＰＣ（オシロスコープ）
３０１  電圧
３０２  バイアス電力
４０１  Ｖｄｃ
４０２  放電レート（ＩＣＦ算出）
４０３  放電レート（電子温度算出）
５０１  実測値（Ｉ−Ｖ曲線）
５０２  予測値（Ｉ−Ｖ曲線）
６０１  切り替えスイッチ
６０２  グランド側
６０３  コンデンサＣｗ側
６０４  バイアス電源側
６１９  プローブ基盤
１３０１  バイアス電源側スイッチ
１５０１  上部内壁
１５０２  シャワープレート
１５０３  マグネトロン
１５０４  高周波整合器
１５０５  導波管
１５０６  マイクロ波導入窓
１５０７  ウエハ（被処理体）
１５０８  処理台
１５０９  長圧バルブ
１５１０  搬送ポートバルブ
１５１１  下部内壁
１５１２  上ソレノイドコイル
１５１３  中ソレノイドコイル
１５１４  下ソレノイドコイル
１５１５  ヨーク
１５１６  ヨーク
１５１７  真空処理室
１５１８  空洞共振器
１５１９  プローブ基盤
１７１９  プローブ基盤
１９１９  プローブ基盤
【図１】
2011228386.tif 000011
【図２】
2011228386.tif 000012
【図３】
2011228386.tif 000013
【図４】
2011228386.tif 000014
【図５】
2011228386.tif 000015
【図６】
2011228386.tif 000016
【図７】
2011228386.tif 000017
【図８】
2011228386.tif 000018
【図９】
2011228386.tif 000019
【図１０】
2011228386.tif 000020
【図１１】
2011228386.tif 000021
【図１２】
2011228386.tif 000022
【図１３】
2011228386.tif 000023
【図１４】
2011228386.tif 000024
【図１５】
2011228386.tif 000025
【図１６】
2011228386.tif 000026
【図１７】
2011228386.tif 000027
【図１８】
2011228386.tif 000028
【図１９】
2011228386.tif 000029