(57)【要約】【課題】容易な製造プロセスを用いて高い歩留まりで製造でき高い電流増幅率を備えたバイポーラ型半導体装置を提供する。【解決手段】バイポーラトランジスタ１０は、半導体結晶基板９の一方の面に形成されたｎ型の低抵抗層からなるコレクタ領域１１と、コレクタ領域上に設けられたｎ型の第１の高抵抗領域１２と、第１の高抵抗領域上に設けられたｐ型のベース領域１３と、半導体結晶基板の他方の面に形成されたｎ型の低抵抗のエミッタ領域１４と、エミッタ領域とベース領域との間に配置されエミッタ領域に接して設けられたｎ型の第２の高抵抗領域１５と、第２の高抵抗領域に隣接して周囲に設けられたｎ型の再結合抑制領域１７と、再結合抑制領域に隣接して設けられベース領域に接合するｐ型の低抵抗ベースコンタクト領域１６とを有し、第２の高抵抗領域１５および再結合抑制領域１７の不純物濃度はそれぞれ１×１０17ｃｍ-3以下であることを特徴とする。【選択図】図１
2011091179.tif 000002
【特許請求の範囲】
【請求項１】
半導体結晶基板の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、前記コレクタ領域上に設けられた第１の導電型の第１の高抵抗領域と、前記第１の導電型の第１の高抵抗領域上に設けられた第２の導電型の低抵抗のベース領域と、前記半導体結晶基板の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、前記エミッタ領域と前記ベース領域との間に配置され前記エミッタ領域に接して設けられた第１の導電型の第２の高抵抗領域と、前記エミッタ領域と前記ベース領域との間に配置され前記第２の高抵抗領域に隣接して周囲に設けられた第１の導電型の高抵抗の再結合抑制領域と、前記再結合抑制領域に隣接して設けられ前記ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域とを有するバイポーラ型半導体装置であって、
前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度はそれぞれ１×１０17ｃｍ-3以下である
ことを特徴とするバイポーラ型半導体装置。
【請求項２】
前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度はそれぞれ３×１０16ｃｍ-3以上、かつ、
前記再結合抑制領域の厚みは０．１μｍ以下
であることを特徴とする請求項１に記載のバイポーラ型半導体装置。
【請求項３】
前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度はそれぞれ５×１０15ｃｍ-3を上回り３×１０16ｃｍ-3以下、かつ、
前記再結合抑制領域の厚みは０．２μｍ以下
であることを特徴とする請求項１に記載のバイポーラ型半導体装置。
【請求項４】
前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度はそれぞれ５×１０15ｃｍ-3以下、かつ、
前記再結合抑制領域の厚みは０．４μｍ以下
であることを特徴とする請求項１に記載のバイポーラ型半導体装置。
【請求項５】
前記第１の導電型の第２の高抵抗領域の厚みは０．６μｍ以下
であることを特徴とする請求項２に記載のバイポーラ型半導体装置。
【請求項６】
前記第１の導電型の第２の高抵抗領域の厚みは０．６μｍ以下
であることを特徴とする請求項３に記載のバイポーラ型半導体装置。
【請求項７】
前記第１の導電型の第２の高抵抗領域の厚みは０．４μｍ以下
であることを特徴とする請求項４に記載のバイポーラ型半導体装置。
【請求項８】
第１の導電型の低抵抗の半導体基板に第１の導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、
第２の導電型の低抵抗のベース領域を形成するベース領域形成工程と、
不純物濃度が１×１０17ｃｍ-3以下である第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、
第１の導電型の低抵抗層を形成する低抵抗層形成工程と、
前記第１の導電型の低抵抗層と前記第１の導電型の第２の高抵抗層との一部を部分的にエッチングしてエミッタ領域を形成すると共に、エッチングにより前記エミッタ領域の周囲に前記第２の高抵抗層の表面を再結合抑制領域として露出させるエミッタ領域形成工程と、
前記再結合抑制領域に隣接して前記ベース領域に接合する低抵抗のベースコンタクト領域を形成するベースコンタクト領域形成工程と、
ベース電極とエミッタ電極とコレクタ電極とを形成する電極形成工程と、
前記ベース電極と前記エミッタ電極側に上層電極を形成する上層電極形成工程と、
を有することを特徴とするバイポーラ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合型デバイスのひとつであるバイポーラ型半導体装置およびその製造方法に関し、特に、エミッタ−ベース間半導体表面での電子と正孔との再結合を抑制し電流増幅率を向上させるのに好適なバイポーラ型半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体炭化珪素（シリコンカーバイド、ＳｉＣ）は、広くデバイスに応用されているシリコンと比べてバンドギャップエネルギーが大きいことなどから、高電圧動作、大電力動作および高温動作に適しており、パワーデバイスなどへの適用が期待されている。現在、研究開発が活発になされているＳｉＣパワーデバイスの構造は、主にＭＯＳ型デバイスと接合型デバイス（バイポーラトランジスタ、電界効果トランジスタ、静電誘導トランジスタ）に分類される。
【０００３】
これまでに報告されているＳｉＣバイポーラトランジスタの例を以下に示す。
【０００４】
バイポーラトランジスタとしては、例えば、非特許文献１に開示されたものが代表的である。そのバイポーラトランジスタは、低抵抗ｎ＋型４Ｈ−ＳｉＣ（０００１）面８度オフ基板上にｎ−高抵抗領域、ｐ型ベース領域、ｎ＋エミッタ領域の順に積層されており、エミッタ領域は多数の細長い形状の領域からなる。エミッタ領域、ベース領域、コレクタ領域には外部に電気的接続を取るための電極が形成されている。
【０００５】
図１１に非特許文献１に開示されたバイポーラトランジスタの断面模式図を示す。このバイポーラトランジスタ１００は、ｎ型低抵抗層であるコレクタ領域１０１とｎ型高抵抗領域１０２とｐ型領域のベース領域１０３とｎ型低抵抗のエミッタ領域１０４とそれらエミッタ領域を囲むように形成されたｐ型低抵抗領域のベースコンタクト領域１０５とコレクタ電極１０６とベース電極１０７とエミッタ電極１０８と表面保護膜１０９からなっている。
【０００６】
図１２を参照して、典型的なバイポーラ型トランジスタの動作を説明する。図１２では、図１１で示した構成要素と同一の構成要素には同一の符号を付している。また、図１２では、動作の説明には直接関係しない表面保護膜１０９は省略している。主電流はエミッタ領域１０４からコレクタ領域１０１に流れる矢印１１０で示した電子電流であり、そのオンオフをベース電極１０７に印加する信号で制御する。このとき、電流の向きはコレクタ領域１０１からエミッタ領域１０４の方向である。ベース電極１０７とエミッタ電極１０８の間の電圧が０Ｖ以下では、オフ状態であり、ベース電極１０７とエミッタ電極１０８の間に正の電圧が印加されるとオン状態に移行する。オン状態では、ベース電極１０７とエミッタ電極１０８の間に形成されているｐｎ接合が順バイアスされ、ベース領域１０３からエミッタ領域１０４に正孔電流が流れる。
【０００７】
バイポーラトランジスタを高効率で動作させるためには、より少ないベース電流でより多くの主電流を制御することが望ましい。そのため、電流増幅率（＝主電流／ベース電流）が重要なパラメータとなる。この電流増幅率を低下させる要因には、図１２の１１１のｘ印で模式的に示すような半導体表面の再結合準位がある。半導体の表面には、未結合手、結晶欠陥などに起因する表面準位が多数存在する。シリコンでは熱酸化することで、デバイス特性に悪影響を及ぼさない表面準位の少ないシリコン−酸化膜界面を作ることができる。一方、ＳｉＣでは、熱酸化やその後の熱処理（ＰＯＡ：Post Oxidation Anneal）などでは、充分に表面準位密度を下げることができないのが現状である。それらの表面準位が再結合準位として作用する。そのため、図１２に模式的に示すように、オン状態ではベース領域１０３の表面の表面準位による再結合準位１１１が多数存在する部分にベース領域１０３中の正孔１１２とエミッタ領域１０４から注入される電子１１３とが共存する。それにより、正孔と電子との再結合（矢印１１５，１１６で示す）がさかんになり、デバイスの動作に寄与しない無効なベース電流が流れるため電流増幅率が低下することになる。
【０００８】
このような電子と正孔との再結合を低減するために以下のような提案がなされている（特許文献１、２、３参照）。特許文献１に記載の技術では、ベース−エミッタ間のＳｉＣ表面に、ｎ型半導体層とｐ型の再結合抑制層とを設けることで、ＳｉＣ表面での電子と正孔との再結合を抑制している。
【０００９】
特許文献２に記載の技術では、エミッタとベースとの間にエミッタよりも不純物濃度の低い低濃度エミッタを配置し、さらにエミッタ−ベースコンタクト領域間の距離をベース中の電子の拡散距離以上にすることで電流増幅率を向上させている。
【００１０】
特許文献３に記載の技術では、ｎ型炭化ケイ素保護層とｐ型ベース層のｐｎ接合に生じる約２．７ボルトの固有電位により、ゼロデバイスバイアスで炭化ケイ素保護膜層が完全空乏化するようにその膜厚と不純物濃度を選択し、表面結合を低減または抑制することを助けている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−３５１６２１号公報
【特許文献２】特開２００９−５４９３１号公報（段落００３８、図１、図８）
【特許文献３】特開２００７−１７３８４１号公報（段落００５２）
【非特許文献】
【００１２】
【非特許文献１】J. Zhang他著「High Power(500V-70A) and High Gain(44-47) 4H-SiC Bipolar Junction Transistors」Materials Science Forum Vols. 457-460 (2004) pp. 1149-1152.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に記載の技術に関しては、再結合抑制層を形成するためのイオン注入プロセスが必要で、製造プロセスが複雑化するという課題がある。
【００１４】
また、特許文献２に記載の技術に関しては、特許文献２の実施例に記載された再結合抑制半導体領域は、ドナー濃度３×１０17ｃｍ-3、厚み５０ｎｍである。この再結合抑制半導体領域は、濃度の異なる２層構造のエミッタ層をエッチングすることで形成されている。このうち、再結合抑制半導体領域となる下層のエミッタ層（低濃度ｎ型ＳｉＣからなる第１のエミッタ層）は、ドナー濃度３×１０17ｃｍ-3、厚み１００ｎｍである。また、上層のエミッタ層（高濃度ｎ型ＳｉＣからなる第２のエミッタ層、いわゆる通常のエミッタ）は、ドナー濃度１×１０19ｃｍ-3、厚み１μｍ（＝１０００ｎｍ）である。エッチング工程で１１００ｎｍのエミッタ層をエッチングし、５０ｎｍの厚みの再結合抑制半導体領域を制御性良く製造することは極めて難しい。さらに、再結合抑制半導体領域となる下層のエミッタ層は、ドナー濃度がある程度高い（３×１０17ｃｍ-3）ために、ベース−エミッタ間がゼロバイアスのオフ状態では再結合抑制半導体領域が空乏化しているが、最も重要なベース−エミッタ間が順バイアスされたオン状態では完全には空乏化しないために、充分な再結合抑制効果が得られないという課題があった。なお、特許文献２には、再結合抑制半導体領域の適正なドナー濃度については記載されていない。
【００１５】
また、特許文献３に記載の技術に関しては、炭化ケイ素保護層が、ゼロデバイスバイアスで完全空乏状態になることによって再結合を抑制することを条件としているが、順バイアスされた状態でも空乏化できないと再結合を抑制するためには不十分である。特許文献３の実施例に記載された炭化ケイ素保護層は、厚さ約０．５μｍの場合には最大約１×１０16ｃｍ-3までのｎ型ドーピング濃度、また、他の実施形態では、約２μｍの厚さの場合には最大約８×１０14ｃｍ-3までのｎ型ドーピング濃度を持つことができるとしている。このような場合には、ゼロバイアスでは、炭化ケイ素保護膜が空乏化するが、順バイアス状態では空乏化せず、電流増幅率を向上させることができない。さらに、炭化ケイ素保護膜を形成するためには、エミッタメサを形成した後にエピタキシャル成長をする必要がありプロセスが複雑化することから、歩留まりが低下したり、炭化ケイ素半導体デバイスが大型化し高密度の集積が困難になったりするという課題があった。
【００１６】
そこで、本発明では、前記した問題を解決し、より容易な製造プロセスを用いて高い歩留まりで製造でき高い電流増幅率を備えたバイポーラ型半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、前記目的を達成するために創案されたものであり、本発明に係るバイポーラ型半導体装置は、半導体結晶基板の一方の面に形成された第１の導電型の低抵抗層からなるコレクタ領域と、前記コレクタ領域上に設けられた第１の導電型の第１の高抵抗領域と、前記第１の導電型の高抵抗領域上に設けられた第２の導電型の低抵抗のベース領域と、前記半導体結晶基板の他方の面に形成された第１の導電型の低抵抗のエミッタ領域と、前記エミッタ領域と前記ベース領域との間に配置され前記エミッタ領域に接して設けられた第１の導電型の第２の高抵抗領域と、前記エミッタ領域と前記ベース領域との間に配置され前記第２の高抵抗領域に隣接して周囲に設けられた第１の導電型の高抵抗の再結合抑制領域と、前記再結合抑制領域に隣接して設けられ前記ベース領域に接合する第２の導電型の低抵抗のベースコンタクト領域とを有するバイポーラ型半導体装置であって、前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度が、それぞれ１×１０17ｃｍ-3以下であることを特徴とする。
【００１８】
かかる構成によれば、バイポーラ型半導体装置は、エミッタ領域とベース領域との間に配置された第１の導電型の第２の高抵抗領域および再結合抑制領域の不純物濃度が適正な値に設定されているので、高い電流増幅率を実現することができる。また、不純物濃度が適正な値に設定されているので、不純物濃度が高い場合と比べて、より容易な製造プロセスを用いて高い歩留まりでバイポーラ型半導体装置を製造できる。
【００１９】
また、本発明に係るバイポーラ型半導体装置は、前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度がそれぞれ３×１０16ｃｍ-3以上１×１０17ｃｍ-3以下である構成とした場合に、前記再結合抑制領域の厚みが０．１μｍ以下であることが好ましい。また、この場合に、前記第１の導電型の第２の高抵抗領域の厚みが０．６μｍ以下であることが好ましい。このようなバイポーラ型半導体装置は、容易な製造プロセスを用いて製造することができる。
【００２０】
また、本発明に係るバイポーラ型半導体装置は、前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度がそれぞれ５×１０15ｃｍ-3を上回り３×１０16ｃｍ-3以下である構成とした場合に、前記再結合抑制領域の厚みが０．２μｍ以下であることが好ましい。また、この場合に、前記第１の導電型の第２の高抵抗領域の厚みが０．６μｍ以下であることが好ましい。このようなバイポーラ型半導体装置は、容易な製造プロセスを用いて製造することができる。
【００２１】
また、本発明に係るバイポーラ型半導体装置は、前記第１の導電型の第２の高抵抗領域および前記再結合抑制領域の不純物濃度がそれぞれ５×１０15ｃｍ-3以下である構成とした場合に、前記再結合抑制領域の厚みが０．４μｍ以下であることが好ましい。また、この場合に、前記第１の導電型の第２の高抵抗領域の厚みが０．４μｍ以下であることが好ましい。このようなバイポーラ型半導体装置は、容易な製造プロセスを用いて製造することができる。
【００２２】
また、前記目的を達成するために、本発明に係るバイポーラ型半導体装置の製造方法は、第１の導電型の低抵抗の半導体基板に第１の導電型の第１の高抵抗層を形成する第１高抵抗層形成工程と、第２の導電型の低抵抗のベース領域を形成するベース領域形成工程と、不純物濃度が１×１０17ｃｍ-3以下である第１の導電型の第２の高抵抗層を形成する第２高抵抗層形成工程と、第１の導電型の低抵抗層を形成する低抵抗層形成工程と、前記第１の導電型の低抵抗層と前記第１の導電型の第２の高抵抗層との一部を部分的にエッチングしてエミッタ領域を形成すると共に、エッチングにより前記エミッタ領域の周囲に前記第２の高抵抗層の表面を再結合抑制領域として露出させるエミッタ領域形成工程と、前記再結合抑制領域に隣接して前記ベース領域に接合する低抵抗のベースコンタクト領域を形成するベースコンタクト領域形成工程と、ベース電極とエミッタ電極とコレクタ電極とを形成する電極形成工程と、前記ベース電極と前記エミッタ電極側に上層電極を形成する上層電極形成工程と、を有することを特徴とする。
【００２３】
かかる手順によれば、バイポーラ型半導体装置の製造方法は、第２高抵抗層形成工程にて、不純物濃度が適正な第１の導電型の第２の高抵抗層を形成し、エミッタ領域形成工程にて、第１の導電型の第２の高抵抗層の上にエミッタ領域を形成するエッチングにより、再結合抑制領域を同時に形成することができる。また、再結合抑制領域の不純物濃度は１×１０17ｃｍ-3以下であり、再結合抑制領域の厚みをある程度厚くしても、電子と正孔との再結合を抑制する効果を得ることができる。このため、エミッタ領域を形成する際にエッチング深さの許容範囲を比較的大きくとることができる。その結果、バイポーラ型半導体装置は、容易な製造プロセスを用いて製造することができる。
【発明の効果】
【００２４】
本発明のバイポーラ型半導体装置によれば、ベースコンタクト領域とエミッタ領域の間の半導体結晶の表面付近に第１の導電型の再結合抑制領域を設け、その再結合抑制領域の不純物濃度を充分に下げたので、製造上充分な厚みを確保でき、かつ、電流増幅率を高めることができる。
【００２５】
また、本発明のバイポーラ型半導体装置の製造方法によれば、再結合抑制領域において電子と正孔との再結合を抑制するために不純物濃度を充分に下げつつ充分な厚みとなるように再結合抑制領域を形成したので、エミッタ領域を形成する際にエッチング深さの許容範囲を比較的大きくとることができる。したがって、より容易な製造プロセスで高い歩留まりを確保してバイポーラ型半導体装置を製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係るバイポーラトランジスタの一部の断面図である。
【図２】本発明の実施形態に係るバイポーラトランジスタを一部透視した平面図である。
【図３】本発明の実施形態に係るバイポーラトランジスタの動作説明図である。
【図４】本発明の実施形態に係るバイポーラトランジスタを製造する工程を示すフローチャートである。
【図５】本発明の実施形態に係るバイポーラトランジスタを製造する各工程での半導体結晶基板の断面図である。
【図６】本発明の実施形態に係るバイポーラトランジスタを製造する各工程での半導体結晶基板の断面図である。
【図７】第２高抵抗層の不純物濃度と厚みを広範囲に変えて作製したバイポーラトランジスタの第２高抵抗層の不純物濃度および第２の高抵抗領域の厚みと電流増幅率との関係を示すグラフである。
【図８】別に作製したバイポーラトランジスタの第２高抵抗層の不純物濃度および再結合抑制領域の厚みと電流増幅率との関係を示すグラフである。
【図９】第２高抵抗層の不純物濃度と厚みを広範囲に変えて作製したバイポーラトランジスタの第２高抵抗層の不純物濃度と再結合抑制領域の厚みとの関係を示すグラフである。
【図１０】第２高抵抗層の不純物濃度と厚みを広範囲に変えて作製したバイポーラトランジスタの第２高抵抗層の不純物濃度と第２の高抵抗領域の厚みとの関係を示すグラフである。
【図１１】従来のバイポーラトランジスタの断面模式図である。
【図１２】従来のバイポーラトランジスタの動作説明図である。
【発明を実施するための形態】
【００２７】
本発明のバイポーラ型半導体装置を実施するための形態について図面を参照して詳細に説明する。
【００２８】
［バイポーラトランジスタの構成］
以下では、バイポーラ型半導体装置の一例として、本発明の実施形態に係るバイポーラトランジスタについて説明する。図１および図２に示すバイポーラトランジスタ１０は、炭化珪素（ＳｉＣ）からなる半導体結晶基板９を有し、この半導体結晶基板９の上に５本のエミッタ電極２０を備えている。なお、図１は、図２のＡ−Ａ線断面の構造を拡大して示してある。
【００２９】
バイポーラトランジスタ１０は、図１に示すように、ｎ型（第１の導電型）の低抵抗層（ｎ+）からなるコレクタ領域１１と、ｎ型の第１の高抵抗（ｎ-）領域１２と、p型（第２の導電型）のベース領域１３と、ｎ型の低抵抗（ｎ+）のエミッタ領域１４と、ｎ型の第２の高抵抗領域１５と、ｎ型の高抵抗の再結合抑制領域１７と、低抵抗のベースコンタクト領域１６とを半導体結晶基板９として備えると共に、ＣＶＤ酸化膜やＣＶＤ窒化膜などの薄膜からなる再結合抑制膜１８と、コレクタ電極１９と、エミッタ電極２０と、ベース電極２１とを備えている。
【００３０】
半導体結晶基板９において、各領域は次のように積層されている。コレクタ領域１１は、半導体結晶基板９の一方の面に形成されている。ｎ型の第１の高抵抗（ｎ-）領域１２は、コレクタ領域１１上に設けられている。p型のベース領域１３は、ｎ型の第１の高抵抗領域１２上に設けられている。ｎ型の低抵抗（ｎ+）のエミッタ領域１４は、半導体結晶基板９の他方の面に形成されている。ｎ型の第２の高抵抗領域１５は、エミッタ領域１４とベース領域１３との間に配置されエミッタ領域１４に接して設けられている。ｎ型の高抵抗の再結合抑制領域１７は、エミッタ領域１４とベース領域１３との間に配置され第２の高抵抗領域１５に隣接してその周囲に設けられている。低抵抗のベースコンタクト領域１６は、再結合抑制領域１７に隣接して設けられベース領域１３に接合している。
【００３１】
再結合抑制膜１８は、ベースコンタクト領域１６とエミッタ領域１４との間のＳｉＣ結晶の表面上に設けられている。コレクタ電極１９は、コレクタ領域１１に接合している。エミッタ電極２０は、エミッタ領域１４に接合している。ベース電極２１は、ベースコンタクト領域１６に接合している。エミッタ電極２０とベース電極２１の上部には、図２に示すように、上層電極２２が設けられている（図１では省略）。
【００３２】
また、このバイポーラトランジスタ１０では、ｎ型の第２の高抵抗領域１５およびｎ型の高抵抗の再結合抑制領域１７の不純物濃度は、それぞれ１×１０17ｃｍ-3以下の低濃度に設定されている。つまり、エミッタ−ベース間において再結合を抑制させようとする層については、エミッタ領域１４の直下に配されたｎ型の第２の高抵抗領域１５においても、その周辺外側の領域に配されたｎ型の高抵抗の再結合抑制領域１７においても、不純物濃度が等しくなるように設定した。このように各領域が同じ濃度範囲、かつ、それぞれの領域の不純物濃度が１×１０17ｃｍ-3以下という低濃度である。そのため、ベース−エミッタ間の順バイアスされた状態でもｎ型の高抵抗の再結合抑制領域１７を空乏化することできる。なお、本実施形態では、不純物濃度が１×１０17ｃｍ-3よりも大きい場合には高濃度とよぶ。
【００３３】
また、バイポーラトランジスタ１０では、半導体結晶基板９において、ｎ型の第１の高抵抗領域１２と、ｎ型の第２の高抵抗領域１５と、ｎ型の高抵抗の再結合抑制領域１７がｎ型の高抵抗の領域であり、これらを単に、第１の高抵抗領域１２、第２の高抵抗領域１５、再結合抑制領域１７と表記する。また、不純物濃度を高くすると電気抵抗などが小さくなることから、本実施形態では、一例として、高抵抗の領域（比抵抗の高い領域）とは、不純物濃度が１×１０17ｃｍ-3以下の低濃度の領域を示し、低抵抗の領域とは、不純物濃度が１×１０17ｃｍ-3より大きい高濃度の領域を示すものとした。
【００３４】
図３を参照して、本実施形態に係るバイポーラトランジスタ１０の動作を説明する。図３では、図１で示した構成要素と同一の構成要素には同一の符号を付している。また、図３では、動作の説明には直接関係しない再結合抑制膜１８は省略している。
【００３５】
主電流はエミッタ領域１４からコレクタ領域１１に流れる電子電流（矢印２３，２４で示す）であり、そのオンオフをベース電極２１に印加する信号で制御する。このとき、電流の向きはコレクタ領域１１からエミッタ領域１４の方向である。ベース電極２１とエミッタ電極２０の間の電圧が０Ｖ以下では、オフ状態であり、ベース電極２１とエミッタ電極２０の間に電圧が印加されるとオン状態に移行する。オン状態では、ベース電極２１とエミッタ電極２０の間に形成されているｐｎ接合が順バイアスされ、ベース領域１３からエミッタ領域１４に正孔電流２６が流れる。
【００３６】
図１２で示した従来の構造では、オン状態ではベース領域１０３の表面の再結合準位が多数存在する部分、すなわち、ベースコンタクト領域１０５とエミッタ領域１０４との間において、ベース領域１０３中の正孔１１２と、エミッタ領域１０４から注入される電子１１３とが共存する。それにより、電子と正孔との再結合（矢印１１５，１１６で示す）がさかんになり、デバイス動作に寄与しない無効なベース電流が流れるため電流増幅率が低下してしまう。しかしながら、本発明の実施形態の構造では、図１と図３に示すように、ベースコンタクト領域１６とエミッタ領域１４との間において、不純物濃度が低い再結合抑制領域１７が設けられているために、ベース領域１３の正孔と、エミッタ領域１４から注入される電子とがベース領域１３の表面（図３中の符号２５のｘ印で示す）から遠ざけられ、正孔と電子との再結合が抑制される。その結果、再結合する正孔が減り、電流増幅率が増加する。それにより、デバイス特性をより向上させることができる。
【００３７】
特許文献２に記載の技術でも同様の効果が期待できるが、特許文献２に記載の技術での再結合抑制半導体領域の不純物濃度（ドナー濃度）は、３×１０17ｃｍ-3であり、本発明の実施形態に係るバイポーラトランジスタ１０の再結合抑制領域１７の不純物濃度（１×１０17ｃｍ-3以下）と比べて非常に大きい。そのような場合には、再結合抑制半導体領域の厚みを極めて薄く（特許文献２に記載の技術では５０ｎｍ）しなければ、電子と正孔との再結合を抑制することはできない。ドライエッチングによりエミッタを形成する工程でのエッチング深さは１μｍ程度であり５０ｎｍレベルの深さ精度を得るのは極めて困難である。
【００３８】
一方、本発明の実施形態に係るバイポーラトランジスタ１０では、再結合抑制領域１７の不純物濃度は１×１０17ｃｍ-3以下であり、再結合抑制領域１７の厚みを１００ｎｍ（＝０．１μｍ）程度に厚くしても、電子と正孔との再結合を抑制する効果を得ることができる。これは、不純物濃度を低くすることで再結合抑制領域１７がより空乏化しやすくなるために、厚みがある程度大きくても再結合抑制領域１７全体を空乏化させることができることによる。
【００３９】
さらに、本実施形態では、再結合抑制領域１７がデバイスの全動作領域で空乏化するように、再結合抑制領域１７の不純物濃度の値と厚みとを設定した。バイポーラトランジスタにおいて、再結合抑制領域１７に空乏層が広がりにくくなる状態とは、電子と正孔との再結合が最も問題となるベース−エミッタ間で順バイアスされたデバイスがオンの状態である。この状態では、ベースからエミッタに正孔が流れ、エミッタからコレクタに電子が流れるために、ベース−エミッタ間の半導体表面の電子と正孔との再結合が起こり易い。さらに、オン状態では、より高い電流増幅率が求められる。したがって、バイポーラトランジスタ１０のオン状態で電子と正孔との再結合が問題となるときに、ベース−エミッタ間が順バイアスされた状態であっても、充分な空乏層の広がりを保つことができることを条件として、再結合抑制領域１７の不純物濃度の値を設定した。このことは、特許文献２、３に記載の技術との大きな違いでもある。これにより、バイポーラトランジスタ１０は、広い動作範囲において高い電流増幅率を得ることが可能である。
【００４０】
図１を用いて本発明の実施形態に係るバイポーラトランジスタ１０の構造をさらに説明する。半導体結晶基板には、（０００１）面から８度オフさせた低抵抗のｎ型４Ｈ−ＳｉＣ基板を使用しており、本トランジスタでは、この基板がコレクタ領域１１となる。
【００４１】
基板（コレクタ領域１１）上のｎ型の第１の高抵抗領域１２は、エミッタ電極２０とコレクタ電極１９に加わる高電圧を阻止するための層であり、本実施形態では６００Ｖ以上の電圧を阻止するように、厚み約１０μｍ、不純物濃度５×１０15〜１×１０16ｃｍ-3と設定されている。
【００４２】
ｎ型の第１の高抵抗領域１２上のｐ型のベース領域１３は、エミッタ電極２０とコレクタ電極１９の間に高電圧が印加されたとき、空乏化しないように厚みと不純物濃度が決定される。例えば、厚み０．１〜１．０μｍ、不純物濃度１×１０17〜１×１０18ｃｍ-3程度が用いられる。
【００４３】
ベース領域１３上には、厚み０．１〜０．６μｍ、不純物濃度１×１０17ｃｍ-3以下のｎ型の第２の高抵抗領域１５を挟んで、厚み０．５〜２．０μｍ、不純物濃度１〜５×１０19ｃｍ-3の低抵抗のｎ型のエミッタ領域１４が設けられている。
【００４４】
エミッタ領域１４は、図２に示されるエミッタ電極２０が接合された領域であり、各エミッタ電極２０に対向して、複数の細長い形状に分離されている。この分離領域にはベース電極２１が設けられている。一つのエミッタ領域１４の寸法は、図１のＬＥで示す幅は、１０〜数１０μｍ、図２中ＬＬで示す長さは、１００〜数１０００μｍ程度である。ベース電極２１とエミッタ電極２０を含めた単位デバイスの周期（図１中Ｌｕで示す）は２０〜数１０μｍである。
【００４５】
［バイポーラトランジスタの製造方法］
次に、図４、図５および図６を参照（適宜図１および図２参照）して、本発明の実施形態に係るバイポーラトランジスタ１０の製造方法について説明する。図４に示すように、バイポーラトランジスタの製造方法は、第１高抵抗層形成工程（ステップＳ１１）と、ベース領域形成工程（ステップＳ１２）と、第２高抵抗層形成工程（ステップＳ１３）と、低抵抗層形成工程（ステップＳ１４）と、エミッタ領域形成工程（ステップＳ１５）と、ベースコンタクト領域形成工程（ステップＳ１６）と、再結合抑制膜形成工程（ステップＳ１７）と、電極形成工程（ステップＳ１８）と、上層電極形成工程（ステップＳ１９）とを含んでいる。
【００４６】
第１高抵抗層形成工程（ステップＳ１１）は、ｎ型（第１の導電型）の低抵抗の半導体基板（ＳｉＣ高濃度ｎ型基板３０）にｎ型の第１の高抵抗層３１を形成する工程である。この工程では、例えば、図５（ａ）に示すようにエピタキシャル成長法によりＳｉＣ高濃度ｎ型基板３０上に、厚み１０μｍで不純物濃度１×１０16ｃｍ−3の窒素を不純物としてドープしたＳｉＣ層をｎ型の第１の高抵抗層３１としてエピタキシャル成長させる。
【００４７】
ベース領域形成工程（ステップＳ１２）は、ｐ型（第２の導電型）の低抵抗のベース領域３２を形成する工程である。この工程では、例えば、エピタキシャル成長法により、アルミニウムを不純物として１×１０17〜１×１０18ｃｍ−3の濃度で０．１〜１．０μｍのＳｉＣ層をベース領域３２として成長させる。
【００４８】
第２高抵抗層形成工程（ステップＳ１３）は、ｎ型の第２の高抵抗層３３を形成する工程である。この工程では、例えば、厚み０．１〜０．６μｍで不純物濃度１．０×１０17ｃｍ-3以下の窒素を不純物としてドープしたＳｉＣからなるｎ型の第２の高抵抗層３３をエピタキシャル成長させる。
【００４９】
低抵抗層形成工程（ステップＳ１４）は、ｎ型の低抵抗層３４を形成する工程である。
この工程では、例えば、ＳｉＣからなるｎ型の第２の高抵抗層３３の上に厚み０．５〜２．０μｍで不純物濃度１〜５×１０19ｃｍ-3の窒素を不純物としてドープしたＳｉＣからなるｎ型の低抵抗層３４をエピタキシャル成長させる。
【００５０】
エミッタ領域形成工程（ステップＳ１５）は、ｎ型の低抵抗層３４とｎ型の第２の高抵抗層３３の一部とを部分的にエッチングしてエミッタ領域３５を形成すると共に、エッチングによりエミッタ領域３５の周囲に、ｎ型の第２の高抵抗層３３の表面を再結合抑制領域３７として露出させる工程である。ここで、エミッタ領域３５は、エッチングにより残ったｎ型の低抵抗層３４の一部である。また、エミッタ領域３５の下部に接して、エッチングにより残ったｎ型の第２の高抵抗層３３は、第２の高抵抗領域３８となる。
【００５１】
この工程では、図５（ｂ）に示すように、エミッタ領域を分離するために、ｎ型の低抵抗層３４とｎ型の第２の高抵抗層３３との一部を部分的にエッチングする。例えば、エッチングマスク３６にはＣＶＤ（化学気相堆積法）シリコン酸化膜を用い、フォトリソグラフィ工程でレジストパターンを形成したのち、ＣＶＤシリコン酸化膜をＲＩＥ（反応性イオンエッチング）などでエッチングし、さらにＣＶＤシリコン酸化膜をマスクとして、ＳｉＣをエッチングする。ＳｉＣのエッチングには、ＳＦ6などを用いたＲＩＥなどが利用できる。
【００５２】
エッチング深さは、概略ｎ型の低抵抗層３４の厚みと、ｎ型の第２の高抵抗層３３の１／２の厚みとの合算とする。例えば、ｎ型の低抵抗層３４の厚みが１．０μｍ、ｎ型の第２の高抵抗層３３の厚みが０．２μｍの場合のエッチング深さは１．１μｍとなる。本実施形態では、エミッタ領域形成工程（ステップＳ１５）でのエッチング終端面は、ｎ型の第２の高抵抗層３３中のいずれの部分であっても良いようにｎ型の第２の高抵抗層３３の濃度と厚みが設計されているため、エッチング深さが１．１μｍの場合のエッチング深さのバラツキの許容範囲は１．０〜１．２μｍとなり、±１０％のエッチング誤差が許容されることになる。ｎ型の第２の高抵抗層３３の厚みが０．２μｍの場合、第２の高抵抗領域３８の厚みも０．２μｍである。また、この場合、再結合抑制領域３７の厚みの目標値は０．１μｍであり、厚みのバラツキの許容範囲は約０〜０．２μｍである。
【００５３】
ベースコンタクト領域形成工程（ステップＳ１６）は、再結合抑制領域３７に隣接してベース領域３２に接合する低抵抗のベースコンタクト領域３９を形成する工程である。この工程では、図５（ｃ）に示すように、ベース領域３２に接合するベースコンタクト領域３９を形成するために、ベース電極を形成する部分に選択イオン注入を行う。この工程は、金属電極と半導体の接触抵抗を低減するために半導体表面の不純物濃度を高濃度にするものである。矢印４０で示すイオン注入のためのマスク４１の材料としては、ＣＶＤシリコン酸化膜が利用できる。イオン種にはアルミニウムを用いている。０．２〜０．４μｍ程度のイオン注入深さを得るために、最大注入エネルギー３００ｋｅＶ程度の多段注入を行う。注入量は、不純物濃度が約１×１０18〜１×１０19ｃｍ-3となるように決定する。イオン注入後、マスク４１をエッチングで除去する。
【００５４】
次に、図５（ｄ）に示すように、イオン注入後に、注入イオンを半導体中で電気的に活性化するとともにイオン注入で発生した結晶欠陥を消すために活性化熱処理を行う。この熱処理では、例えば、高周波熱処理炉などを用い、１７００〜１８００℃程度の高温下で約１０分程度の熱処理を行う。雰囲気ガスにはアルゴンを用いる。
【００５５】
再結合抑制膜形成工程（ステップＳ１７）は、ベースコンタクト領域３９とエミッタ領域３５の間の半導体結晶表面上に再結合抑制膜４２を形成する工程である。この工程では、はじめに、イオン注入と活性化熱処理の工程でできた表面層を取り除くために、熱酸化し、それにより形成された酸化膜を取り除く犠牲酸化を行う。酸化条件は、例えばドライ酸素中で１１００℃、２０時間などである。酸化膜の除去にはフッ化水素酸を用いる。犠牲酸化後に再び熱酸化を行い、酸化膜を形成する。その後に、ＳｉＣ−酸化膜界面の不純物準位を低減するための熱処理（ＰＯＡ：Post Oxidation Anneal)を行う。ＰＯＡは、水素や窒化酸素（ＮＯ、Ｎ2Ｏ）雰囲気中で、８００〜１３００℃程度の高温下で行う。ＰＯＡ後、ＣＶＤ酸化膜やＣＶＤ窒化膜などの薄膜からなる再結合抑制膜４２を形成する（図６（ａ））。
【００５６】
電極形成工程（ステップＳ１８）は、ベース電極とエミッタ電極とコレクタ電極を形成する工程である。この工程では、図６（ｂ）に示すように、エミッタ領域３５と、ベースコンタクト領域３９と、ＳｉＣ高濃度ｎ型基板３０（コレクタ領域）にそれぞれ接合するエミッタ電極４３とベース電極４４とコレクタ電極４５を形成する。エミッタ電極４３、コレクタ電極４５に用いる金属は、例えば、ニッケルやチタンであり、ベース電極４４に用いる金属は、例えば、チタン・アルミニウム（Ｔｉ・Ａｌ）合金である。各電極は、蒸着やスパッタリングなどで形成し、パターン形成には、フォトリソグラフィ工程とドライエッチング、ウェットエッチング、リフトオフ法などが利用できる。また、電極形成後には、電極に用いた金属と、エミッタ領域３５、ベースコンタクト領域３９、コレクタ領域を形成するＳｉＣ高濃度ｎ型基板３０とのそれぞれの接触抵抗を低減するために熱処理を行う。熱処理条件は、例えば、８００〜１０００℃、１０〜３０分程度である。
【００５７】
上層電極形成工程（ステップＳ１９）は、ベース電極４４とエミッタ電極４３側に上層電極を形成する工程である。この工程では、図６（ｃ）に示すように、分離されているエミッタ電極４３を一つの電極に取り出すための上層電極４６を形成する。ＣＶＤ酸化膜などを層間膜４７として形成したのち、フォトリソグラフィ工程とエッチングによりエミッタ電極４３部分とベース電極４４部分のＣＶＤ酸化膜などを取り除き、エミッタ電極４３とベース電極４４とを露出させた後、上層電極４６を堆積させる。上層電極４６の材料にはアルミニウムを用いる（図はエミッタ電極４３部分を露出した断面を示す）。
【００５８】
このようにして、図１と図２で示した高性能のバイポーラトランジスタを作製することができる。
【００５９】
［試作したバイポーラトランジスタの具体例］
図１に示すバイポーラトランジスタ１０において、第２の高抵抗領域１５および再結合抑制領域１７の不純物濃度と、第２の高抵抗領域１５の厚みと、再結合抑制領域１７の厚みとを広範囲に変えて複数のバイポーラトランジスタ１０を試作した。試作したバイポーラトランジスタ１０の電流増幅率の特性を図７に示す。
【００６０】
図７のグラフの横軸は、第２の高抵抗領域および再結合抑制領域の不純物濃度（以下、第２高抵抗層の不純物濃度という）を示し、縦軸は電流増幅率を示す。この例では、第２の高抵抗領域１５の厚みが、０．１μｍ（図７中、○で示す）、０．２μｍ（図７中、△で示す）、０．４μｍ（図７中、□で示す）、０．６μｍ（図７中、◇で示す）であるバイポーラトランジスタをそれぞれ試作した。
【００６１】
図７のグラフには、合計２０個のサンプルを示している。ここでは、電流増幅率が５０以上となった１７個のサンプルのうち、９個のサンプルに符号２０１〜２０９を付し、これらを実施例２０１〜２０９として再結合抑制領域１７の厚みと共に表１に示す。なお、電流増幅率の値は、５０以上が好ましく、さらに１００以上など大きければ大きいほどよい。また、電流増幅率の値は、バイポーラトランジスタの用途にも依存するが、実用上の最低レベルとして３５は必要である。そこで、本実施形態では、電流増幅率の値が５０以上の実施例の性能を良と判定した。
【００６２】
【表１】
2011091179.tif 000003
【００６３】
図７のグラフに示すように、第1に、第２高抵抗層の不純物濃度により電流増幅率は大きく変化する。また、第２に、第２の高抵抗領域１５の厚みにより電流増幅率は大きく変化する。さらに、第３に、再結合抑制領域１７の厚みも、後記するように電流増幅率に大きな影響を与える。
【００６４】
＜第２高抵抗層の不純物濃度と電流増幅率との関係＞
まず、第２高抵抗層の不純物濃度と電流増幅率との関係について述べる。第２高抵抗層の不純物濃度を上げると、エミッタの注入効率（＝（単位時間にエミッタからベースに注入される電子の数）÷（ベースからエミッタに注入される正孔の数））が上がる。そのため、電流増幅率が向上することになる。例えば、実施例２０４と、実施例２０３とは、各領域の厚みを同じ条件として不純物濃度を変えて試作したものである。これらによると、不純物濃度の高い方（実施例２０３）が電流増幅率も高くなっている。
【００６５】
一方、第２高抵抗層の不純物濃度を上げることは、再結合抑制領域１７の不純物濃度も上げることを意味する。そのため、再結合抑制領域１７上のＳｉＣ表面での電子と正孔との再結合が活発になり、電流増幅率を低下させる要因となる。例えば、実施例２０７と、実施例２０１とは、各領域の厚みを同じ条件として不純物濃度を変えて試作したものである。これらによると、不純物濃度の高い方（実施例２０１）が電流増幅率が低くなっている。
【００６６】
このように、第２高抵抗層の不純物濃度は、高すぎても低すぎても、電流増幅率に悪影響を与える。また、以下に述べるように、第２高抵抗層の不純物濃度と、第２の高抵抗領域１５の厚みや再結合抑制領域１７の厚みとは相関している。
【００６７】
＜第２高抵抗層の不純物濃度と再結合抑制領域の厚みとの関係＞
図７のグラフにおいて中央より右側の範囲、すなわち、第２高抵抗層の不純物濃度が比較的高い領域では、高い電流増幅率を得る上では、再結合抑制領域１７の厚みを薄くするための制御が重要である。その理由は、再結合抑制領域１７の不純物濃度（＝第２高抵抗層の不純物濃度）が比較的高い場合、再結合抑制領域１７を空乏化させやすくするために、再結合抑制領域１７を薄くする必要があるからである。
【００６８】
≪再結合抑制領域の厚みと電流増幅率との関係≫
図７のグラフにおいて、電流増幅率が５０以上となったサンプルのうち、第２高抵抗層の不純物濃度の最大値は、１×１０17ｃｍ-3であった（実施例２０１、実施例２０５）。そこで、第２高抵抗層の不純物濃度を１×１０17ｃｍ-3に固定した条件で、再結合抑制領域１７の厚みと電流増幅率との関係を調べるためにバイポーラトランジスタを試作した（実施例１、実施例２）。比較として、第２高抵抗層の不純物濃度を３×１０17ｃｍ-3に固定した条件で、再結合抑制領域１７の厚みと電流増幅率との関係を調べるためにバイポーラトランジスタを試作した（比較例１、比較例２、比較例３）。このときの各サンプルの測定結果を表２および図８のグラフに示す。なお、第２の高抵抗領域１５の厚みは、例えば０．１〜０．６μｍの範囲で適宜設定することができるが、このときの各サンプルにおいては、０．２μｍとした。
【００６９】
【表２】
2011091179.tif 000004
【００７０】
図８のグラフの横軸は、再結合抑制領域の厚み（ｎｍ）を示し、縦軸は電流増幅率を示す。この例では、第２高抵抗層の不純物濃度が、１×１０17ｃｍ-3（図８中、△で示す）、３×１０17ｃｍ-3（図８中、○で示す）であるバイポーラトランジスタをそれぞれ試作した。図８のグラフには、合計６個のサンプルを示している。
【００７１】
第２高抵抗層の不純物濃度が３×１０17ｃｍ-3のサンプル、すなわち、比較のために試作したサンプルにおいて、再結合抑制領域１７の厚みを、第２の高抵抗領域１５の厚み（２００ｎｍ）の半分である１００ｎｍとしたときに（比較例１）、電流増幅率は９であった。また、再結合抑制領域１７の厚みを薄くして５０ｎｍとしたサンプル（比較例２）は、電流増幅率が２０であった。これは、再結合抑制領域１７のＳｉＣ表面で電子と正孔との再結合は充分に抑えられていないことに原因がある。
【００７２】
また、比較例では、再結合抑制領域１７をさらに薄くして、ほぼ０ｎｍになるぐらいまで薄くすると、電流増幅率が高いバイポーラトランジスタも試作できるものの、再結合抑制領域１７の膜厚を所望値にするための制御が難しく、電流増幅率が大きくばらつく結果となった。つまり、再結合抑制領域１７の厚みを薄くするにしたがって、電流増幅率が図８に符号３０１で示す曲線のように変化する場合や、符号３０２で示す曲線のように変化する場合が生じてしまう。具体的には、再結合抑制領域１７をほぼ０ｎｍとなるように薄く形成した２つのサンプルのうち一方（比較例４）は電流増幅率が６０であり、他方（比較例３）は電流増幅率が２０であった。なお、ほぼ０ｎｍとなるように薄く形成するとは、０ｎｍぐらいになるまで限りなく薄くしているが、再結合抑制領域１７が層状または島状に僅かに残っていることを意味する。
【００７３】
一方、本実施形態のバイポーラトランジスタ１０のように、第２高抵抗層の不純物濃度が１×１０17ｃｍ-3の場合には、再結合抑制領域１７の厚みを、第２の高抵抗領域１５の厚み（２００ｎｍ）の半分である１００ｎｍとしたときに（実施例１）、電流増幅率は５４であった。また、再結合抑制領域１７の厚みを薄くして５０ｎｍとしたサンプル（実施例２）は、電流増幅率が６０であった。実施例１および実施例２によれば、再結合抑制領域１７の厚みを１００ｎｍ以下にすることで、安定した電流増幅率が得られていることが分かる。
【００７４】
図７のグラフおよび表１の説明に戻る。
図７の符号２０１で示すバイポーラトランジスタ（実施例２０１）では、第２高抵抗層の不純物濃度が１×１０17ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．１μｍであり、再結合抑制領域１７の厚みは０．１μｍ以下に制御されている。
また、図７の符号２０２で示すバイポーラトランジスタ（実施例２０２）では、第２高抵抗層の不純物濃度が３×１０16ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．２μｍであり、再結合抑制領域１７の厚みは０．２μｍ以下に制御されている。
さらに、図７の符号２０３で示すバイポーラトランジスタでは、第２高抵抗層の不純物濃度が５×１０15ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．４μｍであり、再結合抑制領域１７の厚みは０．４μｍ以下に制御されている。
実施例２０１、実施例２０２、実施例２０３のそれぞれにおいて、安定して充分な電流増幅率が得られている（表１参照）。
【００７５】
実施例２０１、実施例２０２、実施例２０３は、第２高抵抗層の不純物濃度の範囲が異なり、かつ、再結合抑制領域の厚み範囲も異なる。これらの結果から、再結合抑制領域１７の不純物濃度（＝第２高抵抗層の不純物濃度）と再結合抑制領域１７の厚みとの関係をグラフ化して図９に示す。図９のグラフの横軸は、第２の高抵抗領域および再結合抑制領域の不純物濃度（第２高抵抗層の不純物濃度）を示し、縦軸は再結合抑制領域の厚みを示す。
【００７６】
図９において、小さい白丸は、実施例２０１〜２０９の結果を示している。図９に、符号４０１で示す矩形と、符号４０２で示す矩形と、符号４０３で示す矩形とを示す。各矩形は、第２高抵抗層の不純物濃度の範囲と再結合抑制領域１７の厚みの範囲との適正な関係を形式的に３つに区分して図示したものである。
【００７７】
矩形４０１の幅は、第２高抵抗層の不純物濃度が３×１０16ｃｍ-3以上１×１０17ｃｍ-3以下の範囲を示し、矩形４０１の高さは、再結合抑制領域１７の厚みが０．１μｍ以下の範囲を示している。
矩形４０２の幅は、第２高抵抗層の不純物濃度が５×１０15ｃｍ-3を超え３×１０16ｃｍ-3以下の範囲を示し、矩形４０２の高さは、再結合抑制領域１７の厚みが０．２μｍ以下の範囲を示している。
矩形４０３の幅は、第２高抵抗層の不純物濃度が１×１０14ｃｍ-3以上５×１０15ｃｍ-3以下の範囲を示し、矩形４０３の高さは、再結合抑制領域１７の厚みが０．４μｍ以下の範囲を示している。
矩形４０１，４０２，４０３は、定性的には、第２高抵抗層の不純物濃度を低くすれば、再結合抑制領域１７の厚みをある程度厚くしても差し支えないことを表している。
【００７８】
＜第２高抵抗層の不純物濃度と第２の高抵抗領域の厚みとの関係＞
次に、図７のグラフにおいて中央より左側の範囲、すなわち、第２高抵抗層の不純物濃度が比較的低い領域では、高い電流増幅率を得る上では、第２の高抵抗領域１５の厚みを薄くするための制御が重要である。その理由は、図７のグラフから明らかである。図７に示すように、第２高抵抗層の不純物濃度の全領域で第２の高抵抗領域１５の厚みが厚いほど電流増幅率が低くなっている。
【００７９】
特に、図７のグラフにおいて最左側の範囲のように、第２高抵抗層の不純物濃度が極めて低い領域では、第２の高抵抗領域１５の厚みが厚いと充分な電流増幅率が得られなくなる。例えば、第２高抵抗層の不純物濃度を１×１０15ｃｍ-3、第２の高抵抗領域１５の厚みを０．６μｍとして試作したサンプルでは、電流増幅率が５０に満たなくなっている。
【００８０】
図７の符号２０４で示すバイポーラトランジスタ（実施例２０４）では、第２高抵抗層の不純物濃度が１×１０15ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．４μｍであり、再結合抑制領域１７の厚みは０．４μｍ以下に制御されている。この場合、６０を超える電流増幅率が得られている。また、図７に示すように、第２の高抵抗領域１５の厚みが、０．４μｍの場合（図７中、□印）には、第２高抵抗層の不純物濃度が１×１０17ｃｍ-3以下の範囲において、どのサンプルも電流増幅率はほとんど変化していない。これらのことから、第２高抵抗層の不純物濃度が１×１０17ｃｍ-3以下、かつ、第２の高抵抗領域１５の厚みが０．４μｍ以下であれば、充分な電流増幅率が得られることが分かる。
【００８１】
ただし、第２の高抵抗領域１５の厚みを０．４μｍより大きくしても、充分な電流増幅率が得られる場合もある。例えば、図７の符号２０５で示すバイポーラトランジスタ（実施例２０５）では、第２高抵抗層の不純物濃度が１×１０17ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．６μｍであり、再結合抑制領域１７の厚みは０．１μｍ以下に制御されている。この場合、電流増幅率は６０であった。また、図７の符号２０６で示すバイポーラトランジスタ（実施例２０６）では、第２高抵抗層の不純物濃度が５×１０15ｃｍ-3であり、第２の高抵抗領域１５の厚みが０．６μｍであり、再結合抑制領域１７の厚みは０．４μｍ以下に制御されている。この場合も電流増幅率は６０であった。
【００８２】
実施例２０４と、実施例２０５，２０６とは、第２高抵抗層の不純物濃度の範囲が異なり、かつ、第２の高抵抗領域１５の厚み範囲も異なる。これらの結果から、第２の高抵抗領域１５の不純物濃度（＝第２高抵抗層の不純物濃度）と第２の高抵抗領域１５の厚みとの関係をグラフ化して図１０に示す。図１０のグラフの横軸は、第２の高抵抗領域および再結合抑制領域の不純物濃度（第２高抵抗層の不純物濃度）を示し、縦軸は第２の高抵抗領域の厚みを示す。
【００８３】
図１０において、小さい白丸は、実施例２０１〜２０９の結果を示している。図１０に、符号５０１で示す矩形と、符号５０２で示す矩形とを示す。各矩形は、第２高抵抗層の不純物濃度の範囲と第２の高抵抗領域１５の厚みの範囲との適正な関係を形式的に２つに区分して図示したものである。
【００８４】
矩形５０１の幅は、第２高抵抗層の不純物濃度が５×１０15ｃｍ-3以上１×１０17ｃｍ-3以下の範囲を示し、矩形５０１の高さは、第２の高抵抗領域１５の厚みが０．６μｍ以下の範囲を示している。
矩形５０２の幅は、第２高抵抗層の不純物濃度が１×１０14ｃｍ-3以上５×１０15ｃｍ-3以下の範囲を示し、矩形５０２の高さは、第２の高抵抗領域１５の厚みが０．４μｍ以下の範囲を示している。
【００８５】
このうち、矩形５０１は、幅方向に２つに分割することも可能である。分割したうちの一方は、第２高抵抗層の不純物濃度が３×１０16ｃｍ-3以上１×１０17ｃｍ-3以下の範囲である。この不純物濃度範囲、かつ、再結合抑制領域１７の厚みが０．１μｍ以下の範囲（つまり図９の矩形４０１）には、実施例２０５が含まれる。また、分割したうちの他方は、第２高抵抗層の不純物濃度が５×１０15ｃｍ-3を超え３×１０16ｃｍ-3以下の範囲である。この不純物範囲、かつ、再結合抑制領域１７の厚みが０．２μｍ以下の範囲（つまり図９の矩形４０２）であれば、第２の高抵抗領域１５の厚みが０．６μｍであっても差し支えない。
【００８６】
以上説明したように、本実施形態のバイポーラトランジスタ１０は、第２の高抵抗層（第２の高抵抗領域１５および再結合抑制領域１７）の不純物濃度が１×１０17ｃｍ-3以下となるように構成したので、再結合抑制領域１７の厚みとして製造上充分な厚みを確保できる。その結果、高い電流増幅率を備えたバイポーラトランジスタを容易な製造プロセスで高い歩留まりを確保して製造することができる。
【００８７】
以上、本発明のバイポーラ型半導体装置の好ましい実施形態について説明したが、本発明は、前記した実施形態に限定されるものではない。例えば、本実施形態では、バイポーラトランジスタとして説明したが、他のバイポーラ型半導体装置であってもよい。また、各層の厚みやイオン注入エネルギー量など前記した具体的な数値はあくまでも一例であり、本発明を実現する範囲で適宜変更可能である。
【符号の説明】
【００８８】
９      ＳｉＣ結晶基板（半導体結晶基板）
１０    バイポーラトランジスタ
１１    コレクタ領域
１２    ｎ型の第１の高抵抗領域
１３    ベース領域
１４    エミッタ領域
１５    ｎ型の第２の高抵抗領域
１６    ベースコンタクト領域
１７    再結合抑制領域
１８    再結合抑制膜
１９    コレクタ電極
２０    エミッタ電極
２１    ベース電極
２２    上層電極
３０    ＳｉＣ高濃度ｎ型基板
３１    ｎ型の第１の高抵抗層
３２    ベース領域
３３    ｎ型の第２の高抵抗層
３４    ｎ型の低抵抗層
３５    エミッタ領域
３６    エッチングマスク
３７    再結合抑制領域
３９    ベースコンタクト領域
４１    マスク
４２    再結合抑制膜
４３    エミッタ電極
４４    ベース電極
４５    コレクタ電極
４６    上層電極
４７    層間膜
【図１】
2011091179.tif 000005
【図２】
2011091179.tif 000006
【図３】
2011091179.tif 000007
【図４】
2011091179.tif 000008
【図５】
2011091179.tif 000009
【図６】
2011091179.tif 000010
【図７】
2011091179.tif 000011
【図８】
2011091179.tif 000012
【図９】
2011091179.tif 000013
【図１０】
2011091179.tif 000014
【図１１】
2011091179.tif 000015
【図１２】
2011091179.tif 000016