(57)【要約】【課題】  半導体チップと絶縁層との密着性を向上し、絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することを目的とする。【解決手段】  本半導体装置は、回路形成面上に電極パッドが形成された半導体チップと、前記電極パッド上に形成された内部接続端子と、前記半導体チップの前記回路形成面の外縁部に形成された切り欠き部と、前記半導体チップの前記回路形成面上に、少なくとも前記切り欠き部を覆うように形成された第１絶縁層と、前記半導体チップの前記回路形成面上に、前記第１絶縁層を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成され、前記内部接続端子を介して前記電極パッドと電気的に接続された配線パターンと、を有する。【選択図】  図１２
2011091267.tif 000002
【特許請求の範囲】
【請求項１】
回路形成面上に電極パッドが形成された半導体チップと、
前記電極パッド上に形成された内部接続端子と、
前記半導体チップの前記回路形成面の外縁部に形成された切り欠き部と、
前記半導体チップの前記回路形成面上に、少なくとも前記切り欠き部を覆うように形成された第１絶縁層と、
前記半導体チップの前記回路形成面上に、前記第１絶縁層を覆うように形成された第２絶縁層と、
前記第２絶縁層上に形成され、前記内部接続端子を介して前記電極パッドと電気的に接続された配線パターンと、を有する半導体装置。
【請求項２】
前記切り欠き部の表面が粗面化されている請求項１記載の半導体装置。
【請求項３】
前記内部接続端子の周囲は、前記電極パッド及び前記配線パターンと接している部分を除いて、前記第２絶縁層のみにより覆われている請求項１又は２記載の半導体装置。
【請求項４】
前記配線パターン上に形成された外部接続端子を更に有し、
前記第１絶縁層は、前記外部接続端子と平面視で重複する部分にも形成されている請求項１乃至３の何れか一項記載の半導体装置。
【請求項５】
前記第１絶縁層及び前記第２絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成され、
前記第１絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記第２絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多い請求項１乃至４の何れか一項記載の半導体装置。
【請求項６】
少なくとも前記第２絶縁層は無機フィラーを含んで構成され、
前記第２絶縁層に含有される前記無機フィラーの量は、前記第２絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されている請求項１乃至５の何れか一項記載の半導体装置。
【請求項７】
前記第１絶縁層は無機フィラーを含んで構成され、
前記第１絶縁層に含有される前記無機フィラーの量は、前記第１絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されており、
前記第１絶縁層に含有される前記無機フィラーの量は、前記第２絶縁層に含有される前記無機フィラーの量よりも少ない請求項６記載の半導体装置。
【請求項８】
前記第１絶縁層は無機フィラーを含有していない請求項６記載の半導体装置。
【請求項９】
前記第１絶縁層と前記第２絶縁層の少なくとも一層は可視光線及び紫外線を遮蔽する材料を含んで構成されている請求項１乃至８の何れか一項記載の半導体装置。
【請求項１０】
前記第１絶縁層及び前記第２絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下である請求項１乃至９の何れか一項記載の半導体装置。
【請求項１１】
前記第１絶縁層及び前記第２絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、それぞれ５０ｐｐｍ以下である請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記第２絶縁層上には、前記配線パターンを覆うようにソルダーレジストが形成されており、
前記ソルダーレジストは無機フィラーを含有していない請求項１乃至１１の何れか一項記載の半導体装置。
【請求項１３】
前記外部接続端子の材料はＰｂを含有していない請求項４乃至１２の何れか一項記載の半導体装置。
【請求項１４】
回路形成面上に電極パッドが形成された複数の半導体チップと、前記複数の半導体チップの間に配置されたスクライブ領域とを有する半導体基板の前記スクライブ領域に溝部を形成する第１工程と、
前記半導体チップの前記回路形成面上に、少なくとも前記溝部を覆うように第１絶縁層を形成する第２工程と、
前記複数の半導体チップの前記電極パッド上に内部接続端子を形成する第３工程と、
前記半導体チップの前記回路形成面上に、前記第１絶縁層及び前記内部接続端子を覆うように第２絶縁層を形成する第４工程と、
前記内部接続端子の一部を前記第２絶縁層の上面に露出させると共に前記第２絶縁層の表面を粗面化する第５工程と、
前記第２絶縁層の上面に、前記内部接続端子と電気的に接続する配線パターンを形成する第６工程と、を有する半導体装置の製造方法。
【請求項１５】
前記第１工程において、前記溝部を、前記スクライブ領域を露出するレジスト膜を形成し、前記レジスト膜を介して前記スクライブ領域をウェットブラスト処理することにより形成する請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記溝部の表面が粗面化されている請求項１４又は１５記載の半導体装置の製造方法。
【請求項１７】
前記第２工程において、少なくとも前記電極パッドが形成されている領域を覆うスクリーンマスクを介した印刷法により、前記第１絶縁層を形成する請求項１４乃至１６の何れか一項記載の半導体装置の製造方法。
【請求項１８】
前記第１絶縁層及び前記第２絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成され、
前記第１絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記第２絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多い請求項１４乃至１７の何れか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ上に配線パターンが形成された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、ＮＡＮＤ型フラッシュメモリー等の半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装置（例えば、図１参照）が提案されている。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。
【０００３】
以下、図面を参照しながら、従来から提案されている半導体装置及びその製造方法について説明する。図１は、従来の半導体装置を例示する断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、絶縁層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
【０００４】
半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【０００５】
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
【０００６】
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、絶縁層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。絶縁層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。
【０００７】
配線パターン１０４は、絶縁層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、絶縁層１０３上に設けられている。
【０００８】
外部接続端子１０７は、配線パターン１０４の外部接続端子配設領域１０４Ａに設けられている。外部接続端子１０７は、配線パターン１０４と接続されている。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【０００９】
図２は、従来の半導体装置が形成される半導体基板を例示する平面図である。図２において、１１０は半導体基板、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。
【００１０】
図３〜図１１は、従来の半導体装置の製造工程を例示する図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付し、その説明は省略する場合がある。図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。
【００１１】
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有する半導体チップ１０１を形成する。次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。
【００１２】
次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える（レベリングを行う）。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂から構成される絶縁層１０３を形成する。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。
【００１３】
次いで、図７に示す工程では、内部接続端子１０２の上面１０２Ａが絶縁層１０３から露出するまで、絶縁層１０３を研磨する。このとき、絶縁層１０３の上面１０３Ａが内部接続端子１０２の上面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の上面（具体的には、絶縁層１０３の上面１０３Ａ及び内部接続端子１０２の上面１０２Ａ）は、平坦な面になる。
【００１４】
次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。
【００１５】
次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、絶縁層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特許第３３１３５４７号
【特許文献２】特許第３６１４８２８号
【特許文献３】特許第３６１４８２９号
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、従来から提案されている半導体装置の製造工程においては、不良の半導体チップもパッケージングするため、半導体装置の歩留まりが低下することで製造コストの増加を招き、低価格化の実現を妨げている。不良の半導体チップが製造される要因の一つとして、半導体チップ１０１と絶縁層１０３との剥離が挙げられる。これは、半導体チップ１０１の保護膜１１３と保護膜１１３上に形成された絶縁層１０３との密着性が悪いことに起因して絶縁層１０３が保護膜１１３から剥離するものであり、従来から大きな問題となっていた。
【００１８】
本発明は、上述した問題点に鑑みてなされたものであり、半導体チップと絶縁層との密着性を向上し、絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本半導体装置は、回路形成面上に電極パッドが形成された半導体チップと、前記電極パッド上に形成された内部接続端子と、前記半導体チップの前記回路形成面の外縁部に形成された切り欠き部と、前記半導体チップの前記回路形成面上に、少なくとも前記切り欠き部を覆うように形成された第１絶縁層と、前記半導体チップの前記回路形成面上に、前記第１絶縁層を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成され、前記内部接続端子を介して前記電極パッドと電気的に接続された配線パターンと、を有することを要件とする。
【００２０】
本半導体装置の製造方法は、回路形成面上に電極パッドが形成された複数の半導体チップと、前記複数の半導体チップの間に配置されたスクライブ領域とを有する半導体基板の前記スクライブ領域に溝部を形成する第１工程と、前記半導体チップの前記回路形成面上に、少なくとも前記溝部を覆うように第１絶縁層を形成する第２工程と、前記複数の半導体チップの前記電極パッド上に内部接続端子を形成する第３工程と、前記半導体チップの前記回路形成面上に、前記第１絶縁層及び前記内部接続端子を覆うように第２絶縁層を形成する第４工程と、前記内部接続端子の一部を前記第２絶縁層の上面に露出させると共に前記第２絶縁層の表面を粗面化する第５工程と、前記第２絶縁層の上面に、前記内部接続端子と電気的に接続する配線パターンを形成する第６工程と、を有することを要件とする。
【発明の効果】
【００２１】
開示の技術によれば、半導体チップと絶縁層との密着性を向上し、絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】従来の半導体装置を例示する断面図である。
【図２】従来の半導体装置が形成される半導体基板を例示する平面図である。
【図３】従来の半導体装置の製造工程を例示する図（その１）である。
【図４】従来の半導体装置の製造工程を例示する図（その２）である。
【図５】従来の半導体装置の製造工程を例示する図（その３）である。
【図６】従来の半導体装置の製造工程を例示する図（その４）である。
【図７】従来の半導体装置の製造工程を例示する図（その５）である。
【図８】従来の半導体装置の製造工程を例示する図（その６）である。
【図９】従来の半導体装置の製造工程を例示する図（その７）である。
【図１０】従来の半導体装置の製造工程を例示する図（その８）である。
【図１１】従来の半導体装置の製造工程を例示する図（その９）である。
【図１２】第１の実施の形態に係る半導体装置を例示する断面図である。
【図１３】第１の実施の形態に係る半導体装置が形成される半導体基板の平面図である。
【図１４】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図１５】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図１６】第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図１７】第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図１８】第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。
【図１９】第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。
【図２０】第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。
【図２１】第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。
【図２２】第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。
【図２３】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。
【図２４】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。
【図２５】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。
【図２６】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１３）である。
【図２７】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１４）である。
【図２８】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１５）である。
【図２９】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１６）である。
【図３０】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１７）である。
【図３１】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１８）である。
【図３２】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１９）である。
【図３３】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２０）である。
【図３４】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２１）である。
【図３５】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２２）である。
【図３６】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２３）である。
【図３７】第１の実施の形態の変形例に係る半導体装置を例示する断面図である。
【図３８】第２の実施の形態に係る半導体装置を例示する断面図である。
【図３９】第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図４０】第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図４１】第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図４２】第２の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２４】
〈第１の実施の形態〉
図１２は、第１の実施の形態に係る半導体装置を例示する断面図である。図１２を参照するに、半導体装置１０は、半導体チップ１１と、内部接続端子１２と、切り欠き部３６Ｘと、第１絶縁層３８と、第２絶縁層３９と、第１金属層２６及び第２金属層２７からなる配線パターン１４と、ソルダーレジスト１６と、外部接続端子１７とを有する。
【００２５】
図１３は、第１の実施の形態に係る半導体装置が形成される半導体基板の平面図である。図１３において、３１は半導体基板、Ｃはダイサーが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）を示しており、半導体基板３１は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、図１２に示す半導体基板２１となる基板である。
【００２６】
図１２において、半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1（半導体集積回路２２の厚さも含む）は、例えば、５０μｍ〜５００μｍとすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【００２７】
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。以降、半導体チップ１１の半導体集積回路２２が形成されている側の面を回路形成面と称する場合がある。
【００２８】
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。
【００２９】
保護膜２４は、半導体基板２１の表面及び半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【００３０】
内部接続端子１２は、半導体チップ１１の電極パッド２３上に設けられている。内部接続端子１２は、半導体チップ１１の半導体集積回路２２と配線パターン１４とを電気的に接続するためのものである。内部接続端子１２の高さＨ１は、例えば、２０μｍ〜５０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
【００３１】
切り欠き部３６Ｘは、半導体チップ１１の外縁部に形成されている。例えば、半導体チップ１１が平面視において四角形状であれば、切り欠き部３６Ｘは平面視において半導体チップ１１の外縁部に額縁状に形成される。切り欠き部３６Ｘの幅はスクライブ領域Ｂの幅（例えば３０〜２００μｍ程度）の略半分である。切り欠き部３６Ｘの深さＤ１は、例えば５〜３０μｍ程度とすることができる。切り欠き部３６Ｘの表面には、微少な凹凸（図示せず）が形成されている。
【００３２】
第１絶縁層３８は、切り欠き部３６Ｘの形成されている領域及び外部接続端子１７が形成されている部分の直下の領域を含むように形成されている。第１絶縁層３８は、電極パッド２３の形成されている領域には形成されていない。第１絶縁層３８の厚さＴ５は、例えば１０μｍとすることができる。第１絶縁層３８の材料としては、例えばペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））や、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。
【００３３】
切り欠き部３６Ｘの表面には微少な凹凸（図示せず）が形成されているため、第１絶縁層３８は切り欠き部３６Ｘの表面に形成された微小な凹凸に食い込んだ状態（図２２参照）となり、第１絶縁層３８と切り欠き部３６Ｘとの間には、いわゆるアンカー効果が発生する。表面に微小な凹凸が形成されている切り欠き部３６Ｘを設けることにより、第１絶縁層３８と切り欠き部３６Ｘとの間にアンカー効果が生じて第１絶縁層３８と切り欠き部３６Ｘとの密着性が向上し、第１絶縁層３８が切り欠き部３６Ｘ（半導体チップ１１）から剥離することを防止できる。
【００３４】
第１絶縁層３８は、α線を遮蔽する材料を含んで構成されていることが好ましい。第１絶縁層３８をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【００３５】
又、第１絶縁層３８として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたペースト状の絶縁樹脂やペースト状の異方性導電樹脂等を用いることが好ましい。
【００３６】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた第１絶縁層３８は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。
【００３７】
ここで、カーボンブラックとは炭化水素、又は、炭素を含む化合物を空気の供給が不十分な状態で燃焼または熱分解させてできる結晶子の集合体のことを示し、例えば、チャンネルブラック、ローラーブラック、オイルファーネスブラック、ガスファーネスブラック、アセチレンブラック、ファインサーマルブラック、メディアムサーマルブラック、ランプブラック、ボーンブラック、松煙、油煙、ベジタブルブラック等を挙げることができる。カーボンブラックを絶縁樹脂等へ添加する際には、例えば、粉末状、スラリー状又はペースト状等の状態で使用される。
【００３８】
ここで、有機顔料とは、有機色素から成る顔料の総称である。無機顔料に比べ、一般に着色力が大きく、色相が豊富である。有機顔料としては、アゾ顔料、アントラキノン系など、種々の化学構造の有機色素が知られているが、本実施形態には、黒色系の有機顔料を用いることが好ましい。
【００３９】
第１絶縁層３８は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有してもよい。ただし、無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれており、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。従って、α線を低減する観点からは、第１絶縁層３８は無機フィラーを含有しないことが好ましい。
【００４０】
第１絶縁層３８のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であることが好ましい。第１絶縁層３８の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、第１絶縁層３８のα線含有量が多く、第１絶縁層３８自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、第１絶縁層３８のα線検出量とは、第１絶縁層３８から放出されるα線の量を測定した値である。第１絶縁層３８のα線検出量は、第１絶縁層３８に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とすることができる。第１絶縁層３８のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。
【００４１】
第１絶縁層３８に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、第１絶縁層３８に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。
【００４２】
第２絶縁層３９は、第１絶縁層３８を覆うように、半導体チップ１１の回路形成面上に形成されている。ただし、内部接続端子１２の上面１２Ａは、第２絶縁層３９の上面３９Ａから露出されている。第２絶縁層３９の上面３９Ａは、内部接続端子１２の上面１２Ａと略面一とされている。第１絶縁層３８及び第２絶縁層３９は、半導体チップ１１の回路形成面を封止保護すると共に、配線パターン１４を形成する際のベース材となるものである。
【００４３】
第１絶縁層３８と第２絶縁層３９とを合わせた部分の厚さＴ２は、例えば２０〜５０μｍとすることができる。第２絶縁層３９の材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
【００４４】
第２絶縁層３９は、α線を遮蔽する材料を含んで構成されていることが好ましい。第２絶縁層３９をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、Ｂ−ステージ状態（半硬化状態）のシート状の絶縁樹脂やシート状の異方性導電樹脂、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【００４５】
又、第２絶縁層３９として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂やシート状の異方性導電樹脂、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等を用いることが好ましい。
【００４６】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた第２絶縁層３９は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。一例を挙げれば、第１絶縁層３８と第２絶縁層３９とを合わせた部分の厚さＴ２が３０μｍであり、カーボンブラックの添加量が０．５〜１．０ｗｔ％である場合に、可視光線及び紫外線を遮蔽することができる。
【００４７】
第２絶縁層３９は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有してもよい。無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。
【００４８】
第２絶縁層３９のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であることが好ましい。第２絶縁層３９の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、第２絶縁層３９のα線含有量が多く、第２絶縁層３９自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、第２絶縁層３９のα線検出量とは、第２絶縁層３９から放出されるα線の量を測定した値である。第２絶縁層３９のα線検出量は、第２絶縁層３９に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とすることができる。第２絶縁層３９のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。
【００４９】
第２絶縁層３９に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、第２絶縁層３９に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。
【００５０】
前述のように、第１絶縁層３８及び第２絶縁層３９は、いずれも無機フィラーを含有してもよい（ただし、α線を低減する観点から、第１絶縁層３８は無機フィラーを含有しない場合がある）。第１絶縁層３８の無機フィラーの含有量は、第２絶縁層３９の無機フィラーの含有量よりも少なくすることが好ましい。又、第１絶縁層３８の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、第２絶縁層３９の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。半導体基板２１により近い第１絶縁層３８をこのようにすることで、半導体基板２１に到達するα線の量を可能な限り低減するためである。
【００５１】
第１絶縁層３８の無機フィラーの含有量は、例えば０〜２０ｗｔ％（第１絶縁層３８の重量に対する無機フィラーの重量の比率）とすることができる。第２絶縁層３９の無機フィラーの含有量は、例えば３０〜５０ｗｔ％（第２絶縁層３９の重量に対する無機フィラーの重量の比率）とすることができる。なお、熱膨張率を低くすること、Ｓｉとの熱膨張率のミスマッチによるＳｉウエハの反りを低減すること等の目的を達成するため、第１絶縁層３８及び第２絶縁層３９に含有される無機フィラーの量を共にゼロとすることはできない。しかしながら、第１絶縁層３８に含有される無機フィラーの量をゼロとすることは可能である。これにより、半導体基板２１に到達するα線の量を激減させることができる。熱膨張率を低くする等の目的は、第２絶縁層３９に含有される無機フィラーにより達成される。
【００５２】
内部接続端子１２は第２絶縁層３９のみに覆われており、第１絶縁層３８には覆われていない。このような構造とすることにより、内部接続端子１２に局所的な応力がかかることを防止することが可能となり、内部接続端子１２にクラックが発生することを防止できる。すなわち、内部接続端子１２が２以上の絶縁層と接していると、２以上の絶縁層の物性（熱膨張係数や弾性率等）の違い等に起因して、温度変化等により内部接続端子１２の２以上の絶縁層と接している部分に局所的な応力がかかり、内部接続端子１２にクラックが発生する場合がある。内部接続端子１２を１つの絶縁層のみと接する構造とすることにより、内部接続端子１２にクラックが発生する問題を回避することができる。
【００５３】
ただし、内部接続端子１２におけるクラック発生は問題とせず、第１絶縁層３８が切り欠き部３６Ｘ（半導体チップ１１）から剥離することの防止のみを目的とするのであれば、第１絶縁層３８を内部接続端子１２の周囲にも形成し、内部接続端子１２が第１絶縁層３８及び第２絶縁層３９と接する構造としてもよい。
【００５４】
なお、前述のように、保護膜２４に、更にポリイミドからなる層が積層されている場合がある。この場合には、保護膜２４に積層されているポリイミドの層がα線を遮蔽する効果を有する。本実施形態では、保護膜２４に更にポリイミドからなる層が積層されていない場合にも、第１絶縁層３８と第２絶縁層３９によりα線を遮蔽することができる。
【００５５】
配線パターン１４は、いわゆる再配線と呼ばれる場合があり、電極パッド２３の位置と、外部接続端子１７の位置とを異ならせるため（ファンイン及び任意の位置への端子配置をするため、所謂ピッチ変換のため）に設けられる。配線パターン１４は、第１金属層２６及び第２金属層２７から構成され、更に、第１金属層２６は、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造とされている。第２金属層２７の材料としては、例えば、Ｃｕ等を用いることができる。
【００５６】
配線パターン１４は、内部接続端子１２の上面１２Ａと接触するように、第２絶縁層３９の上面３９Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の厚さは、例えば、５μｍ〜２０μｍとすることができる。
【００５７】
第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第２絶縁層３９の上面３９Ａから露出した内部接続端子１２の上面１２Ａと第１金属層２６を構成するＴｉ膜又はＣｒ膜とは金属結合をしている。第１金属層２６をＣｕ膜の単層構造とした場合に、第２絶縁層３９の上面３９Ａから露出した内部接続端子１２の上面１２Ａと第１金属層２６を構成するＣｕ膜とは金属結合をしている。
【００５８】
又、第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１金属層２６を構成するＴｉ膜又はＣｒ膜とＣｕ膜とは金属結合をしている。金属結合することにより、内部接続端子１２の上面１２Ａと第１金属層２６は強固に接合することが可能となり、両者間の機械的及び電気的な接続信頼性を高めることができる。
【００５９】
ソルダーレジスト１６は、外部接続端子配設領域１４Ａを開口し（ＳＭＤ、ＮＳＭＤのどちらも可能）、配線パターン１４を覆うように設けられている。ソルダーレジスト１６が無機フィラーを含有していると、無機フィラーの中にはＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれているため、ソルダーレジスト１６がα線の発生源になり得る。
【００６０】
そこで、第１の実施の形態に係る半導体装置１０では、ソルダーレジスト１６は無機フィラーを含有していない（フィラーレスである）ものを用いる。その結果、ソルダーレジスト１６の発生するα線の量を限りなくゼロに近づけることができる。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【００６１】
外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプ等を用いることができる。外部接続端子１７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、樹脂（例えばジビニルベンゼン等）をコアとするはんだボール（Ｓｎ−３．５Ａｇ）等を用いても構わない。
【００６２】
ただし、外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された第１絶縁層３８及び第２絶縁層３９、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１へ到達するα線の量を激減させることができるからである。
【００６３】
図１４〜図３６は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。図１４〜図３６において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図１４〜図３６において、Ｃはダイシングブレードが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
【００６４】
始めに、図１４に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板３１を準備する（図１３参照）。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１２参照）となるものである。半導体基板３１としては、例えば、Ｓｉウエハ等を用いることができる。半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。
【００６５】
次いで、図１５に示す工程では、半導体装置形成領域Ａに対応する半導体基板３１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有する半導体チップ１１を形成する。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【００６６】
次いで、図１６に示す工程では、電極パッド２３上及び保護膜２４上にレジストを塗布し、次いで、このレジストを露光、現像することでスクライブ領域Ｂを除く部分の電極パッド２３上及び保護膜２４上にレジスト膜３５を形成する。レジスト膜３５は、後述する図１７及び図１８に示す工程におけるブラスト処理のマスクとして機能するが、レジスト膜３５の表面の一部もブラスト処理により削れる。そこで、レジスト膜３５は、表面の一部がブラスト処理により削れてもマスクとしての機能を維持できる程度の厚さに形成する必要がある。レジスト膜３５の厚さは、例えば５０μｍとすることができる。
【００６７】
次いで、図１７及び図１８に示す工程では、レジスト膜３５をマスクとしてブラスト処理を行い、スクライブ領域Ｂの保護膜２４及び半導体基板３１の一部を除去し、スクライブ領域Ｂに溝部３６を形成する。溝部３６は、例えばＵ字形状である。溝部３６は、最終的には中央部近傍で切断され、切り欠き部３６Ｘとなるものである。なお、図１８は、図１７の溝部３６近傍を拡大した図である。溝部３６の幅はスクライブ領域Ｂの幅（例えば３０〜２００μｍ程度）と略同一となる。溝部３６の深さＤ１は、例えば５〜３０μｍ程度とすることができる。ブラスト処理により形成された溝部３６の表面は粗面化され、図１８に示すような微小な凹凸が形成される。
【００６８】
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、ドライブラスト処理、サンドブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。なぜならば、ウェットブラスト処理を用いると、ドライブラスト処理に比べて極めて緻密で損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨材を水等の溶媒に分散させているため、ドライブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。更に、その処理中において水等の溶媒が研磨材を洗い流すため、被処理物の表面における研磨材の残留を抑制することができるからである。
【００６９】
ウェットブラスト処理に用いるアルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は、例えば５〜２０μｍ程度とすることができる。水等の溶媒に分散させたアルミナ砥粒や球状シリカ砥粒等の研磨剤の濃度は、例えば１４vol％とすることができる。又、水等の溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば０．２５ＭＰａとすることができる。
【００７０】
次いで、図１９に示す工程では、図１７に示すレジスト膜３５を除去する。次いで、図２０に示す工程では、少なくとも電極パッド２３が形成されている領域をマスクするスクリーンマスク３７を図１９に示す構造体上に配置する。そして、図１９に示す構造体上にスクリーンマスク３７を介してペースト状の樹脂を印刷し第１絶縁層３８（未硬化）を形成する。第１絶縁層３８の厚さＴ5は、例えば１０μｍとすることができる。第１絶縁層３８の材料としては、例えばペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））や、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。
【００７１】
第１絶縁層３８は、α線を遮蔽する材料を含んで構成されていることが好ましい。第１絶縁層３８をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板３１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【００７２】
又、第１絶縁層３８として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたペースト状の絶縁樹脂やペースト状の異方性導電樹脂等を用いることが好ましい。
【００７３】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた第１絶縁層３８は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。
【００７４】
第１絶縁層３８は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有してもよい。ただし、無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれており、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。従って、α線を低減する観点からは、第１絶縁層３８は無機フィラーを含有しないことが好ましい。
【００７５】
第１絶縁層３８のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であることが好ましい。第１絶縁層３８の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、第１絶縁層３８のα線含有量が多く、第１絶縁層３８自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、第１絶縁層３８のα線検出量とは、第１絶縁層３８から放出されるα線の量を測定した値である。第１絶縁層３８のα線検出量は、第１絶縁層３８に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とすることができる。第１絶縁層３８のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。
【００７６】
第１絶縁層３８に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、第１絶縁層３８に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。
【００７７】
このように、第１絶縁層３８は、第１絶縁層３８の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を遮蔽するとともに、第１絶縁層３８自身が発生するα線の量を低減するように構成することが好ましい。
【００７８】
なお、第１絶縁層３８は半導体基板３１上の全面に形成する必要はなく、部分的に形成すればよい。第１絶縁層３８を形成すべき領域は、少なくとも溝部３６が形成されている領域である。ただし、第１絶縁層３８は、後述する工程で外部接続端子１７が形成される領域の直下の領域にも形成することが好ましい。外部接続端子１７としてＰｂを含む合金を用いた場合に、Ｐｂ中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質から発生するα線を遮蔽し、半導体基板３１に到達させないためである。
【００７９】
次いで、図２１及び図２２に示す工程では、図２０に示すスクリーンマスク３７を除去した後、第１絶縁層３８を硬化させる。なお、図２２は、図２１の溝部３６近傍を拡大した図である。第１絶縁層３８として熱硬化性樹脂を用いた場合には、第１絶縁層３８を加熱して硬化させるが、この際、第１絶縁層３８をＮ２雰囲気中又は真空雰囲気中で硬化させることが好ましい。Ｎ２雰囲気中又は真空雰囲気中で第１絶縁層３８を熱硬化させることにより、電極パッド２３の表面の酸化を防止することができる。
【００８０】
前述のように、ブラスト処理により形成された溝部３６の表面は粗面化され、図１８に示すような微小な凹凸が形成されている。第１絶縁層３８は、微小な凹凸が形成された溝部３６を含む領域に形成されるため、第１絶縁層３８は溝部３６の表面に形成された微小な凹凸に食い込んだ状態（図２２参照）となり、第１絶縁層３８と溝部３６との間には、いわゆるアンカー効果が発生する。このように、ブラスト処理により表面に微小な凹凸が形成されている溝部３６を設けることにより、第１絶縁層３８と溝部３６との間にアンカー効果が生じて第１絶縁層３８と溝部３６との密着性が向上し、第１絶縁層３８が溝部３６（半導体チップ１１）から剥離することを防止できる。
【００８１】
次いで、第１絶縁層３８の表面改質（濡れ性の向上）及び電極パッド２３の表面清浄化のため、プラズマクリーニング処理（図示せず）を行う。プラズマクリーニング処理としては、例えば、Ｏ２プラズマアッシング等を用いることができる。Ｏ２プラズマアッシングは、真空雰囲気中において、対象物を酸素ガスがプラズマ励起された酸素ラジカル及び酸素イオンにより酸化させ、ＣＯやＣＯ２等の気体状反応生成物として除去するものである。
【００８２】
供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、ＣＦ４、Ｃ２Ｆ６等のＣＦ系ガス等を用いることができる。
【００８３】
プラズマクリーニング処理により、第１絶縁層３８の上面は粗面化され、微小な凹凸が形成される。第１絶縁層３８の上面を粗面化することにより、後述する図２４の工程において、第１絶縁層３８の上面と、第２絶縁層３９の下面との密着性を高めることができる。
【００８４】
次いで、図２３に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法やＡｌジンケート法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。なお、図２３に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
【００８５】
次いで、図２４に示す工程では、第１絶縁層３８及び内部接続端子１２を覆うように第２絶縁層３９を形成する。第１絶縁層３８と第２絶縁層３９とを合わせた部分の厚さＴ４は、例えば２０〜６０μｍとすることができる。第２絶縁層３９の材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
【００８６】
第２絶縁層３９として粘着性を有するシート状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図２３に示す構造体の上面側にシート状の絶縁樹脂又は異方性導電樹脂を貼り付けることで第２絶縁層３９を形成する。又、第２絶縁層３９としてペースト状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図２３に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂又は異方性導電樹脂を形成し、その後、プリベークして絶縁樹脂又は異方性導電樹脂を半硬化させる。この半硬化した絶縁樹脂又は異方性導電樹脂は、接着性を有する。
【００８７】
第２絶縁層３９は、α線を遮蔽する材料を含んで構成されていることが好ましい。第２絶縁層３９をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板３１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【００８８】
又、第２絶縁層３９として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂やシート状の異方性導電樹脂、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等を用いることが好ましい。
【００８９】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた第２絶縁層３９は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。
【００９０】
第２絶縁層３９は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有してもよい。無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。
【００９１】
第２絶縁層３９のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であることが好ましい。第２絶縁層３９の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、第２絶縁層３９のα線含有量が多く、第２絶縁層３９自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、第２絶縁層３９のα線検出量とは、第２絶縁層３９から放出されるα線の量を測定した値である。第２絶縁層３９のα線検出量は、第２絶縁層３９に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とすることができる。第２絶縁層３９のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。
【００９２】
第２絶縁層３９に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、第２絶縁層３９に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。
【００９３】
このように、第２絶縁層３９は、第２絶縁層３９の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を遮蔽するとともに、第２絶縁層３９自身が発生するα線の量を低減するように構成することが好ましい。
【００９４】
前述のように、第１絶縁層３８及び第２絶縁層３９は、いずれも無機フィラーを含有してもよい（ただし、α線を低減する観点から、第１絶縁層３８は無機フィラーを含有しない場合がある）。第１絶縁層３８の無機フィラーの含有量は、第２絶縁層３９の無機フィラーの含有量よりも少なくすることが好ましい。又、第１絶縁層３８の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、第２絶縁層３９の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。半導体基板３１により近い第１絶縁層３８をこのようにすることで、半導体基板３１に到達するα線の量を可能な限り低減するためである。
【００９５】
第１絶縁層３８の無機フィラーの含有量は、例えば０〜２０ｗｔ％（第１絶縁層３８の重量に対する無機フィラーの重量の比率）とすることができる。第２絶縁層３９の無機フィラーの含有量は、例えば３０〜５０ｗｔ％（第２絶縁層３９の重量に対する無機フィラーの重量の比率）とすることができる。なお、熱膨張率を低くすること、Ｓｉとの熱膨張率のミスマッチによるＳｉウエハの反りを低減すること等の目的を達成するため、第１絶縁層３８及び第２絶縁層３９に含有される無機フィラーの量を共にゼロとすることはできない。しかしながら、第１絶縁層３８に含有される無機フィラーの量をゼロとすることは可能である。これにより、半導体基板３１に到達するα線の量を激減させることができる。熱膨張率を低くする等の目的は、第２絶縁層３９に含有される無機フィラーにより達成される。
【００９６】
次いで、図２５に示す工程では、図２４に示す構造体を加熱した状態で、第２絶縁層３９を第２絶縁層３９の上面３９Ａ側から押圧する（図２５の矢印参照）。これにより、図２４に示す構造体の上面（具体的には、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａ）は、平坦な面になる。すなわち、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａの平坦化処理を一括で同時に行うことができる。
【００９７】
又、図２５に示す構造体を押圧時よりも高い温度で（第２絶縁層３９の硬化温度で）加熱することにより、第２絶縁層３９は硬化する。押圧後の第１絶縁層３８と第２絶縁層３９とを合わせた部分の厚さＴ２は、例えば２０〜５０μｍとすることができる。ただし、この状態では、内部接続端子１２の上面１２Ａには、第２絶縁層３９を構成する材料の一部が付着しており、内部接続端子１２の上面１２Ａは第２絶縁層３９から完全には露出していない。
【００９８】
次いで、図２６に示す工程では、第２絶縁層３９の上面３９Ａにアッシング処理を施すことにより、内部接続端子１２の上面１２Ａを第２絶縁層３９から完全に露出させると共に第２絶縁層３９の上面３９Ａを粗面化する。アッシング処理としては、例えば、Ｏ２プラズマアッシング等を用いることができる。
【００９９】
供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、ＣＦ４、Ｃ２Ｆ６等のＣＦ系ガス等を用いることができる。なお、Ｏ２プラズマアッシングに代えてオゾンアッシング等を用いても構わないが、第２絶縁層３９の材料によっては十分なエッチング特性が得られない場合がある点、又、Ｏ２プラズマアッシングに比べてエッチングレートが劣り生産性が低下する点に注意を要する。
【０１００】
アッシング処理を施された面は、粗面化され微小な凹凸が形成される。図２６に示す工程により、第２絶縁層３９の上面３９Ａを粗面化することにより、後述する図２７の工程において、第２絶縁層３９の上面３９Ａと、第２絶縁層３９の上面３９Ａに形成される第１金属層２６との密着性を高めることができる。又、第２絶縁層３９の上面３９Ａと、後述する図３３に示す工程で形成されるソルダーレジスト１６との密着性を高めることができる。
【０１０１】
なお、第２絶縁層３９の上面３９Ａを粗面化するために、第２絶縁層３９の上面３９Ａに片面が粗面化された銅箔を配設し、圧着処理をした後、銅箔を除去することにより、第２絶縁層３９の上面３９Ａに銅箔の粗面を転写する方法を用いることもできる。しかしながら、この方法では、製造工程が複雑化するとともに、その都度銅箔が廃棄され材料費も増加するため、半導体装置１０の製造コストが増加するという問題が発生する。本実施形態では、第２絶縁層３９の上面３９Ａにアッシング処理を施すことにより第２絶縁層３９の上面３９Ａを粗面化するため、このような問題は発生せず、半導体装置１０の製造コストの増加を抑制することができる。
【０１０２】
次いで、図２７及び図２８に示す工程では、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａに第１金属層２６を形成する。なお、図２８は、図２７の第１金属層２６近傍を拡大した図である。第１金属層２６は、例えば、Ｔｉ膜又はＣｒ膜とＣｕ膜とを第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａに順次積層した構成や、Ｃｕ膜を第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａに形成した構成とすることができる。本実施形態において、第１金属層２６は蒸着法を用いて形成することが特徴である。
【０１０３】
蒸着法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法等の物理蒸着法、メタルＣＶＤ法等の化学蒸着法の何れを用いても構わないが、物理蒸着法を用いることが好ましい。メタル化学蒸着法は、半導体装置の製造用としてはさほど普及しておらず、化学蒸着装置の導入費用等による製造コストの上昇等が問題となるからである。又、物理蒸着法としては、スパッタ法を用いることがより好ましい。半導体装置の製造用として最も汎用性が高く、緻密かつ高純度な金属膜を形成し易いからである。
【０１０４】
以下に物理蒸着法の一種であるスパッタ法を用いて第１金属層２６を構成するＴｉ膜又はＣｒ膜とＣｕ膜とを形成する方法について具体的に説明する。第１金属層２６をＴｉ膜とＣｕ膜とから構成する場合には、始めに、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａに、Ｔｉをターゲットとしてスパッタリングを行いＴｉ膜を形成し、次いで、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成する。なお、第２絶縁層３９の上面３９ＡへＴｉのスパッタリングを行う前に第２絶縁層３９の上面３９ＡとＴｉとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってもよい。
【０１０５】
逆スパッタリング並びにＴｉ及びＣｕのスパッタリングは、同一のスパッタ装置を用いて連続的に行うことが可能である。Ｔｉ膜の厚さは０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さは０．２μｍ以上１．５μｍ以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Ｔｉ膜及びＣｕ膜の厚さを前述の範囲内とすることにより、第２絶縁層３９の上面３９ＡとＴｉ膜、Ｔｉ膜とＣｕ膜、Ｃｕ膜と配線パターン１４との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【０１０６】
ただし、第２絶縁層３９を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｔｉ膜を形成せずに第２絶縁層３９の上面３９Ａに直接Ｃｕ膜を形成しても第２絶縁層３９の上面３９ＡとＣｕ膜との間に高い密着性が得られるものも存在する。第２絶縁層３９を構成する材料としてこのような材料を使用する場合には、第２絶縁層３９の上面３９Ａに図２６に示すアッシング処理を施した後に、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成することができる。又、第２絶縁層３９の上面３９Ａに図２６に示すアッシング処理を施した後に、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってからＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成しても構わない。
【０１０７】
すなわち、第２絶縁層３９を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｕ膜を形成する前に第２絶縁層３９の上面３９ＡにＴｉをターゲットとしてスパッタリングを行いＴｉ膜を形成する工程や、第２絶縁層３９の上面３９ＡへＴｉのスパッタリングを行う前に第２絶縁層３９の上面３９ＡとＴｉとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行う工程を削除することができる。
【０１０８】
第１金属層２６をＣｒ膜とＣｕ膜とから構成する場合には、始めに、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａに、Ｃｒをターゲットとしてスパッタリングを行いＣｒ膜を形成し、続いてＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成する。なお、第２絶縁層３９の上面３９ＡへＣｒのスパッタリングを行う前に第２絶縁層３９の上面３９ＡとＣｒとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってもよい。
【０１０９】
Ｃｒ膜及びＣｕ膜は、同一のスパッタ装置を用いて連続的に形成することが可能である。Ｃｒ膜の厚さは０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さは０．２μｍ以上１．５μｍ以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Ｃｒ膜及びＣｕ膜の厚さを前述の範囲内とすることにより、第２絶縁層３９の上面３９ＡとＣｒ膜、Ｃｒ膜とＣｕ膜、Ｃｕ膜と配線パターン１４との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【０１１０】
ただし、第２絶縁層３９を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｒ膜を形成せずに第２絶縁層３９の上面３９Ａに直接Ｃｕ膜を形成しても第２絶縁層３９の上面３９ＡとＣｕ膜との間に高い密着性が得られるものも存在する。第２絶縁層３９を構成する材料としてこのような材料を使用する場合には、第２絶縁層３９の上面３９Ａに図２６に示すアッシング処理を施した後に、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成することができる。又、第２絶縁層３９の上面３９Ａに図２６に示すアッシング処理を施した後に、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってからＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成しても構わない。
【０１１１】
すなわち、第２絶縁層３９を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｕ膜を形成する前に第２絶縁層３９の上面３９ＡにＣｒをターゲットとしてスパッタリングを行いＣｒ膜を形成する工程や、第２絶縁層３９の上面３９ＡへＣｒのスパッタリングを行う前に第２絶縁層３９の上面３９ＡとＣｒとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行う工程を削除することができる。
【０１１２】
このように、第１の実施の形態では、第１金属層２６（Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造）をスパッタ法等の蒸着法を用いて形成する。このため、第２絶縁層３９の上面３９Ａから露出した内部接続端子１２の上面１２ＡとＴｉ膜、Ｃｒ膜又はＣｕ膜とは金属結合をする。又、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造の場合には、Ｔｉ膜又はＣｒ膜の上部に形成されるＣｕ膜もスパッタ法を用いて形成されるため、Ｔｉ膜又はＣｒ膜とＣｕ膜とは金属結合をする。
【０１１３】
よって、従来のような圧接や導電性ペーストを用いた接合方法に比べ、内部接続端子１２の上面１２Ａと第１金属層２６とを強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【０１１４】
ところで、第１の実施の形態では、樹脂等から構成される第２絶縁層３９の上面３９Ａに、第１金属層２６を介して第２金属層２７をスパッタ法等の蒸着法により形成する。よって、第２絶縁層３９の上面３９Ａに密着金属層としての第１金属層２６を形成し密着性を高めているが、第１金属層２６との密着信頼性が懸念される。しかしながら、第１の実施の形態では、前述の図２６に示す工程により、第２絶縁層３９の上面３９Ａは粗面化され微小な凹凸が形成されているため、第２絶縁層３９の上面３９Ａと第１金属層２６との密着信頼性に問題は生じない。つまり、第２絶縁層３９の上面３９Ａに形成された微細な凹凸によるアンカー効果及び第１金属層２６を形成するという二重の対策を講じている。
【０１１５】
第２絶縁層３９の上面３９Ａと第１金属層２６との密着信頼性に関して、第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合を例にとり、図２８を参照しながら説明をする。図２８において、２９は第１金属層２６を構成するＴｉ膜又はＣｒ膜を、２９ＡはＴｉ膜又はＣｒ膜の上面を、３０は第１金属層２６を構成するＣｕ膜を示している。
【０１１６】
前述の図２６に示す工程により、第２絶縁層３９の上面３９Ａは粗面化され、図２８に示すような微小な凹凸が形成される。微小な凹凸が形成された第２絶縁層３９の上面３９ＡにＴｉ膜又はＣｒ膜２９がスパッタ法等の蒸着法により形成されるため、Ｔｉ膜又はＣｒ膜２９は微小な凹凸に食い込んだ状態となり、第２絶縁層３９の上面３９ＡとＴｉ膜又はＣｒ膜２９との間には、いわゆるアンカー効果が発生する。
【０１１７】
これにより、第２絶縁層３９が樹脂等であっても、第２絶縁層３９の上面３９ＡにＴｉ膜又はＣｒ膜２９を確実に形成することができる。よって、Ｔｉ膜又はＣｒ膜２９の第２絶縁層３９の上面３９Ａからの剥離を防止することができ、半導体装置１０の信頼性を高めることができる。Ｔｉ膜又はＣｒ膜２９を用いることと第２絶縁層３９の上面３９Ａに形成された微細な凹凸によるアンカー効果との二重の対策により、密着信頼性を確実なものとしている。
【０１１８】
又、図２８に示すように、微小な凹凸が形成された第２絶縁層３９の上面３９Ａは、その上部に形成されるＴｉ膜又はＣｒ膜２９の上面２９Ａにも履歴され、Ｔｉ膜又はＣｒ膜２９の上面２９Ａも粗面化され、微小な凹凸が形成される。このため、Ｔｉ膜又はＣｒ膜２９とＴｉ膜又はＣｒ膜２９の上面２９Ａに形成されるＣｕ膜３０との間にもアンカー効果が生じ、Ｔｉ膜又はＣｒ膜２９とＣｕ膜３０との密着性を高めることができる。更に、後述するレジスト膜２８とＣｕ膜３０との密着性も高めることができ、配線パターン１４形成時のエッチング不良も防ぐことができる。
【０１１９】
第１金属層２６をＴｉ膜又はＣｒ膜２９と、Ｃｕ膜３０とを積層した構成とする理由は、第１金属層２６を給電層として用いるためである。Ｔｉ膜又はＣｒ膜２９は、第２絶縁層３９を構成する材料との密着性が高い（密着金属層として用いられる）。しかしながら、Ｔｉ膜又はＣｒ膜２９だけでは電気抵抗が高く、給電層として用いるには適さない。Ｔｉ膜又はＣｒ膜２９に、電気抵抗（シート抵抗）の低いＣｕ膜３０を積層することにより、第１金属層２６の電気抵抗を低くすることが可能となり、第１金属層２６を給電層として用いることができる。
【０１２０】
次いで、図２９に示す工程では、図２７に示す構造体の上面（第１金属層２６の上面２６Ａ）を覆うように、例えば、第１金属層２６を給電層として、電解めっき法等により第２金属層２７を形成する。第２金属層２７としては、例えば、Ｃｕ等を用いることができる。第２金属層２７の厚さＴ７は、例えば、１０μｍとすることができる。
【０１２１】
次いで、図３０に示す工程では、第２金属層２７の上面２７Ａにレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の第２金属層２７の上部２７Ａにレジスト膜２８を形成する。
【０１２２】
次いで、図３１に示す工程では、レジスト膜２８をマスクとして第２金属層２７及び第１金属層２６をエッチングし、レジスト膜２８が形成されていない部分の第１金属層２６及び第２金属層２７を除去することで、配線パターン１４を形成する。
【０１２３】
次いで、図３２に示す工程では、図３１に示すレジスト膜２８を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の上面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。
【０１２４】
次いで、図３３に示す工程では、配線パターン１４と第２絶縁層３９とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域１４Ａに対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域１４Ａを露出する開口部を有するソルダーレジスト１６を形成する。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【０１２５】
次いで、図３４に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板３１の厚さＴ１は、例えば、５０μｍ〜５００μｍとすることができる。なお、図３４に示す工程は削除される場合もある。
【０１２６】
次いで、図３５に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する。外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。理由は、前述の通りである。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。なお、図３４に示す工程と図３５に示す工程とは、順番を入れ替えても構わない。その際は、外部接続端子１７の高さを吸収できるバックグラインドテープを形成し、半導体基板３１の裏面の研磨を行う。
【０１２７】
次いで、図３６に示す工程では、スクライブ領域Ｂに対応する部分のソルダ−レジスト１６、第１絶縁層３８、第２絶縁層３９及び半導体基板を基板切断位置Ｃに沿って切断することで、個片化された複数の半導体装置１０が製造される。なお、半導体基板２１は、半導体基板３１が切断されたものである。個片化された半導体装置１０の外縁部には切り欠き部３６Ｘが形成される。切り欠き部３６Ｘは、溝部３６を中央部近傍で切断することにより形成されたものである。半導体基板等の切断は、例えば、スクライブ領域Ｂの幅（溝部３６の幅）よりも幅の狭いダイシングブレードを用いたダイシング等によって行う。
【０１２８】
以上のように、第１の実施の形態に係る半導体装置及びその製造方法によれば、ブラスト処理により表面に微小な凹凸が形成されている切り欠き部３６Ｘ（溝部３６）を設けることにより、第１絶縁層３８と切り欠き部３６Ｘ（溝部３６）との間にアンカー効果が生じて第１絶縁層３８と切り欠き部３６Ｘ（溝部３６）との密着性が向上し、第１絶縁層３８が切り欠き部３６Ｘ（溝部３６）から剥離することを防止できる。すなわち、第１絶縁層３８が半導体チップ１１から剥離することを防止できる。
【０１２９】
又、絶縁層を第１絶縁層３８及び第２絶縁層３９の２層構成とし、半導体基板２１（半導体基板３１）に近い側の第１絶縁層３８において、半導体基板２１（半導体基板３１）から遠い側の第２絶縁層３９に比べて、無機フィラーの含有量を少なく（ゼロも可能）することにより、半導体基板２１（半導体基板３１）に到達するα線の量を激減させることができる。
【０１３０】
又、第１絶縁層３８及び第２絶縁層３９を、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成し、第１絶縁層３８に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）を、第２絶縁層３９に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）よりも多くすることにより、半導体基板２１（半導体基板３１）に到達するα線の量を激減させることができる。
【０１３１】
又、内部接続端子１２を第２絶縁層３９のみで覆う構造とすることにより、内部接続端子１２に局所的な応力がかかることを防止することが可能となり、内部接続端子１２にクラックが発生することを防止できる。
【０１３２】
又、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６を用いることにより、ソルダーレジスト１６自身がα線を発生することを防止できる。
【０１３３】
又、外部接続端子１７の材料として、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることにより、外部接続端子１７自身が発生するα線の量（α線検出量）を低減することができる。
【０１３４】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された第１絶縁層３８及び第２絶縁層３９、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１（半導体基板３１）へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【０１３５】
又、第１絶縁層３８及び第２絶縁層３９を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。
【０１３６】
又、第２絶縁層３９の上面３９Ａにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに第２絶縁層３９の上面３９Ａを粗面化することが可能となり、半導体装置１０の製造コストの増加を抑制することができる。
【０１３７】
又、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａにスパッタ法等の蒸着法により第１金属層２６を形成するため、内部接続端子１２の上面１２Ａと第１金属層２６とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【０１３８】
又、第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１金属層２６を構成するＴｉ膜の厚さを０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下、又は、第１金属層２６を構成するＣｒ膜の厚さを０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下とすることにより、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａと第１金属層２６、及び、第１金属層２６と第２金属層２７との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【０１３９】
〈第１の実施の形態の変形例〉
図３７は、第１の実施の形態の変形例に係る半導体装置を例示する断面図である。図３７に示す半導体装置４０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３７を参照するに、第１の実施の形態の変形例に係る半導体装置４０は、第１絶縁層３８が切り欠き部３６Ｘの形成されている領域のみに形成されており、外部接続端子１７が形成されている部分の直下の領域には形成されていない点を除いて、半導体装置１０と同様に構成される。
【０１４０】
半導体集積回路２２がα線により誤動作することが問題とならないようなデバイスの場合には、半導体装置４０のように、第１絶縁層３８を切り欠き部３６Ｘの形成されている領域のみに形成してもよい。半導体装置４０は、半導体装置１０と同様の方法により製造することができる。
【０１４１】
以上のように、第１の実施の形態の変形例に係る半導体装置及びその製造方法によれば、第１の実施の形態に係る半導体装置及びその製造方法と同様の効果を奏する。
【０１４２】
〈第２の実施の形態〉
図３８は、第２の実施の形態に係る半導体装置を例示する断面図である。図３８に示す半導体装置５０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３８を参照するに、第２の実施の形態に係る半導体装置５０は、第１の実施の形態に係る半導体装置１０に設けられた配線パターン１４の代わりに、配線パターン４１を設けた以外は半導体装置１０と同様に構成される。配線パターン４１は、第１金属層２６と第３金属層４３とから構成されている。
【０１４３】
第１の実施の形態に係る半導体装置１０における配線パターン１４は、サブトラクティブ法により形成したが、第２の実施の形態では、半導体装置５０における配線パターン４１を、セミアディティブ法により形成する例を示す。
【０１４４】
図３９〜図４２は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。図３９〜図４２において、図３８に示す半導体装置５０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３９〜図４２を参照して、第２の実施の形態に係る半導体装置５０の製造方法について説明する。始めに、第１の実施の形態で説明した図１４〜図２７に示す工程と同様な処理を行うことにより、図２７に示す構造体を形成する。
【０１４５】
次いで、図３９に示す工程では、第１金属層２６の上面２６Ａにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部４２Ａを有するレジスト膜４２を形成する。次いで、図４０に示す工程では、第１金属層２６を給電層として、電解めっき法により、開口部４２Ａに第３金属層４３を形成する。第１金属層２６と第３金属層４３とは、電気的に接続される。第３金属層４３としては、例えば、Ｃｕ等を用いることができる。又、第３金属層４３の厚さＴ８は、例えば、５μｍ〜２０μｍとすることができる。
【０１４６】
次いで、図４１に示す工程では、図４０に示すレジスト膜４２を除去する。次いで、図４２に示す工程では、第３金属層４３が形成されていない領域の第１金属層２６をエッチングによって除去することで、第１金属層２６と第３金属層４３とからなる配線パターン４１が形成される。
【０１４７】
図３９〜図４２に示すように、第２の実施の形態では、配線パターン４１をセミアディティブ法により形成する例を示した。次いで、第１の実施の形態で説明した図３３〜図３６に示す工程と同様な処理を行うことにより、図３８に示す半導体装置５０が製造される。
【０１４８】
以上のように、第２の実施の形態に係る半導体装置及びその製造方法によれば、第１の実施の形態に係る半導体装置及びその製造方法と同様に、ブラスト処理により表面に微小な凹凸が形成されている切り欠き部３６Ｘ（溝部３６）を設けることにより、第１絶縁層３８と切り欠き部３６Ｘ（溝部３６）との間にアンカー効果が生じて第１絶縁層３８と切り欠き部３６Ｘ（溝部３６）との密着性が向上し、第１絶縁層３８が切り欠き部３６Ｘ（溝部３６）から剥離することを防止できる。すなわち、第１絶縁層３８が半導体チップ１１から剥離することを防止できる。
【０１４９】
又、絶縁層を第１絶縁層３８及び第２絶縁層３９の２層構成とし、半導体基板２１（半導体基板３１）に近い側の第１絶縁層３８において、半導体基板２１（半導体基板３１）から遠い側の第２絶縁層３９に比べて、無機フィラーの含有量を少なく（ゼロも可能）することにより、半導体基板２１（半導体基板３１）に到達するα線の量を激減させることができる。
【０１５０】
又、第１絶縁層３８及び第２絶縁層３９を、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成し、第１絶縁層３８に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）を、第２絶縁層３９に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）よりも多くすることにより、半導体基板２１（半導体基板３１）に到達するα線の量を激減させることができる。
【０１５１】
又、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６を用いることにより、ソルダーレジスト１６自身がα線を発生することを防止できる。
【０１５２】
又、外部接続端子１７の材料として、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることにより、外部接続端子１７自身が発生するα線の量（α線検出量）を低減することができる。
【０１５３】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された第１絶縁層３８及び第２絶縁層３９、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１（半導体基板３１）へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【０１５４】
又、第１絶縁層３８及び第２絶縁層３９を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置５０の誤動作を防止することができる。
【０１５５】
又、第２絶縁層３９の上面３９Ａにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに第２絶縁層３９の上面３９Ａを粗面化することが可能となり、半導体装置５０の製造コストの増加を抑制することができる。
【０１５６】
又、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａにスパッタ法等の蒸着法により第１金属層２６を形成するため、内部接続端子１２の上面１２Ａと第１金属層２６とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【０１５７】
又、第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１金属層２６を構成するＴｉ膜の厚さを０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下、又は、第１金属層２６を構成するＣｒ膜の厚さを０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下とすることにより、第２絶縁層３９の上面３９Ａ及び内部接続端子１２の上面１２Ａと第１金属層２６、及び、第１金属層２６と第３金属層４３との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【０１５８】
又、配線パターン４１は、セミアディティブ法により形成されるため、配線パターン４１の寸法精度を向上させることができ、パターンの微細化（例えばＬ／Ｓ＝５／５μｍ）が可能となる。
【０１５９】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【０１６０】
例えば、絶縁層を３層以上から構成することも可能である。その場合には、半導体基板により近い絶縁層において、無機フィラーの含有量を少なく（ゼロも可能）し、ポリイミド等の含有量を多くすることにより、半導体基板に到達するα線の量を激減させることができる。
【０１６１】
又、図１４に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板３１を用いる例を示した。しかしながら、半導体基板には、必ずしも複数の半導体チップが形成されなくてもよく、１枚の半導体基板に１つの半導体チップが形成される形態でも構わない。
【符号の説明】
【０１６２】
１０，４０，５０  半導体装置
１１  半導体チップ
１２  内部接続端子
１２Ａ，２６Ａ，２７Ａ，２９Ａ，３９Ａ  上面
１４，４１  配線パターン
１４Ａ，４１Ａ  外部接続端子配設領域
１６  ソルダーレジスト
１７  外部接続端子
２１，３１  半導体基板
２２  半導体集積回路
２３  電極パッド
２４  保護膜
２６  第１金属層
２７  第２金属層
２８，３５，４２  レジスト膜
２９  第１金属層２６を構成するＴｉ膜又はＣｒ膜
３０  第１金属層２６を構成するＣｕ膜
３６  溝部
３６Ｘ  切り欠き部
３７  スクリーンマスク
３８  第１絶縁層
３９  第２絶縁層
４２Ａ  開口部
４３  第３金属層
Ａ  半導体装置形成領域
Ｂ  スクライブ領域
Ｃ  基板切断位置
Ｔ1〜Ｔ８  厚さ
Ｈ１  高さ
【図１】
2011091267.tif 000003
【図２】
2011091267.tif 000004
【図３】
2011091267.tif 000005
【図４】
2011091267.tif 000006
【図５】
2011091267.tif 000007
【図６】
2011091267.tif 000008
【図７】
2011091267.tif 000009
【図８】
2011091267.tif 000010
【図９】
2011091267.tif 000011
【図１０】
2011091267.tif 000012
【図１１】
2011091267.tif 000013
【図１２】
2011091267.tif 000014
【図１３】
2011091267.tif 000015
【図１４】
2011091267.tif 000016
【図１５】
2011091267.tif 000017
【図１６】
2011091267.tif 000018
【図１７】
2011091267.tif 000019
【図１８】
2011091267.tif 000020
【図１９】
2011091267.tif 000021
【図２０】
2011091267.tif 000022
【図２１】
2011091267.tif 000023
【図２２】
2011091267.tif 000024
【図２３】
2011091267.tif 000025
【図２４】
2011091267.tif 000026
【図２５】
2011091267.tif 000027
【図２６】
2011091267.tif 000028
【図２７】
2011091267.tif 000029
【図２８】
2011091267.tif 000030
【図２９】
2011091267.tif 000031
【図３０】
2011091267.tif 000032
【図３１】
2011091267.tif 000033
【図３２】
2011091267.tif 000034
【図３３】
2011091267.tif 000035
【図３４】
2011091267.tif 000036
【図３５】
2011091267.tif 000037
【図３６】
2011091267.tif 000038
【図３７】
2011091267.tif 000039
【図３８】
2011091267.tif 000040
【図３９】
2011091267.tif 000041
【図４０】
2011091267.tif 000042
【図４１】
2011091267.tif 000043
【図４２】
2011091267.tif 000044