(57)【要約】【課題】実装費の低減化と、実装の信頼性の向上を図ることが可能な半導体装置を提供する。【解決手段】このＩＣ１０は、それぞれＨＤＭＩポートＰ１〜Ｐ３に対応して設けられたバンクＢ１〜Ｂ３と、バンク選択信号に従ってバンクＢ１〜Ｂ３のうちのいずれかのバンクを選択し、選択したバンクにＥＤＩＤ情報を書き込む制御部３３と、それぞれＨＤＭＩポートＰ１〜Ｐ３に対応して設けられ、各々が、対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートに出力する３つの制御部３０〜３２とを備える。したがって、１つのＩＣ１０で３個のＥＤＩＤ情報を格納できる。【選択図】図３
2011109177.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（ただし、Ｎは２以上の整数である）のＨＤＭＩポートを備えた画像表示装置において、それぞれ前記Ｎ個のＨＤＭＩポートに対応するＮ個のＥＤＩＤ情報を記憶する半導体装置であって、
それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられたＮ個のバンクと、
外部から与えられたバンク選択信号に従って前記Ｎ個のバンクのうちのいずれかのバンクを選択し、選択したバンクに外部から与えられたＥＤＩＤ情報を書き込む書込回路と、
それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられ、各々が、外部から対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートを介して外部に出力するＮ個の読出回路とを備える、半導体装置。
【請求項２】
さらに、それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられたＮ個のダイオードを備え、
各ダイオードのアノードは、外部から対応のＨＤＭＩポートの電源端子を介して与えられる外部電源電圧を受け、前記Ｎ個のダイオードのカソードはともに電源ノードに接続され、
前記半導体装置は前記電源ノードに現れる電圧によって駆動される、請求項１に記載の半導体装置。
【請求項３】
さらに、それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられたＮ個のダイオードを備え、
各ダイオードのアノードは、外部から対応のＨＤＭＩポートの電源端子を介して与えられる外部電源電圧を受け、前記Ｎ個のダイオードのカソードはともに電源ノードに接続され、
さらに、前記電源ノードに現れる電圧によって駆動され、一定の内部電源電圧を発生する定電圧源を備え、
前記半導体装置は前記内部電源電圧によって駆動される、請求項１に記載の半導体装置。
【請求項４】
前記書込回路は、
データ書込用の高電圧を発生する高電圧発生回路と、
前記高電圧発生回路で生成された高電圧を選択されたバンクに与える切換回路とを含み、
各バンクは、
各々がデータを記憶する複数のメモリトランジスタと、
前記高電圧発生回路から前記切換回路を介して与えられた高電圧を選択されたメモリトランジスタに与えるデコーダとを含む、請求項１から請求項３までのいずれかに記載の半導体装置。
【請求項５】
Ｎ個（ただし、Ｎは２以上の整数である）のＨＤＭＩポートを備えた画像表示装置であって、
それぞれ前記Ｎ個のＨＤＭＩポートに対応するＮ個のＥＤＩＤ情報を記憶する半導体装置を備え、
前記半導体装置は、
それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられたＮ個のバンクと、
外部から与えられたバンク選択信号に従って前記Ｎ個のバンクのうちのいずれかのバンクを選択し、選択したバンクに外部から与えられたＥＤＩＤ情報を書き込む書込回路と、
それぞれ前記Ｎ個のＨＤＭＩポートに対応して設けられ、各々が、外部から対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートを介して外部に出力するＮ個の読出回路とを含む、画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびそれを用いた画像表示装置に関し、特に、ＨＤＭＩ（High Definition Multimedea Interface)ポートを備えた画像表示装置においてＥＤＩＤ(Extended Display Identification Data)情報を記憶する半導体装置と、それを用いた画像表示装置に関する。
【背景技術】
【０００２】
近年、テレビ受信機のような画像表示装置には、複数のＨＤＭＩポートが設けられている。各ＨＤＭＩポートには、ケーブルを介して、テレビゲーム機、ビデオプレーヤ、ＤＶＤ（Digital Versatile Disc)デッキ、パーソナルコンピュータなどの映像出力装置のＨＤＭＩポートが接続される。
【０００３】
画像表示装置には、各ＨＤＭＩポートに対応して設けられた不揮発性メモリが内蔵されており、各不揮発性メモリには画像表示装置のメーカ情報、機種情報などを含むＥＤＩＤ情報が書き込まれている。画像表示装置に接続された映像出力装置は、ＨＤＭＩポートを介して不揮発性メモリからＥＤＩＤ情報を読み取り、画像表示装置で表示可能な出力フォーマットで映像信号を画像表示装置に供給する（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１００２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の画像表示装置では、各ＨＤＭＩポート毎に不揮発性メモリを設けていたので、複数の不揮発性メモリを実装する必要があり、実装費が高く、実装の信頼性が低いと言う問題があった。
【０００６】
それゆえに、この発明の主たる目的は、実装費の低減化と、実装の信頼性の向上を図ることが可能な半導体装置およびそれを用いた画像表示装置を提供することである。
【課題を解決するための手段】
【０００７】
この発明に係る半導体装置は、Ｎ個（ただし、Ｎは２以上の整数である）のＨＤＭＩポートを備えた画像表示装置において、それぞれＮ個のＨＤＭＩポートに対応するＮ個のＥＤＩＤ情報を記憶する半導体装置であって、それぞれＮ個のＨＤＭＩポートに対応して設けられたＮ個のバンクと、外部から与えられたバンク選択信号に従ってＮ個のバンクのうちのいずれかのバンクを選択し、選択したバンクに外部から与えられたＥＤＩＤ情報を書き込む書込回路と、それぞれＮ個のＨＤＭＩポートに対応して設けられ、各々が、外部から対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートを介して外部に出力するＮ個の読出回路とを備えたものである。
【０００８】
好ましくは、さらに、それぞれＮ個のＨＤＭＩポートに対応して設けられたＮ個のダイオードを備え、各ダイオードのアノードは、外部から対応のＨＤＭＩポートの電源端子を介して与えられる外部電源電圧を受け、Ｎ個のダイオードのカソードはともに電源ノードに接続され、半導体装置は電源ノードに現れる電圧によって駆動される。
【０００９】
また好ましくは、さらに、それぞれＮ個のＨＤＭＩポートに対応して設けられたＮ個のダイオードを備え、各ダイオードのアノードは、外部から対応のＨＤＭＩポートの電源端子を介して与えられる外部電源電圧を受け、Ｎ個のダイオードのカソードはともに電源ノードに接続される。半導体装置は、さらに、電源ノードに現れる電圧によって駆動され、一定の内部電源電圧を発生する定電圧源を備え、半導体装置は内部電源電圧によって駆動される。
【００１０】
また好ましくは、書込回路は、データ書込用の高電圧を発生する高電圧発生回路と、高電圧発生回路で生成された高電圧を選択されたバンクに与える切換回路とを含み、各バンクは、各々がデータを記憶する複数のメモリトランジスタと、高電圧発生回路から切換回路を介して与えられた高電圧を選択されたメモリトランジスタに与えるデコーダとを含む。
【００１１】
また、この発明に係る画像表示装置は、Ｎ個（ただし、Ｎは２以上の整数である）のＨＤＭＩポートを備えた画像表示装置であって、それぞれＮ個のＨＤＭＩポートに対応するＮ個のＥＤＩＤ情報を記憶する半導体装置を備え、半導体装置は、それぞれＮ個のＨＤＭＩポートに対応して設けられたＮ個のバンクと、外部から与えられたバンク選択信号に従ってＮ個のバンクのうちのいずれかのバンクを選択し、選択したバンクに外部から与えられたＥＤＩＤ情報を書き込む書込回路と、それぞれＮ個のＨＤＭＩポートに対応して設けられ、各々が、外部から対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートを介して外部に出力するＮ個の読出回路とを含むものである。
【発明の効果】
【００１２】
この発明に係る半導体装置では、それぞれＮ個のＨＤＭＩポートに対応して設けられたＮ個のバンクと、外部から与えられたバンク選択信号に従ってＮ個のバンクのうちのいずれかのバンクを選択し、選択したバンクに外部から与えられたＥＤＩＤ情報を書き込む書込回路と、それぞれＮ個のＨＤＭＩポートに対応して設けられ、各々が、外部から対応のＨＤＭＩポートを介して与えられた読出指示信号に応答して対応のバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報を対応のＨＤＭＩポートを介して外部に出力するＮ個の読出回路とが設けられる。したがって、１つの半導体装置で複数のＥＤＩＤ情報を記憶するので、半導体装置の実装費の低減化と、実装の信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の一実施の形態によるテレビ受信機の構成および使用方法を示すブロック図である。
【図２】図１に示したテレビ受信機の構成を示すブロック図である。
【図３】図２に示したＩＣの構成を示す回路ブロック図である。
【図４】図３に示した高電圧発生部の構成を示す回路ブロック図である。
【図５】図３に示したバンクの構成を示す回路ブロック図である。
【発明を実施するための形態】
【００１４】
本実施の形態のテレビ受信機１は、図１に示すように、複数（図では３つ）のＨＤＭＩポートＰ１〜Ｐ３を備えている。一方、映像出力装置２〜４には、それぞれＨＤＭＩポートＰ１１〜Ｐ１３が設けられている。ＨＤＭＩポートＰ１〜Ｐ３は、それぞれケーブルＣ１〜Ｃ３を介してＨＤＭＩポートＰ１１〜Ｐ１３に接続される。ＨＤＭＩポートＰ１〜Ｐ３，Ｐ１１〜Ｐ１３の各々は複数の端子を含み、ケーブルＣ１〜Ｃ３の各々は複数の配線を含む。これにより、テレビ受信機１と映像出力装置２〜４の各々との間で、ＨＤＭＩ仕様の信号の授受が可能となっている。
【００１５】
テレビ受信機１は、図２に示すように、ＨＤＭＩポートＰ１〜Ｐ３、ＩＣ（半導体集積回路装置）１０、信号処理部１１〜１３、セレクタ１４、ディスプレイ１５、操作部１６、および制御部１７を備える。ＩＣ１０は、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory)であり、データの消去および書き換えが可能な不揮発性メモリである。ＩＣ１０には、それぞれＨＤＭＩポートＰ１〜Ｐ３に対応する第１〜第３のＥＤＩＤ情報が格納されている。
【００１６】
信号処理部１１〜１３は、それぞれ映像出力装置２〜４からＨＤＭＩポートＰ１〜Ｐ３を介して供給されたデータ信号を映像信号などに変換する。セレクタ１４は、信号処理部１１〜１３の出力信号のうちのいずれかの信号を選択し、選択した信号をディスプレイ１５に与える。ディスプレイ１５は、セレクタ１４からの信号に基づいて映像を表示する。
【００１７】
操作部１６は、電源のオン／オフ、チャンネルの選択、映像出力装置２〜４の選択、ボリュームの調整などに使用される。制御部１７は、操作部１６からの信号に従って、テレビ受信機１全体を制御する。また、制御部１７は、テレビ受信機１の出荷時に第１〜第３のＥＤＩＤ情報をＩＣ１０に書き込むためにも使用される。
【００１８】
操作部１６を用いてたとえば映像出力装置２が選択されると、映像出力装置２は、ＨＤＭＩポートＰ１を介してＩＣ１０から第１のＥＤＩＤ情報を読み出す。映像出力装置２は、読み出した第１のＥＤＩＤ情報に基づいて、テレビ受信機１で表示可能な出力フォーマットで映像信号などをＨＤＭＩポートＰ１を介してテレビ受信機１に供給する。映像出力装置２からの映像信号などは、信号処理部１１で所定の処理を施され、セレクタ１４を介してディスプレイ１５に供給される。ディスプレイ１５には、映像信号に基づいた映像が表示される。
【００１９】
ＩＣ１０は、図３に示すように、端子Ｔ１〜Ｔ１４、ダイオードＤ０〜Ｄ３、電圧検知回路２０、定電圧源２１、低電圧検出回路２２、信号入出力回路（Ｉ／Ｏ）２３〜２５，３６、レベルシフタ２６〜２８，３５、制御部３０〜３３、バンクＢ１〜Ｂ３、高電圧発生部３４、および抵抗素子３７を備える。
【００２０】
端子Ｔ１〜Ｔ３は、それぞれＨＤＭＩポートＰ１〜Ｐ３に含まれる電源端子に接続される。ＨＤＭＩポートＰ１〜Ｐ３がケーブルＣ１〜Ｃ３を介して映像出力装置２〜４に接続されると、映像出力装置２〜４から端子Ｔ１〜Ｔ３に外部電源電圧ＶＣＣ１〜ＶＣＣ３が供給される。外部電源電圧ＶＣＣ１〜ＶＣＣ３は、それぞれ信号入出力回路２３〜２５に駆動電圧として供給される。端子Ｔ１０には、テレビ受信機１内で生成された外部電源電圧ＶＣＣ０が印加される。外部電源電圧ＶＣＣ０は、信号入出力回路３６に駆動電圧として供給される。また、外部電源電圧ＶＣＣ０は、制御部１７に駆動電圧として供給されている。
【００２１】
電圧検知回路２０は、端子Ｔ１〜Ｔ３，Ｔ１０のうちの少なくとも１つの端子に外部電源電圧が印加された場合は、制御信号ＥＮを活性化レベルの「Ｈ」レベルにし、端子Ｔ１〜Ｔ３，Ｔ１０のいずれにも外部電源電圧が印加されていない場合は、制御信号ＥＮを非活性化レベルの「Ｌ」レベルにする。制御信号ＥＮが活性化レベルの「Ｈ」レベルにされると信号入出力回路２３〜２５，３６が活性化され、制御信号ＥＮが非活性化レベルの「Ｌ」レベルにされると信号入出力回路２３〜２５，３６が非活性化される。
【００２２】
ダイオードＤ０〜Ｄ３のアノードは、それぞれ端子Ｔ１０，Ｔ１〜Ｔ３に接続され、それらのカソードはともに定電圧源２１の入力ノード２１ａに接続される。ダイオードＤ０〜Ｄ３により、ある端子（たとえばＴ１）から供給された電源電流が他の端子（たとえばＴ２）に逆流することが防止される。端子Ｔ１〜Ｔ３，Ｔ１０に印加された電源電圧のうちの最も高い電圧が定電圧源２１の入力ノード２１ａに印加される。定電圧源２１は、入力ノード２１ａに印加された電源電圧によって駆動され、一定の内部電源電圧ＶＣＣｏｕｔを生成して出力ノード２１ｂに出力する。
【００２３】
定電圧源２１で生成された内部電源電圧ＶＣＣｏｕｔは、端子Ｔ１１に供給されるとともに、図中の破線で囲まれた領域Ａの回路（レベルシフタ２６〜２８，３５、制御部３０〜３３、バンクＢ１〜Ｂ３、および高電圧発生部３４）に駆動電圧として供給される。端子Ｔ１１には、内部電源電圧ＶＣＣｏｕｔを安定化させるためのコンデンサ３８の一方端子が接続される。コンデンサ２８の他方端子は接地される。低電圧検出回路２２は、内部電源電圧ＶＣＣｏｕｔが所定の電圧よりも低い場合は、誤動作が発生する可能性があるので、制御部３３を非活性化させる。
【００２４】
抵抗素子３７は、端子Ｔ１２と接地電圧ＧＮＤのラインとの間に接続される。端子Ｔ１２には、制御部１７から制御信号ＷＰＢが与えられる。制御信号ＷＰＢが「Ｈ」レベルにされると、制御部３０〜３２が非活性化されるとともに、制御部３３が動作可能となる。また、制御信号ＷＢＰが「Ｌ」レベルにされると、制御部３３が非活性化されるとともに、制御部３０〜３２が動作可能となる。
【００２５】
端子Ｔ４，Ｔ６，Ｔ８は、それぞれＨＤＭＩポートＰ１〜Ｐ３に含まれるクロック端子に接続されるとともに、それぞれ信号入出力回路２３〜２５に接続される。映像出力装置２〜４から出力されたクロック信号ＳＣＬ１〜ＳＣＬ３は、それぞれ端子Ｔ４，Ｔ６，Ｔ８を介して信号入出力回路２３〜２５に与えられる。
【００２６】
端子Ｔ５，Ｔ７，Ｔ９は、それぞれＨＤＭＩポートＰ１〜Ｐ３に含まれるＥＤＩＤ端子に接続されるとともに、それぞれ信号入出力回路２３〜２５に接続される。映像出力装置２〜４から出力されたシリアルデータ信号ＳＤＡ１〜ＳＤＡ３は、それぞれ端子Ｔ５，Ｔ７，Ｔ９を介して信号入出力回路２３〜２５に与えられる。この場合、シリアルデータ信号ＳＤＡ１〜ＳＤＡ３は、それぞれバンクＢ１〜Ｂ３からの第１〜第３のＥＤＩＤ情報の読出を指示する読出指示信号を含む。
【００２７】
また、信号入出力回路２３〜２５から出力されたシリアルデータ信号ＳＤＡ１〜ＳＤＡ３は、それぞれ端子Ｔ５，Ｔ７，Ｔ９を介して映像出力装置２〜４に与えられる。この場合、シリアルデータ信号ＳＤＡ１〜ＳＤＡ３は、それぞれバンクＢ１〜Ｂ３から読み出された第１〜第３のＥＤＩＤ情報を含む。
【００２８】
信号入出力回路２３は、映像出力装置２から端子Ｔ４，Ｔ５を介して与えられた信号ＳＣＬ１，ＳＤＡ１をレベルシフタ２６を介して制御部３０に伝達するとともに、制御部３０からレベルシフタ２６を介して与えられた信号ＳＤＡ１を端子Ｔ５を介して映像出力装置２に伝達する。
【００２９】
信号入出力回路２４は、映像出力装置３から端子Ｔ６，Ｔ７を介して与えられた信号ＳＣＬ２，ＳＤＡ２をレベルシフタ２７を介して制御部３１に伝達するとともに、制御部３１からレベルシフタ２７を介して与えられた信号ＳＤＡ２を端子Ｔ７を介して映像出力装置３に伝達する。
【００３０】
信号入出力回路２５は、映像出力装置４から端子Ｔ８，Ｔ９を介して与えられた信号ＳＣＬ３，ＳＤＡ３をレベルシフタ２８を介して制御部３２に伝達するとともに、制御部３２からレベルシフタ２８を介して与えられた信号ＳＤＡ３を端子Ｔ９を介して映像出力装置４に伝達する。
【００３１】
レベルシフタ２６は、信号入出力回路２３の出力信号の振幅を外部電源電圧ＶＣＣ１から内部電源電圧ＶＣＣｏｕｔに変換し、変換後の信号を制御部３０に与えるとともに、制御部３０の出力信号の振幅を内部電源電圧ＶＣＣｏｕｔから外部電源電圧ＶＣＣ１に変換し、変換後の信号を信号入出力回路２３に与える。
【００３２】
レベルシフタ２７は、信号入出力回路２４の出力信号の振幅を外部電源電圧ＶＣＣ２から内部電源電圧ＶＣＣｏｕｔに変換し、変換後の信号を制御部３１に与えるとともに、制御部３１の出力信号の振幅を内部電源電圧ＶＣＣｏｕｔから外部電源電圧ＶＣＣ２に変換し、変換後の信号を信号入出力回路２４に与える。
【００３３】
レベルシフタ２８は、信号入出力回路２５の出力信号の振幅を外部電源電圧ＶＣＣ３から内部電源電圧ＶＣＣｏｕｔに変換し、変換後の信号を制御部３２に与えるとともに、制御部３２の出力信号の振幅を内部電源電圧ＶＣＣｏｕｔから外部電源電圧ＶＣＣ３に変換し、変換後の信号を信号入出力回路２５に与える。
【００３４】
制御部３０は、映像出力装置２から端子Ｔ４、信号入出力回路２３、およびレベルシフタ２６を介して与えられるクロック信号ＳＣＬ１に同期して動作する。また、制御部３０は、映像出力装置２から端子Ｔ５、信号入出力回路２３、およびレベルシフタ２６を介して与えられるシリアルデータ信号ＳＤＡ１に含まれる読出指示信号に応答してバンクＢ１から第１のＥＤＩＤ情報を読み出し、その第１のＥＤＩＤ情報をレベルシフタ２６、信号入出力回路２３、および端子Ｔ５を介して映像出力装置２に与える。
【００３５】
制御部３１は、映像出力装置３から端子Ｔ６、信号入出力回路２４、およびレベルシフタ２７を介して与えられるクロック信号ＳＣＬ２に同期して動作する。また、制御部３１は、映像出力装置３から端子Ｔ７、信号入出力回路２４、およびレベルシフタ２７を介して与えられるシリアルデータ信号ＳＤＡ２に含まれる読出指示信号に応答してバンクＢ２から第２のＥＤＩＤ情報を読み出し、その第２のＥＤＩＤ情報をレベルシフタ２７、信号入出力回路２４、および端子Ｔ７を介して映像出力装置３に与える。
【００３６】
制御部３２は、映像出力装置４から端子Ｔ８、信号入出力回路２５、およびレベルシフタ２８を介して与えられるクロック信号ＳＣＬ３に同期して動作する。また、制御部３２は、映像出力装置４から端子Ｔ９、信号入出力回路２５、およびレベルシフタ２８を介して与えられるシリアルデータ信号ＳＤＡ３に含まれる読出指示信号に応答してバンクＢ３から第３のＥＤＩＤ情報を読み出し、その第３のＥＤＩＤ情報をレベルシフタ２８、信号入出力回路２５、および端子Ｔ９を介して映像出力装置４に与える。
【００３７】
端子Ｔ１３は、制御部１７のクロック端子に接続されるとともに、信号入出力回路３６に接続される。制御部１７から出力されたクロック信号ＳＣＬ０は、端子Ｔ１３を介して信号入出力回路３６に与えられる。
【００３８】
端子Ｔ１４は、制御部１７のＥＤＩＤ端子に接続されるとともに、信号入出力回路３６に接続される。制御部１７から出力されたシリアルデータ信号ＳＤＡ０は、端子Ｔ１４を介して信号入出力回路３６に与えられる。書込動作時は、シリアルデータ信号ＳＤＡ０は、バンクＢ１〜Ｂ３のうちのいずれかのバンクを選択するバンク選択信号と、選択したバンクに書き込むべきＥＤＩＤ情報と、選択したバンクへのＥＤＩＤ情報の書込を指示する書込指示信号とを含む。読出動作時は、シリアルデータ信号ＳＤＡ０は、バンクＢ１〜Ｂ３のうちのいずれかのバンクを選択するバンク選択信号を含む。
【００３９】
また、信号入出力回路３６から出力されたシリアルデータ信号ＳＤＡ０は、端子Ｔ１４を介して制御部１７に与えられる。この場合、シリアルデータ信号ＳＤＡ０は、選択されたバンクから読み出されたＥＤＩＤ情報を含む。
【００４０】
信号入出力回路３６は、制御部１７から端子Ｔ１３，Ｔ１４を介して与えられた信号ＳＣＬ０，ＳＤＡ０をレベルシフタ３５を介して制御部３３に伝達するとともに、制御部３３からレベルシフタ３５を介して与えられた信号ＳＤＡ０を端子Ｔ１４を介して制御部１７に伝達する。
【００４１】
レベルシフタ３５は、信号入出力回路３６の出力信号の振幅を外部電源電圧ＶＣＣ０から内部電源電圧ＶＣＣｏｕｔに変換し、変換後の信号を制御部３３に与えるとともに、制御部３３の出力信号の振幅を内部電源電圧ＶＣＣｏｕｔから外部電源電圧ＶＣＣ０に変換し、変換後の信号を信号入出力回路３６に与える。
【００４２】
制御部３３は、制御部１７から端子Ｔ１３、信号入出力回路３６、およびレベルシフタ３５を介して与えられるクロック信号ＳＣＬ０に同期して動作する。また、制御部３３は、制御部１７から端子Ｔ１４、信号入出力回路３６、およびレベルシフタ３５を介して与えられるシリアルデータ信号ＳＤＡ０に含まれるバンク選択信号、ＥＤＩＤ情報、および書込指示信号に従って、選択されたバンクにＥＤＩＤ情報を書き込む。
【００４３】
また、制御部３３は、制御部１７から端子Ｔ１４、信号入出力回路３６、およびレベルシフタ３５を介して与えられるシリアルデータ信号ＳＤＡ０に含まれるバンク選択信号および読出指示信号に従って、選択されたバンクからＥＤＩＤ情報を読み出し、そのＥＤＩＤ情報をレベルシフタ３５、信号入出力回路３６、および端子Ｔ１４を介して制御部１７に与える。
【００４４】
高電圧発生部３４は、図４に示すように、高電圧発生回路４０および切換回路４１を含む。高電圧発生回路４０は、制御部３３によって制御され、書込動作時にデータ書込用の高電圧ＶＨ（たとえば１８Ｖ）を発生する。切換回路４１は、制御部３３によって制御され、高電圧発生回路４０で生成された高電圧ＶＨを制御部３３によって選択された１つのバンクに供給する。
【００４５】
バンクＢ１は、図５に示すように、ｎ個（たとえば、２０００個）のメモリトランジスタＭ１〜Ｍｎと、ｎ個のＮチャネルＭＯＳトランジスタＱ１〜Ｑｎと、デコーダ４２と、読出回路４３を含む。メモリトランジスタＭ１〜Ｍｎの各々は、浮遊ゲートおよび制御ゲートを有し、しきい値電圧のレベル変化によってデータを記憶するものである。浮遊ゲートに電子が注入された場合は、メモリトランジスタＭは比較的高いレベルのしきい値電圧ＶＴＨＨを有し、メモリトランジスタＭはデータ「１」を記憶する。浮遊ゲートから電子が引き抜かれた場合は、メモリトランジスタＭは比較的低いレベルのしきい値電圧ＶＴＨＬを有し、メモリトランジスタＭはデータ「０」を記憶する。
【００４６】
また、メモリトランジスタＭ１〜Ｍｎの制御ゲートおよびソースはデコーダ４２に接続される。トランジスタＱ１〜ＱｎのソースはそれぞれメモリトランジスタＭ１〜Ｍｎのドレインに接続され、それらのゲートおよびドレインはデコーダ４２に接続される。メモリトランジスタＭ１〜Ｍｎの各々には、予め固有のアドレス信号が割当てられている。メモリトランジスタＭ１〜Ｍｎの各々へのデータの書込などはデコーダ４２などによって行なわれる。
【００４７】
デコーダ４２は、高電圧発生部３４からの高電ＶＨを受けるとともに、制御部３０，３３によって制御される。デコーダ４２は、メモリトランジスタＭにデータ「１」を書き込む場合は、制御部３３から与えられるアドレス信号によって指示されたメモリトランジスタ（たとえばＭ１）に対応するトランジスタ（この場合はＱ１）のゲートおよびドレインにそれぞれ「Ｈ」レベルの信号および「Ｌ」レベルの信号を与えてそのトランジスタＱ１をオンさせ、メモリトランジスタＭ１のソースおよびドレインの各々に０Ｖを印加するとともに制御ゲートに高電圧ＶＨを印加する。これにより、メモリトランジスタＭ１の浮遊ゲートに電子が注入されてメモリトランジスタＭ１のしきい値電圧が高レベルになり、メモリトランジスタＭ１にデータ「１」が記憶される。
【００４８】
また、デコーダ４２は、メモリトランジスタＭにデータ「０」を書き込む場合は、制御部３３から与えられるアドレス信号によって指示されたメモリトランジスタ（たとえばＭ１）に対応するトランジスタ（この場合はＱ１）のゲートおよびドレインの各々に高電圧ＶＨを与えてそのトランジスタＱ１をオンさせ、メモリトランジスタＭ１のソースをオープン（ハイ・インピーダンス状態）にするとともに制御ゲートに０Ｖを印加する。これにより、メモリトランジスタＭ１の浮遊ゲートから電子が引き抜かれてメモリトランジスタＭ１のしきい値電圧が低レベルになり、メモリトランジスタＭ１にデータ「０」が記憶される。
【００４９】
また、デコーダ４２は、読出動作時には、制御部３０または３３から与えられるアドレス信号によって指示されたメモリトランジスタ（たとえばＭ１）に対応するトランジスタ（この場合はＱ１）のゲートおよびドレインの各々に「Ｈ」レベルの信号を与えてそのトランジスタＱ１をオンさせ、メモリトランジスタＭ１の制御ゲートに低レベルのしきい値電圧ＶＴＨＬと高レベルのしきい値電圧ＶＴＨＨとの中間のレベルの読出電圧ＶＲを与える。
【００５０】
メモリトランジスタＭ１がデータ「１」を記憶していてメモリトランジスタＭ１のしきい値電圧ＶＴＨＨが読出電圧ＶＲよりも高い場合は、メモリトランジスタＭ１の電流は所定のしきい値電流ＩＴＨよりも小さくなる。逆に、メモリトランジスタＭ１がデータ「０」を記憶していてメモリトランジスタＭ１のしきい値電圧ＶＴＨＬが読出電圧ＶＲよりも低い場合は、メモリトランジスタＭ１の電流はしきい値電流ＩＴＨよりも大きくなる。
【００５１】
換言すると、メモリトランジスタＭ１の制御ゲートに読出電圧ＶＲを印加した場合、メモリトランジスタＭ１の電流がしきい値電流ＩＴＨよりも小さいときはメモリトランジスタＭ１の記憶データは「１」であり、メモリトランジスタＭ１の電流がしきい値電流ＩＴＨよりも大きいときはメモリトランジスタＭ１の記憶データは「０」である。
【００５２】
読出回路４３は、読出動作時に、デコーダ４２によって制御ゲートに読出電圧ＶＲが印加されたメモリトランジスタＭ１に流れる電流としきい値電流ＩＴＨとを比較し、比較結果に応じた論理レベルのデータ信号ＤＯを制御部３０または３３に出力する。
【００５３】
バンクＢ２，Ｂ３の各々も、バンクＢ１と同じ構成である。ただし、バンクＢ２は、制御部３０，３３の代わりに制御部３１，３３によって制御され、バンクＢ３は、制御部３０，３３の代わりに制御部３２，３３によって制御される。
【００５４】
次に、このＩＣ１０の使用方法および動作について説明する。出荷前において、テレビ受信機１の電源がオンされると、制御部１７および端子Ｔ１０に外部電源電圧ＶＣＣ０が印加され、信号入出力回路３６に外部電源電圧ＶＣＣ０が供給されるとともに、電圧検知回路２０によって制御信号ＥＮが活性化レベルの「Ｈ」レベルにされ、信号入出力回路３６が活性化される。また、外部電源電圧ＶＣＣ０はダイオードＤ０を介して定電圧源２１に供給され、定電圧源２１によって内部電源電圧ＶＣＣｏｕｔが生成され、内部電源電圧ＶＣＣｏｕｔはレベルシフタ２６〜２８，３５、制御部３０〜３３、バンクＢ１〜Ｂ３、および高電圧発生部３４に供給される。
【００５５】
また、制御信号ＷＰＢが「Ｈ」レベルにされ、制御部３３が活性化されるとともに、制御部３０〜３２が非活性化される。制御部１７から端子Ｔ１３，Ｔ１４、信号入出力回路３６、およびレベルシフタ３５を介して制御部３３にクロック信号ＳＣＬ０およびシリアルデータ信号ＳＤＡ０が与えられる。制御部３３は、クロック信号ＳＣＬ０に同期して動作し、シリアルデータ信号ＳＤＡ０に従って、バンクＢ１〜Ｂ３に第１〜第３のＥＤＩＤ情報を順次書き込む。このとき、高電圧発生部３４は、バンクＢ１〜Ｂ３に高電圧ＶＨを順次供給する。
【００５６】
第１〜第３のＥＤＩＤ情報のＩＣ１０への書込が終了すると、テレビ受信機１が出荷される。テレビ受信機１を購入した視聴者は、テレビ受信機１のポートＰ１〜Ｐ３を、それぞれケーブルＣ１〜Ｃ３を介して映像出力装置２〜４のポートＰ１１〜Ｐ１３に接続する。
【００５７】
映像出力装置２〜４から端子Ｔ１〜Ｔ３に外部電源電圧ＶＣＣ１〜ＶＣＣ３が印加されると、信号入出力回路２３〜２５に外部電源電圧ＶＣＣ１〜ＶＣＣ３が供給されるとともに、電圧検知回路２０によって制御信号ＥＮが活性化レベルの「Ｈ」レベルにされ、信号入出力回路２３〜２５が活性化される。また、外部電源電圧ＶＣＣ０〜ＶＣＣ３のうちの最も高い電圧がダイオードＤ０，Ｄ１，Ｄ２またはＤ３を介して定電圧源２１に供給され、定電圧源２１によって内部電源電圧ＶＣＣｏｕｔが生成され、内部電源電圧ＶＣＣｏｕｔはレベルシフタ２６〜２８，３５、制御部３０〜３３、バンクＢ１〜Ｂ３、および高電圧発生部３４に供給される。
【００５８】
また、制御信号ＷＢＰが「Ｌ」レベルにされ、制御部３０〜３２が活性化されるとともに、制御部３３が非活性化される。操作部１６によってたとえば映像出力装置２が選択されると、映像出力装置２から端子Ｔ４，Ｔ５、信号入出力回路２３、およびレベルシフタ２６を介して制御部３０にクロック信号ＳＣＬ１およびシリアルデータ信号ＳＤＡ１が与えられる。制御部３０は、クロック信号ＳＣＬ１に同期して動作し、シリアルデータ信号ＳＤＡ１に従って、バンクＢ１から第１のＥＤＩＤ情報を読み出し、その第１のＥＤＩＤ情報をレベルシフタ２６、信号入出力回路２３、および端子Ｔ５を介して映像出力装置２に供給する。
【００５９】
映像出力装置２は、読み出した第１のＥＤＩＤ情報に基づいて、テレビ受信機１で表示可能な出力フォーマットで映像信号などをＨＤＭＩポートＰ１を介してテレビ受信機１に供給する。映像出力装置２からの映像信号などは、信号処理部１１で所定の処理を施され、セレクタ１４を介してディスプレイ１５に供給される。ディスプレイ１５には、映像信号に基づいた映像が表示される。
【００６０】
この実施の形態では、複数のＨＤＭＩポートに対して１つのＩＣ１０を設け、１つのＩＣ１０で複数のＥＤＩＤ情報を記憶する。したがって、各ＨＤＭＩポート毎にＩＣ（不揮発性メモリ）を設けていた従来に比べ、ＩＣの数が少なくて済む。よって、ＩＣの実装費の低減化と、実装の信頼性の向上を図ることができる。
【００６１】
また、映像出力装置２〜４から供給される外部電源電圧ＣＣ１〜ＶＣＣ３を整流するためのダイオードＤ１〜Ｄ３をＩＣ１０に内蔵したので、ダイオードＤ１〜Ｄ３が外付けされていた従来に比べ、実装費の低減化と、実装の信頼性の向上を図ることができる。
【００６２】
また、複数のバンクＢ１〜Ｂ３に共通の書込回路（制御部３３および高電圧発生部３４）を設けたので、各バンク毎に書込回路を設けた場合に比べ、構成の簡単化を図ることができる。
【００６３】
なお、この実施の形態では、ダイオードＤ０〜Ｄ３のカソードに現れる電圧を定電圧源２１によって内部電源電圧ＶＣＣｏｕｔに変換し、その内部電源電圧ＶＣＣｏｕｔによって制御部３０〜３３などを駆動したが、定電圧源２１を除去し、ダイオードＤ０〜Ｄ３のカソードに現れる電圧によって制御部３０〜３３などを駆動することも可能である。
【００６４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６５】
１  テレビ受信機、２〜４  映像出力装置、１１〜１３  信号処理部、１４  セレクタ、１５  ディスプレイ、１６  操作部、１７，３０〜３３  制御部、２０  電圧検知回路、２１ａ  入力ノード、２１ｂ  出力ノード、２１  定電圧源、２２  低電圧検出回路、２３〜２５，３６  信号入出力回路、２６〜２８，３５  レベルシフタ、３４  高電圧発生部、３７  抵抗素子、４０  高電圧発生回路、４１  切換回路、４２  デコーダ、４３  読出回路、Ｐ１〜Ｐ３，Ｐ１１〜Ｐ１３  ＨＤＭＩポート、Ｃ１〜Ｃ３  ケーブル、Ｔ１〜Ｔ１４  端子、Ｄ０〜Ｄ３  ダイオード、Ｂ１〜Ｂ３  バンク、Ｍ１〜Ｍｎ  メモリトランジスタ、Ｑ１〜Ｑｎ  ＮチャネルＭＯＳトランジスタ。
【図１】
2011109177.tif 000003
【図２】
2011109177.tif 000004
【図３】
2011109177.tif 000005
【図４】
2011109177.tif 000006
【図５】
2011109177.tif 000007