(57)【要約】【課題】  双方向スイッチにおいて、ドレイン電圧またはドレイン-ソース間電圧に基づいて、上記スイッチのゲート-ソース間電圧を制御する手段と、上記制御手段を介して、上記スイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを提供する。【解決手段】  双方向スイッチであるメインスイッチと、上記メインスイッチのゲート-ソース間電圧を、上記メインスイッチのドレイン電圧、ソース電圧に基づいて制御する手段と、上記制御手段を介して上記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを構成する。【選択図】  図１
2011109423.tif 000002
【特許請求の範囲】
【請求項１】
２つのソース共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るメインスイッチと、
前記メインスイッチのゲート−ソース間電圧を、前記メインスイッチのドレイン電圧、ソース電圧に基づいて制御するゲート−ソース間電圧制御回路と、
前記ゲート−ソース間電圧制御回路を介して、前記メインスイッチのゲート端子に電圧を印加するスイッチドライバと
を備えて成ることを特徴とする高耐圧スイッチ回路。
【請求項２】
請求項１において、
前記ゲート−ソース間電圧制御回路は、前記メインスイッチのドレイン電圧がゲート端子に印加され、かつ、前記メインスイッチのゲート−ソース間を接続する、２つのソース端子が共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るサブスイッチで前記メインスイッチのゲート−ソース間電圧を制御するよう構成される
ことを特徴とする高耐圧スイッチ回路。
【請求項３】
請求項１において、
前記ゲート−ソース間電圧制御回路は、前記メインスイッチのドレイン−ソース間電圧を、比較器で検出したデジタル値としてフィードバックし、前記メインスイッチのゲート−ソース間電圧を制御するよう構成される
ことを特徴とする高耐圧スイッチ回路。
【請求項４】
２つのソース共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るメインスイッチと、
前記メインスイッチのゲート−ソース間電圧を、前記メインスイッチのドレイン電圧、ソース電圧に基づいて制御するゲート−ソース間電圧制御回路と、
前記ゲート−ソース間電圧制御回路を介して、前記メインスイッチのゲート端子に電圧を印加するスイッチドライバと
を備えた高耐圧スイッチ回路が半導体基板上に一体的に形成されて成る
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項４において、
前記ゲート−ソース間電圧制御回路は、前記メインスイッチのドレイン電圧がゲート端子に印加され、かつ、前記メインスイッチのゲート−ソース間を接続する、２つのソース端子が共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るサブスイッチで前記メインスイッチのゲート−ソース間電圧を制御するよう構成される
ことを特徴とする半導体集積回路装置。
【請求項６】
請求項４において、
前記ゲート−ソース間電圧制御回路は、前記メインスイッチのドレイン−ソース間電圧を、比較器で検出したデジタル値としてフィードバックし、前記メインスイッチのゲート−ソース間電圧を制御するよう構成される
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチの導通経路の両端子間に高圧電圧がかかる回路で用いられるスイッチ回路である高耐圧スイッチ回路およびそれを半導体基板上に一体的に形成して成る半導体集積回路装置に関し、特に高圧電圧で動作する測定対象物からスイッチを用いて電荷を引き抜くために高耐圧素子を用いて構成される高耐圧スイッチ回路およびそれを用いた半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、半導体素子が導通及び遮断（以下スイッチングと呼ぶ）する過渡期に発生する過電圧を抑制する技術として、小型の素子により低損失かつ高精度に過電圧を抑制しようとするものがあった（例えば、特許文献１参照）。
【０００３】
また、従来、半導体スイッチング素子の技術として、MOSトランジスタのデバイス構造又は接続方法により、pn接合の寄生ダイオードが無視できない場合や、MOSトランジスタが非対称である場合においても、2つのMOSトランジスタを用いて、2つのソース共通に縦続接続されたMOSトランジスタを用いて双方向のスイッチングを可能にするものがあった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２１８６７５号公報
【特許文献２】特開２００８−１５３７４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば半導体検査装置を用いて、測定対象物の導通または絶縁を確認する際には、上記装置から上記測定対象物の方向へ電流を流すことができるスイッチング素子が必要となる。また、上記測定対象物から電荷を引き抜く際は、上記測定対象物から上記装置の方向へ電流を流すことができるスイッチング素子が必要となる。さらに、例えば微小電流測定等の際には、上記測定対象物に高圧を印加することもある。また、上記測定対象物が高圧の場合、上記測定物から電荷を引き抜くためには、高耐圧の素子を用いる必要がある。よって、上記のような用途としてスイッチング素子を使用するには、双方向に対して高耐圧であるスイッチング素子が必要となる。
【０００６】
双方向の耐圧をもつスイッチング素子の1つである、2つのnチャネルMOSトランジスタの2つのソース端子を共通に縦続接続され、ゲート端子を共通とするnチャネルMOSトランジスタから成るメインスイッチSW1を図１１に示す。上記メインスイッチは、2つのnチャネルMOSトランジスタM1、M2のソース端子を共通とし、上記メインスイッチのソース端子sとしている。また、上記の2つのnチャネルMOSトランジスタのゲート端子を共通とし、上記メインスイッチのゲート端子gとしている。上記メインスイッチは2つのドレイン端子d1、d2を持ち、nチャネルMOSトランジスタM1側をd1、nチャネルMOSトランジスタM2側をd2とする。
【０００７】
ここで、上記メインスイッチを構成する、1つのnチャネルMOSトランジスタのIVカーブの一例を図６に示す。横軸はドレイン-ソース間電圧Vdsを示している。横軸の電圧VL、VM及びVHは、VH > VM > VLの関係にある。縦軸は、ドレイン-ソース間電流Idsを示している。図６には、ゲート-ソース間電圧Vgsが、電圧値VgH、VgM及びVgLにおけるIVカーブが描かれている。上記MOSトランジスタの閾値電圧を閾値電圧値Vthとすると、電圧値VgH、vgM、VgL及びVthはVgH > VgM > VgL > Vthの関係にある。また、領域Ｉは安全動作領域を示している。一方、領域ＩＩは不具合領域を示しており、領域ＩＩで上記MOSトランジスタが動作すると、上記トランジスタは不具合を起こす可能性がある。また、図６の点A、B及びCは、領域Ｉすなわち安全動作領域に属している。
【０００８】
例えば、上記MOSトランジスタがオフの状態で、ドレイン-ソース間電圧Vdsとして電圧値VLが印加されている場合を考える。上記MOSトランジスタを安全動作領域で動作させるためには、ゲート-ソース間電圧Vgsを電圧値VgH以下とする必要がある。次に、ドレイン-ソース間電圧Vdsとして、電圧値VHが印加されている場合を考える。上記MOSトランジスタを安全動作領域で動作させるためには、ゲート-ソース間電圧Vgsを電圧値VgL以下とする必要がある。以上から上記MOSトランジスタを常に安全動作領域で動作させるためには、ドレイン-ソース間電圧Vdsに応じて、ゲート-ソース間電圧Vgsを制御しなくてはならない。しかし、上記半導体装置等で、上記測定対象物から電荷を引き抜く際、対象物の電圧があらかじめ分かっていない状態において、上記メインスイッチを用いると、不具合を起こす恐れがある。
【０００９】
また、電子機器の小型化、高性能化に伴いプリント基板等の基板は多ピン化が進んでいる。それに伴い、導通検査・絶縁検査等の検査の高効率化が求められている。高効率化の１つの手段として、基板検査装置の検査ピンの多ピン化が求められている。例えば、数千本の検査ピンを持った基板検査装置を実現するには、同規模数のスイッチング素子が必要となり、ディスクリート品にて上記規模数のスイッチング素子を実現するためには、数千個に及ぶ部品が必要となる。しかし、部品数が多くなると、歩留まりが低下し、占有体積が増大するため、少ない部品数での上記規模数のスイッチング素子を実現することが求められている。
【００１０】
一方、半導体素子が導通及び遮断（以下スイッチングと呼ぶ）する過渡期に発生する過電圧を小型の素子により低損失かつ高精度に抑制可能で、集積回路化が可能な半導体素子の駆動装置ならびにそれを用いた低損失の電力変換装置が、特許文献１に記載されている。
【００１１】
また、上記駆動装置の対象となる半導体素子としては、スイッチング素子の1つであるMOSトランジスタが知られている。一般に、MOSトランジスタは双方向のスイッチングが可能である。また、デバイス構造又は接続方法により、pn接合の寄生ダイオードが無視できない場合や、MOSトランジスタが非対称である場合においても、2つのMOSトランジスタを用いて、2つのソース共通に縦続接続されたMOSトランジスタを用いれば、双方向のスイッチングが可能となる。上記MOSトランジスタの構造は、特許文献２に記載されている。
【００１２】
しかしながら、ソースが共通接続されて成る（共通ソース接続の）双方向スイッチにおいては、安全動作領域を考慮してドレイン-ソース間電圧（Vds）をモニタし、それに基づいてゲート-ソース間電圧（Vgs）を制御することが困難であった。そのため、従来は、双方向スイッチを用いてテスタなどを構成すると、一般にテスタは数ボルトから数百ボルトまでの範囲で用途によりVdsが変動することから、そのようにVdsが変動した場合に安全動作領域を外れて不具合を起こす可能性があるという問題があった。
【００１３】
本発明の目的は、ドレイン-ソース間電圧Vdsに基づいて、ゲート-ソース間電圧Vgsを制御する手段を備えた双方向スイッチと、上記スイッチを１つの部品に集積する手段を提供することである。
【課題を解決するための手段】
【００１４】
本発明の代表的なものの一例を示せば以下の通りである。
【００１５】
即ち、本発明の高耐圧スイッチ回路は、２つのソース共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るメインスイッチと、前記メインスイッチのゲート−ソース間電圧を、前記メインスイッチのドレイン電圧、ソース電圧に基づいて制御するゲート−ソース間電圧制御回路と、前記ゲート−ソース間電圧制御回路を介して、前記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えて成ることを特徴とする。
【００１６】
また、本発明の半導体集積回路装置は、２つのソース共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るメインスイッチと、前記メインスイッチのゲート−ソース間電圧を、前記メインスイッチのドレイン電圧、ソース電圧に基づいて制御するゲート−ソース間電圧制御回路と、前記ゲート−ソース間電圧制御回路を介して、前記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えた高耐圧スイッチ回路が半導体基板上に一体的に形成されて成ることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ドレイン電圧Vdが広範囲にわたって変動しても、安全動作領域で動作可能な双方向スイッチを提供できる。
【図面の簡単な説明】
【００１８】
【図１】実施例１の双方向スイッチの構成図である。
【図２】実施例２の双方向スイッチの構成図である。
【図３】実施例３の双方向スイッチの構成図である。
【図４】実施例４の双方向スイッチの構成図である。
【図５】実施例５の双方向スイッチの構成図である。
【図６】nチャネルMOSトランジスタのIVカーブの一例を示す図である。
【図７】実施例６をICに集積化した場合のレイアウト図である。
【図８】実施例６における実施例1の双方向スイッチの応用例を示す図である。
【図９】実施例７における実施例1の双方向スイッチの応用例を示す図である。
【図１０】実施例８における実施例1の双方向スイッチの応用例を示す図である。
【図１１】nチャネルMOSトランジスタから構成される双方向スイッチの一例を示す図である。
【発明を実施するための形態】
【００１９】
本発明の高耐圧スイッチ回路においては、双方向スイッチであるメインスイッチと、前記メインスイッチのゲート-ソース間電圧Vgsを、前記メインスイッチのドレイン-ソース間電圧Vdsに基づいて制御するVgs制御手段と、前記制御手段を介して、前記メインスイッチのゲート端子又はソース端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを構成する。
【００２０】
より具体的には、本発明の高耐圧スイッチ回路は、２つのソース共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るメインスイッチと、そのメインスイッチのゲート−ソース間電圧を、メインスイッチのドレイン電圧、ソース電圧に基づいて制御するゲート−ソース間電圧制御回路と、そのゲート−ソース間電圧制御回路を介して、メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えて構成される。
【００２１】
ゲート−ソース間電圧制御回路は、メインスイッチのドレイン電圧がゲート端子に印加され、かつ、メインスイッチのゲート−ソース間を接続する、２つのソース端子が共通に縦続接続されたｎチャネルＭＯＳトランジスタから成るサブスイッチでメインスイッチのゲート−ソース間電圧を制御するよう構成されるようにすれば好適である。
【００２２】
あるいは、ゲート−ソース間電圧制御回路は、メインスイッチのドレイン−ソース間電圧を、比較器で検出したデジタル値としてフィードバックし、メインスイッチのゲート−ソース間電圧を制御するよう構成されるようにしても好適である。
【００２３】
一方、本発明の半導体集積回路装置は、上記のいずれかの特徴を有する高耐圧スイッチ回路が半導体基板上に一体的に形成されて成るものである。
【００２４】
以下、本発明の実施例について、図面を用いて詳細に説明する。
【実施例１】
【００２５】
図１に本実施例のゲート-ソース間電圧Vgs制御手段を備えたメインスイッチSW1を示す。
【００２６】
上記メインスイッチは、2つのnチャネルMOSトランジスタM1、M2から構成されており、2つの上記トランジスタのそれぞれのソース端子s1、s2を共通に縦続接続し、さらにそれぞれのゲート端子g1、g2を共通として構成されている。上記メインスイッチは、2つの上記MOSトランジスタのそれぞれのソース端子s1、s2と共通のノード上にあるソース端子sを持ち、さらに2つの上記MOSトランジスタのそれぞれのゲート端子g1、g2と共通のノード上にあるゲート端子gを持つ。また、nチャネルMOSトランジスタM1には寄生ダイオードD1が、nチャネルMOSトランジスタM2には寄生ダイオードD2が並列接続されている。
【００２７】
要素Aは、ノードn1を通じてスイッチドライバDR1の出力端子Dout1と接続されており、ノードn2を通じて上記メインスイッチのドレイン端子d1と接続されており、ノードn3を通じて上記メインスイッチのドレイン端子d2と接続されている。また、ノードn4を通じて上記メインスイッチのゲート端子gと接続されており、ノードn5を通じて上記メインスイッチのソース端子sと接続されている。要素Aは、上記メインスイッチのドレイン電圧Vd1、Vd2及びソース電圧Vsに基づいて、上記メインスイッチのゲート-ソース間電圧Vgsを制御する。
【００２８】
スイッチドライバDR1は、入力端子Din1と出力端子Dout1を持つ。上記入力端子に入力信号H1が入力されると、上記出力端子は、電圧値VgHを出力する。なお、電圧値VgHは、図６に記載されている、最も高いゲート-ソース間電圧値である電圧値VgHと同じ値である。以降、図６に記載されている電圧値と同じ符号で表された電圧値は、図６における同じ符号で表される電圧値と同じものとする。また、上記入力端子に入力信号L1が入力されると、上記出力端子は、上記nチャネルMOSトランジスタの閾値電圧である電圧値Vthよりも低い電圧値Voffを出力する。
【００２９】
また、上記メインスイッチのドレイン端子d1には、負荷容量Cloadが接続されており、電圧Vloadが印加されている。また、上記メインスイッチのドレイン端子d2は接地されている。ここで、上記メインスイッチは双方向スイッチであるから、ドレイン端子d1を接地し、ドレイン端子d2に負荷容量Cloadを接続してもよいが、ここでは一例として、図１の接続の場合について説明する。図１の接続においては、上記メインスイッチのソース電圧VsはnチャネルMOSトランジスタM2の寄生ダイオードD2により、寄生ダイオードD2の順方向降下電圧値Vf2以上にはならない。ここで順方向降下電圧値Vf2は電圧値VL以下であるとする。よって、図６により、ゲート電圧Vgが電圧値VgH以下においては、nチャネルMOSトランジスタM2は安全動作している。よって、以下ではnチャネルMOSトランジスタM1の動作点のみを考察する。
【００３０】
次に図１の回路動作を説明する。上記スイッチドライバの入力端子Din1に信号H1が入力されているとき、上記スイッチドライバの出力端子Dout1からは電圧値VgHが出力され、要素Aに入力される。入力された電圧値は、要素Aによって、上記メインスイッチのドレイン電圧Vd1、Vd2に基づいて変換され、上記メインスイッチのゲート端子gとソース端子sに電圧を印加される。
【００３１】
ここで、要素Aの具体的な動作を説明する。例えば、上記MOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VLとなるように、電圧値Vloadが印加されているとすると、要素Aは、上記メインスイッチドライバからの出力電圧VgHをそのまま上記メインスイッチのゲート端子gに印加する。図６から分かるように、ドレイン-ソース間電圧がVLの場合は、ゲート-ソース間電圧VgsがVgH以下であれば領域Ｉの安全動作領域で動作する。また、例えば、上記MOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VMとなるように、電圧値Vloadが印加されているとすると、要素Aは上記メインスイッチドライバからの出力電圧VgHを、VgM以下となるように制御し、上記メインスイッチのゲート端子gに印加する。図６から分かるように、ドレイン-ソース間電圧がVMの場合は、ゲート-ソース間電圧VgsがVgM以下であれば領域Ｉの安全動作領域で動作する。また、例えば、上記MOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VHとなるように、電圧値Vloadが印加されているとすると、要素Aは上記メインスイッチドライバからの出力電圧VgHを、VgL以下となるように制御し、上記メインスイッチのゲート端子gに印加する。図６から分かるように、ドレイン-ソース間電圧がVHの場合は、ゲート-ソース間電圧VgsがVgL以下であれば領域Ｉの安全動作領域で動作する。以上のようにnチャネルMOSトランジスタM1のドレイン電圧d1が、広い範囲で変動しても、要素Aによって、nチャネルMOSトランジスタM1は常に安全動作領域での動作可能となる。
【００３２】
以上のように、本実施例によれば、上記メインスイッチは、安全動作領域で、かつ最適な動作点での動作が可能になる。
【実施例２】
【００３３】
図２は本発明のスイッチ回路の第2の実施例を示す図である。本実施例は、図１の基本構成の要素AをサブスイッチSW2とした構成の一例である。上記サブスイッチは、ノードn6、n7、n8及びn9を持ち、ノードn6によって上記メインスイッチのゲート端子gと接続されており、ノードn7によってメインスイッチSW1のドレイン端子d1と接続されており、ノードn8によって上記メインスイッチのドレイン端子d2と接続されており、ノードn9によって、上記メインスイッチのソース端子sと接続されている。上記サブスイッチは、上記メインスイッチのドレイン電圧d1及びドレイン電圧Vd2に基づいて制御される。
【００３４】
ここで、上記サブスイッチの具体的な動作を説明する。上記サブスイッチは、上記メインスイッチのドレイン-ソース間電圧Vds1及びVds2が電圧値VL以下の場合、オフ状態となるとする。また、上記メインスイッチのドレイン-ソース間電圧Vds1またはVds2が電圧値VLよりも大きい場合、その電圧値に応じて上記サブスイッチのオン抵抗が制御される。
【００３５】
次に図２の回路動作を説明する。スイッチドライバDR1の入力端子Din1に信号H1が入力されているとき、上記メインスイッチの出力端子Dout1からは電圧値VgHが出力され、サブスイッチSW2に印加される。このとき、例えばnチャネルMOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VLとなるように、電圧値Vloadが印加されているとすると、サブスイッチは、オフ状態となり、上記スイッチドライバからの出力電圧VgHは、上記メインスイッチのゲート端子gにそのまま印加される。また、例えば、nチャネルMOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VMとなるように、電圧値Vloadが印加されているとすると、上記サブスイッチはオンし、上記メインスイッチのゲート-ソース間電圧VgsがVgM以下となるように、上記サブスイッチSW2のオン抵抗が調節され、上記メインスイッチのゲート端子gに印加する。また、例えば、nチャネルMOSトランジスタM1のドレイン-ソース間電圧Vds1が電圧値VHとなるように、電圧値Vloadが印加されているとすると、上記サブスイッチはオンし、上記メインスイッチのゲート-ソース間電圧VgsがVgL以下となるように、上記サブスイッチSW2のオン抵抗が調節され、上記メインスイッチのゲート端子gに印加する。以上のようにnチャネルMOSトランジスタM1のドレイン電圧d1が、広い範囲で変動しても、上記サブスイッチによって、nチャネルMOSトランジスタM1は常に安全動作領域での動作可能となる。
【００３６】
以上のように、本実施例によれば、上記メインスイッチは、安全動作領域で、かつ最適な動作点での動作が可能になる。
【実施例３】
【００３７】
図３は本発明のスイッチ回路の第3の実施例を示す図である。本実施例は、図２の基本構成のサブスイッチSW2を、2つのサブスイッチSW3、SW4を並列接続して構成される、サブスイッチSW5とした構成の一例である。サブスイッチSW3は、2つのnチャネルMOSトランジスタM3、M4のそれぞれのソース端子を共通に縦続接続し、さらに2つの上記トランジスタのゲート端子を共通として構成されており、サブスイッチSW4は、2つのnチャネルMOSトランジスタM5、M6のそれぞれのソース端子を共通に縦続接続し、さらに2つの上記トランジスタのゲート端子を共通として構成されている。
【００３８】
本実施例の基本動作は実施例２と同じである。よって、本実施例によれば、メインスイッチSW1は、安全動作領域で、かつ最適な動作点での動作が可能になる。
【実施例４】
【００３９】
図４は本発明のスイッチ回路の第4の実施例を示す図である。本実施例は、図１の基本構成の要素Aを、メインスイッチSW1のソース-ドレイン間電圧Vds1を入力とし、出力端子OUT1を持つ比較器（コンパレータ）CP1と、メインスイッチSW1のソース-ドレイン間電圧Vds2を入力とし、出力端子OUT2を持つコンパレータCP2と、上記出力端子OUT1、OUT2からの出力電圧を入力とし、スイッチングが制御されるサブスイッチSW6、SW7と、入力端子Din2からの入力信号によって、出力端子Dout2、Dout3から出力電圧を出力するスイッチドライバDR2とした構成の一例である。
【００４０】
コンパレータCP1は、ドレイン-ソース間電圧Vds1が、オフセット電圧値VLより大きくなると、出力端子OUT1から信号Lを出力し、ドレイン-ソース間電圧Vds1がオフセット電圧VL以下になると、出力端子OUT1から信号Hを出力する。コンパレータCP2は、ドレイン-ソース間電圧Vds2が、オフセット電圧値VLより大きくなると、出力端子OUT2から信号Lを出力し、ドレイン-ソース間電圧Vds2がオフセット電圧VL以下になると、出力端子OUT2から信号Hを出力する。
【００４１】
サブスイッチSW6は、ノードn10、n11を持っており、ノードn10によって、スイッチドライバDR2の出力端子Dout2と接続されており、ノードn11によってメインスイッチSW1のゲート端子gと接続されている。サブスイッチSW7は、ノードn12、n13を持っており、ノードn12によって、スイッチドライバDR2の出力端子Dout3と接続されており、ノードn13によってメインスイッチSW1のゲート端子gと接続されている。サブスイッチSW6は出力端子OUT1、出力端子OUT2のいずれかが信号Lが出力されているときオフし、サブスイッチSW7はオンするとする。また、出力端子OUT1、出力端子OUT2の出力がともに信号Hの場合、サブスイッチSW6はオンし、サブスイッチSW7はオフするとする。
【００４２】
スイッチドライバDR2は、入力端子Din2に信号H2が入力されているとき、上記スイッチドライバの出力端子Dout2からは電圧値VgHが出力される。また、入力端子Din2に信号L2が入力されているとき、出力端子Dout2からは、nチャネルMOSトランジスタの閾値電圧値Vthよりも低い電圧値Voffを出力する。また、出力端子Dout3からは入力信号によらず電圧値VgLが出力されている。
【００４３】
また、上記メインスイッチのドレイン端子d1には、負荷容量Cloadが接続されており、電圧Vloadが印加されている。また、上記メインスイッチのドレイン端子d2は接地されている。ここで、上記メインスイッチは双方向スイッチであるから、ドレイン端子d1を接地し、ドレイン端子d2に負荷容量Cloadを接続してもよいが、ここでは一例として、図５の接続の場合について説明する。
【００４４】
次に図４の回路動作を説明する。上記スイッチドライバの入力端子Din2に入力信号H2が入力されているとき、上記スイッチドライバの出力端子Dout2からは電圧値VgHが出力され、ノードn10を介してサブスイッチSW6に印加される。このときnチャネルMOSトランジスタM1のドレイン-ソース間電圧が電圧値VHとなるように、電圧値Vloadが印加されているとすると、コンパレータCP1の出力端子OUT1は信号Lを出力する。このとき、ソースドレイン電圧Vds2はVL以下となっているから、コンパレータCP2の出力端子OUT2は出力端子OUT2は信号Hを出力する。その結果、サブスイッチSW6はオフし、サブスイッチSW7はオンする。その結果、上記メインスイッチSW1のゲート端子には上記スイッチドライバDR2の出力端子Dout3から電圧値VgLが印加される。その結果、上記メインスイッチは、図６における点Cの動作点で動作することになり、安全動作領域で動作する。また、nチャネルMOSトランジスタM1のドレイン-ソース間電圧が電圧値VLとなるように、電圧値Vloadが印加されているとすると、コンパレータCP1の出力端子OUT1は信号Hを出力する。このとき、ソースドレイン電圧Vds2はVL以下となっているから、コンパレータCP2の出力端子OUT2は出力端子OUT2は信号Hを出力する。その結果、サブスイッチSW6はオンし、サブスイッチSW7はオフする。その結果、上記メインスイッチSW1のゲート端子には上記スイッチドライバDR2の出力端子Dout2から電圧値VgHが印加される。その結果、上記メインスイッチは、図６における点Aの動作点で動作することになり、安全動作領域で動作する。
【００４５】
以上のように、本実施例によれば、上記メインスイッチは安全動作領域で、かつ最適な動作点での動作が可能になる。
【実施例５】
【００４６】
図５は本発明のスイッチ回路の第5の実施例を示す図である。本実施例は、図４の基本構成のサブスイッチSW6を、サブスイッチSW8とサブスイッチSW9を直列に接続した構成に置き換え、サブスイッチSW7を、サブスイッチSW10とサブスイッチSW11を並列接続した構成に置き換えている。さらに、コンパレータCP1をコンパレータCP3に置き換え、コンパレータCP2をコンパレータCP4に置き換えた構成の一例である。
【００４７】
さらに具体的に説明すると、サブスイッチSW8は、2つのnチャネルMOSトランジスタM7、M8のそれぞれのソース端子を共通に縦続接続し、さらに2つの上記MOSトランジスタのそれぞれのゲート端子を共通として構成されており、ノードn10によってスイッチドライバDR2の出力端子Dout2と接続されている。サブスイッチSW8は端子C1に信号Hが入力されるとオンし、信号Lが入力されるとオフする。サブスイッチSW9は、2つのnチャネルMOSトランジスタM9、M10のそれぞれのソース端子を共通に縦続接続し、さらに2つの上記MOSトランジスタのそれぞれのゲート端子を共通として構成されており、ノードn11によってメインスイッチSW1のゲート端子gと接続されている。サブスイッチSW9は端子C2に信号Hが入力されるとオンし、信号Lが入力されるとオフする。サブスイッチSW10は、2つのnチャネルMOSトランジスタM11、M12のそれぞれのソース端子を共通に縦続接続し、それぞれのゲート端子を共通として構成されており、端子C1Bに信号Hが入力されるとオンし、信号Lが入力されるとオフする。また、サブスイッチSW11は、2つのnチャネルMOSトランジスタM13、M14のそれぞれのソース端子を共通に縦続接続し、それぞれのゲート端子を共通として構成されており、サブスイッチSW11は端子C2Bに信号Hが入力されるとオンし、信号Lが入力されるとオフする。またサブスイッチSW10と並列接続されている。また、サブスイッチSW10及びSW11はノードn12によってスイッチドライバDR2の出力端子Dout3と接続されており、ノードn13によってメインスイッチのゲート端子gと接続されている。
【００４８】
コンパレータCP3は、ドレイン-ソース間電圧Vds1が、オフセット電圧値VLより大きくなると、出力端子OUTP1から信号L、出力端子OUTN1から信号Hを出力し、ドレイン-ソース間電圧Vds1が、オフセット電圧値VL以下では、出力端子OUTP1から信号H、出力端子OUTN1から信号Lを出力する。コンパレータCP4は、ドレイン-ソース間電圧Vds2が、オフセット電圧値VLより大きくなると、出力端子OUTP2から信号L、出力端子OUTN2から信号Hを出力し、ドレイン-ソース間電圧Vds2が、オフセット電圧値VL以下では、出力端子OUTP2から信号H、出力端子OUTN2から信号Lを出力する。
【００４９】
また、上記メインスイッチのドレイン端子d1には、負荷容量Cloadが接続されており、電圧Vloadが印加されている。また、上記メインスイッチのドレイン端子d2は接地されている。ここで、上記メインスイッチは双方向スイッチであるから、ドレイン端子d1を接地し、ドレインd2に負荷容量Cloadを接続してもよいが、ここでは一例として、図５の接続の場合について説明する。
【００５０】
次に図５の回路動作を説明する。上記スイッチドライバの入力端子Din2に入力信号H2が入力されているとき、上記スイッチドライバの出力端子Dout2からは電圧値VgHが出力され、ノードn10を通じてサブスイッチSW8に印加される。
【００５１】
このとき、nチャネルMOSトランジスタM1のドレイン-ソース間電圧が電圧値VHとなるように、電圧値Vloadが印加されているとすると、コンパレータCP3の出力端子OUTP1は信号Lを出力し、出力端子OUTN1は信号Hを出力する。このとき、ソース-ドレイン間電圧Vds2は電圧値VL以下となっているから、コンパレータCP4の出力端子OUTP2は信号Hを出力し、出力端子OUTN2は信号Lを出力する。その結果、サブスイッチSW8、サブスイッチSW9はオフし、サブスイッチSW10、サブスイッチSW11はオンする。その結果、上記メインスイッチのゲート端子gには上記スイッチドライバDR2の出力端子Dout3から電圧値VgLが印加される。よって、上記メインスイッチは、図６における点Cの動作点で動作することになり、安全動作領域で動作する。また、nチャネルMOSトランジスタM1のドレイン-ソース間電圧が電圧値VLとなるように、電圧値Vloadが印加されているとすると、コンパレータCP3の出力端子OUTP1は信号Hを出力し、出力端子OUTN1は信号Lを出力する。このとき、ソース-ドレイン間電圧Vds2は電圧値VL以下となっているから、コンパレータCP4の出力端子OUTP2は信号Hを出力し、出力端子OUTN2は信号Lを出力する。その結果、サブスイッチSW8、サブスイッチSW9はオンし、サブスイッチSW10、サブスイッチSW11はオフする。その結果、上記メインスイッチのゲート端子gには上記スイッチドライバDR2の出力端子Dout2から電圧値VgHが印加される。よって、上記メインスイッチは、図６における点Aの動作点で動作することになり、安全動作領域で動作する。
【００５２】
以上のように、本実施例によれば、上記メインスイッチは、安全動作領域で、かつ最適な動作点での動作が可能になる。
【実施例６】
【００５３】
図７は本発明の図１の基本構成をICに集積した際のレイアウト図であり、図８は図７を用いた外部素子との結線図の一例を示す。1は図１の基本構成のレイアウト図の一例である。3は図１の基本構成のメインスイッチSW1、のレイアウト図を示し、4は要素Aのレイアウト図を示している。また、5は図１の基本構成のスイッチドライバDR1のレイアウト図を示している。3と4及び5の接続関係は図１と同じである。また、3の、4と反対側の端部にドレイン端子d1、d2が配置されており、5の、紙面左側の端部に入力端子Din1の配置されている。
【００５４】
2は1を複数個集積したレイアウト図である。1の集積方法の一例として、図７では1を二列に並べている。6はスイッチ制御論理で、2に複数個集積された1のうち、どの1を動作させるかを選択する機能を持つ。6からの出力信号は、6の出力端子から出力され、その出力端子は、各1の入力端子Dinと接続されている。ここで各1は、それぞれ6と接続されているが、各1間での接続はされていない。
【００５５】
次に、2に複数集積された1の、外部素子との結線図の一例を図８に示す。1aは2に複数個集積された1のうちの任意の１つを示しており、ドレイン端子d1a、d2a及び入力端子Din1aを持つ。7は電源であり、定電流又は定電圧が出力可能であるとする。8はノードであり、8を介して、10と7が接続されている。7は8の電圧値及び8を介して流れる電流を測定できるものとする。10は測定対象物である。9はノードであり、9を介して1aのドレイン端子d1aと10が接続されている。1aのドレイン端子d2aは外部のGNDと接続されている。なお、1aは双方向スイッチであるから、以降、2つのドレイン端子は入れ替えても良い。
【００５６】
次に、図８の回路動作を説明する。例えば、10に溜まっている電荷を引き抜く際は、1aの入力端子Din1aに、6を介して信号H1を入力し、1aのメインスイッチSW1aをオンさせ、10に溜まった電荷を、1aを介して逃がす。この際、8に高圧が印加されている場合においても、実施例1同様に、メインスイッチSW1aは常に安全動作が可能である。また、10が複数ある場合においても、2に集積された複数の1を利用して、各々の10に1を一つずつ個別に接続することにより、一つのICで、複数の測定対象物の電荷を引き抜くことができる。
【００５７】
以上のように、本実施例によれば、一つのICによって、複数の測定対象物の電荷を、安全動作領域で動作可能なスイッチを用いて、引き抜くことができる。
【実施例７】
【００５８】
実施例７は、実施例6における図８の結線図を、図９の結線図に置き換えたものである。図９において、12はノードであり、12を介して7とドレイン端子d1aが接続されている。13はノードであり、13を介して10とドレイン端子d2aが接続されている。14はノードであり、14を介して10は外部のGNDと接続されている。
【００５９】
次に、図９の回路動作を説明する。例えば、10の抵抗測定を行う際は、1aの入力端子Din1aに、6を介して信号H1を入力し、1aのメインスイッチSW1aをオンさせている状態で、7から10に定電流を印加する。7により12の電圧を測定することによって、10の抵抗値を測定することができる。
【００６０】
また、例えば10の容量側を行う際は、1aの入力端子Din1aに、6を介して信号H1を入力し、1aのメインスイッチSW1aをオンさせている状態で、7から10に定電流を印加する。そして、12の電圧が所定の電圧値に達するまでの充電時間を測定することによって、9の容量を測定することができる。また、抵抗測定及び容量測定を行う際に、1aのメインスイッチSWaのドレイン-ソース間に高圧が印加されている場合においても、実施例1同様に、メインスイッチSW1は常に安全動作領域での動作が可能である。また、10が複数ある場合においても、2に集積された複数の1を利用して、各々の10に1を一つずつ個別に接続することにより、一つのICで、複数の測定対象物の、複数の端子間におけるオン抵抗測定及び容量測定を行うことができる。
【００６１】
以上のように、本実施例によれば、一つのICによって、複数の測定対象物の、複数の端子間におけるオン抵抗測定及び容量測定を、安全動作領域で動作可能なスイッチを用いて行うことができる。
【実施例８】
【００６２】
実施例８は、実施例6における図８の結線図を、図１０の結線図に置き換えたものである。図１０において、1a〜1dは2に複数集積された1のうちの任意の1つを示しており、それぞれドレイン端子d1a〜d1d、d2a〜d2d及び入力端子Din1a〜Din1dを持つ。15はノードであり、15を通じて7と1aのドレイン端子d1aが接続されている。16はノードであり、16を通じて、10と1aのドレイン端子d2aが接続されている。17はノードであり、17を通じて、10と1bのドレイン端子d1bが接続されている。18はノードであり、18を介して、23と1bのドレイン端子d2bが接続されている。19はノードであり、19を介して1cのドレイン端子d2cと23が接続されている。なお、23は電圧計であり、18と19間の電圧を測定することができるとする。20はノードであり、20を介して1cのドレイン端子d1cと接続されている。21はノードであり、21を介して1dのドレイン端子d1dと10が接続されている。22はノードであり、22を介して1dのドレイン端子d2dは外部のGNDと接続されている。
【００６３】
次に、図１０の回路動作を説明する。例えば、10の抵抗測定を行う際は、6を介して信号H1を入力し、入力端子Din1a〜Din1dに信号H1を入力し、1a〜1dのメインスイッチSW1a〜SW1dをオンさせている状態で、7から10に定電流を印加する。次に、23により、10の二つの端子間の電圧を測定することにより、10の抵抗値を測定することができる。なお、本実施例によれば、1aのメインスイッチSW1a及び1dのメインスイッチSW1dのオン抵抗による10の抵抗値の誤差を無視することができる。
【００６４】
次に、例えば10の容量測定を行う際は、入力端子Din1a〜Din1dに信号H1を入力し、1a〜1dのメインスイッチSW1a〜SW1dをオンさせている状態で、7から10に定電流を印加する。そして、7により、10の2つの端子間の電圧が、所定の電圧値まで達するまでの充電時間を測定することにより、10の容量を測定することができる。
【００６５】
また、抵抗測定及び容量測定を行う際に、1aのメインスイッチSWaのドレイン-ソース間に高圧が印加されている場合においても、実施例1同様に、メインスイッチSW1は常に安全動作領域での動作が可能である。また、10が複数ある場合においても、2に集積された複数の1を利用して、各々の10に1を一つずつ個別に接続することにより、一つのICで、複数の測定対象物の、複数の端子間におけるオン抵抗測定及び容量測定を行うことができる。
【００６６】
以上のように、本実施例によれば、一つのICによって、複数の測定対象物の、複数の端子間におけるオン抵抗測定及び容量測定を、安全動作領域で動作可能なスイッチを用いて行うことができる。
【符号の説明】
【００６７】
SW1…メインスイッチ、
M1〜M14…nチャネルMOSトランジスタ、
s…ソース端子、
g…ゲート端子、
d1, d2…ドレイン端子、
Vds, Vds1, Vds2…ドレイン-ソース間電圧、
VL, VM, VH, VgL, VgM, VgH, Voff…電圧値、
Ids…ドレイン-ソース間電流、
Vgs…ゲート-ソース間電圧、
Vth…nチャネルMOSトランジスタの閾値電圧値、
領域Ｉ, 領域ＩＩ…動作領域、
点A, B, C…動作点、
Vd…ドレイン電圧、
s1, s2…ソース端子、
g1, g2…ゲート端子、
D1, D2…寄生ダイオード、
要素A…要素、
n1〜n13…ノード、
DR1, DR2…スイッチドライバ、
Dout1, Dout2…スイッチドライバの出力端子、
Din1, Din2…スイッチドライバの入力端子、
L1, H1, L2, H2…スイッチドライバへの入力信号、
Cload…負荷容量、
Vf2…寄生ダイオードD2の順方向降下電圧、
SW2〜SW11…サブスイッチ、
OUT1, OUT2, OUTP1, OUTN1, OUTP2, OUTN2…コンパレータの出力端子、
CP1〜CP4…コンパレータ、
信号L, H…コンパレータの出力信号、
C1, C2, C1B, C2B…サブスイッチSW8〜SW11のゲート端子、
1…図１の基本構成のレイアウト、
2…図１の基本構成をICに集積化した際のレイアウト、
3…メインスイッチSW1のレイアウト、
4…要素Aのレイアウト、
5…スイッチドライバDR1のレイアウト、
6…スイッチ制御論理、
7…電源、
8,9,11〜22…ノード、
10…測定対象物、
23…電圧計。
【図１】
2011109423.tif 000003
【図２】
2011109423.tif 000004
【図３】
2011109423.tif 000005
【図４】
2011109423.tif 000006
【図５】
2011109423.tif 000007
【図６】
2011109423.tif 000008
【図７】
2011109423.tif 000009
【図８】
2011109423.tif 000010
【図９】
2011109423.tif 000011
【図１０】
2011109423.tif 000012
【図１１】
2011109423.tif 000013