(57)【要約】【課題】半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減すること。【解決手段】半導体集積回路ＬＳＩは、第１と第２の温度センサ２、３、データ演算部４、不揮発性メモリ５を含む温度センサ１を内蔵する。第１と第２と第３の温度で、第１の温度センサ２は半導体チップの第１の電気的パラメータｔｐｄの温度依存性を測定する一方、第２の温度センサ３は半導体チップの第２の電気的パラメータｔｃの温度依存性を測定する。第３の温度でのｔｐｄの測定情報ｔｐｄ２と第３の温度でのｔｃの測定情報ｔｃ２と、不揮発性メモリ５に記憶された第１の温度と第２の温度でのｔｐｄの測定情報ｔｐｄ０、ｔｐｄ１と第１の温度と第２の温度でのｔｃの測定情報ｔｃ０、ｔｃ１と第１の温度Ｔ０とから、データ演算部４は第３の温度を算出する。【選択図】図１
2011089950.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの温度を測定する温度センサを内蔵する半導体集積回路であって、
前記温度センサは、第１の温度センサと、第２の温度センサと、データ演算部と、不揮発性メモリとを含むものであり、
前記第１の温度センサは、前記半導体チップの第１の温度と第２の温度と第３の温度にて前記半導体チップの第１の電気的パラメータの温度依存性を測定可能とされたものであり、
前記第２の温度センサは、前記半導体チップの前記第１の温度と前記第２の温度と前記第３の温度にて前記半導体チップの第２の電気的パラメータの温度依存性を測定可能とされたものであり、
前記第１の温度センサにより測定される前記第１の温度での前記第１の電気的パラメータの第１測定情報と前記第１の温度センサにより測定される前記第２の温度での前記第１の電気的パラメータの第２測定情報とは、前記不揮発性メモリに不揮発記憶が可能とされたものであり、
前記第２の温度センサにより測定される前記第１の温度での前記第２の電気的パラメータの第３測定情報と前記第２の温度センサにより測定される前記第２の温度での前記第２の電気的パラメータの第４測定情報とは、前記不揮発性メモリに不揮発記憶が可能とされたものであり、
前記第１の温度センサにより測定される前記第３の温度での前記第１の電気的パラメータの第５測定情報と、前記第２の温度センサにより測定される前記第３の温度での前記第２の電気的パラメータの第６測定情報と、前記不揮発性メモリに不揮発記憶された前記第１測定情報と前記第２測定情報と前記第３測定情報と前記第４測定情報と前記第１の温度とから前記データ演算部は前記第３の温度を算出可能とされたことを特徴とする半導体集積回路。
【請求項２】
前記第１の温度センサは、クロック信号に応答して、前記第１の電気的パラメータの前記温度依存性を測定する第１のカウンターを有して、
前記第２の温度センサは、前記クロック信号に応答して、前記第２の電気的パラメータの前記温度依存性を測定する第２のカウンターを有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１の温度センサは、前記第１のカウンターの入力端子に接続された遅延回路を更に有して、
前記第１の温度センサは、前記遅延回路の伝播遅延時間の温度依存性を前記第１の電気的パラメータの前記温度依存性として測定可能とされたものであり、
前記第２の温度センサは、前記第２のカウンターの入力端子に接続されたリーク電流充放電回路を更に有して、
前記第２の温度センサは、前記リーク電流充放電回路のリーク電流による容量の充電時間と放電時間の少なくともいずれかを一方の時間の温度依存性を前記第２の電気的パラメータの前記温度依存性として測定可能とされたものであることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記第１の温度センサの前記遅延回路と前記第２の温度センサの前記リーク電流充放電回路とは、それぞれＣＭＯＳ回路で構成されたことを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記第１の温度センサは、前記第１のカウンターの前記入力端子と前記遅延回路との間に第１の論理回路を更に有して、
前記第２の温度センサは、前記第２のカウンターの前記入力端子と前記リーク電流充放電回路との間に第２の論理回路を更に有することを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
前記データ演算部は、前記第１測定情報(ｔｐｄ０)と、前記第２測定情報(ｔｐｄ１)と、前記第３測定情報(ｔｃ０)と、前記第４測定情報(ｔｃ１)と、前記第５測定情報(ｔｐｄ２)と、前記第６測定情報(ｔｃ２)と、前記第１の温度(Ｔ０)と、下記関係とから前記第３の温度(Ｔ２)を算出することを特徴とする請求項５に記載の半導体集積回路。
α＝(ｔｐｄ２−ｔｐｄ０)／(ｔｐｄ１−ｔｐｄ０)
β＝ｌｎ(ｔｃ２／ｔｃ０)／ｌｎ(ｔｃ１／ｔｃ２)
Ｔ２＝(１＋β)Ｔ０／(１＋α)
【請求項７】
前記リーク電流充放電回路の前記リーク電流は、ＭＯＳトランジスタのサブスレッシュホールド・リーク電流であることを特徴とする請求項６に記載の半導体集積回路。
【請求項８】
前記データ演算部は、前記βの計算のためのルックアップテーブルを有することを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記半導体集積回路は、デジタルコアを更に内蔵するものであり、
前記データ演算部は、前記デジタルコアに適応電圧スケーリング方式によって供給される可変電源電圧の算出のために前記第３の温度を算出することを特徴とする請求項６に記載の半導体集積回路。
【請求項１０】
前記半導体集積回路は、クリティカルパスレプリカと、電源電圧コントローラとを更に内蔵するものであり、
前記デジタルコアは、中央処理ユニットを含むものであり、
前記クリティカルパスレプリカは、前記中央処理ユニットの処理速度の検出が可能であり、
前記電源電圧コントローラには、前記温度センサの前記データ演算部で算出された前記第３の温度の情報と前記クリティカルパスレプリカで検出された前記処理速度の情報とが供給されることによって、前記可変電源電圧の電圧値が前記電源電圧コントローラによって算出されることを特徴とする請求項9に記載の半導体集積回路。
【請求項１１】
半導体チップの温度を測定する温度センサを内蔵する半導体集積回路の動作方法であって、
前記温度センサは、第１の温度センサと、第２の温度センサと、データ演算部と、不揮発性メモリとを含むものであり、
前記第１の温度センサは、前記半導体チップの第１の温度と第２の温度と第３の温度にて前記半導体チップの第１の電気的パラメータの温度依存性を測定可能とされたものであり、
前記第２の温度センサは、前記半導体チップの前記第１の温度と前記第２の温度と前記第３の温度にて前記半導体チップの第２の電気的パラメータの温度依存性を測定可能とされたものであり、
前記動作方法は、
前記第１の温度センサにより測定される前記第１の温度での前記第１の電気的パラメータの第１測定情報を、前記不揮発性メモリに不揮発記憶するステップと、
前記第１の温度センサにより測定される前記第２の温度での前記第１の電気的パラメータの第２測定情報を、前記不揮発性メモリに不揮発記憶するステップと、
前記第２の温度センサにより測定される前記第１の温度での前記第２の電気的パラメータの第３測定情報を、前記不揮発性メモリに不揮発記憶するステップと、
前記第２の温度センサにより測定される前記第２の温度での前記第２の電気的パラメータの第４測定情報を、前記不揮発性メモリに不揮発記憶するステップと、
前記第１の温度センサにより測定される前記第３の温度での前記第１の電気的パラメータの第５測定情報と、前記第２の温度センサにより測定される前記第３の温度での前記第２の電気的パラメータの第６測定情報と、前記不揮発性メモリに不揮発記憶された前記第１測定情報と前記第２測定情報と前記第３測定情と前記第４測定情報と前記第１の温度とから前記データ演算部によって前記第３の温度を算出するステップと、
を含むことを特徴とする半導体集積回路の動作方法。
【請求項１２】
前記第１の温度センサは、クロック信号に応答して、前記第１の電気的パラメータの前記温度依存性を測定する第１のカウンターを有して、
前記第２の温度センサは、前記クロック信号に応答して、前記第２の電気的パラメータの前記温度依存性を測定する第２のカウンターを有することを特徴とする請求項１１に記載の半導体集積回路の動作方法。
【請求項１３】
前記第１の温度センサは、前記第１のカウンターの入力端子に接続された遅延回路を更に有して、
前記第１の温度センサは、前記遅延回路の伝播遅延時間の温度依存性を前記第１の電気的パラメータの前記温度依存性として測定可能とされたものであり、
前記第２の温度センサは、前記第２のカウンターの入力端子に接続されたリーク電流充放電回路を更に有して、
前記第２の温度センサは、前記リーク電流充放電回路のリーク電流による容量の充電時間と放電時間の少なくともいずれかを一方の時間の温度依存性を前記第２の電気的パラメータの前記温度依存性として測定可能とされたものであることを特徴とする請求項１２に記載の半導体集積回路の動作方法。
【請求項１４】
前記第１の温度センサの前記遅延回路と前記第２の温度センサの前記リーク電流充放電回路とは、それぞれＣＭＯＳ回路で構成されたことを特徴とする請求項１３に記載の半導体集積回路の動作方法。
【請求項１５】
前記第１の温度センサは、前記第１のカウンターの前記入力端子と前記遅延回路との間に第１の論理回路を更に有して、
前記第２の温度センサは、前記第２のカウンターの前記入力端子と前記リーク電流充放電回路との間に第２の論理回路を更に有することを特徴とする請求項１４に記載の半導体集積回路の動作方法。
【請求項１６】
前記データ演算部は、前記第１測定情報(ｔｐｄ０)と、前記第２測定情報(ｔｐｄ１)と、前記第３測定情報(ｔｃ０)と、前記第４測定情報(ｔｃ１)と、前記第５測定情報(ｔｐｄ２)と、前記第６測定情報(ｔｃ２)と、前記第１の温度(Ｔ０)と、下記関係とから前記第３の温度(Ｔ２)を算出することを特徴とする請求項１５に記載の半導体集積回路の動作方法。
α＝(ｔｐｄ２−ｔｐｄ０)／(ｔｐｄ１−ｔｐｄ０)
β＝ｌｎ(ｔｃ２／ｔｃ０)／ｌｎ(ｔｃ１／ｔｃ２)
Ｔ２＝(１＋β)Ｔ０／(１＋α)
【請求項１７】
前記リーク電流充放電回路の前記リーク電流は、ＭＯＳトランジスタのサブスレッシュホールド・リーク電流であることを特徴とする請求項１６に記載の半導体集積回路の動作方法。
【請求項１８】
前記データ演算部は、前記βの計算のためのルックアップテーブルを有することを特徴とする請求項１７に記載の半導体集積回路の動作方法。
【請求項１９】
前記半導体集積回路は、デジタルコアを更に内蔵するものであり、
前記データ演算部は、前記デジタルコアに適応電圧スケーリング方式によって供給される可変電源電圧の算出のために前記第３の温度を算出することを特徴とする請求項１６に記載の半導体集積回路の動作方法。
【請求項２０】
前記半導体集積回路は、クリティカルパスレプリカと、電源電圧コントローラとを更に内蔵するものであり、
前記デジタルコアは、中央処理ユニットを含むものであり、
前記クリティカルパスレプリカは、前記中央処理ユニットの処理速度の検出が可能であり、
前記電源電圧コントローラには、前記温度センサの前記データ演算部で算出された前記第３の温度の情報と前記クリティカルパスレプリカで検出された前記処理速度の情報とが供給されることによって、前記可変電源電圧の電圧値が前記電源電圧コントローラによって算出されることを特徴とする請求項１9に記載の半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関し、特に半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減するのに有効な技術に関するものである。
【背景技術】
【０００２】
大規模半導体集積回路(Large Scale Integrated circuit以下、ＬＳＩと言う)のプロセス微細化に伴って、ＬＳＩの速度ばらつきが非常に増大するようになった。このようなＬＳＩにおいて、高性能化・低電力化を維持するためには、半導体チップ内部の温度状態をモニタしながら電源電圧等の制御を実施することが必要となってきている。しかしながら、従来の温度センサ回路は、例えばバンドギャップリファレンス(Band Gap Reference)回路を使用して構成されるものであった。
【０００３】
例えば、下記特許文献１の背景技術には、バンドギャップリファレンス(ＢＧＲ)回路の一部を使用した温度感知部と、バンドギャップリファレンスを使用して温度が変化しても一定基準電圧を提供する参照部と、温度感知部と参照部からのアナログ信号をデジタル信号に変換するアナログ／デジタル変換器とを具備する温度センサが記載されている。
【０００４】
一方、下記非特許文献１には、エミッタ面積の相違する２個のバイポーラトランジスタと、抵抗値の相違する２個の抵抗と、２個のＰチャンネルＭＯＳトランジスタと、差動増幅器とを具備するＣＭＯＳバンドギャップリファレンス(ＢＧＲ)が記載されている。
【０００５】
また、下記非特許文献２には、１個の抵抗と、２個のＮチャンネルＭＯＳトランジスタと、２個のＰチャンネルＭＯＳトランジスタとを具備するＣＭＯＳバンドギャップリファレンス(ＢＧＲ)が記載されている。第１のＮチャンネルＭＯＳトランジスタのソースは１個の抵抗を介して接地電位に接続され、ダイオード接続の第２のＮチャンネルＭＯＳトランジスタのソースは接地電位に直接接続される。ダイオード接続の第１のＰチャンネルＭＯＳトランジスタのドレインは第１のＮチャンネルＭＯＳトランジスタのドレインに接続され、第２のＰチャンネルＭＯＳトランジスタのドレインはダイオード接続の第２のＮチャンネルＭＯＳトランジスタのドレインに接続される。第１と第２のＮチャンネルＭＯＳトランジスタは、異なったデバイスサイズに設定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２５６６９４号  公報
【非特許文献】
【０００７】
【非特許文献１】Ｓｏｎｇ  Ｙｉｎｇ  ｅｔ  ａｌ，  “Ａ  Ｐｒｅｃｉｓｅ  Ｃｕｒｖａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  ＣＭＯＳ  Ｂａｎｄｇａｐ  Ｖｏｌｔａｇｅ  Ｒｅｆｅｒｅｎｃｅ  ｗｉｔｈ  Ｓｕｂ  １Ｖ  Ｓｕｐｐｌｙ”，  ２００６  ＩＥＥＥ，  ８ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ−Ｓｔａｔｅ  ａｎｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｔｅｃｈｎｏｌｏｇｙ，  ２００６．  ＩＣＳＩＣＴ  ‘０６，  ＰＰ．１７５４−１７５６．
【非特許文献２】Ｈｏｉ−Ｊｕｎ  Ｙｏｏ  ｅｔ  ａｌ，  “Ａ  Ｐｒｅｃｉｓｉｏｎ  ＣＭＯＳ  Ｖｏｌｔａｇｅ  Ｒｅｆｅｒｅｎｃｅ  ｗｉｔｈ  Ｅｎｈａｎｃｅｄ  Ｓｔａｂｉｌｉｔｙ  ｆｏｒ  ｔｈｅ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ａｄｖａｎｃｅｄ  ＶＬＳＩ‘ｓ”，  １９９３  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，  ＩＳＣＡＳ  ’９３，  ＰＰ．１３１８−１３２１．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者等は本発明に先立って、半導体集積回路の微細化半導体プロセスを利用して低コスト化が可能な大規模半導体集積回路(ＬＳＩと言う)の研究・開発に従事した。
【０００９】
このＬＳＩで高性能化・低電力化を維持するために、半導体チップ内部の温度状態をモニタして電源電圧等の制御するために、上述のようにバンドギャップリファレンス(ＢＧＲ)回路で構成される温度センサ回路が本発明に先立って本発明者等によって検討された。
【００１０】
しかしながら、本発明者等による検討によって、上述のようなバンドギャップリファレンス(ＢＧＲ)回路や温度センサ回路は例えばエミッタ面積等のデバイスサイズの相違する２個のトランジスタや半導体チップ占有面積の大きな抵抗を必要とする一方、回路規模の大きなアナログ／デジタル変換器を必要とするため、面積が増大すると言う問題が明らかとされた。すなわち、バンドギャップリファレンス(ＢＧＲ)回路やこのような温度センサ回路はアナログ回路で構成する必要があるので微細化プロセスと整合性が低く、先端半導体製造プロセスを利用するＬＳＩでは面積が増大して、ロジック半導体製造プロセスとの整合性が低いと言う問題が明らかとされた。
【００１１】
そこで、本発明者等は大規模半導体集積回路(ＬＳＩ)で温度センサを実現する際に、ロジック規模が比較的増大してもコスト増加が比較的小さいことに着目して、デジタルシグナルプロセッシング(ＰＳＰ)主体のオンチップ温度センシング技術を採用すると言う基本的技術思想を着想したものである。尚、このデジタルシグナルプロセッシング(ＤＳＰ)に際しては、半導体チップ温度以外のパラメータ(変数)の影響がキャンセルされるようにデータ算術演算を実行するものである。
【００１２】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００１３】
従って本発明の目的の１つは、半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減することにある。
【００１４】
また、本発明の他の目的の１つは、半導体集積回路に温度センサを実現する際に、ロジック半導体製造プロセスとの整合性を改善することにある。
【００１５】
また、本発明の更に他の目的の１つは、半導体集積回路に温度センサを実現する際に、先端半導体製造プロセスの優位条件を維持することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００１８】
すなわち、本発明の代表的な実施の形態は、半導体チップの温度を測定する温度センサ(１)を内蔵する半導体集積回路(ＬＳＩ)である。
【００１９】
前記温度センサ(１)は、第１の温度センサ(２)、第２の温度センサ(３)、データ演算部(４)、不揮発性メモリ(５)を含むものである。
【００２０】
前記第１の温度センサ(２)は、第１の温度(Ｔ０)と第２の温度(Ｔ１)と第３の温度(Ｔ２)にて前記半導体チップの第１の電気的パラメータ(ｔｐｄ)の温度依存性を測定する。
【００２１】
前記第２の温度センサ(３)は、前記第１の温度(Ｔ０)と前記第２の温度(Ｔ１)と前記第３の温度(Ｔ２)にて前記半導体チップの第２の電気的パラメータ(ｔｃ)の温度依存性を測定する。
【００２２】
前記第１の温度(Ｔ０)での前記第１の電気的パラメータ(ｔｐｄ)の第１測定情報(ｔｐｄ０)と前記第２の温度(Ｔ１)での前記第１の電気的パラメータ(ｔｐｄ)の第２測定情報(ｔｐｄ１)とは、前記不揮発性メモリ(５)に不揮発記憶される。
【００２３】
前記第１の温度(Ｔ０)での前記第２の電気的パラメータ(ｔｃ)の第３測定情報(ｔｃ０)と前記第２の温度(Ｔ１)での前記第２の電気的パラメータ(ｔｃ)の第４測定情報(ｔｃ１)とは、前記不揮発性メモリ(５)に不揮発記憶される。
【００２４】
前記第３の温度(Ｔ２)での前記第１の電気的パラメータ(ｔｐｄ)の第５測定情報(ｔｐｄ２)と、前記第３の温度(Ｔ２)での前記第２の電気的パラメータ(ｔｃ)の第６測定情報(ｔｃ２)と、前記不揮発性メモリ(５)に不揮発記憶された前記第１測定情報(ｔｐｄ０)と前記第２測定情報(ｔｐｄ１)と前記第３測定情報(ｔｃ０)と前記第４測定情報(ｔｃ１)と前記第１の温度(Ｔ０)とから前記データ演算部(４)は前記第３の温度(Ｔ２)を算出可能とされたことを特徴とするものである(図１参照)。
【発明の効果】
【００２５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２６】
すなわち、本発明によれば、半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の構成を示す図である。
【図２】図２は、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)に内蔵された温度センサ(ＴＥＭＰ＿ＳＥＮ)１の伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２の構成を示す図である。
【図３】図３は、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)に内蔵された温度センサ(ＴＥＭＰ＿ＳＥＮ)１のリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の構成を示す図である。
【図４】図４は、図２に示した伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２の動作を説明するための波形図である。
【図５】図５は、図３に示したリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の動作を説明するための波形図である。
【図６】図６は、図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの伝播遅延時間ｔｐｄの温度依存性において相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の関係を示す図である。
【図７】図７は、図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３のリーク電流充電時間ｔｃの温度依存性において相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の関係を示す図である。
【図８】図８は、本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)の構成を示す図である。
【発明を実施するための形態】
【００２８】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２９】
〔１〕本発明の代表的な実施の形態は、半導体チップの温度を測定する温度センサ(１)を内蔵する半導体集積回路(ＬＳＩ)である。
【００３０】
前記温度センサ(１)は、第１の温度センサ(２)と、第２の温度センサ(３)と、データ演算部(４)と、不揮発性メモリ(５)とを含むものである。
【００３１】
前記第１の温度センサ(２)は、前記半導体チップの第１の温度(Ｔ０)と第２の温度(Ｔ１)と第３の温度(Ｔ２)にて前記半導体チップの第１の電気的パラメータ(ｔｐｄ)の温度依存性を測定可能とされたものである。
【００３２】
前記第２の温度センサ(３)は、前記半導体チップの前記第１の温度(Ｔ０)と前記第２の温度(Ｔ１)と前記第３の温度(Ｔ２)にて前記半導体チップの第２の電気的パラメータ(ｔｃ)の温度依存性を測定可能とされたものである。
【００３３】
前記第１の温度センサ(２)により測定される前記第１の温度(Ｔ０)での前記第１の電気的パラメータ(ｔｐｄ)の第１測定情報(ｔｐｄ０)と前記第１の温度センサ(２)により測定される前記第２の温度(Ｔ１)での前記第１の電気的パラメータ(ｔｐｄ)の第２測定情報(ｔｐｄ１)とは、前記不揮発性メモリ(５)に不揮発記憶が可能とされたものである。
【００３４】
前記第２の温度センサ(３)により測定される前記第１の温度(Ｔ０)での前記第２の電気的パラメータ(ｔｃ)の第３測定情報(ｔｃ０)と前記第２の温度センサ(３)により測定される前記第２の温度(Ｔ１)での前記第２の電気的パラメータ(ｔｃ)の第４測定情報(ｔｃ１)とは、前記不揮発性メモリ(５)に不揮発記憶が可能とされたものである。
【００３５】
前記第１の温度センサ(２)により測定される前記第３の温度(Ｔ２)での前記第１の電気的パラメータ(ｔｐｄ)の第５測定情報(ｔｐｄ２)と、前記第２の温度センサ(３)により測定される前記第３の温度(Ｔ２)での前記第２の電気的パラメータ(ｔｃ)の第６測定情報(ｔｃ２)と、前記不揮発性メモリ(５)に不揮発記憶された前記第１測定情報(ｔｐｄ０)と前記第２測定情報(ｔｐｄ１)と前記第３測定情報(ｔｃ０)と前記第４測定情報(ｔｃ１)と前記第１の温度(Ｔ０)とから前記データ演算部(４)は前記第３の温度(Ｔ２)を算出可能とされたことを特徴とするものである(図１参照)。
【００３６】
前記実施の形態によれば、半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減することができる。
【００３７】
好適な実施の形態によれば、前記第１の温度センサ(２)は、クロック信号(ＣＬＫ)に応答して、前記第１の電気的パラメータ(ｔｐｄ)の前記温度依存性を測定する第１のカウンター(２ｄ)を有する。
【００３８】
前記第２の温度センサ(３)は、前記クロック信号(ＣＬＫ)に応答して、前記第２の電気的パラメータ(ｔｃ)の前記温度依存性を測定する第２のカウンター(３ｇ)を有することを特徴とするものである(図２、図３参照)。
【００３９】
他の好適な実施の形態によれば、前記第１の温度センサ(２)は、前記第１のカウンター(２ｄ)の入力端子に接続された遅延回路(２ａ)を更に有する。
【００４０】
前記第１の温度センサ(２)は、前記遅延回路(２ａ)の伝播遅延時間の温度依存性を前記第１の電気的パラメータ(ｔｐｄ)の前記温度依存性として測定可能とされたものである。
【００４１】
前記第２の温度センサ(３)は、前記第２のカウンター(３ｇ)の入力端子に接続されたリーク電流充放電回路(３ａ、３ｂ、３ｃ、３ｄ)を更に有する。
【００４２】
前記第２の温度センサ(３)は、前記リーク電流充放電回路(３ａ、３ｂ、３ｃ、３ｄ)のリーク電流による容量(３ｄ)の充電時間と放電時間の少なくともいずれかを一方の時間の温度依存性を前記第２の電気的パラメータ(ｔｃ)の前記温度依存性として測定可能とされたものであることを特徴とするものである(図２、図３参照)。
【００４３】
より好適な実施の形態によれば、前記第１の温度センサ(２)の前記遅延回路(２ａ)と前記第２の温度センサ(３)の前記リーク電流充放電回路(３ａ、３ｂ、３ｃ、３ｄ)とは、それぞれＣＭＯＳ回路で構成されたことを特徴とするものである(図２、図３参照)。
【００４４】
他のより好適な実施の形態によれば、前記第１の温度センサ(２)は、前記第１のカウンター(２ｄ)の前記入力端子と前記遅延回路(２ａ)との間に第１の論理回路(２ｂ、２ｃ)を更に有する。
【００４５】
前記第２の温度センサ(３)は、前記第２のカウンター(３ｇ)の前記入力端子と前記リーク電流充放電回路(３ａ、３ｂ、３ｃ、３ｄ)との間に第２の論理回路(３ｅ、３ｆ)を更に有することを特徴とするものである。
【００４６】
具体的な実施の形態によれば、前記データ演算部(４)は、前記第１測定情報(ｔｐｄ０)と、前記第２測定情報(ｔｐｄ１)と、前記第３測定情報(ｔｃ０)と、前記第４測定情報(ｔｃ１)と、前記第５測定情報(ｔｐｄ２)と、前記第６測定情報(ｔｃ２)と、前記第１の温度(Ｔ０)と、下記関係とから前記第３の温度(Ｔ２)を算出することを特徴とするものである。
【００４７】
α＝(ｔｐｄ２−ｔｐｄ０)／(ｔｐｄ１−ｔｐｄ０)
β＝ｌｎ(ｔｃ２／ｔｃ０)／ｌｎ(ｔｃ１／ｔｃ２)
Ｔ２＝(１＋β)Ｔ０／(１＋α)
【００４８】
より具体的な実施の形態によれば、前記リーク電流充放電回路(３ａ、３ｂ、３ｃ、３ｄ)の前記リーク電流は、ＭＯＳトランジスタのサブスレッシュホールド・リーク電流であることを特徴とするものである(図３参照)。
【００４９】
他のより具体的な実施の形態によれば、前記データ演算部(４)は、前記βの計算のためのルックアップテーブル(４ｃ)を有することを特徴とするものである(図１参照)。
【００５０】
更に他のより具体的な実施の形態によれば、前記半導体集積回路(ＬＳＩ)は、デジタルコア(２０)を更に内蔵するものである。
【００５１】
前記データ演算部(４)は、前記デジタルコア(２０)に適応電圧スケーリング方式によって供給される可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の算出のために前記第３の温度(Ｔ２)を算出することを特徴とするものである(図８参照)。
【００５２】
最も具体的な実施の形態によれば、前記半導体集積回路(ＬＳＩ)は、クリティカルパスレプリカ(３０)と、電源電圧コントローラ(４０)とを更に内蔵するものである。
【００５３】
前記デジタルコア(２０)は、中央処理ユニット(２１)を含むものである。
【００５４】
前記クリティカルパスレプリカ(３０)は、前記中央処理ユニット(２１)の処理速度の検出が可能である。
【００５５】
前記電源電圧コントローラ(４０)には、前記温度センサ(１)の前記データ演算部(４)で算出された前記第３の温度(Ｔ２)の情報(Ｔ)と前記クリティカルパスレプリカ(３０)で検出された前記処理速度の情報(Ｐ)とが供給されることによって、前記可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の電圧値が前記電源電圧コントローラ(４０)によって算出されることを特徴とするものである(図８参照)。
【００５６】
〔２〕本発明の別の観点の代表的な実施の形態は、半導体チップの温度を測定する温度センサ(１)を内蔵する半導体集積回路(ＬＳＩ)の動作方法である。
【００５７】
前記温度センサ(１)は、第１の温度センサ(２)と、第２の温度センサ(３)と、データ演算部(４)と、不揮発性メモリ(５)とを含むものである。
【００５８】
前記第１の温度センサ(２)は、前記半導体チップの第１の温度(Ｔ０)と第２の温度(Ｔ１)と第３の温度(Ｔ２)にて前記半導体チップの第１の電気的パラメータ(ｔｐｄ)の温度依存性を測定可能とされたものである。
【００５９】
前記第２の温度センサ(３)は、前記半導体チップの前記第１の温度(Ｔ０)と前記第２の温度(Ｔ１)と前記第３の温度(Ｔ２)にて前記半導体チップの第２の電気的パラメータ(ｔｃ)の温度依存性を測定可能とされたものである。
【００６０】
前記動作方法は、下記ステップを含むことを特徴とするものである(図１参照)。
【００６１】
前記第１の温度センサ(２)により測定される前記第１の温度(Ｔ０)での前記第１の電気的パラメータ(ｔｐｄ)の第１測定情報(ｔｐｄ０)を、前記不揮発性メモリ(５)に不揮発記憶するステップ。
【００６２】
前記第１の温度センサ(２)により測定される前記第２の温度(Ｔ１)での前記第１の電気的パラメータ(ｔｐｄ)の第２測定情報(ｔｐｄ１)を、前記不揮発性メモリ(５)に不揮発記憶するステップ。
【００６３】
前記第２の温度センサ(３)により測定される前記第１の温度(Ｔ０)での前記第２の電気的パラメータ(ｔｃ)の第３測定情報(ｔｃ０)を、前記不揮発性メモリ(５)に不揮発記憶するステップ。
【００６４】
前記第２の温度センサ(３)により測定される前記第２の温度(Ｔ１)での前記第２の電気的パラメータ(ｔｃ)の第４測定情報(ｔｃ１)を、前記不揮発性メモリ(５)に不揮発記憶するステップ。
【００６５】
前記第１の温度センサ(２)により測定される前記第３の温度(Ｔ２)での前記第１の電気的パラメータ(ｔｐｄ)の第５測定情報(ｔｐｄ２)と、前記第２の温度センサ(３)により測定される前記第３の温度(Ｔ２)での前記第２の電気的パラメータ(ｔｃ)の第６測定情報(ｔｃ２)と、前記不揮発性メモリ(５)に不揮発記憶された前記第１測定情報(ｔｐｄ０)と前記第２測定情報(ｔｐｄ１)と前記第３測定情報(ｔｃ０)と前記第４測定情報(ｔｃ１)と前記第１の温度(Ｔ０)とから前記データ演算部(４)によって前記第３の温度(Ｔ２)を算出するステップ。
【００６６】
前記実施の形態によれば、半導体集積回路に温度センサを実現する際に、温度センサの半導体チップ占有面積を削減することができる。
【００６７】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００６８】
［実施の形態１］
《実施の形態１の大規模半導体集積回路(ＬＳＩ)の構成》
図１は、本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の構成を示す図である。
【００６９】
図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)に内蔵された温度センサ(ＴＥＭＰ＿ＳＥＮ)１は、伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２、リーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３、データ演算部(ＤＳＰ)４、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５、クロック供給部(ＣＬＫ＿ＧＥＮ)６を具備している。
【００７０】
伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２は複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２に応答して変化する伝播遅延時間ｔｐｄを生成する一方、リーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３も複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２に応答して変化するリーク電流充電時間ｔｃを生成するものである。伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２による伝播遅延時間ｔｐｄの計測とリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によるリーク電流充電時間ｔｃの計測に、クロック供給部(ＣＬＫ＿ＧＥＮ)６から供給される安定な周波数を有するクロック信号ＣＬＫが利用される。例えば、クロック信号ＣＬＫの周波数を安定化するために、水晶振動子Ｘｔａｌによって発振周波数が安定化されたクロック発振器によって安定な周波数を有するクロック信号ＣＬＫがクロック供給部(ＣＬＫ＿ＧＥＮ)６から生成されることが可能である。
【００７１】
データ演算部(ＤＳＰ)４は、複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２で伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２によって計測された複数の伝播遅延時間ｔｐｄと複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２でリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によって計測された複数のリーク電流充電時間ｔｃとを使用して正確な半導体チップ温度を算出するためのデータ算術演算を実行するものである。その際に、データ演算部(ＤＳＰ)４は、半導体チップ温度以外のパラメータ(変数)の影響がキャンセルされるようにデータ算術演算を実行する。また、データ演算部(ＤＳＰ)４は、このデータ算術演算の実行のために、算術論理演算部(ＡＬＵ)４ａと乗算／除算部(ＭＵＬＴ／ＤＩＶ)４ｂとルックアップテーブル(ＬＵＴ)４ｃとを含んでいる。尚、このルックアップテーブル(ＬＵＴ)４ｃは、オンチップＲＡＭと小規模制御論理回路により構成されることができる。ルックアップテーブル(ＬＵＴ)４ｃのオンチップＲＡＭの格納データは、図１に示した大規模半導体集積回路(ＬＳＩ)の電源電圧の投入時にて不揮発性半導体メモリ(ＥＥＰＲＯＭ)５からロードされることが可能である。
【００７２】
不揮発性半導体メモリ(ＥＥＰＲＯＭ)５は、複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２で伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２によって計測された複数の伝播遅延時間ｔｐｄや複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２でリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によって計測された複数のリーク電流充電時間ｔｃの測定情報を不揮発記憶する機能を有する。この不揮発記憶の機能を実現するために、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５は例えばフラッシュ・メモリ等の電気的に書き込み可能で電気的に消去可能なメモリによって構成されている。
【００７３】
《伝播遅延時間センサの構成》
図２は、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)に内蔵された温度センサ(ＴＥＭＰ＿ＳＥＮ)１の伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２の構成を示す図である。
【００７４】
図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２は、遅延ライン回路２ａ、排他的ＯＲ回路２ｂ、ＡＮＤ回路２ｃ、カウンター２ｄによって構成されている。
【００７５】
遅延ライン回路２ａは直列接続された複数のＣＭＯＳ論理回路を含むものであり、この直列接続の複数のＣＭＯＳ論理回路の複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄが排他的ＯＲ回路２ｂ、ＡＮＤ回路２ｃ、カウンター２ｄを使用することによって計測されることが可能である。遅延ライン回路２ａの入力ノードＮｄ１の信号変化は、伝播遅延時間ｔｐｄの時間経過後、遅延ライン回路２ａの出力ノードＮｄ２に伝達される。伝播遅延時間ｔｐｄの時間経過の間のカウンター２ｄによるクロック信号ＣＬＫのカウント値から、伝播遅延時間ｔｐｄが計測されることが可能である。
【００７６】
《リーク電流充電時間センサの構成》
図３は、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)に内蔵された温度センサ(ＴＥＭＰ＿ＳＥＮ)１のリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の構成を示す図である。
【００７７】
図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３は、２個のＰチャンネルＭＯＳトランジスタ３ａ、３ｂ、ＮチャンネルＭＯＳトランジスタ３ｃ、容量３ｄ、２個のＣＭＯＳインバータ３ｅ、３ｆ、カウンター３ｇによって構成されている。
【００７８】
ＰチャンネルＭＯＳトランジスタ３ａ、３ｂのソースとゲートが短絡されることで、ソース・ゲート電圧ＶＧＳはゼロボルトとなる。ソース・ゲート電圧ＶＧＳがゼロボルトの状態のＰチャンネルＭＯＳトランジスタ３ａ、３ｂのサブスレッシュホールド・リーク電流が、電源電圧ＶＤＤとノードＮｄ２との間に流れる。
【００７９】
リーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の入力ノードＮｄ１の電圧レベルがハイレベルからローレベルに変化することに応答して、ＮチャンネルＭＯＳトランジスタ３ｃはオン状態からオフ状態に変化する。従って、容量３ｄのＰチャンネルＭＯＳトランジスタ３ａ、３ｂのサブスレッシュホールド・リーク電流による容量３ｄの充電が開始され、容量３ｄの端子電圧が増大する。容量３ｄの端子電圧がＣＭＯＳインバータ３ｅのロジック・スレッシュホールド電圧に到達すると、カウンター３ｇの入力ノードＮｄ３の電圧レベルはローレベルからハイレベルに変化する。容量３ｄの充電開始からカウンター３ｇの入力ノードＮｄ３の電圧レベルのローレベルからハイレベルへの変化時点までのカウンター３ｇによるクロック信号ＣＬＫのカウント値から、リーク電流充電時間ｔｃが計測されることが可能である。
【００８０】
《伝播遅延時間センサの動作》
図４は、図２に示した伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２の動作を説明するための波形図である。
【００８１】
図４に示すように、伝播遅延時間センサ２の遅延ライン回路２ａの入力ノードＮｄ１の電圧レベルがローレベルからハイレベルに変化して伝播遅延時間ｔｐｄの時間経過後、遅延ライン回路２ａの出力ノードＮｄ２の電圧レベルがローレベルからハイレベルに変化する。伝播遅延時間ｔｐｄの時間経過の間に排他的ＯＲ回路２ｂの出力ノードＮｄ３はハイレベルに維持されているので、ＡＮＤ回路２ｃの出力ノードＮｄ４にはクロック信号ＣＬＫの波形が伝達される。この伝播遅延時間ｔｐｄの時間経過中のカウンター２ｄによるクロック信号ＣＬＫのカウント値から、伝播遅延時間ｔｐｄが計測されることが可能である。
【００８２】
《リーク電流充電時間センサの動作》
図５は、図３に示したリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の動作を説明するための波形図である。
【００８３】
図５に示すように、リーク電流充電時間センサ３の入力ノードＮｄ１の電圧レベルのハイレベルからローレベルへの変化に応答して、ＮチャンネルＭＯＳトランジスタ３ｃがオン状態からオフ状態に変化して容量３ｄのＰチャンネルＭＯＳトランジスタ３ａ、３ｂのサブスレッシュホールド・リーク電流による容量３ｄの充電が開始されて、容量３ｄの端子Ｎｄ２の端子電圧が増大する。容量３ｄの端子電圧Ｎｄ２がＣＭＯＳインバータ３ｅのロジック・スレッシュホールド電圧に到達して、カウンター３ｇの入力ノードＮｄ３の電圧レベルはローレベルからハイレベルに変化する。従って、容量３ｄの充電開始から入力ノードＮｄ３の電圧レベルのローレベルからハイレベルへの変化時点迄のカウンター３ｇによるクロック信号ＣＬＫのカウント値から、リーク電流充電時間ｔｃが計測されることが可能である。
【００８４】
《伝播遅延時間およびリーク電流充電時間の温度依存性》
図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの直列接続の複数のＣＭＯＳ論理回路の伝播遅延時間ｔｐｄは、複数のＣＭＯＳ論理回路の出力ＭＯＳトランジスタのオン抵抗による出力寄生容量の充放電の速度に依存するものとなる。一方、出力ＭＯＳトランジスタのオン抵抗は、出力ＭＯＳトランジスタのゲート電極直下のゲート酸化膜とシリコン表面との界面でのキャリア移動速度に反比例する。半導体チップ温度の上昇により界面のキャリア移動速度が低下して、出力ＭＯＳトランジスタのオン抵抗が増大するので、図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの直列接続の複数のＣＭＯＳ論理回路の伝播遅延時間ｔｐｄも半導体チップ温度の上昇により増大する。
【００８５】
従って、図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの直列接続の複数のＣＭＯＳ論理回路の伝播遅延時間ｔｐｄの温度依存性は、下記(１)式で与えられる。
【００８６】
【数１】
2011089950.tif 000003
【００８７】
この(１)式で、Ｔは半導体チップ温度の絶対温度、ａは伝播遅延時間ｔｐｄの温度依存感度、ｂは伝播遅延時間ｔｐｄのオフセット値である。
【００８８】
一方、図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３のリーク電流充電時間ｔｃの温度依存性は、ＰチャンネルＭＯＳトランジスタ３ａ、３ｂのサブスレッシュホールド・リーク電流の温度依存性によって決定される。また、良く知られているように、ＭＯＳトランジスタのサブスレッシュホールド・リーク電流の自然対数値は、温度に比例する。一方、リーク電流充電時間ｔｃは、サブスレッシュホールド・リーク電流に反比例する。従って、図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３のリーク電流充電時間ｔｃの自然対数値の温度依存性は、下記(２)式に示すように温度と反比例の関係となる。
【００８９】
【数２】
2011089950.tif 000004
【００９０】
この(２)式で、Ｔは半導体チップ温度の絶対温度、ｃはリーク電流充電時間ｔｃの温度依存感度、ｂはリーク電流充電時間ｔｃのオフセット値である。
【００９１】
一方、上記(１)式より、相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の間で、下記(３)式の関係が成立する。
【００９２】
【数３】
2011089950.tif 000005
【００９３】
上記(３)式から、下記(４)式の関係が成立する。
【００９４】
【数４】
2011089950.tif 000006
【００９５】
この(４)式から理解されるように、係数αは伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２の計測結果より得られる。
【００９６】
図６は、上記(１)式で与えられる図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの伝播遅延時間ｔｐｄの温度依存性において相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の関係を示す図である。
【００９７】
図６に示したように、図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２を構成する遅延ライン回路２ａの伝播遅延時間ｔｐｄは半導体チップ温度Ｔの増加に比例して増大する。
【００９８】
一方、上記(２)式より、相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２でのリーク電流充電時間ｔｃ０、ｔｃ１、ｔｃ２の間で、下記(５)式の関係が成立する。
【００９９】
【数５】
2011089950.tif 000007
【０１００】
この(５)式から理解されるように、下記に説明する係数βはリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３の計測結果より得られる。
【０１０１】
図７は、上記(２)式で与えられる図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３のリーク電流充電時間ｔｃの温度依存性において相互に相違する３つの半導体チップ温度Ｔ０、Ｔ１、Ｔ２での伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の関係を示す図である。
【０１０２】
図７に示したように、図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３のリーク電流充電時間ｔｃの自然対数値は半導体チップ温度Ｔの逆数の増加に比例して増大する。
【０１０３】
一方、上記(５)式から、下記(６)式の関係が成立する。
【０１０４】
【数６】
2011089950.tif 000008
【０１０５】
上記(４)式の関係を上記(６)式に代入すると、下記(７)式の関係が得られる。
【０１０６】
【数７】
2011089950.tif 000009
【０１０７】
上記(７)式の関係を上記(４)式に代入すると、下記(８)式の関係が得られる。
【０１０８】
【数８】
2011089950.tif 000010
【０１０９】
上記(８)式から、下記(９)式の関係が成立する。
【０１１０】
【数９】
2011089950.tif 000011
【０１１１】
《正確な半導体チップ温度の算出》
従って、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の半導体ウエハーの出荷前のテスティングにて、例えば恒温槽を利用して、正確な第１の温度に設定された第１の半導体チップ温度Ｔ０で、第１の伝播遅延時間ｔｐｄ０が図２に示した伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２によって測定される。第１の半導体チップ温度Ｔと測定された第１の伝播遅延時間ｔｐｄ０の測定情報は、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５に不揮発記憶される。
【０１１２】
更に図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の半導体ウエハーの出荷前のテスティングで、例えば恒温槽を利用して、正確な第１の温度に設定された第１の半導体チップ温度Ｔ０で、第１のリーク電流充電時間ｔｃ０が図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によって測定される。第１の半導体チップ温度Ｔ０と測定された第１のリーク電流充電時間ｔｃ０の測定情報は、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５に不揮発記憶される。
【０１１３】
次に、図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の出荷後に、大規模半導体集積回路(ＬＳＩ)が搭載された電子機器の動作中に不明な第３の半導体チップ温度Ｔ２の算出が実行されるものである。
【０１１４】
温度が不明な第２と第３の半導体チップ温度Ｔ１、Ｔ２の状態で、第２と第３の伝播遅延時間ｔｐｄ１、ｔｐｄ２が図２に示す伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２によって測定され、第２と第３のリーク電流充電時間ｔｃ１、ｔｃ２が図３に示すリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によって測定される。第２と第３の伝播遅延時間ｔｐｄ１、ｔｐｄ２と第２と第３のリーク電流充電時間ｔｃ１、ｔｃ２との測定情報は、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５中に不揮発記憶される。
【０１１５】
次に、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５に不揮発記憶された第１と第２と第３の伝播遅延時間ｔｐｄ０、ｔｐｄ１、ｔｐｄ２の測定情報を利用して、上記(４)式のデータ算術演算が実行される。上記(４)式の伝播遅延時間の差分の演算に、データ演算部(ＤＳＰ)４の算術論理演算部(ＡＬＵ)４ａが使用可能である。上記(４)式の差分伝播遅延時間の除算演算に、データ演算部(ＤＳＰ)４の乗算／除算部(ＭＵＬＴ／ＤＩＶ)４ｂが使用可能である。その結果、上記(４)式のデータ算術演算の実行によって、パラメータαの値が得られることができる。このパラメータαの値は、データ演算部(ＤＳＰ)４の内蔵ＲＡＭに格納されることが可能である。
【０１１６】
更にその次に、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５中に不揮発記憶された第１と第２と第３のリーク電流充電時間ｔｃ０、ｔｃ１、ｔｃ２の測定情報を利用して、上記(６)式のデータ算術演算が実行される。上記(６)式の伝播遅延時間の除算演算に、データ演算部(ＤＳＰ)４の乗算／除算部(ＭＵＬＴ／ＤＩＶ)４ｂが使用可能である。上記(６)式の自然対数の計算に、データ演算部(ＤＳＰ)４のルックアップテーブル(ＬＵＴ)４ｃが使用可能である。その結果、上記(４)式のデータ算術演算の実行によって、パラメータβの値が得られることができる。このパラメータβの値は、データ演算部(ＤＳＰ)４の内蔵ＲＡＭに格納されることが可能である。
【０１１７】
従って、データ演算部(ＤＳＰ)４の内蔵ＲＡＭに格納されたパラメータαの値とパラメータβの値の情報と、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５中に不揮発記憶された第１の半導体チップ温度Ｔ０の値の情報とを使用して、上記(９)式のデータ算術演算が実行されることによって、図１に示した大規模半導体集積回路(ＬＳＩ)が搭載された電子機器の動作中の第３の半導体チップ温度Ｔ２の算出が可能となる。また、上記(９)式のデータ算術演算のパラメータαの値と１との加算とパラメータβの値と１との加算とに、データ演算部(ＤＳＰ)４の算術論理演算部(ＡＬＵ)４ａが使用可能である。更に、上記(９)式のデータ算術演算の除算演算に、データ演算部(ＤＳＰ)４の乗算／除算部(ＭＵＬＴ／ＤＩＶ)４ｂが使用可能である。
【０１１８】
以上、説明したように本発明の実施の形態１においては、上記(９)式のデータ算術演算が実行されることによって、正確な第３の半導体チップ温度Ｔ２の算出が可能となるものである。すなわち、この正確な第３の半導体チップ温度Ｔ２の算出において、伝播遅延時間ｔｐｄの温度依存感度ａおよび温度オフセット値ｂ、リーク電流充電時間ｔｃの温度依存感度ｃおよび温度オフセット値ｂのパラメータ(変数)の影響がキャンセルされることが可能となる。
【０１１９】
［実施の形態２］
《実施の形態２のＬＳＩの構成》
図８は、本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)の構成を示す図である。
【０１２０】
図８に示す本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)が図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)と相違するのは、下記の点である。
【０１２１】
すなわち、図８に示すＬＳＩには、図１に示したＬＳＩに含まれていなかったデジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０、クリティカルパスレプリカ(ＣＰＲ)３０、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０が追加されている。
【０１２２】
更に図８に示すＬＳＩには、外部電源電圧ＶＤＤが供給される一方、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０から生成される制御信号に応答して変化可能な可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)と固定電源電圧(Ｆｉｘｅｄ＿ＶＤＤ)とを生成する電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０が接続されている。
【０１２３】
《デジタルコア》
デジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０は、中央処理ユニット(ＣＰＵ)２１とランダムアクセスメモリ(ＲＡＭ)２２とフラッシュ不揮発性メモリデバイス(ＮＶＦｌａｓｈ)２３とリードオンリーメモリ(ＲＯＭ)２４とバススイッチコントローラ(ＢＳＣ)２５とを含んでいる。
【０１２４】
また、中央処理ユニット(ＣＰＵ)２１には、ＣＰＵバス(ＣＰＵ＿Ｂｕｓ)と制御線(Ｃｎｔｒ＿Ｌｉｎｅｓ)を介して、ランダムアクセスメモリ(ＲＡＭ)２２とフラッシュ不揮発性メモリデバイス(ＮＶＦｌａｓｈ)２３とリードオンリーメモリ(ＲＯＭ)２４とバススイッチコントローラ(ＢＳＣ)２５とが接続されている。更に、中央処理ユニット(ＣＰＵ)２１にはＣＰＵバス(ＣＰＵ＿Ｂｕｓ)と制御線(Ｃｎｔｒ＿Ｌｉｎｅｓ)と周辺バス(Ｐｅｒｉｐｈ＿Ｂｕｓ)とバススイッチコントローラ(ＢＳＣ)２５とを介して、複数の周辺回路(ＰＨ１、ＰＨ２)とＡ／Ｄ変換器(ＡＤＣ)とＤ／Ａ変換器(ＤＡＣ)の周辺モジュールが接続されている。
【０１２５】
《クリティカルパスレプリカ》
クリティカルパスレプリカ(ＣＰＲ)３０は、先端半導体製造プロセスであるロジック半導体製造プロセスにより半導体チップ内に生成されるデジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０と同時に製造されることが可能である。従って、クリティカルパスレプリカ(ＣＰＲ)３０は、デジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０に含まれる最高速デバイスとしての中央処理ユニット(ＣＰＵ)２１の処理速度の検出が可能である。その結果、クリティカルパスレプリカ(ＣＰＲ)３０により検出される処理速度の情報には、先端半導体製造プロセスであるロジック半導体製造プロセスのプロセスバラツキ(Ｐ)の情報が含まれている。
【０１２６】
《温度センサ》
また図８に示す本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)でも、図１に示した本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)と同様に、ＬＳＩ内蔵の温度センサ(ＴＥＭＰ＿ＳＥＮ)１は、伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２、リーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３、データ演算部(ＤＳＰ)４、不揮発性半導体メモリ(ＥＥＰＲＯＭ)５、クロック供給部(ＣＬＫ＿ＧＥＮ)６を具備している。
【０１２７】
また、図８に示す本発明の実施の形態２によるＬＳＩ内蔵の温度センサ(ＴＥＭＰ＿ＳＥＮ)１には、外部電源電圧ＶＤＤが多少変動しても電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０から略一定の電圧レベルに維持される固定電源電圧(Ｆｉｘｅｄ＿ＶＤＤ)が供給されるものである。従って、図８に示す本発明の実施の形態２によるＬＳＩ内蔵の温度センサ(ＴＥＭＰ＿ＳＥＮ)１は、図１に示した本発明の実施の形態１と同様に、正確な半導体チップ温度の算出が可能である。その結果、図８に示した本発明の実施の形態２によるＬＳＩ内蔵の温度センサ(ＴＥＭＰ＿ＳＥＮ)１により検出される情報には、正確な半導体チップ温度の情報(Ｔ)が含まれている。
【０１２８】
《電源電圧コントローラ》
電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０には、外部電源電圧ＶＤＤの電圧情報(Ｖ)と、温度センサ(ＴＥＭＰ＿ＳＥＮ)１からの正確な半導体チップ温度の情報(Ｔ)と、クリティカルパスレプリカ(ＣＰＲ)３０からの半導体製造プロセスのバラツキ(Ｐ)の情報とが供給される。従って、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０は、これらのプロセス・温度・電圧情報(ＰＴＶ)から適応電圧スケーリング(ＡＶＳ：Adaptive Voltage Scaling)の手法により最適な可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の電圧値を算出する。すなわち、この最適な可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の電圧値は、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０から電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０に供給される制御信号によって指示されるものである。
【０１２９】
《適応電圧スケーリング》
例えば、クリティカルパスレプリカ(ＣＰＲ)３０からの半導体製造プロセスのバラツキ(Ｐ)の情報が、デジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０の最高速デバイスとしての中央処理ユニット(ＣＰＵ)２１を構成する微細化ＭＯＳトランジスタのしきい値電圧が比較的高く製造されたと言う製造情報を含むとする。この場合には、適応電圧スケーリング(ＡＶＳ)の手法によって、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０から電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０に供給される制御信号によって指示される最適な可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の電圧値は比較的高いレベルに設定される。
【０１３０】
また例えば、温度センサ(ＴＥＭＰ＿ＳＥＮ)１からの正確な半導体チップ温度の情報(Ｔ)が、現時点の半導体チップ温度が比較的高いと言う温度情報を含むとする。この場合には、適応電圧スケーリング(ＡＶＳ)の手法によって、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０から電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０に供給される制御信号によって指示される最適な可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)の電圧値は、比較的高いレベルに設定される。
【０１３１】
更に例えば、外部電源電圧ＶＤＤの電圧情報(Ｖ)が、現時点の外部電源電圧ＶＤＤの電圧が比較的高いと言う電源電圧情報を含むとする。この場合には、適応電圧スケーリング(ＡＶＳ)の手法によって、電源電圧コントローラ(ＶＤＤ＿ＣＮＴ)４０から電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０に供給される制御信号によって指示される電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０の電圧降圧率は大きな降圧率に設定される。
【０１３２】
尚、図８に示す本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)の複数の周辺回路(ＰＨ１、ＰＨ２)とＡ／Ｄ変換器(ＡＤＣ)とＤ／Ａ変換器(ＤＡＣ)の周辺モジュール等には、外部電源電圧ＶＤＤの電圧が直接供給されることができる。他の場合には、この周辺モジュール等には、電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０から生成される比較的高いレベルの他の可変電源電圧が供給されることもできる。
【０１３３】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１３４】
例えば、図１に示した本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)において、温度センサ(ＴＥＭＰ＿ＳＥＮ)１の伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２とリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３とに伝播遅延時間ｔｐｄの計測とリーク電流充電時間ｔｃの計測のために供給されるクロック信号ＣＬＫは、クロック供給部(ＣＬＫ＿ＧＥＮ)６以外から供給されることができる。
【０１３５】
図１に示す本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の半導体ウエハーの出荷前のテスティングでは、クロック信号ＣＬＫはテスティングのための試験装置(テスター)から供給されることが可能である。次に、図１に示した本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)の出荷後の大規模半導体集積回路(ＬＳＩ)が搭載された電子機器の動作中では、電子機器のシステムクロックをクロック信号ＣＬＫとして使用されることが可能である。尚、この場合に、試験装置(テスター)から供給されるクロック信号ＣＬＫの周波数と電子機器のシステムクロックの周波数とは、等しい周波数に設定されるものである。
【０１３６】
更に、図１の本発明の実施の形態１による大規模半導体集積回路(ＬＳＩ)では、複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２で伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)２によって計測された複数の伝播遅延時間ｔｐｄや複数の半導体チップ温度Ｔ０、Ｔ１、Ｔ２でリーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)３によって計測された複数のリーク電流充電時間ｔｃの測定情報を不揮発記憶する不揮発性半導体メモリ(ＥＥＰＲＯＭ)５は、フラッシュ・メモリ以外にも電気ヒューズ等の不揮発性半導体メモリを使用することが可能である。
【０１３７】
また、図８に示した本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)では、温度センサ(ＴＥＭＰ＿ＳＥＮ)１の不揮発性半導体メモリ(ＥＥＰＲＯＭ)５は、デジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０内部のフラッシュ不揮発性メモリデバイス(ＮＶＦｌａｓｈ)２３の内部に構成されることが可能である。
【０１３８】
更に、図８に示した本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)では、温度センサ(ＴＥＭＰ＿ＳＥＮ)１のデータ演算部(ＤＳＰ)４の算術論理演算部(ＡＬＵ)４ａと乗算／除算部(ＭＵＬＴ／ＤＩＶ)４ｂとルックアップテーブル(ＬＵＴ)４ｃは、デジタルコア(Ｄｉｇｉｔａｌ＿Ｃｏｒｅ)２０内部の他の中央処理ユニットやデジタルシグナルプロセッサ等によって構成されることが可能である。
【０１３９】
また、図８に示した本発明の実施の形態２による大規模半導体集積回路(ＬＳＩ)では、可変電源電圧(Ｖａｒｉａｂｌｅ＿ＶＤＤ)と固定電源電圧(Ｆｉｘｅｄ＿ＶＤＤ)とを生成する電源電圧レギュレータ(ＶＤＤ＿Ｒｅｇ)５０は大規模半導体集積回路(ＬＳＩ)の半導体チップ内部に集積化されることも可能である。
【符号の説明】
【０１４０】
ＬＳＩ…大規模半導体集積回路
１…温度センサ(ＴＥＭＰ＿ＳＥＮ)
２…伝播遅延時間センサ(ｔｐｄ＿Ｓｅｎｓｅ)
３…リーク電流充電時間センサ(Ｌｅａｋ＿Ｃｈａｒｇｅ＿Ｓｅｎｓｅ)
４…データ演算部(ＤＳＰ)
５…不揮発性半導体メモリ(ＥＥＰＲＯＭ)
６…クロック供給部(ＣＬＫ＿ＧＥＮ)
【図１】
2011089950.tif 000012
【図２】
2011089950.tif 000013
【図３】
2011089950.tif 000014
【図４】
2011089950.tif 000015
【図５】
2011089950.tif 000016
【図６】
2011089950.tif 000017
【図７】
2011089950.tif 000018
【図８】
2011089950.tif 000019