(57)【要約】【課題】内蔵メモリに連続したアドレスをそのまま入力していたので、領域のサイズを同じ値にしなければならなかった。このため、メモリサイズを大まかにしか設定することができず、リーク電流および消費電力を大幅に低減できなかった。本発明はリーク電流および消費電力を大幅に低減できる半導体装置を提供することを目的にする。【解決手段】メモリをサイズが異なる複数の領域に分割して必要な領域のみ電力を供給するようにし、かつアドレス変換部を用いて連続したアドレスをメモリの実アドレスに変換するようにした。アドレス変換を行うので、サイズおよび電力を供給する領域を自由に設定できるので、リーク電流および消費電力を大きく低減できる。【選択図】図１
2011249435.tif 000002
【特許請求の範囲】
【請求項１】
論理回路で構成されたロジック部と、このロジック部が使用するデータを保存するメモリで構成された半導体装置において、
サイズが異なる領域を含む複数の領域に分割され、これら分割された領域の各々に独立して電力を供給することができるメモリと、
確保すべきメモリサイズを指定するサイズ信号が入力され、このサイズ信号に基づいて前記領域を選択して電力を供給する電源制御部と、
前記電源制御部が出力する信号が入力され、この信号に基づいて入力されたアドレスを変換して前記メモリに出力するアドレス変換部と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記領域のサイズの比を、２のべき乗としたことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック回路とメモリが混載した半導体装置に関し、特にリーク電流を低減することができる半導体装置に関するものである。
【背景技術】
【０００２】
近年、メモリ（ＳＲＡＭ（Static Random Access Memory））とロジック回路を同一チップに集積したＬＳＩ（Large Scale Integrated Circuit）が多用されるようになった。このようなＬＳＩは集積されるトランジスタの数が多く、またＬＳＩの微細化に伴いリーク電流が増大するので、リーク電流を低減することが重要な課題になる。
【０００３】
図３に、メモリの使用しない領域に電力を供給しないようにすることによって、リーク電流を低減したＬＳＩの構成を示す。図３において、１０はＬＳＩであり、ロジック部１１〜１３、電源部１４、メモリ１５、電源制御部１６で構成される。
【０００４】
ロジック部１１〜１３は論理回路で構成され、ＬＳＩ１０の機能を実現する。メモリ１５はロジック部１１〜１３が使用するデータを保存する。電源制御部１６にはサイズ信号が入力され、メモリ１５に供給する電力を制御する。電源部１４はロジック部１１〜１３、メモリ１５、電源制御部１６に電力を供給する。
【０００５】
なお、ロジック部１１〜１３相互間、およびロジック部１１〜１３とメモリ１５間は配線で接続されるが、本願発明とは直接関係がないので、記載を省略している。また、メモリ１５には読み書きするデータを伝送するデータバスも接続されるが、同様の理由で記載を省略している。
【０００６】
図４に、メモリ１５とその周辺回路の構成を示す。なお、図３と同じ要素には同一符号を付し、説明を省略する。
【０００７】
図４において、メモリ１５は１５ａ〜１５ｄの同じ大きさの領域に分割される。これらの領域１５ａ〜１５ｄにはアドレスが入力され、かつこれらの領域１５ａ〜１５ｄには独立して電力が供給できるようにされる。
【０００８】
電源制御部１６は制御部１６ｅおよびスイッチ１６ａ〜１６ｄで構成される。制御部１６ｅにはＬＳＩ１０の外部あるいはロジック部１１〜１３から確保すべきメモリサイズを表すサイズ信号が入力される。制御部１６ｅはこのサイズ信号に基づいてスイッチ１６ａ〜１６ｄにオンオフ信号を出力する。スイッチ１６ａ〜１６ｄの設定は、ＬＳＩ１０のスタンバイ時に行う。
【０００９】
スイッチ１６ａ〜１６ｄの一端にはメモリ１５の正電源Ｖｄｄが印加され、他端はそれぞれ領域１５ａ〜１５ｄの正電源端子に接続される。スイッチ１６ａ〜１６ｄのオンオフを制御することにより、使用する領域のみ電力を供給することができる。
【００１０】
例えば、領域１５ａのみを使用するときはスイッチ１６ａのみをオンにし、１６ｂ〜１６ｄをオフにする。領域１５ａと１５ｂを使用するときは、スイッチ１６ａと１６ｂをオンにし、１６ｃと１６ｄをオフにする。
【００１１】
電力が供給されない領域はリーク電流が発生しないので、使用する領域のみ電力を供給することにより、ＬＳＩ１０のリーク電流を低減することができる。
【００１２】
特許文献１には、図３、図４と同様構成の半導体装置が記載されている。特許文献１の図２４は本明細書の図４とほぼ同様の構成を有し、スイッチＣＮＴＶ２を制御することにより、ＳＲＡＭ１〜ＳＲＡＭ４のうち、使用する領域のみ電力を供給する。また、電力を遮断する代わりに、基板バイアス電圧を印加してリーク電流を低減することも記載されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００７−２８７３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような構成のＬＳＩには次のような課題があった。ＬＳＩに要求される機能は多様化しており、かつ機能によって必要とされるメモリサイズは大きく異なる。しかし、図４ではメモリ１５を同じサイズの領域に分割しているので、電力を供給する領域のサイズを細かく変化させることができない。このため、使用するメモリサイズよりも大きな領域に電力を供給しなければならず、リーク電流を大幅に低減することが難しいという課題があった。
【００１５】
メモリ１５の領域数を増やして１つの領域のサイズを小さくすれば、電力を供給するサイズを細かく変化させることができるが、領域数を増やすとメモリ１５および電源制御部１６の構成が複雑になってしまうと共にサイズが大きくなり、これに伴ってチップサイズも大きくなるという課題もあった。
【００１６】
特許文献１の図２４の構成でも、同様の課題が発生する。また、基板バイアスを変化させる手法はリーク電流を小さくし、かつデータを保持できるという利点はあるものの、基板バイアスを変化させる構成が複雑になり、かつ使用しない領域のリーク電流を０にすることができないという課題があった。
【００１７】
本発明の目的は、電力を供給する領域のサイズを細かく変化させることができ、その結果リーク電流および消費電力を低減することができる半導体装置を実現することにある。
【課題を解決するための手段】
【００１８】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
論理回路で構成されたロジック部と、このロジック部が使用するデータを保存するメモリで構成された半導体装置において、
サイズが異なる領域を含む複数の領域に分割され、これら分割された領域の各々に独立して電力を供給することができるメモリと、
確保すべきメモリサイズを指定するサイズ信号が入力され、このサイズ信号に基づいて前記領域を選択して、この選択した領域に電力を供給する電源制御部と、
前記電源制御部が出力する信号が入力され、この信号に基づいて入力されたアドレスを変換して前記メモリに出力するアドレス変換部と、
を備えたものである。使用しない領域に電力を供給しないので、リーク電流を低減できる。
【００１９】
請求項２記載の発明は、請求項１に記載の発明において、
前記領域のサイズの比を、２のべき乗としたものである。多様なメモリサイズを実現できる。
【発明の効果】
【００２０】
本発明によれば以下のような効果がある。
請求項１および２の発明によれば、メモリを、独立して電力を供給できかつサイズが異なる複数の領域に分割し、電源制御部でこれらの領域を選択して電力を供給すると共に、アドレス変換部で連続したアドレスを前記メモリの実アドレスに変換するようにした。
【００２１】
使用しない領域には電力を供給しないので、半導体装置のリーク電流および消費電力を低減できるという効果がある。
【００２２】
また、アドレス変換部を用いて連続したアドレスをメモリの実アドレスに変換するようにしたので、領域のサイズを自由に設定することができる。この結果、電力を供給する領域の合計サイズを細かく設定することができるので、電力を供給するサイズを必要最小限の値に設定でき、リーク電流および消費電力を低減できるという効果もある。
【００２３】
さらに、領域のサイズ比を２のべき乗に設定することにより、メモリサイズをより細かく設定できるという効果もある。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の一実施例を示した構成図である。
【図３】従来の半導体装置の構成図である。
【図４】従来の半導体装置の構成図である。
【発明を実施するための形態】
【００２５】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る半導体装置の一実施例を示した構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。
【００２６】
図１において、２０はＬＳＩであり、半導体装置に相当する。このＬＳＩ２０は、ロジック部１１〜１３、電源部１４、メモリ２１、電源制御部２２、およびアドレス変換部２３で構成される。
【００２７】
ロジック部１１〜１３は論理回路で構成され、ＬＳＩ２０の機能を実現する。メモリ２１はロジック部１１〜１３が使用するデータを保存する。電源部１４はロジック部１１〜１３、メモリ２１、電源制御部２２、およびアドレス変換部２３に電力を供給する。
【００２８】
電源制御部２２にはＬＳＩ２０の外部あるいはロジック部１１〜１３から、確保すべきメモリサイズを指定するサイズ信号が入力される。電源制御部２２はこのサイズ信号に基づいてメモリ２１に供給する電力を制御する。
【００２９】
アドレス変換部２３にはロジック部１１〜１３からアドレスが、電源制御部２２から信号が入力される。アドレス変換部２３は、電源制御部２２からの信号に基づいて入力されたアドレスをメモリ２１の実際のアドレス（実アドレス）に変換し、メモリ２１に出力する。
【００３０】
なお、ロジック部１１〜１３相互間、およびロジック部１１〜１３とメモリ２１間は配線で接続されるが、本願発明とは直接関係がないので、記載を省略している。また、メモリ２１には読み書きするデータを伝送するデータバスも接続されるが、同様の理由で記載を省略している。
【００３１】
図２に、メモリ２１およびその周辺の詳細な構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００３２】
図２において、メモリ２１は４つの領域２１ａ〜２１ｄに分割される。これらの領域２１ａ〜２１ｄには独立して電力が供給できるようになっており、かつサイズが異なっている。例えば、領域２１ａ〜２１ｄのサイズをそれぞれ１ｋ（１０２４）バイト、２ｋ（２０４８）バイトと、４ｋ（４０９６）バイト、８ｋ（８１９２）バイトとする。すなわち、各領域のサイズの比を２のべき乗とする。
【００３３】
電源制御部２２は制御部２２ｅおよびスイッチ２２ａ〜２２ｄで構成される。制御部２２ｅにはサイズ信号が入力される。制御部２２ｅは、入力されたサイズ信号に基づいてメモリ２１のどの領域に電力を供給するかを決定し、スイッチ２２ａ〜２２ｄに制御信号を出力する。この決定はＬＳＩ２０のスタンバイ時に行う。
【００３４】
スイッチ２２ａ〜２２ｄの一端にはメモリ２１の正電源Ｖｄｄが印加され、他端はそれぞれ領域２１ａ〜２１ｄの正電源端子に接続される。スイッチ２２ａ〜２２ｄがオンになると対応する領域２１ａ〜２１ｄには電力が供給され、オフになると電力は供給されない。
【００３５】
例えば、サイズ信号が要求するサイズが１ｋバイトであると、制御部２２ｅはスイッチ２２ａのみをオンにし、２２ｂ〜２２ｄをオフにする。サイズ信号が要求するサイズが１０ｋバイトであると、制御部２２ｅはスイッチ２２ｂと２２ｄをオンにし、スイッチ２２ａと２２ｃをオフにする。
【００３６】
このようにして、スイッチ２２ａ〜２２ｄを制御することにより、１ｋバイト単位で電力が供給される領域の合計サイズを可変することができる。
【００３７】
領域２１ａ〜２１ｄのサイズが異なっているので、これらの領域をアクセスするアドレスは連続した値にならず、アクセスが困難であるという欠点がある。このため、アドレス変換部２３を用いてアドレス変換を行い、連続したアドレスでアクセスできるようにする。
【００３８】
アドレス変換部２３には、電源制御部２２から領域２１ａ〜２１ｄのうち、どの領域に電力を供給しているかの信号、および連続したアドレスが入力される。アドレス変換部２３は、制御部２２ｅから入力された信号に基づいて入力されたアドレスをメモリ２１の実際のアドレス（実アドレス）に変換し、メモリ２１に出力する。
【００３９】
例えば、領域２１ｂと２１ｄに電力が供給され、領域２１ａと２１ｃには電力が供給されていないとする。アドレス変換部２３は、入力されたアドレスが２０４７以下のときは、入力されたアドレスに１０２４を加算してメモリ２１に出力する。２０４８以上のときは、入力されたアドレスに５１２０（＝７１６８−２０４８）を加算してメモリ２１に出力する。
【００４０】
図４の従来構成では連続したアドレスをそのままメモリ１５に入力するようにしていたので、領域１５ａ〜１５ｄは同じサイズとしなければならなかった。図２の実施例では連続したアドレスをアドレス変換部２３でメモリ２１の実アドレスに変換するようにしたので、領域２１ａ〜２１ｄのサイズを異ならせることができる。
【００４１】
また、図４従来例では領域１５ａ〜１５ｄのサイズは同じなので、電力を供給する領域の合計サイズを領域１５ａ〜１５ｄのサイズ以下の単位で設定することができなかった。これに対して図２実施例では領域２１ａ〜２１ｄのサイズを異ならせることができ、かつ電力を供給する領域を自由に選択することができるので、電力を供給する領域の組み合わせを変えることにより、電力を供給する領域の合計サイズをより細かく設定することができる。このため、要求されるメモリサイズに近い領域のみ電力を供給することができるので、リーク電流を大幅に低減することができる。
【００４２】
なお、図２実施例では領域の数を４としたが、これに限定されることはない。領域の数は２以上であれば任意に設定することができる。また、各領域のサイズは必ずしも２のべき乗でなくてもよく、任意の値を設定することができる。また、同じサイズの領域があってもよい。
【００４３】
また、図２実施例では正電源Ｖｄｄと領域２１ａ〜２１ｄの間にスイッチ２２ａ〜２２ｄを挿入して電力の供給、停止を制御するようにしたが、特許文献１に記載されているように、領域２１ａ〜２１ｄと負電源との間にスイッチ２２ａ〜２２ｄを挿入するなど他の手法を用いることができる。また、電源制御部２２の構成も図２に限定されることはない。要は、領域単位で電力の供給、停止を制御できる構成であればよい。
【００４４】
また、図２実施例ではメモリ２１は領域２１ａ〜２１ｄに跨って連続したアドレスを有するとして説明したが、領域２１ａ〜２１ｄの各々が０から始まるアドレスを有するようなメモリであってもよい。この場合、領域２１ｂと２１ｄのみ電力を供給するときは、入力されるアドレスが２０４７以下のときは領域２１ｂを選択して入力されたアドレスをそのまま出力し、２０４８以上のときは領域２１ｄを選択して入力されたアドレスから２０４８を減算して出力すればよい。
【００４５】
さらに、メモリ２１はＳＲＡＭに限れられることはない。要は、データを保存し、また保存したデータを読み出せる構成であればよい。
【符号の説明】
【００４６】
１１〜１３  ロジック部
１４  電源部
２０  ＬＳＩ
２１  メモリ
２１ａ〜２１ｄ  領域
２２  電源制御部
２２ａ〜２２ｄ  スイッチ
２２ｅ  制御部
２３  アドレス変換部
【図１】
2011249435.tif 000003
【図２】
2011249435.tif 000004
【図３】
2011249435.tif 000005
【図４】
2011249435.tif 000006