(57)【要約】【課題】  時間及び手間を要し、かつ、コストが嵩む煩雑な調整工程等を設けることなく、容易に、周波数及び頂点温度のばらつきを抑制する。【解決手段】  膜厚のばらつきによる頂点温度のばらつきが補償されるように、基板１の中心部領域Ｓ１と、中間部領域Ｓ２と、周縁部領域Ｓ３とで、膜厚が比較的厚くなる中心部領域でメタライズ比（伝搬路λ／２内における金属の占める割合）が小さく、膜厚が比較的薄くなる周縁部領域でメタライズ比が大きくなるように、櫛形電極を形成する。【選択図】  図１
2011091631.tif 000002
【特許請求の範囲】
【請求項１】
圧電性の基板上に電極を形成する電極形成工程を含む弾性表面波素子の製造方法であって、
前記電極形成工程で、前記基板の電極形成位置に応じて、前記電極を、メタライズ比を異らせて形成することを特徴とする弾性表面波素子の製造方法。
【請求項２】
前記電極形成工程で、前記電極の膜厚又は規格化膜厚の変化による少なくとも周波数温度特性の変化が補償されるように、前記基板の電極形成位置に応じて、前記電極を、メタライズ比を異ならせて形成することを特徴とする請求項１記載の弾性表面波素子の製造方法。
【請求項３】
前記電極形成工程で、前記基板の中心部から周縁部に向かって、メタライズ比が増加するように、前記電極を形成することを特徴とする請求項１又は２記載の弾性表面波素子の製造方法。
【請求項４】
前記電極形成工程で、前記基板上に、複数の電極指を有する櫛形の電極を複数対形成し、前記膜厚又は前記規格化膜厚のばらつきによる頂点温度のばらつきが補償されるように、前記基板の中心部領域には、メタライズ比が比較的小さくなるように前記電極を形成し、前記基板の周縁部領域には、メタライズ比が比較的大きくなるように前記電極を形成するとともに、各前記電極を、前記電極指のピッチが、前記電極形成位置によらず略同一となるように形成することを特徴とする請求項２又は３記載の弾性表面波素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）等の弾性波を励振可能な弾性表面波素子の製造方法に関する。
【背景技術】
【０００２】
近年、弾性表面波素子は、通信分野等で広く利用され、例えば、共振子や、帯域フィルタ等に用いられている。こうした弾性表面波素子の製造方法は、水晶等の圧電性の基板（ウェハ）上に、櫛形電極（簾状電極）を複数形成する工程を含んでいる（例えば、特許文献１等参照。）。
【０００３】
ところが、製造装置の能力により、基板上の櫛形電極の膜厚の分布を、正確に一様とすることが困難であるため、周波数特性にばらつきが生じ、歩留りが悪化してしまう。一例として、櫛形電極の膜厚が、基板（ウェハ）の中央部において厚く、周縁部で薄くなるように分布する場合がある。この場合、図８に示すように、基板上の位置（中心からの動径方向の位置ｒ）に対応して、周波数が曲線ｈ０に示すように、変化してしまう。
【０００４】
このため、周波数偏差をキャンセルするように、膜厚分布に応じて、櫛形電極の電極指のピッチ（＝λ（λ：弾性表面波の波長））を異らせて電極パターンを形成する技術が提案されている。例えば、図８にあげた例の場合で考えると、基板の中心部（ｒ＜ｒａ）と、中間部（ｒａ≦ｒ≦ｒｂ）と、周縁部（ｒ＞ｒｂ）とで、電極指のピッチが、中心部で小さく、周縁部で大きくなるように、櫛形電極を形成する。
【０００５】
すなわち、基板の中心部（ｒ＜ｒａ）においては、図１０に示すように、圧電性基板１０１上に、櫛形電極１０２，１０３が形成される。櫛形電極１０２（１０３）の電極指１０２ａ（１０３ａ）のピッチｐａ、及び電極指１０２ａ，１０３ａの間隔ｑａは、ともに比較的小さく設定される。
【０００６】
また、中間部（ｒａ≦ｒ≦ｒｂ）においては、図１１に示すように、圧電性基板１０１上に、櫛形電極１０４，１０５が形成される。櫛形電極１０４（１０５）の電極指１０４ａ（１０５ａ）のピッチｐｂ、及び電極指１０４ａ，１０５ａの間隔ｑｂは、ともにピッチｐａ、及び間隔ｑａよりも大きく（ｐｂ＞ｐａ、ｑｂ＞ｑａ）設定される。
【０００７】
また、周縁部（ｒ＞ｒｂ）においては、図１２に示すように、圧電性基板１０１上に、櫛形電極１０６，１０７が形成される。櫛形電極１０６（１０７）の電極指１０６ａ（１０７ａ）のピッチｐｃ、及び電極指１０６ａ，１０７ａの間隔ｑｃは、ともにピッチｐｂ、及び間隔ｑｂよりも大きく（ｐｃ＞ｐｂ、ｑｃ＞ｑｂ）設定される。なお、電極指１０２ａ（１０３ａ），１０４ａ（１０５ａ），１０６ａ（１０７ａ）の幅ｍａ，ｍｂ，ｍｃは、略同一とされる。
【０００８】
これにより、図９に示すように、ｒ＜ｒａで、曲線ｈ０が曲線ｈａに、周波数が高い方へシフトし、ｒ＞ｒｂで、曲線ｈ０が曲線ｈｃに、周波数が低い方へシフトし、ｒａ≦ｒ≦ｒｂにおける曲線ｈｂとともに、周波数のずれが小範囲内に抑えられ、全領域に亘って周波数のばらつきが低減される。
【０００９】
しかしながら、周波数のばらつきは低減されるものの、電極指のピッチを異らせて電極パターンを形成することにより、規格化膜厚のばらつきが増大し、頂点温度（周波数温度特性（温度と中心周波数との間の関係）で中心周波数が最大となる温度）のばらつきを新たに引き起こしてしまう。
【００１０】
このため、膜厚分布に応じて、櫛形電極をその電極指のピッチを異ならせて形成する代わりに、電極パターンを形成した後に、プラズマを用いてエッチングする技術が提案されている。この技術では、図１３に示すように、基板１０９に櫛形電極１１１を形成して、容器１１２内に収容し、ＣＦ４プラズマ１１４によって、エッチングを行う。ここで、膜厚分布に応じて、エッチングマスク１１３を取り換えながら、複数回の周波数調整を行う必要がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００３−８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記従来技術では、時間及び手間を要し、かつ、コストが嵩む煩雑な調整工程が不可欠であるという問題がある。
【００１３】
この発明は、前記の課題を解決し、例えば、煩雑な調整工程等を設けることなく、容易に、周波数及び頂点温度のばらつきを抑制することができる弾性表面波素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
前記の課題を解決するために、請求項１の発明は、圧電性の基板上に電極を形成する電極形成工程を含む弾性表面波素子の製造方法であって、前記電極形成工程で、前記基板の電極形成位置に応じて、前記電極を、メタライズ比を異らせて形成することを特徴としている。
【００１５】
請求項２の発明は、請求項１記載の弾性表面波素子の製造方法であって、前記電極形成工程で、前記電極の膜厚又は規格化膜厚の変化による少なくとも周波数温度特性の変化が補償されるように、前記基板の電極形成位置に応じて、前記電極を、メタライズ比を異ならせて形成することを特徴としている。
【００１６】
請求項３の発明は、請求項１又は２記載の弾性表面波素子の製造方法であって、前記電極形成工程で、前記基板の中心部から周縁部に向かって、メタライズ比が増加するように、前記電極を形成することを特徴としている。
【００１７】
請求項４の発明は、請求項２又は３記載の弾性表面波素子の製造方法であって、前記電極形成工程で、前記基板上に、複数の電極指を有する櫛形の電極を複数対形成し、前記膜厚又は前記規格化膜厚のばらつきによる頂点温度のばらつきが補償されるように、前記基板の中心部領域には、メタライズ比が比較的小さくなるように前記電極を形成し、前記基板の周縁部領域には、メタライズ比が比較的大きくなるように前記電極を形成するとともに、各前記電極を、前記電極指のピッチが、前記電極形成位置によらず略同一となるように形成することを特徴としている。
【発明の効果】
【００１８】
本発明によれば、基板の電極層形成位置に応じて、電極を、メタライズ比を異ならせて形成するので、例えば、電極の膜厚又は規格化膜厚の変化による少なくとも周波数温度特性の変化が補償されるように、メタライズ比を異ならせて電極を形成することによって、例えば、頂点温度のばらつきを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の一実施の形態に係る基板の構成を示す平面図である。
【図２】同基板を用いて製造される弾性表面波素子の主要部の構成を示す断面図である。
【図３】同弾性表面波素子の主要部の構成を示す平面図である。
【図４】同弾性表面波素子の主要部の構成を示す平面図である。
【図５】同弾性表面波素子の主要部の構成を示す平面図である。
【図６】弾性表面波素子における規格化膜厚と頂点温度との間の関係を示す示性図である。
【図７】弾性表面波素子におけるメタライズ比と頂点温度との間の関係を示す示性図である。
【図８】従来技術を説明するための説明図である。
【図９】従来技術を説明するための説明図である。
【図１０】従来技術を説明するための説明図である。
【図１１】従来技術を説明するための説明図である。
【図１２】従来技術を説明するための説明図である。
【図１３】従来技術を説明するための説明図である。
【発明を実施するための形態】
【００２０】
次に、この発明の実施の形態について、図面を用いて詳しく説明する。
【００２１】
図１は、この発明の一実施の形態に係る基板の構成を示す平面図、図２は、同基板を用いて製造される弾性表面波素子の主要部の構成を示す断面図、図３乃至図５は、同弾性表面波素子の主要部の構成を示す平面図、図６は、弾性表面波素子における規格化膜厚と頂点温度との間の関係を示す示性図、図７は、弾性表面波素子におけるメタライズ比と頂点温度との間の関係を示す示性図である。
【００２２】
図１及び図２に示すように、この実施の形態の弾性表面波素子の製造方法は、圧電性の基板（ウェハ）１上に櫛形電極を形成する工程を含み、膜厚分布に応じて、すなわち、基板１上の電極形成位置に応じて、櫛形電極を、そのメタライズ比α（α＝ｍ／（ｍ＋ｓ））を異ならせて形成する。ここで、ｍは、櫛形電極の電極指２ａ（３ａ）の幅、ｓは、電極指２ａ，３ａ間の間隙の幅であり、メタライズ比は、伝搬路λ／２内における金属の占める割合として定義される。
【００２３】
また、櫛形電極の電極指２ａ（３ａ）のピッチ（電極周期）ｐ、及び電極指２ａ，３ａの間隔ｑは、基板１上の全電極形成領域に亘って略一定に設定する。また、圧電性の基板１の材料としては、例えば、水晶が用いられる。また、櫛形電極の材料としては、例えば、アルミニウム（Ａｌ）が用いられる。
【００２４】
この実施の形態では、膜厚（規格化膜厚）のばらつきによる頂点温度（周波数温度特性（温度と中心周波数との間の関係）で中心周波数が最大となる温度）のばらつきが補償されるように、櫛形電極を、そのメタライズ比αを異ならせて形成する。例えば、基板１の中心部領域Ｓ１（０≦ｒ＜ｒ１）と、中間部領域Ｓ２（ｒ１≦ｒ≦ｒ２）と、周縁部領域Ｓ３（ｒ２＜ｒ≦ｒ３）とで、メタライズ比を、中心部領域で小さく、周縁部領域で大きくなるように、櫛形電極を形成する。
【００２５】
すなわち、基板１の中心部領域Ｓ１（０≦ｒ＜ｒ１）においては、図３に示すように、圧電性の基板１上に、櫛形電極４，５が形成される。櫛形電極４（５）の電極指４ａ（５ａ）の幅ｍ１は、比較的小さく、電極指４ａ，５ａ間の間隙の幅ｓ１は、比較的大きく設定される。こうして、メタライズ比α１（α１＝ｍ１／（ｍ１＋ｓ１））は、比較的小さく設定される。
【００２６】
また、中間部領域Ｓ２（ｒ１≦ｒ≦ｒ２）においては、図４に示すように、圧電性の基板１上に、櫛形電極６，７が形成される。櫛形電極６（７）の電極指６ａ（７ａ）の幅ｍ２は、幅ｍ１よりも大きく、電極指６ａ，７ａ間の間隙の幅ｓ２は、幅ｓ１よりも小さく設定される。こうして、メタライズ比α２（α２＝ｍ２／（ｍ２＋ｓ２））は、メタライズ比α１よりも大きく設定される。
【００２７】
また、周縁部領域Ｓ３（ｒ２＜ｒ≦ｒ３）においては、図５に示すように、圧電性の基板１上に、櫛形電極８，９が形成される。櫛形電極８（９）の電極指８ａ（９ａ）の幅ｍ３は、幅ｍ２よりも大きく、電極指８ａ，９ａ間の間隙の幅ｓ３は、幅ｓ２よりも小さく設定される。こうして、メタライズ比α３（α３＝ｍ３／（ｍ３＋ｓ３））は、メタライズ比α２よりも大きく設定される。
【００２８】
なお、図３乃至図５に示すように、電極指４ａ（５ａ），６ａ（７ａ），８ａ（９ａ）のピッチｐ１，ｐ２，ｐ３、及び電極指４ａ，５ａ、電極指６ａ，７ａ、電極指８ａ，９ａの間隔ｑ１，ｑ２，ｑ３は、基板１上の全形成領域に亘って略一定に設定される。
【００２９】
メタライズ比が異なる櫛形電極４，５、櫛形電極６，７、櫛形電極８，９は、例えば、圧電性の基板１上に、マスク蒸着や、フォトリソグラフィ等によって、同時に形成される。なお、基板（ウェハ）上に複数の弾性表面波素子が形成されてから、ダイシングにより個片化される。
【００３０】
次に、上述した櫛形電極の形成方法を採用した根拠について説明する。頂点温度は、規格化膜厚（ｈ／λ、ｈ：膜厚、λ：弾性表面波の波長）と、メタライズ比と、基板（ウェハ）の切断方向とにより決定される。発明者は、規格化膜厚を変化させて頂点温度を求め、規格化膜厚と頂点温度との間の関係について、図６の直線ｄ１に示す結果を得た。これにより、従来技術で述べた頂点温度のばらつきは、規格化膜厚のばらつきの増大によって生じることがわかる。
【００３１】
そこで、発明者は、規格化膜厚のばらつきによる頂点温度のばらつきは、メタライズ比と、基板（ウェハ）の切断方向とによって補償されると考えた。頂点温度は、基板面内で一様に変化するため、基板切断方向による補償は適さない。一方、メタライズ比が電極形成領域によって異なる電極パターンを、配置することは可能である。
【００３２】
発明者は、メタライズ比を変化させて頂点温度を求め、メタライズ比と頂点温度との間の関係について、図７の直線ｄ２に示す結果を得た。図６及び図７を参照してもわかる通り、規格化膜厚のばらつきによる頂点温度のばらつきは、メタライズ比を変化させることによって補償（キャンセル）される。
【００３３】
したがって、例えば、基板１の中心部領域Ｓ１と、中間部領域Ｓ２と、周縁部領域Ｓ３とで、メタライズ比を、膜厚が比較的厚くなる中心部領域Ｓ１でメタライズ比が小さく、膜厚が比較的薄くなる周縁部領域Ｓ３でメタライズ比が大きくなるように、櫛形電極を形成すればよいことがわかる。
【００３４】
こうして、この実施の形態の構成によれば、基板１の中心部領域Ｓ１と、中間部領域Ｓ２と、周縁部領域Ｓ３とで、メタライズ比を、膜厚が比較的厚くなる中心部領域でメタライズ比が小さく、膜厚が比較的薄くなる周縁部領域でメタライズ比が大きくなるように、櫛形電極を形成するので、頂点温度のばらつきが補償され、膜厚（規格化膜厚）のばらつきによる周波数及び頂点温度のばらつきを容易に抑制し、歩留まりを向上させることができる。また、電極形成後に、煩雑な調整工程等を設ける必要がないので、無用な時間及び手間を低減し、かつ、コスト上昇を抑えることができる。
【００３５】
以上、この発明の実施の形態を図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。上述した実施の形態では、基板の電極形成領域を３領域に分けたが、４領域以上としても良いし、２領域としても良い。また、圧電性の基板の材料として、水晶を用いる場合について述べたが、水晶のほか、ＬｉＴａＯ３や、ＬｉＮｂＯ３、Ｌｉ２Ｂ４Ｏ７等を用いても良い。また、櫛形電極は、例えば、圧電性の基板上に、ＳｉＯ２から成る絶縁層を形成し、レジストをパターニングした後、絶縁層をエッチングし、更に電極層を積層して、リフトオフによりレジスト上の電極層を除去して形成しても良い。また、圧電性の基板と電極との間に保護膜を形成しても良い。
【産業上の利用可能性】
【００３６】
電極の材料として、アルミニウムのほか、例えば、アルミニウムを含む合金や、銅（Ｃｕ）等を用いる場合に適用できる。
【符号の説明】
【００３７】
１  基板
４，５，６，７，８，９  櫛形電極(電極)
２ａ，３ａ，４ａ，５ａ，６ａ，７ａ，８ａ，９ａ  電極指
Ｓ１  中心部領域
Ｓ２  中間部領域
Ｓ３  周縁部領域
【図１】
2011091631.tif 000003
【図２】
2011091631.tif 000004
【図３】
2011091631.tif 000005
【図４】
2011091631.tif 000006
【図５】
2011091631.tif 000007
【図６】
2011091631.tif 000008
【図７】
2011091631.tif 000009
【図８】
2011091631.tif 000010
【図９】
2011091631.tif 000011
【図１０】
2011091631.tif 000012
【図１１】
2011091631.tif 000013
【図１２】
2011091631.tif 000014
【図１３】
2011091631.tif 000015