(57)【要約】【課題】３次元集積化技術を適用した場合にも十分な放熱効果が得られる、放熱効率の高い放熱構造を持つ半導体装置及びその製造方法を提供する。【解決手段】半導体基板１の素子形成面の反対面１ｂには、貫通電極２の少なくとも端面を露出させる第１の凹部３と、貫通電極２を露出させない第２の凹部８とが形成されている。半導体基板１の反対面１ｂ上には、第１の凹部３における貫通電極３の端面を除く内面及び第２の凹部８の内面を覆うように第１の絶縁膜４が形成されている。第１の絶縁膜４上には、貫通電極２の端面と接続し且つ第１の凹部３の外側まで延びる導電膜５が形成されている。【選択図】図２
2011249563.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板を貫通する貫通電極とを備え、
前記半導体基板の素子形成面の反対面には、前記貫通電極の少なくとも端面を露出させる第１の凹部と、前記貫通電極を露出させない第２の凹部とが形成されており、
前記半導体基板の前記反対面上には、前記第１の凹部における前記貫通電極の前記端面を除く内面及び前記第２の凹部の内面を覆うように第１の絶縁膜が形成されており、
前記第１の絶縁膜上には、前記貫通電極の前記端面と接続し且つ前記第１の凹部の外側まで延びる導電膜が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の凹部の外側に位置する部分の前記導電膜上に電極が形成されており、
前記第１の絶縁膜上及び前記導電膜上に、前記電極の少なくとも上面が露出するように第２の絶縁膜が形成されていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の絶縁膜の熱伝導率は、シリコン酸化膜の熱導電率よりも高いことを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第１の絶縁膜の熱伝導率は、１．５Ｗ／（ｍ・Ｋ）以上であることを特徴とする半導体装置
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記第１の絶縁膜はダイヤモンドライクカーボン膜からなることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記半導体基板の前記反対面に前記第２の凹部が形成されていないことを特徴とする半導体装置。
【請求項７】
貫通電極が素子形成面の反対面に露出しないように埋設されている半導体基板を準備する工程（ａ）と、
前記半導体基板の前記反対面に、前記貫通電極の少なくとも端面を露出させる第１の凹部と、前記貫通電極を露出させない第２の凹部とを形成する工程（ｂ）と、
前記半導体基板の前記反対面上に、前記第１の凹部における前記貫通電極の前記端面を除く内面及び前記第２の凹部の内面を覆うように第１の絶縁膜を形成する工程（ｃ）と、
前記第１の絶縁膜上に、前記貫通電極の前記端面と接続し且つ前記第１の凹部の外側まで延びる導電膜を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記工程（ａ）と前記工程（ｂ）との間に、前記半導体基板を前記反対面側から研磨し、当該研磨後の前記反対面に前記貫通電極が露出しないように前記半導体基板を薄くする工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は８に記載の半導体装置の製造方法において、
前記工程（ｄ）よりも後に、前記第１の凹部の外側に位置する部分の前記導電膜上に電極を形成した後、前記第１の絶縁膜上及び前記導電膜上に、前記電極の少なくとも上面が露出するように第２の絶縁膜を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７〜９のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜の熱伝導率は、シリコン酸化膜の熱導電率よりも高いことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７〜１０のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜の熱伝導率は、１．５Ｗ／（ｍＫ）以上であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項７〜１１のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜はダイヤモンドライクカーボン膜からなることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項７〜１２のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）で、前記半導体基板の前記反対面に前記第２の凹部を形成しないことを特徴とする半導体装置の製造方法。
【請求項１４】
半導体基板と、
前記半導体基板を貫通する貫通電極とを備え、
前記半導体基板の素子形成面の反対面上には、前記貫通電極の少なくとも端面が露出するようにダイヤモンドライクカーボン膜が形成されていることを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記貫通電極は、前記半導体基板の前記反対面から突き出ていることを特徴とする半導体装置。
【請求項１６】
請求項１４又は１５に記載の半導体装置において、
前記貫通電極の前記端面上に電極が形成されていることを特徴とする半導体装置。
【請求項１７】
請求項１４〜１６のいずれか１項に記載の半導体装置において、
前記半導体基板の前記反対面には、前記貫通電極の少なくとも前記端面を露出させる凹部が形成されていることを特徴とする半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
前記ダイヤモンドライクカーボン膜は、前記凹部における前記貫通電極の前記端面を除く内面を覆っていることを特徴とする半導体装置。
【請求項１９】
請求項１４〜１８のいずれか１項に記載の半導体装置において、
前記ダイヤモンドライクカーボン膜は、前記貫通電極から離間して形成されていることを特徴とする半導体装置。
【請求項２０】
貫通電極が素子形成面の反対面に露出するように形成されている半導体基板を準備する工程（ａ）と、
前記半導体基板の素子形成面の反対面上に、前記貫通電極の少なくとも端面が露出するようにダイヤモンドライクカーボン膜を形成する工程（ｂ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記工程（ａ）は、前記半導体基板の前記反対面に対して研磨及びエッチングを行うことにより、前記貫通電極を前記半導体基板の前記反対面から突き出させる工程を含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２０又は２１に記載の半導体装置の製造方法において、
前記工程（ｂ）よりも後に、前記貫通電極の前記端面上に電極を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２０〜２２のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ａ）は、前記貫通電極が前記反対面に露出しないように埋設されている前記半導体基板を準備した後、前記半導体基板の前記反対面に、前記貫通電極の少なくとも前記端面を露出させる凹部を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２３に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記ダイヤモンドライクカーボン膜を、前記凹部における前記貫通電極の前記端面を除く内面を覆うように形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２０〜２４のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記ダイヤモンドライクカーボン膜を、前記貫通電極から離間して形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、貫通ビア（貫通電極）を用いた半導体基板のチップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層による３次元集積化技術が提案されている。
【０００３】
このような３次元集積化技術が注目される中において、例えば、ロジックＬＳＩチップと他のチップとを積層した場合、半導体基板における他の基板が貼り合わされる面上に形成された絶縁膜の熱伝導性が低く放熱効率が悪いことに起因して、ロジックＬＳＩチップに集積されたトランジスタの動作によって発生した熱がロジックＬＳＩチップの発熱箇所近傍に蓄積されて温度上昇が引き起こされ、動作不良や信頼性不良等が発生するという問題があった。具体的には、通常、絶縁膜として多用されているＴＥＯＳ（tetraethylorthosilicate ）膜の熱伝導率は１．２Ｗ／（ｍ・Ｋ）程度と低いため、半導体基板の放熱を妨げる要因となっている。
【０００４】
この問題を解決する対策として、薄膜状のＬＳＩチップを３次元的に貼り合わせて集積してなる３次元半導体チップにおいて、各ＬＳＩチップにおける他のチップが貼り合わされる面に３次元半導体チップの外側に通じるように溝を設け、当該溝に放熱用材料を埋め込む方法が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３３４９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述の従来技術においては、十分な放熱効果が得られず、動作不良や信頼性不良等の発生を抑制できない場合がある。
【０００７】
前記に鑑み、本発明は、３次元集積化技術を適用した場合にも十分な放熱効果が得られる、放熱効率の高い放熱構造を持つ半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本願発明者は、特許文献１に開示された３次元半導体チップ構成、つまり、各ＬＳＩチップにおける他のチップが貼り合わされる面に３次元半導体チップの外側に通じるように形成された放熱用溝に放熱用材料が埋め込まれている構成について、種々の検討を行った結果、次のような知見を得た。
【０００９】
すなわち、ＬＳＩチップの発熱部（基板の素子形成面上に形成された素子群等）で発生した熱のうちのかなりの部分は、基板を貫通する貫通電極の導体部分を伝わって基板裏面（素子形成面の反対面（他のチップが貼り合わされる面））に到達する一方、特許文献１に開示された３次元半導体チップにおいては基板裏面に放熱用溝が貫通電極から離間して形成されているため、放熱効果が低下していることが判明した。
【００１０】
そこで、本願発明者は、以上の知見に基づいて、貫通電極と半導体基板との電気的な短絡を防止しつつ、基板裏面に貫通電極と連結する放熱用凹部を設けることにより、又は、基板裏面上に貫通電極若しくはその近傍に達する絶縁性高放熱材料膜（具体的にはダイヤモンドライクカーボン膜）を設けることにより、放熱効率の高い放熱構造を持つ半導体装置を実現するという発明に想到した。
【００１１】
本発明に係る第１の半導体装置は、半導体基板と、前記半導体基板を貫通する貫通電極とを備え、前記半導体基板の素子形成面の反対面には、前記貫通電極の少なくとも端面を露出させる第１の凹部と、前記貫通電極を露出させない第２の凹部とが形成されており、前記半導体基板の前記反対面上には、前記第１の凹部における前記貫通電極の前記端面を除く内面及び前記第２の凹部の内面を覆うように第１の絶縁膜が形成されており、前記第１の絶縁膜上には、前記貫通電極の前記端面と接続し且つ前記第１の凹部の外側まで延びる導電膜が形成されている。
【００１２】
本発明に係る第１の半導体装置によると、半導体基板の素子形成面の反対面（基板裏面）に、貫通電極の端面を露出させる（つまり貫通電極と連結する）放熱用凹部（第１の凹部）が設けられている。このため、半導体基板の素子形成面で発生し且つ貫通電極を経由して基板裏面まで伝わってきた熱を第１の凹部から放熱することができるので、貫通電極を露出させない（つまり貫通電極と連結しない）放熱用凹部しか基板裏面に設けられていない従来構造と比較して、３次元集積化技術を適用した場合にも放熱効率を十分に向上させることができる。また、第１の凹部における貫通電極の端面を除く内面を覆うように基板裏面上に第１の絶縁膜が形成されているため、貫通電極の端面と接続する導電膜（つまり引き出し配線）の形成に起因する貫通電極と半導体基板との電気的な短絡を確実に防止することができる。
【００１３】
尚、前記第２の凹部は、前記半導体基板の外側に達する溝であってもよい。また、前記導電膜は、前記貫通電極の引き出し配線となる部分とは別に、放熱効率をさらに向上させるための放熱部を有していてもよい。
【００１４】
本発明に係る第１の半導体装置において、前記第１の凹部の外側に位置する部分の前記導電膜上に電極が形成されており、前記第１の絶縁膜上及び前記導電膜上に、前記電極の少なくとも上面が露出するように第２の絶縁膜が形成されていてもよい。
【００１５】
本発明に係る第１の半導体装置において、前記第１の絶縁膜の熱伝導率は、シリコン酸化膜の熱導電率よりも高くてもよい。このようにすると、放熱効率をより一層向上させることができる。
【００１６】
本発明に係る第１の半導体装置において、前記第１の絶縁膜の熱伝導率は、１．５Ｗ／（ｍ・Ｋ）以上であってもよい。このようにすると、放熱効率をより一層向上させることができる。
【００１７】
本発明に係る第１の半導体装置において、前記第１の絶縁膜はダイヤモンドライクカーボン膜から構成されていてもよい。このようにすると、ダイヤモンドライクカーボン膜の熱伝導率は、最大３０Ｗ／（ｍ・Ｋ）程度にもなるので、放熱効率をより一層向上させることができる。
【００１８】
尚、第１の凹部のみによって十分な放熱効率が得られる場合には、本発明に係る第１の半導体装置において、前記半導体基板の前記反対面に前記第２の凹部が形成されていなくてもよい。
【００１９】
本発明に係る第１の半導体装置の製造方法は、貫通電極が素子形成面の反対面に露出しないように埋設されている半導体基板を準備する工程（ａ）と、前記半導体基板の前記反対面に、前記貫通電極の少なくとも端面を露出させる第１の凹部と、前記貫通電極を露出させない第２の凹部とを形成する工程（ｂ）と、前記半導体基板の前記反対面上に、前記第１の凹部における前記貫通電極の前記端面を除く内面及び前記第２の凹部の内面を覆うように第１の絶縁膜を形成する工程（ｃ）と、前記第１の絶縁膜上に、前記貫通電極の前記端面と接続し且つ前記第１の凹部の外側まで延びる導電膜を形成する工程（ｄ）とを備えている。
【００２０】
本発明に係る第１の半導体装置の製造方法によると、前述の本発明に係る第１の半導体装置を得ることができるので、前述の本発明に係る第１の半導体装置と同様の効果を得ることができる。
【００２１】
また、本発明に係る第１の半導体装置の製造方法によると、貫通電極の端面を露出させる（つまり貫通電極と連結する）放熱用凹部（第１の凹部）を、貫通電極を露出させない（つまり貫通電極と連結しない）放熱用凹部（第２の凹部）と同時に形成することができるので、工程を複雑化することなく、前述の本発明に係る第１の半導体装置と同様の効果を得ることができる。
【００２２】
尚、前記第２の凹部は、前記半導体基板の外側に達する溝であってもよい。また、前記導電膜は、前記貫通電極の引き出し配線となる部分とは別に、放熱効率をさらに向上させるための放熱部を有していてもよい。
【００２３】
本発明に係る第１の半導体装置の製造方法において、前記工程（ａ）と前記工程（ｂ）との間に、前記半導体基板を前記反対面側から研磨し、当該研磨後の前記反対面に前記貫通電極が露出しないように前記半導体基板を薄くする工程をさらに備えていてもよい。
【００２４】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）よりも後に、前記第１の凹部の外側に位置する部分の前記導電膜上に電極を形成した後、前記第１の絶縁膜上及び前記導電膜上に、前記電極の少なくとも上面が露出するように第２の絶縁膜を形成する工程をさらに備えていてもよい。
【００２５】
本発明に係る第１の半導体装置の製造方法において、前記第１の絶縁膜の熱伝導率は、シリコン酸化膜の熱導電率よりも高くてもよい。このようにすると、放熱効率をより一層向上させることができる。
【００２６】
本発明に係る第１の半導体装置の製造方法において、前記第１の絶縁膜の熱伝導率は、１．５Ｗ／（ｍＫ）以上であってもよい。このようにすると、放熱効率をより一層向上させることができる。
【００２７】
本発明に係る第１の半導体装置の製造方法において、前記第１の絶縁膜はダイヤモンドライクカーボン膜から構成されていてもよい。このようにすると、ダイヤモンドライクカーボン膜の熱伝導率は、最大３０Ｗ／（ｍ・Ｋ）程度にもなるので、放熱効率をより一層向上させることができる。
【００２８】
尚、第１の凹部のみによって十分な放熱効率が得られる場合には、本発明に係る第１の半導体装置の製造方法において、前記工程（ｂ）で、前記半導体基板の前記反対面に前記第２の凹部を形成しなくてもよい。
【００２９】
本発明に係る第２の半導体装置は、半導体基板と、前記半導体基板を貫通する貫通電極とを備え、前記半導体基板の素子形成面の反対面上には、前記貫通電極の少なくとも端面が露出するようにダイヤモンドライクカーボン膜が形成されている。
【００３０】
本発明に係る第２の半導体装置によると、貫通電極が露出する半導体基板の素子形成面の反対面（基板裏面）上に、熱伝導率が最大３０Ｗ／（ｍ・Ｋ）程度になるダイヤモンドライクカーボン膜が形成されている。このため、半導体基板の素子形成面で発生し且つ貫通電極を経由して基板裏面まで伝わってきた熱を極めて効率的に放熱することができるので、３次元集積化技術を適用した場合にも放熱効率を十分に向上させることができる。また、ダイヤモンドライクカーボン膜は絶縁性を有しているので、ダイヤモンドライクカーボン膜に起因する貫通電極と半導体基板との電気的な短絡を確実に防止できる。
【００３１】
本発明に係る第２の半導体装置において、前記貫通電極は、前記半導体基板の前記反対面から突き出ていてもよい。この場合、ダイヤモンドライクカーボン膜は、貫通電極の突き出し部分の側壁に接していると、放熱効率をより一層向上させることができる。
【００３２】
本発明に係る第２の半導体装置において、前記貫通電極の前記端面上に電極が形成されていてもよい。
【００３３】
本発明に係る第２の半導体装置において、前記半導体基板の前記反対面には、前記貫通電極の少なくとも前記端面を露出させる凹部が形成されていてもよい。このようにすると、基板裏面の実質的な表面積を増大させることができるので、放熱効率をより一層向上させることができる。この場合、前記ダイヤモンドライクカーボン膜が、前記凹部における前記貫通電極の前記端面を除く内面を覆っていると、放熱効率をさらに向上させることができる。
【００３４】
本発明に係る第２の半導体装置において、前記ダイヤモンドライクカーボン膜は、前記貫通電極から離間して形成されていてもよい。
【００３５】
本発明に係る第２の半導体装置の製造方法は、貫通電極が素子形成面の反対面に露出するように形成されている半導体基板を準備する工程（ａ）と、前記半導体基板の素子形成面の反対面上に、前記貫通電極の少なくとも端面が露出するようにダイヤモンドライクカーボン膜を形成する工程（ｂ）とを備えている。
【００３６】
本発明に係る第２の半導体装置の製造方法によると、前述の本発明に係る第２の半導体装置を得ることができるので、前述の本発明に係る第２の半導体装置と同様の効果を得ることができる。
【００３７】
本発明に係る第２の半導体装置の製造方法において、前記工程（ａ）は、前記半導体基板の前記反対面に対して研磨及びエッチングを行うことにより、前記貫通電極を前記半導体基板の前記反対面から突き出させる工程を含んでいてもよい。この場合、ダイヤモンドライクカーボン膜を、貫通電極の突き出し部分の側壁に接するように形成すると、放熱効率をより一層向上させることができる。
【００３８】
本発明に係る第２の半導体装置の製造方法において、前記工程（ｂ）よりも後に、前記貫通電極の前記端面上に電極を形成する工程をさらに備えていてもよい。
【００３９】
本発明に係る第２の半導体装置の製造方法において、前記工程（ａ）は、前記貫通電極が前記反対面に露出しないように埋設されている前記半導体基板を準備した後、前記半導体基板の前記反対面に、前記貫通電極の少なくとも前記端面を露出させる凹部を形成する工程を含んでいてもよい。このようにすると、基板裏面の実質的な表面積を増大させることができるので、放熱効率をより一層向上させることができる。この場合、前記工程（ｂ）が、前記ダイヤモンドライクカーボン膜を、前記凹部における前記貫通電極の前記端面を除く内面を覆うように形成する工程を含むと、放熱効率をさらに向上させることができる。
【００４０】
本発明に係る第２の半導体装置の製造方法において、前記工程（ｂ）は、前記ダイヤモンドライクカーボン膜を、前記貫通電極から離間して形成する工程を含んでいてもよい。
【発明の効果】
【００４１】
本発明によれば、貫通電極と半導体基板との電気的な短絡を防止しつつ、基板裏面に貫通電極と連結する放熱用凹部を設けることにより、又は、基板裏面上に貫通電極若しくはその近傍に達する絶縁性高放熱材料膜を設けることにより、放熱効率の高い放熱構造を持つ半導体装置を得ることができる。
【図面の簡単な説明】
【００４２】
【図１】図１（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）は、半導体基板（ウェーハ）の各チップ領域に第１の実施形態に係る半導体装置が形成されている様子を基板裏面側から見た図であり、図３（ｂ）は、１つのチップ領域に第１の凹部及び第２の凹部が形成されている様子を基板裏面側から見た図であり、図３（ｃ）は、チップ領域に配置された貫通電極、第１の凹部及び第２の凹部の斜視図であり、図３（ｄ）及び（ｅ）はそれぞれ、電極及び第２の絶縁膜を形成する前の第１の凹部（貫通電極を含む）及び第２の凹部の拡大断面図である。
【図４】図４（ａ）〜（ｃ）は、第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｃ）は、第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６は、第１の実施形態の変形例に係る半導体装置の放熱部を基板裏面側から見た平面図である。
【図７】図７（ａ）は、半導体基板（ウェーハ）の各チップ領域に第１の実施形態の変形例に係る半導体装置が形成されている様子を基板裏面側から見た図であり、図７（ｂ）は、１つのチップ領域に第１の凹部が形成されている様子を基板裏面側から見た図であり、図７（ｃ）は、チップ領域に配置された貫通電極及び第１の凹部の斜視図であり、図７（ｄ）は、電極及び第２の絶縁膜を形成する前の第１の凹部（貫通電極を含む）の拡大断面図である。
【図８】図８（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】図９（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】図１０（ａ）及び（ｂ）はそれぞれ、第２の実施形態の変形例に係る半導体装置の断面図である。
【発明を実施するための形態】
【００４３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４４】
図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４５】
まず、図１（ａ）に示すように、貫通電極２が素子形成面の反対面（裏面１ｂ）に露出しないように埋設されている半導体基板１を準備する。半導体基板１の素子形成面（表面１ａ）側には、トランジスタ１１等の各種の機能素子が形成されている。また、半導体基板１の表面１ａ上には、貫通電極２及びトランジスタ１１等と電気的に接続する多層配線を有する配線層１２が形成されている。貫通電極２は、半導体基板１の裏面１ｂ側からの平面視において、例えば５μｍ□の方形状を有している。また、貫通電極２は、配線層１２の内部に達するように形成されていると共に、貫通電極２の側壁は、バリア膜（図示省略）を挟んで絶縁膜１３によって覆われている。
【００４６】
次に、図１（ｂ）に示すように、例えばＣＭＰ（chemical mechanical polishing ）を用いて半導体基板１を裏面１ｂ側から研磨し、当該研磨後の裏面１ｂに貫通電極２が露出しないように半導体基板１の厚さを薄くする。
【００４７】
次に、図１（ｃ）に示すように、半導体基板１の裏面１ｂ側からの平面視において貫通電極２の直上を包含する領域及び当該領域以外の他の領域にそれぞれ例えば２０μｍ□の矩形状の開口部を有するレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１に対してドライエッチングを行い、その後、当該レジストパターンを除去する。これにより、半導体基板１の裏面１ｂに、貫通電極２の少なくとも端面（底面）を露出させる第１の凹部３を形成すると共に、貫通電極を露出させない第２の凹部８を形成する。ここで、第１の凹部３は、貫通電極２の底面よりも大きい底部を有している。また、第１の凹部３及び第２の凹部８のそれぞれの深さは、例えば１０μｍ程度である。
【００４８】
次に、図２（ａ）に示すように、半導体基板１の裏面１ｂ上に、第１の凹部３及び第２の凹部８のそれぞれの内面を覆うように、例えばＣＶＤ（chemical vapor deposition ）法を用いて、例えば厚さ５００ｎｍ程度のシリコン酸化膜からなる第１の絶縁膜４を形成する。その後、第１の絶縁膜４における貫通電極２の底面上に形成されている部分のみを例えばドライエッチング法を用いて除去する。
【００４９】
次に、例えばスパッタ法により、第１の絶縁膜４上にバリア膜として例えば厚さ１００ｎｍ程度のＴｉＮ膜（図示省略）を形成した後、例えばスパッタ法により、当該ＴｉＮ膜上に例えば厚さ２０ｎｍ程度のＣｕシード膜（図示省略）を形成する。その後、第１の凹部３上を含む所定の領域に開口を持つレジストパターン（図示省略）をマスクとして、図２（ｂ）に示すように、例えば電解メッキ法により、前記Ｃｕシード膜上に例えば厚さ１μｍ程度のＣｕ膜からなる導電膜５を形成する。ここで、導電膜５は、貫通電極２の底面と接続すると共に、第１の凹部３の外側まで延びている。その後、前記レジストパターンを除去した後、導電膜５をマスクとして、例えばドライエッチングにより、導電膜５が形成されていない領域の前記ＴｉＮ膜及び前記Ｃｕシード膜を除去する。
【００５０】
次に、図２（ｃ）に示すように、第１の凹部３の外側に位置する部分の導電膜５上に、例えば半田バンプからなる電極６を形成する。その後、例えばＣＶＤ法を用いて、第１の凹部３及び第２の凹部８の内面上を含む半導体基板１の裏面１ｂ上の全面に亘って、例えば厚さ５００ｎｍ程度のシリコン酸化膜からなる第２の絶縁膜７を形成した後、導電膜５を完全に覆い且つ電極６の少なくとも上面を露出させるように第２の絶縁膜７をパターニングする。
【００５１】
以上のようにして、本実施形態の半導体装置が完成する。
【００５２】
図３（ａ）は、半導体基板（ウェーハ）１の各チップ領域５０に本実施形態の半導体装置が形成されている様子を裏面１ｂ側から見た図（鳥瞰図）であり、図３（ｂ）は、１つのチップ領域５０に第１の凹部３及び第２の凹部８が形成されている様子を裏面１ｂ側から見た図（鳥瞰図）であり、図３（ｃ）は、チップ領域５０に配置された貫通電極２、第１の凹部３及び第２の凹部８の斜視図（半透視図）である。また、図３（ｄ）及び（ｅ）はそれぞれ、電極６及び第２の絶縁膜７を形成する前の第１の凹部３（貫通電極２を含む）及び第２の凹部８の拡大断面図である。尚、図３（ｄ）においては、図２（ｂ）及び（ｃ）で図示を省略したバリア膜（ＴｉＮ膜）１４を示している。
【００５３】
第１の実施形態によると、半導体基板１の裏面１ｂに、貫通電極２の端面を露出させる（つまり貫通電極２と連結する）放熱用凹部（第１の凹部３）が設けられている。このため、半導体基板１の素子形成面（表面１ａ）で発生し且つ貫通電極２を経由して裏面１ｂまで伝わってきた熱を第１の凹部３から放熱することができるので、貫通電極を露出させない（つまり貫通電極と連結しない）放熱用凹部しか基板裏面に設けられていない従来構造と比較して、３次元集積化技術を適用した場合にも放熱効率を十分に向上させることができる。また、第１の凹部３における貫通電極２の端面を除く内面を覆うように半導体基板１の裏面１ｂ上に第１の絶縁膜４が形成されているため、貫通電極２の端面と接続する導電膜５（つまり引き出し配線）の形成に起因する貫通電極２と半導体基板１との電気的な短絡を確実に防止することができる。
【００５４】
また、第１の実施形態によると、発熱源（半導体基板１の素子形成面（表面１ａ））からの熱が蓄積されている貫通電極２に接続する導電膜（本実施形態ではＣｕ膜）５が第１の凹部３内にも形成されているため、熱伝導率の高い導電膜５の表面積が増大するので、放熱効率をさらに高めることが可能となる。ここで、導電膜５は、貫通電極２の引き出し配線となる部分とは別に、第１の凹部３の外側の半導体基板１の裏面１ｂ上に、放熱効率をさらに向上させるための放熱部を有していてもよい。
【００５５】
また、第１の実施形態によると、貫通電極２が形成されていない領域の半導体基板１の裏面１ｂにも第２の凹部８を形成しているため、半導体基板１の裏面１ｂの実質的な表面積を大幅に増大させることができるので、放熱効率をより一層高めることが可能となる。
【００５６】
さらに、第１の実施形態によると、貫通電極２の端面を露出させる（つまり貫通電極２と連結する）放熱用凹部（第１の凹部３）を、貫通電極２を露出させない（つまり貫通電極２と連結しない）放熱用凹部（第２の凹部８）と同時に形成することができるので、工程を複雑化することなく、前述の効果を得ることができる。
【００５７】
尚、第１の実施形態では、半導体基板１の裏面１ｂ上に形成する第１の絶縁膜４として、ＣＶＤ法により形成されたシリコン酸化膜を用いた。しかし、これに代えて、第１の絶縁膜４として、熱伝導率がシリコン酸化膜よりも高い（具体的には、熱伝導率が１．５Ｗ／（ｍ・Ｋ）以上の）絶縁材料を用いることにより、放熱性をさらに向上させることが可能となる。例えば、低ストレスアモルファスシリコン窒化膜（熱導電率は最大４Ｗ／（ｍ・Ｋ）程度）、及びダイヤモンドライクカーボン（ＤＬＣ）膜（熱導電率は最大３０Ｗ／（ｍ・Ｋ）程度）等は、極めて有用な絶縁材料である。ここで、ＤＬＣ膜は、ダイヤモンドのｓｐ3 結合とグラファイトのｓｐ2 結合の両者を炭素原子の骨格構造としたアモルファス炭素膜であり、絶縁性を有していながら、シリコン酸化膜の２０倍以上の熱伝導率を有する。ＤＬＣ膜の形成方法としては、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法、スパッタ法などがあり、２００℃程度の低温（つまり半導体プロセスに適合した温度範囲）で成膜可能である。
【００５８】
また、本実施形態において、貫通電極２と連結する第１の凹部３、及び貫通電極２と連結しない第２の凹部８のそれぞれのサイズ及び形状は特に限定されない。例えば、第１の凹部３及び第２の凹部８のサイズ及び形状の両方が同一であってもよいし、或いは、第１の凹部３及び第２の凹部８のサイズ及び形状の少なくとも一方が異なっていてもよい。また、第２の凹部８は、半導体基板１の外側に達する溝であってもよい。
【００５９】
また、本実施形態に係る半導体装置及びその製造方法は、チップ−チップ積層（ウェハダイシングにより得られたチップ状態の半導体装置同士の積層）、チップ−ウェーハ積層（チップ状態の半導体装置と、ダイシング前のウェーハ状態の半導体装置との積層）、又はウェーハ−ウェーハ積層（ウェーハ状態の半導体装置同士の積層）された半導体装置及びその製造方法のいずれにも適用可能である。
【００６０】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。本変形例が前述の第１の実施形態と異なっている点は、半導体基板１の裏面１ｂに、貫通電極２を露出させない（つまり貫通電極２と連結していない）第２の凹部８が形成されていないことである。すなわち、貫通電極２を露出させる（つまり貫通電極２と連結している）第１の凹部３のみによって十分な放熱効率が得られる場合には、第２の凹部８を設けなくてもよい。
【００６１】
図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、本変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００６２】
まず、図４（ａ）に示すように、貫通電極２が素子形成面の反対面（裏面１ｂ）に露出しないように埋設されている半導体基板１を準備する。半導体基板１の素子形成面（表面１ａ）側には、トランジスタ１１等の各種の機能素子が形成されている。また、半導体基板１の表面１ａ上には、貫通電極２及びトランジスタ１１等と電気的に接続する多層配線を有する配線層１２が形成されている。貫通電極２は、半導体基板１の裏面１ｂ側からの平面視において、例えば５μｍ□の方形状を有している。また、貫通電極２は、配線層１２の内部に達するように形成されていると共に、貫通電極２の側壁は、バリア膜（図示省略）を挟んで絶縁膜１３によって覆われている。
【００６３】
次に、図４（ｂ）に示すように、例えばＣＭＰを用いて半導体基板１を裏面１ｂ側から研磨し、当該研磨後の裏面１ｂに貫通電極２が露出しないように半導体基板１の厚さを薄くする。
【００６４】
次に、図４（ｃ）に示すように、半導体基板１の裏面１ｂ側からの平面視において貫通電極２の直上を包含する領域に例えば２０μｍ□の矩形状の開口部を有するレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１に対してドライエッチングを行い、その後、当該レジストパターンを除去する。これにより、半導体基板１の裏面１ｂに、貫通電極２の少なくとも端面（底面）を露出させる第１の凹部３を形成する。ここで、第１の凹部３は、貫通電極２の底面よりも大きい底部を有している。また、第１の凹部３の深さは、例えば１０μｍ程度である。
【００６５】
次に、図５（ａ）に示すように、半導体基板１の裏面１ｂ上に、第１の凹部３の内面を覆うように、例えばＣＶＤ法を用いて、例えば厚さ５００ｎｍ程度のシリコン酸化膜からなる第１の絶縁膜４を形成する。その後、第１の絶縁膜４における貫通電極２の底面上に形成されている部分のみを例えばドライエッチング法を用いて除去する。
【００６６】
次に、例えばスパッタ法により、第１の絶縁膜４上にバリア膜として例えば厚さ１００ｎｍ程度のＴｉＮ膜（図示省略）を形成した後、例えばスパッタ法により、当該ＴｉＮ膜上に例えば厚さ２０ｎｍ程度のＣｕシード膜（図示省略）を形成する。その後、第１の凹部３上を含む所定の領域に開口を持つレジストパターン（図示省略）をマスクとして、図５（ｂ）に示すように、例えば電解メッキ法により、前記Ｃｕシード膜上に例えば厚さ１μｍ程度のＣｕ膜からなる導電膜５を形成する。ここで、導電膜５は、貫通電極２の底面と接続すると共に、第１の凹部３の外側まで延びている。また、導電膜５は、後述する電極６（図５（ｃ）参照）と貫通電極２とを電気的に接続するための引き出し配線部分とは別に、第１の凹部３の外側の半導体基板１の裏面１ｂ上に、放熱効率を向上させるための放熱部５ａを有している。図６は、放熱部５ａを半導体基板１の裏面１ｂ側から見た平面図である。図６に示すように、放熱部５ａは、導電膜５の他の部分と比較して幅広形状を持つ。
【００６７】
その後、前記レジストパターンを除去した後、導電膜５をマスクとして、例えばドライエッチングにより、導電膜５が形成されていない領域の前記ＴｉＮ膜及び前記Ｃｕシード膜を除去する。
【００６８】
次に、図５（ｃ）に示すように、第１の凹部３の外側に位置する部分の導電膜５上に、例えば半田バンプからなる電極６を形成する。その後、例えばＣＶＤ法を用いて、第１の凹部３の内面上を含む半導体基板１の裏面１ｂ上の全面に亘って、例えば厚さ５００ｎｍ程度のシリコン酸化膜からなる第２の絶縁膜７を形成した後、導電膜５を完全に覆い且つ電極６の少なくとも上面を露出させるように第２の絶縁膜７をパターニングする。
【００６９】
以上のようにして、本変形例の半導体装置が完成する。
【００７０】
図７（ａ）は、半導体基板（ウェーハ）１の各チップ領域５０に本変形例の半導体装置が形成されている様子を裏面１ｂ側から見た図（鳥瞰図）であり、図７（ｂ）は、１つのチップ領域５０に第１の凹部３が形成されている様子を裏面１ｂ側から見た図（鳥瞰図）であり、図７（ｃ）は、チップ領域５０に配置された貫通電極２及び第１の凹部３の斜視図（半透視図）である。また、図７（ｄ）は、電極６及び第２の絶縁膜７を形成する前の第１の凹部３（貫通電極２を含む）の拡大断面図である。尚、図７（ｄ）においては、図５（ｂ）及び（ｃ）で図示を省略したバリア膜（ＴｉＮ膜）１４を示している。
【００７１】
本変形例によると、半導体基板１の裏面１ｂに、貫通電極２の端面を露出させる（つまり貫通電極２と連結する）放熱用凹部（第１の凹部３）が設けられている。このため、半導体基板１の素子形成面（表面１ａ）で発生し且つ貫通電極２を経由して裏面１ｂまで伝わってきた熱を第１の凹部３から放熱することができるので、貫通電極を露出させない（つまり貫通電極と連結しない）放熱用凹部しか基板裏面に設けられていない従来構造と比較して、３次元集積化技術を適用した場合にも放熱効率を十分に向上させることができる。また、第１の凹部３における貫通電極２の端面を除く内面を覆うように半導体基板１の裏面１ｂ上に第１の絶縁膜４が形成されているため、貫通電極２の端面と接続する導電膜５（つまり引き出し配線）の形成に起因する貫通電極２と半導体基板１との電気的な短絡を確実に防止することができる。
【００７２】
また、本変形例によると、発熱源（半導体基板１の素子形成面（表面１ａ））からの熱が蓄積されている貫通電極２に接続する導電膜（本実施形態ではＣｕ膜）５が第１の凹部３内にも形成されているため、熱伝導率の高い導電膜５の表面積が増大するので、放熱効率をさらに高めることが可能となる。ここで、本変形例では、導電膜５が、貫通電極２の引き出し配線となる部分とは別に、第１の凹部３の外側の半導体基板１の裏面１ｂ上に放熱部５ａ（図６参照）を有しているため、放熱効率をより一層向上させることができる。
【００７３】
尚、本変形例では、半導体基板１の裏面１ｂ上に形成する第１の絶縁膜４として、ＣＶＤ法により形成されたシリコン酸化膜を用いた。しかし、これに代えて、第１の絶縁膜４として、熱伝導率がシリコン酸化膜よりも高い（具体的には、熱伝導率が１．５Ｗ／（ｍ・Ｋ）以上の）絶縁材料を用いることにより、放熱性をさらに向上させることが可能となる。例えば、低ストレスアモルファスシリコン窒化膜（熱導電率は最大４Ｗ／（ｍ・Ｋ）程度）、及びダイヤモンドライクカーボン（ＤＬＣ）膜（熱導電率は最大３０Ｗ／（ｍ・Ｋ）程度）等は、極めて有用な絶縁材料である。ここで、ＤＬＣ膜は、ダイヤモンドのｓｐ3 結合とグラファイトのｓｐ2 結合の両者を炭素原子の骨格構造としたアモルファス炭素膜であり、絶縁性を有していながら、シリコン酸化膜の２０倍以上の熱伝導率を有する。ＤＬＣ膜の形成方法としては、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法、スパッタ法などがあり、２００℃程度の低温（つまり半導体プロセスに適合した温度範囲）で成膜可能である。
【００７４】
また、本変形例に係る半導体装置及びその製造方法は、チップ−チップ積層（ウェハダイシングにより得られたチップ状態の半導体装置同士の積層）、チップ−ウェーハ積層（チップ状態の半導体装置と、ダイシング前のウェーハ状態の半導体装置との積層）、又はウェーハ−ウェーハ積層（ウェーハ状態の半導体装置同士の積層）された半導体装置及びその製造方法のいずれにも適用可能である。
【００７５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００７６】
図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００７７】
まず、図８（ａ）に示すように、貫通電極２が素子形成面の反対面（裏面１ｂ）に露出しないように埋設されている半導体基板１を準備する。半導体基板１の素子形成面（表面１ａ）側には、トランジスタ１１等の各種の機能素子が形成されている。また、半導体基板１の表面１ａ上には、貫通電極２及びトランジスタ１１等と電気的に接続する多層配線を有する配線層１２が形成されている。貫通電極２は、半導体基板１の裏面１ｂ側からの平面視において、例えば５μｍ□の方形状を有している。また、貫通電極２は、配線層１２の内部に達するように形成されていると共に、貫通電極２の側壁は、バリア膜（図示省略）を挟んで絶縁膜１３によって覆われている。
【００７８】
次に、図８（ｂ）に示すように、例えばＣＭＰを用いて半導体基板１を裏面１ｂ側から研磨し、当該研磨後の裏面１ｂに貫通電極２が露出するように半導体基板１の厚さを薄くする。その後、半導体基板１の裏面１ｂに対して、エッチングを行うことにより、貫通電極２の端部（底部）を、エッチング後の裏面１ｂから高さにして例えば４００ｎｍ程度突き出させる。このとき、貫通電極２の突き出し部分の側壁を覆う絶縁膜１３を除去してもよい。
【００７９】
次に、図８（ｃ）に示すように、貫通電極２の底部が露出した半導体基板１の裏面１ｂ上に、高い熱伝導性を持つ絶縁膜として、例えば厚さ２００ｎｍ程度のダイヤモンドライクカーボン膜９を形成する。
【００８０】
次に、図９（ａ）に示すように、ダイヤモンドライクカーボン膜９上に例えば厚さ５００ｎｍ程度のレジスト１０を形成する。
【００８１】
次に、レジスト１０を用いてエッチバックを行うことにより、図９（ｂ）に示すように、貫通電極２の底面上のダイヤモンドライクカーボン膜９を選択的に除去する。これによって、貫通電極２の底面が露出すると共に、半導体基板１の裏面１ｂから突き出た部分の貫通電極２の側壁上、及び貫通電極２の周辺を含む半導体基板１の裏面１ｂ上にダイヤモンドライクカーボン膜９を残存させることができる。その後、露出した貫通電極２の底面上に、例えば半田バンプからなる電極６を形成する。
【００８２】
以上のようにして、本実施形態の半導体装置が完成する。
【００８３】
第２の実施形態によると、貫通電極２が露出する半導体基板１の裏面１ｂ上に、熱伝導率が最大３０Ｗ／（ｍ・Ｋ）程度になるダイヤモンドライクカーボン膜９が形成されている。このため、半導体基板１の素子形成面（表面１ａ）で発生し且つ貫通電極２を経由して裏面１ｂまで伝わってきた熱を極めて効率的に放熱することができるので、３次元集積化技術を適用した場合にも放熱効率を十分に向上させることができる。また、ダイヤモンドライクカーボン膜９は絶縁性を有しているので、ダイヤモンドライクカーボン膜９に起因する貫通電極２と半導体基板１との電気的な短絡を確実に防止することができる。
【００８４】
また、第２の実施形態によると、貫通電極２の底部が半導体基板１の裏面１ｂから突き出ていると共に、当該突き出し部分の側壁にダイヤモンドライクカーボン膜９が接しているため、放熱効率をより一層向上させることができる。
【００８５】
尚、第２の実施形態において、半導体基板１の裏面１ｂからの貫通電極２の突き出し部分の高さが十分であれば、電極６を形成しなくてもよい。また、貫通電極２の底部を半導体基板１の裏面１ｂから突き出させなくてもよい。また、例えば図１０（ａ）に示すように、ダイヤモンドライクカーボン膜９と貫通電極２とが離間していてもよい。また、例えば図１０（ｂ）に示すように、半導体基板１の裏面１ｂに、貫通電極２の少なくとも端面（底面）を露出させる第１の凹部３を設けてもよい。このようにすると、半導体基板１の裏面１ｂの実質的な表面積を増大させることができるので、放熱効率をより一層向上させることができる。また、この場合、図１０（ｂ）に示すように、ダイヤモンドライクカーボン膜９が、第１の凹部３における貫通電極２の底面を除く内面を覆っていると、特に、第１の凹部３における貫通電極２の突き出し部分の側壁にダイヤモンドライクカーボン膜９が接していると、放熱効率をさらに向上させることができる。
【００８６】
また、本実施形態に係る半導体装置及びその製造方法は、チップ−チップ積層（ウェハダイシングにより得られたチップ状態の半導体装置同士の積層）、チップ−ウェーハ積層（チップ状態の半導体装置と、ダイシング前のウェーハ状態の半導体装置との積層）、又はウェーハ−ウェーハ積層（ウェーハ状態の半導体装置同士の積層）された半導体装置及びその製造方法のいずれにも適用可能である。
【産業上の利用可能性】
【００８７】
以上に説明したように、本発明に係る半導体装置及びその製造方法は、貫通電極と半導体基板との電気的な短絡を防止しつつ、基板裏面に貫通電極と連結する放熱用凹部を設けることにより、又は、基板裏面上に貫通電極若しくはその近傍に達する絶縁性高放熱材料膜を設けることにより、放熱効率の高い放熱構造を実現するものであり、特に、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層された半導体装置及びその製造方法等において有用である。
【符号の説明】
【００８８】
１    半導体基板
１ａ    半導体基板の表面
１ｂ    半導体基板の裏面
２    貫通電極
３    第１の凹部
４    第１の絶縁膜
５    導電膜
５ａ    放熱部
６    電極
７    第２の絶縁膜
８    第２の凹部
９    ダイヤモンドライクカーボン膜
１０    レジスト
１１    トランジスタ
１２    配線層
１３    絶縁膜
１４    バリア膜
５０    チップ領域
【図１】
2011249563.tif 000003
【図２】
2011249563.tif 000004
【図３】
2011249563.tif 000005
【図４】
2011249563.tif 000006
【図５】
2011249563.tif 000007
【図６】
2011249563.tif 000008
【図７】
2011249563.tif 000009
【図８】
2011249563.tif 000010
【図９】
2011249563.tif 000011
【図１０】
2011249563.tif 000012