(57)【要約】【課題】ＣＰＵなどの故障によりスタータモータが連続通電状態となることを確実に防止することができ、低コスト且つ小型なエンジン始動装置を提供する。【解決手段】電源及びスタータリレー３の間にＰチャネル型ＭＯＳトランジスタＴ１及びＴ２を直列に接続し、ＣＰＵ５が出力する制御信号によりＰチャネル型ＭＯＳトランジスタＴ１をオンさせる。Ｐチャネル型ＭＯＳトランジスタＴ２は、ＣＰＵ５の制御信号にタイマ回路７を介在させてオン／オフを制御し、Ｐチャネル型ＭＯＳトランジスタＴ２がオンする最大時間をタイマ回路７により制限する。また、ＣＰＵ５が出力する制御信号、プッシュＳＷ信号及びブレーキＳＷ信号の３つの信号のＡＮＤ演算結果に応じてタイマ回路７がＰチャネル型ＭＯＳトランジスタＴ２のオン／オフを制御する構成とする。【選択図】図１
2011127453.tif 000002
【特許請求の範囲】
【請求項１】
通電により閉状態となる常開接点を有するスタータリレーを備え、前記常開接点を閉状態とすることによりエンジンのスタータモータを動作させるエンジン始動装置において、
電源から前記スタータリレーへの通電経路中に直列に接続された第１及び第２の半導体スイッチング素子と、
前記第１の半導体スイッチング素子の開／閉を行う制御信号を出力する制御手段と、
前記制御信号が前記第１の半導体スイッチング素子を閉状態とする信号状態に変化した場合に、前記第２の半導体スイッチング素子を所定時間閉状態とする制限手段と
を備えること
を特徴とするエンジン始動装置。
【請求項２】
前記制御手段は、前記エンジンの始動操作を受け付ける操作部からの操作信号に応じて前記制御信号を出力するようにしてあり、
前記制限手段は、前記制御信号が前記第１の半導体スイッチング素子を閉状態とする信号状態へ変化し、且つ、前記操作信号が前記エンジンを始動させる信号状態へ変化した場合に、前記第２の半導体スイッチング素子を所定時間閉状態とするようにしてあること
を特徴とする請求項１に記載のエンジン始動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車輌などのエンジンの始動に係る制御処理を行うエンジン始動装置に関する。
【背景技術】
【０００２】
従来、車輌のエンジンの始動は、運転者が車輌のキーの挿入及び回動操作を行ってエンジンのスタータモータを直接的に駆動することで行われている。近年では、プッシュスイッチなどを用いたエンジン始動スイッチに対する運転者の操作に応じてエンジンの始動を行うエンジン始動装置が普及している。このようなエンジン始動装置では、スタータモータを駆動するリレー（スタータリレー）のオン／オフを、エンジン始動スイッチの操作に応じてＣＰＵ（Central Processing Unit）などが制御している。
【０００３】
しかし、スタータリレーのオン／オフをＣＰＵが制御する構成の場合、例えばＣＰＵの出力ポートの固着などの故障によって、スタータリレーがオン状態に維持され、スタータモータが連続通電状態となって異常加熱するなどの虞がある。このため、ＣＰＵの故障などが生じた場合であっても、スタータモータが連続通電状態となることを防止できるエンジン始動装置が求められている。
【０００４】
特許文献１においては、スタータリレー及びインヒビットリレーを直列に接続し、それぞれをメインＣＰＵ及びサブＣＰＵによって制御することにより、一方のリレーにオン側固定故障が発生したとしても、他方のリレーをオフにすることによって、スタータの連続通電状態を防止することができ、またサブＣＰＵの異常時にはウォッチドッグタイマによってリセット処理を行うと共に許可回路によってインヒビットリレー予備駆動回路の駆動を許可することにより、メインＣＰＵがインヒビットリレー予備駆動回路を制御してインヒビットリレーを駆動することができ、サブＣＰＵの異常時にもスタータモータを始動することができる車輌用始動制御装置が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１０５０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の車輌用始動制御装置は、スタータモータを制御するために複数のＣＰＵを必要とするため、エンジン始動装置が高コスト化するという問題がある。また、スタータリレー及びインヒビットリレーの２つのリレーを必要とするため、エンジン始動装置の回路基板の面積が増大し、エンジン始動装置が大型化するという問題がある。
【０００７】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、ＣＰＵなどの故障によりスタータモータが連続通電状態となることを確実に防止することができ、低コスト且つ小型なエンジン始動装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るエンジン始動装置は、通電により閉状態となる常開接点を有するスタータリレーを備え、前記常開接点を閉状態とすることによりエンジンのスタータモータを動作させるエンジン始動装置において、電源から前記スタータリレーへの通電経路中に直列に接続された第１及び第２の半導体スイッチング素子と、前記第１の半導体スイッチング素子の開／閉を行う制御信号を出力する制御手段と、前記制御信号が前記第１の半導体スイッチング素子を閉状態とする信号状態に変化した場合に、前記第２の半導体スイッチング素子を所定時間閉状態とする制限手段とを備えることを特徴とする。
【０００９】
また、本発明に係るエンジン始動装置は、前記制御手段が、前記エンジンの始動操作を受け付ける操作部からの操作信号に応じて前記制御信号を出力するようにしてあり、前記制限手段は、前記制御信号が前記第１の半導体スイッチング素子を閉状態とする信号状態へ変化し、且つ、前記操作信号が前記エンジンを始動させる信号状態へ変化した場合に、前記第２の半導体スイッチング素子を所定時間閉状態とするようにしてあることを特徴とする。
【００１０】
本発明においては、電源及びスタータリレーの間に２つの半導体スイッチング素子（例えば、Ｐチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタなど）を直列に接続し、２つの半導体スイッチング素子のオン（閉状態）／オフ（開状態）を制御することによってスタータリレーの常開接点のオン／オフ（以下、単にスタータリレーのオン／オフという）を制御する。この場合、２つの半導体スイッチング素子を共にオンすることでスタータリレーをオンすることができ、スタータモータを駆動してエンジンを始動することができる。
第１の半導体スイッチング素子のオン／オフの制御は、ＣＰＵなどの制御手段が出力する制御信号に応じて行う。また第２の半導体スイッチング素子のオン／オフの制御は、タイマ回路などを利用した制限手段が行う。この制限手段は、制御手段が出力する制御信号が第１の半導体スイッチング素子をオンさせる状態へ変化した場合に、第２の半導体スイッチング素子を所定時間のみオンさせる。
これにより、ＣＰＵの出力ポートの固着などの故障により、制御手段が出力する制御信号が第１の半導体スイッチング素子をオンさせる状態に固定された場合であっても、第２の半導体スイッチング素子がオンする時間を制限手段が所定時間に制限するため、スタータリレーがオン状態で維持されてスタータモータが連続通電状態となることはない。
またタイマ回路などを利用した制限手段は、ＣＰＵなどの制御手段より低コストで実現することができる。またエンジン制御装置が備えるリレーはスタータリレーの１つでよいため、回路基板の面積増大を抑制することができる。
【００１１】
また、本発明においては、プッシュスイッチなどのエンジン始動操作を受け付ける操作部からの操作信号に応じて、制御手段が制御信号を出力する。制限手段は、制御手段の制御信号が第１の半導体スイッチング素子をオンさせる状態へ変化し、且つ、操作信号がエンジンを始動させる状態へ変化した場合に、第２の半導体スイッチング素子を所定時間のみオンさせる。
これにより、操作部にてエンジン始動操作を受け付けていないにもかかわらず、制御手段の誤動作などにより制御信号が出力された場合であっても、制限手段は第２のスイッチング素子をオンすることがないため、スタータモータが誤動作することを防止できる。
【発明の効果】
【００１２】
本発明による場合は、電源及びスタータリレーの間に２つの半導体スイッチング素子を直列に接続し、制御手段の制御信号により第１の半導体スイッチング素子のオン／オフを制御し、この制御信号に応じて制限手段が第２の半導体スイッチング素子を所定時間のみオンする構成とすることにより、制御手段の故障によりスタータモータが連続通電状態となることを確実に防止することができる。また、複数のＣＰＵ及び複数のリレーを必要としないため、エンジン始動装置の高コスト化及び大型化を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るエンジン始動装置の構成を示す回路図である。
【図２】本発明に係るエンジン始動装置の動作を説明するためのタイミングチャートである。
【図３】本発明に係るエンジン始動装置の動作を説明するためのタイミングチャートである。
【図４】本発明に係るエンジン始動装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図１は、本発明に係るエンジン始動装置の構成を示す回路図である。図において１は、図示しない車輌に搭載されたエンジンを始動するためのスタータモータである。スタータモータ１は、モータ１１、スイッチ１２及びコイル１３等で構成されており、車輌のバッテリ２からモータ１１への電力供給経路中にスイッチ１２が配され、コイル１３への通電／非通電に応じてスイッチ１２のオン／オフが切り替わる。よってスタータモータ１は、コイル１３への通電制御によりその動作が制御される。
【００１５】
スタータモータ１のコイル１３への通電／非通電は、スタータリレー３のオン（閉状態、導通状態））／オフ（開状態、非導通状態）により制御されている。スタータリレー３は、リレースイッチ３１及びリレーコイル３２等で構成されており、電源（バッテリ２）からスタータモータ１のコイル１３への電力供給経路の接続／遮断をリレースイッチ３１が行い、リレーコイル３２の通電／非通電に応じてリレースイッチ３１のオン／オフが切り替わる。スタータリレー３のリレースイッチ３１は、リレーコイル３２が通電状態の場合にオンし、非通電状態の場合にオフする常開接点である。なお、スタータリレー３のオン／オフとは、リレースイッチ３１のオン／オフと同義である。
【００１６】
スタータリレー３のリレーコイル３２の一端は、２つのＰチャネル型ＭＯＳトランジスタＴ１及びＴ２を介して電源（バッテリ２）に接続されている。またリレーコイル３２の他端は、シフトスイッチ（以下、シフトＳＷと記載する）４を介して接地電位に接続されている。シフトＳＷ４は、車輌のシフトレバーが「Ｐ（パーキング）」又は「Ｎ（ニュートラル）」の場合に、リレーコイル３２を接地電位に接続するスイッチである。よって、シフトレバーが「Ｐ」又は「Ｎ」に切り替えられ、且つ、２つのＰチャネル型ＭＯＳトランジスタＴ１及びＴ２がオンした場合に、スタータリレー３のリレーコイル３２が通電してリレースイッチ３１がオンし、スタータモータ１のコイル１３が通電してモータ１１が動作し、車輌のエンジン始動が行われる。
【００１７】
Ｐチャネル型ＭＯＳトランジスタＴ１は、そのドレインがスタータリレー３のリレーコイル３２に接続され、ソースがＰチャネル型ＭＯＳトランジスタＴ２のドレインに接続され、ゲートがＮＰＮトランジスタＴ３のコレクタに接続されている。ＮＰＮトランジスタＴ３は、エミッタが接地電位に接続され、ベースがＣＰＵ５に接続されており、ＣＰＵ５が出力する制御信号に応じてオン／オフが制御されている。
【００１８】
また、Ｐチャネル型ＭＯＳトランジスタＴ２は、そのドレインがＰチャネル型ＭＯＳトランジスタＴ１のソースに接続され、ソースが電源に接続され、ゲートがＮＰＮトランジスタＴ４のコレクタに接続されている。ＮＰＮトランジスタＴ４は、エミッタが接地電位に接続され、ベースがタイマ回路７に接続されており、タイマ回路７が出力する信号に応じてオン／オフが制御されている。
【００１９】
タイマ回路７には、ＣＰＵ５が出力する制御信号と、車輌のエンジン始動のためのプッシュスイッチ（以下、単にプッシュＳＷと記載する）が出力するプッシュＳＷ信号と、車輌のブレーキ操作を検出するブレーキスイッチ（以下、単にブレーキＳＷと記載する）が出力するブレーキＳＷ信号とのＡＮＤ演算結果が入力されている。
【００２０】
図示しないプッシュＳＷは、車輌の運転席近傍などに配されており、車輌のエンジンを始動する際に運転者がプッシュ操作を行うためのスイッチである。このプッシュＳＷは、運転者のプッシュ操作に応じた２値（例えばプッシュ操作がなされた場合にハイレベル、プッシュ操作がなされていない場合にローレベル）の信号を出力する。また、図示しないブレーキＳＷは、車輌のブレーキに対する運転者の操作を検知するためのスイッチであり、運転者のブレーキ操作に応じた２値（例えばブレーキ操作が行われた場合にハイレベル、ブレーキ操作が行われていない場合にローレベル）の信号を出力する。
【００２１】
プッシュＳＷが出力するプッシュＳＷ信号及びブレーキＳＷ信号はＣＰＵ５へ入力されており、ＣＰＵ５は、入力されるプッシュＳＷ信号及びブレーキＳＷ信号とその他の種々の情報とに基づいて、スタータモータ１を駆動するか否かを判断する。この判断結果に応じてＣＰＵ５は、スタータモータ１のオン／オフを規定する２値（例えば、スタータモータ１をオンする（駆動する）場合にハイレベル、スタータモータ１をオフする（駆動しない）場合にローレベル）の制御信号を出力する。
【００２２】
ＣＰＵ５が出力する制御信号は、ＮＰＮ型トランジスタＴ３のベースへ入力されている。ＮＰＮ型トランジスタＴ３は、ＣＰＵ５からの制御信号がハイレベルの場合にオンしてコレクタからエミッタへ電流が流れ、これによりＰチャネル型ＭＯＳトランジスタＴ１をオンする。
【００２３】
また、ＣＰＵ５が出力する制御信号、プッシュＳＷが出力するプッシュＳＷ信号及びブレーキＳＷ信号の３つの信号は、３入力１出力のＡＮＤ回路６へ入力されている。ＡＮＤ回路６は、入力される３つの信号の全てがハイレベルの場合にハイレベルの信号を出力し、これ以外の場合にはローレベルの信号を出力する回路素子である。ＡＮＤ回路６が出力する信号は、タイマ回路７へ入力されている。
【００２４】
タイマ回路７は、入力された信号がハイレベルの場合にハイレベルの信号を出力するが、ハイレベルの信号を連続的に出力することができる最大時間Ｔｍａｘが予め設定されており、この最大時間Ｔｍａｘを超えた場合には入力信号がハイレベルで維持された状態であってもローレベルの信号を出力する回路、即ちハイレベル信号の出力時間を制限する回路である。なお、タイマ回路７は、クロック信号に同期して最大時間Ｔｍａｘを計時するデジタル回路として構成してもよく、抵抗及び容量等の時定数による遅延などを利用したアナログ回路として構成してもよく、その他の回路構成としてもよい。
【００２５】
タイマ回路７の出力信号は、ＮＰＮ型トランジスタＴ４のベースへ入力されている。ＮＰＮ型トランジスタＴ４は、タイマ回路７からの信号がハイレベルの場合にオンしてコレクタからエミッタへ電流が流れ、これによりＰチャネル型ＭＯＳトランジスタＴ２をオンする。
【００２６】
本実施の形態に係るエンジン始動装置は、ＣＰＵ５が出力する制御信号によりＰチャネル型ＭＯＳトランジスタＴ１をオンさせ、タイマ回路７が出力する信号によりＰチャネル型ＭＯＳトランジスタＴ２をオンさせることにより、電源からスタータリレー３のリレーコイル３２への通電を行ってスタータスイッチ３１をオンさせることができ、スタータモータ１をオンさせて車輌のエンジンを始動することができる（シフトＳＷ４はオン状態であるとする）。Ｐチャネル型ＭＯＳトランジスタＴ１はＣＰＵ５の制御信号により直接的にオン／オフが制御されるが、Ｐチャネル型ＭＯＳトランジスタＴ２はＣＰＵ５の制御信号にタイマ回路７が介在してオン／オフが制御され、Ｐチャネル型ＭＯＳトランジスタＴ２がオンする時間はタイマ回路７の最大時間Ｔｍａｘに制限されている。２つのＰチャネル型ＭＯＳトランジスタＴ１及びＴ２が共にオンした場合にのみスタータリレー３がオンするため、スタータモータ１のオン時間は最大時間Ｔｍａｘに制限され、最大時間Ｔｍａｘを超えた連続通電が行われることはない。
【００２７】
また、Ｐチャネル型ＭＯＳトランジスタＴ２のオン／オフの制御には、ＣＰＵ５が出力する制御信号のみでなく、プッシュＳＷ信号及びブレーキＳＷ信号の状態が考慮され、これら３つの信号が全てハイレベルの場合にのみＰチャネル型ＭＯＳトランジスタＴ２がオンされる。このため、ＣＰＵ５が誤動作により制御信号をハイレベルとして出力した場合であっても、プッシュＳＷ信号又はブレーキＳＷ信号がローレベルであればＰチャネル型ＭＯＳトランジスタＴ２はオフのままであり、スタータリレー３がオンすることはなく、スタータモータ１がオンすることはない。
【００２８】
図２乃至図４は、本発明に係るエンジン始動装置の動作を説明するためのタイミングチャートである。なお、図示は省略するが、各タイミングチャートにおいて、シフトＳＷ４は常にオン状態（即ち、車輌のシフトレバーが「Ｐ」又は「Ｎ」に切り替えられ、スタータリレー３のリレーコイル３２の他端が接地電位に接続された状態）であるものとする。
【００２９】
車輌の運転者がブレーキ操作を行った後でプッシュＳＷに対するプッシュ操作を行った場合、まずブレーキＳＷが出力するブレーキＳＷ信号がローレベルからハイレベルに変化した後、プッシュＳＷが出力するプッシュＳＷ信号がローレベルからハイレベルに変化する。このときＣＰＵ５はプッシュＳＷ信号の変化に対応して制御信号をローベルからハイレベルに変化させ、ＡＮＤ回路６はブレーキＳＷ信号、プッシュＳＷ信号及びＣＰＵ５の出力信号が全てハイレベルに変化した時点で、出力信号をローレベルからハイレベルへ変化させる。タイマ回路７は、ＡＮＤ回路６の出力信号がローレベルからハイレベルに変化した時点で、出力信号をローレベルからハイレベルへ変化させる。
【００３０】
ここで、運転者がプッシュＳＷをプッシュ操作した時間Ｔがタイマ回路７の最大時間Ｔｍａｘより短い場合（図２参照）、プッシュ操作が終了してプッシュＳＷ信号がハイレベルからローレベルに変化した時点で、ＣＰＵ５が出力する制御信号及びＡＮＤ回路６の出力信号はハイレベルからローレベルに変化し、タイマ回路７が出力する信号はハイレベルからローレベルへ変化する。よって、スタータリレー３がオンする時間は、運転者がプッシュＳＷに対するプッシュ操作を行った時間に略等しい。
【００３１】
これに対して、運転者がプッシュＳＷをプッシュ操作した時間Ｔがタイマ回路７の最大時間Ｔｍａｘより長い場合（図３参照）、プッシュ操作が終了したプッシュＳＷ信号がハイレベルからローレベルに変化する前に、最大時間Ｔｍａｘに達した時点でタイマ回路７の出力信号はハイレベルからローレベルに変化する。よって、スタータリレー３がオンする時間は、最大時間Ｔｍａｘである。
【００３２】
このように、スタータリレー３がオンする時間は最大時間Ｔｍａｘに制限されている。このため、例えばＣＰＵ５の出力端子が固着して制御信号がハイレベルに固定された場合であっても、スタータリレー３が最大時間Ｔｍａｘを超えてオンすることはなく、スタータモータ１が連続通電状態となることはない。
【００３３】
また、ブレーキ操作及びプッシュＳＷに対するプッシュ操作がなされていない状態（即ち、ブレーキＳＷ信号及びプッシュＳＷ信号がローレベルの状態）であるにもかかわらず、ＣＰＵ５が異常動作などによってハイレベルの制御信号を出力した場合であっても（図４参照）、Ｐチャネル型ＭＯＳトランジスタＴ１は制御信号に応じてオンするが、ＡＮＤ回路６の出力信号はローレベルであり、タイマ回路７の出力信号はローレベルに維持されるため、Ｐチャネル型ＭＯＳトランジスタＴ２はオンせず、スタータリレー３がオンすることはない。
【００３４】
以上の構成のエンジン制御装置においては、電源及びスタータリレー３の間にＰチャネル型ＭＯＳトランジスタＴ１及びＴ２を直列に接続し、ＣＰＵ５が出力する制御信号によりＰチャネル型ＭＯＳトランジスタＴ１をオンさせ、最大時間が制限されたタイマ回路７の出力信号によりＰチャネル型ＭＯＳトランジスタＴ２をオンさせる構成とすることにより、ＣＰＵ５の出力ポートの固着などの故障により、ＣＰＵが出力する制御信号がハイレベルに固定されてＰチャネル型トランジスタＴ１がオン状態に固定された場合であっても、Ｐチャネル型トランジスタＴ２がオンする時間はタイマ回路７により制限されるため、スタータリレー３がオンし続けることはなく、スタータモータ１が連続通電状態となることはない。また、タイマ回路７はＣＰＵ５と比較して低コストで実現することができ、スタータリレー３以外のリレーを用いる必要がないため、エンジン制御装置の高コスト化及び大型化を抑制できる。
【００３５】
また、ＣＰＵ５が出力する制御信号、プッシュＳＷ信号及びブレーキＳＷ信号の３つの信号のＡＮＤ演算結果に応じてタイマ回路７がＰチャネル型ＭＯＳトランジスタＴ２のオン／オフを制御する構成とすることにより、ＣＰＵ５が誤動作により制御信号をハイレベルとして出力した場合であっても、プッシュＳＷ信号又はブレーキＳＷ信号がローレベルであればＰチャネル型ＭＯＳトランジスタＴ２がオンすることはないため、誤動作によりスタータリレー３及びスタータモータ１がオンすることを防止できる。
【００３６】
なお、本実施の形態においては、ＣＰＵ５が出力する制御信号、プッシュＳＷ信号及びブレーキＳＷ信号は、信号レベルのハイレベルがスタータモータ１のオンに対応付けられているが、これに限るものではなく、いずれかの信号又は全ての信号の論理を反転させてもよく、この場合には図１に示した回路構成を適宜に変更することができる（例えば、ＡＮＤ回路６をＯＲ回路に変更するなど）。また、スタータリレー３及び接地電位の間にシフトＳＷ４を設けて、シフトレバーが「Ｐ」又は「Ｎ」の場合にのみスタータモータ１をオンさせる構成としたが、これに限るものではなく、シフトＳＷ４を設けずに、エンジン始動装置がシフトレバーの状態に応じたエンジン始動の制限機能を有していない構成であってもよい。同様に、エンジン始動装置は、ブレーキＳＷ信号に応じたエンジン始動の制限機能を有していない構成であってもよい。また、図１に示したエンジン始動装置の回路構成は一例であって、これに限るものではない。
【００３７】
また、半導体スイッチング素子は、Ｐチャネル型ＭＯＳトランジスタに限るものではなく、ＰＮＰ型バイポーラトランジスタ、フォトＭＯＳＦＥＴ（Field Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよく、更にはバイアス回路を適宜変更することにより、ゲートターンオフサイリスタ又はＮチャネル型ＦＥＴによるハイサイドスイッチ等であってもよい。このように本発明のエンジン始動装置には、スイッチ動作を行う半導体素子であれば同様に使用可能であり、これらの種々の半導体素子が半導体スイッチング素子に含まれる。
【符号の説明】
【００３８】
１  スタータモータ
２  バッテリ
３  スタータリレー
４  シフトＳＷ
５  ＣＰＵ（制御手段）
６  ＡＮＤ回路（制限手段）
７  タイマ回路（制限手段）
１１  モータ
１２  スイッチ
１３  コイル
３１  リレースイッチ（常開接点）
３２  リレーコイル
Ｔ１  Ｐチャネル型ＭＯＳトランジスタ（第１の半導体スイッチング素子）
Ｔ２  Ｐチャネル型ＭＯＳトランジスタ（第２の半導体スイッチング素子）
Ｔ３、Ｔ４  ＮＰＮ型トランジスタ
【図１】
2011127453.tif 000003
【図２】
2011127453.tif 000004
【図３】
2011127453.tif 000005
【図４】
2011127453.tif 000006