(57)【要約】【課題】下層の金属配線のダメージがなく上層の金属配線が形成され、かつ、配線間の寄生容量が低減された半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、半導体基板上に設けられた第1の金属配線層と、前記第1の金属配線層上に設けられ、該第1の金属配線層の金属の拡散を防止する拡散防止膜と、前記拡散防止膜上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた、前記拡散防止膜と同じ材料からなる第２の絶縁膜と、前記第２の絶縁膜上に設けられた第３の絶縁膜と、前記拡散防止膜、前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜に形成された接続孔に充填され、前記第１の金属配線層に電気的に接続された第２の金属配線層と、を備えたことを特徴とする。【選択図】図７
2011249678.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第1の金属配線層と、
前記第1の金属配線層上に設けられ、該第1の金属配線層の金属の拡散を防止する拡散防止膜と、
前記拡散防止膜上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた、前記拡散防止膜と同じ材料からなる第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第３の絶縁膜と、
前記拡散防止膜、前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜に形成された接続孔に充填され、前記第１の金属配線層に電気的に接続された第２の金属配線層と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記拡散防止膜が第２の絶縁膜よりも薄く形成されてなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜の誘電率は前記拡散防止膜の誘電率よりも低いことを特徴とする請求項１または２のいずれかに記載の半導体装置。
【請求項４】
前記拡散防止膜がシリコン炭窒化膜（ＳｉＣＮ）であり、前記第１の絶縁膜が炭化シリコン酸化膜（ＳｉＯＣ）であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１及び第２の金属配線層の金属が銅であることを特徴とする請求項１から４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記第３の絶縁膜上に該第３の絶縁膜を保護する第４の絶縁膜が設けられていることを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
半導体基板上に、第1の金属配線層と、該第1の金属配線層の金属の拡散を防止する拡散防止膜と、第１の絶縁膜と、前記拡散防止膜と同じ材料からなる第２の絶縁膜と、第３の絶縁膜とを順に設ける第１工程と、 
前記第３の絶縁膜を前記第２の絶縁膜に到達しない深さまでエッチングして、前記第３の絶縁膜中に第１の接続孔を形成する第２工程と、 
前記第１の接続孔下の前記第３の絶縁膜及び前記第２の絶縁膜をエッチングし、前記第１の接続孔を前記第２の絶縁膜中にまで拡張させて、前記第１の絶縁膜に到達しない深さの第２の接続孔を形成する第３工程と、 
前記第１および第２の接続孔内に第５の絶縁膜を充填した後、該第５の絶縁膜及び前記第３の絶縁膜上に、前記第1の金属配線層に電気的に接続する第２の金属配線層をなす導電膜を充填する溝パターンに対応したフォトレジストパターンを形成する第４工程と、
前記フォトレジストパターンをマスクにして、前記第２の接続孔内に該第５の絶縁膜の一部が残るように、前記第５の絶縁膜及び第３の絶縁膜をエッチングする第５工程と、
前記第２の接続孔内の前記第５の絶縁膜と、前記第２の接続孔下の前記第２の絶縁膜、前記第１の絶縁膜及び拡散防止膜とをエッチングして、前記第１の金属配線層の表面を露出させるまで前記第２の接続孔を拡張させて接続孔を形成する第６工程と、 
前記接続孔内に導電膜を充填して、第２の金属配線層を形成する第７工程と、 
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記第３工程は、前記第３の絶縁膜に対するエッチング速度が前記第２の絶縁膜に対するエッチング速度よりも速い条件でエッチングを行うことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記拡散防止膜はシリコン炭窒化膜（ＳｉＣＮ）であり、前記第１の絶縁膜は炭化シリコン酸化膜（ＳｉＯＣ）であることを特徴とする請求項７または８のいずれかに記載の半導体装置の製造方法。 
【請求項１０】
前記第１及び第２の金属配線層を共に銅で形成することを特徴とする請求項７から９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第５の絶縁膜を、スピンナ法によりＢＡＲＣ膜を充填することで形成することを特徴とする請求項７から１０のいずれか一項に記載の半導体装置の製造方法。 
【請求項１２】
前記第１工程において、前記第３の絶縁膜上に第４の絶縁膜をさらに設け、
前記第４工程において、前記第２の接続孔内に第５の絶縁膜を充填した後に、前記第４の絶縁膜及び前記第５の絶縁膜上に、前記第２の金属配線層をなす導電膜を充填する溝パターンに対応するフォトレジストパターンを形成する請求項７から１１のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属配線上の絶縁膜の改良を図った半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路装置では、高速、高性能を実現するため、配線材料に銅（Ｃｕ）、層間膜にｌｏｗ−ｋと呼ばれる低誘電率の絶縁膜が用いられるが、近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体記憶装置にもＣｕ配線が採用されるようになってきた。
また、Ｃｕ配線の形成にはデュアルダマシン（ＤＤ：Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法が用いられ、最初にコンタクトホール（ビア）を形成し、次にＣｕ配線を埋め込むための溝パターンを形成するビア（Ｖｉａ）ファーストと呼ばれるデュアルダマシンの加工が主流になっている。
【０００３】
このデュアルダマシン加工のビアのエッチングでは、層間絶縁膜の途中までエッチングするが、膜を残し過ぎると非開口もしくは導通不良となり、逆にエッチング量が過多になると下層のＣｕ配線にダメージが発生する。特に、ＤＲＡＭのＣｕ配線ではＣｕ配線の層厚を厚く形成する傾向にあり、この場合、深いコンタクトホールを形成する必要があるが、コンタクトホール形成に際しては下層のＣｕ配線上の残膜の膜厚を精度よく制御する必要がある。
【０００４】
一般に、下層のＣｕ配線上にはＣｕの拡散防止のために拡散防止膜としてシリコン炭窒化膜（ＳｉＣＮ）が用いられるが、ｌｏｗ−ｋ層間絶縁膜のコンタクトホールのドライエッチングではシリコン炭窒化膜（ＳｉＣＮ）との選択比が高くなると十分なオーバーエッチングができないことから、下地残膜の膜厚のばらつきが大きくなる。
一方、シリコン炭窒化膜（ＳｉＣＮ）を厚くして十分なオーバーエッチングを行う方法もあるが、シリコン炭窒化膜（ＳｉＣＮ）が厚くなるほど、配線容量の増大が問題となる。
【０００５】
図８から図１４に、従来のデュアルダマシン法による半導体装置の製造方法における配線工程を説明するための断面図を示す。
【０００６】
まず、図８に示すように、シリコン等の半導体基板１０１上に銅（Ｃｕ）を用いて第１の金属配線１０６を形成したものを用意する。
ここで、シリコン等の半導体基板１０１には、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（Ｓｉ３Ｎ４）等の絶縁膜で形成された素子分離領域（図示せず）を備えており、素子分離領域によって拡散領域（活性領域）が区画されている。拡散領域にはイオン注入法等で不純物が導入されている。
【０００７】
半導体基板１の主面上には、ポリシリコンやタングステン等で構成されたゲート電極を有するＭＯＳトランジスタ（図示せず）を形成しており、層間絶縁膜１０２の膜中に形成された配線（図示せず）やコンタクトプラグ（図示せず）と電気的に接続している。
【０００８】
また、層間絶縁膜１０２上には、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって３０ｎｍ厚程度のシリコン炭窒化膜（ＳｉＣＮ）等の拡散防止膜１０３と、ＰＥ−ＣＶＤ法による１１０ｎｍ厚程度の炭化シリコン酸化膜（ＳｉＯＣ）等の低誘電率膜である層間絶縁膜１０４と、ＰＥ−ＣＶＤ法による５０ｎｍ厚程度のシリコン酸化膜（ＳｉＯ２）である保護膜１０５とを積層し、それらの積層膜を開口したトレンチ内を銅（Ｃｕ）で充填してなる第１の金属配線１０６を形成し、層間絶縁膜１０２の膜中に形成された配線やコンタクトプラグと電気的に接続している。
【０００９】
次に、図９に示すように、第１の金属配線１０６上に、ＰＥ−ＣＶＤ法による１３０ｎｍ厚程度のシリコン炭窒化膜（ＳｉＣＮ）である拡散防止膜１０７と、ＰＥ−ＣＶＤ法による６００ｎｍ厚程度の炭化シリコン酸化膜（ＳｉＯＣ）等の低誘電率膜である層間絶縁膜１０８と、ＰＥ−ＣＶＤ法による１８０ｎｍ厚程度のシリコン酸化膜（ＳｉＯ２）である保護膜１０９とを積層する。さらにフォトレジスト１１０を露光・現像して、保護膜９の一部が露出するように開口している。
ここで、拡散防止膜１０７は、金属配線の材料である金属が下層へ拡散するのを防止するストッパとなり、さらに保護膜１０９は、機械的強度に劣る層間絶縁膜（低誘電率膜）１０８をカバーして破損防止を図るものである。
【００１０】
次に、図１０に示すように、ドライエッチングによって、層間絶縁膜１０８に幅Ｘ1＝２００ｎｍ程度のコンタクトホール１１２を形成する。
このドライエッチングでは、後述するように第１の金属配線１０６を露出させないために、拡散防止膜１０７を残留させておく必要がある。ここでは、拡散防止膜１０７を深さＹ2＝８０ｎｍ程度除去して、コンタクトホール１１２を形成した。ｔ１＝５０nmは、コンタクトホール１１２の底面における拡散防止膜１０７の残膜厚である。
【００１１】
次に、アッシング処理を行い、フォトレジスト１１０を除去して、保護膜９を露出させる。
次いで、図１１に示すように、コンタクトホール１１２を埋め込むように、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）材等の埋め込み膜１１３をスピンナ法で形成してから、保護膜９上の埋め込み膜１１３をエッチバックによって除去すると、埋め込み膜１１３がコンタクトホール１１２に充填された状態となる。
保護膜１０９上において、フォトレジスト１１４を用いて第２の金属配線のパターン（溝パターン）を形成する。この第２の金属配線パターンは後の工程で銅を埋め込む位置に開口を有するものである。第２の金属配線パターンの開口部には埋め込み膜１１３の上面が露出する。
【００１２】
次に、図１２に示すように、パターン形成されたフォトレジスト１１４をマスクとして用いたドライエッチングによって、層間絶縁膜１０８に幅Ｘ２＝２５０〜３００ｎｍ程度、深さＹ３＝４３０ｎｍ程度の溝パターン１５を形成する。
ここで、保護膜１０９はレジスト１１４で覆われているので、厚さはＹ3ａ＝１８０ｎｍで変化がなく、層間絶縁膜１０８における深さはＹ3ｂ＝２５０ｎｍとなる。
【００１３】
このドライエッチングでは、埋め込み膜１１３の層間絶縁膜１０８に対するエッチング選択比は１．２〜１．４程度に設定されるので、埋め込み膜１１３のエッチングは早く進行し、埋め込み膜１１３までの深さはＹ4＝５８０ｎｍ程度となる。従って、層間絶縁膜８と埋め込み膜１１３には段差が生じるが、埋め込み膜１１３の役目は拡散防止膜１０７のエッチング防止であるので、残留していれば段差は問題にはならない。
【００１４】
次に、図１３に示すように、ドライエッチングによって、溝パターン１１５の底部に残留している埋め込み膜１１３および拡散防止膜７を除去して、コンタクトホール１１６を形成する。
このドライエッチングでは、銅（Ｃｕ）からなる第１の金属配線１０６はエッチングされないので、拡散防止膜１０７を除去するようにオーバーエッチすれば、第１の金属配線１０６が露出した状態でエッチングを終了できる。また、フォトレジスト１１４は、エッチングに際して除去される。フォトレジスト１１４が除去された後に、保護膜１０９も多少エッチングされるので、それぞれの厚さ（深さ）は、Ｙ5ａ＝１００ｎｍ、Ｙ5ｂ＝４００ｎｍとなって結局、深さＹ5＝５００ｎｍとなる。
【００１５】
次に、図１４に示すように、コンタクトホール１１６の底面で露出している第１の金属配線の表面を洗浄処理した後に、コンタクトホール１１６および溝パターン１１５内を被覆するように、バリア膜として２０ｎｍ厚程度のタンタル（Ｔａ）と、シード膜として５０ｎｍ厚程度の銅（Ｃｕ）をスパッタ法で形成した後、メッキ法による６２０ｎｍ厚程度の銅（Ｃｕ）を形成する。その後、保護膜９上の余剰な銅（Ｃｕ）をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって除去すると、ホール１６が銅で充填されたコンタクトプラグと、溝パターン１１５が銅（Ｃｕ）で充填された第２の金属配線１１７が完成する。第２の金属配線１７はコンタクトプラグ１１８を介して下層の第１の金属配線１０６と導通している。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００４−１２８０５０号公報
【特許文献２】特開２００４−２９６５１５号公報
【特許文献３】特開２００４−３１９６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
図１５に、従来技術の問題を説明するための断面図を示す。
図１０に示したドライエッチング後に、残留しているフォトレジスト１１０を除去するためにアッシング処理を行うが、コンタクトホール１１２の底面における拡散防止膜１０７の膜厚ｔ１が５０ｎｍ以下となった場合、アッシングガスである酸素によって、拡散防止膜１０７の下に配置する第１の金属配線１０６の上面の銅が酸化される。酸化された第１の金属配線１０６は、図６に示したドライエッチング後の洗浄処理時に溶出して空洞１１８を生じるので、第１の金属配線の断線あるいは配線抵抗の増大等の問題が生じる。
【００１８】
本発明者の行った評価実験では、上記の問題を回避するためには、図３に示したコンタクトホール１１２の底面に残存させる拡散防止膜１０７の厚さｔ１は、最低でも５０ｎｍ以上となるように設定する必要がある。そうすると、コンタクトホール１１２を形成する工程でのエッチングのばらつきや半導体基板全体でのエッチング均一性を考慮すると、最低でも５０ｎｍの膜厚で拡散防止膜１０７を残存させるには、最初に堆積する拡散防止膜１０７の膜厚を１３０ｎｍ程度まで厚膜化する必要があった。
【００１９】
また、コンタクトプラグ１６の深さＹ１は所定の値に保つ必要があるため、拡散防止膜１０７を厚膜化して設けることにより、層間絶縁膜１０８の方を薄膜化して形成する必要がある。この場合、拡散防止膜（ＳｉＣＮ）１０７の誘電率は層間絶縁膜（ＳｉＯＣ）１０８よりも大きいため、拡散防止膜１０７を厚膜化することによって、隣接するコンタクトプラグ１１６間の寄生容量が増加し、高速動作が阻害されるという問題があった。
【００２０】
また、寄生容量の増加を抑制するために、拡散防止膜１０７をできるだけ薄膜化しようとすると、コンタクトホール形成のエッチングをアンダーエッチングとする必要があるため、拡散防止膜７が完全に除去されず、コンタクト抵抗が上昇してしまうという問題があった。
【課題を解決するための手段】
【００２１】
本発明に係る半導体装置は、半導体基板上に設けられた第1の金属配線層と、前記第1の金属配線層上に設けられ、該第1の金属配線層の金属の拡散を防止する拡散防止膜と、前記拡散防止膜上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた、前記拡散防止膜と同じ材料からなる第２の絶縁膜と、前記第２の絶縁膜上に設けられた第３の絶縁膜と、前記拡散防止膜、前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜に形成された接続孔に充填され、前記第１の金属配線層に電気的に接続された第２の金属配線層と、を備えたことを特徴とする。
【発明の効果】
【００２２】
本発明に係る半導体装置によれば、従来、単層であった第1の金属配線層上の拡散防止膜を、主に金属の拡散防止機能を担わせる膜（拡散防止膜）と主にドライエッチングのストッパ機能を担わせる膜（第２の絶縁膜）の二層に分け、その間に層間絶縁膜（第１の絶縁膜）を挟んだ構造とすることによって、下層の第1の金属配線層のダメージがなく上層の第２の金属配線層が形成され、かつ、配線間の寄生容量の増大が抑制されている。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図２】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図３】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図４】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図５】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図６】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図７】本発明の一実施形態である半導体装置の製造方法の工程を説明するための断面図である。
【図８】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図９】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１０】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１１】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１２】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１３】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１４】従来の半導体装置の製造方法の工程を説明するための断面図である。
【図１５】従来の半導体装置の製造方法における問題を説明するための断面図である。
【発明を実施するための形態】
【００２４】
以下に、本発明を適用した一実施形態である半導体装置及びその製造方法について図面を参照して説明する。同一部材には同一符号を付し説明を省略又は簡略化する。また、同一部材には適宜符号を省略する。なお、以下の説明で用いる図面は模式的であり、長さ、幅、及び厚みの比率等は現実のものとは異なる。
【００２５】
図１から図７は、本発明を適用した一実施形態である半導体装置の製造方法を説明するための断面図である。
【００２６】
〔第１工程〕
第１工程は、図１に示すように、半導体基板１上に、第1の金属配線層６と、第1の金属配線層６の金属の拡散を防止する拡散防止膜７ａと、第１の絶縁膜８ａと、拡散防止膜７ａと同じ材料からなる第２の絶縁膜７ｂと、第３の絶縁膜８ｂとを順に設けることを含む。
以下、第１工程について詳細に説明する。
【００２７】
まず、図１に示すように、シリコン等の半導体基板１上に銅（Ｃｕ）を用いて第１の金属配線（第１の金属配線層）６を形成したものを用意する。
ここで、シリコン等の半導体基板１には、シリコン酸化膜やシリコン窒化膜等の絶縁膜で形成された素子分離領域（図示せず）を備えており、素子分離領域によって拡散領域（活性領域）が区画されている。拡散領域にはイオン注入法等で不純物が導入されている。
また、半導体基板１の主面上には、ゲート電極を有するＭＯＳトランジスタ（図示せず）を形成しており、層間絶縁膜２の膜中に形成された配線（図示せず）やコンタクトプラグ（図示せず）と電気的に接続している。
【００２８】
次に、層間絶縁膜２上に、ＰＥ−ＣＶＤ法による３０ｎｍ厚程度のシリコン炭窒化膜（ＳｉＣＮ）等の拡散防止膜３と、ＰＥ−ＣＶＤ法による１１０ｎｍ厚程度の炭化シリコン酸化膜（ＳｉＯＣ）等の低誘電率膜である層間絶縁膜４と、ＰＥ−ＣＶＤ法による５０ｎｍ厚程度のシリコン酸化膜（ＳｉＯ２）である保護膜５とを積層し、それらの積層膜を開口したトレンチ内を銅（Ｃｕ）で充填して構成された第1の金属配線（第１の金属配線層）６を形成して、層間絶縁膜２の膜中に形成された配線やコンタクトプラグと電気的に接続する。
【００２９】
次に、図１に示すように、第1の金属配線（第１の金属配線層）６上に、ＰＥ−ＣＶＤ法による２０ｎｍ厚程度の拡散防止膜７ａと、ＰＥ−ＣＶＤ法による５０ｎｍ厚程度の第１層間絶縁膜（第１の絶縁膜）８ａと、ＰＥ−ＣＶＤ法による６０ｎｍ厚程度の第２拡散防止膜（第２の絶縁膜）７bと、ＰＥ−ＣＶＤ法による５５０ｎｍ厚程度の第２層間絶縁膜（第３の絶縁膜）８bと、ＰＥ−ＣＶＤ法による１８０ｎｍ厚程度のシリコン酸化膜（ＳｉＯ２）である保護膜（第４の絶縁膜）９を積層し、さらにフォトレジスト１０を露光・現像して、保護膜（第４の絶縁膜）９の一部が露出するように開口する。
【００３０】
ここで、拡散防止膜７ａは、第1の金属配線（第１の金属配線層）６及び後述する第２の金属配線（第２の金属配線層）１７の金属の拡散を防止する機能を有する膜であり、シリコン炭窒化膜（ＳｉＣＮ）であるのが好ましい。
拡散防止膜７ａの膜厚は、金属拡散を防止する機能の担保及び寄生容量の増大抑制の観点から、１０〜３０ｎｍ程度であるのが好ましい。
【００３１】
また、第２拡散防止膜（第２の絶縁膜）７bは拡散防止膜７ａと同じ材料からなるものであり、金属の拡散を防止することができる特性を有するものではあるが、本発明においては主に、コンタクトホール形成時のドライエッチングのストッパ機能を担うものである。
第２拡散防止膜（第２の絶縁膜）７bの膜厚は、ドライエッチングのストッパ機能の担保及び寄生容量の増大抑制の観点から、４０〜８０ｎｍ程度であるのが好ましい。
【００３２】
また、第１層間絶縁膜（第１の絶縁膜）８ａ及び第２層間絶縁膜（第３の絶縁膜）８bは寄生容量を低減させるために炭化シリコン酸化膜（ＳｉＯＣ）等の低誘電率膜であるのが好ましい。
第１層間絶縁膜（第１の絶縁膜）８ａの膜厚は、ドライエッチングのストッパ機能の担保及び寄生容量の増大抑制の観点から、３０〜７０ｎｍ程度であるのが好ましい。
【００３３】
上述のように、それぞれ２層とした、拡散防止膜（拡散防止膜７ａ及び第２拡散防止膜（第２の絶縁膜）７b）と、層間絶縁膜（層間絶縁膜（第１の絶縁膜）８ａ及び第２層間絶縁膜（第３の絶縁膜）８b）とを組み合わせた構造にしたことが、本発明に係る半導体装置の構造上の主要な特徴である。
【００３４】
〔第２工程〕
第２工程は、図２に示すように、第３の絶縁膜８ｂを、第２の絶縁膜７ｂに対するエッチング選択比を第１エッチング選択比に設定してエッチングして、第３の絶縁膜８ｂ中に第１の接続孔２０を形成することを含む。
以下、第２工程について詳細に説明する。
【００３５】
図２に示すように、ドライエッチングによって、第２層間絶縁膜８bに幅Ｘ3＝２００ｎｍ程度、深さＹ6＝６９０ｎｍ程度のコンタクトホール（第１の接続孔）２０を形成する。
以下（１）に、具体的なドライエッチング条件を例示する。
【００３６】
（１）ドライエッチングのプロセス条件
（i）方式：平行平板プラズマエッチング
（ii）圧力：３０ｍＴｏｒｒ
（iii）プロセスガス[流量]：パーフルオロシクロブタン（Ｃ４Ｆ８））[８ｓｃｃｍ]／ジフルオロメタン（ＣＨ２Ｆ２）[ ２０ｓｃｃｍ]／アルゴン（Ａｒ）[７００ｓｃｃｍ]／窒素（Ｎ２）[５０ｓｃｃｍ]／酸素（Ｏ２）[ ２３ｓｃｃｍ]
（iv）バイアスパワー：５００Ｗ（上部電極）／２５００Ｗ（下部電極）
【００３７】
このドライエッチングでは、第２層間絶縁膜（第３の絶縁膜）８ｂができるだけ垂直形状にエッチングされる条件に設定することが好ましい。このため、第２層間絶縁膜（第３の絶縁膜）８ｂと第２拡散防止膜（第２の絶縁膜）７bとのエッチング選択比（第１エッチング選択比）が低下する可能性がある。 
これにより、コンタクトホール（第１の接続孔）２０が第２拡散防止膜（第２の絶縁膜）７bを突き抜けてしまう懸念があるので、第２拡散防止膜（第２の絶縁膜）７bに到達するまでのエッチングをせずに、図２に示すように、一旦エッチングを停止する。
【００３８】
〔第３工程〕
第３工程は、図３に示すように、第１の接続孔２０下の第３の絶縁膜８ｂ及び第２の絶縁膜７ｂを、第３の絶縁膜８ｂに対するエッチング速度が第２の絶縁膜７ｂに対するエッチング速度よりも速くなる条件（第２エッチング選択比に設定した条件）でドライエッチングし、第１の接続孔２０が第２の絶縁膜７ｂ中にまで拡張された第２の接続孔２１を形成することを含む。すなわち、第２エッチング選択比を先の第１エッチング選択比よりも大きな値となるように設定することで、第２の絶縁膜７ｂを貫通しないようにエッチングを行うことが容易となる。
以下、第３工程について詳細に説明する。
【００３９】
第３工程は、図３に示すように、第１の接続孔２０下の第３の絶縁膜８ｂ及び第２の絶縁膜７ｂを、第３の絶縁膜８ｂに対するエッチング速度が第２の絶縁膜７ｂに対するエッチング速度よりも速くなる条件（第２エッチング選択比に設定した条件）でドライエッチングし、第１の接続孔２０が第２の絶縁膜７ｂ中にまで拡張された第２の接続孔２１を形成することを含む。すなわち、第２エッチング選択比を先の第１エッチング選択比よりも大きな値となるように設定することで、第２の絶縁膜７ｂを貫通しないようにエッチングを行うことが容易となる。
以下（２）に、具体的なドライエッチング条件を例示する。
【００４０】
（２）ドライエッチングのプロセス条件
（i）方式：平行平板プラズマエッチング
（ii）圧力：５０ｍＴｏｒｒ
（iii）プロセスガス[流量]：パーフルオロシクロブタン（Ｃ４Ｆ８））[８ｓｃｃｍ]／アルゴン（Ａｒ）[６００ｓｃｃｍ]／窒素（Ｎ２）[４４０ｓｃｃｍ]
（iv）バイアスパワー：４００Ｗ（上部電極）／２５００Ｗ（下部電極）
【００４１】
この条件（２）では、第２層間絶縁膜（第３の絶縁膜）８ｂの第２拡散防止膜（第２の絶縁膜）７bに対するエッチング選択比（第２エッチング選択比）は３以上に設定するのが好ましく、５程度とするのがより好ましい。
ここで、ドライエッチングは、第２拡散防止膜（第２の絶縁膜）７b内で終了させればよく、残膜厚ｔ２を精度よく制御して形成する必要はない。なぜなら、下層膜として５０ｎｍ厚程度の第１層間絶縁膜（第１の絶縁膜）８aと２０ｎｍ厚程度の第１拡散防止膜（拡散防止膜）７aが存在しているので、第２拡散防止膜（第２の絶縁膜）７bの残膜厚（ｔ２）に関わらず、第１の金属配線（第１の金属配線層）６上には拡散防止膜として５０ｎｍ以上確保することができる。
【００４２】
〔第４工程〕
第４工程は、図４に示すように、第２の接続孔２１内に第５の絶縁膜１３を充填した後、第５の絶縁膜１３及び第３の絶縁膜８ｂ上に、第1の金属配線層６に電気的に接続する第２の金属配線層をなす導電膜を充填する溝パターンに対応する溝パターンを有するフォトレジストパターンを形成することを含む。
以下、第４工程について詳細に説明する。
【００４３】
まず、アッシング処理を行ってフォトレジスト１０を除去し、保護膜（第４の絶縁膜）９を露出させる。
【００４４】
次に、図４に示すように、コンタクトホール（第２の接続孔）２１を埋め込むように、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）材等の埋め込み膜（第５の絶縁膜）１３をスピンナ法で形成してから、保護膜（第４の絶縁膜）９上の埋め込み膜（第５の絶縁膜）１３をエッチバックによって除去すると、埋め込み膜（第５の絶縁膜）１３がコンタクトホール（第２の接続孔）２１に充填された状態となる。
【００４５】
次に、保護膜（第４の絶縁膜）９上において、第２の金属配線（第２の金属配線層）をなす導電膜を充填する溝パターンを有するフォトレジスト（フォトレジストパターン）１４を形成する。フォトレジスト（フォトレジストパターン）１４を用いて形成した第２の金属配線パターンは後の工程で銅を埋め込む位置に開口を有するものである。第２の金属配線（第２の金属配線層）パターンの開口部には埋め込み膜１３の上面が露出する。
【００４６】
〔第５工程〕
第５工程は、図５に示すように、フォトレジストパターン１４をマスクにして、第２の接続孔２１内に該第５の絶縁膜１３の一部が残るように、第５の絶縁膜１３及び第３の絶縁膜８ｂをエッチングすることを含む。
以下、第５工程について詳細に説明する。
【００４７】
図５に示すように、ドライエッチングによって、第２層間絶縁膜（第３の絶縁膜）８bに幅Ｘ4＝２５０〜３００ｎｍ程度、深さＹ8＝３８０ｎｍ程度の溝パターン２２を形成する。
以下（３）に、具体的なドライエッチング条件を例示する。
【００４８】
（３）ドライエッチングのプロセス条件
（i）方式：平行平板プラズマエッチング
（ii）圧力：１２５ｍＴｏｒｒ
（iii）プロセスガス[流量]：テトラフルオロメタン（ＣＦ４）[ ２００ｓｃｃｍ]／トリフルオロメタン（ＣＨＦ３） [１００ｓｃｃｍ]
（iv）バイアスパワー：１０００Ｗ（上部電極）／５００Ｗ（下部電極）
【００４９】
このドライエッチングでは、埋め込み膜（第５の絶縁膜）１３の第２層間絶縁膜（第３の絶縁膜）８ｂに対するエッチング選択比は１．１〜１．６程度に設定するのが好ましく、１．２〜１．４程度に設定するのがより好ましい。この場合、図５に示すように、埋め込み膜（第５の絶縁膜）１３のエッチングは早く進行し、埋め込み膜１３までの深さは、Ｙ９＝５８０ｎｍ程度となる。第２層間絶縁膜（第３の絶縁膜）８bにおける深さはＹ8ｂ＝２００ｎｍ程度となる。
【００５０】
〔第６工程〕
第６工程は、図６に示すように、第２の接続孔２１内の第５の絶縁膜１３と、第２の接続孔下の第２の絶縁膜７ｂ、第１の絶縁膜８ａ及び拡散防止膜７ａとをエッチングして、第１の金属配線層６の表面を露出させるまで第２の接続孔２１を拡張させて接続孔２３を形成することを含む。
以下、第６工程について詳細に説明する。
【００５１】
図６に示すように、ドライエッチングによって、溝パターン２２の底部に（第２の接続孔２１内に）残留している埋め込み膜（第５の絶縁膜）１３と、その下の第２拡散防止膜（第２の絶縁膜）７b、第１層間絶縁膜（第１の絶縁膜）８ａ、及び、第１拡散防止膜（拡散防止膜）７aとを除去して、第１の金属配線層６の表面を露出させ、コンタクトホール（接続孔）２３を形成する。
以下（４）に、具体的なドライエッチング条件を例示する。
【００５２】
（４）ドライエッチングのプロセス条件
（i）方式：平行平板プラズマエッチング
（ii）圧力：５０ｍＴｏｒｒ
（iii）プロセスガス[流量]：テトラフルオロメタン（ＣＦ４）[１７５ｓｃｃｍ]／窒素（Ｎ２） [５０ｓｃｃｍ]
（iv）バイアスパワー：５００Ｗ（上部電極）／２００Ｗ（下部電極）
【００５３】
このドライエッチングでは、銅（Ｃｕ）からなる第１の金属配線（第１の金属配線層）６のエッチングは困難であるので、第１拡散防止膜（拡散防止膜）７aを除去するように２０％程度のオーバーエッチを行うことで、第１の金属配線（第１の金属配線層）６が露出した状態で終了することができる。
【００５４】
また、フォトレジスト１４は、エッチング途中で除去される。保護膜（第４の絶縁膜）９と第２層間絶縁膜（第３の絶縁膜）８ｂは共に多少エッチングされるので、それぞれの厚さ（深さ）は、Ｙ１０ａ＝１００ｎｍ、Ｙ１０ｂ＝４００ｎｍとなって、結局深さＹ１０＝５００ｎｍとなり、従来技術における寸法と同じ値に制御することが可能となる。これは、第１層間絶縁膜（第１の絶縁膜）８ａ、第１拡散防止膜（拡散防止膜）７a、第２拡散防止膜（第２の絶縁膜）７bのエッチング選択比がほぼ１であって、両者一様にエッチングされるので、エッチング厚さが増加した分だけ、溝パターン２２の深さＹ8をあらかじめ浅く形成しておいたためである。
【００５５】
エッチング後、２５℃程度のジメチルスルホキシド（（ＣＨ３）２ＳＯ）やフッ化アンモニウム（ＮＨ４Ｆ）、フッ化水素酸（ＨＦ）等の混合薬液で、第１の金属配線（第１の金属配線層）６の上面を洗浄する。
【００５６】
〔第７工程〕
第７工程は、図７に示すように、接続孔２３内に導電膜を充填して、第２の金属配線層１７を形成することを含む。
以下、第７工程について詳細に説明する。
【００５７】
次に、図７に示すように、コンタクトホール（接続孔）２３および溝パターン２２内を被覆するように、バリア膜として２０ｎｍ厚程度のタンタル（Ｔａ）と、シード膜として５０ｎｍ厚程度の銅（Ｃｕ）をスパッタ法で形成した後、メッキ法によって６２０ｎｍ厚程度の銅（Ｃｕ）を形成する。
その後、保護膜（第４の絶縁膜）９上の余剰な銅（Ｃｕ）をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）にて除去すると、コンタクトホール２３が銅で充填されたコンタクトプラグ（第２の金属配線層の一部）２４と、溝パターン２２が銅で充填された第２の金属配線（第２の金属配線層の一部）１７が完成する。第２の金属配線（第２の金属配線層の一部）１７はコンタクトプラグ（第２の金属配線層の一部）２４を介して下層の第１の金属配線（第１の金属配線層）６と導通している。
【００５８】
第１拡散防止膜（拡散防止膜）７ａと第２拡散防止膜（第２の絶縁膜）７ｂの最初に堆積する膜厚はトータルで８０ｎｍであり、従来の１３０ｎｍの６０％程度の膜厚に抑えることができた。
【００５９】
図７を参照して、本発明を適用した一実施形態である半導体装置を説明する。
本発明に係る半導体装置は、半導体基板１上に設けられた第1の金属配線層６と、第1の金属配線層６上に設けられ、第1の金属配線層６の金属の拡散を防止する拡散防止膜７ａと、拡散防止膜７ａ上に設けられた第１の絶縁膜８ａと、第１の絶縁膜８ａ上に設けられた、拡散防止膜と同じ材料からなる第２の絶縁膜７ｂと、第２の絶縁膜７ｂ上に設けられた第３の絶縁膜８ｂと、拡散防止膜７ａ、第１の絶縁膜８ａ、第２の絶縁膜７ｂ及び第３の絶縁膜８ｂに形成された接続孔２３に充填され、第１の金属配線層６に電気的に接続された第２の金属配線層１７、２４と、備えている。
【００６０】
本発明では、拡散防止膜を２層に分割してその間に低誘電率膜である層間絶縁膜を挿入した構造とすることにより、上層の拡散防止膜をエッチングストッパ専用膜とし、下層の拡散防止膜によって拡散防止効果を維持しつつ、拡散防止膜が薄膜化した際の不良発生を防止することができる。
【００６１】
上記の膜厚の数値やエッチング条件は一例であって、変更可能である。
【産業上の利用可能性】
【００６２】
本発明の半導体装置及びその製造方法は、下層の金属配線のダメージがなく上層の金属配線が形成され、かつ、配線間の寄生容量が低減された半導体装置及びその製造方法に適用することができる。
【符号の説明】
【００６３】
１  半導体基板
６  第1の金属配線（第１の金属配線層）
７ａ  拡散防止膜
７ｂ  第２拡散防止膜（第２の絶縁膜）
８ａ  第１層間絶縁膜（第１の絶縁膜）
８ｂ  第２層間絶縁膜（第３の絶縁膜）
９  保護膜（第４の絶縁膜）
１３  埋め込み膜（第５の絶縁膜）
１４  フォトレジスト（フォトレジストパターン）
１７  第２の金属配線（第２の金属配線層の一部）
２０  コンタクトホール（第１の接続孔）
２１  コンタクトホール（第２の接続孔）
２２  溝パターン
２３  コンタクトホール（接続孔）
２４  コンタクトプラグ（第２の金属配線層の一部）
【図１】
2011249678.tif 000003
【図２】
2011249678.tif 000004
【図３】
2011249678.tif 000005
【図４】
2011249678.tif 000006
【図５】
2011249678.tif 000007
【図６】
2011249678.tif 000008
【図７】
2011249678.tif 000009
【図８】
2011249678.tif 000010
【図９】
2011249678.tif 000011
【図１０】
2011249678.tif 000012
【図１１】
2011249678.tif 000013
【図１２】
2011249678.tif 000014
【図１３】
2011249678.tif 000015
【図１４】
2011249678.tif 000016
【図１５】
2011249678.tif 000017