(57)【要約】【課題】ＳＩＭＯＸウェーハの上にシリコンのエピタキシャル層を成長させた高品質のシリコン基板を高効率で製造する方法を提供する。【解決手段】シリコン基板がＳＩＭＯＸ基板の場合には、まず、シリコンウェーハ１に加速エネルギーを８０ｋｅＶ以下、ドーズ量を５×１０１６〜５×１０１７ｉｏｎｓ／ｃｍ２のｉｏｎｓ／ｃｍ２、基板温度を２００〜６００℃として酸素イオン注入を行い、ドーズ量を５×１０１４〜５×１０１６ｉｏｎｓ／ｃｍ２、基板温度を室温〜３００℃として２回目の酸素イオン注入を行う。続いて、シリコンウェーハ１をエピタキシャル成長チャンバに移し、１０００〜１２００℃にてプレベークした後に、基板温度を１０５０〜１１５０℃として所定の厚さのエピタキシャル層７を成長させる。【選択図】図５
2011228594.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハに加速エネルギー８０ｋｅＶ以下の条件下で酸素イオンを注入し、次いで前記シリコンウェーハ上に高温域の熱処理を施すことなくシリコンをエピタキシャル成長させることを特徴とするシリコン基板の製造方法。
【請求項２】
前記酸素イオンのドーズ量は、前記シリコン基板がＳＩＭＯＸ基板の場合には５×１０１６ｉｏｎｓ／ｃｍ２以上５×１０１７ｉｏｎｓ／ｃｍ２以下であり、前記シリコン基板が近接ゲッタリング基板の場合には１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下であることを特徴とする、請求項１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板の製造方法に関し、特に酸素イオン注入層を基板内部に有するウェーハ上にシリコンエピタキシャル層を有するシリコン基板を製造する方法に関するものである。
【背景技術】
【０００２】
近年、デバイス性能の更なる向上に向けて、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有するウェーハ（以下、「ＳＯＩウェーハ」と称する）が注目されている。ＳＯＩウェーハは、シリコン単結晶層（ＳＯＩ層）が埋め込み酸化膜（Ｂｕｒｉｅｄ  ＯＸｉｄｅ，ＢＯＸ層）上に形成された構造を有しており、バルク基板上に作製されるデバイスに比べて寄生容量が極めて小さく、また簡単な製造工程とデバイス微細化の容易さから、デバイスの高速動作、低消費電力、高絶縁耐圧特性、耐放射線性などに優れた次世代高性能ＶＬＳＩ用ウェーハとして期待されている。
【０００３】
ＳＯＩウェーハを製造する方法としては、主に貼り合わせ法とＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法が存在する。
【０００４】
貼り合わせ法は、表面酸化されたシリコン支持基板と、デバイスを製造する活性基板を貼り合わせて１２００℃程度の高温にて熱処理を施し、支持基板の酸化膜と活性基板のシリコンを結合させることによりＳＯＩウェーハを製造する方法である。
【０００５】
一方、ＳＩＭＯＸ法は、イオン注入装置により酸素イオンをシリコンウェーハの所定の深さに注入した後、高温熱処理によりＢＯＸ層を形成するとともにＢＯＸ層上に形成されたＳＯＩ層の結晶性を回復させることによりＳＯＩウェーハを製造する方法である。
【０００６】
現在市販されているＳＩＭＯＸ法により製造されたＳＯＩウェーハ（以降、「ＳＩＭＯＸウェーハ」と称する）は、ＭＬＤ(Ｍｏｄｉｆｉｅｄ  Ｌｏｗ  Ｄｏｓｅ）法と呼ばれる方法により製造されたものが主流である。この方法は、シリコンウェーハへの酸素イオン注入を２段階に分けて行う。即ち、１回目の酸素イオン注入はシリコンウェーハを２００℃以上まで加熱して行い、続く２回目の酸素イオン注入はシリコンウェーハの温度を室温程度まで冷却して行う（例えば、特許文献１参照）。
【０００７】
その際、１回目の酸素イオン注入では、シリコンウェーハが加熱された状態で行われるため、シリコンウェーハ表面が単結晶に維持されたままシリコンウェーハ内部に高酸素濃度層が形成される。また、２回目の酸素イオン注入では、高酸素濃度層の上層にアモルファス層が形成され、アモルファス層とその上層に欠陥層が形成されるが、その後ＩＴＯＸ（ＩｎＴｅｒｎａｌ  ＯＸｉｄａｔｉｏｎ）処理と呼ばれる酸素とアルゴンの混合ガス雰囲気中で高温にて酸化処理を施すことにより、効率的にＢＯＸ層を厚膜化するとともにＢＯＸ層の品質を向上させてＳＯＩ構造を形成する。
【０００８】
ところで、２２ｎｍ以降の次世代先端デバイスへのＳＩＭＯＸ基板の適用を考えた場合、微細化の進展に伴ってＳＯＩ層、ＢＯＸ層の更なる薄膜化（５０ｎｍ以下、望ましくは２０ｎｍ以下）が要求される。ＳＩＭＯＸ基板において、ＳＯＩ層は犠牲酸化あるいは表面Ｓｉ層のエッチングにより薄膜化が可能であるが、ＢＯＸ層を薄膜化するためには、酸素イオンのドーズ量を低減する必要がある。しかしながら、単純にドーズ量を下げるとＢＯＸ層は不連続となり良好な品質を維持することができなくなる。そこで、酸素イオンの加速エネルギーを下げると、注入された酸素の分布が急峻となるために、より少ないドーズ量で連続なＢＯＸ層を形成できることが知られている（例えば、非特許文献１参照）。
【０００９】
例えば、加速エネルギー２００ｋｅＶ付近では、ＭＬＤ法では２．０×１０１７ｉｏｎｓ／ｃｍ２以上のドーズ量が必要であるが、５０ｋｅＶまで加速エネルギーを下げると、ドーズ量を１．０×１０１７ｉｏｎｓ／ｃｍ２付近まで低減しても連続なＢＯＸ層を形成することが可能である。一方で、良好な品質のＳＩＭＯＸ基板を得るためには高温域の熱処理時におけるＩＴＯＸ処理が不可欠である。ＭＬＤ法では、通常のＩＴＯＸを含む高温アニール工程で約７０００Å程度の酸化膜が形成されるため、高温域の熱処理前の段階で基板表面には約４０００Å以上のＳｉ層が必要である。酸素イオンの注入飛程Ｒｐは加速エネルギー２００ｋｅＶでは約５０００Åであるが、加速エネルギー５０ｋｅＶになると注入飛程は約１０００Åと浅くなってしまうため、ＩＴＯＸ処理後にＳＯＩ構造を維持するために、イオン注入後、高温域の熱処理工程の前にエピタキシャル成長させて更なるシリコン層を形成させる必要がある。以上より、将来の先端デバイスにＳＩＭＯＸ基板を用いるためには、高品質且つ薄ＢＯＸ層（５０ｎｍ以下）形成が実現できる低エネルギー注入＋エピタキシャル成長技術が重要となってくる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５，９３０，６４３号明細書
【非特許文献】
【００１１】
【非特許文献１】Ｍｅｎｇ  Ｃｈｅｎ，Ｘｉａｎｇ  Ｗａｎｇ，  Ｊｉｎｇ  Ｃｈｅｎ，  Ｘｉａｎｇｈｕａ  Ｌｉｕ，  Ｙｅｍｉｎｇ  Ｄｏｎｇ，  Ｙｕｅｈｕｉ  Ｙｕ  ａｎｄ  Ｘｉ  Ｗａｎｇ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，２００２，Ｖｏｌ．８０，Ｎｏ．５，ｐｐ．８８０
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし現状では、酸素イオン注入した後にシリコンのエピタキシャル層を成長させると、エピタキシャル層内に積層欠陥（Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ，ＳＦ）が形成されてしまう。そのため、積層欠陥の形成を抑制するために、従来はエピタキシャル層を成長させる前に一度、酸素イオン注入された基板を１２００℃以上の高温域の熱処理を施すことで対処していた。しかしながら、このような熱処理は生産性の点で不利であるため、より低コストで効率的な手法の提案が希求されていた。
酸素イオン注入＋シリコンエピタキシャル成長技術のもう１つの応用である近接ゲッタリング基板の作製においても同様に、１２００℃以上の高温域の熱処理を施すことなくエピタキシャル層に積層欠陥が無い高品質で且つ低コストの効率的な手法の提案が希求されていた。
【００１３】
そこで本発明の目的は、酸素イオン注入された基板上にシリコンのエピタキシャル層を成長させた高品質のシリコン基板を高効率で製造する方法を提供することにある。
【課題を解決するための手段】
【００１４】
発明者らは、上記課題を解決するために、エピタキシャル層内に積層欠陥が形成される原因について鋭意究明したところ、エピタキシャル層を成長させる際の昇温およびプレベーク時に、酸素がウェーハの表面に集合して微小な酸素析出物が形成された微小酸素析出層（以下、「ＤＯＴ欠陥層」と称する）を形成し、このＤＯＴ欠陥層を起点として積層欠陥が形成されることを知見した。そこで、この酸素析出物を形成させない条件を検討したところ、イオン注入時の加速エネルギーと密接に関係していることを見出した。即ち、ＳＩＭＯＸ法におけるイオン注入は通常２００ｋｅＶ程度で行われているが、この加速エネルギーを所定範囲に低減してイオン注入を行うと、昇温およびプレベーク時のＤＯＴ欠陥層の形成が抑制されることを新たに知見し、本発明を完成するに至った。
【００１５】
即ち、本発明のシリコン基板の製造方法は、シリコンウェーハに加速エネルギー８０ｋｅＶ以下の条件下で酸素イオンを注入し、次いで前記シリコンウェーハ上に高温域の熱処理を施すことなくシリコンをエピタキシャル成長させることを特徴とするものである。これにより、エピタキシャル層内に積層欠陥の存在しない高品質のシリコン基板を高効率に製造することができる。
【００１６】
更に、前記酸素イオンのドーズ量は、前記シリコン基板がＳＩＭＯＸ基板の場合には５×１０１６ｉｏｎｓ／ｃｍ２以上５×１０１７ｉｏｎｓ／ｃｍ２以下であり、前記シリコン基板が近接ゲッタリング基板の場合には１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下であることを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、エピタキシャル層内に積層欠陥が形成されない高品質のシリコン基板を高効率で製造することができる。
また、酸素イオンの注入を低エネルギーで行うため、シリコンウェーハ中の酸素濃度分布が急峻となり、ＳＩＭＯＸ基板においては高エネルギーで注入する場合に比べて少ないドーズ量で連続なＢＯＸ層を形成することができる。低ドーズ化が実現できるため薄いＢＯＸ層（５０ｎｍ以下）を形成でき、次世代の先端デバイス向け基板に適用することが可能となる。
更に、酸素イオンを注入する際の加速エネルギーが８０ｋｅＶ以下であるので後段加速する必要がなく、イオン注入装置を設計する上で装置コストを低減することができる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）〜（ｄ）は、熱処理温度と表面Ｓｉ層の断面構造との関係を示している。
【図２】各熱処理温度における表面Ｓｉ層の深さと酸素濃度との関係を示している。
【図３】（ａ）〜（ｃ）は、それぞれ１１００，１１５０および１２００℃での熱処理に対する表面Ｓｉ層の断面構造を示している。
【図４】各熱処理温度における表面Ｓｉ層の深さと酸素濃度との関係を示している。
【図５】（ａ）および（ｂ）は従来技術による、（ｃ）は本発明によるシリコン基板の製造過程を示している。
【発明を実施するための形態】
【００１９】
ここで、本発明を導くに至った実験結果について詳しく説明する。
まず、シリコンウェーハに対して、ＭＬＤ法によりイオン注入を行った。即ち、加速エネルギーを２１０ｋｅＶ、ドーズ量を２．７×１０１７ｉｏｎｓ／ｃｍ２として１回目のイオン注入を行った後に、加速エネルギーを１９５ｋｅＶ、ドーズ量を３．５×１０１５ｉｏｎｓ／ｃｍ２として２回目のイオン注入を行った。その後、処理温度を６００，８００，１０００及び１２００℃として１０分間熱処理を施した。図１は、各熱処理温度に対するＴＥＭによる表面Ｓｉ層の断面構造を示している。この図から、熱処理温度が６００℃〜１０００℃の場合には、表面付近の領域において空孔の集合体であるキャビティ（ｃａｖｉｔｙ）が形成されていることが分かる。一方、こうしたキャビティは熱処理温度が１２００℃の場合には形成されていない。換言すれば、１２００℃以上で熱処理することによってキャビティは消滅していることが分かる。
【００２０】
次に、上記の熱処理後の表面Ｓｉ層中の酸素濃度分布を調べるために、２次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ，ＳＩＭＳ）による分析を行った。図２は、各熱処理におけるシリコンウェーハ表面からの深さと酸素濃度との関係を示している。まず、熱処理温度が６００℃および８００℃の熱処理では、イオン注入後に熱処理を施していないＡｓ−Ｉｍｐｌａ．と同様の酸素濃度分布を示していることが分かる。一方、熱処理温度が１０００℃の熱処理では、酸素の移動が生じ始め、微小析出物形成に伴うプロファイルの揺らぎが見える。更に、熱処理温度を１２００℃まで上昇させると、表面Ｓｉ層中の酸素は注入層に取り込まれ、また、一部は外方拡散により基板外に抜けた結果、ＳＩＭＳの検出限界以下まで低減していることが分かる。つまり、シリコンウェーハにイオン注入された酸素は、１０００℃以上の熱処理を施すと、その移動を開始することが分かる。
【００２１】
更に、１０００℃〜１２００℃間での酸素の挙動を詳しく調べるために、１１００，１１５０および１２００℃で熱処理した場合について、酸素濃度分布をＳＩＭＳにより調べた。図３および図４は、それぞれ熱処理温度が１１００，１１５０および１２００℃の場合に対する表面Ｓｉ層の断面構造と深さ方向の酸素濃度を示している。図４を見ると、熱処理温度が１１００℃の場合には、図２に示した熱処理温度が１０００℃の場合から大きく変化しており、０．１μｍ〜０．２μｍの深さ領域に酸素析出物形成に伴うピークを有していることが分かる。図４から、このピークは熱処理温度の上昇とともに小さくなり、１２００℃では消失することが分かる。つまり、熱処理温度を１０００℃からエピタキシャル層の成長温度に近い１１００℃まで上昇させると、表面Ｓｉ層は空孔の集合体であるキャビティの存在により酸素の析出が促進された結果、高密度の微小酸素析出物が形成される。１１００℃から１２００℃の間では、微小酸素析出物はオストワルド成長により溶解が生じ始め、１２００℃では表面Ｓｉ層の微小酸素析出物は完全に溶解していることがＴＥＭおよびＳＩＭＳの結果より明らかになった。
【００２２】
以上の結果からエピタキシャル層に積層欠陥が発生するメカニズムを考察すると、以下のようになる。即ち、まずイオン注入後にエピタキシャル成長チャンバにて成長温度である１１００℃まで昇温すると、注入された酸素は、イオン注入により形成された多数のキャビティが存在する領域で微小酸素析出物が形成されてＤＯＴ欠陥層が生じる。次いで、イオン注入されたシリコンウェーハ上にエピタキシャル層を成長させると、形成された微小酸素析出物が起点となり、エピタキシャル層内に積層欠陥が形成される、というものである。上記の酸素の挙動は、ＭＬＤ法による２段階のイオン注入法のみならず、近接ゲッタリング基板における１回のみのイオン注入においても観察された。従って、エピタキシャル層内に積層欠陥を発生させないためには、シリコンウェーハの表面にＤＯＴ欠陥層を形成させなければよいことになる。上述したように、酸素析出物の形成は空孔の存在により促進されることから、エピタキシャル層の成長時にシリコンウェーハの表面に空孔（キャビティ）が存在しない状態にすることが重要となる。
【００２３】
上記のシリコンウェーハの表面に空孔が存在しない状態とするための手法を鋭意検討したところ、低い加速エネルギーでイオン注入することが有効であることを新たに見出した。即ち、酸素イオンの注入を低エネルギーで行うと、酸素が注入される領域が浅くなり、イオン注入により形成される空孔が存在する領域も表面に近くなる。その結果、酸素イオン注入工程において、空孔はそのシンクである表面に拡散することにより、酸素イオン注入後の段階でシリコンウェーハの表面に空孔の集合体であるキャビティを存在させない状態を現出できるのである。従って、こうして酸素イオン注入されたシリコンウェーハ上にエピタキシャル層を成長させてもＤＯＴ欠陥層の形成を抑制することができるためエピタキシャル層内に積層欠陥が形成されないことになる。
【００２４】
ここで、酸素イオン注入時に空孔が表面のシンクに拡散することができる加速エネルギーについて具体的に検討した。即ち、酸素イオン注入時の加速エネルギーが８０ｋｅＶ以下であれば、イオン注入の際にシリコンウェーハの十分浅い領域に空孔が存在するため、そのままシンクとなる表面に拡散して消失することが分かった。
【００２５】
次に、上記の知見に基づく本発明のシリコン基板の製造方法について説明する。
図５（ａ−１）は従来のシリコン基板の成長方法の製造過程を示している。即ち、シリコンウェーハ１の表面から図の矢印で示すように酸素イオン注入を行うと、注入ダメージ層２および表面Ｓｉ層３が形成されるとともに表面にはキャビティが形成されたキャビティ層４も形成される。次いで、エピタキシャル成長チャンバにて成長温度である１１００℃まで昇温すると、酸素イオン注入により形成された多数のキャビティが存在するキャビティ層４で微小酸素析出物が形成されてＤＯＴ欠陥層６が形成され、また注入ダメージ層２は酸素析出層５となる。その上にエピタキシャル層７を成長させると、図５（ａ−２）に示すようにＤＯＴ欠陥層６を起点としてエピタキシャル層７内に積層欠陥８（黒三角の領域）が形成される。
【００２６】
図５（ｂ）は、図５（ａ−２）に示された積層欠陥８の形成を抑制するために、エピタキシャル層７の成長前に高温で熱処理を行うシリコン基板の従来の製造方法である。即ち、図５（ａ−１）と同様にシリコンウェーハ１に酸素イオン注入を行った後に１２００℃程度で熱処理を行うと、図５（ｂ−２）に示すようにキャビティ層４中のキャビティに形成された微小酸素析出物が溶解してＤＯＴ欠陥層６が消滅する。その後エピタキシャル層７を成長させると、図５（ｂ−３）に示すように、積層欠陥８のないエピタキシャル層７が得られる。
【００２７】
図５（ｃ）は、本発明によるシリコン基板の製造過程を示している。即ち、図５（ｃ−１）に示すように、まず８０ｋｅＶ以下の低エネルギーにてシリコンウェーハ１に酸素イオンを注入すると、図５（ａ）および（ｂ）の場合と同様に注入ダメージ層２、表面Ｓｉ層３が形成される。しかし加速エネルギーが低いために、注入ダメージ層２の位置は浅くなり、また空孔はシンクとなる表面に拡散したためキャビティ層４は形成されていない。その後、シリコンウェーハ１をイオン注入装置からエピタキシャル成長チャンバに移してエピタキシャル層７を成長させるために１１００℃程度まで昇温させても、キャビティは存在しないため表面Ｓｉ層３にはＤＯＴ欠陥層６は形成されることはない。その後、エピタキシャル層７を成長させても、図５（ｃ−２）に示すように、積層欠陥８は形成されない。
以下、本発明によるシリコン基板の各製造過程を更に詳しく説明する。
【００２８】
まず、８０ｋｅＶ以下の加速エネルギーにてシリコンウェーハ１に酸素イオンを注入する。本発明においてイオン注入法は特に限定されないが、近接ゲッタリング基板作製における１回のみでイオン注入を完了させる方法の場合には、加速エネルギー８０ｋｅＶ以下、ドーズ量１×１０１４〜１×１０１７ｉｏｎｓ／ｃｍ２、基板温度を室温〜６００℃として酸素イオン注入を行う。
【００２９】
上記イオン注入時の条件において、加速エネルギーを８０ｋｅＶ以下に限定した理由は、
イオン注入後に表面Ｓｉ層３にキャビティ層４を形成させないためである。加速エネルギーの下限は０よりも大きな値で特に限定されないが、イオン注入装置の仕様性能を考慮すると、２０ｋｅＶ以上であることが好ましい。
また、酸素イオンのドーズ量を１×１０１４〜１×１０１７ｉｏｎｓ／ｃｍ２の範囲とする理由は、ドーズ量が１×１０１４ｉｏｎｓ／ｃｍ２未満の場合には酸素析出層５のゲッタリング能力が不足するためであり、１×１０１７ｉｏｎｓ／ｃｍ２を超える場合には注入ダメージ層２中の酸素析出物の密度およびサイズの増大による基板の反りが悪化するためである。
更に、基板温度を室温〜６００℃の範囲とする理由は、室温未満の場合には、基板冷却機構を別途取り付ける必要があり、６００℃を超える場合には基板表面のラフネスが悪化するためである。
【００３０】
また、上述のＭＬＤ法のように酸素イオン注入を２回に分けて行う場合には、加速エネルギーを８０ｋｅＶ以下、好ましくは２０ｋｅＶ以上とし、酸素イオンのドーズ量を５×１０１６〜５×１０１７ｉｏｎｓ／ｃｍ２、基板温度を２００〜６００℃として１回目のイオン注入を行い、続いて加速エネルギーを８０ｋｅＶ以下、好ましくは２０ｋｅＶ以上とし、酸素イオンのドーズ量を５×１０１４〜５×１０１６ｉｏｎｓ／ｃｍ２、基板温度を室温〜３００℃として２回目の酸素イオン注入を行う。
【００３１】
上記の１回目のイオン注入において、加速エネルギーの限定理由は、１回だけイオン注入を行う方法と同様である。また、酸素イオンのドーズ量を５×１０１６〜５×１０１７ｉｏｎｓ／ｃｍ２の範囲とする理由は、ドーズ量が５×１０１６ｉｏｎｓ／ｃｍ２未満の場合には、連続なＢＯＸ層が形成できないためであり、５×１０１７ｉｏｎｓ／ｃｍ２を超える場合にはＢＯＸ層中にＳｉ島が形成されることによりＢＯＸ耐圧特性が劣化するためである。更に、基板温度を２００℃〜６００℃の範囲とする理由は、２００℃未満の場合には表面Ｓｉ層３の結晶性を維持できず欠陥密度が増加してしまうためであり、６００℃を超える場合には基板表面のラフネスが悪化するためである。
【００３２】
また、２回目のイオン注入において、加速エネルギーは、１回目のイオン注入よりも低く設定しないとアモルファス層が１回目の注入ダメージピークよりも深い位置に形成されるためにＢＯＸ耐圧が劣化するという現象が生じる。また、酸素イオンのドーズ量を５×１０１４〜５×１０１６ｉｏｎｓ／ｃｍ２とした理由は、ドーズ量が５×１０１４ｉｏｎｓ／ｃｍ２未満の場合にはアモルファス層を形成できないためであり、５×１０１６ｉｏｎｓ／ｃｍ２を超える場合には表面Ｓｉ層３の結晶性が悪化するためである。更に、基板温度を室温〜３００℃の範囲とする理由は、室温未満の場合には基板冷却機構を別途取り付ける必要があり、３００℃を超える場合には結晶性が維持されるためにアモルファス層が形成されないためである。
【００３３】
次に、イオン注入されたシリコンウェーハ１をイオン注入装置から取り出した後にエピタキシャル成長チャンバに移し、１０００〜１２００℃にてプレベークした後に、基板温度を１０５０〜１１５０℃として所定の厚さのエピタキシャル層７を成長させる。
本発明では、表面Ｓｉ層３が薄くなる可能性があるが、エピタキシャル層７の厚さをコントロールすることにより十分に対処することができる。
【００３４】
このエピタキシャル成長時に基板温度を１０５０〜１１５０℃に限定した理由は、１０５０℃未満の場合にはエピタキシャル層７が単結晶から多結晶化するためであり、１１５０℃を越える場合にはチャンバ壁面へのデポ膜の増加により、チャンバ窓を構成する透明な石英が曇るためである。
こうして、エピタキシャル層７内に積層欠陥のない高品質のシリコン基板を高効率で製造することができる。
【００３５】
上述の製造方法により十分な厚さを有するエピタキシャル層７を成長させ、得られたシリコン基板に対してＩＴＯＸ処理を施すことにより、ＢＯＸ層を高品質化することができる。
【実施例】
【００３６】
以下に、本発明の実施例について説明する。
（発明例１〜３）
まず、イオン注入装置を用いて直径３００ｍｍシリコンウェーハに酸素イオンを注入した。その際、ウェーハを約４００℃に加熱し、ドーズ量は２×１０１７（発明例１）、５×１０１６（発明例２）および１×１０１５（発明例３）ｉｏｎｓ／ｃｍ２とした。
次に、イオン注入したシリコンウェーハをイオン注入装置から取り出し、エピタキシャル成長チャンバに入れた後、昇温して１１００℃にてプレベークを行い、その後、基板温度１１３０℃にて２分間（発明例１）、４分間（発明例２）および２分間（発明例３）エピタキシャル層を成長させ、シリコン基板を得た。得られたシリコン基板のエピ欠陥の数と成長条件を表１に示す。
【００３７】
（比較例１〜４）
イオン注入時の加速エネルギーをそれぞれ８１ｋｅＶ（比較例１）、１００ｋｅＶ（比較例２）および２００ｋｅＶ（比較例３および４）とし、比較例４に対しては、エピタキシャル層の成長前に、更にアルゴン雰囲気中で１２００℃にて１時間プレアニール処理を施した。それ以外は、発明例１と同じ条件でシリコン基板を製造した。その結果、発明例１に対して１０倍以上の積層欠陥が形成された。得られたシリコン基板のエピ欠陥の数と成長条件を表１に示す。
【００３８】
（比較例５〜８）
イオン注入時の加速エネルギーをそれぞれ８１ｋｅＶ（比較例５）、１００（比較例６）および２００（比較例７および８）とし、比較例８に対しては、エピタキシャル層の成長前に、更にアルゴン雰囲気中で１２００℃にて１時間プレアニール処理を施した。それ以外は、発明例２と同じ条件でシリコン基板を製造した。その結果、発明例１の場合と同様に、発明例２に対して１０倍以上の積層欠陥が形成された。得られたシリコン基板のエピ欠陥の数と成長条件を表１に示す。
【００３９】
（比較例９〜１２）
イオン注入時の加速エネルギーをそれぞれ８１ｋｅＶ（比較例９）、１００（比較例１０）および２００（比較例１１および１２）とし、比較例１２では、エピタキシャル層の成長前に、更にアルゴン雰囲気中で１２００℃にて１時間プレアニール処理を施した。それ以外は、発明例３と同じ条件でシリコン基板を製造した。その結果、発明例３ではエピ欠陥が形成されなかったのに対し、比較例においては２０個以上のエピ欠陥が形成された。得られたシリコン基板のエピ欠陥の数と成長条件を表１に示す。
【００４０】
【表１】
2011228594.tif 000003
【産業上の利用可能性】
【００４１】
本発明によれば、エピタキシャル層を成長させる際に積層欠陥が形成されないので、高品質を要求されるシリコン基板として有用である。
【符号の説明】
【００４２】
１  シリコンウェーハ
２  注入ダメージ層
３  表面Ｓｉ層
４  キャビティ層
５  酸素析出層
６  ＤＯＴ欠陥層
７  エピタキシャル層
８  積層欠陥
【図１】
2011228594.tif 000004
【図２】
2011228594.tif 000005
【図３】
2011228594.tif 000006
【図４】
2011228594.tif 000007
【図５】
2011228594.tif 000008