(57)【要約】【課題】端子のサイズと形状が異なる２種類の表面実装素子を選択的に実装する際に所定の実装位置からずれないようにすることが可能なフットプリントを備えたプリント配線基板を提供する。【解決手段】フットプリントＦ１，Ｆ２は、互いに端子の形状とサイズとが異なる２０１２チップセラミックコンデンサとφ４ｍｍチップ電解コンデンサのいずれかを選択的に実装可能であり、２０１２チップセラミックコンデンサの端子を実装する部位の外形に合わせて形成された第１のレジスト部Ｒ１と、φ４ｍｍチップ電解コンデンサの端子を実装する部位の外形に合わせて形成された第２のレジスト部Ｒ２と、を備える。【選択図】図２
2011228582.tif 000002
【特許請求の範囲】
【請求項１】
面実装素子の端子を半田付けするためのフットプリントを備えたプリント配線基板において、
上記フットプリントは、互いに端子の形状とサイズとが異なる第１の面実装素子と第２の面実装素子のいずれかを選択的に実装可能であり、上記第１の面実装素子の端子を実装する部位の外形に合わせて形成された第１のスリットと、上記第２の面実装素子の端子を実装する部位の外形に合わせて形成された第２のスリットと、を備えることを特徴とするプリント配線基板。
【請求項２】
上記第１のスリットは、レジストである請求項１に記載のプリント配線基板。
【請求項３】
上記第２のスリットは、レジストである請求項１または請求項２に記載のプリント配線基板。
【請求項４】
上記第１のスリットは、上記第２の面実装素子の端子を実装する部位と重複する部位には形成されない請求項１〜請求項３の何れか１項に記載のプリント配線基板。
【請求項５】
上記第２のスリットは、上記第１の面実装素子の端子を実装する部位と重複する部位には形成されない請求項１〜請求項４の何れか１項に記載のプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板に関し、特に、面実装素子の端子を半田付けするためのフットプリントを備えたプリント配線基板に関する。
【背景技術】
【０００２】
特許文献１には、１６０８型チップ部品のフットプリントと２１２５型チップ部品のフットプリントの共通部分を求め、共通部分（内側部分）とその外側部分との間に、はんだ付け作業に影響を及ぼさない程度の幅を有する非導電部分を設け、さらに共通部分と外側部分と導通させる導電部分を設けたプリント配線基板が開示されている。特許文献１に開示されたプリント配線基板のフットプリントには、１６０８型チップ部品と２１２５型チップ部品を自由に選択実装できるようになる。
特許文献２には、方形な立体形状をなすチップ型の形状寸法の異なる各種チップ形状に共通の一対の実装用パターンが開示されている。
特許文献３には、フットプリントの中央部に両側に半田印刷のないスリット部分を設けて、中央部に狭い帯状の半田印刷を形成し、半田量の過多や半田ペーストの潰れが出来にくく、またチップ部品等の表面実装部品の一側がパターン面から浮き上がりにくい構造について開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−８３１１６号公報
【特許文献２】特開２００２−２９００２０号公報
【特許文献３】実開平５−１５４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１，２に開示された技術は、形状が同一でサイズが異なる部品を１つのフットプリントに対して実装可能にする技術であるが、形状もサイズも異なる素子を１つのフットプリントに対して取付けるための技術ではなかった。また、特許文献３に開示された技術は、複数の素子を１つのフットプリントに実装するための技術ではない。
【０００５】
本発明は、上記課題に鑑みてなされたもので、端子のサイズと形状が異なる２種類の表面実装素子を選択的に実装する際に所定の実装位置からずれないようにすることが可能なフットプリントを備えたプリント配線基板の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のプリント配線基板は、面実装素子の端子を半田付けするためのフットプリントを備えたプリント配線基板において、上記フットプリントは、互いに端子の形状とサイズとが異なる第１の面実装素子と第２の面実装素子のいずれかを選択的に実装可能であり、上記第１の面実装素子の端子を実装する部位の外形に合わせて形成された第１のスリットと、上記第２の面実装素子の端子を実装する部位の外形に合わせて形成された第２のスリットと、を備える構成としてある。
【０００７】
上記構成において、プリント配線基板には、第１の面実装素子と第２の面実装素子とを選択的に実装可能なフットプリントが形成されており、このフットプリントには第１のスリットと第２のスリットが形成されている。第１のスリットは、第１の面実装素子をフットプリントの所定の位置に配置したときに、その外形に沿う部位の少なくとも一部に形成される。また、第２のスリットは、第２の面実装素子をフットプリントの所定の位置に配置したときに、その外形に沿う少なくとも一部に形成される。このように各素子の外形に沿う部位にスリットを形成することにより、互いに端子の形状とサイズが異なる面実装素子を選択的に実装可能なフットプリントに各面実装素子をリフロー炉で実装する際に、スリットの形成された方向へのずれを防止することができる。
【０００８】
上述した第１のスリットや第２のスリットは、レジストで構成することができる。物理的なスリットは、溶融半田が溜まったり漏れたりするという意味でスリット部分から溶融半田を除くことができるが、このような物理的なスリットのみならず、レジストであっても同様の効果を得ることができる。すなわち、銅箔の形成されない銅箔のスリットともいえるレジストは、溶融半田をはじくことにより、スリット部分から溶融半田を除くことができる。よって、レジストの形成された位置への面実装素子の移動を規制することができる。
【０００９】
また、上述した第１のスリットは上記第２の面実装素子を実装する部位と重複しないように形成されることが好ましい。このように、第２の面実装素子を実装する部位にスリットが形成されないようにすることにより、実装時の第２の面実装素子の落下を防止できる。
【００１０】
また、上述した第２のスリットは上記第１の面実装素子を実装する部位と重複しないように形成されることが好ましい。このように、第１の面実装素子を実装する部位にスリットが形成されないようにすることにより、実装時の第１の面実装素子の落下を防止できる。
【００１１】
なお、上述したプリント配線基板は、他の機器に組み込まれた状態で実施されたりする等の各種の態様を含む。また、本発明は上記プリント配線基板を備えるテレビジョン、上述したプリント配線基板に各面実装素子を実装する実装方法等としても実現可能である。
【発明の効果】
【００１２】
以上説明したように本発明によれば、互いに端子の形状とサイズが異なる面実装素子を選択的に実装可能なフットプリントに各面実装素子をリフロー炉で実装する際に、スリットの形成された方向へのずれを防止することが可能なプリント配線基板を提供することができる。
また請求項２にかかる発明によれば、レジストの形成された位置への面実装素子の移動を規制することができる。
そして請求項３にかかる発明によれば、第２の面実装素子を実装する部位にスリットが形成されないようにすることにより、実装時の第２の面実装素子の落下を防止できる。
さらに請求項４にかかる発明によれば、第１の面実装素子を実装する部位にスリットが形成されないようにすることにより、実装時の第１の面実装素子の落下を防止できる。
【図面の簡単な説明】
【００１３】
【図１】プリント配線基板の概略構成を示す斜視図である。
【図２】プリント配線基板の実装面を正面から見た平面図である。
【図３】φ４ｍｍチップ電解コンデンサと２０１２チップセラミックコンデンサとを比較した図である。
【図４】フットプリントに、チップセラコンを実装したときの本体と端子の位置を示した図である。
【図５】フットプリントにチップ電界を実装したときの本体と端子の位置を示した図である。
【図６】プリント配線基板にチップセラコンを選択的に実装する実装作業の流れを示す説明図である。
【図７】プリント配線基板にチップ電界を選択的に実装する実装作業の流れを示す説明図である。
【図８】メタルマスクをプリント配線基板上に配置したときの実装面を正面から見た平面図である。
【発明を実施するための形態】
【００１４】
以下、下記の順序に従って本発明の実施例を説明する。
（１）本実施例の構成：
（２）面実装素子の実装作業：
（３）まとめ：
【００１５】
（１）本実施例の構成： 
図１は、本実施例にかかるプリント配線基板の概略構成を示す斜視図である。同図において、プリント配線基板Ｐは、一組のフットプリントＦ１，Ｆ２を備えており、これらのフットプリントＦ１，Ｆ２に対して２種類の面実装素子を選択的に実装できるようになっている。なお、本実施例では、プリント配線基板Ｐの１組のフットプリントＦ１，Ｆ２に対して選択的に実装する２種類の面実装素子として、チップセラミックコンデンサとチップ電解コンデンサとを例にとって説明するが、むろん、他の面実装素子の組合せであっても構わない。
【００１６】
図２は、本実施例にかかるプリント配線基板Ｐの実装面を正面から見た平面図である。同図に示すように、プリント配線基板Ｐに形成される一組のフットプリントＦ１，Ｆ２は、約１．０ｍｍのパターン間隔Ｄ１を開けて形成されており、パターン幅Ｗ１が１．８ｍｍ、パターン長さＬ１が２．６ｍｍに形成されている。これらのパターン間隔Ｄ１、パターン幅Ｗ１、パターン長さＬ１は、フットプリントＦ１，Ｆ２に実装される２種類の面実装素子の端子が固定される部位を、双方とも包含するサイズと位置に形成されている。
【００１７】
図３は、本実施例の２つの面実装素子であるφ４ｍｍチップ電解コンデンサと２０１２チップセラミックコンデンサとを比較した図である。図３（ａ）に示すように、φ４ｍｍチップ電界コンデンサ（以下、「チップ電界」と略す。）は、端子間隔が約１．０ｍｍ、各端子の長さが約１．８ｍｍ、各端子の幅が約０．８ｍｍである。これに合わせて、従来のチップ電界用のフットプリントは、図３（ａ）に示すように、パターン間隔が約１．０ｍｍ、各フットプリントの長さが約２．６ｍｍ、各フットプリントの幅が約１．８ｍｍとしてあった。
【００１８】
また、図３（ｂ）に示すように、２０１２チップセラミックコンデンサ（以下、「チップセラコン」と略す。）は、端子間隔が約１．０ｍｍ、各端子の長さが約０．５ｍｍ、各端子の幅が約１．２ｍｍである。これに合わせて、従来のチップセラコン用のフットプリントは、図３（ｂ）に示すように、パターン間隔が約１．０ｍｍ、各フットプリントの長さが約１．０ｍｍ、各フットプリントの幅が約１．２ｍｍとしてあった。
【００１９】
以上のように、端子長さではチップ電解の方が長く、端子幅ではチップセラコンの方が広く、端子間隔は１．０ｍｍで等しい。そこで、図２に示すように、本実施例にかかるフットプリントＦ１，Ｆ２は、パターン長さＬ１をφ４ｍｍチップ電界コンデンサの端子長さよりも大きく、パターン幅Ｗ１をチップセラコンの端子幅よりも広く、パターン間隔Ｄ１を両素子の端子間隔に等しくしてある。このようにフットプリントＦ１，Ｆ２を形成することにより、チップ電界とチップセラコンの双方の端子が実装される部位を包含するようになっている。
【００２０】
また、図２に示すように、フットプリントＦ１，Ｆ２は、第１のレジスト部Ｒ１と第２のレジスト部Ｒ２をそれぞれ備えている。これらレジスト部は、その他のフットプリントの表面が銅箔で形成されるのに対して、その表面がレジストになっている。なお、銅箔とレジストとを比較すると、レジストの方が半田を付着しにくい。
【００２１】
第１のレジスト部Ｒ１は、本実施例において第１の面実装素子を構成するチップセラコンの幅方向外側の外形に合わせて形成されている。なお、長さ方向外側では、チップセラコンの端子間隔とパターン間隔Ｄ１とが一致しているため、本実施例では第１のレジスト部が形成されていないが、むろん、第１のレジスト部Ｒ１を長さ方向外側の部位にも、その外形に合わせて形成してもよい。チップセラコンの長さ方向外側の外形に合わせた部位にも第１のレジスト部Ｒ１を形成すれば、例えば、チップセラコンの端子間隔がパターン間隔Ｄ１よりも広い場合に、リフロー時にチップセラコンが長さ方向へずれるのを防止できる。
【００２２】
第２のレジスト部Ｒ２は、本実施例において第２の面実装素子を構成するチップ電解の幅方向外形に合わせて形成されている。なお、本実施例では、長さ方向外側には第２のレジスト部Ｒ２が形成されていないが、むろん、第２のレジスト部Ｒ２を長さ方向外側の部位にも、その外形に合わせてレジストを形成してよい。チップ電解の長さ方向外側の外形に合わせた部位にも第２のレジスト部Ｒ２を形成すれば、例えば、チップ電解の端子間隔がパターン間隔Ｄ１よりも広い場合に、リフロー時にチップ電界が長さ方向へずれるのを防止できる。
【００２３】
以上のように形成される第１のレジスト部Ｒ１は、図５に示すように、チップ電解を実装する部位には形成されない。よって実装する際のチップ電解の落下を防止できる。また、第２のレジスト部Ｒ２は、図４に示すように、チップセラコンを実装する部位には形成されない。よって、実装する際のチップセラコンの落下を防止できる。
【００２４】
本実施例において、第２のレジスト部Ｒ２は、第１のレジスト部Ｒ１から連続的に形成されている。すなわち、第１のレジスト部Ｒ１は、チップセラコンの幅方向外側の外形に合わせて０．１５ｍｍの幅狭の線状に形成されており、チップセラコンの端子長さよりも長く形成されている。第２のレジスト部Ｒ２は、このように形成された幅狭の線状の第１のレジスト部Ｒ１においてチップセラコンの端子が固定される位置よりも長さ方向外側のいずれかの位置から、第１のレジスト部Ｒ１と直行するように幅方向の内側に向けて幅狭の線状に形成されている。このように形成された第２のレジスト部Ｒ２は、その先端がチップ電解の端子が固定される部位の幅方向外形に一致している。
【００２５】
図４は、フットプリントＦ１，Ｆ２に、チップセラコンを実装したときの本体と端子の位置を示した図である。同図に示すように、チップセラコンをフットプリントＦ１，Ｆ２の所定の位置に載置したとき、チップセラコンの端子の幅方向外側に沿って、第１のレジスト部Ｒ１が位置している。上述のように面実装素子はリフロー時に半田の表面張力によりずれることがあるが、本実施例では、フットプリントＦ１，Ｆ２の所定の位置にチップ電界を搭載してリフローする際に、第１のレジスト部Ｒ１が、チップセラコンの幅方向へのずれを防止する。
【００２６】
図５は、フットプリントＦ１，Ｆ２に、チップ電界を実装したときの本体と端子の位置を示した図である。同図に示すように、チップ電界をフットプリントＦ１，Ｆ２の所定の位置に搭載したとき、チップ電解の端子の幅方向外側には、第２のレジスト部Ｒ２の先端が位置している。よって、フットプリントＦ１，Ｆ２の所定の位置にチップ電界を搭載してリフローする際に、第２のレジスト部Ｒ２が、チップ電界コンデンサの幅方向へのずれを防止する。
【００２７】
なお、以上説明した実施例では、第１のレジスト部Ｒ１や第２のレジスト部Ｒ２は線状のレジストであるが、別の見方では、フットプリントＦ１，Ｆ２上において銅箔が形成されない無銅箔部分であるとも言える。このような無銅箔部分は、銅箔におけるスリットであると言える。また、無銅箔部分のみならず、溝やプリント配線基板Ｐを表裏に貫通する孔といった物理構造的なスリットであっても、溶融半田を載置しない部位であるという意味において、上述の第１のレジスト部Ｒ１や第２のレジスト部Ｒ２と同様の効果を得ることができることは容易に理解できる。よって、無銅箔部分としてのレジスト、溝、孔を含めた概念であるスリットを形成することも本発明の一態様であると言える。
【００２８】
（２）面実装素子の実装作業： 
図６は、上述のフットプリントが形成されたプリント配線基板Ｐに、チップセラコンを選択的に実装する実装作業の流れを示す説明図であり、図７は、プリント配線基板Ｐにチップ電界を選択的に実装する実装作業の流れを示す説明図である。これらの図に示す実装作業は、例えば、面実装素子の自動実装機によって実現されてもよいし、作業者の行う実装作業によって実現されてもよいし、自動実装機と作業者の協働により実現されてもよい。以下の説明では、自動実装機が実装を行う場合を例にとって説明する。
【００２９】
まず、自動実装機は、プリント配線基板Ｐを所定の位置にセットし、図６（ａ）や図７（ａ）に示すように、プリント配線基板Ｐに合わせて作成されたメタルマスクをセットする。そして、図６（ｂ）や図７（ｂ）に示すように、メタルマスク上でスキージを移動させてクリーム半田をフットプリント上に塗布し、その後、図６（ｃ）や図７（ｃ）に示すように、メタルマスクを実装面の上方に引き上げることにより、クリーム半田の印刷を完了する。
【００３０】
図８は、メタルマスクをプリント配線基板Ｐ上に配置したときの実装面を正面から見た平面図である。同図に示すように、メタルマスクは、フットプリントＦ１，Ｆ２の位置にフットプリントＦ１，Ｆ２の外形に略一致する孔を備えている。この孔は、フットプリントＦ１，Ｆ２の外形よりもわずかに小さく、図６（ｂ）（ｃ）や図７（ｂ）（ｃ）のようにしてフットプリント上にクリーム半田を塗布したときに、フットプリントＦ１，Ｆ２の周囲にクリーム半田がこぼれないようになっている。このように、フットプリントＦ１，Ｆ２に塗布されるクリーム半田は、チップセラコンを搭載する場合もチップ電界を搭載する場合も、同じ量であり、同じ形状である。
【００３１】
そして、自動実装機は、図６（ｄ）や図７（ｄ）に示すように、チップマウンタや異型マウンタでチップセラコンやチップ電界をクリーム半田の上から所定の位置に搭載する。このように搭載されたチップ素子は、クリーム半田の粘性により、プリント配線基板Ｐの上に仮止めされた状態となる。その後、自動実装機は、チップ素子が仮止めされたプリント配線基板Ｐを搬送コンベア等でリフロー炉の中に搬送し、予熱ゾーン及びリフローゾーンでクリーム半田を溶融し、冷却ゾーンで溶融半田を固化させることにより、図６（ｅ）や図７（ｅ）に示すように、チップ素子をフットプリントＦ１，Ｆ２に半田付けする。
【００３２】
このようにリフロー炉の中でクリーム半田が溶融すると、半田を付着しにくい第１のレジスト部Ｒ１や第２のレジスト部Ｒ２は溶融半田をはじくことになる。そのため、第１のレジスト部Ｒ１や第２のレジスト部Ｒ２は、チップ電解やチップセラコンの幅方向への移動を規制し、図６（ｄ）や図７（ｄ）において搭載された各素子の所定の実装位置からずれないように防止する。よって、チップセラコンは、第１のレジストＲ１よりも幅方向外側にずれずに済むし、チップ電界は、第２のレジスト部Ｒ２よりも幅方向外側にずれずに済む。
【００３３】
（３）まとめ： 
以上説明したように、上述した実施例では、フットプリントＦ１，Ｆ２は、互いに端子の形状とサイズとが異なる２０１２チップセラミックコンデンサとφ４ｍｍチップ電解コンデンサのいずれかを選択的に実装可能であり、２０１２チップセラミックコンデンサの端子を実装する部位の外形に合わせて形成された第１のレジスト部Ｒ１と、φ４ｍｍチップ電解コンデンサの端子を実装する部位の外形に合わせて形成された第２のレジスト部Ｒ２と、を備える構成としてある。このように、フットプリントＦ１，Ｆ２にレジスト部を形成することにより、端子のサイズと形状が異なる２０１２チップセラミックコンデンサとφ４ｍｍチップ電解コンデンサをフットプリントＦ１，Ｆ２に選択的に実装する際に所定の実装位置からずれないようにすることが可能になる。
【００３４】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００３５】
Ｐ…プリント配線基板、Ｆ１，Ｆ２…フットプリント、Ｒ１…第１のレジスト部、Ｒ２…第２のレジスト部
【図１】
2011228582.tif 000003
【図２】
2011228582.tif 000004
【図３】
2011228582.tif 000005
【図４】
2011228582.tif 000006
【図５】
2011228582.tif 000007
【図６】
2011228582.tif 000008
【図７】
2011228582.tif 000009
【図８】
2011228582.tif 000010