(57)【要約】【課題】複数枚の絶縁層被覆単結晶半導体基板に対して効率よくイオン注入を行い、大面積の単結晶半導体層を備えた半導体基板の作製方法を提供することを課題の一とする。【解決手段】半導体基板の作製工程において、表面のファンデルワールス力を調整した保持用トレイに表面に絶縁層が形成された複数枚の単結晶半導体基板を貼り合わせ、複数枚の単結晶半導体基板にイオン照射工程を行うことで複数枚の単結晶半導体基板の所定の深さに脆化層を形成し、複数枚の単結晶半導体基板にファンデルワールス力を調整したベース基板を貼り合わせることでファンデルワールス力の差を利用して保持用トレイを選択的に分離し、剥離加熱処理を行い劈開面を形成して単結晶半導体基板をベース基板から分離することにより、絶縁層を介して単結晶半導体基板をベース基板に転載する。【選択図】図１
2011249789.tif 000002
【特許請求の範囲】
【請求項１】
アルカリ金属の含有量が０．５％以下のガラス又は金属で形成された基板と接する表面部を有し、該表面部の算術平均粗さ（Ｒａ）が０．３ｎｍ以上１．０ｎｍ以下である基板保持用トレイ。
【請求項２】
請求項１において、
前記表面部に貫通孔が設けられている基板保持用トレイ。
【請求項３】
請求項２において、
前記貫通孔に貫入可能な分離機構をさらに備えた基板保持用トレイ。
【請求項４】
Ｒａ値（算術平均粗さ）が０．３ｎｍ以上１．０ｎｍ以下に調整された基板保持用トレイに、絶縁層被覆単結晶半導体基板の第１の面をファンデルワールス力を用いて貼り合わせ、
前記絶縁層被覆単結晶半導体基板の第２の面に水素イオンまたは希ガスイオンを照射して前記絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、
前記絶縁層被覆単結晶半導体基板の第２の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、
前記絶縁層被覆単結晶半導体基板の第１の面から前記基板保持用トレイを分離し、
前記ベース基板と前記絶縁層被覆単結晶半導体基板を貼り合わせた状態で加熱処理して、前記脆化層に劈開面を形成し、
前記劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して絶縁層被覆単結晶半導体基板をベース基板より分離し、
前記ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする、半導体基板の作製方法。
【請求項５】
請求項４において、
前記基板保持用トレイとして表面部に貫通孔が形成された基板保持用トレイを用い、
前記絶縁層被覆単結晶半導体基板の第１の面から前記基板保持用トレイを分離する際に、貫通孔を介した分離機構による分離力を用いることを特徴とする、半導体基板の作製方法。
【請求項６】
Ｒａ値（算術平均粗さ）が０．３ｎｍ以上１．０ｎｍ以下に調整された基板保持用トレイの面に、絶縁層被覆単結晶半導体基板の第１の面をファンデルワールス力を用いて貼り合わせ、
前記絶縁層被覆単結晶半導体基板の第２の面に水素イオンまたは希ガスイオンを照射して前記絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、
前記単結晶半導体基板の第２の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、
前記ベース基板と前記絶縁層被覆単結晶半導体基板と前記基板保持用トレイを貼り合わせた状態で加熱処理して、前記脆化層に劈開面を形成し、
前記劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して、絶縁層被覆単結晶半導体基板および前記基板保持用トレイを同時にベース基板より分離し、
前記ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする、半導体基板の作製方法。
【請求項７】
請求項４乃至請求項６に記載の方法で作製した半導体基板を用いた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁層表面に単結晶半導体層が設けられた半導体基板の作製に用いる作製治具、並びに該半導体基板の作製方法および半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、半導体装置を高機能化、高集積化させる手段の１つとして、絶縁層表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ、以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板の開発が進められている。ＳＯＩ基板はトランジスタの直下に絶縁層が形成されているため、ソースおよびドレインと基板との接合容量低減、漏れ電流や短チャネル効果の抑制、耐放射線性の向上など、様々なメリットを享受することができる。このため、半導体装置の高速化、高集積化、低消費電力化に有効な手段として高い注目を集めいている。
【０００３】
ＳＯＩ基板を作製する代表的な方法としては、ＳＩＭＯＸ法（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）、ＥＬＴＲＡＮ法（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  ＴＲＡＮｓｆｅｒ）、Ｓｍａｒｔ  Ｃｕｔ法などが挙げられる。その中でも近年では、高品質と大量生産の両方を実現できるＳｍａｒｔ  Ｃｕｔ法が、エレクトロニクス業界や半導体業界などの産業界において広く採用されている。
【０００４】
ＳＯＩ基板を作製する方法の１つであるスマートカット法（水素イオン注入剥離法とも言う）の概要を記述する。まず、表面に二酸化珪素などの絶縁層が形成されたシリコンウエハーの表面より水素イオンを注入することによって、表面から所定の深さに微小気泡領域を形成する。次に、シリコンウエハー表面を別のシリコンウエハーに貼り合わせた状態で熱処理を行う。これにより、シリコンウエハー中の微小気泡領域にて体積膨張が起こり、微小気泡領域が劈開面となって劈開面より表面側のシリコン層および絶縁層が分離される。分離に際して、シリコンウエハー表面に別のシリコンウエハーが貼り合わされているため、元のシリコンウエハーより分離された薄いシリコン層および絶縁層は別のシリコンウエハーに転載される。これにより、絶縁層表面に単結晶半導体層が設けられた半導体基板が作製される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１２４０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＳＯＩ基板作製時に使用する半導体基板としては主にシリコンウエハーが使用される。しかし、産業用として生産されているシリコンウエハーの大部分は、直径２００ｍｍから３００ｍｍの円形であるため、一枚のシリコンウエハーで作製できるＳＯＩ基板のサイズには限度がある。
【０００７】
大面積のＳＯＩ基板を作製する方法の一つとして、イオン照射処理が行われたシリコンウエハーを複数枚準備し、シリコンウエハーよりも十分に大きい基板に対して複数枚のシリコンウエハーを貼り合わせて熱処理を行った後に、複数枚のシリコンウエハーを分離する方法があり、イオン照射処理が行われた複数枚のシリコンウエハーを効率よく作製することが求められる。
【０００８】
イオン照射処理が行われた複数枚のシリコンウエハーを効率よく作製するには、大面積の保持用トレイ（例えば液晶表示装置を作製する際に使用される大判ガラス基板など）に複数枚のシリコンウエハーを設置するなどして、一度のイオン照射処理で可能な限り多くのシリコンウエハーにイオン照射処理を行うための工夫を施すことが重要である。
【０００９】
大面積の対象物に対してイオン照射を行える装置としてはイオンドーピング装置が挙げられる。イオンドーピング装置を使用して、一度のイオン照射処理で複数枚のシリコンウエハーに対してイオン照射処理を行うには、大面積の保持用トレイ上に複数枚のシリコンウエハーを設置してイオン照射処理を行うことが好ましいが、大面積であるが故にシリコンウエハー表面へのゴミ付着が顕在化する。
【００１０】
シリコンウエハーへのゴミ付着を防止するには、基板を垂直方向に立てて保持する方式が好ましいため、保持用トレイを垂直方向に立ててもシリコンウエハーが剥落しないように、シリコンウエハーを何らかの手段で保持用トレイに保持する必要がある。
【００１１】
イオンドーピング装置内における高真空環境下でトレイに基板を保持する方法としては、基板周辺を機械的に保持する方式（メカチャック方式）や、基板とトレイの間に電圧を印加し、両者の間に発生した電荷の力を利用して保持する方式（静電チャック方式）などがあるが、メカチャック方式では機械的にクランプしている部分のシリコンウエハーにはイオンが照射されない（シャドウイング現象）、静電チャック方式ではシリコンウエハーを複数枚貼り合わせるための大型化が困難といった問題がある。
【００１２】
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は、シャドウイング現象を起こすことなく、複数の基板を保持する保持用トレイを提供することを課題の一とする。
【００１３】
シャドウイング現象を起こすことなく複数の基板にイオンを照射し、大型の半導体基板、具体的にはＳＯＩ基板を提供することを課題の一とする。
【００１４】
大型の半導体基板、具体的にはＳＯＩ基板を用いた半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１５】
上記課題を達成するために、保持用トレイの表面に微細な荒れ加工を施して表面粗さを調整することで、保持用トレイ上に単結晶半導体基板を設置した際に、接触面において制御された凝集力（ファンデルワールス力）が発現することに着眼した。保持用トレイの表面粗さにより制御した、保持用トレイと単結晶半導体基板間の接触面に発現する制御されたファンデルワールス力を用いて、メカチャック方式や静電チャック方式などの保持方式を用いることなく、保持用トレイに単結晶半導体基板を保持することができる。
【００１６】
本発明の一様態は、アルカリ金属の含有量が０．５％以下のガラス又は金属で形成された基板と接する表面部を有し、該表面部の算術平均粗さ（Ｒａ）が０．３ｎｍ以上１．０ｎｍ以下である基板保持用トレイである。
【００１７】
上記本発明の一様態によれば、保持用トレイと絶縁層被覆単結晶半導体基板の間に生じるファンデルワールス力が制御され、当該保持用トレイから絶縁層被覆単結晶半導体基板が剥落することがない。その結果、保持用トレイにシリコンウエハーを複数枚貼り合わせることが可能になり、シャドウイング現象を起こすことのない保持用トレイを提供できる。
【００１８】
上記保持用トレイにおいて、保持用トレイの表面部には貫通孔が設けられている構造としてもよく、更に貫通孔に貫入可能な分離機構を備えていてもよい。
【００１９】
上記本発明の一様態によれば、保持用トレイが絶縁層被覆単結晶半導体基板を保持する力を、接触面積により簡便に調整できる。また、保持用トレイの貫通孔に備えた分離機構により、絶縁層被覆単結晶半導体基板を保持用トレイから容易に取り外すことができる。その結果、保持用トレイの再利用に係る所要時間を短くでき、生産性を高めることができる。
【００２０】
本発明の一様態は、Ｒａ値（算術平均粗さ）が０．３ｎｍ以上１．０ｎｍ以下に調整された保持用トレイの面に、絶縁層被覆単結晶半導体基板の第１の面をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第２の面に水素イオンまたは希ガスイオンを照射して絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、絶縁層被覆単結晶半導体基板の第２の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第１の面から保持用トレイを分離し、ベース基板と絶縁層被覆単結晶半導体基板を貼り合わせた状態で加熱処理して脆化層に劈開面を形成し、劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して絶縁層被覆単結晶半導体基板をベース基板より分離し、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする半導体基板の作製方法である。
【００２１】
上記本発明の一様態によれば、微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。これにより、ベース基板上に絶縁層を介して単結晶半導体層を有する半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく作製することができる。
【００２２】
上記作製方法において、保持用トレイとして貫通孔が形成された表面を有するトレイを用い、
絶縁層被覆単結晶半導体基板の第１の面から前記保持用トレイを分離する際に、貫通孔を介した分離機構による分離力を用いてもよい。
【００２３】
上記本発明の一様態によれば、微細な荒れおよび貫通孔を有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。また、貫通孔を利用して絶縁層被覆単結晶半導体基板に物理的な分離力を加えることにより、微細な荒れおよび貫通孔を有する保持用トレイから絶縁層被覆単結晶半導体基板を短時間で安定して分離することができる。
【００２４】
本発明の一様態は、Ｒａ値（算術平均粗さ）が０．３ｎｍ以上１．０ｎｍ以下に調整された保持用トレイの面に、絶縁層被覆単結晶半導体基板の第１の面をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第２の面に水素イオンまたは希ガスイオンを照射して絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、絶縁層被覆単結晶半導体基板の第２の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、ベース基板と絶縁層被覆単結晶半導体基板と保持用トレイを貼り合わせた状態で加熱処理して、脆化層に劈開面を形成し、劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して、絶縁層被覆単結晶半導体基板および保持用トレイを同時にベース基板より分離し、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする半導体基板の作製方法である。
【００２５】
上記本発明の一様態によれば、微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。また、微細な荒れを有する保持用トレイおよび絶縁層被覆単結晶半導体基板をベース基板より同時に分離することで、分離に際して絶縁層被覆単結晶半導体基板のズレを抑制することができるため、ズレに起因する単結晶半導体層への損傷を抑制することができる。
【００２６】
本発明の一様態は、上記方法を適用して作製した半導体基板を用いることを特徴とする半導体装置である。
【００２７】
上記本発明の一様態によれば、該半導体基板を用いることで、結晶性の高い半導体層を有する半導体素子を形成できる。これにより、高速化、高集積化、低消費電力化を実現した、高性能な半導体装置を提供できる。
【００２８】
保持用トレイには、大型化が可能であること、並びに保持する絶縁層被覆単結晶半導体基板及びイオンドーピング装置内への汚染が少ない、といった特性が求められるため、アルカリ金属の含有量が０．５％以下のガラス又は金属で形成された基板が望ましく、その中でも大型化が可能でかつ価格が比較的安価である無アルカリガラスがより望ましい。また、保持用トレイの面積は貼り合わせる複数枚の絶縁層被覆単結晶半導体基板の面積総和より大きいことが望ましい。
【００２９】
脆化層を形成するための原料ガスには水素ガスを用い、水素ガスを励起してＨ３＋を含むプラズマを生成し、プラズマに含まれるイオン種を加速して、単結晶半導体基板にドープすることで脆化層を形成することが望ましい。
【００３０】
なお、ベース基板には、大型化が可能、安価での安定した供給が可能、イオンドーピング装置への汚染が少ない、といった要素が求められるため、アルカリ金属の含有量が０．５％以下である無アルカリガラス基板が望ましい。
【発明の効果】
【００３１】
本発明の一様態により、シャドウイング現象を起こすことなく、複数の基板を保持する保持用トレイを提供できる。
【００３２】
また、シャドウイング現象を起こすことなく複数の基板にイオンを照射し、大型の半導体基板、具体的にはＳＯＩ基板を提供できる。
【００３３】
また、大型の半導体基板、具体的にはＳＯＩ基板を用いた半導体装置を提供できる。
【００３４】
本発明の一様態によって、一度のイオン照射工程により複数枚の単結晶半導体基板に対してイオン照射処理を行うことができるため、イオン照射工程時間を大幅に短縮することができ、半導体基板の製造コストを抑制することができる。
【００３５】
また、本発明の一様態によって、イオンドーピング処理を複数回に分けて行う必要がないため基板間バラツキが抑制することができ、特性バラツキの小さい高性能かつ信頼性の高い半導体基板作成することができる。
【００３６】
また、本発明の一様態によって、分離に際してズレに起因する単結晶半導体層への損傷を抑制することができるため、単結晶半導体層の損傷が抑制された高性能かつ信頼性の高い半導体基板を作製することができる。
【００３７】
また、そのような処理を行い効率よく作製された半導体基板を用いることにより、高速化、高集積化、低消費電力化を実現した高性能、かつ高信頼性な半導体素子、記憶素子、集積回路などを含む半導体装置を提供できる。
【図面の簡単な説明】
【００３８】
【図１】半導体基板の作製方法を説明する図。
【図２】半導体基板の作製方法を説明する図。
【図３】半導体基板の作製方法を説明する図。
【図４】半導体基板の作製方法を説明する図。
【図５】半導体基板の作製方法を説明する図。
【図６】半導体基板の作製装置を説明する図。
【図７】半導体基板の作製装置を説明する図。
【図８】電子機器を説明する図。
【発明を実施するための形態】
【００３９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００４０】
（実施の形態１）
本実施の形態では、脆化層が形成された絶縁層被覆単結晶半導体基板を効率よく作製する方法について説明する。また、上記絶縁層被覆単結晶半導体基板を使用して、絶縁層表面に単結晶半導体層が設けられた半導体基板の作製方法について説明する。
【００４１】
まず、保持用トレイ１００を準備する（図１（Ａ）参照。）。保持用トレイとしては、アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる、アルカリ金属の含有量が０．５％以下である各種無アルカリガラス基板、石英基板、サファイヤ基板、アルカリ金属の含有量が０．５％以下である金属板（例えばモリブデン板やタングステン板）などが挙げられるが、大型化およびコストの観点から考えると、無アルカリガラスを使用することが望ましい。
【００４２】
なお、保持用トレイに使用する基板については、半導体基板よりも大型化が可能で、かつ高真空装置内で使用しても装置汚染やパーティクル発生といった問題が生じない基板であれば、上記の材料に限定されることはない。
【００４３】
次に、保持用トレイの表面（後の工程にて絶縁層被覆単結晶半導体基板を貼り合わせる面）に微細な荒れ加工を施し、微細な荒れを有する保持用トレイ１０１を形成する（図１（Ｂ）参照。）。なお、図１（Ｂ）では、微細な荒れを有する面を下面とした状態で記載する。また、図１（Ｂ）の微細な荒れの一部（破線で囲われた部分）を拡大して、別途拡大図に記載する。
【００４４】
上記の加工を施すことにより、後の工程にて、微細な荒れを有する保持用トレイ１０１に絶縁層被覆単結晶半導体基板を貼り合わせる際に、微細な荒れを有する保持用トレイ１０１と絶縁層被覆単結晶半導体基板の間には、距離の６乗に反比例するファンデルワールス力が働く。
【００４５】
微細な荒れを有する保持用トレイ１０１から絶縁層被覆単結晶半導体基板が剥落せず、かつ、後の工程にて微細な荒れを有する保持用トレイ１０１から絶縁層被覆単結晶半導体基板を分離できるだけのファンデルワールス力を得るためには、保持用トレイ表面のＲａ値（算術平均粗さ）の範囲を０．３ｎｍ以上１．０ｎｍ以下、より好ましくは０．３ｎｍ以上０．５ｎｍ以下にすることが望ましい。
【００４６】
保持用トレイ表面のＲａ値が０．３ｎｍより小さいと、ファンデルワールス力による保持力が極めて大きくなる。その結果、保持用トレイに保持した絶縁層被覆単結晶半導体基板にベース基板を貼り合わせた状態から、保持用トレイのみを選択的に分離する際に、絶縁層被覆単結晶半導体基板がベース基板から分離されてしまう可能性があるため適していない。また、保持用トレイ表面のＲａ値が１．０ｎｍより大きいと、ファンデルワールス力による保持力が極めて小さくなり、保持用トレイ表面から絶縁層被覆単結晶半導体基板が簡単に剥がれてしまうため適していない。
【００４７】
微細な荒れを形成する方法としては、ドライエッチング加工、ウェットエッチング加工などが挙げられる。他にも、ファンデルワールス力を使用した貼り合わせ処理に支障をきたさない微細な荒れを形成できる方法であれば、上記加工方法に限定されることはない。
【００４８】
ただし、準備した保持用トレイに上記範囲の微細な荒れが既に存在する場合は、改めて形状加工を行う必要はない。
【００４９】
また、準備した保持用トレイに上記範囲を超える荒れが既に存在する場合は、荒れが上記範囲内に収まるように形状加工を行う必要がある。加工方法としては、ドライエッチング、ウェットエッチング、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などが挙げられる。
【００５０】
なお、上記のＲａ値は、微細な荒れを有する保持用トレイ１０１に、表面に絶縁層被覆単結晶半導体基板を貼り合わせ、垂直に立てた状態で使用する場合の最適値である。したがって、この状態に加えて保持用トレイを高速で移動する、保持用トレイに対して振動を与えるといった動きを加える際は、使用状況に応じてＲａ値を適宜最適化することが望ましい。
【００５１】
次に、単結晶半導体基板１０４の表面に絶縁層１０６が形成された絶縁層被覆単結晶半導体基板１０７を準備する（図１（Ｃ）参照）。なお、汚染物除去の観点から、絶縁層１０６の形成前に、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）等を用いて単結晶半導体基板１０４の表面を洗浄しておくことが望ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００５２】
絶縁層１０６は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記絶縁層１０６の形成方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。また、ＣＶＤ法を用いて絶縁層１０６を形成する場合、良好な貼り合わせを実現するためには、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが望ましい。
【００５３】
本実施の形態では、単結晶半導体基板１０４に熱酸化処理を行うことにより絶縁層１０６（ここでは、酸化珪素膜（ＳｉＯｘ膜））を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンガスを添加して行うことが望ましい。なお、酸化性雰囲気とは、酸素、オゾンまたは二酸化窒素などの酸化性ガスを主成分とする雰囲気のことを示す。
【００５４】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１０４に熱酸化処理を行うことにより、塩素酸化された絶縁層１０６を形成することができる。この場合、絶縁層１０６は、塩素原子を含有する膜となる。このような塩素酸化により、外因性の不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して金属の塩化物を形成し、これを外方に除去して単結晶半導体基板１０４の汚染を低減させることができる。また、ベース基板を貼り合わせた後に、ベース基板からのＮａ等の不純物を固定して、単結晶半導体基板１０４の汚染を防止できる。
【００５５】
なお、絶縁層１０６に含有させるハロゲン原子は塩素原子に限られない。絶縁層１０６にはフッ素原子を含有させてもよい。単結晶半導体基板１０４の表面をフッ素酸化する方法としては、ＨＦ溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
【００５６】
次に、複数枚の絶縁層被覆単結晶半導体基板１０７の第１の面を、微細な荒れを有する保持用トレイ１０１の表面に貼り合わせる（図１（Ｄ）参照。）。なお、図１（Ｄ）の微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の第１の面の貼り合わせ部分について、一部分（破線で囲われた部分）を拡大して別途拡大図に記載する。
【００５７】
これにより、絶縁層被覆単結晶半導体基板１０７の第１の面と、微細な荒れを有する保持用トレイ１０１の間にファンデルワールス力が発現する。したがって、微細な荒れを有する保持用トレイ１０１に、メカチャックや静電チャックを用いることなく、絶縁層被覆単結晶半導体基板１０７を保持することができる。
【００５８】
貼り合わせの際には、微細な荒れを有する保持用トレイ１０１または絶縁層被覆単結晶半導体基板１０７の一箇所に、０．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２以下、好ましくは、１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下の圧力を加えることが望ましい。圧力を加えて、貼り合わせ面を接近、密着させると、密着させた部分において絶縁層被覆単結晶半導体基板１０７の第１の面と微細な荒れを有する保持用トレイ１０１の接合が生じ、当該部分を始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力が作用しており、常温で行うことができる。
【００５９】
なお、複数枚の絶縁層被覆単結晶半導体基板１０７は、微細な荒れを有する保持用トレイ１０１に対し、図３（Ａ）のように、絶縁層被覆単結晶半導体基板間に隙間が形成されないように貼り合わせてもよいし、図３（Ｂ）のように、絶縁層被覆単結晶半導体基板間に隙間が形成されるように貼り合わせてもよい。また、図３（Ｃ）のように、微細な荒れを有する保持用トレイ１０１に対して絶縁層被覆単結晶半導体基板を部分的に貼り合わせてもよい。どのような形状に貼り合わせるかについては、最終的に作製される半導体装置の形状により適宜変更することが望ましい。
【００６０】
本実施の形態では、微細な荒れを有する保持用トレイ１０１に対して、絶縁層被覆単結晶半導体基板１０７が隙間なく貼り合わされた図３（Ａ）の状態を使用して、絶縁層表面に単結晶半導体層が設けられた半導体基板を作製する方法を説明する。
【００６１】
次に、微細な荒れを有する保持用トレイ１０１に接合された複数枚の絶縁層被覆単結晶半導体基板の第２の面に対し、イオン照射１０８を行う。イオンを電界で加速して単結晶半導体基板１０４に照射することで、単結晶半導体基板１０４の所定の深さに、加熱処理により劈開面が形成される脆化層１１０を形成する（図１（Ｅ）参照）。
【００６２】
絶縁層被覆単結晶半導体基板の第２の面に照射するイオン種としては、水素イオン、希ガスイオンを使用することが望ましい。
【００６３】
脆化層１１０が形成される深さは、イオンの運動エネルギー、イオンの質量と電荷、イオンの入射角などによって調節することができる。また、脆化層１１０は、イオンの平均侵入深さとほぼ同じ深さに形成される。このため、イオンを照射する深さで、単結晶半導体基板１０４から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下程度となるように平均侵入深さを調節すれば良い。
【００６４】
上記イオン照射処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置は、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置であり、大面積の対象物に対してイオン照射処理を行うことができる。
【００６５】
図１（Ｅ）では、絶縁層被覆単結晶半導体基板が保持用トレイの下側に保持されている様態について記載しているが、液晶表示装置の製造などに使用されている大型のイオンドーピング装置は、大型の被処理体であるガラス基板を垂直に立てた状態で処理を行っている。本実施の形態で例示するファンデルワールス力を用いて微細な荒れを有する保持用トレイを用いることにより、保持用トレイを垂直に立てた状態においても絶縁層被覆単結晶半導体基板が剥落することがないため、上記大型のイオンドーピング装置にも適用することができる。
【００６６】
これにより、保持用トレイとして、液晶表示装置の製造ラインにて使用されている大判ガラスを用いることができ、かつ液晶表示装置の製造などに使用されている大型のイオンドーピング装置を用いることができるため、一度に多くの絶縁層被覆単結晶半導体基板に対してイオンドーピング処理を行うことができる。
【００６７】
本実施の形態では、イオンドーピング装置を用いて、水素イオンを単結晶半導体基板１０４に照射する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、Ｈ３＋の比率を高くすると良い。具体的には、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋の割合が５０％以上、より好ましくは８０％以上、となるようにする。Ｈ３＋の割合を高めることで、イオン照射の効率を向上させることができる。
【００６８】
水素を原料ガスにする場合、加速電圧の範囲を１０ｋＶ〜１００ｋＶ、ドーズ量の範囲を１×１０１５ｉｏｎｓ／ｃｍ２〜５×１０１６ｉｏｎｓ／ｃｍ２として照射することで、脆化層を形成することができる。
【００６９】
なお、イオンドーピング装置を用いてイオン照射を行うと、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する絶縁層１０６を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板１０４への汚染を防ぐことができる。
【００７０】
また、水素イオン照射の後に結晶欠陥を回復させるための熱処理を行ってもよい。この熱処理の温度は、脆化層１１０において水素集中による劈開現象が生じない温度（例えば、２００℃以上４００℃未満）とする。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。
【００７１】
また、水素イオン照射の後に結晶欠陥を回復させるための熱処理方法として、単結晶半導体基板の第２の面からレーザー光を照射し、単結晶半導体基板の深さ方向も含む照射領域を選択的に溶融させて再単結晶化させることにより、単結晶半導体基板中の結晶欠陥を回復させてもよい。
【００７２】
次に、ベース基板２００を準備する。ベース基板２００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる各種無アルカリガラス基板、石英基板、サファイヤ基板などが挙げられる。
【００７３】
本実施の形態では、ベース基板２００としてガラス基板を用いる場合について説明する。ベース基板２００として大面積化が可能で安価なガラス基板を用いることにより、作製する半導体基板の低コスト化を図ることができる。
【００７４】
次に、ベース基板２００の表面（後の工程にて絶縁層被覆単結晶半導体基板を貼り合わせる面）を加工する（図２（Ａ）参照）。なお、図２（Ａ）では、加工面が上面の状態にて記載している。また、図２（Ａ）の微細な荒れの一部分（破線で囲われた部分）を拡大して、別途拡大図に記載する。ベース基板２００は、後の工程（図２（Ｃ）に記載された工程）にて微細な荒れを有する保持用トレイ１０１を分離する際に剥がれてしまわないだけのファンデルワールス力を発現する必要がある。このため、ベース基板２００の表面状態は、微細な荒れを有する保持用トレイ１０１の表面状態よりも平坦な状態、具体的にはＲａ値（算術平均粗さ）の範囲が０．３ｎｍより小さいことが望ましい。
【００７５】
保持用トレイ表面のＲａ値が０．３ｎｍ以上であると、保持用トレイ、絶縁層被覆単結晶半導体基板およびベース基板が貼り合わされた状態から保持用トレイのみを選択的に分離する際にベース基板が分離されてしまう可能性があるため適していない。
【００７６】
上記の加工を施すことにより、後の工程にて、ベース基板２００に絶縁層被覆単結晶半導体基板を貼り合わせる際に、ベース基板２００と絶縁層被覆単結晶半導体基板の間には、ファンデルワールス力が働く。
【００７７】
ただし、準備した保持用トレイに上記範囲の微細な荒れが既に存在する場合は、改めて形状加工を行う必要はない。
【００７８】
ベース基板２００の表面に関しては、表面を洗浄しておくことが望ましい。具体的には、ベース基板２００に対して、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板２００表面の平坦性向上や、ベース基板２００表面に残存する研磨粒子の除去などが実現される。
【００７９】
なお、ベース基板２００の表面に、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐための層を形成してもよい。
【００８０】
次に、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００の表面を貼り合わせる（図２（Ｂ）参照。）。
【００８１】
貼り合わせの際には、ベース基板２００または微細な荒れを有する保持用トレイ１０１の一箇所に、０．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２以下、例えば、１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下の圧力を加えることが望ましい。圧力を加えて、貼り合わせ面を接近、密着させると、密着させた部分において絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００の接合が生じ、当該部分を始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力が作用しており、常温で行うことができる。
【００８２】
なお、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００とを貼り合わせる前には、絶縁層被覆単結晶半導体基板１０７の第２の面およびベース基板２００の貼り合わせを行う面について、表面処理を行うことが望ましい。表面処理を行うことで、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００との接合強度を向上させることができる。
【００８３】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理とドライ処理の組み合わせ、を用いることができる。また、異なるウェット処理どうしを組み合わせて用いても良いし、異なるドライ処理どうしを組み合わせて用いても良い。
【００８４】
次に、微細な荒れを有する保持用トレイ１０１を、絶縁層被覆単結晶半導体基板１０７の第１の面から分離する（図２（Ｃ）参照。）。
【００８５】
微細な荒れを有する保持用トレイ１０１およびベース基板２００はＲａ（算術平均粗さ）により接合面のファンデルワールス力が調整されており、絶縁層被覆単結晶半導体基板１０７の第１の面と微細な荒れを有する保持用トレイ１０１の接合面におけるファンデルワールス力は、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００の接合面におけるファンデルワールス力よりも弱くなっているため、微細な荒れを有する保持用トレイ１０１のみを選択的に分離することができる。
【００８６】
なお、微細な荒れを有する保持用トレイ１０１は、分離後に別の絶縁層被覆単結晶半導体基板を貼り合わせるための保持用トレイとして再利用することができる。
【００８７】
なお、ベース基板２００上に絶縁層被覆単結晶半導体基板１０７の第２の面を接合した後に、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００の接合強度を増加させるための熱処理を行ってもよい。この熱処理の温度は、脆化層１１０において劈開現象が生じない温度（例えば、２００℃以上４００℃未満）とする。また、この温度範囲で加熱しながら、絶縁層被覆単結晶半導体基板１０７の第２の面とベース基板２００とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。
【００８８】
次に、熱処理により絶縁層被覆単結晶半導体基板１０７を加熱することで、脆化層１１０にて水素集中による体積膨張が起こり、劈開面１１２が形成される（図２（Ｄ）参照。）。
【００８９】
なお、劈開面１１２が形成される熱処理は、ベース基板２００の歪み点を越えない温度とする。当該熱処理としては、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。
【００９０】
次に、絶縁層被覆単結晶半導体基板１０７を、ベース基板２００から分離する。これにより、劈開面１１２を境界として、単結晶半導体層１１４が絶縁層１０６を介してベース基板２００に転載された半導体基板２０２を作製することができる。（図２（Ｅ）参照。）。
【００９１】
以上の工程により、単結晶半導体層１１４が絶縁層１０６を介してベース基板２００に転載された半導体基板２０２を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく作製することができる。
【００９２】
なお、絶縁層被覆単結晶半導体基板１０７を分離した後に、単結晶半導体層１１４に対して、１００℃以上の温度で熱処理を行い、単結晶半導体層１１４中に残存する水素の濃度を低減させてもよい。
【００９３】
ベース基板２００に設けられた単結晶半導体層１１４からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化およびゲート絶縁層の局在界面準位密度を低減することができる。また単結晶半導体層１１４の膜厚を薄くすることで、ベース基板上に、単結晶半導体層で完全空乏型のトランジスタを作製することができる。
【００９４】
また、本実施の形態において、単結晶半導体基板１０４として単結晶シリコン基板を適用した場合は、単結晶半導体層１１４として単結晶シリコン層を得ることができる。また、本実施の形態に係る半導体基板の製造方法は、プロセス温度を７００℃以下とすることができるため、ベース基板２００としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に単結晶半導体層を形成することができ、高速化、高集積化、低消費電力化を実現した高性能、且つ高信頼性な半導体素子、記憶素子、集積回路などを含む半導体装置を作製することができる。
【００９５】
なお、本明細書に開示する発明において、半導体装置とは、半導体特性を利用することで機能し得る装置を指す。本発明を用いて半導体素子（トランジスタ、記憶素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【００９６】
本明細書に開示する発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、半導体装置としては、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とトランジスタとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子（液晶表示素子）を表示素子として用いる半導体装置（液晶表示装置）などがあげられる。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
【００９７】
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。
【００９８】
（実施の形態２）
本実施の形態では、実施の形態１において使用した微細な荒れを有する保持用トレイ１０１に対して加工を施し、加工を施した保持用トレイを使用して半導体基板を作製する方法について示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【００９９】
まず、微細な荒れを有する保持用トレイ１０１に貫通孔４００を形成した、貫通孔および微細な荒れを有する保持用トレイ４０２を準備する（図４（Ａ）参照。）。なお、貫通孔および微細な荒れを有する保持用トレイ４０２に形成する貫通孔が多すぎると、絶縁層被覆単結晶半導体基板が貼り合わされるだけのファンデルワールス力が発現しないため、絶縁層被覆単結晶半導体基板が接する面積のうち１／２以下の面積に対して貫通孔４００を形成することが望ましい。
【０１００】
なお、図４（Ａ）では、貫通孔の形状は円柱型となっているが、各々の孔が微細な荒れを有する保持用トレイ１０１を貫通していれば、三角柱や四角柱などのように形状が異なる孔や、微細な荒れを有する保持用トレイ１０１の第１の面から第２の面に向かって孔のサイズが変化している形状や、微細な荒れを有する保持用トレイ１０１の第２の面から第１の面に向かって孔のサイズが変化している形状を用いることもできる。
【０１０１】
貫通孔を形成する方法としては、ドライエッチング加工、ウェットエッチング加工、レーザーエッチング加工、イオンミリング加工、ウォータージェット加工、ドリル加工などが挙げられる。他にも、半導体基板作製工程のファンデルワールス力を使用した貼り合わせ処理に支障をきたさない形状を形成できる方法であれば、上記加工方法に限定されることはない。
【０１０２】
なお、本実施の形態では微細な荒れ加工を有する保持用トレイに対して貫通孔加工を施したが、準備した保持用トレイに対して、まず貫通孔加工を施し、次いで微細な荒れ加工を施して、貫通孔および微細な荒れを有する保持用トレイ４０２を作製してもよい。
【０１０３】
次に、貫通孔および微細な荒れを有する保持用トレイ４０２に、複数枚の絶縁層被覆単結晶半導体基板１０７の第１の面を貼り合わせる（図４（Ｂ）参照。）。なお、図４（Ｂ）では、貫通孔および微細な荒れを有する面を下面とした状態で記載する。また、図４（Ｂ）の微細な荒れの一部分（破線で囲われた部分）を拡大して、別途拡大図に記載する。
【０１０４】
次に、複数枚の絶縁層被覆単結晶半導体基板１０７の第２の面にイオン照射を行って脆化層１１０を形成し、絶縁層被覆単結晶半導体基板１０７の第２の面にベース基板２００を貼り合わせ、貫通孔および微細な荒れを有する保持用トレイ４０２を絶縁層被覆単結晶半導体基板の第１の面から分離する。
【０１０５】
上記分離に際し、貫通孔４００にプッシュピンなどの分離機構４０４を導入し、絶縁層被覆単結晶半導体基板１０７の第１の面に対して力を加えることにより、複数枚の絶縁層被覆単結晶半導体基板のそれぞれに対して均一な力を加えられる（図４（Ｃ）参照。）。
【０１０６】
なお、本実施の形態では、貫通孔４００にプッシュピンなどの分離機構４０４を入れて絶縁層被覆単結晶半導体基板１０７を分離する方法を示したが、分離の際に絶縁層被覆単結晶半導体基板が損傷しない分離方法であれば、上記分離方法に限定されることはない。貫通孔４００に気体や液体を注入して分離することもできる。
【０１０７】
これにより、貫通孔および微細な荒れを有する保持用トレイ４０２を大面積化した際においても、複数枚の絶縁層被覆単結晶半導体基板を短時間で安定して分離することができる。
【０１０８】
また、分離された貫通孔および微細な荒れを有する保持用トレイ４０２は、別の絶縁層被覆単結晶半導体基板を貼り合わせるための保持用トレイとして再利用することができる。
【０１０９】
次に、実施の形態１と同様に（図２（Ｄ）および図２（Ｅ）参照）熱処理を行い劈開面１１２を形成し、絶縁層被覆単結晶半導体基板１０７をベース基板２００から分離することで、絶縁層１０６を介して単結晶半導体層１１４が設けられた半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率的に作製することができる。
【０１１０】
以上の工程により、単結晶半導体層１１４が絶縁層１０６を介してベース基板２００に転載された半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮でき、かつ半導体基板を短時間で安定して分離することができるため、半導体基板を効率よく作製することができる。
【０１１１】
（実施の形態３）
本実施の形態では、実施の形態１において、ベース基板２００からの絶縁層被覆単結晶半導体基板１０７の分離について、異なる分離方法を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１１２】
まず、保持用トレイ１００に微細な荒れ加工を施した、微細な荒れを有する第２の保持用トレイ５００を準備する（図５（Ａ）参照。）。なお、図５（Ａ）では、微細な荒れを有する面を下面とした状態で記載する。また、図５（Ａ）の微細な荒れの一部（破線で囲われた部分）を拡大して、別途拡大図に記載する。
【０１１３】
微細な荒れを有する第２の保持用トレイ５００の表面は、Ｒａ（算術平均粗さ）の範囲が１．０ｎｍ以下、より好ましくは０．５ｎｍ以下であることが望ましい。微細な荒れを有する第２の保持用トレイ５００は後の工程で、ベース基板２００から絶縁層被覆単結晶半導体基板１０７を分離する際に、全ての単結晶半導体基板を一度に分離するための分離治具として使用する。
【０１１４】
微細な荒れを有する第２の保持用トレイ表面のＲａ値が１．０ｎｍより大きいと、保持用トレイ表面に絶縁層被覆単結晶半導体基板を貼り付けた際に簡単に剥がれてしまうため適していない。
【０１１５】
次に、実施の形態１と同様に、複数枚の絶縁層被覆単結晶半導体基板１０７を準備し、複数枚の絶縁層被覆単結晶半導体基板１０７の第１の面を微細な荒れを有する第２の保持用トレイ５００に貼り合わせ、複数枚の絶縁層被覆単結晶半導体基板１０７の第２の面に対しイオン照射を行い脆化層１１０を形成し、絶縁層被覆単結晶半導体基板１０７の第２の面にベース基板２００を貼り合わせ、熱処理を行い劈開面１１２を形成する。（図５（Ｂ）参照。）
【０１１６】
次に、微細な荒れを有する第２の保持用トレイ５００をベース基板２００から分離する。
【０１１７】
上記分離に際し、絶縁層被覆単結晶半導体基板１０７の内部には既に劈開面１１２が形成されており、また、微細な荒れを有する第２の保持用トレイ５００と絶縁層被覆単結晶半導体基板１０７の第１の面はファンデルワールス力で接合されている。このため、微細な荒れを有する第２の保持用トレイ５００を分離することで、複数枚の絶縁層被覆単結晶半導体基板１０７を同時に分離することができる（図５（Ｃ）参照。）。
【０１１８】
なお、微細な荒れを有する第２の保持用トレイ５００と絶縁層被覆単結晶半導体基板１０７の第１の面がファンデルワールス力で接合されており、絶縁層被覆単結晶半導体基板１０７が分離方向以外へ動くことを抑制できるため、分離の際、絶縁層被覆単結晶半導体基板１０７のズレに起因する単結晶半導体層１１４への損傷を抑制することができる。
【０１１９】
また、絶縁層被覆単結晶半導体基板は、微細な荒れを有する第２の保持用トレイに貼り合わされた位置を保っており、分離後にベース基板から分離された絶縁層被覆単結晶半導体基板１０７の第２の面を加工することで、単結晶半導体基板の再利用時に、微細な荒れを有する第２の保持用トレイへの単結晶半導体基板貼り合わせ工程を削減することができる。
【０１２０】
さらに、単結晶半導体基板は常に微細な荒れを有する第２の保持用トレイに貼り合わせられている状態で使用できるため、再利用により単結晶半導体基板の板厚が薄くなっても、取り扱いが容易となる。
【０１２１】
以上の工程により、単結晶半導体層１１４が絶縁層１０６を介してベース基板２００に転載された半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮でき、かつ分離に際して絶縁層被覆単結晶半導体基板のズレを抑制することができるため、高性能で信頼性の高い半導体基板を効率よく作製することができる。
【０１２２】
（実施の形態４）
本実施の形態では、薄型で高性能な半導体素子を有する半導体集積回路を実装し、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図６及び図７を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１２３】
図６（Ａ）は、ベース基板２００上に絶縁層１０６、単結晶半導体層１１４が形成されている。図６（Ａ）は、図２（Ｅ）の半導体基板２０２の一部と対応している。なお、本実施の形態では実施の形態１で説明した図２（Ｅ）の半導体基板２０２の一部を適用する例を示すが、本明細書で示すその他の方法を適用した半導体基板を用いてもよい。
【０１２４】
単結晶半導体層１１４は、分離した単結晶半導体基板と同じ導電型を有する。単結晶半導体層１１４の導電型は一導電型を付与する不純物元素によって決まる。そのしきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加してもよい。なお、不純物元素のドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２から１×１０１４ｉｏｎｓ／ｃｍ２程度で行えば良い。
【０１２５】
単結晶半導体層１１４上に第１のフォトマスクを用いてレジストマスクを形成し、単結晶半導体層１１４をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１２０５、１２０６を形成する（図６（Ｂ）参照。）。
【０１２６】
図示されていない単結晶半導体層上の酸化膜を除去し、単結晶半導体層１２０５、１２０６を覆うゲート絶縁層１２０７を形成する。本実施の形態における単結晶半導体層１２０５、１２０６は平坦性が高いため、単結晶半導体層１２０５、１２０６上に形成されるゲート絶縁層１２０７が薄膜のゲート絶縁層であっても欠陥を生じることなく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。また、ゲート絶縁層１２０７の薄膜化は、トランジスタを低電圧で高速に動作させる効果がある。
【０１２７】
ゲート絶縁層１２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層１２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１２８】
例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷの電力を電極に印加し、マイクロ波（２．４５ＧＨｚ）により生成したプラズマを用いて、単結晶半導体層１２０５、１２０６の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を電極に印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２９】
また、ゲート絶縁層１２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層１２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１３０】
次いで、ゲート絶縁層１２０７上にゲート電極層１２０８及びゲート電極層１２０９を形成する（図６（Ｃ）参照。）。ゲート電極層１２０８、１２０９となる導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層１２０８、１２０９に用いる導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を含む膜で形成すればよい。また、ゲート電極層１２０８、１２０９に用いる導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金膜を用いてもよい。導電膜上に第２のフォトマスクを用いてレジストマスクを形成し、ゲート電極層１２０８及びゲート電極層１２０９を形成する。
【０１３１】
次いで、第３のフォトマスクを用いて単結晶半導体層１２０６を覆うマスク１２１１を形成する。マスク１２１１及びゲート電極層１２０８をマスクとして、ｎ型を付与する不純物元素１２１０を添加し、第一のｎ型不純物領域１２１２ａ、１２１２ｂを形成する（図６（Ｄ）参照。）。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。本実施の形態では、第一のｎ型不純物領域１２１２ａ、１２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。不純物の添加後にマスク１２１１を除去する。
【０１３２】
次に、第４のフォトマスクを用いて単結晶半導体層１２０５を覆うマスク１２１４を形成する。マスク１２１４、ゲート電極層１２０９をマスクとしてｐ型を付与する不純物元素１２１３を添加し、第一のｐ型不純物領域１２１５ａ、１２１５ｂを形成する（図６（Ｅ）参照。）。本実施の形態では、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。第一のｐ型不純物領域１２１５ａ、１２１５ｂに、ｐ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。不純物の添加後にマスク１２１４を除去する。
【０１３３】
マスク１２１４を除去し、ゲート電極層１２０８、１２０９の側面にサイドウォール構造の側壁絶縁層１２１６ａ乃至１２１６ｄ、並びにゲート絶縁層１２３３ａ、１２３３ｂを形成する（図７（Ａ）参照。）。側壁絶縁層１２１６ａ乃至１２１６ｄは、ゲート電極層１２０８、１２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層１２０８、１２０９の側壁に自己整合的に形成すればよい。
【０１３４】
ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが望ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層１２３３ａ、１２３３ｂはゲート電極層１２０８、１２０９、及び側壁絶縁層１２１６ａ乃至１２１６ｄをマスクとしてゲート絶縁層１２０７をエッチングして形成することができる。
【０１３５】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層１２１６ａ乃至１２１６ｄを形成してもよい。このようにゲート電極層を保護することによって、絶縁層をエッチングする際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。
【０１３６】
絶縁層のエッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３７】
次に第５のフォトマスクを用いて単結晶半導体層１２０６を覆うマスク１２１８を形成する。マスク１２１８、ゲート電極層１２０８、側壁絶縁層１２１６ａ、１２１６ｂをマスクとしてｎ型を付与する不純物元素１２１７を添加し、第２のｎ型不純物領域１２１９ａ、１２１９ｂ、第３のｎ型不純物領域１２２０ａ、１２２０ｂを形成する。
本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、不純物元素を含むドーピングガスとしてＰＨ３を用いる。
本実施の形態では、第２のｎ型不純物領域１２１９ａ、１２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。
本実施の形態では、第３のｎ型不純物領域１２２０ａ、１２２０ｂは、側壁絶縁層１２１６ａ、１２１６ｂにより、自己整合的に第２のｎ型不純物領域１２１９ａ、１２１９ｂより低濃度となるように形成する。
また、単結晶半導体層１２０５にチャネル形成領域１２２１が形成される（図７（Ｂ）参照。）。
【０１３８】
第２のｎ型不純物領域１２１９ａ、１２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域１２２０ａ、１２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１２２０ａ、１２２０ｂはゲート電極層１２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することができる。
【０１３９】
マスク１２１８を除去し、第６のフォトマスクを用いて単結晶半導体層１２０５を覆うマスク１２２３を形成する。マスク１２２３、ゲート電極層１２０９、側壁絶縁層１２１６ｃ、１２１６ｄをマスクとして、ｐ型を付与する不純物元素１２２２を添加し、第２のｐ型不純物領域１２２４ａ、１２２４ｂ、第３のｐ型不純物領域１２２５ａ、１２２５ｂを形成する。
本実施の形態では、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
本実施の形態では、第２のｐ型不純物領域１２２４ａ、１２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。
本実施の形態では、第３のｐ型不純物領域１２２５ａ、１２２５ｂは、側壁絶縁層１２１６ｃ、１２１６ｄにより、自己整合的に第２のｐ型不純物領域１２２４ａ、１２２４ｂより低濃度となるように形成する。また、単結晶半導体層１２０６にチャネル形成領域１２２６が形成される（図７（Ｃ）参照。）。
【０１４０】
第２のｐ型不純物領域１２２４ａ、１２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域１２２５ａ、１２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域１２２５ａ、１２２５ｂはゲート電極層１２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することができる。
【０１４１】
マスク１２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザー光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
【０１４２】
次に、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜１２２７と、絶縁層１２２８との積層構造とする。絶縁膜１２２７と絶縁層１２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１４３】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０℃で１時間加熱処理を行う。
【０１４４】
絶縁膜１２２７、絶縁層１２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。
【０１４５】
絶縁膜１２２７、絶縁層１２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１２２７、絶縁層１２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１４６】
次に、第７のフォトマスクを用いてレジストからなるマスクを形成し、当該レジストマスクを用いて絶縁膜１２２７、絶縁層１２２８にソース領域又はドレイン領域である第２のｎ型不純物領域１２１９ａ、１２１９ｂ、第２のｐ型不純物領域１２２４ａ、１２２４ｂに達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜１２２７、絶縁層１２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域１２１９ａ、１２１９ｂ、第２のｐ型不純物領域１２２４ａ、１２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１４７】
開口を覆うように導電膜を形成し、第８のフォトマスクを用いてレジストマスクを形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層１２２９ａ、１２２９ｂ、１２３０ａ、１２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０１４８】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタであるトランジスタ１２３１及びｐチャネル型薄膜トランジスタであるトランジスタ１２３２を含む半導体装置を作製することができる（図７（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、トランジスタ１２３１とトランジスタ１２３２とは電気的に接続している。
【０１４９】
なお、本実施の形態で作製したトランジスタは本実施の形態に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１５０】
以上のように、単結晶半導体基板よりベース基板に転載された単結晶半導体層を有する半導体基板を用いるため、トランジスタに結晶性の極めて高い単結晶半導体層を使用することができる。
【０１５１】
また、本願に示すファンデルワールス力を使用した基板の固定方法を用いることで、半導体基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく半導体基板を作製することができるため、該半導体基板を使用する事により、薄型で高性能な半導体素子を有する半導体装置を安価にて作製することができる。
【０１５２】
さらに、本願に示すファンデルワールス力を使用した基板の固定方法を用いることにより、イオンドーピング処理に起因した基板間バラツキを低減することができるため、薄型で高性能な半導体素子を有する半導体装置を歩留まり良く作製することができる。
【０１５３】
なお、本実施の形態は、実施の形態１乃至３と適宜組み合わせることができる。
【０１５４】
（実施の形態５）
実施の形態４で例示したファンデルワールス力を使用した基板の固定方法を用いて作製された半導体装置を様々な電子機器に実施できる。
【０１５５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図８に示す。
【０１５６】
また、マイクロプロセッサ、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置などにも本発明を適用することができる。
【０１５７】
図８（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
【０１５８】
図８（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
【０１５９】
図８（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯電話機を提供することができる。
【０１６０】
図８（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
【０１６１】
図８（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
【０１６２】
このように、実施の形態４で例示したファンデルワールス力を使用した基板の固定方法を適用して作製された半導体装置を適用した電子機器は、製造コストが安価であり、かつ高い歩留まりにて作製することができる。
【符号の説明】
【０１６３】
１００    保持用トレイ
１０１    微細な荒れを有する保持用トレイ
１０４    単結晶半導体基板
１０６    絶縁層
１０７    絶縁層被覆単結晶半導体基板
１０８    イオン照射
１１０    脆化層
１１２    劈開面
１１４    単結晶半導体層
２００    ベース基板
２０２    半導体基板
４００    貫通孔
４０２    貫通孔および微細な荒れを有する保持用トレイ
４０４    分離機構
５００    微細な荒れを有する第２の保持用トレイ
１２０５    単結晶半導体層
１２０６    単結晶半導体層
１２０７    ゲート絶縁層
１２０８    ゲート電極層
１２０９    ゲート電極層
１２１０    不純物元素
１２１１    マスク
１２１３    不純物元素
１２１４    マスク
１２１７    不純物元素
１２１８    マスク
１２２１    チャネル形成領域
１２２２    不純物元素
１２２３    マスク
１２２６    チャネル形成領域
１２２７    絶縁膜
１２２８    絶縁層
１２３１    トランジスタ
１２３２    トランジスタ
９１０１    本体
９１０２    表示部
９２０１    本体
９２０２    表示部
９３０１    本体
９３０２    表示部
９４０１    本体
９４０２    表示部
９７０１    表示部
９７０２    表示部
１２１２ａ    ｎ型不純物領域
１２１５ａ    ｐ型不純物領域
１２１５ｂ    ｐ型不純物領域
１２１６ａ    側壁絶縁層
１２１６ｃ    側壁絶縁層
１２１９ａ    ｎ型不純物領域
１２１９ｂ    ｎ型不純物領域
１２２０ａ    ｎ型不純物領域
１２２４ａ    ｐ型不純物領域
１２２５ａ    ｐ型不純物領域
１２２９ａ    配線層
１２３３ａ    ゲート絶縁層
【図１】
2011249789.tif 000003
【図２】
2011249789.tif 000004
【図３】
2011249789.tif 000005
【図４】
2011249789.tif 000006
【図５】
2011249789.tif 000007
【図６】
2011249789.tif 000008
【図７】
2011249789.tif 000009
【図８】
2011249789.tif 000010