(57)【要約】【課題】解決しようとする問題点は、時間に対し並列送信ではセル長を変える事無くアドレス信号を増やす事ができない点である。【解決手段】本発明のスイッチは、送信方向に対し縦にパラレル信号化し並べ、セルを１ｂｉｔ／ｓ長に小さくした上ＩＰｖ６アドレスをセル長を変える事無く送信でき且つ、時間に対し並列処理方式では、［図１−１］４２３ｂｉｔ／ｓの読込み時間が必要ですが［図１−２］の様にパラレル変換する事により、１ｂｉｔ／ｓで４２３ｂｉｔ／ｓが読込める非常に効率が良い上、通信帯域では、下り方向は１ノード最大Ｐｂｉｔ／ｓクラスの信号を受信でき上りは、２．４Ｇｂｐｓ／ｓの送信ができる上、通信性能は、［図３−６］の性能による１ノードが使用できるアドレス数×［図３−４］が１ノードに対し縦に繋ぐ数により帯域を無制限に向上できる利点がある。【選択図】図１
2011259401.tif 000002
【特許請求の範囲】
【請求項１】
セル信号をパラレル化し縦にしスライドさせ、ｂｉｔごとに信号を入出力する技術、トランシーバ性能及び縦がわセルを増やすことによる帯域調整を可能にする技術
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、セルをパラレル変換し縦並列交換及びセル交換においてアドレスの書換えを必要としない技術に関するものである。
【背景技術】
【０００２】  非同期通信に於いて、信号をセルの単位で送信方向に対し並列に送信しセルヘッタ内の交換に使用できる１６ｂｉｔのアドレスを使用し交換されている。
セルはパケットと比較し長さが短いので音声と画像のズレを最小限にし通信でき実用上十分であった。【０００３】  しかし、セルは１６ｂｉｔのアドレスしか使用できず、アドレスが足りない為ルータやスイッチで高速書換えを必要とする欠点があった。【０００４】アドレス数を増やす為には、具体的に図１のヘッタ部分を増やすかない上セル・アドレスが大きくなるとセルの特徴である小さいブロックで情報を送る事が出来ず音声と画像のズレが大きくなるなどの問題があった。【０００５】  この改善策として、図１セルに図２ＩＰｖ６アドレスを足し送信方向に対し縦にパラレル信号変換し並べセルを１ｂｉｔ／ｓ長に小さくし送信する、且つセル長を１ｂｉｔ／ｓで送受信できる上、図３ブロックをノードに対し増やす事により理論上無制限に通信帯域をあげることが出き従来の時間に対し並列通信では、ブロックごとに４２３ｂｉｔ／ｓの読込みが必要でしたが縦パラレルスライド交換により１ｂｉｔ／ｓで４２３ｂｉｔ／ｓの信号を受信でき、並列通信の様に遅廷問題をも図３を縦に複数並べる事により解決ＩＰｖ６アドレスを使用出きる様にした。
【発明の概要】
【発明が解決しようとする課題】
【０００８】  解決しようとする問題点は、時間に対し並列送信ではセル長を変える事無くアドレス信号を増やす事ができない点である。
【課題を解決するための手段】
【０００９】  本発明は、広帯域通信可能にするためセルをパラレル変換し縦スライド交換及びセル交換においてアドレスの書換えを必要としない最も主要な特徴とする。
【発明の効果】
【００１０】  本発明のスイッチは、送信方向に対し縦にパラレル信号化し並べ、セルを１ｂｉｔ／ｓ長に小さくした上ＩＰｖ６アドレスをセル長を変える事無く送信でき且つ、時間に対し並列処理方式では、［図１−１］４２３ｂｉｔ／ｓの読込み時間が必要ですが［図１−２］の様にパラレル変換する事により、１ｂｉｔ／ｓで４２３ｂｉｔ／ｓが読込める非常に効率が良い上、通信帯域では、下り方向は１ノード最大Ｐｂｉｔ／ｓクラスの信号を受信でき上りは、２．４Ｇｂｐｓ／ｓの送信ができる上、通信性能は、［図３−６］の性能による１ノードが使用できるアドレス数×［図３−４］が１ノードに対し縦に繋ぐ数により帯域を無制限に向上できる利点がある。
【図面の簡単な説明】
【００１１】
【図１】セルをパラレル変換した説明図である。
【図２】パラレル変換しＩＰｖ６ヘッダを取付けた説明図である。
【図３】パラレル交換システム・回路・実施方法を示した説明図である。
【図４】ＩＰｖ６認証回路を説明した実施方法を示した説明図である。
【図５】セル組立て回路構造を説明した実施方法を示した説明図である。
【図６】信号入力回路構造を説明した実施方法を示した説明図である。
【図７】１ｂｉｔ信号ＬＳＩ回路構造を説明した実施方法を示した説明図である。
【発明を実施するための形態】
【００１２】  信号処理に於いて、信号をパラレル変換し１ｂｉｓ／ｓで縦に並べスライド交換する事によりセルを１度に何万セルも送受信でき事を実現した。
【実施例１】
【００１３】  図１−１３−２は、本発明装置で信号をパラレル化し図２−３オリジナルセルを使用し図３−５ループ上に繋がれた図３−６が受信した信号を図３−７で他のループ信号と同期させ図３−８−９−１０を信号がスライドする事による交換方式である【００１４】  図４−７は、縦に並んでいるｂｉｔごとに図７取付けされ処理し図４−９は、７から来る信号をｂｉｔごとに１個の高速認証メモリで処理する。本発明の主体は信号を縦にパラレルに並べ交換する方式で、電子関係の説明は省略する。【００１５】  通信帯域計算式は、下記の数式１によって求まるということが数学的にすでにわかっている。下記の表に数式の各物理的、実用的な値の例を示す。
設定数値  送信帯域、１．２Ｇｂｐｓ／ｓ    受信帯域  Ｐｂｐｓ／ｓ【００１６】
【数１】
2011259401.tif 000003
【００１７】  上記の数式において、横の帯域×縦のセル数で通信帯域が表せる。【００１８】  このように信号をパラレル化し送信する事により非常に多くの信号を１ｂｉｔ／ｓで送受信でき時間に対し並列通信と比較し高速通信を可能で受信に於いては、ほぼ無制限に帯域を確保できる非常に効率の良い通信システムを実現できる効果がある。
【産業上の利用可能性】
【００２０】  広帯域ネットワーク、グリットコンピュータネット、スーパコンなど高速で大容量情報を双方向通信で処理するには不可欠な用途にも適用できる。
【符号の説明】
【００２１】１      セル
１３    パラレル変換装置
２      パラレル変換セル
３      パラレル変換セルにＩＰｖ６ヘッダを取付けたオリジナルセル
１６    本体
４      交換回路図
５      ループ上に繋がれた光ファイバ
６      光トランシーバ
７      信号補正装置
８      ＩＰｖ６信号入出力ＬＳＩ
９      認証ＬＳＩ
１０    セル信号入出力ＬＳＩ
１１    パラレル信号セル変換ＬＳＩ
１２    セル組立て送受信ＬＳＩ
１４    ノード終端装置
１５    ユーザー端末装置
１７    ホストコンピュータ
【図１】
2011259401.tif 000004
【図２】
2011259401.tif 000005
【図３】
2011259401.tif 000006
【図４】
2011259401.tif 000007
【図５】
2011259401.tif 000008
【図６】
2011259401.tif 000009
【図７】
2011259401.tif 000010
【図８】
2011259401.tif 000011
【手続補正書】
【提出日】平成22年8月7日(2010.8.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【図１】セルをパラレル変換した説明図である。
【図２】パラレル変換しＩＰｖ６ヘッダを取付けた説明図である。
【図３】パラレル交換システム・回路・実施方法を示した説明図である。
【図４】ＩＰｖ６認証回路を説明した実施方法を示した説明図である。
【図５】セル組立て回路構造を説明した実施方法を示した説明図である。
【図６】信号入力回路構造を説明した実施方法を示した説明図である。
【図７】１ｂｉｔ信号ＬＳＩ回路構造を説明した実施方法を示した説明図である。
【図８】ネットワークの接続イメージ