(57)【要約】【課題】低コストで応答速度の高速化を図れ、且つ、信頼性の高いデジタル出力回路を提供する。【解決手段】マイコン１０の出力ポートＴ１からの出力信号を負荷Ｌ側に伝達する汎用のフォトカプラＰＣ５と、負荷ＬにフォトカプラＰＣ５からの出力信号を伝達するトランジスタＴＲ１３とを備え、フォトカプラＰＣ５の発光ダイオードＬＤ６が電源ＶＣＣと出力ポートＴ１間に接続され、フォトカプラＰＣ５のフォトトランジスタＰＴ８のコレクタ端子が電源端子Ｔ３に抵抗Ｒ３を介して接続されて、エミッタ端子がトランジスタＴＲ１３のベース端子に接続されており、トランジスタＴＲ１３のベース端子とエミッタ端子間に抵抗Ｒ２が接続され、トランジスタＴＲ１３のエミッタ端子が共通端子Ｔ５に接続され、コレクタ端子が出力端子Ｔ４に接続されており、フォトトランジスタＰＴ８のコレクタ端子と共通端子Ｔ５間に接続されたコンデンサＣ１を設けてある。【選択図】図１
2011113225.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータの出力ポートから出力されるデジタルの電圧信号よりなる出力信号を負荷側に伝達する信号伝達素子であって、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラと、フォトカプラのフォトトランジスタのスイッチング動作に連動して、負荷にフォトトランジスタからの出力信号を伝達するバイポーラ型でｎｐｎ型のトランジスタとを備え、フォトカプラの発光ダイオードのアノード端子を第１の電源のプラス側に接続するとともに、カソード端子を出力ポートに接続して用い、フォトカプラのフォトトランジスタのコレクタ端子が、第２の電源のプラス側を接続する電源端子に第１の抵抗を介して接続され、フォトトランジスタのエミッタ端子がトランジスタのベース端子に接続され、トランジスタのベース端子とエミッタ端子との間に第２の抵抗が接続されており、トランジスタのエミッタ端子が、第２の電源のマイナス側を接続する共通端子に接続されてなり、トランジスタのコレクタ端子が、負荷にトランジスタからの出力信号を出力する出力端子に接続され、出力端子と共通端子との間に負荷と負荷用の電源との直列回路を接続して用い、フォトトランジスタのコレクタ端子と共通端子との間に接続されたコンデンサを設けてなることを特徴とするデジタル出力回路。
【請求項２】
マイクロコンピュータの出力ポートから出力されるデジタルの電圧信号よりなる出力信号を負荷側に伝達する信号伝達素子であって、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラと、フォトカプラのフォトトランジスタのスイッチング動作に連動して、負荷にフォトトランジスタからの出力信号を伝達するバイポーラ型のｐｎｐ型のトランジスタとを備え、フォトカプラの発光ダイオードのアノード端子を第１の電源のプラス側に接続するとともに、カソード端子を出力ポートに接続して用い、フォトカプラのフォトトランジスタのエミッタ端子が、第２の電源のマイナス側を接続する電源端子に第１の抵抗を介して接続され、フォトトランジスタのコレクタ端子がトランジスタのベース端子に接続され、トランジスタのベース端子とエミッタ端子との間に第２の抵抗が接続されており、トランジスタのエミッタ端子が、第２の電源のプラス側を接続する共通端子に接続されてなり、トランジスタのコレクタ端子が、負荷にトランジスタからの出力信号を出力する出力端子に接続され、出力端子と共通端子との間に負荷と負荷用の電源との直列回路を接続して用い、フォトトランジスタのエミッタ端子と共通端子との間に接続されたコンデンサを設けてなることを特徴とするデジタル出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプログラマブルロジックコントローラ（以下、ＰＬＣと略称する）などに使用されるデジタル出力回路に関するものである。
【背景技術】
【０００２】
一般に、ＰＬＣは、各種の外部機器の制御に広く用いられており、近年、制御対象となる外部機器の構成が複雑化しているので、入力信号および出力信号を高速に処理することが要求されている。
【０００３】
このようなＰＬＣの汎用ユニットとして、例えば、図３に示すように、制御対象となる外部機器が接続される外部コネクタ１５’と、シーケンスプログラムを実行するＣＰＵを具備したＣＰＵユニットが接続される接続コネクタ１６’と、上記ＣＰＵが実行したシーケンスプログラムに基づいて制御対象となる外部機器のシーケンス制御を行うプログラマブルロジックデバイス（以下、ＰＬＤと略称する）１７’と、汎用ユニットの動作状態を表示する複数の発光ダイオードなどで構成される表示部１８’と、外部コネクタ１５’とＰＬＤ１７’との間に設けられ、両者の間を電気的に絶縁した状態で入力信号および出力信号を伝達する複数のフォトカプラにより構成される絶縁部１９’と、ＰＬＤ１７’の動作状態を設定する設定スイッチ２０’と、ＰＬＤ１７’、表示部１８’、絶縁部１９’などへ電力を供給する電源部２１’とを備えたものが知られている（特許文献１参照）。なお、ＰＬＤ１７’には、制御対象となる外部機器からの入力信号を検知したり、外部機器へ出力信号を出力するマイクロコンピュータ（以下、マイコンと略称する）などが設けられている。
【０００４】
ところで、図３に示した構成のＰＬＣの汎用ユニットでは、デジタル出力回路およびデジタル入力回路として機能する絶縁部１９’のフォトカプラとして、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラに比べて、高速応答が可能なフォトカプラを使用することで、ＰＬＤ１７’から出力される出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）が高速で繰り返される場合にも対応することができるが、汎用のフォトカプラを使用した場合と比べると部品コストが高くなり、デジタル出力回路およびデジタル入力回路の低コスト化が難しい。
【０００５】
これに対して、汎用のフォトカプラを用いたデジタル出力回路として、例えば、図４に示すように、負荷である出力機器（外部機器）Ｌ１への出力信号を処理するＰＬＣの内部回路１１に接続された汎用のフォトカプラの発光ダイオードＬＤ６と、発光ダイオードＬＤ６の点滅によりオン・オフする汎用のフォトカプラのフォトトランジスタＰＴ８と、フォトトランジスタＰＴ８から出力される出力信号を出力機器Ｌ１に伝達するトランジスタＴＲ１３とを備えたものが知られている（特許文献２参照）。なお、上述のフォトカプラは発光ダイオードＬＤ６と、発光ダイオードＬＤ６に対向したフォトトランジスタＰＴ８とが１つのパッケージ内に配置されている。
【０００６】
上述のデジタル出力回路は、フォトトランジスタＰＴ８のコレクタ端子が、電源Ｖ１のプラス側に接続された電源端子Ｔ３に接続され、エミッタ端子が、抵抗Ｒ４と抵抗Ｒ２との直列回路を介して、電源Ｖ１のマイナス側に接続された共通端子Ｔ５に接続されている。また、フォトトランジスタＰＴ８のエミッタ端子に接続された抵抗Ｒ４と抵抗Ｒ２との接続点が、トランジスタＴＲ１３のベース端子に接続され、トランジスタＴＲ１３のコレクタ端子が出力機器Ｌ１に出力信号を出力する出力端子Ｔ４に接続され、エミッタ端子が抵抗Ｒ２と共通端子Ｔ５との接続点に接続されている。また、出力端子Ｔ４と共通端子Ｔ５との間に出力機器Ｌ１と電源Ｖ１との直列回路が接続されており、出力機器Ｌ１と電源Ｖ１のプラス側との接続点が電源端子Ｔ３に接続されている。
【０００７】
以下、図４に示した回路構成のデジタル出力回路の動作について説明する。
【０００８】
例えば、内部回路１１から出力された出力信号の電圧レベルがローレベルからハイレベルに変化すると、上記フォトカプラの発光ダイオードＬＤ６に電流Ｉ１が流れて、発光ダイオードＬＤ６が点灯し、フォトトランジスタＰＴ８がオンして（つまり、オン状態となり）、抵抗Ｒ４と抵抗Ｒ２との接続点の電位で、トランジスタＴＲ１３のベース・エミッタ間がバイアスされ、トランジスタＴＲ１３がオン状態となり、電源Ｖ１から出力機器Ｌ１に電流Ｉ２が流れる。
【０００９】
一方、内部回路１１から出力された出力信号の電圧レベルがハイレベルからローレベルに変化すると、上記フォトカプラの発光ダイオードＬＤ６に電流Ｉ１が流れなくなって、発光ダイオードＬＤ６が消灯し、フォトトランジスタＰＴ８がオフして（つまり、オフ状態となり）、トランジスタＴＲ１３のベース・エミッタ間がバイアスされなくなり、トランジスタＴＲ１３もオフ状態となって、電源Ｖ１から出力機器Ｌ１に電流Ｉ２が流れなくなる。
【００１０】
また、汎用のフォトカプラを用いた他のデジタル出力回路として、例えば、図５に示すように、電源（マイコン１０の制御電源）ＶＣＣのプラス側とＰＬＣに備えられたマイコン１０の出力ポートＴ１との間に接続された汎用のフォトカプラＰＣ５の発光ダイオードＬＤ６と、発光ダイオードＬＤ６の点滅によりオン・オフする汎用のフォトカプラＰＣ５のフォトトランジスタＰＴ８と、フォトトランジスタＰＴ８から出力される出力信号を負荷Ｌに伝達するトランジスタＴＲ１３とを備えたものが提案されている。なお、上述のフォトカプラＰＣ５は発光ダイオードＬＤ６と、発光ダイオードＬＤ６に対向したフォトトランジスタＰＴ８とが１つのパッケージ内に配置されている。
【００１１】
上述のデジタル出力回路は、フォトカプラＰＣ５の発光ダイオードＬＤ６のアノード端子が電源ＶＣＣのプラス側に接続され、発光ダイオードＬＤ６のカソード端子が抵抗Ｒ１を介してマイコン１０の出力ポートＴ１に接続されている。また、フォトカプラＰＣ５のフォトトランジスタＰＴ８のコレクタ端子が、トランジスタＴＲ１３のベースバイアス用の抵抗Ｒ３を介して、電源Ｖ１のプラス側に接続された電源端子Ｔ３に接続され、フォトトランジスタＰＴ８のエミッタ端子が、トランジスタＴＲ１３のベース端子に接続されて、トランジスタＴＲ１３のベース端子とエミッタ端子との間に抵抗Ｒ２が接続されている。また、トランジスタＴＲ１３のコレクタ端子が、負荷Ｌに出力信号を出力する出力端子Ｔ４に接続され、エミッタ端子が、電源Ｖ１のマイナス側に接続された共通端子Ｔ５に接続されている。また、出力端子Ｔ４と共通端子Ｔ５との間に、負荷Ｌと負荷用の電源Ｖ２との直列回路が接続されている。
【００１２】
以下、図５に示した回路構成のデジタル出力回路の動作について説明する。
【００１３】
例えば、マイコン１０から出力された出力信号の電圧レベルがハイレベルからローレベル（マイコン１０の出力ポートＴ１の電圧レベルがローレベルでアクティブ状態）に変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れて、発光ダイオードＬＤ６が点灯し、フォトトランジスタＰＴ８がオンして（つまり、オン状態となり）、フォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ２との接続点の電位で、トランジスタＴＲ１３のベース・エミッタ間がバイアスされ、トランジスタＴＲ１３がオン状態となり、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れる。
【００１４】
一方、マイコン１０から出力された出力信号の電圧レベルがローレベルからハイレベルに変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れなくなって、発光ダイオードＬＤ６が消灯し、フォトトランジスタＰＴ８がオフして（つまり、オフ状態となり）、トランジスタＴＲ１３のベース・エミッタ間がバイアスされなくなり、トランジスタＴＲ１３もオフ状態となるので、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れなくなる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−２２２００３号公報
【特許文献２】特開２０００−２２４０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところが、図４および図５に示した回路構成のデジタル出力回路では、フォトトランジスタＰＴ８がオンした際に、フォトトランジスタＰＴ８が飽和状態となってしまうため、フォトトランジスタＰＴ８がオン状態からオフ状態に切り替わる際に、フォトトランジスタＰＴ８のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８のミラー効果に起因して応答遅れが発生する。このため、マイコン１０から出力される出力信号の電圧レベルの変化が高速で繰り返されるような場合（高速パルス出力の場合）に、上記ＰＬＣからの出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることは難しくなってしまう。そこで、高速パルス出力にも対応できるように、汎用のフォトカプラに比べて高速応答が可能なフォトカプラを用いることが考えられるが、回路の低コスト化を図ることが困難であった。
【００１７】
また、汎用のフォトカプラを用いながら高速応答を可能とするために、図６に示すように、図５で示した回路構成のデジタル出力回路において、トランジスタＴＲ１３のベースバイアス用の抵抗Ｒ３（図５参照）を取り除き、フォトトランジスタＰＴ８のコレクタ端子に電源Ｖ１を直接接続することが考えられる。この図６に示した回路構成のデジタル出力回路では、フォトトランジスタＰＴ８のコレクタ端子の電位がフォトトランジスタＰＴ８に供給される電源Ｖ１の電圧レベルで固定される一方で、フォトトランジスタＰＴ８のエミッタ端子が、トランジスタＴＲ１３のベース端子に接続されているので、フォトトランジスタＰＴ８がオン状態の時、フォトトランジスタＰＴ８のエミッタ端子の電位も固定される。その結果、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧が０Ｖとならないため、フォトトランジスタＰＴ８が飽和状態とならない。さらに、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧の変化幅が小さいため、フォトトランジスタＰＴ８のミラー効果がほとんど生じない。したがって、フォトトランジスタＰＴ８が飽和状態とならず、且つ、コレクタ・エミッタ間電圧がほとんど変化しない範囲でスイッチング動作が可能となるため、フォトトランジスタＰＴ８をオン状態からオフ状態にした際の蓄積時間とミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５を用いて、マイコン１０からの高速パルス出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることが可能となり、デジタル出力回路における回路部品の数を少なくできるという効果もある。
【００１８】
しかしながら、図６に示した回路構成のデジタル出力回路では、トランジスタＴＲ１３のベースバイアス用の抵抗Ｒ３（図５参照）がないので、フォトトランジスタＰＴ８に供給される電源Ｖ１の電圧レベルが高い場合、フォトカプラＰＣ５の発熱量が多くなり、過熱でフォトカプラＰＣ５が壊れたり、フォトカプラＰＣ５の特性（例えば、電流伝達比など）が低下する恐れがあり、信頼性が低下することがある。これに対して、図５に示した回路構成のデジタル出力回路のように、フォトトランジスタＰＴ８のコレクタ端子と電源端子Ｔ３との間に抵抗Ｒ３を追加すれば発熱を分散させることが可能となる。
【００１９】
しかし、図５に示した回路構成のデジタル出力回路では、上述のようにフォトトランジスタＰＴ８がオン状態とオフ状態の間で切り替わる際に、フォトトランジスタＰＴ８のコレクタ端子の電位が変動してしまうため、フォトトランジスタＰＴ８にミラー効果が発生し、フォトトランジスタＰＴ８をオン状態からオフ状態にした際の応答時間が長くなってしまう。
【００２０】
本発明は上記の事由に鑑みて為されたものであり、その目的は、低コストで応答速度の高速化を図れ、且つ、信頼性の高いデジタル出力回路を提供することにある。
【課題を解決するための手段】
【００２１】
請求項１の発明は、マイクロコンピュータの出力ポートから出力されるデジタルの電圧信号よりなる出力信号を負荷側に伝達する信号伝達素子であって、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラと、フォトカプラのフォトトランジスタのスイッチング動作に連動して、負荷にフォトトランジスタからの出力信号を伝達するバイポーラ型でｎｐｎ型のトランジスタとを備え、フォトカプラの発光ダイオードのアノード端子を第１の電源のプラス側に接続するとともに、カソード端子を出力ポートに接続して用い、フォトカプラのフォトトランジスタのコレクタ端子が、第２の電源のプラス側を接続する電源端子に第１の抵抗を介して接続され、フォトトランジスタのエミッタ端子がトランジスタのベース端子に接続され、トランジスタのベース端子とエミッタ端子との間に第２の抵抗が接続されており、トランジスタのエミッタ端子が、第２の電源のマイナス側を接続する共通端子に接続されてなり、トランジスタのコレクタ端子が、負荷にトランジスタからの出力信号を出力する出力端子に接続され、出力端子と共通端子との間に負荷と負荷用の電源との直列回路を接続して用い、フォトトランジスタのコレクタ端子と共通端子との間に接続されたコンデンサを設けてなることを特徴とする。
【００２２】
この発明によれば、フォトカプラのフォトトランジスタのコレクタ端子と共通端子との間にコンデンサを設けてなることにより、フォトトランジスタがオン状態とオフ状態の間で切り替わる際、例えば、マイクロコンピュータの出力ポートからの出力信号が高速パルスの出力信号の場合、コンデンサの平滑作用によって、フォトトランジスタのコレクタ端子の電位をほぼ一定に保つため、フォトトランジスタのコレクタ・エミッタ間電圧が変動しないので、フォトトランジスタがオン状態の時に飽和状態とならず、且つ、フォトトランジスタのコレクタ・エミッタ間電圧がほとんど変化しない範囲でバイポーラ型でｎｐｎ型のトランジスタをスイッチング動作させることが可能となるため、フォトトランジスタをオン状態からオフ状態にした際のフォトトランジスタのベース・エミッタ間容量の蓄積時間およびフォトトランジスタのミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを用いて、マイクロコンピュータからの高速パルス出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることが可能となるから、コンデンサのような汎用の安価な回路部品の追加で応答速度の高速化を図れ（低コストで応答速度の高速化を図れ）、且つ、信頼性の高いデジタル出力回路を構成することができる。
【００２３】
請求項２の発明は、マイクロコンピュータの出力ポートから出力されるデジタルの電圧信号よりなる出力信号を負荷側に伝達する信号伝達素子であって、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラと、フォトカプラのフォトトランジスタのスイッチング動作に連動して、負荷にフォトトランジスタからの出力信号を伝達するバイポーラ型でｐｎｐ型のトランジスタとを備え、フォトカプラの発光ダイオードのアノード端子を第１の電源のプラス側に接続するとともに、カソード端子を出力ポートに接続して用い、フォトカプラのフォトトランジスタのエミッタ端子が、第２の電源のマイナス側を接続する電源端子に第１の抵抗を介して接続され、フォトトランジスタのコレクタ端子がトランジスタのベース端子に接続され、トランジスタのベース端子とエミッタ端子との間に第２の抵抗が接続されており、トランジスタのエミッタ端子が、第２の電源のプラス側を接続する共通端子に接続されてなり、トランジスタのコレクタ端子が、負荷にトランジスタからの出力信号を出力する出力端子に接続され、出力端子と共通端子との間に負荷と負荷用の電源との直列回路を接続して用い、フォトトランジスタのエミッタ端子と共通端子との間に接続されたコンデンサを設けてなることを特徴とする。
【００２４】
この発明によれば、フォトカプラのフォトトランジスタのエミッタ端子と共通端子との間にコンデンサを設けてなることにより、フォトトランジスタがオン状態とオフ状態の間で切り替わる際、例えば、マイクロコンピュータの出力ポートからの出力信号が高速パルスの出力信号の場合、コンデンサの平滑作用によって、フォトトランジスタのエミッタ端子の電位をほぼ一定に保つため、フォトトランジスタのコレクタ・エミッタ間電圧が変動しないので、フォトトランジスタがオン状態の時に飽和状態とならず、且つ、フォトトランジスタのコレクタ・エミッタ間電圧がほとんど変化しない範囲でバイポーラ型でｐｎｐ型のトランジスタをスイッチング動作させることが可能となるため、フォトトランジスタをオン状態からオフ状態にした際のフォトトランジスタのベース・エミッタ間容量の蓄積時間およびフォトトランジスタのミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを用いて、マイクロコンピュータからの高速パルス出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることが可能となるから、コンデンサのような汎用の安価な回路部品の追加で応答速度の高速化を図れ（低コストで応答速度の高速化を図れ）、且つ、信頼性の高いデジタル出力回路を構成することができる。
【発明の効果】
【００２５】
請求項１の発明では、低コストで応答速度の高速化を図れ、且つ、信頼性の高いデジタル出力回路を提供することができるという効果がある。
【図面の簡単な説明】
【００２６】
【図１】実施形態１のデジタル出力回路を示す回路図である。
【図２】実施形態２のデジタル出力回路の他の構成例を示す回路図である。
【図３】従来例を示すＰＬＣの汎用ユニットのブロック図である。
【図４】他の従来例を示すデジタル出力回路の回路図である。
【図５】別の従来例を示すデジタル出力回路の回路図である。
【図６】さらに別の従来例を示すデジタル出力回路の回路図である。
【発明を実施するための形態】
【００２７】
（実施形態１）
本実施形態のデジタル出力回路は、例えば、プログラマブルロジックコントローラ（以下、ＰＬＣと略称する）などで使用されるものであり、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを信号伝達素子として用いている。上述のデジタル出力回路は、図１に示すように、ＰＬＣのマイクロコンピュータ（以下、マイコンと略称する）１０からのデジタルの電圧信号よりなる出力信号を負荷Ｌ側に伝達する信号伝達素子であって、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５と、フォトカプラＰＣ５のフォトトランジスタＰＴ８のスイッチング動作に連動して、負荷ＬにフォトトランジスタＰＴ８からの出力信号を伝達する汎用のバイポーラ型のトランジスタＴＲ１３とを備え、フォトトランジスタＰＴ８のコレクタ端子と電源Ｖ１のマイナス側に接続された共通端子Ｔ５との間にフォトトランジスタＰＴ８のコレクタ端子における電位の変動を平滑にするコンデンサＣ１（例えば、アルミニウム電解コンデンサ、積層セラミックコンデンサなど）が設けられている。なお、マイコン１０は、負荷Ｌへの出力信号を出力する出力ポートＴ１を備えている。また、上述のフォトカプラＰＣ５は、発光素子である発光ダイオードＬＤ６と、発光ダイオードＬＤ６に対向した受光素子であるフォトトランジスタＰＴ８とが１つのパッケージ（例えば、樹脂パッケージなど）内に配置されており、両者の間を電気的に絶縁した状態で出力信号を伝達する。
【００２８】
上述のデジタル出力回路は、フォトカプラＰＣ５の発光ダイオードＬＤ６のアノード端子を電源ＶＣＣのプラス側に接続するとともに、カソード端子をマイコン１０の出力ポートＴ１に抵抗Ｒ１を介して接続している。フォトカプラＰＣ５のフォトトランジスタＰＴ８のコレクタ端子が、電源Ｖ１のプラス側を接続する電源端子Ｔ３に、ｎｐｎ型であるトランジスタＴＲ１３のベースバイアス用の抵抗Ｒ３を介して接続され、フォトトランジスタＰＴ８のコレクタ端子と、共通端子Ｔ５との間にコンデンサＣ１が接続されている。また、フォトトランジスタＰＴ８のエミッタ端子が、トランジスタＴＲ１３のベース端子に接続され、トランジスタＴＲ１３のベース端子とエミッタ端子との間に抵抗Ｒ２が接続されており、トランジスタＴＲ１３のコレクタ端子が、負荷ＬにトランジスタＴＲ１３からの出力信号を出力する出力端子Ｔ４に接続され、トランジスタＴＲ１３のエミッタ端子が、共通端子Ｔ５に接続されている。また、出力端子Ｔ４と共通端子Ｔ５との間に、負荷Ｌと負荷用の電源Ｖ２との直列回路が接続されている。なお、本実施形態では、電源ＶＣＣが第１の電源を構成し、電源Ｖ１が第２の電源を構成しており、抵抗Ｒ３が第１の抵抗を構成し、抵抗Ｒ２が第２の抵抗を構成している。
【００２９】
以下、本実施形態のデジタル出力回路の動作について説明する。
【００３０】
例えば、マイコン１０の出力ポートＴ１から出力される出力信号の電圧レベルがハイレベルからローレベル（マイコン１０の出力ポートＴ１の電圧レベルがローレベルでアクティブ状態）に変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れて、発光ダイオードＬＤ６が点灯し、フォトトランジスタＰＴ８がオンして、フォトトランジスタＰＴ８のエミッタ端子と抵抗Ｒ２との接続点の電位で、トランジスタＴＲ１３のベース・エミッタ間がバイアスされ、トランジスタＴＲ１３がオン状態となり、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れる。
【００３１】
一方、マイコン１０の出力ポートＴ１から出力される出力信号の電圧レベルがローレベルからハイレベルに変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れなくなり、発光ダイオードＬＤ６が消灯するので、フォトトランジスタＰＴ８がオフ状態となる。ここでフォトトランジスタＰＴ８がオフ状態になると、トランジスタＴＲ１３のベース・エミッタ間がバイアスされなくなり、トランジスタＴＲ１３もオフ状態となるので、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れなくなる。
【００３２】
上述のデジタル出力回路は、フォトカプラＰＣ５のフォトトランジスタＰＴ８のコレクタ端子と共通端子Ｔ５との間に接続されたコンデンサＣ１を設けてなることにより、フォトトランジスタＰＴ８がオン状態とオフ状態の間で切り替わる際、例えば、マイコン１０の出力ポートＴ１から出力される出力信号の電圧レベルの変化が高速で繰り返されるような場合（高速パルス出力の場合）、コンデンサＣ１の平滑作用によって、フォトトランジスタＰＴ８のコレクタ端子の電位をほぼ一定に保つため、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧が変動しないので、フォトトランジスタＰＴ８がオン状態の時に飽和状態とならず、且つ、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧がほとんど変化しない範囲でバイポーラ型のトランジスタＴＲ１３をスイッチング動作させることが可能となる。その結果、フォトトランジスタＰＴ８をオン状態からオフ状態にした際のフォトトランジスタＰＴ８のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８のミラー効果による応答遅れが短くなる。
【００３３】
以上説明した本実施形態のデジタル出力回路では、フォトトランジスタＰＴ８が飽和状態とならず、且つ、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧がほとんど変化しない範囲でスイッチング動作が可能となるため、フォトトランジスタＰＴ８をオン状態からオフ状態にした際のフォトトランジスタＰＴ８のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８のミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５を用いて、マイコン１０からの高速パルス出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることが可能となるから、コンデンサＣ１のような汎用の安価な回路部品の追加で応答速度の高速化を図れ（低コストで応答速度の高速化を図れ）、且つ、信頼性の高いデジタル出力回路を構成することができる。
【００３４】
（実施形態２）
本実施形態のデジタル出力回路は、例えば、ＰＬＣなどで使用されるものであり、１個の発光ダイオードと１個のフォトトランジスタとで構成される汎用のフォトカプラを信号伝達素子として用いている。上述のデジタル出力回路は、図２に示すように、ＰＬＣのマイコン１０からのデジタルの電圧信号よりなる出力信号を負荷Ｌ側に伝達する信号伝達素子であって、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５と、フォトカプラＰＣ５のフォトトランジスタＰＴ８のスイッチング動作に連動して、負荷ＬにフォトトランジスタＰＴ８からの出力信号を伝達する汎用のバイポーラ型のトランジスタＴＲ１４とを備え、フォトトランジスタＰＴ８のエミッタ端子と電源Ｖ１のプラス側に接続された共通端子Ｔ５との間にフォトトランジスタＰＴ８のエミッタ端子における電位の変動を平滑にするコンデンサＣ２（例えば、アルミニウム電解コンデンサ、積層セラミックコンデンサなど）が設けられている。なお、マイコン１０は、負荷Ｌへの出力信号を出力する出力ポートＴ１を備えている。また、上述のフォトカプラＰＣ５は、発光素子である発光ダイオードＬＤ６と、発光ダイオードＬＤ６に対向した受光素子であるフォトトランジスタＰＴ８とが１つのパッケージ（例えば、樹脂パッケージなど）内に配置されており、両者の間を電気的に絶縁した状態で出力信号を伝達する。
【００３５】
上述のデジタル出力回路は、フォトカプラＰＣ５の発光ダイオードＬＤ６のアノード端子を電源ＶＣＣのプラス側に接続するとともに、カソード端子をマイコン１０の出力ポートＴ１に抵抗Ｒ１を介して接続している。フォトトランジスタＰＴ８のエミッタ端子と電源Ｖ１のプラス側に接続された共通端子Ｔ５との間にフォトトランジスタＰＴ８のエミッタ端子における電位の変動を平滑にするコンデンサＣ２（例えば、アルミニウム電解コンデンサ、積層セラミックコンデンサなど）が設けられている。
【００３６】
上述のデジタル出力回路は、フォトカプラＰＣ５のフォトトランジスタＰＴ８のエミッタ端子が、電源Ｖ１のマイナス側を接続する電源端子Ｔ３に、ｐｎｐ型であるトランジスタＴＲ１４のベースバイアス用の抵抗Ｒ５を介して接続され、フォトトランジスタＰＴ８のエミッタ端子と、共通端子Ｔ５との間にコンデンサＣ２が接続されている。また、フォトトランジスタＰＴ８のコレクタ端子が、トランジスタＴＲ１４のベース端子に接続され、トランジスタＴＲ１４のベース端子とエミッタ端子との間に抵抗Ｒ４が接続されており、トランジスタＴＲ１４のコレクタ端子が、負荷ＬにトランジスタＴＲ１４からの出力信号を出力する出力端子Ｔ４に接続され、トランジスタＴＲ１４のエミッタ端子が、共通端子Ｔ５に接続されている。また、出力端子Ｔ４と共通端子５との間に、負荷Ｌと負荷用の電源Ｖ２との直列回路が接続されている。なお、本実施形態では、電源ＶＣＣが第１の電源を構成し、電源Ｖ１が第２の電源を構成しており、抵抗Ｒ５が第１の抵抗を構成し、抵抗Ｒ４が第２の抵抗を構成している。
【００３７】
以下、本実施形態のデジタル出力回路の動作について説明する。
【００３８】
例えば、マイコン１０の出力ポートＴ１から出力される出力信号の電圧レベルがハイレベルからローレベル（マイコン１０の出力ポートＴ１の電圧レベルがローレベルでアクティブ状態）に変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れて、発光ダイオードＬＤ６が点灯し、フォトトランジスタＰＴ８がオンして、フォトトランジスタＰＴ８のコレクタ端子と抵抗Ｒ４との接続点の電位で、トランジスタＴＲ１４のベース・エミッタ間がバイアスされ、トランジスタＴＲ１４がオン状態となり、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れる。
【００３９】
一方、マイコン１０の出力ポートＴ１から出力される出力信号の電圧レベルがローレベルからハイレベルに変化すると、フォトカプラＰＣ５の発光ダイオードＬＤ６に電流Ｉ１が流れなくなり、発光ダイオードＬＤ６が消灯するので、フォトトランジスタＰＴ８がオフ状態となる。ここでフォトトランジスタＰＴ８がオフ状態になると、トランジスタＴＲ１４のベース・エミッタ間がバイアスされなくなり、トランジスタＴＲ１４もオフ状態となるので、負荷用の電源Ｖ２から負荷Ｌに電流Ｉ２が流れなくなる。
【００４０】
上述のデジタル出力回路は、フォトカプラＰＣ５のフォトトランジスタＰＴ８のエミッタ端子と共通端子Ｔ５との間に接続されたコンデンサＣ２を設けてなることにより、フォトトランジスタＰＴ８がオン状態とオフ状態の間で切り替わる際、例えば、マイコン１０の出力ポートＴ１から出力される出力信号が高速パルス出力の場合、コンデンサＣ２の平滑作用によって、フォトトランジスタＰＴ８のエミッタ端子の電位をほぼ一定に保つため、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧が変動しないので、フォトトランジスタＰＴ８がオン状態の時に飽和状態とならず、且つ、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧がほとんど変化しない範囲でバイポーラ型のトランジスタＴＲ１４をスイッチング動作させることが可能となる。その結果、フォトトランジスタＰＴ８をオン状態からオフ状態にした際のフォトトランジスタＰＴ８のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８のミラー効果による応答遅れが短くなる。
【００４１】
以上説明した本実施形態のデジタル出力回路では、フォトトランジスタＰＴ８が飽和状態とならず、且つ、フォトトランジスタＰＴ８のコレクタ・エミッタ間電圧がほとんど変化しない範囲でスイッチング動作が可能となるため、フォトトランジスタＰＴ８をオン状態からオフ状態にした際のフォトトランジスタＰＴ８のベース・エミッタ間容量の蓄積時間およびフォトトランジスタＰＴ８のミラー効果による応答遅れが短くなり、信号伝達素子として高速応答が可能なフォトカプラを使用しなくても、１個の発光ダイオードＬＤ６と１個のフォトトランジスタＰＴ８とで構成される汎用のフォトカプラＰＣ５を用いて、マイコン１０からの高速パルス出力信号の電圧レベルの変化（ハイレベルとローレベルとの変化）を正確に切り替えることが可能となるから、コンデンサＣ２のような汎用の安価な回路部品の追加で応答速度の高速化を図れ（低コストで応答速度の高速化を図れ）、且つ、信頼性の高いデジタル出力回路を構成することができる。
【符号の説明】
【００４２】
１０  マイクロコンピュータ
Ｔ１  出力ポート
Ｔ３  電源端子
Ｔ４  出力端子
Ｔ５  共通端子
ＰＣ５  フォトカプラ
ＬＤ６  発光ダイオード
ＰＴ８  フォトトランジスタ
ＴＲ１３  ｎｐｎ型のトランジスタ
ＴＲ１４  ｐｎｐ型のトランジスタ
Ｒ３、Ｒ５  抵抗（第１の抵抗）
Ｒ２、Ｒ４  抵抗（第２の抵抗）
Ｃ１  コンデンサ
Ｃ２  コンデンサ
Ｌ  負荷
ＶＣＣ  電源（第１の電源）
Ｖ１  電源（第２の電源）
Ｖ２  負荷用の電源
【図１】
2011113225.tif 000003
【図２】
2011113225.tif 000004
【図３】
2011113225.tif 000005
【図４】
2011113225.tif 000006
【図５】
2011113225.tif 000007
【図６】
2011113225.tif 000008