(57)【要約】【課題】  ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる受光回路を提供する。【解決手段】  受光回路は、受光素子と基準電位との間に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備えた第１個別ダンピング回路と、前記受光素子と前記基準電位との間に前記第１個別ダンピング回路と並列に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備え、前記第１個別ダンピング回路とは異なる通過帯域を有する第２個別ダンピング回路と、前記第１あるいは第２個別ダンピング回路の少なくとも一方における前記キャパシタ素子と前記受光素子との間に設けられた、前記受光素子を逆バイアスする電源を供給するためのノードと、を有する。【選択図】        図１
2011228588.tif 000002
【特許請求の範囲】
【請求項１】
受光素子と基準電位との間に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備えた第１個別ダンピング回路と、
前記受光素子と前記基準電位との間に前記第１個別ダンピング回路と並列に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備え、前記第１個別ダンピング回路とは異なる通過帯域を有する第２個別ダンピング回路と、
前記第１あるいは第２個別ダンピング回路の少なくとも一方における前記キャパシタ素子と前記受光素子との間に設けられた、前記受光素子を逆バイアスする電源を供給するためのノードと、を有することを特徴とする受光回路。
【請求項２】
前記受光素子を逆バイアスする電源を供給するためのノードは、前記第１個別ダンピング回路および前記第２個別ダンピング回路のいずれかのキャパシタ素子と抵抗素子との間に設けられること特徴とする請求項１記載の受光回路。
【請求項３】
前記受光素子を逆バイアスする電源を供給するためのノードは、前記第１個別ダンピング回路および前記第２個別ダンピング回路の両方において、キャパシタ素子と抵抗素子との間に設けられること特徴とする請求項２記載の受光回路。
【請求項４】
前記受光素子からの入力電流を、前記入力電流に比例する電圧に変換する増幅器をさらに備えることを特徴とする請求項１〜３のいずれかに記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子を備える受光回路に関するものである。
【背景技術】
【０００２】
光受信装置は、受光素子を用いて光を電気信号に変換する装置である。受光素子として、例えばＰＩＮ型フォトダイオード等を用いることができる。受光素子と増幅器等の他の機器とは、ボンディングワイヤによって接続されることがある。この場合、ボンディングワイヤは、インダクタンス成分を有することから、受信性能に影響をおよぼすことがある。そこで、特許文献１は、ダンピング抵抗を設けてピーキングを抑制する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１１９８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術を用いた場合、ピーキング量が多い場合には、ダンピング抵抗値を大きくしなければならない。しかしながら、ダンピング抵抗値を大きくすると、ダンピング抵抗による周波数特性制限の効果により、ダンピング回路の通過帯域幅が劣化してしまう。
【０００５】
本発明は、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる受光回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る受光回路は、受光素子と基準電位との間に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備えた第１個別ダンピング回路と、前記受光素子と前記基準電位との間に前記第１個別ダンピング回路と並列に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備え、前記第１個別ダンピング回路とは異なる通過帯域を有する第２個別ダンピング回路と、前記第１あるいは第２個別ダンピング回路の少なくとも一方における前記キャパシタ素子と前記受光素子との間に設けられた、前記受光素子を逆バイアスする電源を供給するためのノードと、を有することを特徴とするものである。本発明に係る受光回路においては、前記第１個別ダンピング回路と前記第２個別ダンピング回路とが互いに異なる通過帯域を有することから、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。
【０００７】
前記受光素子を逆バイアスする電源を供給するためのノードは、前記第１個別ダンピング回路および前記第２個別ダンピング回路のいずれかのキャパシタ素子と抵抗素子との間に設けられていてもよい。前記受光素子を逆バイアスする電源を供給するためのノードは、前記第１個別ダンピング回路および前記第２個別ダンピング回路の両方において、キャパシタ素子と抵抗素子との間に設けられていてもよい。前記受光素子からの入力電流を、前記入力電流に比例する電圧に変換する増幅器をさらに備えていてもよい。
【発明の効果】
【０００８】
本発明に係る受光回路によれば、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る受光回路の回路図である。
【図２】第２の実施形態に係る受光回路の回路図である。
【図３】比較例１について説明するための図である。
【図４】比較例２について説明するための図である。
【図５】実施例１について説明するための図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための最良の形態を説明する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る受光回路１０１の回路図である。図１に示すように、受光回路１０１は、受光素子１０、ワイヤ２０、ダンピング回路３０等を備える。受光素子１０の出力側は、ワイヤ２０の一端に接続されている。ワイヤ２０の他端は、増幅器等の他の機器を経由してグランドに接続されている。なお、ワイヤ２０の他端は、基準電位に接続されていてもよい。受光素子１０の出力側の端子とは他端となる受光素子１０の電源側は、ダンピング回路３０の一端に接続されている。ダンピング回路３０の他端は、グランドに接続されている。なお、ダンピング回路３０の他端は、基準電位に接続されていてもよい。
【００１２】
ダンピング回路３０は、受光素子１０側からインダクタ素子３１ａ、ダンピング抵抗３２ａおよびキャパシタ素子３３ａが順に接続された直列回路（以下、第１個別ダンピング回路と称する）と、受光素子１０側からインダクタ素子３１ｂ、ダンピング抵抗３２ｂおよびキャパシタ素子３３ｂが順に接続された直列回路（以下、第２個別ダンピング回路と称する）とが並列接続された並列回路である。インダクタ素子３１ａ，３１ｂは、例えば、インダクタンス成分を有するボンディングワイヤである。第１個別ダンピング回路および第２個別ダンピング回路を構成する各素子の設定値は、第１個別ダンピング回路と第２個別ダンピング回路とが互いに異なる通過帯域を有するように設定されている。なお、本発明において通過帯域とは、各個別ダンピング回路のＯＥ伝達特性のピーク値が半減するまでの範囲の周波数帯を指す。
【００１３】
所望の周波数帯域のうち、１つの個別ダンピング回路を使った場合に伝達特性が劣化する帯域を、別の個別ダンピング回路によって補うことにより、ダンピング回路３０の通過帯域幅の劣化を抑制することができる。個別ダンピング回路の通過帯域の組み合わせ方は、伝達特性の劣化が抑制できれば、各個別ダンピング回路の通過帯域が重なっていても、離れていてもよい。
【００１４】
ダンピング抵抗３２ａとキャパシタ素子３３ａとの間、および、ダンピング抵抗３２ｂとキャパシタ素子３３ｂとの間に設けられたノードに、受光素子１０に逆バイアスを印加するための電源として機能する正の直流電源４０が接続されている。
【００１５】
受光素子１０は、直流電源４０からの駆動電圧の供給を受けて動作する。一例として、受光素子１０にＰＩＮ型フォトダイオードを用いることができる。ワイヤ２０は、受光素子１０と増幅器等の他の機器とを接続するためのワイヤであり、例えばボンディングワイヤである。この場合の増幅器として、ＴＩＡ（トランスインピーダンス増幅器）を用いることができる。ＴＩＡは、受光素子１０からの入力電流を、該入力電流に比例する電圧に変換する増幅器のことである。
【００１６】
ワイヤ２０は、インダクタンス成分を有する。それにより、受光素子１０の出力電流に含まれる高周波信号（例えばＧＨｚ帯の周波数信号）は、ワイヤ２０のインダクタンス等に起因して、増幅器等の他の機器への入力が阻害される。具体的には、受光素子１０から他の機器への入力インピーダンスは、ワイヤ２０のインダクタンス等に起因して特定の周波数において大きく増加する。その結果、ピーキングが発生する。
【００１７】
本実施形態においては、ダンピング回路３０にダンピング抵抗３２ａおよびダンピング抵抗３２ｂが設けられていることから、受光素子１０から他の機器への入力インピーダンスが抑制される。それにより、ピーキングの発生が抑制される。さらに、第１個別ダンピング回路と第２個別ダンピング回路とが互いに異なる通過帯域を有していることから、ダンピング回路３０の通過帯域幅の劣化が抑制される。以上のことから、ダンピング回路３０の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。
【００１８】
なお、本実施形態においては直流電源４０が第１個別ダンピング回路および第２個別ダンピング回路の両方に接続されているが、それに限られない。直流電源４０は、いずれか一方の個別ダンピング回路に接続されていてもよい。
ただし、直流電源４０を複数の個別ダンピング回路のダンピング抵抗とキャパシタ素子の間に接続することにより、合成抵抗が低下する。それにより、ダンピング抵抗による電圧降下を抑制することができる。
【００１９】
（第２の実施形態）
図２は、第２の実施形態に係る受光回路１０２の回路図である。受光回路１０２が図１の受光回路１０１と異なる点は、ダンピング回路３０の代わりにダンピング回路３０ａを備える点である。ダンピング回路３０ａは、個別ダンピング回路を３列備える。具体的には、ダンピング回路３０ａは、さらに、受光素子１０側からインダクタ素子３１ｃ、ダンピング抵抗３２ｃおよびキャパシタ素子３３ｃが順に直列接続された第３個別ダンピング回路を備える。
【００２０】
本実施形態においては、第１〜第３個別ダンピング回路を構成する各素子の設定値は、第１〜第３個別ダンピング回路が互いに異なる通過帯域を有するように設定されている。所望の周波数帯域のうち、１つの個別ダンピング回路で伝達特性が劣化する帯域を、別の個別ダンピング回路によって補うことにより、ダンピング回路３０ｂの通過帯域幅の劣化を抑制することができる。
【００２１】
受光素子１０の電源として機能する直流電源４０は、ダンピング抵抗３２ａとキャパシタ素子３３ａとの間、ダンピング抵抗３２ｂとキャパシタ素子３３ｂとの間、および、ダンピング抵抗３２ｃとキャパシタ素子３３ｃとの間に設けられたノードに接続されている。
【００２２】
本実施形態においては、互いに通過帯域が異なる個別ダンピング回路が３列設けられていることから、ダンピング回路３０ａの通過帯域幅が拡大される。それにより、ダンピング回路３０ａの通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。なお、個別ダンピング回路は、４列以上設けられていてもよい。
【００２３】
３列以上の個別ダンピング回路を備えている場合、同じ通過帯域を有する個別ダンピング回路を複数用いてもよい。ある周波数帯での伝達特性がより劣化している場合には、劣化している周波数帯の信号を通過させる個別ダンピング回路を複数用いることにより、当該周波数帯での信号劣化量をより抑制でき、通過帯域幅の劣化を抑制することができる。
【００２４】
なお、上記各実施形態におけるＤＣ電源４０は正の電源を用いているが、ＤＣ電源は負電源でもよい。この場合、受光素子１０の逆バイアスが印加される端子はアノード、受光素子１０の出力側はカソードとなり、ダンピング回路およびＤＣ電源４０はアノード側に接続される。
【実施例】
【００２５】
以下、上記各実施形態に係る受光回路の特性についてのシミュレーション結果を、比較例と比較しつつ説明する。
【００２６】
（比較例１）
図３（ａ）は、比較例１に係る受光回路の回路図である。図３（ａ）に示すように、比較例１に係る受光回路は、図１の受光回路１０１と異なり、第２個別ダンピング回路を備えていないとともに、ダンピング抵抗３２ａを備えていない。直流電源４０は、インダクタ素子３１ａとキャパシタ素子３３ａとの間に接続されている。インダクタンス素子３１ａとキャパシタ素子３３ａとの間と、直流電源４０との間に設けられるインダクタンス素子３４は、直流電源４０に比べインダクタンス素子３１ａおよびキャパシタ素子３３ａ側のインピーダンスを高くするために設けられる。ワイヤ２０のインダクタンスは０．２ｎＨであり、インダクタ素子３１ａのインダクタンスは０．１ｎＨであり、キャパシタ素子３３ａの容量は１００ｐＦであるとする。
【００２７】
また、受光素子１０において、寄生容量Ｃｐｄは６０ｆＦであり、内部抵抗Ｒｐｄは１０Ωであり、内部配線のインダクタンスＬｐｄは０．１ｎＨであり、受光素子１０が接続されるボンディングパッドの寄生容量Ｃｐａｄは１０ｆＦであるとする。さらに、ワイヤ２０はＴＩＡを介して接地されていることとし、当該ＴＩＡの内部抵抗は５０Ωであるとする。
【００２８】
図３（ｂ）は、比較例１に係る受光回路における、受光素子１０の出力電流に含まれる信号周波数とＯＥ伝達特性との関係を示す図である。ＯＥ伝達特性とは、受光素子１０において光電変換された周波数成分の減衰比である。
【００２９】
図３（ｂ）に示すように、比較例１においては、２０ＧＨｚ付近で２ｄＢを超えるピーキングが発生している。これは、受光素子１０からＴＩＡへの入力インピーダンスがワイヤ２０のインダクタンス等に起因して２０ＧＨｚ付近で大きく増加したからである。このように、ダンピング抵抗が設けられていないと、所定の周波数においてピーキングが発生する。
【００３０】
（比較例２）
図４（ａ）は、比較例２に係る受光回路の回路図である。図４（ａ）に示すように、比較例２に係る受光回路は、図１の受光回路１０１と異なり、第２個別ダンピング回路を備えていない。直流電源４０は、ダンピング抵抗３２ａとキャパシタ素子３３ａとの間に接続されている。ワイヤ２０のインダクタンスは０．２ｎＨであり、インダクタ素子３１ａのインダクタンスは０．１ｎＨであり、ダンピング抵抗３２ａの抵抗値は０〜１００Ωであり、キャパシタ素子３３ａの容量は１００ｐＦであるとする。
【００３１】
また、受光素子１０において、寄生容量Ｃｐｄは６０ｆＦであり、内部抵抗Ｒｐｄは１０Ωであり、内部配線のインダクタンスは０．１ｎＨであり、受光素子１０が接続されるボンディングパッドの寄生容量Ｃｐａｄは１０ｆＦであるとする。さらに、ワイヤ２０はＴＩＡを介して接地されていることとし、当該ＴＩＡの内部抵抗は５０Ωであるとする。
【００３２】
図４（ｂ）は、比較例２に係る受光回路における、受光素子１０の出力電流に含まれる信号周波数とＯＥ伝達特性との関係を示す図である。図４（ｂ）は、ダンピング抵抗３２ａの抵抗値が、０Ω、５Ω、１０Ω、２５Ω、５０Ω、１００Ωである場合の結果を示している。図４（ｂ）に示すように、ダンピング抵抗が小さいと、ピーキングが発生している。一方で、ダンピング抵抗が大きくなると、ピーキングが生じなくなるが、高周波帯域においてＯＥ伝達特性が劣化する。このように、比較例２では、ピーキングの発生とＯＥ伝達特性の劣化の両方を抑制することはできない。
【００３３】
（実施例１）
図５（ａ）は、実施例１に係る受光回路の詳細を示す回路図である。実施例１に係る受光回路は、図２で示した第２の実施形態にバイパス回路を組み合わせることによって得られる受光回路の詳細を示す回路図である。実施例１に係る受光回路においては、第１〜第３個別ダンピング回路の他に、キャパシタ素子３３ｄを備えるバイパス回路が備わっている。直流電源４０は、ダンピング抵抗３２ａとキャパシタ素子３３ａとの間、ダンピング抵抗３２ｂとキャパシタ素子３３ｂとの間、および、ダンピング抵抗３２ｃとキャパシタ素子３３ｃとの間に設けられたノードに接続されている。
【００３４】
ワイヤ２０のインダクタンスは０．２ｎＨであり、インダクタ素子３１ａのインダクタンスは０．１ｎＨであり、インダクタ素子３１ａのインダクタンスは０．２ｎＨであり、インダクタ素子３１ｂのインダクタンスは０．３ｎＨであり、インダクタ素子３１ｃのインダクタンスは０．４ｎＨであり、ダンピング抵抗３２ａ〜３２ｃの抵抗値は４０Ωであり、キャパシタ素子３３ａの容量は０．１ｐＦであり、キャパシタ素子３３ｂの容量は０．８ｐＦであり、キャパシタ素子３３ｃの容量は１００ｐＦであり、キャパシタ素子３３ｄの容量は０．２２ｐＦであるとする。
【００３５】
また、受光素子１０において、寄生容量Ｃｐｄは６０ｆＦであり、内部抵抗Ｒｐｄは１０Ωであり、内部配線のインダクタンスは０．１ｎＨであり、受光素子１０が接続されるボンディングパッドの寄生容量Ｃｐａｄは１０ｆＦであるとする。さらに、ワイヤ２０はＴＩＡを介して接地されていることとし、当該ＴＩＡの内部抵抗は５０Ωであるとする。また、受光素子１０のカソード電流をＩｃａｔｈｏｄｅと表し、第１個別ダンピング回路に流れる電流をＩｄａｍｐｉｎｇ１と表し、第２個別ダンピング回路に流れる電流をＩｄａｍｐｉｎｇ２と表し、第３個別ダンピング回路に流れる電流をＩｄａｍｐｉｎｇ３と表し、キャパシタ素子３３ｄが構成する個別ダンピング回路に流れる電流をＩｂｙｐａｓｓと表す。
【００３６】
図５（ｂ）は、Ｉｄａｍｐｉｎｇ１〜３とＩｂｙｐａｓｓとの関係を示す図である。図５（ｂ）において、横軸は受光素子１０の出力電流に含まれる信号周波数（ＧＨｚ）を示し、縦軸は電流（ｄＢＡ）を示す。図５（ｂ）に示すように、第１〜第３個別ダンピング回路およびキャパシタ素子３３ｄが構成する個別ダンピング回路は、互いに異なる通過帯域を有する。それにより、ダンピング回路の通過帯域が拡大される。
【００３７】
図５（ｃ）は、実施例２に係る受光回路における、受光素子１０の出力電流に含まれる信号周波数とＯＥ伝達特性との関係を示す図である。図５（ｃ）は、比較例１および比較例２の結果を併せて示す。図５（ｃ）に示すように、実施例１においては、通過帯域幅が改善されている。これは、互いに通過帯域のことなる個別ダンピング回路の数が多くなることによって、１つの個別ダンピング回路を使った場合に伝達特性が劣化する帯域を、別の個別ダンピング回路によって補い、通過帯域幅が拡大されたからである。
【００３８】
以上のことから、互いに異なる通過帯域を有する個別ダンピング回路を並列接続することによって、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができることが立証された。
【００３９】
なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４０】
１０  受光素子
２０  ワイヤ
３０  ダンピング回路
３１  インダクタ素子
３２  ダンピング抵抗
３３  キャパシタ素子
４０  直流電源
１０１〜１０３  受光回路
【図１】
2011228588.tif 000003
【図２】
2011228588.tif 000004
【図３】
2011228588.tif 000005
【図４】
2011228588.tif 000006
【図５】
2011228588.tif 000007