(57)【要約】【課題】ＭＯＳ−ＦＥＴはダイオードとは異なり電流を双方向に流す特性があるため、ＭＯＳ−ＦＥＴを通電方向に対してオン、オフ制御する必要がある。一方、この整流回路にＭＯＳ−ＦＥＴを用い、そのＭＯＳ−ＦＥＴを能動コンバータに応用、発展させようとした場合には、ＭＯＳ−ＦＥＴを整流回路に用いた際に行う制御方法は使えない。また、昇圧チョッパ回路の電源電圧の半周期におけるスイッチング回数が複数となる場合では回路素子の特性にも問題がある。【解決手段】本発明の目的は、該スイッチング素子に低オン抵抗特性を有するスーパージャンクション構造のＮチャネルＭＯＳ−ＦＥＴを用い、該制御手段は交流電源とリアクトルの短絡するときには全てのＭＯＳ−ＦＥＴをオンし、交流電源とリアクトルの短絡が不要なときは交流電源の正側に接続されたＭＯＳ−ＦＥＴをオフするように制御することにより達成される。【選択図】  図１
2011109741.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を直流に変換する４ヶのダイオードをブリッジ接続した整流回路及び平滑回路と、交流電源から該整流回路までの経路の一方または他方に直列接続したリアクトルと、該整流回路のアノードコモンとなるダイオードの２素子に並列接続されたスイッチング素子より構成される交流電源とリアクトルの短絡回路と、該スイッチング素子を交流電源の半サイクルに一度のみオンして電源電流の通電幅を広げ波形整形することで力率の改善を図り、且つ、直流電圧を所定の電圧に制御する昇圧チョッパ回路と制御手段を具備する電力変換回路において、
該スイッチング素子に低オン抵抗特性を有するスーパージャンクション構造のＮチャネルＭＯＳ−ＦＥＴを用い、該制御手段は交流電源とリアクトルの短絡するときには全てのＭＯＳ−ＦＥＴをオンし、交流電源とリアクトルの短絡が不要なときは交流電源の正側に接続されたＭＯＳ−ＦＥＴをオフするように制御することを特徴とする電力変換装置。
【請求項２】
請求項１記載の電力変換装置において、
該スイッチング素子を交流電源の半サイクルに複数回かつ連続してオンオフを繰返すときには該整流回路のカソードコモンとなるダイオードの２素子に逆回復時間が保証された高速タイプのダイオードを用いることを特徴とする電力変換装置。
【請求項３】
請求項１及び２記載の電力変換装置において、
該整流回路のアノードコモンとなるダイオードの２素子を無くしたことを特徴とする電力変換装置。
【請求項４】
請求項１記載の電力変換装置において、
交流電源を直流に変換する４ヶのダイオードをブリッジ接続した整流回路として、ダイオード４素子が一つのパッケージに入ったダイオードスタックを使用することを特徴とする電力変換装置。
【請求項５】
請求項２記載の電力変換装置において、
交流電源を直流に変換する４ヶのダイオードをブリッジ接続した整流回路として、逆回復時間が保証されたダイオード４素子が一つのパッケージに入ったダイオードスタックを使用することを特徴とする電力変換装置。
【請求項６】
請求項１乃至３の何れかにおいて、
平滑回路とリアクトルを除く全ての構成を一つのモジュールとしたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流電源を整流する整流回路、整流後の脈動する直流電圧を平滑する平滑回路、平滑した直流電圧を昇圧しつつ直流電圧を制御し、かつ、交流電源の電流波形を高調波電流を抑制すべく整形して力率改善を行う昇圧チョッパ回路、及び前記回路から構成される電力変換装置に関わるものである。
【背景技術】
【０００２】
交流電源からの交流電圧を整流して直流電圧を得る方法としてダイオードをブリッジ構成とした整流回路と、コンデンサを用いた平滑回路と、それらの組合せによる交流−直流変換回路が用いられることが一般的である。その理由として回路構成が容易で、かつ、安価であることが挙げられ、一般的に多くの電気機器で広く用いられている。この整流回路に用いられるダイオード損失はダイオードの代表特性の一つである順方向電圧と、そのダイオードに流れる電流の積で表すことができ、電力変換する上で大きな損失要因の一つとなっている。
【０００３】
このダイオード損失を低減する一案としてダイオードの変わりにＭＯＳ−ＦＥＴを用いる方法がある。これはダイオード損失に対して低オン抵抗のＭＯＳ−ＦＥＴ損失が電流の比較的小さい領域にて優位となることを利用したものである。但し、電流を一方方向にしか流さない特性のダイオードに対して、ＭＯＳ−ＦＥＴは双方向に電流が流せる特性であるため、交流電源の正負によりＭＯＳ−ＦＥＴをオン，オフ制御する必要があり使いづらい。その問題を解決するため発案されたのが特許文献１である。
【０００４】
図９は特許文献１に記載された制御回路を示すものである。整流回路を構成する４つのダイオードのうち２ヶをＭＯＳ−ＦＥＴに置換え、ＭＯＳ−ＦＥＴを駆動する駆動手段と、駆動手段に制御信号を送る比較手段から構成される。
【０００５】
なお、図９からは制御方法の詳細まで読み取れないので、以下、特許文献１の明細書より補足する。制御の基本として全てのＭＯＳ−ＦＥＴはオンするように制御されている。それぞれのＭＯＳ−ＦＥＴはドレイン電位とソース電位を比較した結果、ドレイン電位＞ソース電位である場合はＭＯＳ−ＦＥＴをオフするように制御される。
【０００６】
このようにＭＯＳ−ＦＥＴを用いた整流回路を容易に制御することができるため、整流回路の低損失化が可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１１０８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、従来技術であるＭＯＳ−ＦＥＴを用いた整流回路とその制御方法は電力変換の損失を低減できる素晴らしい技術である。しかしながら、この技術で直流電圧を昇圧しつつ直流電圧を制御し、かつ、交流電源の電流波形を高調波電流を抑制すべく整形して力率改善を行う昇圧チョッパ回路へ発展，応用させることはできない。
【０００９】
その理由の一つは制御方法である。従来の制御では２つのＭＯＳ−ＦＥＴを同時にオンすると電源がＭＯＳ−ＦＥＴを介し、極めて小さなインピーダンスで短絡してしまう。そのため、２つの素子が同時にオンしないように制御している。このことは整流回路のみに限定した考え方であるため、仕方ないが、リアクトルを介して短絡させる昇圧チョッパ回路には使えない。
【００１０】
もう一つの理由は整流回路に使用する素子の特性を考慮していないことにある。こちらも前述の通り整流回路のみに限定した考え方であるため仕方ないが、電源をリアクトルを介して短絡させる昇圧チョッパ回路でかつ、電源半周期にオンオフを連続して繰返す場合に、カソードコモンとなるダイオード２ヶの逆回復時間が早くなければ、ＭＯＳ−ＦＥＴのオン時にそのダイオードの逆回復時間分、ＭＯＳ−ＦＥＴのオン損失が増加してしまう問題が発生する。
【００１１】
本発明の目的は、低損失な電力変換装置を実現することにある。
【課題を解決するための手段】
【００１２】
本発明の目的は、
該スイッチング素子に低オン抵抗特性を有するスーパージャンクション構造のＮチャネルＭＯＳ−ＦＥＴを用い、該制御手段は交流電源とリアクトルの短絡するときには全てのＭＯＳ−ＦＥＴをオンし、交流電源とリアクトルの短絡が不要なときは交流電源の正側に接続されたＭＯＳ−ＦＥＴをオフするように制御することにより達成される。
【発明の効果】
【００１３】
本発明によれば、低損失な電力変換装置を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の実施例１の電力変換装置を表す構成図。
【図２】本願の実施例２の電力変換装置を表す構成図。
【図３】本願の実施例３の電力変換装置を表す構成図。
【図４】本願の実施例４の電力変換装置を表す構成図。
【図５】本願の実施例５の電力変換装置を表す構成図。
【図６】本願の実施例６の電力変換装置をモジュール化した模擬図。
【図７】本願の実施例７の電力変換装置をモジュール化した模擬図。
【図８】本願の実施例８の電力変換装置をモジュール化した模擬図。
【図９】従来例。
【発明を実施するための形態】
【００１５】
以下、本発明にかかる電力変換装置について、具体的に説明する。
【実施例１】
【００１６】
図１は本発明の電力変換装置の回路構成と制御手段をブロック図で表したものである。１は交流電圧を発生する交流電源、２は交流電源の電流波形整形と、直流電圧の昇圧に寄与するリアクトル、３ａ，３ｂ，３ｃ，３ｄはダイオードをブリッジ構成した交流電圧の整流回路である。なお、昇圧チョッパ回路とは、リアクトル２にエネルギーを貯めて、コンデンサ５に放出する回路をいう。４ａ，４ｂは昇圧チョッパ回路のスイッチングと、整流回路の整流作用を兼ねたＭＯＳ−ＦＥＴ、５は交流電圧を整流した脈動電圧を平滑して直流電圧にするコンデンサ、６は直流電圧制御と高力率化を実現する昇圧チョッパ回路のスイッチング素子を制御する制御手段、６ａ，６ｂは制御手段の出力信号、７は昇圧チョッパ回路の出力電圧である直流電圧を検出する直流電圧検出手段、７ａは直流電圧信号、８は交流電源の電圧の０レベルを検出する交流電圧ゼロクロス検出手段、８ａは交流電源が架かる２つの経路の電圧信号である。
【００１７】
まず、昇圧チョッパ回路を用いた力率改善の制御について一般的に広く用いられる方法を簡単に説明する。
【００１８】
交流電源１の交流電圧が、平滑コンデンサに蓄えられた電圧よりも大きくならないと電流は流れない。これはコンデンサインプット型の整流回路として既知の事実である。そのため、それ以外の時間で電流を流すべく、交流電源１をリアクトル２を介して短絡させて電流波形の通電幅を広げ力率を改善し、その短絡電流によるリアクトル２のエネルギー蓄積効果を利用して直流電圧を昇圧しつつ直流電圧を制御する。
【００１９】
この制御に関しても一般的に広く知られる技術であり、電源半サイクルにおける交流電源１をリアクトル２で短絡する回数を、単発か複数にするかは電力変換装置に要求される項目の優先度により決定される。ここでの要求される項目とは高調波電流規制，昇圧チョッパ回路の出力電圧の交流電源電圧に対する昇圧率，力率改善，回路規模，コストなどがある。
【００２０】
では、図１の電力変換装置を交流電源１の半サイクルで１回のみスイッチングを行う場合を、商用電源である交流電源１の交流電圧が正の半サイクル時と想定した動作について説明する。
【００２１】
制御手段６は、交流電源１とリアクトル２の短絡を行う場合にはＭＯＳ−ＦＥＴ４ａと４ｂに対して動作オンとなる出力信号６ａと６ｂを出力する。また、交流電源１とリアクトル２の短絡を行う必要がなければ、ＭＯＳ−ＦＥＴ４ａに対してのみ動作オフとなる出力信号６ａを出力する。
【００２２】
先ず、両方ともがオンの場合には、負側に繋がっているＭＯＳ−ＦＥＴ４（例えば４ｂ）にはＭＯＳ−ＦＥＴ４の寄生ダイオードとＭＯＳ−ＦＥＴ４とで、これら双方の効果を享受することができる。これを同期整流効果という。更にダイオード３ｄも並列接続されているので、それらの電流分流による素子損失の低減が図れる。
【００２３】
次にＭＯＳ−ＦＥＴ４ａのみがオフ制御される場合であるが、これは制御手段６の制御仕様である交流電源１の正側に接続されたＭＯＳ−ＦＥＴをオフすることである。換言すればオフするのは必ず正側に繋がっているものでなければならない。つまり、負側はオンのままにしておくことで、同期整流効果を得ることができる。
【００２４】
交流電源１の正側，負側のいずれにＭＯＳ−ＦＥＴ４ａ，４ｂが接続されているのかの判定は、昇圧チョッパ回路を制御する上で必要不可欠な交流電圧のゼロクロス検出手段８を用いている。具体的には交流電圧のゼロクロスを検出するに当たり、交流電源が架かる２つの系統の比較が行われ、そこで生成される信号により容易に判定が可能となる。模擬図が交流電圧ゼロクロス検出手段８内に示されている。交流電圧から生成される矩形波の信号がＨＩレベルである場合にＭＯＳ−ＦＥＴ４ａが交流電源１の正側、逆に矩形波の信号がＬＯＷレベルである場合にＭＯＳ−ＦＥＴ４ｂが交流電源１の正側となる。
【００２５】
以上の一連の動作により交流電源の半サイクルで１回のみスイッチングを行う電力変換装置となる。交流電源１とリアクトル２の短絡を行う場合にはＭＯＳ−ＦＥＴ４ａと４ｂの低オン特性による損失低減ができ、電流が増加してダイオード３ｃ，３ｄの２ヶがオンしたとしてもＭＯＳ−ＦＥＴ４ａと４ｂにより電流分流されるため、更なる損失低減が可能となる。交流電源１とリアクトル２の短絡を行う必要がない場合でもＭＯＳ−ＦＥＴ４ｂの１ヶがオンして低オン特性による損失低減ができ、電流が増加してダイオード３ｄの１ヶがオンしたとしてもＭＯＳ−ＦＥＴ４ｂにより電流分流されるため、更なる損失低減が可能となる。これらの相乗効果により交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【実施例２】
【００２６】
図２は本発明の電力変換装置の回路構成と制御手段をブロック図で表したもので、電力変換装置を交流電源１の半サイクルで複数回のスイッチングを連続でオンオフすることを想定している。動作は実施例１と変わらないが、ダイオードの特性を改善している。それが９ａと９ｂのダイオードであり、逆回復時間が保証された高速タイプに変更している。これはＭＯＳ−ＦＥＴ４ａと４ｂを連続動作した場合、ダイオード９ａと９ｂの逆回復時間が遅いとコンデンサ５からの逆電流がダイオード９ａと９ｂに流れ、それによりＭＯＳ−ＦＥＴ４ａと４ｂのターンオン損失の悪化が懸念されるためである。この変更により実施例１とほぼ同等の効果がある交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【実施例３】
【００２７】
図３は本発明の電力変換装置の回路構成と制御手段をブロック図で表したもので、実施例１，２と異なる点は整流回路を構成するダイオード３ｃと３ｄが無いことである。この構成にすることによりダイオード２ヶを省略することが可能となるため、実装面積やコスト低減に効果がある。動作については実施例１，２では電流が増加した際にＭＯＳ−ＦＥＴ４ａとダイオード３ｃまたはＭＯＳ−ＦＥＴ４ｂとダイオード３ｄにおいて電流分流されるため、その分の損失低減効果が見込めるが、本例ではその分の効果は得られない。しかしながら、ＭＯＳ−ＦＥＴ４の寄生ダイオードとＭＯＳ−ＦＥＴ４による双方の効果である同期整流効果は得られるので、実装面積やコストを重視した上で交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【実施例４】
【００２８】
図４は本発明の電力変換装置の回路構成と制御手段をブロック図で表したもので、実施例１の４つのダイオードに変わり安価なダイオードスタック４に置換えたものである。これにより電力変換装置の全ての素子をディスクリート部品で構築する上でコスト低減が可能となり、実施例１とほぼ同等の効果がある交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【実施例５】
【００２９】
図５は本発明の電力変換装置の回路構成と制御手段をブロック図で表したもので、実施例２の４つのダイオード９ａ，９ｂ，３ｃ，３ｄに変わり逆回復時間が保証されたダイオードスタック９に置換えたものである。これにより電力変換装置の全ての素子をディスクリート部品で構築する上でコスト低減が可能となり、実施例２とほぼ同等の効果がある交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【実施例６】
【００３０】
図６は本発明の実施例１の電力変換装置の回路構成と制御手段をモジュール化したもので、素子サイズが大きくモジュール実装が困難となる受動素子のリアクトル２と平滑コンデンサ５を除きモジュール化している。モジュール化のメリットとして、放熱構造の集約による放熱構造の容易さ、実装容易さ、電力変換装置としての単体売りが可能となる。専門知識がなくても実施例１とほぼ同等の効果がある電力変換装置モジュールの開発を短期間でかつ容易に実現可能となる。
【実施例７】
【００３１】
図７は本発明の実施例２の電力変換装置の回路構成と制御手段をモジュール化したもので、素子サイズが大きくモジュール実装が困難となる受動素子のリアクトル２と平滑コンデンサ５を除きモジュール化している。モジュール化のメリットとして、放熱構造の集約による放熱構造の容易さ、実装容易さ、電力変換装置としての単体売りが可能となる。専門知識がなくても実施例２とほぼ同等の効果がある電力変換装置モジュールの開発を短期間でかつ容易に実現可能となる。
【実施例８】
【００３２】
図８は本発明の実施例３の電力変換装置の回路構成と制御手段をモジュール化したもので、素子サイズが大きくモジュール実装が困難となる受動素子のリアクトル２と平滑コンデンサ５を除きモジュール化している。モジュール化のメリットとして、放熱構造の集約による放熱構造の容易さ、実装容易さ、電力変換装置としての単体売りが可能となる。専門知識がなくても実施例３とほぼ同等の効果がある電力変換装置モジュールの開発を短期間でかつ容易に実現可能となる。
【００３３】
以上の通りであり、整流回路をＭＯＳ−ＦＥＴにするメリットと、そのＭＯＳ−ＦＥＴを昇圧チョッパ回路のスイッチングに応用、発展させるために新たな制御方法を考案した。また、昇圧チョッパ回路の電源電圧の半周期におけるスイッチング回数が複数となる場合では素子の特性を改善した回路構成を提案した。以上によりＭＯＳ−ＦＥＴを整流素子と、昇圧チョッパ回路のスイッチング素子として兼用でき、交流−直流変換と力率改善を両立する電力変換装置の低損失化が可能となる。
【符号の説明】
【００３４】
１  交流電源
２  リアクトル
３  ダイオードスタック
３ａ，３ｂ，３ｃ、３ｄ  ダイオード
４ａ，４ｂ  ＭＯＳ−ＦＥＴ
５  コンデンサ
６  制御手段
６ａ，６ｂ  制御手段の出力信号
７  直流電圧検出手段
７ａ  直流電圧信号
８  交流電圧ゼロクロス検出手段
８ａ  交流電源が架かる２つの経路の電圧信号
９  高速タイプのダイオードスタック
９ａ，９ｂ  高速タイプのダイオード
【図１】
2011109741.tif 000003
【図２】
2011109741.tif 000004
【図３】
2011109741.tif 000005
【図４】
2011109741.tif 000006
【図５】
2011109741.tif 000007
【図６】
2011109741.tif 000008
【図７】
2011109741.tif 000009
【図８】
2011109741.tif 000010
【図９】
2011109741.tif 000011