(57)【要約】【課題】デジタルで実用可能なＭＦＢを提供する。【解決手段】ＭＦＢのためのアナログの検出信号をデルタシグマ変調処理によって所定のサンプリング周波数と量子化ビット数によるデジタル信号に変換し、信号処理手段は、この信号形式でのデジタルの検出信号を入力してデジタルの帰還信号を生成し、入力デジタルオーディオ信号に対して負帰還のために合成する。そして、この合成後のサンプリング周波数f1で量子化ビット数ａのオーディオ信号をアナログ信号に変換する際には、サンプリング周波数f1で量子化ビット数ｂ（ｂ<a）に変換するデルタシグマ変調処理が行われるようにする。【選択図】図４
2011019209.tif 000002
【特許請求の範囲】
【請求項１】
スピーカの振動板の動きを検出して得られたアナログの検出信号を入力して、第１のデルタシグマ変調処理を行うことで、所定のサンプリング周波数と１ビット以上の所定の量子化ビット数によるデジタル信号に変換して出力するアナログ−デジタル変換手段と、
上記アナログ−デジタル変換手段から出力されたデジタルの検出信号を入力して、デジタルの帰還信号を生成して出力する信号処理手段と、
上記スピーカにより音として再生すべきデジタルの入力オーディオ信号に対して上記帰還信号を負帰還により合成するもので、合成段階においては、上記入力オーディオ信号について、上記帰還信号と同じサンプリング周波数としたうえで合成する、合成手段と、
上記合成手段から出力される帰還信号合成後の、所定のサンプリング周波数f1と量子化ビット数ａによるデジタルのオーディオ信号を入力してアナログ信号への変換を行うもので、上記帰還信号合成後のデジタルのオーディオ信号を入力して、サンプリング周波数f1で、量子化ビット数ｂ（b < a）によるデジタル信号に変換する第２のデルタシグマ変調処理の実行部位を少なくとも有して形成される、デジタル−アナログ変換手段と、
を備える信号処理装置。
【請求項２】
上記信号処理手段は、上記帰還信号生成のためのデジタルフィルタを有し、
上記デジタルフィルタは、
このデジタルフィルタに入力すべきデジタル信号のサンプルデータが入力される、所定タップ数のシフトレジスタと、
アドレスごとに対応させて、デジタルフィルタの出力信号としての量子化ビット数に対応するビット数による出力データを所定の記憶領域に保持するとともに、上記シフトレジスタの出力により指定されるアドレスに対応する出力データを上記記憶領域から読み出して、上記デジタルフィルタの出力とする、データ処理手段とを備える、
請求項１に記載の信号処理装置。
【請求項３】
上記信号処理手段において、
上記デジタルフィルタは、デシメーションフィルタとしての機能を有するようにして構成するとともに、
上記デジタルフィルタから出力される上記帰還信号が合成された上記入力オーディオ信号のサンプリング周波数を、上記第２のデルタシグマ変調処理の実行部位に入力すべきサンプリング周波数にまで引き上げる、アップサンプル手段を備える、
請求項２に記載の信号処理装置。
【請求項４】
上記デジタル−アナログ変換手段においては、上記オーディオ信号について、直列的に所定段数が接続されたアップサンプル回路によりオーバーサンプリングを行って、上記第２のデルタシグマ変調処理の実行部位に対して入力させるオーバーサンプリングフィルタを備え、
上記アップサンプル回路は、引き上げるべきサンプリング周波数に適合した少なくとも１段の上記アップサンプル回路を用いることで形成する、
請求項３に記載の信号処理装置。
【請求項５】
上記合成手段は、複数段の上記アップサンプル回路における特定のアップサンプル回路から出力されるデジタルオーディオ信号に対して、上記帰還信号を合成するものとされ、
上記デジタルフィルタの上記デシメーションフィルタは、特定のアップサンプル回路から出力されるデジタルオーディオ信号と同じサンプリング周波数となるようにして、ダウンサンプリングを実行する、
請求項４に記載の信号処理装置。
【請求項６】
スピーカの振動板の動きを検出して得られたアナログの検出信号を入力して、第１のデルタシグマ変調処理を行うことで、所定のサンプリング周波数と１ビット以上の所定の量子化ビット数によるデジタル信号に変換して出力するアナログ−デジタル変換手順と、
上記アナログ−デジタル変換手順により出力されたデジタルの検出信号を入力して、デジタルの帰還信号を生成して出力する信号処理手順と、
上記スピーカにより音として再生すべきデジタルの入力オーディオ信号に対して上記帰還信号を負帰還により合成するもので、合成段階においては、上記入力オーディオ信号について、上記帰還信号と同じサンプリング周波数と量子化ビット数としたうえで合成する、合成手順と、
上記合成手順により出力される帰還信号合成後の、所定のサンプリング周波数f1と量子化ビット数ａによるデジタルのオーディオ信号を入力してアナログ信号への変換を行うもので、上記帰還信号合成後のデジタルのオーディオ信号を入力して、サンプリング周波数f1で、量子化ビット数ｂ（b < a）によるデジタル信号に変換する第２のデルタシグマ変調処理の実行部位を少なくとも有して形成される、デジタル−アナログ変換手順と、
を実行する信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号を対象として所定目的に応じた信号処理を実行するようにされた信号処理装置とその方法に関する。
【背景技術】
【０００２】
音響の分野においては、以前からＭＦＢ(Motional FeedBack : モーショナルフィードバック)が知られている。ＭＦＢは、スピーカユニットにおける振動板の動きを検出し、入力オーディオ信号に負帰還をかけて、例えばスピーカユニットの振動板と入力オーディオ信号とが同じ動きとなるように制御する技術である。これにより、例えば低域共振周波数f0近辺の振動に対してダンピングが与えられ、聴感上は、いわゆる「ボンつき」などといわれる、好ましくない低域の響きが抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２８９６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、これまでにおいて実用化されているＭＦＢのための信号処理系は、アナログ回路により構成されたものとなっている。
ＭＦＢによる効果が有効に得られるようにするためには、スピーカ振動板の動きをセンサ、回路などにより検出して得られる検出信号と、この検出信号がフィードバックされたオーディオ信号により駆動されるスピーカからの再生音との位相差を一定以内に納めることが必要になる。この位相差が一定以内に収まらずに許容範囲を越えれば、例えば発振などが生じやすくなり、実用はほぼ不可能である。
【０００５】
ここで、アナログ回路をデジタル回路に置き換えることによっては、物理的な部品素子の定数の変更、交換などを行うことなく、特性や動作モードの変更、切り換えを行うことが容易化され、大きな利点を享受できる。
しかし、ＭＦＢの信号処理系をデジタル回路により構成しようとすると、検出信号の入力段と、帰還後のオーディオ信号の出力段に、それぞれＡ／Ｄコンバータ、Ｄ／Ａコンバータを備えることになる。現状で広く用いられるＡ／Ｄコンバータ、Ｄ／Ａコンバータの処理時間では、ＭＦＢ信号処理系としての採用を考えた場合には遅延が相当に大きく、有効な制御効果を得ることが難しい。例えば、軍事用、産業用などの分野では、サンプリング周波数が相当に高いうえで遅延の少ないＡ／Ｄコンバータ、Ｄ／Ａコンバータが存在するが、これらは著しく高価であり、民生機器で採用することは現実的ではない。現状において、ＭＦＢ信号処理系をデジタル回路により構成せずに、アナログ回路により構成しているのは、このような理由による。
【０００６】
そこで、本願発明としては、デジタル回路を採用しながらも実用が十分に可能なＭＦＢ信号処理回路を提供することを、その課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本願発明は、信号処理装置として次のように構成する。
つまり、スピーカの振動板の動きを検出して得られたアナログの検出信号を入力して、第１のデルタシグマ変調処理を行うことで、所定のサンプリング周波数と１ビット以上の所定の量子化ビット数によるデジタル信号に変換して出力するアナログ−デジタル変換手段と、上記アナログ−デジタル変換手段から出力されたデジタルの検出信号を入力して、デジタルの帰還信号を生成して出力する信号処理手段と、上記スピーカにより音として再生すべきデジタルの入力オーディオ信号に対して上記帰還信号を負帰還により合成するもので、合成段階においては、上記入力オーディオ信号について、上記帰還信号と同じサンプリング周波数と量子化ビット数としたうえで合成する、合成手段と、上記合成手段から出力される帰還信号合成後の、所定のサンプリング周波数f1と量子化ビット数ａによるデジタルのオーディオ信号を入力してアナログ信号への変換を行うもので、上記帰還信号合成後のデジタルのオーディオ信号を入力して、サンプリング周波数f1で、量子化ビット数ｂ（b < a）によるデジタル信号に変換する第２のデルタシグマ変調処理の実行部位を少なくとも有して形成される、デジタル−アナログ変換手段とを備えることとした。
【０００８】
上記構成では、ＭＦＢのためのアナログの検出信号は第１のデルタシグマ変調処理によって所定のサンプリング周波数と量子化ビット数によるデジタル信号に変換される。信号処理手段は、この信号形式でのデジタルの検出信号を入力してデジタルの帰還信号を生成し、入力デジタルオーディオ信号に対して負帰還のために合成される。そして、この合成後のサンプリング周波数f1で量子化ビット数ａのオーディオ信号をアナログ信号に変換する際には、サンプリング周波数f1で量子化ビット数ｂ（b < a）に変換するデルタシグマ変調処理が行われるようにする。
このような信号処理系の構成は、例えばＡ／Ｄ変換処理におけるデシメーション処理、また、Ｄ／Ａ変換処理におけるオーバーサンプリング処理が省略されているものとしてみることができる。これらの処理は相応の処理時間を要する。従って、本願発明の信号処理系の構成では、これらの処理を実行しないことにより、その信号伝搬時間が短縮されることになる。
【発明の効果】
【０００９】
上記のようにして信号伝搬時間が短縮されることで、ＭＦＢ信号処理系として要求される応答速度の条件を満たすことができる。つまり、デジタルによるＭＦＢの実用化が容易に実現できる。このように、デジタルによるＭＦＢが実用になることで、アナログ回路によるものでは困難であった機能の実装であるとか、高音質化などの利点を享受できることになる。
【図面の簡単な説明】
【００１０】
【図１】デジタルによるＭＦＢ信号処理系の基本的な構成例を示すブロック図である。
【図２】ＤＳＰにおけるＭＦＢ対応デジタル信号処理部の信号処理構成の態様例を示す図である。
【図３】図１に示す基本構成に対応して、現状において順当に考えられるデジタルによるＭＦＢ信号処理系の具体構成例を示すブロック図である。
【図４】第１の実施形態としてのＭＦＢ信号処理系の構成例を示すブロック図である。
【図５】実施形態のＭＦＢ対応デジタル信号処理部が備えるデジタルフィルタの構成例を示す図である。
【図６】第２の実施形態としてのＭＦＢ信号処理系の構成例を示すブロック図である。
【図７】第３の実施形態としてのＭＦＢ信号処理系の構成例を示すブロック図である。
【図８】実施形態のＭＦＢ信号処理系の構成をヘッドフォン（オーバーヘッド型）に適用した例を示す図である。
【図９】実施形態のＭＦＢ信号処理系の構成をヘッドフォン（インナーイヤー型）に適用した例を示す図である。
【図１０】アナログによるＭＦＢ信号処理系の構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本願発明を実施するための形態（以下、実施形態という）について、下記の順により説明する。
＜１．アナログＭＦＢ信号処理系の構成例＞
＜２．デジタルＭＦＢ信号処理系：基本構成例＞
＜３．デジタルＭＦＢ信号処理系：現状で考え得る具体構成例＞
＜４．デジタルＭＦＢ信号処理系：第１実施形態＞
＜５．デジタルＭＦＢ信号処理系：第２実施形態＞
＜６．デジタルＭＦＢ信号処理系：第３実施形態＞
＜７．ヘッドフォンへの適用例＞
【００１２】
＜１．アナログＭＦＢ信号処理系の構成例＞
スピーカなどの音響デバイスは、信号により可動する物理的な機構部を有しているために、例えば電気回路のみのシステムと比較して歪みが大きい。この結果、システムとして入力音声信号に対する追従性能が充分ではなく、これが音質劣化の大きな一要因であるとして捉えられている。
そこで、スピーカによりオーディオ信号を再生する系に対して、スピーカの振動挙動であるとか、空間に放出された音圧など、実際のスピーカの駆動状態を電気信号に変換してフィードバックする系を組み込むことで、上記の歪みを低減し、再生音声の品質向上を図ろうとする技術が以前から提案されている。これがＭＦＢ(Motional FeedBack : モーショナルフィードバック)といわれる。より具体的には、ＭＦＢをかけることで、例えば低域共振周波数f0近辺における、スピーカユニット振動板の不要な振動が抑制されて、いわゆる「ボンつき」といわれる、低域の好ましくない響きが抑えられた音が得られる。
【００１３】
図１０は、ＭＦＢに対応する信号処理系（ＭＦＢ信号処理系）をアナログ回路により構成した場合の例を示している。
この図において、アナログのオーディオ信号は、先ず、低域補正イコライザ１０１により、後述する低域補償が行われて合成器１０２に対して出力される。
【００１４】
合成器１０２は、上記低域補正イコライザ１０１からのオーディオ信号と、信号処理回路１０７からの信号とを入力する。信号処理回路１０７からの信号は、後述するようにして、スピーカユニット１０４の動きを検出したことに基づいて得られる、ＭＦＢの帰還信号である。
合成器１０２は、低域補正イコライザ１０１からのオーディオ信号に、反転した帰還信号を合成する。つまり、オーディオ信号に対して帰還信号により負帰還をかけて出力する。
【００１５】
合成器１０２から出力されるオーディオ信号は、パワーアンプ１０３にて増幅されてスピーカユニット１０４に出力される。これによりスピーカユニット１０４にて、オーディオ信号に応じた音響が再生される。
【００１６】
ＭＦＢに対応して、パワーアンプ１０３からスピーカユニット１０４への駆動信号のラインには、抵抗R1,R2,R3から成るブリッジ回路１０５が設けられ、その出力が検出／増幅回路１０６に入力されるようになっている。
検出／増幅回路１０６は、スピーカユニット１０４におけるボイスコイルにおいて発生する逆起電力を検出して得られる信号を増幅して信号処理回路１０７内のローパスフィルタ（ＬＰＦ : Low Pass Filter）に出力する。なお、ブリッジ回路１０５により検出される逆起電力は、そのままでは、スピーカユニット１０４の振動板の動きとして、その速度を検出していることに相当する。
【００１７】
信号処理回路１０７は、検出／増幅回路１０６からの検出信号から、帰還信号を生成するようにして構成されている。例えば信号処理回路１０７においては、検出信号におけるノイズ成分を除去するためのフィルタ回路、また、帰還信号のゲインを調整するゲイン回路などから成る。この信号処理回路１０７にて生成される帰還信号が、合成器１０２に対して出力される。
【００１８】
このようにして、入力オーディオ信号は、スピーカユニット１０４の振動板の動きに応じた負帰還がかけられ、スピーカユニット１０４はこの負帰還がかけられたオーディオ信号の増幅出力によって駆動される。
これにより、ＭＦＢの制御系は、スピーカユニット１０４を、入力オーディオ信号波形に対して忠実に振動するようにして制御することになる。これは、例えば低域共振周波数f0を中心にしてダンピングを与えるという動作となり、その結果、例えば先にも述べたように、低域の不要な響きが抑制され、再生音が改善される。
【００１９】
ただし、上記のようにして低域共振周波数f0を中心にしてダンピングが与えられるために、再生音の周波数特性としては、低域のパワーが低減する傾向となる。
低域補正イコライザ１０１は、この低域のパワーの減少を補償するものとして設けられている。つまり、この低域補正イコライザ１０１は、入力オーディオ信号について、予め、ＭＦＢにより減衰する低域を補正（帯域補償）して、最終的な再生音声について目標とする周波数特性が得られるように、イコライジングを行う。
【００２０】
＜２．デジタルＭＦＢ信号処理系：基本構成例＞
上記図１０に示すＭＦＢ信号処理系はアナログであるが、このシステムをデジタルにより構成することとすれば、例えば下記のような多くの利点が得られる。
先ずは、フィードバック(帰還)のプロセスは、例えばデジタルフィルタなどによりデジタル演算となるので、原理上、周辺若しくは外部からにノイズの影響を受けることがなく、高い精度での処理結果が期待できる。
また、アナログ回路による場合は、電子部品素子の製造ばらつきがあることから、充分に高い精度を得ることが難しいが、デジタル演算であれば、このようなばらつきにより計算結果に誤差が生じることはない。これにより、例えば製品として、設計したとおりの性能での制御が見込める。また、ばらつきを考慮した振幅や位相等についての制御設計マージンを設定する必要が無く、シビアに設定できるので、大きなフィードバックを獲得可能であり、高性能化が期待できる。
また、デジタルフィルタによる演算であることで、アナログフィルタでは設計不可能な複雑なフィルタ特性も得ることができ、例えばより細かい制御が可能になる。また、この際に、例えばＤＳＰなどの演算処理部のリソースが不足しない範囲でありさえすれば、コストアップなしに、ソフトウェアによって複雑な特性も設定できる。
さらに、デジタル回路であればソフトウェアによる制御が可能なことで、フィードバック量などの帰還のかけかたを適宜変更することが容易になる。これにより、例えば接続されるスピーカの特性に適合させて制御を変更設定するなど、応用範囲の広い制御が可能になる。
【００２１】
そこで、ＭＦＢ信号処理系についてデジタル回路を採用した構成について考える。
図１は、デジタル回路を採用してＭＦＢ信号処理系を構成することとした場合の基本構成例を示している。
この図に示されるＭＦＢ信号処理系は、大きくは、ＤＳＰ１１、ＤＡＣ１２、パワーアンプ１３、スピーカユニット１４、ブリッジ回路１５、検出／増幅回路１６、ＡＤＣ１７から成るものとしている。
【００２２】
この場合の入力オーディオ信号は、デジタルオーディオソースから再生されたデジタルオーディオ信号となる。このデジタルオーディオ信号は、ＤＳＰ(Digital Signal Processor)１１に対して入力される。
ＤＳＰ１１においては、デジタルイコライザ１１ａ、合成器１１ｂ、及びＭＦＢ対応デジタル信号処理部１１ｃの信号処理部を形成する。なお、ＤＳＰ１１におけるこれらの信号処理機能は、ＤＳＰ１１に与える、例えばインストラクションなどといわれるプログラムによって実現される。
【００２３】
ＤＳＰ１１に入力されたデジタルオーディオ信号は、先ず、デジタルイコライザ１１ａに入力される。デジタルイコライザ１１ａは、図１０の低域補正イコライザ１０１に相当するもので、所定のイコライジング特性によりデジタルオーディオ信号のイコライジングを行う。これにより、デジタルイコライザ１１ａは、ＭＦＢがかけられたスピーカユニット１４からの再生音について目標周波数特性が得られるようにして帯域補償することになる。
【００２４】
デジタルイコライザ１１ａから出力されたデジタルオーディオ信号は、合成器１１ｂに出力される。
合成器１１ｂは、入力オーディオ信号に対して負帰還を与えるための部位であり、入力されたデジタルオーディオ信号に対して、ＭＦＢ対応デジタル信号処理部１１ｃから出力される帰還信号を反転させて合成する。
【００２５】
この場合、合成器１１ｂの出力としてのデジタルオーディオ信号は、ＤＳＰ１１の出力としてＤＡＣ（Ｄ／Ａコンバータ）１２に対して入力されるようになっている。
ＤＡＣ１２は、入力されるデジタルオーディオ信号をアナログオーディオ信号に変換する。
【００２６】
パワーアンプ１３は、ＤＡＣ１２からのアナログオーディオ信号を増幅し、駆動信号としてスピーカユニット１４のボイスコイルに供給する。これにより、スピーカユニット１４からは、デジタルオーディオソースの音が再生される。
【００２７】
ブリッジ回路１５は、図１０のブリッジ回路１０５と同様に、パワーアンプ１３からスピーカユニット１４への駆動信号のラインに対して、図示するようにして抵抗R1,R2,R3を接続して形成される。検出／増幅回路１６は、図１０の検出／増幅回路１０６と同様に、ブリッジ回路１５としてのセンサ部位からの信号を入力して、スピーカユニット１４の動きとして、その速度に応じた検出信号を生成する。
【００２８】
この場合、検出／増幅回路１６から出力されるアナログの検出信号はＡＤＣ（Ａ／Ｄコンバータ）１７によりデジタル信号に変換されて、ＤＳＰ１１のＭＦＢ対応デジタル信号処理部１１ｃに対して入力される。
【００２９】
ＭＦＢ対応デジタル信号処理部１１ｃは、いわゆるフィードバック回路としての信号処理系に相当し、入力されたデジタルの検出信号から帰還信号を生成する。
図２は、ブリッジ回路１５により速度比例の検出信号が得られている場合を前提としたＭＦＢ対応デジタル信号処理部１１ｃの構成として、３例を示している。
ＭＦＢにおける帰還制御方式としては、速度制御、加速度制御、変位制御などが知られているが、ここでは、ブリッジ回路１５が備えられることに対応して、速度制御・加速度制御、若しくは、速度制御と加速度制御の併用型を採用した場合に対応した構成を、図２（ａ）（ｂ）（ｃ）により示す。
【００３０】
先ず図２（ａ）は、速度制御に対応するものとして、デジタルフィルタ３４ａを備えた構成を示す。このデジタルフィルタ３４ａは、例えばFIR（Finite Impulse Response）型若しくはIIR(Infinite Impulse Response)型とされる。このデジタルフィルタ３４ａの信号処理機能としては、例えば、速度対応の検出信号からノイズに相当する不要な周波数帯域成分を除去するＬＰＦと、帰還信号として出力する際のゲインを設定するゲイン回路などとされる。
この速度対応の帰還信号により入力オーディオ信号に対して帰還がかけられることで、ＭＦＢとしては、検出された速度に応じてスピーカユニット１４の振動板を制動する動作が得られる。つまり、速度制御によるＭＦＢの動作が得られる。
【００３１】
図２（ｂ）は、加速度制御に対応する構成であり、図示するようにして微分処理部３４ｂとデジタルフィルタ３４ｃを備える。
微分処理部３４ｂは、入力される検出信号について微分演算して出力する。上記したようにブリッジ回路１５から得られる検出信号は、スピーカ振動板の速度を示している。従って、この速度対応の検出信号を微分演算することによっては、スピーカ振動板の加速度を示す信号を求めたことになる。つまり、微分処理部３４ｂにより、速度対応の検出信号から加速度対応の検出信号が得られる。
デジタルフィルタ３４ｃは、微分処理部３４ｂから出力される信号について、例えば図２（ａ）と同様の信号処理を施し、加速度制御に対応する帰還信号として出力する。
この帰還信号により入力オーディオ信号に対して帰還がかけられることで、加速度制御としてのＭＦＢの動作が得られる。
【００３２】
図２（ｃ）は、速度制御と加速度制御を併用した構成であり、デジタルフィルタ３４ａ、微分処理部３４ｂ、デジタルフィルタ３４ｃ、合成器３４ｄを備える。デジタルフィルタ３４ａは、図２（ａ）に示したように速度制御に対応して設けられるもので、微分処理部３４ｂとデジタルフィルタ３４ｃは、図２（ｂ）に示したように加速度制御に対応する。
この場合、検出信号は、デジタルフィルタ３４ａの系と、微分処理部３４ｂ及びデジタルフィルタ３４ｃから成る系とに対して分岐して入力される。デジタルフィルタ３４ａからは速度制御に対応する帰還信号が出力され、微分処理部３４ｂ−デジタルフィルタ３４ｃの信号処理によっては、加速度制御に対応する帰還信号が出力される。
合成器３４ｄは、これらの速度制御と加速度制御のそれぞれに対応する帰還信号を合成して出力する。つまり、この場合においてＭＦＢ対応デジタル信号処理部１１ｃから出力される帰還信号は、速度制御成分と加速度制御成分とが合成されたものとなる。
この帰還信号により入力オーディオ信号に対する帰還がかけられることで、ＭＦＢの動作としては、速度に応じた制御と加速度に応じた制御とが複合して得られることになる。
【００３３】
なお、上記図１においてはスピーカ振動板の動きを検出するセンサとして、ブリッジ回路１５を設けることにより、先ず、スピーカ振動板の動きとしてその速度を検出するようにしている。
ＭＦＢによるセンサ構成は他にも考えられる。例えば、速度検出のためのセンサとして、スピーカユニットのボイスコイルとは別体のセンサコイルを設け、このセンサコイルにて得られる電流を検出することができる。
また、マイクロフォンによりスピーカユニットから発せられる音圧を検出して、この検出された音圧に応じた検出信号を、スピーカユニット振動板の加速度として扱うことができる。
さらに、スピーカユニットの振動板に対して物理的な加速度センサを設けて加速度を検出することもできる。
さらに、スピーカユニットの振動板の動きを静電容量の変化により検出することで、スピーカユニット振動板の変位に応じた検出信号を得るようにすることも考えられる。
そして、図１のようにしてＭＦＢ信号処理系をデジタル回路により構成しようとする場合においても、センサ構成については、特に制限されることなく、何れを採用してもかまわない。この点は、後述する本実施形態のＭＦＢ信号処理系を構成する場合においても同様である。
【００３４】
＜３．デジタルＭＦＢ信号処理系：現状で考え得る具体構成例＞
図３は、上記図１、図２に示した基本構成のもとで、実際に、現状において知られているデジタルデバイスを用いてＭＦＢ信号処理系を構築したとする場合において、順当に考えられる１つの具体的な構成例を示している。
なお、以降の説明において、Fs(1Fs)で示される基準のサンプリング周波数は、ヘッドフォン装置により本来聴こうとするデジタルオーディオソースとしてのデジタルオーディオ信号のサンプリング周波数を示しているものとする。ここでのデジタルオーディオソースの具体例としては、CD（コンパクトディスク）に記録されるデジタルオーディオ信号などのようにして、Fs＝44.1kHzで、量子化ビット数が16ビットのものを挙げることができる。
また、この図において図１と同一とされる部分には、同一符号を付している。この図に示される全体構成、及びアナログにより形成される部分については、図１の説明と重複するのでここでは省略する。
【００３５】
先ず、ＡＤＣ１７から説明する。
この場合のＡＤＣ１７は、例えば実際には１つの部品、デバイスとされるもので、検出／増幅回路１６から出力されるアナログの検出信号を入力し、後述するデジタルオーディオソースと同じ、サンプリング周波数が１Fsで、16ビットの量子化ビット数（[１Fs,16bit]）によりデジタル信号化（量子化）したデジタル信号（PCM信号）に変換して出力する。
【００３６】
そのための構成として、この場合のＡＤＣ１７は、図示するようにして、デルタシグマ（ΔΣ）変調器１７ａ、デシメーションフィルタ１７ｂ、出力バッファ１７ｃを備える。
ＡＤＣ１７に入力されたアナログオーディオ信号は、先ず、デルタシグマ変調器１７ａにより［64Fs(=2.8224MHz)，１bit］のデジタル信号に変換される。この［64Fs，１bit］のデジタル信号は、例えばFIR(Finite Impulse Response)のデシメーションフィルタ１７ｂを通過することにより、[1Fs，16bit]のデジタル信号に変換され、さらに出力バッファ１７ｃによりデジタル信号段階での増幅が行われる。この出力バッファ１７ｃの出力が、ＡＤＣ１７の出力として、この場合には、ＤＳＰ１１のＭＦＢ対応デジタル信号処理部１１ｃに対して入力される。
【００３７】
この例におけるＤＳＰ１１は、例えば１つのチップ部品として提供されるもので、例えばインストラクション（プログラム）によって、その信号処理機能として、図１と同様に、デジタルイコライザ１１ａ、合成器１１ｂ、ＭＦＢ対応デジタル信号処理部１１ｃを有する。
【００３８】
この場合のＭＦＢ対応デジタル信号処理部１１ｃは、例えばFIRフィルタとしての構成で、量子化ビット数が16ビットの信号を入力して、16ビットによる係数を乗算するように形成されている。これにより、ＭＦＢ対応デジタル信号処理部１１ｃから出力される帰還信号の形式としても、入力される検出信号と同じ[1Fs，16bit]となる。
【００３９】
また、ＤＳＰ１１においては、デジタルオーディオソースの信号を入力するが、このデジタルオーディオソースの信号は、[1Fs，16bit]による形式のデジタルオーディオ信号とされる。
このデジタルオーディオソースの信号を入力するデジタルイコライザ１１ａも、ＭＦＢ対応デジタル信号処理部１１ｃと同様に、例えばFIRフィルタとしての構成で、量子化ビット数が16ビットの信号を入力して、16ビットによる係数を乗算する演算回路として形成される。これにより、デジタルイコライザ１１ａから出力される周波数特性補正後のデジタルオーディオ信号としても、[1Fs，16bit]の形式となる。
【００４０】
合成器１１ｂは、負帰還をかける処理として、同じ[1Fs，16bit]によるデジタルオーディオ信号と反転した帰還信号とを合成する。従って、この合成器１１ｂから、ＤＡＣ１２に対して出力されるデジタルオーディオ信号も[1Fs，16bit]の形式となる。
【００４１】
このＤＡＣ１２も例えば１つのチップ部品として提供されているもので、先に説明したＡＤＣ１７により変換された形式のデジタル信号に対応して、これをアナログ信号に変換する。その内部構成としては、例えば図示するようにして、オーバーサンプリングフィルタ１２ａ、デルタシグマ変調器１２ｂ、及びアナログＬＰＦ(Low Pass Filter)１２ｃを有する。
【００４２】
ＤＡＣ１２に入力された[1Fs，16bit]のデジタル信号は、オーバーサンプリングフィルタ１２ａにより、オーバーサンプリング処理が施され、[64Fs，16bit]の形式のデジタル信号に変換され、デルタシグマ変調器１２ｂに出力される。
デルタシグマ変調器１２ｂは、入力されたデジタル信号について1ビット化する。つまり、[64Fs，1bit]の形式のデジタル信号に変換して出力する。そして、このデルタシグマ変調器１２ｂの出力である[64Fs，1bit]のデジタル信号をアナログＬＰＦ１２ｃに通過させることで、その出力としては、アナログのオーディオ信号が得られることになる。つまり、ＤＡＣ１２に入力された[1Fs，16bit]のデジタルオーディオ信号がアナログオーディオ信号に変換されるものであり、これがＤＡＣ１２の出力として、パワーアンプ１３に入力される。
【００４３】
上記図３に示した構成は、例えば民生用として入手が容易なＡ／Ｄコンバータ、ＤＳＰ、Ｄ／Ａコンバータなどを利用したものであり、現状において実際にデジタル方式によるＭＦＢシステム（ＭＦＢ信号処理系）として、例えばCDなどのオーディオソースに対応するものを作ろうとした場合には、先ず順当に考えられる構成である。
【００４４】
しかしながら、上記の構成では、現実には実用上充分なＭＦＢの制御効果を得ることが困難であることが分かっている。これは、ＡＤＣ１７、及びＤＡＣ１２としての実際のデバイスが持つ信号処理時間、即ち入出力間の遅延が、相当に大きいことがその理由である。本来、これらのデバイスは、通常の楽曲などのオーディオ音源としてのオーディオ信号を単一的に処理することを想定しており、従って、信号処理により遅延を生じるとしても、これが問題になることはなかった。しかしながら、このようなデバイスをそのまま、ＭＦＢ信号処理系に流用しようとした場合には、その遅延が無視できない程度に大きいものとなってしまう。
つまり、これらのデバイスを使用して構成したＭＦＢ信号処理系全体としても、ブリッジ回路１５からの出力により検出／増幅回路１６にて検出信号が得られてから、帰還がかけられたオーディオ信号がスピーカユニット１４から音として再生出力されるまでの時間（応答速度）に大きな遅延が生じることになる。この遅延により、ＭＦＢとしての帰還の動作が相当に遅くなって、現実には良好な制御結果が得られない。例えばＡＤＣ１７だけでも、サンプリング周波数が44.1KHzのもとでの遅延が４０サンプル分とすれば、それだけで約５５０Ｈｚ以上の信号の位相遅延は１８０°以上になる。このようにして、Ａ／Ｄ変換だけでも、これだけの位相回転を生じるわけであり、これに対してさらにＬＰＦ（Low Pass Filter），ＢＰＦ(Band Pass Filter)などのフィルタ処理を追加していけば、さらに位相回転は大きくなる。この程度にまで遅延が大きくなってしまうと、ＭＦＢによる制御効果が得られないばかりか、例えばハウリングなどの現象も生じやすい。そこで系としての安定性を保とうとした場合には、ＭＦＢの制御対象となる周波数帯域が相当に狭くなっていってしまう。
つまり、図３に示したままの構成では、実用に足るまでのＭＦＢの効果を得ることができない。このことが、これまでにおいて、アナログ方式によるＭＦＢしか実用化されていないことの理由である。
【００４５】
しかしながら、先にも述べたように、ＭＦＢ信号処理系についてデジタル方式を採用することのメリットは大きい。
そこで、本実施形態としては、以降説明していくようにして、ＭＦＢ信号処理系について、デジタル方式を採用しながら上記の遅延の問題を解消して実用化を図るための構成を提案する。
【００４６】
＜４．デジタルＭＦＢ信号処理系：第１実施形態＞
図４は、第１の実施形態としてのＭＦＢ信号処理系の構成例を示している。なお、この図において、図３と同一部分は同一符号を付して説明を省略する、或いは簡略な説明にとどめることとする。
この図に示す構成においては、先ず、図３のＡＤＣ１７に代えて、ＡＤＣ２０を備える。
このＡＤＣ２０は例えば１つのチップ部品とされ、図示するようにして、デルタシグマ変調器２１のみを備えるものとされる。このデルタシグマ変調器２１により、入力されたアナログ信号は、［64Fs(=2.8224MHz)，１bit］の形式のデジタル信号に変換される。そして、このデルタシグマ変調器２１の出力を、ＡＤＣ２０の出力として、ＤＳＰ３０に入力させる。
【００４７】
ＤＳＰ３０も、例えば１つのチップ部品とされる。この場合のＤＳＰ３０は、図示するようにして、デジタルイコライザ３１、オーバーサンプリングフィルタ３２、合成器３３、ＭＦＢ対応デジタル信号処理部３４を有するように構成される。
【００４８】
この図４におけるＭＦＢ対応デジタル信号処理部３４は、図３のＤＳＰ１１のＭＦＢ対応デジタル信号処理部１１ｃと同様に、検出信号から帰還信号を生成するフィードバック回路としての信号処理機能を有する。
ただし、図３のＤＳＰ１１のＭＦＢ対応デジタル信号処理部１１ｃでは、入出力されるデジタルオーディオ信号の形式が、[1Fs，16bit]とされていた。これに対して、図４におけるＭＦＢ対応デジタル信号処理部３４では、入力が［64Fs，１bit］とされたうえで、１６ビットの係数による演算を行うことで、出力が[64Fs，16bit]とされている。ＭＦＢ対応デジタル信号処理部３４は、例えばFIRのデジタルフィルタにより形成できるもので、従って、その出力としてはマルチビット化されることになるのであるが、そのマルチビットとしての量子化ビット数を、ここでは１６ビットとしているものである。このようにして、ＭＦＢ対応デジタル信号処理部３４から出力される帰還信号の形式を[64Fs，16bit]としたのは、次の説明から理解されるように、合成段階でのデジタルオーディオ信号の形式である[64Fs，16bit]と一致させるためである。
【００４９】
また、この図４のデジタルイコライザ３１については、図３のデジタルイコライザ１１ａと同様に、[1Fs，16bit]の形式のデジタルオーディオソースの信号（デジタルオーディオ信号）を入力して低域補償のためのイコライジング処理を、16ビットの係数による演算により実行する。そして、入力と同じ[1Fs，16bit]の形式のオーディオ信号を出力する。
【００５０】
この場合、デジタルイコライザ３１から出力される[1Fs，16bit]のオーディオ信号は、オーバーサンプリングフィルタ３２に入力される。この場合のオーバーサンプリングフィルタ３２は、デジタルオーディオ信号について、 [1Fs，16bit] から[64Fs，16bit]の形式に変換して出力する。ここで、デジタルオーディオソースの信号を[64Fs，16bit]に変換するのは、ＭＦＢ対応デジタル信号処理部３４から出力される帰還信号と、デジタル信号形式を同じにするためである。
【００５１】
合成器３３は、上記のようにして同じ[64Fs，16bit]の形式によるデジタルオーディオソースの信号と、帰還信号とを入力する。そして、デジタルオーディオソースの信号に対して位相反転させた帰還信号を合成して、帰還がかけられたデジタルオーディオ信号を出力する。この合成器３３の出力がＤＳＰ３０の出力として、ＤＡＣ４０に対して入力される。
【００５２】
この図４に示されるＤＡＣ４０も例えば１つの部品とされる。このＤＡＣ４０は、デルタシグマ変調器４１、及びアナログＬＰＦ４２を備える。図３のＤＡＣ１２との比較では、ＤＡＣ４０は、オーバーサンプリングフィルタ１２ａが省略されているとみることができる。
【００５３】
デルタシグマ変調器４３では、ＤＳＰ３０の合成器３３から出力された[64Fs，16bit]によるデジタルオーディオ信号を入力して1ビット化を行い、[64Fs，1bit]によるデジタル信号に変換して出力する。
このデルタシグマ変調器４１の出力としてのデジタル信号は、アナログＬＰＦ４２を介してアナログのオーディオ信号に変換され、これがＤＡＣ４０の出力となる。
このようにして得られたアナログのオーディオ信号は、パワーアンプ１３により増幅を行ってスピーカユニット１４を駆動する。
【００５４】
ここで、上記図４の構成において、ブリッジ回路１５・検出／増幅回路１６により検出された検出信号から帰還信号を生成し、この帰還信号（反転）が合成された入力オーディオ信号がスピーカユニット１４により音として出力されるまでにおけるデジタル信号処理系に着目してみる。
すると、このデジタル信号処理系は、デルタシグマ変調器２１、ＭＦＢ対応デジタル信号処理部３４、合成器３３、デルタシグマ変調器４１、アナログＬＰＦ４２の順でデジタル信号処理を実行するものとみることができる。
このことは、図１との比較でいえば、Ａ／Ｄ変換側のデシメーションフィルタと、Ｄ／Ａ変換側のオーバーサンプリングフィルタを経由していないものとしてみることができる。
【００５５】
先に述べたように、図３に示した構成では、ＡＤＣ１７及びＤＡＣ１２における遅延が大きいのであるが、実は、これらの遅延の要因としては、ＡＤＣ１７ではデシメーションフィルタ１７ｂによる遅延が支配的で、ＤＡＣ１２ではオーバーサンプリングフィルタ１２ａによる遅延が支配的なのである。
本実施形態としては、このことに着目した。つまり、ＭＦＢのデジタル信号処理系において、Ａ／Ｄ変換側のデシメーションフィルタと、Ｄ／Ａ変換側のオーバーサンプリングフィルタによる遅延の影響を排除するために、ＤＳＰ３０におけるＭＦＢ対応デジタル信号処理部３４の入出力を、デルタシグマ変調器２１（ＡＤＣ２１）、デルタシグマ変調器４１（ＤＡＣ４０内）のそれぞれと直接的に接続させる態様としたものである。
このようにして、ＭＦＢ信号処理系において、Ｄ／Ａ変換側及びＡ／Ｄ変換側の支配的遅延要因が排除されることで、ＭＦＢのための信号処理の遅延は大幅に短縮される。これに応じて、先に述べた位相回転も小さくなり、この結果、実用上充分とされるＭＦＢの制御効果が得られることになる。つまり、デジタル方式でありながら、実用化が実現可能なＭＦＢシステムが得られる。
【００５６】
そのうえで、さらに本実施形態では、ＭＦＢ対応デジタル信号処理部３４について、遅延の少ない構成とすることで、より実用性が高く高性能なＭＦＢ信号処理系を得ることができる。
遅延の少ないＭＦＢ対応デジタル信号処理部３４を構成するためには、例えば次に説明するような構成とすることが考えられる。
先ず、通常にＭＦＢ対応デジタル信号処理部３４として、FIRのデジタルフィルタ（FIRフィルタ）を採用することとした場合には、図５（ａ）に示すような構成を採ることになる。
つまり、ＭＦＢ対応デジタル信号処理部３４を８タップのFIRフィルタにより構成するものとすれば、図示するようにして、先ずは、遅延器Ｄ１〜Ｄ７の７つの遅延器を直列に接続してシフトレジスタを形成する。そして、このシフトレジスタからの出力となる、遅延器Ｄ１の入力データと、遅延器Ｄ１〜Ｄ７の出力データとのそれぞれを入力し、所定の係数により乗算を行う係数器ｈ０〜ｈ７と、これら係数器ｈ０〜ｈ７の出力を加算する加算器Ｐとを設ける。この場合において、入力されるデジタル信号は[64Fs，1bit]の形式とされているので、遅延器Ｄ１〜Ｄ７及び係数器ｈ０〜ｈ７は、１ビットの信号を入力する。そのうえで、出力としては、[64Fs，16bit]の形式とすべきことに対応して、係数器ｈ０〜ｈ７にて設定される係数については、マルチビットとして16ビットとすることで、係数器ｈ０〜ｈ７の出力が16ビットとなるようにして、これを加算器Ｐにて加算することとしている。
【００５７】
上記図５（ａ）に示される構成は、遅延器Ｄ１の入力データと、遅延器Ｄ１〜Ｄ７の出力データを配列させた８ビットのデータを、そのビットパターンに対して線形に対応する１６ビットのビットパターンに変換して出力しているものであると見ることができる。このことに基づき、ＭＦＢ対応デジタル信号処理部３４としては、図５（ｂ）に示すように、遅延器Ｄ１〜Ｄ７と、ＲＯＭ６０とにより構成することができる。
図５（ｂ）では、シフトレジスタの出力としてみなされる、同じタイミングでの１ビットの遅延器Ｄ１の入力データと、各１ビットの遅延器Ｄ１〜Ｄ７の出力データの各々とにより、８ビットのデータを形成することとして、この８ビットのデータにより、ＲＯＭ６０のアドレス（address）を指定させるようにする。８ビットにより表現できるビットパターンは２５６通りとなるので、ＲＯＭ６０のアドレスとしては、０〜２５５までを設定することになる。そして、ＲＯＭ６０においては、アドレス０〜２５５ごとに対応させて、しかるべき１６ビットのビットパターンを記憶させておくようにする。
このような構成により、１サンプルごとのタイミングでＲＯＭ６０に対してアドレス０〜２５５を指定し、この指定したアドレスに対応した１６ビットのビットパターンのデータをＲＯＭ６０から読み出すという動作が得られることになる。このようにして読み出される１６ビットのデータを、本実施形態のＭＦＢ対応デジタル信号処理部３４の出力とするものである。
このような構成では、図５（ａ）におけるような係数器ｈ０〜ｈ７及び加算器Ｐが省略され、これらの処理は、指定されたアドレスからのＲＯＭ６０に対する読み出しとして実現されることになり、回路規模は簡易なものとなる。
【００５８】
また、遅延の少ないＭＦＢ対応デジタル信号処理部３４とするための他の構成としては、例えば、最小位相推移型のフィルタとすることが挙げられる。これは、例えば図５（ａ）に示される構成において、係数器ｈ０〜ｈ７に設定するべき係数のパターンを、最小位相推移型となるようにして設定することで実現できる。あるいは、IIR（Infinite Impulse Response）のデジタルフィルタにより構成することも考えられる。IIRフィルタは、結果的に遅延量が少ないという性質を持つ。
【００５９】
また、本実施形態にあって、ＭＦＢ対応デジタル信号処理部３４の出力信号のサンプリング周波数については、次のようにして設定すべきものとされる。
先ず、この場合のＤＳＰ３０は、デジタルオーディオソースの信号（デジタルオーディオ信号）については、[1Fs，16bit]として入力し、オーバーサンプリングフィルタ３２によるオーバーサンプリング処理により、 [64Fs，16bit]の形式に変換することとしている。合成器３３については入出力の形式に変化はない。つまり、オーバーサンプリングを経てＤＳＰ３０から出力すべきデジタルオーディオ信号のサンプリング周波数としては64Fsを設定している。
【００６０】
これに応じて、ＤＳＰ３０からのデジタルオーディオ信号を入力するＤＡＣ４０のデルタシグマ変調器４１は、[64Fs，16bit]の形式の信号について1ビットの信号に変換すべきように構成することになる。このために、デルタシグマ変調器４１の出力としては、[64Fs，1bit]の形式となるものである。
そのうえで、本実施形態では、ＭＦＢ対応デジタル信号処理部３４から出力させる帰還信号を、合成器３３に対して入力させるようにして、オーバーサンプリングフィルタは経由させないようにしている。
このことから、帰還信号としては、デルタシグマ変調器４１の入力（合成器３３を経由したオーバーサンプリングフィルタの出力に相当する）が対応する［サンプリング周波数，量子化ビット数］の形式とすべきことになる。このために、図２におけるＭＦＢ対応デジタル信号処理部３４から出力される帰還信号の形式は、[64Fs，16bit]としている。また、サンプリング周波数のみについてみれば、ＭＦＢ対応デジタル信号処理部３４から出力される帰還信号は、デルタシグマ変調器４１の出力の信号と同じとなるように設定すべきであることになる。
なお、ここではオーバーサンプリング後のサンプリング周波数、つまり、本実施形態におけるＭＦＢ対応デジタル信号処理部３４の出力信号（帰還信号）のサンプリング周波数について64Fsとしているが、これに限定されるものではない。つまり、ここで扱うデジタルオーディオソースとしてのデジタルオーディオ信号（ＰＣＭ(Pulse Code Modulation)信号）のサンプリング周波数である1Fsよりも大きいこととしたうえで、例えば一定以上の品位の再生音が得られるのに足るとされる程度の周波数値を設定すればよい。より具体的には、デジタルオーディオソースとしてのPCM信号のサンプリング周波数Fsに対して、例えば2Fsを下限としてFsの係数が２のべき乗で表される帰還信号のサンプリング周波数（オーバーサンプリング後のサンプリング周波数）を設定することになる。現実においては、４Fs以上を設定することが好ましい。
【００６１】
＜５．デジタルＭＦＢ信号処理系：第２実施形態＞
次に、図６を参照して、第２の実施形態としてのＭＦＢ信号処理系の構成例について説明する。なお、この図において、図４と同一部分については、同一符号を付して説明を省略する。
先ず、第２の実施形態としての基本構成について説明する。
この図に示されるＤＡＣ４０は、大きくは、オーバーサンプリングフィルタ４４、合成器４５、デルタシグマ変調器４１、ＰＷＭ(Pulse Width Modulation)変調器４３、及びアナログＬＰＦ４２から成るものとしている。
この構成は、図４に示したＤＡＣ４０において、デルタシグマ変調器４１とアナログＬＰＦ４２の間にＰＷＭ変調器４３を挿入したものとなっている。
【００６２】
また、この場合の[1Fs，16bit]の形式によるデジタルオーディオソースの信号は、ＤＳＰ３０におけるデジタルイコライザ３１に入力され、同じ [1Fs，16bit]の形式により、ＤＡＣ４０のオーバーサンプリングフィルタ４４に入力させる。
この場合のオーバーサンプリングフィルタ４４によっては、上記[1Fs，16bit]によるデジタル信号を入力して、 [16Fs，16bit]の形式に変換して出力するようにされている。
【００６３】
すると、ＤＡＣ４０内の合成器４５によっては、[16Fs，16bit]のデジタル信号同士を合成すべきことになる。従って、この場合のＭＦＢ対応デジタル信号処理部３４から出力される帰還信号としては、図４の場合の[64Fs，16bit]となるのではなく、[16Fs，16bit]の形式であるべきことになる。
そこで、この場合のＭＦＢ対応デジタル信号処理部３４において、サンプリング周波数に関しては、64Fsの入力を16Fsにより出力させるデシメーションの処理を含めるべきことになる。つまり、本来の帰還信号生成の機能とともに、デシメーションフィルタ３４ｅとしての機能も有するように構成する。このような構成としては、いくつか考えられるが、最も効率的なものの１つとしては、ＭＦＢ対応デジタル信号処理部３４におけるデジタルフィルタ３４ａ，３４ｃの構成がＬＰＦの特性を有することを利用して、これらのデジタルフィルタをそのままデシメーションフィルタとして兼用させることが考えられる。デシメーションフィルタも，同じく、ＬＰＦとしての特性を有する。
【００６４】
合成器４５では、オーバーサンプリングフィルタ４４により[16Fs，16bit]にオーバーサンプリングされたデジタルオーディオソースのデジタルオーディオ信号に対して、ＭＦＢ対応デジタル信号処理部３４から出力された[16Fs，16bit]の帰還信号を加算合成する。この合成された信号がデルタシグマ変調器４１に入力される。
なお、第２の実施形態においては、ＭＦＢ対応デジタル信号処理部３４は、帰還信号を予め位相反転させたうえで出力させるものとする。従って、この場合の合成器４５では、入力信号を単に加算する合成処理とすればよい。
【００６５】
この場合のデルタシグマ変調器４１では、入力信号を１ビット化するのではなく、量子化ビット数が5ビットとされる、[16Fs，5bit]の信号に変換される。そして、この[16Fs，5bit]の信号をＰＷＭ変調器４３に入力させてＰＷＭ変調を行ったうえで、アナログＬＰＦ４３を通過させることで、ＤＡＣ４０の出力であるアナログのオーディオ信号を得る。つまり、第２の実施形態のＤ／Ａ変換の部位としてはＤ級アンプに準じた構成を採っている。
【００６６】
また、第２の実施形態における変形例として、次のようなものを考えることができる。
例えば、オーバーサンプリングフィルタ４４について、図示するようにして、アップサンプル回路４６ａ〜４６ｄを直列に多段接続させたものとして形成する。ここでは、アップサンプル回路４６ａ〜４６ｄのそれぞれは、サンプリング周波数を2倍に変換するものとされており、このようなアップサンプル回路を4段接続することで、[1Fs，16bit]の入力信号を、[16(＝2×2×2×2)Fs，16bit]の形式により出力できるようにされている。
そのうえで、ＭＦＢ対応デジタル信号処理部３４によっては、デシメーションフィルタ３４ｅにより、64Fsのサンプリング周波数による入力信号を、16Fsよりも低い、８Fs、４Fs、あるいは２Fsによる16ビットの信号に変換して出力する。そして、この信号を、そのサンプリング周波数に応じて、オーバーサンプリングフィルタ４４における所定のアップサンプル回路に入力させるようにして構成する。
【００６７】
例えば、ＭＦＢ対応デジタル信号処理部３４からの帰還信号の形式を [８Fs，16bit]としたのであれば、オーバーサンプリングフィルタ４４においてアップサンプル回路４６ｄの前段に合成器４７ｃを挿入し、ここで、ＭＦＢ対応デジタル信号処理部３４からの帰還信号と、アップサンプル回路４６ｃの出力とを合成したうえで、アップサンプル回路４７ｄに出力させるように構成する。このような構成によると、合成器４７ｃにより、[８Fs，16bit]にまでアップサンプリングされたデジタルオーディオソースの信号と、同じ[８Fs，16bit]の形式によるＭＦＢ対応デジタル信号処理部３４からの帰還信号とが合成されることになる。そして、この合成信号がアップサンプル回路４６ｄを通過することで、最終的には、[16Fs，16bit]のオーディオ信号としてデルタシグマ変調器４１に入力させることができる（この場合、合成器４５は省略して良い）。
【００６８】
同様にして、ＭＦＢ対応デジタル信号処理部３４からの帰還信号出力を[4Fs，16bit]の形式としたのであれば、オーバーサンプリングフィルタ４４においてアップサンプル回路４６ｃの前段に合成器４７ｂを挿入し、ここで、ＭＦＢ対応デジタル信号処理部３４の出力信号と、アップサンプル回路４６ｃの出力とを合成して、アップサンプル回路４７ｃに出力させるように構成することになる。
あるいは、ＭＦＢ対応デジタル信号処理部３４からの帰還信号出力を[2Fs，16bit]の信号としたのであれば、オーバーサンプリングフィルタ４４においてアップサンプル回路４６ｂの前段に合成器４７ａを挿入し、ここで、ＭＦＢ対応デジタル信号処理部３４の出力信号と、アップサンプル回路４６ｂの出力とを合成して、アップサンプル回路４７ｂに出力させるように構成する。
【００６９】
これらの変形例では、例えば１サンプリング周期あたりの演算ステップ数が増えることになるので、ＭＦＢ対応デジタル信号処理部３４において１サンプリング周期内の必要演算量が大きくなった場合に、システムのクロック周波数を上げることなく、所望のフィルタ特性を実現できるという利点がある。
【００７０】
なお、第１の実施形態において、ＭＦＢ対応デジタル信号処理部３４から出力される帰還信号のサンプリング周波数は、ＤＡＣ４０側のデルタシグマ変調器４１が扱う信号のサンプリング周波数と同じになるべきであることを説明したが、上記の変形例の場合には、帰還信号のサンプリング周波数のほうが、デルタシグマ変調器４１が扱う信号のサンプリング周波数よりも低いという関係になる。ただし、帰還信号が経由するオーバーサンプリングフィルタ４４内のアップサンプル回路までを、デジタルフィルタの構成部分として含めることとして考えれば、この場合にも、帰還信号のサンプリング周波数は、ＤＡＣ４０のデルタシグマ変調器４１が扱う信号のサンプリング周波数と同じである、ということが成り立つものである。
また、この変形例の構成においては、帰還信号が、ＤＡＣ４０においてオーバーサンプリングフィルタ４４の一部を通過することになり、例えばオーバーサンプリングフィルタ４４を全く経由しない場合と比較すれば、その分の遅延は生じる。しかしながら、図３のようにしてオーバーサンプリングフィルタ１２ａを完全に通過する場合と比較すれば、ＤＡＣ４０においても遅延量が低減されるという効果が得られているものである。
【００７１】
＜６．デジタルＭＦＢ信号処理系：第３実施形態＞
図７は、第３の実施形態としての構成例を示している。なお、この図において、図４などと同一とされる部分については、同一符号を付して説明を省略する。
これまでの実施形態では、デジタルオーディオソースとしては、例えばＣＤなどの[1Fs，16bit]によるPCM形式のデジタルオーディオ信号であることとしていた。この[1Fs，16bit]によるデジタルオーディオ信号形式は、現在においても主流の１つとされている。しかし、このほかに、例えばＳＡＣＤ(Super Audio CD)などに記録される[64Fs，1bit]の形式によるデジタルオーディオ信号のようにして、デルタシグマ変調後に相当するままの、DSD(Direct Stream Digital)などといわれる形式の信号をオーディオコンテンツの実体として扱うことが行われるようになってきている。
第３の実施形態としては、デジタルオーディオソースを、このようなDSD形式の信号とした場合の構成例を示している。
【００７２】
図７におけるＤＳＰ３０は、ビット拡張器３５、デジタルイコライザ３１、合成器３３、及びＭＦＢ対応デジタル信号処理部３４を有するようにして構成されている。この構成は、図４との比較では、ビット拡張器３５が新たに追加され、一方、オーバーサンプリングフィルタ３２が省略された信号処理構成としてみることができる。
また、ＤＡＣ４０とＡＤＣ２０は、図４と同じ構成である。
【００７３】
図７において示されるデジタルオーディオソースは、[64Fs，1bit]によるDSD形式の信号である。この信号は、ＤＳＰ３０のビット拡張器３５に入力される。ビット拡張器３５は、上記デジタルオーディオソースの[64Fs，1bit]による信号を入力して16ビットに拡張する処理を実行し、[64Fs，16bit]の信号に変換して、デジタルイコライザ３１に出力する。
【００７４】
なお、ここでのビット拡張器３５が実行するビット拡張の処理とは、例えばDSD形式の１ビット信号、つまり、値として１又は０の２値しか取り得ない信号を、それぞれ１６ビットの0x0400(0.5)、又は0xC000(-0.5)に変換することを指す。従って、ビット拡張器３５としても、ＬＰＦの特性を有するデジタルフィルタにより構成すればよいものであり、さらには、先に図５（ｂ）に示したようなＲＯＭを備えた構成を採用することもできるものである。
【００７５】
この場合のデジタルイコライザ３１は、上記[64Fs，16bit]によるデジタルオーディオ信号を入力して、16ビットの演算を実行する、また、この演算処理は、64Fsに対応するクロックタイミングに従って実行するものとなる。そして、イコライジング処理後のデジタルオーディオ信号を、入力段階と同じ[64Fs，16bit]の形式により出力する。そして、この信号を合成器３３に出力する。
【００７６】
比較として、図４では、デジタルイコライザ３１は、デジタルオーディオソースの信号が[1Fs，16bit]の形式であることに対応して、[1Fs，16bit]の信号を入力して、同じ[1Fs，16bit]の信号を出力するように形成されていた。そのうえで、このデジタルイコライザ３１からの出力をオーバーサンプリングフィルタ３２により[64Fs，16bit]に変換したうえで、合成器３３に出力させていた。
つまり、図７の例のように、デジタルオーディオ信号が[64Fs，1bit]の形式である場合には、サンプリング周波数自体は、既にＤＳＰ３０への入力段階で、64Fsのままとしておけばよいので、オーバーサンプリングフィルタ３２は省略できることになる。これに代えて、ビット拡張により、オーディオ信号の量子化ビット数については、帰還信号と同じ16ビットでそろえておくようにしたうえで、デジタルイコライザ３１について、入出力信号の形式を[64Fs，16bit]に対応させるようにしている。
【００７７】
そして、合成器３３は、上記のようにしてデジタルイコライザ３１から出力される[64Fs，16bit]の形式のデジタルオーディオ信号に対して、同じ[64Fs，16bit]の形式による位相反転した帰還信号を合成し、ＤＡＣ４０に出力する。
【００７８】
なお、これまでに説明した本実施形態としてのＭＦＢ信号処理系の構成を有する実際の装置などとしては、例えば、アクティブスピーカを考えることができる。アクティブスピーカは、オーディオ信号を入力して、電源供給を受けて信号処理、増幅を実行する信号処理、増幅回路と、スピーカとが一体化されている。また、デジタルオーディオソースを再生するプレーヤとスピーカとが一体化されたオーディオ再生装置などにも適用できる。
また、本実施形態としての構成は、上記のようにしてスピーカと音声信号処理回路とが備えられる単体の機器以外にも、例えばオーディオコンポーネントシステムなどに適用できる。例えば、スピーカユニットとアンプリファイアから成るオーディオコンポーネントシステムであれば、先ず、スピーカユニット側に対しては、ブリッジ回路１５などのセンサを設ける。また、アンプリファイア側では、センサからの信号を入力する端子を設けて、この端子からの信号を検出／増幅回路１６に入力させる。さらに、例えばこれまでの実施形態に示したＡＤＣ２０、ＤＳＰ３０、ＤＡＣ４０等を備えるようにする。
【００７９】
＜７．ヘッドフォンへの適用例＞
また、ヘッドフォンにも、一般にはドライバといわれる、スピーカと同等の構成により音声信号を音響に変換する部位が備えられる。この点からすれば、本実施形態のＭＦＢ信号処理系の構成を、ヘッドフォンにも適用することが考えられる。
図８は、本実施形態のＭＦＢ信号処理系の構成を、オーバーヘッド型ヘッドフォンに適用した場合を示している。
この図においては、オーバーヘッド型ヘッドフォン１００として、その片側の耳（チャンネル）対応するイヤーパッドが示されている。このオーバーヘッド型ヘッドフォン１００において、これまでの実施形態におけるスピーカユニット１４に相当する、ドライバ１０１が備えられている。
そして、この図において、上記ドライバをＭＦＢ制御により駆動するＭＦＢ信号処理系としては、図４に示した第１の実施形態と同様の構成を示している。なお、第１実施形態の構成に代えて、例えば図６，図７に示した第２，第３の構成を適用してもよい。
このようにしてヘッドフォンにも本実施形態のＭＦＢ信号処理系の構成を適用することで、デジタル回路によるＭＦＢ信号処理系の利点を、ヘッドフォンでのリスニング環境で享受できる。
【００８０】
なお、実際にヘッドフォンに対して本実施形態のＭＦＢ信号処理系を構成する場合においては、例えば先ず、図８に示されるＭＦＢ信号処理系の全てを、ヘッドフォン側に設けることが考えられる。
図８の例は、このような構成を想定している。つまり、図８においては、オーディオプレーヤ１９にて再生したアナログのオーディオ信号を、ＡＤＣ１８によりデジタル信号に変換したうえで、ＤＳＰ３０に入力させている。ＡＤＣ１８は、例えばヘッドフォン側に設けるとよい。
この構成では、例えばオーディオプレーヤ１９のアナログオーディオ信号出力端子にヘッドフォン１００のプラグを接続する。これにより、オーディオプレーヤ１９からのアナログのオーディオ信号は、ヘッドフォン１００側のＡＤＣに入力されることになる。
【００８１】
あるいは、ヘッドフォンに適用する場合の他の構成として、ヘッドフォンとオーディオプレーヤとで分けて与えるようにすることも考えられる。例えば、ブリッジ回路１５などとしてのセンサはヘッドフォン側に設け、残りの検出／増幅回路１６、ＡＤＣ２０、ＤＳＰ３０、ＤＡＣ４０、パワーアンプ１３については、ヘッドフォンが接続されるオーディオプレーヤ側に設ける、というものである。
【００８２】
また、ヘッドフォンには、図９においてインナーイヤー型ヘッドフォン１０１として示すようにして、ドライバ１０１のユニット部分を耳介に引っかける、若しくは耳穴に入れ込む（カナル型ともいわれる）ようにされたものも知られている。
このようなインナーイヤー型ヘッドフォン１０１に対しても、図８と同様に、本実施形態のＭＦＢ信号処理系を適用することが可能である。
【符号の説明】
【００８３】
１３  パワーアンプ、１４  スピーカユニット、１５  ブリッジ回路、１６  検出／増幅回路、２０  ＡＤＣ、２１  デルタシグマ変調器、３０  ＤＳＰ  ３１  デジタルイコライザ、３２  オーバーサンプリングフィルタ、３３  合成器、３４  ＭＦＢ対応デジタル信号処理部、３４ａ・３４ｃ  デジタルフィルタ、３４ｂ  微分処理部、３４ｄ  合成器、３４ｅ  デシメーションフィルタ、３５  ビット拡張器、４０  ＤＡＣ、４１  デルタシグマ変調器、４２  アナログＬＰＦ、４３  ＰＷＭ変調器、４４  オーバーサンプリングフィルタ、６０  ＲＯＭ
【図１】
2011019209.tif 000003
【図２】
2011019209.tif 000004
【図３】
2011019209.tif 000005
【図４】
2011019209.tif 000006
【図５】
2011019209.tif 000007
【図６】
2011019209.tif 000008
【図７】
2011019209.tif 000009
【図８】
2011019209.tif 000010
【図９】
2011019209.tif 000011
【図１０】
2011019209.tif 000012