(57)【要約】【課題】二次電池の不本意な電力消費を極力抑えることのできる簡易な構成のパック電池を提供する。【解決手段】二次電池と、前記二次電池の状態を管理する回路部とを備え、前記二次電池を充電する充電器、または前記二次電池を電源として動作する機器本体に装着して使用されるパック電池における前記回路部に、前記充電器または機器本体への非装着時には互いに離反しており、前記充電器または機器本体への装着時には該充電器または機器本体に設けられた端子に接続されると共に該端子を介して相互に接続される一対の外部接続端子を設けると共に、前記一対の外部接続端子が相互に接続されていないときには前記回路部をシャットダウンさせ、前記一対の外部接続端子が相互に接続されたときには前記回路部を起動する制御回路を設けた。【選択図】図１
2011109768.tif 000002
【特許請求の範囲】
【請求項１】
二次電池と、前記二次電池の状態を管理する回路部とを備え、前記二次電池を充電する充電器、または前記二次電池を電源として動作する機器本体に装着して使用されるパック電池において、
前記充電器または機器本体への非装着時には互いに離反しており、前記充電器または機器本体への装着時には該充電器または機器本体に設けられた端子に接続されると共に該端子を介して相互に接続される一対の外部接続端子と、
前記一対の外部接続端子が相互に接続されていないときには前記回路部をシャットダウンさせ、前記一対の外部接続端子が相互に接続されたときには前記回路部を起動する制御回路を設けたことを特徴とするパック電池。
【請求項２】
前記一対の外部接続端子の一方は、前記回路部の外部接続検出ポートに接続されており、前記充電器または機器本体への装着時には該充電器または機器本体に設けられた端子に接続されるものであって、
前記一対の接続端子の他方は、前記回路部の動作時に遮断されるスイッチ素子を介して前記一方の接続端子とは異なる部位に接続されている請求項１に記載のパック電池。
【請求項３】
前記回路部は、マイクロプロセッサを備えたものであって、前記回路部の外部接続検出ポートは、前記マイクロプロセッサの通信ポートである請求項２に記載のパック電池。
【請求項４】
前記一対の外部接続端子の一方は、所定の電源電圧にプルアップされており、
前記一対の外部接続端子の他方は、前記回路部の動作時に遮断されるスイッチ素子を介して接地されている請求項１または２に記載のパック電池。
【請求項５】
前記制御回路は、前記回路部への電源供給をオン・オフ制御すると共に、この電源供給のオン・オフ制御に連動させて前記スイッチ素子を導通・遮断制御するスイッチ回路からなる請求項１に記載のパック電池。
【請求項６】
前記制御回路は、前記一対の外部接続端子間の短絡に伴って前記回路部への電源供給を開始した後、該回路部が出力する制御信号を受けて前記回路部への電源供給を継続するものであって、
前記回路部は、該パック電池の前記充電器または機器本体からの取り外しに伴う該充電器または機器本体との間の通信の途絶えを検出して前記制御信号の出力を停止して前記制御回路による前記回路部への電源供給を遮断するものである請求項１に記載のパック電池。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池および該二次電池の状態を管理する回路部を備え、前記二次電池を充電する充電器、または前記二次電池を電源として動作する機器本体に装着して使用されるパック電池に関する。
【背景技術】
【０００２】
二次電池および該二次電池の状態を管理する回路部を備え、前記二次電池を充電する充電器、または前記二次電池を電源として動作する機器本体に装着して使用されるパック電池、特に電動工具用のパック電池は、単体のまま放置されることが多い。ちなみに前記回路部は、例えばマイクロプロセッサにより実現されて前記二次電池の充放電電流を監視してその充電残容量を求める等の機能を担う回路部本体を備える。尚、パック電池には上述した回路部本体（マイクロプロセッサ）と共に、前記二次電池を過充電や過放電等から保護するための保護回路（保護ＩＣ）等を一体に組み込むこともある（例えば特許文献１を参照）。
【０００３】
ところでマイクロプロセッサ等によって構築される前記回路部は、基本的には前記二次電池を電源として作動するように構成されている。この為、パック電池が単体のまま放置されている状態においても、前記回路部においては二次電池に蓄積された電力を消費することになる。そこで従来においては、パック電池が充電器や機器本体から取り外されているとき（非装着状態であるとき）には、前述した回路部本体（マイクロプロセッサ）への電源供給を停止させることで、いわゆるスリープ状態にして電力消費を抑え、一方、前記充電器や機器本体への装着時には、これを検出して前記回路部本体をスタートアップ（起動）することが提唱されている（例えば特許文献２等を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３２２５４２号公報
【特許文献２】特開２００４-４２３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら上述したように回路部本体（マイクロプロセッサ）をスリープ状態にしても、前記充電器や機器本体への装脱状態を定期的に監視（モニタ）する必要がある。この為には、例えば前記回路部に組み込まれた着脱監視回路（ハードウェア）や前記回路部本体（マイクロプロセッサ）における着脱監視機能（ソフトウェア）を定期的に動作させることが必要である。これ故、パック電池が単体のまま（非装着で）放置された状態であっても、着脱監視を行う前記着脱監視回路や回路部本体（マイクロプロセッサ）において、数十μＡ〜数百μＡの電流が消費されると言う問題がある。
【０００６】
本発明はこのような事情を考慮してなされたもので、その目的は、二次電池の不本意な電力消費を極力抑えることのできる簡易な構成のパック電池を提供することにある。
【課題を解決するための手段】
【０００７】
上述した目的を達成するべく本発明は、二次電池と、前記二次電池の状態を管理する回路部とを備え、前記二次電池を充電する充電器、または前記二次電池を電源として動作する機器本体に装着して使用されるパック電池において、
特に前記充電器または機器本体への非装着時には互いに離反しており、前記充電器または機器本体への装着時には該充電器または機器本体に設けられた端子に接続されると共に該端子を介して相互に接続される一対の外部接続端子を設け、
更に前記一対の外部接続端子が相互に接続されていないときには前記回路部をシャットダウンさせ、前記一対の外部接続端子が相互に接続されたときには前記回路部本体を起動する制御回路を設けたことを特徴としている。
【０００８】
具体的には本発明に係るパック電池は、充電器または機器本体との間で接続される複数の接続端子の内、電源接続用の正負一対の電源端子以外の端子、例えば通信端子を、互いに電気的に分離された二股形状を有する一対の外部接続端子として実現すると共に、前記充電器または機器本体に設けられた端子にて上記一対の外部接続端子間が短絡されるようにし、この一対の外部接続端子間の短絡・接続状態からその着脱状態を検出するように構成したことを特徴としている。
【０００９】
ちなみに前記一対の外部接続端子の一方は、前記回路部の外部接続検出ポート、具体的にはマイクロプロセッサの通信ポートに接続されて、前記充電器または機器本体への装着時には該充電器または機器本体に設けられた端子に接続されるものであって、また他方の接続端子は、前記回路部の動作時に遮断されるスイッチ素子を介して前記一方の接続端子とは異なる部位に接続されたものからなる。好ましくは前記一対の外部接続端子の一方を、所定の電源電圧にプルアップし、前記一対の外部接続端子の他方は、前記回路部本体の動作時に遮断されるスイッチ素子を介して接地しておくことが望ましい。
【００１０】
そして前記制御回路については、例えば前記回路部（マイクロプロセッサ）への電源供給をオン・オフ制御すると共に、該電源供給のオン・オフ制御に連動させて前記スイッチ素子を導通・遮断制御するスイッチ回路として実現すれば良い。
【００１１】
具体的には前記制御回路を、前記一対の外部接続端子間の短絡に伴って前記回路部への電源供給を開始した後、該回路部が出力する制御信号を受けて前記回路部への電源供給を継続するように構成し、
前記回路部については、該パック電池の前記充電器または機器本体からの取り外しに伴う該充電器または機器本体との間の通信の途絶えを検出して前記制御信号の出力を停止し、これによって該制御回路による前記回路部への電源供給を遮断するように構成すれば良い。
【発明の効果】
【００１２】
上記構成のパック電池によれば、一対の外部接続端子間が開放されている状態においては回路部（例えばマイクロプロセッサ）への電源供給が停止され、前記一対の外部接続端子間が接続されたときには、これによって前記回路部への電源供給が開始されるので、非装着時における前記回路部での無駄な電力消費をなくし、また充電器または機器本体へのパック電池の装着に伴って回路部を自動的に起動（スタートアップ）することができる。従って従来のように、定期的に充電器または機器本体への装着状態を監視（モニタ）する必要がないので、回路部のシャットダウン時における電力消費を大幅に低減することができる。
【００１３】
また充電器または機器本体へのパック電池の装脱に連動させて前記回路部をシャットダウンし、また起動（スタートアップ）することができるので、その装脱状態の監視（モニタ）自体を省略することができるので、パック電池の構成の簡素化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るパック電池の要部概略構成図。
【図２】図１に示すパック電池における起動動作およびシャットダウン動作を説明する為のタイミング図。
【図３】パック電池の省電力化を図る為の別の構成例を示す図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の一実施形態に係るパック電池について説明する。
図１は本発明の一実施形態に係るパック電池の概略構成図であって、１はリチウムイオン電池等の二次次電池である。このパック電池Ａは、基本的には図示しない充電器に装着されて前記二次電池１の充電に供せられると共に、電動工具等の機器本体Ｂに装着されて前記二次電池１に充電された電力エネルギを該機器本体Ｂに設けられた負荷２１に供給する電源としての役割を担う。
【００１６】
ちなみに前記機器本体Ｂが電動工具である場合には、前記負荷２１は主として電動機（モータ）である。また機器本体Ｂが、例えば携帯電話端末やパーソナルコンピュータのような場合には、前記負荷２１はコンピュータ本体や表示器等からなる。そして機器本体Ｂが外部電源による駆動される電源部２２を備えているような場合には、前記パック電池Ａの二次電池１は前記機器本体Ｂに装着された状態で、該機器本体Ｂの前記電源部２２により充電される場合もある。
【００１７】
尚、前記パック電池Ａは、基本的には前記二次電池１の正極および負極にそれぞれ接続された正負一対の電源端子２,３と、前記機器本体Ｂとの間で情報通信を行う為の通信端子４とを備える。また前記機器本体Ｂには、パック電池Ａの電源端子２,３および通信端子４のそれぞれに対応する電源端子２３,２４および通信端子２５がそれぞれ設けられている。そしてこれらの各端子は、パック電池Ａの機器本体Ｂへの装着に伴って相互に接続される。
【００１８】
さてパック電池Ａは、その回路部として前記二次電池１の端子電圧や充放電電流等を検出する保護ＩＣ５を備えると共に、この保護ＩＣ５にて検出された二次電池１の状態（電池電圧や充放電電流、或いは保護ＩＣ５から出力される過充電信号ＯＶや過放電信号ＵＶ）に基づいて前記二次電池１の満充電状態を検出し、更には充電残容量を求め、これらの検出情報を、前記通信端子４を介して前記機器本体Ｂに与えるマイクロプロセッサ（ＭＰＵ）６を備える。
【００１９】
尚、図１には示さないが、パック電池Ａにおける二次電池１の充放電路には該二次電池１の充放電電流を検出する為のシャント抵抗が直列に介挿される。更に二次電池１の充放電路に、前記二次電池１の充電を禁止するスイッチ素子（充電禁止用ＦＥＴ）、および二次電池１の放電を禁止するスイッチ素子（放電禁止用ＦＥＴ）がそれぞれ直列に介挿される場合もある。この場合、前述した保護ＩＣ５は、前記二次電池１の端子電圧や充放電電流に応じて前記スイッチ素子（充電禁止用ＦＥＴ，放電禁止用ＦＥＴ）を駆動することで前記二次電池１を過充電および過放電から保護する。
【００２０】
ところで前記マイクロプロセッサ（ＭＰＵ）６は、前記二次電池１により駆動される内部電源（ＲＥＧ）７か生成する所定の電源電圧ＶＤＤを受けて作動するように設けられる。そしてマイクロプロセッサ（ＭＰＵ）６は、予め設定されたソフトウェアプログラムの下で、例えば前述したように二次電池１の充電状態を監視し、また二次電池１の残容量を算出する。そして前記通信端子４を介して、その検出情報等を外部出力する。
【００２１】
ここで本発明に係るパック電池Ａが特徴とするところは、該パック電池Ａの前記機器本体Ｂへの装脱状態に応じて前記マイクロプロセッサ（ＭＰＵ）６への電源供給をオン・オフ制御する制御回路として、前記内部電源（ＲＥＧ）７が生成した電源電圧ＶＤＤの前記マイクロプロセッサ（ＭＰＵ）６への供給をオン・オフする給電制御回路８を備えている点にある。この給電制御回路８は、前記マイクロプロセッサ（ＭＰＵ）６への供給を停止（オフ）することで該マイクロプロセッサ３をシャットダウンし、また供給を再開（オン）することで前記マイクロプロセッサ６を起動（スタートアップ）する役割を担う。特にこの給電制御回路８は、パック電池Ａの機器本体Ｂへの着脱状態に応じて、後述するように前記マイクロプロセッサ６を自動的にシャットダウン（停止）し、また起動（スタートアップ）するものとなっている。
【００２２】
本発明に係るパック電池の特徴的な構成について説明すると、先ずパック電池Ａが備える前述した通信端子４が、前記機器本体Ｂへの非装着時には互いに離反しており、前記機器本体Ｂへの装着時には該機器本体Ｂの通信端子２５に係合して該通信端子２５を介して相互に接続される一対の外部接続端子４ａ,４ｂとして実現されている。上記一対の外部接続端子４ａ,４ｂは、例えば絶縁体を介してその基部が支持されて、互いに離反して平行に設けられた２枚の導体片からなり、いわゆる二股形状の通信端子４を形成したものである。そして前記一対の外部接続端子４ａ,４ｂは、常時は電気的に分離されており、外部接続端子４ａ,４ｂ間に挿入される前記機器本体Ｂ側の棒状の前記通信端子２５を挟持することにより、該通信端子２５を介して相互に電気的に接続されるものとなっている。
【００２３】
ちなみに前記通信端子４の一方の端子、具体的には外部接続端子４ａは、前記マイクロプロセッサ６の通信ポートＳに接続されると共に、抵抗を介して前記内部電源（ＲＥＧ）７に接続されて電源電圧ＶＤＤにプルアップされている。尚、前記マイクロプロセッサ６の通信ポートＳは、ここでは該パック電池Ａの前記機器本体Ｂへの装着状態を検出する為の外部接続検出ポートとしての役割も担う。また前記通信端子４の他方の端子、具体的には外部接続端子４ｂは、前記マイクロプロセッサ６のシャットダウン（休止）時には導通（オン）され、該マイクロプロセッサ６の動作時には遮断（オフ）されるスイッチ素子ＳＷを介して接地されている。換言すれば前記一対の外部接続端子４ａ,４ｂは、パック電池Ａにおける回路部の互いに異なる部位に接続され、その一方には電源電圧ＶＤＤが印加され、他方はスイッチ素子ＳＷを介して接地されている。
【００２４】
このようなスイッチ素子ＳＷを導通・遮断（オン・オフ）制御する前述した給電制御回路（スイッチ回路）８は、互いに並列に設けられて前記内部電源７の電源出力端子と前記マイクロプロセッサ６の電源端子との間に直列に介挿された第１のトランジスタＱ１および第２のトランジスタＱ２を備える。更にこの給電制御回路（スイッチ回路）８は、前記マイクロプロセッサ６の動作時に該マイクロプロセッサ６から出力される第１の制御信号ａを受けて導通駆動されて前記第１のトランジスタＱ１を導通させる第３のトランジスタＱ３、および前記マイクロプロセッサ６の動作時に該マイクロプロセッサ６から出力される第２の制御信号ｂを受けて導通駆動されて前記スイッチ素子ＳＷを遮断する第４のトランジスタＱ４を備えて構成される。
【００２５】
尚、前記第２のトランジスタＱ２は、そのゲートを前述した如く電源電圧ＶＤＤによりプルアップされた前記外部接続端子４ａに接続したものであって、前記機器本体Ｂへの装着に伴って前記外部接続端子４ａが端子２５から前記外部接続端子４ａを介して、更に前記スイッチ素子ＳＷを介して接地されたときに導通される。また前記第１、第３、および第４のトランジスタＱ１,Ｑ３,Ｑ４は、前記マイクロプロセッサ６が動作状態にあるときにのみ、それぞれ導通駆動される。
【００２６】
このように構成された給電制御回路（スイッチ回路）８の動作と、これに伴う前記マイクロプロセッサ６のシャットダウンおよび起動（スタートアップ）について図２を参照して説明する。
【００２７】
パック電池Ａが機器本体Ｂから取り外された状態（非装着状態）にある場合には、前述した一対の外部接続端子４ａ,４ｂ間は絶縁された（切り離された）状態にある。従って第２のトランジスタＱ２のゲートには電源電圧ＶＤＤが印加された状態にあるので、該第２のトランジスタＱ２はオフ（遮断）状態にある。また前記マイクロプロセッサ６は、前記機器本体Ｂとの間で前記通信端子４（外部接続端子４ａ）を介する通信が一定期間以上に亘って途絶えているときには、前述した第１および第２の制御信号ａ,ｂを出力しない。この結果、第１〜第４のトランジスタＱ１〜Ｑ４はそれぞれ遮断（オフ）状態となるので、前記マイクロプロセッサ６には前記内部電源７から電源電圧ＶＤＤが供給されることはなく、該マイクロプロセッサ６はシャットダウンされた状態に維持される。
【００２８】
尚、上記状態においては、外部接続端子４ｂに接続されたスイッチ素子ＳＷは、そのゲートに所定電圧ＶＤＤが印加されて導通した状態にあり、従って前記外部接続端子４ｂはスイッチ素子ＳＷを介して接地されている。
【００２９】
このような状態においてパック電池Ａを機器本体Ｂに装着すると、パック電池Ａにおける正負一対の電源端子２,３と機器本体Ｂに正負一対の電源端子２３,２４とがそれぞれ接続されると共に、前記通信端子４に機器本体Ｂの通信端子２５が接続される。特には一対の外部接続端子４ａ,４ｂ間に通信端子２５が挿入され、該通信端子２５を介して前記一対の外部接続端子４ａ,４ｂ間が接続される。
【００３０】
すると前記一対の外部接続端子４ａ,４ｂ間の接続に伴い、該外部接続端子４ａ,４ｂにはスイッチ素子ＳＷを介して抵抗ｒ１,ｒ２により前記電源電圧ＶＤＤを分圧した電圧が加わるので、今まで抵抗ｒ１を介して電源電圧ＶＤＤにプルアップされていた前記第２のトランジスタＱ２のゲート電圧が上記分圧電圧に遷移し、図２に示すように第２のトランジスタＱ２が導通（オン）する。この結果、この第２のトランジスタＱ２を介して前記マイクロプロセッサ（ＭＰＵ）６に電源電圧ＶＤＤが印加され、マイクロプロセッサ（ＭＰＵ）６が起動（スタートアップ）する。
【００３１】
このようにしてマイクロプロセッサ（ＭＰＵ）６が起動すると、該マイクロプロセッサ（ＭＰＵ）６は前述した第１および第２の制御信号ａ,ｂをそれぞれ出力するので、前述した第３および第４のトランジスタＱ３,Ｑ４がそれぞれ導通（オン）する。尚、マイクロプロセッサ（ＭＰＵ）６に電力が供給されず、該マイクロプロセッサ（ＭＰＵ）６がシャットダウン状態にあるときには前記第１および第２の制御信号ａ,ｂが出力されないので、前述したように前記第３および第４のトランジスタＱ３,Ｑ４をそれぞれ遮断（オフ）状態に保たれている。
【００３２】
そして第３のトランジスタＱ３の導通に伴って前記第１のトランジスタＱ１が導通（オン）し、この第１のトランジスタＱ１を介して前記内部電源７が生成した電源電圧ＶＤＤが前記マイクロプロセッサ６に供給される。この結果、前述した第２のトランジスタＱ２のオン・オフ状態に拘わることなく前記マイクロプロセッサ６には電源電圧ＶＤＤが安定に供給されることになり、その動作状態が維持されることになる。
【００３３】
また同時に前記第４のトランジスタＱ４の導通によって前述したスイッチ素子ＳＷが遮断（オフ）され、前述した外部接続端子４ｂの接地状態が解除される。この結果、機器本体Ｂの端子２５によって前記外部接続端子４ａ,４ｂ間が接続された接続端子４は、前記抵抗ｒ１を介してプルアップされて前記機器本体Ｂの通信部２６と接続された状態となり、前記マイクロプロセッサ６は前記通信部２６との間で情報通信可能な状態となる。
【００３４】
このときスイッチ素子ＳＷの遮断（オフ）に伴って前記第２のトランジスタＱ２がオフとなる。換言すれば第２のトランジスタＱ２の一時的な導通（オン）によってマイクロプロセッサ６に電力が供給され、その後、第１のトランジスタＱ１の導通（オン）によってマイクロプロセッサ６への電力供給が維持される。尚、前記マイクロプロセッサ６と前記通信部２６との間の情報通信は、例えば１線式ＵＡＲＴ（汎用非同期通信方式）にて行われる。
【００３５】
一方、パック電池Ａにおける前記マイクロプロセッサ６のシャットダウンは、次のようにして行われる。マイクロプロセッサ６は、その動作期間中、前記機器本体Ｂとの間での通信を常時監視（モニタ）できる。ここでパック電池Ａが機器本体Ｂから取り外されると、これに伴って前記通信端子４と接続端子２６との接続が切り離され、該通信端子４における一対の外部接続端子４ａ,４ｂ間の接続が切り離される。そして図２に示すように前記通信部２６との間での通信が途絶えると、前記マイクロプロセッサ６は、前述した第１および第２の制御信号ａ,ｂの出力を停止し、前記第４のトランジスタＱ４を遮断（オフ）させると共に、前記第３のトランジスタＱ３を遮断（オフ）する。
【００３６】
すると第４のトランジスタＱ４を遮断（オフ）に伴って前述したスイッチ素子ＳＷが導通（オン）し、また前記第３のトランジスタＱ３の遮断（オフ）に伴って前記第１のトランジスタＱ１が遮断（オフ）する。この結果、前記マイクロプロセッサ６への電源電圧ＶＤＤの供給が停止され、マイクロプロセッサ６はシャットダウンする。そしてマイクロプロセッサ６がシャットダウンすると、当然のことながら前述した第１および第２の制御信号ａ,ｂが出力されることもないので、第１〜第４のトランジスタＱ１〜Ｑ４の遮断（オフ）状態が保たれる。
【００３７】
このとき第４のトランジスタＱ４を遮断（オフ）に伴って前述したスイッチ素子ＳＷが導通（オン）し、これによって第２のトランジスタＱ２が導通しても、前記一対の外部接続端子４ａ,４ｂ間の接続の切り離しに伴って前記第２のトランジスタＱ２が即時遮断（オフ）されるので、前記マイクロプロセッサ６には電源電圧ＶＤＤが供給されることはない。従ってマイクロプロセッサ６はシャットダウン状態に保たれる。
【００３８】
このようなマイクロプロセッサ６のシャットダウン手順および起動（スタートアップ）手順に示されるように、前記マイクロプロセッサ６は、パック電池Ａの機器本体Ｂへの装脱に伴って自動的にシャットダウンし、また自動的に起動（スタートアップ）される。特に前記給電制御回路（スイッチ回路）８は前述した通信端子４を構成する一対の外部接続端子４ａ,４ｂ間を、機器本体Ｂ側の端子２６によって短絡するか否かに応じて前記マイクロプロセッサ６を自動的にシャットダウン／スタートアップすることになる。
【００３９】
従って上述した構成のパック電池Ａによれば、従来のように定期的に機器本体Ｂの装脱状態を監視（モニタ）する必要がなく、シャットダウン状態にあるマイクロプロセッサ６、または接続監視回路を定期的に作動させる必要がない。従って定期的な接続判定が不要な分、二次電池１に蓄積された電力の無駄な消費を防止することができる。
【００４０】
ところで携帯電話端末等の機器本体Ｂに装着して使用されるパック電池においては、機器本体Ｂとの通信によって機器本体Ｂの種別（ＩＤ）を認識するＩＤ用ＩＣ９が組み込まれることがある。しかしながらこの種のＩＤ用ＩＣ９は、一般的に低電圧時においてもその消費電力（消費電流）が大きく、二次電池１の電池電圧、ひいてはその充電残容量を大幅に低下させる要因となっている。しかも前記ＩＤ用ＩＣ９は、前記二次電池１の端子電圧を、その過放電電圧以下にまで引き下げてしまうこともある。このようなＩＤ用ＩＣ９の動作に伴って前記二次電池１の電池電圧がその過放電電圧以下にまで引き下げられてしまうと、該ＩＤ用ＩＣ９によって機器本体Ｂの種別（ＩＤ）を認識すること自体が無意味となる。
【００４１】
ちなみにこの種のＩＤ用ＩＣ９は、例えば図３(ａ)に示すように、専ら、前述した保護ＩＣ５と接地ラインを共通にしてパック電池Ａに組み込まれて、前記二次電池１を電源として動作するように設けられる。尚、図中１１は過放電防止用のスイッチ素子（ＦＥＴ）、１２は過充電防止用のスイッチ素子（ＦＥＴ）であって、これらのスイッチ素子（ＦＥＴ）１１,１２は前記二次電池１の充放電路に直列に介挿され、前記保護ＩＣ５により個別に遮断（オフ）制御される。
【００４２】
そこでＩＤ用ＩＣ９を組み込んでパック電池Ａを構成する場合には、例えば図３(ｂ)に示すように、保護ＩＣ５の接地ラインとＩＤ用ＩＣ９の接地ラインとの間にスイッチ素子（ＦＥＴ）１３を直列に介挿する。そして前記保護ＩＣ５により前記過放電防止用のスイッチ素子（ＦＥＴ）１１を遮断（オフ）した際、同時にこの過放電防止用のスイッチ素子（ＦＥＴ）１１を遮断（オフ）する前記保護ＩＣ５の放電禁止出力を利用して前記スイッチ素子１３を遮断（オフ）し、これによって前記ＩＤ用ＩＣ９をその接地ラインから切り離すことによって電源供給を停止させるように構成することが望ましい。
【００４３】
このように構成すれば二次電池１の充電残容量の低下に伴って、その過放電を防止するべく前記過放電防止用のスイッチ素子（ＦＥＴ）１１を遮断（オフ）する際、同時に前記ＩＤ用ＩＣ９への電源供給を停止するので、該ＩＤ用ＩＣ９によって不本意に前記二次電池１に蓄えられた電力エネルギが消費されることがない。従って比較的低電圧でも動作するＩＤ用ＩＣ９により、前記二次電池１の端子電圧が過放電電圧以下にまで引き下げられてしまうような不具合を生じることがなくなる。
【００４４】
尚、本発明は上述した実施形態に限定されるものではない。例えば通信端子４としての一対の外部接続端子４ａ,４ｂは、機器本体Ｂの端子２６を挟み込むものでなく、逆に筒状の端子２６内に挿入されることにより弾性変形して互いに接触するタイプのものであっても良い。更には独立した２つの端子を備え、機器本体Ｂに設けられた端子との接合により電気的に短絡されるタイプのものとしても構成することができる。
【００４５】
またマイクロプロセッサ（ＭＰＵ）６への電源供給を停止・通電する給電制御回路８の構成について種々変形可能である。例えばマイクロプロセッサ６において、前述した通信ポートＳの電位が一定期間以上に亘って電源電圧ＶＤＤに保たれているとき、この状態を機器本体Ｂとの接続が切り離されているとして検出し、給電制御回路をオフにして該マイクロプロセッサ６への電源供給を停止させるようにしても良い。この場合には、前記一対の外部接続端子４ａ,４ｂ間の短絡に伴って前記給電制御回路をオンにし、マイクロプロセッサ６への電源供給を再開するようにすれば良い。
【００４６】
また前述した通信端子４に代えて、充電器または機器本体に対する着脱を検出する為の専用の着脱検出端子を設けておき、制御回路においては上記着脱検出端子を介して前記充電器または機器本体側から所定の制御電圧が与えられているときにだけ、前記回路部への電源供給を行うように構成することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４７】
Ａ  パック電池
Ｂ  機器本体
１  二次電池
２  電源端子（正）
３  電源端子（負）
４  通信端子
４ａ,４ｂ  一対の外部接続端子
５  保護ＩＣ
６  マイクロプロセッサ（ＭＰＵ）
７  内部電源（ＲＥＧ）
８  制御回路（スイッチ回路）
９  ＩＤ用ＩＣ（マイクロプロセッサ）
１１  過放電防止用スイッチ素子（ＦＥＴ）
１２  過充電防止用スイッチ素子（ＦＥＴ）
１３  スイッチ素子（ＦＥＴ）
ＳＷ  スイッチ素子（ＦＥＴ）
Ｑ１,Ｑ２,Ｑ３,Ｑ４  トランジスタ（ＦＥＴ）
【図１】
2011109768.tif 000003
【図２】
2011109768.tif 000004
【図３】
2011109768.tif 000005