(57)【要約】【課題】デジタルアンプ１０において、出力ＬＣフィルタのコンデンサを介してＧＮＤに流れ込む高周波ノイズ電流成分を低減するとともに、各ＦＥＴがオンした期間のノイズ電流の交流ループをバランス化して、音質を改善する。【解決手段】この例では、デジタルアンプ１０はスピーカＳＰに対してダブルエンド出力となっており、直流電源回路１８の出力端子はそれぞれ＋ＢとＧＮＤとなっている。デジタルアンプ１０の一方のローパスフィルタはコンデンサＣ１，Ｃ３を有し、他方のローパスフィルタはコンデンサＣ２，Ｃ４を有している。コンデンサＣ１，Ｃ２はスピーカＳＰとＧＮＤパタンとの間に介在し、コンデンサＣ３，Ｃ４はスピーカＳＰと＋Ｂパタンとの間に介在する。【選択図】図１
2011249934.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された２つのスイッチング素子を有しその両端がアンプ駆動電源部へ接続されているスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフするゲートドライバ回路と、
前記スイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続されたアンプ出力部と、
を備えることを特徴とするデジタルアンプ。
【請求項２】
スピーカが前記アンプ出力端子に接続された状態で、
前記２つのコンデンサは、容量値が等しいことを特徴とする請求項１記載のデジタルアンプ。
【請求項３】
直列に接続された２つのスイッチング素子を有しその両端がアンプ駆動電源部へ接続されている第１のスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフする第１のゲートドライバ回路と、
前記第１のスイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続された第１のアンプ出力部と、
を有した第１のアンプ部と、
直列に接続された２つのスイッチング素子を有しその両端が前記アンプ駆動電源部へ接続されている第２のスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフする第２のゲートドライバ回路と、
前記第２のスイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続された第２のアンプ出力部と、
を有した第２のアンプ部と、
前記第１のゲートドライバ回路と前記第２のゲートドライバ回路に逆位相の信号を供給する信号供給部と、
を備えることを特徴とするデジタルアンプ。
【請求項４】
前記第１のアンプ部の２つのコンデンサは容量値が等しく、
前記第２のアンプ部の２つのコンデンサは容量値が等しいことを特徴とする請求項３記載のデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオプレーヤ等に装備されるデジタルアンプに関する。
【背景技術】
【０００２】
特許文献１は、ミュート開始時及び終了時のポップノイズを防止するデジタルアンプを開示する。該デジタルアンプによれば、（ａ）スピーカに対して並列にスイッチング素子を接続し、発振動作の開始直前及び停止直前から所定時間、該スイッチング素子をオン、すなわち短絡させたり（特許文献１の図４）、（ｂ）並列接続のコンデンサをローパスフィルタに装備し、一方のコンデンサは、常時作動させるが、他方のコンデンサは、それに直列接続のスイッチング素子をオンにすることにより、発振動作の開始直前及び停止直前から所定時間のみ、作動させたりしている（特許文献１の図６）。
【０００３】
図６は従来のデジタルアンプ７０の回路図である。特許文献１のデジタルアンプもローパスフィルタの構成については図６と同様である。デジタルアンプ７０において、後述の本発明の実施例のデジタルアンプ１０の素子と対応する素子は、デジタルアンプ１０の対応素子に付した符号と同一の符号を付して、詳細な説明はデジタルアンプ１０において行うこととし、主要点について説明する。
【０００４】
ＡＭＰ（音響増幅器：amplifier）１において、ローパスフィルタはコイルＬ１及びコンデンサＣ１から構成される。ＡＭＰ２においてローパスフィルタはコイルＬ２及びコンデンサＣ２から構成される。スピーカＳＰは両端においてそれぞれＡＭＰ１，２の出力端へそれぞれ接続されている。ＡＭＰ１，２はＢＴＬ接続となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４８２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７及び図８は図６のデジタルアンプ７０においてそれぞれＦＥＴ（電界効果トランジスタ：Field Effect Transistor）１，２がオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示している。図７及び図８では、図示の簡略化のために、スピーカＳＰに対してＦＥＴ３，４側の回路図を省略している。
【０００７】
コンデンサＣ１がＧＮＤ（グランド）パタンに接続されているため、ＰＷＭ（パルス幅変調：pulse width modulation）信号のパルス成分の内、可聴帯域外の高周波ノイズ電流成分はＧＮＤパタンに流れ込むことになり、回路全体ではＧＮＤが高周波ノイズで汚されることになり、音質低下の原因になる。
【０００８】
また、デジタルアンプ出力段はＣＭＯＳ（相補型金属酸化膜半導体：Complementary Metal Oxide Semiconductor）のＦＥＴ１，２が交互にオンすることで出力ＰＷＭ信号を作っているが、出力ＬＣフィルタのコンデンサＣ１が接地されることでＦＥＴ１がオンした時とＦＥＴ２がオンした時とではノイズ電流の交流ループのでき方が大きく異なる。これはループからのノイズの電磁放射による他の回路への影響を増加させ、音質低下の原因になる。さらに、このループから出たノイズの電磁放射が他の回路へ影響するため、ループが大きいほど他回路への影響が増し音質低下の原因となる。
【０００９】
本発明の目的は、出力ローパスフィルタのコンデンサを介してＧＮＤに流れ込む高周波ノイズ電流成分を低減するとともに、各スイッチング素子がオンした期間のノイズ電流の交流ループのアンバランスを解消するデジタルアンプを提供することである。
【課題を解決するための手段】
【００１０】
本発明のデジタルアンプによれば、直列に接続された２つのスイッチング素子を有するスイッチング回路と、直列に接続された２つのコンデンサを有するコンデンサ直列回路とが、並列接続されて、アンプ駆動電源部の両端へ接続される。２つのコンデンサの接続点は、ローパスフィルタの出力端子としてアンプ出力端子を構成する。
【００１１】
第１の発明のデジタルアンプは、
直列に接続された２つのスイッチング素子を有しその両端がアンプ駆動電源部へ接続されているスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフするゲートドライバ回路と、
前記スイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続されたアンプ出力部と、
を備える。
【００１２】
第２の発明のデジタルアンプは、
直列に接続された２つのスイッチング素子を有しその両端がアンプ駆動電源部へ接続されている第１のスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフする第１のゲートドライバ回路と、
前記第１のスイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続された第１のアンプ出力部と、
を有した第１のアンプ部と、
直列に接続された２つのスイッチング素子を有しその両端が前記アンプ駆動電源部へ接続されている第２のスイッチング回路と、
前記２つのスイッチング素子を交互にオンオフする第２のゲートドライバ回路と、
前記第２のスイッチング回路の両端間に直列に接続された２つのコンデンサと、
前記２つのスイッチング素子の間と前記２つのコンデンサの間とを接続するコイルと、
前記２つのコンデンサの間に接続された第２のアンプ出力部と、
を有した第２のアンプ部と、
前記第１のゲートドライバ回路と前記第２のゲートドライバ回路に逆位相の信号を供給する信号供給部と、
を備える。
【発明の効果】
【００１３】
本発明によれば、各スイッチング素子がオンである期間の交流ループがバランス化して、出力音の音質が改善される。
【図面の簡単な説明】
【００１４】
【図１】デジタルアンプの回路図である。
【図２】図１のデジタルアンプにおいてハイサイドＦＥＴがオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示す図である。
【図３】図１のデジタルアンプにおいてローサイドＦＥＴがオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示す図である。
【図４】単電源で作動するシングルエンド出力のデジタルアンプの回路図である。
【図５】両電源で作動するシングルエンド出力のデジタルアンプの回路図である。
【図６】従来のデジタルアンプの回路図である。
【図７】図６のデジタルアンプにおいてハイサイドＦＥＴがオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示す図である。
【図８】図６のデジタルアンプにおいてローサイドＦＥＴがオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示す図である。
【発明を実施するための形態】
【００１５】
図１はデジタルアンプ１０の回路図である。なお、図１に図示されている要素の内、直流電源回路１８及びスピーカＳＰは、デジタルアンプ１０内の素子ではなく、デジタルアンプ１０の外部の素子である。デジタルアンプ１０は例えばオーディオ装置に装備される。デジタルアンプ１０は、左右のスピーカ等、複数のスピーカ付きオーディオ装置に装備される場合には、各音声チャネルごとに設けられる。デジタルアンプ１０は１つのＩＣ（集積回路：Integrated Circuit）でもよい。
【００１６】
図１のデジタルアンプ１０において、前述の従来のデジタルアンプ７０（図６）との相違点は、デジタルアンプ１０ではコンデンサＣ３，Ｃ４が追加されることである。
【００１７】
デジタルアンプ１０は本発明のデジタルアンプの一例である。本発明のデジタルアンプは、例えば据置き型、ポータブル型、車載型のオーディオ装置や、スピーカ等の音声出力器付きＡＶ（Audio Visual）装置等に装備される。
【００１８】
直流電源回路１８は、単電源であり、＋Ｂ（＋電源）端子とＧＮＤ端子とをもつ。直流電源回路１８は本発明におけるアンプ駆動電源部に相当する。デジタルアンプ１０は、両電源、すなわち＋Ｂ（＋電源）端子と−Ｂ（−電源）端子とをもつ直流電源回路にも適用可能である。直流電源回路１８は、商用交流電源やバッテリーから所定の直流電圧＋Ｂを生成し、＋Ｂ端子から出力する。
【００１９】
デジタルアンプ１０はＰＷＭ回路１１及びＡＭＰ１，２を備える。ＣＤ（コンパクトディスク）等から再生したアナログの再生音信号はアナログ音声入力端子ＩＮに入力される。ＰＷＭ回路１１は、アナログ音声入力端子ＩＮからのアナログ音声信号の振幅に比例するパルス幅のパルス信号を生成し、該パルス信号をＡＭＰ１，２へ出力する。なお、ＰＷＭ回路１１は、デジタル信号（ＰＣＭ）から直接ＰＷＭもしくはＰＤＭ信号に変換して出力する形式のものであってもよく、その場合には、アナログ音声入力端子ＩＮはデジタル音声入力端子ＩＮとなる。
【００２０】
ＡＭＰ１，２はＢＴＬ接続となっている。ＰＷＭ回路１１はＡＭＰ１，２のゲートドライバ回路１４ａ，１４ｂへ逆位相の信号を供給する。ＰＷＭ回路１１は本発明における信号供給部に相当する。本発明における信号供給部は、入力信号に含まれるオーディオの振幅に関係するパルス信号として、ＰＷＭ（pulse width modulation）以外にＰＤＭ（pulse density modulation）を採用することもできる。
【００２１】
ＡＭＰ１とＡＭＰ２とは構成が同一であり、ＡＭＰ１のゲートドライバ回路１４ａ、ＣＭＯＳのＦＥＴ１，２，コイルＬ１及びコンデンサＣ１，Ｃ３はＡＭＰ２のゲートドライバ回路１４ｂ、ＦＥＴ３，４，コイルＬ２及びコンデンサＣ２，Ｃ４にそれぞれ対応している。ＡＭＰ２の説明は省略し、ＡＭＰ１の構成についてのみ説明する。
【００２２】
ゲートドライバ回路１４ａは、ＰＷＭ回路１１からのパルス信号に関係して、ＦＥＴ１，２をオンにする。ＦＥＴ１，２はそれぞれハイサイド及びローサイドのＦＥＴである。ＦＥＴ１，２のオン期間は、ＰＷＭ回路１１からのパルス信号のパルス幅にほぼ比例する。
【００２３】
ＰＷＭ回路１１からのＰＷＭパルス信号は、ＡＭＰ１，２へ出力され、中点電圧に対して正のパルスと負のパルスを含んでいる。ＦＥＴ１，４は、ＰＷＭ回路１１からのＰＷＭパルス信号の正のパルスの期間にオンになり、ＦＥＴ２，３は、ＰＷＭ回路１１からのＰＷＭパルス信号の負のパルスの期間にオンになる。
【００２４】
ＦＥＴ１は、ソース側を直流電源回路１８の＋Ｂ端子へ接続され、ドレイン側をＦＥＴ２のソース側へ接続される。ＦＥＴ２は、ドレイン側をＧＮＤパタンへ接続される。
【００２５】
ＦＥＴ１，２は本発明のスイッチング素子に相当する。直列接続されたＦＥＴ１，２は本発明のスイッチング回路に相当する。直流電源回路１８は本発明のアンプ駆動電源部に相当する。本発明のアンプ駆動電源部の両端はＧＮＤと−Ｂ（−電源）との電圧であってもよいとする。
【００２６】
コイルＬ１、コンデンサＣ１，３はローパスフィルタを構成する。コイルＬ１の一端側は、ローパスフィルタの入力側に相当し、ＦＥＴ１とＦＥＴ２との接続点へ接続され、コイルＬ１の他端側は、ローパスフィルタの出力側に相当し、スピーカＳＰの一端側へ接続されている。コンデンサＣ１はコイルＬ１の他端とＧＮＤパタンとの間に介在し、コンデンサＣ３は、コイルＬ１の他端側とＦＥＴ１のソース側との間に介在する。
【００２７】
スピーカＳＰが端子付きである場合には、スピーカＳＰの端子へ接続するデジタルアンプ１０の出力端子が本発明におけるアンプ出力部に相当する。これに対し、スピーカＳＰがデジタルアンプ１０と端子を介さず接続されている場合は、リードやプリント基板上のパタンが本発明におけるアンプ出力部に相当する。
【００２８】
理論的には電源ラインは交流的なインピーダンスとしてＧＮＤと等価であるから、コンデンサＣ１〜Ｃ４はＬＣフィルタのコンデンサとして並列接続となる。つまりＣ１〜Ｃ４を素子ではなく、容量値と考えて、Ｃ１＋Ｃ３＝Ｃ２＋Ｃ４＝Ｃｓｕｍとし、このＣｓｕｍとコイルＬ１，Ｌ２及び負荷インピーダンスで出力フィルタの所定の特性になるように定める。この場合のフィルタ特性、定数の決め方は従来技術の決め方に従って決めればよい。さらに、Ｃ１＋Ｃ３＝Ｃ２＋Ｃ４＝Ｃｓｕｍとした時のコンデンサＣ１，Ｃ３の比率、及びコンデンサＣ２，Ｃ４の比率は、ハイサイドＦＥＴがオンした時とローサイドＦＥＴがオンした時とのノイズ電流の交流ループのバランスをとるために、理論的には１対１が良い。また、実際の機器では、素子の誤差やプリント基板においての電源ラインパタンとＧＮＤパタンのインピーダンスの違いといった誤差が有るため、これらの誤差を補正するために１対１からずらした値としてもよい。
【００２９】
本発明の典型例では、スピーカと直列回路の各端との間の各コンデンサは、対応の各スイッチング素子がオンになっている期間の可聴帯域外の通過電流値がほぼ等しくなるように、容量値を設定されている。
【００３０】
各ローパスフィルタ（Ｌ１，Ｃ１，Ｃ３から成るローパスフィルタ及びＬ２，Ｃ２，Ｃ４のから成るローパスフィルタ）のカットオフ周波数は５０ｋＨｚ〜７０ｋＨｚ程度に設定する。この場合２０ｋＨｚはほぼフラットになるようにするので、ローパスフィルタによりカットする周波数成分としては２０ｋＨｚ以上と考えることができる。
【００３１】
図２及び図３は図１のデジタルアンプ１０においてそれぞれＦＥＴ１，２がオンになっている期間の出力ＬＣフィルタを含む回路のノイズ電流の交流ループのでき方を簡略化して示している。図２及び図３では、図示の簡略化のために、スピーカＳＰに対してＦＥＴ３，４側の回路図を省略している。また、直流電源回路１８は、高周波ノイズ電流に対して等価的にコンデンサＣ５で表わされる。
【００３２】
デジタルアンプ１０のＰＷＭ出力の高周波ノイズ電流がＦＥＴ１のオン期間に＋Ｂの電源ラインに流れる経路とＦＥＴ２のオン期間のＧＮＤパタンに流れる経路とに分かれるため、ＧＮＤパタンに流れる高周波ノイズは半減され、デジタルアンプ出力の基準となるＧＮＤパタンはよりクリーンに保たれて、音質的に有利となる。
【００３３】
また、図２及び図３に示すようにＦＥＴ１がオンである期間と、ＦＥＴ２がオンである期間とのノイズ電流の交流ループのでき方が、ハイサイド側とローサイド側とで等しくすることができるとともに、交流ループ自体も寸法的に小さくすることができる。これらのことからループからのノイズの電磁放射による他の回路への影響を減らすことができる、さらに、ハイサイド側とローサイド側双方の交流ループの長さや面積等がバランス化することで、出力音の音質が改善される。
【００３４】
図４は単電源で作動するシングルエンド出力のデジタルアンプ４０の回路図である。デジタルアンプ４０において、デジタルアンプ１０（図１）に同等の素子があるものについては、デジタルアンプ１０の同等の素子と同一の符号で指示して、説明を省略する。
【００３５】
直流電源回路４５は、＋Ｂ（＋電源）、−Ｂ（−電源）の電圧を生成し、それぞれ＋Ｂ、−Ｂの端子からデジタルアンプ４０へ電力を供給する。デジタルアンプ４０は、スピーカＳＰに対し、ＦＥＴ１，２のみのシングルエンド出力となっている。また、デジタルアンプ４０は、ゲートドライバ回路１４ａのみ装備し、ゲートドライバ回路１４ｂは装備しない。デジタルアンプ４０のＧＮＤパタンは、直流電源回路４５のＧＮＤ端子及びスピーカＳＰのＧＮＤ端子へ接続される。
【００３６】
デジタルアンプ４０では出力ＬＣフィルタのコンデンサの内、コンデンサＣ１を−Ｂの電圧パタンへ接続し、コンデンサＣ３を＋Ｂの電圧パタンへ接続している。コンデンサＣ１，Ｃ３の値は図１のデジタルアンプ１０のコンデンサＣ１，Ｃ３の値と同様に決めることができる。
【００３７】
ＦＥＴ１がオンになる期間では、直流電源回路４５は等価的にコンデンサＣ７となる。また、ＦＥＴ２がオンになる期間では、直流電源回路４５は等価的にコンデンサＣ８となる。この結果、ＦＥＴ１，２がオンである期間の交流ループがバランス化して、出力音の音質が改善される。
【００３８】
シングルエンド出力のデジタルアンプは、図４の単電源方式だけでなく、両電源方式で作動させることができる。図５は両電源で作動するシングルエンド出力のデジタルアンプ５０の回路図である。デジタルアンプ５０において、デジタルアンプ４０（図４）に同等の素子があるものについては、デジタルアンプ１０の同等の素子と同一の符号で指示して、説明を省略する。
【００３９】
デジタルアンプ５０は、図１のデジタルアンプ１０と同様に、両電源で作動させるため、図１の直流電源回路１８を使用している。カップリング用大容量コンデンサＣ９は、コンデンサＣ１，Ｃ３の接続点とスピーカとの一端との間に介在する。ＦＥＴ２のドレイン側、コンデンサＣ１の反コンデンサＣ３側の端子、及びスピーカＳＰの他端はＧＮＤパタンへ接続される。
【００４０】
本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更（付加及び削除も含む。）が可能であることは言うまでもない。
【００４１】
本明細書は様々な範囲及びレベルの発明を開示している。それら発明は、本明細書で説明した様々な技術的範囲及び具体的レベルの各装置だけでなく、拡張ないし一般化の範囲で、各装置から独立の作用、効果を奏する１つ又は複数の要素を抽出したものや、１つ又は複数の要素を拡張ないし一般化の範囲で変更したものや、さらに、各装置間で１つ又は複数の要素の組合せを入れ換えたものを含む。
【符号の説明】
【００４２】
１０：デジタルアンプ、１１：ＰＷＭ回路、１４ａ，１４ｂ：ゲートドライバ回路、１８：直流電源回路、４０：デジタルアンプ、４５：直流電源回路、Ｃ１〜Ｃ４：コンデンサ、Ｌ１，Ｌ２：コイル、スピーカＳＰ。
【図１】
2011249934.tif 000003
【図２】
2011249934.tif 000004
【図３】
2011249934.tif 000005
【図４】
2011249934.tif 000006
【図５】
2011249934.tif 000007
【図６】
2011249934.tif 000008
【図７】
2011249934.tif 000009
【図８】
2011249934.tif 000010