(57)【要約】【課題】ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性を維持する。【解決手段】薄膜キャパシタ１０は、基板１２上に、下部電極１４，誘電体層１６，上部電極１８を順次形成したＭＩＭ構造であり、上下の電極のうち、少なくとも上部電極１８が、窒化物と金属を積層した積層電極となっている。窒化物としては、Ｔａ，Ｔｉなどの高融点金属を含むことが好ましく、また、窒化物と積層される金属が、前記窒化物に含まれる金属と同じであることが好ましい。更に、窒化物がＳｉを含んでいてもよい。少なくとも上部電極１８に窒化物を含む積層電極を用いることで、Ｐｔ電極を用いる場合に必要だった特性回復のアニール処理の必要なく、同等のＩＶ特性を得られるとともに信頼性も向上する。また、誘電体層１６と上部電極１８の密着性が改善され、剥離が生じない。【選択図】図１
2011228462.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下部電極，誘電体層，上部電極が順次形成された薄膜キャパシタにおいて、
前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属からなる積層電極としたことを特徴とする薄膜キャパシタ。
【請求項２】
前記窒化物が、高融点金属を含むことを特徴とする請求項１記載の薄膜キャパシタ。
【請求項３】
前記窒化物と積層する金属が、前記窒化物に含まれる高融点金属と同じであることを特徴とする請求項２記載の薄膜キャパシタ。
【請求項４】
前記高融点金属が、Ｔａ又はＴｉであることを特徴とする請求項２又は３記載の薄膜キャパシタ。
【請求項５】
前記窒化物が、Ｓｉを含むことを特徴とする請求項１〜４のいずれか一項に記載の薄膜キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に、下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造の薄膜キャパシタに関し、更に具体的には、Ｐｔに代わる電極を用いた場合のＩＶ特性と信頼性の維持に関するものである。
【背景技術】
【０００２】
ＢａＳｒＴｉＯ３（以下、ＢＳＴもしくはＢＳＴＯと記す）などを誘電体層とする薄膜キャパシタは、その低背の特徴を活かし、ＳｉＰ（System In Package），部品埋め込みにおけるデカップリング用途での使用が期待できる。図７には、従来のＭＩＭ構造の薄膜キャパシタが示されている。同図に示す薄膜キャパシタ１００は、基板１０２上に、下部電極１０４，誘電体層１０６，上部電極１０８が順次積層された構造となっている。
【０００３】
このような構造の薄膜キャパシタ１００において、下部電極１０４及び上部電極１０８をＰｔとし、誘電体層１０６をＢＳＴにした場合、その製作工程で水素が素子中に蓄積し、ＩＶ特性及び容量特性が劣化する。これらの特性の回復には、低水素分圧下で４００℃以上の熱処理を加えることが有効である。また、Ｐｔ／ＢＳＴ界面の密着力は、その結合が鏡像力によるものとされ、強い結合を得るのは困難である。このため、Ｐｔ／ＢＳＴ界面の密着力は弱く、高温バイアス試験やヒートサイクル試験によって剥離が生じ、実用に耐える信頼性を得るのが困難である。このような特性劣化に対し、誘電体材料は異なるものの、下記特許文献１及び２に示すように、電極／誘電体層の界面に、導電性酸化物電極などを挿入することが試みられている。
【０００４】
前記特許文献１は、ＦｅＲＡＭに用いられるＰｔ／ＰＺＴ／Ｐｔキャパシタの疲労特性改善に関するものである。当該技術によれば、低リーク電流化によるヒステリシス特性保持には、Ｐｔ／ＰＺＴ界面にＳＲＯ膜（同公報の第１図の符号５及び符号７参照）を挿入し、Ｐｂ等の拡散バリア性を確保して酸素欠陥生成を防止することが有効である。前記ＳＲＯ膜は、低温でアモルファスＳＲＯ膜を成膜し、熱処理により多結晶化することにより得られる。また、前記特許文献２には、強誘電体ＰＺＴ薄膜キャパシタに関し、Ａｌ／ＰＺＴ界面にＡｌ２Ｏ３，ＳｉＯ２などの酸化物や、Ｓｉ３Ｎ４などの窒化物を緩衝膜（同公報の第１図の符号７参照）として挿入することが開示されている。該緩衝膜の挿入により、高温処理を行っても低融点金属のＡｌの拡散抑制が可能になり、メモリ特性劣化を抑えることが可能となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１９５７６８号公報（第１図）
【特許文献２】特開平５−１１０００９号公報（第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したＰｔ電極は、耐酸化性や誘電体ＢＳＴＯとのショットキー特性の面で優れる反面、他の汎用的な金属に比べると、価格が著しく高いほか、水素劣化を示すことが知られている。これに対し、前記背景技術で示したようにアニール処理による特性回復が行われるが、Ｐｔは水素を容易にひきつけるため、前記アニール処理に加えて、作成後に外から侵入する水素に対するバリア膜でＰｔ／ＢＳＴ／Ｐｔを被膜することが必要となる。しかしながら、このようなアニール処理及びバリア膜を適用しても良好な信頼性が得られるわけではない。また、前記特許文献１に記載の技術では、電極と誘電体層の界面に挿入するＳＲＯ膜の特性が、Ｓｒ，Ｒｕの組成によって容易に変わってしまうほか、抵抗率が高く、ＥＳＲが高くなるという不都合がある。更に、前記特許文献２に記載の技術では、緩衝層として、Ａｌ２Ｏ３，ＳｉＯ２，Ｓｉ３Ｎ４などを用いるが、これらは低誘電率材料であり、容量低下を余議なくされるという不都合がある。
【０００７】
本発明は、以上のような点に着目したもので、ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性の維持が可能な薄膜キャパシタを提供することを、その目的とする。
【課題を解決するための手段】
【０００８】
本発明は、基板上に、下部電極，誘電体層，上部電極が順次形成された薄膜キャパシタにおいて、前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属からなる積層電極としたことを特徴とする。主要な形態の一つは、前記窒化物が、高融点金属を含むことを特徴とする。他の形態は、前記窒化物と積層する金属が、前記窒化物に含まれる高融点金属と同じであることを特徴とする。更に他の形態は、前記高融点金属が、Ｔａ又はＴｉであることを特徴とする。更に他の形態は、前記窒化物が、Ｓｉを含むことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【発明の効果】
【０００９】
本発明によれば、基板上に下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造の薄膜キャパシタにおいて、上下の電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極としたので、ＭＩＭキャパシタ加工後のアニール処理なくして良好なＩＶ特性が得られるとともに、信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１の薄膜キャパシタの積層構造を示す断面図である。
【図２】前記実施例１の製造工程の一例を示す図である。
【図３】前記実施例１の製造工程の一例を示す図である。
【図４】前記実施例１の薄膜キャパシタのＩＶ特性を示す図である。
【図５】比較例の薄膜キャパシタのＩＶ特性を示す図である。
【図６】前記実施例１及び比較例の薄膜キャパシタの信頼性試験後の超音波顕微鏡での観察画像を示す図である。
【図７】従来のＰｔ／ＢＳＴＯ／Ｐｔ薄膜キャパシタの積層構造を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。
【実施例１】
【００１２】
最初に、図１〜図６を参照しながら本発明の実施例１を説明する。通常、ＭＩＭ構造の薄膜キャパシタでは、電極として仕事関数の大きな金属が用いられる。Ｐｔは、最も仕事関数の大きな金属であるが、上述したようにＭＩＭキャパシタ特性を劣化させる水素を蓄積しやすい特性を有することから、Ｐｔを用いずに薄膜キャパシタを形成することが本質的解決につながると考えられる。仕事関数の小さな金属を電極として用いるためには、誘電体との見かけのショットキー障壁を高くする必要がある。そこで、本発明では、誘電体層と接する上下の電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極とすることで、誘電体のバンド構造を制御することとした。
【００１３】
まず、図１を参照して、本実施例の薄膜キャパシタの構造を説明する。図１は、本実施例の薄膜キャパシタの積層構造を示す断面図である。図１に示すように、薄膜キャパシタ１０は、基板１２上に、下部電極１４，誘電体層１６，上部電極１８が順次形成されたＭＩＭ構造となっている。前記上部電極１８の上面は、端子取出口３６Ａ，３６Ｂを除く適宜部分が、保護膜２０及び感光性樹脂２２によって被覆されている。前記下部電極１４及び上部電極１８は、前記端子取出口３６Ａ，３６Ｂに接続された埋め込み導体２６Ａ，２６Ｂによって、外部電極２８Ａ，２８Ｂに接続されている。また、前記埋め込み導体２６Ａ，２６Ｂの周囲には、バリア膜２４が設けられており、該バリア膜２４と埋め込み導体２６Ａ，２６Ｂとの界面には、めっきシード膜（図示せず）が設けられている。
【００１４】
前記基板１２としては、例えば、熱酸化膜付きのＳｉ基板が利用され、下部電極１４としては、例えば、Ｐｔが利用され、誘電体層１６としては、例えば，ＢＳＴＯが用いられる。また、上部電極１８としては、窒化物と金属を積層した積層電極が利用される。前記窒化物としては、ＴａやＴｉなどの高融点金属を含むものであることが好ましく、更に、Ｓｉを含むものであることが好ましい。Ｓｉを含む高融点金属窒化物（例えば、ＴａＳｉＮ）の成膜は、Ｓｉを含まないもの（例えば、ＴａＮ）に比べて、膜応力を低くすることができる。その結果、ＭＩＭにかかる応力を低減でき、ＭＩＭ特性の劣化を抑制することが可能となる。また、前記窒化物と積層する金属としては、例えば、前記窒化物に含まれる高融点金属と同じものが利用される。窒化物に含まれる高融点金属と同じ金属を積層することにより、電極成膜を連続的に行うことができるため、成膜室間の移動を省略して成膜工程の短縮が可能になるとともに、窒化物と金属の密着力の低下を防止することができる。本実施例では、前記上部電極１８として、窒化物であるＴａＳｉＮと金属であるＴａが積層したＴａＳｉＮ／Ｔａ積層電極を利用することとした。また、前記保護膜２０としては、例えば、ＴｉＯｘ／Ａｌ２Ｏ３膜が利用され、感光性樹脂２２としては、例えば、ＢＣＢ樹脂が利用される。埋め込み導体２６Ａ，２６Ｂとしては、例えば、Ｃｕが利用され、バリア膜２４としては、例えば、ＴａＮ／Ｔａが用いられる。また、バリア膜２４の表面に設けられる図示しないめっきシード膜としては、例えば、Ｃｕが用いられる。更に、外部電極２８Ａ，２８Ｂとしては、例えば、Ｎｉ／Ａｕの積層電極が利用される。
【００１５】
次に、図２及び図３を参照して、本実施例の薄膜キャパシタ１０の製造方法の一例を説明する。まず、図２(A)に示すように、熱酸化膜付きＳｉからなる基板１２を用意し、該基板１２上に、図２(B)に示すように、下部電極１４としてＰｔを２５０ｎｍ，誘電体層１６としてＢＳＴＯを１５０ｎｍ，上部電極としてＴａＳｉＮ／Ｔａ積層膜を４０ｎｍ／１００ｎｍの厚さとなるように、順次、スパッタ成膜する。前記上部電極（窒化物電極）１８の抵抗率は、例えば、０．０１Ωｃｍとした。
【００１６】
次に、前記上部電極１８上に、レジスト３０を塗布し、フォトリソグラフィとドライエッチングによって、上部電極１８及び誘電体層１６を加工し、図２(C)に示すように所望の形状の加工部３２Ａ，３２Ｂを形成する。続いて、前記加工部３２Ａ，３２Ｂも含めて再びレジスト３０を塗布し、上述した手順と同様にフォトリソグラフィとドライエッチングによって、下部電極１４を加工して図２(D)に示す所望形状の加工部（ダイシングライン部）３４を形成したあと、レジスト３０を除去する。そして、図２(E)に示すように、前記レジスト３０を除去した後に露出する表面全体を覆うように、保護膜２０として、ＴｉＯｘ／Ａｌ２Ｏ３を、２ｎｍ／８０ｎｍの厚さで成膜する。前記保護膜２０には、図２(F)に示すように、フォトリソグフィとドライエッチングにより、端子取出口３６Ａ，３６Ｂを形成する。図示の例では、一方の端子取出口３６Ａは、下部電極１４に接しており、他方の端子取出口３６Ｂは、上部電極１８に接している。
【００１７】
以上の工程によって形成された積層物の表面を、感光性樹脂２２であるＢＣＢ樹脂によって被覆し、フォトリソグラフィにより、図３(A)に示すように、前記端子取出口３６Ａ，３６Ｂに相当する位置に単端子形成のための孔を形成する。なお、前記感光性樹脂２２の厚さは、上部電極１８上に形成された部分において３μｍ程度となるようにする。次に、前記図３(A)の工程で形成した孔の底面及び側面と、感光性樹脂２２の表面を被覆するように、バリア膜２４として、ＴａＮ／Ｔａ膜を、例えば、２０ｎｍ／２０ｎｍの厚さとなるようにスパッタ成膜し（図３(B)参照）、更に、めっきシード膜として、Ｃｕ膜を、例えば、１００ｎｍの厚さとなるようにスパッタ成膜し（図示せず）、２００℃で３０分のＣｕアニールを加える。
【００１８】
次に、図３(C)に示すように、Ｃｕ電解メッキによって、めっき導体２６としてＣｕの埋め込みを行う。そして、図３(D)に示すように、ＣＭＰなどによって余分なめっき導体２６を除去し、埋め込み導体２６Ａ，２６Ｂを形成する。続いて、前記埋め込み導体２６Ａ，２６Ｂに接続する外部電極２８Ａ，２８Ｂを形成するためのリフトオフレジストパターニングを行い（図示せず）、ＥＢ蒸着などの手法により、外部電極２８Ａ，２８Ｂとして、Ｎｉ／Ａｕ膜を例えば、１０ｎｍ／１００ｎｍの厚さで成膜する（図２(E)）。その後、必要に応じて、所望の素子形状に分割（ダイシング）し、図１に示す薄膜キャパシタ１０を得る。
【００１９】
図４には、本実施例の薄膜キャパシタ１０の電気特性（ＩＶ特性）が示されており、図５には、比較例として、従来構造の薄膜キャパシタの電気特性が示されている。なお、比較例の薄膜キャパシタの構造は、本実施例の薄膜キャパシタ１０の上部電極１８をＰｔに置き換えた構造であって、それ以外の部位の材料や素子の寸法は同じであるものとする。図４及び図５には、それぞれ、図２(C)に示す工程のＭＩＭ形成後、図３(D)の工程の埋め込み導体形成後（Ｃｕ−ＣＭＰ後）、図２(E)に示す工程の後の図示しないダイシング後における特性がそれぞれ示されている。また、これらの図において、横軸は電圧［Ｖ］を表し、縦軸は電流［Ａ］を表している。図５からは、比較例の薄膜キャパシタにおいては、Ｃｕ−ＣＭＰ後、リーク電流の増大が見られることが分かる。一方、本実施例の薄膜キャパシタ１０では、上部電極１８と下部電極１４の組成の差異が、ＩＶ特性に非対称性として現れているが、加工に伴う劣化は観測されなかった。また、本実施例の薄膜キャパシタ１０では、加工に伴う容量の低下も見られなかった。
【００２０】
下記表１には、本実施例と前記比較例について行った高温バイアス試験及びヒートサイクル試験の結果が示されている。高温バイアス試験は、１２５℃，±６Ｖの条件で行い、ヒートサイクル試験は、−５５℃〜１２５℃，±６Ｖの条件で行った。
【表１】
2011228462.tif 000003
前記表１の結果から、高温バイアス試験及びヒートサイクル試験ともに、従来構造の比較例に対して、本実施例の薄膜キャパシタ１０は、長い寿命を有することが分かる。
【００２１】
以上のような信頼性試験（高温バイアス試験及びヒートサイクル試験）後の試料を、超音波顕微鏡で観察した画像が、図６に示されている。図６中、「Ｐｔ電極」が比較例の画像であり、「ＴａＳｉＮ／Ｔａ電極」が本実施例の画像である。同図に示すように、比較例の試料では、左下の図に矢印で示すように剥離が確認されたのに対し、本実施例の試料には、剥離が見られないことが確認された。
【００２２】
このように、実施例１によれば、基板１２上に、下部電極１４，誘電体層１６，上部電極１８が順次形成されたＭＩＭ構造の薄膜キャパシタ１０において、前記上部電極１８を、窒化物と金属を積層した積層電極としたので、次のような効果がある。
(1)上部電極１８にＰｔを用いた場合に必要だった特性回復のアニール処理なく、同等の特性を得ることができる。また、誘電体層１６を成膜した以降の工程を低温プロセスにすることが可能となる。
(2)誘電体層１６と上部電極１８の界面の密着性が改善され、剥離が生じない。
(3)高温バイアス試験、ヒートサイクル試験に対して、従来構造の数百倍以上の寿命を得ることができ、信頼性が大幅に向上する。
(4)窒化物を利用した上部電極１８が、水素バリア性を有するため、Ａｌ２Ｏ３などの保護膜２０を必ずしも設けなくても、水素劣化の抑制が可能である。
【００２３】
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した形状，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例で示した材料も一例であり、同様の効果を奏する範囲内で適宜変更可能である。例えば、前記実施例では、上部電極１８を構成する窒化物としてＴａＳｉＮを利用したが、これも一例であり、Ｔａ以外の高融点金属（例えば、Ｔｉなど）を含むものであってもよい。また、Ｓｉも必要に応じて含むようにすればよい。更に、前記実施例では、前記窒化物と積層される金属として、前記窒化物に含まれる高融点金属と同じ金属を用いることとしたが、これも一例であり、窒化物に含まれる金属とは異なる金属を利用してもよい。
【００２４】
(3)前記窒化物の組成は一定である必要はなく、厚さ方向に組成を傾斜させてもよい。例えば、組成を傾斜させることにより、電極の抵抗，ひいてはＭＩＭキャパシタのＥＳＲを制御することが可能となる。また、窒化物組成をその上の金属に向かって同じになるように変化させることで、応力低減と共に連続成膜が可能になるという利点がある。
(4)前記実施例では、上部電極１８に窒化物と金属の積層電極を用いることとしたが、下部電極１４にも窒化物と金属の積層電極を利用してもよい。
(5)前記実施例では、ＴｉＯｘ／Ａｌ２Ｏ３などの絶縁性の水素バリア膜（保護膜２０）を設けることとしたが、上部電極１８に用いる窒化物自体が水素バリア膜としても機能し、素子形成後において外部からの水素拡散に対する耐性を付与することができるため、保護膜２０は必要に応じて設ければよい。
(6)前記窒化物は、絶縁性であってもよいし、導電性を有していてもよい。その抵抗率は、素子に必要なＥＳＲに応じて膜組成による制御が可能である。
【産業上の利用可能性】
【００２５】
本発明によれば、基板上に下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造において、前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極とすることで、ＭＩＭ構造形成後のアニール処理なくして良好なＩＶ特性と信頼性が得られるため、薄膜キャパシタの用途に適用できる。特に、高容量のデカップリング用途の薄膜キャパシタとして好適である。
【符号の説明】
【００２６】
１０：薄膜キャパシタ
１２：基板
１４：下部電極
１６：誘電体層
１８：上部電極
２０：保護膜
２２：感光性樹脂
２４：バリア膜
２６：めっき導体
２６Ａ，２６Ｂ：埋め込み導体
２８Ａ，２８Ａ：外部電極
３０：レジスト
３２Ａ，３２Ｂ，３４：加工部
３６Ａ，３６Ｂ：端子取出口
１００：薄膜キャパシタ
１０２：基板
１０４：下部電極
１０６：誘電体層
１０８：上部電極
【図１】
2011228462.tif 000004
【図２】
2011228462.tif 000005
【図３】
2011228462.tif 000006
【図４】
2011228462.tif 000007
【図５】
2011228462.tif 000008
【図７】
2011228462.tif 000009
【図６】
2011228462.tif 000010