(57)【要約】【課題】カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための入力波形により生じる歪みを抑え、Ａ／Ｄ変換器の歪測定の性能試験における測定待ち時間を抑えること。【解決手段】本発明の第１の態様にかかる波形補正装置は、カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための入力波形を補正する波形補正装置であって、入力波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、入力波形の直前に当該第１補正波形を追加する補正波形追加部を備える。【選択図】図１
2011127998.tif 000002
【特許請求の範囲】
【請求項１】
カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための入力波形を補正する波形補正装置であって、
前記入力波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、前記入力波形の直前に当該第１補正波形を追加する補正波形追加部を備える波形補正装置。
【請求項２】
前記入力波形の始点の電位が所定値であるか否かを判定する判定部をさらに備え、
前記補正波形追加部は、前記入力波形の始点の電位が所定値でないと判定された場合に、前記所定値を始点の電位とし、前記入力波形の始点の電位を終点の電位とした波形を前記第１補正波形として生成することを特徴とする請求項１に記載の波形補正装置。
【請求項３】
前記判定部は、前記入力波形の終点の電位が所定値であるか否かをさらに判定し、
前記補正波形追加部は、前記入力波形の終点の電位が所定値でないと判定された場合に、前記入力波形の終点の電位を始点の電位とし、前記所定値を終点の電位とした波形であり、前記補正時間の長さに応じた第２補正波形を生成し、前記入力波形の直後に当該第２補正波形を追加することを特徴とする請求項２に記載の波形補正装置。
【請求項４】
前記入力波形の振幅に応じてステップ応答試験信号を生成し、前記Ａ／Ｄ変換器が当該ステップ応答試験信号を処理した結果に基づいて前記Ａ／Ｄ変換器のステップ応答時間を測定するステップ応答時間測定手段をさらに備え、
前記補正波形追加部は、前記ステップ応答時間を用いて前記補正時間を算出することを特徴とする請求項３に記載の波形補正装置。
【請求項５】
所定の波形を雛形として定義した雛形波形を格納する雛形波形記憶手段をさらに備え、
前記補正波形追加部は、
前記雛形波形記憶手段から取得される雛形波形に基づき、前記所定値を始点の電位とし、前記入力波形の始点の電位を終点の電位とした第１部分波形を含めて前記第１補正波形として生成し、
前記雛形波形記憶手段から取得される雛形波形に基づき、前記入力波形の終点の電位を始点の電位とし、前記所定値を終点の電位とした第２部分波形を含めて前記第２補正波形として生成する
ことを特徴とする請求項３又は４に記載の波形補正装置。
【請求項６】
前記補正波形追加部は、
前記補正時間の一部である部分時間の長さ分の波形を前記第１部分波形として生成し、前記入力波形の周波数及び振幅に基づき、前記補正時間から当該部分時間を除いた残存時間の長さ分の第３部分波形を生成し、当該第１部分波形の直後に当該第３部分波形を連結して前記第１補正波形として生成し、
前記部分時間の長さ分の波形を前記第２部分波形として生成する
ことを特徴とする請求項５に記載の波形補正装置。
【請求項７】
前記雛形波形記憶手段は、スイープ波の波形を雛形として定義したスイープ雛形波形をさらに格納し、
前記判定部は、前記入力波形の周波数が所定数以上であるか否かを判定し、
前記補正波形追加部は、前記入力波形の周波数が所定数以上であると判定された場合に、前記雛形波形記憶手段から取得されるスイープ雛形波形に基づき、前記第１部分波形及び前記第２部分波形を生成することを特徴とする請求項５又は６に記載の波形補正装置。
【請求項８】
前記補正波形追加部は、前記入力波形の直前に入力される波形の終点の電位と当該入力波形の始点の電位とが共に所定値であると判定された場合に、当該入力波形の周波数及び振幅に基づき、前記補正時間の長さ分の波形を前記第１補正波形として生成することを特徴とする請求項１乃至７のいずれか１項に記載の波形補正装置。
【請求項９】
前記所定値は、前記入力波形における振幅の中点の電位であることを特徴とする請求項１乃至８のいずれか１項に記載の波形補正装置。
【請求項１０】
前記入力波形は、正弦波形であることを特徴とする請求項１乃至９のいずれか１項に記載の波形補正装置。
【請求項１１】
カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための第１波形及びを当該第１波形の直後に入力する第２波形を補正する当該Ａ／Ｄ変換器の試験装置における波形補正方法であって、
前記第１波形及び前記第２波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、
前記第２波形の直前に当該第１補正波形を追加する
ことを含む波形補正方法。
【請求項１２】
前記第１波形の終点及び前記第２波形の始点の電位が所定値であるか否かを判定し、
前記第１波形の終点の電位又は前記第２波形の始点の電位のいずれかが所定値でないと判定された場合に、前記所定値を始点の電位とし、前記第１波形の始点の電位を終点の電位とした波形を前記第１補正波形として生成すること特徴とする請求項１１に記載の波形補正方法。
【請求項１３】
前記第１波形の終点の電位が所定値でないと判定された場合に、前記第１波形の終点の電位を始点の電位とし、前記所定値を終点の電位とした波形であり、前記補正時間の長さに応じた第２補正波形を生成し、
前記第１波形の直後に当該第２補正波形を追加することを特徴とする請求項１２に記載の波形補正方法。
【請求項１４】
前記第１波形及び前記第２波形の振幅に応じてステップ応答試験信号を生成し、
前記Ａ／Ｄ変換器が当該ステップ応答試験信号を処理した結果に基づいて前記Ａ／Ｄ変換器のステップ応答時間を測定し、
前記ステップ応答時間を用いて前記補正時間を算出することを特徴とする請求項１３に記載の波形補正方法。
【請求項１５】
前記試験装置は、所定の波形を雛形として定義した雛形波形を格納する雛形波形記憶手段をさらに備え、
前記雛形波形記憶手段から取得される雛形波形に基づき、前記所定値を始点の電位とし、前記第２波形の始点の電位を終点の電位とした第１部分波形を含めて前記第１補正波形として生成し、
前記雛形波形記憶手段から取得される雛形波形に基づき、前記第１波形の終点の電位を始点の電位とし、前記所定値を終点の電位とした第２部分波形を含めて前記第２補正波形として生成する
ことを特徴とする請求項１３又は１４に記載の波形補正方法。
【請求項１６】
前記補正時間の一部である部分時間の長さ分の波形を前記第１部分波形として生成し、前記第２波形の周波数及び振幅に基づき、前記補正時間から当該部分時間を除いた残存時間の長さ分の第３部分波形を生成し、当該第１部分波形の直後に当該第３部分波形を連結して前記第１補正波形として生成し、
前記部分時間の長さ分の波形を前記第２部分波形として生成する
ことを特徴とする請求項１５に記載の波形補正方法。
【請求項１７】
前記雛形波形記憶手段は、スイープ波の波形を雛形として定義したスイープ雛形波形をさらに格納し、
前記第１波形及び前記第２波形の周波数が所定数以上であるか否かを判定し、
前記第１波形及び前記第２波形の周波数が所定数以上であると判定された場合に、前記雛形波形記憶手段から取得されるスイープ雛形波形に基づき、前記第１部分波形及び前記第２部分波形を生成することを特徴とする請求項１５又は１６に記載の波形補正方法。
【請求項１８】
前記第１波形の終点の電位と前記第２波形の始点の電位とが共に所定値であると判定された場合に、当該第２波形の周波数及び振幅に基づき、前記補正時間の長さ分の波形を前記第１補正波形として生成することを特徴とする請求項１１乃至１７のいずれか１項に記載の波形補正方法。
【請求項１９】
前記所定値は、前記第１波形及び前記第２波形における振幅の中点の電位であることを特徴とする請求項１１乃至１８のいずれか１項に記載の波形補正方法。
【請求項２０】
前記第１波形及び前記第２波形は、正弦波形であることを特徴とする請求項１１乃至１９のいずれか１項に記載の波形補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形補正装置及び方法に関し、特に、Ａ／Ｄ（Analog/Digital）変換器の歪測定の性能試験を行うための波形補正装置及び方法に関する。
【背景技術】
【０００２】
オーディオ分野等に使用される高精度のＡ／Ｄ変換器の試験には、Ａ／Ｄ変換器の機能要件を測定する機能試験（function test）ばかりでなく、所定の条件のもとで機能要件を満たすかを測定する性能試験がある。ここで、性能試験とは、例えば、ＳＩＮ波形をＡ／Ｄ変換器に入力して、Ａ／Ｄ変換器の出力ＳＩＮ波形の歪を測定する試験である。また、ここでいうＳＩＮ波形の歪を測定する試験とは、Ａ／Ｄ変換器の音質に関係するカタログ性能である、ＴＨＤ＋Ｎ（Total Harmonic Distortion Plus Noise）等の性能である。
【０００３】
また、オーディオ分野においては、ソースとなる音源が、ＦＭ（Frequency Modulation）／ＡＭ（Amplitude Modulation）ラジオチューナー、レコードプレイヤー、カセットテーププレイヤー、ミニディスク（ＭＤ（Mini Disc））プレイヤー、コンパクトディスク（ＣＤ（Compact Disc））プレイヤー、ＤＶＤ（Digital Versatile Disc）プレイヤー、レーザーディスク（ＬＤ（Laser Disc））プレイヤー、ＭＰ３（MPEG Audio Layer-3）プレイヤー、アナログ、ワンセグ及びフルセグテレビ等のテレビチューナー並びにカーナビゲーションの案内音声等多岐に渡る。これらの多岐に渡るソースとなる音源を扱うオーディオシステムでの使用が想定される為、高精度のＡ／Ｄ変換器は、チャンネル数が一般的に多く、試験測定項目が増大し、テスト時間が増大している。そのため、Ａ／Ｄ変換器テスト時間短縮の要求が高まってきた。
【０００４】
特許文献１には、Ａ／Ｄ変換器の機能試験において、デジタルコードに対応したアナログ電圧を自動的に生成する手段を設けて機能試験の時間短縮を図るための技術が開示されている。図１３は、特許文献１におけるＡ／Ｄ変換器試験装置の構成を示すブロック図である。
【０００５】
図１３に示すＡ／Ｄ変換器試験装置は、被測定デバイスであるＡ／Ｄ変換器１と、試験を制御する制御手段４と、デジタルコード対応アナログ電圧連続発生手段１２と、デジタルコード測定手段３とを備える。制御手段４は、デジタルコード対応アナログ電圧連続発生手段１２、Ａ／Ｄ変換器１及びデジタルコード測定手段３へそれぞれ、コード、変換開始クロック及び測定タイミングクロックを出力する。デジタルコード対応アナログ電圧連続発生手段１２は、制御手段４からのコードに応じて動作する。デジタルコード対応アナログ電圧連続発生手段１２は、Ａ／Ｄ変換器１が出力すべきデジタルコードに対応したアナログ電圧Ａを発生させる。ここで、アナログ電圧Ａは、オーバースケールのアナログ電圧を含むものである。また、デジタルコード対応アナログ電圧連続発生手段１２は、アナログ電圧Ａを自動的、かつ、連続的に出力する。Ａ／Ｄ変換器１は、制御手段４からの変換開始クロックに応じて動作し、デジタルコード対応アナログ電圧連続発生手段１２から入力されるアナログ電圧Ａに基づき、アナログ情報からデジタルコードＢ０、Ｂ１、・・・、Ｂｎへ変換し、デジタルコード測定手段３へ出力する。デジタルコード測定手段３は、制御手段４からの測定タイミングクロックに応じて動作し、Ａ／Ｄ変換器１から出力されるデジタルコードＢ０、Ｂ１、・・・、Ｂｎを測定タイミングクロックに同期させて測定する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−１９９１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般的に、オーディオ分野等に用いられる高精度のＡ／Ｄ変換器は、内部の電圧を維持して安定した変換性能を維持する為、また、不要な低域のノイズをカットする為に、入力端子にカップリングコンデンサを追加し、入力端子内部の抵抗とあわせてハイパスフィルタを構成して使用される。そのため、Ａ／Ｄ変換器の歪み測定の性能試験においては、カップリングコンデンサを搭載したＡ／Ｄ変換器専用のテストボードを作成し、当該テストボードを介してＡ／Ｄ変換器試験装置に装着される。
【０００８】
図１４は、特許文献１において歪み測定の性能試験を行う場合の構成の例を示す。図１４に示すＡ／Ｄ変換器試験装置２００は、図１３に示した制御手段４と、デジタルコード対応アナログ電圧連続発生手段１２と、デジタルコード測定手段３とを備える。また、図１４に示すテストボード２０１は、図１３に示したＡ／Ｄ変換器１と、カップリングコンデンサ１０１とを備える。そして、Ａ／Ｄ変換器１の内部には、上述したように通常、抵抗１０２及び電源１０３が存在する。そのため、カップリングコンデンサ１０１及び抵抗１０２により、ハイパスフィルタを構成することができる。これにより、Ａ／Ｄ変換器１の歪み測定の性能試験を行うことができる。
【０００９】
また、歪み測定の性能試験において、Ａ／Ｄ変換器試験装置２００は、測定項目ごとに異なる波形を発生させるコンピュータプログラムである歪測定プログラムを動作させることにより、カップリングコンデンサ１０１を介してＡ／Ｄ変換器１へ入力する。例えば、入力する波形がＳＩＮ波形である場合、ＳＩＮ波形の周波数、始点及び終点の電位等が測定項目毎に異なるものとなる。そして、性能試験の測定項目は、数百以上と多数であるため、通常は、試験時間の短縮のため、各測定項目を連続して実行する。そのため、連続して入力されるＳＩＮ波により、測定項目間において、カップリングコンデンサ１０１に急激な電圧変動が起こる。よって、ＳＩＮ波を入力した歪み測定の性能試験を行う場合、ＳＩＮ波形の歪み安定化の為の測定待ち時間が長くなるという問題がある。
【００１０】
以下では、代表的な３つ特徴を有する入力波形の例を挙げ、これらを図１４に示すＡ／Ｄ変換器試験装置２００に入力した場合に上述した課題が発生することを説明する。図１５乃至図１７は、上述した課題が発生する代表的な３種類の入力波形及び当該入力波形についてのカップリングコンデンサ１０１からの出力波形の例を示す図である。尚、入力波形の例は、これに限定されない。
【００１１】
入力波形の特徴の第１の例として、図１５は、ＳＩＮ波の終点の波形の例により課題の発生を説明する図である。入力波形７００は、カップリングコンデンサ１０１へ入力されるＳＩＮ波形の一部である。出力波形７０１は、カップリングコンデンサ１０１からＡ／Ｄ変換器１へ出力されるＳＩＮ波形の一部である。ここでは、歪測定プログラムのうち８００項目のテスト終了時刻を時刻Ｔ８００ＥＮＤとし、その次の８０１項目目のテスト開始時刻を時刻Ｔ８０１ＳＴＡＲＴとし、ＳＩＮ波の中点の電圧を電圧Ｖ０とする。
【００１２】
また、前述のとおり、カップリングコンデンサ１０１と、Ａ／Ｄ変換器１の入力端子内部の抵抗１０２と合わせてハイパスフィルタを構成している。そして、カップリングコンデンサ１０１の入力電圧をＶｉｎ（ｔ）とし、出力電圧をＶｏｕｔ（ｔ）とし、容量値をＣ１とし、抵抗１０２の抵抗値をＲ１とする。この場合、ハイパスフィルタの伝達関数は、下記の（１）式で表すことができる。そして、例えば、カップリングコンデンサ１０１の容量値を２．２μＦ、抵抗１０２の抵抗値を５０ＫΩとすると、（１）式により、ハイパスフィルタのステップ応答特性時間は約５００ｍｓと求まる。そのため、最低５００ｍｓは測定待ち時間が必要であることがわかる。
Ｖｏｕｔ（ｔ）／Ｖｉｎ（ｔ）＝１／（ｔ＋（１／Ｃ１ｘＲ１））・・・（１）式
【００１３】
図１４では、Ａ／Ｄ変換器試験装置２００からＡ／Ｄ変換器１の出力であるデジタルコードＢ０、Ｂ１、・・・、Ｂｎまでの間には、テストボード２０１の遅延、Ａ/Ｄ変換器１の内部遅延等が発生する。そして、入力波形７００の各測定項目の終点の電位は、中点の電圧Ｖ０で終わるとは限らない。それは、Ａ／Ｄ変換器試験装置２００からのＳＩＮ波の出力は、Ａ／Ｄ変換器１へ取り込まれた時点で終了してしまうからである。
【００１４】
例えば、図１５では、入力波形７００の時刻Ｔ８００ＥＮＤにおける電位は、中点の電位Ｖ０ではないことを示す。時刻Ｔ８００ＥＮＤにおける電位は、カップリングコンデンサ１０１の出力、つまり、Ａ／Ｄ変換器１の入力端子に保持された電位である。よって、カップリングコンデンサ１０１に時刻Ｔ８００ＥＮＤにおける電位による電荷が溜まってしまう。
【００１５】
そのため、時刻Ｔ８０１ＳＴＡＲＴで新たに入力されたＳＩＮ波の始点の電位との間に電位差がある場合、カップリングコンデンサ１０１の出力で急激な電圧変動が起こる。そして、出力波形７０１の歪み箇所ａａのようにＳＩＮ波形が歪み、そのＳＩＮ波形の歪みが落ち着くまでの測定待ち時間が長くなる。つまり、測定項目の終点のＳＩＮ波の電位がどの値になるか保証できない。
【００１６】
尚、経験則として、正常な測定が開始されるまでの待ち時間は、上記のステップ応答時間約５００ｍｓの３〜４倍である。
【００１７】
入力波形の特徴の第２の例として、図１６は、ＳＩＮ波の始点の波形の例により課題の発生を説明する図である。入力波形７１０は、カップリングコンデンサ１０１へ入力されるＳＩＮ波形の一部である。出力波形７１１は、カップリングコンデンサ１０１からＡ／Ｄ変換器１へ出力されるＳＩＮ波形の一部である。ここでは、歪測定プログラムのうち８１０項目のテスト開始時刻を時刻Ｔ８１０ＳＴＡＲＴとし、ＳＩＮ波の中点の電圧を電圧Ｖ０とする。
【００１８】
歪み測定の性能試験には、測定待ち時間が発生することが経験的にわかるため、測定者は、予め任意のＳＩＮ波形を挿入することが多い。そのため、測定項目におけるＳＩＮ波の開始時点の電圧がどの値になるか保証できない。例えば、図１６では、入力波形７１０の時刻Ｔ８１０ＳＴＡＲＴにおける電位は、中点の電圧Ｖ０ではないことを示す。つまり、時刻Ｔ８１０ＳＴＡＲＴにおいて、Ａ／Ｄ変換器１に入力するＳＩＮ波の始点が中点（０度又は１８０度）でない場合がある。
【００１９】
ＳＩＮ波の始点が中点（０度又は１８０度）以外で始まる場合、カップリングコンデンサ１０１の出力と、カップリングコンデンサ１０１の入力との間に電位差が生じる。つまり、Ａ／Ｄ変換器１の入力端子の電位と、ＳＩＮ波の入力波形の始点の電位との間に電位差がある為、カップリングコンデンサ１０１の出力で急激な電圧変動が起こる。例えば、出力波形７１１の点線枠ｂｂのようにカップリングコンデンサ１０１の出力でのＳＩＮ波形が歪む。言い換えると、直前の測定項目における終点の電位と次の測定項目の始点の電位との電位差が生じ、ＳＩＮ波形の歪みが発生する。そのため、そのＳＩＮ波形の歪みが落ち着くまで正常な測定が出来ず、測定待ち時間が長くなる。
【００２０】
入力波形の特徴の第３の例として、図１７は、ＳＩＮ波の高周波の始点と終点の例により課題の発生を説明する図である。入力波形７２０は、カップリングコンデンサ１０１へ入力されるＳＩＮ波形の一部である。出力波形７２１は、カップリングコンデンサ１０１からＡ／Ｄ変換器１へ出力されるＳＩＮ波形の一部である。ここでは、歪測定プログラムのうち８２０項目目のテスト開始時刻を時刻Ｔ８２０ＳＴＡＲＴとし、テスト終了時刻を時刻Ｔ８２０ＥＮＤとし、ＳＩＮ波の中点の電圧を電圧Ｖ０とする。
【００２１】
図１７に示すように、入力波形７２０のＳＩＮ波が所定の周波数より高周波である場合、出力波形７２１で示すように、時刻Ｔ８２０ＳＴＡＲＴの直後と、時刻Ｔ８２０ＥＮＤの周辺とにおいて、カップリングコンデンサ１０１の双方向で急激な電圧変動が起こる。例えば、点線枠ｃｃ及び点線枠ｄｄのようにＳＩＮ波形の歪みが生じる。そのため、そのＳＩＮ波形歪が落ち着くまで正常な測定が出来ず、測定待ち時間が長くなる。
【００２２】
このように、カップリングコンデンサ１０１からＡ／Ｄ変換器１への入力波形において、様々な入力波形の特徴により歪みが発生する。それに伴い、ＳＩＮ波形の歪み安定化の為の測定待ち時間が長くなる。
【課題を解決するための手段】
【００２３】
本発明の第１の態様にかかる波形補正装置は、カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための入力波形を補正する波形補正装置であって、前記入力波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、前記入力波形の直前に当該第１補正波形を追加する補正波形追加部を備える。
【００２４】
本発明の第２の態様にかかる波形補正方法は、カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための第１波形及びを当該第１波形の直後に入力する第２波形を補正する当該Ａ／Ｄ変換器の試験装置における波形補正方法であって、前記第１波形及び前記第２波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、前記第２波形の直前に当該第１補正波形を追加することを含む。
【００２５】
本発明の第１及び第２の態様のそれぞれによれば、入力波形の特徴により異なる補正波形を生成し、入力波形に追加することにより、前後の入力波形の電位差や入力波形の周波数により生じる入力波形の歪みを抑えることができる。そのため、ＳＩＮ波形の歪み安定化の為の測定待ち時間を、特許文献１に比べて短くすることができる。
【発明の効果】
【００２６】
本発明により、カップリングコンデンサを介してＡ／Ｄ変換器へ入力するための入力波形により生じる歪みを抑え、Ａ／Ｄ変換器の歪測定の性能試験における測定待ち時間を抑えることができる波形補正装置及び方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１にかかるＡ／Ｄ変換器試験装置及びテストボードの構成を示すブロック図である。
【図２】本発明の実施の形態１にかかる中点判定器の構成を示すブロック図である。
【図３】本発明の実施の形態１にかかるデジタルコード期待値比較器の構成を示すブロック図である。
【図４】本発明の実施の形態１にかかるステップ応答時間測定器の構成を示すブロック図である。
【図５】本発明の実施の形態１にかかる補正波形追加部の構成を示すブロック図である。
【図６】本発明の実施の形態１にかかる波形補正処理の流れを示すフローチャートである。
【図７】本発明の実施の形態１にかかる中点判定処理の流れを示すフローチャートである。
【図８】本発明の実施の形態１にかかる始点及び終点コードのフォーマットの例を示す図である。
【図９】本発明の実施の形態１にかかる始点及び終点確認結果のフォーマットの例を示す図である。
【図１０】本発明の実施の形態１にかかるステップ応答時間測定器測定処理の流れを示すフローチャートである。
【図１１】本発明の実施の形態１にかかる補正波形追加処理の流れを示すフローチャートである。
【図１２】本発明の実施の形態１にかかる補正波形の例を示す図である。
【図１３】関連技術におけるＡ／Ｄ変換器試験装置の構成を示すブロック図である。
【図１４】関連技術において歪み測定の性能試験を行う場合のＡ／Ｄ変換器試験装置の構成を示すブロック図である。
【図１５】ＳＩＮ波の終点の波形の例により課題の発生を説明する図である。
【図１６】ＳＩＮ波の始点の波形の例により課題の発生を説明する図である。
【図１７】ＳＩＮ波の高周波の始点と終点の例により課題の発生を説明する図である。
【発明を実施するための形態】
【００２８】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００２９】
＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかるＡ／Ｄ変換器試験装置２０２及びテストボード２０１の構成を示すブロック図である。Ａ／Ｄ変換器試験装置２０２は、テストボード２０１に装着されたＡ／Ｄ変換器１の歪み測定の性能試験を行う装置である。例えば、上述した図１３に示したＡ／Ｄ変換器試験装置を改良したものであってもよい。
【００３０】
テストボード２０１は、カップリングコンデンサ１０１と、Ａ／Ｄ変換器１とを備える。Ａ／Ｄ変換器１は、測定対象のデバイスであり、抵抗１０２と電源１０３等を含む。また、カップリングコンデンサ１０１は、Ａ／Ｄ変換器１の歪み測定を行うためのものである。つまり、テストボード２０１は、カップリングコンデンサ１０１とＡ／Ｄ変換器１内の抵抗１０２とによりハイパスフィルタを構成するものである。
【００３１】
そして、Ａ／Ｄ変換器試験装置２０２は、テストボード２０１へ入力波形を入力し、出力波形を受け付けることにより、歪み測定の性能試験を行うものである。具体的には、デジタルコード対応アナログ電圧連続発生手段１２からカップリングコンデンサ１０１へ入力波形を入力し、Ａ／Ｄ変換器１により処理された出力波形をデジタルコード測定手段３により受け付けて測定を行う。そして、Ａ／Ｄ変換器試験装置２０２は、カップリングコンデンサ１０１を介してＡ／Ｄ変換器１へ入力するための入力波形を事前に補正する波形補正装置の機能を含むものである。
【００３２】
Ａ／Ｄ変換器試験装置２０２は、制御手段４と、デジタルコード対応アナログ電圧連続発生手段１２と、中点判定器１１０と、ステップ応答時間測定器１１１と、補正波形追加部１１２と、デジタルコード測定手段３とを備える。
【００３３】
デジタルコード対応アナログ電圧連続発生手段１２は、テーブルＲＯＭ（Read Only Memory）１３と、Ｄ／Ａ変換器１５とを備える。テーブルＲＯＭ１３は、アドレス信号と、デジタルコードＣ０、Ｃ１、・・・、Ｃｍとを対応付けたテーブルを格納する記憶装置である。そして、テーブルＲＯＭ１３は、制御手段４からコードバス１１４を介して入力される後述する制御コードに含まれるアドレス信号が入力されると、当該アドレス信号に対応付けられたデジタルコードＣ０、Ｃ１、・・・、Ｃｍを出力する。Ｄ／Ａ変換器１５は、テーブルＲＯＭ１３から出力されるデジタルコードＣ０、Ｃ１、・・・、Ｃｍを入力し、アナログ電圧Ａへ変換し、正弦波形すなわちＳＩＮ波形としてカップリングコンデンサ１０１へ出力する変換装置である。また、テーブルＲＯＭ１３及びＤ／Ａ変換器１５は、クロックバス１１３を介して供給される動作クロックに基づき動作する。尚、デジタルコード対応アナログ電圧連続発生手段１２の上述した内部構造は、一例であり、例えば、特許文献１に開示されたものその他を用いても構わない。
【００３４】
デジタルコード測定手段３は、制御手段４からクロックバス１１３を介した動作クロックに応じて動作し、Ａ／Ｄ変換器１から出力されるデジタルコードＢ０、Ｂ１、・・・、Ｂｎを動作クロックに同期させて測定する。
【００３５】
制御手段４は、複数の測定項目ごとに異なる波形を発生させるコンピュータプログラムである歪測定プログラムを動作させて、歪み測定の性能試験を制御する。制御手段４は、クロックバス１１３により、デジタルコード対応アナログ電圧連続発生手段１２、中点判定器１１０、ステップ応答時間測定器１１１、補正波形追加部１１２、テストボード２０１及びデジタルコード測定手段３と接続されている。また、制御手段４は、クロックバス１１３を介して動作クロックを供給する。尚、Ａ／Ｄ変換器試験装置２０２は、図示しない構成として、一時的に各種初期値や歪測定プログラム等を格納するメモリを備えるものとする。
【００３６】
また、制御手段４は、コードバス１１４により、テーブルＲＯＭ１３、中点判定器１１０、ステップ応答時間測定器１１１及び補正波形追加部１１２と接続されている。制御手段４は、コードバス１１４を介して、制御コードを出力する。例えば、制御コードの上位７ビットをテーブルＲＯＭ１３と、中点判定器１１０と、ステップ応答時間測定器１１１と、補正波形追加部１１２との動作を制御するコードとしてもよい。その場合、制御コードの上位８ビット以下のｊビットをアドレス信号とするとよい。つまり、制御コードとしては、"ｊ＋７"ビット以上であればよい。
【００３７】
また、制御手段４は、バス１１７により、ステップ応答時間測定器１１１及び補正波形追加部１１２と接続されている。制御手段４は、バス１１７を介して、パタン情報を入出力する。例えば、パタン情報としては、上位４ビットをステップ応答時間測定器１１１と、補正波形追加部１１２の動作を制御するコードとし、上位５ビット以下のｐビットをＡ／Ｄ変換器１の動作を制御するためのモード設定パタンや補正波形に関するデジタルパタンとしてもよい。つまり、パタン情報としては、"ｐ＋４"ビット以上であればよい。
【００３８】
中点判定器１１０は、クロックバス１１３を入力端子ＺＣＫに接続し、コードバス１１４を双方向バス端子ＺＩＯに接続し、テーブルＲＯＭ１３から出力されるデジタルコードＣ０、Ｃ１、・・・、Ｃｍを入力端子ＺＤＩ０、ＺＤＩ１、・・・、ＺＤＩｍに接続する。そして、中点判定器１１０は、デジタルコードＣ０、Ｃ１、・・・、Ｃｍから測定項目毎にＳＩＮ波の始点及び終点が中点であるか否かを判定する。そして、中点判定器１１０は、判定結果Ｄ４を、出力端子ＺＯからバス１１５を介して補正波形追加部１１２に出力する。
【００３９】
中点判定器１１０は、入力波形の始点の電位が中点であるか否かを判定する。さらに、中点判定器１１０は、入力波形の終点の電位が中点であるか否かを判定する。つまり、中点判定器１１０は、入力波形の始点及び終点の電位が当該入力波形における振幅の中点の電位であるか否かを判定する。
【００４０】
ステップ応答時間測定器１１１は、クロックバス１１３を入力端子ＺＣＫに接続し、コードバス１１４を双方向バス端子ＳＴＩＯに接続し、バス１１７を双方向バス端子ＳＴＤＩＯに接続し、Ａ／Ｄ変換器１から出力されるデジタルコードＢ０、Ｂ１、・・・、Ｂｎを入力端子ＳＴＤＩ０、ＳＴＤＩ１・・・ＳＴＤＩｎに接続する。そして、測定したステップ応答試験信号を、出力端子ＳＴＯからバス１１６を介して補正波形追加部１１２へ出力する。ステップ応答時間測定器１１１は、入力波形の振幅に応じてステップ応答試験信号を生成し、Ａ／Ｄ変換器１がステップ応答試験信号を処理した結果に基づいてＡ／Ｄ変換器１のステップ応答時間を測定する。尚、ステップ応答時間測定器１１１は、バス１１７を介して入力されるパタン情報からモード設定パタンを抽出し、モード設定パタンを用いてステップ応答時間を測定する。
【００４１】
補正波形追加部１１２は、クロックバス１１３を入力端子ＨＣＫに接続し、コードバス１１４を双方向バス端子ＨＩＯに接続し、バス１１５を入力端子ＨＺＩに接続し、バス１１６を入力端子ＨＳＴＩに接続し、バス１１７を双方向バス端子ＳＴＤＩＯに接続する。
【００４２】
補正波形追加部１１２は、入力波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、入力波形の直前に第１補正波形を追加する。また、補正波形追加部１１２は、中点判定器１１０により入力波形の始点の電位が中点でないと判定された場合に、中点を始点の電位とし、入力波形の始点の電位を終点の電位とした波形を第１補正波形として生成する。さらに、補正波形追加部１１２は、中点判定器１１０により入力波形の終点の電位が中点でないと判定された場合に、入力波形の終点の電位を始点の電位とし、中点を終点の電位とした波形であり、補正時間の長さに応じた第２補正波形を生成し、入力波形の直後に第２補正波形を追加することが望ましい。
【００４３】
そして、補正波形追加部１１２は、ステップ応答時間測定器１１１により測定されたステップ応答時間Ｄ８を用いて補正時間を算出する。また、補正波形追加部１１２は、中点判定器１１０により判定された判定結果Ｄ４を用いて補正波形を生成し、入力波形に補正波形を追加する。
【００４４】
また、補正波形追加部１１２は、所定の波形を雛形として定義した雛形波形を格納する雛形波形記憶手段（不図示）をさらに備えるとよい。この場合、補正波形追加部１１２は、雛形波形記憶手段から取得される雛形波形に基づき、中点を始点の電位とし、入力波形の始点の電位を終点の電位とした第１部分波形を含めて第１補正波形として生成する。併せて、補正波形追加部１１２は、雛形波形記憶手段から取得される雛形波形に基づき、入力波形の終点の電位を始点の電位とし、中点を終点の電位とした第２部分波形を含めて第２補正波形として生成することが望ましい。
【００４５】
または、第１の測定項目に対応する第１波形と、第１の測定項目の直後に実行される第２の測定項目に対応する第２波形とについて、補正波形追加部１１２は、雛形波形記憶手段から取得される雛形波形に基づき、中点を始点の電位とし、第２波形の始点の電位を終点の電位とした第１部分波形を含めて第１補正波形として生成する。併せて、補正波形追加部１１２は、雛形波形記憶手段から取得される雛形波形に基づき、第１波形の終点の電位を始点の電位とし、中点を終点の電位とした第２部分波形を含めて第２補正波形として生成することが望ましい。
【００４６】
また、補正波形追加部１１２は、コードバス１１４を介して入力した測定項目毎のＳＩＮ波のアドレス信号と、双方向バス端子ＨＤＩＯを介して入力したパタン情報に含まれるデジタルパタンとに基づき、ＳＩＮ波に補正波形を追加する。そして、補正波形追加部１１２は、補正波形を追加したＳＩＮ波を双方向バス端子ＨＩＯ及びコードバス１１４を介して制御手段４に出力する。また、補正波形追加部１１２は、入力したデジタルパタンに、補正波形に対応した長さのデジタルパタンを追加する。そして、補正波形追加部１１２は、追加後のデジタルパタンを双方向バス端子ＨＤＩＯ及びバス１１７を介して、制御手段４に出力する。
【００４７】
図２は、本発明の実施の形態１にかかる中点判定器１１０の構成を示すブロック図である。中点判定器１１０は、ＳＩＮ波中点デジタルコードメモリ３００と、デジタルコード期待値比較器３０１と、中点確認回路３０２とを有し、入力端子ＺＣＫと、入力端子ＺＤＩ０、ＺＤＩ１、・・・、ＺＤＩｍと、双方向バス端子ＺＩＯと、出力端子ＺＯとを備える。ＳＩＮ波中点デジタルコードメモリ３００と、デジタルコード期待値比較器３０１と、中点確認回路３０２とは、入力端子ＺＣＫを介して入力される動作クロックＳＩＧ１に同期して動作する。
【００４８】
ＳＩＮ波中点デジタルコードメモリ３００は、予め中点の電位を示すデジタルコードである中点コードを格納する記憶装置である。例えば、ＲＡＭ（Random Access Memory）やフラッシュメモリであると良い。
【００４９】
デジタルコード期待値比較器３０１は、デジタルコードＣ０、Ｃ１、・・・、Ｃｍを入力端子ＺＤＩ０、ＺＤＩ１、・・・、ＺＤＩｍを介して入力し、ＳＩＮ波中点デジタルコードメモリ３００から中点コードを入力する。そして、デジタルコード期待値比較器３０１は、デジタルコードＣ０、Ｃ１、・・・、Ｃｍと中点コードとを比較した結果を、出力端子ＤＦＯから中点確認回路３０２へ出力する。
【００５０】
中点確認回路３０２は、双方向バス端子ＺＩＯを介して、測定項目毎のＳＩＮ波の始点及び終点のアドレス信号ＳＩＧ２を入力する。そして、中点確認回路３０２は、入力したアドレス信号ＳＩＧ２と、対応するデジタルコード期待値比較器３０１の出力とに基づき、判定結果Ｄ４を作成し、出力端子ＺＯを介して補正波形追加部１１２に出力する。また、中点確認回路３０２は、入力したアドレス信号ＳＩＧ２を、双方向バス端子ＺＩＯを介してコードバス１１４に出力する。
【００５１】
図３は、本発明の実施の形態１にかかるデジタルコード期待値比較器３０１の構成を示すブロック図である。デジタルコード期待値比較器３０１は、期待値メモリ３５４と、比較回路３５７と上限電圧生成回路３５６と、下限電圧生成回路３５５と、コンパレータ３５１０、３５１１、・・・、３５１ｍと、コンパレータ３５２０、３５２１、・・・、３５２ｍと、判定回路３５３０、３５３１、・・・、３５３ｍを有し、入力端子ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍ、ＤＦＲＥＦ及びＤＦＣＫと、出力端子ＤＦＯとを備える。期待値メモリ３５４と比較回路３５７とは、入力端子ＤＦＣＫを介して入力される動作クロックＳＩＧ１に同期して動作する。
【００５２】
入力端子ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍは、コンパレータ３５１０、３５１１、・・・、３５１ｍと、コンパレータ３５２０、３５２、１・・・、３５２ｍとにそれぞれ接続する。さらに、コンパレータ３５１０、３５１１、・・・、３５１ｍには、上限電圧生成回路３５６の出力であるＨレベルのスレッショルドの電圧である電圧ＶＯＨを接続する。また、コンパレータ３５２０、３５２１、・・・、３５２ｍには、下限電圧生成回路３５５の出力であるＬレベルのスレッショルドの電圧である電圧ＶＯＬを接続する。そして、コンパレータ３５１０及び３５２０の出力を判定回路３５３０に接続する。同様に、コンパレータ３５１１及び３５２１、・・・、３５１ｍ及び３５２ｍの出力をそれぞれ、判定回路３５３１、・・・、３５３ｍに接続する。判定回路３５３０、３５３１、・・・、３５３ｍの出力は、比較回路３５７に接続する。比較回路３５７の出力は、出力端子ＤＦＯに接続する。比較回路３５７には、他に期待値メモリ３５４の出力と入力端子ＤＦＣＫを接続する。
【００５３】
図４は、本発明の実施の形態１にかかるステップ応答時間測定器１１１の構成を示すブロック図である。ステップ応答時間測定器１１１は、ステップ応答生成回路３１１と、デジタルコード期待値比較器３１２と、カウンタ３１３と、パタンメモリ３１４とを有し、入力端子ＳＴＣＫと、入力端子ＳＴＤＩ０、ＳＴＤＩ１・・・ＳＴＤＩｎと、双方向バス端子ＳＴＰＩＯと、双方向バス端子ＳＴＩＯと、出力端子ＳＴＯとを備える。ステップ応答生成回路３１１と、デジタルコード期待値比較器３１２と、カウンタ３１３と、パタンメモリ３１４とは、入力端子ＤＦＣＫを介して入力される動作クロックＳＩＧ１に同期して動作する。
【００５４】
ステップ応答生成回路３１１は、入力端子ＳＴＣＫと双方向バス端子ＳＴＩＯとを接続し、その出力をデジタルコード期待値比較器３１２の入力端子ＤＦＲＥＦに接続する。パタンメモリ３１４は、双方向バス端子ＳＴＰＩＯと入力端子ＳＴＣＫとを接続する。デジタルコード期待値比較器３１２は、入力端子ＳＴＤＩ０、ＳＴＤＩ１、・・・、ＳＴＤＩｎを入力端子ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍに接続する。また、デジタルコード期待値比較器３１２は、ステップ応答生成回路３１１の出力を入力端子ＤＦＲＥＦに接続し、出力端子ＤＦＯをカウンタ３１３に接続する。尚、デジタルコード期待値比較器３１２は、デジタルコード期待値比較器３０１と同等の構成である。カウンタ３１３は、デジタルコード期待値比較器３１２の出力端子ＤＦＯと、入力端子ＳＴＣＫとを接続し、その出力を出力端子ＳＴＯと接続する。カウンタ３１３は、ステップ応答時間Ｄ８を出力とする。
【００５５】
図５は、本発明の実施の形態１にかかる補正波形追加部１１２の構成を示すブロック図である。補正波形追加部１１２は、補正波形生成回路３２１と、連結回路３２２と、パタン追加回路３２３とを有し、入力端子ＨＣＫと、入力端子ＨＺＩと、入力端子ＨＳＴＩと、双方向バス端子ＨＩＯと、双方向バス端子ＨＤＩＯとを備える。補正波形生成回路３２１と、連結回路３２２と、パタン追加回路３２３とは、入力端子ＤＦＣＫを介して入力される動作クロックＳＩＧ１に同期して動作する。
【００５６】
補正波形生成回路３２１は、入力端子ＨＺＩと、入力端子ＨＣＫと、入力端子ＨＳＴＩと、双方向バス端子ＨＩＯと、を接続し、その出力を連結回路３２２に接続する。そして、補正波形生成回路３２１は、入力端子ＨＺＩを介して判定結果Ｄ４を入力し、入力端子ＨＳＴＩを介してステップ応答時間Ｄ８を入力し、双方向バス端子ＨＩＯを介して入力波形のアドレス信号ＳＩＧ２を入力する。そして、補正波形生成回路３２１は、判定結果Ｄ４、ステップ応答時間Ｄ８及びアドレス信号ＳＩＧ２を用いて補正波形を生成する。その後、補正波形生成回路３２１は、生成した補正波形を連結回路３２２へ出力する。
【００５７】
連結回路３２２は、入力端子ＨＣＫと、補正波形生成回路３２１の出力と、双方向バス端子ＨＩＯとを接続する。連結回路３２２は、補正波形生成回路３２１から出力された補正波形を必要に応じてアドレス信号ＳＩＧ２を用いて入力波形と連結する。
【００５８】
パタン追加回路３２３は、入力端子ＨＺＩと、入力端子ＨＣＫと、入力端子ＨＳＴＩと、双方向バス端子ＨＤＩＯとを接続する。パタン追加回路３２３は、入力端子ＨＺＩを介して判定結果Ｄ４を入力し、入力端子ＨＳＴＩを介してステップ応答時間Ｄ８を入力し、双方向バス端子ＨＰＩＯを介してデジタルパタンを入力する。そして、パタン追加回路３２３は、補正波形に対応した長さのデジタルパタンを追加する。そして、パタン追加回路３２３は、追加後のデジタルパタンを、双方向バス端子ＨＰＩＯを介して出力する。
【００５９】
図６は、本発明の実施の形態１にかかる波形補正処理の流れを示すフローチャートである。まず、前提として、各回路の動作条件を説明する。
【００６０】
中点判定器１１０は、コードバス１１４を介して制御コードを入力する。このとき、制御手段４により制御コードの上位２ビットが"００"又は"１１"に設定されていた場合、中点判定器１１０は、初期状態となり動作しない。
【００６１】
デジタルコード期待値比較器３０１は、入力端子ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍから入力されたデジタコードを、入力端子ＤＦＲＥＦより期待値メモリ３５４を介して入力した期待値と比較回路３５７で比較する。このとき、比較結果が全ビット一致する場合、比較回路３５７は、その旨を出力端子ＤＦＯより出力する。これにより、デジタルコードの期待値の比較結果を中点確認回路３０２へ出力することができる。
【００６２】
ステップ応答時間測定器１１１は、バス１１７を介してパタン情報を入力し、コードバス１１４を介して制御コードを入力する。このとき、制御手段４によりパタン情報の上位２ビットが"００"又は"１１"に設定され、制御コードの上位３及び４ビット目が"００"又は"１１"に設定されていた場合、ステップ応答時間測定器１１１は、初期状態となり動作しない。
【００６３】
補正波形追加部１１２は、バス１１７を介してパタン情報を入力し、コードバス１１４を介して制御コードを入力する。このとき、制御手段４によりパタン情報の上位３及び４ビット目が"００"又は"１１"に設定され、制御コードの上位５及び６ビット目が"００"又は"１１"に設定されていた場合、ステップ応答時間測定器１１１は、初期状態となり動作しない。
【００６４】
図６において、まず、制御手段４は、各種初期値Ｄ１及び歪測定プログラムＤ２の登録を受け付ける（Ｓ１１）。例えば、Ａ／Ｄ変換器１の歪み測定の性能試験を行う測定者（以降はオペレータと称す）が、各種初期値Ｄ１及び歪測定プログラムＤ２を制御手段４へ入力する。そして、制御手段４は、メモリ（不図示）へ各種初期値Ｄ１及び歪測定プログラムＤ２を格納する。
【００６５】
次に、中点判定器１１０は、歪測定プログラムＤ２に従い、中点判定処理を行い、判定結果Ｄ４を出力する（Ｓ１２）。尚、ステップＳ１２の詳細は、図７を用いて後述する。
【００６６】
ここで、オペレータは、Ａ／Ｄ変換器１を図１に示すような状態でテストボード２０１に装着する（Ｓ１３）。続いて、ステップ応答時間測定器１１１は、各種初期値Ｄ１を用いてステップ応答時間測定処理を行い、ステップ応答時間Ｄ８を出力する（Ｓ１４）。尚、ステップＳ１４の詳細は、図１０を用いて後述する。
【００６７】
そして、補正波形追加部１１２は、ステップ応答時間Ｄ８を用いて補正波形追加処理を行い、補正波形追加後の歪測定プログラムＤ１１を出力する。尚、制御手段４は、補正波形追加後の歪測定プログラムＤ１１を上述したメモリへ格納する。
【００６８】
その後、制御手段４は、補正波形追加後の歪測定プログラムＤ１１を用いてＡ／Ｄ変換器１の歪み測定の性能試験を実行する。
【００６９】
図７は、本発明の実施の形態１にかかる中点判定処理の流れを示すフローチャートである。まず、中点判定器１１０は、始点及び終点コードを抽出する（Ｓ１２１）。具体的には、まず、制御手段４は、歪測定プログラムＤ２を動作させて、制御コードの上位２ビットを"０１"に設定し、上位３〜７ビットまでを"０"に設定し、８ビット以降にアドレス信号ＳＩＧ２を設定して、コードバス１１４へ出力する。次に、中点判定器１１０は、コードバス１１４及び双方向バス端子ＺＩＯを介して入力される制御コードの上位８ビット以降から、測定項目毎のＳＩＮ波の始点及び終点コードＤ３を抽出する。
【００７０】
続いて、制御手段４は、歪測定プログラムＤ２により、制御コードの上位２ビットを"１０"に設定し、上位３〜６ビットまでを"０"に設定し、上位から７ビット目を"１"に設定し、コードバス１１４へ出力する。中点判定器１１０は、当該制御コードを入力すると、入力した測定項目毎のＳＩＮ波の始点及び終点コードＤ３をアドレス信号ＳＩＧ２として、双方向バス端子ＺＩＯ及びコードバス１１４を介して、テーブルＲＯＭ１３へ出力する。このとき、制御手段４は、ＳＩＮ波の始点及び終点のアドレス信号ＳＩＧ２を受信しない。
【００７１】
図８は、本発明の実施の形態１にかかる始点及び終点コードのフォーマットの例を示す図である。図８では、フィールド１が測定項目番号、フィールド２がＳＩＮ波始点コード（アドレス信号）、フィールド３がＳＩＮ波終点コード（アドレス信号）である。尚、始点及び終点コードのフォーマット例はこれに限定されない。
【００７２】
次に、中点判定器１１０は、始点及び終点が中点であるか否かを判定する（Ｓ１２２）。具体的には、デジタルコード期待値比較器３０１は、入力端子ＺＤＩ０、ＺＤＩ１、・・・、ＺＤＩｍを介して入力端子ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍからデジタルコードＣ０、Ｃ１、・・・、Ｃｍを入力し、ＳＩＮ波中点デジタルコードメモリ３００から入力端子ＤＦＲＥＦより中点コードを入力する。そして、デジタルコード期待値比較器３０１は、デジタルコードＣ０、Ｃ１、・・・、Ｃｍと中点コードとを比較し、比較結果を中点確認回路３０２へ出力する。
【００７３】
中点確認回路３０２は、ステップＳ１２１において順次出力した測定項目毎のＳＩＮ波の始点及び終点コードＤ３と、対応するデジタルコード期待値比較器３０１の出力とを結合させて、出力端子ＺＯを介して始点及び終点確認結果としての判定結果Ｄ４を出力する。これにより、中点判定処理を終了する。
【００７４】
図９は、本発明の実施の形態１にかかる始点及び終点確認結果である判定結果Ｄ４のフォーマットの例を示す図である。図９では、図８のフィールドに加え、フィールド４をＳＩＮ波の始点のコードの確認結果、フィールド５をＳＩＮ波終点のコードの確認結果とする。ここでは、確認結果として始点又は終点コードが中点コードと一致すれば、"０"、中点コードでなければ"１"としている。尚、中点判定器１１０では、始点又は終点コードと中点コードとを完全一致しなくとも、所定の範囲内であれば中点コードと一致すると、判定しても構わない。例えば、複数の中点コードをＳＩＮ波中点デジタルコードメモリ３００に登録し、複数の中点コードのいずれかと一致するかを判定してもよい。
【００７５】
図１０は、本発明の実施の形態１にかかるステップ応答時間測定器測定処理の流れを示すフローチャートである。まず、ステップ応答時間測定器１１１は、振幅情報Ｄ６及びモード設定パタンＤ５を抽出する（Ｓ１４１）。具体的には、まず、制御手段４は、歪測定プログラムＤ２により、パタン情報の上位２ビットを"０１"に設定し、上位５ビット以降モード設定パタンＤ５を設定して、バス１１７へ出力する。次に、パタンメモリ３１４は、バス１１７及び双方向バス端子ＳＴＰＩＯを介して入力されるパタン情報から、モード設定パタンＤ５を抽出し、格納する。
【００７６】
モード設定パタンＤ５は、一例として、Ａ／Ｄ変換器１のリセットから測定モード設定までのデジタルパタンで構成したものである。尚、モード設定パタンＤ５は、ステップＳ１１において、オペレータにより歪測定プログラム登録と共にモード設定パタンＤ５のファイル名が指定されるようにしてもよい。
【００７７】
続いて、制御手段４は、歪測定プログラムＤ２により、制御コードの上位３及び４ビットを"０１"に設定し、８ビット以降にアドレス信号ＳＩＧ２を設定して、コードバス１１４へ出力する。次に、ステップ応答生成回路３１１は、コードバス１１４及び双方向バス端子ＳＴＩＯを介して、測定項目毎のＳＩＮ波のアドレス信号ＳＩＧ２を入力する。尚、アドレス信号ＳＩＧ２を入力する際に、制御手段４は、歪測定プログラムＤ２により、転送済みのアドレス信号と同一のアドレス信号ＳＩＧ２を転送しない処理にしてもよい。これにより、転送対象のデータ量を削減することができる。
【００７８】
そして、ステップ応答生成回路３１１は、入力された測定項目毎のＳＩＮ波のコードの全てについて、ＳＩＮ波の最大値のコードと最小値のコードを検索する。そして、ステップ応答生成回路３１１は、最大値のコードから最小値のコードを減算することにより、最大振幅を算出する。ステップ応答生成回路３１１は、算出した最大振幅を振幅情報Ｄ６とする。尚、最大値のコードと、最小値のコードとを特定する方法については、実現システムにより任意の方法を用いて構わない。本例では、テーブルＲＯＭ１３内のデジタルコードの配置がアドレス信号に対して昇順に配置されていると仮定し、アドレス信号の最大値、最小値を検索することにより求めるものとする。
【００７９】
次に、ステップ応答時間測定器１１１は、ステップ応答試験信号を作成する（Ｓ１４２）。すなわち、ステップ応答生成回路３１１は、振幅情報Ｄ６を用いて、２種類のステップ応答試験信号Ｄ７を生成する。具体的には、ステップ応答生成回路３１１は、ステップ応答試験信号Ｄ７として、最大値のコードから最小値のコードへの立ち上がり試験信号と、最小値のコードから最大値のコードへの立ち下がり試験信号とを生成する。
【００８０】
続いて、ステップ応答時間測定器１１１は、ステップ応答時間Ｘを測定する（Ｓ１４３）。具体的には、まず、制御手段４は、歪測定プログラムＤ２により、パタン情報の上位３及び４ビットを"１０"に設定して、バス１１７へ出力する。次に、パタンメモリ３１４は、モード設定パタンＤ５を双方向バス端子ＳＴＰＩＯ及びバス１１７を介して制御手段４へ出力する。これにより、Ａ／Ｄ変換器試験装置２０２は、Ａ／Ｄ変換器１の測定モードの設定を行う。
【００８１】
続いて、制御手段４は、歪測定プログラムＤ２により、制御コードの上位３及び４ビットを"１０"に設定し、上位から７ビット目を"１"に設定し、コードバス１１４へ出力する。ステップ応答生成回路３１１は、双方向バス端子ＳＴＩＯ及びコードバス１１４を介して、ステップ応答試験信号Ｄ７をテーブルＲＯＭ１３へ出力する。
【００８２】
これにより、テーブルＲＯＭ１３は、ステップ応答試験信号Ｄ７に対応付けられたデジタルコードＣ０、Ｃ１、・・・、ＣｍをＤ／Ａ変換器１５へ出力する。そして、Ｄ／Ａ変換器１５は、ステップ応答試験信号Ｄ７に対応するアナログ電圧Ａを変換して、カップリングコンデンサ１０１へ出力する。そのため、Ａ／Ｄ変換器１において変換処理が行われる。すなわち、Ａ／Ｄ変換器１からステップ応答試験信号Ｄ７の処理結果がデジタルコードＢ０、Ｂ１、・・・、Ｂｎとして出力される。
【００８３】
また、このとき、制御手段４は、歪測定プログラムＤ２により、制御コードにステップ応答試験における期待値を設定し、コードバス１１４へ出力する。ステップ応答生成回路３１１は、入力したステップ応答生成回路３１１は、入力端子ＤＦＲＥＦを介して期待値をデジタルコード期待値比較器３１２へ出力する。デジタルコード期待値比較器３１２の期待値メモリ３５４は、当該期待値を格納する。尚、ステップ応答試験における期待値は、ステップＳ１１において、オペレータにより歪測定プログラム登録と共に設定されるようにしてもよい。
【００８４】
次に、デジタルコード期待値比較器３１２は、Ａ／Ｄ変換器１からのステップ応答試験信号Ｄ７の処理結果であるデジタルコードＢ０、Ｂ１、・・・、Ｂｎを入力端子ＳＴＤＩ０、ＳＴＤＩ１、・・・、ＳＴＤＩｎを介して入力する。そして、デジタルコード期待値比較器３１２の比較回路３５７は、デジタルコードＢ０、Ｂ１、・・・、Ｂｎと、期待値メモリ３５４から入力される期待値とを比較する。カウンタ３１３は、測定開始から期待値になるまでの時間を、動作クロックＳＩＧ１のカウント数で測定する。そして、カウンタ３１３は、測定した２つの立ち上がり試験信号及び立ち下がり試験信号に対するステップ応答時間の内、最長の値を選択する。その後、カウンタ３１３は、選択した値をステップ応答時間Ｄ８として出力端子ＳＴＯを介して、補正波形追加部１１２に出力する。これにより、ステップ応答時間測定処理を終了する。
【００８５】
図１１は、本発明の実施の形態１にかかる補正波形追加処理の流れを示すフローチャートである。まず、補正波形追加部１１２は、補正時間Ｚを算出する（Ｓ１５１）。具体的には、まず、補正波形生成回路３２１は、入力端子ＨＳＴＩを介してステップ応答時間Ｄ８を、以下の（２）式に代入して、補正時間Ｚを算出する。ここで、（２）式における係数Ｙは、Ａ／Ｄ変換器試験装置２０２の機差と、Ａ／Ｄ変換器１の個体差を補完するものである。例えば、係数Ｙは、１より少し大きな値であるとよい。尚、係数Ｙは、ステップＳ１１において、オペレータにより歪測定プログラム登録と共に設定されるようにしてもよい。
補正時間Ｚ  ＝  ステップ応答時間Ｘ  ×  係数Ｙ  ・・・（２）式
【００８６】
次に、補正波形追加部１１２は、ＳＩＮ波が高周波であるか否かを判定する（Ｓ１５２）。具体的には、補正波形生成回路３２１は、双方向バス端子ＨＩＯを介して入力した測定項目毎のＳＩＮ波のアドレス信号ＳＩＧ２が高周波かであるか否かを判定する。例えば、補正波形生成回路３２１は、測定項目毎のＳＩＮ波の周期の逆数を計算することにより当該ＳＩＮ波の周波数を算出する。そして、補正波形生成回路３２１は、当該算出した周波数と、各種初期値Ｄ１に含まれる所定の周波数とを比較し、所定の周波数より大きければ、高周波と判定する。尚、所定の周波数は、ステップＳ１１において、オペレータにより歪測定プログラム登録と共に各種初期値Ｄ１として登録されるようにしてもよい。尚、中点判定器１１０において、予め入力波形であるＳＩＮ波の周波数が所定数以上であるか否かを判定し、その結果を判定結果Ｄ４に含めても構わない。その場合、ステップＳ１５２における判定処理は、補正波形生成回路３２１は、判定結果Ｄ４に基づき判定するとよい。
【００８７】
ステップＳ１５２において高周波と判定された場合、補正波形生成回路３２１は、スイープ波等を追加する（Ｓ１５３）。具体的には、補正波形生成回路３２１は、前述した雛形波形記憶手段（不図示）に、予めスイープ波の波形を雛形波形Ｄ１０として定義したスイープ雛形波形を格納済みであるものとする。そして、補正波形生成回路３２１は、入力波形の周波数が所定数以上であると判定された場合に、雛形波形記憶手段から取得されるスイープ雛形波形に基づき、当該入力波形の前後に追加するための第１部分波形及び第２部分波形を補正時間Ｚの長さに応じて生成する。
【００８８】
特に、補正波形生成回路３２１は、補正時間Ｚの一部である部分時間の長さ分のスイープ波形を第１部分波形として生成する。また、補正波形生成回路３２１は、入力波形の周波数及び振幅に基づき、補正時間Ｚから当該部分時間を除いた残存時間の長さ分の第３部分波形を生成する。そして、連結回路３２２は、当該第１部分波形の直後に当該第３部分波形を連結して第１補正波形として生成する。また、補正波形生成回路３２１は、当該部分時間の長さ分のスイープ波形を第２部分波形として生成する。
【００８９】
図１２は、本発明の実施の形態１にかかる補正波形の例を示す図である。補正後波形６００は、入力波形がステップ１５３により補正された波形である。ここでは、補正時間Ｚは、時刻Ｔ０乃至時刻Ｔ３である。そして、ここでは、スイープ波のコードとＳＩＮ波のコードの時間的割合、すなわち、上述した部分時間Ｚ１ａと残存時間Ｚ２の割合を４：３とする。尚、当該割合は任意に変更して構わない。尚、当該割合は、ステップＳ１１において、オペレータにより歪測定プログラム登録と共に設定されるようにしてもよい。また、少なくとも部分時間Ｚ１ａが存在すればよく、場合によっては、残存時間Ｚ２は０であっても構わない。但し、部分時間Ｚ１ａと残存時間Ｚ２とを所定の割合とすることで、歪みを抑えることができる。
【００９０】
そのため、例えば、補正波形生成回路３２１は、補正時間Ｚの４／７の部分時間Ｚ１ａに相当する時刻Ｔ０から時刻Ｔ２について、雛形波形Ｄ１０を用いて、電圧Ｖ０を始点とし、入力波形の始点を終点としたスイープ波を生成する。また、補正波形生成回路３２１は、補正時間Ｚの３／７の残存時間Ｚ２に相当する時刻Ｔ２から時刻Ｔ３について、入力波形の始点を、始点及び終点としたＳＩＮ波を発生させる。これにより、始点における高周波数に起因するＳＩＮ波形の歪みを抑えることができる。さらに、直前の測定項目の入力波形の終点との電位差を少なくし、かつ、直後の測定項目の入力波形の始点との電位差を抑えることができる。そのため、測定待ち時間を補正時間Ｚ内に抑えることができる。
【００９１】
そして、補正波形生成回路３２１は、補正時間Ｚの４／７の部分時間Ｚ１ｂに相当する時刻Ｔ４から時刻Ｔ６について、雛形波形Ｄ１０を用いて、入力波形の終点を始点とし、電圧Ｖ０を終点としたスイープ波を生成する。これにより、終点における高周波数に起因するＳＩＮ波形の歪みを抑えることができる。特に、終点の補正波形は、電圧Ｖ０を終点とすれば十分であるため、補正波形を最小限としつつ、直後の入力波形との電位差を抑えることができる。そのため、測定待ち時間を補正時間Ｚ内に抑えることができる。
【００９２】
尚、スイープ波のコードの生成方法としては、例えば、時刻Ｔ０から時刻Ｔ２まで、１周期毎に振幅を段階的に最大振幅まで大きくするようＳＩＮ波を発生させて、近似的なスイープ波とすることができる。ここで、ＳＩＮ波を発生させているのは、より測定時の波形を安定させるためである。
【００９３】
次に、連結回路３２２は、時刻Ｔ０から時刻Ｔ２までを４の長さのスイープ波のコード、時刻Ｔ２から時刻Ｔ３までを３の長さのＳＩＮ波のコード、時刻Ｔ３から時刻Ｔ４までの補正前のＳＩＮ波のコード、時刻Ｔ４から時刻Ｔ６までの３の割合のスイープ波のコードの順序で連結する。そして、連結回路３２２は、連結したコードを双方向バス端子ＨＩＯ及びコードバス１１４を介して、制御手段４へ出力する。これにより、連結したコードつまり、補正後の波形が補正波形追加後の歪測定プログラムＤ１１として登録される。
【００９４】
また、パタン追加回路３２３は、予め測定項目毎のデジタルパタンを保持しておき、測定項目毎のデジタルパタンに、時刻Ｔ０から時刻Ｔ３及び時刻Ｔ４から時刻Ｔ６までと同時間のパタンループ記述を追加する。そして、パタン追加回路３２３は、予め保持されたデジタルパタンに対して追加されたデジタルパタンの伸張を行い、双方向バス端子ＨＤＩＯ、バス１１７を介して、制御手段４へ出力する。尚、パタンループ記述は、各測定器メーカによりフォーマットが異なるが、短いものは時刻Ｔ０から時刻Ｔ３及び時刻Ｔ４から時刻Ｔ６の場所にそれぞれ１行の場合もあり、容易に追加可能である。
【００９５】
図１１に戻り、ステップＳ１５２において高周波でないと判定された場合、補正波形追加部１１２は、ＳＩＮ波の始点及び終点が共に中点であるか否かを判定する（Ｓ１５４）。具体的には、まず、補正波形生成回路３２１は、入力端子ＨＺＩを介して判定結果Ｄ４を入力する。そして、測定項目毎のＳＩＮ波のコードのうち、ステップＳ１５２で高周波でないと判定されたコードについて、補正波形生成回路３２１は、判定結果Ｄ４のＳＩＮ波の始点及び終点のコードの確認結果を参照し、判定する。例えば、図９の場合、フィールド４及びフィールド５のいずれかもが"０"であれば、ＳＩＮ波の始点及び終点が中点であると判定する。
【００９６】
ステップＳ１５４において中点でないと判定された場合、補正波形生成回路３２１は、ＳＩＮ波又はランプ波等を追加する（Ｓ１５５）。具体的には、補正波形生成回路３２１は、前述した雛形波形記憶手段（不図示）に、予めＳＩＮ波又はランプ波の波形を雛形波形Ｄ１０として定義した雛形波形を格納済みであるものとする。ここでは、説明のため、雛形波形Ｄ１０がＳＩＮ波形であるものとする。尚、雛形波形Ｄ１０をＳＩＮ波形又はランプ波形のいずれとするかは、ステップＳ１１において、オペレータにより歪測定プログラム登録と共に設定されるようにしてもよい。
【００９７】
このとき、補正波形生成回路３２１は、雛形波形Ｄ１０に基づき、中点を始点の電位とし、入力波形の始点の電位を終点の電位としたＳＩＮ波形を含めて第１補正波形として生成する。併せて、補正波形追加部１１２は、雛形波形Ｄ１０に基づき、入力波形の終点の電位を始点の電位とし、中点を終点の電位としたＳＩＮ波形を含めて第２補正波形として生成することが望ましい。
【００９８】
特に、補正波形生成回路３２１は、補正時間Ｚの一部である部分時間の長さ分のＳＩＮ波形を第１部分波形として生成する。また、補正波形生成回路３２１は、入力波形の周波数及び振幅に基づき、補正時間Ｚから当該部分時間を除いた残存時間の長さ分の第３部分波形を生成する。そして、連結回路３２２は、当該第１部分波形の直後に当該第３部分波形を連結して第１補正波形として生成する。また、補正波形生成回路３２１は、当該部分時間の長さ分のＳＩＮ波形を第２部分波形として生成する。
【００９９】
ここで、図１２の補正後波形６０１は、雛形波形Ｄ１０がＳＩＮ波形である場合を示す。尚、補正後波形６０２は、雛形波形Ｄ１０がランプ波形である場合を示す。具体的には、雛形波形Ｄ１０として、位相９０度から０度までのＳＩＮ波の雛形波形と、位相２７０度から３６０度までのＳＩＮ波の雛形波形であるものとする。例えば、補正波形生成回路３２１は、判定結果Ｄ４内のアドレス信号を参照し、ＳＩＮ波始点コードが、中点より高い側から始まっている場合、位相０度から９０度までのＳＩＮ波形の雛形波形を選択する。そして、補正波形生成回路３２１は、選択した雛形波形を、部分時間Ｚ３ａに相当する時刻Ｔ０から時刻Ｔ１について、ＳＩＮ波のコードとして割り当てる。また、補正波形生成回路３２１は、残存時間に相当する時刻Ｔ１から時刻Ｔ３について、合計して補正時間ＺになるようにＳＩＮ波を発生させる。
【０１００】
これにより、直前の測定項目の入力波形の終点との電位差を少なくし、かつ、直後の測定項目の入力波形の始点との電位差を抑えるため、測定待ち時間を補正時間Ｚ内に抑えることができる。さらに、スイープ波に比べて処理が簡潔に行うことができ、処理パフォーマンスを上げることができる。
【０１０１】
同様に、補正波形生成回路３２１は、位相２７０度から３６０度までのＳＩＮ波の雛形波形を選択する。そして、補正波形生成回路３２１は、選択した雛形波形を、部分時間Ｚ３ａと同時間の部分時間Ｚ３ｂに相当する時刻Ｔ４から時刻Ｔ５について、ＳＩＮ波のコードとして割り当てる。終点の補正波形は、電圧Ｖ０を終点とすれば十分であるため、補正波形を最小限としつつ、直後の入力波形との電位差を抑えるため、測定待ち時間を補正時間Ｚ内に抑えることができる。
【０１０２】
次に、連結回路３２２は、時刻Ｔ０から時刻Ｔ１までをＳＩＮ波のコード、時刻Ｔ１から時刻Ｔ３までをＳＩＮ波のコード、時刻Ｔ３から時刻Ｔ４までの補正前のＳＩＮ波のコード、時刻Ｔ４から時刻Ｔ５までをＳＩＮ波のコードの順序で連結する。そして、連結回路３２２は、連結したコードを双方向バス端子ＨＩＯ及びコードバス１１４を介して、制御手段４へ出力する。これにより、連結したコードつまり、補正後の波形が補正波形追加後の歪測定プログラムＤ１１として登録される。
【０１０３】
また、パタン追加回路３２３は、ステップＳ１５３と同様に処理を行うため、説明を省略する。
【０１０４】
図１１に戻り、ステップＳ１５４においてＳＩＮ波の始点及び終点が共に中点であると判定された場合、補正波形追加部１１２は、補正時間Ｚの長さのＳＩＮ波を追加する（Ｓ１５６）。具体的には、補正波形生成回路３２１は、補正時間Ｚに相当する時刻Ｔ０から時刻Ｔ３について、ＳＩＮ波を発生させる。
【０１０５】
すなわち、補正波形生成回路３２１は、入力波形の直前に入力される波形の終点の電位と当該入力波形の始点の電位とが共に所定値であると判定された場合に、当該入力波形の周波数及び振幅に基づき、補正時間Ｚの長さ分の波形を第１補正波形として生成する。
【０１０６】
図１２の補正後波形６０３は、ＳＩＮ波の始点及び終点が共に中点である場合を示す。例えば、補正波形生成回路３２１は、時刻Ｔ０から時刻Ｔ３までの補正時間Ｚの長さのＳＩＮ波のコードを発生させ、連結回路３２２に転送する。連結回路３２２は、測定項目毎に発生された、時刻Ｔ０から時刻Ｔ３までの補正時間Ｚの長さのＳＩＮ波のコードからなる補正波形のコードと、時刻Ｔ３から時刻Ｔ４までの補正前の測定項目毎のＳＩＮ波のコードとを連結する。そして、連結回路３２２は、双方向バス端子ＺＩＯ及びコードバス１１４を介して、制御手段４へ出力する。また、パタン追加回路３２３は、ステップＳ１５３と同様に処理を行うため、説明を省略する。これにより、補正波形追加処理を終了する。
【０１０７】
その後、Ａ／Ｄ変換器試験装置２０２は、補正波形追加後の歪測定プログラムＤ１１により、Ａ／Ｄ変換器１の歪み測定の性能試験を行う。
【０１０８】
このように、本発明の実施の形態１は、Ａ／Ｄ変換器試験装置２０２とＡ／Ｄ変換器１の入力端子の間にカップリングコンデンサ１０１を接続する回路構成を対象とする。そして、Ａ／Ｄ変換器試験装置２０２は、入力波形として例えばＳＩＮ波を入力して、Ａ／Ｄ変換器１の歪測定試験を行う。Ａ／Ｄ変換器試験装置２０２は、波形補正装置として動作するものである。当該波形補正装置は、入力するＳＩＮ波形を確認する中点判定器１１０と、Ａ／Ｄ変換器試験装置２０２のステップ応答時間を測定するステップ応答時間測定器１１１と、入力するＳＩＮ波形歪の安定化のための補正波形のコードつまりアドレス信号を追加する補正波形追加部１１２とを有する。
【０１０９】
上述した図１２の補正波形の例では、まず、ＳＩＮ波が高周波である場合は、補正後波形６００で示すように、時刻Ｔ０から時刻Ｔ２までのスイープ波と、時刻Ｔ２から時刻Ｔ３までＳＩＮ波と、時刻Ｔ４から時刻Ｔ６までのスイープ波とからなる補正波形を追加できる。また、ＳＩＮ波の始点又は終点のいずれかが中点でない場合は、補正後波形６０１及び６０２で示す、時刻Ｔ０から時刻Ｔ１までと、時刻Ｔ４から時刻Ｔ５までのＳＩＮ波又はランプ波からなる補正波形を追加できる。また、高周波でなく、かつ、ＳＩＮ波の始点及び終点が共に中点である場合は、時刻Ｔ０から時刻Ｔ３までの補正波形を追加できる。
【０１１０】
これにより、各測定項目の性能試験開始時のカップリングコンデンサ１０１の入出力での電圧変動要因をＳＩＮ波のみとする。そのため、Ａ／Ｄ変換器１の入力端子のカップリングコンデンサ１０１の入出力間の急激な電圧変動を原因とするＳＩＮ波形の歪みを抑止する。よって、Ａ／Ｄ変換器１の歪み測定の性能試験の時間の大部分を占める試験開始時のＳＩＮ波形の歪みの安定化の為の測定待ち時間を削減する。それ故、Ａ／Ｄ変換器１の歪み測定の性能試験の時間を大幅に短縮できる。
【０１１１】
尚、経験則として、正常な測定が開始されるまでの待ち時間は、上記のステップ応答時間約５００ｍｓの３〜４倍である。本発明の実施の形態１では、当該待ち時間が削減されるため、例えば、測定待ち時間を１／３〜１／４削減できる。
【０１１２】
測定待ち時間の削減の例を以下に示す。以下の例では、１つの測定項目の測定時間で１．５ｓの測定時間が０．５ｓになり、１．０ｓ短縮できたことを示す。また、１つの歪測定プログラム内での測定回数が多くなるほど、削減効果は上がる。仮に、補正時間を１．０ｓとし、歪測定プログラム内の測定項目数を４３とすると、以下の（３）式、（４）式及び（５）式の結果となる。
従来の試験時間        ＝  １．５（ｓ）×４３
＝  ６４．５（ｓ）                      ・・・（３）式
本発明による試験時間  ＝  １．０（ｓ）＋（０．５（ｓ）×４３）
＝  ２２．５（ｓ）                      ・・・（４）式
削減効果              ＝  ６４．５（ｓ）−２２．５（ｓ）
＝  ４２．０（ｓ）                      ・・・（５）式
【０１１３】
尚、本発明の実施の形態１は、カップリングコンデンサ１０１を介してＡ／Ｄ変換器１へ入力するための第１波形及びを当該第１波形の直後に入力する第２波形を補正する当該Ａ／Ｄ変換器１の試験装置における波形補正方法ということができる。当該波形補正方法は、第１波形及び第２波形の特徴に応じて所定の補正時間の長さ分の第１補正波形を生成し、第２波形の直前に当該第１補正波形を追加することを含むものである。
【０１１４】
また、当該波形補正方法は、第１波形の終点及び第２波形の始点の電位が所定値であるか否かを判定し、第１波形の終点の電位又は第２波形の始点の電位のいずれかが所定値でないと判定された場合に、所定値を始点の電位とし、第１波形の始点の電位を終点の電位とした波形であり、所定の補正時間の長さに応じた第１補正波形を生成し、第２波形の直前に当該第１補正波形を追加することが望ましい。
【０１１５】
さらに、当該波形補正方法は、第１波形の終点の電位が所定値でないと判定された場合に、第１波形の終点の電位を始点の電位とし、所定値を終点の電位とした波形であり、補正時間の長さに応じた第２補正波形を生成し、第１波形の直後に当該第２補正波形を追加するとよい。
【０１１６】
＜その他の発明の実施の形態＞
尚、本発明の実施の形態１では、中点判定器１１０を用いたが、入力波形の始点及び終点の判定対象を必ずしも中点とする必要はない。例えば、中点判定器１１０の代わりに、任意の電位である所定値に基づき、入力波形の始点の電位を判定する判定部を用いても構わない。その場合、判定部は、少なくとも入力波形の始点の電位が所定値であるか否かを判定し、補正波形追加部１１２は、中点の代わりに所定値として補正波形を生成し、追加することとなる。これは、中点以外の点で、歪みを少なくする電位が予めわかっている場合に適用可能である。
【０１１７】
さらに、当該判定部は、入力波形の終点の電位が所定値であるか否かを判定することが望ましい。例えば、上述した判定部は、所定値に基づき、入力波形の終点の電位を判定し、補正波形追加部１１２は、中点の代わりに所定値として補正波形を生成し、追加することとなる。これにより、前後の測定項目におけるＳＩＮ波同士において、電位差を小さくすることができ、カップリングコンデンサ１０１における急激な電圧変動を抑えることができる。
【０１１８】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【０１１９】
１  Ａ／Ｄ変換器
３  デジタルコード測定手段
４  制御手段
１２  デジタルコード対応アナログ電圧連続発生手段
１３  テーブルＲＯＭ
１５  Ｄ／Ａ変換器
１０１  カップリングコンデンサ
１０２  抵抗
１０３  電源
１１０  中点判定器
１１１  ステップ応答時間測定器
１１２  補正波形追加部
１１３  クロックバス
１１４  コードバス
１１５  バス
１１６  バス
１１７  バス
２００  Ａ／Ｄ変換器試験装置
２０１  テストボード
２０２  Ａ／Ｄ変換器試験装置
３００  ＳＩＮ波中点デジタルコードメモリ
３０１  デジタルコード期待値比較器
３０２  中点確認回路
３１１  ステップ応答生成回路
３１２  デジタルコード期待値比較器
３１３  カウンタ
３１４  パタンメモリ
３２１  補正波形生成回路
３２２  連結回路
３２３  パタン追加回路
３５１０、３５１１、・・・、３５１ｍ  コンパレータ
３５２０、３５２１、・・・、３５２ｍ  コンパレータ
３５３０、３５３１、・・・、３５３ｍ  判定回路
３５４  期待値メモリ
３５５  下限電圧生成回路
３５６  上限電圧生成回路
３５７  比較回路
６００  補正後波形
６０１  補正後波形
６０２  補正後波形
６０３  補正後波形
７００  入力波形
７０１  出力波形
７１０  入力波形
７１１  出力波形
７２０  入力波形
７２１  出力波形
Ａ  アナログ電圧
Ｂ０、Ｂ１、・・・、Ｂｎ  デジタルコード
Ｃ０、Ｃ１、・・・、Ｃｍ  デジタルコード
Ｄ１  各種初期値
Ｄ２  歪測定プログラム
Ｄ３  始点及び終点コード
Ｄ４  判定結果
Ｄ５  モード設定パタン
Ｄ６  振幅情報
Ｄ７  ステップ応答試験信号
Ｄ８  ステップ応答時間
Ｄ９  補正時間
Ｄ１０  雛形波形
Ｄ１１  補正波形追加後の歪測定プログラム
ＤＦＣＫ  入力端子
ＤＦＩ０、ＤＦＩ１、・・・、ＤＦＩｍ  入力端子
ＤＦＲＥＦ  入力端子
ＤＦＯ  出力端子
ＨＣＫ  入力端子
ＨＩＯ  双方向バス端子
ＨＰＩＯ  双方向バス端子
ＨＳＴＩ  入力端子
ＨＺＩ  入力端子
ＳＩＧ１  動作クロック
ＳＩＧ２  アドレス信号
ＳＩＧ３  デジタルパタン
ＳＴＣＫ  入力端子
ＳＴＤＩ０、ＳＴＤＩ１、・・・、ＳＴＤＩｎ  入力端子
ＳＴＩＯ  双方向バス端子
ＳＴＰＩＯ  双方向バス端子
ＳＴＯ  出力端子
ＺＣＫ  入力端子
ＺＤＩ０、ＺＤＩ１、・・・、ＺＤＩｍ  入力端子
ＺＩＯ  双方向バス端子
ＺＯ  出力端子
ＶＯＨ  電圧
ＶＯＬ  電圧
Ｔ０  時刻
Ｔ１  時刻
Ｔ２  時刻
Ｔ３  時刻
Ｔ４  時刻
Ｔ５  時刻
Ｔ６  時刻
Ｔ８００ＥＮＤ  時刻
Ｔ８０１ＳＴＡＲＴ  時刻
Ｔ８１０ＳＴＡＲＴ  時刻
Ｔ８２０ＳＴＡＲＴ  時刻
Ｔ８２０ＥＮＤ  時刻
Ｖ０  電圧
Ｚ  補正時間
Ｚ１ａ  部分時間
Ｚ１ｂ  部分時間
Ｚ２  残存時間
Ｚ３ａ  部分時間
Ｚ３ｂ  部分時間
ａａ  歪み箇所
ｂｂ  歪み箇所
ｃｃ  歪み箇所
ｄｄ  歪み箇所
【図１】
2011127998.tif 000003
【図２】
2011127998.tif 000004
【図３】
2011127998.tif 000005
【図４】
2011127998.tif 000006
【図５】
2011127998.tif 000007
【図６】
2011127998.tif 000008
【図７】
2011127998.tif 000009
【図８】
2011127998.tif 000010
【図９】
2011127998.tif 000011
【図１０】
2011127998.tif 000012
【図１１】
2011127998.tif 000013
【図１２】
2011127998.tif 000014
【図１３】
2011127998.tif 000015
【図１４】
2011127998.tif 000016
【図１５】
2011127998.tif 000017
【図１６】
2011127998.tif 000018
【図１７】
2011127998.tif 000019