(57)【要約】【課題】前段のアナログ部におけるアナログ演算動作との整合性に優れ、アナログ部の出力に対してノイズ位置にノッチを形成できてノイズ除去性能を改善すること。【解決手段】このデジタルフィルタ１は、前段に４クロック毎にアナログ演算結果のビットデータ出力が変化するアナログ部２が配置され、前記アナログ部２と同期したクロックで動作し、前記アナログ部２から出力されるビットデータからノイズを除去するデジタルフィルタであって、サンプルの移動平均をとるＳｉｎｃフィルタが４段に縦接続されてなるＳｉｎｃ４乗フィルタ１１と、Ｓｉｎｃ４乗フィルタ１１の出力段に接続された４タップ数の移動平均フィルタ１２と、を備えて構成される。【選択図】図１
2011259293.tif 000002
【特許請求の範囲】
【請求項１】
前段にＮクロック数毎にアナログ演算結果のビットデータ出力が変化するアナログ部が配置され、前記アナログ部と同期したクロックで動作し、前記アナログ部から出力されるビットデータからノイズを除去するデジタルフィルタであって、
サンプルの移動平均をとるＳｉｎｃフィルタがＮ段に縦接続されてなるＳｉｎｃＮ乗フィルタと、前記ＳｉｎｃＮ乗フィルタの出力段に接続されたKタップ数の移動平均フィルタと、を備えて構成されることを特徴とするデジタルフィルタ。
【請求項２】
前記ＳｉｎｃＮ乗フィルタは、前記デジタルフィルタのインパルス応答を生成するインパルス応答生成器と、前記アナログ部から入力するビットデータと前記インパルス応答生成器で生成されるインパルス応答との積を求める積演算処理部と、前記積演算処理部から出力された今回の積と１クロック前に前記積演算処理部から出力された前回の積とを加算する加算器と、前記加算器の加算結果を１クロックだけ遅延してから前記加算器へ供給するフリップフロップとを備えたことを特徴とする請求項１記載のデジタルフィルタ。
【請求項３】
前記インパルス応答生成器は、前記デジタルフィルタのインパルス応答の３回微分値を生成する３回微分生成器と、前記３回微分生成器の出力段に直列に接続された３つの積分器とを備えることを特徴とする請求項２記載のデジタルフィルタ。
【請求項４】
前記ＳｉｎｃＮ乗フィルタは、タップ数がＭのＳｉｎｃフィルタを４段に縦接続して構成され、
前記移動平均フィルタは、タップ数が４の移動平均フィルタで構成され、
前記アナログ部は、前記アナログ演算として積分を１回４クロックで行い、サンプリング周波数ｆｓに対してｆｓ／２にノイズ通過域を持つ、
ことを特徴とする請求項１から請求項３のいずれかに記載のデジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルの移動平均をとるＳｉｎｃフィルタが多段に縦接続されてなるデジタルフィルタに関する。
【背景技術】
【０００２】
従来のΔΣ型ＡＤコンバータは、前段にアナログ演算を行うアナログ部が配置され、後段にアナログ部から出力されるビットストリームから不要な周波数成分（ノイズ）を除去するデジタルフィルタが配置される。一般に、デジタルフィルタとしてＳｉｎｃフィルタをＮ段に構成したＳｉｎｃＮ乗フィルタが用いられる。
【０００３】
一方、アナログ部を構成する回路の１つとして、微小な静電容量の変化を検出しデジタル信号に変換して取り込む容量検出装置がある（例えば、特許文献１参照）。かかる容量検出装置は、ΔΣ型ＡＤコンバータと同様に、静電容量の変化量を積分してから２値化するアナログ部と、アナログ部から出力されるビット列に含まれたノイズ成分を除去すると共にマルチビット化するデジタルフィルタとを備えている。このデジタルフィルタにＳｉｎｃＮ乗フィルタを適用することが考えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５３７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉｎｃＮ乗フィルタを用いてデジタルフィルタを構成した場合、前段のアナログ部においてアナログ演算結果が出力されるまでに要するクロック数によっては、後段のＳｉｎｃＮ乗フィルタの動作と整合性が悪くなると共に、不要な周波数成分となるノイズ位置に必ずしもノッチを形成することができないためにノイズを十分に減衰できないといった問題があった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、前段のアナログ部におけるアナログ演算動作との整合性に優れ、かつアナログ部の出力に対してノイズ位置にノッチを形成できてノイズ除去性能が改善されたデジタルフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のデジタルフィルタは、前段にＮクロック数毎にアナログ演算結果のビットデータ出力が更新されるアナログ部が配置され、前記アナログ部と同期したクロックで動作し、前記アナログ部から出力されるビットデータからノイズを除去するデジタルフィルタであって、サンプルの移動平均をとるＳｉｎｃフィルタがＮ段に縦接続されてなるＳｉｎｃＮ乗フィルタと、前記ＳｉｎｃＮ乗フィルタの出力段に接続されたＫタップ数の移動平均フィルタと、を備えて構成されることを特徴とする。
【０００８】
この構成によれば、前段に配置されたアナログ部におけるアナログ演算動作とデジタルフィルタにおけるＳｉｎｃフィルタの段数及び移動平均フィルタのタップ数が整合するとともに、Ｓｉｎｃフィルタの段数及び移動平均フィルタのタップ数によって所望位置にノッチを形成することができ、前段のアナログ部のノイズ通過帯にノッチを形成してノイズ耐性を改善することができる。
【０００９】
上記デジタルフィルタにおいて、前記ＳｉｎｃＮ乗フィルタは、前記デジタルフィルタのインパルス応答を生成するインパルス応答生成器と、前記アナログ部から入力するビットデータと前記インパルス応答生成器で生成されるインパルス応答との積を求める積演算処理部と、前記積演算処理部から出力された今回の積と１クロック前に前記積演算処理部から出力された前回の積とを加算する加算器と、前記加算器の加算結果を１クロックだけ遅延してから前記加算器へ供給するフリップフロップとを備えたことを特徴とする。
【００１０】
この構成によれば、インパルス応答生成器を利用してインパルス応答を生成し、アナログ部から入力するビットデータとインパルス応答とを掛け合せてフィルタリングすることにしたので、遅延要素でＳｉｎｃフィルタを構成する場合に比べて回路規模を小さくできる。
【００１１】
上記デジタルフィルタにおいて、前記インパルス応答生成器は、前記デジタルフィルタのインパルス応答の３回微分値を生成する３回微分生成器と、前記３回微分生成器の出力段に直列に接続された３つの積分器とを備えることを特徴とする。
【００１２】
この構成によれば、デジタルフィルタのインパルス応答はテーブル等を用いて実装することも可能であるが、長いタップ数のフィルタを実現する際には回路規模が非常に大きくなってしまう。デジタルフィルタのインパルス応答を３回微分すると、ある法則を持った値となることに着目し、その特性を活かしてハードウエア化することで小規模な回路を実現することができる。
【００１３】
上記デジタルフィルタにおいて、前記ＳｉｎｃＮ乗フィルタは、タップ数がＭのＳｉｎｃフィルタを４段に縦接続して構成され、前記移動平均フィルタは、タップ数が４の移動平均フィルタで構成され、前記アナログ部は、前記アナログ演算として積分を１回４クロックで行い、サンプリング周波数ｆｓに対してｆｓ／２にノイズ通過域を持つことを特徴とする。
【００１４】
この構成によれば、サンプリング周波数ｆｓに対してｆｓ／２にノイズ通過域を持つアナログ部に対して、ｆｓ／２にノッチが形成された周波数特性を有するデジタルフィルタを実現することができる。
【発明の効果】
【００１５】
本発明によれば、前段のアナログ部におけるアナログ演算動作との整合性に優れ、アナログ部の出力に対してノイズ位置にノッチを形成できてノイズ除去性能を改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態に係るデジタルフィルタの構成図である。
【図２】インパルス応答生成器を利用した実施の形態に係るデジタルフィルタの構成図である。
【図３】インパルス応答生成器の構成図である。
【図４Ａ】本発明の一実施の形態に係るデジタルフィルタのフィルタ周波数特性を示す図である。
【図４Ｂ】比較例となるＳｉｎｃ４乗フィルタのフィルタ周波数特性を示す図である。
【図５】容量検出装置の構成図である。
【図６】容量検出装置におけるクロススイッチの接続切替えタイミングの図である。
【図７】他の容量検出装置の構成図である。
【図８】他の容量検出装置におけるクロススイッチの接続切替えタイミングの図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係るデジタルフィルタの構成図である。本実施の形態に係るデジタルフィルタ１は、サンプルの移動平均をとるＳｉｎｃフィルタを４段に縦接続してなるＳｉｎｃ４乗フィルタ１１と、Ｓｉｎｃ４乗フィルタ１１の後段に接続されたタップ数がＫの移動平均フィルタ１２とで構成されている。本例では移動平均フィルタ１２のタップ数とＳｉｎｃＮ乗フィルタの乗数とが一致しているが、後述するように所望のノッチ位置との関係で任意の数に決めればよい。デジタルフィルタ１の前段にはアナログ部２が接続されている。
【００１８】
Ｓｉｎｃ４乗フィルタ１１は、それぞれがタップ数Ｍの移動平均フィルタからなるＳｉｎｃフィルタを、４段に縦接続して構成することができる。本実施の形態では、回路規模の小型化を図るため、後述するインパルス応答生成器を利用してＳｉｎｃフィルタを４段に縦接続したものと同等の機能を実現した回路構成を採る。
【００１９】
移動平均フィルタ１２は、タップ数＝４となる移動平均フィルタであり、直列接続された３つの遅延要素１３ａ、１３ｂ、１３ｃと、入力段の遅延要素１３ａへの入力及び各遅延要素１３ａ、１３ｂ、１３ｃの出力を加算する加算器１４とで構成されている。移動平均フィルタ１２のタップ数は所望のノッチ位置に合わせて設定される。Ｓｉｎｃ４乗フィルタ１１に対して移動平均フィルタ１２のタップ数を４とした場合には、サンプル周波数ｆｓの１／４、１／２、３／４の位置にノッチを形成することができる。
【００２０】
アナログ部２は、所定のクロック数毎にアナログ演算（例えば、アナログ積分演算）してアナログ演算結果をビットデータにして出力する。本実施の形態では、４クロックで１回の積分演算を実行し、その積分演算結果はコンパレータを介して２ビットに変換して出力される。すなわち、アナログ部２の出力が変化するタイミングと、Ｓｉｎｃ４乗フィルタ１１の動作タイミング（４段構成）と、移動平均フィルタ１２のタップ数（＝４）との整合性が取られている。
【００２１】
本実施の形態に係るデジタルフィルタ１は、アナログ部２から出力される２値のビットストリームから所定の検出量に対応するデジタル値を出力すると共に、フィルタ機能によりノイズの抑制を図るものである。
【００２２】
図２はインパルス応答生成器を利用してデジタルフィルタ１を構成した構成例を示す図である。同図に示すデジタルフィルタ１は、インパルス応答生成器２１と、インパルス応答生成器２１で生成されたインパルス応答とアナログ部２から与えられるビットデータとの積を演算する積演算処理部２２と、１サンプリング前の積演算結果と今回の積演算結果とを加算する加算部２３と、加算部２３の出力をサンプリングクロックに同期して１クロックだけ遅延させるフリップフロップ２４とを備えて構成される。
【００２３】
ここで、デジタルフィルタのインパルス応答はテーブル等を用いて実装することも可能であるが、長いタップ数のフィルタを実現する際には回路規模が非常に大きくなってしまう。本実施の形態に係るデジタルフィルタ１（Ｓｉｎｃ４乗フィルタ１１とタップ数４の移動平均フィルタ１２との組み合わせ）のインパルス応答を３回微分すると、ある法則を持った値となることに着目し、その特性を活かしてハードウエア化することで小規模な回路を実現している。
【００２４】
図３はインパルス応答生成器２１の構成図である。３回微分生成器３１は、デジタルフィルタ１のインパルス応答の３回微分値が登録された３回微分テーブル３１ａを有する。３回微分テーブル３１ａにはインデックス（０〜４Ｍ−４）に対応して３回微分値がそれぞれ設定されている。ＭはＳｉｎｃフィルタ１段当たりのタップ数である。３回微分生成器３１の出力段には、３つの積分器が直列に接続されている。各積分器は、加算器（３２，３４，３６）と遅延要素（３３，３５，３７）で構成されている。このように、インパルス応答の３回微分値を３回積分することで元のインパルス応答を生成している。
【００２５】
図４Ａは上記デジタルフィルタ１のフィルタ周波数特性を示しており、図４ＢはＳｉｎｃ４乗フィルタ１１だけのフィルタ周波数特性を示している。図４Ａ，図４Ｂともにサンプル周波数ｆｓの１／２までの周波数範囲を示している。
【００２６】
図４Ａに示すように、本実施の形態に係るデジタルフィルタ１のフィルタ周波数特性は、サンプル周波数ｆｓの１／４、１／２の位置にノッチが形成されている。アナログ部２がサンプル周波数ｆｓの１／４又は１／２位置にノイズ通過帯を持つ場合には、デジタルフィルタ１において除去することができる。
【００２７】
なお、Ｓｉｎｃ４乗フィルタ１１のフィルタ周波数特性は、図４Ｂに示すように、所要の位置（例えば、サンプル周波数ｆｓの１／４又は１／２位置）にノッチが形成されていない。このため、デジタルフィルタ１に比べてノイズ耐性が低く、精度劣化を招く可能性がある。
【００２８】
次に、４クロックで１回の積分演算を実行し、その積分演算結果はコンパレータを介して２ビットに変換して出力し、サンプル周波数ｆｓの１／２位置にノイズ通過帯を持つアナログ部２の具体例について説明する。かかるアナログ部２として、微小な静電容量の変化を検出しデジタル信号に変換して取り込む容量検出装置がある。
【００２９】
図５は容量検出装置の構成図である。この容量検出装置は、静電容量型のタッチセンサモジュールのセンサ部４０に接続されているものとする。なお、本発明では、センサ部４０はタッチパッドなどの入力デバイスに限定されるものではない。センサ部４０は、被検出容量である容量（Cs、Cf）で構成される。一方の容量Cfは指等の接近により容量変化するが、他方の容量Csは指等の接近による容量変化を受けない。容量Cs、Cfは、スイッチＳＷ１を介して第１の固定電圧（Ｖｄｄ）と第２の固定電圧（グランド電位ＧＮＤ）に接続可能であると共に、クロススイッチＸＳ１により容量Cs、Cfに対して印加する固定電圧を切り替えることができる。
【００３０】
この容量検出装置は、センサ部４０に接続されたチョッピングフィルタ５０と、チョッピングフィルタ５０の出力端に接続された積分器６０とを備えて構成される。チョッピングフィルタ５０は、センサ部４０で検出される容量値を電荷量に変換すると共に、低周波の外来ノイズを高周波に変換する機能を有する。チョッピングフィルタ５０には本来検出対象外であるセンサ容量Csをキャンセルするベース電荷量キャンセル機構を備えても良い。チョッピングフィルタ５０はセンサ部４０の容量Cs、Cfに対してスイッチＳＷ２を介して接続する。また、チョッピングフィルタ５０は、スイッチＳＷ２を介して接続した容量Cs、Cfを、スイッチＳＷ３を介して第１の固定電圧（Ｖｄｄ）と第２の固定電圧（グランド電位ＧＮＤ）に接続可能であると共に、クロススイッチＸＳ２により容量Cs、Cfに対して印加する固定電圧を切り替えることができる。また、チョッピングフィルタ５０は、スイッチＳＷ２を介して容量Cs、Cfに並列接続されるローパスフィルタＬＰＦと、ローパスフィルタＬＰＦの平衡出力を、後段の積分器６０へ入力するクロススイッチＸＩＮとを備える。
【００３１】
積分器６０は、チョッピングフィルタ５０から出力される電気信号（電荷量）を積分しながら指容量Cfに対応する電荷量を電圧に変換して増幅すると共に、ADコンバータ機能の一部を担うためにデルタシグマモジュレータとして機能する。積分器６０は、オペアンプＡＭＰ、コンパレータＣＭＰを備えている。オペアンプＡＭＰの平衡出力端にクロススイッチＸＯＵＴ１が接続され、クロススイッチＸＯＵＴ１の出力端とオペアンプＡＭＰの入力端との間にフィードバックコンデンサ（Cb1,Cb2）が接続されている。フィードバックコンデンサ（Cb1,Cb2）の電圧をオペアンプＡＭＰの入力端へフィードバックする経路上にクロススイッチＸＯＵＴ２が接続されている。また、オペアンプＡＭＰの平衡出力端はクロススイッチＸＯＵＴ１を介してコンパレータＣＭＰの入力端に接続される。
【００３２】
以上のように構成された容量検出装置においてコンパレータＣＭＰの出力が変化するまでの１サイクルについて説明する。
【００３３】
図６は、１回の積分演算が完了するまでの１サイクルにおけるクロススイッチＸＳ１、２、ＸＩＮ、ＸＯＵＴ１、２のパラレル接続／クロス接続について示す図である。図６に示すように、１回の積分演算動作に相当する１サイクルは、第１ステージから第４ステージで構成されており、１ステージはサンプリング周波数ｆｓの１／ｆｓに相当する。
【００３４】
第１ステージは、クロススイッチＸＳ１，２、ＸＩＮ及びＸＯＵＴ１，２をそれぞれパラレル接続する。その後、ＳＷ１、ＳＷ３を一定期間ONにし、ＳＷ１、ＳＷ３をOFFしたあとにＳＷ２を一定期間ONする。その後、ＳＷ２をOFFにし、2つのCmod(ＳＷ２の右側のキャパシタ)に蓄えられた電荷の差分を積分器６０に転送する
【００３５】
第２ステージは、クロススイッチＸＳ１，２、ＸＩＮをクロス接続し、ＸＯＵＴ１，２をパラレル接続する。その後、ＳＷ１、ＳＷ３を一定期間ONにし、ＳＷ１、ＳＷ３をOFFしたあとにＳＷ２を一定期間ONする。その後、ＳＷ２をOFFにし、2つのCmod(ＳＷ２の右側のキャパシタ)に蓄えられた電荷の差分を積分器６０に転送する
【００３６】
第３ステージは、クロススイッチＸＳ１，２はパラレル接続し、ＸＩＮ，ＸＯＵＴ１，２をクロス接続する。その後、ＳＷ１、ＳＷ３を一定期間ONにし、ＳＷ１、ＳＷ３をOFFしたあとにＳＷ２を一定期間ONする。その後、ＳＷ２をOFFにし、2つのCmod(ＳＷ２の右側のキャパシタ)に蓄えられた電荷の差分を積分器６０に転送する
【００３７】
第４ステージは、クロススイッチＸＳ１，２をクロス接続し、ＸＩＮをパラレル接続し、ＸＯＵＴ１，２をクロス接続する。その後、ＳＷ１、ＳＷ３を一定期間ONにし、ＳＷ１、ＳＷ３をOFFしたあとにＳＷ２を一定期間ONする。その後、ＳＷ２をOFFにし、2つのCmod(ＳＷ２の右側のキャパシタ)に蓄えられた電荷の差分を積分器６０に転送する
【００３８】
このように、第１ステージから第４ステージを経てコンパレータＣＭＰからアナログ積分演算結果（２ビット）が出力される。
【００３９】
この容量検出装置によれば、クロススイッチＸＳ１，２、ＸＩＮにより前段で発生又は印加される低周波ノイズが低減される。また、ＸＩＮ，ＸＯＵＴ１，２によりオペアンプＡＭＰが発生する低周波ノイズ(フリッカノイズなど)が低減される。
【００４０】
この容量検出装置は、デジタルフィルタ１と同じシステムクロックに同期して動作し、４クロック毎にコンパレータＣＭＰの出力が変化する。また、コンパレータＣＭＰの出力であるビットストリームにはサンプリング周波数ｆｓのｆｓ／２位置にノイズが現れる。
【００４１】
この容量検出装置の後段に、本実施の形態のデジタルフィルタ１を接続することにより、容量検出装置から４クロック毎に変化するビットストリームが出力され、デジタルフィルタ１では前段のＳｉｎｃ４乗フィルタ１１での処理が４クロックで完了し、後段の移動平均フィルタ１２での処理が４クロックで完了する。したがって、前段のアナログ部２となる容量検出装置でのアナログ演算動作周期と後段のデジタルフィルタ１での周期とを完全に整合することができ、効率的な演算処理を実現できる。しかも、Ｓｉｎｃ４乗フィルタ１１の後段にタップ数が４である移動平均フィルタ１２を接続したことにより、アナログ部２のノイズ通過域であるサンプリング周波数ｆｓのｆｓ／２位置にノッチを形成でき、ノイズ減衰により検出精度を改善することができる。
【００４２】
図７は他の容量検出装置の構成図である。この容量検出装置は、センサ部４０の容量Cs、Cfに対してパルスを印加するように構成している。パルス発生器ＰＧＥＮがパルスを発生させている。
【００４３】
図８は図７に示す容量検出装置におけるクロススイッチＸＩＮ、ＸＯＵＴ１，２及びパルスの組み合わせを示している。第１ステージでは、クロススイッチＸＩＮはパラレル接続、ＸＯＵＴ１，２はパラレル接続で、パルスは前半がローレベル、後半がハイレベルに変化している。第２ステージでは、クロススイッチＸＩＮはクロス接続、ＸＯＵＴ１，２はパラレル接続で、パルスは前半がハイレベル、後半がローレベルに変化している。第３ステージでは、クロススイッチＸＩＮはクロス接続、ＸＯＵＴ１，２はクロス接続で、パルスは前半がローレベル、後半がハイレベルに変化している。第４ステージでは、クロススイッチＸＩＮはパラレル接続、ＸＯＵＴ１，２はクロス接続で、パルスは前半がハイレベル、後半がローレベルに変化している。
【００４４】
以上の第１ステージから第４ステージの１サイクルで積分器６０における積分演算が１回実行される。このように、図８は示す容量検出装置においても、４クロック毎にコンパレータＣＭＰの積分出力が変化する。
【００４５】
本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で変形実施可能である。たとえば、アナログ部２は容量検出装置に限定されるものではなく、その他の積分器であっても適用可能である。
【産業上の利用可能性】
【００４６】
本発明は、Ｓｉｎｃフィルタが多段に縦接続されてなるデジタルフィルタに適用可能である。
【符号の説明】
【００４７】
１  デジタルフィルタ
２  アナログ部
１１  Ｓｉｎｃ４乗フィルタ
１２  移動平均フィルタ（４タップ）
１３ａ、１３ｂ、１３ｃ  遅延要素
１４  加算器
２１  インパルス応答生成器
２２  積演算処理部
２３  加算部
２４  フリップフロップ
３１  ３回微分生成器
３１ａ  ３回微分テーブル
３２、３４、３６  加算器
３３、３５、３７  遅延要素
【図１】
2011259293.tif 000003
【図２】
2011259293.tif 000004
【図３】
2011259293.tif 000005
【図４Ａ】
2011259293.tif 000006
【図４Ｂ】
2011259293.tif 000007
【図５】
2011259293.tif 000008
【図６】
2011259293.tif 000009
【図７】
2011259293.tif 000010
【図８】
2011259293.tif 000011