(57)【要約】【課題】この発明は、プリント配線板との間の電極不足を解消することができる半導体装置、及びその半導体装置が実装されたプリント配線板を提供する。【解決手段】半導体パッケージ基板１の内部配線と、はんだバンプ２と、下面側ピン４，５とは、半導体チップ３とプリント配線板１１の配線パターンとの間で、第１信号伝送経路群を形成している。半導体パッケージ基板１の内部配線と、はんだバンプ２と、フレキシブル基板６Ａ，６Ｂの複数の導体パターン２２とは、半導体チップ３とプリント配線板１１の配線パターンとの間で、第１信号伝送経路群とは異なる第２信号伝送経路群を形成している。半導体パッケージ基板１とプリント配線板１１の配線パターンとは、第１信号伝送経路群と第２信号伝送経路群との２種類の信号伝送経路群を介して、電気的に接続されている。【選択図】図１
2011134789.tif 000002
【特許請求の範囲】
【請求項１】
単数及び複数の少なくともいずれか一方の半導体チップと、
第１主面、及びその第１主面の裏面でありプリント配線板に対向配置される第２主面を有し、前記第１主面及び前記第２主面の少なくともいずれか一方に前記半導体チップが設けられた半導体パッケージ基板と、
前記半導体パッケージ基板の前記第２主面に設けられ、かつそれぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記半導体チップとの間で第１信号伝送経路群を形成するための複数の主面側電極と
を備える半導体装置であって、
前記半導体パッケージ基板の平面視における外周部に設けられ、かつそれぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記半導体チップとの間で前記第１信号伝送経路群とは異なる第２信号伝送経路群を形成するための複数の外周側電極
をさらに備えることを特徴とする半導体装置。
【請求項２】
それぞれ間隔をおいて配置され前記プリント配線板の配線パターンと前記複数の外周側電極とを電気的に接続し前記複数の外周側電極とともに前記第２信号伝送経路群を形成するためのパターン状の複数の接続導体を有し、一端が前記半導体パッケージ基板の前記外周部に固定され、他端が前記プリント配線板に固定されるフレキシブル基板
をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
それぞれ間隔をおいて配置され前記プリント配線板の配線パターンと前記複数の外周側電極のうちの一群とを電気的に接続し前記複数の外周側電極のうちの一群とともに前記第２信号伝送経路群を形成するためのパターン状の複数の接続導体を有し、一端が前記半導体パッケージ基板の前記外周部に固定され、他端が前記プリント配線板に固定されるフレキシブル基板と、
一端が前記半導体パッケージ基板の前記外周部に固定され、他端が前記プリント配線板に固定され、それぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記複数の外周側電極のうちの残りとを電気的に接続し前記複数の外周側電極うちの残りとともに前記第２信号伝送経路群を形成するためのピン状の複数の接続導体と
をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記複数の外周側電極に電気的に接続された内部配線を有し、前記半導体パッケージ基板の前記外周部に取り付けられたコネクタ
をさらに備え、
前記フレキシブル基板の一端は、前記コネクタに挿入されて前記半導体パッケージ基板の前記外周部に固定され、
前記フレキシブル基板の前記複数の接続導体は、前記コネクタの前記内部配線を介して、前記複数の外周側電極に電気的に接続される
ことを特徴とする請求項２又は請求項３に記載の半導体装置。
【請求項５】
一端が前記半導体パッケージ基板の前記外周部に固定され、他端が前記プリント配線板に固定され、それぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記複数の外周側電極とを電気的に接続し前記複数の外周側電極とともに前記第２信号伝送経路群を形成するためのピン状の複数の接続導体
をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記複数の接続導体は、前記半導体チップの内部状態を表すＨレベル・Ｌレベルの信号と、他の電気素子の状態を表すＨレベル・Ｌレベルの信号とのいずれか一方の信号が伝送される状態報知用接続導体を含んでいる
ことを特徴とする請求項２から請求項５までのいずれか１項に記載の半導体装置。
【請求項７】
前記複数の接続導体は、互いに間隔をおいて配置されＧＮＤ電位とされる２つのＧＮＤ用接続導体と、前記２つのＧＮＤ用接続導体間に配置され動作信号の伝送用の１つの信号用接続導体とからなる信号伝送接続導体群を含んでおり、
前記信号伝送接続導体群のうちの前記２つのＧＮＤ用接続導体及び前記１つの信号用接続導体のそれぞれの幅と、これらの各接続導体間のピッチとは、前記１つの信号用接続導体の特性インピーダンスが所望の値となるように予め設定されている
ことを特徴とする請求項２から請求項５までのいずれか１項に記載の半導体装置。
【請求項８】
前記各接続導体のそれぞれの前記半導体パッケージ基板側の幅と、前記各接続導体のそれぞれの前記プリント配線板側の幅とは、予め異なる値に設定され、
前記各接続導体間の前記半導体パッケージ基板側のピッチと、前記各接続導体間の前記プリント配線板側のピッチとは、予め異なる値に設定され、
前記各接続導体の前記半導体パッケージ基板と前記プリント配線板との間の箇所の幅と、前記各接続導体間の前記半導体パッケージ基板と前記プリント配線板との間の箇所のピッチとは、前記１つの信号用接続導体の特性インピーダンスが所望の値となるように予め設定されている
ことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記複数の接続導体は、互いに間隔をおいて配置されＧＮＤ電位とされる２つのＧＮＤ用接続導体と、前記２つのＧＮＤ用接続導体間に互いに隣り合って配置された信号伝送用の２つの信号用接続導体とからなる信号伝送接続導体群を含んでおり、
前記信号伝送接続導体群のうちの前記２つのＧＮＤ用接続導体及び前記２つの信号用接続導体のそれぞれの幅と、これらの各接続導体間のピッチとは、前記２つの信号用接続導体の差動インピーダンス、及び前記２つの信号用接続導体のそれぞれの特性インピーダンスの少なくともいずれか一方が所望の値となるように予め設定されている
ことを特徴とする請求項２から請求項５までのいずれか１項に記載の半導体装置。
【請求項１０】
前記各接続導体のそれぞれの前記半導体パッケージ基板側の幅と、前記各接続導体のそれぞれの前記プリント配線板側の幅とは、予め異なる値に設定され、
前記各接続導体間の前記半導体パッケージ基板側のピッチと、前記各接続導体間の前記プリント配線板側のピッチとは、予め異なる値に設定され、
前記各接続導体の前記半導体パッケージ基板と前記プリント配線板との間の箇所の幅と、前記各接続導体間の前記半導体パッケージ基板と前記プリント配線板との間の箇所のピッチとは、前記２つの信号用接続導体の差動インピーダンス、及び前記２つの信号用接続導体のそれぞれの特性インピーダンスの少なくともいずれか一方が所望の値となるように予め設定されている
ことを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記複数の主面側電極は、前記第２主面から前記第１主面の反対側へ突出する複数の第２主面側ピンである
ことを特徴とする請求項１から請求項１０までのいずれか１項に記載の半導体装置。
【請求項１２】
前記複数の主面側電極は、複数のはんだボールである
ことを特徴とする請求項１から請求項１０までのいずれか１項に記載の半導体装置。
【請求項１３】
前記複数の主面側電極は、複数の電極パッドである
ことを特徴とする請求項１から請求項１０までのいずれか１項に記載の半導体装置。
【請求項１４】
請求項１から請求項１３までのいずれか１項に記載の半導体装置が実装されていることを特徴とするプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＢＧＡ（Ball Grid Array）、ＰＧＡ（Pin Grid Array）、又はＬＧＡ（Land Grid Array）等の間隔をおいて配置された複数の電極を有する半導体装置、及びその半導体装置が実装されたプリント配線板に関する。
【背景技術】
【０００２】
図１１は、従来のＢＧＡ型の半導体装置を示す断面図である。図１１において、樹脂製の半導体パッケージ基板１０１の上面には、複数のはんだバンプ１０２を介して、半導体チップ１０３が設けられている。半導体パッケージ基板１０１の下面には、格子状に配置された複数のはんだボール１０４が設けられている。半導体パッケージ基板１０１は、複数のはんだボール１０４を介して、プリント配線板１１１に電気的・機械的に接続されている。
【０００３】
ここで、半導体パッケージ基板１０１、半導体チップ１０３及びプリント配線板１１１のそれぞれの熱膨張係数は異なっている。これにより、半導体パッケージ基板１０１、半導体チップ１０３及びプリント配線板１１１のそれぞれの横方向の熱膨張距離は、図１１の矢示Ａ１〜Ｃ１のようになる。
【０００４】
この図１１に示すように、半導体パッケージ基板１０１の横方向の熱膨張距離と、半導体チップ１０３の横方向の熱膨張距離との差が比較的大きい。このため、半導体パッケージ基板１０１に比較的大きな半導体チップ１０３をはんだバンプ１０２によって実装すると、特に半導体チップ１０３の周辺で熱膨張距離（矢示Ａ１，Ｂ１）が異なり、はんだバンプ１０２に比較的大きなストレス(せん断応力)が生じ、はんだバンプ１０２が断線する可能性がある。
【０００５】
次に、図１２は、従来のＢＧＡ型の半導体装置の他の例を示す断面図である。図１２において、この例の半導体装置では、図１１の例の半導体パッケージ基板１０１に代えて、セラミック製の半導体パッケージ基板２０１が用いられている。他の構成は、図１１の例の半導体装置と同様である。
【０００６】
この図１２に示すＢＧＡ型の半導体装置では、セラミック製の半導体パッケージ基板２０１の熱膨張係数と半導体チップ１０３の熱膨張係数とが、比較的近い値である。これにより、図１１に示すＢＧＡ型の半導体装置に比べて、半導体パッケージ基板２０１及び半導体チップ１０３の熱膨張距離（矢示Ａ２，Ｂ２）の差が小さくなるため、はんだバンプ１０２に加わるストレスが軽減される。
【０００７】
しかしながら、図１２に示すＢＧＡ型の半導体装置では、半導体パッケージ基板２０１の熱膨張係数とプリント配線板１１１の熱膨張係数との差が比較的大きい。このため、特に半導体パッケージ基板２０１の周辺で、はんだボール１０４に比較的大きなストレス（せん断応力）が生じ、はんだボール１０４が断線する可能性がある。
【０００８】
次に、図１３は、従来のＰＧＡ型の半導体装置を示す断面図である。図１３において、この例のＰＧＡ型の半導体装置では、図１２の例の複数のはんだボール１０４に代えて、複数本の下面側ピン３０４、及び複数本の下面側ピン３０５が用いられている。下面側ピン３０４は、鍔付きのピンであり、下面側ピン３０５は、鍔なしのピンである。他の構成は、図１２の例のＢＧＡ型の半導体装置と同様である。この図１３のＰＧＡ型の半導体装置では、半導体パッケージ基板３０１とプリント配線板１１１との熱膨張距離（矢示Ｂ３，Ｃ３）の差が、下面側ピン３０４，３０５の変形によって吸収される。
【０００９】
次に、例えば、特許文献１に示すような従来の半導体装置では、２層構造の複合型（積層型）半導体パッケージが用いられている。この複合型半導体パッケージは、ＰＧＡ型の半導体パッケージの上側に、ＱＦＰ（Quad Flat Package）型の半導体パッケージが配置された構造である。この複合型半導体パッケージは、ＱＦＰの電極（第１のピン）と、ＰＧＡの電極（第２のピン）とを有している。これらの両方の電極がプリント配線板のはんだパッドにはんだ付けされて固定される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−１６３７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ここで、図１３に示すようなＰＧＡ型の半導体装置では、これと同一のサイズの図１１，１２に示すようなＢＧＡ型の半導体装置に比べて、電極（接続端子）数が少ない。具体的に、ＰＧＡ型の半導体装置における一般的な１．２７ｍｍピッチ千鳥格子の電極数は、ＢＧＡ型の半導体装置における一般的な１ｍｍピッチ正方格子の電極数と比べて、約１／３しかなく、電極が不足する場合があった。
【００１２】
また、樹脂製の半導体パッケージ基板１０１とはんだボール１０４との組み合わせのＢＧＡ型の半導体装置や、ＬＧＡ型の半導体装置でも、半導体パッケージ基板のサイズを小さくして製造コストを低減することが望まれ、それに伴い電極数も減少する。このため、ＢＧＡ型の半導体装置のはんだボール１０４や、ＬＧＡ型の半導体装置の電極パッド（図示せず）だけでは電極が不足する場合があった。
【００１３】
さらに、特許文献１に示すような従来装置は、２種類の半導体パッケージを組み合わせて集積度を向上させたものであり、ＱＦＰの電極がＱＦＰの半導体チップに電気的に接続され、ＰＧＡの電極がＰＧＡの半導体チップに電気的に接続された構造である。従って、ＱＦＰの電極とＰＧＡの電極とが別々の半導体チップに電気的に接続されており、ＰＧＡの半導体チップについて電極不足を解消することはできなかった。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、プリント配線板との間の電極不足を解消することができる半導体装置、及びその半導体装置が実装されたプリント配線板を得ることを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係る半導体装置は、単数及び複数の少なくともいずれか一方の半導体チップと、第１主面、及びその第１主面の裏面でありプリント配線板に対向配置される第２主面を有し、前記第１主面及び前記第２主面の少なくともいずれか一方に前記半導体チップが設けられた半導体パッケージ基板と、前記半導体パッケージ基板の前記第２主面に設けられ、かつそれぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記半導体チップとの間で第１信号伝送経路群を形成するための複数の主面側電極とを備えるものであって、前記半導体パッケージ基板の平面視における外周部に設けられ、かつそれぞれ間隔をおいて配置され、前記プリント配線板の配線パターンと前記半導体チップとの間で前記第１信号伝送経路群とは異なる第２信号伝送経路群を形成するための複数の外周側電極をさらに備えるものである。
【発明の効果】
【００１６】
この発明に係る半導体装置によれば、複数の主面側電極による第１信号伝送経路群とは異なる第２信号伝送経路群をプリント配線板の配線パターンと半導体チップとの間で形成するための複数の外周側電極が半導体パッケージ基板の平面視における外周部に設けられているので、プリント配線板との間の電極不足を解消することができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１によるＰＧＡ型の半導体装置を示す断面図である。
【図２】図１のフレキシブル基板を示す平面図である。
【図３】この発明の実施の形態２によるＰＧＡ型の半導体装置を示す断面図である。
【図４】図３のパッケージ基板を示す斜視図である。
【図５】この発明の実施の形態３によるＰＧＡ型の半導体装置を示す断面図である。
【図６】この発明の実施の形態４によるフレキシブル基板を示す平面図である。
【図７】この発明の実施の形態５によるフレキシブル基板を示す平面図である。
【図８】この発明の実施の形態６によるフレキシブル基板を示す平面図である。
【図９】この発明の実施の形態７によるＰＧＡ型の半導体装置を示す斜視図である。
【図１０】図９の外周側ピンの周囲を拡大して示す平面図である。
【図１１】従来のＢＧＡ型の半導体装置を示す断面図である。
【図１２】従来のＢＧＡ型の半導体装置の他の例を示す断面図である。
【図１３】従来のＰＧＡ型の半導体装置を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、この発明を実施するための形態について、図面を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１によるＰＧＡ型の半導体装置を示す断面図である。図２は、図１のフレキシブル基板６を示す平面図である。
図１，２において、実施の形態１の半導体装置（半導体パッケージ）は、セラミックＰＧＡ型の半導体装置である。また、実施の形態１の半導体装置は、プリント配線板１１の上面に実装されている。さらに、実施の形態１の半導体装置は、セラミック製の半導体パッケージ基板１、複数のはんだバンプ２、半導体チップ３、複数本の下面側ピン４、複数本の下面側ピン５、フレキシブル基板６Ａ，６Ｂ、及びパッケージ側コネクタ７を有している。
【００１９】
半導体パッケージ基板１は、第１主面としての上面と、プリント配線板１１の上面に対向配置される第２主面としての下面と、４つの側面（横面）とを有している。また、半導体パッケージ基板１には、内部配線（図示せず）が形成されている。半導体チップ３は、複数のはんだバンプ２を介して、半導体パッケージ基板１の上面に固定されている。また、半導体チップ３は、複数のはんだバンプ２を介して、半導体パッケージ基板１の内部配線に電気的に接続されている。
【００２０】
複数本の下面側ピン４，５は、主面側電極を構成している。また、複数本の下面側ピン４，５は、下方へ向けて突出するように、半導体パッケージ基板１の下面に固定されている。複数本の下面側ピン４は、それぞれ半導体パッケージ基板１の下面における４隅の近傍に配置されている。複数本の下面側ピン５は、複数本の下面側ピン４の間（略４角形状のスペース内）で、それぞれ間隔をおいて千鳥格子状に並べて配置されている。
【００２１】
また、下面側ピン４は、鍔付きのピンであり、下面側ピン５は、鍔なしのピンである。この下面側ピン４の鍔によって、半導体パッケージ基板１の下面とプリント配線板１１の上面との間にスペースが形成されている。即ち、下面側ピン４の鍔は、スペーサを構成している。
【００２２】
また、複数本の下面側ピン４，５は、半導体パッケージ基板１の内部配線に電気的に接続されている。さらに、複数本の下面側ピン４，５は、それぞれプリント配線板１１に設けられた複数のスルーホール（図示せず）に挿入されており、はんだ付けされてプリント配線板１１に固定されている。また、複数本の下面側ピン４，５は、プリント配線板１１の配線パターンに電気的に接続されている。
【００２３】
ここで、半導体パッケージ基板１の上面における外周部、即ち半導体パッケージ基板１の平面視における外周部には、複数の外周側電極としての複数の外周側はんだパッド（図示せず）が形成されている。これらの複数の外周側はんだパッドは、それぞれ半導体パッケージ基板１の周方向に間隔をおいて設けられている。これらの複数の外周側はんだパッドは、半導体パッケージ基板１の内部配線に電気的に接続されている。即ち、複数の外周側はんだパッドは、半導体パッケージ基板１の内部配線、及び複数のはんだバンプ２を介して、半導体チップ３に電気的に接続されている。
【００２４】
パッケージ側コネクタ７は、半導体パッケージ基板１の上面における外周部（図１の右側）に、例えば接着剤等によって取り付けられている。パッケージ側コネクタ７の内部配線（複数の接続端子）は、それぞれ複数の外周側はんだパッドに、はんだ付けされて電気的に接続されている。
【００２５】
次に、フレキシブル基板６Ａ，６Ｂ（以下、フレキシブル基板６Ａ，６Ｂの総称をフレキシブル基板６として説明する。）は、図２に示すように、板状の誘電体２１と、複数の接続導体としての複数の導体パターン２２とを有している。誘電体２１は、フレキシブル基板６の基材をなしている。複数の導体パターン２２は、それぞれ間隔をおいて、誘電体２１に直線状に配置されている。
【００２６】
フレキシブル基板６Ａの一端（図１の左端）及び他端（図１の右端）では、導体パターン２２の一部が露出されている。フレキシブル基板６Ａの一端の導体パターン２２は、半導体パッケージ基板１の上面における外周側はんだパッドに、はんだ付けされて固定されて、電気的に接続されている。
【００２７】
フレキシブル基板６Ａの他端の導体パターン２２は、プリント配線板１１の上面に形成されかつ配線パターンに電気的に接続されたはんだパッド（図示せず）に、はんだ付けされて固定され、電気的に接続されている。従って、フレキシブル基板６Ａの一端は、半導体パッケージ基板１の上面における外周部とプリント配線板１１とに固定（直接固定）されている。
【００２８】
ここで、フレキシブル基板６Ａを半導体パッケージ基板１とプリント配線板１１とに固定する場合には、下面側ピン４，５をプリント配線板１１のスルーホールに挿入してはんだ付けした後に、フレキシブル基板６Ａにおける導体パターン２２を、半導体パッケージ基板１及びプリント配線板１１のはんだパッドのそれぞれにはんだ付けすればよい。あるいは、フレキシブル基板６Ａの一端を半導体パッケージ基板１のはんだパッドに予めはんだ付けして、下面側ピン４，５をプリント配線板１１のスルーホールに挿入してはんだ付けした後に、フレキシブル基板６Ａの他端をプリント配線板１１のはんだパッドにはんだ付けしてもよい。
【００２９】
次に、フレキシブル基板６Ｂの一端（図１の左端）は、パッケージ側コネクタ７に挿入されて固定されている。フレキシブル基板６Ｂの導体パターン２２は、パッケージ側コネクタ７の内部配線を介して、半導体パッケージ基板１のはんだパッドに電気的に接続されている。
【００３０】
ここで、プリント配線板１１の上面には、プリント配線板側コネクタ１２が取り付けられている。プリント配線板側コネクタ１２の内部配線は、プリント配線板１１の配線パターンに電気的に接続されている。フレキシブル基板６Ｂの他端（図１の右端）は、プリント配線板側コネクタ１２に挿入されて固定されている。フレキシブル基板６Ｂの導体パターン２２は、プリント配線板側コネクタ１２の内部配線を介して、プリント配線板１１の配線パターンに電気的に接続されている。
【００３１】
従って、半導体パッケージ基板１の内部配線と、はんだバンプ２と、下面側ピン４，５とは、半導体チップ３とプリント配線板１１の配線パターンとの間で、第１信号伝送経路群を形成している。これに対して、半導体パッケージ基板１の内部配線と、はんだバンプ２と、フレキシブル基板６Ａ，６Ｂの複数の導体パターン２２とは、半導体チップ３とプリント配線板１１の配線パターンとの間で、第１信号伝送経路群とは異なる第２信号伝送経路群を形成している。つまり、半導体チップ３とプリント配線板１１の配線パターンとは、第１信号伝送経路群と第２信号伝送経路群との２種類の信号伝送経路群を介して、電気的に接続されている。
【００３２】
上記のような実施の形態１の半導体装置によれば、複数本の下面側ピン４，５による第１信号伝送経路群とは異なる第２信号伝送経路群を、プリント配線板１１の配線パターンと半導体チップ３との間で形成するための複数の外周側はんだパッドが半導体パッケージ基板１の平面視における外周部に設けられている。この構成により、プリント配線板１１との間の電極不足を解消することができる。
【００３３】
また、フレキシブル基板６Ｂの一端及び他端がそれぞれパッケージ側コネクタ７及びプリント配線板側コネクタ１２に挿入されている。この構成により、フレキシブル基板６Ｂを容易に着脱可能となる。
【００３４】
さらに、フレキシブル基板６Ａ，６Ｂによって、プリント配線板１１における第２信号伝送経路群の接続点を、第１信号伝送経路群の接続点（プリント配線板１１における下面側ピン４，５の挿入箇所）から間隔をおいて離すことができ、プリント配線板１１の配線パターンの設計の自由度を向上させることができる。
【００３５】
なお、実施の形態１では、フレキシブル基板６Ａ，６Ｂの２種類の接続例を複合した構成について説明した。しかしながら、この例に限定するものではなく、コネクタを省略し、実施の形態１のフレキシブル基板６Ｂについて、フレキシブル基板６Ａのように、半導体パッケージ基板１及びプリント配線板１１にはんだ付けにより固定してもよい。この場合、コネクタを使わないことで、部品コストの削減が図れる。
他方、実施の形態１のフレキシブル基板６Ａについて、フレキシブル基板６Ｂのように、コネクタ７又は１２に挿入して、半導体パッケージ基板１又はプリント配線板１１に固定してもよい。この場合、フレキシブル基板６Ａをはんだ付けする必要がなくなり、フレキシブル基板６Ａを容易に取り付けることができる。
【００３６】
また、実施の形態１では、半導体パッケージ基板１の上面にフレキシブル基板６Ａの一端、及びパッケージ側コネクタ７が固定されていた。しかしながら、この例に限定するものではなく、外周側電極としての外周側はんだパッドを半導体パッケージ基板１の側面に設けて、半導体パッケージ基板１の側面にフレキシブル基板の一端、又はパッケージ側コネクタを固定してもよい。
【００３７】
さらに、実施の形態１では、半導体パッケージ基板１の４つの側面のうち、２つの側面のプリント配線板１１との接続関係について説明した。しかしながら、実施の形態１において、図１における紙面手前側の側面（正面）と紙面奥側の側面（背面）についても、フレキシブル基板６Ａ、又はフレキシブル基板６Ｂ及びコネクタ７，１２を用いて、プリント配線板１１と電気的に接続してもよい。あるいは、半導体パッケージ基板１の４つの側面のうち、１つの側面だけにフレキシブル基板６を用いてもよい。
【００３８】
また、実施の形態１では、コネクタ７，１２が内部配線を有していた。しかしながら、この例に限定されるものではなく、コネクタは、フレキシブル基板６の端部の露出した部分を、半導体パッケージ基板１やプリント配線板１１のはんだパッドに直接押し付ける構造であってもよい。即ち、コネクタは、内部配線が省略された構造であってもよい。
【００３９】
さらに、実施の形態１では、半導体パッケージ基板１の上面側のはんだパッドにフレキシブル基板６Ａがはんだ付けされた。しかしながら、この例に限定されるものではなく、フレキシブル基板６Ａに導体パターン２２の途中で表裏を切り換える構造を設け、半導体パッケージ基板１の下面側のはんだパッドにはんだ付けしてもよい。
ここで、ＰＧＡ型の半導体装置では、図１に示すように、半導体パッケージ基板１の下面とプリント配線板１１の上面との間に空間を確保するために、半導体パッケージ基板１の４隅の下面側ピンに、鍔付きの下面側ピン４を用いる必要がある。この鍔付きの下面側ピン４が無い場合には、ＰＧＡ型の半導体装置の下面側ピン５をプリント配線板１１のスルーホールにはんだ付けする際に、プリント配線板１１の下面（裏面）側からスルーホール内に充填されたはんだがプリント配線板１１の上面（おもて面）側で広がる。この結果、プリント配線板１１の上面側で広がったはんだによって、互いに隣り合う下面側ピン５同士が短絡してしまう。
これに対して、フレキシブル基板６Ａに導体パターン２２の途中で表裏を切り換える構造を設けた場合には、フレキシブル基板６Ａが半導体パッケージ基板１とプリント配線板１１との間のスペーサを兼ねる。この構成により、ＰＧＡ型の半導体装置の下面側ピンは、鍔無しの下面側ピン５の１種類で足り、ＰＧＡ型の半導体装置の製造コストを抑えることができる。
【００４０】
実施の形態２．
実施の形態１では、複数の外周側電極にそれぞれ電気的に接続された複数の接続導体として、フレキシブル基板６Ａ，６Ｂにおける複数の導体パターン２２を用いた例について説明した。これに対して、実施の形態２では、複数の外周側電極に電気的に接続された接続導体として、複数本の外周側ピン８を用いる例について説明する。
【００４１】
図３は、この発明の実施の形態２によるＰＧＡ型の半導体装置を示す断面図である。図４は、図３の半導体パッケージ基板１を示す斜視図である。なお、図４では、はんだバンプ２、半導体チップ３及びプリント配線板１１を省略して示す。図３，４において、実施の形態２の半導体装置の構成は、半導体パッケージ基板１、フレキシブル基板６Ａ，６Ｂ及びコネクタ７，１２の構成を除いて、実施の形態１の半導体装置の構成と同様である。また、実施の形態２の半導体装置は、実施の形態１のフレキシブル基板６Ａ，６Ｂに代えて、複数本の外周側ピン８を有している。
【００４２】
実施の形態２の半導体パッケージ基板１の下面における外周部には、複数の外周側電極としての複数の外周側はんだパッド（図示せず）が形成されている。これらの複数の外周側はんだパッドは、それぞれ半導体パッケージ基板１の周方向に間隔をおいて配置されている。また、複数の外周側はんだパッドは、半導体パッケージ基板１の内部配線に電気的に接続されている。
【００４３】
複数本の外周側ピン８のそれぞれの一端は、複数の外周側はんだパッドのそれぞれに、はんだ付けされて固定されている。複数本の外周側ピン８は、それぞれ半導体パッケージ基板１の側面から側方へ突出するように配置されている。ここで、半導体パッケージ基板１の下面の外周側はんだパッドは、半導体チップ３に内部配線及びはんだバンプ２を介して電気的に接続されている。即ち、複数本の外周側ピン８は、半導体チップ３に電気的に接続されている。
【００４４】
また、複数本の外周側ピン８のそれぞれの他端は、プリント配線板１１の上面に形成された複数のはんだパッド（図示せず）のそれぞれに、はんだ付けされて固定されている。このプリント配線板１１のはんだパッドは、プリント配線板１１における他の配線パターンに電気的に接続されている。従って、半導体パッケージ基板１の内部配線と、はんだバンプ２と、複数本の外周側ピン８とは、第１信号伝送経路群とは異なる第２信号伝送経路群を形成している。他の構成は実施の形態１と同様である。
【００４５】
上記のような実施の形態２の半導体装置によれば、複数本の外周側ピン８によって、複数本の下面側ピン５の第１伝送経路群とは異なる第２信号伝送経路群がプリント配線板１１の配線パターンと半導体チップ３との間に形成されている。この構成により、実施の形態１と同様の効果を得ることができる。具体的に、一般的なＰＧＡ型の半導体装置における下面側ピン４が１．２７ｍｍピッチで千鳥配置される構成に比べて、複数本の外周側ピン８を細かいピッチで並べることが可能であり、電極数を増やす効果が大きい。
【００４６】
また、実施の形態２の半導体装置では、追加された外周側ピン８が半導体パッケージ基板１とプリント配線板１１との間のスペーサを兼ねる。この構成により、ＰＧＡ型の半導体装置の下面側ピンは、鍔無しの下面側ピン５の１種類で足り、ＰＧＡ型の半導体装置の製造コストを抑えることができる。
【００４７】
なお、実施の形態２では、複数本の外周側ピン８の形状が直線状であった。しかしながら、この例に限定するものではなく、例えば、複数本の外周側ピン８の一端を半導体パッケージ基板１の側面又は上面に固定し、複数本の外周側ピン８の他端を下方へ向けて配置するような構成、即ち複数本の外周側ピン８の形状がガルウィング形状（Ｌ字状）であってもよい。
あるいは、例えば、複数本の外周側ピン８の一端を半導体パッケージ基板１の側面又は上面に固定し、複数本の外周側ピン８の他端を半導体パッケージ基板１の下面側に回りこむように配置した構成、即ち複数本の外周側ピン８の形状がＪリード形状であってもよい。このようなＪリード形状とする場合には、外周側ピン８が下面側ピン４，５と干渉しないように配置すればよい。
【００４８】
実施の形態３．
実施の形態１では、複数の外周側電極にそれぞれ電気的に接続された複数の接続導体として、フレキシブル基板６Ａ，６Ｂにおける複数の導体パターン２２を用いた例について説明した。また、実施の形態２では、複数の外周側電極に電気的に接続された接続導体として、複数本の外周側ピン８を用いた例について説明した。これらに対して、実施の形態３では、実施の形態１におけるフレキシブル基板６Ａ，６Ｂにおける複数の導体パターン２２と、実施の形態２における複数本の外周側ピン８とを複合して用いる例について説明する。
【００４９】
図５は、この発明の実施の形態３によるＰＧＡ型の半導体装置を示す断面図である。図５において、実施の形態３の半導体装置は、実施の形態１におけるフレキシブル基板６Ａ，６Ｂと、実施の形態２における複数本の外周側ピン８との両方を有している。また、実施の形態３の半導体パッケージ基板１の上面及び下面のそれぞれの外周部には、複数の外周側電極としての複数の外周側はんだパッドが形成されている。他の構成は、実施の形態１，２と同様である。
【００５０】
従って、実施の形態３の半導体装置では、フレキシブル基板６Ａ，６Ｂの複数の導体パターン２２が複数の外周側はんだパッドのうちの一群とともに第２信号伝送経路群を形成している。また、複数本の外周側ピン８も複数の外周側はんだパッドのうちの残りとともに第２信号伝送経路群を形成している。
【００５１】
上記のような実施の形態３の半導体装置によれば、フレキシブル基板６Ａ，６Ｂの複数の導体パターン２２と複数本の外周側ピン８との２種類の接続導体が用いられている。この構成により、実施の形態１と実施の形態２との両方の効果を得ることができるとともに、実施の形態１と実施の形態２とのそれぞれの構成に比べて、電極数を大幅に増やすことができる。
【００５２】
実施の形態４．
実施の形態１では、フレキシブル基板６における複数の導体パターン２２に、信号の割り当てがされていない構成について説明した。これに対して、実施の形態４では、フレキシブル基板６における複数の導体パターン２２に、信号の割り当てがされた構成について説明する。
【００５３】
図６は、この発明の実施の形態４によるフレキシブル基板６を示す平面図である。図６において、複数の導体パターン２２の一部は、ＧＮＤ用接続導体としての複数のＧＮＤ用導体パターン２２ａである。ＧＮＤ用導体パターン２２ａは、ＧＮＤ電位とされる導体パターンである。
【００５４】
複数の導体パターン２２の残りは、状態報知用接続導体としての複数の状態報知用導体パターン２２ｂである。状態報知用導体パターン２２ｂは、半導体チップ３の内部状態を表すＨレベル・Ｌレベルの信号と、半導体チップ３に電気的に接続された他の電気素子（図示せず）の状態を表すＨレベル・Ｌレベルの信号とのいずれか一方の信号が伝送される導体パターンである。他の構成は、実施の形態１又は３と同様である。
【００５５】
ここで、フレキシブル基板６の複数の導体パターン２２において、状態報知用導体パターン２２ｂに対して、ＧＮＤ用導体パターン２２ａが少ない。このような伝送路構造では、特性インピーダンスが不安定な上に、クロストークノイズが生じやすく、一般的に信号用配線として用いるには不適切である。しかしながら、導体パターン２２を、半導体チップ３又は他の電気素子におけるトリガ発生時の状態(ＨレベルかＬレベルか)のみについてのモード報知信号（状態報知信号）の伝送用とすれば、ノイズによる影響が生じにくく問題がない。
【００５６】
上記のような実施の形態４の半導体装置によれば、複数の導体パターン２２の一部が、複数のＧＮＤ用導体パターン２２ａであり、複数の導体パターン２２の残りは、複数の状態報知用導体パターン２２ｂである。この構成により、複数の状態報知用導体パターン２２ｂをフレキシブル基板６において比較的高密度に配置することができる。
【００５７】
また、モード報知信号を状態報知用導体パターン２２ｂに割り当てることによって、先の実施の形態１〜３の図１，３，４，５における下面側ピン４，５にその他の動作信号（パルス信号やトリガ信号等）のみを割り当てることができる。この結果、モード報知信号と動作信号とを分離でき、動作信号がモード報知信号に対してクロストークノイズを与えることを抑制できる。
【００５８】
なお、実施の形態４において、複数の導体パターン２２におけるＧＮＤ用導体パターン２２ａの割合が状態報知用導体パターン２２ｂの１／１０以下であってもよく、又はＧＮＤ用導体パターン２２ａを全て省略してもよい。
【００５９】
実施の形態５．
実施の形態４では、複数の導体パターン２２が状態報知用導体パターン２２ｂを含む構成について説明した。これに対して、実施の形態５では、複数の導体パターン２２が動作信号（パルス信号・トリガ信号等）の伝送用の信号用導体パターン２２ｄを含む構成について説明する。
【００６０】
図７は、この発明の実施の形態５によるフレキシブル基板６を示す平面図である。図７において、実施の形態５の複数の導体パターン２２は、ＧＮＤ用接続導体としての複数のＧＮＤ用導体パターン２２ｃと、信号用接続導体としての複数の信号用導体パターン２２ｄとを含んでいる。複数のＧＮＤ用導体パターン２２ｃと複数の信号用導体パターン２２ｄとは、それぞれ交互に配置されており、２つのＧＮＤ用導体パターン２２ｃの間に１つの信号用導体パターン２２ｄが配置されている。２つのＧＮＤ用導体パターン２２ｃと１つの信号用導体パターン２２ｄとは、信号伝送接続導体群を構成している。
【００６１】
ここで、実施の形態１，４では、フレキシブル基板６における複数の導体パターン２２のサイズや、互いに隣り合う導体パターン２２同士の間のピッチが均一な例を示した。これに対して、実施の形態５では、信号伝送接続導体群のうちの２つのＧＮＤ用導体パターン２２ｃ及び１つの信号用導体パターン２２ｄのそれぞれの幅と、これらの各導体パターン２２ｃ，２２ｄ間のピッチとは、１つの信号用導体パターン２２ｄの特性インピーダンスが所望の値（例えば５０Ω、７５Ω、１００Ω等）となるように予め設定されている。他の構成は、実施の形態１又は３と同様である。
【００６２】
上記のような実施の形態５の半導体装置によれば、信号伝送接続導体群のうちの２つのＧＮＤ用導体パターン２２ｃ及び１つの信号用導体パターン２２ｄのそれぞれの幅と、これらの各導体パターン２２ｃ，２２ｄ間のピッチとは、１つの信号用導体パターン２２ｄの特性インピーダンスが所望の値となるように予め設定されている。この構成により、半導体パッケージ基板１とプリント配線板１１との間の伝送路構造を、寄生成分が少なく、かつ動作信号に適した特性インピーダンスを持つ伝送路構造とすることができる。従って、半導体パッケージ基板１とプリント配線板１１との間の信号伝送特性の帯域上限を高めることができ、高周波特性に優れた伝送路構造を得ることができる。
【００６３】
また、互いに隣り合う信号用導体パターン２２ｄ同士の間に、ＧＮＤ用導体パターン２２ｃが配置されている。この構成により、クロストークノイズを低減させることができる。さらに、例えば、特性インピーダンスを５０Ωとした場合には、２つの信号用導体パターン２２ｄを使用して、一般的な差動信号の差動インピーダンスを１００Ωとした伝送線路としても使用可能である。
【００６４】
実施の形態６．
実施の形態５では、２つのＧＮＤ用導体パターン２２ｃと１つの信号用導体パターン２２ｄとによって、信号伝送接続導体群が構成されていた。これに対して、実施の形態６では、２つのＧＮＤ用導体パターン２２ｅと１つの信号用導体パターン２２ｆとによって、信号伝送接続導体群が構成されている。
【００６５】
図８は、この発明の実施の形態６によるフレキシブル基板６を示す平面図である。図８において、実施の形態６の複数の導体パターン２２は、ＧＮＤ用接続導体としての複数のＧＮＤ用導体パターン２２ｅと、信号用接続導体としての複数の信号用導体パターン２２ｆとを含んでいる。複数のＧＮＤ用導体パターン２２ｅは、それぞれ間隔をおいて配置されている。
【００６６】
複数の信号用導体パターン２２ｆは、互いに隣り合う２つのＧＮＤ用導体パターン２２ｃの間に、これらの２つのＧＮＤ用導体パターン２２ｃのそれぞれから間隔をおいて２つずつ配置されている。また、これらの２つの信号用導体パターン（ペア配線）２２ｆは、互いに間隔をおいて配置されている。これらの２つのＧＮＤ用導体パターン２２ｃと、２つの信号用導体パターン２２ｆとは、信号伝送接続導体群を構成している。
【００６７】
ここで、信号伝送接続導体群のうちの２つのＧＮＤ用導体パターン２２ｅ及び２つの信号用導体パターン２２ｆのそれぞれの幅と、これらの各導体パターン２２ｅ，２２ｆ間のピッチとは、２つの信号用導体パターン２２ｆの差動インピーダンスが所望の値（例えば、１００Ω等）となるように予め設定されている。他の構成は、実施の形態１又は３と同様である。
【００６８】
上記のような実施の形態６の半導体装置によれば、信号伝送接続導体群のうちの２つのＧＮＤ用導体パターン２２ｅ及び２つの信号用導体パターン２２ｆのそれぞれの幅と、これらの各導体パターン２２ｅ，２２ｆ間のピッチとは、２つの信号用導体パターン２２ｆの差動インピーダンスが所望の値となるように予め設定されている。この構成により、半導体パッケージ基板１とプリント配線板１１との間の伝送路構造を、寄生成分が少なく、かつ動作信号に適した差動インピーダンスを持つ伝送路構造とすることができる。従って、実施の形態５と同様に、半導体パッケージ基板１とプリント配線板１１との間の差動信号伝送特性の帯域上限を高めることができ、高周波特性に優れた伝送経路を得ることができる。
【００６９】
また、２つの信号用導体パターン２２ｆごとに、ＧＮＤ用導体パターン２２ｅが配置されているので、差動信号間のクロストークノイズを低減させることができる。
【００７０】
なお、実施の形態５では、ペア配線のインピーダンスを１００Ωにすることで、差動信号に対応した例について説明した。これに対して、ペア配線のインピーダンスを５０Ωにすることで、シングルエンドの信号にも対応することができる。
【００７１】
また、実施の形態５では、互いに異なる信号伝送接続導体群に属する２つの信号用導体パターン２２ｄ間に１つのＧＮＤ用導体パターン２２ｃが配置されていた。実施の形態６では、互いに異なる信号伝送接続導体群に属する２つの信号用導体パターン２２ｆ間に１つのＧＮＤ用導体パターン２２ｅが配置されていた。しかしながら、これらの例に限定するものではなく、互いに異なる信号伝送接続導体群に属する２つの信号用導体パターン２２ｄ，２２ｆ間に、２つ以上のＧＮＤ用導体パターン２２ｃ，２２ｅが配置されていてもよい。
【００７２】
さらに、実施の形態４〜６では、フレキシブル基板６における導体パターン２２の構成について説明した。しかしながら、実施の形態２，３における外周側ピン８についても、実施の形態４〜６の導体パターン２２の構成と同様に、用途やピッチや幅を予め設定してもよい。
【００７３】
また、実施の形態１，４〜６では、フレキシブル基板６の片面のみに導体パターン２２が形成されていた。しかしながら、この例に限定するものではなく、フレキシブル基板６の両面に導体パターン２２が形成されていてもよい。この場合、フレキシブル基板６における片面がベタＧＮＤであってもよい。さらに、フレキシブル基板６に３層以上の導体パターン２２が形成されていてもよい。
【００７４】
実施の形態７．
実施の形態２，３では、外周側ピン８における半導体パッケージ基板１側と、プリント配線板１１側とのそれぞれの幅及びピッチが均一となるように構成されていた。これに対して、実施の形態７では、外周側ピン３１〜３４における半導体パッケージ基板１側と、プリント配線板１１側とのそれぞれの幅及びピッチが異なる値となるように構成されている。
【００７５】
図９は、この発明の実施の形態７によるＰＧＡ型の半導体装置を示す斜視図である。図１０は、図９の外周側ピン３１〜３４の周囲を拡大して示す平面図である。なお、図９では、はんだバンプ２、半導体チップ３及びプリント配線板１１を省略して示す。図９，１０において、実施の形態７の半導体装置は、実施の形態２の半導体装置における複数本の外周側ピン８に代えて、ＧＮＤ用接続導体としてのＧＮＤ用外周側ピン３１，３４と、信号用接続導体としての信号用外周側ピン３２，３３とを有している。これらの各外周側ピン３１〜３４は、信号伝送接続導体群を構成している。各外周側ピン３１〜３４は、２つの直線部３１ａ〜３４ａ，３１ｃ〜３４ｃと、中間調整部３１ｂ〜３４ｂとを有している。
【００７６】
実施の形態７の半導体パッケージ基板１の下面における外周部には、２つのＧＮＤ用外周側はんだパッド１ａと、２つの信号用外周側はんだパッド１ｂとが外周側電極として形成されている。これらの各外周側はんだパッド１ａ，１ｂは、それぞれ等間隔で配置されている。また、これらの各外周側はんだパッド１ａ，１ｂのそれぞれの幅は、均一である。
【００７７】
実施の形態７のプリント配線板１１の上面には、２つのＧＮＤ用はんだパッド１１ａと、２つの信号用はんだパッド１１ｂとが形成されている。これらの各はんだパッド１１ａ，１１ｂは、それぞれ等間隔で配置されている。また、これらの各はんだパッド１１ａ，１１ｂのそれぞれの幅は、均一である。半導体パッケージ基板１の各外周側はんだパッド１ａ，１ｂの幅及びピッチと、プリント配線板１１の各はんだパッド１１ａ，１１ｂの幅及びピッチとは、互いに異なっている。
【００７８】
ここで、実施の形態７の半導体パッケージ基板１では、各外周側はんだパッド１ａ，１ｂの幅、及び各外周側はんだパッド１ａ，１ｂ間のピッチによって、２つの信号用外周側はんだパッド１ｂの差動インピーダンスが最適化されている。他方、プリント配線板１１では、各はんだパッド１１ａ，１１ｂの幅、及び各はんだパッド１１ａ，１１ｂ間のピッチによって、２つの信号用はんだパッド１１ｂに接続された配線パターンの差動インピーダンスが最適化されている。従って、先の実施の形態２のように各外周側ピン８の幅、及び各外周側ピン８間のピッチが均一である場合には、半導体パッケージ基板１側とプリント配線板１１側とを、インピーダンスの整合を図った状態で接続できない。
【００７９】
これに対して、各直線部３１ａ〜３４ａの幅、及び各直線部３１ａ〜３４ａ間のピッチは、半導体パッケージ基板１の各外周側はんだパッド１ａ，１ｂの幅、及び各外周側はんだパッド１ａ，１ｂ間のピッチと対応しており、各直線部３１ａ〜３４ａは、各外周側はんだパッド１ａ，１ｂにはんだ付けされて固定されている。また、各直線部３１ｃ〜３４ｃの幅、及び各直線部３１ｃ〜３４ｃ間のピッチは、半導体パッケージ基板１の各外周側はんだパッド１１ａ，１１ｂの幅、及び各直線部３１ｃ〜３４ｃ間のピッチと対応しており、各直線部３１ｃ〜３４ｃは、各はんだパッド１１ａ，１１ｂにはんだ付けされて固定されている。
【００８０】
各中間調整部３１ｂ〜３４ｃの幅、及び各中間調整部３１ｂ〜３４ｃ間のピッチは、信号用外周側ピン３２，３３の差動インピーダンスが所望の値となるように予め設定されている。即ち、各外周側ピン３１〜３４における半導体パッケージ基板１とプリント配線板１１との間の箇所の幅、及び各外周側ピン３１〜３４における半導体パッケージ基板１とプリント配線板１１との間の箇所の間隔は、信号用外周側ピン３２，３３の差動インピーダンスが所望の値となるように予め設定されている。従って、各外周側ピン３１〜３４は、半導体パッケージ基板１側とプリント配線板１１側とを、インピーダンスの整合を図った状態で接続している。他の構成は、実施の形態２と同様である。
【００８１】
上記のような実施の形態７の半導体装置によれば、各中間調整部３１ｂ〜３４ｃの幅、及び各中間調整部３１ｂ〜３４ｃ間のピッチが、信号用外周側ピン３２，３３の差動インピーダンスが所望の値となるように予め設定されている。この構成により、半導体パッケージ基板１側とプリント配線板１１側とでインピーダンス整合できる配線の幅及びピッチが異なる場合であっても、寄生成分が少なく、かつ信号に適した差動インピーダンスを持つ伝送路構造を得ることができる。
【００８２】
なお、実施の形態７では、各外周側ピン３１〜３４の並びがＧＮＤ用−信号用−信号用−ＧＮＤ用であった。しかしながら、この例に限定するものではなく、１本の信号用外周側ピンごとに、ＧＮＤ用外周側ピンを配置してもよい。即ち、外周側ピンの並びがＧＮＤ用−信号用−ＧＮＤ用であってもよい。この場合、１本の信号用外周側ピンの特性インピーダンスの最適化を図ることができる。これとともに、１本の信号用外周側ピンにおけるロストークノイズを低減させることができる。
【００８３】
また、実施の形態７では、ＧＮＤ用外周側ピン３１からＧＮＤ用外周側ピン３４までの１組のみの信号伝送接続導体群を示した。しかしながら、この例に限定するものではなく、信号伝送接続導体群を複数組繰り返して並べてもよい。この場合でも、複数の信号伝送接続導体群のそれぞれで、２本の信号用外周側ピン３２，３３における差動信号間のクロストークノイズを低減させることができる。
【００８４】
さらに、実施の形態１，４におけるフレキシブル基板６の導体パターン２２の幅及びピッチを、実施の形態７の各外周側ピン３１〜３４のような幅及びピッチとしてもよい。即ち、導体パターン２２の一端側と他端側とで異なる幅及びピッチに設定して、実施の形態７の中間調整部３１ｂ〜３４ｃのような調整部をフレキシブル基板６に設けてもよい。
【００８５】
また、実施の形態７の各外周側ピン３１〜３４と、実施の形態４〜６のいずれかのフレキシブル基板６とを組み合わせて、実施の形態３のような構成としてもよい。
【００８６】
さらに、実施の形態１〜７では、半導体パッケージ基板１がセラミック製であった。しかしながら、この例に限定するものではなく、半導体パッケージ基板１が樹脂製であってもよく、半導体パッケージ基板１がセラミック及び樹脂以外の材料によって形成されてもよい。
【００８７】
また、実施の形態１〜７では、半導体パッケージ基板１の上面又は下面に外周側パッドが設けられていた。しかしながら、この例に限定されるものではなく、半導体パッケージ基板１の側面（横面）に外周側パッドを設けてもよい。
【００８８】
さらに、実施の形態１〜７では、主面側電極として下面側ピン４，５を用いた。しかしながら、この例に限定するものではなく、主面側電極として、はんだボール又は電極パッドを用いてもよい。即ち、この発明は、実施の形態１〜７におけるＢＧＡ型の半導体装置のみならず、ＰＧＡ型の半導体装置やＬＧＡ型の半導体装置にも適用でき、これらの種類以外の半導体装置についても適用できる。
【００８９】
また、実施の形態１〜７では、単数（１つ）の半導体チップ３が用いられた。しかしながら、この例に限定するものではなく、複数（２つ以上）の半導体チップ３を用いてもよい。即ち、複数の半導体チップ３を半導体パッケージ基板１に設けてもよい。
【００９０】
さらに、実施の形態１〜７では、半導体パッケージ基板１の上面（第１主面）に半導体チップ３が設けられていた。しかしながら、この例に限定するものではなく、下面側ピン４，５の一部を省略して、半導体パッケージ基板１の下面（第２主面）に半導体チップ３を設けてもよい。また、複数の半導体チップ３を用いる場合には、複数の半導体チップ３のうちの一部を半導体パッケージ基板１の上面に設けて、複数の半導体チップ３のうちの残りを半導体パッケージ基板１の下面に設けてもよい。
【００９１】
また、実施の形態１〜７では、半導体チップ３の上面が露出された構造であった。しかしながら、この例に限定するものではなく、半導体チップ３の全体が樹脂等で覆われた構造であってもよい。
【００９２】
さらに、実施の形態１〜７では、外周側電極としての外周側はんだパッドが、フレキシブル基板６の導体パターン２２、又は外周側ピン８を介して、プリント配線板１１の配線パターンに電気的に接続された構成であった。しかしながら、この例に限定するものではなく、例えば、プリント配線板に予め実装されたＩＣソケットに半導体装置が挿入されてプリント配線板に実装される構成においては、半導体パッケージ基板の外周側電極としての電極パッドが、ＩＣソケットの内部配線を介して、プリント配線板１１の配線パターンに電気的に接続されてもよい。
【符号の説明】
【００９３】
１  半導体パッケージ基板、１ａ  ＧＮＤ用外周側はんだパッド（外周側電極）、１ｂ  信号用外周側はんだパッド（外周側電極）、３  半導体チップ、４，５  下面側ピン（主面側電極）、６，６Ａ，６Ｂ  フレキシブル基板（接続導体）、７  パッケージ側コネクタ、８  外周側ピン（接続導体）、１１  プリント配線板、２２  導体パターン、２２ａ，２２ｃ，２２ｅ  ＧＮＤ用導体パターン（ＧＮＤ用接続導体）、２２ｂ  状態報知用導体パターン（状態報知用接続導体）、２２ｄ，２２ｆ  信号用導体パターン（信号用接続導体）、３１，３４  ＧＮＤ用外周側ピン（ＧＮＤ用接続導体）、３２，３３  信号用外周側ピン（信号用接続導体）。
【図１】
2011134789.tif 000003
【図２】
2011134789.tif 000004
【図３】
2011134789.tif 000005
【図４】
2011134789.tif 000006
【図５】
2011134789.tif 000007
【図６】
2011134789.tif 000008
【図７】
2011134789.tif 000009
【図８】
2011134789.tif 000010
【図９】
2011134789.tif 000011
【図１０】
2011134789.tif 000012
【図１１】
2011134789.tif 000013
【図１２】
2011134789.tif 000014
【図１３】
2011134789.tif 000015