(57)【要約】【課題】画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させるための処理を行う画像処理装置及び電子機器を提供する。【解決手段】画像処理装置は、原画像の拡大画像又は原画像の縮小画像の画素データを求めるための画像処理装置であって、原画像の複数ラインの画素データをバッファリングするラインバッファー５２〜５６と、原画像の水平方向又は垂直方向に隣接する画素の補間画素を求めるための各種設定を保持する設定レジスターと、設定レジスターからの各補間画素を求めるための補間処理方法を示す垂直方向の垂直方向補間情報に基づいて、ラインバッファー５２〜５６にバッファリングされた画素データを垂直方向に拡大又は縮小する垂直方向スケーラー４８と、を含み、設定レジスターからのモード選択信号に基づいて、ラインバッファー５２〜５６の複数ラインのうち少なくとも一つのクロックを停止する。【選択図】図４
2011133605.tif 000002
【特許請求の範囲】
【請求項１】
原画像の拡大画像又は該原画像の縮小画像の画素データを求めるための画像処理装置であって、
前記原画像の複数ラインの画素データをバッファリングするラインバッファーと、
前記ラインバッファーにバッファリングされた画素データに基づいて、前記原画像の水平方向又は垂直方向に隣接する画素の補間画素を求めるための各種設定を保持する設定レジスターと、
前記設定レジスターからの各補間画素を求めるための補間処理方法を示す前記垂直方向の垂直方向補間情報に基づいて、前記ラインバッファーにバッファリングされた画素データを垂直方向に拡大又は縮小する垂直方向スケーラーと、
を含み、
前記設定レジスターからのモード選択信号に基づいて、前記ラインバッファーの前記複数ラインのうち少なくとも一つのクロックを停止することを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
前記ラインバッファーの前記ラインは、３段を有し、
前記モード選択信号に基づいて、前記３段のうち後方２段のクロックを停止することを特徴とする画像処理装置。
【請求項３】
原画像の拡大画像又は該原画像の縮小画像の画素データを求めるための画像処理方法であって、
前記原画像の複数ラインの画素データをバッファリングするラインバッファーステップと、
前記ラインバッファーステップでバッファリングされた画素データに基づいて、前記原画像の水平方向又は垂直方向に隣接する画素の補間画素を求めるための各種設定を保持する設定ステップと、
前記設定ステップでの各補間画素を求めるための補間処理方法を示す前記垂直方向の垂直方向補間情報に基づいて、前記バッファリングされた画素データを垂直方向に拡大又は縮小する垂直方向スケーラーステップと、
を含み、
前記設定ステップでのモード選択信号に基づいて、前記複数ラインのうち少なくとも一つのクロックを停止することを特徴とする画像処理方法。
【請求項４】
請求項１又は２に記載の前記画像処理装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法並びに電子機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機等の携帯機器の進化が著しく、インターネット等のコンピューターネットワークへの接続が可能となり、携帯機器に搭載される表示パネルには、種々のコンテンツが表示される。一方、表示パネルの画面サイズの拡大化や高精細化により、携帯機器の表示パネルとして例えばＶＧＡ（Video Graphics Array）サイズが採用されるようになっている。そのため、上述のような種々のコンテンツを表示パネルに表示させるため、近年の携帯機器には、画像のスケーラー機能を実現することが求められる。このスケーラー機能では、スケール処理後の画像の画質の低下をできるだけ抑え、かつ見やすい画像を生成する必要がある。
【０００３】
そこで、例えば特許文献１には、画像の特性に応じた最適な補間法で原画像を補間した補間画素の画素データを生成できるようにした技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３６５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このようなフィルター処理を行う場合には、固定されたラインバッファーを必ず使用するため、消費電力が増大するという問題点があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］原画像の拡大画像又は該原画像の縮小画像の画素データを求めるための画像処理装置であって、前記原画像の複数ラインの画素データをバッファリングするラインバッファーと、前記ラインバッファーにバッファリングされた画素データに基づいて、前記原画像の水平方向又は垂直方向に隣接する画素の補間画素を求めるための各種設定を保持する設定レジスターと、前記設定レジスターからの各補間画素を求めるための補間処理方法を示す前記垂直方向の垂直方向補間情報に基づいて、前記ラインバッファーにバッファリングされた画素データを垂直方向に拡大又は縮小する垂直方向スケーラーと、を含み、前記設定レジスターからのモード選択信号に基づいて、前記ラインバッファーの前記複数ラインのうち少なくとも一つのクロックを停止することを特徴とする画像処理装置。
【０００８】
これによれば、入力画像に対して縦方向のフィルター処理（スケーリング）を行う場合に、例えば使用するラインバッファーの数を１ライン又は３ラインから選択することが可能となり、フィルター処理後の画質をそれほど望まない、又はできるだけ消費電力を下げたいといった場合にはラインバッファーを１ラインのみ使用して、残りのラインバッファーを止めることができるので、画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させることができる画像処理装置を提供する。
【０００９】
［適用例２］上記画像処理装置であって、前記ラインバッファーの前記ラインは、３段を有し、前記モード選択信号に基づいて、前記３段のうち後方２段のクロックを停止することを特徴とする画像処理装置。
【００１０】
これによれば、簡素な構成で画質と消費電力のトレードオフで消費電力を優先させる場合、不要な後段２段分だけラインバッファーを停止させることができる。
【００１１】
［適用例３］原画像の拡大画像又は該原画像の縮小画像の画素データを求めるための画像処理方法であって、前記原画像の複数ラインの画素データをバッファリングするラインバッファーステップと、前記ラインバッファーステップでバッファリングされた画素データに基づいて、前記原画像の水平方向又は垂直方向に隣接する画素の補間画素を求めるための各種設定を保持する設定ステップと、前記設定ステップでの各補間画素を求めるための補間処理方法を示す前記垂直方向の垂直方向補間情報に基づいて、前記バッファリングされた画素データを垂直方向に拡大又は縮小する垂直方向スケーラーステップと、を含み、前記設定ステップでのモード選択信号に基づいて、前記複数ラインのうち少なくとも一つのクロックを停止することを特徴とする画像処理方法。
【００１２】
これによれば、入力画像に対して縦方向のフィルター処理（スケーリング）を行う場合に、例えば使用するラインバッファーの数を１ライン又は３ラインから選択することが可能となり、フィルター処理後の画質をそれほど望まない、又はできるだけ消費電力を下げたいといった場合にはラインバッファーを１ラインのみ使用して、残りのラインバッファーを止めることができるので、画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させることができる画像処理方法を提供する。
【００１３】
［適用例４］上記のいずれか一項に記載の前記画像処理装置を備えることを特徴とする電子機器。
【００１４】
これによれば、上記画像処理装置を備えているので、画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させることができる電子機器を提供する。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係る携帯電話機の構成例を示す図。
【図２】本実施形態に係る全体ブロックを示す図。
【図３】本実施形態に係る第２画像処理回路及び第２設定レジスターを示すブロック図。
【図４】本実施形態に係る垂直方向拡大縮小回路を示すブロック図。
【図５】本実施形態に係る電子機器のブロック図。
【図６】本実施形態に係る電子機器の外観図。
【発明を実施するための形態】
【００１６】
以下、本実施形態に係る図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００１７】
（液晶表示装置）
図１は、本実施形態に係る携帯電話機の構成例を示す図である。本実施形態に係る携帯電話機のベースバンドエンジン（ＢＢＥ）１０は、図２に示すように、携帯電話機２の基本機能を司る中央演算処理装置（Central Processing Unit：ＣＰＵ)を搭載するＬＳＩ（Large Scale Integration）であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機２の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。
【００１８】
図１において、携帯電話機２のディスプレイとして液晶表示パネル（広義には表示パネル）１２が設けられている。この液晶表示パネル１２は、２枚のガラス基板１４，１６間に液晶を封入したものである。大きなガラス基板１４は、例えばアクティブマトリクス基板であり、各画素にアクティブ素子であるＴＦＴ（Thin Film Transistor）が設けられている。各画素のＴＦＴのドレイン端子に透明画素電極が、ソース端子にデータ線であるソース線が、ゲート端子に走査線であるゲート線がそれぞれ接続されている。このガラス基板１４と対向するガラス基板１６には、透明電極が設けられている。ガラス基板１６上には、ガラス基板１４の短辺に沿って、液晶表示パネル１２を駆動する表示ドライバー（広義には駆動部）１８がＣＯＧ実装されている。表示ドライバー１８は、液晶表示パネル１２のゲート線に走査信号を、ソース線にデータ信号を供給して液晶表示パネル１２を表示駆動する。
【００１９】
ベースバンドエンジン１０と表示ドライバー１８との間には、画像処理コントローラー（広義には画像処理装置）２０が設けられている。ベースバンドエンジン１０と画像処理コントローラー２０との間、画像処理コントローラー２０と表示ドライバー１８との間は、複数本のバスラインで接続され、画像データ、水平・垂直同期信号、クロック信号、各種コマンドが転送される。
【００２０】
本実施形態では、ベースバンドエンジン１０がネットワーク上のコンテンツデータを受信し、該コンテンツデータに含まれる画像データを画像処理コントローラー２０に供給する。画像処理コントローラー２０は、ベースバンドエンジン１０からの画像データにより表される画像のサイズを拡大又は縮小して、拡大処理後又は縮小処理後の画像データを表示ドライバー１８に供給する。
【００２１】
本実施形態に必要なブロック図を下図に示す。
（全体ブロック）
図２は、本実施形態に係る全体ブロックを示す図である。入力インターフェース（InterFace：以下、Ｉ／Ｆと略す。）２２は、ホストＣＰＵなどの本画像処理装置を制御するための装置とのインターフェースである。ＣＰＵは、入力Ｉ／Ｆ２２から入力された画像データを第１メモリーＩ／Ｆ２４を介してフレームバッファー２６に画像データを書き込むことが可能である。また、第１〜第３画像処理回路２８〜３２の動作を決定する第１〜第３設定レジスター３４〜３８への書き込みも可能である。
【００２２】
第１メモリーＩ／Ｆ２４では、入力Ｉ／Ｆ２２から入力された画像データが適当な形式に変換されフレームバッファー２６へ出力される。このときＲＧＢ形式の画素データからＹＵＶ形式の画素データへの変換なども行われる。
【００２３】
第２メモリーＩ／Ｆ４０では、フレームバッファー２６から読み出された画像データがハンドシェイク方式のプロトコルにしたがい、第１〜第３画像処理回路２８〜３２のいずれかへ出力される。
【００２４】
表示器Ｉ／Ｆ４２では、ディスプレイＦＩＦＯ４４から読み出されたデータがＬＣＤパネルへ出力される。このときＹＵＶ形式の画素データからＲＧＢ形式の画素データへの変換なども行われる。
【００２５】
フレームバッファー２６は、フレームバッファーである。
【００２６】
ディスプレイＦＩＦＯ４４は、ＦＩＦＯ（First In First Out）である。
【００２７】
第１画像処理回路２８は、第２メモリーＩ／Ｆ４０より入力される画像データを第１設定レジスター３４の設定値にしたがい、変換処理を行う回路である。
【００２８】
第２画像処理回路３０は、第２メモリーＩ／Ｆ４０又は第１画像処理回路２８より入力される画像データを第２設定レジスター３６の設定にしたがい、変換処理を行う回路である。
【００２９】
第３画像処理回路３２は、第２メモリーＩ／Ｆ４０又は第１及び第２画像処理回路２８，３０より入力される画像データを第３設定レジスター３８の設定にしたがい、変換処理を行う回路である。
【００３０】
第１設定レジスター３４は、第１画像処理回路２８の動作を決定する設定レジスターである。
【００３１】
第２設定レジスター３６は、第２画像処理回路３０の動作を決定する設定レジスターである。
【００３２】
第３設定レジスター３８は、第３画像処理回路３２の動作を決定する設定レジスターである。
【００３３】
本実施形態においては画像の拡大縮小を行う画像処理回路は第２画像処理回路３０である。しかしながら、本実施形態の本質は第１〜第３画像処理回路２８〜３２の説明から分かるとおり、第２画像処理回路３０の位置や前段、後段にある回路の有無に関係なく有効である。
【００３４】
（第２画像処理回路３０及び第２設定レジスター３６ブロック図）
図３は、本実施形態に係る第２画像処理回路３０及び第２設定レジスター３６を示すブロック図である。本実施形態に係る第２画像処理回路３０は、データコントロール回路４６と、垂直方向スケーラーとしての垂直方向拡大縮小回路４８と、水平方向拡大縮小回路５０と、を備えている。
【００３５】
本実施形態において第２画像処理回路３０は、入力画像が拡大縮小することからスケーラーと呼ぶことにする。
【００３６】
入力画像データ及び入力画像データイネーブルは前述のとおり、第２メモリーＩ／Ｆ４０又は第１画像処理回路２８より入力される。また入力画像データリクエストも第２メモリーＩ／Ｆ４０又は第１画像処理回路２８へ出力される。
【００３７】
出力画像データ及び出力画像データイネーブルは第３画像処理回路３２又はディスプレイＦＩＦＯ４４へ出力される。また出力画像データリクエストも第３画像処理回路３２又はディスプレイＦＩＦＯ４４より入力される。
【００３８】
データコントロール回路４６は、入力データ及び出力データを制御して垂直方向拡大縮小回路４８及び水平方向拡大縮小回路５０へ拡大座標を出力する。ここでいう拡大座標とは入力画像を拡大縮小した場合に、入力画像のピクセルが出力画像のどの位置に相当するかを示す値である。
【００３９】
垂直方向拡大縮小回路４８は、入力画像データ、拡大座標、各種設定にしたがって垂直方向の拡大縮小を行う。ここで入力画像データは前述のとおり第２メモリーＩ／Ｆ４０又は第１画像処理回路２８より入力される。拡大座標はデータコントロール回路４６より入力される。各種設定は第２設定レジスター３６より入力される。
【００４０】
水平方向拡大縮小回路５０は、入力画像データ、拡大座標、各種設定にしたがって水平方向の拡大縮小を行う。ここで入力画像データは垂直方向拡大縮小回路４８より入力される。拡大座標はデータコントロール回路４６より入力される。各種設定は第２設定レジスター３６より入力される。
【００４１】
第２設定レジスター３６は、図２における入力Ｉ／Ｆ２２（入力Ｉ／Ｆ）より第２画像処理回路３０が動作するのに必要な各種設定を保持する。設定値は、レジスターＭ１、Ｏ１、ＣＶ０〜７、ＣＨ０〜７に保持される。ここで、レジスターＭ１は本発明に係るモード選択信号であり、レジスターＯ１はその他、拡大率などの設定値である。レジスターＣＶ０〜７は垂直方向に拡大する際、ピクセルの補完を行うための係数テーブルである。レジスターＣＨ０〜７は水平方向に拡大する際、ピクセルの補完を行うための係数テーブルである。
【００４２】
これらに保持されるレジスター値は、図２における第２メモリーＩ／Ｆ４０を介してフレームバッファー２６からのデータ出力を制御する回路より出力されるフレーム同期信号によってレジスターＳＭ１、ＳＯ１、ＳＣＶ０〜７、ＳＣＨ０〜７へ転送される。垂直方向拡大縮小回路４８及び水平方向拡大縮小回路５０が受け取るモード選択信号、その他設定値、係数テーブルはこれらレジスターの値である。
【００４３】
この仕組みにより垂直方向拡大縮小回路４８及び水平方向拡大縮小回路５０が受け取る設定値が常にフレームに同期しているため、１フレーム中に設定値が変化して表示画像が乱れることを防止している。
【００４４】
（垂直方向拡大縮小回路４８ブロック図）
図４は、本実施形態に係る垂直方向拡大縮小回路４８を示すブロック図である。
本実施形態に係る垂直方向拡大縮小回路４８は、ラインバッファーとしての第１〜３ラインバッファー５２〜５６と、第０〜３シフトレジスター５８〜６４と、第０〜３係数テーブル選択回路６６〜７２と、乗算器７４〜８０と、加算器８２と、を備えている。
【００４５】
第１〜３ラインバッファー５２〜５６は、図４に示すように、それぞれ入力画像データの１ライン分を格納することができるメモリーである。
【００４６】
第０〜３シフトレジスター５８〜６４は、それぞれ１ピクセル分のデータを格納することができるレジスターである。
【００４７】
第０〜３係数テーブル選択回路６６〜７２は、係数テーブルから値を拡大座標にしたがって選択する回路である。
【００４８】
乗算器７４〜８０は、シフトレジスターを構成するフリップフロップの出力と、係数Ｈ０〜Ｈ３とを乗算する。
【００４９】
加算器８２は、乗算器７４〜８０の出力を加算する。
【００５０】
拡大座標と係数の関係は下表１に示す。
【００５１】
【表１】
2011133605.tif 000003
【００５２】
４ラインモードに対応した垂直方向拡大縮小回路４８の動作を、図４を用いて説明する。先ず、ステップＳ１０で、外部より入力される入力画像データが第２ラインバッファー５４に溜まるまで待つ。
【００５３】
次に、ステップＳ２０で、第２ラインバッファー５４までデータが到達すると、入力画像データは第０シフトレジスター５８、第１ラインバッファー５２出力は第１シフトレジスター６０、第２ラインバッファー５４出力は第２シフトレジスター６２及び第３シフトレジスター６４に格納する。
【００５４】
次に、ステップＳ３０で、それぞれ対応する係数テーブルから座標信号とモード選択信号に基づき係数を選択する。
【００５５】
次に、ステップＳ４０で、第０〜３シフトレジスター５８〜６４と、第０〜３係数テーブル選択回路６６〜７２でそれぞれ選択された係数Ｈ０〜３をそれぞれ積和演算して出力画像データとして出力する。
【００５６】
次に、ステップＳ５０で、ステップＳ２０〜Ｓ４０までの処理を１ライン分繰り返す。
【００５７】
次に、ステップＳ６０で、２ライン目以降、入力画像データは第０シフトレジスター５８、第１シフトレジスター６０〜６４にはそれぞれ第１〜３ラインバッファー５２〜５６の出力を格納する。
【００５８】
次に、ステップＳ７０で、ステップＳ６０及びＳ３０、Ｓ４０を最終ライン−２まで繰り返す。
【００５９】
次に、ステップＳ８０で、最終ライン−１では第１ラインバッファー５２の出力を第０シフトレジスター５８及び第１シフトレジスター６０へ格納し、第２シフトレジスター６２、第３シフトレジスター６４はそれぞれ第２ラインバッファー５４、第３ラインバッファー５６の出力を格納する。
【００６０】
次に、ステップＳ９０で、ステップＳ８０及びＳ３０、Ｓ４０を１ライン繰り返す。
【００６１】
次に、ステップＳ１００で、最終ラインでは第０シフトレジスター５８及び第３シフトレジスター６４に第３ラインバッファー５６の出力を格納し、第１シフトレジスター６０及び第２シフトレジスター６２に第２ラインバッファー５４の出力を格納する。
【００６２】
次に、ステップＳ１１０で、ステップＳ１００及びＳ３０、Ｓ４０を１ライン繰り返す。そして終了する。
【００６３】
２ラインモードに対応した垂直方向拡大縮小回路４８の動作を、図４を用いて説明する。先ず、ステップＳ２１０で、外部より入力される、モード選択信号により第２、３ラインバッファー５４，５６及び第２、３シフトレジスター６２，６４のクロックを停止する。
【００６４】
次に、ステップＳ２２０で、外部より入力される入力画像データが第１ラインバッファー５２に溜まるまで待つ。
【００６５】
次に、ステップＳ２３０で、第１ラインバッファー５２までデータが到達すると、入力画像データは第０シフトレジスター５８、第１ラインバッファー５２出力は第１シフトレジスター６０に格納する。
【００６６】
次に、ステップＳ２４０で、それぞれ対応する係数テーブルから座標信号とモード選択信号に基づき係数を選択する。
【００６７】
次に、ステップＳ２５０で、第０、１シフトレジスター５８，６０と選択された係数Ｈ０・Ｈ１をそれぞれ積和演算して出力画像データとして出力する。
【００６８】
次に、ステップＳ２６０で、以降、最終ライン−１までステップＳ２３０〜Ｓ２５０を繰り返す。
【００６９】
次に、ステップＳ２７０で、最終ラインでは第１ラインバッファー５２の出力を第０シフトレジスター５８及び第１シフトレジスター６０へ格納する。
【００７０】
次に、ステップＳ２８０で、ステップＳ２７０及びＳ２４０、Ｓ２５０を１ライン繰り返す。そして終了する。
【００７１】
（電子機器）
図５に、本実施形態に係る電子機器のブロック図の一例を示す。本実施形態に係る電子機器１００は、マイクロコンピューター（又はＡＳＩＣ）１０２、入力部１０４、メモリー１０６、電源生成部１０８、ＬＣＤ１１０、及び音出力部１１２を含む。
【００７２】
ここで、入力部１０４は、種々のデータを入力するためのものである。マイクロコンピューター１０２は、この入力部１０４により入力されたデータに基づいて種々の処理を行うことになる。メモリー１０６は、マイクロコンピューター１０２などの作業領域となるものである。電源生成部１０８は、電子機器１００で使用される各種電源を生成するためのものである。ＬＣＤ１１０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【００７３】
音出力部１１２は、電子機器１００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカーなどのハードウェアにより実現できる。
【００７４】
図６（Ａ）に、電子機器の１つである携帯電話１２０の外観図の例を示す。この携帯電話１２０は、入力部として機能するダイヤルボタン１２２や、電話番号や名前やアイコンなどを表示するＬＣＤ１２４や、音出力部として機能し音声を出力するスピーカー１２６を備える。
【００７５】
図６（Ｂ）に、電子機器の１つである携帯型ゲーム装置１３０の外観図の例を示す。この携帯型ゲーム装置１３０は、入力部として機能する操作ボタン１３２、十字キー１３４や、ゲーム画像を表示するＬＣＤ１３６や、音出力部として機能しゲーム音を出力するスピーカー１３８を備える。
【００７６】
図６（Ｃ）に、電子機器の１つであるパーソナルコンピューター１４０の外観図の例を示す。このパーソナルコンピューター１４０は、入力部として機能するキーボード１４２や、文字、数字、グラフィックなどを表示するＬＣＤ１４４、音出力部１４６を備える。
【００７７】
本実施形態に係るマイクロコンピューターを図６（Ａ）〜図６（Ｃ）の電子機器に組み込むことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００７８】
なお、本実施形態を利用できる電子機器としては、図６（Ａ）、（Ｂ）、及び（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクター、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００７９】
本実施形態によれば、画像処理装置を用いた製品である携帯電話などの低消費電力を追及する分野と、テレビなどの高画質を追及する分野とにおいて、低消費電力を追及したい分野では、ラインバッファー数を１ラインとして、消費電力を抑えることが可能になる。
【００８０】
一方、高画質を追求したい分野では、ラインバッファー数を３ラインとして、画質の劣化を抑えることが可能になる。
【００８１】
また、実施形態ではラインバッファーを３ラインと１ラインで切り換える例を示したが、本質はライン数に係らず、画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させることにある。
【００８２】
以上のように、本実施形態により回路の消費電力を抑えて拡大縮小処理が可能となる。また、１つのＩＣでより広い分野の製品に対応することが可能となる。
【符号の説明】
【００８３】
２…携帯電話機  １０…ベースバンドエンジン（ＢＢＥ）  １２…液晶表示パネル（表示パネル）  １４，１６…ガラス基板  １８…表示ドライバー（駆動部）  ２０…画像処理コントローラー（画像処理装置）  ２２…入力インターフェース  ２４…第１メモリーＩ／Ｆ  ２６…フレームバッファー  ２８〜３２…第１〜３画像処理回路  ３４〜３８…第１〜３設定レジスター  ４０…第２メモリーＩ／Ｆ  ４２…ＬＣＤＩ／Ｆ  ４４…ディスプレイＦＩＦＯ  ４６…データコントロール回路  ４８…垂直方向拡大縮小回路（垂直方向スケーラー）  ５０…水平方向拡大縮小回路  ５２〜５６…第１〜３ラインバッファー（ラインバッファー）  ５８〜６４…第０〜３シフトレジスター  ６６〜７２…第０〜３係数テーブル選択回路  ７４〜８０…乗算器  ８２…加算器  １００…電子機器  １０２…マイクロコンピューター  １０４…入力部  １０６…メモリー  １０８…電源生成部  １１０…ＬＣＤ  １１２…音出力部  １２０…携帯電話  １２２…ダイヤルボタン  １２４…ＬＣＤ  １２６…スピーカー  １３０…携帯型ゲーム装置  １３２…操作ボタン  １３４…十字キー  １３６…ＬＣＤ  １３８…スピーカー  １４０…パーソナルコンピューター  １４２…キーボード  １４４…ＬＣＤ  １４６…音出力部。
【図１】
2011133605.tif 000004
【図２】
2011133605.tif 000005
【図３】
2011133605.tif 000006
【図４】
2011133605.tif 000007
【図５】
2011133605.tif 000008
【図６】
2011133605.tif 000009