(57)【要約】      （修正有）【課題】磁気抵抗素子における磁場の漏洩をより抑制し、性能をより向上することが可能な半導体装置を提供する。【解決手段】下部電極３１は、半導体基板１００の主表面上に形成される。磁気抵抗素子３２は、固定層３５と、トンネル絶縁膜３８と、自由層３７とを含む。上部電極４４は、自由層３７のトンネル絶縁膜３８と対向する一方の主表面と反対側に位置する他方の主表面上に配置される。磁気抵抗素子３２を構成する固定層３５は、下部電極３１の一方の主表面上に配置された、磁化の方向が一定である層である。自由層３７は、トンネル絶縁膜３８の、固定層３５と対向する一方の主表面と反対側に位置する他方の主表面上に配置された、磁化の方向が可変である層である。上記下部電極３１、固定層３５、トンネル絶縁膜３８、自由層３７、上部電極４４の積層方向に交差する方向において、上部電極４４の幅は、下部電極３１および固定層３５の幅よりも小さい。【選択図】図３
2011134977.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主表面上に形成された下部電極と、
前記下部電極の一方の主表面上に配置された、磁化の方向が一定である固定層と、前記固定層の、前記下部電極と対向する一方の主表面と反対側に位置する他方の主表面上に配置されたトンネル絶縁膜と、前記トンネル絶縁膜の、前記固定層と対向する一方の主表面と反対側に位置する他方の主表面上に配置された、磁化の方向が可変である自由層とを含む磁気記憶素子と、
前記自由層の、前記トンネル絶縁膜と対向する一方の主表面と反対側に位置する他方の主表面上に配置された上部電極と、
前記下部電極、前記固定層、前記トンネル絶縁膜、前記自由層、前記上部電極の主表面に交差する側面を覆う保護膜とを備えた半導体装置であり、
前記下部電極、前記固定層、前記トンネル絶縁膜、前記自由層、前記上部電極の積層方向に交差する方向において、前記上部電極の幅は、前記下部電極および前記固定層の幅よりも小さい、半導体装置。
【請求項２】
前記下部電極は積層構造を有する、請求項１に記載の半導体装置。
【請求項３】
前記上部電極は積層構造を有する、請求項１または２に記載の半導体装置。
【請求項４】
前記下部電極は積層構造を有し、前記上部電極は積層構造を有し、前記下部電極の前記積層構造と、前記上部電極の前記積層構造とは同一である、請求項１に記載の半導体装置。
【請求項５】
前記下部電極および前記上部電極の少なくともいずれか一方が３層以上の前記積層構造を有する、請求項２〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記下部電極と前記上部電極とは同一の材質からなる、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
主表面を有する半導体基板を準備する工程と、
前記半導体基板の前記主表面上に第１導電膜を形成する工程と、
前記第１導電膜上に、第１磁性膜を積層する工程と、
前記第１磁性膜上に絶縁膜を積層する工程と、
前記絶縁膜上に、第２磁性膜を積層する工程と、
前記第２磁性膜上に第２導電膜を積層する工程と、
前記第１導電膜、前記第１磁性膜、前記絶縁膜、前記第２磁性膜、前記第２導電膜が所望の形状となるようにエッチングによりそれぞれ下部電極、固定層、トンネル絶縁膜、自由層、上部電極を形成する工程と、
前記下部電極、前記固定層、前記トンネル絶縁膜、前記自由層、前記上部電極の主表面に交差する側面を覆う保護膜を形成する工程とを備えた半導体装置の製造方法であり、
前記エッチングにより形成する工程は、
前記下部電極の平面形状を有するように、前記第１導電膜、前記第１磁性膜、前記絶縁膜、前記第２磁性膜、前記第２導電膜をエッチングする工程と、
前記エッチングする工程のあと、前記下部電極の平面形状より小さい平面形状を有するように、前記第２導電膜および前記第２磁性膜の少なくとも一部をエッチングする工程とを含む、半導体装置の製造方法。
【請求項８】
前記第１導電膜を形成する工程は、複数の層を積層する、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２導電膜を形成する工程は、複数の層を積層する、請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記第１導電膜を形成する工程は、複数の層を積層し、前記第２導電膜を形成する工程は、複数の層を積層し、前記第１導電膜を形成する工程および前記第２導電膜を形成する工程において、積層される方向に関して同一の材質からなる前記複数の層が同一の順番となるように積層する、請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記第１導電膜を形成する工程および前記第２導電膜を形成する工程の少なくともいずれか一方では、３層以上の層を積層する、請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第１導電膜と前記第２導電膜とは同一の材質からなる、請求項７〜１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に磁気抵抗素子を備える半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
記憶用の半導体集積回路などの半導体装置として、従来よりＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）が広く用いられている。一方、ＭＲＡＭ（Magnetic Random Access Memory）は、磁気によって情報を記憶するデバイスであり、高速動作、書換え耐性、不揮発性などの点で、他のメモリ技術と比較し優れた特徴を有している。
【０００３】
ＭＲＡＭは、トンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子と称される磁気抵抗素子を備え、この磁気抵抗素子の磁化状態により情報を記憶する。磁気抵抗素子は、たとえば一方向に延在するディジット線と、これと略直交する方向に延在するビット線とが交差する部分に配置され、アレイ状に形成されている。個々の磁気抵抗素子には、トンネル絶縁膜を間に介在させて２つの磁性層が積層されている。磁気抵抗素子は、ディジット線とビット線とを流れる電流がつくる磁場により磁化の方向が変化する層を含んでいる。磁気抵抗素子はこの磁化の方向を情報として記憶する。そして当該層の磁化方向に応じて、磁気抵抗素子の電気抵抗が変化する。この電気抵抗の変化により、磁気抵抗素子を流れる電流の変化を検出することにより、磁気抵抗素子に記憶された情報を検出する。このような磁気抵抗素子を磁気センサとして利用した例としては、従来よりたとえば特開２００７−１５８３６１号公報（特許文献１）に開示される磁気トンネル接合素子が提案されている。
【０００４】
また、たとえば特開２００３−３３２６５１号公報（特許文献２）に開示される磁気抵抗効果素子は、上部電極から自由層と固定層とに挟まれたバリア層の途中までの領域を、当該バリア層の途中よりも下側の固定層よりも積層方向に交差する表面の面積が小さくなるようにエッチングした構造を有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１５８３６１号公報
【特許文献２】特開２００３−３３２６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特開２００７−１５８３６１号公報に開示される磁気トンネル接合素子は、ＭＲＡＭにおいて上記の磁化の方向が変化する部材である自由層の端部が、電流がつくる磁場にかかわらずほぼ一定方向に磁化される固定層の端部と接近している。この場合、固定層から漏洩する磁場がノイズとなり、自由層が誤った方向に磁化される可能性がある。自由層が誤った方向に磁化されると、ＭＲＡＭは当該磁気トンネル接合素子に記憶された情報を誤って認識する可能性がある。
【０００７】
特開２００３−３３２６５１号公報に開示される磁気抵抗効果素子は、自由層の端部と固定層の端部との距離が長くなった構成を有する。このため当該磁気抵抗効果素子は、固定層から漏洩する磁場がノイズとなり、自由層が誤った方向に磁化される可能性が低減される。
【０００８】
特開２００３−３３２６５１号公報の磁気抵抗効果素子は、パターニングの寸法制御が高精度に行なわれれば、半導体装置の内部の複数のＭＲＡＭに関して、上記の距離のばらつきを小さくし、当該ＭＲＡＭの性能を向上することができる。しかしながら、たとえば当該磁気抵抗効果素子を形成するプロセスにおいて、磁気抵抗効果素子がたとえば酸化などのダメージを受けると、複数の素子間において、固定層から漏洩する磁場が大きく異なることがある。すると結果として漏洩された磁場の影響を受けて誤作動する自由層が発生する可能性がある。
【０００９】
本発明は以上の問題に鑑みなされたものである。本発明の一つの目的は、磁気抵抗素子における磁場の漏洩をより抑制し、性能をより向上することが可能な半導体装置を提供することである。本発明の他の目的は、当該半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施例によれば、半導体基板と、下部電極と、磁気抵抗素子と、上部電極と、保護膜とを備えた半導体装置が提供される。下部電極は、半導体基板の主表面上に形成される。磁気抵抗素子は、固定層と、トンネル絶縁膜と、自由層とを含む。上部電極は、自由層のトンネル絶縁膜と対向する一方の主表面と反対側に位置する他方の主表面上に配置される。保護膜は、下部電極、固定層、トンネル絶縁膜、自由層、上部電極の主表面に交差する側面を覆う。磁気抵抗素子を構成する固定層は、下部電極の一方の主表面上に配置された、磁化の方向が一定である層である。トンネル絶縁膜は、固定層の、下部電極と対向する一方の主表面と反対側に位置する他方の主表面上に配置される。自由層は、トンネル絶縁膜の、固定層と対向する一方の主表面と反対側に位置する他方の主表面上に配置された、磁化の方向が可変である層である。上記下部電極、固定層、トンネル絶縁膜、自由層、上部電極の積層方向に交差する方向において、上部電極の幅は、下部電極および固定層の幅よりも小さい。
【発明の効果】
【００１１】
この実施例によれば、提供される半導体装置の磁気抵抗素子の固定層の端部が、保護膜により保護される。このため、当該半導体装置の磁気抵抗素子が誤作動することを抑制する効果がある。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る半導体装置を模式的に示す平面図である。
【図２】図１の磁気抵抗素子およびその周囲を示す平面図である。
【図３】本実施の形態に係る半導体装置の断面図である。
【図４】図３の半導体装置の、ディジット線より上側に関する拡大断面図である。
【図５】磁化固定層を構成する積層構造の一例を示す断面図である。
【図６】（Ａ）磁気固定層が単磁区構造となった状態を示す概略図である。（Ｂ）磁気固定層が多磁区構造となった状態を示す概略図である。
【図７】本実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
【図８】本実施の形態に係る半導体装置の製造工程の第１工程を示す断面図である。
【図９】図８に示す製造工程後の製造工程を示す断面図である。
【図１０】図９に示す製造工程後の製造工程を示す断面図である。
【図１１】図１０に示す製造工程後の製造工程を示す断面図である。
【図１２】図１１に示す製造工程後の製造工程を示す断面図である。
【図１３】図１２に示す製造工程後の製造工程を示す断面図である。
【図１４】図１３に示す製造工程後の製造工程を示す断面図である。
【図１５】図１４に示す製造工程後の製造工程を示す断面図である。
【図１６】スパッタリング装置の模式図である。
【図１７】図１５に示す製造工程後の製造工程を示す断面図である。
【図１８】図１７に示す製造工程後の製造工程を示す断面図である。
【図１９】図１８に示す製造工程後の製造工程を示す断面図である。
【図２０】図１９に示す製造工程後の製造工程を示す断面図である。
【図２１】図２０に示す製造工程後の製造工程を示す断面図である。
【図２２】図２１の上部の構成を拡大した、線分ＸＸＩＩ−ＸＸＩＩにおける断面図である。
【図２３】図２２に示す製造工程後の製造工程を示す断面図である。
【図２４】図２３に示す製造工程後の製造工程を示す断面図である。
【図２５】図２４に示す製造工程後の製造工程を示す断面図である。
【図２６】図２５に示す製造工程後の製造工程を示す断面図である。
【図２７】図２６に示す製造工程後の製造工程を示す断面図である。
【図２８】図２７に示す製造工程後の製造工程を示す断面図であり、本実施の形態１に係る磁気抵抗素子および上部電極、下部電極の態様を示す断面図である。
【図２９】図２７の第１の変形例を示す断面図である。
【図３０】図２７の第２の変形例を示す断面図である。
【図３１】図２７の第３の変形例を示す断面図である。
【図３２】図２８に示す製造工程後の製造工程を示す断面図である。
【図３３】図３２に示す製造工程後の製造工程を示す断面図である。
【図３４】図３３に示す製造工程後の製造工程を示す断面図である。
【図３５】図３４に示す製造工程後の製造工程を示す断面図である。
【図３６】図３５に示す製造工程後の製造工程を示す断面図である。
【図３７】図３６に示す製造工程後の製造工程を示す断面図である。
【図３８】図３７に示す製造工程後の製造工程を示す断面図である。
【図３９】図３８に示す製造工程後の製造工程を示す断面図である。
【図４０】図３９に示す製造工程後の製造工程を示す断面図である。
【図４１】図４０に示す製造工程後の製造工程を示す断面図である。
【図４２】図４１を、図４１に対して交差する方向から見た断面図である。
【図４３】本実施の形態２に係る磁気抵抗素子および上部電極、下部電極の態様を示す断面図である。
【図４４】本実施の形態２に係る半導体装置の製造方法のうち、特に実施の形態１と異なる点を図示したフローチャートである。
【図４５】本実施の形態２における、図２２に相当する断面図である。
【図４６】図４５に示す製造工程後の製造工程を示す断面図である。
【図４７】図４６に示す製造工程後の製造工程を示す断面図である。
【図４８】図４７に示す製造工程後の製造工程を示す断面図である。
【図４９】図４８に示す製造工程後の製造工程を示す断面図である。
【図５０】図４９に示す製造工程後の製造工程を示す断面図である。
【図５１】本実施の形態３に係る磁気抵抗素子および上部電極、下部電極の態様を示す断面図である。
【図５２】本実施の形態３に係る半導体装置の製造方法のうち、特に実施の形態１と異なる点を図示したフローチャートである。
【図５３】本実施の形態３における、図２２に相当する断面図である。
【図５４】図５３に示す製造工程後の製造工程を示す断面図である。
【図５５】図５４に示す製造工程後の製造工程を示す断面図である。
【図５６】図５５に示す製造工程後の製造工程を示す断面図である。
【図５７】図５６に示す製造工程後の製造工程を示す断面図である。
【図５８】図５７に示す製造工程後の製造工程を示す断面図である。
【図５９】図５８に示す製造工程後の製造工程を示す断面図である。
【図６０】本実施の形態４に係る磁気抵抗素子および上部電極、下部電極の態様を示す断面図である。
【図６１】本実施の形態４における、図２２に相当する断面図である。
【図６２】図６１に示す製造工程後の製造工程を示す断面図である。
【図６３】図６２に示す製造工程後の製造工程を示す断面図である。
【図６４】図６３に示す製造工程後の製造工程を示す断面図である。
【図６５】図６４に示す製造工程後の製造工程を示す断面図である。
【図６６】図６５に示す製造工程後の製造工程を示す断面図である。
【図６７】本発明の比較例における、図２２に相当する断面図である。
【図６８】図６７に示す製造工程後の製造工程を示す断面図である。
【図６９】図６８に示す製造工程後の製造工程を示す断面図である。
【図７０】図６９に示す製造工程後の製造工程を示す断面図である。
【図７１】図７０に示す製造工程後の製造工程を示す断面図である。
【図７２】図７１に示す製造工程後の製造工程を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、本発明の各実施の形態について説明する。なお、各実施の形態において、同一の機能を果たす要素には同一の参照符号を付し、その説明は、特に必要がなければ繰り返さない。また、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。
【００１４】
（実施の形態１）
図１は、本実施の形態１に係る半導体装置２００を模式的に示す平面図である。この図１に示すように、半導体基板１００は、一方向に向けて延びるビット線４０と、ビット線４０の下方に位置し、ビット線４０と交差するように形成されたディジット線５０と、ディジット線５０およびビット線４０間に位置し、ディジット線５０およびビット線４０が交差する領域に形成された磁気抵抗素子３２とを備える。
【００１５】
ビット線４０は、一方向に延びると共に、間隔をあけて複数形成されている。ディジット線５０は、ビット線４０の配列方向に延び、ビット線４０の延在方向に間隔をあけて複数形成されている。磁気抵抗素子３２は、ディジット線５０およびビット線４０が交差する部分ごとに設けられている。
【００１６】
図２は、磁気抵抗素子３２およびその周囲を示す平面図であり、この図２に示すように、磁気抵抗素子３２は、平面視すると、ディジット線５０とビット線４０との交差する領域の内側に形成されている。
【００１７】
図３の断面図に示すように半導体装置２００は、半導体基板１００と、この半導体基板１００の主表面上に形成された複数のＭＯＳトランジスタ（スイッチング素子）１０と、このＭＯＳトランジスタ１０を覆うように形成された複数の絶縁膜および絶縁膜上に形成された平坦絶縁膜２７０、２７１を含む層間絶縁膜９と、平坦絶縁膜２７１の上面上に形成された、引出配線（下部電極）としての第１下部電極３１とを備える。なお後述するように、実施の形態１の半導体装置２００には第１下部電極３１の下側に第２下部電極８１を備える。しかし後述するようにこれを備えない半導体装置も考えられるため、図３においてはこれを省略している。
【００１８】
なお、この図３においては、２つの第１下部電極３１が間隔をあけて設けられており、第１下部電極３１の上面上に、磁気抵抗素子３２が形成されている。また磁気抵抗素子３２の下方にはディジット線５０が形成されており、磁気抵抗素子３２の上方にはビット線４０が形成されている。
【００１９】
ディジット線５０とビット線４０とに電流が流れることで、ディジット線５０およびビット線４０の周囲に磁場が形成される。ディジット線５０の磁場と、ビット線４０の磁場との合成磁場が、磁気抵抗素子３２に加えられる。
【００２０】
半導体基板１００の主表面上には、活性領域を規定する分離絶縁膜２が形成されており、ＭＯＳトランジスタ１０は、この活性領域上に形成されている。
【００２１】
なお、この図３に示す断面においては、ＭＯＳトランジスタ１０Ａと、ＭＯＳトランジスタ１０Ｂとが間隔をあけて形成されている。
【００２２】
ＭＯＳトランジスタ１０Ａは、半導体基板１００の主表面に形成されたチャネル領域と、このチャネル領域の両側に形成された不純物領域１４と、ゲート絶縁膜１１と、ゲート絶縁膜１１上に形成されたゲート電極１２とを備えている。ＭＯＳトランジスタ１０Ａは、ゲート電極１２の側面に形成されたサイドウォール１３と、不純物領域１４の上面上に形成された金属膜１５と、ゲート電極上に形成された金属膜１５とを含む。
【００２３】
ドレイン電極として機能する不純物領域１４に接続配線８が接続されており、他方の不純物領域１４はソース電極として機能する。
【００２４】
ソース電極として機能する不純物領域１４には、図示されないコンタクト部が接続されており、層間絶縁膜９内に形成されたソース配線４６に接続されている。なお、ＭＯＳトランジスタ１０Ｂは、ＭＯＳトランジスタ１０Ａと同様に形成されている。
【００２５】
図４は、図３に対して交差する方向から見たときの磁気抵抗素子３２およびその周囲の構成を示した断面図である。つまり図４は、図２の線分ＩＶ−ＩＶにおける断面図である。図４と図３とを参照して、磁気抵抗素子３２は、下部電極としての第１下部電極３１（同じく下部電極としての第２下部電極８１の主表面上に積層されている）の一方（上側）の主表面上に形成されている。磁気抵抗素子３２は、第１下部電極３１上に形成され、第１下部電極３１に接続された磁化固定層３５（固定層）と、この磁化固定層３５上に形成されたトンネル絶縁膜３８と、トンネル絶縁膜３８上に形成された磁化自由層３７（自由層）とを備えている。
【００２６】
磁化自由層３７は、磁場が作用することで、磁化する方向が可変となっている。磁化固定層３５は、磁化の向きが固定されており、周囲から磁場が加えられたとしても、磁化の方向は一定に保たれるように形成されている。
【００２７】
磁気抵抗素子３２は、図３に示す第１下部電極３１、および接続配線８によって、ＭＯＳトランジスタ１０に接続されている。
【００２８】
磁気抵抗素子３２の上面には金属膜である第１上部電極４４が形成されており、この第１上部電極４４の上面には、ビット線４０に接続されたコンタクト部３９が形成されている。このように、磁気抵抗素子３２の磁化自由層３７は、ビット線４０に接続されている。
【００２９】
第１下部電極３１、第２下部電極８１、磁気抵抗素子３２（磁化固定層３５、トンネル絶縁膜３８および磁化自由層３７）および第１上部電極４４の側面を覆うように保護膜３４が形成されている。
【００３０】
またビット線４０の配線本体部４３は、バリアメタル４８の上面に形成されている。その側面を覆うようにバリアメタル４１ａが配置されている。また配線本体部４３とバリアメタル４１ａとからなる系の側面および上面を覆うように、順にライナー膜４１０、クラッド層４１ｄ、バリアメタル４１ｆが配置されている。なおここでは、配線本体部４３とバリアメタル４１ａ、クラッド層４１ｄ、バリアメタル４１ｆおよび配線本体部４３の側方および上方のライナー膜４１０を合わせてビット線４０と定義する。
【００３１】
そして第１上部電極４４、磁化自由層３７、およびトンネル絶縁膜３８の上側の領域は、第１下部電極３１、第２下部電極８１、磁化固定層３５、およびトンネル絶縁膜３８の下側の領域に比べて、積層方向に交差する方向の幅が小さくなっている。ここで幅とは、図３に示すようにビット線４０の延在する方向における（図３の左右方向における）寸法と、図４に示すようにディジット線５０の延在する方向における（図４の左右方向における）寸法との両方を含む。
【００３２】
つまり第１上部電極４４のディジット線５０の延在する方向における幅が、第１下部電極３１や第２下部電極８１、磁化固定層３５のディジット線５０の延在する方向における幅よりも小さく、かつ第１上部電極４４のビット線４０の延在する方向における幅が、第１下部電極３１や第２下部電極８１、磁化固定層３５のビット線４０の延在する方向における幅よりも小さくてもよい。あるいは上述したディジット線５０とビット線４０とのいずれか一方に延在する方向における幅のみが、第１上部電極４４、磁化自由層３７、およびトンネル絶縁膜３８の上側の領域の方がそれより下側の領域よりも小さくなっていてもよい。
【００３３】
ここで、以上に述べた各部材の材質や寸法について説明する。下部電極はたとえばＴａ（タンタル）、ＴａＮ（窒化タンタル）、Ｒｕ（ルテニウム）、ＴｉＮ（窒化チタン）からなることが好ましい。実施の形態１の場合、たとえば下側の第２下部電極８１はＲｕ、上側の第１下部電極３１はＴａまたはＴａＮからなる構成であることが好ましい。このように第１下部電極３１と第２下部電極８１とは互いにエッチング時の選択比の高い材料であることが好ましい。ここで互いにエッチング時の選択比が高いとは、両者を構成する材料のエッチングレートが大きく異なることを意味する。
【００３４】
第２下部電極８１の厚みはたとえば１．０ｎｍ以上９．０ｎｍ以下とすることが好ましい。また第１下部電極３１の厚みはたとえば２０ｎｍ以上５０ｎｍ以下であることが好ましく、なかでも２５ｎｍ以上４０ｎｍ以下とすることがより好ましい。
【００３５】
磁化固定層３５は、図３および図４においては１層として図示されている。しかし一般に磁化固定層３５は、反強磁性層上に強磁性層が積層された２層構造や、反強磁性層上に強磁性層、非磁性層、強磁性層の順に積層された４層構造、あるいは５層構造などが用いられる。ただし積層数や積層される層の順序などはこれに限られない。
【００３６】
たとえば磁化固定層３５が５層構造である場合、図５に示すように下側からシード層３５ｐ、反強磁性層３５ｑ、強磁性層３５ｒ、非磁性層３５ｓ、強磁性層３５ｔの順に積層された構成であることが好ましい。
【００３７】
シード層３５ｐは、Ｔａ、ＲｕもしくはＮｉ（ニッケル）と、Ｆｅ（鉄）との合金からなる金属膜であることが好ましい。あるいはシード層３５ｐは、ＮｉとＦｅとＣｒ（クロム）との合金からなる金属膜であってもよい。または上述した各種の合金からなる金属膜が複数積層されることによりシード層３５ｐを形成してもよい。シード層３５ｐ全体の厚みは０．５ｎｍ以上１０ｎｍ以下であることが好ましく、なかでも１．０ｎｍ以上８．５ｎｍ以下であることがより好ましい。
【００３８】
反強磁性層３５ｑは、Ｐｔ（白金）とＭｎ（マンガン）との合金か、Ｉｒ（イリジウム）とＭｎ（マンガン）との合金か、ＲｕとＭｎとの合金かのいずれかからなる金属膜であることが好ましい。その厚みは１０ｎｍ以上３０ｎｍ以下であることが好ましく、なかでも１２ｎｍ以上２５ｎｍ以下であることがより好ましい。
【００３９】
強磁性層３５ｒは、Ｎｉ、Ｃｏ（コバルト）、Ｆｅ、Ｂ（ボロン）からなる群から選択される１種以上から構成される金属単体または合金の膜であることが好ましい。あるいはこれらの材料を適宜組み合わせた合金層が複数層積層された構成であってもよい。強磁性層３５ｒの全体の厚みは１．２ｎｍ以上３．０ｎｍ以下であることが好ましく、１．５ｎｍ以上２．５ｎｍ以下であることがより好ましい。
【００４０】
非磁性層３５ｓは、Ｒｕからなる、厚みが０．４ｎｍ以上１．０ｎｍ以下の金属膜であることが好ましい。なお、非磁性層３５ｓの厚みは０．６ｎｍ以上０．９ｎｍ以下であることがより好ましい。
【００４１】
さらに強磁性層３５ｔは、強磁性層３５ｒと同様の材質からなることが好ましい。またその厚みは、強磁性層３５ｒと磁化量がほぼ同じになる膜厚とすることが好ましい。
【００４２】
トンネル絶縁膜３８は、ＡｌＯｘ（酸化アルミニウム）、ＭｇＯ（酸化マグネシウム）、ＨｆＯ（酸化ハフニウム）のいずれかからなる絶縁膜であることが好ましい。その厚みは０．５ｎｍ以上２．０ｎｍ以下であることが好ましく、なかでも０．６ｎｍ以上１．５ｎｍ以下であることがより好ましい。
【００４３】
磁化自由層３７は、強磁性層からなる薄膜であることが好ましい。具体的にはＮｉ、Ｃｏ、Ｆｅ、Ｂ、Ｒｕからなる群から選択される１種以上から構成される金属単体または合金の膜であることが好ましい。また上記の異なる材質の合金からなる薄膜が複数積層された構成であってもよい。その全体の厚みは２．０ｎｍ以上１０ｎｍ以下であることが好ましく、３．０ｎｍ以上９．０ｎｍ以下であることがより好ましい。
【００４４】
さらに第１上部電極４４は、第１下部電極３１と同一の材料から構成されることが好ましい。具体的にはＴａまたはＴａＮからなる構成であることが好ましい。なおここで同一の材料とは、第１上部電極４４と第１下部電極３１とが、エッチング時の選択比が低くなるように、主要な構成要素として同一の材料を含む態様である場合を含むこととする。またその厚みは３０ｎｍ以上７０ｎｍ以下であることが好ましく、３５ｎｍ以上６５ｎｍ以下であることがより好ましい。
【００４５】
次にビット線４０の、配線本体部４３の外周部を構成する薄膜について、バリアメタル４８やバリアメタル４１ａ、４１ｆとしては非磁性のタンタルの薄膜や、これに窒素が添加されたＴａＮ（窒化タンタル）が用いられることが好ましい。またクラッド層４１ｄとしては、透磁率が高く残留磁化の非常に低い軟磁性体を用いることが好ましい。具体的にはＮｉＦｅ（鉄ニッケル）、ＮｉＦｅＭｏ、ＣｏＮｂＺｒ（コバルトニオブジルコニウム）、ＣｏＦｅＮｂ、ＣｏＦｅＳｉＢ、ＣｏＮｂＲｕ、ＣｏＮｂＺｒＭｏＣｒ、ＣｏＺｒＣｒＭｏなどの合金、もしくはアモルファス合金を用いることが好ましい。ライナー膜４１０は図４の左右方向に関して隣接するビット線４０同士を接続するように配置される。このため上述したバリアメタル４１ａ、４１ｆ、４８と異なり、たとえばＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＯＣなどの誘電体（絶縁体）材料からなることが好ましい。
【００４６】
以上のような構成を有する半導体装置２００の動作原理について説明する。ディジット線５０（配線本体部５１）やビット線４０（配線本体部４３）に電流を流すと、これらに連なっているすべての磁気抵抗素子３２の磁化自由層３７の磁化の向きが変化する。このときこれらのディジット線５０やビット線４０に流れる電流（または当該電流がつくる磁場）が、磁化の向きの反転に必要な電流よりも小さければ、電流を切った後、そのディジット線５０やビット線４０に連なっているすべての磁気抵抗素子３２の磁化自由層３７の磁化の向きは、電流を流す前の状態に戻る。これは当該電流がつくる磁場が、磁化自由層３７の磁化の向きの反転に必要な磁場よりも小さい場合を意味する。しかし当該電流が磁化自由層３７の磁化の向きの反転に必要な電流よりも大きければ、電流を切った後、そのディジット線５０やビット線４０に連なっているすべての磁気抵抗素子３２の磁化自由層３７の磁化の向きが反転された状態となる。これは当該電流がつくる磁場が、磁化自由層３７の磁化の向きの反転に必要な磁場よりも大きい場合を意味する。
【００４７】
以上に述べた特性を利用して、まずディジット線５０またはビット線４０のいずれか一方に、磁化自由層３７の磁化の向きの反転に必要な電流よりも小さい電流（第１の電流）を流す。次にその状態で、ディジット線５０またはビット線４０のうち、上述した一方と異なる他方に、適切な電流（第２の電流）を流す。
【００４８】
ここで適切な電流とは、上述した第１の電流と第２の電流とを流す配線が交差する領域においてのみ、第１の電流と第２の電流とがつくる合成磁場が、磁気抵抗素子３２の磁化自由層３７の磁化の向きの反転に必要な磁場よりも大きくなるために必要な電流値を意味する。
【００４９】
このようにすれば、これらの電流を流したディジット線５０とビット線４０との交差する領域内にある磁気抵抗素子３２のみ、磁化自由層３７の磁化の向きが反転することによりデータが書き換えられる。つまりデータの書き換え時には、書き換えを行なう磁気抵抗素子３２の選択と書き換えとは同時に行なわれる。
【００５０】
具体的には、磁化自由層３７の磁化の向きが、磁化固定層３５の磁化の向きと同じ向きとなったり、磁化自由層３７の磁化の向きが磁化固定層３５の磁化の向きと反対方向となる。磁化自由層３７の磁化の向きと磁化固定層３５の磁化の向きとが一致しているときと、磁化自由層３７の磁化の向きと磁化固定層３５の磁化の向きとが反対方向となっているときとでは、磁気抵抗素子３２の電気的抵抗が変化する。この抵抗値の違いが「０」または「１」に対応する情報として利用される。
【００５１】
選択された磁気抵抗素子３２情報を読み出す際には、選択された磁気抵抗素子３２に接続されたＭＯＳトランジスタ１０がＯＮとなる。
【００５２】
そして、ＭＯＳトランジスタ１０およびビット線４０を通るように電圧が印加され、選択された磁気抵抗素子３２の抵抗値を検知し、磁気抵抗素子３２に格納された電気的情報を読み出すことができる。当該電気的情報は、たとえば半導体装置２００の磁気抵抗素子３２が複数並んだ領域の周辺領域（図示されない）に配置された電極パッドを経由して、外部の負荷に転送される。
【００５３】
ここで特にビット線４０に流れる電流がつくる磁場を、磁気抵抗素子３２の磁化自由層３７に集中的に作用させるために、配線本体部４３の側方および上方を囲むようにクラッド層４１ｄが配置されている。このようにすれば、ビット線４０（配線本体部４３）を流れる電流による磁場はクラッド層４１ｄの内部に集中する。これは高透磁率を有するクラッド層４１ｄの磁気シールド効果に起因する。
【００５４】
そのため当該磁場を、ビット線の直下の磁気抵抗素子３２の磁化自由層３７に集中的に作用させることができる。また配線本体部４３の側方のクラッド層４１ｄと、配線本体部４３の上方のクラッド層４１ｄとは、側方のクラッド層４１ｄの上端部において接続されている。つまり配線本体部４３の側方のクラッド層４１ｄと上方のクラッド層４１ｄとは互いに連続している。このためクラッド層４１ｄの内部を通る磁場がたとえばクラッド層４１ｄの寸断された箇所から、隣接する磁気抵抗素子３２の方へ漏洩する可能性を低減することができる。
【００５５】
なおクラッド層４１ｄの厚みは、図４に示す配線本体部４３の側方の厚みＷ１が、配線本体部４３の上方の厚みＷ２よりも大きいことがより好ましい。隣接する磁気抵抗素子３２の方への磁場の漏洩は、磁気抵抗素子３２や配線本体部４３の上方よりも側方から起こる傾向がある。このため配線本体部４３の側方におけるクラッド層４１ｄを厚くすることにより、クラッド層４１ｄの磁気シールド効果を高め、より確実に磁場の漏洩を抑制することができる。つまり当該磁気抵抗素子３２に隣接する磁気抵抗素子３２に磁場が漏洩することによる誤作動を抑制することができる。
【００５６】
厚みＷ２はＷ１のように厚くしなくても、隣接するメモリユニットの磁気抵抗素子３２への誤った情報の書き込みが起こる可能性は小さい。むしろＷ２はＷ１よりも薄くすることが好ましい。Ｗ２を薄くすることにより、クラッド層４１ｄの加工時の形状制御性を高めることができる。このため、複数のビット線４０やディジット線５０間における情報を書き込む電流のばらつき（発生する磁場のばらつき）を抑制することができる。
【００５７】
具体的にはＷ１は１０ｎｍ以上３０ｎｍ以下であることが好ましく、１５ｎｍ以上２５ｎｍ以下であることがより好ましい。またＷ２は５ｎｍ以上２０ｎｍ以下であることが好ましく、１０ｎｍ以上１５ｎｍ以下であることがより好ましい。
【００５８】
なおバリアメタル４１ａや、配線本体部４３の上面上のライナー膜４１０は、配線本体部４３を構成するたとえば銅の原子と、クラッド層４１ｄを構成する金属材料の原子とが相互拡散することを抑制するために、配線本体部４３とクラッド層４１ｄとの間に挟まれるように配置されるものである。さらにバリアメタル４１ｆは、直接接触する絶縁層４７、３６０を構成するたとえばシリコンの原子と、クラッド層４１ｄを構成する金属材料の原子とが相互拡散することを抑制するために、絶縁層４７、３６０とクラッド層４１ｄとの間に挟まれるように配置されるものである。
【００５９】
このような相互拡散を抑制する機能を十分に持たせるためには、バリアメタル４１ａ、４１ｆの厚みは３ｎｍ以上２５ｎｍ以下とすることが好ましく、１０ｎｍ以上２０ｎｍ以下とすることがより好ましい。仮にバリアメタル４１ａ、４１ｆの厚みが上述した範囲よりも厚くなると、バリアメタルに囲まれた領域が小さくなり、配線本体部４３の断面積が小さくなる。その結果、配線本体部４３を流れる電流の抵抗が大きくなる可能性がある。このため当該バリアメタルの厚みは上述した範囲内とすることが好ましい。
【００６０】
またライナー膜４１０の厚みは１０ｎｍ以上８０ｎｍ以下とすることが好ましく、４０ｎｍ以上７０ｎｍ以下とすることがより好ましい。当該厚みが上記の下限値よりも薄くなると、配線本体部４３の銅配線の品質が低下し、配線の信頼性が低下する可能性がある。また当該厚みが上記の上限値よりも厚くなると、当該ライナー膜４１０の占有する領域が広くなるために、薄膜の加工が困難となる可能性がある。このため当該ライナー膜４１０の厚みは上述した範囲内とすることが好ましい。
【００６１】
磁化自由層３７の磁化の向きの変化に応じた磁気抵抗素子３２の電気抵抗の変化を高精度に読み取るためには、磁化自由層３７の内部のどの領域においても磁化の向きが同じであることが好ましい。磁化自由層３７の内部における磁化の向きの差が生じない場合を単磁区構造、当該内部の領域間で磁化の向きに差が生じる場合を多磁区構造と呼ぶ。磁化自由層３７の磁化の向きの変化による磁気抵抗素子３２の抵抗値の変化を最大にすれば、当該磁気抵抗素子３２の動作の安定性が高くなる。そのためには磁化自由層３７、磁化固定層３５ともに単磁区構造をとることが好ましい。
【００６２】
図６（Ａ）、図６（Ｂ）はともに、図４の線分ＶＩ−ＶＩにおける断面図であり、磁化固定層３５の内部の各領域における磁化の方向を矢印で示すものである。いま、図６（Ａ）の磁力線７１が示すように、磁化自由層３７の磁化の向きが紙面の左側へ向かうべき場合を仮定する。このとき、たとえば磁化自由層３７の下部の磁化固定層３５の端部から漏洩して磁化自由層３７へ作用する磁場が存在すると、図６（Ｂ）に示すように磁化自由層３７には磁力線７１のみならずこれと異なる向きの磁力線７２が発生する。すると磁化自由層３７が多磁区構造となり、磁気抵抗素子３２の抵抗値の変化が小さくなる。その結果、当該磁気抵抗素子３２の動作が不安定となる可能性がある。
【００６３】
これを抑制するために、第１上部電極４４、磁化自由層３７、およびトンネル絶縁膜３８の上側の領域は、第１下部電極３１、第２下部電極８１、磁化固定層３５、およびトンネル絶縁膜３８の下側の領域に比べて、積層方向に交差する方向の幅が小さくなっている。このようにして、磁化固定層３５と磁化自由層３７とのそれぞれの幅方向の端部間の距離を長くすることにより、磁化固定層３５における磁場が磁化自由層３７に干渉することを抑制することができる。
【００６４】
しかしこのような各層のサイズの制御のみでは磁化自由層３７への誤った情報の書き込みが抑制しきれない場合がある。たとえば磁気抵抗素子３２が配置される層の周囲を覆うように配置される絶縁膜がシリコン酸化膜である場合、酸化膜と磁化自由層３７とが接触すれば磁化自由層３７が酸化される。この酸化により磁化自由層３７の内部の磁場が磁化自由層３７の内部に閉じ込められるように変化するため、図６（Ｂ）のように磁力線７２のような向きの磁力線が発生することがある。
【００６５】
このため磁化自由層３７を含む磁気抵抗素子３２、第１上部電極４４、下部電極（第１下部電極３１および第２下部電極８１）の側面を覆う保護膜３４が形成されている。この保護膜３４は、たとえばＳｉＮなどの窒化絶縁膜からなることが好ましいが、ＳｉＮの代わりにたとえばＳｉＣ（炭化珪素）や酸素を含有しない絶縁材などからなるものであってもよい。
【００６６】
窒化絶縁膜により磁化自由層３７や磁化固定層３５の酸化が抑制されれば、これらの層を単磁区構造とすることが可能となる。このため、磁気抵抗素子３２の抵抗値の変化を最大にし、当該磁気抵抗素子３２の動作の安定性を高めることができる。
【００６７】
また保護膜３４が配置されることにより、磁化固定層３５から磁化自由層３７への磁場の漏洩が抑制される。このことにより、当該磁気抵抗素子３２の動作の安定性を高めることができる。
【００６８】
さらに実施の形態１の半導体装置２００においては、下部電極が第１下部電極３１と第２下部電極８１との２層が積層された構造となっている。このように下部電極が複数の層の積層構造となっていれば、たとえば下部電極を１層のみとした場合に比べて、第１下部電極３１と第２下部電極８１とのそれぞれの膜厚は薄くなる。このように下部電極を構成する各層の膜厚が薄くなれば、当該各層が結晶化せずアモルファス化した状態で形成される傾向がある。このように下部電極の各層をアモルファス化させることにより、各層の表面をより平坦にすることができる。このため、下部電極（第１下部電極３１）の上面に形成される磁化固定層３５を形成する際の、たとえば最下層のシード層の成長を制御することが容易になる。このようにたとえばシード層の成長を高精度に制御することができれば、たとえば磁化固定層３５を形成する際にシード層に続く反強磁性層の内部における結晶配向ばらつきを抑制することができる。
【００６９】
次に、以上に述べた半導体装置２００の製造方法について説明する。半導体装置２００は、大筋では図７のフローチャートに示す各工程を実施することにより形成される。
【００７０】
まず下地配線を準備する工程（Ｓ００）を実施する。具体的には主表面を有する半導体基板を準備する工程や、当該半導体基板の主表面上に、磁気抵抗素子３２を形成するための下地の回路を形成する工程である。
【００７１】
図８〜図１５、図１７〜図２１は、図３と同様の方向から見た、各プロセスにおける態様を示す断面図である。図８に示すように、主表面を有する半導体基板１００を準備する。半導体基板１００の主表面上に分離絶縁膜２を形成する。分離絶縁膜２によって、半導体基板１００の主表面上に活性領域１が形成される。
【００７２】
次に、活性領域にイオン注入法などにより、不純物を活性領域内に導入して、ウエル領域１ｗおよびチャネル領域１ｃを順次形成する。
【００７３】
図９に示すように、熱酸化処理法により、チャネル領域１ｃの主表面上にゲート絶縁膜１１を形成する。その後、多結晶シリコン膜等を堆積し、この多結晶シリコン膜等をパターニングすることで、ゲート電極１２をゲート絶縁膜１１上に形成する。
【００７４】
次に、図１０に示すように、ゲート電極１２をマスクとして、所定の導電型の不純物を活性領域１に導入する。さらに、ゲート電極１２の側面にシリコン酸化膜等の絶縁膜を形成し、この絶縁膜を形成した後に、再度、不純物を活性領域１に導入する。
【００７５】
２度目の不純物を導入した後、シリコン酸化膜や窒化シリコン膜等の絶縁膜を堆積する。この堆積した絶縁膜をドライエッチングして、サイドウォール１３を形成する。サイドウォール１３を形成した後、再度、不純物をチャネル領域１ｃに導入する。これにより、ソースまたはドレインとして機能する不純物領域１４が形成される。
【００７６】
図１１に示すように、スパッタリングで金属膜を形成し、その後、パターニングすることで、不純物領域１４の上面およびゲート電極１２の上面に金属膜１５を形成する。これにより、ＭＯＳトランジスタ１０が形成される。
【００７７】
図１２に示すように、ＭＯＳトランジスタ１０を形成した後、たとえば、ＭＯＳトランジスタ１０を覆うように、シリコン酸化膜等から形成された絶縁層１６を形成する。
【００７８】
形成された絶縁層１６にフォトリソグラフィおよびエッチングを施して、コンタクトホールを形成する。このコンタクトホールは、不純物領域１４上に形成された金属膜１５に達するように形成される。
【００７９】
その後、スパッタリング等で、上記コンタクトホールの内表面にバリアメタルを形成する。バリアメタルを形成した後、コンタクトホール内に銅等の導電膜を充填し、この導電膜にＣＭＰ（Chemical  Mechanical  Polishing）処理を施すことで、単位コンタクト部１７を形成する。
【００８０】
次に、図１３に示すように、絶縁層１６の上面上に、絶縁膜３および絶縁層１８を順次形成する。そして、絶縁層１８および絶縁膜３に溝部を形成する。形成された溝部にバリアメタルを形成し、導電膜を充填する。この導電膜を平坦化することで、絶縁層１８および絶縁膜３に単位コンタクト部１９およびソース配線４６を形成する。
【００８１】
次に、図１４に示すように、絶縁膜４，絶縁層２０，２１を順次形成する。その後、絶縁膜４，２０，２１に穴部を形成し、バリアメタルを当該穴部の内表面に形成する。バリアメタル上に導電膜を充填し、この導電膜を平坦化することで、単位コンタクト部２２を形成する。
【００８２】
図１５に示すように、絶縁層２１の上面上に絶縁膜５，絶縁層２３，２４を順次形成する。その後、絶縁膜５，２３，２４にコンタクトホール２６ａを形成すると共に、絶縁層２４にディジット線用溝部５５を形成する。
【００８３】
そして、コンタクトホール２６ａにバリアメタル６４を形成すると共に、ディジット線
用溝部５５の内表面にバリアメタル５４を形成する。これらのバリアメタルは、上述したバリアメタル４１ａ、４１ｆ、４８と同様の材質からなることが好ましい。
【００８４】
このバリアメタル５４，６４は、図１６に示すスパッタリング装置１７０を用いて、成膜する。スパッタリング装置１７０は、チャンバ内に配置され、上面に製造過程中の半導体基板が配置されるステージ１７２と、ターゲットが配置されるターゲット１７１と、直流コイル１７３および高周波コイル１７４とを備えている。
【００８５】
そして、直流コイル１７３および高周波コイル１７４から生じる磁力によって、チャンバ内の粒子の指向性を調整することができる。
【００８６】
バリアメタル５４，６４を形成する際には、ステージ１７２には、たとえば、２００Ｗ〜２３０Ｗ程度の交流電力を印加する。そして、バリアメタル５４，６４のサイドカバレッジ率を高くすることができる。
【００８７】
ここで、サイドカバレッジ率とは、図１５に示す絶縁層２４の上面に成膜される成膜速度を基準とし、この成膜速度に対するコンタクトホール２６ａおよびディジット線用溝部５５の内側面に成膜される成膜速度の比である。
【００８８】
バリアメタル５４，６４を形成した後、図１５に示すクラッド層５２およびクラッド層６２を形成する。これらのクラッド層は、上述したクラッド層４１ｄと同様の材質からなることが好ましい。
【００８９】
クラッド層５２，６２を形成する際には、高周波コイル１７４には、たとえば、２０００Ｗ程度の電力を印加する。直流コイル１７３には、たとえば、０Ｗ〜５００Ｗ程度の電力を印加する。さらに、チャンバ内の圧力は、０．２Ｐａ程度とする。さらに、ターゲット１７１およびステージ１７２に所定電力を印加する。
【００９０】
上記のような条件で、クラッド層を形成すると、バリアメタル５４の内側面に成膜される成膜速度が、バリアメタル５４の底部に成膜される成膜速度よりも速くなる。
【００９１】
すなわち、クラッド層を形成する際のサイドカバレッジ率は、バリアメタル５４を形成するときのサイドカバレッジ率よりも高くなっている。
【００９２】
なお、クラッド層を形成するときのサイドカバレッジ率は、絶縁層２４の上面に形成されるクラッド層の成膜速度を基準とし、この成膜速度に対するバリアメタル５４，６４の内側面に形成されるクラッド層の成膜速度の比となる。これにより、形成されるクラッド層５２の側壁部の厚さは、底壁部の厚さよりも厚くなる。
【００９３】
このように、クラッド層を形成した後、バリアメタル５３，６３をクラッド層の上面上に形成する。なお、バリアメタル５３，６３の成膜条件は、バリアメタル５４，６４を形成するときの成膜条件と同じ条件とする。
【００９４】
バリアメタル５３，６３を形成した後、銅などの導電膜をバリアメタル５３，６３上に充填する。導電膜を充填した後、図１７に示すように、ＣＭＰ法により、絶縁層２４の上面を平坦化することで、単位コンタクト部２６およびディジット線５０を形成する。そして、ディジット線５０を形成するのと同時に単位コンタクト部２６を形成することができる。
【００９５】
このように、絶縁層１６，絶縁膜３，絶縁層１８，絶縁膜４，絶縁層２０，絶縁層２１，絶縁膜５，絶縁層２３，絶縁層２４を順次積層することで、層間絶縁膜９が形成される。
【００９６】
さらに、単位コンタクト部１７，１９，２２，２６を順次形成することで、接続配線８が形成される。
【００９７】
次に図１８に示すように、絶縁層２４の上面上に、窒化シリコン膜（ＳｉＮ）等から形成された絶縁膜２７０Ａを形成する。絶縁膜２７０Ａの上面上に、酸化シリコン膜（ＳｉＯ２）等から形成された絶縁膜２７１Ａを形成する。これらの絶縁膜に貫通孔２８を形成する。
【００９８】
そして、図１９に示すように、絶縁膜２７０Ａ、２７１Ａ上および貫通孔２８の内周面にバリアメタル２９Ａを形成する。このバリアメタル２９Ａ上に導電膜３０Ａを堆積する。
【００９９】
その後、図２０に示すように、ＣＭＰ法により、絶縁膜２７０Ａをストッパ膜として、絶縁膜２７１Ａ上に形成されたバリアメタル２９Ａおよび導電膜３０Ａを除去する。
【０１００】
これにより、バリアメタル２９および導電膜３０からなる接続部７が形成される。その一方で、絶縁膜２７０Ａ、２７１Ａの上面は平坦化され、平坦絶縁膜２７０、２７１が形成される。
【０１０１】
次に図７のフローチャートに示す積層構造を形成する工程（Ｓ１０）が実施される。これは具体的には、磁気抵抗素子を構成する各層と、磁気抵抗素子の上部電極、下部電極を形成するための薄膜が積層された構造を、スパッタリング等の方法を用いて形成する工程である。
【０１０２】
図２１に示すように、まず導電膜８１Ａおよび導電膜３１Ａを形成する。導電膜８１Ａおよび導電膜３１Ａは、下部電極（それぞれ第２下部電極８１および第１下部電極３１）となるべき層（第１導電膜）である。このため導電膜８１Ａは上述した第２下部電極８１を構成する材質の薄膜を、また導電膜３１Ａは上述した第１下部電極３１を構成する材質の薄膜を、それぞれが上述した厚みとなるように形成されることが好ましい。導電膜８１Ａと導電膜３１Ａとは互いにエッチング時の選択比の高い材料を用いることが好ましい。特に導電膜３１Ａは磁性層との選択比が高く、導電膜８１Ａは磁性層との選択比が低い材料を用いることが好ましい。
【０１０３】
次に導電膜３１Ａ上に導電膜３５Ａが形成される。これは上述した磁化固定層３５となるべき層（第１磁性膜）である。そのため導電膜３５Ａは下側（導電膜３１Ａ側）から順に、上述したシード層３５ｐ、反強磁性層３５ｑ、強磁性層３５ｒ、非磁性層３５ｓ、強磁性層３５ｔを構成する材質の薄膜を、それぞれが上述した厚みとなるように形成したものが積層された構造とすることが好ましい。
【０１０４】
導電膜３５Ａ上には、絶縁膜３８Ａが形成される。これは上述したトンネル絶縁膜３８となるべき層（絶縁膜）である。このため絶縁膜３８Ａは上述したトンネル絶縁膜３８を構成する材質の薄膜を、上述した厚みとなるように形成されることが好ましい。
【０１０５】
また絶縁膜３８Ａ上には導電膜３７Ａが形成される。これは上述した磁化自由層３７となるべき層（第２磁性膜）である。このため導電膜３７Ａは上述した磁化自由層３７を構成する材質の薄膜を、上述した厚みとなるように形成されることが好ましい。なお導電膜３７Ａを構成する材料と、導電膜８１Ａとは互いにエッチング時の選択比の低い（エッチングレートの差が小さい）材料であることが好ましい。したがって導電膜３７Ａを構成する材料と、導電膜３１Ａとは互いにエッチング時の選択比の高い材料であることが好ましい。
【０１０６】
導電膜３７Ａ上には、導電膜４４Ａが形成される。これは上述した第１上部電極４４となるべき層（第２導電膜）である。このため導電膜４４Ａは導電膜３１Ａと同一の材料から構成される薄膜が、上述した第１上部電極４４の厚みとなるように形成されることが好ましい。
【０１０７】
以上の工程により、図２２に示すような積層構造が形成される。なお図２２〜図４２においては、図２１の導電膜８１Ａより上側のみ、図４と同じ方向から見た態様を図示し、図２１の絶縁膜２７１Ａより下側については図示を省略している。
【０１０８】
次に図７のフローチャートに示す磁気抵抗素子の大きさとなるようエッチングする工程（Ｓ２０）が実施される。ここではまず図２３に示すように、導電膜４４Ａ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ａが最終的に形成される下部電極の平面形状の大きさ（平面視における大きさ）となるようにエッチングする。ここでのエッチングはたとえばＲＩＥ（Reactive Ion Etching）を用いることが好ましい。下部電極のエッチングにより、最終的に形成される個々の磁気抵抗素子間が電気的に絶縁される。その結果導電膜４４Ａは導電膜４４Ｂを経て図２４の導電膜４４Ｃとなる。
【０１０９】
ここでは図２３に示すように、たとえば導電膜４４Ｂの厚みからエッチングの所要時間を計算予測し、導電膜４４Ｂの最下端までがエッチングされ導電膜４４Ｃとなった段階で、エッチングを終了する。あるいは導電膜４４Ｃとなった段階で、オーバーエッチングを行なってもよい。このときのエッチングガスとしては、ＣＦ４（四フッ化メタン）とＡｒ（アルゴン）とを混合したガスを用いることが好ましい。
【０１１０】
導電膜４４Ｃが形成された段階で、レジスト９９をＮＨ３（アンモニア）ガスにより除去した後、エッチングガスをＣＯ（一酸化炭素）とＮＨ３ガスとの混合ガスに切り替え、エッチングを続行する。ここで導電膜４４Ｃの下部の導電膜３７Ａ、絶縁膜３８Ａ、導電膜３５Ａおよび導電膜３１Ａの一部（上側）がエッチングされ、図２４に示すようにそれぞれ導電膜３７Ｂ、絶縁膜３８Ｂ、磁化固定層３５および導電膜３１Ｂとなる。
【０１１１】
ただし導電膜３５Ａのうち、シード層３５ｐとなるべき層がＴａもしくはＴａＮからなる場合や、導電膜３１ＡがＴａやＴａＮからなる場合には、当該領域をエッチングする際にエッチングガスを再びＣＦ４とＡｒとを混合したガスに切り替えることが好ましい。
【０１１２】
次に図２５に示すように、導電膜４４Ｃ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ｃが最終的に形成される第１上部電極４４の平面形状の大きさとなるようにエッチングする。最終的に形成される第１上部電極４４の平面形状の大きさは、磁化固定層３５の平面形状の大きさよりも小さい。なお、このときのエッチングガスは、ＣＦ４とＡｒとを混合したガスとすることが好ましい。
【０１１３】
このとき図２６に示すように、導電膜４４Ｃと導電膜３１Ｂとが同時にエッチングされ、磁化固定層３５と同一の大きさの第１下部電極３１が形成される。これは導電膜４４Ｃと導電膜３１Ｂとが同一材料からなるためである。
【０１１４】
なおここで同一の大きさとは、同一のレジストマスクを元にして形成される略同一の平面形状パターンを含み、側面が連続する端部を有する形状を含むものとする。このことは以下、本明細書において同様とする。
【０１１５】
具体的には、たとえば同一のレジストマスクを元にして形成される平面形状パターンは、レジストマスクが配置された側（たとえば積層構造の上側）よりもレジストマスクが配置された側と反対側（たとえば積層構造の下側）の方が少し面積が大きくなる場合がある。この場合は、当該平面形状パターンの上側と下側との面積は同一であるとみなすこととする。
【０１１６】
導電膜４４Ｃと導電膜３１Ｂとが同一の材料とは上述したように、両材料のエッチング時の選択比が互いに低くなるように主要な構成要素が同一の材料であればよい。つまりたとえば導電膜４４Ｃと導電膜３１Ｂとに少量含まれる不純物が異なっていても、主要な構成材料が同一であればよい。このことについても以下、本明細書において同様とする。
【０１１７】
導電膜３１Ｂのエッチングは導電膜３１Ｂの下端に達したところでほぼ止まり、その下の導電膜８１Ａはエッチングされにくい。これは導電膜３１Ｂと導電膜８１Ａとは互いにエッチング時の選択比の高い材料からなるためである。したがって導電膜４４Ｃと導電膜３１Ａとの厚みを精密に制御したり、エッチングの所要時間を計算予測する必要性を小さくできる。このため製造プロセスを簡略化できる。図２６に示す、導電膜４４Ｃがエッチングされて第１上部電極４４が形成される処理と、導電膜３１Ｂがエッチングされて第１下部電極３１が形成される処理とが同時に行なわれる工程が、図７のフローチャート中の上部電極をエッチングする工程（Ｓ３０）と下部電極をエッチングする工程（Ｓ３１）とで示される。
【０１１８】
なおここで、上部電極をエッチングする工程（Ｓ３０）の「上部電極」とは上部電極となるべき層（第２導電膜）のことであり、下部電極をエッチングする工程（Ｓ３１）の「下部電極」とは下部電極となるべき層（第１導電膜）のことである。
【０１１９】
次に図２７に示すように、レジスト９９をＮＨ３ガスにより除去した後、導電膜３７Ｂがエッチングされる。このときのエッチングガスは、ＣＯとＮＨ３ガスとの混合ガスであることが好ましい。このとき導電膜３７Ｂと導電膜８１Ａとが同時にエッチングされ、第１上部電極４４と同一の大きさの磁化自由層３７と、第１下部電極３１と同一の大きさの第２下部電極８１とが形成される。なおこのとき、図２７に示すように、絶縁膜３８Ｂの一部（上側）が同時にエッチングされて、段差を有するトンネル絶縁膜３８が形成されてもよい。これは導電膜３７Ｂと導電膜８１Ａとは互いにエッチング時の選択比の低い材料からなるためである。図２７に示す、導電膜３７Ｂがエッチングされて磁化自由層３７が形成される処理と、導電膜８１Ａがエッチングされて第２下部電極８１が形成される処理とが同時に行なわれる工程が、図７のフローチャート中の自由層をエッチングする工程（Ｓ４０）と下部電極をエッチングする工程（Ｓ３１）とで示される。
【０１２０】
なおここで、自由層をエッチングする工程（Ｓ４０）の「自由層」とは自由層となるべき層（第２磁性膜）のことである。
【０１２１】
以上のように、最初に下部の導電膜を少しエッチングした後、上部の導電膜と同時に下部の導電膜をエッチングする方法を用いれば、たとえば下部電極が先に形成された後に上部電極を形成する場合に発生しうる、下部電極の下側の絶縁膜が過剰にエッチングされる問題を回避することができる。本製造方法においては、上部の導電膜をエッチングする際に、より下部の導電膜が下部の導電膜よりも下側の層間絶縁膜９を保護するためである。したがって、下部電極よりも下側の層間絶縁膜９などがエッチングされることによる、接続配線８へのダメージを抑制することができる。
【０１２２】
次に図７のフローチャートに示す保護膜を形成する工程（Ｓ５０）が実施される。ここでは具体的には図２８に示すように、図２７で形成された、上部電極と磁気抵抗素子３２と下部電極との構造体の側面および上面を覆うように、保護膜３４Ａを形成する工程である。保護膜３４ＡはたとえばＳｉＮなどの、磁化固定層３５や磁化自由層３７が酸化されることを抑制する材料からなるものであることが好ましい。保護膜３４ＡはＣＶＤ法（Chemical Vapor Deposition）等を用いて形成されることが好ましい。保護膜３４Ａの膜厚は１０ｎｍ以上８０ｎｍ以下であることが好ましく、４０ｎｍ以上７０ｎｍ以下であることがより好ましい。
【０１２３】
このように保護膜３４Ａを、磁気抵抗素子３２を形成するためのエッチングが終了した後に形成すれば、後工程において当該保護膜３４Ａがエッチングによるダメージを受ける可能性を低減することができる。したがって高品質な保護膜３４Ａを形成することができる。また当該保護膜３４Ａは磁化自由層３７と磁化固定層３５との両方を含め、磁気抵抗素子３２の全体の側面を覆うように形成される。このことからも、上記の製造方法を用いれば、使用時に磁化固定層３５から磁化自由層３７への磁場の漏洩をより抑制することが可能な磁気抵抗素子３２を形成することができる。このことから、複数の磁気抵抗素子３２間の動作のばらつきをより精密に抑制することが可能な半導体装置２００を提供することができる。
【０１２４】
なお図２７および図２８においては、自由層をエッチングする工程（Ｓ４０）において導電膜３７Ｂと同時に絶縁膜３８Ｂの一部がエッチングされ、段差形状を有するトンネル絶縁膜３８が図示されている。しかしたとえば図２９に示すように、工程（Ｓ４０）において導電膜３７Ｂの一部のみがエッチングされ、段差形状を有する磁化自由層３７が形成された構造となってもよい。または図３０に示すように、工程（Ｓ４０）において導電膜３７Ｂの全部のみがエッチングされ、絶縁膜３８Ｂは全くエッチングされずに磁化自由層３７およびトンネル絶縁膜３８が形成された構造となってもよい。あるいは図３１に示すように、工程（Ｓ４０）において導電膜３７Ｂと絶縁膜３８Ｂとの全部がエッチングされ、磁化自由層３７と同一の大きさのトンネル絶縁膜３８が形成された構造となってもよい。
【０１２５】
続いて図７のフローチャートに示す磁気抵抗素子の上部の配線を形成する工程（Ｓ６０）が実施される。これは具体的には、図３や図４に示すビット線４０および、これと磁気抵抗素子３２とを接続する工程である。
【０１２６】
まず図３２に示すように、図２８の磁気抵抗素子３２の保護膜３４Ａ上、および各下部電極の周囲を覆うように、シリコン酸化膜等からなる絶縁層を形成し、この絶縁層にＣＭＰ処理を施す。そしてこの絶縁層上に、コンタクトホール３９ａを形成するためのレジストパターンを形成する。そして、このレジストパターンを用いてコンタクトホール３９ａを形成する。このようにして所望形状の絶縁層３６および保護膜３４が形成される。
【０１２７】
次に図３２の絶縁層３６の最上面とコンタクトホール３９ａの内表面にバリアメタルを形成し、さらにバリアメタルが形成されたコンタクトホール３９ａ内に導電膜を充填する。そしてこの導電膜とバリアメタルとをＣＭＰ処理して平坦化する。このようにすれば、図３３に示すように、コンタクトホール３９ａ内に充填されたバリアメタル４５と導電膜とが形成され、これによりコンタクト部３９が形成される。この導電膜は配線本体部４３と同様の銅からなるものであってもよいが、Ｗ（タングステン）であってもよい。導電膜が銅からなる場合にはバリアメタル４５はＴａやＴａＮからなることが好ましいが、導電膜がタングステンからなる場合にはバリアメタル４５はＴｉ（チタン）やＴｉＮ（窒化チタン）からなることが好ましい。
【０１２８】
次に絶縁層３６およびコンタクト部３９の最上面に、ＣＶＤ法などにより、シリコン窒化膜などからなるライナー膜と、シリコン酸化膜等からなる絶縁層を形成する。ただし図３４にはシリコン酸化膜からなる絶縁層のみ図示されており、ライナー膜については図示が省略されている。これらのライナー膜と絶縁層との、特に磁気抵抗素子３２の上部に相当する領域を除去するようにフォトリソグラフィおよびエッチング等を行なう。このようにして、図３４に示すように、磁気抵抗素子３２の上部に溝が形成された絶縁層４７が形成される。この溝は図３４の紙面に垂直な方向について、隣接する磁気抵抗素子３２の上部同士を跨ぐように延在する。
【０１２９】
そして図３５に示すように、スパッタリング等により絶縁層４７の最上面と溝の内表面とにバリアメタルを形成する。これらのバリアメタルはＴａまたはＴａＮからなるものであることが好ましい。これらのバリアメタルは同時に一体として形成されるが、ここでは絶縁層４７の最上面に形成されるバリアメタルをバリアメタル４１ｇ０、溝の内側面に形成されるバリアメタルをバリアメタル４１ａ０、溝の内底面に形成されるバリアメタルをバリアメタル４８と呼ぶこととする。
【０１３０】
その後、図３６に示すようにバリアメタルが形成された溝内にたとえば銅からなる導電膜を充填し、導電膜を平坦化することで配線本体部４３が形成される。その後、フォトリソグラフィおよびエッチング等により絶縁層４７を除去する。このようにすれば図３７に示すように、バリアメタル４１ａ０からバリアメタル４１ｇ０が除去されたバリアメタル４１ａが配線本体部４３の側面に配置され、バリアメタル４８が配線本体部４８の下面に配置された態様となる。
【０１３１】
続いて図３８に示すように、バリアメタルを含む配線本体部４３の側面および上面、さらに絶縁層３６の上面を覆うようにライナー膜４１０が形成される。ライナー膜４１０はＣＶＤ法（Chemical Vapor Deposition）等を用いて形成されることが好ましい。
【０１３２】
さらに図３９に示すように、ライナー膜４１０の上面を覆うようにクラッド層４１ｄ０およびバリアメタル４１ｆ０が形成される。その後絶縁層３６の上面を覆うライナー膜４１０上のクラッド層４１ｄ０およびバリアメタル４１ｆ０はエッチングにより除去され、図４０に示す、クラッド層４１ｄおよびバリアメタル４１ｆが形成された態様となる。
【０１３３】
その後図４１に示すように、バリアメタル４１ｆの上面および、露出されたライナー膜４１０の上面を覆うように、シリコン酸化膜等からなる絶縁層３６０が形成される。絶縁層３６０は、さらに上部に配置される外部負荷との電気的な短絡を抑制するために形成されるものである。たとえば磁気抵抗素子３２が並んだ領域の周辺の領域における絶縁層３６０をエッチングして、外部と電気的に接続するための配線を形成する。以上の手順により、図４１および図４２に示す、本実施の形態１の磁気抵抗素子３２およびそれを含む半導体装置２００が完成する。
【０１３４】
（実施の形態２）
本実施の形態２に係る半導体装置２００は、実施の形態１の半導体装置２００と大筋で同様の構成を備えている。ただし磁気抵抗素子３２の構成に関して若干の相違がある。具体的には図４３と図２８とを対比して、実施の形態２の磁気抵抗素子３２は、第１上部電極４４に加えて第２上部電極９４を備えている。実施の形態１の磁気抵抗素子３２は、上部電極は第１上部電極４４の１層のみであり、下部電極が第１下部電極３１と第２下部電極８１との２層からなる構成である。しかし実施の形態２の磁気抵抗素子３２は、上部電極、下部電極ともに２層からなる構成である。このように上部電極についても下部電極と同様に２層からなる構成であってもよい。また第２下部電極８１が実施の形態１の第２下部電極８１に比べて厚くなっている。以上の点において、実施の形態２は実施の形態１と異なる。
【０１３５】
第２上部電極９４は、第２下部電極８１と同一の材料から構成されることが好ましい。具体的にはたとえばＲｕからなる構成であることが好ましい。第１上部電極４４は上述したようにたとえばＴａまたはＴａＮからなる構成であることが好ましいため、第１上部電極４４と第２上部電極９４とは互いにエッチング時の選択比の高い材料であることが好ましい。第２上部電極９４の厚みはたとえば３ｎｍ以上１５ｎｍ以下とすることが好ましく、なかでも４ｎｍ以上１０ｎｍ以下とすることがより好ましい。また第２下部電極８１は、実施の形態１の第２下部電極８１に比べて、第２上部電極９４の厚み分だけ厚いことが好ましい。具体的にはたとえば第２下部電極８１は、４ｎｍ以上２４ｎｍ以下の厚みを有することが好ましく、５ｎｍ以上１９ｎｍ以下の厚みを有することがより好ましい。
【０１３６】
このように第１上部電極４４と第１下部電極３１とが同一の材料から構成され、かつ第２上部電極９４が第２下部電極８１と同一の材料から構成されるため、下部電極の積層構造と上部電極の積層構造とは同一である。
【０１３７】
本実施の形態２に係る半導体装置２００の製造方法は、図７および図４４のフローチャートを併用することにより説明できる。たとえば図７の下地配線を準備する工程（Ｓ００）は実施の形態１に順ずる。図７の積層構造を形成する工程（Ｓ１０）では、図４５に示すように、導電膜３７Ａと導電膜４４Ａとの間に挟まれるように導電膜９４Ａが形成される。これは第２上部電極９４となるべき層である。このため導電膜９４Ａは導電膜８１Ａと同一の材料から構成される薄膜が、上述した第２上部電極９４の厚みとなるように形成されることが好ましい。また第２下部電極８１の厚みが上述した４ｎｍ以上２４ｎｍ以下（より好ましくは５ｎｍ以上１９ｎｍ以下）となるようにすることが好ましい。
【０１３８】
図７の磁気抵抗素子の大きさとなるようエッチングする工程（Ｓ２０）においては、まず導電膜４４Ａ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ａが最終的に形成される下部電極の平面形状の大きさ（平面視における大きさ）となるようにエッチングする。下部電極のエッチングにより、最終的に形成される個々の磁気抵抗素子間が電気的に絶縁される。その結果導電膜４４Ａは図４６の導電膜４４Ｂとなる。このときのエッチングガスとしては、ＣＦ４とＡｒとを混合したガスを用いることが好ましい。
【０１３９】
導電膜４４Ｂが形成された段階で、レジスト９９をＮＨ３ガスにより除去した後、エッチングガスをＣＯとＮＨ３ガスとの混合ガスに切り替え、エッチングを続行する。ここで導電膜４４Ｂの下部の導電膜９４Ａ、導電膜３７Ａ、絶縁膜３８Ａ、導電膜３５Ａおよび導電膜３１Ａの一部（上側）がエッチングされ、図４７に示すようにそれぞれ導電膜９４Ｂ、導電膜３７Ｂ、絶縁膜３８Ｂ、磁化固定層３５および導電膜３１Ｂとなる。
【０１４０】
次に図４８に示すように、導電膜４４Ｂ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ｂが最終的に形成される第１上部電極４４の平面形状の大きさとなるようにエッチングする。このとき図４９に示すように、導電膜４４Ｂと導電膜３１Ｂとが同時にエッチングされ、磁化固定層３５と同一の大きさの第１下部電極３１が形成される。ただし導電膜４４Ｂとその下の導電膜９４Ｂとは互いにエッチング時の選択比が高い材料からなる。このため導電膜４４Ｂの最下端までエッチングされた段階でエッチングが終了し、その下の導電膜９４Ｂまではエッチングされない。このことは、導電膜３１Ｂとその下の導電膜８１Ａとは互いにエッチング時の選択比が高い材料からなるため、導電膜３１Ｂの最下端までエッチングされた段階でエッチングが終了し、その下の導電膜８１Ａまではエッチングされないことと同様である。
【０１４１】
図４９に示す、導電膜４４Ｂがエッチングされて第１上部電極４４が形成される処理と、導電膜３１Ｂがエッチングされて第１下部電極３１が形成される処理とが同時に行なわれる工程が、図４４のフローチャート中の第１上部電極をエッチングする工程（Ｓ３０Ａ）と第１下部電極をエッチングする工程（Ｓ３１Ａ）とで示される。
【０１４２】
次に図５０に示すように、レジスト９９をＮＨ３ガスにより除去した後、導電膜９４Ｂと導電膜３７Ｂがエッチングされる。このときのエッチングガスは、ＣＯとＮＨ３ガスとの混合ガスであることが好ましい。このとき導電膜９４Ｂおよび導電膜３７Ｂと、導電膜８１Ａとが同時にエッチングされ、第１上部電極４４と同一の平面形状の大きさの第２上部電極９４と磁化自由層３７と、第１下部電極３１と同一の平面形状の大きさの第２下部電極８１とが形成される。なおこのとき、図５０に示すように、絶縁膜３８Ｂの一部（上側）が同時にエッチングされて、段差を有するトンネル絶縁膜３８が形成されてもよい。
【０１４３】
図５０に示す、導電膜９４Ｂがエッチングされて第２上部電極９４が形成される工程と、導電膜３７Ｂがエッチングされて磁化自由層３７が形成される処理と、導電膜８１Ａがエッチングされて第２下部電極８１が形成される処理とが同時に行なわれる工程が、図４４のフローチャート中の第２上部電極をエッチングする工程（Ｓ３０Ｂ）、自由層をエッチングする工程（Ｓ４０）、下部電極をエッチングする工程（Ｓ３１）で示される。その後は図７のフローチャートに従い、実施の形態１と同様に保護膜を形成する工程（Ｓ５０）および磁気抵抗素子の上部の配線を形成する工程（Ｓ６０）が行なわれる。
【０１４４】
たとえば実施の形態１のように上部電極が第１上部電極４４の１層のみである場合は、図７のフローチャートの上部電極をエッチングする工程（Ｓ３０）において図２６に示すように第１上部電極４４と同時に第１下部電極３１を形成する際に、第１上部電極４４の下側の導電膜３７Ｂや、さらにその下の絶縁膜３８Ｂにも加工ダメージを与える可能性がある。これに対して実施の形態２のように上部電極として第１上部電極４４の下側に第２上部電極９４を挟んでおけば、図４４のフローチャートの第１上部電極をエッチングする工程（Ｓ３０Ａ）の際には導電膜９４Ｂの存在により、図４９に示すように第１上部電極４４の下側の導電膜３７Ｂや、さらにその下の絶縁膜３８Ｂにも加工ダメージを与える可能性が低くなる。またその後の第２上部電極をエッチングする工程（Ｓ３０Ｂ）と自由層をエッチングする工程（Ｓ４０）とは連続して行なわれることを想定している。このため、工程（Ｓ３０Ｂ）においても磁化固定層３５へのダメージが軽減される。このため形成される磁化自由層３７やトンネル絶縁膜３８、磁化固定層３５の品質を向上させることができる。
【０１４５】
以上のように実施の形態２の上部電極および下部電極は、第１上部電極４４と第１下部電極３１とが同一の材料から構成され、かつ第２上部電極９４が第２下部電極８１と同一の材料から構成される。言い換えれば、図４５において下部電極となるべき層である２層と、上部電極となるべき層である２層とが、積層される方向（図４５の上下方向）に関して同一材料が同一の順番となるように積層されている。より具体的には、図４５においてたとえばＲｕからなる導電膜８１Ａの上にＴａまたはＴａＮからなる導電膜３１Ａが形成され、Ｒｕからなる導電膜９４Ａの上にＴａまたはＴａＮからなる導電膜４４Ａが形成される。
【０１４６】
このように積層される材質群の積層順が上部電極と下部電極とで一致するように形成することにより、上述したように上部電極の上層側（第１上部電極４４となるべき層側）から下層側（第２上部電極９４となるべき層側）へエッチングするときに、下部電極の上層側（第１下部電極３１となるべき層側）から下層側（第２下部電極８１となるべき層側）へ順に同時にエッチング加工を施すことができる。
【０１４７】
このように上部電極と下部電極との材質を同一とし、かつ磁化固定層３５や磁化自由層３７を構成する材質と同一の（エッチング選択比の小さい）材質を上部電極や下部電極に用いることにより、上部電極や下部電極となるべき層を形成する工程に要する装置費用や装置管理費用を低減することができる。このことについて以下に説明する。
【０１４８】
一般に磁気抵抗素子３２を構成する薄膜は金属膜であり、上部電極、下部電極も含めると、トンネル絶縁膜３８を除くすべての薄膜が金属膜である。これらの金属膜は、表面酸化が起こらないことが好ましい。これは膜の剥離を抑制する観点および隣接する複数の磁気抵抗素子３２間の磁気特性のばらつきを抑制する観点に基づく。各金属膜の窒化物からなる保護膜３４を形成するのはこのような理由に基づくのは上述のとおりである。
【０１４９】
このような金属膜の表面酸化を抑制するために、専用の成膜装置（たとえば上述のスパッタリング装置１７０）により、真空状態を確保した状態で図４５の積層構造を一貫して形成することが好ましい。これは磁気抵抗素子３２の磁化固定層３５、磁化自由層３７のみならず上部電極、下部電極についても同様である。たとえば上部電極は、その下側に配置される磁化自由層３７の酸化を抑制するため、酸化されない状態で形成されることが好ましい。また下部電極は、その上に形成されるシード層３５ｐの結晶性のばらつきを抑制するために、酸化されない状態で形成されることが好ましい。これはシード層３５ｐが酸化されるとシード層３５ｐの結晶性にばらつきが生じ、その結果シード層３５ｐの上の反強磁性層３５ｑの結晶配向性が乱れる可能性がある。これは反強磁性層３５ｑの結晶配向性を制御するのはシード層３５ｐであるためである。
【０１５０】
そこで図４５の積層構造を一貫して形成するため、成膜時に成膜装置に搭載するターゲット材料（成膜材料）の種類の数を少なくすることが好ましい。これは一時に成膜装置に搭載することができるターゲット材料の種類の数に限度があるためである。このため、上部電極や下部電極を形成する材料を、磁気抵抗素子３２の各層を形成する材料から選択することにより、当該材料の種類の数を少なくすることができる。したがって準備する成膜材料の種類を少なくすることにより、管理項目が減り、装置費用や装置管理費用を低減することができる。
【０１５１】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。つまり本実施の形態２の効果は、実施の形態１の効果を兼ね備えており、本実施の形態２に記載した効果は、実施の形態１の効果に付随する効果である。
【０１５２】
（実施の形態３）
本実施の形態３に係る半導体装置２００は、実施の形態２の半導体装置２００と大筋で同様の構成を備えている。ただし磁気抵抗素子３２の構成に関して若干の相違がある。具体的には図５１と図４３とを対比して、実施の形態３の磁気抵抗素子３２は、第１上部電極４４、第２上部電極９４に加えて第３上部電極９５を備えている。また第１下部電極３１、第２下部電極８１に加えて第３下部電極８２を備えている。実施の形態２の磁気抵抗素子３２は、上部電極は第１上部電極４４、第２上部電極９４の２層であり、下部電極が第１下部電極３１、第２下部電極８１の２層からなる構成である。しかし実施の形態３の磁気抵抗素子３２は、上部電極、下部電極ともに３層からなる構成である。このように上部電極と下部電極との少なくともいずれか一方が３層以上の積層構造を有する構成であってもよい。以上の点において、実施の形態３は実施の形態２と異なる。
【０１５３】
第３上部電極９５は、第３下部電極８２と同一の材料から構成されることが好ましい。また第３上部電極９５は第１上部電極４４と、第３下部電極８２は第１下部電極３１と同一の材料から構成されることが好ましい。第１上部電極４４や第１下部電極３１は上述したようにたとえばＴａまたはＴａＮからなる構成であることが好ましいため、第２上部電極９４と第３上部電極９５、第２下部電極８１と第３下部電極８２とは互いにエッチング時の選択比の高い材料であることが好ましい。
【０１５４】
具体的には第３上部電極９５や第３下部電極８２は、たとえばＴａまたはＴａＮからなる構成であることが好ましい。第３上部電極９５の厚みはたとえば０．５ｎｍ以上２ｎｍ以下とすることが好ましく、なかでも１ｎｍ以上１．５ｎｍ以下とすることがより好ましい。また第３下部電極８２の厚み８２ａは第３上部電極９５の厚み９５ａよりも厚いことが好ましい。具体的にはたとえば第３下部電極８２は、０．５ｎｍ以上３ｎｍ以下の厚みを有することが好ましく、１．５ｎｍ以上２ｎｍ以下の厚みを有することがより好ましい。
【０１５５】
このように第３上部電極９５と第３下部電極８２とが同一の材料から構成され、かつ第１上部電極４４（第２上部電極９４）が第１下部電極３１（第２下部電極８１）と同一の材料から構成されるため、下部電極の積層構造と上部電極の積層構造とは同一である。
【０１５６】
本実施の形態３に係る半導体装置２００の製造方法は、図７および図５２のフローチャートを併用することにより説明できる。たとえば図７の下地配線を準備する工程（Ｓ００）は実施の形態１および２に順ずる。図７の積層構造を形成する工程（Ｓ１０）では、図５３に示すように、導電膜３７Ａと導電膜９４Ａとの間に挟まれるように導電膜９５Ａが形成される。これは第３上部電極９５となるべき層である。また導電膜８１Ａの下部に導電膜８２Ａが形成される。これは第３下部電極８２となるべき層である。このため導電膜９５Ａは導電膜４４Ａおよび導電膜３１Ａと同一の材料から構成される薄膜が、上述した第３上部電極９５の厚みとなるように形成されることが好ましい。また導電膜８２Ａは導電膜４４Ａおよび導電膜３１Ａと同一の材料から構成される薄膜が、上述した第３下部電極８２の厚みとなるように形成されることが好ましい。
【０１５７】
図７の磁気抵抗素子の大きさとなるようエッチングする工程（Ｓ２０）においては、まず図５４に示すように、図４６と同様に導電膜４４Ａ上にレジスト９９を塗布してフォトリソグラフィおよびエッチングを行なう。その結果導電膜４４Ａは図５４の導電膜４４Ｂとなる。そして図５５に示すように、図４７と同様にエッチングガスを切り替え、エッチングを続行することにより、導電膜９４Ｂ、導電膜９５Ｂ、導電膜３７Ｂ、絶縁膜３８Ｂ、磁化固定層３５および導電膜３１Ｂとなる。
【０１５８】
なおここで、導電膜９４Ａと導電膜９５Ａとは互いにエッチング時の選択性が高い材料からなる。このため導電膜９４Ａをエッチングするガスを用いても導電膜９５Ａはエッチングされ難い。しかし導電膜９４Ａがエッチングされ終わり導電膜９４Ｂとなった段階で、物理的なミリング作用により導電膜９４Ｂの下の導電膜９５Ａがエッチングされ始める。このため上述したように、導電膜９５Ａは（導電膜８２Ａよりも）薄いことが好ましい。
【０１５９】
次に図５６に示すように、導電膜４４Ｂ上にレジスト９９を塗布して、図４８と同様に導電膜４４Ｂが第１上部電極４４となるようにフォトリソグラフィ、エッチング等を行なう。このとき図５７に示すように、図４９と同様に導電膜４４Ｂと導電膜３１Ｂとが同時にエッチングされ、磁化固定層３５と同一の大きさの第１下部電極３１が形成される。ただし導電膜４４Ｂとその下の導電膜９４Ｂとは互いにエッチング時の選択比が高い材料からなる。このため導電膜４４Ｂの最下端までエッチングされた段階でエッチングが終了し、その下の導電膜９４Ｂまではエッチングされない。
【０１６０】
図５７に示す、導電膜４４Ｂがエッチングされて第１上部電極４４が形成される処理と、導電膜３１Ｂがエッチングされて第１下部電極３１が形成される処理とが同時に行なわれる工程が、図５２のフローチャート中の第１上部電極をエッチングする工程（Ｓ３０Ａ）と第１下部電極をエッチングする工程（Ｓ３１Ａ）とで示される。
【０１６１】
次に図５８に示すように、レジスト９９をＮＨ３ガスにより除去した後、エッチングガスをＣＯとＮＨ３ガスとの混合ガスに切り替えて導電膜９４Ｂと導電膜８１Ａとがエッチングされ、第２上部電極９４と第２下部電極８１とが形成される。図５８に示す、導電膜９４Ｂがエッチングされて第２上部電極９４が形成される工程と、導電膜８１Ａがエッチングされて第２下部電極８１が形成される処理とが同時に行なわれる工程が、図５２のフローチャート中の第２上部電極をエッチングする工程（Ｓ３０Ｂ）、第２下部電極をエッチングする工程（Ｓ３１Ｂ）で示される。
【０１６２】
次に図５９に示すように、導電膜９５Ｂと導電膜３７Ｂ、導電膜８２Ａとがエッチングされ、第３上部電極９５と磁化自由層３７、第３下部電極８２が形成される。なおこのとき、図５９に示すように、絶縁膜３８Ｂの一部（上側）が同時にエッチングされて、段差を有するトンネル絶縁膜３８が形成されてもよい。
【０１６３】
このときエッチングガスを切り替えず、工程（Ｓ３０Ｂ）および工程（Ｓ３１Ｂ）と同様にＣＯとＮＨ３ガスとの混合ガスを用いて、物理的なミリング作用を用いて導電膜９５Ｂや導電膜８２Ａをエッチングする。導電膜９４Ｂと導電膜９５Ｂ（導電膜８１Ａと導電膜８２Ａ）とは互いにエッチング時の選択性が高いため、導電膜９４Ｂをエッチングするガスを用いて導電膜９５Ｂをエッチングするには多くの時間を要する。この時間を用いて、たとえば磁化固定層３５や第１上部電極４４、第２上部電極９４などがエッチングにより形成される際に当該各層の側壁に形成、付着された反応性堆積物を、同時にエッチングすることができる。
【０１６４】
上記の反応性堆積物が、既に形成された金属膜の側壁に付着すれば、当該堆積物が付着した以下の層のフォトリソグラフィ時に、当該堆積物がマスクとして働くため、当該以下の層の加工による形状の制御が困難となる可能性がある。このため当該堆積物を除去することが好ましい。そこで実施の形態３のように、第２上部電極９４の下に、第２上部電極９４と互いにエッチング時の選択性の高い材質からなる第３上部電極９５を配置し、第２上部電極９４を形成すべくエッチングしたガスと同一のガスを用いて、第３上部電極９５を形成すべくエッチングする。このようにすれば、効率的に当該堆積物を除去することができ、形成される磁気抵抗素子３２や上部、下部電極の形状精度を向上することができる。このことからも、当該磁気抵抗素子３２や上部、下部電極の酸化や、磁場の漏洩などの不具合をさらに確実に抑制することができる。
【０１６５】
また上述したように、導電膜９５Ｂおよび導電膜３７Ｂをエッチングする時間を用いて導電膜８２Ａがエッチングされる。このため、導電膜９５Ａよりも導電膜８２Ａの方が膜厚が厚いことが好ましい。
【０１６６】
図５９に示す、導電膜９５Ｂがエッチングされて第３上部電極９５が形成される工程と、導電膜３７Ｂがエッチングされて磁化自由層３７が形成される処理と、導電膜８２Ａがエッチングされて第３下部電極８２が形成される処理とが同時に行なわれる工程が、図５２のフローチャート中の第３上部電極をエッチングする工程（Ｓ３０Ｃ）、自由層をエッチングする工程（Ｓ４０）、第３下部電極をエッチングする工程（Ｓ３１Ｃ）で示される。その後は図７のフローチャートに従い、実施の形態１や２と同様に保護膜を形成する工程（Ｓ５０）および磁気抵抗素子の上部の配線を形成する工程（Ｓ６０）が行なわれる。
【０１６７】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態２と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態２に順ずる。つまり本実施の形態３の効果は、実施の形態２の効果を兼ね備えており、本実施の形態３に記載した効果は、実施の形態２の効果に付随する効果である。
【０１６８】
（実施の形態４）
本実施の形態４に係る半導体装置２００は、実施の形態１の半導体装置２００と大筋で同様の構成を備えている。ただし磁気抵抗素子３２の構成に関して若干の相違がある。具体的には図６０と図２８とを対比して、実施の形態４の磁気抵抗素子３２は、下部電極が第１下部電極３１の１層のみとなっている。実施の形態１の磁気抵抗素子３２は、上部電極は第１上部電極４４の１層のみであり、下部電極が第１下部電極３１と第２下部電極８１との２層からなる構成である。しかし実施の形態４の磁気抵抗素子３２は、上部電極、下部電極ともに１層からなる構成である。このように下部電極についても上部電極と同様に１層からなる構成であってもよい。
【０１６９】
また第１下部電極３１の膜厚３１ａが第１上部電極４４の膜厚４４ａに比べて厚くなっている。具体的には、第１上部電極４４の厚みは実施の形態１と同様にたとえば３０ｎｍ以上７０ｎｍ以下（より好ましくは３５ｎｍ以上６５ｎｍ以下）であるが、第１下部電極３１の厚みは３２ｎｍ以上８０ｎｍ以下であることが好ましく、なかでも３７ｎｍ以上７５ｎｍ以下であることがより好ましい。以上の点において、実施の形態４は実施の形態１と異なる。
【０１７０】
実施の形態１〜３はいずれも、上部電極、下部電極のうち少なくともいずれか一方が２層以上の積層構造を有している。しかし実施の形態４のように、上部電極、下部電極の両方が１層のみの構造であってもよい。この場合においても、図６０に示すように第１上部電極４４や磁化自由層３７の幅が第１下部電極３１の幅より小さく、かつ保護膜３４Ａ（３４）を備えることにより、磁化固定層３５における磁場が磁化自由層３７に干渉することを抑制することや、保護膜３４による当該磁気抵抗素子３２の動作の安定性を高めることができる。したがって安定な動作特性を示す半導体装置２００を提供することができる。
【０１７１】
本実施の形態４に係る半導体装置２００の製造方法は、実施の形態１〜３の半導体装置２００の製造方法と同様であり、図７のフローチャートにより説明できる。たとえば図７の下地配線を準備する工程（Ｓ００）は実施の形態１に順ずる。図７の積層構造を形成する工程（Ｓ１０）では、図６１に示すように、図２２に対して導電膜８１Ａが存在しない積層構造が形成される。ただし導電膜３１Ａは第１下部電極３１となるべき層、導電膜４４Ａは第１上部電極４４となるべき層であるため、導電膜３１Ａの厚みは導電膜４４Ａよりも厚く、３２ｎｍ以上８０ｎｍ以下（より好ましくは３７ｎｍ以上７５ｎｍ以下）であることが好ましい。
【０１７２】
図７の磁気抵抗素子の大きさとなるようエッチングする工程（Ｓ２０）においては、まず図６２に示すように、導電膜４４Ａ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ａが最終的に形成される下部電極の平面形状の大きさ（平面視における大きさ）の導電膜４４Ｂとなるようにエッチングする。レジスト９９を除去し、エッチングガスを切り替え、エッチングを続行することにより、図６３に示すように導電膜３７Ｂ、絶縁膜３８Ｂ、磁化固定層３５および導電膜３１Ｂとなる。
【０１７３】
次に図６４に示すように、導電膜４４Ｂ上にレジスト９９を塗布してフォトリソグラフィを行ない、導電膜４４Ａをエッチングしたガスと同一のガスを用いて図６５に示すように第１上部電極４４の大きさとなるようにエッチングする。このとき図６５に示すように、導電膜４４Ｂと導電膜３１Ｂとが同時にエッチングされ、導電膜３１Ｂは導電膜３１Ｃとなる。これが図７のフローチャートの上部電極をエッチングする工程（Ｓ３０）と下部電極をエッチングする工程（Ｓ３１）とに相当する。
【０１７４】
次に図６６に示すように、レジスト９９をＮＨ３ガスにより除去した後、導電膜３７Ｂがエッチングされる。このときのエッチングガスは、ＣＯとＮＨ３ガスとの混合ガスであることが好ましい。図６５の導電膜３７Ｂと導電膜３１Ｃとは互いにエッチング時の選択性が高い材質からなるが、物理的ミリング作用により導電膜３１Ｃも導電膜３７Ｂと同時にエッチングされ、図６６に示すように磁化自由層３７および第１下部電極３１が形成される。このとき同時に絶縁膜３８Ｂの一部（上側）がエッチングされて、段差を有するトンネル絶縁膜３８が形成されてもよい。この工程が図７のフローチャートの自由層をエッチングする工程（Ｓ４０）と下部電極をエッチングする工程（Ｓ３１）とに相当する。
【０１７５】
以上のように、上部電極をエッチングする工程（Ｓ３０）と自由層をエッチングする工程（Ｓ４０）との両方において下部電極をエッチングする工程（Ｓ３１）が同時に行なわれる。このため、第１下部電極３１となるべき層である導電膜３１Ａは、第１上部電極４４となるべき層である導電膜４４Ａよりも膜厚が厚いことが好ましい。
【０１７６】
また導電膜３１Ａを導電膜４４Ａよりも厚くすることにより、図６５に示すように、導電膜４４Ｂがエッチングされ終わり第１上部電極４４が形成された段階で、導電膜３１Ｂは導電膜３１Ｃとなり下側に磁化固定層３５よりも平面視における面積の大きい領域が存在する。したがってこの領域が、続く導電膜３７Ｂをエッチングして磁化自由層３７を形成する工程を行なう際に、導電膜３１Ｃの下側の絶縁膜が同時にエッチングされる問題を回避する役割を果たす。したがって実施の形態４において導電膜３１Ａを導電膜４４Ａよりも厚くすれば、実施の形態１と同様に、下部電極よりも下側の層間絶縁膜９などがエッチングされることによる、接続配線８へのダメージを抑制することができる。
【０１７７】
図６６の後は図７のフローチャートに従い、実施の形態１と同様に保護膜を形成する工程（Ｓ５０）および磁気抵抗素子の上部の配線を形成する工程（Ｓ６０）が行なわれる。保護膜３４Ａを、磁気抵抗素子３２を形成するためのエッチングが終了した後に形成することにより、後工程において当該保護膜３４Ａがエッチングによるダメージを受ける可能性を低減することができる。このことは実施の形態１と同様である。
【０１７８】
（比較例）
以下、実施の形態１〜４の半導体装置２００に対する参考用の比較例として、特に磁気抵抗素子３２の構成や、当該部分の製造方法について説明する。
【０１７９】
たとえば磁気抵抗素子３２と上部電極、下部電極との積層構造を形成する際に、図６７に示すように、図６１の実施の形態４における導電膜の積層構造と同様の積層構造を準備する。ただし導電膜４４Ａと導電膜３１Ａとの膜厚の大小については問わない。
【０１８０】
そして図６８に示すように、導電膜４４Ａ上にレジスト９９を塗布して、フォトリソグラフィおよびエッチング等を行なうことにより、導電膜４４Ａが、図６８の導電膜４４Ｂを経て図６９のように、所望の第１上部電極４４の平面形状となるように加工される。このときは第１上部電極４４を高いエッチングレートでエッチングすることが可能なエッチングガスが用いられる。
【０１８１】
次に図６９に示すように、導電膜３７Ａが、これを高いエッチングレートでエッチングすることが可能なエッチングガスによりエッチングされ、第１上部電極４４と同様の大きさを有する磁化自由層３７となる。このとき絶縁膜３８Ａの一部がエッチングされ、絶縁膜３８Ｂとなってもよい。
【０１８２】
次に図７０に示すように、図６９により形成された第１上部電極４４の上面および側面、磁化自由層３７の側面、絶縁膜３８Ｂの上面および側面の一部を覆うように保護膜３４Ａが形成される。
【０１８３】
そして当該保護膜３４Ａ上に図７１に示すようにレジスト９９が塗布され、フォトリソグラフィおよびエッチングすることにより、図７２のように保護膜３４Ａ、絶縁膜３８Ｂ、導電膜３５Ａ、３１Ａが加工された保護膜３４Ｂ、トンネル絶縁膜３８、磁化固定層３５、第１下部電極３１が形成される。
【０１８４】
以上のように、比較例の製造方法においては、上部電極を所望の形状に加工した後、先に保護膜を形成し、その後で保護膜と一緒に下部電極や磁化固定層を加工している。このため最終的に形成される磁化固定層３５の側面には保護膜が形成されない。このため磁化固定層３５が酸化によるダメージを受けたり、磁化固定層３５の磁場が磁化自由層３７の方に漏洩し、誤動作を招く可能性が高くなる。
【０１８５】
さらに、当該製造方法においては、保護膜と下部電極とを連続してエッチングしようとしているが、この場合下部電極をエッチングするために保護膜上のレジストに大きなダメージが加わる。このため、下部電極のエッチング中にレジストが剥離するなどの不具合を起こし、その結果、下層の保護膜がダメージを受け、所望の平面形状に加工できなくなる可能性がある。以上より、比較例の製造方法においては、複数の磁気抵抗素子３２間の動作のばらつきを精密に抑制することが困難な半導体装置２００が形成される可能性がある。
【０１８６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１８７】
本発明の半導体装置は、磁気抵抗素子を備える半導体装置が誤作動することを抑制する技術として、特に優れている。
【符号の説明】
【０１８８】
１  活性領域、１ｃ  チャネル領域、１ｗ  ウエル領域、２  分離絶縁膜、３，４，５，３８Ａ，３８Ｂ，２７０Ａ，２７１Ａ  絶縁膜、７  接続部、８  接続配線、９  層間絶縁膜、１０，１０Ａ，１０Ｂ  ＭＯＳトランジスタ、１１  ゲート絶縁膜、１２  ゲート電極、１３  サイドウォール、１４  不純物領域、１５  金属膜、１６，１８，２０，２１，２３，２４，３６，４７，３６０  絶縁層、１７，１９，２２，２６  単位コンタクト部、２６ａ，３９ａ  コンタクトホール、２８  貫通孔、３０，３０Ａ，３１Ａ，３１Ｂ，３５Ａ，３７Ａ，３７Ｂ，４４Ａ，４４Ｂ，４４Ｃ，８１Ａ，８２Ａ，９４Ａ，９４Ｂ，９５Ａ，９５Ｂ  導電膜、３１  第１下部電極、３２  磁気抵抗素子、３４，３４Ａ，３４Ｂ  保護膜、３５  磁化固定層、３５ｐ  シード層、３５ｑ  反強磁性層、３５ｒ  強磁性層、３５ｓ  非磁性層、３５ｔ  強磁性層、３７  磁化自由層、３８  トンネル絶縁膜、３９  コンタクト部、４０  ビット線、２９，２９Ａ，４１ａ，４１ａ０，４１ｆ，４１ｆ０，４１ｇ０，４５，４８，５４，６３，６４  バリアメタル、４１ｄ，４１ｄ０，５２，６２  クラッド層、４３，５１  配線本体部、４４  第１上部電極、４６  ソース配線、５０  ディジット線、５５  ディジット線用溝部、７１，７２  磁力線、８１  第２下部電極、８２  第３下部電極、９４  第２上部電極、９５  第３上部電極、９９  レジスト、１００  半導体基板、１７０  スパッタリング装置、１７１  ターゲット、１７２  ステージ、１７３  直流コイル、１７４  高周波コイル、２００  半導体装置、２７０，２７１  平坦絶縁膜、４１０  ライナー膜。
【図１】
2011134977.tif 000003
【図２】
2011134977.tif 000004
【図３】
2011134977.tif 000005
【図４】
2011134977.tif 000006
【図５】
2011134977.tif 000007
【図６】
2011134977.tif 000008
【図７】
2011134977.tif 000009
【図８】
2011134977.tif 000010
【図９】
2011134977.tif 000011
【図１０】
2011134977.tif 000012
【図１１】
2011134977.tif 000013
【図１２】
2011134977.tif 000014
【図１３】
2011134977.tif 000015
【図１４】
2011134977.tif 000016
【図１５】
2011134977.tif 000017
【図１６】
2011134977.tif 000018
【図１７】
2011134977.tif 000019
【図１８】
2011134977.tif 000020
【図１９】
2011134977.tif 000021
【図２０】
2011134977.tif 000022
【図２１】
2011134977.tif 000023
【図２２】
2011134977.tif 000024
【図２３】
2011134977.tif 000025
【図２４】
2011134977.tif 000026
【図２５】
2011134977.tif 000027
【図２６】
2011134977.tif 000028
【図２７】
2011134977.tif 000029
【図２８】
2011134977.tif 000030
【図２９】
2011134977.tif 000031
【図３０】
2011134977.tif 000032
【図３１】
2011134977.tif 000033
【図３２】
2011134977.tif 000034
【図３３】
2011134977.tif 000035
【図３４】
2011134977.tif 000036
【図３５】
2011134977.tif 000037
【図３６】
2011134977.tif 000038
【図３７】
2011134977.tif 000039
【図３８】
2011134977.tif 000040
【図３９】
2011134977.tif 000041
【図４０】
2011134977.tif 000042
【図４１】
2011134977.tif 000043
【図４２】
2011134977.tif 000044
【図４３】
2011134977.tif 000045
【図４４】
2011134977.tif 000046
【図４５】
2011134977.tif 000047
【図４６】
2011134977.tif 000048
【図４７】
2011134977.tif 000049
【図４８】
2011134977.tif 000050
【図４９】
2011134977.tif 000051
【図５０】
2011134977.tif 000052
【図５１】
2011134977.tif 000053
【図５２】
2011134977.tif 000054
【図５３】
2011134977.tif 000055
【図５４】
2011134977.tif 000056
【図５５】
2011134977.tif 000057
【図５６】
2011134977.tif 000058
【図５７】
2011134977.tif 000059
【図５８】
2011134977.tif 000060
【図５９】
2011134977.tif 000061
【図６０】
2011134977.tif 000062
【図６１】
2011134977.tif 000063
【図６２】
2011134977.tif 000064
【図６３】
2011134977.tif 000065
【図６４】
2011134977.tif 000066
【図６５】
2011134977.tif 000067
【図６６】
2011134977.tif 000068
【図６７】
2011134977.tif 000069
【図６８】
2011134977.tif 000070
【図６９】
2011134977.tif 000071
【図７０】
2011134977.tif 000072
【図７１】
2011134977.tif 000073
【図７２】
2011134977.tif 000074