(57)【要約】【課題】半導体装置は、必要に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備える。【解決手段】半導体装置は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。【選択図】図１
2011239265.tif 000002
【特許請求の範囲】
【請求項１】
トランスコンダクタンス増幅器とキャパシタから構成されるフィルタ回路を有する半導体装置であって、
前記フィルタ回路は、妨害信号の電界強度を検出する検出部と、
前記検出された電界強度に応じて、前記トランスコンダクタンス増幅器の差動入力段のトランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う制御部と、を有する半導体装置。
【請求項２】
前記トランスコンダクタンス増幅器は、差動入力段を構成するトランジスタ対と、
前記トランジスタ対の夫々のトランジスタのソース側に接続され、電流値が調整可能とされる定電流源と、
前記トランジスタ対の夫々のトランジスタのソース端子間に接続され、抵抗値が調整可能とされる抵抗部と、
前記トランジスタ対の夫々のトランジスタのドレイン側に接続される負荷素子と、を有し、
前記制御部は、前記検出された電界強度に応じて、前記定電流源の電流値と前記抵抗部の抵抗値の双方を調整するための制御を行う、請求項１記載の半導体装置。
【請求項３】
前記キャパシタは容量値が調整可能とされ、
前記制御部は、前記検出された妨害信号の電界強度に応じて前記容量値を調整するための制御を行う、請求項２記載の半導体装置。
【請求項４】
前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記定電流源の電流値及び前記ソース端子間の抵抗値を大きくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記定電流源の電流値及び前記ソース端子間の抵抗値を小さくするための制御を行う、請求項３記載の半導体装置。
【請求項５】
前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記容量値を小さくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記容量値を大きくするための制御を行う、請求項４記載の半導体装置。
【請求項６】
前記トランスコンダクタンス増幅器は、差動入力段を構成する第１トランジスタ対と、
前記第１トランジスタ対の夫々のトランジスタのソース側に接続され、供給されるバイアス電圧に応じた電流を供給する第１定電流源と、
前記第１トランジスタ対と同一の信号を入力し、差動入力段を構成する第２トランジスタ対と、
前記第２トランジスタ対の夫々のトランジスタのソース側に接続され、供給されるバイアス電圧に応じた電流を供給する第２定電流源と、
前記第２トランジスタ対の夫々のトランジスタのソース端子間に接続される抵抗と、
前記第１トランジスタ対及び前記第２トランジスタ対の夫々のトランジスタのドレイン側に共通に接続される負荷素子と、を有し、
前記制御部は、前記検出された電界強度に応じて、前記第１定電流源と前記第２定電流源のうち何れか一つの定電流源を選択し、バイアス電圧を供給することにより、前記インピーダンスと前記バイアス電流の双方を調整するための制御を行う、請求項１記載の半導体装置。
【請求項７】
前記トランスコンダクタンス増幅器は、前記第２トランジスタ対、前記第２定電流源、及び前記抵抗を一組とするセットを複数セット有し、
前記複数セットの前記抵抗は夫々異なる抵抗値とされる、請求項６記載の半導体装置。
【請求項８】
前記キャパシタは容量値が調整可能とされ、
前記制御部は、前記検出された妨害信号の電界強度に応じて前記容量値を調整するための制御を行う、請求項７記載の半導体装置。
【請求項９】
前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記インピーダンス及び前記バイアス電流が大きくなるように、前記第１定電流源と前記第２定電流源の何れか一つの定電流源にバイアス電圧を供給し、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記インピーダンス及び前記バイアス電流が小さくなるように、前記第１定電流源と前記第２定電流源の何れか一つの定電流源にバイアス電圧を供給する制御を行う、請求項８記載の半導体装置。
【請求項１０】
前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記容量値を小さくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記容量値を大きくするための制御を行う、請求項９記載の半導体装置。
【請求項１１】
前記フィルタ回路は、前記トランスコンダクタンス増幅器を複数有し、
前記複数のトランスコンダクタンス増幅器のうち、第１トランスコンダクタンス増幅器と第２トランスコンダクタンス増幅器が直列に接続され、
第３トランスコンダクタンス増幅器が前記第１トランスコンダクタンス増幅器の出力信号を入力し、その出力を前記第１トランスコンダクタンス増幅器の出力端子にフィードバックするループを形成し、
第４トランスコンダクタンス増幅器が、前記第２トランスコンダクタンス増幅器の出力信号を入力し、前記第１トランスコンダクタンス増幅器の出力端子にフィードバックするループを形成する、請求項２又は６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路に係る技術に関し、特に、無線通信システム向けの受信装置用のフィルタ回路を備える半導体装置に適用して、有効な技術に関する。
【背景技術】
【０００２】
近年、無線通信システムの高速化に伴い、信号帯域幅が増加している。また、信号帯域幅の可変を必要とする無線規格（３ＧＰＰ  ＴＳ  ３６．１０１  Ｖ９．２．０）が登場したため、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号処理用のＩＣチップ内に広帯域特性を有し、且つ帯域幅が可変できる要素回路を備える製品が今後多く市場に出回ると予想される。
【０００３】
帯域幅の可変を容易に実現する従来技術として、特許文献１に開示がある。
【０００４】
特許文献１に記載のアクティブフィルタ回路は、フィルタ回路を構成する相互コンダクタンス増幅器（以下、「Ｇｍ回路」とも称する。）内のトランジスタのトランスコンダクタンスＧｍと可変容量回路（キャパシタバンク）の容量Ｃの積を利用することによって帯域幅の可変を実現する。
【０００５】
一方、近年の半導体集積回路のプロセスの微細化に伴う低電源電圧動作の要求から、Ｇｍ回路のダイナミックレンジの確保が困難となってきている。ダイナミックレンジが狭い場合、強電界の妨害信号によりフィルタ回路内で処理される信号が歪むおそれがある。フィルタ回路のダイナミックレンジを拡大する従来技術として、非特許文献１に開示がある。
【０００６】
非特許文献１に記載のＧｍ−Ｃフィルタ回路は、フィルタ回路を構成するＧｍ回路内の入力段のＭＯＳトランジスタのソース端子に抵抗を接続することにより、フィルタ回路のダイナミックレンジを拡大する。また、非特許文献２において、ＭＯＳトランジスタによるソース接地増幅回路のソース側に抵抗を直列に接続することにより、線形動作を達成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−５４７０号公報
【非特許文献】
【０００８】
【非特許文献１】“Ａ  Ｗｉｄｅｌｙ  Ｔｕｎａｂｌｅ  ＣＭＯＳ  Ｇｍ−Ｃ  Ｆｉｌｔｅｒ  Ｗｉｔｈ  ａ  Ｎｅｇａｔｉｖｅ  Ｓｏｕｒｃｅ  Ｄｅｇｅｎｅｒａｔｉｏｎ  Ｒｅｓｉｓｔｏｒ  Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ”  ＩＥＥＥ  ２００３
【非特許文献２】Ｂｅｈｚａｄ  Ｒａｚａｖｉ  「アナログＣＭＯＳ集積回路の設計  基礎編」  丸善株式会社  平成１５年３月３０日  初版  ｐ．７３−８２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に代表される一般的なＧｍ回路は、低電源電圧動作の要求の下、Ｇｍ回路の動作電流を増加させてダイナミックレンジを確保することが一般的である。また、非特許文献１に示される方法では、ソース端子に接続された抵抗による熱雑音が発生し、トランスコンダクタンスＧｍが低下する。そのため、フィルタ回路における雑音の要求仕様を満足させるためにソース抵抗値に上限値を設定し、Ｇｍを大きくするためにＧｍ回路の動作電流を増加させている。すなわち、従来技術に係るフィルタ回路は、強電界の妨害信号による信号の歪みを防止するため、妨害信号の電界強度に関わらず、常に、Ｇｍ回路の動作電流を増加させてフィルタ回路全体の消費電流を増加させている。このようなＧｍ回路を用いたフィルタ回路を、例えばバッテリ駆動の携帯端末に適用することは、低消費電力の観点により現実的でない。
【００１０】
本発明の目的は、妨害信号の電界強度に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備えた半導体装置を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１３】
すなわち、半導体装置は、トランスコンダクタンス増幅器とキャパシタから構成されるフィルタ回路を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、フィルタ回路を備えた半導体装置は、妨害信号の電界強度に応じてダイナミックレンジを確保し、且つ低消費電流化に資する。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る、無線通信向けの受信装置用のフィルタ回路の一例を示すブロック図である。
【図２】図２は、Ｇｍ回路１０３の一例を示す回路図である。
【図３】図３は、キャパシタバンク１０４の一例を示す回路図である。
【図４Ａ】図４Ａは、フィルタ回路１０において各パラメータを変更した場合の入力電圧に対するＤＣ特性の一例を示す特性図である。
【図４Ｂ】図４Ｂは、フィルタ回路１０において各パラメータを変更した場合の周波数特性の一例を示す特性図である。
【図５】図５は、フィルタ制御部１０１によるフィルタ特性の調整に係る動作の一例を示す流れ図である。
【図６】図６は、実施の形態２に係る、無線通信向けの受信装置用のフィルタ回路の一例を示すブロック図である。
【図７】図７は、Ｇｍ回路２０３の一例を示す回路図である。
【発明を実施するための形態】
【００１７】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１８】
〔１〕（妨害信号の強度に応じてダイナミックレンジを調整）
本発明の代表的な実施の形態に係る半導体装置（１、２）は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有する。前記フィルタ回路は、妨害信号の電界強度を検出する検出部（１０２）と、前記検出された電界強度に応じて、前記トランスコンダクタンス増幅器の差動入力段のトランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う制御部（１０１）を有する。
【００１９】
これによれば、前記差動入力段のトランジスタのソース側のインピーダンスを可変することで、ダイナミックレンジを可変することができる。また、前記トランスコンダクタンス増幅器のバイアス電流を可変することで、ダイナミックレンジを可変するとともにトランスコンダクタンスＧｍを可変することができる。すなわち、前記フィルタ回路によれば、妨害信号の電界強度に応じて必要なダイナミックレンジとＧｍを決定することができるから、前記フィルタ回路の低消費電流化に資する。
【００２０】
〔２〕（抵抗値調整によるインピーダンス可変構成）
項１の半導体装置において、前記トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ）は、差動入力段を構成するトランジスタ対（Ｑ１、Ｑ２）と、前記トランジスタ対の夫々のトランジスタのソース側に接続され、電流値が調整可能とされる定電流源（Ｑ５、Ｑ６）と、前記トランジスタ対の夫々のトランジスタのソース端子間に接続され、抵抗値が調整可能とされる抵抗部（Ｒ１〜Ｒ３）と、前記トランジスタ対の夫々のトランジスタのドレイン側に接続される負荷素子（Ｑ３、Ｑ４）とを有する。前記制御部は、前記検出された電界強度に応じて、前記定電流源の電流値と前記抵抗部の抵抗値の双方を調整するための制御を行う。
【００２１】
これによれば、前記インピーダンスと前記バイアス電流を容易に調整することができる。
【００２２】
〔３〕（妨害信号の強度に応じて帯域幅を調整）
項１又は２の半導体装置において、前記キャパシタは容量値が調整可能とされ、前記制御部は、前記検出された妨害信号の電界強度に応じて前記容量値を調整するための制御を行う。
【００２３】
これによれば、妨害電波の電界強度に応じて、前記フィルタ回路の帯域幅を調整することができる。
【００２４】
〔４〕（妨害信号が強電界／弱電界の場合の電流値及び抵抗値の制御方法）
項１乃至３の何れかの半導体装置において、前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記定電流源の電流値及び前記ソース端子間の抵抗値を大きくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記定電流源の電流値及び前記ソース端子間の抵抗値を小さくするための制御を行う。
【００２５】
これによれば、妨害信号の電界強度が大きく、前記フィルタ回路内の信号が歪むおそれがある場合には、ダイナミックレンジを拡げるともにＧｍを大きくすることで信号の歪みを防止することができる。一方、妨害信号の電界強度が小さく、前記フィルタ回路内の信号が歪むおそれがない場合には、ダイナミックレンジを拡げないので、前記フィルタ回路の消費電流を抑えることができる。
【００２６】
〔５〕（妨害信号が強電界／弱電界の場合の容量値の制御方法）
項１乃至４の何れかの半導体装置において、前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記容量値を小さくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記容量値を大きくするための制御を行う。
【００２７】
これによれば、前記フィルタ回路が前記容量値を調整することで、前記抵抗値を調整したことによる前記フィルタ回路の帯域幅の変動を抑えることができ、目標とする帯域幅に合わせ込むことが可能となる。
【００２８】
〔６〕（バイアス電圧供給の有無によるインピーダンス可変構成）
項１の半導体装置において、前記トランスコンダクタンス増幅器（２０３ａ〜２０３ｄ）は、差動入力段を構成する第１トランジスタ対（Ｑ１、Ｑ２）と、前記第１トランジスタ対の夫々のトランジスタのソース側に接続され、供給されるバイアス電圧に応じた電流を供給する第１定電流源（Ｑ５、Ｑ６）を有する。また、前記トランスコンダクタンス増幅器は、前記第１トランジスタ対と同一の信号を入力し、差動入力段を構成する第２トランジスタ対（Ｑ６１とＱ６２、Ｑ６５とＱ６５、又はＱ６９とＱ７０）と、前記第２トランジスタ対の夫々のトランジスタのソース側に接続され、供給されるバイアス電圧に応じた電流を供給する第２定電流源（Ｑ６３とＱ６４、Ｑ６７とＱ６８、又はＱ７１とＱ７２）と、前記第２トランジスタ対の夫々のトランジスタのソース端子間に接続される抵抗（Ｒ１１、Ｒ１２、又はＲ１３）と、前記第１トランジスタ対及び前記第２トランジスタ対の夫々のトランジスタのドレイン側に共通に接続される負荷素子（Ｑ３、Ｑ４）を有する。前記制御部は、前記検出された電界強度に応じて、前記第１定電流源と前記第２定電流源のうち何れか一つの定電流源を選択し、バイアス電圧を供給することにより、前記インピーダンスと前記バイアス電流の双方を調整するための制御を行う。
【００２９】
これによれば、前記インピーダンスと前記バイアス電流を容易に調整することができる。また、前記インピーダンスの調整手段として、例えば、前記ソース端子間に接続された抵抗と直列又は並列にスイッチ用のトランジスタ接続し、前記スイッチ用トランジスタを制御することにより抵抗値を調整する回路形式を採用した場合と本実施の形態に係る回路形式を採用した場合を比較する。前者の場合、スイッチ用のトランジスタをオン・オフすることにより抵抗値を切り換えることができるが、抵抗値を決める際には、スイッチ用トランジスタのオン抵抗を考慮しなければならない。一方、後者の本実施の形態に係る回路形式によれば、前記スイッチ用のトランジスタを別個に備える必要がないため、前記スイッチ用のトランジスタのオン抵抗による抵抗値に対する影響を考慮する必要がない。
【００３０】
〔７〕（複数セットの可変定電流源と抵抗）
項６の半導体装置において、前記トランスコンダクタンス増幅器は、前記第２トランジスタ対、前記第２定電流源、及び前記抵抗を一組とするセットを複数セット有し、前記複数セット（２０３２〜２０３４）の前記抵抗は夫々異なる抵抗値とされる。
【００３１】
これによれば、複数の候補の値から何れかの抵抗値を選択することが可能となる。
【００３２】
〔８〕（妨害信号の強度に応じて帯域幅を調整）
項６又は７の半導体装置において、前記キャパシタは容量値が調整可能とされ、前記制御部は、前記検出された妨害信号の電界強度に応じて前記容量値を調整するための制御を行う。
【００３３】
これによれば、項３と同様に、前記フィルタ回路の帯域幅を調整することができる。
【００３４】
〔９〕（妨害信号が強電界／弱電界の場合の電流値及び抵抗値の制御方法）
項６乃至８の何れかの半導体装置において、前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記インピーダンス及び前記バイアス電流が大きくなるように、前記第１定電流源と前記第２定電流源の何れか一つの定電流源にバイアス電圧を供給し、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記インピーダンス及び前記バイアス電流が小さくなるように、前記第１定電流源と前記第２定電流源の何れか一つの定電流源にバイアス電圧を供給する制御を行う。
【００３５】
これによれば、項４と同様に、前記フィルタ回路の消費電流を抑えることができる。
【００３６】
〔１０〕（妨害信号が強電界／弱電界の場合の容量値の制御方法）
項６乃至９の何れかの半導体装置において、前記制御部は、前記検出された妨害信号の電界強度が所定の閾値よりも大きいとき、前記容量値を小さくするための制御を行い、前記検出された妨害信号の電界強度が所定の閾値よりも小さいとき、前記容量値を大きくするための制御を行う。
【００３７】
これによれば、項５と同様に、前記フィルタ回路の帯域幅の変動を抑えることができる。
【００３８】
〔１１〕（フィルタ回路の構成）
項２乃至１０の何れかの半導体装置において、前記フィルタ回路（１０、２０）は、前記トランスコンダクタンス増幅器を複数有し、前記複数のトランスコンダクタンス増幅器のうち、第１トランスコンダクタンス増幅器（１０３ａ、２０３ａ）と第２トランスコンダクタンス増幅器（１０３ｂ、２０３ｂ）が直列に接続される。また、第３トランスコンダクタンス増幅器（１０３ｃ、２０３ｃ）が前記第１トランスコンダクタンス増幅器の出力信号を入力し、その出力を前記第１トランスコンダクタンス増幅器の出力端子にフィードバックするループを形成する。更に第４トランスコンダクタンス増幅器（１０３ｄ、２０３ｄ）が、前記第２トランスコンダクタンス増幅器の出力信号を入力し、前記第１トランスコンダクタンス増幅器の出力端子にフィードバックするループを形成する。
【００３９】
これによれば、より安定した２次フィルタを実現することが可能となる。
【００４０】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４１】
図１は、実施の形態１に係る、携帯電話や無線ＬＡＮ等の無線通信向けの受信装置用のフィルタ回路を備えた半導体装置である。同図に示される半導体装置１は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。同図には、説明の便宜上必要な構成要素のみ図示している。
【００４２】
フィルタ回路１０は、複数のＧｍ回路１０３ａ〜１０３ｄ（以下、総称する場合は“１０３”と表記する。）と、キャパシタの容量値が可変とされるキャパシタバンク１０４ａ、１０４ｂ（以下、総称する場合は“１０４”と表記する。）を用いて所望のフィルタ特性を実現し、コモンフィードバック回路１０５ａ、１０５ｂにより、前記Ｇｍ回路１０３の出力端子のＤＣ電圧（コモンモード電圧）が一定となるように制御される。
【００４３】
図２は、前記Ｇｍ回路１０３の回路構成の一例である。
【００４４】
前記Ｇｍ回路１０３は、差動入力段を構成するＮ型のＭＯＳトランジスタＱ１及びＱ２と、前記Ｇｍ回路１０３のバイアス電流を供給する電流源を構成するＮ型のＭＯＳトランジスタＱ５及びＱ６と、能動負荷を構成するＰ型のＭＯＳトランジスタＱ３及びＱ４と、ラダーに配置されるソース抵抗Ｒ１、Ｒ２、及びＲ３を有する。前記ＭＯＳトランジスタＱ３及びＱ４のゲート端子には、前記コモンモードフィードバック回路１０５（ＣＭＦＢ）の出力端子が接続され、前記Ｇｍ回路１０３の出力コモンモード電圧を一定にしている。
【００４５】
図３は、前記キャパシタバンク１０４の回路構成の一例である。
【００４６】
図３に示されるキャパシタバンク１０４は、差動入力を構成する正側入力（＋）と負側入力（−）を有し、前記Ｇｍ回路１０３の正側の出力と負側の出力に夫々接続される。前記キャパシタバンク１０４は、例えば、キャパシタＣ１とＣ２が常時接続され、最小の容量値は“Ｃ１＋Ｃ２”である。前記キャパシタバンク１０４は、後述するフィルタ制御部１０１からの制御信号ＣＮＴ２によって容量値が可変とされる。
【００４７】
ここで、前記フィルタ回路１０におけるフィルタ特性と、前記Ｇｍ回路１０３及び前記キャパシタバンク１０４における各種パラメータとの関係について説明する。
【００４８】
まず、基準となるトランスコンダクタンスの値をＧｍとしたとき、前記Ｇｍ回路１０３ａ、１０３ｂ、１０３ｃ及び１０３ｄのトランスコンダクタンスの値を夫々、“ｕ×Ｇｍ”、“ｖ×Ｇｍ”、“ｐ×Ｇｍ”、及び“ｗ×Ｇｍ”とする。なお、ｕ、ｖ、ｐ、及びｗは、各Ｇｍ回路のＧｍ値の重みづけを表わす定数である。また、キャパシタバンク１０４ａ、１０４ｂの容量値を夫々、Ｃａ及びＣｂとする。このとき、前記フィルタ回路１０のフィルタ特性は式１〜式４により表現される。
【００４９】
【数１】
2011239265.tif 000003
【００５０】
【数２】
2011239265.tif 000004
【００５１】
【数３】
2011239265.tif 000005
【００５２】
【数４】
2011239265.tif 000006
【００５３】
ここで、式１は、前記フィルタ回路１０の伝達関数であり、式２は前記フィルタ回路１０の遮断周波数を表わす。また、式３は前記重みづけを表わす定数の夫々の関係を表わし、式４は、フィルタの共振のピークの鋭さを表わすＱ値である。前記フィルタ回路に所望のフィルタ特性を持たせるためには、要求仕様に応じて“ωｎ”と“Ｑ”の値を決定し、これらの値を満足するように、前記Ｇｍ回路１０３の夫々のトランスコンダクタンス“ｕ×Ｇｍ”、“ｖ×Ｇｍ”、“ｐ×Ｇｍ”、及び“ｗ×Ｇｍ”と、キャパシタバンクの容量Ｃ１、Ｃ２を決定すればよい。
【００５４】
また、ＧｍとダイナミックレンジΔＶＩＮは、式５と式６により表わされる。
【００５５】
【数５】
2011239265.tif 000007
【００５６】
【数６】
2011239265.tif 000008
【００５７】
ここで、ＩＤは図２におけるＧｍ回路１０３の入力段ＭＯＳトランジスタＱ１及びＱ２に流れるドレイン電流（バイアス電流）である。また、ＷはＭＯＳトランジスタＱ１及びＱ２のゲート幅であり、ＬはＭＯＳトランジスタＱ１及びＱ２のゲート長である。また、ＣｏｘはＭＯＳトランジスタＱ１及びＱ２の単位面積当たりの酸化膜容量であり、μはキャリアの移動度である。
【００５８】
前記フィルタ回路１０において、広帯域の帯域幅特性を得るためには、式２に示すように、前記Ｇｍ回路１０３のＧｍを大きくし、キャパシタＣａ及びＣｂの値を小さくすればよい。しかしながら、Ｇｍが増加するほど線形性（ダイナミックレンジ）ΔＶＩＮが低下するため、回路設計の際は、要求される線形性の仕様値によってＧｍの上限値が決定され、また、キャパシタＣａ及びＣｂの素子ばらつき幅等によって容量の大きさの下限値が決定される。
【００５９】
ダイナミックレンジΔＶＩＮを低下させることなくＧｍを増加させるためには、式５及び式６に示すように、ドレイン電流ＩＤを増加させれば良い。ここで、式６に示すように、入力段ＭＯＳトランジスタＱ１及びＱ２のアスペクト比（Ｗ／Ｌ）を小さくし、ドレイン電流を増加させると、ダイナミックレンジΔＶＩＮが拡大して線形性は改善する。しかしながら、式５に示すようにドレイン電流ＩＤの増加量に対してアスペクト比（Ｗ／Ｌ）の低減量が大きい場合にはＧｍは低下する。そこで、ドレイン電流ＩＤを増加させることなく、ダイナミックレンジΔＶＩＮを増加させるため、ＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を挿入する。一般に、ソース側に抵抗を接続した場合、式７及び式８の関係が成り立つ。
【００６０】
【数７】
2011239265.tif 000009
【００６１】
【数８】
2011239265.tif 000010
【００６２】
ここで、Ｒｓはソース端子間の抵抗値である。
【００６３】
式８に示すように、ソース抵抗Ｒｓを大きくすることによって、ダイナミックレンジΔＶＩＮを増加させることができるが、式７に示すようにソース抵抗Ｒｓの追加によって、Ｇｍが減少する。更に、ソース抵抗Ｒｓの値を大きくするほど、ソース抵抗から発生する熱雑音も多くなるため、雑音の要求仕様によって、ソース抵抗Ｒｓの上限値が決定される。
【００６４】
したがって、前記フィルタ回路１０の設計を行う際は、要求される雑音の仕様を満足するようにソース抵抗Ｒｓの値を決定してダイナミックレンジを確保するとともに、Ｇｍの低下を抑えるために入力段ＭＯＳトランジスタＱ１及びＱ２のアスペクト比（Ｗ／Ｌ）を大きくし、且つドレイン電流ＩＤを増加させる。そして、前記キャパシタバンク１０４の容量値Ｃａ及びＣｂの値を調整することで、要求される帯域幅を確保して、所望のフィルタ特性を実現する。
【００６５】
図４Ａは、前記フィルタ回路１０において各パラメータを変更した場合の入力電圧Ｖｉｎに対するＤＣ特性（Ｇｍ及びダイナミックレンジΔＶＩＮ）を表わす特性図である。
【００６６】
図４Ｂは、前記フィルタ回路１０において各パラメータを変更した場合のＡＣ特性（周波数帯域幅）を表わす特性図である。
【００６７】
図４Ａ及び図４Ｂに示される参照符号ａは、前記Ｇｍ回路１０３の入力段ＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を入れない場合の特性を示したものである。この場合、ソース端子間に抵抗Ｒｓを挿入しないことから入力電圧振幅Ｖｉｎに対して大きなＧｍを得ることができる。これにより、広帯域、且つＱが大きいフィルタ特性が得ることができる半面、入力電圧振幅Ｖｉｎを増加させるとＧｍが低減し、大振幅の信号が入力されたとき、歪みが発生してしまう。
【００６８】
図４Ａ及び図４Ｂに示される参照符号ｂは、前記Ｇｍ回路１０３の入力段ＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を挿入せず、入力段ＭＯＳトランジスタＱ１及びＱ２のアスペクト比（Ｗ／Ｌ）を小さくし、且つバイアス電流を増加させた場合の特性を示したものである。この場合、ＤＣ特性に関しては、参照符号（ａ）のグラフに比べて入力電圧振幅Ｖｉｎに対するＧｍは低減しているが、入力電圧振幅Ｖｉｎの増加に対するＧｍの変動量は小さく、大振幅の信号が入力されたときに発生する歪みも小さくなる。またＡＣ特性に関しては、参照符号（ａ）に比べてＧｍが低下するため、フィルタ回路の通過帯域は減少する。所望の帯域幅を確保するためには、キャパシタバンクの容量値を小さくすることで遮断周波数を高域に移行させる。
【００６９】
図４Ａ及び図４Ｂに示される参照符号ｃは、前記Ｇｍ回路１０３の入力段ＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を挿入した場合の特性を示したものである。この場合、ＤＣ特性に関しては、参照符号（ｂ）のグラフに比べて入力電圧振幅Ｖｉｎに対するＧｍは低下するが、入力電圧振幅Ｖｉｎの増加に対するＧｍの変動量は更に小さくなり、大振幅の信号が入力されたときであっても、ほとんど歪みが発生しない。また、ＡＣ特性に関しては、参照符号（ｂ）のグラフに比べてＧｍが低下するため、フィルタの通過帯域は更に低下する。所望の帯域幅を確保するためには、キャパシタバンクの容量値を小さくすること、又は、アスペクト比（Ｗ／Ｌ）を大きくすると共にバイアス電流ＩＤを増加させることにより、遮断周波数を高域に移行させることができる。なお、ＡＣ特性に関して、参照符号（ｂ）及び参照符号（ｃ）のグラフにおいて、Ｑの値が低下しているが、各Ｇｍ回路のＧｍ値の重みづけの定数ｕ、ｖ、及びｐを伝達関数に従った値に再設定することにより、所望のＱ値を得ることができる。
【００７０】
無線通信システム向けの受信装置用のフィルタ回路の設計においては、線形性仕様、雑音仕様、消費電力、回路面積、温度特性、電源電圧特性、及びプロセスばらつき等の制限下、所望のフィルタ特性が得られるように、バランス良く各種パラメータを決定しなければならない。例えば、同じＡＣ特性（周波数帯域幅）を得るにあたり、Ｇｍ値とキャパシタ値を共に大きく設定して特性を得ることもできるし、Ｇｍ値とキャパシタ値を共に小さくして求める特性を得ることもできる。前者は少ない消費電流で大きなＧｍを得られるメリットがあるが、線形性仕様を満足せず、大きいキャパシタを要するため回路面積が大きくなるといったデメリットがある。後者は小さいキャパシタで実現することができるから回路面積が小さくなるメリットがあるが、前述したように、線形性の仕様を満足して必要なＧｍを確保するためにソース抵抗の追加する必要があり、ソース抵抗による熱雑音の増加、及び消費電流の増加というデメリットがある。したがって、所望の信号の受信レベルが小さく、近接妨害信号が大きい条件では後者で設計し、所望信号の受信レベルが小さく、近接妨害信号が小さい条件では前者で設計を行うことが有効である。そこで、本実施の形態に係るフィルタ回路１０は、以下の制御を行う。例えば、強電界の妨害信号が存在する場合、前記フィルタ回路１０は、前記Ｇｍ回路１０３の入力段のＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を挿入することにより、ダイナミックレンジを拡大するとともに、挿入した抵抗が原因で低下したＧｍをバイアス電流の増加により増加させて所望のＧｍを得る。また、ソース端子間の抵抗とバイアス電流の調整により変化した帯域幅を、前記キャパシタバンク１０４の容量値を可変することにより所望の帯域幅に合わせ込む。一方、強電界の妨害信号が存在しない場合には、前記フィルタ回路１０は、ダイナミックレンジを拡大する必要がないため、前記Ｇｍ回路１０３の入力段のＭＯＳトランジスタＱ１及びＱ２のソース端子間に抵抗を挿入せず、バイアス電流の増加を行わない。
【００７１】
上述した受信環境に応じたフィルタ特性の切り替え制御を行うため、実施の形態１に係る前記フィルタ回路１０は、所望の信号特性を劣化させる妨害信号を検出するパワーディテクタ回路１０２と、妨害信号の電界強度に応じたフィルタ特性の切り替え制御を行うフィルタ制御部１０１を更に備える。
【００７２】
図１に示される前記パワーディテクタ回路１０２は、所望の信号特性を劣化させる妨害信号の電圧振幅を検知するものであって、初段のＧｍ回路１０３ａの出力端子に現れる妨害信号の電圧振幅を検知する。前記パワーディテクタ回路１０２は、例えば、妨害信号がＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ−Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）のようにピーク値と平均値の差が１０ｄＢ程度ある場合には、ｒｍｓ（実行値）特性を備えている。前記パワーディテクタ回路１０２は、検知した妨害信号の電圧振幅に応じて信号を出力し、前記フィルタ制御部１０１に与える。例えば、前記パワーディテクタ回路１０２は、検知した妨害信号の電圧振幅が所定の閾値を超えた場合には、ロー（Ｌｏｗ）レベルの信号を出力し、検知した妨害信号の電圧振幅が所定の閾値よりも小さくなった場合には、ハイ（Ｈｉｇｈ）レベルの信号を出力し、前記フィルタ制御部１０１に与える。前記所定の閾値は、例えば、受信する信号レベルと近接妨害信号の信号レベルとの関係から、受信する所望の信号に歪みが生じる妨害信号の電界強度を予め算出し、設定しておく。
【００７３】
図１に示される前記フィルタ制御部１０１は、前記パワーディテクタ回路１０２から与えられた信号に応じて、前記Ｇｍ回路１０３ａ〜１０３ｄの夫々のバイアス電流値とソース端子間の抵抗値の切り替えを実行すると共に、前記キャパシタバンク１０４ａ及び１０４ｂの容量値の切り替えを実行する。
【００７４】
前記フィルタ制御部１０１による前記ソース端子間の抵抗値、バイアス電流値、及びキャパシタの容量値の調整方法について、具体的に説明する。
【００７５】
先ず、前記ＭＯＳトランジスタＱ１及びＱ２のソース端子間の抵抗値は、図２に示されるように、前記フィルタ制御部１０１からの制御信号ＣＮＴ１に基づいてＮ型のＭＯＳスイッチＱ２１〜Ｑ２８が切り替えられることにより決定される。すなわち、前記ソース端子間の抵抗値は、前記制御信号ＣＮＴ１に基づいて段階的に切り換え可能とされる。例えば、妨害信号が弱電界である場合には、前記フィルタ制御部１０１は、前記制御信号ＣＮＴ１によりＭＯＳトランジスタＱ２７及びＱ２８をオン状態とし、ＭＯＳトランジスタＱ２１〜Ｑ２６をオフ状態として、ソース端子間を短絡して抵抗を挿入しない。また、妨害信号が強電界である場合には、前記フィルタ制御部１０１は前記制御信号ＣＮＴ１により、ＭＯＳトランジスタＱ２１及びＱ２２をオン状態とし、ＭＯＳトランジスタＱ２３〜Ｑ２８をオフ状態として、ソース端子間の抵抗値をＲ１とする。
【００７６】
前記Ｇｍ回路１０３のバイアス電流値は、前記フィルタ制御部１０１の制御により、電流源Ｑ５及びＱ６のゲート端子に供給されるバイアス電圧（Ｂｉａｓ）が調整されることによって調整され、バイアス電圧が大きい程バイアス電流は多くなる。バイアス電流の調整は、前記フィルタ制御部１０１が前記バイアス電圧を制御することにより行われる。前記フィルタ制御部１０１は、妨害信号が弱電界であって、ソース端子間に抵抗が挿入されていない場合には、バイアス電流を小さくする制御を行い、妨害信号が強電界であって、ソース端子間に抵抗が挿入されている場合には、前記フィルタ制御部１０１はバイアス電流を大きくする制御を行う。
【００７７】
前記キャパシタバンク１０４の容量値は、前述のように前記フィルタ制御部１０１からの制御信号ＣＮＴ２によって調整される。具体的には、図３において、キャパシタＣ３及びＣ４と、Ｃ５及びＣ６と、Ｃ７及びＣ８が、ペア毎に切り替え可能とされる。例えば、容量値を“Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４”とする場合には、キャパシタＣ３及びＣ４のペアをＣ１とＣ２に接続する。このとき、Ｐ型のＭＯＳスイッチＱ３１、Ｑ３４、Ｑ３５、及びＱ３８をオン状態とし、Ｎ型のＭＯＳスイッチＱ３２、Ｑ３３、Ｑ３６、及びＱ３７をオフ状態とする。これにより、キャパシタＣ３、Ｃ４が正側入力（＋）と負側入力（−）間にＣ１及びＣ２と共通に接続される。一方、Ｐ型のＭＯＳスイッチＱ３９、Ｑ４２、Ｑ４３、Ｑ４６、Ｑ４７、Ｑ５０、Ｑ５１、及びＱ５４をオフ状態とし、Ｎ型のＭＯＳスイッチＱ４０、Ｑ４１、Ｑ４４、Ｑ４５、Ｑ４８、Ｑ４９、Ｑ５２、及びＱ５３をオン状態とすることで、キャパシタＣ５〜Ｃ８の両端がグラウンド端子ＶＳＳに接続され、不使用の状態となる。
【００７８】
前記フィルタ制御部１０１によるフィルタ特性の調整を、図５を用いて詳細に説明する。
【００７９】
図５は、前記フィルタ制御部１０１によるフィルタ特性の調整に係る動作フローの一例である。
【００８０】
図５では、前記フィルタ回路１０が、大振幅の入力信号を許容できるようにダイナミックレンジを広く設定する通常モードと、ダイナミックレンジを狭く設定する低消費電流モードの２つの動作モードを切り替える場合を一例として説明する。
【００８１】
先ず、前記フィルタ回路１０は、前記パワーディテクタ回路１０２のイネーブル状態に設定して、妨害信号を検出できる状態にする（Ｓ１００１）。このとき、前記フィルタ制御部１０１は、前記Ｇｍ回路１０３及び前記キャパシタバンク１０４を制御して、前記フィルタ回路１０を前記通常モードに設定する。そして、信号が前記Ｇｍ回路１０３ａに入力されると、前記パワーディテクタ回路１０２は、前記Ｇｍ回路１０３ａの出力信号に含まれる妨害信号の振幅を検出する（Ｓ１００２）。前記パワーディテクタ回路１０２が、妨害信号の電圧振幅を検知する期間は、例えば、フィルタのセットアップ時間を考慮して、所望信号が入力されてから実行データを受信するまでのプリアンブルの期間とするとよい。
【００８２】
妨害信号の振幅を検出した前記パワーディテクタ回路１０２は、妨害信号の電圧振幅が所定の閾値を上回っているか否かを判定する（Ｓ１００３）。ステップ１００３において、妨害信号の電圧振幅が所定の閾値を上回っていると判定した場合、すなわち、妨害信号により信号が歪むおそれがあると判断した場合には、ステップ１００２に移行し、妨害信号の検出動作を繰り返す。一方、ステップ１００３において、妨害信号の電圧振幅が所定の閾値を下回っていると判定した場合、すなわち、妨害信号により信号が歪むおそれがないと判断した場合には、前記パワーディテクタ回路１０２は、例えば、ハイレベルの信号を前記フィルタ制御部１０１に与え、前記低消費電流モードに移行させる（Ｓ１００４）。前記低消費電流モードの設定は、例えば、前記Ｇｍ回路１０３のバイアス電流を少なくし、入力段ＭＯＳトランジスタのソース抵抗を挿入せず、且つキャパシタバンクの容量Ｃを大きくする。これにより、妨害信号が弱電界である場合には、前記フィルタ回路１０は、Ｇｍが大きく、且つダイナミックレンジは狭い状態に設定され、消費電流の低い状態となる。
【００８３】
続いて、前記パワーディテクタ回路１０３が妨害信号の電圧振幅の検出を開始する（Ｓ１００５）。前記パワーディテクタ回路１０２は、ステップ１００３と同様に、妨害信号の電圧振幅が所定の閾値を上回っているか否かを判定する（Ｓ１００６）。ステップ１００６において、妨害信号の電圧振幅が所定の閾値を下回っていると判定した場合、すなわち、妨害信号により信号が歪むおそれがないと判断した場合には、動作モードを切り替えることなく、ステップ１００５に移行し、妨害信号の検出動作を繰り返す。一方、ステップ１００６において、妨害信号の電圧振幅が所定の閾値を上回っていると判定した場合、すなわち、妨害信号により信号が歪むおそれがあると判断した場合には、前記パワーディテクタ回路１０２は、例えば、ローレベルの信号を前記フィルタ制御部１０１に与え、前記通常モードに移行させる（Ｓ１００７）。そして、上記のフィルタ特性を調整する処理がステップ１００１から繰り返し実行される。
【００８４】
以上、実施の形態１に係るフィルタ回路を備えた半導体装置によれば、妨害信号の電界強度に応じてダイナミックレンジを調整するから、強電界の妨害信号が存在しない場合には、フィルタ回路の消費電流を低減することができる。また、電界強度に応じたダイナミックレンジの調整に伴いフィルタの帯域幅が所望の帯域幅からずれた場合であっても、前記キャパシタバンク１０４の容量値を調整して帯域幅を調整することができる。すなわち、前記フィルタ回路１０を備えた半導体回路によれば、妨害信号の電界強度に応じて必要なフィルタ特性を維持しつつ、フィルタ回路全体として低消費電流化を実現することができ、環境負荷の低減に資する。
【００８５】
≪実施の形態２≫
図６は、実施の形態２に係る、携帯電話や無線ＬＡＮ等の無線通信向けの受信装置用のフィルタ回路を備えた半導体装置である。同図に示される半導体装置２は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。同図には、説明の便宜上必要な構成要素のみ図示している。図６において、実施の形態１に係るフィルタ回路１０と同一の機能を有する構成要素には同一の符号を付して、その詳細な説明を省略する。
【００８６】
実施の形態１に係るフィルタ回路１０におけるＧｍ回路１０３は、図２に示したように抵抗Ｒ１〜Ｒ３の両端に接続されるＭＯＳスイッチＱ２１〜Ｑ２８のオン抵抗の影響を受ける。このオン抵抗は前記抵抗Ｒ１〜Ｒ３と同様に雑音を発生させる原因となり、雑音等に関し要求される仕様によっては許容できない場合がある。そこで、実施の形態２に係るフィルタ回路２は、前記Ｇｍ回路１０３の代わりに、Ｇｍ回路２０３を備える。
【００８７】
図７は、前記Ｇｍ回路２０３の回路構成の一例である。
【００８８】
図７において、入力段のＭＯＳトランジスタと定電流源を構成するＭＯＳトランジスタを接続した回路ブロック２０３１〜２０３４が複数あり、夫々の回路ブロック２０３１〜２０３４における入力段のＮ型ＭＯＳトランジスタＱ１とＱ２、Ｑ６１とＱ６２、Ｑ６５とＱ６６、及びＱ６９とＱ７０のドレイン端子が、能動負荷を構成するＰ型のＭＯＳトランジスタＱ３とＱ４のドレイン端子に接続されている。夫々の回路ブロック２０３１〜２０３４において、夫々の回路ブロック２０３１〜２０３４における定電流源を構成するＮ型のＭＯＳトランジスタＱ５とＱ６、Ｑ６３とＱ６４、Ｑ６７とＱ６８、及びＱ７１とＱ７２の夫々の電流値は、バイアス電圧Ｂｉａｓ１、Ｂｉａｓ２、Ｂｉａｓ３、及びＢｉａｓ４により制御される。また、入力段のＭＯＳトランジスタのソース端子間の抵抗値は夫々の回路ブロック２０３０〜２０３３によって異なる。例えば、入力段ＭＯＳトランジスタＱ１及びＱ２のソース端子間は短絡され、入力段ＭＯＳトランジスタＱ６１及びＱ６２のソース端子間には抵抗Ｒ１１が接続され、入力段ＭＯＳトランジスタＱ６５及びＱ６６のソース端子間には抵抗Ｒ１２が接続され、入力段ＭＯＳトランジスタＱ６９及びＱ７０のソース端子間には抵抗Ｒ１３が接続される。前記Ｇｍ回路２０３のソース端子間の抵抗値は以下のように制御される。
【００８９】
例えば、妨害信号が弱電界である場合、前記フィルタ制御部１０１は前述と同様に前記パワーディテクタ回路１０２から信号を受け取る。前記フィルタ制御部１０１は、受け取った信号に応じてソース端子間の抵抗値を小さくするように制御する。例えば、前記フィルタ制御部１０１は、前記バイアス電圧Ｂｉａｓ１に所定の電圧を印加して電流供給を行うと共に、バイアス電圧Ｂｉａｓ２〜４に“０Ｖ”を印加してＱ６３とＱ６４、Ｑ６７とＱ６８、及びＱ７１とＱ７２をオフ状態とする。一方、妨害信号が強電界である場合には、前記フィルタ制御部１０１は、前記パワーディテクタ回路１０２から受け取った信号に応じて、ソース端子間の抵抗値を大きくするように制御を行う。例えば、前記バイアス電圧Ｂｉａｓ３に所定の電圧を印加して電流源Ｑ６７とＱ６８により電流供給を行わせると共に、それ以外の定電流源Ｑ５とＱ６、Ｑ６３とＱ６４、及びＱ７１とＱ７２のゲート端子には“０Ｖ”を印加してオフ状態とする。このとき、定電流源Ｑ６３とＱ６４、Ｑ６７とＱ６８、及びＱ７１とＱ７２のうち何れの定電流源にバイアス電圧を供給するかは、設定したいソース端子間の抵抗値に基づいて決定する。
【００９０】
以上、実施の形態２に係るフィルタ回路２０を備えた半導体装置によれば、各電流源にバイアス電圧を与えるか否かにより、ソース端子間の抵抗値とバイアス電流値の双方を調整することができる。これにより、ＭＯＳスイッチのＯＮ抵抗の影響を受けることなくソース端子間の抵抗値を調整することができ、より雑音耐性のある回路の実現が可能となる。また、その他の制御を実施の形態１と同様とすることで、妨害信号の電界強度に応じて必要なフィルタ特性を維持しつつ、フィルタ回路全体として低消費電流化を実現することができる。
【００９１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９２】
例えば、前記フィルタ回路１０及び２０において、前記Ｇｍ回路１０３及び前記Ｇｍ回路２０３の電流源の電流値の制御をバイアス電圧Ｂｉａｓにより制御する方法を示したが、これに限られない。例えば、前記Ｇｍ回路１０３において、定電流源Ｑ５及びＱ６が、図示されない別のＭＯＳトランジスタとの間でカレントミラー回路を構成する場合には、当該カレントミラー回路の基準電流の電流値を変更することで前記電流源Ｑ５及びＱ６の電流値を調整する方法としてもよい。
【符号の説明】
【００９３】
１０、２０  フィルタ回路
１０１  フィルタ制御部
１０２  パワーディテクタ回路
１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ  Ｇｍ回路（相互コンダクタンス増幅器）
１０４ａ、１０４ｂ  キャパシタバンク
１０５ａ、１０５ｂ  コモンフィードバック回路
２０３１〜２０３４  回路ブロック
Ｑ１、Ｑ２、Ｑ６１、Ｑ６２、Ｑ６５、Ｑ６６、Ｑ６９、Ｑ７０  入力段Ｎ型ＭＯＳトランジスタ
Ｑ５、Ｑ６、Ｑ６３、Ｑ６４、Ｑ６７、Ｑ６８、Ｑ７１、Ｑ７２  定電流用Ｎ型ＭＯＳトランジスタ
Ｑ３、Ｑ４  負荷用Ｐ型ＭＯＳトランジスタ
Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１３  抵抗
Ｑ２１〜Ｑ２８  抵抗値選択用Ｎ型ＭＯＳトランジスタ
Ｃ１〜Ｃ８  キャパシタ
Ｑ３１〜Ｑ５４  容量値選択用ＭＯＳトランジスタ
【図１】
2011239265.tif 000011
【図２】
2011239265.tif 000012
【図３】
2011239265.tif 000013
【図４Ａ】
2011239265.tif 000014
【図４Ｂ】
2011239265.tif 000015
【図５】
2011239265.tif 000016
【図６】
2011239265.tif 000017
【図７】
2011239265.tif 000018