(57)【要約】【課題】低い照射量、例えば、暗視や短いシャッタ時間などの微光条件でのイメージングでの使用に適した良好な方法および素子を提供する。【解決手段】少なくとも１つのトランジスタを含む画素が提供され、画素は、読み出し段階のとき、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間、例えば、反転と蓄積の間で循環させるように構成される。少なくとも２つのバイアス状態の間の循環に起因して、読み出した信号の１／ｆノイズの時間に関する相関が破壊される。多重サンプルを取って、ある演算子を該サンプルに適用すると、１／ｆノイズの影響を任意の低いレベルに低減できる。【選択図】図１
2011234366.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのトランジスタを含む画素であって、
読み出し段階のとき、該少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させるように構成された画素。
【請求項２】
読み出し段階のとき、２つ又はそれ以上のバイアス状態の間で循環するように構成された該少なくとも１つのトランジスタは、増幅構成または緩衝構成の一部であるＭＯＳＦＥＴである請求項１記載の画素。
【請求項３】
該少なくとも１つのトランジスタを、少なくとも反転と蓄積の間で循環させるように構成された請求項１または２記載の画素。
【請求項４】
該少なくとも１つのトランジスタのバルク電位を変調することによって、該少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成された請求項１〜３のいずれかに記載の画素。
【請求項５】
該少なくとも１つのトランジスタのゲート電位を変調することによって、該少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成された請求項１〜３のいずれかに記載の画素。
【請求項６】
該少なくとも１つのトランジスタのソース電位及び／又はドレイン電位を変調することによって、該少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成された請求項１〜３のいずれかに記載の画素。
【請求項７】
複数のトランジスタを備え、
少なくとも２つのトランジスタは、電気的に分離された基板に設けられる請求項１〜６のいずれかに記載の画素。
【請求項８】
基板は、反転バイアス接合、誘電体層、物理的分離の何れかによって電気的に分離されている請求項７記載の画素。
【請求項９】
光受容器を備え、
光受容器は、電荷を収集するために配置された場所に向けて電位勾配を有する請求項１〜８のいずれかに記載の画素。
【請求項１０】
電位勾配は、光受容器のドーピングプロファイルにおける連続的変化またはステップ変化によって実現される請求項９記載の画素。
【請求項１１】
電位勾配は、光受容器をピン止めするピンニング層のドーピングプロファイルにおける連続的変化またはステップ変化によって実現される請求項９記載の画素。
【請求項１２】
電位勾配は、光受容器が配置された基板のドーピングレベルにおける連続的変化またはステップ変化によって実現される請求項９記載の画素。
【請求項１３】
請求項１〜１２のいずれかに記載したような少なくとも１つの画素を備える画像センサ。
【請求項１４】
該少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成されたコントローラをさらに備える請求項１４記載の画像センサ。
【請求項１５】
少なくとも２つのバイアス状態の間で該少なくとも１つのトランジスタの循環後に得られた画素サンプリングに対して、ある演算子を実行するように構成された回路をさらに備える請求項１３または１４記載の画像センサ。
【請求項１６】
少なくとも１つのトランジスタを含む、画素または画素グループを読み出すための回路であって、
読み出し段階のとき、少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成された回路。
【請求項１７】
該少なくとも１つのトランジスタを、少なくとも反転と蓄積の間で循環させるように構成された請求項１６記載の回路。
【請求項１８】
該少なくとも１つのトランジスタのバルク電位を変調することによって、該少なくとも１つのトランジスタを、少なくとも２つのバイアス状態の間で循環させるように構成された請求項１６または１７記載の回路。
【請求項１９】
少なくとも１つのトランジスタを含む画素の動作方法であって、
読み出し段階のとき、該少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることを含む方法。
【請求項２０】
該少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることは、該少なくとも１つのトランジスタを、少なくとも反転と蓄積の間で循環させることを含む請求項１９記載の方法。
【請求項２１】
該少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させる際に、多重画素サンプリングを収集することと、
多重画素サンプリングに対して追加の演算子を実行することとを含む請求項１９または２０記載の方法。
【請求項２２】
電磁波検知または粒子検出のための画素または画素アレイからの信号であって、ほぼ１電子ＲＭＳ未満の読み出しノイズを有する信号を処理するための方法であって、
各信号値を、量子化した信号値で置換することによって実効読み出しノイズを低減することを含む方法。
【請求項２３】
信号を、量子化した信号値で置換することは、チップ上またはチップ外で実行される請求項２２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般の画像検知、特に、低強度検知の分野、例えば、天文学や科学的イメージングの種々の分野などに関する。しかしながら、他のイメージング領域、例えば、これには限定されないが、医療イメージング、自動車イメージング、機械ビジョン、暗視(night vision)、デジタル写真、デジタルカムコーダ画像センサなどについても本発明から利益を受けるであろう。本発明は、１／ｆノイズが減少した画素、複数のこうした画素を持つ画像センサ、およびそれを動作させるための方法に関する。
【背景技術】
【０００２】
画像ノイズは、画像センサのセンサおよび回路によって出力された画像での輝度または色情報のランダム変動であり、画像取得の不要な副産物である。多くの画像センサ技術が低ノイズイメージングに適用されている。下記リストは、一例であって、網羅的なリストを意図したものでない。
【０００３】
電荷結合素子（ＣＣＤ）が、今日でも微光で低ノイズイメージングにおいて最先端のものと考えられている。その証拠は、可視域での高性能の天文宇宙科学的撮像器の大部分または全てがＣＣＤである点である。最小読み出しノイズ動作にとって重要なことは、相関二重サンプリング（ＣＤＳ）動作である。さらにＣＣＤは、「反転(inversion)モード」などの特徴によって改善できる固有の低い暗電流を有する。ＣＣＤは、典型的には５０％超の高い量子効率（ＱＥ）を示し、裏面薄化および裏面照射によってほぼ１００％に近づけることができる。
【０００４】
ＣＣＤの変形例が電荷注入素子であり、電荷パケットが多重電極の下方で移動し、浮遊ゲート読み出しを用いて非破壊的に繰り返し読み出され、読み出しノイズをオーバーサンプリングして低減している。
【０００５】
時間とともに、ＣＭＯＳ画像センサは、ＣＣＤが優位であった分野を徐々に占領している。ＣＭＯＳもＣＤＳを利用しているため、ＣＣＤに匹敵するノイズ性能を持つＣＭＯＳセンサが報告されており、１〜２電子ＲＭＳ程度の低いノイズ等価電荷（ＱＮ）を有する。ＣＭＯＳも裏面薄化および裏面照射との組合せが可能であり、極めて高い量子効率（ＱＥ）が得られる。
【０００６】
米国特許第７４３２９６８号は、複数の画素を含み、各画素は複数のトランジスタを含むＣＭＯＳ画像センサを開示している。画像センサは、複数の画素の動作を制御するためのコントローラを含む。コントローラは、積分段階のとき、各画素回路でのトランジスタ少なくとも１つを蓄積モードにするように構成されており、そして、読み出し段階のとき、蓄積モードから強反転モードへ切り替わり、これにより画素の１／ｆノイズを低減している。
【０００７】
より低い１／ｆノイズレベルを持つ画素および画像センサの余地がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の実施形態の目的は、低い照射量、例えば、暗視や短いシャッタ時間などの微光条件でのイメージング、そして、照射から由来しない電荷の検出での使用に適した良好な方法および素子を提供することである。
【課題を解決するための手段】
【０００９】
上記目的は、本発明の実施形態に係る方法および素子によって達成される。
【００１０】
第１態様において、本発明は、少なくとも１つのトランジスタを含む画素を提供しており、画素は、読み出し段階のとき、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環(cycling)させるように構成される。
【００１１】
読み出し段階は、画素の第１信号レベル、例えば「リセットレベル」を読み出すための読み出し段階、あるいは画素の第２信号レベル、例えば「実信号レベル」を読み出すための読み出し段階でもよい。画素は、第１及び／又は第２信号レベルを決定するように構成してもよく、その信号レベルの多重読み取りを決定し、その間で少なくとも２つのバイアス状態の間の循環が生じており、そして、演算子(operator)を多重読み取りに適用すること、例えば（これに限定されないが）、サンプルの平均処理によって行ってもよい。少なくとも２つのバイアス状態の間の循環に起因して、読み出した信号の１／ｆノイズの時間に関する相関が破壊され、同じ信号レベル、例えば、リセットレベルまたは実信号レベルの多重サンプルを取って、演算子を該サンプルに適用すると、１／ｆノイズの影響を任意の低いレベルに低減できる。
【００１２】
画素は、読み出し段階で、少なくとも１回または２回、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成してもよいが、明らかに大きな効果を有するためには、往復循環の回数は充分に大きくすべきである。少なくとも２つのバイアス状態の間で数十回から数百回の循環が、妥当な値である。
【００１３】
本発明の実施形態に係る画素の利点は、その１／ｆノイズが、先行技術の画素およびその動作方法のノイズレベルに対してかなり減少していることである。
【００１４】
本発明の実施形態に係る画素において、読み出し段階のとき、２つ又はそれ以上のバイアス状態の間で循環する少なくとも１つのトランジスタは、増幅構成または緩衝構成の一部であるＭＯＳＦＥＴであってもよい。
【００１５】
本発明の実施形態に係る特定の画素が、少なくとも１つのトランジスタを少なくとも反転モードと蓄積モードの間で循環させるように構成してもよい。
【００１６】
本発明の実施形態に係る特定の画素が、少なくとも１つのトランジスタのバルク電位を変調することによって、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成してもよい。代替として、本発明の実施形態に係る特定の画素が、少なくとも１つのトランジスタのゲート電位を変調することによって、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成してもよい。本発明の実施形態に係るさらに代替の実施形態において、画素が、少なくとも１つのトランジスタのソース電位及び／又はドレイン電位を変調することによって、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成してもよい。
【００１７】
本発明の実施形態に係る画素が、複数のトランジスタ、例えば、ＭＯＳＦＥＴを含んでもよく、画素の全トランジスタが同じタイプであり、例えば、ｎ型またはｐ型、例えばｎ型ＭＯＳＦＥＴまたはｐ型ＭＯＳＦＥＴである。代替として、本発明の実施形態に係る画素が、複数のトランジスタ、例えば、ＭＯＳＦＥＴを含んでもよく、画素のトランジスタが異なるタイプであり、例えば、画素は、混合したｎ型とｐ型、例えば、混合したｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを含んでもよい。
【００１８】
本発明の実施形態に係る画素が、複数のトランジスタを含んでもよく、同じタイプのトランジスタが同じ基板に設けられる。代替として、同じタイプのトランジスタを別々の基板に設けてもよい。
【００１９】
本発明の実施形態に係る画素において、同じタイプのトランジスタまたは異なるタイプのトランジスタを、電気的に(galvanically)分離された基板に設けてもよい。基板は、反転バイアス接合、誘電体層（例えば、ＳＯＩの）、物理的分離（例えば、空気または真空）の何れかによって電気的に分離されてもよい。画素は、ハイブリッドまたはセミハイブリッドの設定で実装してもよい。
【００２０】
本発明の実施形態に係る画素が、光受容器を備えてもよく、光受容器は、電荷を収集するために配置された場所に向けて電位勾配を有する。本発明の実施形態では、電位勾配は、光受容器のドーピングプロファイルにおける連続的変化またはステップ変化によって実現してもよい。代替の実施形態では、電位勾配は、光受容器をピン止め(pinning)するピンニング層のドーピングプロファイルにおける連続的変化またはステップ変化によって実現してもよい。さらに他の実施形態では、電位勾配は、光受容器が配置された基板のドーピングレベルにおける連続的変化またはステップ変化によって実現してもよい。
【００２１】
第２態様において、本発明は、第１態様の実施形態に係る複数の画素を含む画素アレイを提供する。
【００２２】
第３態様において、本発明は、本発明の第１態様の実施形態のような少なくとも１つの画素、または本発明の第２態様の実施形態のような画素アレイを含む画像センサを提供する。
【００２３】
本発明の実施形態に係る画像センサが、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成されたコントローラをさらに備えてもよい。
【００２４】
本発明の実施形態に係る画像センサが、少なくとも２つのバイアス状態の間での少なくとも１つのトランジスタの（各）循環後に、画素サンプリングに対してある演算子を実行するように構成された回路をさらに備えてもよい。演算子は、数学的演算子または電気的演算子でもよい。演算子は、例えば、下記のいずれでもよいが、本発明はこれに限定されない。平均処理、重み付け平均処理、メジアンフィルリング、ローパスフィルリング、バンドパスフィルリング、カルマン(Kalman)フィルリング、差分処理(differencing)。演算子は、デジタル領域またはアナログ領域で適用してもよい。
【００２５】
第４態様において、本発明は、少なくとも１つのトランジスタを含む、画素または画素グループを読み出すための回路を提供する。読み出し回路は、読み出し段階のとき、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成される。本発明の実施形態に係るこうした読み出し回路は、画素内部に存在しないが、多くの画素または全ての画素に共通である場合、使用してもよい。
【００２６】
本発明の実施形態において、回路は、少なくとも１つのトランジスタを少なくとも反転と蓄積の間で循環させるように構成してもよい。本発明の実施形態において、回路は、少なくとも１つのトランジスタのバルク電位を変調することによって、少なくとも１つのトランジスタを少なくとも２つのバイアス状態の間で循環させるように構成してもよい。
【００２７】
第４態様において、本発明は、少なくとも１つのトランジスタを含む画素の動作方法を提供する。該方法は、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環(cycling)させることを含む。特定の実施形態において、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも１つのトランジスタを、少なくとも反転と蓄積の間で循環させることを含んでもよい。
【００２８】
本発明の第４態様に係る実施形態において、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも１つのトランジスタのバルク電位を変調することを含んでもよい。代替の実施形態において、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも１つのトランジスタのゲート電位を変調することを含んでもよい。さらに代替の実施形態において、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも１つのトランジスタのソース電位及び／又はドレイン電位を変調することを含んでもよい。
【００２９】
本発明の実施形態に係る方法が、少なくとも１つのトランジスタを、２つ又はそれ以上のバイアス状態の間で循環させる読み出し段階のとき、多重画素サンプリングを収集することと、追加の演算子、例えば、平均処理、ローパスフィルリング、バンドパスフィルリング、メジアンフィルリング、カルマン(Kalman)フィルリングなどを多重画素サンプリングに対して実行することとを含んでもよい。
【００３０】
第５態様において、本発明は、電磁放射または粒子放射を検知するための画素または画素アレイからの信号を処理するための方法を提供するものであり、該方法は、各信号値を、量子化した信号値で置換することによって実効読み出しノイズを低減することを含む。これにより画素または画素アレイの信号は、ほぼ１電子ＲＭＳ未満の読み出しノイズを有することになる。信号を、量子化した信号値で置換することは、チップ上(on-chip)またはチップ外(off-chip)で実行できる。
【００３１】
本発明の特定および好ましい態様が、添付の独立請求項および従属請求項に記述されている。従属請求項からの特徴が、独立請求項の特徴および他の従属請求項の特徴と適切に組み合わせてもよく、請求項に明記されただけではない。
【００３２】
先行技術に対して達成される本発明および利点を整理する目的で、本発明の一定の目的および利点についてここでは記載している。当然ながら、こうした目的または利点の全てが、本発明の何れか特定の実施形態に従って必ず達成できるわけではないことは理解すべきである。こうして例えば、当業者は、本発明は、ここで教示したように、１つの利点または利点のグループを達成または最適化する方法で、ここで教示または示唆されるような他の目的または利点を必ず達成することなしに、具体化され実行できる。
【図面の簡単な説明】
【００３３】
【図１】本発明を実施できる画素の第１例を示すもので、増幅トランジスタは、ソースフォロワとして実装されている。
【図２】本発明を実施できる画素の第２例を示すもので、増幅トランジスタは、反転フィードバック増幅器として実装されている。
【図３】本発明の実施形態に従って駆動可能な画素の例を示すもので、増幅器のＭＯＳＦＥＴ（図示の場合、ソースフォロワ）は、キャパシタＣＣを通る容量性結合によって反転から蓄積にパルス動作する。
【図４】本発明の実施形態に従って駆動可能な画素の例を示すもので、増幅器のＭＯＳＦＥＴ（図示の場合、ソースフォロワ）は、キャパシタＣＣを通る容量性結合によって反転から蓄積にパルス動作する。
【図５】図２に示すように、画素の可能性ある断面を示す。
【図６】図２に示すように、画素の可能性ある断面を示す。
【図７】図２に示すように、画素の可能性ある断面を示す。
【図８】本発明の実施形態に従って使用可能なものとして、３Ｔ画素で実装されたピン止め(pinned)フォトダイオードを示す。
【図９】バルクシリコン内の電子について、３００Ｋでのリニア拡散長−拡散時間を示す。
【図１０】横方向の電位勾配（または空乏電圧勾配）を伴う画素の第１実施形態を示すもので、勾配は、異なる濃度及び／又は深さの多重ｐ−インプラントによって生成される。
【図１１】図１０に示す画素の可能性あるレイアウト平面図を示すもので、別々のｐ−インプラントがどれぐらい重なり合えるかを示す。
【図１２】横方向の電位勾配（または空乏電圧勾配）を伴う画素の第２実施形態を示すもので、勾配は、異なる濃度及び／又は深さの多重ｎ−インプラントによって生成される。
【図１３】横方向の電位勾配（または空乏電圧勾配）を伴う画素の第３実施形態を示すもので、勾配は、ｐ−基板内の多重濃度ゾーンによって生成される。
【図１４】図２に示す画素の場合、先行技術の画素駆動における信号およびノイズの時間トレースを示す。
【図１５】図２に示す画素の場合、増幅ＭＯＳＦＥＴの井戸コネクションをパルス動作させることによって、本発明の実施形態に係る画素駆動における信号およびノイズの時間トレースを示す。
【図１６】本発明の一実施形態に係る方法に従って画素から取得した５０個の連続した「読み出し値」についてシミュレーションを行ったトレースを示すもので、得られた読み出し値は再サンプリングされ、例えば、最も近い電子の整数個に丸め処理されており、ノイズが１電子ＲＭＳである場合を示す。
【図１７】本発明の一実施形態に係る方法に従って画素から取得した５０個の連続した「読み出し値」についてシミュレーションを行ったトレースを示すもので、得られた読み出し値は再サンプリングされ、例えば、最も近い電子の整数個に丸め処理されており、ノイズが０．２５電子ＲＭＳである場合を示す。
【図１８】本発明の一実施形態に係る方法に従って画素から取得した５０個の連続した「読み出し値」についてシミュレーションを行ったトレースを示すもので、得られた読み出し値は再サンプリングされ、例えば、最も近い電子の整数個に丸め処理されており、ノイズが０．１電子ＲＭＳである場合を示す。
【図１９】０．２５電子ＲＭＳの標準偏差σを持つ固定信号の読み出し値についての確率分布（最大で１に規格化）を示すもので、図１７に対応している。
【図２０】読み出しノイズがある標準偏差（単位は電子ＲＭＳ）を持つガウス分布であると仮定して、Ｘ軸上では画素の読み出し値のノイズ、Ｙ軸上では再サンプリングを行った信号のＲＭＳまたは標準偏差（単位は電子ＲＭＳ）についてのグラフを示す。
【００３４】
図面は、概略的に過ぎず、非限定的である。図面において、要素の幾つかのサイズは、説明目的のため、誇張したりスケールどおりに描いていないことがある。異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。請求項中の何れの参照符号も範囲を限定するものとして解釈すべきでない。
【発明を実施するための形態】
【００３５】
１つのタイプの画像センサが、アクティブ画素センサ（ＡＰＳ）である。ＡＰＳ画素センサが、典型的には、金属酸化膜半導体（ＭＯＳ）処理技術、特に、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）処理技術を用いて製造され、典型的には（Ｃ）ＭＯＳ画像センサと称される。ＣＭＯＳ画像センサは、光電効果により入射放射光（フォトン）を電荷（電子）に変換することによって、光を検知する。ＣＭＯＳ画像センサは、典型的には、各画素ごとに、光受容器（フォトダイオード）と、幾つかのＣＭＯＳトランジスタとを含む。
【００３６】
既存のＣＭＯＳ画像センサは、これに限定されないが、３個のトランジスタ（３Ｔ）および４個のトランジスタ（４Ｔ）の画素構成を含む。４個より多いトランジスタを持つ画素構成も実装されている。
【００３７】
放射光（電磁放射または粒子）の検出を意図しておらず、電荷（電子、ホール、プロトン、イオンなど）の検出を意図している画素は、電荷を出力する他のタイプのセンサを形成するものであり、例えば、化学センサ、生化学センサ、圧力センサ、温度センサ、電界センサまたは磁界センサ、または他の物理量を検知するための任意の他のセンサなどである。
【００３８】
また、ハイブリッド画素も考慮している。また、ＣＣＤ−ＣＭＯＳも考慮している。こうした画素が、画素内部においてＣＣＤの短いセクションと、ＭＯＳＦＥＴ読み出し部とを有する。また、ＣＣＤ自体も考慮しており、ＣＣＤは、複数の画素を包囲しており、ＣＣＤは、１つ又はそれ以上のＭＯＳＦＥＴベースの出力回路を経由して読み出される。これらの画像センサ内の画素（および出力）回路は、典型的には、光受容器または「浮遊拡散」電圧を列(column)ラインへバッファ出力するために用いられるソースフォロワトランジスタを含む。４Ｔピン止めフォトダイオード画素形態を持つＣＭＯＳ画素センサにおいて、読み出しノイズは、典型的には、ソースフォロワトランジスタの１／ｆノイズによって支配されている。１／ｆノイズは、フリッカ雑音とも称され、周波数ｆに反比例したスペクトル密度を有する。ソースフォロワトランジスタの１／ｆノイズは、３Ｔ画素構成に存在する因子でもあるが、１／ｆノイズは典型的には優位ではない。むしろ、３Ｔ画素構成では、読み出しノイズは、典型的には「ｋＴＣ」ノイズによって支配されており、これは画素をリセットレベルにリセットすることに関連したノイズである。それでもソースフォロワトランジスタからの１／ｆノイズは、３Ｔ画素構成における全体ノイズに対して著しい関与を提供する。
【００３９】
ＭＯＳＦＥＴでの１／ｆノイズに関して一般に受け入れられている物理的解釈は、マックウォータ(McWorther)理論である。マックウォータは、ＭＯＳＦＥＴ電流での変動を、半導体材料と絶縁層の間の界面、例えば、ＳｉＯ２−Ｓｉ界面の近傍でのクーロン状態（クーロン状態とは、正または負の点電荷である）によって誘起され、電荷を捕捉(trap)または解放(de-trap)することによって状態を変化させるものとして解釈する。界面でのクーロン状態の存在は、反転層に、そして流れる電流量に影響を与える。捕捉および解放は、ＭＯＳＦＥＴ電流を時間に関して変調する。この捕捉／解放に関与する時定数は、極めて長い時間（数分、数時間）から極めて短い時間（数ナノ秒未満）に及ぶため、得られるノイズのスペクトルは、典型的には、ノイズスペクトル密度が１／周波数α（αは、典型的には１に近い）に比例する特有の性質を有しており、よって「１／ｆノイズ」の名称となっている。
【００４０】
ただ１つのこうした界面状態がＭＯＳＦＥＴ内にある動作ポイントで活動的である場合、実際に捕捉／解放を観測できる。電流は２つのレベルを示し、ここからＲＴＳ(Random Telegraph Signal)ノイズと称されている。ＲＴＳのスペクトルは、１／ｆではなく、いわゆる「ローレンツ形スペクトル」を有する。多くのＲＴＳの重ね合わせは、１／ｆノイズと同じであるため、多くのローレンツ形スペクトルの重ね合わせは、予想した１／周波数αスペクトルが得られる。ＭＯＳＦＥＴでのＲＴＳノイズおよび１／ｆノイズの精緻な理論および実験考察は、論文（M.J.Kirton and M.J.Uren, "Noise in solid-state microstructures: A new perspective in individual defects, interface states and low-frequency (1/f) noise", Advances in Physics, 1989, Vol.39 No.4, p.367-468）において見ることができ、これは参照によりここに組み込まれる。
【００４１】
本発明の実施形態によれば、１／ｆノイズ源が減少または解消された画素が生成される。こうした画素は、少なくとも１つのトランジスタ、例えば、ＭＯＳＦＥＴと、コントローラとを備える。本発明の実施形態によれば、画素が複数のトランジスタを備える場合、大部分の１／ｆノイズを発生するトランジスタ、例えば、ＭＯＳＦＥＴは、読み出し段階のとき、２つ又はそれ以上のバイアス状態の間で循環するように構成される。こうした画素の例を、図１と図２に示している。両方の図は、４Ｔ画素を示しているが、本発明はこれに限定されず、３Ｔ画素または少なくとも１つのトランジスタを含む他のタイプの画素において実装できる。図１と図２に示す画素において、第１タイプのトランジスタおよび第２タイプのトランジスタ、例えば、ｎ型ＭＯＳＦＥＴおよびｐ型ＭＯＳＦＥＴがそれぞれ設けられており、後述するように、これらは別々に駆動可能である。
【００４２】
図１は、本発明の第１実施形態に係るＣＭＯＳ画像センサのための４個トランジスタ（４Ｔ）画素１０の概略図である。画素内の全てのトランジスタがＭＯＳトランジスタである。画素１０は、入射した放射光を電子電荷へ変換するための光受容器１１を備える。画素１０は、サンプルホールドトランジスタ１２と、リセットトランジスタ１３と、ソースフォロワトランジスタ１４と、列選択トランジスタ１５とをさらに備える。トランジスタ１２，１３は、第１タイプのトランジスタとして、本実施形態ではｎＭＯＳトランジスタを図示しており、一方、トランジスタ１４，１５は、第２タイプのトランジスタとして、本実施形態ではｐＭＯＳトランジスタを図示している。
【００４３】
光受容器１１は、グラウンドと、サンプルホールドトランジスタ１２のソースとの間に接続される。サンプルホールドトランジスタ１２のゲートは、伝送ライン１６に接続され、サンプルホールドトランジスタ１２のドレインは、リセットトランジスタ１３のソースおよびソースフォロワトランジスタ１４のゲートに接続される。リセットトランジスタ１３のドレインは、電源ラインｖｄｄに接続される。リセットトランジスタ１３のゲートは、リセットライン１７に接続される。ソースフォロワトランジスタ１４のソースは、電源ラインｖｓｓに接続される。ソースフォロワトランジスタ１４のドレインは、列選択トランジスタ１５のソースに接続される。列選択トランジスタ１５のゲートは、選択ライン１８に接続される。列選択トランジスタ１５のドレインは、列ライン１９に接続される。
【００４４】
図示した実施形態において、トランジスタ１２，１３，１５の本体は、グラウンドに接続され、一方、トランジスタ１４の本体は、井戸ポテンシャルに接続される。ここで、ソースフォロワトランジスタ１４は、図７、図８、図９および後述のように、井戸の中に設けられる。こうしてソースフォロワトランジスタ１４は、他のＭＯＳＦＥＴから別個に駆動可能である。
【００４５】
リセットトランジスタ１３は、光受容器１１での電圧をリセットするために用いられる。サンプルホールドトランジスタ１２は、光受容器の電圧を検知し、バッファ出力するために用いられる。ソースフォロワトランジスタ１４は、サンプルホールドトランジスタ１２からの信号を受信し増幅する。列選択トランジスタ１５は、読み出しのための画素１０を選択するために用いられる。
【００４６】
ＣＭＯＳ画像センサからの画素情報は、典型的には行(row)単位でサンプリングされる。行画素を選択するには、選択ライン１８が、選択した行画素に関してハイレベルに設定される。図示した実施形態では、列選択トランジスタ１５はｐＭＯＳトランジスタであるため、選択ラインでのハイレベル信号の反転は、トランジスタを起動し、スイッチオンにする。画素１０に関する画素情報は、典型的には、３つの段階、即ち、画素リセット段階、積分段階および読み出し段階で発生しサンプリングされる。
【００４７】
リセット段階では、画素１０は、リセットライン１７および伝送ライン１６をハイレベル（例えば、ｖｄｄより高い）に設定することによってリセットされる。リセットライン１７をハイレベルに設定すると、リセットトランジスタ１３をオンにし、そして、伝送ライン１６をハイレベルに設定すると、サンプルホールドトランジスタ１２をオンにし、これにより光受容器１１での電圧を固定開始値に設定する。
【００４８】
そして、リセットライン１７および伝送ライン１６は、ローレベル（例えば、グラウンド）に設定され、これによりリセットトランジスタ１３およびサンプルホールドトランジスタ１２をオフにし、積分段階を開始する。リセットライン１７および伝送ライン１６がローレベルであると、画素１０は、光受容器１１に集光する放射光の量を積分し、光受容器１１はリセットレベルから下向きに放電する。積分段階の終わりに、伝送ライン１６はハイレベルに設定され、読み出し段階を開始する。伝送ライン１６をハイレベルに設定すると、サンプルホールドトランジスタ１２をオンにし、光受容器１１での電荷が、ソースフォロワトランジスタ１４のゲートに接続されたノードの寄生容量に伝送される。そして、伝送ライン１６はローレベルに設定され、これによりサンプルホールドトランジスタ１２をオフにする。読み出しについて、選択ライン１８は、ハイレベルに設定され、ローレベル信号を列選択トランジスタ１５のゲートに印加する。選択ライン１８をハイレベルに設定し、あるいはローレベル信号を列選択トランジスタ１５のゲートに印加すると、この後者のトランジスタをオンにし、ソースフォロワトランジスタ１４が導通状態であれば、積分電圧を列出力ライン１９に伝送する。
【００４９】
読み出し段階のとき、リセット電圧および積分電圧は、典型的には両方とも列出力ライン１９から続いて読み出される。各画素１０で発生した画像信号は、典型的には、読み出しリセット電圧と積分期間後の光受容器１１での電圧（即ち、積分電圧）との間の差である。
【００５０】
本発明の実施形態によれば、全て同じ読み出し段階のときに、１／ｆノイズの原因となるＭＯＳＦＥＴ、図示の実施形態ではソースフォロワトランジスタ１４を、第１状態から第２状態へ、例えば、反転から蓄積へ、そしてその反対も繰り返しパルス動作させ、その信号をオーバーサンプリングすることによって、１／ｆノイズの影響が減少する。ソースフォロワトランジスタ１４は、ゲート電圧−バルク電圧がそのトランジスタ１４の閾値電圧より少なくなるような電圧を供給することによって、蓄積モードにできる。ソースフォロワトランジスタ１４は、ゲート電圧−バルク電圧がそのトランジスタ１４の閾値電圧より大きくなるような電圧を供給することによって、強反転モードにできる。電圧の供給は、図１に示した実施形態では、バルク電圧を繰り返しパルス印加することによって得られ、蓄積モードあるいは強反転モードについての上記要件が達成される。
【００５１】
図２も４Ｔ画素２０を示す。図１と同じ要素は、同じ参照番号を有する。再び、画素内の全てのトランジスタがＭＯＳトランジスタである。図１との相違点は、増幅トランジスタとして、反転フィードバック増幅器２２が設けられる点である。反転フィードバック増幅器２２は、図示の実施形態において、ｐＭＯＳトランジスタである。反転フィードバック増幅器２２のソースは、電源ｖｐｉｘに接続される。反転フィードバック増幅器２２のドレインは、ｎＭＯＳ列選択トランジスタ２３のドレインに接続される。反転フィードバック増幅器２２のゲートは、サンプルホールドトランジスタ１２のドレインに接続される。リセットトランジスタ２４が設けられ、これは画素２０では異なって接続されており、即ち、リセットトランジスタ２４は、図示の実施形態において、ｎＭＯＳトランジスタであり、そのソースは、反転フィードバック増幅器２２のドレインに電気接続され、一方、リセットトランジスタ２４のドレインは、反転フィードバック増幅器２２のゲートに接続される。リセットトランジスタ２１のゲートは、リセットライン２５に接続される。本実施形態では、上述したように、列選択トランジスタ２３もｎＭＯＳトランジスタである。列選択トランジスタのゲートは、選択ライン２６に接続される。列選択トランジスタ２３のソースは、列ライン１９に接続され、列選択トランジスタ２３のドレインは、反転フィードバック増幅器２２のドレインに接続される。
【００５２】
図２に図示した構成は、一種の容量性フィードバック電荷増幅器または電荷トランスインピーダンス増幅器（ＣＴＩＡ）であり、その電荷電圧変換比は、フィードバック容量、図示の場合、反転フィードバック増幅器２２のゲート−ドレイン容量によって決定される。当業者にとって、こうした画素が、図１の回路より高い電荷電圧変換比で動作可能であることは明らかである。
【００５３】
本実施形態においても、反転フィードバック増幅器２２は、画素回路内の他のＭＯＳＦＥＴとは別個に駆動可能である。反転フィードバック増幅器２２は、第１状態から第２状態へ、例えば、反転から蓄積へそしてその反対も繰り返し切り替え可能であり、その信号はオーバーサンプリング可能である。反転フィードバック増幅器２２は、ゲート電圧−バルク電圧がそのトランジスタ２２の閾値電圧より少なくなるような電圧を供給することによって、蓄積モードにできる。反転フィードバック増幅器２２は、ゲート電圧−バルク電圧がそのトランジスタ２２の閾値電圧より大きくなるような電圧を供給することによって、強反転モードにできる。電圧の供給は、図２に示した実施形態では、バルク電圧を繰り返しパルス印加することによって得られ、蓄積モードあるいは強反転モードについての上記要件が達成される。
【００５４】
ＭＯＳＦＥＴ内の界面状態は、異なるバイアス状態の間（例えば、蓄積モードと強反転モードの間）で循環した場合、バイアス条件が殆ど変化しない通常動作にしたときよりもかなり迅速に、これらの状態を充填または空にするのが強制される。本発明者によって、こうすることにより電荷状態の長期相関が破壊されることが判った。長期相関を除去することによって、ノイズスペクトルは、その支配的な低周波成分を失い、「ホワイトノイズ」になる。ホワイトノイズスペクトルおよび相関の欠落が連動することは、当分野の専門家にとって周知である。ホワイトノイズを含む信号から取られた連続したサンプルが相関しておらず、よって、複数のサンプルを取り、これらを平均処理することは、信号と比べてノイズを低減することになる。ノイズ低減は、平均を計算するために取得したサンプル数の平方根にほぼ比例する。取得したサンプル数について現実の上限がないため、用途によって許容される時間とは別として、任意のローレベルに対するノイズの影響を低減できる。
【００５５】
通常のＭＯＳＦＥＴでは、「有用な」バイアス状態は「反転」と称される（弱反転と強反転が区別されている）。ｎＭＯＳＦＥＴが「オン」である場合、正のゲート電圧は、電子をＳｉＯ２−Ｓｉ界面に向けて引き寄せて、これによりｐ型基板材料を電子リッチの「ｎ」−層に「反転させる」。蓄積は、ＭＯＳＦＥＴが強度にオフになった状態である。ＭＯＳＦＥＴの幾つかのタイプ、例えば、埋め込みチャネルＭＯＳＦＥＴでは、蓄積がオン状態であり、反転がオフ状態であることに留意すべきである。多くのバイアス状態、例えば、種々の程度の弱いおよび強い蓄積または反転が考えられる。蓄積と反転の間の状態は、「フラットバンド」と称される。
【００５６】
本発明の実施形態に係る画素が、一定のＭＯＳＦＥＴ、特に例えば、増幅するＭＯＳＦＥＴを、ＭＯＳＦＥＴのオン状態とオフ状態に対応した、少なくとも第１モードと第２モードの間、例えば、反転と蓄積の間で循環させる能力を考慮して設計される。こうしたことは多くの手法で実現でき、そのいくつかが図１、図２、図３、図４、図５〜図７に図示している。
【００５７】
いろいろなテクニックが、増幅トランジスタ、例えば、ソースフォロワトランジスタまたは反転フィードバック増幅器を、本発明の実施形態に係るＣＭＯＳ画像センサの画素において蓄積モードと強反転モードとの間で切り替えるために適用できる。基板のパルス動作、またはゲートに印加される信号のパルス動作を含むこうしたテクニックは、さらに後述している。
【００５８】
多くの伝統的な画素が、専ら１つのタイプのＭＯＳＦＥＴ、典型的にはｎＭＯＳＦＥＴを含む。こうした画素では、図１と図２に図示した実施形態に関して説明したように、１つのＭＯＳＦＥＴ基板を変調することが困難である。この基板は全てについてコモンであり、しばしば光受容器の基板接続でもあるためである。図１と図２に図示した実施形態では、ＭＯＳＦＥＴを反転と蓄積の間を循環させるようにＭＯＳＦＥＴ基板を変調すること  は、異なるタイプのＭＯＳＦＥＴを設けることによって可能になる。
【００５９】
図１と図２に図示した実施形態によれば、少なくとも２つの状態の循環は、増幅ＭＯＳＦＥＴ１４，２２が設けられた井戸を循環させることによって実施できる。従って、井戸コンタクト５０を設けてもよく、これは適切に作動できる。
【００６０】
前記増幅ＭＯＳＦＥＴの基板を他から隔離する必要がある場合、これは種々の方法で行え、例えば、これに限定されないが、下記のものである。
・図５と図６のように、接合による。
・図７のように、誘電体による。これはＳＯＩプロセスをベースとする。
・電気ノードを相互に電気的に隔離するための当業者に知られた他の手段。
【００６１】
図５は、図２の画素の可能性ある断面を示す。図示した光受容器１１は、ピン止め(pinned)フォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、ＭＯＳＦＥＴ回路と同じ基板５１内にある。図示した実施形態から判るように、ｐＭＯＳＦＥＴ２２は、増幅ＭＯＳＦＥＴ２２であり、逆バイアス接合によって他の回路から隔離されたｎ井戸５２内に設けられる。
【００６２】
図６は、図２の画素の他の可能性ある断面を示す。図示した光受容器１１は、ピン止めフォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、ＭＯＳＦＥＴ回路と同じ基板５１内にある。図示した実施形態から判るように、ｐＭＯＳＦＥＴ２２は、増幅ＭＯＳＦＥＴ２２であり、ｎ井戸５２内に設けられ、逆バイアス接合によって隔離を提供している。さらに、ｐＭＯＳＦＥＴのｎ井戸６０は、深いＰ−井戸またはＰ−タブ(tub)６１によって包囲され、これはｐ−タブ６１とｐ−基板５１との間に電位勾配を生成するものであり、電荷キャリア、例えば、電子を遠ざけて、その結果、ｎ井戸６０は、光電子を捕捉するための実際のフォトダイオード１１と競合せず、または殆ど競合しなくなる。
【００６３】
図７は、図２の画素のさらに他の可能性ある断面を示す。図示した光受容器１１は、ピン止めフォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、ＭＯＳＦＥＴ回路と同じ基板５１内にある。ｐＭＯＳＦＥＴ２２は、増幅ＭＯＳＦＥＴ２２であり、ＳＯＩプロセスで使用されるような誘電体７１を用いて、ｎＭＯＳＦＥＴ回路から隔離されたｎ井戸７０内に設けられる。
【００６４】
上記実施形態において、増幅ＭＯＳＦＥＴ２２は、基板５１を循環させることによって蓄積モードと反転モードとの間で循環される。代替の実施形態では、基板５１に影響せずに、そのゲート電圧を、閾値電圧より充分に上方または下方に変調することによって、増幅ＭＯＳＦＥＴ２２を蓄積と反転との間で循環させることができる。こうしたことは、適切な回路テクニック、例えば、図３と図４に示すように、ゲート電圧との容量結合によって行える。図３は、ｎＭＯＳＦＥＴのみを含み、図４ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴの両方を含む。
【００６５】
図３と図４に示した実施形態によれば、これは図１に示した画素のような４Ｔレイアウトを持つ画素３０，４０を示しており、少なくとも２つの状態の間の循環は、増幅ＭＯＳＦＥＴ３１，１４のゲートを循環させることによって実施してもよい。ここによりこれらのゲートとの容量結合３２，４２が設けられる。容量結合３２，４２は、ＭＯＳＦＥＴ３１，１４のゲート電圧に容量的に影響を与える手段を提供するものであり、その結果、ＭＯＳＦＥＴ３１，１４は、反転から蓄積へ、そしてその逆もパルス動作できる。この容量結合は、キャパシタ３２，４２を含み、その第１キャパシタ板が、増幅ＭＯＳＦＥＴ３１，１４のゲートに電気接続され、第２キャパシタ板が、パルス信号３３，４３が印加される電極に電気接続されている。
【００６６】
積分段階の終わりには、光受容器１１に収集された電荷がキャパシタ３２，４２に伝送される。読み出し段階のとき、即ち、収集された電荷がキャパシタ３２，４２に伝送された後、ハイ電圧値とロー電圧値との間で繰り返し切り替わるパルス信号３３，４３が、キャパシタ３２，４２の第２キャパシタ板に印加される。これにより増幅ＭＯＳＦＥＴ３１，１４は、繰り返し蓄積モードと反転モードになる。
【００６７】
画素、例えば、４Ｔ画素、３Ｔ画素、または何れか他の適切な数のトランジスタを持つ画素を製造する場合、光受容器１１は、しばしば埋め込みまたはピン止めフォトダイオードである。図８に示すように、３Ｔ画素もピン止めフォトダイオード１１を利用できることに留意すべきである。こうした場合、伝送ゲートを設けずに、増幅トランジスタのゲートからピン止めフォトダイオード１１の深いインプラントへの直接接続が行われる。光受容器ダイオード１１は、光受容器ダイオードによって収集された電荷を直接接続へ向けて強制するためのピンニング(pinning)層８１によってピン止めされる。図８を参照。
【００６８】
大型の画素では、電荷を伝送したり、電荷を収集するに必要な時間は、ピン止めダイオード１１内の光キャリアの横方向拡散に大きく依存している。自由キャリアが電界無しで直線方向に拡散するの要する時間は、距離の平方根で増大する。この関係は、下記の式に従う。
【００６９】
【数１】
2011234366.tif 000003
【００７０】
ここで、ｌＤは拡散長または拡散距離、ｔＤは拡散時間、μｅは自由キャリア移動度、ｋはボルツマン定数、Ｔは絶対温度（ケルビン温度）、ｑは自由キャリアの電荷である。
【００７１】
（表１）は、拡散時間−拡散距離の推定値を示すもので、シリコン中の直線拡散について、室温（３００°Ｋ）で１１００ｃｍ２／Ｖｓのバルク移動度を持つ電子を仮定している。
【００７２】
【表１】
2011234366.tif 000004
【００７３】
この関係は、図９にも示している。本発明の実施形態に従って使用できる大型の画素では、拡散時間は、画素の読み出し時間（行画素について典型的な読み出し時間が１〜１０μｓのオーダーである場合）と比べて重要になることが判る。
【００７４】
電荷を収集する時間を短縮するためには、種々の手段によってフォトダイオードの中に内部電界を生成できる。こうした方法は、従来、提案されている（例えば、米国特許第６６８３３６０号, "Multiple or graded epitaxial wafers for particle or radiation detection"、これは参照により全体としてここに組み込まれる）。本発明の実施形態との組合せで使用できる他の適切な方法は、光受容器の中に横方向不純物ドーピング勾配を有することによって、電界を生成することをベースとしている。
【００７５】
図１０と図１１は、こうした不純物またはドーピングの勾配が、光受容器１１をピン止めするためのピンニング層の多重の浅いインプラント、例えば、多重の浅いｐ−インプラント１００，１０１，１０２を用いることによって、どのように実現できるかを示す。図１０の側面図または図１１の平面図で示すように、増加するドーピングレベル、または徐々に増加するドーピングインプラント（不図示）を持つ、互いに隣接した２つ又はそれ以上のインプラントが存在するようにしてもよい。代替として、２つ又はそれ以上のインプラントは、異なる深さを有してもよい。図１２に示す実施形態では、不純物またはドーピングの勾配は、光受容器層の多重の深いインプラント、例えば、多重の深いｎ型インプラント１２０，１２１，１２２によって実現される。また、図１２に示すように、互いに隣接した、減少したドーパントレベルを持つ２つ又はそれ以上のインプラントが存在するようにしてもよく、あるいは代替として段階的なドーピングプロファイル（不図示）を持つようにしてもよい。代替として、２つ又はそれ以上のインプラントは、異なる深さを有してもよい。図１３に示す実施形態では、ピン止めフォトダイオード１１の下方で、基板またはエピタキシャル層の中の多重または傾斜したドーピング濃度１３０，１３１，１３２を用いて実現される。
【００７６】
こうした不純物またはドーピングの勾配を実現する方法が当業者に知られている。
【００７７】
上述したように、横方向濃度勾配が、ピン止めフォトダイオードの浅いインプラント（図１０と図１１）、深いインプラント（図１２）および基板（図１３）に適用できる。
【００７８】
本発明の実施形態に係る画素が、上述したように、本発明の実施形態に係る方法で使用してもよい。一実施形態では、本発明の実施形態に係る方法は、画素を読み出すことによって、画素を通常のように動作させることを含む。画素の読み出しは、例えば、光電荷積分後の信号レベルを読み出すロー(raw)モード、または信号レベルの読み出しに続いてリセットレベルの読み出しが行われる二重サンプリング（ＤＳ）、またはリセットレベルの読み出しに続いて信号レベルの読み出しが行われる相関二重サンプリング（ＣＤＳ）でも構わない。画素に関する読み出し方法の上記リストは、網羅的なものでなく、画素を読み出す他の方法も適用できる。
【００７９】
伝統的には、前記リセットレベルおよび信号レベルについての読み出されるレベルは、通常、単一の電圧レベル（サンプル）であり、それは、画像センサのグローバル(global)出力またはＡＤＣに向けて増幅、差分またはバッファ出力される。
【００８０】
本発明の実施形態によれば、多重サンプルが、リセットレベル及び／又は信号レベルのために取得される。同じ信号について多重サンプルを取得することは、しばしば「オーバーサンプリング」と称され、ノイズを低減するテクニックとして伝統的に知られており、多重サンプルは次に平均処理されるものと理解される。こうした伝統的なオーバーサンプリングテクニックを図１４に示している。図１４は、第１グラフ１４０において、例えば、４Ｔ画素でのリセットトランジスタに印加されるリセット信号を示す。第２グラフ１４１は、例えば４Ｔ画素でのサンプルホールドトランジスタに印加される伝送信号を示す。リセット信号の第１グラフ１４０およびサンプルホールドトランジスタに印加される伝送信号を示す第２グラフ１４１におけるピークは、光受容器１１が光受容器１１の開始電圧にリセットされるリセット段階１４２と、光受容器１１のリセット電圧が読み出される第１読み出し段階１４３と、光受容器１１によって収集された電荷がメモリ素子、例えば、キャパシタまたは増幅トランジスタ１４，２２の寄生キャパシタなどに伝送される伝送段階１４４と、光受容器１１によって収集された電荷の電圧レベルが読み出される第２読み出し段階１４５とを規定する。
【００８１】
図１４中のグラフ１４６は、理想的な読み出し信号、即ち、ノイズが存在しない場合に列ラインで読み出されるような信号を示す。グラフ１４６から、それはリセット電圧を表す第１レベル１４７と、信号電圧を表す第２レベル１４８とを含むことが判る。グラフ１４９は、対応する非理想的な信号の例を示すもので、低周波（１／ｆ）ノイズが支配的なノイズが存在している。リセット信号の平均した電圧レベルおよび信号電圧平均した電圧レベルは、それほど大きく相違していないことが判る。ＣＤＳ後の信号ΔＶは、低周波ノイズの大きな成分に悩まされている。
【００８２】
本発明の実施形態に係る方法での発明は、画素の（１つ又はそれ以上の）ＭＯＳＦＥＴのＭＯＳ界面は、読み出し段階１４３，１４５のとき、少なくとも第１状態と第２状態の間、例えば、反転と蓄積の間で、前記多重サンプルの各々またはグループの間で循環することである。こうして信号は、繰り返しサンプリングされ平均化される（平均処理と等価な演算子が適用される）。これは、オーバーサンプリングとも称される。これにより本発明の実施形態に従って判るように、多重サンプルは、１／ｆまたはＲＴＳノイズに起因した時間相関を喪失する。オーバーサンプリングの次に平均処理を行うと、これは相当なノイズ低減をもたらす。これは、図１５に示しており、図２のような画素に関して、増幅トランジスタ２２は、井戸コネクション５０をパルス動作させることによって、蓄積と反転との間で循環する。
【００８３】
リセット段階１４２、第１読み出し段階１４３、伝送段階１４４、第２読み出し段階１４５は、図１４と同様である。図１５のグラフ１５０は、リセット信号のレベルおよびそのパルスのタイミングを示す。グラフ１５１は、サンプルホールドトランジスタに印加される伝送信号を示す。図示の実施形態では、画素は、適切な電圧を増幅トランジスタのバルクに印加することによって、読み出しの際に第１状態と第２状態の間、例えば、蓄積と反転との間で循環する。これは、図１５のグラフ１５２に示す。これにより理想的な画素の出力信号１５３、即ち、ノイズが存在しない信号は、第１読み出し段階１４３および第２読み出し段階１４５の両方で、２つの値の間でジャンプすることが判る。第１読み出し段階１４３のとき、読み出し信号の極値の１つ、例えば、最大値は、光受容器１１のリセットレベルに対応している。第２読み出し段階１４５のとき、読み出し信号の極値の１つ、例えば、最大値は、光受容器１１の信号電圧に対応している。
【００８４】
図１５のグラフ１５４は、対応する非理想的な信号の例を示すもので、ノイズが存在している。第１読み出し段階１４３のときに読み出し信号に対応した平均化した極値、および第２読み出し段階１４５のときに読み出し信号に対応した平均化した極値は、区別可能なものとして充分に相違していることが判る。列出力ラインでの信号は、低周波（１／ｆ）ノイズを含む。ノイズは、図１４のものと同じ大きさであるが、ノイズは、時間と相関していないため、オーバーサンプリングした信号の平均は、ＣＤＳ後、減少したノイズ量を有し、ΔＶがより小さいことが判る。
【００８５】
１つの読み出し段階での多重サンプルは、１つの「読み出し」で、何れか適切な方法、例えば、平均処理、積分、または何れか他の適切な演算子、例えば、これに限定されないが、ローパスまたはバンドパスフィルリング、有限または無限の応答フィルタの使用、重み付け平均処理、線形または非線形フィルリング、メジアンフィルリング、カルマン(Kalman)フィルリングなどで組み合せてもよい。それは、アナログ領域またはデジタル領域で生じてもよい。この演算は、「オーバーサンプリング」とも称される。こうした読み出しが、リセットレベルの読み出しと信号レベルの読み出しとの間の差をとることによって、ＤＳまたはＣＤＳの効果を含んでもよい。この組合せは、当業者に知られているように、種々の方法で、アナログ領域またはデジタル領域で、チップ上(on-chip)またはチップ外(off-chip)で生じてもよい。
【００８６】
こうした得られた「読み出し値」は、それ自体、画素信号値と考えられる。
【００８７】
本発明の実施形態に係る方法が、半導体画像センサのノイズを、１電子ＲＭＳの等価入力ノイズ未満にする。画像センサが１電子ＲＭＳより充分低い読み出しノイズ性能を有する場合、追加の演算子を適用して、読み出しノイズをさらに有効に低減できる。図１６、図１７、図１８において、読み出しノイズの一定のＲＭＳ（図１６では１電子ＲＭＳ、図１７では０．２５電子ＲＭＳ、図１８では０．１電子ＲＭＳ）を持つ画素信号の仮想的な一連の５０個の連続した読み出しを示す。これにより、得られた読み出し値が再サンプリングされ、即ち、最も近い電子の整数個に丸め処理される。ここで、信号レベルは、０でスタートし、２０個および４０個のサンプルの後にステップ状に増加している。読み出し値は、所定のノイズレベルに曝されている。読み出し値での読み出しノイズが充分に低い場合、例えば、後述のような０．２８ノイズ電子ＲＭＳ未満の場合、信号中のステップを識別することが可能になり、そのステップは、図１７と図１８から判るように、１電子の信号差分に対応している。
【００８８】
該方法は、次のように、読み出し値１６０，１７０，１８０を再サンプリングまたは、最も近い電子の整数個に丸め処理して、再サンプリング読み出し値１６１，１７１，１８１を形成する。読み出し値１６１，１７１，１８１の再サンプリング集団のＲＭＳは、元の読み出し値１６０，１７０，１８０のＲＭＳより低いことが判る。
【００８９】
これは下記のように説明される。図１９において、０．２５電子ＲＭＳのＲＭＳまたは標準偏差σを持つ固定信号の読み出し値についての確率分布（最大で１に規格化）を示しており、図１７に対応している。０．２５ノイズ電子のガウス分布を平均「０」の周りに示している。グラフ１９０を参照。そして、集団での各読み出し値１７０が最も近い整数１７１に丸め処理され、図１９に示すような新たな不連続の分布１９１が得られる。新たな不連続分布のＲＭＳは、０．２５より小さい。
【００９０】
再サンプリング後により低いノイズを有するためには、既に０．２８ノイズ電子未満であるノイズ分布から開始する必要があることが判る。この関係は、図２０に示しており、読み出しノイズが所定の標準偏差（単位は電子ＲＭＳ）を持つガウス分布であると仮定して、Ｘ軸として画素の読み出し値のノイズ、Ｙ軸として再サンプリング信号のＲＭＳまたは標準偏差（単位は電子ＲＭＳ）についてのグラフ２００を示す。元の読み出しノイズが０．２８電子ＲＭＳより低い場合、再サンプリングは、より低いＲＭＳをもたらすことに留意する。図２０から、＞０．２８電子ＲＭＳのノイズについては、効果がない（むしろ限定された逆効果）ことが判る。初期ノイズが低いほど、改善はより顕著である。例えば、初期の読み出しノイズ０．１電子ＲＭＳでは、再サンプリングした信号ノイズは、１００倍以上低下し（再サンプリング信号は、たった０．０００７６電子ＲＭＳのノイズを有する）、事実上のノイズ無しシステムにできる。
【００９１】
本発明について図面および上記説明において詳細に図示し説明したが、こうした図示および説明は、説明的または例示的なものであり、限定的でない。本発明は開示した実施形態に限定されない。
【００９２】
例えば、本発明の実施形態の概念は、上記では４Ｔ画素について説明しているが、実際、ＭＯＳＦＥＴが増幅器の重要なトランジスタである全ての画素に適用可能であり、この増幅器は、例えば、ソースフォロワ、シングルエンド増幅器、差動増幅器、演算増幅器、トランスインピーダンス増幅器、カスコード増幅器、アイソレーション増幅器などにできる。ＳＯＩ−ＦＥＴおよびＦＩＮＦＥＴも本質的にＭＯＳＦＥＴであり、本発明の実施形態が適用できることは留意すべきである。実際、ＭＯＳＦＥＴの代わりに、「バイアス状態の間を循環することは、その時間（低周波）ノイズの時間相関を短縮するようなトランジスタ」と読み取れる。
【００９３】
他の例として、４Ｔ画素の代わりに、３Ｔ画素、ピン止め光受容器画素、またはハイブリッド画素、より一般的には、検出器が読み出しＩＣ（ＲＯＩＣ）から分離している何れのタイプの画素が設けられた実施形態において本発明を動作させることが可能である。
【００９４】
本発明の実施形態は、出力ステージがＭＯＳＦＥＴベースであるＣＣＤ、あるいは、ＣＣＤの区画が画素または画素グループの中に埋め込まれているＣＣＤ−ＣＭＯＳ画素にも適用可能である。
【００９５】
本発明の実施形態は、可視光イメージングに適用可能なだけでなく、他の全ての電磁波長および高エネルギー粒子（電子、ハドロン、イオン…）検出にも適用可能である。
【００９６】
開示した実施形態の他の変形例が、請求項の発明を実施する際、図面、開示および添付の請求項の研究から当業者によって理解し実施できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外しておらず、不定冠詞「a」または「an」は、複数を除外していない。ある手段が相互に異なる従属請求項に記載されている事実だけでは、これらの手段の組合せが有利に使用できないことを示していない。請求項中の何れの参照符号も範囲を限定するものと解釈すべきでない。
【図１】
2011234366.tif 000005
【図２】
2011234366.tif 000006
【図３】
2011234366.tif 000007
【図４】
2011234366.tif 000008
【図５】
2011234366.tif 000009
【図６】
2011234366.tif 000010
【図７】
2011234366.tif 000011
【図８】
2011234366.tif 000012
【図１０】
2011234366.tif 000013
【図１１】
2011234366.tif 000014
【図１２】
2011234366.tif 000015
【図１３】
2011234366.tif 000016
【図１４】
2011234366.tif 000017
【図１５】
2011234366.tif 000018
【図１９】
2011234366.tif 000019
【図９】
2011234366.tif 000020
【図１６】
2011234366.tif 000021
【図１７】
2011234366.tif 000022
【図１８】
2011234366.tif 000023
【図２０】
2011234366.tif 000024
【外国語明細書】
2011234366.tif 000025
2011234366.tif 000026
2011234366.tif 000027
2011234366.tif 000028
2011234366.tif 000029
2011234366.tif 000030
2011234366.tif 000031
2011234366.tif 000032
2011234366.tif 000033
2011234366.tif 000034
2011234366.tif 000035
2011234366.tif 000036
2011234366.tif 000037
2011234366.tif 000038
2011234366.tif 000039
2011234366.tif 000040
2011234366.tif 000041
2011234366.tif 000042
2011234366.tif 000043
2011234366.tif 000044
2011234366.tif 000045
2011234366.tif 000046
2011234366.tif 000047
2011234366.tif 000048
2011234366.tif 000049
2011234366.tif 000050
2011234366.tif 000051
2011234366.tif 000052
2011234366.tif 000053
2011234366.tif 000054
2011234366.tif 000055
2011234366.tif 000056
2011234366.tif 000057
2011234366.tif 000058
2011234366.tif 000059
2011234366.tif 000060
2011234366.tif 000061
2011234366.tif 000062
2011234366.tif 000063
2011234366.tif 000064