(57)【要約】【課題】出力されるクロック信号が発振することなく、デューティが一定になるようにクロック信号を補正することが可能なクロックデューティ補正回路を提供する。【解決手段】クロックデューティ補正回路１００は、クロック信号発生部から出力されたクロック信号が入力され、当該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり、信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部１１０と、ワンショットパルス信号生成部１１０の出力信号を反転するインバータ１１３と、インバータ１１３の出力信号を遅延させる第１遅延回路１１４と、インバータ１１３の出力信号と、第１遅延回路１１４の出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路１１６とを備える。【選択図】図３
2011234043.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号発生部から出力されたクロック信号が入力され、該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部と、
該ワンショットパルス信号生成部の出力信号を反転するインバータと、
該インバータの出力信号を遅延させる遅延回路と、
前記インバータの出力信号と前記遅延回路の出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路と、を備えるクロックデューティ補正回路。
【請求項２】
クロック信号発生部から出力されたクロック信号が入力され、当該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり、信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部と、
該ワンショットパルス信号生成部の出力信号を反転するインバータと、
該インバータの出力信号を入力するローパスフィルタと、
該ローパスフィルタの入力側にカソードが接続され、前記ローパスフィルタの出力側にアノードが接続されるダイオードと、
前記インバータの出力信号と、前記ローパスフィルタの出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路と、を備えるクロックデューティ補正回路。
【請求項３】
前記ダイオードは、ショットキーダイオードである請求項２に記載のクロックデューティ補正回路。
【請求項４】
前記ワンショットパルス信号生成部は、モノステーブルマルチバイブレータ又はハイパスフィルタから構成される請求項１から３のいずれか１項に記載のクロックデューティ補正回路。
【請求項５】
前記論理積回路が出力するクロック信号は、省電力モードに移行した場合のスリープクロック信号である請求項１から４のいずれか１項に記載のクロックデューティ補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号のデューティを補正するクロックデューティ補正回路に関する。
【背景技術】
【０００２】
従来からクロック信号のデューティを一定にする補正回路が存在する。その補正回路は、クロック信号の反転出力と正転出力とを出力するＯＲ回路と、ＯＲ回路の反転出力をこのＯＲ回路の入力側に帰還させる帰還回路とを備える。この帰還回路には、積分回路が接続されている。積分回路は、ＯＲ回路において反転された信号を積分することにより、クロック信号のデューティが５０％になるようにオフセットする（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−１５２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した補正回路では、クロック信号が高レベル又は低レベルに固定された場合に、出力されるクロック信号が発振してしまう。補正回路の出力信号が発振した場合には、後段の内部回路が誤動作してしまう。
【０００５】
本発明は、出力されるクロック信号が発振することなく、デューティが一定になるようにクロック信号を補正することが可能なクロックデューティ補正回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のクロックデューティ補正回路は、クロック信号発生部から出力されたクロック信号が入力され、該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部と、該ワンショットパルス信号生成部の出力信号を反転するインバータと、該インバータの出力信号を遅延させる遅延回路と、前記インバータの出力信号と前記遅延回路の出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路と、を備えることを特徴とする。
【０００７】
また、本発明のクロックデューティ補正回路は、クロック信号発生部から出力されたクロック信号が入力され、当該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり、信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部と、該ワンショットパルス信号生成部の出力信号を反転するインバータと、該インバータの出力信号を入力するローパスフィルタと、該ローパスフィルタの入力側にカソードが接続され、前記ローパスフィルタの出力側にアノードが接続されるダイオードと、前記インバータの出力信号と、前記ローパスフィルタの出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路と、を備えることを特徴とする。
【０００８】
また、前記ダイオードは、ショットキーダイオードであることが好ましい。
【０００９】
また、前記ワンショットパルス信号生成部は、モノステーブルマルチバイブレータ又はハイパスフィルタから構成されることが好ましい。
【００１０】
また、前記論理積回路が出力するクロック信号は、省電力モードに移行した場合のスリープクロック信号であることが好ましい。
【発明の効果】
【００１１】
本発明によれば、クロックデューティ補正回路は、出力されるクロック信号が発振することなく、デューティが一定になるようにクロック信号を補正することができる。
【図面の簡単な説明】
【００１２】
【図１】携帯電話機の外観斜視図である。
【図２】携帯電話機の機能を示す機能ブロック図である。
【図３】本発明の一実施形態に係るクロックデューティ補正回路を説明するための図である。
【図４】モノステーブルマルチバイブレータを説明するための図である。
【図５】ハイパスフィルタを説明するための図である。
【図６】ローパスフィルタを説明するための図である。
【図７】図１の位置ａ、位置ｂ及び位置ｃで観測される信号波形を説明するための図である。
【図８】図１の位置ｃ、位置ｄ及び位置ｅで観測される信号波形を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の一実施形態に係るクロックデューティ補正回路について説明する。まず、クロックデューティ補正回路が搭載される電子機器の一例（携帯電話機１）について説明する。図１は、携帯電話機１の外観斜視図である。なお、図１は、いわゆる折り畳み型の携帯電話機の形態を示しているが、本発明に係る携帯電話機の形態としては特にこれに限られない。例えば、携帯電話機は、両筐体を重ね合わせた状態から一方の筐体を一方向にスライドさせるようにしたスライド式や、重ね合せ方向に沿う軸線を中心に一方の筐体を回転させるようにした回転式（ターンタイプ）や、操作部と表示部とが１つの筐体に配置され、連結部を有さない形式（ストレートタイプ、フリップタイプ）でもよい。
【００１４】
携帯電話機１は、操作部側筐体部２と、表示部側筐体部３とを備える。操作部側筐体部２は、表面部１０に、操作部１１と、携帯電話機１の使用者が通話時に発した音声を入力するマイク１２とを備える。操作部１１は、各種設定や電話帳機能やメール機能等の各種機能を作動させるための機能設定操作キー１３と、電話番号の数字やメール等の文字等を入力するための入力操作キー１４と、各種操作における決定やスクロール等を行う決定操作キー１５とから構成されている。なお、これらのキーは、表示部２１と一体に形成されたタッチパネルに配置（表示）するようにしてもよい。
【００１５】
また、表示部側筐体部３は、表面部２０に、各種情報を表示する表示部２１と、通話の相手側の音声を出力するスピーカ２２とを備える。
【００１６】
また、操作部側筐体部２の上端部と表示部側筐体部３の下端部とは、ヒンジ機構４を介して連結されている。また、携帯電話機１は、ヒンジ機構４を介して連結された操作部側筐体部２と表示部側筐体部３とを相対的に回転することにより、操作部側筐体部２と表示部側筐体部３とを互いに開いた状態（開放状態）にしたり、操作部側筐体部２と表示部側筐体部３とを折り畳んだ状態（折畳み状態）にしたりできる。
【００１７】
また、図２は、携帯電話機１の機能を示す機能ブロック図である。携帯電話機１は、図２に示すように、操作部１１と、マイク１２と、画像処理部４２と、音声処理部４３と、メモリ４４と、制御部４５と、通信部４６と、表示部２１と、スピーカ２２と、ドライバＩＣ２３と、水晶発振器５０と、クロックデューティ補正回路１００とを操作部側筐体部２又は表示部側筐体部３に備える。
【００１８】
通信部４６は、メインアンテナ４０と、ＲＦ回路部４１とを備える。メインアンテナ４０は、所定の使用周波数帯（例えば、８００ＭＨｚ）で基地局等の外部装置と通信を行う構成である。なお、本実施形態では、所定の使用周波数帯として、８００ＭＨｚとしたが、これ以外の周波数帯であってもよい。
【００１９】
ＲＦ回路部４１は、メインアンテナ４０によって受信した信号を復調処理し、処理後の信号を制御部４５に供給する。そして、ＲＦ回路部４１は、制御部４５から供給された信号を変調処理し、メインアンテナ４０を介して外部装置に送信する。また、その一方で、ＲＦ回路部４１は、メインアンテナ４０によって受信している信号の強度を制御部４５に通知する。
【００２０】
画像処理部４２は、制御部４５の制御にしたがって、所定の画像処理を行い、処理後の画像データをドライバＩＣ２３に出力する。ドライバＩＣ２３は、画像処理部４２から供給された画像データをフレームメモリに蓄え、所定のタイミングで表示部２１に出力する。
【００２１】
音声処理部４３は、制御部４５の制御にしたがって、ＲＦ回路部４１から供給された信号に対して所定の音声処理を行い、処理後の信号をスピーカ２２に出力する。スピーカ２２は、音声処理部４３から供給された信号を外部に出力する。
【００２２】
また、音声処理部４３は、制御部４５の制御にしたがって、マイク１２から入力された信号を処理し、処理後の信号をＲＦ回路部４１に出力する。ＲＦ回路部４１は、音声処理部４３から供給された信号に所定の処理を行い、処理後の信号をメインアンテナ４０に出力する。
【００２３】
メモリ４４は、例えば、ワーキングメモリを含み、制御部４５による演算処理に利用される。また、メモリ４４には、複数のアプリケーションや当該アプリケーションが必要とする各種のテーブル等が記憶されている。また、メモリ４４は、着脱可能な外部メモリを兼ねていてもよい。
【００２４】
クロック信号発生部としての水晶発振器５０は、所定の周波数（一例として約３２ｋＨｚ）で発振する水晶振動子５１と、この水晶振動子５１を駆動させる発振部５２とを備える。発振部５２は、水晶振動子５１に駆動電圧を供給して水晶振動子５１を所定の周波数（約３２ｋＨｚ）で発振させた場合に、所定の周波数（約３２ｋＨｚ）のクロック信号を出力する。
【００２５】
クロックデューティ補正回路１００は、水晶発振器５０から供給されたクロック信号のデューティが一定（５０％）になるよう補正して、補正されたクロック信号を制御部４５等に供給する。クロックデューティ補正回路の詳細については、後述する。
【００２６】
制御部４５は、携帯電話機１の全体を制御しており、中央処理装置（ＣＰＵ）等を用いて構成される。
【００２７】
次に、クロックデューティ補正回路１００について詳細に説明する。図３は、本発明の一実施形態に係るクロックデューティ補正回路１００を説明するための図である。
【００２８】
クロックデューティ補正回路１００は、ワンショットパルス信号生成部１１０と、インバータ１１３と、第１遅延回路１１４と、ダイオード１１５と、論理積回路１１６と、出力端子１１７とを備える。
ワンショットパルス信号生成部１１０は、デューティが一定になっていないディジタルのクロック信号が入力され、このクロック信号の波形の立ち上がりに合わせて波形が立ち上がり、信号の周期が一定となるワンショットパルス信号を生成する。クロック信号は、水晶発振器５０から供給される。
【００２９】
ワンショットパルス信号生成部１１０は、モノステーブルマルチバイブレータ又はハイパスフィルタから構成される。モノステーブルマルチバイブレータは、ゲート回路と遅延回路とを組み合わせるもの、ＳＲ型フリップフロップを用いるもの、Ｄ型フィリップフロップを用いるもののいずれであってもよく、例えば、図４に示すようなものであればよい。図４に示すモノステーブルマルチバイブレータは、Ｄ型フリップフロップ１１１と、Ｄ型フリップフロップ１１１のＲ出力に接続される第２遅延回路１１２と、Ｄ型フリップフロップ１１１のＱ出力及び第２遅延回路１１２の出力に接続される端子１１８とを備える。第２遅延回路１１２は、例えば、抵抗とコンデンサとから構成されるローパスフィルタであればよい。また、ハイパスフィルタは、例えば、図５に示すようなコンデンサＣ１と抵抗Ｒ１の回路から構成される。
【００３０】
インバータ１１３は、ワンショットパルス信号生成部１１０からの出力信号を反転する。
第１遅延回路（遅延回路）１１４は、インバータ１１３の出力信号を遅延させる。第１遅延回路１１４は、ローパスフィルタから構成される。ローパスフィルタは、例えば、図６に示すような抵抗Ｒ２とコンデンサＣ２の回路から構成される。
【００３１】
また、第１遅延回路１１４には、ダイオード１１５が並列に接続される。ダイオード１１５は、第１遅延回路１１４の入力側にカソードが接続され、第１遅延回路１１４の出力側にアノードが接続される。ダイオード１１５は、ショットキーダイオードであることが好ましい。ショットキーダイオードは、順方向電圧降下が０．３Ｖ以下となる。ここで、ダイオード１１５は、第１遅延回路１１４に低レベルの信号が入力された場合に、第１遅延回路１１４から出力される信号の波形を直ぐに立ち下げるために接続されている。ダイオード１１５がショットキーダイオードとされた場合において、第１遅延回路１１４に低レベルの信号が入力されると、第１遅延回路１１４から出力される信号の波形は、０．３Ｖ以下のレベルになるまで急激に立下り、その後、波形がなまることになる。したがって、ショットキーダイオードは、第１遅延回路１１４から出力される信号が高レベルから低レベルに移行するときの出力信号における波形のなまりを少なくすることが可能になる。
【００３２】
論理積回路１１６は、インバータ１１３の出力信号と、第１遅延回路１１４及びダイオード１１５の出力信号とを論理積を演算し、出力されるクロック信号のデューティを一定（５０％）にする。
【００３３】
出力端子１１７の後段には、クロックデューティ補正回路１００が搭載される携帯電話機１の内部回路（制御部４５）が接続される。このように携帯電話機１が省電力モードになる場合でも、クロックデューティ補正回路１００は、水晶振動子５１及び発振部５２を備える水晶発振器５０から出力されるクロック信号（スリープクロック信号）のデューティを一定（５０％）にすることが可能になる。
【００３４】
図７は、図３の位置ａ、位置ｂ及び位置ｃで観測される信号波形を説明するための図である。図７に示す信号波形ａ、信号波形ｂ及び信号波形ｃは、それぞれ図３の位置ａ、位置ｂ及び位置ｃで観測される。図８は、図３の位置ｃ、位置ｄ及び位置ｅで観測される信号波形を説明するための図である。図８に信号波形ｃ、信号波形ｄ及び信号波形ｅは、それぞれ図３の位置ｃ、位置ｄ及び位置ｅで観測される。
【００３５】
クロックデューティ補正回路１００において、ワンショットパルス信号生成部１１０に入力されるクロック信号の波形は、例えば、図７の信号波形ａに示すようなものである。
ワンショットパルス信号生成部１１０は、クロック信号が入力された場合に、クロック信号の波形が立ち上がるのに合わせて、図７の信号波形ｂに示すワンショットパルス信号を発生し、出力する。
【００３６】
インバータ１１３は、ワンショットパルス信号を反転させて、図７の信号波形ｃに示す信号を出力する。
第１遅延回路１１４及びダイオード１１５は、入力される信号（図７の信号波形ｃ及び図８の信号波形ｃのそれぞれに示す信号）を遅延させて、図８の信号波形ｄに示す波形の信号を論理積回路１１６に供給する。
【００３７】
論理積回路１１６は、図８の信号波形ｃに示す信号と図８の信号波形ｄに示す信号とが共に高レベルになる場合に、高レベルの信号を出力する。一方、論理積回路１１６は、図８の信号波形ｃに示す信号と図８の信号波形ｄに示す信号の少なくとも一方が低レベルになる場合に、低レベルの信号を出力する。したがって、論理積回路１１６から出力される信号の波形は、図８の信号波形ｅに示すようになる。これにより、デューティが一定（５０％）のクロック信号を得る。
【００３８】
以上説明したように、本実施形態のクロックデューティ補正回路１００によれば、以下の効果が奏される。
すなわち、クロックデューティ補正回路１００は、インバータ１１３から出力される信号と、第１遅延回路１１４から出力される信号とを論理積回路１１６で演算することにより、クロック信号のデューティを一定（５０％）にしている。したがって、クロックデューティ回路は、帰還回路が設けられていないので、出力端子１１７において得られるクロック信号が発振することがない。
【００３９】
また、クロックデューティ補正回路１００は、クロック信号のデューティを一定にすることができるので、クロックデューティ補正回路１００を搭載する携帯電話機１は、２つの水晶発振器を備える必要がない。すなわち、従来の携帯電話機には、約３２ｋＨｚで発振する水晶発振器と、約６４ｋＨｚで発振する水晶発振器とを備え、約３２ｋＨｚで発振する水晶発振器から出力される第１のクロック信号のデューティが一定（５０％）の場合には、第１のクロック信号を携帯電話機の内部回路に供給し、第１のクロック信号のデューティが一定ではない場合には、約６４ｋＨｚで発振する水晶発振器から出力される第２のクロック信号を分周回路で１／２分周してデューティを一定にした第３のクロック信号を内部回路に供給するものがあった。本実施形態では、クロックデューティ補正回路１００を用いることにより、約３２ｋＨｚで発振する水晶発振器５０が出力するクロック信号であっても、デューティを一定（５０％）にすることができるので、クロックデューティ補正回路１００が搭載される携帯電話機１に２つの水晶発振器を搭載する必要がない。
【００４０】
また、クロックデューティ補正回路１００は、ダイオード１１５をショットキーダイオードとしたので、第１遅延回路１１４から出力される信号が高レベルから低レベルに移行するときの出力信号における波形のなまりを少なくすることができる。
【００４１】
また、クロックデューティ補正回路１００は、ワンショットパルス信号生成部１１０をモノステーブルマルチバイブレータ又はハイパスフィルタとしたので、ワンショットパルス信号生成部１１０に入力されるクロック信号に応じてワンショットパルス信号を生成することができる。
【００４２】
また、論理積回路１１６が出力するクロック信号が省電力モードに移行した場合のスリープクロック信号であるので、クロックデューティ補正回路１００が搭載される携帯電話機１が省電力モードになった場合でも、クロックデューティ補正回路１００は、クロック信号のデューティを一定にすることができる。
【００４３】
なお、上述した実施形態では、クロックデューティ補正回路１００が携帯電話機１に搭載される場合を例示して説明した。しかしながら、クロックデューティ補正回路１００は、携帯電話機１に搭載されるばかりでなく、クロック信号を利用する電子機器、例えば、ＰＨＳ（Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙｐｈｏｎｅ  Ｓｙｓｔｅｍ）やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）やポータブルゲーム機やポータブルナビゲーションデバイス等に搭載されることができる。
【符号の説明】
【００４４】
１００  クロックデューティ補正回路
１１０  ワンショットパルス信号生成部
１１３  インバータ
１１４  第１遅延回路（遅延回路）
１１６  論理積回路
【図１】
2011234043.tif 000003
【図２】
2011234043.tif 000004
【図３】
2011234043.tif 000005
【図４】
2011234043.tif 000006
【図５】
2011234043.tif 000007
【図６】
2011234043.tif 000008
【図７】
2011234043.tif 000009
【図８】
2011234043.tif 000010