(57)【要約】【課題】Ｇｅ層と酸化膜との接合界面の平坦性が良く、良好な品質特性を有するＧｅ層を備えたＧｅＯＩ基板の提供。【解決手段】本発明に係るＧｅＯＩ基板の製造方法は、Ｇｅ基板１０と酸化膜２５が形成されたＳｉ基板２０とを該酸化膜２５を介して貼り合わせを行い、積層体３０とする工程と、前記積層体３０に対して、一定範囲内の最高到達温度で第１の熱処理を行う工程と、前記第１の熱処理を行った積層体３０に対してＧｅ基板１０側の表面から加工を行い、前記Ｇｅ基板１０を薄膜化してＧｅ層１０ａとする工程と、前記Ｇｅ層１０ａが形成された積層体３０に対して、７００℃以上９００℃以下の最高到達温度で第２の熱処理を行う工程と、を備える。【選択図】図１
2011134852.tif 000002
【特許請求の範囲】
【請求項１】
Ｇｅ基板と酸化膜が形成されたＳｉ基板とを該酸化膜を介して貼り合わせを行い、積層体とする工程と、
前記積層体に対して、一定範囲内の最高到達温度で第１の熱処理を行う工程と、
前記第１の熱処理を行った積層体に対してＧｅ基板側の表面から加工を行い、前記Ｇｅ基板を薄膜化してＧｅ層とする工程と、
前記Ｇｅ層が形成された積層体に対して、７００℃以上９００℃以下の最高到達温度で第２の熱処理を行う工程と、
を備えたことを特徴とするＧｅＯＩ基板の製造方法。
【請求項２】
前記第１の熱処理は、２００℃以上３００℃以下で行うことを特徴とする請求項１に記載のＧｅＯＩ基板の製造方法。
【請求項３】
前記Ｇｅ層の膜厚は２μｍ以下であることを特徴とする請求項１または２に記載のＧｅＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲルマニウム・オン・インシュレータ構造（以下、ＧｅＯＩ構造という）を有する基板（以下、ＧｅＯＩ基板という）の製造方法、詳しくは、Ｇｅ基板とＳｉ基板とを酸化膜を介して貼り合わせたＧｅＯＩ基板の製造方法に関する。
【背景技術】
【０００２】
次世代高移動度ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）デバイス（以下、その他の一般的に汎用な半導体デバイスを含め総称して半導体デバイスという）として、ゲルマニウム（Ｇｅ）をチャネル層に用いるＧｅＯＩ構造が注目されている。このＧｅＯＩ基板の作製プロセスとして、Ｇｅ基板とＳｉ基板とを酸化膜を介して貼り合わせる方法が知られている。
【０００３】
その一例として、Ｇｅ層を有するドナー基板に原子種注入を行って、チャネル層となるＧｅ層の下層に脆弱領域を形成し、原子種注入を行ったドナー基板と受取基板とを酸化膜を介して貼り合わせ、必要に応じて、剥離温度よりも低い温度で貼合界面を強化し、その後、十分なエネルギを与えて脆弱領域の脆弱な結合部を破壊し、Ｇｅ層をドナー基板から剥離し、剥離後、損傷を受けた領域をＣＭＰ等により最終的な厚さに低減し、最後に、５００℃〜６００℃の温度で３時間を超えない処理時間で熱処理を行う方法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００９−５１３００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の方法は、チャネル層となるＧｅ層に原子種注入を行うため、チャネル層となるＧｅ層の品質特性に悪影響を及ぼす可能性がある。
【０００６】
また、Ｇｅ／ＳｉＯ２界面に存在する極薄ＧｅＯｘ層は、熱的に不安定であるため、当該熱処理中に、分解・拡散・凝集などを起こした場合、酸化膜とＧｅ層との接合界面の平坦性が悪化する可能性がある。このような接合界面の平坦性の悪化は、チャネル層となるＧｅ層の品質特性の悪化を引き起こすため好ましいものではない。
【０００７】
本発明は、上記技術的課題を解決するためになされたものであり、Ｇｅ層と酸化膜との接合界面の平坦性が良く、良好な品質特性を有するＧｅ層を備えたＧｅＯＩ基板を得ることができるＧｅＯＩ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＧｅＯＩ基板の製造方法は、Ｇｅ基板と酸化膜が形成されたＳｉ基板とを該酸化膜を介して貼り合わせを行い、積層体とする工程と、前記積層体に対して、一定範囲内の最高到達温度で第１の熱処理を行う工程と、前記第１の熱処理を行った積層体に対してＧｅ基板側の表面から加工を行い、前記Ｇｅ基板を薄膜化してＧｅ層とする工程と、前記Ｇｅ層が形成された積層体に対して、７００℃以上９００℃以下の最高到達温度で第２の熱処理を行う工程と、を備えたことを特徴とする。
【０００９】
前記第１の熱処理は、２００℃以上３００℃以下で行うことが好ましい。
【００１０】
前記Ｇｅ層の膜厚は２μｍ以下であることが好ましい。
【発明の効果】
【００１１】
本発明によれば、Ｇｅ層と酸化膜との接合界面の平坦性が良く、良好な品質特性を有するＧｅ層を備えたＧｅＯＩ基板を得ることができる。
【００１２】
従って、本発明によって製造されたＧｅＯＩ基板は、半導体デバイスの高性能化に大きく寄与し得るものである。
【図面の簡単な説明】
【００１３】
【図１】本発明に係わるＧｅＯＩ基板の製造方法の実施形態を説明するための概略図である。
【図２】比較例１におけるＧｅ層と酸化膜との接合界面の断面ＴＥＭ像である。
【図３】実施例１におけるＧｅ層と酸化膜との接合界面の断面ＴＥＭ像である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照して、より詳細に説明する。
【００１５】
図１は、本発明に係わるＧｅＯＩ基板の製造方法の実施形態を説明するための概略図である。
【００１６】
最初に、チャネル層となるＧｅ基板１０と、受取基板となるＳｉ基板２０を準備する（図１（ａ））。Ｇｅ基板１０は、例えば、チョクラルスキー法（ＣＺ法）を用いて、周知の方法で製造することができる。Ｓｉ基板２０は、例えば、チョクラルスキー法（ＣＺ法）やフローティングゾーン法（ＦＺ法）を用いて、周知の方法で製造することができる。
【００１７】
貼り合わせ前のＧｅ基板１０としては、少なくとも一方の面が鏡面で、例えば、直径７５ｍｍ、厚さ４５０μｍ〜５００μｍであり、使用される半導体デバイスの品種、用途に応じて、その他の特性（抵抗率等）が制御されたものが用いられる。
【００１８】
貼り合わせ前のＳｉ基板２０としては、少なくとも一方の面が鏡面で、例えば、直径７５ｍｍ、厚さ４５０μｍ〜５００μｍであり、使用される半導体デバイスの品種、用途に応じて、その他の特性（抵抗率や酸素濃度等）が制御されたものが用いられる。
【００１９】
次に、絶縁膜（インシュレータ）となる酸化膜２５を形成する（図１（ｂ））。
【００２０】
酸化膜２５は、Ｓｉ基板２０上に形成することが好ましく、ＳｉＯ２であることが好ましい。
【００２１】
酸化膜２５をＧｅ基板１０上に形成する場合には、ＧｅＯ２が絶縁膜になるが、ＧｅＯ２は水溶性であるため、貼り合わせ前の基板をｗｅｔ洗浄すると溶解してしまい、絶縁膜の膜厚にバラツキが生じる可能性がある。このバラツキは半導体デバイスの特性等に悪影響を及ぼす可能性があるため好ましくない。
【００２２】
Ｓｉ基板２０への酸化膜２５の形成は、Ｓｉ基板２０を、例えば、酸素１００％ガス雰囲気中、最高到達温度９００℃〜１１００℃、最高到達温度保持時間（以下、熱処理時間という）１０分〜６０分で酸化処理を行う。
【００２３】
前記酸化膜２５の膜厚は、使用される半導体デバイスの品種、用途に応じて、適時設定され、例えば、０．２μｍ〜２μｍである。
【００２４】
次に、Ｇｅ基板１０と酸化膜２５が形成されたＳｉ基板２０とを該酸化膜２５を介して、Ｇｅ基板１０の鏡面とＳｉ基板２０の鏡面とを重ね合わせて貼り合わせを行い、積層体３０を形成する（図１（ｃ））。
【００２５】
次に、積層体３０に対して、一定範囲内の最高到達温度で第１の熱処理を行う。この第１の熱処理では、Ｇｅ基板１０とＳｉ基板２０との接合を強化する。
【００２６】
前記第１の熱処理は、ボイド欠陥が導入されないように、減圧チャンバー内で行う事が好ましい。前記減圧チャンバー内の真空度は、１０Ｐａ以下であることが好ましい。これにより、Ｇｅ基板１０への酸化膜の形成を抑制することができる。
【００２７】
また、前記第１の熱処理は、最高到達温度を２００℃以上３００℃以下で行う事が好ましい。
【００２８】
前記最高到達温度が２００℃未満である場合には、温度が低いためＧｅ基板１０とＳｉ基板２０との接合が強化されにくい可能性がある。前記最高到達温度が３００℃を超える場合には、ＧｅとＳｉは熱膨張係数差が大きいため、熱処理中、Ｓｉ基板２０からＧｅ基板１０が剥がれる可能性がある。なお、Ｓｉの熱膨張係数は約２．５×１０−６／℃であり、Ｇｅの熱膨張係数は約５．７×１０−６／℃である。
【００２９】
前記第１の熱処理における熱処理時間は、１０分以上６００分以下であることが好ましい。
【００３０】
前記熱処理時間が、１０分未満である場合には、時間が短いため、Ｇｅ基板１０とＳｉ基板２０との接合が強化されにくい可能性がある。前記熱処理時間が６００分を超える場合には、生産性が低下するため好ましくない。
【００３１】
次に、第１の熱処理を行った積層体３０に対してＧｅ基板１０側の表面から加工を行い、Ｇｅ基板１０を薄膜化して、膜厚ＴＨ（最終狙い厚さ）のＧｅ層１０ａを形成する（図１（ｄ））。このＧｅ基板１０の薄膜化は周知の方法で行う。例えば、積層体３０のＧｅ基板１０側の表面から研削加工を行った後、積層体３０の外周部の面取りを行い、鏡面研磨により膜厚ＴＨとする。
【００３２】
最後に、Ｇｅ層１０ａが形成された積層体３０に対して、７００℃以上９００℃以下の最高到達温度で第２の熱処理を行う。この第２の熱処理では、Ｇｅ層１０ａとＳｉ基板２０との接合を強化すると共に、Ｇｅ層１０ａと酸化膜２５との接合界面を平坦化する。
【００３３】
前記第２の熱処理における最高到達温度が７００℃未満である場合には、Ｇｅ層１０ａと酸化膜２５との接合界面において、Ｇｅ層１０ａ側にアモルファス状のくぼみが形成されてしまうため（実施例にて後述）、Ｇｅ層１０ａの品質特性の悪化を招き、良好な品質特性を有するＧｅ層１０ａを得ることが難しい。前記最高到達温度が９００℃を超える場合には、ＧｅとＳｉは熱膨張係数差が大きいため、Ｇｅ層１０ａに割れ（クラック）が生じる可能性があり、更に、Ｇｅの融点（９３８℃）に近くなるため好ましくない。
【００３４】
前記第２の熱処理は、真空中または不活性ガス雰囲気（例えば、Ａｒ）中で行うことが好ましい。
【００３５】
これにより、Ｇｅ基板１０への酸化膜の形成を抑制することができる。
【００３６】
前記第２の熱処理における熱処理時間は、１０分以上６００分以下であることが好ましい。
【００３７】
前記熱処理時間が、１０分未満である場合には、時間が短いため、Ｇｅ層１０ａとＳｉ基板２０との接合が強化されにくい可能性がある。前記熱処理時間が６００分を超える場合には、ＧｅとＳｉとのミキシングが広範囲に渡って起きる可能性があり好ましくない。
【００３８】
本発明は、このような第２の熱処理を行うことで、チャネル層となるＧｅ層１０ａと酸化膜２５との接合界面の平坦性が良く、良好な品質特性を有するＧｅ層１０ａを備えたＧｅＯＩ基板を得ることができる。
【００３９】
従って、本発明によって製造されたＧｅＯＩ基板は、半導体デバイスの高性能化に大きく寄与し得るものである。
【００４０】
前記Ｇｅ層１０ａの膜厚ＴＨは、２μｍ以下であることが好ましい。
【００４１】
前記膜厚ＴＨが２μｍを超える場合において、上述したようなＧｅ層１０ａと酸化膜２５との接合界面を平坦化させる効果を得るために、前記第２の熱処理における最高到達温度を７００℃以上で行うと、Ｇｅ層１０ａの膜厚が大きいため、ＧｅとＳｉとの熱膨張係数の違いにより、Ｇｅ層１０ａに割れが生じる可能性がある。なお、最高到達温度を７００℃未満で行うことで、このような割れは抑制可能であるが、低温となってしまうため、上述したようなアモルファス状のくぼみが形成されやすくなり好ましくない。
【００４２】
前記Ｇｅ層１０ａの膜厚ＴＨの下限値は、半導体デバイスのチャネル層として使用する関係上、０．０５μｍ以上であることがより好ましい。
【００４３】
なお、前述したＳｉ基板２０に酸化膜２５を形成させる場合には、図１（ｂ）に示すように、Ｓｉ基板２０のＧｅ基板１０との貼り合わせ面ではない裏面側にも酸化膜２５が形成されるが、この裏面側の酸化膜２５は、前記第１の熱処理後、前記Ｇｅ層１０ａの形成後、又は、前記第２の熱処理後のいずれかにおいてＨＦ処理により除去してもよく、除去しなくてもよい。
【実施例】
【００４４】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
【００４５】
（試験１）
片面が鏡面研磨された面方位（００１）、直径７５ｍｍ、厚さ４６０μｍのＳｉ基板と、同じく、片面が鏡面研磨された面方位（００１）、直径７５ｍｍ、厚さ４７０μｍのＧｅ基板とを準備し、Ｓｉ基板に対して、酸化処理を行い、Ｓｉ基板の両面に、膜厚１．０μｍの酸化膜（ＳｉＯ２）を形成した。
【００４６】
次に、Ｇｅ基板と酸化膜が形成されたＳｉ基板とを該酸化膜を介して、鏡面研磨された面同士を重ね合わせて貼り合わせ、積層体を形成した。
【００４７】
次に、貼り合わせた積層体に対して、減圧チャンバー内で、２Ｐａの真空下で、最高到達温度３００℃にて、６０分間熱処理を行って、Ｇｅ基板とＳｉ基板との接合を強化した（第１の熱処理）。
【００４８】
次に、第１の熱処理を行った積層体のＧｅ基板側の表面から研削加工を行った後、積層体の外周部の面取りを行い、更に、研削加工を行った加工面に対して鏡面研磨を行って、膜厚が１μｍのＧｅ層を形成した。
【００４９】
次に、Ｇｅ層を形成した積層体に対して、最高到達温度を、５８０℃、６００℃、７００℃、８００℃、９００℃と条件を振って、アルゴン１００％雰囲気中で、再度熱処理を行った（第２の熱処理）。なお、９００℃超はＧｅの融点（９３８℃）に近くなるため実験を行っていない。なお、この第２の熱処理における熱処理時間は、６０分で一定とした。
【００５０】
第２の熱処理後、得られたＧｅＯＩ基板に対して、目視にてＧｅ層の外観不良（割れ、剥がれ等）の発生状況を評価した。また、透過型電子顕微鏡（ＴＥＭ）にてＧｅ層と酸化膜との接合界面付近の断面を評価した。
【００５１】
表１に本試験における実験条件及び評価結果を、図２に比較例１におけるＧｅ層と酸化膜との接合界面の断面ＴＥＭ像を、図３に実施例１におけるＧｅ層と酸化膜との接合界面の断面ＴＥＭ像をそれぞれ示す。
【表１】
2011134852.tif 000003
【００５２】
第２の熱処理時の最高到達温度が６００℃以下である場合（比較例１、２）は、Ｇｅ層の割れの発生は確認されなかったが、Ｇｅ層と酸化膜との接合界面にアモルファス状のくぼみが発生していることが確認された（図２中矢印参照）。
【００５３】
これに対し、最高到達温度が７００℃から９００℃である場合（実施例１〜３）は、Ｇｅ層の割れの発生は確認されず、更に、比較例１、２に示すようなアモルファス状のくぼみは殆ど確認されず、当該接合界面は広領域において平坦化されていることが確認された。特に、実施例２、３においては、実施例１よりも界面の平坦性が向上していることが確認された。
【００５４】
以上の現象について、発明者は下記のように考察する。
【００５５】
低温度でのアモルファス状のくぼみ発生は、Ｇｅ／ＳｉＯ２界面に存在する極薄ＧｅＯｘ層内の酸素原子がＳｉＯ２との接合界面上を拡散し、ある位置に凝集することに起因する可能性がある。高温（７００℃以上）では、Ｇｅ層側への酸素の拡散・蒸発も同時に起こるため、くぼみ発生を抑制する効果があると考えられる。
【符号の説明】
【００５６】
１０・・・Ｇｅ基板
１０ａ・・・Ｇｅ層
２０・・・Ｓｉ基板
２５・・・酸化膜
３０・・・積層体
【図１】
2011134852.tif 000004
【図２】
2011134852.tif 000005
【図３】
2011134852.tif 000006