(57)【要約】【課題】メッキ液等の水分が素体内に侵入することを防止すると共に電子部品の製品寸法の増大及び実装不良を防止し、電子部品の信頼性を向上させることができる電子部品の製造方法を提供する。【解決手段】電子部品１の製造方法では、焼付電極１６ａ上にＰＶＤ法にて薄膜１７を形成した後に、酸素雰囲気中で熱処理を行い、更にその後に還元雰囲気中において熱処理を行っている。これにより、緻密な外部電極３，４を形成することができるので、従来のように、素体内へのメッキ液の侵入防止のために焼付電極１６ａを厚く形成しなくとも、例えばメッキ液が侵入しやすい焼付電極１６ａ上に薄膜１７を形成することにより、素体２内へのメッキ液等の侵入を防止することができる。従って、メッキ液等の水分が素体２内に侵入することを防止すると共に電子部品１の実装不良及び製品寸法の増大を防止でき、電子部品１の信頼性を向上させることができる。【選択図】図１
2011134875.tif 000002
【特許請求の範囲】
【請求項１】
端面を有する素体と、前記端面側に形成された外部電極とを備える電子部品の製造方法であって、
前記端面側に導電性ペーストを付与することによって、ペースト層を形成するペースト層形成工程と、
前記ペースト層を焼き付けて、焼付電極を形成する第一焼付工程と、
前記焼付電極上にＰＶＤ法によって金属薄膜を形成する薄膜形成工程と、
前記金属薄膜を酸素雰囲気中で加熱処理する第一熱処理工程と、
前記第一熱処理工程の後、前記金属薄膜を還元雰囲気中で加熱処理する第二熱処理工程と、
を有することを特徴とする電子部品の製造方法。
【請求項２】
前記第二熱処理工程の後、前記金属薄膜を焼き付ける第二焼付工程を更に有することを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
前記ペースト層及び前記金属薄膜には、主成分としてＣｕが含有されていることを特徴とする請求項１又は２記載の電子部品の製造方法。
【請求項４】
前記素体は、一対の端面と当該端面同士を連結する四つの側面とを有する直方体をなしていることを特徴とする請求項１〜３のいずれか一項記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関する。
【背景技術】
【０００２】
従来の電子部品の製造方法として、グリーンシートと内部電極材料を交互に積層して焼成することによって形成した積層セラミックコンデンサ本体（素体）の端面を金属粉末、ガラス粉末及びチクソトロピック剤を含む電子部品用導電性ペーストに浸漬させてペースト膜を形成し、焼成して外部電極を形成するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１９０４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の電子部品の製造方法においては、素体を形成した後、導電性ペーストに端部を浸漬させて焼成することによって外部電極を形成している。しかしながら、この製造方法では、浸漬後に素体を引き離す際、端面の中央位置付近で導電性ペーストが引っ張られることによって、ペースト膜の中央位置付近の厚みが大きくなる一方、素体の端面と側面の間の角部分付近の厚みが薄くなっていた。また、導電性ペーストを焼き付ける際に、金属粉末を完全に焼結させる条件とした場合、導電性ペーストに含まれるガラス粉末が過剰に析出するため、外部電極において緻密性を確保することができないといった問題がある。この結果、焼付工程後のメッキ工程において、薄くなった部分や緻密性が確保されていない部分からメッキ液等の水分が素体内に侵入する虞があった。従って、従来の製造方法によって製造された電子部品では、メッキ工程の際に素体内に侵入した水分の影響によって、電子部品の特性が劣化してしまう虞があった。
【０００５】
この点に関して、上記電子部品の製造方法においてペースト膜の角部分付近の厚みを確保しようとすると、これに伴って端面の中央位置付近及び素体の側面部分のペースト膜が更に厚くなってしまう。また、外部電極を緻密化することが困難であるため、外部電極（ペースト膜）を厚く形成せざるを得ない。その結果、端面の中央位置付近のペースト膜の厚みが素体の側面部分の厚みに対して大きくなるため、電子部品の実装時におけるチップ立ち等といった実装不良が発生する虞があった。更に、外部電極寸法が大きくなることで、製品外形寸法が大きくなり、電子部品の小型化が困難になるといった問題があった。
【０００６】
本発明は、上記課題の解決のためになされたものであり、メッキ液等の水分が素体内に侵入することを防止すると共に電子部品の製品寸法の増大及び実装不良を防止し、電子部品の信頼性を向上させることができる電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る電子部品の製造方法は、端面を有する素体と、端面側に形成された外部電極とを備える電子部品の製造方法であって、端面側に導電性ペーストを付与することによって、ペースト層を形成するペースト層形成工程と、ペースト層を焼き付けて、焼付電極を形成する第一焼付工程と、焼付電極上にＰＶＤ法によって金属薄膜を形成する薄膜形成工程と、金属薄膜を酸素雰囲気中で加熱処理する第一熱処理工程と、第一熱処理工程の後、金属薄膜を還元雰囲気中で加熱処理する第二熱処理工程と、を有することを特徴とする。
【０００８】
本発明に係る電子部品の製造方法では、焼付電極上にＰＶＤ法にて金属薄膜を形成した後に、酸素雰囲気中で熱処理を行い、更にその後に還元雰囲気中において熱処理を行っている。金属薄膜は、酸素雰囲気中において熱処理されることにより酸化すると共に、成膜時に混入した化合物、高分子及び有機化合物等が分解され、金属薄膜において不連続化、低密度化した領域は、酸素雰囲気中の熱処理に伴う体積膨張により連続化、緻密化される。そして、還元雰囲気中において熱処理を行うことにより、緻密化された状態のまま薄膜を金属に還元すると共に、焼付電極と薄膜とを強固に結合することができる。これにより、緻密な外部電極を形成することができるので、従来のように素体内へのメッキ液の侵入防止のために焼付電極を厚く形成しなくとも、例えばメッキ液が侵入しやすい素体の端面側に金属薄膜を形成することにより、素体内へのメッキ液等の侵入を防止することができる。そのため、従来よりも素体の側面における焼付電極の厚み（Ｈ寸法）、素体の端面の中央位置付近における焼付電極の厚み（Ｔ寸法）を小さくすることができ、これに伴い外部電極の外形寸法を小さくすることができるので、電子部品の外形寸法の増大を抑えると共に、実装時におけるチップ立ち等といった実装不良の発生を防止することができる。以上のように、メッキ液等の水分が素体内に侵入することを防止すると共に電子部品の製品寸法の増大及び実装不良を防止でき、電子部品の信頼性を向上させることができる
【０００９】
また、第二熱処理工程の後、金属薄膜を焼き付ける第二焼付工程を更に有することが好ましい。金属薄膜は、第一熱処理工程において酸化され、更に第二熱処理工程において元の金属に戻る過程で初期の膜の結晶構造が再構成されて緻密化される。この状態において、更に焼き付けることにより、金属薄膜の焼結が進むので、外部電極の緻密化を更に図ることができる。
【００１０】
また、ペースト層及び金属薄膜には、主成分としてＣｕが含有されていることが好ましい。このように、主成分としてペースト層及び金属薄膜がＣｕを含有する場合、Ｓｎ、Ｎｉメッキ等の実装時のハンダ付け性を改善するメッキを施すことになる。この場合には、上述の電子部品の製造方法が特に有効であり、Ｓｎ、Ｎｉメッキ液が素体内に侵入することを確実に防止できる。
【００１１】
また、上記素体は、一対の端面と端面同士を連結する四つの側面とを有する直方体をなしている。
【発明の効果】
【００１２】
本発明によれば、メッキ液等の水分が素体内に侵入することを防止すると共に電子部品の製品寸法の増大及び実装不良を防止し、電子部品の信頼性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る製造方法によって製造された電子部品を示す断面図である。
【図２】電子部品の製造方法を示すフロー図である。
【図３】素体保持工程及びペースト層形成工程の工程内容を示す図である。
【図４】第一焼付工程及び薄膜形成工程の工程内容を示す図である。
【図５】酸化熱処理工程及び第二焼付工程の工程内容を示す図である。
【図６】薄膜形成工程の工程内容を示す図である。
【図７】第一焼付工程及び薄膜形成工程後の素体を拡大して示す図である。
【図８】酸化熱処理工程及び第二焼付工程後の素体を拡大して示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１５】
図１を参照して、本発明の実施形態に係る電子部品の製造方法によって製造された電子部品１の構成を説明する。図１は、本発明の実施形態に係る製造方法によって製造された電子部品１を示す断面図である。
【００１６】
図１に示すように、電子部品１は、例えば、セラミックコンデンサなどの電子部品であり、複数の板状のセラミックグリーンシートを積層して一体化することによって略直方体形状に構成された素体２と、素体２の両端面に形成された外部電極３，４とを備えて構成される。素体２は、素体２の長手方向に向かい合って互いに平行をなす一対の端面２ａ，２ｂと、端面２ａ，２ｂと直交すると共に端面２ａ，２ｂ同士を連結する四つの側面２ｃを有する。外部電極３は、一方の端面２ａ及び端面２ａと直交する四つの側面２ｃの各縁部の一部を覆うように形成されている。この四つの側面２ｃを覆う部分の大きさ、すなわち、外部電極３の端面２ａを覆う部分における厚みが最大となる位置と側面２ｃを覆う部分における端部との間の寸法（図１においてＢで示される）を以下Ｂ寸法と呼ぶ。このＢ寸法は、例えば、０．５〜０．６ｍｍ程度に設定される。また、外部電極４は、他方の端面２ｂ及び端面２ｂと直交する四つの側面２ｃの各縁部の一部を覆うように形成されている。電子部品１は、例えば、縦が１．９〜２．２ｍｍ程度に設定され、横が１．１〜１．３ｍｍ程度に設定され、厚みが１．１〜１．３ｍｍ程度に設定されている。なお、略直方体形状とは、直方体形状も含む。
【００１７】
外部電極３，４は、素体２の外面にＣｕを主成分とする導電性ペーストを浸漬方法（後述）によって付着させた後に所定温度にて焼き付け、更に電気メッキを施すことにより、形成される。電気メッキには、Ｎｉ、Ｓｎ等を用いることができる。
【００１８】
素体２は、図１に示すように、複数の長方形板状の誘電体層６と、複数の内部電極７及び内部電極８とが積層された積層体として構成されている。内部電極７と内部電極８とは、素体２内において誘電体層６の積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されている。内部電極７と内部電極８とは、少なくとも一層の誘電体層６を挟むように対向配置されている。実際の電子部品１では、複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。この素体２は、内部電極７，８と誘電体層６とが交互に複数積層される領域である第一領域２Ａと、第一領域２Ａを積層方向に挟み込む一対の誘電体層６からなる領域である第二領域２Ｂとを有している。なお、第二領域２Ｂは、二対以上の複数の誘電体層６から形成されていてもよい。素体２には、端面２ａ，２ｂと側面２ｃの間の角部分９が湾曲して所定の曲率半径を有するように面取り加工が施されている。図示されていないが、側面２ｃの外縁の角部分も湾曲して曲率半径を有するように面取り加工が施されている。素体２の角部分９の曲率半径は、例えば０．０５〜０．１５ｍｍ程度とされている。
【００１９】
内部電極７，８は、例えばＮｉやＣｕ、Ａｇ、Ｐｄなどの導電材を含んでいる。内部電極７，８の厚みは、例えば１μｍ〜５μｍ程度である。内部電極７，８は、積層方向から見て互いに重なりあう領域を有するような形状であれば、特に形状は限定されず、例えば矩形状などの形状をなしている。内部電極７，８は、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部電極７は外部電極３と電気的に接続されており、内部電極８は外部電極４と電気的に接続されている。
【００２０】
また、図１に示すように、電子部品１において、素体２の第一領域２Ａと第二領域２Ｂの境界部分、すなわち積層方向の最も外側の内部電極８の位置における外部電極３，４の寸法（図１においてＦで示される）を以下Ｆ寸法とし、素体２の側面２ｃにおける外部電極３，４の寸法（図１においてＨで示される）を以下Ｈ寸法とし、素体２の端面２ａ，２ｂの中央位置付近における外部電極３，４の寸法（図１においてＴで示される）を以下Ｔ寸法とする。
【００２１】
図２に示すように、電子部品１の製造工程は、素体準備工程Ｓ１から工程を開始する。この素体準備工程Ｓ１では以下の処理がなされる。すなわち、誘電体層６となるセラミックグリーンシートを形成した後、当該セラミックグリーンシート上に内部電極７，８のパターンを導電性ペーストで印刷し、乾燥することによって電極パターンを形成する。このように電極パターンが形成されたセラミックグリーンシートを複数枚重ね合わせ、そのセラミックグリーンシートの積層体をそれぞれ素体２の大きさのチップとなるように切断する。そして、続いて、ポリエチレン等の材料からなる密閉回転ポットに水と複数のチップと研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、チップの角部分９の面取りが行われ、それぞれの角部分９が湾曲して所定の曲率半径を有することとなる（バレル研磨）。面取り加工を施したチップに所定温度で所定時間加熱処理を施すことによって脱バインダを行う。脱バインダを行った後、更に高温で加熱して焼き付けを行うことで素体２を得る。以上の処理によって、素体準備工程Ｓ１が終了する。
【００２２】
素体準備工程Ｓ１の後、素体保持工程Ｓ２が行われる。図３は、素体保持工程Ｓ２及びペースト層形成工程Ｓ３の工程内容を示す図である。この素体保持工程Ｓ２は、素体準備工程Ｓ１で準備した素体２を複数並べて保持する工程である。素体保持工程Ｓ２では、キャリアプレートなどの公知の保持治具５０を用いて、素体２の一方の端面２ａが下方を向くように他方の端面２ｂ側において側面２ｃを保持する。
【００２３】
素体保持工程Ｓ２の後、ペースト層形成工程Ｓ３が行われる。ペースト層形成工程Ｓ３は、図３に示すように、保持冶具５０で保持された素体２の端面２ａを塗布用ベッド４０に入れられた導電性ペースト４１中に浸漬させることによって、ペースト層１６を形成する工程である。このペースト層形成工程Ｓ３を行うことによって、端面２ａを周り込ませて素体２の四つの側面２ｃにも導電性ペースト４１を付着させることができる。これによって、ペースト層１６が形成される。なお、導電性ペースト４１は、Ｃｕを主成分とする金属粉末からなり、ガラスを含有している。
【００２４】
ペースト層形成工程Ｓ３が行われた後、ブロット工程Ｓ４が行われる。ペースト層形成工程Ｓ３において、端面２ａ側を導電性ペースト４１に浸漬させて引き上げると、付着したペースト層１６が引っ張られて端面２ａの中央位置付近の厚みが大きくなる。従って、ブロット工程Ｓ４では、ペースト層１６をプレートに押付けて引き離すことによって厚みの大きな部分の導電性ペースト４１を拭い取り、中央位置におけるペースト層１６の厚みを薄くすることができる。導電性ペースト４１を拭い取って乾燥させた後、第一焼付工程Ｓ５が行われる。第一焼付工程Ｓ５では、ペースト層１６を例えば７８０℃で熱処理を行うことによって、図４（ａ）に示すような焼付電極１６ａを形成する。
【００２５】
第一焼付工程Ｓ５が行われた後、薄膜形成工程Ｓ６が行われる。薄膜形成工程Ｓ６は、例えばスパッタリング法等といったＰＶＤ（Physical Vapor Deposition：物理蒸着）法によって、焼付電極１６ａ上にＣｕの薄膜１７を形成する工程である。具体的には、薄膜形成工程Ｓ６では、図６に示すように、保持治具６０において、焼付電極１６ａの少なくとも端面が露出し、焼付電極１６ａが形成されていない素地面が露出しないように素体２を保持して真空装置（図示しない）にセットする。この保持治具６０は、例えば高分子やゴム等から形成されている。そして、薄膜形成工程Ｓ６では、アルゴンガス等の不活性ガス中においてターゲットにイオンをたたきつけ、ターゲットから飛び出したＣｕ原子の粒子Ｒを焼付電極１６ａの表面に所定の時間堆積させて、図４（ｂ）に示すような卑金属膜である薄膜１７を形成する。このとき、薄膜１７は、その厚みが薄いと焼付電極１６ａの表面の粗さにより過度に不連続となる一方、その厚みが厚いと外部電極３，４の厚みが増大して製品寸法が大きくなると共に成膜時間を要するため、焼付電極１６ａを覆う程度の厚みであればよく例えば１μｍ〜６μｍである。なお、薄膜１７のＣｕ組成は、純Ｃｕに限定されず、Ｚｎ，Ｎｉ，Ｓｎ，Ａｇ，Ｐ等の添加物を含む合金であってもよい。
【００２６】
薄膜形成工程Ｓ６が行われた後、酸化熱処理工程Ｓ７が行われる。酸化熱処理工程Ｓ７は、酸素雰囲気中にて薄膜１７の熱処理を行う工程である。この酸化熱処理工程Ｓ７では、酸素雰囲気中の熱処理炉内において薄膜１７が形成された素体２を例えば５００℃にて加熱し、Ｃｕの薄膜１７を酸化させてＣｕＯ膜１８とする（図５（ａ））。この酸化熱処理工程Ｓ７における温度は、温度が低いと薄膜形成工程Ｓ６における残留物の昇華、酸化分解、及び燃焼分解が不十分となり、更に薄膜１７のＣｕＯ化が不十分となる一方、温度が高すぎると焼付電極１６ａが過度に酸化され、更にガラス成分とＣｕＯとが反応してしまうため、好ましくは３００℃〜７００℃であり、より好ましくは４００℃〜６００℃である。
【００２７】
酸化熱処理工程Ｓ７が行われた後、還元熱処理工程Ｓ８が行われる。還元熱処理工程Ｓ８は、酸化熱処理が施されたＣｕＯ膜１８を還元雰囲気中にて熱処理を行うことにより、酸化されたＣｕＯ膜１８をＣｕ金属に還元する工程である。この還元熱処理工程Ｓ８では、例えば水素混合の窒素雰囲気中（還元雰囲気中）の熱処理炉内においてＣｕＯ膜１８が形成された素体２を例えば５００℃にて加熱して、酸化されたＣｕＯ膜１８を連続した構造のＣｕ金属層とする。この還元熱処理工程Ｓ８における温度は、温度が低すぎるとＣｕＯ膜１８の還元が不十分となる一方、温度が高すぎると素体２の誘電体層６が還元されるため、好ましくは３００℃〜６００℃、より好ましくは３５０℃〜５５０℃である。
【００２８】
還元熱処理工程Ｓ８が終了すると、第二焼付工程Ｓ９が行われる。第二焼付工程Ｓ９では、例えば７００℃で熱処理を行うことによって、図５（ｂ）に示すように外部電極３，４を形成する。第二焼付工程Ｓ９における温度は、温度が低すぎると焼結効果を十分に得ることができないが、温度が高すぎると素体２に与える熱負荷が大きくなるため、好ましくは５００℃〜８５０℃、より好ましくは５５０℃〜８００℃である。第二焼付工程Ｓ９が行われた後、メッキ工程Ｓ１０が行われる。メッキ工程Ｓ１０は、電子部品１の表面にＮｉメッキ層やＳｎメッキ層を形成する工程である。具体的に、このメッキ工程Ｓ１０では、バレル内のメッキ液に電子部品１を浸漬させた後、バレルを回転させつつ電子部品１の表面にメッキが施される。以上によって、図２に示す工程が終了し、電子部品１を得ることができる。
【００２９】
次に、本発明の実施形態に係る電子部品１の製造方法の作用・効果について、図７及び図８を参照しながら説明する。図７は、第一焼付工程Ｓ５及び薄膜形成工程Ｓ６後の素体を拡大して示す図である。図８は、酸化熱処理工程Ｓ７及び第二焼付工程Ｓ９後の素体を拡大して示す図である。
【００３０】
従来の電子部品の製造方法にあっては、素体を形成した後、導電性ペーストに端部を浸漬させて（本実施形態のＳ５と同様の処理を行う）焼き付けることによって外部電極を形成していた。しかし、この製造方法では、浸漬後に素体を引き離す際、端面の中央位置付近で導電性ペーストが引っ張られることによって、ペースト膜の中央位置付近の厚くなる一方、素体の角部分付近の厚みが薄くなっていた。この結果、外部電極の厚みは、曲率半径を有する角部分付近で薄くなり、焼付工程後のメッキ工程において、薄くなった部分からメッキ液等の水分が素体内に侵入する虞があった。従って、従来の製造方法によって製造された電子部品では、メッキ工程の際に素体に侵入した水分の影響によって、電子部品の特性が劣化してしまう虞があった。特に、ＭＬＣＣ（Multi-Layer Ceramic Capacitor：積層セラミックコンデンサ）においては、メッキ液等が素体内に侵入して残留すると、信頼性、特に耐湿性が著しく低下する虞があった。
【００３１】
また、一般的に、焼付電極を形成する導電性ペーストは、Ｃｕを主成分とする金属粉末からなり、素体（セラミックス）との付着性を確保するために低融点ガラスを含有している。この導電性ペーストにおいては、焼き付ける際に金属粉末を完全に焼結させる高温の条件にすると、低融点ガラスがＣｕ電極内部から押し出されて、素体界面及び表面にガラスが過剰に析出してしまう。素体の表面に析出したガラスは、メッキ工程においてメッキ層の析出阻害層として働くため、均一でハンダ付け性の良いメッキ層の形成を阻害する要因となる。また、素体界面に析出したガラスは、素体の内部電極と焼付電極との電気的接続を阻害し、導通不良の原因となる。更に、Ｃｕ層内から過剰にガラスが押し出されることにより、素体と電極層との付着強度が低下し、電極剥離等の不具合の原因となる。このように、従来の電子部品の製造方法においては、素体内へのメッキ液等の侵入を防止するために焼付電極を完全に緻密化することは困難であるため、外部電極を厚く形成せざるを得なかった。
【００３２】
これに対し、電子部品１の製造方法では、焼付電極１６ａ上にＰＶＤ法にて薄膜１７を形成した後に、酸素雰囲気中で熱処理を行い、更にその後に還元雰囲気中において熱処理を行っている。薄膜１７は、酸素雰囲気中において熱処理されることによりＣｕＯ膜１８となると共に、成膜時に混入した化合物、高分子及び有機化合物等が分解され、薄膜１７内において密度が低い領域は、酸素雰囲気中の熱処理に伴う体積膨張により連続化、緻密化される。そして、還元雰囲気中において熱処理を行うことにより、緻密化された状態のままＣｕＯ膜１８を金属に還元すると共に、焼付電極１６ａと薄膜１７とを強固に結合することができる。これにより、緻密な外部電極３，４を形成することができるので、従来のように素体内へのメッキ液の侵入防止のために焼付電極を厚く形成しなくとも、メッキ液が侵入しやすい焼付電極１６ａの上面側に薄膜１７を形成することにより、素体２内へのメッキ液等の侵入を防止することができる。
【００３３】
そのため、従来よりも素体２の側面２ｃにおける焼付電極１６ａの厚み（Ｈ寸法）、素体２の端面２ａ，２ｂの中央位置付近における焼付電極１６ａの厚み（Ｔ寸法）を小さくすることができ、これに伴い外部電極３，４の外形寸法を小さくすることができるので、電子部品１の外形寸法の増大を抑えると共に、実装時におけるチップ立ち等といった実装不良の発生を防止することができる。以上のように、メッキ液等の水分が素体２内に侵入することを防止すると共に電子部品１の実装不良及び製品寸法の増大を防止でき、電子部品１の信頼性を向上させることができる。
【００３４】
また、外部電極３，４、の外形寸法を小さくすることができるので、従来の工法によって製造された電子部品と同一の製品寸法としつつ、高容量、高耐圧の電子部品１を形成することができる。
【００３５】
また、ＰＶＤ法によってＣｕのような卑金属を実際に成膜する場合には、原料となるＣｕが極めて活性度の高い高温において原子状で蒸発源（ターゲット）から被成膜物上（焼付電極１６ａ上）に輸送されて原子単位で堆積する。そのため、Ｃｕと真空装置内部の残留ガスとの反応性が極めて高く、反応生成物が膜中に混入するといった問題がある。この残留ガスの発生源としては、真空装置の外部からのリークや、真空装置内部の吸着ガス等が考えられる。また、留意すべき残留ガスの発生源として、被着物及びこの被着物を固定する固定治具がある。成膜中においては、原子状のＣｕ蒸気が被着物に堆積するときに、蒸発潜熱を放出するため、被着物と固定軸治具との温度が上昇し、吸着していた水分等が放出されて残留ガスが発生する。特に、固定治具が高分子やゴム等によって構成されている場合には、内部に吸着していた水分以外に高分子やゴムの可塑剤等の組成物自体が揮発するため、真空装置内部の残留ガスが著しく増加する。このような被着物及び固定治具からの成膜中の温度上昇による残留ガスは、生産性を改善するために成膜速度を高めると蒸発潜熱量が増大するため、発生防止のための対策が困難である。
【００３６】
そして、上記残留ガスの発生は、形成されたＣｕ膜が酸化物化、復合化合物化し、薄膜の異常成長等を引き起こす。特に、成膜初期における残留ガスの発生は、図７（ｂ）に示すように、被着物の界面に不純物Ｓが形成されるため、膜の密着強度を著しく棄損し、膜の剥離等の問題を招来する。
【００３７】
そこで、上記問題を回避する方法として、ＰＶＤ法によりＣｕのような卑金属膜を形成する際、真空装置内の真空度が極めて高くなるように成膜前に排気すると共に、成膜中もその真空度を維持するように排気速度の高い真空ポンプによって排気を持続することが考えられる。しかし、設備のコスト増大及び生産性の低下を招来し、製造コストが増大するといった問題が生じる。更に、被着物表面に吸着した表面汚染物や吸着水分は、真空排気を長時間継続したとしても離脱させることが困難である。そのため、一般的に、薄膜を形成する前には、被着物や固定治具を洗浄して、真空装置中で例えば２００℃以上で加熱処理が実施される。しかしながら、固定治具が高分子やゴムといった素材で形成されている場合には、真空中の加熱により更に揮発量が増大するといった問題が生じる。
【００３８】
ここで、被着物と薄膜との接着強度は、被着物にイオンエッチング処理を実施したり、被着物の界面にＣｒやＴｉ等により酸化活性の強い中間金属層を形成したりすることにより、改善を図ることができる。しかし、これらの対策においても、工程数の増加に伴い設備コスト及び生産性の低下を招来し、製造コストが増大するといった問題が依然として生じる。
【００３９】
これに対して、本実施形態の電子部品１の製造方法では、酸化熱処理工程Ｓ６及び還元熱処理工程Ｓ７を実施することにより、上記問題を解決することができる。すなわち、電子部品１の製造方法では、成膜時の残留ガスの発生により薄膜１７中や焼付電極１６ａと薄膜１７との界面に、Ｃｕ化合物、高分子、有機化合物等が混入した場合であっても、図８（ａ）に示すように、薄膜１７の成膜後に酸化熱処理及び還元熱処理を行うことによって、不純物や異相物質を完全に分解排除することができる。その結果、所望するＣｕ膜を形成することができる。
【００４０】
従って、電子部品１の製造方法においては、被着物（素体２）の固定治具６０に高分子やゴム等の物質から成るものを用いることができると共に、高性能な真空ポンプ等を必要としないため低コスト化を実現でき、且つ高い成膜速度で効率良く薄膜１７を形成できる。そのため、コストの低減を図りつつ、生産性の向上を図ることができる。
【００４１】
また、図７（ａ）に示すように、ペースト層１６を焼き付けて形成した焼付電極１６ａは、導電性金属粒子の焼結によって形成されているため、表面に凹凸（アバラ）が発生する。そして、図７（ｂ）に示すように、焼付電極１６ａ上には、その凹凸を覆うように薄膜１７が形成されるが、この薄膜１７は、焼付電極１６ａの形状がそのままトレースされる。従って、薄膜１７の表面にも凹凸が形成される。
【００４２】
これに対し、本実施形態の電子部品１の製造方法では、還元雰囲気中において熱処理をした後に更に高温で焼き付けることにより、図８（ｂ）に示すように、外部電極３，４が更に緻密化されると共に、前述の凹凸形状が緩和されて平坦化し、外部電極３において局所的に厚みを有する部分が修正される。これにより、電子部品１の製品寸法を小さくすることができる。なお、第二焼付工程Ｓ９における焼付温度は、還元処理工程Ｓ８において外部電極３，４の表面に緻密で連続したＣｕ層が形成されているため、焼付電極１６ａ等からのガラス浮きが発生せず、従来よりも高温とすることができる。その結果、外部電極３，４の更なる緻密化を図ることができる。
【００４３】
また、図６に示すように、例えば耐熱性のゴムによって形成された固定治具６０を用い、この固定治具６０に焼付電極１６ａの少なくとも端面が露出し、焼付電極１６ａが形成されていない素地面が露出しないように素体２を固定することにより、外部電極３，４間の絶縁性が必要な部分に薄膜１７が形成されず、且つ焼付電極１６ａ上に確実に薄膜１７を低コストで生産性よく形成することができる。
【実施例】
【００４４】
以下、実施例及び比較例に基づいて本発明を更に具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【００４５】
（比較例１）
まず、素体の端面側に電極ペーストを浸漬工法によって塗布し、焼き付け温度７８０℃で焼き付けて、外部電極が形成された比較例１を得た。電極ペーストは、Ｃｕ平均粒径２μｍ、固形分７０ｗｔ％、粘度２５Ｐａｓ、アクリル系バインダペーストである。外部電極のＴ寸法は、６８μｍとなるように設定した。
【００４６】
（実施例１，２）
次に、比較例１と同様の方法で作製された電子部品に、スパッタリング法を用い、Ｃｕ膜を狙い値４μｍで成膜させた。スパッタ装置には、４インチの円形Ｃｕターゲットを装着したプレーナーマグネトロン装置を用いた。具体的には、まず、サンプルホルダーとして、電子部品のＴ寸法及び幅寸法相当の矩形穴を多数形成した厚みシリコーンゴムシートを準備し、焼付電極が形成された電子部品の片側の端部が露出するように挿入したワークを準備した。このワークをスパッタ装置に装着し、真空排気装置により、スパッタ装置の内部圧力が１Ｅ−４Ｐａとなるまで排気した。スパッタ装置の排気が終了後、装置内部に０．６ＰａのＡｒガスを導入し、Ｃｕターゲットに５００ＷのＲＦ電力を供給し所定時間スパッタリング成膜を行った。成膜後、ワークをスパッタ装置から取り出し、ゴムシートから電子部品を取り出した。そして、電子部品を反転させて再度投入することで反対面の端部がゴムシートから露出するようにワークを再設定し、上記と同様に電子部品の反対側の端面にＣｕ膜の成膜を行った。
【００４７】
スパッタＣｕ膜成膜後、空気雰囲気中の熱処理炉にて５００℃にて酸化熱処理を行なった。酸化熱処理後の外部電極を表面から観察した結果、表面層は完全に酸化されていた。そして、酸化熱処理後、引き続き水素濃度３％の窒素雰囲気炉で５００℃にて還元熱処理を行った。還元熱処理後の外部電極を表面から観察した結果、表面層は完全な金属Ｃｕ状態であった。このようにして、実施例１を得た。また、この実施例１と同様に作製された電子部品をさらに還元処理した後、窒素雰囲気炉にて７００℃で焼結処理を行い、実施例２を得た。
【００４８】
（比較例２）
また、実施例１と同様に電子部品を作製した後、酸化熱処理、還元熱処理を実施しない比較例２を得た。
【００４９】
そして、比較例１，２及び実施例１，２をそれぞれ複数個形成して、そのうち１０個を抜き取り、断面を研磨した後に、金属顕微鏡にて外部電極各部の膜厚と緻密性を評価した。また、１００個を抜き取り、実体顕微鏡及び金属顕微鏡にて外部電極表面の外観に異常がないかを確認した。
【００５０】
次に比較例１，２及び実施例１，２に対して、電気メッキ法によってＮｉが４μｍ、Ｓｎが４μｍとなるようにメッキを連続で形成した。このようにして得られた比較例１，２及び実施例１，２を、プレッシャークッカー槽に投入し、１２１℃−湿度９５％の雰囲気下で電圧印加を行う加速耐湿負荷試験（ＰＣＢＴ試験）を実施した。超加速耐湿負荷試験は、最初にＮ＝１００個で試験を実施し、試験結果が全て正常な場合、更にＮ数を２０００個に増加させて精度を上げて評価を行った。これらの試験によって得られた結果を表１に示す。
【表１】
2011134875.tif 000003
【００５１】
表１に示すように、比較例１では、メッキ前の端子外観は全て正常であったが、メッキ後の超加速耐湿負荷試験の結果、１７％のサンプルが絶縁抵抗不良を発生した。これに対し実施例１，２の電子部品はメッキ前の端子外観、及びメッキ後の超加速耐湿負荷試験のいずれの正常な結果を示した。なお、表１において、Ｔｍａｘは、Ｔ寸法の最大値であり、Ｈｍａｘは、Ｈ寸法の最大値である（以下、表２においても同様）。
【００５２】
また、比較例２では、メッキ前端子外観を行ったところ、全てにおいてスパッタ膜付着部が黒化しており全数外観異常と判断された。この黒化膜を分析した結果、Ｃｕと酸素、カーボンが検出され、金属Ｃｕ膜ではなく、不純物を多数含むＣｕ酸化膜（ＣｕＯｘ）が形成されていることが分かった。更に、この段階でコンデンサの容量測定を行ったところ、他の試験サンプルに見られない誘電正接の異常が確認されたため、後に続くメッキ工程、超耐湿負荷試験は実施しなかった。
【００５３】
以上の結果から、本発明の実施例１，２は、Ｃｕ膜の成膜時に真空層内で発生する不純物ガスにより形成されたＣｕの化合物膜が、Ｃｕ成膜後に引き続く酸化還元熱処理工程により完全に分解酸化還元され、純粋なＣｕ膜化されたため上記の結果が得られた物と考えられる。
【００５４】
（比較例３）
次に、素体の端面側に電極ペーストを浸漬工法によって塗布し、焼き付け温度７８０℃で焼き付けて比較例３を得た。電極ペーストは、Ｃｕ平均粒径２μｍ、固形分６５ｗｔ％、粘度１０Ｐａｓ、アクリル系バインダペーストである。外部電極のＴ寸法は、２５μｍとなるように設定した。
【００５５】
（実施例３，４）
また、比較例３と同様の方法で作製された電子部品に、スパッタリング法を用い、Ｃｕ膜を狙い値３μｍで成膜させた。成膜方法は、上記実施例１と同様とした。
【００５６】
スパッタＣｕ膜成膜後、空気雰囲気中の熱処理炉にて５００℃にて酸化熱処理、引き続き水素濃度３％の窒素雰囲気炉で５００℃にて還元熱処理を行った。還元熱処理後の外部電極を表面から観察した結果、表面層は完全な金属Ｃｕ状態であった。このようにして、実施例３を得た。また、この実施例３と同様に作製された電子部品をさらに還元処理した後、窒素雰囲気炉にて７００℃で焼結処理を行い、実施例４を得た。
【００５７】
次に比較例３及び実施例３，４に対して、電気メッキ法によってＮｉが４μｍ、Ｓｎが４μｍとなるようにメッキを連続で形成した。このようにして得られた比較例３及び実施例３，４を、プレッシャークッカー槽に投入し、１２１℃−湿度９５％の雰囲気下で電圧印加を行う加速耐湿負荷試験（ＰＣＢＴ試験）を実施した。これらの試験によって得られた結果を表２に示す。
【表２】
2011134875.tif 000004
【００５８】
表２に示すように、比較例３では、メッキ前の端子外観を行ったところ、全てにおいて電子部品端部のコーナー付近で電極が掠れた様な状態となり、異常と判断した。これは、外部電極の焼き付け時に外部電極のＣｕと電子部品の内部電極のＮｉが反応した反応層が、外部電極の薄い部分で外観異常として検出されたためと考えられる。但しこの段階でコンデンサの容量測定を行った結果、コンデンサ特性上は特に異常が認められなかったため、引き続きメッキ工程を行い、超加速耐湿負荷試験に投入したが本比較例は全てのサンプルが絶縁抵抗不良を発生した。
【００５９】
これに対して、実施例３のサンプルはメッキ前の端子外観は異状が認められず、さらにメッキ後の超加速耐湿負荷試験でも比較例３と比較して大幅に良好な結果を示した。また実施例４においては、超加速耐湿負荷試験結果が実施例３と比較して更に改善されていることが確認された。
【００６０】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、表面実装型の２端子の電子部品１を例示したが、電子部品１の端子数は、２端子に限定されず、複数端子であってもよい。
【００６１】
また、上記実施形態では、ＰＶＤ法としてスパッタリング法を例示したが、Ｃｕ膜を成膜するＰＶＤ法は、例えば電子ビーム蒸着法、アーク蒸着法、イオンプレーティング法等であってもよい。
【００６２】
また、上記実施形態では、素体２において、端面２ａ，２ｂと側面２ｃの間の角部分９が湾曲して所定の曲率半径を有するように面取り加工が施されているが、本発明では、素体２の角部分９が必ずしも所定の曲率半径を有するように面取り加工が実施される必要はない。
【００６３】
また、上記実施形態では、ペースト層形成工程Ｓ３の後にブロット工程Ｓ４を行ったが、必ずしも必要ではなく、ブロット工程Ｓ４を行わずに第一焼付工程Ｓ５を行ってもよい。
【符号の説明】
【００６４】
１…電子部品、２…素体、２ａ，２ｂ…端面、２ｃ…側面、１６…ペースト層、１６ａ…焼付電極、１７…薄膜（金属薄膜）、１８…ＣｕＯ膜（金属薄膜）、Ｓ３…ペースト層形成工程、Ｓ５…第一焼付工程、Ｓ６…薄膜形成工程、Ｓ７…酸化熱処理工程（第一熱処理工程）、Ｓ８…還元熱処理工程（第二熱処理工程）、Ｓ９…第二焼付工程。
【図１】
2011134875.tif 000005
【図２】
2011134875.tif 000006
【図３】
2011134875.tif 000007
【図４】
2011134875.tif 000008
【図５】
2011134875.tif 000009
【図６】
2011134875.tif 000010
【図７】
2011134875.tif 000011
【図８】
2011134875.tif 000012