(57)【要約】【課題】カーボンナノチューブ電界効果トランジスタを含む集積回路であって、その製造プロセスにプラズマ環境下での工程が含まれていても、優れた特性のカーボンナノチューブ電界効果トランジスタを維持する手段を提供する。【解決手段】１の半導体基板上に配置された、電界効果トランジスタと、ＭＯＳトランジスタと、前記電界効果トランジスタと前記ＭＯＳトランジスタとを接続するメタル配線と、を含む集積回路であって：前記電界効果トランジスタは、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたカーボンナノチューブを含むチャネルと、前記カーボンナノチューブを被覆する絶縁保護膜と、前記絶縁保護膜上であって前記チャネルを覆う領域に配置された金属膜と、前記チャネルに接続されたソース電極およびドレイン電極と、前記チャネルを制御可能なゲート電極とを有し、ここで前記メタル配線は、プラズマエッチング法により形成された配線である、集積回路。【選択図】図３
2011204752.tif 000002
【特許請求の範囲】
【請求項１】
１の半導体基板上に配置された、電界効果トランジスタと、ＭＯＳトランジスタと、前記電界効果トランジスタと前記ＭＯＳトランジスタとを接続するメタル配線と、を含む集積回路であって、
前記電界効果トランジスタは、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたカーボンナノチューブを含むチャネルと、前記カーボンナノチューブを被覆する絶縁保護膜と、前記絶縁保護膜上であって前記チャネルを覆う領域に配置された金属膜と、前記チャネルに接続されたソース電極およびドレイン電極と、前記チャネルを制御可能なゲート電極とを有し、
前記メタル配線は、プラズマエッチング法によりパターニング形成された配線である、集積回路。
【請求項２】
前記電界効果トランジスタは、前記金属膜上に配置された、プラズマＣＶＤ法で形成された絶縁膜をさらに有する、請求項１に記載の集積回路。
【請求項３】
請求項１に記載の集積回路と、前記基板の表面に形成された反応場と、を有するバイオセンサ。
【請求項４】
請求項１または２に記載の集積回路を製造する方法であって、
互いに素子分離された素子領域Ａと素子領域Ｂとを有する半導体基板を準備する工程と、前記素子領域ＡにＭＯＳトランジスタを作製する工程と、前記素子領域Ｂにカーボンナノチューブ電界効果トランジスタを作製する工程と、前記ＭＯＳトランジスタと前記カーボンナノチューブ電界効果トランジスタとを接続するメタル配線を形成する工程とを含み、
前記メタル配線は、メタル膜をプラズマガスでエッチングすることでパターニング形成される、集積回路を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カーボンナノチューブ電界効果トランジスタを含む集積回路に関する。
【背景技術】
【０００２】
従来、カーボンナノチューブ（以下「ＣＮＴ」とも称する）をチャネルとするカーボンナノチューブ電界効果トランジスタ（以下「ＣＮＴ-ＦＥＴ」とも称する）が研究されている（例えば特許文献１参照）。また、カーボンナノチューブ電界効果トランジスタの優れた特性を利用して、高感度センサーの開発が進められている。
【０００３】
ＣＮＴ-ＦＥＴの作製は、例えば、基板上の異なる位置に２つの触媒を形成し、２つの触媒を使って触媒間にＣＮＴを成長させる。次に、このＣＮＴを介してソース電極とドレイン電極とを電気的に接続する。
【０００４】
図８に、ＣＮＴ-ＦＥＴの構成例を示す。図８のＣＮＴ-ＦＥＴは、シリコン等の半導体基板１１の両面に、酸化シリコン等のゲート絶縁膜１１ａ、１１ｂが形成されている。ゲート絶縁膜１１ａ上の所定位置には、金属でなる触媒１２ａ、１２ｂが形成されている。また、触媒１２ａ、１２ｂを繋ぐ位置には、触媒１２ａ、１２ｂを用いて成長されたＣＮＴ１３が形成されている。
【０００５】
触媒１２ａ、１２ｂとＣＮＴ１３は、酸化シリコンや窒化シリコン等の絶縁材でなる絶縁保護膜１４によって被膜保護されている。絶縁保護膜１４上には、ソース電極１５及びドレイン電極１６が形成されている。ソース電極１５及びドレイン電極１６は、コンタクトホールを介してＣＮＴ１３と電気的に接続されている。ソース電極１５及びドレイン電極１６は、配線が引き出される位置を除いて、酸化シリコンや窒化シリコン等の絶縁材でなる配線保護膜１７によって被膜保護されている。そして、配線保護膜１７上には、窒化シリコン等でなる最終保護膜１９が形成されている。
【０００６】
ソース電極１５及びドレイン電極１６が形成されたゲート絶縁膜１１ａに対して裏面側のゲート絶縁膜１１ｂ上には、ゲート電極１８が形成されている。
【０００７】
また、カーボンナノチューブからなるチャネルを保護するために、チャネルを被覆する絶縁保護膜上に、金属膜を配置する手法が知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−７１８９８号公報
【特許文献２】特開２００９−２８９９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一方、ＣＮＴ-ＦＥＴをデバイスとして利用するには、それを制御するためのトランジスタ（制御トランジスタ）を同一基板に配置し、かつＣＮＴ-ＦＥＴと制御トランジスタとをメタル配線で接続することが多い。このメタル配線は、通常、金属膜をプラズマエッチングすることでパターニングして形成する。
【００１０】
このメタル配線を、プラズマエッチングを用いて形成するときに、カーボンナノチューブが損傷を受けることがあった。これは、チャネルとなるＣＮＴ１３をプラズマ環境から十分に保護することができないためであり、つまり、最終保護膜１９ではチャネルとなるＣＮＴ１３を十分に保護することができないことが見出された。
【００１１】
そこで本発明は、カーボンナノチューブ電界効果トランジスタを含む集積回路であって、その製造プロセスにプラズマ環境下での工程が含まれていても、カーボンナノチューブ電界効果トランジスタの優れた特性を維持する手段を提供する。
【課題を解決するための手段】
【００１２】
すなわち本発明の第１は、以下に示す集積回路、およびそれを含むバイオセンサに関する。
［１］  １の半導体基板上に配置された、電界効果トランジスタと、ＭＯＳトランジスタと、前記電界効果トランジスタと前記ＭＯＳトランジスタとを接続するメタル配線と、を含む集積回路であって、
前記電界効果トランジスタは、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたカーボンナノチューブを含むチャネルと、前記カーボンナノチューブを被覆する絶縁保護膜と、前記絶縁保護膜上であって前記チャネルを覆う領域に配置された金属膜と、前記チャネルに接続されたソース電極およびドレイン電極と、前記チャネルを制御可能なゲート電極とを有し、
前記メタル配線は、プラズマエッチング法によりパターニング形成された配線である、集積回路。
［２］  前記電界効果トランジスタは、前記金属膜上に配置された、プラズマＣＶＤ法で形成された絶縁膜をさらに有する、［１］に記載の集積回路。
［３］  前記［１］に記載の集積回路と、前記基板の表面に形成された反応場と、を有するバイオセンサ。
【００１３】
本発明の第二は、以下に示す集積回路の製造方法に関する。
［４］  前記［１］または［２］に記載の集積回路を製造する方法であって、
互いに素子分離された素子領域Ａと素子領域Ｂとを有する半導体基板を準備する工程と、前記素子領域ＡにＭＯＳトランジスタを作製する工程と、前記素子領域Ｂにカーボンナノチューブ電界効果トランジスタを作製する工程と、前記ＭＯＳトランジスタと前記カーボンナノチューブ電界効果トランジスタとを接続するメタル配線を形成する工程とを含み、
前記メタル配線は、メタル膜をプラズマガスでエッチングすることでパターニング形成される、集積回路を製造する方法。
【発明の効果】
【００１４】
本発明によれば、カーボンナノチューブチャネルを損傷することなく、カーボンナノチューブ電界効果トランジスタを集積回路に組み込むことができる。よって、カーボンナノチューブ電界効果トランジスタデバイスの実用化に寄与する。
【図面の簡単な説明】
【００１５】
【図１】本発明におけるカーボンナノチューブ電界効果トランジスタの第１の例を示す図である。
【図２】本発明におけるカーボンナノチューブ電界効果トランジスタの第２の例を示す図である。
【図３】本発明の集積回路の例を示す図である。
【図４】本発明の集積回路の製造において、制御トランジスタを作製するフローの例を示す図である。
【図５Ａ】本発明の集積回路の製造において、カーボンナノチューブ電界効果トランジスタを作製するフローの第１の例を示す図である。
【図５Ｂ】本発明の集積回路の製造において、カーボンナノチューブ電界効果トランジスタを作製するフローの第１の例を示す図である。
【図６Ａ】本発明の集積回路の製造において、カーボンナノチューブ電界効果トランジスタを作製するフローの第２の例を示す図である。
【図６Ｂ】本発明の集積回路の製造において、カーボンナノチューブ電界効果トランジスタを作製するフローの第２の例を示す図である。
【図７】ＳＯＩ基板を素子分離する例を示す図である。
【図８】従来のカーボンナノチューブ電界効果トランジスタの構成例を示す。
【発明を実施するための形態】
【００１６】
本発明の集積回路は、カーボンナノチューブ電界効果トランジスタと、それを制御するトランジスタ（通常はＭＯＳトランジスタ）と、両者を接続するメタル配線と、を有する。これらは、通常、１つの半導体基板に配置されており、半導体基板とは、通常はシリコン基板であるが、ＳＯＩ基板や化合物半導体基板などであってもよい。
【００１７】
１．カーボンナノチューブ電界効果トランジスタ
本発明の集積回路に含まれるカーボンナノチューブ電界効果トランジスタは、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたカーボンナノチューブを含むチャネルと、前記カーボンナノチューブを被覆する絶縁保護膜と、前記絶縁保護膜上であって前記チャネルを覆う領域に配置された金属膜と、前記チャネルに接続されたソース電極およびドレイン電極と、前記チャネルを制御可能なゲート電極とを有する。
【００１８】
前記ゲート絶縁膜は、通常、半導体基板上に配置されており、シリコン酸化膜、シリコン窒化膜、ハフニウム酸化膜などであるが、通常はシリコン酸化膜である。
【００１９】
図１には、カーボンナノチューブ電界効果トランジスタの第１の例を示す。図１に示されるカーボンナノチューブ電界効果トランジスタ１０-１は、両面に酸化シリコン等のゲート絶縁膜２１ａ、２１ｂが形成されているシリコン等の半導体基板２０を有する。
【００２０】
ゲート絶縁膜２１ａ上の所定位置には、金属でなる一対の触媒３３が形成されている。また、一対の触媒３３を繋ぐ位置には、触媒３３を用いて成長されたカーボンナノチューブが形成され、カーボンナノチューブチャネル３２を構成する。
【００２１】
触媒３３とカーボンナノチューブチャネル３２は、酸化シリコン、窒化シリコン、酸化ハフニウム等の絶縁材でなる絶縁保護膜２４によって被膜保護されている。絶縁保護膜２４の厚みは、５０［ｎｍ］以上で１０００［ｎｍ］以下とすると好ましい。
【００２２】
絶縁保護膜２４上には、金属膜３０が配置されている。金属膜３０は、少なくともカーボンナノチューブチャネル３２を覆っていることが好ましい。金属膜３０は、アルミニウムやチタン等であることが好ましい。金属膜３０の厚みは、１０［ｎｍ］以上で１０００［ｎｍ］以下であることが好ましい。
【００２３】
金属膜３０は、本発明の集積回路の製造工程をプラズマ環境下にて行うときに、チャネル３２を構成するカーボンナノチューブを保護して、損傷を防ぐことができる。プラズマ環境下とは、絶縁保護膜２９をプラズマＣＶＤ法によって成膜するときの環境や、メタル配線１００（図３Ｂ参照）を形成するためにメタル膜をプラズマエッチングするときの環境などをいうが、特に限定されない。
【００２４】
金属膜３０上には、さらに絶縁保護膜２９が配置されている。絶縁保護膜２９は、プラズマＣＶＤ法によって形成されることが好ましい。プラズマＣＶＤ法によれば、高速に、密着性のよい絶縁保護膜２９を成膜することができ、生産性が高まるからである。絶縁保護膜２９は、無機絶縁膜であればよいが、窒化シリコン膜などであることが好ましい。
【００２５】
さらに、カーボンナノチューブ電界効果トランジスタ１０-１は、ソース電極２５およびドレイン電極２６を有する。ソース電極２５およびドレイン電極２６は、絶縁保護膜２４と、金属膜３０と、絶縁保護膜２９とを貫通するコンタクトホールを介して、カーボンナノチューブチャネル３２と接続している。また、コンタクトホールの内壁には、絶縁酸化膜３１が配置されて、金属膜３０とソース電極２５およびドレイン電極２６との導通を防ぐ。
【００２６】
カーボンナノチューブチャネル３２を制御するゲート電極２８は、シリコン基板２０のゲート絶縁膜２１ｂに配置されている。このように、ゲート電極２８は、ソース電極２５およびドレイン電極２６が形成されたゲート絶縁膜２１ａに対して裏面側のゲート絶縁膜２１ｂ上に形成されており、いわゆるバックゲート型のゲート電極である。ゲート電極２８、ゲート絶縁膜２１ｂ及び半導体基板２０は、金属−絶縁体−半導体（Metal-Insulator-Semiconductor：ＭＩＳ）構造を形成しており、ゲート電圧は半導体基板２０に直接印加されない。
【００２７】
ゲート電極２８の材質は、導電性を有するものであれば特に限定されず、通常は、金、白金、チタン、アルミニウムなどの金属であるが、導電性プラスチックなどであってもよい。
【００２８】
図２には、カーボンナノチューブ電界効果トランジスタの第２の例を示す。図２に示されるカーボンナノチューブ電界効果トランジスタ１０-２は、ソース電極２５およびドレイン電極２６と、絶縁保護膜２９との相対位置関係が、図１に示すカーボンナノチューブ電界効果トランジスタ１０-１と相違する。
【００２９】
カーボンナノチューブ電界効果トランジスタ１０-２は、両面に酸化シリコン等のゲート絶縁膜２１ａ、２１ｂが形成されているシリコン等の半導体基板２０を有する。ゲート絶縁膜２１ａ上の所定位置には、金属でなる一対の触媒３３が形成されている。また、一対の触媒３３を繋ぐ位置には、触媒３３を用いて成長されたカーボンナノチューブが形成され、カーボンナノチューブチャネル３２を構成する。そして、触媒３３とカーボンナノチューブチャネル３２は、酸化シリコン、窒化シリコン、酸化ハフニウム等の絶縁材でなる絶縁保護膜２４によって被膜保護されている。以上は、カーボンナノチューブ電界効果トランジスタ１０-１と同様である。
【００３０】
絶縁保護膜２４上の一部には、金属膜３０が配置されている。金属膜３０はパターニングされており、ＣＮＴチャネル３２を覆うように配置されている。また、ソース電極２５およびドレイン電極２６のためのコンタクトホールを形成する部位には、金属膜３０は配置されない。ソース電極２５およびドレイン電極２６と、金属膜３０との導通を防ぐためである。
【００３１】
カーボンナノチューブ電界効果トランジスタ１０-１と同様に、金属膜３０は、本発明の集積回路の製造工程をプラズマ環境下にて行うときに、カーボンナノチューブチャネル２３を構成するカーボンナノチューブを保護することができる。
【００３２】
パターニングされている金属膜３０の上に、絶縁保護膜２４’が配置されている。絶縁保護膜２４’の厚みは、５０［ｎｍ］以上で１０００［ｎｍ］以下とすると好ましい。絶縁保護膜２４’の上に、ソース電極２５とドレイン電極２６とが配置され、絶縁保護膜２４と２４’を貫通するコンタクトホールを介して、カーボンナノチューブチャネル３２と接続している。
【００３３】
さらに、ソース電極２５とドレイン電極２６とを覆うように絶縁保護膜２９が配置される。絶縁保護膜２９は、カーボンナノチューブ電界効果トランジスタ１０-１の場合と同様に、プラズマＣＶＤ法によって形成されることが好ましい。
【００３４】
また、カーボンナノチューブチャネル３２を制御するゲート電極２８は、シリコン基板２０のゲート絶縁膜２１ｂに配置されている。
【００３５】
このように、本発明の集積回路に含まれるカーボンナノチューブ電界効果トランジスタは、カーボンナノチューブチャネルを保護するための金属膜を有することを特徴とする。カーボンナノチューブは、プラズマによって損傷を受け易く、チャネルとしての性能が大きく劣化するが、本発明におけるカーボンナノチューブ電界効果トランジスタでは、性能低下が著しく抑制されている。
【００３６】
本発明の本発明の集積回路に含まれるカーボンナノチューブ電界効果トランジスタは、例示した態様に限定されず、例えばゲート電極は絶縁膜２１ａ側にあってもよいし、半導体基板はシリコン基板に限定されない。
【００３７】
２．制御トランジスタとメタル配線
本発明の集積回路に含まれる、カーボンナノチューブ電界効果トランジスタを制御するトランジスタ（制御トランジスタ）は、例えばＭＯＳトランジスタであり、通常はＣＭＯＳ型トランジスタである。ＣＭＯＳ型トランジスタは、特に限定されず、シングル・ウェル型、ツイン・ウェル型、トリプル・ウェル型などの、いずれでもよい。
【００３８】
本発明の集積回路に含まれる制御トランジスタは、メタル配線を介して前述のカーボンナノチューブ電界効果トランジスタと接続している。メタル配線は、プラズマエッチングによってパターニングされている。したがって、メタル配線はプラズマエッチングされうる金属からなり、アルミまたその合金、銅またはその合金などである。
【００３９】
３．集積回路
前述の通り、本発明の集積回路は、１つの半導体基板上に配置されていることが好ましく、通常はシリコン基板上に配置されている。ただし、カーボンナノチューブ電界効果トランジスタが配置される素子領域と、制御トランジスタが配置される素子領域とは、素子分離されている。素子分離は、例えば素子領域同士の間に厚い絶縁膜を設ければよいが、特に限定されない。
【００４０】
図３Ｂには、本発明の集積回路の例が示される。図３Ｂに示される集積回路は、１つのシリコン基板２０にカーボンナノチューブ電界効果トランジスタ１０-１と、ツイン・ウェル型のＣＭＯＳ型トランジスタ５０が配置されている。カーボンナノチューブ電界効果トランジスタ１０-１は、図１に示されたものと同様である。
【００４１】
ＣＭＯＳ型トランジスタ５０は、シリコン基板２０のうち、絶縁層５２（例えば酸化シリコン層）によって素子分離された領域に配置され、ＮチャネルＭＯＳトランジスタ６０と、ＰチャネルＭＯＳトランジスタ７０とを有する。
【００４２】
ＮチャネルＭＯＳトランジスタ６０は、シリコン基板２０の一部であるＰ型ウェル６１と、Ｐ型ウェル６１の内部に形成されたＮ＋型ソース領域６３とドレイン領域６５と、ソース領域６３に接続するソース電極６６と、ドレイン領域６５に接続するドレイン電極６７と、ゲート電極６９とを有する。Ｐ型ウェル６１とゲート電極６９とは、ゲート絶縁膜２１ａで絶縁されている。
【００４３】
同様に、ＰチャネルＭＯＳトランジスタ７０は、シリコン基板２０の一部であるＮ型ウェル７１と、Ｎ型ウェル７１の内部に形成されたＰ＋型ドレイン領域７３とソース領域７５と、ドレイン領域７３に接続したドレイン電極７６と、ソース領域７５に接続したソース電極７７と、ゲート電極７９とを有する。Ｎ型ウェル７１とゲート電極７９とは、ゲート絶縁膜２１ａで絶縁されている。また、ＰチャネルＭＯＳトランジスタ７０のドレイン電極７６は、ＮチャネルＭＯＳトランジスタ６０のドレイン電極６７と接続している。
【００４４】
さらに、ＰチャネルＭＯＳトランジスタ７０のソース電極７７は、カーボンナノチューブ電界効果トランジスタ１０-１のソース電極２５と、メタル配線１００を通じて接続している。このように、ＣＭＯＳ型トランジスタ５０と、カーボンナノチューブ電界効果トランジスタ１０-１とが、メタル配線１００を介して接続することで、ＣＭＯＳ型トランジスタ５０は、カーボンナノチューブ電界効果トランジスタ１０−１を制御することができる。
【００４５】
一般的にメタル配線１００は、ＣＭＯＳ型トランジスタとカーボンナノチューブ電界効果トランジスタとを作製したのち、メタル膜を成膜し、それをプラズマガスでエッチングすることでパターニング形成する。プラズマエッチングによれば、生産性が高まるからである。ところが、従来のカーボンナノチューブ電界効果トランジスタは、プラズマ雰囲気にさらされると、チャネルを構成するカーボンナノチューブが損傷され、電界効果トランジスタとしての十分な特性を維持できないという問題があった。
【００４６】
一方で、本発明におけるカーボンナノチューブ電界効果トランジスタは、カーボンナノチューブチャネルを覆うように金属膜が配置されているので、プラズマ雰囲気にさらされても、チャネルを構成するカーボンナノチューブが損傷されないという特徴を有する。
【００４７】
そのため、本発明の集積回路を含むセンサは、カーボンナノチューブ電界効果トランジスタの特性を活かして、高感度な検出装置となりうる。例えば、半導体基板に反応場を設けて、反応場に被検出物質認識分子を結合させることで、センサとすることができる。反応場に被検出物質を提供すると、被検出物質認識分子との反応が生じる。その反応をカーボンナノチューブ電界効果トランジスタで検知することで、被検出物質をセンシングすることができる。反応場の位置、態様などは特に限定されないが、例えば半導体基板の表面のうち、ゲート電極の近傍にあると好ましい場合がある。
【００４８】
４．集積回路の製造方法
本発明の集積回路は、例えば以下の工程を含むフローにて製造されうる。
１）互いに素子分離された素子領域Ａと素子領域Ｂとを有する半導体基板を準備する工程
２）素子領域Ａに制御トランジスタを作製する工程
３）素子領域Ｂにカーボンナノチューブ電界効果トランジスタを作製する工程
４）メタル配線を作製する工程
【００４９】
１）で準備する、互いに素子分離された素子領域Ａと素子領域Ｂとを有する半導体基板は、例えばＳＯＩウエハ（絶縁膜を内包したウエハ）を用いて得ることができる（図７参照）。図７Ａに示されるように、ＳＯＩ型のシリコンウェハ８０を用意する。シリコンウェハ８０は、シリコン層８１および８３と、絶縁膜（酸化シリコン膜）８２とを含む。素子領域８０Ａのシリコン８１をエッチングして、絶縁膜８２に達する切断溝８４を形成する（図７Ｂ）。形成した溝８４の内部と、ウェハ８０の表面とに絶縁層８５を形成する（図７Ｃ）。絶縁層８５のうちウェハ８０の表面の絶縁層をエッチングにより除去して、溝内部の絶縁層８６を残す（図７Ｄ）。素子領域８０Ａには制御トランジスタを、素子領域８０Ｂにはカーボンナノチューブ電界効果トランジスタを作製する。
【００５０】
１）で準備する半導体基板は、通常のシリコン基板（バルクシリコン基板）であってもよく、Ｐ型シリコン基板またはＮ型シリコン基板である。半導体基板は、少なくとも２つの素子領域（素子領域Ａおよび素子領域Ｂ）を有し、互いに素子分離されている。図４Ａには、素子領域２０Ｂと、絶縁層（酸化シリコン層）５２によって分離された素子領域２０Ａとを含むシリコン基板２０が示される。
【００５１】
２）素子領域２０Ａに作製される制御トランジスタは、通常はＣＭＯＳトランジスタである。ＣＭＯＳトランジスタを作製するには、半導体基板２０の素子領域２０ＡにＰ型ウェル６１と、Ｎ型ウェル７１とを形成し（図４Ｂ）；Ｐ型ウェル６１に、Ｎ＋型ソース領域６３とドレイン領域６５とを形成し、Ｎ型ウェル７１にＰ＋型ドレイン領域７３とソース領域７５とを形成し（図４Ｃ）；シリコン基板の表面に絶縁膜２１ａおよび絶縁膜２１ｂを成膜し、さらにＰ型ウェル６１上にゲート電極６９を形成し、Ｎ型ウェル７１上にゲート電極７９を形成する（図４Ｄ）。さらに、ソース領域６３に接続するソース電極６６と、ドレイン領域６５に接続するドレイン電極６７とを形成し、ドレイン領域７３に接続したドレイン電極７６と、ソース領域７５に接続したソース電極７７とを形成する（図４Ｅ）。
【００５２】
一方、３）素子領域Ｂには、カーボンナノチューブ電界効果トランジスタを作製する。このカーボンナノチューブ電界効果トランジスタの作製は、ＣＭＯＳトランジスタの作製が完了したのち、つまり図４Ｅの状態になってから行うか；または、ソース電極やドレイン電極を形成する前、つまり図４Ｄの状態になってから行うことが好ましい。
【００５３】
カーボンナノチューブ電界効果トランジスタは、例えば図５または図６に示されるフローで作製されうる。図５または図６には、図４Ａにおける半導体基板２０の素子領域２０Ｂだけが示されており、素子領域２０Ａが省略されている。
【００５４】
図５に示されるように、１）で準備した半導体基板２０（図４Ａ参照）の素子領域Ｂの両面に、絶縁膜（酸化膜）２１ａおよび２１ｂを形成する（図５-１）。一方の面の絶縁膜２１ａ上に、カーボンナノチューブを作製するための、一対の金属触媒３３を配置する（図５-２）。金属触媒３３を用いて、アセチレンガスやメタンガスやメタノールなどを原料としてＣＶＤ法などによりカーボンナノチューブ３２を成長させて、金属触媒間を架橋させる（図５-３）。カーボンナノチューブの作製の具体的条件は特に限定されない。
【００５５】
作製したカーボンナノチューブ３２を覆うように、絶縁保護膜２４が成膜される。さらに、絶縁保護膜上に金属膜３０が形成される（図５-４）。
【００５６】
金属膜を形成した後、絶縁保護膜２９を形成する（図５-５）。この絶縁保護膜２９は、プラズマＣＶＤ法によって形成することができ、窒化シリコン膜であることが好ましい。
【００５７】
絶縁保護膜２９と、金属膜３０とを貫通するコンタクトホール３５を形成する（図５-６）。コンタクトホール３５は、絶縁保護膜２４を貫通していない。カーボンナノチューブ３２を露出させるのは、ソース電極やドレイン電極を形成する工程の直前に行うことが好ましいからである。次に、プラズマＣＶＤ法で、コンタクトホール３５の内部と絶縁保護膜２９の上面に、絶縁酸化膜３１を形成する（図５-７）。さらに、絶縁酸化膜３１と絶縁保護膜２４を貫通するホール３７を形成する（図５-８）。そして、ホール３７の内部と絶縁酸化膜３１の上面にソース電極２５とドレイン電極２６とを形成し、ゲート絶縁膜２１ｂ上にゲート電極（バックゲート電極）２８を形成する（図５−９）。
【００５８】
さらに、スパッタリング法でソース電極２５、ドレイン電極２６を形成する。また、ゲート電極２８を、絶縁膜２１ｂに配置して電界効果トランジスタとする。
【００５９】
また、３）素子領域Ｂに作製されるカーボンナノチューブ電界効果トランジスタは、例えば図６に示されるフローでも作製されうる。図６に示されるフローのうち、図６-１〜図６-４までは、図５-１〜図５-４と同様である。まず、工程１）で準備する半導体基板２０の素子領域Ｂの両面に絶縁膜２１ａと２１ｂを形成し（図６-１）、一対の触媒３３を配置し（図６-２）、カーボンナノチューブ３２を形成し（図６-３）、絶縁保護膜２４を成膜し、金属膜３０を成膜する（図６-４）。
【００６０】
次に、金属膜３０をパターニングして、ソース領域とドレイン領域の金属膜を除去する（図６-５）。その後、絶縁保護膜２４’を形成する（図６-６）。絶縁保護膜２４と絶縁保護膜２４’とを貫通するコンタクトホール３５を、ウェットエッチングなどにより形成する（図６-６）。コンタクトホール３５により、カーボンナノチューブの一部が露出する。
【００６１】
次に、電極材となるアルミニウムなどの金属膜３６をスパッタリングで成膜し（図６-７）、パターニングしてソース電極２５とドレイン電極２６とする。その後、絶縁保護膜２９を形成するが、これをプラズマＣＶＤ法によって形成することができ、窒化シリコン膜とすることが好ましい。また、ゲート電極２８をゲート絶縁膜２１ｂに配置して、電界効果トランジスタとする（図６−８）。
【００６２】
このようにして、１の半導体基板２０に、ＣＭＯＳトランジスタと、カーボンナノチューブ電界効果トランジスタとを、別個に形成する。それぞれを作製した状態が、図３Ａに示される。それぞれを作製したら、両者をメタル配線１００（図３Ｂ参照）で接続する。メタル配線は、ＣＭＯＳトランジスタとカーボンナノチューブ電界効果トランジスタとをつなぐメタル膜を成膜したのちに、プラズマエッチングして配線パターニングすることで形成することが、生産性の点から好ましい。
【００６３】
つまり、図３Ａの状態の素子に、メタル膜をスパッタリングなどで成膜し、そのメタル膜をプラズマエッチングにより、図３Ｂのメタル配線１００を形成する。このとき、カーボンナノチューブ電界効果トランジスタ１０−１もプラズマ環境にさらされる。カーボンナノチューブは、プラズマによって損傷を受けやすいので、従来のカーボンナノチューブ電界効果トランジスタでは、このときにカーボンナノチューブチャネルが損傷を受け、トランジスタ特性を低下させていた。一方、本発明のカーボンナノチューブ電界効果トランジスタでは、金属膜によってカーボンナノチューブチャネルを保護しているので、プラズマ環境にさらされてもチャネルが損傷を受けない。よって、カーボンナノチューブ電界効果トランジスタの優れた特性を維持できる。
【産業上の利用可能性】
【００６４】
本発明により、カーボンナノチューブ電界効果トランジスタを含む集積回路であって、その製造プロセスにプラズマ環境下での工程が含まれていても、優れた特性のカーボンナノチューブ電界効果トランジスタを維持する手段が提供される。本発明は、カーボンナノチューブ電界効果トランジスタを含むデバイスの実用化に寄与する。
【符号の説明】
【００６５】
１０−１，１０−２  カーボンナノチューブ電界効果トランジスタ
１１  シリコン基板
１１ａ，１１ｂ  ゲート絶縁膜
１２ａ，１２ｂ  触媒
１３  カーボンナノチューブ
１４  絶縁保護膜
１５  ソース電極
１６  ドレイン電極
１７  配線保護膜
１８  ゲート電極
１９  最終保護膜
２０  半導体基板
２０Ａ  素子領域
２０Ｂ  素子領域
２１ａ，２１ｂ  ゲート絶縁膜
２４，２４’  絶縁保護膜
２５  ソース電極
２６  ドレイン電極
２８  ゲート電極
２９  絶縁保護膜
３０  金属膜
３１  絶縁酸化膜
３２  ＣＮＴチャネル
３３  触媒
３５  コンタクトホール
３６  金属膜
３７  ホール
５０  ＣＭＯＳ型トランジスタ
５２  絶縁層
６０  ＮチャネルＭＯＳトランジスタ
６１  Ｐ型ウェル
６３  Ｎ＋型ソース領域
６５  Ｎ＋型ドレイン領域
６６  ソース電極
６７  ドレイン電極
６９  ゲート電極
７０  ＰチャネルＭＯＳトランジスタ
７１  Ｎ型ウェル
７３  Ｐ＋型ドレイン領域
７５  Ｐ＋型ソース領域
７６  ドレイン電極
７７  ソース電極
７９  ゲート電極
８０  ＳＯＩ型シリコン基板
８４  溝
８５  絶縁膜
１００  メタル配線
【図１】
2011204752.tif 000003
【図２】
2011204752.tif 000004
【図３】
2011204752.tif 000005
【図４】
2011204752.tif 000006
【図５Ａ】
2011204752.tif 000007
【図５Ｂ】
2011204752.tif 000008
【図６Ａ】
2011204752.tif 000009
【図６Ｂ】
2011204752.tif 000010
【図７】
2011204752.tif 000011
【図８】
2011204752.tif 000012