(57)【要約】【課題】固体撮像素子の画素特性を改善することを可能にすると共に、製造コストを低減することができる、固体撮像素子の製造方法を提供する。【解決手段】固体撮像素子を製造する際に、半導体基体１内に、同一のマスクを使用して、イオン注入により、第１導電型の不純物領域１１を形成し、この第１導電型の不純物領域１１の上に第２導電型の第２の不純物領域６を形成する工程と、半導体基体１の表面上に、第２導電型の第２の不純物領域６上にまでわたって、電荷転送部を構成する転送ゲート９を形成する工程と、半導体基体内１に、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域５を形成する工程と、センサ部の半導体基体１の表面に、イオン注入により、第２導電型の第２の不純物領域６よりも不純物濃度が高い、第２導電型の第１の不純物領域７を形成する工程とを行う。【選択図】図２
2011253963.tif 000002
【特許請求の範囲】
【請求項１】
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子を製造する方法であって、
半導体基体内に、同一のマスクを使用して、イオン注入により、第１導電型の不純物領域を形成し、前記第１導電型の不純物領域の上に第２導電型の第２の不純物領域を形成する工程と、
前記半導体基体の表面上に、前記第２導電型の第２の不純物領域上にまでわたって、前記電荷転送部を構成する転送ゲートを形成する工程と、
前記半導体基体内に、イオン注入により、前記センサ部を構成する第１導電型の電荷蓄積領域を形成する工程と、
前記センサ部の前記半導体基体の表面に、イオン注入により、前記第２導電型の第２の不純物領域よりも不純物濃度が高い、第２導電型の第１の不純物領域を形成する工程とを含む
固体撮像素子の製造方法。
【請求項２】
前記電荷蓄積領域の下に、イオン注入により、第２導電型の第３の不純物領域を形成する工程をさらに含む、請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記第２導電型の第３の不純物領域を、前記同一のマスクを使用して、イオン注入により形成する、請求項２に記載の固体撮像素子の製造方法。
【請求項４】
前記第２導電型の第３の不純物領域を形成する工程を、前記電荷蓄積領域を形成する工程と同じマスクを使用して行う、請求項２に記載の固体撮像素子の製造方法。
【請求項５】
前記第２導電型の第１の不純物領域を形成する工程を、前記電荷蓄積領域を形成する工程と同じマスクを使用して行う、請求項１〜請求項４のいずれか１項に記載の固体撮像素子の製造方法。
【請求項６】
前記同じマスクとして、前記転送ゲートも使用する、請求項５に記載の固体撮像素子の製造方法。
【請求項７】
前記同じマスクとして、前記転送ゲートの側壁に形成されたサイドウォールも使用する、請求項５に記載の固体撮像素子の製造方法。
【請求項８】
前記第１導電型の不純物領域を形成するイオン注入を斜めに傾斜した方向で行うことにより、前記第１導電型の不純物領域を前記第２導電型の第２の不純物領域から前記転送ゲート側にずらして形成する、請求項１に記載の固体撮像素子の製造方法。
【請求項９】
前記第１導電型の不純物領域を形成するイオン注入のドーズ量を、前記電荷蓄積領域を形成するイオン注入のドーズ量よりも多くする、請求項１に記載の固体撮像素子の製造方法。
【請求項１０】
前記第１導電型の不純物領域を形成するイオン注入のドーズ量を、前記電荷蓄積領域を形成するイオン注入のドーズ量よりも少なくする、請求項１に記載の固体撮像素子の製造方法。
【請求項１１】
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子であって、
半導体基体と、
前記半導体基体の表面上に形成され、前記電荷転送部を構成する転送ゲートと、
前記センサ部を構成する、第１導電型の電荷蓄積領域と、
前記センサ部の前記半導体基体の表面に形成された、第２導電型の第１の不純物領域と、
前記電荷蓄積領域の上であり、前記第２導電型の第１の不純物領域よりも下に、前記転送ゲートの下まで延長して形成された、前記第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域と、
前記第２導電型の第２の不純物領域とセルフアラインして形成された、第１導電型の不純物領域とを含む
固体撮像素子。
【請求項１２】
前記電荷蓄積領域の下に形成された、第２導電型の第３の不純物領域をさらに含む、請求項１１に記載の固体撮像素子。
【請求項１３】
前記第２導電型の第３の不純物領域は、前記第１導電型の不純物領域及び前記第２導電型の第２の不純物領域とセルフアラインして形成されている、請求項１２に記載の固体撮像素子。
【請求項１４】
前記第２導電型の第３の不純物領域は、前記電荷蓄積領域とセルフアラインして形成されている、請求項１２に記載の固体撮像素子。
【請求項１５】
前記第２導電型の第３の不純物領域は、前記画素の全体にわたって形成されている請求項１２に記載の固体撮像素子。
【請求項１６】
前記第１導電型の不純物領域は、前記第２導電型の第２の不純物領域よりも前記転送ゲート側にずれて形成されている、請求項１１に記載の固体撮像素子。
【請求項１７】
入射光を集光する集光光学部と、
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成され、半導体基体と、前記半導体基体の表面上に形成され、前記電荷転送部を構成する転送ゲートと、前記センサ部を構成する、第１導電型の電荷蓄積領域と、前記センサ部の前記半導体基体の表面に形成された、第２導電型の第１の不純物領域と、前記電荷蓄積領域の上であり、前記第２導電型の第１の不純物領域よりも下に、前記転送ゲートの下まで延長して形成された、前記第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域と、前記第２導電型の第２の不純物領域とセルフアラインして形成された、第１導電型の不純物領域とを含む固体撮像素子と、
前記固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法、固体撮像素子及びこの固体撮像素子を備えた撮像装置に係わる。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサでは、多画素化と微細化が進んでいる。
しかしながら、画素が微細化されるに従い、各種の画素特性の低下が著しくなる。
【０００３】
そこで、飽和電荷量（Ｑｓ）の維持、転送改善、白点改善、感度向上といった画素特性を、維持或いは改善させることを目的として、さらに、それぞれの画素へイオン注入を行うことが提案されている（例えば、特許文献１〜特許文献３を参照）。
このように、画素へイオン注入を行うことにより、従来の構造に対して、新たな不純物領域を付加して、ポテンシャル分布等を制御することができ、これにより、画素特性を改善することが可能になる。
【０００４】
しかしながら、このような構成では、新たな不純物領域を付加することにより、画素の構造が複雑になる。
そのため、製造工程が増加して、製造コストが高くなることから、イメージセンサのチップのコストも高くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２２３１３４号公報
【特許文献２】特開２００２−３７３９７８号公報
【特許文献３】特開２００４−２７３９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素が微細化されることに伴う、画素特性の低下に対して、画素特性を改善する構成としては、前記特許文献１〜特許文献３に開示された構成の他にも、例えば、図１６に固体撮像素子の概略構成図（断面図）を示す構成とすることが考えられる。
【０００７】
図１６に示す固体撮像素子は、各画素がｐ型の素子分離領域５３によって分離され、この素子分離領域５３で分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。図中５１は、半導体基体（半導体基板又は半導体基板とその上の半導体エピタキシャル層）を示し、５２は、半導体基体５１に埋め込まれて形成されたｐ−の半導体ウェル領域を示す。
【０００８】
この固体撮像素子では、特に、フォトダイオードの部分において、ｎ＋の電荷蓄積領域５５と、表面に形成された暗電流抑制のためのｐ＋＋の正電荷蓄積領域５８との間に、正電荷蓄積領域５８よりは不純物濃度が低い、ｐ＋領域５６を形成している。このｐ＋領域５６は、フォトダイオードから転送ゲート６０の下まで延長して形成されている。
正電荷蓄積領域５８により、転送ゲート６０の脇のピニングを強化しつつ、飽和電荷量（Ｑｓ）を貯めているが、正電荷蓄積領域５８だけでは、転送ゲート６０の下のピニングが不足するので、白点が発生しやすくなる、という問題を生じる。ｐ＋領域５６を転送ゲート６０の下まで延長して形成したので、転送ゲート６０の下のピニングを強化することができる。
ただし、ｐ＋領域５６を設けただけでは、ｐ＋領域５６によって転送ゲート６０の下のポテンシャルが変調されにくくなり、転送バリアが発生する。
そこで、転送ゲート６０のオン時のポテンシャル変調を助けるために、ｎ−領域５７を設けている。そして、このｎ−領域５７を、転送ゲート６０の下を通り、ｎ型のフローティングディフュージョン５９の下にまで延長して形成している。
このｎ−領域５７を設けたことにより、電荷の転送を改善することができる。
また、電荷蓄積領域５５の下に低濃度のｐ−領域５４を形成して、フォトダイオードとフローティングディフュージョンとの間のオーバーフローバリア（以下、ＯＦＢ）を高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくするようにしている。
【０００９】
この固体撮像素子を製造する場合には、それぞれの不純物領域をイオン注入によって形成する。図１６の固体撮像素子の製造工程のうち、イオン注入工程を、図１７Ａ〜図１７Ｃに示す。ただし、図１７Ａ〜図１７Ｃでは、画素を分離する、ｐ型の素子分離領域５３の図示は省略している。
まず、図１７Ａに示すように、ｎ型不純物のイオン注入によりｎ−領域５７を形成し、ｐ型不純物のイオン注入によりｐ＋領域５６を形成する。
続いて、図１７Ｂに示すように、転送ゲート６０を形成した後に、この転送ゲート６０もマスクとして利用して、ｐ型不純物のイオン注入によりｐ−領域５４を形成し、ｎ型不純物のイオン注入によりｎ＋の電荷蓄積領域５５を形成する。
次に、転送ゲート６０の側壁に、絶縁層によってサイドウォール６１を形成し、このサイドウォール６１もマスクとして利用して、ｎ型のフローティングディフュージョン５９と、ｐ＋＋の正電荷蓄積領域５８とを順次形成する。
その後、素子分離領域５３を形成することにより、図１６に示した固体撮像素子を製造することができる。
なお、素子分離領域５３は、これらの不純物領域よりも前に形成することも可能である。
【００１０】
また、図１７Ａ〜図１７Ｃに示したイオン注入工程を、一部変更したイオン注入工程を、図１８Ａ〜図１８Ｃに示す。
図１８Ａは、図１７Ａと同じ状態であり、ｎ−領域５７とｐ＋領域５６とが形成されている。
次に、図１８Ｂに示すように、転送ゲート６０及びその側壁のサイドウォール６１を順次形成し、サイドウォール６１もマスクとして利用して、ｐ−領域５４を形成し、ｎ＋の電荷蓄積領域５５を形成する。
次に、図１８Ｃに示すように、サイドウォール６１もマスクとして利用して、ｎ型のフローティングディフュージョン５９と、ｐ＋＋の正電荷蓄積領域５８とを順次形成する。
その後、素子分離領域５３を形成する。
この場合、製造される固体撮像素子は、図１６の構成よりも、電荷蓄積領域５５及びｐ−領域５４の左端が、サイドウォール６１の分だけ右にずれて形成される。
【００１１】
図１７及び図１８のいずれのイオン注入工程の場合も、ｐ−領域５４、電荷蓄積領域５５、ｎ−領域５７、ｐ＋領域５６の４つの不純物領域の範囲がそれぞれ異なっているため、各不純物領域を形成するイオン注入毎に、異なるマスクを形成する必要がある。
このため、製造工程が増加して、製造コストが高くなり、イメージセンサのチップのコストも高くなる。
また、転送ゲート６０下のポテンシャル勾配は、イオン注入の合わせずれに影響を受けるので、マスクを形成するためのフォトリソグラフィの合わせ精度を厳しく管理する必要がある。
【００１２】
この他にも、画素が微細化されたときに、感度向上や飽和電荷量（Ｑｓ）の維持もしくは向上を目的として、転送ゲートのゲート長を短くしたり、実効的なフォトダイオードの面積拡大を図ったりする、等の対策が考えられる。
しかしながら、転送ゲートのゲート長を縮小すると、それぞれの不純物領域を形成するためのマスクのマスク合わせ精度を向上する必要があり、そのためにフォトリソグラフィの再生回数が増える等、生産性に問題を生じると考えられる。
また、画素が微細化されたときに、画素部における不純物領域の数が増えると、それぞれの不純物領域の間の電界強度の増加が発生することにより、ｐｎ接合部でのリークが増えて、白点が悪化する問題が発生する。
【００１３】
上述した問題の解決のために、本発明においては、固体撮像素子の画素特性を改善することを可能にすると共に、製造コストを低減することができる、固体撮像素子の製造方法及び固体撮像素子を提供するものである。また、固体撮像素子を備えた撮像装置を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の固体撮像素子の製造方法は、光電変換が行われるセンサ部と、このセンサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子を製造する方法である。
そして、半導体基体内に、同一のマスクを使用して、イオン注入により、第１導電型の不純物領域を形成し、第１導電型の不純物領域の上に第２導電型の第２の不純物領域を形成する工程を含む。
また、半導体基体の表面上に、第２導電型の第２の不純物領域上にまでわたって、電荷転送部を構成する転送ゲートを形成する工程と、半導体基体内に、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域を形成する工程とを含む。
さらに、センサ部の半導体基体の表面に、イオン注入により、第２導電型の第２の不純物領域よりも不純物濃度が高い、第２導電型の第１の不純物領域を形成する工程を含む。
【００１５】
本発明の固体撮像素子は、光電変換が行われるセンサ部と、このセンサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子である。
そして、半導体基体と、この半導体基体の表面上に形成され、電荷転送部を構成する転送ゲートと、センサ部を構成する、第１導電型の電荷蓄積領域と、センサ部の半導体基体の表面に形成された、第２導電型の第１の不純物領域とを含む。
また、電荷蓄積領域の上であり、第２導電型の第１の不純物領域よりも下に、転送ゲートの下まで延長して形成された、第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域を含む。
さらに、第２導電型の第２の不純物領域とセルフアラインして形成された、第１導電型の不純物領域を含む。
【００１６】
本発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、本発明の撮像装置は、固体撮像素子が前記本発明の固体撮像素子の構成であるものである。
【００１７】
上述の本発明の固体撮像素子の製造方法によれば、同一のマスクを使用して、イオン注入により、第１導電型の不純物領域を形成し、第１導電型の不純物領域の上に第２導電型の第２の不純物領域を形成する。これにより、第１導電型の不純物領域及び第２導電型の第２の不純物領域が、セルフアラインして形成される。また、２つの領域のイオン注入を同一のマスクを使用して行っているので、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
さらに、電荷転送部を構成する転送ゲートを、第２導電型の第２の不純物領域上にまでわたって形成している。これにより、第１導電型の不純物領域及び第２導電型の第２の不純物領域が、転送ゲートの下まで延長して形成されることになる。即ち、第２導電型の第２の不純物領域が転送ゲートの下まで延長して形成されるので、転送ゲートのピニングを強化することができる。そして、第１導電型の不純物領域が電荷転送部の転送ゲートの下まで延長して形成されるので、この第１導電型の不純物領域が変調され、また第２の不純物領域によって転送バリアが発生することを抑制するので、電荷の変調を改善することができる。これにより、固体撮像素子の画素特性を改善することが可能になる。
【００１８】
上述の本発明の固体撮像素子によれば、電荷蓄積領域の上であり、第２導電型の第１の不純物領域よりも下に、第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域が形成されている。そして、この第２導電型の第２の不純物領域は、第１導電型の不純物領域とセルフアラインして形成されている。
第２導電型の第２の不純物領域が第１導電型の不純物領域とセルフアラインして形成されているので、これら第２の不純物領域及び第１導電型の不純物領域を同一のマスクを使用して、それぞれイオン注入により形成することができる。これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
さらに、第２導電型の第２の不純物領域が電荷転送部の転送ゲートの下まで延長して形成されていて、第１導電型の不純物領域は、第２導電型の第２の不純物領域とセルフアラインして形成されている。第２導電型の第２の不純物領域が、転送ゲートの下まで延長して形成されているので、転送ゲートのピニングを強化することができる。そして、第１導電型の不純物領域も、電荷転送部の転送ゲートの下まで延長して形成されているので、この第１導電型の不純物領域が変調され、また第２の不純物領域によって転送バリアが発生することを抑制するので、電荷の変調を改善することができる。これにより、画素特性を改善することが可能になる。
【００１９】
上述の本発明の撮像装置によれば、固体撮像素子が前記本発明の固体撮像素子の構成であることにより、固体撮像素子において、製造する際の工程数を削減し、画素特性を改善することが可能になる。
【発明の効果】
【００２０】
上述の本発明によれば、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
これにより、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
【００２１】
また、本発明によれば、電荷の転送を改善して、画素特性を改善することが可能になるので、良好な画素特性を有する固体撮像素子を実現することができる。
そして、画素の微細化を図っても、良好な画素特性を実現することが可能になるため、画素を微細化して、画素数の増大や小型化を図ることが可能になる。
【００２２】
従って、本発明により、固体撮像素子を備えた撮像装置を、より安価に構成することができ、安定して動作する信頼性の高い撮像装置を実現することが可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図２】Ａ〜Ｃ  図１の固体撮像素子の製造方法を示す製造工程図である。
【図３】本発明の第２の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図４】Ａ〜Ｃ  図３の固体撮像素子の製造方法を示す製造工程図である。
【図５】本発明の第３の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図６】Ａ〜Ｃ  図５の固体撮像素子の製造方法を示す製造工程図である。
【図７】本発明の第４の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図８】Ａ〜Ｃ  図７の固体撮像素子の製造方法を示す製造工程図である。
【図９】本発明の第５の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図１０】Ａ、Ｂ  図９の固体撮像素子の製造方法を示す製造工程図である。
【図１１】本発明の第６の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図１２】Ａ、Ｂ  図１１の固体撮像素子の製造方法を示す製造工程図である。
【図１３】本発明の第７の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図１４】Ａ、Ｂ  図１３の固体撮像素子の製造方法を示す製造工程図である。
【図１５】本発明の第８の実施の形態の撮像装置の概略構成図（ブロック図）である。
【図１６】固体撮像素子の概略構成図（断面図）である。
【図１７】Ａ〜Ｃ  図１６の固体撮像素子の製造方法を示す製造工程図である。
【図１８】Ａ〜Ｃ  固体撮像素子の製造方法を示す製造工程図である。
【発明を実施するための形態】
【００２４】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像素子）
２．第２の実施の形態（固体撮像素子）
３．第３の実施の形態（固体撮像素子）
４．第４の実施の形態（固体撮像素子）
５．第５の実施の形態（固体撮像素子）
６．第６の実施の形態（固体撮像素子）
７．第７の実施の形態（固体撮像素子）
８．第８の実施の形態（撮像装置）
【００２５】
＜１．第１の実施の形態＞
本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）を、図１に示す。
この固体撮像素子は、シリコン又はその他の半導体からなる、ｎ−の半導体基体１の表面に、センサ部のフォトダイオード（ＰＤ）と、転送ゲート９による電荷転送部と、フローティングディフュージョン（ＦＤ）８が形成されて、構成されている。
半導体基体１としては、半導体基板（シリコン基板等）や、半導体基板及びその上の半導体エピタキシャル層を用いることができる。
【００２６】
半導体基体１には、ｐ−の半導体ウェル領域２が埋め込まれて形成されている。
この半導体ウェル領域２は、画素領域全面に、もしくは、固体撮像素子のチップ全面にわたって形成されていて、基板と画素部とを分離している。
【００２７】
半導体ウェル領域２よりも上方は、各画素がｐ型の素子分離領域３によって分離されている。この素子分離領域３によって分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。
【００２８】
フォトダイオードの部分においては、ｎ＋の電荷蓄積領域５と、表面に形成された暗電流抑制のためのｐ＋＋の正電荷蓄積領域７との間に、正電荷蓄積領域７よりは不純物濃度が低い、ｐ＋領域６を設けている。
また、電荷蓄積領域５の下に低濃度のｐ−領域４が形成されている。このｐ−領域４の不純物濃度は、飽和電荷量（Ｑｓ）を大きくするために、電荷蓄積領域５の不純物濃度よりも小さくすることが望ましい。
【００２９】
電荷転送部においては、半導体基体１の表面上に、図示しない薄いゲート絶縁膜を介して、転送ゲート９が形成されており、この転送ゲート９の側壁に、絶縁層によってサイドウォール１０が形成されている。
転送ゲート９は、例えば、多結晶シリコンによって形成することができる。
【００３０】
図中左の素子分離領域３の表面には、ｎ型のフローティングディフュージョン（ＦＤ）８が形成されている。
フローティングディフュージョン８及びセンサ部の正電荷蓄積領域７は、転送ゲート９のサイドウォール１０の位置に合わせて、その外側に形成されている。
転送ゲート９は、フォトダイオードとフローティングディフュージョン８との間で、電荷を転送する役割を担う。フローティングディフュージョン８は、転送された電荷を蓄積する。
【００３１】
それぞれの不純物領域の不純物濃度は、例えば、半導体ウェル領域２が１０１０ｃｍ−３オーダー、素子分離領域３が１０１２ｃｍ−３オーダー、ｐ−領域４が１０１１〜１０１２ｃｍ−３程度とされる。
【００３２】
本実施の形態においては、特に、電荷蓄積領域５の上のｐ＋領域６が、転送ゲート９の下まで延長して形成されている。
ｐ＋領域６が転送ゲート９の下まで延長して形成されていることにより、図１６に示した構成と同様に、転送ゲート９の下のピニングを強化することができる。
【００３３】
また、本実施の形態においては、転送ゲート９の下の電荷蓄積領域５の左に隣接する部分に、ｎ＋領域１１が形成されている。
このｎ＋領域１１によって、フォトダイオードからフローティングディフュージョン８への電荷の転送を改善することができる。
そして、このｎ＋領域１１は、ｐ＋領域６とセルフアラインして形成されている。そして、図中破線で示すように、左の端縁が揃って形成されており、右の端縁も右の素子分離領域３との境界付近で揃って形成されている。なお、電荷蓄積領域５の部分では、ｎ＋領域１１と電荷蓄積領域５とが重なっている。
ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成されているので、後述するように、同じマスクを使用して順次イオン注入することができるので、マスクの数を減らすことができる。
【００３４】
なお、ｎ＋領域１１の不純物濃度は、電荷蓄積領域５の不純物濃度と同程度、もしくは、電荷蓄積領域５の不純物濃度と異なる（小さい、或いは、大きい）濃度とする。
必要とされる画素特性に応じて、これら電荷蓄積領域５及びｎ＋領域１１のそれぞれの不純物濃度を選定する。即ち、ｎ＋領域１１は良好な転送を行うために必要となる不純物濃度として、電荷蓄積領域５は、飽和電荷量（Ｑｓ）が充分に確保される不純物濃度とすればよい。
【００３５】
また、ｐ−領域４は、電荷蓄積領域５とセルフアラインして形成されている。そして、図中破線で示すように、ｐ−領域４及び電荷蓄積領域５の左の端縁が揃って形成されており、右の端縁も右の素子分離領域３との境界付近で揃って形成されている。
ｐ−領域４と電荷蓄積領域５が、セルフアラインして形成されているので、後述するように、同じマスクを使用して順次イオン注入することができるので、マスクの数を減らすことができる。
【００３６】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
なお、イオン注入工程以外の工程については、従来の固体撮像素子と同様に行うことができるので、詳細な説明は省略する。
【００３７】
まず、図２Ａに示すように、同一のマスクを使用して、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｎ＋領域１１及びｐ＋領域６がセルフアラインして形成される。
イオン注入の直後は、ｎ＋領域とｐ＋領域とが重なっているが、不純物を活性化するための熱によって拡散すると、ｎ＋領域１１及びｐ＋領域６の端縁に若干のずれを生じることがあるが、このずれを数十ｎｍ以内にすることが可能である。なお、ｐ＋領域６のｐ型不純物の方が、ｎ＋領域１１のｎ型不純物よりも拡散が速いため、転送ゲート９の下は必ずｐ＋領域６で覆われることになる。
【００３８】
続いて、図２Ｂに示すように、転送ゲート９を形成した後に、転送ゲート９もマスクとして利用して、同一のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成し、ｎ型不純物のイオン注入により電荷蓄積領域５を形成する。ここで、ｐ−領域４の不純物濃度が電荷蓄積領域５の不純物濃度よりも小さくなるように、ｐ−領域４のｐ型不純物のドーズ量を、電荷蓄積領域５のｎ型不純物のドーズ量よりも少なくすることが望ましい。
なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００３９】
次に、図２Ｃに示すように、転送ゲート９の側壁にサイドウォール１０を形成し、サイドウォール１０もマスクとして利用して、ｎ型のフローティングディフュージョン８と、ｐ＋＋の正電荷蓄積領域７とを順次形成する。
【００４０】
その後、素子分離領域３を形成することにより、図１に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００４１】
図１７Ａ〜図１７Ｃの、図１６に示した固体撮像素子の製造工程と比較すると、この製造工程では、２つの工程において、それぞれ同一のマスクを使用して２回のイオン注入を行っている点で相違している。２回のイオン注入を同一のマスクを使用して行っているので、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
【００４２】
上述の本実施の形態によれば、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成されているので、これらｎ＋領域１１及びｐ＋領域６を、同一のマスクを使用して、それぞれイオン注入により形成することができる。
同様に、ｐ−領域４とその上の電荷蓄積領域５が、セルフアラインして形成されているので、これらｐ−領域４及び電荷蓄積領域５を、同一のマスクを使用して、それぞれイオン注入により形成することができる。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
【００４３】
また、ｎ＋領域１１及びｐ＋領域６が転送ゲート９の下まで延長して形成されている。
ｐ＋領域６が転送ゲート９の下まで延長して形成されていることにより、転送ゲート９の下のピニングを強化することができる。
そして、ｎ＋領域１１が転送ゲート９の下まで延長して形成されていることにより、ｎ＋領域１１が変調され、転送ゲート９がオンのときのポテンシャル変調を助けることになる。また、ｐ＋領域６によって転送バリアが発生することを、ｎ＋領域１１で抑制することができる。従って、ｎ＋領域１１によって電荷の転送を改善することができ、完全転送も可能になる。これにより、図１６の固体撮像素子と比較すると、ｎ＋領域１１で図１６のｎ−領域５７と同じ役割を果たすことができるので、ｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００４４】
なお、ｎ＋領域１１のドーズ量は、電荷蓄積領域５のドーズ量と同程度でなくても構わないので、ｎ＋領域１１のドーズ量を任意に設定することが可能である。
そして、ｎ＋領域１１のドーズ量を調節することにより、転送ゲート９の下のポテンシャル勾配を改善することが可能である。転送ゲート９の下のポテンシャル勾配を改善することにより、転送ゲート９がオンのときの転送ゲート９下に存在する電子数を減らして、転送ゲート９の下の界面に存在するトラップに捕捉される電子をなくして、ダーク特性（暗時特性）を向上させることが可能になる。
ｎ＋領域１１の不純物濃度を電荷蓄積領域５の不純物濃度よりも高くする場合には、ｎ＋領域１１のドーズ量を電荷蓄積領域５のドーズ量よりも多くする。
ｎ＋領域１１の不純物濃度を電荷蓄積領域５の不純物濃度と同程度とする場合には、ｎ＋領域１１のドーズ量を電荷蓄積領域５のドーズ量と同程度とする。
ｎ＋領域１１の不純物濃度を電荷蓄積領域５の不純物濃度よりも低くする場合には、ｎ＋領域１１のドーズ量を電荷蓄積領域５のドーズ量よりも少なくする。
【００４５】
また、電荷蓄積領域５の下にｐ−領域４が形成されていることにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。
【００４６】
ところで、図１では、１画素のフォトダイオードと１つのフローティングディフュージョンを図示していた。
本実施の形態において、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
ＦＤを複数個の画素で共有した場合には、ＦＤと画素との位置関係が、共有しない構成のように全画素で同じにはなっていないので、フォトダイオード（ＰＤ）から見たＦＤの位置が、ＦＤを共有する複数個の画素で異なる。
そのため、転送ゲートに合わせて形成されるＦＤと、ＰＤの電荷蓄積領域との合わせずれが発生すると、ＦＤを共有する複数個の画素において、ＦＤとＰＤとの間の距離が異なってしまう。このとき、これらの画素では、飽和電荷量（Ｑｓ）等の画素特性に差を生じる。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００４７】
＜２．第２の実施の形態＞
本発明の第２の実施の形態の固体撮像素子の概略構成図（断面図）を、図３に示す。
本実施の形態では、特に、ｐ−領域４が、転送ゲート９の下のｎ＋領域１１の下まで延長して形成されている。また、ｐ−領域４は、ｎ＋領域１１及びｐ＋領域６とセルフアラインして形成されている。
その他の構成は、図１及び図２に示した第１の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００４８】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図４Ａに示すように、同一のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成し、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｐ−領域４、ｎ＋領域１１、ｐ＋領域６が、セルフアラインして形成される。
イオン注入の直後は、ｐ−領域とｎ＋領域とｐ＋領域とが重なっているが、不純物を活性化するための熱によって拡散すると、ｐ−領域４とｎ＋領域１１とｐ＋領域６の端縁に若干のずれを生じることがあるが、このずれを数十ｎｍ以内にすることが可能である。
【００４９】
続いて、図４Ｂに示すように、転送ゲート９を形成した後に、転送ゲート９もマスクとして利用して、ｎ型不純物のイオン注入により電荷蓄積領域５を形成する。なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００５０】
次に、図４Ｃに示すように、転送ゲート９の側壁にサイドウォール１０を形成し、サイドウォール１０もマスクとして利用して、ｎ型のフローティングディフュージョン８と、ｐ＋＋の正電荷蓄積領域７とを順次形成する。
【００５１】
その後、素子分離領域３を形成することにより、図３に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００５２】
図１７Ａ〜図１７Ｃの、図１６に示した固体撮像素子の製造工程と比較すると、この製造工程では、転送ゲート９を形成する前の３回のイオン注入を同一のマスクを使用して行っている点で相違している。３回のイオン注入を同一のマスクを使用して行っているので、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
【００５３】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
さらに、本実施の形態では、ｐ−領域４も、ｎ＋領域１１及びｐ＋領域６とセルフアラインして形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００５４】
また、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下まで延長して形成されている。
これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図１６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、ｎ＋領域１１が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００５５】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００５６】
＜第３の実施の形態＞
本発明の第３の実施の形態の固体撮像素子の概略構成図（断面図）を、図５に示す。
本実施の形態では、特に、センサ部の表面の正電荷蓄積領域７が、ｐ−領域４及び電荷蓄積領域５とセルフアラインして形成されている。また、これら３つの領域４，５，７は、転送ゲート９の右端に合わせて形成されている。
その他の構成は、図１及び図２に示した第１の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００５７】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図６Ａに示すように、図２Ａに示したと同様の工程を行う。即ち、同一のマスクを使用して、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｎ＋領域１１及びｐ＋領域６がセルフアラインして形成される。
【００５８】
続いて、図６Ｂに示すように、転送ゲート９を形成した後に、転送ゲート９もマスクとして利用して、同一のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成し、ｎ型不純物のイオン注入により電荷蓄積領域５を形成し、ｐ型不純物のイオン注入により正電荷蓄積領域７を形成する。ここで、ｐ−領域４の不純物濃度が電荷蓄積領域５の不純物濃度よりも小さくなるように、ｐ−領域４のｐ型不純物のドーズ量を、電荷蓄積領域５のｎ型不純物のドーズ量よりも少なくすることが望ましい。これにより、ｐ−領域４、電荷蓄積領域５、正電荷蓄積領域７が、セルフアラインして形成される。
なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００５９】
次に、図６Ｃに示すように、転送ゲート９の側壁にサイドウォール１０を形成し、サイドウォール１０もマスクとして利用して、ｎ型のフローティングディフュージョン８を形成する。
【００６０】
その後、素子分離領域３を形成することにより、図１に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００６１】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
さらに、本実施の形態では、ｐ−領域４と電荷蓄積領域５と正電荷蓄積領域７とが、セルフアラインして形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００６２】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００６３】
＜第４の実施の形態＞
本発明の第４の実施の形態の固体撮像素子の概略構成図（断面図）を、図７に示す。
本実施の形態では、特に、センサ部の表面の正電荷蓄積領域７が、電荷蓄積領域５とセルフアラインして形成されている。また、これらの領域５，７は、転送ゲート９の右端に合わせて形成されている。
その他の構成は、図３及び図４に示した第２の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００６４】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図８Ａに示すように、図４Ａに示したと同様の工程を行う。即ち、同一のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成し、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｐ−領域４、ｎ＋領域１１、ｐ＋領域６が、セルフアラインして形成される。
【００６５】
続いて、図８Ｂに示すように、転送ゲート９を形成した後に、転送ゲート９もマスクとして利用して、ｎ型不純物のイオン注入により電荷蓄積領域５を形成し、ｐ型不純物のイオン注入により正電荷蓄積領域７を形成する。これにより、電荷蓄積領域５及び正電荷蓄積領域７が、セルフアラインして形成される。
なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００６６】
次に、図８Ｃに示すように、転送ゲート９の側壁にサイドウォール１０を形成し、サイドウォール１０もマスクとして利用して、ｎ型のフローティングディフュージョン８を形成する。
【００６７】
その後、素子分離領域３を形成することにより、図７に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００６８】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
さらに、本実施の形態では、第２の実施の形態と同様に、ｐ−領域４も、ｎ＋領域１１及びｐ＋領域６とセルフアラインして形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００６９】
また、第２の実施の形態と同様に、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下まで延長して形成されている。
これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図１６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、ｎ＋領域１１が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００７０】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００７１】
＜第５の実施の形態＞
本発明の第５の実施の形態の固体撮像素子の概略構成図（断面図）を、図９に示す。
本実施の形態では、特に、センサ部の表面の正電荷蓄積領域７が、ｐ−領域４及び電荷蓄積領域５とセルフアラインして形成されている。また、これら３つの領域４，５，７は、サイドウォール１０の右端に合わせて形成されている。
その他の構成は、図１及び図２に示した第１の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００７２】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図１０Ａに示すように、図２Ａに示したと同様の工程を行う。即ち、同一のマスクを使用して、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｎ＋領域１１及びｐ＋領域６がセルフアラインして形成される。
【００７３】
続いて、図１０Ｂに示すように、転送ゲート９及びその側壁のサイドウォール１０を順次形成し、サイドウォール１０もマスクとして利用して、ｐ−領域４、電荷蓄積領域５、正電荷蓄積領域７、フローティングディフュージョン（ＦＤ）８を、順次形成する。これにより、ｐ−領域４、電荷蓄積領域５、正電荷蓄積領域７が、セルフアラインして形成される。ここで、ｐ−領域４の不純物濃度が電荷蓄積領域５の不純物濃度よりも小さくなるように、ｐ−領域４のｐ型不純物のドーズ量を、電荷蓄積領域５のｎ型不純物のドーズ量よりも少なくすることが望ましい。
なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００７４】
その後、素子分離領域３を形成することにより、図９に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００７５】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
さらに、本実施の形態では、ｐ−領域４と電荷蓄積領域５と正電荷蓄積領域７とが、セルフアラインして形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００７６】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００７７】
＜第６の実施の形態＞
本発明の第６の実施の形態の固体撮像素子の概略構成図（断面図）を、図１１に示す。
本実施の形態では、特に、センサ部の表面の正電荷蓄積領域７が、電荷蓄積領域５とセルフアラインして形成されている。また、これらの領域５，７は、サイドウォール１０の右端に合わせて形成されている。
その他の構成は、図３及び図４に示した第２の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００７８】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図１２Ａに示すように、図４Ａに示したと同様の工程を行う。即ち、同一のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成し、ｎ型不純物のイオン注入によりｎ＋領域１１を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、ｐ−領域４、ｎ＋領域１１、ｐ＋領域６が、セルフアラインして形成される。
【００７９】
続いて、図１２Ｂに示すように、転送ゲート９及びその側壁のサイドウォール１０を順次形成し、サイドウォール１０もマスクとして利用して、電荷蓄積領域５、正電荷蓄積領域７、フローティングディフュージョン（ＦＤ）８を、順次形成する。これにより、電荷蓄積領域５及び正電荷蓄積領域７がセルフアラインして形成される。
なお、転送ゲート９は、ｎ＋領域１１及びｐ＋領域６上にまでわたって形成する。これにより、ｎ＋領域１１及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００８０】
その後、素子分離領域３を形成することにより、図１１に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８，１１よりも前に形成することも可能である。
【００８１】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、ｎ＋領域１１とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
さらに、本実施の形態では、第２の実施の形態と同様に、ｐ−領域４も、ｎ＋領域１１及びｐ＋領域６とセルフアラインして形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００８２】
また、第２の実施の形態と同様に、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下まで延長して形成されている。
これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図１６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、ｎ＋領域１１が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００８３】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００８４】
＜第７の実施の形態＞
本発明の第７の実施の形態の固体撮像素子の概略構成図（断面図）を、図１３に示す。
本実施の形態では、特に、ｎ＋領域１１が、ｐ＋領域６に対して左にずれた位置に形成されている。このｎ＋領域１１は、後述するように、ｐ＋領域６と同一のマスクを利用して、斜めにイオン注入を行うことにより、ｐ＋領域６に対して左にずれた位置に形成されている。
その他の構成は、図１及び図２に示した第１の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【００８５】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図１４Ａに示すように、レジストマスク等のマスク２１を使用して、斜め左に傾斜した方向のイオン注入２２により、ｎ＋領域１１を形成する。
次に、図１４Ｂに示すように、同一のマスク２１を使用して、下方向のイオン注入２３により、ｐ＋領域６を形成する。
このようにして、ｎ＋領域１１が、ｐ＋領域６に対して左にずれた位置に形成される。
その後は、マスク２１を除去してから、図２Ｂ〜図２Ｃに示したと同様の工程と、素子分離領域３の形成工程等を行うことにより、図１３に示した固体撮像素子を製造することができる。
【００８６】
上述の本実施の形態の構成によれば、ｎ＋領域１１とその上のｐ＋領域６が、転送ゲート９の下まで延長して形成されている。
これにより、第１の実施の形態と同様に、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図１６のｎ−領域５７が不要になる。
さらにまた、ｎ＋領域１１によって、白点の改善や、ダーク特性（暗時特性）の改善も可能になる。
【００８７】
また、本実施の形態では、ｐ−領域４と電荷蓄積領域５と正電荷蓄積領域７とが、セルフアラインして形成されている。
そして、ｎ＋領域１１とその上のｐ＋領域６が同じマスク２１を用いたイオン注入により形成されている。
これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
【００８８】
なお、ｎ＋領域１１は、ｐ＋領域６よりも左にずれて形成されているが、同じマスク２１を用いたイオン注入により形成されているので、これらの領域１１，６も、セルフアラインで形成されているとも考えることができる。
【００８９】
さらに、本実施の形態では、ｎ＋領域１１は、ｐ＋領域６よりも左にずれて形成され、転送ゲート９の下全体にまで形成されている。
これにより、ｎ＋領域１１をｐ＋領域６の真下に形成した構成と比較して、転送ゲート９の下のポテンシャル勾配や電荷転送をさらに改善することが可能になる。
【００９０】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
【００９１】
上述した各実施の形態では、ｎ＋領域１１は、電荷蓄積領域５よりも僅かに深い所まで形成されている。この場合、ｎ＋領域１１を形成するイオン注入のエネルギーは、電荷蓄積領域５を形成するイオン注入のエネルギーよりも、少し大きくする。
本発明は、このような構成に限定されるものではなく、ｎ＋領域１１を形成するイオン注入のエネルギーが電荷蓄積領域５を形成するイオン注入のエネルギーと比較して、同程度の場合、充分に大きい場合、充分に小さい場合、のいずれの場合も含むものである。
【００９２】
上述した各実施の形態では、ｐ−領域４は、ｎ＋領域１１及びｐ＋領域６と、もしくは、電荷蓄積領域５と、セルフアラインして形成されていた。
本発明は、これらの構成に限定されるものではなく、ｐ−領域４がｎ＋領域１１及びｐ＋領域６よりもＦＤ８側に広く形成された構成や、ｐ−領域４が画素領域全体もしくは固体撮像素子のチップ全体にわたって形成された構成も、含むものである。
なお、ｐ−領域４が画素全体もしくは固体撮像素子のチップ全体にわたって形成された構成とした場合には、ｐ−領域４と他の不純物領域５，６，７，１１との合わせずれを生じることがない。これにより、ｐ−領域４と他の不純物領域５，６，７，１１との合わせずれに起因する、製造歩留まりの低下を回避することができる。
【００９３】
上述した各実施の形態では、第１導電型の不純物領域（ｎ＋領域１１）及びセンサ部のフォトダイオードの第１導電型の電荷蓄積領域５をｎ型として、その上の第２導電型の不純物領域（ｐ＋領域６と正電荷蓄積領域７）をｐ型としていた。
本発明では、上述の実施の形態とは導電型を逆にして、ｐ型の不純物領域及び電荷蓄積領域と、その上のｎ型の不純物領域（ｎ＋領域や負電荷蓄積領域）とを形成した構成とすることも可能である。
【００９４】
＜第８の実施の形態（撮像装置）＞
本発明の第８の実施の形態の撮像装置の概略構成図（ブロック図）を、図１５に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
【００９５】
図１５に示すように、この撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した各実施の形態の固体撮像素子等、本発明の固体撮像素子を用いることができる。
【００９６】
本実施の形態の撮像装置５００によれば、本発明の固体撮像素子、即ち、前述したように、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能である固体撮像素子を用いている。これにより、より安価に撮像装置５００を構成することができ、安定して動作する信頼性の高い撮像装置５００を構成することができる、という利点がある。
【００９７】
なお、本発明の撮像装置は、図１５に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
【００９８】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００９９】
１  半導体基体、２  半導体ウェル領域、３  素子分離領域、４  ｐ−領域、５  電荷蓄積領域、６  ｐ＋領域、７  正電荷蓄積領域、８  フローティングディフュージョン（ＦＤ）、９  転送ゲート、１０  サイドウォール、１１  ｎ＋領域、２１  マスク、２２，２３  イオン注入、５００  撮像装置、５０１  撮像部、５０２  結像光学系、５０３  信号処理部
【図１】
2011253963.tif 000003
【図２】
2011253963.tif 000004
【図３】
2011253963.tif 000005
【図４】
2011253963.tif 000006
【図５】
2011253963.tif 000007
【図６】
2011253963.tif 000008
【図７】
2011253963.tif 000009
【図８】
2011253963.tif 000010
【図９】
2011253963.tif 000011
【図１０】
2011253963.tif 000012
【図１１】
2011253963.tif 000013
【図１２】
2011253963.tif 000014
【図１３】
2011253963.tif 000015
【図１４】
2011253963.tif 000016
【図１５】
2011253963.tif 000017
【図１６】
2011253963.tif 000018
【図１７】
2011253963.tif 000019
【図１８】
2011253963.tif 000020