(57)【要約】【課題】電子部品を解析するためのシミュレーションでの解析精度の低下を抑制しつつ、解析に必要なメモリ量と解析時間を低減できるシミュレーションモデルを生成するための技術を提供する。【解決手段】本発明のモデル生成装置は、シミュレーションの解析領域に含まれる各物質の比率を解析対象の電子部品のレイアウト情報に基づいて算出し、算出した比率に基づいてその解析領域に含まれる各物質の物性値を合成した合成値を算出し、その解析領域がその合成値を物性値とする一種類の物質からなるものとしてシミュレーションモデルを生成する。【選択図】図１
2011204142.tif 000002
【特許請求の範囲】
【請求項１】
電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成するモデル生成装置であって、
前記電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該レイアウトを構成する各物質の物性値を示す物性値情報が格納される記憶手段と、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、該比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、前記解析領域が該合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する生成手段と、
を有するモデル生成装置。
【請求項２】
請求項１に記載のモデル生成装置において、
前記電子部品内の領域を予め定められた領域毎に分割し、前記分割された各領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、各物質の比率が同一であり、隣接する前記分割された領域を一つの解析領域と定める分割手段をさらに有することを特徴とするモデル生成装置。
【請求項３】
電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納されるモデル生成装置における、電子部品をシミュレーションにより解析するためのシミュレーションモデルの生成方法であって、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、
前記比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、
前記解析領域が前記合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する生成方法。
【請求項４】
請求項３に記載の生成方法において、
前記電子部品内の領域を予め定められた領域毎に分割し、
前記分割された各領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、
各物質の比率が同一であり、隣接する前記分割された領域を一つの解析領域と定めることを特徴とする生成方法。
【請求項５】
電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納されるモデル生成装置に実行させるためのプログラムであって、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出する処理と、
前記比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出する処理と、
前記解析領域が前記合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する処理をコンピュータに実行させるためのプログラム。
【請求項６】
請求項５に記載のプログラムにおいて、
前記電子部品内の領域を予め定められた領域毎に分割する処理と、
前記分割された各領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出する処理と、
各物質の比率が同一であり、隣接する前記分割された領域を一つの解析領域と定める処理をさらに実行させることを特徴とするプログラム。
【請求項７】
電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成するモデル生成装置とシミュレーション装置を備えるシミュレーションシステムであって、
前記モデル生成装置は、
前記電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納される記憶手段と、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、該比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、前記解析領域が該合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成し、該シミュレーションモデルを示すモデル情報を前記シミュレーション装置に送信する生成手段と、
を有し、
前記シミュレーション装置は、前記モデル生成装置から前記モデル情報を受信すると、該モデル情報に基づいて前記解析領域を解析するシミュレーションシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成するモデル生成装置およびその生成方法に関する。
【背景技術】
【０００２】
一般に、電子機器はさまざまな種類の電子部品からなり、各電子部品が電磁波発生源となってさまざまな電磁波を放射している。このような電磁波は周辺の機器や自装置に影響を及ぼすおそれがあるため、電子機器は可能な限り電磁波の放射を抑制する必要がある。
【０００３】
そのため、電子機器の開発においては、実装される電子部品が放射する電磁波を十分に考慮する必要がある。一方、開発期間の短縮や開発費の低減のためには、実機の製造前に各電子部品が放射する電磁波を精度よく見積もっておく必要があり、設計の初期段階で電磁界シミュレーションによって各電子部品が放射する電磁波を解析しておくことが望ましい。
【０００４】
このような電磁界シミュレーションの手法の１つとして、特許文献１に開示されているＦＤＴＤ（Finite Difference Time Domain Method）法がある。
【０００５】
ＦＤＴＤ法では、シミュレーションの解析対象内の領域をメッシュと呼ばれる微小な領域に分割し、メッシュ毎に発生する電界強度Ｅおよび磁界強度Ｈを算出する。具体的には、マクスウェルの方程式に時間および空間について中心差分を用いることにより、式（１）、式（２）を得る。なお、式（１）、式（２）におけるσ、ε、μはそれぞれ導電率、誘電率、透磁率を表し、Δｔは計算の時間ステップを表す。
【０００６】
【数１】
2011204142.tif 000003
【０００７】
【数２】
2011204142.tif 000004
【０００８】
つまり、時刻（ｎ−１）Δｔでの電界強度Ｅn-1と、時刻（ｎ−１／２）Δｔでの磁界強度Ｈn-1/2が既知であれば、時刻ｎΔｔでの電界強度Ｅnは、式（１）にＥn-1とＨn-1/2を代入することにより算出でき、時刻（ｎ＋１／２）Δｔでの磁界強度Ｈn+1/2は、式（２）にＨn-1/2とＥnを代入することにより算出できる。
【０００９】
一方、近年の電子部品の高機能化や小型化に伴い、電子部品にはさまざまな種類の電子素子が高密度に実装され、高密度で複雑な形状の配線パターンから形成される傾向にある。そして、導電率、誘電率、透磁率のような物性値は物質毎に異なるため、電界強度と磁界強度を精度よく算出するためには、各メッシュのサイズを小さくする必要がある。しかし、メッシュのサイズを小さくすれば、メッシュの数を多くする必要があるため、解析に必要なメモリ量と解析時間は増大する。
【００１０】
電磁界シミュレーションによる解析に必要なメモリ量と解析時間を低減するための技術は、例えば特許文献２に開示されている。特許文献２に開示された技術では、歪みや曲面等を有する面を許容誤差の範囲内で平面に近似したり、凹凸のある配線パターンを許容誤差の範囲内で直線に近似したりすることにより解析対象の形状を単純化し、メッシュの細分化を緩和している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−９８８９１号
【特許文献２】特開２００５−１０７８７０号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、前述した通り、近年の電子部品は、高密度で複雑な形状の配線パターンを有しており、特許文献２に開示された技術を用いても、解析対象の形状を十分に単純化できない場合があった。この場合、シミュレーションによる解析精度の低下を抑制するためには、メッシュを細分化する必要があり、解析に必要なメモリ量と解析時間を十分に低減できなかった。
【００１３】
本発明の目的は、電子部品を解析するためのシミュレーションでの解析精度の低下を抑制しつつ、解析に必要なメモリ量と解析時間を低減できるシミュレーションモデルを生成するための技術を提供することである。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明のモデル生成装置は、電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成するモデル生成装置であって、
前記電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該レイアウトを構成する各物質の物性値を示す物性値情報が格納される記憶手段と、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、該比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、前記解析領域が該合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する生成手段と、
を有する。
【００１５】
また、上記目的を達成するために、本発明の生成方法は、電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納されるモデル生成装置における、電子部品をシミュレーションにより解析するためのシミュレーションモデルの生成方法であって、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、
前記比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、
前記解析領域が前記合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する。
【００１６】
また、上記目的を達成するために、本発明のプログラムは、電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納されるモデル生成装置に実行させるためのプログラムであって、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出する処理と、
前記比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出する処理と、
前記解析領域が前記合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成する処理をコンピュータに実行させる。
【００１７】
また、上記目的を達成するために、本発明のシミュレーションシステムは、電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成するモデル生成装置とシミュレーション装置を備えるシミュレーションシステムであって、
前記モデル生成装置は、
前記電子部品を構成する物質の情報を用いて該電子部品の電子回路のレイアウトを示すレイアウト情報ならびに該電子部品を構成する各物質の物性値を示す物性値情報が格納される記憶手段と、
シミュレーションにより解析を行う解析領域に含まれる各物質の比率を前記レイアウト情報に基づいて算出し、該比率に基づいて前記解析領域に含まれる各物質の前記物性値情報に示される物性値を合成した合成値を算出し、前記解析領域が該合成値を物性値とする一種類の物質からなるものとして前記シミュレーションモデルを生成し、該シミュレーションモデルを示すモデル情報を前記シミュレーション装置に送信する生成手段と、
を有し、
前記シミュレーション装置は、前記モデル生成装置から前記モデル情報を受信すると、該モデル情報に基づいて前記解析領域を解析する。
【発明の効果】
【００１８】
本発明によれば、電子部品を解析するためのシミュレーションでの解析精度の低下を抑制しつつ、解析に必要なメモリ量と解析時間を低減できるシミュレーションモデルを生成できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態におけるシミュレーションシステムの構成を示す図である。
【図２】図１に示したモデル生成装置１００がシミュレーションモデルを生成するときの処理手順を示すフローチャートである。
【図３】ＬＳＩの座標系について説明するための模式図である。
【図４】ＬＳＩを構成する各層を説明するための模式図である。
【図５】モデル生成装置１００の分割部１０１を省略したシミュレーションシステムの構成を示す図である。
【図６】本発明の実施例におけるシミュレーションシステムの構成を示す図である。
【図７】本発明の実施例におけるＬＳＩ内の配線を説明するための模式図である。
【図８】本発明の実施例におけるＬＳＩ内のノード間の線分を４等分した模式図である。
【図９】ＬＳＩ内の配線を抵抗として表現した回路図である。
【図１０】ＬＳＩに発生した誘起電圧を電圧源として表現した回路図である。
【図１１】１つのノードに２つのノードが隣接して接続される例を説明するための回路図である。
【図１２】２つの電圧源を１つの電圧源にまとめる例を説明するための回路図である。
【図１３】図６に示した回路シミュレーションシステムが回路シミュレーションを実施するときの処理手順を示すシーケンス図である。
【図１４】データ処理装置２の実現例を示すブロック図である。
【発明を実施するための形態】
【００２０】
次に本発明について図面を参照して詳細に説明する。
【００２１】
図１は本実施形態のシミュレーションシステムの構成を示す図である。
【００２２】
図１に示すように、本実施形態のシミュレーションシステムは、モデル生成装置１００およびシミュレーション装置１１０を有する。
【００２３】
モデル生成装置１００は、プリント基板、パッケージ、ＬＳＩ（Large Scale Integration）等の電子部品をシミュレーションにより解析するためのシミュレーションモデルを生成する装置であり、本実施形態のモデル生成装置１００は、電磁界シミュレーションで使用するシミュレーションモデルを生成し、分割部１０１、生成部１０２および記憶装置１０３を有する。
【００２４】
記憶装置１０３には、電磁界シミュレーションの解析対象である電子部品の二次元あるいは三次元の物理的形状を示すと共に、その電子部品を構成する物質の情報を用いてその電子部品の電子回路のレイアウトを示すレイアウト情報と、その電子部品を構成する全ての物質の物性値を示す物性値情報が格納される。
【００２５】
なお、レイアウト情報には、その電子部品の電子回路の配線や電子素子等の配置を示す情報と、各配線部品、電子素子、その他の構成部品として使用される物質を示す情報が含まれる。また、レイアウト情報は、モデル生成装置１００とシミュレーション装置１１０で共通に使用されるファイル形式で管理される。また、ＬＳＩについてのレイアウト情報は、例えばＧＤＳ（Graphic Design System）形式や、ＬＥＦ（Layout Exchange Format）／ＤＥＦ（Design Exchange Format）形式で管理される、ＬＳＩのマスクレイアウトの情報である。
【００２６】
また、物性値情報には、比誘電率、比透磁率、導電率等の電気物性および磁気物性を示す情報が含まれる。
【００２７】
分割部１０１は、レイアウト情報に基づいて、解析対象内の領域をシミュレーション装置１１０がシミュレーションにより解析を行う単位となる解析領域（メッシュ）に分割する。
【００２８】
生成部１０２は、レイアウト情報および物性値情報に基づいてシミュレーションモデルを生成する機能を有し、分割部１０１が分割したメッシュ毎に、各メッシュの物理的形状、位置、大きさ等を示す情報ならびに各メッシュに対応する物性値情報を含むモデル情報を生成し、シミュレーション装置１１０に通知する。
【００２９】
シミュレーション装置１１０は、モデル生成装置１００から取得したモデル情報に示されるメッシュ毎にシミュレーションによる解析を実施する装置であり、本実施形態のシミュレーション装置１１０は、モデル情報に示される物性値情報に基づいて、ＦＤＴＤ法を用いて電界強度と磁界強度を算出する。
【００３０】
次に図１に示したモデル生成装置１００がシミュレーションモデルを生成するときの処理手順について、ＬＳＩを解析対象とする電磁界シミュレーションで使用するシミュレーションモデルを生成する場合を例に説明する。
【００３１】
図２は図１に示したモデル生成装置１００がシミュレーションモデルを生成するときの処理手順を示すフローチャートである。
【００３２】
また、図３は本実施形態における解析対象のＬＳＩの座標系について説明するための模式図である。図３に示すように、本実施形態では、解析対象のＬＳＩは直方体の形状であるものとし、その直交する三辺と平行になるようにＸ軸、Ｙ軸、Ｚ軸をとる。また、ＸＹ平面がＬＳＩを構成する各層と平行になるようにＸ軸とＹ軸をとり、ＸＹ平面がＬＳＩを構成する各層と直交するようにＺ軸をとる。
【００３３】
また、図４は本実施形態における解析対象のＬＳＩを構成する各層を説明するための模式図である。図４に示すように、解析対象のＬＳＩは、最下層がシリコン層５７で構成され、最上層が誘電体層５８で構成され、その間の層がカット層５１、５３、５５および配線層５２、５４、５６で構成される。各配線層には、シリコン層５７の各部を接続するための導体が配置され、各導体は各カット層のビアを介して接続される。なお、カット層５１は、シリコン層５７と配線層５２を接続する層であり、トランジスタの電極を形成するための層である。また、カット層５３は配線層５２と配線層５４を接続するためのビアを有し、カット層５５は配線層５４と配線層５６を接続するためのビアを有する。
【００３４】
また、本実施形態における解析対象のＬＳＩは、１つの層内であればどの高さ（Ｚ軸上）の平面（ＸＹ平面）も同一のレイアウト（物質の配置）を有するものとする。
【００３５】
図２に示すように、モデル生成装置１００の分割部１０１は、まず、記憶装置１０３から解析対象のＬＳＩのレイアウト情報を取得し、取得したレイアウト情報に基づいて解析対象内の領域をメッシュに分割する（ステップＳ１）。
【００３６】
本実施形態の解析対象のＬＳＩは、１つの層内であればどの高さ（Ｚ軸上）の平面（ＸＹ平面）もレイアウト（物質の配置）が同一であるため、１つの層を高さ（Ｚ軸）方向にさらに分割してもシミュレーションの解析精度を高めることはできないが、解析に必要なメモリ量と解析時間は増大する。一方、複数の層を同一のメッシュに含めると、シミュレーションの解析精度が低下する。そこで、分割部１０１は、解析対象内の領域をＺ軸方向に同一の層毎に分割するようにメッシュを定める。
【００３７】
また、シリコン層５７および誘電体層５８はそれぞれ１種類の物質からなるため、Ｘ軸方向およびＹ軸方向にさらに分割してもシミュレーションの解析精度を高めることはできない。そこで、分割部１０１は、シリコン層５７および誘電体層５８をそれぞれ１つのメッシュとする。
【００３８】
一方、カット層および配線層はそれぞれ複数種類の物質からなるため、Ｘ軸方向およびＹ軸方向にさらに分割することによりシミュレーションの解析精度を高めることができる。そこで、分割部１０１は、カット層および配線層をＸ軸方向およびＹ軸方向にそれぞれ予め定められた数に均等分割するようにメッシュを定める。なお、カット層および配線層をＸ軸方向およびＹ軸方向に均等分割する数は、シミュレーション装置１１０の処理性能等に応じて予め定められる。図４に示した例では、カット層および配線層は、Ｘ軸方向に３つに、Ｙ軸方向に２つにそれぞれ均等分割される。
【００３９】
分割部１０１がメッシュを定めると、生成部１０２は、レイアウト情報に基づいて、各メッシュに含まれる各物質の比率を算出する（ステップＳ２）。
【００４０】
例えば、本実施形態の解析対象のＬＳＩの配線層とカット層に、配線やビアを形成するための導体からなる物質とそれ以外の部分を形成するための誘電体からなる物質の２種類が存在するものとする。その場合、レイアウト情報には、各配線層と各カット層について、導体および誘電体の配置を示す情報と共に、導体および誘電体として使用される物質を示す情報が記載される。そして、生成部１０２は、導体および誘電体の配置を示す情報に基づいて各メッシュに含まれる導体と誘電体の配置を求めて導体および誘電体の比率を算出し、導体および誘電体として使用される物質を示す情報に基づいて各メッシュに含まれる各物質の比率を算出する。
【００４１】
なお、本実施形態では、解析対象のＬＳＩは１つの層内であればどの高さの平面もレイアウトが同一であり、各メッシュは複数の層を含まないため、各メッシュに含まれる物質の比率は体積比率でも面積比率でも同じ比率となる。
【００４２】
そして、各物質の比率を算出すると、生成部１０２は、記憶装置１０３から物性値情報を取得し、算出した比率に基づいて、各メッシュ内に含まれる各物質の物性値を合成した合成値を算出する（ステップＳ３）。
【００４３】
例えば、本実施形態の解析対象のＬＳＩの配線層とカット層に、配線やビアを形成するための導体からなる物質とそれ以外の部分を形成するための誘電体からなる物質の２種類が存在するものとする。そして、導体からなる物質の比誘電率・比透磁率・導電率をそれぞれεc、μc、σcとし、誘電体からなる物質の比誘電率・比透磁率・導電率をそれぞれεd、μd、σdとする。一方、所定のメッシュ内の、導体からなる物質の比率がｋであるとすると、そのメッシュに対応する比誘電率εm、比透磁率μm、導電率σmは、それぞれ、式（３）、（４）、（５）で表される。
εm＝ｋ×εc＋（１−ｋ）×εd      （３）
μm＝ｋ×μc＋（１−ｋ）×μd      （４）
σm＝ｋ×σc                        （５）
一方、シリコン層５７および誘電体層５８は、それぞれ１種類の物質からなるため、生成部１０２は、シリコン層５７および誘電体層５８のメッシュに対応する合成値として、シリコン層５７および誘電体層５８を形成する各物質の物性値をそのまま使用する。
【００４４】
各メッシュに対応する合成値を算出すると、生成部１０２は、各メッシュがその合成値を物性値とする一種類の物質からなるものとしてシミュレーションモデルを生成する（ステップＳ４）。具体的には、生成部１０２は、各メッシュの物理的形状、位置、大きさ等を示す情報ならびに各メッシュに対応する合成値を物性値とする物性値情報を含むモデル情報を生成する。
【００４５】
モデル情報を生成すると、生成部１０２は、生成したモデル情報をシミュレーション装置１１０に通知し（ステップＳ５）、処理を終了する。
【００４６】
一方、モデル生成装置１００からモデル情報を受信すると、シミュレーション装置１１０は、受信したモデル情報に示されるメッシュ毎に、そのメッシュに対応する物性値情報に基づいて、ＦＤＴＤ法を用いて電界強度と磁界強度を算出する。
【００４７】
なお、本実施形態では、モデル生成装置１００が生成したシミュレーションモデルを電磁界シミュレーションで利用する例を示したが、本発明はこれに限定されるものではない。解析領域に含まれる物質の物性値に基づくシミュレーションであれば、どのようなものでもモデル生成装置１００が生成したシミュレーションモデルを利用できる。
【００４８】
また、本実施形態では、ＬＳＩを解析対象としてシミュレーションモデルを生成する例を示したが、本発明はこれに限定されるものではない。解析対象の電子部品は、電子回路のレイアウト情報からその電子部品に含まれる物質の比率を算出できるものであれば、どのようなものでもよく、例えばプリント基板、パッケージ等でもよい。
【００４９】
また、本実施形態では、分割部１０１が解析対象内の領域をメッシュに分割する例を示したが、本発明はこれに限定されるものではない。例えば、シミュレーションにより解析を行うメッシュを予め定めておいてもよい。あるいは、解析対象全体を１つのメッシュとして定めて、解析対象全体に含まれる各物質の比率を算出し、算出した比率に基づいて解析対象全体の物性値を合成した合成値を算出し、解析対象全体が、算出した合成値を物性値とする一種類の物質からなるものとしてシミュレーションモデルを生成してもよい。その場合、図５に示すように、モデル生成装置１００を、分割部１０１を省略した構成にしてもよい。
【００５０】
また、本実施形態では、分割部１０１が、解析領域を解析対象のＬＳＩの同一の層毎に分割するようにメッシュを定める例を示したが、本発明はこれに限定されるものではない。物質の比率が同一な領域であれば、どのような形状の領域であっても、１つのメッシュにまとめることにより、シミュレーションでの解析精度を確保しつつ、解析に必要なメモリ量と解析時間を低減できるシミュレーションモデルを生成できる。そこで、分割部１０１は、解析対象内の領域を予め定められた領域毎に分割し、分割された各領域に含まれる各物質の比率をレイアウト情報に基づいて算出し、各物質の比率が同一であり、隣接する領域を一つのメッシュとして定めてもよい。なお、分割する領域の形状は、どのようなものでもよく、例えば矩形等の平面でもよいし、直方体等の立体でもよい。また、分割する領域の大きさも、どのような大きさでもよい。
【００５１】
以上説明したように、本実施形態によれば、モデル生成装置は、シミュレーションの解析領域に含まれる各物質の比率を解析対象の電子部品のレイアウト情報に基づいて算出し、算出した比率に基づいてその解析領域に含まれる各物質の物性値を合成した合成値を算出し、その解析領域がその合成値を物性値とする一種類の物質からなるものとしてシミュレーションモデルを生成する。
【００５２】
これにより、複数の物質からなる電子部品の物性値を近似できるので、メッシュを細分化しなくても、精度よくシミュレーションによる解析を実施できるシミュレーションモデルを生成できる。したがって、モデル生成装置は、電子部品を解析するためのシミュレーションでの解析精度の低下を抑制しつつ、解析に必要なメモリ量と解析時間を低減できるシミュレーションモデルを生成できる。
【００５３】
また、本実施形態のモデル生成装置は、電子部品内の領域を予め定められた領域毎に分割し、分割された各領域に含まれる各物質の比率をレイアウト情報に基づいて算出し、各物質の比率が同一であり、隣接する領域を一つの解析領域と定める。これにより、物質の比率が同一な複数の領域を１つのメッシュとしてまとめることができるので、物質の比率が同一な領域を別々に解析する場合と同程度の解析精度を得つつ、解析に必要なメモリ量と解析時間を低減できる。
【００５４】
（実施例）
次に本発明の実施例について図面を用いて説明する。
【００５５】
前述した通り、電子機器は、さまざまな電磁波を放射しており、周辺の機器に影響を及ぼすと共に、自装置にも影響を及ぼすおそれがある。そのため、電子機器には、電磁波ノイズの影響を受けないような電磁感受性（ＥＭＳ；Electro-Magnetic Susceptibility）が要求される。一方、開発期間の短縮や開発費の低減のためには、設計の初期段階でシミュレーションによって電磁波による影響を確認しておくことが望ましい。
【００５６】
そこで、本実施例では、回路シミュレーションシステムにモデル生成装置１００およびシミュレーション装置１１０を適用し、シミュレーションによって電磁波による影響を確認できるシステムについて説明する。なお、本実施例では、ＬＳＩを電磁界シミュレーションおよび回路シミュレーションの解析対象とするものとして説明する。
【００５７】
図６は本実施例の回路シミュレーションシステムの構成を示すブロック図である。
【００５８】
図６に示すように、本実施例の回路シミュレーションシステムは、入力装置１、データ処理装置２、記憶装置３および出力装置４を有する。
【００５９】
データ処理装置２は、回路シミュレーションを実施する装置であり、レイアウト解析装置２１、電磁界シミュレーション装置２２、ＲＣ抽出装置２３、ネットリスト生成装置２４および回路シミュレーション装置２５を有する。
【００６０】
記憶装置３は、レイアウト情報記憶部３１、物性値情報記憶部３２、電磁界シミュレーションモデル記憶部３３、ＲＣ情報記憶部３４、電磁界シミュレーション結果記憶部３５、ネットリスト情報記憶部３６および回路シミュレーション結果記憶部３７を有する。
【００６１】
レイアウト情報記憶部３１には、電磁界シミュレーションの解析対象のレイアウト情報が格納される。
【００６２】
物性値情報記憶部３２には、各解析対象を構成する全ての物質の物性値を示す物性値情報が格納される。
【００６３】
電磁界シミュレーションモデル記憶部３３には、レイアウト解析装置２１が生成したモデル情報が格納される。
【００６４】
ＲＣ情報記憶部３４には、解析対象のＬＳＩが有する抵抗の抵抗値およびコンデンサの容量を示すＲＣ情報が格納される。なお、ＲＣ情報は、例えばＳＰＥＦ（Standard Parasitic Exchange Format）形式で管理され、ＬＳＩ内のノード間の接続経路毎に、各経路に接続される抵抗の抵抗値およびコンデンサの容量が示される。
【００６５】
電磁界シミュレーション結果記憶部３５には、電磁界シミュレーション装置２２が算出した、電磁界シミュレーションの解析対象の各メッシュに発生する電界強度および磁界強度を示す電磁界情報が格納される。
【００６６】
ネットリスト情報記憶部３６には、回路シミュレーションの解析対象に電磁波ノイズによって誘起される誘導電流および誘起電圧を示す電磁誘導情報ならびに回路シミュレーションの解析対象の、電磁誘導情報を考慮した電気的な接続状態を示す接続情報が格納される。
【００６７】
回路シミュレーション結果記憶部３７には、回路シミュレーション装置２５による回路シミュレーションの結果を示す情報が格納される。
【００６８】
入力装置１は、利用者の指示を入力するための装置であり、利用者によってシミュレーションの開始指示が入力されると、シミュレーションを開始するためのシミュレーション開始要求をレイアウト解析装置２１およびＲＣ抽出装置２３に通知する。なお、入力装置１３の例として、キーボード、マウス等がある。
【００６９】
出力装置３は、回路シミュレーション結果を出力するための装置であり、例として、ディスプレイ装置、印刷装置等がある。
【００７０】
レイアウト解析装置２１はモデル生成装置１００に対応する装置であり、電磁界シミュレーション装置２２はシミュレーション装置１１０に対応する装置である。ただし、レイアウト解析装置２１は、装置内に記憶装置を有さず、レイアウト情報をレイアウト情報記憶部３１から取得し、物性値情報を物性値情報記憶部３２から取得する。
【００７１】
ＲＣ抽出装置２３は、回路シミュレーションの解析対象のＬＳＩが有する抵抗の抵抗値およびコンデンサの容量を抽出してＲＣ情報を生成する周知の装置であり、例えば、Ｓｙｎｏｐｓｙｓ社のＳｔａｒ−ＲＣＸＴ等がある。
【００７２】
ネットリスト生成装置２４は、電磁界シミュレーション装置２２が算出した電磁界情報およびＲＣ抽出装置２３が生成したＲＣ情報に基づいて、回路シミュレーションの解析対象のＬＳＩに電磁波ノイズによって誘起される誘導電流および誘起電圧を算出して電磁誘導情報を生成する。
【００７３】
回路シミュレーション装置２５は、ネットリスト生成装置２４が生成した接続情報に基づいて、解析対象に電磁波ノイズが印加されたときの回路シミュレーションを実施する装置であり、例えば、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等により実現される。
【００７４】
以下に、ネットリスト生成装置２４の動作について説明する。
【００７５】
例えば、図７に示すように解析対象のＬＳＩのマスクレイアウト上にノードｎ1、ｎ2を接続する配線が存在し、ノードｎ1、ｎ2間に電界が発生している場合、ノードｎ1、ｎ2間の経路に沿って電界を積分することによりノードｎ1、ｎ2間に生じる誘起電圧を算出できる。つまり、ノードｎ1、ｎ2間の経路をｓとし、ノードｎ1、ｎ2間に発生している電界の強度をＥとすると、誘起電圧Ｖは、式（６）で表される。
【００７６】
【数３】
2011204142.tif 000005
【００７７】
そこで、ネットリスト生成装置２４は、解析対象のＬＳＩ内のノード間の線分を予め定められた数で等分割し、分割された線分毎に誘起電圧を算出し、算出した誘起電圧の総和をそのノード間に生じる誘起電圧とする。例えば、ノード間の線分をｎ個の線分に等分割した場合、ノード間の線分の長さをｕとし、分割された各線分ｉの中心の電界強度をＥiとすると、ネットリスト生成装置２４は、式（７）により、そのノード間の誘起電圧Ｖを算出する。
【００７８】
【数４】
2011204142.tif 000006
【００７９】
例えば、図８に示すようにノードｎ1、ｎ2間を４等分する場合、ノードｎ1、ｎ2間の誘起電圧Ｖは、式（８）で表される。
【００８０】
【数５】
2011204142.tif 000007
【００８１】
また、図９に示すように、ノードｎ1、ｎ2を接続する配線が抵抗６１として表現される場合、図１０に示すように、ノードｎ1、ｎ2間に発生する誘起電圧Ｖは抵抗６１に対して直列に接続される電圧源６２として表現できる。
【００８２】
そこで、ネットリスト生成装置２４は、ＲＣ情報で示されたＬＳＩ内の各ノード間の接続経路に、その経路に接続される各回路素子に対して、式（７）により算出した誘起電圧Ｖの電圧源を直列に接続した接続情報を生成する。
【００８３】
なお、図１１に示すように、ノードｎ2に対してノードｎ1、ｎ3がそれぞれ隣接して接続され、ノードｎ1、ｎ2間に誘起電圧Ｖnoise1に対応する電圧源６４が接続され、ノードｎ2、ｎ3間に誘起電圧Ｖnoise2に対応する電圧源６５が接続される場合、図１２に示すように、電圧源６４および電圧源６５を１つの電圧源６６にまとめてもよい。その場合、回路シミュレーションによる解析に必要なメモリ量および解析速度を低減できる。
【００８４】
次に図６に示した回路シミュレーションシステムが回路シミュレーションを実施するときの処理手順について説明する。
【００８５】
図１３は図６に示した回路シミュレーションシステムが回路シミュレーションを実施するときの処理手順を示すシーケンス図である。
【００８６】
図１３に示すように、入力装置１は、利用者によってシミュレーションを開始する旨の指示が入力されると（ステップＳ１１）、シミュレーション開始要求を、レイアウト解析装置２１に送信すると共に（ステップＳ１２）、ＲＣ抽出装置２３に送信する（ステップＳ１３）。
【００８７】
入力装置１からシミュレーション開始要求を受信すると、レイアウト解析装置２１は、レイアウト情報記憶部３１からレイアウト情報を読み出すと共に、物性値情報記憶部３２から物性値情報を読み出し、レイアウト情報に基づいて解析対象内の領域をメッシュに分割し、メッシュ毎にレイアウト情報および物性値情報に基づいてモデル情報を生成する（ステップＳ１４）。そして、レイアウト解析装置２１は、モデル情報を電磁界シミュレーションモデル記憶部３３に格納すると共に、モデル情報を生成した旨を示すモデル情報生成通知を電磁界シミュレーション装置２２に通知する（ステップＳ１５）。
【００８８】
レイアウト解析装置２１からモデル情報生成通知を受信すると、電磁界シミュレーション装置２２は、電磁界シミュレーションモデル記憶部３３からモデル情報を読み出し、モデル情報に示される、各メッシュに対応する物性値情報に基づいて、ＦＤＴＤ法を用いて、各メッシュに発生する電界強度と磁界強度を算出する（ステップＳ１６）。そして、電磁界シミュレーション装置２２は、算出した電界強度と磁界強度を示す電磁界情報を電磁界シミュレーション結果記憶部３５に格納すると共に、電磁界シミュレーションが完了した旨を示す電磁界シミュレーション完了通知をネットリスト生成装置２４に送信する（ステップＳ１７）。
【００８９】
一方、ステップＳ１３で入力装置１からシミュレーション開始要求を受信すると、ＲＣ抽出装置２３は、レイアウト情報記憶部３１からレイアウト情報を読み出すと共に、物性値情報記憶部３２から物性値情報を読み出し、レイアウト情報および物性値情報に基づいて解析対象のＬＳＩが有する抵抗の抵抗値およびコンデンサの容量を抽出してＲＣ情報を生成する（ステップＳ１８）。そして、ＲＣ抽出装置２３は、生成したＲＣ情報をＲＣ情報記憶部３４に格納すると共に、ＲＣ情報を生成した旨を示すＲＣ情報生成通知をネットリスト生成装置２４に通知する（ステップＳ１９）。
【００９０】
電磁界シミュレーション装置２２から電磁界シミュレーション完了通知を受信し、ＲＣ抽出装置２３からＲＣ情報生成通知を受信すると、ネットリスト生成装置２４は、電磁界シミュレーション結果記憶部３５から電磁界情報を読み出すと共に、ＲＣ情報記憶部３４からＲＣ情報を読み出す。そして、ネットリスト生成装置２４は、電磁界情報およびＲＣ情報に基づいて、解析対象のＬＳＩに電磁波ノイズによって誘起される誘導電流および誘起電圧を算出し、算出した誘起電圧に対応する電圧源を接続した接続情報を生成する（ステップＳ２０）。また、このとき、ネットリスト生成装置２４は、算出した誘起電圧に対応する電圧源を接続しない接続情報も生成する。
【００９１】
そして、接続情報を生成すると、ネットリスト生成装置２４は、生成した各接続情報をネットリスト情報記憶部３６に格納すると共に、接続情報を生成した旨を示す接続情報生成通知を回路シミュレーション装置２５に通知する（ステップＳ２１）。
【００９２】
ネットリスト生成装置２４から接続情報生成通知を受信すると、回路シミュレーション装置２５は、ネットリスト情報記憶部３６から接続情報を読み出し、接続情報に基づいて、解析対象のＬＳＩの回路シミュレーションを実施し（ステップＳ２２）、その結果を出力装置３に出力する（ステップＳ２３）。なお、例えば、回路シミュレーション装置２５は、誘起電圧に対応する電圧源を接続した接続情報と誘起電圧に対応する電圧源を接続しない接続情報のそれぞれに対して回路シミュレーションを実施し、同じ結果を得た場合、解析対象のＬＳＩは正常動作すると判別し、異なる結果を得た場合、解析対象のＬＳＩは異常動作すると判別する。
【００９３】
なお、電磁界シミュレーションによって算出される電界強度Ｅは時刻毎に変化するため、回路シミュレーションシステムは、電界強度Ｅの変化にあわせて回路シミュレーションを実施する。
【００９４】
また、本実施例では、レイアウト解析装置２１のモデル情報生成処理および電磁界シミュレーション装置２２の電磁界シミュレーション処理と、ＲＣ抽出装置２３のＲＣ情報生成処理を並列に実施する例を示したが、一方の処理が完了してから、もう一方の処理を実施してもよい。
【００９５】
また、本実施形態では、ＬＳＩを解析対象として電磁界シミュレーションおよび回路シミュレーションを実施する例を示したが、本発明はこれに限定されるものではない。解析対象の電子部品は、電子回路のレイアウト情報からその電子部品に含まれる物質の比率を算出できるものであれば、どのようなものでもよく、例えばプリント基板、パッケージ等でもよい。
【００９６】
なお、本実施例のデータ処理装置２は、例えばコンピュータによって実現される。
【００９７】
図１４はデータ処理装置２の実現例を示すブロック図である。
【００９８】
図１４に示すように、データ処理装置２は、ＣＰＵ（Central Processing Unit）１２０と、ＣＰＵ１２０の処理に必要な情報を一時的に記憶する主記憶装置１２１と、補助記憶装置１２２と、ＣＰＵ１２０にデータ処理装置２としての処理を実行させるためのプログラムが格納された記録媒体１２３と、主記憶装置１２１、補助記憶装置１２２、記録媒体１２３および記憶装置３とのデータ転送を制御するメモリインタフェース装置１２４と、入力装置１および出力装置４とのインタフェース装置であるＩ／Ｏインタフェース装置１２５を備え、それらが内部バス１１８を介して接続されている。
【００９９】
データ処理装置２は、記録媒体１２３に格納されたプログラムにしたがってレイアウト解析装置２１、電磁界シミュレーション装置２２、ＲＣ抽出装置２３、ネットリスト生成装置２４および回路シミュレーション装置２５の機能をそれぞれ実現する。記録媒体１２３に格納されたプログラムはＣＰＵ１２０によって記憶媒体インタフェース装置１２４を介して主記憶装置１２１に読み込まれ、ＣＰＵ１２０は主記憶装置１２１に読み込んだプログラムにしたがって処理を実行する。なお、記録媒体１２３は、磁気ディスク、半導体メモリ、光ディスクあるいはその他の記録媒体であってもよい。
【０１００】
また、図１に示したモデル生成装置１００およびシミュレーション装置１１０も、上記記録媒体１２３に格納されるプログラムが異なることを除けば、図１４に示したデータ処理装置２と同様の構成で実現できる。その場合、モデル生成装置１００およびシミュレーション装置１１０は、記録媒体１２３に格納されたプログラムにしたがってそれぞれの装置の機能を実現する。
【符号の説明】
【０１０１】
１  入力装置
２  データ処理装置
３  記憶装置
４  出力装置
２１  レイアウト装置
２２  電磁界シミュレーション装置
２３  ＲＣ抽出装置
２４  ネットリスト生成装置
２５  回路シミュレーション装置
３１  レイアウト情報記憶部
３２  物性値情報記憶部
３３  電磁界シミュレーションモデル記憶部
３４  ＲＣ情報記憶部
３５  電磁界シミュレーション結果記憶部
３６  ネットリスト情報記憶部
３７  回路シミュレーション結果記憶部
５１、５３、５５  カット層
５２、５４、５６  配線層
５７  シリコン層
５８  誘電体層
６１、６３、  抵抗
６２、６４、６５、６６  電圧源
７１、７２、７３  ノード
８１、８２、８３、８４  線分の長さ
９１、９２、９３、９４  電界強度
１００  モデル生成装置
１０１  分割部
１０２  生成部
１０３  記憶装置
１１０  シミュレーション装置
１２０  ＣＰＵ
１２１  主記憶装置
１２２  補助記憶装置
１２３  記録媒体
１２４  メモリインタフェース装置
１２５  Ｉ／Ｏインタフェース装置
１２６  内部バス
【図１】
2011204142.tif 000008
【図２】
2011204142.tif 000009
【図３】
2011204142.tif 000010
【図４】
2011204142.tif 000011
【図５】
2011204142.tif 000012
【図６】
2011204142.tif 000013
【図７】
2011204142.tif 000014
【図８】
2011204142.tif 000015
【図９】
2011204142.tif 000016
【図１０】
2011204142.tif 000017
【図１１】
2011204142.tif 000018
【図１２】
2011204142.tif 000019
【図１３】
2011204142.tif 000020
【図１４】
2011204142.tif 000021