(57)【要約】【課題】点灯信号のための配線の数を抑制できる発光装置、並びにこれを用いたプリントヘッドおよび画像形成装置を提供する。【解決手段】予め定められた組に属する発光サイリスタＬに対して、１つの転送サイリスタＴのみがオン状態にあるタイミングで、点灯させようとする発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態にして維持し、そののち、点灯信号φＩを供給することで、点灯させようとする発光サイリスタＬを点灯させる。点灯信号φＩは、発光サイリスタＬの発光のための電流を供給するだけであるので、回路基板に配列された複数の発光装置に点灯信号φＩを供給するための配線を共通化することにより、配線の数を抑制しうる。【選択図】図６
2011042157.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、
それぞれが前記発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、
それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列と
を備えることを特徴とする発光装置。
【請求項２】
それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１に記載の発光装置。
【請求項３】
それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１または２に記載の発光装置。
【請求項４】
前記記憶素子列を構成する記憶素子と抵抗を介して接続された前記記憶信号線が、当該記憶素子列の両端部側から、前記点灯させる発光素子を指定する信号が送信されるように構成されていることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
基板と、
それぞれが、前記基板上に列状に配列され、第１のアノード、第１のゲートおよび第１のカソードを有し、前記第１のアノードまたは前記第１のカソードのいずれか一方が、点灯のための電流を供給する点灯信号線に接続された、複数の発光サイリスタからなる発光サイリスタ列と、
それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタに対応して設けられ、第２のアノード、第２のゲートおよび第２のカソードを有し、当該第２のアノードまたは当該第２のカソードのいずれか一方が、点灯させる発光サイリスタを指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光サイリスタを点灯させることを記憶する、複数の記憶サイリスタからなる記憶サイリスタ列と、
それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第３のアノード、第３のゲートおよび第３のカソードを有し、前記第２のゲートと当該第３のゲートとが第１の電気的手段を介して接続されるとともに、オン状態とオフ状態とを有し、当該第３のアノードまたは当該第３のカソードのいずれか一方が、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の転送サイリスタからなる転送サイリスタ列と
を備えることを特徴とする発光装置。
【請求項６】
それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタと、前記記憶サイリスタ列を構成し、当該発光サイリスタに対応する記憶サイリスタとに、対応して設けられ、第４のアノード、第４のゲートおよび第４のカソードを有し、前記第１のゲートと当該第４のゲートとが接続されるとともに、オン状態とオフ状態とを有し、当該第４のアノードまたは当該第４のカソードのいずれか一方が、オン状態の記憶サイリスタに対応して、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の保持サイリスタからなる保持サイリスタ列をさらに備えることを特徴とする請求項５に記載の発光装置。
【請求項７】
それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第５のアノード、第５のゲートおよび第５のカソードを有し、前記第２のゲートと当該第５のゲートとが接続されるとともに、当該記憶サイリスタがオン状態にあるときにオン状態になって、当該記憶サイリスタがオン状態になったことを保存する、複数の保存サイリスタからなる保存サイリスタ列をさらに備えることを特徴とする請求項５または６に記載の発光装置。
【請求項８】
前記保存サイリスタ列を構成する保存サイリスタの前記第５のアノードまたは前記第５のカソードのいずれか一方が、ショットキーバリアダイオードを介して電力を供給する電源線に接続されていることを特徴とする請求項７に記載の発光装置。
【請求項９】
前記保存サイリスタ列を構成する保存サイリスタの前記第５のゲートが第２の電気的手段を介して、オン状態の保存サイリスタをオフ状態に移行させるための消去信号が送信される消去信号線に接続され、当該消去信号線がショットバリアダイオードを介して、当該消去信号が送信される消去信号端子に接続されていることを特徴とする請求項７に記載の発光装置。
【請求項１０】
それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記発光装置の前記発光素子列の前記複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段と
を備えることを特徴とするプリントヘッド。
【請求項１１】
前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１０に記載のプリントヘッド。
【請求項１２】
前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１０または１１に記載のプリントヘッド。
【請求項１３】
前記発光装置が、前記保存素子列を構成する、オン状態の保存素子をオフ状態に移行させるための消去信号線をさらに備えていることを特徴とする請求項１２に記載のプリントヘッド。
【請求項１４】
前記信号生成手段が生成する前記駆動信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給され、当該発光素子列を構成する発光素子を点灯させる点灯信号を含み、当該点灯信号は少なくとも２以上の当該発光装置に共通に与えられることを特徴とする請求項１０ないし１３のいずれか１項に記載のプリントヘッド。
【請求項１５】
前記信号生成手段が生成する前記駆動信号に含まれる前記点灯信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給する電流を、点灯させようとする発光素子の数に応じて供給することを特徴とする請求項１４に記載のプリントヘッド。
【請求項１６】
像保持体を帯電する帯電手段と、
それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記発光装置の前記発光素子列の前記複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。
【請求項１７】
前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１６に記載の画像形成装置。
【請求項１８】
前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１６または１７に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode)を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた記録装置が採用されている。
【０００３】
特許文献１には、シフト部サイリスタに、接続すべき対応する発光部サイリスタを設けないことにより、複数点灯可能で、途中でデータの書込を中断できる構造の自己走査型発光素子アレイチップが記載されている。
特許文献２には、自己走査型発光素子アレイにおける１個の転送部サイリスタがオンしているときに、この転送部サイリスタに対応する発光部サイリスタのみ発光させるか、または、隣接する２個の転送部サイリスタがオンしているときに、これら転送部サイリスタに対応する隣接する２個の発光部サイリスタを発光させるように駆動する自己走査型発光素子アレイの駆動方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１８１７４１号公報
【特許文献２】特開２００２−１３７４４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、自己走査型発光素子アレイ（ＳＬＥＤ：Self-scanning Light Emitting Device）を用いたＬＰＨを用いる記録装置において、発光素子を１個ずつ順に点灯させるＳＬＥＤチップでは、ＳＬＥＤチップ毎に、発光素子の点灯（発光）のための電流を供給する点灯信号を供給していた。また、１つのチップに複数の自己走査型発光素子アレイを設けたＳＬＥＤチップでは、それぞれの自己走査型発光素子アレイに個別に点灯信号を供給していた。
ＳＬＥＤチップに点灯信号を供給する信号線は、電流を供給する信号線であるため、低抵抗であることが求められる。そこで、ＳＬＥＤチップを複数配列して構成されるＬＰＨにおいて、複数のＳＬＥＤチップを搭載した回路基板は、その上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けると、その幅が広くなって小型化の障害になっていた。また、回路基板の幅を狭めるため多層に配線を構成すると、低コスト化の障害となっていた。
【０００６】
本発明は、点灯信号のための配線の数を抑制できる発光装置、並びにこれを用いたプリントヘッドおよび画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが前記発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備えることを特徴とする発光装置である。
請求項２に記載の発明は、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１または２に記載の発光装置である。
請求項４に記載の発明は、前記記憶素子列を構成する記憶素子と抵抗を介して接続された前記記憶信号線が、当該記憶素子列の両端部側から、前記点灯させる発光素子を指定する信号が送信されるように構成されていることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
【０００８】
請求項５に記載の発明は、基板と、それぞれが、前記基板上に列状に配列され、第１のアノード、第１のゲートおよび第１のカソードを有し、前記第１のアノードまたは前記第１のカソードのいずれか一方が、点灯のための電流を供給する点灯信号線に接続された、複数の発光サイリスタからなる発光サイリスタ列と、それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタに対応して設けられ、第２のアノード、第２のゲートおよび第２のカソードを有し、当該第２のアノードまたは当該第２のカソードのいずれか一方が、点灯させる発光サイリスタを指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光サイリスタを点灯させることを記憶する、複数の記憶サイリスタからなる記憶サイリスタ列と、それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第３のアノード、第３のゲートおよび第３のカソードを有し、前記第２のゲートと当該第３のゲートとが第１の電気的手段を介して接続されるとともに、オン状態とオフ状態とを有し、当該第３のアノードまたは当該第３のカソードのいずれか一方が、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の転送サイリスタからなる転送サイリスタ列とを備えることを特徴とする発光装置である。
請求項６に記載の発明は、それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタと、前記記憶サイリスタ列を構成し、当該発光サイリスタに対応する記憶サイリスタとに、対応して設けられ、第４のアノード、第４のゲートおよび第４のカソードを有し、前記第１のゲートと当該第４のゲートとが接続されるとともに、オン状態とオフ状態とを有し、当該第４のアノードまたは当該第４のカソードのいずれか一方が、オン状態の記憶サイリスタに対応して、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の保持サイリスタからなる保持サイリスタ列をさらに備えることを特徴とする請求項５に記載の発光装置である。
請求項７に記載の発明は、それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第５のアノード、第５のゲートおよび第５のカソードを有し、前記第２のゲートと当該第５のゲートとが接続されるとともに、当該記憶サイリスタがオン状態にあるときにオン状態になって、当該記憶サイリスタがオン状態になったことを保存する、複数の保存サイリスタからなる保存サイリスタ列をさらに備えることを特徴とする請求項５または６に記載の発光装置である。
請求項８に記載の発明は、前記保存サイリスタ列を構成する保存サイリスタの前記第５のアノードまたは前記第５のカソードのいずれか一方がショットキーバリアダイオードを介して電力を供給する電源線に接続されていることを特徴とする請求項７に記載の発光装置である。
請求項９に記載の発明は、前記保存サイリスタ列を構成する保存サイリスタの前記第５のゲートが第２の電気的手段を介して、オン状態の保存サイリスタをオフ状態に移行させるための消去信号が送信される消去信号線に接続され、当該消去信号線がショットバリアダイオードを介して、当該消去信号が送信される消去信号端子に接続されていることを特徴とする請求項７に記載の発光装置である。
【０００９】
請求項１０に記載の発明は、それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記発光装置の前記発光素子列の複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段とを備えることを特徴とするプリントヘッドである。
請求項１１に記載の発明は、前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１０に記載のプリントヘッドである。
請求項１２に記載の発明は、前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１０または１１に記載のプリントヘッドである。
【００１０】
請求項１３に記載の発明は、前記発光装置が、前記保存素子列を構成する、オン状態の保存素子をオフ状態に移行させるための消去信号線をさらに備えていることを特徴とする請求項１２に記載のプリントヘッドである。
請求項１４に記載の発明は、前記信号生成手段が生成する駆動信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給され、当該発光素子列を構成する発光素子を点灯させる点灯信号を含み、当該点灯信号は少なくとも２以上の当該発光装置に共通に与えられることを特徴とする請求項１０ないし１３のいずれか１項に記載のプリントヘッドである。
請求項１５に記載の発明は、前記信号生成手段が生成する駆動信号に含まれる点灯信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給する電流を、点灯させようとする発光素子の数に応じて供給することを特徴とする請求項１４に記載のプリントヘッドである。
【００１１】
請求項１６に記載の発明は、像保持体を帯電する帯電手段と、それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記発光装置の前記発光素子列の前記複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項１７に記載の発明は、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項１６に記載の画像形成装置である。
請求項１８に記載の発明は、前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項１６または１７に記載の画像形成装置である。
【発明の効果】
【００１２】
請求項１の発明によれば、本構成を有しない場合に比べて、複数の発光装置に対して点灯信号を共通にして、点灯信号の配線の数をより抑制できる。
請求項２の発明によれば、本構成を有しない場合に比べて、発光装置の発光が休止する期間をより短くできる。
請求項３の発明によれば、本構成を有しない場合に比べて、発光装置をより容易に駆動できる。
請求項４の発明によれば、本構成を有しない場合に比べて、発光装置をより振幅の小さい信号で駆動できる。
請求項５の発明によれば、本構成を有しない場合に比べて、複数の発光装置に対して点灯信号を共通にして、点灯信号を配線の数をより抑制できる。
請求項６の発明によれば、本構成を有しない場合に比べて、発光装置の発光が休止する期間をより短くできる。
請求項７の発明によれば、本構成を有しない場合に比べて、発光装置をより容易に駆動できる。
請求項８の発明によれば、本構成を有しない場合に比べて、発光装置をさらに容易に駆動できる。
請求項９の発明によれば、本構成を有しない場合に比べて、発光装置がより安定に駆動できる。
請求項１０の発明によれば、本構成を有しない場合に比べて、大きさがより小さいプリントヘッドが実現できる。
請求項１１の発明によれば、本構成を有しない場合に比べて、プリントヘッドの露光時間をより短くできる。
請求項１２の発明によれば、本構成を有しない場合に比べて、プリントヘッドをより容易に駆動できる。
請求項１３の発明によれば、本構成を有しない場合に比べて、プリントヘッドがより安定に駆動できる。
請求項１４の発明によれば、本構成を有しない場合に比べて、大きさがより小さいプリントヘッドが実現できる。
請求項１５の発明によれば、本構成を有しない場合に比べて、発光強度のばらつきをより少なくできる。
請求項１６の発明によれば、本構成を有しない場合に比べて、大きさがより小さい画像形成装置が実現できる。
請求項１７の発明によれば、本構成を有しない場合に比べて、画像形成をより高速にできる。
請求項１８の発明によれば、本構成を有しない場合に比べて、画像形成装置をより容易に駆動できる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】本実施の形態が適用されるプリントヘッドの構成を示した図である。
【図３】プリントヘッドにおける回路基板および発光部の上面図である。
【図４】第１の実施の形態における回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図５】第１の実施の形態における発光チップの概要を説明するための図である。
【図６】第１の実施の形態における発光チップの回路構成を説明するための図である。
【図７】第１の実施の形態における発光チップの平面レイアウト図および断面図である。
【図８】第１の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
【図９】第１の実施の形態における発光チップの動作を説明するための別のタイミングチャートである。
【図１０】第２の実施の形態における回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図１１】第２の実施の形態における発光チップの概要を説明するための図である。
【図１２】第２の実施の形態における発光チップの回路構成を説明するための図である。
【図１３】第２の実施の形態における発光チップの平面レイアウト図および断面図である。
【図１４】第２の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
【図１５】第２の実施の形態における発光チップの動作を説明するための別のタイミングチャートである。
【図１６】第３の実施の形態における発光チップの回路構成を説明するための図である。
【図１７】第３の実施の形態における発光チップの平面レイアウト図および断面図である。
【図１８】第３の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
【図１９】第４の実施の形態における発光チップの回路構成を説明するための図である。
【図２０】第５の実施の形態における発光チップの回路構成を説明するための図である。
【図２１】第６の実施の形態における回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図２２】第６の実施の形態における発光チップの概要を説明するための図である。
【図２３】第６の実施の形態における発光チップの回路構成を説明するための図である。
【図２４】第６の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
【図２５】第７の実施の形態における発光チップの回路構成を説明するための図である。
【図２６】第８の実施の形態における発光チップの回路構成を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜第１の実施の形態＞
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１５】
画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
【００１６】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて点灯（発光）するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１７】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００１８】
図２は、本実施の形態が適用されるプリントヘッド１４の構成を示した図である。このプリントヘッド１４は、ハウジング６１、複数の発光素子（本実施の形態では発光サイリスタ）を備えた露光手段の一例としての発光部６３、発光部６３や発光部６３を駆動する信号（駆動信号）を生成する信号生成手段の一例としての信号発生回路１００（後述の図３参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
【００１９】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。
【００２０】
図３は、プリントヘッド１４における回路基板６２および発光部６３の上面図である。
図３に示すように、発光部６３は、回路基板６２上に、６０個の発光装置の一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、前述したように、回路基板６２は、発光部６３を駆動する信号発生回路１００を搭載している。
【００２１】
図４は、第１の実施の形態における回路基板６２（図２、図３参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行う。そして、各発光チップＣ（Ｃ１〜Ｃ６０）に対して点灯信号φＩ（φＩ１〜φＩ３０）を出力する点灯信号発生部１１０を備えている。
また、画像データに基づいて、各発光チップＣ（Ｃ１〜Ｃ６０）において点灯させる発光素子を指定し、記憶するための記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）を出力する記憶信号発生部１２０を備えている。
【００２２】
また、信号発生回路１００は、各種の制御信号に基づき、各発光チップＣ（Ｃ１〜Ｃ６０）に対して、第１の転送信号φ１（第１転送信号φ１）と第２の転送信号φ２（第２転送信号φ２）とを送信する転送信号発生部１３０を備えている。
つまり、信号発生回路１００は、駆動信号の一例として、点灯信号φＩ（φＩ１〜φＩ３０）、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）を生成する。
【００２３】
回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｓｕｂ端子（後述の図６参照）に接続され、基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０４が設けられている。そして、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｇａ端子（後述の図６参照）に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０５が設けられている。
また、回路基板６２には、信号発生回路１００の転送信号発生部１３０から発光部６３に、第１転送信号φ１および第２転送信号φ２を、それぞれ送信する第１転送信号ライン１０６、第２転送信号ライン１０７も設けられている。第１転送信号ライン１０６および第２転送信号ライン１０７は、それぞれが各発光チップＣ（Ｃ１〜Ｃ６０）のφ１端子、φ２端子（後述の図５、図６参照）に並列に接続されている。
さらに、回路基板６２には、信号発生回路１００の点灯信号発生部１１０から各発光チップＣ（Ｃ１〜Ｃ６０）に点灯信号φＩ（φＩ１〜φＩ３０）を送信する３０本の点灯信号ライン１０９（１０９＿１〜１０９＿３０）も設けられている。点灯信号φＩ（φＩ１〜φＩ３０）は、２個の発光チップＣを群にして、群毎に１つ設けられている。すなわち、発光チップＣ１およびＣ２には、点灯信号φＩ１が共通に送信される。発光チップＣ３およびＣ４には、点灯信号φＩ２が共通に送信される。そして、発光チップＣ５９およびＣ６０には、点灯信号φＩ３０が共通に送信される。他の発光チップＣにおいても、同様である。
なお、ここでは、２個の発光チップＣに１つの点灯信号φＩを送信したが、この構成に限ることはなく、１個の発光チップＣに１つの点灯信号φＩを送信してもよく、３以上の発光チップＣに１つの点灯信号φＩを送信してもよい。
【００２４】
そして、回路基板６２には、信号発生回路１００の記憶信号発生部１２０から各発光チップＣ１〜Ｃ６０に記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）を送信する１２０本の記憶信号ライン１０８（１０８＿１Ａ〜１０８＿６０Ａ、１０８＿１Ｂ〜１０８＿６０Ｂ）も設けられている。本実施の形態では、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）は、１個の発光チップＣに対して２つ設けられている。すなわち、発光チップＣ１には、記憶信号φｍ１Ａおよびφｍ１Ｂが送信される。発光チップＣ２には、記憶信号φｍ２Ａおよびφｍ２Ｂが送信される。そして、発光チップＣ６０には、記憶信号φｍ６０Ａおよびφｍ６０Ｂが送信される。発光チップＣあたり２本の記憶信号φｍを送信する理由については後述する。
以上説明したように、回路基板６２上の各発光チップＣ（Ｃ１〜Ｃ６０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給されるとともに、第１転送信号φ１および第２転送信号φ２とが共通に送信される。一方、組にした発光チップＣに対して、点灯信号φＩが共通に送信される。さらに、発光チップＣ毎に、記憶信号φｍが個別に送信される。
【００２５】
図５は、第１の実施の形態における発光チップＣの概要を説明するための図である。発光チップＣ１を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。他の発光チップＣ２〜Ｃ６０も同様である。このように、発光チップＣ１を例に説明するが、発光チップＣ（Ｃ１〜Ｃ６０）で同様である場合には、発光チップＣ１を発光チップＣ１（Ｃ）と表記する。他の用語についても同様とする。
発光チップＣ１（Ｃ）において、予め定められた複数の発光素子（具体的には、発光サイリスタ）を組にし、組を単位として点灯／消灯を制御（点灯制御）している。なお、図５（ａ）は、発光チップＣ１（Ｃ）の発光素子を４個ずつ組にして動作させる場合、図５（ｂ）は、発光チップＣ１（Ｃ）の発光素子を８個ずつ組にして動作させる場合における発光素子の組み合わせを示している。
図５（ａ）および（ｂ）のいずれにおいても、発光チップＣ１（Ｃ）は、ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂで示す２個の自己走査型発光素子アレイ（ＳＬＥＤ）を備えている。ＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂは、発光チップＣ１（Ｃ）の端に沿って、それぞれ１２８個の発光素子の一例としての発光サイリスタＬ１〜Ｌ１２８を備えている。ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとをそれぞれ区別しないときはＳＬＥＤと表記する。
そして、発光チップＣ１（Ｃ）は、φ１端子、φ２端子、φｍＡ端子、φｍＢ端子およびφＩ端子を備えている。さらに、発光チップＣ１（Ｃ）は、表面にＶｇａ端子を、裏面にＶｓｕｂ端子を備えている。φｍＡ端子とφｍＢ端子とをそれぞれ区別しないときはφｍ端子と表記する。
これらの端子から、ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとに、基準電位Ｖｓｕｂ、電源電位Ｖｇａ、第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１（φＩ）が共通に送信される。一方、ＳＬＥＤ＿Ａには記憶信号φｍＡ１（φｍＡ）が、ＳＬＥＤ＿Ｂには記憶信号φｍＢ１（φｍＢ）が送信される。すなわち、記憶信号φｍは、ＳＬＥＤに対して個別に送信される。
【００２６】
図５（ａ）において、ＳＬＥＤ＿Ａの発光サイリスタＬ１〜１２８は、図中左から順に番号が設定されている。そして、図中左から＃Ｉの４個（発光サイリスタＬ１〜Ｌ４）、＃ＩＩの４個（発光サイリスタＬ５〜Ｌ８）、…の順に４個ずつの組に分けられている。
一方、ＳＬＥＤ＿Ｂの発光サイリスタＬ１〜１２８は、図中右から順に番号が設定されている。そして、図中右から＃Ｉの４個（発光サイリスタＬ１〜Ｌ４）、＃ＩＩの４個（発光サイリスタＬ５〜Ｌ８）、…の順に、発光素子（発光サイリスタ）が４個ずつの組に分けられている。ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
そして、ＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂのそれぞれの＃Ｉ、＃ＩＩ、…の組を単位として、＃Ｉ、＃ＩＩ、…の順に時系列的に、それぞれの組に属する発光サイリスタＬの点灯／消灯が制御（点灯制御）される。なお、例えば＃Ｉの場合、＃Ｉの発光サイリスタＬ１〜Ｌ４が同時に点灯または消灯されるのではなく、発光サイリスタＬ１〜Ｌ４のそれぞれの点灯／消灯は個別に制御される。そして、ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとは並行して点灯制御されるので、発光チップＣ１（Ｃ）では、ＳＬＥＤ＿Ａの左端の＃Ｉと、ＳＬＥＤ＿Ｂの右端の＃Ｉとから、順に点灯制御される。点灯制御の詳細については、後述する。
図５（ｂ）においても、ＳＬＥＤ＿Ａの発光サイリスタＬ１〜１２８は、図中左から順に番号が設定されている。そして、図中左から＃Ｉの８個（発光サイリスタＬ１〜Ｌ８）、＃ＩＩの８個（発光サイリスタＬ９〜Ｌ１６）、…の順に、発光素子（発光サイリスタ）が８個ずつの組に分けられている。そして、図５（ａ）に示したと同様に、＃Ｉ、＃ＩＩ、…の組を単位として、それぞれの組に属する８個の発光素子（発光サイリスタ）の点灯／消灯が制御（点灯制御）される。
なお、図５（ａ）と（ｂ）とで、発光チップＣ１（Ｃ）の構成は同じであって、＃Ｉ、＃ＩＩ、…の組の構成（発光サイリスタＬの個数）が異なっている。
【００２７】
図６は、第１の実施の形態における発光チップＣの回路構成を説明するための図である。ここでは、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。なお、図６では、発光サイリスタＬ１〜Ｌ８に関連する部分を示している。そして、Ｖｇａ端子、φ１端子、φ２端子、φｍＡ端子、φＩ端子は、説明の便宜上、図中左端に示した。図示しないが、ＳＬＥＤ＿Ｂは、図において、左右が入れ替わるが、同じ構成を有している。なお、φｍＡ端子はφｍＢ端子になるが、Ｖｇａ端子、φ１端子、φ２端子、φＩ端子は共通である。そして、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
【００２８】
発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、基板８０（後述する図７参照）上に列状に配列されたスイッチ素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶素子の一例としての記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列（記憶素子列）、同様に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭと呼ぶ。
なお、上記のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
そして、発光サイリスタＬのアノード端子を第１のアノード、カソード端子を第１のカソード、ゲート端子を第１のゲートと、記憶サイリスタＭのアノード端子を第２のアノード、カソード端子を第２のカソード、ゲート端子を第２のゲートと、転送サイリスタＴのアノード端子を第３のアノード、カソード端子を第３のカソード、ゲート端子を第３のゲートと呼ぶ。
【００２９】
また、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間を接続する結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…を備えている。さらに、第１の電気的手段の一例としての接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を備えている。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、転送サイリスタＴなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタＴの数を例えば１２８個とすると、記憶サイリスタＭ、発光サイリスタＬのそれぞれの数も１２８個である。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８個である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７個である。
【００３０】
さらに、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、１個のスタートダイオードＤｓを備えている。そして、第１転送信号φ１（第１転送信号線７２）と第２転送信号φ２（第２転送信号線７３）とに過剰な電流が流れるのを防止するため、電流制限抵抗Ｒ１とＲ２とを備えている。
【００３１】
なお、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図６中において、左側からＴ１、Ｔ２、Ｔ３、…のように番号順で配列されている。また、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…も、同様に、図中左側から番号順で配列されている。さらに、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…も、同様に、図中左側から番号順で配列されている。
【００３２】
では次に、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における各素子の電気的な接続について説明する。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図４参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン１０５（図４参照）に接続されて、電源電位Ｖｇａが供給される。
【００３３】
転送サイリスタＴ１から始まって、転送サイリスタ列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０６（図４参照）が接続され、第１転送信号φ１が供給される。
一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０７（図４参照）が接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…を介して、記憶信号線７４Ａに接続されている。そして、記憶信号線７４Ａは、記憶信号φｍの入力端子であるφｍＡ端子に接続されている。このφｍＡ端子には、記憶信号ライン１０８＿１Ａ（図４参照）が接続され、記憶信号φｍ１Ａが供給される。なお、図示しないが、ＳＬＥＤ＿Ｂにおいては、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…を介して、記憶信号線７４Ａと同様の記憶信号線７４Ｂ（図示せず）に接続されている。そして、記憶信号線７４Ｂは、記憶信号φｍの入力端子であるφｍＢ端子（図５参照）に接続されている。このφｍＢ端子には、記憶信号ライン１０８＿１Ｂ（図４参照）が接続され、記憶信号φｍ１Ｂが供給される。
【００３４】
図６において、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。すなわち、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、各接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のカソード端子は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍと呼ぶ。
接続ダイオードＤｍは、転送サイリスタＴのゲート端子Ｇｔから、記憶サイリスタＭのゲート端子Ｇｍに電流が流れる方向で接続されている。
【００３５】
また、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…に対応して設けられた電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…をそれぞれ介して電源線７１に接続されている。
【００３６】
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…がそれぞれ接続されている。すなわち、各結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…はゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を順に挟むように直列接続されている。そして、結合ダイオードＤｃ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４、…についても同様である。
【００３７】
各発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…と接続されている。
また、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続され、φＩ端子に接続されている。このφＩ端子には、点灯信号ライン１０９（図４参照：発光チップＣ１の場合は点灯信号ライン１０９＿１）が接続され、点灯信号φＩ（図４参照：発光チップＣ１の場合は点灯信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０のφＩ端子には、２個の発光チップＣを群として、群毎に共通に点灯信号φＩ１〜φＩ３０が供給される。
【００３８】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｓのカソード端子と接続されている。スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。
【００３９】
図７は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。図７（ａ）は、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における発光サイリスタＬ１〜Ｌ４に関連する部分の平面レイアウト図である。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。すなわち、図７（ｂ）は、転送サイリスタＴ１、接続ダイオードＤｍ１、記憶サイリスタＭ１、発光サイリスタＬ１の断面を表している。なお、図７（ａ）および（ｂ）の図中には、素子や端子を名前により表示している。
図７（ｂ）に示すように、発光チップＣ１（Ｃ）は、ｐ型の半導体である基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されて構成されている。
そして、第１半導体層８１、第２半導体層８２、第３半導体層８３、第４半導体層８４を連続してエッチングすることで、複数のアイランド（第１アイランド１４１〜第６アイランド１４６）が形成されている。
【００４０】
図７（ａ）に示すように、第１アイランド１４１には、発光サイリスタＬ１と記憶サイリスタＭ１とが形成されている。第２アイランド１４２には、電源線抵抗Ｒｍ１およびＲｔ１が形成されている。第３アイランド１４３には、結合ダイオードＤｃ１、接続ダイオードＤｍ１および転送サイリスタＴ１が形成されている。そして、基板８０上には、第１アイランド１４１〜第３アイランド１４３と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…や転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１〜第３アイランド１４３と同様に形成されている。これらについては、説明を省略する。
一方、第４アイランド１４４には、スタートダイオードＤｓが形成され、第５アイランド１４５には電流制限抵抗Ｒ２が、第６アイランド１４６には電流制限抵抗Ｒ１が形成されている。
そして、基板８０の裏面にはＶｓｕｂ端子となる裏面共通電極が形成されている。
【００４１】
第１アイランド１４１に形成された発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１に形成されたｎ型のオーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型のオーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型のオーミック電極１２１が形成された部分を除くｎ型の第４半導体層８４の表面から光を放出する。
さらに、第１アイランド１４１に形成された記憶サイリスタＭ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１２に形成されたｎ型のオーミック電極１２２をカソード端子、ｐ型のオーミック電極１３１をゲート端子Ｇｍ１とする。なお、ｐ型のオーミック電極１３１は、発光サイリスタＬ１と共通である。
【００４２】
第２アイランド１４２に形成された電源線抵抗Ｒｍ１、Ｒｔ１は、ｐ型の第３半導体層８３上に形成されたｐ型のオーミック電極（ｐ型のオーミック電極１３２など）間に形成されている。つまり、電源線抵抗Ｒｍ１、Ｒｔ１はｐ型の第３半導体層８３を抵抗層としている。
【００４３】
第３アイランド１４３に形成された転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１４に形成されたｎ型のオーミック電極１２４をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型のオーミック電極１３３をゲート端子Ｇｔ１とする。同じく、第３アイランド１４３に形成された接続ダイオードＤｍ１は、ｎ型の第４半導体層８４の領域１１３上のｎ型のオーミック電極１２３をカソード端子、ｎ型の第４半導体層８４を除去して、露わになったｐ型の第３半導体層８３上のｐ型のオーミック電極１３３をアノード端子とする。
図７（ｂ）には図示していないが、結合ダイオードＤｃ１の構成も接続ダイオードＤｍ１と同様である。
【００４４】
第４アイランド１４４に形成されたスタートダイオードＤｓは、ｎ型の第４半導体層８４上に設けられたｎ型のオーミック電極１２６をカソード端子、ｎ型の第４半導体層８４を除去して、露わにしたｐ型の第３半導体層８３のｐ型のオーミック電極１３５をアノード端子とする。
第５アイランド１４５および第６アイランド１４６にそれぞれ形成された電流制限抵抗Ｒ２、Ｒ１は、電源線抵抗Ｒｔ１、Ｒｍ１と同様に、ｐ型の第３半導体層８３を抵抗層とする。
【００４５】
図７（ａ）における接続関係を説明する。
第１アイランド１４１の発光サイリスタＬ１のゲート端子Ｇｌ１と記憶サイリスタＭ１のゲート端子Ｇｍ１とはともにｐ型のオーミック電極１３１で、第２アイランド１４２の電源線抵抗Ｒｍ１のｐ型のオーミック電極１３２に接続されている。さらに、このｐ型のオーミック電極１３２は、第３アイランド１４３の接続ダイオードＤｍ１のカソード端子であるｎ型のオーミック電極１２３に接続されている。そして、第１アイランド１４１の記憶サイリスタＭ１のカソード端子であるｎ型のオーミック端子１２２は、抵抗Ｒｎ１の一方の端子に接続されている。そして、抵抗Ｒｎ１の他方の端子は、記憶信号線７４Ａに接続され、φｍＡ端子に接続されている。
そして、第２アイランド１４２の電源線抵抗Ｒｍ１の他方の端子は、電源線７１に接続されている。また、電源線抵抗Ｒｔ１の一方の端子は、電源線抵抗Ｒｍ１の他方の端子と共通になって、電源線７１に接続され、Ｖｇａ端子に接続されている。
【００４６】
第３アイランド１４３の接続ダイオードＤｍ１のアノード端子であるｐ型のオーミック電極１３３は、転送サイリスタＴ１のゲート端子Ｇｔ１であって、第４アイランド１４４のスタートダイオードＤｓのカソード端子に接続されている。
第３アイランド１４３の結合ダイオードＤｃ１のカソード端子は隣接する転送サイリスタＴ２のゲート端子Ｇｔ２に接続されている。さらに、結合ダイオードＤｃ１のカソード端子は、電源線抵抗Ｒｔ１の他方の端子に接続されている。
【００４７】
第１アイランド１４１の発光サイリスタＬ１のカソード端子であるｎ型のオーミック電極１２１は点灯信号線７５を介してφＩ端子に接続されている。
第３アイランド１４３の転送サイリスタＴ１のカソード端子であるｎ型のオーミック電極１２４は第１転送信号線７２に接続され、第６アイランド１４６の電流制限抵抗Ｒ１を介してφ１端子に接続されている。なお、転送サイリスタＴ２のカソード端子であるｎ型のオーミック電極は第２転送信号線７３に接続され、第５アイランド１４５の電流制限抵抗Ｒ２を介してφ２端子に接続されている。また、第４アイランドのスタートダイオードＤｓのアノード端子であるｐ型のオーミック電極も第２転送信号線７３に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、記憶サイリスタＭ、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｍ、Ｒｔ、抵抗Ｒｎについても同様である。
このように、図６に示した発光チップＣの回路構成が形成される。
【００４８】
次に、発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図４に示したように、第１転送信号φ１、第２転送信号φ２が共通に送信される。また、図５に示したように、各発光チップＣ（Ｃ１〜Ｃ６０）は、ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとを有している。そして、これらのＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂも一組の第１転送信号φ１、第２転送信号φ２が共通に送信される。よって、各発光チップＣ（Ｃ１〜Ｃ６０）のすべてのＳＬＥＤは、第１転送信号φ１、第２転送信号φ２が共通に送信され、並列に駆動される。
一方、画像データに基づいて、ＳＬＥＤ毎に異なる記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）が送信される。そして、各発光チップＣ（Ｃ１〜Ｃ６０）には、点灯信号φＩ（φＩ１〜φＩ３０）が２個の発光チップＣを群として、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのＳＬＥＤに対して、第１転送信号φ１と第２転送信号φ２とが共通に送信される。一方、それぞれのＳＬＥＤに対して、記憶信号φｍが個別に送信される。そして、群とした２個の発光チップＣのＳＬＥＤに、点灯信号φＩが共通に送信される。すべてのＳＬＥＤが並行して同様に動作するので、発光部６３の動作は、発光チップＣ１のＳＬＥＤ＿Ａの部分の動作を説明すれば足りる。そこで、発光チップＣ１のＳＬＥＤ＿Ａを例に取って、発光チップＣの動作を説明する。
【００４９】
図８は、第１の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。ここでは、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明する。そして、図８では、図５（ａ）に示した発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。なお、図８では、発光サイリスタＬの＃Ｉの組と、＃ＩＩの組の点灯制御する部分のみを示している。
なお、図８の期間Ｔ（Ｉ）では、＃Ｉの４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。期間Ｔ（ＩＩ）では、＃ＩＩの４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとした。なお、期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…を区別しないときは、期間Ｔと呼ぶ。
【００５０】
図８において、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとする。図５（ａ）の＃Ｉの発光サイリスタＬ１〜Ｌ４は、時刻ｃから時刻ｑまでの期間Ｔ（Ｉ）において点灯制御される。図５（ａ）の＃ＩＩで示される発光サイリスタＬ５〜Ｌ８は、時刻ｑから時刻ｒまでの期間Ｔ（ＩＩ）で点灯制御される。なお、図示しないが、期間Ｔ（ＩＩ）に引き続き、図５（ａ）の＃ＩＩＩで示される発光サイリスタＬ９〜Ｌ１２が転送制御される期間Ｔ（ＩＩＩ）が引き続く。そして、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａが１２８個の発光サイリスタＬを有する場合には、発光サイリスタＬ１２８まで、発光サイリスタＬを４個ずつ組として点灯制御される。
【００５１】
期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…における信号波形は、画像データによって変化する記憶信号φｍ１Ａ（φｍ）を除いて、同じ波形の繰り返しである。したがって、以下では、時刻ｃから時刻ｑまでの期間Ｔ（Ｉ）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００５２】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、点灯信号φＩ１（φＩ）の、期間Ｔ（Ｉ）における信号波形について説明する。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｅで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。さらに、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｑまで「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。さらに、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｑの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
【００５３】
記憶信号φｍ１Ａ（φｍ）は、時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から記憶レベルの電位（以下、「Ｓ」と記す。）に移行する。なお、詳細は後述するが、記憶レベル「Ｓ」は、「Ｈ」と「Ｌ」の間のレベル（電位）で、ターンオンした記憶サイリスタＭのオン状態を維持できる電位レベルをいう。
そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。さらに、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑでは、「Ｈ」を維持する。
すなわち、記憶信号φｍは、第１の電位の一例としての「Ｌ」と、第２の電位の一例としての「Ｓ」と、第３の電位の一例としての「Ｈ」との３つのレベルを有している。
ここで、記憶信号φｍ１Ａ（φｍ）と、第１転送信号φ１および第２転送信号φ２との関係を見ると、記憶信号φｍ１Ａ（φｍ）は、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間において「Ｌ」である。例えば、記憶信号φｍ１Ａ（φｍ）は、第１転送信号φ１のみが「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２のみが「Ｌ」である時刻ｆから時刻ｇにおいて、「Ｌ」である。
【００５４】
一方、本実施の形態では、後述するように発光サイリスタＬに発光（点灯）のための電流を供給する信号である点灯信号φＩ１（φＩ）は、時刻ｃで「Ｈ」であって、時刻ｍにおいて「Ｈ」から点灯レベルの電位（以下、「Ｌｅ」と記す。）に移行する。時刻ｐにおいて「Ｌｅ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。
なお、詳細は後述するが、点灯レベル「Ｌｅ」は、「Ｈ」と「Ｌ」の間のレベル（電位）で、点灯可能に設定された発光サイリスタＬをターンオンさせて点灯（発光）させることができる電位レベルをいう。
【００５５】
発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６に示したように、基板８０に設定されたサイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、図７に示したように、ＧａＡｓ、ＧａＡｌＡｓ等のｐ型半導体層、ｎ型半導体層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００５６】
サイリスタは、カソード端子にしきい電圧Ｖより低い電位（負側に大きい電位）が印加されるとターンオン（オン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３Ｖとなる。すなわち、−３Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンすることになる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位となる。アノード端子は０Ｖに設定しているので、サイリスタのゲート端子の電位は−０．１Ｖとなる。この値は０Ｖに近いので、便宜上、ゲート端子の電位は０Ｖになるとして説明する。また、サイリスタのカソード端子は拡散電位Ｖｄになる。ここでは、−１．５Ｖとなる。
【００５７】
サイリスタは一度ターンオンすると、カソード端子の電位が、サイリスタがオン状態を維持するために必要な電位（維持電圧）より高い電位（負側に小さい電位）になるまで、オン状態が維持される。ここでは、オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位が印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態が維持される。
なお、カソード端子が「Ｈ」（０Ｖ）になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ（オフ）する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持（記憶、保持）する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位（維持電圧）は低くてよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非発光）する。
【００５８】
では、図６を参照しつつ、図８に示したタイミングチャートにしたがって、発光部６３および発光チップＣ１の動作を説明する。
（初期状態）
図８に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に設定される（図４参照）。
そして、転送信号発生部１３０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」（０Ｖ）に、記憶信号発生部１２０は記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）を「Ｈ」（０Ｖ）に設定する（図４参照）。同様に、点灯信号発生部１１０は点灯信号φＩ（φＩ１〜φＩ３０）を「Ｈ」（０Ｖ）に設定する（図４参照）。これにより、第１転送信号ライン１０６が「Ｈ」になり、発光部６３の各発光チップＣのφ１端子を介して、各発光チップＣの第１転送信号線７２が「Ｈ」になる。同様に、第２転送信号ライン１０７が「Ｈ」になり、各発光チップＣのφ２端子を介して、各発光チップＣの第２転送信号線７３が「Ｈ」になる。記憶信号ライン１０８（１０８＿１Ａ〜１０８＿６０Ａ、１０８＿１Ｂ〜１０８＿６０Ｂ）が「Ｈ」になり、各発光チップＣのφｍＡ端子およびφｍＢを介して、各発光チップＣの記憶信号線７４Ａおよび７４Ｂが「Ｈ」になる。さらに、点灯信号ライン１０９（１０９＿１〜１０９＿３０）が「Ｈ」になり、各発光チップＣのφＩ端子を介して、各発光チップＣの点灯信号線７５が「Ｈ」になる。
では、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として、発光チップＣのＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂの動作を説明する。他のＳＬＥＤ＿Ａおよび発光チップＣ１〜Ｃ６０のＳＬＥＤ＿Ｂは、発光チップＣ１のＳＬＥＤ＿Ａと並行して動作する。
【００５９】
転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）が供給される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」であるので、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４Ａに接続されている。各記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号線７５に接続されている。各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」であるので、各発光サイリスタＬはオフ状態にある。
【００６０】
さて、転送サイリスタＴのゲート端子Ｇｔは、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、電源線抵抗Ｒｔを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に設定されている。
同様に、記憶サイリスタＭのゲート端子Ｇｍは、後述するゲート端子Ｇｍ１を除いて、電源線抵抗Ｒｍを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に設定されている。また、発光サイリスタＬのゲート端子Ｇｌは記憶サイリスタＭのゲート端子Ｇｍに接続されているので、発光サイリスタＬのゲート端子Ｇｌは、ゲート端子Ｇｌ１を除いて、「Ｌ」に設定されている。
【００６１】
そして、図６中の転送サイリスタ列の一端側のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｓのカソード端子に接続されている。そして、スタートダイオードＤｓのアノード端子は、「Ｈ」の第２転送信号線７３に接続されている。すると、スタートダイオードＤｓは、カソード端子が「Ｌ」（−３．３Ｖ）でアノード端子が「Ｈ」（０Ｖ）であるので、順方向に電圧が印加（順バイアス）されていることになる。よって、スタートダイオードＤｓのカソード端子が接続されたゲート端子Ｇｔ１は、アノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｓの拡散電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。
すると、前に説明したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているため、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、記憶サイリスタＭ１（および発光サイリスタＬ１）のしきい電圧は−４．５Ｖになる。
これらのゲート端子Ｇｔ１、Ｇｔ２、Ｇｍ１、Ｇｌ１を除く、他のゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、電源電位Ｖｇａ（−３．３Ｖ）であるので、転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除く、他の転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
【００６２】
（動作開始）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。番号が３以上の奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。一方、転送サイリスタＴ２は、しきい電圧が−４．５Ｖであるが、第１転送信号φ１が「Ｈ」であるので、ターンオンできない。
すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１に限られる。
【００６３】
転送サイリスタＴ１がターンオンすると、前述したように、ゲート端子Ｇｔ１の電位は、アノード端子の電位である「Ｈ」（０Ｖ）になる。そして、カソード端子（第１転送信号線７２）の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
結合ダイオードＤｃ１は、ゲート端子Ｇｔ１の電位が「Ｈ」、ゲート端子Ｇｔ２の電位が−３Ｖとなるので、順バイアスになる。すると、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は電源電位Ｖｇａの−３．３Ｖであるので、しきい電圧は−４．８Ｖが維持される。
【００６４】
一方、転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は「Ｈ」（０Ｖ）になる。すると、接続ダイオードＤｍ１は、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）で、ゲート端子Ｇｍ１の電位が−３Ｖの順バイアスになる。すると、ゲート端子Ｇｍ１およびゲート端子Ｇｌ１の電位は、ゲート端子Ｇｔ１の電位である「Ｈ」（０Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、記憶サイリスタＭ１および発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、隣接する記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１から結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介しているので、−３Ｖとなる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−４．５Ｖとなる。
番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１の電位の影響が及ばず、電源電位Ｖｇａの「Ｌ」（−３．３Ｖ）である。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．８Ｖである。
なお、時刻ｂにおいては、第２転送信号φ２は「Ｈ」であるので、転送サイリスタＴ２および番号が４以上の偶数番号の転送サイリスタＴもターンオンしない。また、記憶信号φｍ１Ａ（φｍ）は「Ｈ」であり、点灯信号φＩ１（φＩ）も「Ｈ」であるので、いずれの記憶サイリスタＭおよび発光サイリスタＬもターンオンしない。
よって、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう。）においては、転送サイリスタＴ１がオン状態にある。
【００６５】
（動作状態）
時刻ｃにおいて、記憶信号φｍ１Ａ（φｍ）が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ１は、前述したようにしきい電圧が−３Ｖであるので、ターンオンする。しかし、番号が２以上の記憶サイリスタＭは、しきい電圧が「Ｌ」（−３．３Ｖ）より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタＭ１に限られる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｍ１に接続された発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
【００６６】
このとき、記憶サイリスタＭ１のカソード端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。しかし、記憶サイリスタＭ１は抵抗Ｒｎ１を介して記憶信号線７４に接続されている。このため、記憶信号線７４Ａの電位は「Ｌ」（−３．３Ｖ）が維持されている。逆に、抵抗Ｒｎの値は、記憶信号線７４Ａの電位は「Ｌ」が維持されるように選ばれている。
【００６７】
ここまで、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）およびダイオード（結合ダイオードＤｃ、接続ダイオードＤｍ）の動作を個別に説明した。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード１段（１個）で接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−３Ｖになる。さらに、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）で接続されたゲート端子の電位は、拡散電位Ｖｄ（１．５Ｖ）の２倍の値を引いた−３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−４．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上で接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響が及ばす、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が維持されるため、ダイオード３段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−４．８Ｖが維持される。
【００６８】
そして、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンする。ダイオード２段以上で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンしない。
すなわち、ターンオンすることができる、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
【００６９】
さて、図８に戻って発光チップＣ１（Ｃ）の動作の続きを説明する。
時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
「Ｓ」は、ターンオンした記憶サイリスタＭが、オン状態を維持することができる電位のレベルである。「Ｓ」は、オン状態にある記憶サイリスタＭはオン状態を維持するが、オフ状態にある記憶サイリスタＭはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタＭのしきい電圧は−３Ｖである。オン状態にある記憶サイリスタＭのカソード端子の電位は、拡散電位Ｖｄを引いた値である−１．５Ｖである。よって、「Ｓ」は、記憶サイリスタＭのしきい電圧である−３Ｖより高く、オン状態のカソード端子の電位（−１．５Ｖ）より低い電位（−３Ｖ＜「Ｓ」≦−１．５Ｖ）に設定される。なお、「Ｓ」では、オン状態となっている記憶サイリスタＭのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」に移行しても、オン状態にある記憶サイリスタＭ１はオン状態を維持する。
【００７０】
一方、時刻ｄにおいて、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖになっている転送サイリスタＴ２がターンオンする。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。よって、転送サイリスタＴ３のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１のカソード端子の電位である−１．５Ｖに維持されている。このため、転送サイリスタＴ３はターンオンしない。
また、記憶信号φｍ１Ａ（φｍ）は「Ｓ」であるので、記憶サイリスタＭ２はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
【００７１】
なお、ここでは、時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っている。
しかし、第２点灯信号φ２の「Ｌ」への移行により、転送サイリスタＴ２がターンオンすると、前述したように、記憶サイリスタＭ２のしきい電圧が−３Ｖになる。そこで、記憶信号φｍ１Ａ（φｍ）が「Ｈ」にあることにより、記憶サイリスタＭ２がターンオンすることを抑制するため、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
【００７２】
時刻ｄの直後においては、転送サイリスタＴ１およびＴ２がともにオン状態になっているとともに、記憶サイリスタＭ１もオン状態を維持している。
【００７３】
さて、時刻ｅにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ１は、カソード端子とアノード端子との電位がともに「Ｈ」になるため、ターンオフする。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、電源線抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａの「Ｌ」（−３．３Ｖ）になる。ゲート端子Ｇｔ１（−３．３Ｖ）とＧｔ２（０Ｖ）との間の結合ダイオードＤｃ１は逆バイアスとなるため、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
同様に、記憶サイリスタＭ１がオン状態にあることにより、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になっている。しかし、ゲート端子Ｇｔ１（−３．３Ｖ）とゲート端子Ｇｍ１（０Ｖ）との間の接続ダイオードＤｍ１は逆バイアスとなるため、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「Ｈ」（０Ｖ）になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻ｅの直後においては、記憶サイリスタＭ１および転送サイリスタＴ２がオン状態を維持している。
【００７４】
次に、時刻ｆにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、しきい電圧が−３Ｖの記憶サイリスタＭ２がターンオンする。すると、ゲート端子Ｇｍ２（Ｇｌ２）の電位が「Ｈ」（０Ｖ）になって、発光サイリスタＬ２のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
よって、時刻ｆの直後においては、記憶サイリスタＭ１およびＭ２の両方がオン状態にある。そして、転送サイリスタＴ２もオン状態を維持している。
【００７５】
時刻ｇにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２はオン状態を維持している。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ３に順バイアスのダイオード１段（接続ダイオードＤｍ３）で接続された記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持している。よって、転送サイリスタＴ２のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２により−１．５Ｖに維持されているので、転送サイリスタＴ４はターンオンしない。
また、記憶信号φｍ１Ａ（φｍ）は「Ｓ」であるので、記憶サイリスタＭ３はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３もターンオンしない。
なお、時刻ｇにおいては、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行を、第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｇの直後においては、記憶サイリスタＭ１、Ｍ２がオン状態を維持している。そして、転送サイリスタＴ２およびＴ３がともにオン状態になっている。
【００７６】
次に、時刻ｈにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、時刻ｅでと同様に、転送サイリスタＴ２がターンオフする。そして、転送サイリスタＴ２のゲート端子Ｇｔ２は、電源線抵抗Ｒｔ２を介して、Ｖｇａの「Ｌ」（−３．３Ｖ）になる。
よって、時刻ｈの直後においては、記憶サイリスタＭ１、Ｍ２および転送サイリスタＴ３がオン状態を維持している。
【００７７】
そして、時刻ｉにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、時刻ｆでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ３がターンオンする。すると、ゲート端子Ｇｍ３（Ｇｌ３）の電位が「Ｈ」（０Ｖ）になり、発光サイリスタＬ３のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３はターンオンしない。
よって、時刻ｉの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態にある。そして、転送サイリスタＴ３もオン状態を維持している。
【００７８】
時刻ｊにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
すると、時刻ｇと同様に、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２、Ｍ３はオン状態を維持している。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ４がターンオンする。そして、ゲート端子Ｇｔ４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ４に順バイアスのダイオード１段（結合ダイオードＤｃ４）で接続された転送サイリスタＴ５のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ４に順バイアスのダイオード１段（接続ダイオードＤｍ４）で接続された記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ３はオン状態を維持している。よって、転送サイリスタＴ５のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ３により−１．５Ｖに維持されているので、転送サイリスタＴ５はターンオンしない。
また、記憶信号φｍ１Ａ（φｍ）は「Ｓ」であるので、記憶サイリスタＭ４はターンオンしない。同様に、点灯信号φＩ１は「Ｈ」であるので、発光サイリスタＬ４もターンオンしない。
【００７９】
なお、時刻ｊにおいては、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
よって、時刻ｊの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。そして、転送サイリスタＴ３およびＴ４がともにオン状態になっている。
【００８０】
そして、時刻ｋにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」にする。すると、時刻ｈでと同様に、転送サイリスタＴ３がターンオフする。そして、転送サイリスタＴ３のゲート端子Ｇｔ３は、電源線抵抗Ｒｔ３を介して、電源電位Ｖｇａの「Ｌ」（−３．３Ｖ）になる。
よって、時刻ｋの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３および転送サイリスタＴ４がオン状態を維持している。
【００８１】
時刻ｌにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｓ」から「Ｌ」にすると、時刻ｉでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ４がターンオンする。すると、ゲート端子Ｇｍ４（Ｇｌ４）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ４のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ４はターンオンしない。
【００８２】
さて、時刻ｌの直後において、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあり、転送サイリスタＴ４もオン状態を維持している。
すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、それぞれのゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）がすべて「Ｈ」（０Ｖ）となっている。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧はすべて−１．５Ｖになっている。なお、発光サイリスタＬ４に隣接する発光サイリスタＬ５のゲート端子Ｇｌ５は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ４から順バイアスのダイオード２段（結合ダイオードＤｃ４および接続ダイオードＤｍ５）で接続されているので、しきい電圧は−４．５Ｖになっている。そして、さらに、番号が６以上の発光サイリスタＬは、しきい電圧が−４．８Ｖになっている。
【００８３】
時刻ｍにおいて、点灯信号φＩ１（φＩ）の電位を上述した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）より低く、且つ後述する時刻ｎにおける発光サイリスタＬ５のしきい電圧（−３Ｖ）より高い電位である「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）とする。
すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）は、「Ｌｅ」より高いので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして点灯（発光）する。
一方、発光サイリスタＬ５および６以上の番号の発光サイリスタＬは、しきい電圧が「Ｌｅ」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数（ここでは４個）の発光サイリスタＬを同時に点灯させている。
なお、本実施の形態では、「同時に点灯」とは、点灯信号φＩ１（φＩ）が「Ｈ」から「Ｌｅ」になることにより、複数の発光サイリスタＬが並行して点灯することをいう。
そして、時刻ｍの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４、転送サイリスタＴ４がオン状態になっている。
【００８４】
時刻ｎにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｈ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｈ」にすることで、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子の電位が、アノード端子の「Ｈ」（０Ｖ）と同じになって、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がターンオフする。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ５がターンオンする。そして、ゲート端子Ｇｔ５の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ５に順バイアスのダイオード１段（結合ダイオードＤｃ５）で接続された転送サイリスタＴ６のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ５に順バイアスのダイオード１段（接続ダイオードＤｍ５）で接続された記憶サイリスタＭ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ４はオン状態を維持している。よって、転送サイリスタＴ６のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ４により−１．５Ｖに維持されているので、転送サイリスタＴ６はターンオンしない。
また、記憶信号φｍ１Ａ（φｍ）は、「Ｈ」であれば、記憶サイリスタＭ５はターンオンしない。一方、点灯信号φＩ１は、「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）であるので、発光サイリスタＬ５はターンオンせず、非点灯のままである。
【００８５】
なお、時刻ｎにおいて、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っている。しかし、第１転送信号φ１を「Ｌ」にすることにより転送サイリスタＴ５がターンオンし、しきい電圧が−３Ｖになった記憶サイリスタＭ５が、「Ｌ」の記憶信号φｍ１Ａ（φｍ）によってターンオンするのを抑制するため、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｈ」への移行を第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
このとき、しきい電圧が−３Ｖになる発光サイリスタＬ５の点灯（発光）を抑制するため、点灯信号φＩ１（φＩ）の電位範囲が「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に設定されている。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ４およびＴ５がともにオン状態である。
【００８６】
時刻ｏにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、転送サイリスタＴ４がターンオフする。そして、転送サイリスタＴ４のゲート端子Ｇｔ４は、電源線抵抗Ｒｔ４を介して、Ｖｇａの「Ｌ」（−３．３Ｖ）になる。
よって、時刻ｏの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ５がオン状態を維持している。
【００８７】
そして、時刻ｐにおいて、点灯信号φＩ１（φＩ）が「Ｌｅ」から「Ｈ」に移行すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のカソード端子の電位がアノード端子の「Ｈ」（０Ｖ）と同じになる。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は点灯（オン）状態を維持できず、消灯（ターンオフ）する。時刻ｍから時刻ｐまでが、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。点灯期間は発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４において同じである。
なお、点灯信号φＩ１（φＩ）が「Ｌｅ」である時刻ｏと時刻ｐの間に、記憶信号φｍ１Ａ（φｍ）を「Ｈ」から「Ｌ」にして、記憶サイリスタＭ５をターンオンさせると、ゲート端子Ｇｍ５（ゲート端子Ｇｌ５と同じ）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ５のしきい電圧が−１．５Ｖになって、発光サイリスタＬ５がターンオンして、点灯（発光）してしまう。
したがって、本実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が消灯する時刻ｐが経過するまで、記憶信号φｍ１Ａ（φｍ）を「Ｌ」に移行させない。
よって、時刻ｐの直後においては、転送サイリスタＴ５のみがオン状態を維持している。
【００８８】
そして、時刻ｑにおいて、記憶信号φｍ１Ａ（φｍ）が「Ｈ」から「Ｌ」に移行すると、時刻ｃでと同様に、しきい電圧が−３Ｖになっている記憶サイリスタＭ５がターンオンする。これ以降は、時刻ｃからの繰り返しとなって、期間Ｔ（ＩＩ）において、期間Ｔ（Ｉ）でと同様にして、発光サイリスタＬ５〜Ｌ８の点灯制御が行われる。これ以降の説明は省略する。
【００８９】
前述したように、発光部６３の発光チップＣ２〜Ｃ６０のＳＬＥＤ＿Ａおよび発光チップＣ１〜Ｃ６０のＳＬＥＤ＿Ｂは、発光チップＣ１のＳＬＥＤ＿Ａと並行して動作している。よって、発光部６３の発光チップＣ２〜Ｃ６０のＳＬＥＤ＿Ａおよび発光チップＣ１〜Ｃ６０のＳＬＥＤ＿Ｂにおいても、それぞれの発光サイリスタＬ１〜Ｌ４が、発光チップＣ１のＳＬＥＤ＿Ａの発光サイリスタＬ１〜Ｌ４の点灯制御の期間Ｔ（Ｉ）において、並行して点灯制御されている。
同様に、発光部６３の発光チップＣ２〜Ｃ６０のＳＬＥＤ＿Ａおよび発光チップＣ１〜Ｃ６０のＳＬＥＤ＿Ｂにおいても、それぞれの発光サイリスタＬ５〜Ｌ８が、発光チップＣ１のＳＬＥＤ＿Ａにおける発光サイリスタＬ５〜Ｌ８の点灯制御の期間Ｔ（ＩＩ）において、並行して点灯制御されている。他の発光サイリスタＬについても同様である。
しかし、発光サイリスタＬの点灯期間（例えば、期間Ｔ（Ｉ）における時刻ｍ〜時刻ｐ）は、点灯信号φＩ１（φＩ）で決まる。よって、点灯信号φＩを共通に送信された発光チップＣの群毎に、発光サイリスタＬの点灯期間を異なるように設定しうる。また、点灯制御の期間Ｔ（Ｉ）、Ｔ（ＩＩ）、…毎に、発光サイリスタＬの点灯期間を異なるように設定しうる。例えば、発光サイリスタＬの点灯期間により、発光サイリスタＬの発光光量のばらつきを補正しうる。
【００９０】
なお、図８の期間Ｔ（Ｉ）においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯させるとした。しかし、画像データによって、発光サイリスタＬを点灯させないときは、記憶信号φｍ１Ａ（φｍ）を「Ｓ」のままとすればよい。すなわち、図８の期間Ｔ（ＩＩ）におけるＭ６  ｏｆｆとして示す時刻（タイミング）において、記憶信号φｍ１Ａ（φｍ）を「Ｓ」に維持すればよい。「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）であるため、しきい電圧が−３Ｖの記憶サイリスタＭ６はターンオンしない。したがって、記憶サイリスタＭ６はオフ状態のままとなって、発光サイリスタＬ６のしきい電圧は−４．８Ｖに維持される。点灯信号φＩ１（φＩ）が「Ｌｅ」となると、しきい電圧が−１．５Ｖである発光サイリスタＬ５、Ｌ７、Ｌ８はターンオンして点灯（発光）するが、発光サイリスタＬ６は、オフ状態を維持して点灯（発光）しない。
【００９１】
以上説明したことは以下のように説明できる。
すなわち、本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｄから時刻ｅの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間では、１個の転送サイリスタＴのみがオン状態になっている。例えば、時刻ｃから時刻ｄでは転送サイリスタＴ１のみがオン状態にある。
【００９２】
転送サイリスタＴがオン状態になると、そのゲート端子Ｇｔにゲート端子Ｇｍが接続された記憶サイリスタＭのしきい電圧が高くなる。すなわち、転送サイリスタＴはオン状態になると、オフ状態にあるときに比べ、記憶サイリスタＭをオン状態にしやすくしている。
そこで、１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図８の時刻ｃ、ｆ、ｉ、ｌ）において、記憶信号φｍを「Ｌ」にすることで、しきい電圧が高くなった記憶サイリスタＭをターンオンさせる。すなわち、点灯させる発光サイリスタＬの位置（番号）を同じ番号の（対応する）記憶サイリスタＭをオン状態にすることで記憶させている。
そして、記憶信号φｍを「Ｈ」に戻すことなく、「Ｓ」と「Ｌ」との間で変化させ、点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態で維持し、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態で維持する。
そののち、点灯信号φＩを「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行させて、点灯させる複数の発光サイリスタＬを同時に点灯させている。
【００９３】
すなわち、オン状態の記憶サイリスタＭはゲート端子Ｇｍの電位が（「Ｈ」（０Ｖ））となって、同じ番号の発光サイリスタＬのしきい電圧を高くするので、点灯信号φＩの「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）への移行によって、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬのみを点灯（発光）させうる。すなわち、記憶サイリスタＭはオン状態になると、オフ状態にあるときに比べ、発光サイリスタＬをオン状態にしやすく（点灯可能に）している。
記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
【００９４】
そして、転送サイリスタＴは、シフト機能により、発光サイリスタＬの位置を順に設定するように働く。一方、記憶信号φｍは、画像データに基づいて、「Ｌ」と「Ｓ」とに設定され、設定された発光サイリスタＬを点灯させるか否かを指定する。そして、同時に点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に維持して、点灯させる発光サイリスタＬの位置（番号）を記憶する。前述したように、点灯させる発光サイリスタＬの個数は、１つに限らない。複数であってもよく、また、点灯させる発光サイリスタＬがない場合は０であってよい。
なお、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」に移行して、記憶サイリスタＭをすべてターンオフさせ、点灯させる発光サイリスタＬの位置（番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、記憶サイリスタＭのオン状態を維持するとともに、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
【００９５】
そして、本実施の形態では、記憶サイリスタＭのカソード端子は、抵抗Ｒｎを介して、記憶信号φｍが供給される記憶信号線７４Ａまたは７４Ｂに接続されている。これにより、記憶サイリスタＭがオン状態になっても、記憶信号線７４Ａまたは７４Ｂは、記憶サイリスタＭのカソード端子の電位（−１．５Ｖ）に引き込まれない。よって、ある記憶サイリスタＭがオン状態にあっても、他の記憶サイリスタＭのしきい電圧が「Ｌ」より高くなると、他の記憶サイリスタＭもターンオンさせうる。
このように、記憶サイリスタＭは、複数の、点灯させる発光サイリスタＬと同じ番号の、複数の記憶サイリスタＭをオン状態にし、オン状態を維持する。これにより、点灯信号φＩの供給とともに、点灯させる発光サイリスタＬをターンオンさせ、点灯（発光）させている。
以上述べたように、記憶信号φｍは画像データに対応する。並列して駆動されるＳＬＥＤの数だけ、異なった記憶信号φｍが送信される。これに対し、点灯信号φＩは、オン状態の記憶サイリスタＭに対応する発光サイリスタＬに電力（電流）を供給するので、複数の発光チップＣ、すなわち複数のＳＬＥＤで共通にすることができる。よって、点灯信号φＩは、回路基板６２のすべての発光チップＣに対して、共通にしてもよい。
【００９６】
なお、記憶信号φｍが供給する電流は、記憶サイリスタＭがオン状態を維持できればよく、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの発光チップＣの基板８０上に占める面積も小さく設定しうるとともに、記憶信号ライン１０８の配線幅は小さくてよく、回路基板６２に占める記憶信号ライン１０８の占有面積を小さくしうる。
一方、点灯信号φＩは、発光サイリスタＬの発光のための電流を供給するので、点灯信号ライン１０９は抵抗が小さな配線、すなわち配線幅の大きな配線であることを要する。点灯配線ライン１０９を共通にすることで、回路基板６２に占める点灯配線ライン１０９の占有面積を小さくしうる。
【００９７】
上述したように、本実施の形態では、点灯信号φＩにおける「Ｈ」から「Ｌｅ」への移行のタイミング（点灯信号φＩの送信タイミング）（例えば、時刻ｌ）において、複数の発光サイリスタＬを同時に点灯させているので、発光サイリスタＬを１個ずつ点灯制御する場合に比べ、合計としての点灯期間を短くしうる。すなわち、プリントヘッド１４として見たとき、感光体ドラム１２への書込時間を短縮しうる。
【００９８】
なお、図６の回路において、点灯信号φＩは、電流駆動するのが好ましい。そして、発光点毎の発光強度のばらつきを抑制するため、同時に点灯させる発光サイリスタＬの個数に応じて、供給する電流の値を設定することが好ましい。
これに対し、点灯信号φＩを一定電圧で駆動する場合には、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に、抵抗Ｒｎのような抵抗を新たに設ければよい。この場合、点灯（発光）している発光サイリスタＬに流れる電流は一定となるが、発光サイリスタＬを点灯（発光）させるための電流は、記憶サイリスタＭのオン状態を維持するための電流に比べて大きいため、新たに設ける抵抗による電力消費が大きくなる。また、抵抗による発熱によって発光チップＣの温度が変化し、発光特性が変動する。さらに、大きな電流を流すため、新たに設ける抵抗の面積が大きくなり、発光チップＣの面積が大きくなってしまう。
【００９９】
これに対し、点灯信号φＩを電流駆動すれば、各発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設けなくともよい。このとき、発光チップＣに流れる電流Ｉは、電源の電位Ｖ、拡散電位Ｖｄおよび外付け抵抗Ｒから、Ｉ＝（Ｖ−Ｖｄ）／Ｒとなる。よって、同時に点灯（発光）している複数の発光サイリスタＬのそれぞれに流れる電流は、このＩを点灯（発光）している発光サイリスタＬの数で割った値となる。すなわち、点灯（発光）させようとする発光サイリスタＬの数によって、各発光サイリスタＬに流れる電流の値が異なってしまう。そこで、点灯させる発光サイリスタＬの数に応じて、供給する電流の値を設定することが好ましい。
点灯信号φＩにおける「Ｈ」から「Ｌｅ」への移行のタイミング（点灯信号φＩの送信タイミング）（例えば、時刻ｌ）において、点灯させる発光サイリスタＬの数は、発光チップＣに与えられる画像データから分かる。よって、点灯する発光サイリスタＬの数に応じた電流の値は容易に設定しうる。
【０１００】
図９は、発光チップＣの動作を説明するための別のタイミングチャートである。発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明する。そして、図９では、図５（ｂ）に示すように、発光サイリスタＬを８個ずつ組にして点灯制御する場合を示している。なお、図９では、発光サイリスタＬの＃Ｉの８個の組を点灯制御する部分を示している。
図９の期間Ｔ（Ｉ）では、＃Ｉの８個の発光サイリスタＬ１〜Ｌ８をすべて点灯させるとした。
【０１０１】
図９において、図８と同様に、下記に示す一部（時刻ｍ）を除いて、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとし、図８と同じとした。図５（ｂ）の＃Ｉの発光サイリスタＬ１〜Ｌ８は、時刻ｃから時刻ｑの期間Ｔ（Ｉ）において点灯制御される。
そして、図９の期間Ｔ（Ｉ）においては、図８における４個の記憶サイリスタＭをオン状態に設定する時刻ｃから時刻ｎの期間を、２回繰り返している。これにより、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」へ移行するとする時刻ｍが、時刻ｏと時刻ｐとの間にずれている。
発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分の動作は、前述した発光サイリスタＬが４個の場合と同じであるので、説明を省略する。
なお、発光チップＣ１（Ｃ）を変更することなく、図８および図９に示すように、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、点灯信号φＩ１（φＩ）のタイミングを変更するのみで、８個の発光点（発光サイリスタＬ）を同時に点灯させうる。
このように、同時に点灯させる発光点（発光サイリスタＬ）の数は、任意に設定しうる。
【０１０２】
＜第２の実施の形態＞
第１の実施の形態では、複数の、点灯（発光）させようとする発光サイリスタＬに対応する複数の記憶サイリスタＭをオン状態にして、点灯させる発光サイリスタＬの位置（番号）を記憶させたのち、点灯信号φＩを供給し、発光サイリスタＬを点灯（発光）させている。例えば、図８に示すように、時刻ｃから時刻ｌにおいて４個の記憶サイリスタＭ１〜Ｍ４をオン状態にし、時刻ｍから時刻ｐにおいて発光サイリスタＬ１〜Ｌ４を点灯（発光）させている。よって、時刻ｍから時刻ｐの点灯期間においては、番号が５以上の発光サイリスタＬを点灯させるために、記憶サイリスタＭ５等をオン状態にすることができない。
つまり、第１の実施の形態では、記憶サイリスタＭをオン状態にする期間（時刻ｃから時刻ｌ）と発光サイリスタＬを点灯（発光）させる期間（時刻ｍから時刻ｐ）とは時系列的に実行されている。
【０１０３】
第２の実施の形態では、ある組の発光サイリスタＬを点灯（発光）させる点灯期間において、次の組において点灯させる発光サイリスタＬの位置（番号）を記憶サイリスタＭに記憶させ、ある組の発光サイリスタＬと次の組の発光サイリスタＬとを短い時間間隔で点灯（発光）させるようにしている。
【０１０４】
このため、本実施の形態は、第１の実施の形態の発光チップＣにおいて、点灯（発光）させようとする発光点（発光サイリスタＬ）の位置（番号）を一時的に保持する保持サイリスタＢ１、Ｂ２、Ｂ３、…（図１２参照）を新たに加えた構成となっている。なお、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
図１０は、第２の実施の形態における回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
ここで、信号発生回路１００が備える点灯信号発生部１１０は、第１の実施の形態と同様に、発光チップＣ（Ｃ１〜Ｃ６０）に対して、２つの発光チップＣを群として、群毎に１本の点灯信号φＩ（φＩ１〜φＩ３０）を出力する。
そして、信号発生回路１００が備える記憶信号発生部１２０は、第１の実施の形態と同様に、画像データに基づいて点灯させる発光サイリスタＬの位置（番号）を記憶するための記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）を出力する。
また、信号発生回路１００が備える転送信号発生部１３０は、第１の実施の形態と同様に、各発光チップＣ１〜Ｃ６０に対して、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）を送信するとともに、点灯させる発光サイリスタＬの位置（番号）を一時的に保持する制御を行うための保持信号φｂを出力する。
つまり、信号生成手段の一例としての信号発生回路１００は、駆動信号の一例としての点灯信号φＩ（φＩ１〜φＩ３０）、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）、第１転送信号φ１、第２転送信号φ２および保持信号φｂを生成する。
【０１０５】
このため、回路基板６２には、第１の実施の形態に加えて、保持信号φｂを送信する保持信号ライン１０３が設けられている。そして、保持信号ライン１０３は、各発光チップＣ（Ｃ１〜Ｃ６０）のφｂ端子（後述の図１１、図１２参照）に並列に接続されている。
【０１０６】
図１１は、第２の実施の形態における発光チップＣの概要を説明するための図である。発光チップＣ１を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。他の発光チップＣ２〜Ｃ６０も同様である。
発光チップＣ１（Ｃ）において、予め定められた複数の発光サイリスタを組にし、組を単位として点灯／消灯を制御（点灯制御）している。なお、図１１（ａ）は、発光チップＣ１（Ｃ）の発光素子を４個ずつ組にして動作させる場合、図１１（ｂ）は、発光チップＣ１（Ｃ）の発光素子を８個ずつ組にして動作させる場合における発光素子の組み合わせを示している。図５（ａ）および（ｂ）に示した発光チップＣ１（Ｃ）との違いは、図１１に示す発光チップＣ１（Ｃ）が、φｂ端子を有していることである。保持信号φｂは、ＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂに共通に供給される。他は、図５（ａ）および（ｂ）に示した発光チップＣ１（Ｃ）について説明したと同様であるので、詳細な説明を省略する。
【０１０７】
図１２は、第２の実施の形態における発光チップＣの回路構成を説明するための図である。発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。なお、図１２では、発光サイリスタＬ１〜Ｌ８に関連する部分を示している。なお、図６に示した第１の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
本実施の形態の発光チップＣ１のＳＬＥＤ＿Ａの部分は、第１の実施の形態の発光チップＣ１のＳＬＥＤ＿Ａの部分に加えて、基板８０（後述する図１３参照）上に列状に配列された保持素子の一例としての保持サイリスタＢ１、Ｂ２、Ｂ３、…からなる保持サイリスタ列（保持素子列）を備えている。そして、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…を備えている。さらに、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…を備えている。
ここでは、第１の実施の形態でと同様に、保持サイリスタＢ１、Ｂ２、Ｂ３、…をそれぞれ区別しないときは保持サイリスタＢと、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…をそれぞれ区別しないときは、それぞれを接続ダイオードＤｂ、電源線抵抗Ｒｂ、抵抗Ｒｃと呼ぶ。
なお、保持サイリスタＢも、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。そして、保持サイリスタＢのアノード端子を第４のアノード、カソード端子を第４のカソード、ゲート端子を第４のゲートと呼ぶ。
【０１０８】
ここで、第１の実施の形態と同様に、保持サイリスタＢ、電源線抵抗Ｒｂおよび抵抗Ｒｃの数はそれぞれ１２８個である。
そして、第１の実施の形態における転送サイリスタＴ１、Ｔ２、Ｔ３、…等と同様に、保持サイリスタＢ１、Ｂ２、Ｂ３、…は、図１２中において、左側からＢ１、Ｂ２、Ｂ３、…のように番号順で配列されている。同様に、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…も、図中左側からそれぞれ番号順で配列されている。
【０１０９】
では次に、発光チップＣ１のＳＬＥＤ＿Ａの部分における各素子の電気的な接続について説明する。
上述したように、本実施の形態では、第１の実施の形態の発光チップＣ１のＳＬＥＤ＿Ａの部分に、保持サイリスタＢ、接続ダイオードＤｂ、電源線抵抗Ｒｂ、抵抗Ｒｃが加わった構成となっている。そこで、これらの新たに加わった各素子を中心に電気的な接続を説明する。
各保持サイリスタＢ１、Ｂ２、Ｂ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…等のアノード端子と同様に、基板８０に接続されている。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図１０参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））が供給される。
そして、保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…は、各保持サイリスタＢ１、Ｂ２、Ｂ３、…に対応して設けられた電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…をそれぞれ介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されている。
ここでも、ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…を区別しないときは、ゲート端子Ｇｂと呼ぶ。
【０１１０】
各保持サイリスタＢ１、Ｂ２、Ｂ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…を介して、保持信号線７６に接続されている。そして、保持信号線７６は、保持信号φｂの入力端子であるφｂ端子に接続されている。このφｂ端子には、保持信号ライン１０３（図１０参照）が接続され、保持信号φｂが供給される。
【０１１１】
そして、各保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…を介して接続されている。すなわち、各接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…のカソード端子は、各保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…に接続され、各接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…のアノード端子は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
接続ダイオードＤｂは、記憶サイリスタＭのゲート端子Ｇｍから、保持サイリスタＢのゲート端子Ｇｂに電流が流れる方向で接続されている。
【０１１２】
図１３は、第２の実施の形態における発光チップＣの平面レイアウト図および断面図である。ここでも、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。図１３（ａ）は、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における発光サイリスタＬ１〜Ｌ４に関連する部分の平面レイアウト図である。図１３（ｂ）は、図１３（ａ）に示したＸＩＩＩＢ−ＸＩＩＩＢ線での断面図である。なお、図１３（ａ）および（ｂ）の図中には、素子や端子を名前により示している。
本実施の形態では、保持サイリスタＢを設けたことにより、新たに第７アイランド１４７等が設けられている。そして、第１アイランド１４１に保持サイリスタＢ１が設けられ、第７アイランド１４７に記憶サイリスタＭ１および接続ダイオードＤｂ１が設けられている。
そして、保持サイリスタＢのカソード端子であるｎ型のオーミック電極１２２が抵抗Ｒｃを介して、保持信号線７６に接続されている。保持信号線７６はφｂ端子に接続され、保持信号φｂが供給される。
【０１１３】
次に、発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図１０に示したように、第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信される。また、図１１に示したように、１個の発光チップＣ（Ｃ１〜Ｃ６０）は、２個のＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとを有している。そして、これらのＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂには、第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信される。よって、各発光チップＣ（Ｃ１〜Ｃ６０）のすべてのＳＬＥＤは、第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信され、並列に駆動される。
一方、画像データに基づいて、ＳＬＥＤ毎に異なる記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）が送信される。そして、各発光チップＣ（Ｃ１〜Ｃ６０）には、点灯信号φＩ（φＩ１〜φＩ３０）が２個の発光チップＣを群にして、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのＳＬＥＤに対して、第１転送信号φ１と第２転送信号φ２と保持信号φｂとが共通に送信される。一方、それぞれのＳＬＥＤに対して、記憶信号φｍが個別に送信される。そして、発光チップＣの群毎に、点灯信号φＩが共通に送信される。しかし、すべてのＳＬＥＤが同様に動作するので、発光部６３の動作は、発光チップＣ１のＳＬＥＤ＿Ａの部分の動作を説明すれば足りる。そこで、発光チップＣ１のＳＬＥＤ＿Ａを例に取って、発光チップＣの動作を説明する。
なお、第１の実施の形態との違いは、すべてのＳＬＥＤに対して共通に送信される保持信号φｂが新たに付け加わっていることである。
【０１１４】
図１４は、第２の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。発光チップＣ１のＳＬＥＤ＿Ａを例に説明する。
図１４では、図１１（ａ）に示した発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。ここでは、＃Ｉ、＃ＩＩ、＃ＩＩＩ、＃ＩＶのそれぞれ４個の発光サイリスタＬをすべて同時に点灯させるとした。
【０１１５】
図１４において、時刻ａから時刻ｚへとアルファベット順に時刻が経過するとする。時刻ｃから時刻ｐの期間Ｔ（Ｉ）では、図１１（ａ）の＃Ｉの４個の発光サイリスタＬ１〜Ｌ４を同時に点灯させるため、記憶サイリスタＭ１〜Ｍ４をターンオンさせて発光サイリスタＬ１〜Ｌ４の位置（番号）を記憶させる。そして、時刻ｎから時刻ｒにおいて、発光サイリスタＬ１〜Ｌ４を点灯（発光）させる。次に、時刻ｐから時刻ｔの期間Ｔ（ＩＩ）では、＃ＩＩの４個の発光サイリスタＬ５〜Ｌ８を同時に点灯させるため、記憶サイリスタＭ５〜Ｍ８をターンオンさせて発光サイリスタＬ５〜Ｌ８の位置（番号）を記憶させる。そして、時刻ｓから時刻ｕの期間において、発光サイリスタＬ５〜Ｌ８を点灯（発光）させる。同様に、時刻ｔから時刻ｗの期間Ｔ（ＩＩＩ）では、＃ＩＩＩの４個の発光サイリスタＬ９〜Ｌ１２を同時に点灯させるため、記憶サイリスタＭ９〜Ｍ１２をターンオンさせて発光サイリスタＬ９〜Ｌ１２の位置（番号）を記憶させる。そして、時刻ｖから時刻ｘの期間において、発光サイリスタＬ９〜Ｌ１２を点灯（発光）させる。さらに、時刻ｗから時刻ｚの期間Ｔ（ＩＶ）では、＃ＩＶの４個の発光サイリスタＬ１３〜Ｌ１６を同時に点灯させるため、記憶サイリスタＭ１３〜Ｍ１６をターンオンさせて、発光サイリスタＬ１３〜Ｌ１６の位置（番号）を記憶させる。以下、発光サイリスタＬの数が１２８であれば、発光サイリスタＬ１２８まで、上述したと同様にして、点灯制御が行われる。
【０１１６】
期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…における第１転送信号φ１、第２転送信号φ２、保持信号φｂは同じ波形の繰り返しである。記憶信号φｍ１Ａ（φｍ）は、画像データによって変化するが、図１４では、同時に点灯制御される４個の発光サイリスタＬをすべて点灯させるとしているので、期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…における記憶信号φｍ１Ａ（φｍ）も同じ波形の繰り返しである。
点灯信号φＩ１（φＩ）については、期間Ｔ（Ｉ）の時刻ｃは、発光チップＣ１（Ｃ）が動作状態に入るタイミングにあたるため、点灯（発光）している発光サイリスタＬがない。このため、点灯信号φＩ１（φＩ）の波形は、期間Ｔ（Ｉ）と期間Ｔ（ＩＩ）とで異なるが、期間Ｔ（ＩＩ）以降は、同じ波形の繰り返しになる。
したがって、以下では、点灯信号φＩ１（φＩ）を除いた他の信号の波形を、時刻ｃから時刻ｐの期間Ｔ（Ｉ）で説明する。点灯信号φＩ１（φＩ）については、時刻ｐから時刻ｔの期間Ｔ（ＩＩ）で説明する。なお、時刻ａから時刻ｃまでの期間は、第１の実施の形態でと同様に、発光チップＣ１（Ｃ）が動作を開始する期間である。
【０１１７】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、保持信号φｂの、期間Ｔ（Ｉ）における波形を説明する。
第１転送信号φ１は、時刻ｃで「Ｌ」であって、時刻ｅで「Ｌ」から「Ｈ」に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。さらに、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｐまで「Ｌ」を維持する。この波形は、第１の実施の形態の図８に示した第１転送信号φ１と同様である。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。さらに、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐまで「Ｈ」を維持する。この波形は、第１の実施の形態の図８に示した第２転送信号φ２と同様である。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｏの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
【０１１８】
記憶信号φｍ１Ａ（φｍ）は、時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から「Ｓ」に移行する。そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。さらに、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐでは、「Ｈ」を維持する。この波形は、第１の実施の形態の図８に示した記憶信号φｍ１Ａ（φｍ）と同様である。
ここで、記憶信号φｍ１Ａ（φｍ）と、第１転送信号φ１および第２転送信号φ２との関係は、第１の実施の形態と同様である。すなわち、記憶信号φｍ１Ａ（φｍ）は、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」のとき、「Ｌ」になっている。例えば、第１転送信号φ１のみが「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２のみが「Ｌ」である時刻ｆから時刻ｇにおいて、記憶信号φｍ１Ａ（φｍ）は「Ｌ」である。
【０１１９】
さて、第２の実施の形態において新たに設けられた保持信号φｂは、時刻ｃにおいて「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行する。そして、時刻ｏで「Ｌ」から「Ｈ」に移行し、時刻ｐでは「Ｈ」を維持する。
【０１２０】
点灯信号φＩ１（φＩ）は、期間Ｔ（Ｉ）の時刻ｎで「Ｈ」から「Ｌｅ」に移行し、期間Ｔ（ＩＩ）の開始時刻ｐにおいて「Ｌｅ」である。そして、時刻ｒで「Ｌｅ」から「Ｈ」に移行し、時刻ｓで「Ｈ」から「Ｌｅ」に移行する。そして、時刻ｔでは「Ｌｅ」を維持する。
【０１２１】
次に、図１２を参照しつつ、図１４に示したタイミングチャートにしたがって、発光部６３および発光チップＣの動作を説明する。第２の実施の形態において新たに設けられた保持サイリスタＢに関する部分を除くと、発光チップＣの動作は、第１の実施の形態における発光チップＣの動作と同様である。よって、以下の発光チップＣの動作の説明は、新たに設けられた保持サイリスタＢに関する部分を中心にし、第１の実施の形態における動作と同様の部分の説明を省略する。
（初期状態）
図１４に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に設定される（図１０参照）。
そして、第１転送信号φ１、第２転送信号φ２、保持信号φｂがそれぞれ「Ｈ」に、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）、点灯信号φＩ（φＩ１〜φＩ３０）が「Ｈ」に設定される。すると、第２の実施の形態において追加された保持信号ライン１０３も「Ｈ」になり、各発光チップＣのφｂ端子を介して、各発光チップＣの保持信号線７６が「Ｈ」になる。
【０１２２】
保持サイリスタＢのアノード端子は、他のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）と同様に、Ｖｓｕｂ端子に接続されて、「Ｈ」（０Ｖ）が供給される。一方、保持サイリスタＢのカソード端子は、「Ｈ」に設定された保持信号線７６に接続されている。よって、各保持サイリスタＢのアノード端子およびカソード端子はともに「Ｈ」となり、各保持サイリスタＢはオフ状態にある。
他のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）は第１の実施の形態と同様であるから、すべてのサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、保持サイリスタＢ、発光サイリスタＬ）がオフ状態にある。
【０１２３】
そして、スタートダイオードＤｓは第１の実施の形態と同様であるので、スタートダイオードＤｓによって、ゲート端子Ｇｔ１の電位が−１．５Ｖになっている。そして、転送サイリスタＴ１のしきい電圧は−３Ｖになっている。
さて、保持サイリスタＢのゲート端子Ｇｂは、接続ダイオードＤｂを介して、記憶サイリスタＭのゲート端子Ｇｍに接続されている。一方、保持サイリスタＢのゲート端子Ｇｂは、電源線抵抗Ｒｂを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。ゲート端子Ｇｂ１は、順バイアスのダイオード２段（接続ダイオードＤｍ１と接続ダイオードＤｂ１）により−１．５Ｖのゲート端子Ｇｔ１に接続されている。このため、ゲート端子Ｇｂ１にはゲート端子Ｇｔ１が−１．５Ｖである影響が及ばない。よって、ゲート端子Ｇｂの電位は「Ｌ」（−３．３Ｖ）となって、保持サイリスタＢおよび発光サイリスタＬのそれぞれのしきい電圧は−４．８Ｖになっている。
【０１２４】
（動作開始）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、第１の実施の形態と同様に、転送サイリスタＴ１がオン状態になる。
（動作状態）
時刻ｃから時刻ｌにおける記憶サイリスタＭに関する動作は、第１の実施の形態と同様である。なお、図１４の時刻ｃから時刻ｌは、図８の時刻ｃから時刻ｌと同じとしている。
すなわち、時刻ｃで記憶サイリスタＭ１が、時刻ｆで記憶サイリスタＭ２が、時刻ｉで記憶サイリスタＭ３が、時刻ｌで記憶サイリスタＭ４がそれぞれターンオンする。
そして、時刻ｌの直後では、これらの記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態であるとともに、転送サイリスタＴ４がオン状態になっている。
【０１２５】
さて、時刻ｃで記憶サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になる。保持サイリスタＢ１のゲート端子Ｇｂ１は、順バイアスの接続ダイオードＤｂ１を介して、ゲート端子Ｇｍ１と接続されている。このため、保持サイリスタＢ１のゲート端子Ｇｂ１の電位は、−１．５Ｖになり、保持サイリスタＢ１のしきい電圧は−３Ｖになる。また、ゲート端子Ｇｂ１は発光サイリスタＬ１のゲート端子Ｇｌ１と接続されているので、発光サイリスタＬ１のしきい電圧も−３Ｖになる。
しかし、時刻ｃにおいては、保持信号φｂおよび点灯信号φＩ１（φＩ）は共に「Ｈ」（０Ｖ）であるので、保持サイリスタＢ１はターンオンせず、発光サイリスタＬ１もターンオンせず、点灯（発光）しない。
時刻ｆ、時刻ｉ、時刻ｌでも同様であるので、時刻ｌの直後において、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態になっているとともに、転送サイリスタＴ４もオン状態を維持している。そして、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４および発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧が共に−３Ｖになっている。
【０１２６】
なお、時刻ｌにおいて、前述したように、転送サイリスタＴ５のゲート端子Ｇｔ５の電位は−１．５Ｖになる。しかし、保持サイリスタＢ５のゲート端子Ｇｂ５の電位は−３．３Ｖが維持されるので、保持サイリスタＢ５のしきい電圧は−４．８Ｖとなっている。６以上の番号の保持サイリスタＢのしきい電圧も同様である。
【０１２７】
次に、時刻ｍにおいて、保持信号φｂを「Ｈ」から「Ｌ」（−３．３Ｖ）にする。すると、しきい電圧が−３Ｖの保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４がターンオンする。一方、番号が５以上の保持サイリスタＢは、しきい電圧が−４．８Ｖであるのでオフ状態を維持する。
なお、保持サイリスタＢは抵抗Ｒｃを介して保持信号線７６と接続されている。そこで、１個の保持サイリスタＢがオン状態になって、そのカソード端子の電位が−１．５Ｖになっても、保持信号線７６の電位はそのカソード端子の電位（−１．５Ｖ）に引き込まれず、「Ｌ」を維持する。このため、しきい電圧が「Ｌ」より高い複数の保持サイリスタＢ（ここでは、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４）を残らずターンオンさせうる。抵抗Ｒｃは、保持信号線７６の電位がオン状態の保持サイリスタＢのカソード端子の電位に引き込まれないように設定されている。
【０１２８】
各保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４がターンオンすると、ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４は「Ｈ」（０Ｖ）になる。このため、各保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４に接続された、各発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ４も「Ｈ」（０Ｖ）になる。これにより、各発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧は−１．５Ｖになる。
なお、５以上の番号の発光サイリスタＬのしきい電圧は、５以上の番号の保持サイリスタＢと同じく−４．８Ｖが維持されている。
【０１２９】
時刻ｎにおいて、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」に移行すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンし、点灯（発光）する。
なお、発光サイリスタＬは、抵抗を設けず点灯信号線７５に接続されている。しかし、点灯信号φＩ１は電流駆動されるので、抵抗を介さなくともよい。
【０１３０】
そして、同じ時刻ｎにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｌ」から「Ｈ」に移行すると、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子とアノード端子とが同じ「Ｈ」になって、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がターンオフする。これにより、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４から、点灯させる発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の位置（番号）の情報が失われる。
ここでは、保持サイリスタＢをターンオンさせることによって、発光サイリスタＬのしきい電圧を高くし、点灯信号φＩ１（φＩ）の「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）への移行により、発光サイリスタＬをターンオンさせ点灯（発光）している。なお、時刻ｎの直前の時刻ｍにおいて、保持サイリスタＢをオン状態にすることで、点灯させる発光サイリスタＬの位置（番号）の情報を保持サイリスタＢに転写（コピー）している。よって、時刻ｎにおいて、記憶サイリスタＭをターンオフして、点灯させる発光サイリスタＬの位置（番号）の情報が記憶サイリスタＭから失われても構わない。
【０１３１】
また、同じ時刻ｎにおいて、第１転送信号φ１を「Ｈ」から「Ｌ」に移行している。これに関連する転送サイリスタＴの動作は、第１の実施の形態における時刻ｎにおける転送サイリスタＴの動作と同様である。
なお、本実施の形態では、時刻ｎにおいて、第１転送信号φ１の「Ｈ」から「Ｌ」への移行と、記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｈ」への移行と、点灯信号φＩ１（φＩ）の「Ｈ」から「Ｌｅ」への移行とを同時に行っている。しかし、これらの移行を同時に行う必要はない。記憶信号φｍ１Ａ（φｍ）の「Ｌ」から「Ｈ」への移行は、時刻ｍの保持信号φｂの「Ｈ」から「Ｌ」への移行の後であればよい。点灯信号φＩ１（φＩ）の「Ｈ」から「Ｌｅ」への移行は、時刻ｍの保持信号φｂの「Ｈ」から「Ｌ」への移行の後で且つ時刻ｏの保持信号φｂの「Ｌ」から「Ｈ」への移行の前であればよい。このようにすることで、点灯させる発光サイリスタＬの位置（番号）の情報が、記憶サイリスタＭから保持サイリスタＢへ複写され、そして発光サイリスタＬへと伝えられ、途中で失われることがない。
一方、第１転送信号φ１の「Ｈ」から「Ｌ」への移行は、記憶信号φｍを「Ｌ」から「Ｈ」への移行の後に行うのが好ましい。もし、記憶信号φｍ１Ａ（φｍ）が「Ｌ」のときに、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、転送サイリスタＴ５がターンオンにより、記憶サイリスタＭ５のしきい電圧が−３Ｖになって、記憶サイリスタＭ５がターンオンする。すると、保持サイリスタＢ５は、しきい電圧が−３Ｖになって、ターンオンする。そして、発光サイリスタＬ５が点灯（発光）してしまう。すなわち、時刻ｎの直後において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５がオン状態で、点灯（発光）していることになってしまう。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態にあるとともに、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４および転送サイリスタＴ４、Ｔ５がオン状態になっている。
【０１３２】
時刻ｏにおいて、保持信号φｂを「Ｌ」から「Ｈ」に移行し、第２転送信号φ２を「Ｌ」から「Ｈ」に移行する。
保持信号φｂが「Ｌ」から「Ｈ」に移行すると、保持サイリスタＢのカソード端子とアノード端子の電位が共に「Ｈ」になるので、オン状態の保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４がターンオフする。これにより、保持サイリスタＢから、点灯させる発光サイリスタＬの位置（番号）に関する情報が失われる。しかし、時刻ｏの直前の時刻ｎにおいて、発光サイリスタＬを点灯させているので、保持サイリスタＢから、点灯させる発光サイリスタＬの位置（番号）に関する情報が失われても構わない。
【０１３３】
また、第２転送信号φ２を「Ｌ」から「Ｈ」に移行することで、転送サイリスタＴ４がターンオフする。
よって、時刻ｏの直後において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態にあるとともに、転送サイリスタＴ５がオン状態を維持している。
【０１３４】
時刻ｐにおいて、記憶信号φｍを「Ｈ」から「Ｌ」にすると、記憶サイリスタＭ５がターンオンする。すると、保持サイリスタＢ５のゲート端子Ｇｂ５（発光サイリスタＬ５のゲート端子Ｇｌ５も同じ）の電位は、順バイアスの接続ダイオードＤｂ５を介して、−１．５Ｖになる。そして、保持サイリスタＢ５（発光サイリスタＬ５も同じ）のしきい電圧は−３Ｖになる。
なお、記憶サイリスタＭ６のゲート端子Ｇｍ６の電位は−３Ｖである。よって、保持サイリスタＢ６のゲート端子Ｇｂ６の電位は電源電位Ｖｇａ（−３．３Ｖ）に維持され、保持サイリスタＢ６のしきい電圧は−４．８Ｖである。番号が７以上の保持サイリスタＢのしきい電圧も−４．８Ｖである。
【０１３５】
一方、オン状態の転送サイリスタＴ５のゲート端子Ｇｔ５は「Ｈ」（０Ｖ）であるが、結合ダイオードＤｃ４が逆バイアスとなるため、ゲート端子Ｇｔ５が「Ｈ」（０Ｖ）になった影響は、転送サイリスタＴ４のゲート端子Ｇｔ４に及ばず、ゲート端子Ｇｔ４の電位は電源電位Ｖｇａ（−３．３Ｖ）である。よって、保持サイリスタＢ４のゲート端子Ｇｂ４の電位も電源電位Ｖｇａ（−３．３Ｖ）であって、保持サイリスタＢ４のしきい電圧は−４．８Ｖとなる。番号が３以下の保持サイリスタＢのしきい電圧も同様に−４．８Ｖである。
【０１３６】
なお、時刻ｐにおいては、保持信号φｂは、「Ｈ」であるので、保持サイリスタＢ５はターンオンしない。
さらに、時刻ｐにおいては、点灯信号φＩ１（φＩ）は「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）であるので、しきい電圧が−３Ｖである発光サイリスタＬ５はターンオンせず、点灯（発光）しない。
よって、時刻ｐの直後において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持するとともに、転送サイリスタＴ５および記憶サイリスタＭ５がオン状態になっている。
このように、本実施の形態では、ある組の発光サイリスタＬを点灯（発光）させる点灯期間において、次の組において点灯させる発光サイリスタＬの位置（番号）を記憶サイリスタＭに記憶させ、ある組の発光サイリスタＬと次の組の発光サイリスタＬとを短い時間間隔で点灯（発光）させるようにしている。
【０１３７】
同様にして、期間Ｔ（ＩＩ）の時刻ｐから時刻ｑの間に、記憶サイリスタＭ５に加えて、記憶サイリスタＭ６、Ｍ７、Ｍ８が順にターンオンする。これにより、保持サイリスタＢ６、Ｂ７、Ｂ８（発光サイリスタＬ６、Ｌ７、Ｌ８も同様）のしきい電圧が−３Ｖになる。上述したと同様に発光サイリスタＬ６、Ｌ７、Ｌ８はターンオンせず、消灯を維持する。その一方、時刻ｐから時刻ｑの間において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は点灯（オン）状態を維持する。
すなわち、時刻ｑの直後において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がオン状態を維持して、点灯（発光）しているとともに、転送サイリスタＴ８、記憶サイリスタＭ５、Ｍ６、Ｍ７、Ｍ８がオン状態となっている。
【０１３８】
次に、時刻ｒにおいて、点灯信号φＩ１（φＩ）を「Ｌｅ」から「Ｈ」に移行し、保持信号φｂを「Ｈ」から「Ｌ」に移行する。
点灯信号φＩ１（φＩ）を「Ｌ」から「Ｈ」に移行すると、点灯（発光）していた発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のカソード端子とアノード端子との電位が共に「Ｈ」になるので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４はターンオフして消灯する。
一方、保持信号φｂを「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖの保持サイリスタＢ５、Ｂ６、Ｂ７、Ｂ８がターンオンする。すると、時刻ｍと同様に、発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８のそれぞれのしきい電圧が−１．５Ｖになる。
【０１３９】
なお、時刻ｒでは、点灯信号φＩ１（φＩ）の「Ｌｅ」から「Ｈ」への移行と、保持信号φｂの「Ｈ」から「Ｌ」への移行とを同時に行っている。ここでは、点灯信号φＩ１（φＩ）の「Ｌｅ」から「Ｈ」への移行の後に、保持信号φｂの「Ｈ」から「Ｌ」への移行を行うことが望ましい。点灯信号φＩ１（φＩ）が「Ｌｅ」である状態において、保持信号φｂの「Ｈ」から「Ｌ」への移行を行うと、しきい電圧が−１．５Ｖとなる発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８がターンオンして点灯（発光）してしまうからである。
よって、時刻ｒの直後では、記憶サイリスタＭ５、Ｍ６、Ｍ７、Ｍ８、保持サイリスタＢ５、Ｂ６、Ｂ７、Ｂ８、転送サイリスタＴ８がオン状態になっている。
【０１４０】
次に、時刻ｓにおいて、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」に移行する。
すると、時刻ｎでと同様に、しきい電圧が−１．５Ｖの発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８がターンオンして点灯（発光）する。
なお、同じ時刻ｓにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に、記憶信号φｍ１Ａ（φｍ）が「Ｌ」から「Ｈ」になっているが、これらについては、時刻ｎで述べたと同様であるので、説明を省略する。
【０１４１】
以上説明したように、本実施の形態では、発光サイリスタＬの点灯（発光）と、次に点灯させる発光サイリスタＬの位置（番号）を記憶する記憶サイリスタＭをターンオンさせる動作とを、並行して行っている。これにより、第１の実施の形態に比べ、発光サイリスタＬの点灯（発光）をより少ない休止期間（図１４の時刻ｒから時刻ｓ）を挟んで連続して行っている。
このため、プリントヘッド１４による感光体ドラム１２への書込時間が短くなる。
【０１４２】
これは、保持サイリスタＢを設けることにより、記憶サイリスタＭに記憶された点灯させる発光サイリスタＬの位置（番号）の情報を保持サイリスタＢに転写し、記憶サイリスタＭから点灯させる発光サイリスタＬの位置（番号）の情報を消去（クリア）し、次に点灯させようとする発光サイリスタＬの位置（番号）を記憶サイリスタＭに記憶させるようにしたことによる。
すなわち、保持サイリスタＢを介在させることにより、記憶サイリスタＭと発光サイリスタＬとの間の電気的な関係を断ち切って、記憶サイリスタＭの状態の変化の影響が発光サイリスタＬに及ばないようにしていることによる。
そして、保持サイリスタＢはオン状態になることで、オフ状態にあるときに比べ、第１の実施の形態における記憶サイリスタＭと同様に、発光サイリスタＬをオン状態にしやすくしている。
【０１４３】
なお、図１４では、＃Ｉ、＃ＩＩ、＃ＩＩＩ、＃ＩＶの発光サイリスタＬをすべて点灯させるとした。しかし、第１の実施の形態でと同様に、発光サイリスタＬを点灯させない場合には、記憶信号φｍを「Ｓ」に維持して、記憶サイリスタＭをターンオンさせない（オフ状態を維持する）ようにすればよい。記憶サイリスタＭがオフ状態にあると、それに対応する保持サイリスタＢもターンオンしないので、発光サイリスタＬも点灯（発光）しない。
【０１４４】
図１５は、第２の実施の形態における発光チップＣの動作を説明するための別のタイミングチャートである。発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明する。図１５では、図１１（ｂ）に示したように、発光サイリスタＬを８個ずつ組にして点灯制御する場合を示している。なお、図１５では、発光サイリスタＬの８個の組＃Ｉを点灯制御する部分を示している。
図１５の時刻ｃから時刻ｔの期間Ｔ（Ｉ）では、＃Ｉの８個の発光サイリスタＬ１〜Ｌ８をすべて点灯させるとした。
【０１４５】
図１５においても、図１４と同様に、時刻ａから時刻ｕへとアルファベット順に時刻が経過するとした。図１１（ｂ）の＃Ｉの発光サイリスタＬ１〜Ｌ８は、時刻ｃから時刻ｑの期間Ｔ（Ｉ）において点灯制御される。
そして、図１５の期間Ｔ（Ｉ）の時刻ｃから時刻ｑの間に、図１４における４個の記憶サイリスタＭをオン状態に設定する時刻ｃから時刻ｎの動作が２回繰り返されている。そして、時刻ｒで保持信号φｂを「Ｈ」から「Ｌ」にし、時刻ｓで点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」にしている。
発光チップＣ１（Ｃ）の動作は、前述した発光点（発光サイリスタＬ）が４個の場合と同じであるので、説明を省略する。
なお、発光チップＣ１（Ｃ）を変更することなく、図１４および図１５に示すように、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、保持信号φｂ、点灯信号φＩ１（φＩ）の波形を変更するのみで、８個の発光点（発光サイリスタＬ）を同時にターンオンさせて点灯（発光）しうる。
このように、点灯させる発光点（発光サイリスタＬ）の数は、任意に設定しうる。
【０１４６】
＜第３の実施の形態＞
本実施の形態では、第２の実施の形態と、発光チップＣの構成が異なっている。
第１および第２の実施の形態における発光チップＣは、３つ（３値）の電位レベルを有する記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）で駆動されている。すなわち、「Ｌ」（−３．３Ｖ）は、発光サイリスタＬを点灯させる指示であって、記憶サイリスタＭをターンオンさせる。「Ｈ」（０Ｖ）は、記憶した点灯させる発光サイリスタＬの指定をクリア（リセット）する指示であって、オン状態の記憶サイリスタＭをターンオフする。そして、「Ｈ」と「Ｌ」の間の電位である記憶レベル「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）は、オフ状態の記憶サイリスタＭをターンオンしないが、オン状態にある記憶サイリスタＭをターンオフせず、オン状態を維持する電位である。
よって、第１および第２の実施の形態における発光チップＣは、３値の電位を出力する電源で駆動されている。
【０１４７】
本実施の形態における発光チップＣは、２つ（２値）の電位を有する記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）で駆動されうる。よって、本実施の形態における発光チップＣは、２値の電位レベルを出力する電源で駆動でき、より容易に駆動しうる。
【０１４８】
なお、本実施の形態における回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成は、図１０に示した第２の実施の形態と同じである。よって、回路基板６２に搭載される信号発生回路１００の構成および回路基板６２の配線構成についての説明を省略する。
さらに、発光チップＣの概要も、図１１に示した第２の実施の形態と同じである。よって、発光チップＣの概要についての説明を省略する。
【０１４９】
図１６は、第３の実施の形態における発光チップＣの回路構成を説明するための図である。ここでは、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。図１６では、発光サイリスタＬ１〜Ｌ５に関連する部分を示している。なお、図１２に示した第２の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
本実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、第２の実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分（図１２参照）の接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…に代えて、基板８０（後述する図１７参照）上に列状に配列され、記憶サイリスタＭがターンオンしたことを保存（記憶）する保存素子の一例としての保存サイリスタＮ１、Ｎ２、Ｎ３、…からなる保存サイリスタ列（保存素子列）を備えている。
ここでは、保存サイリスタＮ１、Ｎ２、Ｎ３、…をそれぞれ区別しないときは、保存サイリスタＮと呼ぶ。
なお、保持サイリスタＢとは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。そして、保存サイリスタＮのアノード端子を第５のアノード、カソード端子を第５のカソード、ゲート端子を第５のゲートと呼ぶ。
【０１５０】
保存サイリスタＮの数は、第１の実施の形態と同様に１２８個である。
そして、第２の実施の形態における転送サイリスタＴ１、Ｔ２、Ｔ３、…等と同様に、保存サイリスタＮ１、Ｎ２、Ｎ３、…は、図１６中において、左側からＮ１、Ｎ２、Ｎ３、…のように番号順で配列されている。
その他の構成要素は図１２に示した第２の実施の形態と同じである。よって、第２の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
【０１５１】
次に、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における各素子の電気的な接続について説明する。ここでは、図１２に示した第２の実施の形態における接続ダイオードＤｂに代えて設けられた保存サイリスタＮを中心に電気的な接続を説明する。
各保存サイリスタＮ１、Ｎ２、Ｎ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…等のアノード端子と同様に、基板８０に接続されている。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図１０参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、保存サイリスタＮ１、Ｎ２、Ｎ３、…の各ゲート端子は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…にそれぞれ接続されている。
また、保存サイリスタＮのカソード端子は、保持サイリスタＢのゲート端子Ｇｂおよび発光サイリスタＬのゲート端子Ｇｌに接続されている。
【０１５２】
図１７は、第３の実施の形態における発光チップＣの平面レイアウト図および断面図である。ここでも、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。図１７（ａ）は、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における発光サイリスタＬ１〜Ｌ４に関連する部分の平面レイアウト図である。図１７（ｂ）は、図１７（ａ）に示したＸＶＩＩＢ−ＸＶＩＩＢ線での断面図である。なお、図１７（ａ）および（ｂ）の図中には、構成する素子や端子の名前により示している。
本実施の形態では、図１３に示した第２の実施の形態の平面レイアウト図において、第７アイランド１４７の接続ダイオードＤｂ１の代わりに保存サイリスタＮ１が設けられている。
【０１５３】
保存サイリスタＮ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１５に形成されたｎ型のオーミック電極１２５をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型のオーミック電極１３４を、記憶サイリスタＭ１と共通のゲート端子Ｇｍ１とする。
そして、保存サイリスタＮ１のカソード端子であるｎ型のオーミック電極１２５は、保持サイリスタＢ１のゲート端子Ｇｂ１（発光サイリスタＬ１のゲート電極Ｇｌ１を兼ねる。）に接続されている。
【０１５４】
次に、発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図１０に示したように、第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信される。また、図１１に示したように、１個の発光チップＣ（Ｃ１〜Ｃ６０）は、２個のＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂとを有している。そして、これらのＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂも第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信される。よって、各発光チップＣ（Ｃ１〜Ｃ６０）のすべてのＳＬＥＤは、第１転送信号φ１、第２転送信号φ２および保持信号φｂが共通に送信され、並列に駆動される。
一方、画像データに基づいて、ＳＬＥＤ毎に異なる記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）が送信される。そして、各発光チップＣ（Ｃ１〜Ｃ６０）には、点灯信号φＩ（φＩ１〜φＩ３０）が２個の発光チップＣを群として、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのＳＬＥＤに対して、第１転送信号φ１と第２転送信号φ２と保持信号φｂとが共通に送信される。一方、それぞれのＳＬＥＤに対して、記憶信号φｍが個別に送信される。そして、発光チップＣの群毎に、点灯信号φＩが共通に送信される。しかし、すべてのＳＬＥＤが同様に動作するので、発光部６３の動作は、発光チップＣ１のＳＬＥＤ＿Ａの部分の動作を説明すれば足りる。そこで、発光チップＣ１のＳＬＥＤ＿Ａを例に取って、発光チップＣの動作を説明する。
【０１５５】
図１８は、第３の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明する。
図１８では、図１１（ａ）に示した発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。ここでは、＃Ｉ、＃ＩＩのそれぞれ４個の発光サイリスタＬをすべて同時に点灯させるとする。
【０１５６】
図１８において、時刻ａから時刻ｘへとアルファベット順に時刻が経過するとする。時刻ｃから時刻ｕまでの期間Ｔ（Ｉ）では、図１１（ａ）に示す＃Ｉの４個の発光サイリスタＬ１〜Ｌ４を同時に点灯させるため、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４を順次ターンオンさせている。各記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のターンオンにともなって、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４を順次ターンオンさせ、点灯させる発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の位置（番号）を記憶させる。そして、時刻ｒから時刻ｖまでの点灯期間において、発光サイリスタＬ１〜Ｌ４を点灯（発光）させている。
【０１５７】
次に、時刻ｕから時刻ｘまでの期間Ｔ（ＩＩ）では、図示していないが、図１１（ａ）に示す＃ＩＩの４個の発光サイリスタＬ５〜Ｌ８を同時に点灯させるため、記憶サイリスタＭ５、Ｍ６、Ｍ７、Ｍ８を順次ターンオンさせる。各記憶サイリスタＭ５、Ｍ６、Ｍ７、Ｍ８のターンオンにともなって、保存サイリスタＮ５、Ｎ６、Ｎ７、Ｎ８をターンオンさせ、点灯させようとする発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８の位置（番号）を記憶させる。そして、時刻ｗから以降において、発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８を点灯（発光）させる。
以下、同様にして、発光サイリスタＬの数が１２８であれば、発光サイリスタＬ１２８まで、点灯制御が行われる。
【０１５８】
本実施の形態では、記憶サイリスタＭ、保存サイリスタＮ、保持サイリスタＢ、発光サイリスタＬの動作が相互に関連する。このため、図１８に示す本実施の形態におけるタイミングチャートにおける表示の仕方は、図１４に示した第２の実施の形態におけるタイミングチャートと異なっている。すなわち、図１８では、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ、保持信号φｂ、転送信号φＩ１の波形を示すとともに、記憶サイリスタＭ１〜Ｍ４、保存サイリスタＮ１〜Ｎ４、保持サイリスタＢ１〜Ｂ４、発光サイリスタＬ１〜Ｌ４についてオン状態（Ｏｎ）とオフ状態（Ｏｆｆ）とを示している。
【０１５９】
期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…における第１転送信号φ１、第２転送信号φ２、保持信号φｂは同じ信号波形の繰り返しである。記憶信号φｍ１Ａ（φｍ）は、画像データによって変化するが、図１８では、期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）において同時に点灯制御される４個の発光サイリスタＬをすべて点灯させるとしているので、期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）における記憶信号φｍ１Ａ（φｍ）の波形は同じである。
【０１６０】
期間Ｔ（Ｉ）の開始時刻ｃは、発光チップＣ１（Ｃ）が動作状態に入るタイミングであるため、点灯（発光）している発光サイリスタＬがない。このため、点灯信号φＩ１（φＩ）の波形は、期間Ｔ（Ｉ）と期間Ｔ（ＩＩ）とで異なるが、期間Ｔ（ＩＩ）以降は、同じ波形の繰り返しである。
したがって、以下では、点灯信号φＩ１（φＩ）を除いた他の信号の波形を、期間Ｔ（Ｉ）（時刻ｃから時刻ｕ）において説明する。点灯信号φＩ１（φＩ）については、期間Ｔ（ＩＩ）（時刻ｕから時刻ｗ）において説明する。
時刻ａから時刻ｃまでの期間は、第２の実施の形態でと同様に、発光チップＣ１（Ｃ）が動作を開始する期間である。
【０１６１】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、保持信号φｂの、期間Ｔ（Ｉ）における波形を説明する。
第１転送信号φ１は、期間Ｔ（Ｉ）の開始時刻ｃで「Ｌ」であって、時刻ｆで「Ｌ」から「Ｈ」に移行し、時刻ｉで「Ｈ」から「Ｌ」に移行する。さらに、時刻ｎで「Ｌ」から「Ｈ」に移行し、時刻ｒで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（Ｉ）の終了時刻ｕまで「Ｌ」を維持する。
第２転送信号φ２は、期間Ｔ（Ｉ）の開始時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｔで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（Ｉ）の終了時刻ｕまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｕの期間においては、共に「Ｌ」となる期間（例えば時刻ｅから時刻ｆ、時刻ｉから時刻ｊ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
【０１６２】
記憶信号φｍ１Ａ（φｍ）は、期間Ｔ（Ｉ）の開始時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から「Ｈ」に移行する。そして、時刻ｇで「Ｈ」から「Ｌ」に、時刻ｈで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に、時刻ｌで「Ｌ」から「Ｈ」に、時刻ｏで「Ｈ」から「Ｌ」に、時刻ｐで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（Ｉ）の終了時刻ｕまで「Ｈ」を維持する。
すなわち、本実施の形態では、第１および第２の実施の形態と異なって、記憶信号φｍ１Ａ（φｍ）は「Ｓ」となる期間を有さない。
ここで、記憶信号φｍ１Ａ（φｍ）と、第１転送信号φ１および第２転送信号φ２との関係を説明する。記憶信号φｍ１Ａ（φｍ）は、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」のとき、「Ｌ」になる。例えば、第１転送信号φ１のみが「Ｌ」である時刻ｂから時刻ｅの間の時刻ｃから時刻ｄにおいて、第２転送信号φ２のみが「Ｌ」である時刻ｆから時刻ｉの間の時刻ｇから時刻ｈにおいて、記憶信号φｍ１Ａ（φｍ）は「Ｌ」である。
【０１６３】
一方、保持信号φｂは、期間Ｔ（Ｉ）の開始時刻ｃにおいて「Ｈ」であって、時刻ｑで「Ｈ」から「Ｌ」に移行する。そして、時刻ｓで「Ｌ」から「Ｈ」に移行し、期間Ｔ（Ｉ）の終了時刻ｐまで「Ｈ」を維持する。
【０１６４】
点灯信号φＩ１（φＩ）は、期間Ｔ（Ｉ）の時刻ｒで「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行し、期間Ｔ（ＩＩ）の時刻ｖで「Ｌｅ」から「Ｈ」に移行する。こののち、時刻ｗで再び「Ｈ」から「Ｌｅ」に移行する。そして、期間Ｔ（ＩＩ）の終了時刻ｘでは「Ｌｅ」を維持している。時刻ｒから時刻ｖまでの「Ｌｅ」の期間において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４を点灯（発光）させている。そして時刻ｗから始まる「Ｌｅ」の期間において、図示しないが、発光サイリスタＬ５〜Ｌ８を点灯させている。
保持信号φｂと点灯信号φＩ１（φＩ）との関係を見ると、保持信号φｂが「Ｌ」である期間（例えば時刻ｑから時刻ｓ）において、点灯信号φＩ１（φＩ）が「Ｈ」から「Ｌｅ」に移行している。
【０１６５】
次に、図１６を参照しつつ、図１８に示したタイミングチャートにしたがって、発光部６３および発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分の動作を説明する。発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作は、第２の実施の形態における発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作と同様である。よって、本実施の形態における発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作の説明においては、第１および第２の実施の形態における動作と同様の部分の説明を省略する。
（初期状態）
図１８に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定される。発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｇａ端子は電源電位Ｖｇａに設定される（図１０参照）。ただし、電源電位Ｖｇａは、第２の実施の形態における「Ｌ」（−３．３Ｖ）ではなく、後述するように、−３Ｖ＜Ｖｇａ≦−１．５Ｖの電位である。以下では、電源電位Ｖｇａは、例として−２．５Ｖであるとし、Ｖｇａ（−２．５Ｖ）と表示する。
【０１６６】
そして、信号発生回路１００は、第１転送信号φ１、第２転送信号φ２、保持信号φｂをそれぞれ「Ｈ」に、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）、点灯信号φＩ（φＩ１〜φＩ３０）を「Ｈ」に設定する。
すると、各発光チップＣのφ１端子、φ２端子、φｍＡ端子およびφｍＢ端子、φｂ端子、φＩ端子のそれぞれの電位が「Ｈ」になる。そして、第１転送信号線７２、第２転送信号線７３、記憶信号線７４Ａ、７４Ｂ、保持信号線７６、点灯信号線７５のそれぞれの電位が「Ｈ」になる。
これにより、転送サイリスタＴ、記憶サイリスタＭ、保持サイリスタＢ、発光サイリスタＬは、それぞれのアノード端子とカソード端子とが「Ｈ」となるので、オフ状態にある。
一方、保存サイリスタＮのカソード端子（ゲート端子Ｇｂ（Ｇｌ））は電源線抵抗Ｒｂを介して電源線７１に接続されている。よって、保存サイリスタＮのカソード端子はＶｇａ（−２．５Ｖ）になっている。
【０１６７】
第１の実施の形態で説明したように、スタートダイオードＤｓによって、ゲート端子Ｇｔ１の電位が−１．５Ｖになって、転送サイリスタＴ１のしきい電圧は−３Ｖになっている。
そして、番号が２以上のゲート端子Ｇｔの電位は、電源線抵抗Ｒｔを介して接続された電源線７１によりＶｇａ（−２．５Ｖ）となっているので、番号が２以上の転送サイリスタＴのしきい電圧は−４Ｖである。
一方、記憶サイリスタＭおよび保存サイリスタＮのゲート端子Ｇｍの電位は、電源線抵抗Ｒｍを介して電源線７１に接続されているので、Ｖｇａ（−２．５Ｖ）になっている。よって、記憶サイリスタＭおよび保存サイリスタＮのそれぞれのしきい電圧は−４Ｖである。よって、保存サイリスタＮはカソード端子の電位がＶｇａ（−２．５Ｖ）であっても、ターンオンしない。
【０１６８】
（動作状態）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、第１の実施の形態と同様に、しきい電圧が−３Ｖである転送サイリスタＴ１がオン状態になって、転送サイリスタＴ１のゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）になる。これにより、ゲート端子Ｇｔ２の電位が−１．５Ｖになって、転送サイリスタＴ２のしきい電圧が−３Ｖになる。
「Ｈ」（０Ｖ）のゲート端子Ｇｔ１に順バイアスの接続ダイオードＤｍ１で接続されたゲート端子Ｇｍ１の電位は−１．５Ｖになる。そして、記憶サイリスタＭ１および保存サイリスタＮ１のしきい電圧が−３Ｖになる。しかし、記憶サイリスタＭ１は、カソード端子の電位が「Ｈ」（０Ｖ）であるので、ターンオンしない。また、保存サイリスタＮ１は、カソード端子の電位がＶｇａ（−２．５Ｖ）であるのでターンオンしない。
また、ゲート端子Ｇｔ２が−１．５Ｖになっても、ゲート端子Ｇｍ２の電位はＶｇａ（−２．５Ｖ）であるので、記憶サイリスタＭ２および保存サイリスタＮ２のしきい電圧は−４Ｖが維持される。
【０１６９】
時刻ｃにおいて、記憶信号φｍＡ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−３Ｖである記憶サイリスタＭ１がターンオンする。そして、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になって、保存サイリスタＮ１のしきい電圧が−１．５Ｖになる。すると、保存サイリスタＮ１のカソード端子の電位はＶｇａ（−２．５Ｖ）であるので、保存サイリスタＮ１がターンオンする。これにより、保存サイリスタＮ１のカソード端子の電位が、拡散電位Ｖｄの−１．５Ｖになる。
保存サイリスタＮ１のカソード端子は保持サイリスタＢ１のゲート端子Ｇｂ１および発光サイリスタＬ１のゲート端子Ｇｌ１に接続されているので、保持サイリスタＢ１および発光サイリスタＬ１のそれぞれのしきい電圧が−３Ｖになる。
【０１７０】
時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、記憶サイリスタＭ１は、カソード端子およびアノード端子がともに「Ｈ」（０Ｖ）となるので、ターンオフする。
しかし、保存サイリスタＮ１のカソード端子は、電源線抵抗Ｒｂ１を介して、Ｖｇａ（−２．５Ｖ）の電源線７１に接続されているので、オン状態が維持される。
【０１７１】
前述した、第２の実施の形態では、時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）にして、記憶サイリスタＭ１をオン状態に維持していた。これに対し、本実施の形態では、時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｈ」（０Ｖ）にして、記憶サイリスタＭ１をターンオフする。しかし、保存サイリスタＮ１はオン状態を維持するので、点灯させる発光サイリスタＬ１の位置（番号）の情報を記憶している。このように、記憶信号φｍＡ１（φｍ）の電位を「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２値にし、「Ｈ」と「Ｌ」の間の「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）を用いないようにしている。
【０１７２】
次に、時刻ｅにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−３Ｖになっていた転送サイリスタＴ２がターンオンする。そして、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３の電位が−１．５Ｖになり、転送サイリスタＴ３のしきい電圧が−３Ｖになる。
一方、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）になることにより、ゲート端子Ｇｍ２の電位が−１．５Ｖになり、記憶サイリスタＭ２と保存サイリスタＮ２のしきい電圧が−３Ｖになる。しかし、記憶信号φｍ１Ａ（φｍ）は「Ｈ」（０Ｖ）であるので、記憶サイリスタＭ２はターンオンしない。また、保存サイリスタＮ２は、カソード端子の電位がＶｇａ（−２．５Ｖ）であるので、ターンオンしない。
よって、時刻ｅの直後において、転送サイリスタＴ１、Ｔ２および保存サイリスタＮ１がオン状態になっている。
【０１７３】
時刻ｆにおいて、第１転送信号φ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」（０Ｖ）になって、ターンオフする。すると、ゲート端子Ｇｔ１の電位がＶｇａ（−２．５Ｖ）に向かって変化する。すると、結合ダイオードＤｃ１が逆バイアスになって、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１に及ばない。同様に、ゲート端子Ｇｍ１は、保存サイリスタＮ１がオン状態であるので、「Ｈ」（０Ｖ）になっている。よって、接続ダイオードＤｍ１が逆バイアスになって、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１に及ばない。よって、転送サイリスタＴ１のしきい電圧は−４Ｖになる。
【０１７４】
時刻ｇにおいて、記憶信号φｍＡ１（φｍ）が再び「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−１．５Ｖである記憶サイリスタＭ１およびしきい電圧が−３Ｖである記憶サイリスタＭ２がターンオンする。
そして、時刻ｃと同様に、記憶サイリスタＭ２のゲート端子Ｇｍ２が「Ｈ」（０Ｖ）になると、保存サイリスタＮ２のしきい電圧が−１．５Ｖになる。保存サイリスタＮ２のカソード端子の電位はＶｇａ（−２．５Ｖ）であるので、保存サイリスタＮ２がターンオンする。
なお、記憶サイリスタＭ１が再びターンオンしても、オン状態の保存サイリスタＮ１に影響を与えず、保存サイリスタＮ１はオン状態を維持する。
よって、時刻ｇの直後においては、転送サイリスタＴ２、記憶サイリスタＭ１、Ｍ２、保存サイリスタＮ１、Ｎ２がオン状態を維持している。
【０１７５】
時刻ｈにおいて、記憶信号φｍＡ１（φｍ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、記憶サイリスタＭ１およびＭ２がともにターンオフする。しかし、保存サイリスタＮ１およびＮ２はオン状態を維持する。
よって、時刻ｈの直後においては、転送サイリスタＴ２、保存サイリスタＮ１、Ｎ２がオン状態を維持している。
【０１７６】
同様に、時刻ｋにおいて、記憶信号φｍＡ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行して、記憶サイリスタＭ１、Ｍ２、Ｍ３がターンオンする。そして、保存サイリスタＮ３が新たにターンオンする。そして、時刻ｌの直後においては、転送サイリスタＴ３、保存サイリスタＮ１、Ｎ２、Ｎ３がオン状態を維持している。
さらに、時刻ｏにおいて、記憶信号φｍＡ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行して、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がターンオンする。そして、保存サイリスタＮ４が新たにターンオンする。そして、時刻ｐの直後においては、転送サイリスタＴ４、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がオン状態を維持している。
すなわち、時刻ｐの直後において、点灯させる発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の位置（番号）を、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がオン状態なることで、記憶している。そして、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がオン状態になることで、それぞれのカソード端子の電位が拡散電位Ｖｄの−１．５Ｖになっている。これにより、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４および発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のそれぞれのしきい電圧が−３Ｖになっている。
【０１７７】
さて、時刻ｑにおいて、保持信号φｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−３Ｖである保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４がターンオンする。すると、各保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４のゲート端子Ｇｂ１（Ｇｌ１）、Ｇｂ２（Ｇｌ２）、Ｇｂ３（Ｇｌ３）、Ｇｂ４（Ｇｌ４）の電位が「Ｈ」（０Ｖ）になって、各発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧が−１．５Ｖになる。
このとき、各保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４のカソード端子の電位が「Ｈ」（０Ｖ）になるため、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がターンオフする。
【０１７８】
時刻ｒにおいて、点灯信号φＩ１（φＩ）が「Ｈ」（０Ｖ）から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行すると、それぞれのしきい電圧が−１．５Ｖである発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
そして、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ４の電位が「Ｈ」（０Ｖ）になる。
【０１７９】
なお、上述では、時刻ｑにおいて、各保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４がターンオンして、ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４の電位が、「Ｈ」（０Ｖ）になるとした。しかし、各ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４の電位は、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４の影響を受ける。よって、各ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４は、時刻ｒにおける点灯信号φＩ１（φＩ）が「Ｈ」（０Ｖ）から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行により、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（発光）しうる電位となればよい。
同様に、時刻ｑにおける各ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４の電位によっては、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がターンオフしなくともよく、時刻ｒにおいて、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして点灯（発光）することにより、各ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４の電位が上昇して、保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４がターンオフしてもよい。
【０１８０】
なお、時刻ｒにおいて、転送サイリスタＴ５がターンオンし、ゲート端子Ｇｔ５が「Ｈ」（０Ｖ）になると、記憶サイリスタＭ５および保存サイリスタＮ５のしきい電圧は−３Ｖになる。そして、時刻ｕにおいて、記憶信号φｍ１Ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、記憶サイリスタＭ５がターンオンし、保存サイリスタＮ５がターンオンする。そして、保存サイリスタＮ５のカソード端子（ゲート端子Ｇｂ５およびＧｌ５）の電位が−１．５Ｖになる。これにより、保持サイリスタＢ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。よって、時刻ｕにおいて、発光サイリスタＬ５がターンオンすることを抑制するため、点灯信号φＩ１(φＩ)を「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）としている。
【０１８１】
時刻ｕから時刻ｘまでの期間Ｔ（ＩＩ）は、発光サイリスタＬ５〜Ｌ８を点灯制御する期間であって、画像データに依存する記憶信号φｍ１Ａ（φｍ）を除いて、期間Ｔ（Ｉ）を繰り返せばよい。
そして、時刻ｖにおいて、点灯信号φＩ１が「Ｌｅ」から「Ｈ」（０Ｖ）に移行すると、オン状態にあって点灯（発光）していた発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオフして、消灯する。
時刻ｒから時刻ｖの間の期間が、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。
【０１８２】
なお、発光サイリスタＬを点灯しないときは、記憶信号φｍ１Ａ（φｍ）を「Ｈ」（０Ｖ）に維持すればよい。例えば、図１８において、発光サイリスタＬ２を点灯しないとすると、時刻ｇから時刻ｈにおいて、記憶信号φｍ１Ａ（φｍ）を「Ｈ」（０Ｖ）に維持すればよい。時刻ｇにおいて、記憶サイリスタＭ１のしきい電圧は−１．５Ｖ、記憶サイリスタＭ２のしきい電圧は−３Ｖとなっているが、記憶信号φｍ１Ａ（φｍ）が「Ｈ」（０Ｖ）であるので、記憶サイリスタＭ１およびＭ２はともにターンオンしない。よって、保存サイリスタＮ２がターンオンしない。このため、記憶サイリスタＭ２および保存サイリスタＮ２のそれぞれのしきい電圧は−４Ｖに維持される。このとき、保存サイリスタＮ１はオン状態が維持されている。
【０１８３】
そして、時刻ｋにおいて、記憶信号φｍ１Ａ（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−１．５Ｖの記憶サイリスタＭ１、しきい電圧が−３Ｖの記憶サイリスタＭ３がターンオンする。しかし、記憶サイリスタＭ２は、しきい電圧が−４Ｖであるので、ターンオンしない。
このように、点灯させない発光サイリスタＬに対応する保存サイリスタＮをオフ状態に維持することで、点灯させない発光サイリスタＬの位置（番号）を記憶させればよい。
【０１８４】
本実施の形態では、保存サイリスタＮをオン状態にすることで、点灯（発光）させる発光サイリスタＬの位置（番号）を記憶している。保存サイリスタＮをオン状態に維持するための電流は、電源線抵抗Ｒｂを介して、Ｖｇａ（−２．５Ｖ）の電源線７１から供給される。保存サイリスタＮのオン状態を維持するための電流を０．１ｍＡとすると、保存サイリスタＮのカソード端子の電位は−１．５Ｖであるので、電源線抵抗Ｒｂの抵抗値は１０ｋΩ以下とすればよい。
【０１８５】
以上説明したように、本実施の形態においても、第２の実施の形態と同様に、発光サイリスタＬの点灯（発光）と、次に点灯させる発光サイリスタＬの位置（番号）を記憶するために記憶サイリスタＭ（保存サイリスタＮを含む）をターンオンさせる動作とを、並行して行っている。これにより、第１の実施の形態に比べ、発光サイリスタＬの点灯（発光）をより少ない休止期間で行いうる。よって、プリントヘッド１４による感光体ドラム１２への書込時間を短くしうる。
さらに、本実施の形態の発光チップＣは、２値の電位の記憶信号φｍで駆動しうるので、駆動がより容易になる。
なお、電源電位Ｖｇａは、記憶サイリスタＭがターンオンしたときに、保存サイリスタＮがターンオンする電位であって、「Ｈ」（０Ｖ）になったゲート端子Ｇｔによりゲート端子Ｇｍの電位が−１．５Ｖになったときに、ターンオンしない電位に設定される。
すなわち、記憶サイリスタＭがターンオンすると、ゲート端子Ｇｍの電位が「Ｈ」（０Ｖ）となるので、保存サイリスタＮのしきい電圧は−１．５Ｖになる。一方、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、順バイアスの接続ダイオードＤｍで接続されたゲート端子Ｇｍの電位は−１．５Ｖになって、保存サイリスタＮのしきい電圧は−３Ｖになる。よって、−３Ｖ＜Ｖｇａ≦−１．５Ｖとなる。
【０１８６】
＜第４の実施の形態＞
第３の実施の形態では、第２の実施の形態の発光チップＣにおいて、保存サイリスタＮを設けた。本実施の形態では、図６に示した第１の実施の形態における発光チップＣに保存サイリスタＮを設けている。
図１９は、第４の実施の形態における発光チップＣの回路構成を説明するための図である。ここでも、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。
図１９に示す発光チップＣ１（Ｃ）の動作は、第１の実施の形態における発光チップＣ１（Ｃ）の動作と第３の実施の形態で説明した保存サイリスタＮの動作とにより容易に理解しうる。よって、詳細な説明を省略する。
本実施の形態における発光チップＣ１（Ｃ）は、２値の電位の記憶信号φｍで駆動しうるので、より容易に駆動しうる。
【０１８７】
＜第５の実施の形態＞
本実施の形態では、第３の実施の形態と、発光チップＣの構成が異なっている。
第３の実施の形態では、電源電位Ｖｇａは、−３Ｖ＜Ｖｇａ≦−１．５Ｖの範囲の電位であって、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、保持信号φｂの「Ｌ」（−３．３Ｖ）と異なっていた。
本実施の形態では、電源電位Ｖｇａと第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、保持信号φｂの「Ｌ」とを共通の電位にしている。よって、本実施の形態における発光チップＣはさらに容易に駆動しうる。
【０１８８】
なお、本実施の形態における回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成は、図１０に示した第２の実施の形態と同じである。よって、回路基板６２に搭載される信号発生回路１００の構成および回路基板６２の配線構成についての説明を省略する。
さらに、発光チップＣの概要も、図１１に発光チップＣを発光チップＣ１（Ｃ）として示した第２の実施の形態と同じである。よって、発光チップＣの概要についての説明を省略する。
【０１８９】
図２０は、第５の実施の形態における発光チップＣの回路構成を説明するための図である。ここでも、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。図１６に示した第３の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。なお、図２０では、発光サイリスタＬ１〜Ｌ５に関連する部分を示している。
本実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、第３の実施の形態の発光チップＣ１（Ｃ）の図１６に示したＳＬＥＤ＿Ａの部分において、それぞれの電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…と電源線７１との間にショットキーバリアダイオードＳＢ１、ＳＢ２、ＳＢ３、…を設けている。ショットキーバリアダイオードＳＢ１、ＳＢ２、ＳＢ３、…をそれぞれ区別しないときはショットキーバリアダイオードＳＢと呼ぶ。
ショットキーバリアダイオードＳＢのカソード端子が電源線７１に接続され、アノード端子が電源線抵抗Ｒｂに接続されている。
なお、ＧａＡｓ、ＧａＡｌＡｓ等のｐ型半導体層、ｎ型半導体層に対して設けられるショットキーバリアダイオードＳＢの順方向電圧Ｖｓは０．５Ｖである。
他の構成は、第３の実施の形態の発光チップＣと同様である。よって、詳細な説明を省略する。
【０１９０】
また、本実施の形態における発光チップＣ１（Ｃ）は、図１７（ａ）に示した第３の実施の形態における発光チップＣ１（Ｃ）の平面レイアウト図において、ｐ型の第３半導体層８３で構成される電源線抵抗Ｒｂの一方の端子部分にショットキーバリア電極を設け、ショットキーバリア電極と電源線７１とを接続すればよい。よって、詳細な説明を省略する。
さらに、本実施の形態の発光チップＣ１（Ｃ）の動作を説明するタイミングチャートは、図１８に示した第３の実施の形態におけるタイミングチャートと同じである。
【０１９１】
第３の実施の形態では、電源電位Ｖｇａは、「Ｈ」（０Ｖ）になったゲート端子Ｇｔによりゲート端子Ｇｍの電位が−１．５Ｖになったときに、保存サイリスタＮがターンオンしない電位（−３Ｖ＜Ｖｇａ≦−１．５Ｖ）に設定されていた。
しかし、本実施の形態においては、電源線抵抗Ｒｂと電源電位Ｖｇａが供給される電源線７１との間にショットキーバリアダイオードＳＢを設けている。よって、本実施の形態における電源電位Ｖｇａは、第３の実施の形態における電源電位Ｖｇａ（−３Ｖ＜Ｖｇａ≦−１．５Ｖ）より、ショットキーバリアダイオードＳＢの順方向電圧（０．５Ｖ）だけ低くしうる。すなわち、電源電位Ｖｇａを−３．５Ｖ＜Ｖｇａ≦−２Ｖとしてよい。よって、本実施の形態における電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）と共通にしうる。
なお、電源電位Ｖｇａが「Ｌ」（−３．３Ｖ）となると、転送サイリスタＴのしきい電圧は第２の実施の形態と同じとなる。
【０１９２】
本実施の形態においても、第２の実施の形態と同様に、発光サイリスタＬの点灯（発光）と、次に点灯させる発光サイリスタＬの位置（番号）を記憶するために記憶サイリスタＭ（保存サイリスタＮを含む）をターンオンさせる動作とを、並行して行っている。これにより、第１の実施の形態に比べ、発光サイリスタＬの点灯（発光）をより少ない休止期間で行いうる。よって、プリントヘッド１４による感光体ドラム１２への書込時間が短くしうる。
さらに、本実施の形態の発光チップＣは、２値の電位の記憶信号φｍで駆動しうるので、より容易に駆動しうる。さらに、電源電位Ｖｇａを第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、保持信号φｂの「Ｌ」と同じ電位としうるため、第４の実施の形態に比べ、さらに容易に駆動しうる。
【０１９３】
＜第６の実施の形態＞
本実施の形態は、第２の実施の形態と、発光チップＣの構成が異なっている。本実施の形態の発光チップＣは、第３の実施の形態と同様に、２値の電位を有する記憶信号φｍによって駆動しうる。
第３の実施の形態では、保持サイリスタＢまたは発光サイリスタＬがターンオンして、ゲート端子ＧｍまたはＧｌの電位が「Ｈ」（０Ｖ）になることにより、オン状態の保存サイリスタＮをターンオフさせる。しかし、保持サイリスタＢのゲート端子Ｇｂまたは発光サイリスタＬのゲート端子Ｇｌの電位は、オン状態の保持サイリスタＢのゲート端子Ｇｂとアノード端子との間の抵抗、またはオン状態の発光サイリスタＬのゲート端子Ｇｌとアノード端子との間の抵抗と、電源線抵抗Ｒｂとの関係に依存する。
本実施の形態では、オン状態の保存サイリスタＮをより確実にターンオフさせる。
【０１９４】
図２１は、第６の実施の形態における回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
ここで、信号発生回路１００が備える点灯信号発生部１１０は、第２の実施の形態と同様に、発光チップＣ（Ｃ１〜Ｃ６０）に対して、２つの発光チップＣ毎に１本の点灯信号φＩ（φＩ１〜φＩ３０）を出力する。
そして、信号発生回路１００が備える記憶信号発生部１２０は、画像データに基づいて点灯させようとする発光サイリスタＬの位置（番号）を記憶するための記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）を出力する。
また、信号発生回路１００が備える転送信号発生部１３０は、各発光チップＣ１〜Ｃ６０に対して、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）、保持信号φｂを送信するとともに、オン状態の保存サイリスタＮをターンオフさせるための消去信号φｈを出力する。
つまり、信号生成手段の一例としての信号発生回路１００は、駆動信号の一例として、点灯信号φＩ（φＩ１〜φＩ３０）、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、ｍ１Ｂ〜φｍ６０Ｂ）、第１の転送信号φ１（第１転送信号φ１）、第２の転送信号φ２（第２転送信号φ２）、保持信号φｂ、消去信号φｈを生成する。
【０１９５】
このため、回路基板６２には、第２の実施の形態に加えて、消去信号φｈを送信する消去信号ライン１０２が設けられている。そして、消去信号ライン１０２は、各発光チップＣ（Ｃ１〜Ｃ６０）の消去信号端子の一例としてのφｈ端子（後述の図２２、図２３参照）に並列に接続されている。
【０１９６】
図２２は、第６の実施の形態における発光チップＣの概要を説明するための図である。発光チップＣ１を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。他の発光チップＣ２〜Ｃ６０も同様である。
発光チップＣ１（Ｃ）において、予め定められた複数の発光サイリスタを組にし、組を単位として点灯または非点灯を制御（点灯制御）している。なお、図２２は、発光チップＣ１（Ｃ）の発光素子を４個ずつ組にして動作させる場合における発光素子の組み合わせを示している。図１１（ａ）および（ｂ）の発光チップＣ１（Ｃ）との違いは、図２２に示す発光チップＣ１（Ｃ）が、φｈ端子を有していることである。消去信号φｈは、ＳＬＥＤ＿ＡおよびＳＬＥＤ＿Ｂに共通に供給される。他は、図１１（ａ）および（ｂ）に示した発光チップＣ１（Ｃ）について説明したと同様であるので、詳細な説明を省略する。
【０１９７】
図２３は、第６の実施の形態における発光チップＣの回路構成を説明するための図である。ここでも、発光チップＣ１のＳＬＥＤ＿Ａの部分を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。
本実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、第２の実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分（図１２参照）に加えて、第３の実施の形態と同様に、基板８０上に列状に配列され、記憶サイリスタＭがターンオンしたことを保存（記憶）する保存素子の一例としての保存サイリスタＮ１、Ｎ２、Ｎ３、…からなる保存サイリスタ列（保存素子列）を備えている。
本実施の形態の発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分は、保存サイリスタＮ１、Ｎ２、Ｎ３、…のそれぞれのカソード端子と消去信号線７７とを接続する消去抵抗Ｒｈ１、Ｒｈ２，Ｒｈ３、…を備えている。そして、φｈ端子と消去信号線７７との間にショットキーバリアダイオードＳＢ０を備えている。
ここでは、保存サイリスタＮ１、Ｎ２、Ｎ３、…および消去抵抗Ｒｈ１、Ｒｈ２，Ｒｈ３、…をそれぞれ区別しないときは、保存サイリスタＮおよび消去抵抗Ｒｈと呼ぶ。
ここで、第１の実施の形態と同様に、保存サイリスタＮおよび消去抵抗Ｒｈの数はそれぞれ１２８個である。
そして、第２の実施の形態における転送サイリスタＴ１、Ｔ２、Ｔ３、…等と同様に、保存サイリスタＮ１、Ｎ２、Ｎ３、…および消去抵抗Ｒｈ１、Ｒｈ２，Ｒｈ３、…は、図２３中において、左側からＮ１、Ｎ２、Ｎ３、…およびＲｈ１、Ｒｈ２，Ｒｈ３、…のように番号順で配列されている。なお、保存サイリスタＮとは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
その他の構成要素は図１２に示した第２の実施の形態と同じである。よって、第２の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
【０１９８】
次に、発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分における各素子の電気的な接続について説明する。ここでは、保存サイリスタＮを中心に電気的な接続を説明する。
各保存サイリスタＮ１、Ｎ２、Ｎ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…等のアノード端子と同様に、基板８０に接続されている。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図２１参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、保存サイリスタＮ１、Ｎ２、Ｎ３、…の各ゲート端子は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…にそれぞれ接続されている。よって、記憶サイリスタＭと保存サイリスタＮとは、共通のゲート端子Ｇｍを有している。
また、保存サイリスタＮのカソード端子は、第２の電気的手段の一例としての消去抵抗Ｒｈを介して消去信号線７７に接続されている。
そして、消去信号線７７は、ショットキーバリアダイオードＳＢ０を介してφｈ端子に接続されている。ショットキーバリアダイオードＳＢ０は、アノード端子が消去信号線７７に接続され、カソード端子がφｈ端子に接続され、消去信号線７７からφｈ端子に向かって電流が流れる向きに接続されている。φｈ端子は、回路基板６２の消去信号ライン１０２に接続されて、消去信号φｈが送信される。
【０１９９】
図２４は、第６の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。発光チップＣ１のＳＬＥＤ＿Ａを例に説明する。
図２４では、図２２に示した発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。図２４では、＃Ｉ、＃ＩＩについて説明する。そして、＃Ｉ、＃ＩＩのそれぞれ４個の発光サイリスタＬをすべて同時に点灯させるとした。
【０２００】
図２４において、時刻ａから時刻ｘへとアルファベット順に時刻が経過するとする。時刻ｃから時刻ｕまでの期間Ｔ（Ｉ）では、図２２に示した＃Ｉの４個の発光サイリスタＬ１〜Ｌ４を同時に点灯させるため、記憶サイリスタＭ１〜Ｍ４を順次ターンオンさせる。記憶サイリスタＭ１〜Ｍ４のターンオンにともなって、保存サイリスタＮ１〜Ｎ４をターンオンさせ、発光サイリスタＬ１〜Ｌ４の位置（番号）を記憶させる。そして、時刻ｒから時刻ｖにおいて、発光サイリスタＬ１〜Ｌ４を点灯（発光）させている。
次に、時刻ｕから時刻ｘまでの期間Ｔ（ＩＩ）では、図２４では図示しないが、図２２に示した＃ＩＩの４個の発光サイリスタＬ５〜Ｌ８を同時に点灯させるため、記憶サイリスタＭ５〜Ｍ８を順次ターンオンさせる。記憶サイリスタＭ５〜Ｍ８のターンオンにともなって、保存サイリスタＮ５〜Ｎ８をターンオンさせ、発光サイリスタＬ５〜Ｌ８の位置（番号）を記憶させる。そして、時刻ｗから、発光サイリスタＬ１〜Ｌ４と同様に、発光サイリスタＬ５〜Ｌ８を点灯（発光）させる。
以下、同様にして、発光サイリスタＬの数が１２８であれば、発光サイリスタＬ１２８まで、点灯制御が行われる。
【０２０１】
本実施の形態では、記憶サイリスタＭ、保存サイリスタＮ、保持サイリスタＢ、発光サイリスタＬの動作が相互に関連する。このため、図１８に示した第３の本実施の形態におけるタイミングチャートと同様に、図２４では、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ、消去信号φｈ、保持信号φｂ、転送信号φＩ１の波形を示すとともに、記憶サイリスタＭ１〜Ｍ４、保存サイリスタＮ１〜Ｎ４、保持サイリスタＢ１〜Ｂ４、発光サイリスタＬ１〜Ｌ４についてオン状態（Ｏｎ）とオフ状態（Ｏｆｆ）をと示している。
【０２０２】
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１Ａ（φｍ）、保持信号φｂの波形は、図１８に示した第３の実施の形態における波形と同じであるので、説明を省略する。
本実施の形態において新たに設けられた消去信号φｈについて説明する。
期間Ｔ（Ｉ）では、消去信号φｈは、期間Ｔ（Ｉ）の開始時刻ｃにおいて、「Ｌ」（−３．３Ｖ）であって、時刻ｒで「Ｌ」（-３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、時刻ｔで「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行する。そして、期間Ｔ（Ｉ）の終了時刻ｕにおいて「Ｌ」（−３．３Ｖ）を維持する。そして、消去信号φｈは、期間Ｔ（Ｉ）の波形が、期間Ｔ（ＩＩ）以降において繰り返される。
【０２０３】
次に、図２３を参照しつつ、図２４に示したタイミングチャートにしたがって、発光部６３および発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの部分の動作を説明する。発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作は、第３の実施の形態における発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作と同様の部分がある。よって、本実施の形態における発光チップＣ１（Ｃ）のＳＬＥＤ＿Ａの動作の説明においては、第３の実施の形態における動作と同様の部分の説明を省略する。
（初期状態）
図２４に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に設定される（図２１参照）。
【０２０４】
そして、信号発生回路１００は、第１転送信号φ１、第２転送信号φ２、保持信号φｂ、記憶信号φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）、点灯信号φＩ（φＩ１〜φＩ３０）を「Ｈ」に設定する。
すると、各発光チップＣのφ１端子、φ２端子、φｍＡ端子およびφｍＢ端子、φｂ端子、φＩ端子のそれぞれの電位が「Ｈ」になる。そして、第１転送信号線７２、第２転送信号線７３、記憶信号線７４Ａ、７４Ｂ、保持信号線７６、消去信号線７７、点灯信号線７５のそれぞれの電位が「Ｈ」になる。
これにより、転送サイリスタＴ、記憶サイリスタＭ、保持サイリスタＢ、発光サイリスタＬは、それぞれのアノード端子とカソード端子とが「Ｈ」となるので、オフ状態にある。
一方、信号発生回路１００は、消去信号φｈを「Ｌ」（−３．３Ｖ）に設定する。すると、各発光チップＣのφｈ端子の電位が「Ｌ」（−３．３Ｖ）になる。このとき、ショットキーバリアダイオードＳＢ０が順バイアスになって、消去信号線７７の電位および保存サイリスタＮのカソード端子の電位は−２．８Ｖになる。
【０２０５】
第１の実施の形態で説明したように、スタートダイオードＤｓによって、ゲート端子Ｇｔ１の電位が−１．５Ｖになって、転送サイリスタＴ１のしきい電圧は−３Ｖになっている。そして、ゲート端子Ｇｔ２の電位は−３Ｖになって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになっている。番号が３以上のゲート端子Ｇｔの電位は、電源線抵抗Ｒｔを介して接続された電源線７１により「Ｌ」（-３．３Ｖ）になって、番号が３以上の転送サイリスタＴのしきい電圧は−４．８Ｖである。
一方、ゲート端子Ｇｍ１の電位は、接続ダイオードＤｍ１により−３Ｖになっている。よって、記憶サイリスタＭ１および保存サイリスタＮ１のそれぞれのしきい電圧は−４．５Ｖになっている。しかし、ゲート端子Ｇｔ１が−１．５Ｖである影響は、ゲート端子Ｇｂ１およびＧｌ１に及ばず、電源線抵抗Ｒｂ１を介して接続された電源線７１により、「Ｌ」（-３．３Ｖ）になっている。よって、保持サイリスタＢ１および発光サイリスタＬ１のそれぞれのしきい電圧は−４．８Ｖである。
また、ゲート端子Ｇｔ１が−１．５Ｖである影響は、番号が２以上のゲート端子Ｇｍ、Ｇｂ、Ｇｌには及ばず、番号が２以上のゲート端子Ｇｍ、Ｇｂ、Ｇｌの電位は、電源線抵抗ＲｍおよびＲｂを介して電源線７１に接続され、「Ｌ」（-３．３Ｖ）になっている。よって、番号が２以上の記憶サイリスタＭ、保持サイリスタＢ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
【０２０６】
以上説明したように、保存サイリスタＮ１は、しきい電圧が−４．５Ｖ、番号が２以上の保存サイリスタＮは、しきい電圧が−４．８Ｖである。前述したように、保存サイリスタＮのカソード端子の電位は−２．８Ｖであるので、保存サイリスタＮはオフ状態にある。
【０２０７】
（動作状態）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、第１の実施の形態と同様に、しきい電圧が−３Ｖである転送サイリスタＴ１がオン状態になって、転送サイリスタＴ１のゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）になる。これにより、ゲート端子Ｇｔ２の電位が−１．５Ｖになって、転送サイリスタＴ２のしきい電圧が−３Ｖになる。
ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）になると、ゲート端子Ｇｍ１の電位が−１．５Ｖになる。すると、記憶サイリスタＭ１および保存サイリスタＮ１のしきい電圧が−３Ｖになる。しかし、記憶サイリスタＭ１は、カソード端子の電位が「Ｈ」（０Ｖ）であので、ターンオンしない。また、保存サイリスタＮ１は、カソード端子の電位が−２．８Ｖであるのでターンオンしない。
また、ゲート端子Ｇｔ２が−１．５Ｖになっても、ゲート端子Ｇｍ２の電位は−３Ｖであるので、記憶サイリスタＭ２および保存サイリスタＮ２のしきい電圧は−４．５Ｖである。よって、保存サイリスタＮ２は、カソード端子の電位が−２．８Ｖであるのでターンオンしない。
【０２０８】
時刻ｃにおいて、記憶信号φｍＡ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−３Ｖである記憶サイリスタＭ１がターンオンする。そして、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になって、保存サイリスタＮ１のしきい電圧が−１．５Ｖになる。すると、保存サイリスタＮ１のカソード端子の電位は−２．８Ｖであったので、保存サイリスタＮ１がターンオンする。これにより、保存サイリスタＮ１のカソード端子の電位が、拡散電位Ｖｄの−１．５Ｖになる。しかし、保存サイリスタＮ１のカソード端子と消去信号線７７とは、消去抵抗Ｒｈ１を介して接続されているため、消去信号線７７は−２．８Ｖが維持される。
記憶サイリスタＭ１および保存サイリスタＮ１がターンオンして、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になると、順バイアスの接続ダイオードＤｂ１を介してゲート端子Ｇｍ１に接続された、保持サイリスタＢ１のゲート端子Ｇｂ１および発光サイリスタＬ１のゲート端子Ｇｌ１の電位が−１．５Ｖになり、保持サイリスタＢ１および発光サイリスタＬ１のそれぞれのしきい電圧が−３Ｖになる。
【０２０９】
時刻ｄにおいて、記憶信号φｍ１Ａ（φｍ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、記憶サイリスタＭ１は、カソード端子およびアノード端子がともに「Ｈ」（０Ｖ）となるので、ターンオフする。
しかし、保存サイリスタＮ１は、カソード端子が、消去抵抗Ｒｈ１を介して、−２．８Ｖの消去信号線７７に接続されているので、オン状態を維持する。
すなわち、本実施の形態においても、第３の実施の形態と同様に、記憶サイリスタＭ１はオフ状態になるが、保存サイリスタＮ１はオン状態を維持して、点灯させる発光サイリスタＬ１の位置（番号）の情報を記憶する。このようにして、記憶信号φｍＡ１（φｍ）の電位を「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２値にし、「Ｈ」と「Ｌ」の間の「Ｓ」（−３．０Ｖ＜「Ｓ」≦−１．５Ｖ）を用いないようにしている。
【０２１０】
この後は、第３の実施の形態と同様であって、順次記憶サイリスタＭ２、Ｍ３、Ｍ４のターンオンにともなって、保存サイリスタＮ２、Ｎ３、Ｎ４を順次ターンオンさせる。そして、時刻ｒにおいて、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行することにより、オン状態になっていた保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ４のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４に、それぞれゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ４が接続された発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
【０２１１】
また、時刻ｒにおいて、消去信号φｈを「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。すると、ショットキーバリアダイオードＳＢ０が逆バイアスになって、消去信号線７７に電流が流れなくなる。すなわち、オン状態であった保存サイリスタＮ１、Ｎ２、Ｎ３、Ｎ４は、電流が流れなくなるためにオン状態が維持できなくなり、ターンオフする。
これ以降の動作は、第３の実施の形態と同様であるので、説明を省略する。
【０２１２】
以上説明したように、本実施の形態では、消去信号φｈを「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行させる（例えば時刻ｒ）ことで、ショットキーバリアダイオードＳＢ０を逆バイアスにする。そして、オン状態の保存サイリスタＮに電流が流れなくなることにより、保存サイリスタＮをターンオフさせている。よって、本実施の形態では、オン状態の保存サイリスタＮをより確実にターンオフさせうる。
【０２１３】
＜第７の実施の形態＞
本実施の形態は、第１の実施の形態と、発光チップＣの構成が異なっている。
第１の実施の形態における発光チップＣは、発光サイリスタＬが１２８個のＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂを備えていた。
これに対し、本実施の形態における発光チップＣは、発光サイリスタＬの数が２５６のＳＬＥＤを１個備えている。
回路基板６２に搭載される信号発生回路１００の構成および回路基板６２の配線構成は、図４に示した第１の実施の形態と同様である。また、発光チップＣの概要は、図５に示した第１の実施の形態と同様である。よって、これらについての詳細な説明を省略する。
【０２１４】
図２５は、第７の実施の形態における発光チップＣの回路構成を説明するための図である。ここでは、発光チップＣ１を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。本実施の形態では、図６に示した第１の実施の形態における発光チップＣ１（Ｃ）において、発光サイリスタＬの数を２５６としている。これにともない、転送サイリスタＴ、記憶サイリスタＭ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数をそれぞれ２５６としている。なお、結合ダイオードＤｃの数は２５５である。図６に示したと同様のものには、同じ符号を付して、詳細な説明を省略する。以下では、図６に示したものと異なるものについて説明する。
【０２１５】
第１転送信号線７２は、転送サイリスタ列の左端部にある転送サイリスタＴ１の側（図２５の紙面の左端部）から、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。一方、第２転送信号線７３は、転送サイリスタ列の右端部にある転送サイリスタＴ２５６の側（図２５の紙面の右端部）から、電流制限抵抗Ｒ２を介して、φ２端子に接続されている。なお、φ１端子とφ２端子とを、第１の実施の形態と同様に、転送サイリスタ列の同じ側（例えば転送サイリスタＴ１の側）に設けてもよい。
記憶サイリスタＭ１〜Ｍ１２８のそれぞれのカソード端子は、それぞれ抵抗Ｒｎ１〜Ｒｎ１２８を介して、記憶信号線７４Ａに接続されている。記憶信号線７４Ａは記憶サイリスタ列の左端部にある記憶サイリスタＭ１の側（図２５の紙面の左端部）から、φｍＡ端子に接続されている。
憶サイリスタＭ１２９〜Ｍ２５６のそれぞれのカソード端子は、それぞれ抵抗Ｒｎ１２９〜Ｒｎ２５６を介して、記憶信号線７４Ｂに接続されている。記憶信号線７４Ｂは記憶サイリスタ列の右端部にある記憶サイリスタＭ２５６の側（図２５の紙面の右端部）から、φｍＢ端子に接続されている。そして、φｍＡ端子およびφｍＢ端子には、記憶信号φｍが共通に接続される。図４において、例えば発光チップＣ１のφｍＡ端子は記憶信号ライン１０８＿１Ａに接続される。φｍＢ端子は記憶信号ライン１０８＿１Ｂに接続される。信号発生回路１００の記憶信号発生部１２０は、記憶信号ライン１０８＿１Ａおよび記憶信号ライン１０８＿１Ｂに共通に記憶信号φｍ１を送信する。すなわち、本実施の形態では、２５６個の発光サイリスタＬを順に点灯制御するので、記憶信号φｍ１を記憶信号φｍＡ１と記憶信号φｍＢ１とに分けなくてよい。
【０２１６】
本実施の形態の発光チップＣの平面レイアウトおよび断面構造は、図７に示した第１の実施の形態と同様である。そして、本実施の形態の発光チップＣ１（Ｃ）の動作は、第１の実施の形態と同様である。よって、これらについての詳細な説明を省略する。
【０２１７】
本実施の形態の発光チップＣのＳＬＥＤでは、記憶信号線７４Ａと記憶信号線７４Ｂとを用い、ＳＬＥＤの両端から記憶信号φｍを供給している。
これまで説明したように、第１〜第５の実施の形態において、複数の発光サイリスタＬを同時にターンオンするために、複数の記憶サイリスタＭを順にオン状態にしている。このため、すでにオン状態になった記憶サイリスタＭに流れる電流により、記憶信号線７４Ａまたは７４Ｂに電位降下が発生する。
よって、もっとも電位降下が大きい記憶信号線７４Ａまたは７４Ｂの部分に接続された記憶サイリスタＭにも、ターンオンさせるために、しきい電圧より低い電位が供給されることが求められる。
【０２１８】
記憶信号線７４Ａまたは７４Ｂにおいて電位降下が最も大きいのは、記憶サイリスタ列の中央に位置する記憶サイリスタＭ１２８およびＭ１２９である。
一例として、記憶信号線７４Ａに抵抗Ｒｎを介して接続された８個の発光サイリスタＬを同時に点灯させる場合において、隣接する２つの記憶サイリスタＭ間の記憶信号線７４Ａまたは７４Ｂの抵抗値（例えば記憶サイリスタＭ１とＭ２との間の記憶信号線７４Ａの抵抗値）を０．１Ωとすると、記憶サイリスタＭ１をターンオンさせるためにφｍＡ端子に供給する電位は−３Ｖであるが、記憶サイリスタＭ１２８をターンオンさせるためにφｍＡ端子に供給する電位は−３．２５Ｖである。
よって、本実施の形態の発光チップＣは、記憶信号φｍの「Ｌ」（-３．３Ｖ）の電位で駆動しうる。
【０２１９】
一方、２５６個の記憶サイリスタＭを１本の記憶信号線（記憶信号線７４Ａと７４Ｂとを１本に接続したもの）の一方の端（記憶サイリスタＭ１の側のφｍＡ端子）から記憶信号φｍを供給する。すると、記憶サイリスタＭ１をターンオンさせるためにφｍＡ端子に供給する電位は−３Ｖであるが、記憶サイリスタＭ２５６をターンオンさせるためにφｍＡ端子に供給する電位は−３．５Ｖとなる。
この場合、発光チップＣは、記憶信号φｍの「Ｌ」（-３．３Ｖ）の電位では駆動しえない。
【０２２０】
以上説明したように、記憶信号線を二つ（記憶信号線７４Ａおよび７４Ｂ）に分割することで、記憶信号線７４の抵抗による電位降下の影響を抑制し、記憶信号φｍの電位の絶対値を小さくしている。
【０２２１】
＜第８の実施の形態＞
本実施の形態は、第７の実施の形態と、発光チップＣの構成が異なっている。
図２６は、第８の実施の形態における発光チップＣの回路構成を説明するための図である。発光チップＣ１を例として説明し、発光チップＣを発光チップＣ１（Ｃ）と表示する。
本実施の形態における発光チップＣは、図２５に示した第７の実施の形態における記憶信号線７４Ａと記憶信号線７４Ｂとを記憶サイリスタＭ１２８および記憶サイリスタＭ１２９との部分で接続し、記憶信号線７４としている。そして、記憶信号線７４の両端を、それぞれφｍＡ端子およびφｍＢ端子に接続している。そして、φｍＡ端子およびφｍＢ端子に、第７の実施の形態と同様に、転送信号φｍを共通に供給している。
これにより、第５の実施の形態と同様に、記憶信号線７４の抵抗による電位降下の影響を抑制し、記憶信号φｍの電位の絶対値を小さくしている。
【０２２２】
なお、第１から第６の実施の形態では、発光チップＣの自己走査型発光素子アレイ（ＳＬＥＤ）の発光点が１２８であるとして説明したが、この個数は任意に設定しうる。また、発光チップＣには、ＳＬＥＤが２個搭載されているとしたが、ＳＬＥＤが１個でもよく、３個以上であってもよい。
さらに、第７および第８の実施の形態では、発光チップＣの自己走査型発光素子アレイ（ＳＬＥＤ）の発光点が２５６であるとして説明したが、この個数は任意に設定しうる。また、発光チップＣには、ＳＬＥＤが１個搭載されているとしたが、ＳＬＥＤが２個以上であってもよい。
【０２２３】
第１から第８の実施の形態において、第１の電気的手段の一例としての結合ダイオードＤｃは、ゲート端子の電位の変化を、伝達できるものであればよく、抵抗などであってもよい。接続ダイオードＤｍ、Ｄｂについても同様である。また、第２の電気的手段の一例としての消去抵抗Ｒｈは、電位差を生じさせるものであればよく、ダイオードなどであってもよい。
第１から第８の実施の形態において、アノード端子を基板としたアノードコモンのサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ、保持サイリスタＢ（第２、第３、第５、第６の実施の形態）、保存サイリスタＮ（第３、第４、第５、第６の実施の形態））について説明した。カソード端子を基板とした、カソードコモンのサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ、保持サイリスタＢ（第２、第３、第５、第６の実施の形態）、保存サイリスタＮ（第３、第４、第５、第６の実施の形態））においても、回路の極性を変更することによって用いうる。
【符号の説明】
【０２２４】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、１００…信号発生回路、１１０…点灯信号発生部、１２０…記憶信号発生部、１３０…転送信号発生部、φ１…第１転送信号、φ２…第２転送信号、φｍ（φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂ）…記憶信号、φｂ…保持信号、φＩ（φＩ１〜φＩ３０）…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｔ（Ｔ１、Ｔ２、Ｔ３…）…転送サイリスタ、Ｍ（Ｍ１、Ｍ２、Ｍ３…）…記憶サイリスタ、Ｎ（Ｎ１、Ｎ２、Ｎ３…）…保存サイリスタ、Ｂ（Ｂ１、Ｂ２、Ｂ３…）…保持サイリスタ、Ｌ（Ｌ１、Ｌ２、Ｌ３…）…発光サイリスタ、Ｄｓ…スタートダイオード、Ｄｃ（Ｄｃ１、Ｄｃ２、Ｄｃ３…）…結合ダイオード、Ｄｍ（Ｄｍ１、Ｄｍ２、Ｄｍ３、…）…接続ダイオード、Ｄｂ（Ｄｂ１、Ｄｂ２、Ｄｂ３、…）…接続ダイオード、ＳＢ（ＳＢ０、ＳＢ１、ＳＢ２、ＳＢ３、…）…ショットキーバリアダイオード
【図１】
2011042157.tif 000003
【図２】
2011042157.tif 000004
【図３】
2011042157.tif 000005
【図４】
2011042157.tif 000006
【図５】
2011042157.tif 000007
【図６】
2011042157.tif 000008
【図７】
2011042157.tif 000009
【図８】
2011042157.tif 000010
【図９】
2011042157.tif 000011
【図１０】
2011042157.tif 000012
【図１１】
2011042157.tif 000013
【図１２】
2011042157.tif 000014
【図１３】
2011042157.tif 000015
【図１４】
2011042157.tif 000016
【図１５】
2011042157.tif 000017
【図１６】
2011042157.tif 000018
【図１７】
2011042157.tif 000019
【図１８】
2011042157.tif 000020
【図１９】
2011042157.tif 000021
【図２０】
2011042157.tif 000022
【図２１】
2011042157.tif 000023
【図２２】
2011042157.tif 000024
【図２３】
2011042157.tif 000025
【図２４】
2011042157.tif 000026
【図２５】
2011042157.tif 000027
【図２６】
2011042157.tif 000028