(57)【要約】      （修正有）【課題】可変減衰器及び高周波スイッチの機能を単独回路で構成した高周波回路を得る。【解決手段】一対の入出力端子１ａ，１ｂ間に２つ以上の伝送線路２ａ，２ｂが直列に接続され、前記入出力端子１ａ，１ｂと前記伝送線路２ａ，２ｂの接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗４ａ，４ｂを介して接地された少なくとも１つのスイッチング素子を含む第１のスイッチング素子部３ａ，３ｃと、前記伝送線路２ａ，２ｂ間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも１つのスイッチング素子を含む第２のスイッチング素子部３ｂと、各前記第１のスイッチング素子部３ａ，３ｃの電流、電圧制御を行う第１の制御回路８ａ，７ａ，７ｃ，５ｅと、各前記第２のスイッチング素子部３ｂの電流、電圧制御を行う第２の制御回路８ｂ，７ｂ，５ｆと、を備えた。【選択図】図１
2011234110.tif 000002
【特許請求の範囲】
【請求項１】
一対の入出力端子間に２つ以上の伝送線路が直列に接続され、
前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも１つのスイッチング素子を含む第１のスイッチング素子部と、
前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも１つのスイッチング素子を含む第２のスイッチング素子部と、
各前記第１のスイッチング素子部の電流、電圧制御を行う第１の制御回路と、
各前記第２のスイッチング素子部の電流、電圧制御を行う第２の制御回路と、
を備えたことを特徴とする高周波回路。
【請求項２】
入出力端子と伝送線路の接続点に接続された第１のスイッチング素子部にそれぞれ、該スイッチング素子部と抵抗との間に直列接続されたキャパシタと、前記第１のスイッチング素子部と前記キャパシタとの間に一端が接続され他端が接地されている高インピーダンスの伝送線路を備えたことを特徴とする請求項１に記載の高周波回路。
【請求項３】
高周波信号接地部が先端開放スタブからなることを特徴とする請求項１または２に記載の高周波回路。
【請求項４】
第１および第２のスイッチング素子部の少なとも１が２つ以上のスイッチング素子を並列接続して構成されたことを特徴とする請求項１から３までのいずれか１項に記載の高周波回路。
【請求項５】
第１および第２のスイッチング素子部のスイッチング素子がＰＩＮダイオードまたは可変抵抗素子からなることを特徴とする請求項１から４までのいずれか１項に記載の高周波回路。
【請求項６】
一対の入出力端子間に２つの伝送線路が直列に接続されたことを特徴とする請求項１から５までのいずれか１項に記載の高周波回路。
【請求項７】
一対の入出力端子間に３つ以上の伝送線路が直列に接続されたことを特徴とする請求項１から５までのいずれか１項に記載の高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波信号を通過および遮断することに加え、入出力端子間の減衰量を可変にすることができる機能を備えた高周波回路に関するものである。
【背景技術】
【０００２】
例えば下記特許文献１には図１０に示すような従来の高周波スイッチの回路構成図が開示されている。この従来の高周波スイッチは入力端子１０１から第１の出力端子１０４へは直列にダイオードＤ１０１が接続されており、出力端子１０４を入力端子とした第２の出力端子１０３へは使用周波数において電気長が１／４波長となる伝送線路ＴＬとシャント接続されたダイオードＤ１０２が接続されている。本スイッチは単一の制御端子１０２からバイアス電圧を印加することで、２つの出力経路を切替えることができる。
【０００３】
また下記非特許文献１には図１１に示すような従来の可変減衰器の回路構成図が開示されている。この従来の可変減衰器は入出力端子間にダイオードをシリーズおよびシャントに接続しπ型の回路を構成している。本回路ではダイオードに流れる電流値を制御し、ダイオードを可変抵抗素子として扱うことで、π型の可変減衰器として動作させるものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２６１６５２号公報
【非特許文献】
【０００５】
【非特許文献１】Dawood Shekari Beyragh, Hamid Pahlevaninezhad, and Seyed Reza Motahari著、“A Broadband Low Reflection Electronically PIN Diode-based Attenuator”、Ultra-Wideband, 2007. ICUWB 2007. IEEE International Conference、pp.800-804、Sept. 2007
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術には以下のような課題がある。
従来の可変減衰器を高周波スイッチとして用いた場合では、入出力間に直列にダイオードが接続される構成となるため、入出力端子間を低損失で通過させることが難しく、また、入出力端子間遮断時に高耐電力特性を実現することも難しい。
また、従来の高周波スイッチは入出力端子間を通過／遮断させる、もしくは複数の出力端子を切替えるものであるため、可変減衰器として動作させるための制御機構を備えていなかった。そのため、可変減衰器と高周波スイッチは独立した機能を有する回路であり、両方の機能を備えた高周波回路は上記２種類の回路を接続する必要があった。
【０００７】
本発明は前記のような課題を解決するためのものであり、可変減衰器および高周波スイッチの機能を単独の回路で構成した高周波回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、一対の入出力端子間に２つ以上の伝送線路が直列に接続され、前記入出力端子と前記伝送線路の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が抵抗を介して接地された少なくとも１つのスイッチング素子を含む第１のスイッチング素子部と、前記伝送線路間の接続点にそれぞれ設けられた、一端が該接続点に接続され他端が接地または高周波信号接地部が設けられた少なくとも１つのスイッチング素子を含む第２のスイッチング素子部と、各前記第１のスイッチング素子部の電流，電圧制御を行う第１の制御回路と、各前記第２のスイッチング素子部の電流，電圧制御を行う第２の制御回路と、を備えたことを特徴とする高周波回路にある。
【発明の効果】
【０００９】
本発明では、入力端子と出力端子間を通過および遮断する従来のスイッチング機能に加え、遮断時に伝送線路間の接続点に接続された第２のスイッチング素子部に印加するバイアス電圧を制御することで、入出力端子間のアイソレーションを可変することが可能となるため、可変減衰器および高周波スイッチとしての機能を備えた高周波回路を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１による高周波回路の構成図である。
【図２】本発明の実施の形態１における入出力端子間通過時の等価回路図である。
【図３】本発明の実施の形態１における入出力端子間遮断時の等価回路図である。
【図４】ＰＩＮダイオードの順方向電流に対する抵抗値の例について示す図である。
【図５】本発明の実施の形態１における抵抗３１ｂの抵抗値を変化させたときの入出力端子間遮断時のアイソレーションを示す図である。
【図６】本発明の実施の形態２における高周波回路の構成図である。
【図７】本発明の実施の形態３における高周波回路の構成図である。
【図８】本発明の実施の形態４における高周波回路の構成図である。
【図９】本発明の実施の形態５における高周波回路の構成図である。
【図１０】従来の高周波スイッチの構成図である。
【図１１】従来の可変減衰器の構成図である。
【発明を実施するための形態】
【００１１】
以下、本発明による高周波回路を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。
【００１２】
実施の形態１．
図１は本発明の実施の形態１による高周波回路の構成図である。図１において、第１および第２の高周波信号入出力端子１ａ，１ｂ間に第１および第２の伝送線路２ａ，２ｂが直列に接続されている。第１および第２の伝送線路２ａ，２ｂは、所要中心周波数において電気長が１／４波長となるように設定される。
【００１３】
ダイオード３ａは、一端(アノード)が入出力端子１ａと伝送線路２ａとの接続点に接続され、他端(カソード)は抵抗４ａを介して接地されている。なお以下では、接続点とは双方が電気的に接続する点を意味し、他の素子が間に介在する場合も含むものとする。ここで、抵抗４ａは、系のインピーダンスと同じ値に設定される。ダイオード３ｂは、一端(アノード)が伝送線路２ａと伝送線路２ｂとの接続点に接続され、他端(カソード)は接地されている。ダイオード３ｃは、一端(アノード)が伝送線路２ｂと入出力端子１ｂとの接続点に接続され、他端(カソード)は抵抗４ｂを介して接地されている。ここで、抵抗４ｂは系のインピーダンスと同じ値に設定される。
【００１４】
制御端子８ａは、第１の経路はインダクタ７ａを介して入出力端子１ａと伝送線路２ａとの接続点に接続され、第２の経路はインダクタ７ｃを介して伝送線路２ｂと入出力端子１ｂとの接続点に接続されており、さらに、一端がインダクタ７ａとインダクタ７ｃの接続点と制御端子８ａとの接続点に接続され、他端が接地されたキャパシタ５ｅを備える。制御端子８ｂは、インダクタ７ｂを介して伝送線路２ａと伝送線路２ｂとの接続点に接続されており、さらに、一端が制御端子８ｂとインダクタ７ｂとの接続点に接続され、他端が接地されたキャパシタ５ｆを備える。制御端子８ａはダイオード３ａ，３ｃに、制御端子８ｂはダイオード３ｂにそれぞれバイアス電圧を与える。
【００１５】
入出力端子１ａと伝送線路２ａとの接続点と入出力端子１ａとの間にキャパシタ５ａ、入出力端子１ａと伝送線路２ａとの接続点と伝送線路２ａとの間にキャパシタ５ｃ、伝送線路２ｂと入出力端子１ｂとの接続点と伝送線路２ｂとの間にキャパシタ５ｄ、伝送線路２ｂと入出力端子１ｂとの接続点と入出力端子１ｂとの間にキャパシタ５ｂ、がそれぞれＤＣカット用として挿入されている。ダイオード３ａ、３ｂおよび３ｃは例えばＰＩＮダイオードからなる。
【００１６】
次に動作について説明する。本回路はダイオードのオン／オフの切替によりスイッチング動作を行うものであり、ダイオードはオン状態では抵抗、オフ状態では容量とみなすことができる
【００１７】
図２に制御端子８ａ，８ｂから(負のバイアス電圧を与えた状態にして)入出力端子１ａ，１ｂ間を通過させる場合の等価回路を示す。この状態ではダイオード３ａ、３ｂおよび３ｃは全てオフ状態（容量）として用いる。ダイオード３ａ、３ｂおよび３ｃが示す電気容量３２ａ、３２ｂおよび３２ｃの容量値が十分に小さい場合、入出力端子１ａより入力された信号は入出力端子１ｂへと出力される。
【００１８】
図３に制御端子８ａ，８ｂに正のバイアス電圧を与えた状態にして入出力端子１ａ，１ｂ間を遮断する場合の等価回路を示す。この状態ではダイオード３ａ、３ｂおよび３ｃは全てオン状態（抵抗）として用いる。ダイオード３ａ、３ｂおよび３ｃが示す電気抵抗３１ａ、３１ｂおよび３１ｃの抵抗値が十分に小さい場合、入出力端子１ａより入力された信号はダイオード３ａが示す抵抗３１ａを介し、抵抗４ａへと入力される。抵抗４ａは系のインピーダンスと同じ値であるため、入力された信号は反射せず、抵抗４ａにて吸収される。
【００１９】
以上のように本回路では、入出力端子間の通過／遮断を切替えることができる。
【００２０】
次に本回路を可変減衰器として動作させる場合について説明する。本状態における等価回路は図３に示す、入出力端子１ａ，１ｂ間を遮断する場合とほぼ同様であるが、ダイオード３ｂが示す抵抗３１ｂを、バイアス電圧を制御し、ダイオードに流れるバイアス電流を制御することにより可変抵抗素子として用いる点が異なる。
【００２１】
本状態において、入出力端子間１ａ，１ｂのアイソレーションを決定づける素子はダイオード３ｂが示す抵抗３１ｂの抵抗値である。また、図４にＰＩＮダイオードの順方向電流(Forward Current)に対する抵抗値(Resistance)の例を示す。よって、制御端子８ｂのバイアス電圧を制御することで、ダイオード３ｂの抵抗値を可変し、アイソレーションを変化させることが可能となる。図５に抵抗３１ｂの抵抗値を変化させた場合の入出力端子間遮断時の周波数とアイソレーションとの関係の例を示す。抵抗３１ｂの抵抗値を大きくすることで、アイソレーションを低くすることができることが分かる。よって本回路では可変減衰器として動作させることができる。
【００２２】
なお、本回路は可変減衰器としての動作時においてもアイソレーション量を調整することで、入出力端子間を通過／遮断とするスイッチと等価な動作を示すことができる。
【００２３】
実施の形態２．
図６は本発明の実施の形態２による高周波回路の構成図である。図６に示す高周波回路は、例えばＰＩＮダイオードで構成されるダイオード３ｂが先端開放スタブ６ａを用いて高周波信号を接地するようにされている。ここで、先端開放スタブ６ａは所要中心周波数において電気長が１／４波長となるように設定される。制御端子８ｂはインダクタ７ｂを介してダイオード３ｂと先端開放スタブ６ａの接続点に接続されており、また一端が制御端子８ｂとインダクタ７ｂとの接続点に接続され、他端が接地されたキャパシタンス５ｆを備えている。また、ダイオード３ａおよびダイオード３ｃは制御端子８ａからのバイアス回路により共通のバイアス電圧を印加することができる。
【００２４】
次に動作について説明する。本回路の基本動作は実施の形態１による動作と同様であるが、ダイオード３ｂに印加される電圧がバイアス端子である制御端子８ａと８ｂに印加されるバイアス電圧の差となる点が異なる。
【００２５】
以上のように構成することで、ダイオード３ａおよび３ｃのバイアス回路を共通化することができ、これによりさらに、ＤＣカットに用いるキャパシタの数を減らすことができ(図１のキャパシタ５ｃ，５ｄ参照)、回路の部品点数を少なく構成することができる。
【００２６】
実施の形態３．
図７は本発明の実施の形態３による高周波回路の構成図である。図７に示す高周波回路は、図６の高周波回路に対して、ダイオード３ａと抵抗４ａの間にキャパシタ５ｇを直列に接続し、ダイオード３ｃと抵抗４ｂの間にキャパシタ５ｈを直列に接続した。さらに、一端をダイオード３ａとキャパシタ５ｇとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路９ａ、一端をダイオード３ｃとキャパシタ５ｈとの接続点に接続し他端を接地した高インピーダンス線路からなる伝送線路９ｂを備えている。
【００２７】
本回路ではダイオード３ａ，３ｃに流れるバイアス電流を抵抗４ａ，４ｂを介さずに伝送線路９ａおよび９ｂを介して接地することで、バイアス電流が抵抗で消費されないため、消費電力を低減することができる。
【００２８】
実施の形態４．
図８は本発明の実施の形態４による高周波回路の構成図である。図８に示す高周波回路は、図６の高周波回路に対して、ダイオード３ａにダイオード３ｄを並列接続して構成した回路である。
【００２９】
本回路では、ダイオード３ａ，３ｄを並列接続することで流れるＲＦ電流を分散させることができるため、ダイオード１つあたりの消費電力および発熱を抑えることができる。その結果、本高周波回路の耐電力を向上させることができる。また、ダイオード３ｂを同様にして２つのダイオードを並列接続して構成した場合についても上記と同等の効果を得ることができる。さらに、ダイオードを３つ以上並列接続した場合でも上記と同等の効果を奏することができる。
【００３０】
実施の形態５．
図９は本発明の実施の形態５による高周波回路の構成図である。図９に示す高周波回路は、図６の高周波回路に対して、伝送線路２ａ，２ｂ間に伝送線路２ｃを直列に接続した。また一端(アノード)を伝送線路２ｂと伝送線路２ｃとの接続点に接続し、他端(カソード)を先端開放スタブ６ｂによって高周波信号を接地するようにされたダイオード３ｅを設けた。また制御端子８ｂは、インダクタ７ｂを介してダイオード３ｂと先端開放スタブ６ａとの接続点に接続する経路と、インダクタ７ｄを介してダイオード３ｅと先端開放スタブ６ｂとの接続点に接続する経路を有している。
【００３１】
本回路では、入出力端子１ａ，１ｂ間に、伝送線路２ａ、ダイオード３ｂを介して接地される経路と、伝送線路２ｃ，ダイオード３ｅを介して接地される経路の２段構成で入出力端子１ａ，１ｂ間を遮断する回路となることから、遮断時における入出力端子間のアイソレーションを向上させることができる。
【００３２】
また、上記ではアイソレーションを向上させるための回路を２段構成とした場合について述べたが、これを伝送線路２ｃ、ダイオード３ｅ、先端開放スタブ６ｂ、インダクタ７ｄで構成される回路ユニットをさらに直列に接続して増やし、３段以上とした場合はさらなるアイソレーションを向上させる効果が得られる。
【００３３】
また、上述した実施の形態１〜５では、スイッチング素子として、ＰＩＮダイオードを用いたものについて示したが、ＦＥＴ(Field Effect Transistor)を用いた場合でも同様の効果を得ることができる。これらのスイッチング素子はバイアス電流を制御することで、可変抵抗素子として用いることもできるものである。
さらに、上述した実施の形態１〜５における、インダクタは等価的な動作を示す線路を用いた場合でも同様の効果を得ることができる。
【００３４】
なお、入出力端子と伝送線路の接続点に接続されたダイオード３ａ，３ｃが第１のスイッチング素子部を構成し、伝送線路間の接続点に接続されたダイオード３ｂ，３ｅが第２のスイッチング素子部を構成し、先端開放スタブ６ａ〜６ｂが高周波信号接地部を構成し、制御端子８ａ、キャパシタ５ｅ、インダクタ７ａ，７ｃが第１のスイッチング素子部の制御を行う第１の制御回路を構成し、制御端子８ｂ、キャパシタ５ｆ、インダクタ７ｂ，７ｄが第２のスイッチング素子部の制御を行う第２の制御回路を構成する。
【００３５】
また、本発明は上記の各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。
【符号の説明】
【００３６】
１ａ，１ｂ  入出力端子、２ａ〜２ｃ，９ａ，９ｂ  伝送線路、３ａ〜３ｅ  ダイオード(スイッチング素子)、４ａ，４ｂ  抵抗、５ａ〜５ｈ  キャパシタ、６ａ，６ｂ  先端開放スタブ(高周波信号接地部)、７ａ〜７ｄ  インダクタ、８ａ，８ｂ  制御端子、３１ａ〜３１ｃ  抵抗、３２ａ〜３２ｃ  電気容量。
【図１】
2011234110.tif 000003
【図２】
2011234110.tif 000004
【図３】
2011234110.tif 000005
【図４】
2011234110.tif 000006
【図５】
2011234110.tif 000007
【図６】
2011234110.tif 000008
【図７】
2011234110.tif 000009
【図８】
2011234110.tif 000010
【図９】
2011234110.tif 000011
【図１０】
2011234110.tif 000012
【図１１】
2011234110.tif 000013