(57)【要約】      （修正有）【課題】ボイド、ディッシング、及びエロージョンの発生を抑制することのできる半導体装置の製造方法を提供する。【解決手段】絶縁膜に幅の異なる複数の開口部３６，３７を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層３８を形成し、次いで、第１の成長速度により、シード層の表面を覆う第１のめっき膜７１を形成し、次いで、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜の表面に第２のめっき膜７２を形成し、次いで、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜上に第３のめっき膜７３を形成し、その後、シード層及び第１乃至第３のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第１及び第２のめっき膜よりなる導電部を形成する。【選択図】図２０
2011204750.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、
前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、
第１の成長速度により、前記シード層の表面を覆う第１のめっき膜を形成する第１のめっき膜形成工程と、
前記第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、前記第１のめっき膜の表面に第２のめっき膜を形成する第２のめっき膜形成工程と、
前記第２の成長速度よりも速い第３の成長速度により、前記第２のめっき膜上に第３のめっき膜を形成する第３のめっき膜形成工程と、
前記シード層及び前記第１乃至第３のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第１乃至第３のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第１及び第２のめっき膜よりなる導電部を形成する導電部形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第３のめっき膜形成工程では、前記第３のめっき膜の上面が平坦な面となるように、前記第３のめっき膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２のめっき膜形成工程では、前記第２のめっき膜の厚さが、前記第１のめっき膜の厚さよりも厚くなるように、前記第２のめっき膜を形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜を貫通する貫通溝を形成することを特徴とする請求項１乃至３のうち、いずれか1項記載の半導体装置の製造方法。
【請求項５】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜の上部に配置される溝と、該溝の下方に位置する部分の前記絶縁膜を貫通する貫通孔とを形成することを特徴とする請求項１乃至３のうち、いずれか1項記載の半導体装置の製造方法。
【請求項６】
前記第１乃至第３のめっき膜は、同一のめっき装置を用いて、同じ種類のめっき液により形成することを特徴とする請求項１乃至５のうち、いずれか1項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法では、絶縁膜に形成された溝にシード層を形成し、次いで、電解めっき法により、溝を埋め込むめっき膜を形成し、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝にめっき膜よりなるシングルダマシン（Ｓｉｎｇｌｅ  Ｄａｍａｓｃｅｎｅ）配線を形成することが行われている。
また、従来の半導体装置の製造方法では、絶縁膜に形成された溝及び貫通孔よりなる開口部にシード層を形成し、次いで、電解めっき法により、開口部を埋め込むめっき膜を形成し、その後、ＣＭＰ法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝及び貫通孔にめっき膜よりなるデュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）配線を形成することが行われている。
なお、以下の説明では、上記２つの配線の形成方法をダマシンプロセスという。
【０００３】
上記ダマシンプロセスでは、溝及び貫通孔に埋め込まれためっき膜にボイドがないことが望ましい。
特許文献１には、溝及び貫通孔にめっき膜を形成する際、最初に低電流で短時間のめっき処理を行うことで、径の小さい貫通孔及び幅の狭い溝の内部を充填するように第１のめっき膜を形成し、次いで、電流を大きくした状態で、径の大きい貫通孔の内部を充填するように第２のめっき膜を形成することが開示されている。
【０００４】
また、特許文献２には、めっき液によりシード層がエッチングされて、シード層の一部が不連続になった際、シード層に低電流を流し（予備通電）、次いで、該低電流よりも高い電流をシード層に流すことで、溝の内部にめっき膜を形成することが開示されている。
【０００５】
また、特許文献３には、基板を貫通する貫通孔にシード層を形成し、次いで、基板の表面側の電流密度よりも基板の裏面側の電流密度が高くなるようにして、基板の一方の面側の貫通孔の端部塞ぐようにめっき膜を形成し、次いで、めっき抑制剤及びめっき促進剤を含むめっき液を用いて、基板の表面側の電流密度よりも基板の裏面側の電流密度が低くなるようにした状態で、貫通孔をめっき膜で埋め込むことが開示されている。
【０００６】
また、上記ダマシンプロセスでは、ＣＭＰ処理後に、ディシングやエロージョンが発生しないように研磨を行うことも重要である。
特許文献４には、めっき膜を成長させる方向のみに電流を流し、次いで、めっき膜を成長させる方向とは逆の方向のみに電流を流し、その後、めっき膜を成長させる方向のみに電流を流すことで、微細な溝上に形成されるめっき膜の盛り上がりを抑制して、ＣＭＰ処理後に発生するディッシングやエロージョンを抑制することが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−８０４９６号公報
【特許文献２】特開２００４−１２４２６２号公報
【特許文献３】特開２００６−１１１８９６号公報
【特許文献４】特開２００４−２７００２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１，２，４では、例えば、２回目のめっき膜形成後に、幅の広い溝（配線が形成される溝）や平面視した状態で面積の大きい開口部（例えば、パッドが形成される開口部）をめっき膜で埋め込むことができなかった場合、めっき膜をＣＭＰ処理することで、該溝及び開口部に配置された部分のめっき膜にディッシングやエロージョンが発生してしまうという問題があった。
また、特許文献２では、シード層のボイドを防ぐことは可能であるが、高い電流をシード層に流すことで形成されるめっき膜（埋め込み特性の悪いめっき膜）で、溝の内部を埋め込むため、溝の幅が狭い場合には、溝に形成されためっき膜にボイドが発生してしまうという問題があった。
一般的に、デュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）配線が形成される溝及び貫通孔に埋め込まれためっき膜に、ボイドが発生しやすい。
また、特許文献３は、基板を貫通する貫通孔のみに適用可能な技術であるため、ダマシンプロセスには適用できないという問題があった。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、第１の成長速度により、前記シード層の表面を覆う第１のめっき膜を形成する第１のめっき膜形成工程と、前記第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、前記第１のめっき膜の表面に第２のめっき膜を形成する第２のめっき膜形成工程と、前記第２の成長速度よりも速い第３の成長速度により、前記第２のめっき膜上に第３のめっき膜を形成する第３のめっき膜形成工程と、前記シード層及び前記第１乃至第３のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第１乃至第３のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第１及び第２のめっき膜よりなる導電部を形成する導電部形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の半導体装置の製造方法によれば、第２及び第３の成長速度よりも低い第１の成長速度により、シード層の表面を覆う第１のめっき膜を形成することで、厚さの薄い部分のシード層や不連続に形成された部分のシード層が第１のめっき膜に覆われるため、開口部を埋め込む第２のめっき膜にボイドが発生することを抑制できる。
また、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜の表面に第２のめっき膜を形成することで、開口部を埋め込む第２のめっき膜にボイドが発生することを抑制できると共に、開口部を第１のめっき膜のみで埋め込む場合と比較して、開口部をめっき膜で埋め込む時間を短縮することができる。
【００１１】
また、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜上に第３のめっき膜を形成することで、幅の異なる複数の開口部のうち、第１及び第２のめっき膜だけでは埋め込まれていない幅の広い開口部を、短時間のめっき処理で埋め込むことができると共に、シード層及び第１乃至第３のめっき膜を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る半導体装置の断面模式図である。
【図２】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図４】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図５】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図６】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図７】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図８】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図９】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。
【図１０】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その９）である。
【図１１】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１０）である。
【図１２】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１１）である。
【図１３】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１２）である。
【図１４】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１３）である。
【図１５】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１４）である。
【図１６】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１５）である。
【図１７】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１６）である。
【図１８】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１７）である。
【図１９】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１８）である。
【図２０】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１９）である。
【図２１】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２０）である。
【図２２】第１乃至第３のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１４】
（実施の形態）
図１は、本発明の実施の形態に係る半導体装置の断面模式図である。
図１を参照するに、本実施の形態の半導体装置１０は、半導体基板１１と、素子分離領域１２と、ゲート絶縁膜１４と、第１及び第２の不純物拡散領域１５，１６と、ゲート電極１７と、シリコン窒化膜１８と、サイドウォール１９と、第１の層間絶縁膜２１と、第１のコンタクトプラグ２２と、第１の絶縁膜２４と、幅の異なる複数の開口部である第１の開口部２５，３６及び第２の開口部２６，３７と、第１のシード層２９と、第１の導電部３１，３２と、第２の導電部４１，４２と、第２の絶縁膜３４と、第２のシード層３８とを有する。
【００１５】
半導体基板１１としては、例えば、シリコン基板を用いることができる。素子分離領域１２は、半導体基板１１に形成されている。素子分離領域１２は、例えば、半導体基板１１に形成された溝を埋め込む絶縁膜（例えば、シリコン酸化膜（例えば、ＳｉＯ２膜）ややシリコン窒化膜等）により構成することができる。
【００１６】
ゲート絶縁膜１４は、半導体基板１１の表面１１ａ及び素子分離領域１２の上面に設けられている。ゲート絶縁膜１４としては、例えば、シリコン酸化膜（例えば、ＳｉＯ２膜）を用いることができる。
第１及び第２の不純物拡散領域１５，１６は、半導体基板１１に形成されている。第１及び第２の不純物拡散領域１５，１６の表面（半導体基板１１の表面１１ａに相当する面）は、ゲート絶縁膜１４により覆われている。
【００１７】
ゲート電極１７は、第１の不純物拡散領域１５と第２の不純物拡散領域１６との間に位置する部分のゲート絶縁膜１４上に設けられている。ゲート電極１７の母材となる膜としては、例えば、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜やタングステン（Ｗ）膜等を用いることができる。
シリコン窒化膜１８は、ゲート電極１７上に設けられている。シリコン窒化膜１８は、ゲート電極１７の母材となる膜をパターニングする際のエッチング用マスクとなる膜である。
【００１８】
サイドウォール１９は、ゲート電極１７及びシリコン窒化膜１８の側面を覆うように設けられている。サイドウォール１９の母材となる膜としては、例えば、シリコン窒化膜を用いることができる。
第１の層間絶縁膜２１は、シリコン窒化膜１８及びサイドウォール１９を覆うように、ゲート絶縁膜１４上に設けられている。第１の層間絶縁膜２１としては、例えば、シリコン酸化膜（例えば、ＳｉＯ２膜）を用いることができる。
第１のコンタクトプラグ２２は、第１の層間絶縁膜２１を貫通しており、その下端は第１の不純物拡散領域１５と接触している。第１のコンタクトプラグ２２の材料としては、例えば、タングステン（Ｗ）を用いることができる。
【００１９】
第１の絶縁膜２４は、拡散防止膜４５と、低誘電率絶縁膜４６と、保護膜４７とが順次積層された構成とされている。
拡散防止膜４５は、第１の層間絶縁膜２１上に設けられている。拡散防止膜４５は、第１及び第２の導電部３１，３２を構成するめっき膜に含まれる金属が拡散防止膜４５の下方（例えば、第１の層間絶縁膜２１）に拡散することを防止するための膜である。
また、拡散防止膜４５は、異方性エッチングにより、低誘電率絶縁膜４６及び保護膜４７をエッチングするとき（後述する図４に示す工程）に、エッチングのストッパー膜として機能する膜である。
拡散防止膜４５としては、例えば、シリコン炭窒化（ＳｉＣＮ）膜を用いることができる。この場合、拡散防止膜４５の厚さは、例えば、３０ｎｍとすることができる。
【００２０】
低誘電率絶縁膜（Ｌｏｗ−ｋ膜）４６は、拡散防止膜４５上に設けられている。低誘電率絶縁膜４６としては、例えば、炭化シリコン窒化（ＳｉＯＣ）膜を用いることができる。低誘電率絶縁膜４６として炭化シリコン窒化（ＳｉＯＣ）膜を用いる場合、低誘電率絶縁膜４６の厚さは、例えば、１１０ｎｍとすることができる。
保護膜４７は、低誘電率絶縁膜４６上に設けられている。保護膜４７は、機械的強度の弱い低誘電率絶縁膜４６を保護するための膜である。保護膜４７としては、例えば、シリコン酸化膜（例えば、厚さ１８０ｎｍ）を用いることができる。
【００２１】
第１の開口部２５は、第１のコンタクトプラグ２２上に位置する部分の第１の絶縁膜２４を貫通するように形成されている。つまり、第１の開口部２５は、貫通溝である。第１の開口部２５には、第１のシード層２９と、めっき膜により構成された第１の導電部３１とが形成されている。
第１の開口部２５は、微細な幅とされた配線（この場合、第１の導電部３１）を形成するための貫通溝である。そのため、第１の開口部２５は、その幅Ｗ１が狭くなるように形成されている。第１の開口部２５の幅Ｗ１は、例えば、５０ｎｍ以上３００ｎｍ以下とすることができる。
また、第１の開口部２５は、第１の開口部２５の幅Ｗ１が狭いため、アスペクト比（＝第１の開口部２５の深さ／第１の開口部２５の幅Ｗ１）が高い貫通溝とされている。第１の開口部２５は、アスペクト比が１以上の貫通溝である。
【００２２】
そのため、例えば、大きな電流（例えば、４０．５Ａ）を第１のシード層２９に給電して、成長速度の速いめっき膜（後述する第３の成長速度で形成される第３のめっき膜５３）を第１の開口部２５内に形成した場合、該めっき膜にボイドが発生してしまう。つまり、第１の開口部２５は、ボイドの発生しやすい貫通溝である。
なお、一般的に、成長速度の速いめっき膜（後述する第３のめっき膜５３）は、埋め込み特性が悪く、成長速度の速いめっき膜（後述する第１及び第２のめっき膜５１，５２）は、埋め込み特性が良い。
上記埋め込み特性とは、溝や孔をボイドが発生しないように埋め込めるか否かの特性であり、埋め込み特性が良い（或いは、埋め込み特性に優れる）とは、溝や孔にボイドの発生を抑制してめっき膜を埋め込めることを示している。
【００２３】
第２の開口部２６は、第１の絶縁膜２４を貫通するように形成されている。つまり、第２の開口部２６は、貫通溝である。第２の開口部２６の深さは、第１の開口部２５の深さと同じ深さとされている。第２の開口部２６には、第１のシード層２９と、めっき膜により構成された第２の導電部３２とが形成されている。
第２の開口部２６は、第１の導電部３１よりも幅の広い配線（この場合、第２の導電部３２）が形成される貫通溝である。そのため、第２の開口部２６は、その幅Ｗ２が第１の開口部２５の幅Ｗ１よりも広くなるように構成されている。そのため、第２の開口部２６をめっき膜で埋め込む場合、厚さの厚いめっき膜を形成する必要がある。
【００２４】
したがって、成長速度の遅い後述する第２のめっき膜５２（後述する第３の成長速度よりも遅い第２の成長速度で形成されるめっき膜）で、第２の開口部２６全体を埋め込む場合、長時間のめっき処理が必要となる。第２の開口部２６の幅Ｗ２は、例えば、５００ｎｍ以上３０００ｎｍ以下とすることができる。
また、第２の開口部２６は、第１の開口部２６の幅Ｗ２が狭いため、アスペクト比（＝第２の開口部２６の深さ／第２の開口部２６の幅Ｗ２）が高い貫通溝とされている。第２の開口部２６は、アスペクト比が１以下の貫通溝である。つまり、第２の開口部２６は、第１の開口部２５と比較して、ボイドの発生しにくい貫通溝である。
そのため、成長速度の速いめっき膜（後述する第３のめっき膜５３）で埋め込まれた際にボイドが発生しにくい。
【００２５】
第１のシード層２９は、第１及び第２の開口部２５，２６の側面及び底面を覆うように設けられている。第１のシード層２９は、電解めっき法により、第１及び第２の導電部３１，３２を形成する際の給電層である。第１のシード層２９としては、例えば、タンタル層（例えば、厚さ２０ｎｍ）と、銅（Ｃｕ）層（例えば、厚さ、５０ｎｍ）とを順次積層させた積層膜を用いることができる。
【００２６】
第１の導電部３１は、ダマシン（Ｄａｍａｓｃｅｎｅ）法により形成された配線（シングルダマシン配線）であり、第１のシード層２９が形成された第１の開口部２５に設けられている。第１の導電部３１の上端面３１ａは、平坦な面とされている。第１の導電部３１の上端面３１ａは、保護膜４７の上面４７ａ（第１の絶縁膜２４の上面に相当する面）に対して面一になるように配置されている。
第１の導電部３１は、第１のめっき膜５１と、第２のめっき膜５２とにより構成されている。第１のめっき膜５１は、第１の開口部２５に形成されたシード層２９を覆うように設けられている。第１のめっき膜５１は、電解めっき法により、第１の成長速度で形成されためっき膜である。第１のめっき膜５１は、埋め込み特性に優れためっき膜であるが、めっき膜の成長速度はかなり遅い。
【００２７】
第１のめっき膜５１は、厚さの薄い部分の第１のシード層２９や不連続に形成された部分の第１のシード層２９を覆うことで、第１の開口部２５を埋め込むように形成される第２のめっき膜５２にボイドが発生することを抑制するための膜である。
第１のめっき膜５１は、第２のめっき膜５２を確実に成長させるための下地となる膜である。第１のめっき膜５１としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。第１のめっき膜５１として銅（Ｃｕ）めっき膜を用いた場合、第１のめっき膜５１は、例えば、平坦な広い面に形成される第１のめっき膜５１の厚さが１５ｎｍになるように形成する。
【００２８】
第２のめっき膜５２は、第１のシード層２９及び第１のめっき膜５１が形成された第１の開口部２５を埋め込むように設けられている。第２のめっき膜５２は、第２の開口部２６よりも幅の狭い第１の開口部２５を埋め込む程度の厚さとされている。
第２のめっき膜５２は、電解めっき法により、電解めっき法により、第１の成長速度よりも速く、かつ第３の成長速度よりも遅い第２の成長速度で形成されためっき膜である。第２のめっき膜５２は、第３のめっき膜５３よりも埋め込み特性に優れためっき膜である。
【００２９】
第２のめっき膜５２としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。第２のめっき膜５２として銅（Ｃｕ）めっき膜を用いた場合、第２のめっき膜５２は、例えば、平坦な広い面に形成される第２のめっき膜５２の厚さが１０５ｎｍになるように形成する。
上記構成とされた第１の導電部３１は、第１のコンタクトプラグ２２の上端と接触している。これにより、第１の導電部３１は、第１のコンタクトプラグ２２を介して、第１の不純物拡散層１５と電気的に接続されている。
【００３０】
第２の導電部３２は、ダマシン（Ｄａｍａｓｃｅｎｅ）法により形成された配線（シングルダマシン配線）であり、第１のシード層２９が形成された第２の開口部２６に設けられている。第２の導電部３２の上端面３２ａは、平坦な面とされている。第２の導電部３２の上端面３２ａは、保護膜４７の上面４７ａに対して面一になるように配置されている。
第２の導電部３２は、第１のめっき膜５１と、第２のめっき膜５２と、第３のめっき膜５３とにより構成されている。
第１のめっき膜５１は、第２の開口部２６に形成されたシード層２９を覆うように設けられている。第２のめっき膜５２は、第１のシード層２９及び第１のめっき膜５１が形成された第２の開口部２６に設けられている。
【００３１】
先に説明したように、第２のめっき膜５２の厚さは、第１の開口部２５を埋め込む程度の厚さとされているため、第１の開口部２５よりも幅の広い第２の開口部２６に形成された第２のめっき膜５２は第２の開口部２６を埋め込むことができない。そのため、第２の開口部２６に形成された第２のめっき膜５２の上面側には、凹部５５が形成される。
【００３２】
第３のめっき膜５３は、第２のめっき膜５２に形成された凹部５５を埋め込むように設けられている。第３のめっき膜５３は、電解めっき法により、第１及び第２の成長速度よりも遅い第３の成長速度で形成されためっき膜である。第３のめっき膜５３は、第１及び第２のめっき膜５１，５２よりも埋め込み特性が劣るめっき膜である。第３のめっき膜５３としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。
【００３３】
第２の絶縁膜３４は、拡散防止膜５７と、低誘電率絶縁膜５８と、保護膜５９とが順次積層された構成とされている。
拡散防止膜５７は、第１の絶縁膜２４上に設けられている。拡散防止膜５７は、第１及び第２の導電部４１，４２を構成するめっき膜に含まれる金属が拡散防止膜５７の下方（例えば、第１の絶縁膜２４）に拡散することを防止するための膜である。
また、拡散防止膜５７は、異方性エッチングにより、第２の絶縁膜２４に第１及び第２の開口部３６，３７を形成する際のエッチングストッパー膜として機能する。
拡散防止膜５７としては、例えば、シリコン炭窒化（ＳｉＣＮ）膜を用いることができる。この場合、拡散防止膜５７の厚さは、例えば、８０ｎｍとすることができる。
【００３４】
低誘電率絶縁膜（Ｌｏｗ−ｋ膜）５８は、拡散防止膜５７上に設けられている。低誘電率絶縁膜５８としては、例えば、炭化シリコン窒化（ＳｉＯＣ）膜を用いることができる。低誘電率絶縁膜５８として炭化シリコン窒化（ＳｉＯＣ）膜を用いる場合、低誘電率絶縁膜５８の厚さは、例えば、６００ｎｍとすることができる。
保護膜５９は、低誘電率絶縁膜５８上に設けられている。保護膜５９は、機械的強度の弱い低誘電率絶縁膜５８を保護するための膜である。保護膜５９としては、例えば、シリコン酸化膜（例えば、厚さ１８０ｎｍ）を用いることができる。
【００３５】
第１の開口部３６は、溝６１と、貫通孔６２とを有した構成とされている。第１の開口部３６には、第２のシード層３８と、めっき膜により構成された第１の導電部３６（デュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）配線）とが形成されている。
溝６１には、後述する微細な幅とされた配線６８（第２の導電部４１の構成要素の１つ）が形成されている。そのため、溝６１は、その幅Ｗ３が狭くなるように形成されている。溝６１の幅Ｗ３は、例えば、５０ｎｍ以上３００ｎｍ以下とすることができる。また、溝６１の深さＤ１は、例えば、５００ｎｍとすることができる。溝６１は、先に説明した第１の開口部２５と同様な理由により、ボイドの発生しやすい溝である。
【００３６】
貫通孔６２は、溝６１の下方に位置する部分の第２の絶縁膜３４の貫通するように形成されている。貫通孔６２は、溝６１と一体的に構成されている。貫通孔６２は、第１の導電部３１の上面３１ａを露出している。貫通孔６２は、直径Ｒ１の小さい孔である。貫通孔６２の直径Ｒ１の値は、溝６１の幅Ｗ３の値よりもさらに小さい。貫通孔６２の直径Ｒ１は、例えば、２００ｎｍとすることができる。
上記説明したように、第１の開口部３６は、幅の狭い溝６１及び直径Ｒ１の小さい貫通孔６２により構成されているため、第１の開口部２５よりもさらにボイドが発生しやすい形状とされている。
そのため、第１の開口部３６は、埋め込み特性に優れためっき膜（具体的には、第１及び第２のめっき膜７１，７２）で埋め込む必要がある。
【００３７】
第２の開口部３７は、溝６４と、貫通孔６５とを有した構成とされている。第２の開口部３７には、第２のシード層３８と、めっき膜により構成された第２の導電部３７（デュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）配線）とが形成されている。
溝６４は、溝６１よりも幅の広い溝であり、その深さは溝６１の深さＤ１と等しい。溝６４の幅Ｗ４は、例えば、５００ｎｍ以上３０００ｎｍとすることができる。そのため、溝６４をめっき膜で埋め込む場合、厚さの厚いめっき膜（具体的には、第３のめっき膜７３）を形成する必要がある。
【００３８】
したがって、埋め込み特性に優れ、成長速度の遅い後述する第２のめっき膜５２で、溝６４全体を埋め込む場合、長時間のめっき処理が必要となる。
また、溝６４は、その幅Ｗ４が広いため、幅の狭い溝６１と比較して、ボイドの発生しにくい溝である。そのため、溝６４は、成長速度の速いめっき膜（後述する第３のめっき膜７３）で埋め込まれた際にボイドが発生しにくい。
【００３９】
貫通孔６５は、溝６４の下方に位置する部分の第２の絶縁膜３４の貫通するように形成されている。貫通孔６５は、溝６４と一体的に構成されている。貫通孔６５は、第２の導電部３２の上面３２ａを露出している。貫通孔６５の直径Ｒ２の値、溝６４の幅Ｗ４の値よりもかなり小さい。貫通孔６５は、直径Ｒ２の小さい孔である。
そのため、貫通孔６５は、ボイドの発生を抑制するために、埋め込み特性に優れためっき膜（具体的には、第１及び第２のめっき膜７１，７２）で埋め込む必要がある。
上記説明したように、第２の開口部３７の場合、少なくとも直径Ｒ２の小さい貫通孔６５を、埋め込み特性に優れためっき膜で埋め込む必要がある。
【００４０】
第２のシード層３８は、第１の開口部３６の側面及び底面と、第２の開口部３７の側面及び底面とを覆うように設けられている。第２のシード層３８は、電解めっき法により、第１及び第２の導電部４１，４２を形成する際の給電層である。第２のシード層３８としては、例えば、タンタル（Ｔａ）層（例えば、厚さ２０ｎｍ）と、銅（Ｃｕ）層（例えば、厚さ、５０ｎｍ）とを順次積層させた積層膜を用いることができる。
【００４１】
第１の導電部４１は、ダマシン（Ｄａｍａｓｃｅｎｅ）法により形成されたデュアルダマシン配線であり、第２のシード層３８が形成された第１の開口部３６に設けられている。  
第１の導電部４１の上端面４１ａは、平坦な面とされている。第１の導電部４１の上端面４１ａは、保護膜５９の上面５９ａ（第２の絶縁膜３４の上面に相当する面）に対して面一となるように構成されている。
第１の導電部４１は、第２のコンタクトプラグ６７と、配線６８とを有する。第２のコンタクトプラグ６７は、第２のシード層３８が形成された貫通孔６２に設けられている。
【００４２】
第２のコンタクトプラグ６７は、貫通孔６２に配置された第１及び第２のめっき膜７１，７２により構成されている。第２のコンタクトプラグ６７は、第１の導電部３１の上端面３１ａと接触している。これにより、第２のコンタクトプラグ６７は、第１の導電部３１を介して、第１の不純物拡散層１５と電気的に接続されている。
配線６８は、第２のシード層３８が形成された溝６１に設けられている。配線６８は、第２のコンタクトプラグ６７と一体的に構成されている。配線６８は、溝６１に設けられた第１及び第２のめっき膜７１，７２により構成されている。
【００４３】
ここで、第１の導電部４１を構成する第１及び第２のめっき膜７１，７２について説明する。
第１のめっき膜７１は、第１の開口部３６の側面及び底面に配置された第２のシード層３８を覆うように設けられている。第１のめっき膜７１は、先に説明した第１のめっき膜５１と同様な手法により形成されためっき膜であり、埋め込み特性に優れた膜である。
第１のめっき膜７１としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。第１のめっき膜７１として銅（Ｃｕ）めっき膜を用いる場合、第１のめっき膜７１は、例えば、平坦な広い面に形成される第１のめっき膜７１の厚さが１５ｎｍになるように形成する。第１のめっき膜７１は、第１のめっき膜５１と同様な効果（具体的には、第２のめっき膜７１に発生するボイドを抑制する効果）を奏する。
【００４４】
第２のめっき膜７２は、第２のシード層３８及び第１のめっき膜７１が形成された第１の開口部３６を埋め込むように設けられている。第２のめっき膜７２は、第１の開口部３６を埋め込む程度の厚さとされている。第２のめっき膜７２は、先に説明した第２のめっき膜５２と同様な手法により形成されためっき膜であり、埋め込み特性に優れためっき膜である。
第２のめっき膜７２としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。第２のめっき膜７２として銅（Ｃｕ）めっき膜を用いる場合、第２のめっき膜７２は、例えば、平坦な広い面に形成される第２のめっき膜７２の厚さが２１０ｎｍになるように形成する。
【００４５】
第２の導電部４２は、ダマシン（Ｄａｍａｓｃｅｎｅ）法により形成されたデュアルダマシン配線であり、第２のシード層３８が形成された第２の開口部３７に設けられている。
第２の導電部４２の上端面４２ａは、平坦な面とされている。第２の導電部４２の上端面４２ａは、保護膜５９の上面５９ａに対して面一となるように構成されている。
第２の導電部４２は、第２のコンタクトプラグ７５と、配線７６とを有する。第２のコンタクトプラグ７５は、第２のシード層３８が形成された貫通孔６５に設けられている。第２のコンタクトプラグ７５は、第２の導電部３２の上端面３２ａと接触している。
【００４６】
これにより、第２のコンタクトプラグ７５は、第１の導電部３２と電気的に接続されている。第２のコンタクトプラグ７５は、貫通孔６５に配置された第１及び第２のめっき膜７１，７２により構成されている。
配線７６は、第２のシード層３８が形成された溝６４に設けられている。配線７６は、第２のコンタクトプラグ７５と一体的に構成されている。配線７６は、溝６４に設けられた第１乃至第３のめっき膜７１〜７３により構成されている。
【００４７】
第１のめっき膜７１は、第２の開口部３７の側面及び底面に配置された第２のシード層３８を覆うように設けられている。第２のめっき膜７２は、第２のシード層３８及び第１のめっき膜７１が形成された貫通孔６５を充填するように設けられている。
先に説明したように、第２のめっき膜７２は、第２の開口部３７よりも幅の狭い第１の開口部３６を埋め込む程度の厚さとされているため、第２のめっき膜７２で第２の開口部３７の溝６４を埋め込むことはできない。そのため、第２の開口部３７に形成された第２のめっき膜７２の上面側には、凹部７８が形成される。
【００４８】
第３のめっき膜７３は、第２のめっき膜５２に形成された凹部７８を埋め込むように設けられている。第３のめっき膜７３は、先に説明した第３のめっき膜５３と同様な手法により形成することができる。第３のめっき膜７３としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。
【００４９】
図２〜図２１は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図であり、図２２は、第１乃至第３のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。なお、図２〜図２１において、図１に示す半導体装置と同一構成部分には同一符号を付す。
【００５０】
次に、図２〜図２１を参照して、本実施の形態の半導体装置１０の製造方法について説明する。
始めに、図２に示す工程では、半導体基板１１（例えば、シリコン基板）に、周知の手法により、素子分離領域１２と、ゲート絶縁膜１４と、第１及び第２の不純物拡散領域１５，１６と、ゲート電極１７と、シリコン窒化膜１８と、サイドウォール１９と、第１の層間絶縁膜２１と、第１のコンタクトプラグ２２とを形成する。
素子分離領域１２は、例えば、半導体基板１１に形成した素子分離用溝に、シリコン酸化膜（例えば、ＳｉＯ２膜）やシリコン窒化膜等の絶縁膜を埋め込むことで形成する。ゲート絶縁膜１４としては、例えば、シリコン酸化膜（例えば、ＳｉＯ２膜）を用いることができる。
第１及び第２の不純物拡散領域１５，１６は、例えば、半導体基板１１に、半導体基板１１とは異なる導電型不純物を注入することで形成する。
【００５１】
ゲート電極１７は、例えば、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜やタングステン（Ｗ）膜等の導電膜を形成後、該導電膜上にシリコン窒化膜１８を形成し、その後、シリコン窒化膜１８をマスクとする異方性エッチングにより、導電膜をパターニングすることで形成する。
サイドウォール１９は、例えば、ゲート絶縁膜１４上に、ゲート電極１７及びシリコン窒化膜１８を覆うシリコン窒化膜を形成し、その後、シリコン窒化膜をエッチバックすることで形成する。
第１の層間絶縁膜２１としては、例えば、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。第１のコンタクトプラグ２２は、例えば、第１の層間絶縁膜２１に第１の不純物拡散層１５を露出する貫通孔８１を形成し、その後、貫通孔８１に導電膜（例えば、タングステン（Ｗ）膜）を埋め込むことで形成する。
【００５２】
次いで、図３に示す工程では、第１の層間絶縁膜２１の上面２１ａ及び第１のコンタクトプラグ２２の上端面２２ａに、拡散防止膜４５と、低誘電率絶縁膜４６と、保護膜４７とを順次積層させることで、第１の絶縁膜２４を形成する。
具体的には、拡散防止膜４５、低誘電率絶縁膜４６、及び保護膜４７は、例えば、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
拡散防止膜４５としては、例えば、シリコン炭窒化（ＳｉＣＮ）膜を用いることができる。拡散防止膜４５としてシリコン炭窒化（ＳｉＣＮ）膜を用いる場合、拡散防止膜４５の厚さは、例えば、３０ｎｍとすることができる。
低誘電率絶縁膜４６としては、例えば、炭化シリコン窒化（ＳｉＯＣ）膜を用いることができる。低誘電率絶縁膜４６として炭化シリコン窒化（ＳｉＯＣ）膜を用いる場合、低誘電率絶縁膜４６の厚さは、例えば、１１０ｎｍとすることができる。
保護膜４７としては、例えば、シリコン酸化膜（例えば、厚さ１８０ｎｍ）を用いることができる。
【００５３】
このように、シリコン炭窒化（ＳｉＣＮ）膜と、炭化シリコン窒化（ＳｉＯＣ）膜と、シリコン酸化膜とを順次積層させることで、第１の絶縁膜２４を形成することにより、第１の導電部３１と第２の導電部３２との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化（ＳｉＯＣ）膜を保護することができる。
また、第１の層間絶縁膜２１上に、シリコン炭窒化（ＳｉＣＮ）膜を形成することで、異方性エッチング（例えば、ドライエッチング）により、低誘電率絶縁膜４６及び保護膜４７をエッチングする際、シリコン炭窒化（ＳｉＣＮ）膜をエッチング用ストッパー膜として利用することができる。
【００５４】
次いで、保護膜４７の上面４７ａに、開口部８３，８４を有した第１のエッチング用レジスト膜８２を形成する。
このとき、開口部８３は、第１の開口部２５の形成領域に対応する部分の保護膜４７の上面４７ａを露出するように形成する。また、開口部８４は、第２の開口部２６の形成領域に対応する部分の保護膜４７の上面４７ａを露出するように形成する。
【００５５】
次いで、図４に示す工程では、第１のエッチング用レジスト膜８２を介した異方性エッチング（例えば、ドライエッチング）により、保護膜４７の上面４７ａが露出するまで第１の絶縁膜２４をエッチングする。これにより、第１の絶縁膜２４に幅の異なる複数の開口部である第１及び第２の開口部２５，２６（この場合、貫通溝）を形成する（開口部形成工程）。
このとき、最初に、拡散防止膜５７に対して高い選択比を得ることのできるエッチング条件で、開口部８３，８４の下方に位置する低誘電率絶縁膜５８及び保護膜５９をエッチングし、その後、第１の層間絶縁膜２１及び第１のコンタクトプラグ２２に対して選択比を得ることのできるエッチング条件で、開口部８３，８４から露出された部分の拡散防止膜５７を除去するとよい。
このような方法により、第１及び第２の開口部２５，２６を形成することで、第１及び第２の開口部２５，２６の下方に位置する部分の第１の層間絶縁膜２１及び第１のコンタクトプラグ２２の損傷を抑制することができる。
【００５６】
第１の開口部２５は、幅の異なる複数の開口部のうち、成長速度の速い第３のめっき膜５３で埋め込むことが困難な幅とされた開口部である。第１の開口部２５の幅Ｗ１は、例えば、５０ｎｍ以上３００ｎｍとすることができる。
第２の開口部２６は、幅の異なる複数の開口部のうち、第１の開口部２５の幅Ｗ１よりも幅の広い開口部である。第２の開口部２６の幅Ｗ２は、例えば、５００ｎｍ以上３０００ｎｍとすることができる。
【００５７】
次いで、図５に示す工程では、図４に示す第１のエッチング用レジスト膜８２を除去する。
次いで、図６に示す工程では、保護膜４７の上面４７ａ（第１の絶縁膜２４の上面に相当する面）と、第１及び第２の開口部２５，２６内とを覆う第１のシード層２９を形成する（シード層形成工程）。
具体的には、第１のシード層２９は、スパッタ法により形成することができる。第１のシード層２９としては、例えば、タンタル（Ｔａ）層（例えば、厚さ２０ｎｍ）と、銅（Ｃｕ）層（例えば、厚さ、５０ｎｍ）とを順次積層させた積層膜を用いることができる。
【００５８】
ここで、図２２を参照して、後述する第１乃至第３のめっき膜形成工程で使用するめっき装置９０の構成について説明し、その後、図７〜図２１に示す工程について説明する。
めっき装置９０は、めっき槽９１と、陽電極９３と、めっき液供給用管路９４と、めっき液供給部９６と、めっき液排出用管路９７と、めっき液排出部９８と、制御部９９と、半導体基板保持部１０１とを有する。
【００５９】
めっき槽９１は、めっき液９２及び陽電極９３を収容している。めっき槽９１内のめっき液９２は、図示していない温調部により温度調節が可能である。
陽電極９３は、めっき液９２が溜められためっき槽９１の底部に配置されている。陽電極９３は、制御部９９と電気的に接続されている。
【００６０】
めっき液供給用管路９４は、一方の端部がめっき槽９１の底部と接続されており、他方の端部がめっき液供給部９６と接続されている。
めっき液供給部９６は、めっき液供給用管路９４と接続されると共に、制御部９９と電気的に接続されている。めっき液供給部９６は、制御部９９からめっき液供給信号を受信した際、めっき液供給用管路９４を介して、めっき槽９１内に新しいめっき液９２を供給する。
めっき液排出用管路９７は、一方の端部がめっき槽９１の底部と接続されており、他方の端部がめっき液排出部９８と接続されている。
めっき液排出部９８は、めっき液排出用管路９７と接続されると共に、制御部９９と電気的に接続されている。めっき液排出部９８は、制御部９９からめっき液排出信号を受信した際、めっき液排出用管路９７を介して、めっき槽９１から古いめっき液９２を排出する。
【００６１】
制御部９９は、陽電極９３、めっき液供給部９６、めっき液排出部９８、及び半導体基板保持部１０１と電気的に接続されている。制御部９９は、めっき装置９０の制御全般を行う。制御部９９は、半導体基板１１に形成された第１及び第２のシード層２９，３８に給電したり、所定の電流値となるように第１及び第２のシード層２９，３８に給電する電流（具体的には、第１乃至第３の電流Ｉ１，Ｉ２，Ｉ３）を制御したり、めっき処理の時間を制御したりする。
また、制御部９９は、図示していない半導体基板保持部駆動部を制御することで、半導体基板１１を保持した半導体基板保持部１０１を上下方向に移動させることで、半導体基板１１をめっき液９２に浸漬させたり、めっき液９２から半導体基板１１を取り出したりする。
【００６２】
半導体基板保持部１０１は、半導体基板保持用カップ１０２と、シール材１０３と、陰電極１０４と、押さえ部材１０５とを有する。
半導体基板保持用カップ１０１は、リング状とされており、めっき膜の形成領域に対応する部分の半導体基板１１の面を露出する開口部１０７を有する。半導体基板保持用カップ１０１は、開口部１０７の外側に位置する部分において半導体基板１１を支持している。
シール材１０３は、開口部１０７の近傍に位置する部分の半導体基板保持用カップ１０１に設けられている。シール材１０３は、リング状とされており、半導体基板１１の外周部と接触する。シール材１０３は、シール材１０３よりも外側に位置する部分の半導体基板１１にめっき液９２が回り込むことを防止するための部材である。また、シール材１０３は、シール材１０３よりも外側に配置される陰電極１０４に、めっき膜が形成されることを防止するための部材である。
【００６３】
陰電極１０４は、シール材１０３よりも外側に位置する部分の半導体基板保持用カップ１０２に設けられている。陰電極１０４は、半導体基板１１に形成された図示していないシード層（例えば、第１のシード層２９、或いは第２のシード層３８）と接触している。
押さえ部材１０５は、半導体基板保持用カップ１０２上に載置された半導体基板１１の上方から、半導体基板１１と接触している。これにより、半導体基板１１は、半導体基板保持部１０１により挟持されている。
半導体基板保持部１０１は、めっき処理する際、図示していない回転駆動部により、挟持した半導体基板１１を回転可能に保持する。
【００６４】
次いで、図７に示す工程では、図２２に示すめっき装置９０を用いて、電解めっきにより、第１のシード層２９の表面２９ａを覆うように、第１の成長速度で第１の開口部２５を埋め込まない厚さとされた第１のめっき膜５１を形成する（第１のめっき膜形成工程）。
このとき、第１のシード層２９に給電する第１の電流Ｉ１は、例えば、４．５Ａとすることができる。
第１のめっき膜５１としては、例えば、銅（Ｃｕ）めっき膜を用いることができる。この場合、例えば、めっき液９２として２５℃の温度とされたＣｕ用めっき液を用い、図６に示す構造体をめっき液９２に浸漬させ、図６に示す構造体を１２ｒｐｍの速度で回転させ、第１の電流Ｉ１（例えば、４．５Ａ）を第１のシード層２９に給電し、５．５秒間めっき処理することで、第１のめっき膜５１を形成する。第１のめっき膜５１は、例えば、平坦な広い面に形成される第１のめっき膜５１の厚さが１５ｎｍになるように形成する。
【００６５】
第１のめっき膜形成工程で使用するＣｕ用めっき液としては、例えば、水（Ｈ２Ｏ）と、硫酸銅・５水和物（ＣｕＳＯ４・５Ｈ２Ｏ）と、硫酸（Ｈ２ＳＯ４）と、塩酸（ＨＣｌ）とを混合した混合液に、添加剤（例えば、溝の底部からのめっき膜の成長を促進させる促進剤）を加えたものを用いることができる。
Ｃｕ用めっき液を構成する混合液としては、例えば、水（Ｈ２Ｏ）が７４〜８３％、硫酸銅・５水和物が１０〜２０％、硫酸が１〜５％、塩酸が１％以下の割合で混合したものを用いることができる。また、上記混合液に対して、添加剤は、例えば、５〜１１％添加するとよい。
【００６６】
このように、第１のシード層２９の表面２９ａに、第２及び第３の成長速度よりも遅い第１の成長速度により第１のめっき膜５１を形成することで、厚さの薄い部分の第１のシード層２９や不連続に形成された部分の第１のシード層２９を第１のめっき膜５１で覆うことが可能となる。
これにより、第１の開口部２５を埋め込むように形成される第２のめっき膜５２にボイドが発生することを抑制できる。
また、第１の開口部２５を埋め込まないように第１のめっき膜５１を形成する（言い換えれば、第１のめっき膜５１の厚さを薄くする）ことで、成長速度のかなり遅い第１のめっき膜５１のめっき処理時間を短縮することができる。
なお、第１の電流Ｉ１の値は、上記４．５Ａに限定されない。また、第１のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【００６７】
次いで、図８に示す工程では、図２２に示すめっき装置９０を用いて、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜５１の表面５１ａに第２のめっき膜５２を形成する（第２のめっき膜形成工程）。
このとき、第１のシード層２９に給電する第２の電流Ｉ２は、第１の電流Ｉ１よりも高い電流、例えば、６．７５Ａとすることができる。
第２のめっき膜形成工程では、第１のめっき膜５１の表面５１ａに、少なくとも第１の開口部２５を埋め込む厚さとされた第２のめっき膜５２を形成する。
このとき、第１の開口部２５よりも幅の広い第２の開口部２６に形成された第２のめっき膜５２の上面側に凹部５５が形成される。
第２のめっき膜５２としては、例えば、Ｃｕめっき膜を用いることができる。第２のめっき膜５２としてＣｕめっき膜を用いる場合、例えば、めっき液９２として２５℃の温度とされたＣｕ用めっき液を用い、図７に示す構造体をめっき液９２に浸漬させ、図７に示す構造体を１２ｒｐｍの速度で回転させ、第２の電流Ｉ２（例えば、６．７５Ａ）の電流を第１のシード層２９に給電し、３０秒間めっき処理することで第２のめっき膜５２を形成する。第２のめっき膜５２は、例えば、平坦な広い面に形成される第２のめっき膜５２の厚さが１０５ｎｍになるように形成する。
【００６８】
このように、成長速度の遅い第２のめっき膜５２で第１の開口部２５を埋め込むことにより、微細な幅Ｗ１とされた第１の開口部２５にボイドが発生することを抑制できる。
また、第１及び第２のめっき膜５１，５２により第１の開口部２５を埋め込むことで、第１の開口部２５を第１のめっき膜５１のみで埋め込む場合と比較して、短時間で第１の開口部２５を埋め込むことができる。
なお、第２の電流Ｉ２（例えば、６．７５Ａ）の値は、上記数値に限定されない。
【００６９】
また、図８に示す工程（第２のめっき膜形成工程）では、少なくとも第１の開口部２５（第２の開口部２６よりも幅の狭い開口部）を埋め込むように第２のめっき膜５２を形成するため、成長速度の遅い第２のめっき膜５２のめっき処理時間を短縮することができる。
また、図８に示す工程（第２のめっき膜形成工程）では、第２の開口部２６に凹部５５が形成されるが、第２の開口部２６は、ボイドの発生しにくい開口部であるため、第２のめっき膜形成工程後に形成される第３のめっき膜５３（成長速度の速いめっき膜）で容易に埋め込むことができる。
【００７０】
また、第２のめっき膜形成工程で使用するめっき液９２としては、第１のめっき膜形成工程で使用したＣｕめっき用液と同じめっき液を用いるとよい。これにより、第１及び第２のめっき膜５１，５２を連続して形成することが可能となる。
【００７１】
次いで、図９に示す工程では、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜５２の表面５２ａに、凹部５５を埋め込む第３のめっき膜５３を形成する（第３のめっき膜形成工程）。
第３のめっき膜５３としては、例えば、Ｃｕめっき膜を用いることができる。この場合、例えば、めっき液９２として２５℃の温度とされたＣｕ用めっき液を用い、図８に示す構造体をめっき液９２に浸漬させ、図８に示す構造体を１２ｒｐｍの速度で回転させ、第１及び第２の電流Ｉ１，Ｉ２よりも高い第３の電流Ｉ３（例えば、４０．５Ａ）を第１のシード層２９に給電し、３０秒間めっき処理することで、第３のめっき膜５３を形成する。
【００７２】
第３のめっき膜５３は、例えば、平坦な広い面に形成される第３のめっき膜５３の厚さが６３０ｎｍになるように形成する。
このように、第２のめっき膜５２に形成された凹部５５を第３のめっき膜５３で埋め込むことで、後述する導電部形成工程における研磨により、第２の開口部２６に形成されためっき膜にディッシングが発生することを抑制できる。
また、第２のめっき膜５２よりも成長速度の速い第３のめっき膜５３で凹部５５を埋め込むことで、第２のめっき膜５２で埋め込む場合よりも短時間で凹部５５を埋め込むことができる。
【００７３】
また、第３のめっき膜形成工程では、第３のめっき膜５３の上面５３ａが平坦な面となるように、第３のめっき膜５３を形成するとよい。
このように、第３のめっき膜５３の上面５３ａを平坦な面とすることで、導電部形成工程（図１０参照）においてめっき膜を研磨する際、第１及び第２の開口部２５，２６の形状やレイアウトに依存することなく、半導体基板１１の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
これにより、第２の開口部２６に形成される第２の導電部３２の厚さを、第１の開口部２５に形成される第１の導電部３１と同じ厚さにすることができる。
【００７４】
次いで、図１０に示す工程では、第１のシード層２９及び第１乃至第３のめっき膜５１〜５３のうち、保護膜４７の上面４７ａよりも上方に形成された部分の第１のシード層２９及び第１乃至第３のめっき膜５１〜５３を研磨により除去することで、第１の開口部２５内に第１及び第２のめっき膜５１，５２よりなる第１の導電部３１を形成する共に、第２の開口部２６内に第１乃至第３のめっき膜５１〜５３よりなる第２の導電部３２を形成する（導電部形成工程）。
具体的には、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、保護膜４７の上面４７ａよりも上方に位置する部分の第１のシード層２９及び第１乃至第３のめっき膜５１〜５３を研磨により除去する。
先に説明したように、研磨前の第３のめっき膜５３の上面５３ａは平坦な面とされているため、研磨後の保護膜４７の上面４７ａ、第１の導電部３１の上端面３１ａ、及び第１の導電部３１の上端面３１ａは同一平面上に配置される。言い換えれば、図１０に示す構造体の上面は、平坦な面となる。
【００７５】
次いで、図１１に示す工程では、図１０に示す構造体の上面（具体的には、保護膜４７の上面４７ａ、第１の導電部３１の上端面３１ａ、及び第２の導電部３２の上端面３２ａ）に、拡散防止膜５７と、低誘電率絶縁膜５８と、保護膜５９とを順次積層させることで、第２の絶縁膜３４を形成する。
第２の絶縁膜３４は、先に説明した第１の絶縁膜２４と同様な手法により形成することができる。
拡散防止膜５７としては、例えば、シリコン炭窒化（ＳｉＣＮ）膜を用いることができる。拡散防止膜５７としてシリコン炭窒化（ＳｉＣＮ）膜を用いる場合、拡散防止膜５７の厚さは、例えば、８０ｎｍとすることができる。
低誘電率絶縁膜５８としては、例えば、炭化シリコン窒化（ＳｉＯＣ）膜を用いることができる。低誘電率絶縁膜５８として炭化シリコン窒化（ＳｉＯＣ）膜を用いる場合、低誘電率絶縁膜５８の厚さは、例えば、６００ｎｍとすることができる。
保護膜５９としては、例えば、シリコン酸化膜（例えば、厚さ１８０ｎｍのＳｉＯ２膜）を用いることができる。
【００７６】
このように、シリコン炭窒化（ＳｉＣＮ）膜と、炭化シリコン窒化（ＳｉＯＣ）膜と、シリコン酸化膜とを順次積層させることで、第２の絶縁膜３４を形成することにより、第１の導電部４１と第２の導電部４２との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化（ＳｉＯＣ）膜を保護することができる。
また、第１の絶縁膜２４上に、シリコン炭窒化（ＳｉＣＮ）膜を形成することで、異方性エッチング（例えば、ドライエッチング）により、第２の絶縁膜３４に第１及び第２の開口部３６，３７を形成する際、シリコン炭窒化（ＳｉＣＮ）膜をエッチングのストッパー膜をして利用することが可能となる。
【００７７】
次いで、保護膜５９の上面５９ａに、開口部１１２，１１３を有した第２のエッチング用レジスト膜１１１を形成する。
このとき、開口部１１２は、貫通孔６２の形成領域に対応する部分の保護膜５９の上面５９ａを露出するように形成する。また、開口部１１３は、貫通孔６５の形成領域に対応する部分の保護膜５９の上面５９ａを露出するように形成する。
【００７８】
次いで、図１２に示す工程では、第２のエッチング用レジスト膜１１１を介した異方性エッチング（例えば、ドライエッチング）により、開口部１１２の下方に低誘電率絶縁膜５８及び保護膜５９を貫通する貫通孔１１４と、開口部１１４の下方に低誘電率絶縁膜５８及び保護膜５９を貫通する貫通孔１１５とを一括形成する。
このとき、エッチングしたい低誘電率絶縁膜５８及び保護膜５９と拡散防止膜５７との選択比が高くなるような条件（つまり、拡散防止膜５７がエッチングされにくい条件）で、低誘電率絶縁膜５８及び保護膜５９をエッチングするとよい。
【００７９】
このようなエッチング条件を用いることで、拡散防止膜５７をエッチング用のストッパー膜として利用することが可能となり、低誘電率絶縁膜５８及び保護膜５９のエッチング時間を長くすることができる。これにより、低誘電率絶縁膜５８及び保護膜５９を確実に貫通するように、貫通孔１１４，１１５を形成することができる。
また、図１２に示す工程では、貫通孔１１４と第１の導電部３１との間、及び貫通孔１１５と第２の導電部３２との間に、拡散防止膜５７を残すようにエッチングを行う。
このように、貫通孔１１４，１１５の下方に拡散防止膜５７を残すことで、後述する図１６に示す工程で行う異方性エッチングにより、第１及び第２の導電部３１，３２がエッチングされることを防止できる。
なお、貫通孔１１４は、後述する図１６に示す工程において、貫通孔１１４の下方に位置する部分の拡散防止膜５７が除去されることで、図１に示す貫通孔６２となる孔である。また、貫通孔１１５は、後述する図１６に示す工程において、貫通孔１１５の下方に位置する部分の拡散防止膜５７が除去されることで、図１に示す貫通孔６５となる孔である。貫通孔１１４の直径Ｒ１は、例えば、２００ｎｍとすることができる。
【００８０】
次いで、図１３に示す工程では、図１２に示す第２のエッチング用レジスト膜１１１をアッシングにより除去した後、貫通孔１１４，１１５内に、エッチング用保護膜１１７を形成する。エッチング用保護膜１１７は、異方性エッチングにより、第１及び第２の開口部３６，３７を構成する溝６１，６４を形成する際、貫通孔１１４，１１５の下方に位置する部分の拡散防止膜５７がエッチングされることを防止するための膜である。
エッチング用保護膜１１７としては、例えば、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜を用いることができる。
【００８１】
エッチング用保護膜１１７としてＢＡＲＣ膜を用いる場合、第２のエッチング用レジスト膜１１１が除去された保護膜５９の上面５９ａにＢＡＲＣ膜を塗布することで、貫通孔１１４，１１５内を充填するＢＡＲＣ膜を形成し、その後、ＢＡＲＣ膜全体をエッチバックすることで、貫通孔１１４，１１５内のみにＢＡＲＣ膜を残す。
このエッチバックにより、貫通孔１１４，１１５内に形成されたＢＡＲＣ膜の上面（エッチング用保護膜１１７の上面１１７ａ）は、保護膜５９の上面５９ａよりも低い位置に配置される。ＢＡＲＣ膜上に形成される凹部の深さは、例えば、５０ｎｍとすることができる。
【００８２】
次いで、図１４に示す工程では、保護膜５９の上面５９ａに、開口部１２１，１２２を有した第３のエッチング用レジスト膜１１９を形成する。
このとき、開口部１２１は、溝６１の形成領域に対応する部分の保護膜５９の上面５９ａ及びエッチング用保護膜１１７の上面１１７ａを露出するように形成する。また、開口部１２２は、溝６４の形成領域に対応する部分の保護膜５９の上面５９ａ及びエッチング用保護膜１１７の上面１１７ａを露出するように形成する。
【００８３】
次いで、図１５に示す工程では、第３のエッチング用レジスト膜１１９をマスクとする異方性エッチングにより、開口部１２１の下方に位置する部分の低誘電率絶縁膜５８及び保護膜５９に溝１２４を形成すると共に、開口部１２２の下方に位置する部分の低誘電率絶縁膜５８及び保護膜５９に溝１２５を形成する。
溝１２４は、図１に示す溝６１の一部を構成する溝であり、溝６１よりも深さが浅くなるように形成する。また、溝１２５は、図１に示す溝６４の一部を構成する溝であり、溝６４よりも深さが浅くなるように形成する。
【００８４】
溝１２４の幅Ｗ５は、例えば、５０ｎｍ以上３００ｎｍ以下とすることができる。また、溝１２５の幅Ｗ６は、例えば、５００ｎｍ以上３０００ｎｍ以下とすることができる。
なお、溝１２４，１２５を形成する際のエッチングにより、エッチング用保護膜１１７の一部はエッチングされるが、溝１２４，１２５を形成後、貫通溝１１４，１１５にエッチング用保護膜１１７が残るため、貫通溝１１４，１１５の下方に位置する部分の拡散防止膜５７がエッチングされることはない。
また、溝１２４，１２５を形成する際のエッチングにより、図１４に示す保護膜５９もエッチングされるため、図１５に示す保護膜５９の厚さは、図１４に示す保護膜５９の厚さよりも薄くなる。
【００８５】
次いで、図１６に示す工程では、異方性エッチング（例えば、ドライエッチング）により、図１５に示す開口部１２１，１２２の下方に位置する部分の低誘電率絶縁膜５８をエッチングすると共に、貫通溝１１４，１１５の下方に位置する部分の拡散防止膜５７を除去することで、溝６１及び貫通孔６２を有し、第１の導電部３１の上面３１ａを露出する第１の開口部３６と、溝６４及び貫通孔６５を有し、第２の導電部３２の上面３２ａを露出する第２の開口部３７とを形成する。
【００８６】
溝６１の幅Ｗ３は、溝１２４の幅Ｗ５の幅と略等しく、例えば、５０ｎｍ以上３００ｎｍ以下とすることができる。溝６１の深さＤ１は、溝６４の深さと等しく、例えば、５００ｎｍとすることができる。
溝６４の幅Ｗ４は、溝１２４の幅Ｗ６の幅と略等しく、例えば、５００ｎｍ以上３０００ｎｍ以下とすることができる。また、溝６１の深さＤ１は、溝６４の深さと等しく、例えば、５００ｎｍとすることができる。
また、図１６に示す工程では、上記異方性エッチングにより、図１５に示す第３のエッチング用レジスト膜１１９及びエッチング用保護膜１１７が除去されると共に、保護膜５９の上部がエッチングされる。
なお、図１１に示す第２のエッチング用レジスト膜１１１を形成する工程から図１６に示す工程までが、開口部形成工程（第１及び第２の開口部３６，３７を形成する工程）に相当する工程である。
【００８７】
次いで、図１７に示す工程では、保護膜５９の上面５９ａ（第２の絶縁膜３４の上面に相当する面）と、第１及び第２の開口部３６，３７内を覆う第２のシード層３８を形成する（シード層形成工程）。
具体的には、第２のシード層３８は、スパッタ法により形成することができる。第２のシード層３８としては、例えば、タンタル（Ｔａ）層（例えば、厚さ２０ｎｍ）と、銅（Ｃｕ）層（例えば、厚さ、５０ｎｍ）とを順次積層させた積層膜を用いることができる。
【００８８】
次いで、図１８に示す工程では、図２２に示すめっき装置９０を用いて、電解めっきにより、第２のシード層３８の表面３８ａを覆うように、第１の成長速度で第１の開口部３６を埋め込まない厚さとされた第１のめっき膜７１を形成する（第１のめっき膜形成工程）。
第１のめっき膜７１としては、例えば、銅（Ｃｕ）膜を用いることができる。この場合、第１のめっき膜７１は、例えば、めっき液９２として温度が２５℃とされたＣｕ用めっき液を準備し、図１７に示す構造体をめっき液９２に浸漬させ、図１７に示す構造体を１２ｒｐｍの速度で回転させ、第１の電流Ｉ１（例えば、４．５Ａ）を第２のシード層３８に給電し、５．５秒間めっき処理することで形成する。
第１のめっき膜７１は、例えば、平坦な広い面に形成される第１のめっき膜７１の厚さが１５ｎｍになるように形成する。
【００８９】
このように、第２のシード層３８の表面３８ａに、成長速度の遅い第１のめっき膜７１を形成することにより、厚さの薄い部分の第２のシード層３８や不連続に形成された部分の第２のシード層３８を第１のめっき膜７１で覆うことが可能となる。
これにより、第１の開口部３６を埋め込むように形成される第２のめっき膜７２にボイドが発生することを抑制できる。
また、第１の開口部３６を埋め込まないように第１のめっき膜７１を形成する（言い換えれば、第１のめっき膜７１の厚さを薄くする）ことで、成長速度のかなり遅い第１のめっき膜７１のめっき処理時間を短縮することができる。
なお、第１の電流Ｉ１の値は、上記４．５Ａに限定されない。また、第１のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
また、第１のめっき膜７１を形成する際に使用するＣｕ用めっき液としては、例えば、先に説明した図６に示す工程で使用するＣｕ用めっき液と同じものを用いることができる。
【００９０】
次いで、図１９に示す工程では、図２２に示すめっき装置９０を用いて、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜７１の表面７１ａに、第１の開口部３６を埋め込む程度の厚さとされた第２のめっき膜７２を形成する（第２のめっき膜形成工程）。
このとき、溝６４に形成された第２のめっき膜７２の上面７２ａ側に凹部７８が形成される。
【００９１】
第２のめっき膜７２としては、例えば、Ｃｕめっき膜を用いることができる。第２のめっき膜７２としてＣｕめっき膜を用いる場合、第２のめっき膜７２は、例えば、めっき液９２として温度が２５℃とされたＣｕ用めっき液を準備し、めっき液９２で図１８に示す構造体を１２ｒｐｍの速度で回転させ、第１の電流Ｉ１よりも大きい第２の電流Ｉ２（例えば、６．７５Ａ）を第２のシード層３８に給電することで形成する。第２のめっき膜７２のめっき処理時間は、例えば、６０秒とすることができる。
第２のめっき膜７２は、例えば、平坦な広い面に第２のめっき膜７２を形成したときの第２のめっき膜７２の厚さが２１０ｎｍになるように形成する。
【００９２】
このように、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度で形成される第２のめっき膜７２で第１の開口部３６を埋め込むことにより、貫通孔６２及び幅の狭い溝６１よりなる第１の開口部３６にボイドが発生することを抑制できる。
また、第２の成長速度は第１の成長速度よりも速いため、第１の開口部３６を第１のめっき膜７１のみで埋め込む場合と比較して、短時間で第１の開口部３６を埋め込むことができる。
【００９３】
また、図１９に示す工程（第２のめっき膜形成工程）では、第２の開口部３７の溝６４に凹部７８が形成されるが、溝６４は、幅が広く、ボイドの発生しにくい溝であるため、第２のめっき膜形成工程後に形成される第３のめっき膜７３（成長速度の速いめっき膜）で容易に埋め込むことができる。
【００９４】
また、第２のめっき膜形成工程で使用するめっき液９２としては、第１のめっき膜形成工程（図１８に示す工程）で使用したＣｕめっき用液と同じめっき液を用いるとよい。これにより、第１及び第２のめっき膜７１，７２を連続して形成することが可能となる。
なお、第２の電流Ｉ２の値は、上記６．７５Ａに限定されない。また、第２のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【００９５】
次いで、図２０に示す工程では、第２の成長速度よりも速い第３の成長速度により、第３のめっき膜７２の表面７２ａに、凹部７８を埋め込む第３のめっき膜７３を形成する（第３のめっき膜形成工程）。
【００９６】
第３のめっき膜７３としては、例えば、Ｃｕめっき膜を用いることができる。この場合、第３のめっき膜７３は、例えば、めっき液９２として温度が２５℃とされたＣｕ用めっき液を用い、めっき液９２に浸漬させた図１９に示す構造体を１２ｒｐｍの速度で回転させ、第１及び第２の電流Ｉ１，Ｉ２よりも大きい第３の電流Ｉ３（例えば、４０．５Ａ）を第２のシード層３８に給電し、３０秒間めっき処理することで形成する。第３のめっき膜７３は、例えば、平坦な広い面に形成される第３のめっき膜７３の厚さが６３０ｎｍになるように形成する。
【００９７】
このように、凹部７８を埋め込むように第３のめっき膜７３を形成することで、後述する導電部形成工程（図２１参照）における研磨により、第２の開口部３７に埋め込まれためっき膜にディッシングが発生することを抑制できる。
また、第１及び第２のめっき膜７１，７２よりも成長速度の速い第３のめっき膜７３で凹部７８を埋め込むことにより、第２のめっき膜７２で凹部７８を埋め込む場合と比較して、短時間で凹部７８を埋め込むことができる。
【００９８】
また、第３のめっき膜形成工程では、第３のめっき膜７３の厚さを厚くすることで、第３のめっき膜７３の上面７３ａを平坦な面にするとよい。
このように、第３のめっき膜７３の上面７３ａを平坦な面とすることで、導電部形成工程（図２１参照）においてめっき膜を研磨する際、第１及び第２の開口部３６，３７の形状やレイアウトに依存することなく、半導体基板１１の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
【００９９】
次いで、図２１に示す工程では、第２のシード層３８及び第１乃至第３のめっき膜７１〜７３のうち、保護膜５９の上面５９ａよりも上方に位置する部分の第２のシード層３８及び第１乃至第３のめっき膜７１〜７３を研磨により除去することで、第１の開口部３６内に第１及び第２のめっき膜７１，７２よりなる第１の導電部４１（デュアルダマシン配線）を形成する共に、第２の開口部３７内に第１乃至第３のめっき膜７１〜７３よりなる第２の導電部４２（デュアルダマシン配線）を形成する（導電部形成工程）。
これにより、図１に示す半導体装置１０が製造される。
【０１００】
具体的には、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、保護膜５９の上面５９ａよりも上方に位置する部分の第２のシード層３８及び第１乃至第３のめっき膜７１〜７３を研磨により除去することで、第１及び第２の導電部４１，４２を形成する。
先に説明したように、第２の開口部３７に形成された凹部７８は第３のめっき膜７３に埋め込まれており、かつ第３のめっき膜７３の上面７３ａは平坦な面とされているため、導電部形成工程の研磨に起因するディッシングやエロージョンを抑制することができる。
これにより、研磨後の保護膜５９の上面５９ａ、第１の導電部３１の上端面３１ａ、及び第１の導電部３１の上端面３１ａは同一平面上に配置される。
【０１０１】
本実施の形態の半導体装置の製造方法によれば、第２及び第３の成長速度よりも低い第１の成長速度により、第１のシード層２９の表面２９ａを覆う第１のめっき膜５２を形成することで、厚さの薄い部分の第１のシード層２９や不連続に形成された部分の第１のシード層２９が第１のめっき膜５２に覆われるため、第１の開口部２５を埋め込む第２のめっき膜５２にボイドが発生することを抑制できる。
また、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜５２の表面５２ａに第２のめっき膜５２を形成することで、第１の開口部２５を埋め込む第２のめっき膜５２にボイドが発生することを抑制できると共に、第１の開口部２５を第１のめっき膜５２のみで埋め込む場合と比較して、第１の開口部２５をめっき膜で埋め込む時間を短縮することができる。
【０１０２】
また、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜５２上に第３のめっき膜５３を形成することで、第１の開口部２５よりも幅の広い第２の開口部２６を、短時間のめっき処理で埋め込むことができると共に、第１のシード層２９及び第１乃至第３のめっき膜５１〜５３を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【０１０３】
また、デュアルダマシン配線が形成される第１の開口部３６を第１乃至第３のめっき膜７１〜７３で埋め込むことにより、第１の開口部３６にボイドが発生することを抑制できる。
さらに、デュアルダマシン配線が形成される第２の開口部３７を第１乃至第３のめっき膜７１〜７３で埋め込むことにより、第２の開口部３７に埋め込まれためっき膜にディッシングやエロージョンが発生することを抑制できる。
【０１０４】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【０１０５】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【０１０６】
１０…半導体装置、１１…半導体基板、１１ａ，２９ａ，３８ａ，５１ａ，５２ａ，７１ａ，７２ａ…表面、１２…素子分離領域、１４…ゲート絶縁膜、１５…第１の不純物拡散領域、１６…第２の不純物拡散領域、１７…ゲート電極、１８…シリコン窒化膜、１９…サイドウォール、２１…第１の層間絶縁膜、２１ａ，４７ａ，５３ａ，５９ａ，７３ａ…上面、２２…第１のコンタクトプラグ、２２ａ，３１ａ，３２ａ，４１ａ，４２ａ…上端面、２４…第１の絶縁膜、２５，３６…第１の開口部、２６，３７…第２の開口部、２９…第１のシード層、３１，４１…第１の導電部、３２，４２…第２の導電部、３４…第２の絶縁膜、３４Ａ…上部、３８…第２のシード層、４５，５７…拡散防止膜、４６，５８…低誘電率絶縁膜、４７，５９…保護膜、５１，７１…第１のめっき膜、５２，７２…第２のめっき膜、５３，７３…第３のめっき膜、５５，７８…凹部、６１，６４，１２４，１２５…溝、６２，６５，８１，１１４，１１５…貫通孔、６７…第２のコンタクトプラグ、６８，７６…配線、８２…第１のエッチング用レジスト膜、８３，８４，１０７，１１２，１１３，１２１，１２２…開口部、９０…めっき装置、９１…めっき槽、９３…陽電極、９４…めっき液供給用管路、９６…めっき液供給部、９７…めっき液排出用管路、９８…めっき液排出部、９９…制御部、１０１…半導体基板保持部、１０２…半導体基板保持用カップ、１０３…シール材、１０４…陰電極、１０５…押さえ部材、１１１…第２のエッチング用レジスト膜、１１７…エッチング用保護膜、１１９…第３のエッチング用レジスト膜、Ｄ１…深さ、Ｉ１…第１の電流、Ｉ２…第２の電流、Ｉ３…第３の電流、Ｒ１，Ｒ２…直径、Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６…幅
【図１】
2011204750.tif 000003
【図２】
2011204750.tif 000004
【図３】
2011204750.tif 000005
【図４】
2011204750.tif 000006
【図５】
2011204750.tif 000007
【図６】
2011204750.tif 000008
【図７】
2011204750.tif 000009
【図８】
2011204750.tif 000010
【図９】
2011204750.tif 000011
【図１０】
2011204750.tif 000012
【図１１】
2011204750.tif 000013
【図１２】
2011204750.tif 000014
【図１３】
2011204750.tif 000015
【図１４】
2011204750.tif 000016
【図１５】
2011204750.tif 000017
【図１６】
2011204750.tif 000018
【図１７】
2011204750.tif 000019
【図１８】
2011204750.tif 000020
【図１９】
2011204750.tif 000021
【図２０】
2011204750.tif 000022
【図２１】
2011204750.tif 000023
【図２２】
2011204750.tif 000024