(57)【要約】      （修正有）【課題】電界効果トランジスタを有する半導体装置のオン抵抗を低減させる。【解決手段】第１導電型の半導体層の上側に、半導体層の主面に対して平行な方向に沿って交互に配置された、第１導電型の第１の半導体ピラー領域及び第２導電型の第２の半導体ピラー領域と、第２導電型のベース領域と、ソース領域と、ソース領域に電気的に接続された第１の主電極と、半導体層に電気的に接続された第２の主電極と、第１の主電極と第２の主電極との間の通電を制御する制御電極と、を備え、第２の半導体ピラー領域は、上下方向に隣接し互いに連通した複数の第２導電型の半導体領域を有し、複数の第２導電型の半導体領域のうちの最上層の半導体領域の不純物濃度プロファイルのピーク値と、最下層の半導体領域の不純物濃度プロファイルのピーク値と、には差が設けられ、最上層の半導体領域の最大幅は、最下層の半導体領域の最大幅と略同じか、又は狭い半導体装置。【選択図】図１
2011204796.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、
前記半導体層の上側に、前記半導体層の主面に対して平行な方向に沿って交互に配置された、第１導電型の第１の半導体ピラー領域および第２導電型の第２の半導体ピラー領域と、
前記第１の半導体ピラー領域および前記第２の半導体ピラー領域の上側に設けられた第１導電型の半導体領域と、
前記半導体領域内に設けられ、前記第２の半導体ピラー領域の上端に接続された第２導電型のベース領域と、
前記第２導電型のベース領域内に選択的に設けられたソース領域と、
前記ソース領域に電気的に接続された第１の主電極と、
前記半導体層の下側に設けられ、前記半導体層に電気的に接続された第２の主電極と、
前記第１の主電極と前記第２の主電極との間の通電を制御する制御電極と、
を備え、
前記第２の半導体ピラー領域は、上下方向に隣接し互いに連通した複数の第２導電型の半導体領域を有し、
前記複数の第２導電型の半導体領域のうちの最上層の半導体領域の不純物濃度プロファイルのピーク値と、最下層の半導体領域の不純物濃度プロファイルのピーク値と、には差が設けられ、
前記第１導電型の第１の半導体ピラー領域と第２導電型の第２の半導体ピラー領域とが交互に配置された方向における、前記最上層の半導体領域の最大幅は、前記最下層の半導体領域の最大幅と略同じか、あるいは狭いことを特徴とする半導体装置。
【請求項２】
前記複数の第２導電型の半導体領域のそれぞれの最大幅は、略同じであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の第２導電型の半導体領域における、それぞれの不純物濃度プロファイルのピーク値は、前記第２の主電極側よりも前記第１の主電極側のほうが高いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記複数の第２導電型の半導体領域における、それぞれの不純物濃度プロファイルのピーク値は、前記第２の主電極側よりも前記第１の主電極側のほうが低いことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
第１導電型の半導体領域を形成するプロセスと、前記半導体領域に第２導電型の不純物を選択的に注入するプロセスと、を複数回繰り返し、前記第２導電型の不純物が選択的に注入された前記半導体領域を複数積層させた半導体積層体を形成する工程と、
前記半導体積層体のそれぞれの層の前記第２導電型の不純物を加熱処理により拡散させて、前記半導体積層体内に、前記第２導電型の不純物を含む複数の半導体領域が隣接し連通した第２導電型の半導体ピラー領域を形成する工程と、
を備え、
前記半導体領域を積層するごとに、前記第２導電型の不純物が注入されるイオン注入領域の面積を段階的に変え、且つ、前記第２導電型の不純物の総量を段階的に変えることを特徴とする半導体装置の製造方法。
【請求項６】
前記第２導電型の不純物のイオン注入領域の面積を段階的に小さくし、且つ、前記第２導電型の不純物の総量を段階的に増加することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２導電型の不純物のイオン注入領域の面積を段階的に大きくし、且つ、前記第２導電型の不純物の総量を段階的に減少させることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
縦型パワーＭＯＳＦＥＴのオン抵抗は、伝導層であるドリフト層の電気抵抗に大きく依存する。ドリフト層の電気抵抗は、その不純物濃度で決定され、不純物濃度を高くすればオン抵抗を下げることができる。しかし、不純物濃度が高くなると、ドリフト層がベース層と形成するｐｎ接合の耐圧が下がるため、不純物濃度は耐圧に応じて決まる限界以上には上げることはできない。素子耐圧とオン抵抗との間には、トレードオフの関係が存在する。  
この問題を解決する一例として、ドリフト層に超接合構造（スーパージャンクション構造）と呼ばれるｐ形半導体領域とｎ形半導体領域を横方向に交互に配列する構造が知られている。超接合構造では、ｐ形半導体領域とｎ形半導体領域に含まれるチャージ量（不純物量）を同じとすることで、擬似的にノンドープ層を作り出し、高耐圧を保持しつつ、高ドープされたｎ形半導体領域を通して電流を流すことで、材料限界を越えた低オン抵抗を実現するものである。
【０００３】
このような超接合構造の製造方法として、例えば、ｎ形のドリフト層に選択的にｐ形の埋め込み層をイオン注入と拡散によって形成し、さらにｎ形のドリフト層を積み増し、下層と同様にｐ形の埋め込み層をイオン注入と拡散によって形成させる工程を複数回繰り返す先行例がある（例えば、特許文献１参照）。また、超接合構造の耐圧向上のために、ｐ形半導体領域とｎ形半導体領域のそれぞれの上層と下層で不純物濃度を変化させた先行例がある（例えば、特許文献２参照）。
【０００４】
しかしながら、特許文献１に記載された方法で、例えば、特許文献２に記載された超接合構造を形成すると、不純物濃度が相対的に高い部分の埋め込み層の不純物が製造プロセス中にドリフト層にまで拡散してしまい、この埋め込み層に隣接するドリフト層のオン抵抗が増加するという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０１２８５８号公報
【特許文献２】特開２００７−０１９１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、電界効果トランジスタを有する半導体装置のオン抵抗を低減させることにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１導電型の半導体層と、前記半導体層の上側に、前記半導体層の主面に対して平行な方向に沿って交互に配置された、第１導電型の第１の半導体ピラー領域および第２導電型の第２の半導体ピラー領域と、前記第１の半導体ピラー領域および前記第２の半導体ピラー領域の上側に設けられた第１導電型の半導体領域と、前記半導体領域内に設けられ、前記第２の半導体ピラー領域の上端に接続された第２導電型のベース領域と、前記第２導電型のベース領域内に選択的に設けられたソース領域と、前記ソース領域に電気的に接続された第１の主電極と、前記半導体層の下側に設けられ、前記半導体層に電気的に接続された第２の主電極と、前記第１の主電極と前記第２の主電極との間の通電を制御する制御電極と、を備え、前記第２の半導体ピラー領域は、上下方向に隣接し互いに連通した複数の第２導電型の半導体領域を有し、前記複数の第２導電型の半導体領域のうちの最上層の半導体領域の不純物濃度プロファイルのピーク値と、最下層の半導体領域の不純物濃度プロファイルのピーク値と、には差が設けられ、前記第１導電型の第１の半導体ピラー領域と第２導電型の第２の半導体ピラー領域とが交互に配置された方向における、前記最上層の半導体領域の最大幅は、前記最下層の半導体領域の最大幅と略同じか、あるいは狭いことを特徴とする半導体装置が提供される。
【０００８】
また、本発明の一態様によれば、第１導電型の半導体領域を形成するプロセスと、前記半導体領域に第２導電型の不純物を選択的に注入するプロセスと、を複数回繰り返し、前記第２導電型の不純物が選択的に注入された前記半導体領域を複数積層させた半導体積層体を形成する工程と、前記半導体積層体のそれぞれの層の前記第２導電型の不純物を加熱処理により拡散させて、前記半導体積層体内に、前記第２導電型の不純物を含む複数の半導体領域が隣接し連通した第２導電型の半導体ピラー領域を形成する工程と、を備え、前記半導体領域を積層するごとに、前記第２導電型の不純物が注入されるイオン注入領域の面積を段階的に変え、且つ、前記第２導電型の不純物の総量を段階的に変えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、電界効果トランジスタを有する半導体装置のオン抵抗が低減する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。
【図２】第１の実施の形態に係る半導体装置の要部平面模式図である。
【図３】第１の実施の形態の変形例に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。
【図４】第１の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図５】第１の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図６】第１の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図７】レジストの開口幅と不純物注入量との調整方法を説明する図である。
【図８】比較例に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。
【図９】比較例に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１０】第１の実施の形態に係る半導体装置の作用効果を説明する図である。
【図１１】半導体装置の耐圧を説明する図である。
【図１２】第２の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。
【図１３】第２の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１４】第２の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１５】第２の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１６】第３の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１７】第３の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１８】第３の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【図１９】第３の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明の実施の形態について説明する。  
（第１の実施の形態）  
図１は、第１の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。  
図２は、第１の実施の形態に係る半導体装置の要部平面模式図である。  
図１には、図２のＸ−Ｘ’断面が示されている。
【００１２】
図１に示す半導体装置１は、第１導電型の半導体層１０と、半導体層１０の上側に、半導体層１０の主面に平行な方向に沿って交互に配置された、第１導電型の第１の半導体ピラー領域１６および第２導電型の第２の半導体ピラー領域２６と、を備える。半導体装置１は、第１導電型の半導体ピラー領域１６および第２導電型の半導体ピラー領域２６の上側に設けられた第１導電型の半導体領域１５と、半導体領域１５内に設けられ、前記第２の半導体ピラー領域の上端に接続された第２導電型のベース領域３０と、ベース領域３０内に選択的に設けられたソース領域３１と、を備える。さらに、半導体装置１は、ソース領域３１に電気的に接続された第１の主電極であるソース電極５０と、半導体層１０の下側に設けられ、半導体層１０に電気的に接続された第２の主電極であるドレイン電極５１と、第１の主電極と第２の主電極との間の通電を制御する制御電極４０と、を備える。ここで、第１の導電型は、例えば、ｎ形であり、第２の導電型は、例えば、ｐ形である。
【００１３】
半導体装置１においては、ｎ＋形のシリコン（Ｓｉ）からなる半導体層（半導体基板）１０の上に、第１層目のｎ形の半導体領域１１が設けられている。半導体領域１１の上には、第２層目のｎ形の半導体領域１２が設けられている。半導体領域１２の上には、第３層目のｎ形の半導体領域１３が設けられている。半導体領域１３の上には、第４層目のｎ形の半導体領域１４が設けられている。半導体領域１４の上には、第５層目のｎ形の半導体領域１５が設けられている。半導体領域１１〜１４の中には、第１層目のｐ形の半導体領域２１、半導体領域２１に連通する第２層目のｐ形の半導体領域２２、半導体領域２２に連通する第３層目のｐ形の半導体領域２３、半導体領域２３に連通する第４層目のｐ形の半導体領域２４が設けられている。
【００１４】
半導体領域１１〜１５の導電型は、ともにｎ形である。半導体領域１１〜１４の不純物濃度（個／ｃｍ３）は、略同じである。半導体領域２１〜２４の導電型は、ともにｐ形である。半導体領域２１と半導体領域２２とは接続し、半導体領域２２と半導体領域２３とは接続し、半導体領域２３と半導体領域２４とは接続している。なお、第１層目の半導体領域１１の半導体領域２１の深さまでの領域については半導体領域１１ａとする。
【００１５】
このように、半導体領域１１ａ、１２、１３、１４からなるｎ形の半導体ピラー領域１６と、半導体領域２１〜２４からなるｐ形の半導体ピラー領域２６とが、半導体層１０の主面に対して略平行な方向に繰り返して周期的に配列されている。半導体ピラー領域２６は、連通した複数の拡散領域（半導体領域２１〜２４）からなる。半導体領域１１ａ〜１４からなるｎ形の半導体ピラー領域１６と、半導体領域２１〜２４からなるｐ形の半導体ピラー領域２６とは、ｐｎ接合を形成して隣接している。換言すれば、半導体装置１は、半導体ピラー領域１６（半導体領域１１ａ〜１４）並びに半導体ピラー領域２６（半導体領域２１〜２４）とが繰り返して接合された超接合構造を有する。ｎ形の不純物としては、例えば、リン（Ｐ）が該当する。ｐ形の不純物としては、例えば、ボロン（Ｂ）が該当する。
【００１６】
また、半導体装置１においては、半導体領域２４の上側の半導体領域１５内に、ｐ形のベース領域３０が設けられている。ベース領域３０の下端は、半導体ピラー領域２６の上端（半導体領域２４の上端）に接続されている。ベース領域３０の表面には、ｎ＋形のソース領域３１が選択的に設けられている。ベース領域３０の表面のソース領域３１の間には、ｐ＋形のコンタクト領域３２が選択的に設けられている。コンタクト領域３２は、アバランシェ降伏時に発生した正孔をソース電極に排出する正孔抜き領域として機能する。
【００１７】
半導体領域１５の上から、ベース領域３０を経てソース領域３１の途中までには、例えば酸化シリコンからなる絶縁膜（ゲート絶縁膜）４１が設けられている。さらに、絶縁膜４１内に、プレーナ状の制御電極（ゲート電極）４０が設けられている。なお、制御電極４０については、プレーナ構造のほか、トレンチ構造であってもよい。
【００１８】
ソース領域３１の一部の領域の上、およびコンタクト領域３２の上には、ソース領域３１およびコンタクト領域３２に電気的に接続されたソース電極５０が設けられている。半導体層１０の下側には、半導体層１０に電気的に接続されたドレイン電極５１が設けられている。
【００１９】
また、半導体装置１を上からみた場合（図２参照）、制御電極４０とソース電極５０とは、それぞれストライプ状に配置されている。制御電極４０およびソース電極５０の下方に位置する半導体ピラー領域１６、２６も制御電極４０およびソース電極５０の方向に沿ってストライプ状に配置されている。超接合構造のパターンとしては、図２に示すストライプ状のほか、同心円状などのパターンとしてもよい。
【００２０】
また、図１に例示したＭＯＳＦＥＴセルは、矢印Ａで示す素子領域内に配置されている。矢印Ａで示す素子領域は、矢印Ｂで示す終端領域に囲まれている。素子領域の外周には、制御電極４０に接続されたリング状の制御配線４２が配置されている。半導体装置１の外周には、等電位リング電極５２が設けられている。
【００２１】
また、図１（ｂ）に示すように、半導体領域２２の不純物濃度のピーク２２ｐは、半導体領域２１の不純物濃度のピーク２１ｐと略等しく設定されている。半導体領域２３の不純物濃度のピーク２３ｐは、半導体領域２２の不純物濃度のピーク２２ｐ以上に設定されている。半導体領域２４の不純物濃度のピーク２４ｐは、半導体領域２３の不純物濃度のピーク２３ｐ以上に設定されている。
【００２２】
ここで、半導体領域２２の不純物濃度のピーク２２ｐに関しては、半導体領域２１の不純物濃度のピーク２１ｐよりも高く設定してもよい。このような実施の形態も本実施形態に含まれる。例えば、半導体領域２１から半導体領域２４に向かうほど、ｐ形の不純物濃度のピーク値を段階的に高くなるように設定してもよい。あるいは、半導体領域２１〜２４の中、上下で隣接する半導体領域の不純物濃度のピーク値を略等しく設定してもよい。
【００２３】
半導体領域２１〜２４（複数の半導体領域）における、それぞれの不純物濃度プロファイルのピーク値は、ドレイン電極５１の側よりもソース電極５０の側のほうが高く設定されている場合、すなわち、半導体領域２１から半導体領域２４に向かうほど、ｐ形の不純物濃度のピーク値を段階的に高く設定されている場合は、それぞれの半導体領域２１〜２４に含まれるｐ形の不純物の総量（不純物の元素数）は段階的に高くなる。
【００２４】
また、各部位の「幅」を半導体ピラー領域１６、２６が交互に配置する方向における幅で定義した場合、半導体領域２１〜２４の最大幅については、それぞれが略等しく構成されている。ここで、半導体領域２１〜２４の最大幅とは、半導体領域２１〜２４の幅が最大になる部分の幅をいう。半導体装置１の深さ方向において、半導体領域２１〜２４の最大幅の位置と、各ピーク２１ｐ〜２４ｐの位置は一致する。なお、半導体領域２１〜２４の上層ほど、その最大幅を狭くする構成も本実施の形態に含まれる。半導体領域２１〜２４の上層ほど、その最大幅を狭くすることにより、半導体領域１１ａ〜１４の上層ほど、その幅が拡がり、オン抵抗を下げることができる。
【００２５】
また、最上層の半導体領域２４の最大幅が最下層の半導体領域２１の最大幅より小さい構成も本実施の形態に含まれる。例えば、図３は、第１の実施の形態の変形例に係る半導体装置２の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。図示するごとく、最上層の半導体領域２７の最大幅が最下層の半導体領域２１の最大幅より小さい。このような形態も本実施の形態に含まれる。
【００２６】
このように、半導体装置２においては、最上層の半導体領域２４の不純物濃度プロファイルのピーク値と、最下層の半導体領域２１の不純物濃度プロファイルのピーク値には差が設けられている。最上層の半導体領域２４の最大幅は、最下層の半導体領域２１の最大幅以下である。
【００２７】
次に、半導体装置１の製造方法について説明する。  
図４〜図６は、第１の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【００２８】
図４（ａ）に示すように、ｎ＋形の半導体層１０の上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１１を形成する。半導体領域１１は、例えば、エピタキシャル成長法により形成する。
【００２９】
次に、図４（ｂ）に示すように、半導体領域１１の表面にレジスト６０を選択的に形成する。レジスト６０は、例えば、フォトリソグラフィにより形成する。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト６０の開口６０ｈから半導体領域１１にイオン注入により注入する。これにより、半導体領域１１の表面に選択的にｐ形のイオン注入領域２１ａが形成される。その後、レジスト６０を除去する。イオン注入領域とは、イオン注入によって半導体領域に半導体不純物が注入された領域である。
【００３０】
次に、図４（ｃ）に示すように、半導体領域１１およびイオン注入領域２１ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１２を形成する。半導体領域１２は、例えば、エピタキシャル成長法により形成する。
【００３１】
次に、図４（ｄ）に示すように、半導体領域１２の表面にレジスト６１を選択的に形成する。レジスト６１は、例えば、フォトリソグラフィにより形成する。ここで、レジスト６１の開口６１ｈの幅は、レジスト６０の開口６０ｈの幅以下に形成する。例えば、開口６１ｈの幅と開口６０ｈの幅とは、略等しくてもよく、開口６１ｈの幅を開口６０ｈの幅より狭くしてもよい。図４（ｄ）の例では、開口６１ｈの幅が開口６０ｈの幅より狭い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト６１の開口６１ｈから半導体領域１２にイオン注入により注入する。これにより、半導体領域１２の表面に選択的にｐ形のイオン注入領域２２ａが形成される。イオン注入領域２２ａのドーズ量については、イオン注入領域２１ａのドーズ量よりも多めに注入する。その後、レジスト６１を除去する。
【００３２】
次に、図５（ａ）に示すように、半導体領域１２およびイオン注入領域２２ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１３を形成する。半導体領域１３は、例えば、エピタキシャル成長法により形成する。
【００３３】
次に、図５（ｂ）に示すように、半導体領域１３の表面にレジスト６２を選択的に形成する。レジスト６２は、例えば、フォトリソグラフィにより形成する。ここで、レジスト６２の開口６２ｈの幅は、レジスト６１の開口６１ｈの幅以下に形成する。例えば、開口６２ｈの幅を開口６１ｈの幅と略等しくしてもよく、開口６２ｈの幅を開口６１ｈの幅より狭くしてもよい。図５（ｂ）の例では、開口６２ｈの幅が開口６１ｈの幅より狭い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト６２の開口６２ｈから半導体領域１３にイオン注入により注入する。これにより、半導体領域１３の表面に選択的にｐ形のイオン注入領域２３ａが形成される。イオン注入領域２３ａのドーズ量については、イオン注入領域２２ａのドーズ量よりも多めに注入する。その後、レジスト６２を除去する。
【００３４】
次に、図５（ｃ）に示すように、半導体領域１３およびイオン注入領域２３ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１４を形成する。半導体領域１４は、例えば、エピタキシャル成長法により形成する。
【００３５】
次に、図５（ｄ）に示すように、半導体領域１４の表面にレジスト６３を選択的に形成する。レジスト６３は、例えば、フォトリソグラフィにより形成する。ここで、レジスト６３の開口６３ｈの幅は、レジスト６２の開口６２ｈの幅以下に形成する。例えば、開口６３ｈの幅を開口６２ｈの幅と略等しくしてもよく、開口６３ｈの幅を開口６２ｈの幅より狭くしてもよい。図５（ｄ）の例では、開口６３ｈの幅が開口６２ｈの幅より狭い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト６３の開口６３ｈから半導体領域１４にイオン注入により注入する。これにより、半導体領域１４の表面に選択的にｐ形のイオン注入領域２４ａが形成される。イオン注入領域２４ａのドーズ量については、イオン注入領域２３ａのドーズ量よりも多めに注入する。その後、レジスト６３を除去する。
【００３６】
次に、図６（ａ）に示すように、半導体領域１４およびイオン注入領域２４ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１５を形成する。半導体領域１５は、例えば、エピタキシャル成長法により形成する。
【００３７】
半導体領域１１〜１５の主成分であるシリコンの成長には、シラン（ＳｉＨ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等の原料ガスが用いられる。なお、エピタキシャル成長法での成長温度は、例えば、約１０００℃以下に調節されている。
【００３８】
この段階で、例えば、イオン注入領域２２ａの幅は、イオン注入領域２１ａの幅以下である。イオン注入領域２３ａの幅は、イオン注入領域２２ａの幅以下である。イオン注入領域２４ａの幅は、イオン注入領域２３ａの幅以下である。
【００３９】
イオン注入領域２２ａの不純物濃度は、イオン注入領域２１ａの不純物濃度以上に設定される。イオン注入領域２３ａの不純物濃度は、イオン注入領域２２ａの不純物濃度以上に設定される。イオン注入領域２４ａの不純物濃度は、イオン注入領域２３ａの不純物濃度以上に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度が高くなるように設定してもよい。
【００４０】
イオン注入領域２２ａの不純物の総量は、イオン注入領域２１ａの不純物の総量以上に設定される。イオン注入領域２３ａの不純物の総量は、イオン注入領域２２ａの不純物の総量以上に設定される。イオン注入領域２４ａの不純物の総量は、イオン注入領域２３ａの不純物の総量以上に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度の総量が高くなるように設定してもよい。
【００４１】
このように、ｎ形の半導体領域を形成するプロセスと、この半導体領域にｐ形の不純物を選択的に注入するプロセスと、を複数回繰り返し、ｐ形の不純物が表面に選択的に注入された半導体領域を複数積層させた半導体積層体３５を形成する。半導体領域を積層するごとに、ｐ形の不純物が注入さえれるイオン注入領域の面積を段階的に変え、且つ、ｐ形の不純物の総量を段階的に変える。具体的には、ｐ形の不純物のイオン注入領域の面積を段階的に小さくし、且つ、ｐ形の不純物の総量を段階的に増加する。
【００４２】
次に、図６（ａ）に示す半導体領域１５にＭＯＳＦＥＴ形成工程を実施する。その結果、図６（ｂ）に示すように、半導体領域１５の表面に、ベース領域３０、ソース領域３１、コンタクト領域３２が形成される。さらに、絶縁膜４１、制御電極４０を形成する。そして、この後においては、ＭＯＳＦＥＴが形成された半導体積層体に熱処理を施す。  
この熱処理によって、イオン注入領域２１ａ、２２ａ、２３ａ、２４ａの不純物（ボロン（Ｂ））がそれぞれの半導体領域１１〜１５内で拡散する。
【００４３】
半導体積層体３５のそれぞれの半導体領域のｐ形の不純物を加熱処理により拡散させて、半導体積層体３５内に、ｐ形の不純物を含む複数の半導体領域（半導体領域２１、２２、２３、２４）が連通したｐ形の半導体ピラー領域２６を形成する。  
この際、不純物濃度が高いイオン注入領域ほど、不純物拡散の程度は大きくなる。従って、最終的には、図１に示すような、半導体領域２１〜２４の最大幅が略等しい半導体装置１が形成される。
【００４４】
なお、レジストの開口の幅と、不純物注入量との調整は、例えば、以下のように行っている。  
図７は、レジストの開口幅と不純物注入量との調整方法を説明する図である。
【００４５】
例えば、図４で例示したレジスト６０の開口６０ｈの開口幅をＷｐ（図７（ａ）参照）とする。レジスト６１の開口６１ｈの開口幅をＷｐ’とする。Ｗｐ’の幅は、Ｗｐよりも２・ΔＷだけ狭いとする。すなわち、Ｗｐ’＝Ｗｐ−２・ΔＷである。
【００４６】
レジスト６０の開口６０ｈから露出した半導体領域１１に注入するドーズ量をＮｐ（／ｃｍ２）とする。レジスト６１の開口６１ｈから露出した半導体領域１２に注入するドーズ量をＮｐ’（／ｃｍ２）とする。
【００４７】
それぞれの半導体領域６０、６１の開口６０ｈ、６１ｈに注入される不純物量Ｑｐ、Ｑｐ’を等しくするには、Ｑｐ＝Ｗｐ×Ｎｐ、Ｑｐ’＝Ｗｐ’×Ｎｐ’とした場合、例えば、Ｑｐ＝Ｑｐ’とする。これを満たす、Ｎｐ’＝Ｗｐ・Ｎｐ／（Ｗｐ−２・ΔＷ）となるように調整すればよい。また、Ｑｐ＜Ｑｐ’となるように調整するには、Ｎｐ’＞Ｗｐ・Ｎｐ／（Ｗｐ−２・ΔＷ）となるように調整すればよい。  
このような方法によって、各段におけるレジストの開口幅、ドーズ量が調整される。
【００４８】
次に、半導体装置１の作用効果について説明する。  
半導体装置１の作用効果について説明する前に、比較例に係る半導体装置１００の作用効果について説明する。
【００４９】
図８は、比較例に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。  
比較例に係る半導体装置１００では、図８（ｂ）のように、半導体領域２２０の不純物濃度のピーク２２０ｐが半導体領域２１０の不純物濃度のピーク２１０ｐよりも高く設定され、半導体領域２３０の不純物濃度のピーク２３０ｐが半導体領域２２０の不純物濃度のピーク２２０ｐより高く設定され、半導体領域２４０の不純物濃度のピーク２４０ｐが半導体領域２３０の不純物濃度のピーク２３０ｐよりも高く設定されている。このように、半導体領域２１０から半導体領域２４０に向かうほど、ｐ形の不純物濃度のピーク値を段階的に高く設定した場合は、それぞれの半導体領域２１０〜２４０に含まれるｐ形の不純物の総量は、段階的に高くなる。
【００５０】
ただし、半導体装置１００においては、半導体領域２１０〜２４０の最大幅（各ピーク２１０ｐ〜２４０ｐにおける幅）について、半導体領域２２０の最大幅が半導体領域２１０の最大幅よりも広く、半導体領域２３０の最大幅が半導体領域２２０の最大幅よりも広く、半導体領域２４０の最大幅が半導体領域２３０の最大幅よりも広くなっている。
【００５１】
半導体装置１００がこのような構造を有する理由を以下に説明する。  
図９は、比較例に係る半導体装置の製造過程を説明する要部断面模式図である。  
半導体装置１００の製造過程では、上述したレジストの開口６０ｈ、６１ｈ、６２ｈ、６３ｈを全て同じ開口幅で形成する。例えば、開口６１ｈ、６２ｈ、６３ｈの開口幅を、基準幅である開口６０ｈの開口幅と同じになるように製造プロセスを進行させている。従って、ＭＯＳＦＥＴを形成した後の半導体積層体の構造は、図９に示すように、ｐ形のイオン注入領域２１０ａ、２２０ａ、２３０ａ、２４０ａの幅が略等しくなる。また、イオン注入領域２１０ａからイオン注入領域２４０ａに向かうほど、ｐ形の不純物濃度が段階的に高く設定されている。
【００５２】
この状態から半導体積層体に熱処理を施すと、イオン注入領域２１０ａ、２２０ａ、２３０ａ、２４０ａの不純物（ボロン（Ｂ））がそれぞれの半導体領域１１０〜１５０内で拡散する。この際、不純物濃度が高いイオン注入領域ほど、拡散の程度は大きくなるので、最終的には、図８に示すような半導体装置１００が形成される。半導体装置１００では、半導体領域２１０の最大幅よりも半導体領域２２０の最大幅が広く、半導体領域２２０の最大幅よりも半導体領域２３０の最大幅が広く、半導体領域２３０の最大幅よりも半導体領域２４０の最大幅が広くなっている。
【００５３】
この半導体装置１００において、ソース電極５０よりもドレイン電極５１に高い電圧を印加する。制御電極４０に閾値電圧以上の電圧を印加すると、制御電極４０が対向するベース領域３０にチャネルが形成されて、ソース領域３１、チャネル、半導体領域１５０、半導体領域１４０、半導体領域１３０、半導体領域１２０、半導体領域１１０および半導体層１０を通じて、ソース電極５０とドレイン電極５１との間に電流が流れる。半導体領域１１０〜１５０は、半導体装置１００のドリフト層である。
【００５４】
ただし、半導体領域２１０〜２４０の最大幅は、下方から上方に向かい、段階的に広くなるので、半導体領域２１０〜２４０の最大幅で挟まれる半導体領域１１０〜１５０の幅は段階的に狭くなり、それぞれの部分の電気抵抗Ｒ１’、Ｒ２’、Ｒ２’、Ｒ４’は、Ｒ１’＜Ｒ２’＜Ｒ２’＜Ｒ４’となる。すなわち、ベース領域３０に近接するほど、ドリフト層の電気抵抗が高くなる。このため、ソース電極５０−ドレイン電極５１間のオン抵抗が高くなってしまう。
【００５５】
これに対し、図１０は、第１の実施の形態に係る半導体装置の作用効果を説明する図である。  
半導体装置１において、ソース電極５０よりもドレイン電極５１に高い電圧を印加する。制御電極４０に閾値電圧以上の電圧を印加すると、制御電極４０が対向するベース領域３０にチャネルが形成されて、ソース領域３１、チャネル、半導体領域１５、半導体領域１４、半導体領域１３、半導体領域１２、半導体領域１１および半導体層１０を通じて、ソース電極５０とドレイン電極５１との間に電流が流れる。半導体ピラー領域１６（半導体領域１１ａ〜１５）は、半導体装置１のドリフト層である。
【００５６】
半導体装置１では、半導体領域２１〜２４の最大幅は、略等しく形成されているので、半導体領域２１〜２４の最大幅で挟まれる半導体領域１１ａ〜１４の幅は、略等しくなる。半導体領域１２、１３、１４は、半導体領域１２０、１３０、１４０に比べると、最小幅が広がるため、ドリフト層の電気抵抗は、Ｒ２＜Ｒ２’、Ｒ３＜Ｒ３’、Ｒ４＜Ｒ４’、になる。すなわち、半導体装置１では、半導体装置１００よりも、ソース電極５０−ドレイン電極５１間のオン抵抗が低減する。
【００５７】
図１１は、半導体装置の耐圧を説明する図である。  
制御電極４０に閾値電圧より低い電圧を印加し、半導体装置１をオフさせた場合、半導体装置に外部接続されているコイルなどからの誘導起電力により、素子に高電圧が印加され、その時の耐圧が問題となる。
【００５８】
例えば、図１１（ａ）に示すように、半導体領域２３、２４の不純物濃度が半導体領域１３、１４の不純物濃度に対し高い構成では、半導体領域２３、２４および半導体領域１３、１４は、半導体装置１において全体的に見ると、見かけ上、ｐ形にドープされた状態となっており、半導体領域２３と半導体領域１３、および半導体領域２４と半導体領域１４の縦方向電界分布は、一定の傾きを有する。そのため、高耐圧が印加されアバランシェ状態になっても、電界上昇の余地があり、高いアバランシェ耐量を保持することができる。すなわち、半導体装置１は、高いアバランシェ耐量を保持する。
【００５９】
これに対し、図１１（ｂ）に示すように、半導体領域２３、２４の不純物濃度が半導体領域１３、１４の不純物濃度に対し略等しい構成では、半導体領域２３、２４、および半導体領域１３、１４は、半導体装置１において全体的に見ると、見かけ上、ノンドープ状態となっており、半導体領域２３と半導体領域１３、および半導体領域２４と半導体領域１４の縦方向電界分布は、一定になる。そのため、高耐圧が印加されアバランシェ状態になっても、電界上昇の余地がなく、高いアバランシェ耐量を保持できなくなる。
【００６０】
また、半導体装置１においては、半導体領域２１〜２４の下層から上層にかけて、ｐ形不純物濃度に勾配を持たせている。従って、製造プロセス中に半導体領域１１〜１５の濃度にばらつきが生じても、半導体ピラー領域２６（半導体領域２１〜２４）と半導体ピラー領域１６（半導体領域１１ａ〜１５）とのｐｎ接合界面のいずれかの箇所で常にｐ形不純物濃度とｎ形不純物濃度の均衡がとれる。すなわち、半導体装置１では、耐性のマージンが拡大する。  
このように、本実施の形態によれば、高いアバランシェ耐量を保持しつつ、オン抵抗が低減した半導体装置が実現する。
【００６１】
次に、本実施の形態の変形例について説明する。以下の説明では、同一の部材には同一能符号を付し、その詳細な説明、製造方法については適宜省略する。  
（第２の実施の形態）  
図１２は、第２の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、要部断面模式図、（ｂ）は、濃度プロファイルを説明する図である。  
半導体装置３においては、半導体層１０の上に、ｎ形の半導体領域１１が設けられている。半導体領域１１の上には、ｎ形の半導体領域１２が設けられている。半導体領域１２の上には、ｎ形の半導体領域１３が設けられている。半導体領域１３の上には、ｎ形の半導体領域１４が設けられている。半導体領域１４の上には、ｎ形の半導体領域１５が設けられている。半導体領域１１〜１４の中には、第１層目のｐ形の半導体領域２１、半導体領域２１に連通する第２層目のｐ形の半導体領域２２、半導体領域２２に連通する第３層目のｐ形の半導体領域２３、半導体領域２３に連通する第４層目のｐ形の半導体領域２４が設けられている。
【００６２】
半導体領域１１〜１５の導電型は、ともにｎ形である。半導体領域１１〜１４の不純物濃度は、略同じである。半導体領域２１〜２４の導電型は、ともにｐ形である。半導体領域２１と半導体領域２２とは接続し、半導体領域２２と半導体領域２３とは接続し、半導体領域２３と半導体領域２４とは接続している。
【００６３】
このように、半導体装置３は、ピラー状の半導体領域（半導体領域１１〜１４）並びにピラー状の半導体領域（半導体領域２１〜２４）とが繰り返して接合された超接合構造を有している。ｎ形の不純物としては、例えば、リン（Ｐ）が該当する。ｐ形の不純物としては、例えば、ボロン（Ｂ）が該当する。
【００６４】
また、図１２（ｂ）に示すように、半導体領域２２の不純物濃度のピーク２２ｐは、半導体領域２１の不純物濃度のピーク２１ｐ以下に設定されている。半導体領域２３の不純物濃度のピーク２３ｐは、半導体領域２２の不純物濃度のピーク２２ｐ以下に設定されている。半導体領域２４の不純物濃度のピーク２４ｐは、半導体領域２３の不純物濃度のピーク２３ｐ以下に設定されている。例えば、半導体領域２１から半導体領域２４に向かうほど、ｐ形の不純物濃度のピーク値を段階的に低くなるように設定してもよい。あるいは、半導体領域２１〜２４の中、上下で隣接する半導体領域の不純物濃度のピークを略等しく設定してもよい。
【００６５】
半導体領域２１〜２４（複数の半導体領域）における、それぞれの不純物濃度プロファイルのピーク値がドレイン電極５１の側よりもソース電極５０の側のほうが低く設定されている場合、すなわち、半導体領域２１から半導体領域２４に向かうほど、ｐ形の不純物濃度のピーク値を段階的に低く設定されている場合は、それぞれの半導体領域２１〜２４に含まれるｐ形の不純物の総量は段階的に低くなる。
【００６６】
また、各部位の「幅」を半導体層１０の主面に対して、平行な方向の幅で定義した場合、半導体層１０の主面に対して、平行な方向の半導体領域２１〜２４の最大幅（各ピーク２１ｐ〜２４ｐにおける幅）については、それぞれが略等しく構成されている。なお、半導体領域２１〜２４の上層ほど、その最大幅を狭くする構成も本実施の形態に含まれる。半導体領域２１〜２４の上層ほど、その最大幅を狭くすることにより、半導体領域１１ａ〜１４の上層ほど、その幅が拡がり、オン抵抗を下げることができる。
【００６７】
次に、半導体装置３の製造方法について説明する。  
図１３〜図１５は、半導体装置の製造過程を説明する要部断面模式図である。  
図１３（ａ）に示すように、ｎ＋形の半導体層１０の上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１１を形成する。
【００６８】
次に、図１３（ｂ）に示すように、半導体領域１１の表面にレジスト７０を選択的に形成する。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト７０の開口７０ｈから半導体領域１１にイオン注入により注入する。これにより、半導体領域１１の表面に選択的にｐ形のイオン注入領域２１ａが形成される。その後、レジスト７０を除去する。
【００６９】
次に、図１３（ｃ）に示すように、半導体領域１１およびイオン注入領域２１ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１２を形成する。
【００７０】
次に、図１３（ｄ）に示すように、半導体領域１２の表面にレジスト７１を選択的に形成する。レジスト７１の開口７１ｈの幅は、レジスト７０の開口７０ｈの幅以上に形成する。例えば、開口７１ｈの幅と開口７０ｈの幅とは、略等しくてもよく、開口７１ｈの幅を開口７０ｈの幅より広くしてもよい。図１３（ｄ）の例では、開口７１ｈの幅が開口７０ｈの幅より広い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト７１の開口７１ｈから半導体領域１２にイオン注入により注入する。これにより、半導体領域１２の表面に選択的にｐ形のイオン注入領域２２ａが形成される。イオン注入領域２２ａのドーズ量については、イオン注入領域２１ａのドーズ量よりも少なめに注入する。その後、レジスト７１を除去する。
【００７１】
次に、図１４（ａ）に示すように、半導体領域１２およびイオン注入領域２２ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１３を形成する。
【００７２】
次に、図１４（ｂ）に示すように、半導体領域１３の表面にレジスト７２を選択的に形成する。レジスト７２の開口７２ｈの幅は、レジスト７１の開口７１ｈの幅以上に形成する。例えば、開口７２ｈの幅を開口７１ｈの幅と略等しくしてもよく、開口７２ｈの幅を開口７１ｈの幅より広くしてもよい。図１４（ｂ）の例では、開口７２ｈの幅が開口７１ｈの幅より広い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト７２の開口７２ｈから半導体領域１３にイオン注入により注入する。これにより、半導体領域１３の表面に選択的にｐ形のイオン注入領域２３ａが形成される。イオン注入領域２３ａのドーズ量については、イオン注入領域２２ａのドーズ量よりも少なめに注入する。その後、レジスト７２を除去する。
【００７３】
次に、図１４（ｃ）に示すように、半導体領域１３およびイオン注入領域２３ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１４を形成する。
【００７４】
次に、図１４（ｄ）に示すように、半導体領域１４の表面にレジスト７３を選択的に形成する。レジスト７３の開口７３ｈの幅は、レジスト７２の開口７２ｈの幅以上に形成する。例えば、開口７３ｈの幅を開口７２ｈの幅と略等しくしてもよく、開口７３ｈの幅を開口７２ｈの幅より広くしてもよい。図１４（ｄ）の例では、開口７３ｈの幅が開口７２ｈの幅より広い例が示されている。続いて、ボロン（Ｂ）等のｐ形不純物をレジスト７３の開口７３ｈから半導体領域１４にイオン注入により注入する。これにより、半導体領域１４の表面に選択的にｐ形のイオン注入領域２４ａが形成される。イオン注入領域２４ａのドーズ量については、イオン注入領域２３ａのドーズ量よりも少なめに注入する。その後、レジスト７３を除去する。
【００７５】
次に、図１５（ａ）に示すように、半導体領域１４およびイオン注入領域２４ａの上に、例えば、リン（Ｐ）等のｎ形不純物を含有する半導体領域１５を形成する。
【００７６】
この段階で、例えば、イオン注入領域２２ａの幅は、イオン注入領域２１ａの幅以上である。イオン注入領域２３ａの幅は、イオン注入領域２２ａの幅以上である。イオン注入領域２４ａの幅は、イオン注入領域２３ａの幅以上である。
【００７７】
イオン注入領域２２ａの不純物濃度は、イオン注入領域２１ａの不純物濃度以下に設定される。イオン注入領域２３ａの不純物濃度は、イオン注入領域２２ａの不純物濃度以下に設定される。イオン注入領域２４ａの不純物濃度は、イオン注入領域２３ａの不純物濃度以下に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度が低くなるように設定してもよい。  
イオン注入領域２２ａの不純物の総量は、イオン注入領域２１ａの不純物の総量以下に設定される。イオン注入領域２３ａの不純物の総量は、イオン注入領域２２ａの不純物の総量以下に設定される。イオン注入領域２４ａの不純物の総量は、イオン注入領域２３ａの不純物の総量以下に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度の総量が低くなるように設定してもよい。
【００７８】
このように、ｎ形の半導体領域を形成するプロセスと、この半導体領域にｐ形の不純物を選択的に注入するプロセスと、を複数回繰り返し、ｐ形の不純物が表面に選択的に注入された半導体領域を複数積層させた半導体積層体３５を形成する。半導体領域を積層するごとに、ｐ形の不純物が注入さえれるイオン注入領域の面積を段階的に変え、且つ、ｐ形の不純物の総量を段階的に変える。具体的には、ｐ形の不純物のイオン注入領域の面積を段階的に大きくし、且つ、ｐ形の不純物の総量を段階的に減少させる。
【００７９】
次に、図１５（ａ）に示す半導体領域１５にＭＯＳＦＥＴ形成工程を実施する。その結果、図１５（ｂ）に示すように、半導体領域１５の表面に、ベース領域３０、ソース領域３１、コンタクト領域３２が形成される。さらに、絶縁膜４１、制御電極４０を形成する。そして、この後においては、ＭＯＳＦＥＴが形成された半導体積層体に熱処理を施す。
この熱処理によって、イオン注入領域２１ａ、２２ａ、２３ａ、２４ａの不純物（ボロン（Ｂ））がそれぞれの半導体領域１１〜１５内で拡散する。
【００８０】
半導体積層体３５のそれぞれの半導体領域のｐ形の不純物を加熱処理により拡散させて、半導体積層体３５内に、ｐ形の不純物を含む複数の半導体領域（半導体領域２１、２２、２３、２４）が連通したｐ形の半導体ピラー領域２６を形成する。
【００８１】
この際、不純物濃度が高いイオン注入領域ほど、不純物拡散の程度は大きくなる。従って、最終的には、図１２に示すような、半導体領域２１〜２４の最大幅が略等しい半導体装置３が形成される。
【００８２】
半導体装置３では、半導体領域２１〜２４の最大幅は略等しく形成されているので、半導体領域２１〜２４の最大幅で挟まれる半導体領域１１ａ〜１４の幅は略等しくなる。従って、ドリフト層の電気抵抗は、半導体装置１と同様に、Ｒ２＜Ｒ２’、Ｒ３＜Ｒ２’、Ｒ４＜Ｒ４’になる。すなわち、半導体装置３では、半導体装置１００よりも、ソース電極５０−ドレイン電極５１間のオン抵抗が低減する。
【００８３】
また、制御電極４０に閾値電圧より低い電圧を印加し、半導体装置３をオフさせた際には、ベース領域３０と半導体領域１４、１５とのｐｎ接合界面、および半導体領域１１〜１４と半導体領域２１〜２４とのｐｎ接合界面から空乏層が拡がる。これにより、半導体装置３は、高いアバランシェ耐量を保持する。
【００８４】
また、半導体装置３においては、半導体領域２１〜２４の下層から上層にかけて、ｐ形不純物濃度に勾配を持たせている。従って、製造プロセス中に半導体領域１１〜１５の濃度にばらつきが生じても、半導体領域２１〜２４と半導体領域１１〜１５とのｐｎ接合界面のいずれかの箇所で常にｐ形不純物濃度とｎ形不純物濃度の均衡がとれる。すなわち、半導体装置３では、耐性のマージンが拡大する。  
このように、本実施の形態によれば、高いアバランシェ耐量を保持しつつ、オン抵抗が低減した半導体装置が実現する。
【００８５】
（第３の実施の形態）
第３の実施の形態では、いわゆるダブルインプラ方式によって、上述した半導体積層体を形成する。  
図１６〜図１９は、第３の実施の形態に係る半導体装置の製造過程を説明する要部断面模式図である。
【００８６】
図１６（ａ）に示すように、半導体層１０の上に、半導体領域１１を形成する。次に、半導体領域１１の表面にレジスト６０を選択的に形成する。
【００８７】
次に、図１６（ｂ）に示すように、ボロン（Ｂ）等のｐ形不純物をレジスト６０の開口６０ｈから半導体領域１１にイオン注入により注入する。これにより、半導体領域１１の表面に選択的にｐ形のイオン注入領域２１ａが形成される。その後、レジスト６０を除去する。
【００８８】
次に、図１７（ａ）に示すように、半導体ピラー領域１６を形成する領域を開口するレジスト６４を半導体領域１１の表面に選択的に形成する。
【００８９】
次に、図１７（ｂ）に示すように、リン（Ｐ）等のｎ形不純物をレジスト６４の開口６４ｈから半導体領域１１にイオン注入により注入する。これにより、半導体領域１１の表面に選択的にｎ形のイオン注入領域８１ａが形成される。その後、レジスト６４を除去する。
【００９０】
次に、図１８（ａ）に示すように、半導体領域１１、イオン注入領域２１ａおよびイオン注入領域８１ａの上に、例えば、半導体領域１２を形成する。
【００９１】
そして、このような製造工程を繰り返して、図１８（ｂ）に示すように、半導体積層体３６を形成する。半導体積層体３６においては、イオン注入領域２２ａの幅は、イオン注入領域２１ａの幅以下である。イオン注入領域２３ａの幅は、イオン注入領域２２ａの幅以下である。イオン注入領域２４ａの幅は、イオン注入領域２３ａの幅以下である。
【００９２】
イオン注入領域２２ａの不純物濃度（ドーズ量）は、イオン注入領域２１ａの不純物濃度以上に設定される。イオン注入領域２３ａの不純物濃度は、イオン注入領域２２ａの不純物濃度以上に設定される。イオン注入領域２４ａの不純物濃度は、イオン注入領域２３ａの不純物濃度以上に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度が高くなるように設定してもよい。
【００９３】
イオン注入領域２２ａの不純物の総量は、イオン注入領域２１ａの不純物の総量以上に設定される。イオン注入領域２３ａの不純物の総量は、イオン注入領域２２ａの不純物の総量以上に設定される。イオン注入領域２４ａの不純物の総量は、イオン注入領域２３ａの不純物の総量以上に設定される。例えば、イオン注入領域２２ａからイオン注入領域２４ａに向かうほど、段階的に不純物濃度の総量が高くなるように設定してもよい。
【００９４】
なお、イオン注入領域８１ａ〜８４ａの幅、ドーズ量は同じである。  
このように、ｎ形およびｐ形の不純物を選択的に注入するプロセスを複数回繰り返して、半導体積層体３６を形成する。半導体領域を積層するごとに、ｐ形の不純物が注入さえれるイオン注入領域の面積を段階的に変え、且つ、ｐ形の不純物の総量を段階的に変える。具体的には、ｐ形の不純物のイオン注入領域の面積を段階的に小さくし、且つ、ｐ形の不純物の総量を段階的に増加する。
【００９５】
そして、この後においては、半導体領域１５にＭＯＳＦＥＴ形成工程を実施する。その結果、図１９に示すように、半導体領域１５の表面に、ベース領域３０、ソース領域３１、コンタクト領域３２が形成される。さらに、絶縁膜４１、制御電極４０を形成する。そして、この後においては、ＭＯＳＦＥＴが形成された半導体積層体３６に熱処理を施す。
【００９６】
この熱処理によって、イオン注入領域２１ａ〜２４ａ、８１ａ〜８４ａの不純物がそれぞれの半導体領域１１〜１５内で拡散する。半導体積層体３６のそれぞれの半導体領域のｎ型およびｐ形の不純物を加熱処理により拡散させて、半導体積層体３６内に、ｐ形の不純物を含む複数の半導体領域（半導体領域２１、２２、２３、２４）が連通したｐ形の半導体ピラー領域２６を形成する。また、ｎ形の不純物を含む複数の半導体領域（半導体領域８１、８２、８３、８４）が連通したｎ形の半導体ピラー領域８６を形成する。この際、不純物濃度が高いイオン注入領域ほど、不純物拡散の程度は大きくなる。従って、最終的には、図１９に示すような、半導体領域２１〜２４の最大幅が略等しい半導体装置４が形成される。このような半導体装置の製造方法も本実施の形態に含まれる。
【００９７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００９８】
また、本実施の形態では、第１導電型をｎ形とし、第２導電型をｐ形とした場合について説明したが、第１導電型をｐ形とし、第２導電型をｎ形とする構造についても実施の形態に含まれ、同様の効果を得る。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００９９】
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。  
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１００】
１、２、３、４、１００  半導体装置
１０ 半導体層
１１、１１ａ、１２、１３、１４、１５  半導体領域
１６、２６、８６  半導体ピラー領域
２１、２２、２３、２４、２７  半導体領域
２１ａ、２２ａ、２３ａ、２４ａ  イオン注入領域
２１ｐ、２２ｐ、２３ｐ、２４ｐ  ピーク
３０  ベース領域
３１  ソース領域
３２  コンタクト領域
３５、３６  半導体積層体
４０  制御電極
４１  絶縁膜
４２  制御配線
５０  ソース電極
５１  ドレイン電極
５２  等電位リング電極
６０、６１、６２、６３、６４  レジスト
６０ｈ、６１ｈ、６２ｈ、６３ｈ、６４ｈ  開口
７０、７１、７２、７３  レジスト
７０ｈ、７１ｈ、７２ｈ、７３ｈ  開口
８１、８２、８３、８４  半導体領域
１１０、１２０、１３０、１４０、１５０  半導体領域
２１０、２２０、２３０、２４０  半導体領域
２１０ａ、２２０ａ、２３０ａ、２４０ａ  イオン注入領域
２１０ｐ、２２０ｐ、２３０ｐ、２４０ｐ  ピーク
Ａ 矢印
Ｂ 矢印
【図１】
2011204796.tif 000003
【図２】
2011204796.tif 000004
【図３】
2011204796.tif 000005
【図４】
2011204796.tif 000006
【図５】
2011204796.tif 000007
【図６】
2011204796.tif 000008
【図７】
2011204796.tif 000009
【図８】
2011204796.tif 000010
【図９】
2011204796.tif 000011
【図１０】
2011204796.tif 000012
【図１１】
2011204796.tif 000013
【図１２】
2011204796.tif 000014
【図１３】
2011204796.tif 000015
【図１４】
2011204796.tif 000016
【図１５】
2011204796.tif 000017
【図１６】
2011204796.tif 000018
【図１７】
2011204796.tif 000019
【図１８】
2011204796.tif 000020
【図１９】
2011204796.tif 000021