(57)【要約】【課題】起動時にリセットを行うトランジスタのＶｔｈシフトによる性能低下を防ぐゲート信号線駆動回路及びそれを用いた表示装置を提供すること。【解決手段】ゲート信号線駆動回路および表示装置は、ゲート信号線にロー電圧を供給する第１及び第２のロー電圧印加スイッチング素子と、リセット対象ノードに接続されるとともに第１及び第２のロー電圧スイッチング素子に向けオン信号を信号ロー期間に供給する保持容量と、それぞれ第１又は第２のロー電圧印加スイッチング素子のスイッチ入力に一端が接続された第１および第３の制御スイッチング素子と、それぞれ前記第１又は第２のロー電圧印加スイッチング素子のスイッチ入力と保持容量の一端との間に設けられた第２および第４の制御スイッチング素子とを含む。起動期間に第１から第４の制御スイッチング素子を介して保持容量にハイ電圧が供給される。【選択図】図５
2011133826.tif 000002
【特許請求の範囲】
【請求項１】
信号ハイ期間にゲート信号線にハイ電圧を印加するとともに、前記信号ハイ期間と異なる信号ロー期間に前記ゲート信号線にロー電圧を印加する、ゲート信号線駆動回路であって、
前記信号ハイ期間に応じてオン状態となって前記ゲート信号線にハイ電圧を印加するとともに、前記信号ロー期間に応じてオフ状態となるハイ電圧印加スイッチング素子と、
前記ゲート信号線に対して互いに並列に接続されるとともに、それぞれオン状態の場合に前記ゲート信号線にロー電圧を印加する第１及び第２のロー電圧印加スイッチング素子と、
前記第１のロー電圧印加スイッチング素子のスイッチ入力と前記第２のロー電圧印加スイッチング素子のスイッチ入力との少なくとも一方に向けてオン信号を前記信号ロー期間に供給する保持容量を含む制御電圧出力回路と、
前記ハイ期間および前記ロー期間を含む第１の期間にオン状態となり前記第１のロー電圧印加スイッチング素子をオフ状態にする第１の制御スイッチング素子と、
前記第１の期間と異なるとともに前記ハイ期間と前記ロー期間とを含む第２の期間にオン状態となり前記オン信号を前記第１のロー電圧印加スイッチング素子に伝える第２の制御スイッチング素子と、
前記第２の期間にオン状態となり前記第２のロー電圧印加スイッチング素子をオフ状態にする第３の制御スイッチング素子と、
前記第１の期間にオン状態となり前記オン信号を前記第２のロー電圧印加スイッチング素子に伝える第４の制御スイッチング素子と、
前記第１から第４の制御スイッチング素子のオンオフを制御するシフトレジスタ制御回路と、を含み、
前記シフトレジスタ制御回路は、前記第１の期間および前記第２の期間の前の起動期間に前記第１から第４の制御スイッチング素子をオン状態とするとともに、前記第１および第３の制御スイッチング素子を介して前記保持容量に前記オン信号を供給させる電荷を該保持容量に蓄積させる初期電圧を供給し、
前記シフトレジスタ制御回路は、前記第１の期間に前記第１および第４の制御スイッチング素子をオン状態にするとともに前記第２および第３の制御スイッチング素子をオフ状態にし、前記第２の期間に前記第２および第３の制御スイッチング素子をオン状態にするとともに前記第１および第４の制御スイッチング素子をオフ状態にする、
ことを特徴とするゲート信号線駆動回路。
【請求項２】
前記シフトレジスタ制御回路は、
前記第１の制御スイッチング素子のスイッチ入力と、前記第４のスイッチング素子のスイッチ入力とに一端が接続されるとともに前記起動期間と前記第１の期間とに制御スイッチオン信号を供給する第１の切替スイッチと、
前記第２の制御スイッチング素子のスイッチ入力と、前記第３のスイッチング素子のスイッチ入力とに一端が接続されるとともに前記起動期間と前記第２の期間とに制御スイッチオン信号を供給する第２の切替スイッチと、
を含むことを特徴とする請求項１に記載のゲート信号線駆動回路。
【請求項３】
前記保持容量の一端は、前記第２の制御スイッチング素子の一端および前記第４の制御スイッチング素子の一端に接続され、
前記第１の制御スイッチング素子は、前記第２の制御スイッチング素子の他端と前記シフトレジスタ制御回路に含まれる前記第２の切替スイッチとの間に設けられ、
前記第３の制御スイッチング素子は、前記第４の制御スイッチング素子の他端と前記シフトレジスタ制御回路に含まれる前記第１の切替スイッチとの間に設けられ、
前記シフトレジスタ制御回路に含まれる前記第１の切替スイッチは前記第３の制御スイッチング素子に向けて、前記起動期間と前記第１の期間とにハイ電圧を供給し、前記第２の期間にロー電圧を供給し、
前記シフトレジスタ制御回路に含まれる前記第２の切替スイッチは前記第１の制御スイッチング素子に向けて、前記起動期間と前記第２の期間とにハイ電圧を供給し、前記第１の期間にロー電圧を供給する、
ことを特徴とする請求項２に記載のゲート信号線駆動回路。
【請求項４】
前記ハイ電圧印加スイッチング素子のスイッチ入力に対して互いに並列に接続されるとともに、それぞれオン状態の場合に前記ハイ電圧印加スイッチング素子のスイッチ入力にロー電圧を印加する第１及び第２のスイッチング信号供給スイッチング素子、をさらに含み、
前記保持容量は前記第１のロー電圧印加スイッチング素子のスイッチ入力と前記第２のロー電圧印加スイッチング素子のスイッチ入力とのうち少なくとも一方および前記第１のスイッチング信号供給スイッチング素子のスイッチ入力と前記第２のスイッチング信号供給スイッチング素子のスイッチ入力とのうち少なくとも一方に向けて前記信号ロー期間にオン信号を供給し、
前記第２の制御スイッチング素子は前記第１の期間にオン状態となり前記オン信号を前記第１のロー電圧印加スイッチング素子および前記第１のスイッチング信号スイッチング素子に供給し、
前記第４の制御スイッチング素子は前記第２の期間にオン状態となり前記オン信号を前記第２のロー電圧印加スイッチング素子および前記第２のスイッチング信号スイッチング素子に供給する、
ことを特徴とする請求項１から３のいずれか一項に記載のゲート信号線駆動回路。
【請求項５】
前記シフトレジスタ制御回路は、前記起動期間に前記第１および第２のロー電圧印加スイッチング素子を介して前記ゲート信号線にロー電圧を供給する、
ことを特徴とする請求項１から３のいずれか一項に記載のゲート信号線駆動回路。
【請求項６】
前記シフトレジスタ制御回路は、前記起動期間に前記第１および第２のロー電圧印加スイッチング素子を介して前記ゲート信号線にロー電圧を供給するとともに、前記ハイ電圧印加スイッチング素子に前記第１および第２のスイッチング信号供給スイッチング素子を介してロー電圧を供給する、
ことを特徴とする請求項４に記載のゲート信号線駆動回路。
【請求項７】
前記制御電圧出力回路は、前記保持容量の一端に一端が接続されるとともに前記保持容量にオン信号を供給させる電荷を蓄積させる電圧を前記第１の期間および前記第２の期間に周期的に供給する電荷供給スイッチング素子をさらに含み、
前記電荷供給スイッチング素子は前記起動期間にオフ状態となり、他端にはハイ電圧が供給される、
ことを特徴とする請求項１から６のいずれか一項に記載のゲート信号線駆動回路。
【請求項８】
前記シフトレジスタ制御回路は、前記起動期間、前記第１の期間および前記第２の期間に前記制御電圧出力回路にロー電圧を供給するロー電圧切替スイッチをさらに含み、
前記シフトレジスタ制御回路に含まれる前記第１の切替回路、前記第２の切替回路、および前記ロー電圧切替スイッチは、電源電圧が低下する場合にハイ電圧を供給する、
ことを特徴とする請求項２に記載のゲート信号線駆動回路。
【請求項９】
請求項１から８のうちいずれか一項に記載のゲート信号線駆動回路を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート信号線駆動回路及びそれを用いた表示装置に関する。特に、ゲート信号線駆動回路におけるスイッチング素子の閾値電圧の抑制に関し、当該スイッチング素子を用いることにより、表示装置における表示性能の向上に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置において、従来からシフトレジスタ内蔵方式が採用される場合がある。シフトレジスタ内蔵方式とは、ゲート信号線を走査するゲート信号線駆動回路に備えられたシフトレジスタ回路が、表示画面の画素領域に配置される薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）と同一基板上に形成される方式である。特許文献１に従来技術に係るシフトレジスタ回路が記載されている。
【０００３】
ゲート信号線駆動回路に備えられたシフトレジスタ回路を構成する複数の基本回路それぞれは、１フレーム期間のうち、その基本回路からゲート信号が出力されるゲート信号線に対応するゲート走査期間（以下、信号ハイ期間と記す）にのみ、ハイ電圧がゲート信号Ｇｏｕｔとしてゲート信号線に出力され、それ以外の期間（以下、信号ロー期間と記す）は、ロー電圧がゲート信号Ｇｏｕｔとしてゲート信号線に出力される。
【０００４】
図１４は、従来技術に係るシフトレジスタ回路の基本回路の構成を、簡単に示した模式図である。シフトレジスタ回路の基本回路には、信号ロー期間に応じてゲート信号線にロー電圧を出力するロー電圧印加スイッチング素子ＳＷＡと、信号ハイ期間に応じてゲート信号線にハイ電圧を出力するハイ電圧印加スイッチング素子ＳＷＧとが備えられている。
【０００５】
ロー電圧印加スイッチング素子ＳＷＡの入力側には、ロー電圧線ＶＧＬが接続されている。ゲート信号Ｇｏｕｔとして信号ロー期間にロー電圧が安定して出力されるよう、信号ロー期間に応じて、ロー電圧印加スイッチング素子ＳＷＡはオンされ、ロー電圧線ＶＧＬの電圧であるロー電圧がゲート信号Ｇｏｕｔとして出力される。また、信号ハイ期間に応じて、ロー電圧印加スイッチング素子ＳＷＡはオフされる。ロー電圧印加スイッチング素子ＳＷＡのスイッチに印加される電圧をノードＮ２とする。ロー電圧印加スイッチング素子ＳＷＡがオンされている間、ノードＮ２はハイ電圧となっており、ロー電圧印加スイッチング素子ＳＷＡのスイッチには、ハイ電圧が印加される。また、ロー電圧印加スイッチング素子ＳＷＡがオフされている間、ノードＮ２はロー電圧となっており、ロー電圧印加スイッチング素子ＳＷＡのスイッチにはロー電圧が印加される。
【０００６】
ハイ電圧印加スイッチング素子ＳＷＧの入力側には、基本クロック信号ＣＬＫが接続されている。対応するゲート信号線に対して、信号ハイ期間にハイ電圧が出力されるよう、信号ハイ期間に応じて、ハイ電圧印加スイッチング素子ＳＷＧはオンされ、基本クロック信号ＣＬＫの電圧がゲート信号Ｇｏｕｔとして出力される。ここで、基本クロック信号ＣＬＫは、信号ハイ期間には、ハイ電圧となっている。また、信号ロー期間に応じて、ハイ電圧印加スイッチング素子ＳＷＧはオフされ、基本クロック信号ＣＬＫの信号は遮断され出力されない。ハイ電圧印加スイッチング素子ＳＷＧのスイッチに印加される電圧をノードＮ１とする。ハイ電圧印加スイッチング素子ＳＷＧがオンされている間、ノードＮ１はハイ電圧となっており、ハイ電圧印加スイッチング素子ＳＷＧのスイッチにはハイ電圧が印加される。また、ハイ電圧印加スイッチング素子ＳＷＧがオフされている間、ノードＮ１はロー電圧となっており、ハイ電圧印加スイッチング素子ＳＷＧのスイッチにはロー電圧が印加される。
【０００７】
ハイ電圧印加スイッチング素子ＳＷＧのスイッチには、信号ロー期間に応じて、ロー電圧を供給するスイッチング信号供給スイッチング素子ＳＷＢが接続されている。スイッチング信号供給スイッチング素子ＳＷＢの入力側にはロー電圧線ＶＧＬが接続されていて、信号ロー期間に応じて、スイッチング信号供給スイッチング素子ＳＷＢはオンされ、ノードＮ１はロー電圧となり、ハイ電圧印加スイッチング素子ＳＷＧのスイッチにロー電圧が印加される。また、信号ハイ期間に応じて、スイッチング信号供給スイッチング素子ＳＷＢはオフされる。スイッチング信号供給スイッチング素子ＳＷＢのスイッチに印加される電圧は、ロー電圧印加スイッチング素子ＳＷＡのスイッチに印加される電圧と導通しており、同じくノードＮ２である。スイッチング信号供給スイッチング素子ＳＷＢがオンされている間、上述の通り、ノードＮ２はハイ電圧となっており、スイッチング信号供給スイッチング素子ＳＷＢのスイッチにはハイ電圧が印加される。
【０００８】
図１５は、従来技術に係るシフトレジスタ回路の基本回路の一例を示す回路図である。図１５に示す通り、ロー電圧印加スイッチング回路２１１に備えられたトランジスタＴ６が、ロー電圧印加スイッチング素子ＳＷＡに相当している。同様に、ハイ電圧印加スイッチング回路２１２に備えたトランジスタＴ５が、ハイ電圧印加スイッチング素子ＳＷＧに相当している。また、スイッチング信号供給スイッチング回路２１３に備えられたトランジスタＴ２が、スイッチング信号供給スイッチング素子ＳＷＢに相当している。
【０００９】
なお、トランジスタＴ５のゲート電極とソース電極の間に設けられた昇圧容量Ｃ１は、Ｇｎにハイ電圧が印加される際にゲート電極にブートストラップ電圧を印加し、波形のゆがみを抑える働きを持つ。
【００１０】
信号ロー期間には、周期的にトランジスタＴ３からハイ電圧が供給され、保持容量Ｃ３にそれが保持されることによりノードＮ２はハイ電圧に維持される。ノードＮ２のハイ電圧によりトランジスタＴ６はオンされ、ロー電圧線ＶＧＬのロー電圧が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。また、トランジスタＴ２もオンされ、ノードＮ１はロー電圧線ＶＧＬのロー電圧に維持される。
【００１１】
一方、入力端子ＩＮ３に前段の基本回路のゲート信号Ｇｎ−１が入力されるが、ゲート信号Ｇｎ−１により、信号ハイ期間に応じて、トランジスタＴ１がオンされ、ノードＮ１はハイ電圧となり、入力端子ＩＮ１より入力される基本クロック信号Ｖｎの電圧が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。また、同時に、ゲート信号Ｇｎ−１により、トランジスタＴ７がオンされることにより、ノードＮ２はロー電圧に変化する。その後、ノードＮ１がハイ電圧に変化するのに伴い、トランジスタＴ４がオンされることにより、ノードＮ２はロー電圧線ＶＧＬのロー電圧に維持される。その後再び信号ロー期間となると、入力端子ＩＮ４を介して供給されるゲート信号Ｇｎ＋２によりトランジスタＴ９がオンされてノードＮ１がロー電圧に変化し、上述の動作を繰り返す。
【００１２】
すなわち、信号ロー期間に応じて、ノードＮ１はロー電圧に、ノードＮ２はハイ電圧に維持され、信号ハイ期間に応じて、ノードＮ１はハイ電圧に、ノードＮ２はロー電圧に変化する。
【００１３】
また、この表示装置の起動時にはノードＮ１およびノードＮ２の電位は不定となる。ノードＮ２とハイ電圧線ＶＧＨとの間に起動時リセット用のトランジスタＴ１０を設け、起動時に補助信号ＶＳＴによってトランジスタＴ１０がオンされることで、ノードＮ２をハイ電圧にし、回路を初期化している。なお、この構成ではノードＮ２をハイ電圧とすればノードＮ１もロー電圧に初期化される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００７−９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
トランジスタの閾値電圧Ｖｔｈが、トランジスタの各電極にかかる電圧の関係によって変化する、いわゆるＶｔｈシフトと呼ばれる現象がある。Ｖｔｈシフトは、ゲート電極にハイ電圧が印加されかつソース電極およびドレイン電極のうち少なくとも一方がロー電圧となる時間の割合が大きい場合や、ゲート電極にロー電圧が印加されかつソース電極およびドレイン電極のうち少なくとも一方がハイ電圧となる時間の割合が大きい場合に起きる。
【００１６】
起動時リセット用のトランジスタは、起動時以外、つまりほとんどの時間はオフとなる電圧（図１５の例ではロー電圧）がゲート電極に印加される一方で、そのドレイン電極にはオンとなる電圧（図１５の例ではハイ電圧）が印加される。これによりＶｔｈシフトが生じ、トランジスタの閾値電圧Ｖｔｈがシフトしてしまう。例えば図１５の例では閾値電圧Ｖｔｈが負方向にシフトする。これにより、オフリークや誤動作などが起きやすくなり表示性能が低下する原因となる。
【００１７】
また例えば、ロー電圧印加スイッチング素子ＳＷＡなどでＶｔｈシフトが起き、その閾値電圧Ｖｔｈが臨界値を超えてしまうと、信号ロー期間に応じて、ロー電圧印加スイッチング素子ＳＷＡが十分にオンされなくなる。すると、ゲート信号に十分なロー電圧が印加されなくなり、ゲート信号にノイズが印加されてしまう。また、スイッチング信号供給スイッチング素子ＳＷＢの閾値電圧Ｖｔｈが臨界値を超えてしまうと、信号ロー期間に応じて、スイッチング信号供給スイッチング素子ＳＷＢは十分にオンされず、ノードＮ１に十分なロー電圧を印加出来なくなり、トランジスタＴ５が十分にオフされず、ゲート信号に、基本クロック信号ＣＬＫの信号の一部がノイズとして印加されてしまう。
【００１８】
ゲート信号に、ノイズが印加されると、信号ロー期間においても、ゲート信号線に接続された画素に、他の画素に書きこまれるべき表示データ電圧が、書きこまれてしまい、表示性能が低下してしまう。
【００１９】
本発明はこのような課題を鑑みてなされたものであって、その目的は、起動時にリセットを行うトランジスタおよびシフトレジスタ回路を構成する他のトランジスタのＶｔｈシフトによる性能低下を抑制したゲート信号線駆動回路、及び、それを用いた表示装置の提供にある。
【課題を解決するための手段】
【００２０】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
【００２１】
（１）信号ハイ期間にゲート信号線にハイ電圧を印加するとともに、前記信号ハイ期間と異なる信号ロー期間に前記ゲート信号線にロー電圧を印加する、ゲート信号線駆動回路であって、前記信号ハイ期間に応じてオン状態となって前記ゲート信号線にハイ電圧を印加するとともに、前記信号ロー期間に応じてオフ状態となるハイ電圧印加スイッチング素子と、前記ゲート信号線に対して互いに並列に接続されるとともに、それぞれオン状態の場合に前記ゲート信号線にロー電圧を印加する第１及び第２のロー電圧印加スイッチング素子と、前記第１のロー電圧印加スイッチング素子のスイッチ入力と前記第２のロー電圧印加スイッチング素子のスイッチ入力との少なくとも一方に向けてオン信号を前記信号ロー期間に供給する保持容量を含む制御電圧出力回路と、前記ハイ期間および前記ロー期間を含む第１の期間にオン状態となり前記第１のロー電圧印加スイッチング素子をオフ状態にする第１の制御スイッチング素子と、前記第１の期間と異なるとともに前記ハイ期間と前記ロー期間とを含む第２の期間にオン状態となり前記オン信号を前記第１のロー電圧印加スイッチング素子に伝える第２の制御スイッチング素子と、前記第２の期間にオン状態となり前記第２のロー電圧印加スイッチング素子をオフ状態にする第３の制御スイッチング素子と、前記第１の期間にオン状態となり前記オン信号を前記第２のロー電圧印加スイッチング素子に伝える第４の制御スイッチング素子と、前記第１から第４の制御スイッチング素子のオンオフを制御するシフトレジスタ制御回路と、を含み、前記シフトレジスタ制御回路は、前記第１の期間および前記第２の期間の前の起動期間に前記第１から第４の制御スイッチング素子をオン状態とするとともに、前記第１および第３の制御スイッチング素子を介して前記保持容量に前記オン信号を供給させる電荷を該保持容量に蓄積させる初期電圧を供給し、前記シフトレジスタ制御回路は、前記第１の期間に前記第１および第４の制御スイッチング素子をオン状態にするとともに前記第２および第３の制御スイッチング素子をオフ状態にし、前記第２の期間に前記第２および第３の制御スイッチング素子をオン状態にするとともに前記第１および第４の制御スイッチング素子をオフ状態にする、ことを特徴とするゲート信号線駆動回路。
【００２２】
（２）（１）において、前記シフトレジスタ制御回路は、前記第１の制御スイッチング素子のスイッチ入力と、前記第４のスイッチング素子のスイッチ入力とに一端が接続されるとともに前記起動期間と前記第１の期間とに制御スイッチオン信号を供給する第１の切替スイッチと、前記第２の制御スイッチング素子のスイッチ入力と、前記第３のスイッチング素子のスイッチ入力とに一端が接続されるとともに前記起動期間と前記第２の期間とに制御スイッチオン信号を供給する第２の切替スイッチと、を含むことを特徴とするゲート信号線駆動回路。
【００２３】
（３）（２）において、前記保持容量の一端は、前記第２の制御スイッチング素子の一端および前記第４の制御スイッチング素子の一端に接続され、前記第１の制御スイッチング素子は、前記第２の制御スイッチング素子の他端と前記シフトレジスタ制御回路に含まれる前記第２の切替スイッチとの間に設けられ、前記第３の制御スイッチング素子は、前記第４の制御スイッチング素子の他端と前記シフトレジスタ制御回路に含まれる前記第１の切替スイッチとの間に設けられ、前記シフトレジスタ制御回路に含まれる前記第１の切替スイッチは前記第３の制御スイッチング素子に向けて、前記起動期間と前記第１の期間とにハイ電圧を供給し、前記第２の期間にロー電圧を供給し、前記シフトレジスタ制御回路に含まれる前記第２の切替スイッチは前記第１の制御スイッチング素子に向けて、前記起動期間と前記第２の期間とにハイ電圧を供給し、前記第１の期間にロー電圧を供給する、ことを特徴とするゲート信号線駆動回路。
【００２４】
（４）（１）から（３）のうちいずれかにおいて、前記ハイ電圧印加スイッチング素子のスイッチ入力に対して互いに並列に接続されるとともに、それぞれオン状態の場合に前記ハイ電圧印加スイッチング素子のスイッチ入力にロー電圧を印加する第１及び第２のスイッチング信号供給スイッチング素子、をさらに含み、前記保持容量は前記第１のロー電圧印加スイッチング素子のスイッチ入力と前記第２のロー電圧印加スイッチング素子のスイッチ入力とのうち少なくとも一方および前記第１のスイッチング信号供給スイッチング素子のスイッチ入力と前記第２のスイッチング信号供給スイッチング素子のスイッチ入力とのうち少なくとも一方に向けて前記信号ロー期間にオン信号を供給し、前記第２の制御スイッチング素子は前記第１の期間にオン状態となり前記オン信号を前記第１のロー電圧印加スイッチング素子および前記第１のスイッチング信号スイッチング素子に供給し、前記第４の制御スイッチング素子は前記第２の期間にオン状態となり前記オン信号を前記第２のロー電圧印加スイッチング素子および前記第２のスイッチング信号スイッチング素子に供給する、ことを特徴とするゲート信号線駆動回路。
【００２５】
（５）（１）から（３）のいずれかにおいて、前記シフトレジスタ制御回路は、前記起動期間に前記第１および第２のロー電圧印加スイッチング素子を介して前記ゲート信号線にロー電圧を供給する、ことを特徴とするゲート信号線駆動回路。
【００２６】
（６）（４）において、前記シフトレジスタ制御回路は、前記起動期間に前記第１および第２のロー電圧印加スイッチング素子を介して前記ゲート信号線にロー電圧を供給するとともに、前記ハイ電圧印加スイッチング素子に前記第１および第２のスイッチング信号供給スイッチング素子を介してロー電圧を供給する、ことを特徴とするゲート信号線駆動回路。
【００２７】
（７）（１）から（６）のいずれかにおいて、前記制御電圧出力回路は、前記保持容量の一端に一端が接続されるとともに前記保持容量にオン信号を供給させる電荷を蓄積させる電圧を前記第１の期間および前記第２の期間に周期的に供給する電荷供給スイッチング素子をさらに含み、前記電荷供給スイッチング素子は前記起動期間にオフ状態となり、他端にはハイ電圧が供給される、ことを特徴とするゲート信号線駆動回路。
【００２８】
（８）（２）において、前記シフトレジスタ制御回路は、前記起動期間、前記第１の期間および前記第２の期間に前記制御電圧出力回路にロー電圧を供給するロー電圧切替スイッチをさらに含み、前記シフトレジスタ制御回路に含まれる前記第１の切替回路、前記第２の切替回路、および前記ロー電圧切替スイッチは、電源電圧が低下する場合にハイ電圧を供給する、ことを特徴とするゲート信号線駆動回路。
【００２９】
（９）（１）から（８）のいずれかに記載のゲート信号線駆動回路を備えることを特徴とする表示装置。
【発明の効果】
【００３０】
本発明により、起動時にリセットを行うトランジスタおよびシフトレジスタ回路を構成する他のトランジスタのＶｔｈシフトによる表示性能の低下を抑制したゲート信号線駆動回路、及び、それを用いた表示装置が提供される。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係る液晶表示装置の全体斜視図である。
【図２】本発明の実施形態に係る液晶表示装置に含まれるＴＦＴ基板の等価回路の一例の概念図である。
【図３】シフトレジスタ回路のブロック図である。
【図４】シフトレジスタ制御回路の回路図である。
【図５】シフトレジスタ回路の基本回路の回路図である。
【図６】２対の交流電圧線の電圧の時間変化を示す図である。
【図７】ｎ番目の基本回路に係る入力信号、ノード、ゲート信号の電圧の時間変化を示す図である。
【図８】２対の交流電圧線の電圧の時間変化を示す図である。
【図９】起動時に基本回路に入力される信号を示す波形図である。
【図１０】通常動作時に基本回路に入力される信号を示す波形図である。
【図１１】電源ダウン時に基本回路に入力される信号を示す波形図である。
【図１２】電源スタンバイ時に基本回路に入力される信号を示す波形図である。
【図１３】本発明の実施形態に係る液晶表示装置の他の一例に備えられたＴＦＴ基板の等価回路の概念図である。
【図１４】従来技術に係るシフトレジスタ回路の基本回路の構成を示す模式図である。
【図１５】従来技術に係るシフトレジスタ回路の基本回路の一例を示す回路図である。
【発明を実施するための形態】
【００３２】
本発明の実施形態に係る表示装置は、たとえば、ＩＰＳ（In-Plane
Switching）方式の液晶表示装置であって、図１に示す液晶表示装置の全体斜視図の通り、後述するゲート信号線１０５、映像信号線１０７、画素電極１１０、コモン電極１１１及びＴＦＴ１０９などが配置されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタが設けられたフィルタ基板１０１と、当該両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３と、を含んで構成されている。
【００３３】
図２は、ＴＦＴ基板１０２の等価回路の概念図である。図２において、ＴＦＴ基板１０２には、ゲート信号線駆動回路１０４に接続された多数のゲート信号線１０５が、互いに等間隔をおいて、表示領域となる表示パネルの中を図中横方向に延びている。
【００３４】
ゲート信号線駆動回路１０４には、シフトレジスタ制御回路１１４と、シフトレジスタ回路１１２が備えられており、シフトレジスタ制御回路１１４は、シフトレジスタ回路１１２に対して、制御信号１１５を出力している。
【００３５】
シフトレジスタ回路１１２には、複数のゲート信号線１０５それぞれに対応して、基本回路１１３が複数備えられている。例えば、ゲート信号線１０５が８００本存在している場合には、８００個の基本回路１１３がシフトレジスタ回路１１２に備えられている。シフトレジスタ制御回路１１４から入力される制御信号１１５により、各基本回路１１３は、１フレーム期間のうち、対応するゲート走査期間（信号ハイ期間）にはハイ電圧となり、それ以外の期間（信号ロー期間）にはロー電圧となるゲート信号を、対応するゲート信号線１０５に出力している。
【００３６】
また、データ駆動回路１０６に接続された多数の映像信号線１０７が互いに等間隔をおいて、表示領域となる表示パネルの中を図中縦方向に延びている。そして、これらゲート信号線１０５及び映像信号線１０７により碁盤状に並ぶ画素領域がそれぞれ区画されている。これら画素領域により、表示領域となる表示パネルが構成される。また、各ゲート信号線１０５と平行にコモン信号線１０８が図中横方向に延びている。
【００３７】
ゲート信号線１０５及び映像信号線１０７により区画される各画素領域の隅には、ＴＦＴ１０９が形成されており、映像信号線１０７と画素電極１１０に接続されている。また、ＴＦＴ１０９のゲート電極は、ゲート信号線１０５と接続されている。各画素領域には、対応するコモン信号線１０８に接続され、さらに、画素電極１１０に対向するように、コモン電極１１１が形成されている。
【００３８】
以上の回路構成において、各画素回路のコモン電極１１１にコモン信号線１０８を介して基準電圧が印加される。また、ゲート信号線１０５に供給されたゲート信号により、ＴＦＴ１０９のゲート電極にゲート電圧が選択的に印加され、ＴＦＴ１０９を流れる電流が制御される。ゲート電極に選択的にゲート電圧が印加されたＴＦＴ１０９を介して、映像信号線１０７に供給された映像信号の電圧が選択的に、画素電極１１０に印加される。これにより、画素電極１１０とコモン電極１１１との間に電位差が生じる。その電位差により生じる電界によって制御される液晶分子の配向の変化により、バックライト１０３からの光を遮蔽の度合が変化し、画像が表示される。
【００３９】
図３は、シフトレジスタ回路１１２のブロック図である。例えば、ゲート信号線１０５が８００本ある場合、８００本のゲート信号線１０５にそれぞれ対応する８００個の基本回路１１３が、シフトレジスタ回路１１２に備えられている。図３には、８００個の基本回路１１３のうち、ｎ＝１からｎ＝５の５個の基本回路１１３について示してある。図３には、ｎ番目の基本回路が、基本回路１１３―ｎとして記されている。
【００４０】
シフトレジスタ制御回路１１４がシフトレジスタ回路１１２へ出力する制御信号１１５は、４相の互いに位相の異なる基本クロック信号Ｖ１，Ｖ２，Ｖ３，Ｖ４と、補助信号ＶＳＴと、ハイ電圧線ＶＧＨ、ロー電圧線ＶＧＬ、２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂを介して供給される信号と、などによって構成されている。
【００４１】
図３に示す基本回路１１３それぞれには、図の基本回路１１３―１に示す通り、４つの入力端子ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４と、１つの出力端子ＯＵＴとが備えられ、さらに、ハイ電圧線ＶＧＨ、ロー電圧線ＶＧＬ、２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂとが、それぞれ接続されている。
【００４２】
ｎ番目の基本回路１１３―ｎの入力端子ＩＮ１，ＩＮ２について説明する。ｎ番目の基本回路１１３―ｎにおいて、基本クロック信号Ｖｎ，Ｖｎ＋２が、それぞれ、入力端子ＩＮ１，ＩＮ２に入力される。ここで、入力端子ＩＮ１，ＩＮ２には、４相からなる基本クロック信号のいずれかが接続されており、ｎの値を変化させた場合であっても、Ｖｎ＋４＝Ｖｎ＝Ｖｎ−４などとすればよい。
【００４３】
ｎ番目の基本回路１１３―ｎの出力端子ＯＵＴから出力されるゲート信号をＧｎと定義する。ｎ番目の基本回路１１３―ｎの入力端子ＩＮ３には、ｎ−１番目の基本回路１１３―（ｎ−１）のゲート信号Ｇｎ−１が、同じく入力端子ＩＮ４には、ｎ＋２番目の基本回路１１３―（ｎ＋２）のゲート信号Ｇｎ＋２が、それぞれ、入力される。なお、１番目の基本回路１１３―１の入力端子ＩＮ３には、対応するゲート信号がないため、補助信号ＶＳＴが、同様に、７９９目の基本回路１１３―７９９の入力端子ＩＮ４には、８０１番目のダミー回路のゲート信号Ｇ８０１が、８００番目の基本回路１１３―８００の入力端子ＩＮ４には、８０２番目のダミー回路のゲート信号Ｇ８０２が、それぞれ入力され、８０１番目の基本回路１１３−８０１及び８０２番目の基本回路１１３−８０２の入力端子ＩＮ４には補助信号ＶＳＴが入力される。
【００４４】
図４は、シフトレジスタ制御回路１１４の回路図である。シフトレジスタ制御回路１１４は、ロー電圧切替スイッチＳＷＬと、ハイ電圧切替スイッチＳＷＨと、切替スイッチＳＷ１，ＳＷ１Ｂ，ＳＷ２，ＳＷ２Ｂとクロック信号生成回路１１５１とを備える。ロー電圧切替スイッチＳＷＬ、ハイ電圧切替スイッチＳＷＨ，切替スイッチＳＷ１，ＳＷ１Ｂ，ＳＷ２，ＳＷ２Ｂは、それぞれロー電圧線ＶＧＬ、交流電圧線ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２、ＶＧＬ＿ＡＣ２Ｂに対しハイ電圧供給線ＶＳＨおよびロー電圧供給線ＶＳＬのうち一方に選択的に接続する。それによりロー電圧線ＶＧＬ、ハイ電圧線ＶＧＨ、交流電圧線ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２、ＶＧＬ＿ＡＣ２Ｂに対し、ハイ電圧およびロー電圧のうち対応するスイッチにより選択されたものが供給される。クロック信号生成回路１１５１からは基本クロック信号Ｖ１，Ｖ２，Ｖ３，Ｖ４と、補助信号ＶＳＴとが出力される。
【００４５】
図５は、シフトレジスタ回路１１２のｎ番目の基本回路１１３―ｎの回路図である。図１５に示す従来技術に係るシフトレジスタ回路の基本回路との主な相違は２つある。１つ目は従来技術に係る基本回路において、ロー電圧印加スイッチング回路２１１には、ロー電圧印加スイッチング素子ＳＷＡに相当するトランジスタＴ６が１個備えられているところ、本実施形態に係る基本回路１１３には、ロー電圧印加スイッチング回路１１に、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６と、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａとが、出力端子ＯＵＴに対して２個並列に接続されて設けられている点である。２つ目は、従来技術に係る基本回路において、スイッチング信号供給スイッチング回路２１３には、スイッチング信号供給スイッチング素子ＳＷＢに相当するトランジスタＴ２が１個備えられているところ、本実施形態に係る基本回路１１３には、スイッチング信号供給スイッチング回路１３に、第１のスイッチング信号供給スイッチング素子に相当するＴ２と、第２のスイッチング信号供給スイッチング素子に相当するＴ２Ａとが、ノードＮ１に対して２個並列に接続されて設けられている点である。
【００４６】
また、本実施形態に係る基本回路１１３において、ノードＮ２は、制御スイッチング素子となるトランジスタＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４を介して、１対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂに接続されている。また、トランジスタＴ２，Ｔ２Ａの入力側には、もう１対の交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂそれぞれに接続され、トランジスタＴ２，Ｔ２Ａの出力側は、ともにノードＮ１と接続されている。同様に、トランジスタＴ６，Ｔ６Ａの入力側には、この１対の交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂそれぞれに接続され、トランジスタＴ６，Ｔ６Ａの出力側は、ともに出力端子ＯＵＴと接続されている。
【００４７】
トランジスタＴＡ１，ＴＡ３のゲートは、１対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂそれぞれに接続されている。ノードＮ２は、制御スイッチング素子となるトランジスタＴＡ１，ＴＡ３を介して、それぞれ、ノードＮ２Ａ，Ｎ２Ｂと接続されている。
【００４８】
トランジスタＴＡ４，ＴＡ２のゲートも、同様に、１対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂのそれぞれに接続されている。トランジスタＴＡ２を介して、交流電圧線ＶＧＬ＿ＡＣ１とノードＮ２Ａが、また、トランジスタＴＡ４を介して、交流電圧線ＶＧＬ＿ＡＣ１ＢとノードＮ２Ｂが、それぞれ接続されている。
【００４９】
トランジスタＴ２，Ｔ２Ａのゲートには、それぞれ、ノードＮ２Ａ，Ｎ２Ｂが、同様に、トランジスタＴ６，Ｔ６Ａのゲートには、それぞれ、ノードＮ２Ａ，Ｎ２Ｂが、接続されている。
【００５０】
図６は、２対の交流電圧線の電圧の時間変化を、ある基本回路１１３−ｎのゲート信号Ｇｎの電圧の時間変化とともに、示した図である。横軸方向は時間を表し、縦軸方向には、２対の交流電圧線及びゲート信号それぞれのハイ電圧（Ｈ）とロー電圧（Ｌ）が表されている。
【００５１】
図６に示す通り、１対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂは互いにほぼ逆位相となっており、また、もう１対の交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂも互いにほぼ逆位相となっている。さらに、交流電圧線ＶＧＬ＿ＡＣ１と交流電圧線ＶＧＬ＿ＡＣ２も互いにほぼ逆位相となっている。
【００５２】
すなわち、図６に示す通り、第１の期間Ｐ１において、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ２Ｂはロー電圧となっており、交流電圧線ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２はハイ電圧となっている。そして、第１の期間Ｐ１に続く第２の期間Ｐ２において、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ２Ｂはハイ電圧となっており、交流電圧線ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２はロー電圧となっている。そして、第１の期間Ｐ１と第２の期間Ｐ２が交互に繰り返される。
【００５３】
第１の期間Ｐ１および第２の期間Ｐ２におけるシフトレジスタ制御回路１１４の内部動作について説明する。第１の期間Ｐ１にはトランジスタＴＡ２とトランジスタＴＡ３とをオン状態にするために、切替スイッチＳＷ１Ｂはハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１Ｂとを接続し、トランジスタＴＡ２とトランジスタＴＡ３とのゲートにハイ電圧を供給する。また切替スイッチＳＷ１はロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ１とを接続し、トランジスタＴＡ１，ＴＡ４のゲートにロー電圧を供給し、トランジスタＴＡ１，ＴＡ４をオフ状態にする。また、切替スイッチＳＷ２はハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ２とを接続し、切替スイッチＳＷ２Ｂはロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２Ｂとを接続する。第２の期間Ｐ２にはトランジスタＴＡ１とトランジスタＴＡ４とをオン状態にするために、切替スイッチＳＷ１はハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１とを接続し、トランジスタＴＡ１とトランジスタＴＡ４とのゲートにハイ電圧を供給する。また切替スイッチＳＷ１Ｂはロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ１Ｂとを接続し、トランジスタＴＡ２，ＴＡ３のゲートにロー電圧を供給し、トランジスタＴＡ２，ＴＡ３をオフ状態にする。また、切替スイッチＳＷ２はロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２とを接続し、切替スイッチＳＷ２Ｂはハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ２Ｂとを接続する。なお、第１の期間Ｐ１、第２の期間Ｐ２を通じて、ロー電圧切替スイッチＳＷＬはロー電圧供給線ＶＳＬとロー電圧線ＶＧＬとを接続し、ハイ電圧切替スイッチＳＷＨはハイ電圧供給線ＶＳＨとハイ電圧線ＶＧＨとを接続する。
【００５４】
図６に示す通り、フレーム期間ＰＦは、ゲート信号Ｇｎがハイ電圧となる信号ハイ期間ＰＨと、ゲート信号Ｇｎがロー電圧となる信号ロー期間ＰＬとによって構成されており、フレーム期間ＰＦを１周期として繰り返されている。それゆえ、信号ハイ期間ＰＨが時間とともに周期的に繰り返され、ゲート信号Ｇｎは周期的にハイ電圧となっている。
【００５５】
図６において、第１の期間Ｐ１は、順に到来する２つの信号ハイ期間ＰＨを含む期間であり、第１の期間Ｐ１に続く第２の期間Ｐ２も同じ数である２つの信号ハイ期間ＰＨを含む期間である。第１の期間Ｐ１と第２の期間Ｐ２の長さは等しく、それぞれの長さは、フレーム期間ＰＦの２倍の長さである。すなわち、これら２対の交流電圧線は、第１の期間Ｐ１と第２の期間Ｐ２を足した期間がフレーム期間ＰＦの４倍の長さと等しく、それを１周期として、繰り返されている。また、第１の期間Ｐ１と第２の期間Ｐ２とのそれぞれの切り替えは、ゲート信号Ｇｎがロー電圧となっている信号ロー期間ＰＬの期間中に行われている。
【００５６】
ここで、表示領域となる表示パネルの１画面（フレーム）を表示する期間であるフレーム期間ＰＦにおいて、各基本回路１１３より、順に、それぞれの信号ハイ期間ＰＨにハイ電圧を出力するゲート信号が出力される。さらに、すべての基本回路１１３よりゲート信号が出力された後に、次のフレーム期間ＰＦが始まるまでに、帰線期間（ブランキング期間）が設けられる。すなわち、フレーム期間ＰＦとは、信号ハイ期間ＰＨにゲート信号線１０５の総数を乗じた期間に、帰線期間を足したものである。これら２対の交流電圧線は、シフトレジスタ回路１１２を構成する各基本回路１１３に接続されているので、すべての基本回路１１３において、ゲート信号がロー電圧となっている期間である帰線期間に、第１の期間Ｐ１と第２の期間Ｐ２の切り替えがなされるのが望ましい。
【００５７】
さらに、図６に楕円（ａ）として示される第１の期間Ｐ１から第２の期間Ｐ２への切り替えの際に、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ２Ｂはともにロー電圧からハイ電圧に、交流電圧線ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２はともにハイ電圧からロー電圧に、変化しているが、この変化のタイミングには微小な遅延が存在している。図６に楕円（ｂ）として示される第２の期間Ｐ２から第１の期間Ｐ１への切り替えの際も同様である。これら微小な遅延についての詳細は、後に説明する。
【００５８】
第２の期間Ｐ２において、交流電圧線ＶＧＬ＿ＡＣ１はハイ電圧であり、交流電圧線ＶＧＬ＿ＡＣ１Ｂはロー電圧である。このとき、図６に示す通り、トランジスタＴＡ１はオン状態であり、トランジスタＴＡ２はオフ状態である。それゆえ、ノードＮ２Ａは、トランジスタＴＡ１によりノードＮ２と導通されており、また、トランジスタＴＡ２により交流電圧線ＶＧＬ＿ＡＣ１とは遮断されている。また、ノードＮ２Ｂは、トランジスタＴＡ３によりノードＮ２から遮断されており、また、トランジスタＴＡ４により交流電圧線ＶＧＬ＿ＡＣ１のロー電圧がノードＮ２Ｂに印加される。同様に、第１の期間Ｐ１において、ノードＮ２ＡはノードＮ２から遮断され、ロー電圧に維持され、ノードＮ２ＢはノードＮ２と導通している。
【００５９】
ここで、第２の期間Ｐ２におけるｎ番目の基本回路１１３−ｎの駆動動作について説明する。前述の通り、トランジスタＴ２，Ｔ６のゲートには、ノードＮ２Ａが、トランジスタＴ２Ａ，Ｔ６Ａのゲートには、ノードＮ２Ｂが接続されており、第２の期間Ｐ２には、ノードＮ２ＡはノードＮ２と導通し、ノードＮ２Ｂはロー電圧に維持されている。
【００６０】
ｎ番目の基本回路１１３―ｎには、ロー電圧印加スイッチング回路１１が備えられている。ロー電圧印加スイッチング回路１１に備えられ、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６の入力側には、交流電圧線ＶＧＬ＿ＡＣ２が接続されている。それゆえ、第２の期間Ｐ２において、信号ロー期間に応じて、ノードＮ２，Ｎ２Ａがハイ電圧となり、そのハイ電圧がオン信号としてトランジスタＴ６のゲートに入力され、トランジスタＴ６がオンされ、交流電圧線ＶＧＬ＿ＡＣ２のロー電圧が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。信号ハイ期間に応じて、ノードＮ２，Ｎ２Ａはロー電圧となり、トランジスタＴ６はオフされる。第２の期間Ｐ２において、ノードＮ２Ｂはロー電圧に維持されるので、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａはオフ状態で維持される。
【００６１】
また、ｎ番目の基本回路１１３―ｎには、ハイ電圧印加スイッチング回路１２が備えられており、ハイ電圧印加スイッチング回路１２には、ハイ電圧印加スイッチング素子ＳＷＧに相当するトランジスタＴ５と、昇圧容量Ｃ１が、備えられている。
【００６２】
トランジスタＴ５の入力側には、入力端子ＩＮ１が接続されており、入力端子ＩＮ１に基本クロック信号Ｖｎが入力される。トランジスタＴ５の出力側は基本回路の出力端子ＯＵＴと接続されている。トランジスタＴ５のゲートには、ノードＮ１の電圧が印加される。ノードＮ１は、信号ハイ期間に応じて、ハイ電圧となり、この時、トランジスタＴ５のゲートには、ノードＮ１のハイ電圧が印加されるので、トランジスタＴ５はオンされ、基本クロック信号Ｖｎの信号が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。また、ノードＮ１は、信号ロー期間に応じて、ロー電圧となり、この時、トランジスタＴ５はオフされる。
【００６３】
ノードＮ１をロー電圧に制御する回路が、スイッチング信号供給スイッチング回路１３である。スイッチング信号供給スイッチング回路１３に備えられ、第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２の入力側には、交流電圧線ＶＧＬ＿ＡＣ２が接続されている。第２の期間Ｐ２において、トランジスタＴ６と同様に、信号ロー期間に応じて、ノードＮ２，Ｎ２Ａがハイ電圧となり、トランジスタＴ２がオンされ、交流電圧線ＶＧＬ＿ＡＣ２のロー電圧が、ノードＮ１に印加され、トランジスタＴ５はオフされる。また、信号ハイ期間に応じて、ノードＮ２，Ｎ２Ａはロー電圧となり、トランジスタＴ２はオフされる。第２の期間Ｐ２において、ノードＮ２Ｂはロー電圧に維持され、第２のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２Ａは、オフ状態で維持される。
【００６４】
このように、信号ハイ期間に応じて、ノードＮ１はハイ電圧に、ノードＮ２はロー電圧となり、信号ロー期間に応じて、ノードＮ１はロー電圧に、ノードＮ２はハイ電圧に維持される。図５に示す他のトランジスタや容量は、これらノードを制御するために備えられている。
【００６５】
図７は、ｎ番目の基本回路１１３―ｎのノードＮ１，Ｎ２の電圧の時間的な変化を、入力信号である基本クロック信号Ｖｎと、近傍の基本回路のゲート信号とともに示したものである。以下、図７に示す各信号の電圧の時間変化とともに、ｎ番目の基本回路１１３―ｎの駆動動作について説明する。
【００６６】
図５に示す通り、トランジスタＴ１のゲート及び入力側には、入力端子ＩＮ３が接続されており（ダイオード接続）、トランジスタＴ１の出力側はノードＮ１に接続されている。前段の基本回路１１３―（ｎ−１）からのゲート信号Ｇｎ−１は入力端子ＩＮ３に入力される。図７に示す期間Ｐａに、ゲート信号Ｇｎ−１がハイ電圧となるので、期間Ｐａに、トランジスタＴ１はオンされ、ノードＮ１にハイ電圧が印加される。
【００６７】
トランジスタＴ４のゲートには、ノードＮ１が接続され、期間ＰａにノードＮ１がハイ電圧となるので、トランジスタＴ４はオンされる。トランジスタＴ４の入力側はロー電圧線ＶＧＬが接続され、トランジスタＴ４の出力側はノードＮ２に接続されているので、トランジスタＴ４がオンされると、ロー電圧線ＶＧＬのロー電圧がノードＮ２に印加される。
【００６８】
信号ハイ期間である期間Ｐｂにおいて、ノードＮ１はハイ電圧に維持され、トランジスタＴ５はオンされた状態で維持される。期間Ｐｂに、入力端子ＩＮ１に入力される基本クロック信号Ｖｎは、ハイ電圧となる。よって、期間Ｐｂにおいて、基本クロック信号Ｖｎのハイ電圧が、トランジスタＴ５を介して、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。
【００６９】
ここで、実際には、トランジスタＴ１に、閾値電圧Ｖｔｈが存在するために、期間Ｐａにおいて、ノードＮ１の電圧は、前段の基本回路１１３―（ｎ−１）からのゲート信号Ｇｎ−１のハイ電圧から、トランジスタＴ１の閾値電圧Ｖｔｈを減じた電圧となってしまう。この電圧では、信号ハイ期間である期間Ｐｂにおいて、トランジスタＴ５を十分にオンすることが出来ない場合もあり得るので、ハイ電圧印加スイッチング回路１２には、昇圧容量Ｃ１がトランジスタＴ５と並列に接続されている。言い換えれば、昇圧容量Ｃ１はトランジスタＴ５のゲート−ソース間に設けられている。期間Ｐｂになると、ゲート信号Ｇｎ−１がロー電圧に変化し、トランジスタＴ１がオフされるが、ノードＮ１はハイ電圧に維持され、トランジスタＴ５はオン状態を保つ。期間Ｐｂには、出力端子ＯＵＴに、入力端子ＩＮ１に入力される基本クロック信号Ｖｎのハイ電圧が印加され、昇圧容量Ｃ１の容量カップリングにより、ノードＮ１は更に高電圧に昇圧される。これは、ブートストラップ電圧と呼ばれている。
【００７０】
前述の通り、トランジスタＴ４のゲートにはノードＮ１が接続されているので、ノードＮ１がハイ電圧である期間、すなわち、期間Ｐａ，Ｐｂ，Ｐｃの間、トランジスタＴ４はオン状態に維持され、ロー電圧線ＶＧＬのロー電圧を出力し、ノードＮ２はロー電圧に維持される。
【００７１】
図５に示す通り、トランジスタＴ９の入力側には、ロー電圧線ＶＧＬが接続されており、トランジスタＴ９のゲートには入力端子ＩＮ４が接続されている。トランジスタＴ９の出力側はノードＮ１に接続されている。入力端子ＩＮ４に、次々段の基本回路１１３―（ｎ＋２）からのゲート信号Ｇｎ＋２が入力される。
【００７２】
図７に示す通り、期間Ｐｄに、ゲート信号Ｇｎ＋２がハイ電圧となるので、期間Ｐｄに、トランジスタＴ９はオンされ、ロー電圧線ＶＧＬのロー電圧がノードＮ１に印加される。これにより、トランジスタＴ５はオフされる。また、同時に、トランジスタＴ４もオフされる。
【００７３】
図５に示す通り、ロー電圧線ＶＧＬとハイ電圧線ＶＧＨの間には、保持容量Ｃ３及びトランジスタＴ３が直列に接続されている。トランジスタＴ３の出力側と保持容量Ｃ３の正極は、ノードＮ２に接続されている。また、保持容量のＣ３の負極にはロー電圧線ＶＧＬが、トランジスタＴ３の入力側にはハイ電圧線ＶＧＨが、それぞれ接続されている。トランジスタＴ３のゲートには、入力端子ＩＮ２が接続され、入力端子ＩＮ２に基本クロック信号Ｖｎ＋２が入力される。
【００７４】
ここで、保持容量Ｃ３と、周期的に保持容量Ｃ３を充電させるトランジスタＴ３と、ノードＮ２のハイ電圧をロー電圧にリセットするトランジスタＴ４とを制御電圧出力回路と呼ぶ。
【００７５】
期間Ｐｄに、基本クロック信号Ｖｎ＋２がハイ電圧となるので、期間Ｐｄに、トランジスタＴ３はオンされ、ノードＮ２の電圧をハイ電圧に変化させる。同時に、保持容量Ｃ３がハイ電圧に充電される。
【００７６】
その後、期間Ｐｅに、基本クロック信号Ｖｎ＋２がロー電圧となり、トランジスタＴ３がオフされた後も、保持容量Ｃ３によりノードＮ２の電圧はハイ電圧で維持される。さらに、基本クロック信号Ｖｎ＋２は周期的にハイ電圧となり、トランジスタＴ３は電荷供給スイッチング素子としてその際に電荷を供給して保持容量Ｃ３を周期的に充電し続けるので、ノードＮ２の電圧はハイ電圧に維持されることとなる。
【００７７】
以上により、信号ハイ期間に応じて、期間Ｐａ，Ｐｂ，Ｐｃの期間においては、ノードＮ１はハイ電圧となり、ハイ電圧印加スイッチング素子であるトランジスタＴ５はオンされ、この期間、基本クロック信号Ｖｎの電圧が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。とくに、期間Ｐｂにおいて、基本クロック信号Ｖｎはハイ電圧となるので、ゲート信号Ｇｎもこの期間、ハイ電圧になる。また、この期間において、ノードＮ２はロー電圧となり、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６、及び、第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２は、オフされる。
【００７８】
また、信号ロー期間に応じて、１フレーム期間のうち、期間Ｐａ，Ｐｂ，Ｐｃ以外の期間においては、ノードＮ２がハイ電圧で維持され、そのハイ電圧がオン信号としてトランジスタＴ２のゲートに入力され、トランジスタＴ２がオンされ、ノードＮ１はロー電圧で維持される。同じく、トランジスタＴ６がオンされ、交流電圧線ＶＧＬ＿ＡＣ１Ｂのロー電圧が、出力端子ＯＵＴより、ゲート信号Ｇｎとして出力される。
【００７９】
以上、第２の期間Ｐ２におけるｎ番目の基本回路１１３―ｎの駆動動作について、説明した。これに対して、第１の期間Ｐ１においては、前述の通り、ノードＮ２ＡはノードＮ２から遮断され、ロー電圧に維持され、ノードＮ２ＢはノードＮ２と導通している。トランジスタＴ２Ａ，Ｔ６Ａのゲートには、ノードＮ２Ｂが接続されており、第１の期間Ｐ１において、トランジスタＴ２，Ｔ６はオフ状態に保たれ、トランジスタＴ２Ａ，Ｔ６Ａは、信号ロー期間に応じて、オンされ、それぞれ、ノードＮ１及び出力端子ＯＵＴに、交流電圧線ＶＧＬ＿ＡＣ２Ｂのロー電圧が印加される。
【００８０】
すなわち、信号ロー期間に応じて、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６の代わりに、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａが、第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２の代わりに、第２のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２Ａが駆動される。しかしながら、これ以外の駆動動作は、上述する駆動動作と同様である。そして、第１の期間Ｐ１と第２の期間Ｐ２が繰り返され、それに応じて、駆動されるスイッチング素子が順次、切り替えられる。
【００８１】
図８は、２対の交流電圧線の電圧の時間変化を示す図である。図６に示す２対の交流電圧線の電圧の時間変化のうち、図６に楕円で示す（ａ），（ｂ）の近傍の期間について詳細を示したものである。ここで、（ａ）は、第１の期間Ｐ１から第２の期間Ｐ２への切り替えのタイミングを、また、（ｂ）は、第２の期間Ｐ２から第１の期間Ｐ１への切り替えのタイミングを示している。図に矢印にて示される時刻を、それぞれ、ｔ１，ｔ２，ｔ３，ｔ４と定義する。
【００８２】
まずは、（ａ）について、すなわち、第１の期間Ｐ１から第２の期間Ｐ２への切り替えについて、説明する。
【００８３】
前述の通り、第１の期間Ｐ１において、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ２Ｂがロー電圧に、交流電圧線ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２はハイ電圧となっている。前述の通り、第１の期間Ｐ１においては、ノードＮ２ＢがノードＮ２と導通し、ノードＮ２Ａがロー電圧に維持されているので、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａ及び第２のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２Ａが駆動される。このとき、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６及び第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２はオフ状態で維持される。
【００８４】
まず、時刻ｔ１に、交流電圧線ＶＧＬ＿ＡＣ２がハイ電圧からロー電圧に変化する。これにより、トランジスタＴ６，Ｔ２の入力側がロー電圧に変化する。そのタイミングに遅れて、時刻ｔ２に、交流電圧線ＶＧＬ＿ＡＣ１がロー電圧からハイ電圧に変化する。これにより、トランジスタＴＡ１がオンされ、ノードＮ２は、ノードＮ２Ｂに加えて、ノードＮ２Ａとも導通する。また、交流電圧線ＶＧＬ＿ＡＣ１Ｂのハイ電圧によってオン状態となっているトランジスタＴＡ２の入力側がハイ電圧に変化する。時刻ｔ２以前には、ノードＮ２Ａはロー電圧であり、ハイ電圧となっているノードＮ２が、トランジスタＴＡ１がオンされることにより、単に、ノードＮ２Ａと導通するだけならば、ノードＮ２の電圧が大きく低下してしまうところ、トランジスタＴＡ２により、ノードＮ２Ａがロー電圧からハイ電圧に変化するので、時刻ｔ２において、ノードＮ２の電圧の低下は抑制されている。そして、ノードＮ２ＡがノードＮ２と導通したことにより、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６及び第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２も駆動されることとなる。また、時刻ｔ２に、トランジスタＴＡ４もオンされる。
【００８５】
次に、時刻ｔ３に、交流電圧線ＶＧＬ＿ＡＣ１Ｂがハイ電圧からロー電圧に変化する。これにより、トランジスタＴＡ３がオフされ、ノードＮ２ＢがノードＮ２から遮断される。また、トランジスタＴＡ２もオフされ、ノードＮ２Ａが交流電圧線ＶＧＬ＿ＡＣ１から遮断される。さらに、時刻ｔ２よりオン状態となっているトランジスタＴＡ４の入力側がロー電圧に変化するので、ノードＮ２Ｂがハイ電圧からロー電圧に変化し、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａ及び第２のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２Ａがオフされる。その後、時刻ｔ４に、交流電圧線ＶＧＬ＿ＡＣ２Ｂがロー電圧からハイ電圧に変化する。これにより、トランジスタＴ６Ａ，Ｔ２Ａの入力側がハイ電圧に変化する。
【００８６】
よって、第２の期間Ｐ２において、トランジスタＴ６，Ｔ２が駆動され、トランジスタＴ６Ａ，Ｔ２Ａがオフ状態に維持される。
【００８７】
以上、（ａ）について、すなわち、第１の期間Ｐ１から第２の期間Ｐ２への切り替えについて、説明したが、（ｂ）について、すなわち、第２の期間Ｐ２から第１の期間Ｐ１への切り替えについても同様である。時刻ｔ１にトランジスタＴ６Ａ，Ｔ２Ａの入力側がロー電圧に変化する。その後、時刻ｔ２に、トランジスタＴＡ３，ＴＡ２がオンされ、ノードＮ２Ｂは、ノードＮ２と導通し、ハイ電圧に変化することにより、トランジスタＴ６Ａ，Ｔ２Ａが駆動される。次に、時刻ｔ３に、トランジスタＴＡ１，ＴＡ４がオフされ，ノードＮ２ＡがノードＮ２から遮断され、ロー電圧に変化することにより、トランジスタＴ６，Ｔ２がオフされる。その後、時刻ｔ４に、トランジスタＴ６，Ｔ２の入力側がハイ電圧に変化する。
【００８８】
以上が、本発明の本実施形態に係るゲート線駆動回路及びそれを用いた表示装置の構成と駆動動作である。図１５に示す従来技術にかかるシフトレジスタ回路においては、トランジスタＴ２，Ｔ６のゲートに、信号ロー期間に応じて、長時間、ハイ電圧が印加されていたところ、図５に示す本実施形態に係る基本回路１１３において、トランジスタのゲートにハイ電圧が印加される時間が、トランジスタＴ２，Ｔ６と、トランジスタＴ２Ａ，Ｔ６Ａに、それぞれ分担されている。これにより、スイッチング素子の劣化への時間を遅らせることができ、また、長寿命化を実現させることができる。
【００８９】
また、トランジスタのゲートにハイ電圧が印加される時間が、トランジスタＴ２，Ｔ６と、トランジスタＴ２Ａ，Ｔ６Ａに、それぞれ分担され、それぞれのトランジスタは、オフ状態となる期間が存在している。トランジスタのゲートにハイ電圧が印加され、トランジスタがオン状態になっているときに生じたＶｔｈシフトが、そのトランジスタがオフ状態となっている期間に、緩和されている。それにより、スイッチング素子のＶｔｈシフトが抑制されている。
【００９０】
特に、このトランジスタがＴＦＴであり、さらに、ＴＦＴにおける半導体薄膜が非晶質シリコン（Amorphous Silicon：以下、ａ―Ｓｉと記す）で構成されている場合、本発明の効果はさらに高まる。ａ―ＳｉのＴＦＴに正バイアス電圧が長時間印加された場合に、Ｖｔｈシフトが顕著に現れるからである。たとえば、後述する通り、素子温度を７０℃の環境下で、ａ−ＳｉのＴＦＴに３０Ｖの正バイアス電圧が３時間印加されることにより、Ｖｔｈシフトが１０Ｖ程度生じてしまう。
【００９１】
さらに、トランジスタがオフ状態になっているときに、逆バイアス電圧が印加される場合に、本発明の効果は高まる。例えば、第１の期間Ｐ１において、トランジスタＴ２，Ｔ６のゲートにはロー電圧が印加され、トランジスタＴ２，Ｔ６はオフ状態に保たれる。このとき、トランジスタＴ２，Ｔ６の入力側には、それぞれ、交流電圧線ＶＧＬ＿ＡＣ２のハイ電圧が印加される。すなわち、トランジスタＴ２，Ｔ６の入力側には、それぞれ、ゲートよりも高い電圧がかかっており、トランジスタＴ２，Ｔ６には、ともに逆バイアス電圧が印加されている。トランジスタに逆バイアス電圧が印加されると、Ｖｔｈシフトが逆向きに進行するので、トランジスタがオフ状態になっているときに、逆バイアス電圧が印加されることにより、さらに、Ｖｔｈシフトの抑制が大きく促進される。
【００９２】
さらに、第１の期間Ｐ１及び第２の期間Ｐ２の切り替えのタイミングで、交流電圧線の電圧が図８に示す変化をしていることにより、２個のトランジスタＴ６，Ｔ６Ａにより、信号ロー期間に応じて、安定的に、出力端子ＯＵＴからゲート信号Ｇｎとしてロー電圧が出力される。同様に、２個のトランジスタＴ２，Ｔ２Ａにより、安定的に、ノードＮ１にロー電圧が印加される。これにより、ゲート信号Ｇｎに生じるノイズが抑制される。
【００９３】
例えば、図８に（ａ）として示す通り、第１の期間Ｐ１から第２の期間Ｐ２の切り替えのタイミングにおいて、時刻ｔ１に交流電圧線ＶＧＬ＿ＡＣ２がハイ電圧からロー電圧に変化し、そのタイミングに遅れて、時刻ｔ２に交流電圧線ＶＧＬ＿ＡＣ１がロー電圧からハイ電圧に変化している。これにより、第１のロー電圧印加スイッチング素子に相当するトランジスタＴ６及び第１のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２の入力側が時刻ｔ１にハイ電圧からロー電圧に変化したタイミングに遅れて、この２個のトランジスタＴ６，Ｔ２が、時刻ｔ２にオンされるので、トランジスタＴ６，Ｔ２から、安定的に、ロー電圧が出力される。
【００９４】
実際には、ノードＮ２Ａが安定的にハイ電圧になるまでには、時刻ｔ２からしばらくの時間を要するし、また、２個のトランジスタＴ６，Ｔ２それぞれが有する閾値電圧Ｖｔｈにより、安定的にロー電圧が出力されるまでには、さらにしばらくの時間を要する。しかし、この間も、第２のロー電圧印加スイッチング素子に相当するトランジスタＴ６Ａ及び第２のスイッチング信号供給スイッチング素子に相当するトランジスタＴ２Ａはともにオン状態に維持され、安定的に、ロー電圧が出力されているので、出力端子ＯＵＴ及びノードＮ１それぞれに、安定的に、ロー電圧が印加されている。
【００９５】
その後、時刻ｔ３に、交流電圧線ＶＧＬ＿ＡＣ１Ｂがハイ電圧からロー電圧に変化し、トランジスタＴ６Ａ，Ｔ２Ａはオフされる。すなわち、トランジスタＴ６，Ｔ２がオンされるタイミングに遅れて、トランジスタＴ６Ａ，Ｔ２Ａがオフされることにより、時刻ｔ２と時刻ｔ３の間の期間に、トランジスタＴ６，Ｔ２が十分にオンされている状態により近づけることが出来る。
【００９６】
時刻ｔ３に、交流電圧線ＶＧＬ＿ＡＣ１Ｂがハイ電圧からロー電圧に変化し、トランジスタＴＡ３がオフされることにより、ノードＮ２ＢはノードＮ２から遮断される。これとともに、トランジスタＴＡ４により、ノードＮ２Ｂがロー電圧に変化する。ノードＮ２Ｂがロー電圧に変化することにより、２個のトランジスタＴ６Ａ，Ｔ２Ａはオフされる。実際には、ノードＮ２Ｂが安定的にロー電圧になるまでには、時刻ｔ３からしばらくの時間を要するし、また、２個のトランジスタＴ６Ａ，Ｔ２Ａそれぞれが有する閾値電圧Ｖｔｈにより、安定的にオフされるまでには、さらにしばらくの時間を要する。しかし、このとき、交流電圧線ＶＧＬ＿ＡＣ２Ｂはロー電圧で維持されているので、トランジスタＴ６Ａ，Ｔ２Ａが十分にオフされていない状態であっても、ロー電圧が出力される。
【００９７】
その後、時刻ｔ４に、交流電圧線ＶＧＬ＿ＡＣ２Ｂがロー電圧からハイ電圧に変化する。すなわち、トランジスタＴ６Ａ，Ｔ２Ａがオフされるタイミングに遅れて、トランジスタＴ６Ａ，Ｔ２Ａの入力側がハイ電圧に変化することにより、時刻ｔ３と時刻ｔ４の間の期間に、トランジスタＴ６Ａ，Ｔ２Ａが十分にオフされている状態により近づけることが出来る。そして、時刻ｔ４以降、第２の期間Ｐ２に、オフ状態となったトランジスタＴ６Ａ，Ｔ２Ａの入力側に、ハイ電圧が印加される。これはすなわち、トランジスタＴ６Ａ，Ｔ２Ａに逆バイアス電圧を印加することとなるので、Ｖｔｈシフトがより抑制される。
【００９８】
以上、図８に（ａ）として示されている、第１の期間Ｐ１から第２の期間Ｐ２の切り替えのタイミングにおける交流電圧線の変化について説明したが、図８に（ｂ）として示されている、第２の期間Ｐ２から第１の期間Ｐ１の切り替えのタイミングにおける交流電圧線の変化も同様である。
【００９９】
図８に示すように、交流電圧線の電圧が時間変化することにより、第１の期間Ｐ１及び第２の期間Ｐ２の切り替えのタイミングにおいて、ロー電圧印加スイッチング回路１１から出力端子ＯＵＴに、より安定的にロー電圧が出力され、スイッチング信号供給スイッチング回路１３からノードＮ１に、より安定的にロー電圧が印加される。
【０１００】
信号ロー期間に応じて、ノードＮ１が十分にロー電圧に維持されないと、トランジスタＴ５が一部オンされることとなり、基本クロック信号Ｖｎの信号を、信号ロー期間に応じて、十分に遮断されずに、ゲート信号Ｇｎにノイズとなって印加されてしまうところ、ノードＮ１が、信号ロー期間に応じて、安定的にロー電圧に維持されることにより、ゲート信号Ｇｎにおけるノイズが抑制される。また、出力端子ＯＵＴに、信号ロー期間に応じて、安定的にロー電圧が印加されないと、トランジスタＴ５を介して発生したノイズや、基本回路外部に発生しているノイズを、吸収することが出来ないところ、出力端子ＯＵＴに、信号ロー期間に応じて、安定的にロー電圧が印加されることにより、ゲート信号Ｇｎにおけるノイズがさらに抑制される。
【０１０１】
ここまで第１の期間Ｐ１および第２の期間Ｐ２などにおいて液晶表示装置が画像を表示する際の動作について説明を行った。以下では液晶表示装置が起動する際に上述の基本回路をリセットする動作について説明する。
【０１０２】
図９は、起動時に基本回路１１３に入力される信号を示す波形図である。上から順に補助信号ＶＳＴ、基本クロック信号Ｖｎ，Ｖｎ＋１，Ｖｎ＋２，Ｖｎ＋３を伝える線に印加される信号、ハイ電圧線ＶＧＨに印加される信号、ロー電圧線ＶＧＬに印加される信号、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂのそれぞれに印加される信号を示す。ゲート信号線駆動回路１０４の起動前のリセットを行う期間Ｉ１および、それに続いて起動準備を行う期間Ｉ２には、図９に示す全ての線にＶｃｃレベルの電圧（本実施形態ではハイ電圧と同じである）が印加される。次に、起動中の期間Ｉ３、起動完了処理を行う期間Ｉ４、起動後に非表示状態となる期間Ｉ５では、ハイ電圧線ＶＧＨにハイ電圧が印加され、ロー電圧線ＶＧＬにロー電圧が印加され、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂにハイ電圧が印加され、交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂにロー電圧が印加される。ここで、期間Ｉ３から期間Ｉ５をまとめて起動期間と呼ぶ。期間Ｉ５の後は表示期間であり、表示期間には第１の期間Ｐ１および第２の期間Ｐ２が含まれる。なお、図９では説明の容易のため期間Ｉ１〜Ｉ５が同じ長さとなるように記載しているが、実際は各処理が必要とする時間に合わせて期間Ｉ１〜Ｉ５の長さを変化させてよい。
【０１０３】
起動期間における基本回路１１３の動作について説明する。この期間には、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂにゲートが接続されたトランジスタＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４に制御スイッチオン信号（本実施形態ではハイ電圧）が供給されてオン状態となり、交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂのハイ電圧がトランジスタＴＡ１，ＴＡ２もしくはトランジスタＴＡ３，ＴＡ４を介してノードＮ２に供給される。そして供給されたハイ電圧によって保持容量Ｃ３の両端に電位差が生じ、保持容量Ｃ３はそのノードＮ２側にハイ電圧を供給する電荷を蓄積する。またトランジスタＴ２，Ｔ２Ａもオン状態となっており、これによりその後表示期間となるため、ノードＮ１には交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂからのロー電圧が供給される。なお、ノードＮ１をロー電圧にするためには必ずしも交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂにロー電圧を印加しなくてもよい。表示期間にノードＮ２のハイ電圧によってノードＮ１がロー電圧に変化するからである。
【０１０４】
起動期間におけるシフトレジスタ制御回路１１４の内部の状態について説明する。切替スイッチＳＷ１はハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１とを接続し、切替スイッチＳＷ１Ｂはハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１Ｂとを接続し、切替スイッチＳＷ２はロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２とを接続し、切替スイッチＳＷ２Ｂはロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２Ｂとを接続する。ロー電圧切替スイッチＳＷＬはロー電圧供給線ＶＳＬとロー電圧線ＶＧＬとを接続し、ハイ電圧切替スイッチＳＷＨはハイ電圧供給線ＶＳＨとハイ電圧線ＶＧＨとを接続する。それにより、図９に示す信号がそれぞれの線に供給される。
【０１０５】
こうすることで、図１５に示されるような従来の液晶表示装置の基本回路１１３において、ノードＮ２をリセットするトランジスタＴ１０を設けなくても、ノードＮ２を初期状態にする初期電圧としてハイ電圧を供給することができる。そうすればトランジスタＴ１０は不要となり、Ｖｔｈシフトによる問題も解消する。
【０１０６】
また、起動期間ではトランジスタＴ２，Ｔ２Ａ，Ｔ６，Ｔ６Ａのゲートにハイ電圧が印加され、ソース・ドレインには交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂからのロー電圧が印加される。これにより、トランジスタＴ２，Ｔ２Ａ，Ｔ６，Ｔ６Ａの閾値電圧Ｖｔｈが正方向にシフトする。製造後の初期状態でこれらのトランジスタがディプリートしておりリーク電流が発生する場合には、そのディプリートを解消させることもできる。なお、交流電圧線ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂにロー電圧を印加するのは、起動期間には限られず、表示期間であってもディプリートが解消するまで印加させてもよい。それでも問題無く動作するからである。ディプリートが解消するか否かを判断するには、ＴＥＧ−ＴＦＴでＶｔｈシフトをモニタする、あるいは時間制御するなどの方法を用いてよい。
【０１０７】
本実施形態では、第１の期間Ｐ１や第２の期間Ｐ２では、トランジスタＴＡ２やトランジスタＴＡ４のＶｔｈシフトが両方向に起こるようにされているが、トランジスタの特性上、トランジスタＴＡ２やトランジスタＴＡ４は閾値電圧Ｖｔｈが正方向にシフトすることになる。すると、起動時にノードＮ２に向けて十分にハイ電圧が供給されず、ノードＮ２がハイ電圧にならないという問題が生じる可能性がある。しかし起動期間にハイ電圧線ＶＧＨにハイ電圧を印加している。一方Ｖｎ＋２はロー電圧であるため、トランジスタＴ３の閾値電圧Ｖｔｈが負方向にシフトする。そうすれば、トランジスタＴ３がディプリート化されることにより起動時にハイ電圧線ＶＧＨからノードＮ２にハイ電圧を供給することができ、上述の問題の発生を抑制することができる。
【０１０８】
次に電池パックの脱落などにより、突然電源がダウンする際の動作について説明する。図１０は、通常動作時に基本回路１１３に入力される信号を示す波形図である。基本クロック信号Ｖｎ，Ｖｎ＋１，Ｖｎ＋２，Ｖｎ＋３は順にハイ電圧となり、その後基本クロック信号Ｖｎからハイ電圧となることを繰り返す。そして、ハイ電圧線ＶＧＨにはハイ電圧が、ロー電圧線ＶＧＬにはロー電圧が供給されている。２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂのそれぞれは、第１の期間Ｐ１と第２の期間Ｐ２とのうちどちらであるかによって、これまでに説明したような電圧を供給する。図１１は電源ダウン時に基本回路１１３に入力される信号を示す波形図である。液晶表示装置の電源回路は電源ダウンを検出しドライバＩＣ（シフトレジスタ制御回路１１４）にリセット信号を送る。シフトレジスタ制御回路１１４はリセット信号を受けると、基本クロック信号Ｖｎ，Ｖｎ＋１，Ｖｎ＋２，Ｖｎ＋３と、２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂを介して供給される信号と、ハイ電圧線ＶＧＨおよびロー電圧線ＶＧＬの信号と、として、ハイ電圧を出力する。さらにコモン信号線１０８の電位と映像信号線１０７の電位を合わせれば、ゲート信号線がハイ電圧となりＴＦＴ１０９がオン状態となるので、液晶に印加された電圧を引き抜くことができる。そうすれば液晶に印加される電圧の直流成分による再起動時の表示品質の劣化を防ぐことができる。なお、電源回路で電源ダウンを検出する代りに、シフトレジスタ制御回路で電源電圧の低下を検出してもよい。
【０１０９】
この場合、シフトレジスタ制御回路１１４の内部の状態は以下の通りである。切替スイッチＳＷ１はハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１とを接続し、切替スイッチＳＷ１Ｂはハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ１Ｂとを接続し、切替スイッチＳＷ２はハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ２とを接続し、切替スイッチＳＷ２Ｂはハイ電圧供給線ＶＳＨと交流電圧線ＶＧＬ＿ＡＣ２Ｂとを接続する。ロー電圧切替スイッチＳＷＬはハイ電圧供給線ＶＳＨとロー電圧線ＶＧＬとを接続し、ハイ電圧切替スイッチＳＷＨはハイ電圧供給線ＶＳＨとハイ電圧線ＶＧＨとを接続する。ハイ電圧供給線ＶＳＨとロー電圧線ＶＧＬとを接続することにより、電流がリークする経路をなくすことができ、より確実に液晶に印加された電圧を引き抜くことが可能となる。
【０１１０】
次にスタンバイ時の動作について説明する。図１２は、電源スタンバイ時に基本回路１１３に入力される信号を示す波形図である。シフトレジスタ制御回路１１４はスタンバイ時には、基本クロック信号Ｖｎ，Ｖｎ＋１，Ｖｎ＋２，Ｖｎ＋３と、２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂを介して供給される信号と、ハイ電圧線ＶＧＨおよびロー電圧線ＶＧＬの信号と、として、ロー電圧を出力する。
【０１１１】
この場合、シフトレジスタ制御回路１１４の内部の状態は以下の通りである。切替スイッチＳＷ１はロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ１とを接続し、切替スイッチＳＷ１Ｂはロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ１Ｂとを接続し、切替スイッチＳＷ２はロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２とを接続し、切替スイッチＳＷ２Ｂはロー電圧供給線ＶＳＬと交流電圧線ＶＧＬ＿ＡＣ２Ｂとを接続する。ロー電圧切替スイッチＳＷＬはロー電圧供給線ＶＳＬとロー電圧線ＶＧＬとを接続し、ハイ電圧切替スイッチＳＷＨはロー電圧供給線ＶＳＬとハイ電圧線ＶＧＨとを接続する。２対の交流電圧線ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂやハイ電圧線ＶＧＨにもロー電圧を供給することにより、基本回路１１３内で電流リークが起きる経路がなくなるため、消費電流を抑えることができる。
【０１１２】
以上、本発明の本実施形態に係るゲート信号線駆動回路及び表示装置について説明した。図５に示す基本回路１１３においては、ロー電圧印加スイッチング回路１１及びスイッチング信号供給スイッチング回路１３において、並列に接続されるトランジスタを、それぞれ２個のトランジスタとしている。これは、基本回路１１３において、ゲートにハイ電圧が長時間印加されているロー電圧印加スイッチング素子及びスイッチング信号供給スイッチング素子両方について、ハイ電圧が印加される時間をそれぞれ２個のトランジスタで分担している。基本回路１１３に備えられるトランジスタのうち、ゲートに長時間ハイ電圧が印加されるトランジスタすべてにおいて、Ｖｔｈシフトの抑制などがされ、本発明の効果は高まっている。
【０１１３】
しかしながら、ロー電圧印加スイッチング素子とスイッチング信号供給スイッチング素子のいずれかのみ、並列に接続された２個のトランジスタとしていてもよい。すなわち、図１５に示す従来技術に係る基本回路において、ロー電圧印加スイッチング回路に備えられるトランジスタを、２個のトランジスタＴ６，Ｔ６Ａとしても構わない。同様に、スイッチング信号供給スイッチング回路に備えられるトランジスタを、２個のトランジスタＴ２，Ｔ２Ａとしても構わない。いずれの場合であっても、回路に２個並列に備えられたトランジスタそれぞれにおいて、Ｖｔｈシフトの抑制などがされ、本発明の効果は得られている。
【０１１４】
また、図５に示す本実施形態に係る基本回路１１３においては、ロー電圧印加スイッチング回路１１及びスイッチング信号供給スイッチング回路１３に設けられたトランジスタが駆動されずオフ状態で維持される間、当該トランジスタには、逆バイアス電圧が印加されている。このことにより、Ｖｔｈシフトはさらに抑制されることになるが、必ずしも逆バイアス電圧は必要ではない。当該トランジスタの入力側がロー電圧線ＶＧＬに接続されている場合であっても、Ｖｔｈシフトの抑制の効果は得られる。
【０１１５】
さらに、図５に示す本実施形態に係る基本回路１１３においては、ロー電圧印加スイッチング回路１１及びスイッチング信号供給スイッチング回路１３それぞれに、２個のトランジスタが並列に備えられているが、２個に限定されることはない。３個、４個とさらに、増加させてもよい。その場合、それぞれのノードに対応して接続される３対、４対の交流電圧線とさらに、増加させることとなる。例えば、３個のトランジスタが設けられる場合、３個のトランジスタのうち、１個のトランジスタが駆動されて他の２個のトランジスタがオフされる場合や、２個のトランジスタが駆動されて他の１個のトランジスタがオフされる場合などが考えられる。しかし、いずれの場合においても、駆動されるスイッチング素子の切り替えの前後において、前の期間を第１の期間とし、後の期間を第２の期間とし、前に駆動されるスイッチング素子を第１のスイッチング素子と、後に駆動されるスイッチング素子を第２のスイッチング素子とすれば、本実施形態に係る場合と同様に、本発明は説明され、なおかつ、本発明の効果が得られている。
【０１１６】
なお、本発明の実施形態に係るシフトレジスタ回路１１２は、図２に示す通り、表示領域の片側にすべての基本回路１１３が配置されているが、この場合に限られない。例えば、基本回路１１３が表示領域の左右両側に配置されていてもよい。例えば、ゲート信号線１０５が８００本あるとすると、両側にそれぞれ４００個ずつ基本回路１１３が配置され、例えば、右側の基本回路１１３は奇数番目の信号線に、左側の基本回路１１３は偶数番目の信号線に、それぞれゲート信号を供給するとしてもよい。
【０１１７】
また、本実施形態ではＩＰＳ方式の液晶表示装置について説明しているが、本発明に係る表示装置は、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよいし、有機ＥＬ表示装置など、他の表示装置であってもよい。図１３は、ＶＡ方式及びＴＮ方式の液晶表示装置に備えられるＴＦＴ基板１０２の等価回路の概念図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１１１がＴＦＴ基板１０２と対向するフィルタ基板１０１に設けられている。
【符号の説明】
【０１１８】
１１  ロー電圧印加スイッチング回路、１２  ハイ電圧印加スイッチング回路、１３  スイッチング信号供給スイッチング回路、１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  ゲート信号線駆動回路、１０５  ゲート信号線、１０６  データ駆動回路、１０７  映像信号線、１０８  コモン信号線、１０９  ＴＦＴ、１１０  画素電極、１１１  コモン電極、１１２  シフトレジスタ回路、１１３  基本回路、１１４  シフトレジスタ制御回路、１１５  制御信号、２１１  ロー電圧印加スイッチング回路、２１２  ハイ電圧印加スイッチング回路、２１３  スイッチング信号供給スイッチング回路、１１５１  クロック信号生成回路、Ｃ１  昇圧容量、Ｃ３  保持容量、ＣＬＫ  基本クロック信号、Ｇｎ，Ｇｏｕｔ  ゲート信号、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５  期間、ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４  入力端子、Ｎ１，Ｎ２，Ｎ２Ａ，Ｎ２Ｂ  ノード、ＯＵＴ  出力端子、ＳＷＡ  ロー電圧印加スイッチング素子、ＳＷＢ  スイッチング信号供給スイッチング素子、ＳＷＧ  ハイ電圧印加スイッチング素子、ＳＷＬ  ロー電圧切替スイッチ、ＳＷＨ  ハイ電圧切替スイッチ、ＳＷ１，ＳＷ１Ｂ，ＳＷ２，ＳＷ２Ｂ  切替スイッチ、ＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４，Ｔ１，Ｔ２，Ｔ２Ａ，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ６Ａ，Ｔ７，Ｔ９，Ｔ１０  トランジスタ、ＶＧＨ  ハイ電圧線、ＶＧＬ  ロー電圧線、ＶＧＬ＿ＡＣ１，ＶＧＬ＿ＡＣ１Ｂ，ＶＧＬ＿ＡＣ２，ＶＧＬ＿ＡＣ２Ｂ  交流電圧線、ＶＳＴ  補助信号、Ｖｎ，Ｖ１，Ｖ２，Ｖ３，Ｖ４  基本クロック信号、ＶＳＨ  ハイ電圧供給線、ＶＳＬ  ロー電圧供給線。
【図１】
2011133826.tif 000003
【図２】
2011133826.tif 000004
【図３】
2011133826.tif 000005
【図４】
2011133826.tif 000006
【図５】
2011133826.tif 000007
【図６】
2011133826.tif 000008
【図７】
2011133826.tif 000009
【図８】
2011133826.tif 000010
【図９】
2011133826.tif 000011
【図１０】
2011133826.tif 000012
【図１１】
2011133826.tif 000013
【図１２】
2011133826.tif 000014
【図１３】
2011133826.tif 000015
【図１４】
2011133826.tif 000016
【図１５】
2011133826.tif 000017