(57)【要約】      （修正有）【課題】大面積のモジュール式センサアレイ組立体を形成する。【解決手段】センサから集積回路（１０６）へ信号を伝えるインターポーザ内のルーティングを有するモジュール式でタイリング可能なセンサアレイ（１０１）。大面積のモジュール式センサアレイ組立体は、ともに結合された１つ以上のタイリング可能なモジュールを含む。タイリング可能なモジュールは、センサを形成する複数のトランスデューサセル（１０３）と、複数のトランスデューサセルの第１の面上に結合されたインターポーザと、インターポーザの第２の面に結合された１つ以上の集積回路とを有し、インターポーザは、複数のトランスデューサセルの集積回路への接続を形成するように構成される。【選択図】図１
2011078755.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのタイリング可能なモジュールであって、
少なくとも１つの溝付きセンサを形成する複数のトランスデューサセルと、
前記複数のトランスデューサセルの第１の面上に接合された有機インターポーザと、
前記インターポーザの第２の面に接合された１つまたは複数の集積回路であって、前記インターポーザが、トランスデューサセルのうちの少なくともいくつか、および集積回路のうちの少なくともいくつかへの複数の電気的相互接続を含む集積回路と、
前記インターポーザに対して実質的に垂直に延びる長さを有し、外部インターフェイスをもたらす少なくとも１つの入出力コネクタであって、前記入出力コネクタの前記長さが前記集積回路の厚さより大きい入出力コネクタと、
を備える、少なくとも１つのタイリング可能なモジュールと、
前記タイリング可能なモジュールに結合され、前記入出力コネクタに電気的に結合される基板と、
を備えることを特徴とする大面積のモジュール式センサアレイ組立体。
【請求項２】
少なくとも１つの溝付きセンサをいくつかのセルが形成する複数のトランスデューサセルと、
それぞれが規定された厚さを有する１つまたは複数の集積回路と、
前記トランスデューサセルと前記集積回路との間に挟まれ、前記トランスデューサセルがインターポーザの第１の面に接合され、前記集積回路がインターポーザの第２の面に接合された、有機インターポーザであって、前記トランスデューサセルのうちの少なくともいくつかと前記集積回路のうちの少なくともいくつかとの間の複数の電気的相互接続を含む有機インターポーザと、
前記インターポーザ上で前記集積回路と同じ側に接合され、前記集積回路の前記規定された厚さより大きい長さを有する少なくとも１つの入出力コネクタであって、前記トランスデューサセルまたは前記集積回路の少なくとも１つに電気的に結合される入出力コネクタと、
前記入出力コネクタに電気的に結合された基板と、
前記基板から外部リソースへの電気的接続と、
を備えることを特徴とするトランスデューサセンサアレイ組立体。
【請求項３】
溝付きセンサが、前記インターポーザの前記第１の面に結合された複数の柱を有する請求項１または２記載の組立体。
【請求項４】
前記柱の先端上に堆積されたはんだバンプ付きバンプ下メタラジ（ＵＢＭ）パッドをさらに備え、前記バンプ付き柱がインターポーザにはんだ付けされる請求項１または２記載の組立体。
【請求項５】
前記溝付きセンサが、容量性の微細機械加工された超音波トランスデューサ（ｃＭＵＴ）である請求項１または２記載の組立体。
【請求項６】
前記インターポーザがポリテトラフルオロエチレンから成る請求項１または２記載の組立体。
【請求項７】
前記入出力コネクタがボールグリッドアレイ（ＢＧＡ）のボールである請求項１または２記載の組立体。
【請求項８】
各タイリング可能なモジュールが、前記インターポーザに結合された２つ以上のセンサおよび２つ以上の集積回路を備える請求項１または２記載の組立体。
【請求項９】
前記インターポーザにおいて、第１のタイリング可能なモジュールが、モジュール相互接続によって第２のタイリング可能なモジュールに結合される請求項１または２記載の組立体。
【請求項１０】
前記基板が、タイリング可能なモジュール向けのベースをもたらし、前記入出力コネクタの少なくとも１つに結合されたマザーボードである請求項１または２記載の組立体。
【請求項１１】
ケーブルを介してケーブルコネクタに外部リソースへのインターフェイスをもたらす基板に結合された前記ケーブルコネクタをさらに備える請求項１または２記載の組立体。
【請求項１２】
前記組立体が少なくとも１つの圧縮プレートを形成するように構成され、各圧縮プレートが、前記タイリング可能なモジュールの２次元トランスデューサアレイを備え、かつ乳房造影法走査用の環状の開口を有する請求項１または２記載の組立体。
【請求項１３】
大面積のモジュール式センサアレイ組立体を形成する方法であって、
マザーボードを設けるステップと、
１つまたは複数のタイリング可能なモジュールを前記マザーボードに結合するステップであって、前記タイリング可能なモジュールが、
複数の第１の面のバンプによってインターポーザの第１の面に複数のトランスデューサセルを接合するステップ、
複数の第２の面のバンプによって前記インターポーザの第２の面に少なくとも１つの集積回路を接合するステップ、
前記インターポーザに複数の電気的相互接続を設けることによって前記トランスデューサセルを前記集積回路に結合するステップ、および
前記インターポーザ上に入出力接続を形成するステップであって、前記入出力接続が前記集積回路の厚さより長く、それによって前記マザーボードに電気的接続をもたらすステップを含むステップとを含むことを特徴とする方法。
【請求項１４】
前記マザーボードに少なくとも１つのコネクタを結合して、少なくとも１つのケーブルを前記コネクタに結合するステップをさらに含む請求項１３記載の方法。
【請求項１５】
１つまたは複数の外部リソースを前記マザーボードに結合するステップをさらに含む請求項１３記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
超音波式の監視システムおよび撮像システムは、音響インピーダンスに変化がある境界面から反射される短い高周波音響パルスを生成するためにトランスデューサアレイを用いる。トランスデューサは、反射されたエネルギーを電気信号に変換し、これらの電気信号は、調査対象を描写する２次元または３次元の画像情報を生成するために処理される。
【０００２】
癌検診および連続的な非侵襲性血圧監視など、大面積の「パッチ」型超音波トランスデューサアレイを使用することができるいくつかの用途がある。大面積トランスデューサの素子数は、用途に応じて１０，０００個から１，０００，０００個を超えるものまで多岐にわたることがある。トランスデューサ素子の数が多く、各素子がそれ自体の信号処理回路を有することを考えると、かなりの電力、費用および面積の損失がある。
【０００３】
そのような大面積アレイ用の信号処理チャネルの数を削減するやり方の１つに、モザイク式の環状の再構成可能なアレイ（Ｍｏｓａｉｃ  Ａｎｎｕｌａｒ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ａｒｒａｙ）を使用するものがある。微小電気機械システム（ＭＥＭＳ）構造体である容量性の微細機械加工された超音波トランスデューサ（Ｃａｐａｃｉｔｉｖｅ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒｓ／ｃＭＵＴ）もまた、従来のＰＺＴベースの超音波トランスデューサの代替である。
【０００４】
超音波プローブの用途に関して、超音波プローブ組立体のトランスデューサアレイは、一般に約１０ｃｍ２の面積に及ぶ。内出血および腫瘍に関する検査などの新規の医療用途については、１０００ｃｍ２程度のはるかに大きなアレイが必要とされる。非医療の用途では、さらに大きなアレイが望まれる。
【０００５】
そのような大きなアレイは、それぞれがトランスデューサセルのサブアレイおよびこのサブアレイに結合された集積回路を備える多くのトランスデューサモジュールをタイリングすることにより形成することができる。しかし、著しい間隙やモジュール間の間隔の変動があるとき、大きなトランスデューサ領域の性能はかなり劣化する。
【０００６】
モザイクアレイ構成は、一般に、等位相ラインに沿って複数の部分要素をともにグループ化してより大きなトランスデューサ素子を形成し、次いで、それらをそれぞれ１つのシステムチャネルへ接続する。このようにして、何万もの活動状態の音響部分要素を有するアレイを、非常に少数（例えば２０〜１００）のシステム処理チャネルに縮小することができる。これによって、システムに対する必要条件が大幅に緩和され、大面積アレイ用の低消費電力で低複雑度の電子部品システムが可能になる。そのようなアレイ構成を実現するために、スイッチング電子部品が、一般に音響アレイの背後に直接一体化される。専用ＡＳＩＣを使用して実現されるこれらのスイッチング回路は、それぞれの部分要素に直接接続され、これらの要素を再構成可能なやり方で互いに短絡するようにプログラムすることができる。そのようなシステムに関する主な課題の１つに、多くのトランスデューサの、隣接したＡＳＩＣ上のそれぞれのスイッチング回路との相互接続がある。
【０００７】
音響トランスデューサセルは、一般に、プローブ組立体の中に電子回路とともに構成された圧電トランスデューサまたは微小機械加工されたトランスデューサを備える多層構造体である。電気信号は、調べている構造体の画像を生成し、かつ表示するために、一般にプローブ組立体の外部にあるビーム形成回路によってさらに処理される。
【０００８】
超音波プローブについては、トランスデューサアレイに一体化されたビーム形成回路の一部分を含むのが望ましい。というのは、これが複雑さを緩和することができ、場合によっては、トランスデューサプローブと信号処理および制御の機能をもたらす外部システムとの間の接続ケーブルに起因する悪影響を低減することができるためである。例えば、接続ケーブルが数メートル程度の距離にわたって延びると、顕著な静電容量の影響が生じることがある。さらに、トランスデューサ組立体から受け取られた信号は、弱く、ＲＦ干渉を受けやすく、好ましくない低い信号対雑音（Ｓ／Ｎ）比を示すことがある。これらの影響を緩和するために、例えば、増幅、パルス生成、および送／受信切換えをもたらすフロントエンド回路セルをトランスデューサアレイと一体化することができる。
【０００９】
従来の技術分野では、センサ／ＡＳＩＣ組立体は、一般にタイリングおよびモジュール化が不可能である。そのような組立体のアレイは、例えば可撓性ベースの相互接続またはワイヤボンディングを用いて組み立てられている。積層型組立体は、複数の構成要素のインターポーザおよびフリップチップボンディングを用いて組み立てられている。しかし、既存の設計で遭遇する問題を緩和するトランスデューサアレイの構造および処理には利益がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第７３７５４２０号公報
【発明の概要】
【課題を解決するための手段】
【００１１】
本システムの一実施形態は、少なくとも１つのタイリング可能なモジュールを有する大面積モジュール式センサアレイ組立体である。タイリング可能なモジュールは、少なくとも１つのセンサを形成する複数のトランスデューサセルと、第１の面が複数のトランスデューサセルに接合された有機インターポーザと、インターポーザの第２の面に接合された１つまたは複数の集積回路とを備え、インターポーザは、トランスデューサセルのうちの少なくともいくつか、および集積回路のうちの少なくともいくつかへの複数の電気的相互接続を含む。インターポーザに対して実質的に垂直に延びる長さを有し、外部インターフェイスをもたらす少なくとも１つの入出力コネクタがあり、入出力コネクタの長さは、集積回路の厚さより大きい。基板はタイリング可能なモジュールに結合され、入出力コネクタに電気的に結合される。
【００１２】
大面積のモジュール式センサアレイ組立体を形成する方法の１つは、マザーボードを設け、マザーボードに１つまたは複数のタイリング可能なモジュールを結合することを含む。タイリング可能なモジュールは、複数の第１の面のバンプによってインターポーザの第１の面に複数のトランスデューサセルを接合するステップと、複数の第２の面のバンプによってインターポーザの第２の面に少なくとも１つの集積回路を接合するステップと、インターポーザに複数の電気的相互接続を設けることによってトランスデューサセルを集積回路に結合するステップと、インターポーザ上に入出力接続を形成するステップとを含み、入出力接続は集積回路の厚さより長く、それによってマザーボードに電気的接続をもたらす。
【００１３】
さらなる実施形態は、複数のトランスデューサセルを有するトランスデューサセンサアレイを含み、セルのうちいくつかは少なくとも１つの溝付きセンサを形成する。１つまたは複数の集積回路があり、各集積回路は規定された厚さを有する。有機インターポーザはトランスデューサセルと集積回路との間に挟まれ、トランスデューサセルはインターポーザの第１の面に接合され、集積回路はインターポーザの第２の面に接合される。インターポーザは、トランスデューサセルのうちの少なくともいくつかと集積回路のうちの少なくともいくつかとの間の複数の電気的相互接続を含む。インターポーザ上で集積回路と同じ側に接合され、集積回路の規定された厚さより大きい長さを有する少なくとも１つの入出力コネクタがある。入出力コネクタは、トランスデューサセルまたは集積回路の少なくとも１つに電気的に結合されており、基板から外部リソースへの電気的接続を有する入出力コネクタに電気的に結合された基板がある。
【００１４】
本発明は、添付図面を参照しながら１つまたは複数の実施形態が単なる例として示される以下の説明からより明確に理解されるはずであり、同じ参考番号は図面の全体を通じて同じフィーチャを示すように用いられている。図面における個々のフィーチャは、原寸に比例しないことがある。
【図面の簡単な説明】
【００１５】
【図１】超音波撮像システムの全体的ブロック図である。
【図２】一実施形態によるアレイトランスデューサ組立体を示す部分的平面図である。
【図３】一実施形態によるフリップチップアレイトランスデューサ組立体を示す断面図である。
【図４】一実施形態によるフリップチップアレイトランスデューサ組立体に関する流れ図である。
【図５】一実施形態による電気的相互接続を示すトランスデューサ組立体の別の実施例の断面図である。
【図６】一実施形態による走査開口を有する大きなモジュール式トランスデューサアレイの頂部の斜視図である。
【図７】図７ａと図７ｂは本発明によるトランスデューサのタイリング可能なモジュール構成を示す斜視図である。
【図８】一実施形態による実装されたトランスデューサモジュールの一実施例を示す断面図である。
【図９】一実施形態による実装されたトランスデューサモジュールのさらなる実施例を示す断面図である。
【図１０】一実施形態による実装されたトランスデューサモジュールのその他の実施例を示す断面図である。
【図１１】図１１ａと図１１ｂ一実施形態によるトランスデューサモジュールのダイとモジュールとの間の間隔を示す断面図である。
【図１２】インターポーザの頂部に取り付けられた機械的ｃＭＵＴフリップチップを示す実画像である。
【図１３】一実施形態によるテストシステムを示す図である。
【図１４】一実施形態による大面積センサアレイに関する流れ図である。
【発明を実施するための形態】
【００１６】
本明細書で詳述されるシステムおよび方法は、一般に、磁気共鳴（ＭＲ）、コンピュータトモグラフィ（ＣＴ）、核医学（ＮＭ）、陽子射出断層撮影法（ＰＥＴ）、デジタルＸ線写真および従来のＸ線写真、乳房造影法、心臓学、血管造影法、または神経学（ＸＲ）ならびに診断および心臓超音波（Ｕ／Ｓ）のようなシステムを含む診断および医用画像に関する。一実施形態では、このシステムは、超音波解析またはＸ線解析に用いられるタイプの大面積アレイの監視システムまたは撮像システムに関し、より詳細には高密度トランスデューサアレイを処理回路と組み合わせるシステムおよび方法に関する。
【００１７】
本システムの一実施形態では、ＡＳＩＣおよびｃＭＵＴの両方をフリップチップ接続で支持するのに有機インターポーザ基板が使用される。そのような構成の利点には、構成要素を別個に取り付けるという柔軟性が含まれ、それにより、既知の良好なデバイスのスクリーニングが可能になり、またＡＳＩＣの表面からルーティングのボトルネックが取り除かれる。
【００１８】
さらなる実施例は、有機インターポーザを組み込むタイリング可能なモジュール式センサアレイの積重ねを含む。モジュールは、それらを数百マイクロメートル以内などの隣同士に配置することができ、それによってモジュール間の間隙が縮小し、センサの有効範囲が拡大するように構築される。各モジュール内の有機インターポーザは、片側面上の１つまたは複数のセンサアレイと反対面上の１つまたは複数のインターフェイス集積回路との間の相互接続をもたらす。モジュール式アレイの外部制御システムとの連絡機構は、インターポーザの裏面のボールグリッドアレイ接続などの入出力コネクタを使用して完成することができる。これらのモジュールは、それ自体がタイリングされ、剛体または半剛体の基板上に実装することができ、剛体の基板は、ガラス、セラミックまたは他の同様に剛性の材料であり得る。この基材は、モジュールを制御システムへ連絡するためのルーティング用基板としても役立つ。
【００１９】
一実施形態によるシステムは、アレイの前面全体にわたってセンサをシームレスに一体化するセンサ電子部品の大面積アレイを提供する。センサ／集積回路組立体の制御集積回路から電気信号を導く必要があるため、これは困難な課題である。また、センサアレイと制御電子回路との間の多数の接続は、ファインピッチのルーティング技術を必要とする。
【００２０】
図１は、例示的超音波監視システム１００を示しており、この実施例では、医用画像に使用されるタイプのうちの１つは、比較的軽い、手持ち式の用途に適したプローブユニット１１０を有する。より一般には、本発明の実施形態は、一般にトランスデューサの大きなアレイを組み込む音響の監視または撮像のシステムを含むが、これらには限定されない。
【００２１】
一実施形態によるシステム１００は、マルチチャネルケーブル１３０によってシステムコンソール１２０に結合されたプローブユニット１１０と、コンソール１２０に結合されたディスプレイ１４０とを含む。プローブユニット１１０は、トランスデューサセル１０３のアレイ１０２と、コネクタ１０５と、複数の特定用途向け集積回路（ＡＳＩＣ）１０６と、相互接続構造１０７とを有するトランスデューサ組立体１０１を備える。コンソール１２０は、システムコントローラ１２２、主ビームフォーマ１２４、画像プロセッサ１２６、およびスキャンコンバータ１２７を含む。トランスデューサセルのアレイ１０２は、それぞれが列および行に配置された同数のトランスデューサセル１０３を含む複数のトランスデューササブアレイ１０４を含む。例示的トランスデューササブアレイ１０４が、図２の平面図に示されている。他の実施形態では、トランスデューサセル１０３は、撮像用途に適合するパターンに配置される。例えば、パターンは６角形または８角形などの幾何学的形状に作ることができる。
【００２２】
各サブアレイ１０４は、コネクタ１０５を介して、対応する特定用途向け集積回路（ＡＳＩＣ）１０６に結合される。本明細書に用いられる処理回路という用語は、システム１００を含む、撮像および監視のシステムに共通の信号処理機能を実行する様々なタイプのアナログまたはデジタルの回路を指す。例えば、プローブユニットまたはシステムコンソール内に配置された回路、例えば画像プロセッサは、増幅、フィルタリング、ビーム形成または画像処理などの機能をサポートする処理回路を含むものと理解されるべきである。図示された実施形態は、そのような回路の位置を明示するが、これは少しも限定するものではない。システムコンソール内に配置された回路は、プローブユニット内に部分的に、または完全に一体化することができ、また、プローブユニット内の回路はコンソール内に配置することができる。その上、斬新な要素を組み込むいくつかの実施形態は、コンソールを必要としないことがある。
【００２３】
情報は、プローブユニット１１０内のプローブユニット回線コネクタ１１９とシステムコンソール１２０内のコンソール回線コネクタ１２９との間に結合されたケーブル１３０を介して、プローブユニット１１０とシステムコンソール１２０との間で伝達される。
【００２４】
システムコンソール１２０内で、システムコントローラ１２２は、ビームフォーマ１２４、画像プロセッサ１２６に結合され、プローブユニット１１０内のＡＳＩＣ１０６にも電気的に結合されてシステム１００の動作に必要なタイミング信号をもたらす。ＡＳＩＣ１０６は、本明細書に超音波ライン１４２で示される超音波圧力波を生成するために、一般にトランスデューサのサブアレイ１０４に電子的送信信号を供給し、この信号は、調査中の対象物１４１の調査領域１４６からの反射１４４としてアレイに戻ることができる。主ビームフォーマ１２４がスキャンコンバータ１２７に結合され、ディスプレイ１４０向けの画像を形成する。
【００２５】
図１および図２を参照すると、図２の平面図は複数のトランスデューサモジュール２１０を備えるトランスデューサアレイ１０２を示し、モジュール２１０は、行ｘｉおよび列ｙｊに沿った、サブアレイ１０４またはトランスデューサセル１０３に形成され、また、相互接続構造１０７を介してトランスデューサセル１０３に結合された対応するＡＳＩＣ１０６を備える。一実施例では、トランスデューサアレイ１０２は他のトランスデューサ組立体と機能的に互換性があり、モジュール２１０は他のモジュールと機能的に互換性があり、またトランスデューサセル１０３は他のトランスデューサセルと機能的に互換性がある。各モジュール２１０は、トランスデューサセル１０３のサブアレイ１０４を含み、セル１０３は行ｘおよび列ｙに配置され、その結果、サブアレイ１０４がモジュール２１０を形成し、これらのモジュールが、行ｘおよび列ｙに沿って配置されたトランスデューサセル１０３を有する大きなアレイ１０２を形成する。行ｘおよび列ｙならびにモジュール２１０は、面に沿って延び、また、いくつかの実施形態では、すべてのセル１０３が同一面に配置される。他の実施形態では、セル１０３は、面に対して曲率を有するアレイ１０２を形成する。トランスデューサのサブアレイおよび対応するＡＳＩＣ１０６を備える各モジュール２１０は、相互接続構造１０７に結合されてトランスデューサ組立体１０１を形成する。
【００２６】
図３のトランスデューサ組立体３００を参照すると、これは図１のトランスデューサ組立体１０１に類似であり、アレイを形成する複数のトランスデューサセル３１５をそれぞれ有する１つまたは複数のセンサ３０５、３１０がある。一実施例によれば、組立体３００は、両面フリップチップ組立体とともに、ニューヨーク州エンディコットのＥｎｄｉｃｏｔｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓによって製造されたＨｙｐｅｒＢＧＡインターポーザなどのインターポーザ３２５を使用する。一実施例では、トランスデューサセル３１５はｃＭＵＴである。本明細書で述べたように、トランスデューサセル３１５は、様々なタイプの検知をもたらすように、様々なサブアレイに配置することができる。センサ３０５、３１０は、両センサが両センサ間の非常に狭い間隙３６０を維持することができるように、高密度バンプ３２０によるなどフリップチップボンディングによってインターポーザ３２５に結合され、それによって、高品質の撮像能力を有する高密度ｃＭＵＴセンサアレイおよび隣接したダイ間の狭い間隙をもたらし、トランスデューサ組立体３００を生み出す。高密度バンプ３２０は、センサアレイ３０５、３１０の個々のトランスデューサセル３１５とインターポーザ３２５との間の電気的結合をもたらす。
【００２７】
インターポーザ３２５の反対面上には、インターポーザ３２５のこの面からＡＳＩＣなどの組み込まれた集積回路３４０、３４５への電気的結合をもたらす高密度バンプ３３５の別の組がある。集積回路３４０、３４５は、センサデータに対する前提条件の調整または処理のために、組み込まれた処理能力をもたらすことができる。インターポーザ３２５は、第１の面のバンプ３２０から第２の面のバンプ３３５への電気的相互接続３３０をもたらし、それによって、特定のトランスデューサセル３１５を集積回路３４０、３４５に電気的に結合する。トランスデューサセル３１５は、特定のセル３１５が特定のデータまたはトランスデューサセル３１５の冗長性をもたらすように、集積回路３４０、３４５へ選択的に結合することができる。一実施例では、パッド３７０は、入出力接続用の電気的コネクタ３５０に利用することができる。図示されていないが、パッドは、バンプ３２０、３３５のいくつかまたはすべてに使用することもできる。
【００２８】
再び図１および図３を参照すると、相互接続構造１０７、３３０は、ＡＳＩＣ１０６、３４０の間の信号を送受するように結合され、ＡＳＩＣ１０６、３４０のそれぞれが、１つまたは複数のトランスデューサのサブアレイ１０４、３０５、および例えばシステムコンソール１２０内の、Ｉ／Ｏコネクタ３５０によって結合される処理回路である回路に関連付けられる。図３〜図７の実施形態によれば、組立体３００は多くのＡＳＩＣ１０６、３４０を含み、それらのそれぞれが、多くのトランスデューサセル１０３、３１５を有する１つまたは複数の対応するサブアレイ１０４、３０５に接続される。
【００２９】
この実施例では、インターポーザ３２５から、コンピューティングリソース、記憶装置、ネットワークおよび／またはディスプレイ／プリント機構などの他のリソースにデータおよび／または処理データを供給することができる外部入出力（Ｉ／Ｏ）への電気的結合をもたらすボールグリッドアレイ（ＢＧＡ）のボールなど追加の電気的コネクタ３５０がある。
【００３０】
一実施形態では、フリップチップボンディングが用いられ、組立体の要素の設計および製造においてモジュール方式が可能になる。そのような設計は、ＡＳＩＣ設計のリスクをパッケージリスクから切り離し、大きなモジュール式アレイを生み出すために用いることができる。モジュール式センサ組立体は、一連のセンサ／ＡＳＩＣモジュールから成る。モジュールのそれぞれが、裏面がＡＳＩＣ用の中間基板として働き前面がセンサアレイとして働くインターポーザから成る。
【００３１】
小さい方のセンサアレイ自体が改善された歩留まりを有するので、センサアレイが多くなると、組立体の歩留まりが改善する。しかし、センサアレイが多くなると、センサアレイ自体の間の間隙によってセンサアレイの有効範囲がいくぶん減少する。これらの間隙は、インターポーザおよび対向したダイの配置に対する許容範囲を注意深く設計することによって緩和される。
【００３２】
センサおよびＡＳＩＣのアレイは、適切な取付けプロセスを用いてインターポーザに結合される。一実施例では、これらのダイは、共晶はんだまたは高鉛はんだのいずれかを用いてバンピングされるが、この技術に限定されない。異方性導電膜（ＡＣＦ）取付け、熱圧着、または原子ウェーハ接合などの他の技術も同様に用いることができる。
【００３３】
インターポーザ３２５は、標準的な有機インターポーザ、あるいは内蔵スチフナを含むもの、またはセラミックもしくはガラスの基板から成るもののいずれかであり得る。インターポーザ内の信号ルーティングは、次の２つの目的に役立つ。第１に、これによって、２つのアレイ間のピッチの不整合を吸収するために、制御ＡＳＩＣとセンサアレイとの間でセンサ信号接続が再分配される。第２に、インターポーザ３２５はＡＳＩＣから外界へ諸信号をルーティングするのに用いられ、これらには電力およびアース、デジタルＩ／Ｏおよびアナログ信号の接続が含まれる。
【００３４】
外部通信は、モジュールの裏面上の接続を用いてもたらされる。一般に、これらはＢＧＡ相互接続技術を用いてもたらすことができるが、熱圧着または異方性導電膜（ＡＣＦ）など他の相互接続技術を用いてよい。
【００３５】
一実施例では、モジュール境界にわたってセンサアレイの平面均一性をもたらすために、モジュール自体が剛体の基板に結合される。この基板は、基板上に直接パターニングされた信号線のルーティングを有するガラスまたはセラミックの基板から成り得る。この基板は、剛性を改善するためのスチフナを有するＦＲ４などの適切なボード製作材料も含むことができる。
【００３６】
基板としてのマザーボードは、電力およびアース、デジタルＩ／Ｏおよびモジュール間のアナログ信号などの信号のバス伝送をもたらす。マザーボードは、基板パネルの端にある適切なコネクタを介して、これらの信号の外界への通信をも可能にする。
【００３７】
図４を参照すると、大面積アレイのモジュール式センサアレイの工程処理の簡易流れ図が示されている。インターポーザ、ＡＳＩＣなどの集積回路、およびセンサアレイを含むシステムのいくつかの要素がある。一実施形態によれば、４１０で、センサアレイがインターポーザの片側面にフリップチップボンディングされる。次いで、４２０で、ＡＳＩＣがインターポーザの反対面にフリップチップボンディングされてトランスデューサ組立体を形成する。４３０で、インターポーザが、ＡＳＩＣとセンサアレイとの間に電気的相互接続をもたらす。次いで、トランスデューサ組立体が、インターポーザから基板へ延びる追加の電気的相互接続を伴って基板に実装される。基板が、入出力接続とともに、制御回路、記憶装置および撮像回路などの様々な外部リソースへのアクセスを含むので、インターポーザによって、センサアレイおよびＡＳＩＣから基板および外部リソースへの通信が可能になる。
【００３８】
図５は、高密度バンプ５３５によってインターポーザ５３０にフリップチップボンディングされた複数のセンサアレイ５１０、５１５、５２０、５２５を示すトランスデューサ組立体５００のさらなる実施形態を示す。この実施例のセンサ５１０、５１５、５２０、５２５は、トランスデューサアレイであり、小間隙がセンサを分離することによって、プローブ内などの用途向けに小さなフォームファクタで大きなアレイサイズを作り出している。インターポーザ５３０は、高密度バンプ５６５を介して、様々な数の集積回路５４０、５４５、５５０、５５５に電気的な結合または相互接続５６０をもたらす。インターポーザ５３０の電気的接続は、センサから集積回路への複数の接続、ならびに個別センサ間および諸センサ間を結合する相互接続をもたらす。相互接続は、ＡＳＩＣの信号の結合ならびにＡＳＩＣ間の結合を含む。さらに、相互接続は、センサおよび／またはそのような構成要素間のＡＳＩＣからの複数の信号の結合も含むことができる。これは、外部の電気的結合も含む。外部リソースへの接続は、ＢＧＡなどの電気的接続５７０によってもたらされる。このように、複数のセンサ５１０、５１５、５２０、５２５のトランスデューサ組立体はモジュール式構成要素で製作することができ、その後、モジュール式構成要素を他のトランスデューサ組立体と結合し、非常に大規模なアレイを形成することができる。
【００３９】
図６を参照すると、一実施例による大規模トランスデューサアレイ６００が示されている。トランスデューサアレイ６００は、乳房造影法向け圧縮プレートなどの様々な用途向けの大きなトランスデューサアレイに一体化された複数のタイリング可能なモジュール６１０から成る。この実施例における開口６２０は、全体画像を構築するための信号画像を抽出するためにトランスデューサアレイ６００をスキャンする。アレイおよび開口のサイズは、設計基準に従って設計することができる。さらなる実施例では、個々の撮像用途による開口とともにラスタースキャンを利用することにより、より大きなトランスデューサアレイを複数の用途で採用することができる。
【００４０】
一実施例では、各圧縮プレートがモザイク環状アレイ（ＭＡＡ）を実現し、環状の開口がラスタースキャンして対応する画像を構築する。例えば、うまくいく実施例の開口は、１８５μｍのｃＭＵＴトランスデューサ素子を有する６４のリングを含む。アレイは、Ｂ−Ｍｏｄｅまたは透過撮像向けに用いられる。各プレートは、２．５ｃｍ×２．５ｃｍのタイリング可能なモジュールのアレイから構築されて、２５ｃｍ（Ｘ）×２０ｃｍ（Ｙ）の合計アレイサイズを形成する。より大きなアレイにより、ラスタースキャン用のより大きな開口も可能になる。
【００４１】
さらなる実施例では、タイリング可能なモジュールは、撮像用途に適合され得るパターンまたは形状に配置される。例えば、タイリング可能なモジュールは、６角形配置または８角形配置など幾何学的に配置することができる。
【００４２】
図７ａおよび図７ｂは、小さなフォームファクタでインターポーザ７１０に結合されるセンサを形成する複数のトランスデューサアレイ７０５を含むタイリング可能なモジュール７００向けのタイリング可能なモジュール構成の一実施例を示す。インターポーザ７１０の反対面に結合された集積回路７１５がある。図３および図５に示されたものなどのＢＧＡボールは、タイリング可能なモジュールを外部インターフェイスに結合するのに使用される。インターポーザ７１０を間に挟んで複数のトランスデューサ組立体７０５および複数の集積回路７１５があり、トランスデューサ組立体７０５と集積回路７１５との間に電気的結合がもたらされる。
【００４３】
一実施形態では、タイリング可能なモジュールはＨｙｐｅｒＢＧＡのラミネート基板であり、トランスデューサ組立体７０５の数が集積回路７１５の数を上回る。一実施例によれば、タイリング可能なモジュールは６４個のトランスデューサを有する８×８個のデバイスであり、各トランスデューサが１６×１６個のトランスデューサセルを有する。４つのＡＳＩＣがあって、約２．５ｃｍ×２．５ｃｍのサイズを有する再構成可能なアレイが可能になる。
【００４４】
図８を参照すると、さらなるトランスデューサ組立体が示されている。この実施例では、ともに結合されて基板８６０に結合された複数のタイリング可能なモジュール８０５、８１０がある。タイリング可能なモジュール８０５、８１０は、間隙を縮小するためにモジュール間の最小限の間隔で基板８６０に実装される。一実施例では、基板はＦＲ４またはガラスなどの剛体の基板であり、信号を伝導することができる。別の実施形態では、基板はマザーボードである。基板８６０の裏面には、コントローラの電子部品８６５を介してトランスデューサアレイを制御するための電子部品が含まれ、これは、構成データの局所的記憶装置８７０および撮像電子部品８７５を介した受信チャネルのバッファリングのような態様に適合する。一実施例における外部リソースへの電気的接続は、直接的な、または基板８６０上のコネクタを介した、基板８６０からのケーブルまたはジャンパである。
【００４５】
タイリング可能なモジュール８０５、８１０は、それぞれが複数のトランスデューサセル８２０を含んでいる複数のトランスデューサアレイ８１５を含む。個々のトランスデューサアレイ８１５は、フリップチップボール８２５がトランスデューサアレイ８１５とインターポーザ８４０との間を結合するのを可能にするのに十分な、トランスデューサ組立体の最小限寸法の間隙８３０によって分離される。小さなフォームファクタを維持し、かつ機能を維持するために、隣接したタイリング可能なモジュール８０５と８１０との間にも最小限の間隙８３５がある。集積回路８５０は、トランスデューサアレイ８１５と反対側の面のインターポーザ８４０に結合される。再構成可能なアレイチップなどの集積回路は、フリップチップボール接合８４５によってインターポーザに結合される。トランスデューサアレイのフリップチップボール接合は、集積回路のフリップチップボール接合と同一でも異なってもよい。
【００４６】
インターポーザを基板８６０に結合し、それによって、タイリング可能なモジュール８０５、８１０と、基板８６０に搭載された利用可能な様々な電子部品および／またはＩ／Ｏ接続８８０を介して利用可能な様々な電子部品との間に電気的結合をもたらすように設計されたＢＧＡボール８５５がある。組込み電子部品により、図１の電子部品のいくつかの集積化が可能になり、より頑健なプローブユニットをもたらす。
【００４７】
図９を参照すると、他の図に示されたものなどのタイリング可能なモジュール９０５、９１０は、ＢＧＡ接続９３５によってマザーボード９２５に電気的に接続される。この実施例では、マザーボード９２５は、外部リソースへのインターフェイスをもたらすケーブル接続９２０に対してインターフェイスをもたらすコネクタ９１５に結合される。そのような構成により、タイリング可能なモジュールおよびそのセンサ／ＡＳＩＣが、外部リソースと連絡することが可能になる。
【００４８】
図１０は、すべての組立体が密封されるように、マザーボード１０２５およびタイリング可能なモジュールがコネクタ１０３０への結合を伴って囲壁１０２０内に存在する、さらなる実施形態を示す。タイリング可能なモジュールを形成するセンサ、ＡＳＩＣおよびインターポーザは、本明細書で詳述されたモジュールのうち任意のものであり得る。ケーブル１０３５は、密封されたユニット全体がモジュール式で可搬となるように、コネクタ１０４０に接続可能である。
【００４９】
図１１ａおよび図１１ｂは、一実施形態によるダイ間およびモジュール間の数マイクロメートル（μｍ）の間隔を示す。図１１ａの実施例における間隙寸法は、ｃＭＵＴピッチ１１０５が約１８５マイクロメートルであり、チップ縁部間の配置１１２０が約１００マイクロメートルであり、ダイシング／チッピングの許容差１１１５が約５０マイクロメートルであり、ｃＭＵＴ中心からｃＭＵＴ縁部１１１０は約９２．５マイクロメートルであり、また、ｃＭＵＴ中心からｃＭＵＴ中心は、他の寸法の合計であって約３８５マイクロメートルであることを示す。
【００５０】
図１１ｂを参照すると、モジュール縁部間の配置１１３０が約１００マイクロメートルであり、チップ縁部と基板縁部との間の配置１１３５が約０マイクロメートルであり、ダイシング／チッピングの許容差１１１５が約５０マイクロメートルであり、ｃＭＵＴ中心とｃＭＵＴ縁部との間１１１０が約９２．５マイクロメートルであり、ｃＭＵＴ中心とｃＭＵＴ中心との間が約３８５マイクロメートルである。
【００５１】
図１２を参照すると、概念設計を証明するＳＥＭ像が示されている。図示のように、センサデバイス１２１０は内部面のない（ＮＩＰ）有機インターポーザ１２４０の頂部上にフリップチップ接続され、集積回路デバイス１２５０はインターポーザ１２４０の裏面上にフリップチップ接続されている。一実施形態では、有機インターポーザ１２４０は、テフロン（登録商標）の商標でも知られているポリテトラフルオロエチレン（ＰＴＦＥ）を含む。ＰＴＦＥチップ担体すなわちインターポーザ１２４０は、良好な導電特性を有する機械的に高信頼性の有機材料である。一実施例では、有機インターポーザは、平面度および熱膨張率（ＣＴＥ）を制御するために銅−インバー−銅（ＣＩＣ）の芯で強化されたポリテトラフルオロエチレン（ＰＴＦＥ）から成る。センサデバイス１２１０は、インターポーザ１２４０にフリップチップ接続され、アンダーフィルを用いない。
【００５２】
一実施形態では、センサデバイス１２１０は、ボール１２８５によって有機インターポーザ１２４０に電気的に結合された柱１２８５を有する溝付きセンサである。溝付きセンサデバイス１２１０の設計により、機能強化された機械的安定性がもたらされる。一実施例では、センサデバイスは、ＰＴＦＥチップ担体にフリップチップ接続される溝付きｃＭＵＴである。
【００５３】
一実施形態によれば、複数のセンサに適合するために、隣接したセンサ１２１０間に最小限の間隙１２２０がある。この実施例では１８５マイクロメートルであるセンサの電気的相互接続のピッチ１２３０があり、集積回路１２５０の電気的相互接続のピッチ１２６０は１５０マイクロメートルである。はんだボール１２７０も裏面に示されている。この図では、裏面のＡＳＩＣ１２５０のダイが薄くなっていないが、設計の一実施形態では、このダイは、Ｉ／Ｏコネクタ１２７０の基板（図示せず）への結合を可能にする厚さの２５０μｍになることに留意されたい。
【００５４】
一実施例のより具体的な詳細では、溝付きｃＭＵＴデバイスがラミネートインターポーザの頂面に取り付けられる。柱１２８０の上部は、厚さが約２２μｍしかないシリコンデバイスの作用面積に取り付けられる。２５０μｍの長さで８５μｍ角の柱を有する溝付きｃＭＵＴデバイスが、フリップチップ接続を用いて、テフロンベースの有機インターポーザに取り付けられる。ｃＭＵＴ柱は共晶Ｓｎ−Ｐｂはんだでバンピングされる。一実施例は、バンピングされた溝付きｃＭＵＴデバイスを含み、これではバンプ下メタラジ（ＵＢＭ）構造体が柱の上に堆積され、次いではんだでバンピングされる。この、バンピングされた溝付きデバイスは、次いでラミネートインターポーザの頂面にフリップチップはんだ接続される。これらの、バンピングされた溝付きデバイスがインターポーザに取り付けられるとき、ｃＭＵＴデバイスは平坦なままで、約１００μｍ離隔される。インターポーザの裏面では、１５０μｍのピッチを有するＡＳＩＣチップおよび４０００個を上回るＩ／Ｏが、フリップチップ接続されてアンダーフィルが生じる。また、ボールグリッドアレイ（ＢＧＡ）球体が裏面に取り付けられ、ＢＧＡボールはボードにモジュールを取り付けるのに使用される。
【００５５】
ウェーハマップ１３６０を得るために使用されるテストシステム１３００の一実施例が図１３に示されており、ｃＭＵＴウェーハ１３０２が、プローブステーション１３１０の一部分であるプローブカード１３０５に結合される。プローブステーション１３１０は、様々なソースおよび測定デバイスに結合される。この実施例では、プローブステーション１３１０に結合された電圧バイアス１３２０および、プローブカード１３０５に結合されたＡＣカプラ１３２５がある。演算デバイス１３４０は、汎用インターフェイス（ＧＰＩ）を介するなどしてプローブステーション１３１０に通信結合される。コンピュータ１３４０も、ＧＰＩを介するなどしてインピーダンスアナライザ１３３０に通信結合される。インピーダンスアナライザ１３３０は、ＡＣカプラ１３２５にも結合される。コンピュータ１３４０は、測定基準を含み得る情報を処理してウェーハマップ１３６０を得る。
【００５６】
別の実施例では、共通電極にアナログ波形を印加して、トランスデューサ組立体内の短絡および信号ＢＧＡ接続における開路を探すことにより、インターポーザを検査することができる。
【００５７】
大きなセンサアレイの処理を示す詳細な流れ図が図１４に示されている。この実施形態のモジュール組立体の主要素は、ｃＭＵＴ、ＡＳＩＣ、およびインターポーザを含む。これらの要素のそれぞれに、モジュール組立体への集積化に先立って着手され得る特定の処理ステップがある。さらに、この実施例における集積化の処理ステップも示されている。他の実施形態では、処理において、異なるステップおよび多少のステップがあり得ることが注目される。これらのステップが単なる一実施例であること、追加されるステップおよび省略されるステップがあり得ること、また、言及されなければ特定のシーケンスはないことを理解されたい。
【００５８】
ｃＭＵＴ処理に関して、１４０２では、ｃＭＵＴウェーハが用意され、重大な欠陥がないことを保証し、かつ良品の適切な母集団があることを保証するために検査される。１４０４で、本明細書に詳述された方法の任意のものによって、はんだバンプがｃＭＵＴウェーハに与えられる。バンプが適切に与えられかつ導電性であることを保証するために、任意選択のステップがバンプ付きダイを検査することになる。次いで、１４０８では、ウェーハがダイシングおよびウェーハのソート処理を受ける。一実施形態では、ワッフルパックが使用される。
【００５９】
ＡＳＩＣなどの集積回路処理については、ウェーハは、１４１０で一般的に検査され、次いで１４１２ではんだバンピングされる。はんだバンピングは、本明細書で詳述された形式の任意のものであり得る。１４１４では、ウェーハが、用途の基準に対して所望の厚さまで薄くされる。ウェーハは、処理がウェーハを損傷していないことを保証するために、任意選択で検査されてよい。次いで、１４１８では、ＩＣウェーハがダイシングおよびウェーハのソート処理を受ける。任意選択のワッフルパックをＩＣウェーハとともに利用することができる。
【００６０】
１４２０では、インターポーザが設計仕様によって製作され、そうでなければ用途の必要条件に対して調達される。いくつかの実施例では、インターポーザはより一般的であるが、他のものは特別の設計を必要とする。１４２２で、インターポーザの頂部パッドおよび底パッドに対してＥＮＩＧめっきがなされ得る。任意選択の電気的テストを行なってよい。１４２６で、インターポーザは、平面度測定などの特定の解析を受けてソーティングされる。１４２８でのさらなる解析は、インターポーザ寸法の測定およびソーティングを含む。
【００６１】
次いで、１４３０で、ｃＭＵＴ、ＡＳＩＣおよびインターポーザがモジュール組立体になる。１４５０で、モジュール組立体は、インターポーザの裏面にフラックスの分配を開始する。次いで、１４５２で、ボールグリッドアレイ（ＢＧＡ）のボールが裏面に配置される。１４５４で、バンプを有するＡＳＩＣが、インターポーザのＢＧＡボール上に整列して配置される。１４５６では、フラックスを除去するためにリフローが実行される。バンプを接合したＡＳＩＣに対して任意選択の電気的テストを実行することができる。１４５８では、構成要素を所定の位置に確実に保つために、インターポーザ裏面にアンダーフィルが与えられる。１４６０で、フラックスがインターポーザの頂面上に分配され、１４６４で、バンプを有するｃＭＵＴがインターポーザの頂面上に整列して配置される。１４６６で、フラックスを除去するためにリフローが実行される。電気的相互接続をチェックするために、任意選択の検査を実行することができる。この構成では、厚さがわずか５０μｍの非常に薄いデバイスが、活性のｃＭＵＴダイを構築するのに使用される。裏面は、９０μｍ×９０μｍ×２００μｍの寸法を有する柱を取り囲む周辺トレンチから成る。柱のチップには、直径７０μｍのバンプ下メタライゼーション（ＵＢＭ）パッドが低融点はんだバンプとともに堆積される。この脆弱なデバイスは、ＰＴＦＥインターポーザに準拠した性質、および低応力相互接続の設計をもたらす、はんだボール高さを伴う長い柱（２００μｍ）から成る相互接続の高い相殺効果により、アンダーフィルの必要性なしでインターポーザに取り付けることができる。
【００６２】
このインターポーザは、個々の隣接した集積回路間の通信ももたらすことができ、この通信は、システム全体の結合力のある動作をもたらす。
【００６３】
本モジュールの利点には、再加工の容易なモジュール式組立体、間隙の小さいほぼ完璧な分散型センサアレイ、およびアレイ全体にわたる均一な共面性が含まれる。このモジュール式構成により、モジュール式組立体、インターポーザ内のＡＳＩＣ間の接続、両面フリップチップパッケージング、ガラス上のモジュール実装、ｃＭＵＴセンサ、密集した寸法（Ｘ，Ｙ，Ｚ）を保証するための平坦な基板を有するタイリング可能なアレイ、タイリング／再加工が可能な小さなセンサ、および積重ね／小さなｃＭＵＴが可能になる（高歩留まりのために）。
【００６４】
要素への接続およびＩ／Ｏへの接続をもたらすのに同一の相互接続層が使用される。この実施例における複数のＡＳＩＣを有する単一モジュールでは、モジュール上の必要なＩ／Ｏ接続数を大幅に減少させるために、すべてが概して同一のＩ／Ｏ（アナログＩ／ＯおよびデジタルＩ／Ｏを含む）を共有する。一実施例では、相互接続層が、モジュール内のＡＳＩＣの間の接続をもたらす。
【００６５】
さらなる実施例では、ＡＳＩＣセルを、ダイの周辺のＩ／Ｏならびにダイの外部のＢＧＡボールの両方に適合するように、（アレイから異なるピッチで）より小さくする。一実施例では、諸信号は、インターポーザ内の必要なルーティングを低減するためにダイを介してルーティングされる。モジュールは、（インターポーザ上に配置する前にダイをソートすることによって）歩留まりを改善し、かつＣＴＥ不整合の影響を低減するために、複数のより小さなｃＭＵＴダイから成り得る。さらなる利点の１つに、すみ肉を除去してダイを接近して配置するのにｃＭＵＴ面上にアンダーフィルが用いられないことがある。
【００６６】
ＡＳＩＣのダイは、すみ肉を縮小し、それによってＡＳＩＣのまわりのキープアウト領域を縮小し、かつ単位セルのサイズを拡大するために、薄くすることができる。ＢＧＡボールが裏面をきれいにすることができるように、ダイは薄くされる。集積回路上に高融点のボールを使用することができ、それに続いてトランスデューサ組立体上に低融点のボールを使用する。はんだバンピングボールは、はんだジェット、電気めっき、蒸着、めっきしたプラスチック球体、はんだボール転写または他の適切なはんだ技術のうち任意の１つであり得る。
【００６７】
さらなる態様は、ダイの中に貫通シリコンビア（ＴＳＶ）を使用して集積回路面上に追加のダイを積み重ねるステップを含む。別の態様は、トランスデューサ組立体の応力を緩和するために、インターポーザとトランスデューサ組立体との間に追加のセラミックの層を与えるステップを含む。
【００６８】
一実施形態では、モジュール間の間隙は１００μｍ以下であり、ダイは基板と同じ高さにある。
【００６９】
別の態様には、ソケットまたははんだ付け可能なＢＧＡで接続することができるモジュールを有するものがある。一態様によれば、本システムは、モジュール設計および接続性によるフィールド交換可能ユニット（ＦＲＵ）である。組立ての方法の１つは、高歩留まりを得るために、大面積のアレイを有しておき、組立ての前に各モジュールを検査するステップを含む。この方法は、アンダーフィルがないことにより交換可能なトランスデューサ組立体を含み、ＡＳＩＣは、追加のリフローイングを可能にするために高融点のボールを有する。
【００７０】
一態様では、インターポーザを集積回路および／またはトランスデューサ組立体に取り付けるのに異方性導電膜（ＡＣＦ）が使用される。
【００７１】
例えば、インターポーザは、基板に結合されたＢＧＡを有するシリコンのインターポーザ基板であり得る。一実施例では、インターポーザは、ボード上にルーティングがあるガラスボードである。一実施例に、個々のタイリング可能なモジュールから成る大きなアレイ（２０ｃｍ×２５ｃｍ以上）がある。インターポーザおよびタイリングされたトランスデューサに関するさらなる詳細は、例えば、本明細書において参照によって組み込まれている、本願譲受人に譲渡された米国特許第７，３７５，４２０号に説明されている。
【００７２】
一実施形態では、超音波監視システムは、列と行とに配置され、第１の面に沿って第１の方向に沿った第１のピッチを有して形成されたトランスデューサセルのアレイを有するプローブユニットを有して形成される。回路セルのアレイを含む集積回路が、第１の面と平行な第２の面に沿って形成される。回路セルは、第１のピッチより小さな第２のピッチで第１の方向に沿って離隔される。第１のトランスデューサセルは、第１の回路セルとともに第１の回路セルへの接続を有して、これらの面のうちの１つに対して垂直な方向に沿って垂直に整列され、また、第２のトランスデューサセルは、第２の回路セルの上に重ならないように、第２の回路セルの位置に対して垂直の配向からオフセットされる。トランスデューサセルのアレイと回路セルのアレイとの間に、第１のトランスデューサセルの第１の回路セルへの接続を形成し、かつ第２のトランスデューサセルを第２の回路セルと接続するように構成された接続サブシステムが配置される。集積回路と処理回路との間に電気的接続をもたらすために、相互接続構造が配置される。
【００７３】
一実施形態では、トランスデューサ回路を有する超音波撮像システムを形成する１つの方法は、トランスデューサセルのアレイを、第１の面に沿って第１のピッチで第１の方向に沿って設けるステップと、回路セルのアレイおよび集積回路デバイスの縁部に沿って形成された複数のＩ／Ｏパッドを備える集積回路デバイスを設けるステップとを含む。回路セルは、第１のピッチより小さな第２のピッチで第１の方向に沿って形成され、第１のトランスデューサセルが、第１の面に垂直な方向に沿って第１の回路セルの上に、そこに接続するために重なり、第２のトランスデューサセルが、第２の回路セルの上に重ならないように、第１のトランスデューサセルおよび第１の回路セルの位置に対してオフセットされる。再分配システムは、第２のトランスデューサセルと第２の回路セルとの間の接続をルーティングするように構成される。コネクタのアレイを備える相互接続構造が設けられる。コネクタは、複数のトランスデューサモジュール内の集積回路構造体のＩ／Ｏパッドと超音波撮像システムの電子構成要素との間の接続をもたらす。
【００７４】
一態様は、集積回路がインターポーザとは異なるより小さいサイズなどであるモジュール、またはモジュール内に複数の集積回路を組み込むモジュールを開示する。
【００７５】
さらなる態様は、モジュール内のダイ間の相互接続、およびパッケージの全体的Ｉ／Ｏを低減するための、パッドからの信号のグループ化／バス化を開示する。
【００７６】
従来技術は、一般にモジュール構造ではなく、テフロン（登録商標）または他の剛体の有機基板で作製された相互接続構造体／インターポーザを開示しない。
【００７７】
本方法およびシステムは、インターポーザ内の信号をグループ化／バス化するのに既存の製造技術を利用する、ＢＧＡ結合を可能にするために集積回路がインターポーザより小さい、より低コストで製造可能なトランスデューサ組立体を提供する。この設計は、アンダーフィルのない、より小さなｃＭＵＴをさらに提供する。
【００７８】
さらなる一実施例は、圧縮プレート構成として使用することができる、共集積されたｃＭＵＴおよび制御電子回路を用いて開発された大面積の再構成可能な撮像アレイである。そのようなシステムは、密な組織に対する超音波特定性など、Ｘ線乳房造影法の置換および／またはそのような乳房造影法との併用で使用することができる。このデバイスは、ＸおよびＹの寸法で１８５μｍのピッチに離隔された１６，０００個を上回るトランスデューサ部分要素を有する２．５ｃｍの２Ｄのタイリング可能なモジュールである。実証として、ｃＭＵＴおよびマルチプレックス式電子回路を使用する複数行の１次元アレイを設計、製作した。タイリング可能なモジュールの一部分として、溝付きｃＭＵＴをラミネートインターポーザに取り付けた。このタイリング可能なモジュールの構成は、生産性、信頼性、音響の平面性、およびタイルとｃＭＵＴチップとの間隔の縮小を示した。
【００７９】
別の実施形態は、複数の用途および実施形態に使用することができる標準化されたパッケージのプラットフォームである。説明された実施例はｃＭＵＴセンサ向けであるが、ｃＭＵＴの代わりにＰＺＴ結晶を実装することができる。
【００８０】
多数のシステムの実施形態が示され説明されてきたが、本発明は、そのように限定されるものではない。本発明の趣旨および範囲から逸脱することなく、多数の修正、変更、置換および等価物が当業者には思い浮かぶであろう。
【符号の説明】
【００８１】
１００  超音波監視システム
１０１  トランスデューサ組立体
１０２  トランスデューサアレイ
１０３  トランスデューサセル
１０４  トランスデューササブアレイ
１０５  コネクタ
１０６  ＡＳＩＣ
１０７  相互接続構造
１１０  プローブユニット
１１９  プローブユニット回線コネクタ
１２０  コンソール
１２２  システムコントローラ
１２４  主ビームフォーマ
１２６  画像プロセッサ
１２７  スキャンコンバータ
１２９  コンソール回線コネクタ
１３０  マルチチャネルケーブル
１４０  ディスプレイ
１４１  対象物
１４２  超音波ライン
１４４  反射器
１４６  調査の領域
２１０  モジュール
３００  トランスデューサ組立体
３０５  センサ
３１０  センサ
３１５  トランスデューサセル
３２０  高密度バンプ
３２５  インターポーザ
３３０  電気的相互接続
３３５  高密度バンプ
３４０  ＩＣ
３４５  ＩＣ
３５０  Ｉ／Ｏ接続
３６０  間隙
４００  流れ図
４１０  流れ図
４２０  流れ図
４３０  流れ図
４４０  流れ図
５００  トランスデューサ組立体
５１０  センサ
５１５  センサ
５２０  センサ
５２５  センサ
５３０  インターポーザ
５３５  バンプ
５４０  チップ
５４５  チップ
５５０  チップ
５５５  チップ
５６５  バンプ
５７０  ＢＧＡ
６００  トランスデューサ組立体
６１０  タイリング可能なモジュール
６２０  開口
７００  タイリング可能なモジュール
７０５  集積化デバイス
７１０  インターポーザ
７１５  ＩＣ
８０５  タイリング可能なモジュール
８１０  タイリング可能なモジュール
８１５  トランスデューサアレイ
８２０  トランスデューサセル
８２５  フリップチップボール
８３０  トランスデューサ組立体の間隙
８３５  モジュールの間隙
８４０  インターポーザ
８４５  フリップチップボール
８５０  ＩＣ
８５５  ＢＧＡ
８６０  基板
８６５  制御
８７０  記憶装置
８７５  撮像
８８０  Ｉ／Ｏ
９０５  タイリング可能なモジュール
９１０  タイリング可能なモジュール
９１５  コネクタ
９２０  ケーブル
９２５  マザーボード
９３５  ＢＧＡ
１０２０  囲壁
１０２５  マザーボード
１０３５  ケーブル
１０４０  コネクタ
１１０５  ｃＭＵＴのピッチ
１１１０  ｃＭＵＴの中心からｃＭＵＴの縁部
１１１５  ダイシング／チッピングの許容差
１１２０  チップ縁部からチップ縁部への配置
１１３０  モジュールからモジュール縁部への配置
１１３５  チップ縁部から基板への配置
１２１０  溝付きｃＭＵＴ
１２２０  間隙
１２３０  間隙
１２４０  インターポーザ
１２５０  ＡＳＩＣ
１２６０  間隙
１２７０  ＢＧＡボール
１３００  テストシステム
１３０２  ｃＭＵＴウェーハ
１３０５  プローブカード
１３１０  プローブステーション
１３２０  電圧バイアス
１３２５  ＡＣカプラ
１３３０  インピーダンスアナライザ
１３３５  ＧＰＩＢ
１３４０  ＰＣ
１３４５  ＧＰＩＢ
１３６０  ウェーハマップ
【図１】
2011078755.tif 000003
【図２】
2011078755.tif 000004
【図３】
2011078755.tif 000005
【図４】
2011078755.tif 000006
【図５】
2011078755.tif 000007
【図６】
2011078755.tif 000008
【図７】
2011078755.tif 000009
【図８】
2011078755.tif 000010
【図９】
2011078755.tif 000011
【図１０】
2011078755.tif 000012
【図１１】
2011078755.tif 000013
【図１２】
2011078755.tif 000014
【図１３】
2011078755.tif 000015
【図１４】
2011078755.tif 000016