(57)【要約】【課題】インダクタ部分の小型化を図ることで、体積的な課題とコスト的な課題を同時に解消することができる電力変換装置を提供する。【解決手段】直流電源回路２と、この直流電源回路の前記正極側ライン及び前記負極側ライン間に接続され、直流電力を交流電力に変換する変換機能及び交流電力を直流電力に変換する変換機能の少なくとも一方を有する電力変換回路３とを備え、電力変換回路３は、交流相数分のスイッチング素子に、逆並列にダイオードを、並列に共振用コンデンサをそれぞれ接続したアームを前記正極側ライン及び前記負極側ラインに直列に接続したスイッチングアームＳＡ１〜ＳＡ３を、前記交流相数分並列に接続した構成を有し、前記直流電源回路の中間電位点にインダクタＬ１の一端を接続し、他端を前記各スイッチングアームの前記アーム間の交流接続点に個別に双方向にスイッチング可能な双方向スイッチング素子ＳＷｕ〜ＳＷｗを介して接続した。【選択図】図１
2011078204.tif 000002
【特許請求の範囲】
【請求項１】
正極側ライン及び負極側ライン間に直列に接続された直流電源回路と、
前記正極側ライン及び前記負極側ライン間に接続され、直流電力を交流電力に変換するＤＣ−ＡＣ変換機能及び交流電力を直流電力に変換するＡＣ−ＤＣ変換機能の少なくとも一方を有する電力変換回路とを備えた電力変換装置であって、
前記電力変換回路は、交流相数分のスイッチング素子と、各スイッチング素子と逆並列に接続されたダイオードと、該ダイオードと並列に接続された共振用コンデンサとを有するアームを前記正極側ライン及び前記負極側ラインに直列に接続したスイッチングアームを、前記交流相数分並列に接続した構成を有し、
前記直流電源回路の中間電位点にインダクタの一端を接続するとともに、他端を前記各スイッチングアームの前記アーム間の交流接続点に個別に双方向にスイッチング可能な双方向スイッチング素子を介して接続した
こと特徴とする電力変換装置。
【請求項２】
前記電力変換回路の前記各スイッチングアームを構成する各スイッチング素子を駆動制御する電力変換制御部を備え、該電力変換制御部は、少なくとも１つのスイッチングアームを構成するスイッチング素子にスイッチング指令を出力し終わった後に、所定期間他の相のスイッチング素子に対するスイッチング動作を禁止するスイッチング禁止手段を有することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
直流電源回路と、直流を交流に変換する機能及び交流を直流に変換する機能の少なくとも一方を有する電力変換回路とを備え、
前記電力変換回路は、交流相数分のスイッチング素子と、各スイッチング素子と逆並列に接続されたダイオードと、該ダイオードと並列に接続された共振用コンデンサとを有するアームを前記正極側ライン及び前記負極側ラインに直列に接続したスイッチングアームを、前記交流相数分並列に接続した構成を有し、
前記直流電源回路の中間電位点にインダクタの一端を接続し、該インダクタの他端を前記各スイッチングアームの前記アーム間の交流出力点に個別に双方向にスイッチング可能な双方向スイッチング素子を介して接続した構成を有する電力変換装置の制御方法であって、
電力変換制御部から前記少なくとも１つのスイッチングアームを構成するスイッチング素子にスイッチング指令を出力し終わった後に、所定期間他の相のスイッチング素子に対するスイッチング動作を禁止することを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源回路と、直流を交流に変換する機能及び交流を直流に変換する機能の少なくとも一方を有する電力変換回路とを備えた電力変換装置及びその制御方法に関する。
【背景技術】
【０００２】
この種の電力変換装置としては、例えば、スナバコンデンサを並列に接続したスイッチング素子を直列接続し、スイッチング素子の接続中点から交流出力端子が引き出されている主回路と、直流電源側にはコンデンサを直列接続した平滑コンデンサと、この平滑コンデンサ直列接続の接続点と前記主回路の前記スイッチング素子の接続中点の間に双方向に電流を流せるように接続した逆導通スイッチング素子の直列回路とリアクトルとが直列接続されている補助共振回路からなる共振型電力変換装置おいて、スイッチング素子がオフするときに前記スイッチング素子に流れる電流が一定値になるように共振回路の動作時間を負荷の電流値に応じて変化させる共振型電力変換装置の制御方法が知られている（例えば、特許文献１参照）。
【０００３】
同様に、直流電源に、共振コンデンサが並列接続された第１スイッチ手段と、共振コンデンサが並列接続された第２スイッチ手段とが直列接続された複数のスイッチング回路と、第１スイッチ手段及び第２スイッチ手段の接続点と、直流電源の直流電圧の中性点との間に補助共振転流回路とが接続され、ＰＷＭ信号に基づいて複数のスイッチング回路と補助共振転流回路のスイッチングとが制御される。第１及び第２スイッチ手段に係るゼロ電圧スイッチングを行う駆動回路は、負荷電流の極性に応じて、主スイッチの両端電圧に基づいて検出したゼロ電圧タイミングから所定時間遅延させた時点をスイッチタイミングとする補助共振ＰＷＭ電力変換装置が知られている（例えば、特許文献２参照）。
【０００４】
これらの従来例のハードウェアを図で表すと、図７に示すようになる。すなわち、２つのバッテリなどの直流電源Ｂ１，Ｂ２を直列に接続した直流電源回路１００と、この直流電源回路１００のバッテリＢ１の正極側から正極側ラインＬｐが導出され、バッテリＢ２の負極側から負極側ラインＬｎが導出されている。
正極側ラインＬｐ及び負極側ラインＬｎ間には、３つのスイッチングアームＳＡ３１〜ＳＡ３３が並列に接続された構成を有するインバータ１０１が接続されている。
【０００５】
ここで、スイッチングアームＳＡ３１は、正極側ラインＬｐ及び負極側ラインＬｎ間に直列に接続されたスイッチング素子Ｑ３１ａ及びＱ３１ｂを有し、スイッチング素子Ｑ３１ａ及びＱ３１ｂの接続点が交流出力点Ｐｏｕとされている。同様に、スイッチングアームＳＡ３２は、正極側ラインＬｐ及び負極側ラインＬｎ間に直列に接続されたスイッチング素子Ｑ３２ａ及びＱ３２ｂを有し、スイッチング素子Ｑ３２ａ及びＱ３２ｂの接続点が交流出力点Ｐｏｖとされている。さらに、スイッチングアームＳＡ３３は、正極側ラインＬｐ及び負極側ラインＬｎ間に直列に接続されたスイッチング素子Ｑ３３ａ及びＱ３３ｂを有し、スイッチング素子Ｑ３３ａ及びＱ３３ｂの接続点が交流出力点Ｐｏｗとされている。そして、交流出力点Ｐｏｕ〜Ｐｏｗに交流電動機１０２が接続されている。
【０００６】
また、各スイッチング素子Ｑ３１ａ〜Ｑ３３ｂのそれぞれには逆並列にダイオードＤ３１ａ〜Ｄ３３ｂが接続され、これらダイオードＤ３１ａ〜Ｄ３３ｂと並列に共振用コンデンサＣ３１ａ〜Ｃ３３ｂが接続されている。
また、直流電源１００のバッテリＢ１及びＢ２の接続点である中間電位点と各スイッチングアームＳＡ３１〜ＳＡ３３の交流出力点Ｐｏｕ〜Ｐｏｗとの間に共振用インダクタＬ３４ａ〜Ｌ３４ｃと補助スイッチとする双方向スイッチ回路ＳＷａ〜ＳＷｃとの直列回路が個別に接続されている。
【０００７】
そして、インバータ１０１の各スイッチング素子Ｑ３１ａ〜Ｑ３３ｂの双方向スイッチ回路ＳＷａ〜ＳＷｂのスイッチングが制御装置１０３によって制御される。
この制御装置１０３では、各スイッチングアームＳＡ３１〜ＳＡ３３をゲート駆動信号で駆動するが、上アームとなるスイッチング素子Ｑ３１ａ〜Ｑ３３ａのオン状態から下アームとなるスイッチング素子Ｑ３１ｂ〜Ｑ３３ｂのオン状態に、又はその逆に転流させる場合に、主スイッチング素子Ｑ３１ａ〜Ｑ３３ｂの動作前に補助スイッチＳＷａ〜ＳＷｃをオンさせる。
【０００８】
この結果、共振用コンデンサＣ３１ａ〜Ｃ３３ｂと共振用インダクタＬ３４ａ〜Ｌ３４ｃとの間に共振現象が発生するため、主スイッチング素子Ｑ３１ａ〜Ｑ３３ｂに印加している電圧がゼロとなる期間が発生する。このことによって、ゼロ電圧スイッチングを実現でき、原理的には各スイッチング素子Ｑ３１ａ〜Ｑ３３ｂのスイッチング損失を略ゼロとすることが可能となる特徴を有する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３３１３５３８号公報
【特許文献２】特開２００５−１３０６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図７に示す従来例にあっては、ゼロ電圧スイッチが可能となり、低損失を実現できるメリットを有する一方、ハードスイッチング動作となるが、通常の図８に示す例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成される６つのスイッチング素子Ｑ３１ａ〜Ｑ３３ｂと、これらスイッチング素子Ｑ３１ａ〜Ｑ３３ｂと逆並列に接続されたダイオードＤ３１ａ〜Ｄ３３ｂとで構成されるインバータに比較して部品点数が多くなる。特に、共振用インダクタＬ３４ａ〜Ｌ３４ｃは、数μＨ〜数十μＨオーダで、且つ流れる電流のピーク値は、負荷側に流れるピーク電流値よりも大きくなるため、物理的に体積が大きくなり、またコスト的にも高くなるという未解決の課題を有する。
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、インダクタ部分の小型化を図ることで、体積的な課題とコスト的な課題を同時に解消することができる電力変換装置及びその制御方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一の形態に係る電力変換装置は、正極側ライン及び負極側ライン間に直列に接続された直流電源回路と、前記正極側ライン及び前記負極側ライン間に接続され、直流電力を交流電力に変換するＤＣ−ＡＣ変換機能及び交流電力を直流電力に変換するＡＣ−ＤＣ変換機能の少なくとも一方を有する電力変換回路とを備えた電力変換装置であって、前記電力変換回路は、交流相数分のスイッチング素子と、各スイッチング素子と逆並列に接続されたダイオードと、該ダイオードと並列に接続された共振用コンデンサとを有するアームを前記正極側ライン及び前記負極側ラインに直列に接続したスイッチングアームを、前記交流相数分並列に接続した構成を有し、前記直流電源回路の中間電位点にインダクタの一端を接続するとともに、他端を前記各スイッチングアームの前記アーム間の交流出力点に個別に双方向にスイッチング可能な双方向スイッチング素子を介して接続したこと特徴としている。
【００１２】
また、本発明の他の形態に係る電力変換装置は、前記電力変換回路の前記各スイッチングアームを構成する各スイッチング素子を駆動制御する電力変換制御部を備え、該電力変換制御部は、少なくとも１つのスイッチングアームを構成するスイッチング素子にスイッチング指令を出力し終わった後に、所定期間他の相のスイッチング素子に対するスイッチング動作を禁止するスイッチング禁止手段を有することを特徴としている。
【００１３】
さらに、本発明の他の形態に係る電力変換装置の制御方法は、直流電源回路と、直流を交流に変換する機能及び交流を直流に変換する機能の少なくとも一方を有する電力変換回路とを備え、前記電力変換回路は、交流相数分のスイッチング素子と、各スイッチング素子と逆並列に接続されたダイオードと、該ダイオードと並列に接続された共振用コンデンサとを有するアームを前記正極側ライン及び前記負極側ラインに直列に接続したスイッチングアームを、前記交流相数分並列に接続した構成を有し、前記直流電源回路の中間電位点にインダクタの一端を接続し、該インダクタの他端を前記各スイッチングアームの前記アーム間の交流出力点に個別に双方向にスイッチング可能な双方向スイッチング素子を介して接続した構成を有する電力変換装置の制御方法であって、電力変換制御部から前記少なくとも１つのスイッチングアームを構成するスイッチング素子にスイッチング指令を出力し終わった後に、所定期間他の相のスイッチング素子に対するスイッチング動作を禁止することを特徴としている。
【発明の効果】
【００１４】
本発明によれば、スイッチング素子とこのスイッチング素子と逆並列に接続したダイオードと並列接続した共振用コンデンサとを有するアームを正極側ライン及び負極側ラインに直列に接続したスイッチングアームを交流相数分並列接続した主スイッチとなる電力変換回路と、直流電源回路の中間電位点に一端を接続した１つの共振用インダクタの他端に、電力変換回路の交流相数分の交流出力点に一端を接続した交流相数分の双方向スイッチング素子の他端を接続した補助共振回路とを設ける構成としたので、補助共振回路を構成する共振用インダクタが１つで済みことから電力変換装置の小型化、低コスト化が可能となるという効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態を示す電力変換装置のブロック図である。
【図２】第１の実施形態に適用し得る双方向性スイッチ回路の構成を示す回路図である。
【図３】第１の実施形態に適用し得る制御装置の具体的構成を示す回路図である。
【図４】図３の回路図の各部の信号を示すタイムチャートである。
【図５】本発明の第２の実施形態における回路図である。
【図６】制御装置で実行する転流制御処理手順の一例を示すフローチャートである。
【図７】従来例を示す回路図である。
【図８】通常の電力変換装置を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施形態の電力変換装置を示すブロック図であり、図中、１は交流負荷を駆動する電力変換装置である。この電力変換装置１は、例えば等しいバッテリ電圧Ｖｂを有するバッテリＢ１及びＢ２を直列に接続した直流電源回路２と、この直流電源回路２から導出される正極側ラインＬｐ及び負極側ラインＬｎ間に接続された補助共振転流ポール形インバータで構成される主スイッチとしてのＤＣ−ＡＣ電力変換回路３とを備えている。
【００１７】
ＤＣ−ＡＣ電力変換回路３は、正極側ラインＬｐ及び負極側ラインＬｎ間に並列に接続された交流相数に応じた３つのスイッチングアームＳＡ１１〜ＳＡ１３を有する。これらスイッチングアームＳＡ１１〜１３のそれぞれは、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成されるスイッチング素子Ｑｉａ（ｉは１１〜１３）と、各スイッチング素子Ｑｉａに逆並列に接続されたダイオードＤｉａと、これらダイオードＤｉａと並列に接続された共振用コンデンサＣｉａを有する上アームと、同様に、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成されるスイッチング素子Ｑｉｂと、各スイッチング素子Ｑｉｂに逆並列に接続されたダイオードＤｉｂと、これらダイオードＤｉｂと並列に接続された共振用コンデンサＣｉｂを有する下アームとが直列に接続された構成を有する。
【００１８】
そして、各スイッチング素子Ｑｉａ及びＱｉｂの接続点が交流接続点としての交流出力点Ｐｏｕ，Ｐｏｖ及びＰｏｗとされて負荷としての交流電動機４に接続されている。ここで、交流電動機４としては、例えば電気自動車の車輪駆動用として適用する場合には、回転軸に必要に応じて減速機構を介してディファレンシャルギヤに接続すればよく、その他任意の回転駆動機構の回転駆動源として適用することができる。
【００１９】
一方、直流電源回路２のバッテリＢ１及びＢ２間の中間電位点に１つのインダクタＬ１の一端が接続されている。また、ＤＣ−ＡＣ電力変換回路３の交流出力点Ｐｏｕ、Ｐｏｖ及びＰｏｗには、双方向性スイッチ回路ＳＷｕ、ＳＷｖ及びＳＷｗの一端が接続されている。
そして、双方向性スイッチ回路ＳＷｕ、ＳＷｖ及びＳＷｗの他端が互いに接続されてインダクタＬ１の他端に接続されている。これらインダクタＬ１及び双方向性スイッチ回路ＳＷｕ〜ＳＷｗとで補助共振回路が構成されている。
【００２０】
ここで、双方向性のスイッチ回路ＳＷｕ〜ＳＷｗとしては、図２（ａ）に示すように、逆耐圧を有さないＩＧＢＴａ及びＩＧＢＴｂを逆向きに直列に接続し、各ＩＧＢＴａ及びＩＧＢＴｂにそれぞれ逆並列にダイオードＤａ及びＤｂを接続した構成を適用するか、図２（ｂ）に示すように、逆耐圧を有するＩＧＢＴｃ及びＩＧＢＴｄを逆並列に接続した構成を適用するか、を適用することが好ましい。
【００２１】
そして、ＡＣ−ＤＣ変換回路３の各スイッチング素子Ｑ１１ａ〜Ｑ１３ａ及びＱ１１ｂ〜Ｑ１３ｂのゲートと、補助共振回路の双方向性スイッチ回路ＳＷｕ〜ＳＷｗとが制御装置５によって駆動制御される。
この制御装置５は、図３に示すように、Ｕ相パルス信号ＰＳｕ、Ｖ相パルス信号ＰＳｖ及びＷ相パルス信号ＰＳｗを形成するパルス信号形成回路６と、このパルス信号形成回路６から出力されるＵ相パルス信号ＰＳｕ、Ｖ相パルス信号ＰＳｖ及びＷ相パルス信号ＰＳｗがＤ入力端子に入力されるＤ型フリップフロップ回路７ｕ、７ｖ及び７ｗとを有する。
【００２２】
また、制御装置５は、Ｄ型フリップフロップ回路７ｕ、７ｖ及び７ｗのＱ出力端子から出力される後述するように所定時間スイッチング禁止されたスイッチング信号ＰＦｕ、ＰＦｖ及びＰＦｗに基づいて主スイッチとなるスイッチングアームＳＡ１、ＳＡ２及びＳＡ３の各スイッチング素子Ｑ１１ａ，Ｑ１１ｂ、Ｑ１２ａ，Ｑ１２ｂ及びＱ１３ａ，Ｑ１３ｂに供給するゲート信号と双方向性スイッチ回路ＳＷｕ、ＳＷｖ及びＳＷｗをオンオフ制御するスイッチ信号とを形成するゲート信号形成回路８ｕ、８ｖ及び８ｗを備えている。
【００２３】
さらに、制御装置５は、Ｕ相パルス信号ＰＳｕ、Ｖ相パルス信号ＰＳｖ及びＷ相パルス信号ＰＳｗが個別に入力されて、各パルス信号ＰＳｕ、ＰＳｖ及びＰＳｗの立ち上がり及び立ち下がりでそれぞれ所定時間ｔ0だけオン状態となるパルス信号ＰＭｕ、ＰＭｖ及びＰＭｗを出力する単安定回路９ｕ、９ｖ及び９ｗを有する。
そして、単安定回路９ｕ及び９ｖから出力されるパルス信号ＰＭｕ及びＰＭｖが論理和回路１０ｗに入力され、この論理和回路１０ｗから出力されるパルス信号ＰＯｕが論理積回路１１ｗの反転入力端子に入力され、単安定回路９ｗから出力されるパルス信号ＰＭｗが論理積回路１１ｗの非反転入力端子に入力されている。この論理積回路１１ｗから出力されるパルス信号ＰＡｗがＤ型フリップフロップ回路７ｗのクロック端子Ｃに供給される。
【００２４】
また、単安定回路９ｖ及び９ｗから出力されるパルス信号ＰＭｖ及びＰＭｗが論理和回路１０ｕに入力され、この論理和回路１０ｕから出力されるパルス信号ＰＯｕが論理積回路１１ｕの反転入力端子に入力され、単安定回路９ｕから出力されるパルス信号ＰＭｕが論理積回路１１ｕの非反転入力端子に入力されている。この論理積回路１１ｕから出力されるパルス信号ＰＡｕがスイッチング禁止回路を構成するＤ型フリップフロップ回路７ｕのクロック端子Ｃに供給される。
【００２５】
さらに、単安定回路９ｗ及び９ｕから出力されるパルス信号ＰＭｗ及びＰＭｕが論理和回路１０ｖに入力され、この論理和回路１０ｖから出力されるパルス信号ＰＯｖが論理積回路１１ｖの反転入力端子に入力され、単安定回路９ｖから出力されるパルス信号ＰＭｖが論理積回路１１ｖの非反転入力端子に入力されている。この論理積回路１１ｖから出力されるパルス信号ＰＡｖがＤ型フリップフロップ回路７ｖのクロック端子Ｃに供給される。
ここで、Ｄ型フリップフロップ回路７ｕ〜７ｗ、単安定回路９ｕ〜９ｗ、論理和回路１０ｕ〜１０ｗ及び論理積回路１１ｕ〜１１ｗでスイッチング禁止手段としてのスイッチング禁止回路が構成されている。
【００２６】
次に、上記第１の実施形態の動作を説明する。
各スイッチングアームＳＡ１１〜ＳＡ１３を例えば所定の位相差を有するゲート駆動信号で駆動するが、上アームとなるスイッチング素子Ｑ１１ａ〜Ｑ１３ａのオン状態から下アームとなるスイッチング素子Ｑ１１ｂ〜Ｑ１３ｂのオン状態に、又はその逆に転流させる場合に、主スイッチとなるスイッチング素子Ｑ１１ａ〜Ｑ１３ｂの動作前に補助スイッチとなる双方向スイッチＳＷｕ〜ＳＷｗをオン状態に制御する。
この結果、共振用コンデンサＣ１１ａ〜Ｃ１３ｂと共振用インダクタＬ１との間に共振現象が発生するため、主スイッチング素子Ｑ１１ａ〜Ｑ１３ｂに印加している電圧がゼロとなる期間が発生する。このことによって、ゼロ電圧スイッチングを実現でき、原理的には各スイッチング素子Ｑ１１ａ〜Ｑ１３ｂのスイッチング損失を略ゼロとすることができる。
【００２７】
このとき、共振用インダクタＬ１は１つであり、この共振用インダクタＬ１には、３相分の電流が流れることになるが、前述した図６の従来例のインダクタＬ３４ａ〜Ｌ３４ｃに比較して、電流実効値は√３倍で済み、またピーク電流値は従来例と変わらないため、従来例の３台分と比較して小型化が可能となる。このため、電力変換装置全体を小型化することができるとともに、低コスト化が可能となる。
しかしながら、共振用インダクタＬ１が３相分共通化されているため、ある相が転流を実施しようとしている期間中（共振現象中）に、他の相が転流動作を実施しようとすると、双方向スイッチＳＷｕ〜ＳＷｗを介して他相の共振用コンデンサ同士が短絡する現象などの不具合が発生する。そこで、ある相の転流動作中は、他の相の転流動作を禁止する必要がある。
【００２８】
このため、制御装置５では、前述した図３に示すように、パルス信号形成回路６から出力される図４（ｂ）、（ｇ）及び（ｌ）に示す各相パルス信号ＰＳｕ〜ＰＳｗが遅延回路として動作するＤ型フリップフロップ回路７ｕ〜７ｗのＤ入力端子に入力されている。これら、各相パルス信号ＰＳｕ〜ＰＳｗは単安定回路９ｕ〜９ｗに入力されるので、これら単安定回路９ｕ〜９ｗから各相パルス信号ＰＳｕ〜ＰＳｗの立ち上がり時点及び立ち下がり時点の双方で所定時間ｔ0の間オン状態となるパルス信号ＰＭｕ〜ＰＭｗが図４（ｃ）、（ｈ）及び（ｍ）に示すように形成される。
【００２９】
そして、単安定回路９ｕ及び９ｖから出力されるパルス信号ＰＭｕ及びＰＭｖが論理和回路１０ｗに供給され、この論理和回路１０ｗから出力される図４（ｋ）に示すパルス信号ＰＯｗが論理積回路１１ｗの反転入力端子に供給され、この論理積回路１１ｗの非反転入力端子に単安定回路９ｗから出力されるパルス信号ＰＭｗが入力される。このため、論理積回路１１ｗから図４（ｎ）に示すパルス信号ＰＡｗがクロック信号としてＤ型フリップフロップ回路７ｗの反転クロック入力端子Ｃに入力される。
【００３０】
同様に、単安定回路９ｖ及び９ｗから出力されるパルス信号ＰＭｖ及びＰＭｗが論理和回路１０ｕに供給され、この論理和回路１０ｕから出力されるパルス信号ＰＯｕが論理積回路１１ｕの反転入力端子に入力され、この論理積回路１１ｕの非反転入力端子に単安定回路９ｕから出力されるパルス信号ＰＭｕが入力される。このため、論理積回路１１ｕから図４（ｄ）に示すパルス信号ＰＡｕがクロック信号としてＤ型フリップフロップ回路７ｕのクロック入力端子Ｃに入力される。
【００３１】
さらに、単安定回路９ｗ及び９ｕから出力されるパルス信号ＰＭｗ及びＰＭｕが論理和回路１０ｖに供給され、この論理和回路１０ｖから出力されるパルス信号ＰＯｖが論理積回路１１ｖの反転入力端子に入力され、この論理積回路１１ｖの非反転入力端子に単安定回路９ｖｕから出力されるパルス信号ＰＭｖが入力される。このため、論理積回路１１ｖから図４（ｉ）に示すパルス信号ＰＡｖがクロック信号としてＤ型フリップフロップ回路７ｖのクロック入力端子Ｃに入力される。
このため、図４に示すように、時点ｔ１でＶ相パルス信号ＰＳｖがオン状態からオフ状態に転流すると、これに応じて単安定回路９ｖから図４（ｈ）に示す所定時間ｔ0の間オン状態となるパルス信号ＰＭｖを出力する。
【００３２】
このパルス信号ＰＭｖは論理和回路１０ｕ及び１０ｗに供給され、論理和回路１０ｕ及び１０ｗから出力されるパルス信号ＰＯｕ及びＰＯｗが図４（ａ）及び（ｋ）に示すようにオン状態となる。また、論理和回路１０ｖに入力される単安定回路９ｕ及び９ｗから出力されるパルス信号ＰＭｕ及びＰＭｗは図４（ｃ）及び（ｍ）に示すようにオフ状態を継続する。このため、論理和回路１１ｖから出力されるパルス信号ＰＯｖは図４（ｆ）に示すようにオフ状態を継続し、このパルス信号ＰＯｖが論理積回路１１ｖの反転入力端子に供給されることにより、この論理積回路１１Ｖから出力されるパルス信号ＰＡｖが図４ｂ（ｉ）に示すようにオン状態となる。このパルス信号ＰＡｖがＤ型フリップフロップ回路７ｖのクロック入力端子Ｃに供給されることにより、このＤ型フリップフロップ回路７ｂでＤ入力端子に入力されている図４（ｇ）に示すオン状態からオフ状態に反転したＶ相パルス信号ＰＳｖを保持する。このため、Ｄ型フリップフロップ回路７ｂの出力端子Ｑから図４（ｊ）に示すオン状態からオフ状態に反転したパルス信号ＰＦｖを出力する。
【００３３】
このため、ゲート信号形成回路８ｖから、先ず、双方向スイッチング素子ＳＷｖをオン状態とするスイッチ信号が双方向スイッチング素子ＳＷｖに出力されて、この双方向スイッチング素子ＳＷｖがオン状態となる。これによって、共振用インダクタＬ１と共振用コンデンサＣｕとが共振する共振現象を発生し、この共振状態で、スイッチングアームＳＡ１２のスイッチング素子Ｑ１２ａに対してオフ状態とするゲート信号を出力し、所定のデッドタイム分遅れてスイッチング素子Ｑ１２ｂに対してオン状態とするゲート信号を出力する。これによって、主スイッチとなるスイッチング素子Ｑ１２ａに印加している電圧がゼロとなる期間が発生する。この電圧ゼロ期間でスイッチング素子Ｑ１２ａをオン状態からオフ状態へ、スイッチング素子Ｑ２２ｂをオフ状態からオン状態にそれぞれ転流させることにより、ゼロ電圧スイッチングを実現でき、原理的には各スイッチング素子Ｑ１２ａ及びＱ１２ｂのスイッチング損失をゼロとすることができる。
【００３４】
このように、スイッチングアームＳＡ１２で転流を行っている最中で、時点ｔ１から所定時間ｔ0が経過する前の時点ｔ２で、Ｕ相パルス信号ＰＳｕがオン状態になると、単安定回路９ｖから出力されるパルス信号ＰＭｖは図４（ｈ）に示すようにオン状態を継続しているので、論理和回路１０ｕから出力されるパルス信号ＰＯｕは図４（ａ）に示すように、オン状態を継続している。このパルス信号ＰＯｕが論理積回路１１ｕに入力されるので、この論理積回路１１ｕは単安定回路９ｕから入力されるパルス信号ＰＭｕが図４（ｃ）に示すようにオン状態であっても、出力されるパルス信号ＰＡｕは図４（ｄ）に示すようにオフ状態を継続する。このため、Ｄ型フリップフロップ回路７ｕは前回のオフ状態のＵ相パルス信号ＰＳｕを保持しており、Ｄ型フリップフロップ回路７Ｕから出力されるパルス信号ＰＦｕは図４（ｅ）に示すようにオフ状態を継続している。
【００３５】
その後、時点ｔ３で時点ｔ１から所定時間ｔ0が経過すると、単安定回路９ｖから出力されるパルス信号ＰＭｖが図４（ｈ）に示すように、オン状態からオフ状態に復帰し、これに応じて論理和回路７ｕから出力されるパルス信号ＰＯｕが図４（ａ）に示すようにオン状態からオフ状態に復帰する。このため、論理積回路１１ｕから出力されるパルス信号ＰＡｕが図４（ｄ）に示すように、オフ状態からオン状態に反転し、このパルス信号ＰＡｕがＤ型フリップフロップ回路７ｕのクロック信号入力端子Ｃにクロック信号として供給される。
【００３６】
したがって、Ｄ型フリップフロップ回路７ｕでは入力端子Ｄに入力されているオン状態のＵ相パルス信号ＰＳｕを保持することになり、出力端子Ｑから出力されるパルス信号ＰＦｕが図４（ｅ）に示すように、オフ状態からオン状態に反転する。このため、ゲート信号形成回路８ｕから、先ず、双方向スイッチング素子ＳＷｕをオン状態とするスイッチ信号が出力されて、共振用インダクタＬ１と共振用コンデンサＣｕとで共振現象が発生し、この共振状態で、スイッチングアームＳＡ１のスイッチング素子Ｑ１１ａに対してオフ状態とするゲート信号を出力し、所定のデッドタイム分遅れてスイッチング素子Ｑ１１ｂに対してオン状態とするゲート信号を出力する。これによって、主スイッチとなるスイッチング素子Ｑ１１ａに印加している電圧がゼロとなる期間が発生する。この電圧ゼロ期間でスイッチング素子Ｑ１１ａをオン状態からオフ状態へ、スイッチング素子Ｑ１１ｂをオフ状態からオン状態にそれぞれ転流させることにより、ゼロ電圧スイッチングを実現でき、原理的には各スイッチング素子Ｑ１１ａ及びＱ１１ｂのスイッチング損失をゼロとすることができる。
【００３７】
このように、上記第１の実施形態によれば、いずれか１相のスイッチングアーム例えばＳＡ１のスイッチング素子を転流させる転流状態では、この転流が終了するまでの間、他の相のスイッチングアームＳＡ１２及びＳＡ１３のスイッチング素子の転流を禁止するようにしているので、共振用インダクタＬ１を３相分共通化することにより生じる双方向スイッチＳＷｕ〜ＳＷｗを介して他相の共振用コンデンサ同士が短絡する現象の発生を確実に防止することができる。
【００３８】
次に、本発明の第２の実施形態を図５について説明する。
この第２の実施形態では、上記第１の実施形態における構成に、上述交流発電機で発電した交流電力で大容量コンデンサを充電するＡＣ−ＤＣ電力変換回路を付加したものである。
すなわち、第２実施形態では、図５に示すように、前述した第１の実施形態における図１の構成において、直流電源回路２のバッテリＢ１及びＢ２が充電用の大容量コンデンサＣ１及びＣ２に置換されているとともに、ＤＣ−ＡＣ電力変換回路３及び双方向スイッチング素子ＳＷｕ〜ＳＷｗと並列にＡＣ−ＤＣ電力変換回路２１及び双方向スイッチング素子ＳＷｕ１〜ＳＷｗ１が設けられていることを除いては図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。
【００３９】
ここで、ＡＣ−ＤＣ電力変換回路２１は、構成的には前述したＤＣ−ＡＣ電力変換回路３と同様の構成を有し、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成される６つのスイッチング素子Ｑ２１ａ〜Ｑ２３ａ及びＱ２１ｂ〜Ｑ２３ｂで３つのスイッチングアームＳＡ２１〜ＳＡ２３を形成している。そして、各スイッチングアームＳ２１〜Ｓ２３のスイッチング素子Ｑ２１ａ及びＱ２１ｂ間、スイッチング素子Ｑ２２ａ及びＱ２２ｂ間及びスイッチング素子Ｑ２３ａ及び２３ｂ間の交流接続点としての交流入力点Ｐｉｕ、Ｐｉｖ及びＰｉｗに、交流発電機２２が接続されている。さらに、各スイッチング素子Ｑ２１ａ〜Ｑ２３ｂと逆並列にダイオードＤ２１ａ〜Ｄ２３ｂが接続され、各スイッチング素子Ｑ２１ａ〜Ｑ２３ｂと並列に共振用コンデンサＣ２１ａ〜Ｃ２３ｂが接続されている。
【００４０】
そして、ＡＣ−ＤＣ電力変換回路２１及び双方向スイッチング素子ＳＷｕ１〜ＳＷｗ１が、制御装置５によって駆動制御される。
この第２の実施形態によると、大容量コンデンサＣ１及びＣ２の充電量が所定値以下に低下すると、交流発電機２２が回転駆動される。この交流発電機２２で発電された３相交流電力は、ＡＣ−ＤＣ電力変換回路２１の各スイッチングアームＳＡ２１〜ＳＡ２３のスイッチング素子Ｑ２１ａ〜Ｑ２３ｂを制御装置５でオンオフ制御することにより、全波整流されて直流電力に変換され、この直流電力によって大容量コンデンサＣ１及びＣ２を充電する。
【００４１】
この大容量コンデンサＣ１及びＣ２の充電時に、前述したＤＣ−ＡＣ電力変換回路３と同様に、各スイッチングアームＳＡ２１〜ＳＡ２３の各スイッチング素子Ｑ２１ａ及びＱ２１ｂ、Ｑ２２ａ及びＱ２２ｂ並びにＱ２３ａ及びＱ２３ｂの何れかを転流させる際に、先にスイッチングアームＳＡ２１〜ＳＡ２３に対応する双方向スイッチング素子ＳＷｕ、ＳＷｖ及びＳＷｗの何れかをオン状態として、共振用インダクタＬ１と共振用コンデンサＣ２１ａ又はＣ２１ｂ、Ｃ２２ａ又はＣ２２ｂ並びにＣ２３ａ及びＱ２３ｂとで共振現象を発生させる。この共振状態で、各スイッチング素子Ｑ２１ａ及びＱ２１ｂ、Ｑ２２ａ及びＱ２２ｂ並びにＱ２３ａ及びＱ２３ｂの何れかをスイッチングさせて、ゼロ電圧スイッチング状態を実現することができ、原理的には各スイッチング素子Ｑ２１ａ及びＱ２１ｂのスイッチング損失をゼロとすることができる。
【００４２】
この場合で、交流発電機２２で発電した交流発電電力によって、大容量コンデンサＣ１及びＣ２を充電するばかりではなく、大容量コンデンサＣ１及びＣ２の充電を完了した状態で、継続して交流電動機４を回転駆動することにより、交流発電機２２の交流発電電力によって交流電動機４を回転駆動することもできる。
また、ＤＣ−ＡＣ電力変換回路３については前述した第１の実施形態と同様に、制御装置５で駆動制御することにより、交流電動機４を回転駆動することができる。
【００４３】
この第２の実施形態によれば、交流発電機２２を車両に搭載したエンジン等の内燃機関で回転駆動し、交流電動機４を必要に応じて減速機構を介してディファレンシャルギヤに接続して、駆動輪を駆動することにより、ハイブリッド電気車として使用することができる。
なお、上記第１及び第２の実施形態においては、制御装置５に含まれるスイッチング禁止手段をハードウェアで構成した場合について説明したが、これに限定されるものではなく、図６に示すように、スイッチング禁止手段をソフトウェアで構成することもできる。
【００４４】
すなわち、制御装置５を、マイクロコンピュータを含んだ構成とし、マイクロコンピュータで図６に示す転流制御処理を実行する。
この転流制御処理は、所定のメインプログラムに対して所定時間（例えば１０ｍｓｅｃ）毎のタイマ割込処理として実行し、先ず、ステップＳ１で、パルス信号ＰＳｕ〜Ｐｓｗを読込み、次いで、ステップＳ２に移行して、オン状態からオフ状態又はその逆に転流させる相が存在するか否かを判定し、転流させる相が存在する場合には、ステップＳ３に移行する。
【００４５】
ステップＳ３では、カウント値Ｎが“０”であるか否かを判定し、Ｎ＝０であるときには、ステップＳ４に移行して、転流させる第ｘ相のスイッチング指令を各相の転流を制御する転流制御部（図示せず）に出力し、次いで、ステップＳ５に移行して、カウント値Ｎを所定時間ｔ0に相当する所定値Ｎｓに設定してからタイマ割込処理を終了して所定のメインプログラムに復帰する。
また、前記ステップＳ３の判定結果が、Ｎ＞０であるときには転流処理中であると判断してステップＳ６に移行して、転流させる第ｘ相を転流予約相記憶領域に記憶してからステップＳ７に移行し、予約済みあるときには直接ステップＳ８に移行する。このステップＳ７では、カウント値Ｎを“１”だけデクリメントしてからタイマ割込処理を終了して所定のメインプログラムに復帰する。
【００４６】
一方、前述したステップＳ２の判定結果が転流する相が存在しない場合には、ステップＳ８に移行して、記憶装置に形成された転流予約相記憶領域に転流予約相ｙが記憶されているか否かを判定し、転流予約相ｙが記憶されていないときにはステップＳ９に移行して、カウント値Ｎが０より大きいか否かを判定し、Ｎ＝０であるときにはそのままタイマ割込処理を終了して所定のメインプログラムに復帰し、Ｎ＞０であるときには前記ステップＳ７に移行する。
【００４７】
また、ステップＳ８の判定結果が、転流予約相記憶領域に転流予約相が記憶されているときには、ステップＳ１０に移行する。
このステップＳ１０では、カウント値Ｎが“０”であるか否かを判定し、Ｎ＞０であるときには前記ステップＳ７に移行して、カウント値Ｎのデクリメントを行い、Ｎ＝０であるときにはステップＳ１１に移行して、転流予約相ｋに対するスイッチング指令を各相の転流を制御する転流制御部（図示せず）に出力してからステップＳ１２に移行する。
【００４８】
このステップＳ１２では、記憶装置に形成した前述した転流予約相記憶領域に記憶されている転流予約相ｋを削除し、次いでステップＳ１３に移行して、カウント値Ｎを所定値Ｎｓに設定してからタイマ割込処理を終了して所定のメインプログラムに復帰する。
この図６の転流制御処理についても、前述した図４に示すように、Ｖ相をオン状態からオフ状態にさせている最中に、Ｕ相をオフ状態からオン状態に転流させる場合について説明する。今、カウント値Ｎが“０”にクリアされているとともに、記憶装置の予約記憶領域にＶ相の予約が記憶されていないものとする。
【００４９】
この状態で、先ず、時点ｔ１で、Ｖ相パルス信号ＰＳｖがオン状態からオフ状態に反転すると、ステップＳ１で各相パルス信号ＰＳｕ〜ＰＳｗを読込んだときに、Ｖ相パルス信号ＰＳｖがオン状態からオフ状態に反転するので、ステップＳ２からステップＳ３に移行し、カウント値Ｎが“０”であることからステップＳ４に移行する。このステップＳ４では、転流させるＶ相に対して転流処理を行わせる転流処理部（図示せず）にスイッチング指令を出力し、次いで、カウント値Ｎとして所定時間ｔ0に相当するカウント値Ｎｓを設定する。これによって、Ｖ相の転流処理が開始される。
【００５０】
その後、時点ｔ２までは転流する相が存在しないので、ステップＳ２からステップＳ９に移行し、転流予約相もないので、ステップＳ１０に移行し、カウント値Ｎが所定値Ｎｓに設定されたばかりであるので、ステップＳ８に移行して、カウント値Ｎのデクリメントを行ってからタイマ割込処理を終了して所定のメインプログラムに復帰する。
その後、時点ｔ２でＵ相パルス信号ＰＳｕがオフ状態からオン状態に反転するので、ステップＳ２からステップＳ３に移行し、Ｎ＞０であるので、ステップＳ６に移行してＵ相を転流予約相として転流予約相記憶領域に記憶してからステップＳ７に移行して、カウント値Ｎのデクリメントを行ってからタイマ割込処理を終了して所定のメインプログラムに復帰する。
【００５１】
その後は、Ｕ相について転流予約済みであるので、ステップＳ２からステップＳ８に移行し、転流予約相が存在するので、ステップＳ１０に移行し、Ｎ＞０であるので、ステップＳ７に移行して、カウント値Ｎのデクリメントを継続する。
そして、時点ｔ３でカウント値Ｎが“０”となると、ステップＳ１０からステップＳ１１に移行して転流予約相であるＵ相に対する転流指令を出力し、次いでステップＳ１２に移行して、転流予約相記憶領域に記憶されているＵ相を削除してからタイマ割込処理を終了して所定のメインプログラムに復帰する。
【００５２】
したがって、この図６の転流処理によっても、前述した図５と同様にある相が転流動作中であるときには、他の相が転流動作を行うことを禁止して、共振用インダクタＬ１を３相分共通化することにより生じる双方向スイッチＳＷｕ〜ＳＷｗを介して他相の共振用コンデンサ同士が短絡する現象の発生を確実に防止することができる。
なお、上記１及び第２の実施形態においては、直流電源回路２をバッテリＢ１，Ｂ２又は大容量コンデンサＣ１ＰＣ２で構成する場合について説明したが、これに限定されるものではなく、燃料電池や太陽電池のように直接直流電力を発電できる発電装置を適用することもでき、さらには直流昇圧チョッパ回路を適用してバッテリ電圧を昇圧するようにしても良い。
【００５３】
また、上記第１及び第２の実施形態においては、スイッチング素子として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を適用した場合について説明したが、これに限定されるものではなく、使用電力に応じてパワーＭＯＳＦＥＴ、ゲートターンオフサイリスタ（ＧＴＯ）、静電誘導型トランジスタ（ＳＩＴ）等のスイッチング素子を適用することができる。
【符号の説明】
【００５４】
１…電力変換装置、２…直流電源回路、Ｂ１，Ｂ２…バッテリ、３…ＤＣ−ＡＣ電力変換回路、Ｑ１１ａ〜Ｑ１３ａ，Ｑ１１ｂ〜Ｑ１３ｂ……スイッチング素子、Ｄ１１ａ〜Ｄ１３ａ，Ｄ１１ｂ〜Ｄ１３ｂ…ダイオード、Ｃ１１ａ〜Ｃ１３ａ，Ｃ１１ｂ〜Ｃ１３ｂ…共振用コンデンサ、４…交流電動機、Ｌ１…共振用インダクタ、５…制御装置、６…パルス形成回路、７ｕ〜７ｗ…Ｄ型フリップフロップ回路、８ｕ〜８ｗ…ゲート信号形成回路、９ｕ〜９ｗ…単安定回路、１０ｕ〜１０ｗ…論理和回路、１１ｕ〜１１ｗ…論理積回路、２１…ＡＣ−ＤＣ電力変換回路、Ｑ２１ａ〜Ｑ２３ａ，Ｑ２１ｂ〜Ｑ２３ｂ……スイッチング素子、Ｄ２１ａ〜Ｄ２３ａ，Ｄ２１ｂ〜Ｄ２３ｂ…ダイオード、Ｃ２１ａ〜Ｃ２３ａ，Ｃ２１ｂ〜Ｃ２３ｂ…共振用コンデンサ、２２…交流発電機
【図１】
2011078204.tif 000003
【図２】
2011078204.tif 000004
【図３】
2011078204.tif 000005
【図４】
2011078204.tif 000006
【図５】
2011078204.tif 000007
【図６】
2011078204.tif 000008
【図７】
2011078204.tif 000009
【図８】
2011078204.tif 000010