(57)【要約】【課題】低コスト化を図りつつ高画質化を実現することが可能な表示装置を提供する。【解決手段】各画素１１に接続された２つの発光制御線ＤＳＬ１，ＤＳＬ２に対して制御パルスを印加し、各色に対応する３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇの発光動作および消光動作をそれぞれ制御する。各画素１１において、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇには、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一の発光制御線が割り当てられて接続されている。２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの少なくとも１つが、３つのサブピクセル１１Ｒ，１１Ｂのうちの一部である２つのサブピクセルに対して共通して接続されている。各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでの構造や電流密度を各色同士で共通化すると共に、使用する発光制御線の数を削減しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれが抑制される。【選択図】図２
2011133811.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
各画素に接続された複数の発光制御線と、
発光制御線駆動回路と
を備え、
各画素は、各々が各色用発光素子を含む複数の各色用サブ画素からなり、
前記発光制御線駆動回路は、前記複数の発光制御線に対して、前記各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加し、
各画素において、
前記複数の各色用サブ画素にはそれぞれ、前記複数の発光制御線のうちの一の発光制御線が割り当てられて接続されると共に、
前記複数の発光制御線のうちの少なくとも１つが、前記複数の各色用サブ画素のうちの一部である２以上の各色用サブ画素に対して共通して接続されている
表示装置。
【請求項２】
前記発光制御線駆動回路は、前記制御パルスの幅に応じて、前記複数の各色用サブ画素における発光期間および消光期間の長さをそれぞれ制御する
請求項１に記載の表示装置。
【請求項３】
前記発光制御線駆動回路は、各色用発光素子における発光効率が相対的に高い各色用サブ画素では、各色用発光素子における発光効率が相対的に低い各色用サブ画素と比べて発光期間が短くなるように、各発光制御線に印加される制御パルスの幅をそれぞれ調整する
請求項２に記載の表示装置。
【請求項４】
前記発光制御線駆動回路は、発光期間が相対的に短くなるように設定された各色用サブ画素における発光期間全体およびその前後に、発光期間が相対的に長くなるように設定された各色用サブ画素における発光期間が設けられることとなるように、各発光制御線に印加される制御パルスの幅をそれぞれ調整する
請求項３に記載の表示装置。
【請求項５】
前記発光期間が相対的に短くなるように設定された各色用サブ画素における発光期間が、互いに分離された複数の期間に分割して設けられている
請求項４に記載の表示装置。
【請求項６】
各色用発光素子における発光効率の値が相対的に近い各色用サブ画素同士で、前記発光制御線が共通して接続されている
請求項１ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
各色に固有の視感度の値が相対的に近い各色用サブ画素同士で、前記発光制御線が共通して接続されている
請求項１ないし請求項５のいずれか１項に記載の表示装置。
【請求項８】
各画素が、赤（Ｒ），緑（Ｇ），青（Ｂ）の３色に対応する３つの各色用サブ画素により構成されている
請求項１に記載の表示装置。
【請求項９】
各画素が、赤（Ｒ），緑（Ｇ），青（Ｂ），白（Ｗ）の４色に対応する４つの各色用サブ画素により構成されている
請求項１に記載の表示装置。
【請求項１０】
各画素において、前記複数の各色用サブ画素に共通して接続された走査線と、
各画素において、前記複数の各色用サブ画素に個別に接続された複数の各色用信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記複数の各色用信号線に対して各色用の映像信号電圧を個別に印加することにより、前記走査線駆動回路により選択された画素内の前記複数の各色用サブ画素に対してそれぞれ映像信号の書き込みを行う信号線駆動回路とを備えた
請求項１に記載の表示装置。
【請求項１１】
前記複数の各色用サブ画素はそれぞれ、前記各色用発光素子としての有機電界発光素子と、第１ないし第３のトランジスタと、保持容量素子とを含み、
前記第１のトランジスタのゲートが前記走査線に接続され、
前記第１のトランジスタにおけるドレインおよびソースのうち、一方が前記各色用信号線に接続されると共に、他方が前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
前記第３のトランジスタのゲートが前記発光制御線に接続され、
前記第３のトランジスタにおけるドレインおよびソースのうち、一方が固定電源に接続されると共に、他方が前記第２のトランジスタにおけるドレインおよびソースのうちの一方に接続され、
前記第２のトランジスタにおけるドレインおよびソースのうちの他方が、前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項１０に記載の表示装置。
【請求項１２】
表示装置を備え、
前記表示装置は、
複数の画素と、
各画素に接続された複数の発光制御線と、
発光制御線駆動回路と
を有し、
各画素は、各々が各色用発光素子を含む複数の各色用サブ画素からなり、
前記発光制御線駆動回路は、前記複数の発光制御線に対して、前記各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加し、
各画素において、
前記複数の各色用サブ画素にはそれぞれ、前記複数の発光制御線のうちの一の発光制御線が割り当てられて接続されると共に、
前記複数の発光制御線のうちの少なくとも１つが、前記複数の各色用サブ画素のうちの一部である２以上の各色用サブ画素に対して共通して接続されている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に有機ＥＬ（Electro Luminescence）素子を用いて構成された表示装置、およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。
【０００５】
ところで、このような有機ＥＬ表示装置では、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
【０００６】
また、有機ＥＬ表示装置では、各画素は、Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色に対応する３つのサブピクセル（サブ画素）、あるいはこれにＷ（白）の色に対応するサブピクセルを加えた４つのサブピクセルにより構成されることが一般的である。この場合、各色のサブピクセルごとに、上記した有機ＥＬ素子の劣化の速度が異なることが知られており、これにより、各画素において経時的な色ずれが生じて表示画質が低下してしまうことになる。
【０００７】
このように各色のサブピクセルごとに劣化速度が異なる要因としては、まず、有機ＥＬ素子における発光材料の特性（発光効率）が色ごとに異なることが主要因として挙げられる。ただし、この他にも、ホワイトバランスの調整を図るため、各色のサブピクセルごとに有機ＥＬ素子に流れる電流の密度（電流密度）が異なることも要因の１つとなっている。これは、一般に、有機ＥＬ素子における発光効率が相対的に低い色に対応するサブピクセルでは、他の色のサブピクセルと比べて電流密度を高く設定する必要があることから、劣化速度が早まってしまうためである。
【０００８】
そこで、後者の要因（電流密度の相違）に起因した経時的な色ずれを抑制するため、例えば以下の２つの手法が提案されている。第１の手法は、各色のサブピクセルごとに開口率の大きさを異ならせることにより、上記のように電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである（例えば、特許文献１参照）。また、第２の手法は、各画素において１つの色に対して複数個のサブピクセルを設けることにより、第１の手法と同様に電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２１５５５９号公報
【特許文献２】特開２００４−３１１４４０号公報
【特許文献３】特開２００１−６００７６号公報
【特許文献４】特開２００７−１５６３８３号公報
【特許文献５】特開２００８−２２４８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところが、上記第１の手法では、例えばシャドーマスクを用いた蒸着によって有機ＥＬ素子を形成する場合、開口率の大きさを色ごとに変えるには、各色に応じたシャドーマスクが必要となる。このため、各色で開口率の大きさを同一とした場合（各色で共通のシャドーマスクを用いる場合）と比べて製造工程が増えてしまうことになり、コストアップの要因となる。
【００１１】
一方、上記第２の手法では、１つの色に対して複数個のサブピクセルがあることに起因して、例えば１画素分の幅の白色線などの表示の際に、精細度の高い画像では、色がにじんで見えたり凸凹に見えたりする場合があった。すなわち、この第２の手法では、表示画質が低下してしまう場合が生じることになる。
【００１２】
そこで、これら２つの手法のようにサブピクセルの構造（開口率の大きさや個数）を色ごとに異ならせることなく、かつ電流密度も色ごとに異ならせずに、色ごとの劣化速度の均一化を図るようにした手法も提案されている。具体的には、各色のサブピクセルごとに発光期間の長さを調整することにより、色ごとの劣化速度の均一化を図るようにしたものである（例えば、特許文献３〜５参照）。
【００１３】
しかしながら、この手法を用いる場合、発光期間を調整するための制御線を、各色のサブピクセルごとに個別に設ける必要が生じる。これにより、色ごとの制御線が多数配線されることに起因して、各画素の開口率の低下や、配線間のクリアランスの減少による製造不良の増加等が引き起こされ、総合的に低コスト化を図るのが困難となってしまう。
【００１４】
このようにして従来の手法では、各画素が複数の色に対応するサブピクセル（サブ画素）により構成されている場合において、低コスト化を図りつつ高画質化を実現することが困難であり、改善の余地があった。なお、これまで説明した問題は、有機ＥＬ表示装置には限られず、他の種類の自発光素子を用いた表示装置においても生じ得るものである。
【００１５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の表示装置は、複数の画素と、各画素に接続された複数の発光制御線と、発光制御線駆動回路とを備えたものである。ここで、各画素は、各々が各色用発光素子を含む複数の各色用サブ画素からなる。上記発光制御線駆動回路は、複数の発光制御線に対して、各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加するようになっている。また、各画素において、複数の各色用サブ画素にはそれぞれ、複数の発光制御線のうちの一の発光制御線が割り当てられて接続されると共に、複数の発光制御線のうちの少なくとも１つが、複数の各色用サブ画素のうちの一部である２以上の各色用サブ画素に対して共通して接続されている。
【００１７】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１８】
本発明の表示装置および電子機器では、各画素に接続された複数の発光制御線に対して制御パルスが印加されることにより、各色用発光素子の発光動作および消光動作がそれぞれ制御される。また、各画素において、複数の各色用サブ画素にはそれぞれ、複数の発光制御線のうちの一の発光制御線が割り当てられて接続されている。これにより、各色用サブ画素における構造（例えば、開口率の大きさや個数）および電流密度を色ごとに異ならせることなく、複数の発光制御線を用いて各色用サブ画素における発光期間を２種類以上に調整することが可能となる。すなわち、各色用サブ画素での構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることが可能となる。更に、複数の発光制御線のうちの少なくとも１つが、複数の各色用サブ画素のうちの一部である２以上の各色用サブ画素に対して共通して接続されていることにより、複数の各色用サブ画素に対して発光制御線が個別に接続されている従来の場合と比べ、使用する発光制御線の数が少なくて済む。
【発明の効果】
【００１９】
本発明の表示装置および電子機器によれば、各画素に接続された複数の発光制御線に対して制御パルスを印加することによって、各色用発光素子の発光動作および消光動作をそれぞれ制御すると共に、各画素において、複数の各色用サブ画素にはそれぞれ、複数の発光制御線のうちの一の発光制御線が割り当てられて接続されているようにしたので、各色用サブ画素での構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることができる。また、複数の発光制御線のうちの少なくとも１つが、複数の各色用サブ画素のうちの一部である２以上の各色用サブ画素に対して共通して接続されているようにしたので、従来と比べて使用する発光制御線の数を削減しつつ、そのような経時的な色ずれの抑制を実現することができる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る表示装置の一例を表すブロック図である。
【図２】図１に示した各画素内のサブピクセル構造および各配線の接続構造の一例を表す模式図である。
【図３】図２に示した各サブピクセルの内部構成の一例を表す回路図である。
【図４】比較例１に係る画素内の各サブピクセルに対する発光制御線の接続構造およびその発光制御線に印加される制御パルスを表す図である。
【図５】比較例２に係る画素内の各サブピクセルに対する発光制御線の接続構造を表す模式図である。
【図６】実施の形態に係る各発光制御線に印加される制御パルスの一例を表すタイミング波形図である。
【図７】実施の形態に係る各発光制御線に印加される制御パルスの他の例を表すタイミング波形図である。
【図８】実施の形態に係る各発光制御線に印加される制御パルスの他の例を表すタイミング波形図である。
【図９】変形例１〜４に係る各画素内のサブピクセル構造および発光制御線の接続構造を表す模式図である。
【図１０】実施の形態および各変形例の表示装置を含むモジュールの概略構成を表す平面図である。
【図１１】実施の形態および各変形例の表示装置の適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（各画素がＲＧＢのサブピクセル構造である場合の例）
２．変形例（変形例１〜４：各画素がＲＧＢＷのサブピクセル構造である場合の例）
３．モジュールおよび適用例
４．その他の変形例
【００２２】
＜１．実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。
【００２３】
（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素１１は、後述する複数の色に対応する複数のサブピクセル（各色用サブ画素）を含んで構成されている。
【００２４】
画素アレイ部１３は、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の発光制御線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび発光制御線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１は、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、行列状に配置（マトリクス配置）されている。なお、図１では、以下説明する複数の色に対応する複数の信号線（各色用信号線）ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂを、簡略化して１つの信号線ＤＴＬとして示している。また、同様に以下説明する２つの発光制御線ＤＳＬ１，ＤＳＬ２を、簡略化して１つの発光制御線ＤＳＬとして示している。
【００２５】
図２は、各画素１１の内部構成を各配線と共に模式的に表したものである。
【００２６】
各画素１１は、例えば図２（Ａ）に示したように、赤（Ｒ）、青（Ｂ）、および緑（Ｇ）の３原色に対応する３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇにより構成されている。ここでは、サブピクセル１１Ｒには、信号線ＤＴＬｒ、走査線ＷＳＬおよび発光制御線ＤＳＬ１が接続されている。サブピクセル１１Ｂには、信号線ＤＴＬｂ、走査線ＷＳＬおよび発光制御線ＤＳＬ１が接続されている。サブピクセル１１Ｇには、信号線ＤＴＬｇ、走査線ＷＳＬおよび発光制御線ＤＳＬ２が接続されている。
【００２７】
すなわち、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇがそれぞれ個別に接続されている一方、走査線ＷＳＬは共通して接続されている。また、ここでは、２つのサブピクセル１１Ｒ，１１Ｂに対し、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方の発光制御線ＤＳＬ１が共通して接続され、残りの１つのサブピクセル１１Ｇに対して他方の発光制御線ＤＳＬ２が接続されている。換言すると、各画素１１において、サブピクセル１１Ｒ，１１Ｂ，１１Ｇにはそれぞれ、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方が割り当てられて接続されている。そして、これら２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの少なくとも１つ（ここでは、１つの発光制御線ＤＳＬ１のみ）が、３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇのうちの２以上（ここでは２つ）のサブピクセル１１Ｒ，１１Ｂに対して共通して接続されている。
【００２８】
なお、図２（Ｂ）は、図２（Ａ）に示した配線構造を簡略化して表したものであり、信号線ＤＴＬ、走査線ＷＳＬおよび発光制御線ＤＳＬのうち、便宜上、発光制御線ＤＳＬのみを示している。以下に示す同様の配線構造の図では、図２（Ｂ）と同様にして配線構造を簡略化して示す（発光制御線ＤＳＬのみを示す）ものとし、他の配線（信号線ＤＴＬおよび走査線ＷＳＬ）については、基本的には図２（Ａ）と同様の構造になっているものとする。
【００２９】
ここで、各画素１１のサブピクセル１１Ｒ，１１Ｂ，１１Ｇに対する発光制御線ＤＳＬ１，ＤＳＬ２の接続構造については、図２（Ａ），（Ｂ）に示したものには限られず、他の組み合わせであってもよい。すなわち、例えば図２（Ｃ）に示したように、１つのサブピクセル１１Ｒに対して一方の発光制御線ＤＳＬ１が接続されていると共に、残りの２つのサブピクセル１１Ｂ，１１Ｇに対して他方の発光制御線ＤＳＬ２が共通して接続されていてもよい。
【００３０】
ただし、例えば、後述する各色光を発する有機ＥＬ素子（有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ）における発光効率の値が相対的に近いサブピクセル同士で、発光制御線ＤＳＬ１または発光制御線ＤＳＬ２が共通して接続されているようにするのが望ましい。具体的には、例えば図２（Ｂ）に示したように、赤色に対応するサブピクセル１１Ｒと緑色に対応するサブピクセル１１Ｇとに対して一の発光制御線が共通して接続されると共に、青色に対応するサブピクセル１１Ｂに対して他の発光制御線が単独で接続されている場合が挙げられる。このように構成した場合、後述する各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでの発光期間の制御の際に、発光効率の大きさに応じた効果的な制御が可能となる。
【００３１】
あるいは、例えば、Ｒ，Ｇ，Ｂの各色に固有の視感度（視認性）の値が相対的に近いサブピクセル同士で、発光制御線ＤＳＬ１または発光制御線ＤＳＬ２が共通して接続されているようにするのが望ましい。具体的には、この場合も例えば図２（Ｂ）に示したように、赤色に対応するサブピクセル１１Ｒと緑色に対応するサブピクセル１１Ｇとに対して一の発光制御線が共通して接続されると共に、青色に対応するサブピクセル１１Ｂに対して他の発光制御線が単独で接続されている場合が挙げられる。このように構成した場合、上記と同様の発光期間の制御の際に、視感度（視認性）の大きさに応じた効果的な制御が可能となる。
【００３２】
図３は、各サブピクセル１１Ｒ，１１Ｇ，１１Ｂの内部構成（回路構成）の一例を表したものである。各サブピクセル１１Ｒ，１１Ｇ，１１Ｂ内には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（各色用発光素子）と、画素回路１４とが設けられている。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として、有機ＥＬ素子１２を適宜用いるものとする。
【００３３】
画素回路１４は、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）、駆動トランジスタＴｒ２（第２のトランジスタ）、発光制御トランジスタＴｒ３（第３のトランジスタ）および保持容量素子Ｃｓを用いて構成されている。すなわち、この画素回路１４は、いわゆる「３Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および発光制御トランジスタＴｒ３はそれぞれ、例えば、ｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴにより形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００３４】
画素回路１４では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬ（ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ）に接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。発光制御トランジスタＴｒ３のドレインは固定電源ＶＤＤに接続され、ゲートは発光制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２）に接続され、ソースは駆動トランジスタＴｒ２のドレインに接続されている。また、駆動トランジスタＴｒ２のソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは固定電位ＶＳＳ（例えば、接地電位）に設定されている。なお、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状の電極となっている。
【００３５】
（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）を駆動する（表示駆動を行う）ものである。具体的には、画素アレイ部１３における複数の画素１１を順次選択しつつ、選択された画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇに対して映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１に対する表示駆動を行っている。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５を有している。
【００３６】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００３７】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５がそれぞれ、連動して動作するように制御するものである。
【００３８】
走査線駆動回路２３は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。
【００３９】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬ（ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ）に印加するものである。具体的には、この映像信号２１Ａに基づく各色用のアナログの映像信号電圧を、各信号線ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂに対して個別に印加する。これにより、走査線駆動回路２３により選択された画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇに対して、映像信号の書き込みを行うようになっている。なお、映像信号の書き込みとは、補助容量素子Ｃｓに対して上記映像信号電圧をプログラムし、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。
【００４０】
発光制御線駆動回路２５は、制御信号２２Ａに従って（同期して）複数の発光制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２）に対して制御パルスを順次印加することにより、各画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける有機ＥＬ素子１２の発光（点灯）動作および消光（消灯）動作の制御を行うものである。言い換えると、上記制御パルスの幅（パルス幅）を調整することにより、各画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける発光期間および消光期間の長さを制御する（ＰＷＭ（Pulse Width Modulation）と同様の制御を行う）ようになっている。具体的には、発光制御トランジスタＴｒ３をオン状態に設定するときに印加する電圧ＶＨと、発光制御トランジスタＴｒ３をオフ状態に設定するときに印加する電圧ＶＬとを選択的に出力することにより、上記した選択パルスを生成している。ここで、電圧ＶＨは、発光制御トランジスタＴｒ３のオン電圧以上の値（一定値）となっており（「Ｈ（ハイ）状態」に対応する電圧）、電圧ＶＬは、発光制御トランジスタＴｒ３のオン電圧よりも低い値（一定値）となっている（「Ｌ（ロー）状態」に対応する電圧）。なお、このような発光制御線駆動回路２５による各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでの発光期間の制御動作の詳細については、後述する。
【００４１】
［表示装置の作用・効果］
続いて、本実施の形態の表示装置１の作用および効果について説明する。
【００４２】
（表示動作）
この表示装置１では、図１〜図３に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１（各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ）に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００４３】
具体的には、図２および図３を参照すると、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでは、以下のようにして映像信号の書き込み動作が行われる。まず、信号線ＤＴＬの電圧が映像信号電圧となっており、かつ発光制御線ＤＳＬの電圧が電圧ＶＨ（「Ｈ」状態）となっている期間中に、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する映像信号電圧へと上昇する。その結果、補助容量素子Ｃｓに対して映像信号電圧が書き込まれ、保持される。また、発光制御線ＤＳＬの電圧が電圧ＶＨ（「Ｈ」状態）であるため、発光制御トランジスタＴｒ３もオン状態となっている。
【００４４】
このとき、有機ＥＬ素子１２のアノード電圧は、この段階ではまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖca（＝ＶＳＳ）とを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１２はカットオフ状態となっている。すなわち、この段階では、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。
【００４５】
次に、信号線ＤＴＬおよび発光制御線ＤＳＬの電圧がそれぞれ、映像信号電圧および電圧ＶＨ（「Ｈ」状態）のまま保持されている期間中に、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffへと下げる。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇すると共に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する。そして、これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間には、補助容量素子Ｃｓに保持された映像信号電圧、すなわち発光制御トランジスタＴｒ３におけるゲート−ソース間電圧に応じた電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する。
【００４６】
次に、駆動回路２０は、所定の期間が経過したのち、有機ＥＬ素子１２の発光期間を終了させる。具体的には、発光制御線駆動回路２５が、発光制御線ＤＳＬの電圧を電圧ＶＨから電圧ＶＬへと下げる（「Ｈ」状態から「Ｌ」状態へと移行させる）。すると、発光制御トランジスタＴｒ３がオフ状態となるため、駆動トランジスタＴｒ２のソース電位Ｖｓが下降していく。これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、これ以降は有機ＥＬ素子１２が消光する（消光期間へと移行する）。このようにして、発光制御線ＤＳＬに対して印加する制御パルスの幅（ここでは、「Ｈ」状態の期間の長さ）に応じて、各画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける発光期間の長さを制御することが可能となっている。
【００４７】
なお、その後は、駆動回路２０は、これまで説明した発光動作および消光動作がフレーム期間（１垂直期間、１Ｖ期間）ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間（１Ｈ期間）ごとに、発光制御線ＤＳＬに印加する制御パルスおよび走査線ＷＳＬに印加する選択パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作（駆動回路２０による表示駆動）がなされる。
【００４８】
（特徴的部分の作用）
次に、本実施の形態の表示装置１における特徴的部分の作用について、比較例（比較例１，２）と比較しつつ詳細に説明する。
【００４９】
（比較例１）
図４（Ａ）は、比較例１に係る画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇに対する発光制御線（発光制御線ＤＳＬ１０１）の接続構造を模式的に表したものである。また、図４（Ｂ）は、この比較例１に係る発光制御線ＤＳＬ１０１に印加される制御パルスのタイミング波形の一例を表したものである。
【００５０】
比較例１では、まず、図４（Ａ）に示したように、画素１１内の３つ（全て）のサブピクセル１１Ｒ，１１Ｂに対し、１つ（単一）の発光制御線ＤＳＬ１０１が共通して接続されている。そして、例えば図４（Ｂ）に示したように、１つの発光制御線ＤＳＬ１０１に対して制御パルスを順次印加することにより、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける有機ＥＬ素子１２の発光（点灯）動作および消光（消灯）動作の制御が可能となっている。言い換えると、図中に示した制御パルスの幅（パルス幅）を調整することにより、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける発光期間および消光期間の長さの制御（ＰＷＭ制御）が可能となっている。具体的には、例えば図中に示した「Ｈ」期間（点灯期間）のパルス幅と「Ｌ」期間（消灯期間）のパルス幅との比率を制御することにより、発光期間および消灯期間の長さ（比率）の制御が可能となっている。
【００５１】
ところが、この比較例１では、以下説明するような問題が生じ得る。
【００５２】
すなわち、まず、有機ＥＬ表示装置では一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路（例えば、図３に示した画素回路１４）では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタ（例えば、図３に示した駆動トランジスタＴｒ２）に流れる電流値Ｉｄが変化する。したがって、この電流値Ｉｄの変化に応じて有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
【００５３】
また、有機ＥＬ表示装置では一般に、各色のサブピクセルごとに、このような有機ＥＬ素子の劣化の速度が異なることも知られている。したがって、例えば比較例１のように、画素１１が３つの色に対応するサブピクセル１１Ｒ，１１Ｂ，１１Ｇにより構成されている場合、画素１１において経時的な色ずれが生じて表示画質が低下してしまうことになる。
【００５４】
このように、例えば各色のサブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに劣化速度が異なる要因としては、まず、有機ＥＬ素子（例えば、図３中の有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ）における発光効率が色ごとに異なることが主要因として挙げられる。ただし、この他にも、比較例１を含めた従来例では、ホワイトバランスの調整を図るため、各色のサブピクセル（例えば、サブピクセル１１Ｒ，１１Ｂ，１１Ｇ）ごとに、有機ＥＬ素子に流れる電流の密度（電流密度）が異なるように設定されることも要因の１つとなっている。一般に、有機ＥＬ素子における発光効率が相対的に低い色に対応するサブピクセルでは、他の色のサブピクセルと比べて電流密度を高く設定する必要があることから、劣化速度が早まってしまうためである。
【００５５】
そこで、このような電流密度の相違に起因した経時的な色ずれを抑制するため、比較例１において、例えば以下の２つの手法を適用することが考えられる。第１の手法は、各色のサブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに開口率の大きさを異ならせることにより、上記のように電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである。また、第２の手法は、各画素１１において１つの色に対して複数個のサブピクセルを設けることにより、第１の手法と同様に電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである。
【００５６】
ところが、第１の手法では、例えばシャドーマスクを用いた蒸着によって有機ＥＬ素子１２を形成する場合、開口率の大きさを色ごとに変えるには、各色に応じたシャドーマスクが必要となる。このため、各色で開口率の大きさを同一とした場合（各色で共通のシャドーマスクを用いる場合）と比べて製造工程が増えてしまうことになり、コストアップの要因となる。
【００５７】
一方、第２の手法では、１つの色に対して複数個のサブピクセルがあることに起因して、例えば１画素分の幅の白色線などの表示の際に、精細度の高い画像では、色がにじんで見えたり凸凹に見えたりする場合が生じ得る。すなわち、この第２の手法では、表示画質が低下してしまうことになる。
【００５８】
そこで、これらの手法とは別の手法として、比較例１において、前述した制御パルスの幅（パルス幅）（図４（Ｂ））を調整して各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにおける発光期間の長さを調整することにより、色ごとの劣化速度の均一化を図ることが考えられる。しかしながら、この比較例１では前述したように（図４（Ａ））、画素１１内の３つのサブピクセル１１Ｒ，１１Ｂに対し、１つの発光制御線ＤＳＬ１０１が共通して接続されている。したがって、比較例１では、この発光制御線ＤＳＬ１０１を用いて各サブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに発光期間の長さを調整することはできない。すなわち、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでは、全て同一（共通）のタイミングで発光（点灯）動作および消光（消灯）動作を行わざるを得ないことになる。
【００５９】
（比較例２）
一方、図５に示した比較例２に係る画素１１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでは、上記比較例１とは異なり、画素１１内の３つのサブピクセル１１Ｒ，１１Ｂに対し、３つの発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３が個別に接続されている。これにより、比較例２では比較例１とは異なり、これら３つの発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３を用いて各サブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに発光期間の長さを調整し、色ごとの劣化速度の均一化を図ることが可能となる。すなわち、この比較例２では、サブピクセルの構造（開口率の大きさや個数）を色ごとに異ならせることなく、かつ電流密度も色ごとに異ならせずに、色ごとの劣化速度の均一化を図ることが可能となっている。
【００６０】
ところが、この比較例２では上記のように、発光期間を調整するための発光制御線（ここでは、３つの発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３）を、各色のサブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに個別に設ける必要がある。このため、色ごとの発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３が多数配線されることに起因して、各画素１１の開口率の低下や、配線間のクリアランスの減少による製造不良の増加等が引き起こされ、総合的に低コスト化を図るのが困難となってしまう。
【００６１】
（実施の形態）
これに対して、本実施の形態の表示装置１では、例えば図２（Ｂ），（Ｃ）に示したように、まず上記比較例１とは異なり、各画素１１に対して複数の発光制御線（ここでは、２つの発光制御線ＤＳＬ１，ＤＳＬ２）が設けられている。そして、各画素１１において、３つの色に対応する各サブピクセル１１Ｒ，１１Ｂにはそれぞれ、これら発光制御線ＤＳＬ１，ＤＳＬ２のうちの一の発光制御線が割り当てられて接続されている。
【００６２】
これにより、本実施の形態では上記比較例２と同様に、各サブピクセル１１Ｒ，１１Ｂにおける構造（例えば、開口率の大きさや個数）および電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図ることが可能となる。具体的には、２つの発光制御線ＤＳＬ１，ＤＳＬ２を用いて、各サブピクセル１１Ｒ，１１Ｂにおける発光期間を２種類以上（ここでは２種類）に調整することが可能となる。すなわち、サブピクセル１１Ｒ，１１Ｂでの構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることが可能となる。
【００６３】
また、本実施の形態では上記比較例２とは異なり、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの少なくとも１つが、３つのサブピクセル１１Ｒ，１１Ｂのうちの一部である２以上（ここでは２つ）のサブピクセルに対して共通して接続されている。具体的には、例えば図２（Ｂ）では、発光制御線ＤＳＬ１が、２つのサブピクセル１１Ｒ，１１Ｂに対して共通して接続されている。また、例えば図２（Ｃ）では、発光制御線ＤＳＬ２が、２つのサブピクセル１１Ｂ，１１Ｇに対して共通して接続されている。
【００６４】
これにより、本実施の形態では、３つのサブピクセル１１Ｒ，１１Ｂに対して発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３が個別に接続されている比較例２と比べ、使用する発光制御線の数が少なくて済む。すなわち、この場合、比較例２では３つの発光制御線ＤＳＬ２０１，ＤＳＬ２０２，ＤＳＬ２０３を用いているのに対し、本実施の形態では２つの発光制御線ＤＳＬ１，ＤＳＬ２を用いれば済むことになる。
【００６５】
ここで、本実施の形態では、上記したような、２つの発光制御線ＤＳＬ１，ＤＳＬ２を用いた各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでの発光期間の調整（制御）動作は、具体的には以下のようにして行う。
【００６６】
すなわち、例えば図６（Ａ）〜（Ｃ）に示したようにして、発光制御線駆動回路２５において、各発光制御線ＤＳＬ１，ＤＳＬ２に印加される制御パルスの幅をそれぞれ調整する。具体的には、有機素子１２における発光効率が相対的に高い色に対応するサブピクセルでは、有機ＥＬ素子１２における発光効率が相対的に低い色に対応するサブピクセルと比べて発光期間が短くなるように、制御パルスの幅をそれぞれ調整する。例えば、ここでは、発光制御線ＤＳＬ２が接続されているサブピクセル（図２（Ｂ）ではサブピクセル１１Ｇ、図２（Ｃ）ではサブピクセル１１Ｂ，１１Ｇ）では、発光制御線ＤＳＬ１が接続されているサブピクセル（図２（Ｂ）ではサブピクセル１１Ｒ，１１Ｂ、図２（Ｃ）ではサブピクセル１１Ｒ）と比べ、発光期間が短くなっている。なお、図６（Ａ）に示した垂直同期信号（Ｖｓｙｎｃ）は、例えば図１中に示した制御信号２２Ａのうちの１つに相当する信号であり、１Ｖ期間（１垂直期間）を示す信号である。
【００６７】
ただし、この図６に示した例では、発光制御線ＤＳＬ１，ＤＳＬ２における「Ｈ」期間の開始タイミングが同一となっているため、図中に示した発光期間（点灯期間）ΔＴ１のように、発光制御線ＤＳＬ１のみが「Ｈ」状態となっている期間が長くなっている。すなわち、３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇのうちの一部のサブピクセルのみが発光状態となっている発光期間ΔＴ１が、連続して長く続くように設定されている。この場合、発光時間が相対的に短いサブピクセルと相対的に長いサブピクセルとの間での発光時間差が大きいことに起因して、動画表示において、画像の輪郭部に発光時間が長い色の残色が視認されてしまうおそれがある。具体的には、コントラストが高い色の境界部分において、発光時間が短いサブピクセルに対して発光時間が長いサブピクセルの色がにじんで見えてしまうおそれがある。
【００６８】
そこで、本実施の形態では、例えば図７（Ａ）〜（Ｃ）に示したようにして、各発光制御線ＤＳＬ１，ＤＳＬ２に印加される制御パルスの幅をそれぞれ調整するようにするのが望ましい。具体的には、発光期間が相対的に短くなるように設定されたサブピクセルにおける発光期間全体およびその前後に、発光期間が相対的に長くなるように設定されたサブピクセルにおける発光期間が設けられることとなるように、制御パルスの幅をそれぞれ調整する。言い換えると、発光期間が相対的に短くなるように設定されたサブピクセルにおける発光期間全体が、発光期間が相対的に長くなるように設定されたサブピクセルにおける発光期間内に包含されるように調整する。例えば、ここでは、発光制御線ＤＳＬ１の「Ｈ」状態により規定される発光期間全体およびその前後に、発光制御線ＤＳＬ２の「Ｈ」状態により規定される発光期間が設けられている。
【００６９】
これにより、３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇのうちの一部のサブピクセルのみが発光状態となっている発光期間（発光期間ΔＴ２１，ΔＴ２２）が、発光制御線ＤＳＬ２の「Ｈ」期間（相対的に短いほうの発光期間）の前後の２つに分割される。これにより、図６に示した場合と比べ、発光制御線ＤＳＬ１のみが連続して「Ｈ」状態となっている期間が短くなるため、動画表示時における画像の輪郭部の残色が軽減される。なお、この場合において、更に、図７中に示したタイミングｔ２１，ｔ２２のように、相対的に長いほうの発光期間の中心タイミングと、相対的に短いほうの発光期間の中心タイミングとが、互いに一致するようにするのがより望ましい。このように設定した場合に、発光制御線ＤＳＬ１のみが連続して「Ｈ」状態となっている期間が最も短くなり、動画表示時における画像の輪郭部の残色が更に軽減されるからである。
【００７０】
また、本実施の形態では、例えば図８（Ａ）〜（Ｃ）に示したように、図７に示した場合を前提として、更に、発光期間が相対的に短くなるようにサブピクセルにおける発光期間が、互いに分離された複数の期間に分割して設けられているようにするのが望ましい。具体的には、ここで、相対的に短いほうの発光期間（発光制御線ＤＳＬ２の「Ｈ」期間）が、相対的に長いほうの発光期間（発光制御線ＤＳＬ１の「Ｈ」期間）内において、２つに分割されている。これにより、発光制御線ＤＳＬ１のみが連続して「Ｈ」状態となっている期間（発光期間ΔＴ３１，ΔＴ３２，ΔＴ３３）が、図７に示した場合と比べて更に短くなるため、動画表示時における画像の輪郭部の残色が更に軽減される。このことから、相対的に短いほうの発光期間における分割数は、できるだけ大きくなるように設定するのが好ましいと言える。
【００７１】
更に、本実施の形態では、例えば図７および図８に示したように、発光制御線ＤＳＬ１における「Ｈ」期間は、連続して設けられているようにすることが望ましい。このように構成した場合、発光制御線ＤＳＬ１における「Ｌ」期間も連続することになる。これにより、結果的に１Ｖ期間中において発光制御線ＤＳＬ１，ＤＳＬ２の双方が連続して「Ｌ」状態となっている期間、すなわち、サブピクセル１１Ｒ，１１Ｂ，１１Ｇのいずれもが連続して非発光状態となっている期間（黒表示の期間）を、長く確保することができる。したがって、残像を軽減して動画特性を向上させることができる。
【００７２】
なお、この場合、複数に分割された各発光期間は、図８の場合における３つの発光期間ΔＴ３１，ΔＴ３２，ΔＴ３３のように、それぞれの長さが互いに均等（同一）となっていることが望ましい。このように設定した場合に、発光制御線ＤＳＬ１のみが連続して「Ｈ」状態となっている期間が最も短くなり、動画表示時における画像の輪郭部の残色が更に軽減されるからである。また、更に好ましくは、１Ｖ期間において、発光制御線ＤＳＬ１，ＤＳＬ２がそれぞれ「Ｈ」状態となっている期間について、各々の時間軸上の重心が互いに一致しているようにするとよい。
【００７３】
以上のように本実施の形態では、各画素１１に接続された２つの発光制御線ＤＳＬ１，ＤＳＬ２に対して制御パルスを印加することによって、各色に対応する３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇの発光動作および消光動作をそれぞれ制御すると共に、各画素１１において、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇにはそれぞれ、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一の発光制御線が割り当てられて接続されているようにしたので、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇでの構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることができる。また、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの少なくとも１つが、３つのサブピクセル１１Ｒ，１１Ｂのうちの一部である２つのサブピクセルに対して共通して接続されているようにしたので、使用する発光制御線の数を削減しつつ、そのような経時的な色ずれの抑制を実現することができる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。なお、以上説明した各サブピクセルにおける発光期間の調整（制御）動作は、発光制御線が３本以上ある構成においても、同様の考え方に基づき行うことが効果的である。
【００７４】
また、各画素１１における開口率の向上による素子信頼性の向上や、発光制御線の配線間のクリアランスの拡大による不良率の低下、駆動回路２０の規模の縮小によって有効画面外サイズが縮小されることによるデザイン性の向上、ならびに駆動回路２０に外部集積回路を用いる場合には出力数削減によるサイズおよびコストの抑制を図ることが可能となる。
【００７５】
更に、各画素１１において外光反射を抑制するために開口率を小さくした場合にも、同一の輝度を得るために電流密度を上げるのではなく、サブピクセル１１Ｒ，１１Ｂ，１１Ｇごとに発光時間を長くすることによって、同一の輝度を得ることができる。すなわち、外光反射の抑制と素子の劣化の抑制とを両立させることが可能となる。
【００７６】
＜２．変形例＞
続いて、上記実施の形態の変形例（変形例１〜４）について説明する。これらの変形例では、以下説明するように、各画素が、赤（Ｒ）、青（Ｂ）、緑（Ｇ）および白（Ｗ）の４色に対応する４つのサブピクセル（サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗ）により構成されるようになっている。なお、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００７７】
（変形例１）
図９（Ａ）は、変形例１に係る画素（画素１１−１）内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線（発光制御線ＤＳＬ１，ＤＳＬ２）の接続構造を模式的に表したものである。
【００７８】
この図９（Ａ）では発光制御線以外については図示していないが、本変形例では、サブピクセル１１Ｒには、信号線ＤＴＬｒ、走査線ＷＳＬおよび発光制御線ＤＳＬ１が接続されている。同様に、サブピクセル１１Ｂには、信号線ＤＴＬｂ、走査線ＷＳＬおよび発光制御線ＤＳＬ１が接続されている。サブピクセル１１Ｇには、信号線ＤＴＬｇ、走査線ＷＳＬおよび発光制御線ＤＳＬ２が接続されている。また、サブピクセル１１Ｗには、信号線ＤＴＬｗ、走査線ＷＳＬおよび発光制御線ＤＳＬ２が接続されている。
【００７９】
すなわち、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬは共通して接続されている。また、ここでは、２つのサブピクセル１１Ｒ，１１Ｂに対し、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方の発光制御線ＤＳＬ１が共通して接続され、残りの２つのサブピクセル１１Ｇ，１１Ｗに対して他方の発光制御線ＤＳＬ２が接続されている。換言すると、各画素１１において、サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗにはそれぞれ、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方が割り当てられて接続されている。そして、これら２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの少なくとも１つ（ここでは、発光制御線ＤＳＬ１，ＤＳＬ２の双方）が、４つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗのうちの２以上（ここでは２つずつ）のサブピクセルに対して共通して接続されている。
【００８０】
（変形例２）
図９（Ｂ）は、変形例２に係る画素１１−１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線ＤＳＬ１，ＤＳＬ２，ＤＳＬ３の接続構造を模式的に表したものである。
【００８１】
本変形例においても、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬは共通して接続されている。また、本変形例では、２つのサブピクセル１１Ｒ，１１Ｂに対し、３つの発光制御線ＤＳＬ１〜ＤＳＬ３のうちの発光制御線ＤＳＬ１が共通して接続され、１つのサブピクセル１１Ｇに対して発光制御線ＤＳＬ２が接続され、１つのサブピクセル１１Ｗに対して発光制御線ＤＳＬ３が接続されている。
【００８２】
このように、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対して接続される発光制御線の数は、上記変形例１のような２つには限られず、本変形例のような３つであってもよい。また、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線ＤＳＬ１，ＤＳＬ２，ＤＳＬ３の接続構造は、本変形例で説明したものには限られず、他の接続構造としてもよい。
【００８３】
（変形例３）
図９（Ｃ）は、変形例３に係る画素１１−１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線ＤＳＬ１，ＤＳＬ２の接続構造を模式的に表したものである。
【００８４】
本変形例においても、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬは共通して接続されている。また、本変形例では、３つのサブピクセル１１Ｒ，１１Ｂ，１１Ｇに対し、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方の発光制御線ＤＳＬ１が共通して接続され、残りの１つのサブピクセル１１Ｗに対して他方の発光制御線ＤＳＬ２が接続されている。
【００８５】
このように、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線ＤＳＬ１，ＤＳＬ２の接続構造は、上記変形例１で説明したものには限られず、他の接続構造としてもよい。
【００８６】
（変形例４）
図９（Ｄ）は、変形例４に係る画素１１−１内の各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗに対する発光制御線ＤＳＬ１，ＤＳＬ２の接続構造を模式的に表したものである。
【００８７】
本変形例においても、各サブピクセル１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬは共通して接続されている。ただし、本変形例では、上記変形例１〜３とは異なり、画素１１−１内において、２つのサブピクセル１１Ｒ，１１Ｂが上側の領域に配置されると共に、２つのサブピクセル１１Ｇ，１１Ｗが下側の領域に配置されている。そして、上側の２つのサブピクセル１１Ｒ，１１Ｂに対し、２つの発光制御線ＤＳＬ１，ＤＳＬ２のうちの一方の発光制御線ＤＳＬ１が共通して接続され、下側の２つのサブピクセル１１Ｇ，１１Ｗに対し、他方の発光制御線ＤＳＬ２が共通して接続されている。
【００８８】
このようにして本変形例では、発光制御線ＤＳ１，ＤＳ２の延在方向（ここでは図中の左右方向）に沿って配置されているサブピクセル同士を組にして共通接続しているため、発光制御線ＤＳ１，ＤＳＬ２の配線構造を簡略化することができる。このように、サブピクセル同士の位置関係に着目して共通に接続する組合せを選択するようにすれば、発光制御線の配線構造を簡略化することができ、歩留まりの向上や開口率の向上に寄与することができる。
【００８９】
以上のような上記変形例１〜４においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。すなわち、低コスト化を図りつつ高画質化を実現することが可能となる。
【００９０】
なお、これらの変形例１〜４においても、発光制御線を共通して接続させるサブピクセルの組み合わせについては、上記実施の形態と同様のことが言える。すなわち、例えば、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ（有機ＥＬ素子１２Ｗは図示せず）における発光効率の値が相対的に近いサブピクセル同士で、発光制御線が共通して接続されているようにするのが望ましい。具体的には、例えば、白色，赤色，緑色に対応するサブピクセル１１Ｗ，１１Ｒ，１１Ｇに対して一の発光制御線が共通して接続されると共に、青色に対応するサブピクセル１１Ｂに対して他の発光制御線が単独で接続されている場合が挙げられる。また、例えば、赤色，緑色，青色に対応するサブピクセル１１Ｒ，１１Ｇ，１１Ｂに対して一の発光制御線が共通して接続されると共に、白色に対応するサブピクセル１１Ｗに対して他の発光制御線が単独で接続されている場合が挙げられる。
【００９１】
あるいは、例えば、Ｒ，Ｇ，Ｂ，Ｗの各色に固有の視感度（視認性）の値が相対的に近いサブピクセル同士で、発光制御線が共通して接続されているようにするのが望ましい。具体的には、白色，緑色に対応するサブピクセル１１Ｗ，１１Ｇに対して一の発光制御線が共通して接続されると共に、赤色，青色に対応するサブピクセル１１Ｒ，１１Ｂに対して他の発光制御線が共通して接続されている場合が挙げられる。
【００９２】
＜３．モジュールおよび適用例＞
続いて、図１０〜図１５を参照して、上記実施の形態および各変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００９３】
（モジュール）
表示装置１は、例えば、図１０に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００９４】
（適用例１）
図１１は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【００９５】
（適用例２）
図１２は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【００９６】
（適用例３）
図１３は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【００９７】
（適用例４）
図１４は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【００９８】
（適用例５）
図１５は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００９９】
＜４．その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１００】
例えば、上記実施の形態等では、例えば図２，図９に示したように、複数の発光制御線のうちの少なくとも１つが、複数のサブピクセルのうちの一部である２つ以上のサブピクセルに対して共通して接続されている場合を前提として説明したが、この場合には限られない。すなわち、このような発光制御線の共通接続を前提としないで、例えば図７または図８に示したような、複数の発光制御線を用いた各サブピクセルでの発光期間の調整（制御）動作を行うようにしてもよい。
【０１０１】
また、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は、上記実施の形態等で説明したものに限られない。すなわち、画素回路１４の構成は、上記実施の形態等で説明した「３Ｔｒ１Ｃ」の回路構成には限られず、例えば必要に応じて、容量素子やトランジスタ等を画素回路１４に追加したり置き換えたりするようにしてもよい。その場合、画素回路１４の変更に応じて、上述した走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５の他に、必要な駆動回路を追加するようにしてもよい。
【０１０２】
更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【０１０３】
加えて、上記実施の形態等では、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および発光制御トランジスタＴｒ３がそれぞれ、ｎチャネルトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、この場合には限られない。すなわち、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および発光制御トランジスタＴｒ３がそれぞれ、ｐチャネルトランジスタ（例えば、ｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。
【符号の説明】
【０１０４】
１…表示装置、１０…表示パネル、１１，１１−１…画素、１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ…サブピクセル、１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４…信号線駆動回路、２５…発光制御線駆動回路、ＷＳＬ…走査線、ＤＴＬ，ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ…信号線、ＤＳＬ，ＤＳＬ１〜ＤＳＬ３…発光制御線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｔｒ３…発光制御トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、ＶＤＤ…固定電源、ＶＳＳ…固定電位、ΔＴ１，ΔＴ２１，ΔＴ２２，ΔＴ３１〜ΔＴ３３…発光期間（点灯期間）、ｔ２１，ｔ２２…タイミング。
【図１】
2011133811.tif 000003
【図２】
2011133811.tif 000004
【図３】
2011133811.tif 000005
【図４】
2011133811.tif 000006
【図５】
2011133811.tif 000007
【図６】
2011133811.tif 000008
【図７】
2011133811.tif 000009
【図８】
2011133811.tif 000010
【図９】
2011133811.tif 000011
【図１０】
2011133811.tif 000012
【図１１】
2011133811.tif 000013
【図１２】
2011133811.tif 000014
【図１３】
2011133811.tif 000015
【図１４】
2011133811.tif 000016
【図１５】
2011133811.tif 000017