(57)【要約】【課題】正と負のしきい値電圧を補償でき、駆動トランジスタが常に飽和領域で動作できるＡＭＯＬＥＤ表示装置の電圧補償型画素回路を得る。【解決手段】高低電位電源ライン間に発光素子と直列接続され、第１ノードに供給された電圧に応答して発光素子を駆動する駆動トランジスタ、スキャン信号に応答してデータ電圧を第２ノードに供給する第１プログラムトランジスタ、スキャン信号に応答して基準電圧を第１ノードに供給する第２プログラムトランジスタ、マージ信号に応答して第１と第２ノードを接続させるマージトランジスタ、駆動トランジスタと発光素子間の第３ノードと第２ノードとの間に接続され、データ電圧に応じ、駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタ、リセット信号に応答して第１ないし第３ノードのうちの少なくとも２個のノードを初期化電圧に初期化させる第１及び第２リセットトランジスタを備える。【選択図】図１
2011242767.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を駆動する有機発光ダイオード表示装置の電圧補償型画素回路であって、
高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第１ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、
スキャンラインのスキャン信号に応答して、データラインのデータ電圧を第２ノードに供給する第１プログラムトランジスタと、
前記スキャンラインのスキャン信号に応答して、基準電圧供給ラインからの基準電圧を前記第１ノードに供給する第２プログラムトランジスタと、
マージラインのマージ信号に応答して前記第１ノードと第２ノードとを接続させるマージトランジスタと、
前記駆動トランジスタと前記発光素子間の第３ノードと前記第２ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、
リセットラインのリセット信号に応答して、前記第１、第２、第３ノードのうちの少なくとも２個のノードを、初期化電圧ラインの初期化電圧に初期化させる第１及び第２リセットトランジスタと、
を備えることを特徴とする、有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項２】
前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、
前記初期化期間で、前記第１及び第２リセットトランジスタと前記マージトランジスタがターンオンされて、前記第１、第２、第３ノードを前記初期化電圧に初期化させ、
前記プログラム期間で、前記第１及び第２プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第３ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、
前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御することを特徴とする、請求項１に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項３】
前記初期化期間で、前記第１リセットトランジスタは、前記リセット信号に応答して前記第３ノードと前記第１ノードまたは第２ノードとを接続させ、前記第２リセットトランジスタは、前記リセット信号に応答して前記初期化電圧ラインと前記第２ノードまたは第３ノードとを接続させ、前記マージトランジスタは、前記第１及び第２ノードを接続させることを特徴とする、請求項２に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項４】
前記初期化電圧ラインは、前段のマージラインを用いて、前記初期化電圧として前段のマージ信号のゲートオフ電圧を供給することを特徴とする、請求項３に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項５】
前記スキャン信号と前記マージ信号は反対極性を有し、前記スキャン信号にゲートオン電圧が供給される期間は、前記マージ信号にゲートオフ電圧が供給される期間よりも短いことを特徴とする、請求項４に記載の有機発光ダイオード表示装置。
【請求項６】
前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、
前記初期化期間で、前記第１及び第２リセットトランジスタがターンオンされて前記第１及び第３ノードは前記初期化電圧に初期化され、第３リセットトランジスタが前記リセット信号に応答して前記第２ノードを前記高電位電圧に初期化させ、
前記プログラム期間で、前記第１及び第２プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第３ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、
前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御することを特徴とする、請求項１に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項７】
前記リセットラインは、前段のスキャンラインを用いて前記リセット信号として前段のスキャン信号を供給することを特徴とする、請求項３または６に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項８】
前記基準電圧として前記低電位電圧を用いることを特徴とする、請求項３または６に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項９】
発光素子を駆動する有機発光ダイオード表示装置の電圧補償型画素回路であって、
高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第１ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、
スキャンラインのスキャン信号に応答してデータラインのデータ電圧を第２ノードに供給するプログラムトランジスタと、
マージラインのマージ信号に応答して前記第１ノードと第２ノードとを接続させるマージトランジスタと、
前記駆動トランジスタ及び前記発光素子間の第３ノードと前記第２ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、
リセットラインのリセット信号に応答して、前記第１、第２、第３ノードのうちの少なくとも２個のノードを初期化電圧ラインの初期化電圧に初期化させる第１及び第２リセットトランジスタと、
前記スキャンラインと前記第１ノードとの間に接続され、前記スキャン信号の変動分に従う基準電圧を前記第１ノードに供給するキャパシタと、
を備えることを特徴とする、有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１０】
前記発光素子は、前記初期化期間及びプログラム期間で負のバイアスが印加されて前記キャパシタとして用いられ、前記発光期間でのみ正のバイアスが印加されて発光することを特徴とする、請求項３、６及び９のいずれか１項に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１１】
前記プログラム期間で、前記発光素子のキャパシタは、前記第３ノードの電位が前記基準電圧（Ｖｒｅｆ）と前記しきい値電圧（Ｖｔｈ）との差電圧（Ｖｒｅｆ−Ｖｔｈ）になるまで、前記駆動トランジスタを通じて電荷を蓄積し、前記ストレージキャパシタは、前記プログラム期間で、前記第２及び第３ノードとの差電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶し、
前記発光期間で、前記駆動トランジスタは、前記データ電圧（Ｖｄａｔａ）と前記基準電圧（Ｖｒｅｆ）との差電圧（Ｖｄａｔａ−Ｖｒｅｆ）の二乗に比例する電流を前記発光素子に供給することを特徴とする、請求項１０に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１２】
前記画素回路のトランジスタはｎ型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出することを特徴とする、請求項１０に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１３】
前記画素回路のトランジスタはｐ型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出することを特徴とする、請求項１０に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１４】
前記基準電圧を調節して前記発光素子のブラック輝度を調整することを特徴とする、請求項１０に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【請求項１５】
前記駆動トランジスタは常に飽和領域で駆動されることを特徴とする、請求項１０に記載の有機発光ダイオード表示装置の電圧補償型画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス有機発光ダイオード（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ；以下、“ＡＭＯＬＥＤ”という）表示装置に係り、特に、正のしきい値電圧及び負のしきい値電圧を補償できる他、駆動トランジスタが常に飽和領域で動作できるＡＭＯＬＥＤ表示装置の電圧補償型画素回路に関するものである。
【背景技術】
【０００２】
ＡＭＯＬＥＤ表示装置は、電子と正孔との再結合により有機発光層を発光させる自発光素子を有し、輝度が高く、駆動電圧が低く、超薄膜化が可能なことから、次世代表示装置として期待されている。
【０００３】
ＡＭＯＬＥＤ表示装置を構成する多数の画素のそれぞれは、アノード及びカソード間の有機発光層で構成された発光素子と、発光素子を独立的に駆動する画素回路とを備える。画素回路は、電圧型と電流型に分類することができる。電圧型画素回路は、電流型画素回路に比べて、外部駆動回路が簡単で、高速動作に適合している点から、ＡＭＯＬＥＤ  ＴＶ用の画素回路への適用可能性が高い。
【０００４】
電圧型画素回路は、主に、スイッチング薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、“ＴＦＴ”という）、キャパシタ及び駆動ＴＦＴを含む。スイッチングＴＦＴは、スキャンパルスに応答して、データ信号に対応する電圧をキャパシタに充電し、駆動ＴＦＴは、キャパシタに充電された電圧の大きさに応じて、発光素子に供給される電流の大きさを制御して発光素子の輝度を調節する。一般に、発光素子の光度は、駆動ＴＦＴから供給される電流に比例する。
【０００５】
しかし、従来の電圧型画素回路は、工程偏差などによって、位置別に駆動ＴＦＴのしきい値電圧（Ｖｔｈ）が異なり、輝度が不均一になったり、時間によってしきい値電圧が可変して輝度が減少し、寿命が低下するという問題点があった。これを解決するために、電圧型画素回路は、駆動ＴＦＴのしきい値電圧を検出して補償する方法を用いている。
【０００６】
例えば、特許文献１及び２に開示された従来の電圧補償型画素回路は、駆動ＴＦＴのゲートとドレインとを接続させてドレイン−ソース間の電流が充分に小さくなるソース−ゲート間電圧をしきい値電圧として検出し、検出されたしきい値電圧分だけデータ電圧を補償して用いる。また、従来の電圧補償型画素回路は、しきい値電圧を検出する時、発光素子の発光をオフにするために、駆動ＴＦＴと発光素子との間に直列接続された発光制御ＴＦＴを使用する。しかし、この従来の電圧補償型画素回路は、下記のような問題点がある。
【０００７】
第一に、ｎ型ＴＦＴを適用した画素回路において、駆動ＴＦＴをダイオード構造として接続させ、しきい値電圧を検出する時に、駆動ＴＦＴのしきい値電圧がネガティブである場合を検出することができない。また、ｐ型ＴＦＴを適用した画素回路では、駆動ＴＦＴのしきい値電圧がポジティブである場合を検出できない。これは、駆動ＴＦＴがゲートとドレインとが接続されたダイオード構造になると、ゲート−ドレイン間電圧が‘０Ｖ’になることから、検出可能な最小または最大しきい値電圧が‘０Ｖ’に制限されるからである。
【０００８】
第二に、駆動ＴＦＴと発光素子との間に直列接続された発光制御ＴＦＴは、発光時に常に線形領域で動作するから、バイアスストレス影響が大きく、劣化も大きい。一般に、ＴＦＴにおいて、ゲート−ソース間電圧（Ｖｇｓ）からしきい値電圧（Ｖｔｈ）を減算した値がドレイン−ソース間電圧（Ｖｄｓ）より小さいまたは等しい場合、すなわち、Ｖｇｓ−Ｖｔｈ≦Ｖｄｓの状態を飽和領域といい、ゲート−ソース間電圧（Ｖｇｓ）からしきい値電圧（Ｖｔｈ）を減算した値が、ドレイン−ソース間電圧（Ｖｄｓ）より大きいまたは等しい場合、すなわち、Ｖｇｓ−Ｖｔｈ≧Ｖｄｓの状態を線形領域というが、線形領域ではＴＦＴの劣化が早いと知られている。ところが、従来の電圧補償型画素回路では、発光期間中に発光制御ＴＦＴは線形領域で動作し、駆動ＴＦＴは飽和領域で動作するため、発光制御ＴＦＴはバイアスストレス影響により駆動ＴＦＴよりも早く劣化するという問題点がある。
【０００９】
一方、発光制御ＴＦＴの問題点を解決する目的で発光制御ＴＦＴを省くと、発光期間以外の期間にも発光素子が発光するため、ブラック輝度が上昇してコントラストが低くなるという問題につながる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国特許第１０−０６３６４８３号
【特許文献２】米国特許第７，６４９，２０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記従来の問題点を解決するために案出されたもので、本発明が解決しようとする課題は、駆動ＴＦＴの極性にかかわらず、正のしきい値電圧の他に負のしきい値電圧も補償できるＡＭＯＬＥＤ表示装置の電圧補償型画素回路を提供することである。
【００１２】
また、本発明が解決しようとする他の課題は、駆動ＴＦＴと発光素子との間に直列接続される発光制御ＴＦＴを省いても、発光素子の余分の発光を防止できるＡＭＯＬＥＤ表示装置の電圧補償型画素回路を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の実施例によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第１ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、  スキャンラインのスキャン信号に応答して、データラインのデータ電圧を第２ノードに供給する第１プログラムトランジスタと、前記スキャンラインのスキャン信号に応答して、基準電圧供給ラインからの基準電圧を前記第１ノードに供給する第２プログラムトランジスタと、マージラインのマージ信号に応答して前記第１ノードと第２ノードとを接続させるマージトランジスタと、前記駆動トランジスタ及び前記発光素子間の第３ノードと前記第２ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、リセットラインのリセット信号に応答して、前記第１、第２、第３ノードのうちの少なくとも２個のノードを、初期化電圧ラインの初期化電圧に初期化させる第１及び第２リセットトランジスタと、を備える。
【００１４】
前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第１及び第２リセットトランジスタと、前記マージトランジスタがターンオンされて、前記第１、第２、第３ノードを前記初期化電圧に初期化させ、前記プログラム期間で、前記第１及び第２プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第３ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御する。
【００１５】
前記初期化期間で、前記第１リセットトランジスタは、前記リセット信号に応答して前記第３ノードと前記第１ノードまたは第２ノードとを接続させ、前記第２リセットトランジスタは、前記リセット信号に応答して前記初期化電圧ラインと前記第２ノードまたは第３ノードとを接続させ、前記マージトランジスタは、前記第１及び第２ノードを接続させる。
【００１６】
前記初期化電圧ラインは、前段のマージラインを用いて、前記初期化電圧として前段のマージ信号のゲートオフ電圧を供給することもできる。
【００１７】
前記スキャン信号と前記マージ信号は反対極性を有し、前記スキャン信号にゲートオン電圧が供給される期間は、前記マージ信号にゲートオフ電圧が供給される期間よりも短い。
【００１８】
前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第１及び第２リセットトランジスタがターンオンされて前記第１及び第３ノードは前記初期化電圧に初期化され、第３リセットトランジスタが前記リセット信号に応答して前記第２ノードを前記高電位電圧に初期化させ、前記プログラム期間で、前記第１及び第２プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第３ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御する。
【００１９】
前記リセットラインは、前段のスキャンラインを用いて前記リセット信号として前段のスキャン信号を供給することもできる。
【００２０】
前記基準電圧として前記低電位電圧を用いることもできる。
【００２１】
本発明の他の特徴による有機発光ダイオード表示装置の電圧補償型画素回路は、前記第２プログラムトランジスタに代わり、前記スキャンラインと前記第１ノードとの間に接続され、前記スキャン信号の変動分に従う基準電圧を前記第１ノードに供給するキャパシタをを備える。
【００２２】
前記発光素子は、前記初期化期間及びプログラム期間で負のバイアスが印加されて前記キャパシタとして用いられ、前記発光期間でのみ正のバイアスが印加されて発光する。
【００２３】
前記プログラム期間で、前記発光素子のキャパシタは、前記第３ノードの電位が前記基準電圧（Ｖｒｅｆ）と前記しきい値電圧（Ｖｔｈ）との差電圧（Ｖｒｅｆ−Ｖｔｈ）になるまで、前記駆動トランジスタを通じて電荷を蓄積し、前記ストレージキャパシタは、前記プログラム期間で、前記第２及び第３ノードとの差電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶し、前記発光期間で、前記駆動トランジスタは、前記データ電圧（Ｖｄａｔａ）と前記基準電圧（Ｖｒｅｆ）との差電圧（Ｖｄａｔａ−Ｖｒｅｆ）の二乗に比例する電流を前記発光素子に供給する。
【００２４】
前記画素回路のトランジスタはｎ型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出する。
【００２５】
前記画素回路のトランジスタはｐ型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出する。
【００２６】
前記基準電圧を調節して前記発光素子のブラック輝度を調整する。
【００２７】
前記駆動トランジスタは常に飽和領域で駆動される。
【発明の効果】
【００２８】
本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、プログラム期間で駆動ＴＦＴをダイオード構造にせずにも、発光素子をキャパシタとして用いてしきい値電圧を検出することによって、ｎ型ＴＦＴやｐ型ＴＦＴのいずれにおいても、正のしきい値電圧の他に負のしきい値電圧も検出できるので、広範囲の電圧領域でしきい値電圧を正確に検出することができる。
【００２９】
また、本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、高電位電源ラインと低電位電源ラインとの間に駆動ＴＦＴ及び発光素子のみが直列接続された構造を用いながらも、初期化期間及びプログラム期間で発光素子に負のバイアスを印加して発光素子をキャパシタとして用い、発光期間でのみ発光素子を発光させることによって、余分の発光を防止し、コントラストを向上させることができる。
【００３０】
また、本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、発光期間で駆動ＴＦＴが常に飽和領域で動作するので、バイアスストレスによるＴＦＴ劣化が小さいという長所がある。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図２】図１に示す画素回路の駆動波形図である。
【図３】図１に示す画素回路が初期化期間で駆動する状態を示す等価回路図である。
【図４】図１に示す画素回路がプログラム期間で駆動する状態を示す等価回路図である。
【図５】図１に示す画素回路が発光期間で駆動する状態を示す等価回路図である。
【図６】図１に示す画素回路がｐ型ＴＦＴで構成された場合を示す等価回路図である。
【図７】図６に示す画素回路の駆動波形図である。
【図８】本発明の第２実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図９】本発明の第３実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図１０】本発明の第４実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図１１】本発明の第５実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図１２】図１１に示す画素回路の駆動波形図である。
【図１３】本発明の第６実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【発明を実施するための形態】
【００３２】
図１は、本発明の第１実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図であり、図２は、図１に示す画素回路の駆動波形図である。
【００３３】
図１に示す画素回路は、発光素子ＯＬＥＤを駆動させてデータ電圧Ｖｄａｔａに相応する輝度を発生させ、６個のｎ型ＴＦＴ及び１個のストレージキャパシタＣｓで構成される。多数の画素会所たちが AMOLED ディスプレー装置を構成して, 各画素回路は独立的に各 OLEDを駆動する。
【００３４】
発光素子ＯＬＥＤは、高電位電源ライン４０と低電位電源ライン４２との間に、駆動ＴＦＴ  Ｔｄと直列に接続される。発光素子ＯＬＥＤは、駆動ＴＦＴ  Ｔｄに接続されたアノード、低電位電源ライン４２に接続されたカソード、及びアノードとカソードとの間の発光層を備える。発光層は、カソードとアノードとの間に順次積層された、電子注入層、電子輸送層、有機発光層、正孔輸送層、正孔注入層を備える。発光素子ＯＬＥＤは、アノードとカソードとの間に正のバイアスが印加されると、カソードからの電子が電子注入層及び電子輸送層を経由して有機発光層に供給され、アノードからの正孔が正孔注入層及び正孔輸送層を経由して有機発光層に供給される。したがって、有機発光層では、供給された電子及び正孔の再結合により蛍光または燐光物質を発光させることで、電流密度に比例する輝度を発生させる。一方、発光素子ＯＬＥＤは、負のバイアスが印加されると、電荷を蓄積するキャパシタＣｏｌｅｄの役割を果たす。
【００３５】
画素回路は、１個の駆動ＴＦＴ  Ｔｄ、２個の初期化ＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２、２個のプログラムＴＦＴ  Ｔｒｅｆ，Ｔｄａｔａ、発光開始のための１個のマージＴＦＴ  Ｔｍｅを含む６個のｎ型ＴＦＴと、発光素子ＯＬＥＤとデータＴＦＴ  Ｔｄａｔａとの間に接続された１個のストレージキャパシタＣｓとを備える。
【００３６】
また、画素回路は、ｎ番目（ここで、ｎは、正の整数）のスキャン信号ＳＳｎを供給するｎ番目のスキャンライン３０ｎ、ｎ番目のマージ信号（Ｍｅｒｇｅ  Ｓｉｇｎａｌ）ＭＳｎを供給するｎ番目のマージライン３４ｎ、ｎ番目のリセット信号ＲＳｎを供給するｎ番目のリセットライン３６ｎを含む３本の制御ラインを備える。ここで、ｎ番目のリセットライン３６ｎは、前段のスキャンラインであるｎ−１番目のスキャンライン３０ｎ−１に代替可能である。ｎ番目のマージ信号ＭＳｎは、ｎ番目のスキャン信号ＳＳｎと相反する極性を有する。
【００３７】
また、画素回路は、高電位電圧Ｖｄｄを供給する高電位電源ライン４０、高電位電圧Ｖｄｄよりも低い低電位電圧Ｖｓｓを供給する低電位電源ライン４２、及び高電位電圧Ｖｄｄよりは低く、低電位電圧Ｖｓｓより高いまたは等しい基準電圧Ｖｒｅｆを供給する基準電圧ライン４４を含む３本の固定電源ラインを備える。ここで、基準電圧Ｖｒｅｆは、低電位電圧Ｖｓｓに代替可能である。
【００３８】
また、画素回路は、データ電圧Ｖｄａｔａを供給するデータライン３２、及び初期化電圧Ｖｉｎｉを供給する初期化ライン３８を備える。初期化電圧Ｖｉｎｉが固定電位である必要はなく、よって、初期化ライン３８は前段のマージラインであるｎ−１番目のマージライン３４ｎ−１に代替可能である。初期化電圧Ｖｉｎｉには、低電位電圧Ｖｓｓより低い電圧、例えば、ｎ−１番目のマージライン３４ｎ−１に供給されるゲートオフ電圧Ｖｏｆｆが利用される。
【００３９】
基準ＴＦＴ  Ｔｒｅｆは、ｎ番目のスキャンライン３０ｎにゲート電極が接続され、基準電圧ライン４４に第１電極が接続され、駆動トランジスタＴｄのゲート電極に接続された第１ノードＮ１に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。基準ＴＦＴ  Ｔｒｅｆは、ｎ番目のスキャンライン３０ｎからのスキャン信号ＳＳｎに応答して、プログラム期間で、第１ノードＮ１に基準電圧Ｖｒｅｆを供給する。
【００４０】
データＴＦＴ  Ｔｄａｔａは、ｎ番目のスキャンライン３０ｎにゲート電極が接続され、データライン３２に第１電極が接続され、ストレージキャパシタＣｓに接続された第２ノードＮ２に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。データＴＦＴ  Ｔｄａｔａは、ｎ番目のスキャンライン３０ｎからのスキャン信号ＳＳｎに応答して、プログラム期間で、第２ノードＮ２にデータ電圧Ｖｄａｔａを供給する。
【００４１】
マージＴＦＴ  Ｔｍｅは、ｎ番目のマージライン３４ｎにゲート電極が接続され、第１ノードＮ１に第１電極が接続され、第２ノードＮ２に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。マージＴＦＴ  Ｔｍｅは、ｎ番目のマージライン３４ｎからのマージ信号ＭＳｎに応答して、初期化期間及び発光期間で、第１ノードＮ１と第２ノードＮ２とを接続させる。
【００４２】
第１リセットＴＦＴ  Ｔｒｅｓ１は、ｎ番目のリセットライン３６ｎにゲート電極が接続され、発光素子ＯＬＥＤのアノードに接続された第３ノードＮ３に第１電極が接続され、第１ノードＮ１に第２電極が接続される。第２リセットＴＦＴ  Ｔｒｅｓ２は、ｎ番目のリセットライン３６ｎにゲート電極が接続され、初期化ライン３８に第１電極が接続され、第３ノードＮ３に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２は、ｎ番目のリセットライン３６ｎのリセット信号ＲＳｎに応答して、初期化期間で、画素回路２０のノードＮ１，Ｎ２，Ｎ３のそれぞれを初期化電圧Ｖｉｎｉに初期化する。ｎ番目のリセットライン３６ｎとしてｎ−１番目のスキャンライン３０ｎ−１を用い、第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２は、初期化期間で、ｎ−１番目のスキャンライン３０ｎ−１のスキャン信号ＳＳｎ−１に応答してスイッチングされることができる。初期化ライン３８にはｎ−１番目のマージライン３４ｎ−１が用いられて、初期化電圧Ｖｉｎｉとしては、初期化期間でｎ−１番目のマージライン３４ｎ−１に供給されるマージ信号ＭＳｎ−１のゲートオフ電圧Ｖｏｆｆが供給されることができる。
【００４３】
駆動ＴＦＴ  Ｔｄは、第１ノードＮ１にゲート電極が接続され、高電位電源ライン４０に第１電極が接続され、発光素子ＯＬＥＤのアノードに接続された第３ノードＮ３に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。駆動ＴＦＴ  Ｔｄは、第１ノードＮ１に供給された電圧に応じて、高電位電圧ライン４０から第３ノードＮ３を経由して発光素子ＯＬＥＤに供給される電流を制御して、発光素子ＯＬＥＤを駆動する。
【００４４】
このような画素回路２０は、図２に示すように、初期化期間、プログラム期間、発光期間で順次駆動される。初期化期間は、第１、第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅのアクティブ駆動により第１、第２、第３ノードＮ１，Ｎ２，Ｎ３のそれぞれが初期化電圧Ｖｉｎｉに初期化される期間である。プログラム期間は、基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａ、駆動ＴＦＴ  Ｔｄのアクティブ駆動により駆動ＴＦＴ  Ｔｄのしきい値電圧Ｖｔｈを検出するとともに、ストレージキャパシタＣｓに、しきい値電圧Ｖｔｈが補償されたデータ電圧Ｖｄａｔａに対応する電圧を記憶する期間である。発光期間は、マージＴＦＴ  Ｔｍｅ及び駆動ＴＦＴ  Ｔｄのアクティブ駆動により、ストレージキャパシタＣｓから供給される電圧に応答して駆動ＴＦＴ  Ｔｄが発光素子ＯＬＥＤを発光させる期間である。
【００４５】
図３は、図１に示す画素回路が初期化期間で駆動される状態を、図４はプログラム期間で駆動される状態を、図５は発光期間で駆動される状態を示す等価回路図である。以下、図２乃至図５を参照して、初期化期間、プログラム期間、発光期間で画素回路２０の動作を詳細に説明する。
【００４６】
図１に示す画素回路２０がｎ型ＴＦＴで構成されるので、図２に示すハイ状態のゲートハイ電圧Ｖｇｈ、すなわち、ゲートオン電圧Ｖｏｎによりターンオンされてアクティブ化され、ロー状態のゲートロー電圧Ｖｇｌ、すなわち、ゲートオフ電圧Ｖｏｆｆによりターンオフされる。
【００４７】
図２及び図３に示す初期化期間で、第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅをターンオンして、第１、第２、第３ノードＮ１、Ｎ２、Ｎ３のそれぞれを初期化電圧Ｖｉｎｉに初期化する。このために、ｎ番目のリセットライン３６ｎにはリセット信号ＲＳｎのゲートオン電圧Ｖｏｎが供給され、ｎ番目のマージライン３４ｎにはマージ信号ＭＳｎのゲートオン電圧Ｖｏｎが供給され、ｎ番目のスキャンライン３０ｎにはスキャン信号ＳＳｎのゲートオフ電圧Ｖｏｆｆが供給される。これにより、図３に示すように、ゲートオン電圧Ｖｏｎに応答して、第１リセットＴＦＴ  Ｔｒｅｓ１、第２リセットＴＦＴ  Ｔｒｅｓ２、マージＴＦＴ  Ｔｍｅがターンオンされ、ゲートロー電圧Ｖｏｆｆに応答して基準ＴＦＴ  Ｔｒｅｆ及びデータＴＦＴ  Ｔｄａｔａはターンオフされ、第１ノードＮ１に供給されたロー状態の初期化電圧Ｖｉｎｉによって駆動ＴＦＴ  Ｔｄもターンオフされる。したがって、初期化ライン３８に供給された初期化電圧Ｖｉｎｉが、ターンオンされた第１リセットＴＦＴ  Ｔｒｅｓ１、第２リセットＴＦＴ  Ｔｒｅｓ２、マージＴＦＴ  Ｔｍｅを経由して第１、第２、第３ノードＮ１、Ｎ２、Ｎ３のそれぞれに供給されることによって、第１、第２、第３ノードＮ１、Ｎ２、Ｎ３は同一の初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉとして、低電位電圧Ｖｓｓよりも低いロー状態の電圧が供給される。例えば、初期化ライン３８としてｎ−１番目のマージライン３４ｎ−１を使用することで、初期化電圧Ｖｉｎｉとしてｎ−１番目のマージ信号ＭＳｎ−１のゲートオフ電圧Ｖｏｆｆを供給することができる。その結果、初期化期間で、第３ノードＮ３には低電位電圧Ｖｓｓよりも低い初期化電圧Ｖｉｎｉが供給されて、発光素子ＯＬＥＤには負のバイアスが印加されるから、発光素子ＯＬＥＤは発光せず、発光素子ＯＬＥＤは電荷を蓄積するキャパシタＣｏｌｅｄの役割を果たす。ｎ番目のリセットライン３６ｎとしては、初期化期間でゲートオン電圧Ｖｏｎのスキャン信号ＳＳｎ−１を供給するｎ−１番目のスキャンライン３０ｎ−１を用いることができる。
【００４８】
一方、この初期化期間で発光素子ＯＬＥＤの余分の発光を防止するために、図２に示すように、リセットライン３６ｎにゲートオン電圧Ｖｏｎが供給されるリセット信号ＲＳｎのアクティブ期間が、ロー状態の初期化電圧（Ｖｉｎｉ＝Ｖｏｆｆ）が供給される期間内で短く設定される。すなわち、ｎ−１番目のスキャンライン３０ｎ−１にゲートオン電圧Ｖｏｎが供給されるｎ−１番目のスキャン信号ＳＳｎ−１のアクティブ期間が、ｎ−１番目のマージライン３４ｎ−１にゲートオフ電圧Ｖｏｆｆが供給されるマージ信号ＭＳｎ−１の非アクティブ期間内で該非アクティブ期間よりも短く設定される。
【００４９】
図２及び図４に示すプログラム期間で、基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａ、駆動ＴＦＴ  Ｔｄをターンオンし、発光素子ＯＬＥＤをキャパシタＣｏｌｅｄとして用いて駆動ＴＦＴ  Ｔｄのしきい値電圧Ｖｔｈを検出すると同時に、ストレージキャパシタＣｓに、しきい値電圧Ｖｔｈが補償されたデータ電圧Ｖｄａｔａに対応する電圧を記憶する。このために、ｎ番目のスキャンライン３０ｎには、スキャン信号ＳＳｎのゲートオン電圧Ｖｏｎが供給され、ｎ番目のマージライン３４ｎにはマージ信号ＭＳｎのゲートオフ電圧Ｖｏｆｆが、ｎ番目のリセットライン３６ｎにはリセット信号ＲＳｎのゲートオフ電圧Ｖｏｆｆが供給される。これにより、図４に示すように、ゲートオン電圧Ｖｏｎに応答して基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａがターンオンされ、第１ノードＮ１に供給された基準電圧Ｖｒｅｆによって駆動ＴＦＴ  Ｔｄも、ソース−ドレイン電流が充分に小さくなるまでターンオンされ、ゲートオフ電圧Ｖｏｆｆによって第１リセットＴＦＴ  Ｔｒｅｓ１、第２リセットＴＦＴ  Ｔｒｅｓ２、マージＴＦＴ  Ｔｍｅがターンオフされる。ターンオンされたデータＴＦＴ  Ｔｄａｔａを通じてデータ電圧Ｖｄａｔａが供給されると、第２ノードＮ２電圧は、初期化電圧（Ｖｉｎｉ＝Ｖｏｆｆ）からデータ電圧Ｖｄａｔａに変動し、第２ノードＮ２電圧の変動分（Ｖｄａｔａ−Ｖｏｆｆ）に比例して第３ノードＮ３の電圧ＶN3も下記の数学式１のように変動する。
【００５０】
【数１】
2011242767.tif 000003
【００５１】
ここで、第３ノードＮ３の電圧ＶN3は、低電位電圧Ｖｓｓよりも低いので、発光素子ＯＬＥＤは負のバイアス印加によりキャパシタＣｏｌｅｄの役割を果たすようになる。キャパシタＣｏｌｅｄとして用いられる発光素子ＯＬＥＤは、第３ノードＮ３の電位が基準電圧Ｖｒｅｆから駆動ＴＦＴ  Ｔｄのしきい値電圧Ｖｔｈを減算した値（Ｖｒｅｆ−Ｖｔｈ）になるまで、すなわち、駆動ＴＦＴ  Ｔｄのソース−ドレイン電流Ｉｄｓが十分に小さくなるまで、駆動ＴＦＴ  Ｔｄを通じて電荷を蓄積する。これにより、第３ノードＮ３では、基準電圧Ｖｒｅｆからしきい値電圧Ｖｔｈを引いた電圧（Ｖｒｅｆ−Ｖｔｈ）、すなわち、駆動ＴＦＴ  Ｔｄのしきい値電圧（Ｖｔｈ）を検出することができる。特に、駆動ＴＦＴ  Ｔｄのゲート−ドレイン接続されたダイオード構造を利用せず、発光素子ＯＬＥＤをキャパシタＣｏｌｅｄとしてしきい値電圧Ｖｔｈを検出するので、正のしきい値電圧Ｖｔｈだけでなく、負のしきい値電圧Ｖｔｈも正確に検出することができる。その結果、ストレージキャパシタＣｓは、ターンオンされたデータＴＦＴ  Ｔｄａｔａを経由して供給されたデータ電圧Ｖｄａｔａと、第３ノードＮ３に供給された電圧（Ｖｒｅｆ−Ｖｔｈ）との差電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶することによって、しきい値電圧Ｖｔｈが補償されたデータ電圧Ｖｄａｔａに相応する電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶する。
【００５２】
一方、図２で、ｎ番目のスキャンライン３０ｎに供給されるスキャン信号ＳＳｎのアクティブ期間が、ｎ番目のマージライン３４ｎに供給されるマージ信号ＭＳｎの非アクティブ期間より短く設定される。ｎ番目のリセットライン３６ｎとしては、プログラム期間でゲートオフ電圧Ｖｏｆｆのスキャン信号ＳＳｎ−１を供給するｎ−１番目のスキャンライン３０ｎ−１が用いることができる。
【００５３】
図２及び図５に示す発光期間で、マージＴＦＴ  Ｔｍｅがターンオンされて、ストレージキャパシタＣｓの電圧に応答して駆動ＴＦＴ  Ｔｄが発光素子ＯＬＥＤを発光させる。このために、ｎ番目のマージライン３４ｎにはマージ信号ＭＳｎのゲートオン電圧Ｖｏｎが供給され、ｎ番目のリセットライン３６ｎにはリセット信号ＲＳｎのゲートオフ電圧Ｖｏｆｆが、ｎ番目のスキャンライン３０ｎにはスキャン信号ＳＳｎのゲートオフ電圧Ｖｏｆｆが供給される。これにより、図５に示すように、ゲートオン電圧Ｖｏｎに応答してマージＴＦＴ  Ｔｍｅがターンオンされて第１及び第２ノードＮ１，Ｎ２を接続させ、ゲートオフ電圧Ｖｏｆｆに応答して第１リセットＴＦＴ  Ｔｒｅｓ１、第２リセットＴＦＴ  Ｔｒｅｓ２、基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａがターンオフされる。駆動ＴＦＴ  Ｔｄは、マージＴＦＴ  Ｔｍｅを経由して第１ノードＮ１に供給されたストレージキャパシタＣｓの電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）に応答して、高電位電源ライン40から発光素子ＯＬＥＤに供給される電流Ｉｄｓを制御して発光素子ＯＬＥＤを発光させ、発光素子ＯＬＥＤは、駆動ＴＦＴ  Ｔｄの出力電流Ｉｄｓの密度に比例する輝度を発生する。この時、駆動ＴＦＴ  Ｔｄを通じて発光素子ＯＬＥＤに供給される電流Ｉｄｓは、下記の数学式２で示される。
【００５４】
【数２】
2011242767.tif 000004
【００５５】
ここで、βは、駆動ＴＦＴ  Ｔｄの構造（チャンネル幅及び長さ）と物理特性で決定される比例係数である。上記の数学式２を参照すると、駆動ＴＦＴ  Ｔｄの出力電流Ｉｄｓを決定する電圧においてしきい値電圧Ｖｔｈの項目が相殺されるので、出力電流Ｉｄｓは駆動ＴＦＴ  Ｔｄのしきい値電圧（Ｖｔｈ）のばらつきに影響を受けないことがわかる。また、上記の数学式２を参照すると、出力電流Ｉｄｓは、データ電圧Ｖｄａｔａと基準電圧Ｖｒｅｆとの差電圧（Ｖｄａｔａ−Ｖｒｅｆ）に比例するので、基準電圧Ｖｒｅｆを調節して発光素子ＯＬＥＤのブラック輝度を調整することができる。また、発光期間で、駆動ＴＦＴ  Ｔｄは常に、ゲート−ソース間電圧Ｖｇｓからしきい値電圧Ｖｔｈを引いた値が、ドレイン−ソース間電圧Ｖｄｓより小さいまたは等しい、すなわち、Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ状態である飽和領域で動作するので、バイアスストレスによる劣化が非常に小さい。
【００５６】
図６は、図１に示す画素回路にｐ型ＴＦＴを適用した場合を示す等価回路図であり、図７は、図６に示す画素回路の駆動波形図である。
【００５７】
図１に示す画素回路は、ｎ型ＴＦＴのみで構成したが、図６に示す画素回路のようにｐ型ＴＦＴを適用することもできる。図１に示す画素回路と図６に示す画素回路とを対比すると、図６に示す駆動ＴＦＴ  Ｔｄと、この駆動ＴＦＴ  Ｔｄを制御する第１リセットＴＦＴ  Ｔｒｅｓ１、第２リセットＴＦＴ  Ｔｒｅｓ２、マージＴＦＴ  Ｔｍｅ、基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａがｐ型ＴＦＴで構成されている点、及び、発光素子ＯＬＥＤの接続構造が逆になって、発光素子ＯＬＥＤのアノードが高電位電源ライン４０に接続され、カソードが駆動ＴＦＴ  Ｔｄに接続された第３ノードＮ３に接続され、駆動ＴＦＴ  Ｔｄのソース電極が低電位電源ライン４２に接続された点のみ異なり、重複する構成についての説明は省略する。
【００５８】
図６に示す画素回路がｐ型ＴＦＴで構成されるので、図７に示す駆動波形は、図２に示すｎ型ＴＦＴの駆動波形とは相反する極性を有する。すなわち、図７に示す駆動波形ドでは、ロー状態のゲートロー電圧Ｖｇｌがゲートオン電圧Ｖｏｎとして用いられ、ハイ状態のゲートハイ電圧Ｖｇｈがゲートオフ電圧Ｖｏｆｆとして用いられる。
【００５９】
図７の初期化期間で、ｎ番目のリセット信号ＲＳｎとｎ番目のマージ信号ＭＳｎのゲートオン電圧Ｖｏｎに応答して第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅがターンオンされることで、第１、第２、第３ノードＮ１、Ｎ２、Ｎ３が初期化電圧（Ｖｉｎｉ＝Ｖｏｆｆ＝Ｖｇｈ＞Ｖｓｓ）に初期化される。この時、発光素子ＯＬＥＤは、負のバイアスにより発光せず、キャパシタＣｏｌｅｄの役割を果たす。
【００６０】
図７のプログラム期間で、ｎ番目のスキャン信号ＳＳｎのゲートオン電圧Ｖｏｎに応答して、基準ＴＦＴ  Ｔｒｅｆ、データＴＦＴ  Ｔｄａｔａがターンオンされ、基準電圧Ｖｒｅｆに応答して、駆動ＴＦＴ  Ｔｄが、ソース−ドレイン電流が十分に小さくなるまでターンオンされ、発光素子ＯＬＥＤをキャパシタＣｏｌｅｄとして用いて第３ノードＮ３で駆動ＴＦＴ  Ｔｄのしきい値電圧Ｖｔｈを検出すると同時に、ストレージキャパシタＣｓに、しきい値電圧Ｖｔｈが補償されたデータ電圧Ｖｄａｔａに相応する電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶する。この時、駆動ＴＦＴ  Ｔｄは、ゲート−ドレインが接続されているダイオード構造でないので、ｐ型駆動ＴＦＴ  Ｔｄの負のしきい値電圧Ｖｔｈの他に、正のしきい値電圧Ｖｔｈも正確に検出することができる。
【００６１】
図７の発光期間で、ｎ番目のマージ信号ＭＳｎのゲートオン電圧Ｖｏｎに応答してマージＴＦＴ  Ｔｍｅがターンオンされ、マージＴＦＴ  Ｔｍｅを通じてストレージキャパシタＣｓから第２ノードＮ２に供給された電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）に応答して駆動ＴＦＴ  Ｔｄが発光素子ＯＬＥＤを発光させる。この時、駆動ＴＦＴ  Ｔｄは飽和領域でのみ動作するので、バイアスストレスによる劣化が小さい。
【００６２】
図８は、本発明の第２実施例によるＡＭＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【００６３】
図８に示す第２実施例による画素回路は、図１に示す第１実施例による画素回路に対比すると、第１リセットＴＦＴ  Ｔｒｅｓ１の第２電極が、第１ノードＮ１ではなく第２ノードＮ２に接続されている点のみ異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図８の画素回路において、初期化期間で、リセット信号ＲＳｎとマージ信号ＭＳｎのゲートオン電圧Ｖｏｎによって第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅがターンオンされて、第１、第２、第３ノードＮ１，Ｎ２，Ｎ３を初期化電圧Ｖｉｎｉに初期化させる。
【００６４】
図９は、本発明の第３実施例によるＡＭＯＬＥＤの画素回路を示す等価回路図である。
【００６５】
図９に示す第３実施例による画素回路は、図１に示す第１実施例による画素回路と対比すると、第１リセットＴＦＴ  Ｔｒｅｓ１の第２電極が、第１ノードＮ１ではなく第２ノードＮ２に接続され、第２リセットＴＦＴ  Ｔｒｅｓ２の第２電極が、第３ノードＮ３ではなく第２ノードＮ２に接続されている点のみが異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図９の画素回路においても、初期化期間で、リセット信号ＲＳｎとマージ信号ＭＳｎのゲートオン電圧Ｖｏｎによって第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅがターンオンされ、第１、第２、第３ノードＮ１，Ｎ２，Ｎ３を初期化電圧Ｖｉｎｉに初期化させる。
【００６６】
図１０は、本発明の第４実施例によるＡＭＯＬＥＤの画素回路を示す等価回路図である。
【００６７】
図１０に示す第４実施例による画素回路は、図１に示す第１実施例による画素回路に対比すると、第１リセットＴＦＴ  Ｔｒｅｓ１の第２電極が、第１ノードＮ１ではなく第２ノードＮ２に接続され、第２リセットＴＦＴ  Ｔｒｅｓ２の第２電極が、第３ノードＮ３ではなく第１ノードＮ１に接続されている点のみ異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図１０の画素回路においても、初期化期間で、リセット信号ＲＳｎ及びマージ信号ＭＳｎのゲートオン電圧Ｖｏｎによって第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２とマージＴＦＴ  Ｔｍｅがターンオンされて、第１、第２、第３ノードＮ１，Ｎ２，Ｎ３の全てを初期化電圧Ｖｉｎｉに初期化させる。
【００６８】
図１１は、本発明の第５実施例によるＡＭＯＬＥＤの画素回路を示す等価回路図であり、図１２は、図１１に示す画素回路の駆動波形図である。
【００６９】
図１１に示す第５実施例による画素回路は、図１に示す第１実施例による画素回路に対比すると、第３リセットＴＦＴ  Ｔｒｅｓ３をさらに備えた点以外は同一に構成され、同一の構成についての説明は省略する。第３リセットＴＦＴ  Ｔｒｅｓ３は、ｎ番目のリセットライン３６ｎにゲート電極が接続され、高電位電源ライン４０に第1電極が接続され、第２ノードＮ２に第２電極が接続される。第１電極及び第２電極は、電流方向によってソース電極またはドレイン電極となる。第３リセットＴＦＴ  Ｔｒｅｓ３は、ｎ番目のリセットライン３６ｎに供給されるリセット信号ＲＳｎまたはｎ−１番目のスキャンライン３０ｎ−１に供給されるスキャン信号ＳＳｎ−１のゲートオン電圧Ｖｏｎに応答して、初期化期間で、第２ノードＮ２を高電位電圧Ｖｄｄに初期化させる。
【００７０】
図２に示す駆動波形図と図１２に示す駆動波形図とを対比すると、ｎ番目のマージライン３４ｎに供給されるマージ信号ＭＳｎが、図２ではプログラム期間でのみゲートオフ電圧Ｖｏｆｆが供給されたのに対し、図１２では初期化期間及びプログラム期間でゲートオフ電圧Ｖｏｆｆが供給されるという点と、図２では初期化電圧Ｖｉｎｉとして前段のｎ−１番目のマージ信号ＭＳｎ−１のゲートオフ電圧Ｖｏｆｆを用いたのに対し、図１２では、初期化電圧Ｖｉｎｉが直流電圧と固定して供給されるという点が異なる。
【００７１】
図１２の初期化期間で、ｎ番目のリセットライン３６ｎに供給されるリセット信号ＲＳｎまたはｎ−１番目のスキャンライン３０ｎ−１に供給されるスキャン信号ＳＳｎ−１のゲートオン電圧Ｖｏｎに応答して、第１及び第２リセットＴＦＴ  Ｔｒｅｓ１，Ｔｒｅｓ２は第１及び第３ノードＮ１，Ｎ３を初期化電圧Ｖｉｎｉに初期化させ、第３リセットＴＦＴ  Ｔｒｅｓ３は、第２ノードＮ２を高電位電圧Ｖｄｄに初期化させる。この時、ｎ番目のマージライン３４ｎに供給されるマージ信号ＭＳｎのゲートオフ電圧Ｖｏｆｆに応答してマージＴＦＴ  Ｔｍｅはターンオフされる。
【００７２】
図１２のプログラム期間で、ｎ番目のスキャンライン３０ｎに供給されるスキャン信号ＳＳｎのゲートオン電圧Ｖｏｎに応答して、基準ＴＦＴ  Ｔｒｅｆは第１ノードＮ１に基準電圧Ｖｒｅｆを供給し、データＴＦＴ  Ｔｄａｔａは第２ノードＮ２にデータ電圧Ｖｄａｔａを供給する。ターンオンされたデータＴＦＴ  Ｔｄａｔａを通じてデータ電圧Ｖｄａｔａが供給されると、第２ノードＮ２電圧は高電位電圧Ｖｄｄからデータ電圧Ｖｄａｔａに変動して、第２ノードＮ２電圧の変動分（Ｖｄａｔａ−Ｖｄｄ）に比例して第３ノードＮ３の電圧ＶＮ３も次の数学式３のように変動する。
【００７３】
【数３】
2011242767.tif 000005
【００７４】
ここで、第３ノードＮ３の電圧ＶＮ３は低電位電圧Ｖｓｓよりも低いので、キャパシタＣｏｌｅｄとして用いられる発光素子ＯＬＥＤは、第３ノードＮ３の電位が、基準電圧Ｖｒｅｆから駆動ＴＦＴ  Ｔｄのしきい値電圧Ｖｔｈを引いた値（Ｖｒｅｆ−Ｖｔｈ）になるまで、すなわち、駆動ＴＦＴ  Ｔｄの出力電流Ｉｄｓが十分に小さくなるまで、駆動ＴＦＴ  Ｔｄを通じて電荷を蓄積する。その結果、ストレージキャパシタＣｓは、ターンオンされたデータＴＦＴ  Ｔｄａｔａを経由して供給されたデータ電圧Ｖｄａｔａと第３ノードＮ３に供給された電圧（Ｖｒｅｆ−Ｖｔｈ）との差電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶することによって、しきい値電圧Ｖｔｈが補償されたデータ電圧Ｖｄａｔａに相応する電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）を記憶する。
【００７５】
図１２に示す発光期間で、ｎ番目のマージライン３４ｎに供給されたマージ信号ＭＳｎのゲートオン電圧Ｖｏｎに応答してマージＴＦＴ  Ｔｍｅがターンオンされ、ターンオンされたマージＴＦＴ  Ｔｍｅを通じて第１ノードＮ１に供給されたストレージキャパシタＣｓの電圧（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ）に応答して、駆動ＴＦＴ  Ｔｄがソース−ドレイン間電流Ｉｄｓを制御することによって、発光素子ＯＬＥＤを発光させる。
【００７６】
図１３は、本発明の第６実施例によるＡＭＯＬＥＤの画素回路を示す等価回路図である。
【００７７】
図１３に示す第６実施例による画素回路は、図１に示す第１実施例による画素回路に対比すると、図１の基準ＴＦＴ  ＴｒｅｆをキャパシタＣｄに代えた以外は、同様に構成されるので、同一の構成についての説明は省略する。キャパシタＣｄは、ｎ番目のスキャンライン３０ｎと第１ノードＮ１との間に接続される。キャパシタＣｄは、図２に示すプログラム期間で、ｎ番目のスキャン信号ＳＳｎがゲートオフ電圧Ｖｏｆｆからゲートオン電圧Ｖｏｎに変動すると、その変動分と、寄生キャパシタを含む全体容量Ｃｔｏｔａｌに対するキャパシタＣｄの容量比（Ｃｄ/Ｃｔｏｔａｌ）との積に比例して第１ノードＮ１の電圧も上昇する。これにより、プログラム期間で、キャパシタＣｄも図１の基準ＴＦＴ  Ｔｒｅｆと同様に、基準電圧Ｖｒｅｆに類似した電圧を第１ノードＮ１に供給することによって、駆動ＴＦＴ  Ｔｄのソース−ドレイン間電流Ｉｄｓが十分に小さくなるまで駆動ＴＦＴ  Ｔｄを駆動させて、しきい値電圧Ｖｔｈを検出可能にする。
【００７８】
このように、本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、プログラム期間で、駆動ＴＦＴ  Ｔｄをダイオード構造にせずにも、発光素子ＯＬＥＤをキャパシタＣｏｌｅｄとして用いてしきい値電圧Ｖｔｈを検出することによって、ｎ型ＴＦＴやｐ型ＴＦＴのいずれにおいても、正のしきい値電圧の他に負のしきい値電圧も検出できるので、広範囲の電圧領域でしきい値電圧Ｖｔｈを正確に検出することができる。
【００７９】
また、本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、高電位電源ライン４０と低電位電源ライン４２との間に駆動ＴＦＴ  Ｔｄ及び発光素子ＯＬＥＤのみが直列接続された構造を用いながらも、初期化期間及びプログラム期間で発光素子ＯＬＥＤに負のバイアスを印加して発光素子ＯＬＥＤをキャパシタＣｏｌｅｄとして用い、発光期間でのみ発光素子ＯＬＥＤを発光させることによって、余分の発光を防止し、コントラストを向上させることができる。
【００８０】
また、本発明によるＡＭＯＬＥＤ表示装置の電圧補償型画素回路は、発光期間で駆動ＴＦＴ  Ｔｄが常に飽和領域で動作するので、バイアスストレスによるＴＦＴ劣化が小さいという長所がある。
【００８１】
以上説明した本発明は、上記の実施例及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術の分野における通常の知識を有する者には明らかである。
【符号の説明】
【００８２】
３０ｎ，３０ｎ−１    スキャンライン
３２    データライン
３４ｎ，３４ｎ−１    マージライン
３６ｎ    リセットライン
３８    初期化電圧ライン
４０    高電位電源ライン
４２    低電位電源ライン
４４    基準電圧ライン
ＳＳｎ，ＳＳｎ−１    スキャン信号
ＭＳｎ，ＭＳｎ−１    マージ信号
ＲＳｎ    リセット信号
Ｖｄｄ    高電位電圧
Ｖｓｓ    低電位電圧
Ｖｒｅｆ    基準電圧
Ｖｉｎｉ    初期化電圧
Ｖｄａｔａ    データ電圧
Ｔｒｅｆ    基準ＴＦＴ
Ｔｄａｔａ    データＴＦＴ
Ｔｍｅ    マージＴＦＴ
Ｔｄ    駆動ＴＦＴ
Ｔｒｅｓ１，Ｔｒｅｓ２，Ｔｒｅｓ３    リセットＴＦＴ
ＯＬＥＤ    発光素子
Ｃｓ，Ｃｄ，Ｃｏｌｅｄ    キャパシタ
Ｖｏｎ    ゲートオン電圧
Ｖｏｆｆ    ゲートオフ電圧
Ｖｇｈ    ゲートハイ電圧
Ｖｇｌ    ゲートロー電圧
Ｖｔｈ    駆動ＴＦＴのしきい値電圧
【図１】
2011242767.tif 000006
【図２】
2011242767.tif 000007
【図３】
2011242767.tif 000008
【図４】
2011242767.tif 000009
【図５】
2011242767.tif 000010
【図６】
2011242767.tif 000011
【図７】
2011242767.tif 000012
【図８】
2011242767.tif 000013
【図９】
2011242767.tif 000014
【図１０】
2011242767.tif 000015
【図１１】
2011242767.tif 000016
【図１２】
2011242767.tif 000017
【図１３】
2011242767.tif 000018