(57)【要約】【課題】本発明は、リソグラフィ装置の解像限界より微細なピッチを有し且つ、ラインとスペースを調整可能なハードマスクを用いる半導体装置の製造方法を提供する。【解決手段】（ａ）被エッチング部材１０上に補助膜３０を形成する工程と、（ｂ）補助膜３０及び被エッチング部材１０上にハードマスク層２０を形成し、補助膜３０上面及び被エッチング部材１０上面が露出するまでエッチバックすることで、補助膜３０の側壁に側壁ハードマスク膜２１を形成する工程と、（ｃ）補助膜３０上面、側壁ハードマスク膜２１ａ上面及び側面、被エッチング部材１０上に補助層３１を形成し、補助膜３０上面、側壁ハードマスク膜２１上面及び被エッチング部材１０上面が露出するまでエッチバックすることで、側壁ハードマスク膜２１の側壁に側壁補助膜３２を形成する工程と、（ｄ）補助膜３０及び側壁補助膜３２を除去する工程とを含むことを特徴とする半導体装置の製造方法。【選択図】図２
2011134855.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）被エッチング部材上に支持補助膜を形成する工程と、
（ｂ）前記支持補助膜及び前記被エッチング部材上にハードマスク層を形成し、前記支持補助膜上面及び前記被エッチング部材上面が露出するまでエッチバックすることで、前記支持補助膜の側壁に側壁ハードマスク膜を形成する工程と、
（ｃ）前記支持補助膜上面、前記側壁ハードマスク膜上面及び側面、前記被エッチング部材上に積層補助層を形成し、前記支持補助膜上面、前記側壁ハードマスク膜上面及び前記被エッチング部材の上面が露出するまでエッチバックすることで、前記側壁ハードマスク膜の側壁に側壁補助膜を形成する工程と、
（ｄ）前記支持補助膜及び前記側壁補助膜を除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記（ｂ）工程と前記（ｃ）工程を交互に繰り返すことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記側壁ハードマスク膜の膜厚が最小加工寸法幅の半分より小さく且つ、前記側壁補助膜の膜厚が最小加工寸法幅の半分より小さいことを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記（ｂ）工程における側壁ハードマスク膜の膜厚と前記（ｃ）工程における側壁補助膜の膜厚が異なることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記（ａ）工程の第１方向における支持補助膜の幅が、側壁ハードマスク膜の膜厚よりも大きいことを特徴とする半導体装置の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に微細なピッチを有するマスクを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の高集積化や微細化に伴い、マスクパターンのパターン幅（ライン）とパターン間の間隔（スペース）の和であるピッチを狭く形成する必要がある。しかし、リソグラフィ工程において、リソグラフィ装置の解像度に限界があるため、微細ピッチを有するパターンの形成には限界があるという問題がある。
【０００３】
このような状況下で、さらに、微細ピッチを有するパターンを形成する方法として、例えば側壁加工技術がある。この側壁加工技術により芯材の側壁に形成されたハードマスクを用いて半導体装置を製造する方法が知られている（例えば、特許文献１参照）。側壁加工技術により形成されたハードマスクにおけるラインは概ね一定となり、このハードマスクはメモリセルなどの周期的なパターンを形成する場合に有効である。
【０００４】
しかしながら、周期的でない例えばロジック素子のパターンを形成する場合には、側壁加工技術により形成されたハードマスクを使用しにくいという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０３０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、リソグラフィ装置の解像限界より微細なピッチを有し且つ、ラインとスペースを調整可能なハードマスクを用いる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、（ａ）被エッチング部材上に支持補助膜を形成する工程と、（ｂ）前記支持補助膜及び前記被エッチング部材上にハードマスク層を形成し、前記支持補助膜上面及び前記被エッチング部材上面が露出するまでエッチバックすることで、前記支持補助膜の側壁に側壁ハードマスク膜を形成する工程と、（ｃ）前記支持補助膜上面、前記側壁ハードマスク膜上面及び側面、前記被エッチング部材上に積層補助層を形成し、前記支持補助膜上面、前記側壁ハードマスク膜上面及び前記被エッチング部材の上面が露出するまでエッチバックすることで、前記側壁ハードマスク膜の側壁に側壁補助膜を形成する工程と、（ｄ）前記支持補助膜及び前記側壁補助膜を除去する工程とを含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、リソグラフィ装置の解像限界より微細なピッチを有し且つ、ラインとスペースを調整可能なハードマスクを用いる半導体装置の製造方法を提供する。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、本発明の実施形態における半導体装置の製造方法に用いるハードマスクの構成を示す上面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。
【図２】本発明の実施形態の半導体装置の製造方法に用いるハードマスクの形成方法を示す工程断面図。
【図３】本発明の実施形態の半導体装置の製造方法に用いるハードマスクの形成方法を示す工程断面図。
【図４】本発明の実施形態の半導体装置の製造方法に用いるハードマスクの形成方法を示す工程断面図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態における半導体装置の製造方法について、図面を参照しながら説明する。説明を簡単にするため、ここでは、ハードマスクを用いて半導体基板をエッチングする場合を例として説明する。
【００１１】
なお、ハードマスクを用いてエッチングされる部材（以下、被エッチング部材という）は半導体基板に限定されるものではなく、電極、配線、その他の被加工部材であってもよい。
【００１２】
［半導体装置の製造方法で用いるハードマスクの構成］
まず、本発明の実施形態における半導体装置の製造方法で用いるハードマスクの構成について、図１を用いて説明する。
【００１３】
図１に示すように、ハードマスクは、半導体基板１０上に形成されており、Ｙ方向に延び且つＸ方向に所定の間隔を隔てて設けられている複数の側壁ハードマスク膜２１（図１では、側壁ハードマスク膜２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ）により構成される。図１に示すように、Ｘ方向における側壁ハードマスク膜２１の各幅（この幅を、側壁ハードマスク膜２１の膜厚ともいう）をＷＬｉ（ｉは自然数）とし、隣接する側壁ハードマスク膜２１間の各幅をＷＳｊ（ｊは自然数）とする。幅ＷＬｉは、添字ｉごとに幅が異なり（ｋ≠ｌのとき、ＷＬｋ≠ＷＬｌ）、幅ＷＳｊは、添字ｊごとに幅が異なる（ｋ≠ｌのとき、ＷＳｋ≠ＷＳｌ）。
【００１４】
幅ＷＬｉ，ＷＳｊはいずれも、リソグラフィ装置で形成できる最小加工寸法限界幅よりも小さな幅である。幅ＷＬｉ，ＷＳｊとして、例えば１ｎｍ〜１０ｎｍとする。
【００１５】
［半導体装置の製造方法で用いるハードマスクの形成方法］
次に、本発明の実施形態における半導体装置の製造方法で用いるハードマスクの形成方法について、図２乃至図４を用いて説明する。図２乃至図４は、本発明の実施形態のハードマスクの形成方法を示す工程断面図である。
【００１６】
まず、図２（ａ）に示すように、被エッチング部材である半導体基板１０上にＸ方向に一定の幅を有する補助膜３０（以下、支持補助膜という）を形成する。ここで、支持補助膜３０のＸ方向の幅は、側壁ハードマスク膜２１のＸ方向の幅よりも大きく、例えば５０ｎｍ以上である。例えば、支持補助膜３０のＸ方向の幅が５０ｎｍであるときには、その後の側壁ハードマスク膜２１及び側壁補助膜３２を１ｃｍあたり４５万本から２７５万本ほど良好に形成できる。
【００１７】
この支持補助膜３０は、例えばＣＶＤ法により半導体基板１０上全面に支持補助膜３０の材料（例えば、ＳｉＮ）の層を形成し、この層上全面にフォトレジスト（図示略）を塗布し、光リソグラフィ技術により所望のパターンのフォトレジストを形成し、このフォトレジストをマスクとして用いてエッチングすることで形成される。この支持補助膜３０は、側壁ハードマスク膜２１をＸ方向に所定の間隔を隔てて設けることを補助するための膜であり、隣接する側壁ハードマスク膜２１間の所定の間隔に形成され、後に除去される膜である。
【００１８】
そして、図２（ａ）後に、この支持補助膜３０の上面及び側面、半導体基板１０上に、ハードマスク層２０をＣＶＤ法スピン塗布法などにより積層する（図２（ｂ）参照）。なお、ハードマスク層２０の材料として、例えばＳｉＯ２がある。また、図２（ｂ）の図面では、支持補助膜３０の左側面のハードマスク層２０を省略する。
【００１９】
次に、ハードマスク層２０に対して、支持補助膜３０上面及び半導体基板１０上面が露出するまで、エッチバック、即ちハードマスク層２０全面にドライエッチング（例えば、ＲＩＥ）を行い、支持補助膜３０の側壁に、ハードマスク層２０の一部を側壁ハードマスク膜２１ａとして形成する（図２（ｃ）参照）。側壁ハードマスク膜２１ａのＸ方向の幅が、後述する側壁補助膜３２がエッチングされた後に、幅ＷＬｉとなる幅である。この幅ＷＬｉは、ハードマスク層２０を積層する際の膜厚や側壁補助膜のエッチングされる分量により決定される。したがって、膜厚を決定する要素（例えば、ハードマスク層２０を積層する時間、側壁補助膜３２のエッチングされる時間）を制御することによって、幅ＷＬｉを調整される。
【００２０】
図２（ｃ）の後に、再び、補助層３１（以下、積層補助層という）をＣＶＤ法あるいはスピン塗布法などにより支持補助膜３０の上面、側壁ハードマスク膜２１ａ上面及び側面、半導体基板１０上に積層し形成する（図２（ｄ）参照）。
【００２１】
次に、図２（ｄ）の後に、図２（ｃ）の工程と同様に、支持補助膜３０上面、側壁ハードマスク膜２１ａ上面、及び半導体基板１０上面が露出するまで、積層補助層３１に対してエッチバックを行い、側壁ハードマスク膜２１ａの側壁に、積層補助層３１の一部を側壁補助膜３２ａとして形成する（図２（ｅ）参照）。なお、側壁補助膜３２ａは、上記の支持補助膜３０と同様に、側壁ハードマスク膜２１をＸ方向に所定の間隔を隔てて設けることを補助する膜である。側壁補助膜３２ａのＸ方向の幅が、側壁補助膜３２がエッチングされた後に、幅ＷＳｊとなる幅である。上記同様に、この幅ＷＳｊは積層補助膜３１を積層する際の膜厚や側壁補助膜のエッチングされる分量により決定される。これにより、幅ＷＬｉと幅ＷＳｊが異なる幅となるように調整できる。
【００２２】
上記のように、側壁ハードマスク膜２１を形成する工程（図２（ｂ）及び図２（ｃ）が対応）と側壁補助膜３２を形成する工程（図２（ｄ）及び図２（ｅ）が対応）を交互に繰り返す。これにより、図３に示すように、半導体基板上１０に側壁補助膜３２ａ，３２ｂ，３２ｃ，３２ｄと側壁ハードマスク膜２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅを交互に形成する（図３参照）。
【００２３】
そして、側壁ハードマスク膜２１を残して、支持補助膜３０及び側壁補助膜３２ａ，３２ｂ，３２ｃ，３２ｄを選択的にエッチングにより除去する（図４参照）。例えば、支持補助膜３０及び側壁補助膜３２がＳｉＮの場合には、１６０℃程度に加温したリン酸水溶液、いわゆるホットリン酸を用いてエッチングする。
【００２４】
［実施形態の効果］
以上により、リソグラフィ装置の解像限界より微細なピッチを有し且つ、ラインとスペースを変更可能なハードマスクが形成できる。このハードマスクを用いて、例えば半導体基板１０のエッチングを行い、素子分離領域の形成をしたり、半導体基板１０上に第１絶縁膜、第１導電膜、第２絶縁膜、第２導電膜を積層した積層膜を、上記のハードマスクを用いて所定のパターンにエッチングし、メモリセルやロジック素子その他の半導体素子を形成したりすることで、所望の半導体装置を製造することができる。
【００２５】
本発明の実施形態は、隣接する例えばトランジスタ同士でゲート長が異なるようなマスクパターンを形成する際に、有効である。
【００２６】
従来の側壁加工技術により形成されたハードマスクのピッチが、本実施形態の半導体装置の製造方法に用いるハードマスクのピッチと等しいと仮定する。このとき、本発明の実施形態における幅ＷＬｉが従来のハードマスクよりも長いハードマスクを用いて、例えば半導体装置のメモリセルを形成するときには、本実施形態のハードマスクを用いて形成されたメモリセルの方が、従来のハードマスクを用いて形成されたメモリセルよりも、メモリセルに流れる電流を十分に確保することができる。
【００２７】
一方で、上記と同様の仮定した場合に、本発明の実施形態における幅ＷＬｉが従来のハードマスクよりも短いハードマスクを用いて、例えば半導体装置のメモリセルを形成するときには、本実施形態のハードマスクを用いて形成されたメモリセルの方が、従来のハードマスクを用いて形成されたメモリセルよりも、メモリセル間の耐圧を上昇させることができる。
【００２８】
また、膜厚を決定する要素の制御により、幅ＷＬｉや幅ＷＳｊをリソグラフィ装置で形成できる最小加工寸法限界幅よりも小さな幅とすることができる。
【００２９】
さらに、従来の側壁加工技術を用いて形成されるハードマスク膜では、隣接するハードマスク膜に有する肩落ち部が左右対称になり、例えばあるハードマスク膜の肩落ち部を左側面上部に有するとき、隣接するハードマスク膜では右側面上部に肩落ち部を有するというように、形状にばらつきが生じる。本実施形態では、ハードマスク層２０を積層する際の条件、ハードマスク層２０及び積層補助層３１をエッチバックする条件、及び側壁補助膜３２のエッチング条件を調整することによって、全ての側壁ハードマスク膜２１の肩落ち部が同一側面側上部に有する。このため、側壁加工技術を用いて形成されるハードマスク膜を用いて半導体素子が形成される場合に比べて、側壁ハードマスク膜２１を用いて形成される半導体素子のばらつきは小さくできる。その結果、それぞれの半導体素子の動作に相違が少なくなり、半導体素子の誤作動が生じにくくなる。
【００３０】
また、従来の側壁加工技術を用いてハードマスクを形成する場合には、リソグラフィ装置により所定の間隔を隔てたマスクパターンを形成した後に、スリミング工程を行うが、本実施形態では、幅ＷＬｉは例えばハードマスク層２０を積層する時間や側壁補助膜３２のエッチングされる時間を制御することによって決定される。このため、スリミング工程をせずに、所望の幅ＷＬｉと幅ＷＳｊを形成することができる。
【００３１】
また、上記の幅ＷＬｉと幅ＷＳｊは、それぞれ同一の加工条件で形成して一定となるように形成してもよい。
【００３２】
なお、本実施形態の変形例として、支持補助膜３０を複数設けてもよい。即ち、Ｘ方向に一定の幅を有する支持補助膜３０を複数設け、それぞれの支持補助膜３０に対して、上記のような側壁ハードマスク膜２１を形成する工程（図２（ｂ）及び図２（ｃ）が対応）と側壁補助膜３２を形成する工程（図２（ｄ）及び図２（ｅ）が対応）を行う。
【００３３】
このとき、側壁ハードマスク膜２１を形成する工程と側壁補助膜３２を形成する工程を、複数の支持補助膜３０に対して同時に行うことができる。そのため、ハードマスクを形成する工程を短縮することができる。
【００３４】
なお、本実施形態の半導体装置の製造方法に用いるハードマスクが、Ｙ方向に直線状に延びる形状に限定されるものではなく、形状は問わない。このため、あらゆる形状の側壁ハードマスク膜を形成できる。
【００３５】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。本実施形態では、ハードマスクを形成する方法として用いたが、同様の方法でレチクルマスクを形成してもよい。
【００３６】
更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【符号の説明】
【００３７】
１０…半導体基板
２０…ハードマスク層
２１ａ  ２１ｂ  ２１ｃ  ２１ｄ  ２１ｅ…側壁ハードマスク膜
３０…支持補助膜
３１…積層補助層
３２ａ  ３２ｂ  ３２ｃ  ３２ｄ…側壁補助膜 
【図１】
2011134855.tif 000003
【図２】
2011134855.tif 000004
【図３】
2011134855.tif 000005
【図４】
2011134855.tif 000006