(57)【要約】【課題】簡易な構成でノイズの重畳を抑圧した最小電流を出力する。【解決手段】最小電流検出回路１Ａは、カレントミラー回路１１Ａとソースが高電位電源線Ｌａに接続される６個のＰチャネルＭＯＳトランジスタを備える。第１のＰチャネルＭＯＳトランジスタＰ１は、第２電流入力端子Ｔｉｎ２とドレインが接続され、ゲートが当該ドレインと接続される。第３のＰチャネルＭＯＳトランジスタＰ３は、第１ノードＮＤ１とドレインが接続され、ゲートが当該ドレインと接続される。第４のＰチャネルＭＯＳトランジスタＰ４は、第２ノードＮＤ２とドレインが接続され、ゲートが第３のＰチャネルＭＯＳトランジスタＰ３のゲートと接続される。第５のＰチャネルＭＯＳトランジスタＰ５は、第２ノードＮＤ２とドレインが接続され、ゲートが当該トレインと接続される。  第６のＰチャネルＭＯＳトランジスタＰ６は、ゲートが第５のＰチャネルＭＯＳトランジスタＰ５のゲートと接続され、ドレインが電流出力端子Ｔｏｕｔに接続される。【選択図】図１
2011058987.tif 000002
【特許請求の範囲】
【請求項１】
第１電流が供給される第1電流入力端子と、
第２電流が供給される第２電流入力端子と、
電流出力端子と、
電源電圧が供給される電源線と、
前記第１電流入力端子を介して前記第１電流が供給され、前記第１電流と同じ大きさの電流を第１ノードと第２ノードとから出力するカレントミラー回路と、
前記第２電流入力端子とドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第１のＭＯＳトランジスタと、
前記第１ノードとドレインが接続され、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続された第２のＭＯＳトランジスタと、
前記第１ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第３のＭＯＳトランジスタと、
前記第２ノードとドレインが接続され、ゲートが前記第３のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続される第４のＭＯＳトランジスタと、
前記第２ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続される第５のＭＯＳトランジスタと、
ゲートが前記第５のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続され、ドレインからの電流が前記電流出力端子に供給される第６のＭＯＳトランジスタと、
を備えた最小電流検出回路。
【請求項２】
前記電流出力端子と前記第６のＭＯＳトランジスタとの間に第７のＭＯＳトランジスタを設け、前記第７のＭＯＳトランジスタのゲートには固定電位が供給される請求項１に記載の最小電流検出回路。
【請求項３】
第１電流が供給される第1電流入力端子と、
第２電流が供給される第２電流入力端子と、
電流出力端子と、
電源電圧が供給される電源線と、
前記第１電流入力端子を介して前記第１電流が供給され、前記第１電流と同じ大きさの電流を第１ノードと第２ノードとから出力するカレントミラー回路と、
前記第２電流入力端子とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第１のバイポーラトランジスタと、
前記第１ノードとコレクタが接続され、ベースが前記第１のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続された第２のバイポーラトランジスタと、
前記第１ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第３のバイポーラトランジスタと、
前記第２ノードとコレクタが接続され、ベースが前記第３のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続される第４のバイポーラトランジスタと、
前記第２ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続される第５のバイポーラトランジスタと、
ベースが前記第５のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続され、コレクタからの電流が前記電流出力端子に供給される第６のバイポーラトランジスタと、
を備えた最小電流検出回路。
【請求項４】
請求項１乃至３のうちいずれか１項に記載の最小電流検出回路をＮ（Ｎは２以上の整数）個備え、
前段の最小電流検出回路の前記電流出力端子と自段の前記第１電流入力端子又は前記第２電流出力端子の一方とを接続することにより、前記Ｎ個の最小電流検出回路をカスケード接続する、
ことを特徴とする最小電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最小電流を検出する最小電流検出回路の技術分野に関する。
【背景技術】
【０００２】
特許文献１には、２つの電流を電圧に各々変換し、変換した電圧を比較することによって電流の大小を判定する技術が開示されている。
２つの電流が入力された場合に小さい方の電流を出力する最小電流検出回路に上述した技術を適用するには、上述した技術によって電流の大小を判定し、判定結果に応じて２つの電流のうち一方を出力する選択回路を用いればよい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２５８２４３号公報（図１参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の最小電流検出回路では、選択回路が必要になるため、回路構成が複雑になる。また、選択回路において電流を切り替える場合に不連続点が発生するといった問題があった。
【０００５】
本発明は、上述した問題点に鑑みなされたものであり、電流の選択回路を不要とする最小電流検出回路及びこれに用いる差分電流回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明に係る最小電流検出回路は、第１電流が供給される第1電流入力端子と、第２電流が供給される第２電流入力端子と、電流出力端子と、電源電圧が供給される電源線と、前記第１電流入力端子を介して前記第１電流が供給され、前記第１電流と同じ大きさの電流を第１ノードと第２ノードとから出力するカレントミラー回路と、前記第２電流入力端子とドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第１のＭＯＳトランジスタと、前記第１ノードとドレインが接続され、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続された第２のＭＯＳトランジスタと、前記第１ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第３のＭＯＳトランジスタと、前記第２ノードとドレインが接続され、ゲートが前記第３のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続される第４のＭＯＳトランジスタと、前記第２ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続される第５のＭＯＳトランジスタと、ゲートが前記第５のＭＯＳトランジスタのゲートと接続され、ソースが前記電源線に接続され、ドレインからの電流が前記電流出力端子に供給される第６のＭＯＳトランジスタとを備える。
【０００７】
この発明によれば、第１電流と第２電流のいずれか小さい電流を出力電流として出力することができる。また、電流を電圧に変換して比較しないので、特許文献１記載の電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。よって、本発明によれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。なお、ここで、ＭＯＳトランジスタはＰチャネル型、Ｎチャネル型のどちらでもよい。
【０００８】
また、上述した最小電流検出回路において、前記電流出力端子と前記第６のＭＯＳトランジスタとの間に第７のＭＯＳトランジスタを設け、前記第７のＭＯＳトランジスタのゲートには固定電位が供給されることが好ましい。この場合には、コスコード接続を採用することができ、ミラー効果の影響を低減することができる。
【０００９】
次に、本発明に係る他の最小電流検出回路は、第１電流が供給される第1電流入力端子と、第２電流が供給される第２電流入力端子と、電流出力端子と、電源電圧が供給される電源線と、前記第１電流入力端子を介して前記第１電流が供給され、前記第１電流と同じ大きさの電流を第１ノードと第２ノードとから出力するカレントミラー回路と、前記第２電流入力端子とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第１のバイポーラトランジスタと、前記第１ノードとコレクタが接続され、ベースが前記第１のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続された第２のバイポーラトランジスタと、前記第１ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第３のバイポーラトランジスタと、前記第２ノードとコレクタが接続され、ベースが前記第３のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続される第４のバイポーラトランジスタと、前記第２ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続される第５のバイポーラトランジスタと、ベースが前記第５のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続され、コレクタからの電流が前記電流出力端子に供給される第６のバイポーラトランジスタと、を備える。
【００１０】
この発明によれば、第１電流と第２電流のいずれか小さい電流を出力電流として出力することができる。また、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。よって、本発明によれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。なお、ここで、バイポーラトランジスタはＰＮＰ、ＮＰＮのどちらでもよい。
【００１１】
上述した最小電流検出回路をＮ（Ｎは２以上の整数）個備え、前段の最小電流検出回路の前記電流出力端子と自段の前記第１電流入力端子又は前記第２電流出力端子の一方とを接続することにより、前記Ｎ個の最小電流検出回路をカスケード接続してもよい。この場合には、入力電流の数をＮ＋１個に拡大することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る最小電流検出回路１Ａの回路図である。
【図２】本実施形態に係る最小電流検出回路１００Ａのブロック図である。
【図３】本実施形態に係る最小電流検出回路１Ｂの回路図である。
【図４】本実施形態に係る最小電流検出回路１００Ｂの構成例を示すブロック図である。
【図５】変形例に係る最小電流検出回路の一部を示す回路図である。
【図６】変形例に係る最小電流検出回路２Ａの回路図である。
【図７】変形例に係る最小電流検出回路２Ｂの回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。
＜第１実施形態＞
図１に、第１実施形態に係る最小電流検出回路１Ａの回路図を示す。最小電流検出回路１Ａは、カレントミラー回路１１Ａと、第１乃至第６のＰチャネルＭＯＳトランジスタＰ１〜Ｐ６と、第１電流Ｉ１が外部から供給される第1電流入力端子Ｔｉｎ１と、第２電流Ｉ２が外部から供給される第２電流入力端子Ｔｉｎ２と、出力電流Ｉｏｕｔを外部に出力する電流出力端子Ｔｏｕｔと、高電位電源を供給する電源線Ｌａとを備える。
【００１４】
カレントミラー回路１１Ａは、３個のＮチャネルＭＯＳトランジスタによって構成され、第１電流入力端子Ｔｉｎ１を介して第１電流Ｉ１が供給される。カレントミラー回路１１Ａは、第１電流Ｉ１と同じ大きさの電流を第１ノードＮＤ１と第２ノードＮＤ２とから出力する。
【００１５】
また、第１のＰチャネルＭＯＳトランジスタＰ１は、第２電流入力端子Ｔｉｎ２とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Ｌａに接続される。
第２のＰチャネルＭＯＳトランジスタＰ２は、第１ノードＮＤ１とドレインが接続され、ゲートが前記第１のＰチャネルＭＯＳトランジスタのゲートと接続され、ソースが高電位電源線Ｌａに接続される。
第３のＰチャネルＭＯＳトランジスタＰ３は、第１ノードＮＤ１とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Ｌａに接続される。
第４のＰチャネルＭＯＳトランジスタＰ４は、第２ノードＮＤ２とドレインが接続され、ゲートが第３のＰチャネルＭＯＳトランジスタＰ３のゲートと接続され、ソースが高電位電源線Ｌａに接続される。
第５のＰチャネルＭＯＳトランジスタＰ５は、第２ノードＮＤ２とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Ｌａに接続される。
第６のＰチャネルＭＯＳトランジスタＰ６は、ゲートが第５のＰチャネルＭＯＳトランジスタＰ５のゲートと接続され、ソースが高電位電源線Ｌａに接続され、ドレインからの出力電流Ｉｏｕｔが電流出力端子Ｔｏｕｔに供給される。
【００１６】
次に、最小電流検出回路１Ａの動作について説明する。図１に示すように第３のＰチャネルＭＯＳトランジスタＰ３に流れる電流をＩ３、第４のＰチャネルＭＯＳトランジスタＰ３に流れる電流をＩ４、第５のＰチャネルＭＯＳトランジスタＰ５に流れる電流をＩ５とする。
まず、Ｉ１＞Ｉ２の場合には、第３のＰチャネルＭＯＳトランジスタＰ３はオン状態となる。このため、Ｉ３は、Ｉ３＝Ｉ１−Ｉ２となる。
一方、Ｉ１≦Ｉ２の場合、第３のＰチャネルＭＯＳトランジスタＰ３はオフ状態となる。このため、Ｉ３は、Ｉ３＝０となる。
【００１７】
ここで、第３のＰチャネルＭＯＳトランジスタＰ３と第４のＰチャネルＭＯＳトランジスタＰ４とは、カレントミラー回路を構成する。したがって、第４のＰチャネルＭＯＳトランジスタＰ４を流れる電流Ｉ４は以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉ４＝Ｉ１−Ｉ２
Ｉ１≦Ｉ２の場合  Ｉ４＝０
【００１８】
次に、第５のＰチャネルＭＯＳトランジスタＰ５に流れる電流Ｉ５は、Ｉ１＞Ｉ４の場合にＩ５＝Ｉ１−Ｉ４となる。一方、電流Ｉ４はノードＮＤ２に流れ込むので、Ｉ１≦Ｉ４の場合は、想定しなくてもよい。従って、電流Ｉ５は以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉ５＝Ｉ１−（Ｉ１−Ｉ２）＝Ｉ２
Ｉ１≦Ｉ２の場合  Ｉ５＝Ｉ１−Ｉ４＝Ｉ１
【００１９】
次に、第５のＰチャネルＭＯＳトランジスタＰ５と第６のＰチャネルＭＯＳトランジスタＰ６とはカレントミラー回路を構成するので、電流Ｉ５と出力電流Ｉｏｕｔとの大きさは等しい。従って、出力電流Ｉｏｕｔは以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉｏｕｔ＝Ｉ２
Ｉ１≦Ｉ２の場合  Ｉｏｕｔ＝Ｉ１
【００２０】
このように、最小電流検出回路１Ａによれば、第１入力電流Ｉ１と第２入力電流Ｉ２とのうち小さい方を出力電流Ｉｏｕｔとして出力することができる。
この構成によれば、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。
よって、最小電流検出回路１Ａによれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。
【００２１】
＜第２実施形態＞
図２に第２実施形態に係る最小電流検出回路１００Ａのブロック図を示す。最小電流検出回路１００Ａは、第１実施形態の最小電流検出回路１ＡをＮ（Ｎは２以上の整数）個備える。
ここで、ｊを２≦ｊ≦Ｎを満たす整数としたとき、ｊ−１段目の最小電流検出回路１Ａとｊ段目の最小電流検出回路１Ａとの接続関係は、ｊ−１段目の最小電流検出回路１Ａの電流出力端子Ｔｏｕｔとｊ段目の最小電流検出回路１Ａの第１電流入力端子Ｔｉｎ１とを接続する。これにより、Ｎ個の最小電流検出回路ＩＡがカスケード接続される。なお、ｊ段目の最小電流検出回路１Ａにおいて第１電流入力端子Ｔｉｎ１の替わりに第２電流出力端子Ｔｉｎ２と接続してもよいことは勿論である。
【００２２】
このように、最小電流検出回路１Ａをカスケード接続すると、左から数えて第１段目の最小電流が第２段目の最小電流検出回路１Ａの第１電流入力端子Ｔｉｎ１に供給され、この電流と第２電流入力端子Ｔｉｎ２に供給される電流とが比較され、小さい方の電流が第３段目の最小電流検出回路１Ａの第１電流入力端子Ｔｉｎ１に供給される。この比較が順次繰り返されることによって、Ｎ段目の最小電流検出回路１Ａの第１電流入力端子Ｔｉｎ１には、１段目からＮ−１段目の最小電流検出回路１Ａに入力される電流のうち、最小の電流が供給される。このため、Ｎ段目の最小電流検出回路１Ａの出力端子Ｔｏｕｔから、１段目からＮ段目の最小電流検出回路１Ａに入力される電流のうち、最小の電流を出力することができる。
これによって、比較の対象となる入力電流の数を拡大することができる。この例ではＮ個の最小電流検出回路１Ａを用いるので、比較の対象となる入力電流の数はＮ＋１個となる。
【００２３】
＜第３実施形態＞
上述した第１及び第２実施形態では、最小電流検出回路１ＡをＰチャネルのＭＯＳトランジスタで構成した。第３実施形態ではＰチャネルのＭＯＳトランジスタの替わりにＮチャネルのＭＯＳトランジスタで構成する。
図３に第３実施形態に係るＮチャネルのＭＯＳトランジスタで構成した最小電流検出回路１Ｂを示す。
【００２４】
最小電流検出回路１Ｂは、電源線Ｌａの替わりに低電位電源Ｖｓｓが供給される電源線Ｌｂを用いる点、第１乃至第６のＰチャネルＭＯＳトランジスタＰ１〜Ｐ６の替わりに第１乃至第６のＮチャネルＭＯＳトランジスタＮ１〜Ｎ６を用いる点、ＮチャネルＭＯＳトランジスタで構成されるカレントミラー回路１１Ａの替わりにＰチャネルＭＯＳトランジスタで構成されるカレントミラー回路１１Ｂを用いる点で、最小電流検出回路１Ａと相違する。
【００２５】
また、第１のＮチャネルＭＯＳトランジスタＮ１は、第２電流入力端子Ｔｉｎ２とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Ｌｂに接続される。
第２のＮチャネルＭＯＳトランジスタＮ２は、第１ノードＮＤ１とドレインが接続され、ゲートが第１のＮチャネルＭＯＳトランジスタのゲートと接続され、ソースが低電位電源線Ｌｂに接続される。
第３のＮチャネルＭＯＳトランジスタＮ３は、第１ノードＮＤ１とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Ｌｂに接続される。
第４のＮチャネルＭＯＳトランジスタＮ４は、第２ノードＮＤ２とドレインが接続され、ゲートが第３のＮチャネルＭＯＳトランジスタＮ３のゲートと接続され、ソースが低電位電源線Ｌｂに接続される。
第５のＮチャネルＭＯＳトランジスタＮ５は、第２ノードＮＤ２とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Ｌｂに接続される。
第６のＮチャネルＭＯＳトランジスタＮ６は、ゲートが第５のＮチャネルＭＯＳトランジスタＰ５のゲートと接続され、ソースが低電位電源線Ｌｂに接続され、ドレインからの出力電流Ｉｏｕｔが電流出力端子Ｔｏｕｔに供給される。
【００２６】
次に、最小電流検出回路１Ｂの動作について説明する。
まず、Ｉ１＞Ｉ２の場合には、第３のＮチャネルＭＯＳトランジスタＮ３はオン状態となる。このため、Ｉ３は、Ｉ３＝Ｉ１−Ｉ２となる。
一方、Ｉ１≦Ｉ２の場合、第３のＮチャネルＭＯＳトランジスタＮ３はオフ状態となる。このため、Ｉ３は、Ｉ３＝０となる。
【００２７】
ここで、第３のＰチャネルＭＯＳトランジスタＮ３と第４のＮチャネルＭＯＳトランジスタＮ４とは、カレントミラー回路を構成する。したがって、第４のＮチャネルＭＯＳトランジスタＮ４を流れる電流Ｉ４は以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉ４＝Ｉ１−Ｉ２
Ｉ１≦Ｉ２の場合  Ｉ４＝０
【００２８】
次に、第５のＮチャネルＭＯＳトランジスタＮ５に流れる電流Ｉ５は、Ｉ１＞Ｉ４の場合にＩ５＝Ｉ１−Ｉ４となる。一方、電流Ｉ４はノードＮＤ２に流れ込むので、Ｉ１≦Ｉ４の場合は、想定しなくてもよい。従って、電流Ｉ５は以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉ５＝Ｉ１−（Ｉ１−Ｉ２）＝Ｉ２
Ｉ１≦Ｉ２の場合  Ｉ５＝Ｉ１−Ｉ４＝Ｉ１
【００２９】
次に、第５のＮチャネルＭＯＳトランジスタＮ５と第６のＮチャネルＭＯＳトランジスタＮ６とはカレントミラー回路を構成するので、電流Ｉ５と出力電流Ｉｏｕｔとの大きさは等しい。従って、出力電流Ｉｏｕｔは以下のようになる。
Ｉ１＞Ｉ２の場合  Ｉｏｕｔ＝Ｉ２
Ｉ１≦Ｉ２の場合  Ｉｏｕｔ＝Ｉ１
【００３０】
このように、最小電流検出回路１Ａによれば、第１入力電流Ｉ１と第２入力電流Ｉ２とのうち小さい方を出力電流Ｉｏｕｔとして出力することができる。
この構成によれば、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。
よって、最小電流検出回路１Ａによれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。
なお、第２実施形態と同様に第３実施形態の最小電流検出回路１ＢをＮ個用いて、最小電流検出回路１００Ｂを構成してもよい。図４にその構成を示す。最小電流検出回路１００Ｂは、Ｎ個の最小電流検出回路１Ｂがカスケード接続される。これによって、入力電流の数をＮ＋１個に拡大することができる。
【００３１】
＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した第１実施形態及び第２実施形態の最小電流検出回路１Ａにおいて、図５（Ａ）に示すように、第６のＰチャネルＭＯＳトランジスタＰ６と電流出力端子Ｔｏｕｔとの間に第７のＰチャネルＭＯＳトランジスタＰ７を設け、そのゲートに固定電位Ｖｒｅｆ１を供給してもよい。このようにカスコード接続を用いることによって、ミラー効果の影響を低減できる。
【００３２】
また、上述した第３実施形態の最小電流検出回路１Ｂにおいて、図５（Ｂ）に示すように、第６のＮチャネルＭＯＳトランジスタＮ６と電流出力端子Ｔｏｕｔとの間に第７のＮチャネルＭＯＳトランジスタＮ７を設け、そのゲートに固定電位Ｖｒｅｆ２を供給してもよい。このようにカスコード接続を用いることによって、ミラー効果の影響を低減できる。
【００３３】
（２）上述した第１実施形態、第２実施形態、及び変形例では最小電流検出回路１Ａはカレントミラー回路１１Ａを除いて、ＰチャネルＭＯＳトランジスタを用いて構成したが、本発明はこれに限定されるものではなく、ＰチャネルＭＯＳトランジスタの替わりにＰＮＰトランジスタを用いて構成してもよい。
例えば、最小電流検出回路１Ａは、図６に示す最小電流検出回路２Ａに置き換えることができる。カレントミラー回路２２Ａは、３個のＮＰＮトランジスタによって構成される。  また、第１のＰＮＰトランジスタＴｒｐ１は、第２電流入力端子Ｔｉｎ２とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Ｌａに接続される。第２のＰＮＰトランジスタＴｒｐ２は、第１ノードＮＤ１とドレインが接続され、ゲートが前記第１のＰチャネルＭＯＳトランジスタのゲートと接続され、ソースが高電位電源線Ｌａに接続される。第３のＰＮＰトランジスタＴｒｐ３は、第１ノードＮＤ１とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Ｌａに接続される。  第４のＰＮＰトランジスタＴｒｐ４は、第２ノードＮＤ２とドレインが接続され、ゲートが第３のＰＮＰトランジスタＴｒｐ３のゲートと接続され、ソースが高電位電源線Ｌａに接続される。第５のＰＮＰトランジスタＴｒｐ５は、第２ノードＮＤ２とドレインが接続され、ゲートが当該トレインと接続され、ソースが高電位電源線Ｌａに接続される。第６のＰＮＰトランジスタＴｒｐ６は、ゲートが第５のＰＮＰトランジスタＴｒｐ５のゲートと接続され、ソースが高電位電源線Ｌａに接続され、ドレインからの出力電流Ｉｏｕｔが電流出力端子Ｔｏｕｔに供給される。
【００３４】
また、上述した第３実施形態及び変形例の最小電流検出回路１Ｂでは、カレントミラー回路１１Ｂを除いて、ＮチャネルＭＯＳトランジスタを用いて構成したが、本発明はこれに限定されるものではなく、ＮチャネルＭＯＳトランジスタの替わりにＮＰＮトランジスタを用いて構成してもよい。
例えば、最小電流検出回路１Ｂは、ＰＮＰトランジスタで構成される図７に示す最小電流検出回路２Ｂに置き換えることができる。最小電流検出回路２Ｂは３個のＰＮＰトランジスタで構成されるカレントミラー回路１１Ｂを備える。
【００３５】
また、第１のＮＰＮトランジスタＴｒｎ１は、第２電流入力端子Ｔｉｎ２とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Ｌｂに接続される。  第２のＮＰＮトランジスタＴｒｎ２は、第１ノードＮＤ１とコレクタが接続され、ベースが第１のＮチャネルＭＯＳトランジスタのベースと接続され、エミッタが低電位電源線Ｌｂに接続される。  第３のＮＰＮトランジスタＴｒｎ３は、第１ノードＮＤ１とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Ｌｂに接続される。第４のＮＰＮトランジスタＴｒｎ４は、第２ノードＮＤ２とコレクタが接続され、ベースが第３のＮＰＮトランジスタＴｒｎ３のベースと接続され、エミッタが低電位電源線Ｌｂに接続される。第５のＮＰＮトランジスタＴｒｎ５は、第２ノードＮＤ２とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Ｌｂに接続される。第６のＮＰＮトランジスタＴｒｎ６は、ベースが第５のＮＰＮトランジスタＴｒｎ５のベースと接続され、エミッタが低電位電源線Ｌｂに接続され、コレクタからの出力電流Ｉｏｕｔが電流出力端子Ｔｏｕｔに供給される。
このように、ＭＯＳトランジスタをバイポーラトランジスタに置き換えてもよい。
【産業上の利用可能性】
【００３６】
本発明は、電流の大小を判定して最小電流を出力する回路に利用可能である。
【符号の説明】
【００３７】
１Ａ，２Ａ，１Ｂ，２Ｂ，１００Ａ，１００Ｂ…最小電流検出回路、Ｐ１〜Ｐ７…ＰチャネルＭＯＳトランジスタ、Ｎ１〜Ｎ７…ＮチャネルＭＯＳトランジスタ、Ｔｒｐ１〜Ｔｒｐ６…ＰＮＰトランジスタ、Ｔｒｎ１〜Ｔｒｎ６…ＮＰＮトランジスタ、Ｌａ，Ｌｂ…電源線、Ｔｉｎ１…第１電流入力端子、Ｔｉｎ２…第２電流入力端子、Ｔｏｕｔ…電流出力端子。
【図１】
2011058987.tif 000003
【図２】
2011058987.tif 000004
【図３】
2011058987.tif 000005
【図４】
2011058987.tif 000006
【図５】
2011058987.tif 000007
【図６】
2011058987.tif 000008
【図７】
2011058987.tif 000009