(57)【要約】【課題】  外部からの衝撃に対して優れた耐性構造を有し、各化合物半導体層および発光層の亀裂、損傷を抑制ないし防止することが可能な発光ダイオード素子を提供する。【解決手段】  支持基板と、この支持基板表面に形成された第１導電型用電極と、この電極表面に順次形成された第１導電型化合物半導体層、発光層および第２導電型化合物半導体層と、この第２導電型化合物半導体層表面に形成された第２導電型用電極を備え、支持基板側と発光層を含む化合物半導体層側が第１導電型用電極で貼り合わされた発光ダイオード素子であって、前記第２導電型用電極直下に位置する前記支持基板表面と前記第１導電型用電極の界面に前記第２導電型用電極より広い面積を持つ絶縁層を形成し、かつ前記絶縁層上の前記第１導電型用電極領域に枠状空間を形成して空間内側の電極部と空間外側の電極部とを電気的に分離することを特徴とする発光ダイオード素子。【選択図】図１
2011204767.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、この支持基板表面に形成された第１導電型用電極と、この電極表面に順次形成された第１導電型化合物半導体層、発光層および第２導電型化合物半導体層と、この第２導電型化合物半導体層表面に形成された第２導電型用電極を備え、前記支持基板側と発光層を含む化合物半導体層側が前記第１導電型用電極で貼り合わされた発光ダイオード素子であって、
前記第２導電型用電極直下に位置する前記支持基板表面と前記第１導電型用電極の界面に前記第２導電型用電極より広い面積を持つ絶縁層を形成し、かつ前記絶縁層上の前記第１導電型用電極領域に枠状空間を形成して空間内側の電極部と空間外側の電極部とを電気的に分離することを特徴とする発光ダイオード素子。
【請求項２】
前記支持基板がＳｉ基板であることを特徴とする請求項１記載の発光ダイオード素子。
【請求項３】
前記支持基板がＳｉ基板であり、かつ前記絶縁層がＳｉ酸化物層であることを特徴とする請求項１記載の発光ダイオード素子。
【請求項４】
表面に第１導電型用電極となる第１金属層を有する支持基板を準備する工程；
表面に第２導電型化合物半導体層、発光層、第１導電型化合物半導体層および第１導電型用電極になる第２金属層をこの順序で積層した化合物半導体基板を用意する工程；
前記支持基板に前記化合物半導体基板を前記第１、第２の金属層が互いに当接、接合するように貼り合せると共に、前記第１、第２の金属層からなる第１導電型用電極を形成する工程；
前記化合物半導体基板を除去して前記第２導電型化合物半導体層表面を露出する工程；および
前記第２導電型化合物半導体層表面に第２導電型用電極を形成する工程；
を含み、
前記第２導電型用電極直下に位置されるべき前記支持基板表面と前記第１金属層の界面に前記第２導電型用電極より広い面積を持つ絶縁層を形成し、
前記絶縁層上の前記第１金属層領域に枠状空間をパターニングし、
前記第２金属層に前記第１金属層と合致するように枠状空間をパターニングし、かつ
前記貼合わせ時に第１、第２の金属層を互いに当接、接合して第１導電型用電極を形成すると共に、前記絶縁層に位置する前記第１導電型用電極領域に枠状空間を形成して空間内側の電極部と空間外側の電極部とを電気的に分離することを特徴とする発光ダイオード素子の製造方法。
【請求項５】
前記支持基板がＳｉ基板であり、かつ前記絶縁層が前記支持基板をＬＯＣＯＳ法で熱酸化することにより形成されるＳｉ酸化物層であることを特徴とする請求項４記載の発光ダイオード素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード素子およびその製造方法に関する。
【背景技術】
【０００２】
高効率化が求められる発光ダイオード素子では、素子の放熱性向上と発光効率向上が求められている。このようなことから、放熱性が良好なＳｉのような支持基板に例えば光学反射層を兼ねる下部電極（ｐ電極）を形成し、この支持基板に発光層を含む化合物半導体層を貼合わせる、いわゆる薄膜反射型発光ダイオード素子（ＬＥＤ素子）を採用することが増加している。この薄膜反射型ＬＥＤ素子は、化合物半導体層と支持基板の界面で、低抵抗な電気的接続と高い光反射率とを両立させること、および信頼性の高い貼合わせが必要となる。また、最上層の化合物半導体層に上部電極（例えばｎ型電極）を形成したＬＥＤ素子において、ＬＥＤ素子内での上部電極に対向する発光層での発光を阻止する発光領域の適切な制御によって、上部電極直下での発光層を除く発光層で生じた光を素子外に効率的に取り出すことも重要である。このため、上部電極直下に位置する下部電極に絶縁膜を部分的に形成し、上部電極と下部電極間の電流経路を適正化して発光層を発光させるための供給電力の効率化を図っている。
【０００３】
このようなＬＥＤ素子を実現するために、以下のような製造方法が考えられている。
【０００４】
まず、表面に第１導電型用電極となる例えばＡｕ層を含む第１金属層を有する支持基板を準備する。
【０００５】
また、化合物半導体基板表面に第２導電型化合物半導体層、発光層および第１導電型化合物半導体層をこの順序で形成する。つづいて、第１導電型化合物半導体層に絶縁膜（例えばＳｉＯ2膜）を堆積し、ＳｉＯ2膜表面に常法に従ってレジストパターンを形成する。すなわち、最終構造のＬＥＤ素子の上部電極（第２導電用電極）の直下に位置することになるＳｉＯ2膜部分にレジストパターンを形成する。ひきつづき、レジストパターンをマスクとしてＳｉＯ2膜を選択的にエッチングして上部電極（第２導電用電極）の直下に位置することになるＳｉＯ2膜パターンを形成する。この後、ＳｉＯ2膜パターンを含む第１導電型化合物半導体層全面に第１導電型用電極になる例えばＡｕ層を含む第２金属層を形成する。なお、前記ＳｉＯ2膜パターンの形成後にはＳｉＯ2膜パターンの厚さに相当する段差がそのパターン側面と第１導電型化合物半導体層表面に生じる。このため、第２金属層の形成後にもパターン側面と第１導電型化合物半導体層表面の位置に対応して第２金属層にも段差が生じる。
【０００６】
次いで、支持基板に積層構造を持つ化合物半導体基板を第１、第２の金属層が互いに当接、接合するように貼り合せると共に、第１、第２の金属層からなる第１導電型用電極を形成する。つづいて、化合物半導体基板を除去して第２導電型化合物半導体層表面を露出させる。第２導電型化合物半導体層表面に上部電極（第２導電型用電極）を形成する。その後、積層構造を持つ支持基板にダイシング加工（外形寸法加工）等を施してＬＥＤ素子を製造する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述したＬＥＤ素子およびその製造方法は以下のような課題があった。
【０００８】
・ＬＥＤ素子は、ＳｉＯ2膜パターンの側面で生じる段差に対応して外周側面全体に例えば矩形枠状の隙間（空間）が形成される。その結果、外部からの衝撃（例えばｎ電極へのボンディングによる圧力）が前記隙間に位置する各化合物半導体層および発光層に加わると、各化合物半導体層および発光層の厚さは例えば４〜５μｍと薄いためにそれらの層が亀裂したり、損傷したりする。特に発光層の損傷は、輝度劣化を生じる。
【０００９】
・ＬＥＤ素子の製造において、支持基板と積層構造を持つ化合物半導体基板との貼合わせは、支持基板側との第１金属層と化合物半導体基板側の第２金属層との接合でなされる。第２金属層はＳｉＯ2膜パターンによる段差を有するために、それらの金属層の接合箇所にボイドが発生したり、層間剥離を生じたりする恐れがある。
【００１０】
・ＬＥＤ素子の製造において、絶縁膜（ＳｉＯ2膜）の形成時に熱的ダメージをその絶縁膜下に位置する第２、第１の導電型化合物半導体層および発光層に与える。その結果、化合物半導体層にドーピングされている不純物の拡散、それに起因する輝度劣化を生じる。
【００１１】
本発明は、外部からの衝撃に対して優れた耐性構造を有し、各化合物半導体層および発光層の亀裂、損傷を抑制ないし防止することが可能な発光ダイオード素子を提供することを目的とする。
【００１２】
本発明は、支持基板と積層構造を持つ化合物半導体基板との貼合わせにおいて支持基板側の第１金属層と化合物半導体基板側の第２金属層を段差のない状態で接合してボイド、層間剥離の発生を防止し、かつ積層構造を持つ化合物半導体基板への熱的ダメージの影響を回避することが可能な発光ダイオード素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１態様によると、支持基板と、この支持基板表面に形成された第１導電型用電極と、この電極表面に順次形成された第１導電型化合物半導体層、発光層および第２導電型化合物半導体層と、この第２導電型化合物半導体層表面に形成された第２導電型用電極を備え、前記支持基板側と発光層を含む化合物半導体層側が前記第１導電型用電極で貼り合わされた発光ダイオード素子であって、
前記第２導電型用電極直下に位置する前記支持基板表面と前記第１導電型用電極の界面に前記第２導電型用電極より広い面積を持つ絶縁層を形成し、かつ前記絶縁層上の前記第１導電型用電極領域に枠状空間を形成して空間内側の電極部と空間外側の電極部とを電気的に分離することを特徴とする発光ダイオード素子が提供される。
【００１４】
本発明の第２態様によると、表面に第１導電型用電極となる第１金属層を有する支持基板を準備する工程；
表面に第２導電型化合物半導体層、発光層、第１導電型化合物半導体層および第１導電型用電極になる第２金属層をこの順序で積層した化合物半導体基板を用意する工程；
前記支持基板に前記化合物半導体基板を前記第１、第２の金属層が互いに当接、接合するように貼り合せると共に、前記第１、第２の金属層からなる第１導電型用電極を形成する工程；
前記化合物半導体基板を除去して前記第２導電型化合物半導体層表面を露出する工程；および
前記第２導電型化合物半導体層表面に第２導電型用電極を形成する工程；
を含み、
前記第２導電型用電極直下に位置されるべき前記支持基板表面と前記第１金属層の界面に前記第２導電型用電極より広い面積を持つ絶縁層を形成し、
前記絶縁層上の前記第１金属層領域に枠状空間をパターニングし、
前記第２金属層に前記第１金属層と合致するように枠状空間をパターニングし、かつ
前記貼合わせ時に第１、第２の金属層を互いに当接、接合して第１導電型用電極を形成すると共に、前記絶縁層に位置する前記第１導電型用電極領域に枠状空間を形成して枠内の電極部と枠外の電極部とを電気的に分離することを特徴とする発光ダイオード素子の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、外部からの衝撃に対して優れた耐性構造を有し、各化合物半導体層および発光層の亀裂、損傷を抑制ないし防止し、高い輝度を維持することが可能な発光ダイオード素子を提供できる。
【００１６】
また本発明によれば、支持基板と積層構造を持つ化合物半導体基板との貼合わせにおいて支持基板側の第１金属層と化合物半導体基板側の第２金属層を段差のない状態で接合してボイド、層間剥離の発生を防止し、かつ積層構造を持つ化合物半導体基板側への熱的ダメージの影響を回避し、高信頼性で、高い輝度を維持することが可能な発光ダイオード素子の製造方法を提供できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る発光ダイオード素子（ＬＥＤ素子）を示す断面図である。
【図２】本発明の実施形態に係るＬＥＤ素子の製造工程を示す断面図である。
【図３】本発明の実施形態に係るＬＥＤ素子の製造工程を示す断面図である。
【図４】本発明の実施形態に係るＬＥＤ素子の製造工程を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態に係るＬＥＤ素子およびその製造方法を図面を参照して説明する。
【００１９】
図１は、実施形態に係るＬＥＤ素子の断面図である。支持基板、例えばＳｉウェハ１の表面には下部電極（第１導電型用電極：ｐ電極）２が形成されている。ｐ電極２は、例えばＳｉウェハ１側からＴｉ／Ｐｔ／ＡｕＳｎ層２ａとＡｕ／ＡｕＺｎ／Ａｕ層２ｂとから形成されている。第１導電型化合物半導体層（ｐ型化合物半導体層）３、発光層４および第２導電型化合物半導体層（ｎ型化合物半導体層）５がｐ電極２表面にこの順序で形成されている。ｐ型化合物半導体層３は、例えばｐ−ＩｎＡｌＰ層、ｐ−ＩｎＧａＡｌＰ層およびｐ−ＡｌＧａＡｓ層から形成され、４μｍ程度の厚さを有する。発光層４は、例えばＭＱＷ(Multi Quantum Well)から形成され、１００〜２００ｎｍの厚さを有する。ｎ型化合物半導体層５は、ｎ−ＧａＡｓ層およびｎ−ＩｎＧａＡｓ層から形成され、４μｍ程度の厚さを有する。このようなＳｉウェハ１側と発光層４を含む積層構造の化合物半導体層３，５は前記Ｔｉ／Ｐｔ／ＡｕＳｎ層２ａとＡｕ／ＡｕＺｎ／Ａｕ層２ｂとの接合により貼り合わされている。例えば矩形板状の上部電極（第２導電型用電極：ｎ電極）６は、ｎ型化合物半導体層５表面に形成されている。ｎ電極６は矩形板状に限らず、円板状であってもよい。ｎ電極６は、例えばＡｕ，ＡｕＧｅ，Ｍｏ，Ｔｉ，Ｐｔ，Ｗ，Ｎｉからなる層のうち、少なくとも１層以上の金属層から形成される。また、ｎ電極６は前記金属を含み、前記金属層が工程中に反応した層（例えばＴｉシリサイド）、またはＡｕＧｅのようにＡｕを主成分とした合金層（例えばＡｕＳｎ）、酸化透明金属層（例えばＩＴＯ）の少なくとも１層以上の層から形成することができる。
【００２０】
絶縁層（例えばＳｉＯ2層）７は、例えば矩形板状をなし、ｎ電極６の直下に位置する前記Ｓｉウェハ１表面に矩形板状のｎ電極６より広い面積で相似的に埋設されている。矩形板状の絶縁層７は、ｎ電極６の面積と同等、またはそれ以上の広い面積を有することが好ましい。絶縁層７の面積の上限は、素子外周より小さく、Ｓｉウェハ１の外側での導通を確保できればよい。ただし、絶縁層７の最小面積はｎ電極６へのボールボンディングの寸法を考慮して、ボールボンディングの面積を超える大きさであれば機能上、問題がない。なお、ｎ電極が円板状をなす場合、絶縁層も円板状にすることが好ましい。
【００２１】
絶縁層７上に位置するｐ電極２領域には、ｐ電極２を貫通する矩形枠状空間８が形成されている。矩形枠状空間８はその空間８の内側の電極部２’と外側の電極部２”とを電気的に分離する。この枠状空間は円環形状であってもよい。
【００２２】
なお、矩形枠状空間８の幅は狭すぎると内側の電極部２’と外側の電極部２”との電気的な分離に支障になり、広すぎると内側の電極部２’の面積が小さくなってｎ電極６へのボンディング時等の外部圧力を十分に吸収できなくなる恐れがある。このため、矩形枠状空間８は加工可能な幅（例えば１μｍ程度）以上１００μｍ以下の幅を有することが好ましい。ただし、加工が可能であれば矩形枠状空間８の幅は１μｍを下回ってもよく、かつ強度を確保できれば１００μｍを超えてもよい。
【００２３】
実施形態に係るＬＥＤ素子は、絶縁層７上に位置するｐ電極２領域に矩形枠状空間８をｐ電極２を貫通して形成し、矩形枠状空間８でその空間８の内側の電極部２’と外側の電極部２”とを電気的に分離している。すなわち、矩形枠状空間８内側の電極部２’はＳｉウェハ１の絶縁層７上に形成され、かつ空間８外側の電極部２”と電気的に分離されているため、ｎ電極６とｐ電極２との間への電圧印加において、前記電極部２’は電流経路として機能しなくなる。その結果、ｎ電極６で遮蔽される発光層４以外の発光層４領域への各電極２，６からのホール、電子の注入効率を高めて、発光効率の向上による高輝度化を達成できる。
【００２４】
また、外部からの衝撃（例えばｎ電極へのボンディングによる圧力）が例えば４〜５μｍと薄い各化合物半導体層３，５および発光層４に加わっても、Ｓｉウェハ１上の積層構造に従来のような絶縁層に起因する段差が存在しないため、それらの層、特に発光層４が亀裂したり、損傷したりするのを防止できる。ｎ電極６直下でのｐ電極２領域の電気的分離は、例えば矩形枠状空間８によりなされ、その空間８内側に電極部２’が残る形態にしているため、ボンディングによる圧力を前記内側の電極部２’で吸収できる。その結果、各化合物半導体層３，５および発光層４、特に発光層の損傷を防止できる。したがって、高輝度を維持し、かつ高信頼性のＬＥＤ素子を得ることができる。
【００２５】
次に、実施形態に係るＬＥＤ素子の製造方法を図２、図３および図４を参照して説明する。
【００２６】
＜支持基板の処理、層形成＞
まず、支持基板（例えばＳｉウェハ）表面に熱酸化膜（ＳｉＯ2膜）を形成し、このＳｉＯ2膜にＳｉ3Ｎ4膜を成膜する。つづいて、フォトリソグラフィでＳｉ3Ｎ4膜にレジストパターンを形成し、これをマスクとしてＳｉ3Ｎ4膜を選択的にエッチングする。再度熱酸化を行いＳｉ3Ｎ4パターンで覆われていない熱酸化膜部分のみ厚いＳｉＯ2膜を形成する。その後、残っているＳｉ3Ｎ4パターンとその下の熱酸化膜を除去し、さらに厚いＳｉＯ2膜をウェハ表面と面一になるように研磨して図２の（ａ）に示すように後述するｎ電極の直下に位置すべき例えば矩形板状の絶縁層１２をＳｉウェハ表面に形成する。この絶縁層１２はｎ電極の面積の約１．２倍の広い面積を有することが好ましい。絶縁層１２は、前述したＬｏｃｏｓ法以外に、表面の平坦性が良好なシャロートレンチ分離（ＳＴＩ：shallow Trench Isolation）により形成してもよい。
【００２７】
次いで、絶縁層１２を含むＳｉウェハ１１表面にｐ電極となる第１金属層、例えばＴｉ／Ｐｔ／ＡｕＳｎ層１３を真空蒸着法で成膜する。つづいて、Ｔｉ／Ｐｔ／ＡｕＳｎ層１３表面にフォトリソグラフィにより例えば矩形枠状空間が形成されるべき箇所が開口されたレジストパターン１４を形成する（図２の（ｂ）図示）。ひきつづき、レジストパターン１４をマスクとしてＴｉ／Ｐｔ／ＡｕＳｎ層１３を選択的にエッチングして図２の（ｃ）に示すように矩形枠状空間となる枠状開口１５を形成する。
【００２８】
＜化合物半導体基板の処理、層形成＞
一方、図３の（ａ）に示すように化合物半導体基板、例えばＧａＡｓ基板２１上にＭＯＣＶＤ法により例えばｎ−ＧａＡｓ層およびｎ−ＩｎＧａＡｓ層からなるｎ型化合物半導体層２２とＭＱＷ(Multi Quantum Well)［発光層］２３と例えばｐ−ＩｎＡｌＰ層、ｐ−ＩｎＧａＡｌＰ層およびｐ−ＡｌＧａＡｓ層からなるｐ型化合物半導体層２４とを連続して成膜する。
【００２９】
次いで、ｐ型化合物半導体層２４表面にフォトリソグラフィにより矩形枠状空間が形成されるべき箇所に矩形枠状のレジストパターン２５を形成する。つづいて、ｐ電極となる第２金属層、例えばＡｕ／ＡｕＺｎ／Ａｕ層を例えばスパッタリングにより成膜する。このとき、図３の（ｂ）に示すように矩形枠状のレジストパターン２５上のＡｕ／ＡｕＺｎ／Ａｕ層２６とｐ型化合物半導体層２４表面のＡｕ／ＡｕＺｎ／Ａｕ層２６がレジストパターンの側面で分離される。この後、レジストパターン２５をその上のＡｕ／ＡｕＺｎ／Ａｕ層２６と共に除去する、いわゆるリフトオフを行なうことにより、図３の（ｃ）に示すように矩形枠状空間となる枠状開口２７を有するＡｕ／ＡｕＺｎ／Ａｕ層２６がｐ型化合物半導体層２４表面に形成される。
【００３０】
＜支持基板側と化合物半導体基板側との貼合わせ＞
図４の（ａ）に示すように図３の（ｃ）に示すＧａＡｓ基板２１を逆さにし、このＧａＡｓ基板２１を図２の（ｃ）に示すＳｉウェハ１１にＳｉウェハ１１側のＴｉ／Ｐｔ／ＡｕＳｎ層１３とＧａＡｓ基板２１側のＡｕ／ＡｕＺｎ／Ａｕ層２６を互いに当接させた後、例えば約３００℃で加圧保持することによりそれらの層１３，２６を接合してＳｉウェハ１１側にＧａＡｓ基板２１側を貼合わせる。このとき、Ｔｉ／Ｐｔ／ＡｕＳｎ層１３とＡｕ／ＡｕＺｎ／Ａｕ層２６とからなるｐ電極３１が形成される。また、絶縁層１２に位置するｐ電極３１領域に枠状開口１５と枠状開口２７との一体化による矩形枠状空間３２が形成される。矩形枠状空間３２の形成により空間３２内側の電極部３１’と空間３２外側の電極部３１”とが電気的に分離される。
【００３１】
次いで、図４の（ｂ）に示すようにＧａＡｓ基板２１を例えばＮＨ4ＯＨ＋Ｈ2Ｏ2のような薬液でエッチング除去し、ｎ型化合物半導体層２２を露出させる。その後、ｎ型化合物半導体層２２表面にｎ電極材料層（例えばＡｕＧｅ層）を成膜し、フォトリソグラフィで形成されたレジストパターン（図示せず）をマスクとしてｎ電極材料層を選択的にエッチングすることにより図４の（ｃ）に示すように例えば矩形板状のｎ電極３３を形成する。このとき、ｎ電極３３直下のＳｉウェハ１１部分にｎ電極３３より広い面積を持つ絶縁層１２が位置する。その後、積層膜構造を有するＳｉウェハをダイシング加工することにより前述した図１に示すＬＥＤ素子を製造する。
【００３２】
このような実施形態に係るＬＥＤ素子の製造方法によれば、絶縁層１２をＳｉウェハ１１側に形成することにより、従来のように絶縁層を化合物半導体層側に形成する場合のようなＧａＡｓ基板２１側の化合物半導体層２２，２４および発光層２３への熱的ダメージの影響を回避できる。その結果、化合物半導体層にドーピングされている不純物の拡散、それに起因する発光輝度の劣化を最小限に抑えることができる。Ｓｉウェハ１１と積層構造を持つＧａＡｓ基板２１との貼合わせにおいてＳｉウェハ１１側の第１金属層（Ｔｉ／Ｐｔ／ＡｕＳｎ層）１３とＧａＡｓ基板２１側の第２金属層（Ａｕ／ＡｕＺｎ／Ａｕ層）２７を段差のない状態で接合してｐ電極３１を形成できる。その結果、ｐ電極３１へのボイドの発生、ｐ電極３１での層間剥離の発生を防止することができる。したがって、高信頼性で、高い輝度を維持することが可能な発光ダイオード素子の製造方法を提供できる。
【００３３】
また、ＧａＡｓ基板２１側のｐ型化合物半導体層２４に枠状開口２７を持つＡｕ／ＡｕＺｎ／Ａｕ層２６を形成する際、リフトオフ技術を採用することによって、エッチング薬液やエッチングガスに触れるプロセスを排除できるため、ｐ型化合物半導体層２４表面の荒れや変質が防止できる。
【符号の説明】
【００３４】
１，１１…支持基板（Ｓｉウェハ）、２，３１…ｐ電極、２’，３１’…内側の電極部、２”，３１”…外側の電極部、３，２４…ｐ型化合物半導体層、４，２３…発光層、５，２２…ｎ型化合物半導体層、６，３３…ｎ電極、７，１２…絶縁層、８，３２…矩形枠状空間。
【図１】
2011204767.tif 000003
【図２】
2011204767.tif 000004
【図３】
2011204767.tif 000005
【図４】
2011204767.tif 000006