(57)【要約】【課題】半導体装置、これに結合されたコントローラ、これを含むシステム及び動作方法を提供する。【解決手段】メモリにライト動作を行うために選択的にデータを処理し、ライト動作中にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、プロセシング機能のグループは、少なくとも３つのプロセシング機能を含む半導体装置である。【選択図】図１
2011134435.tif 000002
【特許請求の範囲】
【請求項１】
メモリにライト動作を行うために選択的にデータを処理し、ライト動作中にモードレジスタコマンドに応答してプロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、
前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含むことを特徴とする半導体装置。
【請求項２】
前記プロセシング機能のグループは、
第１機能、バス反転機能及びデータマスキング機能を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１機能は、
エラーチェック機能であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体装置は、
前記機能のグループと関連したピンを備え、
前記データ制御部は、
前記ピンを通じて受信された信号に基づいて、前記イネーブルされたプロセシング機能を選択的に実行することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記プロセシング機能のグループは、
第１機能、バス反転機能及びデータマスキング機能を含み、
前記データ制御部は、
ライト動作を行うデータを受信し、第１制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータに対して前記第１機能を選択的に実行する第１回路と、
前記ライト動作を行うデータを受信し、第２制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータを選択的に反転するデータバス反転回路と、
前記ライト動作を行うデータを受信し、第３制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータを選択的にマスキングするデータマスキング回路と、
前記モードレジスタコマンドに応答して、前記第１、第２及び第３制御信号を生成する制御信号生成部と、を備えることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記データ制御部は、
前記ライト動作を行うデータをバッファリングし、前記バッファリングされたデータを前記第１回路、前記データバス反転回路及び前記データマスキング回路に供給するバッファと、
前記第１回路、前記データバス反転回路及び前記データマスキング回路のうち、いずれか１つから受信された前記ライト動作を行うデータを前記メモリにライトする少なくとも１つのドライバと、を備えることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記データ制御部は、
前記ライトするデータをバッファリングするバッファと、
前記バッファから前記ライトするデータを受信し、前記ライトするデータを前記第１回路、前記データバス反転回路及び前記データマスキング回路に供給する少なくとも１つのドライバと、を備えることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記プロセシング機能のグループは、第１機能、バス反転機能及びデータマスキング機能を含み、
前記データ制御部は、
ライト動作を行うデータを受信し、第１制御信号に応答して、前記ライト動作を行うデータに対して前記第１機能を選択的に実行する第１回路と、
前記ライト動作を行うデータを受信し、第２制御信号に応答して、前記ライト動作を行うデータを選択的に反転するデータバス反転回路と、
前記ライト動作を行うデータを受信し、第３制御信号に応答して、前記ライト動作を行うデータを選択的にマスキングするデータマスキング回路と、
前記モードレジスタコマンドに応答して、前記第１、第２及び第３制御信号を生成する制御信号生成部と、を備えることを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記データ制御部は、
前記ライト動作を行うデータをバッファリングし、前記バッファリングされたデータを前記第１回路、前記データバス反転回路及び前記データマスキング回路に供給するバッファと、
前記第１回路、前記データバス反転回路及び前記データマスキング回路のうち、いずれか１つから受信された前記ライト動作を行うデータを前記メモリにライトする少なくとも１つのドライバと、を備えることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記データ制御部は、
前記ライトするデータをバッファリングするバッファと、
前記バッファから前記ライトするデータを受信し、前記ライトするデータを前記第１回路、前記データバス反転回路及び前記データマスキング回路に供給する少なくとも１つのドライバと、を備えることを特徴とする請求項８に記載の半導体装置。
【請求項１１】
前記データ制御部は、
前記モードレジスタコマンドに応答して、データバス反転機能及びデータマスキング機能を含む前記グループのあらゆるデータプロセシング機能をディセーブルすることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記半導体装置は、
前記機能のグループに関する第１及び第２ピンをさらに備え、
前記データ制御部は、
前記第１ピンで受信された信号に応答して、前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的に実行し、前記第２ピンで受信された信号に応答して、前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的に実行することを特徴とする請求項１に記載の半導体装置。
【請求項１３】
前記データ制御部は、
前記第１及び第２ピンで受信された信号に基づいて並列的にイネーブルされた２つのプロセシング機能を実行することを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記データ制御部は、
前記第１及び第２ピンで受信された信号に基づいて順次にイネーブルされた２つのプロセシング機能を実行することを特徴とする請求項１２に記載の半導体装置。
【請求項１５】
前記半導体装置は、
メモリセルアレイを含むメモリをさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項１６】
メモリからデータをリードし、リード動作中にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、
前記プロセシング機能のグループは、少なくとも２つのプロセシング機能を含むことを特徴とする半導体装置。
【請求項１７】
前記プロセシング機能のグループは、
第１機能及びバス反転機能を含むことを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記第１機能は、
エラーチェック機能であることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記半導体装置は、
前記機能のグループと関連したピンを備え、
前記データ制御部は、
前記イネーブルされたプロセシング機能の遂行に基づいて、前記ピンを通じて信号を選択的に出力することを特徴とする請求項１６に記載の半導体装置。
【請求項２０】
前記プロセシング機能のグループは、
第１機能及びバス反転機能を含み、
前記データ制御部は、
第１制御信号に応答してイネーブルされた場合、前記リードされたデータに対して選択的に前記第１機能を実行し、イネーブルされた場合、前記ピンを通じて第１信号を出力する  第１回路と、
第２制御信号に応答してイネーブルされた場合、前記リードされたデータを選択的に反転し、かつイネーブルされた場合、前記ピンを通じて第２信号を出力するデータバス反転回路と、
前記モードレジスタコマンドに応答して、前記第１及び第２制御信号を生成する制御信号生成部と、を備えることを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
前記データ制御部は、
前記リードされたデータを感知増幅して、前記第１回路及び前記データバス反転回路に供給する少なくとも１つのセンスアンプと、
前記第１回路及び前記データバス反転回路から出力されるデータをバッファリングするバッファと、を備えることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
前記データ制御部は、
前記第１回路及び前記データバス反転回路から出力されるデータを感知増幅する少なくとも１つのセンスアンプと、
前記センスアンプの出力をバッファリングするバッファと、を備えることを特徴とする請求項２０に記載の半導体装置。
【請求項２３】
前記プロセシング機能のグループは、第１機能及びバス反転機能を含み、
前記データ制御部は、
第１制御信号に応答してイネーブルされた場合、前記リードされたデータに対して選択的に前記第１機能を実行し、かつイネーブルされた場合、第１信号を出力する第１回路と、
第２制御信号に応答してイネーブルされた場合、前記リードされたデータを選択的に反転し、かつイネーブルされた場合、第２信号を出力するデータバス反転回路と、
前記モードレジスタコマンドに応答して、前記第１及び第２制御信号を生成し、前記第１及び第２制御信号のうち、１つの制御信号を前記ピンを通じて出力する制御信号生成部と、を備えることを特徴とする請求項１９に記載の半導体装置。
【請求項２４】
前記データ制御部は、
前記リードされたデータを感知増幅して、前記第１回路及び前記データバス反転回路に供給する少なくとも１つのセンスアンプと、
前記第１回路及び前記データバス反転回路から出力されるデータをバッファリングするバッファと、を備えることを特徴とする請求項２３に記載の半導体装置。
【請求項２５】
前記データ制御部は、
前記第１回路及び前記データバス反転回路から出力されるデータを感知増幅する少なくとも１つのセンスアンプと、
前記センスアンプの出力をバッファリングするバッファと、を備えることを特徴とする請求項２３に記載の半導体装置。
【請求項２６】
前記データ制御部は、
前記モードレジスタコマンドに応答して、データバス反転機能及びデータマスキング機能を含む前記グループのあらゆるデータプロセシング機能をディセーブルすることを特徴とする請求項１６に記載の半導体装置。
【請求項２７】
前記半導体装置は、
前記機能のグループに関する第１及び第２ピンをさらに備え、
前記データ制御部は、
前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的にイネーブルし、前記イネーブルされたプロセシング機能の遂行によって、前記第１及び第２ピンを通じて選択的に信号を出力することを特徴とする請求項１６に記載の半導体装置。
【請求項２８】
前記データ制御部は、
並列的にイネーブルされた２つのプロセシング機能を実行し、前記第１及び第２ピンそれぞれを通じて信号を出力することを特徴とする請求項２７に記載の半導体装置。
【請求項２９】
前記データ制御部は、
順次にイネーブルされた２つのプロセシング機能を実行し、前記第１及び第２ピンそれぞれを通じて信号を出力することを特徴とする請求項２７に記載の半導体装置。
【請求項３０】
前記半導体装置は、
メモリセルアレイを含むメモリをさらに備えることを特徴とする請求項１６に記載の半導体装置。
【請求項３１】
メモリにライト動作を行うために選択的にデータを処理し、メモリからリードされたデータを選択的に処理し、ライト動作中に第１モードレジスタコマンドに応答して、プロセシング機能の第１グループのうち、１つのプロセシング機能をイネーブルし、リード動作中に第２モードレジスタコマンドに応答して、プロセシング機能の第２グループのうち、１つのプロセシング機能をイネーブルするデータ制御部と、
前記第１機能、前記データバス反転機能及び前記データマスキング機能に関連したピンと、を備え、
前記プロセシング機能の第１グループは、第１機能、データバス反転機能及びデータマスキング機能を含み、前記第プロセシング機能の第２グループは、前記第１機能及び前記データバス反転機能を含むことを特徴とする半導体装置。
【請求項３２】
前記データ制御部は、
前記ピンによって受信された信号に応答して、ライト動作の間に前記イネーブルされたプロセシング機能を実行し、前記イネーブルされたプロセシング機能が行われるか否かによって、前記リード動作の間に前記ピンを通じて信号を出力することを特徴とする請求項３１に記載の半導体装置。
【請求項３３】
前記第１モードレジスタコマンド及び前記第２モードレジスタコマンドは、
単一モードレジスタコマンド（ｓｉｎｇｌｅ  ｍｏｄｅ  ｒｅｇｉｓｔｅｒ  ｃｏｍｍａｎｄ）であることを特徴とする請求項３１に記載の半導体装置。
【請求項３４】
メモリライト動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、
前記グループは、第１機能、データバス反転機能及びデータマスキング機能を含むことを特徴とする半導体装置。
【請求項３５】
前記半導体装置は、
モードレジスタコマンドに応答して、前記グループから選択されたプロセシング機能をイネーブルさせる前記データ制御部をさらに備えることを特徴とする請求項３４に記載の半導体装置。
【請求項３６】
前記データ制御部は、
前記専用ピンを通じて受信された信号に応答して、前記イネーブルされたプロセシング機能を実行することを特徴とする請求項３５に記載の半導体装置。
【請求項３７】
前記半導体装置は、
前記専用ピンを通じて受信された信号に応答して、前記グループから選択されたプロセシング機能を実行することを特徴とする請求項３４に記載の半導体装置。
【請求項３８】
メモリリード動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、
前記グループは、第１機能及びデータバス反転機能を含むことを特徴とする半導体装置。
【請求項３９】
前記半導体装置は、
モードレジスタコマンドに応答して、前記グループから選択されたプロセシング機能をイネーブルさせる前記データ制御部をさらに備えることを特徴とする請求項３８に記載の半導体装置。
【請求項４０】
前記データ制御部は、
前記イネーブルされたプロセシング機能が行われるか否かによって前記専用ピンを通じて信号を出力することを特徴とする請求項３９に記載の半導体装置。
【請求項４１】
メモリライト動作及びメモリリード動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、
前記グループは、第１機能、データバス反転機能及びデータマスキング機能を含むことを特徴とする半導体装置。
【請求項４２】
前記半導体装置は、
モードレジスタコマンドに応答して、前記グループから選択されたプロセシング機能をイネーブルさせる前記データ制御部をさらに備えることを特徴とする請求項４１に記載の半導体装置。
【請求項４３】
前記データ制御部は、
前記ライト動作の間に前記専用ピンを通じて受信された信号に応答して、前記イネーブルされたプロセシング機能を実行することを特徴とする請求項４２に記載の半導体装置。
【請求項４４】
前記半導体装置は、
前記ライト動作の間に前記専用ピンを通じて受信された信号に応答して、前記グループから選択されたプロセシング機能を実行することを特徴とする請求項４１に記載の半導体装置。
【請求項４５】
前記データ制御部は、
前記リード動作の間に前記イネーブルされたプロセシング機能が行われるか否かによって、前記専用ピンを通じて信号を出力することを特徴とする請求項４２に記載の半導体装置。
【請求項４６】
データプロセシング機能のグループに関するピンと、
メモリにライト動作を行う間に前記ピンによって受信された信号に応答して、プロセシング機能のグループからプロセシング機能を選択的にイネーブルし、前記ピンによって受信された信号に基づいて前記イネーブルされたプロセシング機能を選択的に実行するデータ制御部と、を備えることを特徴とする半導体装置。
【請求項４７】
前記プロセシング機能のグループは、
第１機能及びバス反転機能を含むことを特徴とする請求項４６に記載の半導体装置。
【請求項４８】
前記プロセシング機能のグループは、
第１機能及びバス反転機能を含み、
前記データ制御部は、
第１制御信号に応答して受信されたデータに対して前記第１機能を選択的に実行する第１回路と、
第２制御信号に応答して受信されたデータを選択的に反転するデータバス反転回路と、
前記ピンを通じて受信された前記信号に応答して、第１及び第２制御信号を生成する制御信号生成回路と、を備えることを特徴とする請求項４６に記載の半導体装置。
【請求項４９】
前記データ制御部は、
前記ピンによって受信された信号に応答して、前記グループのあらゆるデータプロセシング機能をディセーブルすることを特徴とする請求項４６に記載の半導体装置。
【請求項５０】
前記データ制御部は、
ライト動作を行うためにデータをバッファリングし、前記バッファリングされたデータを前記第１回路及び前記データバス反転回路に供給するバッファと、
前記第１回路及び前記データバス反転回路のうち、いずれか１つから受信された前記ライト動作を行うデータを前記メモリにライトする少なくとも１つのドライバと、を備えることを特徴とする請求項４６に記載の半導体装置。
【請求項５１】
前記データ制御部は、
前記ライトするデータをバッファリングするバッファと、
前記バッファから前記ライトするデータを受信し、前記ライトするデータを前記第１回路及び前記データバス反転回路に供給する少なくとも１つのドライバと、を備えることを特徴とする請求項５０に記載の半導体装置。
【請求項５２】
前記半導体装置は、
メモリセルアレイを含むメモリをさらに備えることを特徴とする請求項４６に記載の半導体装置。
【請求項５３】
メモリにライトするデータを処理し、モードレジスタコマンドに応答して、ライト動作の間にプロセシング機能のグループのあらゆるプロセシング機能をディセーブルするデータ制御部を備え、
前記プロセシング機能のグループは、データバス反転機能及びデータマスキング機能を含むことを特徴とする半導体装置。
【請求項５４】
メモリにライトするためにデータを処理し、モードレジスタコマンドに応答して、ライト動作の間にプロセシング機能のグループの１つのプロセシング機能をイネーブルするデータ制御部を備え、
前記プロセシング機能のグループはエラーチェック機能を含むことを特徴とする半導体装置。
【請求項５５】
メモリ装置と、
動作信号を生成してピンを通じて出力するメモリコントローラと、を備え、
前記メモリ装置は、
プロセシング機能のグループに関する前記ピンと、
メモリにライト動作を行うために選択的にデータを処理し、ライト動作を行う間に第１モードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルし、前記ピンを通じて受信された前記動作信号に応答して、前記イネーブルされたプロセシング機能を選択的に実行するデータ制御部と、を含み、
前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含むことを特徴とするメモリシステム。
【請求項５６】
前記メモリコントローラは、
前記動作信号を発生させる少なくとも１つのデータ処理部を備えることを特徴とする請求項５５に記載のメモリシステム。
【請求項５７】
前記メモリコントローラは、
第２モードレジスタコマンドに応答して、データ処理部のうち、１つをイネーブルさせるイネーブル制御部をさらに備えることを特徴とする請求項５６に記載のメモリシステム。
【請求項５８】
前記データ処理部は、
前記プロセシング機能のグループと同じ機能を実行することを特徴とする請求項５６に記載のメモリシステム。
【請求項５９】
前記プロセシング機能のグループは、
第１機能、データバス反転機能及びデータマスキング機能を含むことを特徴とする請求項５８に記載のメモリシステム。
【請求項６０】
メモリにライト動作を行うために選択的にデータを処理し、ライト動作を行う間にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルし、前記イネーブルされたプロセシング機能に応答して動作信号を出力するデータ制御部を含み、
前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含むことを特徴とするメモリコントローラ。
【請求項６１】
前記データ制御部は、
前記プロセシング機能を実行し、前記動作信号を発生させる少なくとも１つのデータ処理部を備えることを特徴とする請求項６０に記載のメモリコントローラ。
【請求項６２】
前記メモリコントローラは、
モードレジスタコマンドに応答してデータ処理部のうち、１つをイネーブルさせるイネーブル制御部をさらに備えることを特徴とする請求項６１に記載のメモリコントローラ。
【請求項６３】
前記プロセシング機能のグループは、
第１機能、データバス反転機能及びデータマスキング機能を含むことを特徴とする請求項６０に記載のメモリコントローラ。
【請求項６４】
前記プロセシング機能のグループのうち、１つのプロセシング機能で生成された前記動作信号は、
半導体装置の同じピンに供給されることを特徴とする請求項６０に記載のメモリコントローラ。
【請求項６５】
半導体装置で選択的にデータを処理する方法において、
ライト動作を行う間にモードレジスタコマンドに応答して、少なくとも３つのプロセシング機能を含むプロセシング機能のグループから１つのプロセシング機能をイネーブルする段階と、
前記プロセシング機能のグループに関するピンを通じて信号を受信する段階と、
前記受信された信号に応答して、前記イネーブルされたプロセシング機能を選択的に実行する段階と、を備えることを特徴とするデータ処理方法。
【請求項６６】
前記プロセシング機能のグループは、
第１機能、バス反転機能及びデータマスキング機能を含むことを特徴とする請求項６５に記載のデータ処理方法。
【請求項６７】
前記第１機能は、
エラーチェック機能であることを特徴とする請求項６６に記載のデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の動作速度を高めるために、前記半導体装置の動作周波数は、持続的に増加しており、同時に入出力されるデータビットの数も増加している。これにより、前記半導体装置に配されるパッドの数が増加しつつある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００９／１６１４４７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、パッドの数を減少させて全体面積を縮小させ、動作特性を改善する半導体装置を提供するところにある。
【０００５】
本発明が解決しようとする他の課題は、前記半導体装置を制御するコントローラを提供するところにある。
【０００６】
本発明が解決しようとするさらに他の課題は、前記半導体装置の動作方法を提供するところにある。
【０００７】
本発明が解決しようとするさらに他の課題は、前記半導体装置を含むメモリシステムを提供するところにある。
【課題を解決するための手段】
【０００８】
前記課題を達成するための本発明の技術的思想による一実施例に係る半導体装置は、メモリにライト動作を行うために選択的にデータを処理し、ライト動作中にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含みうる。
【０００９】
前記プロセシング機能のグループは、第１機能、バス反転機能及びデータマスキング機能を含み、前記第１機能は、エラーチェック機能でありうる。
【００１０】
前記半導体装置は、前記機能のグループと関連したピンを備え、前記データ制御部は、前記ピンを通じて受信された信号に基づいて、前記イネーブルされたプロセシング機能を選択的に実行することができる。
【００１１】
前記プロセシング機能のグループは、第１機能、バス反転機能及びデータマスキング機能を含み、前記データ制御部は、ライト動作を行うデータを受信し、第１制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータに対して、前記第１機能を選択的に実行する第１回路、前記ライト動作を行うデータを受信し、第２制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータを選択的に反転するデータバス反転回路、前記ライト動作を行うデータを受信し、第３制御信号に応答してイネーブルされた場合、前記ピンを通じて受信される信号に応答して、前記ライト動作を行うデータを選択的にマスキングするデータマスキング回路及び前記モードレジスタコマンドに応答して、前記第１、第２及び第３制御信号を生成する制御信号生成部を備えうる。
【００１２】
前記プロセシング機能のグループは、第１機能、バス反転機能及びデータマスキング機能を含み、前記データ制御部はライト動作を行うデータを受信し、第１制御信号に応答して、前記ライト動作を行うデータに対して前記第１機能を選択的に実行する第１回路、前記ライト動作を行うデータを受信し、第２制御信号に応答して、前記ライト動作を行うデータを選択的に反転するデータバス反転回路、前記ライト動作を行うデータを受信し、第３制御信号に応答して、前記ライト動作を行うデータを選択的にマスキングするデータマスキング回路及び前記モードレジスタコマンドに応答して、前記第１、第２及び第３制御信号を生成する制御信号生成部を備えうる。
【００１３】
前記データ制御部は、前記モードレジスタコマンドに応答してデータバス反転機能及びデータマスキング機能を含む前記グループのあらゆるデータプロセシング機能をディセーブルしうる。
【００１４】
前記半導体装置は、前記機能のグループに関する第１及び第２ピンをさらに備え、前記データ制御部は、前記第１ピンで受信された信号に応答して、前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的に実行し、前記第２ピンで受信された信号に応答して、前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的に実行することができる。
【００１５】
前記データ制御部は、前記第１及び第２ピンで受信された信号に基づいて並列的にイネーブルされた２つのプロセシング機能を実行することができる。
【００１６】
前記データ処理部は、前記第１及び第２ピンで受信された信号に基づいて順次にイネーブルされた２つのプロセシング機能を実行することができる。
【００１７】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリからデータをリードし、リード動作中にモードレジスタコマンドに応答してプロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、前記プロセシング機能のグループは、少なくとも２つのプロセシング機能を含みうる。
【００１８】
前記プロセシング機能のグループは、第１機能及びバス反転機能を含み、前記第１機能はエラーチェック機能でありうる。
【００１９】
前記半導体装置は、前記機能のグループと関連したピンを備え、前記データ制御部は、前記イネーブルされたプロセシング機能の遂行に基づいて前記ピンを通じて信号を選択的に出力しうる。
【００２０】
前記プロセシング機能のグループは、第１機能及びバス反転機能を含み、前記データ制御部は、第１制御信号に応答してイネーブルされた場合、前記リードされたデータに対して選択的に前記第１機能を実行し、イネーブルされた場合、前記ピンを通じて第１信号を出力する第１回路、第２制御信号に応答してイネーブルされた場合、前記リードされたデータを選択的に反転し、イネーブルされた場合、前記ピンを通じて第２信号を出力するデータバス反転回路及び前記モードレジスタコマンドに応答して、前記第１及び第２制御信号を生成する制御信号生成部を備えうる。
【００２１】
前記プロセシング機能のグループは、第１機能及びバス反転機能を含み、前記データ制御部は、第１制御信号に応答してイネーブルされた場合、前記リードされたデータに対して選択的に前記第１機能を実行し、イネーブルされた場合、第１信号を出力する第１回路、第２制御信号に応答してイネーブルされた場合、前記リードされたデータを選択的に反転し、イネーブルされた場合、第２信号を出力するデータバス反転回路及び前記モードレジスタコマンドに応答して、前記第１及び第２制御信号を生成し、前記第１及び第２制御信号のうち、１つの制御信号を前記ピンを通じて出力する制御信号生成部を備えうる。
【００２２】
前記半導体装置は、前記機能のグループに関する第１及び第２ピンをさらに備え、前記データ制御部は、前記プロセシング機能のうち、イネーブルされた１つ以上のプロセシング機能を選択的にイネーブルし、前記イネーブルされたプロセシング機能の遂行によって前記第１及び第２ピンを通じて選択的に信号を出力しうる。
【００２３】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリにライト動作を行うために選択的にデータを処理し、メモリからリードされたデータを選択的に処理し、ライト動作中に第１モードレジスタコマンドに応答してプロセシング機能の第１グループのうち、１つのプロセシング機能をイネーブルし、リード動作中に第２モードレジスタコマンドに応答してプロセシング機能の第２グループのうち、１つのプロセシング機能をイネーブルするデータ制御部及び前記第１機能、前記データバス反転機能及び前記データマスキング機能に関連したピンを備え、前記プロセシング機能の第１グループは、第１機能、データバス反転機能及びデータマスキング機能を含み、前記第プロセシング機能の第２グループは、前記第１機能及び前記データバス反転機能を含みうる。
【００２４】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリライト動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、前記グループは、第１機能、データバス反転機能及びデータマスキング機能を含みうる。
【００２５】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリリード動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、前記グループは、第１機能及びデータバス反転機能を含みうる。
【００２６】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリライト動作及びメモリリード動作に対してデータ制御部によって選択的に行われるプロセシング機能のグループを支援する専用ピンを備え、前記グループは、第１機能、データバス反転機能及びデータマスキング機能を含みうる。
【００２７】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、データプロセシング機能のグループに関するピン及びメモリにライト動作を行う間に前記ピンによって受信された信号に応答して、プロセシング機能のグループからプロセシング機能を選択的にイネーブルし、前記ピンによって受信された信号に基づいて前記イネーブルされたプロセシング機能を選択的に実行するデータ制御部を備えうる。
【００２８】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリにライトするデータを処理し、モードレジスタコマンドに応答してライト動作の間にプロセシング機能のグループのあらゆるプロセシング機能をディセーブルするデータ制御部を備え、前記プロセシング機能のグループはデータバス反転機能及びデータマスキング機能を含みうる。
【００２９】
前記課題を達成するための本発明の技術的思想による他の一実施例に係る半導体装置は、メモリにライトするためにデータを処理し、モードレジスタコマンドに応答してライト動作の間にプロセシング機能のグループの１つのプロセシング機能をイネーブルするデータ制御部を備え、前記プロセシング機能のグループはエラーチェック機能を含みうる。
【００３０】
前記他の課題を達成するための本発明の技術的思想による一実施例に係るメモリシステムは、メモリ装置及び動作信号を生成してピンを通じて出力するメモリコントローラを備え、前記メモリ装置はプロセシング機能のグループに関する前記ピン及びメモリにライト動作を行うために選択的にデータを処理し、ライト動作を行う間に第１モードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルし、前記ピンを通じて受信された前記動作信号に応答して、前記イネーブルされたプロセシング機能を選択的に実行するデータ制御部を含み、前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含みうる。
【００３１】
前記他の課題を達成するための本発明の技術的思想による一実施例に係るメモリコントローラは、メモリにライト動作を行うために選択的にデータを処理し、ライト動作を行う間にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルし、前記イネーブルされたプロセシング機能に応答して、動作信号を出力するデータ制御部を含み、前記プロセシング機能のグループは、少なくとも３つのプロセシング機能を含みうる。
【００３２】
前記他の課題を達成するための本発明の技術的思想による一実施例に係る半導体装置で選択的にデータを処理する方法は、ライト動作を行う間にモードレジスタコマンドに応答して、少なくとも３つのプロセシング機能を含むプロセシング機能のグループから１つのプロセシング機能をイネーブルする段階、前記プロセシング機能のグループに関するピンを通じて信号を受信する段階及び前記受信された信号に応答して、前記イネーブルされたプロセシング機能を選択的に実行する段階を備えうる。
【発明の効果】
【００３３】
本発明の技術的思想による一実施例に係る半導体装置は、１つのパッドを利用しつつ、複数の機能のうち、１つの機能を選択して使用しうる。例えば、電力消耗を減少させようとする場合、前記半導体装置にデータ反転スキームを適用させ、データの正確度を向上させようとする場合、前記半導体装置にエラーチェックスキームを適用させることができる。また、変更されないデータ（例えば、一定に保持される背景など）が多い場合、前記半導体装置にデータマスキングスキームを適用させうる。このように、本発明の技術的思想による一実施例に係る半導体装置は、必要によって適切な機能を選択して使用できるので、前記半導体装置の全体面積を縮小させ、前記半導体装置の動作特性を改善しうる。
【図面の簡単な説明】
【００３４】
【図１】本発明の技術的思想による一実施例に係る半導体装置のブロック図である。
【図２】図１の半導体装置の一実施例による半導体装置についてのブロック図である。
【図３】図１の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図４】図１の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図５】図１の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図６Ａ】図１の半導体装置のライト動作遂行方法についてのフローチャートである。
【図６Ｂ】図１の半導体装置のリード動作遂行方法についてのフローチャートである。
【図７】本発明の技術的思想による他の一実施例に係る半導体装置のブロック図である。
【図８】図７の半導体装置の一実施例による半導体装置についてのブロック図である。
【図９】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１０】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１１】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１２Ａ】図８ないし図１１の半導体装置のライト動作遂行方法についてのフローチャートである。
【図１２Ｂ】図８ないし図１１の半導体装置のリード動作遂行方法についてのフローチャートである。
【図１３】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１４】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１５】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１６】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１７Ａ】図１３ないし図１６の半導体装置のライト動作遂行方法についてのフローチャートである。
【図１７Ｂ】図１３ないし図１６の半導体装置のリード動作遂行方法についてのフローチャートである。
【図１８】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図１９】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図２０】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図２１】図７の半導体装置の他の一実施例による半導体装置についてのブロック図である。
【図２２Ａ】図１９ないし図２１の半導体装置のライト動作遂行方法についてのフローチャートである。
【図２２Ｂ】図１９ないし図２１の半導体装置のリード動作遂行方法についてのフローチャートである。
【図２３Ａ】本発明の技術的思想による一実施例に係る半導体装置の入力バッファまたは出力バッファの一実施例による回路図である。
【図２３Ｂ】本発明の技術的思想による一実施例に係る半導体装置の入力バッファまたは出力バッファの他の一実施例による回路図である。
【図２４】本発明の一実施例による半導体装置を含むコンピュータシステム装置を示すブロック図である。
【図２５】本発明の一実施例による半導体装置を含むメモリカードを示すブロック図である。
【図２６】本発明の一実施例による半導体装置を含むメモリシステムを示すブロック図である。
【図２７】図２６のメモリシステムの一実施例によるメモリシステムについてのブロック図である。
【図２８】本発明の他の一実施例による半導体装置を含むメモリシステムを示すブロック図である。
【図２９】図２８のメモリシステムの一実施例によるメモリシステムについてのブロック図である。
【図３０】図２８のメモリシステムの他の一実施例によるメモリシステムについてのブロック図である。
【図３１】図２８のメモリシステムの他の一実施例によるメモリシステムについてのブロック図である。
【図３２Ａ】本発明の技術的思想による一実施例に係る半導体装置の複数のパッドを示す図面である。
【図３２Ｂ】図３２Ａの第１パッド及び第２パッドが使われている一実施例を示す図面である。
【図３２Ｃ】図３２Ａの第１パッド及び第２パッドが使われている他の一実施例を示す図面である。
【図３２Ｄ】図３２Ａの第１パッド及び第２パッドが使われている他の一実施例を示す図面である。
【図３２Ｅ】図３２Ａの第１パッド及び第２パッドが使われている他の一実施例を示す図面である。
【図３３】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【図３４】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【図３５】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の一実施例に係るリード動作遂行方法に関するフローチャートである。
【図３６】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【図３７】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【図３８】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の一実施例に係るリード動作遂行方法に関するフローチャートである。
【図３９】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｄのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【図４０】本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｄのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【図４１】本発明の技術的思想による他の一実施例に係るメモリ装置のブロック図である。
【図４２】図４１のメモリ装置の一実施例による半導体装置についてのブロック図である。
【図４３】図４１のメモリ装置の他の一実施例についてのブロック図である。
【図４４】本発明の技術的思想による他の一実施例に係るメモリ装置のブロック図である。
【図４５】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図４６】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図４７】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図４８】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図４９】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図５０】図４４のメモリ装置の一実施例によるメモリ装置についてのブロック図である。
【図５１】本発明の一実施例によるメモリ装置を含むメモリシステムを示すブロック図である。
【図５２】図５１のメモリシステムの一実施例によるメモリシステムについてのブロック図である。
【図５３】本発明の他の一実施例によるメモリ装置を含むメモリシステムを示すブロック図である。
【図５４】図５３のメモリシステムの一実施例によるメモリシステムについてのブロック図である。
【図５５】図５３のメモリシステムの他の一実施例によるメモリシステムについてのブロック図である。
【図５６】図５３のメモリシステムの他の一実施例によるメモリシステムについてのブロック図である。
【図５７】本発明の技術的思想による一実施例に係る半導体装置についてのブロック図である。
【図５８】本発明の技術的思想による一実施例に係る半導体装置のブロック図である。
【図５９】図５８の半導体装置の一実施例による半導体装置（５９００）についてのブロック図である。
【図６０】選択情報と第１パッドの関係を示す図である。
【図６１】選択情報と第１パッドの他の関係を示す図である。
【図６２】選択情報と第１パッドの他の関係を示す図である。
【図６３】選択情報と第１パッドらの関係を示す図である。
【図６４】選択情報と第１パッドらの他の関係を示す図である。
【図６５】選択情報と第１パッドらの他の関係を示す図である。
【図６６】本発明の技術的思想による一実施例に係る半導体装置のデータバス反転部の一実施例を示す図面である。
【図６７】図２６のメモリシステムのライト動作遂行方法についてのフローチャートである。
【図６８】図２６のメモリシステムのリード動作遂行方法についてのフローチャートである。
【図６９】図２９のメモリシステムのライト動作遂行方法についてのフローチャートである。
【図７０】図２９のメモリシステムのリード動作遂行方法についてのフローチャートである。
【図７１】図３０のメモリシステムのライト動作遂行方法についてのフローチャートである。
【図７２】図３０のメモリシステムのリード動作遂行方法についてのフローチャートである。
【図７３】図３１のメモリシステムのライト動作遂行方法についてのフローチャートである。
【図７４】図３１のメモリシステムのリード動作遂行方法についてのフローチャートである。
【発明を実施するための形態】
【００３５】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例について例示する添付図面及び図面に記載された内容を参照せねばならない。
【００３６】
以下、添付した図面を参照して、本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００３７】
図１は、本発明の技術的思想による一実施例に係る半導体装置１００のブロック図である。
【００３８】
図１を参照すれば、半導体装置１００は、第１パッドＰ１及びデータ制御部１５０を備えうる。
【００３９】
第１パッドＰ１は、データ制御部１５０と連結され、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを伝送しうる。データ反転フラッグＩＮＶ＿ＦＬＡＧは、データ制御部１５０で前記入力されるデータを反転したか否かを意味する信号であり、エラーチェックフラッグＥＲＲ＿ＦＬＡＧは、データ制御部１５０で前記入力されるデータのエラーチェックを行ったか否かを意味する信号でありうる。マスキング信号ＭＡＳＫは、データ制御部１５０で前記入力されるデータのマスキング如何を意味する信号でありうる。
【００４０】
データ制御部１５０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号のうち、少なくとも１つの信号に応答して入力されるデータを制御しうる。選択情報ＳＥＬは、ＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって定義されうる。図１の半導体装置１００の具体的実施例である図２ないし図５の半導体装置について説明しつつ、選択情報ＳＥＬについてさらに詳細に説明する。すなわち、データ制御部１５０は、選択情報ＳＥＬ及びデータ反転フラッグＩＮＶ＿ＦＬＡＧのうち、少なくとも１つの信号に応答して、前記データの反転如何を決定するか、選択情報ＳＥＬ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、少なくとも１つの信号に応答して、前記データのエラーチェック如何を決定するか、選択情報ＳＥＬ及びマスキング信号ＭＡＳＫのうち、少なくとも１つの信号に応答して、前記データのマスキング如何を決定しうる。
【００４１】
例えば、半導体装置１００がライト動作を行う場合、データ制御部１５０は、選択情報ＳＥＬ及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、前記入力されるデータの反転如何を決定するか、選択情報ＳＥＬ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、前記入力されるデータのエラーチェック如何を決定するか、選択情報ＳＥＬ及びマスキング信号ＭＡＳＫに応答して、前記入力されるデータのマスキング如何を決定しうる。選択情報ＳＥＬは、前記ライト動作を行う間にあらゆるデータプロセシング機能（ｐｒｏｃｅｓｓｉｎｇ  ｆｕｎｃｔｉｏｎ）がイネーブルされないように制御しうる。すなわち、前記データプロセシング機能はいずれもディセーブルされうる。また、例えば、半導体装置１００がリード動作を行う場合、データ制御部１５０は、選択情報ＳＥＬに応答して、リードされたデータの反転如何及びデータ反転フラッグＩＮＶ＿ＦＬＡＧ生成如何を決定したり、前記リードされたデータのエラーチェック如何及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧ生成如何を決定しうる。以下では、リード動作を行う場合、データ制御部１５０は、前記リードされたデータをマスキングしないと仮定して説明する。ただし、本発明は、この場合に限定されず、必要な場合、データ制御部１５０は、リード動作を行いつつも、前記リードされたデータのマスキング如何及びマスキング信号ＭＡＳＫの生成如何を決定しうる。選択情報ＳＥＬは、前記リード動作を行う間にあらゆるデータプロセシング機能（ｆｕｎｃｔｉｏｎ）がイネーブルされないように制御しうる。すなわち、前記データプロセシング機能はいずれもディセーブルされうる。
【００４２】
図１の実施例の場合、半導体装置１００は、複数の第２パッドＰ２及びメモリセルアレイ１７０をさらに具備しうる。
【００４３】
第２パッドＰ２は、データ制御部１５０と連結され、ｎビット（ｎは、２以上の自然数）のデータＤ１，．．．，Ｄｎを伝送しうる。すなわち、第２パッドＰ２は、半導体装置１００の外部から受信されるデータＤ０，．．．，Ｄｎをデータ制御部１５０に伝送したり、メモリセルアレイ１７０でリードされてデータ制御部１５０で制御されたデータＤ０，．．．，Ｄｎを半導体装置１００の外部に伝送しうる。
【００４４】
以下、図２ないし図５を参照して図１の半導体装置１００の構成及び動作についての一実施例を詳細に説明する。
【００４５】
図２は、図１の半導体装置１００の一実施例による半導体装置２００についてのブロック図である。
【００４６】
図２の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ１７０は、図１と関連して説明したので、詳細な説明は省略する。
【００４７】
図１及び図２を参照すれば、データ制御部１５０は、制御信号生成部２４０、複数のバッファ部２５０，…、複数の駆動部２６５，…、複数のセンスアンプ部２６７，…、データバス反転部（ＤＢＩ：Ｄａｔａ  ＢｕｓＩｎｖｅｒｓｉｏｎ）２１０、エラーチェック部（ＣＲＣ：Ｃｙｃｌｅ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）２２０及びデータマスキング部（ＤＭ：Ｄａｔａ  Ｍａｓｋｉｎｇ）２３０を備えうる。
【００４８】
制御信号生成部２４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部２１０、エラーチェック部２２０またはデータマスキング部２３０に出力しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部２１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部２２０のイネーブル如何を制御する信号であり、第３制御信号ＣＯＮ＿３は、データマスキング部２３０のイネーブル如何を制御する信号であると仮定する。
【００４９】
選択情報ＳＥＬは、レジスタ２９０に保存されている情報でありうる。例えば、レジスタ２９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部２４０は、レジスタ２９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【００５０】
複数のバッファ部２５０，…それぞれは、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０と対応する第２パッドＰ２との間に連結されうる。バッファ部２５０，…それぞれは、入力バッファ２５５及び出力バッファ２５７を備えうる。入力バッファ２５５は、対応する第２パッドＰ２を通じて入力されたデータＤＡＴＡをバッファリングして、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０に伝達しうる。そして、出力バッファ２５７は、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０のうち、いずれか１つから出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【００５１】
複数の駆動部２６５，…及び複数のセンスアンプ部２６７，…は、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０のうち、少なくとも１つとメモリセルアレイ１７０との間に連結されうる。駆動部２６５は、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０のうち、いずれか１つから出力されるデータをメモリセルアレイ１７０の対応するメモリセルにライトしうる。センスアンプ部２６７は、メモリセルアレイ１７０の対応するメモリセルのデータを感知増幅してデータバス反転部２１０及びエラーチェック部２２０に伝達しうる。
【００５２】
図２の半導体装置２００が図１のｎビットのデータＤ１，．．．，Ｄｎをライトするかリードする場合、データ制御部１５０は、バッファ部２５０、駆動部２６５及びセンスアンプ部２６７を各々ｎ個ずつ具備しうる。
【００５３】
データバス反転部２１０は、データ反転スキームを使用する場合に用いられるブロックである。例えば、図１のｎビットのデータＤ１，．．．，Ｄｎを伝送するに当たって、論理ハイ状態のビットが論理ロー状態のビットより多い場合、前記データＤ１，．．．，Ｄｎを反転して伝送することを前記データ反転スキームという。データバス反転部２１０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【００５４】
データバス反転部２１０は、半導体装置２００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、入力バッファ２５５から出力したデータを反転して駆動部２６５に出力しうる。そして、データバス反転部２１０は、半導体装置２００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答してメモリセルアレイ１７０でリードされ、センスアンプ部２６７で感知増幅されたデータを反転して出力バッファ２５７に伝達し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、データバス反転部２１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【００５５】
エラーチェック部２２０は、エラーチェックスキームを使用する場合に用いられるブロックである。前記エラーチェックスキームとは、データ伝送中にエラーの発生有無を判断することを意味する。例えば、前記ｎビットのデータＤ１，．．．，Ｄｎを伝送するに当たって、前記データのうち、論理ハイ状態であるビット数が奇数である場合、論理ハイ状態を有し、前記データのうち、論理ハイ状態であるビット数が偶数である場合、論理ロー状態を有するパリティビットを共に伝送してエラー有無を判別しうる。エラーチェック部２２０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【００５６】
エラーチェック部２２０は、半導体装置２００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、入力バッファ２５５で出力したデータのエラーをチェックしうる。そして、エラーチェック部２２０は、半導体装置２００がリード動作を行う場合、第２制御信号ＣＯＮ＿２に応答してメモリセルアレイ１７０でリードされてセンスアンプ部２６０で感知増幅されたデータのエラーをチェックして、前記感知増幅されたデータを出力バッファ２５７に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、エラーチェック部２２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。
【００５７】
データマスキング部２３０は、データマスキングスキームを使用する場合に用いられるブロックである。前記データマスキングスキームとは、メモリセルアレイ１７０に保存されているデータと同じ論理状態のデータをメモリセルアレイ１７０にライトしようとする場合、前記データを伝送しないマスキング動作を行うことを意味する。データマスキング部２３０は、多様な方法によって具現されうるので、具体的な構成についての説明は省略する。
【００５８】
データマスキング部２３０は、半導体装置２００がライト動作を行う場合、第３制御信号ＣＯＮ＿３及びマスキング信号ＭＡＳＫに応答して、入力バッファ２５５で出力したデータを駆動部２６５に伝達しない。前述したように、本発明では、半導体装置２００がリード動作を行う場合、データ制御部１５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置２００がリード動作を行う場合、データマスキング部２３０は、動作しない。すなわち、データマスキング部２３０は、第３制御信号ＣＯＮ＿３に応答して、イネーブルまたはディセーブルされうる。
【００５９】
以下、本発明の技術的思想による一実施例に係る図２の半導体装置２００の動作について具体的に説明する。以下、説明の便宜上、データ反転モードで半導体装置２００は、入力されたデータを反転してメモリセルアレイ１７０にライトしたり、メモリセルアレイ１７０でリードされたデータを反転して出力できると仮定する。また、エラーチェックモードで半導体装置２００は、ライトするデータのエラーをチェックできてリードされたデータのエラーをチェックしうると仮定し、データマスキングモードで半導体装置２００は、ライトするデータをメモリセルアレイ１７０に伝達しなくてもよく、リードされたデータを第２パッドＰ２に伝達しなくてもよいと仮定する。以下、説明の便宜上、図１のｎビットのデータＤ１，…Ｄｎのうち、１ビットのデータＤ１をライトするか、リードする実施例について説明する。残りのビットそれぞれも、下記と同じ方法でライトするか、リードしうる。
【００６０】
まず、半導体装置２００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードの場合、制御信号生成部２４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成し、第２及び第３制御信号ＣＯＮ＿２、ＣＯＮ＿３を生成しない。したがって、データバス反転部２１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、エラーチェック部２２０及びデータマスキング部２３０は、ディセーブルされる。
【００６１】
データＤ１が第２パッドＰ２、入力バッファ２５５を通じてデータバス反転部２１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じてデータバス反転部２１０に入力される場合、データバス反転部２１０は、前記入力されたデータを反転した反転データを駆動部２６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、データバス反転部２１０は、入力されたデータを反転せず、駆動部２６５に伝送する。そして、駆動部２６５は、伝送されたデータをメモリセルアレイ１７０にライトする。
【００６２】
次いで、半導体装置２００が前記データ反転モードでリード動作を行う場合について説明する。前記データ反転モードの場合、制御信号生成部２４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成し、第２及び第３制御信号ＣＯＮ＿２、ＣＯＮ＿３を生成しない。したがって、データバス反転部２１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、エラーチェック部２２０及びデータマスキング部２３０はディセーブルされる。
【００６３】
データバス反転部２１０は、第１制御信号ＣＯＮ＿１に応答して、センスアンプ部２６７で感知増幅されたメモリセルアレイ１７０のデータを反転するか否かを決定しうる。すなわち、データバス反転部２１０が前記感知増幅されたデータを反転して出力バッファ２５７に出力する場合、データバス反転部２１０は、リードされたデータの反転を意味するデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、データバス反転部２１０が前記リードされたデータを反転せずに出力バッファ２５７に出力する場合、データバス反転部２１０はデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。
【００６４】
次いで、半導体装置２００が前記エラーチェックモードでライト動作を行う場合について説明する。前記エラーチェックモードの場合、制御信号生成部２４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成して、第１及び第３制御信号ＣＯＮ＿１、ＣＯＮ＿３を生成しない。したがって、エラーチェック部２２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、データバス反転部２１０及びデータマスキング部２３０はディセーブルされる。
【００６５】
データＤ１が第２パッドＰ２及び入力バッファ２５５を通じてエラーチェック部２２０に入力され、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じてエラーチェック部２２０に入力される場合、エラーチェック部２２０は、前記入力されたデータのエラーをチェックする。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、エラーチェック部２２０は、入力されたデータのエラーをチェックせず、駆動部２６５に伝送する。そして、駆動部２６５は、伝送されたデータをメモリセルアレイ１７０にライトする。
【００６６】
次いで、半導体装置２００が前記エラーチェックモードでリード動作を行う場合について説明する。前記エラーチェックモードの場合、制御信号生成部２４０は、選択情報ＳＥＬに応答して、第２制御信号ＣＯＮ＿２のみ生成し、第１及び第３制御信号ＣＯＮ＿１、ＣＯＮ＿３を生成しない。したがって、エラーチェック部２２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、データバス反転部２１０及びデータマスキング部２３０はディセーブルされる。
【００６７】
エラーチェック部２２０は、第２制御信号ＣＯＮ＿２に応答して、センスアンプ部２６７で感知増幅されたメモリセルアレイ１７０のデータのエラーをチェックするか否かを決定しうる。すなわち、エラーチェック部２２０が前記リードされたデータのエラーをチェックして出力バッファ２５７に出力する場合、エラーチェック部２２０は、リードされたデータのエラーチェックを行ったか否かを意味するエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、エラーチェック部２２０が前記リードされたデータのエラーをチェックせずに出力バッファ２５７に出力する場合、エラーチェック部２２０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない。
【００６８】
次いで、半導体装置２００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードの場合、制御信号生成部２４０は、選択情報ＳＥＬに応答して第３制御信号ＣＯＮ＿３のみ生成して第１及び第２制御信号ＣＯＮ＿１、ＣＯＮ＿２を生成しない。したがって、データマスキング部２３０は、第３制御信号ＣＯＮ＿３に応答してイネーブルされ、データバス反転部２１０及びエラーチェック部２２０はディセーブルされる。
【００６９】
データＤ１が第２パッドＰ２及び入力バッファ２５５を通じてデータマスキング部２３０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じてデータマスキング部２３０に入力される場合、データマスキング部２３０は、前記入力されたデータを駆動部２６５に伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１に入力されない場合、データマスキング部２３０は入力されたデータを駆動部２６５に伝送し、駆動部２６５はメモリセルアレイ１７０に前記伝送されたデータをライトする。
【００７０】
図３は、図１の半導体装置１００の他の一実施例による半導体装置３００についてのブロック図である。
【００７１】
図３の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ１７０は、図１と関連して説明したので、詳細な説明は省略する。
【００７２】
図１ないし図３を参照すれば、データ制御部１５０は、制御信号生成部３４０、複数のバッファ部３５０，…、複数の駆動部３６５，…、複数のセンスアンプ部３６７，…、データバス反転部（ＤＢＩ）３１０、エラーチェック部（ＣＲＣ）３２０及びデータマスキング部（ＤＭ）３３０を備えうる。
【００７３】
制御信号生成部３４０は、図２の制御信号生成部２４０と同様に選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部２１０、エラーチェック部２２０またはデータマスキング部２３０に出力しうる。
【００７４】
選択情報ＳＥＬは、レジスタ３９０に保存されている情報でありうる。例えば、レジスタ３９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部３４０は、レジスタ３９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【００７５】
複数のバッファ部３５０，…それぞれは対応する第２パッドＰ２と対応する駆動部ＩＯＤＲとの間に連結されうる。バッファ部３５０，…それぞれは入力バッファ３５５及び出力バッファ３５７を備えうる。入力バッファ３５５は、対応する第２パッドＰ２を通じて入力されたデータＤＡＴＡをバッファリングして対応する駆動部３６５に伝達しうる。そして、出力バッファ３５７は、センスアンプ部３６７から出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【００７６】
複数の駆動部３６５，…及び複数のセンスアンプ部３６７，…は、データバス反転部３１０、エラーチェック部３２０及びデータマスキング部３３０のうち、少なくとも１つとバッファ部３５０，…のうち、対応するバッファ部との間に連結されうる。駆動部３６５は、入力バッファ３５５から出力されるデータをデータバス反転部３１０、エラーチェック部３２０及びデータマスキング部３３０に伝送しうる。センスアンプ部３６７は、データバス反転部３１０、エラーチェック部３２０及びデータマスキング部３３０のうち、いずれか１つから出力されるデータを感知増幅して出力バッファ３５７に伝達しうる。
【００７７】
データバス反転部３１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部３１０は、半導体装置３００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して駆動部３６５から出力されたデータを反転して、メモリセルアレイ１７０の対応するメモリセルにライトしうる。そして、データバス反転部３１０は、半導体装置３００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ１７０の対応するメモリセルからリードされたデータを反転してセンスアンプ部３６７に伝達し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。データバス反転部３１０の構成及び動作は、図２のデータバス反転部２１０と実質的に同一なので、以下詳細な説明は省略する。
【００７８】
エラーチェック部３２０は、第２制御信号ＣＯＮ＿２に応答して、入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部３２０は、半導体装置３００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して駆動部３６５から出力されたデータのエラーをチェックして、メモリセルアレイ１７０の対応するメモリセルにライトしうる。そして、エラーチェック部３２０は、半導体装置３００がリード動作を行う場合、メモリセルアレイ１７０の対応するメモリセルからリードされたデータのエラーをチェックして第２パッドＰ２に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。エラーチェック部３２０の構成及び動作は、図２のエラーチェック部２２０と実質的に同一なので、以下詳細な説明は省略する。
【００７９】
データマスキング部３３０は、第３制御信号ＣＯＮ＿３に応答して入力されたデータをマスキングしうる。さらに具体的に、データマスキング部３３０は、半導体装置３００がライト動作を行う場合、第３制御信号ＣＯＮ＿３及びマスキング信号ＭＡＳＫに応答して駆動部３６５から出力されたデータをマスキングしうる。図１及び図２で説明したように、本発明では、半導体装置３００がリード動作を行う場合、データ制御部１５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置３００がリード動作を行う場合、データマスキング部２３０は、動作しない。データマスキング部３３０の構成及び動作は、図２のデータマスキング部２３０と実質的に同一なので、以下詳細な説明は省略する。
【００８０】
以下、本発明の技術的思想による一実施例に係る図３の半導体装置３００の動作について具体的に説明する。データバス反転部３１０、エラーチェック部３２０及びデータマスキング部３３０それぞれの動作は、図２のデータバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０の動作と実質的に同一なので、以下では簡略に説明する。
【００８１】
まず、半導体装置３００が前記データ反転モードである場合、図２で説明したように、制御信号生成部３４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部３１０のみが第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置３００がライト動作を行う場合、データバス反転部３１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して駆動部３６５から出力されたデータを反転してメモリセルアレイ１７０の対応するメモリセルにライトしうる。半導体装置３００がリード動作を行う場合、データバス反転部３１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ１７０の対応するメモリセルからリードされたデータを反転して第２パッドＰ２に出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【００８２】
次いで、半導体装置３００が前記エラーチェックモードである場合、図２で説明したように、制御信号生成部３４０は選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成するので、エラーチェック部３２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置３００がライト動作を行う場合、エラーチェック部３２０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して駆動部３６５から出力されたデータのエラーをチェックしてメモリセルアレイ１７０の対応するメモリセルにライトしうる。半導体装置３００がリード動作を行う場合、エラーチェック部３２０は、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ１７０の対応するメモリセルからリードされたデータのエラーをチェックしてセンスアンプ部３６７に出力し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【００８３】
次いで、半導体装置３００が前記データマスキングモードである場合、図２で説明したように、制御信号生成部３４０は、選択情報ＳＥＬに応答して第３制御信号ＣＯＮ＿３のみ生成するので、データマスキング部３３０のみ第３制御信号ＣＯＮ＿３に応答してイネーブルされる。半導体装置３００がライト動作を行う場合、データマスキング部３３０は、マスク信号ＭＡＳＫに応答して、駆動部３６５から出力されたデータをメモリセルアレイ１７０の対応するメモリセルにライトしない。前述したように、本発明では、半導体装置３００がリード動作を行う場合、データ制御部１５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置３００がリード動作を行う場合、データマスキング部２３０は動作しない。
【００８４】
図４は、図１の半導体装置１００の他の一実施例による半導体メモリ装置４００についてのブロック図である。
【００８５】
図４の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ１７０は、図１と関連して説明したので、詳細な説明は省略する。
【００８６】
図１ないし図４を参照すれば、データ制御部１５０は、制御信号生成部４４０、複数のバッファ部４５０，…、複数の駆動部４６５，…、複数のセンスアンプ部４６７，…、データバス反転部４１０、エラーチェック部４２０及びデータマスキング部４３０を備えうる。
【００８７】
半導体装置４００がライト動作を行う場合、制御信号生成部４４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。すなわち、半導体装置４００がライト動作を行う場合、制御信号生成部４４０は、選択情報ＳＥＬ及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して第１制御信号ＣＯＮ＿１を生成し、選択情報ＳＥＬ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して第２制御信号ＣＯＮ＿２を生成し、選択情報ＳＥＬ及びマスキング信号ＭＡＳＫに応答して第３制御信号ＣＯＮ＿３を生成しうる。半導体装置４００がリード動作を行う場合、制御信号生成部４４０は、図２及び図３の制御信号生成部２４０、３４０と同一に選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。前述したように、本発明では、半導体装置４００がリード動作を行う場合、データ制御部１５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置４００がリード動作を行う場合、制御信号生成部４４０は、第３制御信号ＣＯＮ＿３を生成しない。
【００８８】
選択情報ＳＥＬは、レジスタ４９０に保存されている情報でありうる。例えば、レジスタ４９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部４４０は、レジスタ４９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【００８９】
複数のバッファ部４５０，…、複数の駆動部４６５，…及び複数のセンスアンプ部４６７，…については、図２の複数のバッファ部２５０，…、複数の駆動部２６５，…及び複数のセンスアンプ部２６７，…と実質的に同一なので、以下詳細な説明は省略する。また、半導体装置４００がリード動作を行う場合、図４のデータバス反転部４１０、エラーチェック部４２０及びデータマスキング部４３０は、図２のデータバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０と同一に動作するので、以下、半導体装置４００がリード動作を行う場合、データバス反転部４１０、エラーチェック部４２０及びデータマスキング部４３０の動作についての説明は省略する。
【００９０】
データバス反転部４１０は、図２と関連して説明した前記データ反転スキームを使用する場合に用いられるブロックである。データバス反転部４１０は、半導体装置４００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、入力バッファ４５５で出力したデータを反転して駆動部４６５に出力しうる。すなわち、データバス反転部４１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【００９１】
エラーチェック部４２０は、図２と関連して説明した前記エラーチェックスキームを使用する場合に用いられるブロックである。エラーチェック部４２０は半導体装置１００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して入力バッファ４５５で出力したデータのエラーをチェックしうる。すなわち、エラーチェック部４２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。
【００９２】
データマスキング部４３０は、図２と関連して説明した前記データマスキングスキームを使用する場合に用いられるブロックである。データマスキング部４３０は半導体装置４００がライト動作を行う場合、第３制御信号ＣＯＮ＿３に応答して入力バッファ４５５で出力したデータを駆動部４６５に伝達しない。すなわち、データマスキング部４３０は、第３制御信号ＣＯＮ＿３に応答してイネーブルまたはディセーブルされうる。
【００９３】
以下、本発明の技術的思想による一実施例に係る図４の半導体装置４００の動作について具体的に説明する。以下、説明の便宜上、図２と関連して仮定した前記データ反転モード、前記エラーチェックモード及び前記データマスキングモードである場合について説明する。
【００９４】
まず、半導体装置４００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部４４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１を生成しうる。すなわち、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部４４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力された場合、制御信号生成部４４０は、データバス反転部４１０が前記入力されたデータを反転して出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。もし、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部４４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力されない場合、制御信号生成部４４０は、データバス反転部４１０が前記入力されたデータを反転せずに出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。制御信号生成部４４０は、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３を生成しないので、エラーチェック部４２０及びデータマスキング部４３０はディセーブルされる。
【００９５】
１ビットのデータＤ１が対応する第２パッドＰ２及び入力バッファ４５５を通じてデータバス反転部４１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４４０に入力される場合、データバス反転部４１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転した反転データを駆動部４６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４４０に入力されない場合、データバス反転部４１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転せず、駆動部４６５に伝送する。駆動部４６５は、前記伝送されたデータをメモリセルアレイ１７０の対応するメモリセルにライトする。
【００９６】
次いで、半導体装置４００が前記エラーチェックモードでライト動作を行う場合について説明する。
前記エラーチェックモードである場合、制御信号生成部４４０は選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２を生成しうる。すなわち、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部４４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力された場合、制御信号生成部４４０は、エラーチェック部４２０が前記入力されたデータのエラーをチェックするように制御する第２制御信号ＣＯＮ＿２を生成しうる。もし、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部４４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力されない場合、制御信号生成部４４０は、エラーチェック部４２０が前記入力された信号のエラーをチェックせず出力するように制御する第２制御信号ＣＯＮ＿２を生成しうる。制御信号生成部４４０は、第１制御信号ＣＯＮ＿１及び第３制御信号ＣＯＮ＿３を生成しないので、データバス反転部４１０及びデータマスキング部４３０はディセーブルされる。
【００９７】
１ビットのデータＤ１が対応する第２パッドＰ２及び入力バッファ４５５を通じてエラーチェック部４２０に入力され、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４４０に入力される場合、エラーチェック部４２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータのエラーをチェックして駆動部４６５に伝送する。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４４０に入力されない場合、エラーチェック部４２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータのエラーをチェックせず、駆動部４６５に伝送する。駆動部４６５は、前記伝送されたデータをメモリセルアレイ１７０の対応するメモリセルにライトする。
【００９８】
次いで、半導体装置４００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードである場合、制御信号生成部４４０は選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第３制御信号ＣＯＮ＿３を生成しうる。すなわち、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部４４０にマスキング信号ＭＡＳＫが入力された場合、制御信号生成部４４０は、データマスキング部４３０が前記入力されたデータを伝送しないように制御する第３制御信号ＣＯＮ＿３を生成しうる。もし、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部４４０にマスキング信号ＭＡＳＫが入力されない場合、制御信号生成部４４０は、データマスキング部４３０が前記入力されたデータを伝送するように制御する第３制御信号ＣＯＮ＿３を生成しうる。制御信号生成部４４０は、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２を生成しないので、データバス反転部４１０及びエラーチェック部４２０はディセーブルされる。
【００９９】
１ビットのデータＤ１が対応する第２パッドＰ２及び入力バッファ４５５を通じてデータマスキング部４３０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部４４０に入力される場合、データマスキング部４３０は、第３制御信号ＣＯＮ＿３に応答して、前記入力されたデータを伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部４２０に入力されない場合、データマスキング部４３０は、第３制御信号ＣＯＮ＿３に応答して、前記入力されたデータを駆動部４６５に伝送する。駆動部４６５は、前記伝送されたデータをメモリセルアレイ１７０の対応するメモリセルにライトする。
【０１００】
図５は、図１の半導体装置１００の他の一実施例による半導体装置５００についてのブロック図である。
【０１０１】
図５の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ１７０は、図１と関連して説明したので、詳細な説明は省略する。
【０１０２】
図１ないし図５を参照すれば、データ制御部１５０は制御信号生成部５４０、複数のバッファ部５５０，…、複数の駆動部５６５，…、複数のセンスアンプ部５６７，…、データバス反転部５１０、エラーチェック部５２０及びデータマスキング部５３０を備えうる。
【０１０３】
制御信号生成部５４０は、図４の制御信号生成部４４０と同様に選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部５１０、エラーチェック部５２０またはデータマスキング部５３０に出力しうる。
【０１０４】
選択情報ＳＥＬは、レジスタ５９０に保存されている情報でありうる。例えば、レジスタ５９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部５４０は、レジスタ５９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【０１０５】
複数のバッファ部５５０，…、複数の駆動部５６５，…及び複数のセンスアンプ部５６７，…は、図３の複数のバッファ部３５０，…、複数の駆動部３６５，…及び複数のセンスアンプ部３６７，…と実質的に同一なので、以下詳細な説明は省略する。図４の場合と同一に、半導体装置５００がリード動作を行う場合、図５のデータバス反転部５１０、エラーチェック部５２０及びデータマスキング部５３０は、図３のデータバス反転部３１０、エラーチェック部３２０及びデータマスキング部３３０と同一に動作するので、以下、半導体装置５００がリード動作を行う場合、データバス反転部５１０、エラーチェック部５２０及びデータマスキング部５３０の動作についての説明は省略する。
【０１０６】
データバス反転部５１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部５１０は、半導体装置５００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、駆動部５６５から出力されたデータを反転してメモリセルアレイ１７０の対応するメモリセルにライトしうる。データバス反転部５１０の構成及び動作は、図４のデータバス反転部４１０と実質的に同一なので、以下詳細な説明は省略する。
【０１０７】
エラーチェック部５２０は、第２制御信号ＣＯＮ＿２に応答して入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部５２０は、半導体装置５００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、駆動部５６５から出力されたデータのエラーをチェックしうる。エラーチェック部５２０の構成及び動作は、図４のエラーチェック部４２０と実質的に同一なので、以下詳細な説明は省略する。
【０１０８】
データマスキング部５３０は、第３制御信号ＣＯＮ＿３に応答して、入力されたデータをマスキングしうる。さらに具体的に、データマスキング部５３０は、半導体装置５００がライト動作を行う場合、第３制御信号ＣＯＮ＿３に応答して駆動部５６５から出力されたデータをメモリセルアレイ１７０の対応するメモリセルにライトするか、またはライトしない。データマスキング部５３０の構成及び動作は、図４のデータマスキング部４３０と実質的に同一なので、以下詳細な説明は省略する。
【０１０９】
以下、本発明の技術的思想による一実施例に係る図５の半導体装置５００の動作について具体的に説明する。データバス反転部５１０、エラーチェック部５２０及びデータマスキング部５３０それぞれの動作は、図４のデータバス反転部４１０、エラーチェック部４２０及びデータマスキング部４３０の動作と実質的に同一なので、以下では簡略に説明する。
【０１１０】
まず、半導体装置５００が前記データ反転モードである場合、図４で説明したように制御信号生成部５４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部５１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置５００がライト動作を行う場合、データバス反転部５１０は、第１制御信号ＣＯＮ＿１に応答して、第２パッドＰ２を通じて入力されたデータを反転してメモリセルアレイ１７０の対応するメモリセルにライトしうる。
【０１１１】
次いで、半導体装置５００が前記エラーチェックモードである場合、図４で説明したように、制御信号生成部５４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２のみ生成するので、エラーチェック部５２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置５００がライト動作を行う場合、エラーチェック部５２０は、第２制御信号ＣＯＮ＿２に応答して、第２パッドＰ２を通じて入力されたデータのエラーをチェックしてメモリセルアレイ１７０の対応するメモリセルにライトしうる。
【０１１２】
次いで、半導体装置５００が前記データマスキングモードである場合、図４で説明したように、制御信号生成部５４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第３制御信号ＣＯＮ＿３のみ生成するので、データマスキング部５３０のみ第３制御信号ＣＯＮ＿３に応答してイネーブルされる。半導体装置５００がライト動作を行う場合、データマスキング部５３０は、第３制御信号ＣＯＮ＿３に応答して、第２パッドＰ２を通じて入力されたデータをメモリセルアレイ１７０の対応するメモリセルにライトしない。
【０１１３】
図６Ａは、図１の半導体装置１００のライト動作遂行方法についてのフローチャートである。
【０１１４】
図１ないし図６Ａを参照すれば、半導体装置１００がライト動作を行う場合、半導体装置１００の第１パッドＰ１には、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号が受信されうる（Ｓ６１０）。データ制御部１５０は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答してライトするデータの反転如何、エラーチェック如何及びマスキング如何を決定しうる（Ｓ６２０）。半導体装置１００がライト動作を行う場合、データ制御部１５０の動作については、図１ないし図５で詳細に説明したので、以下詳細な説明は省略する。
【０１１５】
図６Ｂは、図１の半導体装置１００のリード動作遂行方法についてのフローチャートである。
【０１１６】
図１ないし図５及び図６Ｂを参照すれば、半導体装置１００がリード動作を行う場合、データ制御部１５０は、選択情報ＳＥＬに応答してリードされたデータの反転如何及びエラーチェック如何を決定しうる（Ｓ６３０）。例えば、データバス反転部ＤＢＩは、リードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ６３０段階で、前記リードされたデータのエラーをチェックせず、前記リードされたデータを反転すると決定した場合（Ｓ６４０）、データ制御部１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータを反転して対応する第２パッドＰ２を通じて出力する（Ｓ６５０）。Ｓ６３０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ６６０）、データ制御部１５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じて出力する（Ｓ６７０）。Ｓ６３０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックしないことと決定した場合（Ｓ６６０）、データ制御部１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じて出力する（Ｓ６８０）。半導体装置１００がリード動作を行う場合、データ制御部１５０の動作については、図１ないし図５で詳細に説明したので、以下詳細な説明は省略する。
【０１１７】
図１ないし図６Ｂの場合には、半導体装置１００、２００、３００、４００、５００に前記データ反転スキーム、前記エラーチェックスキーム及び前記マスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明がこの場合にのみ限定されるものではなく、他のスキームのうち、１つのスキームを利用する場合にも同じ方法で１つのパッドを利用しうる。
【０１１８】
図７は、本発明の技術的思想による他の一実施例に係る半導体装置７００のブロック図である。
【０１１９】
図７を参照すれば、半導体装置７００は、第１パッドＰ１及びデータ制御部７５０を備えうる。
【０１２０】
第１パッドＰ１は、データ制御部７５０と連結され、第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つを入出力しうる。第１信号ＳＩＧ＿１は、データ反転フラッグ、エラーチェックフラッグまたはマスキング信号であり、第２信号ＳＩＧ＿２は、第１信号ＳＩＧ＿１とは異なる信号であって、前記データ反転フラッグ、前記エラーチェックフラッグまたは、前記マスキング信号でありうる。前記データ反転フラッグ、前記エラーチェックフラッグ及び前記マスキング信号は、図１のデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫと同じ信号であるために、詳細な説明は省略する。
【０１２１】
データ制御部７５０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号のうち、少なくとも１つの信号に応答して入力されるデータを制御しうる。データ制御部７５０の具体的な動作については、以下で図８ないし図２２Ｂを参照して説明する。
【０１２２】
図７の実施例の場合、半導体装置７００は、複数の第２パッドＰ２及びメモリセルアレイ７７０をさらに具備しうる。
【０１２３】
第２パッドＰ２は、データ制御部７５０と連結され、ｎビット（ｎは、２以上の自然数）のデータＤ１，．．．，Ｄｎを入出力しうる。すなわち、第２パッドＰ２は、半導体装置７００の外部から受信されるデータＤ１，．．．，Ｄｎをデータ制御部７５０に伝送するか、メモリセルアレイ７７０でリードされてデータ制御部７５０で制御されたデータＤ１，．．．，Ｄｎを半導体装置７００の外部に伝送しうる。
【０１２４】
以下、図８ないし図２２Ｂを参照して、図７の半導体装置７００の構成及び動作についての一実施例を詳細に説明する。図８ないし図１２Ｂの実施例は、第１信号ＳＩＧ＿１がデータ反転フラッグＩＮＶ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がエラーチェックフラッグＥＲＲ＿ＦＬＡＧである場合についてのものであり、図１３ないし図１７Ｂの実施例は、第１信号ＳＩＧ＿１がデータ反転フラッグＩＮＶ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がマスキング信号ＭＡＳＫである場合についてのものである。また、図１８ないし図２２Ｂの実施例は、第１信号ＳＩＧ＿１がエラーチェックフラッグＥＲＲ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がマスキング信号ＭＡＳＫである場合についてのものである。
【０１２５】
図８は、図７の半導体装置７００の一実施例による半導体装置７００についてのブロック図である。
【０１２６】
図８の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０１２７】
図７及び図８を参照すれば、データ制御部７５０は制御信号生成部７４０、複数のバッファ部８５０，…、複数の駆動部８６５，…、複数のセンスアンプ部８６７，…、データバス反転部８１０及びエラーチェック部８２０を備えうる。
【０１２８】
制御信号生成部８４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部８１０及びエラーチェック部８２０に出力しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部８１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部８２０のイネーブル如何を制御する信号であると仮定する。
【０１２９】
選択情報ＳＥＬは、レジスタ８９０に保存されている情報でありうる。例えば、レジスタ８９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部８４０は、レジスタ８９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１３０】
複数のバッファ部８５０，…それぞれは、データバス反転部８１０及びエラーチェック部８２０と対応する第２パッドＰ２とセンスアンプ部８６７との間に連結されうる。バッファ部８５０，…それぞれは、入力バッファ８５５及び出力バッファ８５７を備えうる。入力バッファ８５５は、対応する第２パッドＰ２を通じて入力されたデータＤ１をバッファリングしてデータバス反転部８１０及びエラーチェック部８２０に伝達しうる。そして、出力バッファ８５７は、データバス反転部８１０及びエラーチェック部８２０のうち、いずれか１つから出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０１３１】
複数の駆動部８６５，…及び複数のセンスアンプ部８６７，…は、データバス反転部８１０及びエラーチェック部８２０のうち、少なくとも１つとメモリセルアレイ７７０との間に連結されうる。駆動部８６５は、データバス反転部８１０及びエラーチェック部８２０のうち、いずれか１つから出力されるデータをメモリセルアレイ７７０の対応するメモリセルにライトしうる。センスアンプ部８６７は、メモリセルアレイ７７０の対応するメモリセルのデータを感知増幅してデータバス反転部８１０及びエラーチェック部８２０に伝達しうる。
【０１３２】
データバス反転部８１０は、データ反転スキームを使用する場合に用いられるブロックである。例えば、図７のｎビットのデータＤ１，．．．，Ｄｎを伝送するに当たって、論理ハイ状態であるビットが論理ロー状態であるビットより多い場合、前記データＤ１，．．．，Ｄｎを反転して伝送することを前記データ反転スキームという。データバス反転部８１０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０１３３】
データバス反転部８１０は、半導体装置８００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、入力バッファ８５５から出力したデータを反転してメモリセルアレイ７７０に出力しうる。そして、データバス反転部８１０は、半導体装置８００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０からリードされてセンスアンプ部８６７で感知増幅されたデータを反転して出力バッファ８５７に伝達し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、データバス反転部８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０１３４】
エラーチェック部８２０は、エラーチェックスキームを使用する場合に用いられるブロックである。前記エラーチェックスキームとは、データ伝送中にエラーの発生有無を判断することを意味する。例えば、前記ｎビットのデータＤ１，．．．，Ｄｎを伝送するに当たって、前記データＤ１，．．．，Ｄｎのうち、論理ハイ状態であるビット数が奇数である場合、論理ハイ状態を有し、前記データのうち、論理ハイ状態であるビット数が偶数である場合、論理ロー状態を有するパリティビットを共に伝送してエラー有無を判別しうる。エラーチェック部８２０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０１３５】
エラーチェック部８２０は、半導体装置８００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して入力バッファ８５５から出力したデータのエラーをチェックしうる。そして、エラーチェック部８２０は、半導体装置８００がリード動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ７７０からリードされてセンスアンプ部８６７で感知増幅されたデータのエラーをチェックし、前記感知増幅されたデータを出力バッファ８５７に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、エラーチェック部８２０は、第２制御信号ＣＯＮ＿２に応答して、イネーブルまたはディセーブルされうる。
【０１３６】
以下、本発明の技術的思想による一実施例に係る図８の半導体装置８００の動作について具体的に説明する。以下では、説明の便宜上、データ反転モードで半導体装置８００は入力されたデータを反転してメモリセルアレイ７７０にライトするか、メモリセルアレイ７７０からリードされたデータを反転して出力することができると仮定する。また、エラーチェックモードで半導体装置８００は、ライトするデータのエラーをチェックし、リードされたデータのエラーをチェックしうると仮定する。以下、説明の便宜上、図７のｎビットのデータＤ１，…Ｄｎのうち、１ビットのデータＤ１をライトするか、リードする実施例について説明する。残りのビットそれぞれも、下記説明と同じ方法でライトするか、リードしうる。
【０１３７】
まず、半導体装置８００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部８４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２を生成しない。したがって、データバス反転部８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、エラーチェック部８２０はディセーブルされる。
【０１３８】
データＤ１が第２パッドＰ２及び入力バッファ８５５を通じてデータバス反転部８１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じてデータバス反転部８１０に入力される場合、データバス反転部８１０は、前記入力されたデータを反転した反転データを駆動部８６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、データバス反転部８１０は、入力されたデータを反転せず、駆動部８６５に伝送する。そして、駆動部８６５は、伝送されたデータをメモリセルアレイ７７０にライトする。
【０１３９】
次いで、半導体装置８００が前記データ反転モードでリード動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部８４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２を生成しない。したがって、データバス反転部８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、エラーチェック部８２０はディセーブルされる。
【０１４０】
データバス反転部８１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０からリードされてセンスアンプ部８６７で感知増幅されたデータを反転するか否かを決定しうる。すなわち、データバス反転部８１０が前記リードされたデータを反転して出力バッファ８５７に出力する場合、データバス反転部８１０は、リードされたデータの反転を意味するデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、データバス反転部８１０が前記リードされたデータを反転せずにセンスアンプ部８６０に出力する場合、データバス反転部８１０はデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。
【０１４１】
次いで、半導体装置８００が前記エラーチェックモードでライト動作を行う場合について説明する。前記エラーチェックモードである場合、制御信号生成部８４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成して第１制御信号ＣＯＮ＿１を生成しない。したがって、エラーチェック部８２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、データバス反転部８１０はディセーブルされる。
【０１４２】
データＤ１が第２パッドＰ２及び入力バッファ８５５を通じてエラーチェック部８２０に入力されてエラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じてエラーチェック部８２０に入力される場合、エラーチェック部８２０は、前記入力されたデータのエラーをチェックして駆動部８６５に伝送する。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、エラーチェック部８２０は、入力されたデータのエラーをチェックせず、駆動部８６５に伝送する。そして、駆動部８６５は、伝送されたデータをメモリセルアレイ７７０にライトする。
【０１４３】
次いで、半導体装置８００が前記エラーチェックモードでリード動作を行う場合について説明する。前記エラーチェックモードである場合、制御信号生成部８４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成し、第１制御信号ＣＯＮ＿１は生成しない。したがって、エラーチェック部８２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、データバス反転部８１０はディセーブルされる。
【０１４４】
エラーチェック部８２０は、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ７７０からリードされてセンスアンプ部８６７で感知増幅されたデータのエラーをチェックするか否かを決定しうる。すなわち、エラーチェック部８２０が前記感知増幅されたデータのエラーをチェックして出力バッファ８５７に出力する場合、エラーチェック部８２０は、リードされたデータのエラーチェックを行ったか否かを意味するエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、エラーチェック部８２０が前記リードされたデータのエラーをチェックせずに出力バッファ８６７に出力する場合、エラーチェック部８２０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない。
【０１４５】
図９は、図７の半導体装置７００の他の一実施例による半導体装置９００についてのブロック図である。
【０１４６】
図９の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０１４７】
図７ないし図９を参照すれば、データ制御部７５０は、制御信号生成部９４０、複数のバッファ部９５０，…、複数の駆動部９６５，…、複数のセンスアンプ部９６７，…、データバス反転部９１０及びエラーチェック部９２０を備えうる。
【０１４８】
制御信号生成部９４０は、図８の制御信号生成部８４０と同様に選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部９１０またはエラーチェック部９２０に出力しうる。
【０１４９】
選択情報ＳＥＬは、レジスタ９９０に保存されている情報でありうる。例えば、レジスタ９９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部９４０は、レジスタ９９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１５０】
複数のバッファ部９５０，…それぞれは対応する第２パッドＰ２と対応する駆動部ＩＯＤＲとの間に連結されうる。バッファ部９５０，…それぞれは、入力バッファ９５５及び出力バッファ９５７を備えうる。入力バッファ９５５は、対応する第２パッドＰ２を通じて入力されたデータＤＡＴＡをバッファリングして対応する駆動部９６５に伝達しうる。そして、出力バッファ９５７は、センスアンプ部９６７から出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０１５１】
複数の駆動部９６５，…及び複数のセンスアンプ部９６７，…は、データバス反転部９１０及びエラーチェック部９２０のうち、少なくとも１つとバッファ部９５０，…のうち対応するバッファ部との間に連結されうる。駆動部９６５は、入力バッファ９５５から出力されるデータをデータバス反転部９１０及びエラーチェック部９２０に伝送しうる。センスアンプ部９６７は、データバス反転部９１０及びエラーチェック部９２０のうち、いずれか１つから出力されるデータを感知増幅して出力バッファ９５７に伝達しうる。
【０１５２】
データバス反転部９１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部９１０は、半導体装置９００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して駆動部９６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。そして、データバス反転部９１０は、半導体装置９００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータを反転してセンスアンプ９６７に伝達し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。データバス反転部９１０の構成及び動作は、図８のデータバス反転部８１０と実質的に同一なので、以下詳細な説明は省略する。
【０１５３】
エラーチェック部９２０は、第２制御信号ＣＯＮ＿２に応答して、入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部９２０は、半導体装置９００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、駆動部９６５から出力されたデータのエラーをチェックしうる。そして、エラーチェック部９２０は、半導体装置９００がリード動作を行う場合、メモリセルアレイ７７０の対応するメモリセルからリードされたデータのエラーをチェックしてセンスアンプ部９６７に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。エラーチェック部９２０の構成及び動作は、図８のエラーチェック部８２０と実質的に同一なので、以下詳細な説明は省略する。
【０１５４】
以下、本発明の技術的思想による一実施例に係る図９の半導体装置９００の動作について具体的に説明する。データバス反転部９１０及びエラーチェック部９２０それぞれの動作は、図８のデータバス反転部８１０及びエラーチェック部８２０の動作と実質的に同一なので、以下では簡略に説明する。
【０１５５】
まず、半導体装置９００が前記データ反転モードである場合、図８で説明したように制御信号生成部９４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部９１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置９００がライト動作を行う場合、データバス反転部９１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して駆動部９６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。半導体装置９００がリード動作を行う場合、データバス反転部９１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータを反転してセンスアンプ部９６７に出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【０１５６】
次いで、半導体装置９００が前記エラーチェックモードである場合、図８で説明したように制御信号生成部９４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成するので、エラーチェック部９２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置９００がライト動作を行う場合、エラーチェック部９２０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、駆動部９６５から出力されたデータのエラーをチェックしてメモリセルアレイ７７０の対応するメモリセルにライトしうる。半導体装置９００がリード動作を行う場合、エラーチェック部９２０は、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータのエラーをチェックしてセンスアンプ部９６７に出力し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【０１５７】
図１０は、図７の半導体装置７００の一実施例による半導体装置１００についてのブロック図である。
【０１５８】
図１０の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０１５９】
図７及び図１０を参照すれば、データ制御部７５０は制御信号生成部１０４０、複数のバッファ部１０５０，…、複数の駆動部１０６５，…、複数のセンスアンプ部１０６７，…、データバス反転部１０１０及びエラーチェック部１０２０を備えうる。
【０１６０】
半導体装置１０００がライト動作を行う場合、制御信号生成部１０４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。すなわち、半導体装置１０００がライト動作を行う場合、制御信号生成部１０４０は選択情報ＳＥＬ及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して第１制御信号ＣＯＮ＿１を生成し、選択情報ＳＥＬ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して第２制御信号ＣＯＮ＿２を生成しうる。半導体装置１０００がリード動作を行う場合、制御信号生成部１０４０は、図８及び図９の制御信号生成部８４０、９４０と同一に選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１６１】
選択情報ＳＥＬは、レジスタ１０９０に保存されている情報でありうる。例えば、レジスタ１０９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１０４０は、レジスタ１０９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１６２】
複数のバッファ部１０５０，…、複数の駆動部１０６５，…及び複数のセンスアンプ部１０６７，…については、図８の複数のバッファ部８５０，…、複数の駆動部８６５，…及び複数のセンスアンプ部８６７，…と実質的に同一なので、以下詳細な説明は省略する。また、半導体装置１０００がリード動作を行う場合、図１０のデータバス反転部１０１０及びエラーチェック部１０２０は、図８のデータバス反転部８１０及びエラーチェック部８２０と同一に動作するので、以下、半導体装置１０００がリード動作を行う場合、データバス反転部１０１０及びエラーチェック部１０２０の動作についての説明は省略する。
【０１６３】
データバス反転部１０１０は、図８と関連して説明した前記データ反転スキームを使用する場合に用いられるブロックである。データバス反転部１０１０は、半導体装置１０００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して入力バッファ１０５５から出力したデータを反転してメモリセルアレイ７７０に出力しうる。すなわち、データバス反転部１０１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０１６４】
エラーチェック部１０２０は、図８と関連して説明した前記エラーチェックスキームを使用する場合に用いられるブロックである。エラーチェック部１０２０は、半導体装置１０００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して入力バッファ１０５５で出力したデータのエラーをチェックしうる。すなわち、エラーチェック部１０２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。
【０１６５】
以下、本発明の技術的思想による一実施例に係る図１０の半導体装置１０００の動作について具体的に説明する。以下、説明の便宜上、図８と関連して仮定した前記データ反転モード及び前記エラーチェックモードの場合について説明する。
【０１６６】
まず、半導体装置１０００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部１０４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１を生成しうる。すなわち、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部１０４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力された場合、制御信号生成部１０４０は、データバス反転部１０１０が前記入力されたデータを反転して出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。もし、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部１０４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力されない場合、制御信号生成部１０４０はデータバス反転部１０１０が前記入力されたデータを反転せずに出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。制御信号生成部１０４０は、第２制御信号ＣＯＮ＿２を生成しないので、エラーチェック部１０２０はディセーブルされる。
【０１６７】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ１０５５を通じてデータバス反転部１０１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１０４０に入力される場合、データバス反転部１０１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転した反転データを駆動部１０６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１０４０に入力されない場合、データバス反転部１０１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転せず、駆動部１０６５に伝送する。駆動部１０６５は、前記伝送されたデータをメモリセルアレイ１７０の対応するメモリセルにライトする。
【０１６８】
次いで、半導体装置１０００が前記エラーチェックモードでライト動作を行う場合について説明する。
【０１６９】
前記エラーチェックモードである場合、制御信号生成部１０４０は選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第２制御信号ＣＯＮ＿２を生成しうる。すなわち、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部１０４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力された場合、制御信号生成部１０４０は、エラーチェック部１０２０が前記入力されたデータのエラーをチェックするように制御する第２制御信号ＣＯＮ＿２を生成しうる。もし、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部１０４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力されない場合、制御信号生成部１０４０は、エラーチェック部１０２０が前記入力された信号のエラーをチェックせずに出力するように制御する第２制御信号ＣＯＮ＿２を生成しうる。制御信号生成部１０４０は、第１制御信号ＣＯＮ＿１を生成しないので、データバス反転部１０１０はディセーブルされる。
【０１７０】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ１０５５を通じてエラーチェック部１０２０に入力され、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１０４０に入力される場合、エラーチェック部１０２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータのエラーをチェックして駆動部１０６５に伝送する。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１０４０に入力されない場合、エラーチェック部１０２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータのエラーをチェックせず、駆動部１０６５に伝送する。駆動部１０６５は、前記伝送されたデータをメモリセルアレイ７７０の対応するメモリセルにライトする。
【０１７１】
図１１は、図７の半導体装置７００の他の一実施例による半導体装置１１００についてのブロック図である。
【０１７２】
図１１の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０１７３】
図７ないし図１１を参照すれば、データ制御部７５０は制御信号生成部１１４０、複数のバッファ部１１５０，…、複数の駆動部１１６５，…、複数のセンスアンプ部１１６７，…、データバス反転部１１１０及びエラーチェック部１１２０を備えうる。
【０１７４】
制御信号生成部１１４０は、図１０の制御信号生成部１０４０と同様に選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部１１１０及びエラーチェック部１１２０に出力しうる。
【０１７５】
選択情報ＳＥＬはレジスタ１１９０に保存されている情報でありうる。例えば、レジスタ１１９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１１４０は、レジスタ１１９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１７６】
複数のバッファ部１１５０，…、複数の駆動部１１６５，…及び複数のセンスアンプ部１１６７，…は、図９の複数のバッファ部９５０，…、複数の駆動部９６５，…及び複数のセンスアンプ部９６７，…と実質的に同一なので、以下詳細な説明は省略する。図１０の場合と同一に、半導体装置１１００がリード動作を行う場合、図１１のデータバス反転部１１１０及びエラーチェック部１１２０は、図１０のデータバス反転部１０１０及びエラーチェック部１０２０と同一に動作するので、以下、半導体装置１１００がリード動作を行う場合、データバス反転部１１１０及びエラーチェック部１１２０の動作についての説明は省略する。
【０１７７】
データバス反転部１１１０は、第１制御信号ＣＯＮ＿１に応答して、入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部１１１０は、半導体装置１１００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して駆動部１１６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルアレイにライトしうる。データバス反転部１１１０の構成及び動作は、図１０のデータバス反転部１０１０と実質的に同一なので、以下詳細な説明は省略する。
【０１７８】
エラーチェック部１１２０は、第２制御信号ＣＯＮ＿２に応答して、入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部１１２０は、半導体装置１１００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して駆動部１１６５から出力されたデータのエラーをチェックしうる。エラーチェック部１１２０の構成及び動作は、図１０のエラーチェック部１０２０と実質的に同一なので、以下詳細な説明は省略する。
【０１７９】
以下、本発明の技術的思想による一実施例に係る図１１の半導体装置１１００の動作について具体的に説明する。データバス反転部１１１０及びエラーチェック部１１２０それぞれの動作は、図１０のデータバス反転部１０１０及びエラーチェック部１０２０の動作と実質的に同一なので、以下では簡略に説明する。
【０１８０】
まず、半導体装置１１００が前記データ反転モードである場合、図１０で説明したように制御信号生成部１１４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部１１１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置１１００がライト動作を行う場合、データバス反転部１１１０は、第１制御信号ＣＯＮ＿１に応答して駆動部１１６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。
【０１８１】
次いで、半導体装置１１００が前記エラーチェックモードである場合、図１０で説明したように制御信号生成部１１４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２のみ生成するので、エラーチェック部１１２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置１１００がライト動作を行う場合、エラーチェック部１１２０は、第２制御信号ＣＯＮ＿２に応答して、駆動部１１６５から出力されたデータのエラーをチェックしてメモリセルアレイ７７０の対応するメモリセルにライトしうる。
【０１８２】
図１２Ａは、図８ないし図１１の半導体装置８００、９００、１０００、１１００のライト動作遂行方法についてのフローチャートである。
【０１８３】
図８ないし図１２Ａを参照すれば、半導体装置８００、９００、１０００、１１００各々がライト動作を行う場合、半導体装置８００、９００、１０００、１１００それぞれの第１パッドＰ１にはデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号が受信されうる（Ｓ１２１０）。データ制御部７５０は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答してライトするデータの反転如何及びエラーチェック如何を決定しうる（Ｓ１２２０）。半導体装置８００、９００、１０００、１１００各々がライト動作を行う場合、データ制御部７５０の動作については、図８ないし図１１で詳細に説明したので、以下詳細な説明は省略する。
【０１８４】
図１２Ｂは、図７の半導体装置８００、９００、１０００、１１００のリード動作遂行方法についてのフローチャートである。
【０１８５】
図８ないし図１１及び図１２Ｂを参照すれば、半導体装置８００、９００、１０００、１１００各々がリード動作を行う場合、データ制御部７５０は、選択情報ＳＥＬに応答して、リードされたデータの反転如何及びエラーチェック如何を決定しうる（Ｓ１２３０）。例えば、データバス反転部ＤＢＩはリードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数がリードされたデータの全体ビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ１２３０段階で、前記リードされたデータのエラーをチェックせず、前記リードされたデータを反転すると決定した場合（Ｓ１２４０）、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータを反転して対応する第２パッドＰ２を通じて出力する（Ｓ１２５０）。Ｓ１２３０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ１２６０）、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じて出力する（Ｓ１２７０）。Ｓ１２３０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックしないように決定した場合（Ｓ１２６０）、データ制御部７５０はデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じて出力する（Ｓ１２８０）。半導体装置８００、９００、１０００、１１００各々がリード動作を行う場合、データ制御部７５０の動作については、図８ないし図１１で詳細に説明したので、以下詳細な説明は省略する。
【０１８６】
図８ないし図１２Ｂの場合には、半導体装置８００、９００、１０００、１１００に前記データ反転スキーム及び前記エラーチェックスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも同じ方法で１つのパッドを利用しうる。
【０１８７】
図１３は、図７の半導体装置７００の他の一実施例による半導体装置１３００についてのブロック図である。
【０１８８】
図１３の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０１８９】
図７及び図１３を参照すれば、データ制御部７５０は制御信号生成部１３４０、複数のバッファ部１３５０，…、複数の駆動部１３６５，…及び複数のセンスアンプ部１３６７，…、データバス反転部１３１０及びデータマスキング部１３２０を備えうる。
【０１９０】
制御信号生成部１３４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部１３１０またはデータマスキング部１３２０に出力しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部１３１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部１３２０のイネーブル如何を制御する信号であると仮定する。
【０１９１】
選択情報ＳＥＬは、レジスタ１３９０に保存されている情報でありうる。例えば、レジスタ１３９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１３４０は、レジスタ１３９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０１９２】
複数のバッファ部１３５０，…それぞれはデータバス反転部１３１０及びデータマスキング部１３２０と対応する第２パッドＰ２間に連結されうる。バッファ部１３５０，…それぞれは入力バッファ１３５５及び出力バッファ１３５７を備えうる。入力バッファ１３５５は、対応する第２パッドＰ２を通じて入力されたデータをバッファリングしてデータバス反転部１３１０及びデータマスキング部１３２０に伝達しうる。そして、出力バッファ１３５７は、データバス反転部１３１０及びデータマスキング部１３２０のうち、いずれか１つから出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０１９３】
複数の駆動部１３６５，…及び複数のセンスアンプ部１３６７，…は、データバス反転部１３１０及びデータマスキング部１３２０のうち、少なくとも１つとメモリセルアレイ７７０間に連結されうる。駆動部１３６５は、データバス反転部１３１０及びデータマスキング部１３２０のうち、いずれか１つから出力されるデータをメモリセルアレイ７７０の対応するメモリセルにライトしうる。センスアンプ部１３６７は、メモリセルアレイ７７０の対応するメモリセルのデータを感知増幅してデータバス反転部１３１０に伝達しうる。
【０１９４】
データバス反転部１３１０は、データ反転スキームを使用する場合に用いられるブロックである。例えば、図７のｎビットのデータを伝送するに当たって、論理ハイ状態であるビットが論理ロー状態であるビットより多い場合、前記データＤ１，．．．，Ｄｎを反転して伝送することを前記データ反転スキームという。データバス反転部１７１０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０１９５】
データバス反転部１３１０は、半導体装置１３００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して入力バッファ１３５５から出力したデータを反転して駆動部１３６５に出力しうる。そして、データバス反転部１３１０は、半導体装置１３００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０からリードされてセンスアンプ部１３６７で感知増幅されたデータを反転して出力バッファ１３５７に伝達し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、データバス反転部１３１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０１９６】
データマスキング部１３２０は、データマスキングスキームを使用する場合に用いられるブロックである。前記データマスキングスキームとは、メモリセルアレイ７７０に保存されているデータと同じ論理状態のデータをメモリセルアレイ７７０にライトしようとする場合、前記データを伝送しないマスキング動作を行うことを意味する。データマスキング部１３２０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０１９７】
データマスキング部１３２０は、半導体装置７００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びマスキング信号ＭＡＳＫに応答して入力バッファ１３５５から出力したデータを駆動部１３６５に伝達しない。すなわち、データマスキング部１３２０は、第２制御信号ＣＯＮ＿２に応答して、イネーブルまたはディセーブルされうる。以下、リード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定して説明する。すなわち、半導体装置１３００がリード動作を行う場合、データマスキング部１３２０は動作しない。ただし、本発明は、この場合に限定されず、必要な場合、データ制御部７５０は、リード動作を行いつつも、前記リードされたデータのマスキング如何及びマスキング信号ＭＡＳＫの生成如何を決定しうる。
【０１９８】
以下、本発明の技術的思想による一実施例に係る図１３の半導体装置１３００の動作について具体的に説明する。以下、説明の便宜上、データ反転モードで半導体装置１３００は、入力されたデータを反転してメモリセルアレイ７７０にライトしたり、メモリセルアレイ７７０からリードされたデータを反転して出力できると仮定する。また、データマスキングモードで半導体装置１３００は、ライトするデータをメモリセルアレイ７７０に伝達しないと仮定する。以下、説明の便宜上、図７のｎビットのデータＤ１，…Ｄｎのうち、１ビットのデータＤ１をライトするか、リードする実施例について説明する。残りのビットそれぞれも下記説明と同じ方法でライトするか、リードしうる。
【０１９９】
まず、半導体装置１３００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部１３４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２は生成しない。したがって、データバス反転部１３１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、データマスキング部１３２０はディセーブルされる。
【０２００】
データＤ１が第２パッドＰ２及び入力バッファ１３５５を通じてデータバス反転部１３１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じてデータバス反転部１３１０に入力される場合、データバス反転部１３１０は、前記入力されたデータを反転した反転データを駆動部１３６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、データバス反転部１３１０は入力されたデータを反転せず、駆動部１３６５に伝送する。そして、駆動部１３６５は、伝送されたデータをメモリセルアレイ７７０にライトする。
【０２０１】
次いで、半導体装置１３００が前記データ反転モードでリード動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部１３４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２は生成しない。したがって、データバス反転部１３１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、データマスキング部１３２０はディセーブルされる。
【０２０２】
データバス反転部１３１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０でリードされてセンスアンプ部１３６７で感知増幅されたデータを反転するか否かを決定しうる。すなわち、データバス反転部１３１０が前記感知増幅されたデータを反転して出力バッファ１３５７に出力する場合、データバス反転部１３１０は、リードされたデータの反転を意味するデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、データバス反転部１３１０が前記感知増幅されたデータを反転せずに出力バッファ１３５７に出力する場合、データバス反転部１３１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。
【０２０３】
次いで、半導体装置１３００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードである場合、制御信号生成部１３４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成し、第１制御信号ＣＯＮ＿１は生成しない。したがって、データマスキング部１３２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、データバス反転部１３１０はディセーブルされる。
【０２０４】
データＤ１が第２パッドＰ２及び入力バッファ１３５５を通じてデータマスキング部１３２０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じてデータマスキング部１３２０に入力される場合、データマスキング部１３２０は、前記入力されたデータを駆動部１３６５に伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１に入力されない場合、データマスキング部１３２０は入力されたデータを駆動部１３６５に伝送する。
【０２０５】
図１４は、図７の半導体装置７００の他の一実施例による半導体装置１４００についてのブロック図である。
【０２０６】
図１４の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２０７】
図７、図１３及び図１４を参照すれば、データ制御部７５０は、制御信号生成部１４４０、複数のバッファ部１４５０，…、複数の駆動部１４６５，…、複数のセンスアンプ部１４６７，…、データバス反転部１４１０及びデータマスキング部１４３０を備えうる。
【０２０８】
制御信号生成部１４４０は、図１３の制御信号生成部１３４０と同様に選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部１４１０またはデータマスキング部１４２０に出力しうる。
【０２０９】
選択情報ＳＥＬはレジスタ１４９０に保存されている情報でありうる。例えば、レジスタ１４９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１４４０は、レジスタ１４９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２１０】
複数のバッファ部１４５０，…それぞれは、対応する第２パッドＰ２と対応する駆動部ＩＯＤＲ間に連結されうる。バッファ部１４５０，…それぞれは、入力バッファ１４５５及び出力バッファ１４５７を備えうる。入力バッファ１４５５は、対応する第２パッドＰ２を通じて入力されたデータをバッファリングして対応する駆動部１４６５に伝達しうる。そして、出力バッファ１４５７は、センスアンプ部１４６７から出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０２１１】
複数の駆動部１４６５，…及び複数のセンスアンプ部１４６７，…は、データバス反転部１４１０及びデータマスキング部１４２０のうち、少なくとも１つとバッファ部１４５０，…のうち対応するバッファ部間に連結されうる。駆動部１４６５は、入力バッファ１４５５から出力されるデータをデータバス反転部１４１０及びデータマスキング部１４２０に伝送しうる。センスアンプ部１４６７は、データバス反転部１４１０及びデータマスキング部１４３０のうち、いずれか１つから出力されるデータを感知増幅して出力バッファ１４５７に伝達しうる。
【０２１２】
データバス反転部１４１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部１４１０は、半導体装置１４００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、駆動部１４６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。そして、データバス反転部１４１０は、半導体装置１４００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータを反転し、第２パッドＰ２に伝達してデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。データバス反転部１４１０の構成及び動作は、図１３のデータバス反転部１３１０と実質的に同一なので、以下詳細な説明は省略する。
【０２１３】
データマスキング部１４２０は、第２制御信号ＣＯＮ＿２に応答して入力されたデータを出力したり、マスキングしうる。さらに具体的に、データマスキング部１４２０は、半導体装置１４００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びマスキング信号ＭＡＳＫに応答して、駆動部１４６５から出力されたデータをマスキングしうる。図１３で説明したように、本発明では半導体装置１４００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置１４００がリード動作を行う場合、データマスキング部１４２０は動作しない。データマスキング部１４２０の構成及び動作は、図１３のデータマスキング部１３２０と実質的に同一なので、以下詳細な説明は省略する。
【０２１４】
以下、本発明の技術的思想による一実施例に係る図１４の半導体装置１４００の動作について具体的に説明する。データバス反転部１４１０及びデータマスキング部１４２０それぞれの動作は、図１３のデータバス反転部１３１０及びデータマスキング部１３２０の動作と実質的に同一なので、以下では簡略に説明する。
【０２１５】
まず、半導体装置１４００が前記データ反転モードである場合、図１３で説明したように制御信号生成部１４４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部１４１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置１４００がライト動作を行う場合、データバス反転部１４１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、駆動部１４６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。半導体装置１４００がリード動作を行う場合、データバス反転部１４１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータを反転してセンスアンプ部１４６７に出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【０２１６】
次いで、半導体装置１４００が前記データマスキングモードである場合、図１３で説明したように制御信号生成部１４４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成するので、データマスキング部１４２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置１４００がライト動作を行う場合、データマスキング部１４２０は、マスク信号ＭＡＳＫに応答して、駆動部１４６５から出力されたデータをメモリセルアレイ７７０の対応するメモリセルにライトしない。前述したように、本発明では半導体装置１４００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置１４００がリード動作を行う場合、データマスキング部１４３０は動作しない。
【０２１７】
図１５は、図７の半導体装置７００の他の一実施例による半導体装置１５００についてのブロック図である。
【０２１８】
図１５の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２１９】
図７及び図１５を参照すれば、データ制御部７５０は、制御信号生成部１５４０、複数のバッファ部１５５０，…、複数の駆動部１５６５，…、複数のセンスアンプ部１５６７，…、データバス反転部１５１０及びデータマスキング部１５２０を備えうる。
【０２２０】
半導体装置１５００がライト動作を行う場合、制御信号生成部１５４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。すなわち、半導体装置１５００がライト動作を行う場合、制御信号生成部１５４０は、選択情報ＳＥＬ及びデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、第１制御信号ＣＯＮ＿１を生成し、選択情報ＳＥＬ及びマスキング信号ＭＡＳＫに応答して、第２制御信号ＣＯＮ＿２を生成しうる。半導体装置１５００がリード動作を行う場合、制御信号生成部１５４０は、図１３及び図１４の制御信号生成部１３４０、１４４０と同様に選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１を生成しうる。前述したように、本発明では、半導体装置１５００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置１５００がリード動作を行う場合、制御信号生成部７４０は、第２制御信号ＣＯＮ＿２を生成しない。
【０２２１】
選択情報ＳＥＬは、レジスタ１５９０に保存されている情報でありうる。例えば、レジスタ１５９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１５４０は、レジスタ１５９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２２２】
複数のバッファ部１５５０，…、複数の駆動部１５６５，…及び複数のセンスアンプ部１５６７，…については、図１３の複数のバッファ部１３５０，…、複数の駆動部１３６５，…及び複数のセンスアンプ部１３６７，…と実質的に同一なので、以下詳細な説明は省略する。また、半導体装置１５００がリード動作を行う場合、図１５のデータバス反転部５１０及びデータマスキング部１５２０は、図１３のデータバス反転部１３１０及びデータマスキング部１３２０と同様に動作するので、以下、半導体装置１５００がリード動作を行う場合、データバス反転部１５１０及びデータマスキング部１５２０の動作についての説明は省略する。
【０２２３】
データバス反転部１５１０は、図１３と関連して説明した前記データ反転スキームを使用する場合に用いられるブロックである。データバス反転部１５１０は、半導体装置１５００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して入力バッファ１５５５で出力したデータを反転して駆動部１５６５に出力しうる。すなわち、データバス反転部１５１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０２２４】
データマスキング部１５２０は、図１３と関連して説明した前記データマスキングスキームを使用する場合に用いられるブロックである。データマスキング部１５２０は、半導体装置１５００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して入力バッファ１５５５で出力したデータを駆動部１５６５に伝達しない。すなわち、データマスキング部１５２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。
【０２２５】
以下、本発明の技術的思想による一実施例に係る図１５の半導体装置１５００の動作について具体的に説明する。以下、説明の便宜上、図１３と関連して仮定した前記データ反転モード及び前記データマスキングモードの場合について説明する。
【０２２６】
まず、半導体装置１５００が前記データ反転モードでライト動作を行う場合について説明する。前記データ反転モードである場合、制御信号生成部１５４０は選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１を生成しうる。すなわち、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部１５４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力された場合、制御信号生成部１５４０は、データバス反転部１５１０が前記入力されたデータを反転して出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。もし、前記データ反転モードで第１パッドＰ１を通じて制御信号生成部１５４０にデータ反転フラッグＩＮＶ＿ＦＬＡＧが入力されない場合、制御信号生成部１５４０は、データバス反転部１５１０が前記入力されたデータを反転せずに出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。制御信号生成部１５４０は、第２制御信号ＣＯＮ＿２を生成しないので、データマスキング部１５２０はディセーブルされる。
【０２２７】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ１５５５を通じてデータバス反転部１５１０に入力され、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１５４０に入力される場合、データバス反転部１５１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転した反転データを駆動部１５６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部１５４０に入力されない場合、データバス反転部１５１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転せず、駆動部１５６５に伝送する。駆動部１５６５は、前記伝送されたデータをメモリセルアレイ７７０の対応するメモリセルにライトする。
【０２２８】
次いで、半導体装置１５００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードである場合、制御信号生成部１５４０は選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２を生成しうる。すなわち、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部１５４０にマスキング信号ＭＡＳＫが入力された場合、制御信号生成部１５４０は、データマスキング部１５２０が前記入力されたデータを伝送しないように制御できる第２制御信号ＣＯＮ＿２を生成しうる。もし、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部１５４０にマスキング信号ＭＡＳＫが入力されない場合、制御信号生成部１５４０は、データマスキング部１５２０が前記入力されたデータを伝送するように制御する第２制御信号ＣＯＮ＿２を生成しうる。制御信号生成部１５４０は、第１制御信号ＣＯＮ＿１を生成しないので、データバス反転部１５１０はディセーブルされる。
【０２２９】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ１５５５を通じてデータマスキング部１５２０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部１５４０に入力される場合、データマスキング部１５２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータを伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部１５４０に入力されない場合、データマスキング部１５２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータを駆動部１５６５に伝送する。駆動部１５６５は、前記伝送されたデータをメモリセルアレイ７７０の対応するメモリセルにライトする。
【０２３０】
図１６は、図７の半導体装置７００の他の一実施例による半導体装置１６００についてのブロック図である。
【０２３１】
図１６の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２３２】
図７、図１３ないし図１６を参照すれば、データ制御部７５０は、制御信号生成部１６４０、複数のバッファ部１６５０，…、複数の駆動部１６６５，…、複数のセンスアンプ部１６６７，…、データバス反転部１６１０及びデータマスキング部１６２０を備えうる。
【０２３３】
制御信号生成部１６４０は、図１５の制御信号生成部１５４０と同様に選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部１６１０またはデータマスキング部１６２０に出力しうる。
【０２３４】
選択情報ＳＥＬは、レジスタ１６９０に保存されている情報でありうる。例えば、レジスタ１６９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１６４０は、レジスタ１６９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２３５】
複数のバッファ部１６５０，…、複数の駆動部１６６５，…及び複数のセンスアンプ部１６６７，…は、図１４の複数のバッファ部１４５０，…、複数の駆動部１４６５，…及び複数のセンスアンプ部１４６７，…と実質的に同一なので、以下詳細な説明は省略する。図１５の場合と同様に、半導体装置１６００がリード動作を行う場合、図１６のデータバス反転部１６１０及びデータマスキング部１６２０は、図１４のデータバス反転部１４１０及びデータマスキング部１４３０と同様に動作するので、以下、半導体装置７００がリード動作を行う場合、データバス反転部１６１０及びデータマスキング部１６２０の動作についての説明は省略する。
【０２３６】
データバス反転部１６１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータを反転して出力しうる。さらに具体的に、データバス反転部１６１０は、半導体装置１６００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して駆動部１６６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。データバス反転部１６１０の構成及び動作は、図１５のデータバス反転部１５１０と実質的に同一なので、以下詳細な説明は省略する。
【０２３７】
データマスキング部１６２０は、第２制御信号ＣＯＮ＿２に応答して入力されたデータを出力したり、マスキングしうる。さらに具体的に、データマスキング部１６２０は、半導体装置１６００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、駆動部１６６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトするか、またはライトしない。データマスキング部１６２０の構成及び動作は、図１５のデータマスキング部１５２０と実質的に同一なので、以下詳細な説明は省略する。
【０２３８】
以下、本発明の技術的思想による一実施例に係る図１６の半導体装置１６００の動作について具体的に説明する。データバス反転部１６１０及びデータマスキング部１６２０それぞれの動作は、図１５のデータバス反転部１５１０及びデータマスキング部１５２０の動作と実質的に同一なので、以下では簡略に説明する。
【０２３９】
まず、半導体装置１６００が前記データ反転モードである場合、図１５で説明したように制御信号生成部１６４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１のみ生成するので、データバス反転部１６１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置１６００がライト動作を行う場合、データバス反転部１６１０は、第１制御信号ＣＯＮ＿１に応答して、駆動部１６６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。
【０２４０】
次いで、半導体装置１６００が前記データマスキングモードである場合、図１５で説明したように、制御信号生成部１６４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第２制御信号ＣＯＮ＿２のみ生成するので、データマスキング部１６２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置１６００がライト動作を行う場合、データマスキング部１６２０は、第２制御信号ＣＯＮ＿２に応答して駆動部１６６５から出力されたデータをメモリセルアレイ７７０の対応するメモリセルにライトしない。
【０２４１】
図１７Ａは、図１３ないし図１６の半導体装置１３００、１４００、１５００、１６００のライト動作遂行方法についてのフローチャートである。
【０２４２】
図１３ないし図１７Ａを参照すれば、半導体装置１３００、１４００、１５００、１６００各々がライト動作を行う場合、半導体装置１３００、１４００、１５００、１６００それぞれの第１パッドＰ１ではデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号が受信されうる（Ｓ１７１０）。データ制御部７５０は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答してライトするデータの反転如何及びマスキング如何を決定しうる（Ｓ１７２０）。半導体装置１３００、１４００、１５００、１６００各々がライト動作を行う場合、データ制御部７５０の動作については、図１３ないし図１６で詳細に説明したので、以下詳細な説明は省略する。
【０２４３】
図１７Ｂは、図１３ないし図１６の半導体装置１３００、１４００、１５００、１６００のリード動作遂行方法についてのフローチャートである。
【０２４４】
図１３ないし図１６及び図１７Ｂを参照すれば、半導体装置１３００、１４００、１５００、１６００各々がリード動作を行う場合、データ制御部７５０は、選択情報ＳＥＬに応答してリードされたデータの反転如何を決定しうる（Ｓ１７３０）。例えば、データバス反転部ＤＢＩは、リードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数がリードされたデータの全体ビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ１７３０段階で、前記リードされたデータを反転すると決定した場合（Ｓ１７４０）、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータを反転して対応する第２パッドＰ２を通じて出力する（Ｓ１７５０）。Ｓ１２３０段階で、前記リードされたデータを反転しないように決定した場合、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じて出力する（Ｓ１７６０）。半導体装置１３００、１４００、１５００、１６００各々がリード動作を行う場合、データ制御部７５０の動作については、図１３ないし図１６で詳細に説明したので、以下詳細な説明は省略する。
【０２４５】
図１３ないし図１７Ｂの場合には、半導体装置１３００、１４００、１５００、１６００に前記データ反転スキーム及び前記データマスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも同じ方法で１つのパッドを利用しうる。
【０２４６】
図１８は、図７の半導体装置７００の他の一実施例についてのブロック図である。
図１８の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２４７】
図７及び図１８を参照すれば、データ制御部７５０は、制御信号生成部１８４０、複数のバッファ部１８５０，…、複数の駆動部１８６５，…及び複数のセンスアンプ部１８６７，…、エラーチェック部１８１０及びデータマスキング部１８２０を備えうる。
【０２４８】
制御信号生成部１８４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してエラーチェック部１８１０及びデータマスキング部１８２０に出力しうる。以下、第１制御信号ＣＯＮ＿１は、エラーチェック部１８１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部１８２０のイネーブル如何を制御する信号であると仮定する。
【０２４９】
選択情報ＳＥＬはレジスタ１８９０に保存されている情報でありうる。例えば、レジスタ１８９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１８４０は、レジスタ１８９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２５０】
複数のバッファ部１８５０，…それぞれは、エラーチェック部１８１０及びデータマスキング部１８２０と対応する第２パッドＰ２間に連結されうる。バッファ部１８５０，…それぞれは入力バッファ１８５５及び出力バッファ１８５７を備えうる。入力バッファ１８５５は、対応する第２パッドＰ２を通じて入力されたデータをバッファリングしてエラーチェック部１８１０及びデータマスキング部１８２０に伝達しうる。そして、出力バッファ１８５７は、エラーチェック部１８１０及びデータマスキング部１８２０のうち、いずれか１つから出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０２５１】
複数の駆動部１８６５，…及び複数のセンスアンプ部１８６７，…は、エラーチェック部１８１０及びデータマスキング部１８２０のうち、少なくとも１つとメモリセルアレイ７７０間に連結されうる。駆動部１８６５は、エラーチェック部１８１０及びデータマスキング部１８２０のうち、いずれか１つから出力されるデータをメモリセルアレイ７７０の対応するメモリセルにライトしうる。センスアンプ部１８６７は、メモリセルアレイ７７０の対応するメモリセルのデータを感知増幅してエラーチェック部１８１０に伝達しうる。
【０２５２】
エラーチェック部１８１０は、エラーチェックスキームを使用する場合に用いられるブロックである。前記エラーチェックスキームとは、データ伝送中にエラーの発生有無を判断することを意味する。例えば、図７のｎビットのデータを伝送するに当たって、前記データのうち、論理ハイ状態であるビット数が奇数である場合、論理ハイ状態を有し、前記データＤ１，．．．，Ｄｎのうち、論理ハイ状態であるビット数が偶数である場合、論理ロー状態を有するパリティビットを共に伝送してエラー有無を判別しうる。エラーチェック部１８１０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０２５３】
エラーチェック部１８１０は、半導体装置１８００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、入力バッファ１８５５で出力したデータのエラーをチェックしうる。そして、エラーチェック部１８１０は、半導体装置１８００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０でリードされてセンスアンプ部１８６７で感知増幅されたデータのエラーをチェックして前記感知増幅されたデータを出力バッファ１３５７に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。すなわち、エラーチェック部１８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０２５４】
データマスキング部１８２０は、データマスキングスキームを使用する場合に用いられるブロックである。前記データマスキングスキームとは、メモリセルアレイ７７０に保存されているデータと同じ論理状態のデータをメモリセルアレイ７７０にライトしようとする場合、前記データを伝送しないマスキング動作を行うことを意味する。データマスキング部１９２０は、多様な方法によって具現できるので、具体的な構成についての説明は省略する。
【０２５５】
データマスキング部１８２０は、半導体装置１８００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びマスキング信号ＭＡＳＫに応答して、入力バッファ１８５５で出力したデータを駆動部１８６５に伝達しない。すなわち、データマスキング部１８２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。以下、リード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定して説明する。すなわち、半導体装置１８００がリード動作を行う場合、データマスキング部１８２０は動作しない。ただし、本発明は、この場合に限定されず、必要な場合、データ制御部７５０はリード動作を行いつつも、前記リードされたデータのマスキング如何及びマスキング信号ＭＡＳＫの生成如何を決定しうる。
【０２５６】
以下、本発明の技術的思想による一実施例に係る図１８の半導体装置１８００の動作について具体的に説明する。以下、説明の便宜上、エラーチェックモードで半導体装置１８００は、ライトするデータのエラーをチェックし、リードされたデータのエラーをチェックしうると仮定し、データマスキングモードで半導体装置１８００は、ライトするデータをメモリセルアレイ７７０に伝達しないと仮定する。以下、説明の便宜上、図７のｎビットのデータＤ１，…Ｄｎのうち、１ビットのデータＤ１をライトするか、リードする実施例について説明する。残りのビットそれぞれも下記説明と同じ方法でライトするか、リードできる。
【０２５７】
まず、半導体装置１８００が前記エラーチェックモードでライト動作を行う場合について説明する。前記エラーチェックモードである場合、制御信号生成部１８４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２は生成しない。したがって、エラーチェック部１８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、データマスキング部１８２０はディセーブルされる。
【０２５８】
データＤ１が第２パッドＰ２及び入力バッファ１８５５を通じてエラーチェック部１８１０に入力され、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じてエラーチェック部１８１０に入力される場合、エラーチェック部１８１０は、前記入力されたデータのエラーをチェックする。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、エラーチェック部１８１０は、入力されたデータのエラーをチェックせず、メモリセルアレイ７７０に伝送する。
【０２５９】
次いで、半導体装置１８００が前記エラーチェックモードでリード動作を行う場合について説明する。前記エラーチェックモードである場合、制御信号生成部１８４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１のみ生成し、第２制御信号ＣＯＮ＿２を生成しない。したがって、エラーチェック部１８１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされ、データマスキング部１８２０はディセーブルされる。
【０２６０】
エラーチェック部１８１０は、第１制御信号ＣＯＮ＿１に応答してメモリセルアレイ７７０でリードされたデータのエラーをチェックするか否かを決定しうる。すなわち、エラーチェック部１８１０が前記リードされたデータのエラーをチェックして駆動部１８６５に出力する場合、エラーチェック部１８１０は、リードされたデータのエラーチェックを行ったか否かを意味するエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達する。もし、エラーチェック部１８１０が前記リードされたデータのエラーをチェックせずに出力バッファ１８５７に出力する場合、エラーチェック部１８１０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない。
【０２６１】
次いで、半導体装置１８００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードである場合、制御信号生成部１８４０は、選択情報ＳＥＬに応答して、第２制御信号ＣＯＮ＿２のみ生成し、第１制御信号ＣＯＮ＿１を生成しない。したがって、データマスキング部１８２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされ、エラーチェック部１８１０はディセーブルされる。
【０２６２】
データＤ１が第２パッドＰ２及び入力バッファ１８５５を通じてデータマスキング部１８２０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じてデータマスキング部１８２０に入力される場合、データマスキング部１８２０は、前記入力されたデータを駆動部１８６５に伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１に入力されない場合、データマスキング部１８２０は、入力されたデータを駆動部１８６５に伝送する。
【０２６３】
図１９は、図７の半導体装置７００の他の一実施例についてのブロック図である。
図１９の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２６４】
図７、図１８及び図１９を参照すれば、データ制御部７５０は、制御信号生成部１９４０、複数のバッファ部１９５０，…、複数の駆動部１９６５，…、複数のセンスアンプ部１９６７，…、エラーチェック部１９１０及びデータマスキング部１９２０を備えうる。
【０２６５】
制御信号生成部１９４０は、図１８の制御信号生成部１８４０と同様に選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してエラーチェック部１９１０またはデータマスキング部１９２０に出力しうる。
【０２６６】
選択情報ＳＥＬは、レジスタ１９９０に保存されている情報でありうる。例えば、レジスタ１９９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部１９４０は、レジスタ１９９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２６７】
複数のバッファ部１９５０，…それぞれは対応する第２パッドＰ２と対応する駆動部ＩＯＤＲとの間に連結されうる。バッファ部１９５０，…それぞれは、入力バッファ１９５５及び出力バッファ１９５７を備えうる。入力バッファ１９５５は、対応する第２パッドＰ２を通じて入力されたデータをバッファリングして対応する駆動部１９６５に伝達しうる。そして、出力バッファ１９５７は、センスアンプ部１９６７から出力されたデータをバッファリングして対応する第２パッドＰ２に伝達しうる。
【０２６８】
複数の駆動部１９６５，…及び複数のセンスアンプ部１９６７，…は、エラーチェック部１９１０及びデータマスキング部１９２０のうち、少なくとも１つとバッファ部１９５０，…のうち対応するバッファ部との間に連結されうる。駆動部１９６５は、入力バッファ１９５５から出力されるデータをエラーチェック部１９１０及びデータマスキング部１９２０に伝送しうる。センスアンプ部１９６７は、エラーチェック部１９１０から出力されるデータを感知増幅して出力バッファ１９５７に伝達しうる。
【０２６９】
エラーチェック部１９１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部１９１０は、半導体装置１９００がライト動作を行う場合、第１制御信号ＣＯＮ＿１及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して駆動部１９６５から出力されたデータのエラーをチェックしてメモリセルアレイ７７０の対応するメモリセルにライトしうる。そして、エラーチェック部１９１０は、半導体装置１９００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータのエラーをチェックして第２パッドＰ２に伝達し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に出力しうる。エラーチェック部１９１０の構成及び動作は、図１８のエラーチェック部１８１０と実質的に同一なので、以下詳細な説明は省略する。
【０２７０】
データマスキング部１９２０は、第２制御信号ＣＯＮ＿２に応答して入力されたデータを出力したりマスキングしうる。さらに具体的に、データマスキング部１９２０は、半導体装置１９００がライト動作を行う場合、第２制御信号ＣＯＮ＿２及びマスキング信号ＭＡＳＫに応答して駆動部１９６５から出力されたデータをマスキングしうる。図１８で説明したように、本発明では、半導体装置１９００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置１９００がリード動作を行う場合、データマスキング部１９２０は動作しない。データマスキング部１９２０の構成及び動作は、図１８のデータマスキング部１８２０と実質的に同一なので、以下詳細な説明は省略する。
【０２７１】
以下、本発明の技術的思想による一実施例に係る図１９の半導体装置１９００の動作について具体的に説明する。エラーチェック部１９１０及びデータマスキング部１９２０それぞれの動作は、図１８のエラーチェック部１８１０及びデータマスキング部１８２０の動作と実質的に同一なので、以下では簡略に説明する。
【０２７２】
まず、半導体装置１９００が前記エラーチェックモードである場合、図１８で説明したように制御信号生成部１９４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１のみ生成するので、エラーチェック部１９１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置１９００がライト動作を行う場合、エラーチェック部１９１０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して駆動部１９６５から出力されたデータのエラーをチェックしてメモリセルアレイ７７０の対応するメモリセルにライトしうる。半導体装置１９００がリード動作を行う場合、エラーチェック部１９１０は、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ７７０の対応するメモリセルからリードされたデータのエラーをチェックしてセンスアンプ部１９６７に出力し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝達しうる。
【０２７３】
次いで、半導体装置１９００が前記データマスキングモードである場合、図１８で説明したように、制御信号生成部１９４０は、選択情報ＳＥＬに応答して第２制御信号ＣＯＮ＿２のみ生成するので、データマスキング部１９２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置１９００がライト動作を行う場合、データマスキング部１９２０はマスク信号ＭＡＳＫに応答して駆動部１９６５から出力されたデータをメモリセルアレイ７７０の対応するメモリセルにライトしない。前述したように、本発明では半導体装置１９００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置１９００がリード動作を行う場合、データマスキング部１９２０は動作しない。
【０２７４】
図２０は、図７の半導体装置７００の一実施例による半導体装置２０００についてのブロック図である。
【０２７５】
図２０の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ７７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２７６】
図７及び図２０を参照すれば、データ制御部７５０は制御信号生成部２０４０、複数のバッファ部２０５０，…、複数の駆動部２０６５，…、複数のセンスアンプ部２０６７，…、エラーチェック部２０１０及びデータマスキング部２０２０を備えうる。
【０２７７】
半導体装置２０００がライト動作を行う場合、制御信号生成部２０４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。すなわち、半導体装置２０００がライト動作を行う場合、制御信号生成部２０４０は、選択情報ＳＥＬ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して第１制御信号ＣＯＮ＿１を生成し、選択情報ＳＥＬ及びマスキング信号ＭＡＳＫに応答して第２制御信号ＣＯＮ＿２を生成しうる。半導体装置２０００がリード動作を行う場合、制御信号生成部２０４０は、図１８及び図１９の制御信号生成部１８４０、１９４０と同様に選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１を生成しうる。前述したように、本発明では半導体装置２０００がリード動作を行う場合、データ制御部７５０は、前記リードされたデータをマスキングしないと仮定したので、半導体装置２０００がリード動作を行う場合、制御信号生成部２０４０は、第２制御信号ＣＯＮ＿２を生成しない。
【０２７８】
選択情報ＳＥＬは、レジスタ２０９０に保存されている情報でありうる。例えば、レジスタ２０９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部２０４０は、レジスタ２０９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２７９】
複数のバッファ部２０５０，…、複数の駆動部２０６５，…及び複数のセンスアンプ部２０６７，…については、図１８の複数のバッファ部１８５０，…、複数の駆動部１８６５，…及び複数のセンスアンプ部１８６７，…と実質的に同一なので、以下詳細な説明は省略する。
【０２８０】
また、半導体装置２０００がリード動作を行う場合、図２０のエラーチェック部２０１０及びデータマスキング部２０２０は、図１８のエラーチェック部１８１０及びデータマスキング部１８２０と同様に動作するので、以下、半導体装置２０００がリード動作を行う場合、エラーチェック部２０１０及びデータマスキング部２０２０の動作についての説明は省略する。
【０２８１】
エラーチェック部２０１０は、図１８と関連して説明した前記エラーチェックスキームを使用する場合に用いられるブロックである。エラーチェック部２０１０は、半導体装置２０００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して入力バッファ２０５５から出力したデータのエラーをチェックしうる。すなわち、エラーチェック部２０１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルまたはディセーブルされうる。
【０２８２】
データマスキング部２０２０は、図１８と関連して説明した前記データマスキングスキームを使用する場合に用いられるブロックである。データマスキング部２０２０は、半導体装置２０００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して入力バッファ２０５５から出力したデータを駆動部２０６５に伝達しない。すなわち、データマスキング部２０２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルまたはディセーブルされうる。
【０２８３】
以下、本発明の技術的思想による一実施例に係る図２０の半導体装置２０００の動作について具体的に説明する。以下、説明の便宜上、図１８と関連して仮定した前記エラーチェックモード及び前記データマスキングモードの場合について説明する。
【０２８４】
まず、半導体装置２０００が前記エラーチェックモードでライト動作を行う場合について説明する。前記エラーチェックモードである場合、制御信号生成部２０４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１を生成しうる。すなわち、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部２０４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力された場合、制御信号生成部２０４０は、エラーチェック部２０１０が前記入力されたデータのエラーをチェックするように制御する第１制御信号ＣＯＮ＿１を生成しうる。もし、前記エラーチェックモードで第１パッドＰ１を通じて制御信号生成部２０４０にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが入力されない場合、制御信号生成部２０４０は、エラーチェック部２０１０が前記入力された信号のエラーをチェックせずに出力するように制御する第１制御信号ＣＯＮ＿１を生成しうる。制御信号生成部２０４０は、第２制御信号ＣＯＮ＿２を生成しないので、データマスキング部２０２０はディセーブルされる。
【０２８５】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ２０５５を通じてエラーチェック部２０１０に入力され、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部２０４０に入力される場合、エラーチェック部２０１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータのエラーをチェックして駆動部２０６５に伝送する。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部２０４０に入力されない場合、エラーチェック部２０１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータのエラーをチェックせず、駆動部２０６５に伝送する。駆動部２０６５は、前記伝送されたデータをメモリセルアレイ７７０の対応するメモリセルにライトする。
【０２８６】
次いで、半導体装置２０００が前記データマスキングモードでライト動作を行う場合について説明する。前記データマスキングモードである場合、制御信号生成部２０４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２を生成しうる。すなわち、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部２０４０にマスキング信号ＭＡＳＫが入力された場合、制御信号生成部２０４０は、データマスキング部２０２０が前記入力されたデータを伝送しないように制御できる第２制御信号ＣＯＮ＿２を生成しうる。もし、前記データマスキングモードで第１パッドＰ１を通じて制御信号生成部２０４０にマスキング信号ＭＡＳＫが入力されない場合、制御信号生成部２０４０は、データマスキング部２０２０が前記入力されたデータを伝送するように制御する第２制御信号ＣＯＮ＿２を生成しうる。制御信号生成部２０４０は、第１制御信号ＣＯＮ＿１を生成しないので、エラーチェック部２０１０はディセーブルされる。
【０２８７】
１ビットのデータＤ１が第２パッドＰ２及び入力バッファ２０５５を通じてデータマスキング部２０２０に入力され、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部２０４０に入力される場合、データマスキング部２０２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータを伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部２０４０に入力されない場合、データマスキング部２０２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータを駆動部２０６５に伝送する。駆動部２０６５は、前記伝送されたデータをメモリセルアレイ７７０の対応するメモリセルにライトする。
【０２８８】
図２１は、図７の半導体装置７００の他の一実施例による半導体装置２１００についてのブロック図である。
【０２８９】
図２１の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ２１７０は、図７と関連して説明したので、詳細な説明は省略する。
【０２９０】
図７、図１８ないし図２１を参照すれば、データ制御部７５０は、制御信号生成部２１４０、複数のバッファ部２１５０，…、複数の駆動部２１６５，…、複数のセンスアンプ部２１６７，…、エラーチェック部２１１０及びデータマスキング部２１２０を備えうる。
【０２９１】
制御信号生成部２１４０は、図２０の制御信号生成部２０４０と同様に選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してエラーチェック部２１１０またはデータマスキング部２１２０に出力しうる。
【０２９２】
選択情報ＳＥＬは、レジスタ２１９０に保存されている情報でありうる。例えば、レジスタ２１９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部２１４０は、レジスタ２１９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０２９３】
複数のバッファ部２１５０，…、複数の駆動部２１６５，…及び複数のセンスアンプ部２１６７，…は、図１９の複数のバッファ部１９５０，…、複数の駆動部１９６５，…及び複数のセンスアンプ部１９６７，…と実質的に同一なので、以下詳細な説明は省略する。図２０の場合と同様に、半導体装置２１００がリード動作を行う場合、図２１のエラーチェック部２１１０及びデータマスキング部２１２０は、図１９のエラーチェック部１９１０及びデータマスキング部１９２０と同様に動作するので、以下、半導体装置２１００がリード動作を行う場合、エラーチェック部２１１０及びデータマスキング部２１２０の動作についての説明は省略する。
【０２９４】
エラーチェック部２１１０は、第１制御信号ＣＯＮ＿１に応答して入力されたデータのエラーをチェックして出力しうる。さらに具体的に、エラーチェック部２１１０は、半導体装置２１００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して駆動部１６６５から出力されたデータのエラーをチェックしてメモリセルアレイ７７０の対応するメモリセルにライトしうる。エラーチェック部２１１０の構成及び動作は、図２０のエラーチェック部２０１０と実質的に同一なので、以下詳細な説明は省略する。
【０２９５】
データマスキング部２１２０は、第２制御信号ＣＯＮ＿２に応答して入力されたデータを出力したり、マスキングしうる。さらに具体的に、データマスキング部２１２０は、半導体装置２１００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して駆動部２１６５から出力されたデータをメモリセルアレイ７７０の対応するメモリセルにライトするかまたは、ライトしない。データマスキング部２１２０の構成及び動作は、図２０のデータマスキング部２０２０と実質的に同一なので、以下詳細な説明は省略する。
【０２９６】
以下、本発明の技術的思想による一実施例に係る図２１の半導体装置２１００の動作について具体的に説明する。エラーチェック部２１１０及びデータマスキング部２１２０それぞれの動作は、図２０のエラーチェック部２０１０及びデータマスキング部２０２０の動作と実質的に同一なので、以下では簡略に説明する。
【０２９７】
まず、半導体装置２１００が前記エラーチェックモードである場合、図２０で説明したように制御信号生成部２１４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１のみ生成するので、エラーチェック部２１１０のみ第１制御信号ＣＯＮ＿１に応答してイネーブルされる。半導体装置２１００がライト動作を行う場合、エラーチェック部２１１０は、第１制御信号ＣＯＮ＿１に応答して、駆動部２１６５から出力されたデータを反転してメモリセルアレイ７７０の対応するメモリセルにライトしうる。
【０２９８】
次いで、半導体装置２１００が前記データマスキングモードである場合、図２０で説明したように、制御信号生成部２１４０は、選択情報ＳＥＬ及び第１パッドＰ１の出力信号に応答して第２制御信号ＣＯＮ＿２のみ生成するので、データマスキング部２１２０のみ第２制御信号ＣＯＮ＿２に応答してイネーブルされる。半導体装置２１００がライト動作を行う場合、データマスキング部２１２０は、第２制御信号ＣＯＮ＿２に応答して駆動部２１６５から出力されたデータをメモリセルアレイ７７０の対応するメモリセルにライトするか、またはライトしない。
【０２９９】
図２２Ａは、図１８ないし図２１の半導体装置１８００、１９００、２０００、２１００のライト動作遂行方法についてのフローチャートである。
【０３００】
図７、図１８ないし図２２Ａを参照すれば、半導体装置１８００、１９００、２０００、２１００各々がライト動作を行う場合、半導体装置１８００、１９００、２０００、２１００それぞれの第１パッドＰ１には、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号が受信されうる（Ｓ２２１０）。データ制御部７５０は選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答してライトするデータのエラーチェック如何及びマスキング如何を決定しうる（Ｓ２２２０）。半導体装置１８００、１９００、２０００、２１００各々がライト動作を行う場合、データ制御部７５０の動作については、図１８ないし図２１で詳細に説明したので、以下詳細な説明は省略する。
【０３０１】
図２２Ｂは、図１８ないし図２１の半導体装置１８００、１９００、２０００、２１００のリード動作遂行方法についてのフローチャートである。
【０３０２】
図１８ないし図２１及び図２２Ｂを参照すれば、半導体装置１８００、１９００、２０００、２１００各々がリード動作を行う場合、データ制御部７５０は選択情報ＳＥＬに応答してリードされたデータのエラーチェック如何を決定しうる（Ｓ２２３０）。Ｓ２２３０段階で、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ２２４０）、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じて出力する（Ｓ２２５０）。Ｓ２２３０段階で、前記リードされたデータのエラーをチェックしないように決定した場合（Ｓ２２６０）、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じて出力する（Ｓ２２６０）。半導体装置１８００、１９００、２０００、２１００各々がリード動作を行う場合、データ制御部７５０の動作については、図１８ないし図２１で詳細に説明したので、以下詳細な説明は省略する。
【０３０３】
図１８ないし図２２Ｂの場合には、半導体装置１８００、１９００、２０００、２１００に前記エラーチェックスキーム及び前記データマスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも同じ方法で１つのパッドを利用しうる。
【０３０４】
図２３Ａは、本発明の技術的思想による一実施例に係る半導体装置の入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏの一実施例による回路図である。
【０３０５】
すなわち、図２３Ａは、図２ないし図５、図８ないし図１１、図１３ないし図１６及び図１８ないし図２１に図示されている入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏの一実施例による回路図である。図２３Ａを参照すれば、入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏは、オープンドレイン形態（ｏｐｅｎ  ｄｒａｉｎ  ｔｙｐｅ）でありうる。すなわち、入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏは、トランジスタＮ１、Ｎ２を含みうる。トランジスタＮ１は、ゲートにデータＤＡＴＡが印加され、第１端が第２パッドＰ２と連結され、第２端がトランジスタＮ２の第１端に連結されるＮＭＯＳトランジスタでありうる。トランジスタＮ２は、ゲートにバイアス電圧ＢＩＡＳが印加され、第１端がトランジスタＮ１の第２端と連結され、第２端が接地電圧ＶＳＳに連結されるＮＭＯＳトランジスタでありうる。ただし、本発明は、この場合に限定されず、簡単な回路変更を通じてＰＭＯＳトランジスタを使用することもできる。
【０３０６】
例えば、バイアス電圧ＢＩＡＳがハイレベルの電圧であり、データＤＡＴＡが論理ハイ状態である場合、トランジスタＮ１、Ｎ２がターンオンされ、電源電圧ＶＤＤＱから抵抗Ｒを通じて接地電圧ＶＳＳに電流パスが形成されて電流が流れる。そして、データＤＡＴＡが論理ロー状態である場合、トランジスタＮ１がターンオフされて電源電圧ＶＤＤＱから接地電圧ＶＳＳに電流が流れない。
【０３０７】
図２３Ｂは、本発明の技術的思想による一実施例に係る半導体装置の入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏの他の一実施例による回路図である。
【０３０８】
すなわち、図２３Ｂは、図２ないし図５、図８ないし図１１、図１３ないし図１６及び図１８ないし図２１に示されている入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏの一実施例による回路図である。図２３Ｂの入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏは、図２３Ａと構成が異なるオープンドレイン形態を有する。すなわち、入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏは、第１トランジスタＰ１１、第２トランジスタＮ１１及び第３トランジスタＮ１２を含みうる。第１トランジスタＰ１１は、ゲートにデータＤＡＴＡが印加され、第１端が電源電圧ＶＤＤＱと連結されており、第２端が第２パッドＰ２に連結されるＰＭＯＳトランジスタでありうる。ただし、本発明は、この場合に限定されず、簡単な回路変更を通じてＮＭＯＳトランジスタを使用することもできる。第２トランジスタＮ１１は、ゲートにデータＤＡＴＡが印加され、第１端が第２パッドＰ２と連結されており、第２端が第３トランジスタＮ１２の第１端に連結されるＮＭＯＳトランジスタでありうる。第３トランジスタＮ１２は、ゲートにバイアス電圧ＢＩＡＳが印加され、第１端が第２トランジスタＮ１１の第２端と連結され、第２端が接地電圧ＶＳＳに連結されるＮＭＯＳトランジスタでありうる。ただし、本発明は、この場合に限定されず、簡単な回路変更を通じてＰＭＯＳトランジスタを使用することもできる。
【０３０９】
例えば、バイアス電圧ＢＩＡＳがハイレベルの電圧であり、データＤＡＴＡが論理ハイ状態である場合、第１トランジスタＰ１１がターンオフになり、第２トランジスタＮ１１及び第３トランジスタＮ１２がターンオンになって、電源電圧ＶＤＤＱから抵抗Ｒを通じて接地電圧ＶＳＳに電流パスが形成されて電流が流れる。そして、データＤＡＴＡが論理ロー状態である場合、第１トランジスタＰ１１がターンオンになり、第２トランジスタＮ１１がターンオフになって電源電圧ＶＤＤＱから接地電圧ＶＳＳに電流が流れない。
【０３１０】
図２３Ａまたは図２３Ｂのようなオープンドレイン形態の入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏを使用する場合、ライトするデータまたはリードされたデータの論理ハイであるビット数が大きいほど電流消耗が大きくなる。したがって、入力バッファＢＵＦ＿Ｉまたは出力バッファＢＵＦ＿Ｏがオープンドレイン形態で具現されている場合、データ反転スキームを適切に使用して電流消耗を減少させうる。
【０３１１】
図２４は、本発明の一実施例による半導体装置を含むコンピュータシステム装置２４００を示すブロック図である。
【０３１２】
図２４を参照すれば、本発明によるコンピュータシステム装置２４００は、バス２４６０に電気的に連結されたマイクロプロセッサー２４３０、ユーザインターフェース２４５０、そしてメモリコントローラ２４１２及びメモリ装置２４１１を備えるメモリシステム装置２４１０を含みうる。メモリ装置２４１１は、図１ないし図２１の半導体装置のうち、１つを含みうる。メモリコントローラ２４１２は、メモリ装置２４１１を制御しうる。すなわち、メモリコントローラ２４１２は、図１ないし図２１のデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを第１パッドＰ１に送信するか、第１パッドＰ１から受信し、図１ないし図２１のデータＤ１，．．．，Ｄｎを第２パッドＰ２に送信するか、第２パッドＰ２から受信することができる。本発明の一実施例によるコンピュータシステム装置２４００は、ＲＡＭ２４４０及びパワー供給装置２４２０をさらに具備しうる。
【０３１３】
本発明の一実施例によるコンピュータシステム装置２４００がモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリー及びベースバンドチップセット（ｂａｓｅｂａｎｄ  ｃｈｉｐｓｅｔ）のようなモデムが追加的に提供されうる。また、本発明によるコンピュータシステム装置２４００には、応用チップセット（ａｐｐｌｉｃａｔｉｏｎ  ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されうるということは、当業者に自明な事項であるところで、さらに詳細な説明は省略する。
【０３１４】
メモリコントローラ２４１２とメモリ装置２４１１は、例えば、データの保存に不揮発性メモリを使用するＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ／Ｄｉｓｋ）を構成しうる。
【０３１５】
図２５は、本発明の一実施例による半導体装置を含むメモリカード２５００を示すブロック図である。
【０３１６】
図２５を参照すれば、メモリカード２５００は、メモリ装置２５１０及びメモリコントローラ２５２０を備えうる。メモリ装置２５１０は、図１ないし図２１の半導体装置のうち、１つを含みうる。メモリコントローラ２５２０は、メモリ装置２５１０を制御しうる。すなわち、メモリコントローラ２５２０は、図１ないし図２１のデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを第１パッドＰ１に送信するか、第１パッドＰ１から受信し、図１ないし図２１のデータＤＡＴＡを第２パッドＰ２に送信するか、第２パッドＰ２から受信することができる。メモリコントローラ２５２０は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  ｓｅｒｉａｌ  ｂｕｓ）、ＭＭＣ（Ｍｕｌｔｉ  Ｍｅｄｉａ  Ｃａｒｄ）、ＰＣＩ−Ｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）、ＰＡＴＡ（Ｐａｒａｌｌｅｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）、ＥＳＤＩ（Ｅｎｈａｎｃｅｄ  Ｓｍａｌｌ  Ｄｅｖｉｃｅ  Ｉｎｔｅｒｆａｃｅ）、そしてＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｅｖｉｃｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）のような多様なインターフェースプロトコルのうち、１つを通じて外部（例えば、ホスト）と通信するように構成されるものである。図２５のメモリコントローラ２５２０に備わっているＣＰＵ  ２５２２、ＳＲＡＭ  ２５２１、ＨＯＳＴＩ／Ｆ  ２５２３、ＥＣＣ  ２５２４、ＭＥＭＯＲＹ  Ｉ／Ｆ  ２５２５及びバス２５２６の構造及び動作は、当業者に自明な事項であるところで、さらに詳細な説明は省略する。
【０３１７】
前述した本発明の一実施例によるメモリ装置は、多様な形態のパッケージを用いて実装しうる。例えば、本発明によるメモリ装置は、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ  ＤｕａｌＩｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ  ｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（ＳＯＩＣ）、Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔ  ｌｉｎｅ  Ｐａｃｋａｇｅ（ＴＳＯＰ）、Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ（ＷＳＰ）のようなパッケージを用いて実装しうる。
【０３１８】
図２６は、本発明の一実施例による半導体装置を含むメモリシステム２６００を示すブロック図である。
【０３１９】
すなわち、図２６は、図２４のメモリコントローラ２４１２及びメモリ装置２４１１または、図２５のメモリコントローラ２５２０及びメモリ装置２５１０をさらに具体的に示す図面である。
【０３２０】
図２６を参照すれば、メモリシステム２６００は、メモリコントローラ２６１０及び半導体装置１００を含みうる。半導体装置１００は、図１の半導体装置１００と同一である。したがって、図２６のメモリシステム２６００の半導体装置１００は、図２ないし図５の半導体装置２００、３００、４００、５００のうち、１つでありうる。メモリコントローラ２６１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を半導体装置１００の第１パッドＰ１に伝送しうる。そして、メモリコントローラ２６１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号を半導体装置１００の第１パッドＰ１から伝送されうる。すなわち、半導体装置１００がライト動作を行う場合、メモリコントローラ２６１０は、選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成して、第１パッドＰ１に出力しうる。また、半導体装置１００がリード動作を行う場合、メモリコントローラ２６１０は、データ制御部１５０で生成したデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号を第１パッドＰ１を通じて入力されうる。メモリコントローラ２６１０にライトするデータＤ１，．．．，Ｄｎを半導体装置１００の第２パッドＰ２に伝送したり、第２パッドＰ２から伝送されうる。
【０３２１】
半導体装置１００の構成及び動作については、図１ないし図６と関連して詳細に説明したので、以下詳細な説明は省略する。
【０３２２】
図２７は、図２６のメモリシステム２６００の一実施例によるメモリシステム２７００についてのブロック図である。
【０３２３】
図２６及び図２７を参照すれば、メモリコントローラ２６１０は、データバス反転部２７１０、エラーチェック部２７２０、データマスキング部２７３０、制御信号生成部２７４０及びレジスタ２７９０を備えうる。
【０３２４】
制御信号生成部２７４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成して、データバス反転部２７１０、エラーチェック部２７２０またはデータマスキング部２７３０に出力しうる。第１制御信号ＣＯＮ＿１は、データバス反転部２７１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部２７２０のイネーブル如何を制御する信号であり、第３制御信号ＣＯＮ＿３は、データマスキング部２７３０のイネーブル如何を制御する信号であると仮定する。
【０３２５】
選択情報ＳＥＬは、レジスタ２７９０に保存されている情報でありうる。例えば、レジスタ２７９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部２７４０は、レジスタ２７９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【０３２６】
データバス反転部２７１０は、データ反転スキームを使用する場合に用いられるブロックであり、エラーチェック部２７２０は、エラーチェックスキームを使用する場合に用いられるブロックであり、データマスキング部２７３０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ２６１０のデータバス反転部２７１０、エラーチェック部２７２０及びデータマスキング部２７３０は、半導体装置２００のデータバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０と類似した構成を有して、類似に動作するので、以下でその詳細な説明は省略する。
【０３２７】
図２７のメモリシステム２７００は、メモリコントローラ２６１０が図２の半導体装置２００を制御する場合についての図面である。半導体装置２００の構成及び動作については、図２と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図２６のメモリシステム２６００が必ずしも図２７と同じ構成を有するものではなく、図２６と関連して説明したように、メモリシステム２７００は、半導体装置２００の代りに図３ないし図５の半導体装置３００、４００、５００のうち、１つを含むこともできる。
【０３２８】
図２８は、本発明の他の一実施例による半導体装置を含むメモリシステム２８００を示すブロック図である。
【０３２９】
すなわち、図２８は、図２４のメモリコントローラ２４１２及びメモリ装置２４１１または、図２５のメモリコントローラ２５２０及びメモリ装置２５１０をさらに具体的に示す図面である。
【０３３０】
図２８を参照すれば、メモリシステム２８００は、メモリコントローラ２８１０及び半導体装置７００を含みうる。半導体装置７００は、図７の半導体装置７００と同一である。したがって、図２８のメモリシステム２８００の半導体装置７００は、図８ないし図１１の半導体装置８００、９００、１０００、１１００、図１３ないし図１６の半導体装置１３００、１４００、１５０００、１６００及び図１８ないし図２１の半導体装置１８００、１９００、２０００、２１００のうち、１つでありうる。メモリコントローラ２８１０は、第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を半導体装置７００の第１パッドＰ１に伝送するか、第１パッドＰ１から伝送されうる。第１信号ＳＩＧ＿１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫであり、第２信号ＳＩＧ＿２は、第１信号ＳＩＧ＿１とは異なる信号であり、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫでありうる。すなわち、半導体装置７００がライト動作を行う場合、メモリコントローラ２８１０は、選択情報ＳＥＬに応答して、第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を生成して第１パッドＰ１に出力しうる。また、半導体装置７００がリード動作を行う場合、メモリコントローラ２８１０は、データ制御部７５０で生成した第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を第１パッドＰ１を通じて入力されうる。メモリコントローラ２８１０は、ライトするデータＤ１，．．．，Ｄｎを半導体装置７００の第２パッドＰ２に伝送するか、第２パッドＰ２から伝送されうる。
【０３３１】
半導体装置７００の構成及び動作については、図８ないし図２２と関連して詳細に説明したので、以下詳細な説明は省略する。
【０３３２】
図２９は、図２８のメモリシステム２８００の一実施例によるメモリシステム２９００についてのブロック図である。
【０３３３】
図２８及び図２９を参照すれば、メモリコントローラ２８１０は、データバス反転部２９１０、エラーチェック部２９２０、制御信号生成部２９４０及びレジスタ２９９０を備えうる。
【０３３４】
制御信号生成部２９４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部２９１０及びエラーチェック部２９２０に出力しうる。第１制御信号ＣＯＮ＿１は、データバス反転部２９１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部２９２０のイネーブル如何を制御する信号であると仮定する。
【０３３５】
選択情報ＳＥＬは、レジスタ２９９０に保存されている情報でありうる。例えば、レジスタ２９９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部２９４０は、レジスタ２９９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０３３６】
データバス反転部２９１０は、データ反転スキームを使用する場合に用いられるブロックであり、エラーチェック部２９２０は、エラーチェックスキームを使用する場合に用いられるブロックである。メモリコントローラ２８１０のデータバス反転部２９１０及びエラーチェック部２９２０は、半導体装置８００のデータバス反転部８１０及びエラーチェック部８２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。
【０３３７】
図２９のメモリシステム２９００は、メモリコントローラ２８１０が図８の半導体装置８００を制御する場合についての図面である。半導体装置８００の構成及び動作については、図８と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図２８のメモリシステム２８００が必ずしも図２９のような構成を有するものではなく、図２８と関連して説明したように、メモリシステム２９００は、半導体装置８００の代りに、図９ないし図１１の半導体装置９００、１０００、１１００のうち、１つを含むこともできる。
【０３３８】
図３０は、図２８のメモリシステム２８００の他の一実施例によるメモリシステム３０００についてのブロック図である。
【０３３９】
図２８及び図３０を参照すれば、メモリコントローラ２８１０は、データバス反転部３０１０、データマスキング部３０２０、制御信号生成部３０４０及びレジスタ３０９０を備えうる。
【０３４０】
制御信号生成部３０４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部３０１０及びデータマスキング部３０２０に出力しうる。第１制御信号ＣＯＮ＿１は、データバス反転部３０１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部３０２０のイネーブル如何を制御する信号であると仮定する。
【０３４１】
選択情報ＳＥＬは、レジスタ３０９０に保存されている情報でありうる。例えば、レジスタ３０９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部３０４０は、レジスタ３０９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０３４２】
データバス反転部３０１０は、データ反転スキームを使用する場合に用いられるブロックであり、データマスキング部３０２０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ２８１０のデータバス反転部３０１０及びデータマスキング部３０２０は、半導体装置１３００のデータバス反転部１３１０及びデータマスキング部１３２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。
【０３４３】
図３０のメモリシステム３０００は、メモリコントローラ２８１０が図１３の半導体装置１３００を制御する場合についての図面である。半導体装置１３００の構成及び動作については、図１３と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図２８のメモリシステム２８００が必ずしも図３０のような構成を有するものではなく、図２８と関連して説明したように、メモリシステム３０００は、半導体装置１３００の代りに、図１４ないし図１６の半導体装置１４００、１５００、１６００のうち、１つを含むこともできる。
【０３４４】
図３１は、図２８のメモリシステム２８００の他の一実施例によるメモリシステム３１００についてのブロック図である。
【０３４５】
図２８及び図３１を参照すれば、メモリコントローラ２８１０は、エラーチェック部３１１０、データマスキング部３１２０、制御信号生成部３１４０及びレジスタ３１９０を備えうる。
【０３４６】
制御信号生成部３１４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成して、エラーチェック部３１１０及びデータマスキング部３１２０に出力しうる。第１制御信号ＣＯＮ＿１は、エラーチェック部３１１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部３１２０のイネーブル如何を制御する信号であると仮定する。
【０３４７】
選択情報ＳＥＬは、レジスタ３１９０に保存されている情報でありうる。例えば、レジスタ３１９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部３１４０は、レジスタ３１９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０３４８】
エラーチェック部３１１０は、エラーチェックスキームを使用する場合に用いられるブロックであり、データマスキング部３１２０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ２８１０のエラーチェック部３１１０及びデータマスキング部３１２０は、半導体装置１８００のエラーチェック部１８１０及びデータマスキング部１８２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。
【０３４９】
図３１のメモリシステム３１００はメモリコントローラ２８１０が図１８の半導体装置１８００を制御する場合についての図面である。半導体装置１８００の構成及び動作については、図１８と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図２８のメモリシステム２８００が必ずしも図３１と同じ構成を有するものではなく、図２８と関連して説明したようにメモリシステム３１００は、半導体装置１８００の代りに、図１９ないし図２１の半導体装置１９００、２０００、２１００のうち、１つを含むこともできる。
【０３５０】
図３２Ａは、本発明の技術的思想による一実施例に係る半導体装置の複数のパッドを示す図面である。
【０３５１】
図１ないし図３２Ａを参照すれば、本発明の技術的思想による一実施例に係る半導体装置は、第１パッドＰ１及び複数の第２パッドＰ２を備えうる。図３２Ａの場合、前記半導体装置が８個の第２パッドＰ２を備える場合を示しているが、本発明は、この場合に限定されず、異なる数の第２パッドＰ２を備える場合にも、前記半導体装置は、前記と同じ方法によって動作しうる。
【０３５２】
図３２Ｂは、図３２Ａの第１パッドＰ１及び第２パッドＰ２が使われている一実施例を示す図面である。
【０３５３】
図１ないし図３２Ｂを参照すれば、第１パッドＰ１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ伝送用パッドＤＢＩとして使われており、複数の第２パッドＰ２がデータ伝送用パッドＤＱとして使われている。
【０３５４】
図３２Ｃは、図３２Ａの第１パッドＰ１及び第２パッドＰ２が使われている他の一実施例を示す図面である。
【０３５５】
図１ないし図３２Ｃを参照すれば、第１パッドＰ１は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ伝送用パッドＣＲＣとして使われており、複数の第２パッドＰ２をデータ伝送用パッドＤＱとして使われている。
【０３５６】
図３２Ｄは、図３２Ａの第１パッドＰ１及び第２パッドＰ２が使われている他の一実施例を示す図面である。
【０３５７】
図１ないし図３２Ｄを参照すれば、第１パッドＰ１は、マスキング信号ＭＡＳＫ伝送用パッドＤＭとして使われており、複数の第２パッドＰ２がデータ伝送用パッドＤＱとして使われている。
【０３５８】
図３２Ｅは、図３２Ａの第１パッドＰ１及び第２パッドＰ２が使われている他の一実施例を示す図面である。
【０３５９】
図１ないし図３２Ｅを参照すれば、第１パッドＰ１は使用せず、複数の第２パッドＰ２がデータ伝送用パッドＤＱとして使われている。
【０３６０】
図３３は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【０３６１】
図１ないし図３、図７ないし図９、図１３、図１４、図１８、図１９及び図３２Ａないし図３３を参照すれば、図３２Ｂで、第１パッドＰ１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ伝送用パッドＤＢＩとして使われているので、前記半導体装置は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１を生成しうる（Ｓ３３１０）。前記半導体装置は、データ反転フラッグＩＮＶ＿ＦＬＡＧを第１パッドＰ１を通じて受信されうる（Ｓ３３２０）。Ｓ３３２０段階で、第１パッドＰ１を通じてデータ反転フラッグＩＮＶ＿ＦＬＡＧが受信された場合、データバス反転部ＤＢＩは、第２パッドＰ２を通じて受信されたデータを反転して、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３３３０）。もし、Ｓ３３２０段階で、第１パッドＰ１を通じてデータ反転フラッグＩＮＶ＿ＦＬＡＧが受信されない場合、データバス反転部ＤＢＩは、第２パッドＰ２を通じて受信されたデータを反転せず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３３４０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３６２】
図３４は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【０３６３】
図１、図４、図５、図７、図１０、図１１、図１５、図１６、図２０、図２１及び図３２Ａないし図３４を参照すれば、図３２Ｂで第１パッドＰ１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ伝送用パッドＤＢＩとして使われているので、第１パッドＰ１を通じてデータ反転フラッグＩＮＶ＿ＦＬＡＧが受信される場合、前記半導体装置は、選択情報ＳＥＬ及び第１パッドＰ１を通じて受信されたデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、第１制御信号ＣＯＮ＿１を生成しうる（Ｓ３４１０）。もし、Ｓ３４１０段階で、第１パッドＰ１を通じてデータ反転フラッグＩＮＶ＿ＦＬＡＧが受信されない場合、前記半導体装置は、第１制御信号ＣＯＮ＿１を生成しない（Ｓ３４１０）。Ｓ３４１０段階で、第１制御信号ＣＯＮ＿１が生成された場合、データバス反転部ＤＢＩは、第１制御信号ＣＯＮ＿１に応答して、第２パッドＰ２を通じて受信されたデータを反転して前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３４２０）。もし、Ｓ３４１０段階で第１制御信号ＣＯＮ＿１が生成されない場合、データバス反転部ＤＢＩは、第２パッドＰ２を通じて受信されたデータを反転せず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３４３０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３６４】
図３５は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｂのように使われている場合、本発明の一実施例に係るリード動作遂行方法に関するフローチャートである。
【０３６５】
図１ないし図３５を参照すれば、図３２Ｂで第１パッドＰ１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ伝送用パッドＤＢＩとして使われているので、前記半導体装置は選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１を生成しうる（Ｓ３５１０）。前記半導体装置のデータバス反転部ＤＢＩは、前記メモリセルアレイの対応するメモリセルからリードされたデータを用いて、リードされたデータを反転するか否かを決定する（Ｓ３５２０）。例えば、前記リードされたデータのうち、論理ハイ状態であるビット数が、前記リードされたデータの全体ビットの数の半分を超える場合、データバス反転部ＤＢＩは、前記リードされたデータを反転すると決定する。もし、前記リードされたデータのうち、論理ハイ状態であるビット数が、前記リードされたデータの全体ビット数の半分以下である場合、データバス反転部ＤＢＩは、前記リードされたデータを反転しないことと決定する。Ｓ３５２０段階で、前記リードされたデータを反転すると決定した場合、データバス反転部ＤＢＩは、前記リードされたデータを反転して対応する第２パッドを通じて出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力する（Ｓ３５３０）。Ｓ３５２０段階で、前記リードされたデータを反転しないと決定した場合、データバス反転部ＤＢＩは、前記リードされたデータを反転せず、対応する第２パッドを通じて出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない（Ｓ３５４０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３６６】
図３６は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【０３６７】
図１ないし図３、図７ないし図９、図１３、図１４、図１８、図１９及び図３２Ａないし図３６を参照すれば、図３２Ｃで、第１パッドＰ１は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ伝送用パッドＣＲＣとして使われているので、前記半導体装置は、選択情報ＳＥＬに応答して、第２制御信号ＣＯＮ＿２を生成しうる（Ｓ３６１０）。前記半導体装置は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを第１パッドＰ１を通じて受信されうる（Ｓ３６２０）。Ｓ３６２０段階で、第１パッドＰ１を通じてエラーチェックフラッグＥＲＲ＿ＦＬＡＧが受信された場合、エラーチェック部ＣＲＣは、第２パッドＰ２を通じて受信されたデータのエラーをチェックして、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３６３０）。もし、Ｓ３６２０段階で、第１パッドＰ１を通じてエラーチェックフラッグＥＲＲ＿ＦＬＡＧが受信されない場合、エラーチェック部ＣＲＣは、第２パッドＰ２を通じて受信されたデータのエラーをチェックせず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３６４０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３６８】
図３７は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【０３６９】
図１、図４、図５、図７、図１０、図１１、図１５、図１６、図２０、図２１及び図３２Ａないし図３７を参照すれば、図３２Ｃで第１パッドＰ１は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ伝送用パッドＣＲＣとして使われているので、第１パッドＰ１を通じてエラーチェックフラッグＥＲＲ＿ＦＬＡＧが受信される場合、前記半導体装置は、選択情報ＳＥＬ及び第１パッドＰ１を通じて受信されたエラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、第２制御信号ＣＯＮ＿２を生成しうる（Ｓ３７１０）。もし、Ｓ３７１０段階で、第１パッドＰ１を通じてエラーチェックフラッグＥＲＲ＿ＦＬＡＧが受信されない場合、前記半導体装置は、第２制御信号ＣＯＮ＿２を生成しない（Ｓ３７１０）。Ｓ３７１０段階で、第２制御信号ＣＯＮ＿２が生成された場合、エラーチェック部ＣＲＣは、第２制御信号ＣＯＮ＿２に応答して、第２パッドＰ２を通じて受信されたデータのエラーをチェックして、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３７２０）。もし、Ｓ３７１０段階で第２制御信号ＣＯＮ＿２が生成されない場合、エラーチェック部ＣＲＣは、第２パッドＰ２を通じて受信されたデータのエラーをチェックせず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３７３０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３７０】
図３８は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｃのように使われている場合、本発明の一実施例に係るリード動作遂行方法に関するフローチャートである。
【０３７１】
図１ないし図３８を参照すれば、図３２Ｃで、第１パッドＰ１は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ伝送用パッドＣＲＣとして使われているので、前記半導体装置は選択情報ＳＥＬに応答して、第２制御信号ＣＯＮ＿２を生成しうる（Ｓ３８１０）。前記半導体装置のエラーチェック部ＣＲＣは、前記メモリセルアレイの対応するメモリセルからリードされたデータのエラーをチェックするか否かを決定する（Ｓ３８２０）。Ｓ３８２０段階で、前記リードされたデータのエラーをチェックすると決定した場合、エラーチェック部ＣＲＣは、前記リードされたデータのエラーをチェックして対応する第２パッドを通じて出力し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じて出力する（Ｓ３８３０）。Ｓ３８２０段階で、前記リードされたデータのエラーをチェックしないと決定した場合、エラーチェック部ＣＲＣは、前記リードされたデータのエラーをチェックせず、対応する第２パッドを通じて出力し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない（Ｓ３８４０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３７２】
図３９は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｄのように使われている場合、本発明の一実施例によるライト動作遂行方法に関するフローチャートである。
【０３７３】
図１ないし図３、図７ないし図９、図１３、図１４、図１８、図１９及び図３２Ａないし図３９を参照すれば、図３２Ｄで、第１パッドＰ１は、マスキング信号ＭＡＳＫ伝送用パッドＤＭとして使われているので、前記半導体装置は、選択情報ＳＥＬに応答して、第３制御信号ＣＯＮ＿３を生成しうる（Ｓ３９１０）。前記半導体装置は、マスキング信号ＭＡＳＫを第１パッドＰ１を通じて受信されうる（Ｓ３９２０）。Ｓ３９２０段階で、第１パッドＰ１を通じてマスキング信号ＭＡＳＫが受信された場合、データマスキング部ＤＭは、第２パッドＰ２を通じて受信されたデータをマスキングし、前記メモリセルアレイの対応するメモリセルにライトしない（Ｓ３９３０）。もし、Ｓ３９２０段階で、第１パッドＰ１を通じてマスキング信号ＭＡＳＫが受信されない場合、データマスキング部ＤＭは、第２パッドＰ２を通じて受信されたデータをマスキングせず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ３９４０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３７４】
図４０は、本発明の技術的思想による一実施例に係る半導体装置のパッドが図３２Ｄのように使われている場合、本発明の他の一実施例に係るライト動作遂行方法に関するフローチャートである。
【０３７５】
図１、図４、図５、図７、図１０、図１１、図１５、図１６、図２０、図２１及び図３２Ａないし図４０を参照すれば、図３２Ｃで、第１パッドＰ１は、マスキング信号ＭＡＳＫ伝送用パッドＤＭとして使われているので、第１パッドＰ１を通じてマスキング信号ＭＡＳＫが受信される場合、前記半導体装置は、選択情報ＳＥＬ及び第１パッドＰ１を通じて受信されたマスキング信号ＭＡＳＫに応答して、第３制御信号ＣＯＮ＿３を生成しうる（Ｓ４０１０）。もし、Ｓ４０１０段階で、第１パッドＰ１を通じてマスキング信号ＭＡＳＫが受信されない場合、前記半導体装置は、第３制御信号ＣＯＮ＿３を生成しない（Ｓ４０１０）。Ｓ４０１０段階で、第３制御信号ＣＯＮ＿３が生成された場合、データマスキング部ＤＭは、第３制御信号ＣＯＮ＿３に応答して、第２パッドＰ２を通じて受信されたデータをマスキングし、前記メモリセルアレイの対応するメモリセルにライトしない（Ｓ４０２０）。もし、Ｓ４０１０段階で、第３制御信号ＣＯＮ＿３が生成されない場合、データマスキング部ＤＭは、第２パッドＰ２を通じて受信されたデータをマスキングせず、前記メモリセルアレイの対応するメモリセルにライトしうる（Ｓ４０３０）。前記半導体装置の動作については、図１ないし図２２Ｂと関連して詳細に説明したので、以下具体的な説明は省略する。
【０３７６】
図４１は、本発明の技術的思想による他の一実施例に係るメモリ装置４１００のブロック図である。
【０３７７】
図４１を参照すれば、メモリ装置４１００は、第１パッドＰ１及びデータ制御部４１５０を備えうる。
【０３７８】
第１パッドＰ１は、データ制御部４１５０と連結され、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを伝送しうる。データ反転フラッグＩＮＶ＿ＦＬＡＧは、図１のデータ反転フラッグＩＮＶ＿ＦＬＡＧの情報及び選択情報ＳＥＬを含んでいる信号であり、エラーチェックフラッグＥＲＲ＿ＦＬＡＧは、図１のエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及び選択情報ＳＥＬを含んでいる信号であり、マスキング信号ＭＡＳＫは、図１のマスキング信号ＭＡＳＫの情報及び選択情報ＳＥＬを同時に含んでいる信号である。そして、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫは、複数のビットを含みうる。
【０３７９】
データ制御部４１５０は、第１パッドＰ１の出力信号に応答して入力されるデータを制御しうる。すなわち、データ制御部４１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、前記データの反転如何を決定するか、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、前記データのエラーチェック如何を決定するか、マスキング信号ＭＡＳＫに応答して、前記データのマスキング如何を決定しうる。図４１の実施例は、第１パッドＰ１の出力信号にのみ応答して、データ制御部４１５０が動作するという点で図１の実施例と異なる。
【０３８０】
例えば、メモリ装置４１００がライト動作を行う場合、データ制御部４１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、前記入力されるデータの反転如何を決定するか、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、前記入力されるデータのエラーチェック如何を決定するか、マスキング信号ＭＡＳＫに応答して、前記入力されるデータのマスキング如何を決定しうる。メモリ装置４１００がリード動作を行う場合、データ制御部４１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、前記入力されるデータの反転如何を決定するか、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、前記入力されるデータのエラーチェック如何を決定しうる。以下、リード動作を行う場合、データ制御部４１５０は、前記リードされたデータをマスキングしないと仮定して説明する。ただし、本発明は、この場合に限定されず、必要な場合、データ制御部４１５０は、リード動作を行いつつも、前記リードされたデータのマスキング如何及びマスキング信号ＭＡＳＫの生成如何を決定しうる。
【０３８１】
図４１の実施例の場合、メモリ装置４１００は、複数の第２パッドＰ２及びメモリセルアレイ４１７０をさらに具備しうる。図４１の第２パッドＰ２及びメモリセルアレイ４１７０は、図１と関連して説明したので、詳細な説明は省略する。
【０３８２】
図４２は、図４１のメモリ装置４１００の一実施例によるメモリ装置４２００についてのブロック図である。
【０３８３】
図４２の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４１７０は、図４１と関連して説明したので、詳細な説明は省略する。
【０３８４】
図４１及び図４２を参照すれば、データ制御部４１５０は、制御信号生成部４２４０、複数のバッファ部４２５０，…、複数の駆動部４２６５，…、複数のセンスアンプ部４２６７，…、データバス反転部４２１０、エラーチェック部４２２０及びデータマスキング部４２３０を備えうる。図４２のバッファ部４２５０，…、駆動部４２６５，…、センスアンプ部４２６７，…、データバス反転部４２１０、エラーチェック部４２２０及びデータマスキング部４２３０は、図４のバッファ部４５０，…、駆動部４６５，…、センスアンプ部４６７，…、データバス反転部４１０、エラーチェック部４２０及びデータマスキング部４３０と同様に動作するので、以下詳細な説明は省略する。
【０３８５】
制御信号生成部４２４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部４２１０、エラーチェック部４２２０またはデータマスキング部４２３０に出力しうる。すなわち、図４２の制御信号生成部４２４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部４２１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部４２２０のイネーブル如何を制御する信号であり、第３制御信号ＣＯＮ＿３は、データマスキング部４２３０のイネーブル如何を制御する信号であると仮定する。
【０３８６】
例えば、制御信号生成部４２４０は、第１パッドＰ１に受信される信号が“０１”の値を有する場合、データバス反転部４２１０をイネーブルさせうる第１制御信号ＣＯＮ＿１を生成し、第１パッドＰ１に受信される信号が“１０”の値を有する場合、エラーチェック部４２２０をイネーブルさせる第２制御信号ＣＯＮ＿２を生成しうると仮定する。そして、制御信号生成部４２４０は、第１パッドＰ１に受信される信号が“１１”の値を有する場合、データマスキング部４２３０をイネーブルさせる第３制御信号ＣＯＮ＿３を生成し、第１パッドＰ１に受信される信号が“００”の値を有する場合、第１ないし第３制御信号ＣＯＮ＿１、ＣＯＮ＿２、ＣＯＮ＿３を生成しないと仮定する。この場合、“０１”の値を有し、第１パッドＰ１に受信される信号は、データ反転フラッグＩＮＶ＿ＦＬＡＧになり、“１０”の値を有し、第１パッドＰ１に受信される信号は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧになり、“１１”の値を有し、第１パッドＰ１に受信される信号は、マスキング信号ＩＮＶ＿ＦＬＡＧになりうる。そして、第１パッドＰ１に受信される信号が“００”の値を有する場合は、第１パッドＰ１にはデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫがいずれも受信されない場合である。
【０３８７】
以下、本発明の技術的思想による一実施例に係る図４２のメモリ装置４２００の動作について具体的に説明する。以下、説明の便宜上、図４と関連して仮定した前記データ反転モード、前記エラーチェックモード及び前記データマスキングモードの場合について説明する。
【０３８８】
まず、メモリ装置４２００が前記データ反転モードでライト動作を行う場合について説明する。データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４２４０に受信される場合、制御信号生成部４２４０は、第１制御信号ＣＯＮ＿１を生成しうる。１ビットのデータＤ１が第２パッドＰ２及び入力バッファ４２５５を通じてデータバス反転部４２１０に入力される場合、データバス反転部４２１０は、第１制御信号ＣＯＮ＿１に応答して、前記入力されたデータを反転した反転データを駆動部４２６５に伝送する。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、制御信号生成部４２４０は、第１制御信号ＣＯＮ＿１を生成しないので、データバス反転部４２１０は、入力されたデータを反転せず、駆動部４２６５に伝送する。
【０３８９】
次いで、メモリ装置４２００が前記データ反転モードでリード動作を行う場合について説明する。データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４２４０に受信される場合、制御信号生成部４２４０は、第１制御信号ＣＯＮ＿１を生成しうる。メモリセルアレイ４１７０の対応するメモリセルからリードされたデータがセンスアンプ部４２６７で感知増幅された場合、データバス反転部４２１０は、第１制御信号ＣＯＮ＿１に応答してイネーブルされるので、前記感知増幅されたデータを反転するか、反転しない。例えば、前記感知増幅されたデータのうち、論理ハイ状態であるビット数が全体ビット数の半分を超える場合、データバス反転部４２１０は、前記感知増幅されたデータを反転して出力バッファ４２５７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。前記感知増幅されたデータのうち、論理ハイ状態であるビット数が全体ビット数の半分以下である場合、データバス反転部４２１０は、前記感知増幅されたデータを反転せずに出力バッファ４２５７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。もし、データ反転フラッグＩＮＶ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、制御信号生成部４２４０は、第１制御信号ＣＯＮ＿１を生成しないので、データバス反転部４２１０は、ディセーブルされて前記感知増幅されたデータを反転せずに出力バッファ４２５７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。
【０３９０】
次いで、メモリ装置４２００が前記エラーチェックモードでライト動作を行う場合について説明する。エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４２４０に受信される場合、制御信号生成部４２４０は、第２制御信号ＣＯＮ＿２を生成しうる。１ビットのデータＤ１が第２パッドＰ２及び入力バッファ４２５５を通じてエラーチェック部４２２０に入力される場合、エラーチェック部４１２０は、第２制御信号ＣＯＮ＿２に応答して、前記入力されたデータのエラーをチェックする。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、制御信号生成部４２４０は、第２制御信号ＣＯＮ＿２を生成しないので、エラーチェック部４２２０は、入力されたデータのエラーをチェックせず、駆動部４２６５に伝送する。
【０３９１】
次いで、メモリ装置４２００が前記エラーチェックモードでリード動作を行う場合について説明する。エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１を通じて制御信号生成部４２４０に受信される場合、制御信号生成部４２４０は、第２制御信号ＣＯＮ＿２を生成しうる。メモリセルアレイ４１７０の対応するメモリセルからリードされたデータがセンスアンプ部４２６７で感知増幅された場合、エラーチェック部４２２０は、第２制御信号ＣＯＮ＿２に応答してイネーブルされるので、前記感知増幅されたデータのエラーをチェックするか、チェックしない。例えば、エラーチェック部４２２０は、前記感知増幅されたデータのエラーをチェックして出力バッファ４２５７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。そして、エラーチェック部４２２０は、前記感知増幅されたデータのエラーをチェックせずに出力バッファ４２５７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない。もし、エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第１パッドＰ１に入力されない場合、制御信号生成部４２４０は、第２制御信号ＣＯＮ＿２を生成しないので、エラーチェック部４２２０はディセーブルされて前記感知増幅されたデータのエラーをチェックせずに出力バッファ４２５７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成しない。
【０３９２】
次いで、メモリ装置４２００が前記データマスキングモードでライト動作を行う場合について説明する。マスキング信号ＭＡＳＫが第１パッドＰ１を通じて制御信号生成部４２４０に受信される場合、制御信号生成部４２４０は、第３制御信号ＣＯＮ＿３を生成しうる。１ビットのデータＤ１が第２パッドＰ２及び入力バッファ４２５５を通じてデータマスキング部４２３０に入力される場合、データマスキング部４１３０は、前記入力されたデータを駆動部４２６５に伝送しない。もし、マスキング信号ＭＡＳＫが第１パッドＰ１に入力されない場合、制御信号生成部４２４０は、第１制御信号ＣＯＮ＿１を生成しないので、データマスキング部４２３０は入力されたデータを駆動部４２６５に伝送する。前述したように、本発明ではメモリ装置４２００がリード動作を行う場合、データ制御部４１５０は、前記リードされたデータをマスキングしないと仮定したので、メモリ装置４２００がリード動作を行う場合、データマスキング部４２３０は動作しない。
【０３９３】
図４３は、図４１のメモリ装置４１００の他の一実施例についてのブロック図である。
図４３の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４１７０は、図４１と関連して説明したので、詳細な説明は省略する。
【０３９４】
図４１ないし図４３を参照すれば、データ制御部４１５０は、制御信号生成部４３４０、複数のバッファ部４３５０，…、複数の駆動部４３６５，…、複数のセンスアンプ部４３６７，…、データバス反転部４３１０、エラーチェック部４３２０及びデータマスキング部４３３０を備えうる。図４３の複数のバッファ部４３５０，…、複数の駆動部４３６５，…、複数のセンスアンプ部４３６７，…、データバス反転部４３１０、エラーチェック部４３２０及びデータマスキング部４３３０は、図４２の複数のバッファ部４２５０，…、複数の駆動部４２６５，…、複数のセンスアンプ部４２６７，…、データバス反転部４２１０、エラーチェック部４２２０及びデータマスキング部４２３０と連結関係のみが異なり、類似に動作するので、以下詳細な説明は省略する。すなわち、図４２のデータバス反転部４２１０、エラーチェック部４２２０及びデータマスキング部４２３０は、複数のバッファ部４２５０，…と複数の駆動部４２６５，…との間、及び複数のバッファ部４２５０，…と複数のセンスアンプ部４２６７，…との間に位置する。しかし、図４３のデータバス反転部４３１０、エラーチェック部４３２０及びデータマスキング部４３３０は、複数の駆動部４３６５，…とメモリセルアレイ４３７０との間、及び複数のセンスアンプ部４３６７，…とメモリセルアレイ４３７０との間に位置する。
【０３９５】
制御信号生成部４３４０は、図４２の制御信号生成部４２４０と同様に、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部４３１０、エラーチェック部４３２０またはデータマスキング部４３３０に出力しうる。すなわち、図４３の制御信号生成部４３４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部４３１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部４３２０のイネーブル如何を制御する信号であり、第３制御信号ＣＯＮ＿３は、データマスキング部４３３０のイネーブル如何を制御する信号であると仮定する。制御信号生成部４３４０の動作については、図４２の制御信号生成部４２４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０３９６】
図４４は、本発明の技術的思想による他の一実施例に係るメモリ装置４４００のブロック図である。
【０３９７】
図４４を参照すれば、メモリ装置４４００は、第１パッドＰ１及びデータ制御部４４５０を備えうる。
【０３９８】
第１パッドＰ１はデータ制御部４４５０と連結され、第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つを入出力しうる。第１信号ＳＩＧ＿１は、データ反転フラッグ、エラーチェックフラッグまたはマスキング信号であり、第２信号ＳＩＧ＿２は、第１信号ＳＩＧ＿１とは異なる信号であり、前記データ反転フラッグ、前記エラーチェックフラッグまたは、前記マスキング信号でありうる。前記データ反転フラッグは、図１のデータ反転フラッグＩＮＶ＿ＦＬＡＧの情報及び選択情報ＳＥＬを含んでいる信号であり、前記エラーチェックフラッグは、図１のエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及び選択情報ＳＥＬを含んでいる信号であり、前記マスキング信号は、図１のマスキング信号ＭＡＳＫの情報及び選択情報ＳＥＬを同時に含んでいる信号である。そして、前記データ反転フラッグ、前記エラーチェックフラッグ及び前記マスキング信号は複数のビットを含みうる。
【０３９９】
データ制御部４４５０は、第１パッドＰ１の出力信号に応答して入力されるデータを制御しうる。データ制御部４４５０の具体的な動作については、以下で図４５ないし図５０を参照して説明する。
【０４００】
図４４の実施例の場合、メモリ装置４４００は複数の第２パッドＰ２及びメモリセルアレイ４４７０をさらに具備しうる。図４４の第２パッドＰ２及びメモリセルアレイ４４７０は、図７と関連して説明したので、詳細な説明は省略する。
【０４０１】
以下、図４５ないし図５０を参照して図４４のメモリ装置４４００の構成及び動作についての一実施例を詳細に説明する。図４５及び図４６の実施例は、第１信号ＳＩＧ＿１がデータ反転フラッグＩＮＶ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がエラーチェックフラッグＥＲＲ＿ＦＬＡＧである場合についてのものであり、図４７及び図４８の実施例は、第１信号ＳＩＧ＿１がデータ反転フラッグＩＮＶ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がマスキング信号ＭＡＳＫである場合についてのものである。また、図４９及び図５０の実施例は、第１信号ＳＩＧ＿１がエラーチェックフラッグＥＲＲ＿ＦＬＡＧであり、第２信号ＳＩＧ＿２がマスキング信号ＭＡＳＫである場合についてのものである。
【０４０２】
図４５は、図４４のメモリ装置４４００の一実施例によるメモリ装置４５００についてのブロック図である。
【０４０３】
図４５の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４０４】
図４４及び図４５を参照すれば、データ制御部４４５０は、制御信号生成部４５４０、複数のバッファ部４５５０，…、複数の駆動部４５６５，…、複数のセンスアンプ部４５６７，…、データバス反転部４５１０及びエラーチェック部４５２０を備えうる。図４５のバッファ部４５５０，…、駆動部４５６５，…、センスアンプ部４５６７，…、データバス反転部４５１０及びエラーチェック部４５２０は、図１０のバッファ部１０５０，…、駆動部１０６５，…、センスアンプ部１０６７，…、データバス反転部１０１０及びエラーチェック部１０２０と同様に動作するので、以下詳細な説明は省略する。
【０４０５】
制御信号生成部４５４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部４５１０またはエラーチェック部４５２０に出力しうる。すなわち、図４５の制御信号生成部４５４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つを用いて、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部４５１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部４５２０のイネーブル如何を制御する信号であると仮定する。
【０４０６】
例えば、制御信号生成部４５４０は、第１パッドＰ１に受信される信号が“０１”の値を有する場合、データバス反転部４５１０をイネーブルさせうる第１制御信号ＣＯＮ＿１を生成し、第１パッドＰ１に受信される信号が“１０”の値を有する場合、エラーチェック部４５２０をイネーブルさせうる第２制御信号ＣＯＮ＿２を生成し、第１パッドＰ１に受信される信号が“００”の値を有する場合、第１及び第２制御信号ＣＯＮ＿１、ＣＯＮ＿２を生成しないと仮定する。この場合、“０１”の値を有して第１パッドＰ１に受信される信号は、データ反転フラッグＩＮＶ＿ＦＬＡＧになり、“１０”の値を有して第１パッドＰ１に受信される信号は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧになりうる。そして、第１パッドＰ１に受信される信号が“００”の値を有する場合は、第１パッドＰ１には、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧがいずれも受信されない場合である。
【０４０７】
データバス反転部４５１０は、前記データ反転モードでメモリ装置４５００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して入力バッファ４５５５から出力したデータを反転して駆動部４５６５に出力しうる。データバス反転部４５１０は、前記データ反転モードでメモリ装置４５００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ４４７０の対応するメモリセルでリードされてセンスアンプ部４５６７で感知増幅されたデータを反転して出力バッファ４５５７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４０８】
エラーチェック部４５２０は、前記エラーチェックモードでメモリ装置４５００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、入力バッファ４５５５から出力したデータのエラーをチェックして駆動部４５６５に出力しうる。エラーチェック部４５２０は、前記エラーチェックモードでメモリ装置４５００がリード動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ４４７０でリードされてセンスアンプ部４５６７で感知増幅されたデータのエラーをチェックして出力バッファ４５５７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４０９】
データバス反転部４５１０及びエラーチェック部４５２０それぞれの動作は、図４２のデータバス反転部４２１０及びエラーチェック部４２２０それぞれの動作と実質的に同一なので、以下詳細な説明は省略する。
【０４１０】
図４６は、図４４のメモリ装置４４００の一実施例によるメモリ装置４６００についてのブロック図である。
【０４１１】
図４６の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４１２】
図４４及び図４６を参照すれば、データ制御部４４５０は，制御信号生成部４６４０、複数のバッファ部４６５０，…、複数の駆動部４６６５，…、複数のセンスアンプ部４６６７，…、データバス反転部４６１０及びエラーチェック部４６２０を備えうる。図４６の複数のバッファ部４６５０，…、複数の駆動部４６６５，…、複数のセンスアンプ部４６６７，…、データバス反転部４６１０及びエラーチェック部４６２０は、図１１のバッファ部１１５０，…、駆動部１１６５，…、センスアンプ部１１６７，…、データバス反転部１１１０及びエラーチェック部１１２０と同様に動作するので、以下詳細な説明は省略する。
【０４１３】
制御信号生成部４６４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部４６１０またはエラーチェック部４６２０に出力しうる。すなわち、図４６の制御信号生成部４６４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つを用いて、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部４６１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部４６２０のイネーブル如何を制御する信号であると仮定する。制御信号生成部４６４０の動作については、図４５の制御信号生成部４５４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４１４】
データバス反転部４６１０は、前記データ反転モードでメモリ装置４６００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、駆動部４６６５から出力したデータを反転してメモリセルアレイ４４７０の対応するメモリセルにライトしうる。データバス反転部４６１０は、前記データ反転モードでメモリ装置４６００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ４４７０の対応するメモリセルからリードされたデータを反転してセンスアンプ部４６６７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４１５】
エラーチェック部４６２０は、前記エラーチェックモードでメモリ装置４６００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、駆動部４６６５から出力したデータのエラーをチェックしてメモリセルアレイ４４７０の対応するメモリセルにライトしうる。エラーチェック部４６２０は、前記エラーチェックモードでメモリ装置４６００がリード動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、メモリセルアレイ４４７０でリードされたデータのエラーをチェックしてセンスアンプ部４６６７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４１６】
データバス反転部４６１０及びエラーチェック部４６２０それぞれの動作は、図４２のデータバス反転部４２１０及びエラーチェック部４２２０それぞれの動作と実質的に同一なので、以下詳細な説明は省略する。
【０４１７】
図４７は、図４４のメモリ装置４４００の一実施例によるメモリ装置４７００についてのブロック図である。
【０４１８】
図４７の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４１９】
図４４及び図４７を参照すれば、データ制御部４４５０は、制御信号生成部４７４０、複数のバッファ部４７５０，…、複数の駆動部４７６５，…、複数のセンスアンプ部４７６７，…、データバス反転部４７１０及びデータマスキング部４７２０を備えうる。図４７のバッファ部４７５０，…、駆動部４７６５，…、センスアンプ部４７６７，…、データバス反転部４７１０及びデータマスキング部４７２０は、図１５のバッファ部１５５０，…、駆動部１５６５，…、センスアンプ部１５６７，…、データバス反転部１５１０及びデータマスキング部１５２０と同様に動作するので、以下詳細な説明は省略する。
【０４２０】
制御信号生成部４７４０は、第１パッドＰ１の出力信号に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部４７１０またはデータマスキング部４７２０に出力しうる。すなわち、図４７の制御信号生成部４７４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１はデータバス反転部４７１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、マスキング部４７２０のイネーブル如何を制御する信号であると仮定する。制御信号生成部４７４０の動作については、図４５の制御信号生成部４５４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４２１】
データバス反転部４７１０は、前記データ反転モードでメモリ装置４７００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、入力バッファ４７５５から出力したデータを反転して駆動部４７６５に出力しうる。データバス反転部４７１０は、前記データ反転モードでメモリ装置４７００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答してメモリセルアレイ４４７０の対応するメモリセルでリードされてセンスアンプ部４７６７で感知増幅されたデータを反転して出力バッファ４７５７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４２２】
データマスキング部４７２０は、前記データマスキングモードでメモリ装置４７００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、入力バッファ４７５５から出力したデータを駆動部４５６５に出力しない。以下、リード動作を行う場合、データ制御部４４５０は、前記リードされたデータをマスキングしないと仮定して説明する。すなわち、メモリ装置４７００がリード動作を行う場合、データマスキング部４７２０は動作しない。ただし、本発明は、この場合に限定されず、必要な場合、データ制御部４４５０は、リード動作を行いつつも、前記リードされたデータのマスキング如何及びマスキング信号ＭＡＳＫの生成如何を決定しうる。
【０４２３】
図４８は、図４４のメモリ装置４４００の一実施例によるメモリ装置４８００についてのブロック図である。
【０４２４】
図４８の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４２５】
図４４及び図４８を参照すれば、データ制御部４４５０は、制御信号生成部４８４０、複数のバッファ部４８５０，…、複数の駆動部４８６５，…、複数のセンスアンプ部４８６７，…、データバス反転部４８１０及びデータマスキング部４８２０を備えうる。図４８のバッファ部４８５０，…、駆動部４８６５，…、センスアンプ部４８６７，…、データバス反転部４８１０及びデータマスキング部４８２０は、図１６のバッファ部１６５０，…、駆動部１６６５，…、センスアンプ部１６６７，…、データバス反転部１６１０及びデータマスキング部１６２０と同様に動作するので、以下詳細な説明は省略する。
【０４２６】
制御信号生成部４８４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部４８１０またはデータマスキング部４８２０に出力しうる。すなわち、図４８の制御信号生成部４８４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、データバス反転部４８１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部４８２０のイネーブル如何を制御する信号であると仮定する。制御信号生成部４８４０の動作については、図４５の制御信号生成部４５４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４２７】
データバス反転部４８１０は、前記データ反転モードでメモリ装置４８００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、駆動部４８６５から出力したデータを反転してメモリセルアレイ４４７０の対応するメモリセルにライトしうる。データバス反転部４８１０は、前記データ反転モードでメモリ装置４８００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ４４７０の対応するメモリセルからリードされたデータを反転してセンスアンプ部４８６７に伝送し、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４２８】
データマスキング部４８２０は、前記データマスキングモードでメモリ装置４８００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、駆動部４８６５から出力したデータをメモリセルアレイ４４７０の対応するメモリセルにライトしない。図４７で説明したように、本発明では、メモリ装置４８００がリード動作を行う場合、データ制御部４４５０は、前記リードされたデータをマスキングしないと仮定したので、メモリ装置４８００がリード動作を行う場合、データマスキング部４８２０は動作しない。
【０４２９】
図４９は、図４４のメモリ装置４４００の一実施例によるメモリ装置４９００についてのブロック図である。
【０４３０】
図４９の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４３１】
図４４及び図４９を参照すれば、データ制御部４４５０は，制御信号生成部４９４０、複数のバッファ部４９５０，…、複数の駆動部４９６５，…、複数のセンスアンプ部４９６７，…、エラーチェック部４９１０及びデータマスキング部４９２０を備えうる。図４９のバッファ部４９５０，…、駆動部４９６５，…、センスアンプ部４９６７，…、エラーチェック部４９１０及びデータマスキング部４９２０は、図２０のバッファ部２０５０，…、駆動部２０６５，…、センスアンプ部２０６７，…、エラーチェック部２０１０及びデータマスキング部２０２０と同様に動作するので、以下詳細な説明は省略する。
【０４３２】
制御信号生成部４９４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成して、エラーチェック部（４９１０）またはデータマスキング部４９２０に出力しうる。すなわち、図４９の制御信号生成部４９４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１はエラーチェック部４９１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、マスキング部４９２０のイネーブル如何を制御する信号であると仮定する。制御信号生成部４９４０の動作については、図４５の制御信号生成部４５４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４３３】
エラーチェック部４９１０は、前記エラーチェックモードでメモリ装置４９００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、入力バッファ４９５５から出力したデータのエラーをチェックして駆動部４９６５に出力しうる。エラーチェック部４９１０は、前記エラーチェックモードでメモリ装置４９００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ４４７０でリードされてセンスアンプ部４９６７で感知増幅されたデータのエラーをチェックして出力バッファ４９５７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４３４】
データマスキング部４９２０は、前記データマスキングモードでメモリ装置４７００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して、入力バッファ４９５５から出力したデータを駆動部４９６５に出力しない。図４７で説明したように、本発明では、メモリ装置４９００がリード動作を行う場合、データ制御部４４５０は、前記リードされたデータをマスキングしないと仮定したので、メモリ装置４９００がリード動作を行う場合、データマスキング部４９２０は動作しない。
【０４３５】
図５０は、図４４のメモリ装置４４００の一実施例によるメモリ装置５０００についてのブロック図である。
【０４３６】
図５０の第１パッドＰ１、複数の第２パッドＰ２及びメモリセルアレイ４４７０は、図４４と関連して説明したので、詳細な説明は省略する。
【０４３７】
図４４及び図５０を参照すれば、データ制御部４４５０は制御信号生成部５０４０、複数のバッファ部５０５０，…、複数の駆動部５０６５，…、複数のセンスアンプ部５０６７，…、エラーチェック部５０１０及びデータマスキング部５０２０を備えうる。図５０のバッファ部５０５０，…、駆動部５０６５，…、センスアンプ部５０６７，…、エラーチェック部５０１０及びデータマスキング部５０２０は、図２１のバッファ部２１５０，…、駆動部２１６５，…、センスアンプ部２１６７，…、エラーチェック部２１１０及びデータマスキング部２１２０と同様に動作するので、以下詳細な説明は省略する。
【０４３８】
制御信号生成部５０４０は、第１パッドＰ１の出力信号に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成して、エラーチェック部５０１０またはデータマスキング部５０２０に出力しうる。すなわち、図５０の制御信号生成部５０４０は、別途の選択情報なしに、第１パッドＰ１を通じて受信されるエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを用いて、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。以下、第１制御信号ＣＯＮ＿１は、エラーチェック部５０１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２はデータマスキング部５０２０のイネーブル如何を制御する信号であると仮定する。制御信号生成部５０４０の動作については、図４５の制御信号生成部４５４０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４３９】
エラーチェック部５０１０は、前記エラーチェックモードでメモリ装置５０００がライト動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、駆動部５０６５から出力したデータのエラーをチェックしてメモリセルアレイ４４７０の対応するメモリセルにライトしうる。エラーチェック部５０２０は、前記エラーチェックモードでメモリ装置５０００がリード動作を行う場合、第１制御信号ＣＯＮ＿１に応答して、メモリセルアレイ４４７０でリードされたデータのエラーをチェックしてセンスアンプ部５０６７に伝送し、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１に伝送しうる。
【０４４０】
データマスキング部５０２０は、前記データマスキングモードでメモリ装置５０００がライト動作を行う場合、第２制御信号ＣＯＮ＿２に応答して駆動部５０６５から出力したデータをメモリセルアレイ４４７０の対応するメモリセルにライトしない。図４７で説明したように、本発明ではメモリ装置５０００がリード動作を行う場合、データ制御部４４５０は、前記リードされたデータをマスキングしないと仮定したので、メモリ装置５０００がリード動作を行う場合、データマスキング部５０２０は動作しない。
【０４４１】
図５１は、本発明の一実施例によるメモリ装置を含むメモリシステム５１００を示すブロック図である。
【０４４２】
すなわち、図５１は、図２４のメモリコントローラ２４１２及びメモリ装置２４１１または、図２５のメモリコントローラ２５２０及びメモリ装置２５１０をさらに具体的に示す図面である。
【０４４３】
図５１を参照すれば、メモリシステム５１００は、メモリコントローラ５１１０及びメモリ装置４１００を含みうる。メモリ装置４１００は、図４１のメモリ装置４１００と同一である。したがって、図５１のメモリシステム５１００のメモリ装置４１００は、図４２及び図４３のメモリ装置４２００、４３００のうちの１つでありうる。メモリ装置４１００がライト動作またはリード動作を行う場合、メモリコントローラ５１１０は、選択情報に応答してデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成してメモリ装置４１００の第１パッドＰ１に伝送しうる。データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫは、図４２と関連して詳細に説明したので、以下詳細な説明は省略する。メモリ装置４１００がリード動作を行う場合、メモリコントローラ５１１０は、データ制御部４１５０で生成したデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号を第１パッドＰ１を通じて入力されうる。メモリコントローラ５１１０は、ライトするデータＤ１，．．．，Ｄｎをメモリ装置４１００の第２パッドＰ２に伝送するか、第２パッドＰ２から伝送されうる。メモリ装置４１００の構成及び動作については、図４２及び図４３と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４４４】
図５２は、図５１のメモリシステム５１００の一実施例によるメモリシステム５２００についてのブロック図である。
【０４４５】
図５１及び図５２を参照すれば、メモリコントローラ５１１０は、データバス反転部５２１０、エラーチェック部５２２０、データマスキング部５２３０、制御信号生成部５２４０及びレジスタ５２９０を備えうる。
【０４４６】
制御信号生成部５２４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成してデータバス反転部５２１０、エラーチェック部５２２０またはデータマスキング部５２３０に出力しうる。第１制御信号ＣＯＮ＿１は、データバス反転部５２１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部５２２０のイネーブル如何を制御する信号であり、第３制御信号ＣＯＮ＿３はデータマスキング部５２３０のイネーブル如何を制御する信号であると仮定する。
【０４４７】
選択情報ＳＥＬは、レジスタ５２９０に保存されている情報でありうる。例えば、レジスタ５２９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部５２４０は、レジスタ５２９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３のうち、１つの信号を生成しうる。
【０４４８】
データバス反転部５２１０は、データ反転スキームを使用する場合に用いられるブロックであり、エラーチェック部５２２０は、エラーチェックスキームを使用する場合に用いられるブロックであり、データマスキング部５２３０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ５１１０のデータバス反転部５２１０、エラーチェック部５２２０及びデータマスキング部５２３０は、メモリ装置４２００のデータバス反転部４２１０、エラーチェック部４２２０及びデータマスキング部４２３０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。また、メモリコントローラ５１１０のデータバス反転部５２１０、エラーチェック部５２２０及びデータマスキング部５２３０それぞれで、第１パッドＰ１に伝送するデータ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫについては、図４２と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４４９】
図５２のメモリシステム５２００は、メモリコントローラ５１１０が図４２のメモリ装置４２００を制御する場合についての図面である。メモリ装置４２００の構成及び動作については、図４２と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図５１のメモリシステム５１００が必ずしも図５２のような構成を有するものではなく、図５１と関連して説明したように、メモリシステム５２００は、メモリ装置４２００の代りに、図４３のメモリ装置４３００を含むこともできる。
【０４５０】
図５３は、本発明の他の一実施例によるメモリ装置を含むメモリシステム５３００を示すブロック図である。
【０４５１】
すなわち、図５３は、図２４のメモリコントローラ２４１２及びメモリ装置２４１１または、図２５のメモリコントローラ２５２０及びメモリ装置２５１０をさらに具体的に示す図面である。
【０４５２】
図５３を参照すれば、メモリシステム５３００は、メモリコントローラ５３１０及びメモリ装置４４００を含みうる。メモリ装置４４００は、図４４のメモリ装置４４００と同一である。したがって、図５３のメモリシステム５３００のメモリ装置４４００は、図４５ないし図５０のメモリ装置４５００、４６００、４７００、４８００、４９００、５０００のうち、１つでありうる。メモリコントローラ５３１０は、第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を生成してメモリ装置４４００の第１パッドＰ１に伝送しうる。第１信号ＳＩＧ＿１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫであり、第２信号ＳＩＧ＿２は、第１信号ＳＩＧ＿１とは異なる信号であり、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫでありうる。すなわち、メモリ装置４４００がライト動作を行う場合、メモリコントローラ５３１０は、選択情報に応答して第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を生成して第１パッドＰ１に出力しうる。また、メモリ装置４４００がリード動作を行う場合、メモリコントローラ５３１０は、データ制御部４４５０で生成した第１信号ＳＩＧ＿１及び第２信号ＳＩＧ＿２のうち、１つの信号を第１パッドＰ１を通じて入力されうる。メモリコントローラ５３１０は、ライトするデータＤ１，．．．，Ｄｎをメモリ装置４４００の第２パッドＰ２に伝送するか、第２パッドＰ２から伝送されうる。メモリ装置４４００の構成及び動作については、図４４ないし図５０と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４５３】
図５４は、図５３のメモリシステム５３００の一実施例によるメモリシステム５４００についてのブロック図である。
【０４５４】
図５３及び図５４を参照すれば、メモリコントローラ５３１０は、データバス反転部５４１０、エラーチェック部５４２０、制御信号生成部５４４０及びレジスタ５４９０を備えうる。
【０４５５】
制御信号生成部５４４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部５４１０及びエラーチェック部５４２０に出力しうる。第１制御信号ＣＯＮ＿１はデータバス反転部５４１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、エラーチェック部５４２０のイネーブル如何を制御する信号であると仮定する。
【０４５６】
選択情報ＳＥＬはレジスタ５４９０に保存されている情報でありうる。例えば、レジスタ５４９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部５４４０は、レジスタ５４９０に保存されている前記ＭＲＳ命令に応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０４５７】
データバス反転部５４１０は、データ反転スキームを使用する場合に用いられるブロックであり、エラーチェック部５４２０は、エラーチェックスキームを使用する場合に用いられるブロックである。メモリコントローラ５３１０のデータバス反転部５４１０及びエラーチェック部５４２０は、メモリ装置４４００のデータバス反転部４５１０及びエラーチェック部４５２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。また、メモリコントローラ５３１０のデータバス反転部５４１０及びエラーチェック部５４２０それぞれで、第１パッドＰ１に伝送するデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグについては、図４５と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４５８】
図５４のメモリシステム５４００は、メモリコントローラ５３１０が図４４のメモリ装置４４００を制御する場合についての図面である。メモリ装置４５００の構成及び動作については、図４５と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図５３のメモリシステム５３００が必ずしも図５４のような構成を有するものではなく、図５３と関連して説明したように、メモリシステム５４００は、メモリ装置４５００の代りに、図４６のメモリ装置４６００を含むこともできる。
【０４５９】
図５５は、図５３のメモリシステム５３００の他の一実施例によるメモリシステム５５００についてのブロック図である。
【０４６０】
図５３及び図５５を参照すれば、メモリコントローラ５３１０は、データバス反転部５５１０、データマスキング部５５２０、制御信号生成部５５４０及びレジスタ５５９０を備えうる。
【０４６１】
制御信号生成部５５４０は、選択情報ＳＥＬに応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してデータバス反転部５５１０及びデータマスキング部５５２０に出力しうる。第１制御信号ＣＯＮ＿１はデータバス反転部５５１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２はデータマスキング部５５２０のイネーブル如何を制御する信号であると仮定する。
【０４６２】
選択情報ＳＥＬは、レジスタ５５９０に保存されている情報でありうる。例えば、レジスタ５５９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部５５４０は、レジスタ５５９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０４６３】
データバス反転部５５１０は、データ反転スキームを使用する場合に用いられるブロックであり、データマスキング部５５２０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ５３１０のデータバス反転部５５１０及びデータマスキング部５５２０は、メモリ装置４７００のデータバス反転部４７１０及びデータマスキング部４７２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。また、メモリコントローラ５３１０のデータバス反転部５５１０及びデータマスキング部５５２０それぞれで、第１パッドＰ１に伝送するデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫについては、図４５と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４６４】
図５５のメモリシステム５５００は、メモリコントローラ５３１０が図４７のメモリ装置４７００を制御する場合についての図面である。メモリ装置４７００の構成及び動作については、図４７と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図５３のメモリシステム５３００が必ずしも図５５のような構成を有するものではなく、図５３と関連して説明したように、メモリシステム５５００は、メモリ装置４７００の代りに、図４８のメモリ装置４８００を含むこともできる。
【０４６５】
図５６は、図５３のメモリシステム５３００の他の一実施例によるメモリシステム５６００についてのブロック図である。
【０４６６】
図５３及び図５６を参照すれば、メモリコントローラ５３１０は、エラーチェック部５６１０、データマスキング部５６２０、制御信号生成部５６４０及びレジスタ５６９０を備えうる。
【０４６７】
制御信号生成部５６４０は、選択情報ＳＥＬに応答して、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成してエラーチェック部５６１０及びデータマスキング部５６２０に出力しうる。第１制御信号ＣＯＮ＿１は、エラーチェック部５６１０のイネーブル如何を制御する信号であり、第２制御信号ＣＯＮ＿２は、データマスキング部５６２０のイネーブル如何を制御する信号であると仮定する。
【０４６８】
選択情報ＳＥＬは、レジスタ５６９０に保存されている情報でありうる。例えば、レジスタ５６９０に保存されているＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって選択情報ＳＥＬが定義されうる。すなわち、制御信号生成部５６４０は、レジスタ５６９０に保存されている前記ＭＲＳ命令に応答して第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２のうち、１つの信号を生成しうる。
【０４６９】
エラーチェック部５６１０は、エラーチェックスキームを使用する場合に用いられるブロックであり、データマスキング部５６２０は、データマスキングスキームを使用する場合に用いられるブロックである。メモリコントローラ５３１０のエラーチェック部５６１０及びデータマスキング部５６２０は、メモリ装置４９００のエラーチェック部４９１０及びデータマスキング部４９２０と類似した構成を有し、類似に動作するので、以下詳細な説明は省略する。また、メモリコントローラ５３１０のエラーチェック部５６１０及びデータマスキング部５６２０それぞれで、第１パッドＰ１に伝送するエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫについては、図４５と関連して詳細に説明したので、以下詳細な説明は省略する。
【０４７０】
図５６のメモリシステム５６００は、メモリコントローラ５３１０が図４９のメモリ装置４９００を制御する場合についての図面である。メモリ装置４９００の構成及び動作については、図４９と関連して詳細に説明したので、以下詳細な説明は省略する。ただし、図５３のメモリシステム５３００が必ずしも図５６のような構成を有するものではなく、図５３と関連して説明したように、メモリシステム５６００は、メモリ装置４９００の代りに、図５０のメモリ装置５０００を含むこともできる。
【０４７１】
図５７は、本発明の技術的思想による一実施例に係る半導体装置５７００についてのブロック図である。
【０４７２】
図５７を参照すれば、半導体装置５７００は、第１パッドＰ１、複数の第２パッドＤＱ０，．．．，ＤＱ７、複数の入力バッファ５７１０＿１，．．．，５７１０＿７、５７５０、複数の出力バッファ５７３０＿１，．．．，５７３０＿７、５７６０、複数の駆動部５７２０＿１，．．．，５７２０＿７、複数のセンスアンプ部５７４０＿１，．．．，５７４０＿７、メモリセルアレイ５７９０、第１チェック部５７７０、第２チェック部５７８０、第１入力制御部５７５１、第２入力制御部５７５２、第３入力制御部５７５３、第１出力制御部５７６１及び第２出力制御部５７６２を備えうる。
【０４７３】
第１パッドＰ１は、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号が受信され、第２パッドＤＱ０，．．．，ＤＱ７それぞれは対応する１ビットのデータが受信されうる。
【０４７４】
データ反転フラッグＩＮＶ＿ＦＬＡＧが第２パッドＰ２に受信された場合、第１チェック部５７７０は、第３入力制御部５７５３にデータ反転フラッグＩＮＶ＿ＦＬＡＧを伝達する。第３入力制御部５７５３は、第１イネーブル信号ＤＢＩ＿ｅｎａｂｌｅに応答してイネーブルされ、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して入力バッファ５７１０＿１，．．．，５７１０＿７から出力されるデータを反転するか、駆動部５７２０＿１，．．．，５７２０＿７に入力されるデータを反転しうる。メモリセルアレイ５７９０に保存されたデータをリードする場合、第３入力制御部５７５３は、第１イネーブル信号ＤＢＩ＿ｅｎａｂｌｅに応答してイネーブルされる。第１チェック部５７７０は、前記リードされたデータの反転如何を判断しうる。第１チェック部５７７０で前記リードされたデータを反転すると判断した場合、第１チェック部５７７０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを第１出力制御部５７６１に伝達する。第１出力制御部５７６１は、出力バッファ５７３０＿１，．．．，５７３０＿７、５７６０の入力信号を反転するか、センスアンプ部５７４０＿１，．．．，５７４０＿７の出力信号を反転するように制御しうる。そして、第１出力制御部５７６１は、データ反転フラッグＩＮＶ＿ＦＬＡＧを第１パッドＰ１に伝達しうる。
【０４７５】
エラーチェックフラッグＥＲＲ＿ＦＬＡＧが第２パッドＰ２に受信された場合、第２チェック部５７８０は、第２入力制御部５７５２にエラーチェックフラッグＥＲＲ＿ＦＬＡＧを伝達する。第２入力制御部５７５２は、第２イネーブル信号ＣＲＣ＿ｅｎａｂｌｅに応答してイネーブルされ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧに応答して、入力バッファ５７１０＿１，．．．，５７１０＿７から出力されるデータのエラーをチェックするか、駆動部５７２０＿１，．．．，５７２０＿７に入力されるデータのエラーをチェックしうる。メモリセルアレイ５７９０に保存されたデータをリードする場合、第２入力制御部５７５２は、第２イネーブル信号ＣＲＣ＿ｅｎａｂｌｅに応答してイネーブルされる。第２チェック部５７８０は、前記リードされたデータのエラーチェック如何を判断しうる。第２チェック部５７８０で前記リードされたデータのエラーをチェックすると判断した場合、第２チェック部５７８０はエラーチェックフラッグＥＲＲ＿ＦＬＡＧを第２出力制御部５７６２に伝達する。第２出力制御部５７６２は、出力バッファ５７３０＿１，．．．，５７３０＿７、５７６０の入力信号のエラーをチェックするか、センスアンプ部５７４０＿１，．．．，５７４０＿７の出力信号のエラーをチェックするように制御しうる。そして、第２出力制御部５７６２は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを第１パッドＰ１に伝達しうる。
【０４７６】
マスキング信号ＭＡＳＫが第２パッドＰ２に受信された場合、第１入力制御部５７５１は、第３イネーブル信号ＭＣ＿ｅｎａｂｌｅに応答してイネーブルされ、マスキング信号ＭＡＳＫに応答して入力バッファ５７１０＿１，．．．，５７１０＿７からデータが出力されないように制御するか、駆動部５７２０＿１，．．．，５７２０＿７にデータが入力されないように制御しうる。本発明の他の実施例と同一にリード動作を行う場合、半導体装置５７００は、前記リードされたデータをマスキングしない。
【０４７７】
図５８は、本発明の技術的思想による一実施例に係る半導体装置５８００のブロック図である。
【０４７８】
図５８を参照すれば、半導体装置５８００は、複数の第１パッドＰ１１、Ｐ１２、複数の第２パッドＰ２、データ制御部５８５０及びメモリセルアレイ５８７０を備えうる。
【０４７９】
第１パッドＰ１１、Ｐ１２は、データ制御部５８５０と連結され、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つを伝送しうる。データ反転フラッグＩＮＶ＿ＦＬＡＧは、データ制御部５８５０で前記入力されるデータを反転したか否かを意味する信号であり、エラーチェックフラッグＥＲＲ＿ＦＬＡＧは、データ制御部５８５０で前記入力されるデータのエラーチェックを行ったか否かを意味する信号でありうる。マスキング信号ＭＡＳＫは、データ制御部５８５０で前記入力されるデータのマスキング如何を意味する信号でありうる。
【０４８０】
複数の第２パッドＰ２、データ制御部１５０及びメモリセルアレイ１７０については、図１と関連して詳細に説明したので、以下具体的な説明は省略する。
【０４８１】
図５９は、図５８の半導体装置５８００の一実施例による半導体装置５９００についてのブロック図である。
【０４８２】
図５８及び図５９を参照すれば、半導体装置５９００は、図５８のデータ制御部５８５０が図２のデータ制御部２００である場合について示している。データ制御部５８５０は、選択情報ＳＥＬ及び第１パッドＰ１１、Ｐ１２の出力信号のうち、少なくとも１つの信号に応答して入力されるデータを制御しうる。選択情報ＳＥＬは、ＭＲＳ（Ｍｏｄｅ  Ｒｅｇｉｓｔｏｒ  Ｓｅｔ）命令によって定義されうる。すなわち、データ制御部５８５０は、第１パッドＰ１１に受信される信号に対応する動作及び第１パッドＰ１２に受信される信号に対応する動作を同時に行える。例えば、ライト動作を行おうとする場合、第１パッドＰ１１にデータ反転フラッグＩＮＶ＿ＦＬＡＧが受信され、第１パッドＰ１２にエラーチェックフラッグＥＲＲ＿ＦＬＡＧが受信された場合、データバス反転部２１０は、入力バッファ２５５から出力されるデータＤ１，…を反転して駆動部２６５に伝達し、同時にエラーチェック部２２０は、入力バッファ２５５から出力されるデータＤ１，…のエラーをチェックする。
【０４８３】
データ制御部５８５０の動作については、図２で詳細に説明したので、以下具体的な説明は省略する。図５９では、データ制御部５８５０が図２のデータ制御部１５０と同じ場合について示している。しかし、本発明はこれに限定されず、データ制御部５８５０は、図３ないし図５のデータ制御部１５０のうち、１つのデータ制御部１５０でありうる。
【０４８４】
前記イネーブルされたプロセシング機能（例えば、データバス反転、エラーチェック）が同時に行われる代わりに、データバス反転部２１０、エラーチェック部２２０及びデータマスキング部２３０は、直列にイネーブルされたプロセシング機能を実行するように連結されうる。例えば、エラーチェック部２２０は、最初にエラーチェック機能を実行し、以後にデータバス反転部２１０は、データバス反転機能を実行できる。
【０４８５】
図６０は、選択情報ＳＥＬと第１パッドＰ１との関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬは、ＭＲＳ命令によって定義されうる。図６０を参照すれば、前記ＭＲＳ命令によって第１パッドＰ１の用途が互いに異なって定義されうる。例えば、ＭＲＳ命令ＭＲＳ＿Ｗ０が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は、データバス反転用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｗ０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩがイネーブルされ、前記半導体装置は、データ反転モードで動作する。ＭＲＳ命令ＭＲＳ＿Ｗ１が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｗ１に対応する選択情報ＳＥＬを用いてエラーチェック部ＣＲＣがイネーブルされ、前記半導体装置は、エラーチェックモードで動作する。ＭＲＳ命令ＭＲＳ＿Ｗ２が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は、データマスク用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｗ２に対応する選択情報ＳＥＬを用いてデータマスキング部ＤＭがイネーブルされ、前記半導体装置は、データマスキングモードで動作する。ＭＲＳ命令ＭＲＳ＿Ｗ３が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は定義されない。したがって、データバス反転部ＤＢＩ、エラーチェック部ＣＲＣ及びデータマスキング部ＤＭはいずれもディセーブルされる。
【０４８６】
図６１は、選択情報ＳＥＬと第１パッドＰ１との他の関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬはＭＲＳ命令によって定義されうる。図６１を参照すれば、前記ＭＲＳ命令によって第１パッドＰ１の用途が互いに異なって定義されうる。例えば、ＭＲＳ命令ＭＲＳ＿Ｒ０が受信された場合、前記半導体装置がリード動作を行う時、第１パッドＰ１は、データバス反転用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｒ０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩがイネーブルされ、前記半導体装置はデータ反転モードで動作する。ＭＲＳ命令ＭＲＳ＿Ｒ１が受信された場合、前記半導体装置がリード動作を行う時、第１パッドＰ１は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｒ１に対応する選択情報ＳＥＬを用いてエラーチェック部ＣＲＣがイネーブルされ、前記半導体装置はエラーチェックモードで動作する。ＭＲＳ命令ＭＲＳ＿Ｒ２が受信された場合、前記半導体装置がリード動作を行う時、第１パッドＰ１は定義されない。したがって、データバス反転部ＤＢＩ、エラーチェック部ＣＲＣ及びデータマスキング部ＤＭはいずれもディセーブルされる。
【０４８７】
図６２は、選択情報ＳＥＬと第１パッドＰ１との他の関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬは、ＭＲＳ命令によって定義されうる。図６０及び図６１は、１つのＭＲＳ命令でライト動作時またはリード動作時に対して各々第１パッドＰ１の用途を定義したものである。すなわち、図６０及び図６１の場合は、ライト動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを１つのＭＲＳ命令で決定し、リード動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを他の１つのＭＲＳ命令で決定しうる。しかし、図６２の場合は、１つのＭＲＳ命令でライト動作時、及びリード動作時の第１パッドＰ１の用途を定義したものである。すなわち、図６２の場合は、ライト動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるか、及びリード動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを１つのＭＲＳ命令で決定しうる。
【０４８８】
例えば、ＭＲＳ命令ＭＲＳ＿０が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は、データバス反転用として定義され、前記半導体装置がリード動作を行う時も第１パッドＰ１は、データバス反転用として定義される。そして、ＭＲＳ命令ＭＲＳ＿０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩがイネーブルされ、前記半導体装置は、リード動作及びライト動作において、いずれもデータ反転モードで動作する。ＭＲＳ命令ＭＲＳ＿１が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１は、データバス反転用として定義され、前記半導体装置がリード動作を行う時、第１パッドＰ１は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿１に対応する選択情報ＳＥＬを用いて前記半導体装置がライト動作を行う場合は、データバス反転部ＤＢＩがイネーブルされ、前記半導体装置はデータ反転モードで動作する。また、ＭＲＳ命令ＭＲＳ＿１に対応する選択情報ＳＥＬを用いて前記半導体装置がリード動作を行う場合は、エラーチェック部ＣＲＣがイネーブルされ、前記半導体装置はエラーチェックモードで動作する。
【０４８９】
図６２の表で“ＤＢＩ”は、第１パッドＰ１がデータバス反転用として定義されるという意味であり、“ＣＲＣ”は、第１パッドＰ１がエラーチェック用として定義されるという意味である。また、図６２の表で、“ＤＭ”は、第１パッドＰ１がデータマスキング用として定義されるという意味であり、“Ｘ”は、第１パッドＰ１が定義されないという意味である。
【０４９０】
図６３は、選択情報ＳＥＬと第１パッドＰ１１、Ｐ１２との関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬは、ＭＲＳ命令によって定義されうる。図６３を参照すれば、前記ＭＲＳ命令によって図５８及び図５９の第１パッドＰ１１、Ｐ１２の用途が互いに異なって定義されうる。例えば、ＭＲＳ命令ＭＲＳ＿Ｗ０が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１１は、データバス反転用として定義され、第１パッドＰ１２は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｗ０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩ及びエラーチェック部ＣＲＣが同時にイネーブルされ、前記半導体装置はデータ反転モード及びエラーチェックモードで動作する。ＭＲＳ命令ＭＲＳ＿Ｗ１が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１１は、データバス反転用として定義され、第１パッドＰ１２は、データマスキング用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｗ１に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩ及びデータマスキング部ＤＭが同時にイネーブルされ、前記半導体装置は、データバス反転モード及びデータマスキングモードで動作する。
【０４９１】
図６３は、半導体装置５８００、５９００がライト動作を行う場合についての一実施例である。図６３の表で、“ＤＢＩ”は、第１パッドＰ１１またはＰ１２がデータバス反転用として定義されるという意味であり、“ＣＲＣ”は、第１パッドＰ１１またはＰ１２がエラーチェック用として定義されるという意味である。また、図６３の表で、“ＤＭ”は、第１パッドＰ１１またはＰ１２がデータマスキング用として定義されるという意味であり、“Ｘ”は、第１パッドＰ１１またはＰ１２が定義されないという意味である。
【０４９２】
図６４は、選択情報ＳＥＬと第１パッドＰ１１、Ｐ１２との他の関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬは、ＭＲＳ命令によって定義されうる。図６４を参照すれば、前記ＭＲＳ命令によって、第１パッドＰ１１、Ｐ１２の用途が互いに異なって定義されうる。例えば、ＭＲＳ命令ＭＲＳ＿Ｒ０が受信された場合、前記半導体装置がリード動作を行う時、第１パッドＰ１１は、データバス反転用として定義されて第１パッドＰ１２は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿Ｒ０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩ及びエラーチェック部ＣＲＣがイネーブルされ、前記半導体装置はデータ反転モード及びエラーチェックモードで動作する。ＭＲＳ命令ＭＲＳ＿Ｒ１が受信された場合、前記半導体装置がリード動作を行う時、第１パッドＰ１１は、データバス反転用として定義され、第１パッドＰ１２は定義されない。そして、ＭＲＳ命令ＭＲＳ＿Ｒ０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩがイネーブルされ、前記半導体装置はデータ反転モードで動作する。
【０４９３】
図６４は、半導体装置５８００、５９００がリード動作を行う場合についての一実施例である。図６４の表において、“ＤＢＩ”は、第１パッドＰ１１またはＰ１２がデータバス反転用として定義されるという意味であり、“ＣＲＣ”は、第１パッドＰ１１またはＰ１２がエラーチェック用として定義されるという意味である。また、図６４の表において、“ＤＭ”は、第１パッドＰ１１またはＰ１２がデータマスキング用として定義されるという意味であり、“Ｘ”は、第１パッドＰ１１またはＰ１２が定義されないという意味である。
【０４９４】
図６５は、選択情報ＳＥＬと第１パッドＰ１１、Ｐ１２との他の関係を示す表である。
前述した本発明の技術的思想による一実施例に係る半導体装置のレジスタに保存されている選択情報ＳＥＬはＭＲＳ命令によって定義されうる。図６３及び図６４は、１つのＭＲＳ命令でライト動作時、及びリード動作時に対して別途に第１パッドＰ１１、Ｐ１２の用途を定義したものである。すなわち、図６３及び図６４の場合は、ライト動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを１つのＭＲＳ命令で決定し、リード動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを他の１つのＭＲＳ命令で決定しうる。しかし、図６５の場合は、１つのＭＲＳ命令でライト動作時、及びリード動作時の第１パッドＰ１１、Ｐ１２の用途を定義したものである。すなわち、図６５の場合は、ライト動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるか、及びリード動作時にデータ反転モード、エラーチェックモード及びデータマスキングモードのうち、いずれのモードが適用されるかを１つのＭＲＳ命令で決定しうる。
【０４９５】
例えば、ＭＲＳ命令ＭＲＳ＿０が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１１は、データバス反転用として定義され、第１パッドＰ１２は、エラーチェック用として定義され、前記半導体装置がリード動作を行う時も、第１パッドＰ１は、データバス反転用として定義され、第１パッドＰ１２は、エラーチェック用として定義される。そして、ＭＲＳ命令ＭＲＳ＿０に対応する選択情報ＳＥＬを用いてデータバス反転部ＤＢＩ及びエラーチェック部ＣＲＣがイネーブルされ、前記半導体装置は、リード動作及びライト動作でいずれもデータ反転モード及びエラーチェックモードで動作する。ＭＲＳ命令ＭＲＳ＿１が受信された場合、前記半導体装置がライト動作を行う時、第１パッドＰ１１は、データバス反転用として定義され、第１パッドＰ１２は、エラーチェック用として定義され、前記半導体装置がリード動作を行う時も、第１パッドＰ１は、データバス反転用として定義され、第１パッドＰ１２は定義されない。そして、ＭＲＳ命令ＭＲＳ＿０に対応する選択情報ＳＥＬを用いて前記半導体装置がライト動作を行う場合、データバス反転部ＤＢＩ及びエラーチェック部ＣＲＣがイネーブルされてデータ反転モード及びエラーチェックモードで動作し、前記半導体装置がリード動作を行う場合、データバス反転部ＤＢＩのみイネーブルされてデータ反転モードで動作する。
【０４９６】
図６５の表において、“ＤＢＩ”は、第１パッドＰ１１またはＰ１２がデータバス反転用として定義されるという意味であり、“ＣＲＣ”は、第１パッドＰ１１またはＰ１２がエラーチェック用として定義されるという意味である。また、図６５の表において、“ＤＭ”は、第１パッドＰ１１またはＰ１２がデータマスキング用として定義されるという意味であり、“Ｘ”は、第１パッドＰ１１またはＰ１２が定義されないという意味である。
【０４９７】
図６６は、本発明の技術的思想による一実施例に係る半導体装置６６００のデータバス反転部ＤＢＩの一実施例を示す図面である。
【０４９８】
図６６を参照すれば、図６６では、第１パッドＰ１、複数の第２パッドＰ２、データバス反転部ＤＢＩ及びメモリセルアレイ６６７０のみを含む半導体装置６６００について図示している。ただし、本発明の一実施例による半導体装置が、図６６の場合に限定されるものではなく、前述したデータバス反転部ＤＢＩの構成を説明するために残りの構成要素は図面から省略した。以下、データバス反転部ＤＢＩの構成と関連して説明する。
【０４９９】
データバス反転部ＤＢＩは、複数の反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎ及び比較部６６１０を含みうる。複数の反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎそれぞれはデータ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、データＤ１、Ｄ２，．．．，Ｄｎのうち対応するビットを反転するか、反転しない。比較部６６１０は、半導体装置６６００がリード動作を行う場合、メモリセルアレイ６６７０でリードされたデータを比較して、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成するか、生成しない。また、比較部６６１０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成した場合、第１パッドＰ１及び複数の反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎに出力しうる。
【０５００】
例えば、データＤ１、Ｄ２，．．．，Ｄｎをライトする場合、データ反転フラッグＩＮＶ＿ＦＬＡＧが受信されれば、反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎは、データ反転フラッグＩＮＶ＿ＦＬＡＧに応答して、データＤ１、Ｄ２，．．．，Ｄｎのうち対応するビットを反転して出力する。データＤ１、Ｄ２，．．．，Ｄｎをライトする場合、データ反転フラッグＩＮＶ＿ＦＬＡＧが受信されなければ、反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎは、データＤ１、Ｄ２，．．．，Ｄｎのうち対応するビットを反転せずに出力する。
【０５０１】
例えば、データＤ１、Ｄ２，．．．，Ｄｎをメモリセルアレイ６６７０でリードした場合、比較部６６１０は、リードされたデータＤ１、Ｄ２，．．．，Ｄｎのうち、論理ハイ状態であるビット数と論理ロー状態であるビット数とを比較して、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成するか、生成しない。一実施例において、比較部６６１０は、リードされたデータＤ１、Ｄ２，．．．，Ｄｎのうち、論理ハイ状態であるビット数が論理ロー状態であるビット数より多い場合、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成し、リードされたデータＤ１、Ｄ２，．．．，Ｄｎのうち、論理ハイ状態であるビット数が、論理ロー状態であるビット数以下である場合、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成しない。反転部６６３０＿１、６６３０＿２，．．．，６６３０＿ｎは、データ反転フラッグＩＮＶ＿ＦＬＡＧを受信した場合、リードされたデータＤ１、Ｄ２，．．．，Ｄｎを反転して出力し、データ反転フラッグＩＮＶ＿ＦＬＡＧを受信しない場合、リードされたデータＤ１、Ｄ２，．．．，Ｄｎを反転せずに出力しうる。
【０５０２】
図６７は、図２６のメモリシステム２６００のライト動作遂行方法についてのフローチャートである。
【０５０３】
図２６、図２７及び図６７を参照すれば、メモリシステム２６００がライト動作を行う場合、メモリコントローラ２６１０は、選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成しうる（Ｓ６７１０）。メモリコントローラ２６１０で選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ、エラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成する方法については、図２７と関連して詳細に説明したので、以下詳細な説明は省略する。メモリコントローラ２６１０は、前記生成した信号を第１パッドＰ１に伝送しうる（Ｓ６７２０）。メモリ装置１００は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答して、ライトするデータの反転如何、エラーチェック如何及びマスキング如何を決定しうる（Ｓ６７３０）。半導体装置１００がライト動作を行う場合、データ制御部１５０の動作については、図１ないし図５で詳細に説明したので、以下詳細な説明は省略する。
【０５０４】
図６８は、図２６のメモリシステム２６００のリード動作遂行方法についてのフローチャートである。
【０５０５】
図２６、図２７及び図６８を参照すれば、半導体装置１００がリード動作を行う場合、データ制御部１５０は、選択情報ＳＥＬに応答して、リードされたデータの反転如何及びエラーチェック如何を決定しうる（Ｓ６８１０）。例えば、データバス反転部ＤＢＩはリードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数がリードされたデータの全体ビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ６８１０段階で、前記リードされたデータのエラーをチェックせず、前記リードされたデータを反転すると決定した場合（Ｓ６８２０）、データ制御部１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２６１０に伝送し、リードされたデータを反転して対応する第２パッドＰ２を通じてメモリコントローラ２６１０に伝送する（Ｓ６８３０）。Ｓ６８１０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ６８４０）、データ制御部１５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２６１０に伝送し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じてメモリコントローラ２６１０に伝送する（Ｓ６８５０）。Ｓ６８１０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックしないように決定した場合、データ制御部１５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じてメモリコントローラ２６１０に伝送する（Ｓ６８６０）。半導体装置１００がリード動作を行う場合、データ制御部１５０の動作については、図１ないし図５で詳細に説明したので、以下詳細な説明は省略する。
【０５０６】
図２６、図２７、図６７及び図６８の場合には、メモリシステム２６００、２７００が前記データ反転スキーム、前記エラーチェックスキーム及び前記マスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも同じ方法で１つのパッドを利用しうる。
【０５０７】
図６９は、図２９のメモリシステム２９００のライト動作遂行方法についてのフローチャートである。
【０５０８】
図２８、図２９及び図６９を参照すれば、メモリシステム２９００がライト動作を行う場合、メモリコントローラ２８１０は、選択情報ＳＥＬに応答してデータ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号を生成しうる（Ｓ６９１０）。メモリコントローラ２８１０で選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧのうち、１つの信号を生成する方法については、図２９と関連して詳細に説明したので、以下詳細な説明は省略する。メモリコントローラ２８１０は、前記生成した信号を第１パッドＰ１に伝送できる（Ｓ６９２０）。メモリ装置８００は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答して、ライトするデータの反転如何及びエラーチェック如何を決定しうる（Ｓ６９３０）。半導体装置８００がライト動作を行う場合、データ制御部７５０の動作については、図８ないし図１２Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５０９】
図７０は、図２９のメモリシステム２９００のリード動作遂行方法についてのフローチャートである。
【０５１０】
図２８、図２９及び図７０を参照すれば、半導体装置８００がリード動作を行う場合、データ制御部７５０は、選択情報ＳＥＬに応答してリードされたデータの反転如何及びエラーチェック如何を決定しうる（Ｓ７０１０）。例えば、データバス反転部ＤＢＩはリードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数がリードされたデータの全体ビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ７０１０段階で、前記リードされたデータのエラーをチェックせず、前記リードされたデータを反転すると決定した場合（Ｓ７０２０）、データ制御部７５０はデータ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２８１０に伝送してリードされたデータを反転して対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７０３０）。Ｓ７０１０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ７０４０）、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２８１０に伝送し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７０５０）。Ｓ７０１０段階で、前記リードされたデータを反転せず、前記リードされたデータのエラーをチェックしないように決定した場合、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びエラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７０６０）。半導体装置８００がリード動作を行う場合、データ制御部７５０の動作については、図８ないし図１２Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５１１】
図２８、図２９、図６９及び図７０の場合には、メモリシステム２８００、２９００が前記データ反転スキーム及び前記エラーチェックスキームのうち、１つのスキームが適用される場合について開示されている。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも、同じ方法で１つのパッドを利用しうる。
【０５１２】
図７１は、図３０のメモリシステム３０００のライト動作遂行方法についてのフローチャートである。
【０５１３】
図２８、図３０及び図７１を参照すれば、メモリシステム３０００がライト動作を行う場合、メモリコントローラ２８１０は、選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成しうる（Ｓ７１１０）。メモリコントローラ２８１０で選択情報ＳＥＬに応答して、データ反転フラッグＩＮＶ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成する方法については、図３０と関連して詳細に説明したので、以下詳細な説明は省略する。メモリコントローラ２８１０は、前記生成した信号を第１パッドＰ１に伝送しうる（Ｓ７１２０）。メモリ装置１３００は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答して、ライトするデータの反転如何及びマスキング如何を決定しうる（Ｓ７１３０）。半導体装置１３００がライト動作を行う場合、データ制御部７５０の動作については、図１３ないし図１７Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５１４】
図７２は、図３０のメモリシステム３０００のリード動作遂行方法についてのフローチャートである。
【０５１５】
図２８、図３０及び図７２を参照すれば、半導体装置１３００がリード動作を行う場合、データ制御部７５０は、選択情報ＳＥＬに応答して、リードされたデータの反転如何を決定しうる（Ｓ７２１０）。例えば、データバス反転部ＤＢＩは、リードされたデータのうち、論理ハイ状態であるビット数が全体リードされたデータのビット数の半分を超える場合、前記リードされたデータを反転するように決定し、リードされたデータのうち、論理ハイ状態であるビット数がリードされたデータの全体ビット数の半分以下である場合、前記リードされたデータを反転しないように決定しうる。Ｓ７２１０段階で、前記リードされたデータを反転すると決定した場合（Ｓ７２２０）、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２８１０に伝送し、リードされたデータを反転して対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７２３０）。Ｓ７２２０段階で、前記リードされたデータを反転しないように決定した場合、データ制御部７５０は、データ反転フラッグＩＮＶ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７２４０）。半導体装置１３００がリード動作を行う場合、データ制御部７５０の動作については、図１３ないし図１７Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５１６】
図２８、図３０、図７１及び図７２の場合には、メモリシステム２８００、３０００が前記データ反転スキーム及び前記マスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも、同じ方法で１つのパッドを利用しうる。
【０５１７】
図７３は、図３１のメモリシステム３１００のライト動作遂行方法についてのフローチャートである。
【０５１８】
図２８、図３１及び図７３を参照すれば、メモリシステム３１００がライト動作を行う場合、メモリコントローラ２８１０は、選択情報ＳＥＬに応答してエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成しうる（Ｓ７３１０）。メモリコントローラ２８１０で、選択情報ＳＥＬに応答してエラーチェックフラッグＥＲＲ＿ＦＬＡＧ及びマスキング信号ＭＡＳＫのうち、１つの信号を生成する方法については、図３１と関連して詳細に説明したので、以下詳細な説明は省略する。メモリコントローラ２８１０は、前記生成した信号を第１パッドＰ１に伝送しうる（Ｓ７３２０）。メモリ装置１８００は、選択情報ＳＥＬ及び第１パッドＰ１に受信された信号に応答して、エラーチェック如何及びマスキング如何を決定しうる（Ｓ７３３０）。半導体装置１８００がライト動作を行う場合、データ制御部７５０の動作については、図１８ないし図２２Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５１９】
図７４は、図３１のメモリシステム３１００のリード動作遂行方法についてのフローチャートである。
【０５２０】
図２８、図３１及び図７４を参照すれば、半導体装置１８００がリード動作を行う場合、データ制御部７５０は、選択情報ＳＥＬに応答して、リードされたデータのエラーチェック如何を決定しうる（Ｓ７４１０）。Ｓ７４１０段階で、前記リードされたデータのエラーをチェックすると決定した場合（Ｓ７４２０）、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成して第１パッドＰ１を通じてメモリコントローラ２８１０に伝送し、リードされたデータのエラーをチェックして対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７４３０）。Ｓ７４２０段階で、前記リードされたデータのエラーをチェックしないように決定した場合、データ制御部７５０は、エラーチェックフラッグＥＲＲ＿ＦＬＡＧを生成せず、リードされたデータを対応する第２パッドＰ２を通じてメモリコントローラ２８１０に伝送する（Ｓ７４４０）。半導体装置１８００がリード動作を行う場合、データ制御部７５０の動作については、図１８ないし図２２Ｂで詳細に説明したので、以下詳細な説明は省略する。
【０５２１】
図２８、図３１、図７３及び図７４の場合にはメモリシステム２８００、３１００が前記エラーチェックスキーム及び前記マスキングスキームのうち、１つのスキームが適用される場合について開示している。しかし、本発明はこれに限定されず、他のスキームのうち、１つのスキームを利用する場合にも、同じ方法で１つのパッドを利用しうる。
【０５２２】
例えば、以上の実施例でのデータ制御部がデータバス反転、エラー訂正及び／またはデータマスキングのようなプロセシング機能を行ったとしても、本発明が、かかるプロセシング機能に限定されものではない。例えば、前記データ制御部の実施例は、他のプロセシング機能回路を含むか、他のプロセシング機能回路と連結されうる。一例として、ＴＤＱＳ処理回路は、前記データ制御部に含まれうる。周知の如く、前記ＴＤＱＳは、終端データストローブ（ｔｅｒｍｉｎａｔｉｏｎ  ｄａｔａ  ｓｔｒｏｂｅ）を意味し、前記ＴＤＱＳ機能は、ＤＩＭＭ基礎のｘ４及びｘ８をいずれも使用するシステムのためのメモリコントローラを単純化可能に手助けしうる。前記ＤＩＭＭは、各々８ビット（バイト）のために１対のＤＱストローブ対ＤＱＳ／ＤＱＳ＃を必要とし、各々４ビット（ニブル）（４個のストローブライン）のために１対のＤＱＳを必要とする。以上のように、２種の異なるＤＩＭＭ構成は、同じシステムで混在され、前記ＤＱＳラインの負荷は異なる。前述したような負荷の差は、信号無欠性（ｓｉｇｎａｌ  ｉｎｔｅｇｒｉtｙ）問題をもたらしうる。すなわち、前記ＴＤＱＳ機能は、前記のようなシステムで、信号無欠性の問題を減少させうる。他のプロセシング機能と同様に、前記ＴＤＱＳ回路は、前記ＭＲＳ命令に応答してイネーブルまたはディセーブルされ、前記プロセシング機能に関連したピンを通じてリード及びライト動作のうち、入力または出力がなされうる。
【０５２３】
前述したように図面と明細書とで最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の通常の知識を有するものならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるである。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まるべきである。
【符号の説明】
【０５２４】
１００    半導体装置
１５０    データ制御部
１７０    メモリセルアレイ
Ｐ１    第１パッド
Ｐ２    第２パッド
ＩＮＶ＿ＦＬＡＧ    データ反転フラッグ
ＥＲＲ＿ＦＬＡＧ    エラーチェックフラッグ
ＭＡＳＫ    マスキング信号
ＳＥＬ    選択情報
Ｄ０，．．．，Ｄｎ    データ
【図１】
2011134435.tif 000003
【図２】
2011134435.tif 000004
【図３】
2011134435.tif 000005
【図４】
2011134435.tif 000006
【図５】
2011134435.tif 000007
【図６Ａ】
2011134435.tif 000008
【図６Ｂ】
2011134435.tif 000009
【図７】
2011134435.tif 000010
【図８】
2011134435.tif 000011
【図９】
2011134435.tif 000012
【図１０】
2011134435.tif 000013
【図１１】
2011134435.tif 000014
【図１２Ａ】
2011134435.tif 000015
【図１２Ｂ】
2011134435.tif 000016
【図１３】
2011134435.tif 000017
【図１４】
2011134435.tif 000018
【図１５】
2011134435.tif 000019
【図１６】
2011134435.tif 000020
【図１７Ａ】
2011134435.tif 000021
【図１７Ｂ】
2011134435.tif 000022
【図１８】
2011134435.tif 000023
【図１９】
2011134435.tif 000024
【図２０】
2011134435.tif 000025
【図２１】
2011134435.tif 000026
【図２２Ａ】
2011134435.tif 000027
【図２２Ｂ】
2011134435.tif 000028
【図２３Ａ】
2011134435.tif 000029
【図２３Ｂ】
2011134435.tif 000030
【図２４】
2011134435.tif 000031
【図２５】
2011134435.tif 000032
【図２６】
2011134435.tif 000033
【図２７】
2011134435.tif 000034
【図２８】
2011134435.tif 000035
【図２９】
2011134435.tif 000036
【図３０】
2011134435.tif 000037
【図３１】
2011134435.tif 000038
【図３２Ａ】
2011134435.tif 000039
【図３２Ｂ】
2011134435.tif 000040
【図３２Ｃ】
2011134435.tif 000041
【図３２Ｄ】
2011134435.tif 000042
【図３２Ｅ】
2011134435.tif 000043
【図３３】
2011134435.tif 000044
【図３４】
2011134435.tif 000045
【図３５】
2011134435.tif 000046
【図３６】
2011134435.tif 000047
【図３７】
2011134435.tif 000048
【図３８】
2011134435.tif 000049
【図３９】
2011134435.tif 000050
【図４０】
2011134435.tif 000051
【図４１】
2011134435.tif 000052
【図４２】
2011134435.tif 000053
【図４３】
2011134435.tif 000054
【図４４】
2011134435.tif 000055
【図４５】
2011134435.tif 000056
【図４６】
2011134435.tif 000057
【図４７】
2011134435.tif 000058
【図４８】
2011134435.tif 000059
【図４９】
2011134435.tif 000060
【図５０】
2011134435.tif 000061
【図５１】
2011134435.tif 000062
【図５２】
2011134435.tif 000063
【図５３】
2011134435.tif 000064
【図５４】
2011134435.tif 000065
【図５５】
2011134435.tif 000066
【図５６】
2011134435.tif 000067
【図５７】
2011134435.tif 000068
【図５８】
2011134435.tif 000069
【図５９】
2011134435.tif 000070
【図６０】
2011134435.tif 000071
【図６１】
2011134435.tif 000072
【図６２】
2011134435.tif 000073
【図６３】
2011134435.tif 000074
【図６４】
2011134435.tif 000075
【図６５】
2011134435.tif 000076
【図６６】
2011134435.tif 000077
【図６７】
2011134435.tif 000078
【図６８】
2011134435.tif 000079
【図６９】
2011134435.tif 000080
【図７０】
2011134435.tif 000081
【図７１】
2011134435.tif 000082
【図７２】
2011134435.tif 000083
【図７３】
2011134435.tif 000084
【図７４】
2011134435.tif 000085