(57)【要約】【課題】スイッチドキャパシタ型増幅回路を用いた場合に比べて回路面積を小さくしつつ、横筋ノイズを低減させる。【解決手段】カラム増幅回路３は、画素ＰＣに設けられた第１の増幅トランジスタとカラム増幅回路３に設けられた第２の増幅トランジスタとの差動動作に基づいて、画素ＰＣから読み出された信号を増幅する。【選択図】      図１
2011239068.tif 000002
【特許請求の範囲】
【請求項１】
光電変換された信号を増幅する第１の増幅トランジスタが設けられた画素と、
前記画素から読み出された信号を垂直方向に伝送する垂直信号線と、
前記第１の増幅トランジスタとともに差動対を構成し、前記第１の増幅トランジスタを介して前記垂直信号線に読み出された信号を増幅する第２の増幅トランジスタとを備えることを特徴とする固体撮像装置。
【請求項２】
前記第２の増幅トランジスタに直列に接続された負荷トランジスタをさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記負荷トランジスタをオフさせるスイッチを備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記垂直信号線に接続され、ソースフォロア動作を行う第１の定電流トランジスタをさらに備えることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記定電流トランジスタの電流駆動力を可変する可変部をさらに備えることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第２の増幅トランジスタは複数設けられ、前記第２の増幅トランジスタが動作される個数を切り替えることで前記第２の増幅トランジスタの増幅率が制御されることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第１の増幅トランジスタに対応した第３の増幅トランジスタが設けられたダミー画素から読み出された信号に基づいて、前記第２の増幅トランジスタのバイアス電圧を発生するバイアス発生回路をさらに備えることを特徴とする請求項１から６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記ダミー画素に対してソースフォロア動作を行う第２の定電流トランジスタを備えることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記バイアス発生回路はカラムごとに設けられ、前記バイアス発生回路の全ての出力端子は共通に接続されていることを特徴とする請求項７または８に記載の固体撮像装置。
【請求項１０】
前記第２の増幅トランジスタの出力電圧をサンプリングし、前記第２の増幅トランジスタのゲートに印加するサンプルホールド回路をさらに備えることを特徴とする請求項１から９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記第２の増幅トランジスタの出力電圧を基準電圧と比較するコンパレータと、
前記コンパレータの出力電圧をサンプリングし、前記第２の増幅トランジスタのゲートに印加するサンプルホールド回路をさらに備えることを特徴とする請求項１から９のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、ＡＤ変換やＣＤＳ（相関２重サンプリング）などを行う信号処理回路をカラムごとに設け、画素から読み出された信号をカラムごとに増幅する方法が知られている。
【０００３】
しかしながら、従来のカラム増幅回路は、コンデンサの容量値を調整することで利得を容易に調整することができるスイッチドキャパシタ型増幅回路が一般的に用いられ、このスイッチドキャパシタ型増幅回路のコンデンサの容量値は約１ｐＦ以上が必要である。このため、１００μｍ２以上のコンデンサの面積が必要になっていた。
【０００４】
また、スイッチドキャパシタ型増幅回路では、電源ノイズやグランドノイズなどが画素に重畳されると、そのようなノイズもそのまま増幅されるため、低照度では横筋ノイズが目立つようになっていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１５７０１号公報
【特許文献２】特開２００５−１７５５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、スイッチドキャパシタ型増幅回路を用いた場合に比べて回路面積を小さくしつつ、横筋ノイズを低減させることが可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、光電変換された信号を増幅する第１の増幅トランジスタが設けられた画素と、前記画素から読み出された信号を垂直方向に伝送する垂直信号線と、前記第１の増幅トランジスタとともに差動対を構成し、前記第１の増幅トランジスタを介して前記垂直信号線に読み出された信号を増幅する第２の増幅トランジスタとを備えることを特徴とする固体撮像装置を提供する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、本発明の第１実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図３】図３は、図２の差動増幅回路の部分を抜き出した回路図である。
【図４】図４は、図２の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
【図５】図５は、本発明の第２実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図６】図６は、図５の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
【図７】図７は、本発明の第３実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図８】図８は、本発明の第４実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図９】図９は、図８の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
【図１０】図１０は、本発明の第５実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図１１】図１１は、本発明の第６実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図１２】図１２は、本発明の第６実施形態に係る固体撮像装置に適用される差動増幅回路のバイアス発生回路の概略構成を示す回路図である。
【図１３】図１３は、本発明の第７実施形態に係る固体撮像装置に適用される差動増幅回路のバイアス発生回路の概略構成を示す回路図である。
【図１４】図１４は、図１または図１３の固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
【図１５】図１５は、図１または図１３の固体撮像装置に適用される他の差動増幅回路の概略構成を示す回路図である。
【図１６】図１６は、図１または図１３の固体撮像装置に適用される他の差動増幅回路の概略構成を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る固体撮像装置について図面を参照しながら説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、光電変換した電荷を蓄積する画素ＰＣがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部１、読み出し対象となる画素ＰＣを垂直方向に走査する行走査回路２、画素ＰＣから読み出された信号をカラムごとに増幅するカラム増幅回路３、各画素ＰＣの信号成分をＣＤＳにて検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査するカラム走査回路５、各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路６およびカラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力するＤＡコンバータ７が設けられている。
【００１１】
ここで、画素アレイ部１において、ロウ方向には画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向には画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【００１２】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号は垂直信号線Ｖｌｉｎを介してカラム増幅回路３に伝送される。そして、画素ＰＣから読み出された信号がカラム増幅回路３にて増幅された後、カラムＡＤＣ回路４に送られ、画素ＰＣから読み出された信号の読み出しレベルとリセットレベルとに差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力データＶｏｕｔとして出力される。
【００１３】
ここで、画素ＰＣから信号を読み出す場合に画素ＰＣと垂直信号線Ｖｌｉｎとの間でソースフォロア回路を構成する第１の増幅トランジスタが画素ＰＣに設けられている。また、カラム増幅回路３には、画素ＰＣに設けられた第１の増幅トランジスタと垂直信号線Ｖｌｉｎを介して差動対を構成する第２の増幅トランジスタが設けられている。
【００１４】
そして、カラム増幅回路３は、画素ＰＣに設けられた第１の増幅トランジスタとカラム増幅回路３に設けられた第２の増幅トランジスタとの差動動作に基づいて、画素ＰＣから読み出された信号を増幅することができる。
【００１５】
図２は、本発明の第１実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図２において、画素ＰＣｎ、ＰＣｎ＋１には、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１６】
そして、画素ＰＣｎ、ＰＣｎ＋１において、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤｎ、ＲＥＡＤｎ＋１がそれぞれ入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴｎ、ＲＥＳＥＴｎ＋１がそれぞれ入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳｎ、ＡＤＲＥＳｎ＋１がそれぞれ入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。
【００１７】
なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤｎ、ＲＥＡＤｎ＋１、リセット信号ＲＥＳＥＴｎ、ＲＥＳＥＴｎ＋１および行選択信号ＡＤＲＥＳｎ、ＡＤＲＥＳｎ＋１をロウごとに画素ＰＣに伝送することができる。
【００１８】
また、定電流トランジスタＴＬのドレインは、垂直信号線Ｖｌｉｎに接続され、定電流トランジスタＴＬのゲートには、バイアス電源ＶＴＬが接続されている。なお、定電流トランジスタＴＬはソースフォロワを構成し、定電流動作をすることができる。
【００１９】
カラム増幅回路３には増幅トランジスタＴｆおよび負荷トランジスタＴｅがカラムごとに設けられている。増幅トランジスタＴｆのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｆのゲートは、バイアス電源Ｖｇに接続され、増幅トランジスタＴｆのドレインは、負荷トランジスタＴｅのソースに接続されている。負荷トランジスタＴｅのドレインおよびゲートは、電源電位ＶＤＤに接続されている。
【００２０】
ここで、増幅トランジスタＴｂ、Ｔｆ、行選択トランジスタＴａ、負荷トランジスタＴｅおよび定電流トランジスタＴＬにて差動増幅回路１１が構成されている。
【００２１】
カラムＡＤＣ回路４にはコンパレータＰＡがカラムごとに設けられている。コンパレータの一方の入力端子はコンデンサＣ１を介して増幅トランジスタＴｆのドレインに接続され、コンパレータの他方の入力端子には基準電圧ＶＲＥＦが入力される。コンパレータＰＡの一方の入力端子と出力端子との間にはスイッチトランジスタＴｃｐ１が接続され、スイッチトランジスタＴｃｐ１のゲートには、リセットパルスＣＰｃｐが入力される。
【００２２】
図３は、図２の差動増幅回路の部分を抜き出した回路図である。
図３において、増幅トランジスタＴｂのゲートには、画素ＰＣｎから読み出された信号ＶＦＤが一方の差動入力ＩＮ１として入力される。増幅トランジスタＴｆのゲートには、バイアス電源Ｖｇのバイアス電圧が他方の差動入力ＩＮ２として入力される。
【００２３】
図４は、図２の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
図４において、行選択信号ＡＤＲＥＳｎがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ＲＥＡＤｎとリセット信号ＲＥＳＥＴｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。
【００２４】
フォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤｎがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。
【００２５】
次に、行選択信号ＡＤＲＥＳｎがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流トランジスタＴＬとでソースフォロアが構成される。
【００２６】
そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流トランジスタＴＬとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルの出力電圧Ｖｏｕｔ１として垂直信号線Ｖｌｉｎに出力される。
【００２７】
そして、リセットレベルの出力電圧Ｖｏｕｔ１が増幅トランジスタＴｆのソースに印加されることで、増幅トランジスタＴｆのドレインからリセットレベルの出力電圧Ｖｏｕｔ２が出力される。ここで、増幅トランジスタＴｂのゲートに入力された信号は出力電圧Ｖｏｕｔ２と極性が同一となり、増幅トランジスタＴｆのゲートに入力された信号は出力電圧Ｖｏｕｔ２と極性が反対になる。
【００２８】
また、負荷トランジスタＴｅのゲートは電源電位ＶＤＤに接続されているため、負荷トランジスタＴｅは抵抗として動作し、画素ＰＣから信号を読み出す時は行選択トランジスタＴａがオンしているため、図３に示すように、行選択トランジスタＴａのゲートは電源電位ＶＤＤに接続されているのと等価になり、行選択トランジスタＴａは抵抗として動作する。定電流トランジスタＴＬは、そのトランジスタサイズとゲート電圧で決まる定電流を流す動作を行う。
【００２９】
このため、定電流トランジスタＴＬに流れる電流ＩＴＬは、増幅トランジスタＴｂのソース電流Ｉｂと増幅トランジスタＴｆのソース電流Ｉｆとの和になり、増幅トランジスタＴｂのソース電流Ｉｂが増加すれば、増幅トランジスタＴｆのソース電流Ｉｆは減少し、増幅トランジスタＴｂのソース電流Ｉｂが減少すれば、増幅トランジスタＴｆのソース電流Ｉｆは増加する。このため、増幅トランジスタＴｂと増幅トランジスタＴｆとで差動対が構成され、差動増幅回路１１は差動動作を行うことができる。
【００３０】
増幅トランジスタＴｆおよび負荷トランジスタＴｅのトランジスタサイズを変更することで、差動増幅回路１１の増幅率Ａｖを１以下にしたり、１以上にしたりすることができる。例えば、負荷トランジスタＴｅの抵抗値を増幅トランジスタＴｆの抵抗値より大きくすることにより、増幅率Ａｖを大きくすることができる。
【００３１】
このリセットレベルの信号が垂直信号線Ｖｌｉｎに出力されている時に、スイッチトランジスタＴｃｐ１のゲートにリセットパルスＣＰｃｐが入力されると、コンパレータＰＡの入力電圧が出力電圧でクランプされ、動作点が設定される。
【００３２】
その後、差動増幅回路１１から出力されたリセットレベルの出力電圧Ｖｏｕｔ２がコンデンサＣ１を介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとして三角波が与えられ、リセットレベルの出力電圧Ｖｏｕｔ２と基準電圧ＶＲＥＦとが比較される。そして、リセットレベルの出力電圧Ｖｏｕｔ２のレベルが基準電圧ＶＲＥＦのレベルと一致するまで出力電圧Ｖｏｕｔ３がアップダウンカウンタに出力され、出力電圧Ｖｏｕｔ３に基づいてそのアップダウンカウンタがダウンカウントされることでデジタル値Ｄに変換され、そのデジタル値Ｄが各カラムのリセットレベルとして保持される。
【００３３】
次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流トランジスタＴＬとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルの出力電圧Ｖｏｕｔ１として垂直信号線Ｖｌｉｎに出力される。
【００３４】
そして、信号レベルの出力電圧Ｖｏｕｔ１が増幅トランジスタＴｆのソースに印加されることで、増幅トランジスタＴｆのドレインから信号レベルの出力電圧Ｖｏｕｔ２が出力される。
【００３５】
その後、差動増幅回路１１から出力された信号レベルの出力電圧Ｖｏｕｔ２がコンデンサＣ１を介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとして三角波が与えられ、信号レベルの出力電圧Ｖｏｕｔ２と基準電圧ＶＲＥＦとが比較される。そして、信号レベルの出力電圧Ｖｏｕｔ２のレベルが基準電圧ＶＲＥＦのレベルと一致するまで出力電圧Ｖｏｕｔ３がアップダウンカウンタに出力され、出力電圧Ｖｏｕｔ３に基づいて今度はそのアップダウンカウンタがアップカウントされることでデジタル値Ｄに変換され、そのデジタル値Ｄが各カラムの信号レベルとして保持される。
【００３６】
ここで、リセットレベルの出力電圧Ｖｏｕｔ２に基づいてダウンカウントした後、信号レベルの出力電圧Ｖｏｕｔ２に基づいてアップカウントすることにより、信号レベルの読み出し時にリセットレベルが重畳されている場合においても、そのリセットレベル分を相殺させることができ、ＣＤＳにて信号成分を検出することができる。
【００３７】
また、カラム増幅回路３にて差動増幅回路１１を構成することにより、増幅率Ａｖを調整するためにコンデンサを用いる必要がなくなり、カラム増幅回路３としてスイッチドキャパシタ型増幅回路を用いた場合に比べて面積を縮小することができる。
【００３８】
また、カラム増幅回路３にて差動増幅回路１１を構成することにより、カラム増幅回路３のバイアス電流として定電流トランジスタＴＬに流れる電流を用いることができ、増幅トランジスタＴｂおよび定電流トランジスタＴＬにて構成されるソースフォロア回路と独立にカラム増幅回路３のバイアス電流を設定する必要がなくなることから、スイッチドキャパシタ型増幅回路を用いた場合に比べて消費電力を低減することができる。
【００３９】
また、カラム増幅回路３にて差動増幅回路１１を構成することにより、差動入力ＩＮ１、ＩＮ２の同相成分を相殺させることが可能となり、各カラムのＳ／Ｎ比を向上させることが可能となる。
【００４０】
（第２実施形態）
図５は、本発明の第２実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図５において、この固体撮像装置では、図２のバイアス電源Ｖｇの代わりにサンプルホールド回路ＳＨ１が設けられている。ここで、このサンプルホールド回路ＳＨ１には、スイッチトランジスタＴｃｐ２およびコンデンサＣ２が設けられ、サンプルホールド回路ＳＨ１は自己バイアス回路として動作することができる。
【００４１】
すなわち、サンプルホールド回路ＳＨ１は、スイッチトランジスタＴｃｐ２をオンすることで、差動増幅回路１１の出力電圧Ｖｏｕｔ２をコンデンサＣ２に保持し、増幅トランジスタＴｆのゲートに印加することでバイアス電圧を与えることができる。
【００４２】
図６は、図５の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
図６において、行選択信号ＡＤＲＥＳｎがハイレベルになると、画素ＰＣｎの行選択トランジスタＴａがオンする。そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンすることで、フローティングディフュージョンＦＤに蓄積されていた電荷がリセットされ、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。
【００４３】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力され、増幅トランジスタＴｆにて増幅されることでリセットレベルの出力電圧Ｖｏｕｔ２が出力される。
【００４４】
このリセットレベルの出力電圧Ｖｏｕｔ２が出力されている状態でリセットパルスＣＰが入力されると、スイッチトランジスタＴｃｐ２がオンすることで、このリセットレベルの出力電圧Ｖｏｕｔ２がコンデンサＣ２に保持され、増幅トランジスタＴｆのゲートに印加される。
【００４５】
そして、リセットレベルの出力電圧Ｖｏｕｔ２が増幅トランジスタＴｆのゲートに印加された状態で、読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送されることで、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。
【００４６】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号レベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力され、増幅トランジスタＴｆにて増幅されることで信号レベルの出力電圧Ｖｏｕｔ２が出力される。
【００４７】
なお、増幅トランジスタＴｆと負荷トランジスタＴｅのサイズを変更することで増幅率Ａｖを例えば０．７倍や４倍などに自由に設定できる。また、電源電位ＶＤＤが３Ｖの時、Ｖｏｕｔ２の実用動作範囲は約１．５Ｖから１．０Ｖになる。また、後段のカラムＡＤＣ回路４では、例えば、ＤＡコンバータ７で最大振幅５００ｍＶの三角波を発生させ、ＡＤ変換させることができる。
【００４８】
ここで、サンプルホールド回路ＳＨ１にて自己バイアス動作させることにより、電源電位ＶＤＤが変動したり、増幅率Ａｖが変化したりした場合においても、安定した動作点に設定することができる。
【００４９】
（第３実施形態）
図７は、本発明の第３実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図７において、この固体撮像装置では、図５のカラムＡＤＣ回路４およびサンプルホールド回路ＳＨ１の代わりにカラムＡＤＣ回路４´およびサンプルホールド回路ＳＨ４が設けられている。
【００５０】
ここで、カラムＡＤＣ回路４´では、カラムＡＤＣ回路４のスイッチトランジスタＴｃｐ１が除去されている。サンプルホールド回路ＳＨ４には、スイッチトランジスタＴｃｐ３およびコンデンサＣ４が設けられ、サンプルホールド回路ＳＨ４は自己バイアス回路として動作することができる。
【００５１】
ここで、図５のスイッチトランジスタＴｃｐ２は増幅トランジスタＴｆのゲートとドレインの間に接続されているのに対して、図７のスイッチトランジスタＴｃｐ３はコンパレータＰＡの出力端子と増幅トランジスタＴｆのゲートとの間に接続されている。
【００５２】
そして、サンプルホールド回路ＳＨ４は、スイッチトランジスタＴｃｐ３をオンすることで、コンパレータＰＡの出力電圧Ｖｏｕｔ３をコンデンサＣ４に保持し、増幅トランジスタＴｆのゲートに印加することでバイアス電圧を与えることができる。
【００５３】
これにより、カラムＡＤＣ回路４のスイッチトランジスタＴｃｐ１を除去した場合においても、自己バイアス動作をさせることができ、部品点数を削減することができる。
【００５４】
（第４実施形態）
図８は、本発明の第４実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図８において、この固体撮像装置では、図２のバイアス電源ＶＴＬの代わりに可変部３１が設けられている。ここで、可変部３１には、定電流トランジスタＴＬのゲートにバイアス電圧を印加するバイアス電源ＶＴＬ１、ＶＴＬ２およびバイアス電源ＶＴＬ１、ＶＴＬ２を切り替えるスイッチＳＷＴＬが設けられている。なお、バイアス電源ＶＴＬ１のバイアス電圧はバイアス電源ＶＴＬ２のバイアス電圧よりも高くすることができる。
【００５５】
図９は、図８の差動増幅回路が適用された固体撮像装置の概略的な動作を示すタイミングチャートである。
図９において、行選択信号ＡＤＲＥＳｎがハイレベルになると、画素ＰＣｎの行選択トランジスタＴａがオンする。そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンすることで、フローティングディフュージョンＦＤに蓄積されていた電荷がリセットされ、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。
【００５６】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力され、増幅トランジスタＴｆにて増幅されることでリセットレベルの出力電圧Ｖｏｕｔ２が出力される。
【００５７】
このリセットレベルの出力電圧Ｖｏｕｔ２が出力されている状態でリセットパルスＣＰが入力されると、スイッチトランジスタＴｃｐ２がオンすることで、このリセットレベルの出力電圧Ｖｏｕｔ２がコンデンサＣ２に保持され、増幅トランジスタＴｆのゲートに印加される。
【００５８】
また、リセットパルスＣＰが入力されている状態でスイッチＳＷＴＬがバイアス電源ＶＴＬ１側に切り替えられると、定電流トランジスタＴＬのバイアス電圧が高くなり、定電流トランジスタＴＬの駆動力が上昇する。この結果、リセットレベルの出力電圧Ｖｏｕｔ１が低下する。そしてリセットパルスＣＰがＯＦＦとなり、スイッチＳＷＴＬがバイアス電源ＶＴＬ２側に切り替えられると、リセットレベルの出力電圧Ｖｏｕｔ２は上昇させることができる。
【００５９】
そして、リセットレベルの出力電圧Ｖｏｕｔ２が上昇した状態で、読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送されることで、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。
【００６０】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号レベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力され、増幅トランジスタＴｆにて増幅されることで信号レベルの出力電圧Ｖｏｕｔ２が出力される。
【００６１】
ここで、リセットレベルの出力電圧Ｖｏｕｔ２を上昇させてから信号レベルの出力電圧Ｖｏｕｔ２を出力させることにより、Ｖｏｕｔ２の実用動作範囲を拡大することができる。例えば、図５の構成では、電源電位ＶＤＤが３Ｖの時、Ｖｏｕｔ２の実用動作範囲は約１．５Ｖから１．０Ｖになるのに対し、図８の構成ではＶｏｕｔ２の実用動作範囲は約２Ｖから１．０Ｖになる。また、後段のカラムＡＤＣ回路４では、例えば、ＤＡコンバータ７で最大振幅を１０００ｍＶと２倍に大きくすることにより、図５の構成に比べて基準電圧ＶＲＥＦに発生するノイズとコンパレータＰＡで発生するノイズを１／２に低減させることができる。
【００６２】
なお、上述した第４実施形態では、ゲート電圧を可変とすることで定電流トランジスタＴＬの駆動力を変化させる方法について説明したが、定電流トランジスタＴＬを複数個設け、垂直信号線Ｖｌｉｎに接続される定電流トランジスタＴＬの個数を可変にすることで定電流トランジスタＴＬの駆動力を変化させるようにしてもよい。
【００６３】
あるいは、画素ＰＣｎのリセット信号ＲＥＳＥＴｎを可変にすることで、フローティングディフュージョンＦＤの電位をリセット直後と信号レベルの読み出し直前とで変化させるようにしてもよい。例えば、リセットパルスＣＰがオンの時にリセット信号ＲＥＳＥＴｎを０Vとし、リセットパルスＣＰがオフした後にリセット信号ＲＥＳＥＴｎを０．７Ｖに変化させることで、リセットトランジスタＴｃのゲートとフローティングディフュージョンＦＤ間の容量を介してフローティングディフュージョンＦＤの電位を上下させることができる。
【００６４】
（第５実施形態）
図１０は、本発明の第５実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図１０において、この固体撮像装置では、図５のサンプルホールド回路ＳＨ１の代わりにサンプルホールド回路ＳＨ２および切替回路ＫＴが設けられるとともに、カラム増幅回路３の代わりにカラム増幅回路３´´が設けられている。
【００６５】
ここで、サンプルホールド回路ＳＨ２には、スイッチトランジスタＴｃｐ２、Ｔｐ１、Ｔｐ２およびコンデンサＣ２が設けられている。切替回路ＫＴには、スイッチトランジスタＴｎ１、Ｔｎ２が設けられている。カラム増幅回路３´´には、増幅トランジスタＴｆ１〜Ｔｆ３および負荷トランジスタＴｅ１〜Ｔｅ３が設けられている。
【００６６】
増幅トランジスタＴｆ１と負荷トランジスタＴｅ１とは互いに直列に接続されている。増幅トランジスタＴｆ１〜Ｔｆ３は互いに並列に接続され、動作される増幅トランジスタＴｆ１〜Ｔｆ３の個数を可変とすることで出力抵抗を可変できるようにされている。負荷トランジスタＴｅ１〜Ｔｅ３は互いに並列に接続され、負荷トランジスタＴｅ１〜Ｔｅ３の個数を可変とすることで出力抵抗を可変できるようにされている。
【００６７】
また、スイッチトランジスタＴｎ１は、増幅トランジスタＴｆ１のゲートとグランドとの間に接続され、スイッチトランジスタＴｎ２は、増幅トランジスタＴｆ２のゲートとグランドとの間に接続されている。スイッチトランジスタＴｐ１は、増幅トランジスタＴｆ１のゲートと増幅トランジスタＴｆ３のゲートとの間に接続され、スイッチトランジスタＴｐ２は、増幅トランジスタＴｆ２のゲートと増幅トランジスタＴｆ３のゲートとの間に接続されている。
【００６８】
そして、切替信号ＳＷ３、ＳＷ４は負荷トランジスタＴｅ２、Ｔｅ３のゲートにそれぞれ入力され、切替信号ＳＷ１Ｎ、ＳＷ２ＮはスイッチトランジスタＴｎ１、Ｔｎ２のゲートにそれぞれ入力され、切替信号ＳＷ１Ｐ、ＳＷ２ＰはスイッチトランジスタＴｐ１、Ｔｐ２のゲートにそれぞれ入力される。なお、切替信号ＳＷ１Ｎは切替信号ＳＷ１Ｐを反転させた信号を用いることができ、切替信号ＳＷ２Ｎは切替信号ＳＷ２Ｐを反転させた信号を用いることができる。
【００６９】
そして、切替信号ＳＷ３、ＳＷ４、ＳＷ１Ｐ、ＳＷ２Ｐがロウレベルの場合、増幅トランジスタＴｆ１、Ｔｆ２と負荷トランジスタＴｅ２、Ｔｅ３がオフし、増幅トランジスタＴｆ３と負荷トランジスタＴｅ１とでカラム増幅回路３´´の増幅動作が行われる。
【００７０】
また、切替信号ＳＷ３、ＳＷ４、ＳＷ１Ｐ、ＳＷ２Ｐの少なくとも１個がハイレベルになると、それに応じて増幅トランジスタＴｆ１、Ｔｆ２と負荷トランジスタＴｅ２、Ｔｅ３の少なくとも１個がオンし、カラム増幅回路３´´の増幅動作に使用される増幅トランジスタＴｆ１〜Ｔｆ３と負荷トランジスタＴｅ１〜Ｔｅ３の個数が変更されることで、カラム増幅回路３´´の増幅率Ａｖｈが９段階に変化される。
【００７１】
なお、上述した第５実施形態では、３個の増幅トランジスタＴｆ１〜Ｔｆ３を互いに並列に接続し、３個の負荷トランジスタＴｅ１〜Ｔｅ３を互いに並列に接続する方法について説明したが、この並列される増幅トランジスタＴｆ１〜Ｔｆ３および負荷トランジスタＴｅ１〜Ｔｅ３の個数は３個ずつに限定されることなく任意の個数に設定することができる。
【００７２】
また、上述した第５実施形態では、増幅率Ａｖを可変とするために、増幅トランジスタＴｆ１〜Ｔｆ３および負荷トランジスタＴｅ１〜Ｔｅ３の個数を可変とする方法について説明したが、図５の負荷トランジスタＴｅのゲート電圧を可変とすることで増幅率Ａｖを可変とするようにしてもよい。
【００７３】
（第６実施形態）
図１１は、本発明の第６実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１１において、この固体撮像装置では、図１の構成に加え、オプティカルブラック部２１、定電流源回路２２およびバイアス発生回路２３が設けられている。
【００７４】
ここで、バイアス発生回路２３は、図２の増幅トランジスタＴｆのゲートに印加されるバイアス電圧を発生させることができる。なお、このバイアス電圧は、図３の画素ＰＣｎから読み出された信号ＶＦＤを模擬するように生成することができる。
【００７５】
定電流源回路２２は、画素ＰＣｎから信号を読み出すために形成されるソースフォロア回路のバイアス電流を発生させるとともに、バイアス発生回路２３との間で形成されるソースフォロア回路のバイアス電流を発生させることができる。
【００７６】
オプティカルブラック部２１は、画素アレイ部１に入射した光がバイアス発生回路２３に漏れるのを防止するための遮光領域を形成することができる。
【００７７】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号ＶＦＤは増幅トランジスタＴｂの差動入力ＩＮ１として用いられることで、出力電圧Ｖｏｕｔ１が増幅トランジスタＴｂからカラム増幅回路３に伝送される。
【００７８】
また、バイアス発生回路２３にて生成されたバイアス電圧は増幅トランジスタＴｆの差動入力ＩＮ２として用いられ、増幅トランジスタＴｂ、Ｔｆが差動動作によって増幅トランジスタＴｆから出力電圧Ｖｏｕｔ２が出力される。そして、出力電圧Ｖｏｕｔ２がカラムＡＤＣ回路４に送られると、画素ＰＣから読み出された信号の読み出しレベルとリセットレベルとに差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力データＶｏｕｔとして出力される。
【００７９】
図１２は、本発明の第６実施形態に係る固体撮像装置に適用される差動増幅回路のバイアス発生回路の概略構成を示す回路図である。
図１２において、バイアス発生回路２３には、画素ＰＣｎの動作を模擬するダミー画素ＰＭｎおよびダミー画素ＰＭｎからの出力電圧Ｖｏｕｔｂのレベルをシフトさせるレベルシフト回路ＳＦが設けられている。
【００８０】
ダミー画素ＰＭｎには、ダミーフォトダイオードＰＤ´、ダミー行選択トランジスタＴａ´、ダミー増幅トランジスタＴｂ´、ダミーリセットトランジスタＴｃ´およびダミー読み出しトランジスタＴｄ´がそれぞれ設けられている。また、ダミー増幅トランジスタＴｂ´とダミーリセットトランジスタＴｃ´とダミー読み出しトランジスタＴｄ´との接続点には検出ノードとしてダミーフローティングディフュージョンＦＤ´が形成されている。なお、ダミー画素ＰＭｎでは、ダミーフォトダイオードＰＤ´に光が入射しないように遮光することができる。
【００８１】
そして、ダミー読み出しトランジスタＴｄ´のソースは、ダミーフォトダイオードＰＤ´に接続され、ダミー読み出しトランジスタＴｄ´のゲートには、読み出し信号ＲＥＡＤｂが入力される。また、ダミーリセットトランジスタＴｃ´のソースは、ダミー読み出しトランジスタＴｄ´のドレインに接続され、ダミーリセットトランジスタＴｃ´のゲートには、リセット信号ＲＥＳＥＴｂが入力され、ダミーリセットトランジスタＴｃ´のドレインは、電源電位ＶＤＤに接続されている。また、ダミー行選択トランジスタＴａ´のゲートには、行選択信号ＡＤＲＥＳｂが入力され、ダミー行選択トランジスタＴａ´のドレインは、電源電位ＶＤＤに接続されている。また、ダミー増幅トランジスタＴｂ´のゲートは、ダミー読み出しトランジスタＴｄ´のドレインに接続され、ダミー増幅トランジスタＴｂ´のドレインは、ダミー行選択トランジスタＴａ´のソースに接続されている。
【００８２】
なお、図１２の例では、ダミーフォトダイオードＰＤ´を設けた場合について説明したが、ダミーフォトダイオードＰＤ´は省略するようにしてもよい。また、読み出し信号ＲＥＡＤｂ、リセット信号ＲＥＳＥＴｂおよび行選択信号ＡＤＲＥＳｂは、読み出し信号ＲＥＡＤｎ、リセット信号ＲＥＳＥＴｎおよび行選択信号ＡＤＲＥＳｎと同様の信号をそれぞれ用いることができる。
【００８３】
レベルシフト回路ＳＦには、トランジスタＴｇ、Ｔｈが設けられている。そして、トランジスタＴｇのドレインおよびゲートは、電源電位ＶＤＤに接続されている。トランジスタＴｈのドレインおよびゲートは、トランジスタＴｇのソースに接続され、トランジスタＴｈのソースは、ダミー増幅トランジスタＴｂ´のソースに接続されている。
【００８４】
定電流源回路２２には、画素ＰＣｎおよび差動増幅回路３にバイアス電流を供給する定電流トランジスタＴＬ１および画素ＰＣｎおよびバイアス発生回路２３にバイアス電流を供給する定電流トランジスタＴＬ２が設けられている。
【００８５】
そして、定電流トランジスタＴＬ１のドレインは、垂直信号線Ｖｌｉｎに接続され、定電流トランジスタＴＬ２のドレインは、ダミー増幅トランジスタＴｂ´のソースに接続されている。定電流トランジスタＴＬ１のゲートおよび定電流トランジスタＴＬ２のゲートは、バイアス電源ＶＴＬに接続されている。
【００８６】
なお、定電流トランジスタＴＬ１は増幅トランジスタＴｂとともにソースフォロワを構成し、定電流動作をすることができる。また、定電流トランジスタＴＬ２はダミー増幅トランジスタＴｂ´とともにソースフォロワを構成し、定電流動作をすることができる。ここで、定電流トランジスタＴＬ１のゲートおよび定電流トランジスタＴＬ２のゲートには同一のバイアス電圧を供給することにより、増幅トランジスタＴｂのソース電流とダミー増幅トランジスタＴｂ´のソース電流とを互いに等しくすることができる。
【００８７】
そして、行選択信号ＡＤＲＥＳｎ、ＡＤＲＥＳｂがハイレベルになると、行選択トランジスタＴａおよびダミー行選択トランジスタＴａ´がオンする。そして、行選択トランジスタＴａおよびダミー行選択トランジスタＴａ´がオンの状態でリセット信号ＲＥＳＥＴｎ、ＲＥＳＥＴｂがハイレベルになると、リセットトランジスタＴｃおよびダミーリセットトランジスタＴｃ´がオンすることで、フローティングディフュージョンＦＤおよびダミーフローティングディフュージョンＦＤ´に蓄積されていた電荷がリセットされ、フローティングディフュージョンＦＤおよびダミーフローティングディフュージョンＦＤ´のリセットレベルに応じた電圧が増幅トランジスタＴｂおよびダミー増幅トランジスタＴｂ´のゲートにそれぞれかかる。
【００８８】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力される。また、ダミー増幅トランジスタＴｂ´のゲートに印加された電圧にダミー増幅トランジスタＴｂ´のソース電圧が追従することで、リセットレベルの出力電圧ＶｏｕｔｂがトランジスタＴｈのソースに印加される。
【００８９】
そして、リセットレベルの出力電圧ＶｏｕｔｂがトランジスタＴｈを介してトランジスタＴｈのドレインから出力されることで、トランジスタＴｈの閾値電圧Ｖｔｈ分だけ引き上げられたリセットレベルの出力電圧Ｖｔｆが生成され、増幅トランジスタＴｆのゲートに印加される。
【００９０】
そして、リセットレベルの出力電圧ＶＦＤが差動入力ＩＮ１として増幅トランジスタＴｂのゲートに印加され、リセットレベルの出力電圧Ｖｔｆが差動入力ＩＮ２として増幅トランジスタＴｆのゲートに印加されることにより、増幅トランジスタＴｂ、Ｔｆが差動動作し、リセットレベルの出力電圧Ｖｏｕｔ２が出力される。
【００９１】
次に、行選択トランジスタＴａおよびダミー行選択トランジスタＴａ´がオンの状態で、読み出し信号ＲＥＡＤｎ、ＲＥＡＤｂがハイレベルになると、読み出しトランジスタＴｄおよびダミー読み出しトランジスタＴｄ´がオンし、フォトダイオードＰＤおよびダミーフォトダイオードＰＤ´に蓄積されていた電荷がフローティングディフュージョンＦＤおよびダミーフローティングディフュージョンＦＤ´にそれぞれ転送されることで、フローティングディフュージョンＦＤおよびダミーフローティングディフュージョンＦＤ´の信号レベルに応じた電圧が増幅トランジスタＴｂおよびダミー増幅トランジスタＴｂ´のゲートにそれぞれかかる。
【００９２】
そして、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号レベルの出力電圧Ｖｏｕｔ１が垂直信号線Ｖｌｉｎに出力される。また、ダミー増幅トランジスタＴｂ´のゲートに印加された電圧にダミー増幅トランジスタＴｂ´のソース電圧が追従することで、信号レベルの出力電圧ＶｏｕｔｂがトランジスタＴｈのソースに印加される。
【００９３】
そして、信号レベルの出力電圧ＶｏｕｔｂがトランジスタＴｈを介してトランジスタＴｈのドレインから出力されることで、トランジスタＴｈの閾値電圧Ｖｔｈ分だけ引き上げられた信号レベルの出力電圧Ｖｔｆが生成され、増幅トランジスタＴｆのゲートに印加される。
【００９４】
そして、信号レベルの出力電圧ＶＦＤが差動入力ＩＮ１として増幅トランジスタＴｂのゲートに印加され、信号レベルの出力電圧Ｖｔｆが差動入力ＩＮ２として増幅トランジスタＴｆのゲートに印加されることにより、増幅トランジスタＴｂ、Ｔｆが差動動作し、信号レベルの出力電圧Ｖｏｕｔ２が出力される。
【００９５】
ここで、電源ノイズやグランドノイズや定電流源回路２２の出力変動などは画素ＰＣｎおよびダミー画素ＰＭｎに同じようにかかる。このため、増幅トランジスタＴｂ、Ｔｆを差動動作させることにより、電源ノイズやグランドノイズなどの同相成分を相殺させることができ、低照度においても横筋ノイズが目立たなくすることができる。
【００９６】
なお、消費電力を低減するため、バイアス発生回路２３は必ずしも水平画素数と同数だけ設けるひつようはなく、間引いて配置しても良い。また各バイアス発生回路２３で発生するランダムノイズを低減するために、カラムごとに設けられた全てのバイアス発生回路２３の出力端子は共通に接続するようにしてもよい。
【００９７】
（第７実施形態）
図１３は、本発明の第７実施形態に係る固体撮像装置に適用される差動増幅回路のバイアス発生回路の概略構成を示す回路図である。
図１３において、この固体撮像装置では、図１２のバイアス発生回路２３の代わりにバイアス発生回路２３´が設けられ、バイアス発生回路２３´には図１２のレベルシフト回路ＳＦの代わりにサンプルホールド回路ＳＨ３が設けられている。ここで、このサンプルホールド回路ＳＨ３には、スイッチトランジスタＴｃｐおよびコンデンサＣ３が設けられ、サンプルホールド回路ＳＨ３は自己バイアス回路として動作することができる。
【００９８】
そして、コンデンサＣ３は、ダミー増幅トランジスタＴｂ´のソースと増幅トランジスタＴｆのゲートとの間に接続され、スイッチトランジスタＴｃｐは、増幅トランジスタＴｆのドレインとゲートとの間に接続されている。
【００９９】
そして、サンプルホールド回路ＳＨ３は、スイッチトランジスタＴｃｐをオンすることで、差動増幅回路１１の出力電圧Ｖｏｕｔ２をコンデンサＣ３に保持し、ダミー増幅トランジスタＴｂ´のゲートに印加することでバイアス電圧を与えることができる。
【０１００】
（その他の実施形態）
図１４は、図１または図１３の固体撮像装置に適用される他の差動増幅回路の概略構成を示す回路図である。
図１４において、図３の実施形態では、増幅トランジスタＴｂに行選択トランジスタＴａが直列接続された画素ＰＣを例にとったが、画素ＰＣの代わりに行選択トランジスタＴａが省略された画素ＰＣ´を用いるようにしてもよい。
【０１０１】
（第４実施形態）
図１５は、図１または図１３の固体撮像装置に適用される他の差動増幅回路の概略構成を示す回路図である。
図１５において、この固体撮像装置では、図１のカラム増幅回路３の代わりにカラム増幅回路３´が設けられている。ここで、図３の実施形態では、カラム増幅回路３の負荷トランジスタＴｅとしてＮチャンネル電界効果トランジスタを用いる方法を例にとったが、カラム増幅回路３´の負荷トランジスタＴｅ´としてＰチャンネル電界効果トランジスタが用いられている。
【０１０２】
ここで、図３の実施形態では、負荷トランジスタＴｅのゲートは電源電位ＶＤＤに接続されていたが、図１５の実施形態では、負荷トランジスタＴｅ´のゲートは増幅トランジスタＴｆのドレインに接続される。
【０１０３】
なお、行選択トランジスタＴａ、増幅トランジスタＴｂ、Ｔｆ、リセットトランジスタＴｃ、読み出しトランジスタＴｄおよび定電流トランジスタＴＬについても、Ｎチャンネル電界効果トランジスタの代わりにＰチャンネル電界効果トランジスタを用いるようにしてもよいし、Ｎチャンネル電界効果トランジスタとＰチャンネル電界効果トランジスタとを組み合わせて用いるようにしてもよい。
【０１０４】
図１６は、本発明の第１２実施形態に係る固体撮像装置に適用される差動増幅回路の概略構成を示す回路図である。
図１６において、この固体撮像装置では、図３の構成に加えスイッチＳＷｓｆが設けられている。ここで、スイッチＳＷｓｆは、負荷トランジスタＴｅのゲートの接続先を電源電位ＶＤＤとグランド電位との間で切り替えることができる。
【０１０５】
そして、スイッチＳＷｓｆがオフすると、負荷トランジスタＴｅのゲート電位が電源電位ＶＤＤに設定され、増幅トランジスタＴｂ、Ｔｆにて差動動作ができるようにする。一方、スイッチＳＷｓｆがオンすると、負荷トランジスタＴｅがオフし、出力電圧Ｖｏｕｔ１が増幅トランジスタＴｆを介して出力電圧Ｖｏｕｔ２として出力される。
【０１０６】
ここで、出力電圧Ｖｏｕｔ１が増幅トランジスタＴｆを介して出力電圧Ｖｏｕｔ２として出力されるようにすることにより、各カラムの差動増幅回路１１の増幅率Ａｖのばらつきや差動増幅回路１１の出力ノイズ（出力抵抗で発生する熱雑音）の影響をなくすことができる。さらに、出力電圧Ｖｏｕｔ２の極性は、差動増幅動作時とソースフォロワ動作時で同じ負極性（信号が大きくなると、直流電圧が低下する）となるため、後段のカラムＡＤＣ回路４の動作を変更することなく、差動増幅動作とソースフォロワ動作を切り換えることができる。
【０１０７】
なお、差動増幅回路１１の増幅率Ａｖのばらつきを低減するために、増幅に寄与する増幅トランジスタＴｆおよび負荷トランジスタＴｅをそれぞれＮ個並列接続するようにしてもよい。さらに、増幅率のばらつきを低減するために、ラインメモリなど利用して出力データをカラムごとに記憶し、各カラムの増幅率Ａｖを補正するようにしてもよい。
【０１０８】
また、上述した実施形態では、出力抵抗を構成するために負荷トランジスタＴｅを用いる方法について説明したが、出力抵抗を抵抗自体で構成するようにしてもよい。
また、上述した実施形態では、行選択トランジスタＴａは、増幅トランジスタＴｂと電源ＶＤＤ間に配置したが、配置を入れ替えて増幅トランジスタＴｂと垂直信号線Ｖｌｉｎ間に配置する構成にしてもよい。
【符号の説明】
【０１０９】
ＰＣ、ＰＣｎ、ＰＣｎ＋１  画素、ＰＭｎ  ダミー画素、Ｔａ  行選択トランジスタ、Ｔａ´  ダミー行選択トランジスタ、Ｔｂ、Ｔｆ、Ｔｆ１〜Ｔｆ３  増幅トランジスタ、Ｔｂ´  ダミー増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｃ´  ダミーリセットトランジスタ、Ｔｄ  読み出しトランジスタ、Ｔｄ´  ダミー読み出しトランジスタ、Ｔｅ、Ｔｅ´、Ｔｅ１〜Ｔｅ３  負荷トランジスタ、ＴＬ、ＴＬ１、ＴＬ２  定電流トランジスタ、ＰＤ  フォトダイオード、ＰＤ´  ダミーフォトダイオード、ＦＤ  フローティングディフュージョン、ＦＤ´  ダミーフローティングディフュージョン、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、Ｖｇ、ＶＴＬ、ＶＴＬ１、ＶＴＬ２  バイアス電源、Ｔｃｐ１〜Ｔｃｐ３、Ｔｐ１、Ｔｐ２、Ｔｎ１、Ｔｎ２  スイッチトランジスタ、ＰＡ  コンパレータ、Ｃ１〜Ｃ４  コンデンサ、１  画素アレイ部、２  行走査回路、３、３´、３´´  カラム増幅回路、４、４´  カラムＡＤＣ回路、５  カラム走査回路、６  タイミング制御回路、７  ＤＡコンバータ、ＳＨ１〜ＳＨ４  サンプルホールド回路、ＳＷＴＬ、ＳＷｓｆ  スイッチ、ＫＴ  切替回路、１１  差動増幅回路、２１  オプティカルブラック画素部、２２  定電流源回路、２３、２３´  バイアス発生回路、ＳＦ  レベルシフト回路、Ｔｇ、Ｔｈ  トランジスタ、３１  可変部
【図１】
2011239068.tif 000003
【図２】
2011239068.tif 000004
【図３】
2011239068.tif 000005
【図４】
2011239068.tif 000006
【図５】
2011239068.tif 000007
【図６】
2011239068.tif 000008
【図７】
2011239068.tif 000009
【図８】
2011239068.tif 000010
【図９】
2011239068.tif 000011
【図１０】
2011239068.tif 000012
【図１１】
2011239068.tif 000013
【図１２】
2011239068.tif 000014
【図１３】
2011239068.tif 000015
【図１４】
2011239068.tif 000016
【図１５】
2011239068.tif 000017
【図１６】
2011239068.tif 000018