(57)【要約】【課題】マイクロコンピュータのスタンバイ時にウォッチドッグタイマを停止させても、高いセキュリティ機能を維持できるようにし、スタンバイ時の消費電流を低減させる。【解決手段】本発明に係るウォッチドッグタイマ２は、クロック信号をカウントするカウンタ１１と、マイクロコンピュータ１をスタンバイ状態にする指示信号としてのスタンバイ要求信号、及びマイクロコンピュータ１がスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、カウンタ１１を制御する手段１２とを備える。【選択図】図１
2011134063.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータの異常を監視するウォッチドッグタイマであって、
クロック信号をカウントするカウンタと、
前記マイクロコンピュータをスタンバイ状態にする指示信号としてのスタンバイ要求信号、及び前記マイクロコンピュータがスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、前記カウンタを制御する手段と、
を備えるウォッチドッグタイマ。
【請求項２】
前記マイクロコンピュータをスタンバイ状態に遷移させる条件が発生したことを示す複数のスタンバイ移行条件信号の論理積を、前記スタンバイ要求信号とする手段、
を更に備える請求項１に記載のウォッチドッグタイマ。
【請求項３】
前記スタンバイ移行条件信号には、低電圧検出信号が含まれる、
請求項２に記載のウォッチドッグタイマ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータの異常を監視するウォッチドッグタイマに関するものである。
【背景技術】
【０００２】
現在、多くのマイクロコンピュータには、その異常を監視するウォッチドッグタイマが内蔵されている。ウォッチドッグタイマは、メイン機能から独立し、メイン機能の状態とは関係なくクロック信号をカウントアップ（又はダウン）するものであり、カウント値が所定値に達した時に、オーバーフロー信号を出力し、システムのリセット等の処置を実行させるものである。メイン機能が正常に動作している時には、ウォッチドッグタイマのカウント値は定期的に初期値にクリアされるが、アプリケーションのハング等の不具合が生ずると、このクリアが行われず、カウント値は所定値に達することとなる。
【０００３】
以下に、ウォッチドッグタイマに関する先行技術を挙げる。特許文献１において、リセット解除直後からウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合にソフトウェアを起動して選択された動作モードでウォッチドッグタイマの動作を制御する制御回路を備え、動作モードは、ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含むウォッチドッグタイマが開示されている。
【０００４】
特許文献２において、マイクロコンピュータの通常動作中に異常を検出する通常時異常検出手段と、マイクロコンピュータのスタンバイ動作中の異常を検出するスタンバイ時異常検出手段と、マイクロコンピュータへのスタンバイ指示信号に従い、通常時異常検出手段を動作させる通常検出モードと、スタンバイ時異常検出手段を動作させるスタンバイ検出モードとを切り換える検出モード切換手段とを備える異常監視装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８９６１４号公報
【特許文献２】特開２００４−３２６６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示される構成は、一度設定された動作モードを、最もセキュリティレベルの高いリセット信号が発生しない限り、変更不可能とすることで、高セキュリティを実現している。しかしながら、一度動作を確定した後は、ウォッチドッグタイマが常に動作し続けるため、装置やマイクロコンピュータの状態に関わらず、一定周期でウォッチドッグタイマをクリアする必要がある。そのため、システムがスタンバイ状態にあっても、マイクロコンピュータはウォッチドッグタイマをクリアするために一定周期でスタンバイ状態から復帰する必要があり、スタンバイ時の消費電流が大きくなるという問題がある。
【０００７】
また、上記特許文献２に開示される構成は、スタンバイ状態専用の暴走検出手段を備えることで、マイクロコンピュータが一定周期でスタンバイ状態から復帰することを不要にしている。しかしながら、スタンバイ時にウォッチドッグタイマそのものが動作していることにより、スタンバイ時における消費電流の削減には改善の余地がある。また、この構成は、外部部品を使用することを前提とするため、部品コストが増大するという問題がある。
【課題を解決するための手段】
【０００８】
上記課題の解決を図る本発明は、マイクロコンピュータの異常を監視するウォッチドッグタイマであって、クロック信号をカウントするカウンタと、前記マイクロコンピュータをスタンバイ状態にする指示信号としてのスタンバイ要求信号、及び前記マイクロコンピュータがスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、前記カウンタを制御する手段とを備えるものである。
【０００９】
上記本発明によれば、マイクロコンピュータがスタンバイ状態から復帰できない状態に陥った時、このマイクロコンピュータを包含するシステムからのスタンバイ要求信号が解除された時点で、インヒビット信号がインアクティブとなり、カウンタは動作を開始することができる。また、マイクロコンピュータがスタンバイ状態に移行できない状態に陥った時、スタンバイ・ステータス信号が出力されないため、インヒビット信号がインアクティブとなり、カウンタは動作を継続することができる。これにより、マイクロコンピュータのスタンバイ時にカウンタを停止させても、必要時にはこのカウンタを動作させることができる。更に、ＣＰＵ(Central Processing Unit)からウォッチドッグタイマへの直接的な制御手段を必要としないことから、ＣＰＵの暴走によりウォッチドッグタイマが誤停止する可能性が排除される。
【発明の効果】
【００１０】
本発明によれば、マイクロコンピュータのスタンバイ時にウォッチドッグタイマのカウンタを停止させても、高いセキュリティ機能を維持することが可能となる。これにより、スタンバイ時の暗電流を低減させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係るウォッチドッグタイマを備えるマイクロコンピュータ、及びこれらを含むシステムの構成を示す機能ブロック図である。
【図２】実施の形態１に係るマイクロコンピュータの動作を示すタイミングチャートである。
【図３】本発明の実施の形態２に係るウォッチドッグタイマを備えるマイクロコンピュータ、及びこれらを含むシステムの構成を示す機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態を説明する。尚、異なる実施の形態において、同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００１３】
実施の形態１
図１は、本実施の形態に係るウォッチドッグタイマ（以下、ＷＤＴ(watchdog timer)と略記する）２を備えるマイクロコンピュータ（以下、マイコンと略記する）１の構成を示している。
【００１４】
マイコン１は、ＣＰＵ、メモリ、Ｉ／Ｏポート等を備え、制御プログラム、又は各種論理回路の組み合わせにより、所定の機能を実現するものであり、製品としての各種電子機器（以下、システムと称する）の一部として用いられる。ここでは、本発明を特徴付ける部分について説明する。本実施の形態に係るマイコン１は、ＷＤＴ２、スタンバイ制御部３、ＡＮＤゲート４を備える。
【００１５】
ＷＤＴ２は、カウンタ１１、ＯＲゲート１２を備える。カウンタ１１は、水晶振動子等を用いて所定の周波数のクロック信号を発生させるクロック発生回路１５、ラッチ回路等を用いてこのクロック信号のパルス数をカウントアップするカウント回路１６を備える。マイコン１は、カウント回路１６に対し、そのカウントアップを停止させ０に戻すクリア信号を出力する。クリア信号は、マイコン１の正常動作時には、定期的に発信される。カウント回路１６は、クリア信号を受信することなくカウント値が所定値に達した時に、異常発生を示すオーバーフロー信号を出力する。
【００１６】
マイコン１は、システムからのスタンバイ要求があった場合に、スタンバイ状態となる。スタンバイ制御部３は、システムからスタンバイ要求があったことを示すスタンバイ要求信号が入力されると、マイコン１をスタンバイ状態にする。また、スタンバイ制御部３は、マイコン１がスタンバイ状態になっている時に、そのことを示すスタンバイ・ステータス信号を出力する。
【００１７】
ＯＲゲート１２は、スタンバイ要求信号と、スタンバイ・ステータス信号とを入力し、これら両信号の論理和であるインヒビット信号を出力する。インヒビット信号は、カウンタ１１のクロック発生回路１５及びカウント回路１６に入力される。インヒビット信号がアクティブの場合には、カウンタ１１が停止する。インヒビット信号がインアクティブの場合には、カウンタが動作する。
【００１８】
マイコン１は、システムのレギュレータ２１から電源電圧ＶＤＤを与えられる。また、レギュレータ２１からの出力電圧は、リセット電圧監視部２２により監視され、異常が検出された場合に、このリセット電圧監視部２２からリセット要求信号が出力される。
【００１９】
ＡＮＤゲート４は、リセット電圧監視部２２からのリセット要求信号と、ＷＤＴ２からのオーバーフロー信号とを入力し、これら両信号の論理積であるリセット信号を出力する。リセット信号は、ＷＤＴ２、スタンバイ制御部３、その他必要な部に出力され、マイコン１全体をリセット状態にする。
【００２０】
図２は、上記構成のマイコン１の動作を示すタイミングチャートである。同図が示すように、リセット信号の解除（Ｈレベル）後、システムからのスタンバイ要求信号がインアクティブ（Ｈレベル）の時（Ａ）、ＯＲゲート１２の出力であるインヒビット信号がインアクティブ（Ｈレベル）となる（Ｂ）。これにより、クロック発生回路１５がＷＤＴ専用クロックの発振を開始する（Ｃ）と共に、カウント回路１６がカウントアップを開始する（Ｄ）。
【００２１】
その後、システムからのスタンバイ要求信号がアクティブ（Ｌレベル）になると（Ｅ）、スタンバイ制御部３がこのスタンバイ要求信号を受け、マイコン１をスタンバイ状態に遷移させる（Ｆ）と共に、スタンバイ・ステータス信号をスタンバイ状態（Ｌレベル）とする（Ｇ）。これにより、インヒビット信号がアクティブ（Ｌレベル）となり（Ｈ）、ＷＤＴ専用クロックが停止する（Ｉ）と共に、カウント回路１６がカウント値を０にクリアする（Ｊ）。カウント回路１６は、インヒビット信号がアクティブの間、カウントアップを停止する。
【００２２】
その後、再びスタンバイ要求信号がインアクティブ（Ｈレベル）になると（Ｋ）、インヒビット信号がインアクティブとなる（Ｌ）。これにより、ＷＤＴ専用クロックが発振を開始する（Ｍ）と共に、カウント回路１６がカウントアップを開始する（Ｎ）。また、スタンバイ制御部３は、スタンバイ要求信号がインアクティブになったことを受け、マイコン１をスタンバイ状態から復帰させる（Ｏ）と共に、スタンバイ・ステータス信号を動作状態（Ｈレベル）とする（Ｐ）。その後、リセット信号がＬレベルになれば、再びマイコン１がリセット状態となる（Ｑ）。
【００２３】
上記のように、本実施の形態においては、カウンタ１１を制御するために、リセット信号の他に、システムからのスタンバイ要求信号と、マイコン１がスタンバイ状態に入ったことを示すスタンバイ・ステータス信号との論理和で生成されるインヒビット信号を利用する。これにより、マイコン１がスタンバイ状態から復帰できない状態に陥った時、システムからのスタンバイ要求信号が解除された時点で、インヒビット信号がインアクティブとなり、カウンタ１１は動作を開始することができる。また、マイコン１がスタンバイ状態に移行できない状態に陥った時、スタンバイ・ステータス信号が出力されないため、インヒビット信号がインアクティブとなり、カウンタ１１は動作を継続することができる。このように、マイコン１のスタンバイ時にカウンタ１１を停止させても、必要時にはこのカウンタ１１を動作させることができる。更に、ＣＰＵ(Central Processing Unit)からウォッチドッグタイマへの直接的な制御手段を必要としないことから、ＣＰＵの暴走によりウォッチドッグタイマが誤停止する可能性が排除される。
【００２４】
以上のように、本実施の形態によれば、マイコン１のスタンバイ時にＷＤＴ２のカウンタ１１を停止させても、高いセキュリティ機能を維持することが可能となる。これにより、スタンバイ時の暗電流を低減させることが可能となる。
【００２５】
実施の形態２
図３は、本実施の形態に係るＷＤＴ２を備えるマイコン３１の構成を示している。マイコン３１は、第２のＡＮＤゲート３２を備えている。また、マイコン３１を包含するシステムは、システム電源電圧監視部３５を備えている。
【００２６】
システム電源電圧監視部３５は、システムの電源電圧が適正範囲内にあるかを検出する周知のデバイスであり、電源電圧が下限値に達した時に、低電圧検出信号を出力する。低電圧検出信号は、スタンバイ制御部３に入力され、マイコン１をスタンバイ状態にする指令信号として作用する。
【００２７】
第２のＡＮＤゲート３２は、システムからマイコン１へのスタンバイ要求を示すシステム・スタンバイ要求信号と、システム電源電圧監視部３５から出力される低電圧検出信号とを入力し、これら両信号の論理積であるスタンバイ要求信号を出力する。このスタンバイ要求信号は、上記実施の形態１に係るスタンバイ要求信号と同様に、ＷＤＴ２のＯＲゲート１２に入力される。
【００２８】
即ち、第２のＡＮＤゲート３２は、マイコン１をスタンバイ状態に遷移させる複数の信号（システム・スタンバイ要求信号及び低電圧検出信号）を、論理積により１つの信号に纏めるものである。このような第２のＡＮＤゲート３２を備えることにより、スタンバイ状態を要求する信号が複数存在するシステムにも対応することが可能となる。
【００２９】
尚、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００３０】
１，３１  マイクロコンピュータ（マイコン）
２  ウォッチドッグタイマ（ＷＤＴ）
３  スタンバイ制御部
４  ＡＮＤゲート
１１  カウンタ
１２  ＯＲゲート
１５  クロック発生回路
１６  カウント回路
２２  リセット電圧監視部
３２  第２のＡＮＤゲート
３５  システム電源電圧監視部
【図１】
2011134063.tif 000003
【図２】
2011134063.tif 000004
【図３】
2011134063.tif 000005