(57)【要約】【課題】表示装置を駆動する表示システム用の方法、システム及びコンピュータ・プログラム・プロダクトを提供すること。【解決手段】表示システムは、プロセッサ、第１表示制御装置、第２表示制御装置及び表示装置を含む。第１表示制御装置はプロセッサによって送られる表示データを受ける。また、第１表示制御装置は、プロセッサが新しい複数表示フレームを送るときに表示装置を駆動する。これら表示フレームがプロセッサによって連続して送られるときに、表示装置の制御は、低電力動作に最適化された第２表示制御装置に切り換えられる。【選択図】図２
2011253194.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと、第１表示制御装置と、第２表示制御装置とを備えるコンピュータ関連ユニットにある表示副システムの消費電力を低減するための方法であって、
ａ．如何なる新しいリフレッシュ・データも該プロセッサによって発生されなければ、該第１表示制御装置を機能状態から非機能状態に切り換えるステップと、
ｂ．該第１表示制御装置及び該プロセッサとは別個に該表示副システムにある表示装置をリフレッシュするように、該第１表示制御装置よりも実質的に低電力を消費する該第２表示制御装置を命令するステップと
を備える表示副システムの消費電力低減方法。
【請求項２】
該第１表示制御装置にあるリフレッシュ・データを低減ビット形式に変換するステップを更に備え、該低減ビット形式は、該第１表示制御装置にあるリフレッシュ・データと視覚的に識別不能である請求項１記載の表示副システムの消費電力低減方法。
【請求項３】
該低減ビット形式は、該第２表示制御装置に接続されるフレーム・バッファに格納される請求項２記載の表示副システムの消費電力低減方法。
【請求項４】
該第１表示制御装置にあるリフレッシュ・データを低減ビット形式に変換するステップは、
ａ）低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データの複数赤ビットを処理し、該第１表示制御装置のリフレッシュ・データの該複数赤ビット及び該低減ビット形式は該表示装置の第１ラインの第１画素に対応する、ステップと、
ｂ）低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データの複数緑ビットを処理し、該第１表示制御装置のリフレッシュ・データの該複数緑ビット及び該低減ビット形式は該表示装置の第１ラインの第２画素に対応する、ステップと、
ｃ）低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データの複数青ビットを処理し、該第１表示制御装置のリフレッシュ・データの該複数青ビット及び該低減ビット形式は該表示装置の第１ラインの第３画素に対応する、ステップと
を備える請求項２記載の表示副システムの消費電力低減方法。
【請求項５】
該表示装置の各ラインの各画素について該第１表示制御装置にあるリフレッシュ・データを処理するステップを更に備え、各水平オフセットについてのカラー割当ては、直近のラインから変わる請求項４記載の表示副システムの消費電力低減方法。
【請求項６】
該低減ビット形式をアンチエイリアス化するステップを更に備え、該低減ビット形式をアンチエイリアス化するステップは、該表示装置の各ラインの各画素値を決定するステップを備え、各々の画素のアンチエイリアス化された値は、現在画素の複数値及び複数近傍画素の複数値を演算することによって決定される請求項２記載の表示副システムの消費電力低減方法。
【請求項７】
低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データを処理するステップは、該第１表示制御装置にあるリフレッシュ・データの入力カラー情報を白黒表現に変換するステップを備え、該白黒表現は、該第１表示制御装置にあるリフレッシュ・データについての人の明るさ感覚と調和する請求項２記載の表示副システムの消費電力低減方法。
【請求項８】
該第１表示制御装置にあるリフレッシュ・データを処理するステップは、該第１表示制御装置にあるリフレッシュ・データの緑成分を別の形式に変え、該別の形式は、該第１表示制御装置にあるリフレッシュ・データの緑の内容に物質的視覚的に一致する請求項２記載の表示副システムの消費電力低減方法。
【請求項９】
ａ．該プロセッサが新しいリフレッシュ・データを発生するとき、非機能状態から機能状態に入るように該第１表示制御装置を命令するステップと、
ｂ．新しいリフレッシュ・データが該プロセッサによって発生されたことを該第２表示制御装置に伝えるステップと、
ｃ．該表示装置をリフレッシュするように該第１表示制御装置を命令するステップと
を備える請求項１記載の表示副システムの消費電力低減方法。
【請求項１０】
該第１表示制御装置にある単一のリフレッシュ・データ・フレームを低減ビット形式に変換するステップを更に備え、その変換するステップは、該表示装置をリフレッシュするように該第２表示制御装置を命令する前に実行され、それにより該変換するステップは、該表示処理の効率を高める請求項９記載の表示副システムの消費電力低減方法。
【請求項１１】
該第２表示制御装置は非機能状態に入ることができ、該非機能状態は、該プロセッサの介在無しに該表示装置のリフレッシュを非作動にすることによって入れられる請求項１記載の表示副システムの消費電力低減方法。
【請求項１２】
該第２表示制御装置は該表示装置を完全に切ることができる請求項１１記載の表示副システムの消費電力低減方法。
【請求項１３】
該第２表示制御装置は、１又はそれ以上の入力装置からの入力信号の受信時に、非機能状態から機能状態に自律的に切り換えることができ、該１又はそれ以上の入力装置は、該コンピュータ関連ユニットに接続され、該入力信号は、プロセッサの介在無しに該第２表示制御装置によって受信される請求項１１記載の表示副システムの消費電力低減方法。
【請求項１４】
該コンピュータ関連ユニットに接続される該１又はそれ以上の入力装置からの入力信号は、該第２表示制御装置にあるピンによって受信される請求項１３記載の表示副システムの消費電力低減方法。
【請求項１５】
該第２表示制御装置は、１又はそれ以上の入力装置からの入力信号の受信時に、非機能状態から機能状態に自律的に切り換えることができ、該１又はそれ以上の入力装置は、該コンピュータ関連ユニットに接続され、該入力信号は、プロセッサの介在を経由して該第２表示制御装置によって受信される請求項１１記載の表示副システムの消費電力低減方法。
【請求項１６】
コンピュータ読取り自在媒体に格納された複数のコンピュータ実行命令に従ってデータ・プロセッサによって実行される、コンピュータ関連ユニットにある表示副システムの消費電力を低減するための請求項１記載の表示副システムの消費電力低減方法。
【請求項１７】
コンピュータ関連ユニットにある表示副システムの消費電力を低減するためのシステムであって、
ａ）該表示副システムにある表示装置によって表示されるリフレッシュ・データを発生するプロセッサと、
ｂ）該表示装置を該リフレッシュ・データでリフレッシュする第１表示制御装置と、
ｃ）該第１表示制御装置及び該プロセッサとは別個に該表示装置を該リフレッシュ・データでリフレッシュする第２表示制御装置と
を備え、
ｉ）該第２表示制御装置は、該第１表示制御装置及び該プロセッサとは別個に該表示装置をリフレッシュするためのリフレッシュ・フレームを格納するフレーム・バッファを備える
表示副システムの消費電力低減システム。
【請求項１８】
該第２表示制御装置は入力ポートを更に備え、該入力ポートは、該表示装置にある各ラインの各画素について該第１表示制御装置にあるリフレッシュ・データを受け、該リフレッシュ・データは該プロセッサによって発生される請求項１７記載の表示副システムの消費電力低減システム。
【請求項１９】
該第２表示制御装置は出力ポートを更に備え、該出力ポートは、該コンピュータ関連ユニットにある複数の互換ＴＦＴパネル行列駆動装置ＩＣに接続され、ＴＦＴは薄膜トランジスタ、ＩＣは集積回路であり、該複数のＴＦＴパネル行列駆動装置ＩＣは、出力ポートを介して、該プロセッサとは別個に該表示装置をリフレッシュするために使用される低減ビット形式を該表示装置に供給する請求項１７記載の表示副システムの消費電力低減システム。
【請求項２０】
該第２表示制御装置は１又はそれ以上のクロックを更に備え、該１又はそれ以上のクロックは、該第１表示制御装置の１又はそれ以上のクロックと同期して動く請求項１７記載の表示副システムの消費電力低減システム。
【請求項２１】
該第２表示制御装置は、第１ピン、第２ピン、第３ピン及び第４ピンを更に備え、
ａ．該第１ピンは、該２つの表示制御装置のどちらが該表示装置をリフレッシュするかを決定し、該第１表示制御装置は、該第１ピンが機能状態であれば該表示装置をリフレッシュし、該第２表示制御装置は、該第１ピンが非機能状態であれば該表示装置をリフレッシュし、
ｂ．該第２ピンは、該第２表示制御装置が非機能状態であれば機能状態に設定され、
ｃ．該第３ピンは、該プロセッサが１又はそれ以上の入力装置から１又はそれ以上の入力を受けたときに、該第２表示制御装置を非機能状態から機能状態に駆動し、該１又はそれ以上の入力装置は該プロセッサに接続され、
ｄ．該第４ピンは、該プロセッサとの該第２表示制御装置の通信を可能にする
請求項１７記載の表示副システムの消費電力低減システム。
【請求項２２】
該第２表示制御装置は第５ピンを更に備え、該第５ピンは、該１又はそれ以上の入力装置から入力信号を受信する請求項２１記載の表示副システムの消費電力低減システム。
【請求項２３】
該第２表示制御装置は処理モジュールを更に備え、
ａ．該処理モジュールは、決定モジュールを備え、低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データを処理し、
ｉ．該決定モジュールは、該表示装置の各ラインの各画素値を決定する
請求項１７記載の表示副システムの消費電力低減システム。
【請求項２４】
コンピュータ関連ユニットにある表示副システムの消費電力を低減するためのシステムであって、プロセッサ、第１表示制御装置、フレーム・バッファ及び第２表示制御装置を備え、
ａ．該プロセッサは、該表示副システムにある表示装置によって表示されるリフレッシュ・データを発生し、
ｂ．該第１表示制御装置は、該表示装置を該リフレッシュ・データでリフレッシュし、
ｃ．該フレーム・バッファは、該表示装置をリフレッシュするためのリフレッシュ・フレームを格納し、
ｄ．該第２表示制御装置は、該第１表示制御装置及び該プロセッサとは別個に該表示装置を該リフレッシュ・データでリフレッシュし、該第１又は第２表示制御装置のどちらかが該表示装置をリフレッシュするように動的に命令される
表示副システムの消費電力低減システム。
【請求項２５】
入力ポート、出力ポート、フレーム・バッファ、ＳＤＲＡＭインタフェース・ポート、及び１又はそれ以上のクロックを備える第２表示制御装置であって、
ａ．該入力ポートは、ＴＴＬ互換ＴＦＴ表示制御装置に接続される表示装置にある各々のラインの各画素について第１表示制御装置にあるリフレッシュ・データを受け、ＴＴＬはトランジスタ−トランジスタ・ロジック、ＴＦＴは薄膜トランジスタであり、
ｂ．該出力ポートは、互換ＴＦＴ表示時の表示出力の使用を可能にするために複数の互換ＴＦＴパネル行列駆動装置ＩＣに接続され、ＩＣは集積回路であり、
ｃ．該フレーム・バッファは、該第１表示制御装置及び該プロセッサとは別個に該表示装置をリフレッシュするためのリフレッシュ・フレームを格納し、
ｄ．該ＳＤＲＡＭインタフェース・ポートは、該フレーム・バッファに接続され、ＳＤＲＡＭは同期動的読取り書込み記憶装置であり、
ｅ．該１又はそれ以上のクロックは、該表示装置をリフレッシュする
第２表示制御装置。
【請求項２６】
第１ピン、第２ピン、第３ピン及び第４ピンを更に備え、
ａ．該第１ピンは、該２つの表示制御装置のどちらが該表示装置をリフレッシュするかを決定し、該第１表示制御装置は、該第１ピンが機能状態であれば該表示装置をリフレッシュし、該第２表示制御装置は、該第１ピンが非機能状態であれば該表示装置をリフレッシュし、
ｂ．該第２ピンは、該第２表示制御装置が非機能状態であれば機能状態に設定され、
ｃ．該第３ピンは、該プロセッサが１又はそれ以上の入力装置から１又はそれ以上の入力を受けたときに、該第２表示制御装置を非機能状態から機能状態に駆動し、該１又はそれ以上の入力装置は該プロセッサに接続され、
ｄ．該第４ピンは、該プロセッサとの該第２表示制御装置の通信を可能にする
請求項２５記載の第２表示制御装置。
【請求項２７】
第５ピンを更に備え、該第５ピンは、該１又はそれ以上の入力装置から入力信号を受信する請求項２６記載の第２表示制御装置。
【請求項２８】
処理モジュールを更に備え、
ａ．該処理モジュールは、決定モジュールを備え、低減ビット形式を形成するように該第１表示制御装置にあるリフレッシュ・データを処理し、
ｉ．該決定モジュールは、該表示装置の各ラインの各画素値を決定する
請求項２６記載の第２表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にコンピュータ関連ユニットにおける表示装置の分野に関するものである。より詳しくは、本発明は、コンピュータ関連ユニットの表示装置をリフレッシュするための方法及びシステムに関連する。
【背景技術】
【０００２】
コンピュータ関連ユニットは、表示装置を使用して情報をユーザに提示する。表示装置は、コンピュータとユーザとの間のインタフェースである。表示装置の例には、限定されないが、ブラウン管（ＣＲＴ）モニタ、液晶表示（ＬＣＤ）モニタ、プラズマ・スクリーン、及び有機発光ダイオード（ＯＬＥＤ）が含まれる。コンピュータ関連ユニットにある表示制御装置は、プロセッサから入力信号を得る。表示制御装置は、その入力信号を処理して表示装置をリフレッシュするリフレッシュ・データを提供する。
【０００３】
リフレッシュ・データは、表示制御装置のリフレッシュ・メモリに格納される。幾つかのシステムでは、表示制御装置のリフレッシュ・メモリは、プロセッサのＲＡＭと統合される。これは、統合メモリ構成(ＵＭＡ)として知られる。他の幾つかのシステムでは、表示制御装置は、プロセッサのＲＡＭとは別個に、リフレッシュ・メモリ用に自己のＲＡＭ制御装置を持つ。リフレッシュ・メモリにあるリフレッシュ・データは、表示装置の各ラインにある各画素の複数カラー値を含む。リフレッシュ・データを格納するのに要求されるメモリの総量は、表示装置の解像度に依存する。この解像度は、表示を形成する複数画素の行列の物理的な数として定義可能である。加えて、表示装置をリフレッシュするのに必要なメモリの総量は、カラー深度に依存する。カラー深度は、単一画素の色を表すのに使用されるビット数から成る。統合メモリ構成では、表示装置は、直接、プロセッサのリフレッシュ・メモリからリフレッシュ・データを得る。プロセッサは、基本入出力システム（ＢＩＯＳ）、オペレーティング・システム（ＯＳ）、及びその他各種のアプリケーション・プログラムを使用可能とするのにかなり多くのメモリを駆動する。プロセッサの複数動作に要求されるメモリの量は、通常、表示制御装置によって要求されるメモリよりも多く、統合メモリ構成における表示装置をリフレッシュする。
【０００４】
リフレッシュ・メモリを駆動するのに必要な電力は、Ｐ＝ＣＶ＾２Ｆであるということができる。ここで、Ｃはメモリ装置の容量を示し、Ｖはその電圧を、そしてＦはメモリ・クロックの周波数を示す。メモリをリフレッシュするのに消費される電力は、メモリ・サイズに直接比例する。更に、追加の電力が、プロセッサの主記憶資源をプロセッサと表示装置との間で分けるのに使用されるメモリ割当て(arbitration) ユニットを動かすのに要求される。その結果、統合メモリ構成における複数の表示装置がリフレッシュされる間、電力消費が増大する。
【０００５】
その上、多くのコンピュータ関連ユニットにおいて、複数の表示制御装置がプロセッサと統合される。そのようなコンピュータ関連ユニットは、ユーザ入力がないため表示装置をもはやリフレッシュする必要がないとき、プロセッサを電源オフさせれない。これは、両用メモリ・システムと関連する共通の電子機器によって引き起こされる。その結果、プロセッサが非機能である期間の間でさえ、複数の表示装置がリフレッシュされるとき、消費電力が更に増大する。
【０００６】
上記データに鑑みると、表示装置をリフレッシュするための、大きなメモリの使用を避ける方法及びシステムが必要とされている。また、そのような方法及びシステムは、高速メモリ割当てユニットを走らせるのに電力を要することなく、表示装置をリフレッシュすることができるべきである。更に、そのような方法及びシステムは、表示装置がリフレッシュされる必要がないとき、プロセッサを電源オフさせるべきである。加えて、延長された非機能期間の後に自律的に表示装置の電源を落とすと共に、プロセッサとは別個に、ユーザ行為の再開時に表示装置を再起動する方法及びシステムが必要とされている。
【発明の開示】
【０００７】
本発明の目的は、表示装置を駆動する表示システム用の方法及びシステムを提供することにある。
【０００８】
本発明の別の目的は、プロセッサの介在無しに表示装置を駆動するための方法及びシステムを提供することにある。
【０００９】
本発明の別の目的は、表示装置がリフレッシュされる間に消費電力を節約するための方法及びシステムを提供することにある。
【００１０】
本発明の別の目的は、第１及び第２表示制御装置を同期させるための方法を提供することにある。
【００１１】
更に本発明の別の目的は、高価で専用のハードウエアの必要性を排除し、それにより本発明をコスト及び電力を考慮した複数用途での利用に理想的なものとすることにある。
【００１２】
上述の複数の目的を達成するために、ここに広く記述されるように本発明の各種実施形態の通りに、本発明の各種実施形態は、表示装置を駆動する表示システム用の方法及びシステムを提供する。表示システムは、プロセッサ、第１表示制御装置、第２表示制御装置及び表示装置を含む。第１表示制御装置は、プロセッサが新しい複数表示フレームを送るときに、プロセッサによって送られる表示データを受け、表示装置を駆動する。同じ複数表示フレームがプロセッサによって連続して送られるとき、表示装置の制御は、低電力動作に最適化された第２表示制御装置に切り換えられる。
【００１３】
この出願は、２００６年３月２３日に提出された“携帯コンピュータ用の自己リフレッシュ表示制御装置”という発明の名称の米国仮特許出願番号６０／７８５０６６の優先権を主張するものであり、これは、ここにそっくりそのままの状態で援用される。
【００１４】
また、この出願では、マーク・Ｊ・フォスターによる２００６年３月２３日に提出された‘二重表示制御装置間のアーチファクトの無い変移’という発明の名称の米国仮特許出願番号ＵＳ６０／７８５０６５並びにマーク・Ｊ・フォスターによる２００７年３月９日に提出された‘二重表示制御装置間のアーチファクトの無い変移’という発明の名称の米国仮特許出願番号ＵＳ６０／９０６１２２の、同時係属中出願が援用される。
【００１５】
以下、本発明の各種実施形態を、本発明を制限することなく例示し同様の名称は同様の要素を示すように提供される添付図面と共に記述する。
【発明を実施するための最良の形態】
【００１６】
本発明の複数の実施形態は、表示副システムにおける表示装置を駆動するための方法、システム及びコンピュータ・プログラム・プロダクトを提供する。表示副システムは、コンピュータ関連ユニットにあり、プロセッサ、第１表示制御装置、第２表示制御装置、第２表示制御装置用のフレーム・バッファ、及び表示装置を含む。表示装置は、第１表示制御装置か第２表示制御装置のどちらかによって駆動可能である。第１表示制御装置は、プロセッサが新しいリフレッシュ・データを発生するときに表示装置を駆動する。加えて、第１表示制御装置は、第２表示制御装置に表示データを与える。第２表示制御装置は、リフレッシュ・データを反映して表示装置をリフレッシュするか、或いはリフレッシュ・データの操作をし、その後、表示装置をリフレッシュすることができる。プロセッサが予め定められた期間の間、同一のリフレッシュ・データを発生するとき、表示装置の制御は、第１表示制御装置から第２表示制御装置に切り換えられる。続いて、表示されるべきフレームは、第２表示制御装置のフレーム・バッファに記録される。
【００１７】
図１は、本発明の各種実施形態を実施することができる構成の概要図である。該構成は表示副システム１００を含み、これは、コンピュータ関連ユニットにあってもよい。コンピュータ関連ユニットは、例えば、ラップトップ・コンピュータ、パームトップ・コンピュータ、デスクトップ・コンピュータ、計算機、携帯電話又は携帯情報端末（ＰＤＡ）が可能である。表示副システム１００は、プロセッサ１０２、第１表示制御装置１０４、第２表示制御装置１０６及び表示装置１０８を含む。表示装置１０８の例には、限定されないが、液晶表示（ＬＣＤ）スクリーン、ブラウン管（ＣＲＴ）モニタ及びプラズマ・スクリーンが含まれる。プロセッサ１０２は、コンピュータ関連ユニットにある通常の中央処理装置（ＣＰＵ）である。第１表示制御装置１０４及び第２表示制御装置１０６は、従来の映像グラフィックス・アレイ（ＶＧＡ）又は他型式の制御装置又は特定用途集積制御装置（ＡＳＩＣ）が可能である。プロセッサ１０２は、第１表示制御装置１０４及び第２表示制御装置１０６を制御する。
【００１８】
図２は、本発明の実施形態による、第２表示制御装置１０６にある各種要素の概要図である。第２表示制御装置１０６は各種インタフェースの使用を可能とする。第１インタフェースは入力ポート２０２であり、これはリフレッシュ・データを第１表示制御装置１０４から受け取るように設計される。
【００１９】
本発明の一実施形態に従って、入力ポート２０２は、ＴＴＬ互換ＴＦＴ表示制御装置に直結されるように設計される。この入力専用ポートは、ＡＭＤ・ＧＸ２−５３３の映像表示出力等の従来のＶＧＡ制御装置から映像データを受け取る。このインタフェースは、画素毎に６ビットの赤、７ビットの緑及び６ビットの青のデータを持つ、６−７−６フォーマットの１９ビットＲＧＢデータを受け取る。
【００２０】
第２インタフェースは出力ポート２０４であり、これは、互換薄膜トランジスタ（ＴＦＴ）パネルの行列駆動装置の複数集積回路（ＩＣ）に直結され、これらは適した複数ＴＦＴ表示装置上へのＬＣＤ表示出力をサポートする。第３インタフェースは、同期動的読取り書込み記憶装置（ＳＤＲＡＭ）のインタフェース・ポート２２０であり、これは１つの完全なリフレッシュ・データ・フレームを記憶する低電力同期動的ＲＡＭと通信する。第２表示制御装置１０６は、リフレッシュ・データをフレーム・バッファ２０６から得ることにより、表示装置１０８を自律的にリフレッシュする。フレーム・バッファ２０６は、第２表示制御装置１０６と関連付けられ、リフレッシュ・データを格納するのに使用される。
【００２１】
本発明の一実施形態に従って、フレーム・バッファ２０６は、１，０４８，５７６バイトを含む５１２Ｋ×１６のＳＤＲＡＭのフレーム・バッファであるが、例として、ワン・ラップトップ・パー・チャイルド（ＯＬＰＣ）の１２００×９００のＴＦＴでは、１，０８０，０００画素が含まれる。それ故に、第２表示制御装置１０６は画素詰めをしなければならず、各表示画素はメモリの１バイト以下に収められなければならない。そのパネルの複数ドライバ、及びダブル・エッジ・トランジスタ−トランジスタ・ロジック（ＤＥＴＴＬ）インタフェースは、６ビットの情報／画素をサポートする。従って、メモリ効率を改善するため、各グループの４画素（４画素×６ビット／画素＝２４ビット）は、ＳＤＲＡＭのフレーム・バッファの３バイト（３バイト×８ビット／バイト＝２４ビット）として格納される。なお、ＳＤＲＡＭのフレーム・バッファは、実際は１６ビット幅である。その結果として、フレーム・バッファへの実アドレス可能な画素詰めは、８画素（８画素×６ビット／画素＝４８ビット）がＳＤＲＡＭの３ワード（３ワード×１６ビット／ワード＝４８ビット）に詰められることである。このメモリ機構により、フレーム・バッファは、５１２Ｋ×１６のＳＤＲＡＭの４０５，０００ワードを占め、１１９，２８８ワードが未使用で残るのである。
【００２２】
本発明の別の実施形態に従って、フレーム・バッファ２０６は第２表示制御装置１０６に含まれる。
【００２３】
本発明の更に別の実施形態に従って、フレーム・バッファ２０６は該フレーム・バッファに対して外部である。
【００２４】
第４インタフェースはクロック２０８である。本発明の一実施形態に従って、クロック２０８は、オンチップ発振器に支持される１４．３１８１８ＭＨｚの水晶体に直接取り付けられ、表示入力ポートの状態に関係なく、表示リフレッシュ用の独立した画素クロックを供給する。また、クロック２０８は、取り付けられたフレーム・バッファ２０６用のインタフェース・タイミングを提供する。第５インタフェースは１又はそれ以上の入出力ピン・インタフェースを含み、これは、第１表示制御装置１０４と第２表示制御装置１０６との間のタイミングの重要な切換えを管理する。第１ピン２１０は、２つの表示制御装置のどれが表示装置１０８をリフレッシュするかを決定する。第１表示制御装置１０４は、第１ピン２１０が機能状態にあれば表示装置１０８をリフレッシュするのに対して、第２表示制御装置１０６は、第１ピン２１０が非機能状態にあれば表示装置１０８をリフレッシュする。更に、第２ピン２１２は、第２表示制御装置１０６が非機能状態にあれば、機能状態に設定される。第３ピン２１４は、１又はそれ以上の割込みを発生して第２表示制御装置１０６の状態を示す。第４ピン２１６は、プロセッサ１０２と第２表示制御装置１０６との間の通信を可能にする。
【００２５】
本発明の一実施形態に従って、第２表示制御装置１０６は、プロセッサ１０２が１又はそれ以上の入力装置から１又はそれ以上の入力を受けたときに、第２表示制御装置１０６を非機能から機能状態に駆動するための第５ピン２１８を含む。これらの１又はそれ以上の入力装置は、プロセッサ１０２に接続される。
【００２６】
第２表示制御装置１０６は、処理モジュール２２０及び決定モジュール２２２を含む。処理モジュール２２０は、カラー・スウィズリング用のサポートを提供し、表示装置１０８を従来の２４ビット・パネルとすることができる。カラー・スウィズリングは、第１表示制御装置１０６のデータ内容をより良く効果的な表示用の低減ビット形式に変換するための処理である。カラー・スウィズリング機能の実施項目は、図８の詳細な記述と合わせて説明される。加えて、処理モジュール２２０は、オプションのアンチ・エイリアス性能の使用を可能とし、テキスト表示を改善する。処理モジュール２２０は、カラーからグレイ・スケールへの自動画素アドレス変換用の白黒モードのサポートを提供する。白黒表示は、第１表示制御装置にあるリフレッシュ・データの人の明るさ感と調和する。これは、図７及び８と合わせて詳細に説明される。決定モジュール２２２は、アンチ・エイリアスにおいて処理モジュール２２０を補助する。
【００２７】
また、第２表示制御装置１０６は、通過モードで、入来するリフレッシュ・データに透過である性能を持つ。通過モードは、第２表示制御装置１０６のレジスタにおける１又はそれ以上のビット値を変えることによって作動可能である。それにより、単一ＬＣＤのタイミング制御装置のチップ及び自動フライバイ・モードをエミュレートし、取り付けられたフレーム・バッファ２０６への不要な複数書込みを防ぎ、また消費電力を最小化する。更に、第２表示制御装置１０６は、効果的なデバギング並びに製造ライン試験用の自己試験性能のために、従来の赤緑青（ＲＧＢ）ＤＥＴＴＬパネル用のサポートを含む。製造ライン試験用の自己試験性能に関連する細目は、図７及び９とともに詳細に説明する。
【００２８】
本発明の一実施形態に従って、第１表示制御装置１０４にある単一のリフレッシュ・データ・フレームは、低減ビット形式に変換される。これは、表示装置１０８をリフレッシュするように第２表示制御装置１０６を命令する直前に実行される。その結果、表示処理の効率が高められる。
【００２９】
図３は、本発明の一実施形態による、表示装置１０８がコンピュータ関連ユニットにおいてリフレッシュされる間に消費電力を節約するための方法の流れ図である。ステップ３０２で、第１表示制御装置１０４は、何の新しいリフレッシュ・データもプロセッサ１０２によって発生されなければ機能から非機能状態に切り換えられる。ステップ３０４で、第２表示制御装置１０６は、第１表示制御装置１０４及びプロセッサ１０２とは別個に、表示装置１０８をリフレッシュするように命令される。第２表示制御装置１０６は、第１表示制御装置１０４よりも実質的に少ない電力を消費する。
【００３０】
図４Ａ及び４Ｂは、本発明の一実施形態による、表示装置１０８の制御を第１表示制御装置１０４から第２表示制御装置１０６に切り換えるための方法の流れ図である。ステップ４０２で、第１表示制御装置１０４は、プロセッサ１０２が新しいリフレッシュ・データを連続して発生するときに表示装置１０８をリフレッシュする。ステップ４０４で、新しいリフレッシュ・データがプロセッサ１０２によって発生されたかが確認される。プロセッサ１０２が新しいリフレッシュ・データを発生しているなら、第１表示制御装置１０４は、ステップ４０２で表示装置１０８をリフレッシュし続ける。しかし、何の新しいリフレッシュ・データもプロセッサ１０２によって発生されなければ、第２表示制御装置１０６の第１ピン２１０は、ステップ４０６で非機能状態に切り換えられる。続いて、第１表示制御装置１０４にあるリフレッシュ・データは、ステップ４０８で、低減ビット形式に変換される。低減ビット形式は、第１表示制御装置１０４にあるリフレッシュ・データと視覚的に識別不能である。リフレッシュ・データを低減ビット形式に変換するステップは、複数表示出力の周波数変更、カラー・スウィズリングの実行又はカラー・アンチ・エイリアス機能等の、リフレッシュ・データに為される１又はそれ以上の修正を含む。ステップ４１０で、低減ビット形式は、フレーム・バッファ２０６に格納される。ステップ４１２で、第２表示制御装置１０６は、表示装置１０８をリフレッシュするように命令される。
【００３１】
その後、第２表示制御装置１０６は、フレーム・バッファ２０６からリフレッシュ・データを得ることにより表示装置１０８をリフレッシュする。ステップ４１４で、第１表示制御装置１０４は、機能状態から非機能状態に切り換えられる。ステップ４１６で、プロセッサ１０２は、非機能状態に切り換えられる。その結果、プロセッサ１０２は、延長された非機能期間の後に非機能にされる。ステップ４１８で、同一リフレッシュ・データが延長された期間の間、表示されたら、表示装置１０８は電源オフされる。
【００３２】
本発明の一実施形態に従って、第２表示制御装置１０６は、リフレッシュ・データをフレーム・バッファ２０６に格納することなく、リフレッシュ・データに対する修正をし、表示装置１０８をリフレッシュすることができる。
【００３３】
本発明の一実施形態に従って、第２表示制御装置１０６は、ステップ４１２で表示装置１０８をリフレッシュするための役割を自律的にこなすことができる。
【００３４】
本発明の一実施形態に従って、第２表示制御装置１０６は、表示装置１０８を同一のリフレッシュ・データで予め決められた回数リフレッシュすれば、非機能状態に切換可能である。回数値、この後で第２表示制御装置１０６が非機能状態に切換可能となる、は第２表示制御装置１０６の１又はそれ以上のレジスタに格納される。
【００３５】
図５は、本発明の一実施形態による、表示装置の制御を第２表示制御装置１０６から第１表示制御装置１０４に切り換えるための方法の流れ図である。ステップ５０２で、第２表示制御装置１０６は表示装置１０８を駆動する。ステップ５０４で、プロセッサ１０２が新しいリフレッシュ・データを発生しているかが決定される。何の新しいリフレッシュ・データもプロセッサ１０２によって発生されなければ、第２表示制御装置１０６は表示装置１０８をリフレッシュする。新しいリフレッシュ・データがプロセッサ１０２によって発生されているなら、第２表示制御装置１０６は、新しいリフレッシュ・データが発生されたとステップ５０６で伝達される。ステップ５０８で、第１ピン２１０が機能状態に設定される。第１ピン２１０の機能状態は、第１表示制御装置１０４の中間機能の記録状態を示す。ステップ５１０で、第１表示制御装置１０６は、機能から非機能状態に切り換えられる。ステップ５１２で、第１表示制御装置１０６は、表示装置１０８をリフレッシュするように命令される。その後、第１表示制御装置１０４は、リフレッシュ・データを第２表示制御装置１０６に伝える。第２表示制御装置１０６は、リフレッシュ・データを低減ビット形式に変換することができ、その後、低減ビット形式は表示装置１０８をリフレッシュするのに使用される。
【００３６】
図６は、本発明の一実施形態による、第２表示制御装置１０６を非機能状態から起動するための方法の流れ図である。ステップ６０２で、第２表示制御装置１０６が非機能状態にあるかが確認される。ステップ６０４で、入力信号が第２表示制御装置１０６により表示副システム１００と繋がる１又はそれ以上の入力装置から受信されたかが決定される。
【００３７】
本発明の一実施形態に従って、入力信号は、第２表示制御装置１０６によりプロセッサ１０２の介在無しに１又はそれ以上の入力装置から受信される。
【００３８】
本発明の別の実施形態に従って、入力信号は、第２表示制御装置１０６によりプロセッサ１０２を経由して１又はそれ以上の入力装置から受信される。１又はそれ以上の入力装置の例には、限定されないが、キーボード、タッチパッド、無線イベント、カーソル・パッド又はマウスが含まれる。
【００３９】
ステップ６０６で、第２表示制御装置１０６の切換えは、非機能から機能状態に切り換えられる。更に、第５ピン２１８は、入力信号を１又はそれ以上の入力装置から受信する度に非機能から機能状態に設定される。第２表示制御装置１０６が機能状態にあるときに第５ピン２１８が機能状況に設定されれば、第２表示制御装置１０６は、第２表示制御装置１０６が非機能状態に切換可能である回数値を記憶する１又はそれ以上のレジスタを設定する。
【００４０】
プロセッサ１０２が新しいリフレッシュ・データを発生しなければ、第２表示制御装置１０６は、フレーム・バッファ２０４にあるリフレッシュ・データで自律的に表示装置１０８をリフレッシュし始める。プロセッサ１０２が新しいリフレッシュ・データでフレーム・バッファ２０２を更新したら、第２表示制御装置１０６は、表示装置１０８の電源を入れ、１又はそれ以上の表示ブランキング・レジスタをリセットすることにより表示を抹消する。第３ピン２１４は、第２表示制御装置１０６にリフレッシュ・データを更新するように指示する割込みを発生する。ステップ６０８で、表示装置１０８は、前に電源オフであったなら電源を入れる。
【００４１】
図７は、本発明の一実施形態による、第１表示制御装置のデータ内容を低減ビット形式に変換するための方法の流れ図である。第２表示制御装置１０６が伝送モードで使用されるとき、バックライトはオンされる。低減ビット形式の各画素は、単一のカラー値−赤、青又は緑を表す。そのカラー値−スウィズリング作動ビットは、１に設定時、第２表示制御装置１０６が低減ビット形式の入力リフレッシュ・データの対応画素から適切なカラー・フィールドを自動的に選択するのを可能にする。物理的パネル構造の輪郭を上記ステップ７０２で描いた後、第２表示制御装置１０６は、リフレッシュ・データの第１ラインの第１画素の赤入力フィールドを処理して、低減ビット形式の第１ラインの第１画素を形成する。ステップ７０４で、第２表示制御装置１０６は、リフレッシュ・データの第１ラインの第２画素の緑入力フィールドを処理して、低減ビット形式の第１ラインの第２画素を形成する。
【００４２】
ステップ７０６で、第２表示制御装置１０６は、リフレッシュ・データの第１ラインの第３画素の青入力フィールドを処理して、低減ビット形式の第１ラインの第３画素を形成する。ステップ７０８で、処理がそのラインの各画素について繰り返される。この規則的処理はライン全体に亘って繰り返される。ステップ７１０で、処理は、リフレッシュ・データの各ラインにおいて繰り返される。但し、リフレッシュ・データにおける各後続ラインについて、第２表示制御装置１０６は、低減ビット形式の前のラインにおける１つのカラー成分によってオフセットされるように画素のカラーを選択する。従って、低減ビット形式の第２ラインの第１画素は緑であり、低減ビット形式の第２ラインの第２画素は青であり、そして低減ビット形式の第２ラインの第３画素は赤である。この規則的処理は、低減ビット形式の第２ラインに亘って繰り返される。低減ビット形式の第３ラインの第１画素は青であり、低減ビット形式の第３ラインの第２画素は赤であり、そして低減ビット形式の第３ラインの第３画素は緑である。この規則的処理は、第２ラインに亘って繰り返される。次いで、上述の最初の３ラインについての規則的処理は、低減ビット形式全体に亘る３ラインのグループにおいて繰り返される。
【００４３】
本発明の一実施形態に従って、低減ビット形式の各画素は、単一の６ビット値を持つ。本発明の別の実施形態に従って、赤及び青の画素は、各画素が６ビット左詰値を持つように後続０を書き込まれる。
【００４４】
図８は本発明の一実施形態による、カラー・スウィズリング用の方法の概要図である。図は例を用いてカラー・スウィズリングを説明する。カラー・スウィズリングは、第１表示制御装置１０６のデータ内容を低減ビット形式に変換するための処理である。１６ビット入力信号のライン１の第１画素における赤の複数ビットＲ11は、低減ビットの第１ラインにおける第１画素Ｒ11’に選択される。１６ビット入力信号のライン１の第２画素における緑の複数ビットＧ15は、低減ビットの第１ラインにおける第２画素Ｇ15’に選択される。１６ビット入力信号のライン１における第３画素の青の複数ビットＢ19は、低減ビットの第１ラインにおける第３画素Ｂ19’に選択される。この規則的処理はライン１に亘って繰り返される。各後続ラインは、１つのカラー成分による前のラインのオフセットである。１６ビット入力信号のライン２における第１画素の緑の複数ビットＧ22は、低減ビット形式のライン２における第１画素Ｇ22’に選択される。１６ビット入力信号のライン２における第２画素の青の複数ビットＢ26は、低減ビット形式のライン２における第２画素Ｂ26’に選択される。１６ビット入力信号のライン２における第３画素の赤の複数ビットＲ27は、低減ビット形式のライン２における第３画素Ｒ27’に選択される。この規則的処理はライン２に亘って繰り返される。１６ビット入力信号のライン３における第１画素の青の複数ビットＢ33は、低減ビット形式のライン３における第１画素Ｂ33’に選択される。１６ビット入力信号のライン３における第２画素の赤の複数ビットＲ34は、低減ビット形式のライン３における第２画素Ｒ34’に選択される。１６ビット入力信号のライン３における第３画素の緑の複数ビットＧ38は、低減ビットのライン３における第３画素Ｇ38’に選択される。この規則的処理はライン３に亘って繰り返される。
【００４５】
カラー・スウィズリング・モードが作動されると、カラー・アンチエイリアス・モードのビットを１にセットすることができる。カラー・アンチエイリアス・モードは、両ビットが設定されるときに機能していると言われる。このモードでは、カラー・スウィズリング処理が上述の如く進行するが、結果出力はカラー・エイリアスを防止するように濾過される。これは、複数のテキスト・フォントを写すときに特に重要である。濾過処理は、画素の現在のカラー値を、例えば現在の画素の上下左右にある複数画素のマッチング・カラー・フィールドと組み合わせることにより働く。例えば図８のＢ26’を考えると、その上下左右は、それぞれ、ライン１の第２画素、ライン３の第２画素、ライン２の第１画素及びライン２の第３画素である。これら画素の青の複数ビットが考慮される。これは、現在の画素の上方画素、下方画素、左画素及び右画素である４つの近傍画素からのマッチング・カラー・フィールドの複数値を加えることによって働く。この後、結果の右３ビットがシフトされ、１ビットだけ右にシフトされた現在の画素の値に加えられる。その６ビットに切り詰められた結果出力は、カラー・アンチエイリアスが作動されなかったときの濾過されたカラー・スウィズリング処理と等価である。この６ビット値は、現在の画素の第２表示制御装置１０６のフレーム・バッファ２０６に格納される。
【００４６】
本発明の別の実施形態に従って、入力信号は６−７−６フォーマットで１９ビットを含み、ここで、６ビットは入力リフレッシュ・データの赤成分を、７ビットは緑成分を、そして６ビットは青成分を示す。
【００４７】
カラー・スウィズリング及びカラー・アンチエイリアスのビットが０である限り、第２表示制御装置１０６は、カラー・アンチエイリアスのビットを１に設定することにより白黒輝度モードに切り換えることができる。このモードでは、５−６−５ＲＧＢフォーマットにおける１６ビット入力カラー値は、標準ＮＴＳＣ輝度変換式に対する次の簡単な整数近似を経由して６ビット画素表示値に変換され、そして
画素値=(R>>2)+(R>>4)+(G>>1)+(G>>4)+(B>>3）。
【００４８】
カラー・スウィズリング作動ビットが０であるとき、第２表示制御装置１０６は、第１表示制御装置１０４にあるリフレッシュ・データの緑成分を単に別の形式に変えることに注目されたい。別の形式は、第１表示制御装置１０４にあるリフレッシュ・データの緑の内容と物質的、視覚的に等しい。その結果、第２表示制御装置１０６は、白黒輝度作動ビットが１に設定されない限り、各画素の入力画素値の緑のカラー・フィールド値を出力する。
【００４９】
最小電力消費を保証するために、第２表示制御装置１０６は、パネル・インタフェースのドット・クロックの周波数を低減する処理の使用を可能とする。このフィールド値は、１以下の水晶体発振器の分周を指定して、システムのドット・クロックの周波数をもたらす。全ての映像タイミングは、ドット・クロックから得られる。このフィールドが０を含めば、ドット・クロックはクロック２０８の周波数と等しく、これに対して７の値は、水晶体周波数の１／８のドット・クロックをもたらす。５４．０６ＭＨｚの水晶体を、５０Ｈｚパネルのリフレッシュ率をもたらす公称プログラム映像タイミングの複数パラメータと使用し、ドット・クロックの分周のみを変更することで、実際のパネル・リフレッシュ率としての５０．００Ｈｚ、２５．００Ｈｚ、１６．６７Ｈｚ、１２．５０Ｈｚ、１０．００Ｈｚ、８．３３Ｈｚ、７．１４Ｈｚ又は６．２５Ｈｚをもたらす。
【００５０】
図９は、本発明の一実施形態による、第２表示制御装置１０６を非機能状態から起動するための方法ステップのタイムラインの図である。図は、表示システム２００の種々の要素の状態及びその複数要素によって実行される方法ステップを時間順に示し、時間はｘ軸で、システムの複数要素はｙ軸で示される。第２表示制御装置１０６は、複数の入力装置から幾つかの入力を受けることができる。複数の入力を受けるとき、第５ピン２１８は、第２表示制御装置１０６を始動する。第３ピン２１４は、第２表示制御装置１０６が始動された後に割込み出力を発生する。次いで、第２表示制御装置１０６は、表示装置１０８をブランクする。続いて、フレーム・バッファ２０６は、表示ロードのフレーム・ローディング・サイクルを実行する。第２表示制御装置１０６は、フレーム・バッファ２０６がフレーム・ローディング・サイクルを完了するやいなや、表示装置１０８の制御を担う。
【００５１】
上記説明に鑑みて、一実施形態による、本発明（第２表示制御装置）の工業ベースの実施細目がここに含まれる。これらの細目は、各種のプロセッサ、ＩＣ、ピン及びレジスタの構築レベルの細目を含む各種ハードウエアの実施細目を含む。その説明は、当業者によって理解されるものであり、過度の実験無しに本発明を実施する助けとなる。
【００５２】
第２表示制御装置１０６のダイレクトＩ／Ｏピン・インタフェース
第２表示制御装置１０６とプロセッサ１０４との間の幾つかのインタフェース動作は、とりわけ時間が重要である。特に、表示リフレッシュを管理する第１制御装置１０４と表示リフレッシュを管理する第２表示制御装置１０６との間で行き来する切換えは、表示アーチファクトを防ぐのに、注意して時間決めされなければならない。第２表示制御装置１０６は、高速ダイレクトＩ／Ｏピン接続を、これらの機能の使用を可能にするＣＳ５５３６コンパニオンＩ／Ｏ装置に対して使用する。ＣＳ５５３６は、アドバンスド・マイクロ・デバイスによって設計されたＩ／Ｏオペレーション用の標準プロセッサである。そのシステムの相互連結に関する細目が含まれ、各ピンを記述する。
【００５３】
DCONIRQ/ピンは、第２表示制御装置１０６のチップから出力される負論理走査線割込みであり、それは、映像出力の何れかの特定走査線上に挿入されるようにプログラムすることができる。このピンの第１の目的は、次の表示されるフレームの開始前の一定時間にプロセッサ１０２を自動的にアラートすることにある。表示動作に関連する既知のタイミングを持つ割込みを受けることによって、プロセッサ１０２は、“繁忙待機”又はポーリング・ループ無しに、第１表示制御装置１０４−制御のリフレッシュ又は第２表示制御装置１０６制御のリフレッシュ用の現在の表示状態を再構築することができる。更なる細目のための以下のDCONLOADを参照。
【００５４】
DCONBLANKは、表示状態における表示の変化を非同期で始めることが望ましい時々に支援をするのに使用される。第２表示制御装置１０６は、ポールするつもりなら、２つの状況下でDCONBLANK 出力を駆動することになる。第１の状況下では、DCONBLANK 出力は、アクティブ垂直解像度出力の複数走査線のあとに第１出力走査線の始めでロー駆動され、出力Vsync タイミング期間の立下り区間（終わり）までローのままであり、その時点で再びハイ駆動される。第２の状況下では、DCONBLANK 出力は、第２表示制御装置１０６の出力の表示が非作動であるときはいつも、ハイのままである。
【００５５】
DCONSTATは、第１表示制御装置１０４又は第２表示制御装置１０６が現在の表示リフレッシュを管理しているかを示すのに使用される。第２表示制御装置１０６を切り換える表示制御は表示処理と同期するので、その状態ピンは、第２表示制御装置１０６の表示切換えが起きたときをプロセッサ１０２に正確に確認させる。
【００５６】
DCONLOADは、表示ロードのフレーム・ローディング・サイクルを開始するのに使用される。この信号は、第２表示制御装置１０６の複数映像タイミング出力が複数映像入力に次いで起こるか、或いは第２表示制御装置１０６の内部の複数タイミング・レジスタが複数映像出力を駆動しているかを二次的に決定する。上記の第２表示制御装置１０６の表示モード・レジスタの記載で述べたように、どちらの場合においても、パネルになされる実際の複数データ出力は、通常、第２表示制御装置１０６のチップによって修正されるということに注意されたい。
【００５７】
第２表示制御装置１０６の表示制御装置ＡＳＩＣ  Pinout−２Ｍ（１Ｍ×１６）のＤＲＡＭ構成
ジオード（ＴＭ）表示インターフェース・ピン群
ジオード（ＴＭ）画素クロックGFDOTCLK 1
ジオード（ＴＭ）赤データGFRDAT0-4 5
ジオード（ＴＭ）緑データGFGDAT0-5 6
ジオード（ＴＭ）青データGFBDAT0-4 5
ジオード（ＴＭ）Vsync GFVSYNC 1
ジオード（ＴＭ）Hsync GFHSYNC 1
ジオード（ＴＭ）表示作動GFDISP_EN 1
ジオード（ＴＭ）FP_LDE GFP_LDE 1
１Ｍ×１６ＤＲＡＭ用インターフェース・ピン群
ＦＢＲＡＭデータFBD0-15 16
ＦＢＲＡＭアドレスFBA0-11 12
ＦＢ列アドレス・ストロボFBCAS/ 1
ＦＢ行アドレス・ストロボFBRAS/ 1
ＦＢＲＡＭチップ・セレクトFBCS/ 1
ＦＢＲＡＭ書込み作動FBWE/ 1
ＦＢＲＡＭクロックFBCLK 1
ＦＢＲＡＭクロック作動FBCLKE 1
第２表示制御装置１０６の自己リフレッシュ用水晶体
表示水晶体インDCONXI 1
表示水晶体アウトDCONXO 1
システム・インターフェース・ピン群
システム・リセットRESET 1
第２表示制御装置１０６の割込み出力DCONIRQ/ 1
第２表示制御装置１０６の表示ロード命令要求DCONLOAD 1
第２表示制御装置１０６対ジオード（ＴＭ）／表示機能状態DCONSTAT 1
第２表示制御装置１０６のブランキング状態DCONBLNK 1
第２表示制御装置１０６のレジスタＩ／Ｏ・ＳＭＢクロックDCONSMBCLK 1
第２表示制御装置１０６のレジスタＩ／Ｏ・ＳＭＢデータDCONSMBDATA 1
PPTTL/パネル・インターフェース・ピン群
パネル画素データ１D1O0-2 3
パネル画素データ２D2O0-2 3
SCLK SCLK1
DCLK DCLK1
GOE GOE1
GCK GCK1
GSP GSP1
DINT DINT1
SDRESETSDRESET 1
DBC DBC1
INV INV1
PWST PWST1
POL1 POL11
POL2 POL21
自己試験／境界走査BIST0-1 2
総合ユーザＩ／Ｏ 84
【００５８】
レジスタ定義：
レジスタ０：第２表示制御装置１０６のＩＤ＋改訂
この１６ビットレジスタは、読取り専用レジスタであり、第２表示制御装置１０６のＡＳＩＣ識別子及び改訂番号を返す。このシリコンの最初のパスは、‘DC01’H の１６進値を返し、次の改訂は‘DC02’H 等を返す。
【００５９】
レジスタ１：第２表示制御装置１０６の表示モード
ビット０：通過非作動
このビットは、第２表示制御装置１０６がリフレッシュ・データに何れかの操作を行うかを制御する。始動時、このビットは、第２表示制御装置１０６によって自動的に０に初期設定され、それが、複数映像出力を直接複数映像入力に続いて起こさせ、第２表示制御装置１０６が通過モードで動いていると言われる。このモードでは、第２表示制御装置１０６は、旧式のＴＦＴタイミング制御装置（ＴＣＯＮ）のチップとして単独で動き、この場合、複数映像出力は、表示パネル用ＤＥＴＴＬ互換の複数出力信号を得る必要があるときにだけ変換される。電力低減の目的のため、ＳＤＲＡＭインタフェース・ポート２２０は、ＳＤＲＡＭクロック信号が発生されないとしても、通過モードの間は完全に非作動にされなければならない。通過モードでは、その他全ての第２表示制御装置１０６のレジスタ及び複数制御ビットは、通過モードに亘って優先に取り扱われる自己試験作動ビットを除いて無視される。
【００６０】
通過非作動ビットへの１の書込みは、通常の第２表示制御装置１０６が機能するのを可能とし、ＳＤＲＡＭインタフェース・ポート２２０、内部の複数映像タイミング・レジスタ、複数モード・コンフィグレーション・ビット等の起動を伴う。
【００６１】
ビット１：第２表示制御装置１０６のスリープ・モード
第２表示制御装置１０６の電力効率に関連する重要な要素は、低電力状態に入るその能力にあり、その状態において、表示装置１０８は完全にオフにされ、そしてフレーム・バッファ２０６は自己リフレッシュ・モードに設定される。自己リフレッシュ・モードは、第２表示制御装置１０６のスリープ・モードとして理解される。通常の状況下では、第２表示制御装置１０６は、特に、自動スリープ・モード・ビットが設定され、そして表示タイムアウト値の複数映像出力フレームが表示ロード・サイクルを生ずることなく発生したか、或いは入力信号が１又はそれ以上の入力装置から受信されれば、システムの延長された非機能の結果としてスリープ・モードに自動的に入る。その後、第２表示制御装置１０６は、このビットをセットしてスリープ・モードに自動的に入る。
【００６２】
２者択一的に、プロセッサ１０２が第２表示制御装置１０６のスリープ・モードへの切換えを始める必要がある場合がある。特に、電源スイッチで“システム・オフ”を選択するとき、ラップトップの蓋スイッチが閉じられるとき、又は極めて低いバッテリ・レベルが検出されたとき、プロセッサ１０２は、手動でスリープ・モードに入るのである。スリープ・モードに入るには、このビットは‘１’で書き込まれるべきである。
【００６３】
第２表示制御装置１０６がスリープ・モードにある間、フレーム・バッファ２０６が低電力自己リフレッシュ状態に保持されるので、第２表示制御装置１０６は、入来する複数表示ロード・サイクルを処理することができない。しかし、第２表示制御装置１０６のロード・ピンは無視されない。第２表示制御装置１０６がスリープ・モードにある間、プロセッサ１０２が表示ロード・サイクルのための要求をすれば、第２表示制御装置１０６のLOAD_MISSED として知られる内部状態が設定される。この状態は、フレーム・バッファ２０６のデータがプロセッサ１０２によって発生された最終のリフレッシュ・データともはや一致しないことを第２表示制御装置１０６に知らせるのに使われる。第２表示制御装置１０６は、第２表示制御装置１０６のロードを逃した後にスリープ・モードを出るとき、表示装置１０８を自動的にブランクし、そしてリフレッシュ・データの１ライン用の第２表示制御装置１０６のＩＲＱアクティブを駆動することにより、第２表示制御装置１０６のLOAD_MISSED 割込みを発生するのである。これは、プロセッサ１０２によって発生された最終のリフレッシュ・データを、プロセッサ１０２に書き込ませ、次いで映像ブランキング・ピンをクリアさせて最新情報を表示装置１０８に描かせる。
【００６４】
スリープ・モードを出る処理は、手動又は自動のどちらかで実行可能である。通常の状況下では、このビットは、ECPWRRQSTの出現時に自動的にクリアされる。ECPWRRQST は、第２表示制御装置１０６が１又はそれ以上の入力装置から入力信号を受信したときに現れる。言い換えれば、あるキーを押すことは、プロセッサ１０２とは別個に映像表示を回復し、それにより、キーボードのキー、カーソル・ボタン又はタッチパッドが機能されたときに“即座に”表示装置１０８をオンする。２者択一的に、プロセッサ１０２は、必要ならスリープ・モードを出て、このビットを０にクリアすることによって表示装置１０８をリフレッシュする処理を再開することができる。
【００６５】
ビット２：自動スリープ・モード
このビットが１に設定されるとき、第２表示制御装置１０６は、表示タイムアウト値の複数映像フレームがシステム機能無しに出力された後、表示処理を自動的に停止する。第２表示制御装置１０６のＬＯＡＤがハイであるか、入来ECPWRRQST が発生するかの何れかの時、内部の表示タイムアウト・レジスタは、表示タイムアウト値レジスタの値に自動的に再設定される。表示タイムアウトが発生すれば、第２表示制御装置１０６は、第２表示制御装置１０６のスリープ・モード・ビットを１に設定することによって、自動的にスリープ・モードに入る。自動スリープ・モード・ビットが０であるとき、第２表示制御装置１０６は、無期限に表示装置１０８をリフレッシュし続ける。表示ロード・サイクル又はECPWRRQST が起きれば、スリープ・モードは、第２表示制御装置１０６のスリープ・モード・ビットに書き込むだけで入ることができる。
【００６６】
ビット２：バックライト作動
バックライト作動は、表示装置１０８のバックライトを表示が作動される間にオンするべきかを決定するのに使用される。このビットは、第２表示制御装置１０６が第２表示制御装置１０６のスリープ・モードにないときはいつでもバックライトをオンするように１に設定される。このビットを設定するとバックライトが自動的に作動及び非作動にされるので、スクリーン・セーバーにとっては、バックライト作動をオン及びオフにする必要があることに注意されたい。このビットがクリアされたままであれば、バックライトは、第２表示制御装置１０６が第２表示制御装置１０６のスリープ・モードにあろうとなかろうと非作動のままである。バックライトが作動されると、BACKLIGHT ピンが正論理駆動され、DBC ピンは、バックライト輝度レジスタの値と調和するデューティ・サイクルを持つＰＷＭ波で駆動される。
【００６７】
ビット４：映像ブランキング
映像ブランキングは、第２表示制御装置１０６のフレーム・バッファ２０６の内容又は表示装置１０８の電力状態に影響を及ぼすことなく、スクリーンを“黒”表示するのに使われる。この特徴は、主として、表示装置１０８がリフレッシュ・データを表示して、或いは表示装置１０８が次の表示ロード・サイクルまでオフにマスクされて、第２表示制御装置１０６がスリープ・モードを出るべきかを決定するのに使用される。これは、特に第２表示制御装置１０６によって使用される。第２表示制御装置１０６は、スリープ・モードにある間、入来する表示ロード・サイクルを記録できないので、第２表示制御装置１０６のＬＯＡＤがスリープしている間ハイなら、自動的に映像ブランキング・ビットを設定する。これは、古いリフレッシュ・データがウエイクアップ時に表示されないことを保証する。このビットが‘１’で書き込まれれば、表示装置１０８は“黒”表示する。‘０’で書き込まれれば、フレーム・バッファ２０６の現在の内容が表示装置１０８に表示される。
【００６８】
ビット５：カラー・スウィズリング作動
本発明の一実施形態に従って、選択された表示装置１０８は、従来のＲＧＢの複数の副画素を利用しない混成白黒／カラー・パネルである。代わりに、各画素は、単一の“副画素値”だけを含む。反射板として使用されるとき、即ちバックライトがオフであるとき、これらの画素値はグレイ・スケールを表現する。結果画像は白黒表示である。透過モードで使用されるとき、即ちバックライトがオンであるとき、各画素は、赤、緑及び青の組からの単一カラー値を示す。
【００６９】
リフレッシュ・データの第１ラインの第１画素は赤であり、このラインの第２画素は緑であり、そして第３画素は青である。この規則的配列は、そのラインに亘って繰り返される。但し、各後続のラインは、前のラインから１つのカラー成分によってオフセットされることに注意されたい。従って、第２ラインの第１画素は緑であり、その第２画素は青であり、そしてその第３画素は赤である。この規則的配列は第２ラインに亘って繰り返される。第３ラインの第１画素は青であり、その第２画素は赤であり、そしてその第３画素は緑である。この規則的配列は第３ラインに亘って繰り返される。次いで、最初の３ライン用の上述の規則的配列が表示パネル全体に亘る３ラインのグループに繰り返される。
【００７０】
このカラーの規則的配列は表示アーチファクトを排除するのに役立つが、システム・ソフトウエアを複雑にもする。カラー・スウィズリング作動ビットは、１にセットされるとき、第２表示制御装置１０６が入力６−７−６のリフレッシュ・データから適切なカラー・フィールドを自動的に選択することを可能にする。上記で物理的なパネル構造の輪郭が描かれた後、第２表示制御装置１０６は、第１ラインの第１画素に赤入力フィールドを、このラインの次の画素に緑入力フィールド等を選択する。カラー・スウィズリング作動機能の正味の効果は、フレーム・バッファ２０６に書き込まれた各出力画素が単一の６ビット値を持つ結果として、第２表示制御装置１０６が入力リフレッシュ・データの３分の２を自動的に廃棄することにある。
【００７１】
カラー・スウィズリング作動ビットが０であるとき、第２表示制御装置１０６は、白黒輝度作動ビットが１に設定されるまで、各入力画素の緑のカラー・フィールドの最も重要な６ビットを出力することに注意されたい。カラー・スウィズリング単独では、下記の如く、第２表示制御装置１０６の複数の走査線リング・バッファの使用を必要としない。カラー・アンチエイリアス・モードのみは、カラー・スウィズリング及びカラー・アンチエイリアス・モード双方のビットが１に設定されるときアクティブで、そのチップの複数リング・バッファの使用を要する。
【００７２】
カラー・スウィズリング・モードが機能しているときはいつも、第２表示制御装置１０６のCOLMODE 出力ピンはハイ駆動される。このピンは、表示装置１０８がその内部パネルのバイアスを切り換えてカラー又は白黒モードのどちらかで表示品質を最適化することを可能にする。
【００７３】
ビット６：カラー・アンチエイリアス作動
カラー・スウィズリング・モードが作動されるとき、カラー・アンチエイリアス・モード・ビットも１に設定することができる。両方のビットがセットされるとき、カラー・アンチエイリアス・モードが機能しているといわれる。このモードでは、カラー・スウィズリング処理が上述の如く進行するが、その結果出力は、カラー・エイリアスを防止するように濾過される。この濾過処理は、画素座標（Ｖ，Ｈ）にある現在の画素のカラー値を、現在の画素の上（Ｖ−１，Ｈ）、下（Ｖ＋１，Ｈ）、左（Ｖ，Ｈ−１）及び右（Ｖ，Ｈ＋１）にある複数画素からの複数のマッチング・カラー・フィールドと組み合わせることによって働く。その手順は、これらの４つの近傍画素からのマッチング・カラー・フィールドの複数値を合計し、その結果を右に３ビットシフトし、そしてそれに１ビットだけ右シフトされた現在の画素値を加えることによって働く。６ビットに切り詰められたその結果出力は、カラー・アンチエイリアスが作動されないときのカラー・スウィズリング処理の濾過値に相当し、この６ビット値はフレーム・バッファ２０６の現在画素に格納される。
【００７４】
カラー・アンチエイリアスが作動されないときのカラー・スウィズリング処理の出力である６ビット・カラー値ではなく、１９ビット・カラー値でカラー・アンチエイリアス処理が働くということを強調することは、特に重要である。上述の計算は、特に現在の画素に適した複数のカラー・フィールドについて演算される。言い換えると、現在の画素が赤色フィルタを持つなら、その計算は、現在画素の赤フィールドで近隣画素の複数赤フィールドを合計及び結合する。右の次の画素は、現在及び近隣画素等の複数の緑色フィールドについて同じ関数を実行する。
【００７５】
カラー・アンチエイリアスに対して適切な複数のカラー・フィールドを得るために、２つの重要性が直ちに明らかとなる。第１に、この処理を実行するのに２走査線長のリング・バッファを利用する必要がある。第２に、各要素のリング・バッファは、６ビット出力フォーマットにおけるよりもむしろ６−７−６出力カラー・フォーマットにおける１９ビットのカラー・データを保持しなければならない。
【００７６】
実施細目：複数の入力ライン・バッファは、通常、２×１２００の１９ビットワードである。しかし、複数のバッファは、一旦実行されれば、リング・バッファと同様に、画素単位ベースで更新されることが不可欠である。さもなければ、３つのフル走査線がカラー・アンチエイリアス機能を実行するのに要求される。
【００７７】
実施注意：上述の簡単化された計算は、理解を容易するために使用され、実際の実施を表さない。例えば、上記右シフト演算子の使用は、種々のカラー成分への複数ビットの整列を指定することを意図し、幾らかのビットがアンチエイリアス処理の間に“失われる”ことを暗示しない。視覚表示品質のため、フル１０ビットの精度は、完全な結果が出力されるまで維持される。アンチエイリアス処理の最終出力だけは、４つのＬＳＢを廃棄することにより６ビットに切り詰めることができる。出力切詰め前のアンチエイリアスの演算中に重要度の最少の複数ビットを廃棄する実施は、受け入れられない。
【００７８】
ビット７：白黒輝度作動
カラー・スウィズリング及びカラー・アンチエイリアスのビットが０である限り、第２表示制御装置１０６は、このビットを１に書き込むことにより、白黒輝度モードに置くことができる。このモードでは、１９ビットの入力カラー値は、再び６−７−６ＲＧＢフォーマットにおいて、標準ＮＴＳＣ輝度変換式への次の簡単な整数近似を介して、６ビット画素表示値に変換される：画素値=(R>>2)+(R>>4)+(G>>1)+(G>>4)+(B>>3)。
【００７９】
カラー・アンチエイリアス・モードと違って、白黒輝度機能は、現在画素の複数カラー・フィールドについて単独で働くことに注意されたい。その結果、チップ上の２ラインのリング・バッファは、このモードでは使用されない。
【００８０】
実施注意：上記の簡単化された計算は、理解を容易にするために使用され、実際の実施を示さない。
【００８１】
ビット８：走査線割込み作動
このビットを１に設定すると、第２表示制御装置１０６の走査線割込みの出力が走査線割込み値レジスタにプログラムされる映像走査線の間に発生されるのを可能にする。この割込みは、そのプログラムされた走査線の始めに機能するようになり、各フレームの１走査線期間の間、機能状態にある。このシーケンスは、走査線割込み作動ビットが１である限り続く。
【００８２】
ビット９〜１１：ドット・クロック分周
最少の電力出力の使用を可能とするため、第２表示制御装置１０６は、パネル・インタフェースのドット・クロックの周波数を低減する能力を使用可能である。このフィールドの値は、１以下の水晶体発振器の分周を指定して、システムのドット・クロック周波数をもたらし、全ての映像タイミングはドット・クロックから得られる。このフィールドが０を含めば、ドット・クロックは水晶体のクロック周波数に等しいのに対して、７の値は水晶体周波数の８分の１のドット・クロックをもたらす。４倍、１４．３１８１８ＭＨｚの水晶体を、５０Ｈｚのパネル・リフレッシュ率をもたらす公称プラグラム映像タイミングパラメータと使用し、そしてドット・クロックの分周だけを変更することで、実際のパネル・リフレッシュ率としての５０．００Ｈｚ，２５．００Ｈｚ，１６．６７Ｈｚ，１２．５０Ｈｚ，１０．００Ｈｚ，８．３３Ｈｚ，７．１４Ｈｚ又は６．２５Ｈｚをもたらす。
【００８３】
ビット１２〜１３：予備
これらの読取り専用ビットは予約される。
【００８４】
ビット１４：デバッグ・モード作動
デバッグ・モード・ビットがハイに書き込まれると、２つの動作が生じる。第１は、ＬＣＤパネル・インタフェースが、複数のカラー副画素を持つ従来のカラーＬＣＤの使用を可能とするように変化する。第２は、ＳＤＲＡＭインタフェース・ポート２２０が、４ＭＢのＳＤＲＡＭの使用を可能とするように変化する。第２表示制御装置１０６の複数のＡＳＩＣの製造時、このビットは０にクリアされているべきである。
【００８５】
ビット１５：自己試験モード
始動時、第２表示制御装置１０６は、BISTピンの標本を抽出して、通常動作に入るべきか（というよりBISTロー又は自己試験動作、というよりBISTハイ）を決定する。BISTピンの状態は、退出再設定時に自己試験モード・ビットに複写される。また、ソフトウエアは、このビットを１で書き込むことによりBISTモードへの入力を開始し、このビットを０で書き込むことによって通常動作を復元することができる。第２表示制御装置１０６は、自己試験モードに置かれ、入力映像クロックが検出されなかったとき、２秒ごとに白、黒、赤、緑及び青の複数シーケンスを介してその表示出力を自動的に循環する。
【００８６】
レジスタ２：水平解像度
この１６ビット・レジスタは、水平ライン当たりの表示画素数を含み、それは通常１２００である。第１表示制御装置１０４におけるタイミング制約のため、第２表示制御装置１０６は、このレジスタにプログラムされた数よりも多い入力画素クロックを受けることがあることに注意されたい。これが起きると、このレジスタにプログラムされた画素数を超える後続のクロックは、次のHSync パルスが発生されるまで無視されるべきである。その結果として、このレジスタにプログラムされた数は、フレーム・バッファ２０６に格納されるような１ラインから次ラインへの画素詰め後、メモリ・ピッチと調和する。
【００８７】
レジスタ３：水平総キャラクタ数
この１６ビットレジスタは、水平走査線毎のドット・クロックの総数を含む。
【００８８】
レジスタ４：水平同期開始及び幅
この１６ビット・レジスタは、２つの８ビット・レジスタを含む。最も重要なバイトのレジスタは水平同期開始レジスタを含む。“水平解像度”後、ドット・クロックが各ラインに生じる。HSync は“HSync 開始”の複数の追加クロックが起きた後に発生される。このレジスタの最も重要度の低いバイトは、HSync が一度発生されるとHSync が機能したままであるようなクロック数を含む。
【００８９】
レジスタ５：垂直解像度
この１６ビット・レジスタは映像フレーム毎に表示されるライン総数を含む。これは、通常、９００の値を含む。
【００９０】
レジスタ６：垂直表示ライン数
この１６ビット・レジスタは映像フレーム毎に生じる走査線期間の総数を含む。明瞭のため、ＴＦＴパネルのリフレッシュ率ヘルツは、そのレジスタの値に等しい。
ドット・クロック／（水平総キャラクタ数×垂直表示ライン数）
【００９１】
レジスタ７：垂直同期開始及び幅
この１６ビット・レジスタは、２つの８ビット・レジスタを含む。レジスタにおける最も重要なバイトは垂直同期開始レジスタを含む。垂直解像度の複数ラインが表示された後、VSync は“VSync 開始”の追加数倍の走査線が発生した後、発生される。このレジスタの最も低い重要度のバイトは、VSync が一度発生されると、VSynce が機能したままである走査線数を含む。
【００９２】
レジスタ８：表示タイムアウト値
電力を節約するために、第２表示制御装置１０６は、複数表示出力を自動的にパワー・ダウンし、第２表示制御装置１０６のスリープ・モードに入る能力を持つ。このレジスタは、自動パワー・ダウンが起きる前の出力映像フレーム数を含む。
【００９３】
レジスタ９：走査線割込み値
プロセッサ１０２の映像出力を第２表示制御装置１０６の映像出力を適切に同期するため、第２表示制御装置１０６は、表示の何れかの与えられたラインで、プロセッサ１０２の割込みを発生することによってシステム・ソフトウエアを表示処理と同期させることができる。このレジスタは出力映像走査線数で書き込まれ、その間に割込みが発生されるのである。
【００９４】
レジスタ１０：バックライト輝度
このレジスタの上位４ビットだけが使用され、下位１２ビットは未定義であり、無視されるべきものである。バックライト輝度レジスタはDBC 出力ピンのデューティ・サイクルを設定するのに使用される。00H の値は０パーセントのデューティ・サイクルに対応する一方、0FH の値は１００パーセントのデューティ・サイクルに対応する。複数の中間値は特定の輝度レベルを設定するのに使うことができる。バックライト作動ビットが１に設定され、パネルが現在作動されているなら、DBC ピンは、ＰＷＭ波だけで駆動可能であることに注意されたい。
【００９５】
レジスタ１１〜１２７：予備
これらレジスタは予約される。
【００９６】
上記に鑑みて、別の実施形態による、本発明の工業ベースの実施細目（第２表示制御装置の０．８版）がこれと共に含まれる。
【００９７】
第２表示制御装置１０６のダイレクトＩ／Ｏピン・インタフェース
第２表示制御装置１０６とプロセッサ１０２との間の幾つかのインタフェース動作は、とりわけ時間が重要である。特に、表示リフレッシュを管理する第１表示制御装置１０４と表示リフレッシュを管理する第２表示制御装置１０６との間の切換えは、表示アーチファクトを防止するように注意深く時間合わせされなければならない。これら動作の使用可能のために、第２表示制御装置１０６は、ＣＳ５５３６コンパニオンＩ／Ｏ装置への高速ダイレクトＩ／Ｏピン接続を使用する。各ピンの記述のところで、システムの相互連結の細目を続ける。
【００９８】
DCONBLNK−ＣＳ５５３６のＧＰＩＯ１２
DCONBLNKは、プロセッサ１０２を助成してその映像タイミングを第２表示制御装置１０６の映像タイミングと同期し、第２表示制御装置１０６−制御のリフレッシュからプロセッサ１０２−制御のリフレッシュへの障害の無い変移を保証するのに使われる。ポールするのを意図するなら、第２表示制御装置１０６は、２つの状況下でDCONBLNK出力を駆動する。第１では、DCONBLNK出力は、機能している垂直解像度の複数出力走査線に続く最初の出力走査線の始めにロー駆動され、出力VSync タイミング間隔の立下り区間（終わり）までローのままであり、その時点で再びハイ駆動される。第２では、DCONBLNK出力は、第２表示制御装置１０６が第２表示制御装置１０６のスリープ・モードにある時はいつもハイのままである。
【００９９】
DCONLOAD−ＣＳ５５３６のＧＰＩＯ１１
DCONLOADは、映像表示のリフレッシュ・サイクルのソースを制御する。この信号は、直接、第１表示制御装置１０４の制御装置が表示リフレッシュを管理していることを示しながら、第２表示制御装置１０６の複数映像タイミング出力が複数映像入力に続くかを決定するか、或いは第２表示制御装置１０６の内部の複数タイミング・レジスタが複数映像出力を駆動しているかを決定する。どちらかの場合において、パネルに出力される実データは、通常、第２表示制御装置１０６の表示モード・レジスタの記述で述べたように、第２表示制御装置１０６のチップによって修正されることに注意されたい。第２表示制御装置１０６が通過モードで動作しているときのこの例外では、第２表示制御装置１０６のデータ出力は、単に、適切な信号同期のために適切に遅延されるように、緑映像データ入力の６ビットの切詰めを反映する。
【０１００】
DCONIRQ/−ＣＳ５５３６のＩＮＴＢ＃
DCONIRQ/ピンは、第２表示制御装置１０６のチップからの負論理の割込み要求出力である。この信号は、３つの状況下で駆動される。第１に、表示ロード・サイクルの完了時、DCONIRQ/は、第１表示制御装置１０４を今しがた安全に非作動にしたことをプロセッサ１０２に知らせるように駆動される。加えて、第２表示制御装置１０６は、映像出力の何れかの特定走査線上に割込みを発生するようにプログラムされてもよい。この利用の主な目的は、次に表示されるフレームの開始前の一定時に、プロセッサ１０２を自動的に警告することにある。表示動作に関連する既知のタイミングを持つ割込みを受けたとき、プロセッサ１０２は、表示アーチファクト無しに、第２表示制御装置１０６の現在の表示に同期してその映像を再始動することができる。また、走査線割込み能力は、表示動画化等の従来の目的に使用可能である。
【０１０１】
最後のDCONIRQ割込みソースは、プロセッサ１０２がスクリーンを更新し、表示ロード・シーケンスを実行したが、第２表示制御装置１０６がそのときにスリープ・モードにあったとき、発生する。第２表示制御装置１０６は、ECPWRRQST によって後でウエイク・アップされたとき、通常、パネルを始動し、自律的に表示リフレッシュを再開する。なお、この場合、第２表示制御装置１０６は、代わりに、映像ブランキング・ビットを設定することによってその映像をブランク状態に保持しながらパネルを始動し、そしてDCONLOAD_MISSED 割込みを発生して、表示を更新しなければならないことをプロセッサ１０２に知らせる。表示を更新した後、映像ブランキング・ビットをクリアすることはプロセッサ１０２の責務であることに注意されたい。（映像ブランキング・ビットを書き込むことで、内部のDCONLOAD_MISSED の状態フラグをクリアする。）
【０１０２】
DCONSTAT0..1−ＣＳ５５３６のＧＰＩＯ５及びＧＰＩＯ６
DCONSTATの複数ピンは、特にDCONIRG 割込みに遅れる原因を確認する目的のために、プロセッサ１０２と高速状態で通信するのに使われる。DCONSTAT0..1の複数ピンは以下の通り符号化される。
【０１０３】
00：プロセッサ１０２がリフレッシュ制御していた間に発生された走査線割込み、即ち常時オン・モード。この状態は、到着するどの複数割込みも従来の複数走査線割込み、即ち動画等と関連する割込みを示すのに使われる。
01：状態２（第２表示制御装置１０６モード）で発生される走査線割込み。この状態は、プロセッサ１０２の複数映像出力の再初期設定と共に使用され、第２表示制御装置１０６の複数映像タイミングとのプロセッサ１０２の複数映像タイミングの同期を開始させる。この割込みの後に、プロセッサ１０２はDCONBLNKピンの状態を確認して精巧なタイミング同期を行う。
10：発生された表示ロード完了割込み。この状態は、第２表示制御装置１０６が映像フレームを記録し終えたこと、従ってオンチップの第１表示制御装置１０４の制御装置のクロックを非作動にさせ、最大節電で出力することがプロセッサ１０２にとって安全であることをプロセッサ１０２に知らせる。
11：スリープ・モードから出る間に発生されるDCONLOAD_MISSED割込み。早い段階で述べたように、第２表示制御装置１０６がスリープ・モードにあるうちにプロセッサ１０２がスクリーンに絵を描けば、スクリーンは、ウエイク・アップ時に遅れたものとなる。この割込みは、表示ロード・サイクルを実行して第２表示制御装置１０６のモード・レジスタにおける映像ブランキング・ビットをクリアし、表示を作動しなければならないことを第２表示制御装置１０６に合図する。
【０１０４】
この符号化は少し理解するのが困難に思えるかもしれないが、状態情報を最大限有効なピン・アウトに置く必要性の表れである。
【０１０５】
ECPWRRQST−システム機能監視
ECPWRRQSTピンは、第２表示制御装置１０６をスリープ・モードから“ウエイク・アップ”するのに使われる。キーボード、タッチパッド又はカーソル・キーのイベントが起きる度に、システムの組込み制御装置がこのピンをハイ・パルスにする。ECPWRRQST の立上りエッジは、第２表示制御装置１０６に表示を自動的に始動させ、表示リフレッシュを自律的に開始させる（DCONLOAD MISSED 割込みの重要な例外についての上記記述を参照）。第２表示制御装置１０６は、自動的又は手動的のどちらかでスリープ・モードに入ったなら、第２表示制御装置１０６のスリープ・モード・ビットが０にクリアされるか、ECPWRRQST ピンがハイにトグルされ、第２表示制御装置１０６のスリープ・モード・ビットをクリアするまでスリープ・モードのままである。
【０１０６】
表示が機能している間に到着するECPWRRQST は、一つの影響だけを持つことに注意されたい。それは、内部の表示タイムアウト・レジスタを表示タイムアウト値レジスタの値に再設定する。
【０１０７】
ECPWRRQST機能中の最少デューティ・サイクルは100nS以下である。（このピンは、脱跳ね返り(debounce)又は濾過される必要はない。）
【０１０８】
第２表示制御装置１０６のレジスタ定義
レジスタ                                指標            デフォルト
第２表示制御装置１０６のＩＤ及び改訂    ０              DC01H
第２表示制御装置１０６の表示モード      １              0012H
水平解像度                              ２              0458H(1200    十進)
水平総キャラクタ数                      ３              04E8H(1256    十進)
水平同期                                ４              1808H(24, 8   十進)
垂直解像度                              ５              0340H(900     十進)
垂直表示ライン数                        ６              0390H(912     十進)
垂直同期                                ７              0403H(4, 3    十進)
表示タイムアウト                        ８              FFFFH
走査線割込み                            ９              0000H
バックライト輝度                        １０            XXXFH
予備                                    １１〜１２７
【０１０９】
第２表示制御装置１０６のユーザＩ／Ｏピン定義
第２表示制御装置１０６のＡＳＩＣピンアウト−１Ｍ（５１２Ｋ×１６）のＳＤＲＡＭコンフィグレーション
ジオード（ＴＭ）表示インタフェース・ピン群
ジオード（ＴＭ）画素クロック          GFDOTCLK        １
ジオード（ＴＭ）赤データ              GFRDAT0-5       ６
ジオード（ＴＭ）緑データ              GFGDAT0-6       ７
ジオード（ＴＭ）青データ              GFBDAT0-5       ６
ジオード（ＴＭ）VSync                 GFVSYNC        １
ジオード（ＴＭ）HSync                 GFHSYNC        １
ジオード（ＴＭ）FP_LDE                GFP_LDE        １
【０１１０】
５１２Ｋ×１６のＳＤＲＡＭ用インタフェース・ピン群
ＦＢＲＡＭデータ                      FBD0-15         １６
ＦＢＲＡＭアドレス                    FBDA0-10        １１
ＦＢ列アドレス・ストロボ              FBCAS/          １
ＦＢ行アドレス・ストロボ              FBRAS/          １
ＦＢデータ・マスク                    FBDM0-1         ２
ＦＢＲＡＭチップ・セレクト            FBCS/           １
ＲＢＲＡＭ書込み作動                  FBWE/           １
ＦＢＲＡＭクロック                    FBCLK           １
ＦＢＲＡＭクロック作動                FBCLKE          １
【０１１１】
第２表示制御装置１０６の自己リフレッシュ用水晶体
表示XTALイン                          DCONXI          １
表示XTALアウト                        DCONXO          １
【０１１２】
システム・インタフェース・ピン群
システム・リセット                    RESET           １
ＥＣ電源オン要求                      ECPWRRQST       １
第２表示制御装置１０６の割込み出力    DCONIRG/        １
第２表示制御装置１０６の
表示ロード・コマンド要求              DCONLOAD        １
第２表示制御装置１０６の状態ピン群    DCONSTAT        ２
第２表示制御装置１０６の
ブランキング状態                      DCONBLNK        １
第２表示制御装置１０６の
レジスタＩ／Ｏ・ＳＭＢクロック        DCONSMBCLK      １
第２表示制御装置１０６の
レジスタＩ／Ｏ・ＳＭＢデータ          DCONSMBDATA     １
【０１１３】
ＤＥＴＴＬ／パネル・インタフェース・ピン群
パネル画素データ０                    DO00-DO01       ３
パネル画素データ１                    DO10-DO11       ３
パネル画素データ２                    DO20-DO21       ３
ソース・ドット・クロック              SCLK            １
データ・インタフェース極性制御        REV1-2          ２
グラフィック出力作動
（ゲート・ドライバ作動）              GOE             １
−                                    INV             １
−                                    CPV             １
−                                    STV             １
−                                    FSTH            １
−                                    BSTH            １
−                                    TP              １
ＬＣＤバックライト作動                BACKLIGHT       １
表示バックライト制御（ＰＷＭ）        DBC             １
ドライバ極性信号１                    POL1            １
ＬＣＤ  ＶＤＤ作動                    VDDEN           １
ならし／試験モード                    AGMODE          １
カラー／白黒パネル・バイアス
・セレクト                            COLMODE         １
総合ユーザＩ／Ｏ                                      ９４
【０１１４】
第２表示制御装置１０６のレジスタ定義
第２表示制御装置１０６のチップに対する主要なプログラミング・インタフェースは、１００ＫＨｚのシリアルＳＭＢＵＳインタフェースであり、それは、そのチップ内部の複数コンフィギュレーション・レジスタへの読取り及び書込みアクセスを許容する。これらのレジスタは、全て１６ビット長であり、アクセスは、１６ビット・レジスタとしてのみ使用可能である。何れかのモードにおいてこれらのレジスタにアクセスすることは、定義されておらず、断定できない結果をもたらすかもしれない。特に、３２ビットのＳＭＢＵＳサイクルは、第２表示制御装置１０６と適切に通信するために使用され、最初の８ビットは、この実行並びに読取り／書込みモード・ビットにおいて常時0DH であるＳＭＢＵＳアドレスを指定する。次の８ビットは、通信するべきレジスタ番号を供給し、残りの１６ビットは、所望のレジスタの内容を包含する。システムとの第２表示制御装置１０６の通信を理解するために、第２表示制御装置１０６がＳＭＢＵＳアドレス0DH でＡＭＤ・ＣＳ５５３６・Ｉ／ＯチップのＳＭＢＵＳポートに接続されることに注意されたい。
【０１１５】
レジスタ０：第２表示制御装置１０６のＩＤ＋改訂
この１６ビット・レジスタは、読取り専用レジスタであり、第２表示制御装置１０６のＡＳＩＣ識別子及び改訂番号を返す。このシリコンの最初のパスは‘DC01’H の１６進値を返し、次の改訂は‘DC02’H 等を返すべきである。
【０１１６】
レジスタ１：第２表示制御装置１０６の表示モード
ビット０：通過非作動
このビットは、第２表示制御装置１０６がリフレッシュ・データに関して何らかの操作をするかを制御する。始動時、このビットは、第２表示制御装置１０６によって自動的に０に初期化され、それは、複数の映像出力を直接複数の映像入力に後続させ、第２表示制御装置１０６は通過モードで動いているといわれる。このモードでは、第２表示制御装置１０６は旧式のＴＦＴタイミング制御装置（ＴＣＯＮ）のチップとして単独で動き、この場合、複数の映像出力は、表示パネル用のＤＥＴＴＬ互換の複数出力信号を駆動する必要があるときのみに変換される。電力低減の目的のため、ＳＤＲＡＭインタフェース・ポート２２０は、通過モードにある間、完全に非作動にされなければならず、ＳＤＲＡＭクロック信号でさえ発生されない。通過モードでは、他の全ての第２表示制御装置１０６の複数レジスタ及び制御ビットは、通過モードに亘って優先される自己試験作動ビットを除いて無視される。
【０１１７】
通過非作動ビットへの１の書込みは、通常の第２表示制御装置１０６が機能できるようにし、そしてＳＤＲＡＭインタフェース・ポート２２０の機能並びに内部映像タイミング・レジスタ、モード・コンフィギュレーション・ビット等の機能を含む。
【０１１８】
ビット１：第２表示制御装置１０６の表示作動
表示作動ビットは、第２表示制御装置１０６によるリセット処理の完了時に１に初期化される。この通常状態は、現在のチップ・モードによって定められるように、第２表示制御装置１０６のパネル・インタフェースの複数出力が駆動されるようにする。このビットを直ぐに同期して０に書き込むことで、複数の映像出力が低電力ブランク状態に駆動される。その結果として、このビットを設定することが複数の映像出力を作動させることになるが、再作動処理は同期式であり、パネルは次のVsync 出力タイミング間隔の立下り区間まで低電力状態のままである。その時点で、複数の映像ドライバがオンし、第２表示制御装置１０６の表示作動がもう一度クリアされるまでオンのままである。
【０１１９】
第２表示制御装置１０６がこのビットを自動的にクリアし、表示が抹消されることに注意されたい。
【０１２０】
表示タイムアウト作動ビットが設定されるなら、表示タイムアウト値の複数映像出力フレームは、表示ロード・サイクルを起こすことなく発生される。
【０１２１】
ビット２：カラー・スウィズリング作動
本発明の一実施形態に従って、選択された表示装置１０８は混成白黒／カラー・パネルであり、これは、従来のＲＧＢの複数の副画素を使用しない。代わりに、各画素は、単一の“副画素値”のみを包含する。反射板として使用されるとき、バックライトが非作動であれるとき、これら画素値はグレイ・スケールを表し、その結果画像は白黒表示である。透過モードで使用されるとき、バックライトがオンであるとき、各画素は赤、緑及び青のセットからの単一のカラー値を表す。
【０１２２】
リフレッシュ・データの第１ラインの第１画素は赤であり、第２画素は緑、そして第３画素は青である。この規則的配列はそのラインに亘って繰り返される。但し、各後続ラインは、前のラインから一のカラー成分によってオフセットされることに注意されたい。従って、第２ラインの第１画素は緑、その第２画素は青、そしてその第３画素は赤である。この規則的配列は、第２ラインに亘って繰り返される。第３ラインの第１画素は青、第２画素は赤、そして第３画素は緑である。第１画素の規則的配列は第３ラインに亘って繰り返される。続いて、最初の３ラインの上述の規則的配列が表示パネル全体に亘る３ラインのグループに繰り返される。
【０１２３】
このカラーの規則的配列は、表示アーチファクトを排除するのに役立つが、システム・ソフトウエアを複雑にする。カラー・スウィズリング作動ビットは、１に設定されると、第２表示制御装置１０６が入力６−７−６リフレッシュ・データから適切なカラー・フィールドを自動的に選択するのを可能にする。上記で輪郭を描かれた物理的なパネル構造の後に、第２表示制御装置１０６は、第１ラインの第１画素に赤入力フィールドを選択し、このラインの次の画素に緑入力フィールドを選択するなどする。カラー・スウィズリング作動機能の正味の効果は、フレーム・バッファ２０６に書き込まれた各出力画素が単一の６ビット値を持つ結果として、第２表示制御装置１０６が入力リフレッシュ・データの３分の２を自動的に廃棄することにある。
【０１２４】
カラー・スウィズリング作動ビットが０に設定されるとき、第２表示制御装置１０６は、白黒輝度作動ビットが１に設定されるまで、入力画素の緑色フィールド値を単に出力することに注意されたい。カラー・スウィズリング及びカラー・アンチエイリアス・モードのビットが機能し、チップの複数リング・バッファの使用を要するのは、カラー・アンチエイリアス・モードにおいてのみであるので、カラー・スウィズリング・モードは、そのオン時、第２表示制御装置１０６の複数の走査線リング・バッファの使用を要しない。
【０１２５】
ビット３：カラー・アンチエイリアス作動
カラー・スウィズリング・モード作動されるとき、カラー・アンチエイリアス・モード・ビットもまた１に設定可能である。そのビットの両方が設定されるとき、カラー・アンチエイリアス・モードは機能しているといわれる。このモードでは、カラー・スウィズリング処理は、上述の如く進行するが、結果出力は、カラー・エイリアスを防止するように濾過される。この濾過処理は、画素座標（Ｖ，Ｈ）の現在画素のカラー値を、現在画素の上（Ｖ−１，Ｈ）、下（Ｖ＋１，Ｈ）、左（Ｖ，Ｈ−１）及び右（Ｖ，Ｈ＋１）にある複数画素と調和する複数カラー・フィールドと組み合わせることにより働く。これは、そのマッチング・カラー・フィールドの複数値を４つの近傍画素のそれらに加え、その結果を右に３ビットだけシフトし、そしてそれを、１ビットだけ右にシフトされた現在画素の値に加えることを含む。６ビットに切り詰められたその結果出力は、カラー・アンチエイリアスが作動されないときのカラー・スウィズリング処理の濾過値に相当する。この６ビット値は、フレーム・バッファ２０６の現在画素に格納される。
【０１２６】
カラー・アンチエイリアスが作動されないときのカラー・スウィズリング処理の出力である６ビット・カラー値ではなく、１６ビット・カラー値でカラー・アンチエイリアス処理が働くということを強調することは、特に重要である。上述の計算は、特に現在の画素に適した複数のカラー・フィールドについて演算される。言い換えると、現在の画素が赤色フィルタを持つなら、その計算は、現在画素の赤フィールドで近隣画素の複数赤フィールドを合計及び結合する。右の次の画素は、現在及び近隣画素等の複数の緑色フィールドについて同じ関数を実行する。
【０１２７】
カラー・アンチエイリアスに対して適切な複数のカラー・フィールドを得るために、２つの重要性が直ぐに明らかとなる。第１に、処理を実行するのに２走査線長のリング・バッファを利用する必要がある。第２に、各要素のリング・バッファは、６ビット出力フォーマットにおけるよりもむしろ５−６−５入力カラー・フォーマットにおける１６ビットのカラー・データを保持しなければならない。
【０１２８】
実施細目：複数の入力ライン・バッファは、通常、２×１１１０ワード長であるか或いは２×８３０ワード長であり、表示が縦長又は横長モードの何れで駆動されるかに依存する。しかし、複数のバッファは、一旦実行されれば、画素単位のリング・バッファ原理で更新されることが不可欠である。さもなければ、３つのフル走査線がカラー・アンチエイリアス機能を実行するのを要求される。
【０１２９】
実施注意：上述の簡単化された計算は、理解を容易するために使用され、実際の実施を表さない。例えば、左シフト及び右シフト演算子の使用は、種々のカラー成分からの複数ビットの整列を指定することを意図し、何れかの複数ビットがアンチエイリアス処理の間に“失われる”ことを暗示しない。視覚表示品質を達成するには、フル１０ビットの精度は、完全な結果が出力されるまで維持されることが必須である。アンチエイリアス処理の最終出力だけは、６ビットに切り詰めることができる。
【０１３０】
出力切詰め前のアンチエイリアスの演算中に重要度の最も低い複数ビットを廃棄する実施は、受け入れられない。
【０１３１】
ビット４：白黒輝度作動
カラー・スウィズリング及びカラー・アンチエイリアスのビットが０である限り、第２表示制御装置１０６は、このビットを１に書き込むことにより、白黒輝度モードに置くことができる。このモードでは、５−６−５ＲＧＢフォーマットにおける１６ビットの入力カラー値は、標準ＮＴＳＣ輝度変換式への次の簡単な整数近似を介して、６ビット画素表示値に変換される。
画素値=(R>>2)+(R>>4)+(G>>1)+(G>>4)+(B>>3)
【０１３２】
カラー・アンチエイリアス・モードと違って、白黒輝度機能は、現在画素の複数カラー・フィールドについて単独で働くことに注意されたい。その結果、チップ上の２ラインのリング・バッファは、このモードでは使用されない。
【０１３３】
実施注意：上記の簡単化された計算は、理解を容易にするために使用され、実際の実施を示さない。例えば、左シフト及び右シフト演算子の使用は、種々のカラー成分からの複数ビットの整列を指定することを意図し、何れかの複数ビットが輝度変換処理の間に“失われる”ことを暗示しない。視覚表示品質のため、フル１０ビットの精度は、完全な結果が出力されるまで維持されることが必須である。輝度変換処理の最終出力だけは、６ビットに切り詰めることができる。出力切詰め前の輝度演算中に重要度の最も低い複数ビットを廃棄する実施は、受け入れられない。
【０１３４】
ビット５〜７：ドット・クロック分周
最少の電力出力の使用を可能とするため、第２表示制御装置１０６は、パネル・インタフェースのドット・クロックの周波数を低減する能力を使用可能である。このフィールド値は１以下の水晶体発振器の分周を特定し、システム・ドット・クロックの周波数をもたらす。全ての映像タイミングはドット・クロックから得られる。このフィールドが０を含めば、ドット・クロックは水晶体のクロック周波数に等しいのに対して、７の値は水晶体周波数の８分の１のドット・クロックをもたらす。５４．０６ＭＨｚの水晶体を、５０Ｈｚのパネル・リフレッシュ率をもたらす公称プログラムの複数映像タイミングパラメータと使用し、そしてドット・クロックの分周だけを変えることで、実際のパネル・リフレッシュ率としての５０．００Ｈｚ，２５．００Ｈｚ，１６．６７Ｈｚ，１２．５０Ｈｚ，１０．００Ｈｚ，８．３３Ｈｚ，７．１４Ｈｚ又は６．２５Ｈｚを発生させる。
【０１３５】
実施細目：ドット・クロック分周用の入力クロック源としての２倍のメモリ・クロックＰＬＬを使うことは、全ての分周器を持つ５０パーセント・デューティ・サイクルのドット・クロックの発生を簡単化する１つの可能な方法である。
【０１３６】
ビット８：映像自動同期モード
このビットが設定されるなら、第２表示制御装置１０６は、表示ロード・シーケンスが開始される度に、即ち最初のVsyncInパルスの立下り区間に当たるときに、その全ての内部映像タイミング・カウンタをリセットする。このモードは、VsyncIn及びVsyncOutの周波数が同一になるようにプログラムされるときの使用を意図する。同一でなければ、このモードは注意して使用されるべきである。
【０１３７】
例えば、第２表示制御装置１０６のドット・クロックの分周が２５Ｈｚのパネル・リフレッシュ率の使用を可能とするようにプログラムされるが、システムの第１表示制御装置１０４が５０Ｈｚの出力率で構築されるなら、そのパネルの最初の２分の１以下だけが、第２表示制御装置１０６の複数映像タイマがリセットされる前に再リフレッシュされる。同率で入出力周波数を走らせることによって、上記のようなアーチファクトは回避可能である。なお、高等な用途では、混合されたフレーム率の利用を可能とするように第２表示制御装置１０６の走査線割込み能力を利用することを試すことができる。
【０１３８】
第２表示制御装置１０６が映像入力ポートに従うとき、即ち表示ロード・シーケンスが処理中であるときのみに映像自動同期が機能することに注意されたい。これは、第１表示制御装置１０６を再初期設定する複数出力が第２表示制御装置１０６の映像リフレッシュと不用意に干渉するときに起こることがある表示問題を防止する。
【０１３９】
ビット９：表示タイムアウト作動
このビットが１に設定されるとき、第２表示制御装置１０６は自動的に表示処理を停止する。
【０１４０】
表示タイムアウト値の複数映像フレームが表示ロード・シーケンスを起こすことなく出力されたとき、表示ロードの自動実行が、内部タイムアウト・カウンタを表示タイムアウト値レジスタの値にリセットする。このビットが０に設定されるとき、第２表示制御装置１０６は表示ロード・サイクルとは関係ない表示出力リフレッシュを続ける。
【０１４１】
ビット１０：走査線割込み作動
このビットの１への設定は、第２表示制御装置１０６の走査線割込み出力が映像走査線の間に発生されるのを可能にし、走査線割込み値レジスタにプログラムされる。この割込みは、プログラムされたラインの始めに機能することになり、各フレームの１ライン期間の間、機能したままである。このシーケンスは、走査線割込み作動ビットが１である限り継続する。
【０１４２】
ビット１１〜１４：予備
これら読取り専用ビットは、予約され、常に読取り時に０の値を返す。
【０１４３】
ビット１５：自己試験モード
始動時、第２表示制御装置１０６は、BIST0 ピンの標本を抽出して、通常動作に入るべきか、つまりBIST0 ロー、自己試験動作又はBIST0ハイを決定する。BISTピンの状態はリセット退出時に自己試験モード・ピンに複写される。また、ソフトウエアは、このビットを１で書き込むことによりBISTモードへの入力を開始することができ、このビットを０で書き込むことにより通常動作を復元することができる。
【０１４４】
本発明の各種実施形態は、表示副システムが駆動される間、消費電力を低減することを保証する。第２表示制御装置は、プロセッサ及び第１表示制御装置とは別個に、表示装置を自律的にリフレッシュすることができ、それにより連続したプロセッサの介在を排除する。第１及び第２表示制御装置並びに表示装置は、延長された非機能期間の間オフにすることができ、表示システムの消費電力においてかなりの節約をもたらす。
【０１４５】
本発明の各種実施形態は、専用の高価なハードウエアを必要とせず、価格及び電力を考慮した用途における電子装置の使用に理想的なシステムを提供する。
【０１４６】
システムは、本発明又はそのコンポーネントの何れかに記述したように、コンピュータ・システムの形式で実施することができる。コンピュータ・システムの典型的な例には、多目的コンピュータ、プログラム・マイクロプロセッサ、マイクロ制御装置、周辺集積回路要素、及びその他装置又は本発明の方法を構成する複数ステップを実施することができる装置の方策が含まれる。
【０１４７】
コンピュータ・システムは、コンピュータ、入力装置、表示ユニット及びインターネットを含む。コンピュータはマイクロプロセッサより成り、それは通信バスに接続される。また、コンピュータはメモリを含み、それは読取り書込み記憶装置（ＲＡＭ）及び読取り専用記憶装置（ＲＯＭ）を含むことができる。更に、コンピュータ・システムは記憶装置を含み、これは、ハード・ディスク駆動装置、又はフロッピー（登録商標）ディスク駆動装置及び光ディスク駆動装置等の取外し自在記憶駆動装置が可能である。また、記憶装置は、コンピュータ・システムに複数のコンピュータ・プログラム又は他の複数の命令をロードするための他の類似手段を含むことができる。
【０１４８】
コンピュータ・システムは、１又はそれ以上の記憶素子に記憶された命令セットを実行して入力データを処理する。また、記憶素子は、所望のデータ又は他の情報を保持してもよく、処理機にある情報源又は物理的記憶素子でもよい。
【０１４９】
命令セットは、本発明の方法を構成する複数ステップ等の特定のタスクを実行するように処理機を指図する各種コマンドを含むことができる。命令セットは、ソフトウエア・プログラムの形式でもよい。ソフトウエアはシステム・ソフトウエア又はアプリケーション・ソフトウエア等の各種形式であってもよい。更に、ソフトウエアは、個別プログラムの集合、より大きなプログラムを持つプログラム・モジュール又はプログラム・モジュールの１部の形式でもよい。また、ソフトウエアはオブジェクト指向のプログラミングの形式でモジュラ・プログラミングを含むことができる。処理機による入力データの処理は、ユーザ・コマンド、前の処理結果又は別の処理機によってなされた要求に応じてもよい。
【０１５０】
本発明の実施形態を論じそして述べたが、本発明はこれらの実施形態だけで制限されるものではない。幾つかの変更及び修正について、本発明の範囲から外れることなく、特許請求の範囲に記載されるように、考えることができる。
【図面の簡単な説明】
【０１５１】
【図１】本発明の各種実施形態を実施することができる構成の概要図である。
【図２】本発明の実施形態による、第２表示制御装置にある各種要素の概要図である。
【図３】本発明の実施形態による、表示装置がコンピュータ関連ユニットにおいてリフレッシュされる間に消費電力を節約するための方法の流れ図である。
【図４Ａ】本発明の実施形態による、表示装置の制御を第１表示制御装置から第２表示制御装置に切り換えるための方法の流れ図である。
【図４Ｂ】本発明の実施形態による、表示装置の制御を第１表示制御装置から第２表示制御装置に切り換えるための方法の流れ図である。
【図５】本発明の実施形態による、表示装置の制御を第２表示制御装置から第１表示制御装置に切り換えるための方法の流れ図である。
【図６】本発明の実施形態による、第２表示制御装置を非機能状態から起動するための方法の流れ図である。
【図７】本発明の実施形態による、第１表示制御装置のデータ内容を低減ビット形式に変換するための方法ステップの流れ図である。
【図８】本発明の実施形態による、カラー・スウィズリング用の方法の概要図である。
【図９】本発明の実施形態による、第２表示制御装置を非機能状態から起動するタイミング流れ図である。
【符号の説明】
【０１５２】
１００ 表示副システム
１０２ プロセッサ
１０４ 第１表示制御装置
１０６ 第２表示制御装置
１０８ 表示装置
２０２ 入力ポート
２０４ 出力ポート
２０６ フレーム・バッファ
２０８ クロック
２２０ 処理モジュール
２２２ 決定モジュール
【図１】
2011253194.tif 000003
【図２】
2011253194.tif 000004
【図３】
2011253194.tif 000005
【図４Ａ】
2011253194.tif 000006
【図４Ｂ】
2011253194.tif 000007
【図５】
2011253194.tif 000008
【図６】
2011253194.tif 000009
【図７】
2011253194.tif 000010
【図８】
2011253194.tif 000011
【図９】
2011253194.tif 000012