(57)【要約】【課題】従来の半導体装置では、半導体素子と導電パターンとの隙間が確保され難く、アンダーフィル材にて充填していたため、放熱性が悪く、量産性に適さないという問題があった。【解決手段】本発明の半導体装置では、半導体素子２と導電パターン９Ａ〜９Ｃとの間にはスペーサー１１Ａ〜１１Ｄが配置され、半導体素子２と導電パターン９Ａ〜９Ｃとの間隙間の幅Ｗ１は、スペーサー１１Ａ〜１１Ｄの膜厚となる。この構造により、半導体素子２下面の隙間の幅Ｗ１が一定に保たれ、その隙間への樹脂の充填性が向上される。そして、トランスファーモールドを用いることが可能となり、量産性に適した構造となる。【選択図】図１
2011204862.tif 000002
【特許請求の範囲】
【請求項１】
少なくともその一主面側に複数のパッド電極が配置された半導体素子と、
前記半導体素子の一主面側に配置されたパッド電極と対応して形成され、前記半導体素子の一主面側がフェイスダウンにて電気的に接続された導電パターンと、
前記導電パターンの一主面と対向する他の主面側が露出するように前記半導体素子を封止する樹脂封止体とを有し、
前記導電パターンの一主面上には、前記半導体素子の一主面側と当接するスペーサーが配置され、前記半導体素子と前記導電パターンの一主面との間の隙間には、前記樹脂封止体を構成する樹脂が充填されることを特徴とする半導体装置。
【請求項２】
前記スペーサーは、前記半導体素子のコーナー部毎にその下面に配置され、前記半導体素子と前記導電パターンの一主面との間の隙間の幅は、前記スペーサーの膜厚であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電パターンは、前記半導体素子の一主面側に配置された第１のパッド電極と電気的に接続された第１の導電パターンと、前記半導体素子の一主面側に配置された第２のパッド電極と電気的に接続された第２の導電パターンとを有し、
前記第１の導電パターンと前記第２の導電パターンとは、前記半導体素子の下面にて櫛歯状に配置され、前記第１の導電パターンと前記第２の導電パターン間には、前記樹脂封止体を構成する樹脂が充填されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体素子の一主面と対向する他の主面側には第３のパッド電極が配置され、前記第３のパッド電極と電気的に接続する導電プレートは、前記半導体素子の周囲に配置された第３の導電パターンと電気的に接続し、前記樹脂封止体に被服されることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記樹脂封止体内には、前記スペーサーの膜厚よりも粒径の小さいファイラーが含有されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
導電箔を用意し、前記導電箔の一主面側に前記導電箔の膜厚よりも浅い分離溝を形成し、導電パターンを形成する工程と、
前記導電パターンの一主面上にスペーサーを形成し、前記スペーサーと当接するように前記導電パターンの一主面上に半導体素子をフェイスダウンにて電気的に接続する工程と、
前記導電パターンの一主面と対向する他の主面側が露出するように、前記半導体素子を封止する樹脂封止体を形成する工程と、
前記導電箔の一主面側と対向する他の主面側から、前記分離溝を充填する前記樹脂封止体が露出するまで前記導電箔を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
前記スペーサーにより前記半導体素子と前記導電パターンの一主面側に隙間を確保した後、トランスファーモールドにより前記樹脂封止体を形成し、前記樹脂封止体により前記隙間を充填することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記導電パターンの一主面上に前記スペーサーを形成し、前記導電パターンの一主面上に前記スペーサーの膜厚以上の導電性接着材を塗布した後、リフローすることで前記半導体素子と前記導電パターンとを電気的に接続することを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱性を向上させる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の実施例として、下記の構造が知られている。
【０００３】
図１２（Ａ）は、半導体装置５１の平面図を示し、樹脂封止体５２内には、半導体素子５３や導電パターン５４が配置される。点線５５は、半導体素子５３の外形ラインを示し、半導体素子５３の外周囲に沿って複数のパッド電極５６が配置される。そして、導電パターン５４は、主に、放熱用の電極５４Ａ、配線５４Ｂ及び外部接続電極５４Ｃから構成され、半導体素子５３の下面に配置される。
【０００４】
図１２（Ｂ）は、図１２（Ａ）に示す半導体装置５１のＦ−Ｆ線方向の断面図を示す。半導体素子５３が導電パターン５４上にフェイスダウンにて実装される。半導体素子５３のパッド電極５６と外部接続電極５４Ｃとは、半田等の導電性接着材５８により電気的に接続される。そして、導電パターン５４は、分離溝５９によりパターニングされ、半導体素子５３と導電パターン５４との間には、アンダーフィル材６０が充填される。導電パターン５４同士は分離溝５９により分離されるが、アンダーフィル材６０により支持され、導電パターン５４は樹脂封止体５２内に支持される。また、半導体素子５３は、アンダーフィル材６０により放熱用の電極５４Ａ上に固着される。
【０００５】
図示したように、半導体装置５１の裏面側には絶縁被膜６１が形成され、絶縁被膜６１に形成された開口領域を利用して、導電パターン５４と接続する電極６２が形成される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−８３９０３号公報（第５−８頁、第１−４図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１２（Ｂ）に示す如く、半導体装置５１は、支持基板を有さず、導電パターン５４上に半導体素子５３が固着される構造となる。そして、半導体素子５３は、導電パターン５４上にフェイスダウンにて実装され、導電パターン５４同士のショートを防止するため、導電パターン５４は、分離溝５９を用いて分離される必要がある。この構造により、導電パターン５４が樹脂封止体５２から抜け落ちることを防止するため、半導体素子５３下面にはアンダーフィル材６０が充填され、導電パターン５４同士がアンダーフィル材６０により支持される必要がある。
【０００８】
このとき、半導体素子５３と導電パターン５４との間の隙間は、導電性接着材５８の厚みとなり、その幅Ｗ３は狭くなる。そのため、アンダーフィル材６０としては、狭い空間に浸透可能な絶縁材料が用いられ、樹脂封止体５２の形成前に半導体素子５３下面の隙間が、アンダーフィル材６０により充填される。そして、アンダーフィル材６０内のフィラーの含有率を高めるとアンダーフィル材の流動性が悪化するため、アンダーフィル材内のフィラーの含有率を高くし難く、放熱性の悪い材料となる。
【０００９】
この構造により、半導体素子５３の下面には放熱用の電極５４Ａが配置されるが、両者間にはアンダーフィル材６０が介在することで、半導体素子５３からの熱の伝導性が悪化し、半導体装置５１としての放熱性が悪化するという問題がある。特に、パワー系の半導体素子では、半導体素子の温度上昇が著しく、優れた放熱性が要求される。
【００１０】
その一方、半導体装置５１の放熱性を向上させるためには、半導体素子５３下面にフィラーの含有率の高い樹脂が充填される必要がある。更に、フィラーの粒径を大きくする程熱伝導率も向上する。そのため、半導体素子５３下面の隙間に放熱性に優れた樹脂を充填するためには、その隙間の幅Ｗ３が一定幅に保たれる必要がある。しかしながら、半導体素子５３下面の隙間の幅Ｗ３は、導電性接着材５８の厚みとなるため、導電性接着材５８の塗布量によりばらつき、一定幅として確保し難いという問題がある。更に、フェイスダウン型の半導体素子５３では、リフローの際に半導体素子５３の自重により導電性接着材５８の厚みを所望の厚みとして確保し難いという問題がある。
【００１１】
そのため、樹脂封止体５２を形成する工程において、例えば、トランスファーモールドにより、半導体素子５３下面の隙間にフィラーが含有された樹脂を充填することも難しく、量産性に適さないという問題がある。特に、放熱性を重視し、樹脂内のフィラーの含有率を増大させた場合には、樹脂の流動性が悪化し、より半導体素子５４下面の隙間にその樹脂を充填し難くなる。そして、支持基板を有しない半導体装置５１では、導電パターン５４間に未充填領域が発生し、導電パターン５４が半導体装置５１内に支持されず、抜け落ちる等の不良品が発生し易くなる。
【００１２】
また、半導体素子５３下面の隙間の幅Ｗ３を広げるために導電性接着材５８の塗布量を増大させることも考えられる。しかしながら、導電性接着材５８の塗布量を増大させることで、リフローの際に半導体素子５３の自重により導電性接着材５８が導電パターン５４上から流れ出し、隣り合う導電パターン５４同士が、導電性接着材５８を介してショートするという新たな問題が発生する。
【課題を解決するための手段】
【００１３】
前述した各事情に鑑みて成されたものであり、本発明の半導体装置では、少なくともその一主面側に複数のパッド電極が配置された半導体素子と、前記半導体素子の一主面側に配置されたパッド電極と対応して形成され、前記半導体素子の一主面側がフェイスダウンにて電気的に接続された導電パターンと、前記導電パターンの一主面と対向する他の主面側が露出するように前記半導体素子を封止する樹脂封止体とを有し、前記導電パターンの一主面上には、前記半導体素子の一主面側と当接するスペーサーが配置され、前記半導体素子と前記導電パターンの一主面との間の隙間には、前記樹脂封止体を構成する樹脂が充填されることを特徴とする。
【００１４】
また、本発明の半導体装置の製造方法では、導電箔を用意し、前記導電箔の一主面側に前記導電箔の膜厚よりも浅い分離溝を形成し、導電パターンを形成する工程と、前記導電パターンの一主面上にスペーサーを形成し、前記スペーサーと当接するように前記導電パターンの一主面上に半導体素子をフェイスダウンにて電気的に接続する工程と、前記導電パターンの一主面と対向する他の主面側が露出するように、前記半導体素子を封止する樹脂封止体を形成する工程と、前記導電箔の一主面側と対向する他の主面側から、前記分離溝を充填する前記樹脂封止体が露出するまで前記導電箔を除去する工程とを有することを特徴とする。
【発明の効果】
【００１５】
本発明では、フェイスダウン型の半導体素子と導電パターンとの間にスペーサーが配置され、両者間の隙間の幅が一定に保たれ、その隙間への樹脂の充填性が向上される。
【００１６】
また、本発明では、半導体素子のコーナー部の下面にスペーサーが配置されることで、スペーサーが応力緩和部材として機能し、半導体素子のチッピングが防止される。
【００１７】
また、本発明では、半導体素子の下面への樹脂の充填性が向上されることで、半導体素子の下面の導電パターンが樹脂により確実に絶縁される。
【００１８】
また、本発明では、半導体素子の下面への樹脂の充填性が向上されることで、樹脂内のフィラーの含有率が高められ、放熱性が向上される。
【００１９】
また、本発明では、トランスファーモールドにより半導体素子の下面の隙間へ樹脂を充填することで、量産性が向上される。
【００２０】
また、本発明では、スペーサーを利用して半導体素子を導電パターン上に固着することで、半導体素子の下面の幅を一定幅に保つことができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の実施の形態における半導体装置を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）平面図である。
【図３】本発明の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図４】本発明の実施の形態における半導体装置を説明する（Ａ）断面図、（Ｂ）平面図である。
【図５】本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図である。
【図６】本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図、（Ｃ）平面図である。
【図７】本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図である。
【図８】本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図である。
【図９】本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図である。
【図１０】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１１】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１２】従来の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の第１の実施の形態である半導体装置について説明する。図１（Ｂ）は、図１（Ａ）に示す半導体装置のＡ−Ａ線方向の断面図である。図２（Ａ）は、図１（Ａ）に示す半導体装置のＢ−Ｂ線方向の断面図である。図２（Ｂ）は、図１（Ａ）に示すＣ−Ｃ線方向の断面図である。図２（Ｃ）は、図１（Ａ）に示す半導体装置の裏面側からの平面図である。尚、図１（Ａ）の説明では、半導体装置１の表面側からは封止樹脂体により見えない部分も実線や点線により示し、説明している。
【００２３】
図１（Ａ）に示す如く、半導体装置１は、内蔵される半導体素子２よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）である。最外周の実線３による矩形形状は、樹脂封止体４の外形を示し、その内側に示す点線５による矩形形状は、半導体素子２の外形を示す。そして、半導体素子２の表面側には、点線にて示すように、紙面Ｙ軸方向に延在する複数のパッド電極６、７Ａ〜７Ｃ、８Ａ〜８Ｃが配置される。
【００２４】
一方、実線３の内側に示す実線は、半導体素子２が固着される導電パターン９Ａ〜９Ｃを示し、導電パターン９Ａ〜９Ｃは、分離溝１０により区分され、電気的にショートしない構造となる。そして、導電パターン９Ａは、半導体素子２のパッド電極６と電気的に接続し、導電パターン９Ｂは、半導体素子２のパッド電極７Ａ〜７Ｃと電気的に接続し、導電パターン９Ｃは、半導体素子２のパッド電極８Ａ〜８Ｃと電気的に接続する。導電パターン９Ｂ、９Ｃは、それぞれ紙面Ｙ軸方向に延在し、櫛歯状に配置される。
【００２５】
図示したように、半導体装置１の４つのコーナー部近傍には、斜線のハッチングで示すスペーサー１１Ａ〜１１Ｄが、導電パターン９Ａ〜９Ｃ上に配置される。そして、スペーサー１１Ａ〜１１Ｄは、半導体素子２の４つのコーナー部下面にそれぞれ配置される。尚、スペーサー１１Ａ〜１１Ｄは、その上面に半導体素子２が安定した状態にて配置される領域に配置される場合でも良い。
【００２６】
図１（Ｂ）に示す如く、導電パターン９Ｂ、９Ｃは、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いて形成される。そして、分離溝１０は、前述した導電箔を非異方性のエッチング、例えば、ウエットエッチングすることで形成され、導電パターン９Ｂ、９Ｃの側面は、湾曲構造を有する。尚、導電パターン９Ｂ、９Ｃの材料としては、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。また、ハーフエッチング性、メッキの形成性、熱応力等を考慮すると、圧延で形成されたＣｕを主材料とする導電材料が好ましい。
【００２７】
スペーサー１１Ａ、１１Ｄは、例えば、ＰＳＲ（Ｐｈｏｔｏ  ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）を用いて形成される。例えば、導電パターン９Ｂ、９Ｃ上にＰＳＲを塗布した後、そのＰＳＲを露光処理した後、現像処理することで、スペーサー１１Ａ、１１Ｄは所望の領域に形成される。そして、スペーサー１１Ａ、１１Ｄの膜厚は、導電パターン９Ｂ、９Ｃ上に塗布されたＰＳＲの膜厚となり、用途に応じて任意の設計変更が可能である。スペーサー１１Ａ、１１Ｄの膜厚は、半導体素子２を導電パターン９Ｂ、９Ｃ上に実装する際のリフロー工程では、その膜厚は変わらないため、半導体素子２と導電パターン９Ｂ、９Ｃとの隙間の幅Ｗ１は、スペーサー１１Ａ、１１Ｄの膜厚となる。尚、スペーサー１１Ａ、１１Ｄは、前述した隙間の幅Ｗ１が一定に保たれる構造であれば、半田バンプや金属バンプから形成される場合でも良い。
【００２８】
半導体素子２は、導電パターン９Ｂ、９Ｃ上に半田クリーム、ロウ材または導電性ペースト等の導電性接着材１２を介してフェイスダウンにて実装される。そして、半導体素子２としては、ＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が用いられる。例えば、図１（Ａ）に示す半導体素子２は、窒化ガリウムを用いたパワートランジスタであり、パッド電極６がゲート電極であり、パッド電極７Ａ〜７Ｃはソース電極であり、パッド電極８Ａ〜８Ｃはドレイン電極として用いられる。このパワートランジスタは、シリコンを用いたパワートランジスタよりも高耐圧及び高速性を有する素子であり、大電流を流すことが可能となり、素子の放熱性が重要なテーマとなる。
【００２９】
樹脂封止体４は、半導体素子２を被覆するように形成され、トランスファーモールドにより形成される場合には熱硬化性樹脂により形成され、または、インジェクションモールドにより形成される場合には熱可塑性樹脂により形成される。図示したように、樹脂封止体４は、半導体素子２と導電パターン９Ｂ、９Ｃとの間の隙間や分離溝１０にも配置される。そして、半導体装置１は支持基板を有しないため、半導体素子２下面に位置する導電パターン９Ｂ、９Ｃは、その樹脂封止体４と密着することで、樹脂封止体４内に支持される。
【００３０】
被覆層１３は、半導体装置１の裏面側を被覆し、外部電極１４、１５が形成される箇所の被覆層１３には開口部が形成される。そして、被覆層１３は、エポキシ樹脂等の熱硬化性樹脂、ポリエチレン等の熱可塑性樹脂またはＰＳＲから形成される。
【００３１】
外部電極１４、１５は、半田等の導電性材料から成り、被覆層１３の開口部から露出する導電パターン９Ｂ、９Ｃ上に形成される。そして、外部電極１４、１５は、半導体装置１に内蔵される半導体素子２と導電パターン９Ｂ、９Ｃを介して電気的に接続される。
【００３２】
図２（Ａ）に示すＢ−Ｂ線方向の断面では、導電パターン９Ａ、９Ｂ上にスペーサー１１Ａ、１１Ｂが配置され、半導体素子２のコーナー部が、スペーサー１１Ａ、１１Ｂ上に配置される。そして、スペーサー１１Ａ、１１Ｂにより確保された幅Ｗ１の隙間や分離溝１０内には、樹脂封止体４が形成され、導電パターン９Ａ、９Ｂは、樹脂封止体４と密着し、半導体装置１内に支持される。また、被覆層１３の開口部から露出する導電パターン９Ａ、９Ｂ上には外部電極１５、１６が形成される。尚、導電パターン９Ａ、スペーサー１１Ｂや外部電極１６の構造及び材料は、前述した導電パターン９Ｂ、９Ｃ、スペーサー１１Ａ、１１Ｄや外部電極１４、１５と同様である。
【００３３】
図２（Ｂ）に示すＣ−Ｃ線方向の断面では、導電パターン９Ｃ上にスペーサー１１Ｃ、１１Ｄが配置され、半導体素子２のコーナー部が、スペーサー１１Ｃ、１１Ｄ上に配置される。そして、スペーサー１１Ｃ、１１Ｄにより確保された幅Ｗ１の隙間内には、樹脂封止体４が形成される。また、被覆層１３の開口部から露出する導電パターン９Ａ上には外部電極１４が形成される。尚、スペーサー１１Ｃの構造及び材料は、前述したスペーサー１１Ａ、１１Ｄと同様である。
【００３４】
図２（Ｃ）は、半導体装置１の裏面側を示し、被覆層１３の開口部から露出する導電パターン９Ａ〜９Ｃ上には外部電極１４〜１６が形成される。そして、導電パターン９Ａ〜９Ｃは点線にて表示するが、前述したように、半導体素子２が、窒化ガリウムを用いたパワートランジスタである場合には、外部電極１６がゲート電極であり、外部電極１５はソース電極であり、外部電極１４はドレイン電極として用いられる。図示したように、外部電極１４〜１６は、それぞれ紙面Ｙ軸方向に延在して配置され、ソース電極用の外部電極１５とドレイン電極用の外部電極１４は、紙面Ｘ軸方向に交互に配置される。
【００３５】
前述したように、半導体素子２の４つのコーナー部下面には、それぞれスペーサー１１Ａ〜１１Ｄが配置され、そのスペーサー１１Ａ〜１１Ｄの膜厚により、半導体素子２と導電パターン９Ａ〜９Ｃとの隙間の幅Ｗ１が、一定幅に保たれる。そのため、半導体素子２下面の幅Ｗ１は、トランスファーモールドにより樹脂が充填されるのに必要な幅に容易に調整される。また、スペーサー１１Ａ〜１１Ｄの膜厚は、半導体素子２を実装する際の作業熱によりその膜厚が変化することもなく、トランスファーモールドを用いた場合でも半導体素子２下面に未充填領域が発生し難く、量産性に適した構造となる。そして、トランスファーモールドを用いることで、樹脂注入時の圧力を強めることが可能となり、フィラーの含有率を高め、樹脂の流動性が低下した場合でも、前述した未充填領域の発生を防止できる。
【００３６】
特に、半導体素子２として、パワー系の半導体素子を用いた場合には、半導体素子２と導電パターン９Ａ〜９Ｃとの間の領域は電流経路となり、高温領域となる。そのため、半導体素子２の下面に配置される樹脂封止体４は、放熱性に優れた材料により構成される必要があり、樹脂封止体４内のフィラーの含有率が増大されることが望ましい。また、樹脂封止体４内に含有されるフィラーの粒径が大きくなるほど、熱伝導率が向上される。そこで、半導体装置１では、スペーサー１１Ａ〜１１Ｄの膜厚を５０μｍ程度とすることで、樹脂封止体４内に含有されるフィラーの粒径を最大で２５μｍ程度のものを用いることが可能となる。尚、スペーサー１１Ａ〜１１Ｄの膜厚やフィラーの粒径は、使用される半導体素子に対する放熱性やパッケージ寸法等が考慮され、任意の設計変更が可能である。
【００３７】
また、半導体装置１を実装基板（図示せず）上に実装し、電気回路として駆動することで、導電性接着材１２を含めた半導体装置１全体としての熱膨張、熱収縮を繰り返す。特に、フェイスダウン型の半導体素子２では、半導体素子２と導電パターン９Ａ〜９Ｃとの間が高温領域となり、熱膨張、熱収縮する量も大きくなる。そして、半導体素子２は、導電性接着材１２との接着面積も広く、導電性接着材１２による熱膨張や熱収縮の影響を受け易く、半導体装置１の厚み方向や幅方向への伸縮を繰り返す。そのため、熱膨張や熱収縮により応力集中し易い半導体素子２の４つのコーナー部下面には、スペーサー１１Ａ〜１１Ｄが配置される。この構造により、半導体素子２の４つのコーナー部は、スペーサー１１Ａ〜１１Ｄに食い込む等により集中した応力の一部が分散し、半導体素子２のチッピングが防止される。
【００３８】
尚、本実施の形態では、ＣＳＰ型の半導体装置１として説明するが、複数の受動素子や能動素子が組み込まれ、樹脂封止された回路装置の場合でも、前述したスペーサー構造を用いることで同様な効果が得られる。あるいは、放熱性が必要とされる受動素子や能動素子のみ、前述したスペーサー構造を用いる場合でも良い。
【００３９】
また、半導体素子２下面の導電パターン９Ａ〜９Ｃが櫛歯状に配置される場合について説明したが、この場合に限定するものではない。導電パターン９Ａ〜９Ｃが、半導体素子２下面でパターニングされ、樹脂封止体にて電気的に絶縁される構造において、前述したスペーサー構造を用いることで同様な効果が得られる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４０】
次に、本発明の第２の実施の形態である半導体装置について説明する。図３（Ｂ）は、図３（Ａ）に示す半導体装置のＤ−Ｄ線方向の断面図である。図４（Ａ）は、図３（Ａ）に示す半導体装置のＥ−Ｅ線方向の断面図である。図４（Ｂ）は、図３（Ａ）に示す半導体装置の裏面側からの平面図である。尚、図３（Ａ）の説明では、半導体装置の表面側からは封止樹脂体により見えない部分も実線、点線や一点鎖線により示し、説明している。
【００４１】
図３（Ａ）に示す半導体装置２１は、半導体素子２２及び半導体素子２２のパッド電極と接続する導電プレート２３を含め樹脂封止するパッケージである。
【００４２】
図示したように、最外周の実線２４による矩形形状は、樹脂封止体２５の外形を示し、その内側に示す点線２６による矩形形状は、半導体素子２２の外形を示す。そして、一点鎖線２７による矩形形状は、導電プレート２３を示す。また、実線２４の内側に示す実線は、半導体素子２２や導電プレート２３が固着される導電パターン２８Ａ〜２８Ｃを示し、導電パターン２８Ａ〜２８Ｃは、分離溝２９により区分され、電気的にショートしない構造となる。
【００４３】
前述した第１の実施の形態と同様に、斜線のハッチングで示すスペーサー３０Ａ〜３０Ｄが、導電パターン２８Ｂ上に配置される。そして、スペーサー３０Ａ〜３０Ｄは、半導体素子２２の４つのコーナー部下面に配置される。尚、スペーサー３０Ａ〜３０Ｄは、その上面に半導体素子２２が安定した状態にて配置される領域に配置される場合でも良い。
【００４４】
図３（Ｂ）に示すＤ−Ｄ線方向の断面では、半導体素子２２が、導電パターン２８Ａ、２８Ｂ上にフェイスダウンにて実装される。半導体素子２２は、例えば、ＭＯＳトランジスタであり、その表面側にゲート電極用のパッド電極３２とソース電極用のパッド電極３３が配置される。そして、導電パターン２８Ａは、導電性接着材３１を介してパッド電極３２と電気的に接続され、導電パターン２８Ｂは、導電性接着材３１を介してパッド電極３３と電気的に接続される。
【００４５】
一方、半導体素子２２の裏面側には、ドレイン電極用のパッド電極３４が配置され、導電プレート２３とパッド電極３４とは導電性接着材３１を介して電気的に接続される。導電プレート２３は、Ｃｕフレーム等の導電性材料より形成され、パッド電極３４及び導電パターン２８Ｃとの接続領域には、半田濡れ性を高めるメッキ処理が施される。そして、導電パターン２８Ｃは、導電性接着材３１及び導電プレート２３を介してパッド電極３４と電気的に接続される。導電プレート２３を用いることで、金属細線を用いる場合と比較して、オン抵抗値や寄生抵抗値が低減でき、大電流に対応することが可能となり、また、放熱性にも優れた構造が実現される。
【００４６】
図示したように、半導体装置２１の裏面側には、被覆層３５が形成される。そして、外部電極３６、３７、３８が、被覆層３５の開口部から露出する導電パターン２８Ａ〜２８Ｃ上に形成される。
【００４７】
尚、樹脂封止体２５、導電パターン２８Ａ〜２８Ｃ、導電性接着材３１、被覆層３５及び外部電極３６〜３８の材料や構造は、図１及び図２を用いて説明した第１の実施の形態の材料や構造と同様であり、その説明を参酌する。
【００４８】
図４（Ａ）に示すＥ−Ｅ線方向の断面では、導電パターン２８Ａ、２８Ｂ上にスペーサー３０Ａ、３０Ｂが配置され、半導体素子２２のコーナー部が、スペーサー３０Ａ、３０Ｂ上に配置される。そして、スペーサー３０Ａ、３０Ｂにより確保された幅Ｗ２の隙間や分離溝２９内には、樹脂封止体２５が形成され、導電パターン２８Ａ、２８Ｂは、樹脂封止体２５と密着し、半導体装置２１内に支持される。尚、図示していないが、半導体素子２２のその他のコーナー部下面にもスペーサー３０Ｃ、３０Ｄが配置され、半導体素子２２と導電パターン２８Ａ〜２８Ｃとの間の隙間の幅Ｗ２は、一定幅に保たれる。
【００４９】
図４（Ｂ）は、半導体装置２１の裏面側を示し、被覆層３５の開口部から露出する導電パターン２８Ａ〜２８Ｃ上には外部電極３６〜３８が形成される。図示したように、外部電極３６〜３８は、点線にて示す導電パターン２８Ａ〜２８Ｃに対応し、それぞれ紙面Ｙ軸方向に延在して配置される。
【００５０】
尚、本実施の形態においても、前述した第１の実施の形態と同様に、半導体素子２２のコーナー部下面にスペーサー３０Ａ〜３０Ｄが配置されることで、同様な効果が得られる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００５１】
次に、本発明の第３の実施の形態である半導体装置の製造方法について、図５〜図１１を参照して説明する。尚、本実施の形態では、主に、図１（Ｂ）に示す断面構造を用いてその製造方法を説明するため、図１及び図２に示す同一の構成部材には同一の符番を付している。
【００５２】
先ず、図５（Ａ）に示す如く、シート状の導電箔４１を用意する。導電箔４１は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。そして、導電箔４１の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。尚、シート状の導電箔４１は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４１が用意され、後述する各工程に搬送されても良い。
【００５３】
図５（Ｂ）に示す如く、短冊状の導電箔４１には、多数の搭載部が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４１の応力を吸収する。また、導電箔４１の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５４】
次に、図６（Ａ）に示す如く、導電箔４１上に、フォトレジスト（耐エッチングマスク）４５を形成し、導電パターン９Ｂ、９Ｃとなる領域を除いた導電箔４１が露出するようにフォトレジスト４５をパターニングする。そして、フォトレジスト４５をマスクとして用い導電箔４１を選択的にエッチングすることで、図６（Ｂ）に示すように、導電パターン９Ａ〜９Ｃが形成される。砂状のハッチングにて示す領域が、分離溝１０の領域及び搭載部４６周囲の領域であり、そのエッチングされる深さは、例えば、５０μｍである。
【００５５】
図６（Ｃ）では、導電箔４１に形成されたブロック４２の１個を示し、例えば、１つのブロック４２には、図６（Ｂ）に示す搭載部４６がマトリックス状に多数配列され、各搭載部４６毎に同一の導電パターン９Ａ〜９Ｃが形成される。そして、各搭載部４６間の導電箔４１もエッチングされ、後工程での樹脂の注入効率を向上させる。
【００５６】
次に、図７（Ａ）に示す如く、導電箔４１上のフォトレジスト４５（図６（Ａ）参照）を除去した後、導電パターン９Ａ〜９Ｃが形成された導電箔４１上にＰＳＲを、例えば、５０μｍの膜厚にて形成する。そして、図７（Ｂ）に示すように、各搭載部４６毎に、点線５にて示す半導体素子２の４つのコーナー部下面にＰＳＲが残存するように、ＰＳＲを露光処理した後、現像処理することで、導電パターン９Ａ〜９Ｃ上の所望領域にスペーサー１１Ａ〜１１Ｄが形成される。
【００５７】
次に、図８（Ａ）に示す如く、各搭載部４６毎に、導電パターン９Ａ〜９Ｃ上に、例えば、半田クリーム等の導電性接着材１２をスクリーン印刷により塗布する。そして、半導体素子２をフェイスダウンにてスペーサー１１Ａ〜１１Ｄ上に位置するようにマウントした後、リフローする。このとき、スクリーン印刷される導電性接着材１２の膜厚は、スペーサー１１Ａ〜１１Ｄの膜厚と同等か、若干、厚い膜厚となる。この製造方法により、図８（Ｂ）に示すように、リフローした際に、半導体素子２の自重により、半導体素子２は導電パターン９Ａ〜９Ｃ側へと沈むが、スペーサー１１Ａ〜１１Ｄにより一定の高さに保たれる。そして、半導体素子２のパッド電極８Ａ、８Ｂ、７Ｂ、７Ｃと導電パターン９Ｂ、９Ｃとは、導電性接着材１２の表面張力を利用し接着される。尚、導電性接着材１２は、導電パターン９Ａ〜９Ｃの幅よりも狭い領域にスクリーン印刷されることで、導電性接着材１２が、導電パターン９Ａ〜９Ｃ上から分離溝１０へと流れ込むこともなく、導電パターン９Ａ〜９Ｃ同士が、導電性接着材１２を介してショートすることもない。また、導電パターン９Ａ〜９Ｃ上にＰＳＲをパターン配置し、導電性接着材１２が広がる範囲を規制し、電パターン９Ａ〜９Ｃ同士が、導電性接着材１２を介してショートすること防止する場合でも良い。この場合のＰＳＲは、スペーサー１１Ａ〜１１Ｄの膜厚よりも薄く形成される。
【００５８】
次に、図９（Ａ）に示す如く、トランスファーモールドあるいはインジェクションモールドを用い、各ブロック４２毎に１つの共通のモールド金型に導電箔４１を収納し、図１１に示すように、各ブロック毎に共通の樹脂封止体４７を形成する。そして、トランスファーモールドにより共通の樹脂封止体４７を形成する際には、エポキシ樹脂等の熱硬化性樹脂が用いられ、インジェクションモールドにより共通の樹脂封止体４７を形成する際には、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂が用いられる。
【００５９】
図示したように、共通の樹脂封止体４７を形成するまでは、導電パターン９Ａ〜９Ｃとなる導電箔４１が支持基板となる。そして、分離溝１０は、導電箔４１の厚みよりも浅く形成されるため、この樹脂モールド工程では導電箔４１の導電パターン９Ａ〜９Ｃは個々に分離されていない。そのため、シート状の導電箔４１として一体に取り扱え、金型への搬送、金型への実装の作業が容易に行われる。
【００６０】
また、この樹脂モールド工程では、半導体素子２下面の隙間及び分離溝１０内が、共通の樹脂封止体４７を構成する樹脂により充填されなければならない。図１（Ｂ）に示すように、半導体装置１は支持基板を有しない構造のため、導電パターン９Ａ〜９Ｃが、共通の樹脂封止体４７を構成する樹脂と密着しなければならないからである。そして、半導体素子２として、パワー系の半導体素子を用いた場合には、この領域の放熱性を向上させる必要もあり、共通の樹脂封止体４７を構成する樹脂にはフィラーが含有される。
【００６１】
前述したように、放熱性を考慮し、フィラーの粒径としては、例えば、最大で２５μｍものが用いられるが、スペーサー１１Ａ〜１１Ｄにより、半導体素子２の下面の幅Ｗ１が、５０μｍ程度確保されることで、樹脂は容易に流動し、半導体素子２下面の隙間及び分離溝１０内は確実に充填される。そして、図６（Ｃ）に示すように、各搭載部３６間の導電箔４１も分離溝１０と同様にエッチングされることで、図９（Ｂ）に示すように、各搭載部４６では、全ての側辺側から半導体素子２下面へと樹脂が流入し易くなる。そのため、各側辺側から半導体素子２下面へと流れ込んだ樹脂の流路が短くなり、半導体素子２下面の狭い隙間での樹脂の充填性が向上される。
【００６２】
また、トランスファーモールドを用いることで、樹脂注入時の圧力が大きくなり、樹脂の流動性が高められ、更に樹脂の充填性が向上される。そして、従前のように別工程にて半導体素子２の下面にアンダーフィル材を注入する工程が省略され、生産性が向上される。
【００６３】
次に、図１０に示す如く、導電箔４１の裏面側から、例えば、研磨装置または研削装置により全面を削り、分離溝１０から共通の樹脂封止体４７の一部を露出させ、導電パターン９Ａ〜９Ｃを分離させる。尚、導電箔４１の裏面側からウェトエッチングを行い、導電パターン９Ａ〜９Ｃを分離させる場合でも良い。あるいは、研磨工程または研削工程とウェトエッチング工程とを組み合わせる場合でも良い。
【００６４】
この工程により、共通の樹脂封止体４７の裏面から導電パターン９Ａ〜９Ｃの裏面が露出する。そして、共通の樹脂封止体４７の裏面側の導電パターン９Ａ〜９Ｃを被覆するように、被覆層６を形成する。被覆層６としては、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂やＰＳＲが用いられる。そして、外部電極１５、１６が形成される導電パターン９Ｂ、９Ｃ上の被覆層６は開口され、その開口部を利用して外部電極１５、１６を形成する。
【００６５】
最後に、図１１に示す如く、各ブロック４２毎に、共通の樹脂封止体４７をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４８で各搭載部４６間のダイシングライン４９に沿って共通の樹脂封止体４７をダイシングし、個別の半導体装置１に分離する。
【符号の説明】
【００６６】
１  半導体装置
２  半導体素子
４  樹脂封止体
９Ａ、９Ｂ、９Ｃ  導電パターン
１０  分離溝
１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ  スペーサー
１２  導電性接着材
【図１】
2011204862.tif 000003
【図２】
2011204862.tif 000004
【図３】
2011204862.tif 000005
【図４】
2011204862.tif 000006
【図５】
2011204862.tif 000007
【図６】
2011204862.tif 000008
【図７】
2011204862.tif 000009
【図８】
2011204862.tif 000010
【図９】
2011204862.tif 000011
【図１０】
2011204862.tif 000012
【図１１】
2011204862.tif 000013
【図１２】
2011204862.tif 000014