(57)【要約】【課題】セラミックスラリーを塗布してセラミックグリーンシートを形成する際に、内部電極パターンがセラミックスラリー中の溶剤によってアタックされることを防止して、内部電極のカバレッジの低下やショート不良などがなく、信頼性の高い積層セラミック電子部品を確実に製造することを可能にする。【解決手段】セラミックスラリーと接触することになる内部電極パターン３ａ，３ｂを形成するにあたっては、内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、硬化性樹脂を硬化させることにより、セラミックスラリー中の溶剤によりアタックされない内部電極パターン３ａ，３ｂを形成する。【選択図】図２
2011204849.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層と内部電極が積層され、セラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック電子部品の製造方法であって、
(ａ)基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｂ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｃ)前記セラミックグリーンシートおよび前記内部電極パターン上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｄ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程とを備え、かつ、
前記(ｂ)および(ｃ)の工程を１回以上行うことにより形成される、前記(ａ)，(ｂ)，(ｃ)，および(ｄ)の工程で形成されたセラミックグリーンシートおよび内部電極パターンを備えた積層構造ユニットを積層する工程を備える積層セラミック電子部品の製造方法であって、
前記セラミックスラリーと接触することになる内部電極パターンを形成するにあたっては、前記内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、前記硬化性樹脂を硬化させることにより、前記セラミックスラリー中の溶剤によりアタックされない内部電極パターンを形成すること
を特徴とする積層セラミック電子部品の製造方法。
【請求項２】
セラミック層と内部電極が積層され、セラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック電子部品の製造方法であって、
(ａ)基材上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｂ)前記内部電極パターンおよびその周囲の前記基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｃ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｄ)前記内部電極パターンおよびその周囲の前記基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程とを備え、かつ、
前記(ｃ)および(ｄ)の工程を１回以上行うことにより形成される、前記(ａ)，(ｂ)，(ｃ)，および(ｄ)の工程で形成されたセラミックグリーンシートおよび内部電極パターンを備えた積層構造ユニットを積層する工程を備える積層セラミック電子部品の製造方法であって、
前記セラミックスラリーと接触することになる内部電極パターンを形成するにあたっては、前記内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、前記硬化性樹脂を硬化させることにより、前記セラミックスラリー中の溶剤によりアタックされない内部電極パターンを形成すること
を特徴とする積層セラミック電子部品の製造方法。
【請求項３】
前記内部電極パターンを形成する工程の後で、形成された前記内部電極パターンの周囲の領域に、前記内部電極パターンとその周囲との段差を解消するための、バインダーと溶剤とセラミック原料とを含む段差吸収層用セラミックペーストを塗布、乾燥して段差吸収層を形成する工程を備えていることを特徴とする請求項１または２記載の積層セラミック電子部品の製造方法。
【請求項４】
前記内部電極パターンを形成する工程の前に、前記内部電極パターンが形成されるべき領域の周囲に、その後に形成される前記内部電極パターンとその周囲との段差を解消するための、バインダーと溶剤とセラミック原料とを含む段差吸収層用セラミックペーストを塗布、乾燥して段差吸収層を形成し、その後、前記段差吸収層が形成されていない領域に前記内部電極パターンを形成することを特徴とする請求項１または２記載の積層セラミック電子部品の製造方法。
【請求項５】
前記内部電極ペーストに含まれる前記硬化性樹脂が熱もしくは光により架橋反応して硬化する硬化性樹脂であることを特徴とする積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックスラリーを塗布することによってセラミックグリーンシートを形成し、内部電極ペーストを所定のパターンで塗布することにより内部電極パターンを形成する工程を経て製造される、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサのように、セラミック層と内部電極層とが交互に積層された構造を有する積層セラミック電子部品の製造方法の一つとして、下側グリーンシート（下側セラミックグリーンシート）と、その表面に形成された内部電極パターン層を含む積層体ユニットを積層することによりグリーンチップを形成し、このグリーンチップを焼成するようにした積層型電子部品の製造方法が提案されている（特許文献１）。
【０００３】
そして、特許文献１には、硬化性樹脂のバインダーを含有させた下側グリーンシートを硬化させた後、その上に内部電極パターン層を形成し、内部電極パターン層の上に、硬化性樹脂のバインダーを含む中間グリーンシートを形成し、中間グリーンシートを硬化させた後、その上に内部電極パターン層を形成する工程をさらに有し、支持シートの上に、１層以上の中間グリーンシートを介して２層以上の内部電極パターン層を形成し、最も上側の内部電極パターン層上に、上側グリーンシートを形成することにより、積層体ユニットを、下側グリーンシートと、一層以上の中間グリーンシートと、二層以上の内部電極パターン層と、上側シートとから構成し、上側グリーンシートには、熱可塑性樹脂のバインダーを含ませることが開示されている。
【０００４】
この方法の場合、硬化したセラミックグリーンシート（例えば１層目のセラミックグリーンシート）が、その上に形成されるセラミックグリーンシート（例えば２層目のセラミックグリーンシート）に含まれる溶剤によるアタックを受けにくくすることはできるが、上記１層目のセラミックグリーンシート上に形成された内部電極パターンは、その後に塗布されるセラミックグリーンシート形成用のセラミックスラリー中の溶剤によりアタックされ、焼成後に形成される内部電極のカバレッジ（被覆率）の低下やショート不良などを引き起こすという問題点がある。
【０００５】
また、硬化したセラミックグリーンシートは、可塑性を失い、支持体からの剥離が困難になることに加えて、積層・圧着時のセラミックグリーンシート間、およびセラミックグリーンシートと内部電極パターンとの接着性が低下して、デラミネーションの原因となったりするという問題点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−６６８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記課題を解決するものであり、セラミックスラリーを塗布してセラミックグリーンシートを形成する際に、内部電極パターンがセラミックスラリー中の溶剤によってアタックされることを防止して、内部電極のカバレッジの低下やショート不良などがなく、信頼性の高い積層セラミック電子部品を確実に製造することが可能な積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の積層セラミック電子部品の製造方法は、
セラミック層と内部電極が積層され、セラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック電子部品の製造方法であって、
(ａ)基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｂ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｃ)前記セラミックグリーンシートおよび前記内部電極パターン上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｄ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程とを備え、かつ、
前記(ｂ)および(ｃ)の工程を１回以上行うことにより形成される、前記(ａ)，(ｂ)，(ｃ)，および(ｄ)の工程で形成されたセラミックグリーンシートおよび内部電極パターンを備えた積層構造ユニットを積層する工程を備える積層セラミック電子部品の製造方法であって、
前記セラミックスラリーと接触することになる内部電極パターンを形成するにあたっては、前記内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、前記硬化性樹脂を硬化させることにより、前記セラミックスラリー中の溶剤によりアタックされない内部電極パターンを形成すること
を特徴としている。
【０００９】
また、本発明の積層セラミック電子部品の製造方法は、
セラミック層と内部電極が積層され、セラミック層を介して内部電極が互いに対向するように配設された構造を有する積層セラミック電子部品の製造方法であって、
(ａ)基材上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｂ)前記内部電極パターンおよびその周囲の前記基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程と、
(ｃ)前記セラミックグリーンシート上に、導電成分を含む内部電極ペーストを所定のパターンとなるように付与して内部電極パターンを形成する工程と、
(ｄ)前記内部電極パターンおよびその周囲の前記基材上に、バインダーと溶剤とセラミック原料とを含むセラミックスラリーを塗布、乾燥してセラミックグリーンシートを形成する工程とを備え、かつ、
前記(ｃ)および(ｄ)の工程を１回以上行うことにより形成される、前記(ａ)，(ｂ)，(ｃ)，および(ｄ)の工程で形成されたセラミックグリーンシートおよび内部電極パターンを備えた積層構造ユニットを積層する工程を備える積層セラミック電子部品の製造方法であって、
前記セラミックスラリーと接触することになる内部電極パターンを形成するにあたっては、前記内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、前記硬化性樹脂を硬化させることにより、前記セラミックスラリー中の溶剤によりアタックされない内部電極パターンを形成すること
を特徴としている。
【００１０】
本発明の積層セラミック電子部品の製造方法においては、前記内部電極パターンを形成する工程の後で、形成された前記内部電極パターンの周囲の領域に、前記内部電極パターンとその周囲との段差を解消するための段差吸収層用セラミックペーストを塗布、乾燥して段差吸収層を形成する工程を設けることが望ましい。
【００１１】
また、本発明の積層セラミック電子部品の製造方法においては、前記内部電極パターンを形成する工程の前に、前記内部電極パターンが形成されるべき領域の周囲に、その後に形成される前記内部電極パターンとその周囲との段差を解消するための段差吸収層用セラミックペーストを塗布、乾燥して段差吸収層を形成し、その後、前記段差吸収層が形成されていない領域に前記内部電極パターンを形成するようにしてもよい。
【００１２】
また、本発明においては、前記内部電極ペーストに含まれる前記硬化性樹脂として、熱もしくは光により架橋反応して硬化する硬化性樹脂を用いることが望ましい。
【発明の効果】
【００１３】
本発明（請求項１および２）の積層セラミック電子部品の製造方法は、上述のように、セラミックスラリーと接触することになる内部電極パターンを形成するにあたっては、内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、該内部電極ペーストを所定のパターンとなるように付与した後、硬化性樹脂を硬化させることにより、セラミックスラリー中の溶剤によりアタックされない内部電極パターンを形成するようにしているので、セラミックスラリーにより内部電極パターンがアタックされることを確実に抑制、防止して、内部電極のカバレッジが高く、ショート不良のない、信頼性の高い積層セラミック電子部品を確実に製造することが可能になる。
【００１４】
すなわち、例えば、本発明の請求項１の発明における上記(ｂ)の工程でセラミックグリーンシート上に形成される内部電極パターンは、その上にセラミックスラリーが塗布されることになるため、セラミックスラリー中の溶剤によりアタックされるおそれがあるが、内部電極ペーストとして硬化性樹脂と導電成分とを含む内部電極ペーストを用い、これを付与した後、硬化性樹脂を硬化させることにより、溶剤によるアタックに対する耐性を持たせることが可能になる。一方、上記(ｄ)の工程で形成される内部電極パターンが、仮に、上記積層構造ユニットの最上層の内部電極パターンであり、その上には、乾燥されたセラミックグリーンシートが積層されることになる場合には、該セラミックグリーンシートが乾燥され、溶剤が除去されていることから、当該最上層の内部電極パターンは溶剤によるアタックを受けることがなく、当該内部電極パターンを硬化させることは必ずしも必要ではない。
したがって、本発明においては、少なくともセラミックスラリーと接触することになる内部電極パターンを形成するための内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用いることにより、セラミックスラリーにより内部電極パターンがアタックされることを抑制、防止することができる。
【００１５】
なお、セラミックスラリーと接触することにならない内部電極パターンを形成するための内部電極ペーストとしては、硬化性樹脂を含む内部電極ペーストを用いなくてもよいが、内部電極ペーストとして、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、硬化性樹脂を硬化させる工程を省略するように構成することも可能である。また、硬化させるようにした場合にも特別の弊害はない。
【００１６】
また、本発明の請求項２の発明についてみると、請求項２における上記(ａ)および(ｃ)の工程でそれぞれ形成される内部電極パターンは、いずれも、その上にセラミックスラリーが塗布されることになり、セラミックスラリー中の溶剤によりアタックされるおそれがあることから、硬化性樹脂と導電成分とを含む内部電極ペーストを用い、これを付与して内部電極パターンを形成した後、硬化性樹脂を硬化させることにより、溶剤によるアタックに対する耐性を持たせることが必要になる。
【００１７】
また、内部電極パターンを形成した後、内部電極パターンの周囲の領域に、段差吸収層用セラミックペーストを塗布して段差吸収層を形成することにより、段差を解消して、層間剥離などの生じにくい信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００１８】
なお、内部電極パターンは、溶剤を含むセラミックスラリーに接することになる内部電極パターンであり、内部電極ペーストに含まれる硬化性樹脂を硬化させる工程を経て形成されることになるものであることから、内部電極パターンの周囲の領域に、段差吸収層用セラミックペーストを塗布して段差吸収層を形成するようにしても、内部電極パターンが段差吸収層用セラミックペースト（に含まれる溶剤など）によってアタックされることはない。
【００１９】
また、内部電極パターンを形成する前に、内部電極パターンが形成されるべき領域の周囲に、段差吸収層用セラミックペーストを塗布、乾燥して段差吸収層を形成し、その後、内部電極パターンを形成すべき領域に内部電極ペーストを付与、乾燥することにより内部電極パターンを形成するようにした場合にも、同様の作用効果を得ることが可能である。
なお、段差吸収層は、段差吸収層用セラミックペーストを塗布した後、乾燥する工程を経て形成されているので、内部電極パターンを形成すべき領域に形成される内部電極パターンが段差吸収層からアタックされることはない。
【００２０】
また、所定の内部電極ペーストに含まれる硬化性樹脂として、熱もしくは光により架橋反応して硬化する硬化性樹脂を用いるようにした場合、所定のパターンになるように付与された内部電極ペーストに、熱を加えたり、光を照射したりすることにより、内部電極ペーストに含まれる硬化性樹脂を効率よく硬化させることが可能になり、本発明をより実効あらしめることができる。
【００２１】
熱硬化性樹脂としては、熱硬化性アクリル樹脂、熱硬化性エポキシ樹脂、熱硬化性ウレタンアクリレート、熱硬化性ポリエステルアクリレート、熱硬化性ウレタン樹脂、熱硬化性ユリア樹脂、熱硬化性メラミン樹脂などが例示される。
なお、本発明の実施例では、エチルセルロース系バインダーと硬化剤であるトリレンジイソシアネート（ＴＤＩ）を組み合わせて用いるようにしている。
【００２２】
また、光により架橋反応して硬化する光硬化性樹脂としては、ＵＶ硬化性アクリル樹脂、ＵＶ硬化性ウレタンアクリレート、ＵＶ硬化性ポリエステルアクリレート、ＵＶ硬化性ウレタン樹脂、ＵＶ硬化性エポキシアクリレート、ＵＶ硬化性イミドアクリレートなどが例示される。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１にかかる積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサの一例を示す断面図である。
【図２】本発明の実施例１にかかる積層セラミック電子部品の製造方法の一工程で形成した積層構造ユニットを示す断面図である。
【図３】図２の積層構造ユニットの変形例を示す図である。
【図４】本発明の実施例２にかかる積層セラミック電子部品の製造方法の一工程で形成した積層構造ユニットを示す断面図である。
【図５】図４の積層構造ユニットの変形例を示す図である。
【図６】本発明の実施例３にかかる積層セラミック電子部品の製造方法の一工程で形成した積層構造ユニットを示す断面図である。
【図７】本発明の実施例４にかかる積層セラミック電子部品の製造方法の一工程で形成した積層構造ユニットを示す断面図である。
【発明を実施するための形態】
【００２４】
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００２５】
[１]本発明の実施例にかかる積層セラミックコンデンサ（表１の試料番号１の試料）の作製
この実施例１では、代表的な積層セラミック電子部品の一つである、図１に示すような構造を有する積層セラミックコンデンサを製造する場合を例にとって説明する。
【００２６】
図１に示すように、この積層セラミックコンデンサは、積層セラミック素子（コンデンサ素子）５１中に、セラミック層５２を介して、複数の内部電極５３ａ，５３ｂが積層され、かつ、セラミック層５２を介して互いに対向する内部電極５３ａ，５３ｂが交互に積層セラミック素子５１の異なる側の端面５４ａ，５４ｂに引き出されて、該端面に形成された外部電極５５ａ，５５ｂに接続された構造を有している。
【００２７】
(１−１)内部電極ペーストの作製
内部電極ペーストを構成する導電成分として、粒径が０．１５μｍのニッケル粉末を用意した。
また、エチルセルロース系バインダーと、硬化剤としてトリレンジイソシアネート（ＴＤＩ）と、テルピネオールとを、重量比で７：３：９０の割合となるように調合することにより有機ビヒクルを得た。
それから、上記ニッケル粉末と、上記有機ビヒクルと、テルピネオールとを、重量比で、５０：４０：１０の割合となるように調合し、３本ロールミルにより分散、混合処理を行って、内部電極パターンの形成に用いる内部電極ペースト（Ｎｉ電極ペースト）を作製した。
【００２８】
(１−２)セラミックスラリーの作製
炭酸バリウム（ＢａＣＯ3）および酸化チタン（ＴｉＯ2）を１：１のモル比となるように秤量し、Ｄｙ、Ｍｇなどで変性し、ボールミルを用いて湿式混合した後、脱水、乾燥を行った。
次いで、１０００℃で２時間仮焼した後、乾式粉砕することによって、セラミック原料を得た。
このセラミック原料６０体積部と、バインダーとしてポリビニルブチラールの高重合品３０体積部と、可塑剤としてフタル酸ジオクチル１０体積部と、溶剤としてトルエン／エタノール（体量比：５０／５０）の混合物９００体積部とを、直径１ｍｍのジルコニア製玉石６００体積部とともに、ボールミルに投入し、２４時間の湿式混合を行って、セラミックスラリーを作製した。
【００２９】
(１−３)積層セラミックコンデンサの作製
(ａ)上記(１−２)で作製したセラミックスラリーをドクターブレード法により、図２に示すように、基材（支持フィルム）１上に厚さ１．２μｍの第１誘電体グリーンシート（セラミックグリーンシート）２ａを形成した。それから、８０℃、５分間の条件で乾燥を行った。
【００３０】
(ｂ)その後、乾燥させた第１誘電体グリーンシート２ａ上に、上記(１−１)で作製した内部電極ペースト（Ｎｉ電極ペースト）をスクリーン印刷法により塗布し、６０℃、５分間の条件で乾燥して、第１内部電極パターン３ａを形成した。それから、１５０℃、１０分間の条件で加熱することにより第１内部電極パターン３ａを硬化させた。
【００３１】
(ｃ)それから、第１誘電体グリーンシート２ａ上に形成した第１内部電極用パターン３ａおよびその周囲の第１誘電体グリーンシート２ａ上に、上記(１−２)で作製したセラミックスラリーを塗布、乾燥して、厚さ１．２μｍの第２誘電体グリーンシート（セラミックグリーンシート）２ｂを形成した後、８０℃、５分間の条件で乾燥した。
【００３２】
(ｄ)次に、第２誘電体グリーンシート２ｂ上に、上記(１−１)で作製した内部電極ペースト（Ｎｉ電極ペースト）を塗布し、６０℃で５分間乾燥して第２内部電極用パターン３ｂを形成した。
【００３３】
なお、この第２内部電極パターン３ｂについては、上述の第１内部電極パターン３ａを形成する場合に行った硬化処理（すなわち、１５０℃、１０分間の条件で加熱して内部電極ペーストに含まれる樹脂成分を熱硬化させる処理）は行わなかった。これは、第２内部電極パターン３ｂは下記のように、溶剤を含むセラミックスラリーとは接触せず、アタックを受けることがないものであることによる。
【００３４】
すなわち、積層構造ユニット１０を構成する第２内部電極パターン３ｂ上には、別の積層構造ユニット１０が積層されることになるが、その場合、この第２内部電極パターン３ｂには、上記別の積層構造ユニット１０の最下層を構成する、乾燥工程を経て溶剤が除去された後の第１誘電体グリーンシート（セラミックグリーンシート）２ａ（図２）が接することになり、アタックを受けるおそれがないことから、第２内部電極パターン３ｂについては硬化処理を行わなかった。
【００３５】
したがって、第２内部電極パターン３ｂを形成するための内部電極ペーストとしては、熱硬化する樹脂成分を含まない構成とすることも可能であるが、この実施例１では、別途組成の異なる内部電極ペーストを用意することによる製造工程の複雑化を考慮して、第１内部電極パターン３ａを形成するのに用いた上記内部電極ペーストと同じ電極ペーストを用いている。
【００３６】
なお、この実施例１の方法の場合、第２内部電極ペースト３ｂを硬化させることは、内部電極パターン３ｂがアタックされることを抑制、防止する点では大きな意義はないが、仮に、第２内部電極ペースト３ｂを硬化させるようにしたとしても特別な弊害はない。
【００３７】
上述の各工程を実施することにより、図２に示すような構造を有する、第１および第２誘電体グリーンシート２ａ，２ｂと、第１および第２内部電極パターン３ａ，３ｂとを備えた積層構造ユニット１０を得た。
【００３８】
なお、この実施例１では、積層構造ユニット１０として、第１および第２誘電体グリーンシート２ａ，２ｂの２層の誘電体セラミックグリーンシートと、第１および第２の内部電極パターン３ａ，３ｂの２層の内部電極パターンとを備えた構造のものを形成したが、積層構造ユニットを構成する誘電体グリーンシートと内部電極パターンの積層数に特別の制約はなく、たとえば、図３に示すように、第１、第２，第３および第４誘電体グリーンシート２ａ，２ｂ，２ｃ，２ｄの４層の誘電体グリーンシートと、第１，第２，第３および第４の内部電極パターン３ａ，３ｂ，３ｃ，３ｄの４層の内部電極パターンとを備えた構造のものとすることも可能である。
【００３９】
それから、積層構造ユニット１０を連続剥離・積層機を用いて基材（支持フィルム）から剥離させながら３００枚積み重ね、５０℃、１００ＭＰａの条件で１分間圧着することにより、焼成後に積層セラミック素子（コンデンサ素子）となる未焼成の積層体を作製した。
【００４０】
そして、得られた積層体をチップ状にカットし、５００℃の窒素雰囲気中において脱脂した後、還元雰囲気中において１２００℃で焼成して、積層セラミック素子（コンデンサ素子）５１（図１）を得た。
【００４１】
次に、この積層セラミック素子に、外部電極形成用の導電性ペーストを塗布し、焼き付けることにより、図１に示すような構造を有する、本発明の実施例にかかる積層セラミックコンデンサを得た。
【００４２】
[２]比較用の積層セラミックコンデンサ（表１の試料番号２の試料（比較例１））の作製
(２−１)内部電極ペーストの作製
内部電極ペーストを構成する導電成分として、粒径が０．１５μｍのニッケル粉末を用意した。
また、エチルセルロース系バインダーと、テルピネオールとを、重量比で１０：９０の割合となるように調合することにより有機ビヒクルを得た。
それから、上記ニッケル粉末と、上記有機ビヒクルと、テルピネオールとを、重量比で、５０：４０：１０の割合となるように調合し、３本ロールミルにより十分に分散、混合処理を行って、内部電極パターンの形成に用いる内部電極ペーストを作製した（Ｎｉ電極ペースト）を作製した。
なお、この内部電極ペーストは、熱硬化する樹脂成分（硬化性樹脂）を含まないものであり、本発明の要件を備えていないものである。
【００４３】
(２−２)セラミックスラリーの作製
上記[１]の本発明の実施例にかかる積層セラミックコンデンサを製造するのに用いたものと同じ組成のセラミックスラリーを上記実施例１の場合と同じ方法で作製した。
【００４４】
(２−３)積層セラミックコンデンサの作製
上記(２−２)で作製したセラミックスラリー（すなわち、[１]の本発明の実施例にかかる積層セラミックコンデンサを製造するのに用いたものと同じセラミックスラリー）と、上記(２−１)で作製した、硬化性樹脂を含まない内部電極ペーストを用いて、比較用の積層セラミックコンデンサ（表１の試料番号２の試料（比較例１））を作製した。
以下、説明を行う。
【００４５】
(ａ)上記(２−２)で作製したセラミックスラリーをドクターブレード法により、図２に示すように、基材（支持フィルム）１上に厚さ１．２μｍの第１誘電体グリーンシート（セラミックグリーンシート）２ａを形成した。それから、８０℃、５分間の条件で乾燥を行った。
【００４６】
(ｂ)その後、乾燥させた第１誘電体グリーンシート２ａ上に、上記(２−１)で作製した、硬化性樹脂を含まない内部電極ペースト（Ｎｉ電極ペースト）をスクリーン印刷法により塗布し、６０℃、５分間の条件で乾燥することにより、硬化していない第１内部電極パターン３ａを形成した。
【００４７】
(ｃ)それから、第１誘電体グリーンシート２ａ上に形成した第１内部電極用パターン３ａおよびその周囲の第１誘電体グリーンシート２ａ上に、上記(２−２)で作製したセラミックスラリーを塗布、乾燥して、厚さ１．２μｍの第２誘電体グリーンシート（セラミックグリーンシート）２ｂを形成した。なお、乾燥は、８０℃、５分間の条件で行った。
【００４８】
(ｄ)次に、第２誘電体グリーンシート２ｂ上に、上記(２−１)で作製した、硬化性樹脂を含まない内部電極ペースト（Ｎｉ電極ペースト）を塗布し、６０℃で５分間乾燥して、硬化していない第２内部電極パターン３ｂを形成した。これにより、図２に示すような構造を有する、第１および第２誘電体グリーンシート２ａ，２ｂと、硬化性樹脂を含まず、硬化していない第１および第２内部電極パターン３ａ，３ｂを備えた積層構造ユニット１０を得た。
【００４９】
それから、この積層構造ユニット１０を連続剥離・積層機を用いて基材（支持フィルム）から剥離させながら３００枚積み重ね、５０℃、１００ＭＰａの条件で１分間圧着することにより、焼成後に積層セラミック素子（コンデンサ素子）となる未焼成の積層体を作製した。
【００５０】
その後、上記[１]の、本発明の実施例にかかる積層セラミックコンデンサの場合と同じ手順および条件で、積層体のカット、脱脂、焼成などを行い、積層セラミック素子（コンデンサ素子）５１（図１）を得た。そして、この積層セラミック素子５１に、外部電極形成用の導電性ペーストを塗布し、焼き付けることにより、図１に示すような構造を有する、比較用の積層セラミックコンデンサ（表１の試料番号２の試料（比較例１））を作製した。
【００５１】
[３]比較用の積層セラミックコンデンサ（表１の試料番号３の試料（比較例２））の作製
(３−１)内部電極ペーストの作製
内部電極ペーストを構成する導電成分として、粒径が０．１５μｍのニッケル粉末を用意した。
また、エチルセルロース系バインダーと、テルピネオールとを、重量比で１０：９０の割合となるように調合することにより有機ビヒクルを得た。
それから、上記ニッケル粉末と、上記有機ビヒクルと、テルピネオールとを、重量比で、５０：４０：１０の割合となるように調合し、３本ロールミルにより十分に分散、混合処理を行って、内部電極パターンの形成に用いる内部電極ペーストを作製した（Ｎｉ電極ペースト）を作製した。
なお、この内部電極ペーストは、熱硬化する樹脂成分（硬化性樹脂）を含まないものであり、本発明の要件を備えていないものである。
【００５２】
(３−２)セラミックスラリーの作製
炭酸バリウム（ＢａＣＯ3）および酸化チタン（ＴｉＯ2）を１：１のモル比となるように秤量し、Ｄｙ、Ｍｇなどで変性し、ボールミルを用いて湿式混合した後、脱水、乾燥を行った。
次いで、温度１０００℃で２時間仮焼した後、乾式粉砕することによって、セラミック原料を得た。
【００５３】
このセラミック原料６０体積部と、バインダーとしてポリビニルブチラールの高重合品３０体積部と、ポリビニルブチラールの硬化剤としてトリレンジイソシアネート（ＴＤＩ）１０体積部と、溶剤としてトルエン／エタノール（体量比：５０／５０）の混合物９００体積部とを、直径１ｍｍのジルコニア製玉石６００体積部とともに、ボールミルに投入し、２４時間の湿式混合を行って、セラミックスラリーを作製した。
【００５４】
なお、このセラミックスラリーには、バインダーであるポリビニルブチラールの硬化剤としてトリレンジイソシアネート（ＴＤＩ）が添加されており、積層体を形成する工程において、誘電体グリーンシート（セラミックグリーンシート）を熱硬化させることができるように構成されている。この点において、積層体を形成する工程で誘電体グリーンシート（セラミックグリーンシート）を熱硬化させるようにしていない本発明の実施例にかかる試料番号１の試料および、試料番号２の試料（比較例１）の場合とは異なっている。
【００５５】
(３−３)積層セラミックコンデンサの作製
上記(３−２)で作製したセラミックスラリーと、上記(３−１)で作製した、硬化性樹脂を含まない内部電極ペーストを用いて、比較用の積層セラミックコンデンサ（表１の試料番号３の試料（比較例２））を作製した。
以下、説明を行う。
【００５６】
(ａ)上記(３−２)で作製したセラミックスラリーをドクターブレード法により、図２に示すように、基材（支持フィルム）１上に厚さ１．２μｍの第１誘電体グリーンシート（セラミックグリーンシート）２ａを形成した。
それから、８０℃、５分間の条件で乾燥を行った後、１５０℃、１０分間の条件で加熱して第１誘電体グリーンシート（セラミックグリーンシート）２ａを硬化させた。
【００５７】
(ｂ)その後、硬化させた第１誘電体グリーンシート２ａ上に、上記(３−１)で作製した、硬化性樹脂を含まない内部電極ペースト（Ｎｉ電極ペースト）をスクリーン印刷法により塗布し、６０℃、５分間の条件で乾燥して、硬化していない第１内部電極パターン３ａを形成した。
【００５８】
(ｃ)それから、第１誘電体グリーンシート２ａ上に形成した第１内部電極用パターン３ａおよびその周囲の第１誘電体グリーンシート２ａ上に、上記(３−２)で作製したセラミックスラリーを塗布、乾燥して、厚さ１．２μｍの第２誘電体グリーンシート（セラミックグリーンシート）２ｂを形成した。それから、８０℃、５分間の条件で乾燥を行った後、１５０℃、１０分間の条件で加熱して第２誘電体グリーンシート（セラミックグリーンシート）２ｂを硬化させた。
【００５９】
(ｄ)次に、第２誘電体グリーンシート２ｂ上に、上記(３−１)で作製した、硬化性樹脂を含まない内部電極ペースト（Ｎｉ電極ペースト）を塗布し、６０℃で５分間乾燥して、硬化していない第２内部電極パターン３ｂを形成した。
これにより、図２に示すような構造を有する、第１および第２誘電体グリーンシート２ａ，２ｂおよび第１および第２内部電極パターン３ａ，３ｂを備えた積層構造ユニット１０を得た。
【００６０】
なお、積層構造ユニット１０を構成する第１誘電体グリーンシート２ａおよび第２誘電体グリーンシート２ｂは硬化しており、第１内部電極パターン３ａおよび第２内部電極パターン３ｂは、上述のように、硬化性樹脂を含まず、硬化していない内部電極パターンである。
【００６１】
それから、この積層構造ユニット１０を連続剥離・積層機を用いて基材（支持フィルム）から剥離させながら３００枚積み重ね、５０℃、１００ＭＰａの条件で１分間圧着することにより、焼成後に積層セラミック素子（コンデンサ素子）となる未焼成の積層体を作製した。
【００６２】
その後、上記[１]の、本発明の実施例にかかる積層セラミックコンデンサの場合と同じ手順および条件で、積層体のカット、脱脂、焼成などを行い、積層セラミック素子（コンデンサ素子）５１（図１参照）を得た。そして、この積層セラミック素子５１に、外部電極形成用の導電性ペーストを塗布し、焼き付けることにより、図１に示すような構造を有する、比較用の積層セラミックコンデンサ（表１の試料番号３の試料（比較例２））を作製した。
【００６３】
[４]特性の評価
上述のようにして作製した積層セラミックコンデンサ（表１の試料番号１の本発明の実施例にかかる試料、表１の試料番号２および３の試料（比較例１，２））について、内部電極のカバレッジ（被覆率）、電気特性不良率、および構造欠陥発生率を調べた。
【００６４】
なお、内部電極のカバレッジ（被覆率）は、内部電極に覆われていない領域の面積と内部電極を形成すべき領域の面積との関係を定量化し、平均値を求めて内部電極のカバレッジとしたものである。
【００６５】
また、電気特性不良率は、上記各試料について、ショート不良の発生率を調べ、これを電気特性不良率とした。
【００６６】
また、構造欠陥発生率は、各試料について、デラミネーションの発生率を調べ、これを電気特性不良率とした。
その結果を表１に併せて示す。
【００６７】
【表１】
2011204849.tif 000003
【００６８】
本発明の要件を備えていない、試料番号２の試料（比較例１）においては、表１に示すように、内部電極のカバレッジが低くなることが確認された。
これは、内部電極パターンが硬化していない状態で、直上にセラミックスラリーが塗布されることになるため、内部電極パターンがセラミックスラリー中の溶剤によるアタックを受け、内部電極を構成するＮｉ粒子の再配列による内部電極の厚みばらつきによってカバレッジが低下したことによるものと考えられる。
また、試料番号２の試料（比較例１）においては、ショート不良の発生率が高くなることが確認された。これは、内部電極パターンの直上に塗布されたセラミックスラリー中の溶剤が、内部電極パターンを透過して、内部電極パターンの直下の磁性体グリーンシートに浸透し、セラミック粒子の再配列や、セラミック層の厚みばらつきを引き起こす結果、ショート発生率が高くなったものと考えられる。
ただし、試料番号２の試料（比較例１）においては、誘電体グリーンシートの硬化処理を行っていないため、構造欠陥の発生率は小さいことが確認された。
【００６９】
また、試料番号３の試料（比較例２）においても、試料番号２の試料（比較例１）と同様、内部電極のカバレッジが低いことが確認された。これは、試料番号２の試料（比較例１）と同じく、内部電極が硬化していない状態で、直上に塗布されるセラミックスラリー中の溶剤によるアタックを受けたことによるものと考えられる。
また、試料番号３の試料（比較例２）では、誘電体グリーンシートを硬化させるようにしているため、誘電体グリーンシートと内部電極パターンの接着性が悪化し、構造欠陥発生率が高いことが確認された。
また、試料番号３の試料（比較例２）でもショート不良の発生率が高くなっているが、これは、構造欠陥の発生に伴うものと考えられる。
【００７０】
一方、本発明の要件を備えた方法で製造された試料番号１の試料（実施例）の場合、内部電極ペーストに熱硬化性の樹脂材料を配合しており、積層構造ユニットの作製の工程で内部電極パターンを硬化させる処理を行っているため、内部電極パターンがその上に塗布されるセラミックスラリー中の溶剤によるアタックを受けることはなく、カバレッジの低下も認められなかった。
また、内部電極パターンの直下の誘電体グリーンシートは乾燥された状態であり、その上に塗布された内部電極ペーストは硬化処理されることから、内部電極ペーストからの溶剤の浸透はほとんどなく、ショート不良率は極めて低くなることが確認された。
また、誘電体グリーンシートは硬化処理されていないので、誘電体グリーンシートと内部電極の界面の密着性が確保されることから、構造欠陥発生率も低いことが確認された。
【実施例２】
【００７１】
この実施例２では、基材（支持フィルム）上に、第１内部電極パターンを形成し、その上に順次、第１誘電体グリーンシート（セラミックグリーンシート）、第２内部電極パターン、第２誘電体グリーンシート（セラミックグリーンシート）を積層して積層構造ユニットを形成し、この積層構造ユニットを所定枚数積層する工程を経て積層セラミックコンデンサを製造する場合について説明する。なお、この実施例２の場合でも、上記実施例１の場合と同様に、図１に示すような構造を有する積層セラミックコンデンサを製造した。以下説明を行う。
【００７２】
この実施例２では、
(ａ)誘電体グリーンシートを形成するためのセラミックスラリー、および、
(ｂ)内部電極パターンを形成するための内部電極ペースト
として、上述の実施例１で用いたものと同じものを用いた。
【００７３】
まず、図４に示すように、基材（支持フィルム）１上に、スクリーン印刷法により、所定パターンとなるように、内部電極ペースト（Ｎｉ電極ペースト）を印刷し、６０℃で５分間乾燥して、第１内部電極パターン３ａを形成した。それから、１５０℃、１０分間の条件で加熱することにより第１内部電極パターン３ａを硬化させた。
【００７４】
次に、第１内部電極パターン３ａ上およびその周囲の基材１上に、セラミックスラリーを塗布し、８０℃、５分間の条件で乾燥することにより、厚さ１．２μｍの第１誘電体グリーンシート２ａを形成した。
【００７５】
その後、乾燥させた第１誘電体グリーンシート２ａ上に、第１内部電極パターン３ａの形成に用いたものと同じ内部電極ペーストをスクリーン印刷法により塗布し、６０℃、５分間の条件で乾燥を行うことにより、第２内部電極パターン３ｂを形成した。それから、１５０℃、１０分間の条件で加熱することにより第２内部電極パターン３ｂを硬化させた。
【００７６】
それから、第２内部電極パターン３ｂとその周囲の第１誘電体グリーンシート２ａ上に、第１誘電体グリーンシートの形成に用いたものと同じセラミックスラリーを塗布し、８０℃、５分間の条件で乾燥して、厚さ１．２μｍの第２誘電体グリーンシート２ｂを形成した。これにより、誘電体グリーンシート２ａ，２ｂと内部電極パターン３ａ，３ｂを有する積層構造ユニット１０が得られる。
【００７７】
なお、この実施例２でも、上記実施例１の場合と同様に、積層構造ユニット１０として、第１および第２誘電体グリーンシート２ａ，２ｂの２層の誘電体セラミックグリーンシートと、第１および第２の内部電極パターン３ａ，３ｂの２層の内部電極パターンとを備えた構造のものを形成したが、積層構造ユニットを構成する誘電体グリーンシートと内部電極パターンの積層数に特別の制約はなく、たとえば、図５に示すように、第１、第２，第３および第４誘電体グリーンシート２ａ，２ｂ，２ｃ，２ｄの４層の誘電体グリーンシートと、第１，第２，第３および第４の内部電極パターン３ａ，３ｂ，３ｃ，３ｄの４層の内部電極パターンとを備えた構造のものとすることも可能である。
【００７８】
それから、得られた積層構造ユニット１０を連続剥離・積層機を用いて基材（支持フィルム）１から剥離させながら３００枚積み重ね、５０℃、１００ＭＰａの条件で１分間圧着することにより、焼成後に積層セラミック素子となる未焼成の積層体を作製した。
【００７９】
そして、得られた積層体をチップ状にカットし、５００℃の窒素雰囲気中において脱脂した後、還元雰囲気中において１２００℃で焼成して、積層セラミック素子を得た。
【００８０】
次に、この積層セラミック素子に、外部電極形成用の導電性ペーストを塗布し、焼き付けることにより、本発明の実施例２にかかる積層セラミックコンデンサを得た。この積層セラミックコンデンサの構造は、図１に示した上記実施例１のものと同じである。
【００８１】
この積層セラミックコンデンサについて、上記実施例１の場合と同様の方法で、内部電極のカバレッジ（被覆率）、電気特性不良率、および構造欠陥発生率を調べた。その結果、実施例１の表１における試料番号１の試料（実施例）の場合と同様に、内部電極のカバレッジ（被覆率）が高く、電気特性不良率（ショート不良率）および構造欠陥発生率の低い、特性の良好な積層セラミックコンデンサが得られることを確認することができた。
【００８２】
これに対し、
(ａ)上記実施例１の表１の試料２（比較例１）の場合と同様に、熱硬化性の樹脂成分を含まない内部電極ペーストを用いて内部電極パターンを形成し、内部電極パターンを硬化させる工程を実施することなく積層構造ユニットを作製し、その他は上記実施例２にかかる積層セラミックコンデンサの場合と同様の方法で作製した比較用の積層セラミックコンデンサ、および、
(ｂ)上記実施例１の表１の試料３（比較例２）の場合と同様に、熱硬化性の樹脂成分を含まない内部電極ペーストを用いて内部電極パターンを形成し、内部電極パターンを硬化させる工程は実施せず、セラミックスラリーとして、熱硬化性の樹脂成分を含むセラミックスラリーを用い、各誘電体グリーンシートは、それぞれの形成工程で熱硬化させるようにして積層構造ユニットを作製し、その他は上記実施例２にかかる積層セラミックコンデンサの場合と同様の方法で作製した比較用の積層セラミックコンデンサ
についてその特性を調べたところ、実施例１の表１の試料番号２および３の試料（比較例の試料）の場合と同様に、内部電極パターンがアタックされることによる内部電極のカバレッジの低下や、ショート不良の発生が多く認められ、好ましくないことが確認された。
【実施例３】
【００８３】
この実施例３では、図６に示すように、第１内部電極パターン３ａの形成後に第１内部電極パターン３ａ間に段差吸収層用誘電体ペーストを塗布し、第２内部電極パターン３ｂの形成後に、第２内部電極パターン３ｂ間に段差吸収層用誘電体ペーストを塗布し、６０℃で５分間乾燥して段差吸収用誘電体パターン（段差吸収層）２０を形成した以外は、実施例１の積層セラミックコンデンサの場合と同様の方法で積層セラミックコンデンサを作製した。
なお、図６において、図２と同一符号を付した部分は同一または相当する部分を示す。
【００８４】
この実施例３の積層セラミックコンデンサについて、上記実施例１の場合と同様の方法で、内部電極のカバレッジ（被覆率）、電気特性不良率（ショート不良率）、および構造欠陥発生率を調べた。その結果、実施例１の表１における試料番号１の試料（本発明の実施例にかかる試料）の場合と同様に、内部電極のカバレッジ（被覆率）が高く、電気特性不良率（ショート不良率）および構造欠陥発生率の低い、特性の良好な積層セラミックコンデンサが得られることを確認することができた。
【００８５】
また、この実施例３の積層セラミックコンデンサにおいては、段差吸収層２０を設けるようにしていることから、製品の形状精度を向上させることができた。
【実施例４】
【００８６】
この実施例４では、図７に示すように、第１内部電極パターン３ａの形成後に第１内部電極パターン３ａ間に段差吸収層用誘電体ペーストを塗布し、第２内部電極パターン３ｂの形成後に、第２内部電極パターン３ｂ間に段差吸収層用誘電体ペーストを塗布し、６０℃で５分間乾燥して段差吸収用誘電体パターン（段差吸収層）２０を形成した以外は、実施例２の積層セラミックコンデンサの場合と同様の方法で積層セラミックコンデンサを作製した。
なお、図７において、図４と同一符号を付した部分は同一または相当する部分を示す。
【００８７】
この実施例４の積層セラミックコンデンサについて、上記実施例１の場合と同様の方法で、内部電極のカバレッジ（被覆率）、電気特性不良率、および構造欠陥発生率を調べた。その結果、実施例１の表１における試料番号１の試料（本発明の実施例１にかかる試料）の場合と同様に、内部電極のカバレッジ（被覆率）が高く、電気特性不良率および構造欠陥発生率の低い、特性の良好な積層セラミックコンデンサが得られることを確認することができた。
また、この実施例４の積層セラミックコンデンサにおいても、段差吸収層２０を設けるようにしていることから、製品の形状精度を向上させることができた。
【００８８】
［比較例］
比較のため、上記実施例３および４の積層セラミックコンデンサに対応する、以下の(ａ)，(ｂ)の積層セラミックコンデンサ（比較例）を作製した。
(ａ)上記実施例１の表１の試料２の場合と同様に、熱硬化性の樹脂成分を含まない内部電極ペーストを用いて内部電極パターンを形成し、内部電極パターンを硬化させる工程を実施することなく積層構造ユニットを作製し、その他は実施例３および４にかかる積層セラミックコンデンサの場合と同様の方法で作製した比較用の積層セラミックコンデンサ。
(ｂ)上記実施例１の表１の試料３の場合と同様に、熱硬化性の樹脂成分を含まない内部電極ペーストを用いて内部電極パターンを形成し、内部電極パターンを硬化させる工程は実施せず、セラミックスラリーとして、熱硬化性の樹脂成分を含むセラミックスラリーを用い、各誘電体グリーンシートは、それぞれの形成工程で熱硬化させるようにして積層構造ユニットを作製し、その他は実施例３および４にかかる積層セラミックコンデンサの場合と同様の方法で作製した比較用の積層セラミックコンデンサ。
【００８９】
そして、上記(ａ)，(ｂ)の各積層セラミックコンデンサ（比較例）についてその特性を調べたところ、実施例１の表１における試料番号２および３の試料（比較例の試料）の場合と同様に、内部電極パターンがアタックされることによる内部電極のカバレッジの低下や、ショート不良の発生が多く認められ、好ましくないことが確認された。
【００９０】
上記の各実施例では、積層セラミックコンデンサを例にとって説明したが、本発明は、積層インダクタ、積層ＬＣ複合部品など、セラミック層と内部電極とが積層された構造を有する種々の積層セラミック電子部品に適用することが可能である。
【００９１】
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、セラミック層および内部電極の積層数、内部電極の具体的なパターン、セラミック層および内部電極の構成材料などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【００９２】
１                基材（支持フィルム）
２ａ              第１誘電体グリーンシート（セラミックグリーンシート）
２ｂ              第２誘電体グリーンシート（セラミックグリーンシート）
３ａ              第１内部電極パターン
３ｂ              第２内部電極パターン
１０              積層構造ユニット  
２０              段差吸収用誘電体パターン（段差吸収層）
５１              積層セラミック素子（積層セラミック電子部品素子）
５２              セラミック層
５３ａ，５３ｂ    内部電極
５４ａ，５４ｂ    積層セラミック素子の端面
５５ａ，５５ｂ    外部電極
【図１】
2011204849.tif 000004
【図２】
2011204849.tif 000005
【図３】
2011204849.tif 000006
【図４】
2011204849.tif 000007
【図５】
2011204849.tif 000008
【図６】
2011204849.tif 000009
【図７】
2011204849.tif 000010