(57)【要約】【課題】  小型で、正確にプッシュプル駆動し、低損失な半導体マッハツェンダ型光変調器を提供する。【解決手段】  分波器１１ａと、合波器１１ｂと、半導体光導波路１３および１４と、信号電極１５と、正バイアス電極１７と、負バイアス電極１８とを有し、分波器１１ａと合波器１１ｂとは、２本の半導体光導波路１３および１４により連結され、信号電極１５は、２本の半導体光導波路１３および１４の上部に接続され、かつ、２本の半導体光導波路１３および１４の上部に共通の高周波信号を入力可能であり、正バイアス電極１７は、半導体光導波路１３の下部に接続され、負バイアス電極１８は、他方の半導体光導波路１４の下部に接続されていることを特徴とする半導体マッハツェンダ型光変調器。【選択図】  図１
2011133582.tif 000002
【特許請求の範囲】
【請求項１】
分波器と、合波器と、半導体光導波路と、信号電極と、正バイアス電極と、負バイアス電極とを有し、
前記半導体光導波路は、２本であり、
前記分波器と前記合波器とは、前記２本の半導体光導波路により連結され、
前記信号電極は、前記２本の半導体光導波路の上部に接続され、かつ、前記２本の半導体光導波路に共通の高周波信号を入力可能であり、
前記正バイアス電極は、前記２本の半導体光導波路のうち一方の半導体光導波路の下部に接続され、前記負バイアス電極は、他方の半導体光導波路の下部に接続されていることを特徴とする半導体マッハツェンダ型光変調器。
【請求項２】
前記２本の半導体光導波路の上下方向の導電型構造が、互いに上下反転した構造であることを特徴とする請求項１記載の半導体マッハツェンダ型光変調器。
【請求項３】
前記２本の半導体光導波路が、それぞれ、上下方向に、負バイアス側から正バイアス側に向かって、ｐ型／ｉ型／ｎ型の順序、ｎ型／ｐ型／ｉ型／ｎ型の順序、ｎ型／半絶縁性型／ｉ型／ｎ型の順序、またはｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造を有することを特徴とする請求項１または２記載の半導体マッハツェンダ型光変調器。
【請求項４】
前記２本の半導体光導波路が、いずれも、上下方向に、負バイアス側から正バイアス側に向かって、ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造を有することを特徴とする請求項３記載の半導体マッハツェンダ型光変調器。
【請求項５】
前記ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造における前記半絶縁性型半導体層の少なくとも一つが、ｐ型半導体層で置換されていることを特徴とする請求項３または４記載の半導体マッハツェンダ型光変調器。
【請求項６】
前記信号電極が、進行波電極であることを特徴とする請求項１から５のいずれか一項に記載の半導体マッハツェンダ型光変調器。
【請求項７】
分波器を形成する分波器形成工程と、
合波器を形成する合波器形成工程と、
前記分波器と前記合波器を連結する２本の半導体光導波路を形成する半導体光導波路形成工程と、
前記２本の半導体光導波路の上部に接続され、かつ、前記２本の半導体光導波路に共通の高周波信号を入力可能な信号電極を形成する信号電極形成工程と、
前記２本の半導体光導波路のうち一方の半導体光導波路の下部に接続される正バイアス電極を形成する正バイアス電極形成工程と、
他方の半導体光導波路の下部に接続される負バイアス電極を形成する負バイアス電極形成工程とを含むことを特徴とする半導体マッハツェンダ型光変調器の製造方法。
【請求項８】
前記半導体光導波路形成工程において、半導体層を、下から上に向かって、ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序、ｎ型／半絶縁性型／ｉ型／ｐ型／ｎ型の順序、ｎ型／ｐ型／ｉ型／半絶縁性型／ｎ型の順序、またはｎ型／ｐ型／ｉ型／ｐ型／ｎ型の順序で積層させ、これらの積層構造を有する前記２本の半導体光導波路を同時に形成することを特徴とする請求項７記載の製造方法。
【請求項９】
前記分波器形成工程と、前記合波器形成工程と、前記半導体光導波路形成工程とを、同時に行うことを特徴とする請求項７または８記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体マッハツェンダ型光変調器および半導体マッハツェンダ型光変調器の製造方法に関する。
【背景技術】
【０００２】
近年、超高速大容量長距離光通信基幹システムは、波長多重通信（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）を中心に発展、実用化されてきた。このようなシステムにおける変調方式としては、例えば、二位相偏移変調（ＢＰＳＫ：Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）等があげられる。このＢＰＳＫにおける光の変調は、例えば、マッハツェンダ型光変調器によって行われる。
【０００３】
前記マッハツェンダ変調器は、アームと呼ばれる２本の光導波路により光を導波し、その光の干渉を利用して変調を行う。前記マッハツェンダ変調器において、前記２本の光導波路への光の分波および前記２本の光導波路からの光の合波は、例えば、２×２−ＭＭＩ（Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）によって行われる。前述のＢＰＳＫにおける光の変調は、光の位相を一定のまま、光の振幅を１〜−１まで変化させて行われる。前記光の位相が変動すると、波長チャーピングが発生する。この波長チャーピングが発生すると、光ファイバによる光の分散が発生し、光の伝送波形が崩れてしまう。したがって、光の位相を一定のまま変調するのが重要である。
【０００４】
前述のように光の位相を一定のまま変調を行うには、例えば、マッハツェンダ型光変調器の２本の光導波路に、光の位相が逆方向に動くような電圧（高周波信号）を印加する。この時、前記両光導波路に印加される高周波信号を、それぞれＶ１、Ｖ２とすると、例えば、Ｖ１＋Ｖ２が一定となるようにする。このような駆動方式を、プッシュプル駆動という。プッシュプル駆動するマッハツェンダ型光変調器としては、例えば、２つの逆相の高周波信号を印加するものがあげられる（例えば、特許文献１の図５等参照）。このマッハツェンダ型光変調器の一例を、図３に示す。このマッハツェンダ型光変調器３０では、光導波路３９ａに入射された導波光は、２×２−ＭＭＩ３１ａおよび３１ｂで、分波および合波され、それぞれのアーム（光導波路３３および３４）に別々に設けられた信号電極３５ａおよび３５ｂから２つの逆相の高周波信号が印加される。このようにして、光を変調することにより、このマッハツェンダ型光変調器３０は、プッシュプル駆動する。信号電極３５ａおよび３５ｂは、グラウンド電極３６とともにコプレーナ伝送線路を形成している。合波された光は、光導波路３９ｂから出射される。
【０００５】
また、プッシュプル駆動するマッハツェンダ型光変調器としては、例えば、同相の信号を入力するものが提案されている（特許文献２参照）。特許文献２に記載の半導体ＰＩＮマッハ・ツェンダー変調器では、両アーム（光導波路）の真性層における結合量子井戸を適切に設計すると、ＤＣバイアス印加時（電界印加時）に、前記両アームの屈折率が逆に変化するという現象を用いている。この結合量子井戸により、プッシュプル駆動を行うことができるとされている。
【０００６】
また、プッシュプル駆動するマッハツェンダ型光変調器としては、例えば、単一のドライバで駆動させるものが提案されている（特許文献３参照）。特許文献３に記載の半導体マッハツェンダ変調器では、２つのｐｉｎダイオードを直列に接続し、全体に一定のＤＣ逆バイアスをかける。この状態で、前記両ｐｉｎダイオードにおける一方の第１導電型クラッド層と他方の第２導電型クラッド層との接続点に、単一ドライバの信号を印加することにより、プッシュプル駆動を行う。
【０００７】
また、プッシュプル駆動するマッハツェンダ型光変調器としては、例えば、２本の光導波路に対して、スロットラインタイプの高周波伝送線路を用いるものがある（特許文献４参照）。特許文献４に記載のマッハツェンダ型光変調器では、第２の位相変調電極から高導電率層へ電界を発生させ、同時に高導電率層から第１の位相変調電極へと電界を発生させる。このようにすることで、第１の導波路内および第２の光導波路内のそれぞれの電界の方向が逆となる。これにより、プッシュプル駆動を行うことができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−２１８３８４号公報
【特許文献２】特開２００４−３１８０９５号公報
【特許文献３】特開平１０−３３３１０６号公報
【特許文献４】特開２００４−１５１５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図３に示したマッハツェンダ型光変調器では、前述のとおり、それぞれの光導波路３３および３４に別々に設けられた信号電極３５ａおよび３５ｂから、２つの逆相の高周波信号が印加される。したがって、前記２つの逆相の高周波信号同士のクロストークを抑制するために、前記両光導波路を、間隔をあけて配置する必要がある。この結果、図３に示したマッハツェンダ型光変調器では、小型化が困難である。
【００１０】
前記特許文献２に記載の半導体ＰＩＮマッハ・ツェンダー変調器では、前記のとおり、結合量子井戸の設計によりプッシュプル動作が可能とされている。しかし、正確なプッシュプル動作を可能とする結合量子井戸の設計は、困難を伴う。
【００１１】
前記特許文献３に記載の半導体マッハツェンダ変調器では、高周波電極（信号電極）は、一方のｐｉｎダイオードの下部に位置する第１導電型クラッド層（ｎ型ＩｎＰクラッド層）と、他方のｐｉｎダイオードの上部に位置する第２導電型クラッド層（ｐ型ＩｎＰクラッド層）との間にわたって形成される。このように、高周波電極が前記両ｐｉｎダイオードの谷間に形成されるため、前記両ｐｉｎダイオード間（光導波路間）をある程度離す必要がある。このため、小型化が困難である。
【００１２】
また、前記特許文献４に記載のマッハツェンダ型光変調器においても、２本の光導波路間の間隔が、例えば、８μｍ以上必要である（特許文献４の第００３８段落）。
【００１３】
そこで、本発明は、小型で、正確にプッシュプル駆動し、低損失な半導体マッハツェンダ型光変調器および半導体マッハツェンダ型光変調器の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明の半導体マッハツェンダ型光変調器は、
分波器と、合波器と、半導体光導波路と、信号電極と、正バイアス電極と、負バイアス電極とを有し、
前記半導体光導波路は、２本であり、
前記分波器と前記合波器とは、前記２本の半導体光導波路により連結され、
前記信号電極は、前記２本の半導体光導波路の上部に接続され、かつ、前記２本の半導体光導波路に共通の高周波信号を入力可能であり、
前記正バイアス電極は、前記２本の半導体光導波路のうち一方の半導体光導波路の下部に接続され、前記負バイアス電極は、他方の半導体光導波路の下部に接続されていることを特徴とする。
【００１５】
本発明の半導体マッハツェンダ型光変調器の製造方法は、
分波器を形成する分波器形成工程と、
合波器を形成する合波器形成工程と、
前記分波器と前記合波器を連結する２本の半導体光導波路を形成する半導体光導波路形成工程と、
前記２本の半導体光導波路の上部に接続され、かつ、前記２本の半導体光導波路に共通の高周波信号を入力可能な信号電極を形成する信号電極形成工程と、
前記２本の半導体光導波路のうち一方の半導体光導波路の下部に接続される正バイアス電極を形成する正バイアス電極形成工程と、
他方の光半導体光導波路の下部に接続される負バイアス電極を形成する負バイアス電極形成工程とを含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、小型で、正確にプッシュプル駆動し、低損失な半導体マッハツェンダ型光変調器および半導体マッハツェンダ型光変調器の製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は、本発明の半導体マッハツェンダ型光変調器の実施形態１における一例の構成を示す平面図である。（ｂ）は、図１（ａ）のＩ−Ｉ方向に見た断面図である。
【図２】本発明の半導体マッハツェンダ型光変調器の実施形態２における一例の構成を示す断面図である。
【図３】従来のマッハツェンダ型光変調器の一例の構成を示す平面図である。
【発明を実施するための形態】
【００１８】
以下、前述した背景技術の問題点について、より詳しく説明する。本発明者らは、これらの点に着目し、鋭意検討の結果、本発明に到達した。
【００１９】
まず、図３に示したマッハツェンダ型光変調器では、前記のとおり、クロストークを抑制する必要がある。電圧印加に対する屈折率変化と光吸収損失との関係等から、両光導波路３３および３４の長さを３ｍｍ程度とした場合、クロストークを抑制するには、光導波路３３と光導波路３４との間に、例えば、１００μｍオーダの間隔が必要である。前記両光導波路間を１００μｍ離すためには、例えば、前記両光導波路と分波器および合波器との間のＳ字導波路の長さが、２００〜３００μｍ程度必要である。これ以上短くすると、Ｓ字の曲率が大きくなり、導波光の放射損失が無視できなくなる。この場合、マッハツェンダ型光変調器としての挿入損失が許容できないものとなる。しかし、前記のとおり、クロストーク抑制のためには、前記両光導波路を近づけることができず、Ｓ字導波路を省略または短縮することができない。この結果、図３に示したマッハツェンダ型光変調器では、前記のように小型化が困難である。
【００２０】
前記特許文献２に記載の半導体ＰＩＮマッハ・ツェンダー変調器では、前記のとおり、結合量子井戸の適切な設計により、ＤＣバイアス印加時（電界印加時）に、前記両アームの屈折率が逆に変化し、プッシュプル駆動が可能とされている。しかしながら、ある範囲の電界強度にわたって、電界印加に対する屈折率変化を常に正確に逆とするように結合量子井戸を設計することは、相当困難である。したがって、光の位相変化によっては、前記屈折率変化の誤差により、正確なプッシュプル駆動ができず、波長チャーピングを引き起こして伝送エラーが起こるおそれがある。
【００２１】
前記特許文献３に記載の半導体マッハツェンダ変調器では、前記両ｐｉｎダイオードにおける一方の第１導電型クラッド層（ｎ型ＩｎＰクラッド層）と他方の第２導電型クラッド層（ｐ型ＩｎＰクラッド層）との接続点に、単一ドライバの信号を印加するため、前記両ｐｉｎダイオード間にクロストーク問題がない。しかし、前記のとおり、高周波電極が前記両ｐｉｎダイオードの谷間に形成されるため、前記両ｐｉｎダイオード間をある程度離す必要があり、小型化が困難である。
【００２２】
また、前記特許文献４に記載のマッハツェンダ型光変調器では、２本の光導波路に対して、スロットラインタイプの高周波伝送線路を用いるので、前記両光導波路間が、比較的近い。しかし、インピーダンス整合などを考慮すると、前記両光導波路の電極の間には、少なくとも３μｍ以上の間隙が必要である。この電極の間隙を確保するには、前記両光導波路間を、例えば、８μｍ以上とする必要がある。前記２本の光導波路を分岐する分波器、前記２本の光導波路を合流する合波器に用いる２×２−ＭＭＩは、その長さ（ＭＭＩ長）がその幅（ＭＭＩ幅）のおおよそ２乗に比例する。このため、２×２−ＭＭＩに入出力する前記両光導波路の間隔が、前述のように、８μｍ以上と広い場合、前記ＭＭＩ長が長くなり過ぎる。これを回避しようとするとＳ字光導波路が必要となる。このように、前記ＭＭＩ長の長短と前記Ｓ字光導波路の要否とは、トレードオフの関係にある。この結果、前記特許文献４に記載のマッハツェンダ型光変調器でも、小型化が困難である。前記トレードオフの関係を超越するためには、更なる光導波路間隔の短縮が望まれる。
【００２３】
以下、本発明の半導体マッハツェンダ型光変調器について、例をあげて詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。
【００２４】
（実施形態１）
本実施形態の半導体マッハツェンダ型光変調器は、構成材料にＩｎＰ系を用いた半導体マッハツェンダ型光変調器である。
【００２５】
図１に、本実施形態の半導体マッハツェンダ型光変調器の一例の構成を示す。図１（ａ）は、本実施形態の半導体マッハツェンダ型光変調器の平面図である。図１（ｂ）は、図１（ａ）のＩ−Ｉ方向に見た断面図である。図１（ａ）および図１（ｂ）に示すとおり、この半導体マッハツェンダ型光変調器１０は、分波器である２×２−ＭＭＩ１１ａと、合波器である２×２−ＭＭＩ１１ｂと、２本の半導体光導波路１３および１４と、信号電極１５と、正バイアス電極１７および負バイアス電極１８とを有する。２×２−ＭＭＩ１１ａ（分波器）および２×２−ＭＭＩ１１ｂ（合波器）は、２本の半導体光導波路１３および１４により連結されている。２×２−ＭＭＩ１１ａは、入力光導波路１９ａに連結されている。２×２−ＭＭＩ１１ｂは、出力光導波路１９ｂに連結されている。半導体光導波路１３上には、ｐ型コンタクト層１３４が形成されている。半導体光導波路１４上には、ｎ型コンタクト層１４４が形成されている。信号電極１５は、ｐ型コンタクト層１３４およびｎ型コンタクト層１４４上に形成されている。正バイアス電極１７は、半導体光導波路１３の下部に電気的に接続されている。負バイアス電極１８は、半導体光導波路１４の下部に電気的に接続されている。
【００２６】
なお、本発明において、前記「正バイアス電極」は、前記「負バイアス電極」より相対的に高い電圧が印加される電極であり、正の電圧が印加される電極のみに限定されない。また、前記「負バイアス電極」は、前記「正バイアス電極」より相対的に低い電圧が印加される電極であり、負の電圧が印加される電極のみに限定されない。
【００２７】
両半導体光導波路１３および１４は、分波器である２×２−ＭＭＩ１１ａおよび合波器である２×２−ＭＭＩ１１ｂと、Ｓ字光導波路を介さず直結されている。両２×２−ＭＭＩ１１ａおよび１１ｂは、その幅が、例えば、１１μｍ、その長さが、例えば、２００μｍである。ただし、両２×２−ＭＭＩ１１ａおよび１１ｂの幅および長さは、この例に限定されず、例えば、一般に知られるＭＭＩの設計論に従って、別のサイズであってもよい。
【００２８】
本実施形態の半導体マッハツェンダ型光変調器では、前述のとおり、信号電極１５は、ｐ型コンタクト層１３４およびｎ型コンタクト層１４４上に形成されている。このため、本実施形態の半導体マッハツェンダ型光変調器では、信号電極１５から、両半導体光導波路１３および１４の上部に共通の高周波信号を入力することができ、両半導体光導波路１３および１４間にはクロストークの問題に配慮する必要がない。この結果、両半導体光導波路１３および１４同士を近づけることができ、前述のように、両半導体光導波路１３および１４を、Ｓ字光導波路を介さず、両２×２−ＭＭＩ１１ａおよび１１ｂにつなげることができる。このように、両半導体光導波路間を近づけ、かつＳ字光導波路を省略しているため、本実施形態の半導体マッハツェンダ型光変調器は、小型である。さらに、Ｓ字光導波路を省略しているため、Ｓ字光導波路に起因する放射損失または内部損失等の挿入損失が発生せず、低損失である。
【００２９】
本発明の半導体マッハツェンダ型光変調器は、小型であることにより、例えば、チップサイズを小さくできる。このため、例えば、１個のチップが何らかの欠陥にあたる確率が低くなり、チップ歩留まりが向上する。この結果、例えば、チップコストを低減することができる。
【００３０】
なお、本発明の半導体マッハツェンダ型光変調器は、例えば図１のように、Ｓ字光導波路を省略した構造とすることが好ましいが、本発明は、この例に限定されない。例えば、本発明の半導体マッハツェンダ型光変調器は、前記両光導波路の間隔を短くすることにより、前記Ｓ字光導波路を極力短縮した構造でもよい。このような態様であっても、両光導波路間を近づけ、かつＳ字光導波路を短縮しているため、小型化が可能である。さらに、Ｓ字光導波路を短縮しているため、Ｓ字光導波路に起因する挿入損失を抑制できて、低損失とすることができる。
【００３１】
Ｓ字光導波路自体には、前記のように、小型化と低損失化とにトレードオフの関係がある。すなわち、Ｓ字光導波路を小型化すれば、曲率が大きくなり放射損失等が大きくなる。一方、放射損失等を極力抑えようとすれば、Ｓ字光導波路を緩やかに曲げる必要があるため非常に長くなる。本発明の半導体マッハツェンダ型光変調器は、前述のように、Ｓ字光導波路を省略または短縮可能であるため、このようなトレードオフの関係を解消または大幅に改善できるという大きな効果がある。
【００３２】
半導体光導波路１３および１４は、半絶縁性ＩｎＰ基板１２上に形成されている。半導体導波路１３は、半絶縁性ＩｎＰ基板１２上に、ｎ型ＩｎＰクラッド層１３１、ＳＣＨ−多重量子井戸層（ｉ型）１３２およびｐ型ＩｎＰクラッド層１３３が、下から上に（図１（ｂ）において、上下方向）前記順序で積層された導電型構造（ｐｉｎ構造）を有する。ＳＣＨ−多重量子井戸層（ｉ型）１３２は、半導体光導波路１３のコア層である。前記ＳＣＨとは、Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅの略であり、導波光閉じ込めのためのヘテロ接合構造である。半導体導波路１４は、半絶縁性ＩｎＰ基板１２上に、ｐ型ＩｎＰクラッド層１４１、ＳＣＨ−多重量子井戸層（ｉ型）１４２およびｎ型ＩｎＰクラッド層１４３が、下から上に（図１（ｂ）において、上下方向）前記順序で積層された導電型構造（ｐｉｎ構造）を有する。ＳＣＨ−多重量子井戸層（ｉ型）１４２は、半導体光導波路１４のコア層である。この半導体マッハツェンダ型光変調器１０において、両半導体光導波路１３および１４の上下方向の導電型構造は、互いに上下反転した構造である。
【００３３】
ｎ型ＩｎＰクラッド層１３１およびｐ型ＩｎＰクラッド層１４１の層厚は、それぞれ、例えば、１±０．７μｍである。前記両層は、例えば、３±２μｍの間隔を空けて、半絶縁性ＩｎＰ基板１２の左の部分および右の部分（図１（ｂ）において、左右方向）の上面をそれぞれ覆うように形成されている。ＳＣＨ−多重量子井戸層（ｉ型）１３２およびｐ型ＩｎＰクラッド層１３３は、ｎ型ＩｎＰクラッド層１３１上面において、ｐ型ＩｎＰクラッド層１４１と対向する側（図１（ｂ）において右側）の辺縁に積層され、ｎ型ＩｎＰクラッド層１３１とともに半導体光導波路１３を形成する。ＳＣＨ−多重量子井戸層（ｉ型）１４２およびｎ型ＩｎＰクラッド層１４３は、ｐ型ＩｎＰクラッド層１４１上面において、ｎ型ＩｎＰクラッド層１３１と対向する側（図１（ｂ）において左側）の辺縁に積層され、ｐ型ＩｎＰクラッド層１４１とともに半導体光導波路１４を形成する。ｐ型ＩｎＰクラッド層１３３上面（半導体光導波路１３上）には、前記のとおり、ｐ型コンタクト層１３４が形成されている。ｎ型ＩｎＰクラッド層１４３上面（半導体光導波路１４上）には、前記のとおり、ｎ型コンタクト層１４４が形成されている。
【００３４】
なお、本発明において、「上に」は、特に断らない限り、上面に直接接触した状態でも、間に他の構成要素が配置された状態でもよいものとする。「下に」は、特に断らない限り、下面に直接接触した状態でも、間に他の構成要素が配置された状態でもよいものとする。また、「上面に」は、特に断らない限り、上面に直接接触した状態とする。「下面に」は、特に断らない限り、下面に直接接触した状態とする。
【００３５】
半導体光導波路１３およびｐ型コンタクト層１３４と、半導体光導波路１４およびｎ型コンタクト層１４４との間には、半絶縁性ＩｎＰ埋込み層１５１ａが形成されている。前記半絶縁性（ＳＩ：Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ）ＩｎＰ埋込み層１５１ａは、例えば、ＦｅやＲｕをドーピングすることによって高抵抗とした層である。なお、埋込み層１５１ａは、ＩｎＰに代えて、ポリイミドまたはＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅすなわちベンゾシクロブテン樹脂）等の樹脂から形成された埋込み層であってもよい。埋込み層の形成材料に、ポリイミドまたはＢＣＢを用いれば、埋込み層と両ＳＣＨ−多重量子井戸層（ｉ型）１３２および１４２との屈折率差を大きくすることができる。これにより、両ＳＣＨ−多重量子井戸層（ｉ型）１３２および１４２における導波光の閉じ込めを強くでき、両半導体光導波路１３および１４間における導波光の結合を小さくできる。この結果、両半導体光導波路１３および１４の間隔をより狭くできる。
【００３６】
ＳＣＨ−多重量子井戸層（ｉ型）１３２およびＳＣＨ−多重量子井戸層（ｉ型）１４２の幅は、それぞれ、例えば、１．３±０．８μｍである。両半導体光導波路１３および１４の導波光を結合させないために、両ＳＣＨ−多重量子井戸層（ｉ型）１３２および１４２の間のギャップは、１μｍ以上あることが好ましく、２μｍ以上あることがより好ましい。ｐ型ＩｎＰクラッド層１４１のうち、ＳＣＨ−多重量子井戸層（ｉ型）１４２直下の部分は、光吸収損失を低減するために、その不純物濃度を低くすることが好ましい。
【００３７】
ｐ型ＩｎＰクラッド層１３３の層厚は、例えば、２±１μｍである。ｎ型ＩｎＰクラッド層１４３の層厚も同様である。
【００３８】
ｐ型コンタクト層１３４は、例えば、ＩｎＧａＡｓＰ、またはＩｎＧａＡｓ等から形成することができる。ｎ型コンタクト層１４４も、ｐ型コンタクト層１３４と同様に、ＩｎＧａＡｓＰ、またはＩｎＧａＡｓ等から形成することができる。
【００３９】
ｎ型ＩｎＰクラッド層１３１上面において、半導体光導波路１３と反対側（図１（ｂ）において左側）の辺縁の一部には、正バイアス電極１７が形成されている。正バイアス電極１７は、ｎ型ＩｎＰクラッド層１３１に、すなわち半導体光導波路１３の下部にコンタクトして（接続されて）いる。ｐ型ＩｎＰクラッド層１４１上面において、半導体光導波路１４と反対側（図１（ｂ）において右側）の辺縁の一部には、負バイアス電極１８が形成されている。負バイアス電極１８は、ｐ型ＩｎＰクラッド層１４１に、すなわち半導体光導波路１４の下部にコンタクトして（接続されて）いる。
【００４０】
ｎ型ＩｎＰクラッド層１３１上面において、ＳＣＨ−多重量子井戸層（ｉ型）１３２、ｐ型ＩｎＰクラッド層１３３およびｐ型コンタクト層１３４と、正バイアス電極１７との間には、半絶縁性ＩｎＰ埋込み層１５１ｂが埋め込まれている。ｐ型ＩｎＰクラッド層１４１上面において、ＳＣＨ−多重量子井戸層（ｉ型）１４２、ｎ型ＩｎＰクラッド層１４３およびｎ型コンタクト層１４４と、負バイアス電極１８との間には、半絶縁性ＩｎＰ埋込み層１５１ｃが埋め込まれている。これらにより、半絶縁性ＩｎＰ埋込み層１５１ｂから、半導体光導波路１３上のｐ型コンタクト層１３４、半絶縁性ＩｎＰ埋込み層１５１ａ、半導体光導波路１４上のｎ型コンタクト層１４４および半絶縁性ＩｎＰ埋込み層１５１ｃにかけて、これらの層の最上部が平坦化されている。半絶縁性ＩｎＰ埋込み層１５１ｂおよび１５１ｃは、誘電体膜１６１で覆われている。半絶縁性ＩｎＰ埋込み層１５１ｂおよび１５１ｃの形成材料は、例えば、ＩｎＰ埋込み層１５１ａと同じであってもよい。すなわち、ＩｎＰ埋込み層１５１ｂおよび１５１ｃは、例えば、ＦｅやＲｕをドーピングすることによって高抵抗とした層であるが、例えば、半絶縁性ＩｎＰに代えて、ポリイミドまたはＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅすなわちベンゾシクロブテン樹脂）等の樹脂から形成された埋込み層であってもよい。
【００４１】
また、前記のとおり、信号電極１５は、ｐ型コンタクト層１３４およびｎ型コンタクト層１４４上に形成されている。信号電極１５は、進行波電極である。信号電極１５は、ｐ型コンタクト層１３４およびｎ型コンタクト層１４４の上面に接して形成されることにより、２本の光導波路１３および１４の上部に接続され、かつ、両半導体光導波路１３および１４に共通の高周波信号を入力可能である。信号電極１５の両側の誘電体膜１６１上には、グラウンド電極１６ａおよび１６ｂが設けられている。グラウンド電極１６ａおよび１６ｂは、信号電極１５とともにコプレーナ伝送線路を構成する。このコプレーナ伝送線路は、高周波信号を供給する高周波回路（図示せず）とインピーダンス整合されるように設計される。具体的には、例えば、前記コプレーナ伝送線路の特性インピーダンスは、５０Ωに設計される。前記コプレーナ伝送線路は、図１（ａ）に示すように、チップの端部（図１（ａ）において下端部）に引き出され、外部の５０Ω系の高周波回路（図示せず）と電気的に接続される。
【００４２】
なお、本発明の半導体マッハツェンダ型光変調器において、半導体光導波路の「上部」は、前記半導体光導波路のコア層（光路となる層）よりも上の部分をいう。すなわち、本発明の半導体マッハツェンダ型光変調器において、前記信号電極は、前記２本の半導体光導波路の、コア層よりも上の部分に接続されており、かつ、前記２本の半導体光導波路に（前記２本の半導体光導波路の、コア層よりも上の部分に）共通の高周波信号を入力可能である。また、本発明の半導体マッハツェンダ型光変調器において、半導体光導波路の「下部」は、前記半導体光導波路のコア層（光路となる層）よりも下の部分をいう。すなわち、前記正バイアス電極は、前記２本の半導体光導波路のうち一方の半導体光導波路の、前記コア層よりも下の部分に接続されている。前記負バイアス電極は、他方の半導体光導波路の、前記コア層よりも下の部分に接続されている。また、本発明において「接続」は、直接接触していてもよいし、他の構成要素を介して接続されていてもよい。例えば、前記信号電極は、前記２本の半導体光導波路の上部に直接接触していてもよいし、他の構成要素（例えばコンタクト層等）を介して接続されていてもよい。また、前記正バイアス電極および前記負バイアス電極は、前記２本の半導体光導波路の下部に直接接触していてもよいし、他の構成要素（例えばコンタクト層等）を介して接続されていてもよい。なお、本発明の半導体マッハツェンダ型光変調器は、前記正バイアス電極および前記負バイアス電極により、前記２本の半導体光導波路にバイアスを印加可能である必要がある。このため、前記正バイアス電極は、前記２本の半導体光導波路の一方の下部に、電気的に接続されている必要がある。同様に、前記負バイアス電極は、他方の半導体光導波路の下部に、電気的に接続されている必要がある。
【００４３】
本実施形態の半導体マッハツェンダ型光変調器では、両半導体光導波路の上部に共通の高周波信号を入力するために、信号電極は両半導体光導波路の上に形成され、両半導体光導波路のコア層よりも上部にコンタクトを取って（接続されて）いる。このため、前述のように、信号電極を進行波電極とすることができる。
【００４４】
本発明の半導体マッハツェンダ型光変調器において、信号電極は、特に限定されないが、例えば本実施形態のように、進行波電極を用いることが好ましい。例えば、前記特許文献３の半導体マッハツェンダ型光変調器では、前記信号電極（高周波電極）は、２つのアームの谷間に形成されることから、進行波電極とすることは難しく、集中定数型電極となる。前記信号電極が集中定数型電極の場合、例えば２５Ｇｓｐｓのような超高速のシンボルレートでは、導波光が信号電極の下を通過する間の時間（時間ずれ）を無視することができない。すなわち、前記信号電極が集中定数型電極であり、かつ、前記信号電極による信号のシンボルレートが超高速であると、前記時間ずれにより変調波形が崩れ、伝送エラーが発生する場合がある。一方、前記信号電極に進行波電極を用いれば、この電極（本実施形態では、コプレーナ伝送線路）を走行する高周波の伝搬速度と、両半導体光導波路を伝搬する導波光の伝搬速度とが整合するように、前記信号電極を設計することができる。このため、前記時間ずれによる変調波形の崩れに由来する伝送エラーを抑制することができる。
【００４５】
本実施形態の半導体マッハツェンダ型光変調器では、前述のとおり、信号電極（コプレーナ伝送線路）が形成される部分が平坦化されている。このため、例えば、信号電極（コプレーナ伝送線路）を、半導体光導波路のコア層より下部の層とコンタクトを取る必要がない。この結果、例えば、コア層より下部の層とコンタクトを取った段差のある進行波電極（伝送線路）を用いる場合において、２５Ｇｓｐｓの高周波信号が伝搬する際に生じる、散乱、損失、反射等を低減する効果が得られる。
【００４６】
なお、信号電極１５が、ｐ型コンタクト層１３４とｎ型コンタクト層１４４とに、共通の高周波信号を入力できるのであれば、信号電極１５にはｐ型コンタクト層１３４およびｎ型コンタクト層１４４の間にギャップがあってもよい。
【００４７】
また、本発明の半導体マッハツェンダ型光変調器は、例えば本実施形態のように、さらにグラウンド電極（接地電極）を有することが好ましい。
【００４８】
つぎに、本実施形態の半導体マッハツェンダ型光変調器の動作を説明する。
【００４９】
入力光導波路１９ａから入力された光は、分波器である２×２−ＭＭＩ１１ａにより分波されて、両半導体光導波路１３および１４により導波される。負バイアス電極１８と正バイアス電極１７との間には、一定のＤＣ電圧を印加する。一方、信号電極１５から、両半導体光導波路１３および１４の上部に共通（同相）の高周波信号を印加する。これにより、コア層であるＳＣＨ−多重量子井戸層（ｉ型）１３２および１４２の屈折率を変化させる。ここで、本実施形態の半導体マッハツェンダ型光変調器では、両半導体光導波路１３および１４の上下方向の導電型構造（ｐｉｎ構造）が互いに上下反転しているため、正確に逆相の高周波信号を加えることができる。このため、両半導体光導波路１３および１４を導波する光の位相を、正確に逆方向に動かすことができる。この結果、本実施形態の半導体マッハツェンダ型光変調器では、両半導体光導波路間の速度整合のばらつきがなく、正確にプッシュプル駆動する。これにより、例えば、波長チャーピングの制御が格段に向上する。
【００５０】
本発明の半導体マッハツェンダ型光変調器では、前記のとおり、両アーム（前記２本の半導体光導波路）に加える高周波信号を共通の伝送線路（信号電極）により印加する。このため、両アームの速度整合のばらつきが無く、かつ、前述のとおり、クロストークの問題もそもそも存在しない。したがって、本発明によれば、正確なプッシュプル駆動を実現した半導体マッハツェンダ型光変調器を提供することができる。
【００５１】
前記一定電圧は、例えば、−５±４Ｖである。この印加電圧であれば、ｐ型ＩｎＰ層１４１／半絶縁性ＩｎＰ埋込み層１５１ａ／ｎ型ＩｎＰ層１３１の構造における逆電流を、十分に低く抑えることができる。ｐ型ＩｎＰ層１４１／半絶縁性ＩｎＰ埋込み層１５１ａ／ｎ型ＩｎＰ層１３１の構造は、高速変調のために容量も一定値以下であることが好ましい。ここで、前述のように、両ｎ型ＩｎＰ層１３１およびｐ型ＩｎＰ層１４１の層厚を１．７μｍ以下とし、ｎ型ＩｎＰ層１３１とｐ型ＩｎＰ層１４１とを１μｍ以上離した上で、１Ｖ以上の逆バイアスをかけることで、所望の容量が達成される。また、両ｎ型ＩｎＰ層１３１およびｐ型ＩｎＰ層１４１の層厚を、０．３μｍ以上とすることで、抵抗値を所望の値以下に抑えることができる。前記抵抗値の好ましい値は、例えば、１０Ω以下である。
【００５２】
本実施形態の半導体マッハツェンダ型光変調器では、両半導体光導波路１３および１４の上下方向の導電型構造は、ｐｉｎ構造であり、前記ｐｉｎ構造に電圧印加することによりコア層の屈折率を変化させる。ただし、本発明は、この例に限定されない。前記半導体光導波路の上下方向の層構造は、例えば、ｎ型／ｐ型／ｉ型／ｎ型、ｎ型／半絶縁性型／ｉ型／ｎ型、またはｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型であってもよい。より具体的には、本発明の半導体マッハツェンダ型光変調器は、前記２本の半導体光導波路が、それぞれ、上下方向に、負バイアス側から正バイアス側に向かって、ｐ型／ｉ型／ｎ型の順序、ｎ型／ｐ型／ｉ型／ｎ型の順序、ｎ型／半絶縁性型／ｉ型／ｎ型の順序、またはｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造を有することが好ましい。前記ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造においては、前記半絶縁性型半導体層の少なくとも一つが、ｐ型半導体層で置換されていてもよい。なお、本発明において、正バイアス電極および負バイアス電極は、前述のとおり、前記２本の半導体光導波路の下部にそれぞれ接続されている。したがって、「上下方向に、負バイアス側から正バイアス側に向かって」は、負バイアス電極に接続された半導体光導波路においては「下から上に向かって」を意味し、正バイアス電極に接続された半導体光導波路においては「上から下に向かって」を意味する。また、例えば、前記２本の半導体光導波路の上下方向の導電型構造が、互いに上下反転した構造であってもよい。図１の半導体マッハツェンダ型光変調器では、前述のとおり、前記２本の半導体光導波路の上下方向の導電型構造が、互いに上下反転している。
【００５３】
前述のとおり、本実施形態の半導体マッハツェンダ型光変調器は、ＩｎＰ基板上の半導体マッハツェンダ型光変調器であるが、本発明は、この例に限定されない。例えば、本発明の半導体マッハツェンダ型光変調器は、ｐｎ接合を形成できる半導体により形成されていればよい。具体的には、例えば、ＧａＡｓ基板上の半導体マッハツェンダ型光変調器であってもよいし、Ｓｉ基板上の半導体マッハツェンダ型光変調器であってもよい。
【００５４】
本発明の半導体マッハツェンダ型光変調器の製造方法は特に制限されないが、前記本発明の製造方法により製造することが好ましい。また、前記本発明の製造方法において、前記各工程を行う順序は特に制限されず、どのような順序でもよく、逐次でも同時でもよい。以下、本実施形態のマッハツェンダ光変調器の製造方法の一例を、図１を参照して説明する。
【００５５】
まず、半絶縁性ＩｎＰ基板１２上に、アンドープＩｎＰ層を全面に成長させる。このアンドープＩｎＰ層に、例えば、イオン注入または拡散によりｎ型領域とｐ型領域と半絶縁性領域とを形成する。半導体光導波路１３から正バイアス電極１７を形成する領域までを、例えば、ｎ型不純物のイオン注入により前記ｎ型領域（ｎ型ＩｎＰクラッド層１３１）とする。半導体光導波路１４から負バイアス電極１８を形成する領域までを、例えば、ｐ型不純物の拡散により前記ｐ型領域（ｐ型ＩｎＰクラッド層１４１）とする。この時、半導体光導波路１４におけるＳＣＨ−多重量子井戸層（ｉ型）１４２の直下に相当する領域では、ｐ型不純物濃度が低下するように、例えば、拡散マスクを調整することが好ましい。両２×２−ＭＭＩ１１ａおよび１１ｂを形成する領域から、半絶縁性ＩｎＰ基板１２の端面に向かって伸びる入力導波路１９ａおよび出力導波路１９ｂにかけての領域は、例えば、プロトン注入により半絶縁性とする。このようにすることで、前記ｎ型領域と前記ｐ型領域を高抵抗で分離することができる。
【００５６】
つぎに、ｎ型ＩｎＰクラッド層１３１およびｐ型ＩｎＰクラッド層１４１が形成されているＩｎＰ層上に、ＳＣＨ−多重量子井戸層を全面に成長させる。このＳＣＨ−多重量子井戸層の半導体光導波路１３を含む領域（ＳＣＨ−多重量子井戸層１３２）上に、ｐ型ＩｎＰクラッド層１３３および、ｐ型コンタクト層１３４を、前記順序で形成する。このＳＣＨ−多重量子井戸層の半導体光導波路１４を含む領域（ＳＣＨ−多重量子井戸層１４２）上に、ｎ型ＩｎＰクラッド層１４３および、ｎ型コンタクト層１４４を、前記順序で形成する。このように２つの領域で異なる結晶成長を行うには、例えば、特許文献３に記載の方法と類似の方法を用いる。すなわち、まず、前記ＳＣＨ−多重量子井戸層上に、ｐ型ＩｎＰ層およびｐ型コンタクト層を前記順序で全面成長させる。つぎに、前記ＳＣＨ−多重量子井戸層の半導体光導波路１４を含む領域以外の領域に、エッチングマスクを形成する。この状態で、選択エッチングを行って、ｐ型ＩｎＰ層およびｐ型コンタクト層を除去する。つぎに、前記エッチングマスクを残した状態で、ｎ型ＩｎＰ層およびｎ型コンタクト層を前記順序で成長させる。この成長を行った後、両半導体光導波路１３および１４、２×２−ＭＭＩ１１ａ（分波器）および１１ｂ（合波器）、並びに入力光導波路１９ａおよび出力光導波路１９ｂとなる部分以外を、選択エッチャントを用いて前記ＳＣＨ−多重量子井戸層まで除去する。さらに、両半導体光導波路１３および１４間を、半絶縁性ＩｎＰ基板１２に到達するまで追加エッチングする。以上のようにして、前記半導体光導波路形成工程と、前記分波器形成工程と、前記合波器形成工程等とを同時に（一括して）行うことができる。なお、前記３つの工程は、別々に行ってもよい。また、最初にアンドープＩｎＰ層を成長させた後に、例えば、プロトン注入により両半導体光導波路１３および１４間に相当する領域を半絶縁性化する場合は、この追加エッチングは不要である。
【００５７】
つぎに、両半導体光導波路１３および１４間には、ＦｅドープまたはＲｕドープのＩｎＰ結晶を成長させて、半絶縁性ＩｎＰ埋込み層１５１ａを形成する。同時に、半導体光導波路１３の半導体光導波路１４側とは反対側の側面（図１（ｂ）において、左側の側面）にも、ＦｅドープまたはＲｕドープのＩｎＰ結晶を成長させて、半絶縁性ＩｎＰ埋込み層１５１ｂを形成する。同時に、半導体光導波路１４の半導体光導波路１３側とは反対側の側面（図１（ｂ）において、右側の側面）にも、ＦｅドープまたはＲｕドープのＩｎＰ結晶を成長させて、半絶縁性ＩｎＰ埋込み層１５１ｃを形成する。ここで、半絶縁性ＩｎＰ埋込み層１５１ａ、１５１ｂおよび１５１ｃを形成する際には、半絶縁性ＩｎＰ埋込み層１５１ｂから、半導体光導波路１３上のｐ型コンタクト層１３４、半絶縁性ＩｎＰ埋込み層１５１ａ、半導体光導波路１４上のｎ型コンタクト層１４４および半絶縁性ＩｎＰ埋込み層１５１ｃにかけて、これらの層の最上部が平坦となるようにする。
【００５８】
つぎに、半導体光導波路１３上のｐ型コンタクト層１３４および半導体光導波路１４上のｐ型コンタクト層１４４のうち、信号電極１５とコンタクトする部分以外を、エッチングにより除去する。この際、エッチングにより露出したｐ型ＩｎＰクラッド層１３３およびｎ型ＩｎＰクラッド層１４３は、例えば、プロトン注入等により半絶縁性化する。このようにすることで、例えば、信号電極１５からの高周波の漏洩を防止可能である。
【００５９】
つぎに、正バイアス電極１７および負バイアス電極１８を形成する部分を、ＳＣＨ−多重量子井戸層まで選択エッチャントを用いてエッチングする。この状態で、この結晶上に、誘電体膜１６１を成膜する。この誘電体膜１６１のうち、両半導体光導波路１３および１４上の信号電極１５とのコンタクト部分、正バイアス電極１７を形成する部分および負バイアス電極１８を形成する部分のみを開口する。この状態で、この結晶の全面に、電極を形成する。形成された電極をパターニングして、信号電極１５、グラウンド電極１６ａおよび１６ｂ、正バイアス電極１７および負バイアス電極１８を形成する。このようにして、前記信号電極形成工程、前記正バイアス電極形成工程、および前記負バイアス電極形成工程を行うことができる。
【００６０】
さらに、この結晶を劈開して入出力端面（図１（ａ）において、左右の端面）に無反射コーティングを施す。このようにして、本実施形態の半導体マッハツェンダ型光変調器を得る。なお、本実施形態の半導体マッハツェンダ型光変調器を製造する方法は、この例に限定されない。
【００６１】
前述の製造方法では、両半導体光導波路以外の部分を、前述の半絶縁性ＩｎＰ埋込み層を形成して、これらの最上部を平坦化し、この平坦化された最上部において、信号電極１５とのコンタクトをとる工程を採用している。このため、信号電極１５とグラウンド電極１６ａおよび１６ｂから構成されるコプレーナ伝送線路が平坦面上に形成されることとなる。この結果、高周波の散乱、損失、反射等を十分に抑えることができる。
【００６２】
（実施形態２）
次に、本発明の別の実施形態について説明する。本実施形態の半導体マッハツェンダ型光変調器は、構成材料にＩｎＰ系を用いた半導体マッハツェンダ型光変調器である。
【００６３】
図２に、本実施形態の半導体マッハツェンダ型光変調器の一例の構成を示す。同図において、図１と同一部分には、同一符号を付している。図２に示すとおり、この半導体マッハツェンダ型光変調器２０は、前述の半導体マッハツェンダ光変調器１０における半導体光導波路１３および１４に代えて、半導体光導波路２３および２４を有する。半導体光導波路２３上には、ｐ型コンタクト層１３４に代えてｎ型コンタクト層２３６が形成されている。半導体光導波路２４上には、ｎ型コンタクト層１４４に代えてｎ型コンタクト層２４６が形成されている。信号電極１５は、ｎ型コンタクト層２３６およびｎ型コンタクト層２４６上に形成されている。正バイアス電極１７は、半導体光導波路２３の下部に電気的に接続されている。負バイアス電極１８は、半導体光導波路２４の下部に電気的に接続されている。
【００６４】
半導体光導波路２３および２４は、半絶縁性ＩｎＰ基板１２上に形成されている。両半導体光導波路２３および２４の上下方向（図２において、上下方向）の構造は、同一である。半導体導波路２３は、半絶縁性ＩｎＰ基板１２上に、ｎ型ＩｎＰクラッド層２３１、半絶縁性ＩｎＰクラッド層２３２、ＳＣＨ−多重量子井戸層（ｉ型）２３３、半絶縁性ＩｎＰクラッド層２３４、ｎ型ＩｎＰクラッド層２３５が、前記順序で積層された上下方向の構造を有する。ＳＣＨ−多重量子井戸層（ｉ型）２３３は、半導体光導波路２３のコア層である。半導体導波路２４は、半絶縁性ＩｎＰ基板１２上に、ｎ型ＩｎＰクラッド層２４１、半絶縁性ＩｎＰクラッド層２４２、ＳＣＨ−多重量子井戸層（ｉ型）２４３、半絶縁性ＩｎＰクラッド層２４４、ｎ型ＩｎＰクラッド層２４５が、前記順序で積層された上下方向の構造を有する。ＳＣＨ−多重量子井戸層（ｉ型）２４３は、半導体光導波路２４のコア層である。正バイアス電極１７は、ｎ型ＩｎＰクラッド層２３１にコンタクトして（接続されて）いる。負バイアス電極１８は、ｎ型ＩｎＰクラッド層２４１にコンタクトして（接続されて）いる。両半導体光導波路２３および２４において、両ＳＣＨ−多重量子井戸層（ｉ型）２３３および２４３以外の各層の層厚は、いずれも、例えば、１±０．７μｍである。
【００６５】
ｎ型ＩｎＰクラッド層２３１およびｎ型ＩｎＰクラッド層２４１は、例えば、３±２μｍの間隔を空けて、半絶縁性ＩｎＰ基板１２の左の部分および右の部分（図１（ｂ）において、左右方向）の上面をそれぞれ覆うように形成されている。半絶縁性ＩｎＰクラッド層２３２、ＳＣＨ−多重量子井戸層（ｉ型）２３３、半絶縁性ＩｎＰクラッド層２３４およびｎ型ＩｎＰクラッド層２３５は、ｎ型ＩｎＰクラッド層２３１上面において、ｎ型ＩｎＰクラッド層２４１と対向する側（図１（ｂ）において右側）の辺縁に積層され、ｎ型ＩｎＰクラッド層２３１とともに半導体光導波路２３を形成する。半絶縁性ＩｎＰクラッド層２４２、ＳＣＨ−多重量子井戸層（ｉ型）２４３、半絶縁性ＩｎＰクラッド層２４４およびｎ型ＩｎＰクラッド層２４５は、ｎ型ＩｎＰクラッド層２４１上面において、ｎ型ＩｎＰクラッド層２３１と対向する側（図１（ｂ）において左側）の辺縁に積層され、ｎ型ＩｎＰクラッド層２４１とともに半導体光導波路２４を形成する。ｎ型ＩｎＰクラッド層２３５上面（半導体光導波路２３上）には、前記のとおり、ｎ型コンタクト層２３６が形成されている。ｎ型ＩｎＰクラッド層２４５上面（半導体光導波路２４上）には、前記のとおり、ｎ型コンタクト層２４６が形成されている。また、前記のとおり、信号電極１５は、ｎ型コンタクト層２３６およびｎ型コンタクト層２４６上に形成されている。信号電極１５は、進行波電極である。信号電極１５は、ｎ型コンタクト層２３６およびｎ型コンタクト層２４６の上面に接して形成されることにより、２本の半導体光導波路２３および２４の上部に接続され、かつ、半導体光導波路２３および２４に共通の高周波信号を入力可能である。
【００６６】
これら以外の構成は、前述の半導体マッハツェンダ型光変調器１０と同様である。
【００６７】
前述のとおり、半導体光導波路２３と半導体光導波路２４とは、同一構造である。しかしながら、両半導体光導波路２３および２４の上下方向の構造が、前述のとおり、ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型であるため、極性を反対にしていなくとも電流が流れず、位相変調器として動作する。この結果、本実施形態の半導体マッハツェンダ型光変調器は、前述の半導体マッハツェンダ型光変調器１０と同様の効果を得ることができる。また、半導体光導波路２３および２４の前記構造によれば、バイアスの方向を逆にしても電流が流れず、位相変調器として動作する。すなわち、電極１７は、正バイアス電極として説明したが、本実施形態では、これに負バイアスを印加し、負バイアス電極として用いてもよい。同様に、電極１８は、負バイアス電極として説明したが、本実施形態では、これに正バイアスを印加し、正バイアス電極として用いてもよい。このように、本実施形態の半導体光導波路構造によれば、本発明の半導体マッハツェンダ型光変調器において、バイアス印加方向の自由度が高くなるという効果がある。
【００６８】
本発明の半導体マッハツェンダ型光変調器では、例えば本実施形態のように、いずれの半導体光導波路も、上下方向に、負バイアス側から正バイアス側に向かって、ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造を有することが好ましい。また、例えば、前記ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序の積層構造における前記半絶縁性型半導体層の少なくとも一つが、ｐ型半導体層で置換されていてもよい。すなわち、前記半導体光導波路の上下方向の構造は、例えば、ｎ型／ｐ型／ｉ型／ｐ型／ｎ型の順序の積層構造、ｎ型／半絶縁性型／ｉ型／ｐ型／ｎ型の順序の積層構造、またはｎ型／ｐ型／ｉ型／半絶縁性型／ｎ型の順序の積層構造であってもよい。これらの半導体光導波路構造によれば、前記のとおり、バイアス印加方向の自由度が高くなるとともに、後述するように、簡便かつ低コストで製造できる。
【００６９】
本実施形態の半導体マッハツェンダ型光変調器では、前述のとおり、両ＳＣＨ−多重量子井戸層（ｉ型）２３３および２４３の上下の層構造が同一である。このため、例えば、半絶縁性ＩｎＰ基板上のｎ型ＩｎＰ層からｎ型コンタクト層までの結晶成長を一括で行うことができる。この点を除いて、本実施形態の半導体マッハツェンダ型光変調器は、実施形態１で説明した製造方法と同様にして製造可能である。このように、本実施形態の半導体マッハツェンダ型光変調器は、両半導体光導波路の上下方向の構造（導電型構造）が反転している場合と比較して、例えば、特許文献３に記載されている全面成長、選択エッチング、選択成長という製造方法から、製造工程を大幅に短縮することできて、より低コストで製造可能である。ただし、本実施形態の半導体マッハツェンダ型光変調器を製造する方法は、この例に限定されない。
【００７０】
前記本発明の製造方法では、例えば本実施形態で示したように、前記半導体光導波路形成工程において、半導体層を、下から上に向かって、ｎ型／半絶縁性型／ｉ型／半絶縁性型／ｎ型の順序、ｎ型／半絶縁性型／ｉ型／ｐ型／ｎ型の順序、ｎ型／ｐ型／ｉ型／半絶縁性型／ｎ型の順序、またはｎ型／ｐ型／ｉ型／ｐ型／ｎ型の順序で積層させ、これらの積層構造を有する前記２本の半導体光導波路を同時に形成することが好ましい。このようにすれば、前述のように、本発明の半導体マッハツェンダ型光変調器を、より簡便かつ低コストに製造できる。
【００７１】
なお、本発明の半導体マッハツェンダ型光変調器は、以下のとおり、例えば、差動四位相偏移変調（ＤＱＰＳＫ：Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）に用いることが好ましい。ただし、以下の説明は、本発明をなんら限定ないし制限しない。
【００７２】
超高速大容量長距離光通信基幹システムでは、さらなる波長利用効率向上のために、例えば、多値化が有効と考えられる。多値化を行った場合には、ビットレートは、シンボルレート×多値度となる。具体的には、例えば、シンボルレート２５Ｇｓｐｓ（ｓｙｍｂｏｌｓ  ｐｅｒ  ｓｅｃｏｎｄ、１秒間に伝搬されるシンボル数）の差動四位相偏移変調（ＤＱＰＳＫ：Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）によれば、５０Ｇｂｐｓ（ｂｉｔｓ  ｐｅｒ  ｓｅｃｏｎｄ、１秒間に伝搬されるビット数）のビットレートが実現され、波長当たりの伝送容量が向上する。すなわち、前述のＢＰＳＫの場合には、ビットレート＝シンボルレートであるが、前述のＤＱＰＳＫの場合（多値度：２）には、ビットレート＝シンボルレート×２となる。前記ＤＱＰＳＫでは、光は、その位相が９０°異なる２つの信号ＩとＱに直交分解される。前記信号Ｉと前記信号Ｑとは、それぞれ独立に、前述のＢＰＳＫの通信を行っていると考えることができる。
【００７３】
前記ＤＱＰＳＫにおいて、前述の２つの逆相の高周波信号を印加するマッハツェンダ型光変調器を用いる場合、プッシュプル駆動を行うためには、Ｉ、−Ｉ、Ｑ、−Ｑの計４個の高周波信号を２つのマッハツェンダ型光変調器に入力することとなる。ここで、ＤＱＰＳＫ変調器を、例えば、１個のＩｎＰ基板上に集積することを考えると、マッハツェンダ型光変調器を少なくとも２個並列して配置することとなる。前記ＤＱＰＳＫ変調のために２並列に集積する場合、２個のマッハツェンダ型光変調器に対して、分波、合波するためのＳ字光導波路が必要となる。前記Ｓ字光導波路で離さなければならない両光導波路の間隔は、例えば、２００μｍ程度と広い。この間隔を取るために、前記Ｓ字光導波路の長さは、放射損失を無視できるように緩やかに曲げると、例えば、４００μｍ程度の長さが必要となる。結局のところ、マッハツェンダ変調器を２個並列に配置すると、例えば、６ｍｍ程度の全長が必要となる。これに、２つのＢＰＳＫ変調の光を直交させるための位相調整電極、ＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）のためのマッハツェンダ型光変調器等まで考慮すると、ＩｎＰ光半導体デバイスとしては、異例の大きさのチップサイズとなる。このように、マッハツェンダ型光変調器を集積すればするほど、前記Ｓ字光導波路の面積が膨大になり、かつ、前記Ｓ字光導波路が過剰に長くなる。このため、チップサイズが大きくなり、例えば、チップコストがかさむこととなる。
【００７４】
また、この程度まで光導波路の引き回しが長くなると、例えば、挿入損失も問題になる。さらに、Ｓ字光導波路自体にも製造する上での課題がある。例えば、光導波路がＩｎＰによる埋込み導波路である場合、光導波路が結晶方位から斜めに傾いていると、埋込み成長の際、結晶のかぶりが生じる場合がある。これはボイドの原因となり、導波光の散乱損失を生じる場合がある。また、例えば、リッジ導波路の場合、メサをウェットの選択エッチャントで形成すると、光導波路の斜め角度に応じて、メサ側面が９０°から傾いてしまう。これは光導波路設計を複雑にする。いずれにせよ、大規模なＳ字光導波路では、損失を生じさせる機会が増え、安定して低挿入損失とするのが難しい。
【００７５】
また、ＤＱＰＳＫ変調器集積では、前述の２つの逆相の高周波信号を印加するマッハツェンダ型光変調器を用いる場合、４本の高周波伝送線路を配線しなければならない。このため、配線が混み合うこととなる。この結果、各信号間でクロストークを抑制しつつ、互いに時間遅れが無いように配慮することが難しい。また、例えば、２５Ｇｓｐｓのような超高周波では、コプレーナ線路の引き回しが長いと、電気信号の損失または反射等も無視できない。さらに、例えば、２５Ｇｓｐｓのように超高周波では、各高周波信号を入力する４本の高周波伝送線路の配線長にわずかなばらつき（伝送線路の実行長の誤差）があるだけでも、各高周波信号間に無視できない時間遅れが生じてしまう。これらにより、Ｖ１＋Ｖ２が一定という条件から外れ、正確なプッシュプル駆動からの誤差が発生する。この時、波長チャーピングが発生して、伝送エラーが発生する。
【００７６】
すなわち、マッハツェンダ型光変調器、特にＩｎＰ系のマッハツェンダ型光変調器を集積する際には、例えば以下の問題が生じる。第１に、集積すればするほどＳ字光導波路の面積が膨大になるため、チップサイズが大きくなり、チップコストが高くなる。第２に、集積すればするほどＳ字導波路が過剰に長くなり、Ｓ字光導波路の放射損失や内部損失に起因する挿入損失が大きくなる。第３に、集積すればするほど伝送線路が長くなり、伝送線路が混み合う。このため、伝送線路の実効長の誤差や、クロストーク、高周波の損失や反射に起因して、正確なプッシュプル駆動からの誤差が発生する。
【００７７】
前述のＤＱＰＳＫにおけるマッハツェンダ型光変調器に、本発明の半導体マッハツェンダ型光変調器を適用すれば、まず、個々のマッハツェンダ型光変調器において、前述のとおり、両光導波路間を近づけ、Ｓ字光導波路を省略または短縮することができる。このため、個々のマッハツェンダ型光変調器を、小型、低損失で、正確にプッシュプル駆動するマッハツェンダ型光変調器とすることができる。さらに、個々のマッハツェンダ型光変調器が小型化されているので、これらをつなぐためのＳ字光導波路を、省略または短縮することができる。このように、本発明は、単に１個のマッハツェンダ型光変調器の小型化に寄与するのみでなく、１個のマッハツェンダ型光変調器を小型化することにより、並列させて集積する時のＳ字光導波路も小型化することができる。このように、本発明によれば、マッハツェンダ型光変調器を集積すればするほど、その寄与が波及していくという大きな効果が得られる。この結果、例えば、マッハツェンダ型光変調器の高集積化が容易となる。
【００７８】
また、前述のＤＱＰＳＫにおけるマッハツェンダ型光変調器に、前述の２つの逆相の高周波信号を印加するマッハツェンダ型光変調器を用いる場合、プッシュプル駆動を行うためには、前述のとおり、Ｉ、−Ｉ、Ｑ、−Ｑの計４個の高周波信号を２つのマッハツェンダ型光変調器に入力することとなる。このため、この場合には、４本の高周波伝送線路を配線しなければならない。前述のＤＱＰＳＫにおけるマッハツェンダ型光変調器に、本発明の半導体マッハツェンダ型光変調器を適用すれば、ＤＱＰＳＫのプッシュプル駆動を行うために必要な高周波信号を、例えば、Ｉ、Ｑの２個に低減することができる。このため、前述のＤＱＰＳＫにおけるマッハツェンダ型光変調器に、本発明の半導体マッハツェンダ型光変調器を適用すれば、高周波伝送線路を２本に低減することができる。この結果、例えば、マッハツェンダ型光変調器の高集積化が容易となり、かつ、正確なプッシュプル駆動が可能となる。
【００７９】
また、本発明の半導体マッハツェンダ型光変調器は、以下のとおり、例えば、ＩｎＰ系のマッハツェンダ型光変調器に用いることが好ましい。ただし、以下の説明は、本発明をなんら限定ないし制限しない。
【００８０】
最新の超高速大容量長距離光通信基幹システムの送信装置に用いられるマッハツェンダ型光変調器の材料系は、ニオブ酸リチウム（ＬｉＮｂＯ３）が主流である。一方、ＩｎＰ系マッハツェンダ型光変調器は、小型化のためには有望であると考えられながら、現状では、最上位の通信システムには用いられていない。
【００８１】
ＩｎＰ基板上の化合物半導体の光導波路は、ＬｉＮｂＯ３の光導波路と比較して、光ファイバとの結合効率が悪い。ＩｎＰ系の集積度を上げることにより、この問題を最小限に抑え、かつＩｎＰ系が小型であるという利点を最大限に生かすことができる。これにより、ＬｉＮｂＯ３に対抗することが考えられる。しかし、ＩｎＰ系マッハツェンダ型光変調器は、小型であるとは言いながら、面積当たりの単価（チップコスト）がＬｉＮｂＯ３と比較して高い。このため、高集積を前提に考えると、ＩｎＰ系マッハツェンダ型光変調器は、更に極力小型にすることが望まれる。
【００８２】
ＩｎＰ系のマッハツェンダ型光変調器に、本発明を適用すれば、より小型化が可能であるため、コスト面においても、ＬｉＮｂＯ３に対抗することができる。
【産業上の利用可能性】
【００８３】
以上のとおり、本発明の半導体マッハツェンダ型光変調器は、小型、低損失で、正確にプッシュプル駆動可能である。したがって、本発明の半導体マッハツェンダ型光変調器の用途としては、例えば、幹線系、メトロ系、アクセス系等に使用される光通信用送信機の光変調器等が挙げられ、その用途は制限されず、広い分野に適用可能である。
【符号の説明】
【００８４】
１０、２０    半導体マッハツェンダ型光変調器
１１ａ    ２×２−ＭＭＩ（分波器）
１１ｂ    ２×２−ＭＭＩ（合波器）
１２      半絶縁性ＩｎＰ基板
１３、１４、２３、２４    半導体光導波路
１５      信号電極
１６ａ、１６ｂ    グラウンド電極
１７      正バイアス電極
１８      負バイアス電極
１９ａ    入力光導波路
１９ｂ    出力光導波路
３０      従来のマッハツェンダ型光変調器
３１ａ、３１ｂ    ２×２−ＭＭＩ
３３、３４、３９ａ、３９ｂ    光導波路
３５ａ、３５ｂ、    信号電極
３６      グラウンド電極
１３１、１４３、２３１、２３５、２４１、２４５    ｎ型ＩｎＰクラッド層
１３２、１４２、２３３、２４３    ＳＣＨ−多重量子井戸層（ｉ型）
１３３、１４１    ｐ型ＩｎＰクラッド層
１３４    ｐ型コンタクト層
１４４、２３６、２４６    ｎ型コンタクト層
１５１ａ、１５１ｂ、１５１ｃ  半絶縁性ＩｎＰ埋込み層
１６１    誘電体膜
２３２、２３４、２４２、２４４    半絶縁性ＩｎＰクラッド層
【図１】
2011133582.tif 000003
【図２】
2011133582.tif 000004
【図３】
2011133582.tif 000005