(57)【要約】【課題】ミリメートル波周波数において有効な切替え可能減衰器を提供する。【解決手段】入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。第２のノードは、キャパシタＣｍ１を介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。入力減衰器２２は、更に、第１の入力回路２１５と並列に、第１の入力回路２１５と同じ構造を有する第２の入力回路２１６を有する。【選択図】図２
2011239360.tif 000002
【特許請求の範囲】
【請求項１】
ミリメートル波減衰器であって、
直列結合されている第１の入力端子、第１のノード、第１の伝送線路、第１の直流遮断キャパシタ、第２のノード、第３のノード、及び第１の出力端子を有する第１の入力回路を有し、
前記第１のノードは、直列結合されている第１のキャパシタ及び第１のスイッチを介して接地へ選択的に結合され、
前記第２のノードは、第２のキャパシタを介して接地へ結合され、
前記第３のノードは、直列結合されている第２の直流遮断キャパシタ、第１の抵抗、及び第２のスイッチを介して接地へ選択的に結合される、ミリメートル波減衰器。
【請求項２】
前記第１の入力回路と並列な第２の入力回路を更に有し、
前記第２の入力回路は、直列に結合されている第２の入力端子、第４のノード、第２の伝送線路、第３の直流遮断キャパシタ、第５のノード、第６のノード、及び第２の出力端子を有し、
前記第４のノードは、直列結合されている第３のキャパシタ及び第３のスイッチを介して接地へ選択的に結合され、
前記第５のノードは、第４のキャパシタを介して接地へ結合され、
前記第６のノードは、直列結合されている第４の直流遮断キャパシタ、第２の抵抗、及び第４のスイッチを介して接地へ選択的に結合される、請求項１に記載のミリメートル波減衰器。
【請求項３】
前記第１のスイッチ及び前記第２のスイッチは、シリコンゲルマニウムヘテロ接合バイポーラトランジスタである、請求項１に記載のミリメートル波減衰器。
【請求項４】
前記第１のスイッチ及び前記第２のスイッチは、夫々、第１の電圧端子からの略同じ電圧信号によってバイアスをかけられるベース端子を有するバイポーラトランジスタである、請求項１に記載のミリメートル波減衰器。
【請求項５】
第３の抵抗が、前記第１のスイッチのベース端子及び前記第１の電圧端子との間に直列に結合され、
第５のキャパシタが、前記第１のスイッチのベース端子と接地との間に直列に結合され、
第４の抵抗が、前記第２のスイッチのベース端子と前記第１の電圧端子との間に直列に結合され、
第６のキャパシタが、前記第２のスイッチのベース端子と接地との間に直列に結合される、請求項４に記載のミリメートル波減衰器。
【請求項６】
ミリメートル波受信器におけるダウンコンバージョンミキサの入力段である、請求項１に記載のミリメートル波減衰器。
【請求項７】
シャントスイッチング回路であって、
直列結合されている第１のポート端子、第１の１／４波伝送路、第１のノード、及び第２のポート端子を有する第１の回路と、
前記第１のノードへ結合されているコレクタ端子、第１の電圧端子からの第１の電圧によってバイアスをかけられるベース端子、及び第２の電圧端子からの電圧源に結合されているエミッタ端子を有する第１のバイポーラトランジスタと
を有し、
前記第１のバイポーラトランジスタは、シリコンゲルマニウムヘテロ接合バイポーラトランジスタである、シャントスイッチング回路。
【請求項８】
前記第１のバイポーラトランジスタのベース端子と前記第１の電圧端子との間に直列に結合される第１の抵抗と、
前記第１のバイポーラトランジスタのベース端子と前記第２の電圧端子との間に直列に結合される第１のキャパシタと
を更に有する、請求項７に記載のシャントスイッチング回路。
【請求項９】
前記第２のポート端子は、電力増幅器の出力に結合可能である、請求項７に記載のシャントスイッチング回路。
【請求項１０】
直列に結合されている前記第１のポート端子、第２の１／４波伝送路、第２のノード、及び第３のポート端子を有する第２の回路と、
前記第２のノードに結合されているコレクタ端子、第３の電圧端子からの第３の電圧によってバイアスをかけられるベース端子、及び前記電圧源へ結合されているエミッタ端子を有する第２のバイポーラトランジスタと
を更に有する、請求項７に記載のシャントスイッチング回路。
【請求項１１】
前記第１のバイポーラトランジスタのベース端子と前記第１の電圧端子との間に直列に結合されている第１の抵抗と、
前記第２のバイポーラトランジスタのベース端子と前記第３の電圧端子との間に直列に結合されている第２の抵抗と、
前記第１のバイポーラトランジスタのベース端子と前記第２の電圧端子との間に直列に結合されている第１のキャパシタと、
前記第２のバイポーラトランジスタのベース端子と前記電圧源との間に直列に結合されている第２のキャパシタと
を更に有する、請求項１０に記載のシャントスイッチング回路。
【請求項１２】
前記第３のポート端子は、低雑音増幅器の入力に結合可能である、請求項１０に記載のシャントスイッチング回路。
【請求項１３】
前記第２のポート端子は、電力増幅器の出力に結合可能である、請求項１０に記載のシャントスイッチング回路。
【請求項１４】
ミリメートル波減衰器であって、
直列結合されている第１の入力端子、第１のノード、第１の伝送線路、第１の直流遮断キャパシタ、第２のノード、第３のノード、及び第１の出力端子を有する第１の入力回路と、
前記第１の入力回路と並列な第２の入力回路と
を有し、
前記第１のノードは、直列結合されている第１のキャパシタ及び第１のバイポーラトランジスタを介して接地へ選択的に結合され、
前記第２のノードは、第２のキャパシタを介して接地へ結合され、
前記第３のノードは、直列結合されている第２の直流遮断キャパシタ、第１の抵抗、及び第２のバイポーラトランジスタを介して接地へ選択的に結合され、
前記第２の入力回路は、直列に結合されている第２の入力端子、第４のノード、第２の伝送線路、第３の直流遮断キャパシタ、第５のノード、第６のノード、及び第２の出力端子を有し、
前記第４のノードは、直列結合されている第３のキャパシタ及び第３のバイポーラトランジスタを介して接地へ選択的に結合され、
前記第５のノードは、第４のキャパシタを介して接地へ結合され、
前記第６のノードは、直列結合されている第４の直流遮断キャパシタ、第２の抵抗、及び第４のバイポーラトランジスタを介して接地へ選択的に結合され、
前記第１のバイポーラトランジスタ、前記第２のバイポーラトランジスタ、前記第３のバイポーラトランジスタ、及び前記第４のバイポーラトランジスタは、夫々、第１の電圧端子からの略同じ電圧信号によってバイアスをかけられるベース端子を有する、ミリメートル波減衰器。
【請求項１５】
前記第１のバイポーラトランジスタ、前記第２のバイポーラトランジスタ、前記第３のバイポーラトランジスタ、及び前記第４のバイポーラトランジスタは、夫々、シリコンゲルマニウムヘテロ接合バイポーラトランジスタである、請求項１４に記載のミリメートル波減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、減衰が望まれない場合に挿入損失を極めて低いものとしながら、所望の分離又は減衰を有する、ミリメートル波周波数におけるシリコン集積回路（ＩＣ）上の有効なスイッチ（すなわち、切替え可能な減衰器）を設けるという問題に関する。
【背景技術】
【０００２】
スイッチは、低周波から中程度の周波数でシリコンＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）上に実装するのは容易であるが、その実装は、望まない寄生回路キャパシタンス（Ｃ）、抵抗（Ｒ）、及びインダクタンス（Ｌ）によって引き起こされる損失のために、ミリメートル波（ｍｍＷａｖｅ）周波数では次第に難しくなる。
【０００３】
特に、直列スイッチ（ｓｅｒｉｅｓ  ｓｗｉｔｃｈｅｓ）はｍｍＷａｖｅ周波数で損失が多くなり、様々な回路が、かかる直列スイッチの損失を低減するために発明されている。シャントスイッチ・トポロジは高周波数でより損失が少ないが、同じシャント・トポロジの性能は、結局のところ、シャントスイッチング素子のオン状態のＲ及びオフ状態ＲＣＬによって制限される。
【０００４】
しかし、関連技術は、減衰が望まれない場合に挿入損失を極めて低いものとしながら、所望の分離又は減衰を有する、ミリメートル波周波数におけるシリコン集積回路（ＩＣ）上の有効なスイッチ（すなわち、切替え可能な減衰器）を設けるという問題を解決することができない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６５１８８４０（Ｂ１）号明細書
【特許文献２】米国特許第６８８２８２９号明細書
【特許文献３】米国特許第７５１１５９２号明細書
【特許文献４】米国特許出願公開第２００８／０２７２８２４号明細書
【特許文献５】米国特許第７５０５７９０号明細書
【特許文献６】米国特許第７５６４１０３号明細書
【特許文献７】欧州特許第１５４４９４１号明細書
【特許文献８】米国特許出願公開第２００９／０１０２５４２号明細書
【非特許文献】
【０００６】
【非特許文献１】Ａ  １５−ＧＨｚ  ｉｎｔｅｇｒａｔｅｄ  ＣＭＯＳ  ｓｗｉｔｃｈ  ｗｉｔｈ  ２１．５−ｄＢｍ  ＩＰ１ｄＢ  ａｎｄ  １．８−ｄＢ  ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ”，    Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ，  １７−１９  Ｊｕｎｅ  ２００４
【非特許文献２】“Ｔｈｅ  ｉｍｐａｃｔ  ｏｆ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ  ｓｃａｌｉｎｇ  ｏｎ  ＣＭＯＳ  ＲＦ  ａｎｄ  ｄｉｇｉｔａｌ  ｃｉｒｃｕｉｔｓ  ｆｏｒ  ｗｉｒｅｌｅｓｓ  ａｐｐｌｉｃａｔｉｏｎ，”  ＩＥＥＥ  Ｔｒａｎｓ．  ｏｎ  Ｅｌｅｃ．  Ｄｅｖ．，  Ｖｏｌ．    ５２，    Ｎｏ．  ７，  Ｊｕｌｙ  ２００５
【非特許文献３】“Ｉｎｔｅｇｒａｔｅｄ  ＣＭＯＳ  ｔｒａｎｓｍｉｔ−ｒｅｃｅｉｖｅ  ｓｗｉｔｃｈ  ｕｓｉｎｇ  ＬＣ−ｔｕｎｅｄ  ｓｕｂｓｔｒａｔｅ  ｂｉａｓ  ｆｏｒ  ２．４−ＧＨｚ  ａｎｄ  ５．２−ＧＨｚ  ａｐｐｌｉｃａｔｉｏｎｓ，”  ＩＥＥＥ  Ｊ．  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ      Ｃｉｒｃ．，  Ｖｏｌ．  ３９，    Ｎｏ．  ６，  Ｊｕｎｅ  ２００４
【非特許文献４】“Ｈｉｇｈ−Ｓｐｅｅｄ  ＳｉＧｅ  ＨＢＴ  ＢｉＣＭＯＳ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ａｎｄ  Ｒａｄａｒ  Ｔｒａｎｓｃｅｉｖｅｒｓ”，  Ｔｈｅｓｉｓ，  Ｇｅｏｒｇｉａ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｄｅｃｅｍｂｅｒ  ２００６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、減衰が望まれない場合に挿入損失を極めて低いものとしながら、所望の分離又は減衰を有する、ミリメートル波周波数におけるシリコン集積回路（ＩＣ）上の有効なスイッチ（すなわち、切替え可能な減衰器）を設けるという問題に対処するものである。
【課題を解決するための手段】
【０００８】
一態様において、ミリメートル波減衰器は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路、直流遮断キャパシタ、第２のノード、第３のノード、及び出力端子を有する第１の入力回路を有してよい。第１のノードは、直列結合されているキャパシタ及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタを介して選択的に接地へ結合される。第２のノードは、キャパシタを介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタ、抵抗及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタを介して選択的に接地へ結合される。
【０００９】
ミリメートル波減衰器は、更に、第１の入力回路と並列な第２の入力回路を有してよい。第２の入力回路は、直列結合されているＲＦ＿ＩＮ−端子、第１のノード、伝送線路、直流遮断キャパシタ、第２のノード、第３のノード、及び出力端子を有する。第１のノードは、直列結合されているキャパシタ及び第３のシリコンゲルマニウムヘテロ接合バイポーラトランジスタを介して選択的に接地へ結合される。第２のノードは、キャパシタを介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタ、抵抗及び第４のシリコンゲルマニウムヘテロ接合バイポーラトランジスタを介して選択的に接地へ結合される。第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ、第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ、第３のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ、及び第４のシリコンゲルマニウムヘテロ接合バイポーラトランジスタは、夫々、第１の電圧端子からの略同じ電圧信号によってバイアスをかけられるベース端子を有する。
【００１０】
他の態様で、シャントスイッチング回路は、直列結合されている第１のポート端子、第１の１／４波伝送路、第１のノード、及び第２のノードを有する第１の回路と、前記第１のノードに結合されているコレクタ端子、第１の電圧端子からの第１の電圧によってバイアスをかけられるベース端子、及び第２の電圧端子からの電圧源に結合されているエミッタ端子を有する第１のバイポーラトランジスタとを有してよい。
【００１１】
シャントスイッチング回路は、更に、直列結合されている前記第１のポート端子、第２の１／４波伝送路、第２ノード、及び第３のポート端子を有する第２の回路と、前記第２のノードに結合されているコレクタ端子、第３の電圧端子からの第３の電圧によってバイアスをかけられるベース端子、及び前記電圧源へ結合されているエミッタ端子を有する第２のバイポーラトランジスタとを有してよい。
【００１２】
本開示のこれらの及び他の目的は、当然に、様々な図に表されている好ましい実施形態に係る以下の詳細な記載を読むことで、当業者に明らかになるであろう。
【発明の効果】
【００１３】
本発明の実施形態によれば、減衰が望まれない場合に挿入損失を極めて低いものとしながら、所望の分離又は減衰を有する、ミリメートル波周波数におけるシリコン集積回路（ＩＣ）上の有効なスイッチ（すなわち、切替え可能な減衰器）を設けることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本開示の一実施形態に従う入力減衰器である。
【図２】図１のスイッチＳＷ１〜ＳＷ４がバイポーラトランジスタとして実施されるミキサの一実施形態を詳述する。
【図３】ミリメートル波送信／受信スイッチにおけるシャントスイッチング回路の第２の例を表す。
【図４】電力増幅器によって駆動されるオフ状態にあるＭＯＳＦＥＴスイッチを表す。
【図５】基本的なＳｉＧｅＨＢＴスイッチングデバイスの実施を表す。
【図６】送信／受信スイッチを構成するためにどのように図５のスイッチ素子が用いられるのかを表す。
【図７】オン状態のスイッチのコレクタに存在する信号振幅によりオン状態のスイッチの動作領域が順方向飽和モードと逆方向飽和モードとの間で移動することを表す。
【発明を実施するための形態】
【００１５】
本開示は、ミリメートル波周波数でさえ良好な性能を提供する新規なシャントスイッチング回路の幾つかを提示する。かかる回路は、ＳｉＧｅＢｉＣＭＯＳ技術で実施されてよいが、幾つかの場合に、ＳｉＣＭＯＳ又は他のＩＣ技術で実施されてもよい。
【００１６】
図１に示される第１の例で、切替え可能な入力減衰器１２は、ｍｍＷａｖｅ受信器においてミキサ１０（例えば、ＲＦ−ＩＦミキサ）の一部として実施されてよい。ミキサ１０は、信号処理能力を有してよく、且つ、通信装置（例えば、携帯電話等）のＲＦ受信器部分に含まれてよい。開示される技術は、また、ノイズ結合、チップ面積、電力消費及び回路に用いられる部品点数を減らすよう、ＩＣレベル設計及び印刷回路基板（ＰＣＢ）レベル設計の両方に使用され得る。このミキサ１０は、最大＋５ｄＢｍの極めて広範囲の入力信号電力に対応し、広範囲の選択可能な利得を有する。
【００１７】
図１のミキサでは、最大で約−４ｄＢｍまでの入力信号電力が直接的に受け入れられ得る。例えば、−４ｄＢｍのｉＣＰ１ｄＢを有する差動コモンベース入力を備えた二重平衡型ミキサが使用されてよい。入力信号電力＞−４ｄＢｍは、調節可能な入力減衰器を用いて最も容易に適合される。入力減衰器は、＋５ｄＢの信号レベルで線形であり、望ましくは、オフ（非減衰）状態にある場合に低損失を有する。入力減衰器は、また、オン及びオフの両状態で正確な５０Ωシングルエンド（１００Ω差動）入力整合を保ちうる。
【００１８】
入力減衰器１２が、図１中に概念的に示されている。図１は、入力減衰器１２が破線四角内にある受信器ＲＦ−ＩＦミキサ１０の簡略図である。ＲＦ−ＩＦミキサ１０は、幾つかの並列回路、例えば、供給電圧Ｖｃｃと結合されているインダクタＬ１の第１の端子と、バイポーラトランジスタＱ３の第１の端子及びバイポーラトランジスタＱ５の第１の端子の両方と結合されている第１のインダクタＬ１の第２の端子とを有する第１の並列回路１０１を有する。第２の並列回路１０２は、供給電圧Ｖｃｃと結合されているキャパシタＣ１の第１の端子と、バイポーラトランジスタＱ３の第１の端子及びバイポーラトランジスタＱ５の第１の端子の両方と結合されているキャパシタＣ１の第２の端子とを有する。第３の並列回路１０３は、複数の抵抗Ｒ１Ｃ、Ｒ１Ｂ及びＲ１Ａの第１の直列配置を有し、この第１の直列配置の第１の端子は供給電圧Ｖｃｃと結合されており、第１の直列配置の第２の端子は、バイポーラトランジスタＱ３の第１の端子及びバイポーラトランジスタＱ５の第１の端子の両方と結合されている。第１のマルチプレクサＭＵＸ１は、Ｒ１ＣとＲ１Ｂとの間のノード、Ｒ１ＢとＲ１Ａとの間のノード、又はＲ１ＡとバイポーラトランジスタＱ３の第１の端子との間のノードに現れる電圧から出力ＯＵＴ＋を選択することができる。
【００１９】
第４の並列回路１０５は、供給電圧Ｖｃｃと結合されている第２のインダクタＬ２の第１の端子と、バイポーラトランジスタＱ４の第１の端子及びバイポーラトランジスタＱ６の第１の端子の両方と結合されているインダクタＬ２の第２の端子とを有する。第５の並列回路１０６は、供給電圧Ｖｃｃと結合されているキャパシタＣ２の第１の端子と、バイポーラトランジスタＱ４の第１の端子及びバイポーラトランジスタＱ６の第１の端子の両方と結合されているキャパシタＣ２の第２の端子とを有する。第６の並列回路１０７は、複数の抵抗Ｒ２Ｃ、Ｒ２Ｂ及びＲ２Ａの第２の直列配置を有する。この第２の直列配置の第１の端子は供給電圧Ｖｃｃと結合されており、第２の直列配置の第２の端子は、バイポーラトランジスタＱ４の第１の端子及びバイポーラトランジスタＱ６の第１の端子の両方と結合されている。第２のマルチプレクサＭＵＸ２は、Ｒ２ＣとＲ２Ｂとの間のノード、Ｒ２ＢとＲ２Ａとの間のノード、又はＲ２ＡとバイポーラトランジスタＱ４の第１の端子との間のノードに現れる電圧から出力ＯＵＴ−を選択することができる。
【００２０】
バイポーラトランジスタＱ３及びバイポーラトランジスタＱ６の両方の制御端子は、入力信号ＬＯ＿ＩＮ＋を受信するよう結合されており、バイポーラトランジスタＱ４及びバイポーラトランジスタＱ５の両方の制御端子は、入力信号ＬＯ＿ＩＮ−を受信するよう結合されている。第１の伝送線路ＴＬｃ１は、バイポーラトランジスタＱ１の第１の端子をバイポーラトランジスタＱ３の第２の端子及びバイポーラトランジスタＱ４の第２の端子と結合する。第２の伝送線路ＴＬｃ２は、バイポーラトランジスタＱ２の第１の端子をバイポーラトランジスタＱ５の第２の端子及びバイポーラトランジスタＱ６の第２の端子と結合する。バイポーラトランジスタＱ１及びバイポーラトランジスタＱ２の両方の制御端子は、入力されるＢＩＡＳ信号を受信するよう結合されている。入力されるＢＩＡＳ信号は、また、キャパシタＣｂｙｐ３を介して接地へ結合されている。バイポーラトランジスタＱ１の第２の端子は、伝送線路ＴＬ１を介して入力減衰器１２へ、キャパシタＣｅ１を介して接地へ、及び伝送線路ＴＬｅ１の第１の端子へ結合されている。伝送線路ＴＬｅ１の第２の端子は、キャパシタＣｂｙｐ１を介して接地へ、及び抵抗Ｒｅ１を介して接地へ結合されている。バイポーラトランジスタＱ２の第２の端子は、伝送線路ＴＬ２を介して入力減衰器１２へ、キャパシタＣｅ２を介して接地へ、及び伝送線路ＴＬｅ２の第１の端子へ結合されている。伝送線路ＴＬｅ２の第２の端子は、キャパシタＣｂｙｐ２を介して接地へ、及び抵抗Ｒｅ２を介して接地へ結合されている。
【００２１】
ミキサ１０の入力減衰器１２は、２つの並列入力回路を有する。第１の並列入力回路１１５は、直列結合されている伝送線路ＴＬ３及び直流遮断キャパシタＣｂｌ３を介する伝送線路ＴＬ１への入力信号ＲＦ＿ＩＮ＋の伝送のために、入力信号ＲＦ＿ＩＮ＋を受信するよう結合されている。ＲＦ＿ＩＮ＋入力端子とキャパシタＣｂｌ３との間の伝送線路ＴＬ３上のノードは、スイッチＳｗ３の設定に従ってキャパシタＣｍ３及びスイッチＳｗ３を介して選択的に接地へ結合される。キャパシタＣｂｌ３と伝送線路ＴＬ１との間の第１のノードは、キャパシタＣｍ１を介して接地へ結合されており、キャパシタＣｂｌ３と伝送線路ＴＬ１との間の第２のノードは、スイッチＳｗ１の設定に従って直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１、及びスイッチＳｗ１を介して選択的に接地へ結合される。
【００２２】
第２の並列入力回路１１６は、直列結合されている伝送線路ＴＬ４及び直流遮断キャパシタＣｂｌ４を介する伝送線路ＴＬ２への入力信号ＲＦ＿ＩＮ−の伝送のために、入力信号ＲＦ＿ＩＮ−を受信するよう結合されている。ＲＦ＿ＩＮ−入力端子とキャパシタＣｂｌ４との間の伝送線路ＴＬ４上のノードは、スイッチＳｗ４の設定に従ってキャパシタＣｍ４及びスイッチＳｗ４を介して選択的に接地へ結合される。キャパシタＣｂｌ４と伝送線路ＴＬ２との間の第１のノードは、キャパシタＣｍ２を介して接地へ結合されており、キャパシタＣｍ２と伝送線路ＴＬ２との間の第２のノードは、スイッチＳｗ２の設定に従って直流遮断キャパシタＣｂｌ２、抵抗Ｒａｔｔ２、及びスイッチＳｗ２を介して選択的に接地へ結合される。
【００２３】
図１で、スイッチＳＷ１〜ＳＷ４が開放位置にある場合は、入力減衰器１２はオフ（すなわち、非減衰状態）である。伝送線路ＴＬ１及びキャパシタＣｍ１は、ミキサ１０の入力を、通常５０Ωシングルエンドに整合させることができる。同じく、伝送線路ＴＬ２及びキャパシタＣｍ２は、ミキサ１０の他方の入力を、通常５０Ωシングルエンドに整合させる。キャパシタＣｂｌ３及びＣｂｌ４は直流遮断キャパシタであってよい。伝送線路ＴＬ３及びＴＬ４は、５０Ωの特性インピーダンスを有して設計されてよく、あるいは、どんなインピーダンスであっても、ミキサ１０の入力は整合される。入力減衰器１２がオフである場合、伝送線路ＴＬ３及びＴＬ４はミキサ１０の入力インピーダンスに有意に作用しない。
【００２４】
図１で、スイッチＳＷ１〜ＳＷ４が閉成状態にある場合は、入力減衰器１２はオン（すなわち、減衰状態）である。スイッチＳＷ１及びＳＷ２が閉じられる場合に、入力信号の一部は直流遮断キャパシタＣｂｌ１及び抵抗Ｒａｔｔ１を通って（更に、直流遮断キャパシタＣｂｌ２及び抵抗Ｒａｔｔ２を介して）接地へ短絡される。抵抗Ｒａｔｔ１（＝Ｒａｔｔ２）≒１５Ωである場合に、約１０ｄＢの減衰がある。
【００２５】
図１で、伝送線路ＴＬ３及びキャパシタＣｍ３（並びに伝送線路ＴＬ４及びキャパシタＣｍ４）を用いないと、抵抗Ｒａｔｔ１（及び抵抗Ｒａｔｔ２）の下側端部を接地に接続することにより、ミキサ１０の入力インピーダンスは下がる。これにより、ミキサ１０の入力はもはや５０Ωに整合されない。しかし、伝送線路ＴＬ３の長さ及びキャパシタＣｍ３の値（並びに伝送線路ＴＬ４の長さ及びキャパシタＣｍ４の値）は、スイッチＳＷ３（同じくスイッチＳＷ４）が閉じられる場合に、伝送線路ＴＬ３及びキャパシタＣｍ３（同じく伝送線路ＴＬ４及びキャパシタＣｍ４）が入力を５０Ωシングルエンドに再整合させるように選択され得る。
【００２６】
図２は、図１の第１、第２、第３、第４、第５、及び第６の並列回路１０１、１０２、１０３、１０５、１０６及び１０７に夫々対応する第１、第２、第３、第４、第５、及び第６の並列回路２０１、２０２、２０３、２０３、２０５、２０６及び２０７と、同じ符号を共有する他の構成要素とを有するミキサ２０の一実施形態を詳述する。ミキサ２０で、図１の切替え可能な減衰器１２のスイッチＳＷ１〜ＳＷ４は、切替え可能な減衰器２２に含まれるバイポーラトランジスタＱ７〜Ｑ１０として実施される。切替え可能な減衰器１２に対する切替え可能な減衰器２２への他の明らかな付加には、入力としてバイアス電圧ＶＣを受け取る第１の入力線路と、制御信号ＶＳＷを受信する第２の入力線路とがある。第１の入力線路は、バイアス電圧ＶＣを抵抗Ｒｃ７を介してバイポーラトランジスタＱ７の第１の端子へ、バイアス電圧ＶＣを抵抗Ｒｃ９を介してバイポーラトランジスタＱ９の第１の端子へ、バイアス電圧ＶＣを抵抗Ｒｃ８を介してバイポーラトランジスタＱ８の第１の端子へ、及びバイアス電圧ＶＣを抵抗Ｒｃ１０を介してバイポーラトランジスタＱ１０の第１の端子へ結合する。第２の入力線路は、制御信号ＶＳＷを抵抗Ｒｂ７を介してバイポーラトランジスタＱ７の制御端子へ、制御信号ＶＳＷを抵抗Ｒｂ９を介してバイポーラトランジスタＱ９の制御端子へ、制御信号ＶＳＷを抵抗Ｒｂ８を介してバイポーラトランジスタＱ８の制御端子へ、制御信号ＶＳＷを抵抗Ｒｂ１０を介してバイポーラトランジスタＱ１０の制御端子へ結合する。バイポーラトランジスタＱ７の制御端子は、また、キャパシタＣｂ７を介して接地へ結合され、バイポーラトランジスタＱ９の制御端子は、また、キャパシタＣｂ９を介して接地へ結合され、バイポーラトランジスタＱ８の制御端子は、また、キャパシタＣｂ８を介して接地へ結合され、バイポーラトランジスタＱ１０の制御端子は、また、キャパシタＣｂ１０を介して接地へ結合される。
【００２７】
制御信号ＶＳＷがハイ（ｈｉｇｈ）である場合に、バイポーラトランジスタＱ７〜Ｑ１０は飽和状態でオンである。抵抗Ｒａｔｔ１と直列なバイポーラトランジスタＱ７（及び抵抗Ｒａｔｔ２と直列なバイポーラトランジスタＱ８）のオン状態ＡＣ抵抗は１５Ωであるよう選択されてよく、あるいは、どんな値であろうと所望の減衰を与える。バイポーラトランジスタＱ７〜Ｑ１０でのベース電流がより高ければ、バイポーラトランジスタＱ７〜Ｑ１０の飽和状態はより深くなり、オン状態抵抗は低下する。バイポーラトランジスタＱ９及びＱ１０は、６０ＧＨｚでの（あるいは、動作周波数が何であろうと）キャパシタＣｍ３及びＣｍ４のインピーダンスと比較して小さいオン状態抵抗を有する。
【００２８】
図２で、制御信号ＶＳＷがロー（ｌｏｗ）である場合に、バイポーラトランジスタＱ７〜Ｑ１０はオフである。それらのオフ状態のキャパシタンスは、回路内の他のキャパシタンス（例えば、キャパシタＣｍ１〜Ｃｍ２）と比較して低い。バイアス電圧ＶＣは、バイポーラトランジスタＱ７〜Ｑ１０がオフ状態にある場合に大きなＡＣ信号振幅がベース−コレクタ接合に順方向バイアスをかけることを防ぐよう、大きな抵抗Ｒｃ７〜Ｒｃ１０を介してバイポーラトランジスタＱ７〜Ｑ１０のコレクタに印加される。
【００２９】
シャントスイッチング回路の第２の例は、図３に示されるミリメートル波送信／受信（Ｔ／Ｒ）スイッチである。ミリメートル波Ｔ／Ｒスイッチは、６０ＧＨｚ無線用途での費用及び複雑さの低減のために大変望ましい回路ブロックである。最も一般的な用途は、送信器と受信器との間でのアンテナ共有を助けることである。同じスイッチ・トポロジに係る他の用途は離散型位相シフタにある。何れの場合にも、スイッチは、システムリンク経費に対する影響を最小限とするよう、低オン状態挿入損失を有する。
【００３０】
図３から明らかなように、シャントスイッチング回路３０は、直列結合されているポート（Ｐｏｒｔ）１端子、第１の１／４波伝送路３２、第１のノード３０２、及びポート（Ｐｏｒｔ）２端子を有する第１の回路を有してよい。制御信号ＶＳＷ１によって制御されるスイッチＳＷ１は、第１のノード３０２を接地と接続し、又は接地から切り離す。ポート２端子は、電力増幅器ＰＡから入力を受け取る。シャントスイッチング回路３０は、直列結合されているポート１端子、第２の１／４波伝送路３４、第２のノード３４、及びポート（Ｐｏｒｔ）３端子を有する、第１の回路と並列な第２の回路を更に有してよい。制御信号ＶＳＷ２によって制御されるスイッチＳＷ２は、第２のノード３４を接地と接続し、又は接地から切り離す。ポート３端子は、低雑音増幅器ＬＮＡに出力する。
【００３１】
最低損失のＴ／Ｒスイッチ・トポロジは、図３で見られるように、直列要素を用いないものである。ポート１からポート３へ信号を送るよう、スイッチＳＷ１は閉じられ、スイッチＳＷ２は開かれる。スイッチＳＷ１が閉じられる場合に、ポート２には短絡が形成され、伝送線路ＴＬ２はその短絡をポート１端子での開放に転換する。かかるスイッチに対する変形は可変減衰器であり、これにより、ポート１からポート３へ送られる信号は、スイッチＳＷ２が部分的にオンである場合に減衰される。
【００３２】
このようなＴ／Ｒスイッチは、理想的なスイッチング特性を有する半導体デバイスを必要とし、従って、従来はＭＯＳＦＥＴにより実施されてきた。しかし、ＭＯＳＦＥＴは、それらを６０ＧＨｚ用途に適さないものとする幾つかの欠点（例えば、下記の（１）及び（２））を現す。
【００３３】
（１）９０ナノメートル（ｎｍ）以下の最小ＦＥＴチャネル長を有するＣＭＯＳ又はＢｉＣＭＯＳ技術では、最大の信頼できるドレイン−ソース間電圧（ＶＤＳ）は１．２ボルト（Ｖ）に等しい。従って、ＭＯＳＦＥＴは、６０ＧＨｚ無線で見られる電力レベル（＞１０ｄＢｍ）を確実に扱うことができない。
【００３４】
（２）１３０ｎｍ以上の最小ＦＥＴチャネル長を有するＣＭＯＳ又はＢｉＣＭＯＳ技術では、ＭＯＳＦＥＴは６０ＧＨｚで損失の多いスイッチである。
【００３５】
欠点（１）の実例として、図４に表されるような、電力増幅器によって駆動されるオフ状態でのＭＯＳＦＥＴ４０を考える。
【００３６】
１．ノード４０２での最大許容電圧はＶＤＳ−ＭＡＸ（ＣＭＯＳで約１．２Ｖ）である。
【００３７】
２．ノード４０２での最小許容電圧は、ドレイン−サブストレート・ダイオードがオンし始める場合に、−０．５Ｖである。
【００３８】
３．従って、振幅の限界は１．７Ｖｐｐであり、これは５０Ωへの８．５ｄＢｍに相当する。
【００３９】
これらの問題を回避するよう、ＳｉＧｅＨＢＴ（シリコンゲルマニウムヘテロ接合バイポーラトランジスタ）が、このような１／４波スイッチを実施するために使用されてよい。基本的なＳｉＧｅＨＢＴスイッチングデバイス５０の実施が図５に表されている。留意すべきは、これは図２に見られるのと同じ実施（ミキサで利用されるＲＦ減衰器）である点である。今一度、制御信号ＶＳＷは、スイッチのオン状態抵抗を変更するために用いられる。図５を参照する。
【００４０】
１．制御信号ＶＳＷがハイである場合に、ＳｉＧｅＨＢＴＱ１の残留抵抗は、飽和状態のコレクタ−エミッタ抵抗ＲＣＥ（ＲＣＥ−ＳＡＴ）である。更に、コレクタ−ベース・ダイオードは順方向バイアスをかけられる（電流は抵抗Ｒ１によって制限される。）。これは、更に、ノード５０２からＡＣ接地までの抵抗をＲＣＥ−ＳＡＴ／／ＲＢＡＳＥに低減する。
【００４１】
２．制御信号ＶＳＷがローである場合に、ＳｉＧｅＨＢＴＱ１はオフであり、この状態でコレクタＣ（例えば、ノードＡ）には極めて大きな抵抗が存在する。
【００４２】
３．伝送線路ＴＬ１〜ＴＬ３は如何なるオフ状態寄生キャパシタンスにも関与しない。
【００４３】
ＳｉＧｅＨＢＴが電力増幅器によって駆動されるオフ状態にある場合の電圧制限を再考する。
【００４４】
１．図５のノード５０２での最大許容電圧はＢＶＣＥＳ（コレクタ−エミッタ（ベース−エミッタ短絡）ブレイクダウン電圧）である（キャパシタＣ１は大きく、動作周波数で短絡に相当する。）。
【００４５】
２．図５のノード５０２での最小許容電圧は、コレクタ−サブストレート・ダイオードがオンする場合に、−０．５Ｖである。
【００４６】
３．通常、ＢＶＣＥＳ＝３Ｖであり、これは、ノード１での許容振幅を３．５Ｖとし、すなわち、５０Ωへの約１５ｄＢｍに相当する。
【００４７】
４．対称的な信号振幅を仮定すると、ＶＢＢの最適値は３．５／２＋（−０．５）＝１．２５Ｖである。
【００４８】
図６は、Ｔ／Ｒスイッチ５０を構成するためにどのように図５のスイッチ素子が用いられるのかを示す。図３のスイッチと図６のスイッチとの間の違いは、図６のＳＷ１及びＳＷ２が夫々図示されるようにＳｉＧｅＨＢＴを有する点である。夫々のＳｉＧｅＨＢＴは制御信号を受信する（スイッチＳＷ１は制御信号ＶＳＷ１を受信し、スイッチＳＷ２は制御信号ＶＳＷ２を受信する。）。制御信号は、夫々、抵抗Ｒ１を介して制御端子Ｂへ、並びにキャパシタＣ１を通って夫々のＳｉＧｅＨＢＴのエミッタ端子Ｅ及びＶＢＢへ送られる。スイッチＳＷ１のＳｉＧｅＨＢＴのコレクタＣは、第１の１／４波伝送路６２とポート２端子との間の第１のノード６０２に結合されている。スイッチＳＷ２のＳｉＧｅＨＢＴのコレクタＣは、第２の１／４波伝送路６４とポート３端子との間の第２のノード６０４に結合されている。１つのスイッチ素子が常にオンであるから、両スイッチ素子のコレクタバイアス電圧は常に１．２５Ｖであり、これは、オフ状態でのスイッチにとって最適な大信号バイアスである。
【００４９】
オン状態のスイッチのコレクタに存在する如何なる信号振幅も、図７に示されるように、オン状態のスイッチの動作の領域を、順方向飽和モードと逆方向飽和モードとの間で移動させる。
【００５０】
本開示内で提示される回路は、ミリメートル波における新しい有効なスイッチングを与える。開示されるような、適切にバイアスをかけられるシリコンゲルマニウムヘテロ接合バイポーラトランジスタの使用は極めて有利であり、減衰が望まれない場合に挿入損失を極めて低いものとしながら、所望の分離又は減衰を有する、ミリメートル波周波数におけるシリコン集積回路（ＩＣ）上の有効なスイッチ（すなわち、切替え可能な減衰器）を提供する。
【００５１】
当業者には明らかなように、装置及び方法の多数の改良及び変形が、本開示の教示を保ちながら行われてよい。本開示の全体を通して、語「結合する（ｃｏｕｐｌｅ）」は、アクティブ素子を間に介することなく直接的に結合されるよう意図され、あるいは、場合により１又はそれ以上のアクティブ素子を間に介して間接的に結合されるよう意図される。何れの実施も、開示される実施形態及び図の全てに適用するよう意図される。
【符号の説明】
【００５２】
１０，２０  ミキサ
１２，２２  入力減衰器
１０１〜１０３，１０５〜１０７，２０１〜２０３，２０５〜２０７  並列回路
１１５，１１６，２１５，２１６  並列入力回路
３０，６０  シャントスイッチング回路
３２，３４，６２，６４  １／４波伝送路
４０  ＭＯＳＦＥＴ
５０  ＳｉＧｅＨＢＴスイッチングデバイス
Ｑ１〜Ｑ６  バイポーラトランジスタ
ＲＦ＿ＩＮ＋，ＲＦ＿ＩＮ−  入力信号
Ｓｗ１〜Ｓｗ４  スイッチ
ＴＬｃ１，ＴＬｃ２，ＴＬ１〜ＴＬ４，ＴＬｅ１，ＴＬｅ２  伝送線路
ＶＳＷ  制御信号
【図１】
2011239360.tif 000003
【図２】
2011239360.tif 000004
【図３】
2011239360.tif 000005
【図４】
2011239360.tif 000006
【図５】
2011239360.tif 000007
【図６】
2011239360.tif 000008
【図７】
2011239360.tif 000009