(57)【要約】【課題】ＳＯＩ基板のシリコン半導体層を薄膜化することによって横型の半導体装置の耐圧を高め、しかも大電流の通電時にシリコン半導体層が熱破壊されるまでの時間が短くなることを防止する。【解決手段】ＩＧＢＴ１では、支持基板１１と埋め込み酸化シリコン層１２とシリコン半導体層１３と絶縁層２３とが順に形成されている。シリコン半導体層１３は、エミッタ電極２０に接しているエミッタ領域１４と、コレクタ電極２１に接しているコレクタ領域１５と、ボディ領域１７及びバッファ領域１９の一部とドリフト領域１６とからなる中央半導体領域とを備えている。絶縁層２３の一部は、酸化シリコンよりも熱伝導性が高い材料で形成されているとともにドリフト領域１６の真上に広がっている高熱伝導層２７である。【選択図】図１
2011134947.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と埋め込み酸化シリコン層とシリコン半導体層と絶縁層とが順に形成されており、絶縁層が形成されていない範囲においてシリコン半導体層に接している第１主電極と第２主電極とを備えており、
前記シリコン半導体層が、前記第１主電極に接している第１半導体領域と、前記第２主電極に接している第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間に存在している中央半導体領域とを備えており、
前記絶縁層の少なくとも一部が、酸化シリコンよりも熱伝導性が高い材料で形成されているとともに前記中央半導体領域の真上に広がっている高熱伝導層であることを特徴とする横型半導体装置。
【請求項２】
前記高熱伝導層が、前記シリコン半導体層の表面に酸化シリコン層を介して形成されていることを特徴とする請求項１に記載の横型半導体装置。
【請求項３】
前記中央半導体領域に、前記第１半導体領域を包囲しているとともにゲート絶縁膜を介してゲート電極に対向しているｐ型のボディ領域と、そのボディ領域に隣接しているとともに前記第２半導体領域の近傍まで延びているｎ型のドリフト領域とを備えており、
前記高熱伝導層が、前記ドリフト領域の真上に形成されていることを特徴とする請求項１又は２に記載の横型半導体装置。
【請求項４】
前記ゲート絶縁膜が、酸化シリコン層で構成されており、
前記高熱伝導層が、前記シリコン半導体層の表面に前記ゲート絶縁膜の厚み以下の厚みの酸化シリコン層を介して形成されていることを特徴とする請求項３に記載の横型半導体装置。
【請求項５】
前記第１半導体領域がアノード領域であり、
前記第２半導体領域がカソード領域であり、
前記中央半導体領域には、ｐ／ｎ接合の界面が存在している
ことを特徴とする請求項１又は２に記載の横型半導体装置。
【請求項６】
前記高熱伝導性の材料が、窒化シリコン又は窒化アルミニウムであることを特徴とする請求項４〜５のいずれか１項に記載の横型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板を用いた横型の半導体装置に関する。
【背景技術】
【０００２】
非特許文献１に記載されるように、ＳＯＩ基板を用いた横型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。このＩＧＢＴでインバータ回路をスイッチングし、モータ等の電気機器に対する通電量を制御する。電気機器に短絡現象が生じると、ＩＧＢＴに大電流が流れる。非特許文献１に記載のＩＧＢＴは、定格電流の８倍の電流が流れた場合に、８μｓｅｃの間は熱破壊しない耐性があると報告されている。したがって、ＩＧＢＴに定格電流よりも大きな電流が流れたことをきっかけにしてゲート電圧を強制的にオフする保護回路を設けることによって、ＩＧＢＴを熱破壊から保護することができる。熱破壊に至るまでの時間が８μｓｅｃ程度あれば、それ以前に保護回路によってゲート電圧を強制的にオフすることが可能となる。
【０００３】
ＳＯＩ基板のシリコン半導体層の厚みを薄くすることにより、シリコン半導体層に形成されている半導体構造の耐圧を向上できることが知られている。非特許文献２には、厚みが４μｍの埋め込み酸化シリコン層を有するＳＯＩ基板のシリコン半導体層の厚みを１μｍにまで薄くすることによって、シリコン半導体層に形成されている半導体構造の耐圧を７００Ｖにまで上昇できることが開示されている。また、本願発明者らによる実験よっても、厚みが４μｍの埋め込み酸化シリコン層とを備えるＳＯＩ基板のシリコン半導体層の厚みを１．５μｍにまで薄くすることによって、シリコン半導体層に形成されている半導体構造の耐圧を７００Ｖにまで上昇できるという結果が得られている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Akio Nakagawa et al，”Improvement in Lateral IGBT Design for 500V 3A One Chip Inverter ICs，ISPSD 1999， pp． 321−324
【非特許文献２】S．Merchan et al，”Realization of High Breakdown Voltage（＞700V） in Thin SOI Devices” ISPSD1991， pp.31−35
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記したように、ＳＯＩ基板のシリコン半導体層の厚みを薄くすることによって、シリコン半導体層に形成されている半導体構造の耐圧を上昇させることができる。しかしながら、シリコン半導体層の厚みを薄くすると、半導体層に定格電流以上の電流が流れる場合に、半導体層内で局所的に急速度で温度上昇するという現象が生じ、熱破壊までの時間が短縮化されるという問題が生じる。
【０００６】
シリコン半導体層の下には埋め込み酸化シリコン層が配置されている。またシリコン半導体層の上にも、配線と半導体構造を絶縁する酸化シリコン層が配置されている。ＳＯＩ基板のシリコン半導体層に半導体構造を形成すると、半導体構造の上下面に酸化シリコン層が積層されている構造となる。酸化シリコン層は、シリコン半導体層に比して、熱伝導率が低い。ＳＯＩ基板のシリコン半導体層に半導体構造を形成すると、シリコン半導体層の上下面に低熱伝導層が積層されている構造となる。
【０００７】
シリコン半導体層の上下面に低熱伝導層が積層されている構造においてシリコン半導体層を薄くすると、シリコン半導体層の局所的部位において発熱した場合、その熱を周囲に伝熱する能力が低くなり、その局所が急速度に温度上昇するという現象が生じる。
【０００８】
半導体構造の耐圧を高めるためにシリコン半導体層の厚みを薄くすると、シリコン半導体層の半導体構造に定格電流以上の電流が流れる場合に、半導体構造内で局所的に急速度で温度上昇するという現象が生じ、熱破壊までの時間が短縮化されてしまう。したがって、ゲート電圧を強制的にオフする保護回路の動作時間が間に合わず、保護回路が作動する前に半導体構造が熱破壊されてしまう現象が生じやすい。
シリコン半導体層の半導体構造に大電流が流れて熱破壊される現象は、ＩＧＢＴのみならず、ＬＤＭＯＳ（Laterally Diffused MOS）やダイオードなどの半導体装置においても起こりうる。
【０００９】
本明細書で開示される発明は、こうした実情に鑑みてなされたものであり、ＳＯＩ基板のシリコン半導体層を薄膜化することによって横型の半導体装置の耐圧を高め、しかも大電流の通電時にシリコン半導体層の半導体構造が熱破壊されるまでの時間が短くなることを防止することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書で開示される横型半導体装置は、支持基板と埋め込み酸化シリコン層とシリコン半導体層と絶縁層とが順に形成されており、絶縁層が形成されていない範囲においてシリコン半導体層に接している第１主電極と第２主電極とを備えている。そして、シリコン半導体層が、第１主電極に接している第１半導体領域と、第２主電極に接している第２半導体領域と、第１半導体領域と第２半導体領域との間に存在している中央半導体領域とを備えている。また、絶縁層の少なくとも一部が、酸化シリコンよりも熱伝導性が高い材料で形成されているとともに中央半導体領域の真上に広がっている高熱伝導層となっている。
【００１１】
上記構成では、シリコン半導体層を薄膜化することで高耐圧を実現することができる。
上記構成の横型半導体装置が接続されている回路で短絡現象が生じると、シリコン半導体層に定格電流以上の電流が流れるために、中央半導体領域が発熱する。上記構成では、中央半導体領域の真上に高熱伝導層が広がっているため、この熱が高熱伝導層によって周囲に伝導し、中央半導体領域の一部が局所的に高温になることを抑制することができる。これにより、シリコン半導体層に形成されている半導体構造が熱破壊される温度にまで上昇するのに時間がかかるようになる。したがって、その間に安全装置等で対策し、半導体装置を保護することが可能となる。
【００１２】
本明細書で開示される横型半導体装置では、高熱伝導層が、シリコン半導体層の表面に酸化シリコン層を介して形成されていることが好ましい。
【００１３】
シリコン半導体層の表面に高熱伝導層を直接形成した場合、高熱伝導層を構成する材料によっては、シリコン半導体層と高熱伝導層との界面に電荷が生じることがあり、これにより、リーク電流が生じる可能性がある。この点、上記構成では、シリコン半導体層と高熱伝導層との間に酸化シリコン層を介在させているために、シリコン半導体層と絶縁層との界面に電荷が生じることを抑制し、リーク電流が生じることを抑制することができる。
【００１４】
本明細書で開示される横型半導体装置の一つは、中央半導体領域に、第１半導体領域を包囲しているとともにゲート絶縁膜を介してゲート電極に対向しているｐ型のボディ領域と、そのボディ領域に隣接しているとともに第２半導体領域の近傍まで延びているｎ型のドリフト領域とを備えている。この横型半導体装置では、高熱伝導層が、ドリフト領域の真上に形成されていることが好ましい。
【００１５】
上記構成の横型半導体装置が接続されている回路で短絡動作が生じると、シリコン半導体層に定格電流以上の電流が流れるために、ドリフト領域とボディ領域との界面近傍で集中的に発熱する。上記構成では、ドリフト領域の真上に高熱伝導層が広がっているために、この熱が高熱伝導層によって効率よく周囲に伝導し、この発熱部位が高温になるまでに時間がかかるようになる。これにより、ボディ領域とドリフト領域との間にあるｐ／ｎ接合が熱的に消滅してシリコン半導体層の半導体構造に大電流が流れ続ける状態となるまでに時間がかかるようになる。したがって、シリコン半導体層の半導体構造が熱破壊されることを抑制することができる。
【００１６】
また、この横型半導体装置では、ゲート絶縁膜が、酸化シリコン層で構成されており、高熱伝導層が、シリコン半導体層の表面にゲート絶縁膜の厚み以下の厚みの酸化シリコン層を介して形成されていることが好ましい。
【００１７】
上記構成では、シリコン半導体層と高熱伝導層との間に酸化シリコン層を介在させているために、シリコン半導体層と絶縁層の界面に電荷が生じることを抑制して、リーク電流が生じることを抑制することができる。
【００１８】
また、シリコン半導体層と高熱伝導層との間に介在する酸化シリコン層の厚みが、ゲート絶縁膜以下の厚みであり、薄く形成されている。したがって、シリコン半導体層で発熱が生じた場合に、この熱が高熱伝導層に伝導するにあたって、酸化シリコン層がさほど大きな障壁とはならない。したがって、シリコン半導体層で生じた熱を高熱伝導層によって適切に周囲に伝導させることができ、シリコン半導体層の半導体構造が熱破壊されることを抑制することができる。
【００１９】
また、本明細書で開示される一つの横型半導体装置では、第１半導体領域がアノード領域であり、第２半導体領域がカソード領域である。中央半導体領域には、ｐ／ｎ接合の界面が存在している。この半導体装置は、ダイオードとして機能する。
【００２０】
上記構成の横型半導体装置が接続されている回路で短絡動作が生じると、シリコン半導体層に定格電流以上の電流が流れるために、ｐ／ｎ接合の界面近傍で発熱する。上記構成では、この界面が存在する中央半導体領域の真上に高熱伝導層が広がっているために、この熱が高熱伝導層によって効率よく周囲に伝導し、この発熱部位が局所的に高温になるまでに時間がかかるようになる。これにより、アノード領域とカソード領域との間にあるｐ／ｎ接合が熱的に消滅してシリコン半導体層の半導体構造に大電流が流れ続ける状態となるまでに時間がかかるようになる。したがって、シリコン半導体層の半導体構造が熱破壊されることを抑制することができる。
【００２１】
本明細書で開示される横型半導体装置は、高熱伝導性の材料が、窒化シリコン又は窒化アルミニウムであることが好ましい。
【００２２】
これらの材料は、酸化シリコンよりも熱伝導性が高いため、高熱伝導層の材料として利用することができる。また、これらの材料を用いることによって、横型半導体装置に要求される耐圧特性も実現することができる。
【発明の効果】
【００２３】
本明細書で開示される横型半導体装置では、ＳＯＩ基板のシリコン半導体層を薄膜化することによって耐圧を高めることができ、しかも大電流の通電時にシリコン半導体層の半導体構造が熱破壊されるまでの時間が短くなることを防止することができる
【図面の簡単な説明】
【００２４】
【図１】実施例１のＩＧＢＴの要部を示す断面図。
【図２】実施例１のＩＧＢＴが接続されているインバータ回路で短絡現象が発生した後における発熱スポットの温度変化を示すタイミングチャート。
【図３】実施例１の高熱伝導層の厚みと発熱スポットの最高温度との関係を示すグラフ。
【図４】実施例２のＩＧＢＴの要部を示す断面図。
【図５】実施例３のＬＤＭＯＳの要部を示す断面図。
【図６】実施例４のＰＩＮダイオードの要部を示す断面図。
【図７】実施例５のＥＳＤ保護ダイオードの要部を示す断面図。
【図８】従来のＩＧＢＴの要部を示す断面図。
【発明を実施するための形態】
【００２５】
以下に本発明の実施例の特徴を説明する。
（特徴１）高熱伝導層は、酸化シリコンよりも熱容量が高い材料で構成されている。シリコン半導体層で発熱が生じた場合であっても、高熱伝導層が加熱されにくいために、短時間で高温となることがない。このことによっても、シリコン半導体層の中央半導体領域が高温になることを抑制することができ、半導体構造が熱破壊される温度にまで上昇するのに時間がかかるようになる。
（特徴２）ＩＧＢＴとＬＤＭＯＳでは、シリコン半導体層と高熱伝導層との間に介在する表側酸化シリコン層が、ゲート絶縁膜の酸化シリコン層と一体に形成されている。ゲート絶縁膜と表側酸化シリコン層とを個別に形成する必要がないため、製造工程の簡素化を図ることができる。
【実施例１】
【００２６】
実施例１の横型半導体装置は、インバータ回路をスイッチングするＩＧＢＴである。実施例１に係るＩＧＢＴを図１〜図３、及び図８を参照して説明する。
図１に、ＩＧＢＴ１の要部断面図を模式的に示す。ＩＧＢＴ１では、支持基板１１と埋め込み酸化シリコン層１２とシリコン半導体層１３とが順に形成されている。支持基板１１の主材料はシリコンであり、接地電位に固定されている。埋め込み酸化シリコン層１２の厚みは約４μｍであり、シリコン半導体層１３の厚みは約１．５μｍである。このＩＧＢＴ１では、シリコン半導体層１３を薄膜化することで高耐圧を実現することができる。シリコン半導体層１３の表面は、その大部分が絶縁層２３により覆われている。
【００２７】
シリコン半導体層１３には、第１半導体領域としてのｎ＋型のエミッタ領域１４と、第２半導体領域としてのｐ＋型のコレクタ領域１５とを備えている。エミッタ領域１４とコレクタ領域１５との間には、ｎ−型のドリフト領域１６が設けられている。
【００２８】
エミッタ領域１４は、シリコン半導体層１３の表面の一部に設けられている。このエミッタ領域１４は、ｐ型のボディ領域１７に包囲されている。ボディ領域１７は、シリコン半導体層１３の表面から裏面に亘る範囲に形成されている。ｐ＋型のボディコンタクト領域１８が、シリコン半導体層１３の表面で、ボディ領域１７の内部に設けられている。コレクタ領域１５は、シリコン半導体層１３の表面の他の一部に設けられている。このコレクタ領域１５は、ｎ型のバッファ領域１９に包囲されている。バッファ領域１９は、シリコン半導体層１３の表面から裏面に至る範囲に形成されている。
【００２９】
ドリフト領域１６の一端はボディ領域１７に接しており、他端はバッファ領域１９に接している。ドリフト領域１６は、ボディ領域１７によりエミッタ領域１４と分離され、バッファ領域１９によりコレクタ領域１５と分離されている。本実施例では、シリコン半導体層１３において、エミッタ領域１４とコレクタ領域１５との間、すなわち、ボディ領域１７及びバッファ領域１９のドリフト領域１６に隣接している側の一部とドリフト領域１６とが、中央半導体領域を構成している。
【００３０】
エミッタ領域１４とボディコンタクト領域１８の表面の一部は、絶縁層２３が形成されておらず、第１主電極としてのエミッタ電極２０に接触している。すなわち、エミッタ領域１４とボディコンタクト領域１８は、エミッタ電極２０に電気的に接続している。また、コレクタ領域１５の表面の一部は、絶縁層２３が形成されておらず、第２主電極としてのコレクタ電極２１に接触している。すなわち、コレクタ領域１５は、コレクタ電極２１に電気的に接続している。ボディ領域１７の表面には、酸化シリコンからなるゲート絶縁膜２２を介してゲート電極２４が対向している。ゲート電極２４には、ゲート配線２５が接続されている。
【００３１】
絶縁層２３は、表側酸化シリコン層２６と高熱伝導層２７と層間絶縁膜層２８とを備えている。この絶縁層２３により、エミッタ電極２０とコレクタ電極２１とゲート電極２４とが絶縁されている。なお、図示を省略するが、この絶縁層２３の表面にも層間絶縁膜が形成されており、上記各電極２０，２１，２４に接続される配線が互いに絶縁されている。
【００３２】
表側酸化シリコン層２６は、シリコン半導体層１３の表面において、ドリフト領域１６とバッファ領域１９のドリフト領域１６側の部位とを覆うようにして形成されている。この表側酸化シリコン層２６は、ゲート絶縁膜２２に連続して一体に形成されている。すなわち、本実施例では、便宜上、ボディ領域１７とゲート電極２４との間の部位をゲート絶縁膜２２といい、それ以外の部位を表側酸化シリコン層２６というが、これらは、シリコン半導体層１３の表面で一体に形成される酸化シリコン層である。したがって、表側酸化シリコン層２６の厚みは、ゲート酸化膜と同じ厚みである。なお、表側酸化シリコン層２６の厚みは、ゲート絶縁膜２２の厚みよりも薄くてもよく、換言すれば、表側酸化シリコン層２６の厚みは、ゲート絶縁膜２２の厚み以下であればよい。
【００３３】
高熱伝導層２７は、表側酸化シリコン層２６の表面の大部分を覆うようにして形成されている。すなわち、高熱伝導層２７は、シリコン半導体層１３のドリフト領域１６の表面に、表側酸化シリコン層２６を介して形成されており、ドリフト領域１６の真上に広がっている。本実施例では、シリコン半導体層１３と高熱伝導層２７との間に表側酸化シリコン層２６を介在させているために、高熱伝導層２７を形成する材料に拠らず、シリコン半導体層１３と絶縁層２３の界面に電荷が生じることが抑制され、リーク電流が生じることを抑制することができる。
【００３４】
本実施例では、高熱伝導層２７が窒化シリコンで構成されており、その厚みは１．３μｍである。なお、高熱伝導層２７は、酸化シリコンよりも熱伝導性が高い材料で形成すればよく、窒化アルミニウムを用いることもできるが、その材料は特に限定されない。表１に、シリコン、酸化シリコン、窒化シリコン、及び窒化アルミニウムの熱伝導率及び熱容量を示す。
【表１】
2011134947.tif 000003
【００３５】
表１に示すように、シリコンの熱伝導率は、１３８Ｗ／ｍ・Ｋあり、酸化シリコンの熱伝導率１．４Ｗ／ｍ・Ｋの約１００倍である。また、窒化シリコンの熱伝導率は、１９Ｗ／ｍ・Ｋであり、酸化シリコンの熱伝導率の約１４倍である。窒化アルミニウムの熱伝導率は、２８５Ｗ／ｍ・Ｋであり、酸化シリコンの熱伝導率の約２００倍である。したがって、絶縁層２３の全てを酸化シリコンで形成するよりも、その一部を高熱伝導性の窒化シリコンや窒化アルミニウムで形成したほうが、シリコン半導体層１３内で発熱が生じた場合に、この熱を絶縁層２３によって周囲へ伝導しやすくなり、シリコン半導体層１３の温度上昇を抑制することができる。なお、熱伝導性の高い材料として窒化シリコンや窒化アルミニウムを用いることにより、ＩＧＢＴ１に要求される耐圧特性も実現することができる。
【００３６】
また、表１に示すように、酸化シリコンの熱容量は、１．６３×１０６Ｊ／ｍ３・Ｋであり、シリコンの熱容量１．６７×１０６Ｊ／ｍ３・Ｋと略同じ値である。窒化シリコンの熱容量は、２．７８×１０６Ｊ／ｍ３・Ｋであり、窒化アルミニウムの熱容量は、１．９４×１０６Ｊ／ｍ３・Ｋであり、これらの熱容量は、酸化シリコンの熱容量よりも大きい。したがって、絶縁層２３の全てを酸化シリコンで形成するよりも、その一部を高熱容量の窒化シリコンや窒化アルミニウムで形成したほうが、シリコン半導体層１３内で発熱が生じた場合に、絶縁層２３が温度上昇しにくく、このことによってもシリコン半導体層１３の温度上昇を抑制することができる。そこで、本実施例では、絶縁層２３の一部を、窒化シリコンからなる高熱伝導層２７としている。
また、層間絶縁膜層２８は、高熱伝導層２７の周囲及び上方等に形成されており、酸化シリコンで構成されている。
【００３７】
本実施例のＩＧＢＴ１を利用するインバータ回路で通電制御する電気機器に短絡現象が生じた場合の作用を、図１〜図３、及び図８を示して説明する。図８は、従来のＩＧＢＴ９０を示している。従来のＩＧＢＴ９０では、絶縁層９１が酸化シリコン層のみからなり、高熱伝導層が形成されていない。従来のＩＧＢＴ９０のその他の構成は、本実施例と同じであるため、同じ符号を付与している。
【００３８】
インバータ回路では、電気機器に短絡現象が生じると、保護回路によって、短絡現象の発生から４μｓｅｃ後にゲート電極２４に印加している電圧（以下において、ゲート電圧という）を強制的にオフするようにしている。短絡現象が生じた場合、ＩＧＢＴ１やＩＧＢＴ９０では、定格電流よりも大きい値の電流が流れる。そのため、シリコン半導体層１３では、図１及び図８において、ドリフト領域１６におけるボディ領域１７側の点Ａで示す部位（以下において、発熱スポットという）で発熱し、この発熱が周囲に伝導する。
【００３９】
図２は、短絡現象発生後の発熱スポットＡの温度変化を示しており、実線Ａは本実施例のＩＧＢＴ１、破線Ｂは従来のＩＧＢＴ９０を示している。図２の実線Ａ及び破線Ｂに示すように、短絡現象が生じると、発熱スポットＡの温度が徐々に上昇する。短絡現象の発生から４μｓｅｃ後でゲート電圧をオフしても、発熱スポットＡの温度は即座に低下せず、その後の約１μｓｅｃ間においては温度上昇する。その後、発熱スポットＡの温度が徐々に低下する。図２に示すように、ゲート電圧をオフしてから約１μｓｅｃ後、すなわち短絡現象の発生から約５μｓｅｃ後が、ＩＧＢＴ１とＩＧＢＴ９０の発熱スポットＡが最も高温となる。図１の破線Ｅ〜Ｇと、図８の破線Ｂ〜Ｇは、このときの等温線、すなわち、短絡現象の発生から５μｓｅｃ経過後の等温線を示している。破線Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇは、ぞれぞれ、１１００Ｋ，１０００Ｋ，９００Ｋ，８００Ｋ，７００Ｋ，６００Ｋの等温線を示している。
【００４０】
図２の破線Ｂに示すように、従来のＩＧＢＴ９０では、発熱スポットＡの最高温度が１１７０Ｋである。図８に示すように、従来のＩＧＢＴ９０は、短絡現象の発生から５μｓｅｃ経過後には、ボディ領域１７とドリフト領域１６のｐ／ｎ接合の界面近傍の温度が破線Ｅで示すように約８００Ｋとなる。ＩＧＢＴ９０では、シリコン半導体層１３がその上下を厚い酸化シリコン層１２，９１で覆われている。酸化シリコンは表１に示したように熱伝導率が低いため、発生スポットＡで発生した熱が上下の酸化シリコン層１２，９１を通じて周囲に伝導されにくく、図８に示すように、この熱は主としてシリコン半導体層１３を横方向に広がる。したがって、発熱スポットＡが１１７０Ｋにまで上昇し、ボディ領域１７とドリフト領域１６のｐ／ｎ接合近傍も高温になる。この状態で、少しでも温度上昇が進むと熱的にｐ／ｎ接合が消滅して大電流が流れ、シリコン半導体層１３に形成される半導体構造が熱破壊される可能性がある。
【００４１】
一方、図２の実線Ａに示すように、本実施例のＩＧＢＴ１では、発熱スポットＡの最高温度が８７０Ｋとなる。また、図１に示すように、このＩＧＢＴ１は、短絡現象の発生から５μｓｅｃ経過後には、ボディ領域１７とドリフト領域１６のｐ／ｎ接合の界面近傍で約６５０Ｋとなる。ＩＧＢＴ１では、ドリフト領域１６の表面に表側酸化シリコン層２６を介して高熱伝導層２７が形成されており、この高熱伝導層２７を構成する窒化シリコンは表１に示したように熱伝導率が酸化シリコンよりも高い。そのため、発生スポットＡで発生した熱が高熱伝導層２７を通じて効率よく周囲に伝導する。なお、シリコン半導体層１３のドリフト領域１６と高熱伝導層２７との間には、表側酸化シリコン層２６が介在しているものの、この厚みはゲート絶縁膜２２の厚みと同じ厚みであり、薄く形成されている。そのため、ドリフト領域１６の発熱スポットＡで発熱が生じた場合には、この熱が高熱伝導層２７に伝導するにあたって、表側酸化シリコン層２６がさほど大きな障壁とはならない。したがって、ドリフト領域１６で生じた熱を高熱伝導層によって適切に周囲に伝導させることができ、発熱スポットＡで局所的に高温になることを抑制することができる。
【００４２】
また、表１に示したように、高熱伝導層２７を構成する窒化シリコンの熱容量は、酸化シリコンの熱容量よりも高い。したがって、高熱伝導層２７は、発熱スポットＡで発生した熱を吸熱しても、温度上昇しにくいために、短時間ではさほど高温にはならない。したがって、本実施例の高熱伝導層２７が高熱容量であることによっても、シリコン半導体層１３の温度上昇をより一層抑制することができる。
【００４３】
高熱伝導層２７の厚みは、以下のように設定されている。図３は、高熱伝導層２７の厚みに対する発熱スポットＡの最高温度を示している。図３に示すように、高熱伝導層２７の厚みが厚くなるほど、発熱スポットＡで発生した熱が高熱伝導層２７を通じて周囲に伝導されやすくなるために、発熱スポットＡの最高温度が低下している。なお、高熱伝導層２７の厚みが４μｍ以上では、発熱スポットＡの最高温度を低減させる効果がほぼ一定となる。したがって、高熱伝導層２７の厚みは、１〜４μｍに設定されることが好ましい。なお、本実施例では、高熱伝導層２７の厚みが約１．３μｍであるため、発熱スポットＡの最高温度が８７０Ｋまで抑えられている。
【００４４】
以上のように、本実施例のＩＧＢＴ１は、絶縁層２３の一部が高熱伝導層２７であるために、回路内で短絡現象が発生した場合であっても、従来のＩＧＢＴ９０に比して、ボディ領域１７とドリフト領域１６との間にあるｐ／ｎ接合の温度を低い温度に抑えることができる。したがって、このｐ／ｎ接合がさらに温度上昇したとしても、熱的に消滅するまでにはある程度の時間的な余裕がある。これにより、保護回路によって短絡現象発生から４μｓｅｃでゲート電圧をオフするという対策を講じることにより、シリコン半導体層に形成される半導体構造を熱破壊から保護することが可能となる。
【実施例２】
【００４５】
実施例２に係るＩＧＢＴ２について、図４を参照して説明する。図４に、本実施例のＩＧＢＴ２の要部断面図を模式的に示す。
実施例２は、実施例１とドリフト領域２９の構成が異なる。なお、その他の構成は実施例１と同じであるため、同じ符号を用いて示し、その説明は省略する。
【００４６】
図４に示すように、ＩＧＢＴ２のドリフト領域２９は、不純物濃度が低い第１層２９ａと、不純物濃度が高く横方向に延びる第２層２９ｂとを備えている。また、第２層２９ｂでは、不純物濃度がコレクタ領域１５側に向かうにしたがって順に高くなっている。なお、本実施例では、第２層２９ｂの不純物濃度がコレクタ領域１５側に向けて不連続に（階段状に）増加しているが、第２層２９ｂの不純物濃度がコレクタ領域１５側に向けて連続的に増加していてもよい。
【００４７】
本実施例では、この第２層２９ｂを設けているために、コレクタ電極２１に電圧が印加されており且つゲート電圧がオフされている状態では、ドリフト領域２９において電界強度を示す等電位線が横方向の全体に亘って均一となる。すなわち、ドリフト領域２９内に局所的に電界が集中することが抑制され、ＩＧＢＴ２の耐圧をより高くすることができる。また、この状態でゲート電圧をオンした場合には、エミッタ領域１４とコレクタ領域１５とを結ぶ最短経路（ドリフト領域２９の表面側の第１層２９ａ）で伝導度変調が生じやすくなるため、第２層２９ｂを表面側に形成した場合よりも、キャリアの移動抵抗が小さくなる。
【００４８】
本実施例のＩＧＢＴ２も、絶縁層２３の一部が高熱伝導層２７である。したがって、ＩＧＢＴ２が接続される回路内で短絡現象が発生した場合であっても、ボディ領域１７とドリフト領域１６との間にあるｐ／ｎ接合の温度を低い温度に抑えることができ、シリコン半導体層に形成される半導体構造を熱破壊から保護することが可能となる。なお、その他の作用効果は実施例１と同じである。
【実施例３】
【００４９】
実施例３の横型半導体装置は、インバータ回路をスイッチングするＬＤＭＯＳである。実施例３に係るＬＤＭＯＳについて図５を参照して説明する。
図５に示すように、ＬＤＭＯＳ３０では、支持基板３１と埋め込み酸化シリコン層３２とシリコン半導体層３３とが順に形成されている。支持基板３１の主材料はシリコンであり、接地電位に固定されている。埋め込み酸化シリコン層３２の厚みは約４μｍであり、シリコン半導体層３３は、約１．５μｍである。このＬＤＭＯＳ３０では、シリコン半導体層３３を薄膜化することで高耐圧を実現することができる。シリコン半導体層３３の表面は、その大部分が絶縁層４３により覆われている。
【００５０】
シリコン半導体層３３には、第１半導体領域としてのｎ＋型のソース領域３４と、第２半導体領域としてのｎ＋型のドレイン領域３５とを備えている。ソース領域３４とドレイン領域３５との間には、ｎ−型のドリフト領域３６が設けられている。
【００５１】
ソース領域３４は、シリコン半導体層３３の表面の一部に設けられている。このソース領域３４は、ｐ型のボディ領域３７に包囲されている。ボディ領域３７は、シリコン半導体層３３の表面から裏面に亘る範囲に形成されている。ｐ＋型のボディコンタクト領域３８が、シリコン半導体層３３の表面で、ボディ領域３７の内部に設けられている。ドレイン領域３５は、シリコン半導体層３３の表面の他の一部に設けられている。このドレイン領域３５は、ｎ型のバッファ領域３９に包囲されている。バッファ領域３９は、シリコン半導体層３３の表面から裏面に至る範囲に形成されている。
【００５２】
ドリフト領域３６の一端はボディ領域３７に接しており、他端はバッファ領域３９に接している。ドリフト領域３６は、ボディ領域３７によりソース領域３４と分離され、バッファ領域３９によりドレイン領域３５と分離されている。本実施例では、シリコン半導体層３３において、ソース領域３４とドレイン領域３５との間、すなわち、ボディ領域３７及びバッファ領域３９のドリフト領域３６に隣接している側の一部とドリフト領域３６とが、中央半導体領域を構成している。
【００５３】
ソース領域３４とボディコンタクト領域３８の表面の一部は、絶縁層４３が形成されておらず、第１主電極としてのソース電極４０に接触しており、ソース電極４０に電気的に接続している。また、ドレイン領域３５の表面の一部は、絶縁層４３が形成されておらず、第２主電極としてのドレイン電極４１に接触しており、ドレイン電極４１に電気的に接続している。ボディ領域３７の表面には、酸化シリコンからなるゲート絶縁膜４２を介してゲート電極４４が対向している。ゲート電極４４には、ゲート配線４５が接続されている。
【００５４】
絶縁層４３は、表側酸化シリコン層４６と高熱伝導層４７と層間絶縁膜層４８とを備えている。この絶縁層４３により、ソース電極４０、ドレイン電極４１及びゲート電極４４が絶縁されている。また、図示は省略するが、各電極４０，４１，４４に接続される配線が、層間絶縁膜により互いに絶縁されている。
【００５５】
表側酸化シリコン層４６は、シリコン半導体層３３の表面において、ドリフト領域３６とバッファ領域３９のドリフト領域３６側の部位とを覆うようにして形成されている。この表側酸化シリコン層４６は、ゲート絶縁膜４２に連続して一体に形成されている。表側酸化シリコン層４６の厚みは、ゲート酸化膜と同じ厚みである。なお、表側酸化シリコン層４６の厚みは、ゲート絶縁膜４２の厚み以下であればよい。表側酸化シリコン層４６を形成しているために、シリコン半導体層３３と絶縁層４３の界面に電荷が生じることが抑制され、リーク電流が生じることを抑制することができる。
【００５６】
高熱伝導層４７は、表側酸化シリコン層４６の表面の大部分を覆うようにして形成されており、ドリフト領域３６の真上に広がっている。高熱伝導層４７は、窒化シリコンで構成されており、厚みは１．３μｍである。また、層間絶縁膜層４８は、高熱伝導層４７の周囲及び上方等に形成されており、酸化シリコンで構成されている。
【００５７】
ＬＤＭＯＳ３０は、絶縁層４３の一部が高熱伝導層４７であるために、回路内で短絡現象が発生した場合であっても、ボディ領域３７とドリフト領域３６との間にあるｐ／ｎ接合の温度を低い温度に抑えることができる。したがって、保護回路によって短絡現象発生から設計時間内にゲート電圧をオフするという対策を講じることにより、シリコン半導体層３３に形成される半導体構造を熱破壊から保護することが可能となる。
【実施例４】
【００５８】
実施例４の横型半導体装置は、ＰＩＮダイオードである。実施例４に係るＰＩＮダイオードについて図６を参照して説明する。
図６に示すように、ＰＩＮダイオード５０では、支持基板５１と埋め込み酸化シリコン層５２とシリコン半導体層５３とが順に形成されている。支持基板５１の主材料はシリコンであり、接地電位に固定されている。埋め込み酸化シリコン層５２の厚みは約４μｍであり、シリコン半導体層５３は、約１．５μｍである。このＰＩＮダイオード５０では、シリコン半導体層５３を薄膜化することで高耐圧を実現することができる。シリコン半導体層５３の表面は、その大部分が絶縁層６３により覆われている。
【００５９】
シリコン半導体層５３には、第１半導体領域としてのｐ＋型の第１アノード領域５４と、第２半導体領域としてのｎ＋型のカソード領域５５とを備えている。第１アノード領域５４とカソード領域５５との間には、ｎ−型のドリフト領域５６が設けられている。なお、ドリフト領域５６は、ｉ型（真性半導体）の領域であってもよく、ｎ−型である必要は必ずしもない。ＰＩＮダイオード５０では、ドリフト領域５６の不純物濃度を低くすることにより、アノード電極６０に所定値以上の電圧を印加した場合にのみ、アノード電極６０側からカソード電極６１側に電流が流れるようにしている。
【００６０】
第１アノード領域５４は、シリコン半導体層５３の表面の一部に設けられている。この第１アノード領域５４は、第１アノード領域５４よりも不純物濃度が低いｐ型の第２アノード領域５７に包囲されている。第２アノード領域５７は、シリコン半導体層５３の表面から裏面に亘る範囲に形成されている。カソード領域５５は、シリコン半導体層５３の表面の他の一部に設けられている。このカソード領域５５は、ｎ型のバッファ領域５９に包囲されている。バッファ領域５９は、シリコン半導体層５３の表面から裏面に至る範囲に形成されている。
【００６１】
ドリフト領域５６の一端は第２アノード領域５７に接しており、他端はバッファ領域５９に接している。ドリフト領域５６は、第２アノード領域５７により第１アノード領域５４と分離され、バッファ領域５９によりカソード領域５５と分離されている。本実施例では、シリコン半導体層５３において、第１アノード領域５４とカソード領域５５との間、すなわち、第２アノード領域５７及びバッファ領域５９のドリフト領域５６に隣接している側の一部とドリフト領域５６とが、中央半導体領域を構成している。なお、中央半導体領域には、第２アノード領域５７とドリフト領域５６との界面が存在しており、本実施例では、この界面をｐ／ｎ接合の界面とする。
【００６２】
第１アノード領域５４の表面の一部は、絶縁層６３が形成されておらず、第１主電極としてのアノード電極６０に接触しており、アノード電極６０に電気的に接続している。また、カソード領域５５の表面の一部は、絶縁層６３が形成されておらず、第２主電極としてのカソード電極６１に接触しており、カソード電極６１に電気的に接続している。
【００６３】
絶縁層６３は、表側酸化シリコン層６６と、高熱伝導層６７と層間絶縁膜層６８とを備えている。この絶縁層６３により、アノード電極６０、カソード電極６１が絶縁されている。また、図示を省略するが、各電極６０，６１に接続される配線が、層間絶縁膜により互いに絶縁されている。
【００６４】
表側酸化シリコン層６６は、表側酸化シリコン層４６は、シリコン半導体層５３の表面において、第２アノード領域５７及びバッファ領域５９のドリフト領域５６側の部位と、ドリフト領域５６とを覆うようにして形成されており、ドリフト領域５６の全体を覆っている。表側酸化シリコン層６６を形成することにより、シリコン半導体層５３と絶縁層６３の界面に電荷が生じることが抑制され、リーク電流が生じることを抑制することができる。高熱伝導層６７は、表側酸化シリコン層６６の表面の大部分を覆うようにして形成されており、ドリフト領域５６の真上に広がっている。高熱伝導層６７は、窒化シリコンで構成されており、厚みは１．３μｍである。また、層間絶縁膜層６８は、高熱伝導層６７の周囲及び上方等に形成されており、酸化シリコンで構成されている。
【００６５】
このＰＩＮダイオード５０は、絶縁層６３の一部が高熱伝導層６７であるために、ＰＩＮダイオード５０が接続されている回路で短絡現象が発生した場合であっても、第２アノード領域５７とドリフト領域５６との間にあるｐ／ｎ接合の温度を低い温度に抑えることができる。したがって、シリコン半導体層５３に形成される半導体構造を熱破壊から保護することが可能となる。
【実施例５】
【００６６】
実施例５の横型半導体装置は、ＥＳＤ（Electro Static Discharge）保護ダイオードである。実施例５に係るＥＳＤ保護ダイオードについて図６を参照して説明する。
図６に示すように、ＥＳＤ保護ダイオード７０では、支持基板７１と埋め込み酸化シリコン層７２とシリコン半導体層７３とが順に形成されている。支持基板７１の主材料はシリコンであり、接地電位に固定されている。埋め込み酸化シリコン層７２の厚みは約４μｍであり、シリコン半導体層７３は約１．５μｍである。このＥＳＤ保護ダイオード７０では、シリコン半導体層７３を薄膜化することで高耐圧を実現することができる。シリコン半導体層７３の表面は、その大部分が絶縁層８３により覆われている。
【００６７】
シリコン半導体層７３には、第１半導体領域としてのｐ＋型の第１アノード領域７４と、第２半導体領域としてのｎ＋型の第１カソード領域７５とを備えている。第１アノード領域７４は、シリコン半導体層７３の表面の一部に設けられている。この第１アノード領域７４は、第１アノード領域７４よりも不純物濃度が低いｐ型の第２アノード領域７６に包囲されている。第２アノード領域７６は、シリコン半導体層７３の表面から裏面に亘る範囲に形成されている。第１カソード領域７５は、シリコン半導体層７３の表面の他の一部に設けられている。この第１カソード領域７５は、第１カソード領域７５よりも不純物濃度が低いｎ型の第２カソード領域７７に包囲されている。第２カソード領域７７は、シリコン半導体層７３の表面から裏面に至る範囲に形成されている。
【００６８】
第２アノード領域７６と第２カソード領域７７とは、互いに接している。すなわち、本実施例のＥＳＤ保護ダイオード７０は、実施例４のＰＩＮダイオードと異なり、ｎ−型のドリフト領域を設けていない。そのため、アノード電極８０に微弱な電圧が印加された場合であってもアノード電極８０側からカソード電極８１側に電流が流れる。したがって、ＥＳＤ保護ダイオード７０を、ＩＧＢＴなどの半導体装置を収容しているＩＣと入出力信号用のパッドとの間に接続することにより、静電気による電圧が発生した場合には、電荷をＥＳＤ保護ダイオード７０を通じてグランドに流すことが可能となり、ＩＣが保護される。本実施例では、シリコン半導体層７３において、第２アノード領域７６及び第２カソード領域７７における第１アノード領域７４と第１カソード領域７５との間の領域が、中央半導体領域を構成している。
【００６９】
第１アノード領域７４の表面の一部は、絶縁層８３が形成されておらず、第１主電極としてのアノード電極８０に接触しており、アノード電極８０に電気的に接続している。また、第１カソード領域７５の表面の一部は、絶縁層８３が形成されておらず、第２主電極としてのカソード電極８１に接触しており、カソード電極８１に電気的に接続している。
【００７０】
絶縁層８３は、表側酸化シリコン層８６と、高熱伝導層８７と層間絶縁膜層８８とを備えている。この絶縁層８３により、アノード電極８０、カソード電極８１が絶縁されている。また、図示を省略するが、各電極８０，８１に接続される配線が、絶縁層８３の表面に形成される層間絶縁膜により互いに絶縁されている。
【００７１】
表側酸化シリコン層８６は、シリコン半導体層７３の表面において、第２アノード領域７６及び第２カソード領域７７における第１アノード領域７４と第１カソード領域７５との間の領域の大部分を覆うようにして形成されている。表側酸化シリコン層８６が形成されているために、シリコン半導体層７３と絶縁層８３の界面に電荷が生じることが抑制され、リーク電流が生じることを抑制することができる。高熱伝導層８７は、表側酸化シリコン層８６の表面の全体を覆うようにして形成されている。高熱伝導層８７は、窒化シリコンで構成されており、厚みは１．３μｍである。また、層間絶縁膜層８８は、高熱伝導層８７の周囲及び上方等に形成されており、酸化シリコンで構成されている。
【００７２】
このＥＳＤ保護ダイオード７０は、絶縁層８３の一部が高熱伝導層８７であるために、ＥＳＤ保護ダイオード７０が接続されている回路で短絡現象が生じた場合であっても、第２アノード領域７６と第２カソード領域７７との間にあるｐ／ｎ接合の温度を低い温度に抑えることができる。したがって、シリコン半導体層７３に形成される半導体構造を熱破壊から保護することが可能となる。
（その他の実施例）
【００７３】
上記各実施例では、高熱伝導層を窒化シリコンにより構成するようにしているが、高熱伝導層は、窒化アルミニウムや、酸化シリコンよりも熱伝導性の高いその他の材料で構成するようにしてもよい。また、上記各実施例では、高熱伝導層を酸化シリコンよりも熱容量が高い材料で構成しており、このことによってもシリコン半導体層の局所的な温度上昇をより効果的に抑制するようにしているが、高熱伝導層は酸化シリコンよりも高熱伝導性の材料であればよく、熱容量が高い材料でなくてもよい。
【００７４】
上記各実施例では、高熱伝導層を、シリコン半導体層の表面に酸化シリコン層を介して形成することにより、リーク電流が生じることを抑制するようにはしているが、シリコン半導体層の表面に高熱伝導層を直接形成するようにしてもよい。このような場合であっても、シリコン半導体層で発熱した場合に、この熱を高熱伝導層によって周囲に伝導することができる。また、上記各実施例では、絶縁層の一部を高熱伝導層としているが、絶縁層全体を高熱伝導層としてもよい。
【００７５】
上記各実施例では、埋め込み酸化シリコン層の厚みを４μｍとし、シリコン半導体層の厚みを１．５μｍとしたが、シリコン半導体層の厚みは２μｍ程度であってもよく、これらの厚みは特に限定されない。すなわち、これらの厚みはシリコン半導体層が高耐圧を実現できるように設定されていればよい。また、高熱伝導層の厚みも１．３μｍに限定されず、シリコン半導体層の熱を適切に周囲に伝導することができる厚みであればよい。
【００７６】
以上、本明細書に開示される技術の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７７】
１，２：ＩＧＢＴ
１１，３１，５１，７１：支持基板
１２，３２，５２，７２：埋め込み酸化シリコン層
１３，３３，５３，７３：シリコン半導体層
１４：エミッタ領域
１５：コレクタ領域
１６，２９，３６，５６：ドリフト領域
１７，３７：ボディ領域
１８，３８：ボディコンタクト領域
１９，３９，５９：バッファ領域
２０：エミッタ電極
２１：コレクタ電極
２２，４２：ゲート絶縁膜
２３，４３，６３，８３，９１：絶縁層
２４，４４：ゲート電極
２５，４５：ゲート配線
２６，４６，６６，８６：表側酸化シリコン層
２７，４７，６７，８７：高熱伝導層
２８，４８，６８，８８：層間絶縁膜層
２９ａ：第１層
２９ｂ：第２層
３０：ＬＤＭＯＳ
３４：ソース領域
３５：ドレイン領域
４０：ソース電極
４１：ドレイン電極
５０：ＰＩＮダイオード
５４，７４：第１アノード領域
５５：カソード領域
５７，７６：第２アノード領域
６０，８０：アノード電極
６１，８１：カソード電極
７０：ＥＳＤ保護ダイオード
７５：第１カソード領域
７７：第２カソード領域
【図１】
2011134947.tif 000004
【図２】
2011134947.tif 000005
【図３】
2011134947.tif 000006
【図４】
2011134947.tif 000007
【図５】
2011134947.tif 000008
【図６】
2011134947.tif 000009
【図７】
2011134947.tif 000010
【図８】
2011134947.tif 000011