(57)【要約】【課題】エピタキシャル成長層の結晶品質を向上させることができ、厚膜のエピタキシャル成長層を形成する場合においてもキャリア移動度の低下が生じず、素子抵抗の低い炭化珪素エピタキシャルウエハおよび炭化珪素半導体素子を提供する。【解決手段】炭化珪素半導体素子１０１は、砒素のような、ドーピングにより格子定数が増大するドーパントを濃度Ｃ１でドーピングしたｎ型炭化珪素基板１と、炭化珪素基板１と同じドーパントを炭化珪素基板よりも小さい濃度Ｃ２でドーピングしたｎ型炭化珪素ドリフト層３と、炭化珪素基板１と炭化珪素ドリフト層３との間に、前記ドーパントをドーピングしたｎ型バッファ層とを有している。バッファ層２は、炭化珪素基板１との界面から炭化珪素ドリフト層３との界面に向かって、ドーピング濃度が前記Ｃ１から前記Ｃ２まで線形に減少するように構成した。【選択図】図１
2011140429.tif 000002
【特許請求の範囲】
【請求項１】
ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層のドーピング濃度は、前記炭化珪素基板との界面から前記炭化珪素エピタキシャル成長層との界面に向かって、前記炭化珪素基板のドーピング濃度から前記炭化珪素エピタキシャル成長層のドーピング濃度まで線形に減少することを特徴とするエピタキシャルウエハ。
【請求項２】
ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、Ｇｅ、ＳｎまたはＰｂのいずれがドーピングされた炭化珪素エピタキシャル成長層とを有し、
前記炭化珪素基板と前記炭化珪素エピタキシャル成長層の格子定数は、前記炭化珪素エピタキシャル成長層の成長温度において略一致することを特徴とするエピタキシャルウエハ。
【請求項３】
前記ドーパントは砒素であることを特徴とする請求項１または請求項２に記載のエピタキシャルウエハ。
【請求項４】
前記バッファ層は１００ｎｍ以下の層厚であることを特徴とする請求項１に記載のエピタキシャルウエハ。
【請求項５】
ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層のドーピング濃度は、前記炭化珪素基板との界面から前記炭化珪素エピタキシャル成長層との界面に向かって、前記炭化珪素基板のドーピング濃度から前記炭化珪素エピタキシャル成長層のドーピング濃度まで線形に減少するとともに、
前記炭化珪素エピタキシャル成長層がドリフト層であることを特徴とする半導体素子。
【請求項６】
ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、Ｇｅ、ＳｎまたはＰｂのいずれがドーピングされた炭化珪素エピタキシャル成長層とを有し、
前記炭化珪素基板と前記炭化珪素エピタキシャル成長層の格子定数は、前記炭化珪素エピタキシャル成長層の成長温度において略一致するとともに、
前記炭化珪素エピタキシャル成長層がドリフト層であることを特徴とする半導体素子。
【請求項７】
前記ドーパントは砒素であることを特徴とする請求項５または請求項６に記載の半導体素子。
【請求項８】
前記バッファ層は１００ｎｍ以下の層厚であることを特徴とする請求項５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素を材料とするエピタキシャルウエハおよびこのエピタキシャルウエハを用いて形成した半導体素子に関するものである。
【背景技術】
【０００２】
炭化珪素半導体を用いた半導体素子では、素子構造として、低抵抗基板上に成長させたエピタキシャル成長層を動作層として用いる場合が多い。パワー半導体素子ではエピタキシャル成長層が耐圧層として機能するが、通常、エピタキシャル成長層は単層で形成され（例えば、特許文献１参照）、動作させる電圧によってはエピタキシャル成長層は３〜１００μｍ、あるいはそれ以上の厚さであり、そのドーピング濃度は高々１０１６ｃｍ−３台で、むしろ１０１５ｃｍ−３台の場合が多い。それに対して、基板となる低抵抗結晶には１０１９ｃｍ−３前後のドーパントがドーピングされている場合が多い。したがって、エピタキシャル成長層（耐圧層）と基板とではドーピング濃度が大きく異なるために、両者の格子定数は異なり、エピタキシャル成長層の厚さが厚い場合には、格子定数差、すなわち格子不整合に伴う結晶欠陥の導入によってエピタキシャル成長層の結晶品質が劣化し、その結果、キャリアの移動度が低下して、素子抵抗が増大するという問題が生じる。
【０００３】
そこで、格子定数差により生じる結晶品質への影響を緩和するため、基板とエピタキシャル成長層との間にドーピング濃度２×１０１５〜３×１０１９ｃｍ−３、層厚０．３〜１５μｍのバッファ層を設けることが（１１−２０）面の炭化珪素結晶に対して開示されており、上記のドーピング濃度および層厚の範囲の単層膜や、段階的傾斜構造、連続的傾斜構造を設けることが示されている（例えば、特許文献２参照）。
【０００４】
また、基板とエピタキシャル成長層との間に設けるバッファ層としては、基底面転位がエピタキシャル成長層に導入されるのを抑制することを目的として、下地となる基板のドーピング濃度の１／１０〜１／２程度のドーピング濃度の層を複数積層し、ドーピング濃度が階段状に変化する段階的傾斜膜を設けることが、（０００１）面および（０００−１）面の炭化珪素結晶について示されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２６８２０２号公報
【特許文献２】特開２０００−３１９０９９号公報
【特許文献３】特開２００８−７４６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のような従来の炭化珪素半導体を材料とするエピタキシャルウエハおよび半導体素子においては、基板と、耐圧層となるエピタキシャル成長層との間に、単層膜や、ドーピング濃度が段階的または連続的に変化する段階的傾斜構造または連続的傾斜構造のバッファ層を設けることが開示されているが、基板およびエピタキシャル成長層のドーパントの種類やその濃度に応じた適切な構成は示されていなかった。特に段階的傾斜構造のバッファ層や連続的傾斜構造のバッファ層について、添加するドーパントによって生じる格子不整合の向きを考慮したバッファ層の構成は示されていないため、従来の炭化珪素エピタキシャルウエハおよび半導体素子では、エピタキシャル成長層の結晶品質が劣化し、キャリアの移動度が低下する場合があった。
【０００７】
この発明は上述のような課題を解決するためになされたもので、従来よりもエピタキシャル成長層の結晶品質を向上させることができ、厚膜のエピタキシャル成長層を形成する場合においてもキャリア移動度の低下が生じず、素子抵抗の低いエピタキシャルウエハおよび半導体素子を実現するものである。
【課題を解決するための手段】
【０００８】
この発明に係るエピタキシャルウエハおよび半導体素子は、ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、前記バッファ層のドーピング濃度は、前記炭化珪素基板との界面から前記炭化珪素エピタキシャル成長層との界面に向かって、前記炭化珪素基板のドーピング濃度から前記炭化珪素エピタキシャル成長層のドーピング濃度まで線形に減少することを特徴とするものである。
【０００９】
また、この発明に係るエピタキシャルウエハおよび半導体素子は、ドーピングにより格子定数が増加するドーパントをドーピングした第１導電型の炭化珪素基板と、前記炭化珪素基板上に設けられ、Ｇｅ、ＳｎまたはＰｂのいずれがドーピングされた炭化珪素エピタキシャル成長層とを有し、前記炭化珪素基板と前記炭化珪素エピタキシャル成長層の格子定数は、前記エピタキシャル成長層の成長温度において略一致することを特徴とするものである。
【発明の効果】
【００１０】
この発明によれば、炭化珪素基板とエピタキシャル成長層との格子不整合を効果的に緩和することができるので、炭化珪素基板とエピタキシャル成長層との格子定数差によって生じる結晶欠陥がエピタキシャル成長層に導入されることを抑制できる。その結果、エピタキシャル成長層の結晶品質劣化を防止でき、厚膜のエピタキシャル成長層を形成してもキャリアの移動度の低下が生じず、素子抵抗の低いエピタキシャルウエハおよび半導体素子を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における半導体素子の構造を示す断面図である。
【図２】本発明の実施の形態１におけるエピタキシャルウエハの構造を示す断面図である。
【図３】本発明の実施の形態２における半導体素子の構造を示す断面図である。
【図４】本発明の実施の形態３における半導体素子の構造を示す断面図である。
【図５】本発明の実施の形態３におけるエピタキシャルウエハの構造を示す断面図である。
【図６】本発明の実施の形態４における半導体素子の構造を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。なお、結晶面を示すミラー指数の表示法においては、負の指数を表す負号は指数の上に付けるのが一般的であるが、本明細書では、負号を指数の前に付けて示す
【００１３】
実施の形態１．
図１は本発明の実施の形態１における半導体素子の構成を示す断面図である。また、図２は、本発明の実施の形態１におけるエピタキシャルウエハの構成を示す断面図である。
【００１４】
図２において、エピタキシャルウエハ１００は、（０００１）面からオフ角を有する第１導電型であるｎ型の低抵抗炭化珪素基板１と、この炭化珪素基板１上に形成されたｎ型バッファ層２と、このバッファ層２上にエピタキシャル成長により形成された、エピタキシャル成長層３とで構成されている。バッファ層２の構成については別途詳述する。
【００１５】
そして、このエピタキシャルウエハ１００を用いて、図１に示す半導体素子である炭化珪素ショットキバリアダイオード１０１が形成される。ショットキバリアダイオード１０２においては、エピタキシャルウエハ１００のエピタキシャル成長層３は耐圧を保持するためのｎ型ドリフト層となる。このドリフト層３の層厚は３〜１５０μｍ程度、ドーピング濃度は０．５〜２０×１０１５ｃｍ−３程度であり、炭化珪素基板１のドーピング濃度よりも低いドーピング濃度で形成されている。また、ショットキバリアダイオード１０２の素子周辺部には、第２導電型であるｐ型領域４が終端構造として形成されている。このｐ型領域４は、エピタキシャルウエハ１００中のドリフト層３中にイオン注入および活性化熱処理工程によって選択的に形成され、層厚０．５〜２μｍ程度、ドーピング濃度１〜１００×１０１７ｃｍ−３程度で形成される。また、アノード電極５はドリフト層３上に、ｐ型領域４とも接触するように形成されている。さらに、カソード電極６はｎ型低抵抗炭化珪素基板１の裏面に形成されている。
【００１６】
アノード電極５はドリフト層３に対してはショットキ接触であり、ｐ型領域４に対してはショットキ接触、オーミック接触のいずれであってもよい。アノード電極５が、ｐ型領域４に対してオーミック電極として機能するためには、接触抵抗値として、１０−３Ωｃｍ２以下とすればｐ型領域４を介する電流が流れる際の接触部の影響によるオン電圧の上昇を小さくすることができる。さらに望ましくは１０−４Ωｃｍ２以下の接触抵抗値とすれば、接触部の影響による電圧上昇はほぼ無視することができる。
【００１７】
炭化珪素基板１は、素子抵抗の増大を招かないように、極力抵抗率が小さいことが望ましく、Ｖ族元素を高濃度にドーピングするが、ドーピング濃度が高すぎると結晶欠陥が導入されやすくなるため、通常は１０１９ｃｍ−３前後の濃度になるようにドーピングを行う。本実施の形態では、例えば砒素（Ａｓ）のような、ドーピング濃度を高くするにつれて炭化珪素結晶の格子定数が大きくなる元素を炭化珪素基板１のドーパントとして用いる。
【００１８】
バッファ層２には、炭化珪素基板１と同じドーパントがドーピングされており、そのドーピング濃度は、図１に示すように、炭化珪素基板１との界面では炭化珪素基板１のドーピング濃度Ｃ１に等しく、ドリフト層３との界面ではドリフト層３のドーピング濃度Ｃ２に等しい。そして、バッファ層２の内部では、炭化珪素基板１との界面からドリフト層３との界面に向かって、ドーピング濃度がＣ２からＣ１まで線形（リニア）に減少するような連続的傾斜組成で形成されている。
【００１９】
このように、ドーピング濃度を高くするにつれて炭化珪素結晶の格子定数が大きくなる元素をドーパントとして炭化珪素基板１およびバッファ層２にドーピングすることにより、エピタキシャル成長層であるドリフト層３の格子定数は炭化珪素基板１よりも小さくなる。したがって、バッファ層２においては、水平方向に引張、エピタキシャル成長層の成長方向すなわち厚み方向に圧縮の応力がかかっている。成長方向においてエピタキシャル成長後の室温への冷却時の収縮と圧縮応力とが相乗されるためにクラックが生じやすくなるが、このように、バッファ層２の不純物濃度を、段階的に格子定数をリニアスケールでほぼ同じ変化量で変化させた構成にすることによって、結晶欠陥が成長方向に伸びることを抑制することができて、結晶欠陥が生成されてもバッファ層２を構成する各層あるいは炭化珪素基板１、ドリフト層３とのいずれかの界面に平行な方向に伸びるために、エピタキシャル成長層内に生成されるのを防止することができ、キャリアの移動度の低下が生じることがなく、素子抵抗の低いデバイスを実現することができる。
【００２０】
また、バッファ層２を構成する各層の厚さを１００ｎｍ以下とし、ドリフト層３の厚さより極めて小さい値とすることで、バッファ層２を導入することによって生じる素子抵抗の上昇を抑えることができる。
【００２１】
実施の形態２．
図３は本発明の実施の形態２における半導体素子の構成を示す断面図である。
【００２２】
図３において半導体素子である炭化珪素ＭＯＳＦＥＴ１０２は、実施の形態１と同様に、（０００１）面からオフ角を有するｎ型低抵抗炭化珪素基板１と、この炭化珪素基板１上に形成されたバッファ層２と、このバッファ層２上にエピタキシャル成長により形成された、耐圧を保持するためのｎ型炭化珪素ドリフト層（エピタキシャル成長層）３とを有するエピタキシャルウエハ１００を用いて形成されている。なお、バッファ層２の構成については実施の形態１と同様である。
【００２３】
ｐ型炭化珪素ボディ領域１４およびｎ型炭化珪素ソース領域１５は、ｎ型ドリフト層３中にイオン注入および活性化熱処理工程によって選択的に形成される。ボディ領域１４は、層厚が０．５〜２μｍ程度、ドーピング濃度が３〜２０×１０１７ｃｍ−３程度であって、チャネルが形成されることになる、あるいはチャネルと近接することになる最表面においてはドーピング濃度を下げた構成とすることもできる。最表面のドーピング濃度を下げることで、不純物による散乱が低減されて、チャネルにおけるキャリア移動度が増加して素子抵抗を下げることができる。ボディ領域１４のうちコンタクト領域２４の最表面領域のみは５〜５０×１０１８ｃｍ−３程度と、他の部分より高濃度のドーピングとなるように別途選択的にイオン注入を行ってもよい。ソース領域１５としては層厚０．３〜１μｍ程度、ドーピング濃度５〜５０×１０１８ｃｍ−３程度である。
【００２４】
この層構造の上にゲート絶縁膜１７、ゲート電極１８を形成してゲート部を作製する。図３に示したＭＯＳＦＥＴ１０２にはチャネル層が設けられていないが、別途チャネル層を設けてもよい。チャネル層を設ける場合、その導電型はｎ型でもｐ型でもよく、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、例えばエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ選択的なイオン注入によってチャネル層を形成した構造としてもよい。
【００２５】
イオン注入種の活性化熱処理は一括して行ってもよいし、それぞれの注入工程ごとに活性化熱処理を行ってもよい。
【００２６】
ゲート絶縁膜１７はシリコン酸化膜もしくはシリコン酸化窒化膜等を、炭化珪素半導体の熱酸化や窒化、または絶縁膜を堆積成膜することによる形成、あるいはこれらの併用によってボディ領域のうちチャネルとなる領域３４と対向する部分において１０〜１００ｎｍ程度の厚さに形成する。
【００２７】
ゲート電極１８は多結晶シリコン膜や金属膜の成膜によって形成する。ゲート部以外の領域について、チャネル層１６、ゲート絶縁膜１７、ゲート電極１８を除去する。チャネル層１６についてはゲート絶縁膜１７の形成前にゲート部以外の領域を除去してもよい。
層間絶縁膜１９を形成したのち、ソース電極２０の接触部となる領域の層間絶縁膜を除去してから、ソース電極２０を形成する。さらにドレイン電極２１をｎ型基板１の裏面に、ソース電極２０および層間絶縁膜１９上に配線２２を形成する。図示しないが、ゲート電極パッドが形成される素子外周部の一部領域においては層間絶縁膜上の配線２２は除去された構成となる。
【００２８】
バッファ層２は図１に示すような実施の形態１と同様の構成であって、バッファ層２を、炭化珪素基板１との界面から炭化珪素エピタキシャル成長層３側に向かって、ドーピング濃度が炭化珪素基板１の濃度Ｃ１から炭化珪素エピタキシャル層の濃度Ｃ２まで線形に減少するように形成したことにより、炭化珪素基板１とエピタキシャル成長層３との格子不整合を効果的に緩和することができるので、エピタキシャル成長層であるドリフト層３への結晶欠陥の導入を防止することができ、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
【００２９】
また、バッファ層２を構成する各層の厚さを１００ｎｍ以下とし、ドリフト層３の厚さより極めて小さい値とすることで、バッファ層２を導入することによって生じる素子抵抗の上昇を抑えることができる。
【００３０】
上記の実施の形態１，２では、炭化珪素基板１の面方位を（０００１）面からオフ角を有した面としているが、オフ角を有さない（０００１）面や（０００−１）面、（１１−２０）面、（０３−３８）面など、いずれの結晶面方位においても、図１に示した構成のバッファ層は結晶欠陥のエピタキシャル成長層への導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【００３１】
また、実施の形態１、２では、ドーパントとして砒素の例を示したが、砒素以外であっても、ドーピングにより炭化珪素結晶の格子定数が増大するドーパントであれば、バッファ層を図１で示した構成とすることにより、エピタキシャル成長層への結晶欠陥の導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【００３２】
実施の形態３．
図４は本発明の実施の形態３における半導体素子の構成を示す断面図である。また、図５は、本発明の実施の形態３におけるエピタキシャルウエハの構成を示す断面図である。
【００３３】
図４において、エピタキシャルウエハ２００は、（０００１）面からオフ角を有する第１導電型であるｎ型の低抵抗炭化珪素基板５１と、この炭化珪素基板５１上に形成され、ドーパントとしてＧｅ、ＳｎまたはＰｂのいずれかがドーピングされたエピタキシャル成長層５３とで構成されている。
【００３４】
そして、このエピタキシャルウエハ２００を用いて、図４に示す半導体素子である炭化珪素ショットキバリアダイオード２０１が形成される。ショットキバリアダイオード２０１においては、エピタキシャルウエハ２００のエピタキシャル成長層５３が耐圧を保持するためのｎ型ドリフト層となる。このドリフト層５３としては層厚３〜１５０μｍ程度、ドーピング濃度は０．５〜２０×１０１５ｃｍ−３程度である。
【００３５】
また、ショットキバリアダイオード２０１の素子周辺部には、第２導電型のｐ型領域５４が終端構造として形成されている。このｐ型領域４は、エピタキシャルウエハ２００のエピタキシャル成長層５３中にイオン注入および活性化熱処理工程によって形成され、層厚０．５〜２μｍ程度、ドーピング濃度１〜１００×１０１７ｃｍ−３程度で形成される。また、アノード電極５５はドリフト層５３上に、ｐ型領域５４とも接触するように形成されている。さらに、カソード電極５６が炭化珪素基板５１の裏面に形成されている。
【００３６】
アノード電極５５はドリフト層５３に対してはショットキ接触であり、ｐ型領域５４に対してはショットキ接触、オーミック電極のいずれであってもよい。アノード電極５５が、オーミック電極として機能するためには、接触抵抗値として、１０−３Ωｃｍ２以下とすればｐ型領域５４を介する電流が流れる際の接触部の影響によるオン電圧の上昇を小さくすることができ、さらに望ましくは１０−４Ωｃｍ２以下とすれば、接触部の影響による電圧上昇はほとんど無視できる。
【００３７】
炭化珪素基板５１は、素子抵抗の増大を招かないように、極力抵抗率が小さいことが望ましく、Ｖ族元素を高濃度にドーピングするが、ドーピング濃度が高すぎると結晶欠陥が導入されるため、通常は１０１９ｃｍ−３前後の濃度になるようにドーピングを行う。本実施の形態では、例えば砒素（Ａｓ）のような、ドーピング濃度を大きくするにつれて格子定数が大きくなる元素を炭化珪素基板５１のドーパントとして用いる。
【００３８】
このように、ドーパントとして砒素を用いた場合、ドーピング濃度を大きくするとともに格子定数が大きくなるため、ドーピング濃度の小さいエピタキシャル成長層の格子定数は、ドーピング濃度の大きい基板より小さくなる。そこで、炭化珪素を構成する元素であるＣおよびＳｉと同じＩＶ族で、かつ原子数の大きいＧｅ、ＳｎまたはＰｂのいずれかをエピタキシャル成長層５３にドーピングすることによって、エピタキシャル成長層５３の格子定数を炭化珪素基板５１と略同じ格子定数のエピタキシャル成長層とすることができる。炭化珪素と、Ｇｅ、ＳｎまたはＰｂのいずれかをドーピングした炭化珪素とでは、熱膨張係数が異なる可能性があるが、エピタキシャル成長層５３の成長温度において格子定数が略一致するように、Ｇｅ、ＳｎまたはＰｂのいずれかのドーピング量を調整する。このような構成とすることで、エピタキシャル成長層５３に格子定数差によって導入される結晶欠陥の発生を防止することができ、厚い耐圧層においてもキャリアの移動度の低下が生じず、素子抵抗の低い半導体素子を実現することができる。
【００３９】
なお、炭化珪素基板５１の格子定数とエピタキシャル成長５３の格子定数が「略一致する」とは、本願発明の効果を奏する程度であれば、両者の格子定数が完全に一致していなくてもよいことを意味する。
【００４０】
実施の形態４．
図６は本発明の実施の形態４における半導体素子の構成を示す断面図である。
【００４１】
図６において半導体素子である炭化珪素ＭＯＳＦＥＴ２０２は、実施の形態３と同様に、（０００１）面からオフ角を有したｎ型低抵抗炭化珪素基板５１と、この炭化珪素基板５１上に形成されＧｅ、ＳｎまたはＰｂのいずれかがドーピングされたエピタキシャル成長層５３とを有するエピタキシャルウエハ２００を用いて形成されている。また、エピタキシャル成長層５３が、耐圧を保持するためのｎ型炭化ドリフト層として機能することも実施の形態３と同様である。
【００４２】
ｐ型炭化珪素ボディ領域６４およびｎ型炭化珪素ソース領域６５は、ｎ型ドリフト層５３中にイオン注入および活性化熱処理工程によって選択的に形成される。ボディ領域６４は、層厚０．５〜２μｍ程度、ドーピング濃度が３〜２０×１０１７ｃｍ−３程度であって、チャネルが形成されることになる、あるいはチャネルと近接することになる最表面においてはドーピング濃度を下げた構成とすることもできる。最表面のドーピング濃度を下げることで、不純物による散乱が低減されて、チャネルにおけるキャリアの移動度が増加して素子抵抗を下げることができる。ボディ領域の６４うちコンタクト領域７４の最表面領域のみは５〜５０×１０１８ｃｍ−３程度と、他の部分より高濃度のドーピングとなるように別途選択的にイオン注入を行ってもよい。ソース領域５５としては層厚０．３〜１μｍ程度、ドーピング濃度５〜５０×１０１８ｃｍ−３程度である。
【００４３】
この層構造の上にゲート絶縁膜６７、およびゲート電極６８を形成してゲート部を作製する。図６に示したＭＯＳＦＥＴ２０２にはチャネル層が設けられていないが、別途チャネル層を設けてもよい。チャネル層を設ける場合、その導電型はｎ型でもｐ型でもよく、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、例えばエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ選択的なイオン注入によってチャネル層を形成した構造としてもよい。
【００４４】
イオン注入種の活性化熱処理は一括して行ってもよいし、それぞれの注入工程ごとに活性化熱処理を行ってもよい。
【００４５】
ゲート絶縁膜６７はシリコン酸化膜もしくはシリコン酸化窒化膜等を、炭化珪素半導体の熱酸化や窒化、絶縁膜を堆積成膜することによる形成、あるいはこれらの併用によってボディ領域のうちチャネルとなる領域８４と対向する部分において１０〜１００ｎｍ程度の厚さに形成する。
【００４６】
ゲート電極６８は多結晶シリコン膜や金属膜の成膜によって形成する。ゲート部以外の領域について、チャネル層（図示せず）、ゲート絶縁膜６７、ゲート電極６８を除去する。チャネル層（図示せず）についてはゲート絶縁膜６７の形成前にゲート部以外の領域を除去してもよい。
【００４７】
層間絶縁膜６９を形成したのち、ソース電極７０の接触部となる領域の層間絶縁膜を除去してから、ソース電極７０を形成する。さらにドレイン電極７１を炭化珪素基板５１の裏面に、ソース電極７０および層間絶縁膜６９上に配線７２を形成する。図示しないが、ゲート電極パッドが形成される素子外周部の一部領域においては層間絶縁膜上の配線７２は除去された構成となる。
【００４８】
炭化珪素基板５１のドーパントが砒素の場合、ドーピング濃度を大きくするとともに格子定数が大きくなるため、ドーピング濃度の小さいエピタキシャル成長層の格子定数は、ドーピング濃度の大きい基板より小さくなるが、炭化珪素を構成する元素であるＣおよびＳｉと同じＩＶ族で、かつ原子数の大きいＧｅ、Ｓｎ、Ｐｂのいずれかをエピタキシャル成長層５３にドーピングすることによって、基板と同じ格子定数のエピタキシャル成長層とすることができる。炭化珪素と、Ｇｅ、ＳｎまたはＰｂのいずれかをドーピングした炭化珪素とでは、熱膨張係数が異なる可能性があるが、エピタキシャル成長温度において格子定数が一致するように、Ｇｅ、ＳｎまたはＰｂのいずれかのドーピング量を調整する。このような構成とすることで、エピタキシャル成長層に格子定数差によって導入される結晶欠陥の発生を防止することができ、厚い耐圧層においてもキャリアの移動度の低下が生じず、素子抵抗の低い半導体素子を実現することができる。
【００４９】
上記の実施の形態３,４では、炭化珪素基板５１の面方位を（０００１）面からオフ角を有した面としているが、オフ角を有さない（０００１）面や（０００−１）面、（１１−２０）面、（０３−３８）面など、いずれの結晶面方位においても、結晶欠陥のエピタキシャル成長層への導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【００５０】
なお、上記の実施の形態３、４では、ドーパントとして砒素の場合を示したが、ドーピングにより炭化珪素結晶の格子定数が増加するドーパントであれば、エピタキシャル成長層に炭化珪素を構成する元素であるＣおよびＳｉと同じＩＶ族で、かつ原子数の大きいＧｅ、ＳｎまたはＰｂのいずれかをドーピングすることで、炭化珪素基板とエピタキシャル成長層との格子定数を略一致させることができて、結晶欠陥のエピタキシャル成長層への導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【符号の説明】
【００５１】
１，５１  炭化珪素基板、  ２  バッファ層、  ３，５３  ドリフト層（炭化珪素エピタキシャル層）、  １００，２００  エピタキシャルウエハ、  １０１，２０１  ショットキバリアダイオード、  １０２，２０２  ＭＯＳＦＥＴ。
【図１】
2011140429.tif 000003
【図２】
2011140429.tif 000004
【図３】
2011140429.tif 000005
【図４】
2011140429.tif 000006
【図５】
2011140429.tif 000007
【図６】
2011140429.tif 000008