(57)【要約】【課題】放電パターンによる静電気対策は、これまで主にＩＣチップを備えた半導体装置に対し提示されてきたので、特徴的な電極形状や断面構造を持つフリップチップ実装用のＬＥＤ素子に効果的であるかはっきりしていなかった。【解決手段】ｎ側バンプ２３とｐ側バンプ２４を備え、ＬＥＤ装置１０の回路基板１２にフリップチップ実装する半導体発光素子１３において、ｎ側バンプ２３及びｐ側バンプ２４をメッキ法により形成し、このｎ側バンプ２３に接続する突起２３ａ，２３ｂとｐ側バンプ２４に接続する突起２４ａ，２４ｂとが近接して対向し放電パターンを為す。【選択図】図３
2011253924.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極を備え、半導体発光装置の回路基板にフリップチップ実装する半導体発光素子において、
前記第１電極及び前記第２電極がメッキ法により形成したバンプであり、
前記第１電極に接続する突起と前記第２電極に接続する突起とが近接して対向する放電パターンを有することを特徴とする半導体発光素子。
【請求項２】
前記放電パターンが複数あることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第１電極が電極面の角部にあることを特徴とする請求項１又は２のいずれか一項に記載の半導体発光素子。
【請求項４】
前記第１電極が電極面の辺部にあることを特徴とする請求項１又は２のいずれか一項に記載の半導体発光素子。
【請求項５】
前記バンプが電解メッキ法で形成された金バンプであり、
該金バンプと前記回路基板の電極とが金錫共晶で接合することを特徴とする請求項１から４のいずれか一項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置の回路基板にフリップチップ実装する半導体発光素子に関する。
【背景技術】
【０００２】
半導体素子（ベアチップ、ダイとも呼ばれる）及びこの半導体素子をパッケージ化した半導体装置の多くは静電気による破壊から自分自身を守るため様々な対策をとっている。これらのなかで部材を追加することが不要な静電気対策として、半導体素子を実装する回路基板の電極に放電パターンやガードリングを設けることがある。例えば特許文献１の図１には、ＩＣチップ２を実装した基板１（回路基板）上に両端が電源ランド５と接続する放電パターン７が示されている。
【０００３】
発光する半導体素子としてダイオードの一種である半導体発光素子（以下とくに断らない限りＬＥＤ素子と呼ぶ）が知られている。ＬＥＤ素子をパッケージ化した半導体発光装置（以下とくに断らない限りＬＥＤ装置と呼ぶ）は回路基板を備えることが多く、この回路基板にＬＥＤ素子をフェイスアップ実装ないしフリップチップ実装する。フェイスアップ実装はＬＥＤ素子の電極と回路基板の電極とをワイヤーで接続し、フリップチップ実装はＬＥＤ素子の電極と回路基板の電極とをバンプ等の導電部材を介して直接接続する。
【０００４】
フリップチップ実装は、放熱特性や実装面積、生産性においてメリットがあるためしばしば採用される。例えば、特許文献２の図２には静電気に対する保護素子を兼ねたＳｉダイオード素子７（回路基板）上に発光素子１（ＬＥＤ素子）がフリップチップ実装されている様子が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１３６６０号公報      （図１）
【特許文献２】特開平１１−１９１６４１号公報  （図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これまでの放電パターンによる静電気対策は主にＩＣチップを備えた半導体装置に対し提示されていた。特有な電極形状や断面構造を持つＬＥＤ素子にこれらの対策が有効であるかはっきりしない。またフリップチップ実装方式はＬＥＤ素子の能動面が回路基板に近接しているため静電破壊に対し悪い影響を与えることが懸念される。さらにフリップチップ用のＬＥＤ素子は、一方の面に２種類（アノードとカソード）の電極を備えており、放熱特性を向上させるため発光層と積層する電極（多くの場合、アノード）の面積を発光層と積層しない電極（多くの場合、カソード）の面積より大きくしている。このことも静電破壊の起き方に影響すると考えられる。いずれにしろフリップチップ実装用のＬＥＤ素子は、上層の半導体層（多くの場合、ｐ型半導体層）の一部を除去して下層の半導体層（多くの場合、ｎ型半導体層）を露出させたときに出来る局所的な段差部の周辺で静電気による破壊が起きやすい。
【０００７】
そこで本発明は、この課題に鑑みてなされたものであり、静電気による破壊を防止するための構造を備えたフリップチップ実装用の半導体発光素子の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため本発明の半導体発光素子は、第１電極と第２電極を備え、半導体発光装置の回路基板にフリップチップ実装する半導体発光素子において、
前記第１電極及び前記第２電極がメッキ法により形成したバンプであり、
前記第１電極に接続する突起と前記第２電極に接続する突起とが近接して対向する放電パターンを有することを特徴とする。
【０００９】
前記放電パターンが複数あることが好ましい。
【００１０】
前記第１電極が電極面の角部にあっても良い。
【００１１】
前記第１電極が電極面の辺部にあっても良い。
【００１２】
前記バンプが電解メッキ法で形成された金バンプであり、
該金バンプと前記回路基板の電極とが金錫共晶で接合するのが好ましい。
【発明の効果】
【００１３】
本発明の半導体発光素子は、第１電極に接続する突起と第２電極に接続する突起とが近接し放電パターンを形成している。この半導体発光素子を回路基板にフリップチップ実装した場合、半導体発光装置の外部から回路基板の電極を伝わって静電気が侵入してきても、半導体発光素子の段差部を通る経路の直前に放電パターンが存在するので、静電気は放電パターンを経由し段差部を通ることがない。このため半導体発光素子は静電耐圧が改善する。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態におけるＬＥＤ装置の斜視図。
【図２】図１のＬＥＤ装置の斜視図。
【図３】図２のＬＥＤ素子を電極面から見た平面図。
【図４】図１のＬＥＤ装置の断面図。
【図５】図１のＬＥＤ装置の放電パターンを含む断面図。
【図６】図４のＣで囲んだ領域の拡大図。
【図７】図５のＤで囲んだ領域の拡大図。
【図８】本発明の第２実施形態におけるＬＥＤ素子の電極面の平面図。
【発明を実施するための形態】
【００１５】
以下、添付図１〜８を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
（第１実施形態）
【００１６】
添付図１〜７を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ装置１０（半導体発光装置）の外観を示す斜視図である。ＬＥＤ装置１０は回路基板１２の上に樹脂層１１が積層している。樹脂層１１は蛍光体を含有するシリコーン樹脂からなる。
【００１７】
図２によりＬＥＤ素子１３（半導体発光素子）の実装状況を概説する。図２は図１のＬＥＤ装置１０から樹脂層１１を剥がしとったＬＥＤ装置１０の斜視図である。図２に示すように回路基板１２の板材１６上には−電極１４と＋電極１５が形成されている。その上にはＬＥＤ素子１３がフリップチップ実装されている。このＬＥＤ素子１３のｎ側バンプ（第１電極、カソード電極、図示せず）とｐ側バンプ（第２電極、アノード電極、図示せず）はそれぞれ−電極１４と＋電極１５に接続している。
【００１８】
図３によりＬＥＤ素子１３の電極面を説明する。図３はＬＥＤ素子１３を電極面側から眺めた平面図である。ｎ型半導体層２１には上層にあるｐ型半導体層２２から露出した露出部があり、この露出部にはｐ型半導体層２２とｎ型半導体層の積層構造に由来する段差部２７がある。電極面の角部（露出部）にあるｎ側バンプ２３（第１電極）はｎ型半導体層２１に接続し、ｐ側バンプ２４（第２電極）はｐ型半導体層２２に接続している。発光層（図示せず）は、ｎ型半導体層２１とｐ型半導体層２２の境界部にあり、平面的には概ねｐ型半導体層２２に等しい。このためｎ側バンプ２３は発光層と積層しておらず、ｐ側バンプ２４は発光層と積層している。なお、ｎ側バンプ２３はｐ側バンプ２４より平面積が小さく、ｎ側バンプ２３およびｐ側バンプ２４は電解メッキ法で形成した金バンプであり、金バンプ上面には金錫共晶層（図示せず）を備えている。
【００１９】
ｎ側バンプ２３には突起２３ａと突起２３ｂがあり、ｐ側バンプ２４には突起２４ａと突起２４ｂがある。各突起２３ａ，２３ｂ，２４ａ，２４ｂは金バンプの一部であり先端が尖っている。突起２３ａと突起２４ａは先端が近接し、さらに対向することで放電パターンとなっている。同様に突起２３ｂと突起２４ｂも先端が近接し、さらに対向することで放電パターンとなっている。以上のように本実施形態のＬＥＤ素子１３には２個の放電パターがある。また突起２４ａ，２４ｂは段差部２７を跨ぎ、先端がｎ型半導体層２１の露出部に存在する。
【００２０】
放電パターンに含まれる突起２３ａと突起２４ａの先端間の距離は５０〜１００μｍである。この間隔はｎ側バンプ２３から段差部２７までの距離に比べて十分短くなっている。突起２３ｂと突起２４ｂの先端間距離も同様である。各突起２３ａ，２３ｂ，２４ａ，２４ｂの先端を尖らせることで、静電気による電界を集中させ、静電気の流れる経路を形成しやすくしている。なおバンプ形成工程において先端を鋭利にしたことで先端間距離がばらついてしまう場合は先端を半円形にしても良い。
【００２１】
前述のとおり静電気による破壊はＬＥＤ素子１３の段差部２７で起こりやすい。つまり破壊直前に静電気による高電圧で段差部２７周辺に電界が集中する。そこで放電パターン（突起２３ａ，２４ａ及び突起２３ｂ，２４ｂの対）をｎ側バンプ２３近傍に設け、突起２３ａ，２４ａ及び突起２３ｂ，２４ｂ間に静電気により発生する過渡的で局所的な電圧上昇による電界の集中をひき起こし、ｎ側バンプ２３と段差部２７の間よりも先に突起２３ａ，２４ａ及び突起２３ｂ，２４ｂの間に放電経路を形成しやすくした。
【００２２】
また突起２４ａ，２４ｂの先端がｎ型半導体層２１の露出部にあるのは、静電気が放電パターンを通過したときに発生する熱によるＬＥＤ素子１３の損傷を最小限抑えるためである。つまり、突起２３ａ，２４ａの対向する領域に熱が発生しても、ｎ型半導体層２１はほぼｎ型ＧａＮ層だけからなり厚みも５μｍ程度あるので、ｐ型半導体層２２に比べ丈夫だからである。いっぽうｐ型半導体層２２に含まれるｐ型ＧａＮ層や発光層（ｐ型ＧａＮ層と発光層は平面形状が等しく隣接しているので発光層もｐ型半導体層２２に含ませた）は厚さがそれぞれ数十ｎｍでしかないため、ｐ型半導体層２２領域に放電に伴う熱が発生するとショートが起きやすくなる。
【００２３】
図４によりＬＥＤ装置１０の断面を説明する。図４は図２のＡ−Ａ線に沿ったＬＥＤ装置１０（図１）の断面図である。なおｎ側バンプ２３及びｐ側バンプ２４、並びに回路基板１２のスルーホールを同時に図示できるように図２ではＡ−Ａ線を曲げている。また、Ａ−Ａ線は突起２３ｂ及び突起２４ｂを含まないようにしている。
【００２４】
まずＬＥＤ素子１３の断面から説明する。サファイア基板２５の下にｎ型半導体層２１があり、ｎ型半導体層２１の下面にはｐ型半導体層２２がある。ｎ側バンプ２３及びｐ側
バンプ２４はそれぞれｎ型半導体層２１及びｐ型半導体層２２に付着している。ｎ型半導体層２１はｐ型半導体層２２の一部を削って露出させた露出部を備え、ここにｐ型半導体層２２とｎ型半導体層２１との積層構造に由来する段差部２７（数字は図示せず）が存在する。サファイア基板２５は厚さが２００〜３００μｍ、ｎ型半導体層２１は厚さが５μｍ程度、ｐ型半導体層２２は厚みが１μｍ程度であり、ｎ及びｐ側バンプ２３，２４は厚さが１０〜３０μｍである。
【００２５】
次に回路基板１２の断面を説明する。回路基板１２は板材１６と−及び＋電極１４，１５、スルーホール１４ａ，１５ａ、出力電極１４ｂ，１５ｂからなっている。板材１６の上面に形成された−電極１４及び＋電極１５は、マザー基板（図示せず）の電極と接続するため板材１６の下面に形成された出力電極１４ｂ，１５ｂとそれぞれスルーホール１４ａ，１５ａで接続している。−及び＋電極１４，１５と出力電極１４ｂ，１５ｂは厚さが１０〜２０μｍ程度でニッケルと金を積層した銅箔である。スルーホール１４ａ，１５ａは直径が２００μｍで銅ペーストが充填されている。板材１６は厚さが３００μｍでアルミナからなる。
【００２６】
最後にＬＥＤ装置全体について説明する。樹脂層１１は厚さが４００μｍ程度でシリコーンからなり、回路基板１２とＬＥＤ素子１３を覆っている。ＬＥＤ素子１３のｎ側バンプ２３及びｐ側バンプ２４はそれぞれ回路基板１２の−電極１４及び＋電極１５と接続する。
【００２７】
図５により突起２３ｂ，２４ｂを含むＬＥＤ装置１０の断面を説明する。図５は図２のＢ−Ｂ線に沿ったＬＥＤ装置１０（図１）の断面図である。なおｎ側バンプ２３及びｐ側バンプ２４、並びに回路基板１２のスルーホールを同時に図示できるように図２ではＢ−Ｂ線を曲げている。また、Ｂ−Ｂ線は突起２３ｂ及び突起２４ｂを含むようにしている。
【００２８】
図５は図４に対し突起２３ｂ，２４ｂだけが相違している。突起２３ｂはｎ側バンプ２３から左側に延びた部分である。突起２４ｂはｐ側バンプ２４から右に延びた部分であり、先端は段差部２７（数字は図示せず）を越えｎ側半導体層２１の露出部まで達している。突起２３ｂと突起２４ｂの間隔は前述のとおり５０〜１００μｍである。
【００２９】
図６によりＬＥＤ素子１３と回路基板１２の接合部周辺の積層構造を詳細に説明する。図６は図４のＣで囲んだ領域の拡大図である。図の左側では回路基板１２の板材１６上に、＋電極１５、金錫共晶層２４ｅ、金バンプ部２４ｄ、ＵＢＭ（アンダーバンプメタル）層２４ｃ、メタル層２２ｃ、ｐ型ＧａＮ層２２ｂ、発光層２２ａ、ｎ型半導体層２１が積層している。ｐ側バンプ２４は、金錫共晶層２４ｅ、金バンプ部２４ｄ、ＵＢＭ層２４ｃの積層物である。発光層２２ａとｐ型ＧａＮ層２２ｂとメタル層２２ｃは平面形状が等しく隣接しているのでｐ型半導体層２２としてまとめた。図の右側では回路基板１２の板材１６上に、−電極１４、金錫共晶層２３ｅ、金バンプ部２３ｄ、ＵＢＭ層２３ｃ、ｎ型半導体層２１が積層している。ｎ側バンプ２３は、金錫共晶層２３ｅ、金バンプ部２３ｄ、ＵＢＭ層２３ｃの積層物である。図の中央部には段差部２７があり、段差部２７を覆うように保護層２６がある。保護層２６の左右は保護層２６の開口部に相当し、ｎ側バンプ２３及びｐ側バンプ２４は、開口部とともに保護層２６の一部とも重なりあっている。
【００３０】
−電極１４及び＋電極１５は、厚さが１０〜２０μｍの銅箔と、厚さが２μｍ程度のＮｉ層と厚さが０．３μｍ程度のＡｕ層が積層した構造になっている。金錫共晶層２３ｅ，２４ｅは厚さが２〜３μｍでｎ側バンプ２３及びｐ側バンプ２４と−電極１４及び＋電極１５を接合する。金錫共晶接合は融点を３００℃〜４２０℃に設定できるため、２５０℃前後のリフロー温度でＬＥＤ装置１０をマザー基板に実装するときに、共晶接合部が固体のまま維持されるので有利な接合法である。金バンプ部２３ｄ，２４ｄは厚さが１０〜３
０μｍである。ＵＢＭ層２３ｃ，２４ｃは、金バンプ部２３ｄ，２４ｄを電解メッキ法で形成するときの共通電極（メッキ電極ともいう）が金バンプ部２３ｄ，２４ｄを分離する際に残ったものであり、厚さが０．３μｍで、ＴｉＷとＡｕの２層構造になっている。
【００３１】
メタル層２２ｃは、電流分布の改善やオーミックコンタクト、反射機能、原子拡散防止など様々な目的を達成するためＩＴＯ層、Ａｇ層、Ａｕ層など様々な金属薄膜が積層したものである。ｐ型ＧａＮ層２２ｂは厚さが１２０ｎｍ、発光層２２ａは厚さが６０ｎｍであり、メタル層２２ｃとｐ型ＧａＮ層２２ｂ、発光層２２ａからなるｐ型半導体層２２は厚さが約１μｍになる。ｎ型ＧａＮからなるｎ型半導体層２１は厚さが約５μｍである。この結果、段差部２７は高さが１μｍ程度になる。
【００３２】
図７により突起２３ｂ，２４ｂからなる放電パターンの説明を追加する。図７は図５のＤで囲んだ領域の拡大図であり、図６とは突起２３ｂ，２４ｂだけが相違する。突起２３ｂ，２４ｂからなる放電パターンの間隙は保護層２６を介してｎ型半導体層２１の下部にある。放電による高熱がこの間隙付近に発生しても、熱の影響が保護層２６及びｎ型半導体層２１の一部分の損傷で済めばＬＥＤ素子１３の基本的な機能は維持される。
（第２実施形態）
【００３３】
添付図８を参照しながら本発明の第２実施形態について説明する。ＬＥＤ素子１３ａを実装したＬＥＤ装置の外観（図示せず）は、樹脂層を備えている状態では第１実施形態の図１と等しく、樹脂層を剥がした状態では回路基板上の−及び＋電極の形状が第１実施形態の図２と異なる。
【００３４】
図８によりＬＥＤ素子１３ａの電極面を説明する。図８はＬＥＤ素子１３ａを電極面側から眺めた平面図である。第１実施形態の図１との大きな違いは、ｎ型半導体層３１の露出部が右辺中央部に存在することである。この露出部にはｎ側バンプ３３と、ｎ型半導体層３１とｐ型半導体層３２との積層構造に由来する段差部２８とがある。ｎ側バンプ３３には３個の突起３３ａ，３３ｂ，３３ｃがあり、ｐ側バンプ３４には３個の突起３４ａ，３４ｂ，３４ｃがある。突起３３ａ，３４ａ及び突起３３ｂ，３４ｂ、及び突起３３ｃ，３４ｃの対は、それぞれ放電パターンとなっている。突起３３ａ，３４ａ、及び突起３３ｃ，３４ｃの対からなる放電パターンは辺に沿って配置され、突起３３ｂ，３４ｂの対からなる放電パターンは水平方向の中心線（図示せず）上にある。各突起３４ａ，３４ｂ，３４ｃは段差部を跨いで先端がｎ型半導体層３１の露出部にある。放電するメカニズム、及び放電パターンの間隙がｎ型半導体層上にある理由は第１実施形態と同じである。
【００３５】
なお、第１及び第２実施形態のｎ側及びｐ側バンプ２３，２４は電解メッキ法によって形成された金バンプであったが、メッキ法は電解メッキ法だけに限られることはなく、蒸着法やスパッタ法などであっても良い。これらのメッキ法はバンプの平面形状を比較的自由に設定できるので簡単に突起を形成できる。また第１及び第２実施形態ではコアとなる金属が金であったが、半田や銅、アルミニウムなど他の金属材料であっても良い。このなかで金バンプは金錫共晶接合が容易に採用でき、この金錫共晶による接合部はリフロー時に接合部が固体のまま維持されるので突起部が溶解してショートすることが少ないという特徴がある。
【００３６】
第１及び第２実施形態では、サファイア基板２５上にｎ型半導体層２１を形成した構造であったので、第１電極がｎ側バンプ２３，３３であり第２電極がｐ側バンプ２４，３４であった。サファイア基板上にｐ型半導体層を形成した構造である場合は、第１電極がｐ側バンプ，第２電極がｎ側バンプとなる。
【符号の説明】
【００３７】
１０…ＬＥＤ装置（半導体発光装置）、
１１…樹脂層、
１２…回路基板、
１３，１３ａ…ＬＥＤ素子（半導体発光素子）、
１４…−電極、
１４ａ，１５ａ…スルーホール、
１４ｂ，１５ｂ…出力電極、
１５…＋電極、
１６…板材、
２１，３１…ｎ型半導体層、
２２，３２…ｐ型半導体層、
２２ａ…発光層
２２ｂ…ｐ型ＧａＮ層、
２２ｃ…メタル層、
２３，３３…ｎ側バンプ（第１電極）、
２３ａ，２３ｂ，２４ａ，２４ｂ，
３３ａ，３３ｂ，３３ｃ，３４ａ，３４ｂ，３４ｃ…突起
２３ｃ，２４ｃ…ＵＢＭ層、
２３ｄ，２４ｄ…金バンプ部、
２３ｅ，２４ｅ…金錫共晶層、
２４，３４…ｐ側バンプ（第２電極）、
２５…サファイア基板、
２６…保護層、
２７，２８…段差部。
【図１】
2011253924.tif 000003
【図２】
2011253924.tif 000004
【図３】
2011253924.tif 000005
【図４】
2011253924.tif 000006
【図５】
2011253924.tif 000007
【図６】
2011253924.tif 000008
【図７】
2011253924.tif 000009
【図８】
2011253924.tif 000010