(57)【要約】【課題】固体撮像素子の画素特性を改善することを可能にすると共に、製造コストを低減することができる、固体撮像素子の製造方法を提供する。【解決手段】固体撮像素子を製造する際に、半導体基体１内に、同一のマスクを使用して、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域５を形成し、この電荷蓄積領域５の上に第２導電型の第２の不純物領域６を形成する工程と、半導体基体１の表面上に、電荷蓄積領域５上にまでわたって、電荷転送部を構成する転送ゲート９を形成する工程と、転送ゲート９もマスクとして利用して、イオン注入により、センサ部の半導体基体１の表面に、第２導電型の第２の不純物領域６よりも不純物濃度が高い、第２導電型の第１の不純物領域７を形成する工程とを行う。【選択図】図２
2011253962.tif 000002
【特許請求の範囲】
【請求項１】
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子を製造する方法であって、
半導体基体内に、同一のマスクを使用して、イオン注入により、前記センサ部を構成する第１導電型の電荷蓄積領域を形成し、前記電荷蓄積領域の上に第２導電型の第２の不純物領域を形成する工程と、
前記半導体基体の表面上に、前記電荷蓄積領域上にまでわたって、前記電荷転送部を構成する転送ゲートを形成する工程と、
前記転送ゲートもマスクとして利用して、イオン注入により、前記センサ部の前記半導体基体の表面に、前記第２導電型の第２の不純物領域よりも不純物濃度が高い、第２導電型の第１の不純物領域を形成する工程とを含む
固体撮像素子の製造方法。
【請求項２】
前記電荷蓄積領域の下に、イオン注入により、第２導電型の第３の不純物領域を形成する工程をさらに含む、請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記第２導電型の第３の不純物領域を、前記同一のマスクを使用して、イオン注入により形成する、請求項２に記載の固体撮像素子の製造方法。
【請求項４】
前記第２導電型の第３の不純物領域を形成するイオン注入の第２導電型不純物のドーズ量を、前記電荷蓄積領域を形成するイオン注入の第１導電型不純物のドーズ量よりも少なくする、請求項２に記載の固体撮像素子の製造方法。
【請求項５】
前記第２導電型の第３の不純物領域を、前記電荷蓄積領域よりも前記転送ゲート側に寄って形成する、請求項２に記載の固体撮像素子の製造方法。
【請求項６】
前記第２導電型の第３の不純物領域を、前記画素の全体にわたって形成する、請求項２に記載の固体撮像素子の製造方法。
【請求項７】
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子であって、
半導体基体と、
前記半導体基体の表面上に形成され、前記電荷転送部を構成する転送ゲートと、
前記センサ部を構成し、前記転送ゲートの下まで延長して形成された、第１導電型の電荷蓄積領域と、
前記センサ部の前記半導体基体の表面に形成された、第２導電型の第１の不純物領域と、
前記電荷蓄積領域の上であり、前記第２導電型の第１の不純物領域よりも下に、前記電荷蓄積領域とセルフアラインして形成された、前記第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域とを含む
固体撮像素子。
【請求項８】
前記電荷蓄積領域の下に形成された、第２導電型の第３の不純物領域をさらに含む、請求項７に記載の固体撮像素子。
【請求項９】
前記第２導電型の第３の不純物領域は、前記電荷蓄積領域及び前記第２導電型の第２の不純物領域とセルフアラインして形成されている、請求項８に記載の固体撮像素子。
【請求項１０】
前記第２導電型の第３の不純物領域の不純物濃度が、前記電荷蓄積領域の不純物濃度よりも低い、請求項８に記載の固体撮像素子。
【請求項１１】
前記第２導電型の第３の不純物領域は、前記電荷蓄積領域よりも前記転送ゲート側に寄って形成されている、請求項８に記載の固体撮像素子。
【請求項１２】
前記第２導電型の第３の不純物領域は、前記画素の全体にわたって形成されている請求項８に記載の固体撮像素子。
【請求項１３】
入射光を集光する集光光学部と、
光電変換が行われるセンサ部と、前記センサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成され、半導体基体と、前記半導体基体の表面上に形成され、前記電荷転送部を構成する転送ゲートと、前記センサ部を構成し、前記転送ゲートの下まで延長して形成された、第１導電型の電荷蓄積領域と、前記センサ部の前記半導体基体の表面に形成された、第２導電型の第１の不純物領域と、前記電荷蓄積領域の上であり、前記第２導電型の第１の不純物領域よりも下に、前記電荷蓄積領域とセルフアラインして形成された、前記第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域とを含む固体撮像素子と、
前記固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法、固体撮像素子及びこの固体撮像素子を備えた撮像装置に係わる。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサでは、多画素化と微細化が進んでいる。
しかしながら、画素が微細化されるに従い、各種の画素特性の低下が著しくなる。
【０００３】
そこで、飽和電荷量（Ｑｓ）の維持、転送改善、白点改善、感度向上といった画素特性を、維持或いは改善させることを目的として、さらに、それぞれの画素へイオン注入を行うことが提案されている（例えば、特許文献１〜特許文献３を参照）。
このように、画素へイオン注入を行うことにより、従来の構造に対して、新たな不純物領域を付加して、ポテンシャル分布等を制御することができ、これにより、画素特性を改善することが可能になる。
【０００４】
しかしながら、このような構成では、新たな不純物領域を付加することにより、画素の構造が複雑になる。
そのため、製造工程が増加して、製造コストが高くなることから、イメージセンサのチップのコストも高くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２２３１３４号公報
【特許文献２】特開２００２−３７３９７８号公報
【特許文献３】特開２００４−２７３９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素が微細化されることに伴う、画素特性の低下に対して、画素特性を改善する構成としては、前記特許文献１〜特許文献３に開示された構成の他にも、例えば、図６に固体撮像素子の概略構成図（断面図）を示す構成とすることが考えられる。
【０００７】
図６に示す固体撮像素子は、各画素がｐ型の素子分離領域５３によって分離され、この素子分離領域５３で分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。図中５１は、半導体基体（半導体基板又は半導体基板とその上の半導体エピタキシャル層）を示し、５２は、半導体基体５１に埋め込まれて形成されたｐ−の半導体ウェル領域を示す。
【０００８】
この固体撮像素子では、特に、フォトダイオードの部分において、ｎ＋の電荷蓄積領域５５と、表面に形成された暗電流抑制のためのｐ＋＋の正電荷蓄積領域５８との間に、正電荷蓄積領域５８よりは不純物濃度が低い、ｐ＋領域５６を形成している。このｐ＋領域５６は、フォトダイオードから転送ゲート６０の下まで延長して形成されている。
正電荷蓄積領域５８により、転送ゲート６０の脇のピニングを強化しつつ、飽和電荷量（Ｑｓ）を貯めているが、正電荷蓄積領域５８だけでは、転送ゲート６０の下のピニングが不足するので、白点が発生しやすくなる、という問題を生じる。ｐ＋領域５６を転送ゲート６０の下まで延長して形成したので、転送ゲート６０の下のピニングを強化することができる。
ただし、ｐ＋領域５６を設けただけでは、ｐ＋領域５６によって転送ゲート６０の下のポテンシャルが変調されにくくなり、転送バリアが発生する。
そこで、転送ゲート６０のオン時のポテンシャル変調を助けるために、ｎ−領域５７を設けている。そして、このｎ−領域５７を、転送ゲート６０の下を通り、ｎ型のフローティングディフュージョン５９の下にまで延長して形成している。
このｎ−領域５７を設けたことにより、電荷の転送を改善することができる。
また、電荷蓄積領域５５の下に低濃度のｐ−領域５４を形成して、フォトダイオードとフローティングディフュージョンとの間のオーバーフローバリア（以下、ＯＦＢ）を高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくするようにしている。
【０００９】
この固体撮像素子を製造する場合には、それぞれの不純物領域をイオン注入によって形成する。図６の固体撮像素子の製造工程のうち、イオン注入工程を、図７Ａ〜図７Ｃに示す。ただし、図７Ａ〜図７Ｃでは、画素を分離する、ｐ型の素子分離領域５３の図示は省略している。
まず、図７Ａに示すように、ｎ型不純物のイオン注入によりｎ−領域５７を形成し、ｐ型不純物のイオン注入によりｐ＋領域５６を形成する。
続いて、図７Ｂに示すように、転送ゲート６０を形成した後に、この転送ゲート６０もマスクとして利用して、ｐ型不純物のイオン注入によりｐ−領域５４を形成し、ｎ型不純物のイオン注入によりｎ＋の電荷蓄積領域５５を形成する。
次に、転送ゲート６０の側壁に、絶縁層によってサイドウォール６１を形成し、このサイドウォール６１もマスクとして利用して、ｎ型のフローティングディフュージョン５９と、ｐ＋＋の正電荷蓄積領域５８とを順次形成する。
その後、素子分離領域５３を形成することにより、図６に示した固体撮像素子を製造することができる。
なお、素子分離領域５３は、これらの不純物領域よりも前に形成することも可能である。
【００１０】
また、図７Ａ〜図７Ｃに示したイオン注入工程を、一部変更したイオン注入工程を、図８Ａ〜図８Ｃに示す。
図８Ａは、図７Ａと同じ状態であり、ｎ−領域５７とｐ＋領域５６とが形成されている。
次に、図８Ｂに示すように、転送ゲート６０及びその側壁のサイドウォール６１を順次形成し、サイドウォール６１もマスクとして利用して、ｐ−領域５４を形成し、ｎ＋の電荷蓄積領域５５を形成する。
次に、図８Ｃに示すように、サイドウォール６１もマスクとして利用して、ｎ型のフローティングディフュージョン５９と、ｐ＋＋の正電荷蓄積領域５８とを順次形成する。
その後、素子分離領域５３を形成する。
この場合、製造される固体撮像素子は、図６の構成よりも、電荷蓄積領域５５及びｐ−領域５４の左端が、サイドウォール６１の分だけ右にずれて形成される。
【００１１】
図７及び図８のいずれのイオン注入工程の場合も、ｐ−領域５４、電荷蓄積領域５５、ｎ−領域５７、ｐ＋領域５６の４つの不純物領域の範囲がそれぞれ異なっているため、各不純物領域を形成するイオン注入毎に、異なるマスクを形成する必要がある。
このため、製造工程が増加して、製造コストが高くなり、イメージセンサのチップのコストも高くなる。
また、転送ゲート６０下のポテンシャル勾配は、イオン注入の合わせずれに影響を受けるので、マスクを形成するためのフォトリソグラフィの合わせ精度を厳しく管理する必要がある。
【００１２】
上述した問題の解決のために、本発明においては、固体撮像素子の画素特性を改善することを可能にすると共に、製造コストを低減することができる、固体撮像素子の製造方法及び固体撮像素子を提供するものである。また、固体撮像素子を備えた撮像装置を提供するものである。
【課題を解決するための手段】
【００１３】
本発明の固体撮像素子の製造方法は、光電変換が行われるセンサ部と、このセンサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子を製造する方法である。
そして、半導体基体内に、同一のマスクを使用して、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域を形成し、電荷蓄積領域の上に第２導電型の第２の不純物領域を形成する工程を含む。
また、半導体基体の表面上に、電荷蓄積領域上にまでわたって、電荷転送部を構成する転送ゲートを形成する工程を含む。
さらに、転送ゲートもマスクとして利用して、イオン注入により、センサ部の半導体基体の表面に、第２導電型の第２の不純物領域よりも不純物濃度が高い、第２導電型の第１の不純物領域を形成する工程を含む。
【００１４】
本発明の固体撮像素子は、光電変換が行われるセンサ部と、このセンサ部で発生した電荷が転送される電荷転送部を含んで、画素が構成された固体撮像素子である。
そして、半導体基体と、この半導体基体の表面上に形成され、電荷転送部を構成する転送ゲートと、センサ部を構成し、転送ゲートの下まで延長して形成された、第１導電型の電荷蓄積領域とを含む。
また、センサ部の半導体基体の表面に形成された、第２導電型の第１の不純物領域を含む。
さらに、電荷蓄積領域の上であり、第２導電型の第１の不純物領域よりも下に、電荷蓄積領域とセルフアラインして形成された、第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域を含む。
【００１５】
本発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、本発明の撮像装置は、固体撮像素子が前記本発明の固体撮像素子の構成であるものである。
【００１６】
上述の本発明の固体撮像素子の製造方法によれば、同一のマスクを使用して、イオン注入により、センサ部を構成する第１導電型の電荷蓄積領域を形成し、電荷蓄積領域の上に第２導電型の第２の不純物領域を形成する。これにより、第１導電型の電荷蓄積領域及び第２導電型の第２の不純物領域が、セルフアラインして形成される。また、２つの領域のイオン注入を同一のマスクを使用して行っているので、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
さらに、電荷転送部を構成する転送ゲートを、電荷蓄積領域上にまでわたって形成している。これにより、第１導電型の電荷蓄積領域及び第２導電型の第２の不純物領域が、転送ゲートの下まで延長して形成されることになる。即ち、第２導電型の第２の不純物領域が転送ゲートの下まで延長して形成されるので、転送ゲートのピニングを強化することができる。そして、第１導電型の電荷蓄積領域が電荷転送部の転送ゲートの下まで延長して形成されるので、電荷蓄積領域自体が変調され、また第２の不純物領域によって転送バリアが発生することを抑制するので、電荷の変調を改善することができる。これにより、固体撮像素子の画素特性を改善することが可能になる。
【００１７】
上述の本発明の固体撮像素子によれば、電荷蓄積領域の上であり、第２導電型の第１の不純物領域よりも下に、第２導電型の第１の不純物領域よりも不純物濃度の低い、第２導電型の第２の不純物領域が、電荷蓄積領域とセルフアラインして形成されている。
第２導電型の第２の不純物領域が電荷蓄積領域とセルフアラインして形成されているので、これら第２の不純物領域及び電荷蓄積領域を同一のマスクを使用して、それぞれイオン注入により形成することができる。これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
さらに、第１導電型の電荷蓄積領域が電荷転送部の転送ゲートの下まで延長して形成されていて、第２導電型の第２の不純物領域は、電荷蓄積領域とセルフアラインして形成されている。即ち、この第２導電型の第２の不純物領域も、転送ゲートの下まで延長して形成されているので、転送ゲートのピニングを強化することができる。そして、第１導電型の電荷蓄積領域が電荷転送部の転送ゲートの下まで延長して形成されているので、電荷蓄積領域自体が変調され、また第２の不純物領域によって転送バリアが発生することを抑制するので、電荷の変調を改善することができる。これにより、画素特性を改善することが可能になる。
【００１８】
上述の本発明の撮像装置によれば、固体撮像素子が前記本発明の固体撮像素子の構成であることにより、固体撮像素子において、製造する際の工程数を削減し、画素特性を改善することが可能になる。
【発明の効果】
【００１９】
上述の本発明によれば、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
これにより、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
【００２０】
また、本発明によれば、電荷の転送を改善して、画素特性を改善することが可能になるので、良好な画素特性を有する固体撮像素子を実現することができる。
そして、画素の微細化を図っても、良好な画素特性を実現することが可能になるため、画素を微細化して、画素数の増大や小型化を図ることが可能になる。
【００２１】
従って、本発明により、固体撮像素子を備えた撮像装置を、より安価に構成することができ、安定して動作する信頼性の高い撮像装置を実現することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図２】Ａ〜Ｃ  図１の固体撮像素子の製造方法を示す製造工程図である。
【図３】本発明の第２の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図４】本発明の第３の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図５】本発明の第４の実施の形態の撮像装置の概略構成図（ブロック図）である。
【図６】固体撮像素子の概略構成図（断面図）である。
【図７】Ａ〜Ｃ  図６の固体撮像素子の製造方法を示す製造工程図である。
【図８】Ａ〜Ｃ  固体撮像素子の製造方法を示す製造工程図である。
【発明を実施するための形態】
【００２３】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像素子）
２．第２の実施の形態（固体撮像素子）
３．第３の実施の形態（固体撮像素子）
４．第４の実施の形態（撮像装置）
【００２４】
＜１．第１の実施の形態＞
本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）を、図１に示す。
この固体撮像素子は、シリコン又はその他の半導体からなる、ｎ−の半導体基体１の表面に、センサ部のフォトダイオード（ＰＤ）と、転送ゲート９による電荷転送部と、フローティングディフュージョン（ＦＤ）８が形成されて、構成されている。
半導体基体１としては、半導体基板（シリコン基板等）や、半導体基板及びその上の半導体エピタキシャル層を用いることができる。
【００２５】
半導体基体１には、ｐ−の半導体ウェル領域２が埋め込まれて形成されている。
この半導体ウェル領域２は、画素領域全面に、もしくは、固体撮像素子のチップ全面にわたって形成されていて、基板と画素部とを分離している。
【００２６】
半導体ウェル領域２よりも上方は、各画素がｐ型の素子分離領域３によって分離されている。この素子分離領域３によって分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。
【００２７】
フォトダイオードの部分においては、ｎ＋の電荷蓄積領域５と、表面に形成された暗電流抑制のためのｐ＋＋の正電荷蓄積領域７との間に、正電荷蓄積領域７よりは不純物濃度が低い、ｐ＋領域６を設けている。
また、電荷蓄積領域５の下に低濃度のｐ−領域４が形成されている。このｐ−領域４の不純物濃度は、飽和電荷量（Ｑｓ）を大きくするために、電荷蓄積領域５の不純物濃度よりも小さくすることが望ましい。
【００２８】
電荷転送部においては、半導体基体１の表面上に、図示しない薄いゲート絶縁膜を介して、転送ゲート９が形成されており、この転送ゲート９の側壁に、絶縁層によってサイドウォール１０が形成されている。
転送ゲート９は、例えば、多結晶シリコンによって形成することができる。
【００２９】
図中左の素子分離領域３の表面には、ｎ型のフローティングディフュージョン（ＦＤ）８が形成されている。
フローティングディフュージョン８及びセンサ部の正電荷蓄積領域７は、転送ゲート９のサイドウォール１０の位置に合わせて、その外側に形成されている。
転送ゲート９は、フォトダイオードとフローティングディフュージョン８との間で、電荷を転送する役割を担う。フローティングディフュージョン８は、転送された電荷を蓄積する。
【００３０】
それぞれの不純物領域の不純物濃度は、例えば、半導体ウェル領域２が１０１０ｃｍ−３オーダー、素子分離領域３が１０１２ｃｍ−３オーダー、ｐ−領域４が１０１１〜１０１２ｃｍ−３程度とされる。
【００３１】
本実施の形態においては、特に、電荷蓄積領域５とその上のｐ＋領域６が、セルフアラインして形成されている。そして、図中破線で示すように、左の端縁が揃って形成されている。
また、これら電荷蓄積領域５及びｐ＋領域６が、共に転送ゲート９の下まで延長して形成されている。
ｐ＋領域６が転送ゲート９の下まで延長して形成されていることにより、図６に示した構成と同様に、転送ゲート９の下のピニングを強化することができる。
ｎ＋の電荷蓄積領域５が転送ゲート９の下まで延長して形成されていることにより、ｐ＋領域６によって転送バリアが発生することを抑制して、電荷の転送を改善することができる。これにより、図６のｎ−領域５７を設けなくても、電荷蓄積領域５で同じ役割を果たすことができるので、イオン注入する領域を減らして、工程数を削減することができる。
そして、電荷蓄積領域５とその上のｐ＋領域６が、セルフアラインして形成されているので、後述するように、同じマスクを使用して順次イオン注入することができるので、マスクの数を減らすことができる。
【００３２】
さらに、本実施の形態においては、電荷蓄積領域５の下のｐ−領域４が、センサ部から転送ゲート９の下を経て、左の素子分離領域３まで延長して形成されている。
ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、ｐ−領域４が転送ゲート９の下にも形成されているので、図６に示した構成よりも、ＯＦＢを高くすることができる。
【００３３】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
なお、イオン注入工程以外の工程については、従来の固体撮像素子と同様に行うことができるので、詳細な説明は省略する。
【００３４】
まず、図２Ａに示すように、同一のマスクを使用して、ｎ型不純物のイオン注入によりｎ＋の電荷蓄積領域５を形成し、ｐ型不純物のイオン注入によりｐ＋領域６を形成する。
これにより、電荷蓄積領域５及びｐ＋領域６がセルフアラインして形成される。
イオン注入の直後は、ｎ＋領域とｐ＋領域とが重なっているが、不純物を活性化するための熱によって拡散すると、電荷蓄積領域５及びｐ＋領域６の端縁に若干のずれを生じることがあるが、このずれを数十ｎｍ以内にすることが可能である。
【００３５】
続いて、図２Ｂに示すように、別のマスクを使用して、ｐ型不純物のイオン注入によりｐ−領域４を形成する。ここで、ｐ−領域４の不純物濃度が電荷蓄積領域５の不純物濃度よりも小さくなるように、ｐ−領域４のｐ型不純物のドーズ量を、電荷蓄積領域５のｎ型不純物のドーズ量よりも少なくすることが望ましい。
【００３６】
次に、図２Ｃに示すように、転送ゲート９及びその側壁のサイドウォール１０を順次形成し、サイドウォール１０もマスクとして利用して、ｎ型のフローティングディフュージョン８と、ｐ＋＋の正電荷蓄積領域７とを順次形成する。なお、転送ゲート９は、電荷蓄積領域５及びｐ＋領域６上にまでわたって形成する。これにより、電荷蓄積領域５及びｐ＋領域６が、転送ゲート９の下にまで延長して形成される。
【００３７】
その後、素子分離領域３を形成することにより、図１に示した固体撮像素子を製造することができる。
なお、素子分離領域３は、これら図示した不純物領域４，５，６，７，８よりも前に形成することも可能である。
【００３８】
図７Ａ〜図７Ｃの、図６に示した固体撮像素子の製造工程と比較すると、この製造工程では、転送ゲート９を形成する前の３回のイオン注入のうち、２回のイオン注入を同一のマスクを使用して行っている点で相違している。２回のイオン注入を同一のマスクを使用して行っているので、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
【００３９】
上述の本実施の形態の構成によれば、電荷蓄積領域５とその上のｐ＋領域６が、セルフアラインして形成されているので、これら電荷蓄積領域５及びｐ＋領域６を、同一のマスクを使用して、それぞれイオン注入により形成することができる。これにより、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
【００４０】
また、電荷蓄積領域５及びｐ＋領域６が転送ゲート９の下まで延長して形成されている。
ｐ＋領域６が転送ゲート９の下まで延長して形成されていることにより、転送ゲート９の下のピニングを強化することができる。
そして、ｎ＋の電荷蓄積領域５が転送ゲート９の下まで延長して形成されていることにより、電荷蓄積領域５自体が変調されることになり、また、ｐ＋領域６によって転送バリアが発生することを抑制するので、電荷の転送を改善することができる。これにより、図６の固体撮像素子と比較すると、電荷蓄積領域５で図６のｎ−領域５７と同じ役割を果たすことができるので、ｎ−領域５７が不要になる。
従って、イオン注入する領域を減らして、この点でも工程数を削減することができる。
【００４１】
また、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下を経て、左の素子分離領域３まで延長して形成されている。これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、電荷蓄積領域５自体が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００４２】
ところで、図１では、１画素のフォトダイオードと１つのフローティングディフュージョンを図示していた。
本実施の形態において、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
ＦＤを複数個の画素で共有した場合には、ＦＤと画素との位置関係が、共有しない構成のように全画素で同じにはなっていないので、フォトダイオード（ＰＤ）から見たＦＤの位置が、ＦＤを共有する複数個の画素で異なる。
そのため、転送ゲートに合わせて形成されるＦＤと、ＰＤの電荷蓄積領域との合わせずれが発生すると、ＦＤを共有する複数個の画素において、ＦＤとＰＤとの間の距離が異なってしまう。このとき、これらの画素では、飽和電荷量（Ｑｓ）等の画素特性に差を生じる。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
また、本実施の形態では、このｐ−領域４が電荷蓄積領域５よりもＦＤ８側（転送ゲート９側）に寄って形成されていることにより、さらに、Ｑｓ等の画素特性の差を低減することができる。
【００４３】
なお、上述の実施の形態では、ｐ−領域４は、電荷蓄積領域５及びｐ＋領域６とは別のマスクを用いて形成していたが、ｐ−領域４も同じマスクを用いてイオン注入して形成することが可能である。
この場合、ｐ−領域４は、電荷蓄積領域５及びｐ＋領域６とセルフアラインして形成され、電荷蓄積領域５及びｐ＋領域６と同様に、転送ゲート９の下の途中まで形成される。
【００４４】
＜２．第２の実施の形態＞
本発明の第２の実施の形態の固体撮像素子の概略構成図（断面図）を、図３に示す。
本実施の形態では、特に、電荷蓄積領域５の下に形成された、ｐ−領域４が、フローティングディフュージョン８の下まで延長して形成されている。
その他の構成は、図１及び図２に示した第１の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
本実施の形態の固体撮像素子は、ｐ−領域４を形成するイオン注入工程で使用するマスクのパターンを変更すれば、第１の実施の形態の固体撮像素子と同様にして製造することができる。
【００４５】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、電荷蓄積領域５とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
これにより、第１の形態と同様に、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図６のｎ−領域５７が不要になる。
従って、イオン注入する領域を減らして、この点でも工程数を削減することができる。
【００４６】
また、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下を経て、左の素子分離領域３内のフローティングディフュージョン８の下まで延長して形成されている。
これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、電荷蓄積領域５自体が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００４７】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
また、本実施の形態では、このｐ−領域４がＦＤ８の下まで形成されていることにより、さらに、Ｑｓ等の画素特性の差を低減することができ、第１の実施の形態よりもさらに画素特性の差を低減することができる。
【００４８】
＜３．第３の実施の形態＞
本発明の第３の実施の形態の固体撮像素子の概略構成図（断面図）を、図４に示す。
本実施の形態では、特に、電荷蓄積領域５の下に形成された、ｐ−領域４が、左右に形成された素子分離領域３を貫いて、画素全体に形成されている。
好ましくは、ｐ−領域４を、半導体ウェル領域２と同様に、画素領域全体、もしくは、固体撮像素子のチップ全体に、形成する。
その他の構成は、第１の実施の形態及び第２の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
本実施の形態の固体撮像素子は、ｐ−領域４を形成するイオン注入工程で使用するマスクのパターンを変更すれば、第１の実施の形態の固体撮像素子と同様にして製造することができる。
【００４９】
上述の本実施の形態の構成によれば、第１の実施の形態と同様に、電荷蓄積領域５とその上のｐ＋領域６が、セルフアラインして形成され、転送ゲート９の下まで延長して形成されている。
これにより、第１の形態と同様に、固体撮像素子を製造する際の、マスクの枚数を減らして、工程数を削減することができる。また、合わせずれに対するマージンを拡大させることができる。
従って、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能になる。
また、転送ゲート９の下のピニングを強化することができ、電荷の転送を改善することができるので、図６のｎ−領域５７が不要になる。
従って、イオン注入する領域を減らして、この点でも工程数を削減することができる。
【００５０】
また、電荷蓄積領域５の下のｐ−領域４が、転送ゲート９の下や左の素子分離領域３内のフローティングディフュージョン８の下にも形成されている。
これにより、ｐ−領域４によって、フォトダイオードとフローティングディフュージョンとの間のＯＦＢを高くして、フォトダイオードの飽和電荷量（Ｑｓ）を大きくすることができる。さらに、図６に示した固体撮像素子と比較して、ＯＦＢを高くすることができる。
そして、電荷蓄積領域５自体が変調されることと併せて、ｐ−領域４の作用によって、転送ゲート９のゲート長を短くしても、良好に転送を行うことが可能になる。これにより、転送ゲート９のゲート長を短くして、画素を縮小することも可能になる。
【００５１】
また、本実施の形態では、ｐ−領域４が画素全体に形成されているので、ｐ−領域４と他の不純物領域５，６，７との合わせずれを生じることがない。これにより、ｐ−領域４と他の不純物領域５，６，７との合わせずれに起因する、製造歩留まりの低下を回避することができる。
【００５２】
本実施の形態においても、さらに、１つのフローティングディフュージョン（ＦＤ）を、複数個（例えば、２個や４個）の画素で共有する構成とすることも可能である。
本実施の形態では、電荷蓄積領域５の下にｐ−領域４を形成しているので、このｐ−領域４の作用によって、フローティングディフュージョン（ＦＤ）８を複数個の画素で共有した構成とした場合でも、Ｑｓ等の画素特性の差を低減することができる。
また、本実施の形態では、このｐ−領域４がＦＤ８の下まで形成されていることにより、さらに、Ｑｓ等の画素特性の差を低減することができ、第１の実施の形態よりもさらに画素特性の差を低減することができる。
【００５３】
上述の実施の形態では、センサ部のフォトダイオードの第１導電型の電荷蓄積領域５をｎ型として、その上の第２導電型の不純物領域（ｐ＋領域６と正電荷蓄積領域７）をｐ型としていた。
本発明では、上述の実施の形態とは導電型を逆にして、ｐ型の電荷蓄積領域と、その上のｎ型の不純物領域（ｎ＋領域や負電荷蓄積領域）とを形成した構成とすることも可能である。
【００５４】
＜４．第４の実施の形態(撮像装置)＞
本発明の第４の実施の形態の撮像装置の概略構成図（ブロック図）を、図５に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
【００５５】
図５に示すように、この撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した各実施の形態の固体撮像素子等、本発明の固体撮像素子を用いることができる。
【００５６】
本実施の形態の撮像装置５００によれば、本発明の固体撮像素子、即ち、前述したように、製造コストを低減することができ、所要時間の短縮や歩留まりの向上を図ることも可能である固体撮像素子を用いている。これにより、より安価に撮像装置５００を構成することができ、安定して動作する信頼性の高い撮像装置５００を構成することができる、という利点がある。
【００５７】
なお、本発明の撮像装置は、図５に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
【００５８】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００５９】
１  半導体基体、２  半導体ウェル領域、３  素子分離領域、４  ｐ−領域、５  電荷蓄積領域、６  ｐ＋領域、７  正電荷蓄積領域、８  フローティングディフュージョン（ＦＤ）、９  転送ゲート、１０  サイドウォール、５００  撮像装置、５０１  撮像部、５０２  結像光学系、５０３  信号処理部
【図１】
2011253962.tif 000003
【図２】
2011253962.tif 000004
【図３】
2011253962.tif 000005
【図４】
2011253962.tif 000006
【図５】
2011253962.tif 000007
【図６】
2011253962.tif 000008
【図７】
2011253962.tif 000009
【図８】
2011253962.tif 000010