(57)【要約】【課題】１台のリモートＩＯ子局で複数の入出力回路との間でデータを入出力できる。【解決手段】リモートＩＯ子局の出力ワードラッチ回路４にラッチされる入出力データは、入出力回路についてのラインアドレスと、入出力モードを指定するコマンドと、複数ビット構成の入出力データとを有する。ラインアドレス生成回路６は、ラインアドレスまたはコマンドによって表示出力回路１５またはキー入力回路１７の１つを決定し、その入出力データをレジスタ７または９に書き込む。ラインアドレスカウンタ１０はレジスタ７の出力データを読み出す列データを指定してトランジスタアレイ１４にセットする。表示用ドライバ１２やキー入力ドライバ１６はラインアドレスのデコードでＬＥＤ表示回路１５やキー入力回路１７の行アドレスを決定し、列データと行アドレスによるマトリックス駆動を行う。【選択図】図３
2011133918.tif 000002
【特許請求の範囲】
【請求項１】
親局側コンピュータと複数台のリモートＩＯ子局との間で入出力データをシリアル伝送するリモートＩＯシステムを構築し、１台の前記リモートＩＯ子局が複数の入出力回路との間でデータを入出力するリモートＩＯ子局の入出力回路拡張装置であって、
前記入出力データは、前記入出力回路を指定するラインアドレス部と、前記入出力回路に対する入出力モードを指定するコマンド部と、前記入出力回路に対する複数ビット構成の入出力データ部とを有し、
前記リモートＩＯ子局の入出力回路制御部は、
リモートＩＯ伝送路から入力された前記入出力データをパラレルの出力ワードとしてラッチする出力ワードラッチ回路（４）と、
前記ラインアドレスまたはコマンドによって前記入出力回路の１つを決定するラインアドレス生成回路（６）と、
前記ラインアドレス生成回路で決定したラインアドレスになるレジスタに前記入出力データのうちの出力データが書き込まれる出力レジスタ（７）と、
前記入出力回路に対するデータ入出力のラインアドレスを一定周期で発生するラインアドレスカウンタ（１０）と、
前記ラインアドレスカウンタが発生するラインアドレスで前記出力レジスタに書き込まれた出力データをラッチ（１３）して前記入出力回路のうちの出力回路の行データとして発生する行データ発生回路（１４）と、
前記ラインアドレスカウンタが発生するラインアドレスをデコード（１１）して前記入出力回路の列アドレスとして発生する列アドレス発生回路（１２）と、
前記列アドレス発生回路で発生する列データと、前記行データ発生回路で発生する行データでマトリックス駆動される出力回路（１５）と、
を備えたことを特徴とするリモートＩＯ子局の入出力回路拡張装置。
【請求項２】
前記リモートＩＯ子局の入出力回路制御部は、
前記ラインアドレスカウンタで生成されたラインアドレスをデコードして前記入出力回路のうちの入力回路の列アドレスとして発生する列アドレス発生回路（１６）と、
前記列アドレス発生回路で発生する列データと、前記行データ発生回路で発生する行データでマトリックス駆動される入力回路（１７）と、
前記マトリックス駆動された入力回路の入力データが書き込まれる入力レジスタ（９）と、
前記入力レジスタに書き込まれた入力データをリモートＩＯ伝送路側に出力する出力ワードとしてラッチする入力ワードラッチ回路（１８）と、
を備えたことを特徴とする請求項１に記載のリモートＩＯ子局の入出力回路拡張装置。
【請求項３】
前記ラインアドレス生成回路は、
前記コマンドが出力コマンドに設定された場合は、生成した前記ラインアドレスを元に、前記出力レジスタの所定のエリアに前記出力ワードラッチ部にラッチされた前記データ部のデータを書き込むラインアドレスを生成し、
前記コマンドが入力コマンドに設定された場合は、生成した前記ラインアドレスを元に、前記入力レジスタの指定されたエリアから読み出し、入力ワードラッチ回路（１８）に入力を書き込むためのラインアドレスを生成し、
前記コマンドがＡＩモードに設定された場合、前記ラインアドレスに無関係に、前記ラインアドレスカウンタのカウント値を順次繰り上げまたは繰り下げ、そのラインアドレスによって示される前記レジスタの指定されたエリアから読み出し、
入力ワードラッチ回路（１８）にデータを書き込むまたは読み出すラインアドレスを生成することを特徴とする請求項１または２に記載のリモートＩＯ子局の入出力回路拡張装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、親局側コンピュータと複数台のリモートＩＯ子局との間で入出力（ＩＯ）データをシリアル伝送するリモートＩＯシステムに係り、特に各リモートＩＯ子局におけるデータ入出力回路を拡張する装置に関する。
【背景技術】
【０００２】
監視制御システムなどを構築するコンピュータシステムでは、コンピュータと多数の入出力装置（表示器、アクチェータ、キー、センサなど）との間で入出力情報を伝送する手法として、コンピュータ側を親局とし、各入出力装置との間で入出力データを授受する側をリモートＩＯ子局とし、それらの間の疎結合で入出力情報をシリアル伝送するリモートＩＯシステムとすることで、コンピュータと入出力機器との間の信号線を大幅に省略している。
【０００３】
例えば、特許文献１に開示されるリモートＩＯ方式では、ループ状伝送装置にリモートＩＯ子局を接続し、親局から各リモートＩＯ子局に入出力情報を伝送する。この特許文献１では以下の入出力機能の切換とエラー対策を施している。
【０００４】
（機能１）データ入力やデータ出力のモード指定機能として、子局が出力機能を有するか入力機能を有するかを「モード」情報によって選択制御可能とする。
【０００５】
（機能２）子局で伝送エラー検出時は、前値保持する機能に加えて、モード情報にエラー時の応動を指定できる機能を設ける。具体的にはモード情報により、エラー時出力オフ、またはエラー時出力オンとする機能である。
【０００６】
（機能３）モード情報により、子局が親局に対して、エラーを通知する用途にも使用する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０１−１４３５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
親局側コンピュータとリモートＩＯ子局との間で入出力データをシリアル伝送するリモートＩＯシステムは、リモートＩＯ子局側は、伝送路のノード単位で複数台に増設可能である。しかし、各ノード（各リモートＩＯ子局）が取り扱いできる入出力情報量は有限である。例えば、各リモートＩＯ子局はそれぞれ入力が１ワード（１６ビット）、出力が１ワード（１６ビット）に制約される。
【０００９】
この入出力情報量の制約は、各リモートＩＯ子局に接続される入出力装置（表示器など）がもつデータ量も制限される。例えば、ＬＥＤ回路構成の表示器を出力装置とする場合、１台のリモートＩＯ子局は最大１６個のＬＥＤをオン／オフ制御する機能しか持つことができない。これでは多数のＬＥＤ回路構成となるパネル表示装置など、多くの入出力対象回路をもつ装置でのリモートＩＯシステムを構築することができない。
【００１０】
本発明の目的は、１台のリモートＩＯ子局で複数の入出力回路との間でデータを入出力できるリモートＩＯ子局の入出力回路拡張装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、前記の課題を解決するため、親局側コンピュータからリモートＩＯ子局にシリアル伝送される入出力データは、入出力回路を指定するラインアドレス部と、入出力回路に対する入出力モードを指定するコマンド部と、入出力回路に対する複数ビット構成の入出力データ部とを有し、ラインアドレスによる入出力回路の指定ができ、コマンドのデコードによる入出力回路の指定ができるようにしたもので、以下の構成を特徴とする。
【００１２】
（１）親局側コンピュータと複数台のリモートＩＯ子局との間で入出力データをシリアル伝送するリモートＩＯシステムを構築し、１台の前記リモートＩＯ子局が複数の入出力回路との間でデータを入出力するリモートＩＯ子局の入出力回路拡張装置であって、
前記入出力データは、前記入出力回路を指定するラインアドレス部と、前記入出力回路に対する入出力モードを指定するコマンド部と、前記入出力回路に対する複数ビット構成の入出力データ部とを有し、
前記リモートＩＯ子局の入出力回路制御部は、
リモートＩＯ伝送路から入力された前記入出力データをパラレルの出力ワードとしてラッチする出力ワードラッチ回路（４）と、
前記ラインアドレスまたはコマンドによって前記入出力回路の１つを決定するラインアドレス生成回路（６）と、
前記ラインアドレス生成回路で決定したラインアドレスになるレジスタに前記入出力データのうちの出力データが書き込まれる出力レジスタ（７）と、
前記入出力回路に対するデータ入出力のラインアドレスを一定周期で発生するラインアドレスカウンタ（１０）と、
前記ラインアドレスカウンタが発生するラインアドレスで前記出力レジスタに書き込まれた出力データをラッチ（１３）して前記入出力回路のうちの出力回路の行データとして発生する行データ発生回路（１４）と、
前記ラインアドレスカウンタが発生するラインアドレスをデコード（１１）して前記入出力回路の列アドレスとして発生する列アドレス発生回路（１２）と、
前記列アドレス発生回路で発生する列データと、前記行データ発生回路で発生する行データでマトリックス駆動される出力回路（１５）と、
を備えたことを特徴とする。
【００１３】
（２）前記リモートＩＯ子局の入出力回路制御部は、
前記ラインアドレスカウンタで生成されたラインアドレスをデコードして前記入出力回路のうちの入力回路の列アドレスとして発生する列アドレス発生回路（１６）と、
前記列アドレス発生回路で発生する列データと、前記行データ発生回路で発生する行データでマトリックス駆動される入力回路（１７）と、
前記マトリックス駆動された入力回路の入力データが書き込まれる入力レジスタ（９）と、
前記入力レジスタに書き込まれた入力データをリモートＩＯ伝送路側に出力する出力ワードとしてラッチする入力ワードラッチ回路（１８）と、
を備えたことを特徴とする。
【００１４】
（３）前記ラインアドレス生成回路は、
前記コマンドが出力コマンドに設定された場合は、生成した前記ラインアドレスを元に、前記出力レジスタの所定のエリアに前記出力ワードラッチ部にラッチされた前記データ部のデータを書き込むラインアドレスを生成し、
前記コマンドが入力コマンドに設定された場合は、生成した前記ラインアドレスを元に、前記入力レジスタの指定されたエリアから読み出し、入力ワードラッチ回路（１８）に入力を書き込むためのラインアドレスを生成し、
前記コマンドがＡＩモードに設定された場合、前記ラインアドレスに無関係に、前記ラインアドレスカウンタのカウント値を順次繰り上げまたは繰り下げ、そのラインアドレスによって示される前記レジスタの指定されたエリアから読み出し、
入力ワードラッチ回路（１８）にデータを書き込むまたは読み出すラインアドレスを生成することを特徴とする。
【発明の効果】
【００１５】
以上のとおり、本発明によれば、親局側コンピュータからリモートＩＯ子局にシリアル伝送される入出力データは、入出力回路を指定するラインアドレス部と、入出力回路に対する入出力モードを指定するコマンド部と、入出力回路に対する複数ビット構成の入出力データ部とを有し、ラインアドレスによる入出力回路の指定ができ、コマンドのデコードによる入出力回路の指定ができるようにしたため、１台のリモートＩＯ子局で複数の入出力回路との間でデータを入出力できる。
【００１６】
例えば、リモートＩＯの１ノード分の情報量出力１６ビットを、ラインアドレスを４ビットで構成することで、８ビット×１６ラインの１２８点にまで出力データまたは入力データを拡張可能となる。
【００１７】
また、コマンドをＡＩ（オートインクリメント）モードに設定することで、連続した表示領域分の書き込みで入出力回路の更新が可能となる。また、非オートインクリメントモードでは、更新したいエリアだけをアドレス指定で変更することで、効率よく更新可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態におけるリモートＩＯシステムの構成図。
【図２】リモートＩＯ子局の概略構成図。
【図３】リモートＩＯ子局の機能ブロック図。
【図４】出力ワードラッチ回路４のラッチタイミング例。
【図５】表示出力レジスタ７の出力データラッチタイミング例。
【図６】出力データのビットアサイン例。
【図７】入力データのビットアサイン例。
【図８】キー入力回路の入力データ読み出しタイミング例。
【図９】キー入力レジスタ９の入力データラッチタイミング例
【発明を実施するための形態】
【００１９】
図１は本発明の実施形態におけるリモートＩＯシステムの構成を示す。親局側コンピュータになるマイクロコンピュータ１００は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＤＩ１０４、ＤＯ１０５の各デバイスをバス接続する他に、親局側シリアル伝送デバイスとしてリモートＩＯ親局１０６をバス接続した構成とする。ｎ台のリモートＩＯ子局（ノード１〜ノードｎ）２００ａ，２００ｎは、リモートＩＯ親局１０６から１本のシリアル伝送路でマルチドロップ接続され、それぞれはＤＩ２０１ａ，２０１ｎやＤＯ２０２ａ，２０２ｎを介して表示器やキーなどの入出力装置との間でデータを入出力する。
【００２０】
このリモートＩＯシステム構成により、本来、ＣＰＵ１０１からＤＩ１０４、ＤＯ１０５を通したデータ入出力機能をリモートＩＯ親局１０６が代替することによって、ＤＩ１０４やＤＯ１０５と表示器などの入出力装置との間の結線の省配線化を実現する。また、リモートＩＯ子局の外部インタフェースとして持つＤＩ２０１ａ，２０１ｎ、ＤＯ２０２ａ，２０２ｎはコンピュータ１００の外部に配置可能であり、外部配線をＣＰＵまで配線しなくてもよい。つまり、配線による耐環境性能を改善する（ノイズ源が配線を通してＣＰＵ部まで誘導されるのを防止できる）。
【００２１】
なお、リモートＩＯ親局１０６とリモートＩＯ子局２００ａ、２００ｎとの間でシリアル伝送されるデータは、ｎ台の子リモートＩＯ子局を特定するためのノード指定データのほか、リモートＩＯ子局がデータ入出力対象とする入出力回路の１つを指定するラインアドレス部と、アドレス指定した入出力回路に対するデータ入力やデータ出力などのモードを指定するコマンド部と、アドレス指定した入出力回路に対して表示データやキーデータなどの実際の入出力データがセットされる入出力データ部で構成する。
【００２２】
図２は図１におけるリモートＩＯ子局２００ａ、２００ｎとそのＤＩ２０１ａ，２０１ｎやＤＯ２０２ａ，２０２ｎを含めた装置のうちの１台を示すリモートＩＯ子局２００（ノードｎ）の概略構成図であり、複数のＬＥＤ表示回路構成のパネル表示出力回路と複数のオン・オフスイッチ構成のキー入力回路を拡張する場合で示す。なお、これらパネルの表示出力、キー入力に限られるものでなく、監視制御用データなどをリモート入出力するためのデータ出力（ＤＯ）、データ入力（ＤＩ）の拡張にも適用可能である。
【００２３】
リモートＩＯ子局２００は、リモートＩＯ伝送路との間の信号入出力制御にリモートＩＯ子局インタフェース２０３を設ける。このインタフェース２０３は、通常はリモートＩＯ子局内のＣＰＵ（図示せず）を介在することなく、一定の情報アクセスが可能な構成となる。例えば、インタフェース２０３は、１６ビットの書き込み、１６ビットの読み出しを可能に構成する。
【００２４】
入出力回路制御部としての表示・入力制御回路２０４は、例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）で構成し、インタフェース２０３との間のデータ入出力にはリモートＩＯ伝送路から入力されるノード指定データが自リモートＩＯ宛である場合に、ノード指定データに続くシリアル伝送データ（例えば１６ビットの表示データ）をシリアル／パラレル変換して内部レジスタにセットし、自リモートＩＯからシリアル伝送路に出力するパラレルデータ（例えば１６ビットのキー入力データ）をパラレル／シリアル変換し、インタフェース２０３側に出力する。
【００２５】
また、表示・入力制御回路２０４は、多数の表示回路で構成する表示出力回路を切り替えて拡張出力し、逆に多数のスイッチで構成するキー入力回路の各キー入力データを切り替えて拡張入力する。例えば、図２に示す表示回路５００に対して拡張した出力を行う場合であれば、表示・入力制御回路２０４は、表示用ドライバ２０５と表示用トランジスタアレイ２０６にＬＥＤ表示回路５００の列データと行アドレスを得てそのマトリックス駆動を行う。また、表示・入力制御回路２０４は、キー入力回路６００に対して拡張した入力を行なう場合であれば、キースイッチの列アドレスをキー入力用ドライバ２０７に発生し、この列アドレスのキー入力データをキー入力用バッフア２０８に取り込む。
【００２６】
以上の構成とするリモートＩＯ子局２００は、リモートＩＯの限られた情報空間、例えば、１つの入出力回路に対する１６ビットの入力、または１６ビットの出力のみを制御する機能から、複数の入出力回路に対する複数のデータ入出力を可能にした入出力回路の拡張制御を可能にする。
【００２７】
これらの限られた情報の拡張方式としての機能ブロック図を図３に示し、同図を参照してリモートＩＯの限られた入出力データによる入出力回路の拡張例を項別にして以下詳細に説明する。
【００２８】
（１）表示出力の拡張
リモートＩＯ親局１０６からリモートＩＯ伝送路１に伝送されたシリアルデータは、インタフェース２（図２の２０３に相当）を経由してリモートＩＯ子局入出力部３に入出力され、このリモートＩＯ子局入出力部３はノード指定データで設定されるノードＮｏが一致する場合に限り、リモートＩＯ子局２００の内部回路とは例えば入力１６ビットと出力１６ビットのパラレルデータを入出力する。これら１６ビットデータは、以下、４ビットのラインアドレス、４ビットのコマンド、８ビットの入出力データとする。
【００２９】
出力ワードラッチ回路４は、リモートＩＯ子局入出力部３の出力１６ビットをラッチする。この出力ワードラッチは、リモートＩＯ子局入出力部３からデータと出力確定信号がある場合に、そのタイミングでラッチする。このラッチタイミングは、図４のラッチタイミング例で示すように、リモートＩＯ子局入出力部３から、データとストローブ信号の状変（図４の例では、立ち下がり↓エッジ）でラッチする。図４の例では、立ち下がり↓エッジ）を起点に所定の時間遅らせたタイミングで、ＲＡＭ＿ＷＲ信号を生成する。これらは、ＦＰＧＡ２０４の動作クロック、例えば図４では、４８ＭＨｚのクロックに同期して５クロック分の時間（５クロック×２０．８ｎｓ）遅らせる。ここで、遅らせた時間管理は、ラッチしたデータを更に書き込みＲＭ＿ＷＲタイミングで、表示出力レジスタ７に書き込むためにセットアップタイムを確保するものである。
【００３０】
コマンド制御回路５は、ラッチ回路４でラッチした１ワードを構成するラインアドレス（４ビット）、コマンド（４ビット）、入出力データ（８ビット）のうちのコマンドをデコードする。このコマンド（４ビット）は、図６に示すように、ＤＯ１２をラインアドレス生成回路６に対する表示出力コマンド、ＤＯ１３をキー入力レジスタ９に対するキー入力コマンド、ＤＯ１４をラインアドレス生成回路６に対するＡＩモード設定（Ａｕｔｏ  Ｉｎｃｒｅｍｅｎｔ  モード：ラインアドレスの自動更新）、ＤＯ１５をリセットコマンドとしている。
【００３１】
例えば、表示出力コマンドは、ＤＯ８〜ＤＯ１１のラインアドレスに従って、ラインアドレス生成回路６で生成したラインアドレスを元に、出力表示レジスタ７の所定のエリアにデータ（８ビット）をタイミング生成回路８で生成されたタイミングにより書き込む。
【００３２】
更に、例えば、リセットコマンドＤＯ１５は、表示出力レジスタ７、入出力タイミング生成回路８、キー入力レジスタ９、ＡＩモードを決定するラインアドレスカウンタ１０のリセットにより初期化される。このＡＩモードの場合、図６のＤＯ８〜ＤＯ１１のラインアドレスに無関係に、タイミングストローブ信号の状変で生成されたタイミングでラインアドレスカウンタ（ラインアドレス生成（６）内の）カウント値を順次繰り上げまたは繰り下げ、そのラインアドレスによって示される所定のエリアにデータが書き込まれる。
【００３３】
タイミング生成回路８は、発振回路８Ａによる一定の発振周波数を分周回路カウンタ８Ｂにより分周し、この分周した信号をタイミング生成回路８Ｃでデコードすることで表示出力やキー入力の入出力回路に対するデータ入出力のタイミング信号を生成する。例えば、タイミング生成回路８Ｃには、周波数ｆ１（Ｈｚ）、つまり周期ｔ１（ｓ）の周期でデータ入出力のタイミング信号を生成する。
【００３４】
図５はタイミング生成回路８で生成される表示出力レジスタ７のデータ読み出しタイミング例を示す。生成するタイミング信号は、表示出力レジスタ７の読み出し信号（ＲＤ＿ＣＬＫ）、表示出力レジスタ７のデータラッチ信号、キー入力レジスタ９ヘの書き込み用ラッチ信号を生成する。
【００３５】
ラインアドレスカウンタ１０は、上記の一定の周期ｆ１（Ｈｚ）、ｔ１（ｓ）のタイミングでカウンタ動作を行う。このラインアドレスカウンタ１０のビット長は拡張する表示出力数により決定される。例えば、表示回路として１２８点のＬＥＤを点灯させるためには、８ビットデータの１６ライン分のアドレスが必要となり、ラインアドレスカウンタ１０として、４ビットカウンタがあれば、１６ラインを切り替え可能である。
【００３６】
このラインアドレスカウンタ１０の出力は、デコーダ１１でデコードされて列アドレス発生回路としての表示用ドライバ１２を駆動する。また、ラインアドレスカウンタ１０の出力は表示出力レジスタ７に書き込まれた出力データを読み出しする際の行アドレスとして使用され、この読み出した出力データはラッチ回路１３にラッチされ、行データ発生回路になるトランジスタアレイ駆動回路１４に行データとしてセットされて行データを発生する。ＬＥＤ表示回路１５は表示用ドライバ１２とトランジスタアレイ駆動回路１４の出力でマトリクス駆動される。
【００３７】
（１Ａ）表示出力拡張の具体例
ラインアドレス生成回路６は、出力ワードラッチ回路４からコマンド制御回路５に書き込まれたコマンドが図６のＡＩモード設定になる場合は、コマンド制御回路５からのＡＩモード信号によってアドレスカウンタとなって動作し、書き込みタイミング毎にラインアドレス（行アドレス）が更新され、表示出力レジスタ７に表示データのアドレスを指定する。また、ラインアドレス生成回路６は、図６のＡＩモードが非ＡＩモードに設定された場合は、出力ワードラッチ回路４から書き込まれラインアドレスがセットされる。したがって、表示出力レジスタ７に指定されるラインアドレスはラインアドレス生成回路６に書き込まれたアドレスからカウンタ動作により順次切り替えられる。
【００３８】
したがって、ラインアドレス生成回路６は、出力ワードラッチ回路４のラインアドレスをそのまま出力するか、コマンド制御回路５でＡＩモード設定が出力された場合、ストローブ信号の状変をカウンタすることで、新たなラインアドレスを得て、そのラインアドレスによって示される所定のエリアのデータが読み出される。
【００３９】
このラインアドレスは、拡張する出力回路によって決まる。例えば、表示回路として１２８点のＬＥＤを点灯させるためには、８ビットデータを１６ライン分確保した表示出力レジスタ７が必要になる。ラインアドレスは、この１６ラインを生成する。
【００４０】
デコーダ回路１１は、ラインアドレスカウンタ１０で生成されたラインアドレスをデコードし、このデコード信号で表示用ドライバ１２がＬＥＤマトリックス表示回路１５のライン（行）を駆動する。そして、トランジスタアレイ駆動回路１４の出力になるＬＥＤマトリックス表示回路１５のライン（列）との間でマトリックス駆動する。点灯するＬＥＤマトリックス表示回路１５は、表示出力信号に接続したデータ駆動回路によって選択された駆動回路によりＬＥＤに電流が流れ点灯する。
【００４１】
例えば、ラインアドレス（４ビット）をデコードすることで、１６ラインとなる。この１６ラインにより、データ８ビット×１６ライン＝１２８点のダイナミック点灯回路を設計すると、ライン数ｎ＝１６とすれば、１ラインの駆動周期（駆動時間）は、ｆ１（Ｈｚ）÷ｎ＝ｆ２（Ｈｚ）、ｔ２（ｓ）となる。この場合、点灯時間は、変化点を避けるためのブランキング信号をデコードしてｔ３（ｓ）とすると、ｔ１（ｓ）−ブランク時間ｔ３（ｓ）＝ｔ４（ｓ）となる。また、点灯比率（周期に対する点灯している時間の率は）は、ｔ４（ｓ）÷ｔ１（ｓ）となる。
【００４２】
なお、表示出力レジスタ７を構成するレジスタ群は、例えば、データ８ビット分と表示アドレス１６ライン分のレジスタで構成される。図６のコマンドとラインアドレスに従った条件でデータを図４に示す所定のタイミング（ＲＡＭ＿ＷＲ）で書き込む。
【００４３】
この表示出力レジスタ７の出力がラッチ回路１３でラッチされるタイミングは、図５に示す。タイミングは、ラインアドレス（ＳＬ０．．３）とレジスタからの読み出しタイミング（ＲＤ＿ＣＬＫ）によって一旦ラッチされる。なお、ＲＤ＿ＣＬＫ信号は、ｔｌ（ｓ）周期変化点を避けるためにシフトレジスタなどで、例えば５クロック分遅延させた信号とする。
【００４４】
上記のブランク処理は、ラッチ回路１３とトランジスタアレイ駆動回路１４の間で、データの変化点をブランクとするために、ラインアドレスカウンタ１０によって表示出力レジスタ７の出力が得られるが、その前後のｔ３（ｓ）／２をブランク状態とさせるために、出力信号を禁止状態とする。ブランク処理された、非ブランク状態を出力回路でＬＥＤマトリックス表示回路１５の出力データとして駆動する。図５の例では、周期ｆｌ（Ｈｚ）を例えば１００ＫＨｚの６４カウント分とすれば、ラインアドレスの変化点が０カウント点（６４カウント点）とすれば、５６カウントから７カウントまでの間をブランクして扱う。
【００４５】
（２）キー入力の拡張
キー入力回路の列アドレス発生回路としてのキー入力用ドライバ１６は、ラインアドレスカウンタ１０で生成されたラインアドレスをデコーダ１１でデコードした信号で、キー入力回路１７のラインを駆動し、トランジスタアレイ１４の出力になるセンシングラインによりマトリックス駆動する。センシングラインがアクティブの時、キースイッチがショートされることにより、データラインがアクティブになり、このデータをキー入力レジスタ９にキー入力としてラッチされる。
【００４６】
キー入力レジスタ９は、図６のキー入力コマンドに従い、ラインアドレスに従ったアドレスからデータを読み出して入力ワードラッチ１８にラインアドレスとデータをラッチさせる。このラッチタイミングは、図８に示すように、シフトレジスタでｔｌ（ｓ）周期の後半となるようなタイミング、例えば、ｆｌ（Ｈｚ）周期が１００ＫＨｚの６４分周とすれば、６０クロック（ｃｌｋ）遅延させたタイミングで、ＫＥＹ＿ＲＤ信号を作成して、キー入力状態をキー入力レジスタにラッチする。
【００４７】
図７は１ワードキー入力のビットアサインを示し、８ビットのデータと４ビットのラインアドレス（行アドレス）と４ビットのリザーブデータで構成する。
【００４８】
入力ワードラッチ１８は、図６のキー入力コマンドに従い、ラインアドレスに従ったキー入力レジスタ９のデータをラインアドレスとデータとしてをラッチさせる。このラッチタイミングは、図９ストローブ信号を反転させて、シフトレジスタで５クロック（ｃｌｋ）遅延させたタイミングで、ラインアドレスとスイッチによってアクティブＬＯＷ（キー入力が無い場合は、キー入力ドライバの出力信号がプルアップでＨＩ）でキー入力レジスタに書き込まれる。その後、リモートＩＯ子局３（ノードｎ）の入力１６ビットとして取り込まれ、インタフェース２経由でリモートＩＯ伝送路１からキー入力データとして伝送する。
【符号の説明】
【００４９】
１００  マイクロコンピュータ
１０６  リモートＩＯ親局
２００ａ、２００ｎ、２００  リモートＩＯ子局
２０４  表示・入力制御回路
５００  ＬＥＤ表示回路
６００  キー入力回路
３  リモートＩＯ子局入出力部
４  出力ワードラッチ回路
５  コマンド制御回路
６  ラインアドレス生成回路
７  表示出力レジスタ
８  入出力タイミング生成回路
９  キー入力レジスタ
１０  ラインアドレスカウンタ
１１  デコーダ
１２  表示用ドライバ
１３  ラッチ回路
１４  トランジスタアレイ駆動回路
１５  ＬＥＤ表示回路
１６  キー入力用ドライバ
１７  キー入力回路
１８  キー入力回路
【図１】
2011133918.tif 000003
【図２】
2011133918.tif 000004
【図３】
2011133918.tif 000005
【図４】
2011133918.tif 000006
【図５】
2011133918.tif 000007
【図６】
2011133918.tif 000008
【図７】
2011133918.tif 000009
【図８】
2011133918.tif 000010
【図９】
2011133918.tif 000011