(57)【要約】【課題】コストの上昇を抑制しつつ、極性反転時に消費される電力を低減することができる液晶表示パネルの駆動装置を提供する。【解決手段】ソースドライバのバッファ回路において、第１のスイッチ２６４および第２のスイッチ２６４が、出力バッファ２５１に対して、正極性駆動するときに高電圧電源側に第１電圧であるＶＤＤＡが供給されるとともに低電圧電源側に第２電圧であるＶＤＤＡ／２が供給され、負極性駆動するときに高電圧電源側に第２電圧であるＶＤＤＡ／２が供給されるとともに低電圧電源側に第３電圧であるＶＳＳが供給されるように切り替わる。【選択図】図７
2011242721.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート配線と複数のソース配線とが交差するように配置された液晶表示パネルのソース配線を列反転駆動で駆動するソースドライバを備えた液晶表示パネルの駆動装置であって、
前記ソースドライバは、前記ソース配線に対してデータ信号に応じた電圧を印加する出力バッファを含み、
前記出力バッファに対して、正極性駆動するときに高電圧電源側に第１電圧が供給されるとともに低電圧電源側に第２電圧が供給され、負極性駆動するときに高電圧電源側に前記第２電圧が供給されるとともに低電圧電源側に第３電圧が供給されるように電源電圧を切り替える切替部を備えた
ことを特徴とする液晶表示パネルの駆動装置。
【請求項２】
第２電圧の電圧値は、ゲート配線とソース配線とが形成された基板に対向して設けられている対向基板に形成されているコモン電極に印加されるコモン電圧の電圧値と略等しく、
第３電圧の電圧値は、接地電位と略等しく、
前記第２電圧の電圧値は、第１電圧の電圧値の［１／２］に設定されている
請求項１記載の液晶表示パネルの駆動装置。
【請求項３】
ソースドライバは、垂直ブランキング期間における１水平期間以上の期間において、隣接するソース配線を短絡させるか、または各ソース配線を所定の電位に接続するソース配線初期設定部を含む
請求項１または請求項２記載の液晶表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列反転駆動で液晶表示パネルを駆動する液晶表示パネルの駆動装置に関する。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）を用いた液晶表示パネルを駆動する場合、ゲート配線とソース配線の交差部である画素毎に設けられているＴＦＴのゲートをオンさせるためのゲートオン電圧ＶＧＨ、ＴＦＴのゲートをオフさせるためのゲートオフ電圧ＶＧＬ、ＴＦＴのソースに印加されるデータ電圧（ソース電圧）ＶＤ、およびコモン電極に印加されるコモン電圧ＶＣＯＭのそれぞれの電圧が必要である。
【０００３】
液晶表示パネルを直流電圧で駆動すると寿命が短くなる等の理由で、一般に、液晶表示パネルを駆動する駆動法として交流駆動が用いられる。交流駆動として、ライン反転駆動、列反転駆動、ドット反転駆動等がある（例えば、特許文献１参照）。
【０００４】
列反転駆動は、マトリクス状に画素が配された液晶表示パネルにおいて横方向の画素群（ライン：行）を例えば上側から下側に順次駆動する場合に、１フレームにおいてデータ電圧が例えば左側のソース配線（列）から右側の列に向かって、正極性、負極性、正極性、負極性、・・・になるようにし、次のフレームでは各列のデータ電圧の極性が直前のフレームにおける極性と逆になるようにする駆動法である。
【０００５】
以下、コモン電圧よりもソース電極の電位の方が高い状態を正極性の状態とし、コモン電圧よりもソース電極の電位の方が低い状態を負極性の状態とする。
【０００６】
表示を実現するために液晶素子に印加される電圧の最大値が５Ｖ（絶対値）であるとする。正極性で駆動される期間の最後で＋５Ｖの電圧が印加され、次の負極性で駆動される期間の最後で−５Ｖの電圧が印加されるような場合には、極性反転時に、液晶素子に印加される電圧差である１０Ｖに応じた大きな電流がソースドライバにおける出力バッファに流れる。その結果、ソースドライバの消費電力が大きくなる。
【０００７】
正極性で駆動されるときに使用される高圧側出力バッファと、負極性で駆動されるときに使用される低圧側出力バッファとを備えた駆動装置がある（例えば、特許文献２参照）。
【０００８】
特許文献２に記載された駆動装置では、高圧側出力バッファは、５Ｖを基準電位にして、５〜１０Ｖの電圧信号を出力する。また、低圧側出力バッファは、０Ｖを基準電位にして、０〜５Ｖの電圧信号を出力する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−８９２８号公報
【特許文献２】特開平１０−６２７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献２に記載された駆動装置では、高圧側出力バッファとして使用される素子と低圧側出力バッファとして使用される素子のそれぞれの耐圧を低くすることができ、かつ、極性反転時に消費される電力を低減することができるが、液晶表示パネルにおける各列毎に２つの出力バッファを設ける必要があり、駆動装置が大型化するとともに駆動装置のコストが上昇する。
【００１１】
そこで、本発明は、コストの上昇を抑制しつつ、極性反転時に消費される電力を低減することができる液晶表示パネルの駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による液晶表示パネルの駆動装置は、複数のゲート配線と複数のソース配線とが交差するように配置された液晶表示パネルのソース配線を列反転駆動で駆動するソースドライバを備えた液晶表示パネルの駆動装置であって、ソースドライバは、ソース配線に対してデータ信号に応じた電圧を印加する出力バッファを含み、出力バッファに対して、正極性駆動するときに高電圧電源側に第１電圧が供給されるとともに低電圧電源側に第２電圧が供給され、負極性駆動するときに高電圧電源側に第２電圧が供給されるとともに低電圧電源側に第３電圧が供給されるように電源電圧を切り替える切替部を備えたことを特徴とする。
【００１３】
第２電圧の電圧値は、ゲート配線とソース配線とが形成された基板に対向して設けられている対向基板に形成されているコモン電極に印加されるコモン電圧の電圧値と略等しく、第３電圧の電圧値は、接地電位と略等しく、第２電圧の電圧値は、第１電圧の電圧値の［１／２］に設定されていてもよい。
【００１４】
ソースドライバは、垂直ブランキング期間における１水平期間以上の期間において、隣接するソース配線を短絡させるか、または各ソース配線を所定の電位に接続するソース配線初期設定部を含んでいてもよい。そのような構成によれば、より簡便な構成で、極性を切り替えるときにソースドライバに流れる突入電流を抑制して消費電力を低減することができる。
【発明の効果】
【００１５】
本発明によれば、コストの上昇を抑制しつつ、極性反転時に消費される電力を低減することができ、また、発熱を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明による駆動装置が適用された液晶表示装置の構成例を示すブロック図。
【図２】ソース配線に印加されるデータ電圧の変化の一例を示すタイミング。
【図３】本実施の形態の駆動装置における出力バッファの構成を示す回路図。
【図４】本実施の形態の駆動装置における出力バッファの構成を説明するための回路図。
【図５】本実施の形態の駆動装置における出力バッファの構成を説明するための回路図。
【図６】本実施の形態の駆動装置における出力バッファの構成の一例を示す回路図。
【図７】出力バッファの出力側の構成を示すブロック図。
【図８】制御信号Ｃｏｎｔ１と各スイッチの状態との関係を示す説明図。
【図９】本実施の形態の駆動装置の動作例を示すタイミング図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。
【００１８】
図１は、本発明による駆動装置が適用された液晶表示装置の構成例を示すブロック図である。図１に示す液晶表示装置において、液晶表示パネル１０には、マトリクス状に多数の画素１２が形成されている。画素を形成するために、横方向（行方向）に多数のゲート配線１３が設けられ、ゲート配線１３と交差するように列方向に多数のソース配線１４が設けられている。そして、ゲート配線１３とソース配線１４との交差部には、ＴＦＴ１５が形成されている。ＴＦＴ１５のドレイン電極１６は画素電極に接続されている。
【００１９】
ゲート配線１３、ソース配線１４および画素１２が形成されている基板と対向する位置に対向基板（図示せず）が設けられ、画素１２が形成されている基板と対向基板との間に液晶が挟持されている。対向基板には対向電極（コモン電極）が形成され、対向電極がコモン電位ＶＣＯＭに設定されている。なお、電気的には液晶は容量を有する素子であると見なすことができるので、図１には、一端が画素電極に接続され、他端の電位がコモン電位ＶＣＯＭになるキャパシタ１７が示されている。
【００２０】
ゲートドライバ３０は、例えば、線順次にゲート配線１３を駆動する。選択されたゲート配線１３すなわちゲートオン電圧ＶＧＨが印加されているゲート配線１３に接続されている画素における画素電極には、ソース配線１４を介してデータ電圧（データ信号に応じた電圧）ＶＤが印加される。
【００２１】
図１に示す構成例では、ソース配線１４を駆動するソースドライバ２０は、シフトレジスタ２１、データ信号ＤＡＴＡを順次ラッチして出力する第１ラッチ回路２２、第１ラッチ回路２２の出力を一括して取り込む第２ラッチ回路２３、第２ラッチ回路２３の出力（ディジタルデータ）の値に応じたアナログ信号（アナログ電圧）を出力するＤ−Ａコンバータ２４、およびＤ−Ａコンバータ２４の出力を電流増幅するバッファ回路２５を含む。
【００２２】
シフトレジスタ２１は、制御部（タイミング制御回路）４０が出力する選択期間の開始を示す信号に相当する水平スタートパルスＳＴＨを契機にして、データシフト用のクロック信号ＣＬＫから、データ取込用信号を生成して出力する。この実施の形態では、ソース配線１４の数をｍ（ｍ：正の整数で３の倍数）とする。データ信号はＲＧＢパラレルの場合クロック信号ＣＬＫの１個に対応するデータはＲＧＢ３本である。よって、シフトレジスタ２１の出力信号数はｍ／３である。シフトレジスタ２１は、例えば、クロック信号ＣＬＫのｌ個目のクロック（ｌ：１〜ｍ／３）に応じて１組目の出力をオン状態（データ取込を示す状態）にする。なお、本実施の形態では、液晶表示パネル１０は線順次駆動法で駆動され、選択期間は１ラインを駆動する期間に相当する。
【００２３】
第１ラッチ回路２２には、タイミング制御回路４０からデータ信号ＤＡＴＡが順次出力される。また、第１ラッチ回路２２には、シフトレジスタ２１からｍ／３個の信号が入力される。第１ラッチ回路２２は、ｍ／３個の信号のうちの１組目（ｌ：１〜ｍ／３）の信号がオン状態になったときに１組目のデータ（データ信号ＤＡＴＡ）をラッチして出力する。
【００２４】
第２ラッチ回路２３は、例えば、タイミング制御回路４０から出力されるストローブ信号ＳＴＢ（以下、ラッチ信号ＳＴＢという。）の立ち下がり時点で、第１ラッチ回路２２がラッチしている信号を一括して取り込む。
【００２５】
Ｄ−Ａコンバータ２４には、タイミング制御回路４０に含まれる電源回路（図示せず）から、例えば電圧Ｖｎ（ｎ：０〜１５）が供給される。Ｖ８〜Ｖ１５は、コモン電圧ＶＣＯＭより高い電圧であり、Ｖ０〜Ｖ７はコモン電圧ＶＣＯＭよりも低い電圧である。また、Ｖ８〜Ｖ１５は正極性駆動のための電圧であり、Ｖ０〜Ｖ７は負極性駆動のための電圧である。
【００２６】
Ｄ−Ａコンバータ２４にはタイミング制御回路４０から出力される極性反転信号ＰＯＬのレベル（ハイレベルまたはローレベル）に応じた値を示すｍ個の信号が出力される。例えば、極性反転信号ＰＯＬのレベルがハイレベルである場合には、ｍ個の信号のうちの奇数番目の信号を、第２ラッチ回路２３から入力された信号のレベルと正極性とに応じた値の信号にし、ｍ個の信号のうちの偶数番目の信号を、第２ラッチ回路２３から入力された信号のレベルと負極性とに応じた値の信号にする。また、極性反転信号ＰＯＬのレベルがローレベルである場合には、ｍ個の信号のうちの奇数番目の信号を、第２ラッチ回路２３から入力された信号のレベルと負極性とに応じた値の信号にし、ｍ個の信号のうちの偶数番目の信号を、第２ラッチ回路２３から入力された信号のレベルと正極性とに応じた値の信号にする。
【００２７】
なお、本実施の形態では、説明を簡単にするために、ソースドライバ２０は、電圧Ｖ８〜Ｖ１５を用いて正極性における８個の基準電圧を入力しドライバ内のラダー抵抗にて６４階調を実現する、電圧Ｖ０〜Ｖ７を用いて負極性における８個の基準電圧で６４階調を表示する。より多くの種類の階調を実現する場合にも本発明を適用することができる。また、Ｄ−Ａコンバータ２４には入力部のラダー抵抗が配設され、多階調が実現される。
【００２８】
また、図１に示された構成では、電源回路はタイミング制御回路４０に含まれるが、電源回路は、タイミング制御回路４０とは別に設けられていてもよい。
【００２９】
Ｄ−Ａコンバータ２４は、第２ラッチ回路２３から出力されたｍ個の信号のそれぞれが示す値に応じた電圧の信号（電圧信号）をバッファ回路２５に出力する。
【００３０】
バッファ回路２５は、Ｄ−Ａコンバータ２４から出力されたｍ個の電圧信号のそれぞれをｍ本のソース配線１４に印加する。
【００３１】
バッファ回路２５には、各列対応に出力バッファが設けられているが、本実施の形態では、出力バッファにおいて、正極性で駆動するときの電源と負極性で駆動するときの電源とが切り替えられる。
【００３２】
また、タイミング制御回路４０は、各フレームにおける画像表示のための制御が開始される前に、制御信号Ｃｏｎｔを出力する。具体的には、垂直ブランキング期間における１水平期間（２つの水平同期信号の間の期間）以上の間、制御信号Ｃｏｎｔを有意なレベルにする。ソースドライバ２０は、制御信号Ｃｏｎｔにもとづいて、後述するような制御を実行する。制御信号Ｃｏｎｔを有意なレベルにすることが可能な期間の最大値は垂直ブランキング期間である。
【００３３】
なお、図１に示すソースドライバ２０、ゲートドライバ３０およびタイミング制御回路４０は、液晶表示パネルの駆動装置の構成要素である。
【００３４】
図２は、ソース配線１４に印加されるデータ電圧の変化の一例を示すタイミングである。図２（Ａ）には、一般的なデータ電圧の変化が示されている。図２において、「正極性」，「負極性」は、あるフレームにおいて正極性で駆動されたソース配線１４は、次のフレームでは負極性で駆動されることを示す。
【００３５】
図２において、７．０Ｖは、コモン電圧ＶＣＯＭである。「１２．５Ｖ」および「０．５Ｖ」は例えば白表示のための電圧であり、「７．５Ｖ」および「６．５Ｖ」は例えば黒表示のための電圧であり、中間の電圧は、グレー表示のための電圧である。
【００３６】
本実施の形態では、図２（Ｂ）に矩形で示すような、実際に表示のための駆動が行われる期間（以下、表示期間という。）以外の期間において、所定の制御が行われる。表示期間以外の期間は、一例として、垂直ブランキング期間である。また、所定の制御は、例えば、隣接するソース配線を短絡させるチャージシェアまたはソース配線１４に所定のプリチャージ電圧（コモン電圧ＶＣＯＭ）を印加するプリチャージである。
【００３７】
図３は、本実施の形態の駆動装置のバッファ回路２５における出力バッファの構成を示す回路図である。バッファ回路２５において、図３に例示する出力バッファは、各列毎に設けられている。
【００３８】
図３に示すように、出力バッファにおけるソース配線１４に対して電圧信号を供給する出力バッファ２５１の外部には、高電圧電源部２６１の出力を選択するための第１のスイッチ（第１切替部）２６２と、低電圧電源部２６３の出力を選択するための第２のスイッチ（第２切替部）２６４とが設けられている。
【００３９】
高電圧電源部２６１は、電圧ＶＤＤＡとＶＤＤＡ／２のいずれかを選択可能である。低電圧電源部２６３は、電圧ＶＤＤＡ／２とＶＳＳのいずれかを選択可能である。
【００４０】
極性反転信号ＰＯＬは、１フレーム単位でレベルが逆になる。極性反転信号ＰＯＬがハイレベルであるときには、奇数番目のソース配線Ｓ（２ｎ−１）は正極性駆動され、偶数番目のソース配線Ｓ（２ｎ）は負極性駆動される。極性反転信号ＰＯＬがローレベルであるときには、奇数番目のソース配線Ｓ（２ｎ−１）は負極性駆動され、偶数番目のソース配線Ｓ（２ｎ）は正極性駆動される。なお、ｎは、１〜（ｍ／２）であり、ｍは偶数であるとする。
【００４１】
出力バッファにおいて、正極性駆動時には、第１のスイッチ２６２は出力バッファ２５１に高電圧側の電源として電圧ＶＤＤＡを供給する状態になり、第２のスイッチ２６４は出力バッファ２５１に低電圧側の電源として電圧ＶＤＤＡ／２を供給する状態になる。負極性駆動時には、第１のスイッチ２６２は出力バッファ２５１に高電圧側の電源として電圧ＶＤＤＡ／２を供給する状態になり、第２のスイッチ２６４は出力バッファ２５１に低電圧側の電源としてＶＳＳを供給する状態になる。
【００４２】
なお、電圧ＶＤＤＡは、ソースドライバ２０の電源電圧であり、本実施の形態では一例として１４．０Ｖである。また、電圧ＶＳＳは、例えば接地電位（０Ｖ）である。電圧ＶＤＤＡ／２は、ソースドライバ２０の内部において電圧ＶＤＤＡから生成されたり、ソースドライバ２０の外部の電源部から供給される。
【００４３】
また、一般的な出力バッファでは、高電圧側の電源として常に電圧ＶＤＤＡが供給され、低電圧側の電源として常にＶＳＳが供給される。そのような構成では、例えば、継続して白表示が行われる場合に、正極性駆動から負極性駆動への極性反転時に、１２．５Ｖ×Ｉ１（出力バッファ２５１を流れる充放電電流）（Ｗ）の瞬時電力による電力が消費される。なお、正極性駆動が終了した時点において液晶素子におけるキャパシタ（容量）に蓄積された電荷は、負極性駆動が開始されるまで保持されると仮定する。また、ＶＳＳは０Ｖであるとする。
【００４４】
図４および図５は、本実施の形態の駆動装置における出力バッファの構成を説明するための回路図である。図４には、正極性駆動のための構成が示されている。図５には、負極性駆動のための構成が示されている。
【００４５】
図４に示すように、出力バッファ２５１Ａは、ＰチャネルＦＥＴ（Field effect transistor ）、ＮチャネルＦＥＴ、コンデンサおよび定電流源を用いた演算増幅器で実現されている。演算増幅器の電源側には電圧ＶＤＤＡが供給され、接地側には電圧ＶＤＤＡ／２が供給される。
【００４６】
図５に示すように、出力バッファ２５１Ｂは、定電流源、ＰチャネルＦＥＴ、ＮチャネルＦＥＴおよびコンデンサを用いた演算増幅器で実現されている。演算増幅器の電源側には電圧ＶＤＤＡ／２が供給され、接地側には電圧ＶＳＳが接続される。
【００４７】
図６は、本実施の形態の駆動装置における出力バッファの構成の一例を示す回路図である。図４および図５は、正極性駆動のための構成および負極性駆動のための構成を説明するための回路図であるが、実際には、出力バッファ２５１は、図６に示すように、正極性駆動と負極性駆動の双方に対応可能な１つの素子として実現される。
【００４８】
図６に示す出力バッファ２５１も、ＰチャネルＦＥＴ、ＮチャネルＦＥＴ、コンデンサおよび定電流源を用いた演算増幅器で実現されるが、図６に示す構成では、バイアス（Bias）端子Ａ，Ｂ，Ｃ，Ｄのそれぞれに入力されるバイアス信号に応じて駆動能力（Ｖｏｕｔ端子を流れる最大出力電流）を変更することができる。なお、Ｖｏｕｔ端子は、ソース配線１４側の出力端子である。
【００４９】
図７は、バッファ回路２５における隣接する２つのソース配線１４を駆動する出力バッファ２５１，２５２の出力側の構成を示すブロック図である。出力バッファ２５１は、奇数番目のソース配線１４（例えば、１列目のソース配線１４）を駆動し、出力バッファ２５２は、偶数番目のソース配線１４（例えば、２列目のソース配線１４）を駆動するとする。
【００５０】
図７に示すように、出力バッファ２５１の出力側には、出力バッファ２５１の出力を通過させる状態と通過させない状態とに切り替える第１の出力スイッチ２６６が設けられている。出力バッファ２５２の出力側には、出力バッファ２５２の出力を通過させる状態と通過させない状態とに切り替える第２の出力スイッチ２６８が設けられている。また、隣接する２つのソース配線１４を接続する状態と接続しない状態とに切り替える第３のスイッチ２６７が設けられている。
【００５１】
なお、第１の出力スイッチ２６６、第２の出力スイッチ２６８および第３のスイッチ２６７は、隣接するソース配線１４を短絡させるソース配線初期設定部の一例である。
【００５２】
なお、出力バッファ２５２の内部構成は、図６に示された出力バッファ２５１の内部構成と同じである。また、バッファ回路２５において、ソース配線Ｓ（２ｎ−１）を駆動する全ての出力バッファの出力側に、図７に示された第１の出力スイッチ２６６が設けられている。また、ソース配線Ｓ（２ｎ−１）を駆動する全ての出力バッファの出力側に、図７に示された第２の出力スイッチ２６８が設けられている。また、ソース配線Ｓ（２ｎ−１）を駆動する出力バッファとソース配線Ｓ（２ｎ）を駆動する出力バッファとの間には（ｎ：１〜（ｍ／２））、図７に示された第３のスイッチ２６７が設けられている。
【００５３】
図８は、制御信号Ｃｏｎｔと、各スイッチ（第１の出力スイッチ２６６、第２の出力スイッチ２６８および第３のスイッチ２６７）の状態との関係を示す説明図である。図８に示すように、制御信号Ｃｏｎｔがローレベルであるときには、第１の出力スイッチ２６６および第２の出力スイッチ２６８はオン状態（閉鎖状態）になり、第３のスイッチ２６７は、オフ状態（開放状態）になる。制御信号Ｃｏｎｔがハイレベルであるときには、第１の出力スイッチ２６６および第２の出力スイッチ２６８はオフ状態になり、第３のスイッチ２６７は、オン状態になる。
【００５４】
次に、ソースドライバ２０の動作を、図９の説明図等を参照して説明する。図９は、本実施の形態の駆動装置の動作例を示すタイミング図である。また、以下、バッファ回路２５における２つの出力バッファ２５１，２５２に着目して説明を行うが、バッファ回路２５における２つの出力バッファ２５１，２５２以外の出力バッファも、出力バッファ２５１，２５２と同様に動作する。
【００５５】
タイミング制御回路４０は、図９に示すように、表示器間が開始される前の期間（この実施の形態では、垂直ブランキング期間）における１水平期間以上の間、制御信号Ｃｏｎｔをハイレベルにする。図７および図８を参照すると、制御信号Ｃｏｎｔがハイレベルになると、バッファ回路２５において、奇数番目のソース配線Ｓ（２ｎ−１）を駆動する出力バッファの出力側に設けられている第１の出力スイッチ２６６は開放状態になり、偶数番目のソース配線Ｓ（２ｎ）を駆動する出力バッファの出力側に設けられている第２の出力スイッチ２６８は開放状態になる。また、ソース配線Ｓ（２ｎ−１）を駆動する出力バッファとソース配線Ｓ（２ｎ）を駆動する出力バッファとの間に設けられている第３のスイッチ２６７は閉鎖状態になる。
【００５６】
すなわち、奇数番目のソース配線Ｓ（２ｎ−１）のそれぞれは、隣接する偶数番目のソース配線Ｓ（２ｎ）に接続される。また、それぞれのソース配線１４は、出力バッファ２５１，２５２から切り離される。
【００５７】
その結果、コモン電圧ＶＣＯＭよりも高い電圧で駆動されていたソース配線１４の電位とコモン電圧ＶＣＯＭよりも低い電圧で駆動されていたソース配線１４の電位とが中和されるチャージシェアが実行される。すなわち、各ソース配線１４の電位はコモン電圧ＶＣＯＭに近づく。
【００５８】
チャージシェアは、垂直ブランキング期間において実行される。よって、１フレームにおける表示期間が開始されるときには、各ソース配線１４の電位はコモン電圧ＶＣＯＭに近づいているので、例えば、負極性で駆動されていた状態から正極性で駆動される状態に直接移行する場合に比べて、表示期間開始時の突入電流が低減される。
【００５９】
その後、１フレームにおける各選択期間において、ソースドライバ２０は、入力されるデータと極性反転信号ＰＯＬのレベルに応じた電圧信号を各ソース配線１４に印加する。その間、各列に対応したそれぞれの出力バッファ２５１，２５２は、極性反転信号ＰＯＬのレベルに応じて電源電圧を選択する。
【００６０】
すなわち、極性反転信号ＰＯＬがハイレベルであるときには、奇数番目のソース配線Ｓ（２ｎ−１）は正極性駆動され、偶数番目のソース配線Ｓ（２ｎ）は負極性駆動されるので、奇数番目のソース配線Ｓ（２ｎ−１）に対応する出力バッファ２５１における第１のスイッチ２６２は出力バッファ２５１に高電圧側の電源として電圧ＶＤＤＡを供給する状態になり、第２のスイッチ２６４は出力バッファ２５１に低電圧側の電源として電圧ＶＤＤＡ／２を供給する状態になる。また、偶数番目のソース配線Ｓ（２ｎ）に対応する出力バッファ２５２における第１のスイッチ２６２は出力バッファ２５２に高電圧側の電源として電圧ＶＤＤＡ／２を供給する状態になり、第２のスイッチ２６４は出力バッファ２５２に低電圧側の電源としてＶＳＳを供給する状態になる。
【００６１】
極性反転信号ＰＯＬがローレベルであるときには、奇数番目のソース配線Ｓ（２ｎ−１）は負極性駆動され、偶数番目のソース配線Ｓ（２ｎ）は正極性駆動されるので、奇数番目のソース配線Ｓ（２ｎ−１）に対応する出力バッファ２５１における第１のスイッチ２６２は出力バッファ２５１に高電圧側の電源として電圧ＶＤＤＡ／２を供給する状態になり、第２のスイッチ２６４は出力バッファ２５１に低電圧側の電源として電圧ＶＳＳを供給する状態になる。また、偶数番目のソース配線Ｓ（２ｎ）に対応する出力バッファ２５２における第１のスイッチ２６２は出力バッファ２５２に高電圧側の電源として電圧ＶＤＤＡを供給する状態になり、第２のスイッチ２６４は出力バッファ２５２に低電圧側の電源としてＶＤＤＡ／２を供給する状態になる。
【００６２】
本実施の形態では、例えば、継続して白表示が行われる場合に、正極性駆動から負極性駆動への極性反転時に、７．０Ｖ（ＶＤＤＡ／２）×Ｉ１（出力バッファ２５１を流れる電流）（Ｗ）の瞬時電力による電力が消費される。一般的な出力バッファでは、１２．５Ｖ×Ｉ１（出力バッファ２５１を流れる電流）（Ｗ）の瞬時電力を要するので、本実施の形態では、極性反転時の消費電力が低減する。
【００６３】
また、フレーム内において、例えば、表示色がグレー（データ電圧は９．０Ｖであるとする：図２参照）から白に変化するときに、［（９．０Ｖ−７．０Ｖ（ＶＤＤＡ／２））＝２．０Ｖ×Ｉ１］（Ｗ）の瞬時電力による電力が消費される。一般的な出力バッファでは、［（９．０Ｖ−０Ｖ（ＶＳＳ））＝９．０Ｖ×Ｉ１］（Ｗ）の瞬時電力による電力が消費されるので、本実施の形態では、フレーム内における消費電力も低減される。
【００６４】
また、本実施の形態では、垂直ブランキング期間におけるチャージシェアによって表示期間が開始される前に各ソース配線１４の電位がコモン電圧ＶＣＯＭに近づいているので、表示期間開始時の突入電流は低減されている。
【００６５】
また、本実施の形態では、垂直ブランキング期間においてチャージシェアを実行したが、チャージシェアに代えて、ソース配線１４に所定のプリチャージ電圧（コモン電圧ＶＣＯＭ）を印加するプリチャージを行ってもよい。プリチャージを行う場合には、図７に示された構成において、第３のスイッチ２６７に代えて、ソース配線１４にプリチャージ電位に接続する状態と接続しない状態とに切り替える第４のスイッチが設けられる。そして、制御信号Ｃｏｎｔ１がハイレベルになると、バッファ回路２５において、第１の出力スイッチ２６６は開放状態（第２の出力スイッチ２６８も同様）になり（図７参照）、第４のスイッチは、ソース配線１４にプリチャージ電位に接続する状態になる。
【００６６】
その場合には、第１の出力スイッチ２６６、第２の出力スイッチ２６８および第４のスイッチは、各ソース配線１４を所定の電位に接続するソース配線初期設定部に相当する。
【００６７】
以上に説明したように、本実施の形態では、第１のスイッチ２６４および第２のスイッチ２６４が、出力バッファ２５１，２５２に対して、正極性駆動するときに高電圧電源側に第１電圧であるＶＤＤＡが供給されるとともに低電圧電源側に第２電圧であるＶＤＤＡ／２が供給され、負極性駆動するときに高電圧電源側に第２電圧であるＶＤＤＡ／２が供給されるとともに低電圧電源側に第３電圧であるＶＳＳが供給されるように切り替わるので、１つの出力バッファによって、極性反転時にソースドライバ２０で消費される電力を低減することができる。その結果、ソースドライバ２０の発熱を抑制することができ、液晶表示装置の発熱も抑制される。
【００６８】
なお、第２電圧の電圧値が、ゲート配線とソース配線とが形成された基板に対向して設けられている対向基板に形成されているコモン電極に印加されるコモン電圧の電圧値と略等しく、第３電圧が接地電圧と略等しく、第２電圧の電圧値が第１電圧の電圧値の［１／２］に設定されていることは好ましい一例である。略等しいとは、全く等しいことも含む概念であるが、設計では等しいが実際に実現される場合に生ずる誤差の範囲内は、略等しい範囲内である。
【００６９】
また、以上の説明において、液晶表示パネル１０は、モノクロパネル／カラーパネルのいずれであってもよい。
【産業上の利用可能性】
【００７０】
本発明を、携帯機器、車載機器、映像表示機器等に搭載される液晶表示装置に適用することができる。
【符号の説明】
【００７１】
１０    液晶表示パネル
２０    ソースドライバ
２１    シフトレジスタ
２２    第１ラッチ回路
２３    第２ラッチ回路
２４    Ｄ−Ａコンバータ
２５    バッファ回路
３０    ゲートドライバ
４０  制御部（タイミングコントロール回路）
２５１，２５２  出力バッファ
２６１  高電圧電源部
２６２  第１のスイッチ
２６３  低電圧電源部
２６４  第２のスイッチ
２６６  第１の出力スイッチ
２６７  第３のスイッチ
２６８  第２の出力スイッチ
【図１】
2011242721.tif 000003
【図２】
2011242721.tif 000004
【図３】
2011242721.tif 000005
【図４】
2011242721.tif 000006
【図５】
2011242721.tif 000007
【図６】
2011242721.tif 000008
【図７】
2011242721.tif 000009
【図８】
2011242721.tif 000010
【図９】
2011242721.tif 000011