(57)【要約】【課題】半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハを提供する。【解決手段】本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン基板１０上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層２０を有することを特徴とする。【選択図】図１
2011134830.tif 000002
【特許請求の範囲】
【請求項１】
リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とするエピタキシャルウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板側の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハに関する。
【背景技術】
【０００２】
半導体ディスクリートデバイス形成用基板は、高濃度の不純物を含むシリコン基板上に、該シリコン基板よりも低濃度の不純物を含むシリコンエピタキシャル層（以下、単に、エピタキシャル層という）を有するエピタキシャルウェーハが用いられる。
【０００３】
このようなエピタキシャルウェーハは、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散する固層拡散現象が発生する。
【０００４】
特に、不純物がリンである場合には、その拡散速度は他の不純物に比べて早いため、半導体デバイス形成時の熱処理プロセスにおいて、エピタキシャル層の不純物濃度（比抵抗）が深さ方向に緩やかな勾配を生じてしまい、遷移幅（異なる不純物濃度を有するシリコン基板とエピタキシャル層との境界付近で不純物濃度が遷移する領域の幅：図２中、Ｔｗ）が広がる現象が顕著に発生する。
【０００５】
このような遷移幅の広がりは、半導体デバイスにおけるブレークダウン電圧等の本来必要なデバイス特性に悪影響を生じるため、半導体デバイス形成時の熱処理プロセス後においても、遷移幅が狭く、シリコン基板とエピタキシャル層との間に急峻な抵抗分布を有するエピタキシャルウェーハが望まれている。
【０００６】
遷移幅が狭く急峻で安定した抵抗率プロファイルが得られるエピタキシャルウェーハの製造方法としては、シリコン単結晶上にシリコン単結晶薄膜からなる保護層を気相成長させた後に、該保護層を気相成長させたシリコン単結晶を反応容器内に収容したままで該反応容器内をドライエッチし、該反応容器内をパージし、前記所望のシリコン単結晶層を気相成長させる技術が開示されている（例えば、特許文献１）。
【０００７】
また、ウェーハ表面に抵抗率が１０〜１５００Ωｃｍで、かつ厚さが０．１５〜３．０μｍの第１のシリコン単結晶膜をエピタキシャル成長させ、前記第１のシリコン単結晶膜上に抵抗率が前記第１のシリコン単結晶膜よりも小さい第２のシリコン単結晶膜をエピタキシャル成長させる技術が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−５０６１６号公報
【特許文献２】特開平２００７−８１０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、これら特許文献１、２に記載の技術は、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制するものではなかった。
【００１０】
本発明は、上記技術的課題を解決するためになされたものであり、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るエピタキシャルウェーハは、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのシリコンエピタキシャル層を有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハが提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るエピタキシャルウェーハの概略図である。
【図２】遷移幅Ｔｗを説明するための不純物プロファイルを示す図である。
【発明を実施するための形態】
【００１４】
発明者らは、エピタキシャルウェーハとして、不純物がリンであり、その濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーの高濃度の不純物を含むシリコン基板であり、かつ、該シリコン基板上に、不純物がリンであり、該シリコン基板よりも不純物濃度が３桁低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層を有する場合に、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅が大きく広がる傾向が確認されたため、これら技術的課題を解決するために鋭意研究を行った結果、本発明を完成するに至った。
【００１５】
以下、本発明に係るエピタキシャルウェーハの実施形態について添付図面を参照してより詳細に説明する。
図１は、本発明の実施形態に係るエピタキシャルウェーハの概略図であり、図２は、遷移幅Ｔｗを説明するための不純物プロファイルを示す図である。
【００１６】
本発明の実施形態に係わるエピタキシャルウェーハ１は、図１に示すように、シリコン基板１０上にエピタキシャル層２０を有し、前記シリコン基板１０は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であり、エピタキシャル層２０は、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーであることを特徴とする。
【００１７】
このように、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーである高濃度の不純物を含むシリコン基板１０上に、３桁不純物濃度が低い１０１６ａｔｏｍｓ／ｃｍ３オーダーの低濃度の不純物を含むエピタキシャル層２０を有する場合には、シリコン基板１０における酸素濃度を１．３×１０１８ａｔｏｍｓ／ｃｍ３以下とすることで、半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを大きく抑制することができる。
【００１８】
前記酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３を超える場合には、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅Ｔｗが大きく広がるため好ましくない。
【００１９】
前記酸素濃度の下限値としては、０．５×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。前記酸素濃度が０．５×１０１８ａｔｏｍｓ／ｃｍ３未満である場合には、シリコン基板１０における強度が低下するため、エピタキシャル層２０の形成時において、反りやミスフィット転位等の不具合が発生するため好ましくない。
【００２０】
前記エピタキシャル層２０の膜厚は、使用される半導体デバイスの用途に応じて、適時設計されるが、具体的には、０．５μｍ以上２０μｍ以下であることが好ましい。
【００２１】
次に、本発明のエピタキシャルウェーハの製造方法について説明する。
本発明に係わるエピタキシャルウェーハの製造方法は、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン基板を製造する工程と、前記シリコン基板上に、リン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層を形成する工程と、を備える。
【００２２】
前記シリコン基板を製造する工程は、具体的には下記の方法にて行う。最初に、チョクラルスキー法により、リン濃度が１０１９ａｔｏｍｓ／ｃｍ３オーダーであり、酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン単結晶インゴットを育成する。
【００２３】
チョクラルスキー法によるシリコン単結晶インゴットの育成は、周知の方法にて行う。
具体的には、多結晶シリコン及び所定量のリンを石英ルツボに充填し、石英ルツボを加熱することで、多結晶シリコンを加熱してシリコン融液とした後、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することで行う。  
【００２４】
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコン基板に加工される。  具体的には、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、少なくともデバイス形成面が鏡面であるシリコン基板を製造する。なお、ここで記載された加工工程は例示的なものであり、本発明は、この加工工程のみに限定されるものではない。  
【００２５】
次に、製造されたシリコン基板のデバイス形成面にリン濃度が１０１６ａｔｏｍｓ／ｃｍ３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層を形成する。エピタキシャル層の形成は、気相エピタキシャル法（ＣＶＤ法） 、有機金属気相成長法（ＭＯＣＶＤ法）あるいは分子線エピタキシャル法（ＭＢＥ法）などの周知の方法により形成することができる。
【００２６】
本発明に係わるエピタキシャルウェーハの製造方法は、上述した構成を備えているため、本発明に係わるエピタキシャルウェーハを製造することができる。また、シリコン基板１０とエピタキシャル層２０との間に、特許文献２に示すような中間層を形成する必要も無いため、生産性が向上する効果も備えている。  
【実施例】
【００２７】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
【００２８】
（実施例及び比較例）リン濃度が５×１０１９ａｔｏｍｓ／ｃｍ３であり、酸素濃度が１．０×１０１８、１．３×１０１８、１．８×１０１８ａｔｏｍｓ／ｃｍ３と異なる直径６インチ（１５０ｍｍ）のシリコン基板を準備した。  次に、これらのシリコン基板上に、気相エピタキシャル法（ＣＶＤ法）により、リン濃度が３×１０１６ａｔｏｍｓ／ｃｍ３であり、膜厚が７μｍであるエピタキシャル層を各々形成し、３種類のエピタキシャルウェーハを作製した。  その後、これらのエピタキシャルウェーハに対して、酸素１００％雰囲気で、温度１０５０℃にて、６０分間熱処理を行い、その後、同温度で、酸素１００％雰囲気から窒素１００％雰囲気に切替えて、更に、２７０分熱処理を行った。この熱処理をデバイス形成熱処理とした。  その後、前記熱処理を行ったエピタキシャルウェーハにおけるリン濃度の深さ方向分布を、二次イオン質量分析法（ＳＩＭＳ）により測定した。また、前記熱処理前のエピタキシャルウェーハにおけるリン濃度の深さ方向分布も同一の方法により測定した。
その後、得られた不純物濃度プロファイルにより遷移幅Ｔｗを各々算出した。
表１に、本実施例及び比較例における評価結果を示す。
【００２９】
【表１】
2011134830.tif 000003
【００３０】
表１よりシリコン基板の酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３以下である場合（実施例１、２）には、酸素濃度が１．８×１０１８ａｔｏｍｓ／ｃｍ３である場合（比較例１）に比べて６０％以下に遷移幅Ｔｗの広がりを抑制されることが認められる。
【符号の説明】
【００３１】
１  エピタキシャルウェーハ
１０  シリコン基板
２０  エピタキシャル層
Ｔｗ  遷移幅
【図１】
2011134830.tif 000004
【図２】
2011134830.tif 000005