(57)【要約】【課題】ＬＳＩの出力電圧試験を行う際に全被測定端子にＬＳＩテスタの測定ピンを接続すると、多個同測化の妨げになってしまう。【解決手段】ＬＳＩ１００の出力部９，１０にスイッチ回路７，８を介して出力端子１，２を接続し、これらの出力端子１，２にスイッチ回路３，４を介して定電流源５，６を設け、スイッチ回路３，４，７，８を制御する動作モード設定回路１１と、出力電圧を判別する電圧比較回路１２とを有する構成を採用する。ごく少数の端子にのみＬＳＩテスタの測定ピンを接続することで、出力部９，１０に電流を流した状態で当該出力部９，１０の電圧を検査する出力電圧試験を可能とする。【選択図】図１
2011021937.tif 000002
【特許請求の範囲】
【請求項１】
第１の定電流源と、第１の出力端子と、第１の出力回路と、第１及び第２のスイッチ素子と、第１及び第２の制御信号とを備え、
前記第１のスイッチ素子により、前記第１の制御信号に応じて、前記第１の出力回路と前記第１の出力端子とを接続するか否かを切り替え、
前記第２のスイッチ素子により、前記第２の制御信号に応じて、前記第１の定電流源と前記第１の出力端子とを接続するか否かを切り替えることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
所定の電圧を印加する第１の入力端子と、
前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第１の出力回路の出力信号の電圧に応じた論理値とを比較し、比較結果を出力する電圧比較回路と、
前記比較結果を出力する第２の出力端子とを更に備えたことを特徴とする半導体集積回路。
【請求項３】
請求項１又は２に記載の半導体集積回路において、
第３のスイッチ素子と、所定の電圧を印加する第２の入力端子と、第３の制御信号とを更に備え、
前記第３のスイッチ素子により、前記第３の制御信号に応じて、前記第２の入力端子と前記第１の出力端子とを接続するか否かを切り替えることを特徴とする半導体集積回路。
【請求項４】
請求項１又は２に記載の半導体集積回路において、
第２の定電流源と、第３のスイッチ素子と、第３の制御信号とを更に備え、
前記第３のスイッチ素子により、前記第３の制御信号に応じて、前記第１の出力回路と前記第２の定電流源とを接続するか否かを切り替えることを特徴とする半導体集積回路。
【請求項５】
第１の定電流源と、第１の出力回路と、第１のスイッチ素子と、第１の制御信号と、第２の出力回路と、第２のスイッチ素子と、第２の制御信号とを備え、
前記第１のスイッチ素子により、前記第１の制御信号に応じて、前記第１の出力回路と前記第１の定電流源とを接続するか否かを切り替え、
前記第２のスイッチ素子により、前記第２の制御信号に応じて、前記第２の出力回路と前記第１の定電流源とを接続するか否かを切り替えることを特徴とする半導体集積回路。
【請求項６】
請求項５記載の半導体集積回路において、
所定の電圧を印加する第１の入力端子と、
前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第１の出力回路の出力信号、又は前記第２の出力回路の出力信号の電圧に応じた論理値とを比較し、比較結果を出力する電圧比較回路と、
前記比較結果を出力する第１の出力端子とを更に備えたことを特徴とする半導体集積回路。
【請求項７】
第１の定電流源と、第１の出力端子と、第１の出力回路と、第１及び第２のスイッチ素子と、第１及び第２の制御信号と、第２の定電流源と、第２の出力端子と、第２の出力回路と、第３及び第４のスイッチ素子と、第３及び第４の制御信号とを備えた半導体集積回路であって、
前記第１のスイッチ素子により、前記第１の制御信号に応じて、前記第１の出力回路と前記第１の出力端子とを接続するか否かを切り替え、
前記第２のスイッチ素子により、前記第２の制御信号に応じて、前記第１の定電流源と前記第１の出力端子とを接続するか否かを切り替え、
前記第３のスイッチ素子により、前記第３の制御信号に応じて、前記第２の出力回路と前記第２の出力端子とを接続するか否かを切り替え、
前記第４のスイッチ素子により、前記第４の制御信号に応じて、前記第２の定電流源と前記第２の出力端子とを接続するか否かを切り替え、
所定の電圧を印加する第１の入力端子と、
前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第１の出力回路の出力信号の電圧に応じた論理値とを比較した第１の比較結果と、前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第２の出力回路の出力信号の電圧に応じた論理値とを比較した第２の比較結果とを格納するシフトレジスタを含む電圧比較回路と、
前記シフトレジスタの値をシリアルに出力する第３の出力端子とを更に備えたことを特徴とする半導体集積回路。
【請求項８】
第１の定電流源と、第１の出力端子と、第１の出力回路と、第１及び第２のスイッチ素子と、第１及び第２の制御信号と、第２の定電流源と、第２の出力端子と、第２の出力回路と、第３及び第４のスイッチ素子と、第３及び第４の制御信号とを備えた半導体集積回路であって、
前記第１のスイッチ素子により、前記第１の制御信号に応じて、前記第１の出力回路と前記第１の出力端子とを接続するか否かを切り替え、
前記第２のスイッチ素子により、前記第２の制御信号に応じて、前記第１の定電流源と前記第１の出力端子とを接続するか否かを切り替え、
前記第３のスイッチ素子により、前記第３の制御信号に応じて、前記第２の出力回路と前記第２の出力端子とを接続するか否かを切り替え、
前記第４のスイッチ素子により、前記第４の制御信号に応じて、前記第２の定電流源と前記第２の出力端子とを接続するか否かを切り替え、
所定の電圧を印加する第１の入力端子と、
前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第１の出力回路の出力信号の電圧に応じた論理値とを比較した第１の比較結果と、前記第１の入力端子から印加された所定の電圧に応じた論理値と前記第２の出力回路の出力信号の電圧に応じた論理値とを比較した第２の比較結果との論理積をとる論理回路を含む電圧比較回路と、
前記論理回路の値を出力する第３の出力端子とを更に備えたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧試験を実施するための出力検査回路を有する半導体集積回路（以下、ＬＳＩという。）に関するものである。
【背景技術】
【０００２】
従来のＬＳＩの出力電圧試験を行うには、被測定端子に測定ピンを接続させて、ＬＳＩテスタの測定ユニットで電流を印加し、電圧の測定を行っていた。この方法では、測定機器の測定ピン数の制限により多個同測化に制限がかかってしまい、検査コストの削減の妨げになるという課題があった。
【０００３】
この課題を解決するため、ある従来技術によれば、複数個の出力端子にスイッチ回路を介して接続される出力レベルセンス端子をＬＳＩに備え、スイッチ回路を順次オンさせながら出力レベルセンス端子をプローブすることで、各出力端子の出力電圧を測定する（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−５８９９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術によれば、出力部にドライブ電流を流す場合には、スイッチ回路のオン抵抗、あるいは出力レベルセンス用のＬＳＩ内配線による電圧降下を補正した値を出力端子電圧とするしかなかった。つまり、従来は、出力部に電流を流した状態で当該出力部の電圧を検査する出力電圧試験を正確に実施することができなかった。
【０００６】
本発明は、検査品質を維持しながらも、全被測定端子へ測定ピンを接続することでしか従来は実現できなかった出力電圧試験を特定の少ない端子のみに測定ピンを接続することで、測定ピン数の削減と多個同測化により検査コストの削減も実現することを可能としたＬＳＩの出力検査回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解消するために定電流源をＬＳＩ内部に設けることにより、被測定端子に測定ピンを接続することなく、出力部に電流を印加することを可能とする。また、電圧比較回路を設けることにより、ＬＳＩ内部で期待した電圧が出力されているか判別することを可能とする。
【０００８】
また、上記定電流源と電圧比較回路との両方を備えることにより、少数の端子にのみ測定ピンを接続させることでＬＳＩの出力電圧試験を可能とする。
【発明の効果】
【０００９】
本発明によれば、検査品質を維持しながらも、全被測定端子へ測定ピンを接続することでしか従来は実現できなかった出力電圧試験を特定の少ない端子のみに測定ピンを接続することで、測定ピン数の削減と多個同測化により検査コストの削減も実現することを可能とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１におけるＬＳＩの回路図である。
【図２】本発明の実施の形態２におけるＬＳＩの回路図である。
【図３】本発明の実施の形態３におけるＬＳＩの回路図である。
【図４】本発明の実施の形態４におけるＬＳＩの回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、出力端子を２本有するＬＳＩにおけるＨ出力電圧試験を例にとり、図面を参照しながら説明する。
【００１２】
なお、本発明は、以下の実施の形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【００１３】
《実施の形態１》
図１は、本発明に係る出力検査回路を有するＬＳＩを示す図である。本実施の形態では、図１のＬＳＩ１００において、１、２は出力部９，１０にスイッチ回路７，８を介して接続される出力端子（ＯＵＴ）である。各出力端子１，２にはスイッチ回路３，４を介して定電流源５，６が接続されている。また、制御信号１４で制御される各スイッチ回路を制御する動作モード設定回路１１と、基準電圧端子（Ｖｒｅｆ）１３及び測定結果モニタ端子（ＭＯＮ）１５を有する電圧比較回路１２とからなる。
【００１４】
以上のように構成された実施の形態の出力検査回路について、以下にその動作を説明する。動作モード設定回路１１にて定電流源５，６を出力部９，１０に接続するためにスイッチ回路３，４及びスイッチ回路７，８をオン状態にし、定電流源５，６によって電流を印加した状態で出力部９，１０から電圧を出力させる。
【００１５】
次に、基準電圧端子１３に指定した電圧Ｖｒｅｆを加え、電圧比較回路１２にて全被測定出力部９，１０の出力電圧について前記基準電圧端子１３に与えられた指定した電圧Ｖｒｅｆと各被測定出力部ごとに比較し、期待している電圧が出力されているか被測定出力部ごとの判別を可能とする。前記判別した値を０又は１の信号として測定結果モニタ端子１５に出力し、検査結果を判定することが可能である。
【００１６】
以上のように、実施の形態１によれば、ＬＳＩ出力部にスイッチ回路を介して定電流源を設けることにより、被測定端子に測定ピンを接続することなく出力電圧試験を実施することが可能となり、多個同測化をするにあたり有効な手段といえる。
【００１７】
《実施の形態２》
実施の形態１においては、ＬＳＩ内部に設けた定電流源が故障している場合は、出力電圧試験を実施できないという課題がある。この課題を解決するために、図２の回路構成をとることにより定電流源の故障を検出することを可能とする。
【００１８】
図２は、定電流源の故障を検出するための回路構成である。動作モード設定回路１１により、定電流源５，６を電源端子（ＶＤＤ）２３に接続するためにスイッチ回路３，４及びスイッチ回路２１，２２をオン状態にする。このとき、スイッチ回路７，８はオフ状態としておく。以上のスイッチ状態において電源端子２３に流れる電流を測定することにより、定電流源５，６の故障を検出することが可能である。
【００１９】
《実施の形態３》
実施の形態２においては、ＬＳＩ内部に設けた定電流源の故障を検出し、出力電圧試験を実施できない被測定出力端子がある場合に、デバイス動作に問題がなくても出力検査回路の故障要因で不良としてしまう課題がある。この課題を解決するために、図３の回路構成をとることにより正常な定電流源への切り替えを可能とし、以て出力検査回路の救済を行うことを可能とする。
【００２０】
図３は、実施の形態２により出力端子１の定電流源５が故障していた場合に、スイッチ回路３１をオン状態にして、出力端子２の正常な定電流源６を使用することで、出力部９に電流を流した状態で当該出力部９の電圧の検査を可能とする出力検査回路である。出力部９にスイッチ回路７を介して設けている定電流源５が故障している場合でも、出力部１０の正常な定電流源６に切り替えることを可能としているため、定電流源５の故障を救済し出力電圧試験を実施することができる。
【００２１】
《実施の形態４》
実施の形態１〜３においては、被測定出力部に対し、１つずつ定電流源を有するためにＬＳＩの回路面積が増大するという課題がある。実施の形態４により、この課題を解決することができる。
【００２２】
図４に、本実施の形態の回路構成を示す。ＬＳＩ１００の内部に１つの定電流源４３を設け、当該定電流源４３をスイッチ回路４１を介して出力部９と接続し、かつスイッチ回路４２を介して出力部１０と接続する。スイッチ回路４１，４２を動作モード設定回路１１により制御し、まずスイッチ回路４１をオン状態にし、電流を流して出力部９の出力電圧を電圧比較回路１２にて判別し、結果を測定結果モニタ端子１５に出力する。次にスイッチ回路４１をオフ状態にし、スイッチ回路４２をオン状態にすることで出力部１０の出力電圧を電圧比較回路１２にて判別し、結果を測定結果モニタ端子１５に出力する。
【００２３】
以上の実施の形態４により、１つの定電流源のみで出力電圧試験を可能とし、全出力部に１つずつ定電流源を備えた場合に考えられるＬＳＩの回路面積が増大するという課題を解決することができる。
【００２４】
《変形例１，２》
実施の形態１〜３においては、全被測定出力部を１つずつ検査するために検査時間が端子数に比例して増大するという課題があったが、変形例１により検査時間の短縮を可能とする。
【００２５】
図１に示す実施の形態１では、定電流源５，６を各出力部９，１０に付与しているため、動作モード設定回路１１で同時に動作させることで複数端子に電流印加することが可能となる。更に、本変形例１によれば、電圧比較回路１２はシフトレジスタのような回路を備える。スイッチ回路３，４を同時にオン状態にし、定電流源５，６を接続し、全被測定出力部９，１０の出力電圧を電圧比較回路１２のシフトレジスタのような回路にて、基準電圧端子１３に与えられた電圧Ｖｒｅｆと順次比較し、各々の結果を測定結果モニタ端子９に順次出力することが可能である。
【００２６】
変形例１により、全被測定出力部の電圧の同時測定を可能とし、全被測定出力部を順次測定する場合に検査時間が増大するという課題を解決することができる。
【００２７】
さて、変形例１においては全被測定出力部の同時測定を行いはするが、電圧比較回路１２からシフトレジスタを介して、各被測定出力部の検査結果を順次出力するため、検査時間を大幅に短縮することはできない。また、シフトレジスタを複数備えると回路規模が大きくなり、回路面積が大きくなるため、検査コストが増大するという課題がある。
【００２８】
そこで、変形例２によれば、図１において、電圧比較回路１２はＡＮＤ演算回路を有する。スイッチ回路３，４を同時にオン状態にし、定電流源５，６を接続し、全被測定出力部９，１０の出力電圧を電圧比較回路１２にて基準電圧端子１３に与えられた電圧Ｖｒｅｆと比較し、その全被測定出力部の結果をＡＮＤ演算して測定結果モニタ端子９に出力することが可能である。
【００２９】
以上の変形例２により、変形例１よりも更に検査時間の短縮が期待できる。
【産業上の利用可能性】
【００３０】
本発明に係る出力検査回路を有するＬＳＩは、少数の端子へＬＳＩテスタの測定ピンを接続することで出力電圧試験が可能となるので、検査の多個同測化を実施することにより、検査コストの削減に有用である。
【符号の説明】
【００３１】
１，２  出力端子（ＯＵＴ）
３，４  スイッチ回路
５，６  定電流源
７，８  スイッチ回路
９，１０  出力部
１１  動作モード設定回路
１２  電圧比較回路
１３  基準電圧端子（Ｖｒｅｆ）
１４  制御信号
１５  測定結果モニタ端子（ＭＯＮ）
２１，２２  スイッチ回路
２３  電源端子（ＶＤＤ）
３１  スイッチ回路
４１，４２  スイッチ回路
４３  定電流源
１００  半導体集積回路（ＬＳＩ）
【図１】
2011021937.tif 000003
【図２】
2011021937.tif 000004
【図３】
2011021937.tif 000005
【図４】
2011021937.tif 000006