(57)【要約】【課題】 本発明は、液晶表示装置のソースドライバー集積素子でパワードロップに対する復帰時間を縮める技術を提供する。【解決手段】本発明によってソースドライバーに適用されるガンマバッファー回路では、差動増幅部と電流ミラー部のモストランジスターらを直接連結しないでダイオード結合型モストランジスターを通じて連結した。これによって、出力端のモストランジスターのゲートの動作範囲がダイオード結合型モストランジスターのドレッシーホールド電圧程度減るようになる。これによって電源端子電圧ドロップ後復帰時間及び接地端子電圧バウンシング後に復帰時間が減って、入力トランジスターのマッチング特性が改善されて、これによってランダムオフセットが低減される。【選択図】図３
2011133896.tif 000002
【特許請求の範囲】
【請求項１】
二つのエンモストランジスターで構成されて入力信号を差動増幅する差動増幅部と;
二つのピーモストランジスターで構成されて電流ミラーで動作する電流ミラー部と;
一つのエンモストランジスターを具備してバイアス電圧によって前記差動増幅部をスタンバイモードからイネーブルモードに転換させるイネーブル部と;
前記電流ミラー部の二つのピーモストランジスターのドレインと前記差動増幅部の二つのエンモストランジスターのドレインを二つのダイオード結合型モストランジスターを通じてそれぞれ連結させて、パワードロップ後の復帰時間を短縮させるパワードロップ速度改善部と;
ピーモストランジスター及びエンモストランジスターで構成されて、前記バイアス電圧によってバイアスレベルが設定されて、前記電流ミラー部の一側の下位ノード電圧による出力電圧を発生する出力部で構成されたガンマバッファーを含んで構成したことを特徴とする液晶表示装置のソースドライバー回路。
【請求項２】
液晶表示装置は、チップオンガラス(ＣＯＧ)方式の液晶表示装置であることを特徴とする請求項１に記載の液晶表示装置のソースドライバー回路。
【請求項３】
パワードロップ速度改善部の二つのモストランジスターは、ピーモストランジスター及びエンモストランジスターをすべて含むことを特徴とする請求項１に記載の液晶表示装置のソースドライバー回路。
【請求項４】
パワードロップ速度改善部は、
ソースが前記電流ミラー部の第１ピーモストランジスターのドレインに連結されてゲート及びドレインが前記差動増幅部の第１エンモストランジスターのドレインに接続された第１ピーモストランジスターと;
ソースが前記電流ミラー部の第２ピーモストランジスターのドレインに連結されて、ゲート及びドレインが前記差動増幅部の第２エンモストランジスターのドレインに接続された第２ピーモストランジスターで構成されたことを特徴とする請求項１に記載の液晶表示装置のソースドライバー回路。
【請求項５】
二つのピーモストランジスターで構成されて入力信号を差動増幅する差動増幅部と;
二つのエンモストランジスターで構成されて電流ミラーで動作する電流ミラー部と;
一つのピーモストランジスターを具備してバイアス電圧によって前記差動増幅部をスタンバイモードからイネーブルモードに転換させるイネーブル部と;
前記差動増幅部の二つのピーモストランジスターのドレインと前記電流ミラー部の二つのエンモストランジスターのドレインを二つのダイオード結合型モストランジスターを通じてそれぞれ連結させて、接地端子電圧バウンシング後の復帰時間を短縮させるパワードロップ速度改善部と;
エンモストランジスター及びピーモストランジスターで構成されて、前記バイアス電圧によってバイアスレベルが設定されて、前記電流ミラー部の一側の上位ノード電圧による出力電圧を発生する出力部で構成されたガンマバッファーを含んで構成したことを特徴とする液晶表示装置のソースドライバー回路。
【請求項６】
パワードロップ速度改善部の二つのモストランジスターは、ピーモストランジスター及びエンモストランジスターをすべて含むことを特徴とする請求項５に記載の液晶表示装置のソースドライバー回路。
【請求項７】
パワードロップ速度改善部は、
ドレイン及びゲートが前記差動増幅部の第１ピーモストランジスターのドレインに連結されて、ソースが前記電流ミラー部の第１エンモストランジスターのドレインに接続された第１エンモストランジスターと;
ドレイン及びゲートが前記差動増幅部の第２ピーモストランジスターのドレインに連結されて、ソースが前記電流ミラー部の第２エンモストランジスターのドレインに接続された第２エンモストランジスターで構成されたことを特徴とする請求項５に記載の液晶表示装置のソースドライバー回路。
【請求項８】
液晶表示装置は、チップオンガラス(ＣＯＧ)方式の液晶表示装置であることを特徴とする請求項５に記載の液晶表示装置のソースドライバー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置でソースドライバー回路の出力電圧を安定するように供給する技術に関するものであり、特に、ソースドライバー回路のパワードロップが発生される時、ガンマバッファーの出力電圧回復時間を縮めることができるようにした液晶表示装置のソースドライバー回路に関するものである。
【背景技術】
【０００２】
図１は、従来技術による液晶表示装置の駆動回路に対するブロック図としてこれに示したところのように、印刷回路基板(ＰＣＢ)１１０上でガンマ電圧供給部を含む軟性回路基板(ＦＰＣ:Flexible Printed Circuit)１２０と;前記軟性回路基板１２０のガンマ電圧供給部からガンマ電圧の供給を受けて液晶ディスプレイパネル１４０のデータラインを駆動するソースドライバー集積素子１３０と;前記データラインを通じて供給される階調電圧によって、マトリックス形態に配列された液晶らが駆動されて画像を表示する液晶ディスプレイパネル１４０で構成される。
【０００３】
前記ソースドライバー集積素子１３０は、上端領域のガンマ電圧(ＶＰ１〜ＶＰｎ)を、それぞれ入力を受けて該当ガンマ電圧を出力する複数のガンマバッファー(ＧＭＢＰ１〜ＧＭＢＰｎ)らで構成された上端ガンマ電圧バッファー部１３１Ｐ及び、下端領域のガンマ電圧(ＶＮ１〜ＶＮｎ)を、それぞれ入力を受けて該当ガンマ電圧を出力する複数のガンマバッファー(ＧＭＢＮ１〜ＧＭＢＮｎ)らで構成された下端ガンマ電圧バッファー部１３１Ｎと;前記上、下端ガンマ電圧バッファー部１３１Ｐ、１３１Ｎで出力されるデジタル信号をアナログ信号に変換するデジタル(Ｄ)/アナログ(Ａ)変換器１３２と;前記Ｄ/Ａ変換器１３２で出力されるチャンネルのアナログ電圧をバッファリングして、データラインに出力するチャンネルバッファー(ＣＨＢ)を具備したチャンネルバッファー部１３３で構成される。
【０００４】
前記液晶ディスプレイパネル１４０のデータライン(ＤＬ)は、等価回路的に見る時、複数の抵抗(Ｒ)とコンデンサ(Ｃ)ロード(Load)でなされるが、ソースドライバー集積素子１３０が液晶ディスプレイパネル１４０を駆動するためには、そのＲ/Ｃロードを充電及び放電してする。
【０００５】
データライン(ＤＬ)を以前レベルより高いレベルに駆動しなければならない場合、前記ソースドライバー集積素子１３０は、電源端子(ＶＤＤ)を通じて前記軟性回路基板１２０のガンマ電圧供給部から電圧の供給を受けて前記Ｒ/Ｃロードを充電(Charging)させる。データライン(ＤＬ)を以前レベルより低いレベルに駆動しなければならない場合、前記ソースドライバー集積素子１３０は、前記Ｒ/Ｃロードに充電されていた電圧を接地端子(ＧＮＤ)側で放電(Dis-Charging)させる。図１で"ＣＰ"は、前記のような充電経路を示したものであり、“ＤＣＰ”は放電経路を示したものである。
【０００６】
このような充放電過程は反復的に遂行されて、この過程で電流が消耗する。この時、消耗する電流の量と、前記軟性回路基板１２０でソースドライバー集積素子１３０の電源端子(ＶＤＤ)までの連結ライン上の抵抗(Ｒ＿ＶＤＤ)値の大きさ、前記軟性回路基板１２０でソースドライバー集積素子１３０の接地端子(ＧＮＤ)までの連結ライン上の抵抗(Ｒ＿ＧＮＤ)値の大きさによって電源端子(ＶＤＤ)の電圧はドロップ(drop)現象が発生されて、接地端子(ＧＮＤ)の電圧はバウンシング(bouncing)現象が発生される。
【０００７】
前記消耗する電流の量は、液晶ディスプレイパネル１４０上のデータライン(ＤＬ)のコンデンサ(Ｃ)の容量値に比例して、ソースドライバー集積素子１３０のチャンネルバッファー(ＣＨＢ)の個数に比例する。
【０００８】
ＣＯＧ(ＣＯＧ:Chip On Glass)方式の液晶表示装置で前記軟性回路基板１２０とソースドライバー集積素子１３０のすべての連結は、ＬＯＧ(ＬＯＧ:Line On Glass)方式を利用するので、すべてのＬＯＧは数オーム(Ohm)以上の抵抗値を有するようになる。
【０００９】
これによって、前記抵抗(Ｒ＿ＶＤＤ)及び抵抗(Ｒ＿ＧＮＤ)が存在するようになる。そして、前記説明でのようにＲ/Ｃロードを充電させる時、前記抵抗(Ｒ＿ＶＤＤ)を通じて電流が消費するので、電源端子(ＶＤＤ)の電圧ドロップ現象が発生されて、Ｒ/Ｃロードを放電させる時には抵抗(Ｒ＿ＧＮＤ)を通じて電流が消費するので、接地端子(ＧＮＤ)電圧バウンシング現象が発生される。
【００１０】
このようなパワードロップ現象によって、前記ソースドライバー集積素子１３０内のガンマバッファー(ＧＭＢＰ１〜ＧＭＢＰｎ)、(ＧＭＢＮ１〜ＧＭＢＮｎ)が影響を受けるようになって、これらの出力端子がＤ/Ａ変換器１３２を通じてチャンネルバッファー(ＣＨＢ)の入力端子に連結されるので、これらの出力も影響を受けて変化される。
【００１１】
図２は、前記説明でのようなパワードロップ現象による上、下端ガンマ電圧バッファー部１３１Ｐ、１３１Ｎ内の任意のガンマバッファー(ＧＭＢ)の出力電圧変化と、チャンネルバッファー部１３３内のチャンネルバッファー(ＣＨＢ)の出力電圧の変化を示したものである。
【００１２】
図２を説明すると、前記Ｒ/Ｃロードを充電させる時、電源端子(ＶＤＤ)の電圧がドロップされれば、これに対応して前記ガンマバッファー(ＧＭＢ)の出力電圧(ＧＭＢ＿ＯＵＴ)がドロップされるが、ドロップ後元々のレベルで上昇する時、速かに上昇されることができずに比較的緩く上昇されることが分かる。これによって、前記チャンネルバッファー(ＣＨＢ)の出力電圧(ＣＨＢ_ＯＵＴ)が前記ガンマバッファー(ＧＭＢ)の出力電圧(ＧＭＢ_ＯＵＴ)と同じく緩いパターンに上昇されることが分かる。
【００１３】
また、前記Ｒ/Ｃロードを放電させる時、接地端子(ＧＮＤ)の電圧がバウンシングされると、これに対応して前記ガンマバッファー(ＧＭＢ)の出力電圧(ＧＭＢ_ＯＵＴ)がバウンシングされるが、バウンシング後元々のレベルに降りる時、速かに下降されないで比較的緩く下降されることが分かる。これによって、前記チャンネルバッファー(ＣＨＢ)の出力電圧(ＣＨＢ_ＯＵＴ)が前記ガンマバッファー(ＧＭＢ)の出力電圧(ＧＭＢ_ＯＵＴ)のように緩いパターンで下降されることが分かる。
【００１４】
このように従来液晶表示装置のソースドライバー集積素子においては、Ｒ/Ｃロードを充電させるか、または放電させる時ガンマバッファーの出力電圧が元々のレベルで速かに復帰されないで比較的緩い速度に復帰されて、これによってチャンネルバッファーの出力電圧もガンマバッファーの出力電圧と類似に比較的緩い速度に復帰される問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
したがって、本発明の目的は、液晶表示装置のソースドライバーで電源端子電圧ドロップ及び接地端子電圧バウンシングが発生される時、ソースドライバー集積素子内部のガンマバッファーの出力電圧回復時間を縮めるように設計することにある。
【００１６】
本発明の目的らは、前で言及した目的に制限されない。本発明の他の目的及び長所らは、下の説明によってさらに明らかに理解されるであろう。
【課題を解決するための手段】
【００１７】
前記のような目的を達成するための本発明は、
二つのエンモストランジスターで構成されて入力信号を差動増幅する差動増幅部と;
二つのピーモストランジスターで構成されて電流ミラーで動作する電流ミラー部と;
一つのエンモストランジスターを具備して、バイアス電圧によって前記差動増幅部をスタンバイモードからイネーブルモードに転換させるイネーブル部と;
前記電流ミラー部の二つのピーモストランジスターのドレインと前記差動増幅部の二つのエンモストランジスターのドレインを二つのダイオード結合型モストランジスターを通じてそれぞれ連結させてパワードロップ後の復帰時間を短縮させるパワードロップ速度改善部と;
ピーモストランジスター及びエンモストランジスターで構成されて前記バイアス電圧によってバイアスレベルが設定されて、前記電流ミラー部の一側の下位ノード電圧による出力電圧を発生する出力部で構成することを特徴とする。
【００１８】
前記のような目的を達成するためのまた他の本発明は、
二つのピーモストランジスターで構成されて、入力信号を差動増幅する差動増幅部と;
二つのエンモストランジスターで構成されて電流ミラーで動作する電流ミラー部と;
一つのピーモストランジスターを具備してバイアス電圧によって前記差動増幅部をスタンバイモードからイネーブルモードに転換させるイネーブル部と;
前記差動増幅部の二つのピーモストランジスターのドレインと前記電流ミラー部の二つのエンモストランジスターのドレインを二つのダイオード結合型モストランジスターを通じてそれぞれ連結させて接地端子電圧バウンシング後の復帰時間を短縮させるパワードロップ速度改善部と;
エンモストランジスター及びピーモストランジスターで構成されて前記バイアス電圧によってバイアスレベルが設定されて、前記電流ミラー部の一側の上位ノード電圧による出力電圧を発生する出力部で構成することを特徴とする。
【発明の効果】
【００１９】
本発明は、液晶表示装置のソースドライバーに適用されるガンマバッファー回路で差動増幅部と電流ミラー部のモストランジスターらを、ダイオード結合型モストランジスターを通じて連結させることで、電源端子電圧ドロップ後復帰時間及び接地端子電圧バウンシング後復帰時間が減る。また、入力トランジスターのマッチング特性が改善して、これによってランダムオフセット(random offset)が低減される効果がある。
【図面の簡単な説明】
【００２０】
【図１】従来技術による液晶表示装置の駆動回路に対するブロック図である。
【図２】従来液晶表示装置のソースドライバーでパワードロップによるガンマバッファー及びチャンネルバッファーの出力電圧の変化を示した波形図である。
【図３】本発明による液晶表示装置のソースドライバーの第１実施例の回路図である。
【図４】本発明による液晶表示装置のソースドライバーの第２実施例の回路図である。
【図５】本発明による液晶表示装置のソースドライバーでパワードロップによるガンマバッファー及びチャンネルバッファーの出力電圧の変化を示した波形図である。
【図６】(a)、(b)は、本発明によってパワードロップ及び接地電圧バウンシングに対する復帰時間が短縮されたことを示した波形図である。
【発明を実施するための形態】
【００２１】
以下、添付した図面を参照して本発明の望ましい実施例を詳しく説明すれば次のようである。
【００２２】
図３は、本発明による液晶表示装置のソースドライバー回路に適用されたポジティブガンマバッファー(Positive Gamma Buffer)の回路図として、これに示したところのように、差動増幅部３１０と;電流ミラー部３２０と;イネーブル部３３０と;パワードロップ速度改善部３４０と;出力部３５０を含んで構成する。
【００２３】
差動増幅部３１０は、エンモストランジスターＭ３１、Ｍ３２を具備する。前記エンモストランジスターＭ３１のゲートは、入力端子(ＩＮ)に連結されて、エンモストランジスターＭ３２のゲートは出力端子(ＯＵＴ)に連結される。
【００２４】
電流ミラー部３２０は、ピーモストランジスターＭ３３、Ｍ３４を具備する。前記ピーモストランジスターＭ３３、Ｍ３４のソースが電源端子(ＶＤＤ)に共通で連結される。前記ピーモストランジスターＭ３４は、ゲートとドレインが連結されたダイオード結合型トランジスターである。
【００２５】
イネーブル部３３０は、エンモストランジスターＭ３５を具備して、前記差動増幅部３１０をスタンバイモードからイネーブルモードに転換させる役割を遂行する。すなわち、前記エンモストランジスターＭ３５はバイアス電圧(Bias)が“ハイ”に供給される時ターンオンされて、前記差動増幅部３１０のエンモストランジスターＭ３１、Ｍ３２のソースを接地端子(ＧＮＤ)に連結するので、その差動増幅部３１０が活性化モードに転換される。これによって、前記差動増幅部３１０のエンモストランジスターＭ３１が入力端子(ＩＮ)に入力される信号に相応されるように動作して、これによって下位ノード(Ｎ１)の電圧が決まる。
【００２６】
パワードロップ速度改善部３４０は、ダイオード形態で連結されたピーモストランジスターＭ３６、Ｍ３７を具備する。前記ピーモストランジスターＭ３６、Ｍ３７のソースは前記電流ミラー部３２０のピーモストランジスターＭ３３、Ｍ３４のドレインに連結されて、ドレインは前記差動増幅部３１０のエンモストランジスターＭ３１、Ｍ３２のドレインに連結される。
【００２７】
前記説明ではモストランジスターＭ３６、Ｍ３７を、ピーモストランジスターを例にして説明したが、エンモストランジスターで具現しても同一な効果を得ることができる。
【００２８】
出力部３５０は、ピーモストランジスターＭ３８とエンモストランジスターＭ３９を具備する。前記ピーモストランジスターＭ３８のソースは、電源端子(ＶＤＤ)に連結されて、ゲートは前記下位ノード(Ｎ１)に連結される。そして、前記ピーモストランジスターＭ３８のドレインが出力端子(ＯＵＴ)、前記エンモストランジスターＭ３２のゲート及び、ソースが前記接地端子(ＧＮＤ)に連結された前記エンモストランジスターＭ３９のドレインに共通で連結される。
【００２９】
前記バイアス電圧(Bias)によって前記エンモストランジスターＭ３９のバイアスレベルが決まって、前記のように決まる下位ノード(Ｎ１)の電圧によって前記ピーモストランジスターＭ３８が動作されて、それによる電圧が出力端子(ＯＵＴ)に出力される。結局、前記入力端子(ＩＮ)に入力される信号に相応される出力電圧(ＯＵＴ)が出力される。
【００３０】
図５でのように、ガンマバッファーでパワードロップ、すなわち、電源端子(ＶＤＤ)電圧のドロップ(Drop)が発生されれば、ガンマバッファーの出力電圧(ＯＵＴ)のドロップは、その電源端子(ＶＤＤ)電圧のドロップより大きく現われる。この時、ガンマバッファーの出力電圧(ＯＵＴ)が入力電圧(ＩＮ)より低い状態になるので、その出力電圧(ＯＵＴ)のレベルを入力電圧(ＩＮ)のレベルまで上昇させ始める。このために前記ピーモストランジスターＭ３８のゲート電圧、すなわち、前記下位ノード(Ｎ１)の電圧を下降させるようになる。
【００３１】
ところが、前記説明でのように電流ミラー部３２０のロード(Load)トランジスターであるピーモストランジスターＭ３３、Ｍ３４のドレインを前記ダイオード形態で連結されたパワードロップ速度改善部３４０のピーモストランジスターＭ３６、Ｍ３７を通じて前記差動増幅部３１０のエンモストランジスターＭ３１、Ｍ３２のドレインに連結したので、そのトランジスターＭ３３、Ｍ３４、Ｍ３１、Ｍ３２)の間に前記ピーモストランジスターＭ３６、Ｍ３７のドレイン-ソース間の電圧(ＶＤＳ)がしきい電圧以上にかかるようになる。
【００３２】
これによって、前記ピーモストランジスターＭ３８のゲートの動作範囲がそれほど減るようになる。言い替えれば、前記下位ノード(Ｎ１)の電圧が下降される時、最大に下降されることができるレベルが前記ピーモストランジスターＭ３６、Ｍ３７のしきい電圧程度制限されるので、前記ピーモストランジスターＭ３８のゲートの動作範囲がそれほど減るようになる。
【００３３】
結局、電源端子(ＶＤＤ)電圧のドロップによってガンマバッファーの出力電圧(ＯＵＴ)がドロップされるが、これを元々のレベルに復帰させるために下位ノード(Ｎ１)の電圧を下降させるようになる。ところが、前記下位ノード(Ｎ１)の電圧が前記ピーモストランジスターＭ３６、Ｍ３７がある時、ない時に比べて前記しきい電圧程度不十分に下降される。このように前記下位ノード(Ｎ１)の電圧が前記しきい電圧程度不十分に下降されるので、また元々のレベルに上昇させる時それほど復帰時間が短縮される。これによってガンマバッファーの出力電圧(ＯＵＴ)の回復時間もそれほど早めになるようになる(図５参照)。
【００３４】
一方、図４は、本発明による液晶表示装置のソースドライバー回路に適用されたネガティブガンマバッファー(Negative Gamma Buffer)の回路図として、これに示したところのように、差動増幅部４１０と;電流ミラー部４２０と;イネーブル部４３０と;パワードロップ速度改善部４４０と;出力部４５０を含んで構成する。
【００３５】
前記図３と図４は、基本的な動作原理は同一であるが、図３が電源端子電圧のドロップに対応するためのポジティブ型ガンマバッファーであることに比べて、図４は接地端子電圧のバウンシングに対応したネガティブ型ガンマバッファーということに差がある。
【００３６】
差動増幅部４１０は、ピーモストランジスターＭ４１、Ｍ４２を具備する。前記ピーモストランジスターＭ４１のゲートは入力端子(ＩＮ)に連結されて、ピーモストランジスターＭ４２のゲートは出力端子(ＯＵＴ)に連結される。
【００３７】
電流ミラー部４２０は、エンモストランジスターＭ４３、Ｍ４４を具備する。前記エンモストランジスターＭ４３、Ｍ４４のソースが接地端子(ＧＮＤ)に共通で連結される。前記エンモストランジスターＭ４４は、ゲートとドレインが連結されたダイオード結合型トランジスターである。
【００３８】
イネーブル部４３０は、ピーモストランジスターＭ４５を具備して前記差動増幅部４１０をスタンバイモードからイネーブルモードに転換させる役割を遂行する。すなわち、前記ピーモストランジスターＭ４５は、バイアス電圧(Bias)がロー’に供給される時ターンオンされて、前記差動増幅部４１０のピーモストランジスターＭ４１、Ｍ４２のソースを電源端子(ＶＤＤ)に連結するので、その差動増幅部４１０が活性化モードに転換される。これによって、前記差動増幅部４１０のピーモストランジスターＭ４１が入力端子(ＩＮ)に入力される信号に相応されるように動作して、これによって上位ノード(Ｎ２)の電圧が決まる。
【００３９】
パワードロップ速度改善部４４０は、ダイオード形態で連結されたエンモストランジスターＭ４６、Ｍ４７を具備する。前記エンモストランジスターＭ４６、Ｍ４７のソースは、前記電流ミラー部４２０のエンモストランジスターＭ４３、Ｍ４４のドレインに連結されて、ドレインは前記差動増幅部４１０のピーモストランジスターＭ４１、Ｍ４２のドレインに連結される。
【００４０】
前記説明ではモストランジスターＭ４６、Ｍ４７を、エンモストランジスターを例にして説明したが、ピーモストランジスターで具現しても同一な効果を得ることができる。
【００４１】
出力部４５０は、エンモストランジスターＭ４８とピーモストランジスターＭ４９を具備する。前記エンモストランジスターＭ４８のソースは、接地端子(ＧＮＤ)に連結されてゲートは、前記上位ノード(Ｎ２)に連結される。そして、前記エンモストランジスターＭ４８のドレインが出力端子(ＯＵＴ)、前記ピーモストランジスターＭ４２のゲート及びソースが電源端子(ＶＤＤ)に連結された前記ピーモストランジスターＭ４９のドレインに共通で連結される。
【００４２】
前記バイアス電圧(Bias)によって前記ピーモストランジスターＭ４９のバイアスレベルが決まって、前記のように決まる上位ノード(Ｎ２)の電圧によって前記エンモストランジスターＭ４８が動作されて、それによる電圧が出力端子(ＯＵＴ)に出力される。結局、前記入力端子(ＩＮ)に入力される信号に相応される出力電圧(ＯＵＴ)が出力される。
【００４３】
図５でのように、ガンマバッファーで接地端子(ＧＮＤ)電圧のバウンシングが発生されれば、ガンマバッファーの出力電圧(ＯＵＴ)のバウンシングは、その接地端子(ＧＮＤ)電圧のバウンシングより大きく現われる。この時、ガンマバッファーの出力電圧(ＯＵＴ)が入力電圧(ＩＮ)より高い状態になるので、その出力電圧(ＯＵＴ)のレベルを入力電圧(ＩＮ)のレベルまで下降させ始める。このために前記エンモストランジスターＭ４８のゲート電圧、すなわち、前記上位ノード(Ｎ２)の電圧を上昇させるようになる。
【００４４】
ところが、前記説明でのように電流ミラー部４２０のロード(Load)トランジスターであるエンモストランジスターＭ４３、Ｍ４４のドレインを前記ダイオード形態で連結されたパワードロップ速度改善部４４０のエンモストランジスターＭ４６、Ｍ４７を通じて前記差動増幅部４１０のピーモストランジスターＭ４１、Ｍ４２のドレインに連結したので、そのトランジスターＭ４３、Ｍ４４、Ｍ４１、Ｍ４２との間に前記エンモストランジスターＭ４６、Ｍ４７のドレイン-ソース間の電圧(ＶＤＳ)がしきい電圧以上にかかるようになる。
【００４５】
これによって、前記エンモストランジスターＭ４８のゲートの動作範囲がそれほど減るようになる。言い替えれば、前記上位ノード(Ｎ２)の電圧が上昇される時、最大に上昇されることができるレベルが前記エンモストランジスターＭ４６、Ｍ４７のしきい電圧程度制限されるので、前記エンモストランジスターＭ４８のゲートの動作範囲がそれほど減るようになる。
【００４６】
結局、接地端子(ＧＮＤ)電圧のバウンシングによってガンマバッファーの出力電圧(ＯＵＴ)がバウンシングされるが、これを元々のレベルに復帰させるために、上位ノード(Ｎ２)の電圧を上昇させるようになる。ところが、前記上位ノード(Ｎ２)の電圧が前記エンモストランジスターＭ４６、Ｍ４７がある時、ない時に比べて前記しきい電圧程度不十分に上昇される。このように前記上位ノード(Ｎ２)の電圧が前記しきい電圧程度不十分に上昇されるので、また元々のレベルに下降させる時、それほど復帰時間が短縮される。これによってガンマバッファーの出力電圧(ＯＵＴ)の回復時間もそれほど早めになるようになる(図５参照)。
【００４７】
一方、図６の(a)、(b)は、本発明によってパワードロップに対する復帰時間が短縮されたことと接地端子電圧のバウンシングに対する復帰時間が短縮されたことを示したものである。すなわち、前記図３及び図４でのように動作するガンマバッファーによって、チャンネルバッファーの出力電圧のライジング(rising)タイム(Ｔ１)とポーリング(falling)タイム(Ｔ３)が改善されたことを分かる。また、前記図３及び図４でのように動作するガンマバッファーによってチャンネルバッファーのセッティングタイム(Ｔ２)、(Ｔ４)が改善されたことを分かる。
【００４８】
以上で本発明の望ましい実施例に対して詳しく説明したが、本発明の権利範囲がこれに限定されるものではなく、次の請求範囲で定義する本発明の基本概念を土台により多様な実施例に具現されることができるし、このような実施例らも本発明の権利範囲に属するものである。
【符号の説明】
【００４９】
３１０、４１０  差動増幅部
３２０、４２０  電流ミラー部
３３０、４３０  イネーブル部
３４０、４４０  パワードロップ速度改善部
３５０、４５０  出力部
【図１】
2011133896.tif 000003
【図２】
2011133896.tif 000004
【図３】
2011133896.tif 000005
【図４】
2011133896.tif 000006
【図５】
2011133896.tif 000007
【図６】
2011133896.tif 000008