(57)【要約】【課題】薄膜トランジスタの寿命を延長、且つシフト・レジスタユニットの安定性を向上させることを目的とする。【解決手段】本発明は、シフト・レジスタユニット、ディスプレー用ゲート駆動装置ならびに液晶ディスプレーを開示している。前記シフト・レジスタユニットは、第2のクロック信号または第3のクロック信号を入力し、且つフレーム開始信号と第1のクロック信号と低電圧信号とリセット信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号を入力する入力モジュールと、ゲート駆動信号を生成し、且つ少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュールが入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させる処理モジュールと、処理モジュールが生成したゲート駆動信号を送信する出力モジュールと、を備える。【選択図】図3a
2011242779.tif 000002
【特許請求の範囲】
【請求項１】
シフト・レジスタユニットであって、
1フレーム又は複数のフレームの表示時間を備える１つのフレーム間隔において、第2のクロック信号が第1のクロック信号の反転信号と同じ、第3のクロック信号がローレベルを保持し、隣り合う次のフレーム間隔において、第3のクロック信号が第1のクロック信号と同じ、第2のクロック信号がローレベルを保持しており、第2のクロック信号または第3のクロック信号を入力し、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号を入力する入力モジュールと、
前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ前記少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させる処理モジュールと、
前記処理モジュールに接続され、前記処理モジュールが生成したゲート駆動信号を送信する出力モジュールと、
を備えることを特徴とするシフト・レジスタユニット。
【請求項２】
前記処理モジュールは、
前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成するゲート駆動信号生成ユニットと、
前記ゲート駆動信号生成ユニットに接続され、前記ゲート駆動信号生成ユニットの中の少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させるレベル制御ユニットと、
を備えることを特徴とする請求項1に記載のシフト・レジスタユニット。
【請求項３】
前記入力モジュールは、 
フレーム開始信号を入力する開始信号入力端と、
第1のクロック信号を入力する第1のクロック信号入力端と、
第2のクロック信号又は第3のクロック信号を入力する第2のクロック信号入力端と、
このシフト・レジスタユニットに隣り合う次のシフト・レジスタユニットが入力した第1の信号を入力する第1の信号入力端と、
このシフト・レジスタユニットに隣り合う次のシフト・レジスタユニットが入力した第2の信号を入力する第2の信号入力端と、
低電圧信号を入力する低電圧信号入力端と、
リセット信号を入力するリセット信号入力端と、
を備えることを特徴とする請求項1に記載のシフト・レジスタユニット。
【請求項４】
前記ゲート駆動信号生成ユニットは、
ドレインとゲートがいずれも開始信号入力端に接続された第1の薄膜トランジスタと、
ドレインが前記第1の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースが低電圧信号入力端に接続された第2の薄膜トランジスタと、
ドレインが第1のクロック信号入力端に接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが自身のゲートと出力モジュールとに接続された第3の薄膜トランジスタと、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートが前記リセット信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第4の薄膜トランジスタと、
ドレインが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第5の薄膜トランジスタと、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第6の薄膜トランジスタと、
ソースがそれぞれ前記第5の薄膜トランジスタのゲートと前記第6の薄膜トランジスタのゲートとに接続された第7の薄膜トランジスタと、
ドレインが前記第7の薄膜トランジスタのソースに接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第8の薄膜トランジスタと、
ソースが前記第7の薄膜トランジスタのゲートに接続された第9の薄膜トランジスタと、
ドレインが前記第9の薄膜トランジスタのソースに接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第10の薄膜トランジスタと、
ドレインが前記第1の薄膜トランジスタのドレインに接続され、ソースが前記第1の薄膜トランジスタのソースに接続され、ゲートが第2のクロック信号入力端に接続された第11の薄膜トランジスタと、
ドレインが前記第3の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続され、ゲートが第2のクロック信号入力端に接続された第12の薄膜トランジスタと、
を備えることを特徴とする請求項3に記載のシフト・レジスタユニット。
【請求項５】
第7の薄膜トランジスタのソース、第8の薄膜トランジスタのドレイン、第5の薄膜トランジスタのゲート及び第6の薄膜トランジスタのゲートが接続する箇所は第1のノードを形成することを特徴とする請求項4に記載のシフト・レジスタユニット。
【請求項６】
前記レベル制御ユニットは、
ドレインが前記第5の薄膜トランジスタのドレインに接続され、ゲートが前記第1の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第13の薄膜トランジスタと、
ドレインが前記第10の薄膜トランジスタのドレインに接続され、ゲートが前記第2の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第14の薄膜トランジスタと、
ドレインが前記第8の薄膜トランジスタのドレインに接続され、ゲートが前記第2の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第15の薄膜トランジスタと、
ドレインが前記第6の薄膜トランジスタのドレインに接続され、ゲートが前記第1の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第16の薄膜トランジスタと、
を備えることを特徴とする請求項５に記載のシフト・レジスタユニット。
【請求項７】
前記第9の薄膜トランジスタのゲートとドレイン及び第7の薄膜トランジスタのドレインが前記第1のクロック信号入力端に接続され、
または、前記第9の薄膜トランジスタのゲートとドレイン及び第7の薄膜トランジスタのドレインが前記第2のクロック信号入力端に接続されることを特徴とする請求項6に記載のシフト・レジスタユニット。
【請求項８】
両端がそれぞれ前記第3の薄膜トランジスタのゲートとソースとに接続されたコンデンサを更に備えることを特徴とする請求項7に記載のシフト・レジスタユニット。
【請求項９】
前記第7の薄膜トランジスタのチャネルの幅/長さ比と第8の薄膜トランジスタのチャネルの幅/長さ比との比率は1/1〜1/50であって、前記第9の薄膜トランジスタのチャネルの幅/長さ比と第10の薄膜トランジスタのチャネルの幅/長さ比との比率は1/1〜1/50であることを特徴とする請求項7に記載のシフト・レジスタユニット。
【請求項１０】
前記出力モジュールは、
前記第3の薄膜トランジスタのソースに接続され、前記処理モジュールが生成したゲート駆動信号を送信するゲート駆動信号出力端と、
前記第7の薄膜トランジスタのソースに接続され、第3の信号をこのシフト・レジスタユニットに隣り合う前のシフト・レジスタユニットに出力する第1の信号出力端と、
前記第3の薄膜トランジスタのゲートとソースとに接続され、第4の信号をこのシフト・レジスタユニットに隣り合う前のシフト・レジスタユニットに出力する第2の信号出力端と、
を備えることを特徴とする請求項7に記載のシフト・レジスタユニット。
【請求項１１】
ディスプレー用ゲート駆動装置において、
順次に接続されたn+1個の請求項1に記載のシフト・レジスタユニットを備え、ここで、ｎが自然数であり、
1番目のシフト・レジスタユニットとn+1番目のシフト・レジスタユニット以外、各シフト・レジスタユニットの出力モジュールは、いずれも隣り合う前のシフト・レジスタユニットの入力モジュールと、隣り合う次のシフト・レジスタユニットの入力モジュールとに接続され、各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフト・レジスタユニットのリセット信号として隣り合う前のシフト・レジスタユニットに送信され、各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフト・レジスタユニットのフレーム開始信号として隣り合う次のシフト・レジスタユニットに送信され、
1番目のシフト・レジスタユニットの出力モジュールは2番目のシフト・レジスタユニットの入力モジュールに接続され、1番目のシフト・レジスタユニットが出力したゲート駆動信号は2番目のシフト・レジスタユニットのフレーム開始信号として2番目のシフト・レジスタユニットに入力され、
最後のシフト・レジスタユニットの出力モジュールはn番目のシフト・レジスタユニットの入力モジュールに接続され、最後のシフト・レジスタユニットが出力したゲート駆動信号はn番目のシフト・レジスタユニットのリセット信号としてn番目のシフト・レジスタユニットに送信され、
最後のシフト・レジスタユニットの出力モジュールは自身の入力モジュールに接続され、最後のシフト・レジスタユニットが出力したゲート駆動信号は自身のリセット信号として自身の入力モジュールに送信されることを特徴とするディスプレー用ゲート駆動装置。
【請求項１２】
1番目のシフト・レジスタユニットと最後のシフト・レジスタユニット以外、各シフト・レジスタユニットのゲート駆動信号出力端はいずれも隣り合う前のシフト・レジスタユニットのリセット信号入力端と、隣り合う次のシフト・レジスタユニットの開始信号入力端とに接続され、
1番目のシフト・レジスタユニットのゲート駆動信号出力端は2番目のシフト・レジスタユニットの開始信号入力端に接続され、
n+1番目のシフト・レジスタユニットのゲート駆動信号出力端はそれぞれ隣り合うn番目のシフト・レジスタユニットのリセット信号入力端と、自身のリセット信号入力端とに接続されることを特徴とする請求項12に記載のディスプレー用ゲート駆動装置。
【請求項１３】
1番目のシフト・レジスタユニットとn+1番目のシフト・レジスタユニット以外、各シフト・レジスタユニットの第1の信号出力端はいずれも隣り合う前のシフト・レジスタユニットの第1の信号入力端に接続され、第2の信号出力端はいずれも隣り合う前のシフト・レジスタユニットの第2の信号入力端に接続され、第1の信号入力端はいずれも隣り合う次のシフト・レジスタユニットの第1の信号出力端に接続され、第2の信号入力端はいずれも隣り合う次のシフト・レジスタユニットの第2の信号出力端に接続され、
1番目のシフト・レジスタユニットの第1の信号入力端は2番目のシフト・レジスタユニットの第1の信号出力端に接続され、第2の信号入力端は2番目のシフト・レジスタユニットの第2の信号出力端に接続され、
n+1番目のシフト・レジスタユニットの第1の信号出力端と第1の信号入力端とはいずれもn番目のシフト・レジスタユニットの第1の信号入力端に接続され、第2の信号出力端と第2の信号入力端とはいずれもn番目のシフト・レジスタユニットの第2の信号入力端に接続されることを特徴とする請求項11に記載のディスプレー用ゲート駆動装置。
【請求項１４】
n+1が偶数である場合、
i番目のシフト・レジスタユニットの第1の信号入力端はi+1番目のシフト・レジスタユニットの第1の信号出力端に接続され、i番目のシフト・レジスタユニットの第2の信号入力端はi+1番目のシフト・レジスタユニットの第2の信号出力端に接続され、ここで、iが奇数であり、i∈[1,n]、
i番目のシフト・レジスタユニットの第1の信号出力端はi+1番目のシフト・レジスタユニットの第1の信号入力端に接続され、i番目のシフト・レジスタユニットの第2の信号出力端はi+1番目のシフト・レジスタユニットの第2の信号入力端に接続され、
n+1が奇数である場合、
i番目のシフト・レジスタユニットの第1の信号入力端はi+1番目のシフト・レジスタユニットの第1の信号出力端に接続され、i番目のシフト・レジスタユニットの第2の信号入力端はi+1番目のシフト・レジスタユニットの第2の信号出力端に接続され、ここで、iが奇数であり、i∈[1,n-1]、
i番目のシフト・レジスタユニットの第1の信号出力端はi+1番目のシフト・レジスタユニットの第1の信号入力端に接続され、i番目のシフト・レジスタユニットの第2の信号出力端はi+1番目のシフト・レジスタユニットの第2の信号入力端に接続され、
n+1番目のシフト・レジスタユニットの第1の信号入力端と第1の信号出力端とはいずれもn番目のシフト・レジスタユニットの第1の信号入力端に接続され、n+1番目のシフト・レジスタユニットの第2の信号入力端と第2の信号出力端とはn番目のシフト・レジスタユニットの第2の信号入力端に接続されることを特徴とする請求項12に記載のディスプレー用ゲート駆動装置。
【請求項１５】
i番目のシフト・レジスタユニットは、第1のクロック信号入力端が第1のクロック信号を入力することに用いられ、第2のクロック信号入力端が第2のクロック信号を入力することに用いられ、
i+1番目のシフト・レジスタユニットは、第1のクロック信号入力端が第1のクロック信号の反転信号を入力することに用いられ、第2のクロック信号入力端が第3のクロック信号を入力することに用いられることを特徴とする請求項13に記載のディスプレー用ゲート駆動装置。
【請求項１６】
液晶ディスプレーであって、請求項11に記載のディスプレー用ゲート駆動装置を備えることを特徴とする液晶ディスプレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフト・レジスタユニット、ディスプレー用ゲート駆動装置及び液晶ディスプレーに関するものである。
【背景技術】
【０００２】
表示の目標を達成するために、あるディスプレーにおいてゲート駆動装置が用いられている。
【０００３】
液晶ディスプレーを例にして説明する。一般的には、液晶ディスプレーが画像を表示するときに、順次走査を採用する。各行のサブ画素領域の薄膜トランジスタ（Thin Film Transistor、TFTを略称とする）のオン/オフが1本のゲートラインで制御されている。各薄膜トランジスタのゲートを駆動するためのゲート駆動信号はゲート駆動装置によって生成されている。ゲート駆動装置は一般的に複数のシフト・レジスタユニットを備える。
【０００４】
シフト・レジスタユニットは一般的に複数の薄膜トランジスタを備える。複数の薄膜トランジスタは、入力されたクロック信号、フレーム開始信号及びリセット信号などに基づいてゲート駆動信号を生成している。ゲート駆動信号は、アレイ基板上のサブ画素領域における薄膜トランジスタに送信される。
【０００５】
これらの薄膜トランジスタのうち少なくとも二つは、一つのノードを形成できる。そのうち、あるノードのレベルは長時間にハイレベルを保持している。このように、ゲートがこれらのノードに接続されたある薄膜トランジスタは、長時間に、より大きいバイアス電圧に置かれるため、ゲートがこれらのノードに接続された薄膜トランジスタの寿命が低減して、シフト・レジスタユニットの安定性に影響する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、薄膜トランジスタの寿命を延長して且つシフト・レジスタユニットの安定性を向上できるシフト・レジスタユニット、ディスプレー用ゲート駆動装置ならびに液晶ディスプレーを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明が提供するシフト・レジスタユニットは、1フレーム又は複数のフレームの表示時間を備える１つのフレーム間隔において、第2のクロック信号が第1のクロック信号の反転信号と同じ、第3のクロック信号がローレベルを保持し、隣り合う次のフレーム間隔において、第3のクロック信号が第1のクロック信号と同じ、第2のクロック信号がローレベルを保持しており、第2のクロック信号または第3のクロック信号を入力し、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号を入力する入力モジュールと、
【０００８】
前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ前記少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させる処理モジュールと、
【０００９】
前記処理モジュールに接続され、前記処理モジュールが生成したゲート駆動信号を送信する出力モジュールと、を備える。
【００１０】
本発明が更に提供するディスプレー用ゲート駆動装置は、順次に接続されたn+1個の前記のシフト・レジスタユニットを備え、ここで、ｎが自然数であり、
【００１１】
1番目のシフト・レジスタユニットとn+1番目のシフト・レジスタユニット以外、各シフト・レジスタユニットの出力モジュールは、いずれも隣り合う前のシフト・レジスタユニットの入力モジュールと、隣り合う次のシフト・レジスタユニットの入力モジュールとに接続され、各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフト・レジスタユニットのリセット信号として隣り合う前のシフト・レジスタユニットに送信され、各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフト・レジスタユニットのフレーム開始信号として隣り合う次のシフト・レジスタユニットに送信され、
【００１２】
1番目のシフト・レジスタユニットの出力モジュールは2番目のシフト・レジスタユニットの入力モジュールに接続され、1番目のシフト・レジスタユニットが出力したゲート駆動信号は2番目のシフト・レジスタユニットのフレーム開始信号として2番目のシフト・レジスタユニットに入力され、
【００１３】
最後のシフト・レジスタユニットの出力モジュールはn番目のシフト・レジスタユニットの入力モジュールに接続され、最後のシフト・レジスタユニットが出力したゲート駆動信号はn番目のシフト・レジスタユニットのリセット信号としてn番目のシフト・レジスタユニットに送信され、
【００１４】
最後のシフト・レジスタユニットの出力モジュールは自身の入力モジュールに接続され、最後のシフト・レジスタユニットが出力したゲート駆動信号は自身のリセット信号として自身の入力モジュールに送信される。
【００１５】
本発明が更に提供する液晶ディスプレーは、前記のディスプレー用ゲート駆動装置を備える。
【００１６】
以下は、図面と実施形態を通じて本発明の技術方案をさらに詳細に説明する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係るシフト・レジスタユニットの構造模式図。
【図２】本発明の実施形態に係るシフト・レジスタユニットの第1実施形態の構造模式図。
【図３ａ】本発明の実施形態に係るシフト・レジスタユニットの第2実施形態の構造模式図。
【図３ｂ】図5aにおける3番目のシフト・レジスタユニットSR3の入力信号と出力信号のシーケンス図。
【図４】本発明の実施形態に係るディスプレー用ゲート駆動装置の構造模式図。
【図５ａ】本発明の実施形態に係るディスプレー用ゲート駆動装置の第1実施形態の構造模式図。
【図５ｂ】図5aに示したディスプレー用ゲート駆動装置の入力信号と出力信号のシーケンス図。
【図５ｃ】図5bの簡略シーケンス図。
【図６ａ】本発明の実施形態に係るシフト・レジスタユニットの第3実施形態の構造模式図。
【図６ｂ】図6aに示したシフト・レジスタユニットの入力信号と出力信号のシーケンス図。
【図７】本発明の実施形態に係るシフト・レジスタユニットの第4実施形態の構造模式図。
【図８】本発明の実施形態に係るディスプレー用ゲート駆動装置の第2実施形態の構造模式図。
【図９】本発明の実施形態に係るディスプレー用ゲート駆動装置の第3実施形態の構造模式図。
【発明を実施するための形態】
【００１８】
本発明の下記各実施形態において、主に液晶ディスプレーを例として説明するが、本発明の実施形態におけるシフト・レジスタユニット及びゲート駆動装置は液晶ディスプレーに限らず、他の各種のディスプレー、例えば有機発光ダイオード （OLED）ディスプレーに用いられている。
【００１９】
図1は本発明の実施形態に係るシフト・レジスタユニットの構造ブロック模式図である。このシフト・レジスタユニットは、入力モジュール11と処理モジュール12と出力モジュール13とを備える。入力モジュール11は、第2のクロック信号または第3のクロック信号を入力して、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号を入力するために用いられる。一つのフレーム間隔に、第2のクロック信号は第1のクロック信号の反転信号と同じく、第3のクロック信号はローレベルを保持している。隣り合う次のフレーム間隔に、第3のクロック信号は第1のクロック信号と同じく、第2のクロック信号はローレベルを保持している。一つのフレーム間隔は1つのフレーム又は複数のフレームの表示時間を含む。処理モジュール12は、入力モジュール11に接続され、少なくとも二つの薄膜トランジスタを備え、入力モジュール11が入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュール11が入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔にローレベルに保持させる。出力モジュール13は、処理モジュール12に接続され、処理モジュール12が生成したゲート駆動信号を送信する。
【００２０】
図2は本発明のシフト・レジスタユニットの第1実施形態の構造模式図である。この実施形態において、処理モジュール12はゲート駆動信号生成ユニット121とレベル制御ユニット122とを備える。ゲート駆動信号生成ユニット121は、入力モジュール11に接続され、少なくとも二つの薄膜トランジスタを備え、入力モジュール11が入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成する。レベル制御ユニット122は、ゲート駆動信号生成ユニット121に接続され、ゲート駆動信号生成ユニット121における少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュール11が入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔にローレベルに保持させる。
【００２１】
図3aは本発明のシフト・レジスタユニットの第2実施形態の構造模式図である。この実施形態において、入力モジュール11は、開始信号入力端（INPUT-1）、第1のクロック信号入力端（CLK1IN）、第2のクロック信号入力端（CLK2IN）、第1の信号入力端（PDNIN）、第2の信号入力端（PUNIN）、低電圧信号入力端(VSSIN)、及びリセット信号入力端（RESETIN）を備える。開始信号入力端（INPUT-1）はフレーム開始信号を入力する。第1のクロック信号入力端（PDNIN）は第1のクロック信号を入力する。第2のクロック信号入力端（CLK2IN）は第2のクロック信号又は第3のクロック信号を入力する。第1の信号入力端（PDNIN）はこのシフト・レジスタユニットに隣り合う次のシフト・レジスタユニットが入力した第1の信号を入力する。第2の信号入力端（PUNIN）はこのシフト・レジスタユニットに隣り合う次のシフト・レジスタユニットが入力した第2の信号を入力する。低電圧信号入力端(VSSIN)は低電圧信号を入力する。リセット信号入力端（RESETIN）はリセット信号を入力する。
【００２２】
出力モジュール13は、ゲート駆動信号出力端（OUT）と、第1の信号出力端（PDLOUT）と、第2の信号出力端（PULOUT）とを備える。ゲート駆動信号出力端（OUT）は処理モジュールが生成したゲート駆動信号を送信する。第1の信号出力端（PDLOUT）は、第3の信号をこのシフト・レジスタユニットに隣り合う前のシフト・レジスタユニットに出力する。第2の信号出力端（PULOUT）は、第4の信号をこのシフト・レジスタユニットに隣り合う前のシフト・レジスタユニットに出力する。
【００２３】
ゲート駆動信号生成ユニット121は、第1の薄膜トランジスタT1、第2の薄膜トランジスタT2、第3の薄膜トランジスタT3、第4の薄膜トランジスタT4、第5の薄膜トランジスタT5、第6の薄膜トランジスタT6、第7の薄膜トランジスタT7、第8の薄膜トランジスタT8、第9の薄膜トランジスタT9、第10の薄膜トランジスタT10、第11の薄膜トランジスタT11、第12の薄膜トランジスタT12を備える。
【００２４】
第1の薄膜トランジスタT1のゲートとドレインはいずれも開始信号入力端（INPUT-1）に接続されている。第2の薄膜トランジスタT2のドレインは第1の薄膜トランジスタT1のソースに接続され、第2の薄膜トランジスタT2のゲートはリセット信号入力端（RESETIN）に接続され、第2の薄膜トランジスタT2のソースは低電圧信号入力端（VSSIN）に接続されている。第3の薄膜トランジスタT3のドレインは第1のクロック信号入力端（CLK1IN）に接続され、第3の薄膜トランジスタT3のゲートとソースとは第2の信号出力端（PULOUT）に接続され、第3の薄膜トランジスタT3のソースは自身のゲートとゲート駆動信号出力端（OUT）とにも接続されている。第4の薄膜トランジスタT4のゲートはリセット信号入力端（RESETIN）に接続され、第4の薄膜トランジスタT4のドレインは第3の薄膜トランジスタT3のソースに接続され、第4の薄膜トランジスタT4のソースは低電圧信号入力端（VSSIN）に接続されている。第5の薄膜トランジスタT5のドレインは第1の薄膜トランジスタT1のソースに接続され、第5の薄膜トランジスタT5のソースは低電圧信号入力端（VSSIN）に接続されている。第6の薄膜トランジスタT6のドレインは第3の薄膜トランジスタT3のソースに接続され、第6の薄膜トランジスタT6のソースは低電圧信号入力端（VSSIN）に接続されている。第7の薄膜トランジスタT7のソースはそれぞれ第5の薄膜トランジスタT5のゲートと第6の薄膜トランジスタT6のゲートと第1の信号出力端（PDLOUT）とに接続されている。第8の薄膜トランジスタT8のゲートは第1の薄膜トランジスタT1のソースに接続され、第8の薄膜トランジスタT8のドレインは第7の薄膜トランジスタT7のソースに接続され、第8の薄膜トランジスタT8のソースは低電圧信号入力端（VSSIN）に接続されている。第9の薄膜トランジスタT9のソースは第7の薄膜トランジスタT7のゲートに接続されている。第10の薄膜トランジスタT10のゲートは第1の薄膜トランジスタT1のソースに接続され、第10の薄膜トランジスタT10のドレインは第9の薄膜トランジスタT9のソースに接続され、第10の薄膜トランジスタT10のソースは低電圧信号入力端（VSSIN）に接続されている。第11の薄膜トランジスタT11のソースは開始信号入力端（INPUT-1）に接続され、ドレインは第1の薄膜トランジスタT1のソースに接続され、ゲートは第2のクロック信号入力端（CLK2IN）に接続されている。第12の薄膜トランジスタT12のドレインは第3の薄膜トランジスタT3のソースに接続され、ソースは低電圧信号入力端（VSSIN）に接続され、ゲートは第2のクロック信号入力端（CLK2IN）に接続されている。第1の薄膜トランジスタT1のソースと第2の薄膜トランジスタT2のドレインと第5の薄膜トランジスタT5のドレインと第10の薄膜トランジスタT10のゲートと第8の薄膜トランジスタT8のゲートと第3の薄膜トランジスタT3のゲートが接続する箇所は第2のノードを形成している。本発明の各実施形態において第2のノードはPUノードと称される。第7の薄膜トランジスタT7のソースと第8の薄膜トランジスタT8のドレインと第5の薄膜トランジスタT5のゲートと第6の薄膜トランジスタT6のゲートとが接続する箇所は第1のノードを形成している。本発明の各実施形態において第1のノードはPDノードと称される。第9の薄膜トランジスタT9のソースと第7の薄膜トランジスタT7のゲートとが接続する箇所は第3のノードを形���している。本発明の各実施形態において第3のノードはPD_CNノードと称されている。
【００２５】
図3aにおいては、レベル制御ユニット122は第13の薄膜トランジスタT13、第14の薄膜トランジスタT14、第15の薄膜トランジスタT15、及び第16の薄膜トランジスタT16を備える。
【００２６】
第13の薄膜トランジスタT13のゲートは第1の信号入力端（PDNIN）に接続され、ドレインは第5の薄膜トランジスタT5のドレインと第1の薄膜トランジスタT1のソースとに接続され、ソースは低電圧信号入力端（VSSIN）に接続されている。第14の薄膜トランジスタT14のゲートは第2の信号入力端（PUNIN）に接続され、ドレインは第10の薄膜トランジスタT10のドレインと第9の薄膜トランジスタT9のソースとに接続され、ソースは低電圧信号入力端（VSSIN）に接続されている。第15の薄膜トランジスタT15のゲートは第2の信号入力端（PUNIN）に接続され、ドレインは第8の薄膜トランジスタT8のドレインと第7の薄膜トランジスタT7のソースとに接続され、ソースは低電圧信号入力端（VSSIN）に接続されている。第16の薄膜トランジスタT16のゲートは第1の信号入力端（PDNIN）に接続され、ドレインは第6の薄膜トランジスタT6のドレインと第3の薄膜トランジスタT3のソースとに接続され、ソースは低電圧信号入力端（VSSIN）に接続されている。
【００２７】
図4は本発明の実施形態に係るディスプレー用ゲート駆動装置の構造模式図である。図4に示すように、この装置は、順次に接続されたn+1個のシフト・レジスタユニットを備える。このn+1個のシフト・レジスタユニットはそれぞれSR1、SR2、……、SRn+1と標識される。1番目のシフト・レジスタユニットSR1とn+1番目のシフト・レジスタユニットSRn+1以外に、各シフト・レジスタユニットの出力モジュール13はいずれも隣り合う前のシフト・レジスタユニットの入力モジュール11と、隣り合う次のシフト・レジスタユニットの入力モジュール11とに接続されている。これによって、各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフト・レジスタユニットのリセット信号として、隣り合う前のシフト・レジスタユニットに送信されている。各シフト・レジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフト・レジスタユニットのフレーム開始信号として隣り合う次のシフト・レジスタユニットに入力されている。1番目のシフト・レジスタユニットSR1の出力モジュール13は2番目のシフト・レジスタユニットSR2の入力モジュール11に接続され、1番目のシフト・レジスタユニットSR1が出力したゲート駆動信号は2番目のシフト・レジスタユニットSR2のフレーム開始信号として2番目のシフト・レジスタユニットSR2に送信されている。最後のシフト・レジスタユニットSRn+1の出力モジュール13はn番目のシフト・レジスタユニットSRnの入力モジュール11に接続され、最後のシフト・レジスタユニットSRn+1が出力したゲート駆動信号はn番目のシフト・レジスタユニットSRnのリセット信号としてn番目のシフト・レジスタユニットSRn送信されている。最後のシフト・レジスタユニットSRn+1の出力モジュール13は自身の入力モジュール11に接続され、最後のシフト・レジスタユニットSRn+1が出力したゲート駆動信号は自身のリセット信号として自身の入力モジュール11に送信されている。
【００２８】
図5aは本発明の実施形態に係るディスプレー用ゲート駆動装置の第1実施形態の構造模式図である。この実施形態において、n+1個の図3aに示したシフト・レジスタユニットを備え、1番目のシフト・レジスタユニットSR1と最後のシフト・レジスタユニットSRn+1以外に、各シフト・レジスタユニットのゲート駆動信号出力端（OUT）はいずれも隣り合う前のシフト・レジスタユニットのリセット信号入力端（RETSETIN）と、隣り合う次のシフト・レジスタユニットの開始信号入力端（INPUT-1）とに接続されている。1番目のシフト・レジスタユニットSR1のゲート駆動信号出力端（OUT）は2番目のシフト・レジスタユニットSR2の開始信号入力端（INPUT-1）に接続され、n+1番目のシフト・レジスタユニットSRn+1のゲート駆動信号出力端（OUT）はそれぞれ隣り合うn番目のシフト・レジスタユニットSRnのリセット信号入力端（RETSETIN）と、自身のリセット信号入力端（RETSETIN）とに接続されている。1番目のシフト・レジスタユニットSR1と最後のシフト・レジスタユニットSRn+1以外に、各シフト・レジスタユニットの第1の信号出力端（PDLOUT）はいずれも隣り合う前のシフト・レジスタユニットの第1の信号入力端（PDNIN）に接続され、第2の信号出力端（PULOUT）はいずれも隣り合う前のシフト・レジスタユニットの第2の信号入力端（PUNIN）に接続され、第1の信号入力端（PDNIN）はいずれも隣り合う次のシフト・レジスタユニットの第1の信号出力端（PDLOUT）に接続され、第2の信号入力端（PUNIN）はいずれも隣り合う次のシフト・レジスタユニットの第2の信号出力端（PULOUT）に接続されている。1番目のシフト・レジスタユニットSR1の第1の信号入力端（PDNIN）は2番目のシフト・レジスタユニットSR2の第1の信号出力端（PDLOUT）に接続され、第2の信号入力端（PUNIN）は2番目のシフト・レジスタユニットSR2の第2の信号出力端（PULOUT）に接続されている。n+1番目のシフト・レジスタユニットSRn+1の第1の信号出力端（PDLOUT）と第1の信号入力端（PDNIN）とはいずれもn番目のシフト・レジスタユニットSRnの第1の信号入力端（PDNIN）に接続され、第2の信号出力端（PULOUT）と第2の信号入力端(PUNIN)とはn番目のシフト・レジスタユニットSRnの第2の信号入力端(PUNIN)に接続されている。
【００２９】
図3aと図5aを結合して本発明の実施形態のディスプレー用ゲート駆動装置における各シフト・レジスタユニットの接続関係は明らかに見えることができる。以下は、単独のシフト・レジスタユニットにおける入力信号と出力信号間のシーケンス関係、及びディスプレー用ゲート駆動装置における入力信号と出力信号間のシーケンス関係を説明する。
【００３０】
図5bは図5aに示したディスプレー用ゲート駆動装置の入力信号と出力信号のシーケンス図である。図5bは液晶ディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図であって、他のディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図はそれと類似するので、液晶ディスプレーのゲート駆動装置の原理を参照して理解できる。STVはフレーム開始信号である。このSTV信号は1番目のシフト・レジスタユニットSR1の開始信号入力端（INPUT-1）に入力され、他のシフト・レジスタユニットの開始信号入力端（INPUT-1）はいずれも隣り合う前のシフト・レジスタユニットのゲート駆動信号出力端（OUT）に接続され、即ち、他のシフト・レジスタユニットの開始信号入力端（INPUT-1）に入力されたのは隣り合う前のシフト・レジスタユニットが出力したゲート駆動信号（OUTPUT）である。一つのシフト・レジスタユニットが出力したゲート駆動信号は、隣り合う次のシフト・レジスタユニットのフレーム開始信号となる。図5bにおいては、INPUTは1番目のシフト・レジスタユニットSR1以外の他の各シフト・レジスタユニットの開始信号入力端（INPUT-1）に入力された信号である。各シフト・レジスタユニットは一つのゲート駆動信号（OUTPUT）を出力して、駆動液晶ディスプレーの一行のゲートラインに用いられている。低電圧信号（VSS）（図5b中にはVSSを図示しない）は各シフト・レジスタユニットの低電圧信号入力端（VSSIN）に入力され、i番目のシフト・レジスタユニットSRiの第1のクロック信号入力端（CLK1IN）には第1のクロック信号（CLK1）が入力され、第2のクロック信号入力端（CLK2IN）には第2のクロック信号（CLK2）が入力される。ただし、iは奇数である。n+1が奇数であれば、i=1、3、5、……、n+1である。iが偶数であれば、i=1、3、5、……、nである。i+1番目のシフト・レジスタユニットSRi+1の第1のクロック信号入力端（CLK1IN）には第1のクロック信号の反転信号（CLK1B）が入力され、第3のクロック信号入力端（CLK2IN）には第3のクロック信号（CLK3）が入力される。
【００３１】
図3bは図5aにおける3番目のシフト・レジスタユニットSR3の入力信号と出力信号のシーケンス図である。図3bは液晶ディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図であって、他のディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図はそれと類似したので、液晶ディスプレーのゲート駆動装置の原理を参照して理解できる。開始信号入力端（INPUT-1）は信号（INPUT）を入力し、第1のクロック信号入力端（CLKIN）は第1のクロック信号（CLK1）を入力し、第2のクロック信号入力端（CLK2IN）は第2のクロック信号（CLK2）を入力し、低電圧信号入力端（VSSIN）は低電圧信号（VSS）を入力し、リセット信号入力端（RESETIN）はリセット信号（RESET）を入力し、ゲート駆動信号出力端（OUT）はゲート駆動信号（OUTPUT）を出力する。図3bにおいて低電圧信号（VSS）は図示されていないが、低電圧信号（VSS）は低電圧をずっと保持している信号である。4番目のシフト・レジスタユニットSR4の第1の信号出力端（PDLOUT）は信号（PDN）を出力している。この信号（PDN）は3番目のシフト・レジスタSR3の第1の信号入力端（PDLIN）に入力され、第1の信号と見なされることができる。4番目のシフト・レジスタSR4の第2の信号出力端（PULOUT）は信号（PUN）を出力している。この信号（PUN）は3番目のシフト・レジスタSR3の第2の信号入力端（PUNIN）に入力され、第2の信号と見なされることができる。3番目のシフト・レジスタSR3の第1の信号出力端（PDLOUT）が出力した信号（PDL）は2番目のシフト・レジスタSR2の第1の信号入力端（PDNIN）に入力され、第3の信号と見なされることができる。3番目のシフト・レジスタSR3の第2の信号出力端（PULOUT）が出力した信号（PUL）は2番目のシフト・レジスタSR2の第2の信号入力端（PUNIN）に入力され、第4の信号と見なされることができる。
【００３２】
3番目のシフト・レジスタSR3については、第2のクロック信号入力端（CLK2IN）に入力されるのは第2のクロック信号（CLK2）であるが、3番目のシフト・レジスタSR3には、4番目のシフト・レジスタSR4が生成した信号（PDNとPUNを含む）が入力される必要があって、信号（PDNとPUNを含む）の生成は第3のクロック信号（CLK3）に頼るので、図3bにおいて第3のクロック信号CLK3を併せて図示している。
【００３３】
本発明の実施形態においてTholdでフレーム間隔を表示している。フレーム間隔は一つのフレーム又は複数のフレームの表示時間を含む。つまり、フレーム間隔はフレーム開始信号（STV）信号の一つの立ち上がりの開始時刻から後のある立ち上がりの開始時刻までの間隔である。一般的には、Tholdはディスプレーの一フレームの画像を走査する時間間隔の整数倍であって、最小とも一倍、多くとも数十ないし百倍に至る。図5bから見えるように、異なるフレーム間隔において、第2のクロック信号（CLK2）と第3のクロック信号（CLK3）とは形状が異なる。図5bと図3bに示すように、隣り合う二つのフレーム間隔は、それぞれTh1とTh2である。
【００３４】
図3bから見えるように、Th1において、第2のクロック信号（CLK2）は第1のクロック信号の反転信号（CLK1B）と同じであって、Th2において、第2のクロック信号（CLK2）はローレベルを保持している。Th1において、第3のクロック信号（CLK3）はローレベルを保持している。Th2において、第3のクロック信号（CLK3）は第1のクロック信号（CLK1）と同じである。
【００３５】
図5cは図5bの簡略シーケンス図である。図5cから、第2のクロック信号（CLK2）と第3のクロック信号（CLK3）とフレーム開始信号（STV）との間の関係が明らかに見える。
【００３６】
以下は、図3aと3bを結合して本発明の実施形態におけるシフト・レジスタユニットの動作原理を説明する。
【００３７】
本発明の実施形態において、フレーム間隔は一つ又は複数のフレームの表示時間を含むことができるが、一旦フレーム間隔の長さを確定した後に、各フレーム間隔の長さは同じである。即ち、図3bにおいてTh1とTh2の長さが同じである。
【００３８】
Th1から五つの段階を取って、それぞれI-1、I-2、I-3、I-4、及びI-5と表示する。Th2から五つの段階を取って、それぞれII-1、II-2、II-3、II-4及びII-5と表示する。
【００３９】
（一）Th1において
【００４０】
図3aと図5aの構造を結合して分かるように、Th1の時間間隔において、第3のクロック信号（CLK3）がローレベルを保持しているので、3番目のシフト・レジスタSR3が入力した信号（PDN）はローレベルを保持して、3番目のシフト・レジスタSR3における第13の薄膜トランジスタT13と第14の薄膜トランジスタT14はオフされている。
【００４１】
1、I-1段階において
【００４２】
信号（INPUT）はハイレベルであって、リセット信号（RESET）はローレベルであって、第1の薄膜トランジスタT1はオンされ、PUノードの信号はハイレベル、即ち、3番目のシフト・レジスタSR3が出力した信号（PUL）はハイレベルである。PUノードの信号がハイレベルなので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされている。
【００４３】
信号（PUN）はローレベルであって、第15の薄膜トランジスタT15と第14の薄膜トランジスタT14はオフされている。
【００４４】
第1のクロック信号（CLK1）はローレベルであって、第2のクロック信号（CLK2）はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされている。第7の薄膜トランジスタT7のチャネルの幅/長さ比と第8の薄膜トランジスタのチャネルの幅/長さ比との比率、及び第9の薄膜トランジスタT9のチャネルの幅/長さ比と第10の薄膜トランジスタのチャネルの幅/長さ比との比率を設定することによって、PDノードの信号がローレベルにされることができる。これによって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6がオフされる。第7の薄膜トランジスタT7のチャネルの幅/長さ比と第8の薄膜トランジスタT8のチャネルの幅/長さ比との比率は1/1〜1/50でもいいし、第9の薄膜トランジスタT9のチャネルの幅/長さ比と第10の薄膜トランジスタT10のチャネルの幅/長さ比との比率は1/1〜1/50でもいいのである。
【００４５】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4がオフされているので、ゲート駆動信号（OUTPUT）はローレベル、信号（PDL）はローレベル、信号（PUL）はハイレベルである。
【００４６】
2、I-2段階において
【００４７】
信号（INPUT）はローレベルとなって、第1の薄膜トランジスタT1はオフされ、リセット信号（RESET）はローレベルであって、PUノードの信号はハイレベルを保持している。つまり、3番目のシフト・レジスタユニットSR3が出力した信号（PUL）は依然としてハイレベルである。PUノードの信号はハイレベルを保持しているので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる状態を保持している。
【００４８】
信号（PUN）はハイレベルであるので、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15がオンされる。
【００４９】
第2のクロック信号（CLK2）はローレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持している。これによって第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオフされる。
【００５０】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされる。
【００５１】
第1のクロック信号（CLK1）はハイレベルであって、第3の薄膜トランジスタT3はオンされるので、ゲート駆動信号（OUTPUT）はハイレベルである。信号（PUL）はハイレベルであって、信号（PDL）はローレベルである。
【００５２】
3、I-3段階において
【００５３】
信号（INPUT）はローレベルであって、リセット信号（RESET）はハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされ、PUノードの信号はローレベルになる。これによって、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００５４】
信号（PUN）はハイレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる状態を保持する。
【００５５】
第2のクロック信号（CLK2）はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされているが、このときの信号（PUN）はハイレベルであると、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされ、第9の薄膜トランジスタT9と第14の薄膜トランジスタT14の幅/長さ比の比率、及び第7の薄膜トランジスタT7と第15の薄膜トランジスタT15の幅/長さ比の比率を設定、例えば幅/長さ比の比率を1/1〜1/50に設定することによって、PDノードの信号をローレベルに保持する。これによって、第5の薄膜トランジスタと第6の薄膜トランジスタはオフされる状態を保持する。
【００５６】
第1のクロック信号（CLK1）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされている。第2の薄膜トランジスタT2と第4の薄膜トランジスタT4のソースは低電圧信号入力端（VSSIN）に接続されているので、ゲート駆動信号（OUTPUT）はローレベルになる。信号（PDL）はローレベルを保持し、信号（PUL）はローレベルになる。
【００５７】
4、I-4段階において
【００５８】
信号（INPUT）はローレベルであって、第1の薄膜トランジスタT1はオフされている。リセット信号（RESET）はローレベルであって、PUノードの信号はローレベルであって、つまり、3番目のシフト・レジスタユニットSR3が出力した信号（PUL）はローレベルである。PUノードの信号はローレベルであるので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００５９】
信号（PUN）はローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。
【００６０】
第2のクロック信号（CLK2）はローレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持する。これによって第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオフされる。
【００６１】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号（OUTPUT）はローレベルを保持する。信号（PUL）はローレベルであって、信号（PDL）はローレベルである。
【００６２】
5、I-5段階において
【００６３】
信号（INPUT）はローレベルであって、第1の薄膜トランジスタT1はオフされている。リセット信号（RESET）はローレベルであって、PUノードの信号はローレベルを保持し、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００６４】
信号（PUN）はローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。
【００６５】
第2のクロック信号（CLK2）はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされ、PDノードの信号はハイレベルである。これによって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオンされる。
【００６６】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号（OUTPUT）がローレベルを保持する。
【００６７】
図3bはシフト・レジスタユニットの一部のシーケンス図のみを示す。ディスプレーは1フレームの画像を表示するたびに、ある一行の液晶画素を制御するシフト・レジスタユニットは一つのハイレベルのゲート駆動信号を出力し、信号(INPUT)、リセット信号（RESET）、第1のクロック信号（CLK1）及び第2のクロック信号（CLK2）はいずれもI-1、I-2、I-3段階のシーケンスを一回繰り返す。ディスプレーは1フレームの画像を表示する時間のうち、I-1、I-2、I-3段階以外の時間において、信号（INPUT）、リセット信号（RESET）、第1のクロック信号（CLK1）及び第2のクロック信号（CLK2）はいずれもI-4及びI-5段階と同じシーケンスを一回繰り返す。
【００６８】
（二）Th2において
【００６９】
図3aと図5aの構造を結合して見えるように、Th2において、第2のクロック信号（CLK2）はローレベルを保持するので、第5の薄膜トランジスタT5、第6の薄膜トランジスタT6、第7の薄膜トランジスタT7、第9の薄膜トランジスタT9、第11の薄膜トランジスタT11及び第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持し、第3の薄膜トランジスタSR3が出力した信号（PDL）もローレベルを保持する。
【００７０】
1、II-1段階において
【００７１】
信号（INPUT）はハイレベルであって、リセット信号（RESET）はローレベルであって、第1の薄膜トランジスタT1はオンされ、PUノードの信号はハイレベルである。つまり、3番目のシフト・レジスタユニットSR3が出力した信号（PUL）はハイレベルである。PUノードの信号はハイレベルであるので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる。
【００７２】
信号（PUN）はローレベルであって、第15の薄膜トランジスタT15と第14の薄膜トランジスタT14はオフされる。
【００７３】
信号（PDN）はローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる。
【００７４】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2とT4はオフされ、且つ第1のクロック信号（CLK1）はローレベルであるので、ゲート駆動信号（OUTPUT）はローレベルである。信号（PDL）はローレベルであって、信号（PUL）はハイレベルである。
【００７５】
2、II-2段階において
【００７６】
信号（INPUT）はローレベルになって、第1の薄膜トランジスタT1はオフされ、リセット信号（RESET）はローレベルであって、PUノードの信号はハイレベルを保持する。つまり、3番目のシフト・レジスタユニットSR3が出力した信号（PUL）はハイレベルである。PUノードの信号はハイレベルを保持するので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる。
【００７７】
信号（PUN）はハイレベルであるので、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる。
【００７８】
信号（PDN）はローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる。
【００７９】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされる。
【００８０】
第1のクロック信号（CLK1）はハイレベルであって、第3の薄膜トランジスタT3はオンされるので、ゲート駆動信号（OUTPUT）はハイレベルである。信号（PUL）はハイレベルであって、信号（PDL）はローレベルである。
【００８１】
3、II-3段階において
【００８２】
信号（INPUT）はローレベルであって、リセット信号（RESET）はハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされ、PUノードの信号はローレベルになる。これによって、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００８３】
信号（PUN）はハイレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる。
【００８４】
信号（PDN）はローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる状態を保持する。
【００８５】
第1のクロック信号（CLK1）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされている。第2の薄膜トランジスタT2と第4の薄膜トランジスタT4のソースが低電圧信号入力端（VSSIN）に接続されているので、ゲート駆動信号（OUTPUT）はローレベルになる。信号（PDL）はローレベルを保持し、信号（PUL）はローレベルになる。
【００８６】
4、II-4段階において
【００８７】
信号（INPUT）はローレベルであって、第1の薄膜トランジスタT1はオフされる状態を保持する。リセット信号（RESET）はローレベルであって、PUノードの信号はローレベルである。つまり、3番目のシフト・レジスタユニットSR3が出力した信号（PUL）はローレベルである。PUノードの信号はローレベルであるので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００８８】
信号（PUN）はローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。
【００８９】
信号（PDN）はハイレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオンされる。
【００９０】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号（OUTPUT）はローレベルを保持する。信号（PUL）はローレベルであって、信号（PDL）はローレベルである。
【００９１】
5、II-5段階において
【００９２】
信号（INPUT）はローレベルであって、第1の薄膜トランジスタT1はオフされる。リセット信号（RESET）はローレベルであって、PUノードの信号はローレベルを保持し、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。
【００９３】
信号（PUN）はローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。
【００９４】
リセット信号（RESET）はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号（OUTPUT）はローレベルを保持する。
【００９５】
図3bにはシフト・レジスタユニットの一部のシーケンス図のみを示す。ディスプレーは1フレームの画像を表示するたびに、ある一行の液晶画素を制御するシフト・レジスタユニットは一つのハイレベルのゲート駆動信号を出力し、信号(INPUT )、リセット信号（RESET）、第1のクロック信号（CLK1）及び第2のクロック信号（CLK2）はいずれもII-1、II-2、II-3段階のシーケンスを一回繰り返す。ディスプレーが1フレームの画像を表示する時間のうち、II-1、II-2、II-3段階以外の時間において、信号（INPUT）、リセット信号（RESET）、第1のクロック信号（CLK1）及び第2のクロック信号（CLK2）はいずれもII-4とII-5段階と同じシーケンスを一回繰り返す。
【００９６】
本発明の実施形態が提供したシフト・レジスタユニットは、Th2、即第2のクロック信号CLK2がローレベルを保持するフレーム間隔において、PDノードの信号はずっとローレベルを保持する。これによってゲートがPDノードに接続された第5の薄膜トランジスタT5と第6の薄膜トランジスタT6のオン時間は短くなって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6の寿命を延長することができる。
【００９７】
図3bにおいて3番目のシフト・レジスタユニットSR3の入力信号と出力信号のシーケンス図を示す。他のシフト・レジスタユニットについては、第2のクロック信号入力端（CLK2IN）に入力されたのは第3のクロック信号であると、第3のクロック信号はローレベルを保持するフレーム間隔において、PDノードの信号はローレベルを保持する。これによって、ゲートがPDノードに接続された第5の薄膜トランジスタT5と第6の薄膜トランジスタT6のオン時間は短くなって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6の寿命を延長することができる。他の各シフト・レジスタユニットの入力信号と出力信号のシーケンス図は図3bに類似するので、詳細は省略する。
【００９８】
図6aは本発明のシフト・レジスタユニットの第3実施形態における構造模式図である。図6bは図6aにおけるシフト・レジスタユニットの入力信号と出力信号のシーケンス図である。この実施形態が図3aに示した第2実施形態と区別するところは、コンデンサC1を追加することである。このコンデンサC1の一端は第3の薄膜トランジスタT3のソースに接続され、他端は第3の薄膜トランジスタT3のゲートに接続されている。図6bに示したシーケンス図が図3bに示したシーケンス図と区別するところは、I-2段階とII-2段階である。コンデンサC1のカップリング作用によって、図6bにおけるPUノードの信号のレベルは図3bよりも高いのである。
【００９９】
図7は本発明の第4実施形態のシフト・レジスタユニットの構造模式図である。この実施形態が図3aに示した第2実施形態と区別するところは、図7に示した第4実施形態のシフト・レジスタユニットにおいて第9の薄膜トランジスタT9のゲートとドレイン、及び第7の薄膜トランジスタT7のドレインはいずれも第1のクロック信号入力端（CLK1IN）に接続されているが、図3aにおいて第9の薄膜トランジスタT9のゲートとドレイン、及び第7の薄膜トランジスタT7のドレインはいずれも第2のクロック信号入力端（CLK2IN）に接続されていることである。
【０１００】
図3aに示したシフト・レジスタユニットは、I-2と第II-2段階において、第1のクロック信号（CLK）はPUノードが出力した信号と共にハイレベルであるが、第9の薄膜トランジスタT9のゲートが第2のクロック信号入力端（CLK2IN）に接続されるので、第9の薄膜トランジスタT9はオフされる。第7の薄膜トランジスタT7のゲートはPD_CNノードに接続されているが、PD_CNノードの信号はI-2段階においてもローレベルであるので、第7の薄膜トランジスタT7はオフされる。第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はI-2段階においてオンされ、第8の薄膜トランジスタT8のソースと第10の薄膜トランジスタT10のソースがいずれも低電圧信号入力端（CLKBIN）に接続されているので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10のソースはローレベルである。I-2段階において、第2のクロック信号（CLK2）はローレベルである。これによって、第9の薄膜トランジスタT9のドレインと第10の薄膜トランジスタT10のソースはいずれもローレベルであるので、第9の薄膜トランジスタT9と第10の薄膜トランジスタT10において漏れ電流が生じなく、第7の薄膜トランジスタT7のドレインと第8の薄膜トランジスタT8のソースがいずれもローレベルであるので、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8においても漏れ電流が生じないのである。これによって、シフト・レジスタユニットの消費電力を低減できる。
【０１０１】
図7に示したシフト・レジスタユニットは、I-2とII-2段階において、第1のクロック信号（CLK1）はPUノードが出力した信号と共にハイレベルであって、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8と第9の薄膜トランジスタT9と第10の薄膜トランジスタT10は同時にオンされるので、漏れ電流がより大きくて、シフト・レジスタユニットの消費電力もより大きくなる。
【０１０２】
図7に示したシフト・レジスタユニットにコンデンサが追加されることができる。このコンデンサの両端はそれぞれ第3の薄膜トランジスタのゲートとソースとに接続されている。
【０１０３】
以下は、図5aと図5bを結合して本発明の実施形態が提供したディスプレー用ゲート駆動装置の動作原理を説明する。
【０１０４】
液晶ディスプレーを例にして説明する。液晶ディスプレーは順次走査を用いて、同一行において液晶画素と直列に接続される薄膜トランジスタのゲートはいずれも同一のシフト・レジスタユニットに接続され、ディスプレー用ゲート駆動装置におけるシフト・レジスタユニットは同一行における全部の薄膜トランジスタのオン/オフを制御できる。
【０１０５】
液晶ディスプレーパネルにおいてn行の液晶画素が存在すると、図5bに示したシーケンス図を参照して、Th1には、第1段階においてフレーム開始信号が1番目のシフト・レジスタユニットSR1の開始信号入力端（INPUT-1）に入力され、第2段階において1番目のシフト・レジスタユニットSR1のゲート駆動信号出力端（OUT）がハイレベルのゲート駆動信号（OUTPUT1）を出力するとともに、このハイレベルのゲート駆動信号（OUTPUT1）は2番目のシフト・レジスタユニットSR2の開始信号入力端（INPUT-1）に入力され、第3の段階において、2番目のシフト・レジスタユニットSR2のゲート駆動信号出力端（OUT）がハイレベルのゲート駆動信号（OUTPUT2）を出力する。これによって類推すれば、各シフト・レジスタユニットはハイレベルのゲート駆動信号を順次に出力し、このシフト・レジスタユニットに接続された同一行の薄膜トランジスタのオンを制御する。その原理は第2、3段階と同じである。第4の段階において、n番目のシフト・レジスタユニットSRnはハイレベルのゲート駆動信号（OUTPUTn）を出力すると共に、n番目のシフト・レジスタユニットSRnが出力したゲート駆動信号(OUTPUTn)はn+1番目のシフト・レジスタユニットSRn+1の開始信号入力端（INPUT-1）の入力信号とされる。第5の段階において、n+1番目のシフト・レジスタユニットSRn+1はハイレベルの信号（OUTPUTn+1）を出力し、このゲート駆動信号（OUTPUTn+1）は負荷を駆動することに用いられず、即、n+1番目のシフト・レジスタユニットSRn+1は、一行の薄膜トランジスタを駆動しなく、それが出力したハイレベルの信号（OUTPUTn+1）はn番目のシフト・レジスタユニットSRnとその自身のリセット信号として用いられる。
【０１０６】
図5aに示したディスプレー用ゲート駆動装置は図3a、図6aと図7に示したシフト・レジスタユニットを備える。
【０１０７】
図8は本発明の実施形態に係るディスプレー用ゲート駆動装置の第2実施形態における構造模式図である。この実施形態が図5aに示した第1の実施形態と区別するところは、この実施形態における各シフト・レジスタユニットの第1の信号入力端と第1の信号出力端と第2の信号入力端と第2の信号出力端が他のシフト・レジスタユニットに接続される方式は、図5aに示した実施形態と異なる。この実施形態において、二つ毎のシフト・レジスタユニットが一組を構成し、一組における二つのシフト・レジスタユニットの各信号入力端と出力端と間に接続関係がある。具体的な接続関係は以下の通りである。
【０１０８】
i番目のシフト・レジスタユニットSRiの第1の信号入力端（PDNIN）はi+1番目のシフト・レジスタユニットSRi+1の第1の信号出力端（PDLOUT）に接続され、i番目のシフト・レジスタユニットSRiの第2の信号入力端（PUNIN）はi+1番目のシフト・レジスタユニットSRi+1の第2の信号出力端（PULOUT）に接続されている。iは奇数であって、i∈[1,n]である。i番目のシフト・レジスタユニットSRiの第1の信号出力端（PDLOUT）は第i-1番目のシフト・レジスタユニットSRi-1の第1の信号入力端（PDNIN）に接続され、i番目のシフト・レジスタユニットSRiの第2の信号出力端（PULOUT）はi-1番目のシフト・レジスタユニットSRi-1の第2の信号入力端（PUNIN）に接続されている。
【０１０９】
図9は本発明の実施形態に係るディスプレー用ゲート駆動装置の第3実施形態におけるの構造模式図である。この実施形態が図9に示した第3実施形態と区別するところは、この実施形態においてn+1が奇数であるので、最後のシフト・レジスタユニットの各信号入力端と信号出力端との接続関係は図9に示した実施形態と異なる。具体的な接続関係は以下の通りである。
【０１１０】
i番目のシフト・レジスタユニットSRiの第1の信号入力端（PDNIN）はi+1番目のシフト・レジスタユニットSRi+1の第1の信号出力端（PDLOUT）に接続され、i番目のシフト・レジスタユニットSRiの第2の信号入力端（PUNIN）はi+1番目のシフト・レジスタユニットの第2の信号出力端（PULOUT）に接続されている。i∈[1,n-1]である。i番目のシフト・レジスタユニットSRiの第1の信号出力端（PDLOUT）はi-1番目のシフト・レジスタユニットSRi-1の第1の信号入力端（PDNIN）に接続され、i番目のシフト・レジスタユニットSRiの第2の信号出力端（PULOUT）はi-1番目のシフト・レジスタユニットSRi-1の第2の信号入力端（PUNIN）に接続されている。n+1番目のシフト・レジスタユニットSRn+1の第1の信号入力端（PDNIN）と第1の信号出力端（PDLOUT）はいずれもn番目のシフト・レジスタユニットSRnの第1の信号入力端（PDNIN）に接続され、n+1番目のシフト・レジスタユニットSRn+1の第2の信号入力端（PUNIN）と第2の信号出力端（PULOUT）はn番目のシフト・レジスタユニットSRnの第2の信号入力端（PUNIN）に接続されている。
【０１１１】
図5a、図8と図9におけるn+1番目のシフト・レジスタユニットSRn+1は負荷を駆動するに用いられず、余分のシフト・レジスタユニットと見做すことができる。図5a、図8と図9に示したゲート駆動装置は、一つだけの余分のシフト・レジスタユニットを備えるが、実際により多くの余分のシフト・レジスタユニットを備えてもいい。ディスプレー用ゲート駆動装置を更に確実的にリセットするように、各余分のシフト・レジスタユニットを組み合わせることができる。
【０１１２】
本発明の実施形態は前記各実施形態の前記ディスプレー用ゲート駆動装置を備える液晶ディスプレーを更に提供する。
【０１１３】
本発明の実施形態が提供したシフト・レジスタユニット、ディスプレー用ゲート駆動装置及び液晶ディスプレーにおいて、処理モジュールは、入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号と第1のクロック信号、及び隣り合う次のシフト・レジスタユニットが送信する第1の信号と第2の信号に基づいて、ゲート駆動信号を生成するだけでなく、さらに少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュールが入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させることができる。これによって、第1のノードがハイレベルを保持する時間は短くなって、ゲートが第1のノードに接続された各薄膜トランジスタの寿命を延長できて、シフト・レジスタユニットの安定性を向上する。
【０１１４】
最後に、以下のように説明する必要がある。即ち、上記した実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを制限するものではない。好適な実施形態を参照して本発明を詳細に説明したが、依然として本発明の技術案を補正し、或いは同等な取替を行うことができ、この補正又は取替が補正後の技術案の本質を本発明の各実施形態の技術案の主旨と範囲から離脱させないことは当業者にとって理解するところである。
【符号の説明】
【０１１５】
１１  入力モジュール
１２  処理モジュール
１２１  ゲート駆動信号生成ユニット
１２２  レベル制御ユニット
１３  出力モジュール
【図３ａ】
2011242779.tif 000003
【図５ａ】
2011242779.tif 000004
【図５ｃ】
2011242779.tif 000005
【図６ａ】
2011242779.tif 000006
【図７】
2011242779.tif 000007
【図８】
2011242779.tif 000008
【図９】
2011242779.tif 000009
【図１】
2011242779.tif 000010
【図２】
2011242779.tif 000011
【図３ｂ】
2011242779.tif 000012
【図４】
2011242779.tif 000013
【図５ｂ】
2011242779.tif 000014
【図６ｂ】
2011242779.tif 000015