(57)【要約】【課題】電源装置の出力電圧の立ち上がり時間を犠牲にすることなく、出力電圧の立ち上がり時のオーバーシュートを低減させる。【解決手段】入力電圧を目標とする電圧に変換して出力する電源装置（１、２）に含まれるスイッチ回路（１１）を駆動するための電源制御装置（１０、１２）は、出力電圧と目標電圧との誤差を検出し、出力電圧が目標電圧と等しくなるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、前記検出した誤差と過去に生成した前記制御量とを用いて生成する。前記電源制御装置は、前記検出した誤差が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行う。【選択図】図１
2011234519.tif 000002
【特許請求の範囲】
【請求項１】
入力された電圧を目標とする電圧に変換して出力する電源装置に含まれるスイッチ回路を駆動するための電源制御装置であって、
前記出力された出力電圧をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を表わすエラー情報を生成して出力するエラー検出部と、
前記出力電圧が前記目標とする電圧と等しくなるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、前記エラー情報と過去に生成した前記制御量を用いて生成する制御量生成部と、
前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動するための駆動信号として出力する駆動信号生成部と、を有し、
前記制御量生成部は、前記エラー情報が示す誤差の値が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行い、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに当該エラー情報よりも小さな値を有する候補の値を用いて、前記制御量の生成を行う、電源制御装置。
【請求項２】
前記制御量生成部は、前記候補の値を用いた前記制御量の生成を１回だけ行う、請求項１記載の電源制御装置。
【請求項３】
前記制御量生成部は、所定の閾値の値が記憶される第１記憶部と、
前記第１記憶部の値と前記エラー情報に係る誤差の値とを比較し、比較結果を出力する比較部と、
前記所定の伝達関数に従って前記エラー情報と過去に生成した前記制御量を用いて、新たな前記制御量を算出する演算部と、
前記制御量よりも小さな値を有する候補の値、又は、前記エラー情報よりも小さな値を有する候補の値が記憶される第２記憶部と、を有し、
前記比較部が、前記エラー情報に係る誤差の値が前記閾値よりも小さいことを表わす前記比較結果を出力したとき、前記演算部は、前記過去に生成した前記制御量の代わりに、前記第２記憶部に格納された前記制御量よりも小さな値を有する候補の値を用いて前記算出を実行し、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに、前記第２記憶部に格納された、前記エラー情報よりも小さな値を有する候補の値を用いて前記算出を実行する、請求項１記載の電源制御装置。
【請求項４】
前記第１記憶部及び第２記憶部は、外部から書き換え可能とされる、請求項３記載の電源制御装置。
【請求項５】
前記制御量生成部は、ディジタル信号処理用のプロセッサである、請求項１記載の電源制御装置。
【請求項６】
前記電源制御装置は、一つの半導体基板に形成される、請求項１記載の電源制御装置。
【請求項７】
スイッチ回路を利用して、入力された電圧を目標とする電圧に変換して出力する電源装置であって、
前記出力された出力電圧をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を表わすエラー情報を生成して出力するエラー検出部と、
前記出力された電圧が前記目標とする電圧になるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、前記エラー情報と過去に生成した前記制御量を用いて生成する制御量生成部と、
前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動するための駆動信号として出力する駆動信号生成部と、を有し、
前記制御量生成部は、前記エラー情報が示す誤差の値が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行い、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに当該エラー情報よりも小さな値を有する候補の値を用いて前記制御量の生成を行う、電源装置。
【請求項８】
電源装置に含まれるスイッチ回路を制御して目標とする電圧を出力するための電源制御方法であって、
前記出力された出力電圧をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を検出する第１処理と、
前記誤差が所定の閾値よりも小さくなった所定の状態を検出する第２処理と、
前記所定の状態を検出していないとき、前記出力電圧が前記目標とする電圧になるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、過去に生成した前記制御量と前記誤差の値を用いて生成する第３処理と、
前記所定の状態を検出したとき、前記所定の伝達関数に従って、前記過去に生成した前記制御量よりも小さな値を有する候補の値と前記誤差の値を用いて前記制御量を生成する第４処理と、
前記生成された前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動する第５処理と、を含む、電源制御方法。
【請求項９】
前記所定の状態は、最初に、前記誤差が所定の閾値よりも小さくなった状態である、請求項８記載の電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力供給を行う電源装置に係る技術に関し、特にディジタル信号処理に基づいて制御される電源装置に適用して有効な技術に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータに代表される電源回路は、電力供給が不要な時には出力電圧の供給を停止して消費電力を抑制し、電力供給が必要となったときには高速に出力電圧を立上げて所定の電圧に静定させる必要がある。出力電圧を立ち上げる際、出力電圧のオーバーシュートが発生すると、電源回路の出力端子に接続される負荷デバイスに過電圧が印加されたり、大きな突入電流が流れたりすることにより、負荷デバイスが破壊されるおそれがある。このため、電源供給開始時において、出力電圧をオーバーシュートさせずに高速に立ち上げる必要がある。
【０００３】
また、近年、電源回路の負帰還制御の方式が、アナログ方式からディジタル方式に代わりつつある。例えば、アナログ方式では設定電圧と出力電圧の差を増幅・積分し、この信号をのこぎり波とコンパレータにより比較することでＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成する。そして、生成したＰＷＭ信号によりスイッチ回路のパワーＭＯＳＦＥＴのオン／オフを制御する。このオン／オフの時間の比、すなわちデューティ比を変化させることによって出力電圧を変化させ、出力電圧が設定電圧と等しくなるように負帰還制御を行う。
【０００４】
一方、ディジタル方式では、例えば、増幅・積分といった動作をＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）によるディジタル信号処理に置換える。具体的には、出力電圧をＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）によりディジタル信号に変換し、ＤＳＰによりディジタル信号処理を行う。そして当該信号処理結果に応じたパルス幅を生成するディジタルＰＷＭ回路によってパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のデューティ比を制御することにより、出力電圧が設定電圧と等しくなるように負帰還制御を行う。ディジタル方式によれば、制御パラメータをソフトウェアにより調整することが可能となり、用途や機能に応じた柔軟性のある電源回路の設計が実現可能である。また、アナログ方式に比べて、制御特性の製造バラツキや環境変動の影響を抑えることが可能となる。
【０００５】
しかしながらディジタル方式の電源回路は、アナログ方式にはなかった遅延時間、例えば、ＡＤＣによる変換時間やＤＳＰによる演算時間が、負帰還ループ内の遅延要素として入ってくるため、負帰還ループの位相余裕がアナログ方式と比較して劣化するおそれがある。すなわち、負帰還ループ位相余裕の劣化は出力電圧の立ち上がり時のオーバーシュートやリンギングを増大させ、最悪の場合発振するおそれがある。そのため、ディジタル方式を採用した電源回路では、位相余裕が劣化した場合においても出力電圧の立ち上がり時のオーバーシュートを低減する必要がある。
【０００６】
従来の出力電圧の立ち上がり時のオーバーシュートを低減する技術として、出力電圧を強制的にゆっくり立ち上げる、ソフトスタートと称する技術がある。ソフトスタートは、アナログ方式においては、設定電圧をゆっくりとスロープ状に立上げることにより実現する手法が一般的であり、例えば、電流をキャパシタに充電してスロープ状の設定電圧を作ることにより実現される。非特許文献１には、前記キャパシタを不要とし、論理回路とＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）により段階的に出力電圧を上昇させることにより、ソフトスタートを実現する技術が開示されている。
【０００７】
一方、特許文献１には、モータの回転数のオーバーシュートを抑制する技術が開示されている。特許文献１に係るモータ駆動回路は、ディジタル方式の負帰還制御により現在の回転数と目標の回転数との差であるエラー分を示すディジタル値に応じた制御量を算出し、当該制御量に基づいてモータの回転数を目標の値に制御する。前記モータ駆動回路は、前記制御量を算出するとき前記ディジタル値に上限値を設定する。これにより、前記エラーがどんなに大きな値となっても前記ディジタル値は上限値以上にはならないため、制御量が抑制され、モータの回転数のオーバーシュートを抑制することが可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−７９４８３号公報
【非特許文献】
【０００９】
【非特許文献１】Ｌ．Ｘｉｎｑｕａｎ，Ｇ．Ｊｉａｎｐｉｎｇ，Ｙ．Ｗｅｉｘｕｅ，  ａｎｄ  Ｃ．Ｙｕ，「Ａ  ｎｏｖｅｌ  ｄｉｇｉｔａｌ  ｓｏｆｔ−ｓｔａｒｔ  ｃｉｒｃｕｉｔ  ｆｏｒ  ＤＣ−ＤＣ  ｓｗｉｔｃｈｉｎｇ  ｒｅｇｕｌａｔｏｒ」，  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  ＡＳＩＣ，  ｐｐ．５５４−５５８，  ２００５
【発明の概要】
【発明が解決しようとする課題】
【００１０】
非特許文献１の技術は、出力を強制的にゆっくりと立ち上げることによりオーバーシュートの低減を実現しているため、出力電圧の立ち上がり時間の増大を招く。また、特許文献１の技術は、本来のエラー分に応じたディジタル値に基づいて制御量を計算せずに上限値のディジタル値を用いて制御量を計算するので、モータの目標回転数への追従が緩やかとなる。すなわち、非特許文献１及び特許文献１の技術は共に、オーバーシュートを低減するために高速な応答性を犠牲にしなければならない。
【００１１】
本発明の目的は、電源装置の出力電圧の立ち上がり時間を犠牲にすることなく、出力電圧の立ち上がり時のオーバーシュートを低減させることにある。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
すなわち、入力電圧を目標とする電圧に変換して出力する電源装置に含まれるスイッチ回路を駆動するための電源制御装置は、出力電圧と目標電圧との誤差を検出し、出力電圧が目標電圧と等しくなるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、前記検出した誤差と過去に生成した前記制御量とを用いて生成する。前記電源制御装置は、前記検出した誤差が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行う。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１６】
すなわち、電源装置の出力電圧の立ち上がり時間を犠牲にすることなく、出力電圧の立ち上がり時のオーバーシュートを低減させることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施の形態１に係る電源制御装置を適用した、ディジタル負帰還制御による非絶縁型降圧ＤＣ／ＤＣコンバータの一例を示したブロック図である。
【図２】図２は、２次ＩＩＲ型ディジタルフィルタによるＰＩＤ制御の伝達関数の一例を示した説明図である。
【図３】図３は、ＤＳＰ１０３における制御量ｕ（ｎ）の算出方法のフローチャートである。
【図４】図４は、実施の形態１に係るＤＣ／ＤＣコンバータ１の出力電圧ＶＯＵＴの立ち上がり時のシミュレーション結果を示した特性図である。
【図５】図５は、実施の形態２に係る電源制御装置を適用した、ディジタル負帰還制御による非絶縁型降圧ＤＣ／ＤＣコンバータの一例を示したブロック図である。
【図６】図６は、ロジック回路２０の一例を示したブロック図である。
【発明を実施するための形態】
【００１８】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１９】
〔１〕（ディジタルフィルタの変数の書き換えを行うディジタル電源制御装置）
本発明の代表的な実施の形態に係る電源制御装置（１０、１２）は、入力された電圧（ＶＩＮ）を目標とする電圧（ＶＳＥＴ）に変換して出力する電源装置（１、２）に含まれるスイッチ回路（１１）を駆動するための電源制御装置であって、前記出力された出力電圧（ＶＯＵＴ）をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を表わすエラー情報（ｅ（ｎ））を生成して出力するエラー検出部（１０１、１０２）を有する。また、前記電源制御装置は、前記出力電圧が前記目標とする電圧と等しくなるように前記スイッチ回路を制御するための制御量（ｕ（ｎ））を、所定の伝達関数に従って、前記エラー情報と過去に生成した前記制御量（ｕ（ｎ−１）、ｕ（ｎ−２））を用いて生成する制御量生成部（１０３、２０）を有する。前記電源制御部は更に、前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動するための駆動信号として出力する駆動信号生成部（１０４）を有する。前記制御量生成部は、前記エラー情報が示す誤差の値が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行い、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに当該エラー情報よりも小さな値を有する候補の値を用いて、前記制御量の生成を行う。
【００２０】
これによれば、前記制御量生成部は、出力電圧と目標電圧との誤差が所定の値になるまでは、前記誤差の値と過去に算出した制御量とに応じて制御量を算出する通常の演算処理を行うから、出力電圧の高速な立ち上がりを実現できる。そして、出力電圧と目標電圧との誤差が所定の値になったとき、前記制御量生成部は、高速に目標電圧に近づけるために算出した、過去の大きな制御量の代わりに、それよりも小さい前記候補の値を用いて新たな制御量を算出する。または、前記制御量生成部は、過去の大きな誤差の値よりも小さな値を用いて新たな制御量を算出する。これにより、過去に算出した過大な制御量に起因するオーバーシュートの発生を抑制することが可能となる。
【００２１】
〔２〕（変数の書き換えを一回だけ行う）
項１の電源制御装置において、前記制御量生成部は、前記候補の値を用いた前記制御量の生成を１回だけ行う。
【００２２】
これによれば、前記制御量生成部は、前記誤差の値が所定の値よりも小さくなったときに１回だけ前記候補の値を用いた制御量の生成を行い、その後は過去に算出した制御量に応じて制御量を生成する通常の制御に戻る。これにより、出力電圧が目標値に近づいた状況において通常の制御を行わないことによる弊害、例えば、出力電圧が不安定になりやすいことや目標電圧に静定しづらくなることを防ぐことができ、且つ、項１と同様の作用効果を奏する。
【００２３】
〔３〕（専用ハードウェアによるディジタルフィルタの構成）
項１又は２の電源制御装置において、前記制御量生成部（２０）は、所定の閾値の値が記憶される第１記憶部（２１０）と、前記第１記憶部の値と前記エラー情報に係る誤差の値とを比較し、比較結果を出力する比較部（２１１）を有する。また、前記制御量生成部は、前記所定の伝達関数に従って前記エラー情報と過去に生成した前記制御量を用いて、新たな前記制御量を算出する演算部（２２）と、前記制御量よりも小さな値を有する候補の値、又は、前記エラー情報よりも小さな値を有する候補の値が記憶される第２記憶部（２２１、２２２）とを有する。前記比較部が、前記エラー情報に係る誤差の値が前記閾値よりも小さいことを表わす前記比較結果を出力したとき、前記演算部は、前記過去に生成した前記制御量の代わりに、前記第２記憶部に格納された前記制御量よりも小さな値を有する候補の値を用いて前記算出を実行し、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに、前記第２記憶部に格納された、前記エラー情報よりも小さな値を有する候補の値を用いて前記算出を実行する。
【００２４】
これによれば、例えば、前記制御量生成部をＤＳＰで実現した場合に比べて消費電力を抑えることが可能となり、且つ、項１又は２の電源制御装置を容易に実現することが可能となる。
【００２５】
〔４〕（外部書き換え可能なレジスタ）
項３の電源制御装置において、前記第１記憶部及び第２記憶部は、外部から書き換え可能とされる。
【００２６】
これによれば、前記誤差の値の閾値と前記候補の値が調整可能となるから、電源装置の要求仕様等に応じて出力電圧のオーバーシュートの抑制の程度を調整することが可能となる。
【００２７】
〔５〕（ソフトウェアによるディジタルフィルタの構成）
項１又は２の電源制御装置において、前記制御量生成部は、ディジタル信号処理用のプロセッサ（１０３）である。
【００２８】
これによれば、例えば、前記制御量生成部をＤＳＰで実現することにより、電源装置の仕様変更等へのソフトウェアによる対応が可能となるから、前記制御量生成部を専用ハードウェアで実現した場合に比べてより柔軟性のある電源装置の設計が実現できる。
【００２９】
〔６〕（一つの半導体装置）
項１乃至５の何れかの電源制御装置は、一つの半導体基板に形成される。
【００３０】
〔７〕（電源装置）
本発明の代表的な実施の形態に係る電源装置（１、２）は、スイッチ回路（１１）を利用して、入力された電圧（ＶＩＮ）を目標とする電圧に変換して出力する電源装置であって、前記出力された出力電圧（ＶＯＵＴ）をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を表わすエラー情報を生成して出力するエラー検出部（１０１、１０２）を有する。また、前記電源装置は、前記出力された電圧が前記目標とする電圧になるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、前記エラー情報と過去に生成した前記制御量を用いて生成する制御量生成部（１０３、２０）を有する。前記電源装置は更に、前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動するための駆動信号として出力する駆動信号生成部（１０４）とを有する。前記制御量生成部は、前記エラー情報が示す誤差の値が所定の値よりも小さくなったとき、前記過去に生成した前記制御量の代わりに当該制御量よりも小さな値を有する候補の値を用いて前記制御量の生成を行い、又は、前記過去に生成した前記制御量に対応する前記エラー情報の代わりに当該エラー情報よりも小さな値を有する候補の値を用いて前記制御量の生成を行う。
【００３１】
これによれば、電源装置は、項１と同様の作用効果を奏する。
【００３２】
〔８〕（電源制御方法）
本発明の代表的な実施の形態に係る電源制御方法は、電源装置（１）に含まれるスイッチ回路（１１）を制御して目標とする電圧を出力するための電源制御方法であって、前記出力された出力電圧をサンプリングし、サンプリングされた前記出力電圧と前記目標とする電圧との誤差を検出する第１処理（Ｓ１０１）を含む。また、前記電源制御方法は、前記誤差が所定の閾値よりも小さくなった所定の状態を検出する第２処理（Ｓ１０２、Ｓ１０３）を含む。前記電源制御方法は、前記所定の状態を検出していないとき、前記出力電圧が前記目標とする電圧になるように前記スイッチ回路を制御するための制御量を、所定の伝達関数に従って、過去に生成した前記制御量と前記誤差の値を用いて生成する第３処理（Ｓ１０６）を含む。前記電源制御方法は更に、前記所定の状態を検出したとき、前記所定の伝達関数に従って、前記過去に生成した前記制御量よりも小さな値を有する候補の値と前記誤差の値を用いて前記制御量を生成する第４処理（Ｓ１０４、Ｓ１０６）と、前記生成された前記制御量に応じたパルス幅の信号を生成し、前記スイッチ回路を駆動する第５処理と、を含む。
【００３３】
これによれば、前記電源装置は、項１と同様に、オーバーシュートを低減することが可能となる。
【００３４】
〔９〕（変更した制御量を用いた制御を一回だけ行う）
項８の電源制御方法において、前記所定の状態は、最初に、前記誤差が所定の閾値よりも小さくなった状態である（Ｓ１０５）。
【００３５】
これによれば、前記電源装置は、項２と同様に、出力電圧が目標電圧に近づいた状況においても出力電圧安定性等を損なうことなくオーバーシュートを低減することが可能となる。
【００３６】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３７】
《実施の形態１》
図１は、本発明の具体的な実施の形態に係る電源制御装置を適用した、ディジタル負帰還制御による非絶縁型降圧ＤＣ／ＤＣコンバータである。例えば、前記ＤＣ／ＤＣコンバータは、サーバー用のＣＰＵやメモリ等に電源を供給する電源装置である。
【００３８】
図１に示されるＤＣ／ＤＣコンバータ１は、パワーＭＯＳトランジスタ（ＭＮ０、ＭＮ１）から構成されるスイッチ回路１１と、前記パワーＭＯＳトランジスタを駆動するドライバ回路ＤＲＶ０、ＤＲＶ１と、コイルＬとキャパシタＣから構成される平滑回路と、出力電圧ＶＯＵＴを検出する検出抵抗Ｒ０、Ｒ１と、電源制御装置１０を備える。
【００３９】
前記ＤＣ／ＤＣコンバータ１において、前記パワーＭＯＳトランジスタＭＮ０がハイサイドスイッチとして、ＭＮ１がローサイドスイッチとして、交互にオン／オフするように前記ドライバ回路ＤＲＶ０、ＤＲＶ１によって駆動される。これにより、前記スイッチ回路１１の入力電圧ＶＩＮを変換した電圧が前記平滑回路によって直流に整流され、出力電圧ＶＯＵＴとして出力される。このとき、出力電圧ＶＯＵＴは前記電源制御装置１０により目標とする電圧と等しくなるように制御される。
【００４０】
前記電源制御装置１０は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成され、例えば、電源コントローラ専用ＩＣ、又は汎用ＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）である。前記電源制御装置１０は、アナログ／ディジタル変換器（ＡＤＣ）１０１と、エラー情報生成回路１０２と、ＤＳＰ１０３と、ディジタルＰＷＭ回路１０４を有する。
【００４１】
前記電源制御装置１０による出力電圧ＶＯＵＴに対する制御は以下である。先ず、前記検出抵抗Ｒ０及びＲ１によって分圧された電圧が前記ＡＤＣ１０１に入力される。前記ＡＤＣ１０１は、入力された電圧をディジタル値に変換して前記エラー情報生成回路１０２に与える。前記エラー情報生成回路１０２は、入力されたディジタル値に基づいて、前記目標とする電圧を示す設定電圧値ＶＳＥＴと出力電圧ＶＯＵＴとの差を算出し、エラー情報ｅ（ｎ）として前記ＤＳＰ１０３に与える。前記ＤＳＰ１０３は、ディジタル信号処理に特化したプログラム処理装置である。前記ＤＳＰ１０３は、受け取った前記エラー情報ｅ（ｎ）の値を用いて微分・積分演算（積和演算）を行って前記スイッチ回路１１を駆動するための制御量ｕ（ｎ）を算出し、前記ディジタルＰＷＭ回路１０４に与える。前記ディジタルＰＷＭ回路１０４はディジタルパルス幅変調回路であり、前記制御量ｕ（ｎ）に応じたパルス幅（デューティー比）を有する駆動信号を生成し、一定の周期で前記ドライバ回路に出力する。そして、前記ドライバ回路ＤＲＶ０、ＤＲＶ１が、前記駆動信号に基づいて前記スイッチ回路１１を駆動することにより、出力電圧が目標とする電圧と等しくなるように制御される。
【００４２】
前記ＤＳＰ１０３は、上述した微分・積分演算を所定の伝達関数に従って行うことで、ディジタル負帰還制御の補償を行う。微分・積分演算によって必要な周波数特性を得るためには過去の値を使用することが必要である。そこで、前記ＤＳＰ１０３はディジタルフィルタを構成し、ディジタル負帰還制御の補償を実現する。
【００４３】
実施の形態１では、現在の入力値、ｎサンプリング時間前の入力値（ｎは自然数）、及びｎサンプリング時間前の出力値に所定の係数を乗算した値の和を取った値を用いて現在の出力値を計算するＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型のディジタルフィルタにより、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｉｎｔｅｇｒａｌ  Ｄｅｒｉｖａｔｉｖｅ）制御による帰還制御を実現する場合を一例として説明する。
【００４４】
図２は、前記ＤＳＰ１０３における２次のＩＩＲ型のディジタルフィルタによるＰＩＤ制御による帰還制御の伝達関数の一例である。
【００４５】
図２に示されるＰＩＤ制御の伝達関数は、以下のように導かれる。
【００４６】
ＰＩＤ制御の伝達関数は、入力をｅ、出力をｕとすると、（式１）となる。
【００４７】
【数１】
2011234519.tif 000003
【００４８】
ここで、ｚ＝ｅｘｐ（ｓＴｓ）を展開し、その２項目以下を無視したｓ＝２（ｚ−１）／Ｔｓ（ｚ＋１）を双一次変換することで（式２）を得る。
【００４９】
【数２】
2011234519.tif 000004
【００５０】
（式２）が、図２に示される伝達関数である。ここで、ｕ（ｎ）は現在のディジタルフィルタの出力、すなわちＰＷＭデューティ比に対応する制御量である。ｕ（ｎ−１）は１サンプリング時間前に算出した制御量であり、ｕ（ｎ−２）は２サンプリング時間前に算出した制御量である。また、ｅ（ｎ）は、現在のスイッチングサイクルにおける前記エラー情報ｅ（ｎ）であり、（設定電圧ＶＳＥＴ−出力電圧ＶＯＵＴ）で表わされる値である。ｅ（ｎ−１）は１サンプリング時間前の前記エラー情報ｅ（ｎ）であり、ｅ（ｎ−２）は２サンプリング時間前の前記エラー情報ｅ（ｎ）である。Ｔｓはサンプリング周期であり、Ｋａ、Ｋｂ、Ｋｃ、Ｋｐ、Ｋｉ、及びＫｄはディジタルフィルタ係数である。これらの係数の関係は（式３）、（式４）、及び（式５）で表わされる。
【００５１】
【数３】
2011234519.tif 000005
【００５２】
【数４】
2011234519.tif 000006
【００５３】
【数５】
2011234519.tif 000007
【００５４】
（式２）と図２に示されるように、現スイッチングサイクルの制御量ｕ（ｎ）、すなわちＰＷＭデューティ比は、（Ｋａ×ｅ（ｎ））、（Ｋｂ×ｅ（ｎ−１））、（Ｋｃ×ｅ（ｎ−２））、及びｕ（ｎ−２）を夫々加算することで得られる。すなわち、現在の前記エラー情報に加えて、過去の前記エラー情報ｅ（ｎ）と過去に算出した制御量を変数として用いて制御量が算出される。これによれば、例えば、出力電圧ＶＯＵＴが立ち上がって設定電圧ＶＳＥＴに至ったときであっても、伝達関数の変数として、出力電圧ＶＯＵＴが設定電圧ＶＳＥＴに至る前の２サンプリング時間前までの前記エラー情報と、２サンプリング時間前に算出した制御量が残っていることになる。特に、出力電圧ＶＯＵＴが設定電圧ＶＳＥＴに至る前は、高速に電圧を立ち上げようとして１００％に近いＰＷＭデューティ比を出力するように制御量を計算してきたため、制御量ｕ（ｎ−２）には大きな値が残っているといえる。そのため、負帰還ループ内の時間遅れが大きく、位相余裕が十分でない系において、出力電圧ＶＯＵＴが設定電圧ＶＳＥＴに到達したときに大きな値を持つ制御量ｕ（ｎ−２）を用いて次のＰＷＭデューティ比を計算すると、オーバーシュートが発生する可能性が高い。そこで、実施の形態１に係る電源制御装置１０では、出力電圧ＶＯＵＴが設定電圧ＶＳＥＴに到達する前に、前記制御量ｕ（ｎ−２）及びｕ（ｎ−１）を一旦リセットし、それらよりも小さい値を用いて制御量ｕ（ｎ）を算出する。
【００５５】
図３に、前記ＤＳＰ１０３における制御量ｕ（ｎ）の算出方法のフローチャートを示す。
【００５６】
図３では、一例として、前記エラー情報ｅ（ｎ）の値が、所定の閾値以下になったときに、ディジタルフィルタ内の制御量ｕ（ｎ−２）及びｕ（ｎ−１）値を、予め設定された所定の値に書き換える方法を示す。ここでは、一例として、設定電圧ＶＳＥＴを３．３Ｖとし、前記閾値を０．３Ｖとする。
【００５７】
図３において、スイッチングサイクルが開始されると、先ず、出力電圧ＶＯＵＴの値がサンプリングされ、前記エラー情報生成回路１０２により前記エラー情報ｅ（ｎ）が生成され、前記ＤＳＰ１０３に入力される（Ｓ１０１）。前記エラー情報ｅ（ｎ）を受け取った前記ＤＳＰ１０３は、エラーフラグが有効（“１”）であるか否かを判別する（Ｓ１０２）。前記エラーフラグは、エラーの値を示す前記エラー情報の値が前記閾値よりも小さくなったことを示すフラグであり、最初にエラーの値が前記閾値よりも小さくなったときに有効（“１”）とされる。例えば、前記電源装置が起動され、出力電圧が０Ｖから上昇し、エラーの値が最初に前記閾値を超えたとき、すなわち、出力電圧が最初に３．０Ｖを超えたとき、前記ＤＳＰ１０３により前記エラーフラグは、“１”に設定される。前記エラーフラグは、例えば、前記電源制御装置１０のパワーオンリセット時や出力電圧立ち上げ動作開始時に“０”に初期化しておく。また、出力電圧ＶＯＵＴが目標電圧に静定するのに十分な時間が経過してからリセットしてもよい。
【００５８】
ステップ１０２において、前記エラーフラグが“１”である場合には、前記ＤＳＰ１０３は上記（式２）に示される伝達関数に従って、制御量ｕ（ｎ−２）を用いて制御量ｕ（ｎ）を算出し、前記ディジタルＰＷＭ回路１０４に与える（Ｓ１０６）。
【００５９】
ステップ１０２において、前記エラーフラグが“０”である場合には、前記ＤＳＰ１０３は、前記エラー情報の値が前記閾値よりも小さいか否かを判別する（Ｓ１０３）。ここで、前記エラー情報の値が前記閾値よりも大きい場合、すなわち、出力電圧ＶＯＵＴが３．０Ｖに到達していない場合には、ステップ１０６に移行し、制御量ｕ（ｎ−２）を用いて制御量ｕ（ｎ）を算出する。一方、前記エラー情報の値が前記閾値よりも小さい場合、すなわち、出力電圧ＶＯＵＴが既に３．０Ｖに到達している場合には、制御量ｕ（ｎ−１）及び制御量ｕ（ｎ−２）の値を前記所定の値に書き換える（Ｓ１０４）。例えば、前記ＤＳＰ１０３は、制御量ｕ（ｎ−１）及び制御量ｕ（ｎ−２）の値が格納されているレジスタ等の値を前記所定の値に書き換える。前記所定の値は、出力電圧ＶＯＵＴのオーバーシュートが抑えられる値であればよく、特に制限されない。例えば、出力電圧ＶＯＵＴが３．０Ｖ付近に到達した後の最初のスイッチングサイクルにおいて算出された制御量ｕ（ｎ−１）、ｕ（ｎ−２）の値よりも小さい値を前記所定の値とする。前記所定の値は、事前のシミュレーション結果やサンプル評価の結果に基づいてオーバーシュートを低減することができる値を予め求めておき、前記電源制御装置内の図示されないレジスタやメモリ等の記憶領域に格納しておく。ここでは、例えば、前記所定の値を“０”と設定する。
【００６０】
前記ＤＳＰ１０３は、上述の制御量ｕ（ｎ−１）、ｕ（ｎ−２）の書き換えを行うと共に、前記エラーフラグの値を“１”に設定する（Ｓ１０５）。そして、前記ＤＳＰ１０３は、ステップ１０４において書き換えた変数の値を用いて、上記（式２）に伝達関数に従って制御量ｕ（ｎ）を算出し、前記ディジタルＰＷＭ回路１０４に与える（Ｓ１０６）。その後は、次のスイッチングサイクルに移行し、ステップ１０１から処理を繰り返し実行する。この場合、次のスイッチングサイクルでは、ステップ１０２においてエラーフラグが“１”となっていることから、ステップ１０３には移行せず、ステップ１０６に移行して通常の演算処理を実行する。すなわち、一度エラーフラグが有効とされた後は、前記ＤＳＰ１０３は制御量ｕ（ｎ−１）及び制御量ｕ（ｎ−２）の書き換えの処理は行わない。
【００６１】
上記のように、エラーフラグを備えることで、最初にエラー値が閾値よりも小さくなったスイッチングサイクルにおいて１回だけ制御量ｕ（ｎ−１）及びｕ（ｎ−２）の書き換えを実行し、それ以降のスイッチングサイクルでは書き換えを行わないようにすることができる。これにより、出力電圧の上昇を一時的に失速させ、その後は通常の動作により出力電圧を設定電圧に静定させることが可能となる。仮に、前記エラー情報の値が前記閾値よりも小さい状態になった後に通常の演算処理に戻らないとすると、出力電圧は不安定になり、設定電圧に静定しない。また、前記書換えによる演算を行う回数を増やすと、その分だけ出力電圧が設定電圧に収束するまでの時間が増加することになる。したがって、出力電圧の安定性とオーバーシュート低減の程度を考慮し、実施の形態１では、最初にエラー値が閾値よりも小さくなったスイッチングサイクルにおいて１回だけ書き換えによる演算を実行する。
【００６２】
図４は、実施の形態１に係る電源制御装置１０を用いた電源装置１の出力電圧ＶＯＵＴの立ち上がり時のシミュレーション結果である。
【００６３】
図４において、参照符号（Ａ）に示される特性図は、出力電圧ＶＯＵＴの立ち上がり時のシミュレーション波形を表わしたものである。参照符号（Ｂ）に示される特性図は、参照符号（Ａ）に示される特性図と同じ時間軸におけるディジタルフィルタの出力である制御量ｕ（ｎ）のシミュレーション波形を示している。また、図４において点線で示される波形は、前記電源制御装置１０を適用していないＤＣ／ＤＣコンバータのシミュレーション結果であり、実線で示される波形は、前記電源制御装置１０を適用したＤＣ／ＤＣコンバータのシミュレーション結果である。なお、当該シミュレーションにおける設定電圧ＶＳＥＴは３．３Ｖであり、前記閾値は０．３Ｖである。
【００６４】
図４の（Ａ）に示されるように、前記電源制御装置１０を適用することにより、出力電圧ＶＯＵＴのオーバーシュートが低減していることが理解される。図４において、出力電圧のエラーの値が前記閾値０．３Ｖに到達したとき、すなわち、出力電圧が３．０Ｖに到達したとき、前記ＤＳＰ１０３によるディジタルフィルタ内の変数ｕ（ｎ−１）、ｕ（ｎ−２）の書き換えが実行され、ＰＷＭデューティ比を表わすディジタルフィルタの出力ｕ（ｎ）の値が小さくなっていることが理解される。これにより、出力電圧の上昇が失速してオーバーシュートが低減される。
【００６５】
以上、実施の形態１に係る電源制御装置１０によれば、電源装置の出力電圧の起動時において出力電圧の立ち上がりを失速させることなく制御し、出力電圧が設定電圧となる直前でのみ、出力電圧を失速させてオーバーシュートを抑制する。これにより、従来の技術のようにオーバーシュートを抑制するために出力電圧の立ち上がり時間を犠牲にしないから、出力電圧の高速な立ち上がりを維持しつつ、オーバーシュートの低減を行うことが可能となる。例えば、データセンター等に設置されるサーバー用のＣＰＵやメモリ等に電源を供給するＤＣ／ＤＣコンバータに当該電源制御装置を適用すれば、前記ＣＰＵやメモリ等に電源供給が不要なときにＤＣ／ＤＣコンバータを停止させても、再度電源供給が必要になったときに速やかに電源供給を行うことができる。これにより、こまめにＤＣ／ＤＣコンバータを停止させることができるから、データセンター等の省電力化に資する。
【００６６】
また、実施の形態１に係る電源制御装置１０によれば、ディジタルフィルタの伝達関数の変数のうち、オーバーシュートの発生に対して影響度の高い変数について書き換えを行うことで、効率よくオーバーシュートの低減を行うことができる。
【００６７】
更に実施の形態１に係る電源制御装置１０によれば、ディジタルフィルタの伝達関数は常に単一であり、ディジタルフィルタ内の変数のみを動的に書き換えるだけなので、単一の負帰還ループ特性を解析すればよく、設計が容易である。例えば、別の非線形制御として、前記エラーの値が小さい範囲において負帰還ループの利得を低下させる制御を実現する場合、前記範囲の内の伝達関数と範囲外の伝達関数が必要となり、設計が煩雑となるが、実施の形態１に係る制御によれば、設計が容易であり、且つ他の非線形制御と比べて出力電圧の定常的な誤差を抑えることが可能となる。また、ディジタルフィルタをＤＳＰやＣＰＵにより実現することで、前記エラーの値の閾値とディジタルフィルタ中の書換え後の変数の値をソフトウェアの変更により調整することができる。例えば、ＤＣ／ＤＣコンバータの要求仕様に応じた負帰還制御の調整をしたり、製品サンプルの測定結果に応じて出力電圧の立ち上がり特性を調整したりすることが可能となる。
【００６８】
≪実施の形態２≫
実施の形態１では、ディジタルフィルタを前記ＤＳＰ１０３により実現したが、実施の形態２では、前記ＤＳＰ１０３の代わりに専用のハードロジック回路により実現する。
【００６９】
図５は、実施の形態２に係る電源制御装置を適用した、ディジタル負帰還制御による非絶縁型降圧ＤＣ／ＤＣコンバータである。なお、図５において、実施の形態１に係るＤＣ／ＤＣコンバータ１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００７０】
前記ＤＣ／ＤＣコンバータ２における電源制御装置１２は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成され、例えば、電源コントローラ専用ＩＣである。前記電源制御装置１２は、前記ＡＤＣ１０１と、前記エラー情報生成回路１０２と、前記ディジタルＰＷＭ回路１０４と、ロジック回路２０とを有する。
【００７１】
前記ロジック回路２０は、実施の形態１に係るＤＳＰ１０３と同様に、図２に示される２次ＩＩＲ型フィルタを構成し、ＰＩＤ制御を行う。
【００７２】
前記ロジック回路２０について図６を用いて詳細に説明する。
【００７３】
図６は、前記ロジック回路２０の回路構成の一例である。
【００７４】
図６に示されるロジック回路２０は、所定の伝達関数に従って制御量ｕ（ｎ）を算出する演算部２２と、前記エラー情報ｅ（ｎ）の値と前記閾値を比較し、前記演算部２２に対して伝達関数の変数の書換えを指示する比較部２１とを有する。
【００７５】
前記比較部２１は、前記閾値の値が格納されるレジスタ２１０と、比較器２１１と、フリップフロップ回路ＦＦ０と、ＡＮＤ２１２回路とを有する。
【００７６】
前記レジスタ２１０は、外部から書き換え可能とされ、例えば、シリアル通信により外部のホスト計算機から、予め前記閾値の値が書き込まれる。
【００７７】
前記比較器２１１は、前記エラーの値ｅ（ｎ）が前記閾値よりも低くなったとき、出力を“０”から“１”に立ち上げる。このとき、前記比較器２１１の内部に備えるラッチ回路、例えばＲＳフリップフロップ回路により出力がラッチされ、前記比較器２１１の出力信号は“１”に固定される。ラッチされた出力信号は、必要に応じてリセットされる。例えば、前記電源制御装置１２のパワーオンリセット時や出力電圧立ち上げ動作開始時に“０”にリセットしておく。また、前記比較器２１１の出力が“１”に切り替わった後、出力電圧ＶＯＵＴが目標電圧に静定するのに十分な時間が経過してからリセットしてもよい。
【００７８】
前記フリップフロップ回路ＦＦ０は、前記比較器２１１の出力信号を入力し、１サンプリング時間遅延させた信号を出力する。そして、前記ＡＮＤ回路２１２が、前記１サンプリング時間遅延させた信号の反転信号と前記比較器２１１の出力信号の論理積を出力することにより、前記比較器２１１の出力が０から１に立ち上がったスイッチングサイクル（クロックサイクル）でのみ、伝達関数の変数の書換えを指示する書換えイネーブル信号ＥＮが、“１”として出力される。
【００７９】
前記演算部２２は、図２に示した伝達関数に従って演算を実行する。前記演算部２２は、エラー情報ｅ（ｎ）、ｅ（ｎ−１）、及びｅ（ｎ−２）の夫々に係数を掛けた値を夫々出力する乗算器２２３と、制御量ｕ（ｎ−２）と前記乗算器の出力とを加算して制御量ｕ（ｎ）を出力する加算器２２４と、セレクタ２２５、２２６と、レジスタ２２１、２２２と、フリップフロップ回路ＦＦ１、ＦＦ２を有する。
【００８０】
前記レジスタ２２１、２２２には、前記エラー情報の値が前記閾値よりも小さくなったときに制御量ｕ（ｎ−１）及びｕ（ｎ−２）の代わりに制御量ｕ（ｎ）の算出に用いられる変数の値が格納される。前記レジスタ２２１には、制御量ｕ（ｎ−１）に対応する変数の値が格納され、前記レジスタ２２２には、制御量ｕ（ｎ−２）に対応する変数の値が格納される。前記レジスタ２２１、２２２は、前記レジスタ２１０と同様に、外部から書き換え可能とされる。
【００８１】
前記セレクタ２２５、２２６は、前記比較部２１１から与えられる書換えイネーブル信号ＥＮに基づいて、制御量ｕ（ｎ−１）、ｕ（ｎ−２）と、前記レジスタ２２１、２２２の値の何れかを選択して出力する。例えば、前記書換えイネーブル信号ＥＮの値が“１”のとき、前記セレクタ２２５は、前記レジスタ２２１の値を選択して出力し、前記セレクタ２２６は、前記レジスタ２２２の値を選択して出力する。これにより、前記演算部２２は、前記書換えイネーブル信号が“０”であるスイッチングサイクルにおいては制御量ｕ（ｎ−１）、ｕ（ｎ−２）を用いた通常の演算処理を実行し、前記書換えイネーブル信号が“１”であるスイッチングサイクルにおいては制御量ｕ（ｎ−１）、ｕ（ｎ−２）の代わりに前記レジスタ２２１、２２２の値を用いた演算を実行する。
【００８２】
以上、実施の形態２によれば、実施の形態１と同様に、出力電圧の立ち上がり時のオーバーシュートを低減させることが可能となる。また、前記レジスタ２１０、２２１、及び２２２が書換え可能とされるから、前記エラーの値の閾値と、ディジタルフィルタ中の書換え後の変数の値を調整することができる。例えば、ＤＣ／ＤＣコンバータの要求仕様や製品サンプルの測定結果に基づいて、オーバーシュート低減の程度等を考慮した出力電圧の立ち上がり特性を調整することが可能となる。更に、電源制御装置のディジタルフィルタを専用のハードロジック回路で組むことで、ＣＰＵやＤＳＰを用いて実現する場合に比べて消費電力を抑えることが可能となり、ＤＣ／ＤＣコンバータの省電力化に資する。
【００８３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８４】
例えば、実施の形態１に係る電源制御装置１０は、１つの半導体集積回路で形成されたものではなく、マルチチップで形成されたものであってもよい。
【００８５】
実施の形態１及び実施の形態２において、伝達関数の変数である制御量ｕ（ｎ−１）及びｕ（ｎ−２）を書き換えて前記制御量ｕ（ｎ）を算出する例を示したが、これに限られず、過去のエラー情報の値ｅ（ｎ−１）及びｅ（ｎ−２）をこれらの値よりも小さな値に書き換えて制御量ｕ（ｎ）を算出してもよい。例えば、実施の形態１に係る前記電源制御装置１０の場合、図３のステップ１０４において前記制御量ｕ（ｎ−１）及びｕ（ｎ−２）の書き換えを行う代わりに、前記エラー情報の値ｅ（ｎ−１）及びｅ（ｎ−２）の書き換えを行えばよい。また、実施の形態２に係る電源制御装置１２の場合、例えば、前記レジスタ２２１、２２２にｅ（ｎ−１）及びｅ（ｎ−２）の代わりとなる値を格納しておく。そして、前記書換えイネーブル信号ＥＮが“１”となるスイッチングサイクルにおいて、前記乗算器２２３が、ｅ（ｎ−１）及びｅ（ｎ−２）の代わりに前記レジスタ２２１、２２２の値を用いて演算を行えばよい。上記の場合において、例えば、前記エラー情報の値ｅ（ｎ−１）及びｅ（ｎ−２）の値を夫々、“０”に書き換える。
【００８６】
また、実施の形態１及び実施の形態２において、制御量ｕ（ｎ−１）及びｕ（ｎ−２）、又はエラー情報ｅ（ｎ−１）及びｅ（ｎ−２）の何れかの変数の書き換えを行うのではなく、両方の変数の書き換えを行ってもよい。
【００８７】
実施の形態２において、前記レジスタ２１０、２２１、及び２２２は外部から書換え可能とされたが、これに限られない。例えば、前記閾値やディジタルフィルタの変数の値を、外部から書換え可能な不揮発性のメモリに書き込んでおき、ＤＣ／ＤＣコンバータの起動時や出力電圧供給動作の開始時等に当該メモリから値を読み出して前記レジスタ２１０、２２１及び２２２に設定してもよい。
【符号の説明】
【００８８】
１、２  降圧ＤＣ／ＤＣコンバータ
１０、１２  電源制御装置
１１  スイッチ回路
１０１  アナログ／ディジタル変換器
１０２  エラー情報生成回路
１０３  ＤＳＰ
１０４  ディジタルＰＷＭ回路
２０  ロジック回路
２１  比較部
２１１  比較器
２１２  ＡＮＤ回路
２１０、２２１、２２２  レジスタ
２２５、２２６  セレクタ
２２３  乗算器
２２４  加算器
ＦＦ０〜ＦＦ２  フリップフロップ回路
ＤＲＶ０、ＤＲＶ１  ドライバ回路
Ｌ  コイル
Ｃ  キャパシタ
ＭＮ０、ＭＮ１  パワーＭＯＳトランジスタ
Ｒ０、Ｒ１  抵抗
【図１】
2011234519.tif 000008
【図２】
2011234519.tif 000009
【図３】
2011234519.tif 000010
【図４】
2011234519.tif 000011
【図５】
2011234519.tif 000012
【図６】
2011234519.tif 000013