(57)【要約】【課題】  不正書き込みが行われた際のアドレスやレジスタ値を特定できるとともに、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題や、正常な書き込みが行われたにも拘わらずＮＭＩが発生するという問題の発生を抑制した情報処理システムを提供すること。【解決手段】  情報処理システムは、データ書き込み領域となる記憶部と、前記記憶部へのデータの書き込み処理を制御する制御部と、前記記憶部への不正書き込み時にＮＭＩを発生させるＮＭＩ発生部と、前記ＮＭＩ発生部による前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を記憶するアドレス値記憶部とを含み、前記制御部は、前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を前記アドレス値記憶部に記憶させる。【選択図】図１
2011134007.tif 000002
【特許請求の範囲】
【請求項１】
データ書き込み領域となる記憶部と、
前記記憶部へのデータの書き込み処理を制御する制御部と、
前記記憶部への不正書き込み時にＮＭＩを発生させるＮＭＩ発生部と、
前記ＮＭＩ発生部による前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を記憶するアドレス値記憶部と
を含み、前記制御部は、前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を前記アドレス値記憶部に記憶させる、情報処理システム。
【請求項２】
データ書き込み領域となる記憶部と、
前記記憶部へのデータの書き込み処理を制御する制御部と
を含み、前記制御部は、前記記憶部への書き込み処理を行う際に、前記記憶部への書き込みを許可する前に、割り込み処理を禁止する、情報処理システム。
【請求項３】
前記記憶部への不正書き込みの有無を表す不正書き込み有無記憶部をさらに含む、請求項１又は２に記載の情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システムに関する。
【背景技術】
【０００２】
従来より、ＲＡＭ（Random  Access  Memory）等の揮発性メモリへの不正書き込み（書き込み禁止処理時の書き込み）時に割り込みを発生させることで、不正書き込みに対処する情報処理システムがあった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２３５５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の情報処理システムでは、不正書き込みが行われた際に割り込み信号が出力されるため、基本的には、不正書き込みを行った書込命令のアドレスを特定できる。
【０００５】
しかしながら、割り込み禁止中の状態、割り込みマスク中の状態、又は不正書き込みを行った時の割り込みよりも優先度の高い割り込み処理が行われている状態で、不正書き込みの要求がなされると、割り込み要求を保留し、これらの状態が解除された後に割り込み処理が行われる。このため、割り込み処理が行われるときには、レジスタ値のアドレスが割り込み要求を保留したときのアドレスとは変わってしまい、不正書き込みの要求がなされた時のアドレスが分からなくなる場合があった。
【０００６】
また、従来のシステムでは、書き込みを許可してから割り込みが発生し、割り込みルーチンの中で不正書き込みが行われた場合は、不正書き込みが行われたにも拘わらず、不正書き込みを表す割り込みが発生しないという問題があった。また、書き込みを許可してから割り込みが発生し、割り込みルーチンの中で書き込みが許可されて正常な書き込みが行われた場合には、割り込みルーチンでの書き込みの後に書き込みが禁止されるため、本来のルーチンで予定されていた正常な書き込みを行った際に不正書き込みを表す割り込みが発生するという問題も生じていた。
【０００７】
そこで、不正書き込みが行われた際のアドレスやレジスタ値を特定できるとともに、割り込みによって不正書き込みが行われたにも拘わらず不正書き込みを表す割り込みが発生しないという問題や、正常な書き込みが行われたにも拘わらず不正書き込みを表す割り込みが発生するという問題の発生を抑制した情報処理システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の実施の形態の一観点の情報処理システムは、データ書き込み領域となる記憶部と、前記記憶部へのデータの書き込み処理を制御する制御部と、前記記憶部への不正書き込み時にＮＭＩを発生させるＮＭＩ発生部と、前記ＮＭＩ発生部による前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を記憶するアドレス値記憶部とを含み、前記制御部は、前記ＮＭＩ発生時の前記不正書き込みの命令が格納されるアドレス値を前記アドレス値記憶部に記憶させる。
【０００９】
本発明の実施の形態の他の観点の情報処理システムは、データ書き込み領域となる記憶部と、前記記憶部へのデータの書き込み処理を制御する制御部とを含み、前記制御部は、前記記憶部への書き込み処理を行う際に、前記記憶部への書き込みを許可する前に、割り込み処理を禁止する。
【００１０】
また、前記記憶部への不正書き込みの有無を表す不正書き込み有無記憶部をさらに含んでもよい。
【発明の効果】
【００１１】
不正書き込みが行われた際のアドレスやレジスタ値を特定できるとともに、割り込みによって不正書き込みが行われたにも拘わらず不正書き込みを表す割り込みが発生しないという問題や、正常な書き込みが行われたにも拘わらず不正書き込みを表す割り込みが発生するという問題の発生を抑制した情報処理システムを提供できる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の情報処理システムの構成を示す図である。
【図２】実施の形態１の情報処理システム１００における書き込み許可中でのＲＡＭ１１への書き込み処理の手順を示すフローチャートである。
【図３】比較用として従来の書き込み処理を示すフローチャートである。
【図４】実施の形態１の情報処理システム１００における割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順を示すフローチャートである。
【図５】比較用として従来の割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順を示すフローチャートである。
【図６】実施の形態２の情報処理システムの構成を示す図である。
【図７】実施の形態２の情報処理システム２００における書き込み許可中でのＲＡＭ１１への書き込み処理の手順を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の情報処理システムを適用した実施の形態について説明する。
【００１４】
［実施の形態１］
図１は、実施の形態１の情報処理システムの構成を示す図である。ここでは、実施の形態１の情報処理システム１００が車両用のＥＣＵ（Electronic  Control  Unit）として利用される形態について説明する。
【００１５】
実施の形態１の情報処理システム１００は、ＭＰＵ（Micro  Processing  Unit）１０、ＲＡＭ（Random  Access  Memory）１１、ＲＡＭ１２、及びＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）１３を含む。
【００１６】
ＭＰＵ１０は、マイコンコア１と書き込み禁止／許可処理部２を含んでおり、マイコンコア１、書き込み禁止／許可処理部２、ＲＡＭ１１、ＲＡＭ１２、及びＥＥＰＲＯＭ１３は、アドレスバス（Address  Bus）１４及びデータバス（Data-Bus)１５で接続されることにより、データ伝送が可能にされている。
【００１７】
ＭＰＵ１０は、ＥＣＵとしての情報処理システム１００の処理を統括する主制御部であり、ＭＰＵ１０のマイコンコア１は、アドレスバス１４及びデータバス１５を通じて、ＲＡＭ１１、ＲＡＭ１２、及びＥＥＰＲＯＭ１３に書き込みアドレス及び書き込みデータの送信を行う。
【００１８】
また、マイコンコア１は、書き込み禁止／許可処理部２に書き込み禁止／許可設定信号と書き込み要求信号を伝送する。
【００１９】
書き込み禁止許可／処理部２は、マイコンコア１から入力される書き込み禁止／許可設定信号と書き込み要求信号に基づき、ＲＡＭ１１へのデータの書き込み禁止／許可の設定を行う。また、書き込み禁止許可／処理部２は、マイコンコア１から伝送される書き込み禁止／許可設定信号と書き込み要求信号に応じて、書き込みが正常な書き込み又は不正な書き込みのいずれであるかを判定し、不正書き込みであると判定した場合には、ＮＭＩ(Non-Maskable  Interrupt)信号を出力する。不正書き込みは、例えば、ＲＡＭ１１が書き込み禁止時に行う書き込みで、本来ＲＡＭ１１への書き込みを意図していない書き込みのことである。
【００２０】
なお、ＮＭＩは、ソフトウェアからマスク不可能な割り込みであり、ここでは、ＭＰＵ１０に１本用意されているものとして説明する。
【００２１】
ＲＡＭ１１は、例えば、車両の制御に用いるデータのうち、特に重要度の高い値を示すデータを記憶するためのメモリとして用いられる。
【００２２】
ＲＡＭ１２は、例えば、不正書き込み時のテンポラリレジスタの値等を記憶するためのメモリとして用いられる。実施の形態１の情報処理システム１００では、ＮＭＩ発生アドレスやＮＭＩ発生時のテンポラリレジスタの値をＲＡＭ１２内の保存エリアに記憶させるため、記憶処理を高速に行うことができ、マイコンコア１の占有時間を短くすることができる。なお、ここでは、説明の便宜上、ＲＡＭ１１とＲＡＭ１２に分けて説明を行うが、ＲＡＭ１１とＲＡＭ１２は、一つのＲＡＭに含まれる２つの領域として実現されてもよい。
【００２３】
なお、ＮＭＩ発生アドレスとは、マイコンコア１がＮＭＩを発生した際に、その原因となった不正書き込み（書き込み禁止中におけるＲＡＭ１１への書き込み）の書き込み命令（ライト命令）が格納されているアドレスをいう。ＮＭＩが発生した時点では、ＮＭＩ発生アドレスはマイコンコア１内のレジスタに保持されている。
【００２４】
ＥＥＰＲＯＭ１３は、マイコンコア１がＥＣＵの処理を実行するために必要なプログラムやデータ等を格納するとともに、ＮＭＩ発生アドレスやＮＭＩ発生時のテンポラリレジスタを記憶する不揮発性メモリとして用いられる。ＮＭＩ発生アドレスやＮＭＩ発生時のテンポラリレジスタをＥＥＰＲＯＭ１３に記憶するのは、ＥＣＵとしての情報処理システム１００への電源供給が遮断された状態（典型的には、車両のイグニッションがオフにされている状態）においても、情報処理システム１００の外部からＮＭＩ発生アドレスやＮＭＩ発生時のテンポラリレジスタを読み出せるようにするためである。
【００２５】
図２は、実施の形態１の情報処理システム１００における書き込み許可中でのＲＡＭ１１への書き込み処理の手順を示すフローチャートである。
【００２６】
フローがスタートすると、マイコンコア１は、割り込みを禁止にする（ステップＳ１）。これにより、ＲＡＭ１１への割り込みが発生しなくなる。
【００２７】
次に、マイコンコア１は、ＲＡＭ１１への書き込みを許可する（ステップＳ２）。ステップＳ１の処理により、書き込み禁止許可／処理部２によってＲＡＭ１１への書き込みが許可され、正常な（許可された）ＲＡＭ１１への書き込みが可能になる。
【００２８】
次いで、マイコンコア１は、ＲＡＭ１１に書き込みを行う（ステップＳ３）。これにより、マイコンコア１から書き込み禁止許可／処理部２を介してＲＡＭ１１に書き込み要求信号が伝送され、書き込み要求信号に対応する所定のアドレスに書き込みが行われる。
【００２９】
マイコンコア１は、ステップＳ３の処理による書き込みが終了すると、ＲＡＭ１１への書き込みを禁止する（ステップＳ４）。ステップＳ４の処理により、書き込み禁止許可／処理部２によってＲＡＭ１１への書き込みが禁止され、ＲＡＭ１１への書き込みが禁止された状態になる。
【００３０】
次いで、マイコンコア１は、割り込みを許可する（ステップＳ５）。
【００３１】
以上で、実施の形態１の情報処理システム１００における書き込み許可中でのＲＡＭ１１への書き込み処理が終了する。
【００３２】
上述のように、実施の形態１の情報処理システム１００によれば、書き込み許可中は、割り込みが禁止される。このため、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題や、割り込みによって正常な書き込みが行われたにも拘わらずＮＭＩが発生するという問題を抑制することができる。
【００３３】
図３は、比較用として従来の書き込み処理を示すフローチャートである。図３（Ａ）は書き込みを許可してから本来の書き込みが行われる前に割り込みが発生し、割り込みルーチン内で不正書き込みが行われた場合の従来の書き込み処理を示す図であり、（Ｂ）は書き込みを許可してから書き込みが行われる前に、割り込みが発生して割り込みルーチン内で書き込みが許可された場合の書き込み処理を示す図である。なお、図３のフローの説明には、図１を援用する。
【００３４】
図３（Ａ）に示すように、ステップＳ１００でＲＡＭ１１への書き込みを許可してから書き込みが行われる前に割り込みが発生すると、ステップＳ１０１で割り込みルーチンによるＲＡＭ１１への書き込みが行われる。このとき、割り込みが禁止されていないため、割り込みが発生して、その割り込みから復帰するまでの間に不正書き込みが行われたにも拘わらず、ＮＭＩは発生しない。その後、ステップＳ１０２で本来のルーチンで正常な書き込みが行われた後に、再び割り込みが発生したとしても、ステップＳ１０３で割り込みによるＲＡＭ１１への書き込みが行われる。このとき、ステップＳ１０１と同様に、割り込みが禁止されていないため、割り込みが発生して、その割り込みから復帰するまでの間に不正書き込みが行われたにも拘わらず、ＮＭＩは発生しない。そして、ステップＳ１０４でＲＡＭ１１への書き込みが禁止される。
【００３５】
このように、図３（Ａ）に示す場合は、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題が生じうる。
【００３６】
これに対して、実施の形態１の情報処理システム１００によれば、図２に示すように、ＲＡＭ１１への正常な書き込みが行われる場合には、予め割り込みを禁止するので、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題の発生を抑制することができる。
【００３７】
また、図３（Ｂ）に示すように、ステップＳ１１０で書き込みを許可してから正常な書き込みが行われる前に、割り込みが発生してステップＳ１１１で割り込みルーチンでの書き込みが許可されると、ステップＳ１１２で割り込みルーチン内での正常な書き込みが行われ、ステップＳ１１２での書き込みの後にＲＡＭ１１への書き込みが禁止される。このため、ステップＳ１１４で本来のルーチン内で予定していた正常な書き込みを行うと、ＮＭＩが発生する。そして、ステップＳ１１５でＲＡＭ１１の書き込みが禁止される。
【００３８】
このように、図３（Ｂ）に示す場合は、正常な書き込みが行なわれたにも拘わらずＮＭＩが発生するという問題が生じうる。
【００３９】
これに対して、実施の形態１の情報処理システム１００によれば、図２に示すように、ＲＡＭ１１への正常な書き込みが行われる場合には、予め割り込みを禁止するので、正常な書き込みを行った際にＮＭＩが発生するという問題の発生を抑制することができる。
【００４０】
次に、図４を用いて実施の形態１の情報処理システム１００における割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順について説明する。
【００４１】
図４は、実施の形態１の情報処理システム１００における割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順を示すフローチャートである。ここで、割り込み禁止中とは、ＮＭＩによる割り込み以外を禁止している状態をいい、割り込みマスク中とは、特定の割り込みを禁止している状態をいい、高優先度割り込み中とは、不正書き込みを行った時の割り込みよりも優先度の高い割り込みによる割り込み処理が実行中であることをいう。
【００４２】
マイコンコア１は、割り込み禁止中、割り込みマスク中、又は高優先度割り込み中に、不正書き込みの要求がなされる（不正書き込みを行うための書き込み命令が実行される）と、不正書き込みを行う（ステップＳ１０）。これにより、ＲＡＭ１１への不正書き込みが行われる。
【００４３】
マイコンコア１は、ＮＭＩを発生させる（ステップＳ１１）。
【００４４】
マイコンコア１は、ＲＡＭ１２にデータを書き込み済か否かを判定する（ステップＳ１２）。ここでは、一例として、ＲＡＭ１２にデータを書き込んだことを表すフラグに基づいて判定することとする。
【００４５】
マイコンコア１は、ステップＳ１２でデータを書き込み済ではないと判定した場合は、ＮＭＩ発生アドレスをマイコンコア１内のレジスタから読み出す（ステップＳ１３）。
【００４６】
マイコンコア１は、ステップＳ１３で読み出したＮＭＩ発生アドレスに対応するテンポラリレジスタの値を読み出す（ステップＳ１４）。読み出したリレジスタ値から命令の内容を判別するためである。
【００４７】
マイコンコア１は、ステップＳ１４で読み出した命令内容が書き込み命令であるか否かを判定する（ステップＳ１５）。書き込み命令であるか否かは、Ｓ１４で読み出したレジスタ値に含まれる命令コードに基づいて判定する。
【００４８】
マイコンコア１は、ステップＳ１５で命令内容が書き込み命令であると判定した場合は、書き込み先がＲＡＭ１１であるか否かを判定する（ステップＳ１６）。書き込み先の判定は、Ｓ１４で読み出したレジスタ値に含まれる書き込み先のアドレス（ＲＡＭ１１のアドレス）に基づいて行う。
【００４９】
マイコンコア１は、ステップＳ１６で書き込み先がＲＡＭ１１であると判定した場合は、ＲＡＭ１１が書き込み禁止中であるか否かを判定する（ステップＳ１７）。
【００５０】
マイコンコア１は、ステップＳ１７でＲＡＭ１１が書き込み禁止中であると判定した場合は、ＲＡＭ１２をデータ書き込み済にする（ステップＳ１８）。
【００５１】
マイコンコア１は、ＮＭＩ発生アドレスとＮＭＩ発生時のテンポラリレジスタの値をＲＡＭ１２内の保存エリアに記憶させる（ステップＳ１９）。このようにＲＡＭ１２に記憶されたＮＭＩ発生アドレスとＮＭＩ発生時のテンポラリレジスタの値は、マイコンコア１の空き時間にＥＥＰＲＯＭ１３に記憶される。
【００５２】
マイコンコア１は、不正書き込み後の処理を再開する（ステップＳ２０）。
【００５３】
マイコンコア１は、割り込み許可、割り込みマスク解除、又は高優先度割り込み完了にする（ステップＳ２１）。これにより、ステップＳ１０の前の状態が割り込み禁止中であった場合は、割り込みが許可される。また、ステップＳ１０の前の状態が割り込みマスク中であった場合は、割り込みマスクが解除される。また、ステップＳ１０の前の状態が高優先度割り込み中であった場合には、高優先度割り込みが完了し、その割り込みよりも優先度の低い割り込みのマスクが解除される。
【００５４】
なお、ステップＳ１２において、ＲＡＭ１２にデータを書き込み済であると判定した場合（Ｓ１２でＹｅｓ）、ステップＳ１５において、ステップＳ１４で読み出した命令内容が書き込み命令ではないと判定した場合（Ｓ１５でＮｏ）、ステップＳ１６において、書き込み先がＲＡＭ１１ではないと判定した場合（Ｓ１６でＮｏ）、及び、ステップＳ１７において、ＲＡＭ１１は書き込み禁止中ではないと判定した場合（Ｓ１７でＮｏ）は、フローはステップＳ２０に進行する。
【００５５】
次に、図５を用いて比較用に従来の割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順について説明する。
【００５６】
図５は、比較用として従来の割り込み禁止中、割り込みマスク中、又は高優先度割り込み中における不正書き込みの手順を示すフローチャートである。
【００５７】
割り込み禁止中、割り込みマスク中、又は高優先度割り込み中において、ステップＳ１２０で不正書き込みの要求がなされると、ステップＳ１２１で割り込み要求を保留し、不正書き込みの要求がなされた際に実行していた処理を続行し（ステップＳ１２２）、ステップＳ１２３で割り込み許可、割り込みマスク解除、又は高優先度割り込み完了にする。
【００５８】
そして、ステップＳ１２３の処理が終了した後に、ステップＳ１２４〜Ｓ１３１の処理を実行する。ここで、ステップＳ１２４〜Ｓ１３１は、図４に示したステップＳ１２〜Ｓ１９と同様の処理である。
【００５９】
このため、従来のシステムでは、ステップＳ１２４以下で割り込み処理が行われるときには、レジスタ値のアドレスが割り込み要求を保留したとき（ステップＳ１２０の時点）のアドレスとは変わってしまい、不正書き込みの要求がなされた時のアドレスが分からなくなる場合があった。
【００６０】
これに対して、実施の形態１の情報処理システム１００によれば、割り込み処理を行う前にＮＭＩを発生させるため（図４のステップＳ１１参照）、割り込み禁止中の状態、割り込みマスク中の状態、又は不正書き込みを行った時の割り込みよりも優先度の高い割り込み処理が行われている状態で、不正書き込みが要求された場合に、不正書き込みの要求がなされたアドレスを把握することができる。このため、不正書き込みを行った命令のアドレスを特定することができる。
【００６１】
以上、実施の形態１の情報処理システム１００が車両のＥＣＵとして用いられる場合について説明した。
【００６２】
実施の形態１の情報処理システム１００は、割り込みによって不正書き込みが行われたにも拘わらず不正書き込みを表す割り込みが発生しないという問題の発生を抑制することができるとともに、正常な書き込みを行った際に不正書き込みを表す割り込みが発生するという問題の発生を抑制することができる。また、割り込み禁止中、割り込みマスク中、又は高優先度割り込み中に不正書き込みが要求された場合に、ＮＭＩ発生アドレスとＮＭＩ発生時のテンポラリレジスタの値をＥＥＰＲＯＭ１３に書き込むため、情報処理システム１００の外部からＮＭＩ発生アドレスやＮＭＩ発生時のテンポラリレジスタを読み出すことができる。
【００６３】
なお、以上では、ＲＡＭ１１への書き込み処理の手順（図２参照）と不正書き込みの手順（図４参照）について説明したが、これらの処理はどのようなＲＡＭに対して行ってもよい。
【００６４】
また、実施の形態１の情報処理システム１００は、内燃機関を動力源とする車両に限らず、ＨＶ（Hybrid  Vehicle）車両又はＥＶ（Electric  Vehicle）車両にも適用することができる。また、車両のＥＣＵに限らず、種々の情報処理システムに適用することができる。
【００６５】
［実施の形態２］
図６は、実施の形態２の情報処理システムの構成を示す図である。実施の形態２の情報処理システム２００のＭＰＵ１０は、不正書き込みが行われたか否かを記憶する不正書き込み有無記憶部２０を含む点が実施の形態１の情報処理システム１００と異なる。その他の構成は、実施の形態１の情報処理システム１００と同一であるため、同一の要素には同一符号を付し、その説明を省略する。
【００６６】
不正書き込み有無記憶部２０は、不正書き込みが行われたか否かを表すフラグを有する。このフラグは、マイコンコア１から伝送されるリセット指令に基づいてクリアされるように構成されている。
【００６７】
図７は、実施の形態２の情報処理システム２００における書き込み許可中でのＲＡＭ１１への書き込み処理の手順を示すフローチャートである。
【００６８】
不正書き込みが行われてＮＭＩ信号が発生されると処理が開始され、マイコンコア１は、ＲＡＭ１２がデータ書き込み済であるか否かを判定する（ステップＳ３０）。
【００６９】
マイコンコア１は、データ書き込み済ではないと判定した場合は、不正書き込みがあったか否かを判定する（ステップＳ３１）。ここでは、不正書き込みの有無は、不正書き込み有無記憶部２０のフラグに基づいて判定する。
【００７０】
マイコンコア１は、不正書き込みがあったと判定した場合は、不正書き込み有無記憶部２０のフラグをクリアする（ステップＳ３２）。これにより、不正書き込み有無記憶部２０のフラグは、不正書き込みが無かったことを表すことになる。
【００７１】
マイコンコア１は、ＲＡＭ１２をデータ書き込み済にする（ステップＳ３３）。
【００７２】
マイコンコア１は、ＮＭＩ発生アドレスとＮＭＩ発生時のテンポラリレジスタの値をＲＡＭ１２内の保存エリアに記憶させる（ステップＳ３４）。
【００７３】
なお、ステップＳ３０でデータ書き込み済である（Ｓ３０でＹｅｓ）と判定した場合と、ステップＳ３１で不正書き込みがあった（Ｓ３１でＮｏ）と判定した場合は、フローは終了する。
【００７４】
以上により、実施の形態２の情報処理システム２００によれば、ＮＭＩが発生したときに、ＮＭＩ発生の原因を不正書き込み有無記憶部２０のフラグに基づいて判定することができる。
【００７５】
なお、実施の形態２の情報処理システム２００によれば、不正書き込み有無記憶部２０が書き込み禁止／許可処理部２からＮＭＩ信号を直接受けているため、実施の形態１の情報処理システム１００のように、ＮＭＩ発生アドレスの命令がＲＡＭ１１への不正書き込みであるか否かを判定する処理（図４のステップＳ１４〜Ｓ１７）を行う必要がない。
【００７６】
以上、本発明の例示的な実施の形態の情報処理システムについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００７７】
１  マイコンコア
２  書き込み禁止／許可処理部
１０  ＭＰＵ
１１  ＲＡＭ
１２  ＲＡＭ
１３  ＥＥＰＲＯＭ
１４  アドレスバス
１５  データバス
２０  不正書き込み有無記憶部
１００、２００  情報処理システム
【図１】
2011134007.tif 000003
【図２】
2011134007.tif 000004
【図３】
2011134007.tif 000005
【図４】
2011134007.tif 000006
【図５】
2011134007.tif 000007
【図６】
2011134007.tif 000008
【図７】
2011134007.tif 000009