(57)【要約】【課題】  歩留まりが大幅に改善された半導体ウェハの製造方法を提供する。【解決手段】  本発明の半導体ウェハの製造方法は、基板３０１上の一部にストライプ状の保護膜３０２を形成する保護膜形成工程と、前記保護膜形成工程後、前記基板３０１上における前記保護膜３０２形成部位以外の部位に半導体結晶を成長させて半導体層を形成する半導体層形成工程とを含み、前記基板３０１として、前記保護膜３０２の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜３０２の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いることを特徴とする。【選択図】  図３
2011198849.tif 000002
【特許請求の範囲】
【請求項１】
基板上の一部にストライプ状の保護膜を形成する保護膜形成工程と、
前記保護膜形成工程後、前記基板上における前記保護膜形成部位以外の部位に半導体結晶を成長させて半導体層を形成する半導体層形成工程とを含み、
前記基板として、前記保護膜の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いることを特徴とする半導体ウェハの製造方法。
【請求項２】
さらに、リソグラフィーおよびエッチングにより、前記半導体層の一部に活性層ストライプを形成する活性層ストライプ形成工程を含み、
製造される半導体ウェハが、半導体発光素子製造用の半導体ウェハであることを特徴とする請求項１記載の半導体ウェハの製造方法。
【請求項３】
前記活性層ストライプが、リッジストライプであることを特徴とする請求項２記載の半導体ウェハの製造方法。
【請求項４】
前記活性層ストライプが、インナーストライプであることを特徴とする請求項２記載の半導体ウェハの製造方法。
【請求項５】
前記半導体層形成工程において、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有するＩＩＩ族窒化物半導体から前記半導体層を形成することを特徴とする請求項１から４のいずれか一項に記載の半導体ウェハの製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の製造方法により前記半導体ウェハを製造する半導体ウェハ製造工程と、
前記半導体ウェハを、前記保護膜形成部位において前記保護膜の長さ方向と平行な方向に分割する分割工程を含むことを特徴とする半導体素子の製造方法。
【請求項７】
請求項１から５のいずれか一項に記載の製造方法により製造されることを特徴とする半導体ウェハ。
【請求項８】
請求項６記載の製造方法により製造されることを特徴とする半導体素子。
【請求項９】
半導体レーザであることを特徴とする請求項８記載の半導体素子。
【請求項１０】
光源を含み、前記光源が、半導体発光素子である請求項８記載の半導体素子を含むことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハの製造方法、半導体素子の製造方法、半導体ウェハ、半導体素子および電子装置に関する。
【背景技術】
【０００２】
トランジスタ、発光ダイオード（ＬＥＤ）、半導体レーザ（ＬＤ）等の半導体素子は、各種電子装置の重要な部材である。特に、ＬＤ等の半導体発光素子は、画像表示装置、情報記録再生装置、光通信装置等に有用である。ＬＤには、例えば、リッジストライプ型ＬＤ、インナーストライプ型ＬＤ等がある（特許文献１等）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−７８２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述のリッジストライプ型ＬＤおよびインナーストライプ型ＬＤ等に用いる半導体ウェハの製造にあたっては、大幅な歩留まりの改善が求められている。
【０００５】
そこで、本発明の目的は、歩留まりが大幅に改善された半導体ウェハの製造方法、半導体素子の製造方法、半導体ウェハ、半導体素子および電子装置を提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、本発明の半導体ウェハの製造方法は、
基板上の一部にストライプ状の保護膜を形成する保護膜形成工程と、
前記保護膜形成工程後、前記基板上における前記保護膜形成部位以外の部位に半導体結晶を成長させて半導体層を形成する半導体層形成工程とを含み、
前記基板として、前記保護膜の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いることを特徴とする。
【０００７】
本発明の半導体素子の製造方法は、前記本発明の半導体ウェハの製造方法により前記半導体ウェハを製造する半導体ウェハ製造工程と、
前記半導体ウェハを、前記保護膜形成部位において前記保護膜の長さ方向と平行な方向に分割する分割工程を含むことを特徴とする。
【０００８】
本発明の半導体ウェハは、前記本発明の半導体ウェハの製造方法により製造されることを特徴とする。
【０００９】
本発明の半導体素子は、前記本発明の半導体素子の製造方法により製造されることを特徴とする。
【００１０】
本発明の電子装置は、光源を含み、前記光源が、半導体発光素子である本発明の半導体素子を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、歩留まりが大幅に改善された半導体ウェハの製造方法、半導体素子の製造方法、半導体ウェハ、半導体素子および電子装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明のリッジストライプ型ＬＤの一例の構成を示す断面図である。
【図２】図２は、本発明のインナーストライプ型ＬＤの一例の構成を示す断面図である。
【図３】図３は、ＬＤ製造時の選択成長について説明するための模式図である。
【図４】図４は、基板表面上のストライプ状保護膜の長さ方向と平行な方向の基板オフ角θｐとリッジ成長高さｈｒとの関係を示すグラフである。
【図５】図５は、基板表面上のストライプ状保護膜の長さ方向と直交する方向の基板オフ角θｏとリッジ成長高さｈｒとの関係を示すグラフである。
【図６】図６は、本発明の実施例および比較例における基板表面上のストライプ状保護膜の長さ方向と平行な方向の基板オフ角θｐとリッジ成長高さｈｒとの関係を示すグラフである。
【図７】図７は、基板表面上のストライプ状保護膜の長さ方向と平行な方向の基板オフ角θｐと前記ストライプ状保護膜の長さ方向と直交する方向の原子ステップ間隔との関係を示すグラフである。
【発明を実施するための形態】
【００１３】
本発明の半導体ウェハの製造方法において、さらに、リソグラフィーおよびエッチングにより、前記半導体層の一部に活性層ストライプを形成する活性層ストライプ形成工程を含み、製造される半導体ウェハが、半導体発光素子製造用の半導体ウェハであることが好ましい。
【００１４】
本発明の半導体ウェハの製造方法において、前記活性層ストライプは、リッジストライプであることが好ましい。前記活性層ストライプをリッジストライプとすることで、リッジ幅の変動をより少なくでき、安定したキンクレベルの半導体ウェハを歩留まり良く作製できる。
【００１５】
本発明の半導体ウェハの製造方法において、前記活性層ストライプは、インナーストライプであることが好ましい。前記活性層ストライプをインナーストライプとすることで、電流狭窄層開口部の幅の変動をより少なくでき、安定したキンクレベルの半導体ウェハを歩留まり良く作製できる。
【００１６】
本発明の半導体ウェハの製造方法では、前記半導体層形成工程において、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有するＩＩＩ族窒化物半導体から前記半導体層を形成することが好ましい。
【００１７】
ＩＩＩ族窒化物半導体は、禁制帯幅（バンドギャップ）が充分大きく、バンド間遷移も直接遷移型である等の優れた性質を有する。このため、ＩＩＩ族窒化物半導体は、短波長発光素子等の各種半導体素子への適用が盛んに検討されている。例えば、ＩＩＩ族窒化物半導体を用いた紫外から青および緑色の波長領域のＬＥＤは、１９９０年代半ば頃から性能が急激に向上した。このため、前記ＬＥＤは、照明や各種ディスプレイ用途等への適用範囲が格段に広がり、非常に大きな市場を形成している。また、特に最近では地球温暖化対策の切り札の一つとして、白色の波長領域のＬＥＤが次世代照明用光源として非常に大きな注目を集めている。ＩＩＩ族窒化物半導体は、例えば、Ｂｌｕ−ｒａｙ等の高密度光ディスク用光源に用いるＬＤ用の材料としても重要である。例えば、発振波長４０５ｎｍのＬＤの開発が精力的に進められ、既に製品化が進んでいる。光ディスクの書き込み速度の高速化には、ＬＤの高出力化が必要である。ＬＤの高出力化を図るためには、キャリアの注入効率を高めることがポイントとなる。また、光ディスク用光源として用いるには、ＬＤのレーザビームをスポット状に絞り込むためにビーム形状を整える必要もある。このため、ＬＤの横モードの制御が重要となる。さらに、光ディスクの転送速度の高速化に伴い、ＬＤの高周波特性が重要となっており、素子抵抗の低減とともに素子の寄生容量をできるだけ小さくする必要もある。
【００１８】
また、光ディスク用光源以外でも、ディスプレイ等の光源として、青色（波長：約４５０ｎｍ）、緑色（波長：約５３０ｎｍ）で発振するＩＩＩ族窒化物半導体を用いたＬＤの検討も活発化している。ディスプレイ用光源としても、大画面化に対応するためにＬＤの高出力化が求められるほか、レーザビームの形状制御の点で横モード制御は重量な課題である。
【００１９】
このような高度な要求性能を満たす単一横モードの高出力ＬＤとしては、図１に示したリッジストライプ型ＬＤ１００や図２に示したインナーストライプ型ＬＤ２００がある。なお、図１および図２において、同一部分には同一符号を付している。
【００２０】
前記リッジストライプ型ＬＤ１００は、構造的に寄生容量が小さいため、高周波特性の点で有利である。前記リッジストライプ型ＬＤ１００において、リッジ１１１は、例えば、リソグラフィーとエッチングを併用して作製される。ＩＩＩ族窒化物ＬＤでは、溶液による化学エッチングが困難なため、前記エッチングには、例えば、ハロゲン系ドライエッチングが用いられる。前記リッジ１１１上部は、ストライプ状開口部を有する絶縁膜１１０でカバーされ、前記開口部にｐ型コンタクト層１０９が埋め込まれ、その上にｐ型電極１１２が設けられている。前記リッジストライプ型ＬＤ１００において、電流狭窄は、前記リッジ１１１によってなされる。また、前記リッジストライプ型ＬＤ１００の横モード特性は、前記ｐ型電極１１２のストライプ幅、リッジ幅およびリッジ深さを調整することにより制御される。前記ストライプ幅および前記リッジ幅の精度は、前記リソグラフィーの精度で決まる。一方、前記リッジ深さは、エッチング量で決まり、エッチング時のプラズマ条件、エッチングガス流量、基板温度等の多くのパラメータに依存する。このため、大面積にわたり歩留まり良く素子作製を行うには、高度の制御技術を要する。また、前記リッジストライプ型ＬＤ１００には、前記エッチング時に発生する荷電粒子により、活性層がダメージを受けやすいという問題もある。なお、これら以外の前記リッジストライプ型ＬＤ１００の構成については、後述する。
【００２１】
一方、前記インナーストライプ型ＬＤ２００では、例えば、特許文献１に開示されているように、低屈折率で且つ絶縁性のＡｌＮ層１１４等の材料に１μｍから１．５μｍ幅程度のストライプ状開口部１１４Ａを形成してｐ型クラッド層１０８で埋め込み、電流狭窄と横モード制御を行う。前記インナーストライプ型ＬＤ２００は、単一横モード光出力の上限（いわゆるキンクレベル）を支配するストライプ形状の制御性や放熱性、電気抵抗等の面で、ドライエッチングを用いた前記リッジストライプ型ＬＤ１００に比べ優れており、高出力レーザ向きの構造として非常に有望である。なお、これら以外の前記インナーストライプ型ＬＤ２００の構成については、後述する。
【００２２】
本発明の半導体素子は、半導体発光素子であることが好ましい。本発明で得られる半導体発光素子は、特に制限されず、例えば、ＬＤ、ＬＥＤ、スーパールミネッセントダイオード（ＳＬＤ）等、どのような半導体素子であってもよい。本発明の電子装置も、特に制限されず、例えば、画像表示装置、情報記録再生装置、光通信装置等、どのような電子装置であってもよい。
【００２３】
以下、本発明の実施形態についてさらに具体的に説明する。ただし、以下の実施形態は例示であって、本発明を限定しない。
【００２４】
ＩＩＩ族窒化物ＬＤ等の半導体素子用の基板としては、ＧａＮ基板やサファイア基板等が用いられる。このとき、レーザの発光領域の欠陥密度やクラックを低減するために、基板表面の一部にＳｉＯ２等の誘電体マスク（保護膜）を形成し、選択成長によってレーザの層構造を形成することができる。このような選択成長では、図３に模式的に示したように、保護膜３０２近傍領域において基板３０１表面への原料供給量が増加し成長速度が増大するいわゆる選択成長効果によってリッジ成長部３０５が形成される。このリッジ成長部３０５では、前記保護膜３０２からの距離によって層厚や組成が変化する。このため、実際のＬＤの発光領域となる共振器は、前記リッジ成長部３０５から充分離れた平坦成長部３０４に形成することが好ましい。前記リッジ成長部３０５と前記平坦成長部３０４との成長層厚差をリッジ成長高さｈｒと定義すると、例えば、インナーストライプ型ＬＤ用の半導体ウェハの製造において、前記平坦成長部３０４の成長層厚が２μｍのとき、前記リッジ成長高さｈｒは、１μｍ以下から２μｍ以上にまで変動する。このような表面に大きな高低差を有するウェハ上にリソグラフィーで１．０μｍ前後の開口幅のストライプ状開口部を形成しようとすると、前記リソグラフィーで使用するフォトレジストに斑が発生しやすい。前記方法において、前記フォトレジストの斑を解消できれば、インナーストライプ型ＬＤの作製における歩留まりを更に大幅に向上できる。このリッジ成長部３０５に起因したフォトレジストの斑の発生は、リッジストライプ型ＬＤの作製においても解消することが好ましい。なお、図３において、３０３は、前記保護膜３０２上に堆積した多結晶層を示す。
【００２５】
本発明者らが実験を重ねた結果、前述のリソグラフィーで使用するフォトレジストの斑は、前記リッジ成長高さｈｒに依存し、前記リッジ成長高さｈｒの高いウェハほど、前記フォトレジストの斑が顕著となる傾向にあることを見出した。つぎに、実験的に得られた基板オフ角とリッジ成長高さｈｒとの関係について説明する。ＧａＮ基板上の一部に＜１−１００＞方向にストライプ状のＳｉＯ２マスク（保護膜）を形成した場合、図４に示すように、前記保護膜の長さ方向と平行な＜１−１００＞方向の基板オフ角θｐの絶対値｜θｐ＜１−１００＞｜の減少と共に前記リッジ高さｈｒも減少し、｜θｐ＜１−１００＞｜＝０．３°では前記リッジ成長高さｈｒが約２．０μｍであるのに対し、｜θｐ＜１−１００＞｜＝０°では前記リッジ成長高さｈｒが約１．０μｍ以下と半分以下となった。
【００２６】
一方、図５に示すように、前記保護膜の長さ方向と直交する＜１１−２０＞方向の基板オフ角θｏ＜１１−２０＞と前記リッジ成長高さｈｒとに相関関係はなかった。
【００２７】
以上の結果は、成長原料の表面拡散現象で説明できると考えられる。すなわち、図７に示すように、前記保護膜の長さ方向と平行な方向の基板オフ角θｐ＜１−１００＞が減少し、前記保護膜の長さ方向と直交する方向の原子ステップ間隔が広がると、横方向成長速度が増加し、前記リッジ成長高さｈｒが抑制されると考えられる。
【００２８】
したがって、前記基板として、前記保護膜の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、｜θｐ｜≦０．２°の関係を満たすものを用いることで、リソグラフィーで使用するフォトレジストの斑を大幅に低減し、半導体ウェハの作製における歩留まりを大幅に改善できる。
【００２９】
さらに、前記ＬＤ構造を欠陥領域に隣接して作製することで、共振器内の欠陥やクラックの発生頻度を低下させ、安定したキンクレベルのＬＤを歩留まり良く作製できる。
【００３０】
本実施形態においては、製造される半導体ウェハが、図２に示すインナーストライプ型ＬＤ２００製造用の半導体ウェハである場合を例にとり、本発明について説明する。ただし、本発明は、以下の説明により限定されない。前述のとおり、本発明の半導体ウェハの製造方法は、保護膜形成工程と、半導体層形成工程とを含む。
【００３１】
（保護膜形成工程）
まず、ｎ型ＧａＮ基板１０１上の一部にストライプ状の保護膜（誘電体膜）を形成する（図示せず）。前記保護膜の長さ方向は、レーザ共振器を形成する＜１−１００＞方向であることが好ましい。前記ｎ型ＧａＮ基板としては、前記保護膜の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いる。
【００３２】
（半導体層形成工程）
つぎに、前記ｎ型ＧａＮ基板１０１上における前記保護膜形成部位以外の部位に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、量子井戸層１０５、キャップ層１０６、およびｐ型ガイド層１０７を、前記順序で積層する。前記ｎ型バッファ層１０２は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）から形成される。前記ｎ型クラッド層１０３は、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）から形成される。前記ｎ型光閉じ込め層１０４は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）から形成される。前記量子井戸層１０５は、Ｉｎ０．１Ｇａ０．９Ｎ（厚さ３ｎｍ）井戸層とアンドープＧａＮバリア層（厚さ１０ｎｍ）からなる３周期多重量子井戸（Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ  Ｗｅｌｌ：  ＭＱＷ）構造により形成される。前記キャップ層１０６は、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成される。前記ｐ型ガイド層１０７は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成される。この形成方法は、特に制限されず、例えば、気相成長法、より具体的には、例えば、有機金属気相エピタキシャル（ＭＯＶＰＥ）法等の通常の方法を用いることができる。各層形成時のガス濃度、成長温度等の条件は、例えば、気相成長法で一般に用いている条件を参考に適宜設定可能である。
【００３３】
つぎに、前記ｐ型ガイド層１０７の上面に、ＡｌＮから形成される非結晶層を形成する。この非結晶層は、後に結晶化されて電流狭窄層１１４となる。
【００３４】
前記非結晶層は、ＭＯＶＰＥ法により６００℃以下の低温で約０．１μｍ堆積する。これは、ＭＯＶＰＥ法により前記ｐ型ガイド層１０７上に高温で単結晶ＡｌＮ層を形成すると、堆積時にＡｌＮ層にクラックが発生するためである。
【００３５】
つぎに、フォトリソグラフィーおよびウェットエッチングにより、前記非結晶層の一部を除去して開口部１１４Ａを形成する。具体的には、まず、前記非結晶層上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成する。ついで、このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成する。つぎに、バッファードフッ酸により、前記レジストをマスクとして前記ＳｉＯ２層をエッチング後、前記レジストを有機溶媒で除去し、さらに水洗する。つぎに、前記ＳｉＯ２層をマスクとして前記非結晶層のエッチングを行う。エッチング液にはリン酸と硫酸を体積比１：１の割合で混合したリン酸／硫酸混合液を用いる。さらに、前記ＳｉＯ２マスクでカバーされていない領域の前記非結晶層を、９０℃に保持した前記溶液中、９分間のエッチングにより除去し、ストライプ状の開口部１１４Ａを形成する。本例において、フォトリソグラフィーおよびウェットエッチングによる前記開口部１１４Ａの形成工程が、前記「活性層ストライプ形成工程」に相当する。
【００３６】
なお、前記ウェットエッチングにおいて、エッチング液の種類、液温、マスクの種類等の各種条件は、前述の記載に限定されず、適宜設定可能である。例えば、前述の記載においては、９０℃のリン酸／硫酸混合液を用いたが、選択的且つ効率的なエッチングが実現できるのであれば、他のエッチング液を用いてもよい。前記リン酸／硫酸混合液において、エッチング速度は、例えば、硫酸の配合量および液温により調整できる。なお、前述の記載においては、前記非結晶層の直下の前記ｐ型ガイド層１０７（ＧａＮ）が結晶層であるために、前者のエッチング速度が後者のエッチング速度よりも大幅に大きく、選択的且つ効率的なエッチングが可能となるのである。したがって、前記非結晶層を効率的にエッチングでき、且つ、前記ｐ型ガイド層１０７を不必要にエッチングすることのないエッチング速度となるように、前記エッチング液の組成、液温等を適宜設定することが好ましい。この観点から、前記エッチング液の液温は、５０℃以上２００℃以下が好ましい。また、前述の記載では、前記非結晶層のエッチングマスクとしてＳｉＯ２を用いたが、前記エッチング液に侵されない材料であればＳｉＮｘやレジストを含む有機物を用いてもよい。
【００３７】
つぎに、前記非結晶層の上面を覆い、且つ、前記開口部１１４Ａから露出した前記ｐ型ガイド層１０７上面を覆うように（前記開口部１１４Ａを埋め込むように）、前記ｐ型クラッド層１０８を形成（埋め込み再成長）する。このとき、前記ｐ型クラッド層１０８の形成開始に先立ち、基板温度を、前記ｐ型クラッド層１０８の形成温度まで昇温させる。この形成温度が充分に高いと、前記昇温開始時から前記ｐ型クラッド層１０８の形成完了までの間に、前記非結晶層が熱処理され、結晶化して、前記電流狭窄層１１４となる。前記ｐ型クラッド層１０８は、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成される。
【００３８】
なお、前記非結晶層の熱処理（結晶化）と、前記ｐ型クラッド層１０８の形成とは、別工程としてもよい。しかし、前述のように、前記ｐ型クラッド層１０８の形成と前記非結晶層の熱処理とを同時に行うと、半導体ウェハの製造において、非結晶層の熱処理工程を別途設けて工程数を増やす必要がないため好ましい。前記非結晶層の熱処理時の最高温度は、好ましくは、７００〜１３００℃、より好ましくは、９００〜１３００℃とする。これにより、前記非結晶層を好適に結晶層（前記電流狭窄層１１４）に転換できる。前記非結晶層の形成材料がＡｌＮ以外の場合には、形成材料に応じて適宜前記熱処理温度を設定すればよい。
【００３９】
つぎに、前記ｐ型クラッド層１０８上面に前記ｐ型コンタクト層１０９を形成する。前記ｐ型コンタクト層１０９は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成される。
【００４０】
つぎに、前記ｐ型コンタクト層１０９の上面にｐ型電極１１２を、前記ｎ型ＧａＮ基板１０１の底面にｎ型電極１１３を、それぞれ形成する。これら電極の形成条件は、特に制限されず、一般的な半導体素子の電極形成条件等を参考にして適宜設定できる。このようにして製造した半導体ウェハを、前記保護膜形成部位において前記保護膜の長さ方向と平行な方向に分割することで、図２に示すインナーストライプ型ＬＤ２００を製造できる。前記分割にあたって、前記保護膜形成部位周辺の前記半導体層および前記基板へのドライエッチングによりガイド溝を形成することで、正確な劈開が可能となる。前記インナーストライプ型ＬＤ２００は、必要に応じ、前記保護膜の長さ方向と垂直な方向に劈開し、チップとしてもよい。この場合、前記保護膜の長さ方向と垂直な方向にもガイド溝を形成できるよう、前記基板に対する前記保護膜の形成パターンを工夫しておくことで、前記保護膜の長さ方向と垂直な方向においても、正確な劈開が可能となる。前記チップの長さ（素子長）は、半導体発光素子に所望される特性によって適宜設定できる。ただし、前記半導体チップの分割および劈開方法は、前記ドライエッチングによりガイド溝を形成する方法に制限されず、いかなる方法で行ってもよい。
【００４１】
本例では、前記ｎ型バッファ層１０２から前記電流狭窄層１１４までの層厚がウェハ面内で均一となるため、フォトリソグラフィーおよびウェットエッチングで前記電流狭窄層１１４に前記開口部１１４Ａを形成する際の開口幅のばらつきが小さくなる。これにより、本例で得られるインナーストライプ型ＬＤ２００のキンクレベルや閾値のばらつきを抑制できる。
【００４２】
また、前記開口部１１４Ａ近傍の前記ｐ型クラッド層１０８の厚みのばらつきも防止できるため、光閉じ込め構造の設計とのずれを防止でき、より高精度に閾値やキンクレベル等の特性のばらつきを抑制できる。
【００４３】
図１に示すリッジストライプ型ＬＤ１００製造用の半導体ウェハは、例えば、前記ｐ型ガイド層１０７と前記ｐ型クラッド層１０８との間に前記電流狭窄層１１４を形成せず、リソグラフィーとドライエッチングを併用して前記リッジ１１１を形成する点を除き、図２に示すインナーストライプ型ＬＤ２００と同様にして製造できる。前記ドライエッチングにあたっては、例えば、前記ｐ型コンタクト層１０９および前記ｐ型クラッド層１０８を塩素（Ｃｌ２）系のドライエッチング装置でエッチングする。
【実施例】
【００４４】
つぎに、本発明の実施例について比較例と併せて説明する。なお、本発明は、下記の実施例および比較例によってなんら限定ないし制限されない。
【００４５】
（実施例）
図２に示すインナーストライプ型ＬＤ２００を作製した。ｎ型ＧａＮ基板１０１には、ｎ型キャリアＳｉ濃度が１×１０１８ｃｍ−３程度、＜１−１００＞方向のオフ角が±０．２°以下のｎ型ＧａＮ（０００１）基板を複数枚用いた（図６参照）。素子の作製には４００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには水素と窒素の混合ガスを用いた。Ｇａ、Ａｌ、Ｉｎの供給源としては、それぞれトリメチルガリウム（ＴＭＧ）、トリメチルアンモニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）を用いた。ｎ型ドーパントとしては、シラン（ＳｉＨ４）を用いた。ｐ型ドーパントとしては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【００４６】
まず、欠陥低減およびクラック防止のために、前記ｎ型ＧａＮ基板１０１上の一部にストライプ状の保護膜（誘電体膜）を形成した（図示せず）。これ以降、この工程を「保護膜形成工程」という。具体的には、前記ｎ型ＧａＮ基板１０１上に厚さ０．２μｍ程度のＳｉＯ２を堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより＜１−１００＞方向に伸びる幅５０μｍのストライプパターンを４００μｍピッチで前記レジスト上に形成した。つぎに、バッファードフッ酸により、前記レジストをマスクとして、前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗を行った。このようにして、前記保護膜をストライプ状に形成した。
【００４７】
つぎに、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、量子井戸層１０５、キャップ層１０６、ｐ型ガイド層１０７、ｐ型クラッド層１０８、および電流狭窄層１１４となるＩＩＩ族窒化物から形成されている各層の成長を実施した。これ以降、これらの工程をまとめて「活性層成長工程」という。
【００４８】
すなわち、まず、ｎ型ＧａＮ基板１０１を減圧ＭＯＶＰＥ装置に投入後、ＮＨ３を供給しながらｎ型ＧａＮ基板１０１を昇温し、成長温度まで達した時点で前記各層の成長を開始した。これにより、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）から形成されるｎ型バッファ層１０２、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）から形成されるｎ型クラッド層１０３、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されるｎ型光閉じ込め層１０４、Ｉｎ０．１Ｇａ０．９Ｎ（厚さ３ｎｍ）井戸層とアンドープＧａＮ（厚さ１０ｎｍ）バリア層とから形成される３周期多重量子井戸（ＭＱＷ）層１０５、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成されているキャップ層１０６、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されるｐ型ガイド層１０７を順次堆積した。ＧａＮ成長は、基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／分、ＮＨ３供給量０．３６ｍｏｌ／分で実施した。ＡｌＧａＮ成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／分、ＴＭＧ供給量５８μｍｏｌ／分、ＮＨ３供給量０．３６ｍｏｌ／分で実施した。ＩｎＧａＮのＭＱＷ成長は、基板温度８５０℃、ＴＭＧ供給量８μｍｏｌ／分、ＮＨ３供給量０．３６ｍｏｌ／分で実施した。なお、ＴＭＩｎ供給量は、井戸層で４８μｍｏｌ／分とした。
【００４９】
つぎに、基板温度を４００℃程度まで降温し、前記ｐ型ガイド層１０７の上に非結晶ＡｌＮ層（後に結晶化して電流狭窄層１１４となる）を堆積させた。前記非結晶ＡｌＮ層堆積時のＴＭＡおよびＮＨ３供給量は、それぞれ３６μｍｏｌ／分、０．３６ｍｏｌ／分とし、堆積膜厚は０．１μｍであった。
【００５０】
この段階で、ウェハの一部を割り出してＳＥＭ（走査型電子顕微鏡）で確認したところ、図６に示すように、全てのウェハでリッジ成長高さｈｒは、約１．２μｍ以下であった。
【００５１】
つぎに、前記非結晶ＡｌＮ層の一部をエッチングにより除去することで＜１−１００＞方向に延びるストライプ状の開口部１１４Ａを形成した。これ以降、この工程を「活性層ストライプ形成工程」という。
【００５２】
すなわち、まず、前記非結晶ＡｌＮ層上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成した。
【００５３】
この段階で、顕微鏡により確認したところ、ほとんどのウェハで幅１．５μｍのレジスト開口がきれいに抜けており、レジストの残渣等は全く残っていなかった。
【００５４】
つぎに、バッファードフッ酸により前記レジストをマスクとして前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗した。前記非結晶ＡｌＮ層は、バッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。つぎに、前記ＳｉＯ２層をマスクとして前記非結晶ＡｌＮ層をエッチングした。エッチング液としては、リン酸と硫酸とを体積比１：１の割合で混合した溶液を用いた。前記ＳｉＯ２マスクでカバーされていない領域の前記ＡｌＮ層は、９０℃に保持した前記溶液中で９分間のエッチングにより除去された。これにより、前記開口部１１４Ａが形成された。その後、バッファードフッ酸によりマスクとして用いた前記ＳｉＯ２層を除去した。このようにして、前記活性層ストライプ形成工程を実施することができた。
【００５５】
つぎに、前記非結晶ＡｌＮ層を熱処理により結晶層（電流狭窄層）１１４に変換した。その後、前記活性層ストライプ形成工程で形成された前記開口部１１４Ａを埋め込んで開口埋め込み部を形成するようにｐ型クラッド層１０８を積層し、さらに、ｐ型コンタクト層１０９を堆積した。これ以降、これらの工程をまとめて「ｐ型クラッド層再成長工程」という。
【００５６】
すなわち、まず、前記活性層ストライプ形成工程により形成された半導体ウェハを、ＭＯＶＰＥ装置に投入した。続いて、前記ＭＯＶＰＥ装置内部を、ＮＨ３供給量０．３６ｍｏｌ／分、Ｎ２キャリアガス供給量０．９ｍｏｌ／分で７００℃程度まで昇温した。そのまま７００℃で１０分間アニールした後、キャリアガスの一部をＨ２に切り換え、ＮＨ３供給量０．３６ｍｏｌ／分、Ｎ２キャリアガス供給量０．４５ｍｏｌ／分、Ｈ２キャリアガス供給量０．４５ｍｏｌ／分でｐ型クラッド層の成長温度である１１００℃まで再び昇温した。１１００℃に達した後、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されるｐ型クラッド層１０８を堆積した。その後、基板温度を１０８０℃に下げてから、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されるｐ型コンタクト層１０９を堆積した。なお、ｐ型ＡｌＧａＮおよびｐ型ＧａＮの堆積条件は、ドーパントの違いを除き前記ｎ型ＡｌＧａＮおよび前記ｎ型ＧａＮの形成時と同様とした。
【００５７】
ｐ型クラッド層再成長工程後にＳＥＭ観察を行ったところ、前記開口部１１４Ａ上でも前記電流狭窄層１１４上でも埋め込み再成長面にはクラックやピット等の欠陥は見られず、前記非結晶ＡｌＮ層が結晶化し、前記ｐ型クラッド層１０８により平坦に埋め込まれていることが確認できた。
【００５８】
このようにして得られた構造体の前記ｎ型ＧａＮ基板１０１裏面（底面）にｎ型電極１１３を、前記ｐ型コンタクト層１０９上面にｐ型電極１１２を、それぞれ真空蒸着法で形成した。これ以降、この工程を「電極形成工程」という。そして、前記電極形成工程後の試料を、前記保護膜の長さ方向に直交する方向に劈開し、インナーストライプ型ＬＤ２００とした。なお、素子長は、８００μｍとした。
【００５９】
（比較例）
ｎ型ＧａＮ基板１０１に、＜１−１００＞方向のオフ角が±０．２°を超えるｎ型ＧａＮ（０００１）基板を２枚用いた（図６参照）こと以外は、実施例と同様にして、インナーストライプ型ＬＤを作製した。なお、本比較例においては、図６に示すように、実施例でリッジ成長高さｈｒを確認したのと同じ段階で、２枚のウェハのリッジ成長高さｈｒは、いずれも約１．５μｍ以上であった。また、本比較例においては、実施例でレジスト残渣を確認したのと同じ段階で、２枚のウェハにいずれもレジスト残渣が確認された。
【００６０】
（評価）
実施例および比較例で得られたインナーストライプ型ＬＤを、それぞれヒートシンクに融着し、発光特性を調べた。その結果、実施例のインナーストライプ型ＬＤの９０％以上が、閾電流４０ｍＡ以下、電圧４．０Ｖ程度で発振し、キンクレベルは６００ｍＷ以上であった。また、４５０ｍＷ出力時の平均寿命は、１００００時間以上であった。一方、比較例のインナーストライプ型ＬＤは、特性にばらつきが大きく、４５０ｍＷ以上で安定して動作可能な素子を得ることが困難であった。
【００６１】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００６２】
（付記１）基板上の一部にストライプ状の保護膜を形成する保護膜形成工程と、
前記保護膜形成工程後、前記基板上における前記保護膜形成部位以外の部位に半導体結晶を成長させて半導体層を形成する半導体層形成工程とを含み、
前記基板として、前記保護膜の長さ方向と平行な方向のオフ角θｐの絶対値｜θｐ｜が、前記保護膜の長さ方向と直交する方向のオフ角θｏの絶対値｜θｏ｜よりも小さく、且つ、｜θｐ｜≦０．２°を満たすものを用いることを特徴とする半導体ウェハの製造方法。
【００６３】
（付記２）さらに、リソグラフィーおよびエッチングにより、前記半導体層の一部に活性層ストライプを形成する活性層ストライプ形成工程を含み、
製造される半導体ウェハが、半導体発光素子製造用の半導体ウェハであることを特徴とする付記１に記載の半導体ウェハの製造方法。
【００６４】
（付記３）前記活性層ストライプが、リッジストライプであることを特徴とする付記２に記載の半導体ウェハの製造方法。
【００６５】
（付記４）前記活性層ストライプが、インナーストライプであることを特徴とする付記２に記載の半導体ウェハの製造方法。
【００６６】
（付記５）前記半導体層形成工程において、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有するＩＩＩ族窒化物半導体から前記半導体層を形成することを特徴とする付記１から４のいずれかに記載の半導体ウェハの製造方法。
【００６７】
（付記６）付記１から５のいずれかに記載の製造方法により前記半導体ウェハを製造する半導体ウェハ製造工程と、
前記半導体ウェハを、前記保護膜形成部位において前記保護膜の長さ方向と平行な方向に分割する分割工程を含むことを特徴とする半導体素子の製造方法。
【００６８】
（付記７）付記１から５のいずれかに記載の製造方法により製造されることを特徴とする半導体ウェハ。
【００６９】
（付記８）付記６に記載の製造方法により製造されることを特徴とする半導体素子。
【００７０】
（付記９）半導体レーザであることを特徴とする付記８に記載の半導体素子。
【００７１】
（付記１０）光源を含み、前記光源が、半導体発光素子である付記８に記載の半導体素子を含むことを特徴とする電子装置。
【００７２】
（付記１１）画像表示装置であることを特徴とする付記１０に記載の電子装置。
【００７３】
（付記１２）情報記録再生装置であることを特徴する付記１０に記載の電子装置。
【００７４】
（付記１３）光通信装置であることを特徴とする付記１０に記載の電子装置。
【符号の説明】
【００７５】
１００    リッジストライプ型ＬＤ
１０１、３０１    基板
１０２    ｎ型バッファ層
１０３    ｎ型クラッド層
１０４    ｎ型光閉じ込め層
１０５    量子井戸層
１０６    キャップ層
１０７    ｐ型ガイド層
１０８    ｐ型クラッド層
１０９    ｐ型コンタクト層
１１０    絶縁膜
１１１    リッジ
１１２    ｐ型電極
１１３    ｎ型電極
１１４    電流狭窄層
１１４Ａ  開口部
２００    インナーストライプ型ＬＤ
３０２    保護膜（誘電体膜）
３０３    多結晶層
３０４    平坦成長部
３０５    リッジ成長部
ｈｒ      リッジ成長高さ
【図１】
2011198849.tif 000003
【図２】
2011198849.tif 000004
【図３】
2011198849.tif 000005
【図４】
2011198849.tif 000006
【図５】
2011198849.tif 000007
【図６】
2011198849.tif 000008
【図７】
2011198849.tif 000009