(57)【要約】      （修正有）【課題】従来よりも適用範囲の広い可変インダクタを含む電子回路及び当該電子回路を備える電子機器を提供すること。【解決手段】本電子回路は、第１インダクタＬ１、第２インダクタＬ２ａ〜Ｌ２ｃ、及び電流変化手段ＳＷａ〜ＳＷｃを備える。第２インダクタＬ２ａ〜Ｌ２ｃは、第１インダクタＬ１に磁界結合され、第１インダクタが生成する磁界により誘導電流が流れる。電流変化手段ＳＷａ〜ＳＷｃは、第２インダクタＬ２ａ〜Ｌ２ｃに接続され、第２インダクタＬ２ａ〜Ｌ２ｃに流れる誘導電流を変化させる。第２インダクタＬ２ａ〜Ｌ２ｃに流れる誘導電流を変化させることで、可変インダクタ１００のインダクタンスを変化させることができる。【選択図】図１
2011159953.tif 000002
【特許請求の範囲】
【請求項１】
第１インダクタと、
前記第１インダクタに磁界結合され、前記第１インダクタが生成する磁界により誘導電流が流れる第２インダクタと、
前記第２インダクタに接続され、前記第２インダクタに流れる前記誘導電流を変化させる電流変化手段と、
を備えることを特徴とする電子回路。
【請求項２】
前記電流変化手段は、前記第２インダクタに流れる前記誘導電流を０または０以外の所定の値のいずれかに切り替える切り替え手段を含むことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記電流変化手段は、前記第２インダクタに流れる前記誘導電流を所定の範囲で連続的に変化させる調節手段を含むことを特徴とする請求項１または２に記載の電子回路。
【請求項４】
前記第１インダクタ及び前記第２インダクタは、基板上に形成された配線パターンにより形成されていることを特徴とする請求項１〜３のいずれかに記載の電子回路。
【請求項５】
前記第２インダクタは、前記第１インダクタの内側に複数形成され、互いの内径が異なることを特徴とする請求項４に記載の電子回路。
【請求項６】
前記第１インダクタ及び前記複数の第２インダクタは、前記基板上に形成された絶縁層を介して互いに異なる層に形成され、前記複数の第２インダクタは積層方向から見た場合に互いに重なる部分を含むことを特徴とする請求項５に記載の電子回路。
【請求項７】
入力信号を増幅する増幅部と、
前記第１インダクタを含み、前記増幅部の出力インピーダンスを整合する整合回路と、
前記入力信号の大きさに基づき前記電流変化手段を制御し、前記整合回路のインピーダンスを変更する制御回路と、
を備えることを特徴とする請求項１〜６のいずれかに記載の電子回路。
【請求項８】
前記制御回路は、前記入力信号が小さくなるに従い前記電子回路の電力負荷効率が大きくなるようにすると共に、前記入力信号が大きくなるに従い前記電子回路の飽和電力が大きくなるように、前記整合回路のインピーダンスを変更することを特徴とする請求項７に記載の電子回路。
【請求項９】
入力端子と出力端子との間に直列に接続された前記第１インダクタを含むローパスフィルタ回路を備えることを特徴とする請求項１〜６のいずれかに記載の電子回路。
【請求項１０】
請求項１〜９のいずれかに記載の電子回路を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変インダクタを用いた電子回路及び電子機器に関する。
【背景技術】
【０００２】
従来から、動作時におけるインダクタンスを変更可能な可変インダクタが知られている。例えば、スパイラル形状の配線の複数箇所に、グランドに接続されたスイッチを設け、スイッチをオンまたはオフに切り替えることにより、ワイヤの実効的な長さを変更可能とした可変インダクタが知られている。スパイラル形状をした配線のインダクタンスは、配線の全長に依存するため、スイッチをオンにする位置によって、インダクタンスを任意に変更することができる。（例えば、非特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【非特許文献１】Chang-TsungFu, Chun-Lin Ko, Chien-Nan Kuo, and Ying-Zong “A 2.4?5.4-GHz Wide Tuning-Range CMOSReconfigurable Low-Noise Amplifier” IEEE TRANSACTIONSON MICROWAVE THEORY AND TECHNIQUES, VOL. 56, NO. 12, DECEMBER 2008
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の可変インダクタでは、インダクタの入出力２端子のうち片方が、スイッチを介してグランドに接続されている。従って、上記インダクタは、片側をグランド接続としたシャントインダクタとしてしか使用することができず、適用範囲が限定されてしまうという課題があった。
【０００５】
本発明は上記課題に鑑みなされたものであり、従来よりも適用範囲の広い可変インダクタを含む電子回路及び当該電子回路を備える電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本電子回路は、第１インダクタ、第２インダクタ、及び電流変化手段を備える。第２インダクタは、第１インダクタに磁界結合され、第１インダクタが生成する磁界により誘導電流が流れる。電流変化手段は、第２インダクタに接続され、第２インダクタに流れる誘導電流を変化させる。また、本電子機器は、上記の電子回路を備える電子機器である。
【発明の効果】
【０００７】
本電子回路によれば、第２インダクタに流れる誘導電流を変化させることで、第１インダクタのインダクタンスを変化させることができる。第１インダクタの端子を接地しなくともよいため、従来の可変インダクタに比べ適用範囲を広げることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係る可変インダクタの構造を示す図である。
【図２】図２は、実施例１に係る可変インダクタの回路図である。
【図３】図３は、実施例１に係る可変インダクタにおける磁界結合度とインダクタンスの関係を示すグラフである。
【図４】図４は、実施例１に係る可変インダクタの動作原理を説明するための図である。
【図５】図５（ａ）は、実施例１に係る可変インダクタの構造を示す図であり、図５（ｂ）は、実施例１の変形例に係る可変インダクタの構造を示す図である。
【図６】図６は、実施例２に係る可変インダクタの回路図である。
【図７】図７は、実施例２に係る可変インダクタにおける磁界結合度とインダクタンスの関係を示す図である。
【図８】図８（ａ）は、実施例３に係るハイパスフィルタの回路図であり、図８（ｂ）は、その回路特性を示すグラフである。
【図９】図９（ａ）は、実施例３に係るローパスフィルタの回路図であり、図９（ｂ）は、その回路特性を示すグラフである。
【図１０】図１０（ａ）は、実施例４に係る周波数可変アンプの回路図であり、図１０（ｂ）は、その回路特性を示すグラフである。
【図１１】図１１は、実施例５に係る可変インダクタの構成を示す図である。
【図１２】図１２は、実施例５に係る可変インダクタのシミュレーション結果を示すグラフである。
【図１３】図１３は、実施例６に係る携帯電話の構成を示す図である。
【図１４】図１４は、実施例６に係る高出力増幅回路の構成を示す図である。
【図１５】図１５は、実施例６に係る高出力増幅回路のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【実施例１】
【０００９】
図１は、実施例１に係る可変インダクタの構造を示す上面模式図である。可変インダクタ１００は、第１インダクタＬ１と、第１インダクタＬ１に磁界結合された複数の第２インダクタＬ２ａ〜Ｌ２ｃとを含む。
【００１０】
第１インダクタＬ１は、実際に電気信号が流れる環状のインダクタであり、入力端子ｉｎ及び出力端子ｏｕｔを備えている。電気信号は交流信号（例えば、高周波信号）を含む。入力端子ｉｎには、前段の回路（例えば、アンプの出力端子等）が接続されている。
【００１１】
第２インダクタＬ２ａ〜Ｌ２ｃは、第１インダクタＬ１のインダクタンスを変更するための環状のインダクタであり、第１インダクタＬ１の内側に配置されている。第２インダクタＬ２ａ〜Ｌ２ｃは第１インダクタＬ１に磁界結合されており、第１インダクタＬ１が生成する磁界により誘導電流が流れる。第２インダクタＬ２ａ〜Ｌ２ｃは、それぞれ内径が異なり、Ｌ２ａが最も大きく、Ｌ２ｃが最も小さい。本実施例では第２インダクタＬ２の数を３つとしたが、第２インダクタＬ２の数は１以上の任意の数であってよい。
【００１２】
第２インダクタＬ２は、それぞれ２つの端子を備える。片方の端子はグランドに接続され、もう片方の端子にはスイッチＳＷが接続されている。スイッチＳＷは、オン状態の時に第２インダクタＬ２を短絡させ、オフ状態の時に第２インダクタＬ２を開放する。
【００１３】
図２は、実施例１に係る可変インダクタの回路図である。第１インダクタＬ１と各第２インダクタＬ２ａ〜Ｌ２ｃとの関係は、変圧器における１次側コイルと２次側コイルとの関係と同様である。第２インダクタＬ２ａ〜Ｌ２ｃに接続されたスイッチＳＷａ〜ＳＷｃは、それぞれ制御部１０により制御されている。
【００１４】
ここで、第１インダクタＬ１に流れる電流をｉ１、第１インダクタＬ１のインダクタンスをＬ１とする。また、第２インダクタＬ２ａに流れる電流をｉ２ａ、第２インダクタＬ２ａのインダクタンスをＬ２ａ、第１インダクタＬ１と第２インダクタＬ２ａとの相互インダクタンスをＭａとする。第２インダクタＬ２ｂ〜Ｌ２ｃにおいても、第２インダクタＬ２ａと同様に定義する。また、入力信号（交流信号）の周波数をωとする。このとき、第１インダクタＬ１にかかる電圧Ｖ１は、個々の第２インダクタＬ２との関係において以下の式で示される。
Ｖ１＝ｊωＬ１ｉ１＋ｊωＭｉ２    （式１）
【００１５】
式１の両辺を電流ｉ１で割ると、以下の式に示すように第１インダクタＬ１のインピーダンスＺ１が求まる。
Ｚ１＝ｊωＬ１＋ｊω（ＫＬ１Ｌ２）ｉ２／ｉ１    （式２）
【００１６】
さらに、式２の両辺を周波数ｊωで割ると、以下の式に示すように第１インダクタＬ１のインダクタンスＬが求まる。
Ｌ＝Ｌ１＋（ＫＬ１Ｌ２）ｉ２／ｉ１    （式３）
【００１７】
ここで、制御部１０の指示によりスイッチＳＷがオフになった場合、第２インダクタＬ２は開放されて回路のインピーダンスが無限になるため、第２インダクタＬ２側に流れる電流ｉ２の値は実質的に０となる。これにより、式３の右辺の第２項は０となり、第１インダクタＬ１のインダクタンスＬは自己インダクタンスＬ１と等しくなる。すなわち、第２インダクタＬ２が存在しない場合と同様となる。
【００１８】
一方、制御部１０の指示によりスイッチＳＷがオンになった場合、第２インダクタＬ２は短絡され、回路のインピーダンスに応じた電流が流れるため、電流ｉ２の値は０でない所定の値となる。これにより、第１インダクタＬ１のインダクタンスＬは、自己インダクタンスＬ１に第２インダクタＬ２からの寄与分を加えたものとなる。実際には、式３の右辺の第２項が負の値となるため、第１インダクタＬ１のインダクタンスＬはＬ１よりも小さくなる。
【００１９】
次に、第１インダクタＬ１及び第２インダクタＬ２の磁界結合度について説明する。磁界結合度とは、式２及び式３中においてＫで示されるパラメータであり、片方のインダクタで発生した磁束がもう片方のインダクタにどれだけ伝わるかを示すものである。全ての磁束が伝わる場合、磁界結合度はＫ＝１となり、磁束が全く伝わらない場合、磁界結合度はＫ＝０となる。また、式１及び式２の関係から明らかなように、磁界結合度Ｋに第１インダクタＬ１及び第２インダクタＬ２の自己インダクタンスを掛けたものが相互インダクタンスＭである。
【００２０】
磁界結合度Ｋは、第１インダクタＬ１に対する第２インダクタＬ２の内径の大きさに依存する。第２インダクタＬ２が第１インダクタＬ１の内側にある場合、内径が大きいほどＫの値は大きく、内径が小さいほどＫの値は小さくなる。すなわち、内径の異なる第２インダクタＬ２ａ〜Ｌ２ｃでは、Ｋ値がそれぞれ異なる（第２インダクタＬ２ａのＫａが最も大きく、第２インダクタＬ２ｃのＫｃが最も小さい）。
【００２１】
制御部１０は、複数ある第２インダクタＬ２ａ〜Ｌ２ｃのスイッチＳＷａ〜ＳＷｃをオンまたはオフに制御し、第２インダクタＬ２ａ〜Ｌ２ｃに流れる電流ｉ２ａ〜ｉ２ｃを制御する。前述のように、スイッチＳＷをオフにした第２インダクタＬ２の影響は無視できるため、スイッチＳＷａ〜ＳＷｃのうちどのスイッチをオンにするかにより、第１インダクタＬ１に影響を与える磁界結合度Ｋの値を制御することができる。
【００２２】
図３は、磁界結合度ＫとインダクタンスＬとの関係を示すグラフである。インダクタンスＬは、第２インダクタＬ２が存在しない場合の値を基準として規格化されている。磁界結合度Ｋの値は、第２インダクタＬ２の内径により決定されるため離散的な値をとり、それに伴い規格化インダクタンスＬも０．２〜１の間で離散的な値をとる。理論上は、規格化インダクタンスＬは０〜１の間で変化させることができるが、第２インダクタＬ２の小型化の限界との関係から、０．２付近が下限値となる。
【００２３】
制御部１０は、スイッチＳＷａ〜ＳＷｃを制御することにより、磁界結合度Ｋの値を変化させ、第１インダクタＬ１のインダクタンスＬを変化させる。例えば、図３に示すように、第２インダクタＬ２ａの磁界結合度Ｋａを約０．８、第２インダクタＬ２ｂの磁界結合度Ｋｂを約０．６、第２インダクタＬ２ｃの磁界結合度Ｋｃを約０．４とする。例えば、規格化インダクタンスを約０．４としたい場合、制御部１０は、第２インダクタＬ２ａのスイッチＳＷａのみをオンにし、その他のスイッチをオフにする。これにより、Ｋｃ≒０．８である第２インダクタＬ２ａのみが第１インダクタＬ１のインダクタンスＬに影響を与え、可変インダクタ１００のインダクタンスを上記所望の値に設定することができる。制御部１０は、複数のスイッチを同時にオンにしてもよいが、消費電極を抑制するためにはスイッチＳＷａ〜ＳＷｃのうちいずれか１つをオンにし、残りをオフにすることが好ましい。
【００２４】
以上のように、実施例１に係る可変インダクタ１００によれば、第２インダクタＬ２ａ〜Ｌ２ｃに接続されたスイッチＳＷａ〜ＳＷｃの切り替え操作により、インダクタンスを容易に変更することができる。また、入出力端子の片方を接地する必要がないため、可変インダクタ１００はシャントインダクタ以外のインダクタとして使用することができ、従来に比べ適用範囲を広げることができる。
【００２５】
実施例１では、第１インダクタＬ１の内側に第２インダクタＬ２が設けられた構成としたが、第１インダクタＬ１の外側に第２インダクタＬ２を設けてもよい。
【００２６】
図４は、可変インダクタ１００の動作原理を説明するための図である。スイッチ等の構成要素は省略している。第１インダクタＬ１の内側に第２インダクタＬ２ａを設けた場合、第２インダクタＬ２ａの生成する磁束のうち、第１インダクタＬ１の外側を通る磁束Φａ１は第１インダクタＬ１に影響を与えるが、磁束Φａ２は影響を与えない。同様に、第１インダクタＬ１の外側に第２インダクタＬ２ｂを設けた場合、第２インダクタＬ２ｂの生成する磁束のうち、第１インダクタＬ１の内側を通る磁束Φｂ１は第１インダクタＬ１に影響を与えるが、磁束Φｂ２は影響を与えない。従って、第２インダクタＬ２を第１インダクタＬ１の外側及び内側のいずれに設けたとしても、磁界結合度Ｋの値は０より大きく１より小さい値となる。なお、配線抵抗の抑制及び消費電力の低減の点からは、第２インダクタＬ２を第１インダクタＬ１の内側に設ける方が好ましい。
【００２７】
また、実施例１では、第１インダクタＬ１及び第２インダクタＬ２の磁界結合度Ｋを変更するために、第２インダクタＬ２ａ〜Ｌ２ｃの内径を異なるものとしたが、これ以外の方法で磁界結合度Ｋを変更してもよい。
【００２８】
図５（ａ）は、実施例１に係る可変インダクタ１００の断面図である。基板２０の上に、第１インダクタＬ１及び第２インダクタＬ２ａ〜Ｌ２ｃが配線パターンにより形成されている。すなわち、第１インダクタＬ１及び第２インダクタＬ２ａ〜Ｌ２ｃは同一の層上に形成されている。
【００２９】
図５（ｂ）は、実施例１の変形例に係る可変インダクタ１００ａの断面図である。基板２０の上に配線パターンにより第１インダクタＬ１が形成され、基板２０及び第１インダクタＬ１が絶縁層３０により覆われている。絶縁層３０上には配線パターンにより第２インダクタＬ２ａが形成され、絶縁層３０及び第２インダクタＬ２ａが絶縁層３１により覆われている。同様に、絶縁層３１上には第２インダクタＬ２ｂが形成され、絶縁層３０及び第２インダクタＬ２ｂが絶縁層３２により覆われている。絶縁層３２上には第２インダクタＬ２ｃが形成されている。
【００３０】
図５（ｂ）のように、第２インダクタＬ２ａ〜Ｌ２ｃを異なる層上に形成することで、第１インダクタＬ１が形成された基板２０からの距離を異なるものとし、磁界結合度Ｋａ〜Ｋｃの値をそれぞれ異なるものとすることができる。基板２０と第２インダクタＬ２との距離が大きくなるほど、第２インダクタＬ２で発生した磁束が第１インダクタＬ１を通る本数が減少するため、磁界結合度Ｋの値は小さくなる。複数の第２インダクタＬ２を異なる層上に形成する場合、図５（ｂ）のように積層方向（第２インダクタＬ２の軸方向）から見て重なり合う部分があってもよい。これにより、可変インダクタ１００ａを形成するためのスペースを小さくすることができる。
【００３１】
また、実施例１では、各インダクタの巻数を１とした例について図示したが（図１）、第１インダクタＬ１及び第２インダクタＬ２の巻き数は任意の値としてよい。また、インダクタの形状も、環状に限られず様々な形状とすることができる。
【実施例２】
【００３２】
実施例２は、可変インダクタにスイッチ及び付加インピーダンスを設けた例である。
【００３３】
図６は、実施例２に係る可変インダクタ１００Ａの回路図である。第２インダクタＬ２ａ〜Ｌ２ｃのそれぞれに、付加インピーダンスＺａ〜Ｚｃが接続されている。付加インピーダンスＺａ〜Ｚｃは、インピーダンスを変更可能な可変素子であり、制御部１０により制御される。その他の構成は実施例１（図２）と同じであり、詳細な説明を省略する。
【００３４】
スイッチＳＷがオンとなっているとき、制御部１０が付加インピーダンスＺのインピーダンスを変化させることにより、第２インダクタＬ２に流れる電流ｉ２を変化させることができる。付加インピーダンスＺには、例えばバラクタダイオード等を用いることができる。
【００３５】
図７は、実施例２に係る可変インダクタにおける磁界結合度とインダクタンスの関係を示す図である。磁界結合度Ｋが離散的な値をとる点は実施例１（図３）と同じであるが、付加インピーダンスＺを変化させることにより、同じ磁界結合度Ｋにおける規格化インダクタンスＬの値を、一定範囲で連続的に変化させることができる。これにより、実施例１に比べ、可変インダクタ１００のインダクタンスをより細かく変更することができる。
【００３６】
実施例１〜２に係る可変インダクタ１００及び１００Ａは、第１インダクタＬ１と、第１インダクタＬ１に磁界結合され、それぞれ第１インダクタＬ１との磁界結合度が異なる複数の第２インダクタＬ２とを備える。また、可変インダクタ１００及び１００Ａは、第２インダクタに流れる電流を変化させる電流変化手段を備える。本構成により、シャントインダクタ以外の様々な用途に広く適用可能で、かつインダクタンスの変更が容易な可変インダクタを実現することができる。
【００３７】
実施例１では、電流変化手段が切り替え手段を含む例について説明した。切替手段とは、第２インダクタＬ２に流れる電流を０または０以外の所定の値のいずれかに切り替えるための手段である。切り替え手段を設けることにより、インダクタンスの変更を容易に行うことができる。スイッチＳＷａ〜ＳＷｃは切り替え手段の一例であるが、同様の機能を備えるものであれば、他の方法で切り替え手段を構成してもよい。
【００３８】
実施例２では、電流変化手段が切り替え手段及び調節手段を含む例について説明した。調節手段とは、第２インダクタＬ２に流れる電流を、上記の所定の値を含む所定の範囲で増減させるための手段である。調節手段を設けることにより、インダクタンスをさらに細かく変更することができる。付加インピーダンスＺａ〜Ｚｃは調節手段の一例であるが、同様の機能を備えるものであれば、他の方法で調節手段を構成してもよい。
【００３９】
また、実施例１〜２では、第１インダクタＬ１の内側に内径の異なる複数の第２インダクタＬ２ａ〜Ｌ２ｃを配置する例について説明した。本構成によれば、上記の動作原理を備える可変インダクタを容易に形成することができる。
【００４０】
なお、電流変化手段を、上記の切り替え手段及び調節手段以外の方法で実現してもよい。また、実施例１にて述べた各種の変形例は、実施例２に係る可変インダクタ１００Ａにも同様に適用することができる。
【実施例３】
【００４１】
実施例３は、実施例１〜２に係る可変インダクタを用いたフィルタ回路の例である。ここでは、ハイパスフィルタ回路及びローパスフィルタ回路について説明する。
【００４２】
図８（ａ）は、実施例３に係るハイパスフィルタの回路図であり、図８（ｂ）は、その回路特性を示すグラフである。図８（ａ）に示すように、ハイパスフィルタＨＰＦは、入力端子ｉｎ及び出力端子ｏｕｔの間に、キャパシタＣ１及びＣ２が直列に接続されている。また、入力端子ｉｎ及びキャパシタＣ１の中間ノードとグランドとの間にはインダクタＬ１１が、キャパシタＣ１及びキャパシタＣ２の中間ノードとグランドとの間にはインダクタＬ１２が、それぞれ接続されている。
【００４３】
インダクタＬ１１〜Ｌ１２の構成は、それぞれ実施例１〜２に係る可変インダクタ１００の構成と同一である。また、本実施例ではキャパシタＣ１〜Ｃ２を共に容量可変のキャパシタとしたが、キャパシタＣ１〜Ｃ２の容量は固定であってもよい。図８（ｂ）に示すように、インダクタＬ１１及びＬ１２のインダクタンスを変化させることで、ハイパスフィルタＨＰＦの回路特性を変更し、周波数に対する応答を変化させることができる。
【００４４】
図９（ａ）は、実施例３に係るローパスフィルタの回路図であり、図９（ｂ）は、その回路特性を示すグラフである。図９（ａ）に示すように、ローパスフィルタＬＰＦは、入力端子ｉｎ及び出力端子ｏｕｔの間に、インダクタＬ１１及びＬ１２が直列に接続されている。また、入力端子ｉｎ及びインダクタＬ１１の中間ノードとグランドとの間にはキャパシタＣ１が、インダクタＬ１１及びインダクタＬ１２の中間ノードとグランドとの間にはキャパシタＣ２が、それぞれ接続されている。
【００４５】
インダクタＬ１１〜Ｌ１２の構成は、それぞれ実施例１〜２に係る可変インダクタ１００の構成と同一である。また、キャパシタＣ１〜Ｃ２の容量は固定であってもよい。図９（ｂ）に示すように、インダクタＬ１１及びＬ１２のインダクタンスを変化させることで、ローパスフィルタＬＰＦの回路特性を変更し、周波数に対する応答を変化させることができる。
【００４６】
ローパスフィルタＬＰＦは、ハイパスフィルタＨＰＦと異なり、インダクタＬ１１及びＬ１２の両端が接地されていない。本構成は、一端が接地される従来のインダクタでは実現することができない。実施例１〜２に係る可変インダクタは、接地を行わなくともインダクタンスを変更することが可能であるため、入力端子と出力端子の間に直列に接続することができる。このように、実施例１〜２に係る可変インダクタは、ローパスフィルタ回路への応用に特に適している。
【実施例４】
【００４７】
実施例４は、実施例１〜２に係る可変インダクタを増幅回路に適用した例である。
【００４８】
図１０（ａ）は、実施例４に係る周波数可変アンプの回路図であり、図１０（ｂ）は、その回路特性を示すグラフである。図１０に示すように、周波数可変アンプＡＭＰは、電源線と接地線との間にインダクタＬ及びトランジスタＴｒが直列に接続されている。また、インダクタＬ及びトランジスタＴｒの中間ノードと電源線との間には、キャパシタＣ及び抵抗Ｒが直列に接続されている。回路の入力端子ｉｎは、トランジスタＴｒのゲートに接続されている。また、回路の出力はキャパシタＣと抵抗Ｒの中間から出力され、次段の回路におけるトランジスタＴｒのゲートに入力されている。
【００４９】
インダクタＬの構成は、実施例１〜２に係る可変インダクタ１００の構成と同一である。また、本実施例ではキャパシタＣを容量可変のキャパシタとしたが、キャパシタＣの容量は固定であってもよい。図１０（ｂ）に示すように、インダクタＬのインダクタンスを変化させることで、周波数可変アンプＡＭＰの回路特性を変更し、増幅される周波数を変化させることができる。
【００５０】
以上のように、実施例１〜２に係る可変インダクタは、フィルタ回路以外の様々な回路に適用することができる。本実施例に係る増幅回路は、例えば増幅器に適用することができる。
【実施例５】
【００５１】
実施例５は、実施例２に係る可変インダクタの具体例である。
【００５２】
図１１は、実施例５に係る可変インダクタの構成を示す図である。実施例１（図１）と共通する部分については詳細な説明を省略する。可変インダクタ１００Ｂは、信号回路に接続された第１インダクタＬ１と、第１インダクタＬ１のインダクタンスを変更するための複数の第２インダクタＬ２ａ〜Ｌ２ｃとを含む。第２インダクタＬ２ａ〜Ｌ２ｃには、スイッチＳＷａ〜ＳＷｃが設けられるとともに、スイッチＳＷａ〜ＳＷｃと直列に接続された可変容量Ｃａ〜Ｃｃが設けられている。可変容量Ｃａ〜Ｃｃは、実施例２で説明した付加インピーダンスの一例であり、例えば可変容量ダイオード（バラクタダイオード）を用いることができる。可変容量ダイオードとしては、例えばＰＮ接合を利用したシリコンダイオードや、ショットキー接合を利用した化合物半導体系のダイオードを用いることができる。可変容量ダイオードに逆バイアスを印加し、その大きさを調節することで、インピーダンスを連続的に変化させることができる。
【００５３】
実施例５に係る可変インダクタ１００Ｂによれば、スイッチＳＷａ〜ＳＷｃを開閉することにより、誘導電流の流れる第２インダクタＬ２ａ〜Ｌ２ｃ切り替え、それにより第１インダクタＬ１のインダクタンスを変化させることができる。さらに、スイッチＳＷａ〜ＳＷｃのいずれかを閉じた上で、閉じられたスイッチに対応する可変容量Ｃａ〜Ｃｃのインピーダンスを変化させることで、第２インダクタＬ２ａ〜Ｌ２ｃ流れる誘導電流を連続的に変化させることができる。これにより、所定の値を中心とした所定の範囲で、第１インダクタＬ１のインダクタンスを連続的に変化させることができる。
【００５４】
図１２は、実施例５に係る可変インダクタ１００Ｂのインダクタンスを変化させたシミュレーション結果を示すグラフであり、実施例２で示した図７の概念図に対応するものである。第１インダクタＬ１のインダクタンスは１ｎＨとし、可変容量としては付加インピーダンスが０Ω〜１Ωのバラクタダイオードを用いた。上記の値は、携帯電話で使用される周波数帯（８００ＭＨｚ〜２．５ＧＨｚ）に適合するものであり、第１インダクタＬ１を携帯電話の高周波増幅回路に使用する場合に好適となるものである。
【００５５】
図示するように、磁界結合度Ｋが０．３、０．５、０．７、０．９のそれぞれの場合について、第１インダクタＬ１のインダクタンスが所定の範囲内で連続的に変化することが確認された。また、磁界結合度Ｋが大きくなるほど、連続的なインダクタンスの変化が可能な範囲は大きくなる傾向にあることが確認された。これは、前述の式３において、第２インダクタＬ２ａに流れる電流ｉ２と磁界結合度Ｋとの積により、第１インダクタＬ１のインダクタンスが決定されるためである。すなわち、電流ｉ２の変化幅が同じ場合には、磁界結合度Ｋの値が大きい方が、第１インダクタＬ１のインダクタンスの変化量が大きくなる。
【実施例６】
【００５６】
実施例６は、実施例５に係る可変インダクタを用いた増幅回路を電子機器に応用した例である。電子機器として携帯電話を例に説明する。
【００５７】
図１３は、携帯電話のフロントエンド部分の構成を示すブロック図である。アンテナ５０の側から順に、高出力増幅回路５２、ＲＦ信号処理回路５４、ベースバンド信号処理回路５６が接続されている。ベースバンド信号処理回路５６は、携帯電話の内部回路に接続され、内部回路からの信号に基づきベースバンド信号を生成する。ＲＦ信号処理回路５４は、与えられたベースバンド信号をアップコンバートし、高周波信号を生成する。高出力増幅回路５２は、与えられた高周波信号を携帯電話の通信レベルまで増幅し、アンテナ５０へと出力する。
【００５８】
図１４は、高出力増幅回路５２の構成を示す図である。入力端子ＩＮが、増幅部として機能するトランジスタＴＲのゲートに入力されている。トランジスタＴＲのソース端子は接地され、出力端子であるドレイン端子には、可変インダクタ６０及び容量Ｃ１が並列に配置された整合回路７０が接続されている。整合回路７０は、増幅部（トランジスタＴＲ）の出力インピーダンスを整合するための回路である。整合回路７０における容量Ｃ１の一端は出力端子ＯＵＴに接続されている。可変インダクタ６０は、トランジスタＴＲと電源端子との間に接続された内径の大きい第１インダクタＬ１と、第１インダクタＬ１の内側に配置された内径の小さい第２インダクタＬ２とを含む。第２インダクタＬ２には、第２インダクタＬ２に流れる電流を変更するための付加インピーダンスである可変容量Ｃ２が接続されている。本実施例では、実施例５と異なり第２インダクタＬ２にスイッチが設けられていない。
【００５９】
高出力増幅回路５２は、入力信号の大きさに基づいて可変容量Ｃ２を制御する制御回路７２を備える。制御回路７２は、パワー検出回路６２と、その後段に配置されたフィルタ回路６４とを含む。パワー検出回路６２は、高出力増幅回路５２への入力信号の一部を取り出し、フィルタ回路６４へと出力する。フィルタ回路６４は、例えばローパスフィルタにより構成され、入力信号からキャリア周波数成分を除外した包絡線部分に相当する信号を出力する。フィルタ６４から出力された信号は、バラクタダイオードからなる可変容量Ｃ２に逆バイアスとして印加される。これにより、入力信号の大きさに基づいて可変容量Ｃ２のインピーダンスが変化し、第２インダクタＬ２に流れる電流が変化することで、第１インダクタＬ１のインダクタンスが変化する。その結果、第１インダクタＬ１を含む整合回路７０のインピーダンスが変化する。
【００６０】
ここで、整合回路７０において、高出力増幅回路５２の電力付加効率を最大にするインピーダンスと、高出力増幅回路５２の飽和電力（最大出力パワー）を最大にするインピーダンスは異なる。整合回路７０のインピーダンスを電力付加効率重視に設定すると飽和電力は低下し、整合回路７０のインピーダンスをパワー重視に設定すると電力付加効率は低下する。すなわち、電力付加効率と飽和電力はトレードオフの関係にある。
【００６１】
実施例６に係る高出力増幅回路５２によれば、制御回路７２により可変インダクタ６０のインダクタンスを連続的に変化させることで、整合回路７０のインピーダンスを連続的に変化させることができる。これにより、整合回路７０のインピーダンスを効率重視にするかパワー重視にするかを任意に変更することができ、入力信号のレベルに応じた最適な調整を行うことができる。
【００６２】
図１５は、高出力増幅回路５２のシミュレーション結果を示すグラフである。グラフの横軸は回路の出力パワーを示し、電力付加効率及び利得との関係を曲線グラフで示している。グラフ中において、実線は本実施例を、細かい点線のグラフは効率重視の場合を、荒い点線のグラフはパワー重視の場合をそれぞれ示す。本シミュレーションでは、例として汎用のＳｉ−ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスを仮定し、電源電圧及び周波数の値等は国内携帯電話の仕様に準拠した。
【００６３】
回路の出力パワーが低い場合は、制御回路７０を介して可変容量に印加されるバイアスの値は小さくなるため、可変容量Ｃ２の容量が小さくなりインピーダンスは大きくなる。その結果、第２インダクタＬ２に流れる電流が小さくなり、整合回路７０に含まれる第１インダクタＬ１のインダクタンスは大きくなるため、実線グラフのプロットは効率重視の場合に近づく（図の領域Ａ）。
【００６４】
一方、回路の出力パワーが大きい場合は、制御回路７０を介して可変容量に印加されるバイアスの値は大きくなるため、可変容量Ｃ２の容量が大きくなりインピーダンスは小さくなる。その結果、第２インダクタＬ２に流れる電流が大きくなり、整合回路７０に含まれる第１インダクタＬ１のインダクタンスは小さくなるため、実線グラフのプロットはパワー重視の場合に近づく（図の領域Ｂ）。このように、実施例６に係る高出力増幅回路５２によれば、電流付加効率及び飽和電力を両立させた回路特性を得ることができる。例えば、携帯電話等の携帯通信機器においては、電池寿命の観点から消費電力をなるべく低減することが好ましい。従って、入力パワーが小さい領域においては、増幅回路を効率重視になるように制御することで電力の消費を抑え、入力パワーが大きい領域において電力消費量を大きくすることが好ましい。
【００６５】
なお、実施例６では、可変インダクタ６０の第２インダクタＬ２がスイッチを含まない例について説明したが、第２インダクタＬ２はスイッチを含んでいてもよい。実施例５のように、複数の第２インダクタＬ２を切り替え可能な構成を設けることで、可変インダクタ６０のインダクタンスを広い範囲で離散的に変化させることができ、周波数のマッチングを容易に行うことができる。ただし、特定の波長において上述した増幅回路特性の微調整を行うためには、可変インダクタ６０のインダクタンスを連続的に変化せることのできる調節手段（可変容量Ｃ２）を、第２インダクタＬ２に設けることが望ましい。
【００６６】
実施例５〜６では、可変インダクタのインダクタンスを連続的に変化させる（第２インダクタＬ２に流れる電流を連続的に変化させる）ための調節手段として可変容量を用いたが、このような調節手段として他の手段を用いてもよい。また、可変容量としては、本実施例にて説明したバラクタダイオードと異なる構成の可変容量を用いてもよい。
【００６７】
また、実施例６では携帯電話を例に説明したが、本実施例に係る増幅回路はかかる用途に限定されるものではなく、あらゆる電子機器に適用することができる。
【００６８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６９】
以上説明した実施例に関連し、以下の付記を開示する。
（付記１）第１インダクタと、前記第１インダクタに磁界結合され、前記第１インダクタが生成する磁界により誘導電流が流れる第２インダクタと、前記第２インダクタに接続され、前記第２インダクタに流れる前記誘導電流を変化させる電流変化手段と、を備えることを特徴とする電子回路。
（付記２）前記電流変化手段は、前記第２インダクタに流れる前記誘導電流を０または０以外の所定の値のいずれかに切り替える切り替え手段を含むことを特徴とする付記１に記載の電子回路。
（付記３）前記切り替え手段は、前記第２インダクタの両端の間に設けられ、前記第２インダクタを短絡または開放させるスイッチを含むことを特徴とする付記２に記載の電子回路。
（付記４）前記電流変化手段は、前記第２インダクタに流れる前記誘導電流を所定の範囲で連続的に変化させる調節手段を含むことを特徴とする付記１〜３のいずれかに記載の電子回路。
（付記５）前記調節手段は、前記第２インダクタの一端に接続され前記第２インダクタのインピーダンスを連続的に変化させる付加インピーダンスを含むことを特徴とする付記４に記載の電子回路。
（付記６）前記付加インピーダンスは、可変容量ダイオードを含むことを特徴とする付記５に記載の電子回路。
（付記７）前記第１インダクタ及び前記第２インダクタは、基板上に形成された配線パターンにより形成されていることを特徴とする付記１〜６のいずれかに記載の電子回路。
（付記８）前記第２インダクタは、前記第１インダクタの内側に複数形成され、互いの内径が異なることを特徴とする付記７に記載の電子回路。
（付記９）前記第１インダクタ及び前記第２インダクタは、前記基板上における同一の層に形成されていることを特徴とする付記７または８に記載の電子回路。
（付記１０）前記第１インダクタ及び前記第２インダクタは、前記基板上に形成された絶縁層を介して、互いに異なる層に形成されていることを特徴とする付記７または８に記載の電子回路。
（付記１１）前記複数の第２インダクタは、積層方向から見た場合に互いに重なる部分を含むことを特徴とする付記１０に記載の電子回路。
（付記１２）入力信号を増幅する増幅部と、前記第１インダクタを含み、前記増幅部の出力インピーダンスを整合する整合回路と、前記入力信号の大きさに基づき前記電流変化手段を制御し、前記整合回路のインピーダンスを変更する制御回路と、を備えることを特徴とする付記１〜１１のいずれかに記載の電子回路。
（付記１３）前記制御回路は、前記入力信号が小さくなるに従い前記電子回路の電力負荷効率が大きくなるようにすると共に、前記入力信号が大きくなるに従い前記電子回路の飽和電力が大きくなるように、前記整合回路のインピーダンスを変更することを特徴とする付記１２に記載の電子回路。
（付記１４）前記電流変化手段は、前記第２インダクタの一端に接続された可変容量ダイオードを含み、前記制御回路は、前記入力信号の包絡線に相当する電力を前記可変容量ダイオードに逆バイアスとして印加することを特徴とする付記１２または１３の電子回路。
（付記１５）前記第１インダクタを含むローパスフィルタ回路を備えることを特徴とする付記１〜１４に記載の電子回路。
（付記１６）前記第１インダクタは、前記ローパスフィルタ回路の入力端子と出力端子の間に直列に接続されていることを特徴とする付記１５に記載の電子回路。
（付記１７）前記第１インダクタを含むハイパスフィルタ回路を備えることを特徴とする付記１〜１４に記載の電子回路。
（付記１８）付記１〜１７のいずれかに記載の電子回路を備えた電子機器。
【符号の説明】
【００７０】
１０              制御部
２０              基板
３０〜３２        絶縁層
５０              アンテナ
５２              高出力増幅回路
５４              ＲＦ信号処理回路
５６              ベースバンド信号処理回路
６０              可変インダクタ
６２              パワー検出回路
６４              フィルタ
７０              整合回路
７２              制御回路
１００、１０２    可変インダクタ
Ｌ１              第１インダクタ
Ｌ２              第２インダクタ
ＳＷ              スイッチ
Ｚ                付加インピーダンス
Ｃ                容量
ＨＰＦ            ハイパスフィルタ
ＬＰＦ            ローパスフィルタ
ＡＭＰ            周波数可変アンプ
【図１】
2011159953.tif 000003
【図２】
2011159953.tif 000004
【図３】
2011159953.tif 000005
【図４】
2011159953.tif 000006
【図５】
2011159953.tif 000007
【図６】
2011159953.tif 000008
【図７】
2011159953.tif 000009
【図８】
2011159953.tif 000010
【図９】
2011159953.tif 000011
【図１０】
2011159953.tif 000012
【図１１】
2011159953.tif 000013
【図１２】
2011159953.tif 000014
【図１３】
2011159953.tif 000015
【図１４】
2011159953.tif 000016
【図１５】
2011159953.tif 000017