(57)【要約】【課題】複数のメモリ間でデータを転送する場合に、オーバーフローによるデータの破棄を防ぐ。【解決手段】本願の開示する技術は、データを記憶する複数の一次メモリと、各一次メモリに記憶されたデータを集約して出力する一つの２次メモリと、に記憶されたデータの蓄積量に応じて、各一次メモリに記憶されたデータを２次メモリに転送する転送制御部を備える。そのため、出力回路は、各１次メモリおよび２次メモリに記憶されたデータの量を考慮して、各一次メモリから２次メモリへデータの転送を行うので、各メモリのオーバーフローを防止し、データの破棄を防止することができる。【選択図】        図３
2011013863.tif 000002
【特許請求の範囲】
【請求項１】
情報を一時的に記憶する複数の一次記憶部と、
前記各一次記憶部から転送された前記情報を一時的に記憶する一つの二次記憶部と、
前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御する転送制御部と、
前記二次記憶部に記憶された前記情報を出力する出力部と、
を備えることを特徴とする出力回路。
【請求項２】
前記転送制御部は、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値以上の場合には、前記各一次記憶部に記憶されている前記情報を転送する処理を待ち合わせ、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値未満の場合には、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御することを特徴とする請求項１に記載の出力回路。
【請求項３】
情報を一時的に記憶する複数の一次記憶部と、前記各一次記憶部から転送された前記情報を一時的に記憶する一つの二次記憶部とを有する回路が前記各一次記憶部に記憶された情報を前記二次記憶部へ転送する方法であって、
前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御する転送制御ステップを含む事を特徴とする転送制御方法。
【請求項４】
前記転送制御ステップは、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値以上の場合には、前記各一次記憶部に記憶されている前記情報を転送する処理を待ち合わせ、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値未満の場合には、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御することを特徴とする請求項３に記載の転送制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路および転送制御方法に関する。
【背景技術】
【０００２】
近年、情報処理の速度が高速化するに従って、情報処理を実行する情報処理回路内でのデータ転送速度が高速化している。このような情報処理回路は、回路内で転送しているデータを外部装置に対して出力する場合には、通信規格の制約により、データの転送速度を回路内でのデータ転送速度より遅い速度に変換して出力する。
【０００３】
データ転送速度を変換する技術として、情報処理回路のデータを複数のメモリに記憶し、データの転送速度を変換してデータの出力を行う技術が知られている（例えば、特許文献１参照）。例えば、このような技術を用いて、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の内部状態を示すモニタデータを出力し、ＡＳＩＣの実機評価が行われている。
【０００４】
ここで、ＡＳＩＣの実機評価について一例を挙げて説明する。ＡＳＩＣは、実機評価を行うための出力回路を有している。出力回路は、複数の１次メモリと、一つの２次メモリとを有している。図７に例示するように、出力回路は、１次メモリである記憶部Ａ、記憶部Ｂ、記憶部Ｃを有し、２次メモリである記憶部Ｄを有している。ここで、図７は、従来技術を説明するための図（１）である。
【０００５】
例えば、一次メモリである記憶部Ａ、記憶部Ｂ、記憶部Ｃは、最大４つのモニタデータをそれぞれ記憶する。また、例えば、２次メモリである記憶部Ｄは、最大６つのモニタデータを記憶する。まず、出力回路は、複数のユニットから不規則に受信したモニタデータを各１次メモリに記憶する。次に、時間多重部は、各１次メモリに記憶されたモニタデータをラウンドロビン方式で２次メモリに一つずつ転送する。
【０００６】
例えば、時間多重部は、記憶部Ａおよび記憶部Ｂがモニタデータを記憶している場合には、記憶部Ａに記憶されたモニタデータを記憶部Ｄに１つ転送する。次に、時間多重部は、記憶部Ｂに記憶されたモニタデータを記憶部Ｄに１つ転送する。また、出力部は、２次メモリである記憶部Ｄに転送されたモニタデータを外部装置へ順次出力する。
【０００７】
ここで、記憶部Ｄは、すでに６つのモニタデータを記憶している場合には、新たなモニタデータが転送されてきたとしても、転送されたモニタデータを記憶せずに破棄する。また、各一次メモリは、新たなモニタデータが各ユニットから送信されてきたとしても、すでに４つのデータを記憶している場合には、当該送信されたモニタデータを記憶せずに破棄する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０９−１４９０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、上記したラウンドロビン方式でデータを転送する技術では、１次メモリに記憶されたデータを２次メモリへ転送する場合には、各メモリによって記憶されたデータの量にかかわらず、１次メモリに記憶されたデータを一つずつ２次メモリへ転送する。そのため、ＡＳＩＣは、２次メモリが新たなデータを記憶することができない場合にも、１次メモリに記憶されたデータを転送してしまうので、転送されたデータが破棄されてしまい、データの欠損が発生するという問題があった。
【００１０】
また、上記したラウンドロビン方式でデータを転送する技術では、一つの１次メモリに連続したデータが送信された場合にも、各メモリによって記憶されたデータの量にかかわらず、ラウンドロビン方式でデータを転送する。そのため、１次メモリの記憶容量を超える前に記憶されたデータの転送を行う事ができないので、データが破棄されてしまい、データの欠損が発生するという問題があった。
【００１１】
一例として、上記したラウンドロビン方式を用いたＡＳＩＣのデータ転送処理について図８および図９を用いて説明する。ここで、図８は、従来技術を説明するための図（２）である。また、図９は、従来技術を説明するための図（３）である。図８および図９に示した「ａ１」から「ａ６」は、記憶部Ａに送信されたモニタ信号Ａを示している。また、「ｂ１」から「ｂ６」は、記憶部Ｂに送信されたモニタ信号Ｂを示している。また、「ｃ１」から「ｃ６」は、記憶部Ｃに送信されたモニタ信号Ｃを示している。
【００１２】
一次記憶部である記憶部Ａ、記憶部Ｂおよび記憶部Ｃは、記憶容量として、最大４つのモニタデータをそれぞれ記憶する。また、二次記憶部である記憶部Ｄは、記憶容量として、最大６つのモニタデータを記憶する。図８および図９に示した各記憶部容量は、各記憶部にいくつのモニタデータが記憶されているかを表している。また、図８および図９に示した出力は、各時点において出力されるデータを表している。また、図８および図９の下部には、記憶部Ｄに記憶されたデータが模式的に表されている。
【００１３】
図８および図９に示した場合には、ＡＳＩＣは、各１次記憶部に記憶されたデータをラウンドロビン方式で２次記憶部である記憶部Ｄに転送する。また、記憶部Ｄに転送された各データは、転送された速度の半分の速度で記憶部Ｄに記憶された順に出力される。
【００１４】
図８の「Ａ」に示した場合には、各１次メモリに４つずつのデータが送信されている。ＡＳＩＣは、各メモリに記憶されたデータの量にかかわらず、ラウンドロビン方式で１次メモリに記憶されたデータを２次メモリに転送する。
【００１５】
そのため、ＡＳＩＣは、２次メモリの記憶容量に余裕がない場合でも、１次メモリから２次メモリに対してデータをラウンドロビン方式で転送する。その結果、２次メモリである記憶部Ｄは、図８の「Ｂ」に示すように、転送されたデータを記憶することができずに破棄してしまう。結果として、データの欠損を発生させてしまうという問題があった。
【００１６】
また、図９に例示した場合には、記憶部Ｃに対してデータ「ｃ１」〜「ｃ６」が連続して送信されている。しかし、ＡＳＩＣは、各メモリに記憶されたデータの量にかかわらず、ラウンドロビン方式で各１次メモリに記憶されたデータを２次メモリに転送する。そのため、図９の「Ａ」に示すように、記憶部Ｃはデータ「ｃ６」を記憶することができずに破棄する。結果として、上記したラウンドロビン方式でデータを転送する技術は、図９の「Ｂ」に示すように、データの欠損を発生させてしまうという問題があった。
【００１７】
このように、上記したラウンドロビン方式でデータを転送する技術では、全メモリを有効に用いることができないため、記憶容量に余裕があるにもかかわらず、データを欠損させてしまうという問題があった。
【００１８】
開示の技術は、上記に鑑みてなされたものであって、複数の１次メモリと１つの２次メモリと有する情報出力回路が有する全メモリを効果的に用いて、データの破棄を防ぐことができる。
【課題を解決するための手段】
【００１９】
本願の開示する出力回路は、複数の一次記憶部と、一つの二次記憶部とを有し、各一次記憶部ごとに記憶されている情報の蓄積量を比較し、最も多くの情報を記憶している一次記憶部から二次記憶部へ情報を転送する処理を制御する。そして、出力回路は、二次記憶部に記憶された情報を出力する。
【発明の効果】
【００２０】
本願の開示する出力回路は、複数の１次メモリおよび２次メモリが有する記憶容量を最大限利用することができるので、データの破棄を防ぐことができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施例１に係る出力回路を表すブロック図である。
【図２】図２は、実施例２に係る出力回路の実装位置例を表す図である。
【図３】図３は、実施例２に係る出力回路を説明するためのブロック図である。
【図４】図４は、実施例２に係る出力回路が実行する処理を説明するための図（１）である。
【図５】図５は、実施例２に係る出力回路が実行する処理を説明するための図（２）である。
【図６】図６は、実施例２に係る処理の流れを表すフローチャートである。
【図７】図７は、従来技術を説明するための図（１）である。
【図８】図８は、従来技術を説明するための図（２）である。
【図９】図９は、従来技術を説明するための図（３）である。
【発明を実施するための形態】
【００２２】
以下に添付図面を参照して、本願に係る出力回路および転送制御方法の実施例を詳細に説明する。
【実施例１】
【００２３】
以下の実施例では、出力回路の構成および処理の流れを順に説明する。
【００２４】
まず最初に、図１を用いて、出力回路の構成について説明する。ここで、図１は、実施例１に係る出力回路を表すブロック図である。出力回路１は、一次記憶部２、一次記憶部３、一次記憶部４、を有している。また、出力回路１は、転送制御部５、二次記憶部６、出力部７を有している。
【００２５】
各一次記憶部２〜４は、それぞれ外部回路８〜１０と接続されている。各一次記憶部２〜４は、各外部回路８〜１０から送信される情報を記憶する。二次記憶部６は、転送制御部５によって転送された情報を記憶する。出力部７は、二次記憶部６に記憶された情報を出力する。
【００２６】
転送制御部５は、各一次記憶部２〜４が記憶している情報蓄積量を比較し、最も多くの情報を記憶している一次記憶部が記憶している情報を二次記憶部６へ転送する処理を制御する。
【００２７】
[実施例１の効果]
上述してきたように、実施例１に係る出力回路は、各一次記憶部２〜４が記憶している情報蓄積量に応じて、各一次記憶部２〜４から二次記憶部６に情報を転送する。そのため、出力回路は、各一次記憶部２〜４が記憶する情報があふれるのを防ぐ。結果として、実施例１に係る出力回路は、情報の破棄を防ぐことができる。
【実施例２】
【００２８】
以下の実施例２では、本願に係る出力回路の実施例としてＡＳＩＣの実機評価に係る出力回路の構成および処理の流れについて説明する。最初に、図２を用いて、出力回路の実装位置の例について説明する。ここで、図２は、実施例２に係る出力回路の実装位置例を表す図である。
【００２９】
出力回路１Ａは、ＡＳＩＣ２０の実機評価のために、ＡＳＩＣ２０の内部に設置される。出力回路１Ａは、内部回路Ａ２１，内部回路Ｂ２２，内部回路Ｃ２３から不定期に出力されるモニタ信号Ａ、モニタ信号Ｂ、モニタ信号Ｃを取得し、各モニタ信号を時間多重し、転送速度を変換し、ＡＳＩＣ２０の外部に出力する。
【００３０】
次に、図３を用いて、実施例２に係る出力回路１Ａの構成について説明する。ここで、図３は、実施例２に係る出力回路を説明するためのブロック図である。出力回路１Ａは、一次記憶部Ａ１２、一次記憶部Ｂ１３、一次記憶部Ｃ１４、転送制御部１５、二次記憶部１６、出力部１７を有している。
【００３１】
各一次記憶部１２〜１４は、各内部回路からモニタ信号Ａ〜Ｃとして送信されたデータを記憶する。二次記憶部１６は、各一次記憶部１２〜１４から転送されたデータを記憶する。出力部１７は、二次記憶部１６に記憶されたデータを、二次記憶部１６が記憶した順に外部装置２４に対して出力する。
【００３２】
各一次記憶部１２〜１４および二次記憶部１６は、１単位時間あたり１つのデータを記憶する。また、出力部１７は、二次記憶部１６に記憶されたデータを、２単位時間あたり１つの速度で出力する。また、各一次記憶部１２〜１４は、各内部回路２１〜２３から不規則に送信されるデータを記憶する。また、転送制御部１５は、１単位時間あたり１つのデータを転送する。
【００３３】
転送制御部１５は、各一次記憶部１２〜１４に記憶されたデータの蓄積量と、二次記憶部１６に記憶されたデータの蓄積量とに応じて、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ１つ転送する処理を制御する。ここで、転送制御部１５は、記憶部に記憶されたデータを二次記憶部１６へ転送する場合には、一次記憶部が有するデータのうち、一番最初に記憶されたデータを転送する。
【００３４】
例えば、転送制御部１５は、一次記憶部Ａ１２に記憶されたデータを二次記憶部１６へ転送する場合には、一次記憶部Ａ１２に記憶されたデータの中で一番最初に記憶されたデータを二次記憶部１６へ転送する。
【００３５】
また、転送制御部１５は、二次記憶部１６に記憶されたデータ蓄積量が、所定の閾値以上の場合には、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ転送する処理を待ち合わせるように制御する。また、転送制御部１５は、二次記憶部１６に記憶されたデータ蓄積量が、所定の閾値未満の場合には、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ一つ転送する。
【００３６】
具体的には、転送制御部１５は、二次記憶部１６が新たなデータを記憶することができる場合には、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ転送する。また、転送制御部１５は、二次記憶部１６が新たなデータを記憶することができない場合には、各一次記憶部１２〜１４に記憶されたデータを転送しない。
【００３７】
例えば、転送制御部１５は、二次記憶部１６に６つのデータが記憶されている場合には、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ転送しない。一方、転送制御部１５は、二次記憶部１６に５つ以下のデータが記憶されている場合には、各一次記憶部１２〜１４に記憶されたデータから１つを二次記憶部１６へ送信する。
【００３８】
また、転送制御部１５は、各一次記憶部１２〜１４に記憶されているデータの蓄積量を比較し、最も多くのデータを記憶している一次記憶部から二次記憶部１６へデータを一つ転送する。例えば、転送制御部１５は、一次記憶部Ａ１２が２つのデータを記憶し、一次記憶部Ｂ１３および一次記憶部Ｃ１４がそれぞれ１つのデータを記憶している場合には、一次記憶部Ａ１２に記憶されたデータのうち１つを二次記憶部１６へ転送する。
【００３９】
ここで、転送制御部１５は、同量のデータを記憶している一次記憶部が複数存在し、他の一次記憶部よりも多くのデータを記憶している場合には、同量のデータを記憶している一次記憶部からラウンドロビン方式でデータを二次記憶部１６へ転送する。
【００４０】
例えば、転送制御部１５は、一次記憶部Ａ１２および一次記憶部Ｂ１３がそれぞれ３つのデータを記憶しており、一次記憶部Ｃ１４が１つのデータを記憶していた場合には、一次記憶部Ａ１２が有するデータを二次記憶部１６へ転送する。次に、転送制御部１５は、新たなデータが各一次記憶部１２〜１４に記憶されなかった場合には、一次記憶部Ｂ１３のデータを二次記憶部１６へ送信する。
【００４１】
次に、図４を用いて、出力回路１Ａが二次記憶部１６に記憶されたデータの量に応じて、各一次記憶部１２〜１４に記憶されたデータの転送を行う処理について説明する。ここで、図４は、実施例２に係る出力回路が実行する処理を説明するための図（１）である。
【００４２】
まず、一次記憶部Ａ１２は、内部回路Ａ２１より送信されたデータ「ａ１」を記憶する。転送制御部１５は、二次記憶部１６に記憶されたデータの量が「０」であるので、一次記憶部Ａ１２に記憶されたデータ「ａ１」を二次記憶部１６へ転送する。出力部１７は、二次記憶部１６に記憶されたデータ「ａ１」を出力する。
【００４３】
ここで、転送制御部１５は、一次記憶部Ａ１２および一次記憶部Ｂ１３に同量のデータが記憶された場合には、ラウンドロビン方式を用いて、各一次記憶部１２〜１４に記憶されたデータを転送する。例えば、転送制御部１５は、一次記憶部Ａ１２にデータ「ａ２」が記憶され、一次記憶部Ｂ１３にデータ「ｂ２」が記憶された場合には、まず一次記憶部Ａ１２に記憶されたデータ「ａ２」を二次記憶部１６へ転送する。その後、転送制御部１５は、一次記憶部Ｂ１３に記憶されたデータ「ｂ２」を二次記憶部１６へ転送する。
【００４４】
次に、各内部回路２１〜２３は、図４中Ａに示すように、各一次記憶部１２〜１４に対して「ａ３」〜「ａ６」、「ｂ３」〜「ｂ６」、「ｃ１」〜「ｃ４」までのデータを連続で送信している。転送制御部１５は、二次記憶部１６に記憶されたデータの量を計測し、二次記憶部１６が新たなデータを記憶できる場合には、各一次記憶部１２〜１４に記憶されたデータを１つずつ転送する。
【００４５】
ここで、転送制御部１５は、各一次記憶部１２〜１４に記憶されたデータの量に応じて、各一次記憶部１２〜１４に記憶されたデータを転送する。図４に示した場合には、転送制御部１５は、各データを「ａ３」「ｂ３」「ｃ１」「ａ４」「ｂ４」「ｃ２」「ａ５」「ｂ５」「ｃ３」「ａ６」「ｂ６」「ｃ４」の順に二次記憶部１６へ転送する。
【００４６】
ここで、二次記憶部１６は、データ「ｂ６」を記憶した時点で記憶容量の上限である６つのデータを記憶しているため、新たなデータを記憶することができない。そこで、転送制御部１５は、図４中Ｂに示すように、データ「ｂ６」の次に転送されるデータ「ｃ４」の転送処理を待ち合わせる。そして、転送制御部１５は、二次記憶部１６に新たなデータを記憶する空き容量が発生した場合には、データ「ｃ４」の転送処理を実行する。
【００４７】
二次記憶部１６は、出力部１７がデータ「ｃ２」の出力を終了し、次のデータ「ａ５」を出力している場合には、新たなデータを記憶することができる。転送制御部１５は、二次記憶部１６が新たなデータを記憶することができるので、二次記憶部１６に対してデータ「ｃ４」を転送する。
【００４８】
次に、図５を用いて、転送制御部１５が各一次記憶部１２〜１４に記憶されたデータの量に応じて、各一次記憶部１２〜１４に記憶されたデータを転送する処理の流れについて説明する。ここで、図５は、実施例２に係る出力回路が実行する処理を説明するための図（２）である。
【００４９】
図５中Ａに示した場合には、一次記憶部Ａ１２と一次記憶部Ｃ１４は、同時にデータ「ａ３」および「ｃ１」を記憶している。そのため、転送制御部１５は、ラウンドロビン方式を用いて、一次記憶部Ａ１２に記憶されたデータ「ａ３」を二次記憶部１６へ転送する。
【００５０】
次に、一次記憶部Ｃ１４は、新たにデータ「ｃ２」を記憶している。また、一次記憶部Ｂ１３は、データ「ｂ３」を記憶している。ここで、転送制御部１５は、各一次記憶部１２〜１４に記憶されたデータの量を比較する。すると、一次記憶部Ｃ１４に２つのデータが記憶され、一次記憶部Ｂ１３に１つのデータが記憶されているので、転送制御部１５は、一次記憶部Ｃ１４に記憶されたデータから優先して二次記憶部１６へ転送する。
【００５１】
具体的には、転送制御部１５は、一次記憶部Ｃ１４に記憶されたデータ「ｃ１」を二次記憶部１６へ転送する。次に、一次記憶部Ｃ１４は、新たなデータ「ｃ３」を記憶している。そのため、転送制御部１５は、各一次記憶部１２〜１４に記憶されたデータの量を比較し、最も多くのデータを記憶している一次記憶部Ｃ１４のデータのうち最も先に記憶されたデータ「ｃ２」を転送する。
【００５２】
以下、転送制御部１５は、各一次記憶部１２〜１４に記憶されたデータの量を比較し、最も多くのデータを記憶している一次記憶部から、データを一つずつ転送する。そのため、図５中Ｂに示すように、転送制御部１５は、一次記憶部Ｃ１４に記憶されたデータを優先的に二次記憶部１６へ転送する。結果として、出力回路１Ａは、各一次記憶部１２〜１４に連続したデータが送信された場合にも、各一次記憶部１２〜１４のオーバーフローを防ぐ。
【００５３】
次に、図６を用いて、出力回路１Ａが行う処理の流れについて説明する。ここで、図６は、実施例２に係る処理の流れを表すフローチャートである。出力回路１Ａは、各一次記憶部１２〜１４のいずれかに対して、データが送信されたことをトリガとして処理を開始する。
【００５４】
まず、出力回路１Ａは、各内部回路から各一次記憶部１２〜１４に対してデータが送信されたかどうかを判別する（ステップＳ１０１）。出力回路１Ａは、各一次記憶部１２〜１４に対してデータが送信された場合には（ステップＳ１０１肯定）、当該データを記憶する一次記憶部が新たなデータを記憶できるかを判定する（ステップＳ１０２）。
【００５５】
各一次記憶部が新たなデータを記憶することができない場合には（ステップＳ１０２否定）、出力回路１Ａは、送信されてきたデータを破棄する（ステップＳ１０３）。その後、出力回路１Ａは、処理をステップＳ１０５へ進める。
【００５６】
一方、出力回路１Ａは、送信されたデータを一次記憶部が記憶することができる場合には（ステップＳ１０２肯定）、送信されたデータを一次記憶部に格納する（ステップＳ１０４）。一方、出力回路１Ａは、新たなデータが送信されてこない場合には（ステップＳ１０１否定）、処理をステップＳ１０５へ進める。
【００５７】
次に、転送制御部１５は、各一次記憶部１２〜１４にデータが記憶されているかを判別する（ステップＳ１０５）。各一次記憶部１２〜１４にデータが記憶されていない場合には（ステップＳ１０５否定）、転送制御部１５は、データの転送を行わない（ステップＳ１１０）。その後、出力回路１Ａは、処理をステップＳ１１２へ進める。
【００５８】
一方、転送制御部１５は、各一次記憶部１２〜１４のいずれかにデータが記憶されている場合には（ステップＳ１０５肯定）、二次記憶部１６に記憶されているデータの蓄積量を計測し、二次記憶部１６が新たなデータを記憶できるか判別する（ステップＳ１０６）。
【００５９】
転送制御部１５は、二次記憶部１６が新たなデータを記憶できない場合には（ステップＳ１０６否定）、データの転送を行わない（ステップＳ１１０）。その後、出力回路１Ａは、処理をステップＳ１１２へ進める。一方、転送制御部１５は、二次記憶部１６が新たなデータを記憶できる場合には（ステップＳ１０６肯定）、各一次記憶部１２〜１４に記憶されたデータの蓄積量を比較し、一番多くのデータを記憶している一次記憶部が複数あるかを判別する（ステップＳ１０７）。
【００６０】
ここで、転送制御部１５は、同じ量のデータを記憶した一次記憶部が複数存在し、他の一次記憶部よりも多くのデータを記憶している場合には（ステップＳ１０７肯定）、当該複数の一次記憶部からラウンドロビン方式で一次記憶部を選択する（ステップＳ１０９）。一方、転送制御部１５は、最も多くのデータを記憶した一次記憶部が１つだけの場合には（ステップＳ１０７否定）、最も多くのデータを記憶した一次記憶部を選択する（ステップＳ１０８）。
【００６１】
次に、転送制御部１５は、選択された一時記憶部から二次記憶部１６へデータを１つ転送する（ステップＳ１１１）。出力部１７は、二次記憶部１６にデータが記憶されているかどうかを判別する（ステップＳ１１２）。
【００６２】
出力部１７は、二次記憶部１６にデータが記憶されている場合には（ステップＳ１１２肯定）、二次記憶部１６に記憶された順にデータを出力する（ステップＳ１１４）。一方、出力部１７は、二次記憶部１６にデータが記憶されていない場合には（ステップＳ１１２否定）、データを出力しない（ステップＳ１１３）。その後、出力回路１Ａは処理を終了する。
【００６３】
[実施例２の効果]
上述したように、実施例２に係る出力回路１Ａは、各一次記憶部１２〜１４に記憶されたデータの蓄積量と、二次記憶部１６に記憶されたデータの蓄積量とに応じて、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６に転送する処理を制御する。そのため、出力回路１Ａは、各一次記憶部１２〜１４および二次記憶部１６が有する記憶容量を最大限利用することができる。結果として、出力回路１Ａは、データの破棄を防ぐことができる。
【００６４】
また、出力回路１Ａは、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ転送する場合には、二次記憶部１６に記憶されているデータの蓄積量が所定の閾値以上の場合には、データの転送処理を待ち合わせる。また、出力回路１Ａは、二次記憶部１６に記憶されているデータの蓄積量が所定の閾値未満の場合には、各一次記憶部１２〜１４に記憶されたデータのうち一つを二次記憶部１６に転送する処理を実行する。
【００６５】
そのため、出力回路１Ａは、二次記憶部１６に新たなデータを転送した場合に、転送されたデータが破棄されることを防ぐことができる。
【００６６】
また、出力回路１Ａは、各一次記憶部１２〜１４に記憶されたデータを二次記憶部１６へ転送する場合には、各一次記憶部１２〜１４のなかで一番多くのデータを記憶している記憶部から優先的にデータを転送する。そのため、出力回路１Ａは、特定の記憶部へ連続するデータが送信された場合には、当該記憶部から優先的にデータを転送することができる。結果として、各一次記憶部１２〜１４のオーバーフローを防止し、データが破棄されることを防ぐことができる。
【００６７】
結果として、実施例２に係る出力回路１Ａは、各一次記憶部１２〜１４および二次記憶部１６の記憶容量を最大限用いることができるため、ＡＳＩＣの実機評価に用いられた場合には、モニタデータの破棄を防ぐことができる。よって、実施例２に係る出力回路１Ａは、実機評価の信頼性が低下することを防ぐことができる。
【実施例３】
【００６８】
これまで実施例１、および実施例２について説明したが、上述した実施例１および実施例２以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例３として本実施例に含まれる他の実施例を説明する。
【００６９】
（１）出力回路について
これまで、本願に係る出力回路の実施例としてＡＳＩＣの実機評価に用いられる出力回路を説明した。しかし、本願に係る出力回路はこれに限定されるものではない。例えば、無線データ通信に用いる出力回路として実施されても良い。
【００７０】
出力回路が設置される装置内でのデータ転送速度と、出力速度とに差がある場合には、本願の目的および効果を奏することができるからである。
【００７１】
（２）転送制御部の処理について
実施例２に係る転送制御部１５は、各一次記憶部に記憶されたデータの量を判別する前に、二次記憶部が新たなデータを記憶することができるかどうかを判別していた。しかし、本願に係る転送制御部は、これに限定されるものではなく、例えば、各一次記憶部に記憶されたデータの量を判別した後に、二次記憶部が新たなデータを記憶することができるかどうかを判別してもよい。
【００７２】
転送制御部は、各一次記憶部および二次記憶部に記憶されたデータの量に応じた転送処理を行う事ができれば、目的を達することができるからである。
【００７３】
また、実施例２に係る転送制御部１５は、各一次記憶部に記憶されたデータ蓄積量および二次記憶部に記憶されたデータ蓄積量に応じて、各一次記憶部に記憶されたデータを二次記憶部へ転送していた。しかし、実施例に係る転送制御部は、これに限定されるものではなく、例えば、各一次記憶部に記憶されたデータ蓄積量もしくは二次記憶部に記憶されたデータ蓄積量のいずれかに応じて、各一次記憶部に記憶されたデータを二次記憶部へ転送しても良い。
【００７４】
（３）記憶部について
実施例１および実施例２に係る各一次記憶部は、それぞれ１種類のモニタ信号を受信していた。例えば、実施例２に係る一次記憶部Ａは、内部回路Ａから送信されるモニタ信号のみを受信していた。しかし、実施例に係る各一次記憶部は、これに限定されるものではなく、例えば、１つの一次記憶部は、複数の回路から送信されるモニタ信号を受信しても良い。出力回路は、一次記憶部および二次記憶部を効率的に用いることができれば、モニタ信号の破棄を防ぐことができるからである。
【００７５】
また、実施例１および実施例２に係る出力回路は、３つの一次記憶部を有していた。しかし、実施例に係る出力回路はこれに限定されるものではなく、例えば、４つ以上の一次記憶部を有していてもよく、２つもしくは１つの一次記憶部を有していてもよい。
【００７６】
（４）出力方法について
実施例に係る出力回路は、各一次記憶部に記憶されたデータを二次記憶部へ転送する場合には、各一次記憶部に記憶された順番にデータを転送するＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）方式を用いていた。また、実施例に係る出力回路は、二次記憶部に記憶されたデータを出力する場合には、二次記憶部に記憶された順番にデータを出力するＦＩＦＯ方式を用いていた。しかし、実施例は、これに限定されるものではなく、例えば、ＬＩＦＯ（Ｌａｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）方式等別の方法であってもよい。
【００７７】
（５）プログラム
なお、本実施例で説明した出力回路は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
【符号の説明】
【００７８】
１  出力回路
１Ａ  出力回路
２  一次記憶部
３  一次記憶部
４  一次記憶部
５  転送制御部
６  二次記憶部
７  出力部
８  外部回路
９  外部回路
１０  外部回路
１２  一次記憶部Ａ
１３  一次記憶部Ｂ
１４  一次記憶部Ｃ
１５  転送制御部
１６  二次記憶部
１７  出力部
２０  ＡＳＩＣ
２１  内部回路Ａ
２２  内部回路Ｂ
２３  内部回路Ｃ
２４  外部装置
【図１】
2011013863.tif 000003
【図２】
2011013863.tif 000004
【図３】
2011013863.tif 000005
【図４】
2011013863.tif 000006
【図５】
2011013863.tif 000007
【図６】
2011013863.tif 000008
【図７】
2011013863.tif 000009
【図８】
2011013863.tif 000010
【図９】
2011013863.tif 000011