(57)【要約】【課題】発振回路の発振周波数を広帯域に制御可能でＩＣ化に適した比較的小規模な発振回路を提供する。【解決手段】一方の電源に接続される電流源と、他方の電源に接続されて誘導起電力によって電流を変動させる１組の負荷インダクタと、前記電流源と前記負荷インダクタとそれぞれに結合する１組の差動回路と、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な可変抵抗を備えて正帰還が掛るように構成されて、前記可変抵抗の抵抗値に対応して発振周波数が定まる高周波発振回路である。【選択図】図１
2011015315.tif 000002
【特許請求の範囲】
【請求項１】
一方の電源に接続される電流源と、他方の電源に接続されて誘導起電力によって電流を変動させる１組の負荷インダクタと、前記電流源と前記負荷インダクタとそれぞれに結合する１組の差動回路と、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な可変抵抗を備えて正帰還が掛るように構成されて、前記可変抵抗の抵抗値に対応して発振周波数が定まる高周波発振回路。
【請求項２】
前記１組の差動回路は、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な第一の可変抵抗とを備えて正帰還が掛るように構成され、前記他方の差動回路の入力と前記一方の差動回路の出力との間に抵抗値を制御可能な第二の可変抵抗とを備えて正帰還が掛るように構成されていることにより第一の可変抵抗と第二の可変抵抗との値により発振周波数が定まることを特徴とする請求項１に記載の高周波発振回路。
【請求項３】
前記１組の差動回路は、前記一方の差動回路の入力と前記一方の差動回路の出力との間に第一の容量素子とを備えて、前記他方の差動回路の入力と前記他方の差動回路の出力との間に第二の容量素子を備えていることを特徴とする請求項２に記載の高周波発振回路。
【請求項４】
前記第一の可変抵抗と前記他方の差動回路の出力との間に第三の容量素子とを備えて、前記第二の可変抵抗と前記一方の差動回路の出力との間に第四の容量素子とを備え、
前記差動回路の入力はそれぞれ抵抗を介して外部から入力されるバイアス電源と接続されることにより第一の可変抵抗と第二の可変抵抗との値とバイアス電源とにより発振周波数が定まることを特徴とする特徴とする請求項２に記載の高周波発振回路。
【請求項５】
前記電流源は、一方の差動回路と第一の結合点で結合する第一のトランジスタと、他方の差動回路と第二の結合点で結合する第一のトランジスタとを備え、第一の結合点と第二の結合点とが第一の抵抗素子で結合されることを特徴とする請求項１乃至４いずれか一つに記載の高周波発振回路。
【請求項６】
前記第一の抵抗素子が可変抵抗素子であることを特徴とする請求項５に記載の高周波発振回路。
【請求項７】
前記可変抵抗がトランジスタで構成されてこのトランジスタのソースとドレイン間の抵抗がゲート電圧によって変化する請求項１乃至６いずれか一つに記載の高周波発振回路。
【請求項８】
１組の負荷インダクタは、アクティブインダクタから構成されることを特徴とする請求項１乃至７いずれか一つに記載の高周波発振回路。
【請求項９】
請求項８の発振回路の第一のアクティブインダクタ素子は、ゲートとソースとドレインを有する第一のトランジスタを有し前記ソースが前記一方の差動回路に接続され、前記ドレインが第二の抵抗素子と第五の容量素子に接続され、第二の抵抗素子の他方の端子は一方の電源に接続され、第五の容量素子の他方の端子は交流的に他方の電源の端子に接続され、前記ゲートが第六の容量素子に接続されて構成され、
前記第二のアクティブインダクタ素子はゲートとソースとドレインを有する第二のトランジスタを有し、前記ソースが前記他方の差動回路に接続され前記ドレインが第三の抵抗素子と第六の容量素子に接続され、第五の抵抗素子の他方の端子は電源に接続され、第六の容量素子の他方の端子は交流的に他方の電源に接続され、前記ゲートが第七の容量素子に接続されて構成され、前記第一のトランジスタのドレインに前記第五の容量素子の他方の端子が接続され、前記第二のトランジスタのドレインに前記第五の容量素子の他方の端子が接続されて交差接続され、前記第一のトランジスタと第二のトランジスタのゲート電圧が外部の電源によりバイアス電圧を加えるための第一と第二の抵抗素子から構成されることを特徴とする高周波発振回路。
【請求項１０】
請求項１から９において二組の差動回路となる第三と第四のトランジスタのそれぞれのドレインとゲートに接続される第一と第二の容量素子が第三と第四のトランジスタのドレインとゲート間に寄生する容量を用いることを特徴とする高周波発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブ素子を用いた発振器において、利用周波数帯域の広いＲＦ無線機の局部発振信号発振回路として好適な可変周波数の範囲が広い周波数可変発振器に関するものである。
【背景技術】
【０００２】
周波数可変発振回路はＲＦ無線機の局部発振回路として広く使われている。その例を図１６に２つ示す。
【０００３】
周波数可変発振回路は、発振周波数を定めるインダクタとキャパシタで構成されるタンク回路と負性抵抗を作り出すアクティブ回路とから構成される。２例とも発振周波数はタンク回路の並列共振周波数で定まる。特に半導体上にＩＣとしてワンチップ上に作りこまれる発振回路の場合インダクタの値を自在に変更するのは困難であるためキャパシタの容量値を変更することで共振周波数を変えて発振周波数を変更可能に構成する手法が一般的に採用される。
【０００４】
また半導体上にＩＣとしてワンチップ上に作りこまれる可変容量素子としては可変容量ダイオード（ＰＮ接合容量やＭＯＳ容量）が用いられるが、一般的にＩＣで用いられる可変容量ダイオードの容量の可変割合は６割前後（非特許文献１）と狭い。これはＩＣに用いられる電源電圧が１乃至３Ｖと小さく接合容量の可変範囲を有効に使えていないことによる。従って、可変容量素子を用いた共振回路では、可変容量素子の可変割合が６割程度であるため、可変周波数の可変割合も３割程度しかない。
【０００５】
発振周波数可変範囲を広くするために、特許文献１ではタンク共振回路に移相回路を付加して周波数可変する方法が採用されている。図１７にその回路図を示す。タンク回路の移相量と移相回路の移相量をあわせた総移相量でループ帰還をかけ、正帰還になる周波数で発振する仕組みであり、移相回路の移相量を可変にすることで発振周波数をコントロールする。特許文献１によれば１．７８−２．０６ＧＨｚの設計例が示されているが、最大／最小発振周波数の比は１．１６倍程度でしかない。
【０００６】
他に提案されている方法として特許文献２では、容量成分の可変量が大きくとれる可変容量を実現する方法が提示されている。図１８にその発明例である可変容量素子とインダクタ、アクティブ素子で構成される発振回路を示す。可変容量素子は並列接続した容量と可変抵抗で構成される。この可変容量は可変抵抗の値を１００オーム以上に設定したとき高い周波数でＱ値が高く発振回路として動作しやすい。しかし、この可変抵抗の範囲では容量の大きな変化は得られない。可変抵抗値が１００オームより低いときには等価容量値は大きくなるがＱ値が小さくなる欠点があり、発振回路を組むためのアクティブ素子側の能力が高くなければならず、このため、アクティブ素子による消費電力が大きくなる。場合によっては、可変容量素子結合されているアクティブ素子で十分な利得が得られず発振させられない可能性がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１５６５４５号公報
【特許文献２】特許第２７９３８５６号公報
【非特許文献】
【０００８】
【非特許文献１】著  Ｂｅｈａｚａｄ  Ｒａｚａｖｉ／監  黒田  忠広「アナログＣＭＯＳ集積回路の設計」出版  ２００３年
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は上記の技術が有する問題点を解決するためになされたもので、発振回路の発振周波数を広帯域に制御可能でＩＣ化に適した比較的小規模な発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る高周波発振回路は、一方の電源に接続される電流源と、他方の電源に接続されて誘導起電力によって電流を変動させる１組の負荷インダクタと、前記電流源と前記負荷インダクタとそれぞれに結合する１組の差動回路と、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な可変抵抗を備えて正帰還が掛るように構成されて、前記可変抵抗の抵抗値に対応して発振周波数が定まることを最も主要な特徴とする。
【発明の効果】
【００１１】
本発明の高周波発振回路を用いることで、発振回路の発振周波数を広帯域に制御可能である点と、ＩＣ化に適した比較的小規模な発振回路を構成することができるという利点がある。
【図面の簡単な説明】
【００１２】
【図１】インダクタ素子を負荷とする本発明の発振回路図である。
【図２】インダクタ素子を負荷とする本発明の発振回路の原理を説明するための図である。
【図３】インダクタ素子を負荷とする本発明の発振回路の原理を確認するためのシミュレーション回路図である。
【図４】インダクタ素子を負荷とする本発明による発振回路の発振周波数と回路抵抗素子値の関係を表す図である。
【図５】インダクタ素子を負荷とする本発明の発振回路の実施例である。
【図６】アクティブインダクタ素子を負荷とする本発明の発振回路図である。
【図７】アクティブインダクタ素子を負荷とする本発明の発振回路の原理を説明するための図である。
【図８】アクティブインダクタ素子を負荷とする本発明の発振回路のアクティブインダクタ部のインピーダンスの周波数特性を示す図である。
【図９】アクティブインダクタ素子を負荷とする本発明の発振回路の原理を確認するためのシミュレーション回路図である。
【図１０】アクティブインダクタ素子を負荷とする本発明による発振回路の発振周波数と回路抵抗素子値の関係を表す図である。
【図１１】アクティブインダクタ素子を負荷とする本発明の発振回路の動作を確認するためのシミュレーション回路図である。
【図１２】図１１の回路の発振出力シミュレーション結果である。
【図１３】図１１の回路の発振周波数のＲｓ抵抗値依存性および消費電流のＲＳ抵抗値依存性を示すグラフである。
【図１４】アクティブインダクタ素子を負荷とする本発明の発振回路の実施例を示す。
【図１５】ｐチャネル型ＭＯＳから構成されるインダクタ素子を負荷とする本発明の発振回路図である。
【図１６】従来例を示す。
【図１７】他の従来例を示す。
【図１８】他の従来例を示す。
【発明を実施するための形態】
【００１３】
本発明に係る高周波発振回路を実施例１で実現した。
【実施例１】
【００１４】
以下、本発明の構成および動作について図面を用いて詳細に説明する。
【００１５】
図１は本発明の基本的な実施形態を示す。ＶＤＤ電源に、負荷インダクタ素子Ｌ１０１ａ、１０１ｂの各一端が結合される。負荷インダクタ素子Ｌ１０１ａの他端は可変抵抗素子Ｒｓ１０２ｂと容量素子Ｃｇｄ１０３ａと差動回路を構成するＦＥＴ（ＦＩＥＬＤ  ＥＦＥＣＴ  ＴＲＡＮＳＩＳＴＯＲ：電界効果トランジスタ、本実施例ではｎチャネル型である）１０６ａのドレインと接続される。他方、負荷インダクタ素子Ｌ１０１ｂの他端は可変抵抗素子Ｒｓ１０２ａと容量素子Ｃｇｄ１０３ｂとＦＥＴ１０６ｂのドレインと接続される。可変抵抗素子Ｒｓ１０２ｂの他端は、容量素子Ｃｇｄ１０３ｂの他端とＦＥＴ１０６ｂのゲートと接続される。可変抵抗素子Ｒｓ１０２ａの他端は、容量素子Ｃｇｄ１０３ａの他端とＦＥＴ１０６ａのゲートと接続される。ＦＥＴ１０６ａのソースは、可変抵抗素子Ｒｓｓ１０５の一端と電流源１０４ａの一端とに接続される。また、ＦＥＴ１０６ｂのソースは、可変抵抗素子Ｒｓｓの他端と電流源１０４ｂの一端とに接続される。電流源１０４ａ、１０４ｂはいずれも他端がグランドと結合される。
【００１６】
ここで、可変可能なソースデジェネレーション抵抗素子（可変抵抗素子）Ｒｓｓ１０５と負荷インダクタを有する差動回路と差動回路出力と差動回路入力間の容量Ｃｇｄ１０３ａ、１０３ｂと差動回路出力と差動入力とを可変抵抗Ｒｓ１０２ａ、１０２ｂを介して正帰還が掛かるよう互いにクロスする結線を有する構成となっている。この回路の発振周波数ｆ０は、
【００１７】
【数１】
2011015315.tif 000003
【００１８】
と表される。ＧＭは差動回路の相互コンダクタンスを表しＲｓｓにより可変可能である。式（１）からＬ、Ｃｇｄが固定値であっても図１の回路のようにＲｓまたはＲｓｓが可変であれば発振周波数を制御することができる。
【００１９】
回路の動作原理を示すため、図１の回路の半回路を考えてアンプとしての動作を調べる。図２に簡略化したアンプの回路図を示す。図２では、負荷インダクタンス素子２０１が電圧制御電流源２０２と直列に結合し、容量素子ｃｇｄ２０３と容量素子ｃｇｓ２０４が直列に結合したものが、電圧制御電流源２０２と並列に結合している。一方入力信号源ｖｉｎ２０６が抵抗素子ｒｓ２０６と結合され、この抵抗素子ｒｓ２０６は、容量素子ｃｇｄ２０３と容量素子ｃｇｓ２０４との連結点に結合される。
【００２０】
図でｇｍはｖｉｎ’の電圧とｇｍ値に比例して電流を出力する電圧制御電流源２０２である。電流電圧信号源ｖｉｎ２０６で駆動したとき、インダクタに流れる電流ｉＬは、
【００２１】
【数２】
2011015315.tif 000004
【００２２】
と解くことができる。ｊωの項が小さいとみなせる回路パラメータを選べば、
【００２３】
【数３】
2011015315.tif 000005
【００２４】
と表され、ｉＬが発散する周波数が求められ、（１）式が得られる。アンプとして解析すると（１）式の周波数の時に利得が最大となる。
【００２５】
図１の発振回路は図２のアンプ回路の出力の反転出力をｒｓを介してアンプ回路の入力に戻している回路とみなすことができるので等価的に図３に示す回路として示すことができる。図３では、負荷インダクタ素子Ｌ３０１と電圧制御電流源３０２との連結点と反転増幅器３０４の入力が結合され、反転増幅器３０４の出力が抵抗素子ＲＳ３０５に入力され、この抵抗素子ＲＳ３０５は、容量素子ｃｇｄ３０３と容量素子ｃｇｓ３０４との連結点に結合される。つまり、対となる回路の出力を接続する代わりに反転アンプを介して出力と入力とを接続していることとなる。
【００２６】
（３）式を発散させる周波数、すなわち共振周波数を、（１）式に適応して図３に示される回路が発振するかどうかについて、回路シミュレーションを行い、図３に示される回路の動作解析を行った。図３の回路素子は線形素子のみで構成されているのでそのままでは発振波形を得ることができないので反転アンプに振幅制限（出力飽和）の機能をもうけて算出した。この回路で過渡解析を行い、ｒｓをパラメータに発振周波数をプロットしたものを図４に示す。図４から、図３の回路におけるｒｓと発振周波数の関係を得ることができる。ここで、各パラメータであるＬ，Ｃｇｄ，ｃｇｓ，ｇｍはそれぞれ４９．５μＨ，１７ｆＦ，３０ｆＦ，８ｍＳである。同じグラフに（１）式で計算した結果をプロットしているが、両プロットはよく一致しており、（１）式で発振周波数が予測できることがわかる。この（１）式から、抵抗の値を２桁変えられれば発振周波数が２倍程度可変できることがわかる。
【００２７】
特許文献１にも述べられているように可変抵抗器をトランジスタで構成すると抵抗値を２桁変化させることは容易であるので、本発明を適用することで周波数可変範囲を２倍程度可変することは容易にできるようになる。
【００２８】
以上、ｒｓを可変した場合について述べたがｒｓとｇｍとは（１）式中に両パラメータの積の形で含まれるのでｇｍを変えても同じように周波数が変化する。ただし、ｇｍが小さくなると差動回路の利得が小さくなるので発振波形が持続しなくなることもありｒｓほど自由に値を可変することはできない。
【００２９】
図５（Ａ）に可変抵抗器にＦＥＴを用いた例を示す。図５（Ａ）について、図１と異なる回路を中心にその結合関係について説明する。図５（Ａ）では、可変抵抗素子１０２ａ、１０２ｂに対応してＦＥＴ５０２ａ、５０２ｂは、作動回路のトランジスタのゲートへ接続される。他方、ＦＥＴ５０２ａ、５０２ｂの他端は、それぞれＡＣカップリング容量素子５０１ａ、５０１ｂと接続され、これらのＡＣカップリング容量素子５０１ａ、５０１ｂ差動回路の逆側の出力でもあるインダクタと結合される。また、作動回路への入力はバイアス抵抗素子５０３ａ、５０３ｂを介して結合される。また、電流源５０４が作動回路のソース側に１つ設けられる。
【００３０】
差動回路の入力に増幅器として動作するためのバイアスが加わる必要があるため発振周波数に対して十分低インピーダンスの容量とバイアス電圧源のインピーダンスを高くするための抵抗素子が付け加えられ外部からバイアスを調整できるようになっている。可変抵抗として挿入したＦＥＴはゲートバイアスを外の電圧で変えることによりＦＥＴのチャネル抵抗を変化させることができ抵抗値として数十オームからキロオーム程度の値を得ることができる。
【００３１】
負荷インダクタはＩＣ化する場合、面抵抗の小さい厚い配線層をスパイラル上に形成することで得られる。ドレインとゲート間の容量は発振周波数が高い場合ＦＥＴの持つドレイン−ゲート間容量を用いることもできるし、発振させたい周波数が低い場合にはＭＩＭキャパシタを接続してもよい。
【００３２】
図５（Ｂ）は（Ａ）の構成に加えてデジェネレーションソース抵抗の部分をＦＥＴに置き換えその抵抗値を可変できるようにしたものである。図５（Ｂ）の回路と異なる回路構成についてのみ説明する。図５（Ａ）では電流源５０４が一つであったのに対して、図５（Ｂ）では電流源５０８ａと５０８ｂの二つ設けられており、差動回路であるＦＥＴとグランド間に設けられている。また、電流源５０８ａと５０８ｂのグランド側とは反対側の端子が、ＦＥＴ５０９を介して結合されている。また、ＦＥＴ５０９のゲートへは外部から電圧を印加できるよう構成される。
【００３３】
ここで、ソース抵抗を大きくするとアンプのｇｍは小さくできるのでこの抵抗値をゲートバイアスにより可変することによっても周波数を制御することができる。Ｒｓに相当する部分の制御電圧に対する抵抗可変／周波数の感度は大きく、Ｒｓｓに相当するデジェネレーションソース抵抗による周波数可変の制御電圧に対する感度を小さくなるように設計すれば、周波数バンドを飛び越えるような荒いチューニングをＲｓでおこない、フェーズロックループでの周波数制御はＲｓｓで行うといった使い方が可能になる。
【００３４】
以上述べた回路の負荷インダクタは配線などによる受動素子で説明してきたが、ＦＥＴなどの能動素子によって構成されるアクティブインダクタ素子であってもよい。
【００３５】
図６に示す回路はアクティブインダクタを負荷とする本発明の発振器の例を示す。インダクタ部を除けば、図１と同様の回路で構成される。
【００３６】
アクティブインダクタとして動作する部分は図７の「アクティブインダクタ」と囲った部分である。２つのＦＥＴ６０５ａ、６０５ｂが互いのゲートとドレインとをＡＣカップリング容量素子ＣＦ６０４ａ、６０４ｂを介して高周波成分のみを接続し、バイアス抵抗素子ＲＦ６０１ａ、６０１ｂを介して２つのＦＥＴ６０５ａ、６０５ｂのゲートへ最適なバイアス電圧を供給する構成となっている。負荷抵抗素子ＲＬ６０２ａ，６０２ｂと容量素子Ｃｄｓ６０３ａ、６０３ｂとＦＥＴ６０５ａ、６０５ｂのｇｍからインダクタ成分を生成する。この部分の回路の入力インピーダンスＺｉｎを図７に示す分割点から見込んだインピーダンスと定義する。
【００３７】
Ｒｆ，Ｃｆ，ＲＬ，Ｃｄｓを適当な値に設定すると、入力インピーダンスの絶対値は図８に示す周波数特性を得る。ここで、Ｒｆ＝１０ｋオーム，Ｃｆ＝８０ｆＦ，ＲＬ＝１．５ｋオーム、Ｃｄｓ＝３３ｆＦ，ｇｍ＝０．９６ｍＳとして計算した。グラフは大きく２つの領域に分かれ周波数が低いところは容量Ｃｆ・Ｒｆ・ｇｍと抵抗１／ｇｍの並列回路のインピーダンスに見え、周波数が高いところではインダクタｃｄｓ・ＲＬ／ｇｍと抵抗１／ｇｍの並列回路のインピーダンスに見える。発振器として発振動作させたい周波数が丁度、所望のインダクタとなるように、Ｃｆ，Ｒｆ，ｇｍ，Ｃｄｓ，ＲＬを決めることで、図６の回路は発振器として動作させることができる。
【００３８】
インダクタ負荷の例と同じく、リニア素子による半回路リニア等価回路で動作解析をした。半回路リニア等価回路の回路図を図９に示す。図３に対してその上段に抵抗素子ＲＬ９０４と電流源９０６とが直列に結合して構成される。抵抗素子ＲＬ９０４は一方がＶＤＤ電源と結合し、他方で、電流源９０６の他に反転増幅器９０３と容量素子ｃｄｓ９０５と連結される。反転増幅器９０３は容量素子Ｃｆ９０２を介して抵抗素子Ｒｆ９０１と結合し、抵抗素子Ｒｆ９０１は電源と結合する。
【００３９】
元の回路は対になっているが図９の回路では反転アンプを使って等価な回路構成としている。図上の素子パラメータでアクティブインダクタの部分は前出の値を用い、そのほかＣｇｄ＝１７ｆＦ，Ｃｇｓ＝３０ｆＦ，ソース接地アンプ部ｇｍ＝８ｍＳとした。過渡解析で発振波形を得るためソース接地アンプの入出力を接続する反転アンプにリミッタ機能を入れていて、一定振幅以上にならないようにしてある。これは前記と同様に、リニア素子のみでは発散して発振しないためである。
【００４０】
図１０にｒｓをパラメータとしたときの前出半回路の過渡解析による発振周波数と（１）式により評価した発振周波数をプロットしている。（１）式の評価において、インダクタンスはＲＬ・Ｃｄｓ／ｇｍとした。発振周波数のｒｓ依存性は過渡解析の結果および（１）式とはよく一致しており、アクティブインダクタ素子として動作していることがわかる。また、アクティブインダクタ素子を用いた場合においてもｒｓの可変範囲が２桁あれば周波数可変範囲を２倍確保できるということがわかる。
【００４１】
図１１はアクティブ素子にゲート長０．１３μｍのＦＥＴを用いた場合の具体的例を示す。アクティブインダクタ素子におけるＦＥＴのゲート長／ゲート幅は、０．１３ｕｍ／１２ｕｍであり、作動段のＦＥＴのゲート長／ゲート幅は、０．１３ｕｍ／６００ｕｍであり、電流源段のＦＥＴのゲート長／ゲート幅は、０．１３ｕｍ／６００ｕｍである。また、抵抗Ｒｆは２０ｋΩ、キャパシタＣｆは２８ｆＦ、抵抗ＲＬは１ｋΩ、抵抗Ｒｓｓは１Ω、抵抗Ｒｃは２０ｋΩ、キャパシタＣｃは９ｐＦである。Ｃｇｄに相当する素子はＦＥＴが構造的に持ちうるドレインとゲート間の容量を用いている。電源電圧ＶＤＤは１．２ＶでバイアスＶ１は０．７Ｖ，バイアスＶ２は０．５Ｖ、バイアスＶ３は０．５Ｖである。
【００４２】
この条件で過渡解析した結果を図１２に示した。アクティブ型ではあるがインダクタと容量による共振を用いた発振回路であるため、高調波成分が少ない発振波形を得ることができる。
【００４３】
図１３はＲｓに対する発振周波数と消費電流の依存性を示している。抵抗値１００オームから１０ｋオームの範囲で発振周波数は１．５ＧＨｚから０．５ＧＨｚと３倍変化させることができる。
【００４４】
Ｒｓの値は基本的にバイアス電流を変化させないため、電流はほとんど変化せず安定している。また１ｍＡ以下で１．５ＧＨｚを超える発振周波数を得ることができる。
【００４５】
図１４の実施例は周波数を制御する可変抵抗をＦＥＴに置き換えたアクティブインダクタ負荷型の可変周波数発振回路を示す。ＦＥＴのゲート電圧により抵抗値が変わるので電圧制御型の発振回路となる。可変抵抗用ＦＥＴのゲートに電圧の交流信号を加えれば発振回路は周波数変調として機能する。
【００４６】
図１５の実施例はｐチャネル型ＦＥＴから構成される本発明に記載の高周波発振回路を図示する。グランドに、インダクタＬ１５０１ａ、１５０１ｂの各一端と結合される。インダクタＬ１５０１ａの他端は可変抵抗Ｒｓ１５０２ｂと容量Ｃｇｄ１５０３ａと差動回路であるｐチャネル型ＦＥＴ１５０６ａのドレインと接続される。他方、インダクタＬ１５０１ｂの他端は可変抵抗Ｒｓ１５０２ａと容量Ｃｇｄ１５０３ｂとＦＥＴ１５０６ｂのドレインと接続される。可変抵抗Ｒｓ１５０２ｂの他端は、容量Ｃｇｄ１５０３ｂの他端とｐチャネル型ＦＥＴ１５０６ｂのゲートと接続される。可変抵抗Ｒｓ１５０２ａの他端は、容量Ｃｇｄ１５０３ａの他端とＦＥＴ１５０６ａのゲートと接続される。ＦＥＴ１５０６ａのソースは、可変抵抗Ｒｓｓと電流源１５０４ａとに接続される。また、ＦＥＴ１５０６ｂのソースは、可変抵抗Ｒｓｓと電流源１５０４ｂとに接続される。電流源１５０４ａ、１５０４ｂはいずれも他端がＶＤＤ電源と結合される。
【００４７】
本構成のようなｐチャネル型ＦＥＴであっても、可変可能なソースデジェネレーション抵抗Ｒｓｓ１５０５と負荷インダクタを有する差動回路と差動回路出力と差動回路入力間の容量Ｃｇｄ１５０３ａ、１５０３ｂと差動回路出力と差動入力とを可変抵抗Ｒｓ１５０２ａ、１５０２ｂを介して正帰還が掛かるよう互いにクロスする結線を有する構成となっている。図１の回路同様にＲｓまたはＲｓｓが可変であれば発振周波数を制御することができる。
【００４８】
また、可変抵抗部分を光強度により抵抗値が変化する素子を使えば光強度の変化を発振回路の周波数の変化としてセンスする機能回路として用いることができるし、温度により抵抗値が変化する素子を用いれば温度変化を発振回路の周波数の変化としてセンスする機能回路として用いることができる。
【産業上の利用可能性】
【００４９】
本発明に係る高周波発振回路は、半導体上にＩＣとしてワンチップで作り込むこともできることによって、マクロセルとして構成することができる。また、従来、複数のデバイスとして分割されていた発振回路を他の回路と同一基板上に組み込むことができ、デバイス小型化や機器そのものの小型化に貢献するような用途にも適用できる。
【符号の説明】
【００５０】
１０１ａ，１０１ｂ  負荷インダクタ素子Ｌ
１０２ａ，１０２ｂ  可変抵抗素子Ｒｓ
１０３ａ，１０３ｂ  容量素子Ｃｇｄ
１０４ａ，１０４ｂ  電流源
１０５  可変抵抗素子Ｒｓｓ
１０６ａ，１０６ｂ  ＦＥＴ
２０１  負荷インダクタ素子
２０２  電圧制御電流源
２０３  容量素子
２０４  容量素子
２０５  入力信号源
２０６  抵抗素子
３０１  負荷インダクタ素子
３０２  電圧制御電流源
３０３  容量素子
３０４  反転増幅器
３０５  抵抗素子
３０６  容量素子
５０１ａ，５０１ｂ  ＡＣカップリング容量素子
５０２ａ，５０２ｂ  ＦＥＴ
５０３ａ，５０３ｂ  バイアス抵抗素子
５０４  電流源
５０５ａ，５０５ｂ  ＡＣカップリング容量素子
５０６ａ，５０６ｂ  ＦＥＴ
５０７ａ，５０７ｂ  バイアス抵抗素子
５０８ａ，５０８ｂ  電流源
５０９  ＦＥＴ
６０１ａ，６０１ｂ  バイアス抵抗素子
６０２ａ，６０２ｂ  負荷抵抗素子
６０３ａ，６０３ｂ  容量素子
６０４ａ，６０４ｂ  ＡＣカップリング容量素子
６０５ａ，６０５ｂ  トランジスタ
６０６ａ，６０６ｂ  容量素子
６０７ａ，６０７ｂ  可変抵抗素子
６０８ａ，６０８ｂ  トランジスタ
６０９ａ，６０９ｂ  電流源
６１０  可変抵抗素子
９０１  バイアス抵抗素子
９０２  ＡＣカップリング容量素子
９０３  反転増幅器
９０４  負荷抵抗素子
９０５  容量素子
９０６，９０７  電圧制御電流源
９０８  反転増幅器
９０９  抵抗素子
９１０  容量素子
９１１  容量素子
１４０１ａ，１４０１ｂ  トランジスタ
１４０２ａ，１４０２ｂ  ＡＣカップリング容量素子
１４０３ａ，１４０３ｂ  バイアス抵抗素子
１５０１ａ，１５０１ｂ  インダクタＬ
１５０２ｂ  可変抵抗Ｒｓ
１５０２ａ  可変抵抗Ｒｓ
１５０３ａ  容量Ｃｇｄ
１５０３ｂ  容量Ｃｇｄ
１５０４ａ  電流源
１５０４ｂ  電流源
１５０６ａ  ｐチャネル型ＦＥＴ
１５０６ｂ  ｐチャネル型ＦＥＴ
【図１】
2011015315.tif 000006
【図２】
2011015315.tif 000007
【図３】
2011015315.tif 000008
【図４】
2011015315.tif 000009
【図５】
2011015315.tif 000010
【図６】
2011015315.tif 000011
【図７】
2011015315.tif 000012
【図８】
2011015315.tif 000013
【図９】
2011015315.tif 000014
【図１０】
2011015315.tif 000015
【図１１】
2011015315.tif 000016
【図１２】
2011015315.tif 000017
【図１４】
2011015315.tif 000018
【図１５】
2011015315.tif 000019
【図１６】
2011015315.tif 000020
【図１７】
2011015315.tif 000021
【図１８】
2011015315.tif 000022
【図１３】
2011015315.tif 000023