(57)【要約】【課題】電解メッキで形成する柱状電極等の外部接続用電極をその近くの配線に短絡しないようにする。【解決手段】半導体ウエハ５０上にシード層６１を積層し、シード層６１上に上部配線２３及び上部ランド２４を形成し、開口６３ａを有するドライフィルムレジスト６３を前記シード層６１上に形成して、上部配線２３をドライフィルムレジスト６３で覆うとともに、上部ランド２４を開口６３ａ内に配置して上部ランド２４の外縁を開口６３ａの縁から離し、上部ランド２４及びシード層６１を電極として電解メッキを行い、開口６３ａ内に柱状電極２５を成長させ、ドライフィルムレジスト６３を除去して、シード層６１のうち上部ランド、上部配線２３及び柱状電極２５に重なっていない部分を除去し、柱状電極２５の周囲において半導体ウエハ５０上に封止層２６を積層する。【選択図】図２
2011198867.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された下部配線及び下部ランドと、
前記下部配線上に形成された上部配線と、
前記下部ランドの外縁よりも内側において前記下部ランド上に形成された上部ランドと、
前記上部ランドの上面及び側面を覆うようにして前記下部ランド上に形成された外部接続用電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記外部接続用電極の周囲において前記半導体基板上に形成されているとともに前記上部配線を覆う封止層を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部ランドが島状であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
半導体基板上にシード層を形成する工程と、
上部配線及び前記上部配線に接続された上部ランドを前記シード層上に形成する工程と、
平面視して、前記上部ランド上に、前記上部ランドの外縁より外側に外形を有する外部接続用電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記上部ランドの形成後、開口を有するレジストを前記シード層上に形成して、前記上部配線をレジストで覆うと共に、前記上部ランドを前記開口内に配置して前記上部ランドの外縁を前記開口の縁から離す工程と、
前記シード層をめっき電流路として電解メッキを行い、前記開口内に外部接続用電極を形成する工程と、
前記レジストを除去して、前記上部配線及び前記外部接続用電極の下以外の前記シード層を除去する工程と、
を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記外部接続用電極の周囲における前記半導体基板上に、前記上部配線を覆う封止層を形成する工程を含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記上部ランドを島状に形成することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法がある。ＷＬＰ法は、個片化する前の半導体ウエハに樹脂封止と配線形成を行った後に、チップサイズに切り出す方法である（例えば、特許文献１の図１〜図２参照）。具体的には、以下のような工程を経て、半導体チップをパッケージする。即ち、まず、シード層（９）を半導体ウエハの表面に成長させる。その後、そのシード層（９）をレジスト（１６）によってマスキングした状態で、そのシード層（９）の上に配線（１０）を電解メッキ法により形成する。そのレジスト（１６）の除去後、ドライフィルム（１９）を貼り付けて、そのドライフィルム（１９）に開口（１２）を形成する。次に、ドライフィルム（１９）の開口（１２）内に柱状電極（１１）を電解メッキ法によって成長させる。そのドライフィルム（１９）の除去後、エポキシ樹脂を塗布して、エポキシ樹脂で配線（１０）及び柱状電極（１１）を覆い、そのエポキシ樹脂を硬化させる。エポキシ樹脂が硬化することで封止層（１４）になる。その後、封止層（１４）の表面を研削し、柱状電極（１１）を露出させる。次に、その柱状電極（１１）の表面にバンプ（１５）を形成し、最後に半導体ウエハを個片化する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の技術では、ドライフィルム（１９）が開口（１２）の縁部において配線（１０）に載っており、更にその隣の配線（１０）に載っている。そのため、それら配線（１０，１０）の間では、ドライフィルム（１９）がシード層（９）から浮いてしまう。そのため、柱状電極（１１）を電解メッキ法により形成する際には、メッキ液がドライフィルム（１９）とシード層（９）の間に浸透してしまう。そうすると、柱状電極（１１）がその近くの配線（１０）に短絡してしまう。
そこで、本発明が解決しようとする課題は、電解メッキで形成する柱状電極等の外部接続用電極をその近くの配線に短絡しないようにすることである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る半導体装置が、半導体基板と、前記半導体基板上に形成された下部配線及び下部ランドと、前記下部配線上に形成された上部配線と、前記下部ランドの外縁よりも内側において前記下部ランド上に形成された上部ランドと、前記上部ランドの上面及び側面を覆うようにして前記下部ランド上に形成された外部接続用電極と、を備えることを特徴とする。
【０００６】
好ましくは、前記半導体装置が、前記外部接続用電極の周囲において前記半導体基板上に形成されているとともに前記上部配線を覆う封止層を備えることとした。
好ましくは、前記上部ランドが島状であることとした。
【０００７】
本発明に係る半導体装置の製造方法が、半導体基板上にシード層を形成する工程と、上部配線及び前記上部配線に接続された上部ランドを前記シード層上に形成する工程と、平面視して、前記上部ランド上に、前記上部ランドの外縁より外側に外形を有する外部接続用電極を形成する工程と、を含むこととした。
【０００８】
好ましくは、前記製造方法が、前記上部ランドの形成後、開口を有するレジストを前記シード層上に形成して、前記上部配線をレジストで覆うと共に、前記上部ランドを前記開口内に配置して前記上部ランドの外縁を前記開口の縁から離す工程と、前記シード層をめっき電流路として電解メッキを行い、前記開口内に外部接続用電極を形成する工程と、前記レジストを除去して、前記上部配線及び前記外部接続用電極の下以外の前記シード層を除去する工程と、を含むこととした。
好ましくは、前記外部接続用電極の周囲における前記半導体基板上に、前記上部配線を覆う封止層を形成する工程を含むこととした。
好ましくは、前記上部ランドを島状に形成することとした。
【発明の効果】
【０００９】
本発明によれば、上部ランドの外縁がマスクの開口の縁から内側に離れていることで、外部接続用電極をその近傍の配線に短絡させずに、外部接続用電極を成長させることができる。そのため、外部接続用電極を上部配線に近づけて形成することができ、単位面積当たりに形成することができる柱状電極の数を増やすことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態における半導体装置の斜視図。
【図２】同実施形態における半導体装置の要部の平面図。
【図３】図２に示されたIII−IIIに沿った面の断面図。
【図４】図２に示されたIV−IVに沿った面の断面図。
【図５】同実施形態における半導体装置の製造に用いるウエハの斜視図。
【図６】同実施形態における半導体装置を製造する方法の一工程における平面図及び断面図。
【図７】図６に続く工程における平面図及び断面図。
【図８】図７に続く工程における平面図及び断面図。
【図９】図８に続く工程における平面図及び断面図。
【図１０】図９に続く工程における平面図及び断面図。
【図１１】図１０に続く工程における平面図及び断面図。
【図１２】図１１に続く工程における平面図及び断面図。
【図１３】図１２に続く工程における平面図及び断面図。
【図１４】図１３に続く工程における平面図及び断面図。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１２】
図１は、半導体装置１を示した斜視図である。図２は、この半導体装置１の電極構造３０を示した平面図である。図３は、図２に示されたIII−IIIに沿った面の矢視断面図である。図４は、図２に示されたIV−IVに沿った面の矢視断面図である。図１〜図４に示すように、半導体装置１は半導体基板１１及び封止構造２０を備え、その封止構造２０は下部配線２１、下部ランド２２、上部配線２３、上部ランド２４、柱状電極（外部接続用電極）２５、封止層２６及び半田バンプ２７等を備える。なお、図２では、電極構造３０の把握を容易にするため、半田バンプ２７の図示を省略する。
【００１３】
基材としての半導体基板１１は半導体ウエハを個片化したものである。半導体基板１１がシリコン等からなり、半導体基板１１の表層には、集積回路層１２、パッシベーション膜１３及び絶縁膜１４が積層されている。絶縁膜１４の表面が半導体基板１１の主面１１ａとなっている。なお、絶縁膜１４が成膜されておらず、パッシベーション膜１３の表面が半導体基板１１の主面１１ａとなっていてもよい。
【００１４】
集積回路層１２には、集積回路が設けられている。集積回路層１２の表面には、複数の接続パッド１５が形成され、接続パッド１５が集積回路の配線に接続されている。パッシベーション膜１３は、酸化シリコン又は窒化シリコンからなる。絶縁膜１４は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂からなる。例えば、絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、又はこれらの複合材料等を用いることができる。また、パッシベーション膜１３のうち接続パッド１５に重なる位置には、開口１３ａが形成されている。絶縁膜１４のうち接続パッド１５に重なる位置には、開口１４ａが形成されている。接続パッド１５の一部が開口１３ａ，１４ａ内に位置している。
【００１５】
半導体基板１１の主面１１ａ上には、下部配線２１及び下部ランド２２が形成されている。下部配線２１及び下部ランド２２は、シード層をパターニングしたものである。下部配線２１及び下部ランド２２は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。下部配線２１は、所定の形状に形成されている。下部配線２１の一部が接続パッド１５上に積層され、下部配線２１が開口１３ａ，１４ａを介して接続パッド１５に接続されている。下部配線２１と下部ランド２２が一体成形されており、下部ランド２２が下部配線２１の端部に接続されている。下部ランド２２は、島状に形成されており、より具体的には円形状に形成されている。なお、下部ランド２２が三角形状、四角形状その他の多角形状に形成されていてもよい。また、下部ランド２２が楕円形状に形成されていてもよい。
【００１６】
下部配線２１上には、上部配線２３が積層されている。上部配線２３は、銅メッキその他の金属メッキからなる。平面視して、上部配線２３が所定の形状にパターニングされており、上部配線２３の平面形状と下部配線２１の平面形状がほぼ同じである。上部配線２３は、下部配線２１及び下部ランド２２よりも厚い。
【００１７】
上部配線２３の端部には、上部ランド２４が接続され、上部ランド２４と上部配線２３が一体成形されている。上部ランド２４が島状に形成されており、具体的には、滴形に形成されている。なお、上部ランド２４が三角形状、四角形状その他の多角形状に形成されていてもよい。また、上部ランド２４が円形状又は楕円形状に形成されていてもよい。
【００１８】
上部ランド２４が下部ランド２２上に積層されている。平面視して、上部ランド２４全体が下部ランド２２の外縁の内側に配置され、下部ランド２２の外縁寄り部分２２ａが上部ランド２４の外縁からはみ出ている。また、平面視して、上部ランド２４と下部ランド２２がほぼ同心状に配置され、上部ランド２４の面積が下部ランド２２の面積よりも小さい。
【００１９】
柱状電極２５が上部ランド２４を覆うようにして下部ランド２２上に積層されている。つまり、柱状電極２５の中央部分２２ｂが上部ランド２４上に形成され、柱状電極２５の外周寄り部分２５ａが下部ランド２２の外縁寄り部分２２ａ上に形成され、上部ランド２４の上面２４ａ及び側面２４ｃが柱状電極２５によって覆われている。平面視して、柱状電極２５の外周形状が下部ランド２２の外縁形状にほぼ一致し、柱状電極２５の外周と下部ランド２２の外縁が重なっている。柱状電極２５の高さ（厚さ）は、上部配線２３及び上部ランド２４の厚さよりも大きい。柱状電極２５は、銅その他の金属からなる。
【００２０】
一例としての寸法を挙げる。図２に示すように、下部ランド２２とそれに最も近い上部配線２３との間隔Ｌ１は、１０μｍである。上部ランド２４とそれに最も近い上部配線２３との間隔Ｌ２は、５０μｍである。柱状電極２５の直径Ｌ３は、２００μｍである。隣り合う上部配線２３の間隔Ｌ４は、１０〜２０μｍである。
【００２１】
絶縁膜１４上には、封止層２６が積層されている。上部配線２３が封止層２６によって覆われている。封止層２６の表面が柱状電極２５の頭頂面と面一に設けられ、柱状電極２５の頭頂面が封止層２６によって覆われずに露出している。封止層２６は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなり、好ましくは、フィラー（例えば、ガラスフィラー）を含有した熱硬化性樹脂（例えば、エポキシ樹脂）からなる。封止層２６は、柱状電極２５をその側面から保護する。また、封止層２６は、上部配線２３をそれらの上から保護する。封止層２６は遮光性を有する。
【００２２】
半田バンプ２７が柱状電極２５の頭頂面に形成されている。半田バンプ２７が柱状電極２５の頭頂面に結合することによって、半田バンプ２７と柱状電極２５が相互に電気的に接続している。なお、半田バンプ２７が無くてもよい。
【００２３】
半導体装置１の製造方法について図５〜図１３を参照して説明する。図５〜図１３は半導体装置１の製造工程を示すものであり、図５は、半導体装置１の製造に用いる半導体ウエハ５０の斜視図であり、図６〜図１３の（Ａ）は半導体ウエハ５０の要部の平面図であり、（Ｂ）はその半導体ウエハ５０の要部の断面図である。
【００２４】
半導体装置１を製造するに際しては、個片化する前の半導体ウエハ５０（図５に図示）を用いる。図５に示すように、基材としての半導体ウエハ５０は、分割予定線としての格子状のダイシングストリート（境界線）５２によって複数のチップ領域５１に区画されている。これらチップ領域５１がマトリクス状に配列されている。半導体ウエハ５０の表層には、チップ領域５１ごとに集積回路が形成されている。半導体ウエハ５０の表層にパッシベーション膜１３が成膜され、集積回路がパッシベーション膜１３によって覆われている。また、半導体ウエハ５０の表層には、パッシベーション膜１３を覆う絶縁膜１４が成膜され、その絶縁膜１４の表面が半導体ウエハ５０の主面５０ａとなっている。また、半導体ウエハ５０の裏面５０ｂでは、半導体（シリコン）が露出している。
【００２５】
まず、図６に示すように、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、半導体ウエハ５０の主面５０ａの全体にシード層６１を積層する。つまり、絶縁膜１４及び接続パッド１５の上の一面にシード層６１を成長させる。シード層６１は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。
【００２６】
次に、図７に示すように、シード層６１の上にレジスト６２を塗布して、そのレジスト６２の露光・現像をすることで、そのレジスト６２をパターニングする。レジスト６２をパターニングすることによって、レジスト６２に溝６２ａ及び開口６２ｂを形成する。ここで、溝６２ａは、後に形成する上部配線２３の形状に沿って形成し、開口６２ｂは、後に形成する上部ランド２４の形状に沿って形成し、溝６２ａの端部に開口６２ｂを繋げる。
【００２７】
次に、図８に示すように、残留したレジスト６２をマスクとしてそのレジスト６２によってシード層６１の一部を被覆した状態で、シード層６１を電極として電解メッキを行う。これにより、シード層６１の上であってレジスト６２の溝６２ａ及び開口６２ｂ内に、上部配線２３及び上部ランド２４を成長させる。ここで、上部配線２３及び上部ランド２４をシード層６１よりも厚く成長させる。
上部配線２３及び上部ランド２４の形成後、レジスト６２を除去する。
【００２８】
次に、図９に示すように、上部配線２３及び上部ランド２４よりも厚いドライフィルムレジスト６３をシード層６１、上部配線２３及び上部ランド２４の上の一面に貼り付ける。そして、そのドライフィルムレジスト６３の露光・現像をすることによって、ドライフィルムレジスト６３に開口６３ａを形成する。開口６３ａの形成位置は上部ランド２４の上であり、開口６３ａと上部ランド２４を略同心状に配置する。ここで、平面視して、開口６３ａの面積を上部ランド２４の面積よりも大きくし、上部ランド２４全体を開口６３ａの内側に配置し、上部ランド２４の外縁を開口６３ａの縁から離す。そのため、開口６３ａのうち上部ランド２４の周辺部ではシード層６１の一部を露出させる。
【００２９】
形成された開口６３ａの縁が上部ランド２４の上でなく、シード層６１の上にあり、上部ランド２４が開口６３ａ内に配置されている。そのため、上部ランド２４とその近傍の上部配線２３との間の領域（例えば、αやβで示す領域）では、シード層６１とドライフィルムレジスト６３との間に隙間が発生しにくく、その領域ではドライフィルムレジスト６３とシード層６１が密着している。
【００３０】
次に、図１０に示すように、残留したドライフィルムレジスト６３をマスクとしてそのドライフィルムレジスト６３でシード層６１及び上部配線２３を被覆した状態で、シード層６１、上部配線２３及び上部ランド２４を電極として電解メッキを行う。これにより、ドライフィルムレジスト６３の開口６３ａ内において、柱状電極２５を上部ランド２４及びシード層６１の上に成長させる。ここで、柱状電極２５を上部配線２３よりも厚く成長させる。
【００３１】
電解メッキの際、上部ランド２４とその近傍の上部配線２３との間の領域α，βでは、ドライフィルムレジスト６３の追従性が向上して、ドライフィルムレジスト６３とシード層６１が密着しているから、メッキ液がドライフィルムレジスト６３とシード層６１との間に浸透しない。そのため、柱状電極２５がその近傍の上部配線２３に短絡することを防止することができる。
【００３２】
柱状電極２５の形成後、ドライフィルムレジスト６３を除去する。
次に、図１１に示すように、シード層６１のうち上部配線２３、上部ランド２４及び柱状電極２５に重なっていない部分をエッチングにより除去することにより、シード層６１を下部配線２１及び下部ランド２２に形状加工する。このとき、上部配線２３及び柱状電極２５の表面が一部エッチングされるが、上部配線２３及び柱状電極２５がシード層６１と比較して充分に厚いため、上部配線２３及び柱状電極２５は残留する。
【００３３】
次に、図１２に示すように、半導体ウエハ５０の主面５０ａの上（絶縁膜１４の上）に封止樹脂を塗布し、その封止樹脂を硬化させて封止層２６とする。封止層２６を積層することによって、上部配線２３を封止層２６によって覆う。この際、柱状電極２５全体が封止層２６に埋め込まれた状態となっており、柱状電極２５が露出していない。なお、プリプレグを半導体ウエハ５０の表面に貼り付けて、そのプリプレグを硬化させて封止層２６としてもよい。
【００３４】
次に、図１３に示すように、封止層２６の表面を研削することにより、封止層２６の表面が柱状電極２５の頭頂面と略面一となるように柱状電極２５の頭頂面を露出させる。この時、柱状電極２５の頭頂面も研削され、柱状電極２５の頭頂面が平坦になる。
【００３５】
次に、図１４に示すように、半田バンプ２７を柱状電極２５の頭頂面に形成する。
次に、ダイシングストリート５２（図５参照）に沿って半導体ウエハ５０及び封止層２６をダイシングし、複数の半導体装置１に分割する。なお、半田バンプ２７の形成はダイシング処理の後に行ってもよいし、半田バンプ２７を形成しなくてもよい。
【００３６】
以上のように、本実施形態によれば、上部ランド２４の外縁がドライフィルムレジスト６３の開口６３ａの縁から内側に離れていることで、柱状電極２５をその近傍の上部配線２３に短絡させずに、柱状電極２５を成長させることができる。そのため、柱状電極２５を上部配線２３に近づけて形成することができ、単位面積当たりに形成することができる柱状電極２５の数を増やすことができる。
【００３７】
また、平面視して、上部ランド２４の面積を柱状電極２５の面積よりも小さくし、単位面積当たりに形成することができる柱状電極２５の数を増やすことができるから、上部配線２３を形成することができる範囲を拡げることができる。
【００３８】
また、上部ランド２４が柱状電極２５の外周からはみ出ていないから、従来はみ出ていた分だけ、柱状電極２５とその近くの上部配線２３との距離が長くなっている。そのため、柱状電極２５とその近くの上部配線２３との間でイオンマイグレーションが発生することを抑えることができ、柱状電極２５とその近くの上部配線２３との短絡を防止することができる。
【００３９】
更には、柱状電極２５とその近くの上部配線２３との間にドライフィルムレジスト６３の残渣があって、シード層６１の一部が残留したものとしても、柱状電極２５とその近くの上部配線２３との短絡を防止することができる。これは、従来はみ出ていた分だけ、柱状電極２５とその近くの上部配線２３との距離が長くなっているためである。
【符号の説明】
【００４０】
１  半導体装置
１１  半導体基板（基材）
２０  封止構造
２１  下部配線
２２  下部ランド
２３  上部配線
２４  上部ランド
２４ａ  開口
２５  柱状電極（外部接続用電極）
２６  封止層
３０  電極構造
５０  半導体ウエハ（基材）
６１  シード層
６２  レジスト
６２ａ  溝
６２ｂ  開口
６３  ドライフィルムレジスト
６３ａ  開口
【図１】
2011198867.tif 000003
【図２】
2011198867.tif 000004
【図３】
2011198867.tif 000005
【図４】
2011198867.tif 000006
【図５】
2011198867.tif 000007
【図６】
2011198867.tif 000008
【図７】
2011198867.tif 000009
【図８】
2011198867.tif 000010
【図９】
2011198867.tif 000011
【図１０】
2011198867.tif 000012
【図１１】
2011198867.tif 000013
【図１２】
2011198867.tif 000014
【図１３】
2011198867.tif 000015
【図１４】
2011198867.tif 000016