(57)【要約】【課題】従来の液晶表示装置は、電力を供給する電圧生成回路が活性化され続けるから、消費電力をより低減することができなかった。【解決手段】本発明に係る表示装置の駆動方法は、表示装置が表示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の電圧を生成するための第１の複数のオペアンプを用いて、前記表示装置に前記第１の複数の階調のうちの第２の複数の階調を表示させる表示装置の駆動方法であって、前記第１の複数のオペアンプのうち、前記第２の複数の階調に対応する第２の複数のオペアンプを活性化し、かつ、前記第２の複数のオペアンプ以外の残りのオペアンプを非活性化する活性化及び非活性化工程を含む。【選択図】図１
2011013689.tif 000002
【特許請求の範囲】
【請求項１】
表示装置が表示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の
電圧を生成するための第１の複数のオペアンプを用いて、前記表示装置に前記第１の複数
の階調のうちの第２の複数の階調を表示させる表示装置の駆動方法であって、
前記第１の複数のオペアンプのうち、前記第２の複数の階調に対応する第２の複数のオ
ペアンプを活性化し、かつ、前記第２の複数のオペアンプ以外の残りのオペアンプを非活
性化する活性化及び非活性化工程を含むことを特徴とする表示装置の駆動方法。
【請求項２】
表示装置が表示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の
電圧を生成するための第１の複数のオペアンプを用いて、前記表示装置に表示を行わせる
表示装置の駆動方法であって、
一の水平同期期間に先立ち、当該一の水平同期期間に前記表示装置に表示させるべき第
２の複数の階調に対応する第２の複数のオペアンプが前記第１の複数のオペアンプのうち
のいずれであるかを確認する確認工程と、
前記確認工程に引き続き、前記第２の複数のオペアンプを活性化し、かつ、前記第２の
複数のオペアンプ以外の残りのオペアンプを非活性化する活性化及び非活性化工程とを含
むことを特徴とする表示装置の駆動方法。
【請求項３】
前記表示装置は、複数のソース線を有し、
前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像データであ
って各画像データが前記第１の複数の階調の１つを規定する前記複数の画像データの１つ
により特定され、
前記確認工程は、前記複数の画像データにより特定される前記第２の複数の階調に対応
する前記第２の複数のオペアンプが、前記第１の複数のオペアンプのうちのいずれである
かを、前記複数の画像データを一括して参照することにより、確認することを特徴とする
請求項２記載の表示装置の駆動方法。
【請求項４】
前記表示装置は、複数のソース線を有し、
前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像データであ
って各画像データが前記第１の複数の階調の１つを規定する前記複数の画像データの１つ
により特定され、
前記確認工程は、前記複数の画像データにより特定される前記第２の複数の階調に対応
する前記第２の複数のオペアンプが、前記第１の複数のオペアンプのうちのいずれである
かを、前記複数の画像データを順次に参照することにより、確認することを特徴とする請
求項２記載の表示装置の駆動方法。
【請求項５】
前記表示装置は、複数のソース線を有し、
前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像データであ
って各画像データが前記第１の複数の階調の１つを規定する前記複数の画像データの１つ
により特定され、
前記確認工程は、前記第２の複数の階調が前記第１の複数の階調のうちのいずれである
かを、前記複数の画像データから２つ以上の画像データ毎に分割された当該２つ以上の画
像データから各々が成る複数のブロックの各ブロック毎に確認し、かつ、前記第２の複数
のオペアンプを活性化する程度を、前記２つ以上の画像データの個数に基づき算出し、
前記活性化及び非活性化工程は、前記確認工程で算出された前記活性化の程度に従って
、前記第２の複数のオペアンプを活性化することを特徴とする請求項２記載の表示装置の
駆動方法。
【請求項６】
表示装置が表示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の
電圧を用いて駆動される前記表示装置と接続可能な複数の縦ラインと、
前記複数の縦ラインに接続可能な第１の複数の横ラインと、
前記複数の縦ライン及び前記第１の複数の横ライン間を接続し及び遮断する複数のスイ
ッチと、
各出力端が前記第１の複数の横ラインの１つに接続された複数のオペアンプであって、
前記第１の複数の電圧を生成するための第１の複数のオペアンプと、
前記第１の複数の階調のうち、前記表示装置が表示すべき第２の複数の階調に従って、
前記複数のスイッチに、前記複数の縦ライン及び前記第１の複数の横ライン間の接続又は
遮断を実行させる制御回路と、
前記複数の縦ラインを充電することにより、前記第１の複数の横ラインのうち、前記複
数のスイッチにより当該複数の縦ラインのうちの少なくとも１つと接続されている第２の
複数の横ラインを充電する充電回路と、
前記充電された第２の複数の横ラインを検出する検出回路と、
前記検出回路により検出された前記第２の複数の横ラインに接続されている第２の複数
のオペアンプを活性化する活性化回路とを含むことを特徴とする表示装置の駆動装置。
【請求項７】
前記充電回路による前記複数の縦ラインの充電に先立ち、前記複数の縦ライン及び前記
第１の複数の横ラインを放電する放電回路を更に含むことを特徴とする請求項６記載の表
示装置の駆動装置。
【請求項８】
表示装置が表示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の
電圧を生成するための第１の複数のオペアンプと、
前記第１の複数の階調のうちの２つ以上の階調と、当該２つ以上の階調を代表する、前
記第１の複数の階調の個数より少数な複数の代表階調との関係を規定する変換テーブルを
参照して、前記第１の複数の階調のうち前記表示装置が表示すべき第２の複数の階調の各
々を、前記複数の代表階調の１つに変換し、前記第１の複数のオペアンプのうち、前記変
換された代表階調に対応するオペアンプを活性化するデコーダ回路とを含むことを特徴と
する表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルのような表示装置を駆動する、表示装置の駆動方法及び駆動装置
に関し、特に、前記液晶パネルに設けられた多数の薄膜トランジスタ（ＴＦＴ：Thin Fil
m Transistor）の複数のソース線（データ線）に、複数の画像データが規定する複数の階
調に対応する複数の電圧を印加する、表示装置の駆動方法及び駆動装置に関する。
【背景技術】
【０００２】
従来の表示装置の駆動装置は、上記した複数の電位を生成すべく、例えば、６４階調に
対応する６４個の電位を生成するための６４個のオペアンプを必要する。当該６４個のオ
ペアンプ全体の消費電流は、例えば、１つのオペアンプの消費電流が１００μＡであると
仮定すると、６．４ｍＡ（＝１００ｕＡ×６４）であり、全体の消費電力は、５Ｖの電源
電圧を使用するときには３２ｍＷ（＝６．４ｍＡ×５Ｖ）であり、大きな電力を消費する
。
【０００３】
下記の特許文献１に記載された、前記表示装置の一つである液晶表示装置は、多階調で
の表示と２階調での表示との間で、前記オペアンプに相当する電圧生成回路への動作用電
力の供給を切り換えることにより、液晶表示装置全体の消費電力を低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１４０６１８号公報（第１頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来の液晶表示装置では、前記多階調の表示のみを行うときに
は、電力供給の切り換えが行なわれないことから、即ち、前記電圧生成回路が活性化され
ている状態が維持され続けるから、消費電力をより低減することができないという問題が
あった。
【課題を解決するための手段】
【０００６】
本発明に係る第１の表示装置の駆動方法は、上記した課題を解決すべく、表示装置が表
示可能な第１の複数の階調に対応し相互に大きさを異にする第１の複数の電圧を生成する
ための第１の複数のオペアンプを用いて、前記表示装置に前記第１の複数の階調のうちの
第２の複数の階調を表示させる表示装置の駆動方法であって、前記第１の複数のオペアン
プのうち、前記第２の複数の階調に対応する第２の複数のオペアンプを活性化し、かつ、
前記第２の複数のオペアンプ以外の残りのオペアンプを非活性化する活性化及び非活性化
工程を含む。
【０００７】
本発明に係る第１の表示装置の駆動方法によれば、前記活性化及び非活性化工程では、
前記第１の複数のオペアンプのうち、前記第２の複数のオペアンプを活性化し、他方で、
前記残りのオペアンプを非活性化することから、前記第１の複数のオペアンプを常時活性
化状態にしていた従来の表示装置の駆動装置に比して、消費電力を低減することができる
。
【０００８】
本発明に係る第２の表示装置の駆動方法は、表示装置が表示可能な第１の複数の階調に
対応し相互に大きさを異にする第１の複数の電圧を生成するための第１の複数のオペアン
プを用いて、前記表示装置に表示を行わせる表示装置の駆動方法であって、一の水平同期
期間に先立ち、当該一の水平同期期間に前記表示装置に表示させるべき第２の複数の階調
に対応する第２の複数のオペアンプが前記第１の複数のオペアンプのうちのいずれである
かを確認する確認工程と、前記確認工程に引き続き、前記第２の複数のオペアンプを活性
化し、かつ、前記第２の複数のオペアンプ以外の残りのオペアンプを非活性化する活性化
及び非活性化工程とを含む。
【０００９】
本発明に係る第２の表示装置の駆動方法によれば、前記一の水平同期期間に先立ち、前
記確認工程で、前記第２の複数のオペアンプが前記第１の複数のオペアンプのうちのいず
れであるかを確認し、前記活性化及び非活性化工程で、前記第２の複数のオペアンプを活
性化し、他方で、前記残りのオペアンプを非活性化することから、前記一の水平同期期間
で、前記残りのオペアンプが非活性化され続け、これにより、前記一の水平同期期間で、
前記第１の複数のオペアンプが活性化され続けていた、即ち、前記第２の複数のオペアン
プも前記残りのオペアンプも活性化され続けていた従来の表示装置の駆動方法に比較して
、消費電力を低減することが可能となる。
【００１０】
上記した本発明に係る第２の表示装置の駆動方法では、前記表示装置は、複数のソース
線を有し、前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像デ
ータであって各画像データが前記第１の複数の階調の１つを規定する前記複数の画像デー
タの１つにより特定され、前記確認工程は、前記複数の画像データにより特定される前記
第２の複数の階調に対応する前記第２の複数のオペアンプが、前記第１の複数のオペアン
プのうちのいずれであるかを、前記複数の画像データを一括して参照することにより、確
認する。
【００１１】
上記した本発明に係る第２の表示装置の駆動方法では、前記表示装置は、複数のソース
線を有し、前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像デ
ータであって各画像データが前記第１の複数の階調の１つを規定する前記複数の画像デー
タの１つにより特定され、前記確認工程は、前記複数の画像データにより特定される前記
第２の複数の階調に対応する前記第２の複数のオペアンプが、前記第１の複数のオペアン
プのうちのいずれであるかを、前記複数の画像データを順次に参照することにより、確認
する。
【００１２】
上記した本発明に係る第２の表示装置の駆動方法では、前記表示装置は、複数のソース
線を有し、前記第２の複数の階調の各々は、前記複数のソース線に対応する複数の画像デ
ータであって各画像データが前記第１の複数の階調の１つを規定する前記複数の画像デー
タの１つにより特定され、前記確認工程は、前記第２の複数の階調が前記第１の複数の階
調のうちのいずれであるかを、前記複数の画像データから２つ以上の画像データ毎に分割
された当該２つ以上の画像データから各々が成る複数のブロックの各ブロック毎に確認し
、かつ、前記第２の複数のオペアンプを活性化する程度を、前記２つ以上の画像データの
個数に基づき算出し、前記活性化及び非活性化工程は、前記確認工程で算出された前記活
性化の程度に従って、前記第２の複数のオペアンプを活性化する。
【００１３】
本発明に係る第１の表示装置の駆動装置は、表示装置が表示可能な第１の複数の階調に
対応し相互に大きさを異にする第１の複数の電圧を用いて駆動される前記表示装置と接続
可能な複数の縦ラインと、前記複数の縦ラインに接続可能な第１の複数の横ラインと、前
記複数の縦ライン及び前記第１の複数の横ライン間を接続し及び遮断する複数のスイッチ
と、各出力端が前記第１の複数の横ラインの１つに接続された複数のオペアンプであって
、前記第１の複数の電圧を生成するための第１の複数のオペアンプと、前記第１の複数の
階調のうち、前記表示装置が表示すべき第２の複数の階調に従って、前記複数のスイッチ
に、前記複数の縦ライン及び前記第１の複数の横ライン間の接続又は遮断を実行させる制
御回路と、前記複数の縦ラインを充電することにより、前記第１の複数の横ラインのうち
、前記複数のスイッチにより当該複数の縦ラインのうちの少なくとも１つと接続されてい
る第２の複数の横ラインを充電する充電回路と、前記充電された第２の複数の横ラインを
検出する検出回路と、前記検出回路により検出された前記第２の複数の横ラインに接続さ
れている第２の複数のオペアンプを活性化する活性化回路とを含む。
【００１４】
本発明に係る第１の表示装置の駆動装置によれば、前記制御回路は、前記第２の複数の
階調に基づき、前記複数のスイッチに、前記複数の縦ライン及び前記第１の複数の横ライ
ン間での接続及び遮断を行なわせ、前記検出回路は、前記第１の複数の横ラインのうち、
前記複数のスイッチによる接続及び遮断により前記複数の縦ラインに接続され、しかも、
前記充電回路により電荷を充電された前記第２の複数の横ラインを検出し、前記活性化回
路は、前記複数の第１のオペアンプのうち、前記電荷が充電されている前記第２の複数の
横ラインに接続されている前記第２の複数のオペアンプのみを活性化することから、第１
の複数のオペアンプの全てを活性化する従来の表示装置の駆動装置に比して、消費電力を
低減することが可能となる。
【００１５】
本発明に係る第１の表示装置の駆動装置では、前記充電回路による前記複数の縦ライン
の充電に先立ち、前記複数の縦ライン及び前記第１の複数の横ラインを放電する放電回路
を更に含む。
【００１６】
本発明に係る第２の表示装置の駆動装置は、表示装置が表示可能な第１の複数の階調に
対応し相互に大きさを異にする第１の複数の電圧を生成するための第１の複数のオペアン
プと、前記第１の複数の階調のうちの２つ以上の階調と、当該２つ以上の階調を代表する
、前記第１の複数の階調の個数より少数な複数の代表階調との関係を規定する変換テーブ
ルを参照して、前記第１の複数の階調のうち前記表示装置が表示すべき第２の複数の階調
の各々を、前記複数の代表階調の１つに変換し、前記第１の複数のオペアンプのうち、前
記変換された代表階調に対応するオペアンプを活性化するデコーダ回路とを含む。
【００１７】
本発明に係る第２の表示装置の駆動装置によれば、前記デコーダ回路は、前記変換テー
ブルを参照して、前記第２の複数の階調を、当該第２の複数の階調の各々を前記１つの代
表階調に変換し、前記第１の複数のオペアンプのうち、当該変換された代表階調に対応す
るオペアンプを活性化する。ここで、オペアンプの消費電力は、従来知られたように、オ
ペアンプの負荷（当該オペアンプが電圧の生成を担当すべきとして割り当てられる階調の
数）に拘わらず定常的（固定的に）消費される電力（定常電力）、及びオペアンプの負荷
に依存して変動的に消費される電力（負荷電力）からなることから、例えば、前記表示装
置に表示させるべき８つの階調を２つの代表階調で代表可能な場合に当該２つの代表階調
に対応する２つのオペアンプを活性化するときの消費電力（定常電力×２＋負荷電力×８
ｓ）は、前記８つの階調に対応する８つの電圧を生成すべく８つのオペアンプを活性化す
るときの消費電力（定常電力×８＋負荷電力×８）より、定常電力６つ分だけ小さくなる
。従って、本発明に係る第２の表示装置の駆動装置は、前記代表階調に対応する前記オペ
アンプ（上記の例での２つのオペアンプ）より多数である、前記第２の複数の階調に対応
する複数のオペアンプ（上記の例での８つのオペアンプ）を活性化する従来の表示装置の
駆動装置に比して、消費電力を低減することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】実施形態の表示装置の駆動装置の構成を示す図。
【図２】実施形態の論理回路の構成を示す図。
【図３】実施形態の記憶回路及びデコーダの構成を示す図。
【図４】実施形態の変換テーブルの構成を示す図。
【図５】実施形態の駆動装置の動作を示す図。
【図６】変形例１の動作を示す図。
【図７】変形例２の動作を示す図。
【発明を実施するための形態】
【００１９】
本発明に係る表示装置の駆動装置の実施形態について図面を参照して説明する。
図１は、実施形態の表示装置の駆動装置の構成を示す。実施形態の駆動装置１は、線順
次での駆動に従って表示装置に４階調を表示させるべく、より具体的には、液晶パネルの
ような表示装置が備える複数の薄膜トランジスタのソース線に、画像データにより規定さ
れる階調に対応する電圧を前記表示装置との接続点である接続端ＰＡ、ＰＢ、ＰＣ、．．
．に、横ラインＭ１、Ｍ２、Ｍ３、Ｍ４及び縦ラインＬＡ、ＬＢ、ＬＣ、．．．経由で印
加する機能を有する。
【００２０】
駆動装置１は、当該機能を果たすべく、図１に示すように、オペアンプ１１、１２、１
３、１４と、論理回路２１、２２、２３、２４と、スイッチ４１、４２、４３、４４と、
スイッチ５１Ａ、５２Ａ、５３Ａ、５４Ａ、５１Ｂ、５２Ｂ、５３Ｂ、５４Ｂ、５１Ｃ、
５２Ｃ、５３Ｃ、５４Ｃ、．．．と、記憶回路６０と、デコーダ７０Ａ、７０Ｂ、７０Ｃ
、．．．と、スイッチ８０Ａ、８０Ｂ、８０Ｃ、．．．と、制御回路９０と、抵抗器Ｒ１
、Ｒ２、Ｒ３、Ｒ４、Ｒ５と、スイッチＳＷＡ、ＳＷＢ、ＳＷＣ、．．．と、スイッチｓ
ｗａ、ｓｗｂ、ｓｂｃ、．．．とを有する。
【００２１】
オペアンプ１１〜１４は、電源電位ＶＤＤ（例えば、３Ｖ、５Ｖ等）及び接地電位ＶＳ
Ｓに基づき抵抗器Ｒ１〜Ｒ５を用いた抵抗分圧により規定される、４つの階調に対応する
４つの電圧Ｖｐ、Ｖｑ、Ｖｒ、Ｖｓを横ラインＭ１〜Ｍ４に出力する。オペアンプ１１が
出力する電圧Ｖｐ、オペアンプ１２が出力する電圧Ｖｑ、オペアンプ１３が出力する電圧
Ｖｒ、オペアンプ１４が出力する電圧Ｖｓ間の関係は、Ｖｐ＞Ｖｑ＞Ｖｒ＞Ｖｓである。
ここで、名称「オペアンプ」は、従来知られたオペアンプを含む一般的な増幅器を総称す
る意図で用いられている。
【００２２】
論理回路２１〜２４は、横ラインＭ１〜Ｍ４及びオペアンプ１１〜１４間に設けられて
おり、制御回路９０の制御下で、オペアンプ１１〜１４を活性化し又は非活性化する。
【００２３】
スイッチ４１〜４４は、横ラインＭ１〜Ｍ４及び接地電位ＶＳＳ間に設けられており、
より詳しくは、例えば、スイッチ４１は、横ラインＭ１及び接地電位ＶＳＳ間に設けられ
ている。
【００２４】
スイッチ５１Ａ〜５４Ａ、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ、．．．は、縦ラインＬＡ
、ＬＢ、ＬＣ、．．．及び横ラインＭ１、Ｍ２、Ｍ３、Ｍ４間にマトリクス状に設けられ
ており、より具体的には、例えば、スイッチ５１Ａは、縦ラインＬＡ及び横ラインＭ１間
に設けられている。
【００２５】
記憶回路６０は、上記した表示装置に表示させるべき画像を規定する、複数の画像デー
タＤＡＴＡＡ、ＤＡＴＡＢ、ＤＡＴＡＣ、．．．を記憶する。
【００２６】
デコーダ７０Ａ、７０Ｂ、７０Ｃ、．．．は、制御回路９０による制御下で、記憶回路
６０に記憶されている複数の画像データＤＡＴＡＡ、ＤＡＴＡＢ、ＤＡＴＡＣ、．．．に
対応する切換制御信号ＳＷ＿ＣＮＴＡ、ＳＷ＿ＣＮＴＢ、ＳＷ＿ＣＮＴＣ、．．．をスイ
ッチ５１Ａ〜５４Ｃ、．．．に出力する。
【００２７】
より詳しくは、デコーダ７０Ａ、７０Ｂ、７０Ｃ、．．．及び制御回路９０は、協働し
て、論理回路２１〜２４による活性化及び非活性化を制御するための活性制御信号ＡＰ、
ＬＰ、ＳＥを論理回路２１〜２４に出力し、スイッチ４１〜４４の開閉を制御するための
開閉制御信号ＢＰをスイッチ４１〜４４に出力し、スイッチＳＷＡ、ＳＷＢ、ＳＷＣ、．
．．の開閉を制御するための開閉制御信号ＵＰをスイッチＳＷＡ、ＳＷＢ、ＳＷＣ、．．
．に出力し、スイッチｓｗａ、ｓｗｂ、ｓｗｃ、．．．の開閉を制御するための開閉制御
信号ＤＰをスイッチｓｗａ、ｓｗｂ、ｓｗｃ、．．．に出力し、スイッチ５１Ａ〜５４Ａ
、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ、．．．の開閉を制御するための開閉制御信号ＣＰを
スイッチ５１Ａ〜５４Ａ、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ、．．．に出力する。
【００２８】
スイッチ８０Ａ、８０Ｂ、８０Ｃ、．．．は、上記した表示装置の接続端ＰＡ、ＰＢ、
ＰＣ及び縦ラインＬＡ、ＬＢ、ＬＣ、．．．間に設けられており、例えば、スイッチ８０
Ａは、接続端ＰＡ及び縦ラインＬＡ間に設けられている。
【００２９】
制御回路９０は、駆動装置１全体の動作を制御すべく、上記したような制御信号ＡＰ、
ＬＰ、ＳＥ、ＢＰ、ＣＰ、ＵＰ、ＤＰを出力する。
【００３０】
スイッチＳＷＡ、ＳＷＢ、ＳＷＣ、．．．は、縦ラインＬＡ、ＬＢ、ＬＣ、．．．及び
電源電位ＶＤＤ間に設けられており、例えば、スイッチＳＷＡは、縦ラインＬＡ及び電源
電位ＶＤＤ間に設けられている。
【００３１】
スイッチｓｗａ、ｓｗｂ、ｓｗｃ、．．．は、縦ラインＬＡ、ＬＢ、ＬＣ、．．．及び
接地電位ＶＳＳ間に設けられており、例えば、スイッチｓｗａは、縦ラインＬＡ及び接地
電位Ｖｓｓ間に設けられている。
【００３２】
図２は、実施形態の論理回路の構成を示す。論理回路２１は、当該論理回路２１の動作
電圧ＶＤＤ、即ち、電源電圧ＶＤＤより低い動作電圧Ｖｄｄ（例えば、１．５Ｖ）、及び
電源電圧ＶＤＤの両電圧で動作し、具体的には、後述されるような、電源電位ＶＤＤと、
スイッチＳＷＡと、縦ラインＬＡ、ＬＢ、ＬＣ、．．．のうちの少なくとも１つ以上の縦
ラインと、スイッチ５１Ａ、５１Ｂ、５１Ｃ、．．．のうちの少なくとも１つ以上のスイ
ッチとを経由して横ラインＭ１に印加される電源電圧ＶＤＤを検出すべく、図２に示され
るように、レベルシフタ２１１と、フリップフロップ２１２と、論理積（ＡＮＤ）回路２
１３と、レベルシフタ２１４と、スイッチ２１５とから構成されている。ここで、レベル
シフタ２１１、フリップフロップ２１２、論理積回路２１３は、電圧Ｖｄｄで動作し、レ
ベルシフタ２１４は、電圧ＶＤＤで動作する。
【００３３】
スイッチ２１５は、制御信号９０からの活性制御信号ＳＥに従って、横ラインＭ１及び
レベルシフタ２１１間を接続又は遮断する。
【００３４】
レベルシフタ２１１は、横ラインＭ１に印加されている電源電圧ＶＤＤの電圧レベルを
低くシフトさせる。フリップフロップ２１２は、制御回路９０からの活性制御信号ＬＰに
同期してレベルシフタ２１１からの信号Ｌ１をラッチする。論理積回路２１３は、フリッ
プフロップ２１２から出力される信号Ｌ２及び制御回路９０からの活性制御信号ＡＰ間に
論理積を施し信号Ｌ３を出力し、換言すれば、活性制御信号ＡＰにより規定されるタイミ
ングで信号Ｌ３を出力する。レベルシフタ２１４は、信号Ｌ３の電圧レベルを高くする。
このようにして、論理回路２１は、オペアンプ１１を活性化又は非活性化させるための電
力制御信号ＰＳ１を出力する。他の論理回路２２〜２４もまた、論理回路２１と同様な構
成及び動作を有することから、電力制御信号ＰＳ２〜ＰＳ４をオペアンプ１２〜１４に出
力する。
【００３５】
上記した論理回路２１〜２４の構成に代えて、電源電圧ＶＤＤ及び論理回路２１〜２４
の動作電圧Ｖｄｄが同一又は近似するとき（例えば、両電圧ＶＤＤ、Ｖｄｄともに５Ｖ近
傍であるとき）には、論理回路２１〜２４は、スイッチ２１５、フリップフロップ２１２
、及び論理積回路２１３からなる構成によっても、上記したと同様な、電力制御信号ＰＳ
１〜ＰＳ４を出力することができる。
【００３６】
図３は、実施形態の記憶回路及びデコーダの構成を示す。実施形態の記憶回路及びデコ
ーダの説明及び理解を容易にすべく、図３を用いた説明は、４階調に代えて６４階調（６
ビット）を前提とし、また、４個のオペアンプ１１〜１４に代えて、６４個のオペアンプ
ＯＰ０〜ＯＰ６３が存在し、４個のスイッチ５１Ａ〜５４Ａに代えて、６４個のスイッチ
ＳＷＡ０〜ＳＷＡ６３が存在することを想定する。
【００３７】
記憶回路６０は、図３に示されるように、画像データＤＡＴＡＡ、ＤＡＴＡＢ、ＤＡＴ
ＡＣ、．．．を記憶しており、例えば、画像データＤＡＴＡＡは、６４階調のうちの１つ
の階調を規定する画像データＤ５〜Ｄ０（６ビット）と、２、４、８、１６、３２、６４
のうちのいずれかの値である表示色数データＧＳとからなり、画像データＤ５〜Ｄ０及び
表示色数データＧＳは、アドレスが付与されている。例えば、画像データＤＡＴＡＡにお
けるアドレスＡ０には、「０００１１０」である画像データＤ５〜Ｄ０及び「２」である
表示色数データＧＳが記憶されている。他の画像データＤＡＴＡＢ、ＤＡＴＡＣ、．．．
も、画像データＤＡＴＡＡと同様な構成を有する。
【００３８】
デコーダ７０Ａは、図３に示されるように、記憶回路６０に記憶されている画像データ
ＤＡＴＡＡにおける画像データＤ５〜Ｄ０及び表示色数データＧＳに基づき、スイッチＳ
ＷＡ０〜ＳＷＡ６３の接続及び遮断を制御するための切換制御信号ＳＣＡ０〜ＳＣＡ６３
をスイッチＳＷＡ０〜ＳＷＡ６３に出力すべく、デコーダ７０Ａは、図３に示されるよう
に、画像データＤ５〜Ｄ０及び表示色数データＧＳを切換制御信号ＳＣＡ０〜ＳＣＡ６３
に変換するコンバータ７１Ａと、画像データＤＡＴＡＡにおけるアドレスをカウントする
アドレスカウンタ７２Ａとを有し、更に、コンバータ７１Ａは、画像データＤ５〜Ｄ０、
表示色数データＧＳ、オペアンプＯＰ０〜ＯＰ６３の番号間の関係を規定する変換テーブ
ル７３Ａを備える。
【００３９】
図４は、実施形態の変換テーブルの構成を示す。変換テーブル７３Ａは、図４に示され
るように、オペアンプＯＰの番号、画像データＤ５〜Ｄ０の値、表示色数データＧＳの値
からなる。変換テーブル７３Ａは、例えば、階調データＧＳが「１６」である場合には、
「０００１００」から「０００１１１」までに亘る４つの画像データＤ５〜Ｄ０が、「○
」印が付与された１つの画像データ「０００１００」に対応する１つのオペアンプＯＰ４
により代表されることを示す。換言すれば、「０００１００」から「０００１１１」まで
に亘る４つの階調が、「○」印が付与された１つの代表階調「０００１００」に対応する
１つのオペアンプＯＰ４により代表されることを示す。
【００４０】
図３に戻り、アドレスカウンタ７２Ａは、記憶回路６０の画像データＤＡＴＡＡでアド
レスＡ０を指定し、これにより、コンバータ７１Ａは、アドレスＡ０に対応する画像デー
タＤ５〜Ｄ０及び表示色数データＧＳを読み出す（以下、画像データＤＡＴＡＡにおける
アドレスＡ０に対応する画像データＤ５〜Ｄ０及び表示色数データＧＳを「画像データＤ
５〜Ｄ０（Ａ＿Ａ０）及び表示色数データＧＳ（Ａ＿Ａ０）」と定義し、他のアドレスＡ
１、Ａ２、．．．についても、また、他の画像データＤＡＴＡＢ、ＤＡＴＡＣ、．．．に
ついても同様に定義する。）。コンバータ７１Ａは、画像データＤ５〜Ｄ０（Ａ＿Ａ０）
が「０００１１０」であり、また、表示色数データＧＳ（Ａ＿Ａ０）が「２」であること
から、変換テーブル７３Ａの表示色数データＧＳ＝「２」を参照し、これにより、「○」
印の代表階調「００００００」に対応するオペアンプＯＰ０を検索する。コンバータ７１
Ａは、オペアンプＯＰ０に対応するスイッチＳＷＡ０を接続状態にし他方で他のスイッチ
ＳＷＡ１〜ＳＷＡ６３を遮断にすることを指示する切換制御信号ＳＣＡ０〜ＳＣＡ６３（
図１のＳＷ＿ＣＮＴＡに相当）をスイッチＳＷＡ０〜ＳＷＡ６３に出力し、これにより、
縦ラインＬＡ（図１の縦ラインＬＡと同一）と横ラインＨＬ０（図１の横ラインＭ１〜Ｍ
４のいずれかに相当）とを接続し、即ち、縦ラインＬＡとオペアンプＯＰ０とを接続する
。
【００４１】
デコーダ７０Ａが、画像データＤ５〜Ｄ０（Ａ＿Ａ０）、表示色数データＧＳ（Ａ＿Ａ
０）に対応する切換制御信号ＳＣＡ０〜ＳＣＡ６３を出力する動作に同期にして、他のデ
コーダ７０Ｂ、７０Ｃ、．．．も、同様にして、画像データＤ５〜Ｄ０（Ｂ＿Ａ０）、表
示色数データＧＳ（Ｂ＿Ａ０）に対応する切換制御信号ＳＣＢ０〜ＳＣＢ６３、画像デー
タＤ５〜Ｄ０（Ｃ＿Ａ０）、表示色数データＧＳ（Ｃ＿Ａ０）に対応する切換制御信号Ｓ
ＣＣ０〜ＳＣＣ６３、．．．を、横ラインＨＬ０〜ＨＬ６３及び縦ラインＬＢ、ＬＣ、．
．．に設けられたスイッチＳＷＢ０〜ＳＷＢ６３（図示せず。図１のスイッチ５１Ｂ〜５
４Ｂに相当）、スイッチＳＷＣ０〜ＳＷＣ６３（図示せず。図１のスイッチ５１Ｃ〜５４
Ｃに相当。）に出力する。
【００４２】
従って、例えば、画像データＤ５〜Ｄ０（Ｂ＿Ａ０）「００１１００」、表示色数デー
タＧＳ（Ｂ＿Ａ０）「２」に対応する切換制御信号ＳＣＢ０〜ＳＣＢ６３によりスイッチ
ＳＷＢ０が接続状態にされ、また、画像データＤ５〜Ｄ０（Ｃ＿Ａ０）「０１１０１１」
、表示色数データＧＳ（Ｃ＿Ａ０）「２」に対応する切換制御信号ＳＣＣ０〜ＳＣＣ６３
により、スイッチＳＷＣ０が接続状態にされる。加えて、表示色数データＧＳ（Ａ＿Ａ０
）＝表示色数データＧＳ（Ｂ＿Ａ０）＝表示色数データＧＳ（Ｃ＿Ａ０）＝「２」である
ことから、オペアンプＯＰ０、ＯＰ６３以外のオペアンプＯＰ１〜ＯＰ６２は、活性化さ
れず、他方で、上記した画像データＤ５〜Ｄ０（Ａ＿Ａ０）、Ｄ５〜Ｄ０（Ｂ＿Ａ０）、
Ｄ５〜Ｄ０（Ｃ＿Ａ０）に従って、オペアンプＯＰ０のみが活性化され、オペアンプＯＰ
６３は活性化されないことになる。
【００４３】
アドレスカウンタ７２Ａは、アドレスＡ０に引き続き、記憶回路６０の画像データＤＡ
ＴＡＡにおいてアドレスＡ１を指定し、これにより、コンバータ７１Ａは、記憶回路６０
から、アドレスＡ１に対応する画像データＤ５〜Ｄ０（Ａ＿Ａ１）及び表示色数データＧ
Ｓ（Ａ＿Ａ１）を読み出す。コンバータ７１Ａは、画像データＤ５〜Ｄ０（Ａ＿Ａ１）が
「１００００１」であり、表示色数データＧＳ（Ａ＿Ａ１）が「８」であることから、変
換テーブル７３Ａを参照し、「○」印が付いた代表階調「１００１００」に対応するオペ
アンプＯＰ３６を検索する。コンバータ７１Ａは、スイッチＳＷＡ３６を接続状態にし他
方で他のスイッチＳＷＡ０〜ＳＷＡ３５、ＳＷＡ３７〜ＳＷＡ６３を遮断状態にすること
を指示する切換信号ＳＣＡ０〜ＳＣＡ６３をスイッチＳＷＡ０〜ＳＷＡ６３に出力し、こ
れにより、縦ラインＬＡと横ラインＨＬ３６とを接続し、即ち、縦ラインＬＡとオペアン
プＯＰ３６とを接続する。
【００４４】
上記したと同様に、デコーダ７０Ａが、画像データＤ５〜Ｄ０（Ａ＿Ａ１）、表示色数
データＧＳ（Ａ＿Ａ１）に対応する切換制御信号ＳＣＡ０〜ＳＣＡ６３を出力するタイミ
ングに同期して、他のデコーダ７０Ｂ、７０Ｃ、．．．も、画像データＤ５〜Ｄ０（Ｂ＿
Ａ１）、表示色数データＧＳ（Ｂ＿Ａ１）に対応する切換制御信号ＳＣＢ０〜ＳＣＢ６３
、画像データＤ５〜Ｄ０（Ｃ＿Ａ１）、表示色数データＧＳ（Ｃ＿Ａ１）に対応する切換
制御信号ＳＣＣ０〜ＳＣＣ６３、．．．を、スイッチＳＷＢ０〜ＳＷＢ６３、スイッチＳ
ＷＣ０〜ＳＷＣ６３、．．．に出力する。
【００４５】
上述した内容を更に詳述すると、例えば、表示色数データＧＳ（Ａ＿Ａ０）＝表示色数
データＧＳ（Ｂ＿Ａ０）＝表示色数データＧＳ（Ｃ＿Ａ０）＝「４」であり、画像データ
Ｄ５〜Ｄ０（Ａ＿Ａ０）＝「００００００」、Ｄ５〜Ｄ０（Ｂ＿Ａ０）＝「０００００１
」、Ｄ５〜Ｄ０（Ｃ＿Ａ０）＝「００００１０」であるとき、デコーダ７０Ａ、７０Ｂ、
７０Ｃは、階調「００００００」、「０００００１」、「００００１０」に対応する３つ
のオペアンプＯＰ０、ＯＰ１、ＯＰ２を活性化するのではなく、それら３つの階調を代表
する代表階調「００００００」に対応するオペアンプＯＰ０のみを活性化する。ここで、
オペアンプの消費電力は、従来知られたように、定常電力（オペアンプの負荷の大きさ（
階調の数）に拘わらず消費される電力）と、負荷電力（オペアンプの負荷により変動する
電力）とからなり、１つのオペアンプで３つの階調を賄うときの消費電力（定常電力×１
＋負荷電力×３）は、従来のような、３つのオペアンプで３つの階調を賄うときの消費電
力（定常電力×３＋負荷電力×３）より小さい。従って、上記したデコーダ７０Ａ、７０
Ｂ、７０Ｃが、１個のオペアンプＯＰ０のみを活性化することにより、３個のオペアンプ
ＯＰ０、ＯＰ１、ＯＰ２を活性化する従来技術に比して、消費電力を低減することができ
る。
【００４６】
図５は、実施形態の駆動装置の動作を示す。駆動装置１は、図５に示すように、線順次
方式で、即ち、表示装置の複数のゲート線（図示せず）を一本ずつ順次駆動する駆動方式
に従って表示装置を駆動する。即ち、１本のゲート線は、１水平同期期間（１Ｈ）に亘っ
て駆動され、当該１水平同期期間中に、複数のソース線に対応する縦ラインＬＡ、ＬＢ、
ＬＣ、．．．を経由して、画像データＤ５〜Ｄ０（Ａ＿Ａ０）、画像データＤ５〜Ｄ０（
Ｂ＿Ａ０）、画像データＤ５〜Ｄ０（Ｃ＿Ａ０）、．．．等により規定される階調に対応
する電圧を前記複数のソース線に印加する。線順次であることから、上記したように、デ
コーダ７０Ａ、７０Ｂ、７０Ｃ、．．．は、相互に同期的に動作し、より正確には、相互
に同時に動作し、例えば、画像データＤ５〜Ｄ０（Ａ＿Ａ０）、画像データＤ５〜Ｄ０（
Ｂ＿Ａ０）、画像データＤ５〜Ｄ０（Ｃ＿Ａ０）、．．．により特定される切換制御信号
ＳＷ＿ＣＮＴＡ、ＳＷ＿ＣＮＴＢ、ＳＷ＿ＣＮＴＣ、．．．を同時にスイッチ５１Ａ〜５
４Ａ、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃに出力する。以下、説明及び理解を容易にすべく
、デコーダ７０Ａの動作を中心に説明する。
【００４７】
第１の水平同期期間ＨＳＰ１では、オン期間ＯＮＴ１で、デコーダ７０Ａは、画像デー
タＤ５〜Ｄ０（Ａ＿Ａ０）により規定される階調、例えば、階調「４」に対応するオペア
ンプ１１を電力制御信号ＰＳ１（ハイレベル）を用いて活性化すると共に、他のオペアン
プ１２、１３、１４を電力制御信号ＰＳ２、ＰＳ３、ＰＳ４（いずれもローレベル）を用
いて非活性化し、表示装置に当該階調「４」を表示させる。
【００４８】
上記表示の後、オフ期間ＯＦＴ１の開始時刻ｔ１で、制御回路９０は、スイッチ８０Ａ
、８０Ｂ、８０Ｃ、．．．の開閉を制御するための開閉制御信号ＣＰ（ローレベル）によ
り、スイッチ８０Ａ、８０Ｂ、８０Ｃ、．．．を遮断状態にすると共に、論理回路２１〜
２４は、電力制御信号ＰＳ１〜ＰＳ４（いずれもローレベル）により、オペアンプ１１〜
１４を非活性化する。これにより、オフ期間ＯＦＴ１に亘り、縦ラインＬＡ、ＬＢ、ＬＣ
、．．．と接続端ＰＡ、ＰＢ、ＰＣ、．．．とは、遮断状態の状態を続け、他方で、オペ
アンプ１１〜１４は、非活性化状態を続ける。
【００４９】
時刻ｔ１の後、時刻ｔ２で、制御回路９０は、開閉制御信号ＢＰ（ハイレベル）により
スイッチ４１〜４４を接続状態にし、即ち、横ラインＭ１、Ｍ２、Ｍ３、Ｍ４及び接地電
位ＶＳＳ間を接続し、また、開閉制御信号ＤＰ（ハイレベル）によりスイッチｓｗａ、ｓ
ｗｂ、ｓｗｃ、．．．を接続状態にし、即ち、縦ラインＬＡ、ＬＢ、ＬＣ、．．．及び接
地電位ＶＳＳ間を接続する。前者の接続により、横ラインＭ１、Ｍ２、Ｍ３、Ｍ４に残存
しているかもしれない電荷を放電し、また、後者の接続により、縦ラインＬＡ、ＬＢ、Ｌ
Ｃ、．．．に残存しているかもしれない電荷を放電する。上記したように、オン期間ＯＮ
Ｔ１では、オペアンプ１１のみが活性化されていたことから、オペアンプ１１に接続され
ている横ラインＭ１のみに電荷が残存しており、上記の接続により、横ラインＭ１を放電
すると共に、当該横ラインＭ１に接続されていた、縦ラインＬＡ、ＬＢ、ＬＣのいずれか
のものを放電する。
【００５０】
上記した放電を開始した後、時刻ｔ３になると、制御回路９０は、開閉制御信号ＢＰ（
ローレベル）、開閉制御信号ＢＰ（ローレベル）を出力することにより、スイッチ４１〜
４４、スイッチｓｗａ、ｓｗｂ、ｓｗｃ、．．．を遮断する。
【００５１】
時刻ｔ４で、デコーダ７０Ａは、記憶回路６０から、画像データＤ５〜Ｄ０（Ａ＿Ａ０
）に引き続く画像データＤ５〜Ｄ０（Ａ＿Ａ１）を読み出し、換言すれば、次ぎの水平同
期期間である第２の水平同期期間ＨＳＰ２に表示すべき階調を規定する画像データＤ５〜
Ｄ０（Ａ＿Ａ１）を読み出し、当該画像データＤ５〜Ｄ０（Ａ＿Ａ１）に対応する切換制
御信号ＳＷ＿ＣＮＴＡをスイッチ５１Ａ〜５４Ａに出力し、これにより、縦ラインＬＡと
、画像データＤ５〜Ｄ０（Ａ＿Ａ１）が表示すべき階調に対応する、オペアンプ１１〜１
４のうちの１つのオペアンプとを接続状態にする。以下の説明では、画像データＤ５〜Ｄ
０（Ａ＿Ａ１）により規定される階調「３」に従った、当該切換制御信号ＳＷ＿ＣＮＴＡ
によるスイッチ５１Ａ〜５４Ａの接続及び遮断により、縦ラインＬＡとオペアンプ１２と
が接続されたことを想定する。
【００５２】
時刻ｔ５で、制御回路９０は、開閉制御信号ＵＰ（ハイレベル）により、スイッチＳＷ
Ａ、ＳＷＢ、ＳＷＣ、．．．を接続状態にし、即ち、縦ラインＬＡ、ＬＢ、ＬＣ、．．．
と電源電位ＶＤＤとを接続し、これにより、縦ラインＬＡ、ＬＢ、ＬＣ、．．．を電源電
位ＶＤＤに設定する。上記したように、オペアンプ１２が既に縦ラインＬＡに接続されて
いることから、オペアンプ１２の出力端、即ち、横ラインＭ２は、縦ラインＬＡ及びスイ
ッチ５２Ａ経由で電源電位ＶＤＤに設定され、即ち、充電される。
【００５３】
同時刻ｔ５に、制御回路９０は、切換制御信号ＳＥ（ハイレベル）により、横ラインＭ
１〜Ｍ４を論理回路２１〜２４に一斉に接続し、より詳しくは、例えば、図２に示される
ように、横ラインＭ１を論理回路２１に接続する。
【００５４】
時刻ｔ６で、制御回路９０は、論理回路１１〜１４に活性制御信号ＬＰ、ＡＰを出力し
、論理回路２１〜２４は、当該活性制御信号ＬＰ、ＡＰの立ち上がりで、横ラインＭ１〜
Ｍ４上に電源電位ＶＤＤがあるか否か、換言すれば、横ラインＭ１〜Ｍ４のいずれのもの
が充電されているかを確認する。
【００５５】
ここで、上記したように、横ラインＭ１〜Ｍ４のうち横ラインＭ２のみが電源電位ＶＤ
Ｄに充電されている。従って、論理回路２２のみが、横ラインＭ２上に電源電位ＶＤＤを
検出し、その結果として、オペアンプ１２に電力制御信号ＰＳ２（ハイレベル）を印加す
ることにより、オペアンプ１２を活性化すべきであることを認識する。他方、他の論理回
路２１、２３、２４は、横ラインＭ１、Ｍ３、Ｍ４上に電源電位ＶＤＤを検出せず、その
結果、オペアンプ１１、１３、１４に電力制御信号ＰＳ１、ＰＳ３、ＰＳ４（ローレベル
）を印加することにより、オペアンプ１１、１３、１４を非活性化すべきであることを認
識する。
【００５６】
第１の水平同期期間ＨＳＰ１に引き続く第２の水平同期期間ＨＳＰ２のオン期間ＯＮＴ
２の開始時刻ｔ７で、論理回路２２は、電力制御信号ＰＳ２（ハイレベル）によりオペア
ンプ１２を活性化し、他方で、論理回路２１、２３、２４は、電力制御信号ＰＳ１、ＰＳ
３、ＰＳ４（ローレベル）によりオペアンプ１１、１３、１４を非活性化する。加えて、
時刻ｔ７のとき、制御回路９０は、開閉制御信号ＣＰ（ハイレベル）により、スイッチＳ
ＷＡ、ＳＷＢ、ＳＷＣ、．．．を接続状態にし、即ち、縦ラインＬＡ、ＬＢ、ＬＣ、．．
．と出力端ＰＡ、ＰＢ、ＰＣ、．．．とを接続する。これにより、オペアンプ１２から出
力される電圧Ｖｑが、横ラインＭ２、スイッチ５２Ａ、縦ラインＬＡを経由して、出力端
ＰＡから出力される。
【００５７】
上述したように、実施形態の駆動装置１では、制御回路９０、デコーダ７０Ａ、論理回
路２１〜２４は、協働して、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦＴ１のときに
、第２の水平同期期間ＨＳＰ２のときに表示すべき画像データＤ５〜Ｄ０（Ａ＿Ａ１）に
基づいて、第２の水平同期期間ＨＳＰ２のオン期間ＯＮＴ２のときに必要なオペアンプ１
２のみを活性化すべきこと、及び他のオペアンプ１１、１３、１４を非活性化すべきこと
を認識し、上記したオン期間ＯＮＴ２の開始時刻ｔ７になると、オペアンプ１２のみを活
性化し、他方で、他のオペアンプ１１、１３、１４を非活性化することから、全てのオペ
アンプ１１〜１４を常時活性化する従来の駆動装置に比して、消費電力をより低減するこ
とが可能となる。
【００５８】
上記したような、デコーダ７０Ａが、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦＴ
１のときに、オペアンプ１２を活性化することに加えて、デコーダ７０Ａに同期して動作
するデコーダ７０Ｂ、及び論理回路２１〜２４が、協働して、第１の水平同期期間ＨＳＰ
１でのオフ期間ＯＦＴ１のときに、第２の水平同期期間ＨＳＰ２のときに表示すべき画像
データＤ５〜Ｄ０（Ｂ＿Ａ１）に基づき、第２の水平同期期間ＨＳＰ２のオン期間ＯＮＴ
２のときに必要な、例えば、オペアンプ１１のみを活性化すべきことを認識し、さらに、
デコーダ７０Ａ、７０Ｂに同期して動作するデコーダ７０Ｃ、及び論理回路２１〜２４が
、協働して、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦＴ１のときに、第２の水平同
期期間ＨＳＰ２のときに表示すべき画像データＤ５〜Ｄ０（Ｃ＿Ａ１）に基づき、第２の
水平同期期間ＨＳＰ２のオン期間ＯＮＴ２のときに必要な、例えば、オペアンプ１２のみ
を活性化すべきことを認識する場合には、結果的には、第２の水平同期期間ＨＳＰ２のオ
ン期間ＯＮＴ２の開始時刻ｔ７のときに、論理回路２１〜２４は、オペアンプ１１、１２
のみを活性化する。即ち、駆動装置１は、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦ
Ｔ１のときに、第２の水平同期期間ＨＳＰ２のときに表示すべき複数の画像データＤ５〜
Ｄ０（Ａ＿Ａ１）、Ｄ５〜Ｄ０（Ｂ＿Ａ１）、Ｄ５〜Ｄ０（Ｃ＿Ａ１）、．．．に基づき
、オペアンプ１１〜１４のうち第２の水平期間ＨＳＰ２のオン期間ＯＮＴ２のときに必要
なものを認識し、上記した時刻ｔ７のとき、当該必要なオペアンプのみを活性化すること
から、オペアンプ１１〜１４の全てを常時活性化していた従来の駆動装置に比して、消費
電力を低減することができる。
【００５９】
《変形例１》
上記したような、デコーダ７０Ａが画像データＤ５〜Ｄ０（Ａ＿Ａ１）に対応する切換
制御信号ＳＷ＿ＣＮＴＡをスイッチ５１Ａ〜５４Ａに出力するタイミングに同期して、他
のデコーダ７０Ｂ、７０Ｃ、．．．が、画像データＤ５〜Ｄ０（Ｂ＿Ａ１）、Ｄ５〜Ｄ０
（Ｃ＿Ａ１）、．．．に対応する切換制御信号ＳＷ＿ＣＮＴＢ、ＳＷ＿ＣＮＴＣ、．．．
をスイッチ５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ、．．．に出力することに代えて、デコーダ
７０Ａ、７０Ｂ、７０Ｃ、．．．が、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦＴ１
の間に、図６に示されるように、切換制御信号ＳＷ＿ＣＮＴＡ、ＳＷ＿ＣＮＴＢ、ＳＷ＿
ＣＮＴＣ、．．．を、スイッチ５１Ａ〜５４Ａ、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ、．．
．に順次に出力することにより、より詳しくは、オフ期間ＯＦＴ１の間に、図５で示され
るような、時刻ｔ１から時刻ｔ７までの動作を内容とする１サイクルを、縦ラインＬＡ、
ＬＢ、ＬＣ、．．．に当該縦ラインＬＡ、ＬＢ、ＬＣ、．．．の順に行うことにより、上
記の実施形態と同様にオペアンプ１１〜１４のうちのいずれのものを活性化すべきかを認
識することができることに加えて、活性化すべきオペアンプをどの程度活性化すべきかま
でをも認識することができる。
【００６０】
より詳しくは、例えば、デコーダ７０Ａが、画像データＤ５〜Ｄ０（Ａ＿Ａ１）に対応
する切換制御信号ＳＷ＿ＣＮＴＡを出力する結果として、論理回路２１は、オペアンプ１
１を縦ライン１本分活性化すべきことを認識し、次に、デコーダ７０Ｂが、画像データＤ
５〜Ｄ０（Ｂ＿Ａ１）に対応する切換制御信号ＳＷ＿ＣＮＴＢを出力する結果として、論
理回路２２は、オペアンプ１２を縦ライン１本分活性化すべきことを認識し、さらに次に
、デコーダ７０Ｃが、画像データＤ５〜Ｄ０（Ｃ＿Ａ１）に対応する切換制御信号ＳＷ＿
ＣＮＴＣを出力する結果として、論理回路２２は、オペアンプ１２を更に縦ライン１分活
性化すべきこと、即ち、オペアンプ１２を合計で縦ライン２本分活性化すべきことを知得
する。このようにして、論理回路２１〜２４は、活性化すべきオペアンプについて、縦ラ
イン何本分を活性化すべきかを認識し、これにより、電力制御信号ＰＳ１〜ＰＳ４により
、活性化すべき程度を制御し、この結果、上記した実施形態に比して、より的確な活性化
を行なうことができ、消費電力をより低減することが可能となる。
【００６１】
《変形例２》
上記したような変形例１の動作に代えて、図７に示されるように、デコーダ７０Ａ、７
０Ｂ、７０Ｃ、．．．を、即ち、切換制御信号ＳＷ＿ＣＮＴＡ、ＳＷ＿ＣＮＴＢ、ＳＷ＿
ＣＮＴＣ、．．．を複数のブロックＢＬ１、ＢＬ２、ＢＬ３、．．．に分割し、換言すれ
ば、例えば、ブロックＢＬ１をデコーダ７０Ａ、７０Ｂ、７０Ｃ、７０Ｄから構成する。
【００６２】
加えて、オフ期間ＯＦＴ１の間に、図５で示されるような、時刻ｔ１から時刻ｔ７まで
の動作を内容をとする１サイクルを、ブロックＢＬ１、ブロックＢＬ２、ブロックＢＬ３
、．．．に、当該ブロックＢＬ１、ブロックＢＬ２、ブロックＢＬ３、．．．の順に行い
、しかも、同一のデコーダ７０から切換制御信号ＳＷ＿ＣＮＴを一斉に出力させる、例え
ば、デコーダ７０Ａから出力される切換制御信号ＳＷ＿ＣＮＴＡ、ＳＷ＿ＣＮＴＢ、ＳＷ
＿ＣＮＴＣ、ＳＷ＿ＣＮＴＤを一斉に出力することにより、上記した実施形態よりも消費
電力を低減することができる。
【００６３】
より具体的には、第１の水平同期期間ＨＳＰ１でのオフ期間ＯＦＴ１のとき、デコーダ
７０Ａ〜７０Ｄが、切換制御信号ＳＷ＿ＣＮＴＡ〜ＳＷ＿ＣＮＴＤを同時に出力すること
により、論理回路２１〜２４は、例えば、オペアンプ１１、１２を活性化すべきことを認
識し、次に、デコーダ７０Ｅ〜７０Ｈが、切換制御信号ＳＷ＿ＣＮＴＥ〜ＳＷ＿ＣＮＴＨ
を同時に出力することにより、論理回路２１〜２４は、例えば、オペアンプ１１、１３を
活性化すべきことを認識し、さらに次に、デコーダ７０Ｉ〜７０Ｌが、切換制御信号ＳＷ
＿ＣＮＴＩ〜ＳＷ＿ＣＮＴＬを同時に出力することにより、論理回路２１〜２４は、オペ
アンプ１１、１２を活性化すべきことを認識したと想定する。この場合、オペアンプ１１
は、３つのブロックＢＬ１、ＢＬ２、ＢＬ３を賄う必要があることから、最大で縦ライン
１２本分（＝４本×３ブロック）活性化される必要があり、オペアンプ１２は、２つのブ
ロックＢＬ１、ＢＬ３を賄う必要があることから、最大で縦ライン８本分（＝４本×２ブ
ロック）活性化される必要があり、オペアンプ１３は、１つのブロックＢＬ２を賄う必要
があることから、最大で４本分（＝４本×１ブロック）活性化される必要があり、オペア
ンプ１４は、全く活性化する必要がない。
【００６４】
そこで、論理回路２１は、電力制御信号ＰＳ１を用いて、オペアンプ１１を縦ライン１
２本分活性化し、論理回路２２は、電力制御信号ＰＳ２を用いて、オペアンプ１２を縦ラ
イン８本分活性化し、論理回路２３は、電力制御信号ＰＳ３を用いて、オペアンプ１３を
縦ライン４本分活性化し、論理回路２４は、電力制御信号ＰＳ４を用いて、オペアンプ１
４を非活性化する。これにより、変形例２の全体の消費電力は、縦ライン２４本分（＝１
２本＋８本＋４本＋０本）であることから、オペアンプ１１〜１４の各々を常時活性化し
ていた、即ち、オペアンプ１１〜１４の各々を縦ライン１２本分活性化していた従来の駆
動装置の消費電力である縦ライン４８本分（＝１２本×４個のオペアンプ）に比して低減
化されることができる。
【符号の説明】
【００６５】
１  駆動装置    １１〜１４  オペアンプ    ２１〜２４  論理回路    ４１〜４４  
スイッチ    ５１Ａ〜５４Ａ、５１Ｂ〜５４Ｂ、５１Ｃ〜５４Ｃ  スイッチ    ６０  記
憶回路    ７０Ａ〜７０Ｃ  デコーダ    ９０  制御回路。
【図１】
2011013689.tif 000003
【図２】
2011013689.tif 000004
【図３】
2011013689.tif 000005
【図４】
2011013689.tif 000006
【図５】
2011013689.tif 000007
【図６】
2011013689.tif 000008
【図７】
2011013689.tif 000009
【手続補正書】
【提出日】平成22年9月24日(2010.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の階調に対応する複数の電圧を生成する複数のオペアンプのうちの第１の複数のオペアンプであって、前記複数の電圧のうちの第１の複数の電圧を生成する第１の複数のオペアンプと、
前記複数のオペアンプのうちの前記第１のオペアンプ以外の第２のオペアンプと、
前記複数のオペアンプのそれぞれを活性化または非活性化させる複数の論理回路と、
前記複数のオペアンプに接続される複数の第１の配線と、
表示装置に接続可能な複数の第２の配線と、
前記第１の配線を第１の電位に接続する第１のスイッチと、
前記第２の配線を第２の電位に接続する第２のスイッチと、
前記第２の配線を前記第１の配線に接続する第３のスイッチと、
前記複数の論理回路と前記第１のスイッチと前記第２のスイッチと前記第３のスイッチとを制御する制御回路と、を
有する表示装置の駆動装置。
【請求項２】
前記第２の配線を前記第２のスイッチにより前記第２の電位に接続する前に、前記複数の第２の配線及び前記複数の第１の配線を前記第１のスイッチにより前記第１の電位に接続することを特徴とする請求項１記載の表示装置の駆動装置。
【請求項３】
前記複数の階調のうちの２つ以上の階調と、当該２つ以上の階調を代表する、前
記複数の階調の個数より少数な複数の代表階調との関係を規定する変換テーブルを
参照して、前記複数の階調のうち前記表示装置が表示すべき第１の複数の階調の各
々を、前記複数の代表階調の１つに変換し、前記複数のオペアンプのうち、前記変
換された代表階調に対応するオペアンプを活性化するデコーダ回路とを含むことを特徴と
する請求項２記載の表示装置の駆動装置。