(57)【要約】【課題】光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置であって、低照度光の検出精度を落とすことなく、高照度光の検出を可能にし、光センサ素子が検出できる光の照度レンジを拡大できる光センサ内蔵画像表示装置の提供。【解決手段】画像表示装置と光センサ装置とが同一絶縁性基板上に形成され、前記光センサ装置は、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を２次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵画像表示装置であって、  ２次元撮像装置を構成している１ピクセル分の中に、少なくとも１個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも２個の容量値が異なる蓄積容量を備える。【選択図】図１
2011013926.tif 000002
【特許請求の範囲】
【請求項１】
画像表示装置と光センサ装置とが同一絶縁性基板上に形成され、前記光センサ装置は、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を２次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵画像表示装置であって、
２次元撮像装置を構成している１ピクセル分の中に、少なくとも１個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも２個の容量値が異なる蓄積容量を備えることを特徴とする光センサ内蔵画像表示装置。
【請求項２】
前記１ピクセル分の中に、１個の光センサ素子と、少なくとも２個の蓄積容量と、前記各蓄積容量のそれぞれに前記光センサ素子で生成された電荷を蓄積させる複数の選択スイッチを備えることを特徴とする請求項１に記載の光センサ内蔵画像表示装置。
【請求項３】
前記１ピクセル分の中に、光センサ素子と、蓄積容量と、前記蓄積容量に前記光センサ素子で生成された電荷を出力させる選択スイッチを、複数組備えることを特徴とする請求項１に記載の光センサ内蔵画像表示装置。
【請求項４】
前記１ピクセル分の中に、光センサ素子と、前記光センサ素子で生成された電荷を蓄積させる蓄積容量を、複数組備え、
それぞれの組の蓄積容量に蓄積された電荷は、前記画像表示領域の周縁部に形成された選択スイッチを介して、出力バスに取り出せるようにしたことを特徴とする請求項１に記載の光センサ内蔵画像表示装置。
【請求項５】
それぞれの組の蓄積容量に蓄積された電荷を前記選択スイッチに導く配線は、前記画像表示装置のドレイン信号線を兼ねて構成したことを特徴とする請求項４に記載の光センサ内蔵画像表示装置。
【請求項６】
光センサ素子と蓄積容量からなる組と、この組に対応して形成され前記選択スイッチに接続される前記配線との間に、信号増幅のための素子を備えることを特徴とする請求項４に記載の光センサ内蔵画像表示装置。
【請求項７】
前記１ピクセルの中に形成される蓄積容量のそれぞれは、それらの一方の電極は、絶縁膜の上面に形成された配線の一部として形成され、他方の電極は、前記配線の下方であって、前記絶縁膜の下層に形成されていることを特徴とする請求項１に記載の光センサ内蔵画像表示装置。
【請求項８】
前記光センサ素子を構成する能動層、前記選択スイッチを構成する能動層、および蓄積容量を構成する一方の電極は、同層に形成された半導体薄膜からなっていることを特徴とする請求項１に記載の光センサ内蔵画像表示装置。
【請求項９】
前記半導体薄膜は、多結晶シリコン薄膜、多結晶ゲルマニウム薄膜、もしくは多結晶シリコンゲルマニウム薄膜のいずれかで構成されていることを特徴とする請求項８に記載の光センサ内蔵画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサ内蔵画像表示装置に係り、たとえば、タッチパネル機能つき画像表示装置、スキャナ機能つき画像表示装置、あるいは認証機能つき画像表示装置等に適用される光センサ内蔵画像表示装置に関する。
【背景技術】
【０００２】
液晶表示装置あるいは有機ＥＬ表示装置に代表される画像表示装置は、携帯電話、電子手帳、デジタルスチルカメラといったモバイル機器のディスプレイや、カーナビゲーションシステム用ディスプレイとして利用されている。今後ユビキタスネットワーク、およびそれを利用したコンテンツ、サービスの発展、充実により、これらの機器の多機能化、高性能化への要求は、ますます高いものになると予想される。これらの要求に対して、ディスプレイを駆動するための回路あるいは光センサなどの機能素子を、画素部が形成されたガラス基板に搭載する、いわゆるシステムオングラス技術が提案されている。この技術により、画像表示装置の多機能化が低コスト、高信頼で実現できる。
【０００３】
ここで、たとえば光センサ素子を、画素と同一のガラス基板、あるいはガラス基板に限らず、サファイア、可塑性樹脂製フレキシブル基板、あるいは絶縁された金属基板（以下、これらをまとめて絶縁性基板と称する）上にマトリクス状に配置し、更に、これらの光センサ素子群を２次元撮像装置として機能させるための付加回路も同一基板に形成、もしくはチップ化して実装することにより、画像表示装置を構成することは、その多機能化に非常に有効となる。なお、光センサ素子とは、pinダイオード素子、トランジスタ素子などに代表されるように光電変換を担う素子、すなわち、検出光の強度を電荷量(電流値)に変換する素子をいう。
【０００４】
光センサ素子が内蔵された画像表示装置として、たとえば下記非特許文献1に記載されているように、マトリクス状に並べた光センサ素子によって指の影を検知することにより、ディスプレイにタッチパネル機能を付加する技術が提案されている。ここで、タッチパネル機能は、ディスプレイの表示面に直接指で触れることで入力機能を実現し、駅の券売機や図書館での検索端末、ＰＯＳ (Point Of Sales)システムを中心とする販売情報管理システムにおいて、ハンディターミナルやレジなどあらゆる面で、なくてはならないものになってきている。
【０００５】
従来、ディスプレイとタッチパネルは別々に作製され、タッチパネル機能付き画像表示装置として組み立てられている。従来の不都合は、画質の低下、特に外光での視認性の問題、歩留まりの低下、さらに機械的信頼性の低下、組み立てコストの増大などである。本技術では、光センサ素子を画像表示用の素子と同一の絶縁性基板へ搭載するため、上記の不都合は発生しない。また筐体の薄型化、狭額縁化も可能となる。
【０００６】
また、下記非特許文献２に記載のように、マトリクス状に並べた光センサ素子で対面した対象を画像データとして取り込むことにより、スキャナ機能を付加することも可能である。
【０００７】
別の応用例としては、マトリクス状に配置した光センサ素子で、生体を透過、もしくは散乱してきた近赤外光を検知することにより、生体認証機能を付加した画像表示装置などがある。認証に用いられる生体的特徴は、一般的に近赤外光で読み取られる。本機能付加により、装置へのログイン機能や、携帯電話、ＰＤＡなどでは電子商取引の個人認証へ応用することが可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１５９２７３号公報
【非特許文献】
【０００９】
【非特許文献１】半導体回路技術国際会議（ISSCC 2007  (International Solid-State Circuits Conference)）  ダイジェスト pp132-133
【非特許文献２】ディスプレイ国際ワークショップ（IDW 2003 (International Display Workshops)） ダイジェスト pp.359-362
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置は、読み取りができる光の照度範囲が小さいことが問題となる。
【００１１】
図３６に示す概念図のように、一般にＣＭＯＳセンサ、ＣＣＤ撮像素子などの１ピクセル分は、基本的には、検出光Ｌが照射される光センサ素子ＬＳと、この光センサ素子ＬＳで生成された光誘起電荷が蓄積される容量（蓄積容量）ＣＰで構成される。この場合の容量は、pinダイオードやトランジスタ素子などに代表される光センサ素子自体に寄生する付加容量であっても光誘起電荷を蓄積できることから、その範疇に含む。上述した光センサ素子ＬＳ、蓄積容量ＣＰの他に、図示のリセットスイッチＲＳや、信号増幅機能をピクセル内に付加するために、必要に応じてトランジスタ、抵抗などの素子群が、更に１ピクセルの構成要素として加わる場合がある。
【００１２】
図３６に示すように、光センサ素子ＬＳに検出光Ｌが入射すると、光電変換により光誘起電荷が発生し、蓄積容量ＣＰに蓄積される。一定時間電荷を蓄積した後、その電荷を図３７に示すように検出部ＤＴへ引き抜き、総電荷量を検出する。総電荷量は検出光の強度（光量）に比例するため、検出光強度を入力データとして取り込むことが可能になる。ここでは電荷が蓄積されるとしたが、最初に蓄積容量に光誘起電荷と符号の異なる電荷を、リセットスイッチを介して蓄積しておいて、光誘起電荷との相殺により、予め蓄積しておいた電荷を接地側へ引き抜くという方式も可能である。
【００１３】
上記の方式を採用する場合、検出可能な光量に上限と下限が生じる。設定電圧を規定した場合、上限は容量値で規定され、容量値を超える光誘起電荷は蓄積されない。下限はセンサ素子感度と容量値変動量とで規定され、原理的にはシグナル・ノイズ比が１を下回る光量が下限値となる。容量値変動量は主にサイズばらつき、誘電体膜厚ばらつき、誘電体膜中もしくは誘電体・電極界面の固定電荷や欠陥密度ばらつきに起因し、製造工程依存の量となる。
【００１４】
図３８に示すように、容量値が大きい場合（図中左側のグラフ）、容量値変動量の絶対量が大きくなるため、検出光量が小さく、蓄積電荷量が小さい場合、シグナルは容量変動に起因する蓄積電荷量揺らぎ（図中符号ＳＷＧで示す）に埋もれてしまい、小さい光量は検出できない。これに対して容量値が小さい場合（図中右側のグラフ）、電荷蓄積量は、すぐに飽和する（電荷を引き抜く方式では、すぐに0になる）ため、大きい光量は検出できない。なお、図３８に示すグラフは、それぞれ、横軸に検出光量を、縦軸に蓄積電荷量をとり、前記上限、下限は点線で示している。また、検出が可能な光量範囲は符号ＳＣで示している。
【００１５】
携帯電話や、個人情報端末（PDA）などは、室内・室外、昼・夜、晴天下・曇天下など利用環境が大きく変わるため、タッチパネルやスキャナとして機能させる時、検出すべき光の照度範囲は、概算で１０−１００００ｌｕｘと大変広い。現行方式では、選択する蓄容量値にもよるが、典型的には１００−３０００ｌｕｘ程度であり、必要な照度範囲を満たすことは困難である。
【００１６】
これを解決する方法として、上記特許文献１に記載のように、検出シーケンスを調整する技術が提案されている。１回の検出に対し、複数通りの撮像条件（検出時間、設定電圧）を設定し、その撮像結果群を検出部にて演算処理し、照度に換算する。この方式の場合、1ピクセルのセンサ当りの検出時間が長くなる、検出シーケンスを遂行するためのシステムが複雑になるという課題がある。また高照度検出のためには、ある程度大きな容量値を確保する必要があり、その結果、低照度側の検出精度が低下する。
【００１７】
本発明の目的は、光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置であって、低照度光の検出精度を落とすことなく、高照度光の検出を可能にし、光センサ素子が検出できる光の照度レンジを拡大できる光センサ内蔵画像表示装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の光センサ内蔵画像表示装置は、１ピクセル分のセンサの構成成分に、異なる容量値を持つ複数の蓄積容量を含むように構成したものである。
【００１９】
たとえば１個の光センサ素子に、異なる容量値を持つ複数の蓄積容量をもたせることで、１ピクセル分のセンサが構成され、これらセンサを画像表示装置の画素部を構成する回路が構成された絶縁性基板と同一の基板上に、マトリクス状に配置させるようにしたものである。
【００２０】
また、光電変換部と蓄積容量の対を複数個設けることによって、１ピクセル分のセンサを構成し、それらの蓄積容量に異なる容量値をもたせ、これらセンサを画像表示装置の画素部を構成する回路が構成された絶縁性基板と同一の基板上に、マトリクス状に配置させるようにしたものである。
【００２１】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００２２】
（１）本発明の光センサ内蔵画像表示装置は、画像表示装置と光センサ装置とが同一絶縁性基板上に形成され、前記光センサ装置は、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を２次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵画像表示装置であって、
２次元撮像装置を構成している１ピクセル分の中に、少なくとも１個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも２個の容量値が異なる蓄積容量を備えることを特徴とする。
【００２３】
（２）本発明の光センサ内蔵画像表示装置は、（１）において、前記１ピクセル分の中に、１個の光センサ素子と、少なくとも２個の蓄積容量と、前記各蓄積容量のそれぞれに前記光センサ素子で生成された電荷を蓄積させる複数の選択スイッチを備えることを特徴とする。
【００２４】
（３）本発明の光センサ内蔵画像表示装置は、（１）において、前記１ピクセル分の中に、光センサ素子と、蓄積容量と、前記蓄積容量に前記光センサ素子で生成された電荷を出力させる選択スイッチを、複数組備えることを特徴とする。
【００２５】
（４）本発明の光センサ内蔵画像表示装置は、（１）において、前記１ピクセル分の中に、光センサ素子と、前記光センサ素子で生成された電荷を蓄積させる蓄積容量を、複数組備え、
それぞれの組の蓄積容量に蓄積された電荷は、前記画像表示領域の周縁部に形成された選択スイッチを介して、出力バスに取り出せるようにしたことを特徴とする。
【００２６】
（５）本発明の光センサ内蔵画像表示装置は、（４）において、それぞれの組の蓄積容量に蓄積された電荷を前記選択スイッチに導く配線は、前記画像表示装置のドレイン信号線を兼ねて構成したことを特徴とする。
【００２７】
（６）本発明の光センサ内蔵画像表示装置は、（４）において、光センサ素子と蓄積容量からなる組と、この組に対応して形成され前記選択スイッチに接続される前記配線との間に、信号増幅のための素子を備えることを特徴とする。
【００２８】
（７）本発明の光センサ内蔵画像表示装置は、（１）において、前記１ピクセルの中に形成される蓄積容量のそれぞれは、それらの一方の電極は、絶縁膜の上面に形成された配線の一部として形成され、他方の電極は、前記配線の下方であって、前記絶縁膜の下層に形成されていることを特徴とする。
【００２９】
（８）本発明の光センサ内蔵画像表示装置は、（１）において、前記光センサ素子を構成する能動層、前記選択スイッチを構成する能動層、および蓄積容量を構成する一方の電極は、同層に形成された半導体薄膜からなっていることを特徴とする。
【００３０】
（９）本発明の光センサ内蔵画像表示装置は、（８）において、前記半導体薄膜は、多結晶シリコン薄膜、多結晶ゲルマニウム薄膜、もしくは多結晶シリコンゲルマニウム薄膜のいずれかで構成されていることを特徴とする。
【００３１】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００３２】
上述した光センサ内蔵画像表示装置によれば、光電変換部で発生した電荷を発生電荷量に応じた容量に蓄積することができ、飽和することなく、シグナル・ノイズ比を確保でき、その結果、従来よりも大きな検出照度レンジをもつ光センサ部を具備させることができる。
【００３３】
本発明のその他の構成については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００３４】
【図１】本発明の光センサ内蔵画像表示装置の一実施例を示す平面図である。
【図２】図１に示した光センサの部分の他の実施例を示した回路図である。
【図３】図１に示した光センサの他の実施例を示す回路図である。
【図４】図３に示した光センサの動作波形図である。
【図５】図２に示した光センサの改良された実施例を示した回路図である。
【図６】図５に示した回路が備えれた表示装置の全体図である。
【図７】図５に示した光センサの改良された実施例を示した回路図である。
【図８】図６に示した光センサの動作波形図である。
【図９】図５に示した光センサの改良された他の実施例を示した回路図である。
【図１０】図５に示した光センサの改良された他の実施例を示した回路図である。
【図１１】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１２ないし図２２とともに一連の工程を示す図である。
【図１２】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１、図１３ないし図２２とともに一連の工程を示す図である。
【図１３】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１、図１２、図１４ないし図２２とともに一連の工程を示す図である。
【図１４】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１３、図１５ないし図２２とともに一連の工程を示す図である。
【図１５】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１４、図１６ないし図２２とともに一連の工程を示す図である。
【図１６】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１５、図１７ないし図２２とともに一連の工程を示す図である。
【図１７】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１６、図１８ないし図２２とともに一連の工程を示す図である。
【図１８】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１７、図１９ないし図２２とともに一連の工程を示す図である。
【図１９】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図１８、図２０ないし図２２とともに一連の工程を示す図である。
【図２０】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図２１９、図２１、図２２とともに一連の工程を示す図である。
【図２１】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図２０、図２２とともに一連の工程を示す図である。
【図２２】本発明の光センサ内蔵画像表示装置の製造方法を示し、図１１ないし図２１とともに一連の工程を示す図である。
【図２３】本発明の光センサ内蔵画像表示装置の光センサの平面図であり、各部材を材料ごとに命名した図である。
【図２４】本発明の光センサ内蔵画像表示装置の光センサの平面図であり、各部材を機能ごとに命名した図である。
【図２５】図２４に対応づけて描いた等価回路図である。
【図２６】図２４のXVII−XVII線における断面図である。
【図２７】光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図２８、図２９とともに一連の工程を示す図である。
【図２８】光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図２７、図２９とともに一連の工程を示す図である。
【図２９】光センサ内蔵画像表示装置が液晶表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図２７、図２８とともに一連の工程を示す図である。
【図３０】光センサ内蔵画像表示装置が有機ＥＬ表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図３１、図３２とともに一連の工程を示す図である。
【図３１】光センサ内蔵画像表示装置が有機ＥＬ表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図３０、図３２とともに一連の工程を示す図である。
【図３２】光センサ内蔵画像表示装置が有機ＥＬ表示装置である場合、カラー表示用単位画素を形成する製造方法を示し、図３０、図３１とともに一連の工程を示す図である。
【図３３】本発明の光センサ内蔵画像表示装置が適用される電子機器の一例を示した説明図である。
【図３４】本発明の光センサ内蔵画像表示装置が適用される電子機器の他の例を示した説明図である。
【図３５】本発明の光センサ内蔵画像表示装置が適用される電子機器の他の例を示した説明図である。
【図３６】光センサの原理を説明する図で、図３７とともに用いられる説明図である。
【図３７】光センサの原理を説明する図で、図３６とともに用いられる説明図である。
【図３８】光センサの問題点を説明する特性グラフである。
【発明を実施するための形態】
【００３５】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００３６】
図１は本発明の光センサ内蔵画像表示装置の実施例１を示した構成図である。
【００３７】
図１において、光センサ内蔵画像表示装置ＰＮＬがある。光センサ内蔵画像表示装置ＰＮＬは、たとえば液晶を挟持して対向配置された絶縁性基板ＳＵＢ１、ＳＵＢ２を外囲器としている。絶縁性基板ＳＵＢ１は絶縁性基板ＳＵＢ２から露出される部分を有し、この部分には半導体チップＣＨが実装され、フレキシブル基板ＦＰＣが電気的に接続されるようになっている。絶縁性基板ＳＵＢ１、ＳＵＢ２の重なり部は画像表示部ＡＲを構成するとともに、光センサ素子群ＬＳＧが形成される領域となっている。すなわち、画像表示装置と光センサ装置とが同一の絶縁性基板上に形成され、画像表示部ＡＲと、光センサ素子群ＬＳＧが、同じ領域に配置されている。画素ＰＩＸと光センサ素子ＬＳは、上記領域内にそれぞれマトリクス状に配置されており、それぞれ、２次元表示装置、２次元撮像装置として機能する。それぞれの装置を駆動するための回路は、一部はマトリクスを構成するピクセル内に、一部は上記領域周縁部に配置される周辺駆動回路ＣＣＴに構成される。
【００３８】
画像表示部ＡＲには、図中点線枠の拡大図で示すように、カラー表示用の単位画素（カラー用単位画素）が、たとえば図中ｘ方向に並設される３個の画素ＰＩＸ１、ＰＩＸ２、ＰＩＸ３によって構成されている。画素ＰＩＸ１はたとえば赤色を担当し、画素ＰＸ２はたとえば緑色を担当し、画素ＰＸ３はたとえば青色を担当するようになっている。それぞれの画素は、図中ｘ方向に延在されるゲート信号線ＧＬからの走査信号の供給によってオンする薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを通して図中ｙ方向に延在されるドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じせしめる対向電極ＣＴと、画素電極ＰＸに供給された映像信号を長く蓄積させるための補助容量ＣＰが備えられている。
【００３９】
また、前記カラー用単位画素に隣接して、２次元撮像装置を構成する光センサの１ピクセル分の領域があり、この領域に、１個の光センサ素子ＳＬと、互いに容量値が異なるたとえば３個の蓄積容量ＣＰ１、ＣＰ２、ＣＰ３（たとえばＣＰ１＜ＣＰ２＜ＣＰ３）が備えられている。前記光センサ素子ＳＬは、容量選択スイッチＳＷ１と蓄積容量ＣＰ１との直列接続体と並列接続され、容量選択スイッチＳＷ２と蓄積容量ＣＰ２との直列接続体と並列接続され、容量選択スイッチＳＷ３と蓄積容量ＣＰ３との直列接続体と並列接続されている。また、容量選択スイッチＳＷ１、ＳＷ２、ＳＷ３の容量素子ＣＰ１、ＣＰ２、ＣＰ３と接続される側と反対側は出力バスＯＢが接続されている。
【００４０】
図２は、１ピクセル分の光センサの他の実施例を示す図である。図２では、蓄積容量ＣＰ１、ＣＰ２、ＣＰ３ごとに光センサＬＣ１、ＬＣ２、ＬＣ３が備えられている例を示している。すなわち、光センサＬＣ１と蓄積容量ＣＰ１が並列接続され、光センサＬＣ１と蓄積容量ＣＰ１の中間接続点が容量選択スイッチＳＷ１を介して出力バスＯＢに接続されている。光センサＬＣ２と蓄積容量ＣＰ２が並列接続され、光センサＬＣ２と蓄積容量ＣＰ２の中間接続点が容量選択スイッチＳＷ２を介して出力バスＯＢに接続されている。光センサＬＣ３と蓄積容量ＣＰ３が並列接続され、光センサＬＣ３と蓄積容量ＣＰ３の中間接続点が容量選択スイッチＳＷ３を介して出力バスＯＢに接続されている。  なお、図１では、カラー用単位画素とセンサピクセルは１：１の割合で配置させたものであるが、この割合は任意であってよい。必要な解像度に応じて、その配置の比率を変える必要が生じるからである。
【００４１】
図３は、図１に示したセンサピクセルを取り出して示した図であり、また、図４は図３に示したセンサピクセルの検出シーケンスの一実施例を示したタイムチャートである。図４に示す信号は電圧の形で示している。この実施例では、最初に蓄積容量ＣＰに光誘起電荷と符号の異なる電荷を、光センサ素子ＳＬを介して蓄積しておいて、光誘起電荷との相殺により、予め蓄積しておいた電荷を接地側（リセット信号側）へ引き抜くという方式を採用している。シーケンスは大きく３つの部分に分けられ、それぞれ蓄積容量ＣＰ１、蓄積容量ＣＰ２、蓄積容量ＣＰ３を用いて光量検出を行なう。そして、検出時間ＴＳ１、検出時間ＴＳ２、検出時間ＴＳ３は、それぞれ同値に設定されている。図４において、（ａ）はリセット信号ＲＳＴを示し、（ｂ）は容量選択スイッチＳＷ１への選択信号を示し、（ｃ）は容量選択スイッチＳＷ２への選択信号を示し、（ｄ）は容量選択スイッチＳＷ３への選択信号を示し、（ｅ）は出力信号ＯＵＴを示している。また、図２に示したセンサピクセルの場合、入射光量を蓄積容量ＣＰ２で検出するのが最適となる。この理由は、蓄積容量ＣＰ１で検出すると（検出時間ＴＳ１）、発生する光誘起電荷が蓄積容量ＣＰ１に対し大きいため、すぐに電荷は引き抜かれ、０(V)となる。また、蓄積容量ＣＰ３で検出すると（検出時間ＴＳ３）、発生する光誘起電荷が蓄積容量Ｃ３に対し小さいため、電圧変化は小さく、その検出は難しくなるからである。蓄積容量ＣＰ２で検出すると（検出時間ＴＳ２）、電圧変化は検出できるレベルになる。
【００４２】
実際の検出は、各シーケンスの出力値（電圧値）を周辺駆動回路部分、もしくは絶縁性基板上に実装された実装チップ内で演算処理し、蓄積容量ＣＰ２で検出したときの出力値がデータとして採用される。このような実施例の方法を前記特許文献１に開示される技術と比較した場合、検出光量に対応した検出時間の最適化は不要となり、光センサ動作・検出・演算処理時間等を合わせたトータルの検出時間は短くでき、演算処理の負担も小さくなる効果を奏する。
【００４３】
図５は、２次元撮像装置を構成する１ピクセル分の構成を示した他の実施例である。１ピクセル分の中には、少なくとも２以上の光センサ素子と蓄積容量との組が含まれている。図５では、光センサ素子ＬＣ１と蓄積容量ＣＰ１、光センサ素子ＬＣ２と蓄積容量ＣＰ２、光センサ素子ＬＣ３と蓄積容量ＣＰ３のたとえば３組で構成されている。ここで、蓄積容量ＣＰ１、蓄積容量ＣＰ２、蓄積容量ＣＰ３は、それらの容量値が、たとえばＣ１＜Ｃ２＜Ｃ３の関係を有し、互いに異なっている。また、蓄積容量ＣＰ１、蓄積容量ＣＰ２、蓄積容量ＣＰ３の電荷を取り出すそれぞれの出力バスＯＢは、選択スイッチＳＷ１、ＳＷ２、ＳＷ３を介して共通の出力バスに接続されて構成されている。選択スイッチＳＷ１、ＳＷ２、ＳＷ３は、液晶表示パネルＰＮＬの全体を示す図６に示すように、画像表示領域ＡＲの周縁部ＤＭであって、画素内の薄膜トランジスタあるいは保持容量などが形成される絶縁基板ＳＵＢ１上に形成されている。なお、図６には、画像表示領域ＡＲ内に画素がマトリックス状に配置され、図中実線丸内に示すように、隣接するたとえば３個の画素ＰＩＸ１、ＰＩＸ２、ＰＩＸ３からなるカラー表示用単位画素に対応させて１ピクセル分のセンサが形成されていることを示している。
【００４４】
上述の図５に示した構成は、図４に示したと同様のシーケンスで動作させることもできる。しかし、画像表示領域ＡＲの周縁部にメモリを付加させることによって、たとえば図７に示すようなシーケンスで動作させることができる。図７は、図５に示した構成にメモリＭＭを備えた構成を示した図となっている。メモリＭＭは、センサごとの出力バスにおいて、それぞれ、選択スイッチＳＷ１、ＳＷ２、ＳＷ３の手前にメモリ素子ＭＳ１、ＭＳ２、ＭＳ３が接続され、このメモリ素子ＭＳ１、ＭＳ２、ＭＳ３の手前にメモリスイッチＳ１、Ｓ２、Ｓ３が接続されて構成されている。このような構成における動作シーケンスを図８に示している。図８において、（ａ）はリセット信号を、（ｂ）、（ｃ）、（ｄ）はそれぞれ主力バスへの信号Ｏ１、Ｏ２、Ｏ３を、（ｅ）はメモリスイッチＳ１、Ｓ２、Ｓ３を、（ｆ）、（ｇ）、（ｈ）はメモリ素子ＭＳ１、ＭＳ２、ＭＳ３へのそれぞれの信号Ｍ１、Ｍ２、Ｍ３を、（ｉ）、（ｊ）、（ｋ）はそれぞれ選択スイッチＳＷ１、ＳＷ２、ＳＷ３を、（ｌ）は出力ＯＵＴを示している。図８において、リセット信号ＲＳＴの入力後、全てのセンサ素子ＬＣ１、ＬＣ２、ＬＣ３を一定検出時間（図８にて符号ＴＳ１で示す）の間動作させる。この時、各組の出力バスの信号（電圧）は接地された蓄積容量値に応じて変化する。前記検出時間ＴＳ１の終了後、メモリスイッチＳ１、Ｓ２、Ｓ３を起動し、メモリ素子ＭＳ１、ＭＳ２、ＭＳ３に信号を転送する。最後に容量選択スイッチＳＷ１、ＳＷ２、ＳＷ３を順次動作させることにより、シリアルな（時系列に情報が載った）信号を出力させることができる。このようにすれば、全蓄積容量を同時に動作させることができ、検出時間の短縮が図れるようになる。また、図７に示した実施例では、メモリスイッチＳ１、Ｓ２、Ｓ３が設けられ、信号の検出は、次のセンサ動作時（検出時間）の間に実行でき、検出時間の短縮が図れるようになる。なお、選択スイッチＳＷ１、ＳＷ２、ＳＷ３、メモリＭＭ等は、薄膜トランジスタＴＦＴ等が形成される基板ＳＵＢ１に形成されることが望ましい。しかし、性能確保のために半導体装置（チップ）によって構成し、この半導体装置を前記基板ＳＵＢ１に実装させるようにしてもよい。
【００４５】
図９は、図５に示した構成において、出力バスを画像表示領域ＡＲに形成されたドレイン信号線ＤＬを兼ねた構成とした他の実施例を示す図である。この場合、センサの動作・検出は、表示の水平、もしくは垂直帰線期間中に行なうようになっている。図９に示すように、それぞれのドレイン信号線ＤＬのドレイン信号供給側（図中上側）にデータ出力スイッチＤＳ（ｎ−２）、ＤＳ（ｎ−１）、ＤＳ（ｎ）、ＤＳ（ｎ＋１）を設け、これらの切り替えによって、画像表示期間中も光センサ素子からの出力を取り出せるようにすることができる。図５、図９に示した構成の場合、蓄積容量に貯めた（蓄積容量から引き抜いた）電荷の情報を、出力バスに転送する必要があるが、バスの負荷が大きく、転送効率が悪くなる場合がある。この場合、図９と対応させて描いた図１０に示すように、ドレイン信号線ＤＬ（データ兼出力バス）と、蓄積容量Ｃ・光センサ素子の組との間に、信号増幅のためのトランジスタ素子Ｔｒ（図中符号Ｔｒ１、Ｔｒ２、Ｔｒ３で示す）を設けるようにしてもよい。また、選択スイッチＳＷ１、ＳＷ２、ＳＷ３に対してセンサピクセル群側の出力バスに、トランジスタや抵抗などで電流源を構成することで、ソースフォロア回路を構成することもできる。また、信号増幅のための前記トランジスタ素子は、図９で示したデータ出力スイッチＤＳとして兼用することができる。したがって表示期間中もセンサを動作させることができるようになり、動作時間の設定自由度が大きくなる。
【００４６】
次に、上述した光センサ内蔵画像表示装置における各素子の製造方法の一実施例について図１１ないし図２２を用いて説明する。光センサ装置、画像表示装置を構成する素子は、スイッチ素子、光電変換素子、容量素子である。ここではスイッチ素子として薄膜トランジスタ（ＴＦＴ）を、光センサ素子としてＰＩＮダイオードを採用した例を示す。これ以外に、薄膜トランジスタあるいはＰＮダイオードなどを光センサ素子として用いることも可能である。
【００４７】
まず、図１１に示すように、たとえばガラスからなる基板ＳＵＢ１を用意する。必要に応じて基板ＳＵＢ１上にバッファ膜ＢＦとしてたとえば化学気相成長法（ＣＶＤ）によってシリコン酸化膜を成膜する。ここではガラス基板上にシリコン酸化膜を成膜する例を挙げたが、これに限らず、サファイア、可塑性樹脂製フレキシブル基板、あるいは絶縁された金属基板などのいわゆる絶縁性基板であればよい。また、バッファ膜ＢＦの成膜方法は、真空蒸着、ＣＶＤ、スパッタ、材料は、シリコン酸化膜、シリコン窒化膜、アルミナ膜、ＤＬＣなどがあるが、基板材料、バッファ膜ＢＦの役割（蓄放熱、汚染防止、膜応力緩和など）によって適宜最適な組み合わせを選択できる。そして、前記バッファ膜ＢＦの上面にたとえばＣＶＤによって半導体薄膜ＳＦＬを成膜する。半導体薄膜ＳＦＬとしては、非晶質シリコン膜あるいは微結晶シリコン膜を成膜した後、このシリコン膜にエキシマレーザを照射し、多結晶化したものが挙げられる。この場合、多結晶化は必須ではないが、スイッチ素子、ダイオード素子の特性向上、ばらつき低減に有効となる。材料はシリコン以外に、ゲルマニウム、シリコンゲルマニウムがある。いずれの材料も、非晶質膜、微結晶膜、多結晶膜の状態で、本発明の目的に合致した素子を作製することができる。なお、図１１において、以下の説明の便宜上、領域Ａ、領域Ｂ、領域Ｃ、領域Ｄを示している。領域ＡにはＰＩＮ型ダイオード、領域ＢにはＮ型薄膜トランジスタ、領域ＣにはＰ型薄膜トランジスタ、領域Ｄには蓄積容量を形成するようになっている。
【００４８】
図１２に示すように、半導体薄膜ＳＦＬをホトリソ工程にて島状に加工することによって、複数の半導体層ＳＣ（図中符号ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４で示す）を形成する。そして、これら半導体層ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４をも被ってＣＶＤによりシリコン酸化膜からなるゲート絶縁膜ＧＩを成膜する。このゲート絶縁膜ＧＩは、蓄積容量の形成領域においては電極間に挟まれる誘電体の機能を有するようになっている。ゲート絶縁膜ＧＩの材料は、シリコン酸化膜に限定されることはなく、他の材料として、シリコン窒化膜、アルミナ膜、ＤＬＣであってもよい。ゲート絶縁膜ＧＩとしては、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度、およびプロセス整合性を満足するものを選択するのが望ましい。そして、ゲート絶縁膜ＧＩを通して前記半導体層ＳＣにイオン注入法によりボロンを導入および活性化し、前記半導体層ＳＬを極低濃度Ｐ型不純物導入層とする。この際に、ホト工程によって形成する領域ＡにおけるホトレジストＰＲＳ１によって、光センサ素子の光電変換層部分にあたる真性域を決定し、不純物を導入しないようにする。導入する不純物はボロンに限らず、導入、活性化後、半導体薄膜がＰ型を示せばよい。さらにプロセス簡素化のために、ホト工程を省略し、真性域に敢えてボロンを注入する方法もある。
【００４９】
図１３に示すように、薄膜トランジスタ、ホトセンサなどの非注入領域を決定した上で、前記半導体層ＳＬにイオン注入により高濃度のリンもしくはボロンを導入および活性化し、前記半導体層ＳＣを高濃度不純物導入層とする。この際に、ホト工程によって形成する領域Ａ、領域Ｂ、領域ＣにおけるホトレジストＰＲＳ２によって、上記非注入領域には不純物を導入させないようにする。これによって、領域Ｄに形成される前記高濃度不純物導入層は蓄積容量の片側の電極として構成される。このため、高濃度不純物導入層は、薄膜の抵抗が充分低くなればよく、イオン種、Ｐ，Ｎ型の種は問わない。ドーズ量、キャリア濃度は下記の高濃度Ｎ型不純物導入層もしくは高濃度Ｐ型不純物導入層に順ずる。
【００５０】
図１４に示すように、ホト工程によるホトレジストＰＲＳ３によって、薄膜トランジスタ、光センサ素子、蓄積容量などの非注入領域を決定した上で、前記半導体層ＳＣ３にイオン注入によりリンを導入および活性化し、前記半導体層ＳＣ３を極低濃度Ｎ型不純物導入層とする。導入する不純物はリンに限らず、導入、活性化後、半導体がＮ型を示せばよい。
【００５１】
極低濃度Ｎ型不純物導入層、極低濃度Ｐ型不純物導入層の不純物は、薄膜トランジスタのしきい値調整を目的としたもので、イオン注入の際のドーズ量は、1×1011 cm-2から１×1013 cm-2の間で最適値を導入する。このとき極低濃度Ｎ型不純物導入層、極低濃度Ｐ型不純物導入層中の多数キャリアの濃度は、1×1015  個/cm3から1×1017 個/cm3となることがわかっている。ボロン注入量の最適値はＮ型 薄膜トランジスタのしきい値、リン注入量の最適値はＰ型薄膜トランジスタのしきい値で決定される。
【００５２】
図１５に示すように、ＣＶＤもしくはスパッタによってゲート電極用の金属膜ＭＴを成膜し、ホト工程で形成されるホトレジスト膜ＰＲＳ４を用いて導電層に加工する。この導電層は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した、多結晶シリコン膜などの半導体膜でも良い。前記導電層は、薄膜トランジスタＴＦＴのゲート電極、画素及びセンサの蓄積容量の対向電極、及び後述する第一の配線層となる。ホト工程によって、非注入領域を決定した上で、イオン注入により薄膜トランジスタＴＦＴのゲート電極の両サイドの半導体層ＳＣ１、ＳＣ２、ＳＣ３に高濃度リンを導入、活性化し、高濃度Ｎ型不純物導入層を形成する。この高濃度Ｎ型不純物導入層は、Ｎ型薄膜トンジスタのソース、ドレイン、及びPIN型ダイオードのＮ型電極となる。導入する不純物はリンに限らず、導入、活性化後、半導体がＮ型を示し、かつ抵抗が充分低くなればよい。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、1×1015 cm-2以上が望ましい。このとき高濃度Ｎ型不純物導入層中の多数キャリアの濃度は1×1019 個/cm3以上となる。
【００５３】
図１６に示すように、ホト工程で形成されるホトレジスト膜ＰＲＳ５によって、非注入領域を決定した上で、イオン注入により、薄膜トランジスタのゲート電極の両サイドの半導体層ＳＣ２、ＳＣ３にリンを導入、活性化し、中濃度Ｎ型不純物導入層を形成する。この中濃度Ｎ型不純物導入は、Ｎ型薄膜トランジスタの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、1×1011 cm-2から１×1015 cm-2の間で、信頼性と特性維持の観点で、最適となる値を導入する。このとき中濃度Ｎ型不純物導入層中の多数キャリアの濃度は1×1015から1×1019 個/cm3となる。
【００５４】
図１７に示すように、ホト工程で形成されるホトレジスト膜ＰＲＳ６によって、非注入領域を決定した上で、イオン注入により、薄膜トランジスタのゲート電極の両サイドの半導体層ＳＣ３に高濃度のボロンを導入、活性化し、高濃度Ｐ型不純物導入層を形成する。この高濃度Ｐ型不純物導入層はＰ型薄膜トランジスタのソース、ドレイン、及びＰＩＮ型トランジスタのＰ型電極となる。導入する不純物はボロンに限らず、導入、活性化後、半導体がＰ型を示し、かつ抵抗が充分低くなればよい。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、1×1015 cm-2以上が望ましい。このとき高濃度Ｐ型不純物導入層中の多数キャリアの濃度は1×1019 個/cm3以上となる。以上の工程により、薄膜トランジスタおよびセンサ部分の電極が形成できる。
【００５５】
不純物導入方法は上記の他に成膜時に不純物ガスを混入する方法、ゲート絶縁膜形成前に半導体層に不純物を塗布し、熱拡散させる方法などがあるが、方法は特に問わない。また活性化は、上記のように各イオン注入後に施す必要はなく、全てのイオン注入が終了した後にまとめて一度に施すことも可能である。本実施例で注意すべきは、極低濃度Ｐ型不純物導入層には、極低濃度Ｎ型不純物導入層と同量のボロンが、高濃度Ｐ型不純物導入層には中濃度Ｎ型不純物導入層、および高濃度Ｎ型不純物導入層と同量のリンが導入されていることである。これらは本来、導入不要な不純物であり、薄膜トランジスタおよび電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリン、ボロンを各層に導入する必要がある。本実施例はホト工程が簡略化でき、ホトマスクが削減できることが利点であるが、Ｐ型薄膜トランジスタの能動層に多くの欠陥が導入される場合がある。Ｐ型薄膜トランジスタの特性が確保できない場合は、ホトマスク、ホト工程を増やし、極低濃度Ｎ型不純物導入層、高濃度Ｐ型不純物導入層を覆うことで、導入不要な不純物を入れないことが望ましい。
【００５６】
図１８に示すように、ホト工程によって形成されたホトレジスト膜ＰＲＳ７を用いて、ＰＩＮ型トランジスタ上部（領域Ａ）に形成されている導電膜を除去する。
【００５７】
図１９に示すように、ゲート電極の上部に、ＣＶＤを用いて層間絶縁ＩＮを成膜した後、ホト工程によって形成されたホトレジスト膜ＰＲＳ８を用いて、電極部分に後述の配線層と電気接続を行うためのコンタクトホールＴＨ１を形成する。層間絶縁膜ＩＮは、前記配線層（第二の配線層）と、下層のゲート電極、および半導体層とを絶縁するものであるので、絶縁性があれば、どのような材料の膜でもよい。但し、配線間の寄生容量を低減する必要があるので、低比誘電率、膜応力が小さいなど、厚膜化に対し、プロセス整合性のよいものが望ましい。更に表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。例としては、ＴＥＯＳガスを原料としたシリコン酸化膜が挙げられる。
【００５８】
図２０に示すように、配線用の金属材料を成膜し、ホト行程によって形成されるホトレジストＰＲＳ９を用いて、第二の配線層ＷＬ２を形成する。
【００５９】
図２１に示すように、ＣＶＤにより、絶縁保護膜ＰＡＳを形成した後、ホト工程によって形成されたホトレジストＰＲＳ１０によりコンタクトホール位置を決定し、リソグラフィーによりコンタクトホールＴＨ２を形成する。このコンタクトホールＴＨ２は、第２の配線層ＷＬ２と液晶表示装置の対向電極ＣＴとを短絡するためのものである。必要であれば、絶縁保護膜ＰＡＳの形成後、薄膜トランジスタＴＦＴの特性改善のための追加アニールを行なう。絶縁保護膜ＰＡＳの材料は、前記層間絶縁膜ＩＮと同様、絶縁性があればどのような膜でもよい。なお、前記絶縁保護膜ＰＡＳは、必要に応じて、塗布絶縁膜や絶縁性レジスト材等を用いることによって表面を平坦化するようにしてもよい。
【００６０】
図２２に示すように、透明な低抵抗層を形成した後、ホト工程によって形成されたホトレジストＰＲＳ１１を用いて、対向電極ＣＴを形成する。対向電極ＣＴにはＩＴＯ、ＺｎＯなどの透明酸化物が採用される。
【００６１】
以上の工程を経て、Ａ領域にはＰＩＮ型ダイオード、Ｂ領域にはＮ型薄膜トランジスタ、Ｃ領域にはＰ型薄膜トランジスタ、Ｄ領域には蓄積容量が形成される。
【００６２】
図２３および図２４は、上述の製造方法を適用させて形成したセンサ１ピクセル分の構成を示す平面図である。図２３および図２４はいずれも同一の構成として示しているが、図２３は、各部材を材料ごとに命名しているのに対し、図２４は、各部材を機能ごとに命名している。すなわち、図２３において、散在された点で示した部分は半導体層ＳＣを、斜線で示した部分を第一の配線層ＷＬ１を、白抜きで示した部分を第二の配線層ＷＬ２を示している。また、図２４において、図中ｘ方向に延在するセンサリミット線ＳＬＬがあり、このセンサリミット線ＳＬＬには光センサ素子ＳＬのアノード電極が接続されている。光センサ素子ＳＬのカソード電極には選択スイッチＳＷ１、ＳＷ２、ＳＷ３のそれぞれの一端が接続されている。選択スイッチＳＷ１の他端は容量素子ＣＰ１を介して図中ｘ方向に延在するセンサ列選択線ＳＳＬに接続され、選択スイッチＳＷ２の他端は容量素子ＣＰ２を介して前記センサ列選択線ＳＳＬに接続され、選択スイッチＳＷ１の他端は容量素子ＣＰ３を介して前記センサ列選択線ＳＳＬに接続されている。また、図中ｙ方向に延在するドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは出力バスを兼ねる構成となっている。そして、ＭＩＳ（Metal Insulator Semiconductor）のトランジスタＴｒが、前記センサリミット線ＳＳＬ、センサ列選択線ＳＳＬ、ドレイン信号線ＤＬで囲まれた領域内に形成されている。前記トランジスタＴｒのドレイン電極は前記一対のドレイン信号線ＤＬのうち一方のドレイン信号線に接続され、ソース電極は前記一対のドレイン信号線ＤＬのうち他方のドレイン信号線に接続され、ゲート電極は前記光センサ素子ＳＬのカソード電極に接続されている。なお、図２５は、図２４の構成を示す等価回路で、図２４の平面的な構成と幾何学的に対応づけて描画している。
【００６３】
図２３ないし図２４に示す構成は、一実施例に過ぎず、回路の組み合わせ、動作仕様は他にもありうる。ここで重要なのは、複数の容量値の異なる蓄積容量、光センサ素子、薄膜トランジスタの、電極・能動層などの構成要素と工程・薄膜材料との関係にある。図２３に示したように、上述した製造方法を適用すると、光センサ素子および薄膜トランジスタの能動層、蓄積容量の下部対向電極は、同一の半導体層によって形成していることにある。また薄膜トランジスタのゲート電極と、蓄積容量の上部対向電極は、同一の配線層（第一の配線層）によって形成していることにある。これにより作製コスト低減に加え、装置の信頼性向上を実現できるからである。また、たとえば容量素子ＣＰ２の断面図である図２６（図２４のXVII−XVII線の断面図に相当する）に示すように、蓄積容量の上部対向電極が配線を兼ね、その配線の下部に蓄積容量が形成されていることにある。これにより、センサ１ピクセル分が占める面積が縮小でき、表示部の開口率向上を実現できるからである。
【００６４】
図２７ないし図２９は、本発明の画像表示装置が液晶表示装置である場合において、上述した基板ＳＵＢ１と液晶を介して対向配置される基板ＳＵＢ２の製造方法を示す工程図である。この実施例では、カラー表示用単位画素として赤、緑、青の各カラーフィルタを用いて形成する場合を説明する。
【００６５】
図２７に示すように、たとえばガラスからなる基板ＳＵＢ２上に、透明な低抵抗層からなる対向電極ＣＴを形成する。そして、遮光膜を形成し、ホト工程によって形成されるホトレジストＰＲＳ１'を用いてブラックマトリクスＢＭを形成する。対向電極ＣＴの形成法、材質は図２２で示した方法、材料に揃えると好ましい。遮光膜はクロムをスパッタ法で成膜する方法が一般的であるが、カーボンや、チタン、ニッケル材をスパッタや塗布などで成膜する方法であってもよい。ブラックマトリクスは色の異なるカラーフィルタの境界に設けられ、コントラスト向上、混色防止などの機能を果たす。
【００６６】
図２８に示すように、たとえば赤の着色樹脂ＣＦｒを塗布し、ホト工程によって形成されるホトレジストＰＲＳ２'により、前記３つの画素の領域にうち一つの領域に該着色樹脂を残存させ、この領域に赤色を担当させる画素を形成する。
【００６７】
図２９に示すように、たとえば緑の着色樹脂ＣＦｇを塗布し、ホト工程によって形成されるホトレジストにより、赤色を担当させた前記画素に隣接する画素の領域に該着色樹脂を残存させ、この領域に緑色を担当させる画素を形成する。そして、青の着色樹脂ＣＦｂを塗布し、ホト工程によって形成されるホトレジストにより、緑色を担当させた前記画素に隣接する画素の領域に該着色樹脂を残存させ、この領域に青色を担当させる画素を形成する。
【００６８】
着色樹脂は一般に顔料をポリイミド樹脂に分散させたものを用いる。これとは別に、光硬化性を持つカラーレジストを採用すると、ホトレジストは不要となる。ホトリソの際、光検知部は感度確保のために、レジストで覆わない（カラーレジストの場合硬化させない）ことが望ましい。そのほか印刷法などがあるが、侵食部を形成できるのであれば、その方法は限定されない。その後の液晶封入工程は公知の方法と同様である。なお、図２７ないし図２９では、赤、緑、青の順序でカラーフィルタを形成したが、この順序は変更させてもよい。
【００６９】
図３０ないし図３２は、本発明の画像表示装置が有機ＥＬ表示装置である場合において、各画素における発光層の製造方法を示す工程図である。カラー表示用単位画素として赤、緑、青の各発光層を用いて形成する場合を説明する。
【００７０】
図３０において、基板ＳＵＢ１の対向電極（アノード電極ＡＴ）上に、シャドウマスクＳＭを用いて、たとえば赤色の発光層ＥＬｒを選択的に蒸着し、赤色を担当する画素を形成する。図３１に示すように、上述したと同様の工程を繰りかえすことにより、緑色の発光層ＥＬｇ、青色の発光層ＥＬｂを形成することによって、緑色、青色を担当する画素を形成する。図３２に示すように、前記それぞれの発光層ＥＬをも被って、カソード電極ＫＴを形成し、必要に応じて封止処理をする。図中符号ＥＣＳは封止材を示している。
【００７１】
上述した実施例では、シャドウマスクＳＭを用いた蒸着法を示したが、溶媒に溶かした材料をインクジェットで吹き付け乾燥させる、インクジェット方式を用いてもよい。いずれの場合においても、隣接するアノード電極ＡＴ間に混色防止のための隔壁を設ければ好ましい。また単色の発光体は1層とは限らず、複数層で構成される場合もある。
【００７２】
図３３ないし図３５は本発明の光センサ内蔵画像表示装置の製品への適用例を示した図である。図３３は携帯情報端末を示し、図３４は携帯電話を示している。図中符号ＰＮＬが光センサ内蔵画像表示装置を示している。このような機器への適用によって、タッチパネル、ペン入力などの入力機能を、表示部の視認性、画質を損ねることなく付加することができる。２次元撮像の特性を活かして、指紋検出などにより認証機能も付加することができる。本端末により、直感的な操作、双方向デジタルコンテンツや、安全性の高いモバイルネットバンキングなどのサービスを提供できるようになる。また、図３５はデジタルフォトフレームを示している。図中符号ＰＮＬが光センサ内蔵画像表示装置を示している。このような機器への適用によって、編集作業等で必要となる入力作業は、タッチパネルを介して行なわれることになり、入力キーなどのインターフェースは不要となる。これにより従来のフォトフレームと同様、デザイン性に優れた製品を提供できるようになる。
【符号の説明】
【００７３】
ＬＳ……光センサ素子、ＣＰ……蓄積容量、ＲＳ……リセットスイッチ、ＤＴ……検出部、ＰＮＬ……光センサ内蔵画像表示装置、ＳＵＢ１、ＳＵＢ２……絶縁性基板、ＣＨ……半導体チップ、ＦＰＣ……フレキシブル基板、ＡＲ……画像表示部、ＬＳＧ……光センサ素子群、ＰＩＸ……画素、ＣＣＴ……周辺駆動回路、ＧＬ……ゲート信号線、ＴＦＴ……薄膜トランジスタ、ＤＬ……ドレイン信号線、ＣＴ……対向電極、ＳＷ１、ＳＷ２、ＳＷ３……選択スイッチ、ＯＢ……出力バス、ＴＳ１、ＴＳ２、ＴＳ３……検出時間、ＲＳＴ……リセット信号、ＯＵＴ……出力信号、ＭＭ……メモリ、ＭＳ１、ＭＳ２、ＭＳ３……メモリ素子、Ｓ１、Ｓ２、Ｓ３……メモリスイッチ、ＤＳ（ｎ−２）、ＤＳ（ｎ−１）、ＤＳ（ｎ）、ＤＳ（ｎ＋１）……データ出力スイッチ、Ｔｒ……トランジスタ素子、ＢＦ……バッファ層、ＳＦＬ……半導体薄膜、ＳＣ……半導体層、ＧＩ……ゲート絶縁膜、ＰＲＳ……ホトレジスト、ＭＴ……金属膜、ＩＮ……層間絶縁膜、ＷＬ１……第一の配線層、ＷＬ２……第二の配線層、ＰＡＳ……絶縁保護膜、ＴＨ……コンタクトホール、ＣＴ……対向電極、ＳＬＬ……センサリミット線、ＳＳＬ……センサ列選択線、ＢＭ……ブラックマトリックス、ＣＴ……対向電極、ＣＦｒ……赤の着色樹脂、ＣＦｇ……緑の着色樹脂、ＣＦｂ……青の着色樹脂、ＳＭ……シャドウマスク、ＥＬｒ……赤色の発光層、ＥＬｇ……緑色の発光層、ＥＬｂ……青色の発光層、ＥＣＳ……封止材。
【図１】
2011013926.tif 000003
【図２】
2011013926.tif 000004
【図３】
2011013926.tif 000005
【図４】
2011013926.tif 000006
【図５】
2011013926.tif 000007
【図６】
2011013926.tif 000008
【図７】
2011013926.tif 000009
【図８】
2011013926.tif 000010
【図９】
2011013926.tif 000011
【図１０】
2011013926.tif 000012
【図１１】
2011013926.tif 000013
【図１２】
2011013926.tif 000014
【図１３】
2011013926.tif 000015
【図１４】
2011013926.tif 000016
【図１５】
2011013926.tif 000017
【図１６】
2011013926.tif 000018
【図１７】
2011013926.tif 000019
【図１８】
2011013926.tif 000020
【図１９】
2011013926.tif 000021
【図２０】
2011013926.tif 000022
【図２１】
2011013926.tif 000023
【図２２】
2011013926.tif 000024
【図２３】
2011013926.tif 000025
【図２４】
2011013926.tif 000026
【図２５】
2011013926.tif 000027
【図２６】
2011013926.tif 000028
【図２７】
2011013926.tif 000029
【図２８】
2011013926.tif 000030
【図２９】
2011013926.tif 000031
【図３０】
2011013926.tif 000032
【図３１】
2011013926.tif 000033
【図３２】
2011013926.tif 000034
【図３３】
2011013926.tif 000035
【図３４】
2011013926.tif 000036
【図３５】
2011013926.tif 000037
【図３６】
2011013926.tif 000038
【図３７】
2011013926.tif 000039
【図３８】
2011013926.tif 000040