(57)【要約】【課題】スイッチング素子の破壊を防止するＤＣ／ＤＣコンバータを提供することを目的とする。【解決手段】電流出力のオン／オフを切り替えるロードスイッチＭ１２を備えた昇圧型のＤＣ／ＤＣコンバータであって、前記ロードスイッチＭ１２のオン／オフを駆動する駆動素子４３の電源を、前記コンバータで昇圧される直流電源３１から供給する。【選択図】    図１
2011015462.tif 000002
【特許請求の範囲】
【請求項１】
電流出力のオン／オフを切り替えるロードスイッチを備えた昇圧型のＤＣ／ＤＣコンバータであって、
前記ロードスイッチのオン／オフを駆動する駆動素子の電源を、前記コンバータで昇圧される直流電源から供給する
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１記載の半導体集積回路において、
前記ロードスイッチは、ｐチャネルＭＯＳトランジスタであり、
前記駆動素子は、インバータであることを特徴とする半導体集積回路。
【請求項３】
電流出力のオン／オフを切り替えるロードスイッチを備えた昇圧型ＤＣ／ＤＣコンバータであって、
前記ロードスイッチを流れる電流を検出する電流検出回路と、
前記電流検出回路が電流を検出しないときに前記ロードスイッチのオフを許可する許可回路と、
を有することを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来より、ＤＣ／ＤＣコンバータは各種用途に用いられている。例えば引用文献１，２には液晶表示装置のＬＥＤバックライトを駆動するドライバに用いられるＤＣ／ＤＣコンバータが記載されている。
【０００３】
図５は従来の昇圧型ＤＣ／ＤＣコンバータの一例の回路構成図を示す。図５において、直流電源１１の負極は接地され、正極（電圧ＶＩＮ）はインダクタＬ１の一端に接続されている。インダクタＬ１の他端はスイッチング素子としてのｎチャネルＭＯＳトランジスタＭ１のドレインに接続されると共に、整流素子であるダイオードＤ１のアノードに接続されている。
【０００４】
ダイオードＤ１のカソードはロードスイッチとしてのｐチャネルＭＯＳトランジスタＭ２のソースに接続され、ＭＯＳトランジスタＭ２のドレインは負荷１２，キャパシタＣ１，抵抗Ｒ１それぞれの一端に接続されている。負荷１２，キャパシタＣ１それぞれの他端は接地されている。抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は接地されている。なお、ロードスイッチとは直流電源１１側から負荷１２側に流れる電流のオン／オフを切り替えるものである。
【０００５】
ＭＯＳトランジスタＭ２のドレインからの出力電圧ＶＯＵＴは抵抗Ｒ１，Ｒ２で分圧されてエラーアンプ１３の非反転入力端子に供給される。エラーアンプ１３の反転入力端子には基準電圧源３４から基準電圧Ｖｒｅｆが供給されており、エラーアンプ１３は基準電圧Ｖｒｅｆに対する出力電圧の誤差電圧を生成しＰＷＭコンパレータ１５の反転入力端子に供給する。
【０００６】
ＰＷＭコンパレータ１５の非反転入力端子には発振器１６から所定周波数の三角波が供給されており、ＰＷＭコンパレータ１６は誤差電圧を三角波と比較してＰＷＭ（パルス幅変調）信号を生成する。このＰＷＭ信号はインバータ１７で反転されたのちノア回路１８に供給される。ノア回路１８の出力するＰＷＭ信号はＭＯＳトランジスタＭ１のゲートに供給される。ＭＯＳトランジスタＭ１のソースは接地されている。ＭＯＳトランジスタＭ１はＰＷＭ信号のハイレベル時にオンし、ＰＷＭ信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧ＶＯＵＴは昇圧され、キャパシタＣ１で平滑される。
【０００７】
端子２０から入力されるイネーブル信号ＥＮはノア回路２１に供給される。また、保護回路２２は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路２１に供給する。ノア回路２１の出力信号はインバータ２３に供給される。インバータ２３はダイオードＤ１のカソードから電源を供給されている。インバータ２３で反転されたノア回路２１出力はＭＯＳトランジスタＭ２のゲート及びノア回路１８に供給される。
【０００８】
つまり、イネーブル信号ＥＮ又は保護信号がハイレベルのときインバータ２３出力はハイレベルとなってＭＯＳトランジスタＭ２がオフし、これと共にＭＯＳトランジスタＭ１のゲートがローレベルとなってＭＯＳトランジスタＭ１がオフする。これによって、直流電源１１からの電流が負荷１２に流れるのを遮断させている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２０５０３６号公報
【特許文献１】特開２００６−３１４１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図５に示す従来の昇圧型ＤＣ／ＤＣコンバータでは、ＭＯＳトランジスタＭ１がオフの状態で、例えば端子２０からハイレベルのイネーブル信号ＥＮが供給されてインバータ２３出力がハイレベルとなりＭＯＳトランジスタＭ２がオフした場合、インダクタＬ１の電流ＩＬは流れ続けるためインダクタＬ１とダイオードＤ１との接続点であるＡ点の電圧は図６（Ａ）の時点ｔ０に示すように急峻に上昇してスパイク波形を生じる。図６（Ｂ）には、インダクタＬ１を流れる電流ＩＬの様子を示す。
【００１１】
なお、インバータ２３はダイオードＤ１のカソードから電源を供給されているため、Ａ点の電圧の上昇に応じて、インバータ２３の出力端子とＭＯＳトランジスタＭ２のゲートの接続点であるＢ点の電圧は図６（Ｃ）に示すように急峻に上昇したのち低下してハイレベルで安定し、ＭＯＳトランジスタＭ２はオフを維持する。また、出力電圧ＶＯＵＴは図６（Ｄ）に示すように徐々に低下する。
【００１２】
このように、Ａ点の電圧にスパイク波形を生じた場合、スパイク波形によってスイッチングを行うＭＯＳトランジスタＭ１が破壊されるおそれがあるという問題があった。
【００１３】
本発明は上記の点に鑑みてなされたもので、スイッチング素子の破壊を防止するＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一実施態様によるＤＣ／ＤＣコンバータは、
電流出力のオン／オフを切り替えるロードスイッチ（Ｍ１２）を備えた昇圧型のＤＣ／ＤＣコンバータであって、
前記ロードスイッチ（Ｍ１２）のオン／オフを駆動する駆動素子（４３）の電源を、前記コンバータで昇圧される直流電源（３１）から供給する。
【００１５】
好ましくは、前記ロードスイッチ（Ｍ１２）は、ｐチャネルＭＯＳトランジスタであり、
前記駆動素子は、インバータ（４３）である。
【００１６】
また、本発明の他の一実施態様によるＤＣ／ＤＣコンバータは、
電流出力のオン／オフを切り替えるロードスイッチ（Ｍ１２）を備えた昇圧型ＤＣ／ＤＣコンバータであって、
前記ロードスイッチ（Ｍ１２）を流れる電流を検出する電流検出回路（５３）と、
前記電流検出回路（５３）が電流を検出しないときに前記ロードスイッチのオフを許可する許可回路（５２）と、を有する。
【００１７】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１８】
本発明によれば、スイッチング素子の破壊を防止することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の昇圧型ＤＣ／ＤＣコンバータの第１実施形態の回路構成図である。
【図２】図１の回路各部の信号波形図である。
【図３】本発明の昇圧型ＤＣ／ＤＣコンバータの第２実施形態の回路構成図である。
【図４】図３の回路各部の信号波形図である。
【図５】従来の昇圧型ＤＣ／ＤＣコンバータの一例の回路構成図である。
【図６】図５の回路各部の信号波形図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づいて本発明の実施形態について説明する。
【００２１】
＜第１実施形態の回路構成図＞
図１は本発明の昇圧型ＤＣ／ＤＣコンバータの第１実施形態の回路構成図を示す。図１において、破線３０で囲む部分は半導体集積回路である。直流電源３１の負極は接地され、正極（電圧ＶＩＮ）はインダクタＬ１１の一端に接続されている。インダクタＬ１１の他端はスイッチング素子としてのｎチャネルＭＯＳトランジスタＭ１１のドレインに接続されると共に、整流素子であるダイオードＤ１１のアノードに接続されている。
【００２２】
ダイオードＤ１１のカソードはロードスイッチとしてのｐチャネルＭＯＳトランジスタＭ１２のソースに接続され、ＭＯＳトランジスタＭ１２のドレインは負荷３２，キャパシタＣ１１，抵抗Ｒ１１それぞれの一端に接続されている。負荷３２，キャパシタＣ１１それぞれの他端は接地されている。抵抗Ｒ１１の他端は抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端は接地されている。なお、ロードスイッチとは直流電源３１側から負荷３２側に流れる電流のオン／オフを切り替えるものである。
【００２３】
ＭＯＳトランジスタＭ１２のドレインからの出力電圧ＶＯＵＴは抵抗Ｒ１１，Ｒ１２で分圧されてエラーアンプ３３の非反転入力端子に供給される。エラーアンプ３３の反転入力端子には基準電圧源３４から基準電圧Ｖｒｅｆが供給されており、エラーアンプ３３は基準電圧Ｖｒｅｆに対する出力電圧の誤差電圧を生成しＰＷＭコンパレータ３５の反転入力端子に供給する。
【００２４】
ＰＷＭコンパレータ３５の非反転入力端子には発振器３６から所定周波数の三角波が供給されており、ＰＷＭコンパレータ３５は誤差電圧を三角波と比較してＰＷＭ（パルス幅変調）信号を生成する。このＰＷＭ信号はインバータ３７で反転されたのちノア回路３８に供給される。ノア回路３８の出力するＰＷＭ信号はＭＯＳトランジスタＭ１１のゲートに供給される。ＭＯＳトランジスタＭ１１のソースは接地されている。ＭＯＳトランジスタＭ１１はＰＷＭ信号のハイレベル時にオンし、ＰＷＭ信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧ＶＯＵＴは昇圧され、キャパシタＣ１１で平滑される。
【００２５】
端子４０から入力されるイネーブル信号ＥＮはノア回路４１に供給される。また、保護回路４２は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路４１に供給する。ノア回路４１の出力信号はインバータ４３に供給される。インバータ４３は直流電源３１の正極に接続されて電源を供給されている。インバータ４３で反転されたノア回路４１出力はＭＯＳトランジスタＭ１２のゲート及びノア回路３８に供給される。
【００２６】
ここで、ＭＯＳトランジスタＭ１１がオフの状態で、例えば端子４０からハイレベルのイネーブル信号ＥＮが供給されると（図２における時点ｔ１）、インバータ４３は直流電源３１から電圧ＶＩＮを電源として供給されているために、インバータ４３出力は図２（Ｃ）に示すようにハイレベル（電圧ＶＩＮ）で一定となる。これに対し、インダクタＬ１１とダイオードＤ１１との接続点であるＡ点の電圧は電圧ＶＩＮからＭＯＳトランジスタＭ１２の閾値ＶＴＨ以上高くなるため、ＭＯＳトランジスタＭ１２はオン状態を保持する。このため、Ａ点の電圧は図２（Ａ）に示すようにスパイク波形を生じることはない。
【００２７】
インバータ４３出力がハイレベルとなるとノア回路３８出力がローレベルとなり、ＭＯＳトランジスタＭ１１がスイッチングを停止するため、図２（Ｂ）に示すようにインダクタＬ１１を流れる電流ＩＬは減少し、Ａ点の電圧が電圧ＶＩＮからＭＯＳトランジスタＭ１２の閾値ＶＴＨ未満まで低下した時点ｔ２でＭＯＳトランジスタＭ１２はオフする。これにより、出力電圧ＶＯＵＴは図２（Ｄ）に示すように徐々に低下して時点ｔ２で０Ｖとなる。
【００２８】
このようにして、Ａ点の電圧にスパイク波形を生じることが防止され、ＭＯＳトランジスタＭ１１が破壊されるおそれがなくなる。この実施形態では回路素子の増加がなく、簡単な構成でＭＯＳトランジスタＭ１１を保護することができる。
【００２９】
＜第２実施形態の回路構成図＞
図３は本発明の昇圧型ＤＣ／ＤＣコンバータの第２実施形態の回路構成図を示す。図３において図１と同一部分には同一符号を付しており、破線３０で囲む部分は半導体集積回路である。図３において、直流電源３１の負極は接地され、正極（電圧ＶＩＮ）はインダクタＬ１１の一端に接続されている。インダクタＬ１１の他端はスイッチング素子としてのｎチャネルＭＯＳトランジスタＭ１１のドレインに接続されると共に、整流素子であるダイオードＤ１１のアノードに接続されている。
【００３０】
ダイオードＤ１１のカソードはロードスイッチとしてのｐチャネルＭＯＳトランジスタＭ１２のソースに接続され、ＭＯＳトランジスタＭ１２のドレインは負荷３２，キャパシタＣ１１，抵抗Ｒ１１それぞれの一端に接続されている。負荷３２，キャパシタＣ１１それぞれの他端は接地されている。抵抗Ｒ１１の他端は抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端は接地されている。なお、ロードスイッチとは直流電源３１側から負荷３２側に流れる電流出力のオン／オフを切り替えるものである。
【００３１】
ＭＯＳトランジスタＭ１２のドレインからの出力電圧ＶＯＵＴは抵抗Ｒ１１，Ｒ１２で分圧されてエラーアンプ３３の非反転入力端子に供給される。エラーアンプ３３の反転入力端子には基準電圧源３４から基準電圧Ｖｒｅｆが供給されており、エラーアンプ３３は基準電圧Ｖｒｅｆに対する出力電圧の誤差電圧を生成しＰＷＭコンパレータ３５の反転入力端子に供給する。
【００３２】
ＰＷＭコンパレータ３５の非反転入力端子には発振器３６から所定周波数の三角波が供給されており、ＰＷＭコンパレータ３５は誤差電圧を三角波と比較してＰＷＭ（パルス幅変調）信号を生成する。このＰＷＭ信号はインバータ３７で反転されたのちノア回路３８に供給される。ノア回路３８の出力するＰＷＭ信号はＭＯＳトランジスタＭ１１のゲートに供給される。ＭＯＳトランジスタＭ１１のソースは接地されている。ＭＯＳトランジスタＭ１１はＰＷＭ信号のハイレベル時にオンし、ＰＷＭ信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧ＶＯＵＴは昇圧され、キャパシタＣ１１で平滑される。
【００３３】
端子４０から入力されるイネーブル信号ＥＮはノア回路４１に供給される。また、保護回路４２は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路４１に供給する。ノア回路４１の出力信号はインバータ５１に供給される。インバータ５１はダイオードＤ１１のカソードから電源を供給されている。インバータ５１で反転されたノア回路４１出力はアンド回路５２及びノア回路３８に供給される。
【００３４】
また、ＭＯＳトランジスタＭ１２のソース電圧、ドレイン電圧はそれぞれ電流センスアンプ５３の反転入力端子、非反転入力端子に供給される。電流センスアンプ５３はソース電圧とドレイン電圧の差電圧からＭＯＳトランジスタＭ１２を流れる電流（例えばドレイン電流）を検出し、電流が流れている間はローレベルの電流検出信号を生成してアンド回路５２に供給する。
【００３５】
アンド回路５２は電流検出信号がハイレベルつまりＭＯＳトランジスタＭ１２が電流を流していない状態で、ノア回路４１出力がハイレベルとなったときにローレベルを出力してＭＯＳトランジスタＭ１２をオフさせる。
【００３６】
ここで、ＭＯＳトランジスタＭ１１がオフの状態で、時点ｔ１１において例えば端子４０からハイレベルのイネーブル信号ＥＮが供給されると、インバータ５１はダイオードＤ１１のカソードから電源を供給されているために、インバータ５１出力は図４（Ｄ）に示すように、通常のハイレベルより高いＨＨレベルまで上昇する。このＨＨレベルはアンド回路５２ではハイレベルと認識される。
【００３７】
しかし、電流センスアンプ５３の出力する電流検出信号は図４（Ｃ）に示すように時点ｔ１１ではローレベル（電流検出）であり、上記電流検出信号がローレベル（電流未検出）となるのは時点ｔ１２以降である。したがって、時点ｔ１２にアンド回路５２出力がローレベルとなってＭＯＳトランジスタＭ１２がオフする。このため、Ａ点の電圧は図４（Ａ）に示すように時点ｔ１１においてスパイク波形を生じることはない。
【００３８】
インバータ５１出力がＨＨレベルとなるとノア回路３８出力がローレベルとなり、ＭＯＳトランジスタＭ１１がスイッチングを停止するため、図４（Ｂ）に示すようにインダクタＬ１１を流れる電流ＩＬは減少する。時点ｔ１２でＭＯＳトランジスタＭ１２がオフすると、出力電圧ＶＯＵＴは図４（Ｅ）に示すように徐々に低下して時点ｔ１３で０Ｖとなる。
【００３９】
このようにして、Ａ点の電圧にスパイク波形を生じることが防止され、ＭＯＳトランジスタＭ１１が破壊されるおそれがなくなる。この実施形態は破線３０で囲む半導体集積回路にインバータ５１に電源を供給するための外部端子を設ける必要がない。
【符号の説明】
【００４０】
３１  直流電源
３２  負荷
３３  エラーアンプ
３４  基準電圧源
３５  ＰＷＭコンパレータ
３６  発振器
３７，４３，５１  インバータ
３８，４１  ノア回路
４２  保護回路
５２  アンド回路
５３  電流センスアンプ
Ｃ１１  キャパシタ
Ｄ１１  ダイオード
Ｌ１１  インダクタ
Ｍ１１  ｎチャネルＭＯＳトランジスタ
Ｍ１２  ｐチャネルＭＯＳトランジスタ
Ｒ１１，Ｒ１２  抵抗
【図１】
2011015462.tif 000003
【図２】
2011015462.tif 000004
【図３】
2011015462.tif 000005
【図４】
2011015462.tif 000006
【図５】
2011015462.tif 000007
【図６】
2011015462.tif 000008