(57)【要約】      （修正有）【課題】統合した回路パッケージングを提供する。【解決手段】複数の層を有するパッケージ・ベース１６であって、前記複数の層が第１の層および第２の層を有することを特徴とするパッケージ・ベース１６と、複数の電気的接点であって、前記第１の層に第１の電気的接点を備え、前記第２の層に第２の電気的接点を備えることを特徴とし、複数の集積回路であって、第１の電気的接触に電気的に結合された第１の集積回路と、第２の電気的接触に電気的に結合された第２の集積回路とを有することを特徴とするシステム。【選択図】図１
2011176279.tif 000002
【特許請求の範囲】
【請求項１】
複数の層を有するパッケージ・ベースであって、前記複数の層が第１の層および第２の層を有することを特徴とするパッケージ・ベースと、
複数の電気的接点であって、前記第１の層に第１の電気的接点を備え、前記第２の層に第２の電気的接点を備えることを特徴とする複数の電気的接点と、
複数の集積回路であって、前記複数の集積回路が、第１の電気的接触に電気的に結合された第１の集積回路と、第２の電気的接触に電気的に結合された第２の集積回路とを有することを特徴とする複数の集積回路と、
を有することを特徴とするシステム。
【請求項２】
前記パッケージ・ベースが、底面を画定し、前記第１の層が、前記底面に対して第１の高さを有し、前記第２の層が、前記底面に対して第２の高さを有し、
前記第１の集積回路が、前記第１の高さに実質的に位置決めされ、前記第２の集積回路が、前記第２の高さに実質的に位置決めされる、
ことを特徴とする請求項１に記載のシステム。
【請求項３】
前記パッケージ・ベースが、キャビティを画定し、少なくとも２つの層が、前記キャビティ内に異なるな距離で延びることを特徴とする請求項１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
連邦政府後援研究又は開発に関するステートメント
[0001]  本発明は、アメリカ国防脅威削減局（DTRA）によって与えられるDTRA01-03-D-0018-0009の下で、政府サポートによってなされた。
【０００２】
米国政府は、本発明の特定の権利を有する。
[0002]  この開示は、統合した回路パッケージングに関する。
【背景技術】
【０００３】
[0003]  集積回路はパッケージの範囲内で囲まれ、それは、例えば、回路基板に取り付けられることが可能である。いくつかの集積回路パッケージは、パッケージのふたおよびパッケージ・ベースを含む。パッケージ・ベースおよびパッケージのふたは、実質的に一つ以上の集積回路を囲むことができる。更に場合によっては、シールリングはパッケージのふたおよびパッケージ・ベースの間に位置する。
【発明の概要】
【課題を解決するための手段】
【０００４】
[0004]  開示は、複数の層を含んでいる集積回路パッケージを目的とする。集積回路パッケージは、パッケージのそれぞれの層の電気的接点に各々電気的に連結される複数のスタックされた集積回路を囲む。開示はまた、複数の層を含む集積回路パッケージを形成し、複数のスタックされた集積回路をそれぞれの層に電気的に連結する技術を指向する。
【０００５】
[0005]  ある観点では、開示は、複数の層を含むパッケージ・ベースを含むシステムを指向し、ここで、複数の層は第１の層および第２の層を含む。システムはまた、複数の電気的接点を含み、複数の電気的接点は、第1の層に第1の電気的接点を備え、第２の層に第２の電気的接点を備える。システムは更に、複数の集積回路を含み、複数の集積回路は第１の電気的接点に電気的に連結する第1の集積回路、および、第２の電気的接点に電気的に連結する第２の集積回路を含む。ある実施形態では、複数の層が更に、第3の層および第4の層を有し、複数の電気的接点が更に、第3の層に第3の電気的接点を、第4の層に第4の電気的接点を備え、複数の集積回路が更に、第3の電気的接点に電気的に連結する第3の集積回路と、第4の電気的接点に電気的に連結する第4の集積回路を有する。
【０００６】
[0006]  別の態様では、開示は、複数の層を含むパッケージ・ベースを形成することを含む方法を指向し、複数の層は、第１の電気的接点を含む第1の層と、第２の電気的接点を含む第２の層とを含む。該方法は更に、第１の集積回路を第1の電気的接点に結合すること、および、第２の集積回路を第２の電気的接点に結合することを含む。
【０００７】
[0007]  更に別の態様では、開示は、第1の層および第２の層を含む複数の層から成るパッケージ・ベースから成るシステムを指向する。システムは更に、複数の層に複数の電気的接点を包含し、複数の電気的接点は、第1の層上の第1の電気的接点、第２の層上の第２の電気的接点、並びに、複数のバイアを包含し、複数のバイアのうちの少なくとも1つは、第１の電気的接点を第２の電気的接点に電気的に連結するように構成される。
【０００８】
[0008]  開示の一つ以上の実施形態の詳細は、添付の図面および下記の詳細な説明に記載される。他の特徴、目的および開示の効果は、詳細な説明および図面から、そして、特許請求の範囲から明らかである。
【図面の簡単な説明】
【０００９】
【図１】[0009]  図1は、パッケージ・ベース、パッケージのふたおよびシールリングを含む例示の集積回路（IC）の概略側面図を図示する。
【図２】[0010]  図２は、パッケージのふたおよびパッケージ・ベースを含む実施例ＩＣパッケージの上面図を例示する。
【図３Ａ】[0011]  図３Ａは、電気的接点を有する多層パッケージ・ベースを含むICパッケージおよびパッケージを通って延びているバイアが基礎を形成する実施例の概略断面図である。
【図３Ｂ】[0012]  図３Ｂは、電気的接点を有する多層パッケージ・ベースおよび第２の層上の電気的接点に第1の層上の電気的接点を接続しているバイアを含む例示のICパッケージの概略断面図である。
【図４】[0013]  図４は、取り外されるパッケージのふたを有する例示のICパッケージの上面図の概略図であり、パッケージ・ベースの各々の多数の層上の電気的接点を有する多層パッケージ・ベースを含む。
【図５Ａ】[0014]  図５Ａは、例示の多層ICパッケージに連結される実質的に同じサイズの複数のスタックされたＩＣを含むICパッケージ・アセンブリの概略断面図である。
【図５Ｂ】[0015]  図5Bは、例示の多層ICパッケージの電気的接点に連結するサイズを変化させるスタックされたICを含むICパッケージ・アセンブリの概略断面線図である。
【図６】[0016]  図６は、多層ICパッケージを形成する実施例技術を例示する工程系統図である。
【図７Ａ】[0017]  図７Ａは、電気的に電気的リードを経たプリント配線基板（PWB）に連結するICパッケージ・アセンブリの概略断面線図である。
【図７Ｂ】[0018]  図７Ｂは、電気的に複数のはんだボールを経たPWBに連結するICパッケージ・アセンブリの概略断面線図である。
【発明を実施するための形態】
【００１０】
[0019]  ある集積回路（IC）パッケージにおいて、集積回路（IC）は密度またはパッケージのICの数を増やすために垂直に積み重ねることができる。各々のスタックされたICは、電気的に少なくとも一つのそれぞれの導線を経たパッケージに連結する。一般的に、各々のICは、電気的にIC上のそれぞれの電気的接点およびICパッケージ・ベース上の電気的接点間の電気接続を提供する複数の導線を経たパッケージに連結する。いくらかのICパッケージでは、パッケージ・ベースはICのスタックが配置される平坦面を画定し、導線は各々のICにパワーおよび信号接続を供給するために各々のICをパッケージ・ベースの平坦面上の接触に接続する。ICのスタックが多数のICを含むので、ICをパッケージ・ベースの平坦面上の接触に接続している導線のこの構成は比較的長い導線の使用がパッケージ・ベースの平坦面に、スタックの上方レベル上のICを接続することを必要とする。その上、共通の場所（例えばパッケージ・ベースの平坦面）に対する導線の拡張は、パッケージ・ベースの範囲内で導線を密集させることに結果としてなる。
【００１１】
[0020]  導線のそれぞれの長さが増加するにつれて、電気伝導導線の電気抵抗およびインダクタンス値は増加する。その結果、ICをパッケージ・ベースに電気的に接続する比較的長い導線は、電気パフォーマンスを減少させることができるかまたはICシステムの完全性の信号を送ることができる。さらに、長い導線は短い導線より可撓性であり、このように2つの導線間の望ましくない接続のチャンスを増やすことができ、それは電気短絡を引き起こしうる。
【００１２】
[0021]  本願明細書において、記載されている集積回路パッケージは、ICが電気的に接続されることができる複数の層を含むパッケージ・ベースを含む。下記に詳述されるように、複数の層が配列され、パッケージ・ベースが多くのＩＣの全てのICが電気的に接続される平坦面を定める装置と比較して、ICパッケージ・ベースに電気的に複数のスタックされたICの各々のICを接続する導線がより短い長さを有する。これは導線の電気抵抗およびインダクタンス値を減少させ、それはICが電気的に接続される単一の層を有するICパッケージ・ベースと関連して、ICパッケージ・システムの電気パフォーマンスが増大する。さらに、各々電気的にそれぞれのICに接続する複数の層を含んでいるICパッケージ・ベースは導線を各々から切り離すのを助け、それは、直接の電気接続によって、電磁結合によって、各々に電気的に接続している導線の可能性を減らすのを助ける。
【００１３】
[0022]  図1は、例示の集積回路（IC）パッケージ10の側面図を図示する。図１に示す実施形態では、ICパッケージ10は、パッケージのふた12、シールリング14および多層パッケージ・ベース16を含む。パッケージ・ベース16は、ハウジングマルチプルスタックICのためのキャビティ（図3Aおよび3Bに示す）を定める。組み立ての際に、パッケージのふた12は、キャビティの範囲内で実質的にスタックされたICを囲むようにキャビティをカバーする。シールリング14は、パッケージのふた12およびパッケージ・ベース16の間に位置し、外部の環境からICパッケージ10の範囲内で収容されるスタックされたICを保護するためにパッケージのふた12およびパッケージ・ベース16との封止を作成する。その上、シールリング14はパッケージのふた12およびパッケージ・ベース16間の相対的な運動を予防できる。例えば、シールリング14はパッケージ・ベース16およびパッケージのふた12を結合できる。ある実施形態（図１では図示せず）では、パッケージ・ベース16により定義されるキャビティは、パッケージのふた12の外側の周辺部から切り離される内側周辺部を有し、シールリング14は、キャビティの内側周辺部およびパッケージのふた12の外側の周辺部とのすきまを満たす。図１に示すように、パッケージのふた12およびシールリング14は、実質的に同じサイズものである。他の実施形態では、パッケージのふた12およびシールリング14は、異なるサイズのものであってよい。例えば、溶接したパッケージのふたの場合、パッケージのふた12は、シールリング14より小さくてもよい。
【００１４】
[0023]  パッケージのふた12は、パッケージのふたのいかなる適切なタイプでもあってよい。図１に示すように、パッケージのふた12は、ICパッケージ10の範囲内でスタックされたICを囲むことに適しているいかなる材料の中でも形成される単一の層構造である。例えば、パッケージのふた12は、様々な実質的に絶縁のセラミック材を含むことができる。パッケージのふた12のための例示の材料は、酸化アルミニウム、アルミニウム窒化物（AlN）、酸化ベリリウム（BeO）および炭化ケイ素（SiC）を含むが、これらに限定されるものではない。
【００１５】
[0024]   2009年6月3日に出願された「INTEGRATED CIRCUIT PACKAGE INCLUDING A THERMALLY AND ELECTRICALLY CONDUCTIVE PACKAGE LID」という発明の名称のロナルドJ.イェンセン等による共同出願である米国特許出願番号12/455,574にて説明したように、他の実施形態では、パッケージのふた12は、アルミニウム炭化ケイ素（AlSiC）、銅タングステン（CuW）、銅モリブデン（CuMo）、ニッケル・コバルト鉄の合金のような電気伝導材料であってよい（例えば、ペンシルバニア州ReadingのカーペンターTechnology社によって、利用できる商標KovarRで提供される合金）。ロナルドJ.イェンセン等による米国特許出願番号12/455,574は、全体として本願明細書にリファレンスとして組み入れられる。アメリカ特許出願番号12/455,574にて更に詳細に説明したように、実施形態では、蓋12が、電気伝導材料からなり、パッケージふた12が、電力のための入力または出力接続に提供できるパッケージのふた、電気信号または一つ以上のICのためもの電気アースが設けられて、パッケージ・ベース16により提供される類似した接続ように構成される。
【００１６】
[0025]  ある実施形態では、パッケージのふた12はまた、熱伝導である材料を含むことができる。ある実施形態では、パッケージのふた12は、各々の層が様々な材料の一つ以上を含むことができる多層構造であってもよい。更に、ある実施形態では、パッケージのふた12は、パッケージ・ベース16の範囲内で囲まれる集積回路の表層の方へ、ｚ軸方向（直角x-z軸は、説明のための図1に示される）において、伸びる蓋メサから成ることができる。更に、ある実施形態では、パッケージのふた12は、パッケージ・ベース16を形成する材料の一つ以上のCTEと類似する熱膨張係数（CTE）を有する材料を含む。
【００１７】
[0026]  図1に示すように、シールリング14はパッケージのふた12およびパッケージ・ベース16との封止を形成することに適しているいかなる材料も含むことができる単一の層構造である。例えば、シールリング14は、例えばニッケル-コバルト鉄の合金（例えば、ペンシルバニア州ReadingのカーペンターTechnology社によって利用できるで商標KovarRで提供される合金）のような合金を含む。密封材料（例えば金-スズ（AuSn）、金-ゲルマニウム（AuGe）、スズ-鉛（SnPb）、金属が満たされたガラスまたはレッドフリーはんだ）はまた、シールリング14の有無にかかわらず使うことができる。他の実施形態では、シールリング14は重合接着剤を含むことができる。シールリング14が、実質的に絶縁するかまたは、あるいは、実質的に電気的にまたは熱的に導通する材料を含むことができる。ある実施形態では、シールリング14は、密封したパッケージを形成するためにパッケージ・ベース16にパッケージのふた12を封止できる。別の実施形態では、密封に近い、または、非密封パッケージは、シールリング14により画定されることができる。ある実施形態では、ICパッケージ10の範囲内のコンポーネントは、部分的にまたは完全にエポキシのような材料にカプセル化されることができる。ICパッケージ10がカプセル化される実施形態では、ICパッケージ10は、パッケージのふた12またはシールリング14を含むことができない。
【００１８】
[0027]  図1に示すように、パッケージ・ベース16は複数の層を含む多層構造であり、電気的に絶縁基板（例えばセラミック材）の、パッケージ・ベース16の範囲内で示される仮想線により表される。パッケージ・ベース16が成ることができる例示的な材料は、一つ以上のアルミナ・セラミックも、アルミニウム窒化物（AlN）、酸化ベリリウム（BeO）および炭化ケイ素（SiC）を含むが、これに限定されるものではない。ある実施形態では、パッケージ・ベース16を形成するために用いることができるセラミック材は、約8.5乃至約9.8までの範囲の中で相対的な誘電率を有することができる。更に、ある実施形態では、パッケージ・ベース16を形成するのに用いることができるセラミック材料は、meter-kelvinあたり約18乃至約150ワット（W/mK）の範囲の熱伝導率を有することができる。その上、パッケージ・ベース16を形成するために用いることができるいくつかの例示のセラミック材料は、特定の機械の特性、例えば約400メガパスカル（MPa）の曲げ強さおよび、約270乃至約320ギガパスカル（GPa）の範囲の中のヤング率を有することができる。他の種類のセラミック材料も、企図される。
【００１９】
[0028]  別の実施形態では、またはさらに、パッケージ・ベース16は、ポリテトラフルオロエチレン（PTFE）のような重合材料／セラミックベースラミネート（例えば、コネティカット州Rogersのロジャーズ社により市販されるロジャーズRO2800ラミネート）、または、フッ素重合体材料（例えば、デラウェア州ニューアークのW.L. Gore and Associatesによって市販にされるフッ素重合体）、FR-4、BT-Epoxyまたはポリイミドから成ることができる。ある実施形態では、パッケージ・ベース16は、多層共層（multilayer co-fired）セラミックパッケージング技術、または、多層ラミネート有機パッケージング技術を使用して形成されることができる。パッケージ・ベース16は、このように多数の基板層（例えば図3Aで示す7枚の基板層）を含むことができる。他の実施形態では、パッケージ・ベース16は、より多くまたはより少しの基板層から成ることができる。
【００２０】
[0029]  図２は、ICパッケージ10の平面図を例示する。図２に示すように、パッケージのふた12は、ICパッケージ10の一番上の部分に配置される。パッケージ・ベース16は、パッケージのふた12の外側の周辺部周辺で見える。図１および２にて図示したように、シールリング14（図1）はパッケージのふた12と同じ幅および長さであって、このように図2の上面図において、見えない。しかし、他の実施例では、シールリング14はパッケージのふた12より大きいかより小幅のであってよい。図２の実施形態では、ICパッケージ10は、正方形の構成を有する。他の実施形態では、ICパッケージ10は、実質的により矩形でもよく、または、実質的により曲線の外側の周辺部を有することができる。
【００２１】
[0030]  図３Ａおよび３Ｂは、例示のICパッケージの概略断面線図を図示し、ここで、断面図はx-z平面（直角x-z軸は、説明だけを補助するために図3Aに示される）に沿ってとられる。図3Aに示されるICパッケージ20は、パッケージのふた22、シールリング24、パッケージ・ベース26、層27A-27D（集合的に「層27」）、電気的接点28A-28D（集合的に「電気的接点28」）および30A-30D（集合的に「電気的接点30」）、電気伝導バイア32および34、電気的接点37および38を含む。パッケージのふた22はパッケージのふた12（図1および2）と、実質的に同じでもよく、シールリング24はシールリング14（図1）と、実質的に同じでもよい。
【００２２】
[0031] パッケージ・ベース26の層27は、側壁構造を画定する。層27により定義される側壁構造のため、電気的にパッケージ・ベースの平坦面に連結するICを囲むパッケージ・ベースを含む従来のICパッケージと比較して、ICパッケージ20のシールリング24の高さは比較的少なくてもよい。例えば、ICパッケージ・アセンブリは、層構造（例えばICパッケージ20のそれ）含まないパッケージベースの平坦面に電気的に連結するICを囲む。したがって、ｚ軸方向において測定されるにつれて、従来のICパッケージは、側壁構造（例えばy-z平面またはx-y平面に沿った壁）を含むことができないか、または、ICパッケージ20の層27により提供される側壁構造より少ない寸法の側壁構造を含む。パッケージのふたとパッケージ・ベースと間のｚ軸方向で測定された距離は、パッケージ・ベース上の平坦面を有するICパッケージ・アセンブリにおいて、非常により大きく、かくして、パッケージのふたとパッケージ・ベースとの封止を作成するために、パッケージ・ベース16の範囲内でより高いシールリングおよび／または追加的な層が必要とされる。上部層27A（ここで「上部」は、最も大きなｚ軸位置を有する層のことを称する）が、パッケージのふた22の相対的に近くに位置するので、ICパッケージ20は、多層パッケージ・ベース26を含まないICパッケージ・アセンブリに関して、より小さいシールリング24を必要とする。従って、ICパッケージ20は、多層パッケージ・ベース26を含まないICパッケージ・アセンブリに関して、シールリング24を形成するために材料のより少ない量を必要とする。
【００２３】
[0032]  図３Ａに示すように、パッケージ・ベース26は、複数の層27により定義される多層構造を含む。層27の各々は、パッケージ・ベース26の底面36に関して、異なるｚ軸立面図を有する。層27は、各々異なる表層を定め、層27の異なるｚ軸立面図のために、層27により定義される異なる表層はパッケージ・ベース26の底面36から間隔を置かれたそれぞれの距離である。更に、図3Aに示される実施形態では、層27は、さまざまなステップがキャビティ35の範囲内で定められるような、大きさに設定される。図３Ａに示される実施例では、層27は、負のｚ軸方向において各々の連続した層が更にキャビティ35に達するような大きさに設定される。その結果、ICパッケージ・ベース26の最下層29に関して異なる立面図を有する各々の層27は、x-y平面で異なる寸法を有し、ここで、寸法は、パッケージ・ベース24（例えば、x-zかy-z平面に沿って、実質的に伸びるパッケージ・ベース24の側面）の外側とキャビティ35の中心との間で測定される。立面図の下部の層27（最下層29に最も近い）は、x-y平面で最大の寸法を有し、立面図の上部の層27（下部の層よりも最下層29から遠い）は、x-y平面で最も少ない寸法を有する。他の実施形態では、層27は他の構成を有することができる。例えば、各々の連続した層が正のｚ軸方向により大きな量でキャビティ35に延びるように、層27は大きさを設定されることができる。
【００２４】
[0033]  ある実施形態では、層27は実質的に同じ厚み（実質的に垂直な方向において、測定される）を有することができ、その一方で、他の実施形態では、少なくとも2つの層27は異なる厚みを有する。各々の層27の厚みは、さまざまな要因に基づいて選ばれることができ、かかる要因は、例えば、それぞれの層27を通って延びる電気伝導バイア32、34のタイプの数、それぞれの層27上の電気的接点28、30の数、キャビティ35内に配置されるＩＣの配置（例えば、層27の各々の厚みは、ICパッケージ26の底面36に関して、層27の立面図を制御するのに用いることができる）などである。ある実施形態では、それぞれの層27の各々の厚みは、分離層とＩＣとの組合せとほぼ同じ厚さであり、該ＩＣは、それぞれの層27（例えば、図5A、5B、7Aおよび7Bにて図示したように）と同じ高さに配置される。ある実施形態では、各々の層２７の厚みは、最高の形状または導線の構成を容易にするのに選ばれることができ、例えば、図5Aの導線90は、各々のICをそれぞれの層２７に電気的に接続する。例えば、より厚い層２７を選ぶことは、2つの導線の間のより大きな距離をつくることができ、電磁結合または干渉による信号ノイズの伝送を予防する。
【００２５】
[0034] 層２７により定義されるサイドの構造と共に、パッケージ・ベース26は、複数のICまたは基板の他のタイプが囲まれることができるキャビティ35を定める。上記のように、組み立ての際に、パッケージのふた22は、ICをキャビティ35に実質的に入れるためにキャビティ35を実質的にカバーする。図3Aに示すように、パッケージ・ベース26は、7つの基板層から成る。他の実施形態では、パッケージ・ベース26は、基板層のより少しであるかより大きな数から成ることができる。基板層の数は、さまざまな考慮（例えばパッケージ・ベース26を定めるために用いる基板のタイプ、パッケージ・ベース26のキャビティ35の範囲内で囲まれるICの数、ICの高さおよびスタックされたICを切り離すスペーサ層、など）に依存する。パッケージ・ベース26は、層２７を含み、それは、それぞれの基板層および最下層29の範囲内で含まれる、それはスタックされたIC（図示せず）が配置されることができるプラットフォームを形成する。しかしながら他の実施形態では、層２７はそれぞれの基板層と対応しなくてもよい。例えば、複数の基板層（例えば、２以上）は、単一の層を定めることができる。
【００２６】
[0035]  層２７は、高さが変化し（パッケージ・ベース26の底面36に関して、それによって、高さが実質的にｚ軸方向である）、高さを変化させることで配置されるスタックされたICが電気的に連結されることができるパッケージ・ベース26の異なるレベルを定める。すなわち、複数のICがICスタックを定めるｚ軸方向に積み重なるときに、ICのうちの少なくとも2つはパッケージ・ベース26の底面36と関連して、異なる高さ（または高度）に置かれる。ある実施形態では、キャビティ35に配置されるICスタックの各々のICは、電気的にそれぞれの層２７の電気的接点につながる。他の実施形態では、キャビティ35に配置されているICスタックの各々のICは、電気的に少なくとも2つの異なる層２７の電気的接点につながる。更に、ICスタックのICは、共有のまたは別々の層の電気的接点に電気的につながることができる。さらに、いくつかの実施形態では、キャビティ35に配置されているICスタックの各々のICが実質的に同じｚ軸位置を有する層２７上の電気的接点と一致して、電気的につながるように、層２７は構成される。しかし、層２７の正確なｚ軸分布およびICスタックのICが、すべての実施形態において、成し遂げられる必要があるというわけではない。
【００２７】
[0036]  図3Aに示される実施形態では、電気的接点28および30は層２７の表層に配置される。ある実施形態では、電気的接点28および30は、各々電気伝導ピンのうちの少なくとも1本により定義され、例えば、基板間のパッケージ・ベース26が階層化しているにもかかわらず、パッド、ハンダ材料または電気伝導バイア32、34と別であるリードが伸びる。電気的接点28および30は、いかなる適切な技術を使用して画定され得る。ある実施形態では、電気的接点28、30は、例えば、電気メッキまたは無電解めっき技術によって、一つ以上の層２７の表層に、導電材料の薄い層を適用することにより形成される。導電材料の薄い層は、バイア32、34を形成する導電材料（例えばタングステン）と接触して、ある電気伝導パッドの上の仕上げ金属として加えられ得る。例えば、いくつかの実施形態では、電気的接点28および30は、金材料の薄い層により適用されられるニッケル材の薄い層を適用することにより形成されることができる。他の実施形態では、電気的接点28および30は、１種類の導電材料（例えばニッケルだけまたは金だけ）または２以上の導電材料だけを塗布することにより形成されることができる。他の導電材料（例えばスズ）は、電気的接点28および30を形成するために代わりにまたは追加的に用いることができる。電気的接点28、30は、それぞれの伝導のバイア32、34より層２７の表層に沿って、異なる寸法を有する。例えば、電気的接点28、30はそれぞれの電気的接点28、30を有するインタフェースで、伝導のバイア32、34により定義される表面積と比較して、伝導の表面積を増やすことができる。
【００２８】
[0037]  ある実施形態では、パッケージ・ベース26の最下層29はまた、層２７に加えてスタックされた一つ以上のICに電気継手のための電気的接点を含むことができる。表面被覆技術のいかなる適切なタイプも、電気的接点28、30（例えば電気メッキまたは無電解めっき技術）を定めるのに用いることができる。更に、電気的接点28、30は、（ｚ軸方向において、測定されるような）適切な厚み（例えば約2.5ミクロンに対する約1.5ミクロン）を有しても良いが、他の厚みも企図される。図3Aに示すように、電気的接点28Aおよび30Aは、パッケージ・ベース26の対向側で層27Aの表面に配置される。同様に、電気的接点28Bおよび30Bは、層27Bの表層に配置され、電気的接点28Cおよび30Cが層27Cの表層に配置され、電気的接点28Dおよび30Dが、層２７D.の表層に配置される。
【００２９】
[0038]  他の実施形態では、層２７の上面に配置されているのではなく、電気的接点28および30は層２７の範囲内で、少なくとも部分的に埋められることが可能である（例えば、部分的にまたは完全に、パッケージ・ベース26の絶縁材料によって、少なくとも2つの側または少なくとも3つの側が囲まれる）。例えば、電気的接点28および30は、パッケージ・ベース26に形成される開口部に導入され、それぞれのバイア32、34を備えた電気的接点に配置される電気伝導材料により定義され得る。例えば、電気的接点28、30を定めている電気伝導材料は、同じものであってもよく、または、電気伝導バイア32、34を定めている材料と異なってもよい。更に、表層の電気的接点28、30と同様に、層２７の範囲内で少なくとも部分的に埋め込まれる電気的接点に、それぞれの伝導のバイア32、34よりx-y平面に沿って、同じであるか異なる寸法であってもよい。
【００３０】
[0039]  電気的接点28および30は、スタックされたICに対する電気継手に適している一つ以上の電気伝導材料（例えば銅、銀、金またはニッケル）を含むことができる。バイア32、34も電気伝導材料（例えばタングステン、モリブデン、銅、銀または金）から成り、それは電気的接点28、30が形成される同じ電気伝導材料であってもよく、またはそうでなくてもよい。
【００３１】
[0040]  図3Aに示されるICパッケージ20の実施形態では、バイア32および34の各々は、電気的接点28および30のうちの1つ間の電気伝導経路およびパッケージ・ベース26の底面36に配置されるそれぞれの電気的接点37または38を定める。電気的接点37、38は、例えば、プリント配線基板（PWB）に対するキャビティ35またはいかなる適切な接続技術も使用している他の部材の範囲内で囲まれる一つ以上のICを電気的に接続するために用いることができ、例えば伝導ピン、はんだボール、はんだ柱、パッケージ・リード（例えば電気的リード）などを使用する。電気的リードが電気的にICパッケージ20をPWBまたは他の部材に接続するために用いる実施形態では、ICパッケージ20の電気的接点37、38は、パッケージ・ベース26の底面に、配置されない。例えば、電気伝導バイア32、34がターミネート可能であり、露出されることができ、または、パッケージ・ベース26（例えばPWBから最も遠い表層）および／または蓋12上の上面で、パッケージ26の側面に沿って（例えば、図7Aで示すx-zまたはy-z平面に沿って）電気的接点に電気的に接続する。
【００３２】
[0041]  電気的接点37、38は、パッケージベース26を介して延びるバイア32、34から分離された、電気伝導ピン、パッド、ハンダ材料またはリードのうちの少なくとも１つによって各々画定される。ある実施形態では、電気的接点37および38が、それぞれのバイア32、34を備えた導電材料が電気的接点に配置される所で、例えばめっきによって、パッケージ・ベース26の底面36に、導電材料の薄い層を適用することにより各々形成される。ある実施形態では、導電材料の薄い層は、バイア32、34を形成する導電材料の上の仕上げ金属として加えられ、若しくは、電気伝導パッドが、仕上げ金属とバイア32、34との間に配置されることができる。表面被覆テクニックのいかなる適切なタイプも、電気的接点28、30（例えば電気メッキまたは無電解めっき技術）を定めるために用いることができる。更に、電気的接点28、30に（ｚ軸方向において、測定される）適切な厚みもあることができる。
【００３３】
[0042]  他の実施形態では、ICパッケージ26の底面36に配置されるよりはむしろ、電気的接点37および38は底面36（例えば、少なくとも部分的に、パッケージ・ベース26の絶縁材料によって、少なくとも2つの側または少なくとも3つの側に囲まれて）上の層29の範囲内で、少なくとも埋められることが可能である。例えば、電気的接点37および38は、電気伝導材料があることがありえるパッケージ・ベース26の底面36に沿って形成される開口部に導入される電気伝導材料により定義され、例えば、電気伝導バイア32、34を定めている材料と同じであるか、又は異なる。
【００３４】
[0043] 図3Bは、他の例示のICパッケージ40の概略図である。ICパッケージ40は、図3Aに示されるパッケージ20と実質的に類似しているが、複数の電気伝導バイア52A-52D（集合的に「バイア52」と称する）、電気伝導バイア54A-54D（集合的に「バイア54」と称する）、それらが互いに電気的に接続している少なくとも2つを含む。このような方法で、少なくとも、いくつかの電気的接点28、30は、電気伝導バイア52、54を経由して、電気的に互いに接続している。しかしながら、いくつかのバイア52、54は、例えば、パッケージ26を定めている絶縁材料を介して、互いに電気的に分離される。
【００３５】
[0044]  図３Ａに関して上で議論したバイア32、34と同様に、バイア52、54は、それぞれ電気的接点28、30と、ICパッケージ26の底面36上の電気的接点57および58と間の電気伝導経路を画定する。例えば、図３Ｂに示される例では、バイア52Aは、電気的接点28Aと57Aとの間の電気伝導経路を形成し、バイア52Bは、電気的接点28Bと電気的接点57Bとの間の電気経路を形成する。対照的に、バイア52Dは、電気的接点28Dとバイア52Cとの間の電気経路を形成し、従って、電気的接点28Cと28Dと間の電気経路形成する。互いに電気的に接続している電気伝導バイア52、54は、ベース26および共通の電力源またはグランドのキャビティ35内の複数のＩＣ間の接続を提供することに役立ってもよい。ある実施形態では、電気的接点28C、28Dを電気的に接続することは、電気的接点28C、28Dのうちの1つだけに電気的に接続している2つ以上のICを電気的に接続することに役立つ。2つ以上のICを電気的に電気的に接続するためにパッケージ26のキャビティ35の範囲内で導線を配線するのではなく、内部電気接続は、パッケージ26の範囲内で形成され、それによって、ICパッケージ40を単純化し、キャビティ35内に配置される導線の渋滞を減らす。他の実施形態では、電気的接点28C、28Dを電気的に接続することは、電気的接点28C、28Dのそれぞれの一つに電気的に接続している2つ以上のICに共通の信号を提供することに役立つ。更に、互いに電気的接点28C、28Dを電気的に接続することは、あるケースでは例えば、接点28C、28D（および、それに対して電気的に接続されるいかなるIC）を共通のグランドまたは電源に電気的に接続するのに有用である。
【００３６】
[0045]  バイア56Cはまた、パッケージ26の電気的接点52Cに対する電気経路を画定し、かくして、電気的接点28C、28dと電気的接点57Cと間の電気経路を形成する。同様に、バイア54Dは、電気的接点30Dとバイア54Cと間の電気経路を形成する。バイア54Aおよび54Bもまた、電気的接点30Cに電気経路を画定し、バイア54Cは、電気的接点58に電気経路を定める。このように、図3Bに示される例では、電気的接点30は、互いに電気的に接続され、パッケージ・ベース26の底面上の電気的接点58に電気的に接続される。互いに電気的接点30を電気的に接続することは、例えば、共通のグランド、電源または信号接続に接点３０（および、それに対して電気的に接続されるいかなるIC）を電気的に接続するのに有用である。
【００３７】
[0046]  さらに、互いに電気的接点30を電気的に接続することは、例えば、電気的接点30のうちの1つだけに電気的に接続している2つ以上のICを電気的に接続するのに有用である。２つ以上のICを電気的に接続するためにパッケージ26のキャビティ35の範囲内で導線を配線するのではなく、内部電気接続は、パッケージ26の範囲内で形成され、それによって、ICパッケージ40を単純化して、キャビティ35内に配置される導線の渋滞を減らす。
【００３８】
[0047]  他の実施形態では、バイア52および54は、図3Bに示されるそれらと異なる構成を有することができる。例えば、少なくともいくつかのバイア52および54は、ICパッケージ40のいくつかの例において、電気的接点57および58から電気的に分離される。例えば、いくつかのバイア52および54は、電気的接点56および58に電気的に接続しない。その結果、いくつかのバイア52および54は、パッケージ・ベース26の底面36上の電気的接点57および58を介して、プリント配線板または他のデバイスに電気的に接続するように構成されない。バイア52、54の異なる構成の他の実施形態では、１以上の層２７は、電気的接点を含まず、または、電気的接点を含まず、または、１以上の層２７の全ての側に電気的接点を包含せず、かくして、対応するバイア52または54を有しない。層47の電気的接点28、30の構成およびバイア52、54により形成された電気経路は、キャビティ35の範囲内で配置したスタックされたIC間の所望の電気接続アレンジメントに基づいて変化する。更に、電気的接点57および58の量および構成は、パッケージ・ベース26の底面36に、電気経路を形成するバイア52、54の構成に基づいて変化する。
【００３９】
[0048] 本願明細書において記載されている各々のICパッケージでは、各々の層上、および、多層パッケージ・ベースの底面上の電気的接点は、パッケージ・ベースの1つか2つまたはそれ以上の側の周りに分配される。例えば、パッケージ・ベース（例えば、図3Aに示されるパッケージ・ベース26）が、x-y平面（例えば、直交するx-y-z軸を、図1乃至3Bに示す）に沿った断面の実質的に四辺形の形状を有する場合、パッケージ・ベースの各々の層のために、キャビティ（例えば図3Aに示されるキャビティ35）の範囲内で露出され、パッケージ・ベースの底面に配置される電気的接点は、パッケージ・ベース1つか、2つか、3つか4つの側のまわりに分配される。
【００４０】
[0049]  電気的接点の例示の分布を図4に示し、除去されたパッケージのふたを有する例示のICパッケージ60の上面図である。ICパッケージ60は、シールリング62、パッケージ・ベース64および電気的接点66A-66D（集合的に「電気的接点66」）のセットを含む。シールリング62は、図1および2に関して上記したシールリング14と実質的に同じでもよい。
【００４１】
[0050]  パッケージ・ベース64は、複数の集積回路（例えばｚ軸方向において、積み重ねられる集積回路）が導かれるキャビティ69を定める。図４に示すように、パッケージ・ベース64は、キャビティ69の範囲内で段階状のアレンジマントを定める複数の層65A-65D（集合的に「層65」）を含む。層65Aは、パッケージ・ベース64の一番上の層であり、例えば、パッケージ・ベース64の最下層67に対して最も大きな高さを有する（実質的にｚ軸方向に測定され、直交するx-y軸は図４に示される）。層65Aは、図3Aに示されるICパッケージ20の層27Aと実質的に同じでもよい。層65Dは、ICパッケージ・ベース64の最下層67に対してパッケージ・ベース64の最下部の層であり、例えば、パッケージ・ベース64の最下層67に対して最も低い高さを有する（実質的にｚ軸方向に測定され、直交するx-y軸を図4に示す）。底層65Dは、図3Aに示されるICパッケージ20の層２７Dと、実質的に同じでもよい。最下層67は、図3Aおよび3Bの最下層29と、実質的に同じでもよい。
【００４２】
[0051]  図4に示される実施形態では、ICパッケージ・ベース64は実質的に同じサイズの64の電気的接点を含み、パッケージ・ベース64の4つの全ての側に配置される電気的接点66A-66D（集合的に「電気的接点66）のセットを含む。パッケージ・ベース64が、電気的接点66Aのセットを含み、層65Bが、電気的接点66Bのセットを含み、層65Cが、電気的接点66Cのセットを含み、層65Dが電気的接点66Dのセットを含む。他の実施形態では、電気的接点66のセットは、パッケージ・ベース64の約1つか、2つか3つの側のような、パッケージ・ベース64の側のより少しの数に配置される。
【００４３】
[0052]  図4に示される各々の電気的接点は、図3Aおよび3Bに例示されるバイア32、34、52および／または54のような、電気伝導バイアによって、パッケージ・ベース64の範囲内で電気的に他の電気的接点に連結できる。別の実施形態または追加的に、電気伝導バイアは、パッケージ・ベース64の底面に、すなわち、最下層67を介して電気的接点66と電気的接点（例えば、図3Aおよび3Bの電気的接点37、38、57および58）と間の電気経路を定めることができる。電気伝導バイアは、図４の平面に対して少なくとも部分的に垂直であり（例えば、実質的にｚ軸方向）、電気的接点からパッケージ・ベース64内に最下層67の方へ伸びる。
【００４４】
[0053]  図4に例示される電気的接点の各々は、層（それによって、内部の周辺部は、キャビティ69に最も近い周辺部である）の内部の周辺部の近くで、パッケージ・ベース64の層に置かれる。他の実施形態では、各々の電気的接点は、そのそれぞれの層の異なる位置に配置されうる。例えば、電気的接点は、そのそれぞれの層の範囲内でより中央に実質的に位置できる。
【００４５】
[0054]  上記のように、複数の層を定めているパッケージ・ベースを含んでいるICパッケージは、複数のICを単一のICパッケージに入れることができる。ある実施形態では、ICが、垂直にスタックされた構成でスタックされ、それによりICは、ICパッケージ・ベースキャビティの深さに実質的に沿って互い分離される。多層パッケージ・ベースを含んでいるICパッケージの範囲内で囲まれる各々のＩＣは、互いに（例えば、別々の回路を画定する）から電気的に分離され、または、互いに電気的に接続される。例えば、図3Bに関して上述したように、いくつかの実施形態では、ICパッケージ・ベースの中の電気伝導バイアは、2つ以上のIC互いに、または、共通グランド、電力源または他の信号源に電気的に接続できる。
【００４６】
[0055]  図5Aは、例示のICパッケージ・アセンブリ70の概略断面図を例示し、それはICパッケージ20（図3Aにも示す）および積層構造の複数のIC 86A-86D（集合的に、「スタックIC 86」）を含む。他の実施形態では、図3Bに示されるICパッケージ40のような、他の種類のICパッケージは、複数のICを囲むことができる。IC 86A-86Dは、実質的にｚ軸方向にスタックされる（直交x-z軸は、図5Aの説明の容易さのための図5Aに示される）。IC 86は、適切な種類のＩＣであってよく、例えば、メモリチップであってよいが、それに限定されない。例えば、各々のIC 86A-86Dは、SRAM（スタティックＲＡＭ）ダイから成ることができる。
【００４７】
[0056]  図5Aに示される実施形態では、IC 86A-86Dは、分離層88によって、少なくとも部分的に電気的に互いから分離される。特に、少なくとも一つの分離層88は、隣接したIC 86A-86Dの間に配置される。分離層88は、各々のスタックされたIC 86を積層構造に互いに機械的に連結するために、接着材のような（例えば電気的に絶縁のエポキシ）適切な電気的絶縁材料で形成される。他の実施形態では、例えば、他の機構が、少なくとも部分的に電気的にICを分離するのに利用される場合、分離層88のうちの少なくとも1つは、電気伝導材料を含むことができる。スタックされたIC 86および分離層88は、パッケージ・ベース26の範囲内に配置する前に、１ユニットを形成するために連結され、或いは、別の実施形態では、パッケージ・ベース26の範囲内でスタックされ機械的に互いにに接続される。
【００４８】
[0057]  スタックされたIC86は、それぞれの導線90A-90D（集合的に「導線90」）を介してパッケージ・ベース26の層２７のそれぞれの電気的接点28に電気的に連結する。図3Aに関して議論し、図5Aに示したように、バイア32A-32D（集合的に「バイア32」）は、電気的接点28とパッケージベース26の底面36上の電気的接点37との間に電気経路を定める。他の実施形態では、例えば、図3Bのバイア52および54に関して図と共に記載したように、バイア32は、互いに電気的接点28のうちの2つ以上を電気的に連結する。
【００４９】
[0058]  図5Aに示される実施形態では、各々のスタックされたＩＣ86は、パッケージ・ベース26の底面36に対してほぼ同じ高さ（または高度）である層２７のうちの1つに置かれる電気的接点28のうちの1つまで、それぞれの導線90によって、電気的に接続される。例えば、IC86Aは、層27Aとほぼ同じ高さである（具体的には、実質的にｚ軸方向に測定された寸法）。層27Aは、電気的接点28Aを含み、バイア32Aは、パッケージ・ベース26の底面36に配置された電気的接点37Aに電気経路を形成する。IC86Aは、導線90Aを介して電気的接点28Aに電気的に結合し、従って、電気的接点37Aに電気的に接続している。
【００５０】
[0059]  導線90（例えば、アルミニウムまたは金導線）は、適切な技術も使用してそれぞれのIC 86および電気的接点28に電気的および機械的に接続される。例えば、導線90は、それぞれのIC 86および電気的接点28に対する楔ボンディング、または、ボールボンディングであってよい。他の実施形態では、平坦なリードは、それぞれのIC 86および電気的接点28にはんだ付けされることができる。
【００５１】
[0060]  ICパッケージ70は、多くの公知技術によって、プリント配線基板（PWB）（図5Aでは図示せず）につながるのに適している。ある実施形態では、バイア32は、電気的接点37によって、パッケージ・ベース26の底面の下に配置されるPWBに電気的に接続される。例えば、電気的接点37は、ボールグリッド配列、ランドグリッド配列、ピングリッド配列、はんだ柱または無鉛チップ・キャリアを介してPWBに電気的に接続される。別の実施形態または追加的に、バイア32は、パッケージ・ベース26の周辺部周辺（例えば、パッケージ・ベース26の上部または側面上）に配置されるbrazeパッドに電気的に接続され、brazeパッドは、リード（例えば２重または４重平坦なパッケージのリード）を介してPWBに接続される。
【００５２】
[0061]  多層パッケージ・ベース26は、層２７のうちの1つの上に電気的接点28のうちの1つに対して、スタックされたIC 86のうちの1つの電気的カップリングを容易にする。キャビティ35の範囲内で（実質的にｚ軸方向に測定される）さまざまな高さのパッケージ・ベース26の電気的接点28のアレンジメントは、例えば、全ての電気的接点が共通の平面にあり、または、パッケージ・ベースの底面に関して同じ高さであるパッケージ・ベースと比較して、パッケージ・ベース26のキャビティ35の範囲内で正確にIC 86のアレンジメントと一致する。各々のスタックのIC 86の高さと一致する高さを有するそれぞれの層２７上の電気的接点28に各IC 86を電気的に連結することは、層２７を含まないICパッケージ・ベースの他の構成によって可能なものより短い導線（例えば導線90）の使用を許容する。電気的接点28がIC 86上の電気的接点と同じ高さを有するように、IC 86および層２７が配置されず、IC 86および層２７は、例えば共通の平坦面にある電気的接点28と比較して、互いにより近い高さに配置されることができる。それぞれの層２７の各々の電気的接点28は、他のIC 86より少なくとも一つのIC 86に近いように配置される。
【００５３】
[0062]  各々の導線90の長さは、IC 86とパッケージ・ベース26のそれぞれの電気的接点との間の距離に基づいて選ばれる。導線90の長さが、IC 86から相対的に近い電気的接点までIC 86から伸びるように選ばれるので、ICパッケージ20は、例えば、全ての電気的接点がパッケージ・ベースの底面に関して同じ高さにあるパッケージ・ベースと比較してより短い導線の使用を許容する。対照的に、例えば、パッケージ・ベースにより画定されるキャビティの表面に沿って、共通の平面に配列される電気的接点を含むICパッケージ・ベースの電気的接点とICを電気的に接続するのに用いられるいくつかの導線は、比較的長い。例えば、パッケージ・ベース26の底面36に対して最も高い位置のIC86Aとキャビティ35の底面82での電気的接点との間に伸びる導線は、パッケージ・ベース26の底面に対して最も低い高さのIC 86Dと、キャビティ35の底面82での電気的接点との間で伸びる導線より長い。より短い導線90の使用は、例えば、導線の抵抗およびインダクタンスを減らすことによって、ICパッケージ・アセンブリ70の電気特性を改善できる。
【００５４】
[0063]  更に、高さが変化する層２７上の電気的接点28に関してスタックされたIC 86の電気的結合は、導線90の間の分離を容易にすることができ、それは2つ以上のスタックされたIC 86の間で、短絡（例えば互いに接触する導線90の伝導部分）または望ましくない電気接続の可能性を減らすことができる。更に、導線90を物理的に分離する距離を増やすことは、導線90が、電磁結合または干渉による互いの信号ノイズを課する可能性を減らすのを助ける。
【００５５】
[0064]  多層ICパッケージ・ベース26は、ICパッケージ20の範囲内で導線90の渋滞を減らすのを助け、それは、例えば、ICパッケージ・アセンブリ70を製造するのに役立ち得る。電気的接点が配置される共通の平面または他の共通の高さの導線90の一端に集中するよりはむしろ、多層パッケージ・ベース26によって、導線90の端が、異なるｚ軸位置にある異なる平面（例えばｍ互いの層２７が位置する異なる平面）の電気的接点に接続することができる。このように、パッケージ26の範囲内で導線90を押し合うことは、減少する。さらに、多層ICパッケージ・ベース26から生じる導線90の長さの減少は、パッケージ・ベース26のキャビティ35の範囲内で囲まれる導線の長さを減らすことによって、ICパッケージ20の範囲内で導線90の渋滞を減らすのを更に助ける。
【００５６】
[0065]  より短い導線90はまた、より長い導線が必要である電気的継手と比較して、電気的接点28に電気的に結合スタックされたＩＣ86のプロセスを単純化できる。例えば、より少ない導線長が、スタックされたIC 86を電気的接点28に連結するのに必要であるので、より短い導線90は、パッケージ・ベース26の範囲内で渋滞を減少させることができる。パッケージ・ベース26に接続している導線90はまた、異なる層の間に広げられ、それによって、パッケージ・ベース26上のそれぞれの電気的接点にボンディングワイヤ90の容易さを増やすのを助けることができるより少ない渋滞に結果としてなる。電気的継手は、このようにまた、導線ループに対するコントロールを向上させることができる。例えば、より短い導線90は、重力のための導線のもつれまたは導線の垂れ下がりを予防でき、所望の構成の導線90の設置を容易にする。
【００５７】
[0066]  更に、スタックされたIC 86と電気的接点28との間のより短い導線90を使用した電気的継手は、電気的接点28の増加する分離を原因として生じるので、パッケージに含まれることができるスタックされたIC 86の最大数を増やすことができ、層２７を含まないパッケージへの電気継手と比較して一つ以上の導線90の間の短絡の機会を減少させる。更に、キャビティ35の範囲内の導線の減少した渋滞は、追加的なICがキャビティ35に含まれるのを許容する。
【００５８】
[0067]  図5Bは、スタックされたIC 94が囲まれる他の例示のICパッケージ92の概略断面図を例示する。例えば、x、yおよびｚ軸方向に測定された寸法のように、実質的に同じサイズを各々有する、スタックされたIC86（図5A）とは対照的に、スタックされたＩＣ94は、ｘおよびｙの寸法において測定されるように異なる寸法を有し、ｚ軸方向で測定されるように実質的に同じ寸法を有する。このように、IC 94は、異なる大きさを設定された主要上面（図5Aに示される実施形態のx-y平面において測定される）を各々有する。図5Bに示される実施形態では、最大の主要上面を有するICは、パッケージ・ベース26の底面36により近く配置され、その結果、IC 94は、パッケージ・ベース26の層２７が底面36に近づくにつれて、寸法が段階的に増加する。他の実施形態では、スタックされたIC 94は、ｚ軸方向において測定されるにつれて異なる寸法を有し、および／または、少なくとも2つのIC 94は、x-y平面で同じ寸法を有する。
【００５９】
[0068]   スタックされたIC 94の間の分離層96は、それらが配置される間にスタックされたIC 94の寸法と一致する、xおよびｙ軸方向において測定されるのとは異なる寸法を有する。異なる寸法を有するスタックされたICの場合、電気的接点98の間のより大きな垂直分離を有することは望ましく、従って導線99の間でさえあってもよい。各々のスタックされたＩＣが、xおよびｙ軸方向（図5A）に測定されたのと実質的に同じ寸法を有するシナリオと比較して、ｚ軸方向により高い位置を有する層上の電気的接点98に盆でキングされたとき、導線99は増加した長さを有する。各々の導線99の間のより大きな垂直分離は、短絡を引き起こす導線99との望ましくない接触を予防する。
【００６０】
[0069]  図6は、多層スタックされたICパッケージを形成することの例示の技術を図示する工程系統図である。パッケージ・ベース26（図3A）のような（本願明細書において、記載されているいかなるパッケージ・ベースもと類似していてもよい）パッケージ・ベースは、セラミックのような電気的に絶縁基板から製造されることができる。基板材料のシートは、各々の最下層29のための所望の寸法および多層パッケージ・ベース26の層２７に切られることが可能であり、各々の最下層のための予め定められた寸法およびパッケージ・ベース（100）の各々の層の基板材料の層を形成する。電気伝導バイア32、34（図3A）のようなバイアに関する基板材料の範囲内のスペースは、予め定められた構成の基板材料の層をとおって形成される。ある実施形態では、バイアに関するスペースは、鋭いツールを備えた基板材料を通って穴があくことにより形成され、それはコンピュータによって自動制御されることができ、またはユーザによって、手動で基板材料に適用される。他の実施形態では、バイアのスペースは、基板層に所望の構成のレーザー光線を適用することによりまたはドリリングすることによって形成される。
【００６１】
[0070]  基板材料の範囲内のスペースは、それから導電材料、例えば伝導性ペースト、102で満たされる。電気的接点28、30、37、38（図3A）のようなパッケージ・ベースの電気的接点は、別にパターン化されることができ、または、堆積することができ、若しくは、さもなければ別に定められることができ、電気的にバイア（104）に接続される。電気的接点は、基板材料の層のスペースをパンチングして、満たすことにより形成される。電気的接点は、バイアと電気的接触して配置される電気伝導パッドにより定義される。パッケージ主成分の基板層がパッケージ・ベースを形成するために一緒に溶解されたあと、電気的接点は、例えば、電気伝導接触の上の表面被覆電気伝導材料をめっきすることによって、終わることができる。
【００６２】
[0071]   バイアおよび、ある実施形態では電気的接点に関する導電材料を含む基板材料の層は、予め定められた多層構成（106）にスタックされる。基板材料の層は、スタッキングプロセスの間、整列配置され、その結果、特定のバイアに関する各層の範囲内の電気伝導材料は、整列配置され、互いに電気的接点にある。スタックされた層は加熱される（106）、それは一緒に層を溶解し、各々の層の導電材料が予め定められた構成において電気的に接続され、基板材料をとおる実質的に連続電気経路を定めさせる。層の融解の後、バイアは、ICパッケージの範囲内で2つ以上のスタックされたICの間の電気接続を容易にするためにパッケージ・ベースの2つ以上の層の間の電気経路を定める。他の実施形態または追加的に、バイアは、スタックされたICの一つ以上とパッケージ・ベースの底の下に配置される一つ以上PWBと間の電気接続を容易にするために、パッケージ・ベースの底での電気的接点とパッケージ・ベースの一つ以上の層との間の電気経路を形成できる。
【００６３】
[0072]  パッケージ・ベースが形成されたあと、スタックされたIC 86（図5A）のようなスタックされたICは、パッケージ・ベースの範囲内で配置されることができる。スタックされたICは、パッケージ・ベースの層の高さと一致する高さを変化させる複数のICから成る。このように、各々のスタックされたＩＣは、スタックされたIC（108）とほぼ同じ高い所にあるパッケージ・ベースの層上の電気的接点に、導線を経て電気的に連結される。
【００６４】
[0073]  スタックされたICが電気的に電気的接点に連結したあと、パッケージ・ベースは閉じられる（110）。ある実施形態では、パッケージ・ベースは、パッケージ・ベースの上のパッケージのふた（例えば、図3Aに示されるパッケージのふた12）およびシールリング（例えば、図3Aに示されるシールリング24）を配置することによって閉じられ、それによって、ICパッケージの範囲内でスタックされたICを実質的に囲む。シールリングは、パッケージ・ベースとパッケージのふたとの間の封止（例えば、密封した、または、密封シール）を作成するのを助ける。他の実施形態では、パッケージキャビティは、エポキシのような材料に封止されることができ、そして、パッケージのふたおよびシールリングの必要性を除去する。
【００６５】
[0074]  ある実施形態では、ICパッケージ・アセンブリの後、ICパッケージは、電気的にPWB（112）に連結される。ICパッケージをPWBに電気的に連結するためのいかなる適切な技術も、使うことができる。例えば、電気的リードは、PWBの伝導回路配線に電気的にICパッケージ上の電気的接点を接続するために用いることができる。別の例として、はんだボール、電気伝導ピンまたはんだ柱は、電気的にICパッケージの底面（例えば図3Aに示される底面36）およびPWB上の伝導回路トレース上の電気的接点を接続できる。
【００６６】
[0075]  図7Aは、電気的リード118を介してPWB 116上の伝導回路トレース120に電気的に連結する例示のICパッケージ・アセンブリ114の概略断面図を例示し、ここで、断面図はx-z平面（直交するx-z軸は、説明だけすることのために図7Aに示される）に沿ってとられる。ICパッケージ・アセンブリ114は、本願明細書において、記載されている他のパッケージ・アセンブリと類似して、パッケージのふた、シールリング、多層パッケージ・ベース115、および、パッケージ・ベース115により定義されるキャビティの範囲内で囲まれる複数のICを含む。電気的リード118は、いかなる適切な電気伝導鉛であってもよい。電気的リード118は、ICパッケージ・ベース114上の、例えば、brazeパッドのようなそれぞれの電気的接点119と、PWB 116上伝導回路トレース120との間に電気伝導経路を提供する。バイア122A-122D（集合的に「バイア122」と称する）は、電気的接点124をそれぞれの電気的接点119に電気的に接続する。このような方法で、電気的リード118および電気的接点119は、PWB 116にICパッケージ・アセンブリ114のICを電気的に接続する。
【００６７】
[0076]  図7Aに示すように、電気的接点119は、パッケージ・ベース115の上面に配置される。他の実施形態では、電気的接点119は、パッケージ・ベース115（例えば側面または底面）の他の表層に配置されることができ、または、パッケージ・ベース115の範囲内で完全にまたは部分的に埋められることが可能である。これらの実施形態では、リード118は、PWB 116までICパッケージ114の側面から伸びることができ、またはPWB 116までICパッケージ114の底面に沿って伸びることができる。ICパッケージ114の底面に沿って配置されるリード118に対応するために、パッケージ・ベース115は、リード118を受けるように構成されるスペース（例えば、溝、ディボットまたは他の種類のアパーチャ）を定めることができ、その結果、リード118は、ICパッケージ・ベース115とPWB 116との間の機械的結合を中断させない。
【００６８】
[0077]  電気的リード118は、適切な技術（例えば、ろう付け（brazing）またはハンダ付け）を使用して伝導回路トレース120および電気的接点119に電気的および機械的に連結できる。図7Aに示される実施形態では、リード118は、カモメ翼（gull wing）構成のパッケージ・ベース115に接続される。パッケージ・ベース115の表層上の電気的接点119の位置に依存して、電気的リード118は、周辺に配布されることができる、または、ICパッケージ・ベース115の1つ、2つ、3つまたは全ての側面の回りに分配される。ある実施形態では、ICパッケージ114の底面は、接着剤123によって、PWB 116に機械的に連結できる。
【００６９】
[0078]  図7Aに示される実施形態では、それらがICパッケージ114の横断面がとられるのとは異なる平面にあるので、バイアおよび122dは122A隠れ線で示される。図7Aに示すように、電気伝導バイア122Cは、部分的に負のｚ軸方向、部分的に負のｘ軸方向、および、部分的に正のｚ軸方向に、電気的接点124Cからパッケージ・ベース115をとおってパッケージ・ベース115に延び、電気的接点119に対する電気的および機械的継手を促進し、従って、ICパッケージの上面から伸びる電気的リード118に延びる。図7Aはまた、負のｚ軸方向にパッケージ・ベース115を通って延び、バイア122Cを備えた電気接続を形成し、従って、電気的接点124Bおよび124Cを電気的に接続するバイア122Bを例示する。他の実施形態では、2つ以上のバイア122は、ICパッケージ114の範囲内で互いに電気的に接続することができる。
【００７０】
[0079]  バイア122は、パッケージ・ベース115の共通の電気的接点119に接続され、または、図7Aに示すように、少なくとも2つのバイア122は、それぞれの電気的接点119に接続される。ICパッケージ114の横断面がとられる平面が、2つの電気的接点119だけの描写に結果としてなるので、バイア122A 122Dが電気的に接続される電気的接点119は、図7Aに示されない。図7Aの概略断面図に示すように、２つの電気的接点119は、パッケージ・ベース115の反対側の上面に見える。ある実施形態では、パッケージ・ベース115は、1つの電気的接点119だけを含み、または、2つ以上の電気的接点119を含むことができ、それはパッケージ・ベース115の一番上であるか、横であるか底の表層に配置されることができる。例えば、電気的接点119は、パッケージ・ベース115の上面の位置を変化させて位置決めできる。
【００７１】
[0080] バイア122A、122Dと一つ以上の電気的接点119との間の電気接続が図7Aの横断面に例示されないにもかかわらず、いくつかの例では、バイア122A、122Dは、図7Aに例示される電気的接点119よりパッケージ・ベース115の上面の異なる位置にあるそれぞれの電気的接点119に電気的に接続される。その上、図7Aが、2つの伝導回路トレース120だけを例示するにもかかわらず、いくつかの実施形態では、一つ以上の電気的リード118が、PWB 116の異なる位置で一つ以上の伝導回路トレース120に電気的および機械的に連結される。
【００７２】
[0081]  図7Bは、複数のはんだボール128およびICパッケージ124の底面を介してPWB 126に電気的および機械的に連結する例示のICパッケージ・アセンブリ124の概略断面図を例示し、横断はx-z平面（直行するx-z軸は、説明を補助するだけの目的で図7Bに示される）に沿ってとられる。はんだボール128は、ICパッケージ・ベースを通って延びる間に電気伝導経路を形成し、従って、スタックされたICとPWB 126の伝導回路トレースと間に電気伝導経路を形成する。このような方法で、はんだボール128は、PWB 126にICパッケージ・アセンブリ124のICを電気的に接続する。
【００７３】
[0082]  図7Bに示すように、バイア130の各々は、負のｚ軸方向のICパッケージ・アセンブリ124の基部を通って延び、それぞれの電気的接点131とPWB 126との間でそれぞれのはんだボール128を介してPWB 126に電気的に連結する。他の実施形態では、一つ以上のバイア130は、ICパッケージ124を通って延びる代わりに、ICパッケージ124の範囲内で電気的に互いに結合し、いくつかの実施形態では、各々のバイア130は、はんだボール128に連結されない。他の実施形態または追加的に、バイア130は、はんだカラムまたは電気伝導ピンのような他の機構を介してPWB 126上の伝導回路トレースに電気的に連結され、はんだボール128に関して図7Bに示すように、それはICパッケージ・アセンブリ124の底面に沿って分配され得る。
【００７４】
[0083]  さまざまな実施形態を、記載してきた。これらおよび他の実施形態は、以下の特許請求の範囲に包含される。
【図１】
2011176279.tif 000003
【図２】
2011176279.tif 000004
【図３Ａ】
2011176279.tif 000005
【図３Ｂ】
2011176279.tif 000006
【図４】
2011176279.tif 000007
【図５Ａ】
2011176279.tif 000008
【図５Ｂ】
2011176279.tif 000009
【図６】
2011176279.tif 000010
【図７Ａ】
2011176279.tif 000011
【図７Ｂ】
2011176279.tif 000012
【外国語明細書】
2011176279000001.pdf