(57)【要約】      （修正有）【課題】入力／出力（ＩＯ）サーキットを保護する為のバイアス電圧を発生させる。【解決手段】供給電圧から、制御できる範囲で発生した第１バイアス電圧を受信し、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・エンド・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる作業、ＩＯパッドを通して供給されている外部電圧から制御できる範囲で発生した第２バイアス電圧を受信し、ＩＯパッドとインターフェースさせる作業、を含む。この手法は更に、ＩＯコアによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する作業も含む。【選択図】図１０
2011097551.tif 000002
【特許請求の範囲】
【請求項１】
以下の内容を含む手法：
供給電圧から第１バイアス電圧を制御できる範囲で発生させ、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる；
ＩＯパッドを通して供給されている外部電圧から第２バイアス電圧を制御できる範囲で発生させ、ＩＯコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる；  及び、
ＩＯコアによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する、
結果的に、ＩＯパッドを通して供給されている外部電圧は、ドライバー・モードで作動の際に、ゼロから供給電圧の値へと変化する、
結果的に、供給電圧は、フェイルセーフ・モードで作動の際には、ゼロとなる、
結果的に、ＩＯパッドを通して供給されている外部電圧は、耐性モードで作動の際に、供給電圧以上の値にまで上昇する手法。
【請求項２】
申請１の手法において、供給電圧の一部を、制御できる範囲で、第１バイアス電圧として発生する。
【請求項３】
申請１の手法において、ひとつあるいは複数の能動サーキット素子によって、ＩＯパッドを通して供給されている外部電圧を削減することによって、制御できる範囲で第２バイアス電圧を発生する。
【請求項４】
申請１の手法において、第１バイアス電圧及び第２バイアス電圧を多重送信し、コントロール・シグナルの状態が「低」であるか「高」であるかによって決められた出力バイアス電圧を導出する。
【請求項５】
申請３の手法において、更に、別の能動サーキット素子を使用しているひとつあるいは複数の能動サーキット素子を通した電圧降下を制御することによって第２バイアス電圧を調整する。
【請求項６】
申請４の手法において、結果的に、以下の内容を含む第１バイアス電圧及び第２バイアス電圧の多重送信をする：
第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において、第１バイアス電圧を受信する；
第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において、第２バイアス電圧を受信する；
各第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタのゲート（Ｇ）端末において、コントロール・シグナルの制御可能な電圧表示を受信する；
第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信していない方、と第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信していない方とを連結させる；
第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方を、第１ＭＯＳトランジスタのゲート（Ｇ）端末に連結させる；
第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末のもう一方を、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信している方に連結させる；
第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信していない方、と第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信していない方とを連結させている経路にて、出力バイアス電圧を出力する。
【請求項７】
申請５の手法において、更に、以下の内容の経路トランジスタ経路を供給する：
ゲート（Ｇ）端末にてコントロール・シグナルを受信するように設計されている第１経路ＭＯＳトランジスタ；  及び、
ゲート（Ｇ）端末にて第１バイアス電圧を受信するように設計されている第２経路ＭＯＳトランジスタ、
結果的に、第１経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、及び第２経路ＭＯＳトランジスタのバルク（Ｂ）端末が、第２供給電圧レベルに設けられている、
結果的に、第２経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方が、第１経路ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されている、及び、
結果的に、第１経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２供給電圧レベルに設けられるように設計されていない方が、第２経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されていない方、に連結されるように設計されている。
【請求項８】
申請５の手法において、更に、ＩＯパッドにおけるドライバーに向けて出力バイアス電圧をかける際に、容量騒音を出力バイアス電圧から減結合させる。
【請求項９】
申請５の手法において、更に、各第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタのバルク（Ｂ）端末に、フローティング・ウェル（ＦＷ）・サーキットの出力をかける。
【請求項１０】
以下の内容を含むバイアス電圧発生サーキット：
以下の内容を含むマルチプレクサー・ブロック：
供給電圧から、制御できる範囲で発生した第１バイアス電圧を受信し、ＩＣのＩＯコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる、
ＩＯパッドを通して供給されている外部電圧から制御できる範囲で発生した第２バイアス電圧を受信し、ＩＯコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる、及び、
ＩＯコアによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する、
結果的に、ＩＯパッドを通して供給されている外部電圧は、ドライバー・モードで作動の際に、ゼロから供給電圧の値へと変化する、
結果的に、供給電圧は、フェイルセーフ・モードで作動の際には、ゼロとなる、及び、
結果的に、ＩＯパッドを通して供給されている外部電圧は、耐性モードで作動の際に、供給電圧以上の値にまで上昇するバイアス電圧発生サーキット。
【請求項１１】
以下の結果を含む、申請１０におけるバイアス電圧発生サーキット：
第１バイアス電圧が、制御可能な供給電圧の一部である、及び、
第２バイアス電圧が、ひとつあるいは複数の能動サーキット素子のしきい電圧によって削減されたＩＯパッドを通して供給されている外部電圧に等しい。
【請求項１２】
申請１０におけるバイアス電圧発生サーキットにおいて、結果的に、出力バイアス電圧が、コントロール・シグナルの状態が「低」であるか「高」であるかによって、導出される。
【請求項１３】
申請１１におけるバイアス電圧発生サーキットにおいて、更に、別の能動サーキット素子が、ひとつあるいは複数の能動サーキット素子を通した電圧降下を制御することによって、第２バイアス電圧の調整をする。
【請求項１４】
申請１２におけるバイアス電圧発生サーキットにおいて、結果的に、マルチプレクサー・ブロックが以下の内容を含む：
発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において第１バイアス電圧を受信するように設計されている第１ＭＯＳトランジスタ；
発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において第２バイアス電圧を受信するように設計されている第２ＭＯＳトランジスタ；  及び、
ゲート（Ｇ）端末において、コントロール・シグナルの制御可能な電圧表示を受信するように設計された第３ＭＯＳトランジスタ、
結果的に、第２ＭＯＳトランジスタのゲート（Ｇ）端末が、コントロール・シグナルの制御可能な電圧表示を受信するように設計されている、
結果的に、第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信していない方を、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信していない方に連結させるように設計されている、
結果的に、第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方が、第１ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されている、
結果的に、第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末のもう一方が、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信するように設計されている方に連結するように設計されている、及び、
結果的に、第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信していない方と、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信していない方、を連結させている経路において、出力バイアス電圧が出力させるように設計されている。
【請求項１５】
申請１２におけるバイアス電圧発生サーキットにおいて、結果的に、経路トランジスタが以下の内容を含む：
ゲート（Ｇ）端末にてコントロール・シグナルを受信するように設計されている第１経路ＭＯＳトランジスタ；  及び、
ゲート（Ｇ）端末にて第１バイアス電圧を受信するように設計されている第２経路ＭＯＳトランジスタ、
結果的に、第１経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１経路ＭＯＳトランジスタのバルク（Ｂ）端末、及び第２経路ＭＯＳトランジスタのバルク（Ｂ）端末、が第２バイアス電圧レベルに設けられるように設定されている、
結果的に、第２経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方が、第１経路ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されている、及び、
結果的に、第１経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧レベルに設けられるように設定されていない方を、第２経路ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１経路ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されていない方に連結させるように設計されている。
【請求項１６】
申請１２におけるバイアス電圧発生サーキットにおいて、更に、ＩＯパッドにおけるドライバーへ向けて、出力バイアス電圧がかかる際に、減結合コンデンサが出力バイアス電圧から容量騒音を減結合させる。
【請求項１７】
申請１２におけるバイアス電圧発生サーキットにおいて、結果的に、各第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタのバルク（Ｂ）端末に、ＦＷサーキットがかけられるように設定されている。
【請求項１８】
申請１６におけるバイアス電圧発生サーキットにおいて、結果的に、減結合コンデンサは、ｎ−チャネルＭＯＳ（ＮＭＯＳ）コンデンサとなる。
【請求項１９】
以下の内容を含むＩＯサーキット：
コントロール・シグナルを発生するＩＯコア・エンド・ブロック、その際、ＩＯコア・エンド・ブロックは、作動電圧耐容最高リミットが設定された構成能動サーキット素子を、ひとつあるいは複数含む；
外部能動サーキット素子を作動させる、ひとつあるいは複数のドライバー・ブロック；  及び、
バイアス電圧発生サーキット：
供給電圧を受信する、
ＩＯパッドを通して供給されている外部電圧を受信する、及び、
ＩＯコア・エンド・ブロックのひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑えられた出力バイアス電圧を発生する、
結果的に、バイアス電圧発生サーキットが以下の内容を含む：
以下の内容を含むマルチプレクサー・ブロック：
供給電圧から、制御できる範囲で発生した第１バイアス電圧を受信し、ＩＯコア・エンド・ブロックのひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドをインターフェースさせる、
ＩＯパッドを通して供給されている外部電圧から制御できる範囲で発生した第２バイアス電圧を受信し、ＩＯコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑え、ＩＯパッドとインターフェースさせる、及び、
ＩＯコア・エンド・ブロックによって発生したコントロール・シグナルを、制御できる範囲で活用し、ドライバー・モードで作動の際には第１バイアス電圧から、フェイルセーフ及び耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する、
結果的に、ＩＯパッドを通して供給されている外部電圧が、ドライバー・モードで作動の際に、ゼロから供給電圧の値へと変化する、
結果的に、供給電圧が、フェイルセーフ・モードで作動の際にゼロとなる、及び、
結果的に、ＩＯパッドを通して供給されている外部電圧が、耐性モードで作動の際に、供給電圧以上の値にまで上昇するＩＯサーキット。
【請求項２０】
結果的に以下の内容を含む、申請１９におけるＩＯサーキット：
第１バイアス電圧が、供給電圧の制御可能な一部である、及び、
第２バイアス電圧が、ひとつあるいは複数の能動サーキット素子のしきい電圧によって削減された、ＩＯパッドを通して供給されている外部電圧に等しい。
【請求項２１】
結果的に、マルチプレクサー・ブロックが以下の内容を含む、申請１９におけるバイアス電圧発生サーキット：
発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において第１バイアス電圧を受信するように設計されている第１ＭＯＳトランジスタ；
発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方において第２バイアス電圧を受信するように設計されている第２ＭＯＳトランジスタ；  及び、
ゲート（Ｇ）端末において、コントロール・シグナルの制御可能な電圧表示を受信するように設計された第３ＭＯＳトランジスタ、
結果的に、第２ＭＯＳトランジスタのゲート（Ｇ）端末が、コントロール・シグナルの制御可能な電圧表示を受信するように設計されている、
結果的に、第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信するように設計されていない方を、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信するように設計されていない方に連結させるように設計されている、
結果的に、第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方が、第１ＭＯＳトランジスタのゲート（Ｇ）端末に連結されるように設計されている、
結果的に、第３ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末のもう一方が、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信するように設計されている方に連結するように設計されている、及び、
結果的に、第１ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第１バイアス電圧を受信方と、第２ＭＯＳトランジスタの発信元（Ｓ）端末及びドレイン（Ｄ）端末どちらか一方、第２バイアス電圧を受信するように設計されていない方、を連結させている経路において、出力バイアス電圧が出力されるように設計されている。
【発明の詳細な説明】
【技術分野】
【０００１】
当情報開示は、概して、入力／出力（ＩＯ）サーキットに関するものであり、綿密には、フェイルセーフ状態及び耐性状態の際に、ＩＯサーキットを保護する為にバイアス電圧を発生させる手法、器具ならびにシステムに関するものである。
【背景技術】
【０００２】
集積回路（ＩＣ）は、別の構成部分とは異なる電圧で作動する構成部分を含む。異なる電圧で作動する構成部分同士をインターフェースさせることは、端末内の電圧よりも低い電圧（例：  １．８ボルト）で作動している能動素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）を含むバッファー・サーキットを要する。
【０００３】
図１は、バッファー・サーキットにおける出力ステージ１００の概略図である。出力ステージ１００は、ｐ−チャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ、Ｍ１１０２及び、ｎ−チャネル金属酸化物半導体（ＮＭＯＳ）トランジスタＭ２１０４を含む。Ｍ１１０２の発信元（Ｓ）端末は、供給電圧ＶＤＤＩＯ１０６に繋がっており、Ｍ２１０４の発信元（Ｓ）端末は、供給電圧ＶＳＳ１１０に繋がっている。トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端末を各ＶＤＤＩＯ１０６及びＶＳＳ１１０に繋げる為、トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端末は発信元（Ｓ）端末でショートする。Ｍ１１０２及びＭ２１０４のドレイン（Ｄ）端末は、互いに繋がっている。図１参照。
【０００４】
ＩＣにおける入力／出力（ＩＯ）パッド１０８からの外部電圧は、各Ｍ１１０２及びＭ２１０４のドレイン（Ｄ）端末に供給されている。トランジスタ（Ｍ１１０２、Ｍ２１０４）のゲート（Ｇ）端末は、バッファー・サーキットのコントロール・サーキットから発生したコントロール・シグナル（ＣＴＲＬ１  １１２及びＣＴＲＬ２  １１４）によって作動している。ＩＯパッド１０８電圧（例：  ３．４６５Ｖ）が供給電圧ＶＤＤＩＯ１０６（例：  １．８Ｖ、２．５Ｖ）以上の場合、図１でＭ１１０２関連で表されている寄生ダイオードＤ１１１６はオンであり、結果的にＩＯパッド１０８電圧及び供給電圧ＶＤＤＩＯ１０６間に直接回路を生み出す。Ｄ１１１６の電源を入れることによって多量の電流が導かれた場合、続いて多量の漏洩電流が流れる。図１では、Ｑ２１０４に関連のある寄生ダイオードＤ２１１８も示されている。
【０００５】
従って、ＩＯパッド１０８高電圧は、バッファー・サーキットの信頼性を削減する。
【発明の概要】
【課題を解決するための手段】
【０００６】
ここに開示されているのは、フェイルセーフ状態及び耐性状態の際に、入力／出力（ＩＯ）サーキットを保護する為にバイアス電圧を発生させる手法、器具ならびにシステムである。
【０００７】
ひとつの見解としては、手法は、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子作動電圧の耐容最高リミット以下に抑える為に、制御できる範囲で供給電圧から第１バイアス電圧を発生させ、ＩＯパッドとインターフェースする作業、及び、ＩＯコアデバイスにおける、ひとつあるいは複数の構成能動サーキット素子作動電圧の耐容最高リミット以下に抑える為に、制御できる範囲で、ＩＯパッドを通して供給される外部電圧から第２バイアス電圧を発生させ、ＩＯパッドとインターフェースする作業、を含む。手法はまた、制御できる範囲で、ＩＯコアによって発生したコントロール・シグナルを活用する作業を含む。ドライバー・モード作動の際には第１バイアス電圧から、フェイルセーフ・モードもしくは耐性モードで作動の際には第２バイアス電圧から、出力バイアス電圧を導出する為である。
【０００８】
ＩＯパッドを通して供給される外部電圧は、ドライバー・モードで作動の際、ゼロと供給電圧以上の値との間で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通して供給される外部電圧は、耐性モードで作動の際には、供給電圧以上の値にまで上昇する。
【０００９】
別の見解では、バイアス電圧を発生させている回路は、集積回路（ＩＣ）の入力／出力（ＩＯ）コア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子作動電圧の耐容最高リミット以下に抑える為に、制御できる範囲で供給電圧から発生した第１バイアス電圧を受信するように、並びにＩＯコアデバイスにおける、ひとつあるいは複数の構成能動サーキット素子作動電圧の耐容最高リミット以下に抑える為に、制御できる範囲で、ＩＯパッドを通して供給される外部電圧から発生した第２バイアス電圧を受信するように設計されているマルチプレクサー・ボックスを含み、ＩＯパッドとインターフェースする。マルチプレクサー・ボックスはまた、ドライバー・モード作動の際には第１バイアス電圧からの、フェイルセーフ・モードもしくは耐性モードで作動の際には第２バイアス電圧からの出力バイアス電圧を、ＩＯコアによって発生したコントロール・シグナルの制御できる範囲内での活用を通して導出するようにも設計されている。
【００１０】
ＩＯパッドを通して供給される外部電圧は、ドライバー・モードで作動の際、ゼロと供給電圧以上の値との間で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通して供給される外部電圧は、耐性モードで作動の際には、供給電圧以上の値にまで上昇する。
【００１１】
また別の見解においては、入力／出力（ＩＯ）は、コントロール・シグナルを発生させるＩＯコア・エンド・ブロック、ひとつあるいは複数の外部能動サーキット素子を作動させるドライバー・ブロック、そのドライバー・ブロックとインターフェースされているＩＯパッド、並びに、バイアス電圧を発生している回路、を含む。ＩＯコア・エンド・ブロックは、作動電圧の耐容最高リミットを備えた、ひとつあるいは複数の構成能動サーキット素子を含む。バイアス電圧を発生している回路は、供給電圧の受信、及びＩＯパッドを通して供給される外部電圧の受信をするよう、更には、ＩＯコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑えられた出力バイアス電圧を発生させるように設計されている。
【００１２】
バイアス電圧を発生している回路は、ＩＯコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に収まるように、制御できる範囲で供給電圧から発生した第１バイアス電圧の受信、並びに、ＩＯコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に収まるように、制御できる範囲で供給電圧から発生した第２バイアス電圧の受信、をするように設計されたマルチプレクサー・ボックスを含む。バイアス電圧を発生している回路は、ドライバー・モード作動の際には第１バイアス電圧からの、フェイルセーフ・モードもしくは耐性モードで作動の際には第２バイアス電圧からの出力バイアス電圧を、ＩＯコアによって発生したコントロール・シグナルの制御できる範囲内での活用を通して導出するようにも設計されている。
【００１３】
ＩＯパッドを通して供給される外部電圧は、ドライバー・モードで作動の際、ゼロと供給電圧以上の値との間で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通して供給される外部電圧は、耐性モードで作動の際には、供給電圧以上の値にまで上昇する。
【００１４】
ここで開示されている手法及びシステムは、多様な見解を得る為に実行され得るものであり、実行手段は限られてはいない。また、ここに開示されているいずれかの工程を機械で行うという複数の手順をひとつにまとめた上で、機械で読み取ることのできるメディアを通して履行することも可能である。その他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【図面の簡単な説明】
【００１５】
この開発の実施例は、あくまで一例としてイラストされており、イラストに付随の参照図を限度としているものではない。また、その際、同様の参照が同様の素子を示していることもあり、特に下記の参照図においてはそれぞれ記述されている通りである：
【図１】図１は、バッファー・サーキットの出力ステージの概略図であり、１件あるいは複数件の実施例に基づいている。
【図２】図２は、マルチプレクサー・サーキットの出力ステージの概略図であり、１件あるいは複数件の実施例に基づいている。
【図３】図３は、図２におけるマルチプレクサー・サーキットのトランジスタ実行の概略図であり、１件あるいは複数件の実施例に基づいている。
【図４】図４は、図２で表されている、ドライバー・モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図５】図５は、図２で表されている、フェイルセーフ・モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図６】図６は、図２で表されている、耐性モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図７】図７は、図２で表されている、フェイルセーフ・モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。
【図８】図８は、図２で表されている、耐性モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。
【図９】図９は、図２で表されている、ドライバー・モードで作動の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。
【図１０】図１０は、入力／出力（ＩＯ）サーキットの概略図であり、１件あるいは複数件の実施例に基づいている。
【図１１】図１１は、工程手順の略図であり、出力バイアス電圧を発生する方法に関係する工程の詳細を、１件あるいは複数件の実施例に基づいて説明している。
【００１６】
当面の実施例に関するこの他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【発明を実施するための形態】
【００１７】
下記の実施例は、フェイルセーフ作動及び耐性作動の際に、入力／出力（ＩＯ）サーキットを保護する為に、バイアス電圧を発生する目的での使用が可能である。当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。
【００１８】
図２は、マルチプレクサー・サーキット２００を表しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００は、第１バイアス電圧２０６及び第２バイアス電圧２０８を入力として受信するマルチプレクサー・ボックス２０２を含む。１件あるいは複数件の実施例において、第１バイアス電圧２０６は、制御できる範囲で供給電圧から発生し（図２では省略）、更に、第２バイアス電圧２０８は、制御できる範囲で、ＩＯパッドを通して供給される外部電圧から発生する。１件あるいは複数件の実施例において、第１バイアス電圧２０６及び第２バイアス電圧２０８は、集積回路（ＩＣ）のＩＯコア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）の作動電圧耐容最高リミット以下に抑えられている。
【００１９】
１件あるいは複数件の実施例において、図２において出力バイアス電圧２１０として表されているマルチプレクサー・ボックス２０２の出力は、ドライバー・モードで作動の際に、第１バイアス電圧２０６から導出される。その際、ＩＯパッドを通して供給される外部電圧は、ゼロと供給電圧以上の値との間で変化する。あるいは、フェイルセーフ・モード及び耐性モードで作動の際に、第２バイアス電圧２０８から導出される。１件あるいは複数件の実施例において、供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通して供給される外部電圧は、耐性モードで作動の際には、供給電圧以上の値にまで上昇する。
【００２０】
つまり、図２で見られるように、マルチプレクサー・ブロック２１０の出力は、コントロール・シグナル２０４（例：  出力有効（ＯＥ））の「高」あるいは「低」状態に基づく。コントロール・シグナル２０４の「高」状態では、供給電圧がある場合にはロジック「１」が表示される。また、コントロール・シグナル２０４の「低」状態では、供給電圧がない場合、あるいは耐性状態でＩＯパッドを通して供給される外部電圧が供給電圧以上に上昇する場合には、ロジック「０」が表示される。従って、コントロール・シグナル２０４の「低」状態では、供給電圧がある場合とない場合がある。１件あるいは複数件の実施例において、コントロール・シグナル２０４は、ＩＯによって発生する。
【００２１】
１件あるいは複数件の実施例において、コントロール・シグナル２０４は、出力電圧２１０を導出する為に、制御できる範囲で活用され得る。従って、コントロール・シグナル２０４が「高」状態であるドライバー・モードで作動の際には、出力電圧２１０は、第１バイアス電圧２０６から導出される。あるいは、コントロール・シグナル２０４が「低」状態であるフェイルセーフ・モード及び耐性モードで作動の際には、出力電圧２１０は、第２バイアス電圧２０８から導出される。
【００２２】
１件あるいは複数件の実施例において、第１バイアス電圧２０６は、制御できる範囲で供給電圧の一部から発生する。１件あるいは複数件の実施例において、第２バイアス電圧２０８は、制御できる範囲で、ひとつあるいは複数の構成能動サーキット素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）によって削減されたＩＯパッドを通して供給される外部電圧から発生する。
【００２３】
図３は、図２に見られるマルチプレクサー・サーキット２００のトランジスタ実行３００を表しており、１件あるいは複数件の実施例に基づいている。ＭＯＳトランジスタの発信元（Ｓ）端末およびドレイン（Ｄ）端末に互換性があること、従って、発信元（Ｓ）端末に電圧を連結すると同時にドレイン（Ｄ）端末から別の電圧を出力することは、ドレイン（Ｄ）端末へ電圧を連結すると同時に発信元（Ｓ）端末から別の電圧を出力することに等しい、ということは明白であり、これを理解するのには、この分野における特別なスキルを要さない。ドレイン同士（Ｄ−Ｄ）の経路は、ドレイン−発信元（Ｄ−Ｓ）の経路と等しいと言える。
【００２４】
１件あるいは複数件の実施例において、マルチプレクサー・ボックス２０２は、発信元（Ｓ）端末にて第１バイアス電圧２０６を受信するように設計されている第１ＭＯＳトランジスタＱ４３２２、並びに、ゲート（Ｇ）端末におけるコントロール・シグナル２０４（コントロール・シグナルＬＳ３０２）の制御可能な、かつレベル・シフトされた２台のＭＯＳトランジスタ（Ｑ３３２０及びＱ５３２４）を含む。１件あるいは複数件の実施例において、ドライバー・モードでの作動の際、及び耐性モードでの作動の際に、コントロール・シグナルＬＳ３０２は供給電圧ＶＤＤＩＯ（ここでは省略）の一部に位置する。１件あるいは複数件の実施例において、ドライバー・モードでの作動の際、コントロール・シグナルＬＳ３０２（例：  ０．６ＶＤＤＩＯ）は、耐性モードで作動の際のコントロール・シグナルＬＳ３０２（例：  ０．１ＶＤＤＩＯ）以上である。１件あるいは複数件の実施例において、供給電圧（ＶＤＤＩＯ）がゼロのフェイルセーフ・モードで作動の際に、コントロール・シグナルＬＳ３０２はゼロである。
【００２５】
従って、１件あるいは複数件の実施例において、コントロール・シグナルＬＳ３０２はドライバー・モードでの作動の際の０．６ＶＤＤＩＯ及び耐性モードで作動の際の０．１ＶＤＤＩＯとの間で変化するが、それは、コントロール・シグナル２０４がロジック「１」を表示しているか、ロジック「０」を表示しているかによる。しかし、図２に見られるように、ロジック「０」は、コントロール・シグナルＬＳ３０２がゼロであるフェイルセーフ・モードで作動の際にも表示される。従って、コントロール・シグナル２０４の２種の状態は、ロジック「高」（ドライバー・モードでの作動の際）とロジック「低」（耐性モード、及びフェイルセーフ・モードで作動の際）として記述されるべきである。
【００２６】
１件あるいは複数件の実施例において、Ｑ３３２０のドレイン（Ｄ）端末は、Ｑ５３２４のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ３３２０及びＱ５３２４の発信元（Ｓ）端末はそれぞれ、Ｑ４３２２のゲート（Ｇ）端末及びドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ５３２４は、ドレイン（Ｄ）端末において第２バイアス電圧２０８を受信するように設計されている。１件あるいは複数件の実施例において、Ｑ３３２０及びＱ５３２４のドレイン（Ｄ）端末は互いに連結されている。１件あるいは複数件の実施例において、Ｑ３３２０、Ｑ４３２２及びＱ５３２４はｐ−チャネルＭＯＳ（ＰＭＯＳ）トランジスタである。１件あるいは複数件の実施例において、マルチプレクサー・ボックス２０２の出力、出力電圧２１０は、Ｑ４３２２及びＱ５３２４（ノードＣ３３８）間のドレイン−発信元（Ｄ−Ｓ）経路にて得ることができる。
【００２７】
１件あるいは複数件の実施例において、コントロール・シグナル２０４及び第１バイアス電圧２０６はそれぞれ、ＭＯＳトランジスタＱ２３１８及びＱ１３１６のゲート（Ｇ）端末においてかけられる。１件あるいは複数件の実施例において、Ｑ１３１６の発信元（Ｓ）端末はＱ２３１８のドレイン（Ｄ）端末に連結されており、Ｑ１３１６のドレイン（Ｄ）端末はＱ４３２２のゲート（Ｇ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１３１６及びＱ２３１８のバルク（Ｂ）端末、及びＱ２３１８の発信元（Ｓ）端末は、第２供給電圧３１４（ＶＳＳ）に設けられる。１件あるいは複数件の実施例において、Ｑ１３１６及びＱ２３１８は経路トランジスタ（図３において、ＮＭＯＳトランジスタとして表されている）であり、コントロール・シグナル２０４がロジック「高」状態の際にＱ１３１６及びＱ２３１８の電源がオンの場合、ノードＡ３３４の放電を有効にするように設計されている。１件あるいは複数件の実施例において、第１バイアス電圧２０６は供給電圧ＶＤＤＩＯ（例：  ０．５５ＶＤＤＩＯ）の一部である。
【００２８】
ＭＯＳトランジスタ（Ｑ６３２６及びＱ７３２８）の組合わせは、Ｑ６３２６及びＱ７３２８のしきい電圧によって、ＩＯパッド（ＩＯパッド３０４電圧）を通して供給される外部電圧を削減する為に、図２におけるマルチプレクサー・サーキット２００のトランジスタ実行３００において、供給される。従って、ノードＢ３３６において、第２バイアス電圧２０８は以下の参照方程式１のように表される。
【００２９】
【数１】
2011097551.tif 000003
【００３０】
その際、ＶＳＢは第２バイアス電圧２０８であり、ＩＯＰＡＤはＩＯパッド３０４電圧であり、Ｖｔｎは各Ｑ６３２６及びＱ７３２８のしきい電圧である。図３は、Ｑ６３２６及びＱ７３２８を、ｎ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタとして表しており、Ｑ６３２６の発信元（Ｓ）端末は、Ｑ７３２８のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧は、Ｑ７３２８の発信元（Ｓ）端末及びゲート（Ｇ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ６３２６のゲート（Ｇ）端末はその発信元（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ６３２６及びＱ７３２８のバルク（Ｂ）端末は、第２供給電圧３１４（ＶＳＳ）に設けられる。この分野に通じている者にとって、ＩＯパッド３０４電圧を削減する為に提供されている能動素子（例：  ＭＯＳトランジスタＱ６３２６及びＱ７３２８）の数が変化すること、及びそういった変化があっても典型的な実施例のスコープは変わらない、ということは、有り難い。
【００３１】
従って、１件あるいは複数件の実施例において、第２バイアス電圧２０８は、ＩＯパッドとインターフェースされているＩＣのＩＯコア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子（例：  ＭＯＳトランジスタ）作動電圧の耐容最高リミット以下に抑えられている。１件あるいは複数件の実施例において、ＩＯコア・デバイスにおける前述の構成能動サーキット素子作動電圧の耐容最高リミット以下に抑えられた出力バイアス電圧２１０を発生させる為に、ＭＯＳトランジスタＱ９３３２が供給される。その際、そのゲート（Ｇ）端末及びドレイン（Ｄ）端末は、制御可能な入力電圧（各Ｖ３３０６及びＶ１３０８）を受信するように設計されている。１件あるいは複数件の実施例において、図３でＮＭＯＳトランジスタとして表されているＱ９３３２の発信元（Ｓ）端末は、ノードＢ３３６に連結されている。１件あるいは複数件の実施例において、Ｖ３３０６及びＶ１３０８はそれぞれ、供給電圧ＶＤＤＩＯの一部となるように制御される。例えば、Ｖ３３０６は０．３ＶＤＤＩＯに等しく、Ｖ１３０８は０．１ＶＤＤＩＯに等しい。
【００３２】
１件あるいは複数件の実施例において、フェイルセーフ・モードで作動の際に供給電圧ＶＤＤＩＯがゼロの場合、Ｑ９３３２は最大量の電流を引き寄せて、Ｑ６３２６及びＱ７３２８内のダイオードの降下を最大限にする。１件あるいは複数件の実施例において、ドライバー・モード及び耐性モードで作動の際に供給電圧がある場合、Ｑ９３３２はフェイルセーフ・モードの際の電流に比べて低量の電流を引き寄せる。従って、１件あるいは複数件の実施例において、Ｑ６３２６及びＱ７３２８内のダイオードの降下は削減される。
【００３３】
１件あるいは複数件の実施例において、Ｑ３３２０、Ｑ４３２２、Ｑ５３２４及びＱ９３３２のバルク（Ｂ）端末は、フローティング・ウェル（ＦＷ）・サーキットの出力に連結されているが、それは、前述のトランジスタに関わる寄生ダイオードの順方向バイアスの妨害に繋がる。
【００３４】
１件あるいは複数件の実施例において、ドライバー・モードで作動の際に、第１バイアス電圧２０６はＶＤＤＩＯ（例：  ０．５５ＶＤＤＩＯ）の一部となるように適切に計量される。一例としては、コントロール・シグナル２０４（例：  ＯＥ）がロジック「高」であり、供給電圧ＶＤＤＩＯ（例：  ２．５Ｖ）が存在する場合等である。１件あるいは複数件の実施例において、コントロール・シグナルＬＳ３０２は、ＶＤＤＩＯの一部となるように適切に調整される。例えば、コントロール・シグナル２０４のロジック「高」状態は、コントロール・シグナルＬＳ３０２の値が０．６ＶＤＤＩＯであることを示す。１件あるいは複数件の実施例において、経路トランジスタＱ１３１６及びＱ２３１８の電源はオンであり、従って、ノードＡ３３４の放電が有効になる。１件あるいは複数件の実施例において、ノードＡ３３４の放電はＱ４３２２の電源をオンにし、コントロール・シグナルＬＳ３０２（例：  ０．６ＶＤＤＩＯ）の調整された「高」レベルは、Ｑ３３２０及びＱ５３２４の電源をオフにする。１件あるいは複数件の実施例において、ノードＢ３３６における摂動がノードＣ３３８における出力（例：  出力バイアス電圧２１０）に影響を与えることはない。１件あるいは複数件の実施例において、出力バイアス電圧２１０は忠実に第１バイアス電圧２０６の後を追い、かつ第１バイアス電圧２０６と等しい。
【００３５】
１件あるいは複数件の実施例において、フェイルセーフ・モードの際、第１バイアス電圧２０６及びコントロール・シグナルＬＳ３０２は共にゼロであるが、その際、コントロール・シグナル２０４はロジック「低」であり、供給電圧ＶＤＤＩＯはゼロである。従って、１件あるいは複数件の実施例において、ノードＡ３３４は、Ｑ１３１６−Ｑ２３１８経路を通して放電することはできない。ＩＯパッド３０４電圧は上昇し、Ｑ６３２６及びＱ７３２８の電源はオンであり、故に、第２バイアス電圧２０８がＩＯパッド３０４電圧の後を追うことができるようになる。参照方程式１参照。１件あるいは複数件の実施例において、ロジック「低」状態のコントロール・シグナルＬＳ３０２は、Ｑ３３２０及びＱ５３２４の電源をオンにする原因となり、ノードＡ３３４を充電する。１件あるいは複数件の実施例において、ノードＡ３３４を充電することはＱ４３２２の電源をオフにする。１件あるいは複数件の実施例において、Ｑ５３２４がオンの際、出力バイアス電圧２１０は第２バイアス電圧２０８の後を追う。
【００３６】
１件あるいは複数件の実施例において、減結合コンデンサ、Ｑ８３３０はノードＣ３３８において使用され、出力バイアス電圧２１０における容量騒音の影響を軽減する。ＩＯパッド３０４電圧の切り替えの際には、ＩＯパッドのドライバーにおけるＭＯＳトランジスタのゲート（Ｇ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ８３３０はＮＭＯＳコンデンサであり、その際、出力バイアス電圧２１０はそのゲート（Ｇ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ８３３０のゲート（Ｇ）、バルク（Ｂ）、ドレイン（Ｄ）端末は全て、第２供給電圧３１０（ＶＳＳ）レベルに設けられる。
【００３７】
１件あるいは複数件の実施例において、耐性モードで作動の際、コントロール・シグナルＬＳ３０２は、ドライバー・モードで作動の際の値よりも低い供給電圧ＶＤＤＩＯの一部に切り替わる。一例としては、コントロール・シグナル２０４はロジック「低」であり、供給電圧ＶＤＤＩＯが存在する。例えば、コントロール・シグナルＬＳ３０２は０．１ＶＤＤＩＯに切り替わり、ロジック「低」の表示は変わらない。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧が低い場合、Ｑ６３２６及びＱ７３２８はオフであり、同時にＱ２３１８もオフとなる。従って、１件あるいは複数件の実施例において、ノードＡ３３４が放電する経路はＱ４３２２のみである。１件あるいは複数件の実施例において、ノードＡ３３４を放電することは、出力バイアス電圧２１０を、その漏洩電流を通して、Ｑ４３２２の第１バイアス電圧２０６の近くに落ち着かせる原因となる。
【００３８】
１件あるいは複数件の実施例において、ＩＯパッド３０４電圧が低い場合、耐性モード作動はドライバー・モード作動に類似する。ここでは、２種の状態のコントロール・シグナルＬＳ３０２の値は異なるが（各０．６ＶＤＤＩＯ及び０．１ＶＤＤＩＯ）、その差異は、耐性モードであるかドライバー・モードであるか、という違いから生じるものである。その際、ＩＯパッド３０４電圧は供給電圧ＶＤＤＩＯ以上の値にまで上昇する。
【００３９】
１件あるいは複数件の実施例において、ＩＯパッド３０４電圧が上昇する際、Ｑ６３２６及びＱ７３２８はオンであり、従って、第２バイアス電圧２０８がＩＯパッド３０４電圧の後を追うことを可能にする。参照方程式１参照。１件あるいは複数件の実施例において、１件あるいは複数件の実施例において、コントロール・シグナルＬＳ３０２のロジック「低」状態は、Ｑ３３２０及びＱ５３２４の電源がオンになる原因となり、ノードＡ３３４を充電する。１件あるいは複数件の実施例において、Ｑ５３２４がオンの際、出力バイアス電圧２１０は第２バイアス電圧２０８の後を追う。
【００４０】
ある１件の実施例において、供給電圧ＶＤＤＩＯは２．７５Ｖ（２．５Ｖ  ＋  １０％耐容）、ＩＯパッド３０４電圧は３．４６５Ｖ（３．５Ｖ  ＋  ５％耐容）であり、ＩＯコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の作動電圧は、１．９８Ｖ（１．８Ｖ  ＋  １０％耐容）となる。そのような場合、第１バイアス電圧２０６、第２バイアス電圧２０８及び出力バイアス電圧２１０は全て１．９８Ｖ以下となる。加えて、１．９８Ｖ以下である第１バイアス電圧２０６及び第２バイアス電圧２０８は、マルチプレクサー・サーキット２００における構成ＭＯＳトランジスタ作動の信頼性を促進する。
【００４１】
図４は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、ドライバー・モードで作動の際のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸４０２はＩＯパッド３０４電圧を表し、ｙ−軸４０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、出力バイアス電圧２１０は、ＩＯパッド３０４電圧がいかなる値の際にも、第１バイアス電圧２０６と等しい。図４参照。１件あるいは複数件の実施例において、ドライバー・モードで作動（例：  それぞれ０．６ＶＤＤＩＯ及び０．５５ＶＤＤＩＯ）の際に、コントロール・シグナルＬＳ３０２及び第１バイアス電圧２０６は供給電圧ＶＤＤＩＯ（例：  ０．６ＶＤＤＩＯ）の一部である。
【００４２】
図５は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、フェイルセーフ・モードで作動の際のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸５０２はＩＯパッド３０４電圧を表し、ｙ−軸５０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、フェイルセーフ・モードで作動の際に、供給電圧ＶＤＤＩＯはゼロである。１件あるいは複数件の実施例において、出力バイアス電圧２１０は第２バイアス電圧２０８の後を追う。図５参照。言い換えると、出力バイアス電圧２１０は、ＩＯパッド３０４電圧の上昇と共に上昇する。
【００４３】
図６は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、耐性モードで作動の際のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸６０２はＩＯパッド３０４電圧を表し、ｙ−軸６０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、供給電圧ＶＤＤＩＯは耐性モードで作動の際に存在し、コントロール・シグナルＬＳ３０２はロジック「低」状態（例：  ０．１ＶＤＤＩＯ）である。１件あるいは複数件の実施例において、出力バイアス電圧２１０は、ＩＯパッド３０４電圧が低い際に、第１バイアス電圧２０６の近くに落ち着く。図６及び上記参照。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧が上昇する際、Ｑ６３２６及びＱ７３２８はオンであり、出力バイアス電圧２１０は、第２バイアス電圧２０８の後を追い始める。
【００４４】
図７は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、フェイルセーフ・モードで作動の際の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸７０２は時間（ｔ）を表し、ｙ−軸７０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧がゼロとその最高値（例：  ３．４６５Ｖ）との間で切り替わる場合、出力バイアス電圧２１０は、低値（例：  Ｑ４３２２のしきい電圧）から第２バイアス電圧２０８へ、そして第２バイアス電圧２０８から低値へとおおよそ切り替わる。図７参照。１件あるいは複数件の実施例において、出力バイアス電圧２１０は、Ｑ４３２２のしきい電圧にて固定される。さもないと、Ａ３３４の放電する経路がない為である。
【００４５】
図８は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、耐性モードで作動の際の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸８０２は時間（ｔ）を表し、ｙ−軸８０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧がゼロからその最高値（例：  ３．４６５Ｖ）に切り替わる場合、出力バイアス電圧２１０はふたつの電圧値の間で変化する。例えば、第１バイアス電圧２０６に近い値と第２バイアス電圧２０８に近い値との間、あるいはその逆、等である。
【００４６】
図９は、図２で表されているマルチプレクサー・サーキット２００におけるトランジスタ実行３００の、ドライバー・モードで作動の際の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ｘ−軸９０２は時間（ｔ）を表し、ｙ−軸９０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧は、ドライバー・モードで作動の際に、ゼロから供給電圧ＶＤＤＩＯへと変化する。１件あるいは複数件の実施例において、ＩＯパッド３０４電圧がゼロとその最高値（例：  ２．７５ＶＤＤＩＯ）との間で切り替わる場合、出力バイアス電圧２１０は第１バイアス電圧２０６の値（例：  ０．５５ＶＤＤＩＯ）で安定する。
【００４７】
図１０は、ＩＯサーキット１０００のシステム図であり、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ＩＯサーキット１０００は、図２のマルチプレクサー・サーキット２００を通してＩＯコア・エンド・ブロック１００２とインターフェースされている外部能動サーキット素子（例：  ＭＯＳトランジスタ）を作動させる為に、ドライバー・ブロック１００６を含む。１件あるいは複数件の実施例において、ＩＯコア・エンド・ブロック１００２は、その作動電圧最高値が決められている、ひとつあるいは複数の構成能動サーキット素子（例：  ＭＯＳトランジスタ）を含む。（例：  １．９８Ｖ、１．８Ｖ  ＋  １０％耐容）１件あるいは複数件の実施例において、コントロール・シグナル２０４は、ＩＯコア・エンド・ブロック１００２から発生する。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００は、供給電圧（ＶＤＤＩＯ）１００４、及びＩＯパッド（ここではＰＡＤ１００８）、ＩＯパッド３０４電圧を通して供給されている外部電圧を受信する。図１０参照。１件あるいは複数件の実施例において、ＰＡＤ１００８は、ドライバー・ブロック１００６とインターフェースされている。１件あるいは複数件の実施例において、マルチプレクサー・サーキット２００は、ＩＯコア・エンド・ブロック１００２におけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑えられている出力バイアス電圧２１０を発生する。
【００４８】
図１１は、工程手順の略図であり、出力バイアス電圧２１０を発生する方法に関係する工程の詳細を、１件あるいは複数件の実施例に基づいて説明している。１件あるいは複数件の実施例において、実行１１０２は、供給電圧ＶＤＤＩＯ１００４から第１バイアス電圧２０６を、制御できる範囲で発生させ、ＩＯコア・エンド・ブロック１００２におけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑える作業を含む。１件あるいは複数件の実施例において、ＩＯコア・エンド・ブロック１００２は集積回路（ＩＣ）のＩＯデバイスであり、ＩＯパッド（ＰＡＤ１００８）とインターフェースされる。１件あるいは複数件の実施例において、実行１１０４は、ＩＯパッド（ここではＰＡＤ１００８）、ＩＯパッド３０４電圧を通して供給されている外部電圧から第２バイアス電圧２０８を、制御できる範囲で発生する作業を含む。その際には、ＩＯコア・エンド・ブロック１００２におけるひとつあるいは複数の構成能動サーキット素子の作動電圧耐容最高リミット以下に抑えられる。
【００４９】
１件あるいは複数件の実施例において、実行１１０６は、ＩＯコア・エンド・ブロック１００２から発生したコントロール・シグナル２０４を、制御できる範囲で活用することを含む。ドライバー・モードで作動の際には出力バイアス電圧２１０を、フェイルセーフ・モード及び耐性モードで作動の際には第２バイアス電圧２０８を、第１バイアス電圧２０６から導出する為である。１件あるいは複数件の実施例において、ＩＯパッド（ここではＰＡＤ１００８）、ＩＯパッド３０４電圧を通して供給されている外部電圧は、ドライバー・モードで作動の際に、ゼロから供給電圧ＶＤＤＩＯ１００４の値へと変化する。１件あるいは複数件の実施例において、供給電圧ＶＤＤＩＯ１００４は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッド（ここではＰＡＤ１００８）、ＩＯパッド３０４電圧を通して供給されている外部電圧は、耐性モードで作動の際に、供給電圧ＶＤＤＩＯ１００４以上の値へと上昇する。
【００５０】
当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。一例として、作動電圧かつ外部電圧の双方、もしくはそのうちどちらかひとつのみの電圧を変更したとしても、典型的な実施例のスコープは変わらない。また別の例として、ここで述べられている多様なデバイス及びモジュールを活用する際に、それに併せてハードウェア電気回路（例：  ロジック電気回路を基にしたＣＭＯＳ）、ファームウェア、ソフトウェア、あるいはハードウェア、ファームウェア及びソフトウェア（例：  機械で読み取ることのできるメディアに埋め込まれた状態等で）のいかなる組み合わせを使用することは、可能である。また別の例として、多様な電化構造及び手法を具体化する際には、トランジスタ、ロジックゲート及び電気回路等（例：  特定用途向け集積回路（ＡＳＩＣ）及びデジタル・シグナル・プロセッサー回路（ＤＳＰ）の双方、もしくはどちらか一方）を使うことも可能である。
【００５１】
並びに、ここに開示されている多様な作業、工程及び手法は、機械で読み取ることのできるメディアかつ機械でアクセスできる、データ・プロセス・システム（例：  コンピューター・デバイス）対応のメディアの双方、あるいはそのうちのどちらかひとつのみで具体化して頂くと有り難く、工程が実行される順序は問わない。それ故に、特記事項及びイラストはあくまで解説目的であり、規則づけるためのものではない。
【図１】
2011097551.tif 000004
【図２】
2011097551.tif 000005
【図３】
2011097551.tif 000006
【図４】
2011097551.tif 000007
【図５】
2011097551.tif 000008
【図６】
2011097551.tif 000009
【図７】
2011097551.tif 000010
【図８】
2011097551.tif 000011
【図９】
2011097551.tif 000012
【図１０】
2011097551.tif 000013
【図１１】
2011097551.tif 000014
【外国語明細書】
2011097551000001.pdf
2011097551000002.pdf
2011097551000003.pdf
2011097551000004.pdf