(57)【要約】【課題】入力電圧の変化を高精度に検出できる電圧比較回路を実現する。【解決手段】比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて比較器の比較電圧を変化させる電圧比較回路において、一端が比較器の出力端子に接続され、他端に基準電圧に応じた電圧が印加され、比較器の出力電圧に応じてオンまたはオフするダイオードを備え、このダイオードがオフしている時は、基準電圧が比較器の比較電圧となる。【選択図】  図１
2011097396.tif 000002
【特許請求の範囲】
【請求項１】
比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて前記比較器の比較電圧を変化させる電圧比較回路において、
一端が前記比較器の出力端子に接続され、他端に基準電圧に応じた電圧が印加され、前記比較器の出力電圧に応じてオンまたはオフするダイオードを備え、
このダイオードがオフしている時は、前記基準電圧が前記比較器の比較電圧となることを特徴とする電圧比較回路。
【請求項２】
反転入力端子に入力電圧が入力された比較器と、
一端に終端電圧が印加され、他端が前記比較器の出力端子に接続された第１の抵抗と、
前記比較器の出力端子にカソードが接続されたダイオードと、
一端が前記ダイオードのアノードに接続され、他端が前記比較器の非反転入力端子に接続された第２の抵抗と、
一端が前記第２の抵抗の他端に接続され、他端に基準電圧が印加された第３の抵抗と
を備えたことを特徴とする電圧比較回路。
【請求項３】
反転入力端子に入力電圧が入力された比較器と、
一端に終端電圧が印加され、他端が前記比較器の出力端子に接続された第１の抵抗と、
前記比較器の出力端子にアノードが接続されたダイオードと、
一端が前記ダイオードのカソードに接続され、他端が前記比較器の非反転入力端子に接続された第２の抵抗と、
一端が前記第２の抵抗の他端に接続され、他端に基準電圧が印加された第３の抵抗と
を備えたことを特徴とする電圧比較回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて比較器の比較電圧を変化させる電圧比較回路に関し、詳しくは、入力電圧の変化を高精度に検出できる電圧比較回路に関するものである。
【背景技術】
【０００２】
図５は、従来の電圧比較回路の一例を示した構成図である。
図５において、比較器ＩＣ１は、出力部がオープンコレクタとなっているコンパレータＩＣである。終端電圧ＶＴは、一般的には、比較器ＩＣ１の後段に接続される回路の電源である。基準電圧Ｖｒｅｆは、比較器ＩＣ１の比較電圧となるため、高精度な電源が使用される。
【０００３】
比較器ＩＣ１の非反転入力端子には、基準電圧Ｖｒｅｆが印加され、比較器ＩＣ１の反転入力端子は、入力電圧Ｖｉｎが接続される。また、比較器ＩＣ１の出力端子には、抵抗Ｒ１を介して終端電圧ＶＴが印加される。
【０００４】
このような回路の動作を説明する。
比較器ＩＣ１の出力部にある出力トランジスタのエミッタは一般的に比較器に供給される負電源に接続されるが、説明を簡単にするために、ここではＧＮＤに接続することとする。
【０００５】
入力電圧Ｖｉｎが比較電圧Ｖｒｅｆよりも小さい時、比較器ＩＣ１の出力部の出力トランジスタがオフし、比較器ＩＣ１の出力電圧Ｖｏｕｔは、ハイレベル、すなわち、ほぼ終端電圧ＶＴと同じ電圧レベルとなる。一方、入力電圧Ｖｉｎが比較電圧Ｖｒｅｆよりも大きい時、比較器ＩＣ１の出力部の出力トランジスタがオンし、比較器ＩＣ１の出力電圧Ｖｏｕｔは、ローレベル、すなわち、ほぼＧＮＤと同じ電圧レベルとなる。
【０００６】
しかし、図５に示す回路では、入力電圧Ｖｉｎと比較電圧Ｖｒｅｆがほぼ等しい時、比較器ＩＣ１の出力部の出力トランジスタの状態（オンまたはオフ）が不安定となり、出力電圧Ｖｏｕｔも不安定となってしまう。この問題を解決するために、図６のような回路が一般的に用いられる。
【０００７】
図６は、従来の電圧比較回路の他の一例を示した構成図である。
図６において、比較器ＩＣ２は、図５に示す比較器ＩＣ１と同様に、出力部がオープンコレクタとなっているコンパレータＩＣである。
【０００８】
比較器ＩＣ２の非反転入力端子は、抵抗Ｒ３の一端が接続されると共に抵抗Ｒ４を介して基準電圧Ｖｒｅｆが印加され、比較器ＩＣ２の反転入力端子には、入力電圧Ｖｉｎが印加される。また、比較器ＩＣ２の出力端子は、抵抗Ｒ２の一端が接続されると共に抵抗Ｒ３の他端が接続される。抵抗Ｒ２の他端は終端電圧ＶＴに接続される。なお、比較器ＩＣ２の非反転入力端子に入力される比較電圧はＶｃで表すこととする。
【０００９】
このような回路の動作を図７を用いて説明する。
図７は、図６に示す従来の電圧比較回路の動作を説明する説明図である。
図７において、縦軸は電圧を表し、横軸は時間を表す。入力電圧Ｖｉｎが比較電圧Ｖｃよりも小さい時（図７中Ｔ１の期間）、比較器ＩＣ２の出力部のトランジスタがオフし、比較器ＩＣ２の出力電圧Ｖｏｕｔは、ハイレベル、すなわち、ほぼ終端電圧ＶＴと同じ電圧レベルとなる。
【００１０】
この時の比較電圧Ｖｃは、（１）式で表され、図７では電圧Ａで表される。
Ｖｃ＝｛Ｖｒｅｆ×（Ｒ１＋Ｒ２）＋ＶＴ×Ｒ３｝／（Ｒ１＋Ｒ２＋Ｒ３）  （１）
【００１１】
この状態で、入力電圧Ｖｉｎを上げていき、入力電圧Ｖｉｎが比較電圧Ｖｃと同じになった時（図７中Ｔ２の時）、比較器ＩＣ２の出力部のトランジスタがオンする。そして、比較器ＩＣ２の出力電圧Ｖｏｕｔがローレベル、すなわち、ほぼＧＮＤと同じ電圧レベルとなるため、比較電圧Ｖｃは、（２）式で表される電圧に変化する（図７では電圧Ｂで表される）。
Ｖｃ＝Ｖｒｅｆ×Ｒ２／（Ｒ２＋Ｒ３）  （２）
【００１２】
入力電圧Ｖｉｎが（２）式で表される比較電圧Ｖｃ（電圧Ｂ）より大きいため、比較器ＩＣ２の出力電圧Ｖｏｕｔはローレベルで安定し、さらに入力電圧Ｖｉｎを上げてもこの状態を保持する。そして、入力電圧Ｖｉｎを下げても、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｂ）よりも大きい時（図７中Ｔ３の期間）では、比較器ＩＣ２の出力電圧Ｖｏｕｔはローレベルの状態を保持する。
【００１３】
この状態で、さらに入力電圧Ｖｉｎを下げていき、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｂ）と同じになった時（図７中Ｔ４の時）、比較器ＩＣ２の出力部のトランジスタがオフし、比較器ＩＣ２の出力電圧Ｖｏｕｔは、ハイレベルとなる。この時の比較電圧Ｖｃは、（１）式で表され、図７では電圧Ａで表される。
【００１４】
入力電圧Ｖｉｎが（１）式で表される比較電圧Ｖｃ（電圧Ａ）より小さいため、比較器ＩＣ２の出力電圧Ｖｏｕｔはハイレベルで安定し、さらに入力電圧Ｖｉｎを下げてもこの状態を保持する。入力電圧Ｖｉｎを上げた場合は、図７中Ｔ１に戻る。
【００１５】
このように、比較器ＩＣ２の出力電圧Ｖｏｕｔに応じて、電圧Ａ−電圧Ｂで表されるヒステリシス電圧幅を持たせて比較器ＩＣ２の比較電圧Ｖｃを変化させることにより、出力電圧Ｖｏｕｔが変化した後では常に入力電圧Ｖｉｎと比較電圧Ｖｒｅｆに電圧差が生じるので、比較器ＩＣ２の出力部の出力トランジスタの不安定状態（オンまたはオフ）を解消することができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００７−０４３６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかし、図６および図７に示す従来例では、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ａ）を上回ることを検出する場合には、（１）式に示すように、終端電圧ＶＴ、抵抗Ｒ１〜Ｒ３のそれぞれの値が比較電圧Ｖｃに影響する。一般的に、終端電圧ＶＴは、ロジック回路の電源である場合が多く、その電圧精度は基準電源Ｖｒｅｆに比較して悪い。また、抵抗Ｒ１〜Ｒ３も公称値に対して誤差を持つ。これらの要因により、比較電圧Ｖｃが誤差を含むため、入力電圧Ｖｉｎの変化に対する検出誤差が大きくなってしまうという問題があった。
【００１８】
そこで本発明の目的は、入力電圧の変化を高精度に検出することが可能な電圧比較回路を実現することにある。
【課題を解決するための手段】
【００１９】
請求項１記載の発明は、
比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて前記比較器の比較電圧を変化させる電圧比較回路において、
一端が前記比較器の出力端子に接続され、他端に基準電圧に応じた電圧が印加され、前記比較器の出力電圧に応じてオンまたはオフするダイオードを備え、
このダイオードがオフしている時は、前記基準電圧が前記比較器の比較電圧となることを特徴とするものである。
請求項２記載の発明は、
反転入力端子に入力電圧が入力された比較器と、
一端に終端電圧が印加され、他端が前記比較器の出力端子に接続された第１の抵抗と、
前記比較器の出力端子にカソードが接続されたダイオードと、
一端が前記ダイオードのアノードに接続され、他端が前記比較器の非反転入力端子に接続された第２の抵抗と、
一端が前記第２の抵抗の他端に接続され、他端に基準電圧が印加された第３の抵抗と
を備えたことを特徴とするものである。
請求項３記載の発明は、
反転入力端子に入力電圧が入力された比較器と、
一端に終端電圧が印加され、他端が前記比較器の出力端子に接続された第１の抵抗と、
前記比較器の出力端子にアノードが接続されたダイオードと、
一端が前記ダイオードのカソードに接続され、他端が前記比較器の非反転入力端子に接続された第２の抵抗と、
一端が前記第２の抵抗の他端に接続され、他端に基準電圧が印加された第３の抵抗と
を備えたことを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、以下のような効果がある。
比較器の出力電圧に応じて、比較器の出力端子と基準電圧の間に接続されたダイオードをオンまたはオフすることにより、ダイオードがオフしている時は比較器の比較電圧が基準電圧となり、比較電圧に終端電圧や抵抗の誤差要因が関係しなくなるので、入力電圧の変化を高精度に検出することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の電圧比較回路の実施例を示した構成図である。
【図２】図１に示す本発明の電圧比較回路の動作を説明する説明図である。
【図３】本発明の電圧比較回路の他の実施例を示した構成図である。
【図４】図３に示す本発明の電圧比較回路の動作を説明する説明図である。
【図５】従来の電圧比較回路の一例を示した構成図である。
【図６】従来の電圧比較回路の他の一例を示した構成図である。
【図７】図６に示す従来の電圧比較回路の動作を説明する説明図である。
【発明を実施するための形態】
【００２２】
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の電圧比較回路の実施例を示した構成図である。
図１において、比較器ＩＣ３は、図５に示す比較器ＩＣ１および図６に示す比較器ＩＣ２と同様に、出力部がオープンコレクタとなっているコンパレータＩＣである。終端電圧ＶＴは、一般的には、比較器ＩＣ３の後段に接続される回路の電源である。基準電圧Ｖｒｅｆは、比較器ＩＣ３の比較電圧となるため、高精度な電源が使用される。
【００２３】
比較器ＩＣ３の非反転入力端子は、抵抗Ｒ６の一端が接続されると共に抵抗Ｒ７を介して基準電圧Ｖｒｅｆが印加され、比較器ＩＣ３の反転入力端子には、入力電圧Ｖｉｎが印加される。また、比較器ＩＣ３の出力端子は、ダイオードＤ１のカソードが接続されると共に抵抗Ｒ５を介して終端電圧ＶＴが印加される。ダイオードＤ１のアノードは、抵抗Ｒ６の他端に接続される。なお、比較器ＩＣ３の非反転入力端子に印加される比較電圧はＶｃで表すこととする。
【００２４】
このような回路の動作を図２を用いて説明する。
図２は、図１に示す本発明の電圧比較回路の動作を説明する説明図である。
図２において、縦軸は電圧を表し、横軸は時間を表す。また、本発明の回路の条件として、ＧＮＤ＜基準電圧Ｖｒｅｆ＜終端電圧ＶＴとする。入力電圧Ｖｉｎが比較電圧Ｖｃよりも小さい時（図２中Ｔ１の期間）、比較器ＩＣ３の出力部のトランジスタがオフし、比較器ＩＣ３の出力電圧Ｖｏｕｔは、ハイレベル、すなわち、ほぼ終端電圧ＶＴと同じ電圧レベルとなる。
【００２５】
基準電圧Ｖｒｅｆ＜終端電圧ＶＴの条件により、ダイオードＤ１は逆バイアスとなるので、オフとなる。このため、比較電圧Ｖｃは、（３）式で表されるように基準電圧Ｖｒｅｆとなる（図２では電圧Ｃで表される）。
Ｖｃ＝Ｖｒｅｆ  （３）
【００２６】
この状態で、入力電圧Ｖｉｎを上げていき、入力電圧Ｖｉｎが比較電圧Ｖｃと同じになった時（図２中Ｔ２の時）、比較器ＩＣ３の出力部のトランジスタがオンする。そして、比較器ＩＣ３の出力電圧Ｖｏｕｔがローレベル、すなわち、ほぼＧＮＤと同じ電圧レベルとなる。また、ダイオードＤ１は順バイアスとなり、オンする。
【００２７】
比較電圧Ｖｃは、（４）式で表される電圧に変化する（図２では電圧Ｄで表される）。ＶｄはダイオードＤ１の順方向電圧である。
Ｖｃ＝（Ｖｒｅｆ×Ｒ６＋Ｖｄ×Ｒ７）／（Ｒ６＋Ｒ７）  （４）
【００２８】
入力電圧Ｖｉｎが（４）式で表される比較電圧Ｖｃ（電圧Ｄ）より大きいため、比較器ＩＣ３の出力電圧Ｖｏｕｔはローレベルで安定し、さらに入力電圧Ｖｉｎを上げてもこの状態を保持する。そして、入力電圧Ｖｉｎを下げても、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｄ）よりも大きい時（図２中Ｔ３の期間）では、比較器ＩＣ３の出力電圧Ｖｏｕｔはローレベルの状態を保持する。
【００２９】
この状態で、さらに入力電圧Ｖｉｎを下げていき、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｄ）と同じになった時（図２中Ｔ４の時）、比較器ＩＣ３の出力部のトランジスタがオフし、比較器ＩＣ３の出力電圧Ｖｏｕｔは、ハイレベルとなる。また、ダイオードＤ１は逆バイアスとなり、オフするので、比較電圧Ｖｃは、基準電圧Ｖｒｅｆとなる（図２では電圧Ｃで表される）。
【００３０】
入力電圧Ｖｉｎが比較電圧Ｖｃ、すなわち、基準電圧Ｖｒｅｆ（電圧Ｃ）より小さいため、比較器ＩＣ３の出力電圧Ｖｏｕｔはハイレベルで安定し、さらに入力電圧Ｖｉｎを下げてもこの状態を保持する。入力電圧Ｖｉｎを上げた場合は、図２中Ｔ１に戻る。なお、本実施例においては、比較電圧Ｖｃのヒステリシス電圧幅は電圧Ｃ−電圧Ｄで表される。
【００３１】
このように、比較器ＩＣ３の出力電圧Ｖｏｕｔに応じて、比較器ＩＣ３の出力端子と基準電圧Ｖｒｅｆの間に接続されたダイオードＤ１をオンまたはオフすることにより、ダイオードＤ１がオフしている時は比較器ＩＣ３の比較電圧Ｖｃが基準電圧Ｖｒｅｆとなり、比較電圧Ｖｃに終端電圧ＶＴや抵抗Ｒ５〜Ｒ７の誤差要因が関係しなくなるので、入力電圧Ｖｉｎの変化を高精度に検出することができる。
【００３２】
［第２の実施例］
図１および図２に示す実施例では、入力電圧Ｖｉｎが比較電圧Ｖｃを上回る時に高精度に検出できることを示した。本実施例では、入力電圧Ｖｉｎが比較電圧Ｖｃを下回る時に高精度に検出できることを示す。
【００３３】
図３は、本発明の電圧比較回路の他の実施例を示した構成図である。
ここで、図１と同一のものは同一符号を付し、説明を省略する。図３において、図１に示す構成と異なる点は、ダイオードＤ２のカソードとアノードの方向が変わったことである。具体的には、ダイオードＤ２のカソードは、抵抗Ｒ６の他端に接続され、ダイオードＤ２のアノードは、比較器ＩＣ３の出力端子に接続される。
【００３４】
このような回路の動作を図４を用いて説明する。
図４は、図３に示す本発明の電圧比較回路の動作を説明する説明図である。
図４において、縦軸は電圧を表し、横軸は時間を表す。また、図２に示す実施例と同様に、本発明の回路の条件として、ＧＮＤ＜基準電圧Ｖｒｅｆ＜終端電圧ＶＴとする。
【００３５】
入力電圧Ｖｉｎが比較電圧Ｖｃよりも大きい時（図４中Ｔ１の期間）、比較器ＩＣ３の出力部のトランジスタがオンし、比較器ＩＣ３の出力電圧Ｖｏｕｔは、ローレベル、すなわち、ほぼＧＮＤと同じ電圧レベルとなる。
【００３６】
ＧＮＤ＜基準電圧Ｖｒｅｆの条件により、ダイオードＤ２は逆バイアスとなるので、オフとなる。このため、比較電圧Ｖｃは、（５）式で表されるように基準電圧Ｖｒｅｆとなる（図４では電圧Ｆで表される）。
Ｖｃ＝Ｖｒｅｆ  （５）
【００３７】
この状態で、入力電圧Ｖｉｎを下げていき、入力電圧Ｖｉｎが比較電圧Ｖｃと同じになった時（図４中Ｔ２の時）、比較器ＩＣ３の出力部のトランジスタがオフする。そして、比較器ＩＣ３の出力電圧Ｖｏｕｔがハイレベル、すなわち、ほぼ終端電圧ＶＴと同じ電圧レベルとなる。また、ダイオードＤ２は順バイアスとなり、オンする。
【００３８】
比較電圧Ｖｃは、（６）式で表される電圧に変化する（図４では電圧Ｅで表される）。ＶｄはダイオードＤ２の順方向電圧である。
Ｖｃ＝Ｖｒｅｆ＋Ｒ７／（Ｒ５＋Ｒ６＋Ｒ７）×（ＶＴ−Ｖｒｅｆ−Ｖｄ）  （６）
【００３９】
入力電圧Ｖｉｎが（６）式で表される比較電圧Ｖｃ（電圧Ｅ）より小さいため、比較器ＩＣ３の出力電圧Ｖｏｕｔはハイレベルで安定し、さらに入力電圧Ｖｉｎを下げてもこの状態を保持する。そして、入力電圧Ｖｉｎを上げても、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｅ）よりも小さい時（図４中Ｔ３の期間）では、比較器ＩＣ３の出力電圧Ｖｏｕｔはハイレベルの状態を保持する。
【００４０】
この状態で、さらに入力電圧Ｖｉｎを上げていき、入力電圧Ｖｉｎが比較電圧Ｖｃ（電圧Ｅ）と同じになった時（図４中Ｔ４の時）、比較器ＩＣ３の出力部のトランジスタがオンし、比較器ＩＣ３の出力電圧Ｖｏｕｔは、ローレベルとなる。また、ダイオードＤ２は逆バイアスとなり、オフするので、比較電圧Ｖｃは、基準電圧Ｖｒｅｆとなる（図４では電圧Ｆで表される）。
【００４１】
入力電圧Ｖｉｎが比較電圧Ｖｃ、すなわち、基準電圧Ｖｒｅｆ（電圧Ｆ）より小さいため、比較器ＩＣ３の出力電圧Ｖｏｕｔはローレベルで安定し、さらに入力電圧Ｖｉｎを上げてもこの状態を保持する。入力電圧Ｖｉｎを下げた場合は、図４中Ｔ１に戻る。なお、本実施例においては、比較電圧Ｖｃのヒステリシス電圧幅は電圧Ｅ−電圧Ｆで表される。
【００４２】
このように、比較器ＩＣ３の出力電圧Ｖｏｕｔに応じて、比較器ＩＣ３の出力端子と基準電圧Ｖｒｅｆの間に接続されたダイオードＤ２をオンまたはオフすることにより、ダイオードＤ２がオフしている時は比較器ＩＣ３の比較電圧Ｖｃが基準電圧Ｖｒｅｆとなり、比較電圧Ｖｃに終端電圧ＶＴや抵抗Ｒ５〜Ｒ７の誤差要因が関係しなくなるので、入力電圧Ｖｉｎの変化を高精度に検出することができる。
【符号の説明】
【００４３】
Ｄ１，Ｄ２  ダイオード
ＩＣ３  比較器
Ｒ５，Ｒ６，Ｒ７  抵抗
【図１】
2011097396.tif 000003
【図２】
2011097396.tif 000004
【図３】
2011097396.tif 000005
【図４】
2011097396.tif 000006
【図５】
2011097396.tif 000007
【図６】
2011097396.tif 000008
【図７】
2011097396.tif 000009