(57)【要約】【課題】画素サイズが縮小されても、飽和電荷量を増加させ、電荷の転送効率の向上、暗電流の抑制を図った固体撮像装置とその製造方法、この固体撮像装置を備えた電子機器を提供する。【解決手段】固体撮像装置は、光電変換部ＰＤと画素トランジスタ（Ｔｒ１〜Ｔｒ４）とからなる複数の画素２１と、平面から見て、それぞれの光電変換部ＰＤの領域内に存するフローティングディフージョン部ＦＤを有する。さらに、各光電変換部ＰＤの周囲の少なくとも一部を囲って基板の深さ方向に形成されて画素トランジスを構成する転送トランジスタＴｒ１の縦型転送ゲート電極３３１を有する。【選択図】図４
2011159757.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と画素トランジスタとからなる複数の画素と、
平面から見て、それぞれの前記光電変換部の領域内に存するフローティングディフージョン部と、
各光電変換部の周囲の少なくとも一部を囲って基板の深さ方向に形成されて前記画素トランジスを構成する転送トランジスタの縦型転送ゲート電極と
を有する固体撮像装置。
【請求項２】
前記縦型転送ゲート電極が、各光電変換部の全周囲を囲っている
請求項１記載の固体撮像装置。
【請求項３】
隣接する画素の前記縦型転送ゲート電極間に形成された素子分離領域を有する
請求項２記載の固体撮像装置。
【請求項４】
基板内の深さ方向に単数または複数の前記光電変換部を有する
請求項３記載の固体撮像装置。
【請求項５】
前記フローティングディフージョン部が、平面から見て前記光電変換部の領域の中央に形成される
請求項４記載の固体撮像装置。
【請求項６】
前記縦型転送ゲート電極から基板表面に延長する平面ゲート電極部を有する
請求項５記載の固体撮像装置。
【請求項７】
基板表面に前記光電変換部を有する
請求項３記載の固体撮像装置。
【請求項８】
水平ラインの画素行における各隣り合う前記縦型転送ゲート電極、または近接する複数の前記縦型転送ゲート電極が共通化され、
それ以外の隣接する画素の前記縦型転送ゲート電極間に素子分離領域を有する
請求項２記載の固体撮像装置。
【請求項９】
電荷蓄積時に、前記縦型転送ゲート電極に負バイアス電圧が印加される
請求項１乃至８のいずれかに記載の固体撮像装置。
【請求項１０】
半導体基板の半導体ウェル領域に各画素に対応する光電変換部を形成する工程と、
前記半導体基板に各光電変換部を取り囲む溝を形成する工程と、
前記溝の内面に各光電変換部の全周囲を囲って、ゲート絶縁膜を介して画素トランジスタを構成する転送トランジスタの縦型転送ゲート電極を形成する工程と、
平面から見て、前記光電変換部の領域に対応する半導体基板表面にフローティングディフージョン部を形成する工程と
を有する固体撮像装置の製造方法。
【請求項１１】
溝内の隣り合う画素の縦型転送ゲート電極間に素子分離用の絶縁膜を埋め込む工程を
有する請求項１０記載の固体撮像装置の製造方法。
【請求項１２】
前記光電変換部の形成工程では、半導体基板内の深さ方向に単数または複数の光電変換部を形成する
請求項１１記載の固体撮像装置の製造方法。
【請求項１３】
前記フローティングディフージョン部を形成する工程では、半導体基板表面の前記光電変換部を構成する領域の中央にフローティングディフージョン部を形成する
請求項１２記載の固体撮像装置の製造方法。
【請求項１４】
前記縦型転送ゲート電極を形成する工程では、縦型転送ゲート電極から前記半導体基板の表面に延長する平面ゲート電極部を一体に形成する
請求項１３記載の固体撮像装置の製造方法。
【請求項１５】
前記縦型転送ゲート電極の形成工程では、
前記溝の側面及び底面にわたってゲート電極材料膜を成膜した後、前記底面のゲート電極材料膜を除去して各画素毎に縦型転送ゲート電極を分離する
請求項１１記載の固体撮像装置の製造方法。
【請求項１６】
前記縦型転送ゲート電極の形成工程では、前記溝の側面及び底面にわたってゲート電極材料膜を成膜し、
前記素子分離用の絶縁膜を埋め込む工程の後に、溝底面の前記ゲート電極材料膜が除去されるまで、前記半導体基板の裏面を除去して各画素毎に縦型転送ゲート電極を分離する
請求項１１記載の固体撮像装置の製造方法。
【請求項１７】
光電変換部と画素トランジスタとからなる複数の画素と、
平面から見て、それぞれの前記光電変換部の領域内に存するフローティングディフージョン部と、
各光電変換部の周囲の一部または全周を囲って基板の深さ方向に形成された、前記画素トランジスを構成する転送トランジスタの縦型転送ゲート電極と
を有し、
電荷蓄積時には前記縦型転送ゲート電極に負バイアス電圧を印加し、
電荷転送時には前記縦型転送ゲート電極に正バイアス電圧を印加する
固体撮像装置の駆動方法。
【請求項１８】
前記隣接する画素の前記縦型転送ゲート電極間に形成された素子分離領域を有する
請求項１７記載の固体撮像装置の駆動方法。
【請求項１９】
固体撮像装置と、
前記固体撮像装置のフォトダイオードに入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、請求項１乃至９のいずれかに記載された固体撮像装置で構成される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその製造方法、固体撮像装置の駆動方法、及びこの固体撮像装置を備えたカメラ等に適用される電子機器に関する。
【背景技術】
【０００２】
固体撮像装置として、ＣＭＯＳ固体撮像装置が知られている。ＣＭＯＳ固体撮像装置は、電源電圧が低く、低消費電力のため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、等に使用されている。
【０００３】
ＣＭＯＳ固体撮像装置は、光電変換部であるフォトダイオードと複数の画素トランジスタからなる画素が複数、規則性をもって２次元配列された画素領域と、画素領域の周辺に配置された周辺回路部とを有して構成される。周辺回路部としては、列方向に信号を伝播する列回路（垂直駆動部）、列回路によって伝播された各列の信号を順次出力回路に伝送する水平回路（水平転送部）等を有している。複数の画素トランジスタとしては、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３トランジスタによる構成、あるいは選択トランジスタを追加した４トランジスタによる構成等が知られている。
【０００４】
近年、飽和電荷量（Ｑｓ）や感度を低下させることなく、画素サイズの微細化を可能にするＣＭＯＳ固体撮像装置の開発がなされている（特許文献１参照）。このＣＭＯＳ固体撮像装置は、半導体基板内にフォトダイオードのｐｎ接合を形成し、半導体基板の深さ方向に縦型の転送ゲート電極を有する転送トランジスタを形成して構成される。このとき、フォトダイオードのｐｎ接合の一部が画素トランジスタの下部に延在するように形成され、画素面積が縮小してもフォトダイオードの面積の拡大を図るようにしている。
【０００５】
特許文献２では、素子分離領域として、基板内にポリシリコン層を埋め込んで成る素子分離領域、あるいは基板表面にゲート酸化膜を介して負バイアスされるポリシリコン電極層を形成するようにした素子分離領域が開示されている。負バイアスを印加することにより、暗電流の抑制を図っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２２３０８４号公報
【特許文献２】特表２００６−５０６８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１に示すような、縦型の転送ゲート電極を形成し、フォトダイオードを基板内に形成した固体撮像装置では、転送ゲート電極がフォトダイオードの中央に位置しているため、フォトダイオード面積を十分に拡大することができない懼れがある。このため、飽和電荷量を減少させる懼れがある。この傾向は、単位画素サイズが縮小するにつれて顕著になり、飽和電荷量の確保が著しく困難になる。また、単位画素サイズの縮小に伴い、縦型の転送トランジスタの配置を決めるフォトレジストマスクの制約で、微細加工が困難になる。
【０００８】
特許文献２で示すような、負バイアスを印加するポリシリコン膜で素子分離領域を構成した固体撮像装置では、暗電流はある程度抑制されるが、負バイアスを印加している領域が限定的であり、暗電流の抑制が不十分となる。
【０００９】
一方、固体撮像装置では、画素サイズの微細化における、フォトダイオードからフローティングディフージョン部への電荷の転送効率の改善が求められている。
【００１０】
本発明は、上述の点に鑑み、画素サイズが縮小されても、飽和電荷量を増加させ、電荷の転送効率の向上、暗電流の抑制を図った固体撮像装置とその製造方法、固体撮像素子の駆動方法を提供するものである。
本発明は、かかる固体撮像装置を備えたカメラなどに適用される電子機器を提供するものである。
【課題を解決するための手段】
【００１１】
本発明に係る固体撮像装置は、光電変換部と画素トランジスタとからなる複数の画素と、平面から見て、それぞれの光電変換部を構成する領域内に存するフローティングディフージョン部を有する。さらに、本発明は、各光電変換部の周囲の少なくとも一部、好ましくは全周、を囲って基板の深さ方向に形成されて画素トランジスタを構成する転送トランジスタの縦型転送ゲート電極を有する。
【００１２】
本発明の固体撮像装置では、画素において、光電変換部を構成する領域内にフローティングディフージョン部を有するので、光電変換部の面積が大きく取れる。光電変換部の周囲の少なくとも一部、好ましくは全周を囲って縦型転送ゲート電極が形成されるので、フローティングディフージョン部へ周囲から電荷が転送される。電荷蓄積時に、縦型転送ゲート電極に負バイアス電圧を印加するときは、縦型転送ゲート電極下の半導体領域の界面がホールピニングされる。
【００１３】
本発明に係る固体撮像装置の製造方法は、半導体基板の半導体ウェル領域に各画素に対応する光電変換部を形成する工程と、半導体基板に各光電変換部を取り囲む溝を形成する工程を有する。更に、溝の内面に各光電変換部の全周囲を囲って、ゲート絶縁膜を介して画素トランジスタを構成する転送トランジスタの縦型転送ゲート電極を形成する工程を有する。更に、平面から見て、光電変換部の領域に対応する半導体基板表面にフローティングディフージョン部を形成する工程を有する。
【００１４】
本発明の固体撮像装置の製造方法では、各光電変換部を取り囲む溝を形成し、溝の内面に、ゲート絶縁膜を介して縦型転送ゲート電極を形成するので、溝面積が大きく取れ、縦型転送ゲート電極の微細加工がし易くなる。しかも、光電変換部の領域に対応する半導体基板表面にフローティングディフージョン部を形成するので、光電変換部面積を大きく形成することができる。フローティングディフージョン部と囲って縦型転送ゲート電極を形成するので、光電変換部からの電荷読み出し時に、フローティングディフージョン部の周囲から電荷転送が可能な構成を形成することができる。
【００１５】
本発明に係る固体撮像装置の駆動方法は、固体撮像装置として、光電変換部と画素トランジスタとからなる複数の画素と、平面から見て、それぞれの光電変換部の領域内に存するフローティングディフージョン部を有する。さらに、各光電変換部の周囲の一部または全周を囲って基板の深さ方向に形成されたて画素トランジスタを構成する転送トランジスタの縦型転送ゲート電極を有する。そして、本発明は、電荷蓄積時には前記縦型転送ゲート電極に負バイアス電圧を印加し、電荷転送時には前記縦型転送ゲート電極に正バイアス電圧を印加する。
【００１６】
本発明の固体撮像装置の駆動方法では、上記画素構成において、電荷蓄積時に縦型転送ゲート電極に負バイアス電圧を印加するので、縦型転送ゲート電極下の半導体領域の界面がホールピニングされる。
【００１７】
本発明に係る電子機器は、固体撮像装置と、固体撮像装置のフォトダイオードに入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備える。固体撮像装置は、光電変換部と画素トランジスタとからなる複数の画素と、平面から見て、それぞれの前記光電変換部の領域内に存するフローティングディフージョン部を有する。さらに、各光電変換部の周囲の一部または全周を囲って基板の深さ方向に形成された、画素トランジスを構成する転送トランジスタの縦型転送ゲート電極を有する。
【００１８】
本発明の電子機器では、固体撮像装置の画素において、光電変換部を構成する領域内にフローティングディフージョン部を有するので、光電変換部の面積が大きく取れる。光電変換部の周囲の少なくとも一部、好ましくは全周を囲って縦型転送ゲート電極が形成されるので、フローティングディフージョン部へ周囲から電荷が転送される。電荷蓄積時に、縦型転送ゲート電極に負バイアス電圧を印加するときは、縦型転送ゲート電極下の半導体領域の界面がホールピニングされる。
【発明の効果】
【００１９】
本発明に係る固体撮像装置によれば、画素サイズが縮小されても、光電変換部の面積を大きくすることができるので、飽和電荷量を増加させることができる。光電変換部からの電荷転送時に、フローティングディフージョン部へ周囲から電荷が転送されるので、効率良く電荷を転送することができる。縦型転送ゲート電極に負バイアス電圧を印加することが可能になり、電荷蓄積時の負バイアス電圧により縦型転送ゲート直下の半導体領域の界面がホールピニングされることにで、暗電流を抑制することができる。
【００２０】
本発明に係る固体撮像装置の製造方法によれば、画素サイズが縮小されても、縦型転送ゲート電極の微細加工がし易くなる。そして、飽和電荷量を増加し、電荷転送効率を向上し、暗電流を抑制することができる固体撮像装置を容易にかつ精度よく製造することができる。
【００２１】
本発明に係る固体撮像装置の駆動方法によれば、上記の画素構成を有する固体撮像装置での暗電流を抑制することができる。
【００２２】
本発明に係る電子機器によれば、上記固体撮像装置を備えるので、高感度、高画質が得られ、信頼性の高い電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の固体撮像装置に適用されるＣＭＯＳ固体撮像装置の概略構成図である。
【図２】単位画素の一例の等価回路図である。
【図３】２画素共有の単位画素群の等価回路図である。
【図４】本発明に係る固体撮像装置の第１実施の形態を示す要部の概略平面図である。
【図５】図４のＡ−Ａ線上の概略断面図である。
【図６】Ａ，Ｂ  第１実施の形態の固体撮像装置の動作説明に供する概略平面図及び概略断面図である。
【図７】本発明に適用される駆動パルスのタイミンチャートである。
【図８】第１実施の形態の固体撮像装置を裏面照射型の固体撮像装置に適用した場合の要部の概略断面図である。
【図９】第１実施の形態の固体撮像装置を表面照射型の固体撮像装置に適用した場合の要部の概略断面図である。
【図１０】Ａ〜Ｃ  第１実施の形態の固体撮像装置の製造方法例１の製造工程図（その１）である。
【図１１】Ｄ〜Ｆ  第１実施の形態の固体撮像装置の製造方法例１の製造工程図（その２）である。
【図１２】Ｇ〜Ｈ  第１実施の形態の固体撮像装置の製造方法例１の製造工程図（その３）である。
【図１３】第１実施の形態の固体撮像装置の製造方法例１の製造工程図（その４）である。
【図１４】Ａ〜Ｃ  第１実施の形態の固体撮像装置の製造方法例２の製造工程図（その１）である。
【図１５】Ｄ〜Ｆ  第１実施の形態の固体撮像装置の製造方法例２の製造工程図（その２）である。
【図１６】Ｇ〜Ｈ  第１実施の形態の固体撮像装置の製造方法例２の製造工程図（その３）である。
【図１７】Ｉ〜Ｊ  第１実施の形態の固体撮像装置の製造方法例２の製造工程図（その４）である。
【図１８】本発明に係る固体撮像装置の第２実施の形態を示す概略平面図である。
【図１９】図１８のＡ−Ａ線上の概略断面図である。
【図２０】本発明に係る固体撮像装置の第３施の形態を示す要部の概略平面図である。
【図２１】本発明に係る固体撮像装置の第４実施の形態を示す要部の概略断面図である。
【図２２】本発明に係る固体撮像装置の第４実施の形態の変形例（１）を示す要部の概略断面図である。
【図２３】本発明に係る固体撮像装置の第４実施の形態の変形例（２）を示す要部の概略断面図である。
【図２４】本発明に係る固体撮像装置の第５実施の形態を示す要部の概略平面図である。
【図２５】本発明に係る固体撮像装置の第６実施の形態を示す単位画素の要部の概略平面図である。
【図２６】本発明に係る固体撮像装置の第７実施の形態を示す要部の概略構成図である。
【図２７】本発明に係る固体撮像装置の第８施の形態を示す要部の概略平面図である。
【図２８】図２７の要部の概略断面図である。
【図２９】本発明に係る固体撮像装置の第８施の形態の変形例（１）を示す要部の概略断面図である。
【図３０】本発明に係る固体撮像装置の第８施の形態の変形例（２）を示す要部の概略断面図である。
【図３１】本発明に係る固体撮像装置の第９施の形態を示す要部の概略平面図である。
【図３２】図３１の要部の概略断面図である。
【図３３】本発明に係る固体撮像装置の第９施の形態の変形例（１）を示す要部の概略平面図である。
【図３４】本発明に係る固体撮像装置の第９施の形態の変形例（２）を示す要部の概略平面図である。
【図３５】本発明の第１１実施の形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００２４】
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＭＯＳ固体撮像装置の概略構成例
２．第１実施の形態（固体撮像装置の構成例と製造方法例）
３．第２実施の形態（固体撮像装置の構成例）
４．第３実施の形態（固体撮像装置の構成例）
５．第４実施の形態（固体撮像装置の構成例）
６．第５実施の形態（固体撮像装置の構成例）
７．第６実施の形態（固体撮像装置の構成例）
８．第７実施の形態（固体撮像装置の構成例）
９．第８実施の形態（固体撮像装置の構成例）
１０．第９実施の形態（電子機器の構成例）
【００２５】
＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図１に示すように、半導体基板１１例えばシリコン基板に光電変換部を含む複数の画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２としては、１つの光電変換部と複数の画素トランジスタからなる単位画素を適用することができる。また、画素２としては、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有したいわゆる画素共有の構造を適用することができる。複数の画素トランジスタは、前述したように、３トランジスタ、４トランジスタで構成することができる。
【００２６】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
【００２７】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２８】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
【００２９】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００３０】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３１】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
【００３２】
図２は、単位画素２１の等価回路図である。本例に係る単位画素２１は、光電変換部となるフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いてられる。
【００３３】
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。
【００３４】
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のドレイン及びリセットトランジスタＴｒ２のドレインは、電源ＶＤＤが接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。
【００３５】
増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線９に接続される。選択トランジスタＴｒ４のゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、画素２が選択される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。なお、選択トランジスタ１１５については、電源ＶＤＤと増幅トランジスタＴｒ３のドレインとの間に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のドレインが垂直信号線９に接続される。
【００３６】
図３に、２画素共有の単位画素群２２の等価回路を示す。本例に係る単位画素群２２は、２つの光電変換部となるフォトダイオードＰＤ［ＰＤ１、ＰＤ２］に１つの画素トランジスタ部を共有させて構成される。すなわち、単位画素群２２は、４つのフォトダイオードＰＤと、２つの転送トランジスタＴｒ１１、Ｔｒ１２と、１つのフローティングディフージョンＦＤ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とにより構成される。各フォトダイオードＰＤ１、ＰＤ２にそれぞれに対応して転送トランジスタＴｒ１１、Ｔｒ１２が接続される。各転送トランジスタＴｒ１１、Ｔｒ１２が共有するフローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続され、フローティングディフージョン部ＦＤが増幅トランジスタＴｒ３のゲートに接続される。リセットトランジスタＴｒ２のドレイン及び増幅トランジスタＴｒ３のドレインが電源ＶＤＤに接続され、増幅トランジスタＴｒ３のソースが選択トランジスタＴｒ４のドレインに接続される。選択トランジスタＴｒ４のソースが垂直信号線９に接続される。各転送トランジスタＴｒ１１、Ｔｒ１２のゲートに、それぞれ転送パルスが印加され、リセットトランジスタＴｒ２のゲートにリセットパルスが印加され、選択トランジスタＴｒ４のゲートに選択パルスが印加される。
【００３７】
＜２．第１実施の形態＞
［固体撮像装置の構成例］
図４及び図５に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態は、単位画素２１を配列したＣＭＯＳ固体撮像装置に適用した場合である。図４は画素領域３の要部の概略平面図であり、図５は図４のＡ−Ａ線上の概略断面図である。
【００３８】
第１実施の形態に係る固体撮像装置３１は、図４に示すように、画素領域３に光電変換部となるフォトダイオードＰＤと画素トランジスタとからなる複数の単位画素２１が配列される。各単位画素２１においては、平面から見てそれぞれフォトダイオードＰＤを構成する領域内に存するようにフローティングディフージョン部ＦＤが形成され、各フォトダイオードＰＤの全周囲を囲って転送トランジスタＴｒ１の縦型転送ゲート電極３３が形成される。３４は画素トランジスタ領域を示す。本例では、フローティングディフージョン部ＦＤがフォトダイオードＰＤに対応する領域内の中央に形成される。フォトダイオードＰＤは、半導体基板３５内の深さ方向に単数または複数形成される。本例では、図５に示すように、２つのフォトダイオードＰＤａ及びＰＤｂが深さ方向に積層されるように形成される。
【００３９】
各単位画素２１の画素トランジスタ領域３４には、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が形成される。リセットトランジスタＴｒ２は、ソース、ドレインとなる一対の不純物半導体領域３７及び３８と、例えばポリシリコンによるリセットゲート電極４１とを有して構成される。増幅トランジスタＴｒ３は、ソース、ドレインとなる一対の不純物半導体領域３８及び３９と、例えばポリシリコンによる増幅ゲート電極４２とを有して構成される。選択トランジスタＴｒ４は、ソース、ドレインとなる一対の不純物半導体領域３９及び４０と、例えばポリシリコンによる選択ゲート電極４３とを有して構成される。
【００４０】
隣り合う単位画素２１間には、各単位画素２１を素子分離する素子分離領域４４が形成される。素子分離領域４４としては、例えば、溝内に絶縁膜を埋め込でなる絶縁素子分離領域で構成することができる。あるいは、素子分離領域４４としては、溝内に絶縁膜を介して不純物拡散領域を形成して構成することもできる。
【００４１】
図５の断面図を用いて、Ａ−Ａ線上の単位画素２１の断面構造を説明する。半導体基板３５としては、第１導電型、例えばｎ型の半導体基板、あるいは第２導電型、例えばｐ型の半導体基板を用いることができる。半導体基板３５を半導体ウェル領域に置き換えることもできる。本例ではｎ型の半導体基板３５に、それぞれ単位画素２１の第１及び第２のフォトダイオードＰＤａ及びＰＤｂが形成される。第１のフォトダイオードＰＤａは、電荷蓄積領域となるｎ型半導体領域５１とその上のｐ型半導体領域５２とによりｐｎ接合を形成して構成される。第２のフォトダイオードＰＤｂは、電荷蓄積領域となるｎ型半導体領域５３とその上のｐ型半導体領域５４とによりｐｎ接合を形成して構成される。
【００４２】
第１及び第２のフォトダイオードＰＤａ及びＰＤｂは、半導体基板３５内の深さ方向に埋め込まれて、各ｐ型半導体領域５１、５３がそれぞれ基板表面側となるように、積層されて形成される。
【００４３】
一方、半導体基板３５には、各単位画素２１のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］を取り囲むように、基板表面から第２のフォトダイオードＰＤｂの深さ位置に達する溝５５が形成される。この溝５５の内面から基板表面にわたって例えばシリコン酸化膜などによるゲート絶縁膜５６が形成され、さらに、溝５５の内壁面のゲート絶縁膜５６上に転送ゲート電極３３が形成される。転送ゲート電極３３は、各単位画素２１毎に分離されてフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］を取り囲んで形成される。転送ゲート電極３３は、溝内壁面から一部半導体基板表面に延長して形成される。
【００４４】
溝５５の内壁面に形成したゲート電極３３により、縦型転送ゲート電極３３１が構成される。また、この縦型転送ゲート電極３３１に連続して基板表面側に延長するゲート電極３３により、平面転送ゲート電極３３２が構成される。平面転送ゲート電極３３２の側部には絶縁膜によるサイドウォール５７が形成される。
【００４５】
各単位画素２１のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の領域に対応する半導体基板３５の表面にｎ型半導体領域によるフローティングディフージョン部ＦＤが形成される。フローティングディフージョン部ＦＤは、平面から見て、フォトダイオードＰＤを構成する領域の中央に形成される。
【００４６】
第１及び第２のフォトダイオードＰＤａ及びＰＤｂの各ｎ型半導体領域５１、５３は、ｐ型半導体領域５２、５４より広い面積を有し、縦型転送ゲート電極３３１下、すなわち溝壁面に対応するチャネル領域５８に接して形成される。チャネル領域５８は、低不純物濃度のｎ−領域、あるいはｐ領域で形成することができる。
【００４７】
内壁面に縦型転送ゲート電極３３１が形成された溝５５の中央部は、例えば絶縁層５９を埋め込んで素子分離領域４４が構成される。つまり、隣接する画素の縦型転送ゲート電極３３１の間に素子分離領域４４が形成される。リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４は、図示しないが、半導体基板３６の表面側に形成したｐ型半導体ウェル領域に形成される。半導体基板３５の表面上には、層間絶縁膜６１を介して複数層の配線６２を配置した配線層６３が形成される。所要の配線６２は、導体プラグ６４を介して単位画素２１の所要の部分に接続される。
【００４８】
上述のフォトダイオードＰＤａ、ＰＤｂでは、ｐ型半導体領域５４によりフォトダイオードＰＤａ、ＰＤｂが分離される。フォトダイオードを複数層重ねて形成した場合、フォトダイオードＰＤのｐ型半導体領域により、フォトダイオードＰＤが各層ごとに分離される。ただし、このｐ型半導体領域は必ずしも必要ではない。
【００４９】
フォトダイオードＰＤａのｐ型半導体領域５２により、フローティングディフージョン部ＦＤとフォトダイオードＰＤａとが分離される。
【００５０】
基板深さ方向に積層されたフォトダイオードＰＤａ、ＰＤｂのｐ型半導体領域５２、５４は、縦型転送ゲート電極３３１下のチャネル領域５８が形成される溝壁面から十分離れて形成される。これによって、電荷蓄積時に、一方のフォトダイオードＰＤの電荷蓄積領域であるｎ型半導体領域に蓄積された電荷が他方のフォトダイオードＰＤの電荷蓄積領域であるｎ型半導体領域に自由に移動することができる。
【００５１】
次に、第１実施の形態に係る固体撮像装置３１の動作（駆動方法）を説明する。電荷蓄積時には、入射光が光電変換されて発生した電荷（ここでは電子）が、ポテンシャル勾配に従ってフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の電荷蓄積領域であるｎ型半導体領域５２、５４のいずれかに蓄積される。フォトダイオードＰＤａまたはＰＤｂに蓄積された電荷は、フォトダイオードＰＤａ、ＰＤｂ間を自由に行き来することができる。一方のフォトダイオードＰＤに過剰に蓄積された場合には、その余剰の電荷が他方のフォトダイオードＰＤに転送される。例えば、一方のフォトダイオードＰＤａのｎ型半導体領域５２に過剰電荷が蓄積される場合、余剰電荷は、縦型転送ゲート電極３３１下のチャネル領域５８とｐ型半導体領域５４間の間隙を通って他方のフォトダイオードＰＤのｎ型半導体領域５４に転送される。その逆もある。電荷蓄積時には、好ましくは転送ゲート電極３３［３３１，３３２］に負バイアス電圧が印加される。この負バイアス電圧により、転送ゲート電極３３［３３１，３３２］下のチャネル領域５８では、ホールが蓄積され、いわゆるホールピニングが生じて暗電流を抑制する。
【００５２】
信号電荷の読み出し等における電荷転送時には、転送ゲート電極３３［３３１，３３２］に正電圧が印加されて転送トランジスタＴｒ１がオンする。このとき、縦型転送ゲート電極３３１に囲まれたフォトダイオードＰＤの電荷蓄積領域が変調され、ポテンシャル勾配が縦型転送ゲート電極３３１下に向かって生じる。そのポテンシャル勾配に従って電荷蓄積領域に蓄積された電荷が縦型転送ゲート電極３３１下のまで転送される。その後、縦型転送ゲート電極３３１及び平面転送ゲート電極３３２下に形成されたチャネル領域５８を通じて電荷がフローティングディフージョン部ＦＤへ転送される。すなわち、フォトダイオードＰＤａ、ＰＤｂのｎ型半導体領域５２、５４に蓄積された電荷は、図６Ｂの矢印ａに示すように、縦型転送ゲート電極３３１及び平面転送ゲート電極３３２下のチャネル領域５８を通じてフローティングディフージョン部ＦＤへ転送される。このとき、縦型転送ゲート電極３３１及び平面転送ゲート電極３３２が中央のフローティングディフージョン部ＦＤを取り囲んでいるので、電荷は、図６Ａの矢印ａで示すように、フローティングディフージョン部ＦＤへ周囲から転送されることになる。フローティングディフージョン部ＦＤが中央に存在することにより、周囲から最短距離で全電荷がフローティングディフージョン部ＦＤへ転送され、電荷転送効率が向上する。
【００５３】
本発明の固体撮像装置としては、配線レイアウトによって単位画素、画素の共有方式を自由に変更することができ、また画素トランジスタも３トランジスタ型、４トランジスタ型のどちらにも対応可能である。そのため、いかなる駆動方式にも適用可能であるが、単位画素の基本動作であるタイミングチャートの駆動方式の一例を図７に示す。選択パルスφＳＥＬの印加により１行の画素を読み出す期間Ｔ１中、選択トランジスタＴｒ４はオン状態に維持される。リセットトランジスタＴｒ２のリセットゲートにリセットパルスφＲＳＴが印加し、フローティングディフージョン部ＦＤの電荷がリセットされる。リセット後に、転送トランジスタＴｒ１の転送ゲートに転送パルスφＴＧが印加されて画素の信号電荷が読み出される。
【００５４】
第１実施の形態に係る固体撮像装置３１によれば、フォトダイオードＰＤを取り囲むように縦型転送ゲート電極３３１が形成され、かつフォトダイオードＰＤに対応する領域内にフローティングディフージョン部ＦＤが配置される。従って、フォトダイオードＰＤの面積が大きくなり、飽和電荷量が増加する。すなわち、画素サイズが縮小されても、飽和電荷量を増加させることができ、感度の向上を図ることができる。深さ方向に複数層のフォトダイオードＰＤを積層することにより、単位画素当りの飽和電荷量をさらに増加させ、感度を向上することができる。
【００５５】
電荷がフローティングディフージョン部ＦＤの周囲からフローティングディフージョン部ＦＤへ転送されるので、電荷の転送経路が、最短距離となり、電荷の転送効率を向上することができる。電荷蓄積時に、転送ゲート電極３３［３３１，３３２］に負バイアス電圧を印加することにより、暗電流を抑制することができる。
【００５６】
図８に、第１実施の形態の固体撮像装置３１を裏面照射型の固体撮像装置に適用した例を示す。本例の裏面照射型の固体撮像装置３１１は、半導体基板３５内に、前述と同様に、２層のフォトダイオードＰＤａ、ＰＤｂと、これを取り囲むように縦型転送ゲート電極３３１及び平面転送ゲート電極３３２とを有する。各単位画素２１のフローティングディフージョン部ＦＤがフォトダイオードＰＤａ、ＰＤｂの領域の中央に対応する基板表面に形成される。各単位画素２１を分離する素子分離領域４４が形成される。基板表面上に複数層の配線６２を配置した配線層６３が形成され、この配線層６１上に例えばシリコン基板等による支持基板８１が貼り合わされる。一方、各単位画素２１の基板裏面に暗電流を抑制するためのｐ型半導体領域８２が形成され、基板裏面上に絶縁膜８３を介してカラーフィルタ８４及びオンチップレンズ８５が順次形成される。その他の構成は、第１実施の形態で説明したと同様であるので、図５と対応する部分に同一符号を付して重複説明を省略する。
【００５７】
本例の裏面照射型の固体撮像装置３１１によれば、上述と同様に、画素サイズが縮小しても、飽和電荷量を増加し、電荷のフローティングディフージョン部ＦＤへの転送効率を向上させ、電荷蓄積時の暗電流を抑制することができる。裏面照射型であるので、表面照射型に比べて感度の向上が図れる。
【００５８】
図９に、第１実施の形態の固体撮像装置３１を表面照射型の固体撮像装置に適用した例を示す。本例の表面型の固体撮像装置３１２は、半導体基板３５内に、前述と同様に、２層のフォトダイオードＰＤａ、ＰＤｂと、これを取り囲むように縦型転送ゲート電極３３１及び平面転送ゲート電極３３２とを有する。各単位画素２１のフローティングディフージョン部ＦＤがフォトダイオードＰＤａ、ＰＤｂの領域の中央に対応する基板表面に形成される。各単位画素２１を分離する素子分離領域４４が形成される。基板表面上に複数層の配線６２を配置した配線層６３が形成され。配線６２は、フォトダイオードＰＤａ、ＰＤｂ上を除いて形成される。配線層６３上に絶縁膜による平坦化膜８６を介してカラーフィルタ８４及びオンチップレンズ８５が順次形成される。その他の構成は、第１実施の形態で説明したと同様であるので、図５と対応する部分に同一符号を付して重複説明を省略する。
【００５９】
本例の表面照射型の固体撮像装置３１によれば、上述と同様に、画素サイズが縮小しても、飽和電荷量を増加し、電荷のフローティングディフージョン部ＦＤへの転送効率を向上させ、電荷蓄積時の暗電流を抑制することができる。裏面照射型であるので、表面照射型に比べて感度の向上が図れる。
【００６０】
［固体撮像装置の製造方法の例１］
次に、図１０〜図１３に、上記固体撮像装置３１の製造方法の第１例を示す。
先ず、図１０Ａに示すように、シリコン半導体基板６６に比較的に低不純物濃度のｎ型半導体ウェル領域３５を形成する。このｎ型半導体ウェル領域３５内に埋め込まれて、基板深さ方向に積層された第１及び第２のフォトダイオードＰＤａ、ＰＤｂを形成する。第１のフォトダイオードＰＤ１は、電荷蓄積領域となるｎ型半導体領域５１とｐ型半導体領域５２を有する。第２のフォトダイオードＰＤｂは、電荷蓄積領域となるｎ型半導体領域５３とｐ型半導体領域５４を有する。フォトダイオードＰＤ［ＰＤａ，ＰＤｂ］は、各単位画素２１に対応する領域にそれぞれ形成される。フォトダイオードＰＤは、例えばレジストマスクなどのマスクを介して、イオン注入で形成する。半導体基板６６の表面には、熱酸化によるゲート絶縁膜（シリコン酸化膜）５６を形成する。
【００６１】
次に、図１０Ｂに示すように、ゲート絶縁膜５６上に、ゲート絶縁膜５６及びその下のシリコン基板６６とエッチングレートを異にする絶縁膜によるハードマスク６８を形成する。このハードマスク６８を介してドライエッチングを行い、各単位画素２１を分離するように、基板表面から第２のフォトダイオードＰＤｂの深さ位置に達する溝５５を形成する。この溝５５は、第１及び第２のフォトダイオードＰＤａ、ＰＤｂの全周囲を取り囲むように形成する。
【００６２】
次に、図１０Ｃに示すように、熱酸化により溝５５の内壁面にゲート絶縁膜５６を形成する。次いで、ハードマスク６８を除去した後、溝内壁面（内壁全面）及び基板表面のゲート絶縁膜５６上に転送トランジスタＴｒ１の転送ゲート電極３３を形成する。転送ゲート電極３３は、例えば不純物をドープしたポリシリコン膜、銅膜、アルミニウム膜などで形成することができる。
【００６３】
次に、図１１Ｄに示すように、ドライエッチングにより溝５５の底面の転送ゲート電極３３のみを選択的に除去して、各単位画素２１のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］を取り囲む転送ゲート電極３３を単位画素毎に分離する。このドライエッチングは、溝５５の底面のゲート絶縁膜５６をストップ膜として行う。次いで、溝５５内を埋め込むように基板表面に例えばシリコン酸化膜による絶縁膜５９を形成する。この絶縁膜５９は、例えば化学気相成長（ＣＶＤ）法により形成することができる。つまり、この絶縁膜５９は、素子分離用であり、後述の隣合う画素の縦型転送ゲート電極３３１間に埋め込まれることになる。
【００６４】
次に、図１１Ｅに示すように、化学機械研磨（ＣＭＰ）法により、基板表面をその絶縁膜５９と転送ゲート電極３３とが面一になるように平坦化する。
【００６５】
次に、図１１Ｆに示すように、溝５５に対応する表面に溝５５の幅より広い幅のレジストマスク６９を選択的に形成する。次いで、このレジストマスク６９を介してドライエッチングにより、基板表面の転送ゲート電極３３を選択的に除去する。これにより、溝５５の内壁面にフォトダイオードＰＤ［Ｄａ，ＰＤｂ］を取り囲む縦型転送ゲート電極３３１が形成され、溝５５の周囲の基板表面に平面転送ゲート電極３３２が形成される。
【００６６】
次に、図１２Ｇに示すように、レジストマスク６９を除去し、平面転送ゲート電極３３２の側面に絶縁膜によるサイドウォール５７を形成する。すなわち、平面転送ゲート電極３３２の側面にシリコン窒化膜によるストッパ膜とシリコン酸化膜からなるサイドウォール５７を形成する。溝５５内に埋め込まれた絶縁膜５９により、隣接する単位画素２１を分離する素子分離領域４４が形成される。
なお、図示しないが、単位画素２１内のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の外側の基板領域にｐ型半導体ウェル領域を形成し、ここに、転送ゲート電極３３の形成と同時に、他のリセットゲート電極、増幅ゲート電極及び選択ゲート電極を形成する。
【００６７】
次に、図１２Ｈに示すように、フォトダイオードＰＤ［ＰＤａ，ＰＤｂ］上に対応するｎ型半導体ウェル領域３５の表面に、レジストマスクを形成する。このレジストマスクとサイドウォールをマスクにして、イオン注入法により、高不純物濃度のｎ型半導体領域によるフローティングディフージョン部ＦＤを形成する。フローティングディフージョン部ＦＤは、平面から見てフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の領域の中央に形成する。同時に、図示しないが、リセットトランジスタ、増幅トランジスタ及び選択トランジスタのソース及びドレイン領域を形成する。
【００６８】
次に、図１３に示すように、基板表面上に層間絶縁膜６１を介して複数層の配線６２を配置してなる配線層６３を形成する。各層の所要の配線６２間、所要の配線６２と画素トランジスタ間を接続する導体プラグ６４も形成される。
【００６９】
次に、例えば、裏面照射型であれば、配線層６３上に支持基板を貼り合わせ、基板裏面をフォトダイオードＰＤ近傍まで研削、研磨して除去する。その後、基板裏面に暗電流抑制のためのｐ型半導体領域を形成し、例えば反射防止膜等の絶縁膜を介して基板裏面側にカラーフィルタ及びオンチップレンズを形成して、目的の裏面照射型の固体撮像装置３１１を得る。
【００７０】
例えば、表面照射型であれば、配線６２をフォトダイオードＰＤ［ＰＧａ，ＰＤｂ］上に形成されないように、配線層６３を形成する。そして、配線層６３上に平坦化膜を介してカラーフィルタ及びオンチップレンズを形成して、目的の表面照射型の固体撮像装置３１２を得る。
【００７１】
［固体撮像装置の製造方法例２］
図１４〜図１７に、上記固体撮像装置３１の製造方法の第２例を示す。
図１４Ａ〜図１４Ｃの工程は、前述の図１０Ａ〜図１０Ｃの工程と略同じである。すなわち、図１４Ａに示すように、シリコン半導体基板６６に比較的に低不純物濃度のｎ型半導体ウェル領域３５を形成する。このｎ型半導体ウェル領域３５内に埋め込まれて、基板深さ方向に積層された第１及び第２のフォトダイオードＰＤａ、ＰＤｂを形成する。第１のフォトダイオードＰＤ１は、電荷蓄積領域となるｎ型半導体領域５１とｐ型半導体領域５２を有する。第２のフォトダイオードＰＤｂは、電荷蓄積領域となるｎ型半導体領域５３とｐ型半導体領域５４を有する。フォトダイオードＰＤ［ＰＤａ，ＰＤｂ］は、各単位画素２１に対応する領域にそれぞれ形成される。フォトダイオードＰＤは、例えばレジストマスクなどのマスクを介して、イオン注入で形成する。半導体基板６６の表面には、熱酸化によるゲート絶縁膜（シリコン酸化膜）５６を形成する。
【００７２】
次に、図１４Ｂに示すように、ゲート絶縁膜５６上に、ゲート絶縁膜５６及びその下のシリコン基板６６とエッチングレートを異にする絶縁膜によるハードマスク６８を形成する。このハードマスク６８を介してドライエッチングを行い、各単位画素２１を分離するように、基板表面から第２のフォトダイオードＰＤｂを越えた深さ位置に達する溝５５を形成する。この溝５５の深さは前述の図１０Ｂでの溝５５の深さより大きくする。この溝５５は、第１及び第２のフォトダイオードＰＤａ、ＰＤｂの全周囲を取り囲むように形成する。
【００７３】
次に、図１４Ｃに示すように、熱酸化により溝５５の内壁面全面にゲート絶縁膜５６を形成する。次いで、ハードマスク６８を除去した後、溝内壁面（内壁全面）及び基板表面のゲート絶縁膜５６上に転送トランジスタＴｒ１の転送ゲート電極３３を形成する。転送ゲート電極３３は、例えば不純物をドープしたポリシリコン膜、銅膜、アルミニウム膜などで形成することができる。
【００７４】
次に、図１５Ｄに示すように、溝５５内を埋め込むように基板表面に例えばシリコン酸化膜による絶縁膜５９を形成する。この絶縁膜５９は、例えば化学気相成長（ＣＶＤ）法により形成することができる。
【００７５】
次に、図１５Ｅに示すように、化学機械研磨（ＣＭＰ）法により、基板表面をその絶縁膜５９と転送ゲート電極３３とが面一になるように平坦化する。
【００７６】
次に、図１５Ｆに示すように、溝５５に対応する表面に溝５５の幅より広い幅のレジストマスク６９を選択的に形成する。次いで、このレジストマスク６９を介してドライエッチングにより、基板表面の転送ゲート電極３３を選択的に除去する。これにより、溝５５の内壁面にフォトダイオードＰＤ［Ｄａ，ＰＤｂ］を取り囲む縦型転送ゲート電極３３１が形成され、溝５５の周囲の基板表面に平面転送ゲート電極３３２が形成される。
【００７７】
次に、図１６Ｇに示すように、レジストマスク６９を除去し、平面転送ゲート電極３３２の側面に絶縁膜によるサイドウォール５７を形成する。すなわち、平面転送ゲート電極３３２の側面にシリコン窒化膜によるストッパ膜とシリコン酸化膜からなるサイドウォール５７を形成する。溝５５内に埋め込まれた絶縁膜５９により、隣接する単位画素２１を分離する素子分離領域４４が形成される。
なお、図示しないが、単位画素２１内のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の外側の基板領域にｐ型半導体ウェル領域を形成し、ここに、転送ゲート電極３３の形成と同時に、他のリセットゲート電極、増幅ゲート電極及び選択ゲート電極を形成する。
【００７８】
次に、図１６Ｈに示すように、フォトダイオードＰＤ［ＰＤａ，ＰＤｂ］上に対応するｎ型半導体ウェル領域３５の表面に、レジストマスクを形成する。このレジストマスクとサイドウォールをマスクにして、イオン注入法により、高不純物濃度のｎ型半導体領域によるフローティングディフージョン部ＦＤを形成する。フローティングディフージョン部ＦＤは、平面から見てフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］の領域の中央に形成する。同時に、図示しないが、リセットトランジスタ、増幅トランジスタ及び選択トランジスタのソース及びドレイン領域を形成する。
【００７９】
次に、図１６Ｉに示すように、半導体基板６６の表面上に層間絶縁膜６１を介して複数層の配線６２を配置した配線層６３を形成する。その後、図示しないが、配線層６３上に支持基板を貼り合わせる。
【００８０】
次に、図１７Ｊに示すように、半導体基板６６の裏面側から例えば化学機械研磨（ＣＭＰ）法及びウェットエッチング法を用いて、溝５５内の縦型転送ゲート電極３３１の底部が除去される深さまで基板裏面を除去する。この基板裏面の除去工程で、溝５５内の縦型転送ゲート電極３３１は、それぞれの単位画素２１のフォトダイオードＰＤ［ＰＤａ，ＰＤｂ］を取り囲むように分離される。
【００８１】
この製造方法例２は、裏面照射型の固体撮像装置の製造に適する。従ってその後、図示しないが、基板裏面に暗電流抑制のためのｐ型半導体領域を形成し、例えば反射防止膜等の絶縁膜を介して基板裏面側にカラーフィルタ及びオンチップレンズを形成して、目的の裏面照射型の固体撮像装置３１１を得る。
【００８２】
上述の固体撮像装置の製造方法例１、製造方法例２によれば、画素サイズが縮小されても、縦型転送ゲート電極の微細加工がし易くなる。そして、飽和電荷量を増加し、電荷転送効率を向上し、暗電流を抑制した裏面照射型あるいは表面照射型の固体撮像装置を容易にかつ精度よく製造することができる。
【００８３】
＜３．第２実施の形態＞
［固体撮像装置の構成例］
図１８〜図１９に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態は、単位画素２１を配列したＣＭＯＳ固体撮像装置に適用した場合である。図１８は画素領域３の要部の概略平面図であり、図１９は図１８のＡ−Ａ線上の概略断面図である。
【００８４】
第２実施の形態に係る固体撮像装置９１は、図１８に示すように、画素領域３に光電変換部となるフォトダイオードＰＤと画素トランジスタとからなる複数の単位画素２１が配列される。各単位画素２１においては、平面から見てそれぞれフォトダイオードＰＤを構成する領域内に存するようにフローティングディフージョン部ＦＤが形成され、各フォトダイオードＰＤの全周囲を囲って転送トランジスタＴｒ１の縦型転送ゲート電極３３が形成される。３４は画素トランジスタ領域を示す。本例では、フローティングディフージョン部ＦＤがフォトダイオードＰＤに対応する領域内の中央に形成される。フォトダイオードＰＤは、図１９に示すように、半導体基板３５内の所定深さに１つ形成される。
【００８５】
各単位画素２１の画素トランジスタ領域３４には、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が形成される。
【００８６】
隣り合う単位画素２１間には、各単位画素２１を素子分離する素子分離領域４４が形成される。素子分離領域４４としては、例えば、溝内に絶縁膜を埋め込でなる絶縁素子分離領域で構成することができる。あるいは、素子分離領域４４としては、不純物拡散領域によって形成することもできる。
【００８７】
図１９の断面図を用いて、単位画素２１の断面構造を説明する。半導体基板３５としては、例えば第２導電型、例えばｐ型の半導体基板を用いることができる。半導体基板３５を半導体ウェル領域に置き換えることもできる。本例ではｐ型の半導体基板３５内の所要の深さ位置に、単位画素２１のフォトダイオードＰＤが形成される。フォトダイオードＰＤは、電荷蓄積領域となるｎ型半導体領域５１とその上のｐ型半導体領域５２とによりｐｎ接合を形成して構成される。
【００８８】
一方、半導体基板３５には、各単位画素２１のフォトダイオードＰＤを取り囲むように、基板表面からフォトダイオードＰＤの深さ位置に達する溝５５が形成される。この溝５５の内面から基板表面にわたって例えばシリコン酸化膜などによるゲート絶縁膜５６が形成され、さらに、溝５５の内壁面のゲート絶縁膜５６上に転送ゲート電極３３が形成される。転送ゲート電極３３は、各単位画素２１毎に分離されてフォトダイオードＰＤを取り囲んで形成される。転送ゲート電極３３は、溝内壁面から一部半導体基板表面に延長して形成される。
【００８９】
溝５５の内壁面に形成したゲート電極３３により、縦型転送ゲート電極３３１が構成される。また、この縦型転送ゲート電極３３１に連続して基板表面側に延長するゲート電極３３により、平面転送ゲート電極３３２が構成される。
【００９０】
各単位画素２１のフォトダイオードＰＤの領域に対応する半導体基板３５の表面にｎ型半導体領域によるフローティングディフージョン部ＦＤが形成される。フローティングディフージョン部ＦＤは、平面から見て、フォトダイオードＰＤを構成する領域の中央に形成される。
【００９１】
内壁面に縦型転送ゲート電極３３１が形成された溝５５の中央部は、例えば絶縁層５９を埋め込んで素子分離領域４４が構成される。リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４は、図示しないが、半導体基板３６の表面側に形成したｐ型半導体ウェル領域に形成される。半導体基板３５の表面上には、層間絶縁膜６１を介して複数層の配線６２を配置した配線層６３が形成される。所要の配線６２は、導体プラグ６４を介して単位画素２１の所要の部分に接続される。
【００９２】
その他の構成は、前述の第１実施の形態で説明したと同様であるので、図４及び図５と対応する部分には同一符号を付して重複説明を省略する。
【００９３】
第２実施の形態に係る固体撮像装置９１によれば、第１実施の形態と同様に、フォトダイオードＰＤを取り囲んで縦型転送ゲート電極３３１が形成され、かつフォトダイオードＰＤに対応する領域内にフローティングディフージョン部ＦＤが配置される。従って、画素サイズが縮小されても、飽和電荷量を増加させることができる。電荷がフローティングディフージョン部ＦＤの周囲からフローティングディフージョン部ＦＤへ転送されるので、電荷の転送経路が、最短距離となり、電荷の転送効率を向上することができる。電荷蓄積時に、転送ゲート電極３３［３３１，３３２］に負バイアス電圧を印加することにより、暗電流を抑制することができる。
【００９４】
＜４．第３実施の形態＞
［固体撮像装置の構成例］
図２０に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態は、単位画素２１を配列したＣＭＯＳ固体撮像装置に適用した場合である。図２は画素領域３の要部の概略平面図である。
【００９５】
フローティングディフージョン部ＦＤの位置は、フォトダイオードＰＤに対応した領域の中央に限らず、フォトダイオードＰＤに対応する領域内であれば、いずれの位置に配置することも可能である。フローティングディフージョン部ＦＤの位置が中央以外でも、ポテンシャル設計によってフローティングディフージョン部ＦＤへの電荷転送が可能になる。
【００９６】
第３実施の形態に係る固体撮像装置９３は、単位画素２１内において、フローティングディフージョン部ＦＤをフォトダイオードＰＤに対応する領域の一方の隅部に配置して構成される。本実施の形態では、縦２×横２の４つの単位画素２１を１組としたとき、各フローティングディフージョン部ＦＤが１組の中央に集まるように配置される。フォトダイオードＰＤは、第１、第２実施の形態と同様に、基板内に複数積層した構成、あるいは１つ配置した構成とすることができる。縦型転送ゲート電極３３１を含むその他の構成は、第１、第２実施の形態で説明したと同様であるので、対応する部分に同一符号を付して重複説明を省略する。
【００９７】
第３実施の形態に係る固体撮像装置９３によれば、フローティングディフージョン部ＦＤがフォトダイオードＰＤに対応する領域内に配置され、かつ縦型転送ゲート電極３３１がフォトダイオードＰＤを取り囲んで形成される。従って、前述したと同様に、画素サイズが縮小されても、飽和電荷量を増加させることができる。フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。電荷蓄積時に、縦型転送ゲート電極３３１に負バイアス電圧を印加することにより、暗電流を抑制することができる。
【００９８】
＜５．第４実施の形態＞
［固体撮像装置の構成例］
図２１に、本発明に係る固体撮像装置の第４実施の形態を示す。本実施の形態は、単位画素を配列したＣＭＯＳ固体撮像素子に適用した場合である。第４実施の形態に係る固体撮像装置９５は、各単位画素の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成される。表面フォトダイオードＰＤａ１は、基板表面にフローティングディフージョン部ＦＤから離れたｐ型半導体領域１０４と、一部フローティングディフージョン部ＦＤの下方に延長する電荷蓄積領域となるｎ型半導体領域１０３とを有して形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤａ１に対応する領域内に存在する。
【００９９】
本実施の形態では、フローティングディフージョン部ＦＤとフォトダイオードＰＤ間の基板表面にゲート絶縁膜５６を介して平面転送ゲート電極３３２が形成される。さらに表面フォトダイオードＰＤａ１を取り囲んで転送ゲート絶縁膜５６を介して縦型転送ゲート電極３３１が形成される。フローティングディフージョン部ＦＤは、縦型転送ゲート電極３３１に近い位置に形成される。互いに離れて形成された縦型転送ゲート電極３３１と平面転送ゲート電極３３２は、図示しないが、電気的に接続される。隣接する単位画素２１間には、素子分離領域４４が形成される。この素子分離領域４４は、縦型転送ゲート電極３３１が形成される溝５５内に埋め込まれるように形成される。
【０１００】
他の画素トランジスタ、配線層等を含む他の構成は、第１実施の形態で説明したと同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【０１０１】
第４実施の形態に係る固体撮像装置９５では、電荷読み出し時に、縦型転送ゲート電極３３１と平面転送ゲート電極３３２に同時に転送パルスφＴＧが印加されて転送トランジスタがオンする。転送トランジスタがオンすることにより、電荷蓄積領域であるｎ型半導体領域１０３に蓄積された電荷は、縦型転送ゲート電極３３１下のチャネル領域と、平面転送ゲート電極３３２下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１０２】
第４実施の形態に係る固体撮像装置９５によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れるので、飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１０３】
［第４実施の形態の変形例（１）］
図２３に、第４実施の形態の変形例（１）に係る固体撮像装置を示す。変形例（１）に係る固体撮像装置９５１は、各単位画素の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４とにより形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１及び素子分離領域４４を含む領域下に素子分離領域となるｐ型半導体ウェル領域１０８が形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図２１で説明したと同様であるので、図２２において、図２１と対応する部分には同一符号を付して重複説明を省略する。
【０１０４】
固体撮像装置９５１では、電荷読み出し時に、縦型転送ゲート電極３３１と平面転送ゲート電極３３２に同時に転送パルスφＴＧが印加されて転送トランジスタがオンする。転送トランジスタがオンすることにより、表面フォトダイオードＰＤａ１の電荷蓄積領域であるｎ型半導体領域１０３に蓄積された電荷は、主として平面転送ゲート電極３３２下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。埋め込みフォトダイオードＰＤｂ２の電荷蓄積領域であるｎ型半導体領域１０６に蓄積された電荷は、縦型転送ゲート電極３３１下のチャネル領域を通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１０５】
固体撮像装置９５１によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１の下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１０６】
［第４実施の形態の変形例（２）］
図２３に、第４実施の形態の変形例（２）に係る固体撮像装置を示す。変形例（１）と変形例（２）との違いは、縦型転送ゲート電極３３１が埋め込み型フォトダイオードＰＤｂ２の深さまで形成されている点である。すなわち、変形例（２）に係る固体撮像装置９５１は、各単位画素の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４により形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１は埋め込み型フォトダイオードＰＤ２を超える深さまで形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図２１で説明したと同様であるので、図２２において、図２１と対応する部分には同一符号を付して重複説明を省略する。
【０１０７】
固体撮像装置９５２では、電荷読み出し時に、縦型転送ゲート電極３３１と平面転送ゲート電極３３２に同時に転送パルスφＴＧが印加されて転送トランジスタがオンする。転送トランジスタがオンすることにより、表面フォトダイオードＰＤａ１の電荷蓄積領域であるｎ型半導体領域１０３に蓄積された電荷は、主として平面転送ゲート電極３３２下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。埋め込みフォトダイオードＰＤｂ２の電荷蓄積領域であるｎ型半導体領域１０６に蓄積された電荷は、縦型転送ゲート電極３３１下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１０８】
固体撮像装置９５２によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１０９】
＜６．第５実施の形態＞
［固体撮像装置の構成例］
図２４に、本発明に係る固体撮像装置の第５実施の形態を示す。本実施の形態は、画素共有のＣＭＯＳ固体撮像装置に適用した場合である。図２４は画素領域３の要部の概略平面図である。
【０１１０】
第５実施の形態に係る固体撮像装置９７は、２つのフォトダイオードＰＤ［ＰＤ１、ＰＤ２］に１つの画素トランジスタ部を共有させた、いわゆる縦２画素共有の単位画素群９８を２次元配列して構成される。単位画素群９８は、２つのフォトダイオードＰＤ１、ＰＤ２と、２つの転送トランジスタＴｒ１１、Ｔｒ１２と、１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４で構成される。
【０１１１】
本実施の形態では、２画素がそれぞれフォトダイオードＰＤと、このフォトダイオードＰＤの全周を囲む縦型転送ゲート電極３３１と、フォトダイオードＰＤに対応する領域内に存するフローティングディフージョン部ＦＤとを有して構成される。各画素２１１、２１２は、第１、第２実施の形態で説明した単位画素と同じ構成を有するので、図４、図１８と対応する部分には同一符号を付して重複説明を省略する。２つの画素２１１、２１２は、縦２×横１の配列で形成される。この２つの画素を１組として、その下側に共有するリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が配置される。
【０１１２】
リセットトランジスタＴｒ２は、ソース、ドレインとなる一対の不純物半導体領域３７及び３８と、リセットゲート電極４１とを有して構成される。増幅トランジスタＴｒ３は、ソース、ドレインとなる一対の不純物半導体領域３８及び３９と、増幅ゲート電極４２とを有して構成される。選択トランジスタＴｒ４は、ソース、ドレインとなる一対の不純物半導体領域３９及び４０と、選択ゲート電極４３とを有して構成される。
【０１１３】
そして、各画素２１１、２１２のフローティングディフージョン部ＦＤと、共有する増幅トランジスタＴｒ３の増幅ゲート電極４２とが配線６２により接続される。
【０１１４】
第５実施の形態に係る固体撮像装置９７によれば、２画素共有の固体撮像装置として構成いた場合にも、前述と同様に、フォトダイオードＰＤの面積が大きく取れるので、飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１１５】
第５実施の形態では２画素共有の固体撮像装置に適用したが、２画素以上の複数画素共有の固体撮像装置にも、本発明は適用することができる。
【０１１６】
＜７．第６実施の形態＞
［固体撮像装置の構成例］
図２５Ａ〜Ｃに、本発明に係る固体撮像装置の第６実施の形態を示す。図２５Ａ〜Ｃは、単位画素におけるフォトダイオードを囲む縦型転送ゲート電極のレイアウト例を示す。前述の実施の形態における縦型転送ゲート電極３３１は、フォトダイオードＰＤの全周囲を取り囲むように形成された。
【０１１７】
これに対して、第６実施の形態に係る固体撮像装置では、図２５に示すように、縦型転送ゲート電極３３１をフォトダイオードＰＤの全周囲ではなく、フォトダイオードＰＤの一部を囲うように形成して構成される。
【０１１８】
例えば、図２５Ａの縦型転送ゲート電極３３１は、フォトダイオードＰＤの周囲を一部不連続となるよう囲って形成される。
図２５Ｂの縦型転送ゲート電極３３１は、フォトダイオードＰＤの周囲３辺を囲って形成される。
図２３Ｃの縦型転送ゲート電極３３１は、フォトダイオードＰＤの周囲２辺を囲って形成される。
図２５Ａ〜Ｃに示す縦型転送ゲート電極３３１は、第１〜第５実施の形態の固体撮像装置に適用される。従って、図２５で示す構成以外のその他の構成は、上述の第１〜第５実施の形態で説明したと同様であるので、重複明を省略する。
【０１１９】
第６実施の形態に係る固体撮像装置においても、フォトダイオードＰＤの面積が大きく取れるので、飽和電荷量を増加させることができる。また、縦型転送ゲート電極３３１がフォトダイオードＰＤの全周囲ではないが、一部を除いてフォトダイオードＰＤを囲っているので、フローティングディフージョン部ＦＤに対して、複数の方向から電荷が転送される。このため、従来の一方向からの電荷転送に比べて、電荷転送効率を向上することができる。暗電流も抑制される。
【０１２０】
＜８．第７実施の形態＞
［固体撮像装置の構成例］
図２６に、本発明に係る固体撮像装置の第７実施の形態を示す。本実施の形態は、ＣＭＯＳ固体撮像装置に適用した場合であり、図２６は画素領域３の要部の概略平面図である。
【０１２１】
第７実施の形態に係る固体撮像装置９９は、第１実施の形態の単位画素２１を２次元配列し、水平ラインの各画素行の単位画素２１同士の縦型転送ゲート電極３３１を連続一体に形成して構成される。すなわち、図５で示す画素行内の各隣り合う単位画素２１間の溝５５内を、本実施の形態では縦型転送ゲート電極３３１で全て埋め込むように構成される。そして、各画素行の単位画素２１の縦型転送ゲート電極３３１に共通の転送パルスφＴＧを印加する転送配線１０１が接続される。さらに各列毎に、列内の単位画素２１における選択トランジスタＴｒ４のソース領域４０にそれぞれ共通の垂直信号線１０２が接続される。
本実施の形態では、  図示しないが、近接する複数の縦型転送ゲート電極を共通化することもできる。本実施の形態では、水平ラインの画素行における各隣り合う縦型転送ゲート電極、または近接する複数の縦型転送ゲート電極を共通化し、それ以外の隣接する画素の縦型転送ゲート電極間に素子分離領域を有するように構成する。
【０１２２】
その他の構成は、第１実施の形態で説明したと同様であるので、図４に対応する部分には同一符号を付して重複説明を省略する。
【０１２３】
第７実施の形態に係る固体撮像装置９９では、電荷蓄積時には、縦型転送ゲート電極３３１に負バイアス電圧が印加され、縦型転送ゲート電極３３１直下のチャネル領域表面をホールピニングする。この負バイアス電圧で暗電流の抑制が図れる。電荷読み出し時には、各画素行毎に縦型転送ゲート電極３３１に正電圧を印加して１画素行内の各画素２１の転送トランジスタＴｒ１を同時にオンして各画素のフォトダイオードＰＤに蓄積された電荷を各フローティングディフージョン部ＦＤに転送させる。そして、垂直ラインの画素列内の各画素の選択トランジスタＴｒ４を各画素列毎に順次タイミングをずらしてオンし、一画素行の各画素２１の電荷を順次に垂直信号線１０２に読み出すようになされる。
【０１２４】
第７実施の形態に係る固体撮像装置９９によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れて飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１２５】
第７実施の形態では、例えば画素構成として、第２〜第５実施の形態のものも適用することができる。
【０１２６】
＜９．第８実施の形態＞
［固体撮像装置の構成例］
図２７及び図２８に、本発明に係る固体撮像装置の第８実施の形態を示す。本実施の形態は、ＣＭＯＳ固体撮像装置に適用した場合であり、図２７は画素領域３の要部の概略平面図、図２８はその画素の断面図である。
【０１２７】
第８実施の形態に係る固体撮像装置１１０は、図２７に示すように、２つのフォトダイオードＰＤ［ＰＤ１、ＰＤ２］に１つの画素トランジスタ部を共有させた、いわゆる縦２画素共有の単位画素群１１２を２次元配列して構成される。単位画素群１１２は、２つのフォトダイオードＰＤ１、ＰＤ２と、２つの転送トランジスタＴｒ１１、Ｔｒ１２と、各１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４で構成される。
【０１２８】
本実施の形態では、２画素がそれぞれフォトダイオードＰＤと、このフォトダイオードＰＤの全周を囲む縦型転送ゲート電極３３１と、フォトダイオードＰＤに対応する領域内に存するフローティングディフージョン部ＦＤとを有して構成される。単位画素群１１２では、縦２×横１の計２画素２１１、２１４が配列され、フォトダイオードＰＤ１、ＰＤ２のそれぞれが表面フォトダイオードＰＤａ１として形成され、フローティングディフージョン部ＦＤがそれぞれ中央側に偏って配置される。この２つの画素２１１、２１２を１組として、その下側に共有するリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が配置される。
【０１２９】
リセットトランジスタＴｒ２は、ソース、ドレインとなる一対の不純物半導体領域３７及び３８と、リセットゲート電極４１とを有して構成される。増幅トランジスタＴｒ３は、ソース、ドレインとなる一対の不純物半導体領域３８及び３９と、増幅ゲート電極４２とを有して構成される。選択トランジスタＴｒ４は、ソース、ドレインとなる一対の不純物半導体領域３９及び４０と、選択ゲート電極４３とを有して構成される。そして、各画素２１１、２１２のフローティングディフージョン部ＦＤと、共有する増幅トランジスタＴｒ３の増幅ゲート電極４２とが配線６２により接続される。
【０１３０】
各画素２１１、２１２では、図２８に示すように、半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成される。表面フォトダイオードＰＤａ１は、基板表面にフローティングディフージョン部ＦＤから離れたｐ型半導体領域１０４と、一部フローティングディフージョン部ＦＤの下方に延長する電荷蓄積領域となるｎ型半導体領域１０３とを有して形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤａ１に対応する領域内に存在する。
【０１３１】
表面フォトダイオードＰＤａ１を取り囲んで転送ゲート絶縁膜５６を介して縦型転送ゲート電極３３１が形成される。隣接する画素２１１、２１２の相互間には、素子分離領域４４が形成される。この素子分離領域４４は、縦型転送ゲート電極３３１が形成される溝５５内に埋め込まれるように形成される。
【０１３２】
第８実施の形態に係る固体撮像装置１１０によれば、２画素共有の固体撮像装置として構成した場合にも、前述と同様に、フォトダイオードＰＤの面積が大きく取れるので、飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１３３】
［第８実施の形態の変形例（１）］
図２９に、第８実施の形態の変形例（１）に係る固体撮像装置を示す。変形例（１）に係る固体撮像装置１１０１は、図２７と同様に、縦２×横１の計２画素共有方式で構成される。固体撮像装置１１０１は、各画素２１１、２１２の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４とにより形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１及び素子分離領域４４を含む領域下に素子分離領域となるｐ型半導体ウェル領域１０８が形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図２７及び図２８で説明したと同様であるので、図２９において、図２８と対応する部分には同一符号を付して重複説明を省略する。
【０１３４】
固体撮像装置１１０１では、２画素共有として構成され、電荷蓄積時には各画素２１１、２１２の表面フォトダイオードＰＤａ１のｎ型半導体領域１０３、埋め込みフォトダイオードＰＤｂ２のｎ型半導体領域１０６に信号電荷が蓄積される。電荷読み出し時には、選択された画素の縦型転送ゲート電極３３１に転送パルスφＴＧが印加されて縦型転送トランジスタがオンする。縦型転送トランジスタのオンにより、表面フォトダイオードＰＤａ１及び埋め込みフォトダイオードＰＤｂ１に蓄積された電荷は、それぞれ縦型転送ゲート電極３３１下のチャネル領域を通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１３５】
固体撮像装置１１０１によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１の下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１３６】
［第８実施の形態の変形例（２）］
図３０に、第８実施の形態の変形例（２）に係る固体撮像装置を示す。変形例（１）と変形例（２）との違いは、縦型転送ゲート電極３３１が埋め込み型フォトダイオードＰＤｂ２の深さまで形成されている点である。すなわち、変形例（２）に係る固体撮像装置１１０２は、各画素の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４により形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１は埋め込み型フォトダイオードＰＤ２を超える深さまで形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図２７及び図２８で説明したと同様であるので、図３０において、図２９と対応する部分には同一符号を付して重複説明を省略する。
【０１３７】
固体撮像装置１１０２の動作は、図２９と同様である。
【０１３８】
固体撮像装置１１０２によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１３９】
＜１０．第９実施の形態＞
［固体撮像装置の構成例］
図３１及び図３２に、本発明に係る固体撮像装置の第９実施の形態を示す。本実施の形態は、ＣＭＯＳ固体撮像装置に適用した場合であり、図３１は画素領域３の要部の概略平面図、図３２はその画素の断面図である。
【０１４０】
第９実施の形態に係る固体撮像装置１２０は、第８実施の形態と同様に、図３１に示すように、２つのフォトダイオードＰＤ［ＰＤ１、ＰＤ２］に１つの画素トランジスタ部を共有させた、いわゆる縦２画素共有の単位画素群１１２を２次元配列して構成される。単位画素群１２２は、２つのフォトダイオードＰＤ１、ＰＤ２と、２つの転送トランジスタＴｒ１１、Ｔｒ１２と、各１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４で構成される。
【０１４１】
本実施の形態では、２画素が夫々フォトダイオードＰＤと、このフォトダイオードＰＤの全周を囲む縦型転送ゲート電極３３１と、平面転送ゲート電極３３２と、フォトダイオードＰＤに対応する領域のフローティングディフージョン部ＦＤとを有して構成される。単位画素群１２２では、縦２×横１の計２画素２１１、２１２が配列され、フォトダイオードＰＤ１、ＰＤ２のそれぞれが表面フォトダイオードＰＤａ１して形成され、フローティングディフージョン部ＦＤがそれぞれ中央側に偏って配置される。また、表面フォトダイオードＰＤａ１とフローティングディフージョン部ＦＤとの間に表面転送ゲート電極３３２が形成される。この２つの画素２１１、２１２を１組として、その下側に共有するリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が配置される。
【０１４２】
リセットトランジスタＴｒ２は、ソース、ドレインとなる一対の不純物半導体領域３７及び３８と、リセットゲート電極４１とを有して構成される。増幅トランジスタＴｒ３は、ソース、ドレインとなる一対の不純物半導体領域３８及び３９と、増幅ゲート電極４２とを有して構成される。選択トランジスタＴｒ４は、ソース、ドレインとなる一対の不純物半導体領域３９及び４０と、選択ゲート電極４３とを有して構成される。そして、各画素２１１〜２１４のフローティングディフージョン部ＦＤと、共有する増幅トランジスタＴｒ３の増幅ゲート電極４２とが配線６２により接続される。
【０１４３】
各画素２１１、２１２では、図３２に示すように、半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成される。表面フォトダイオードＰＤａ１は、基板表面にフローティングディフージョン部ＦＤから離れたｐ型半導体領域１０４と、一部フローティングディフージョン部ＦＤの下方に延長する電荷蓄積領域となるｎ型半導体領域１０３とを有して形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤａ１に対応する領域内に存在する。
【０１４４】
表面フォトダイオードＰＤａ１を取り囲んでゲート絶縁膜５６を介して縦型転送ゲート電極３３１が形成され、表面フォトダイオードＰＤａ１とフローティングディフージョン部ＦＤとの間にゲート絶縁膜５６を介して平面転送ゲート電極が形成される。互いに離れて形成された縦型転送ゲート電極３３１と平面転送ゲート電極３３２は、図示しないが、電気的に接続される。隣接する画素２１１、２１２の相互間には、素子分離領域４４が形成される。この素子分離領域４４は、縦型転送ゲート電極３３１が形成される溝５５内に埋め込まれるように形成される。
【０１４５】
第９実施の形態に係る固体撮像装置１２０では、電荷読み出し時に、縦型転送ゲート電極３３１と平面転送ゲート電極３３２に同時に転送パルスφＴＧが印加されて転送トランジスタがオンする。転送トランジスタがオンすることにより、電荷蓄積領域であるｎ型半導体領域１０３に蓄積された電荷は、縦型転送ゲート電極３３１下のチャネル領域と、平面転送ゲート電極３３２下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１４６】
第９実施の形態に係る固体撮像装置１２０によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れるので、飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１４７】
［第９実施の形態の変形例（１）］
図３３に、第９実施の形態の変形例（１）に係る固体撮像装置を示す。変形例（１）に係る固体撮像装置１２０１は、図３１と同様に、縦２×横１の計２画素共有方式で構成される。固体撮像装置１２０１は、各画素２１１、２１２の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４とにより形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１及び素子分離領域４４を含む領域下に素子分離領域となるｐ型半導体ウェル領域１０８が形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図３１及び図３２で説明したと同様であるので、図３３において、図３２と対応する部分には同一符号を付して重複説明を省略する。
【０１４８】
固体撮像装置１２０１では、２画素共有として構成され、電荷蓄積時には各画素２１１、２１２の表面フォトダイオードＰＤａ１のｎ型半導体領域１０３、埋め込みフォトダイオードＰＤｂ２のｎ型半導体領域１０６に信号電荷が蓄積される。電荷読み出し時には、縦型転送ゲート電極３３１と平面転送ゲート電極３３２に同時に転送パルスφＴＧが印加されて転送トランジスタがオンする。転送トランジスタがオンすることにより、表面フォトダイオードＰＤａ１に蓄積された電荷は、主として平面転送ゲート電極３３２下のチャネル領域とを通じてフローティングディフージョン部ＦＤに転送される。埋め込みフォトダイオードＰＤｂ２に蓄積された電荷は、縦型転送ゲート電極３３１下のチャネル領域を通じてフローティングディフージョン部ＦＤに転送される。電荷蓄積時には、両転送ゲート電極３３１及び３３２に負バイアス電圧が印加され、ホールピニングされる。
【０１４９】
固体撮像装置１２０１によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１の下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１５０】
［第９実施の形態の変形例（２）］
図３４に、第９実施の形態の変形例（２）に係る固体撮像装置を示す。変形例（２）は、縦型転送ゲート電極３３１が埋め込み型フォトダイオードＰＤｂ２の深さまで形成されている点で変形例（１）と相違する。すなわち、変形例（２）に係る固体撮像装置１２０２は、各画素の半導体基板３５の表面にフローティングディフージョン部ＦＤと、表面フォトダイオードＰＤａ１が形成され、表面フォトダイオードＰＤａ１下に埋め込みフォトダイオードＰＤｂ２が形成される。表面フォトダイオードＰＤａ１は、ｎ型半導体領域１０３とｐ型半導体領域１０４により形成される。埋め込みフォトダイオードＰＤｂ２は、表面フォトダイオードＰＤａ１のｎ型半導体領域１０３に接するｐ型半導体領域１０７とｎ型半導体領域１０６とにより形成される。ｎ型半導体領域１０６は、縦型転送ゲート電極３３１へ延長して形成される。縦型転送ゲート電極３３１は埋め込み型フォトダイオードＰＤ２を超える深さまで形成される。フローティングディフージョン部ＦＤは、平面から見るとフォトダイオードＰＤｂ２に対応する領域内に存在する。その他の構成は、図３１及び図３３で説明したと同様であるので、図３４において、図３３と対応する部分には同一符号を付して重複説明を省略する。
【０１５１】
固体撮像装置１２０２の動作は、図３２の比較例（１）で説明したと同様である。
【０１５２】
固体撮像装置１２０２によれば、前述と同様に、画素サイズが縮小されても、フォトダイオードＰＤ面積が大きく取れ、しかも表面フォトダイオードＰＤａ１下に埋め込みＰＤｂ２を有するので、さらに飽和電荷量を増加させることができる。また、フローティングディフージョン部ＦＤへの電荷の転送効率を向上することができる。暗電流も抑制される。
【０１５３】
第８、第９実施の形態では２画素共有の固体撮像装置に適用したが、２画素以上の複数画素共有の固体撮像装置にも適用することができる。
【０１５４】
なお、図２７、図３１に示す画素２１１、２１２を画素共有構造とせず、単位画素として構成することもできる。すなわち、夫々の画素２１１、２１２のレイアウトを維持して、各画素２１夫々を単位画素としてＣＭＯＳ固体撮像装置を構成することもできる。
【０１５５】
＜１１．第１０実施の形態＞
［固体撮像装置の構成例］
第１０実施の形態に係る固体撮像装置は、図示しないが、複数、例えば２つの半導体チップ部を貼り合わせて一体の半導体チップとして構成される。より詳しくは、本実施の形態の固体撮像装置では、例えば第１半導体チップ部に、前述の各実施の形態のいずれかで形成した単位画素、単位画素群を２次元配列した画素領域が形成される。つまり第１半導体チップ部ではセンサと画素トランジスタとが形成される。第２半導体チップ部には、制御回路、駆動回路、信号処理回路などが形成される。これら第１、第２半導体チップ部が電気的に接続されるように、貼り合わされて構成される。
【０１５６】
さらに、第１半導体チップ部には前述の各実施の形態のいずれかで形成した、フォトダイオードと転送トランジスタのみを形成し、第２半導体チップ部には他の画素トランジスタ、制御回路、駆動回路、信号処理回路などが形成された構成とすることもできる。
【０１５７】
第１０実施の形態に係る固体撮像装置によれば、単位画素、単位画素群においては、前述と同様に、飽和電荷量を増加し、フローティングディフージョン部への電荷転送効率を向上させ、暗電流を抑制することができる。さらに、複数、例えば２つの半導体チプ部を貼り合わせた構成とすることにより、それぞれの半導体チップ部にセンサ部と他の回路構成とを振り分けて最適条件で固体撮像装置を構成することができる。すなわち、高性能の固体撮像装置を構成することができる。
【０１５８】
＜１２．第１１実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
【０１５９】
図３５に、本発明に係る電子機器の一例としてカメラに適用した第１１実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ１３１は、固体撮像装置１３２と、固体撮像装置１３２の受光センサ部に入射光を導く光学系１３３と、シャッタ装置１３４を有する。さらに、カメラ１３１は、固体撮像装置１３２を駆動する駆動回路１３５と、固体撮像装置１３２の出力信号を処理する信号処理回路１３６とを有する。
【０１６０】
固体撮像装置１３２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）１３３は、被写体からの像光（入射光）を固体撮像装置１３２の撮像面上に結像させる。これにより、固体撮像装置１３２内に、一定期間信号電荷が蓄積される。光学系１３３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置１３４は、固体撮像装置１３２への光照射期間及び遮光期間を制御する。駆動回路１３５は、固体撮像装置１３２の転送動作及びシャッタ装置１３４のシャッタ動作を制御する駆動信号を供給する。駆動回路１３５から供給される駆動信号（タイミング信号）により、固体撮像装置１３２の信号転送を行う。信号処理回路１３６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【０１６１】
第１１実施の形態に係るカメラなどの電子機器によれば、固体撮像装置１２２において、画素サイズが縮小されても、飽和電荷量を増加し、フローティングディフージョン部への電荷転送効率を向上し、さらに暗電流を抑制することができる。従って、高感度化、高画質化が図られ、信頼性の高い電子機器を提供することができる。
【符号の説明】
【０１６２】
１・・固体撮像装置、２・・画素、３・・画素領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、１１・・基板、１２・・入出力端子、２１・・単位画素、３１・・固体撮像装置、３３・・転送ゲート電極、３３１・・縦型転送ゲート電極、３３２・・平面転送ゲート電極、４４・・素子分離領域、Ｔｒ１・・転送トランジスタ、Ｔｒ２・・リセットトランジスタ、Ｔｒ３・・増幅トランジスタ、Ｔｒ４・・選択トランジスタ、ＰＤ［ＰＤａ１，ＰＤｂ２，ＰＤ１、ＰＤ２］・・フォトダイオード、ＦＤ・・フローティングディフージョン部、６３・・配線層
【図１】
2011159757.tif 000003
【図２】
2011159757.tif 000004
【図３】
2011159757.tif 000005
【図４】
2011159757.tif 000006
【図５】
2011159757.tif 000007
【図６】
2011159757.tif 000008
【図７】
2011159757.tif 000009
【図８】
2011159757.tif 000010
【図９】
2011159757.tif 000011
【図１０】
2011159757.tif 000012
【図１１】
2011159757.tif 000013
【図１２】
2011159757.tif 000014
【図１３】
2011159757.tif 000015
【図１４】
2011159757.tif 000016
【図１５】
2011159757.tif 000017
【図１６】
2011159757.tif 000018
【図１７】
2011159757.tif 000019
【図１８】
2011159757.tif 000020
【図１９】
2011159757.tif 000021
【図２０】
2011159757.tif 000022
【図２１】
2011159757.tif 000023
【図２２】
2011159757.tif 000024
【図２３】
2011159757.tif 000025
【図２４】
2011159757.tif 000026
【図２５】
2011159757.tif 000027
【図２６】
2011159757.tif 000028
【図２７】
2011159757.tif 000029
【図２８】
2011159757.tif 000030
【図２９】
2011159757.tif 000031
【図３０】
2011159757.tif 000032
【図３１】
2011159757.tif 000033
【図３２】
2011159757.tif 000034
【図３３】
2011159757.tif 000035
【図３４】
2011159757.tif 000036
【図３５】
2011159757.tif 000037