(57)【要約】【課題】複数の色のうち、必要に応じて、指定された色の表示素子に対して表示制御電圧をそれぞれ供給できる複数のデータ線電圧生成回路を備える表示装置を提供。【解決手段】本発明に係る表示装置は、それぞれが、２以上の色それぞれに対して設けられ、所定の階調数の表示階調値それぞれに対応する階調電圧をそれぞれ出力する複数の階調電圧出力手段と、２以上の表示素子にそれぞれ接続され、該表示素子の表示データに応じた制御電圧を、前記複数の階調電圧出力手段いずれかが出力する前記階調数の階調電圧に基づいて、該表示素子にそれぞれ供給する複数の表示用制御電圧供給手段と、１又は複数の前記表示用制御電圧供給手段に対してそれぞれ設けられ、前記複数の階調電圧出力手段のうちいずれかの階調電圧出力手段が出力する階調電圧をそれぞれ選択する複数の階調電圧選択手段と、を備える。【選択図】図４
2011112728.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが、２以上の色数の色のうちいずれかの色を表示する複数の表示素子と、
前記色数の色それぞれに対して設けられ、所定の階調数の表示階調値それぞれに対応する階調電圧をそれぞれ出力する複数の階調電圧出力手段と、
前記複数の表示素子のうち、２以上の表示素子にそれぞれ接続され、該表示素子の表示データに応じた制御電圧を、前記複数の階調電圧出力手段のいずれかが出力する前記階調数の階調電圧に基づいて、該表示素子にそれぞれ供給する複数の表示用制御電圧供給手段と、
１又は複数の前記表示用制御電圧供給手段に対してそれぞれ設けられ、前記複数の階調電圧出力手段のうちいずれかの階調電圧出力手段が出力する階調電圧をそれぞれ選択する複数の階調電圧選択手段と、
を備える表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記複数の階調電圧選択手段それぞれは、対応する前記１又は複数の前記表示用制御電圧供給手段が前記制御電圧を供給する前記表示素子の色に応じて、前記複数の階調電圧出力手段のいずれかを選択する、
ことを特徴とする表示装置。
【請求項３】
請求項１又は請求項２に記載の表示装置であって、
前記複数の階調電圧選択手段それぞれは、対応する１の前記表示用制御電圧供給手段に対して設けられる、
ことを特徴とする表示装置。
【請求項４】
請求項１又は請求項２に記載の表示装置であって、
前記複数の階調電圧選択手段それぞれは、対応する複数の前記表示用制御電圧供給手段に対して設けられる、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数色の表示をする表示装置に関する。特に、表示品質を維持しつつ表示パネルの高精細化を可能とする表示装置に関する。
【背景技術】
【０００２】
各表示素子が表示パネル上にマトリクス状に複数配置された表示装置において、各表示素子に配置されたスイッチング素子が、スイッチング素子のスイッチに接続された走査線を介して、順にオンされて、その際に、スイッチング素子の入力側に接続されたデータ信号線を介して、表示データに対応した表示制御電圧が各表示素子に供給されるアクティブマトリクス駆動が一般的である。
【０００３】
さらに、これら表示素子は、赤緑青の３色のうちいずれかの色を表示する表示素子であって、１つの画素は、隣り合う３色の表示素子が順に並んで構成される。各画素が、縦方向及び横方向に繰り返し並ぶよう配置されるのが一般的である。
【０００４】
この場合、通常、縦方向に並ぶ複数の画素に対して１本のデータ信号線が接続され、データ信号線と３色の表示素子それぞれの間には、それぞれ対応する色の素子選択スイッチング素子が接続されている。各色の表示素子と、対応する色の素子選択スイッチング素子の間には、それぞれ、副データ信号線が接続されている。各画素に表示データに対応した表示制御電圧を供給する期間であるデータ書込み期間を３分割し、３分割された期間それぞれに、順に、対応する色の素子選択スイッチング素子がオンされ、各画素の対応する色の表示素子に、一斉に、表示データに対応した表示制御電圧が供給される。
【０００５】
データ信号線には、データ信号線駆動回路により、対応する画素の対応する表示素子に書き込む表示データに応じた表示制御電圧が、順次、印加される。データ線駆動回路には、各画素の各表示素子の表示データがデジタル信号として入力される。データ線駆動回路には、各データ信号線に対応して、複数のデータ線電圧生成回路を有しており、各データ線電圧生成回路には、対応する表示素子の表示データを、デジタル信号から対応するデータ信号線に印加する表示制御電圧に、ＤＡ変換するＤＡ変換器が備えられている。このＤＡ変換器は、一般に、デコーダと呼ばれている。
【０００６】
表示データは、表示する輝度に応じて階調値で記述される。例えば、６ｂｉｔ階調の場合、階調値は、０から６３までのいずれかの値である。階調値が大きいほど、輝度が高いと表されるのが一般的である。ある階調値に対応して、データ信号線に印加すべき表示制御電圧である階調電圧は、それぞれ色によって異なる。それゆえ、３色それぞれについて、色の階調すべてについて階調電圧を出力する階調電圧生成回路が、表示装置には備えられている。
【０００７】
図１４Ａは、従来技術に係る表示装置に備えられる、通常の画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路１１を示す概略回路図である。図１４Ｂは、図１４Ａに示す素子選択スイッチング素子とデータ線駆動回路１１の駆動の時間変化を示す図である。
【０００８】
前述の通り、これら画素に対するデータ書き込み期間中、赤、緑、青の素子選択スイッチング素子が、順にオンされ、データ線電圧生成回路２０は、対応する画素の、赤、緑、青の表示素子に、順に、表示制御電圧を、対応するデータ信号線１００及び副データ信号線１０１を介して、供給する。すなわち、データ線駆動回路に備えられた複数のデータ線電圧生成回路２０は、一斉に、３色のうち同じ色の表示素子に対応する表示制御電圧を、それぞれ、対応するデータ信号線１００に印加することとなり、複数のデータ線電圧生成回路２０それぞれに備えられたＤＡ変換器は、一斉に、同じその色の階調電圧生成回路が出力する階調数の階調電圧から、それぞれ選択して、電圧を出力している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−２５８８１３号公報
【特許文献２】特開２００９−７５６０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、表示パネルの高精細化に伴い、データ書き込みのタイミングにおいて、複数のデータ線電圧生成回路がすべて同じ色の表示データに応じた電圧を出力するのではなく、データ線電圧生成回路によって、異なる色の表示データに応じた電圧を出力する必要が生じている。
【００１１】
例えば、後述するように、有機ＥＬ表示装置において、有機ＥＬ素子に電流を供給する配線のスペースを大きくとるために、隣り合う副データ信号線に対して対称的に表示素子を配置させる場合などである。
【００１２】
この場合、データ線駆動回路に備えられた複数のデータ線電圧生成回路それぞれにおいて、必要に応じて、複数の色のうち、指定された色の階調電圧生成回路によって生成された、それぞれの階調値に応じた階調電圧を用いて、入力されるデジタル信号を、そのデジタル信号の階調値に応じた電圧に変換されるデータ線電圧生成回路が必要となる。
【００１３】
複数の色の階調電圧生成回路に対応した複数のＤＡ変換器について、特許文献１及び特許文献２に開示されている。
【００１４】
特許文献１に開示されている構成においては、例えば赤緑青の３色である複数の色それぞれに対して、階調電圧生成回路があり、それぞれの階調電圧生成回路が生成する階調電圧が、それぞれ対応するＤＡ変換器に出力されている。このような構成の場合、あるＤＡ変換器において、そのＤＡ変換器が対応する色のＤＡ変換を行うことは出来るが、その時々に、必要に応じて、複数の色のうち指定される色のＤＡ変換を行うことは出来ない。
【００１５】
階調電圧生成回路において、階調数のうち、いくつか基準となる階調値に対応した階調電圧を、階調基準電圧として生成する階調基準電圧生成回路（バッファ回路）と、その階調基準電圧の電圧がアンプにより増強されるとともに、隣り合う階調基準電圧の間を、直列に接続された抵抗によって分圧することにより、すべての階調値に対応した階調電圧を生成する階調電圧発生回路とで、構成されるのが一般的である。
【００１６】
特許文献２に開示されている構成においては、２以上の色それぞれに対して、階調基準電圧生成回路（バッファ回路）が備えられ、複数の階調基準電圧生成回路（バッファ回路）と、１個の階調電圧発生回路との間に、制御スイッチング素子が設けられている。そして、表示色に同期する制御信号によって、対応する色の制御スイッチング素子がオンされて、その色の階調電圧が生成され、複数のＤＡ変換器へ出力されている。このような構成の場合、複数のＤＡ変換器において、その時々において、指定された色のＤＡ変換を行うことは出来るが、異なるＤＡ変換器において、異なる色のＤＡ変換を、同時に行うことが出来ない。
【００１７】
本発明は、このような課題を鑑みて、複数の色のうち、必要に応じて、指定された色の表示素子に対して表示制御電圧をそれぞれ供給できる複数のデータ線電圧生成回路を備える表示装置を提供することにある。
【課題を解決するための手段】
【００１８】
（１）上記課題を解決するために、本発明に係る表示装置は、それぞれが、２以上の色数の色のうちいずれかの色を表示する複数の表示素子と、前記色数の色それぞれに対して設けられ、所定の階調数の表示階調値それぞれに対応する階調電圧をそれぞれ出力する複数の階調電圧出力手段と、前記複数の表示素子のうち、２以上の表示素子にそれぞれ接続され、該表示素子の表示データに応じた制御電圧を、前記複数の階調電圧出力手段いずれかが出力する前記階調数の階調電圧に基づいて、該表示素子にそれぞれ供給する複数の表示用制御電圧供給手段と、１又は複数の前記表示用制御電圧供給手段に対してそれぞれ設けられ、前記複数の階調電圧出力手段のうちいずれかの階調電圧出力手段が出力する階調電圧をそれぞれ選択する複数の階調電圧選択手段と、を備える。
【００１９】
（２）上記（１）に記載の表示装置であって、前記複数の階調電圧選択手段それぞれは、対応する前記１又は複数の前記表示用制御電圧供給手段が前記制御電圧を供給する前記表示素子の色に応じて、前記複数の階調電圧出力手段のいずれかを選択するとしてもよい。
【００２０】
（３）上記（１）又は（２）に記載の表示装置であって、前記複数の階調電圧選択手段それぞれは、対応する１の前記表示用制御電圧供給手段に対して設けられていてもよい。
【００２１】
（４）上記（１）又は（２）に記載の表示装置であって、前記複数の階調電圧選択手段それぞれは、対応する複数の前記表示用制御電圧供給手段に対して設けられていてもよい。
【発明の効果】
【００２２】
本発明により、複数の色のうち、必要に応じて、指定された色の表示素子に対して表示制御電圧をそれぞれ供給できる複数のデータ線電圧生成回路を備える表示装置によって、表示品質を維持しつつ表示パネルの高精細化を可能とする。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る有機ＥＬ表示装置主要部の斜視図である。
【図２】本発明の第１の実施形態に係る有機ＥＬ表示装置の表示に係る駆動システムを示す概略図である。
【図３Ａ】本発明の第１の実施形態に係る有機ＥＬ表示装置に備えられる、通常の画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路を示す概略回路図である。
【図３Ｂ】図３Ａに示す素子選択スイッチング素子とデータ線駆動回路の駆動の時間変化を示す図である。
【図４】本発明の第１の実施形態に係るデータ線駆動回路と階調電圧生成回路の構成を示す概略回路図である。
【図５Ａ】本発明の第２の実施形態に係る有機ＥＬ表示装置に備えられる、ミラー配列に画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路を示す概略回路図である。
【図５Ｂ】図５Ａに示す素子選択スイッチング素子とデータ線駆動回路の駆動の時間変化を示す図である。
【図６】本発明の第３の実施形態に係るデータ線駆動回路と階調電圧生成回路の構成を示す概略回路図である。
【図７】本発明の第４の実施形態に係るデータ線駆動回路と階調電圧生成回路の構成を示す概略回路図である。
【図８】本発明の第５の実施形態に係る階調電圧生成回路の回路図である。
【図９】本発明の第５の実施形態に係る階調基本電圧調整回路の回路図である。
【図１０】本発明の第５の実施形態に係る１６ｔｏ１デコーダの回路図である。
【図１１】本発明の第５の実施形態に係る階調電圧生成回路の調整過程を示す図である。
【図１２Ａ】本発明の関連技術に係る、通常の画素配置された画素と、これら表示制御電圧を供給するデータ線駆動回路を示す概略回路図である。
【図１２Ｂ】図１２Ａに示す素子選択スイッチング素子とデータ線駆動回路の駆動の時間変化を示す図である。
【図１３Ａ】本発明の関連技術に係る、ミラー配列に画素配置された画素と、これら表示制御電圧を供給するデータ線駆動回路を示す概略回路図である。
【図１３Ｂ】図１３Ａに示す素子選択スイッチング素子とデータ線駆動回路の駆動の時間変化を示す図である。
【図１４Ａ】従来技術に係る表示装置に備えられる、通常の画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路を示す概略回路図である。
【図１４Ｂ】図１４Ａに示す素子選択スイッチング素子とデータ線駆動回路の駆動の時間変化を示す図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態に係る表示装置について、図面に基づいて、以下に説明する。
【００２５】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置１主要部の斜視図である。図１に示す通り、有機ＥＬ表示装置１は、ＴＦＴ（Thin Film Transistor）基板２及び封止基板（図示せず）によって構成される有機ＥＬパネルを挟んで固定している上フレーム３及び下フレーム４と、駆動回路などの制御回路が備えられる回路基板６と、その回路基板６において生成された表示データをＴＦＴ基板２に伝送するフレキシブル基板５と、によって構成されている。また、回路基板６には、有機ＥＬパネルが画像を表示するために必要な電流及び電圧などが、電源回路より、フレキシブル基板５を介して供給される。
【００２６】
図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置１の表示に係る駆動システムを示す概略図である。表示制御部１０には、水平同期信号、垂直同期信号、データイネーブル信号、表示データ、同期クロック信号などの表示制御信号が入力される。表示制御部１０は、入力された表示制御信号に基づいて、データ線駆動回路１１に対して、データ線制御信号３１を、走査線駆動回路１２に走査線制御信号３２を、出力している。
【００２７】
データ線駆動回路１１、走査線駆動回路１２、発光電圧供給回路１３などにより、表示領域１５にマトリクス状に配置された複数の画素回路が制御される。各画素回路は、データ線駆動回路１１とは、データ信号線１００を介して、また、走査線駆動回路１２とは、走査線４２を介して、接続されている。画素回路への表示データ書き込み時には、走査線駆動回路１２は、複数の走査線４２に対して、順に、ハイ電圧を印加する。ハイ電圧が印加された走査線４２に接続されている画素回路に対して、表示データの書き込みが行われ、このとき、データ線駆動回路１１は、これら画素回路それぞれに対して、対応するデータ信号線１００を介して、表示用制御電圧が供給される。これにより、画素回路に備えられた有機ＥＬ素子の発光時に、有機ＥＬ素子に流れる電流量が制御され、画像の表示が行われる。
【００２８】
データ線駆動回路１１には、赤緑青の３色それぞれについて階調電圧を生成する階調電圧生成回路１４が接続しており、階調電圧生成回路１４は、データ線駆動回路１１に対して、各色それぞれについて階調数の階調電圧を供給している。データ線駆動回路１１は、表示データの書き込み時には、対応する表示素子の色と表示データに対応した表示制御電圧を、供給された各色それぞれについて階調数の階調電圧より選択し、対応する表示素子にそれぞれ供給している。
【００２９】
なお、図２には、表示制御部１０、及び、データ線駆動回路１１、走査線駆動回路１２は、別個のものとして示されているが、これら全部もしくは一部が、同じＩＣに搭載されるなど、されていても良い。
【００３０】
図３Ａは、本発明の第１の実施形態に係る有機ＥＬ表示装置１に備えられる、通常の画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路１１を示す概略回路図である。図３Ｂは、図３Ａに示す素子選択スイッチング素子とデータ線駆動回路１１の駆動の時間変化を示す図である。
【００３１】
図３Ａの左側から順に横方向に、第１画素、第２画素、第３画素、第４画素と、４個の画素が通常の画素配置で並んでいる。各画素は、３色の表示素子が、左から順に、赤、緑、青の順に配列されている。例えば、第１画素の３色の表示素子に対して、第１画素赤表示素子Ｒ１、第１画素緑表示素子Ｇ１、第１画素青表示素子Ｂ１とする。
【００３２】
データ線駆動回路１１には、複数のデータ線電圧生成回路２０が備えられ、各データ線電圧生成回路２０は、対応するデータ信号線１００と接続されている。対応するデータ信号線１００と、対応する素子選択スイッチング素子と、対応する副データ信号線１０１とを介して、データ線駆動回路１１は、各画素の各表示素子と接続されている。
【００３３】
素子選択スイッチング素子のスイッチ入力には、素子選択制御線が接続されている。対応する素子選択制御線がハイ電圧になるタイミングで、素子選択スイッチング素子がオンされる。図３Ａに示す通り、３本の素子選択制御線ＣＬＡ，ＣＬＢ，ＣＬＣによって、それぞれ、３種類の素子選択スイッチング素子ＳＷＡ,ＳＷＢ，ＳＷＣがオンされる。
【００３４】
副データ信号線１０１は、それぞれ２本の副データ信号線１０１で１対をなし、順に、並んでいる。１対の副データ信号線１０１の両側に表示素子がそれぞれ配置され、２個の表示素子が１対をなし、表示素子も順に並んでいる。１対の副データ信号線１０１の両側にそれぞれ表示素子が位置する配置を、データ信号線ミラー配置とする。
【００３５】
１対の副データ信号線１０１は、それぞれ、同じ種類の素子選択スイッチング素子を介して、さらに、隣り合うデータ信号線１００とそれぞれ接続されている。それらデータ信号線１００には、隣りあうデータ線電圧生成回路２０と接続されている。例えば、図３Ａの左側に位置する第１画素赤表示素子Ｒ１と第１画素緑表示素子Ｇ１は、それぞれ、ともに素子選択スイッチング素子ＳＷＡを介して、隣り合う第１データ線電圧生成回路２０Ａ，第２データ線電圧生成回路２０Ｂとそれぞれ接続されている。
【００３６】
各データ線電圧生成回路２０は、３個の素子選択スイッチング素子ＳＷＡ，ＳＷＢ，ＳＷＣをそれぞれ介して、３個の表示素子と接続されている。例えば、図３Ａの左側に位置する第１データ線電圧生成回路２０Ａは、第１画素赤表示素子Ｒ１、第１画素青表示素子Ｂ１、第２画素緑表示素子Ｇ２と、接続されている。
【００３７】
図３Ｂに示す通り、図３Ａに示される各画素に対する書き込み期間を３分割して、順に、期間Ｔ１，Ｔ２，Ｔ３としている。期間Ｔ１には、素子選択制御線ＣＬＡがハイ電圧となり、素子選択スイッチング素子ＳＷＡがオンされる。同様に、期間Ｔ２には、素子選択スイッチング素子ＳＷＢが、期間Ｔ３には、素子選択スイッチング素子ＳＷＣがオンされる。
【００３８】
それゆえ、例えば、第１データ線電圧生成回路２０Ａは、期間Ｔ１に、第１画素赤表示素子Ｒ１に対して、期間Ｔ２に、第１画素青表示素子Ｂ１に対して、期間Ｔ３に、第２画素緑表示素子Ｇ２に対して、表示制御電圧を供給している。これに対して、第２データ線電圧生成回路２０Ｂは、期間Ｔ１に、第１画素緑表示素子Ｇ１に対して、期間Ｔ２に、第２画素赤表示素子Ｒ２に対して、期間Ｔ３に、第２画素青表示素子Ｂ２に対して、表示制御電圧を供給している。この場合、期間Ｔ１，Ｔ２，Ｔ３それぞれにおいて、第１データ線電圧生成回路２０Ａ及び第２データ線電圧生成回路２０Ｂは、異なる色の表示素子に対して、それぞれ表示制御電圧を供給している。
【００３９】
図４は、本発明の第１の実施形態に係るデータ線駆動回路１１と階調電圧生成回路１４の構成を示す概略回路図である。図中左側に、赤緑青の３色それぞれの色に対する赤階調電圧生成副回路１４Ｒ、緑階調電圧生成副回路１４Ｇ、青階調電圧生成副回路１４Ｂが示されており、これらにより、階調電圧生成回路１４を構成している。各色の階調電圧生成副回路より、６ｂｉｔ階調、すなわち、階調数６４の階調値それぞれに対応する６４個の階調電圧が出力されている。例えば、赤階調電圧生成副回路１４Ｒより、階調値０に対応する階調電圧ＶＲ０より、階調値６３に対応する階調電圧ＶＲ６３まで、６４個の階調電圧が、６４本の赤の階調配線に出力している。緑階調電圧生成副回路１４Ｇ及び青階調電圧生成副回路１４Ｂについても同様である。
【００４０】
図中右側には、データ線駆動回路１１が示されており、データ線駆動回路１１には、複数のデータ線電圧生成回路２０のうち、第１データ線電圧生成回路２０Ａと第２データ線電圧生成回路２０Ｂが示されている。
【００４１】
各データ線電圧生成回路２０は、階調電圧ＤＡ変換器２２を備えている。そして、階調電圧ＤＡ変換器２２は、さらに、階調スイッチング回路２１を備えている。階調スイッチング回路２１に、赤階調電圧生成副回路１４Ｒ、緑階調電圧生成副回路１４Ｇ、青階調電圧生成副回路１４Ｂそれぞれが出力する階調数６４個の階調電圧が、各色の階調配線を介して、入力される。
【００４２】
階調スイッチング回路２１は、階調値それぞれに対応する６４個のスイッチング素子を備え、それぞれのスイッチング素子は、赤階調電圧生成副回路１４Ｒ、緑階調電圧生成副回路１４Ｇ、青階調電圧生成副回路１４Ｂがそれぞれ出力する対応する階調値の階調電圧より、データ線電圧生成回路が表示制御電圧を供給する表示素子の色に応じて、選択する。例えば、階調値０に対応するスイッチング素子には、階調値０に対応する赤色の階調電圧ＶＲ０、緑色の階調電圧ＶＧ０、青色の階調電圧ＶＢ０のいずれかを選択し、階調値０の階調電圧Ｖ０とする。これにより、階調スイッチング回路２１は、階調電圧生成回路１４が出力する階調電圧から、該表示素子の色に応じて選択している。
【００４３】
例えば、図３Ｂに示す通り、期間Ｔ１には、第１データ線電圧生成回路２０Ａは、第１画素赤表示素子Ｒ１に対して、第２データ線電圧生成回路２０Ｂは、第１画素緑表示素子Ｇ１に対して、表示制御電圧をそれぞれ供給している。データ線駆動回路１１は、表示制御部１０より入力されるデータ線制御信号３１に基づいて、第１データ線電圧生成回路２０Ａに対しては、第１画素赤表示素子Ｒ１の色の情報と表示データのデジタル値を、第２データ線電圧生成回路２０Ｂに対しては、第１画素緑表示素子Ｇ１の色の情報と表示データのデジタル値を、出力している。例えば、第１データ線電圧生成回路２０Ａに備えられた第１階調スイッチング回路２１Ａは、第１画素赤表示素子Ｒ１の色である赤色に対する階調電圧を選択している。
【００４４】
階調電圧ＤＡ変換器２２では、階調スイッチング回路２１が選択した階調数６４個の階調電圧の中から、対応する表示素子の表示データのデジタル値に対応した階調電圧を選択し、データ信号線１００に印加している。
【００４５】
なお、ここでは、階調スイッチング回路２１は階調電圧ＤＡ変換器２２に備えられるとしたが、データ線電圧生成回路２０に、階調電圧ＤＡ変換器２２とは別個に設けられてもかまわない。この場合、階調電圧生成回路１４から出力される各色についてそれぞれ階調数６４個の階調電圧の中から、対応する表示素子の色の情報に応じて、その色の階調数６４個の階調電圧を選択し、階調電圧ＤＡ変換器２２に出力している。
【００４６】
以上説明した通り、データ線電圧生成回路２０の階調電圧ＤＡ変換器２２それぞれが、階調スイッチング回路２１を備えることにより、表示データ書き込み時において、各データ線電圧生成回路２０が、制御信号に従って、他のデータ線電圧生成回路２０と独立に、所望の色の表示素子に対して、表示制御電圧を供給することが出来る。これにより、従来技術における表示装置においては、データ線駆動回路１１は、同時に、同じ色の表示素子に対してのみ表示制御電圧を供給していたところ、本実施形態に係る表示装置においては、データ線駆動回路１１に備えられた複数のデータ線電圧生成回路２０が、それぞれ独立に、異なる色の表示素子に対して、それぞれ独立に、対応する表示素子に表示制御電圧を供給することが出来る。これにより、表示装置の回路設計における自由度は顕著に高まり、表示装置の表示パネルの高精細化に対応することが出来る。
【００４７】
なお、図１４Ａに示される通常の画素配置された画素に表示を行う場合は、すべての階調スイッチング回路２１が、同時に同じ色の階調電圧を選択するように制御すればよい。
【００４８】
ここで、図３Ａに表される画素とデータ線電圧生成回路の構成は、同じ期間に、異なる色の表示素子に対して、データ線駆動回路１１が表示制御電圧を供給する場合の一例として示されている。
【００４９】
図３Ａには、前述の通り、表示素子が、１対の副データ信号線１０１の両側にそれぞれ配置されるデータ信号線ミラー配置によって、並んでいる。このような配置は、隣り合う２対の表示素子の間に、スペースを設けることが出来るので、例えば、表示素子が自発光素子である場合に、自発光素子に電流を供給する電流供給配線を、図１４Ａに示す画素配置をするときと比べて、より線幅を有し、内部抵抗を抑制して、このスペースに配置することが出来、表示パネルを高精細化する際に必要となる。
【００５０】
図３Ａに示さるように、２本の副データ信号線１０１が隣接する場合、一方の副データ信号線１０１に接続された表示素子に表示制御電圧を供給するときに、その表示制御電圧に、他方の副データ信号線１０１もその影響を受け、ノイズとして、他方の副データ信号線１０１に接続された表示素子にも、一部表示データの書き込みがなされるクロストークという現象が生じてしまい、表示品質の低下を招くこととなる。
【００５１】
１対の副データ信号線１０１にそれぞれ接続された表示素子に対して、同時に、表示制御電圧を供給することにより、クロストークを抑制することが出来る。図３Ａは、クロストークの抑制する構成である。
【００５２】
［第２の実施形態］
本発明の第２の実施形態に係る有機ＥＬ表示装置１の基本的な構成は、上記の第１の実施形態に係る有機ＥＬ表示装置１と同じである。本発明の第２の実施形態に係る有機ＥＬ表示装置１は、表示領域１５に配置された表示素子の配列が異なる点で、本発明の第１の実施形態に係る有機ＥＬ表示装置１と相違している。
【００５３】
図５Ａは、本発明の第２の実施形態に係る有機ＥＬ表示装置１に備えられる、ミラー配列に画素配置された画素と、これら画素に表示制御電圧を供給するデータ線駆動回路１１を示す概略回路図である。図５Ｂは、図５Ａに示す素子選択スイッチング素子とデータ線駆動回路１１の駆動の時間変化を示す図である。
【００５４】
図５Ａに示す画素は、図３Ａに示す画素と同様に、１対の副データ信号線１０１の両側にそれぞれ表示素子が位置するデータ信号線ミラー配置されている点で共通している。しかし、図５Ａに示す画素配置は、図３Ａに示す画素配置と異なり、隣り合う画素において、赤緑青の表示素子の配列が反転している。例えば、第１画素において、図５Ａ中、左から、第１画素赤表示素子Ｒ１、第１画素緑表示素子Ｇ１、第１画素青表示素子Ｂ１と配列しているのに対して、第２画素において、図中左から、第２画素青表示素子Ｂ２、第２画素緑表示素子Ｇ２、第２画素赤表示素子Ｒ２と、反転しており、これをミラー配列と呼んでいる。
【００５５】
ミラー配列は、画素回路の製造プロセスにおいて、表示素子が有機ＥＬ素子である場合は、蒸着プロセスの尤度を確保したり、表示素子が液晶表示素子である場合は、カラーフィルタの作製の尤度を確保するために、望ましい。
【００５６】
この場合であっても、図５Ｂに示す通り、期間Ｔ１，Ｔ３のみにおいて、第１データ線電圧生成回路２０Ａ及び第２データ線電圧生成回路２０Ｂは、異なる色の表示素子に対して、それぞれ表示制御電圧を供給する必要がある。図４に示すデータ線駆動回路１１と階調電圧生成回路１４の構成により、データ線駆動回路１１に備えられた複数のデータ線電圧生成回路２０が、それぞれ独立に、異なる色の表示素子に対して、それぞれ独立に、対応する表示素子に表示制御電圧を供給することが出来ている。第１の実施形態に係る有機ＥＬ表示装置１と同様に、第２の実施形態に係る有機ＥＬ表示装置１においても、これにより、表示装置の回路設計における自由度は顕著に高まり、表示装置の表示パネルの高精細化に対応することが出来ている。
【００５７】
［第３の実施形態］
本発明の第３の実施形態に係る有機ＥＬ表示装置１の基本的な構成は、上記の第１の実施形態に係る有機ＥＬ表示装置１と同じである。本発明の第３の実施形態に係る有機ＥＬ表示装置１は、データ線駆動回路１１と階調電圧生成回路１４の構成が異なる点で、本発明の第１の実施形態に係る有機ＥＬ表示装置１と相違している。なお、本実施形態に係る有機ＥＬ表示装置１において、表示領域１５に設けられる画素の画素配置は、図３Ａに示すものの他、図５Ａに示される通り、第２の実施形態に係る画素の画素配置をしていても構わない。
【００５８】
図６は、本発明の第３の実施形態に係るデータ線駆動回路１１と階調電圧生成回路１４の構成を示す概略回路図である。図４に示す第１の実施形態に係るデータ線駆動回路１１と階調電圧生成回路１４の構成との主な相違点は、階調スイッチング回路２１が、データ線電圧生成回路２０に設けられるのではなく、階調電圧生成回路１４に設けられる点である。
【００５９】
図６中左側に示される通り、階調電圧生成回路１４に備えられた赤階調電圧生成副回路１４Ｒ、緑階調電圧生成副回路１４Ｇ、青階調電圧生成副回路１４Ｂにおいて、それぞれ階調数６４個の階調電圧が生成されている。図４と異なり、各色の階調電圧生成副回路より、それぞれの階調値に応じた階調電圧は、分岐されて、上下２本の配線にそれぞれ出力されている。例えば、赤階調電圧生成副回路１４Ｒより、階調値０に応じた階調電圧ＶＲ０は、図６の階調電圧生成回路１４の内部を、上下２本の配線に出力されており、この２本の配線はともにＶＲ０として記されている。緑階調電圧生成副回路１４Ｇ及び青階調電圧生成副回路１４Ｂについても同様である。
【００６０】
上方に配置される複数の配線には、第１階調スイッチング回路２１Ａが、下方に配置される複数の配線には、第２階調スイッチング回路２１Ｂが、接続されている。図４に示される階調スイッチング回路２１と同様に、階調スイッチング回路２１は、階調値それぞれに対応する６４個のスイッチング素子を備えている。これら階調スイッチング回路２１には、表示制御部１０若しくはデータ線駆動回路１１より、これらスイッチング素子を制御するスイッチング素子制御信号３４が入力される。これら階調スイッチング回路２１は、それぞれ、入力されるスイッチング素子制御信号３４により指定される色の階調電圧を出力し、データ線駆動回路１１へ出力している。
【００６１】
ここでは、第１階調スイッチング回路２１Ａが、上方に配置される複数の配線よりそれぞれ選択し出力している複数の配線を奇数番目用配線とし、図６には、上方より、Ｖ０Ａ、Ｖ１Ａ、・・・Ｖ６３Ａと記されている。同様に、第２階調スイッチング回路２１Ｂが、下方に配置される複数の配線よりそれぞれ選択し出力している複数の配線を偶数番目用配線とし、図６には、上方より、Ｖ０Ｂ、Ｖ１Ｂ、・・・Ｖ６３Ｂと記されている。
【００６２】
データ線駆動回路１１にそれぞれ備えられたデータ線電圧生成回路２０それぞれは、複数の奇数番目用配線と複数の偶数番目用配線のいずれかと接続している。図６中左側から、１番目に位置する第１データ線電圧生成回路２０Ａと３番目に位置する第３データ線電圧生成回路２０Ｃは、複数の奇数番目用配線Ｖ０Ａ，Ｖ１Ａ，・・・Ｖ６３Ａと接続しており、２番目に位置する第２データ線電圧生成回路２０Ｂと４番目に位置する第４データ線電圧生成回路２０Ｄは、複数の偶数番目用配線Ｖ０Ｂ，Ｖ１Ｂ，・・・Ｖ６３Ｂと接続している。
【００６３】
図３Ｂに示す通り、期間Ｔ１には、奇数番目に位置する第１データ線電圧生成回路２０Ａと３番目に位置する第３データ線電圧生成回路２０Ｃは、それぞれ、第１画素赤表示素子Ｒ１、第３画素赤表示素子Ｒ３に対して、偶数番目に位置する第２データ線電圧生成回路２０Ｂと４番目に位置する第４データ線電圧生成回路２０Ｄは、それぞれ、第１画素緑表示素子Ｇ１、第３画素赤表示素子Ｇ３に対して、表示制御電圧を供給している。図３Ｂに示す場合も、図５Ｂに示す場合も、同じ期間に、奇数番目のデータ線電圧生成回路２０が表示制御電圧を供給する表示素子は同じ色である。同様に、同じ期間に、偶数番目のデータ線電圧生成回路２０が表示制御電圧を供給する表示素子も同じ色である。
【００６４】
よって、それぞれの期間において、奇数番目のデータ線電圧生成回路２０が表示制御電圧を供給する表示素子の色の情報が、スイッチング素子制御信号３４によって、第１階調スイッチング回路２１Ａに入力され、第１階調スイッチング回路２１Ａが、その色の階調数６４個の階調電圧を選択し、複数の奇数番目用配線に出力する。奇数番目のデータ線電圧生成回路２０に、複数の奇数番目用配線より、表示素子の色の階調電圧が入力され、奇数番目のデータ線電圧生成回路２０に備えられた階調スイッチング回路２１により、対応する表示素子の表示データのデジタル値に対応した階調電圧を選択し、対応するデータ信号線１００に印加している。偶数番目のデータ線電圧生成回路２０についても同様である。
【００６５】
本実施形態に係る有機ＥＬ表示装置１において、同じ期間に、奇数番目のデータ線電圧生成回路２０と、偶数番目のデータ線電圧生成回路２０は、それぞれ同じ色の表示素子に対して、表示制御電圧を供給しているので、２個の階調スイッチング回路２１で、データ線駆動回路１１に備えられた複数のデータ線電圧生成回路２０に対して、表示に必要な階調電圧を提供することが出来る。これにより、表示装置の回路規模の増大を抑制しつつ、表示装置の表示パネルの高精細化に対応することが出来る。
【００６６】
なお、図１４Ａに示される通常の画素配置された画素に表示を行う場合は、２個の階調スイッチング回路２１が、同時に同じ色の階調電圧を選択するように制御すればよい。
【００６７】
［第４の実施形態］
本発明の第４の実施形態に係る有機ＥＬ表示装置１の基本的な構成は、上記の第１の実施形態に係る有機ＥＬ表示装置１と同じである。本発明の第４の実施形態に係る有機ＥＬ表示装置１は、第３の実施形態に係る有機ＥＬ表示装置１と同様に、データ線駆動回路１１と階調電圧生成回路１４の構成が異なる点で、本発明の第１の実施形態に係る有機ＥＬ表示装置１と相違している。なお、本実施形態に係る有機ＥＬ表示装置１において、表示領域１５に設けられる画素の画素配置は、図３Ａに示すものの他、図５Ａに示される通り、第２の実施形態に係る画素の画素配置をしていても構わない。
【００６８】
図７は、本発明の第４の実施形態に係るデータ線駆動回路１１と階調電圧生成回路１４の構成を示す概略回路図である。図４に示す第１の実施形態に係るデータ線駆動回路１１と階調電圧生成回路１４の構成との主な相違点は、階調スイッチング回路２１が、データ線電圧生成回路２０に設けられるのではなく、階調電圧生成回路１４に設けられる点である。
【００６９】
前述の通り、階調電圧生成回路は、一般に、基準となる階調値に対応した所定の基準階調数の階調基準電圧を生成する階調基準電圧生成回路（バッファ回路）と、その階調基準電圧を、直列抵抗によって分圧することにより、すべての階調値に対応した階調電圧を生成する階調電圧発生回路とで、構成される。
【００７０】
図７に示す階調電圧生成回路１４においては、３色のそれぞれの色に対して、所定の基準階調数の階調基準電圧を生成する赤階調基準電圧生成副回路１６Ｒ、緑階調基準電圧生成副回路１６Ｇ、青階調基準電圧生成副回路１６Ｂが、それぞれ出力する所定の基準階調数の階調基準電圧を、それぞれ、第１階調スイッチング回路２１Ａ及び第２階調スイッチング回路２１Ｂに、出力している。図６に示す場合と同様に、例えば、奇数番目のデータ線電圧生成回路２０が表示制御電圧を供給する表示素子の色の情報が、スイッチング素子制御信号３４によって、第１階調スイッチング回路２１Ａに入力され、第１階調スイッチング回路２１Ａが、その色の基準階調数の階調基準電圧を選択し、第１階調電圧発生回路１７Ａに出力される。第１階調電圧発生回路１７Ａは、階調数６４個の階調電圧を、図６に示す場合と同様に、奇数番目用配線に出力している。データ線駆動回路１１に備えられた複数のデータ線電圧生成回路２０は、図６に示すものと同じである。
【００７１】
本実施形態に係る有機ＥＬ表示装置１において、第３の実施形態と同様に、２個の階調スイッチング回路２１で、表示に必要な階調電圧を提供することが出来ている。さらに、本実施例に係る階調電圧生成回路１４においては、階調スイッチング回路２１を、基準階調数の階調基準電圧を生成する各色についての階調基準電圧生成副回路の出力側に設けることにより、階調電圧発生回路を３色のそれぞれの色に対して設けることなく、２つに抑えることが出来ている。これにより、表示装置の回路規模の増大を抑制しつつ、表示装置の表示パネルの高精細化に対応することが出来る。
【００７２】
なお、図１４Ａに示される通常の画素配置された画素に表示を行う場合は、２個の階調スイッチング回路２１が、同時に同じ色の階調電圧を選択するように制御すればよい。
【００７３】
本実施形態において、複数の階調電圧出力手段とは、３色の階調基準電圧生成副回路を意味しており、ここで、所定の階調数とは、階調基準電圧の数である基準階調数を意味している。また、対応する表示素子に対して表示制御電圧を供給する表示用制御電圧供給手段とは、データ線駆動回路１１に備えられたデータ線電圧生成回路２０と階調電圧発生回路１７とを意味している。
【００７４】
［第５の実施形態］
本発明の第５の実施形態に係る表示装置は、上記第１乃至第４のいずれかの実施形態に係る有機ＥＬ表示装置１であって、備えられる階調電圧生成回路１４が、以下のような階調電圧生成回路１４であってもよい。
【００７５】
表示素子において、表示する輝度に応じた階調電圧が存在する。例えば、６ｂｉｔ階調の場合、階調数は６４あり、それぞれの階調値に対応した階調電圧が６４個存在している。階調値に対して、その階調値に対応した階調電圧をγ特性と言う。γ特性は、表示素子を構成する材料や、表示素子に接続されるスイッチング素子の特性などに、大きく依存するため、表示素子の種類に応じて異なる。例えば、３色の色表示を行うためには、３個の表示素子を用いるが、これら３個の表示素子におけるγ特性はそれぞれ異なる。
【００７６】
上記のデータ線電圧生成回路２０において、入力される表示データのデジタル信号を、データ信号線に印加するアナログ電圧にＤＡ変換して、その電圧をデータ信号線１００に印加している。このＤＡ変換を行う際に、階調電圧生成回路１４が出力する階調数の階調電圧が、データ線電圧生成回路２０に入力される。
【００７７】
従来に係る階調電圧生成回路１４において、階調数のうち、いくつか基準となる階調値に対応した階調電圧を、階調基準電圧として生成する階調基準電圧生成回路（バッファ回路）と、その階調基準電圧の電圧がアンプにより増強するとともに、隣り合う階調基準電圧の間を、直列に接続された抵抗によって分圧することにより、すべての階調値に対応した階調電圧を生成する階調電圧発生回路とで、構成されるのが一般的である。ここで、階調電圧発生回路において、隣り合う階調基準電圧の間を、直列抵抗によって分圧することによって、隣り合う階調基準電圧の間の階調電圧を、１次近似（線形近似）によって生成している。
【００７８】
階調電圧生成回路１４において、前述のγ特性を満たすよう、それぞれの階調値に対応した階調電圧が生成されている。さらに、表示パネルの高精細化に伴い、表示素子に表示する表示データの階調数もそれに応じて大きくなる。たとえば、４ｂｉｔ階調の場合、階調数は１６であるが、６ｂｉｔ階調の場合、階調数は６４となる。また、隣りあう階調値に対応した階調電圧の差である分解能もそれに応じて小さくなる。
【００７９】
階調数が大きくなるにつれて、階調基準電圧生成回路（バッファ回路）において生成する必要がある階調基準電圧の数も増加する。さらに、分解能が小さくなることにより、１次近似出来る範囲も小さくなるので、さらに、上記階調基準電圧の数がさらに増加する。
【００８０】
また、階調電圧生成回路１４が異なる表示素子のγ特性に対応するためには、上記階調基準電圧の範囲も大きくなり、そのような大きな範囲に対応した階調基準電圧が生成できることが必要となる。
【００８１】
このように、階調数が大きくなり、それに応じて、分解能が小さくなることにより、階調電圧生成回路の回路規模が急激に増加する。以下に説明する階調電圧生成回路１４は、このような課題を鑑みて、回路規模の拡大を抑えつつ、より高性能の階調電圧生成回路を実現している。
【００８２】
図８は、本発明の第５の実施形態に係る階調電圧生成回路１４の回路図である。図８に示す通り、階調電圧生成回路１４は、１次ラダー回路２０１、１次バッファ回路２０２、２次ラダー回路２０３、２次バッファ回路２０４、階調電圧発生回路２０５によって、構成されている。図８は、６ｂｉｔ階調、すなわち、階調数６４の階調電圧を生成する階調電圧生成回路１４について示している。
【００８３】
１次ラダー回路２０１は、図８に示す通り、直流電圧ＶＤＨとアース電圧の間を、階調基本電圧調整回路２０８と、Ｒ０＝５ｋΩを単位として、順に、抵抗２４Ｒ０、抵抗１５Ｒ０、抵抗５Ｒ０、抵抗２４Ｒ０、４Ｒ０の抵抗を直列に接続し、直流電圧ＶＤＨとアース電圧の間を、これら直列抵抗により分圧した電圧を、１次バッファ回路２０２に供給している。ここで、直流電圧ＶＤＨは５．３Ｖとする。直流電圧ＶＤＨには、階調基本電圧調整回路２０８が接続され、１次バッファ回路２０２に、階調電圧の最高電圧となる基準電圧Ｖｄを、１次バッファ回路２０２の１次第０基準電圧ＰｒｅＶ０に供給している。
【００８４】
図９は、本発明の第５の実施形態に係る階調基本電圧調整回路２０８の回路図である。階調基本電圧調整回路２０８は、公知のシリアルスイッチング回路であり、Ｒｄ＝２ｋΩの抵抗を単位として、Ｒｄ、２Ｒｄ、４Ｒｄ、８Ｒｄ、１６Ｒｄ、３２Ｒｄの抵抗を直列に接続し、それぞれの抵抗の短絡するスイッチング素子を備えている。これらのスイッチング素子を制御することにより、階調基本電圧調整回路２０８と、他の直列抵抗との関係で、３．９５Ｖから５．３Ｖの基準電圧Ｖｄを、６４段階で生成することが出来る。
【００８５】
１次バッファ回路２０２は、１次ラダー回路２０１により供給された電圧から、デコーダにより７０ｍＶ間隔の粗い精度で選択することにより、基準電圧の１次調整を行い、アンプで電圧を増幅して、１次バッファ出力電圧（１次基準電圧）を、２次ラダー回路２０３に出力している。
【００８６】
図８に示す通り、１次ラダー回路２０１の出力電圧と、１次バッファ回路２０２の１次第１基準電圧ＰｒｅＶ３９の間には、１６ｔｏ１デコーダ２０６が接続されている。例えば、基準電圧Ｖｄを５．３Ｖとするとき、１次第１基準電圧ＰｒｅＶ３９は、２．４５Ｖから３．５０Ｖの間を７０ｍＶ間隔で選択することが出来る。表示素子の階調電圧に応じて、１６ｔｏ１デコーダ２０６のスイッチを選択することにより、１次第２基準電圧ＰｒｅＶ３９を生成することが出来る。
【００８７】
図１０は、本発明の第５の実施形態に係る１６ｔｏ１デコーダ２０６の回路図である。これは、公知のトーナメント式のデコーダである。４ｂｉｔの制御信号によりスイッチング素子がオンされ、所望の電圧が選択され、出力される。
【００８８】
同様に、１次第２基準電圧ＰｒｅＶ５７は、０．９５Ｖから２．００Ｖの間を７０ｍＶで、１次第３基準電圧ＰｒｅＶ６１は、０．３０から１．３５Ｖの間を７０ｍＶで選択することが出来る。さらに、１次第４基準電圧ＰｒｅＶ６３には，８ｔｏ１デコーダ２０７が接続されており、０．３０Ｖから０．７９Ｖまで７０ｍＶ間隔で選択することが出来る。
【００８９】
２次ラダー回路２０３では、１次バッファ回路２０２で生成された隣り合う１次バッファ出力電圧の間をさらに、直列抵抗により分圧した電圧を、２次バッファ回路２０４に供給している。ここで、抵抗Ｒ１は例えば２ｋΩであり、１次第０基準電圧ＰｒｅＶ０と１次第１基準電圧ＰｒｅＶ３９の間を、高電圧側から順に、１５Ｒ１、１９Ｒ１、１５Ｒ１、４１Ｒ１、１５Ｒ１、４１Ｒ１、１５Ｒ１、４１Ｒ１、１５Ｒ１、５６Ｒ１の直列抵抗で分圧している。同様に、抵抗Ｒ２は例えば５ｋΩであり、１次第１基準電圧ＰｒｅＶ３９と１次第２基準電圧ＰｒｅＶ５７との間を、順に、１５Ｒ２、４２Ｒ２、１５Ｒ２、２１Ｒ２、１５Ｒ２、５４Ｒ２の直列抵抗で分圧している。抵抗Ｒ３は例えば１０ｋΩであり、１次第２基準電圧ＰｒｅＶ５７と１次第３基準電圧ＰｒｅＶ６１の間は、４４Ｒ３の抵抗で分圧している。Ｒ４は例えば２０ｋΩであり、１次第３基準電圧ＰｒｅＶ６１と１次第４基準電圧ＰｒｅＶ６３の間を１４Ｒ４と７Ｒ４の抵抗で分圧している。
【００９０】
２次バッファ回路２０４は、２次ラダー回路２０３により供給された電圧から、デコーダにより１０ｍＶ間隔の微細な精度で選択することにより、基準電圧の２次調整を行い、アンプで電圧を増幅して、２次バッファ出力電圧（２次基準電圧）を、階調電圧発生回路２０５に出力している。
【００９１】
１次第０基準電圧ＰｒｅＶ０を基準として、１６ｔｏ１デコーダ２０６により、１次第０基準電圧ＰｒｅＶ０以下で、１０ｍＶ間隔で、２次調整を行い、２次第０基準電圧Ｖ０を生成する。また、１次第０基準電圧ＰｒｅＶ０と１次第１基準電圧ＰｒｅＶ３９との間に、２次第０基準電圧Ｖ０に加えて、２次第１基準電圧Ｖ７、２次第２基準電圧Ｖ１５、２次第３基準電圧Ｖ２３、２次第４基準電圧Ｖ３１を、同様に１６ｔｏ１デコーダ２０６で、１０ｍＶ間隔で、２次調整を行い、２次バッファ出力電圧を生成している。
【００９２】
同様に、１次第１基準電圧ＰｒｅＶ３９を基準として、１６ｔｏ１デコーダ２０６により、１次第１基準電圧ＰｒｅＶ３９以下で、２次第５基準電圧Ｖ３９を生成する。さらに、１次第１基準電圧ＰｒｅＶ３９と１次第２基準電圧ＰｒｅＶ５７に、２次第６次基準電圧Ｖ４７、２次第７基準電圧Ｖ５１を、生成している。
【００９３】
さらに、同様に、２次第８基準電圧Ｖ５７、２次第９基準電圧Ｖ６１、２次第１０基準電圧Ｖ６３を生成している。ここで、２次第１０基準電圧Ｖ６３は、１次第４次基準電圧ＰｒｅＶ６３以上を、１０ｍＶ間隔で、８ｔｏ１デコーダ２０７により生成されている。
【００９４】
階調電圧発生回路２０５は、２次バッファ回路２０４によって生成された２次バッファ出力電圧の間を、階調値の差に応じて、等しく、直列抵抗で分圧することにより、階調数の階調電圧を生成している。２次バッファ出力電圧の間に設けられる直列抵抗は、隣り合う２次バッファ出力電圧の間において、それぞれ選択される。図８には、抵抗ＲＦ１，ＲＦ２，ＲＦ３，ＲＦ４，ＲＦ５として、５種類の抵抗によって、分圧される場合が記されており、例えば、
抵抗ＲＦ１は１４０Ω、抵抗ＲＦ２は１２０Ω、抵抗ＲＦ３は１６０Ω、抵抗ＲＦ４は２４０Ω、抵抗ＲＦ５は４８０Ωとしている。なお、ここでは、階調電圧は、高い電圧から順に、Ｖ０、Ｖ１、Ｖ２、・・・Ｖ６３としている点に留意する。
【００９５】
図１１は、本発明の第５の実施形態に係る階調電圧生成回路１４の調整過程を示す図である。図の横軸は、階調値を、図の縦軸は、出力電圧を表している。先述の通り、表示素子のγ特性は、表示素子によって、様々な特性を取り得る。図１１には、上に凸のγ特性を示す曲線、直線的なγ特性を示す曲線、下に凸のγ特性を示す曲線と、３つの曲線が示されている。本実施形態に係る階調電圧生成回路１４は、これら３つの曲線を広い出力電圧範囲を有している。
【００９６】
ここでは、実線で示される上に凸のγ特性を有する表示素子の階調電圧の生成を例に、説明する。前述の通り、１次バッファ回路２０２は、基準となるいくつかの階調値に対して、１次バッファ出力電圧を生成する。１次バッファ回路２０２が生成する１次バッファ出力電圧は、図に太矢印で示される広い出力電圧範囲を荒い精度で１次調整されている。
【００９７】
１次バッファ回路２０２で生成された１次バッファ出力を、２次バッファ回路２０４が、隣り合う１次バッファ出力の間を、１次バッファ出力の階調値も含め、いくつかの階調値において、２次バッファ出力を生成する。２次バッファ回路２０４が生成する２次バッファ出力電圧は、図に細矢印で示される狭い出力電圧範囲を微細な制度で２次調整されている。なお、１次バッファ出力の階調値においては、２次バッファ回路２０４による２次調整は、低電圧方向になされる。ただし、最小階調値においては、２次調整は高電圧方向になされる。また、上に凸のγ特性を有する場合、隣り合う１次バッファ出力電圧の間に位置する２次バッファ出力は、当該１次バッファ出力を直線で結んだところより、高電圧側に調整される。
【００９８】
階調電圧発生回路２０５は、２次バッファ出力を直列抵抗により均等に分圧し、所望の階調数の階調電圧を生成することが出来る。このように、回路規模の増加を抑制しつつ、γ特性を最適化して、階調電圧を生成することが出来る階調電圧生成回路が実現されている。
【００９９】
なお、ここでは、階調電圧生成回路１４の階調数を、６ｂｉｔ階調の階調数６４として説明したが、この階調数の限定されることはないのは言うまでもない。
【０１００】
また、本発明に係る表示装置として、有機ＥＬ表示装置を例に説明したが、有機ＥＬ表示装置に限定されることはなく、例えば、他の自発光素子による表示装置、また、液晶表示装置など他に光源を有する表示装置であっても、本発明が適用出来るのは言うまでもない。
【０１０１】
［関連技術］
なお、以上説明した本発明に関連技術として、以下に説明をする。
【０１０２】
図１２Ａは、本発明の関連技術に係る、通常の画素配置された画素と、これら表示制御電圧を供給するデータ線駆動回路１１を示す概略回路図である。図１２Ｂは、図１２Ａに示す素子選択スイッチング素子とデータ線駆動回路１１の駆動の時間変化を示す図である。
【０１０３】
図１２Ａに示す画素は、１対の副データ信号線１０１の両側にそれぞれ表示素子が位置するデータ信号線ミラー配置がされている。前述の通り、１対の副データ信号線１０１にそれぞれ接続された表示素子に対して、同時に、表示制御電圧を供給することにより、クロストークを抑制することが出来る。
【０１０４】
図１２Ａに示す通り、６本のデータ信号線１００と１８本の副データ信号線１０１を、それぞれ６個ずつの素子選択スイッチング素子ＳＷＡ，ＳＷＢ，ＳＷＣに接続されている。
【０１０５】
このように接続することにより、図１２Ｂに示す通り、期間Ｔ１、Ｔ２、Ｔ３のデータ書き込み期間において、第１データ線電圧生成回路２０Ａ及び第４データ線電圧生成回路２０Ｄは、赤の表示素子に対してのみ、表示制御電圧を供給している。同様に、第２データ線電圧生成回路２０Ｂ及び第５データ線電圧生成回路２０Ｅは、緑の表示素子に対してのみ、第３データ線電圧生成回路２０Ｃ及び第６データ線電圧生成回路２０Ｆは、青の表示素子に対してのみ、表示制御電圧を供給している。
【０１０６】
すなわち、各データ線電圧生成回路２０には、常に、同じ色の階調電圧のみが入力されていればよい。このような場合は、データ線電圧生成回路２０における階調電圧生成は単純化することが出来、特許文献１に示される階調電圧生成方法で対応することが出来る。
【０１０７】
図１３Ａは、本発明の関連技術に係る、ミラー配列に画素配置された画素と、これら表示制御電圧を供給するデータ線駆動回路１１を示す概略回路図である。図１３Ｂは、図１３Ａに示す素子選択スイッチング素子とデータ線駆動回路１１の駆動の時間変化を示す図である。
【０１０８】
図１３Ａに示される画素配列は、図５Ａに示される画素配置ど同様に、隣り合う画素において、赤緑青の表示素子の配列が反転しているミラー配列をしている。このような場合であっても、図１３Ａに示される接続を行うことにより、図１３Ｂに示される通り、各データ線電圧生成回路２０には、常に、同じ色の階調電圧のみが入力されていればよい。このような場合、特許文献１に示される階調電圧生成方法で対応することが出来るのは、図１２Ａに示される場合と同様である。
【符号の説明】
【０１０９】
１  有機ＥＬ表示装置、２  ＴＦＴ基板、３  上フレーム、４  下フレーム、５  フレキシブル基板、６  回路基板、１０  表示制御部、１１  データ線駆動回路、１２  走査線駆動回路、１３  発光電圧供給回路、１４  階調電圧生成回路、１４Ｂ  青階調電圧副生成回路、１４Ｇ  緑階調電圧生成副回路、１４Ｒ  赤階調電圧生成副回路、１５  表示領域、１６Ｂ  青階調基準電圧生成副回路、１６Ｇ  緑階調基準電圧生成副回路、１６Ｒ  赤階調基準電圧生成副回路、１７  階調電圧発生回路、１７Ａ  第１階調電圧発生回路、１７Ｂ  第２階調電圧発生回路、２０  データ線電圧生成回路、２０Ａ  第１データ線電圧生成回路、２０Ｂ  第２データ線電圧生成回路、２１  階調スイッチング回路、２２  階調電圧ＤＡ変換器、３１  データ線制御信号、３２  走査線制御信号、３４  スイッチング素子制御信号、４２  走査線、１００  データ信号線、１０１  副データ信号線、２０１  １次ラダー回路、２０２  １次バッファ回路、２０３  ２次ラダー回路、２０４  ２次バッファ回路、２０５  階調電圧発生回路、２０６  １６ｔｏ１デコーダ、Ｂ１  第１画素青表示素子、ＣＬＡ，ＣＬＢ，ＣＬＣ  素子選択制御線、Ｇ１  第１画素緑表示素子、Ｒ１  第１画素赤表示素子、ＳＷＡ，ＳＷＢ，ＳＷＣ  素子選択スイッチング素子。
【図１】
2011112728.tif 000003
【図２】
2011112728.tif 000004
【図３Ａ】
2011112728.tif 000005
【図３Ｂ】
2011112728.tif 000006
【図４】
2011112728.tif 000007
【図５Ａ】
2011112728.tif 000008
【図５Ｂ】
2011112728.tif 000009
【図６】
2011112728.tif 000010
【図７】
2011112728.tif 000011
【図８】
2011112728.tif 000012
【図９】
2011112728.tif 000013
【図１０】
2011112728.tif 000014
【図１１】
2011112728.tif 000015
【図１２Ａ】
2011112728.tif 000016
【図１２Ｂ】
2011112728.tif 000017
【図１３Ａ】
2011112728.tif 000018
【図１３Ｂ】
2011112728.tif 000019
【図１４Ａ】
2011112728.tif 000020
【図１４Ｂ】
2011112728.tif 000021