(57)【要約】【課題】本発明は、２つの基板を接合する際の割れやクラックを抑制し、製造歩留りを向上させる半導体発光素子の製造方法を提供することを目的とする。【解決手段】第１の基板、半導体層及び第１の金属層を有する第１の積層体と、第２の基板及び第２の金属層を有する第２の積層体と、を貼り合わせる半導体発光素子の製造方法であって、前記第１の積層体の劈開方向と前記第２の積層体の劈開方向とをずらし、前記第１の金属層と前記第２の金属層とを接触させて重ね合わせる工程と、前記第１の積層体と前記第２の積層体との間に加重を加えた状態で所定の温度に昇温し、前記第１の積層体と前記第２の積層体とを貼り合わせる工程と、を備えることを特徴とする半導体発光素子の製造方法が提供される。【選択図】図２
2011198962.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板、半導体層及び第１の金属層を有する第１の積層体と、第２の基板及び第２の金属層を有する第２の積層体と、を貼り合わせる半導体発光素子の製造方法であって、
前記第１の積層体の劈開方向と前記第２の積層体の劈開方向とをずらし、前記第１の金属層と前記第２の金属層とを接触させて重ね合わせる工程と、
前記第１の積層体と前記第２の積層体との間に加重を加えた状態で昇温し、前記第１の積層体と前記第２の積層体とを貼り合わせる工程と、
を備えたことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記第１の積層体及び前記第２の積層体は、重ね合わされた状態で２５０℃以上、３５０℃以下の温度に昇温されることを特徴とする請求項１記載の半導体発光素子の製造方法。
【請求項３】
前記第１の積層体と前記第２の積層体とを、１００℃以下の温度で重ね合わせることを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
【請求項４】
前記第１の金属層及び前記第２の金属層の少なくともいずれかは、金（Ａｕ）を含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子の製造方法。
【請求項５】
前記第１の積層体と前記第２の積層体との間に加えられる加重は、１０ｋｇ／ｃｍ２以上、３０ｋｇ／ｃｍ２以下であることを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
発光ダイオード（Light Emitting Diode：ＬＥＤ）など半導体発光素子では、発光層を含む半導体層を成長基板から分離し、別の基板に移し替える製造方法が用いられている。例えば、特許文献１には、発光層を含むIII族窒化物半導体層を成長基板から分離し、成長基板とは異なる基板に設けることにより、生産性を向上させることができるIII族窒化物半導体発光素子が記載されている。
【０００３】
しかしながら、半導体層を異なる基板上に移し替える際に、２つの基板を重ね合わせて接合するために加えられる加重により、基板の割れやクラックを生じる場合があり、製造歩留りを低下させる要因となっている。そこで、基板の割れやクラックを防ぐことができる製造方法が求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３０３２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、２つの基板を接合する際の割れやクラックを抑制し、製造歩留りを向上させる半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１の基板、半導体層及び第１の金属層を有する第１の積層体と、第２の基板及び第２の金属層を有する第２の積層体と、を貼り合わせる半導体発光素子の製造方法であって、前記第１の積層体の劈開方向と前記第２の積層体の劈開方向とをずらし、前記第１の金属層と前記第２の金属層とを接触させて重ね合わせる工程と、前記第１の基板と前記第２の基板との間に加重を加えた状態で昇温し、前記第１の積層体と前記第２の積層体とを貼り合わせる工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
【発明の効果】
【０００７】
本発明によれば、２つの基板を接合する際の割れやクラックを抑制し、製造歩留りを向上させる半導体発光素子の製造方法を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る半導体発光素子の製造方法を模式的に示す工程断面図である。（ａ）は、第１の積層体の断面を示し、（ｂ）は、第２の積層体の断面を示している。（ｃ）は、第２の積層体の上に第１の積層体を重ね合わせた状態を示す断面図である。（ｄ）は、半導体層を第２の積層体の上に残し、第１の基板を除去した状態を示す断面図である。
【図２】一実施形態に係る半導体発光素子の製造工程で実施される基板接合プロセスを説明する模式図である。
【図３】一実施形態に係る半導体発光素子の製造方法の作用効果を説明する模式図である。（ａ）は、比較例に係る製造方法の作用を示す模式図であり、（ｂ）は、本実施形態に係る作用効果を示す模式図である。
【図４】図１に続く半導体発光素子の製造工程を示す模式図である。（ａ）は、第２の基板を個々の発光素子チップに分割した状態を示す模式図であり、（ｂ）は、発光素子チップの構造を模式的に示す斜視図である。
【図５】別の実施態様に係る半導体発光素子の製造方法を模式的に示す斜視図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
【００１０】
本発明の一実施形態に係る半導体発光素子の製造方法は、第１の基板上に第１の金属層が設けられた第１の積層体と、第２の基板上に第２の金属層が設けられた第２の積層体とを、第１の基板の劈開方向と第２の基板の劈開方向とをずらし、第１の金属層と第２の金属層とを接触させて重ね合わせる工程を備えている。第１の積層体は、第１の基板上に発光光を放射する発光層を含む半導体層を有し、第１の金属層は半導体層の上に設けられている。
【００１１】
さらに、第１の積層体と第２の積層体との間に加重を加えた状態で昇温し、第１の積層体と第２の積層体を貼り合わせる工程と、を備えている。
【００１２】
図１は、本発明の一実施形態に係る半導体発光素子の製造方法を模式的に示す工程断面図である。本実施形態に係る製造方法では、例えば、第１の基板をｎ型ＧａＡｓ基板１０とし、第２の基板をｐ型シリコン（Ｓｉ）基板３０として説明する。さらに、ｎ型ＧａＡｓ基板１０上に設けられる半導体層１２は、例えば、ＩｎＧａＡｌＰ系半導体を含むものである。
【００１３】
図１（ａ）は、半導体層１２が設けられた第１の積層体２０の断面を示し、図１（ｂ）は、第２の積層体４０の断面を示している。図１（ｃ）は、第１の積層体２０の上に第２の積層体４０を重ね合わせた状態を示す断面図である。図１（ｄ）は、半導体層１２を第２の積層体４０上に残し、ｎ型ＧａＡｓ基板１０を除去した状態を示す断面図である。
【００１４】
図１（ａ）に示すように、ｎ型ＧａＡｓ基板１０の上に、ＩｎＧａＡｌＰなどを含む半導体層１２を、例えば、ＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition)法またはＭＢＥ（Molecular  Beam  Epitaxy)法などを用いて形成し、さらに第１の金属層１５を形成し、第１の積層体２０とする。  
一方、図１（ｂ）に示すように、ｐ型Ｓｉ基板３０の上に、第２の金属層３５を、真空蒸着法などを用いて形成し、第２の積層体４０とする。
【００１５】
半導体層１２に含まれる発光層１３がＩｎＧａＡｌＰ系半導体の場合、半導体発光素子は、黄緑から赤色の波長範囲の可視光を放出することが可能となる。ＩｎＧａＡｌＰ系化合物結晶からなる半導体層１２は、ＧａＡｓに格子整合するので容易に良好な結晶を設けることができる。
【００１６】
次に、図１（ｃ）に示すように、第２の積層体４０の上に第１の積層体２０を重ね合わせ、接合界面４７において第１の金属層１５及び第２の金属層３５を接触させる。さらに、所定の基板接合プロセスを施して、第１の積層体２０と第２の積層体４０とを貼り合わせる。この際、第１の積層体２０の劈開方向と、第２の積層体４０の劈開方向と、をずらして接合する。
【００１７】
例えば、第１の積層体２０の劈開方向は、ｎ型ＧａＡｓ基板１０の劈開方向に一致し、第２の積層体４０の劈開方向４０は、ｐ型Ｓｉ基板３０の劈開方向に一致する。したがって、ｎ型ＧａＡｓ基板１０の主面２５が（１００）面であり、ｐ型Ｓｉ基板３０の主面４５が（１００）面であれば、ｎ型ＧａＡｓ基板１０の〈１１０〉方向と、ｐ型Ｓｉ基板３０の〈１１０〉方向とをずらして重ね合わせ、接合させる。
【００１８】
第１の金属層１５または第２の金属層３５には、例えば、金（Ａｕ）およびＡｕＩｎ、ＡｕＳｎ等、Ａｕを含む金属を用いることができる。第１の金属層１５及び第２の金属層３５をＴｉ／Ｐｔ／Ａｕの多層構造として、ＡｕとＡｕとの間で接合強度を高めることもできる。さらに、ＩｎＳｎ等のハンダ合金を用いても良い。第１の金属層１５または第２の金属層３５は、バリアメタルとしてタングステン（Ｗ）を含むこともできる。第１の金属層および第２の金属層を、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）とすることもできる。
【００１９】
次に、図２を参照して、基板接合プロセスの一例について説明する。  
本実施形態に係る基板接合プロセスは、例えば、真空中において、第１の積層体２０および第２の積層体４０を重ね合わせた後、加熱して接合する。図２は、その過程における処理温度の時間変化を模式的に示している。
【００２０】
まず、第１の積層体２０および第２の積層体４０を、図示しない真空容器の内部に載置し真空容器内を低圧状態にする。  
次に、例えば、第１の積層体２０と第２の積層体４０とを重ね合わせる前に、表面の活性化を行うことができる。（表面活性化Ａ）  
具体的には、ｎ型ＧａＡｓ基板１０に設けられた第１の金属層１５の表面およびｐ型Ｓｉ基板３０に設けられた第２の金属層３５の表面に、例えば、アルゴン（Ａｒ）イオンビームを照射して、不要な酸化膜及び有機物などを除去する。また、第１の金属層１５の表面および第２の金属層３５の表面をプラズマ雰囲気に晒しても良い。
また、表面活性化を行わず、第１の積層体２０と第２の積層体４０とを重ね合わせても良い。
【００２１】
続いて、第１の金属層１５の表面と第２の金属層３５の表面とを接触させて、第１の積層体２０と第２の積層体４０とを重ね合わせる。（アライメントＢ）  
具体的には、第１の金属層１５の表面と第２の金属層３５の表面とを対向させて配置し、ｎ型ＧａＡｓ基板１０およびｐ型Ｓｉ基板３０の劈開方向を一致させる。さらに、いずれかの基板を回転させて、それぞれの劈開方向の間の角度を所定の角度だけずらす。そして、第１の金属層１５と第２の金属層３５とを接触させて、第１の積層体２０と第２の積層体４０とを重ね合わせる。
【００２２】
次に、第１の積層体２０と第２の積層体４０との間に加重を加えて密着させる。（密着Ｃ）  
第１の積層体２０と第２の積層体４０とを密着させる温度は、１００℃以下であることが望ましい。これにより、例えば、貼り合わせた基板を室温に戻した時に、ｎ型ＧａＡｓ基板１０とｐ型Ｓｉ基板３０との間の熱膨張率の違いにより発生する反りを小さくすることができる。
【００２３】
第１の積層体２０と第２の積層体４０との間に加えられる加重は、１０ｋｇ／ｃｍ２以上、３０ｋｇ／ｃｍ２以下とすることができる。第１の金属層１５の表面と第２の金属層３５の表面とが全体的に密着した状態とするためには、例えば、１０ｋｇ／ｃｍ２以上の加重を加えることが望ましい。さらに、第１の積層体２０および第２の積層体４０に割れやクラックが発生しないように、３０ｋｇ／ｃｍ２以下の加重とすることが望ましい。
【００２４】
例えば、劈開方向を一致させて重ね合わせたｎ型ＧａＡｓ基板１０とｐ型Ｓｉ基板３０との間に加えることができる加重の最大値は、約２０ｋｇ／ｃｍ２である。一方、両者の劈開方向を１°以上ずらして重ね合わせると、３０ｋｇ／ｃｍ２までの加重を加えることが可能となる。
【００２５】
続いて、重ね合わせた状態の第１の積層体２０および第２の積層体４０を、加重を加えたまま加熱して、所定の温度に昇温させる（Ｃ→Ｄ）。
【００２６】
例えば、第１の金属層１５および第２の金属層３５がＡｕを含む金属の場合、２５０℃以上の温度に加熱する。第１の金属層１５と第２の金属層との間に、ボイド等の欠陥が生じないように接合させるためには、２５０℃以上の温度に昇温させることが望ましいからである。
【００２７】
一方、ｎ型ＧａＡｓ基板１０とｐ型Ｓｉ基板３０との間の熱膨張率の差に起因する応力により、第１の積層体２０および第２の積層体４０に割れやクラックが発生しないように３５０℃以下の温度に保持することが望ましい。
【００２８】
続いて、重ね合わせた状態の第１の積層体２０および第２の積層体４０を、所定の温度に一定時間保持した後、１００℃以下の温度に冷却して真空容器から取り出す。（Ｄ→Ｅ→取り出しＦ）
この間、１００℃以下の温度に降温されるまで、重ね合わせた第１の積層体２０および第２の積層体４０に所定の加重を加えた状態を保持する。
【００２９】
上記の基板接合プロセスにおいて、例えば、第１の金属層１５の表面および第２の金属層３５の表面にＡｒイオンビームを照射すると、金属表面に原子の活性な結合手を露出することができる。これにより、第１の金属層１５の表面および第２の金属層３５の表面の金属原子を結合させるために必要なエネルギーを低減できる。すなわち、Ａｒイオンビームを照射しない場合よりも低温においても接合が可能となる。例えば、表面活性化した後、超高真空の状態で接合プロセスを実施すると、常温で基板を接合できる場合がある。
【００３０】
続いて、図１（ｄ）に示すように、上記の基板接合プロセスにより第２の積層体４０に接合された第１の積層体２０から、機械的研磨法及び溶液エッチング法の少なくとも一方を用いて、ｎ型ＧａＡｓ基板１０を除去する。この場合、ｎ型ＧａＡｓ基板１０を完全に除去しても良いが、一部を残してもよい。  
さらに、ｎ型ＧａＡｓ基板１０を除去した半導体層１２の表面４８にｎ電極を形成し、ｐ型Ｓｉ基板３０の裏面４９にｐ電極を形成することにより、半導体発光素子を完成させることができる。
【００３１】
さらに、別の実施形態として、第１の基板をサファイア基板として、半導体層を窒化物半導体を用いて形成することもできる。例えば、サファイア基板上に、ＭＯＣＶＤ法を用いてｎ型ＧａＮ層／発光層／ｐ型ＧａＮ層を積層した半導体層を有する第１の積層体を設けることができる。発光層は、ＩｎｘＧａ１−ｘＮ層（０＜ｘ＜１）とＡｌｙＧａ１−ｙＮ層（０≦ｙ＜１）を交互に積層したＭＱＷ層（Multi-Quantum Well）を含むことができる。
【００３２】
さらに、図１（ｄ）に示す第１の基板を除去する工程では。例えば、サファイア基板側から、波長３５５ｎｍのレーザ光を照射し、サファイア基板とｎ型ＧａＮ層との界面近傍のＧａＮを溶融してサファイア基板を剥離するレーザリフトオフ法を用いることができる。
【００３３】
次に、図３を参照して本実施形態に係る半導体発光素子の製造方法の作用効果を説明する。図３（ａ）は、比較例に係る製造方法の作用を示す模式図であり、図３（ｂ）は、本実施形態に係る製造方法の作用効果を示す模式図である。
【００３４】
図３（ａ）に示す比較例に係る製造方法では、第１の積層体２０と第２の積層体４０とを、それぞれの劈開方向２０Ｈ、４０Ｈを一致させて接合し、貼り合わせ基板５０を形成する。第１の積層体２０および第２の積層体４０は、応力が加わるとそれぞれの劈開方向に沿って割れやすい性質を有している。したがって、比較例のように、第１の積層体２０の劈開方向２０Ｈと、第２の積層体４０の劈開方向４０Ｈと、を一致させて接合した場合、貼り合わせ基板５０は、図３（ａ）中に示すように、劈開方向２０Ｈおよび劈開方向４０Ｈと共通する劈開方向５０Ｈにおいて割れ易くなる。
【００３５】
上記の性質は、貼り合わせ基板５０を用いて製作される半導体素子を個々のチップに分割する際に有利である。例えば、ＧａＡｓの（１００）基板を用いて第１の積層体２０を形成し、Ｓｉの（１００）基板を用いて第２の積層体４０を形成した場合、共に劈開方向は〈１１０〉方向となり、（０１１）面および（１０１）面で劈開される性質を有する。したがって、両者の劈開方向を合わせて接合した貼り合わせ基板５０は、（０１１）面および（１０１）面の直交する劈開面を有するので、方形の半導体素子チップを容易に切り出すことができる利点を有している。このため、２つの基板を接合する場合に、両者の劈開方向を合わせる製造方法が多用されている。
【００３６】
しかしながら、２つの基板の劈開方向を一致させ劈開面を共通にするということは、貼り合わせた基板が割れやすいということを意味する。具体的には、前述した基板接合プロセスにおいて、第１の積層体２０と第２の積層体４０との間に加熱により生じる応力や、接合界面４７に存在するの突起などが要因となって局所的に集中する応力などにより、第１の積層体２０と第２の積層体４０との両方が割れる可能性が高くなる。
【００３７】
これに対し、図３（ｂ）に示すように、本実施形態に係る製造方法では、第１の積層体２０の劈開方向２０Ｈと、第２の積層体４０の劈開方向４０Ｈと、をずらして貼り合わせ基板６０を形成する。劈開方向がずれて接合されることにより、一方の基板に割れやクラックが発生したとしても、その応力が他方の基板の劈開方向に直接伝わることがなくなる。したがって、図３（ａ）に示す貼り合わせ基板５０よりも貼り合わせ基板６０の強度を高くすることができる。
【００３８】
これにより、基板接合プロセスにおいて発生する割れやクラックを抑制することができ、製造歩留りの向上を図ることができる。具体的には、第１の積層体２０の劈開方向２０Ｈと第２の積層体４０の劈開方向４０Ｈとの間のずれを１°以上とすることが望ましい。
【００３９】
例えば、第２の積層体４０のｐ型Ｓｉ基板３０は第１の積層体２０のｎ型ＧａＡｓ基板１０よりも強度が高く、第１の積層体２０の方が第２の積層体４０よりも割れ易い。したがって、図３（ｂ）中に示すように、貼り合わせ基板６０において、第１の積層体２０が劈開方向２０Ｈに沿って割れたとしても、第２の積層体４０がこれを支持し定型を保つことができる。これにより、後続する処理を実施して半導体発光素子を製作することも可能となる。
【００４０】
図４は、図１に続く半導体発光素子の製造工程を示す模式図である。  
図４（ａ）に示す半導体基板４０ｂは、図１（ｄ）に示す工程で、貼り合わせ基板６０からｎ型ＧａＡｓ基板１０が除去され、第２の積層体４０の上に半導体層１２が移載されたものである。前述したように、半導体基板４０ｂの半導体層１２の表面４８にｎ電極が設けられ、ｐ型Ｓｉ基板３０側の裏面４９にｐ電極が設けられて、半導体発光素子が完成する。
【００４１】
続いて、図４（ａ）に示すように、半導体基板４０ｂは、例えば、ダイシングブレードを用いて切断することにより、個々の発光素子チップ６５に分割される。  
図４（ｂ）は、発光素子チップ６５の構造を模式的に示している。ｎ型ＧａＡｓ基板１０上に設けられた半導体層１２の劈開方向は、ｎ型ＧａＡｓ基板の劈開方向２０Ｈと同じ方向である。したがって、例えば、ダイシングブレードによる切断方向を、ｐ型Ｓｉ基板３０の劈開方向４０Ｈに合わせたとすれば、ｐ型Ｓｉ基板３０上に移載された半導体層１２は、その劈開方向２０Ｈと異なる方向に切断される。
【００４２】
ｐ型Ｓｉ基板３０の劈開方向４０Ｈと半導体層１２の劈開方向２０Ｈとの間の角θが大きいと、ダイシングブレードで半導体基板４０ｂを切断する際に、図４（ｂ）中に示すようなチッピング６７ａ、６７ｂが発生する場合がある。これは、ダイシングブレードによって加わる応力によって、劈開方向２０Ｈに沿って半導体層１２が割れることによって生じる。例えば、劈開方向のずれ角θが１０°よりも大きくなると、チッピングが発生し易くなる。
【００４３】
前述したように、貼り合わせ基板の強度を向上させるために、劈開方向のずれ角θは１°以上であることが望ましい。したがって、第１の積層体２０と第２の積層体４０とを重ね合わせた状態における第１の積層体２０の劈開方向と第２の積層体の劈開方向とのずれθは、１°以上１０°以下とすることが望ましい。
【００４４】
図５は、別の実施態様に係る半導体発光素子の製造方法を模式的に示す斜視図である。
本実施形態に係る半導体発光素子の製造方法では、第２の積層体に半導体層を残して第１の基板を分離する工程と、第２の積層体の劈開方向に沿った分離溝を設けて、半導体層を個々の半導体素子に分離する工程と、分離溝に沿って第２の積層体を切断する工程と、をさらに備える。
【００４５】
図５に示す半導体基板４０ｃは、前述した半導体基板４０ｂと同様に、第２の積層体４０の上に半導体層１２が移載されたものである。さらに、半導体層１２は、第２の積層体４０の劈開方向４０Ｈに沿った方向に設けられた分離溝７２によって、個々の発光素子７５に素子分離されている。  
分離溝７２は、例えば、塩素（Ｃｌ２）またはフッ素（Ｆ）を含んだエッチングガスを用いたＲＩＥ（Reactive Ion Etching）法により形成することができる。また、ウエットエッチングを用いて形成することもできる。
【００４６】
本実施形態に係る製造方法によれば、分離溝７２に沿って個々の発光素子７５を分割してチップ化することができる。この際、分離溝７２と劈開方向４０Ｈとが一致しているので容易に切断することができる。さらに、半導体層１２が分離溝７２によって分離されているので、分割の際にダイシングブレードに触れることがなく、例えば、チッピング６７ａ、６７ｂが発生することもない。
【００４７】
すなわち、本実施形態によれば、第１の積層体２０の劈開方向２０Ｈと第２の積層体４０の劈開方向４０Ｈとの間のずれ角θを１０°よりも大きくすることができる。これにより、貼り合わせ基板６０の強度をさらに向上させることができる。
【００４８】
なお、本実施形態にいても、第１の金属層または第２の金属層には、例えば、ＡｕまたはＡｕ合金を含むことができる。第１の積層体と第２の積層体とは、１００℃以下の温度で重ね合わせる。基板接合プロセスは、第１の積層体と第２の積層体を２５０℃以上、３５０℃以下の温度範囲に加熱し、さらに冷却する工程を含み、第１の積層体と第２の積層体との間に加えられる加重は、１０ｋｇ／ｃｍ２以上、３０ｋｇ／ｃｍ２以下とすることができる。
【００４９】
以上、本発明に係る一実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、出願時の技術水準に基づいて、当業者がなし得る設計変更や、材料の変更等、本発明と技術的思想を同じとする実施態様も本発明の技術的範囲に含有される。
【符号の説明】
【００５０】
１０・・・ｎ型ＧａＡｓ基板、
１２・・・半導体層、
１３・・・発光層、
１５・・・第１の金属層、
２０・・・第１の積層体、
２０Ｈ、４０Ｈ、５０Ｈ・・・劈開方向、
２５、４５・・・主面
３０・・・シリコン（Ｓｉ）基板、
３５・・・第２の金属層、
４０・・・第２の積層体、
４０ｂ、４０ｃ・・・半導体基板、
４７・・・接合界面、
５０、６０・・・貼り合わせ基板、
６５・・・発光素子チップ、
６７ａ、６７ｂ・・・チッピング、
７２・・・分離溝、
７５・・・発光素子、
θ・・・ずれ角、
【図１】
2011198962.tif 000003
【図２】
2011198962.tif 000004
【図３】
2011198962.tif 000005
【図４】
2011198962.tif 000006
【図５】
2011198962.tif 000007