(57)【要約】【課題】ノイズを低減する。【解決手段】アナログの入力信号に応じた差動の入力電圧を発生する差動増幅器と、比較データに応じた差動の比較電圧から差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、コンパレータの比較結果に基づき差動の出力電圧をほぼ０とする比較データを特定して、特定した比較データを出力データとして出力する制御部と、差動増幅器のコモン電位および差動ＤＡ変換器のコモン電位の少なくとも一方を、コンパレータのコモン電位の目標値に応じて設定する設定部と、を備えるＡＤ変換装置を提供する。【選択図】図１
2011147117.tif 000002
【特許請求の範囲】
【請求項１】
アナログの入力信号に応じた差動の入力電圧を発生する差動増幅器と、
比較データに応じた差動の比較電圧から前記差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、
前記差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、
前記コンパレータの比較結果に基づき前記差動の出力電圧をほぼ０とする前記比較データを特定して、特定した前記比較データを出力データとして出力する制御部と、
前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を、前記コンパレータのコモン電位の目標値に応じて設定する設定部と、
を備えるＡＤ変換装置。
【請求項２】
前記設定部は、前記差動ＤＡ変換器のコモン電位と同一値の場合よりも発生するノイズを低減させる前記コンパレータのコモン電位を目標値として、前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を設定する
請求項１に記載のＡＤ変換装置。
【請求項３】
前記設定部は、前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位を互いに異なる電位に設定する
請求項１または２に記載のＡＤ変換装置。
【請求項４】
前記設定部は、前記差動ＤＡ変換器のコモン電位の２倍から前記差動増幅器のコモン電位を減じた電位が、前記コンパレータのコモン電位の目標値に一致するように、前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を設定する
請求項２に記載のＡＤ変換装置。
【請求項５】
前記設定部は、
前記コンパレータのコモン電位の目標値に対応する電位を出力する第１電圧発生部と、
前記差動ＤＡ変換器のコモン電位の２倍の電位から前記第１電圧発生部から発生された電位を減じた電位を、前記差動増幅器のコモン電位として発生するコモン発生部と、
を有する
請求項４に記載のＡＤ変換装置。
【請求項６】
前記設定部は、
前記差動ＤＡ変換器のコモン電位を出力する第２電圧発生部を更に有する
請求項５に記載のＡＤ変換装置。
【請求項７】
前記設定部は、
前記コンパレータのコモン電位の目標値に対応する電位を発生する第１電圧発生部と、
前記差動増幅器のコモン電位と前記第１電圧発生部から発生された電位とを加算した電位の１／２倍の電位を、前記差動ＤＡ変換器のコモン電位として発生するコモン発生部と、
を有する
請求項４に記載のＡＤ変換装置。
【請求項８】
前記コンパレータのコモン電位に対する当該ＡＤ変換装置のノイズを測定するノイズ測定部を更に備え、
前記設定部は、前記ノイズが予め定められた基準値より小さくなる前記コンパレータのコモン電位を目標値として、前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を設定する
請求項１から７の何れか１項に記載のＡＤ変換装置。
【請求項９】
前記差動増幅器は、ポジ側入力電圧、および、当該差動増幅器のコモン電位を中心に前記ポジ側入力電圧に対して反転したネガ側入力電圧を、前記差動の入力電圧として出力し、
前記差動ＤＡ変換器は、
サンプルモードにおいて、前記ポジ側入力電圧および前記ネガ側入力電圧をサンプルし、
ホールドモードにおいて、前記比較データに応じたポジ側比較電圧から前記ポジ側入力電圧を減算したポジ側出力電圧、および、前記比較データに応じたネガ側比較電圧から前記ネガ側入力電圧を減算したネガ側出力電圧を出力する
請求項１から８の何れか１項に記載のＡＤ変換装置。
【請求項１０】
前記差動ＤＡ変換器は、
ポジ側出力端に接続されたポジ側キャパシタアレイと、
前記制御部による制御に応じて前記ポジ側キャパシタアレイの接続を切り替えるポジ側切替部と、
ネガ側出力端に接続されたネガ側キャパシタアレイと、
前記制御部による制御に応じて前記ネガ側キャパシタアレイの接続を切り替えるネガ側切替部と、
を有する
請求項９に記載のＡＤ変換装置。
【請求項１１】
前記差動ＤＡ変換器は、
前記サンプルモードにおいて、前記ポジ側出力端をコモン電位に接続して前記ポジ側キャパシタアレイに前記ポジ側入力電圧をチャージするとともに、前記ネガ側出力端をコモン電位に接続して、前記ネガ側キャパシタアレイに前記ネガ側入力電圧をチャージし、
前記ホールドモードにおいて、前記ポジ側キャパシタアレイにおける、前記ポジ側出力端および前記コモン電位の間の容量と前記ポジ側出力端およびポジ側参照電位の間の容量との比率を前記比較データに応じて切り替えるとともに、前記ネガ側キャパシタアレイにおける、前記ネガ側出力端および前記コモン電位の間の容量と前記ネガ側出力端およびネガ側参照電位の間の容量との比率を前記比較データに応じて切り替える
請求項１０に記載のＡＤ変換装置。
【請求項１２】
アナログの入力信号に応じた出力データを出力するＡＤ変換装置の制御方法であって、
前記ＡＤ変換装置は、
アナログの入力信号に応じた差動の入力電圧を出力する差動増幅器と、
比較データに応じた差動の比較電圧から前記差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、
前記差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、
前記コンパレータの比較結果に基づき前記差動の出力電圧をほぼ０とする前記比較データを特定して、特定した前記比較データを出力データとして出力する制御部と、
を備え、
前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を、前記コンパレータのコモン電位の目標値に応じて設定する
制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換装置および制御方法に関する。
【背景技術】
【０００２】
逐次比較型ＡＤコンバータのＳ／Ｎ比は、内部のコンパレータの精度に依存する。コンパレータが発生するノイズの大きさは、当該コンパレータの入力端におけるコモン電位に依存する。従って、内部のコンパレータのコモン電位を最適値に設定することにより、逐次比較型ＡＤコンバータのＳ／Ｎ比を向上させることができる。
【０００３】
特許文献１  米国特許６４００３０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
また、電荷再配分型の差動ＤＡコンバータを備える逐次比較型のＡＤコンバータが知られている（特許文献１）。このＡＤコンバータは、逐次比較処理において、差動ＤＡコンバータから出力される差動の出力電圧におけるポジ側電圧とネガ側電圧とをコンパレータにより比較させて、差動の出力電圧をほぼ０とするようなＤＡＣデータを検出する。
【０００５】
ところで、差動ＤＡコンバータは、コモン電位を中心にポジ側およびネガ側に変化する差動の出力電圧を出力する。従って、差動ＤＡコンバータは、ポジ側参照電位とネガ側参照電圧との中点電位をコモン電位に設定することにより、差動の出力電圧のダイナミックレンジを最大とすることができる。
【０００６】
これに対して、差動ＤＡコンバータを備える逐次比較型のＡＤコンバータにおいて、コンパレータは、差動ＤＡコンバータから出力される差動の出力電圧におけるポジ側電圧とネガ側電圧とを比較する。従って、コンパレータが発生するノイズを小さくすることを目的としてコンパレータのコモン電位を変える場合には、差動ＤＡコンバータのコモン電位も合わせて変えなければならない。よって、差動ＤＡコンバータを備える逐次比較型のＡＤコンバータでは、コンパレータが発生するノイズを小さくするとともに、差動ＤＡコンバータのダイナミックレンジを広くすることは困難であった。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、アナログの入力信号に応じた差動の入力電圧を発生する差動増幅器と、比較データに応じた差動の比較電圧から前記差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、前記差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、前記コンパレータの比較結果に基づき前記差動の出力電圧をほぼ０とする前記比較データを特定して、特定した前記比較データを出力データとして出力する制御部と、前記差動増幅器のコモン電位および前記差動ＤＡ変換器のコモン電位の少なくとも一方を、前記コンパレータのコモン電位の目標値に応じて設定する設定部と、を備えるＡＤ変換装置、および、このようなＡＤ変換装置の制御方法を提供する。
【０００８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態に係るＡＤ変換装置１０の構成を示す。
【図２】図２は、本実施形態に係る制御部１８の動作フローを示す。
【図３】図３は、本実施形態に係る差動ＤＡ変換器１４の構成の一例を示す。
【図４】図４は、本実施形態に係る差動ＤＡ変換器１４のサンプルモードでの等価回路を示す。
【図５】図５は、本実施形態に係る差動ＤＡ変換器１４のホールドモードの、ホールドモード中の逐次比較処理での等価回路の一例を示す。
【図６】図６は、本実施形態に係るコンパレータ１６の構成の一例を示す。
【図７】図７は、本実施形態に係る設定部２０の構成の第１例を示す。
【図８】図８は、本実施形態に係る設定部２０の構成の第２例を示す。
【図９】図９は、本実施形態に係る設定部２０の構成の第３例を示す。
【図１０】図１０は、本実施形態の変形例に係るＡＤ変換装置１０の構成を示す。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１は、本実施形態に係るＡＤ変換装置１０の構成を示す。本実施形態に係るＡＤ変換装置１０は、所定のサンプリング周期毎に、アナログの入力信号に応じたデジタルの出力データを出力する。ＡＤ変換装置１０は、差動増幅器１２と、差動ＤＡ変換器１４と、コンパレータ１６と、制御部１８と、設定部２０とを備える。
【００１２】
差動増幅器１２は、アナログの入力信号を入力して、入力したアナログの入力信号に応じた差動の入力電圧を発生する。より詳しくは、差動増幅器１２は、ポジ側入力電圧（Ｖｉｎｐ）、および、当該差動増幅器１２のコモン電位（ＶＣＭＤｒ）を中心としてポジ側入力電圧（Ｖｉｎｐ）に対して反転したネガ側入力電圧（Ｖｉｎｎ）を、差動の入力電圧として出力する。なお、差動増幅器１２は、差動の入力信号を入力しても、シングルエンドの入力信号を入力してもよい。
【００１３】
差動ＤＡ変換器１４は、差動増幅器１２から差動の入力電圧を入力する。また、差動ＤＡ変換器１４は、制御部１８から比較データを入力する。差動ＤＡ変換器１４は、電荷再配分型であって、比較データに応じた差動の比較電圧から差動の入力電圧を減算した差動の出力電圧を出力する。
【００１４】
より詳しくは、差動ＤＡ変換器１４は、サンプルモードとホールドモードとで切り替えて動作する。差動ＤＡ変換器１４は、サンプルモードにおいて、ポジ側入力電圧（Ｖｉｎｐ）およびネガ側入力電圧（Ｖｉｎｎ）をそれぞれサンプルする。即ち、差動ＤＡ変換器１４は、サンプルモードにおいて、ポジ側入力電圧（Ｖｉｎｐ）およびネガ側入力電圧（Ｖｉｎｎ）のそれぞれを内部のキャパシタにチャージする。
【００１５】
差動ＤＡ変換器１４は、ホールドモードにおいて、制御部１８から比較データが与えられる。差動ＤＡ変換器１４は、ホールドモードにおいて、比較データに応じたポジ側比較電圧から、サンプルモードでサンプルしたポジ側入力電圧（Ｖｉｎｐ）を減算したポジ側出力電圧（ＶＤＡＣｏｕｔｐ）を出力する。これとともに、差動ＤＡ変換器１４は、ホールドモードにおいて、比較データに応じたネガ側比較電圧（当該差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を中心としてネガ側比較電圧に対して反転した電圧）から、サンプルモードでサンプルしたネガ側入力電圧（Ｖｉｎｎ）を減算したネガ側出力電圧（ＶＤＡＣｏｕｔｎ）を出力する。
【００１６】
コンパレータ１６は、差動ＤＡ変換器１４から出力された差動の出力電圧における、ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）とネガ側出力電圧（ＶＤＡＣｏｕｔｎ）とを比較する。即ち、コンパレータ１６は、ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ）の何れが大きいかを判定する。そして、コンパレータ１６は、比較結果を制御部１８に対して出力する。
【００１７】
制御部１８は、差動ＤＡ変換器１４の動作モードを切り替える。より詳しくは、制御部１８は、サンプリング周期内において、まず、差動ＤＡ変換器１４をサンプルモードとし、続いて、差動ＤＡ変換器１４をホールドモードとする。
【００１８】
また、制御部１８は、差動ＤＡ変換器１４をホールドモードに設定した状態において、コンパレータ１６の比較結果に基づき逐次比較処理を行って、差動の出力電圧をほぼ０とする比較データを特定する。即ち、制御部１８は、差動の入力電圧とほぼ一致する差動の比較電圧を発生させる比較データを特定する。
【００１９】
なお、ここで、ほぼ０の差動の出力電圧とは、完全に０の差動電圧でなくてよい。例えば、制御部１８は、差動の出力電圧を、差動ＤＡ変換器１４の最小ビット幅に対応する電圧より小さくする比較データを特定する。そして、制御部１８は、特定した比較データを、当該サンプリング周期における出力データとして出力する。
【００２０】
設定部２０は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を、例えば外部から受け取るコンパレータ１６のコモン電位の目標値に応じて設定する。即ち、設定部２０は、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を目標値に一致させるように、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を設定する。
【００２１】
この場合において、設定部２０は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を、それぞれ独立に互いに異なる電位に設定する。これにより、設定部２０は、当該コンパレータ１６が発生するノイズを小さくすることができるとともに、差動ＤＡ変換器１４のダイナミックレンジを任意の範囲に調整することができる。なお、設定部２０の具体的な構成例については詳細を後述する。
【００２２】
図２は、本実施形態に係る制御部１８の動作フローを示す。制御部１８は、サンプリング周期毎に、ステップＳ１２からステップＳ１５の処理を繰り返して実行する（Ｓ１１およびＳ１６の間のループ処理）。
【００２３】
サンプリング周期毎に、まず、制御部１８は、差動ＤＡ変換器１４をサンプルモードに設定する（Ｓ１２）。これにより、差動ＤＡ変換器１４は、差動増幅器１２により出力された差動の入力電圧をサンプルする。
【００２４】
次に、制御部１８は、差動ＤＡ変換器１４をホールドモードに設定する（Ｓ１３）。これにより、差動ＤＡ変換器１４は、制御部１８から入力した比較データに応じた差動の比較電圧から、サンプルモードでサンプルした差動の入力電圧を減算した差動の出力電圧をすることができる状態となる。
【００２５】
次に、制御部１８は、差動ＤＡ変換器１４をホールドモードに設定した状態において逐次比較処理を行う。即ち、制御部１８は、比較データを順次に変化させて、コンパレータ１６の比較結果に基づき差動の出力電圧をほぼ０とする比較データを特定する。この場合において、制御部１８は、一例として、比較データをバイナリサーチに従って変化させることにより、効率良く差動の出力電圧をほぼ０とする比較データを特定することができる。
【００２６】
次に、制御部１８は、ステップＳ１４において特定した比較データを、当該サンプリング周期における出力データとして出力する。なお、制御部１８は、当該サンプリング周期以降のタイミングにおいて、当該サンプリング周期における出力データの出力処理を行ってもよい。
【００２７】
制御部１８は、以上のステップＳ１２からステップＳ１５の処理を、変換終了の指示（Ｓ１６）が与えられるまで繰り返す。これにより、ＡＤ変換装置１０は、アナログの入力信号をサンプリング周期毎にサンプルしたデータ列を出力することができる。
【００２８】
図３は、本実施形態に係る差動ＤＡ変換器１４の構成の一例を示す。差動ＤＡ変換器１４は、ポジ側出力端３０からポジ側出力電圧（ＶＤＡＣｏｕｔｐ）を発生し、ネガ側出力端４０からネガ側出力電圧（ＶＤＡＣｏｕｔｎ）を発生する。
【００２９】
また、差動ＤＡ変換器１４は、例えば基準電源から、ポジ側参照電位（ＶＲＥＦＰ）およびネガ側参照電位（ＶＲＥＦＮ）が与えられる。差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）は、ポジ側参照電位（ＶＲＥＦＰ）とネガ側参照電位（ＶＲＥＦＮ）との間の電位であって、好ましくはポジ側参照電位（ＶＲＥＦＰ）とネガ側参照電位（ＶＲＥＦＮ）と中点電位である。なお、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）は、図３中において、▽または△（三角）のマークで示される。
【００３０】
差動ＤＡ変換器１４は、ポジ側キャパシタアレイ３２と、ポジ側切替部３４と、ポジ側サンプル用スイッチ３６と、ネガ側キャパシタアレイ４２と、ネガ側切替部４４と、ネガ側サンプル用スイッチ４６と、スイッチコントローラ５０とを有する。
【００３１】
ポジ側キャパシタアレイ３２は、複数のキャパシタを含み、一端がポジ側出力端３０に接続される。ポジ側キャパシタアレイ３２は、一例として、Ｃ、Ｃ、２１×Ｃ、２２×Ｃ、２４×Ｃ、２８×Ｃ、…２Ｎ−２×Ｃと重み付けされたＮ個（Ｎは２以上の整数）のキャパシタを含み、これらＮ個のキャパシタのそれぞれの一端がポジ側出力端３０に並列に接続される。なお、Ｃは１ビットの重みに対応する単位容量を表す。
【００３２】
ポジ側切替部３４は、制御部１８による制御に応じてポジ側キャパシタアレイ３２の接続を切り替える。ポジ側切替部３４は、一例として、ポジ側キャパシタアレイ３２内のＮ個のキャパシタのそれぞれに対応して設けられたＮ個のスイッチを含む。
【００３３】
ポジ側切替部３４は、サンプルモードにおいて、ポジ側キャパシタアレイ３２におけるポジ側出力端３０が接続されていない側の端を、ポジ側入力電圧（Ｖｉｎｐ）の入力端に接続する。ポジ側切替部３４は、一例として、Ｎ個のキャパシタにおけるポジ側出力端３０に接続されていない側の端のそれぞれを、ポジ側入力電圧（Ｖｉｎｐ）の入力端に接続する。
【００３４】
また、ポジ側切替部３４は、ホールドモードにおいて、ポジ側キャパシタアレイ３２に含まれる複数のキャパシタを比較データに応じた容量比で２分割する。そして、ポジ側切替部３４は、２分割した一方のキャパシタ群におけるポジ側出力端３０が接続されていない側の端をポジ側参照電位（ＶＲＥＦＰ）に接続し、２分割した他方のキャパシタ群におけるポジ側出力端３０が接続されていない側の端をコモン電位（ＶＣＭＤＡＣ）に接続する。
【００３５】
ポジ側サンプル用スイッチ３６は、ポジ側出力端３０をコモン電位（ＶＣＭＤＡＣ）に接続するか否かを切り替える。具体的には、ポジ側サンプル用スイッチ３６は、ポジ側出力端３０とコモン電位（ＶＣＭＤＡＣ）との間を、サンプルモードにおいて接続し、ホールドモードにおいて切断する。
【００３６】
ネガ側キャパシタアレイ４２は、複数のキャパシタを含み、一端がネガ側出力端４０に接続される。ネガ側キャパシタアレイ４２は、一例として、ポジ側キャパシタアレイ３２と同様の容量および接続のＮ個のキャパシタを含む。
【００３７】
ネガ側切替部４４は、制御部１８による制御に応じてネガ側キャパシタアレイ４２の接続を切り替える。ネガ側切替部４４は、一例として、ネガ側キャパシタアレイ４２内のＮ個のキャパシタのそれぞれに対応して設けられたＮ個のスイッチを含む。
【００３８】
ネガ側切替部４４は、サンプルモードにおいて、ネガ側キャパシタアレイ４２におけるネガ側出力端４０が接続されていない側の端を、ネガ側入力電圧（Ｖｉｎｎ）の入力端に接続する。ネガ側切替部４４は、一例として、Ｎ個のキャパシタにおけるネガ側出力端４０に接続されていない側の端のそれぞれを、ネガ側入力電圧（Ｖｉｎｎ）の入力端に接続する。
【００３９】
また、ネガ側切替部４４は、ホールドモードにおいて、ネガ側キャパシタアレイ４２に含まれる複数のキャパシタを比較データに応じた容量比で２分割する。そして、ネガ側切替部４４は、２分割した一方のキャパシタ群におけるネガ側出力端４０が接続されていない側の端をネガ側参照電位（ＶＲＥＦＮ）に接続し、２分割した他方のキャパシタ群におけるネガ側出力端４０が接続されていない側の端をコモン電位（ＶＣＭＤＡＣ）に接続する。
【００４０】
ネガ側サンプル用スイッチ４６は、ネガ側出力端４０をコモン電位（ＶＣＭＤＡＣ）に接続するか否かを切り替える。具体的には、ネガ側サンプル用スイッチ４６は、ネガ側出力端４０とコモン電位（ＶＣＭＤＡＣ）との間を、サンプルモードにおいて接続し、ホールドモードにおいて切断する。
【００４１】
スイッチコントローラ５０は、制御部１８から比較データおよびモード切替指示を受ける。スイッチコントローラ５０は、比較データおよびモード切替指示に応じて、ポジ側切替部３４、ネガ側切替部４４、ポジ側サンプル用スイッチ３６およびネガ側サンプル用スイッチ４６の状態を切り替える。
【００４２】
図４は、本実施形態に係る差動ＤＡ変換器１４のサンプルモードでの等価回路を示す。図５は、本実施形態に係る差動ＤＡ変換器１４の、ホールドモード中の逐次比較処理での等価回路の一例を示す。なお、差動ＤＡ変換器１４の分解能を（ｍ＋ｎ）で表す。また、差動ＤＡ変換器１４のフルスケール値に対する比較データの値の比率を、ｍ／（ｎ＋ｍ）とする。また、差動ＤＡ変換器１４における１ビットの重みに対応する単位容量をＣで表す。
【００４３】
図４に示されるように、差動ＤＡ変換器１４は、サンプルモードにおいて、ポジ側出力端３０を当該差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）に接続して、差動増幅器１２のコモン電位（ＶＣＭＤｒ）がオフセットされたポジ側入力電圧（Ｖｉｎｐ）をポジ側キャパシタアレイ３２にチャージする。これにより、差動ＤＡ変換器１４は、ポジ側出力端３０を差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）から切断した場合、差動増幅器１２のコモン電位（ＶＣＭＤｒ）とポジ側入力電圧（Ｖｉｎｐ）との加算電圧を反転した電圧をポジ側出力端３０から発生することができる。
【００４４】
これとともに、図４に示されるように、差動ＤＡ変換器１４は、サンプルモードにおいて、ネガ側出力端４０を当該差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）に接続して、差動増幅器１２のコモン電位（ＶＣＭＤｒ）がオフセットされたネガ側入力電圧（Ｖｉｎｎ）をネガ側キャパシタアレイ４２にチャージする。これにより、差動ＤＡ変換器１４は、ネガ側出力端４０を差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）から切断した場合、差動増幅器１２のコモン電位（ＶＣＭＤｒ）とネガ側入力電圧（Ｖｉｎｎ）との加算電圧を反転した電圧をネガ側出力端４０から発生することができる。
【００４５】
続いて、図５に示されるように、差動ＤＡ変換器１４は、ホールドモードにおいて、ポジ側出力端３０およびネガ側出力端４０をコモン電位（ＶＣＭＤＡＣ）から切断する。さらに、ホールドモードにおいて、差動ＤＡ変換器１４は、ポジ側キャパシタアレイ３２における、ポジ側出力端３０およびコモン電位（ＶＣＭＤＡＣ）の間の容量と、ポジ側出力端３０およびポジ側参照電位（ＶＲＥＦＰ）の間の容量との比率を、比較データに応じて切り替える。
【００４６】
より具体的には、差動ＤＡ変換器１４は、ポジ側キャパシタアレイ３２のうちｍ×Ｃの容量をポジ側出力端３０とコモン電位（ＶＣＭＤＡＣ）との間に接続する。そして、差動ＤＡ変換器１４は、ポジ側キャパシタアレイ３２のうちｎ×Ｃの容量をポジ側出力端３０とポジ側参照電位（ＶＲＥＦＰ）との間に接続する。これにより、差動ＤＡ変換器１４は、ポジ側出力端３０から、ポジ側参照電位（ＶＲＥＦＰ）とコモン電位（ＶＣＭＤＡＣ）との間を比較データに応じた容量比で分圧した電圧（ポジ側比較電圧）を発生することができる。
【００４７】
これとともに、図５に示されるように、差動ＤＡ変換器１４は、ホールドモードにおいて、ネガ側キャパシタアレイ４２における、ネガ側出力端４０およびコモン電位（ＶＣＭＤＡＣ）の間の容量と、ネガ側出力端４０およびネガ側参照電位（ＶＲＥＦＮ）の間の容量との比率を、比較データに応じて切り替える。より具体的には、差動ＤＡ変換器１４は、ネガ側キャパシタアレイ４２のうちのｍ×Ｃの容量をネガ側出力端４０とコモン電位（ＶＣＭＤＡＣ）との間に接続する。そして、差動ＤＡ変換器１４は、ネガ側キャパシタアレイ４２のうちのｎ×Ｃの容量をネガ側出力端４０とネガ側参照電位（ＶＲＥＦＮ）との間に接続する。これにより、差動ＤＡ変換器１４は、ネガ側出力端４０から、ネガ側参照電位（ＶＲＥＦＮ）とコモン電位（ＶＣＭＤＡＣ）との間を比較データに応じた容量比で分圧した電圧（ネガ側比較電圧）を発生することができる。
【００４８】
以上から、ホールドモードにおいて、差動ＤＡ変換器１４は、比較データに応じたポジ側比較電圧から、サンプルモードにおいてポジ側キャパシタアレイ３２にチャージされた電圧（差動増幅器１２のコモン電位（ＶＣＭＤｒ）がオフセットされたポジ側入力電圧（Ｖｉｎｐ））を減算したポジ側出力電圧（ＶＤＡＣｏｕｔｐ）を出力することができる。また、ホールドモードにおいて、差動ＤＡ変換器１４は、比較データに応じたネガ側比較電圧から、サンプルモードにおいてネガ側キャパシタアレイ４２にチャージされた電圧（差動増幅器１２のコモン電位（ＶＣＭＤｒ）がオフセットされたネガ側入力電圧（Ｖｉｎｎ））を減算したネガ側出力電圧（ＶＤＡＣｏｕｔｎ）を出力することができる。
【００４９】
即ち、差動ＤＡ変換器１４は、ポジ側出力端３０およびネガ側出力端４０から、下記の式（１）に示されるポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ）を出力することができる。
【００５０】
【数１】
2011147117.tif 000003
【００５１】
図６は、本実施形態に係るコンパレータ１６の構成の一例を示す。コンパレータ１６は、一例として、差動アンプ６２と、ラッチ部６４とを有する。
【００５２】
差動アンプ６２は、差動ＤＡ変換器１４から出力された差動の出力電圧（ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ））を差動増幅する。ここで、差動ＤＡ変換器１４は、比較的に大きな増幅率で増幅する。差動ＤＡ変換器１４は、一例として、差動の出力電圧が、差動ＤＡ変換器１４の１ビット分の出力電圧より小さい場合であっても、少なくとも後段のラッチ部６４が論理値を取得できる電圧まで増幅する。
【００５３】
ラッチ部６４は、差動アンプ６２の出力電圧を論理値として取得し、取得した論理値を保持する。そして、コンパレータ１６は、保持している論理値を、ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ）の何れが大きいかを表す比較結果として制御部１８に出力する。
【００５４】
差動アンプ６２は、一例として、ポジ側トランジスタ７２と、ネガ側トランジスタ７４と、ポジ側出力抵抗７６と、ネガ側出力抵抗７８と、定電流源８０とを含む。ポジ側トランジスタ７２およびネガ側トランジスタ７４は、一例として、同種類のＦＥＴである。また、ポジ側出力抵抗７６およびネガ側出力抵抗７８は、抵抗値が等しい。
【００５５】
ポジ側トランジスタ７２は、ゲートがポジ側出力電圧（ＶＤＡＣｏｕｔｐ）の入力端に接続され、ドレインがポジ側出力抵抗７６を介してドレイン側電源（ＶＤＤ）に接続される。また、ネガ側トランジスタ７４は、ゲートがネガ側出力電圧（ＶＤＡＣｏｕｔｎ）の入力端に接続され、ドレインがネガ側出力抵抗７８を介してドレイン側電源（ＶＤＤ）に接続される。
【００５６】
また、ポジ側トランジスタ７２のソースおよびネガ側トランジスタ７４のソースは、共通に接続され、定電流源８０に接続される。このような差動アンプ６２は、ポジ側トランジスタ７２とネガ側トランジスタ７４とが、互いに反転した動作を行って、差動の出力電圧（ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ））を差動増幅することができる。
【００５７】
ここで、このようなコンパレータ１６は、差動アンプ６２のエフェクティブ電圧（Ｖｅｆｆ）に応じて、発生するノイズの大きさが変化することが知られている。従って、コンパレータ１６は、差動アンプ６２のエフェクティブ電圧（Ｖｅｆｆ）を変化させて最適値に設定することにより、ノイズを抑制することができる。
【００５８】
コンパレータ１６に与えられる差動の出力電圧（ポジ側出力電圧（ＶＤＡＣｏｕｔｐ）およびネガ側出力電圧（ＶＤＡＣｏｕｔｎ））は、下記の式（１）により表される。
【００５９】
【数２】
2011147117.tif 000004
【００６０】
また、差動ＤＡ変換器１４は、例えば、ポジ側参照電位（ＶＲＥＦＰ）、ネガ側参照電位（ＶＲＥＦＮ）およびコモン電位（ＶＣＭＤＡＣ）が下記の式（２）の関係を満たすように設計される。
【００６１】
【数３】
2011147117.tif 000005
【００６２】
また、差動ＤＡ変換器１４に入力されるポジ側入力電圧（Ｖｉｎｐ）およびネガ側入力電圧（Ｖｉｎｎ）は、差動電圧であるので、下記の式（３）の関係を満たす。
【００６３】
【数４】
2011147117.tif 000006
【００６４】
コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）は、ポジ側入力端の電位とネガ側入力端の電位の中点電位である。従って、上記の式（１）、式（２）および式（３）から、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）は、下記式（４）のように表される。
【００６５】
【数５】
2011147117.tif 000007
【００６６】
また、コンパレータ１６に入力される差動の出力電圧（Ｖｄｉｆｆｃｏｍｐｉｎ）は、下記の式（５）のように表される。
【００６７】
【数６】
2011147117.tif 000008
【００６８】
式（５）には、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）が含まれていない。従って、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）は、コンパレータ１６に入力される差動の出力電圧（Ｖｄｉｆｆｃｏｍｐｉｎ）から独立に制御できることがわかる。
【００６９】
ここで、差動アンプ６２のエフェクティブ電圧（Ｖｅｆｆ）は、差動アンプ６２の入力段のＦＥＴのゲート−ソース間電圧（ＶＧＳ）から閾値電圧（ＶＴ）を減じた値である。コンパレータ１６に入力される差動の出力電圧（Ｖｄｉｆｆｃｏｍｐｉｎ）は逐次比較処理により最終的に０となる。従って、本実施形態に係るＡＤ変換装置１０においては、差動アンプ６２の入力段のＦＥＴのゲート−ソース間電圧（ＶＧＳ）は、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）と一致するとみなされる。このことから、差動アンプ６２のエフェクティブ電圧（Ｖｅｆｆ）は、式（６）のように表される。
【００７０】
【数７】
2011147117.tif 000009
【００７１】
この式（６）に示されるように、差動アンプ６２のエフェクティブ電圧（Ｖｅｆｆ）は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を変化させることによって、変化することが分かる。従って、本実施形態に係る設定部２０は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を変化させることによって、コンパレータ１６において発生するノイズをより小さくすることができる。
【００７２】
以下、設定部２０による設定について更に説明する。設定部２０は、コンパレータ１６のコモン電位の目標値を受け取る。例えば、設定部２０は、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）と同一の場合よりもコンパレータ１６において発生するノイズを低減させるコンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を、目標値として受け取る。例えば、設定部２０は、一例として、測定値または設計値等に基づき算出された目標値を受け取る。設定部２０は、目標値をデジタル値で受け取ってもよいし、アナログ電圧で受け取ってもよい。
【００７３】
そして、設定部２０は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を、コンパレータ１６のコモン電位の目標値に応じて設定する。即ち、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を目標値に一致させるように、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を設定する。
【００７４】
この場合において、設定部２０は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を互いに異なる電位に設定する。これにより、設定部２０は、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）をダイナミックレンジが最大となるように固定した状態で、差動増幅器１２のコモン電位（ＶＣＭＤＡＣ）を調整して、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を目標値に一致させることができる。従って、このような設定部２０によれば、差動ＤＡ変換器１４のダイナミックレンジを変更せずに、コンパレータ１６において発生するノイズを低減することができる。
【００７５】
また、差動ＤＡ変換器１４のダイナミックレンジを最も広く設定する場合、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）は、ポジ側参照電位（ＶＲＥＦＰ）とネガ側参照電位（ＶＲＥＦＮ）との中点電位に設計される。このような場合、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）および差動増幅器１２のコモン電位（ＶＣＭＤｒ）の関係は、上述した式（４）の関係を満たす。
【００７６】
そこで、設定部２０は、一例として、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の２倍から差動増幅器１２のコモン電位（ＶＣＭＤｒ）を減じた電位が、コンパレータ１６のコモン電位の目標値に一致するように、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を設定する。これにより、設定部２０は、差動ＤＡ変換器１４のダイナミックレンジを広く設定した条件の下で、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を目標値に一致させることができる。
【００７７】
図７は、本実施形態に係る設定部２０の構成の第１例を示す。第１例に係る設定部２０は、第１電圧発生部８２と、コモン発生部８４とを有する。第１電圧発生部８２は、コンパレータ１６のコモン電位の目標値に対応する電位を出力する。
【００７８】
コモン発生部８４は、差動ＤＡ変換器１４から、この差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を入力する。そして、コモン発生部８４は、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の２倍の電位から第１電圧発生部８２から発生された電位を減じた電位を、差動増幅器１２のコモン電位（ＶＣＭＤｒ）として発生する。
【００７９】
コモン発生部８４は、一例として、２倍演算部８６と、減算部８８とを含む。２倍演算部８６は、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を２倍に演算する。減算部８８は、２倍演算部８６から出力された電圧と第１電圧発生部８２から出力された電圧を減算して、差動増幅器１２のコモン電位（ＶＣＭＤｒ）として出力する。
【００８０】
このような第１例に係る設定部２０は、予め定められた差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）およびコンパレータ１６のコモン電位の目標値に基づいて、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）が目標値に一致するように、差動増幅器１２のコモン電位（ＶＣＭＤｒ）を設定することができる。従って、設定部２０は、差動ＤＡ変換器１４のダイナミックレンジを変更せずに、コンパレータ１６において発生するノイズを低減することができる。
【００８１】
なお、設定部２０は、差動増幅器１２がコモン電位（ＶＣＭＤｒ）を外部から設定するための設定端を有する場合には、当該設定端に対して、発生した差動増幅器１２のコモン電位（ＶＣＭＤｒ）を印加する。これに代えて、設定部２０は、差動増幅器１２内の電流源に流れる電流量または差動増幅器１２内の出力抵抗の抵抗値等を制御して、コモン電位（ＶＣＭＤｒ）を設定してもよい。
【００８２】
図８は、本実施形態に係る設定部２０の構成の第２例を示す。第２例に係る設定部２０は、図７に示した第１例に係る設定部２０と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。
【００８３】
第２例に係る設定部２０は、第２電圧発生部９０を更に含む。第２電圧発生部９０は、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を出力する。第２電圧発生部９０は、一例として、ポジ側参照電位（ＶＲＥＦＰ）とネガ側参照電位（ＶＲＥＦＮ）と中点電位を出力する。また、本変形例において、コモン発生部８４は、第２電圧発生部９０から出力された差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を入力して、差動増幅器１２のコモン電位（ＶＣＭＤｒ）として発生する。
【００８４】
このような第２例に係る設定部２０は、差動増幅器１２および差動ＤＡ変換器１４のそれぞれに対して、独立にコモン電位を与えることができる。これにより、第２例に係る設定部２０は、差動ＤＡ変換器１４のダイナミックレンジを適した範囲に設定することができるとともに、コンパレータ１６により発生するノイズを抑制することができる。
【００８５】
図９は、本実施形態に係る設定部２０の構成の第３例を示す。第３例に係る設定部２０は、図７に示した第１例に係る設定部２０と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。
【００８６】
第３例に係るコモン発生部８４は、差動増幅器１２から、この差動増幅器１２のコモン電位（ＶＣＭＤｒ）を入力する。そして、コモン発生部８４は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）と第１電圧発生部８２から発生された電位とを加算した電位の１／２倍の電位を、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）として発生する。
【００８７】
コモン発生部８４は、一例として、１／２倍演算部９２と、加算部９４とを含む。１／２倍演算部９２は、差動増幅器１２のコモン電位（ＶＣＭＤｒ）と第１電圧発生部８２から出力された電圧とを加算する。加算部９４は、１／２倍演算部９２から出力された電圧を１／２倍に演算して、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）として出力する。
【００８８】
このような第３例に係る設定部２０は、予め定められた差動増幅器１２のコモン電位（ＶＣＭＤｒ）およびコンパレータ１６のコモン電位の目標値に基づいて、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）が目標値に一致するように、差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）を設定することができる。このような設定部２０は、例えば、差動増幅器１２のコモン電位（ＶＣＭＤｒ）が変更できない場合であっても、コンパレータ１６において発生するノイズを低減することができる。
【００８９】
図１０は、本実施形態の変形例に係るＡＤ変換装置１０の構成を示す。本変形例に係るＡＤ変換装置１０は、図１から図９を参照して説明したＡＤ変換装置１０と略同一機能及び構成を採るので、以下相違点を除き説明を省略する。
【００９０】
本変形例に係るＡＤ変換装置１０は、ノイズ測定部９６を更に備える。ノイズ測定部９６は、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）に対する当該ＡＤ変換装置１０のノイズを測定する。例えば、ノイズ測定部９６は、当該ＡＤ変換装置１０のキャリブレーション等において、コンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を変化させながら、当該ＡＤ変換装置１０のＳ／Ｎ比を測定する。
【００９１】
そして、ノイズ測定部９６は、当該ＡＤ変換装置１０のノイズが予め定められた基準値より小さくなるコンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を検出する。この場合において、ノイズ測定部９６は、当該ＡＤ変換装置１０のノイズが最も小さくなるコンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を検出してもよい。
【００９２】
設定部２０は、ノイズが予め定められた基準値より小さくなるコンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）の値をノイズ測定部９６から受け取る。そして、設定部２０は、当該ＡＤ変換装置１０の動作時において、ノイズが予め定められた基準値より小さくなるコンパレータ１６のコモン電位（ＶＣＭｃｏｍｐｉｎ）を目標値として、差動増幅器１２のコモン電位（ＶＣＭＤｒ）および差動ＤＡ変換器１４のコモン電位（ＶＣＭＤＡＣ）の少なくとも一方を設定する。
【００９３】
このような変形例に係るＡＤ変換装置１０は、例えば使用環境および個体差等に関わらず、コンパレータ１６において発生するノイズを小さくして、精度の良くアナログデジタル変換をすることができる。
【００９４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００９６】
１０  ＡＤ変換装置
１２  差動増幅器
１４  差動ＤＡ変換器
１６  コンパレータ
１８  制御部
２０  設定部
３０  ポジ側出力端
３２  ポジ側キャパシタアレイ
３４  ポジ側切替部
３６  ポジ側サンプル用スイッチ
４０  ネガ側出力端
４２  ネガ側キャパシタアレイ
４４  ネガ側切替部
４６  ネガ側サンプル用スイッチ
５０  スイッチコントローラ
６２  差動アンプ
６４  ラッチ部
７２  ポジ側トランジスタ
７４  ネガ側トランジスタ
７６  ポジ側出力抵抗
７８  ネガ側出力抵抗
８０  定電流源
８２  第１電圧発生部
８４  コモン発生部
８６  ２倍演算部
８８  減算部
９０  第２電圧発生部
９２  １／２倍演算部
９４  加算部
９６  ノイズ測定部
【図１】
2011147117.tif 000010
【図２】
2011147117.tif 000011
【図３】
2011147117.tif 000012
【図４】
2011147117.tif 000013
【図５】
2011147117.tif 000014
【図６】
2011147117.tif 000015
【図７】
2011147117.tif 000016
【図８】
2011147117.tif 000017
【図９】
2011147117.tif 000018
【図１０】
2011147117.tif 000019