(57)【要約】【課題】電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を得る。【解決手段】Ｓｉ基板の凹凸パターン表面に不純物イオンがドープされ、Ｓｉ基板の膜厚方向の不純物イオン濃度の分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを有し、ピークの不純物濃度は１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である電鋳用原盤。【選択図】図１
2011119009.tif 000002
【特許請求の範囲】
【請求項１】
両主面を有するＳｉ基板の一方の主面に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って凹凸パターンが形成され、
該凹凸パターン表面に不純物イオンがドープされ、
前記Ｓｉ基板の膜厚方向の不純物イオン濃度の分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを有し、
該ピークの不純物濃度は１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である電鋳用原盤。
【請求項２】
前記不純物は、リンもしくはリンを含む化合物であることを特徴とした請求項１に記載の原盤。
【請求項３】
前記不純物は、ヒ素、ホウ素を含むことを特徴とした請求項１に記載の原盤。
【請求項４】
前記不純物は、アンチモン、スズ、ガリウム、アルミニウム、リチウムを含むことを特徴とした請求項１に記載の原盤。
【請求項５】
Ｓｉ基板上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、Ｓｉ基板をエッチングしてＳｉ基板に凹凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去し、
該凹凸パターン表面に不純物イオンのドーピングを行い、該凹凸パターンの表面改質を行うことを含む電鋳用原盤の製造方法。
【請求項６】
前記不純物は少なくともリンを含み、不純物イオンのドーピングを行った後、該凹凸パターン表面をさらに加熱に供し、ドープされた不純物イオンを熱拡散させることにより、不純物を再配列せしめ、表面酸化膜層を除去する請求項５に記載の方法。
【請求項７】
前記不純物イオンのドーピングは、５ｋｅＶないし２０ｋｅＶの注入エネルギーで行われる請求項５に記載の方法、
【請求項８】
前記マスク層は、炭素マスク層とケイ素マスク層の積層である請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録層表面にディスクリートトラックまたはビットパターンを有する磁気記録媒体を製造するための技術に係り、特に、ディスクリートトラック形状またはビットパターン形状を転写する樹脂スタンパを複製するためのマザースタンパを形成する際に使用される電鋳用原盤に関する。
【背景技術】
【０００２】
本発明は、近年のＨＤＤのトラック密度の向上においては、隣接トラックとの干渉という問題が顕在化している。特に記録ヘッド磁界フリンジ効果による書きにじみの低減は重要な技術課題である。記録トラック間を物理的に分離するディスクリートトラック型パターン媒体（ＤＴＲ媒体）は、記録時におけるサイドイレース現象、再生時に隣接トラックの情報が混合するサイドリード現象を低減できるため、クロストラック方向の密度を高めることが可能となり、高密度磁気記録媒体として有望である。さらにビット方向にも物理的に分断したビットパターンド媒体（ＢＰＭ）は、記録が室温で消失してしまう熱揺らぎ現象及び媒体ノイズを抑制できる高密度磁気記録媒体として提案されている（例えば特許文献１参照）。
【０００３】
ＤＴＲ媒体、ＢＰＭはエッチング加工技術を用いて作製するため、製造コストの増大が危惧されている。そこで、ＥＢ（電子線）描画によって得られた微細パターンを原盤に転写し、原盤からＮｉスタンパを電鋳により複製し、Ｎｉスタンパを射出成形機に導入し、樹脂スタンパを射出成形にて大量作製し、その樹脂スタンパを用いたＵＶ（紫外線硬化）インプリントでＤＴＲ媒体、ＢＰＭを作製する事を考案した。この方法は安価に大量にＤＴＲ媒体、ＢＰＭを作製できるが、光ディスクで形成するパターンの１／１０以下の微細パターンを転写する必要があるため、記録密度の増加に伴いパターンを微細化していくと、原盤からＮｉスタンパを電鋳して複製することが困難になることがわかった。原盤に用いているＳｉウエハは単結晶でエッチングに異方性を持つため、矩形性の高いパターンが得られる。また、Ｎｉ電鋳膜と比べてＳｉウエハは硬度が高いため、原盤からＮｉ電鋳膜（ファザースタンパ）を剥離する際、矩形性の高い場所で電鋳膜がＳｉ原盤に引きずられてバリが発生してしまうことがわかった。また、電鋳を行うための導電化膜をスパッタ法で成膜した場合、パターン凹部より凸部の成膜速度が速いため、微細パターンの開口部がふさがれて空洞（す）が発生してしまい、原盤凹部に電鋳膜が形成されずにパターン転写不良が発生することが確認された。また、電鋳による複製時に、導電化膜と電鋳膜との密着性が弱い箇所で導電化膜が剥がれ、導電化膜分の凹凸差が発生していることが確認された。スタンパの凹凸高さムラはＤＴＲ媒体、ＢＰＭ作製時にパターン形成不良を招くため、オントラックでのＢＥＲ（ビットエラーレート）低下の原因となっていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５７５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の電鋳用原盤は、両主面を有するＳｉ基板の一方の主面に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って凹凸パターンが形成され、
該凹凸パターン表面に不純物イオンがドープされ、
前記Ｓｉ基板の膜厚方向の不純物イオン濃度の分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを有し、
該ピークの不純物濃度は１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である。
【０００７】
本発明の電鋳用原盤の製造方法は、
Ｓｉ基板上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、Ｓｉ基板をエッチングしてＳｉ基板に凹凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去し、
該凹凸パターン表面に不純物イオンのドーピングを行い、該凹凸パターンの表面改質を行うことを含む。
【発明の効果】
【０００８】
本発明によれば、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤が得られる。
【図面の簡単な説明】
【０００９】
【図１】本発明の電鋳用原盤の製造方法の一例を表す図である。
【図２】記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図である。
【図３】記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図である。
【図４】ファザースタンパ及びマザースタンパの製造工程を表す図である。
【図５】ＤＴＲ媒体、ＢＰＭの製造方法を表す図である。
【図６】電鋳後凹凸高さと原盤凹部幅の関係を表すグラフである。
【発明を実施するための形態】
【００１０】
本発明の電鋳用原盤は、ディスクリートトラック形状を転写する樹脂スタンパを複製するためのマザースタンパを形成する際に使用され、両主面を有するＳｉ基板の一方の主面に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）に従った凹凸パターンが形成されている。また、この凹凸パターン表面には不純物イオンがドーピングされており、Ｓｉ基板中の膜厚方向の不純物イオンの濃度分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを有し、このピークの不純物濃度が１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である。
【００１１】
また、本発明の電鋳用原盤の製造方法は、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）が凹凸で形成されている上記電鋳用原盤を製造するための方法であって、
Ｓｉ基板上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
マスクパターンを介して、Ｓｉ基板をエッチングしてＳｉ基板に凹凸パターンを形成し、
ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去し、
凹凸パターン表面に不純物イオンのドーピングを行い、該凹凸パターンの表面改質を行うことを含む。
【００１２】
本発明に係る原盤を用いると、微細パターンも電鋳可能であり、エッチング後のSi基板をイオンドーピングすることにより、パターン矩形性が緩和される。これにより、ＥＢ描画パターンをエッチングしてパターン転写を行い作製された原盤とは異なり、電鋳時のバリ発生が抑制されると同時に、不純物によりSi原盤表面を低抵抗化させることができるので、電鋳用の導電化膜をスパッタする必要がない。導電化膜をスパッタする工程を入れずに電鋳可能なため、より微細パターンへの電鋳が可能になる。また、導電化膜をスパッタする際に微細なパターンの溝表面に導電化膜が埋まり、空洞が発生することもなくなる。さらに電鋳した後に得られる電鋳膜の剥離ムラを抑制することができる。
【００１３】
また、本発明の方法を用いると、上記原盤を簡便に製造することが可能である。
【００１４】
以下、図１を参照し、本発明の原盤の製造方法をより詳細に述べる。
【００１５】
（マスク層形成工程）
図１（ａ）ないし図１（ｇ）は、本発明の電鋳用原盤の製造方法の一例を表す図を示す。
【００１６】
まず、図１（ａ）に示したように、基板として６インチ径のＳｉ基板１を用意し、基板１上にマスク層４を形成した。
【００１７】
Ｓｉ基板１は不純物濃度が低い基板を用いることが好ましい。１０ｎｍ以下のパターンを形成する際に、基板不純物が増えると、パターンばらつきが大きくなる。マスク層４は、エッチング選択比がＥＢ描画レジストより高く、Ｓｉ基板１よりエッチング選択比が低いことが好ましい。マスク層の層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、ＥＢ描画レジストよりエッチングレートが大であることをいう。簡便にフッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。マスク層４として、炭素（Ｃ）層２とケイ素（Ｓｉ）層３の積層を用いることでアスペクト比の高いマスクを作製することができる。ＳｉとＣは、例えばＤＣ２００Ｗ，  ０．６Ｐａの条件でそれぞれ３ｎｍ，  ４０ｎｍを成膜する。Ｓｉ層３のＳｉはＥＢ描画レジストよりフッ素系ガスでの反応性イオンエッチング（ＲＩＥ）レートが大であり、Ｃ層２のＣはＳｉ層３のＳｉより酸素ガスでのＲＩＥレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層４の厚みは、２ｎｍ未満では均一な膜が得られない傾向があり、５０ｎｍを超えるとラフネスが増大する傾向があるため、各々２ｎｍないし５０ｎｍが好ましい。さらに、マスク層４の厚みは、所望のエッチングに耐え得ること、及び材料のエッチング選択比を考慮して選択することができる。
【００１８】
Ｓｉはフッ素系ガスによるＲＩＥでエッチング可能であり、酸素ガスでのエッチング耐性が高い。一方、Ｃは酸素ガスによるＲＩＥでエッチング可能であり、フッ素系ガスでのエッチング耐性が高い。したがって、ＳｉとＣによるマスク構成は簡便にアスペクト比の高いマスクを作製ができるといえる。
【００１９】
（レジストパターニング工程）
日本ゼオン社製のレジストＺＥＰ−５２０Ａをアニソールで２倍に希釈し、０．０５μｍのフィルタでろ過したものをマスク層４上にスピンコートした後、２００℃で３分間プリベークして、厚さ約３０ｎｍのレジスト層５を形成した（図１（ａ））。続けて、ＺｒＯ／Ｗ熱電界放射型の電子銃エミッターを有する電子ビーム描画装置１５を用い、加速電圧５０ｋＶの条件で、基板上のレジストに所望のパターンを直接描画した。
【００２０】
描画時には、パターンを描画するための信号と、描画装置のステージ駆動系（少なくとも一方向の移動軸の移動機構と回転機構とを有する、いわゆるＸ−θステージ駆動系）へ送る信号と、電子ビームの偏向制御信号とを同期させて発生する信号源を用いた。描画中は線速度５００ｍｍ／ｓのＣＬＶ（Ｃｏｎｓｔａｎｔ  Ｌｉｎｅａｒ  Ｖｅｌｏｃｉｔｙ）でステージを回転させるとともに、半径方向にもステージを移動させた。また、１回転毎に電子ビームに偏向をかけて、同心円をなすトラック領域を描画した。なお、１回転あたり７．８ｎｍずつ送り、１０周で１トラック（１アドレスビット幅に相当）を形成した。
【００２１】
図２に、記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図、図３に、記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図を各々、示す。
【００２２】
上記描画パターンとして、例えば、図２に示すように、データ領域に設けられたトラックパターン１１と、サーボ領域に設けられたプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン、あるいは、図３に示すように、データ領域に設けられたビットパターン１１’と、サーボ領域に設けられた例えばプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン等が挙げられる。
【００２３】
続けて、現像液ＺＥＤ−Ｎ５０（日本ゼオン社製）に９０秒間浸漬してレジストを現像した後、ＺＭＤ−Ｂ（日本ゼオン社製）に９０秒間浸漬してリンスを行い、エアーブローにより乾燥させ、レジストパターニングを行って、レジストパターン５’を得た（図１（ｂ））。
【００２４】
（エッチング工程）
レジストパターン５’を基にＩＣＰエッチング装置を用いてマスク層１のＳｉをエッチングする。例えば、プロセスガスＣＦ４、チャンバー圧０．１Ｐａ  アンテナ電力１００  Ｗ  バイアス電力５Ｗとし、Ｓｉ層３をエッチングし、Ｓｉパターン３’を得る（図１（ｃ））。続けて、Ｓｉパターン３’を基に酸素ガスでＣ層２をエッチングする。例えば、プロセスガスＯ２、チャンバー圧０．１Ｐａ  アンテナ電力１００  Ｗ  バイアス電力５Ｗとし、Ｃ層をエッチングし、Ｃパターン２’を得る。このプロセスにより、ＥＢ描画レジストパターン５’も同時に除去される（図１（ｄ））。次にＣパターン２’を基にＳｉ基板１をエッチングする。例えば、プロセスガスＣＦ４、チャンバー圧０．１Ｐａ  アンテナ電力１００  Ｗ  バイアス電力５Ｗとし、Ｓｉ基板１をエッチングする。このプロセスにより、Ｓｉパターン３’も同時に除去される（図１（ｅ））。
【００２５】
（アッシング工程）
酸素ガスでＩＣＰエッチング装置を用いてＣパターン２’を除去する。例えば、プロセスガスＯ２、チャンバー圧０．１Ｐａ  アンテナ電力４００  Ｗ  バイアス電力０Ｗとし、Ｃパターン２’を除去する。こうして、Ｓｉ基板からなる凹凸で形成されている原盤を得る（図１（ｆ））。また、この酸素ガスのＲＩＥによって基板表面から５ｎｍ程度はＳｉの酸化物層となる。
【００２６】
（表面改質工程）
エッチングされたＳｉ基板に不純物をイオン注入する（図１（ｇ））。このとき凹凸パターン６の矩形性も緩和される。この表面改質工程によって電鋳時のバリ発生が抑制できる。この形状変形は圧縮応力に起因するものと考えられるが、注入エネルギーによって応力を制御することができるため、矩形性も制御することができる。さらに熱拡散によって不純物を再分布させることによって電気的特性を持たせることができる。このようにＳｉ基板表面に不純物がドーピンクされた低抵抗領域７を作成し、Ｓｉ基板自体に電気的特性を持たせることによって、パターン上に導電化膜を成膜することなく電鋳が可能になるため、導電化膜による空洞の発生が抑制される。一方、微細パターン形成には不純物濃度の低いＳｉ基板を用いる必要があるため基板の一部に電極をとって基板全体に電子の供給を行うことは困難であり、イオン注入では電鋳面となるパターン最表面の抵抗を下げる必要がある。ここで、電鋳を行うには凹凸パターン表面近傍の不純物濃度が１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である。不純物濃度を１×１０２０個／ｃｍ３以上とすることで、基板の抵抗率は１×１０−３Ωｃｍ以下となるため、電鋳膜を得ることができる。また、不純物濃度を２×１０２１個／ｃｍ３より高くすると、不純物が固溶し、固溶部分と非固溶部分で抵抗分布が発生してしまう。
【００２７】
また、電気的特性を持たせるには、不純物濃度のピーク位置を凹凸パターン表面近傍、すなわち凹凸表面から膜厚方向の深さ４０ｎｍまでの間とすることが好ましい。不純物濃度のピーク位置が凹凸パターン表面から深さ４０ｎｍを超えるとなると、パターン最表面での抵抗を１×１０２０個／ｃｍ３以上とすることが困難となる。不純物濃度のピーク位置は注入エネルギーと相関があり、注入エネルギーが大きくなるほど、不純物濃度のピーク位置が表面近傍から離れていく。
【００２８】
不純物としてはリン（Ｐ），ホウ素（Ｂ），ヒ素（Ａｓ），アンチモン（Ｓｂ），スズ（Ｓｎ），ガリウム（Ｇａ），アルミニウム（Ａｌ），リチウム（Ｌｉ）などがあげられるが、シリコン中での固溶限が大きいＰ，Ｂ，Ａｓを用いるのが好ましい。
【００２９】
不純物にＰを用いた場合、注入エネルギーは３０ｋｅＶ以上、Ａｓを用いた場合５０ｋｅＶ以上の注入エネルギーで不純物濃度のピーク位置が４０ｎｍを超える傾向があるので、最表面で電鋳を行う程度の抵抗を得るのが困難となる傾向がある。不純物にＢを用いた場合、注入エネルギーは５０ｋｅＶ以上であると不純物濃度のピーク位置が４０ｎｍを超える傾向がある。
【００３０】
また、パターン矩形性を緩和するには、注入エネルギーを５ｋｅＶ以上、２０ｋｅＶ以内とすることができる。注入エネルギーが５ｋｅＶ未満では、矩形性の緩和には至らず、注入エネルギーが２０ｋｅＶを超えると、パターンダレが大きくなるため、目的のパターン転写が困難になる傾向がある。
【００３１】
また、不純物にＰを用いると、面内方向への不純物の移動が大きく、凹凸パターンのある基板に対してもパターンに対して均一に不純物を拡散させることができ、表面酸化膜とＳｉの境界に集まる傾向があるため、酸化膜を除去することにより、最表面近傍に不純物を集めることができ、不純物としてより好適である。例えば、不純物Ｐ、エネルギー１０ｋｅＶ、注入量２．２×１０１５  個／ｃｍ２としてイオン注入を行い、１０００℃の熱拡散によって不純物を再分布させた後、フッ酸によって最表面酸化膜を除去する。こうして、基板表面が不純物濃度１×１０２１個／ｃｍ３で矩形性の緩和されたＳｉ基板からなる原盤２０を作製できる。
【００３２】
マザースタンパの製造方法
続けて、図４を参照しながら、電鋳工程によるマザースタンパの製造方法を述べる。
【００３３】
図４は、ファザースタンパ及びマザースタンパの製造工程を表す図を示す。
【００３４】
原盤１（図４（ａ））表面のドーピングエリア７に電極を接触させ、スルファミン酸ニッケルメッキ液（昭和化学（株）製、ＮＳ−１６０）に浸漬し、９０分間Ｎｉ電鋳して、厚さ約３００μｍの電鋳膜２１を形成した（図４（ｂ））。電鋳浴条件は次の通りである。
【００３５】
スルファミン酸ニッケル：６００ｇ／Ｌ
ホウ酸：４０ｇ／Ｌ
界面活性剤（ラウリル硫酸ナトリウム）：０．１５ｇ／Ｌ
液の温度：５５℃
ｐＨ：４．０
電流密度：２０Ａ／ｄｍ２。
【００３６】
続けて、原盤１から電鋳膜２１を剥離する。このようにして作製したスタンパをファザースタンパと呼ぶ。原盤１とファザースタンパ２１は電鋳面で剥がすことが出来る。その後、酸素ＲＩＥ（反応性イオンエッチング）によりＮｉ製ファザースタンパ２１表面のパシベーション処理を行い、表面を酸化させ、酸化膜２１’を得る（図４（ｃ））。具体的には、酸素ガスを１００ｍｌ／ｍｉｎで導入して圧力を４Ｐａに調整したチャンバー内で１００Ｗのパワーを印加して３分間酸素ＲＩＥを行った。その後、表面に導電化膜２２をスパッタで成膜し（図４（ｄ））、電鋳することでマザースタンパ２３を得る（図４（ｅ〜ｆ））。ファザースタンパ２１とマザースタンパ２３は、酸化層２１’を境に剥がす事ができる。
【００３７】
その後、裏面研磨を行う前に、スタンパの内外径打ち抜きを行う。スタンパ表面に保護膜（商品名：Ｓｉｌｉｔｅｃｔ）を塗布した後、打ち抜き装置（ＳＩＢＥＲＴ社ＯＭＩＣＲＯＮ）にセットし、外径７５ｍｍ、内径７ｍｍのリング状金属刃をスタンパに形成されたパターンと中心が合うようにセンタリングし、打ち抜き加工を行った。打ち抜き済みのスタンパは裏面が鏡面になるように研磨した。ここでの鏡面研磨とは、光反射が可能なレベルであり、表面粗さ（Ｒａ）はおおよそ５０ｎｍ以下である。
【００３８】
磁気記録媒体の製造方法
続けて、図５を参照しながら、ＤＴＲ媒体、ＢＰＭの製造方法を述べる。
【００３９】
まず、図１ないし図４で説明した方法で作製したＮｉスタンパを射出成形装置（東芝機械製）にセットし、樹脂スタンパを作製する。成形材料は日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒであるが、帝人化成製ポリカーボネート材ＡＤ５５０３でもよい。その後、図５（ａ）に示したように、ガラス基板３１上に軟磁性層３２（ＣｏＺｒＮｂ）１２０ｎｍ、配向制御用下地層３３（Ｒｕ）２０ｎｍ、強磁性記録層３４（ＣｏＣｒＰｔ−ＳｉＯ２）１５ｎｍ、保護層３５（Ｃ）１５ｎｍを順次成膜する。その上に金属層３６（３〜５ｎｍ）を成膜する。金属層３６に使用される金属は２Ｐ（フォトポリマー）剤との密着性が良く、図５（ｇ）の工程でＨｅ＋Ｎ２ガスによるエッチング時に完全に剥離可能な材料である。具体的には、ＣｏＰｔ、Ｃｕ、Ａｌ、ＮｉＴａ、Ｔａ、Ｔｉ、Ｓｉ、Ｃｒ、ＮｉＮｂ、及びＺｒＴｉなどである。このうち、２Ｐ剤密着性とＨｅ−Ｎ２ガスによる剥離性のバランスが特に良いのはＣｏＰｔ、Ｃｕ、Ｓｉである。
【００４０】
なお、２Ｐ剤とは、紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。溶媒は含まない。
【００４１】
図５（ｂ）に示すように、金属層３６の上にスピンコート法で、フォトポリマー（２Ｐ）剤を厚さ５０ｎｍになるように塗布してＵＶ硬化性樹脂層３７を形成する。２Ｐ剤は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。例えば、モノマーをイソボルニルアクリレート（ＩＢＯＡ）、オリゴマーをポリウレタンジアクリレート（ＰＵＤＡ）、重合開始剤としてダロキュア１１７３とし、組成はＩＢＯＡ８５％、ＰＵＤＡ１０％、重合開始剤５％としたものを用いる。その後、前記樹脂スタンパ３８を用いて、ＵＶ硬化性樹脂層３７にインプリントを行う（図５（ｃ））。
【００４２】
続けて酸素ガスを用いて、ＩＣＰエッチング装置でインプリント残渣を除去する。例えば、プロセスガス酸素、チャンバー圧  ２ｍＴｏｒｒ、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗとし、エッチング時間３０秒でインプリントプロセスで形成された残渣を除去する（図５（ｄ））。
【００４３】
続けて金属層３６をＡｒガスを用いたイオンビームエッチングでエッチングする（図５（ｅ））。この工程は必ずしも必要なわけではなく、例えばインプリント残渣除去工程（図５（ｄ））で異方性を上げたエッチング（例えばＩＣＰ条件のＰｌａｔｅｎ  ＲＦを３００Ｗ程度まで大きくする）を行う事で金属層３６もエッチングできるので、省略可能となる。金属層３６にＳｉを用いた場合はＣＦ４ガスを用いたイオンビームエッチングも使う事ができる。
【００４４】
インプリント残渣除去工程では、ＲＩＥ（反応性イオンエッチング）でレジストの残差除去を行う。プラズマソースは、低圧で高密度プラズマが生成可能なＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）が好適だが、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマ、一般的な並行平板型ＲＩＥ装置でも構わない。２Ｐ剤は酸素ガスを用いるのが好ましい。
【００４５】
その後、酸素ガスを用いてＩＣＰエッチング装置で保護層３５をエッチングする。プロセスガス酸素、チャンバー圧２ｍＴｏｒｒとし、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗ、エッチング時間３０秒でＣマスクを形成する（図５（ｆ））。
【００４６】
作製したＣマスク越しにＨｅ、もしくはＨｅ＋Ｎ２（混合比１：１）、を用いてイオンビームエッチングする（図５（ｇ））。ガスのイオン化にはＥＣＲを用いるのが好適である。例えばマイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングし、強磁性体記録層３４の一部を分断する凹凸１０ｎｍを形成する。強磁性記録層３４の残渣５ｎｍは、Ｈｅ＋Ｎ２曝露による効果で磁性失活した磁性失活層３４’となる。
【００４７】
この時、同時に（図５（ａ））の工程で成膜した金属層３６（例えばＣｕ）を完全に除去するのがポイントとなる。次のＣマスク除去工程で酸素ガスによるＲＩＥを用いるのだが、金属層３６を残した状態だと、金属層で守られたＣマスクの剥離ができなくなるからである。
【００４８】
その後、酸素ガスを用いたＲＩＥで、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒でＣマスク剥離を行う（図５（ｈ））。Ｃマスクは、酸素プラズマ処理を行うことで容易に剥離することが可能である。この時、垂直記録媒体の表面にあるカーボン保護層も剥離される。
【００４９】
最後にＣＶＤで表面Ｃ保護膜３９を４ｎｍ形成し（図５（ｉ））、潤滑剤を塗布することでＤＴＲ媒体４０、ＢＰＭを得る。
【００５０】
Ｃ保護膜は、凹凸へのカバレッジを良くするためにＣＶＤ法で成膜することが望ましいが、スパッタ法、真空蒸着法でも構わない。ＣＶＤ法でＣ保護膜を形成した場合、ｓｐ３結合炭素を多く含むＤＬＣ膜が形成される。膜厚は２ｎｍ以下だとカバレッジが悪くなり、１０ｎｍ以上だと、記録再生ヘッドと媒体との磁気スペーシングが大きくなってＳＮＲが低下するので好ましくない。また、保護層上には、潤滑層を設けることができる。潤滑層に使用される潤滑剤としては、従来公知の材料、例えばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。
【００５１】
実施例
実施例１  
（原盤の作成例）
図１に示した方法で原盤を作製した。イオン注入の不純物にはＰを用い注入エネルギーを１０ｋｅＶとした。イオンドーピング後に熱拡散による不純物の再配列を行い、表面酸化膜層をフッ酸で除去した後に、ＳＩＭＳ（二次イオン質量分析）を用いて不純物濃度の測定を行い、表面から５ｎｍの位置で１．０×１０２１個／ｃｍ３が得られていることが確認できた。また、イオンドーピング前後でＴＥＭ（透過型電子顕微鏡）による断面観察を行ったところ、イオンドーピング後に矩形性が緩和されていることが確認できた。
【００５２】
イオンドーピングには、アルバック社製ＩＭＸ−３５００ＲＳを使用した。
【００５３】
実施例２  
（原盤及びファザースタンパの作成例）
実施例１と同様の方法で原盤を作製した。注入エネルギーを１０ｋｅＶに固定し、注入量を変えて不純物ピーク濃度を１×１０２０  個／ｃｍ３から２×１０２１個／ｃｍ３まで変えた原盤を用意した。続けて図５に示した方法でファザースタンパを作製したところ、ファザースタンパが作製可能であることが確認できた。
【００５４】
比較例１
（不純物濃度が１×１０２０個／ｃｍ３未満の例）
実施例２の不純物濃度を１×１０１９  個／ｃｍ３、５×１０１９  個／ｃｍ３とした以外、実施例２と同様の方法でファザースタンパを作製した。不純物濃度を５×１０１９  個／ｃｍ３とした場合、ファザースタンパ作製における電鋳時の電流値が実施例２より高くなり、抵抗が高くなっていることが確認された。また、作製後のファザースタンパのパターンに欠損が見られ、均一な電鋳が行えていないことが確認された。また、不純物濃度を１×１０１９  個／ｃｍ３とした場合、抵抗がさらに上がり、電鋳が行えなかった。
【００５５】
比較例２
（不純物濃度が２×１０２１個／ｃｍ３より大きい例）
実施例２の不純物濃度を３×１０２１  個／ｃｍ３とした以外、実施例２と同様の方法でファザースタンパを作製した。作製したファザースタンパは、パターン欠損が見られ、均一な電鋳が行えていないことが確認された。原盤の断面ＴＥＭ観察を行ったところ、固溶限界以上の不純物ドーピングによるものと思われる不純物の析出が確認され、ファザースタンパのパターン欠損と対応が見られた。
【００５６】
実施例３
（原盤（注入エネルギー）とファザースタンパ作成例）
実施例１と同様の方法で原盤を作製した。不純物のピーク濃度を１×１０２１個／ｃｍ３に固定し、注入エネルギーを５ｋｅＶから２０ｋｅＶまで変えた原盤を用意した。続けて、図５に示した方法でファザースタンパを作製し、用いた原盤の不純物濃度およびそのピーク位置をＳＩＭＳ（二次イオン質量分析計）で確認した。また、注入後の原盤形状をＡＦＭ（原子間力顕微鏡）で確認した。
【００５７】
得られた結果を下記表１に示す。
【表１】
2011119009.tif 000003
【００５８】
不純物濃度ピーク位置は４０ｎｍ以下であり、いずれも電鋳可能であった。
【００５９】
イオン注入前後で形状（矩形成）の変化が確認でき、ファザースタンパにバリがないことを確認した。  
比較例３
（注入エネルギー５ｋｅＶ以下の例）
実施例３の注入エネルギーを１ｋｅＶ、３ｋｅＶとした以外、実施例３と同様の方法でファザースタンパを作製した。
【００６０】
イオン注入前後で形状の変化が見られず、ファザースタンパ凸部にバリ発生していた。
【００６１】
比較例４
（注入エネルギー２０ｋｅＶ以上の例）
実施例３の注入エネルギーを４０ｋｅＶから１００ｋｅＶまで変えた以外、実施例３と同様の方法でファザースタンパを作製した。
【００６２】
イオン注入前後で大きく形状が変化していた。また、注入エネルギーが３０ｋｅＶでファザースタンパにパターン欠損が見られ、４０ｋｅＶ以上で電鋳が行えなかった。
【００６３】
実施例４
（原盤（微細パターン）及びファザースタンパの作成例）
実施例１と同様の方法で原盤を作製した。続けて図４に示した方法でファザースタンパを作製した。また、それぞれ原盤の凹部幅を３ｎｍ，７ｎｍ，１０ｎｍ，１５ｎｍ，２０ｎｍ，２５ｎｍ，４０ｎｍ，６０ｎｍ，８０ｎｍ，１００ｎｍと変えた原盤をそれぞれ用意した。
【００６４】
得られた結果を図６に示す。
【００６５】
図６に、電鋳後凹凸高さと原盤凹部幅の関係を表すグラフを示す。
【００６６】
図６において、電鋳後高さは、原盤の凹凸高さを１として規格化している。原盤凹部幅が３ｎｍにおいても電鋳による複製が十分に行えた。
【００６７】
比較例５
（導電化膜スパッタ及びファザースタンパの例）
イオンドーピングでの表面改質工程を入れない以外、図１に示した方法で原盤を作製し、図４に示した方法でファザースタンパを作製した。実施例４と同様に原盤の凹部幅を３ｎｍ，７ｎｍ，１０ｎｍ，１５ｎｍ，２０ｎｍ，２５ｎｍ，４０ｎｍ，６０ｎｍ，８０ｎｍ，１００ｎｍと変えた原盤をそれぞれ用意し、図６における導電化膜にはＮｉを用い、１０ｎｍの厚みで成膜した。
【００６８】
得られた結果を図６に示す。
【００６９】
図示するように、凹部幅が２０ｎｍより狭くなると導電化膜スパッタ時に空洞が発生することから、電鋳後の凹凸高さの減少が見られ電鋳による複製が行えないことが確認された。
【００７０】
実施例５
（原盤及びマザースタンパの作成例）
実施例１と同様の方法で原盤を作製し、続けて図４の方法でマザースタンパを作製した。また、比較用に従来例としてＳｉ基板上に導電層、パターン層を成膜しない以外は図１と同様の方法で原盤を作製し、図４の方法でマザースタンパを作製した。図４における導電化膜２２にはファザースタンパ、マザースタンパいずれもＮｉを１０ｎｍの厚みで成膜した。その後マイクロマックス（ビジョンサイテック社製）による表面光学検査を行ったところ、従来例においてはパターンムラが散見された。ムラ部分をＡＦＭ（原子間力顕微鏡）で観察したところ、凹凸高さが導電化膜厚分増加していることが確認された。一方、本発明の原盤を用いたマザースタンパにおいては凹凸高さムラの無いスタンパが得られた。
【００７１】
実施例６−１
（不純物を変更した例）
実施例１と同様の方法で原盤を作製した。続けてイオン注入の不純物にはＡｓ、Ｂを用いた以外実施例１と同様の方法で原盤を作製した。不純物にＰを用いるとＳｉＯ２とＳｉの界面に不純物が集まりやすいため、Ａｓより表面近傍で不純物濃度のピークがあることが想定される。ここで、不純物ピーク濃度が１×１０２１個／ｃｍ３となるようにそれぞれの不純物でイオンドーピングを行ったが、抵抗率は、不純物にＰを用いた場合は２×１０−４Ωｃｍ、不純物にＡｓを用いた場合は７×１０−４Ωｃｍ、不純物にＢを用いた場合は６×１０−４Ωｃｍであった。イオンドーピング前後でＴＥＭによる断面観察を行ったところ、いずれもイオンドーピング後に矩形性が緩和されていることが確認でき、パターン欠損の無いファザースタンパを得ることが出来たが、不純物にＰを用いた方が低抵抗となりより安定した電流供給することができきることを確認できた。
【００７２】
実施例６−２
（不純物を変更した例）
実施例１と同様の方法で原盤を作製した。続けてイオン注入の不純物にはＳｂ，Ｓｎ，Ｇａ，Ａｌ，Ｌｉを用いた以外実施例１と同様の方法で原盤を作製した。抵抗率は、不純物にＳｂを用いた場合は１×１０−３Ωｃｍ、Ｓｎを用いた場合は１×１０−３Ωｃｍ、Ｇａを用いた場合は３×１０−３Ωｃｍ、Ａｌを用いた場合は５×１０−３Ωｃｍ、Ｌｉを用いた場合は１×１０−３Ωｃｍであった。イオンドーピング前後でＴＥＭによる断面観察を行ったところ、いずれもイオンドーピング後に矩形性が緩和されていることが確認でき、バリの無いファザースタンパを作製することができたが、パターンの一部に固溶起因と思われる欠損が見られた。不純物にＰ，Ｂ，Ａｓを用いた方がより安定した電流供給することができたが、不純物にＳｂ，Ｓｎ，Ｇａ，Ａｌ，Ｌｉを用いた場合でも、バリの無いファザースタンパを作製出来ることが確認できた。
【００７３】
実施例７
（原盤及びＤＴＲ媒体の作製）
実施例３で得られた原盤（注入エネルギー５ｋｅＶ，  １０ｋｅＶ，  ２０ｋｅＶ）とＮｉスタンパを用いてＤＴＲ媒体を作製した。
【００７４】
原盤パターンは、トラックピッチ７５ｎｍで溝幅は２５ｎｍと同様の形状が得られていた。その後、図４の工程を経てマザースタンパを作製し、図５の工程を経てＤＴＲ媒体を作製した。
【００７５】
成形材料は日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒを用いた。
【００７６】
図５（ａ）に示した媒体は、ガラス基板３１上に軟磁性層３２（ＣｏＺｒＮｂ）１２０ｎｍ、配向制御用下地層３３（Ｒｕ）２０ｎｍ、強磁性記録層３４（ＣｏＣｒＰｔ−ＳｉＯ２）１５ｎｍ、保護層３５（Ｃ）１５ｎｍを順次成膜したものを使用し、その上に２Ｐ剤との密着性を上げるための金属層３６としてＣｕを３ｎｍ成膜した。その後、スピンコート法で、２Ｐ剤を厚さ５０ｎｍになるように塗布し、前記樹脂スタンパを用いてＵＶインプリントを行った（図５（ｃ））。続けて酸素ガスを用いて、チャンバー圧  ２ｍＴｏｒｒ、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗとし、エッチング時間３０秒でインプリントプロセスで形成された残渣を除去した（図５（ｄ））。続けて金属層３６をＡｒガスを用いたイオンビームエッチングでエッチングする（図５（ｅ））。その後、酸素ガスを用いてＩＣＰエッチング装置で保護層Ｃ  ３５をエッチングする。プロセスガス酸素、チャンバー圧２ｍＴｏｒｒとし、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗ、エッチング時間３０秒でＣマスクを形成した（図５（ｆ））。作製したＣマスク越しに、Ｈｅ＋Ｎ２（混合比１：１）、を用いてイオンビームエッチングした（図５（ｇ））。ガスのイオン化にはＥＣＲを用い、マイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングし、強磁性記録層３４の一部を分断する凹凸１０ｎｍを形成した。強磁性記録層３４の残渣５ｎｍは、Ｈｅ＋Ｎ２曝露による効果で磁性失活させ、磁性失活層３４’となる。同時に（図５（ａ））の工程で成膜した金属層３６（Ｃｕ）を完全に除去した。その後、酸素ガスを用いたＲＩＥで、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒でＣマスク剥離を行い（図５（ｈ））、  ＣＶＤで表面Ｃ保護膜３５を４ｎｍ形成し（図５（ｉ））、潤滑剤を塗布することでＤＴＲ媒体４０を得た。
【００７７】
作製したＤＴＲ媒体は、トラックピッチ７５ｎｍ、記録トラック幅５０ｎｍ、溝幅２５ｎｍであった。潤滑剤を塗布し、ＨＤＤドライブに搭載して評価したところ、記録再生ヘッドの位置決め精度６ｎｍ、オントラックでのＢＥＲは−５乗が得られた。  
比較例６
（注入エネルギー２０ｋｅＶ以上とし、原盤及びＤＴＲ媒体を作製した例）
比較例４で得られた原盤（注入エネルギー３０ｋｅＶ）を用いた以外、実施例７と同様の方法でＤＴＲ媒体を作製した。
【００７８】
作製したＤＴＲ媒体は、原盤でのパターン変形が大きく、記録再生ヘッドの位置決め（サーボトラッキング）が行えなかった。
【００７９】
実施例８
（ＢＰＭの作製例）
ＥＢ描画で図３に示したパターンを描画した以外は実施例５と同様の方法でＢＰＭを作製した。作製したＢＰＭのビットサイズは３５ｎｍ  ｘ  １５ｎｍ  であった。ＢＰＭはＢＥＲの定義ができないため、信号振幅強度で比較した。一方向に着磁し、ドライブへ組み込み再生波形を観察したところ、信号振幅強度２００ｍＶが得られた。記録再生ヘッド位置決め精度は６ｎｍであった。本発明の原盤を用いることでＤＴＲ媒体と同様の作製方法でより微細なパターンとなるＢＰＭも作製できる事が判った。
【００８０】
以上のように、本発明の原盤を用いると、原盤の矩形性を緩和出来るので、Ｓｉ原盤からバリ発生を抑制した電鋳を行ってファザースタンパを形成することができる。また、Ｓｉを低抵抗化させて導電性を確保することができるので、導電化膜スパッタを行わないため、微細パターンの電鋳ができる。さらに、マザースタンパ作製時の剥離ムラによる凹凸差が抑制できる。これにより、ＤＴＲ媒体、ＢＰＭのブリッジが抑制できる。
【符号の説明】
【００８１】
１…基板、２…Ｃ層、３…Ｓｉ層、４…マスク層、５…レジスト層、６…凹凸パターン、７…低抵抗領域、２０…原盤
【図１】
2011119009.tif 000004
【図２】
2011119009.tif 000005
【図３】
2011119009.tif 000006
【図４】
2011119009.tif 000007
【図５】
2011119009.tif 000008
【図６】
2011119009.tif 000009
【手続補正書】
【提出日】平成23年1月21日(2011.1.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
両主面を有するシリコン基板の一方の主面に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って凹凸パターンが形成され、
該凹凸パターン表面に不純物イオンがドープされ、
前記Ｓｉ基板の膜厚方向の不純物イオン濃度の分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを含み、
該ピークの不純物濃度は１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である電鋳用原盤。
【請求項２】
前記不純物は、リンもしくはリンを含む化合物であることを特徴とした請求項１に記載の原盤。
【請求項３】
前記不純物は、ヒ素、ホウ素を含むことを特徴とした請求項１に記載の原盤。
【請求項４】
前記不純物は、アンチモン、スズ、ガリウム、アルミニウム、リチウムを含むことを特徴とした請求項１に記載の原盤。
【請求項５】
Ｓｉ基板上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低い電子ビーム（ＥＢ）描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、Ｓｉ基板をエッチングしてＳｉ基板に凹凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去し、
該凹凸パターン表面に不純物イオンのドーピングを行い、該凹凸パターンの表面改質を行うことを含む電鋳用原盤の製造方法。
【請求項６】
前記不純物は少なくともリンを含み、不純物イオンのドーピングを行った後、該凹凸パターン表面をさらに加熱に供し、ドープされた不純物イオンを熱拡散させることにより、不純物を再配列せしめ、表面酸化膜層を除去する請求項５に記載の方法。
【請求項７】
前記不純物イオンのドーピングは、５ｋｅＶないし２０ｋｅＶの注入エネルギーで行われる請求項５に記載の方法。
【請求項８】
前記マスク層は、炭素マスク層とケイ素マスク層の積層である請求項４に記載の方法。
【請求項９】
前記記録再生ヘッドの位置決めをするための情報は、プリアンブル、アドレス、及びバーストを含む請求項５に記載の方法。
【手続補正書】
【提出日】平成23年3月2日(2011.3.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
両主面を有するシリコン基板の一方の主面に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って凹凸パターンが形成され、
該凹凸パターン表面に不純物イオンがドープされ、
前記Ｓｉ基板の膜厚方向の不純物イオン濃度の分布は、凹凸パターン表面から膜厚方向の深さ４０ｎｍまでの間にピークを含み、
該ピークの不純物濃度は１×１０２０個／ｃｍ３ないし２×１０２１個／ｃｍ３である電鋳用原盤。
【請求項２】
前記不純物は、リンもしくはリンを含む化合物であることを特徴とした請求項１に記載の原盤。
【請求項３】
前記不純物は、ヒ素、ホウ素を含むことを特徴とした請求項１に記載の原盤。
【請求項４】
前記不純物は、アンチモン、スズ、ガリウム、アルミニウム、リチウムを含むことを特徴とした請求項１に記載の原盤。
【請求項５】
Ｓｉ基板上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低い電子ビーム（ＥＢ）描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、Ｓｉ基板をエッチングしてＳｉ基板に凹凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去し、
該凹凸パターン表面に不純物イオンのドーピングを行い、該凹凸パターンの表面改質を行うことを含む電鋳用原盤の製造方法。
【請求項６】
前記不純物は少なくともリンを含み、不純物イオンのドーピングを行った後、該凹凸パターン表面をさらに加熱に供し、ドープされた不純物イオンを熱拡散させることにより、不純物を再配列せしめ、表面酸化膜層を除去する請求項５に記載の方法。
【請求項７】
前記不純物イオンのドーピングは、５ｋｅＶないし２０ｋｅＶの注入エネルギーで行われる請求項５に記載の方法。
【請求項８】
前記マスク層は、炭素マスク層とケイ素マスク層の積層である請求項５に記載の方法。
【請求項９】
前記記録再生ヘッドの位置決めをするための情報は、プリアンブル、アドレス、及びバーストを含む請求項５に記載の方法。