(57)【要約】【課題】ＭＥＭＳデバイスの製造方法において、陽極接合の際の空気の逃げ道を確保しつつ、陽極接合に必要な電圧を小さく抑える。【解決手段】ＭＥＭＳデバイスの製造方法は、ＳＯＩ基板を用意する工程Ｓ１と、第１シリコン層を、複数の基本パターンに分割されつつ全てがブリッジ部によって接続されて全体が一体物となった形状にパターニングする工程Ｓ２と、中間絶縁層をエッチング除去することによって上記ブリッジ部の各両側の空間を連通させる工程Ｓ３と、基材と上記ＳＯＩ基板とを貼り合わせる工程Ｓ４と、電圧を印加することによって陽極接合させる工程Ｓ５と、第２シリコン層をパターニングして高架シリコン層を形成するとともに上記ブリッジ部を露出させる工程Ｓ６と、上記高架シリコン層をマスクとして上記第１シリコン層から基礎シリコン層を形成しつつ上記ブリッジ部を除去する工程Ｓ７とを含む。【選択図】図１
2011176439.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する基材上に、各々が電気的に独立した複数の基本パターンが配列され、前記基本パターンの各々においては、平面的に見て前記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層が配置され、平面的に見て前記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層が前記基礎シリコン層の前記基材から遠い側に中間絶縁層を介して配置された構造を備えるＭＥＭＳデバイスを製造するための方法であって、
第１シリコン層と第２シリコン層とで中間絶縁層を挟み込むように積層されたＳＯＩ基板を用意する工程と、
前記第１シリコン層を、平面的に見て前記複数の基本パターンに分割されつつ前記複数の基本パターンに対応する部分の全てがブリッジ部によって接続されることによって全体が一体物となった形状にパターニングする工程と、
前記中間絶縁層のうち前記ブリッジ部の下方に位置する部分をエッチング除去することによって前記ブリッジ部の各々において前記ブリッジ部の両側の空間を連通させる工程と、
前記主表面が前記第１シリコン層と当接するように、前記基材と前記ＳＯＩ基板とを貼り合わせる工程と、
前記基材と前記第１シリコン層との間に電圧を印加することによって前記基材と前記ＳＯＩ基板とを陽極接合させる工程と、
前記第２シリコン層をパターニングして前記高架シリコン層を形成するとともに前記ブリッジ部を露出させる工程と、
前記高架シリコン層をマスクとして前記第１シリコン層をパターニングすることによって、前記基礎シリコン層を形成すると同時に前記ブリッジ部を除去する工程とを含む、ＭＥＭＳデバイスの製造方法。
【請求項２】
前記複数の基本パターンの各々は長方形であり、前記複数の基本パターンは、マトリックス状に配列されている、請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項３】
前記中間絶縁層はＳｉＯ2層であり、前記ブリッジ部の両側の空間を連通させる工程は、酸を用いたエッチングによって行なわれる、請求項１または２に記載のＭＥＭＳデバイスの製造方法。
【請求項４】
前記ブリッジ部を露出させる工程より前に、前記第２シリコン層を研磨する工程を含む、請求項１から３のいずれかに記載のＭＥＭＳデバイスの製造方法。
【請求項５】
前記ブリッジ部を除去する工程は、誘導結合プラズマエッチングによって行なわれる、請求項１から４のいずれかに記載のＭＥＭＳデバイスの製造方法。
【請求項６】
主表面を有する基材と、
前記主表面上に配列され、各々が電気的に独立した複数の基本パターンとを備え、
前記基本パターンの各々は、平面的に見て前記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層と、
前記基礎シリコン層の前記主表面から遠い側に接して配置された中間絶縁層と、
前記中間絶縁層の前記主表面から遠い側に接して配置され、平面的に見て前記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層とを備え、
前記主表面は、前記基本パターン同士の間の間隙領域に、前記複数の基本パターンの全てを接続するように他の領域よりも高くなった線状のブリッジ痕跡部を有する、ＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳデバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体分野における微細加工技術を利用して、微細な機械構造を電子回路と一体化して形成するＭＥＭＳ（Micro Electro Mechanical Systems）技術が開発されており、フィルタや共振器への応用が検討されている。
【０００３】
なかでもこのようなＭＥＭＳ技術で作成されたマイクロメカニカル共振器は、リモートキーレスエントリシステム、スペクトラム拡散通信等のＲＦ無線に好適に使用される。このようなＭＥＭＳ技術で作成されたマイクロメカニカル共振器を利用したＭＥＭＳフィルタの一例が特開２００６−４１９１１号公報（特許文献１）に開示されている。この文献に記載されたＭＥＭＳフィルタ装置は、共振器を備える。この共振器に含まれる振動子は、正方形の板状のものであって、基板表面と平行で、なおかつ基板から離隔するように配置され、基板表面に連結された円柱で支持されている。共振器の各辺に対して所定間隔を隔てて対向するように形成された固定電極に交流電圧を印加することによって、この振動子と固定電極との間に静電気力が発生し、共振器が振動する仕組みとなっている。この場合、振動子の各辺の中心と角とが水平振動する。共振器同士が連結体で連結されている場合は、連結体は縦振動を伝えることとなる。
【０００４】
また、半導体プロセスと親和性が高いシリコンプロセスを用いたＲＦ−ＭＥＭＳフィルタが、橋村  昭範ら、「ねじり振動を用いたＲＦ−ＭＥＭＳフィルタの開発」，信学技報，社団法人電子情報通信学会発行，IEICE Technical Report MW2005-185(2006-3)（非特許文献１）で提案されている。この文献では、小型化と高Ｑ値化の両立にねじり振動モードを利用した共振器が有効であることが紹介されている。
【０００５】
ここで例に挙げた共振器のように、ＭＥＭＳ技術を用いて作られる装置を「ＭＥＭＳデバイス」と呼ぶ。ＭＥＭＳデバイスを製造するために、シリコン層をパターニングすることで形成した何らかの構造体と、絶縁性の表面を有する基材とを重ね合わせて接合する場合がある。そのような接合には、陽極接合が用いられる場合がある。ＭＥＭＳデバイスを製造するために従来技術に基づいて陽極接合が行なわれる例について説明する。図２４に示すように、Ｓｉ層５０３、ＳｉＯ2層５０２、Ｓｉ層５０１が順に積層された構造のＳＯＩ基板５００を用意する。Ｓｉ層５０１はのちに基材と接合されて複数のＭＥＭＳデバイスを構成するための層である。
【０００６】
Ｓｉ層５０１に対してパターニングを行なう。Ｓｉ層５０１に対するパターニングを行なった後のＳＯＩ基板５００を上から見たところを図２５に示す。Ｓｉ層５０１は複数の基本パターン５１０に分割され、マトリクス状に配列されている。１つの基本パターン５１０は外形はほぼ正方形であるが、内部には、ＭＥＭＳデバイスの一部を構成するための何らかのパターンが形成されている。ここでは、基本パターン５１０の詳細を省略して単なる正方形として表示している。基本パターン５１０同士の間は間隙５１１によって隔てられている。間隙５１１によって全ての基本パターン５１０はそれぞれ隔離されており、間隙５１１はＳＯＩ基板５００の外周にまで連通している。
【０００７】
このＳＯＩ基板５００は図２６に示すように、基材としてのガラス基板５０４と貼り合わせられる。基本パターン５１０の各々の上面がガラス基板５０４の表面と当接している。貼り合せられる際には、間隙５１１が空気の逃げ道として働く。
【０００８】
陽極接合を行なう場合、ＳＯＩ基板５００およびガラス基板５０４は貼り合わせられた状態で、加熱されつつ、図２６に示すように、Ｓｉ層５０１とガラス基板５０４との間に電圧が印加される。電圧が印加されると当接する接合面に挟まれていた空気が外部に出ようとするため、この段階においても間隙５１１が空気の逃げ道として機能する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−４１９１１号公報
【非特許文献】
【００１０】
【非特許文献１】橋村  昭範ら、「ねじり振動を用いたＲＦ−ＭＥＭＳフィルタの開発」，信学技報，社団法人電子情報通信学会発行，IEICE Technical Report MW2005-185(2006-3)
【発明の概要】
【発明が解決しようとする課題】
【００１１】
１つの面から複数のＭＥＭＳデバイスを製造するために陽極接合を行なおうとする場合には、貼合せの際およびその後の電圧印加の際に外部に逃げようとする空気の逃げ道を確保しておく必要があったため、個々のＭＥＭＳデバイスに対応する基本パターン同士の間の間隙を外周にまで連通したものとしておかなければならなかった。
【００１２】
各基本パターン５１０が間隙５１１によって完全にそれぞれ隔離されることによって、個々の基本パターン５１０は電気的に別々の存在となっていたので、これらの複数の基本パターン５１０に対して均等に電圧が印加されるようにするためには、図２６に示すようにＳｉ層５０３とガラス基板５０４との間で電圧を印加する必要があった。複数の基本パターン５１０の間に高さのばらつきがある場合には、Ｓｉ層５０１とガラス基板５０４との当接具合に不均一が生じることとなって、その結果、電流が一部の基本パターンに集中して流れる場合もあった。そのような場合には結果的に必要な電圧が大きくなってしまっていた。Ｓｉ層５０１へはＳｉ層５０３とＳｉＯ2層５０２とを介して間接的に電圧を印加することとなるので、この点からも必要な電圧が大きなものとなってしまっていた。
【００１３】
そこで、本発明は、陽極接合の際の空気の逃げ道を確保しつつ、陽極接合に必要な電圧を小さく抑えることができるＭＥＭＳデバイスおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明に基づくＭＥＭＳデバイスの製造方法は、主表面を有する基材上に、各々が電気的に独立した複数の基本パターンが配列され、上記基本パターンの各々においては、平面的に見て上記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層が配置され、平面的に見て上記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層が上記基礎シリコン層の上記基材から遠い側に中間絶縁層を介して配置された構造を備えるＭＥＭＳデバイスを製造するための方法であって、第１シリコン層と第２シリコン層とで中間絶縁層を挟み込むように積層されたＳＯＩ基板を用意する工程と、上記第１シリコン層を、平面的に見て上記複数の基本パターンに分割されつつ上記複数の基本パターンに対応する部分の全てがブリッジ部によって接続されることによって全体が一体物となった形状にパターニングする工程と、上記中間絶縁層のうち上記ブリッジ部の下方に位置する部分をエッチング除去することによって上記ブリッジ部の各々において上記ブリッジ部の両側の空間を連通させる工程と、上記主表面が上記第１シリコン層と当接するように、上記基材と上記ＳＯＩ基板とを貼り合わせる工程と、上記基材と上記第１シリコン層との間に電圧を印加することによって上記基材と上記ＳＯＩ基板とを陽極接合させる工程と、上記第２シリコン層をパターニングして上記高架シリコン層を形成するとともに上記ブリッジ部を露出させる工程と、上記高架シリコン層をマスクとして上記第１シリコン層をパターニングすることによって、上記基礎シリコン層を形成すると同時に上記ブリッジ部を除去する工程とを含む。
【発明の効果】
【００１５】
本発明によれば、陽極接合の際の空気の逃げ道を確保しつつ、陽極接合に必要な電圧を小さく抑えることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法のフローチャートである。
【図２】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法によって製造しようとするＭＥＭＳデバイスの斜視図である。
【図３】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法によって製造しようとするＭＥＭＳデバイスの平面図である。
【図４】図３におけるＩＶ−ＩＶ線に関する矢視断面図である。
【図５】本発明に基づく実施の形態１における第１領域の平面図である。
【図６】本発明に基づく実施の形態１における第２領域の平面図である。
【図７】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法で用いられるＳＯＩ基板の断面図である。
【図８】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法で用いられるＳＯＩ基板の平面図である。
【図９】本発明に基づく実施の形態１における第１シリコン層のパターニング目標形状の平面図である。
【図１０】本発明に基づく実施の形態１における個々の基本パターンの拡大平面図である。
【図１１】図１０におけるＸＩ−ＸＩ線に関する矢視断面図である。
【図１２】図１０におけるＸＩＩ−ＸＩＩ線に関する矢視断面図である。
【図１３】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、中間絶縁層のうち梁状部の下方に位置する部分をエッチング除去した後の構造の第１の断面図である。
【図１４】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、中間絶縁層のうち梁状部の下方に位置する部分をエッチング除去した後の構造の第２の断面図である。
【図１５】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、基板と第１シリコン層とを貼り合わせた様子の側面図である。
【図１６】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、基板と第１シリコン層との間に電圧を印加する様子の説明図である。
【図１７】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、基板と第１シリコン層との間に電圧を印加する様子の変形例の説明図である。
【図１８】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、第２シリコン層を研磨した後の状態の側面図である。
【図１９】図１８における各基本パターンに対応する領域を第２シリコン層の側から見たところの平面図である。
【図２０】本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法において、第２シリコン層をパターニングした後の状態の平面図である。
【図２１】１枚の基材を利用して複数のＭＥＭＳデバイスが配列された構造の斜視図である。
【図２２】本発明に基づく実施の形態２におけるＭＥＭＳデバイスの斜視図である。
【図２３】図２２におけるＸＸＩＩＩ−ＸＸＩＩＩ線に関する矢視断面図である。
【図２４】従来技術に基づくＭＥＭＳデバイスの製造方法で用いられるＳＯＩ基板の断面図である。
【図２５】従来技術に基づくＭＥＭＳデバイスの製造方法でパターニングを行なった後のＳＯＩ基板の平面図である。
【図２６】従来技術に基づくＭＥＭＳデバイスの製造方法で陽極接合を行なう様子の説明図である。
【発明を実施するための形態】
【００１７】
（実施の形態１）
（構成）
図１〜図２１を参照して、本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法について説明する。このＭＥＭＳデバイスの製造方法のフローチャートを図１に示す。本実施の形態におけるＭＥＭＳデバイスの製造方法は、主表面を有する基材上に、各々が電気的に独立した複数の基本パターンが配列され、前記基本パターンの各々においては、平面的に見て前記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層が配置され、平面的に見て前記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層が前記基礎シリコン層の前記基材から遠い側に中間絶縁層を介して配置された構造を備えるＭＥＭＳデバイスを製造するための方法であって、第１シリコン層と第２シリコン層とで中間絶縁層を挟み込むように積層されたＳＯＩ基板を用意する工程Ｓ１と、前記第１シリコン層を、平面的に見て前記複数の基本パターンに分割されつつ前記複数の基本パターンに対応する部分の全てがブリッジ部によって接続されることによって全体が一体物となった形状にパターニングする工程Ｓ２と、前記中間絶縁層のうち前記ブリッジ部の下方に位置する部分をエッチング除去することによって前記ブリッジ部の各々において前記ブリッジ部の両側の空間を連通させる工程Ｓ３と、前記主表面が前記第１シリコン層と当接するように、前記基材と前記ＳＯＩ基板とを貼り合わせる工程Ｓ４と、前記基材と前記第１シリコン層との間に電圧を印加することによって前記基材と前記ＳＯＩ基板とを陽極接合させる工程Ｓ５と、前記第２シリコン層をパターニングして前記高架シリコン層を形成するとともに前記ブリッジ部を露出させる工程Ｓ６と、前記高架シリコン層をマスクとして前記第１シリコン層をパターニングすることによって、前記基礎シリコン層を形成すると同時に前記ブリッジ部を除去する工程Ｓ７とを含む。以下に詳しく説明する。
【００１８】
ここで製造しようとするＭＥＭＳデバイスは、図２に示すものである。このＭＥＭＳデバイス１０５は、ほぼ正方形の外形を有し、外側の辺の１ヶ所に切欠き部１０を有する。このＭＥＭＳデバイス１０５を上から見たところを図３に示す。このＭＥＭＳデバイス１０５は、外側を取囲むようにして外形を規定する外壁部９とその内側に配置された振動部２とを備える。外壁部９と振動部２とは一体的に形成されている。図３におけるＩＶ−ＩＶ線に関する矢視断面図を図４に示す。振動部２の中央の真下には電極ブロック部５が隠れている。基材２０の主表面２０ａに基礎シリコン層２１、中間絶縁層２２、高架シリコン層２３の順に積層されている。基材２０はガラス基板である。基礎シリコン層２１、中間絶縁層２２、高架シリコン層２３はＳＯＩ基板から作成されたものである。中間絶縁層２２はＳｉＯ2層である。基材２０の主表面２０ａには電極パターン４が配置されている。電極パターン４は引出配線７とその一端に配置された外部接続端子８とを含む。引出配線７のもう一方の端は、電極ブロック部５に接続されている。電極ブロック部５は振動部２の振動入力領域２ｖに対して間隙６を介して下側から対向している。
【００１９】
外壁部９の一部にはトンネル３１が設けられていて、トンネル３１の中を引出配線７が通っている。トンネル３１の外側の端には窒化膜３４が形成されることによってトンネル３１の開口部が塞がれている。
【００２０】
このＭＥＭＳデバイス１０５は、平面的に見て前記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層２１が配置され、平面的に見て前記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層２３が基礎シリコン層２１の基材２０から遠い側に中間絶縁層２２を介して配置された構造を備える。「第１領域」とは図５においてハッチングを付して示す領域である。第１領域は外壁部９の領域と対応する。「第２領域」とは図６においてハッチングを付して示す領域である。第２領域は外壁部９と振動部２とを合わせた領域に対応する。図２における基礎シリコン層２１は図５に示される第１領域にわたって存在し、図２における高架シリコン層２３は図６に示される第２領域にわたって存在する。実際には図３の中央に破線で示される合計３つの長方形のブロックは基礎シリコン層２１と同じ層によって形成されているが、概念的にはこれらは基礎シリコン層２１には含めない。
【００２１】
まず、最初に、工程Ｓ１として、図７に示すように、第１シリコン層１０１と第２シリコン層１０３とで中間絶縁層１０２を挟み込むように積層されたＳＯＩ基板１００を用意する。図７におけるＳＯＩ基板１００を第１シリコン層１０１の側から見たところを図８に示す。
【００２２】
次に、工程Ｓ２として、第１シリコン層１０１を、図９に示すように、平面的に見て前記複数の基本パターンに分割されつつ前記複数の基本パターン５１０に対応する部分の全てがブリッジ部５１２によって接続されることによって全体が一体物となった形状にパターニングする。図９では、ブリッジ部５１２によって複数の基本パターン５１０が縦横に網目状に接続された例を示したが、接続ルートはこれに限らない。接続ルートは、蛇行状、櫛形、魚骨状などであってもよい。全ての基本パターンが何らかのルートを経由するブリッジ部によって一体物としてつながっていればよい。
【００２３】
図９における個々の基本パターン５１０を拡大したところを図１０に示す。基本パターン５１０の一辺には切欠き部１０が設けられており、ブリッジ部５１２は切欠き部１０を避けた位置に接続されている。基本パターン５１０の内部には開口部１３が２ヶ所設けられている。開口部１３同士は梁状部１４によって隔てられている。図１０におけるＸＩ−ＸＩ線に関する矢視断面図を図１１に示す。図１０におけるＸＩＩ−ＸＩＩ線に関する矢視断面図を図１２に示す。
【００２４】
次に、工程Ｓ３として、中間絶縁層１０２のうちブリッジ部５１２の下方に位置する部分をエッチング除去することによってブリッジ部５１２の各々においてブリッジ部５１２の両側の空間を連通させる。工程Ｓ３は、中間絶縁層１０２のうち梁状部１４の下方に位置する部分をエッチング除去する工程と同時に行なわれる。これは等方性エッチングを行なうことによって可能である。このエッチングによって、図１１に示した部分は図１３に示す構造となり、図１２に示した部分は図１４に示す構造となる。梁状部１４やブリッジ部５１２のように細い幅で線状に延在する部分では、アンダカットによって下方の中間絶縁層１０２が完全に除去されており、幅が広い部分では、中間絶縁層１０２の一部が除去されるに留まっている。このようにしてブリッジ部５１２の下方の中間絶縁層１０２が除去されるので、ブリッジ部５１２の下側には空気が流通できる間隙が生じ、ブリッジ部５１２の両側の空間はそれぞれ連通する。
【００２５】
次に、工程Ｓ４として、図１５に示すように、基材２０の主表面２０ａが第１シリコン層１０１と当接するように、基材２０とＳＯＩ基板１００とを貼り合わせる。この際に間隙５１１にあった空気および第１シリコン層１０と基材２０とに挟み込まれた空気はブリッジ部５１２の下方の中間絶縁層１０２が除去されて生じた空間を通じて外部に逃げることができる。基材２０の主表面２０ａには予め必要な電極パターン４を形成しておく。
【００２６】
次に、工程Ｓ５として、図１６に示すように、基材２０と第１シリコン層１０１との間に電圧を印加することによって基材２０とＳＯＩ基板１００とを陽極接合させる。第１シリコン層１０１は、ブリッジ部５１２を通じて全てつながった一体的なものであるので、第１シリコン層１０１に形成された全ての基本パターン５１０にわたって均一に電圧を印加することができる。なお、図１７に示すように、第１シリコン層１０１の最外周のいずれかの箇所に配線を接続することとしてもよい。
【００２７】
次に、第２シリコン層１０３の表面を研磨することによって、第２シリコン層１０３の厚みを調整する。第２シリコン層１０３を研磨して適正な厚みになった状態のものを図１８に示す。図１８では、図１６に比べて上下を逆に表示している。図１８における各基本パターン５１０に対応する領域を第２シリコン層１０３の側から見たところを図１９に示す。図１９では、全面が第２シリコン層１０３で覆われている。第２シリコン層１０３の背後には第１シリコン層１０１によって形成された構造が存在する。図１９では、図１０に示したものを裏側から見ているので、図１９に破線で示したパターンは図１０に示したものに比べて左右反転している。
【００２８】
次に、工程Ｓ６として、第２シリコン層１０３をパターニングして高架シリコン層を形成するとともにブリッジ部５１２を露出させる。工程Ｓ６を行なった後の様子を図２０に示す。この状態では、第２シリコン層１０３が除去された領域において、梁状部１４、ブリッジ部５１２が露出している。梁状部１４およびブリッジ部５１２は第１シリコン層１０１の一部が残されることによって形成されたものである。第２シリコン層１０３のうち残った部分は高架シリコン層２３となっている。
【００２９】
次に、工程Ｓ７として、高架シリコン層２３をマスクとして第１シリコン層１０１をパターニングすることによって、基礎シリコン層を形成すると同時にブリッジ部５１２を除去する。工程Ｓ６，Ｓ７は一連のエッチング作業として連続的に行なうことができる。工程Ｓ７においては高架シリコン層２３がマスクの役割を果たすので、梁状部１４のうち高架シリコン層２３に覆われていなかった部分は除去される。ブリッジ部５１２はいずれも高架シリコン層２３に覆われていなかったので、同時に除去される。工程Ｓ７を終えた後には図３に示す構造が得られる。各基本パターン５１０に対応する位置にはそれぞれＭＥＭＳデバイス１０５が完成する。ブリッジ部５１２は工程Ｓ７によって全て除去されるので、ＭＥＭＳデバイス１０５は、基材２０が連続しているものの他の部分においてはそれぞれ分割され、別個独立のデバイスとなる。ＭＥＭＳデバイス１０５のうち基材２０以外の部分の構造体は、基材２０の主表面２０ａ上に配列された状態となる。こうして、図２１に示すように１つの基材２０を利用してＭＥＭＳデバイス１０５が配列された構造が得られる。
【００３０】
（作用・効果）
本実施の形態におけるＭＥＭＳデバイスの製造方法では、ＳＯＩ基板に含まれる第１シリコン層を、平面的に見て複数の基本パターンに分割されつつ複数の基本パターンに対応する部分の全てがブリッジ部によって接続されることによって全体が一体物となった形状にパターニングしてから陽極接合を行なうので、複数の基本パターンに対して一括して電圧を印加することができる。これにより、陽極接合に必要な電圧を小さく抑えることができる。しかも、貼合せの前にブリッジ部の下方に位置する中間絶縁層を除去してあるので、貼合せおよび陽極接合の際の空気の逃げ道が確保され、問題なく貼合せおよび陽極接合を行なうことができる。
【００３１】
図１７に示したように、陽極接合のための電圧を印加する際に第１シリコン層１０１の最外周のいずれかの箇所に配線を接続して行なうこととすれば、Ｓｉ層５０３とＳｉＯ2層５０２とを介することなく直接的に電圧を印加することとなるので、必要な電圧をさらに小さく抑えることができる。
【００３２】
本実施の形態で示したように、複数の基本パターン５１０の各々は長方形であり、複数の基本パターン５１０は、マトリックス状に配列されていることが好ましい。この構成を採用することにより、限られた面積に多数の基本パターンを配列することができ、効率よく多数のＭＥＭＳデバイスを作製することができるからである。
【００３３】
本実施の形態では、工程Ｓ３としてブリッジ部５１２の下方に位置する中間絶縁層１０２を除去することを説明した。この中間絶縁層１０２はＳｉＯ2層であり、ブリッジ部５１２の両側の空間を連通させる工程Ｓ３は、酸を用いたエッチングによって行なわれることが好ましい。この構成を採用することにより、ブリッジ部の下方に隠れた中間絶縁層を効率よく等方的にエッチング除去することができるからである。中間絶縁層１０２がＳｉＯ2層である場合、工程Ｓ３におけるこのエッチングには酸の中でも特にフッ酸を用いることが好ましい。フッ酸によれば、ＳｉＯ2層を良好にエッチング除去することができるからである。
【００３４】
本実施の形態では、工程Ｓ６の前に第２シリコン層１０３を研磨することを説明したが。ブリッジ部５１２を露出させる工程Ｓ６より前に、第２シリコン層１０３を研磨する工程を含むことが好ましい。この構成を採用することにより、第２シリコン層１０３の初期厚みを十分厚くしておくことができる。第２シリコン層１０３が十分に厚ければ、工程Ｓ１〜Ｓ５を行なう際のＳＯＩ基板１００の強度を十分に確保することができる。必要な加工を行なって、ＳＯＩ基板１００を基材２０に接合した後で、研磨によって第２シリコン層１０３を所望の厚みにすることができる。
【００３５】
本実施の形態では、工程Ｓ７としてブリッジ部５１２を除去することを説明した。ブリッジ部を除去する工程Ｓ７は、誘導結合プラズマ（Inductive Coupled Plasma：ＩＣＰ）エッチングによって行なわれることが好ましい。この構成を採用することにより、高架シリコン層２３をマスクとして第１シリコン層１０１をパターニングする作業が円滑に行なえるからである。
【００３６】
本実施の形態では、工程Ｓ７においてブリッジ部５１２（図２０参照）を除去することとしたが、基材２０の主表面２０ａ上に配列された複数のＭＥＭＳデバイス１０５の各々をダイシングによって基材２０ごと分割することが予定されている場合には、工程Ｓ７の時点でブリッジ部５１２を除去しないこととしてもよい。その場合、のちに行なうダイシングによって分割する際にブリッジ部５１２は自ずと切断される。ただし、その場合であっても、工程Ｓ７において梁状部１４のうち高架シリコン層２３に覆われていなかった部分を除去することは必要である。
【００３７】
（実施の形態２）
（構成）
図２２を参照して、本発明に基づく実施の形態２におけるＭＥＭＳデバイスについて説明する。このＭＥＭＳデバイスは、実施の形態１で説明した製造方法によって作製することができる。図２２に示すように、本実施の形態におけるＭＥＭＳデバイス１０５は、主表面２０ａを有する基材２０と、主表面２０ａ上に配列され、各々が電気的に独立した複数の基本パターンとを備え、前記基本パターンの各々は、平面的に見て前記基本パターンの外形を規定する枠状の第１領域を占める基礎シリコン層２１と、基礎シリコン層２１の主表面２０ａから遠い側に接して配置された中間絶縁層２２と、中間絶縁層２２の主表面２０ａから遠い側に接して配置され、平面的に見て前記第１領域から内側にはみ出した領域を含む第２領域を占める高架シリコン層２３とを備える。主表面２０ａは、前記基本パターン同士の間の間隙領域に、前記複数の基本パターンの全てを接続するように他の領域よりも高くなった線状のブリッジ痕跡部２５を有する。図２２におけるＸＸＩＩＩ−ＸＸＩＩＩ線に関する矢視断面図を図２３に示す。ブリッジ痕跡部２５は、実施の形態１で説明したブリッジ部５１２によって覆われていた領域に相当する。ブリッジ痕跡部２５は他の領域に比べて若干高くなっている。ブリッジ痕跡部２５と他の領域との間の段差は、工程Ｓ７でブリッジ部５１２を除去するためにＩＣＰエッチング加工する際に、間隙５１１に露出していた主表面２０ａのうちブリッジ部５１２で覆われていない領域において、ＩＣＰエッチング加工の作用で基材２０の表面近傍が若干除去されることによって生じたものである。ブリッジ痕跡部２５の有無は、ＭＥＭＳデバイス１０５同士の間の主表面２０ａの表面形状を測定することによって判別することができる。
【００３８】
（作用・効果）
本実施の形態におけるＭＥＭＳデバイスは、実施の形態１で説明した製造方法によって容易に作製することができる。
【００３９】
なお、上記各実施の形態では、ＭＥＭＳデバイスが共振器である例を示したが、ＭＥＭＳデバイスは共振器以外の種類であってもよい。ＭＥＭＳデバイスがたとえば加速度センサであってもよい。
【００４０】
上記各実施の形態では、ＳＯＩ基板が長方形であるものとして示したが、ＳＯＩ基板は他の形状であってもよい。基材の形状についても同様である。
【００４１】
上記各実施の形態では、基材がガラス基板である例を示したが、基材はガラス基板以外の部材であってもよい。基材は、主表面が絶縁性を有するものであり、主表面に所望の電極パターンを設けることができるものであればよい。
【００４２】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【００４３】
２  振動部、２ｖ  振動入力領域、４  電極パターン、５  電極ブロック部、６  （振動部と電極ブロック部との間の）間隙、７  引出配線、８  外部接続端子、９  外壁部、１０  切欠き部、１３  開口部、１４  梁状部、２０  基材、２０ａ  主表面、２１  基礎シリコン層、２２  中間絶縁層、２３  高架シリコン層、２５  ブリッジ痕跡部、３１  トンネル、３４  窒化膜、１００，５００  ＳＯＩ基板、１０１  第１シリコン層、１０２  中間絶縁層、１０３  第２シリコン層、１０５  ＭＥＭＳデバイス、５０１  Ｓｉ層、５０２  ＳｉＯ2層、５０３  Ｓｉ層、５０４  ガラス基板、５１０  基本パターン、５１１  間隙、５１２  ブリッジ部。
【図１】
2011176439.tif 000003
【図２】
2011176439.tif 000004
【図３】
2011176439.tif 000005
【図４】
2011176439.tif 000006
【図５】
2011176439.tif 000007
【図６】
2011176439.tif 000008
【図７】
2011176439.tif 000009
【図８】
2011176439.tif 000010
【図９】
2011176439.tif 000011
【図１０】
2011176439.tif 000012
【図１１】
2011176439.tif 000013
【図１２】
2011176439.tif 000014
【図１３】
2011176439.tif 000015
【図１４】
2011176439.tif 000016
【図１５】
2011176439.tif 000017
【図１６】
2011176439.tif 000018
【図１７】
2011176439.tif 000019
【図１８】
2011176439.tif 000020
【図１９】
2011176439.tif 000021
【図２０】
2011176439.tif 000022
【図２１】
2011176439.tif 000023
【図２２】
2011176439.tif 000024
【図２３】
2011176439.tif 000025
【図２４】
2011176439.tif 000026
【図２５】
2011176439.tif 000027
【図２６】
2011176439.tif 000028