(57)【要約】【課題】オン抵抗が可及的に低い半導体装置、および前記半導体装置を高歩留まりで容易に得ることができる半導体装置の製造方法を提供する。【解決手段】ＳｉＣ基板１１を薄板化した後、ＳｉＣ基板１１の厚み方向他方側の表面に、オーミック電極層１７などを介して、サポート基板１９を電気的および機械的に接合する。サポート基板１９には、ＳｉＣ基板１１よりも体積抵抗率が低い基板を用いる。このようにしてＳｉＣ基板１１とサポート基板１９とを接合した後で、ＳｉＣ基板１１の厚み方向一方側のＳＢＤ２上に外部出力電極１５などを形成して、半導体装置１を製造する。【選択図】図１
2011198780.tif 000002
【特許請求の範囲】
【請求項１】
厚み方向一方側に炭化珪素（ＳｉＣ）半導体素子が形成されたＳｉＣ基板と、
前記ＳｉＣ基板よりも体積抵抗率が低いサポート基板と、
前記サポート基板を、前記ＳｉＣ基板の厚み方向他方側の表面に電気的および機械的に接合する接合層と、
前記ＳｉＣ基板の厚み方向一方側の前記ＳｉＣ半導体素子上に形成された金属配線層とを備え、
前記接合層は、前記ＳｉＣ基板の厚み方向他方側の表面上に設けられたオーミック電極層を含むことを特徴とする半導体装置。
【請求項２】
前記サポート基板の厚み方向一方側および他方側の表面には金属層が設けられ、
前記接合層は、前記サポート基板の厚み方向一方側の表面に設けられた前記金属層を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記サポート基板は、その内部に、前記サポート基板を厚み方向に貫通して離散的に埋込まれる内部金属層を含むことを特徴とする請求項２に記載の半導体装置。
【請求項４】
厚み方向一方側に炭化珪素（ＳｉＣ）半導体素子が形成されたＳｉＣ基板を備える半導体装置の製造方法であって、
前記ＳｉＣ基板の厚み方向一方側に、前記ＳｉＣ半導体素子を形成する素子形成工程と、
前記素子形成工程の後、前記ＳｉＣ基板の厚み方向他方側の表面を研削して、前記ＳｉＣ基板を薄板化する薄板化工程と、
前記薄板化工程の後、前記ＳｉＣ基板の厚み方向他方側の表面上にオーミック電極層を形成する電極形成工程と、
前記ＳｉＣ基板の厚み方向他方側の表面に、前記オーミック電極層を含む接合層を介して、前記ＳｉＣ基板よりも体積抵抗率が低いサポート基板を電気的および機械的に接合する接合工程と、
前記ＳｉＣ基板の厚み方向一方側の前記ＳｉＣ半導体素子上に金属配線層を形成する配線形成工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記サポート基板の厚み方向一方側および他方側の表面には金属層が設けられ、
前記接合工程では、
前記オーミック電極層と、前記サポート基板の厚み方向一方側の表面に設けられた前記金属層とを含む前記接合層を介して、前記サポート基板を、前記ＳｉＣ基板の厚み方向他方側の表面に接合することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記サポート基板は、その内部に、前記サポート基板を厚み方向に貫通して離散的に埋込まれる内部金属層を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記素子形成工程では、複数の前記ＳｉＣ半導体素子を形成し、
前記配線工程の後、前記ＳｉＣ基板と前記サポート基板とを接合した接合体を、前記複数のＳｉＣ半導体素子のうちの少なくとも１つを含むチップに分割して、半導体装置のチップを得る分割工程をさらに備えることを特徴とする請求項４〜６のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細には、炭化珪素（ＳｉＣ）半導体を用いた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体を用いた半導体装置は、シリコン（Ｓｉ）半導体を用いた半導体装置と比較して、高電圧、大電流および高温での動作に優れているので、次世代の電力用半導体装置として開発が進められている。電流が半導体基板の表面側から裏面側に流れる縦型の電力用半導体装置においては、ＳｉＣ半導体はＳｉ半導体よりも耐圧性に優れるので、薄くしても高電圧に耐えることができる。したがって、ＳｉＣ半導体を用いることによって、オン抵抗が低い低オン抵抗の半導体装置を実現することができる。
【０００３】
ＳｉＣを用いた縦型の電力用半導体装置は、ＳｉＣ基板上にＳｉＣの膜をエピタキシャル成長してエピタキシャル層を形成し、形成したエピタキシャル層にデバイスを形成して製造される。ＳｉＣ半導体では、数十μｍの厚さのエピタキシャル層で数ｋＶの高電圧に耐えることができる半導体装置を作成することができるが、数十μｍの厚さのエピタキシャル層では機械的な強度が不足する。したがってＳｉＣ半導体では、０．３ｍｍ〜０．４ｍｍ程度の厚さのＳｉＣ基板上にエピタキシャル層を成膜し、成膜したエピタキシャル層にデバイスを形成している。
【０００４】
ＳｉＣ基板は、素子の形成プロセスで基板割れなどが発生しないように、強度を確保する役目を有している。電流はＳｉＣ基板内を縦に、すなわち基板の厚み方向に流れるので、ＳｉＣ基板としては、可能な限り抵抗を低くしたものが使用される。しかし、ＳｉＣ基板上に高品質のエピタキシャル層を形成するためには、ＳｉＣ基板自体も欠陥が無い高品質のものでなければならないので、ＳｉＣ基板の低抵抗化には限界がある。
【０００５】
そこで、ＳｉＣ基板の裏面を研削して薄板化して、ＳｉＣ基板の抵抗を下げることによって、さらに低抵抗の素子を形成することが試みられている。ＳｉＣ基板において、研削後の裏面にオーミックコンタクト層を形成するためには、１０００℃程度の高温の熱処理が必要となるので、研削前に、高温耐性が無いアルミニウム配線工程などの処理を行うことはできない。したがって、裏面研削による薄板化は、素子の形成プロセスの途中で行う必要があるので、薄板化のときに、あまりにも基板を薄板化しすぎると、基板の強度が低下して割れやすくなり、その後の工程を処理できなくなるという問題がある。
【０００６】
この問題を解決するための技術として、特許文献１には、基板の表面にデバイスを形成するとともに、基板の裏面に網目状の凸部で形成された複数の凹部を形成して、裏面をワッフル状に加工して薄くすることによって、抵抗を下げつつ、基板の強度は凸部で確保するような構造が開示されている。しかし、この裏面形状の基板で、素子形成プロセスを処理するためには、製造装置のチャック形状および搬送系を特別に改造することが必要であり、また基板が割れやすいなどの問題が生じることが予想される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１５６６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述のように従来技術では、ＳｉＣ基板の裏面を研削して薄板化して、ＳｉＣ基板の抵抗を下げることによって、低抵抗の素子を形成することが試みられているが、ＳｉＣ基板において、裏面にオーミックコンタクト層を形成するためには、１０００℃程度の高温の熱処理が必要である。したがって、裏面研削による薄板化は、素子形成プロセスの途中に行う必要があるので、薄板化のときに、あまりにも薄板化をしすぎると、基板の強度が低下して割れやすくなり、その後の工程を処理できなくなるという問題がある。
【０００９】
この問題を解決するために、前述の特許文献１に開示される技術では、Ｓｉ基板の裏面をワッフル状に加工して部分的に薄い領域を作成することによって、Ｓｉ基板の抵抗を下げている。この裏面形状の基板で素子形成プロセスを処理するためには、製造装置のチャック形状および搬送系を特別に改造することが必要であり、また基板が割れやすいなどの問題がある。
【００１０】
本発明の目的は、オン抵抗が可及的に低い半導体装置、および前記半導体装置を高歩留まりで容易に得ることができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、厚み方向一方側に炭化珪素（ＳｉＣ）半導体素子が形成されたＳｉＣ基板と、前記ＳｉＣ基板よりも体積抵抗率が低いサポート基板と、前記サポート基板を、前記ＳｉＣ基板の厚み方向他方側の表面に電気的および機械的に接合する接合層と、前記ＳｉＣ基板の厚み方向一方側の前記ＳｉＣ半導体素子上に形成された金属配線層とを備え、前記接合層は、前記ＳｉＣ基板の厚み方向他方側の表面上に設けられたオーミック電極層を含むことを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、厚み方向一方側に炭化珪素（ＳｉＣ）半導体素子が形成されたＳｉＣ基板を備える半導体装置の製造方法であって、前記ＳｉＣ基板の厚み方向一方側に、前記ＳｉＣ半導体素子を形成する素子形成工程と、前記素子形成工程の後、前記ＳｉＣ基板の厚み方向他方側の表面を研削して、前記ＳｉＣ基板を薄板化する薄板化工程と、前記薄板化工程の後、前記ＳｉＣ基板の厚み方向他方側の表面上にオーミック電極層を形成する電極形成工程と、前記ＳｉＣ基板の厚み方向他方側の表面に、前記オーミック電極層を含む接合層を介して、前記ＳｉＣ基板よりも体積抵抗率が低いサポート基板を電気的および機械的に接合する接合工程と、前記ＳｉＣ基板の厚み方向一方側の前記ＳｉＣ半導体素子上に金属配線層を形成する配線形成工程とを備えることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置によれば、ＳｉＣ基板と、サポート基板と、接合層と、金属配線層とを備えて、半導体装置が構成される。ＳｉＣ基板の厚み方向一方側にはＳｉＣ半導体素子が形成される。ＳｉＣ基板の厚み方向他方側の表面には、ＳｉＣ基板の厚み方向他方側の表面上に設けられたオーミック電極層を含む接合層によって、ＳｉＣ基板よりも体積抵抗率の低いサポート基板が電気的および機械的に接合される。ＳｉＣ基板の厚み方向一方側のＳｉＣ半導体素子上には、金属配線層が形成される。
【００１４】
このようにＳｉＣ基板の厚み方向他方側の表面にはサポート基板が接合されるので、サポート基板によって半導体装置の強度を確保することができる。これによって、半導体装置の強度を損なうことなく、ＳｉＣ基板を薄くして、ＳｉＣ基板の厚み方向の電気抵抗を低くすることができる。したがって、ＳｉＣ半導体素子の形成に好適なＳｉＣ基板を用いて、低抵抗のＳｉＣ基板を実現することができる。またサポート基板は、ＳｉＣ基板よりも体積抵抗率が低いので、ＳｉＣ基板とサポート基板とを接合した接合体と同じ厚さの基板を、ＳｉＣ基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン状態でＳｉＣ基板の厚み方向に電流が流れる半導体装置において、オン抵抗を可及的に低くすることが可能であるので、オン抵抗が可及的に低い半導体装置を実現することができる。
【００１５】
また半導体装置を実装基板に実装するときには、サポート基板を実装基板に接合すればよい。これによって、実装基板との熱膨張係数の差によるストレスがＳｉＣ基板に直接加わることを防ぐことができるので、ＳｉＣ基板に形成されるＳｉＣ半導体素子の信頼性を向上させることができる。また実装基板と半導体装置との接合に関して、ＳｉＣ基板の性質を考慮する必要がないので、実装基板と半導体装置との接合面の設計の自由度を高めることができる。したがって、最適な接合が得られる接合面の構造を採用することができるので、実装構造を含めた半導体装置の信頼性を向上させることができる。
【００１６】
本発明の半導体装置の製造方法によれば、素子形成工程で、ＳｉＣ基板の厚み方向一方側にＳｉＣ半導体素子が形成された後、薄板化工程で、ＳｉＣ基板の厚み方向他方側の表面が研削されて、ＳｉＣ基板が薄板化される。次いで電極形成工程で、ＳｉＣ基板の厚み方向他方側の表面上にオーミック電極層が形成された後、接合工程で、オーミック電極層を含む接合層を介して、ＳｉＣ基板の厚み方向他方側の表面に、ＳｉＣ基板よりも体積抵抗率の低いサポート基板が電気的および機械的に接合される。その後、配線形成工程で、ＳｉＣ基板の厚み方向一方側のＳｉＣ半導体素子上に金属配線層が形成される。
【００１７】
このようにＳｉＣ基板とサポート基板とを接合するので、サポート基板によって強度を確保することができる。これによって、強度を損なうことなく、ＳｉＣ基板を薄くして、ＳｉＣ基板の厚み方向の電気抵抗を低くすることができる。またサポート基板は、ＳｉＣ基板よりも体積抵抗率が低いので、ＳｉＣ基板とサポート基板とを接合した基板と同じ厚さの基板を、半導体基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン抵抗が可及的に低い半導体装置を得ることができる。
【００１８】
またＳｉＣ基板の薄板化後に、ＳｉＣ基板の厚み方向一方側のＳｉＣ半導体素子上に金属配線層を形成するときに、ＳｉＣ基板の割れなどが生じることを防ぐことができるので、ＳｉＣ基板の薄板化による歩留りの低下を防ぐことができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置を高歩留まりで容易に得ることができる。またＳｉＣ基板とサポート基板とを接合した接合体は、半導体基板と同様に取扱うことができる。したがって、ＳｉＣ基板の薄板化後にＳｉＣ基板の厚み方向一方側の表面プロセスを処理するための装置および搬送系に特別な工夫を施す必要はなく、従来の装置および搬送系をそのまま使用することができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置を安価に製造することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態である半導体装置１を示す断面図である。
【図２】ＳｉＣ基板１１上にドリフト領域１２および犠牲酸化膜層３０を形成した状態を示す断面図である。
【図３】オーミック電極層１７およびＳｉＣ基板側接合金属層１８を形成した状態を示す断面図である。
【図４】サポート基板表側電極２０、サポート基板裏側電極２１およびサポート基板側接合金属層２２を形成した状態を示す断面図である。
【図５】ＳｉＣ基板ユニット３Ａとサポート基板ユニット４とを接合した状態を示す断面図である。
【図６】ＳＢＤ電極１４、外部出力電極１５、保護膜１６および裏面金属層２３を形成した状態を示す断面図である。
【図７】接合体５をチップに分割した状態を示す断面図である。
【図８】半導体装置１のチップと実装基板２４とを接合した状態を示す断面図である。
【図９】本発明の第２の実施の形態である半導体装置のサポート基板４Ａを示す断面図である。
【図１０】ベース基板４２に有底孔４０Ａを形成した状態を示す断面図である。
【図１１】金属配線層４１を形成した状態を示す断面図である。
【図１２】金属配線層４１を露出させて貫通孔４０を形成した状態を示す断面図である。
【発明を実施するための形態】
【００２０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である半導体装置１を示す断面図である。本実施の形態では、半導体装置１は、炭化珪素（ＳｉＣ）半導体を用いた半導体装置である。半導体装置１は、電力用半導体装置として好適に用いられる。半導体装置１は、半導体基板である炭化珪素（ＳｉＣ）基板１１の厚み方向一方側、具体的にはＳｉＣ基板１１の厚み方向一方側の表面上に、ＳｉＣを用いたＳｉＣ半導体素子であるショットキーバリアダイオード（Schottky Barrier Diode；略称：ＳＢＤ）２が形成されている。半導体装置１は、接合材２５を介して実装基板２４に電気的および機械的に接合されて実装される。
【００２１】
半導体装置１は、ＳｉＣ基板１１を含むＳｉＣ基板ユニット３と、ＳｉＣ基板１１の厚み方向一方側の表面に形成されたＳＢＤ電極１４、外部出力電極１５および保護膜１６と、ＳｉＣ基板１１の厚み方向他方側に設けられるサポート基板ユニット４および裏面金属層２３とを備えて構成される。
【００２２】
ＳｉＣ基板ユニット３は、板状、具体的には平板状のＳｉＣ基板１１と、ＳｉＣエピタキシャル層であるドリフト領域１２と、ガードリング１３と、オーミック電極層１７と、ＳｉＣ基板側接合金属層１８とを備えて構成される。ドリフト領域１２およびガードリング１３は、ＳｉＣ基板１１の厚み方向一方側（以下「表面側」という場合がある）に設けられる。オーミック電極層１７およびＳｉＣ基板側接合金属層１８は、ＳｉＣ基板１１の厚み方向他方側（以下「裏面側」という場合がある）に設けられる。ドリフト領域１２、ガードリング１３およびＳＢＤ電極１４は、ＳＢＤ２を構成する。外部出力電極１５は、ＳＢＤ２の出力を外部に取り出すための電極であり、金属配線層に相当する。
【００２３】
サポート基板ユニット４は、板状、具体的には平板状のサポート基板１９と、サポート基板表側電極２０と、サポート基板裏側電極２１と、サポート基板側接合金属層２２とを備えて構成される。サポート基板１９は、ＳｉＣ基板１１よりも体積抵抗率が低く形成される。ここで、「体積抵抗率」とは、単位体積あたりの電気抵抗値をいう。
【００２４】
サポート基板１９は、オーミック電極層１７、ＳｉＣ基板側接合金属層１８、サポート基板側接合金属層２２およびサポート基板表側電極２０を介して、ＳｉＣ基板１１の厚み方向他方側の表面に電気的および機械的に接合される。オーミック電極層１７、ＳｉＣ基板側接合金属層１８、サポート基板側接合金属層２２およびサポート基板表側電極２０は、接合層を構成する。
【００２５】
サポート基板表側電極２０は、サポート基板１９の厚み方向一方側の表面に設けられる。サポート基板側接合金属層２２は、サポート基板表側電極２０の厚み方向一方側の表面に設けられる。すなわちサポート基板表側電極２０およびサポート基板側接合金属層２２は、サポート基板１９の厚み方向一方側に設けられる。サポート基板裏側電極２１は、サポート基板１９の厚み方向他方側の表面に設けられる。
【００２６】
ＳｉＣ基板１１は、たとえば、高濃度のｎ型（以下「ｎ＋」という場合がある）の半導体基板であり、たとえばウェハによって実現される。ＳｉＣ基板１１は、一様な厚さに形成される。ＳｉＣ基板１１は、ＳｉＣから成り、シリコン（Ｓｉ）から成るＳｉ基板よりもバンドギャップの広いワイドバンドギャップを有する半導体基板である。ＳｉＣ基板１１上には、低濃度のｎ型（以下「ｎ−」という場合がある）の半導体層であるドリフト領域１２が形成されている。ドリフト領域１２は、ＳｉＣ基板１１上にエピタキシャル成長させて形成される。
【００２７】
ドリフト領域１２の表層部の所定の領域に、ｐ型の半導体層であるガードリング１３がリング状に形成され、ガードリング１３の一部分とガードリング１３の内側のドリフト領域１２を覆うようにＳＢＤ電極１４が形成されている。換言すれば、ガードリング１３は、ＳＢＤ電極１４を囲繞するようにリング状に形成される。ガードリング１３は、たとえばアルミニウム（Ａｌ）イオンをイオン注入機でドリフト領域１２に注入して、１７００℃程度の高温で活性化アニールすることによって形成される。ＳＢＤ電極１４は、たとえばチタン（Ｔｉ）、モリブデン（Ｍｏ）またはニッケル（Ｎｉ）などの金属で形成される。
【００２８】
ＳＢＤ電極１４上には、外部出力電極１５が形成される。外部出力電極１５は、たとえばアルミニウムで形成される。ＳｉＣ基板ユニット３の最表面には、保護膜１６が形成される。保護膜１６は、ドリフト領域１２の一部分、ガードリング１３のＳＢＤ電極１４が形成されていない部分、ＳＢＤ電極１４の外部出力電極１５が形成されていない部分、および外部出力電極１５の一部分を覆うように形成される。保護膜１６は、たとえばポリイミド膜などの絶縁膜によって実現される。外部出力電極１５の厚み方向一方側の表面の一部分は、保護膜１６の開口を通して露出されており、外部出力電極１５から出力が取り出せるようになっている。
【００２９】
ＳｉＣ基板１１の厚み方向他方側の表面には、オーミック電極層１７が形成される。オーミック電極層１７は、ＳｉＣ基板１１とオーミックコンタクト（以下「オーミック接続」という場合がある）するオーミックコンタクト層である。オーミック電極層１７は、ＳｉＣ基板１１とオーミックコンタクトが取れる材料で形成される。オーミック電極層１７は、たとえばＮｉとＳｉとの化合物であるＮｉＳｉで形成される。オーミック電極層１７の厚み方向他方側の表面には、ＳｉＣ基板側接合金属層１８が形成される。ＳｉＣ基板側接合金属層１８は、たとえばＴｉ、Ｎｉ、Ｍｏ、銅（Ｃｕ）もしくは金（Ａｕ）などの金属の単層膜、またはそれらの積層膜によって実現される。
【００３０】
サポート基板１９は、ＳｉＣ基板１１よりも体積抵抗率が低く形成される。具体的には、サポート基板１９は、たとえばＳｉＣ基板１１よりも高濃度のｎ＋型の単結晶ＳｉＣ基板もしくは多結晶ＳｉＣ基板、またはＳｉＣ基板１１よりも体積抵抗率が低いＳｉＣの焼結体によって実現される。サポート基板１９は、一様な厚さに形成される。
【００３１】
サポート基板１９の厚み方向一方側の表面には、サポート基板表側電極２０が形成され、サポート基板１９の厚み方向他方側の表面には、サポート基板裏側電極２１が形成されている。サポート基板表側電極２０およびサポート基板裏側電極２１は、サポート基板ユニット４におけるオーミック電極層に相当し、サポート基板１９とオーミックコンタクトするオーミックコンタクト層である。サポート基板表側電極２０およびサポート基板裏側電極２１は、サポート基板１９とオーミックコンタクトが取れる材料で形成される。サポート基板１９がＳｉＣから成る場合、サポート基板表側電極２０およびサポート基板裏側電極２１は、たとえばＮｉＳｉで形成される。
【００３２】
サポート基板ユニット４のＳｉＣ基板ユニット３と接合される表面、具体的には、サポート基板表側電極２０の厚み方向一方側の表面には、サポート基板側接合金属層２２が形成されている。サポート基板側接合金属層２２は、たとえばＴｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜によって実現される。
【００３３】
本実施の形態では、ＳｉＣ基板ユニット３のサポート基板ユニット４と接合される表面を構成するＳｉＣ基板側接合金属層１８と、サポート基板ユニット４のＳｉＣ基板ユニット３と接合される表面を構成するサポート基板側接合金属層２２とは、互いに圧着接合が可能に構成される。具体的には、ＳｉＣ基板側接合金属層１８と、サポート基板側接合金属層２２とは、互いに圧着接合が可能な材料で構成される。
【００３４】
サポート基板裏側電極２１の厚み方向他方側の表面には、実装基板２４と接合するための裏面金属層２３が形成されている。裏面金属層２３は、たとえばＴｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜によって実現される。
【００３５】
半導体装置１は、接合されて一体となったＳｉＣ基板１１およびサポート基板１９を含む接合体５が、チップ状に分割されて形成される。チップに分割された半導体装置１は、接合材２５を介して、実装基板２４と電気的および機械的に接合される。接合材２５は、たとえば半田である。
【００３６】
次に本発明の第１の実施の形態における半導体装置１の製造方法について説明する。図２〜図６は、本発明の第１の実施の形態における半導体装置１の製造方法を説明するための図である。まずＳｉＣ基板ユニット３の製造方法について説明する。図２は、ＳｉＣ基板１１上にドリフト領域１２および犠牲酸化膜層３０を形成した状態を示す断面図である。まず、ＳｉＣ基板１１上に、エピタキシャル成長によって、炭化珪素から成るｎ型の半導体層であるドリフト領域１２を形成する。
【００３７】
次いで、たとえば写真製版技術によって、ドリフト領域１２の上部に、レジストのパターンを形成する。そして、レジストをマスクとして、ｐ型のガードリング１３を形成する領域に、たとえばＡｌイオンを注入する。ｐ型のガードリング１３を形成する領域にＡｌイオンを注入した後、１５００℃以上、たとえば１７００℃の高温でアニールして、Ａｌイオン注入層を活性化することによって、ｐ型のガードリング１３を形成する。このようにして、ＳｉＣ半導体素子であるＳＢＤ２を構成するドリフト領域１２およびガードリング１３が形成される。このドリフト領域１２およびガードリング１３を形成する工程は、素子形成工程に相当する。
【００３８】
高温でアニールした後は、ドリフト領域１２の表面のＳｉＣを、たとえば反応性イオンエッチング（Reactive Ion Etching；略称：ＲＩＥ）によってエッチングして、さらにたとえば１０００℃以上の酸素雰囲気で表面を酸化して、犠牲酸化膜層３０を形成する。以上のような製造工程を経ることによって、図２に示す断面構造が得られる。
【００３９】
図３は、オーミック電極層１７およびＳｉＣ基板側接合金属層１８を形成した状態を示す断面図である。前述のようにして犠牲酸化膜層３０を形成した後は、ＳｉＣ基板１１の厚み方向他方側の表面を研削して、ＳｉＣ基板１１を薄板化、すなわちＳｉＣ基板１１の厚み寸法を小さくする。このＳｉＣ基板１１の厚み方向他方側の表面を研削して、ＳｉＣ基板１１を薄板化する工程は、薄板化工程に相当する。
【００４０】
ドリフト領域１２を構成するエピタキシャル層の厚み寸法は、素子の使用電圧が高いほど大きく設計する必要がある。たとえば１．２ｋＶの耐圧に対して、エピタキシャル層の厚み寸法は、１０μｍ程度になる。ドリフト領域１２を構成するエピタキシャル層内で、素子に印加した電圧に耐えられるようにエピタキシャル層の厚み寸法および濃度を設計すると、ＳｉＣ基板１１は、エピタキシャル層が現れるまで研削してもよいことになるが、薄くしすぎると基板強度が低下して取扱えなくなるので、薄板化には限界がある。したがって、ＳｉＣ基板１１が割れないように取扱い、また治具に工夫をしても、ＳｉＣ基板１１には、５０μｍ程度の厚みは必要になる。
【００４１】
次に、研削したＳｉＣ基板１１の厚み方向他方側の表面に、たとえばスパッタ法によってＮｉ膜を１００ｎｍ程度成膜し、たとえばランプアニール法によって１０００℃程度でアニールして、ＮｉＳｉから成るオーミック電極層１７を形成する。このオーミック電極層１７を形成する工程は、電極形成工程に相当する。
【００４２】
次に、オーミック電極層１７の厚み方向他方側の表面に、たとえばスパッタ法または蒸着によって、ＳｉＣ基板側接合金属層１８となる金属材料を成膜する。ＳｉＣ基板側接合金属層１８は、たとえばＴｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜によって実現される。このようにして、前述の図１に示すＳｉＣ基板ユニット３の厚み方向一方側の表面に犠牲酸化膜層３０が形成された基板が得られる。このようにして形成された犠牲酸化膜層３０とＳｉＣ基板ユニット３とを合わせて、「ＳｉＣ基板ユニット３Ａ」という場合がある。以上の製造工程を経ることによって、図３に示す断面構造が得られる。
【００４３】
次に、サポート基板ユニット４の製造方法について説明する。図４は、サポート基板表側電極２０、サポート基板裏側電極２１およびサポート基板側接合金属層２２を形成した状態を示す断面図である。サポート基板１９は、ＳｉＣ基板１１よりも体積抵抗率が低い材料を、ＳｉＣ基板１１と同一の形状に加工することによって形成される。具体的には、サポート基板１９は、たとえばＳｉＣ基板１１よりも高濃度のｎ＋型の単結晶ＳｉＣ基板もしくは多結晶ＳｉＣ基板、またはＳｉＣ基板１１よりも体積抵抗率が低いＳｉＣの焼結体を、ＳｉＣ基板１１と同一の形状に加工することによって形成される。
【００４４】
次いで、サポート基板１９の厚み方向一方側および他方側の表面に、たとえばスパッタ法によってＮｉ膜を１００ｎｍ程度成膜し、たとえばランプアニール法によって１０００℃程度でアニールして、ＮｉＳｉから成るオーミック電極層であるサポート基板表側電極２０およびサポート基板裏側電極２１を形成する。
【００４５】
次に、サポート基板ユニット４のＳｉＣ基板ユニット３と接合される表面、具体的には、サポート基板表側電極２０の厚み方向一方側の表面に、たとえばスパッタ法または蒸着によって、サポート基板側接合金属層２２となる金属材料を成膜する。サポート基板側接合金属層２２は、たとえばＴｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜によって実現される。以上の製造工程を経ることによって、図４に示す断面形状が得られる。
【００４６】
たとえば、ＳｉＣ基板１１が直径４インチ（約０．１ｍ）の略円形状の基板である場合は、サポート基板１９の厚み寸法は、薄板化したＳｉＣ基板１１の厚み寸法との合計が２５０μｍ〜４００μｍ程度となることが望ましい。この厚み寸法の範囲内であれば、従来の直径４インチの基板の厚み寸法の範囲内であるので、製造装置およびその搬送系に特別な工夫を必要とせず、従来の製造装置およびその搬送系を用いることができるからである。
【００４７】
図５は、ＳｉＣ基板１１とサポート基板１９とを接合した状態を示す断面図である。次に、図３に示すＳｉＣ基板１１と、図４に示すサポート基板１９とを電気的および機械的に接合して一体化する。具体的には、図５に示すように、ＳｉＣ基板１１のＳｉＣ基板側接合金属層１８の厚み方向他方側の表面と、サポート基板１９のサポート基板側接合金属層２２の厚み方向一方側の表面とを接合して、ＳｉＣ基板ユニット３Ａとサポート基板ユニット４とを一体化する。ＳｉＣ基板１１とサポート基板１９とを接合する工程は、接合工程に相当する。
【００４８】
接合方法としては、たとえば、金属の圧着接合によって接合する方法が用いられる。この方法では、たとえば真空中で加熱しながら加圧することによって、ＳｉＣ基板ユニット３ＡのＳｉＣ基板側接合金属層１８と、サポート基板ユニット４のサポート基板側接合金属層２２とを接合する。ＳｉＣ基板ユニット３Ａおよびサポート基板ユニット４は、この工程では１０００℃までの耐熱性があるので、１０００℃での加熱による接合も可能であるが、接合の温度は３００℃程度でよい。接合に先立って、サポート基板側接合金属層２２の表面をＡｒプラズマなどで僅かにエッチングすると、接合するときの温度を下げることができ、室温（２５℃程度）〜１５０℃程度の比較的低温でも接合することができる。
【００４９】
本実施の形態では、ＳｉＣ基板１１とサポート基板１９との接合方法として、圧着接合によって、ＳｉＣ基板側接合金属層１８と、サポート基板側接合金属層２２とを直接に接合する方法を示したが、接合方法は、これに限定されない。
【００５０】
本発明の他の実施の形態では、たとえば共晶金属接合によって、ＳｉＣ基板側接合金属層１８と、サポート基板側接合金属層２２とを接合してもよい。この場合、ＳｉＣ基板側接合金属層１８およびサポート基板側接合金属層２２の表面の金属をそれぞれ、たとえば金（Ａｕ）−錫（Ｓｎ）合金にし、３００℃以上に加熱して、各金属層１８，２２の表面のＡｕ−Ｓｎ合金を共晶化して共晶金属とすることによって、ＳｉＣ基板側接合金属層１８とサポート基板側接合金属層２２とを接合する。共晶金属接合を形成する共晶金属としては、後の熱処理に耐えられるだけの耐熱性を有するものが用いられる。
【００５１】
ここで述べた接合方法以外であっても、後述する図６以降の製造工程による熱ストレスおよびエッチングなどによる侵食などによって、接合強度および電気抵抗が劣化しない接合方法であれば、本実施の形態と同様に実施可能である。
【００５２】
図６は、ＳＢＤ電極１４、外部出力電極１５、保護膜１６および裏面金属層２３を形成した状態を示す断面図である。前述のようにしてＳｉＣ基板ユニット３Ａとサポート基板ユニット４とを接合して一体化した後は、犠牲酸化層３０を、たとえばフッ酸を希釈した溶液でエッチング除去する。これによって、前述の図１に示すＳｉＣ基板ユニット３とサポート基板ユニット４とが接合されて一体化された状態となる。
【００５３】
その後、ＳＢＤ電極１４となるＴｉ、Ｍｏ、Ｎｉなどの電極金属層を、たとえばスパッタ法で成膜する。次いで、写真製版によるレジストパターンをマスクとして、電極金属層をエッチングする。電極金属層を構成する金属がたとえばＴｉの場合は、フッ酸を希釈した溶液でエッチングする。ＳＢＤ電極１４は、ガードリング１３がＳＢＤ電極１４を囲繞するように、また一部分がガードリング１３と重なるように形成される。
【００５４】
次に、４００℃〜５００℃程度の温度で、窒素ガス雰囲気またはアルゴン（Ａｒ）ガス雰囲気でアニールすることによって、ＳＢＤの電気的特性を安定化させる。次に、ＳＢＤ電極１４上に、たとえばスパッタ法によってアルミニウム膜を成膜し、写真製版によるレジストパターンをマスクとして、たとえばリン酸を含む溶液でエッチング加工することによって、外部出力電極１５を形成する。この外部出力電極１５を形成する工程は、配線形成工程に相当する。
【００５５】
次に、ＳｉＣ基板ユニット３の最表面、具体的にはドリフト領域１２上に、保護膜１６となる絶縁膜たとえばポリイミド膜を、たとえばスピンコート法によって塗布する。次いで、写真製版技術によって、外部出力電極１５の表面の一部分が露出する開口が形成されるようにポリイミド膜をエッチングする。その後、３００℃〜４００℃程度の温度でベークすることによって、ポリイミド膜による保護膜１６を形成する。保護膜１６は、ドリフト領域１２の一部分、ガードリング１３のＳＢＤ電極１４が形成されていない部分、ＳＢＤ電極１４の外部出力電極１５が形成されていない部分、および外部出力電極１５の一部分を覆うように形成される。
【００５６】
次に、サポート基板１９の厚み方向他方側の表面に、実装基板２４と接合するための裏面金属層２３を形成する。裏面金属層２３は、たとえばＴｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜によって実現され、たとえばスパッタ法または蒸着で形成される。以上のようにして得られたＳｉＣ基板１１とサポート基板１９とを接合したもの、具体的には、ＳＢＤ電極１４、外部出力電極１５および保護膜１６が形成されたＳｉＣ基板ユニット３と、裏面金属層２３が形成されたサポート基板ユニット４とを接合したものを、「接合体５」という場合がある。接合体５は、複数のＳＢＤ２を含む。以上の製造工程を経ることによって、図６に示す断面形状が得られる。
【００５７】
図７は、接合体５をチップに分割した状態を示す断面図である。次に、サポート基板１９の厚み方向他方側の表面、具体的には裏面金属層２３の厚み方向他方側の表面に、ダイシング用の粘着シート（以下「ダイシングシート」という）３１を貼付する。そして、接合体５を、複数のＳＢＤ２のうちの少なくとも１つを含むチップに分割して、半導体装置１のチップを得る。本実施の形態では、たとえばダイシングソーによって、素子と素子との間、すなわちＳＢＤ２とＳＢＤ２との間で接合体５を切断して、チップに分割する。具体的には、図７に示すように、ＳｉＣ基板１１とサポート基板１９とを接合した接合体５を、切断面３２で切断して、ＳＢＤ２を含む半導体装置１のチップに分割する。この接合体５をチップに分割して、半導体装置１のチップを得る工程は、分割工程に相当する。
【００５８】
図８は、半導体装置１のチップと実装基板２４とを接合した状態を示す断面図である。前述のようにして接合体５を半導体装置１のチップに分割した後は、図８に示すように、半導体装置１のチップと実装基板２４とを、接合材２５を介して電気的および機械的に接合する。接合材２５が半田である場合は、たとえば、実装基板２４上に半田ペーストを部分的に塗布して、半田ペースト上に半導体装置１のチップを積載して、２００℃〜３００℃程度の温度で半田を溶かして、半導体装置１と実装基板２４とを接合する。
【００５９】
次に、たとえば超音波ワイヤーボンド法によって、直径が３００μｍ程度のアルミニウム線３３で、外部出力電極１５と実装基板２４の不図示の配線層とを接続する。これによって、半導体装置１の厚み方向他方側の出力は、接合材２５を介して実装基板２４と電気的に接続され、半導体装置１の厚み方向一方側の出力は、アルミニウム線３３を介して実装基板２４と電気的に接続される。
【００６０】
以上のように本実施の形態の半導体装置１によれば、ＳｉＣ基板１１の厚み方向他方側の表面に、ＳｉＣ基板１１よりも体積抵抗率の低いサポート基板１１が電気的および機械的に接合されて、ＳｉＣ基板１１とサポート基板１９とが一体に構成されるので、サポート基板１９によって半導体装置１の強度を確保することができる。これによって、半導体装置１の強度を損なうことなく、ＳｉＣ基板１１を薄くして、ＳｉＣ基板１１の厚み方向の電気抵抗を低くすることができるので、ＳＢＤ２の形成に好適なＳｉＣ基板１１を用いて、低抵抗のＳｉＣ基板１１を実現することができる。
【００６１】
またサポート基板１９は、ＳｉＣ基板１１よりも体積抵抗率が低いので、ＳｉＣ基板１１とサポート基板１９とを接合した接合体と同じ厚さの基板を、ＳｉＣ基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン状態でＳｉＣ基板１１の厚み方向に電流が流れる縦型の半導体装置１において、オン抵抗を可及的に低くすることが可能であるので、オン抵抗が可及的に低い半導体装置１を実現することができる。
【００６２】
また半導体装置１を実装基板２４に実装するときには、サポート基板１９を実装基板２４に実装すればよい。これによって、実装基板２４との熱膨張係数の差によるストレスがＳｉＣ基板１１に直接加わることを防ぐことができるので、ＳｉＣ基板１１に形成されるＳＢＤ２の信頼性を向上させることができる。また実装基板２４と半導体装置１との接合に関して、ＳｉＣ基板１１の性質を考慮する必要がないので、実装基板２４と半導体装置１との接合面の設計の自由度を高めることができる。したがって、最適な接合が得られる接合面の構造を採用することができるので、実装構造を含めた半導体装置１の信頼性を向上させることができる。
【００６３】
たとえば、実装基板２４と接合される層として好適な１μｍ以上の厚いＮｉ層を半導体装置１に形成して、このＮｉ層を介して実装基板２４と接合することが可能である。ＳｉＣ基板１１の裏面にめっき法によって、１μｍ以上の厚いＮｉ層を形成するためには、ＳｉＣ基板１１の表面のデバイス形成層、すなわちドリフト領域１２およびガードリング１３が形成された部分を損傷しないように保護する必要があるので、１μｍ以上の厚いＮｉ層を形成することは困難である。これに対し、サポート基板１９であれば、厚み方向の両面にめっき法によって厚いＮｉ層を容易に形成することが可能であるので、１μｍ以上の厚いＮｉ層を形成して、実装基板２４と好適な接合を得ることができる。
【００６４】
また本実施の形態の半導体装置１の製造方法によれば、ＳｉＣ基板１１を薄板化した後、ＳｉＣ基板１１にはサポート基板４が接合される。これによって、薄板化後に、ＳｉＣ基板１１の厚み方向一方側の表面プロセスを処理するときに、具体的にはＳｉＣ基板１１の厚み方向一方側に外部出力電極１５などを形成するときに、ＳｉＣ基板１１の割れなどが生じることを防ぐことができる。したがって、ＳｉＣ基板１１の薄板化による歩留まりの低下を防ぐことができるので、前述のようにオン抵抗が可及的に低い半導体装置１を高歩留まりで容易に得ることができる。
【００６５】
またＳｉＣ基板１１とサポート基板１９とを接合した接合体は、ＳｉＣ基板１１と同様に取扱うことができる。したがって、ＳｉＣ基板１１の薄板化後の表面プロセスを処理する装置および搬送系に、薄板化基板用の特別な工夫を施す必要はなく、従来の装置および搬送系をそのまま使用することができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置１を安価に製造することができる。
【００６６】
また本実施の形態では、ＳｉＣ基板１１とサポート基板１９との接合には、金属の圧着接合が用いられるので、接合部分は耐熱性に優れる。これによって、薄板化後の表面プロセスで、３００℃〜５００℃程度の温度処理が可能になるので、プロセスの自由度を高めることができる。また前述の３００℃〜５００℃程度の温度処理によって、素子特性の安定化処理を実現することができる。したがって、半導体装置１の特性および信頼性を向上させることができる。これらの効果は、ＳｉＣ基板１１とサポート基板１９との接合に共晶金属接合を用いた場合にも同様に得られる。この場合、共晶金属接合を形成する共晶金属としては、後の熱処理に耐えられるだけの耐熱性を有するものが用いられる。
【００６７】
また表面プロセス完了後に、チップ状に分割するとき、具体的には個々の素子に分割するときにも、ＳｉＣ基板１１とサポート基板１９とが接合された状態であるので、チップの強度が向上する。これによって、チップ割れなどを防ぐことができるので、チップ割れなどによる歩留まりの低下を防ぐことができる。また薄板化チップ専用の装置も必要ない。したがって、前述のように優れた特性を有する半導体装置１を安価に得ることができる。
【００６８】
また本実施の形態では、サポート基板１９の厚み方向一方側の表面には、サポート基板表側電極２０およびサポート基板側接合金属層２２が設けられ、サポート基板１９の厚み方向他方側の表面には、サポート基板裏側電極２１が設けられる。そしてサポート基板１９は、サポート基板１９の厚み方向一方側の表面に設けられるサポート基板表側電極２０およびサポート基板側接合金属層２２を介して、Ｓｉ基板１１の厚み方向他方側の表面に接合される。
【００６９】
サポート基板１９の厚み方向他方側の表面には、サポート基板裏側電極２１が設けられるので、ＳｉＣ基板１１に形成されるＳＢＤ２の出力を、サポート基板１９の厚み方向他方側から取出すことができる。したがって、縦型の半導体装置１として、前述のようにオン抵抗が可及的に低い半導体装置１を容易に実現することができる。
【００７０】
また本実施の形態では、サポート基板１９は、ＳｉＣ基板１１と同種の半導体材料から成るので、熱膨張係数がＳｉＣ基板１１に近い。したがって、熱膨張係数の差によるストレスがＳｉＣ基板１１に加わることを防ぐことができるので、ＳｉＣ基板１１に形成されるＳＢＤ２の信頼性を向上させることができる。
【００７１】
＜第２の実施の形態＞
図９は、本発明の第２の実施の形態である半導体装置のサポート基板ユニット４Ａを示す断面図である。本実施の形態の半導体装置は、前述の第１の実施の形態の半導体装置１と構成が類似しており、サポート基板ユニット４Ａの構成が異なっていること以外は、第１の実施の形態の半導体装置１と同様の構成を有する。したがって、本実施の形態では、第１の実施の形態の半導体装置１に対応する部分については同一の参照符を付して、共通する説明を省略する。また、ＳｉＣ基板ユニット３の製造方法および接合方法は、前述の第１の実施の形態と同様であるので、説明を省略する。
【００７２】
本実施の形態のサポート基板ユニット４Ａは、サポート基板１９Ａの構成が異なっている以外は、第１の実施の形態におけるサポート基板ユニット４と同様の構成を有する。本実施の形態では、サポート基板１９Ａは、ベース基板４２と金属配線層４１とを備える。ベース基板４２には、ベース基板４２を厚み方向に貫通する複数の貫通孔４０が、厚み方向に垂直な方向に間隔をあけて形成されている。貫通孔４０には、金属配線層４１が埋込まれている。本実施の形態では、金属配線層４１は、ベース基板４２の厚み方向一端部から他端部にわたって、すなわち厚み方向全体にわたって、貫通孔４０に埋込まれている。このように本実施の形態のサポート基板１９Ａは、その内部に、サポート基板１９を厚み方向に貫通して離散的に埋込まれる金属配線層４１を含む。金属配線層４１は、内部金属層に相当する。
【００７３】
ベース基板４２は、ＳｉＣ基板１１よりも体積抵抗率が低い基板で構成される。より詳細には、ベース基板４２は、ＳｉＣ基板１１よりも体積抵抗率が低く、かつ熱膨張係数がＳｉＣ基板１１に近い材料で構成される。具体的には、ベース基板４２は、たとえばＳｉＣ基板１１よりも高濃度のｎ＋型の単結晶ＳｉＣ基板もしくは多結晶ＳｉＣ基板、またはＳｉＣ基板１１よりも体積抵抗率が低いＳｉＣの焼結体によって実現される。
【００７４】
サポート基板１９Ａの厚み方向一方側の表面には、サポート基板表側電極２０が形成され、サポート基板１９Ａの厚み方向他方側の表面には、サポート基板裏側電極２１が形成される。サポート基板表側電極２０とサポート基板裏側電極２１とは、金属配線層４１を介して、電気的に接続されている。このように、サポート基板表側電極２０およびサポート基板裏側電極２１は、金属配線層４１と直接に接して電気的に接続されていることが望ましいが、完全に接続されていなくてもよい。
【００７５】
また、金属配線層４１は、本実施の形態のようにベース基板４２の厚み方向一端部から他端部にわたって貫通孔４０を完全に埋込むように形成されていてもよいし、貫通孔４０の側壁だけに形成されていてもよい。
【００７６】
次に、サポート基板ユニット４Ａの製造方法の一例を説明する。図１０〜図１２は、本発明の第２の実施の形態における半導体装置のサポート基板ユニット４Ａの製造方法を説明するための図である。
【００７７】
図１０は、ベース基板４２に有底孔４０Ａを形成した状態を示す断面図である。ベース基板４２をＳｉＣ基板１１と同一の形状に加工した後、エッチング加工によって、有底孔４０Ａを形成する。有底孔４０Ａは、ベース基板４２の厚み方向一方側の表面から厚み方向に延びて、ベース基板４２の内部まで形成される。有底孔４０Ａは、ベース基板４２の厚み方向一方側の表面から、ベース基板４２を貫通しないところまでエッチング加工して形成される。有底孔４０Ａは、後述する図１２に示す工程において、ベース基板４２が研削加工されることによって底が消失して、ベース基板４２を厚み方向に貫通し、前述の図９に示す貫通孔４０となる。
【００７８】
図１１は、金属配線層４１を形成した状態を示す断面図である。前述のようにしてベース基板４２に貫通孔４０を形成した後は、貫通孔４０の中、たとえば側壁に、たとえばスパッタ法によって、Ｔｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜を成膜して、金属配線層４１を形成する。
【００７９】
図１２は、金属配線層４１を露出させて貫通孔４０を形成した状態を示す断面図である。次に、ベース基板４２の厚み方向他方側の表面（以下「裏面」という場合がある）を研削加工して、図１２に示すように金属配線層４１を露出させて、貫通孔４０を形成する。これによってサポート基板１９Ａが形成される。
【００８０】
このように貫通孔４０は、最初は図１０に示すように、ベース基板４２を貫通しないところまでエッチング加工して有底孔４０Ａを形成し、次に図１１に示すように、有底孔４０Ａの中に金属配線層４１を形成した後、図１２に示すように、金属配線層４１が露出するようにベース基板４２の裏面を研削することによって形成される。これによって、貫通孔４０の中に金属配線層４１を埋込むことができる。
【００８１】
次に、サポート基板１９Ａの厚み方向一方側の表面および他方側の表面に、たとえばスパッタ法によって、Ｔｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜を成膜して、サポート基板表側電極２０およびサポート基板裏側電極２１を形成する。さらに第１の実施の形態と同様にして、サポート基板表側電極２０の厚み方向一方側の表面にサポート基板側接合金属層２２を形成して、図９に示す断面形状のサポート基板４Ａを得る。サポート基板４Ａの厚み方向他方側の表面には、第１の実施の形態と同様に、裏面金属層２３が形成される。
【００８２】
金属配線層４１は、めっき法で形成してもよい。この場合、貫通孔４０の側壁と、サポート基板１９Ａの厚み方向一方側および他方側の表面とに、めっき法で同時に金属膜を形成して、金属配線層４１、サポート基板表側電極２０およびサポート基板裏側電極２２を形成してもよい。
【００８３】
本実施の形態では、サポート基板１９Ａは、ベース基板４２と金属配線層４１とを備えて構成される。つまり、サポート基板１９Ａは、その内部に、サポート基板１９Ａを厚み方向に貫通して離散的に埋込まれる内部金属層である金属配線層４１を含む。これによって、サポート基板１９Ａの厚み方向の電気抵抗を下げることができるので、オン抵抗が更に低い半導体装置を実現することができる。
【００８４】
また本実施の形態では、サポート基板１９Ａの厚み方向の両面に設けられる電極層、すなわちサポート基板表側電極２０およびサポート基板裏側電極２１と、金属配線層４１とが直接に接する構造にしている。
【００８５】
これによって、サポート基板表側電極２０およびサポート基板裏側電極２１を、サポート基板１９Ａとオーミック接続させる必要がないので、オーミック接続を形成するための１０００℃程度の高温の熱処理を省くことが可能になる。したがって、製造工程を簡略化することができるので、製造コストを低減することができる。
【００８６】
またサポート基板表側電極２０およびサポート基板裏側電極２１を、Ｎｉ以外の金属材料で形成することが可能になるので、サポート基板表側電極２０およびサポート基板裏側電極２１の設計の自由度を高めることができる。これによって、製造コストをさらに低減することが可能である。
【００８７】
また前述の第１の実施の形態では、サポート基板１９は、ＳｉＣ基板１１よりも体積抵抗率が低い材料で構成する必要がある。具体的には、サポート基板１９は、ＳｉＣ基板１１よりも高濃度のｎ＋型の単結晶ＳｉＣ基板もしくは多結晶ＳｉＣ基板、またはＳｉＣ基板１１よりも体積抵抗率が低いＳｉＣの焼結体で構成する必要がある。これに対して、本実施の形態では、その必要はない。
【００８８】
本実施の形態では、前述のようにサポート基板１９Ａには金属配線層４１が埋込まれているので、たとえばＳｉ基板１１よりも体積抵抗率が高い基板をベース基板４０として用いても、ＳｉＣ基板１１よりも体積抵抗率が低いサポート基板１９Ａを実現することができる。したがって、Ｓｉ基板１１よりも体積抵抗率が高い基板をベース基板４０として用いて、ＳｉＣ基板１１よりも体積抵抗率が低い基板を用いる場合と同等の効果を得ることができる。
【００８９】
また本実施の形態では、サポート基板１９Ａのベース基板４２の材料は、熱膨張係数がＳｉＣ基板１１に近い材料であればよいので、サポート基板１９Ａの材料の選定の自由度を高めることができる。これによって、製造コストを低減することが可能である。
【００９０】
以上に述べた第１および第２の実施の形態では、半導体素子がＳＢＤによって構成される場合について説明したが、半導体素子はこれに限定されない。半導体素子は、ＳｉＣ基板１１の縦方向、すなわち厚み方向に電流を流す素子であればよく、縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの他の素子によって構成されてもよい。この場合も、第１および第２の実施の形態と同様に実施可能であり、第１および第２の実施の形態と同様の効果を得ることができる。
【符号の説明】
【００９１】
１  半導体装置、２  ショットキーバリアダイオード（ＳＢＤ）、３，３Ａ  ＳｉＣ基板ユニット、４，４Ａ  サポート基板ユニット、５  接合体、１１  ＳｉＣ基板、１２  ドリフト領域、１３  ガードリング、１４  ＳＢＤ電極、１５  外部出力電極、１６  保護膜、１７  オーミック電極層、１８  ＳｉＣ基板側接合金属層、１９，１９Ａ  サポート基板、２０  サポート基板表側電極、２１  サポート基板裏側電極、２２  サポート基板側接合金属層、２３  裏面金属層、２４  実装基板、２５  接合材、３０  犠牲酸化膜、３１  ダイシングシート、３３  アルミニウム線、４０  貫通孔、４０Ａ  有底孔、４１  金属配線層、４２  ベース基板。
【図１】
2011198780.tif 000003
【図２】
2011198780.tif 000004
【図３】
2011198780.tif 000005
【図４】
2011198780.tif 000006
【図５】
2011198780.tif 000007
【図６】
2011198780.tif 000008
【図７】
2011198780.tif 000009
【図８】
2011198780.tif 000010
【図９】
2011198780.tif 000011
【図１０】
2011198780.tif 000012
【図１１】
2011198780.tif 000013
【図１２】
2011198780.tif 000014