(57)【要約】【課題】  耐圧を有しつつ、素子分離部から電荷保持部への電荷の混入を低減する。【解決手段】  撮像領域に電荷保持部を有する光電変換装置において、電荷保持部のための素子分離部は、ＰＮ接合を用いた第１の素子分離部と絶縁体を用いた第２の素子分離部とを有する。そして、第２の素子分離部は電荷保持部と複数のトランジスタの少なくとも一部との間に配される。【選択図】  図２
2011176366.tif 000002
【特許請求の範囲】
【請求項１】
第１の光電変換部を含む複数の光電変換部と、
前記第１の光電変換部にて生じた電荷を保持する第１の電荷保持部を少なくとも含み、それぞれが前記複数の光電変換部のうち対応する光電変換部にて生じた電荷を保持する複数の電荷保持部と、
少なくとも前記第１の電荷保持部の電荷に基づく信号を出力するためのトランジスタを含む複数のトランジスタと、
前記第１の電荷保持部を電気的に分離する素子分離部と、を有する光電変換装置において、
前記素子分離部は、ＰＮ接合を用いた第１の素子分離部と、前記第１の電荷保持部と前記複数のトランジスタの少なくとも一部との間に配され、絶縁体を用いた第２の素子分離部と、を有することを特徴とする光電変換装置。
【請求項２】
前記複数の電荷保持部のうち対応する電荷保持部の電荷がそれぞれ転送される複数の浮遊拡散部をさらに有し、
前記複数のトランジスタには、それぞれが前記複数の浮遊拡散部のうち対応する浮遊拡散部の電圧をリセットする複数のリセットトランジスタが含まれ、
前記複数のトランジスタの前記少なくとも一部が、前記複数のリセットトランジスタのいずれかであることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
出力信号線をさらに有し、
前記複数のトランジスタには、前記複数の光電変換部のうち前記出力信号線に信号が出力される光電変換部を選択する複数の選択トランジスタが含まれ、
前記複数のトランジスタの前記少なくとも一部が、前記複数の選択トランジスタのいずれかであることを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記複数のトランジスタは、それぞれが前記複数の電荷保持部のうち対応する電荷保持部の電荷に基づく信号を出力するための増幅トランジスタであることを特徴とする請求項１に記載の光電変換装置。
【請求項５】
前記複数の電荷保持部は遮光されていることを特徴とする請求項１乃至請求項４のいずれか一項に記載の光電変換装置。
【請求項６】
前記複数のトランジスタの前記少なくとも一部は遮光されていることを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
【請求項７】
前記第１の素子分離部は、前記第１の電荷保持部と、前記複数の電荷保持部のうち前記第１の電荷保持部と隣接する電荷保持部との間に配されたことを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
【請求項８】
前記第１の素子分離部は、前記第１の電荷保持部と、前記複数の光電変換部のうち前記第１の光電変換部と隣接する光電変換部との間に配されたことを特徴とする請求項１乃至請求項７のいずれか一項に記載の光電変換装置。
【請求項９】
前記第１の光電変換部と前記第１の電荷保持部との間にゲート電極を有し、
前記ゲート電極と前記第１の光電変換部と前記第１の電荷保持部とで埋め込みチャネルを有するトランジスタを構成することを特徴とする請求項１乃至請求項８のいずれか一項に記載の光電変換装置。
【請求項１０】
前記第１の光電変換部は第１導電型の第１の半導体領域を有し、
前記複数のトランジスタの少なくとも１つのトランジスタは、第１導電型のソース領域及びドレイン領域を有し、
前記ソース領域あるいは前記ドレイン領域は、前記第１の半導体領域に比べて高い不純物濃度を有することを特徴とする請求項１乃至９のいずれか一項に記載の光電変換装置。
【請求項１１】
前記光電変換装置は、
前記複数の電荷保持部が配されるウエルと、
前記ウエルに電位を供給するためのコンタクトが配されるための半導体領域と、をさらに有し、
前記素子分離部は、前記第１の電荷保持部と前記半導体領域との間に配された、絶縁体を用いた第３の素子分離部をさらに有することを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
【請求項１２】
前記第１の電荷保持部は第１導電型の第２の半導体領域を有し、
前記第２の半導体領域の下部に第２導電型の第３の半導体領域が配され、
前記第３の半導体領域は、前記第２の半導体領域への前記電荷の混入を低減する障壁として機能することを特徴とする請求項１乃至１１のいずれか一項に記載の光電変換装置。
【請求項１３】
前記第２の素子分離部はＳＴＩ構造であることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の固体撮像装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は複数の光電変換部及び複数の電荷保持部を有する光電変換装置の素子分離の構成に関する。
【背景技術】
【０００２】
近年、ＣＣＤ型やＭＯＳ型の光電変換装置は多くのデジタルスチルカメラやデジタルカムコーダに用いられている。ＭＯＳ型の光電変換装置においては、光電変換部の蓄積時間を一定に揃えるグローバルシャッター機能を実現するための素子構造が開発されている。それは、光電変換部に対して電荷保持部を有する構成である。特許文献１には、この電荷保持部を有する構成においてＬＯＣＯＳ構造の素子分離部を有する構成が開示されている。また、特許文献２には、電荷保持部を有する構成において電荷保持部への光の入射を低減することを目的として、電荷保持部を囲むように間隙が設けられている構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０５３２１７号公報
【特許文献２】特開２００７−１５７９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本願発明者らは、特許文献１の構造において、素子分離部に光が入射した場合、素子分離部内で光の乱反射が生じて電荷保持部へと光が入射してしまうことを見出した。特許文献２においては、配線層付近における光の入射についての検討がなされているものの、特許文献１と同様に素子分離部に光が入射した場合の電荷保持部へ与える影響については検討がなされていなかった。しかし、素子分離部においては、光の影響だけではなく耐圧や寄生ＭＯＳなどの電気的特性について配慮が必要となる。そこで、本発明においては、耐圧を有しつつ、素子分離部から電荷保持部への電荷の混入を低減する光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の光電変換装置は、第１の光電変換部を含む複数の光電変換部と、前記第１の光電変換部にて生じた電荷を保持する第１の電荷保持部を少なくとも含み、それぞれが前記複数の光電変換部のうち対応する光電変換部にて生じた電荷を保持する複数の電荷保持部と、少なくとも前記第１の電荷保持部の電荷に基づく信号を出力するためのトランジスタを含む複数のトランジスタと、前記第１の電荷保持部を電気的に分離する素子分離部と、を有する光電変換装置において、前記素子分離部は、ＰＮ接合を用いた第１の素子分離部と、前記第１の電荷保持部と前記複数のトランジスタの少なくとも一部との間に配され、絶縁体を用いた第２の素子分離部と、を有することを特徴とする。
【発明の効果】
【０００６】
本発明によって、複数の光電変換部を有する光電変換装置において、耐圧を有しつつ、素子分離部から電荷保持部への電荷の混入を低減することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】光電変換装置の画素回路の一例
【図２】第１の実施形態を説明する光電変換装置の平面模式図
【図３】図２のＡＢ線及びＣＤ線での断面模式図
【図４】第１の実施形態を説明する光電変換装置の平面模式図
【図５】図４のＥＦ線及びＧＨ線での断面模式図
【図６】第１の実施形態を説明する光電変換装置の平面模式図と断面模式図
【図７】光電変換装置の画素回路の別の例
【図８】撮像システムを説明するブロック図
【発明を実施するための形態】
【０００８】
本発明は、撮像領域に電荷保持部を有する光電変換装置において、電荷保持部のための素子分離部が、ＰＮ接合を用いた第１の素子分離部と絶縁体を用いた第２の素子分離部とを有する。そして、第２の素子分離部を電荷保持部と複数のトランジスタの少なくとも一部との間に配する。第１の素子分離部によって、酸化膜を用いた素子分離部で発生する乱反射の影響を低減し、また第２の素子分離部を電荷保持部とトランジスタとの間に配置することで、読み出し回路と電荷保持部との耐圧を維持することが可能となる。
【０００９】
以下、実施形態について図面を用いて説明する。信号電荷を電子として、説明を行う。
【００１０】
（第１の実施形態）
始めに、図１を用いて電荷保持部を有する光電変換装置の画素回路の一例を説明する。図１は電荷保持部を有する画素１３が２行２列で配列した構成を示している。２は光電変換部、３は電荷保持部、４は浮遊拡散部、５は電源部、７は画素出力部、８は第１の転送ゲート電極、９は第２のゲート電極である。１０はリセット用トランジスタのゲート電極、１１は選択用トランジスタのゲート電極、１２は増幅用トランジスタのゲート電極、２３は排出部となるオーバーフロードレイン（以下ＯＦＤ）用のゲート電極である。電源線は所定の電圧を供給する配線であり、電源部５と接続している。ここで、電源部５はリセット用トランジスタのドレイン、選択用トランジスタのドレイン、ＯＦＤのドレインとも同一のノードとなっている。ＲＥＳ、ＴＸ１、ＴＸ２、ＳＥＬ、ＯＦＤは各ゲート電極にパルスを供給する制御線である。ＲＥＳはリセット用トランジスタのゲート電極１０に、ＴＸ１は第１のゲート電極８に、ＴＸ２は第２のゲート電極９に、ＳＥＬは選択用トランジスタのゲート電極１１に、ＯＦＤはオーバーフロードレイン用のゲート電極２３にパルスを供給する制御線である。ＯＵＴは信号線である。ｎやｍとは自然数であり、ある行ｎとその隣の行ｎ＋１、ある列ｍとその隣の列ｍ＋１とを示している。ここで、画素１３とは、１つの光電変換部２を含む構成であり、光電変換装置の構成における最小の繰り返し単位である。この画素１３が複数配された領域を撮像領域と称する。
【００１１】
このような画素１３における、グローバルシャッターの動作は次のようになる。ある蓄積期間が経過した後に、光電変換部２にて生じた電荷を第１のゲート電極８によって、電荷保持部３へと転送する。電荷保持部３にてある蓄積期間の信号電荷を保持している間、光電変換部２では再び信号電荷の蓄積が始まる。電荷保持部３の信号電荷は第２のゲート電極９によって浮遊拡散部４へと転送され、増幅用トランジスタの画素出力部７から信号として出力される。また、電荷保持部３にて信号電荷を保持している間に光電変換部２にて生じた電荷が電荷保持部３へ混入しないように、ＯＦＤ２３によって光電変換部２の電荷を排出させる場合もある。リセット用トランジスタは、電荷保持部３から信号電荷が転送される前に浮遊拡散部４を所定の電位に設定する（リセット動作）。この時の浮遊拡散部４の電位をノイズ信号として画素出力部７から出力し、後に出力される信号電荷に基づく信号との差分をとることで、ノイズ信号を除去することができる。
【００１２】
また、画素１３において、第１のゲート電極８の下部が埋め込みチャネルとなっていてもよい。つまり光電変換部２と電荷保持部３とが導通している。このような構成のグローバルシャッターの動作は、次のようになる。光電変換部２にて生じた信号電荷は光電変換部２と電荷保持部３とで保持される。そして、ある蓄積期間が経過した後に、第２のゲート電極９によって浮遊拡散部４へ信号電荷が転送される。浮遊拡散部４に信号電荷が転送された後、再び光電変換部２と電荷保持部３とで信号電荷の蓄積が始まる。この構成においても、浮遊拡散部４にて信号電荷を保持している間に光電変換部２にて生じた電荷が浮遊拡散部４へ混入しないように、ＯＦＤ２３によって光電変換部２の電荷を排出させる場合もある。また、リセット用トランジスタの動作としては、同様である。この動作は、第１のゲート電極８の下部が埋め込みチャネルになっていなくても第１のゲート電極８の駆動によって、行うことが可能である。本実施形態では、このような埋め込みチャネルとなっている構成を例に説明を行う。
【００１３】
図２は、図１のような画素構成の光電変換装置の平面模式図である。画素１３が２行２列に配されている。１３ａを第１の画素、１３ｂを第２の画素、１３ｃを第３の画素、１３ｄを第４の画素とする。図１と同様の機能を有する構成については、同一の符号を付し説明を省略する。各符号のａ、ｂ、ｃ、ｄについては、それぞれ第１の画素、第２の画素、第３の画素、第４の画素の構成であることを示している。また、説明のため、コンタクトやゲート電極以外の配線の配置については省略している。図１において共通のノードとなっている部分は同一の半導体領域である場合や配線によって接続されている場合がある。
【００１４】
図１において、１及び１４は素子分離部である。１４は半導体領域のＰＮ接合を利用した第１の素子分離部であり、１は絶縁体を利用した第２の素子分離部である。第２の素子分離部１以外の部分が活性領域となっており、各素子が形成される。
【００１５】
第１の画素１３ａに着目して説明する。第１のゲート電極８ａは電荷保持部３ａの上部まで延在して配置されている。第１のゲート電極８ａが電荷保持部３ａの上部まで配されていることで、電荷保持部３ａへの光の入射を低減させ、また、第１のゲート電極８ａに供給される電圧を制御することによって、電荷保持部３ａの暗電流を低減することが可能である。ここで、電荷保持部３ａは、第１の素子分離部１４と第２の素子分離部１とを有する。隣接する光電変換部２（不図示）との間には第１の素子分離部１４が配されている。つまり、例えば第２の画素１３ｃの電荷保持部３ｂと第１の画素１３ａの電荷保持部３ａとの間には第１の素子分離部１４が配されている。このような素子分離部の構成について図３の断面模式図を用いてより詳細に説明する。以下、ｎ型を第１導電型として説明する。
【００１６】
図３（Ａ）は図２のＡＢ線の断面模式図であり、図３（Ｂ）は図２のＣＤ線における断面模式図である。図３（Ａ）及び図３（Ｂ）において、２１はウエルである。ウエル２１は、ｎ型であっても、ｐ型であってもよく、半導体基板に設けられた構成であっても、半導体基板であってもよい。１６は第２導電型の第１の半導体領域であり、１７は第１導電型の第２の半導体領域であり、これらは光電変換部２を構成する。１８は第１導電型の第３の半導体領域であり、電荷保持部３を構成する。１９は第２導電型の第４の半導体領域であり、電荷保持部３への電子の混入を低減させる障壁として機能しうる。２０は電荷保持部３への光の入射を低減させる遮光膜である。遮光膜２０は図２においては省略している。そして、２２は第２導電型の半導体領域であり、周囲の半導体領域とＰＮ接合による電気的な分離を行う第１の素子分離部１４を構成する。第２導電型の半導体領域１４は周囲の半導体領域に比べて第２導電型の不純物濃度が高く、即ち信号電荷に対するポテンシャルが高い。また、２３は絶縁体であり、第２の素子分離部１を構成する。第２の素子分離部１はＬＯＣＯＳ構造（Ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）やＳＴＩ構造（Ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）である。１５は第２導電型の第５の半導体領域であり、チャネルストップとして、また電子に対する障壁として機能しうる。更に、第５の半導体領域１５は絶縁体２３を設けたことによる暗電流の防止の機能をも有してもよい。ここで、本実施形態においては、第２の半導体領域１７と第３の半導体領域１８との間に、第１導電型の第６の半導体領域を有する（不図示）。第６の半導体領域によって、第１のゲート電極８の下部に埋め込みチャネルが形成される。
【００１７】
ここで、課題について図６を用いて詳細な説明を行う。図６（Ａ）は図２に対応した平面模式図であり、図２と同様に図１の画素回路に対応する。図６（Ｂ）は図６（Ａ）のＸＹ線における断面模式図である。図１から図３と同様の構成については、同一の符号を付し説明を省略する。ここで、図６（Ａ）では電荷保持部３のための素子分離部は絶縁体を利用した第２の素子分離部１のみとなっている。この時のＸＹ線における断面において、図６（Ｂ）のようなことが生じる。光電変換部２ａには遮光膜２０が無いため、光が入射しやすく、光電変換部２ａと電荷保持部３ｂとの間にも光が入射する。ここで、発明者は、第２の素子分離部１に光が入射した場合、絶縁体と半導体基板２１との界面で反射を繰り返し、様々な方向へ向かう散乱光が生じてしまうことを見出した。この散乱光による電子が、電荷保持部３ｂにて保持された信号電荷に混入し偽信号を生じてしまう場合がある。この時、素子分離部が半導体基板に深くまで絶縁体を設けたＳＴＩ構造を有する場合には、より反射が生じやすく散乱光が生じやすい。また、素子分離部への光の入射は、光電変換部２ａの周りだけでなく、電荷保持部３ｂが並んでいる場合でも遮光膜２０の切れ目で生じる可能性がある。
【００１８】
一方、図３（Ａ）では、第２の画素１３ｂの電荷保持部３ｂと、第１の画素１３ａの光電変換部２ａとの間に第１の素子分離部１４を設けている。図３（Ａ）に示したように、遮光膜２０が設けられていない光電変換部２ａには光が入射しやすい。この光の入射量が多い部分に第１の素子分離部１４を設けることによって、光はウエル２１の深部へと透過し、散乱が低減される。また、第１の素子分離部１４によって、光によって生じた電子が電荷保持部３ｂを構成する第３の半導体領域１８ｂに混入することを低減することが可能である。更には、第４の半導体領域１９ｂが存在することによって、電子の第３の半導体領域１８ｂへの混入をより低減することが可能となる。
【００１９】
また、図３（Ｂ）では、複数のトランジスタの少なくとも一部（ここではリセット用トランジスタ）と電荷保持部３ａとの間には第２の素子分離部１が配されている。第２の素子分離部１によって、電気的な分離を十分に行うことが可能である。なお、トランジスタはリセット用トランジスタに限らない。電荷保持部がトランジスタのソース領域あるいはドレイン領域と同一のノードになっていなければよく、増幅用トランジスタや選択用トランジスタであってもよい。これら、トランジスタゲート電極には高いパルスが供給され、また、トランジスタのソース領域あるいはドレイン領域には高い電圧が供給される場合があるため電気的な分離及び耐圧が必要となる。また、第２の素子分離部は、電荷保持部とウエルの電位を固定するためのウエルコンタクトのための半導体領域との間に配されていても良い。リセット動作時には電荷保持部に高い電位がかかるため、ウエルコンタクトのための半導体領域との電気的な分離を十分に行うためである。
【００２０】
ここで、トランジスタのソース領域あるいはドレイン領域を形成する半導体領域は光電変換部を構成する第２の半導体領域１７に比べて高い不純物濃度を有することが多い。このような高い不純物濃度の半導体領域を第１の素子分離部によって分離を行うとＰＮ接合界面に大きな電界がかかってしまう。従って、第２の素子分離部１にて耐圧を保ちつつ、電気的な分離を行うことが望まれる。更に、光電変換部２とは異なり複数のトランジスタは遮光することも可能であるため、第２の素子分離部１への光の入射を低減し、散乱光の発生を低減することが可能となる。
【００２１】
しかし、絶縁体を有する第２の素子分離部１は、絶縁体と半導体との界面の格子欠陥に起因する暗電流が生じる場合がある。そこで、本実施形態のように、信号電荷を保持する電荷保持部３や光電変換部２の近傍には、第１の素子分離部１４を配置することで図６の構成に比べてノイズを低減することが可能となる。
【００２２】
本実施形態のように光電変換部２と電荷保持部３との間は埋め込みチャネルとなっている構成においては、電荷保持部３にて信号電荷を保持する期間が長くなるため、入射光による電子の混入や暗電流の低減に効果的である。しかし、光電変換部２と電荷保持部３との間が埋め込みチャネルの構成には限定されない。また、障壁となる第４の半導体領域１９や第５の半導体領域１５はなくてもよい。
【００２３】
（第２の実施形態）
本実施形態の光電変換装置は、第１の実施形態とは画素の平面レイアウトが異なり、画素同士が線対称となって配置されている構成である。また、電荷保持部及び光電変換部の周囲における素子分離部の配置が異なる。図４を用いて説明を行う。
【００２４】
図４は光電変換装置の平面模式図である。図４において図２と同一の構成については同一の符号を付し、説明を省略する。また、説明のため、コンタクトやゲート電極以外の配線、遮光膜については省略している。図４では２行４列の８つの画素１３について示しているが、光電変換装置としては図４の８つの画素が繰り返し２次元に配置されている。その内、４つの画素１３ａ、１３ｂ、１３ｃ、１３ｄを用いて説明を行う。図４では図２と異なり、第１の画素１３ａと第３の画素１３ｃの光電変換部２が向かい合って配置されている。即ち、第１の画素１３ａ及び第２の画素１３ｂの列と第３の画素１３ｃ及び第４の画素１３ｄの列が線対称として配置されている。ここで、第１の実施形態と同様に、第１の画素１３ａの電荷保持部３ａと不図示の隣接する画素の光電変換部との間には第１の素子分離部１４が配置されている。そして、第１の画素１３ａのトランジスタと電荷保持部３ａとの間には第２の素子分離部１が配置されている。しかし、更に、第１の画素１３ａの電荷保持部３ａと第３の画素１３ｃの電荷保持部３ｃとの間にも第１の素子分離部１４が配されている。このような構成によって、第１の実施形態に比べてより、電荷保持部３ａへ混入する電荷を低減することが可能となる。また、電荷保持部３ａへ混入する暗電流を低減することが可能となる。また、光電変換部２ａにおいても第３の画素１３ｃの光電変換部２ｃとの間に第１の素子分離部１４を有する。このような構成によって、光電変換部２ａ及び光電変換部２ｃへの暗電流を低減することが可能である。また、トランジスタと電荷保持部３ａあるいは光電変換部２ａとの間には第２の素子分離部１が配されていることによって、耐圧の低下や寄生ＭＯＳトランジスタの発生を抑制することが可能である。更に、図５の断面模式図を用いて説明する。
【００２５】
図５（Ａ）は図４のＥＦ線の断面模式図であり、図５（Ｂ）は図４のＧＨ線における断面模式図である。図５（Ａ）及び図５（Ｂ）において、図３（Ａ）及び図３（Ｂ）と同様の構成については同一の符号を付し、説明を省略する。図５（Ａ）においては、図３（Ａ）とほぼ同一の構成となっているため説明を省略する。図５（Ｂ）においては、第１の画素１３ａの電荷保持部３ａと第３の画素１３ｃの電荷保持部３ｃとが隣接しており、同一の遮光膜２０にて遮光されている。この遮光膜２０によって、電荷保持部３ａと電荷保持部３ｃとの間には光の入射はない。しかし、暗電流が発生しやすい第２の素子分離部１の絶縁体２３ではなく第１の素子分離部１４、即ち第２導電型の半導体領域２２が配置されている。このような構成によって、電荷保持部３ａ及び電荷保持部３ｃへの暗電流を低減することが可能となる。
【００２６】
以上述べてきたように、ある画素の電荷保持部と隣接する画素の電荷保持部との間においても、第１の素子分離部を配置することによって、第２の素子分離部を配置した場合に生じる光の散乱による偽信号の発生の低減が可能となる。また、電荷保持部への暗電流の混入を低減することが可能となる。また、光電変換部の周囲においても同様である。あわせて、電荷保持部とトランジスタとの間には第２の素子分離部を設けることによって、耐圧が向上し、また寄生ＭＯＳトランジスタの発生を低減することが可能となる。なお、本実施形態の素子分離部の配置を異なる平面レイアウトに適用することも可能である。
【００２７】
（第３の実施形態）
本実施形態では、図１に記載の画素回路とは異なる画素回路について図７を用いて説明する。図７は画素ユニット２２を有する構成を示している。図１と同様の構成については同一の符号を付し、説明を省略する。
【００２８】
図７の２ａは第１の光電変換部、２ｂは第２の光電変換部２ｂ、３ａは第１の電荷保持部、３ｂは第２の電荷保持部である。８ａと９ａは第１の光電変換部に対応する第１のゲート電極と第２のゲート電極であり、８ｂと９ｂは第２の光電変換部に対応する第１のゲート電極と第２のゲート電極である。２３ａは第１の光電変換部に対応する排出部であり、２３ｂは第２の光電変換部に対応する排出部である。そして、第１の光電変換部２ａと第２の光電変換部２ｂとが浮遊拡散部４、リセット用トランジスタ、選択用トランジスタ、増幅用トランジスタとを共有化している。
【００２９】
つまり、図７の画素回路は、図１の画素回路においてｎ行目ｍ列の画素とｎ＋１行目ｍ列の画素の浮遊拡散部４同士が接続された構成である。更に、リセット用トランジスタと選択用トランジスタと増幅用トランジスタとが共有化されている。また、図１の構成は、画素ユニット２２が含む光電変換部２が１つの場合とも言える。
【００３０】
このような構成によれば図１の構成に比べて素子数を削減することができるため、電荷保持部や光電変換部の面積を大きくとることが可能となる。
【００３１】
この時の素子分離部の配置については、第２の実施形態に示したように、電荷保持部とトランジスタとの間には第２の素子分離部を配置し、第１の素子分離部は次のような場所に配置することが望ましい。まず、電荷保持部同士の間、例えば、第１の電荷保持部３ａと第２の電荷保持部３ｂとの間や第１の電荷保持部３ａと隣接する画素ユニットの電荷保持部との間である。更に、電荷保持部と光電変換部との間、例えば、第１の電荷保持部３ａと第２の光電変換部２ｂとの間や第１の電荷保持部３ａと隣接する画素ユニットの光電変換部との間である。このように、第２の実施形態に示したような第１の素子分離部と第２の素子分離部との配置を規定することで、耐圧を保ちつつ、電荷保持部への電荷の混入を低減することが可能となる。
【００３２】
（撮像システムへの応用）
本実施形態では、第１の実施形態及び第３の実施形態にて説明してきた光電変換装置を撮像システムに適用した場合について、図８を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。
【００３３】
図８はデジタルスチルカメラの構成図である。被写体の光学像は、レンズ８０２等を含む光学系によって光電変換装置８０４の撮像面に結像される。レンズ８０２の外側には、レンズ８０２のプロテクト機能とメインスイッチを兼ねるバリア８０１が設けられうる。レンズ８０２には、それから出射される光の光量を調節するための絞り８０３が設けられうる。光電変換装置８０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路８０５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路８０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器８０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器８０６から出力される画像データは、信号処理部（画像処理部）８０７によって各種の補正、データ圧縮などがなされる。光電変換装置８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６及び信号処理部８０７は、タイミング発生部８０８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部８０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部８１１を備える。記録媒体８１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部８１３を備えてもよい。ここで、８０５から８０８は、光電変換装置８０４と同一チップ上に形成されてもよい。
【００３４】
次に、図８の動作について説明する。バリア８０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器８０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部８０９が絞り８０３を開放にする。光電変換装置８０４から出力された信号は、撮像信号処理回路８０５をスルーしてＡ／Ｄ変換器８０６へ提供される。Ａ／Ｄ変換器８０６は、その信号をＡ／Ｄ変換して信号処理部８０７に出力する。信号処理部８０７は、そのデータを処理して全体制御・演算部８０９に提供し、全体制御・演算部８０９において露出量を決定する演算を行う。全体制御・演算部８０９は、決定した露出量に基づいて絞りを制御する。
【００３５】
次に、全体制御・演算部８０９は、光電変換装置８０４から出力され信号処理部８０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ８０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ８０２を駆動し、距離を演算する。
【００３６】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置８０４から出力された撮像信号は、撮像信号処理回路８０５において補正等がされ、Ａ／Ｄ変換器８０６でＡ／Ｄ変換され、信号処理部８０７で処理される。信号処理部８０７で処理された画像データは、全体制御・演算部８０９によりメモリ部８１０に蓄積される。その後、メモリ部８１０に蓄積された画像データは、全体制御・演算部８０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８１２に記録される。また、画像データは、外部Ｉ／Ｆ部８１３を通してコンピュータ等に提供されて処理される。
【００３７】
このようにして、本発明の光電変換装置は撮像システムに適用される。本発明の光電変換装置を用いることによって、グローバルシャッターによる画像信号へのノイズを低減することが可能となるため、より高画質な画像を得ることが可能となる。また、信号処理回路等でのノイズ除去が容易となる。
【００３８】
以上、本発明のいくつかの実施形態について説明してきた。しかし、本発明は各実施形態に限定されるものではなく、適宜変更可能である。例えば、画素の回路構成は図１の構成に限らない。図１にして示したような排出部ではなく、半導体基板の垂直方向に電荷を排出する構成を有していても良い。また、第１のゲート電極８の構成は実施形態にて述べてきた構成に限られず、第１のゲート電極８が電荷保持部３の上部まで延在しなくても良い。電荷の極性、半導体領域の極性及びトランジスタの極性についても、適宜変更可能である。
【符号の説明】
【００３９】
１  第２の素子分離部
２  光電変換部
３  電荷保持部
４  浮遊拡散部
８  第１のゲート電極
９  第２のゲート電極
１４  第１の素子分離部
１３  画素
２２  画素ユニット
【図１】
2011176366.tif 000003
【図２】
2011176366.tif 000004
【図３】
2011176366.tif 000005
【図４】
2011176366.tif 000006
【図５】
2011176366.tif 000007
【図６】
2011176366.tif 000008
【図７】
2011176366.tif 000009
【図８】
2011176366.tif 000010