(57)【要約】【課題】補償動作を行うための構成を簡素化する。【解決手段】画素回路Ｐは、発光素子Ｅと、発光素子Ｅに駆動電流を供給する駆動トランジスタＴdrと、発光素子Ｅの陰極に電気的に接続され、電位ＶＣＴが供給される給電線１８と、電位ＶＥＬが供給される給電線１７と駆動トランジスタＴdrのソースとの間に設けられ、そのゲートに制御信号ＸLMが供給される制御トランジスタＴrLと、給電線１８と駆動トランジスタＴdrのゲートとの間に設けられた第１容量素子Ｃ1と、駆動トランジスタＴdrのゲートとソースとの間に設けられた第２容量素子Ｃ2と、データ電位ＶＤを供給するデータ線１６と駆動トランジスタＴdrのゲートとの間に設けられ、走査線１２を介して供給される走査信号ＸSLがそのゲートに供給される選択トランジスタＴrSとを備える。【選択図】      図２
2011013404.tif 000002
【特許請求の範囲】
【請求項１】
一方の端子と他方の端子とを備えた発光素子と、
前記発光素子の前記一方の端子に駆動電流を供給する駆動トランジスタと、
前記発光素子の前記他方の端子に電気的に接続され、第１電位が供給される第１電源線と、
第２電位が供給される第２電源線と前記駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、
前記第２電源線と前記駆動トランジスタのゲートとの間に設けられた第１容量と、
前記駆動トランジスタのゲートとソースとの間に設けられた第２容量と、
データ電位が供給されるデータ線と前記駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備える、
ことを特徴とする画素回路。
【請求項２】
前記駆動トランジスタ、前記制御トランジスタおよび前記選択トランジスタは、同じチャネルタイプのトランジスタで構成されることを特徴とする請求項１に記載の画素回路。
【請求項３】
請求項１または請求項２に記載の画素回路を駆動する駆動回路であって、
前記走査信号を生成して前記走査線に供給する第１手段と、
前記制御信号を生成して前記制御線に供給する第２手段と、
前記データ電位を生成して前記データ線に供給する第３手段とを備え、
第１期間において、
前記第１手段は、前記選択トランジスタをオン状態にする前記走査信号を前記走査線に供給し、前記第２手段は、前記制御トランジスタをオン状態にする前記制御信号を前記制御線に供給し、前記第３手段は、前記データ電位を前記データ線に供給し、
第２期間において、
前記第１手段は、前記選択トランジスタをオン状態にする前記走査信号を前記走査線に供給し、前記第２手段は、前記制御トランジスタをオフ状態にする前記制御信号を前記制御線に供給し、前記第３手段は、前記データ電位を前記データ線に供給し、
第３期間において、
前記第１手段が、前記選択トランジスタをオン状態からオフ状態に遷移させる前記走査信号を前記走査線に供給した後、前記第２手段が前記制御トランジスタをオフ状態からオン状態に遷移させる前記制御信号を前記制御線に供給する、
ことを特徴とする駆動回路。
【請求項４】
請求項１または請求項２に記載の画素回路を駆動する駆動回路であって、
前記走査信号を生成して前記走査線に供給する第１手段と、
前記制御信号を生成して前記制御線に供給する第２手段と、
前記データ電位を生成して前記データ線に供給する第３手段とを備え、
第１期間において、
前記第１手段は、前記選択トランジスタをオフ状態にする前記走査信号を前記走査線に供給し、前記第２手段は、前記制御トランジスタをオン状態にする前記制御信号を前記制御線に供給し、
第２期間において、
前記第２手段が、前記制御トランジスタをオン状態からオフ状態に遷移させる前記制御信号を前記制御線に供給した後、前記第１手段は、前記選択トランジスタをオフ状態からオン状態に遷移させる前記走査信号を前記走査線に供給し、前記第３手段は、前記データ電位を前記データ線に供給し、
第３期間において、
前記第１手段が、前記選択トランジスタをオン状態からオフ状態に遷移させる前記走査信号を前記走査線に供給した後、前記第２手段が前記制御トランジスタをオフ状態からオン状態に遷移させる前記制御信号を前記制御線に供給する、
ことを特徴とする駆動回路。
【請求項５】
請求項１または請求項２に記載の画素回路と、
請求項３または請求項４に記載の駆動回路と、
を備えた発光装置。
【請求項６】
請求項５に記載の発光装置を備えた電子機器。
【請求項７】
一方の端子と他方の端子とを備えた発光素子と、前記発光素子の前記一方の端子に駆動電流を供給する駆動トランジスタと、前記発光素子の前記他方の端子に電気的に接続され、第１電位が供給される第１電源線と、第２電位が供給される第２電源線と前記駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、前記第２電源線と前記駆動トランジスタのゲートとの間に設けられた第１容量と、前記駆動トランジスタのゲートとソースとの間に設けられた第２容量と、データ電位が供給されるデータ線と前記駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備える画素回路の駆動方法であって、
第１期間において、
前記選択トランジスタをオン状態にする前記走査信号を前記走査線に供給し、前記制御トランジスタをオン状態にする前記制御信号を前記制御線に供給し、且つ、前記データ電位を前記データ線に供給し、
第２期間において、
前記選択トランジスタをオン状態にする前記走査信号を前記走査線に供給し、前記制御トランジスタをオフ状態にする前記制御信号を前記制御線に供給し、且つ、前記データ電位を前記データ線に供給し、
第３期間において、
前記選択トランジスタをオン状態からオフ状態に遷移させる前記走査信号を前記走査線に供給した後、前記制御トランジスタをオフ状態からオン状態に遷移させる前記制御信号を前記制御線に供給する、
ことを特徴とする画素回路の駆動方法。
【請求項８】
一方の端子と他方の端子とを備えた発光素子と、前記発光素子の前記一方の端子に駆動電流を供給する駆動トランジスタと、前記発光素子の前記他方の端子に電気的に接続され、第１電位が供給される第１電源線と、第２電位が供給される第２電源線と前記駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、前記第２電源線と前記駆動トランジスタのゲートとの間に設けられた第１容量と、前記駆動トランジスタのゲートとソースとの間に設けられた第２容量と、データ電位が供給されるデータ線と前記駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備える画素回路の駆動方法であって、
第１期間において、
前記選択トランジスタをオフ状態にする前記走査信号を前記走査線に供給し、前記制御トランジスタをオン状態にする前記制御信号を前記制御線に供給し、
第２期間において、
前記制御トランジスタをオン状態からオフ状態に遷移させる前記制御信号を前記制御線に供給した後、前記選択トランジスタをオフ状態からオン状態に遷移させる前記走査信号を前記走査線に供給し、且つ、前記データ電位を前記データ線に供給し、
第３期間において、
前記選択トランジスタをオン状態からオフ状態に遷移させる前記走査信号を前記走査線に供給した後、前記制御トランジスタをオフ状態からオン状態に遷移させる前記制御信号を前記制御線に供給する、
ことを特徴とする画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流を駆動トランジスタが制御する発光装置においては、駆動トランジスタの電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。例えば特許文献１には、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。図１５は特許文献１に開示された画素回路の構成を示す図である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２５８４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術では、ひとつの画素回路につき４つ以上のＴＦＴを必要とするうえ、制御信号や電源の数も多いため、補償動作を行うための構成が複雑になるという問題があった。
また、特許文献１に開示された技術では、ひとつの画素回路には、Ｎチャネル型のトランジスタおよびＰチャネルトランジスタの両方が含まれるため、画素回路に含まれる各トランジスタの特性を揃えることが困難であるという問題もあった。
さらに、特許文献１に開示された技術では、データを書き込む期間とは別に補償期間を設けているため、発光期間を充分に確保することが困難になるという問題もあった。
【０００５】
本発明はこのような事情に鑑みてなされたものであり、上述した課題の少なくとも一部を解決することが可能な画素回路、駆動回路、発光装置および電子機器、並びに画素回路の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る画素回路は、一方の端子と他方の端子とを備えた発光素子と、発光素子の一方の端子に駆動電流を供給する駆動トランジスタと、発光素子の他方の端子に電気的に接続され、第１電位が供給される第１電源線と、第２電位が供給される第２電源線と駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、第２電源線と駆動トランジスタのゲートとの間に設けられた第１容量と、駆動トランジスタのゲートとソースとの間に設けられた第２容量と、データ電位が供給されるデータ線と駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備えることを特徴とする。この態様によれば、画素回路に含まれるトランジスタの数は３つ（駆動トランジスタ、制御トランジスタ、選択トランジスタ）で済むため、図１５の態様に比べて画素回路の構成を簡素化できるという利点がある。
【０００７】
また、駆動トランジスタ、制御トランジスタおよび選択トランジスタは、同じチャネルタイプのトランジスタで構成されることが好適である。この態様によれば、図１５の態様に比べて、画素回路Ｐに含まれる各トランジスタの特性を揃えることが可能になるという利点がある。画素回路に含まれる全てのトランジスタをＰチャネル型のトランジスタとした場合、第１電位および第２電位の高低は、第１電位＜第２電位となる。一方、画素回路に含まれる全てのトランジスタをＮチャネル型のトランジスタとした場合、Ｐチャネル型のトランジスタを採用した場合と比較して電圧の関係（高低）は逆転する。
【０００８】
上述の画素回路を駆動する駆動回路は、走査信号を生成して走査線に供給する第１手段（例えば図１に示す走査線駆動回路２２）と、制御信号を生成して制御線に供給する第２手段（例えば図１に示す走査線駆動回路２２）と、データ電位を生成してデータ線に供給する第３手段（例えば図１に示すデータ線駆動回路２４）とを備え、第１期間（図３に示す第１期間Ｔ1）において、第１手段は、選択トランジスタをオン状態にする走査信号を走査線に供給し、第２手段は、制御トランジスタをオン状態にする制御信号を制御線に供給し、第３手段は、データ電位をデータ線に供給し、第２期間（図３に示す第２期間Ｔ2）において、第１手段は、選択トランジスタをオン状態にする走査信号を走査線に供給し、第２手段は、制御トランジスタをオフ状態にする制御信号を制御線に供給し、第３手段は、データ電位をデータ線に供給し、第３期間（図３に示す第３期間Ｔ3）において、第１手段が、選択トランジスタをオン状態からオフ状態に遷移させる走査信号を走査線に供給した後、第２手段が制御トランジスタをオフ状態からオン状態に遷移させる制御信号を制御線に供給することを特徴とする。本発明によれば、第１期間および第２期間において、データ電位の書き込みが行われるとともに、第２期間において、駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に漸近させる補償動作が行われる。すなわち、データ電位の書き込みと同時に補償動作も実行されるから、データ電位を書き込む書込期間とは別に補償動作を実行するための期間を設ける図１５の態様に比べて、発光素子が発光する期間を充分に確保できるという利点もある。また、本発明によれば、制御信号や電源の数を図１５の態様に比べて少なくすることができるから、補償動作を行うための構成を簡素化できるという利点がある。
【０００９】
また、上述の画素回路を駆動する駆動回路は、走査信号を生成して走査線に供給する第１手段と、制御信号を生成して制御線に供給する第２手段と、データ電位を生成してデータ線に供給する第３手段とを備え、第１期間（図７に示す第１期間Ｔ11）において、第１手段は、選択トランジスタをオフ状態にする走査信号を走査線に供給し、第２手段は、制御トランジスタをオン状態にする制御信号を制御線に供給し、第２期間（図７に示す第２期間Ｔ22）において、第２手段が、制御トランジスタをオン状態からオフ状態に遷移させる制御信号を制御線に供給した後、第１手段は、選択トランジスタをオフ状態からオン状態に遷移させる走査信号を走査線に供給し、第３手段は、データ電位をデータ線に供給し、第３期間（図７に示す第３期間Ｔ33）において、第１手段が、選択トランジスタをオン状態からオフ状態に遷移させる走査信号を走査線に供給した後、第２手段が制御トランジスタをオフ状態からオン状態に遷移させる制御信号を制御線に供給することを特徴とする。本発明においては、データ電位の書き込みが行われる書込期間の開示前から当該書込期間が終了するまで期間にわたって制御トランジスタがオフ状態に設定されるから、書込期間の開始直後の所定期間において制御トランジスタがオン状態に維持される態様とは異なり、書込期間の開始直後に、データ電位の書き込みによって高輝度の発光が瞬間的に起こることを防止できるという利点がある。
【００１０】
本発明に係る画素回路および駆動回路は発光装置に利用することができる。そして、当該発光装置は各種の電子機器に利用することができる。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。
【００１１】
本発明は、画素回路を駆動する方法としても特定される。本発明に係る駆動方法は、一方の端子と他方の端子とを備えた発光素子と、発光素子の一方の端子に駆動電流を供給する駆動トランジスタと、発光素子の他方の端子に電気的に接続され、第１電位が供給される第１電源線と、第２電位が供給される第２電源線と駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、第２電源線と駆動トランジスタのゲートとの間に設けられた第１容量と、駆動トランジスタのゲートとソースとの間に設けられた第２容量と、データ電位が供給されるデータ線と駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備える画素回路の駆動方法であって、第１期間において、選択トランジスタをオン状態にする走査信号を走査線に供給し、制御トランジスタをオン状態にする制御信号を制御線に供給し、且つ、データ電位をデータ線に供給し、第２期間において、選択トランジスタをオン状態にする走査信号を走査線に供給し、制御トランジスタをオフ状態にする制御信号を制御線に供給し、且つ、データ電位をデータ線に供給し、第３期間において、選択トランジスタをオン状態からオフ状態に遷移させる走査信号を走査線に供給した後、制御トランジスタをオフ状態からオン状態に遷移させる制御信号を制御線に供給することを特徴とする。
【００１２】
また、本発明に係る駆動方法は、一方の端子と他方の端子とを備えた発光素子と、発光素子の一方の端子に駆動電流を供給する駆動トランジスタと、発光素子の他方の端子に電気的に接続され、第１電位が供給される第１電源線と、第２電位が供給される第２電源線と駆動トランジスタのソースとの間に設けられ、そのゲートに制御線を介して制御信号が供給される制御トランジスタと、第２電源線と駆動トランジスタのゲートとの間に設けられた第１容量と、駆動トランジスタのゲートとソースとの間に設けられた第２容量と、データ電位が供給されるデータ線と駆動トランジスタのゲートとの間に設けられ、走査線を介して供給される走査信号がそのゲートに供給される選択トランジスタとを備える画素回路の駆動方法であって、第１期間において、選択トランジスタをオフ状態にする走査信号を走査線に供給し、制御トランジスタをオン状態にする制御信号を制御線に供給し、第２期間において、制御トランジスタをオン状態からオフ状態に遷移させる制御信号を制御線に供給した後、選択トランジスタをオフ状態からオン状態に遷移させる走査信号を走査線に供給し、且つ、データ電位をデータ線に供給し、第３期間において、選択トランジスタをオン状態からオフ状態に遷移させる走査信号を走査線に供給した後、制御トランジスタをオフ状態からオン状態に遷移させる制御信号を制御線に供給するという態様とすることもできる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】発光装置の動作を示すタイミングチャートである。
【図４】第１期間における画素回路の動作を示す図である。
【図５】第２期間における画素回路の動作を示す図である。
【図６】第３期間における画素回路の動作を示す図である。
【図７】第２実施形態に係る発光装置の動作を示すタイミングチャートである。
【図８】第１期間における画素回路の動作を示す図である。
【図９】第２期間における画素回路の動作を示す図である。
【図１０】変形例に係る画素回路の回路図である。
【図１１】変形例に係る発光装置の動作を示すタイミングチャートである。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】従来の発光装置における画素回路の回路図である。
【発明を実施するための形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路２０と、電源回路３０と、制御回路４０とを具備する。なお、図１においては、駆動回路２０と電源回路３０と制御回路４０とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用され得る。
【００１５】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、各走査線１０２と対をなしてＸ方向に延在するｍ本の制御線１４と、Ｘ方向に交差するＹ方向に延在するｎ本のデータ線１６とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各データ線１６との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。
【００１６】
駆動回路２０は、走査線駆動回路２２とデータ線駆動回路２４とを含んで構成される。
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するための回路である。走査線駆動回路２０は、１水平走査期間ごとに１行ずつ走査線１２を選択するとともに、この選択に同期した制御信号を制御線１４へ出力する。説明の便宜上、第ｉ行目（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２に出力する走査信号をＸSL[ｉ]と表記し、第ｉ行目の制御線１４に出力する制御信号をＸLM[ｉ]と表記する。
【００１７】
データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が選択した走査線１２に対応する１行分のｎ個の画素回路Ｐの各々に対応するデータ電位ＶＤ[１]ないしＶＤ[ｎ]を生成して各データ線１６へ出力する。第ｉ行が選択される水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１６に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
【００１８】
電源回路３０は、電源の高位側の電位ＶＥＬと低位側の電位ＶＣＴとを生成する。電位ＶＥＬは、給電線１７を介して全ての画素回路Ｐに共通に供給される。同様に、電位ＶＣＴは、給電線１８を介して全ての画素回路Ｐに共通に供給される。
【００１９】
制御回路４０は、走査線駆動回路２２及びデータ線駆動回路２４に、それぞれクロック信号（図示省略）などを供給してこれらの回路を制御するとともに、データ線駆動回路２４に、素子部１０における各画素回路Ｐの１フレーム毎の階調を規定する画像データを供給する。
【００２０】
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの画素回路Ｐのみを図示しているが、その他の画素回路Ｐも同様の構成である。同図に示すように、画素回路Ｐは、発光素子Ｅと、駆動トランジスタＴdrと、制御トランジスタＴrLと、選択トランジスタＴrSと、第１容量素子Ｃ1と、第２容量素子Ｃ2とを含んで構成される。発光素子Ｅ、駆動トランジスタＴdrおよび制御トランジスタＴdLは、給電線１７と給電線１８とを連結する経路上に直列に配置される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。発光素子Ｅは、給電線１８と駆動トランジスタＴDRとの間に配置される。
【００２１】
駆動トランジスタＴdr、制御トランジスタＴrLおよび選択トランジスタＴrSは同じチャネルタイプのトランジスタで構成される。本実施形態では、駆動トランジスタＴdr、制御トランジスタＴrLおよび選択トランジスタＴrSの各々はＰチャネル型のトランジスタで構成される。
制御トランジスタＴrLは、給電線１７と駆動トランジスタＴdrのソースとの間に配置される。制御トランジスタＴrLのゲートは制御線１４に接続される。
選択トランジスタＴrSは、駆動トランジスタＴdrのゲートとデータ線１６との間に配置される。選択トランジスタＴrSのゲートは走査線１２に接続される。
【００２２】
駆動トランジスタＴdrのゲートと選択トランジスタＴdSとの間に介在するノードＮＤＡ（駆動トランジスタＴdrのゲート）と、給電線１７との間には第１容量素子Ｃ1が配置される。また、駆動トランジスタＴdrのソースと制御トランジスタＴrLとの間に介在するノードＮＤＢ（駆動トランジスタＴdrのソース）と、ノードＮＤＡとの間には第２容量素子Ｃ2が配置される。
【００２３】
次に、図３を参照しながら、発光装置１００の動作に利用される各信号の具体的な波形について説明する。図３に示すように、走査信号ＸSL[１]〜ＸSL[ｍ]は、水平走査期間（１Ｈ）ごとに順番にアクティブレベル（ローレベル）となる。すなわち、走査信号ＸSL[ｉ]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてローレベルを維持するとともにそれ以外の期間ではハイレベル（非アクティブレベル）を維持する。走査信号ＸSL[ｉ]のローレベルへの遷移は第ｉ行の各画素回路Ｐの選択を意味する。以下では、走査信号ＸSL[１]ないしＸSL[ｍ]の各々がローレベルになる期間を「書込期間ＰWRT」と表記する。なお、図３においては走査信号ＸSL[ｉ]の立ち上がりとその次行の走査信号ＸSL[ｉ＋１]の立ち下がりとを同時とした場合が例示されているが、走査信号ＸSL[ｉ]の立ち上がりから所定の時間が経過したタイミングで次行の走査信号ＸSL[ｉ＋１]が立ち下がる構成としてもよい。
【００２４】
図３において、第ｉ行に着目して説明すると、書込期間ＰWRTには、第１期間Ｔ1と、第１期間Ｔ1の直後の第２期間Ｔ2とが割り当てられている。そして、書込期間ＰWRTが終了すると、第３期間Ｔ3が開始する。
第１期間Ｔ1において、走査信号ＸSL[ｉ]および制御信号ＸLM[ｉ]はローレベルに設定される。第２期間Ｔ2において、走査信号ＸSL[ｉ]はローレベルに維持される一方、制御信号ＸLM[ｉ]はハイレベルに設定される。第３期間Ｔ3が開始すると、走査信号ＸSL[ｉ]がローレベルからハイレベルに設定される。制御信号ＸLM[ｉ]は、走査信号ＸSL[ｉ]がローレベルからハイレベルに設定された後、ハイレベルからローレベルに設定される。
【００２５】
次に、図３〜図６を参照しながら、画素回路Ｐの具体的な動作について説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、第１期間Ｔ1、第２期間Ｔ2および第３期間Ｔ3に区分して説明する。
【００２６】
（ａ）第１期間Ｔ1
図３に示すように、駆動回路２０（例えば走査線駆動回路２２）は、走査信号ＸSL[ｉ]および制御信号ＸLM[ｉ]をローレベルに設定する。したがって、図４に示すように、選択トランジスタＴrSおよび制御トランジスタＴrLはオン状態になる。また、駆動回路（例えばデータ線駆動回路２４）は、データ線１６に出力するデータ電位ＶＤを、第ｉ行の第ｊ列目に位置する画素回路Ｐの指定階調に応じた電位Ｖdataに設定する。駆動トランジスタＴdrのゲートは、選択トランジスタＴrSを介してデータ線１６に導通するから、図３に示すように、ノードＮＤＡ（駆動トランジスタＴdrのゲート）の電位はＶdataに設定される。  
また、駆動トランジスタＴdrのソースは制御トランジスタＴrLを介して給電線１７に導通するから、図３に示すように、ノードＮＤＢ（駆動トランジスタＴdrのソース）の電位はＶＥＬに設定される。本実施形態では、電位ＶＥＬおよび電位Ｖdataは、両者の差分が駆動トランジスタＴdrの閾値電圧Ｖthを充分に上回るような値に設定される。
【００２７】
（ｂ）第２期間Ｔ2
図３に示すように、駆動回路２０（例えば走査線駆動回路２２）は、制御信号ＸLM[ｉ]をハイレベルに設定し、他の信号は第１期間Ｔ1の状態を維持する。したがって、図５に示すように、選択トランジスタＴrSはオン状態に維持される一方、制御トランジスタＴrLはオフ状態に遷移する。これにより、ノードＮＤＢへの給電が遮断される。そして、ノードＮＤＢに残存する電荷が発光素子Ｅへ移動することによって、ノードＮＤＢの電位は経時的に減少していく（図３参照）。ノードＮＤＢの電位がＶdata＋Ｖthに到達すると、駆動トランジスタＴdrのゲート・ソース間の電圧ＶGSは閾値電圧Ｖthに等しくなるため、駆動トランジスタＴdrはオフ状態になる。以後、第２期間Ｔ2の終点に至るまでの期間、ノードＮＤＢの電位はＶdata＋Ｖthに維持される。すなわち、第２期間Ｔ2においては、駆動トランジスタＴdrのゲート・ソース間の電圧ＶGSを、閾値電圧ＶTHに漸近させる補償動作が実行される。
【００２８】
（ｃ）第３期間Ｔ3
図３に示すように、第３期間Ｔ3が開始すると、駆動回路２０（例えば走査線駆動回路２２）は、走査信号ＸSL[ｉ]をハイレベルに設定する。したがって、図６に示すように、選択トランジスタＴrSはオフ状態になり、駆動トランジスタＴdrのゲートは電気的にフローティング状態となる。このとき、ノードＮＤＡの電位は、第１容量素子Ｃ１および第２容量素子Ｃ２によってＶdataに維持される。
【００２９】
駆動回路２０（例えば走査線駆動回路２２）は、走査信号ＸSL[ｉ]をハイレベルに設定した後、制御信号ＸLM[ｉ]をローレベルに設定する。したがって、図６に示すように、制御トランジスタＴrLはオン状態になる。これにより、駆動トランジスタＴdrのソースは制御トランジスタＴrLを介して給電線１７に導通するから、ノードＮＤＢの電位は、Ｖdata＋ＶthからＶＥＬへ上昇する（図３参照）。駆動トランジスタＴdrのゲートは電気的なフローティング状態であるから、ノードＮＤＡ（駆動トランジスタＴdrのゲート）の電位はノードＮＤＢ（駆動トランジスタＴdrのソース）の電位に連動して上昇し、Ｖdata＋ΔＶとなる。このときの駆動トランジスタＴdrのゲート・ソース間の電圧ＶGSに応じた駆動電流ＩDRが発光素子Ｅを流れ、発光素子Ｅは駆動電流ＩDRの電流量に応じた輝度で発光する。なお、上述のΔＶ＝α｛ＶＥＬ−（Ｖdata＋Ｖth）｝であり、αは第１容量素子Ｃ1と第２容量素子Ｃ2との容量比によって決まる係数である。
【００３０】
ここで、上述の駆動電流ＩDRは、以下の式（１）で表される。
ＩDR＝１／２β（ＶGS−Ｖth）２
＝１／２β｛（ＶＥＬ−（Ｖdata＋ΔＶ）−Ｖth）２
＝１／２β｛（ＶＥＬ−（Ｖdata＋α（ＶＥＬ−Ｖdata−Ｖth）−Ｖth）２
＝１／２β｛ＶＥＬ（１−α）−Ｖdata（１−α）−Ｖth（１−α）｝２  ・・・（１）
αは０〜１の値をとるので、ＶdataをＶＥＬおよびＶthに比べて充分に大きい値に設定することで、駆動電流ＩDRの値はＶdataに応じた値（ＶＥＬおよびＶthに依存しない値）となる。つまり、発光素子Ｅに供給される駆動電流ＩDRは、当該発光素子Ｅの指定階調に応じたデータ電位ＶＤによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthや給電線１７の電位ＶELには殆ど依存しない値となる。
【００３１】
以上に説明したように、本実施形態によれば、画素回路Ｐに含まれるトランジスタの数は３つ（駆動トランジスタＴdr、制御トランジスタＴrL、選択トランジスタＴrS）で済むうえ、制御信号や電源の数も図１５の態様（従来例）に比べて少ないから、補償動作を行うための構成を図１５の態様に比べて簡素化できるという利点がある。
また、本実施形態においては、書込期間ＰWRT内の第２期間Ｔ2において、駆動トランジスタＴdrのゲート・ソース間の電圧ＶGSを閾値電圧Ｖthに漸近させる補償動作が行われるから、補償動作を実行するための期間を書込期間とは別に設ける図１５の態様に比べて、発光素子Ｅが発光する期間を充分に確保できるという利点もある。
さらに、本実施形態においては、各画素回路Ｐに含まれる駆動トランジスタＴdr、制御トランジスタＴrLおよび選択トランジスタＴrSは同じチャネルタイプのトランジスタ（本実施形態ではＰチャネル型のトランジスタ）で構成されるから、図１５の態様に比べて、画素回路Ｐに含まれる各トランジスタの特性を揃えることが可能になるという利点もある。
【００３２】
＜Ｂ：第２実施形態＞
第２実施形態においては、書込期間ＰWRTが開始する前に制御トランジスタＴrLをオフ状態に設定し、書込期間ＰWRTにおいてはノードＮＤＢへの給電を完全に遮断する点で上述の第１実施形態と相違する。その他の構成は上述の第１実施形態と同じであるから、重複する部分については説明を省略する。図７は、第２実施形態に係る発光装置１００の動作を示すタイミングチャートである。
【００３３】
図７において、第ｉ行に着目して説明すると、本実施形態では、書込期間ＰWRTの始点ｔsよりも所定の時間長だけ前の時点ｔから書込期間ＰWRTの終点ｔeに至るまでの期間が第２期間Ｔ22として設定される。そして、第２期間Ｔ2よりも前の期間が第１期間Ｔ11として設定され、第２期間Ｔ22よりも後の期間が第３期間Ｔ33として設定される。
第１期間Ｔ11において、制御信号ＸLM[ｉ]はローレベルに設定される一方、走査信号ＸSL[ｉ]はハイレベルに設定される。第２期間Ｔ22が開始すると、制御信号ＸLM[ｉ]はローレベルからハイレベルに設定される。走査信号ＸSL[ｉ]は、制御信号ＸLM[ｉ]がローレベルからハイレベルに設定された後、ハイレベルからローレベルに設定される。第３期間Ｔ33が開始すると、走査信号ＸSL[ｉ]はローレベルからハイレベルに設定される。制御信号ＸLM[ｉ]は、走査信号ＸSL[ｉ]がローレベルからハイレベルに設定された後、ハイレベルからローレベルに設定される。
【００３４】
次に、図７〜図９を参照しながら、画素回路Ｐの具体的な動作について説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、第１期間Ｔ11および第２期間Ｔ22に区分して説明する。第３期間Ｔ33における画素回路Ｐの動作は、第１実施形態の第３期間Ｔ3における画素回路Ｐの動作と同じであるから説明を省略する。
【００３５】
（ａ）第１期間Ｔ11
図７に示すように、駆動回路２０は、制御信号ＸLM[ｉ]をローレベルに設定する一方、走査信号ＸSL[ｉ]をハイレベルに設定する。したがって、図８に示すように、選択トランジスタＴrSがオン状態になる一方、選択トランジスタＴrSはオフ状態になる。駆動トランジスタＴdrのソースは制御トランジスタＴrLを介して給電線１７に導通するから、図７に示すように、ノードＮＤＢの電位はＶＥＬに設定される。
【００３６】
（ｂ）第２期間Ｔ22
図７に示すように、第２期間Ｔ22が開始すると、駆動回路２０は、制御信号ＸLM[ｉ]をハイレベルに設定する。したがって、図９に示すように、制御トランジスタＴrLはオフ状態になってノードＮＤＢへの給電が遮断される。そして、ノードＮＤＢに残存する電荷が発光素子Ｅへ移動することによって、ノードＮＤＢの電位は経時的に減少していく（図７参照）。駆動回路２０は、制御信号ＸLM[ｉ]をハイレベルに設定した後、走査信号ＸSL[ｉ]をローレベルに設定し、データ線１６に出力するデータ電位ＶＤを、第ｉ行の第ｊ列目に位置する画素回路Ｐの指定階調に応じた電位Ｖdataに設定する。駆動トランジスタＴdrのゲートは、選択トランジスタＴrSを介してデータ線１６に導通するから、図７に示すように、ノードＮＤＡ（駆動トランジスタＴdrのゲート）の電位はＶdataに設定される。
一方、経時的に減少するノードＮＤＢの電位がＶdata＋Ｖthに到達すると、駆動トランジスタＴdrはオフ状態になる。すなわち、駆動トランジスタＴdrのゲート・ソース間の電圧ＶGSを、閾値電圧ＶTHに漸近させる補償動作が実行される。
【００３７】
上述の第１実施形態においては、書込期間ＰWRTの開始直後において、制御トランジスタＴrLがオン状態のままデータ電位ＶＤの書き込みが行われるために、高輝度の発光が瞬間的に起こってしまうところ、第２実施形態においては、書込期間ＰWRTの開始前から当該書込期間ＰWRTが終了するまでの期間にわたって制御トランジスタＴrLがオフ状態に設定されるから、書込期間ＰWRTの開始直後に高輝度の発光が瞬間的に起こることを防止できるという利点がある。
【００３８】
＜Ｃ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００３９】
（１）変形例１
上述の第１実施形態では、画素回路Ｐに含まれる複数のトランジスタが全てＰチャネル型のトランジスタで構成されているが、これに限らず、例えば図１０に示すように、画素回路Ｐに含まれる複数のトランジスタを全てＮチャネル型のトランジスタで構成することもできる。図１１は、画素回路Ｐに含まれる複数のトランジスタを全てＮチャネル型のトランジスタで構成した場合の発光装置１００の動作を示すタイミングチャートである。Ｎチャネル型のトランジスタを採用した場合、Ｐチャネル型のトランジスタを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は上述の各実施形態と同様であるから動作の詳細な説明は省略する。なお、図１０および１１の態様において、上述の第２実施形態と同様に、書込期間ＰWRTの開始前から当該書込期間ＰWRTが終了するまでの期間わたって制御トランジスタＴrLをオフ状態に設定することもできる。
【００４０】
（２）変形例２
上述の各実施形態においては、走査線駆動回路２２が、制御信号ＸLM[１]〜ＸLM[ｍ]を各制御線１４へ出力しているが、これに限らず、走査線駆動回路２２とは別の回路が、制御信号ＸLM[１]〜ＸLM[ｍ]を各制御線１４へ出力する態様とすることもできる。要するに、駆動回路２０は、走査信号ＸSLを生成して走査線１２へ供給する第１手段と、制御信号ＸLMを生成して制御線１４へ供給する第２手段と、データ電位ＶＤを生成してデータ線１６へ供給する第３手段とを備える態様であればよい。
【００４１】
（３）変形例３
発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。
【００４２】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１２は、以上に説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００４３】
図１３に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００４４】
図１４に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示される。
【００４５】
なお、本発明に係る発光装置が適用される電子機器としては、図１２から図１４に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００４６】
１０……素子部、１２……走査線、１４……制御線、１６……データ線、２０……駆動回路、２２……走査線駆動回路、２４……データ線駆動回路、３０……電源回路、４０……制御回路、１００……発光装置、Ｃ1……第１容量素子、Ｃ2……第２容量素子、Ｅ……発光素子、Ｔdr……駆動トランジスタ、ＴrL……制御トランジスタ、ＴrS……選択トランジスタ、ＮＤＡ，ＮＤＢ……ノード、ＸSL……走査信号、ＸLM……制御信号、ＶＤ……データ電位、Ｐ……画素回路。
【図１】
2011013404.tif 000003
【図２】
2011013404.tif 000004
【図３】
2011013404.tif 000005
【図４】
2011013404.tif 000006
【図５】
2011013404.tif 000007
【図６】
2011013404.tif 000008
【図７】
2011013404.tif 000009
【図８】
2011013404.tif 000010
【図９】
2011013404.tif 000011
【図１０】
2011013404.tif 000012
【図１１】
2011013404.tif 000013
【図１２】
2011013404.tif 000014
【図１３】
2011013404.tif 000015
【図１４】
2011013404.tif 000016
【図１５】
2011013404.tif 000017