(57)【要約】【課題】複数の可変容量コンデンサを直列接続して構成された可変容量デバイスにおいて、例えば内部電極、容量値等の設計自由度をより広げ、製造を容易にし、且つ、上述した寄生容量の影響を抑制する。【解決手段】可変容量デバイス１は、デバイス本体１０と、少なくとも３つの制御端子３２〜３４とを備える構成とする。デバイス本体１０には、複数の誘電体層１１〜１４及び内部電極部２１〜２５により３つ以上のコンデンサが形成され、該３つ以上のコンデンサが直列に接続される。そして、少なくとも３つの制御端子３２〜３４は、制御信号が印加され、且つ、３つ以上のコンデンサのうち少なくとも２つのコンデンサを形成する少なくとも３つの内部電極２２〜２４に対してそれぞれ設けられる。【選択図】図１
2011119482.tif 000002
【特許請求の範囲】
【請求項１】
外部から印加される制御信号に応じて容量が変化する誘電体材料で形成され且つ所定方向に積層された複数の誘電体層、及び、各誘電体層の両面のそれぞれに形成された少なくとも一つの内部電極からなる内部電極部を有し、前記複数の誘電体層及び前記内部電極部により３つ以上のコンデンサが形成され、該３つ以上のコンデンサが直列に接続されたデバイス本体と、
前記制御信号が印加され、且つ、前記３つ以上のコンデンサのうち少なくとも２つのコンデンサを形成する少なくとも３つの前記内部電極に対してそれぞれ設けられた少なくとも３つの制御端子と
を備える可変容量デバイス。
【請求項２】
前記内部電極部が、一つの前記内部電極で構成され、前記複数の誘電体層のそれぞれに一つの前記コンデンサが形成される
請求項１に記載の可変容量デバイス。
【請求項３】
さらに、外部から入力信号が印加され、且つ、前記デバイス本体内の前記所定方向において最端に位置する２つの前記内部電極がそれぞれ接続される２つの外部端子を備える
請求項２に記載の可変容量デバイス。
【請求項４】
前記３つ以上のコンデンサからなる直列回路の最端に位置する前記コンデンサが、互いに並列接続された複数のコンデンサからなるコンデンサ群で構成される
請求項３に記載の可変容量デバイス。
【請求項５】
前記デバイス本体を複数備え、該複数の前記デバイス本体が前記所定方向に積層され、該複数の前記デバイス本体が並列接続されるように、該複数の前記デバイス本体間で対応する内部電極同士が接続されている
請求項３に記載の可変容量デバイス。
【請求項６】
隣接する２つの前記デバイス本体間の境界で対向する、一方の前記デバイス本体の前記内部電極と他方の前記デバイス本体の前記内部電極とが、前記対応する内部電極同士であり、接続されている
請求項５に記載の可変容量デバイス。
【請求項７】
前記３つ以上のコンデンサを形成する全ての前記内部電極に対してそれぞれ前記制御端子を設け、前記３つ以上のコンデンサを全て可変容量コンデンサとして用いる
請求項１に記載の可変容量デバイス。
【請求項８】
前記内部電極部が、複数の内部電極で構成され、各誘電体層に複数のコンデンサが形成される
請求項１に記載の可変容量デバイス。
【請求項９】
さらに、前記少なくとも３つの制御端子にそれぞれ接続された少なくとも３つの直流除去用の抵抗またはインダクタを備える
請求項１に記載の可変容量デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量デバイスに関し、より詳細には、複数の電極が誘電体を介して積層された可変容量素子を備える可変容量デバイスに関する。
【背景技術】
【０００２】
従来、電圧及び／または電流を制御するための可変容量素子が、様々な電子機器に使用されている。そして、そのような可変容量素子において、より高性能な素子を得るために様々な技術が提案されている（例えば特許文献１〜３参照）。
【０００３】
特許文献１では、複数の第１の容量電極及び複数の第１のバイアス電極（制御電極）が誘電体を介して交互に積層された第１の容量部を備える可変キャパシタが提案されている。また、この可変キャパシタは、複数の第２の容量電極及び複数の第２のバイアス電極が誘電体を介して交互に積層された第２の容量部を備える。さらに、この可変キャパシタは、第１のバイアス電極及び第２のバイアス電極が誘電体を介して対向する可変容量部を備える。特許文献１では、可変キャパシタを上述のような構成にすることにより、バイアス電圧を低下させ且つ静電容量変化率を増大させている。
【０００４】
特許文献２では、可変コンデンサを用いて入力される交流電力を制御する電力制御回路が提案されている。特許文献２の電力制御回路では、誘電体を介して複数の電極を積層し、例えば、図２０に示すような等価回路が得られるように、各電極を交流電源２及び制御電源３に適宜接続する。
【０００５】
図２０に示す特許文献２の電力制御回路８５０では、２つの可変コンデンサを直列に接続した直列回路を２対形成し、各直列回路内の２つの可変コンデンサ間の接続点を外部端子８１１及び８１２を介して交流電源２に接続している。また、図２０に示す例では、２つの直列回路を２つの制御端子８１３及び８１４（外部端子）を介して、制御電源３に並列接続する。なお、一方の制御端子８１３は、ＤＣ（Direct Current）除去用抵抗８２１を介して制御電源３の正極に接続され、他方の制御端子８１４は、ＤＣ除去用抵抗８２２を介して制御電源３の負極に接続される。
【０００６】
また、特許文献３では、一つの誘電体に複数の可変コンデンサを配列することにより、外部端子等を減らして小型化を図る技術が提案されている。図２１（ａ）〜（ｃ）に、特許文献３で提案されているコンデンサアレイの一構成例を示す。なお、図２１（ａ）は、コンデンサアレイの概略上面図であり、図２１（ｂ）は、コンデンサアレイの概略下面図であり、図２１（ｃ）は、コンデンサアレイの側面図である。
【０００７】
図２１（ａ）〜（ｃ）に示す例では、誘電体９０１の上面９０１ａには、４つの上電極９０２と、それらにそれぞれ接続された４つの上外部端子９０４とが形成される（図２１（ａ）参照）。なお、４つの上電極９０２及び４つの上外部端子９０４は、コンデンサアレイの長手方向に沿って等間隔で配置される。
【０００８】
また、誘電体９０１の下面９０１ｂには、４つの下電極９０３と、それらにそれぞれ接続された４つの下外部端子９０５とが形成される（図２１（ｂ）参照）。なお、各下電極９０３は、誘電体９０１の上面９０１ａに形成された対応する上電極９０２と、誘電体９０１を挟んで対向する位置に配置される。
【０００９】
そして、図２１（ａ）〜（ｃ）に示す例では、誘電体９０１の上面９０１ａに形成された中央の２つの上外部端子９０４間が上配線電極９０６により接続される。また、図２１（ｂ）面上において、誘電体９０１の下面９０１ｂに形成された左側の２つの下外部端子９０５間が下配線電極９０７により接続され、右側の２つの下外部端子９０５間が下配線電極９０８により接続される。このように各外部端子を配線電極で接続することにより、４つの上電極９０２と、４つの下電極９０３との間にそれぞれ形成される４つの可変コンデンサが直列接続された構成となる（図２１（ｃ）参照）。
【００１０】
図２１（ａ）〜（ｃ）に示すような構成では、コンデンサの数に対する外部端子の数を減らすことができるとともに、次のような効果も得られる。４つの可変コンデンサを直列接続することにより、可変コンデンサ毎に印加される交流電圧が小さくなり、素子の耐圧性が向上する。また、素子全体の例えば容量、Ｑ値（Quality of factor）等の特性の交流電圧による変化が小さくなる。また、外部端子間の距離を広げた場合には、端子間放電を抑制することができる。さらに、複数の可変コンデンサをまとめて作製するので、可変コンデンサ毎の特性ばらつきを小さくすることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−６６６８２号公報
【特許文献２】特開２００９−１４２０４３号公報
【特許文献３】特開２００９−１６６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記特許文献３で提案されている可変容量デバイス（コンデンサアレイ）のように、一つの誘電体に複数の可変コンデンサを配列し、それらを直列接続した場合には、上述した様々な利点がある。
【００１３】
ただし、上記特許文献３で提案されているような構成の可変容量デバイスでは、各内部電極の幅ｄの最大値は、［デバイス長ＤＬ−電極間隔ｇ］／（同一面内の素子数）で決まる。すなわち、上述のような可変容量デバイスにおいて、そのデバイス長ＤＬが決まっている場合には、同一面に形成する内部電極間の間隔ｇ及び外部端子間のスペースにより容量の増減量が決まる（図２１（ａ）〜（ｃ）参照）。
【００１４】
それゆえ、上記特許文献３で提案されているような可変容量デバイスにおいて、一つの誘電体に実装する可変コンデンサの数が増大すると、誘電体の各表面における内部電極間及び外部端子間のスペースが狭くなり、容量の増減範囲が小さくなる。すなわち、一つの可変容量デバイスにおける例えば内部電極、容量値等の設計の自由度が制限されるという問題が生じる。
【００１５】
また、誘電体の各表面における内部電極間及び外部端子間のスペースが狭くなると、誘電体の各表面において内部電極間及び／または外部端子間に発生する寄生容量（図２１（ｂ）及び（ｃ）中の破線で示したコンデンサ）の影響が大きくなる。この場合、クロストークが増大するという問題が生じる。さらに、一つの誘電体に実装する可変コンデンサの数を増やすと、製造ばらつきの影響が大きくなったり、製造すること自体が困難になったりするという問題が生じる。
【００１６】
本発明は、上記問題を解決するためになされたものである。本発明の目的は、複数の可変容量コンデンサを直列接続して構成された可変容量デバイスにおいて、例えば内部電極、容量値等の設計自由度をより広げ、製造を容易にし、且つ、上述した寄生容量の影響を抑制することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明の可変容量デバイスは、デバイス本体と、少なくとも３つの制御端子とを備える構成とし、各部を次のように構成する。デバイス本体は、外部から印加される制御信号に応じて容量が変化する誘電体材料で形成され且つ所定方向に積層された複数の誘電体層、及び、各誘電体層の両面のそれぞれに形成された少なくとも一つの内部電極からなる内部電極部を有する構成とする。そして、デバイス本体では、複数の誘電体層及び内部電極部により３つ以上のコンデンサが形成され、該３つ以上のコンデンサが直列に接続される。また、少なくとも３つの制御端子は、制御信号が印加され、且つ、３つ以上のコンデンサのうち少なくとも２つのコンデンサを形成する少なくとも３つの内部電極に対してそれぞれ設けられる。
【００１８】
本発明の可変容量デバイスでは、直列接続する複数のコンデンサを複数の誘電体層に分けて形成する。それゆえ、本発明では、誘電体層の同一面に形成する内部電極の数を減らすことができ、各内部電極の面積の増減スペースをより大きくすることができる。また、本発明では、デバイス内に形成する３つ以上のコンデンサのうち少なくとも２つのコンデンサを可変容量コンデンサとして用いる。そして、この複数の可変容量コンデンサを形成する内部電極もまた、その面積の増減スペースが広がるので、容量の可変量をより幅広い範囲で設定することができる。
【発明の効果】
【００１９】
上述のように、本発明の可変容量デバイスでは、誘電体層の同一面に形成する内部電極の面積の増減スペースを大きくすることができる。それゆえ、本発明によれば、可変容量デバイスの例えば内部電極、容量値等の設計自由度をより広げることができ、且つ、容易に製造することができる。また、本発明によれば、内部電極間の距離が広くなるので、内部電極間に発生する寄生容量の影響を抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る可変容量デバイスの概略構成図である。
【図２】本発明の一実施形態に係る可変容量デバイスの各内部電極の概略構成図である。
【図３】本発明の一実施形態に係る可変容量デバイスを用いた電圧制御回路の概略構成図である。
【図４】可変容量デバイスにおける容量設計の自由度を説明するための図である。
【図５】変形例１の可変容量デバイスの概略構成図である。
【図６】変形例１の可変容量デバイスの各内部電極の概略構成図である。
【図７】変形例１の可変容量デバイスを用いた電圧制御回路の概略構成図である。
【図８】変形例２の可変容量デバイスの概略構成図である。
【図９】変形例２の可変容量デバイスの各内部電極の概略構成図である。
【図１０】変形例２の可変容量デバイスを用いた電圧制御回路の概略構成図である。
【図１１】変形例３の可変容量デバイスの概略構成図である。
【図１２】変形例３の可変容量デバイスの各内部電極の概略構成図である。
【図１３】変形例３の可変容量デバイスを用いた電圧制御回路の概略構成図である。
【図１４】変形例４の可変容量デバイスの概略構成図である。
【図１５】変形例４の可変容量デバイスの各内部電極の概略構成図である。
【図１６】変形例４の可変容量デバイスを用いた電圧制御回路の概略構成図である。
【図１７】変形例５の可変容量デバイスの概略構成図である。
【図１８】変形例６の可変容量デバイスの概略構成図である。
【図１９】変形例６の可変容量デバイスの各内部電極の概略構成図である。
【図２０】従来の可変容量デバイスの概略構成例である。
【図２１】従来の可変容量デバイスの他の概略構成例である。
【発明を実施するための形態】
【００２１】
以下に、本発明の実施形態に係る可変容量デバイスの一構成例を、図面を参照しながら以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．本発明の可変容量デバイスの基本構成例
２．各種変形例
【００２２】
＜１．可変容量デバイスの基本構成例＞
［可変容量デバイスの構成］
図１（ａ）及び（ｂ）に、本発明の一実施形態に係る可変容量デバイスの概略構成を示す。なお、図１（ａ）は、本実施形態の可変容量デバイスの概略上面図であり、図１（ｂ）は、図１（ａ）中のＡ−Ａ断面図である。
【００２３】
本実施形態の可変容量デバイス１は、デバイス本体１０と、５つの外部端子３１〜３５（以下、それぞれ第１外部端子〜第５外部端子という）とで構成される。デバイス本体１０は、上面１０ａが矩形状の直方体部材で構成することができる。
【００２４】
本実施形態では、第１外部端子３１を、デバイス本体１０の上面１０ａの一方の短辺側（図１（ａ）では右側）の側面に形成し、第５外部端子３５を、デバイス本体１０の上面１０ａの他方の短辺側の側面に形成する。
【００２５】
また、本実施形態では、第２外部端子３２及び第４外部端子３４（制御端子）を、デバイス本体１０の上面１０ａの一方の長辺側（図１（ａ）では下側）の側面において、互いに長辺方向に沿って所定距離離して形成する。なお、第２外部端子３２は、デバイス本体１０の上面１０ａの一方の長辺側の側面において、第１外部端子３１側に配置され、第４外部端子３４は、デバイス本体１０の上面１０ａの一方の長辺側の側面において、第５外部端子３５側に配置される。また、第３外部端子３３（制御端子）は、デバイス本体１０の上面１０ａの他方の長辺側（図１（ａ）では上側）の側面に形成され、その長辺方向において略中央部に配置される。
【００２６】
デバイス本体１０は、図１０（ｂ）に示すように、６つの誘電体層１１〜１６と、５つの内部電極（内部電極部）２１〜２５とを備える。なお、以下では、説明の便宜上適宜、誘電体層１１〜１４、１５及び１６をそれぞれ第１誘電体層〜第４誘電体層、下部誘電体層及び上部誘電体層と称し、内部電極２１〜２５を、それぞれ第１電極〜第５電極と称する。
【００２７】
デバイス本体１０は、下部誘電体層１５上に、第５電極２５、第４誘電体層１４、第４電極２４、第３誘電体層１３、第３電極２３、第２誘電体層１２、第２電極２２、第１誘電体層１１及び第１電極２１を、この順で積層して構成される。そして、上部誘電体層１６が第１電極２１上に積層される。また、本実施形態では、第１電極２１〜第５電極２５を、それぞれ第１外部端子３１〜第５外部端子３５に接続する。
【００２８】
上述のように構成することにより、第１誘電体層１１〜第４誘電体層１４には、それぞれ容量Ｃ１〜Ｃ４のコンデンサ４１〜４４（以下、それぞれ第１コンデンサ〜第４コンデンサという）が形成される。すなわち、本実施形態の可変容量デバイス１では、誘電体層毎に一つのコンデンサ（合計４つのコンデンサ）を設け、それらを直列接続し、さらに、内部電極毎に一つの外部端子を設ける。
【００２９】
そして、本実施形態では、第２誘電体層１２及び第３誘電体層１３内にそれぞれ形成される第２コンデンサ４２及び第３コンデンサ４３を可変容量コンデンサとして用いる。また、第１誘電体層１１及び第４誘電体層１４内にそれぞれ形成される第１コンデンサ４１及び第４コンデンサ４４は、ＤＣ除去用コンデンサ（直流除去用の定容量コンデンサ）として用いる。なお、本発明はこれに限定されず、例えば、可変容量デバイス１内に形成される４つのコンデンサを全て可変容量コンデンサとして用いてもよい。そのような構成例は後述の変形例２で説明する。
【００３０】
次に、各誘電体層の構成について説明する。各誘電体層は、内部電極が形成される表面の形状を長方形とし、その長辺と短辺の比は、例えば、２：１にすることができる。
【００３１】
また、本実施形態では、第１誘電体層１１〜第４誘電体層１４の厚さ（例えば約２μｍ程度）は同じとする。ただし、本発明はこれに限定されず、第１誘電体層１１〜第４誘電体層１４の厚さは、例えば用途、必要とする容量等に応じて適宜設定することができる。例えば、第１誘電体層１１〜第４誘電体層１４の厚さを全て異ならせてもよいし、第１誘電体層１１〜第４誘電体層１４のうち一部の厚さだけを変化させてもよい。また、下部誘電体層１５及び上部誘電体層１６の厚さは、例えば用途等に応じて適宜設定することができる。
【００３２】
本実施形態では、第１誘電体層１１〜第４誘電体層１４、下部誘電体層１５及び上部誘電体層１６を同じ誘電体材料で形成する。なお、本発明はこれに限定されず、各誘電体層の形成材料を変えてもよい。しかしながら、製造の容易性の観点では、全ての誘電体層を同じ誘電体材料で形成することが好ましい。
【００３３】
また、本実施形態の可変容量デバイス１では、内部に形成される４つのコンデンサのうち少なくとも２つは可変容量コンデンサとして用いるので、各誘電体層は、比誘電率が例えば１０００を超えるような強誘電体材料で形成される。そのような強誘電体材料で各誘電体層を形成することにより、外部から印加される制御信号に応じて各誘電体層の容量を変化させることができる。
【００３４】
そのような強誘電体材料としては、イオン分極を生じる強誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等が挙げられる。また、強誘電体材料として、例えば、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
【００３５】
また、強誘電体材料として、電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。また、強誘電体材料として、異方性を有する強誘電体材料を用いてもよい。
【００３６】
次に、各内部電極の構成について説明する。図２（ａ）〜（ｅ）に、それぞれ第１電極２１〜第５電極２５の概略構成を示す。なお、図２（ａ）〜（ｅ）は、それぞれ対応する誘電体層上に形成された第１電極２１〜第５電極２５の概略上面図である。
【００３７】
本実施形態では、図２（ａ）〜（ｅ）に示すように、第１電極２１〜第５電極２５の表面形状は、全て矩形状とする。ただし、各内部電極の表面形状はこの例の形状に限定されず、例えば、外部端子の配置形態、デバイス本体１０の形状等に応じて適宜変更できる。
【００３８】
第１電極２１は、図２（ａ）に示すように、第１誘電体層１１の長手方向に沿って、第１誘電体層１１の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第１電極２１の一方の短辺側端部が、第１外部端子３１に接続される。
【００３９】
第２電極２２は、図２（ｂ）に示すように、第２誘電体層１２の短手方向に沿って、第２誘電体層１２の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第２電極２２の一方の短辺側端部が、第２外部端子３２に接続される。
【００４０】
第３電極２３は、図２（ｃ）に示すように、第３誘電体層１３の長手方向に沿って、第３誘電体層１３の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第３電極２３の一方の長辺側端部の一部（中央部分）が、第３外部端子３３に接続される。
【００４１】
第４電極２４は、図２（ｄ）に示すように、第４誘電体層１４の短手方向に沿って、第４誘電体層１４の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第４電極２４の一方の短辺側端部が、第４外部端子３４に接続される。
【００４２】
第５電極２５は、図２（ｅ）に示すように、下部誘電体層１５の長手方向に沿って、下部誘電体層１５の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第５電極２５の一方の短辺側端部が、第５外部端子３５に接続される。
【００４３】
なお、各誘電体層にコンデンサを形成するため、各内部電極は、誘電体層を挟んで隣り合う内部電極との間に対向領域が形成されるような位置に配置される。また、各内部電極の構成（例えば、形状、寸法等）は、図２（ａ）〜（ｅ）に示す例に限定されず、例えば用途、必要とする容量等を考慮して適宜設定することができる。また、上述した本実施形態の可変容量デバイス１の構成では、各誘電体層に形成されるコンデンサの容量は、第２電極２２及び第４電極２４の面積により決定される。
【００４４】
また、第１電極２１〜第５電極２５は、例えば、金属微粉末（Ｐｄ、Ｐｄ／Ａｇ、Ｎｉ等)を含む導電ペーストを用いて形成される。これにより、可変容量デバイス１の製造コストを低減することができる。なお、本実施形態では、第１電極２１〜第５電極２５は、同じ材料で形成する。ただし、本発明はこれに限定されず、例えば用途等に応じて、第１電極２１〜第５電極２５を互いに異なる材料で形成してもよい。
【００４５】
上述のように、本実施形態では、一つの誘電体層の上下面（両面）のそれぞれに一つの内部電極（内部電極部）を形成する。これにより、次のような効果が得られる。
（１）内部電極の電極面積を、最大、可変容量デバイス１のサイズ（誘電体層の表面面積）まで広げることができる。すなわち、本実施形態の構成では、各内部電極の面積の可変幅を広げることができる。より具体的には、例えば、図２１（ａ）〜（ｃ）に示すような一つの誘電体に４つのコンデンサを配列する構成の可変容量デバイスに比べて、内部電極の面積を約４倍以上広げることができる。
（２）内部電極間の寄生容量を非常に小さくすることができる。
（３）一層当たりの内部電極の電極面積をより大きくすることができるので、内部電極の設計及び作製が容易になる。
【００４６】
さらに、本実施形態の可変容量デバイス１の構成では、上述のように、ＤＣ除去用コンデンサを内蔵させることが容易であり、また、ＤＣ除去用コンデンサ及び可変容量コンデンサの構成（例えば電極面積、積層数等）を別個に設計することができる。それゆえ、本実施形態の可変容量デバイス１では、例えば電極、容量値等の設計自由度をより広げることができる。また、これにより、種々の容量を有する可変容量デバイスを低コストで且つ容易に作製することができ、種々の容量を有する可変容量デバイスの品揃えを豊富にすることができる。
【００４７】
［可変容量デバイスの作製方法］
次に、本実施形態の可変容量デバイス１の作製方法の一例を簡単に説明する。まず、上述した誘電体材料からなるシート部材（厚さは、例えば約２．５μｍ程度）を用意する。なお、このシート部材が、上述した第１誘電体層１１〜第４誘電体層１４及び下部誘電体層１５のいずれかになる。
【００４８】
次いで、例えばＰｄ、Ｐｄ／Ａｇ、Ｎｉ等の金属微粉末をペースト化した導電ペーストを調製する。そして、その導電ペーストを内部電極の形状（矩形状）に対応する開口部が形成されたマスクを介して、シート部材の一方の表面に塗布（シルク印刷等）して内部電極を形成する。そして、本実施形態では、この一方の表面に内部電極が形成されたシート部材（以下、電極付シート部材という）を合計５枚作製する。
【００４９】
次いで、上述のようにして用意した５枚の電極付シート部材を、所定の順序で、内部電極とシート部材とが交互に配置されるように積層する。この際、各内部電極が、図２（ａ）〜（ｅ）に示すような形態で配置されるように積層する。次いで、別途用意した内部電極が形成されていないシート部材を、内部電極が露出した側の表面上に積層する。この別途用意したシート部材は、上部誘電体層１６になる。
【００５０】
次いで、その積層部材を加熱圧着する。そして、加熱圧着した部材を還元性雰囲気中で、高温焼成してシート部材と導電ペースト層（内部電極）とを一体化させる。これにより、デバイス本体１０が作製される。
【００５１】
そして、デバイス本体１０の側面の所定位置に第１外部端子３１〜第５外部端子３５を取り付ける。本実施形態では、このようにして可変容量デバイス１を作製する。
【００５２】
［電圧制御回路の構成例］
次に、本実施形態の可変容量デバイス１を用いた電圧制御回路の一例を説明する。図３に、その電圧制御回路の回路構成を示す。図３に示す電圧制御回路５０は、例えば、交流電源２と整流回路等の回路（不図示）との間に設けられ、交流電源２から整流回路等の回路に入力される交流電圧（入力信号）を所定の電圧値に調整する。なお、図３中の端子３１〜３５は、それぞれ、図１（ａ）中の可変容量デバイス１の第１外部端子３１〜第５外部端子３５に対応する。
【００５３】
電圧制御回路５０は、本実施形態の可変容量デバイス１と、３つのＤＣ除去用抵抗５２〜５４とで構成される。本実施形態の可変容量デバイス１を等価回路で表すと、図３に示すように、第１コンデンサ４１〜第４コンデンサ４４を、この順で直列に接続した回路となる。
【００５４】
本実施形態では、上述のように、第２コンデンサ４２及び第３コンデンサ４３を可変容量コンデンサとして用い、第１コンデンサ４１及び第４コンデンサ４４をＤＣ除去用コンデンサとして用いる。それゆえ、可変容量デバイス１の第１外部端子３１は交流電源２の一方の出力端子に接続され、第５外部端子３５は交流電源２の他方の出力端子に接続される。すなわち、第１コンデンサ４１〜第４コンデンサ４４からなる直列回路は、交流電源２に対して並列に接続される。なお、図３には示さないが、交流電源２からの信号が入力される整流回路等の回路は、可変容量デバイス１の第１外部端子３１及び第５外部端子３５間に並列接続される。
【００５５】
また、可変容量デバイス１の第２外部端子３２及び第４外部端子３４は、それぞれＤＣ除去用抵抗５２及び５４を介して制御電源３の正極端子に接続される。さらに、第３外部端子３３は、ＤＣ除去用抵抗５３を介して制御電源３の負極端子に接続される。すなわち、本実施形態では、制御電源３は、第２コンデンサ４２及び第３コンデンサ４３に対してそれぞれ並列に接続される。第２コンデンサ４２の容量Ｃ２及び第３コンデンサ４３の容量Ｃ３は、制御電源３から入力される直流信号（制御信号）により調整される。
【００５６】
なお、ＤＣ除去用コンデンサとして用いる第１コンデンサ４１及び第４コンデンサ４４、並びに、３つのＤＣ除去用抵抗５２〜５４は、制御電源３から流れる直流バイアス電流と、交流電源２からの交流電流との干渉による影響を抑制するために設けられる。なお、本実施形態では、ＤＣ除去用抵抗の代わりに、ＤＣ除去用のインダクタ（コイル）を用いてもよい。
【００５７】
本実施形態では、制御信号（制御電圧）を制御電源３から得る例を説明したが、本発明はこれに限定されない。例えば、整流回路等の回路（不図示）から出力された直流電圧から、例えば抵抗分割等の手法により所望の制御電圧を抽出するような構成にしてもよい。
【００５８】
また、本実施形態では、可変容量デバイス１がＤＣ除去用抵抗５２〜５４を含まない例を説明したが、本発明はこれに限定されず、可変容量デバイス１がＤＣ除去用抵抗５２〜５４を含んでいてもよい。
【００５９】
［容量設計の自由度の比較］
上述したように、本実施形態の可変容量デバイス１では、容量設計の自由度をより広げることができる。ここで、この効果の評価例を説明する。ただし、ここでは、容量設計の自由度の大小を評価するための目安として、誘電体層一層当たりの容量ｃと誘電体の層数ｋとの組み合わせ［ｃ，ｋ］を用いる。所定サイズの一つの可変容量デバイスにおいて、両パラメータの組み合わせ［ｃ，ｋ］が多いほど、容量設計の自由度は大きくなる。
【００６０】
図４に、本発明の構成の可変容量デバイスと、図２１（ａ）〜（ｃ）に示す従来の可変容量デバイス（比較例）との間で、容量設計の自由度を比較した結果を示す。図４に示す表は、可変容量デバイス内のコンデンサが形成される誘電体層一層当たりの容量ｃ（相対値）と、誘電体層の層数ｋとの組み合わせ［ｃ、ｋ］を変えた場合に可変容量デバイス内に等価的に形成できる後述する基準コンデンサの数を示す表である。
【００６１】
ここで、図４に示す表の見方をより具体的に説明する。なお、図４の例では、誘電体層一層当たりの容量ｃと誘電体の層数ｋとの組み合わせ［ｃ，ｋ］＝［１，１］を基準コンデンサとする。図４に示す表において、誘電体層一層当たりの容量ｃと、誘電体層の層数ｋとの組み合わせ［ｃ、ｋ］の欄に記載の数値は、両パラメータを掛け合わせた値（ｃ×ｋ）である。この両パラメータを掛け合わせた値（ｃ×ｋ）は、一つの可変容量デバイスに等価的に形成できる基準コンデンサの数に相当する。
【００６２】
例えば、図１に示す上記実施形態の可変容量デバイス１は、図４に示す表において、誘電体層一層当たりの容量ｃと誘電体の層数ｋとの組み合わせ［ｃ，ｋ］＝［１，４］に欄に対応する。この欄の数値は「４」となり、上記実施形態の可変容量デバイス１では、４つの基準コンデンサ（［ｃ，ｋ］＝［１，１］のコンデンサ）を、等価的に形成できることを表す。
【００６３】
ここで、いま、上記実施形態で説明した可変容量デバイス１のように、一つの誘電体層に一つのコンデンサを形成する構成（本発明）において、基準コンデンサの数を３〜３０個の範囲で形成できる可変容量デバイスを設計する場合を考える。なお、本実施形態の構成では、誘電体層一層当たりの容量ｃは、各内部電極の面積を変化させることにより変えることができる。さらに、ここでは、デバイスの表面サイズが、基準コンデンサの電極の約１５倍の面積である、すなわち、誘電体層一層当たりに、最大、約１５個の基準コンデンサを形成できるサイズとする。また、図４の例では、誘電体層の層数ｋの最大値は５とする。
【００６４】
上述のような寸法の制約下では、本発明の構成における設計可能範囲は、図４に示す表中の太枠で囲った領域６０となる。この場合、基準コンデンサの数（ｃ×ｋ）＝１７、１９、２３及び２９（合計４種類）に対応する可変容量デバイスを設計することができない。
【００６５】
また、図２１（ａ）〜（ｃ）で説明した従来の可変容量デバイス（比較例）のような構成において、基準コンデンサの数を３〜３０個の範囲で形成できる可変容量デバイスを設計する場合を考える。ただし、比較例のデバイスの表面サイズ等の制約は、上記本発明の評価の場合と同様とする。
【００６６】
比較例の内部電極の構成では、誘電体層１層当たりの容量ｃは、誘電体層の同一面に形成する内部電極の数で変化させることができる。しかしながら、比較例の構成では、内部電極間の寄生容量が発生しないように内部電極間にある程度のスペースを設定する必要がある。
【００６７】
それゆえ、比較例のデバイスサイズを、上述した本発明の評価サイズと同じにした場合、比較例では、１つの誘電体層に形成できる基準コンデンサの数は、最大、約６個程度となる。したがって、比較例の構成では、図４に示す表中のハッチングした領域７０が、誘電体層一層当たりの容量ｃと誘電体の層数ｋとの組み合わせ［ｃ，ｋ］の設計可能範囲となる。この場合、基準コンデンサの数（ｃ×ｋ）＝７、１１、１３、１４、１７、１９、２１〜２３、及び、２６〜２９（合計１３種類）に対応する可変容量デバイスを設計することができない。
【００６８】
図４に示す比較結果からも明らかなように、本発明の可変容量デバイスでは、誘電体層一層当たりの容量ｃと誘電体の層数ｋとの組み合わせ［ｃ，ｋ］の設計範囲が、従来の可変容量デバイスより広くなる。すなわち、本発明の可変容量デバイスでは、従来の可変容量デバイスに比べて、容量設計の自由度をより広げることができる。
【００６９】
＜２．各種変形例＞
上記実施形態では、可変容量デバイス１内で４つのコンデンサを直列接続し、そのうち、両端のコンデンサをＤＣ除去用コンデンサとして用い、それ以外の２つのコンデンサを可変容量コンデンサとして用いる例を説明した。しかしながら、本発明はこれに限定されない。例えば用途、必要とする容量等に応じて、直列接続するコンデンサの数（誘電体層の積層数）、可変容量デバイス内の可変容量コンデンサの数等を適宜変更することができる。以下では、そのような種々の変形例について説明する。
【００７０】
［変形例１］
変形例１では、可変容量デバイス内に５つのコンデンサを直列接続する構成例について説明する。図５（ａ）及び（ｂ）に、変形例１の可変容量デバイスの概略構成を示す。なお、図５（ａ）は、変形例１の可変容量デバイスの概略上面図であり、図５（ｂ）は、図５（ａ）中のＢ−Ｂ断面図である。
【００７１】
変形例１の可変容量デバイス１００は、デバイス本体１１０と、６つの外部端子１３１〜１３６（以下では、それぞれ第１外部端子〜第６外部端子という）とで構成される。デバイス本体１１０は、上記実施形態と同様に、上面１１０ａが矩形状の直方体部材で構成する。
【００７２】
第１外部端子１３１は、デバイス本体１１０の上面１１０ａの一方の短辺側（図５（ａ）では右側）の側面に形成される。また、第６外部端子１３６は、デバイス本体１１０の上面１１０ａの他方の短辺側（図５（ａ）では左側）の側面に形成される。
【００７３】
第３外部端子１３３及び第５外部端子１３５は、デバイス本体１１０の上面１１０ａの一方の長辺側（図５（ａ）では上側）の側面において、互いに長辺方向に沿って所定距離離して形成される。なお、第３外部端子１３３及び第５外部端子１３５は、デバイス本体１１０の上面１１０ａの一方の長辺側の側面において、それぞれ第１外部端子１３１側及び第６外部端子１３６側に配置される。
【００７４】
また、第２外部端子１３２及び第４外部端子１３４は、デバイス本体１１０の上面１１０ａの他方の長辺側（図５（ａ）では下側）の側面において、互いに長辺方向に沿って所定距離離して形成される。なお、第２外部端子１３２及び第４外部端子１３４は、デバイス本体１１０の上面１１０ａの他方の長辺側の側面において、それぞれ第１外部端子１３１側及び第６外部端子１３６側に配置される。
【００７５】
デバイス本体１１０は、図５（ｂ）に示すように、７つの誘電体層１１１〜１１７（以下、それぞれ第１誘電体層〜第５誘電体層、下部誘電体層及び上部誘電体層という）と、６つの内部電極１２１〜１２６（以下、それぞれ第１電極〜第６電極という）とを備える。
【００７６】
デバイス本体１１０は、下部誘電体層１１６上に、第６電極１２６、第５誘電体層１１５、第５電極１２５、第４誘電体層１１４、第４電極１２４、第３誘電体層１１３及び第３電極１２３を、この順で積層して構成される。さらに、デバイス本体１１０は、第３電極１２３上に、第２誘電体層１１２、第２電極１２２、第１誘電体層１１１、第１電極１２１及び上部誘電体層１１７を、この順で積層して構成される。そして、この例では、第１電極１２１〜第６電極１２６は、それぞれ第１外部端子１３１〜第６外部端子１３６に接続される。
【００７７】
次に、各内部電極の構成について説明する。図６（ａ）〜（ｆ）に、それぞれ第１電極１２１〜第６電極１２６の概略構成を示す。なお、図６（ａ）〜（ｆ）は、それぞれ対応する誘電体層上に形成されたれ第１電極１２１〜第６電極１２６の概略上面図である。
【００７８】
この例では、図６（ａ）〜（ｆ）に示すように、第１電極１２１〜第６電極１２６の表面形状を、全て矩形状とする。なお、各内部電極の表面形状はこの例の形状に限定されず、例えば、外部端子の配置形態、デバイス本体１１０の形状等に応じて適宜変更できる。
【００７９】
第１電極１２１は、図６（ａ）に示すように、第１誘電体層１１１の長手方向に沿って、第１誘電体層１１１の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第１誘電体層１１１の一方の短辺側端部が、第１外部端子１３１に接続される。
【００８０】
第２電極１２２は、図６（ｂ）に示すように、第２誘電体層１１２の短手方向に沿って、第２誘電体層１１２の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第２電極１２２の一方の短辺側端部が、第２外部端子１３２に接続される。
【００８１】
第３電極１２３は、図６（ｃ）に示すように、第３誘電体層１１３の長手方向に沿って、第３誘電体層１１３の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第３電極１２３の一方の長辺（図６（ｃ）では上側長辺）の一方の短辺側（図６（ｃ）では右側）の一部が、第３外部端子１３３に接続される。
【００８２】
第４電極１２４は、図６（ｄ）に示すように、第４誘電体層１１４の短手方向に沿って、第４誘電体層１１４の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第４電極１２４の一方の短辺側端部が、第４外部端子１３４に接続される。
【００８３】
第５電極１２５は、図６（ｅ）に示すように、第５誘電体層１１５の短手方向に沿って、第５誘電体層１１５の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第５電極１２５の一方の短辺側端部が、第５外部端子１３５に接続される。
【００８４】
第６電極１２６は、図６（ｆ）に示すように、下部誘電体層１１６の長手方向に沿って、下部誘電体層１１６の長一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第６電極１２６の一方の短辺側端部が、第６外部端子１３６に接続される。
【００８５】
なお、各誘電体層にコンデンサを形成するため、各内部電極は、誘電体層を挟んで隣り合う内部電極との間に対向領域が形成されるような位置に配置される。なお、この例の可変容量デバイス１００は、上記実施形態と同様にして作製することができる。
【００８６】
上述のように構成することにより、第１誘電体層１１１〜第５誘電体層１１５には、それぞれ容量Ｃ１〜Ｃ５のコンデンサ１４１〜１４５（以下、それぞれ第１コンデンサ〜第５コンデンサという）が形成される。すなわち、この例の可変容量デバイス１００では、誘電体層毎に一つのコンデンサ（合計５つのコンデンサ）を設け、それらを直列接続し、さらに、内部電極毎に一つの外部端子を設けた構成とする。なお、この例の可変容量デバイス１００の構成では、各誘電体層に形成されるコンデンサの容量は、第２電極１２２、第４電極１２４及び第５電極１２５の面積により決定される。
【００８７】
そして、この例では、第２誘電体層１１２〜第４誘電体層１１４内にそれぞれ形成される第２コンデンサ１４２〜第４コンデンサ１４４を可変容量コンデンサとして用いる。また、第１誘電体層１１１及び第５誘電体層１１５内にそれぞれ形成される第１コンデンサ１４１及び第５コンデンサ１４５は、ＤＣ除去用コンデンサとして用いる。
【００８８】
なお、各誘電体層の構成（例えば形成材料、表面の形状及び寸法、厚さ等）は、上記実施形態で用いた誘電体層と同様の構成にすることができる。また、各内部電極の構成（例えば、形状、寸法等）は、図６（ａ）〜（ｆ）に示す例に限定されず、例えば用途、必要とする容量等を考慮して適宜設定することができる。
【００８９】
上述のように、この例においても、上記実施形態と同様に、一つの誘電体層の上下面にそれぞれ一つの内部電極を形成する。それゆえ、この例の可変容量デバイス１００においても、上記実施形態と同様に、可変容量デバイスの設計自由度をより広げることができ、容易に製造することができ、且つ、内部電極間に発生する寄生容量の影響を抑制することができる。
【００９０】
また、図７に、この例の可変容量デバイス１００を用いた電圧制御回路の構成例を示す。なお、図７中の端子１３１〜１３６は、それぞれ、図５（ａ）中の可変容量デバイス１００の第１外部端子１３１〜第６外部端子１３６に対応する。
【００９１】
この例の電圧制御回路１５０は、可変容量デバイス１００と、４つのＤＣ除去用抵抗１５２〜１５５とで構成される。また、この例の可変容量デバイス１００を等価回路で表すと、第１コンデンサ１４１〜第５コンデンサ１４５を、この順で直列に接続した回路となる。
【００９２】
上述のように、この例では、第２コンデンサ１４２〜第４コンデンサ１４４を可変容量コンデンサとして用い、第１コンデンサ１４１及び第５コンデンサ１４５をＤＣ除去用コンデンサとして用いる。それゆえ、この例では、可変容量デバイス１００の第１外部端子１３１を交流電源２の一方の出力端子に接続し、第６外部端子１３６を交流電源２の他方の出力端子に接続する。すなわち、第１コンデンサ１４１〜第５コンデンサ１４５からなる直列回路は、交流電源２に対して並列に接続される。
【００９３】
また、この例では、第２外部端子１３２及び第４外部端子１３４を、それぞれＤＣ除去用抵抗１５２及び１５４を介して制御電源３の正極端子に接続する。さらに、第３外部端子１３３及び第５外部端子１３５を、それぞれＤＣ除去用抵抗１５３及び１５５を介して制御電源３の負極端子に接続する。すなわち、本実施形態では、制御電源３は、第２コンデンサ１４２〜第４コンデンサ１４４に対してそれぞれ並列に接続される。
【００９４】
この例の電圧制御回路１５０では、第２コンデンサ１４２〜第４コンデンサ１４４の各容量を制御電源３から入力される制御電圧により変化させて、交流電源２から整流回路等の回路（不図示）に入力される交流電圧を所定の電圧値に調整する。
【００９５】
なお、この例では、可変容量デバイス１００がＤＣ除去用抵抗１５２〜１５５を含まない例を説明したが、本発明はこれに限定されず、可変容量デバイス１００がＤＣ除去用抵抗１５２〜１５５を含んでいてもよい。また、この例では、ＤＣ除去用抵抗の代わりに、ＤＣ除去用のインダクタを用いてもよい。
【００９６】
［変形例２］
変形例２では、可変容量デバイス内に５つのコンデンサを直列接続する別の構成例を説明する。図８（ａ）及び（ｂ）に、変形例２の可変容量デバイスの概略構成を示す。なお、図８（ａ）は、変形例２の可変容量デバイスの概略上面図であり、図８（ｂ）は、図８（ａ）中のＣ−Ｃ断面図である。
【００９７】
変形例２の可変容量デバイス２００は、デバイス本体２１０と、６つの外部端子２３１〜２３６（以下では、それぞれ第１外部端子〜第６外部端子という）とで構成される。デバイス本体２１０は、上記実施形態と同様に、上面２１０ａが矩形状の直方体部材で構成する。
【００９８】
第１外部端子２３１、第３外部端子２３３及び第５外部端子２３５は、デバイス本体２１０の上面２１０ａの一方の長辺側（図８（ａ）では上側）の側面に形成される。なお、この例では、第１外部端子２３１、第３外部端子２３３及び第５外部端子２３５は、デバイス本体２１０の上面２１０ａの一方の長辺側の側面において、一方の短辺側（図８（ａ）では右側）から他方の短辺側に向かって、この順で、等間隔で配置される。
【００９９】
また、第２外部端子２３２、第４外部端子２３４及び第６外部端子２３６は、デバイス本体２１０の上面２１０ａの他方の長辺側（図８（ａ）では下側）の側面に形成される。なお、この例では、第６外部端子２３６、第２外部端子２３２及び第４外部端子２３４は、デバイス本体２１０の上面２１０ａの他方の長辺側の側面において、一方の短辺側（図８（ａ）では右側）から他方の短辺側に向かって、この順で、等間隔で配置される。
【０１００】
デバイス本体２１０は、図８（ｂ）に示すように、７つの誘電体層２１１〜２１７（以下、それぞれ第１誘電体層〜第５誘電体層、下部誘電体層及び上部誘電体層という）と、６つの内部電極２２１〜２２６（以下、それぞれ第１電極〜第６電極という）とを備える。
【０１０１】
デバイス本体２１０は、下部誘電体層２１６上に、第６電極２２６、第５誘電体層２１５、第５電極２２５、第４誘電体層２１４、第４電極２２４、第３誘電体層２１３及び第３電極２２３を、この順で積層して構成される。さらに、デバイス本体２１０は、第３電極２２３上に、第２誘電体層２１２、第２電極２２２、第１誘電体層２１１、第１電極２２１及び上部誘電体層２１７を、この順で積層して構成される。そして、この例では、第１電極２２１〜第６電極２２６は、それぞれ第１外部端子２３１〜第６外部端子２３６に接続される。
【０１０２】
次に、各内部電極の構成について説明する。図９（ａ）〜（ｆ）に、それぞれ第１電極２２１〜第６電極２２６の概略構成を示す。なお、図９（ａ）〜（ｆ）は、それぞれ対応する誘電体層上に形成されたれ第１電極２２１〜第６電極２２６の概略上面図である。
【０１０３】
この例では、図９（ａ）〜（ｆ）に示すように、第１電極２２１〜第６電極２２６の表面形状は、変形例１と同様に、全て矩形状とする。なお、各内部電極の表面形状はこの例の形状に限定されず、例えば、外部端子の配置形態、デバイス本体２１０の形状等に応じて適宜変更できる。
【０１０４】
第１電極２２１は、図９（ａ）に示すように、第１誘電体層２１１の長手方向に沿って、第１誘電体層２１１の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第１電極２２１の一方の長辺（図９（ａ）では上側長辺）の一方の短辺側（図９（ａ）では右側）の一部が第１外部端子２３１に接続される。
【０１０５】
第２電極２２２は、図９（ｂ）に示すように、第２誘電体層２１２の短手方向に沿って、第２誘電体層２１２の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第２電極２２２の一方の短辺側端部が、第２外部端子２３２に接続される。
【０１０６】
第３電極２２３は、図９（ｃ）に示すように、第３誘電体層２１３の長手方向に沿って、第３誘電体層２１３の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第３電極２２３の一方の長辺（図９（ｃ）では上側長辺）の中央の一部が第３外部端子２３３に接続される。
【０１０７】
第４電極２２４は、図９（ｄ）に示すように、第４誘電体層２１４の短手方向に沿って、第４誘電体層２１４の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第４電極２２４の一方の短辺側端部が、第４外部端子２３４に接続される。
【０１０８】
第５電極２２５は、図９（ｅ）に示すように、第５誘電体層２１５の短手方向に沿って、第５誘電体層２１５の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第５電極２２５の一方の短辺側端部が、第５外部端子２３５に接続される。
【０１０９】
第６電極２２６は、図９（ｆ）に示すように、下部誘電体層２１６の長手方向に沿って、下部誘電体層２１６の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第６電極２２６の他方の長辺（図９（ｆ）では下側長辺）の一方の短辺側（図９（ｆ）では右側）の一部が第６外部端子２３６に接続される。
【０１１０】
なお、各誘電体層にコンデンサを形成するため、各内部電極は、誘電体層を挟んで隣り合う内部電極との間に対向領域が形成されるような位置に配置される。なお、この例の可変容量デバイス２００は、上記実施形態と同様にして作製することができる。
【０１１１】
上述のように構成することにより、第１誘電体層２１１〜第５誘電体層２１５には、それぞれ容量Ｃ１〜Ｃ５のコンデンサ２４１〜２４５（以下、それぞれ第１コンデンサ〜第５コンデンサという）が形成される。すなわち、この例の可変容量デバイス２００においても、変形例１と同様に、各誘電体層に一つのコンデンサ（合計５つのコンデンサ）を設け、それらを直列接続し、さらに、内部電極毎に一つの外部端子を設けた構成とする。
【０１１２】
そして、この例では、第１誘電体層２１１〜第５誘電体層２１５内にそれぞれ形成される第１コンデンサ２４１〜第５コンデンサ２４５を全て可変容量コンデンサとして用いる。
【０１１３】
なお、各誘電体層の構成（例えば形成材料、表面の形状及び寸法、厚さ等）は、上記実施形態で用いた誘電体層と同様の構成にすることができる。また、各内部電極の構成（例えば、形状、寸法等）は、図９（ａ）〜（ｆ）に示す例に限定されず、例えば用途、必要とする容量等を考慮して適宜設定することができる。
【０１１４】
上述のように、この例においても、上記実施形態と同様に、一つの誘電体層の上下面にそれぞれ一つの内部電極を形成する。それゆえ、この例の可変容量デバイス２００においても、上記実施形態と同様に、可変容量デバイスの設計自由度をより広げることができ、容易に製造することができ、且つ、内部電極間に発生する寄生容量の影響を抑制することができる。
【０１１５】
また、図１０に、この例の可変容量デバイス２００を用いた電圧制御回路の構成例を示す。なお、図１０中の端子２３１〜２３６は、それぞれ、図８（ａ）中の可変容量デバイス２００の第１外部端子２３１〜第６外部端子２３６に対応する。
【０１１６】
この例の電圧制御回路２５０は、可変容量デバイス２００と、５つのＤＣ除去用抵抗２５１〜２５６と、２つのＤＣ除去用コンデンサ２４６及び２４７（直流除去用の定容量コンデンサ）とで構成される。また、この例の可変容量デバイス２００を等価回路で表すと、第１コンデンサ２４１〜第５コンデンサ２４５を、この順で直列に接続した回路となる。
【０１１７】
上述のように、この例では、第１コンデンサ２４１〜第５コンデンサ２４５を全て可変容量コンデンサとして用いる。それゆえ、この例では、ＤＣ除去用コンデンサ２４６及び２４７を別途用意し、各ＤＣ除去用コンデンサを、第１コンデンサ２４１〜第５コンデンサ２４５からなる直列回路の両端にそれぞれ接続する。
【０１１８】
したがって、この例では、各ＤＣ除去用コンデンサの可変容量コンデンサ側とは反対側の端子が交流電源２の対応する出力端子に接続される。すなわち、この例の電圧制御回路２５０では、ＤＣ除去用コンデンサ２４６、第１コンデンサ２４１〜第５コンデンサ２４５、及び、ＤＣ除去用コンデンサ２４７がこの順で直列接続された直列回路が交流電源２に対して並列に接続される。
【０１１９】
また、この例では、可変容量デバイス２００の第２外部端子２３２、第４外部端子２３４及び第６外部端子２３６は、それぞれＤＣ除去用抵抗２５２、２５４及び２５６を介して制御電源３の正極端子に接続される。さらに、第１外部端子２３１、第３外部端子２３３及び第５外部端子２３５は、それぞれＤＣ除去用抵抗２５１、２５３及び２５５を介して制御電源３の負極端子に接続される。すなわち、この例においても、制御電源３は、第１コンデンサ２４１〜第５コンデンサ２４５に対してそれぞれ並列に接続される。
【０１２０】
この例の電圧制御回路２５０では、第１コンデンサ２４１〜第５コンデンサ２４５の各容量を制御電源３から入力される制御電圧により変化させて、交流電源２から整流回路等の回路（不図示）に入力される交流電圧を所定の電圧値に調整する。
【０１２１】
なお、この例では、可変容量デバイス２００が、ＤＣ除去用抵抗２５１〜２５６、並びに、ＤＣ除去用コンデンサ２４６及び２４７を含まない例を説明したが、本発明はこれに限定されない。可変容量デバイス２００が、ＤＣ除去用抵抗２５１〜２５６、並びに、ＤＣ除去用コンデンサ２４６及び２４７を含んでいてもよい。また、可変容量デバイス２００が、ＤＣ除去用抵抗２５１〜２５６、並びに、ＤＣ除去用コンデンサ２４６及び２４７のいずれか一方を含む構成にしてもよい。さらに、この例では、ＤＣ除去用抵抗の代わりに、ＤＣ除去用のインダクタを用いてもよい。
【０１２２】
［変形例３］
変形例３では、可変容量デバイス内に６つのコンデンサを直列接続する構成例について説明する。図１１（ａ）及び（ｂ）に、変形例３の可変容量デバイスの概略構成を示す。なお、図１１（ａ）は、変形例３の可変容量デバイスの概略上面図であり、図１１（ｂ）は、図１１（ａ）中のＤ−Ｄ断面図である。
【０１２３】
変形例３の可変容量デバイス３００は、デバイス本体３１０と、７つの外部端子３３１〜３３７（以下では、それぞれ第１外部端子〜第７外部端子という）とで構成される。デバイス本体３１０は、上記実施形態と同様に、上面３１０ａが矩形状の直方体部材で構成する。
【０１２４】
第１外部端子３３１は、デバイス本体３１０の上面３１０ａの一方の短辺側（図１１（ａ）では右側）の側面に形成される。また、第７外部端子３３７は、デバイス本体３１０の上面３１０ａの他方の短辺側（図１１（ａ）では左側）の側面に形成される。
【０１２５】
第３外部端子３３３及び第５外部端子３３５は、デバイス本体３１０の上面３１０ａの一方の長辺側（図１１（ａ）では上側）の側面において、互いに長辺方向に沿って所定距離離して形成される。なお、第３外部端子３３３及び第５外部端子３３５は、デバイス本体３１０の上面３１０ａの一方の長辺側の側面において、それぞれ第１外部端子３３１側及び第７外部端子３３７側に配置される。
【０１２６】
また、第２外部端子３３２、第４外部端子３３４及び第６外部端子３３６は、デバイス本体３１０の上面３１０ａの他方の長辺側（図１１（ａ）では下側）の側面において、互いに長辺方向に沿って所定距離離して形成される。なお、第４外部端子３３４は、デバイス本体３１０の上面３１０ａの他方の長辺側の側面において、略中央に配置される。また、デバイス本体３１０の上面３１０ａの他方の長辺側の側面において、第２外部端子３３２は、第４外部端子３３４より第１外部端子３３１側に配置され、第６外部端子３３６は、第４外部端子３３４より第７外部端子３３７側に配置される。
【０１２７】
デバイス本体３１０は、図１１（ｂ）に示すように、８つの誘電体層３１１〜３１８（以下、それぞれ第１誘電体層〜第６誘電体層、下部誘電体層及び上部誘電体層という）と、７つの内部電極３２１〜３２７（以下、それぞれ第１電極〜第７電極という）とを備える。
【０１２８】
デバイス本体３１０は、下部誘電体層３１７上に、第７電極３２７、第６誘電体層３１６、第６電極３２６、第５誘電体層３１５、第５電極３２５、第４誘電体層３１４、第４電極３２４、第３誘電体層３１３及び第３電極３２３を、この順で積層して構成される。さらに、デバイス本体３１０は、第３電極３２３上に、第２誘電体層３１２、第２電極３２２、第１誘電体層３１１、第１電極３２１及び上部誘電体層３１８を、この順で積層して構成される。そして、この例では、第１電極３２１〜第７電極３２７は、それぞれ第１外部端子３３１〜第７外部端子３３７に接続される。
【０１２９】
次に、各内部電極の構成について説明する。図１２（ａ）〜（ｇ）に、それぞれ第１電極３２１〜第７電極３２７の概略構成を示す。なお、図１２（ａ）〜（ｇ）は、それぞれ対応する誘電体層上に形成されたれ第１電極３２１〜第７電極３２７の概略上面図である。
【０１３０】
この例では、図１２（ａ）〜（ｇ）に示すように、第１電極３２１〜第７電極３２７の表面形状を、全て矩形状とする。なお、各内部電極の表面形状はこの例の形状に限定されず、例えば、外部端子の配置形態、デバイス本体３１０の形状等に応じて適宜変更できる。
【０１３１】
第１電極３２１は、図１２（ａ）に示すように、第１誘電体層３１１の長手方向に沿って、第１誘電体層３１１の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第１電極３２１の一方の短辺側端部が、第１外部端子３３１に接続される。
【０１３２】
第２電極３２２は、図１２（ｂ）に示すように、第２誘電体層３１２の長手方向に沿って、第２誘電体層３１２の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第２電極３２２の一方の長辺（図１２（ｃ）では下側長辺）の一方の短辺側（図１２（ａ）では右側）の一部が第２外部端子３３２に接続される。
【０１３３】
第３電極３２３は、図１２（ｃ）に示すように、第３誘電体層３１３の短手方向に沿って、第３誘電体層３１３の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第３電極３２３の一方の短辺側端部が、第３外部端子３３３に接続される。
【０１３４】
第４電極３２４は、図１２（ｄ）に示すように、第４誘電体層３１４の長手方向に沿って、第４誘電体層３１４の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第４電極３２４の一方の長辺（図１２（ｄ）では下側長辺）の中央付近の一部が第４外部端子３３４に接続される。
【０１３５】
第５電極３２５は、図１２（ｅ）に示すように、第５誘電体層３１５の短手方向に沿って、第５誘電体層３１５の一方の長辺付近から他方の長辺付近まで延在して形成される。そして、第５電極３２５の一方の短辺側端部が、第５外部端子３３５に接続される。
【０１３６】
第６電極３２６は、図１２（ｆ）に示すように、第６誘電体層３１６の長手方向に沿って、第６誘電体層３１６の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第６電極３２６の一方の長辺（図１２（ｆ）では下側長辺）の他方の短辺側（図１２（ｆ）では左側）の一部が第６外部端子３３６に接続される。
【０１３７】
第７電極３２７は、図１２（ｇ）に示すように、下部誘電体層３１７の長手方向に沿って、下部誘電体層３１７の一方の短辺付近から他方の短辺付近まで延在して形成される。そして、第７電極３２７の一方の短辺側端部が、第７外部端子３３７に接続される。
【０１３８】
なお、各誘電体層にコンデンサを形成するため、各内部電極は、誘電体層を挟んで隣り合う内部電極との間に対向領域が形成されるような位置に配置される。なお、この例の可変容量デバイス３００は、上記実施形態と同様にして作製することができる。
【０１３９】
上述のように構成することにより、第１誘電体層３１１〜第６誘電体層３１６には、それぞれ容量Ｃ１〜Ｃ６のコンデンサ３４１〜３４６（以下、それぞれ第１コンデンサ〜第６コンデンサという）が形成される。すなわち、この例の可変容量デバイス３００では、各誘電体層に一つのコンデンサ（合計６つのコンデンサ）を設け、それらを直列接続し、さらに、内部電極毎に一つの外部端子を設けた構成とする。
【０１４０】
そして、この例では、第２誘電体層３１２〜第５誘電体層３１５内にそれぞれ形成される第２コンデンサ３４２〜第５コンデンサ３４５を可変容量コンデンサとして用いる。また、第１誘電体層３１１及び第６誘電体層３１６内にそれぞれ形成される第１コンデンサ３４１及び第６コンデンサ３４６は、ＤＣ除去用コンデンサとして用いる。
【０１４１】
なお、各誘電体層の構成（例えば形成材料、表面の形状及び寸法、厚さ等）は、上記実施形態で用いた誘電体層と同様の構成にすることができる。また、各内部電極の構成（例えば、形状、寸法等）は、図１２（ａ）〜（ｇ）に示す例に限定されず、例えば用途、必要とする容量等を考慮して適宜設定することができる。
【０１４２】
上述のように、この例においても、上記実施形態と同様に、一つの誘電体層の上下面にそれぞれ一つの内部電極を形成する。それゆえ、この例の可変容量デバイス３００においても、上記実施形態と同様に、可変容量デバイスの設計自由度をより広げることができ、容易に製造することができ、且つ、内部電極間に発生する寄生容量の影響を抑制することができる。
【０１４３】
また、図１３に、この例の可変容量デバイス３００を用いた電圧制御回路の構成例を示す。なお、図１３中の端子３３１〜３３７は、それぞれ、図１１（ａ）中の可変容量デバイス３００の第１外部端子３３１〜第７外部端子３３７に対応する。
【０１４４】
この例の電圧制御回路３５０は、可変容量デバイス３００と、５つのＤＣ除去用抵抗３５２〜３５６とで構成される。また、この例の可変容量デバイス３００を等価回路で表すと、第１コンデンサ３４１〜第６コンデンサ３４６を、この順で直列に接続した回路となる。
【０１４５】
上述のように、この例では、第２コンデンサ３４２〜第５コンデンサ３４５を可変容量コンデンサとして用い、第１コンデンサ３４１及び第６コンデンサ３４６をＤＣ除去用コンデンサとして用いる。それゆえ、この例では、可変容量デバイス３００の第１外部端子３３１を交流電源２の一方の出力端子に接続し、第７外部端子３３７を交流電源２の他方の出力端子に接続する。すなわち、第１コンデンサ３４１〜第６コンデンサ３４６からなる直列回路は、交流電源２に対して並列に接続される。
【０１４６】
また、この例では、第２外部端子３３２、第４外部端子３３４及び第６外部端子３３６を、それぞれＤＣ除去用抵抗３５２、３５４及び３５６を介して制御電源３の正極端子に接続する。さらに、第３外部端子３３３及び第５外部端子３３５を、それぞれＤＣ除去用抵抗３５３及び３５５を介して制御電源３の負極端子に接続する。すなわち、この例においても、制御電源３は、第２コンデンサ３４２〜第５コンデンサ３４５に対してそれぞれ並列に接続される。
【０１４７】
この例の電圧制御回路３５０では、第２コンデンサ３４２〜第５コンデンサ３４５の各容量を制御電源３から入力される制御電圧により変化させて、交流電源２から整流回路等の回路（不図示）に入力される交流電圧を所定の電圧値に調整する。
【０１４８】
なお、この例では、可変容量デバイス３００がＤＣ除去用抵抗３５２〜３５６を含まない例を説明したが、本発明はこれに限定されず、可変容量デバイス３００がＤＣ除去用抵抗３５２〜３５６を含んでいてもよい。また、この例では、ＤＣ除去用抵抗の代わりに、ＤＣ除去用のインダクタを用いてもよい。
【０１４９】
［変形例４］
上記実施形態、変形例１及び変形例３では、可変容量デバイス内に形成するＤＣ除去用コンデンサを一つの誘電体層で構成する例を説明したが、本発明はこれに限定されない。より大きな容量のＤＣ除去用コンデンサが必要となる用途に対しては、ＤＣ除去用コンデンサを複数の誘電体層で構成してＤＣ除去用コンデンサの容量を大きくすることが好ましい。変形例４では、その一例を説明する。ただし、この例では、上記変形例３で説明した可変容量デバイス３００において、ＤＣ除去用コンデンサを複数の誘電体層で構成する例を説明する。
【０１５０】
図１４（ａ）及び（ｂ）に、変形例４の可変容量デバイスの概略構成を示す。なお、図１４（ａ）は、変形例４の可変容量デバイスの概略上面図であり、図１４（ｂ）は、図１４（ａ）中のＥ−Ｅ断面図である。なお、図１４（ａ）及び（ｂ）において、上記変形例３（図１１（ａ）及び（ｂ））と同様の構成には、同じ符号を付して示す。
【０１５１】
この例の可変容量デバイス４００は、デバイス本体４１０と、第１外部端子３３１〜第７外部端子３３７とで構成される。デバイス本体４１０は、上記実施形態と同様に、上面４１０ａが矩形状の直方体部材で構成する。また、第１外部端子３３１〜第７外部端子３３７は、上記変形例３のそれらと同様の構成である。
【０１５２】
この例のデバイス本体４１０では、第２コンデンサ３４２及び第５コンデンサ３４５にそれぞれ接続される各ＤＣ除去用コンデンサの構成が、変形例３と異なる。それ以外の構成は変形例３と同様である。それゆえ、ここでは、第２コンデンサ３４２及び第５コンデンサ３４５にそれぞれ接続される各ＤＣ除去用コンデンサの構成についてのみ説明する。
【０１５３】
この例のデバイス本体４１０では、図１４（ｂ）に示すように、第２誘電体層３１２と上部誘電体層３１８との間に形成されるＤＣ除去用コンデンサは、３つの第１誘電体層３１１、２つの第１電極３２１、及び、２つの第２電極３２２で構成する。具体的には、第２誘電体層３１２上に、第２電極３２２、第１誘電体層３１１、第１電極３２１、第１誘電体層３１１、第２電極３２２、第１誘電体層３１１及び第１電極３２１を、この順で形成してＤＣ除去用コンデンサを構成する。なお、第２誘電体層３１２と上部誘電体層３１８との間に形成されるＤＣ除去用コンデンサを構成する第１誘電体層３１１、第１電極３２１及び第２電極３２２の数は、この例に限定されず、例えば用途等に応じて適宜設定される。
【０１５４】
一方、第５誘電体層３１５と下部誘電体層との間に形成されるＤＣ除去用コンデンサは、図１４（ｂ）に示すように、３つの第６誘電体層３１６、２つの第６電極３２６、及び、２つの第７電極３２７で構成する。具体的には、下部誘電体層３１７上に、第７電極３２７、第６誘電体層３１６、第６電極３２６、第６誘電体層３１６、第７電極３２７、第６誘電体層３１６及び第６電極３２６を、この順で形成してＤＣ除去用コンデンサを構成する。なお、第５誘電体層３１５と下部誘電体層との間に形成されるＤＣ除去用コンデンサを構成する第６誘電体層３１６、第６電極３２６及び第７電極３２７の数は、この例に限定されず、例えば用途等に応じて適宜設定される。
【０１５５】
また、図１５（ａ）〜（ｋ）に、この例の各誘電体層上に形成される内部電極の構成を示す。なお、図１５（ａ）〜（ｋ）は、それぞれ対応する誘電体層上に形成された第１電極３２１、第２電極３２２、第１電極３２１〜第７電極３２７、第６電極３２６及び第７電極３２７の概略上面図である。
【０１５６】
図１５（ａ）〜（ｋ）に示すこの例の第１電極３２１〜第７電極３２７の構成と、図１２（ａ）〜（ｇ）に示す変形例３のそれらとの比較から明らかなように、この例では、第１電極３２１〜第７電極３２７の構成を変形例３のそれらと同様の構成とする。
【０１５７】
ただし、この例では、第２誘電体層３１２と上部誘電体層３１８との間に形成される２つの第１電極３２１は、図１５（ａ）及び（ｃ）に示すように、ともに第１外部端子３３１に接続する。また、第２誘電体層３１２と上部誘電体層３１８との間に形成される２つの第２電極３２２は、図１５（ｂ）及び（ｄ）に示すように、ともに第２外部端子３３２に接続する。すなわち、この例では、第２コンデンサ３４２に接続されるＤＣ除去用コンデンサは、３つの第１誘電体層３１１にそれぞれ形成される容量Ｃ１の３つの第１コンデンサ３４１（コンデンサ群）を並列接続して構成する。
【０１５８】
さらに、この例では、第５誘電体層３１５と下部誘電体層３１７との間に形成される２つの第６電極３２６は、図１５（ｈ）及び（ｊ）に示すように、ともに第６外部端子３３６に接続する。また、第５誘電体層３１５と下部誘電体層３１７との間に形成される２つの第７電極３２７は、図１５（ｉ）及び（ｋ）に示すように、ともに第７外部端子３３７に接続する。すなわち、この例では、第５コンデンサ３４５に接続されるＤＣ除去用コンデンサは、３つの第６誘電体層３１６にそれぞれ形成される容量Ｃ６の３つの第６コンデンサ３４６を並列接続して構成する。なお、この例の可変容量デバイス４００の構成では、各可変容量コンデンサの容量は、第３電極３２３及び第５電極３２５の面積により決定される。
【０１５９】
ここで、図１６に、この例の可変容量デバイス４００を用いた電圧制御回路の構成例を示す。なお、図１４中の端子３３１〜３３７は、それぞれ、図１４（ａ）中の可変容量デバイス３００の第１外部端子３３１〜第７外部端子３３７に対応する。
【０１６０】
この例の電圧制御回路４５０は、可変容量デバイス４００と、５つのＤＣ除去用抵抗３５２〜３５６とで構成される。
【０１６１】
上述のように、この例では、第２コンデンサ３４２に接続されるＤＣ除去用コンデンサを、容量Ｃ１の第１コンデンサ３４１を３つ並列接続して構成する。また、この例では、第５コンデンサ３４５に接続されるＤＣ除去用コンデンサを、容量Ｃ６の第６コンデンサ３４６を３つ並列接続して構成する。それゆえ、この例の可変容量デバイス４００を等価回路で表すと、容量３×Ｃ１のＤＣ除去用コンデンサ３４７、第２コンデンサ３４２〜第５コンデンサ３４５、及び、容量３×Ｃ６のＤＣ除去用コンデンサ３４８がこの順で直列に接続された回路となる。この直列回路の構成以外は、変形例３の電圧制御回路３５０と同様の構成である。
【０１６２】
上述のように、この例においても、上記実施形態と同様に、一つの誘電体層の上下面にそれぞれ一つの内部電極を形成する。それゆえ、この例の可変容量デバイス４００においても、上記実施形態と同様に、可変容量デバイスの設計自由度をより広げることができ、容易に製造することができ、且つ、内部電極間に発生する寄生容量の影響を抑制することができる。
【０１６３】
さらに、この例の構成では、ＤＣ除去用コンデンサの容量を例えば用途等に応じて容易に変更することができる。それゆえ、この例では、さらに設計の自由度を広げることができる。特に、この例では、ＤＣ除去用コンデンサの容量を容易に大きくすることができるので、この例の構成は、例えば、ＤＣ除去用コンデンサの容量が可変容量コンデンサの容量の約１０倍以上必要となる用途に対して好適である。
【０１６４】
なお、この例では、可変容量デバイス４００がＤＣ除去用抵抗３５２〜３５６を含まない例を説明したが、本発明はこれに限定されず、可変容量デバイス４００がＤＣ除去用抵抗３５２〜３５６を含んでいてもよい。また、この例では、ＤＣ除去用抵抗の代わりに、ＤＣ除去用のインダクタを用いてもよい。
【０１６５】
［変形例５］
上記実施形態及び各種変形例で説明した可変容量デバイスは、主に、小さな容量で且つ低電圧駆動する必要のある用途に好適であるが、比較的の大きな容量を必要とする用途に対しては、十分な可変容量特性が得られない可能性もある。
【０１６６】
それゆえ、そのような用途に対しては、上記実施形態及び各種変形例で説明した可変容量デバイスを１ユニットの可変容量素子として、複数ユニット用意し、それらを並列接続するように構成すればよい。変形例５では、その一構成例を説明する。なお、この例では、上記実施形態の可変容量デバイスを２ユニット並列接続した例を説明する。
【０１６７】
図１７（ａ）及び（ｂ）に、変形例５の可変容量デバイスの概略構成を示す。なお、図１７（ａ）は、変形例５の可変容量デバイスの概略上面図であり、図１７（ｂ）は、図１７（ａ）中のＦ−Ｆ断面図である。なお、図１７（ａ）及び（ｂ）において、上記実施形態（図１（ａ）及び（ｂ））と同様の構成には、同じ符号を付して示す。
【０１６８】
この例の可変容量デバイス５００は、図１７（ｂ）に示すように、２つのユニット５０１及び５０２（以下、第１及び第２ユニットという）で構成される。そして、各ユニットは、上記実施形態の可変容量デバイス１（図１（ａ）及び（ｂ））で構成される。
【０１６９】
この例では、各ユニット内の第１電極２１〜第５電極２５はそれぞれ、第１外部端子３１〜第５外部端子３５に接続される。すなわち、第１ユニット５０１の第１電極２１〜第５電極２５と、第２ユニット５０２の第１電極２１〜第５電極２５とがそれぞれ接続される。このような構成にすることにより、第１ユニット５０１と第２ユニット５０２とが並列接続される。
【０１７０】
また、この例では、第１ユニット５０１の下部誘電体層１５と、第２ユニット５０２の下部誘電体層１５とが対向するように、第２ユニット５０２上に第１ユニット５０１を積層する。すなわち、第１ユニット５０１と第２ユニット５０２との境界では、同極性の信号が印加される内部電極同士が対向することになる。これにより、第１ユニット５０１と第２ユニット５０２との間に寄生容量が発生しない。
【０１７１】
なお、複数のユニットを積層する際の構成は、この例の構成に限定されない。例えば、第１ユニット５０１の下部誘電体層１５と、第２ユニット５０２の上部誘電体層１６とが対向するように、第２ユニット５０２上に第１ユニット５０１を積層してもよい。ただし、この場合、第１ユニット５０１と第２ユニット５０２との境界では、異なる極性の信号が印加される内部電極同士が対向することになる。それゆえ、この場合には、第１ユニット５０１及び第２ユニット５０２間の寄生容量の発生を抑制するために、第１ユニット５０１と、第２ユニット５０２との間に、さらにダミー誘電体層を挿入することが好ましい。
【０１７２】
上述のように、この例の可変容量デバイス５００は、上記実施形態の可変容量デバイス１からなる２つのユニット５０１及び５０２を積層した構成であるので、上記実施形態と同様の効果が得られる。さらに、この例の構成では、上述のように、それぞれ上記実施形態の可変容量デバイス１からなる２つのユニット５０１及び５０２を並列接続して可変容量デバイス５００を構成する。それゆえ、可変容量デバイス５００の全容量を容易に大きくすることができ、比較的の大きな容量を必要とする用途に対しても対応することができる。
【０１７３】
［変形例６］
上記実施形態及び各種変形例では、各誘電体層に一つのコンデンサを形成する例を説明したが、本発明はこれに限定されない。可変容量デバイスの内部電極の形成面のサイズを十分大きくすることができる場合には、一つの誘電体層に複数のコンデンサを形成してもよい。変形例６では、その一構成例を説明する。なお、この例では、例えば図２１（ａ）及び（ｂ）で説明した従来の可変容量デバイスと同様に、一つの可変容量デバイス内に４つのコンデンサを直列接続する例を説明する。
【０１７４】
図１８に、この例の可変容量デバイスの概略構成を示す。なお、図１８は、この例の可変容量デバイスの概略側面図である。
【０１７５】
この例の可変容量デバイス６００は、直方体状のデバイス本体６１０と、デバイス本体６１０の側面に形成された８つの外部端子６３１〜６３８（第１外部端子〜第８外部端子：後述の図１９（ａ）及び（ｂ）参照）とを備える。
【０１７６】
なお、この例では、デバイス本体６１０の一つの側面において、誘電体層の面方向に沿って、第１外部端子６３１、第３外部端子６３３、第２外部端子６３２及び第４外部端子６３４がこの順で、等間隔で配置される。また、第５外部端子６３５〜第８外部端子６３８は、第１外部端子６３１〜第４外部端子６３４が形成されてデバイス本体６１０の側面と対向する側面に形成される。そして、第５外部端子６３５〜第８外部端子６３８は、デバイス本体６１０を挟んで、それぞれ第１外部端子６３１〜第４外部端子６３４と対向する位置に配置される（後述の図１９（ａ）及び（ｂ）参照）。
【０１７７】
デバイス本体６１０は、第１誘電体部６０１と、第２誘電体部６０２と、ダミー誘電体層６１５と、保護用誘電体層６１６とを備える。ダミー誘電体層６１５は、第１誘電体部６０１及び第２誘電体部６０２間に設けられ、第１誘電体部６０１及び第２誘電体部６０２間の寄生容量を抑制する。また、保護用誘電体層６１６は、第２誘電体部６０２のダミー誘電体層６１５側とは反対側の表面に設けられる。
【０１７８】
第１誘電体部６０１は、第１誘電体層６１１と、第２誘電体層６１２と、第１上電極６２１と、第１下電極６２２と、第２上電極６２３と、第２下電極６２４とを備える。第１誘電体層６１１及び第２誘電体層６１２は、ダミー誘電体層６１５上に、この順で積層される。
【０１７９】
第１上電極６２１及び第２上電極６２３（内部電極部）は、第１誘電体層６１１の第２誘電体層６１２側の表面に所定距離離して形成される。また、第１下電極６２２及び第２下電極６２４（内部電極部）は、第１誘電体層６１１のダミー誘電体層６１５側の表面に形成される。そして、第１下電極６２２及び第２下電極６２４は、第１誘電体層６１１を挟んで、それぞれ第１上電極６２１及び第２上電極６２３と対向する位置に配置される。
【０１８０】
このように構成することにより、第１誘電体部６０１には、第１上電極６２１及び第１下電極６２２間に第１コンデンサ６４１が形成され、第２上電極６２３及び第２下電極６２４間に第２コンデンサ６４２が形成される。
【０１８１】
一方、第２誘電体部６０２は、第３誘電体層６１３と、第４誘電体層６１４と、第３上電極６２５と、第３下電極６２６と、第４上電極６２７と、第４下電極６２８とを備える。第３誘電体層６１３及び第４誘電体層６１４は、保護用誘電体層６１６上に、この順で積層される。
【０１８２】
第３上電極６２５及び第４上電極６２７は、第３誘電体層６１３の第４誘電体層６１４側の表面に所定距離離して形成される。また、第３下電極６２６及び第４下電極６２８は、第３誘電体層６１３の保護用誘電体層６１６側の表面に形成される。そして、第３下電極６２６及び第４下電極６２８は、第３誘電体層６１３を挟んで、それぞれ第３上電極６２５及び第４上電極６２７と対向する位置に配置される。
【０１８３】
このように構成することにより、第２誘電体部６０２には、第３上電極６２５及び第３下電極６２６間に第３コンデンサ６４３が形成され、第４上電極６２７及び第４下電極６２８間に第４コンデンサ６４４が形成される。
【０１８４】
なお、この例では、各コンデンサが誘電体層の積層方向（図１８では上下方向）において、互いに重ならないような位置に各内部電極を配置する。また、可変容量デバイス６００の各誘電体層及び内部電極は、上記実施形態の各誘電体層及び内部電極と同様の材料で形成することができる。
【０１８５】
次に、この例の可変容量デバイス６００における各内部電極の接続関係を説明する。図１９（ａ）及び（ｂ）に、この例の各内部電極の概略構成を示す。なお、図１９（ａ）は、第１誘電体部６０１の上面透視図であり、図１９（ｂ）は、第２誘電体部６０２の上面透視図である。
【０１８６】
第１上電極６２１は、図１９（ａ）に示すように、表面が矩形状であり、第１誘電体層６１１の短手方向に沿って延在して形成される。そして、第１上電極６２１の一方の短辺側端部が、第１外部端子６３１に接続される。なお、第１上電極６２１の延在長さは、第１上電極６２１が第１下電極６２２と所定の対向面積で対向するように設定される。
【０１８７】
第１下電極６２２は、図１９（ａ）に示すように、表面がＬ字形状であり、その一方の辺部は第１誘電体層６１１の長手方向に沿って延在し、他方の辺部は第１誘電体層６１１の短手方向に沿って延在する。この例では、第１下電極６２２の第１誘電体層６１１の長手方向に沿って延在した一方の辺部を、第５外部端子６３５及び第７外部端子６３７に接続する。
【０１８８】
なお、第１下電極６２２の一方の辺部の延在方向に直交する方向の幅は、第１上電極６２１と第５外部端子６３５との最短距離より小さくする。このように第１下電極６２２の一方の辺部の幅を設定することにより、積層時に下電極群（または上電極群）が第１誘電体層６１１の長手方向にずれても、第１上電極６２１と第１下電極６２２の一方の辺部とが対向しない。この場合、下電極群（または上電極群）の位置ずれに伴い発生する各コンデンサの容量の変化量がコンデンサ毎にばらつくことを抑制することができる。
【０１８９】
さらに、この例では、図１９（ａ）に示すように、第７外部端子６３７の第１誘電体層６１１側の長辺部の一部と、第１下電極６２２の一方の辺部とを接続する。すなわち、第７外部端子６３７の第１誘電体層６１１側の長辺部において、第２下電極６２４側の一部には、第１下電極６２２を接続しない。これは、第１下電極６２２と第２下電極６２４との距離を広げて、両者間の寄生容量を抑制するためである。
【０１９０】
また、第１下電極６２２の他方の辺部は、第５外部端子６３５から第１外部端子６３１に向かって延在し、その延在長さは、第１下電極６２２が第１上電極６２１と所定の対向面積で対向するように設定される。
【０１９１】
第２上電極６２３は、図１９（ａ）に示すように、表面がＬ字形状であり、その一方の辺部は第１誘電体層６１１の長手方向に沿って延在し、他方の辺部は第１誘電体層６１１の短手方向に沿って延在する。この例では、第２上電極６２３の第１誘電体層６１１の長手方向に沿って延在した一方の辺部を、第２外部端子６３２及び第３外部端子６３３に接続する。
【０１９２】
なお、第２上電極６２３の一方の辺部の延在方向に直交する方向の幅は、後述する第２下電極６２４と第２外部端子６３２との最短距離より小さくする。さらに、この例では、第３外部端子６３３の第１誘電体層６１１側の長辺部の一部と、第２上電極６２３の一方の辺部とを接続する。
【０１９３】
また、第２上電極６２３の他方の辺部は、第２外部端子６３２から第６外部端子６３６に向かって延在し、その延在長さは、第２上電極６２３が第２下電極６２４と所定の対向面積で対向するように設定される。
【０１９４】
第２下電極６２４は、図１９（ａ）に示すように、表面が矩形状であり、第１誘電体層６１１の短手方向に沿って延在して形成される。そして、第２下電極６２４の一方の短辺側端部が、第６外部端子６３６に接続される。なお、第２下電極６２４の延在長さは、第２下電極６２４が第２上電極６２３と所定の対向面積で対向するように設定される。
【０１９５】
第３上電極６２５は、図１９（ｂ）に示すように、表面が矩形状であり、第３誘電体層６１３の短手方向に沿って延在して形成される。そして、第３上電極６２５の一方の短辺側端部が、第３外部端子６３３に接続される。なお、第３上電極６２５の延在長さは、第３上電極６２５が第３下電極６２６と所定の対向面積で対向するように設定される。
【０１９６】
第３下電極６２６は、図１９（ｂ）に示すように、表面が矩形状であり、第３誘電体層６１３の短手方向に沿って延在して形成される。そして、第３下電極６２６の一方の短辺側端部が、第７外部端子６３７に接続される。なお、第３下電極６２６の延在長さは、第３下電極６２６が第３上電極６２５と所定の対向面積で対向するように設定される。
【０１９７】
第４上電極６２７は、図１９（ｂ）に示すように、表面が矩形状であり、第３誘電体層６１３の短手方向に沿って延在して形成される。そして、第４上電極６２７の一方の短辺側端部が、第４外部端子６３４に接続される。なお、第４上電極６２７の延在長さは、第４上電極６２７が第４下電極６２８と所定の対向面積で対向するように設定される。
【０１９８】
第４下電極６２８は、図１９（ｂ）に示すように、表面がＬ字形状であり、その一方の辺部は第３誘電体層６１３の長手方向に沿って延在し、他方の辺部は第３誘電体層６１３の短手方向に沿って延在する。この例では、第４下電極６２８の第３誘電体層６１３の長手方向に沿って延在した一方の辺部を、第６外部端子６３６及び第８外部端子６３８に接続する。
【０１９９】
なお、第４下電極６２８の一方の辺部の延在方向に直交する方向の幅は、第４上電極６２７と第８外部端子６３８との最短距離より小さくする。さらに、この例では、第６外部端子６３６の第３誘電体層６１３側の長辺部の一部と、第４下電極６２８の一方の辺部とを接続する。
【０２００】
また、第４下電極６２８の他方の辺部は、第８外部端子６３８から第４外部端子６３４に向かって延在し、その延在長さは、第４下電極６２８が第４上電極６２７と所定の対向面積で対向するように設定される。
【０２０１】
上述のように各内部電極を接続すると、第２外部端子６３２及び第３外部端子６３３が共通端子となり、第５外部端子６３５及び第７外部端子６３７が共通端子となり、そして、第６外部端子６３６及び第８外部端子６３８が共通端子となる。その結果、可変容量デバイス６００の内部には、第１コンデンサ６４１、第３コンデンサ６４３、第２コンデンサ６４２及び第４コンデンサ６４４がこの順で直列接続された直列回路が構成される。
【０２０２】
ここで、例えば上記構成において、第２コンデンサ６４２及び第３コンデンサ６４３を可変容量コンデンサとして用い、第１コンデンサ６４１及び第４コンデンサ６４４をＤＣ除去用コンデンサとして用いる場合を考える。この場合には、第２外部端子６３２及び第３外部端子６３３、第５外部端子６３５及び第７外部端子６３７、そして、第６外部端子６３６及び第８外部端子６３８がそれぞれ制御電源に接続される。この際、制御電源に対して第２コンデンサ６４２及び第３コンデンサ６４３が並列接続となるように接続する。一方、第１外部端子６３１及び第４外部端子６３４は交流電源に接続する。
【０２０３】
上述のように、この例では、各誘電体層に２つのコンデンサを形成するが、例えば図２１（ａ）及び（ｂ）で説明した従来の可変容量デバイスに比べて、内部電極間及び外部端子間のスペースをより大きくすることができる。それゆえ、この例の可変容量デバイス６００においても上記実施形態と同様の効果が得られる。
【０２０４】
なお、上記変形例６では、内部電極間を接続して、複数のコンデンサを直列に接続する例を説明したが、本発明はこれに限定されない。例えば、外部端子間を接続して複数のコンデンサを直列接続してもよいし（図２１（ａ）及び（ｂ）参照）、内部電極間及び外部端子間を適宜接続して複数のコンデンサを直列接続してもよい。複数のコンデンサの接続手法は、例えば可変容量デバイスの寸法、寄生容量の影響等を考慮して適宜選択する。
【０２０５】
上記実施形態及び各種変形例では、一つの可変容量デバイスに４〜６個のコンデンサを形成して直列接続する構成例を説明したが、本発明はこれに限定されない。一つの可変容量デバイスに、３個または７個以上のコンデンサを形成して直列接続してもよい。ただし、一つの可変容量デバイスに３個のコンデンサを形成する場合には、変形例２と同様に、全てのコンデンサを可変容量コンデンサとして用い、ＤＣ除去用コンデンサは別途用意する。
【符号の説明】
【０２０６】
１…可変容量デバイス、２…交流電源、３…制御電源、１０…デバイス本体、１１…第１誘電体層、１２…第２誘電体層、１３…第３誘電体層、１４…第４誘電体層、１５…下部誘電体層、１６…上部誘電体層、２１…第１電極、２２…第２電極、２３…第３電極、２４…第４電極、２５…第５電極、３１…第１外部端子、３２…第２外部端子、３３…第３外部端子、３４…第４外部端子、３５…第５外部端子、４１…第１コンデンサ、４２…第２コンデンサ、４３…第３コンデンサ、４４…第４コンデンサ、５０…電圧制御回路、５２〜５４…ＤＣ除去用抵抗
【図１】
2011119482.tif 000003
【図２】
2011119482.tif 000004
【図３】
2011119482.tif 000005
【図４】
2011119482.tif 000006
【図５】
2011119482.tif 000007
【図６】
2011119482.tif 000008
【図７】
2011119482.tif 000009
【図８】
2011119482.tif 000010
【図９】
2011119482.tif 000011
【図１０】
2011119482.tif 000012
【図１１】
2011119482.tif 000013
【図１２】
2011119482.tif 000014
【図１３】
2011119482.tif 000015
【図１４】
2011119482.tif 000016
【図１５】
2011119482.tif 000017
【図１６】
2011119482.tif 000018
【図１７】
2011119482.tif 000019
【図１８】
2011119482.tif 000020
【図１９】
2011119482.tif 000021
【図２０】
2011119482.tif 000022
【図２１】
2011119482.tif 000023