(57)【要約】【課題】従来技術の半導体集積回路では、電源遮断領域において発生する電圧降下等を抑制することができないという問題があった。【解決手段】本発明にかかる半導体集積回路は、高電位側電源ライン１４及び低電位側電源ライン１５と、部分電源ライン１３ａ，１３ｂと、高電位側電源ライン１４と部分電源ライン１３ａとの間に設けられた電源スイッチＳＷＡ１〜ＳＷＡｍと、部分電源ライン１３ａと低電位側電源ライン１５との間に設けられた内部回路１２ａと、高電位側電源ライン１４と部分電源ライン１３ｂとの間に設けられた電源スイッチＳＷＢ１〜ＳＷＢｎと、部分電源ライン１３ｂと低電位側電源ライン１５との間に設けられた内部回路１２ｂと、部分電源ライン１３ａ，１３ｂ間に設けられ、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎがオンの場合にオンに制御される電源スイッチＳＷＸ１〜ＳＷＸｐと、を備える。【選択図】図１
2011159810.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の電源ラインと、
第１及び第２の部分電源ラインと、
前記第１の電源ラインと前記第１の部分電源ラインとの間に設けられた第１のスイッチと、
前記第１の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第１の内部回路と、
前記第１の電源ラインと前記第２の部分電源ラインとの間に設けられた第２のスイッチと、
前記第２の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第２の内部回路と、
前記第１及び第２の部分電源ライン間に設けられ、前記第１及び第２のスイッチがオンの場合にオンに制御される第３のスイッチと、を備えた半導体集積回路。
【請求項２】
前記第３のスイッチは、
前記第１及び第２の部分電源ライン間に並列に複数設けられたことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第３のスイッチは、
互いに対向配置された前記第１及び第２の内部回路間に配置されたことを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項４】
前記第１及び第２の電源ライン間に設けられ、前記第１〜第３のスイッチのオンオフを制御するための制御信号を生成する電源コントロール回路をさらに備えた請求項１〜３のいずれか一項に記載の半導体集積回路。
【請求項５】
前記第１のスイッチがオンに制御された後に、前記第２のスイッチがオンに制御されることを特徴とする請求項１〜４のいずれか一項に記載の半導体集積回路。
【請求項６】
前記第１のスイッチは、
前記第１の電源ラインと前記第１の部分電源ラインとの間に並列に複数設けられたことを特徴とする請求項１〜５のいずれか一項に記載の半導体集積回路。
【請求項７】
複数の前記第１のスイッチの少なくとも一つがオンに制御された後に、残りの前記第１のスイッチの少なくとも一つがオンに制御されることを特徴とする請求項６に記載の半導体集積回路。
【請求項８】
前記第２のスイッチは、
前記第１の電源ラインと前記第２の部分電源ラインとの間に並列に複数設けられたことを特徴とする請求項１〜７のいずれか一項に記載の半導体集積回路。
【請求項９】
複数の前記第２のスイッチの少なくとも一つがオンに制御された後に、残りの前記第２のスイッチの少なくとも一つがオンに制御されることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
第１及び第２の電源ラインと、
第１及び第２の部分電源ラインと、
前記第１の電源ラインと前記第１の部分電源ラインとの間に設けられた第１のスイッチと、
前記第１の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第１の内部回路と、
前記第１の電源ラインと前記第２の部分電源ラインとの間に設けられた第２のスイッチと、
前記第２の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第２の内部回路と、
前記第１及び第２の部分電源ライン間に設けられた第３のスイッチと、を備えた半導体集積回路の制御方法であって、
前記第１及び第２のスイッチをオンに制御した後に、前記第３のスイッチをオンに制御する半導体集積回路の制御方法。
【請求項１１】
前記第１のスイッチをオンに制御した後に、前記第２のスイッチをオンに制御することを特徴とする請求項１０に記載の半導体集積回路の制御方法。
【請求項１２】
前記１の電源ラインと前記第１の部分電源ラインとの間に並列に複数設けられた前記第１のスイッチの少なくとも一つをオンに制御し、
所定の時間経過後、残りの前記第１のスイッチの少なくとも一つをオンに制御することを特徴とする請求項１０又は１１に記載の半導体集積回路の制御方法。
【請求項１３】
前記１の電源ラインと前記第２の部分電源ラインとの間に並列に複数設けられた前記第２のスイッチの少なくとも一つをオンに制御し、
所定の時間経過後、残りの前記第２のスイッチの少なくとも一つをオンに制御することを特徴とする請求項１０〜１２のいずれか一項に記載の半導体集積回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及びその制御方法に関し、特に電源遮断領域の電源遮断に関する。
【背景技術】
【０００２】
近年、半導体集積回路の低消費電力化が進んでいる。リーク電流の削減も低消費電力化対策の一つである。リーク電流を削減するための対策として、電源遮断領域を備えた半導体集積回路が知られている。電源遮断領域を備えた半導体集積回路は、電源ライン（例えば、電源電圧ＶＤＤを有する電源ライン）と、電源遮断領域に設けられた部分電源ラインと、の間に電源スイッチを備える。
【０００３】
電源遮断領域を備えた半導体集積回路は、電源遮断領域内に配置された内部回路を通常動作させる場合（通常動作モード）、電源スイッチをオンすることにより、電源ラインから部分電源ラインに向けて電源電圧ＶＤＤを印加する。それにより、当該内部回路は通常動作することができる。一方、電源遮断領域を備えた半導体集積回路は、内部回路を動作させない場合（電源停止モード）、電源スイッチをオフすることにより、電源ラインから部分電源ラインに向けて電源電圧ＶＤＤを印加しない。当該内部回路は、電源電圧ＶＤＤが供給されない状態となるため、動作しない。このように、電源遮断領域を備えた半導体集積回路は、電源停止モードの場合、電源遮断領域に対して電源電圧ＶＤＤを供給しないため、当該電源遮断領域のリーク電流を削減することができる。
【０００４】
ここで、電源遮断領域を備えた半導体集積回路において、電源遮断領域が電源停止モードから通常動作モードに切り替わる場合、即ち、電源スイッチがオフからオンに切り替わる場合、電源ラインから電源遮断領域に向けて突入電流（ラッシュカレント）が流れる可能性がある。電源遮断領域を備えた半導体集積回路では、電源スイッチのオン直後に電源遮断領域に流れる突入電流を抑制することは重要な課題であった。
【０００５】
同時に、半導体集積回路に設けられた電源遮断領域外の周辺回路では、電源スイッチがオフからオンに切り替わる場合、電圧降下が発生する可能性がある。つまり、電源遮断領域に対する電源電圧ＶＤＤの供給により、すでにオンしている周辺回路において電圧降下が発生する可能性がある。そのため、電源遮断領域を備えた半導体集積回路では、電源スイッチのオン直後の周辺回路（又は、すでに電源オンしている別の電源遮断領域）において発生する電圧降下を抑制することは重要な課題であった。
【０００６】
このような課題に対する解決策が特許文献１に開示されている。特許文献１に開示されている集積回路は、電源遮断領域が通常動作モードに切り替わる場合に発生する突入電流を抑制することを目的として、電源ライン（グローバル供給バス）と電源遮断領域（パワードメイン）と間に、並列に複数の電源スイッチ（スイッチ回路）を備える。また、この集積回路は、制御回路を電源遮断領域外にさらに備える。制御回路は、各電源スイッチのオンオフを制御するための制御信号を生成する。この集積回路は、電源遮断領域を電源停止モードから通常動作モードに切り替える場合、まず、一つの電源スイッチをオンする。そして、電源遮断領域内に設けられたローカル供給バス（部分電源ライン）の電圧が、所定の電圧レベルに達した場合に、残りの電源スイッチをオンする。
【０００７】
このように、通常動作モードへの切り替え時において、最初に一つの電源スイッチをオンした場合、最初からすべての電源スイッチを一斉にオンした場合と比較して、電源遮断領域内に流れ込む電流は制限される。つまり、この集積回路は、最初に一つの電源スイッチをオンした直後に電源遮断領域に流れ込む突入電流を抑制することができる。同時に、この集積回路は、電源遮断領域外の周辺回路において発生する電圧降下を抑制することができる。その後、この集積回路は、部分電源ラインが電源ラインと同程度の電圧レベルになった後に、残りの電源スイッチをオンする。そのため、この集積回路では、通常動作モードへの切り替えが完了するまで突入電流の問題は生じない。
【０００８】
そのほか、上記課題に対する解決策が特許文献２に開示されている。特許文献２に開示されている半導体集積回路は、電源遮断領域が通常動作モードに切り替わる場合に発生する突入電流を抑制することを目的として、電源遮断領域を複数に分割して備える。このような回路構成により、各電源遮断領域が動作するのに必要なそれぞれの電流量は、電源遮断領域が一つにまとまっている場合よりも少なくなるため、突入電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表２００８−５３２２６５号公報
【特許文献２】特開２００９−１７０６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に示す従来技術では、面積の大きな電源遮断領域が通常動作モードに切り替わる場合、最初に一つの電源スイッチのみをオンしただけでは、部分電源ラインが所定の電圧レベルに達するまでに長い時間がかかってしまうという問題があった。仮に、最初にオンする電源スイッチの数を増やしたり、最初にオンする電源スイッチのドライブ能力を大きくしたりした場合には、電源遮断領域において発生する突入電流を抑制できなくなってしまうという問題があった。
【００１１】
特許文献２に示す従来技術では、電源遮断領域の面積を小さくすることができるため、特許文献１において発生する問題を回避することができる。しかし、電源遮断領域を複数に分割して備えた場合、いずれかの電源遮断領域の動作率のみが局所的に高くなる可能性が高くなる。このような場合、動作率の高い電源遮断領域において発生する電圧降下を抑制することができないという問題があった。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体集積回路は、第１及び第２の電源ラインと、第１及び第２の部分電源ラインと、前記第１の電源ラインと前記第１の部分電源ラインとの間に設けられた第１のスイッチと、前記第１の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第１の内部回路と、前記第１の電源ラインと前記第２の部分電源ラインとの間に設けられた第２のスイッチと、前記第２の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第２の内部回路と、前記第１及び第２の部分電源ライン間に設けられ、前記第１及び第２のスイッチがオンの場合にオンに制御される第３のスイッチと、を備える。
【００１３】
本発明にかかる半導体集積回路の制御方法は、第１及び第２の電源ラインと、第１及び第２の部分電源ラインと、前記第１の電源ラインと前記第１の部分電源ラインとの間に設けられた第１のスイッチと、前記第１の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第１の内部回路と、前記第１の電源ラインと前記第２の部分電源ラインとの間に設けられた第２のスイッチと、前記第２の部分電源ラインと前記第２の電源ラインとの間に設けられ、前記第１及び第２の電源ラインから供給される電源に基づいて動作する第２の内部回路と、前記第１及び第２の部分電源ライン間に設けられた第３のスイッチと、を備えた半導体集積回路の制御方法であって、前記第１及び第２のスイッチをオンに制御した後に、前記第３のスイッチをオンに制御する。
【００１４】
上述のような回路構成及びその制御方法により、電源遮断領域において発生する電圧降下等を抑制することができる。
【発明の効果】
【００１５】
本発明により、電源遮断領域において発生する電圧降下等を抑制することが可能な半導体集積回路及びその制御方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１にかかる半導体集積回路を示す図である。
【図２】本発明の実施の形態１にかかる半導体集積回路を示す図である。
【図３】本発明の実施の形態１にかかる半導体集積回路の動作を示すフローチャートである。
【図４】本発明の実施の形態１にかかる半導体集積回路の動作を示すタイミングチャートである。
【図５】本発明の実施の形態２にかかる半導体集積回路を示す図である。
【図６】電源ラインと電源スイッチとの接続関係を示す図である。
【図７】電源ラインと電源スイッチとの接続関係を示す図である。
【図８】電源ラインと電源スイッチとの接続関係を示す図である。
【図９】電源ラインと電源スイッチとの接続関係を示す図である。
【図１０】電源ラインと電源スイッチとの接続関係を示す図である。
【図１１】従来技術の半導体集積回路を示す図である。
【図１２】従来技術の半導体集積回路を示す図である。
【発明を実施するための形態】
【００１７】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。
【００１８】
実施の形態１
説明をわかりやすくするため、本実施の形態にかかる半導体集積回路と従来技術とを比較しながら説明する。図１に、本発明の実施の形態１にかかる半導体集積回路の簡略図を示す。また、図１１及び図１２に、従来技術の半導体集積回路の簡略図を示す。
【００１９】
まず、図１１に示す従来技術の回路について説明する。図１１に示す回路は、電源遮断領域１００と、電源コントロール回路１０１と、高電位側電源ライン１０４と、低電位側電源ライン（不図示）１０５と、周辺回路（不図示）１０６と、を備える。また、電源遮断領域１００は、１２個の電源スイッチ２０１〜２１２と、部分電源ライン１０３と、内部回路１０２と、を有する。なお、高電位側電源ライン１０４の電圧レベルは、電源電圧ＶＤＤである。低電位側電源ライン１０５の電圧レベルは、接地電圧ＶＳＳである。周辺回路１０６は、電源遮断領域１００外の領域に設けられている。
【００２０】
電源スイッチ２０１〜２１２は、例えば、ＰチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）である。電源スイッチ２０１では、ゲートに入力された制御信号によって、ソース−ドレイン間のオンオフが制御される。つまり、電源スイッチ２０１は、ロウレベルの制御信号によってオンに制御され、ハイレベルの制御信号によってオフに制御される。他の電源スイッチ２０２〜２１２の場合も同様である。なお。電源スイッチ２０１〜２１２のゲートの前段には、それぞれバッファ（不図示）が設けられている。以下では、特に断りがない限り、これらのバッファの接続関係についての説明を省略する。
【００２１】
電源スイッチ２０１〜２１２は、高電位側電源ライン１０４と、電源遮断領域１００内に設けられた部分電源ライン１０３と、の間に並列に接続される。電源コントロール回路１０１の出力端子ＥＮ１は、電源スイッチ２０１のゲートに接続される。電源コントロール回路１０１の出力端子ＥＮ２は、電源スイッチ２０２のゲートに接続される。電源スイッチ２０２のゲートは、電源スイッチ２０３のゲートに接続される。このように、電源スイッチ２０２〜２１１のゲートは、それぞれ後段の電源スイッチ２０３〜２１２のゲートに接続される。すなわち、電源コントロール回路１０１の出力端子ＥＮ２は、各電源スイッチ２０２〜２１２のゲートに接続される。電源遮断領域１００内に設けられた内部回路１０２は、部分電源ライン１０３と低電位側電源ライン１０５とに接続される。
【００２２】
図１１に示す回路は、電源遮断領域１００内に設けられた内部回路１０２の動作を完全に停止する場合（電源停止モード）、電源スイッチ２０１〜２１２をオフすることにより、高電位側電源ライン１０４から部分電源ライン１０３に向けた電源電圧ＶＤＤの印加を停止する。それにより、内部回路１０２は、電源電圧ＶＤＤによって駆動されないため、動作しなくなる。
【００２３】
一方、図１１に示す回路は、電源遮断領域１００内に設けられた内部回路１０２を動作する場合（通常動作モード）、電源スイッチ２０１〜２１２をオンすることにより、高電位側電源ライン１０４から部分電源ライン１０３に向けて電源電圧ＶＤＤを印加する。それにより、内部回路１０２は、電源電圧ＶＤＤによって駆動され、通常動作することができる。
【００２４】
より具体的には、図１１に示す回路において、電源遮断領域１００を電源停止モードに制御する場合、電源コントロール回路１０１は、電源スイッチ２０１に対してハイレベルの制御信号ＥＮ１を出力する。同時に、電源コントロール回路１０１は、電源スイッチ２０２〜２１２に対してハイレベルの制御信号ＥＮ２を出力する。それにより、電源スイッチ２０１〜２１２は、いずれもオフする。高電位側電源ライン１０４から部分電源ライン１０３に向けて電源電圧ＶＤＤが印加されなくなるため、電源遮断領域１００内の内部回路１０２の動作は停止する。なお、電源コントロール回路１０１は、出力端子ＥＮ１から制御信号ＥＮ１を出力し、出力端子ＥＮ２から制御信号ＥＮ２を出力する。
【００２５】
一方、図１１に示す回路において、電源遮断領域１００を電源停止モードから通常動作モードに切り替える場合、電源コントロール回路１０１は、まず、電源スイッチ２０１に対してロウレベルの制御信号ＥＮ１を出力する。それにより、電源スイッチ２０１がオンする。
【００２６】
電源スイッチ２０１がオンすることにより、高電位側電源ライン１０４から部分電源ライン１０３に向けて電源電圧ＶＤＤが印加される。その後、部分電源ライン１０３の電圧が電源電圧ＶＤＤに応じた所定の電圧レベル（例えば、内部回路１０２が動作可能な電圧レベル）に達すると、電源コントロール回路１０１は、電源スイッチ２０２〜２１２に対してロウレベルの制御信号ＥＮ２を出力する。それにより、残りの電源スイッチ２０２〜２１２がオンする。
【００２７】
図１１に示す回路のように、最初に一つの電源スイッチ２０１をオンした場合、最初からすべての電源スイッチ２０１〜２１２を一斉にオンした場合と比較して、電源遮断領域１００内に流れ込む電流は制限される。つまり、図１１に示す回路は、電源スイッチ２０１のオン直後に電源遮断領域１００において発生する突入電流を抑制することができる。同時に、図１１に示す回路は、電源遮断領域１００外の周辺回路１０６において発生する電圧降下を抑制することができる。そして、図１１に示す回路は、部分電源ライン１０３が高電位側電源ライン１０４と同程度の電圧レベルになった後に、残りの電源スイッチをオンするため、通常動作モードへの切り替えが完了するまで突入電流の問題は生じない。
【００２８】
しかし、図１１に示す回路では、電源遮断領域１００の面積が大きい場合に問題が発生する。面積の大きな電源遮断領域１００を電源停止モードから通常動作モードに切り替える場合、一つの電源スイッチ２０１のみをオンしただけでは、部分電源ライン１０３が所定の電圧レベルに達するまでに長い時間がかかってしまう。仮に、最初にオンする電源スイッチの数を増やしたり、最初にオンする電源スイッチのドライブ能力を大きくしたりした場合には、突入電流を抑制できなくなってしまう。
【００２９】
次に、図１２に示す従来技術の回路について説明する。図１２に示す回路は、電源遮断領域１００ａ，１００ｂと、電源コントロール回路１０７と、高電位側電源ライン１０４と、低電位側電源ライン（不図示）１０５と、周辺回路（不図示）１０６と、を備える。また、電源遮断領域１００ａは、６個の電源スイッチ２０１〜２０６と、部分電源ライン１０３ａと、内部回路１０２ａと、を有する。また、電源遮断領域１００ｂは、６個の電源スイッチ２０７〜２１２と、部分電源ライン１０３ｂと、内部回路１０２ｂと、を有する。つまり、図１２に示す回路は、図１１に示す回路と比較して、電源遮断領域１００の代わりに、電源遮断領域１００を分割した電源遮断領域１００ａ及び電源遮断領域１００ｂを備える。
【００３０】
電源スイッチ２０１〜２０６は、高電位側電源ライン１０４と、電源遮断領域１００ａ内に設けられた部分電源ライン１０３ａと、の間に並列に接続される。電源コントロール回路１０７の出力端子ＥＮ１は、電源スイッチ２０１のゲートに接続される。電源コントロール回路１０７の出力端子ＥＮ２は、電源スイッチ２０２のゲートに接続される。電源スイッチ２０２のゲートは、電源スイッチ２０３のゲートに接続される。このように、電源スイッチ２０２〜２０５のゲートは、それぞれ後段の電源スイッチ２０３〜２０６のゲートに接続される。即ち、電源コントロール回路１０７の出力端子ＥＮ２は、各電源スイッチ２０２〜２０６のゲートに接続される。なお、電源遮断領域１００ａ内に設けられた内部回路１０２ａは、部分電源ライン１０３ａと低電位側電源ライン１０５とに接続される。
【００３１】
電源スイッチ２０７〜２１２は、高電位側電源ライン１０４と、電源遮断領域１００ｂ内に設けられた部分電源ライン１０３ｂと、の間に並列に接続される。電源コントロール回路１０７の出力端子ＥＮ３は、電源スイッチ２０７のゲートに接続される。電源コントロール回路１０７の出力端子ＥＮ４は、電源スイッチ２０８のゲートに接続される。電源スイッチ２０８のゲートは、電源スイッチ２０９のゲートに接続される。このように、電源スイッチ２０８〜２１１のゲートは、それぞれ後段の電源スイッチ２０９〜２１２のゲートに接続される。即ち、電源コントロール回路１０７の出力端子ＥＮ４は、各電源スイッチ２０８〜２１２のゲートに接続される。なお、電源遮断領域１００ｂ内に設けられた内部回路１０２ｂは、部分電源ライン１０３ｂと低電位側電源ライン１０５とに接続される。各電源遮断領域１００ａ，１００ｂのモードの切り替え動作については、図１１における電源遮断領域１００の場合と同様であるため、説明を省略する。
【００３２】
図１２に示す回路のように、面積の大きな電源遮断領域１００を分割して、面積の小さな電源遮断領域１００ａ，１００ｂを備えた場合、各電源遮断領域１００ａ，１００ｂの動作に必要なそれぞれの電流量は、電源遮断領域が一つにまとまっている場合の電流量よりも少なくなる。したがって、図１２に示す回路は、各電源遮断領域１００ａ，１００ｂにおいて発生する突入電流を抑制することができる。また、部分電源ライン１０３ａ，１０３ｂが所定の電圧レベルに達するまでに要する時間は短くなる。つまり、図１２に示す回路は、図１１に示す回路において発生する問題を回避することができる。
【００３３】
ここで、図１２に示す回路では、電源遮断領域１００を２つに分割したことにより、電源遮断領域１００ａ，１００ｂのうち、いずれか一方の動作率のみが局所的に高くなる可能性が高くなる。例えば、通常動作モード時において、電源遮断領域１００ａの動作率が電源遮断領域１００ｂの動作率よりも高くなった場合について説明する。この場合、電源遮断領域１００ａに設けられた内部回路１０２ａの動作に必要な電流量は、動作率が高いほど多くなる。したがって、高電位側電源ライン１０４から部分電源ライン１０３ａに向けて多くの電流を流す必要がある。しかし、電源スイッチ２０１〜２０６を介して流れる電流量が内部回路１０２ａの動作に必要な電流量よりも少ない場合、電源遮断領域１００ａにおいて電圧降下が発生してしまう。
【００３４】
次に、本実施の形態１にかかる半導体集積回路について図１を用いて説明する。図１に示す回路は、電源遮断領域１０ａ，１０ｂと、電源コントロール回路１１と、高電位側電源ライン（第１の電源ライン）１４と、低電位側電源ライン（第２の電源ライン；不図示）１５と、周辺回路（不図示）１６と、を備える。また、電源遮断領域１０ａは、６個の電源スイッチ（第１のスイッチ）ＳＷＡ１〜ＳＷＡ６と、部分電源ライン（第１の部分電源ライン）１３ａと、内部回路（第１の内部回路）１２ａと、を有する。また、電源遮断領域１０ｂは、６個の電源スイッチ（第２のスイッチ）ＳＷＢ１〜ＳＷＢ６と、部分電源ライン（第２の部分電源ライン）１３ｂと、内部回路（第２の内部回路）１２ｂと、を有する。
【００３５】
さらに、電源遮断領域１０ａと電源遮断領域１０ｂとの間には電源スイッチ（第３のスイッチ）ＳＷＸ１〜ＳＷＸ５が設けられる。より具体的には、互いに対向配置された内部回路１２ａと内部回路１０ｂとの間に電源スイッチＳＷＸ１〜ＳＷＸ５が配置される。つまり、図１に示す回路は、図１２に示す回路と比較して、２つの電源遮断領域の間を接続する電源スイッチＳＷＸ１〜ＳＷＸ５をさらに備える。なお、高電位側電源ライン１４の電圧レベルは、電源電圧ＶＤＤである。低電位側電源ライン１５の電圧レベルは、接地電圧ＶＳＳである。周辺回路１６は、電源遮断領域外の領域に設けられている。
【００３６】
電源スイッチＳＷＡ１〜ＳＷＡ６，ＳＷＢ１〜ＳＷＢ６，ＳＷＸ１〜ＳＷＸ５，は、例えば、ＰチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）である。電源スイッチＳＷＡ１では、ゲートに入力された制御信号によって、ソース−ドレイン間のオンオフが制御される。したがって、電源スイッチＳＷＡ１は、ロウレベルの制御信号によってオンに制御され、ハイレベルの制御信号によってオフに制御される。他の電源スイッチの場合も同様である。なお。電源スイッチＳＷＡ１〜ＳＷＡ６，ＳＷＢ１〜ＳＷＢ６のゲートの前段には、それぞれバッファ（不図示）が設けられている。以下では、特に断りがない限り、これらのバッファの接続関係についての説明を省略する。
【００３７】
電源スイッチＳＷＡ１〜ＳＷＡ６は、高電位側電源ライン１４と、電源遮断領域１０ａ内に設けられた部分電源ライン１３ａと、の間に並列に接続される。電源コントロール回路１１の出力端子ＥＮ１は、電源スイッチＳＷＡ１のゲートに接続される。電源コントロール回路１１の出力端子ＥＮ２は、電源スイッチＳＷＡ２のゲートに接続される。電源スイッチＳＷＡ２のゲートは、電源スイッチＳＷＡ３のゲートに接続される。このように、電源スイッチＳＷＡ２〜ＳＷＡ５のゲートは、それぞれ後段の電源スイッチＳＷＡ３〜ＳＷＡ６のゲートに接続される。即ち、電源コントロール回路１１の出力端子ＥＮ２は、各電源スイッチＳＷＡ２〜ＳＷＡ６のゲートに接続される。なお、電源遮断領域１０ａ内に設けられた内部回路１２ａは、部分電源ライン１３ａと低電位側電源ライン１５とに接続される。
【００３８】
電源スイッチＳＷＢ１〜ＳＷＢ６は、高電位側電源ライン１４と、電源遮断領域１０ｂ内に設けられた部分電源ライン１３ｂと、の間に並列に接続される。電源コントロール回路１１の出力端子ＥＮ３は、電源スイッチＳＷＢ１のゲートに接続される。電源コントロール回路１１の出力端子ＥＮ４は、電源スイッチＳＷＢ２のゲートに接続される。電源スイッチＳＷＢ２のゲートは、電源スイッチＳＷＢ３のゲートに接続される。このように、電源スイッチＳＷＢ２〜ＳＷＢ５のゲートは、それぞれ後段の電源スイッチＳＷＢ３〜ＳＷＢ６のゲートに接続される。即ち、電源コントロール回路１１の出力端子ＥＮ４は、各電源スイッチＳＷＡ２〜ＳＷＡ６のゲートに接続される。なお、電源遮断領域１０ｂ内に設けられた内部回路１２ｂは、部分電源ライン１３ｂと低電位側電源ライン１５とに接続される。
【００３９】
電源スイッチＳＷＸ１〜ＳＷＸ５は、部分電源ライン１３ａと部分電源ライン１３ｂとの間に並列に接続される。電源コントロール回路１１の出力端子ＥＮ５は、電源スイッチＳＷＸ１〜ＳＷＸ５の各ゲートに接続される。
【００４０】
図１に示す回路において、電源遮断領域１０ａを電源停止モードに制御する場合、電源コントロール回路１１は、電源スイッチＳＷＡ１に対してハイレベルの制御信号ＥＮ１を出力する。同時に、電源コントロール回路１１は、電源スイッチＳＷＡ２〜ＳＷＡ６に対してハイレベルの制御信号ＥＮ２を出力する。それにより、電源スイッチＳＷＡ１〜ＳＷＡ６は、いずれもオフする。高電位側電源ライン１４から部分電源ライン１３ａに向けて電源電圧ＶＤＤが印加されなくなるため、電源遮断領域１０ａ内の内部回路１２ａは動作を停止する。なお、電源コントロール回路１１は、出力端子ＥＮ１から制御信号ＥＮ１を出力し、出力端子ＥＮ２から制御信号ＥＮ２を出力する。
【００４１】
同様に、図１に示す回路において、電源遮断領域１０ｂを電源停止モードに制御する場合、電源コントロール回路１１は、電源スイッチＳＷＢ１に対してハイレベルの制御信号ＥＮ３を出力する。同時に、電源コントロール回路１１は、電源スイッチＳＷＢ２〜ＳＷＢ６に対してハイレベルの制御信号ＥＮ４を出力する。それにより、電源スイッチＳＷＢ１〜ＳＷＢ６は、いずれもオフする。高電位側電源ライン１４から部分電源ライン１３ｂに向けて電源電圧ＶＤＤが印加されなくなるため、電源遮断領域１０ｂ内の内部回路１２ｂは動作を停止する。なお、電源コントロール回路１１は、出力端子ＥＮ３から制御信号ＥＮ３を出力し、出力端子ＥＮ４から制御信号ＥＮ４を出力する。
【００４２】
なお、図１に示す回路において、電源遮断領域１０ａ，１０ｂのいずれか一方でも電源停止モードである場合、電源コントロール回路１１は、電源スイッチＳＷＸ１〜ＳＷＸ５に対してハイレベルの制御信号ＥＮ５を出力する。それにより、電源スイッチＳＷＸ１〜ＳＷＸ５は、いずれもオフする。つまり、通常動作モードの電源遮断領域から電源停止モードの別の電源遮断領域に向けて電流が流れることはない。
【００４３】
一方、図１に示す回路において、電源遮断領域１０ａを電源停止モードから通常動作モードに切り替える場合、電源コントロール回路１１は、まず、電源スイッチＳＷＡ１に対してロウレベルの制御信号ＥＮ１を出力する。それにより、電源スイッチＳＷＡ１がオンする。
【００４４】
電源スイッチＳＷＡ１がオンすることにより、高電位側電源ライン１４から部分電源ライン１３ａに向けて電源電圧ＶＤＤが印加される。その後、部分電源ライン１３ａの電圧が電源電圧ＶＤＤに応じた所定の電圧レベル（例えば、内部回路１２ａが動作可能な電圧レベル）に達すると、電源コントロール回路１１は、電源スイッチＳＷＡ２〜ＳＷＡ６に対してロウレベルの制御信号ＥＮ２を出力する。それにより、残りの電源スイッチＳＷＡ２〜ＳＷＡ６がオンする。
【００４５】
なお、電源遮断領域１０ｂを電源停止モードから通常動作モードに切り替える場合も、電源遮断領域１０ａの場合と同様であるため、説明を省略する。
【００４６】
そして、電源遮断領域１０ａと電源遮断領域１０ｂとがいずれも通常動作モードに切り替わった後に、電源コントロール回路１１は、電源スイッチＳＷＸ１〜ＳＷＸ５に対してロウレベルの制御信号ＥＮ５を出力する。それにより、電源スイッチＳＷＸ１〜ＳＷＸ５がオンする。電源遮断領域１０ａ，１０ｂの動作率が同じであれば、部分電源ライン１３ａと部分電源ライン１３ｂとの電位差はほとんどない。この場合、電源スイッチＳＷＸ１〜ＳＷＸ５がオンしても、電源スイッチＳＷＸ１〜ＳＷＸ５には電流がほとんど流れない。
【００４７】
ここで、例えば、電源遮断領域１０ａの動作率が電源遮断領域１０ｂの動作率よりも高くなった場合について説明する。この場合、電源遮断領域１０ａに設けられた内部回路１２ａの動作に必要な電流量は、動作率が高いほど多くなる。したがって、高電位側電源ライン１４から部分電源ライン１３ａに向けて多くの電流を流す必要がある。しかし、電源スイッチＳＷＡ１〜ＳＷＡ６を介して流れる電流量が内部回路１２ａの動作に必要な電流量よりも少ない場合、電源遮断領域１０ａにおいて電圧降下が発生してしまう。
【００４８】
このとき、部分電源ライン１３ａと部分電源ライン１３ｂとの間に電位差が生じる。しかし、部分電源ライン１３ｂから電源スイッチＳＷＸ１〜ＳＷＸ５を介して部分電源ライン１３ａに向けて電流が流れるため、電源遮断領域１０ａ，１０ｂ間の電位差は小さくなる。つまり、電源遮断領域１０ａにおいて発生する電圧降下は抑制される。つまり、図１に示す回路は、図１２に示す回路において発生する問題を解決することができる。
【００４９】
このように、本実施の形態にかかる半導体集積回路は、電源遮断領域を２つに分割して備えることにより、モード切り替え時に各電源遮断領域において発生する突入電流を抑制することができる。さらに、本実施の形態にかかる半導体集積回路は、各電源遮断領域に設けられた部分電源ライン同士を接続する電源スイッチをさらに備えることにより、動作率の高い電源遮断領域において発生する電圧降下を抑制することができる。
【００５０】
次に、本実施の形態にかかる半導体集積回路について、図２〜図４を用いてさらに具体的に説明する。図２は、本実施の形態にかかる半導体集積回路の回路構成を示す図である。図３は、本実施の形態にかかる半導体集積回路の動作を示すフローチャートである。図４は、本実施の形態にかかる半導体集積回路の動作を示すタイミングチャートである。
【００５１】
図２に示す回路は、電源遮断領域Ａと、電源遮断領域Ｂと、領域Ｃと、高電位側電源ライン１４と、低電位側電源ライン（不図示）１５と、を備える。なお、図１と重複する部分については、同一の符号を付してその説明を省略する。
【００５２】
領域Ｃは、電源コントロール回路１１，５１１と、周辺回路１６と、を備える。領域Ｃは、電源遮断領域外の領域であって、常に電源電圧ＶＤＤが供給された状態である。したがって、電源コントロール回路１１，５１１と、周辺回路１６と、は常に動作している。
【００５３】
電源遮断領域Ａは、電源遮断領域１０ａ，１０ｂを有する。電源遮断領域１０ａは、ｍ（ｍは自然数）個の電源スイッチＳＷＡ１〜ＳＷＡｍと、内部回路（不図示）１２ａと、部分電源ライン１３ａと、を有する。電源遮断領域１０ｂは、ｎ（ｎは自然数）個の電源スイッチＳＷＢ１〜ＳＷＢｎと、内部回路（不図示）１２ｂと、部分電源ライン１３ｂと、を有する。
【００５４】
電源遮断領域Ａにおいて、高電位側電源ライン１４は、電源遮断領域Ａの外枠に沿って配線されるとともに、主として紙面の縦方向に並列に配線されている。一方、部分電源ライン１３ａ，１３ｂは、それぞれ電源遮断領域１０ａ，１０ｂの外枠に沿って配線されるとともに、主として紙面の横方向に並列に配線されている。そして、高電位側電源ライン１４と部分電源ライン１３ａ，１３ｂとが交差する箇所に、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎが配置されている。また、電源遮断領域１０ａと電源遮断領域１０ｂとが近接する箇所、即ち、部分電源ライン１３ａと部分電源ライン１３ｂとが紙面の縦方向に近接して平行配線されている領域に、ｐ（ｐは自然数）個の電源スイッチＳＷＸ１〜ＳＷＸｐが並列に配置される。電源遮断領域Ａのモードの切り替えは、電源コントロール回路１１によって、図１の場合と同様に制御される。
【００５５】
電源遮断領域Ｂは、ｑ（ｑは自然数）個の電源スイッチＳＷＤ１〜ＳＷＤｑと、内部回路１２ｄと、部分電源ライン１３ｄと、を有する。電源遮断領域Ｂのモードの切り替えは、電源コントロール回路５１１によって、図１１の場合と同様に制御される。つまり、電源遮断領域Ａと、電源遮断領域Ｂと、はそれぞれ独立して制御される。以下では、本発明の特徴部分である電源遮断領域Ａのモードの切り替え動作についてのみ説明する。
【００５６】
電源コントロール回路１１のデータ設定端子Ｄ１２には、制御信号ＥＮ１と制御信号ＥＮ２との信号変化に時間差を与えるための設定値Ｄ１２が入力される。電源コントロール回路１１のデータ設定端子Ｄ３４には、制御信号ＥＮ３と制御信号ＥＮ４との信号変化に時間差を与えるための設定値Ｄ３４が入力される。電源コントロール回路１１のクロック入力端子ＣＬＫには、クロック信号ＣＬＫが入力される。電源コントロール回路１１の許可端子ＤＥＮには、各設定値Ｄ１２，Ｄ３４の取り込みを許可するための許可信号ＤＥＮが入力される。電源コントロール回路１１の制御端子ＳＴＡＲＴには、電源遮断領域Ａを通常動作モードに切り替えるための制御信号ＳＴＡＲＴが入力される。
【００５７】
図２に示す回路において、電源遮断領域Ａを電源停止モードから通常動作モードに切り替える場合について説明する。まず、電源コントロール回路１１では、許可信号ＤＥＮがオンすることにより、設定値Ｄ１２，Ｄ３４が内部のレジスタに取り込まれる（Ｓ１０１）。その後、制御信号ＳＴＡＲＴがオンすることにより、電源遮断領域Ａの通常動作モードへの切り替え動作が開始する（Ｓ１０２）。
【００５８】
電源コントロール回路１１は、制御信号ＳＴＡＲＴがオンした後の最初のクロック信号ＣＬＫの立ち上がりに同期して、制御信号ＥＮ１をオンする（ロウレベルにする；Ｓ１０３）。それにより、電源スイッチＳＷＡ１がオンする。なお、電源スイッチＳＷＡ１がオンした直後は、高電位側電源ライン１４から部分電源ライン１３ａに向けて相当量の電流が流れ込む。しかし、当該電流は制限されているため、突入電流の問題は生じない。
【００５９】
電源コントロール回路１１は、制御信号ＥＮ１をオンしてから、クロック周期×設定値Ｄ１２の期間（Ｓ１０４）経過後、制御信号ＥＮ２をオンする（ロウレベルにする；Ｓ１０５）。それにより、残りの電源スイッチＳＷＡ２〜ＳＷＡｍがオンする。なお、電源コントロール回路１１は、例えば、カウンタを用いてクロック信号ＣＬＫを設定値Ｄ１２までカウントアップすることにより、制御信号ＥＮ２の出力を制御する。
【００６０】
なお、制御信号ＥＮ２がオンした時点において、部分電源ライン１３ａは、すでに所定の電圧レベル（例えば、内部回路１２ａが動作可能な電圧レベル）まで充電されている。したがって、電源スイッチＳＷＡ１〜ＳＷＡｍには、ほとんど電流が流れない。つまり、電源遮断領域１０ａにおいて発生する突入電流の問題は生じない。
【００６１】
電源コントロール回路１１は、電源遮断領域１０ａの通常動作モードへの切り替えが完了した後、制御信号ＥＮ３をオンする（ロウレベルにする；Ｓ１０６）。本実施の形態では、電源コントロール回路１１は、制御信号ＥＮ２をオンした後の最初のクロック信号ＣＬＫの立ち上がりに同期して、制御信号ＥＮ３をオンする。それにより、電源スイッチＳＷＢ１がオンする。なお、電源スイッチＳＷＢ１がオンした直後は、高電位側電源ライン１４から部分電源ライン１３ｂに向けて相当量の電流が流れ込む。しかし、当該電流は制限されているため、突入電流の問題は生じない。
【００６２】
電源コントロール回路１１は、制御信号ＥＮ３をオンしてから、クロック周期×設定値Ｄ３４の期間（Ｓ１０７）経過後、制御信号ＥＮ４をオンする（ロウレベルにする；Ｓ１０８）。それにより、残りの電源スイッチＳＷＢ２〜ＳＷＢｎがオンする。なお、電源コントロール回路１１は、例えば、カウンタを用いてクロック信号ＣＬＫを設定値Ｄ３４までカウントアップすることにより、制御信号ＥＮ４の出力を制御する。
【００６３】
なお、制御信号ＥＮ４がオンした時点において、部分電源ライン１３ｂは、すでに所定の電圧レベル（例えば、内部回路１２ｂが動作可能な電圧レベル）まで充電されている。したがって、電源スイッチＳＷＢ１〜ＳＷＢｎには、ほとんど電流が流れない。つまり、電源遮断領域１０ｂにおいて発生する突入電流の問題は生じない。
【００６４】
電源コントロール回路１１は、電源遮断領域１０ｂの通常動作モードへの切り替えが完了した後、制御信号ＥＮ５をオンする（ロウレベルにする；Ｓ１０９）。本実施の形態では、電源コントロール回路１１は、制御信号ＥＮ４をオンした後の最初のクロック信号ＣＬＫの立ち上がりに同期して、制御信号ＥＮ５をオンする。それにより、電源スイッチＳＢＸ１〜ＳＢＸｐがオンする。このとき、部分電源ライン１３ａと部分電源ライン１３ｂとの電位差はほとんどない。そのため、電源スイッチＳＷＸ１〜ＳＷＸｐには電流がほとんど流れない。その後、電源遮断領域Ａにおいて、内部回路１２ａ，１２ｂの通常動作が開始する（Ｓ１１０）。
【００６５】
ここで、例えば、電源遮断領域１０ａの動作率が電源遮断領域１０ｂの動作率よりも高くなった場合について説明する。この場合、電源遮断領域１０ａに設けられた内部回路１２ａの動作に必要な電流量は、動作率が高いほど多くなる。したがって、高電位側電源ライン１４から部分電源ライン１３ａに向けて多くの電流を流す必要がある。しかし、電源スイッチＳＷＡ１〜ＳＷＡｍを介して流れる電流量が内部回路１２ａの動作に必要な電流量よりも少ない場合、電源遮断領域１０ａにおいて電圧降下が発生してしまう。
【００６６】
このとき、部分電源ライン１３ａと部分電源ライン１３ｂとの間に電位差が生じる。しかし、部分電源ライン１３ｂから電源スイッチＳＷＸ１〜ＳＷＸｐを介して部分電源ライン１３ａに向けて電流が流れるため、電源遮断領域１０ａにおいて発生する電圧降下が抑制される。
【００６７】
なお、高電位側電源ライン１４と部分電源ライン１３ａ，１３ｂとの間にそれぞれ接続可能な電源スイッチの数には制限がある。その理由について、図６〜図１０を用いて説明する。図６〜図１０は、各電源ラインと対応する電源スイッチとの接続関係を説明するための図である。
【００６８】
図６は、高電位側電源ライン１４及び部分電源ライン１３ａの配線幅が細い場合の例を示す。一方、図７は、高電位側電源ライン１４及び部分電源ライン１３ａの配線幅が図６よりも太い場合の例を示す。なお、図６及び図７では、高電位側電源ライン１４と、部分電源ライン１３ａと、低電位側電源ライン１５と、電源スイッチＳＷＡ１と、バッファＢＦ１と、のみを図示している。
【００６９】
図６に示すように、バッファＢＦ１の高電位側電源端子には、高電位側電源ライン１４が接続される。バッファＢＦ１の低電位側電源端子には、低電位側電源ライン１５が接続される。バッファＢＦ１は、入力された制御信号ＥＮ１をドライブして、電源スイッチＳＷＡ１のゲートに対して出力する。電源スイッチＳＷＡ１のソースには、高電位側電源ライン１４が接続される。電源スイッチＳＷＡ１のドレインには、部分電源ライン１３ａが接続される。なお、図７は、図６に示す回路と同じ回路構成であるため、説明を省略する。
【００７０】
ここで、図６に示すように、高電位側電源ライン１４及び部分電源ライン１３ａの配線幅が細い場合、それぞれの配線抵抗は高くなる。そのため、電源スイッチＳＷＡ１を介して流れる電流量は少なくなる。これは、図示しない他の電源スイッチＳＷＡ２〜ＳＷＡｍの場合も同様である。これにより、電源スイッチＳＷＡ１〜ＳＷＡｍを介して流れる電流量が内部回路１２ａの動作に必要な電流量よりも少なくなるため、電源遮断領域１０ａにおいて電圧降下が発生してしまう。
【００７１】
一方、図７に示すように、高電位側電源ライン１４及び部分電源ライン１３ａの配線幅が太い場合、それぞれの配線抵抗は低くなる。そのため、電源スイッチＳＷＡ１を介して流れる電流量は多くなる。これは、図示しない他の電源スイッチＳＷＡ２〜ＳＷＡｍの場合も同様である。これにより、電源スイッチＳＷＡ１〜ＳＷＡｍを介して流れる電流量が内部回路１２ａの動作に必要な電流量よりも少なくならないため、電源遮断領域１０ａにおいて電圧降下は発生しない。このように、電源遮断領域を備えた半導体集積回路では、電源遮断領域において発生する電圧降下を抑制するために、各電源ラインの配線幅を太くする必要がある。
【００７２】
図８及び図９は、各電源ラインと対応する電源スイッチとの接続関係を説明するためのレイアウトの簡略図である。図８に示すように、内部回路１２ａを構成する各機能セル３３，３４は、第１層に配置されている。高電位側電源ライン１４は、第６層において紙面の縦方向に配線されている。部分電源ライン１３ａは、第５層において紙面の横方向に配線されている。部分電源ライン１３ａとＶＩＡ１を介して接続された電源ライン３０が、第４層において紙面の縦方向に配線されている。さらに、第４層に配線された電源ライン３０とＶＩＡ２、ＶＩＡ３を介して接続された電源ライン３１，３２が、第１層において紙面の横方向に平行に配線されている。
【００７３】
なお、下位階層になるにしたがって、電源ラインの配線幅は細くなっている。例えば、第６層に配線されている高電位側電源ライン１４の配線幅は、７．５μｍ程度である。第５層に配線されている部分電源ライン１３ａの配線幅は、１．７４μｍ程度である。第４層に配線されている電源ライン３０の配線幅は、１．４μｍ程度である。第１層に配線されている電源ライン３１，３２の配線幅は、０．１８μｍ程度である。
【００７４】
電源スイッチＳＷＡ１は、第６層の高電位側電源ライン１４と、第５層の部分電源ライン１３ａと、が交差する箇所に配置される。そして、例えば、通常動作モードの場合、電源スイッチＳＷＡ１がオンすることにより、第６層の高電位側電源ライン１４から、第５層の部分電源ライン１３ａ、第４層の電源ライン３０及び第１層の電源ライン３１，３２を介して、各機能セルに電流が流れる。
【００７５】
ここで、高電位側電源ライン１４及び部分電源ライン１３ａの配線幅が太い場合、配線幅が細い場合よりも、互いが交差する箇所は減少する。したがって、配置可能な電源スイッチＳＷＡ１〜ＳＷＡｍの数も制限される。さらに、図９に示すように、配置可能な電源スイッチＳＷＡ１〜ＳＷＡｍの大きさも制限される。なお、電源スイッチＳＷＢ１〜ＳＷＢｎについても同様のことが言える。
【００７６】
一方、部分電源ライン１３ａと部分電源ライン１３ｂとの間に接続可能な電源スイッチＳＷＸ１〜ＳＷＸｐの数は、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎの場合よりも制限されない。図１０は、電源遮断領域１０ａと電源遮断領域１０ｂとの境界周辺を示すレイアウト図である。図１０は、紙面の左側に電源遮断領域１０ａを備え、紙面の右側に電源遮断領域１０ｂを備える。各電源遮断領域内における各電源ラインの配線、機能セルの配置及び電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎの配置については、図８及び図９の場合と同様であるため、説明を省略する。
【００７７】
図１０に示すように、部分電源ライン１３ａは、電源遮断領域１０ａ内において紙面の横方向に並列に配線されるとともに、電源遮断領域１０ａの外枠（図１０において紙面中央の縦方向）に沿って配線されている。また、部分電源ライン１３ｂは、電源遮断領域１０ｂ内において紙面の横方向に並列に配線されるとともに、電源遮断領域１０ｂの外枠（図１０において紙面中央の縦方向）に沿って配線されている。そして、電源遮断領域１０ａと電源遮断領域１０ｂとの境界周辺、即ち、互いに対向配置された内部回路１２ａと内部回路１２ｂとの間の領域（以下、単に領域Ｄと称す）に、電源スイッチＳＷＸ１〜ＳＷＸｐが並列に配置される。
【００７８】
ここで、図１０を見ても明らかなように、領域Ｄは、内部回路１２ａ，１２ｂを構成する機能セルが配置されない領域である。さらに、電源スイッチＳＷＸ１〜ＳＷＸｐは、電源ラインの交差した箇所ではなく、平行配線された部分電源ライン１３ａ，１３ｂ間の任意の箇所に配置される。そのため、配置可能な電源スイッチＳＷＸ１〜ＳＷＸｐの数は、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎの場合よりも制限されない。したがって、電源遮断領域１０ａ，１０ｂ間に電位差が生じた場合でも、当該電位差を小さくするための十分な電流を、電源スイッチＳＷＸ１〜ＳＷＸｐを介して供給することができる。
【００７９】
このように、電源遮断領域を備えた半導体集積回路では、高電位側電源ライン及び部分電源ラインの配線幅を太くする必要があるため、配置可能な電源スイッチの数や大きさが制限される。したがって、例えば、図１２に示す従来技術では、動作率の高い電源遮断領域において発生する電圧降下を抑制することができなかった。一方、本実施の形態にかかる半導体集積回路は、前述のように、電源遮断領域を２つに分割して備えるとともに、各電源遮断領域に設けられた部分電源ライン同士を接続する電源スイッチをさらに備える。それにより、本実施の形態にかかる半導体集積回路は、通常動作モードへの切り替え時に電源遮断領域において発生する突入電流を抑制するとともに、動作率の高い電源遮断領域において発生する電圧降下を抑制することができる。
【００８０】
実施の形態２
本実施の形態２にかかる半導体集積回路について図５を用いて説明する。図５に示す回路は、電源遮断領域Ｅと、領域Ｆと、高電位側電源ライン１４と、低電位側電源ライン（不図示）１５と、を備える。
【００８１】
領域Ｆは、電源コントロール回路２１と、周辺回路（不図示）１６と、を備える。領域Ｆは、電源遮断領域外の領域であって、常に電源電圧ＶＤＤが供給された状態である。したがって、電源コントロール回路２１と、周辺回路１６と、は常に動作している。
【００８２】
電源遮断領域Ｅは、電源遮断領域１０ａ，１０ｂ，１０ｃを有する。電源遮断領域１０ａは、ｍ（ｍは自然数）個の電源スイッチＳＷＡ１〜ＳＷＡｍと、内部回路（不図示）１２ａと、部分電源ライン１３ａと、を有する。電源遮断領域１０ｂは、ｎ（ｎは自然数）個の電源スイッチＳＷＢ１〜ＳＷＢｎと、内部回路（不図示）１２ｂと、部分電源ライン１３ｂと、を有する。電源遮断領域１０ｃは、ｘ（ｘは自然数）個の電源スイッチＳＷＣ１〜ＳＷＣｘと、内部回路（不図示）１２ｃと、部分電源ライン１３ｃと、を有する。つまり、実施の形態１では電源遮断領域Ａを２つに分割して備えたのに対して、実施の形態２では電源遮断領域Ｅを３つに分割して備える。
【００８３】
そして、互いに対向配置された内部回路１２ａと内部回路１２ｂとの間にｐ（ｐは自然数）個の電源スイッチＳＷＸ１〜ＳＷＸｐが並列に配置されている。また、互いに対向配置された内部回路１２ｂと内部回路１２ｃとの間にｚ（ｚは自然数）個の電源スイッチＳＷＹ１〜ＳＷＹｚが並列に配置されている。
【００８４】
電源コントロール回路２１は、電源遮断領域１０ａ，１０ｂ，１０ｃのモードの切り替えを制御する。電源遮断領域１０ａ，１０ｂ，１０ｃのそれぞれのモードの切り替え動作については、実施の形態１の場合と同様であるため、説明を省略する。このような回路構成により、本実施の形態にかかる半導体集積回路は、実施の形態１と同様の効果を得ることができる。
【００８５】
以上により、本実施の形態にかかる半導体集積回路は、電源遮断領域を複数に分割して備えるとともに、各電源遮断領域に設けられた部分電源ライン同士を接続する電源スイッチをさらに備える。それにより、本実施の形態にかかる半導体集積回路は、通常動作モードへの切り替え時に電源遮断領域において発生する突入電流を抑制するとともに、動作率の高い電源遮断領域において発生する電圧降下を抑制することができる。
【００８６】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。図１では、高電位側電源ライン１４と、部分電源ライン１３ａ及び部分電源ライン１３ａと、の間にそれぞれ６個の電源スイッチＳＷＡ１〜ＳＷＡ６及び電源スイッチＳＷＢ１〜ＳＷＢ６を備えた場合について説明したが、これに限られない。図２に示すように、任意の数の電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎを備えた回路構成に適宜変更可能である。同様に、図１では、部分電源ライン１３ａと部分電源ライン１３ｂとの間に５個の電源スイッチＳＷＸ１〜ＳＷＸ５を備えた場合について説明したが、これに限られない。図２に示すように、任意の数の電源スイッチＳＷＸ１〜ＳＷＸｐを備えた回路構成に適宜変更可能である。
【００８７】
また、上記実施の形態では、電源遮断領域を通常動作モードに切り替える場合において、高電位側電源ラインと部分電源ラインとの間に設けられた電源スイッチ（例えば、ＳＷＡ１〜ＳＷＡｍ）のうち、いずれか一つの電源スイッチのみを最初にオンした場合を例に説明したが、これに限られない。電源遮断領域において突入電流の問題が生じない範囲内であれば、任意の数の電源スイッチを最初にオンしても良い。
【００８８】
また、上記実施の形態では、電源遮断領域を通常動作モードに切り替える場合において、高電位側電源ラインと部分電源ラインとの間に設けられた電源スイッチ（例えば、ＳＷＡ１〜ＳＷＡｍ）のうち、いずれか一つの電源スイッチ（例えば、ＳＷＡ１）を最初にオンして、所定の時間経過後、残りすべての電源スイッチ（例えば、ＳＷＡ２〜ＳＷＡｍ）をオンした場合を例に説明したが、これに限られない。所定の時間経過後に、残りの電源スイッチのうち少なくとも一つをオンするように制御する回路構成に適宜変更可能である。
【００８９】
また、上記実施の形態では、高電位側電源ラインと部分電源ラインとの間に電源スイッチ（ＳＷＡ１〜ＳＷＡｍ及びＳＷＢ１〜ＳＷＢｎ）を備えた場合を例に説明したが、これに限られない。低電位側電源ラインと部分電源ラインとの間に電源スイッチ（ＳＷＡ１〜ＳＷＡｍ及びＳＷＢ１〜ＳＷＢｎ）を備えた回路構成にも適宜変更可能である。この場合、各電源遮断領域内の内部回路は、高電位側電源ラインと部分電源ラインとに接続される。そして、各内部回路は、通常動作モードにおいて、低電位側電源ラインから部分電源ラインに向けて例えば接地電圧ＶＳＳが印加されることによって動作する。また、この場合、各電源スイッチとして、ＰチャネルＭＯＳトランジスタの代わりに、ＮチャネルＭＯＳトランジスタが用いられる。
【００９０】
また、上記実施の形態では、一方の電源遮断領域の通常動作モードへの切り替えが完了した後に、他の電源遮断領域の通常動作モードへの切り替えが開始する場合を例に説明したが、これに限られない。一方の電源遮断領域の通常動作モードへの切り替えが完了する前でも、他の電源遮断領域の通常動作モードへの切り替えが開始しても良い。
【００９１】
また、上記実施の形態では、電源遮断領域を２又は３に分割して備えた場合を例に説明したが、これに限られない。電源遮断領域を任意の数に分割して備えた回路構成に適宜変更可能である。
【符号の説明】
【００９２】
１０ａ，１０ｂ，１０ｃ  電源遮断領域
１１，２１，５１１  電源コントロール回路
１２ａ，１２ｂ，１２ｃ，１２ｄ  内部回路
１３ａ，１３ｂ，１３ｃ，１３ｄ  部分電源ライン
１４  高電位側電源ライン
１５  低電位側電源ライン
１６  周辺回路
１００  電源遮断領域
１０１，１０７  電源コントロール回路
１０２  内部回路
１０３  部分電源ライン
１０４  高電位側電源ライン
１０５  低電位側電源ライン
１０６  周辺回路
２０１〜２１２  電源スイッチ
ＢＵＦ１  バッファ
ＳＷＡ１〜ＳＷＡｍ  電源スイッチ
ＳＷＢ１〜ＳＷＢｎ  電源スイッチ
ＳＷＣ１〜ＳＷＣｘ  電源スイッチ
ＳＷＤ１〜ＳＷＤｑ  電源スイッチ
ＳＷＸ１〜ＳＷＸｐ  電源スイッチ
ＳＷＹ１〜ＳＷＹｚ  電源スイッチ
【図１】
2011159810.tif 000003
【図２】
2011159810.tif 000004
【図３】
2011159810.tif 000005
【図４】
2011159810.tif 000006
【図５】
2011159810.tif 000007
【図６】
2011159810.tif 000008
【図７】
2011159810.tif 000009
【図８】
2011159810.tif 000010
【図９】
2011159810.tif 000011
【図１０】
2011159810.tif 000012
【図１１】
2011159810.tif 000013
【図１２】
2011159810.tif 000014