(57)【要約】【課題】アクティブ型表示パネルの画素に含まれる発光素子の容量を正確に測定することができる検査方法を提供する。【解決手段】表示パネル３０が、発光素子３６と駆動ＴＦＴ３５のうち、駆動ＴＦＴ３５だけが実装された状態であるときに、駆動ＴＦＴ３５をＯＮにした状態で、当該駆動ＴＦＴ３５のゲート周りの容量を測定するＯＮ状態容量測定ステップ（Ｓ１１）と、表示パネル３０が、発光素子３６と駆動ＴＦＴ３５の両方が実装された状態であるときに、駆動ＴＦＴ３５をＯＦＦにした状態で、駆動ＴＦＴ３５と発光素子３６とを含む画素３１の容量を測定する画素容量測定ステップ（Ｓ１２）と、ＯＮ状態容量測定ステップ（Ｓ１１）で得られた容量と画素容量測定ステップ（Ｓ１２）で得られた容量とから、発光素子３６の容量を算出する算出ステップ（Ｓ１３）とを含む。【選択図】図３
2011013123.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と当該発光素子を駆動する駆動ＴＦＴとを含む画素が２次元状に配置されて構成されたアクティブ型表示パネルのための検査方法であって、
前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＮにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するＯＮ状態容量測定ステップと、
前記駆動ＴＦＴと前記発光素子とが電気的に接続されている状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、前記駆動ＴＦＴと前記発光素子とを含む画素の容量を測定する画素容量測定ステップと、
前記ＯＮ状態容量測定ステップで得られた容量と前記画素容量測定ステップで得られた容量とから、前記発光素子の容量を算出する算出ステップと
を含む検査方法。
【請求項２】
さらに、前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するＯＦＦ状態容量測定ステップを含み、
前記算出ステップでは、前記ＯＦＦ状態容量測定ステップで得られた容量と前記ＯＮ状態容量測定ステップで得られた容量と前記画素容量測定ステップで得られた容量とから、前記発光素子の容量を算出する
請求項１記載の検査方法。
【請求項３】
前記駆動ＴＦＴは、ゲートと、基準電位に接続される第１端子と、前記発光素子に接続される第２端子とを有し、
前記ＯＦＦ状態容量測定ステップでは、前記駆動ＴＦＴのゲートと、前記第１端子との間、又は、前記駆動ＴＦＴのゲートと、少なくとも前記ＯＦＦ状態容量測定ステップ、前記ＯＮ状態容量測定ステップ及び前記画素容量測定ステップ時に固定された電位を供給する配線との間の第１容量の容量を測定し、
前記ＯＮ状態容量測定ステップでは、前記駆動ＴＦＴのゲートと前記第２端子との間の第２容量と、前記第１容量との並列接続からなる第１合成容量の容量を測定し、
前記画素容量測定ステップでは、前記第２容量と前記発光素子がもつ容量との直列接続からなる容量と、前記第１容量との並列接続からなる第２合成容量の容量を測定する
請求項２記載の検査方法。
【請求項４】
前記駆動ＴＦＴのゲートは、スイッチ・トランジスタを介して、画素に書き込むデータを伝達する信号線と接続され、
前記算出ステップでは、前記発光素子の容量の絶対値を算出する
請求項３記載の検査方法。
【請求項５】
前記駆動ＴＦＴのゲートは、スイッチ・トランジスタ及びカップリング・コンデンサの直列回路を介して、画素に書き込むデータを伝達する信号線と接続され、
前記ＯＦＦ状態容量測定ステップでは、カップリング・コンデンサと前記第１容量との直列接続からなる第３合成容量の容量を測定し、
前記ＯＮ状態容量測定ステップでは、前記第１合成容量とカップリング・コンデンサとの直列接続からなる第４合成容量の容量を測定し、
前記画素容量測定ステップでは、前記第２合成容量とカップリング・コンデンサとの直列接続からなる第５合成容量の容量を測定し、
前記算出ステップでは、前記ＯＦＦ状態容量測定ステップで得られた前記第３合成容量と、前記ＯＮ状態容量測定ステップで得られた前記第４合成容量と、前記画素容量測定ステップで得られた前記第５合成容量とから、前記発光素子の容量として、前記カップリング・コンデンサ、前記第１容量及び前記第２容量のいずれかを用いた値を算出する
請求項３記載の検査方法。
【請求項６】
発光素子と当該発光素子を駆動する駆動ＴＦＴとを含む画素が２次元状に配置されて構成されたアクティブ型表示パネルのための検査装置であって、
電圧源と、
電荷を積分する積分回路と、
前記電圧源の出力端子及び前記積分回路の入力端子を選択的に前記画素に接続するスイッチと、
前記スイッチを制御することにより、前記電圧源からの電圧を前記画素に印加させることで前記画素がもつ容量を充電させた後に、前記画素と前記積分回路とを接続することで前記画素に充電されていた電荷を前記積分回路で電圧に変換させる制御部と、
前記積分回路からの出力電圧に基づいて、前記発光素子の容量を算出する演算部とを備え、
前記制御部は、
前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＮにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するように、スイッチを制御するＯＮ状態容量測定制御を行うとともに、
前記駆動ＴＦＴと前記発光素子とが電気的に接続されている状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、前記駆動ＴＦＴと前記発光素子とを含む前記画素の容量を測定するように、前記スイッチを制御する画素容量測定制御を行い、
前記演算部は、前記ＯＮ状態容量測定制御の下で得られた容量と前記画素容量測定制御の下で得られた容量とから、前記発光素子の容量を算出する
検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に発光素子と駆動ＴＦＴとを有するアクティブ型表示パネルの検査方法に関し、特に、画素の静電容量を測定する技術に関する。
【背景技術】
【０００２】
画素毎に有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の発光素子と駆動ＴＦＴ（薄膜トランジスタ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）とを有するアクティブ型表示パネルにおいては、個々の画素の静電容量（以下、単に「容量」という。）が測定される。これは、測定された容量に基づいて、個々の画素の特性のばらつき等を特定し、それによって、表示パネルを評価したり検査したりするためである。
【０００３】
そのような検査方法として、従来、アクティブ型表示パネルの画素の容量を測定することにより、駆動ＴＦＴのオープン／ショートを判定する技術が提案されている（例えば、特許文献１参照）。
【０００４】
図１２は、特許文献１に記載された画素容量の測定原理を説明する図である。この技術によれば、まず、画素１０の容量Ｃｓａｍｐｌｅ１２と電圧源２２とを接続するようにスイッチ２１及びスイッチ・トランジスタ１１を制御することで、信号線１５を介して容量Ｃｓａｍｐｌｅ１２に電圧を印加し、次に、その容量Ｃｓａｍｐｌｅ１２と積分回路２３とを接続するようにスイッチ２１及びスイッチ・トランジスタ１１を制御することで、容量Ｃｓａｍｐｌｅ１２に蓄積された電荷を積分回路２３に読み出す。これにより、画素１０の容量Ｃｓａｍｐｌｅを測定するというものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４７７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来の測定方法では、駆動ＴＦＴと発光素子からなる画素全体としての寄生容量が測定されるために、発光素子だけの容量を測定することができないという問題がある。
【０００７】
つまり、アクティブ型表示パネルでは、画素には、発光素子固有の容量だけでなく、駆動ＴＦＴのゲート周りの容量（ゲート・ソース間容量、ゲート・ドレイン間容量）や、信号線と駆動ＴＦＴのゲートとの間に接続されるカップリング・コンデンサ等が存在するが、従来の技術では、このような周辺の容量と駆動ＴＦＴとの合成容量が測定されるために、発光素子固有の容量を正確に特定することができない。
【０００８】
そのために、従来の技術では、発光素子の容量から発光素子の膜厚を特定し、それによって画素ごとの有機ＥＬの膜厚のばらつきを評価するという高度な検査ができないという問題がある。
【０００９】
そこで、本発明は、このような状況に鑑みてなされたものであり、アクティブ型表示パネルの画素に含まれる発光素子の容量を正確に測定することができるアクティブ型表示パネルの検査方法及び検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係るアクティブ型表示パネルの検査方法は、発光素子と当該発光素子を駆動する駆動ＴＦＴとを含む画素が２次元状に配置されて構成されたアクティブ型表示パネルのための検査方法であって、前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＮにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するＯＮ状態容量測定ステップと、前記駆動ＴＦＴと前記発光素子とが電気的に接続されている状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、前記駆動ＴＦＴと前記発光素子とを含む画素の容量を測定する画素容量測定ステップと、前記ＯＮ状態容量測定ステップで得られた容量と前記画素容量測定ステップで得られた容量とから、前記発光素子の容量を算出する算出ステップとを含む。これにより、駆動ＴＦＴと発光素子とが電気的に接続されている状態と、電気的に接続されていない状態とに分けて画素容量が測定されるので、駆動ＴＦＴのゲート周りの容量を除く、発光素子固有の容量が正確に測定される。よって、その容量から、有機ＥＬ等の発光素子の膜厚を計算し、その膜厚データを製膜装置にフィードバックを掛けることによって、以降に製造される表示パネルの品質の均一性を向上させることができる。
【００１１】
ここで、さらに、前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するＯＦＦ状態容量測定ステップを含み、前記算出ステップでは、前記ＯＦＦ状態容量測定ステップで得られた容量と前記ＯＮ状態容量測定ステップで得られた容量と前記画素容量測定ステップで得られた容量とから、前記発光素子の容量を算出するのが好ましい。より具体的には、前記駆動ＴＦＴは、ゲートと、基準電位に接続される第１端子と、前記発光素子に接続される第２端子とを有し、前記ＯＦＦ状態容量測定ステップでは、前記駆動ＴＦＴのゲートと、前記第１端子との間、又は、前記駆動ＴＦＴのゲートと、少なくとも前記ＯＦＦ状態容量測定ステップ、前記ＯＮ状態容量測定ステップ及び前記画素容量測定ステップ時に固定された電位を供給する配線との間の第１容量の容量を測定し、前記ＯＮ状態容量測定ステップでは、前記駆動ＴＦＴのゲートと前記第２端子との間の第２容量と、前記第１容量との並列接続からなる第１合成容量の容量を測定し、前記画素容量測定ステップでは、前記第２容量と前記発光素子がもつ容量との直列接続からなる容量と、前記第１容量との並列接続からなる第２合成容量の容量を測定するのが好ましい。これにより、駆動ＴＦＴと発光素子とが電気的に接続されていない状態で、駆動ＴＦＴのＯＮ状態とＯＦＦ状態の両方で画素容量を測定するので、駆動ＴＦＴのゲートと２種類の端子との間の２種類の容量を区別したうえで発光素子固有の容量がより正確に算出される。
【００１２】
また、前記駆動ＴＦＴのゲートは、スイッチ・トランジスタを介して、画素に書き込むデータを伝達する信号線と接続され、前記算出ステップでは、前記発光素子の容量の絶対値を算出するようにしたり、前記駆動ＴＦＴのゲートは、スイッチ・トランジスタ及びカップリング・コンデンサの直列回路を介して、画素に書き込むデータを伝達する信号線と接続され、前記ＯＦＦ状態容量測定ステップでは、カップリング・コンデンサと前記第１容量との直列接続からなる第３合成容量の容量を測定し、前記ＯＮ状態容量測定ステップでは、前記第１合成容量とカップリング・コンデンサとの直列接続からなる第４合成容量の容量を測定し、前記画素容量測定ステップでは、前記第２合成容量とカップリング・コンデンサとの直列接続からなる第５合成容量の容量を測定し、前記算出ステップでは、前記ＯＦＦ状態容量測定ステップで得られた前記第３合成容量と、前記ＯＮ状態容量測定ステップで得られた前記第４合成容量と、前記画素容量測定ステップで得られた前記第５合成容量とから、前記発光素子の容量として、前記カップリング・コンデンサ、前記第１容量及び前記第２容量のいずれかを用いた値を算出するようにしたりするのが好ましい。これにより、画素回路のタイプに応じた計算式を用いることで、発光素子固有の容量を特定したり、その容量を見積もったりすることができる。
【００１３】
なお、本発明は、以上のような検査方法として実現できるだけでなく、発光素子と当該発光素子を駆動する駆動ＴＦＴとを含む画素が２次元状に配置されて構成されたアクティブ型表示パネルのための検査装置であって、電圧源と、電荷を積分する積分回路と、前記電圧源の出力端子及び前記積分回路の入力端子を選択的に前記画素に接続するスイッチと、前記スイッチを制御することにより、前記電圧源からの電圧を前記画素に印加させることで前記画素がもつ容量を充電させた後に、前記画素と前記積分回路とを接続することで前記画素に充電されていた電荷を前記積分回路で電圧に変換させる制御部と、前記積分回路からの出力電圧に基づいて、前記発光素子の容量を算出する演算部とを備え、前記制御部は、前記駆動ＴＦＴと前記発光素子とが電気的に接続されていない状態であるときに、前記駆動ＴＦＴをＯＮにした状態で、当該駆動ＴＦＴのゲート周りの容量を測定するように、スイッチを制御するＯＮ状態容量測定制御を行うとともに、前記駆動ＴＦＴと前記発光素子とが電気的に接続されている状態であるときに、前記駆動ＴＦＴをＯＦＦにした状態で、前記駆動ＴＦＴと前記発光素子とを含む前記画素の容量を測定するように、前記スイッチを制御する画素容量測定制御を行い、前記演算部は、前記ＯＮ状態容量測定制御の下で得られた容量と前記画素容量測定制御の下で得られた容量とから、前記発光素子の容量を算出するように構成された検査装置として実現したり、その検査方法を記述したプログラムとして実現したり、そのプログラムを記録したコンピュータ読み取り可能なＣＤ−ＲＯＭ等の記録媒体として実現することもできる。
【発明の効果】
【００１４】
本発明により、アクティブ型表示パネルの画素の容量、特に、発光素子固有の容量を正確に測定できる。これにより、例えば、有機ＥＬの表示パネルに適用することで、有機ＥＬ素子ごとの膜厚のばらつきを評価し、その結果をプロセス条件にフィードバックさせることで、表示特性の均一性が高い有機ＥＬ表示パネルが製造される。
【００１５】
よって、有機ＥＬ表示パネルの量産及び高品質化が待望される今日において、本発明の実用的価値は極めて高い。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態における検査装置の構成を示すブロック図
【図２】同検査装置が備える検査回路の回路図
【図３】同検査装置の動作（本発明に係る検査方法）の全体的な手順を示すフローチャート
【図４】図３に示された各ステップでの検査装置の動作を示すタイミングチャート
【図５】図３におけるステップＳ１０の詳細な手順を示すフローチャート
【図６】図３におけるステップＳ１１の詳細な手順を示すフローチャート
【図７】図３におけるステップＳ１２の詳細な手順を示すフローチャート
【図８】図３におけるステップＳ１３の詳細な手順を示すフローチャート
【図９】図３におけるステップＳ１０、Ｓ１１、Ｓ１２のそれぞれにおける画素の等価回路図及び容量の計算式を示す図
【図１０】別の回路構成をもつ画素の回路図
【図１１】図１０の画素容量を測定する場合における図３のステップＳ１０、Ｓ１１、Ｓ１２のそれぞれにおける画素の等価回路図及び容量の計算式を示す図
【図１２】従来の画素容量の測定方法を説明する図
【発明を実施するための形態】
【００１７】
以下、本発明に係るアクティブ型表示パネルの検査方法及び検査装置について、図面を用いて詳細に説明する。
【００１８】
図１は、本発明の実施の形態における検査装置５０の構成を示すブロック図である。ここでは、検査の対象となるアクティブ型表示パネル（以下、単に「表示パネル」という）３０も併せて図示されている。
【００１９】
この検査装置５０は、表示パネル３０がもつ各画素における画素容量を正確に測定し発光素子の容量を算出することができる装置であり、ＰＣ５１、記憶装置５２、プローブ５３及び検査回路６０を備える。
【００２０】
表示パネル３０は、有機ＥＬ等の発光素子とその発光素子を駆動する薄膜トランジスタ（ＴＦＴ）とを含む画素が２次元状に配置されたアクティブ型表示パネルである。なお、この表示パネル３０は、画素回路が実装されていればよく、行単位で画素を選択する行選択回路（ドライバ）については、実装されていてもされていなくてもよい。また、本実施の形態では、検査装置５０に接続される表示パネル３０には、後述するように、発光素子が実装されていない状態における表示パネルも含まれる。
【００２１】
ＰＣ５１は、ＣＰＵ、メモリ、ディスプレイ、キーボード、マウス、外部との間で信号のやりとりをする信号入出力部（インタフェース回路）等を備えるパーソナルコンピュータであり、機能的には、検査回路６０を制御することで表示パネル３０の各画素の容量測定を制御する制御部５１ａと、検査回路６０から出力される信号に基づいて発光素子の容量を算出する演算部５１ｂとを有する。
【００２２】
記憶装置５２は、ハードディスクや不揮発性メモリ等であり、制御部５１ａによる制御手順を規定したプログラム及びデータを予め保持しておいたり、演算部５１ｂによる演算結果を格納したりするために用いられる。
【００２３】
プローブ５３は、検査回路６０と表示パネル３０とを電気的に接続するプローバであり、表示パネル３０の全画素から任意に１つの画素を選択し、選択した画素と検査回路６０とを電気的に接続する機能を有する。
【００２４】
検査回路６０は、プローブ５３によって選択的に接続された表示パネル３０内の１個の画素に対して、制御部５１ａによる制御の下で、容量測定を行い、その結果を演算部５１ｂに出力する容量測定回路である。
【００２５】
図２は、その検査回路６０の回路図である。ここでは、測定の対象となる１個の画素３１の詳細な回路も併せて図示されている。ただし、検査回路６０と画素３１との間に介在するプローブ５３については、図示が省略されている。
【００２６】
本図に示されるように、検査回路６０は、選択スイッチ６１、電圧源６２、積分回路６３及び基準電位６４から構成される。電圧源６２は、測定の対象となる画素３１の容量を充電するために容量に印加する直流電圧Ｖｗを供給する電源である。この電圧源６２は、制御部５１ａによる制御の下で任意の直流電圧Ｖｗを出力する可変電圧源である。
【００２７】
積分回路６３は、充電された画素３１の容量から読み出された電荷を積分することで、その電荷を電圧に変換して出力する積分回路であり、反転増幅器として機能するオペアンプである演算増幅器６３ａ、演算増幅器６３ａの反転入力端子と出力端子との間に接続されたフィードバック・コンデンサ６３ｂ、及び、そのフィードバック・コンデンサ６３ｂと並列に接続されたリセットスイッチ６３ｃから構成される。なお、演算増幅器６３ａの非反転入力端子は、制御部５１ａによって電位が任意に設定される基準電位６４（電位Ｖｒ）に接続されている。また、リセットスイッチ６３ｃは、制御部５１ａによる制御の下でフィードバック・コンデンサ６３ｂの両端子を短絡することで、フィードバック・コンデンサ６３ｂに蓄積された電荷を放電させるリセットを行う。
【００２８】
選択スイッチ６１は、制御部５１ａによる制御の下で、電圧源６２の出力端子及び検査回路６０の入力端子（反転入力端子）を選択的に画素３１の信号線３２に接続する切り替え回路である。
【００２９】
一方、表示パネル３０が備える各画素３１は、本図に示されるように、スイッチ・トランジスタ３４、駆動ＴＦＴ３５、発光素子３６を備える。なお、本図には、同一行の全画素内のスイッチ・トランジスタ３４のゲートに共通に接続された行選択制御線である行選択線３３、同一列の全画素のスイッチ・トランジスタ３４に共通に接続され、画素に書き込むデータを伝達する列信号線である信号線３２、駆動ＴＦＴ３５のゲート周りの容量（第１ゲート容量３７及び第２ゲート容量３８）、発光素子３６固有の容量である発光素子容量（Ｃｓａｍｐｌｅ）３９も併せて図示されている。
【００３０】
ここで、駆動ＴＦＴ３５のゲート周りの容量とは、駆動ＴＦＴ３５のゲートと他の端子との間に存在する容量であり、本図では、第１ゲート容量３７及び第２ゲート容量３８として、図示されている。第１ゲート容量３７は、駆動ＴＦＴ３５のゲートと基準電位（ここでは、電源ＶＤＤ）との間の容量であり、第２ゲート容量３８は、駆動ＴＦＴ３５と発光素子３６との接続点と、駆動ＴＦＴのゲートとの間の容量である。これら第１ゲート容量３７及び第２ゲート容量は、駆動ＴＦＴ３５固有の容量が含まれるだけでなく、その間に存在する画素回路の浮遊容量や、その間にコンデンサが接続されている場合にはそのコンデンサの容量も含まれる。
【００３１】
なお前記第１ゲート容量は、電源ＶＤＤとの間に設置するのに代えて、少なくともＯＦＦ状態容量測定ステップ、ＯＮ状態容量測定ステップ及び画素容量測定ステップ時に、固定された電位を供給する配線、例えば他の行の制御線や画素内にＶｔｈ補償回路を含む場合はＶｔｈ補償回路の制御線等との間に設置されたものでも良い。
【００３２】
駆動ＴＦＴ３５は、例えば、ＮＭＯＳ薄膜トランジスタであり、ゲートがスイッチ・トランジスタ３４に接続され、電流通路の一方の端子（例えば、ドレイン）が電源ＶＤＤに接続され、電流通路の他方の端子（例えば、ソース）が発光素子３６（ここでは、有機ＥＬのアノード）に接続されている。
【００３３】
発光素子３６は、有機ＥＬ等であり、カソードが基準電位（例えば、グランド）に接続されている。
【００３４】
スイッチ・トランジスタ３４は、この画素３１を選択するための、例えば、ＮＭＯＳトランジスタであり、ゲートが行選択線３３に接続され、ドレインもしくはソースが信号線３２に接続され、ソースもしくはドレインが駆動ＴＦＴ３５のゲートに接続されている。制御部５１ａによる制御の下で行選択線３３を介してゲートに選択信号（例えば、Ｈｉｇｈ電圧）が入力されると、ソース・ドレイン間が導通状態となり、信号線３２と駆動ＴＦＴ３５のゲートとが接続される。
【００３５】
次に、以上のように構成された本実施の形態における検査装置５０による動作について説明する。なお、以下では、制御部５１ａによる制御の下で、検査回路６０が１個の画素３１に接続されているときの動作を説明する。また、ここでは、全てのＴＦＴがＮＭＯＳトランジスタで構成されている場合を説明するが、駆動ＴＦＴ３５はＰＭＯＳであってもよく、スイッチ・トランジスタ３４も同様にＰＭＯＳであっても良い。駆動ＴＦＴ３５がＰＭＯＳの場合には、以下信号線３２の極性は反転し、同様にスイッチ・トランジスタ３４がＰＭＯＳの場合には、行選択線３３の極性が反転する。
【００３６】
図３は、本実施の形態における検査装置５０の動作、つまり、本発明に係る検査方法の全体的な手順を示すフローチャートである。
【００３７】
まず、検査装置５０は、表示パネル３０の製造過程において発光素子３６が未実装であるとき（言い換えると、表示パネル３０が、発光素子３６と駆動ＴＦＴ３５のうち、駆動ＴＦＴ３５だけが実装された状態であるとき）に、制御部５１ａで検査回路６０を制御することで、駆動ＴＦＴ３５をＯＦＦにした状態で、駆動ＴＦＴ３５のゲート周りの容量を測定する（ＯＦＦ状態容量測定ステップ；Ｓ１０）。ここで、「発光素子３６が未実装であるとき」とは、「駆動ＴＦＴ３５と発光素子３６とが電気的に接続されていないとき」の一例である。
【００３８】
次に、検査装置５０は、表示パネル３０が同一の状態のとき（つまり、表示パネル３０が、発光素子３６と駆動ＴＦＴ３５のうち、駆動ＴＦＴ３５だけが実装された状態であるとき）に、制御部５１ａで検査回路６０を制御することで、駆動ＴＦＴ３５をＯＮにした状態で、駆動ＴＦＴ３５のゲート周りの容量を測定する（ＯＮ状態容量測定ステップ；Ｓ１１）。
【００３９】
さらに、検査装置５０は、表示パネル３０に発光素子３６が実装された後（言い換えると、表示パネル３０が、発光素子３６と駆動ＴＦＴ３５の両方が実装された状態であるとき）に、駆動ＴＦＴ３５をＯＦＦにした状態で、駆動ＴＦＴ３５と発光素子３６とを含む画素の容量を測定する（画素容量測定ステップ；Ｓ１２）。ここで、「発光素子３６が実装された」とは、「駆動ＴＦＴ３５と発光素子３６とが電気的に接続された」ことの一例である。
【００４０】
最後に、検査装置５０は、演算部５１ｂにより、ＯＮ状態容量測定ステップで得られた容量と画素容量測定ステップで得られた容量とから、発光素子３６の容量を算出する（算出ステップ；Ｓ１３）。
【００４１】
図４は、図３に示された各ステップでの検査装置５０の動作を示すタイミングチャートである。ここには、行選択線３３（ＳＣＡＮ）、選択スイッチ６１（ＳＥＬ）及びリセットスイッチ６３ｃ（ＲＥＳＥＴ）、駆動ＴＦＴ３５、電圧源６２（Ｖｗ）、基準電位６４（Ｖｒ）の信号レベル及びタイミングが示されている。また、図５、図６、図７、図８は、それぞれ、図３におけるステップＳ１０、Ｓ１１、Ｓ１２、Ｓ１３の詳細な手順を示すフローチャートである。さらに、図９は、図３における３つの測定ステップＳ１０、Ｓ１１、Ｓ１２のそれぞれにおける画素３１の等価回路図及び容量の計算式を示す図である。以下、これらの図を用いて、図３に示された各ステップの詳細を説明する。
【００４２】
まず、図３におけるＯＦＦ状態容量測定ステップ（Ｓ１０）の詳細を説明する。
【００４３】
表示パネル３０の製造過程において発光素子３６が未だ製膜されていないときに、図５に示されるように、まず、画素３１を初期化するために、制御部５１ａによる制御の下で、行選択線３３をＬｏｗにするとともに、信号線３２をＬｏｗに設定する（図５のＳ２０）。なお、信号線３２をＬｏｗに設定する方法は、制御部５１ａによる制御の下で出力電圧がＬｏｗに設定された電圧源６２と信号線３２とを選択スイッチ６１を介して接続することによって、行われる。以下、信号線３２を特定の電位に設定する方法は、この制御と同様にして行われる。
【００４４】
続いて、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して信号線３２に、駆動ＴＦＴ３５をＯＦＦにさせる電圧（駆動ＴＦＴ３５のドレインに接続された電源ＶＤＤの電位より低い電位）を印加する（図５のＳ２１）。
【００４５】
そして、駆動ＴＦＴ３５をＯＦＦにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して、信号線３２に、駆動ＴＦＴ３５の第１ゲート容量３７を充電するための電圧（電源ＶＤＤの電位よりもさらに低い電位）を印加する（図５のＳ２２）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第１充電期間」における状態となる。
【００４６】
なお、選択スイッチ６１（ＳＥＬ）及びリセットスイッチ６３ｃ（ＲＥＳＥＴ）は、制御部５１ａによる制御の下で、同期して切り替えられる。つまり、選択スイッチ６１において信号線３２を電圧源６２に接続しているときにはリセットスイッチ６３ｃがＯＮとなり、選択スイッチ６１において信号線３２を積分回路６３に接続しているときにはリセットスイッチ６３ｃがＯＦＦとなるように制御される。
【００４７】
続いて、駆動ＴＦＴ３５をＯＦＦにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、信号線３２が積分回路６３に接続されるように選択スイッチ６１を切り替えることで、上記ステップＳ２２で充電された電荷を積分回路６３に読み出し（放電させ）、読み出した電荷を積分回路６３が積分して電圧として出力する（図５のＳ２３）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第１放電読み出し期間」における状態となる。この読み出しによって、図９のステップＳ１５に示される等価回路図のように、第１ゲート容量３７に充電された電荷が積分回路６３に入力されることになり、第１ゲート容量３７の容量だけが測定されることになる。
【００４８】
最後に、演算部５１ｂは、積分回路６３からの出力電圧を受け取り、その出力電圧を記憶しておく、あるいは、図９のステップＳ１５に示される計算式に基づいて、その出力電圧から、第１ゲート容量３７の容量Ｃｇ１を算出する（図５のＳ２４）。
【００４９】
なお、図９のステップＳ１５における計算式において、Ｃｇ１は第１ゲート容量３７の容量であり、ΔＶ１は第１ゲート容量３７に対する充電時と放電時における印加電圧の差、つまり、充電時における信号線３２の電圧（すなわち、電圧源６２の電圧）と放電時における信号線３２の電圧（すなわち、基準電位６４の電圧Ｖｒ）との差（すなわち、Ｖｗ−Ｖｒ）、ΔＱ１は上記電圧ΔＶ１に対応する第１ゲート容量３７の充電電荷の差分（この差分が積分回路６３の出力電圧に対応する）である。これらの間には、図９のステップＳ１５に示される式１の関係が成り立つことから、演算部５１ｂは、式２を用いて、既知のΔＶ１（つまり、Ｖｗ−Ｖｒ）、及び、測定で得られたΔＱ１（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）から、第１ゲート容量３７の容量Ｃｇ１を算出する。
【００５０】
次に、図３におけるＯＮ状態容量測定ステップ（Ｓ１１）の詳細を説明する。
【００５１】
表示パネル３０の製造過程において発光素子３６が未だ製膜されていないときに、図６に示されるように、まず、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して信号線３２に、駆動ＴＦＴ３５をＯＮにさせる電圧（電源ＶＤＤの電位より高い電位）を印加する（図６のＳ３０）。
【００５２】
そして、駆動ＴＦＴ３５をＯＮにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して、信号線３２に、第１ゲート容量３７と第２ゲート容量３８との並列接続（第１合成容量）に対して充電するための電圧（電源ＶＤＤの電位よりもさらに高い電位）を印加する（図６のＳ３１）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第２充電期間」における状態となる。
【００５３】
続いて、駆動ＴＦＴ３５をＯＮにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、信号線３２が積分回路６３に接続されるように選択スイッチ６１を切り替えることで、上記ステップＳ３１で充電された電荷を積分回路６３に読み出し（放電させ）、読み出した電荷を積分回路６３が積分して電圧として出力する（図６のＳ３２）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第２放電読み出し期間」における状態となる。この読み出しによって、図９のステップＳ１６に示される等価回路図のように、第１ゲート容量３７と第２ゲート容量３８との並列接続（第１合成容量）に充電された電荷が積分回路６３に入力されることになり、この第１合成容量の容量が測定されることになる。
【００５４】
最後に、演算部５１ｂは、積分回路６３からの出力電圧を受け取り、その出力電圧を記憶しておく、あるいは、図９のステップＳ１６に示される計算式に基づいて、その出力電圧と上記ＯＦＦ状態容量測定ステップ（図５）で得られた第１ゲート容量３７の容量Ｃｇ１から、第２ゲート容量３８の容量Ｃｇ２を算出する（図６のＳ３３）。
【００５５】
なお、図９のステップＳ１６における計算式において、Ｃｇ２は第２ゲート容量３８の容量であり、ΔＶ２は第１合成容量に対する充電時と放電時における印加電圧の差、つまり、充電時における信号線３２の電圧（すなわち、電圧源６２の電圧）と放電時における信号線３２の電圧（すなわち、基準電位６４の電圧Ｖｒ）との差（すなわち、Ｖｗ−Ｖｒ）、ΔＱ２は上記電圧ΔＶ２に対応する第１合成容量の充電電荷の差分（この差分が積分回路６３の出力電圧に対応する）である。これらの間には、図９のステップＳ１６に示される式３の関係が成り立つことから、演算部５１ｂは、式４を用いて、既知のΔＶ２（つまり、Ｖｗ−Ｖｒ）、この測定で得られたΔＱ２（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）、及び、上記ＯＦＦ状態容量測定ステップ（図９のＳ１５）で得られた第１ゲート容量３７の容量Ｃｇ１から、第２ゲート容量３８の容量Ｃｇ２を算出する。
【００５６】
次に、図３における画素容量測定ステップ（Ｓ１２）の詳細を説明する。
【００５７】
表示パネル３０の製造過程において発光素子３６が製膜された後に、図７に示されるように、まず、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して信号線３２に、駆動ＴＦＴ３５をＯＦＦにさせる電圧（電源ＶＤＤの電位より低い電位）を印加する（図７のＳ４０）。
【００５８】
そして、駆動ＴＦＴ３５をＯＦＦにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、電圧源６２から選択スイッチ６１を介して、信号線３２に、第２ゲート容量３８と発光素子容量３９との直列接続からなる容量と、第１ゲート容量３７との並列接続（第２合成容量）に対して充電するための電圧（電源ＶＤＤの電位よりもさらに低い電位）を印加する（図７のＳ４１）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第３充電期間」における状態となる。
【００５９】
続いて、駆動ＴＦＴ３５をＯＦＦにした状態で、制御部５１ａによる制御の下で、行選択線３３をＨｉｇｈにし、信号線３２が積分回路６３に接続されるように選択スイッチ６１を切り替えることで、上記ステップＳ４１で充電された電荷を積分回路６３に読み出し（放電させ）、読み出した電荷を積分回路６３が積分して電圧として出力する（図７のＳ４２）。このときの画素３１及び検査回路６０は、図４のタイミングチャートにおける「第３放電読み出し期間」における状態となる。この読み出しによって、図９のステップＳ１７に示される等価回路図のように、第２ゲート容量３８と発光素子容量３９との直列接続からなる容量と、第１ゲート容量３７との並列接続（第２合成容量）に充電された電荷が積分回路６３に入力されることになり、この第２合成容量の容量が測定されることになる。
【００６０】
最後に、演算部５１ｂは、積分回路６３からの出力電圧を受け取り、その出力電圧を記憶しておく、あるいは、図９のステップＳ１７に示される計算式に基づいて、その出力電圧と上記ＯＦＦ状態容量測定ステップ（図９のＳ１５）及び上記ＯＮ状態容量測定ステップ（図９のＳ１６）で得られた第１ゲート容量３７の容量Ｃｇ１及び第２ゲート容量３８の容量Ｃｇ２から、発光素子容量３９の容量Ｃｓａｍｐｌｅを算出する（図７のＳ４３）。
【００６１】
なお、図９のステップＳ１７における計算式において、Ｃｓａｍｐｌｅは発光素子容量３９の容量であり、ΔＶ３は上記第２合成容量に対する充電時と放電時における印加電圧の差、つまり、充電時における信号線３２の電圧（すなわち、電圧源６２の電圧）と放電時における信号線３２の電圧（すなわち、基準電位６４の電圧Ｖｒ）との差（すなわち、Ｖｗ−Ｖｒ）、ΔＱ３は上記電圧ΔＶ３に対応する第２合成容量の充電電荷の差分（この差分が積分回路６３の出力電圧に対応する）である。これらの間には、図９のステップＳ１７に示される式５の関係が成り立つことから、演算部５１ｂは、式６を用いて、既知のΔＶ３（つまり、Ｖｗ−Ｖｒ）、測定で得られたΔＱ３（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）、及び、上記ＯＦＦ状態容量測定ステップ（図９のＳ１５）及び上記ＯＮ状態容量測定ステップ（図９のＳ１６）で得られた第１ゲート容量３７の容量Ｃｇ１及び第２ゲート容量３８の容量Ｃｇ２から、発光素子容量３９の容量Ｃｓａｍｐｌｅを算出する。
【００６２】
次に、図３における算出ステップ（Ｓ１３）の詳細を説明する。
【００６３】
図８に示されるように、まず、演算部５１ｂは、上記ＯＦＦ状態容量測定ステップ（Ｓ１０）、ＯＮ状態容量測定ステップ（Ｓ１１）、及び、画素容量測定ステップ（Ｓ１２）のそれぞれの最終ステップ（図５のステップＳ２４、図６のステップＳ３３、図７のステップＳ４３）において積分回路６３からの出力電圧を単に記憶している場合、つまり、各測定ステップ（Ｓ１０〜Ｓ１２）において個々の容量（第１ゲート容量３７、第２ゲート容量３８及び発光素子容量３９の容量）の計算をしていない場合には、図９に示される式１〜式６に従って計算することで、３つの測定ステップ（Ｓ１０〜Ｓ１２）で得られた出力電圧から、発光素子容量３９の容量Ｃｓａｍｐｌｅを算出する（図８のＳ５０）。なお、３つの測定ステップ（Ｓ１０〜Ｓ１２）の最終ステップ（図５のステップＳ２４、図６のステップＳ３３、図７のステップＳ４３）において個々の容量（第１ゲート容量３７、第２ゲート容量３８及び発光素子容量３９の容量）の計算を既にしている場合には、ここでの処理はしない。
【００６４】
そして、演算部５１ｂは、得られた発光素子容量３９の容量Ｃｓａｍｐｌｅを、対象の画素３１を特定する情報（例えば、画素３１のＸ座標及びＹ座標）とともに記憶装置５２に格納したり、その容量Ｃｓａｍｐｌｅから発光素子３６の膜厚を算出したり、算出した膜厚の情報を、図示されていない、表示パネル３０の製膜装置へ送ったり（フィードバックさせたり）する（図８のＳ５１）。
【００６５】
このようにして、１つの画素３１に対する検査装置５０による容量測定が終了したら、検査装置５０は、制御部５１ａによる制御の下で、次の画素についても同様に容量測定を行い、最終的に表示パネル３０の全ての画素について同様の容量測定が終了するまで、その容量測定を繰り返す。
【００６６】
以上のように、本実施の形態によれば、表示パネル３０に発光素子３６が実装されていない段階と実装された後の段階において画素３１の容量が測定され、それぞれでの測定結果に基づいて発光素子３６だけの容量が正確に算出される。よって、発光素子３６の容量から発光素子３６の特性（膜厚等）を正確に評価することができる。
【００６７】
以上、本発明に係るアクティブ型表示パネルの検査装置及び検査方法について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で本実施の形態に対して各種変形を施して得られる形態についても、本発明に含まれる。
【００６８】
たとえば、第１ゲート容量、第２ゲート容量は寄生容量であっても良い。
【００６９】
また、たとえば、本発明に係る検査装置及び検査方法は、図１０に示される画素回路をもつ画素４０に対しても適用することもできる。本図に示される画素４０は、上記実施の形態における画素３１に、少なくともカップリング・コンデンサ４１が付加されたものに相当する。カップリング・コンデンサ４１は、信号線３２からスイッチ・トランジスタ３４を介して画素４０に送られてきた信号を調整した後に駆動ＴＦＴ３５のゲートに伝達する駆動制御部の一例であり、ここでは、スイッチ・トランジスタ３４のソースと駆動ＴＦＴ３５のゲートとの間に直列に接続されたコンデンサであり、信号線３２からスイッチ・トランジスタ３４を介して画素４０に送られてきた電圧の変化分（交流成分）だけを駆動ＴＦＴ３５のゲートに伝達する。
【００７０】
このような図１０に示される画素４０に対しても、上記実施の形態と同様の検査方法を適用することで、発光素子容量３９の容量（正確には、他の容量に対する容量比）を算出することができる。図１１は、上記実施の形態における図９に対応する説明図であり、この画素４０の容量測定を図３に示される手順で実施した場合における図３の３つの測定ステップＳ１０、Ｓ１１、Ｓ１２のそれぞれにおける画素４０の等価回路図及び容量の計算式を示す図である。
【００７１】
つまり、図３におけるＯＦＦ状態容量測定ステップ（Ｓ１０）では、図１１のステップＳ６５に示される等価回路図のように、カップリング・コンデンサ４１と第１ゲート容量３７との直列接続からなる第３合成容量に充電された電荷が積分回路６３に入力されることになり、この第３合成容量の容量が測定されることになる。従って、図１１のステップＳ６５に示される式７の関係が成り立つことから、演算部５１ｂは、式８を用いて、既知のΔＶ１（つまり、Ｖｗ−Ｖｒ）、及び、測定で得られたΔＱ１（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）から、係数ａ３（第１ゲート容量３７の容量Ｃｇ１に対するカップリング・コンデンサ４１の容量Ｃｇ３の比）を、第１ゲート容量３７の容量Ｃｇ１を含む式（ｆ１（Ｃｇ１））で、算出する。なお、関数ｆ１（）は、式７を係数ａ３について解くことで得られる式の省略表記である。
【００７２】
そして、図３におけるＯＮ状態容量測定ステップ（Ｓ１１）では、図１１のステップＳ６６に示される等価回路図のように、上記第１合成容量とカップリング・コンデンサ４１との直列接続からなる第４合成容量に充電された電荷が積分回路６３に入力されることになり、この第４合成容量の容量が測定されることになる。従って、図１１のステップＳ６６に示される式９の関係が成り立つことから、演算部５１ｂは、式１０を用いて、既知のΔＶ２（つまり、Ｖｗ−Ｖｒ）、測定で得られたΔＱ２（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）、及び、上記ＯＦＦ状態容量測定ステップ（図１１のＳ６５）で得られた係数ａ３から、係数ａ２（第１ゲート容量３７の容量Ｃｇ１に対する第２ゲート容量３８の容量Ｃｇ２の比）を、第１ゲート容量３７の容量Ｃｇ１を含む式（ｆ２（Ｃｇ１））で、算出する。なお、関数ｆ２（）は、式９を係数ａ２について解く（このとき、係数ａ３については上記式８の右辺を代入する）ことで得られる式の省略表記である。
【００７３】
さらに、図３における画素容量測定ステップ（Ｓ１２）では、図１１のステップＳ６７に示される等価回路図のように、上記第２合成容量とカップリング・コンデンサ４１との直列接続からなる第５合成容量に充電された電荷が積分回路６３に入力されることになり、この第５合成容量の容量が測定されることになる。従って、図１１のステップＳ６７に示される式１１の関係が成り立つことから、演算部５１ｂは、式１２を用いて、既知のΔＶ３（つまり、Ｖｗ−Ｖｒ）、測定で得られたΔＱ３（つまり、積分回路６３の出力電圧にフィードバック・コンデンサ６３ｂの容量を乗じた値）、及び、上記ＯＦＦ状態容量測定ステップ（図１１のＳ６５）及び上記ＯＮ状態容量測定ステップ（図１１のＳ６６）で得られた係数ａ３及び係数ａ２から、係数ａｓ（第１ゲート容量３７の容量Ｃｇ１に対する発光素子容量３９の容量Ｃｓａｍｐｌｅの比）を、第１ゲート容量３７の容量Ｃｇ１を含む式（ｆ３（Ｃｇ１））で、算出する。なお、関数ｆ３（）は、式１１を係数ａｓについて解く（このとき、係数ａｘについてはａｘ＝ａ２・ａ３／（ａ２＋ａｓ）の右辺を代入し、係数ａ３及び係数ａ２については上記式８及び式１０の右辺を代入する）ことで得られる式の省略表記である。
【００７４】
以上のようにして、本発明に係る検査装置及び検査方法は、図１０に示される画素回路をもつ画素４０に対しても、発光素子容量３９の容量を特定することができる。より詳しくは、この例では、発光素子容量３９の容量は、その絶対値が特定されるのではなく、他の容量（ここでは、容量Ｃｇ１）に対する相対的な値が特定される。なお、このような発光素子容量３９の相対的な容量であっても、表示パネル３０における各発光素子容量（あるいは、その容量から導かれる膜厚等）のばらつきを評価することができるので、有益な情報であることは言うまでもない。
【００７５】
また上記のように、相対量を求めることを念頭に置けば、図２の回路図において、駆動ＴＦＴ３５と発光素子３６を接続した状態において、駆動ＴＦＴ３５をオフにしたときに観測した容量と、さらに少なくとも駆動ＴＦＴ３５に接続されている電源線と、発光素子３６に接続されている電源線との間に発生する電位差を、発光素子３６の閾値電圧以下に設定した状態において、駆動ＴＦＴ３５をオンにしたときに観測した容量とから、発光素子容量３９の例えば第１ゲート容量に対する比率を算出することもできる。
【００７６】
また、上記実施の形態では、表示パネル３０の製造過程において発光素子容量３９が実装される前と実装された後に容量測定が行われたが、本発明は、表示パネル３０の製造過程への適用に限定されるものではない。たとえば、一旦、発光素子容量３９が実装された表示パネル３０が完成した後であっても、検査のためにサンプリングした表示パネル３０、あるいは、修理を要する表示パネル３０に対して発光素子容量３９と駆動ＴＦＴ３５とを切断することで、上記ＯＦＦ状態容量測定ステップと上記ＯＮ状態容量測定ステップとを実施してもよい。
【００７７】
さらに、上記切断状態は、駆動ＴＦＴ３５と発光素子３６との間に、駆動ＴＦＴ３５と発光素子３６との接続を制御するためのスイッチング素子を設け、このスイッチング素子を制御することで、第２ゲート容量と発光素子容量３９とを電気的に遮断することで実現してもよい。
【００７８】
また、上記実施の形態では、ＯＦＦ状態容量測定ステップを実施した後にＯＮ状態容量測定ステップを実施したが、本発明は、この順序に限られるものではなく、これら２つの測定ステップの先後を入れ替えた順序であってもよい。
【００７９】
また、上記実施の形態では、表示パネル３０に発光素子３６が実装されていない状態のときに、ＯＦＦ状態容量測定ステップとＯＮ状態測定ステップの両方を実施したが、本発明は、必ずしも、これら２つの測定ステップが実施される場合に限られず、これら２つの測定ステップの少なくとも一方が実施されればよい。たとえば、第１ゲート容量３７の容量Ｃｇ１が第２ゲート容量３８の容量Ｃｇ２に比べて無視できるほど小さい場合には、第１ゲート容量３７の容量Ｃｇ１を測定するためのＯＦＦ状態容量測定ステップを省略してもよい。つまり、本発明では、少なくとも上記ＯＮ状態容量測定ステップと上記画素容量測定ステップとが実施されればよい。
【００８０】
また、３つの測定ステップ（図３のステップＳ１０〜Ｓ１２）において、１つの測定ステップが終了し、次の測定ステップを開始する前に、直前の測定ステップで充電された不要な電荷を放電させるステップ（たとえば、駆動ＴＦＴ３５をＯＮさせるとともに、駆動ＴＦＴ３５のゲートを、スイッチ・トランジスタ３４及び信号線３２を介して一定の電位に接続する等の画素リセット）を挿入してもよい。
【００８１】
また、上記実施の形態では、スイッチ・トランジスタ３４及び駆動ＴＦＴ３５がＮＭＯＳトランジスタとして例示したが、これらのトランジスタは、ＰＭＯＳトランジスタであってもよい。いずれのタイプであっても、これらのトランジスタのタイプに応じた制御電圧をゲートに与えて、ＯＮ／ＯＦＦを制御すればよい。
【００８２】
また、上記実施の形態では、本発明に係る検査装置５０には、１個の検査回路６０だけが設けられていたが、本発明は、このような検査回路６０の個数に限定されるものではなく、複数の検査回路が設けられていてもよい。たとえば、８個の検査回路６０を備え、プローブ５３がそれらの８個の検査回路６０のそれぞれを同時かつ異なる８個の画素３１にプロービングする構成を備える検査装置も本発明に含まれる。
【産業上の利用可能性】
【００８３】
本発明は、有機ＥＬ等のアクティブ型表示パネルの検査方法及び検査装置として、特に、有機ＥＬ等の発光素子の容量を正確に測定し、発光素子の膜厚等のばらつきを評価する検査方法及び検査装置として、利用できる。
【符号の説明】
【００８４】
３０    表示パネル
３１、４０    画素
３２    信号線
３３    行選択線
３４    スイッチ・トランジスタ
３５    駆動ＴＦＴ
３６    発光素子
３７    第１ゲート容量
３８    第２ゲート容量
３９    発光素子容量
４１    カップリング・コンデンサ
５０    検査装置
５１    ＰＣ
５１ａ  制御部
５１ｂ  演算部
５２    記憶装置
５３    プローブ
６０    検査回路
６１    選択スイッチ
６２    電圧源
６３    積分回路
６３ａ  演算増幅器
６３ｂ  フィードバック・コンデンサ
６３ｃ  リセットスイッチ
６４    基準電位
【図１】
2011013123.tif 000003
【図２】
2011013123.tif 000004
【図３】
2011013123.tif 000005
【図４】
2011013123.tif 000006
【図５】
2011013123.tif 000007
【図６】
2011013123.tif 000008
【図７】
2011013123.tif 000009
【図８】
2011013123.tif 000010
【図９】
2011013123.tif 000011
【図１０】
2011013123.tif 000012
【図１１】
2011013123.tif 000013
【図１２】
2011013123.tif 000014