(57)【要約】【課題】複数の元画像が所定の方向で連続してなる連続画像を記録媒体に記録させる際に、互いに隣り合う各元画像の間に不必要な隙間が形成されることを抑制する連続画像データを生成できるデータ処理装置、データ処理方法及び記録装置を提供する。【解決手段】切替スイッチ６３に第１の画素群データが入力された場合、ビットシフター６６は、第２の画素群データを、第２画素データが、第１の画素群データにおいて第１画素データが設定される位置よりも下位側に設定されるようにビットシフトする。そして、オア回路６７は、第１の画素群データと、ビットシフト後の第２の画素群データとを合成する。【選択図】図３
2011148133.tif 000002
【特許請求の範囲】
【請求項１】
元画像に対応する元画像データに基づき、元画像が所定の方向に連続して配置された連続画像に対応する連続画像データを生成するデータ生成部と、
前記元画像を構成する複数の画素に対応する各画素データを前記データ生成部に転送するデータ転送部とを備え、
前記データ生成部は、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むＮビットの画素群データを処理する処理部を有してなるデータ処理装置において、
前記処理部は、
一の元画像を構成する複数の画素のうち、前記所定の方向において最も下流側に位置する第１画素に対応する第１画素データを含む第１の画素群データが入力された場合に、
前記一の元画像に前記所定の方向で隣接する次の元画像を構成する複数の画素のうち、前記所定の方向において最も上流側に位置する第２画素に対応する第２画素データを含む第２の画素群データを、前記第２画素データが、前記第１の画素群データにおいて前記第１画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、
前記ビットシフトされた第２の画素群データと前記第１の画素群データとを合成させることを特徴とするデータ処理装置。
【請求項２】
前記処理部は、前記第２の画素群データを下位側にビットシフトさせる回数に関する情報を記憶する情報記憶部と、
前記情報記憶部に記憶される情報に基づき、前記第２の画素群データを下位側にビットシフトさせるシフト部とを有することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記元画像において前記所定の方向に並ぶ複数の画素に対応する画素データの数、及び前記画素群データのビット数に基づき、前記第１の画素群データにおいて前記第１画素データが設定される位置を取得する位置取得部をさらに備え、
前記情報記憶部は、前記位置取得部による取得結果を記憶することを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記処理部は、前記ビットシフトされた第２の画素群データと前記第１の画素群データとを合成させるためのオア回路を有することを特徴とする請求項１〜請求項３のうち何れか一項に記載のデータ処理装置。
【請求項５】
請求項１〜請求項４のうち何れか一項に記載のデータ処理装置と、
前記データ処理装置で生成された連続画像データに基づく前記連続画像を記録媒体に記録させる記録手段と、を備える記録装置。
【請求項６】
元画像に対応する元画像データに基づき、複数の元画像が所定の方向に連続して配置される連続画像に対応する連続画像データを生成するためのデータ処理方法であって、
前記元画像を構成する複数の画素に対応する各画素データを、データ生成部に転送する転送ステップと、
前記所定の方向に並ぶ複数の画素に対応する各画素データを含むＮビットの画素群データの処理を前記データ生成部に実行させる処理ステップとを有し、
前記処理ステップでは、
一の元画像のうち、前記所定の方向において最も下流側に位置する第１画素に対応する第１画素データを含む第１の画素群データの処理を前記データ生成部が行なう場合に、
前記一の元画像に前記所定の方向で隣接する次の元画像のうち、前記所定の方向において最も上流側に位置する第２画素に対応する第２画素データを含む第２の画素群データを、前記第２画素データが、前記第１の画素群データにおいて前記第１画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、
前記ビットシフトした第２の画素群データと前記第１の画素群データとを合成させることを特徴とするデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホストコンピューターから転送された画像データを処理するデータ処理装置、データ処理方法及び該データ処理装置を備える記録装置に関する。
【背景技術】
【０００２】
従来、ホストコンピューターから入力された小型ラベル（画像データ）を記録媒体としての記録用紙に複数記録させる記録装置として、例えば特許文献１に記載の記録装置が提案されている。この特許文献１に記載の記録装置では、記録用紙に記録する小型ラベルの個数及び記録用紙の描画領域の大きさに基づき、各小型ラベルの大きさ及び互いに隣り合う各小型ラベルの間の間隔が調整される。そして、このような調整結果に応じて、記録装置では、記録ヘッド及び用紙搬送装置などが駆動し、記録用紙に複数の小型ラベルが記録される。
【０００３】
また、近年では、図９（ａ）（ｂ）に示すように、短冊状の画像（「元画像」ともいう。）が所定の方向に連続されてなる画像（「連続画像」ともいう。）を記録用紙に記録させる記録装置が知られている。こうした記録装置では、ホストコンピューターから図９（ａ）に示す元画像に対応する元画像データが入力された場合、図９（ｂ）に示す連続画像に対応する連続画像データが生成される。
【０００４】
具体的には、所定の方向（横方向）に並ぶ複数の画素に対応する画素データの各々が、データ転送部（例えば、ＤＭＡＣ）によって、第１記憶領域からデータ生成部に転送される。すると、データ生成部では、図１０に示すように、所定の方向で連続する複数の画素に対応する各画素データを含むＮビット（例えば、３２ビット（bit ））の画素群データが順次生成される。そして、データ生成部からは、生成された各画素群データが第２記憶領域に出力されることにより、連続画像データが生成される。こうした連続画像データは、第２記憶領域から印刷処理部に転送され、記録用紙に連続画像が記録されていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−３０１４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、元画像において所定の方向に並ぶ全ての画素に対応する画素データの総数は、画素群データを構成するビット数Ｎ（例えば、３２）の倍数であるとは限らない。この場合、連続する元画像のうち一の元画像に相当する一の元画像データを構成する各画素データのうち、次の元画像側に位置する第１画素に対応する第１画素データを含む第１の画素群データの下位側の位置には、図１１に示すように、一の元画像データを構成する画素データが記憶されていないことがある。
【０００７】
そのため、上記第１の画素群データと、一の元画像に所定の方向で隣接する次の元画像に対応する次の元画像データを構成する第２の画素群データとを並べて生成された連続画像データは、一の元画像と次の元画像との間に不必要な空白が形成された連続画像のデータとなる。こうした連続画像データを用いて記録用紙に記録処理を行なわせた場合には、各元画像の間に形成される不必要な隙間の間隔分、記録用紙の使用量が不必要に増加する問題があった。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、複数の元画像が所定の方向で連続してなる連続画像を記録媒体に記録させる際に、互いに隣り合う各元画像の間に不必要な隙間が形成されることを抑制する連続画像データを生成できるデータ処理装置、データ処理方法及び記録装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のデータ処理装置は、元画像に対応する元画像データに基づき、元画像が所定の方向に連続して配置された連続画像に対応する連続画像データを生成するデータ生成部と、前記元画像を構成する複数の画素に対応する各画素データを前記データ生成部に転送するデータ転送部とを備え、前記データ生成部は、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むＮビットの画素群データを処理する処理部を有してなるデータ処理装置において、前記処理部は、一の元画像を構成する複数の画素のうち、前記所定の方向において最も下流側に位置する第１画素に対応する第１画素データを含む第１の画素群データが入力された場合に、前記一の元画像に前記所定の方向で隣接する次の元画像を構成する複数の画素のうち、前記所定の方向において最も上流側に位置する第２画素に対応する第２画素データを含む第２の画素群データを、前記第２画素データが、前記第１の画素群データにおいて前記第１画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、前記ビットシフトされた第２の画素群データと前記第１の画素群データとを合成させる。
【００１０】
上記構成によれば、第１の画素群データがデータ生成部の処理部に入力された場合、第２の画素群データは、その第２画素データが、第１の画素群データにおいて第１画素データが設定される位置よりも下位側に設定されるようにビットシフトされる。そして、ビットシフト後の第２の画素群データと第１の画素群データとが合成される。こうした処理によって連続画像データが生成されるため、該連続画像データに基づき記録処理された一の元画像と次の元画像との間には、不必要な隙間が形成されない。したがって、複数の元画像が所定の方向で連続してなる連続画像を記録媒体に記録させる際に、互いに隣り合う各元画像の間に不必要な隙間が形成されることを抑制する連続画像データを生成できる。
【００１１】
本発明のデータ処理装置において、前記処理部は、前記第２の画素群データを下位側にビットシフトさせる回数に関する情報を記憶する情報記憶部と、前記情報記憶部に記憶される情報に基づき、前記第２の画素群データを下位側にビットシフトさせるシフト部とを有する。
【００１２】
上記構成によれば、処理部は、情報記憶部に記憶される情報に基づき第２の画素群データを下位側にビットシフトさせる。そのため、第１の画素群データにおいて第１画素データが設定される位置を処理部で検索する必要がない分、第２の画素群データを速やかにビットシフトさせることができ、ひいては連続画像データを速やかに生成することができる。
【００１３】
本発明のデータ処理装置は、前記元画像において前記所定の方向に並ぶ複数の画素に対応する画素データの数、及び前記画素群データのビット数に基づき、前記第１の画素群データにおいて前記第１画素データが設定される位置を取得する位置取得部をさらに備え、前記情報記憶部は、前記位置取得部による取得結果を記憶する。
【００１４】
上記構成によれば、第１の画素群データにおいて第１画素データが設定される位置は、データ生成部とは別に設けられた位置取得部によって取得される。そのため、第１の画素群データにおいて第１画素データが設定される位置をデータ生成部で検索しなくてもよい分、連続画像データを速やかに生成させることができる。
【００１５】
本発明のデータ処理装置において、前記処理部は、前記ビットシフトされた第２の画素群データと前記第１の画素群データとを合成させるためのオア回路を有する。
上記構成によれば、ビットシフトされた第２の画素群データと第１の画素群データとの合成処理は、オア回路で行なわれる。そのため、ＣＰＵなどのソフトウェアによって合成を行なう場合と比較して、ビットシフトされた第２の画素群データと第１の画素群データとの合成を速やかに行なうことができる。よって、連続画像データを速やかに生成させることができる。
【００１６】
本発明の記録装置は、上記のデータ処理装置と、前記データ処理装置で生成された連続画像データに基づく前記連続画像を記録媒体に記録させる記録手段と、を備える。
上記構成によれば、データ処理装置によって生成された連続画像データに基づき記録媒体に対して記録処理が行なわれる。そのため、所定方向で互いに隣り合う各元画像の間に不必要な隙間が形成されることが抑制される。したがって、各元画像の間に不必要な隙間が形成されない分、又は不必要な隙間を狭くできる分、連続画像が形成される記録媒体の使用量を低減できる。
【００１７】
一方、本発明のデータ処理方法は、元画像に対応する元画像データに基づき、複数の元画像が所定の方向に連続して配置される連続画像に対応する連続画像データを生成するためのデータ処理方法であって、前記元画像を構成する複数の画素に対応する各画素データを、データ生成部に転送する転送ステップと、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むＮビットの画素群データの処理を前記データ生成部に実行させる処理ステップとを有し、前記処理ステップでは、一の元画像のうち、前記所定の方向において最も下流側に位置する第１画素に対応する第１画素データを含む第１の画素群データの処理を前記データ生成部が行なう場合に、前記一の元画像に前記所定の方向で隣接する次の元画像のうち、前記所定の方向において最も上流側に位置する第２画素に対応する第２画素データを含む第２の画素群データを、前記第２画素データが、前記第１の画素群データにおいて前記第１画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、前記ビットシフトした第２の画素群データと前記第１の画素群データとを合成させる。
【００１８】
上記構成によれば、上記データ処理装置と同等の効果を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態におけるインクジェット式プリンターを模式的に示す側面図。
【図２】（ａ）は元画像を示す模式図、（ｂ）は連続画像を示す模式図。
【図３】制御装置の電気的構成の要部を示すブロック図。
【図４】元画像が複数の画素を有することを説明する模式図。
【図５】（ａ）は第１記憶領域に記憶される画素データの順番を説明する模式図、（ｂ）は第２記憶領域に記憶される画素データの順番を説明する模式図、（ｃ）は第３記憶領域に記憶される画素データの順番を説明する模式図。
【図６】第１の画素群データを説明する模式図。
【図７】第２の画素群データがビットシフトされる様子を説明する模式図。
【図８】各画素群データのオア処理を説明する模式図。
【図９】（ａ）は元画像を示す模式図、（ｂ）は連続画像を示す模式図。
【図１０】従来において元画像データに基づき生成された連続画像データを用いて記録処理された連続画像を説明する模式図。
【図１１】第１の画素群データを説明する模式図。
【発明を実施するための形態】
【００２０】
以下、本発明をラテラル方式のインクジェット式プリンターに具体化した一実施形態を図１〜図８に従って説明する。なお、以下における明細書中の説明において「左右方向」、「上下方向」、「前後方向」をいう場合は、図１の図面に矢印で示した方向を基準として示すものとする。
【００２１】
図１に示すように、記録装置としてのインクジェット式プリンター１１は、直方体状の本体ケース１２を備えている。この本体ケース１２内には、長尺状の連続紙（記録媒体）１３を繰り出す繰り出し部１４と、その連続紙１３にインクの噴射により印刷が施される印刷室１５と、その印刷によりインクが付着した連続紙１３に乾燥処理を施す乾燥装置１６と、そのように乾燥処理が施された連続紙１３を巻き取る巻き取り部１７とが設けられている。
【００２２】
すなわち、本体ケース１２内における上下方向の中央部よりもやや上寄りの位置には、本体ケース１２内を上下に区画する平板状の基台１８が設けられており、この基台１８よりも上側の領域が矩形板状のプラテン１９を基台１８上に支持してなる印刷室１５となっている。そして、基台１８よりも下側の領域において、連続紙１３の搬送方向で上流側となる左側寄りの位置に、繰り出し部１４が配設されると共に、下流側となる右側寄りの位置に、乾燥装置１６及び巻き取り部１７が配設されている。
【００２３】
繰り出し部１４には、前後方向に延びる巻き軸２０が回転自在に設けられ、その巻き軸２０に対して連続紙１３が予めロール状に巻かれた状態で巻き軸２０と一体回転可能に支持されている。すなわち、連続紙１３は、巻き軸２０が回転することにより、繰り出し部１４から繰り出されて搬送方向の下流側に搬送される。また、繰り出し部１４の右側方には、巻き軸２０から繰り出された連続紙１３を右側下方から巻き掛けることにより、その連続紙１３の搬送方向を鉛直上方向に変換する第１ローラー２１が巻き軸２０と平行な態様で前後方向に延びるように設けられている。
【００２４】
一方、印刷室１５内において、プラテン１９の左側であって第１ローラー２１と上下方向で対応する位置には、第２ローラー２２が下側の第１ローラー２１と平行な態様で前後方向に延びるように設けられている。そして、第１ローラー２１によって搬送方向が鉛直上方向に変換された連続紙１３は、この第２ローラー２２に左側下方から巻き掛けられることにより、その搬送方向が水平右方向に変換されてプラテン１９の上面に摺接する。
【００２５】
また、印刷室１５内において、プラテン１９の右側には、プラテン１９を挟んで左側の第２ローラー２２と左右方向で対向する第３ローラー２３が第２ローラー２２と平行な態様で前後方向に延びるように設けられている。なお、第２ローラー２２及び第３ローラー２３は、各々の周面の頂部がプラテン１９の上面と同一高さとなるように各々の設置される位置が調整されている。
【００２６】
そのため、印刷室１５内で左側の第２ローラー２２により搬送方向が水平右方向に変換された連続紙１３は、プラテン１９の上面に摺接しつつ下流側となる右側に搬送された後、第３ローラー２３に右側上方から巻き掛けられることにより搬送方向が鉛直下方向に変換されて基台１８よりも下側の乾燥装置１６に向けて搬送される。そして、乾燥装置１６内を通過することにより乾燥処理を施された連続紙１３は、更に鉛直下方向に搬送される。
【００２７】
乾燥装置１６の下方には、乾燥装置１６内を通過して鉛直下方向に搬送される連続紙１３を左側上方から巻き掛けることにより、その連続紙１３の搬送方向を水平右方向に変換する第４ローラー２４が前後方向に延びるように設けられ、この第４ローラー２４の右側に巻き取り部１７が配設されている。そして、巻き取り部１７には、第４ローラー２４と平行な態様で前後方向に延びる巻き取り軸２５が搬送モーター１７Ａ（図３参照）の駆動力に基づいて回転するように設けられ、この巻き取り軸２５に対して連続紙１３の搬送方向下流端となる先端が巻きつけられている。
【００２８】
印刷室１５内におけるプラテン１９の前後両側には、左右方向に延びるガイドレール２６（図１では二点鎖線で示す。）が対をなすように設けられている。ガイドレール２６の上面はプラテン１９の上面よりも高くなっており、両ガイドレール２６の上面には、矩形状のキャリッジ２７がキャリッジモーター２７Ａ（図３参照）の駆動に基づき両ガイドレール２６に沿って左右方向への往復移動可能な状態で支持されている。そして、このキャリッジ２７の下面側には支持板２８を介して複数（図１では２つのみ図示）の記録ヘッド（記録手段）２９が支持されている。
【００２９】
印刷室１５内においては、プラテン１９の左端から右端までの一定範囲が印刷領域とされており、この印刷領域単位で連続紙１３は間欠的に搬送される。そして、この印刷領域単位での間欠搬送によってプラテン１９上に停止した状態にある連続紙１３に対してキャリッジ２７の往復移動に伴い記録ヘッド２９からインクが噴射されることで連続紙１３に対して印刷が施される。また、印刷室１５内において、第３ローラー２３よりも右側となる非印刷領域には、非印刷時に記録ヘッド２９のメンテナンスを行うためのメンテナンス機構３０が設けられている。
【００３０】
本実施形態のインクジェット式プリンター１１では、図示しないホストコンピューターから図２（ａ）に示す元画像に対応する元画像データが入力された場合、Ｍ個（図２（ａ）（ｂ）では３個）の元画像が所定の方向（図２における左右方向）に連続して配置される図２（ｂ）に示す連続画像に対応する連続画像データが生成される。そして、連続画像データに基づいた記録処理が行なわれる。つまり、図２（ａ）（ｂ）に示すように、元画像に対応する元画像データをホストコンピューター側から受信することによって、インクジェット式プリンター１１は、連続紙１３に連続画像を記録する。
【００３１】
元画像は、図４に示すように、横方向（所定の方向）に連続するｍ個（ｍはＮ（例えば３２）よりも大きい自然数）の画素で構成される画素列が縦方向にｎ列（ｎは１以上の自然数）並んで構成されている。すなわち、元画像は、二次元的に配置される複数個（即ち、ｍ×ｎ個）の画素で構成されている。そして、図４で最上位に位置する画素列を構成する各画素は、左から順に、画素Ａ１１，Ａ１２，・・・，Ａ１ｍと示される。また、図４で上から２番目に位置する画素列を構成する各画素は、左から順に、画素Ａ２１，Ａ２２，・・・，Ａ２ｍと示される。また、図４で上からｎ番目に位置する画素列を構成する各画素は、左から順に、画素Ａｎ１，Ａｎ２，・・・，Ａｎｍと示される。したがって、本実施形態では、図４において最も右側に位置する画素Ａ１ｍ，Ａ２ｍ，・・・，Ａｎｍが第１画素であり、図４において最も左側に位置する画素Ａ１１，Ａ２１，・・・，Ａｎ１が第２画素である。
【００３２】
そして、各画素Ａ１１〜Ａｎｍに対応する複数の画素データは、対応する画素の色情報をそれぞれ含んでいる。すなわち、各画素データは、２進数表示する場合、「０（零）」又は「１」で表現される。また、元画像に対応する元画像データは、各画素Ａ１１〜Ａｎｍに対応する複数の画素データで構成されており、「０（零）」及び「１」が組み合わされたデータである。さらに、「連続画像に対応する連続画像データ」とは、Ｍ個分の元画像データで構成されている。
【００３３】
次に、本実施形態のインクジェット式プリンター１１の電気的構成のうち、ホストコンピューターから受信した元画像データに基づき連続画像を連続紙１３に記録するために必要な電気的構成を中心に説明する。
【００３４】
図３に示すように、インクジェット式プリンター１１の制御装置（データ処理装置）４０は、インターフェース４１、第１記憶領域４２、ＤＭＡＣ（Direct Memory Access Controller）４３、第２記憶領域４４、縦横変換回路４５、第３記憶領域４６、ＡＳＩＣ（Application Specific ＩＣ（特定用途向けＩＣ））４７、ＣＰＵ４８及びデータ生成部としてのデータ生成回路４９（図２では破線で囲まれた部分）を備えている。また、制御装置４０には、ヘッド用ドライバー５０、キャリッジ用ドライバー５１及び搬送用ドライバー５２が設けられている。
【００３５】
第１記憶領域４２は、ＲＡＭ又は不揮発性のメモリー（一例として、ＥＥＰＲＯＭ）を有している。こうした第１記憶領域４２には、インターフェース４１を介してホストコンピューターから受信された元画像データが記憶される。具体的には、第１記憶領域４２には、図５（ａ）に示すように、画素Ａ１１，Ａ１２，・・・，Ａ１ｍ，Ａ２１，・・・，Ａｎ１，・・・，Ａｎｍに対応する各画素データがアドレス順に記憶される。換言すると、第１記憶領域４２には、各画素（例えば、画素Ａ１１〜Ａ１ｍ）に対応する各画素データが画素列毎に寄り集まって記憶される。
【００３６】
図３に戻り、ＤＭＡＣ４３は、後述するＣＰＵ４８からの転送指示に従い第１記憶領域４２に記憶された各画素データをデータ生成回路４９に転送させると共に、該データ生成回路４９から出力されたデータを第２記憶領域４４に記憶させる。こうしたＤＭＡＣ４３は、ＣＰＵ４８から入力された情報、即ち第１記憶領域４２からの転送開始位置である先頭アドレスと、データ生成回路４９に転送させる画素データのデータ数（「転送データ長」ともいう。）とを記憶する図示しない記憶部（一例として、レジスター）を有している。そして、ＤＭＡＣ４３は、その記憶部に情報が設定された場合、上記先頭アドレスに記憶される画素データ（例えば、画素Ａ１１に対応する画素データ）を先頭とする複数の画素データを第１記憶領域４２からデータ生成回路４９に順次転送させる。したがって、本実施形態では、ＤＭＡＣ４３が、データ転送部として機能する。
【００３７】
第２記憶領域４４は、連続画像データを記憶する記憶領域であって、ＲＡＭ又は不揮発性のメモリーを有している。こうした第２記憶領域４４には、データ生成回路４９から出力されたデータが順番に記憶される。すなわち、第２記憶領域４４には、図５（ｂ）に示すように、連続画像データを構成する各画素データが、画素列毎に順番に記憶される。第２記憶領域４４の先頭アドレスには画素Ａ１１に対応する画素データが記憶され、次のアドレスには画素Ａ１２に対応する画素データが記憶される。また、画素Ａ１ｍに対応する画素データが記憶されたアドレスの次のアドレスには、画素Ａ１１に対応する画素データが記憶される。また、連続画像の横方向における最下流の画素Ａ１ｍに対応する画素データが記憶されたアドレスの次のアドレスには、２つ目の画素列において横方向における最上流の画素Ａ２１に対応する画素データが記憶される。そして、第２記憶領域４４の最後のアドレスには、連続画像の横方向及び縦方向における最下流（図２（ｂ）では右下）の画素Ａｎｍに対応する画素データが記憶される。なお、本実施形態では、第２記憶領域４４に記憶される連続画像データを、「横方向に連続する連続画像データ」ともいう。
【００３８】
図３に戻り、縦横変換回路４５は、第２記憶領域４４に記憶される横方向に連続する連続画像データを、縦方向に連続する連続画像データに変換する変換処理を行ない、変換処理後の連続画像データを第３記憶領域４６に記憶させる。なお、「縦方向に連続する連続画像データ」とは、縦方向に連続するｎ個の画素データで構成されるデータの集まりが、順番に複数個並んだデータを示している。
【００３９】
第３記憶領域４６は、ＲＡＭ又は不揮発性のメモリーを有している。こうした第３記憶領域４６には、縦方向に連続する連続画像データが記憶される。具体的には、図５（ｃ）に示すように、第３記憶領域４６の先頭アドレスには画素Ａ１１に対応する画素データが記憶され、次のアドレスには画素Ａ２１に対応する画素データが記憶される。また、画素Ａｎ１に対応する画素データが記憶されたアドレスの次のアドレスには、画素Ａ１２に対応する画素データが記憶され、さらに次のアドレスには、画素Ａ２２に対応する画素データが記憶される。そして、最後のアドレスには、連続画像の横方向及び縦方向における最下流（図２（ｂ）では右下）の画素Ａｎｍに対応する画素データが記憶される。
【００４０】
図３に戻り、ＡＳＩＣ４７は、第３記憶領域４６に記憶された連続画像データを、記録ヘッド２９のノズルからインク滴を吐出させる際の吐出信号となる所定階調値のビットマップデータに変換する画像処理を行なう。また、ＡＳＩＣ４７には、ヘッド用ドライバー５０が接続されている。そして、ＡＳＩＣ４７は、ヘッド用ドライバー５０を介して記録ヘッド２９を制御してノズルからインク滴を吐出させる。
【００４１】
ＣＰＵ４８には、搬送用ドライバー５２及びキャリッジ用ドライバー５１が接続されている。そして、ＣＰＵ４８は、搬送用ドライバー５２を介して搬送モーター１７Ａの駆動を制御して巻き取り部１７を駆動させる。また、ＣＰＵ４８は、キャリッジ用ドライバー５１を介してキャリッジモーター２７Ａの駆動を制御してキャリッジ２７を左右方向（又は前後方向（図１において紙面と直交する方向））に移動させる。
【００４２】
また、ＣＰＵ４８は、第１記憶領域４２に元画像データが記憶された場合、元画像の横方向に並ぶ各画素（例えば、画素Ａ１１〜Ａ１ｍ）に対応する各画素データのデータ数を取得する。また、ＣＰＵ４８は、ＤＭＡＣ４３に複数の画素データを第１記憶領域４２からデータ生成回路４９に転送させる場合に、最初に転送させる画素データを選択すると共に、該画素データが記憶される第１記憶領域４２の先頭アドレスと、連続して転送させる画素データのデータ数（即ち、転送データ長）とを設定する。そして、ＣＰＵ４８は、先頭アドレス及び転送データ長を含む情報及び転送指示をＤＭＡＣ４３に出力すると共に、転送データ長に関する信号を後述する主制御部６８に出力する。したがって、本実施形態では、ＣＰＵ４８が、第１記憶領域４２から読み出される各画素データのうち最初に読み出される画素データと、読み出す画素データの数とを特定する情報をＤＭＡＣ４３に出力する情報出力部としても機能する。
【００４３】
また、ＣＰＵ４８は、ＤＭＡＣ４３に転送させる画素データのデータ数を後述する画素群データのビット数Ｎ（一例として３２）で除算し、このときの余りα（図２参照）を取得する。そして、ＣＰＵ４８は、ビット数Ｎから余りαを減算した減算結果を所定値（Ｎ−α）として後述するデータ生成回路４９のレジスター６５に記憶させる。この所定値（Ｎ−α）は、後述する第２の画素群データを下位側にビットシフトさせる回数を特定するものである。したがって、本実施形態では、ＣＰＵ４８が、位置取得部としても機能する。
【００４４】
また、ＣＰＵ４８は、第２記憶領域４４に連続画像データを構成する全ての画素データが記憶された場合、縦横変換回路４５に対して上記変換処理を実行させる旨の変換指示を出力する。また、ＣＰＵ４８は、第３記憶領域４６に変換処理後の連続画像データが記憶された場合、ＡＳＩＣ４７に対して上記画像処理を実行させる旨の制御指令を出力し、ＡＳＩＣ４７と協働して連続紙１３への記録処理を行なう。
【００４５】
次に、データ生成回路４９について説明する。なお、図６〜図８は、少なくとも一つの画素データを含むＮビット（３２ビット）の画素群データを示している。そして、斜線やドットなどのハッチングが施された部分は画素データが設定された部分を示す一方、ハッチングの施されていない部分は画素データが設定されていない部分を示している。
【００４６】
データ生成回路４９は、第１記憶領域４２から入力された画素データが一時的に保存される入力バッファー６０と、入力バッファー６０から出力されたデータを処理する処理部６１（図３では一点鎖線で囲まれた部分）と、処理部６１で処理されたデータが一時的に保存される出力バッファー６２とを備えている。
【００４７】
入力バッファー６０は、Ｎビット（例えば３２ビット）のレジスター（図示略）を有しており、該レジスターには、入力バッファー６０に転送された各画素データが上位ビットから順番に設定される。そして、レジスターの最下位ビットに画素データが設定された場合、入力バッファー６０からは、そのレジスターに設定されるＮ個の画素データからなる画素群データが、処理部６１の後述する切替スイッチ６３に転送される。また、入力バッファー６０で生成される画素群データのうち、画素Ａ１１，Ａ２１〜Ａｎ１に対応する第２画素データが最上位に設定される第２の画素群データは、切替スイッチ６３だけではなく、メモリー６４にも転送されて上書き記憶される。
【００４８】
また、入力バッファー６０のレジスターには、画素（第１画素）Ａ１ｍ〜Ａｎｍに対応する第１画素データが設定されることがある。こうした第１画素データは、上記余りαが「０（零）」ではない場合、レジスターの最下位ビットに設定されない。この場合、レジスターにおいて第１画素データが設定されたビットよりも下位側のビットには、データが設定されない、即ち「０（零）」が設定される（図１１参照）。そして、第１画素データがレジスターに設定された場合、入力バッファー６０には、処理部６１の後述する主制御部６８から切替信号Ｓｇｎが入力される。すると、入力バッファー６０からは、第１画素データを含むＮビットの第１の画素群データが切替スイッチ６３に出力される。この第１の画素群データにおいて、第１画素データが設定される所定位置と該所定位置よりも上位側には画素データが設定される一方で、所定位置よりも下位側には画素データが設定されていない。
【００４９】
出力バッファー６２は、Ｎビット（例えば３２ビット）のレジスター（図示略）を有しており、該レジスターには、後述する切替スイッチ６３又はオア回路６７から出力された画素群データが設定される。そして、出力バッファー６２からは、レジスターに設定された画素群データが上位ビットから第２記憶領域４４に転送される。
【００５０】
処理部６１は、切替スイッチ６３、メモリー６４、レジスター６５、ビットシフター６６、オア回路６７及び主制御部６８を備えている。
切替スイッチ６３は、主制御部６８からの切替信号Ｓｇｎに基づき、データの出力先を出力バッファー６２又はオア回路６７に切り替えるスイッチング素子を有している。具体的には、切替スイッチ６３は、主制御部６８から切替信号Ｓｇｎが入力されない場合には画素群データを出力バッファー６２に出力する。一方、切替スイッチ６３は、主制御部６８から切替信号Ｓｇｎが入力された場合には、画素群データをオア回路６７に出力すると共に、画素群データをオア回路６７に出力した旨を示す信号（「出力済み信号」ともいう。）を主制御部６８に出力する。
【００５１】
メモリー６４には、入力バッファー６０から入力された第２の画素群データが記憶される。レジスター６５は、ＣＰＵ４８から入力された上記所定値（Ｎ−α）を示す情報、即ちメモリー６４に記憶される第２の画素群データをビットシフトさせる回数に関する情報を記憶する。したがって、本実施形態では、レジスター６５が、情報記憶部として機能する。そして、メモリー６４及びレジスター６５からは、主制御部６８から切替信号Ｓｇｎが入力された場合に、第２の画素群データ及び上記情報をビットシフター６６にそれぞれ出力する。
【００５２】
ビットシフター６６は、メモリー６４から入力された第２の画素群データを記憶する図示しないレジスターを有している。そして、ビットシフター６６は、レジスター６５から入力された情報に基づき第２の画素群データを下位側にビットシフトさせる。一例として、画素群データのビット数Ｎが「３２」であって且つレジスター６５から入力された余りαが「３」である場合、ビットシフター６６は、図７に示すように、レジスターに設定される第２の画素群データを下位側に２９回（即ち、Ｎ−α回）ビットシフトさせる。その結果、ビットシフト後の第２の画素群データの上位２９個（即ち、（Ｎ−α）個）の各位置には「０（零）」がそれぞれ設定される。したがって、本実施形態では、ビットシフター６６が、シフト部として機能する。
【００５３】
図３に戻り、オア回路６７は、切替スイッチ６３から入力された第１の画素群データを記憶する図示しない第１レジスターと、ビットシフター６６から入力された第２の画素群データを記憶する図示しない第２レジスターとを有している。そして、オア回路６７は、各レジスターに設定された各画素群データを合成させ、Ｎビットの合成画素群データを生成する。具体的には、オア回路６７は、図８に示すように、各画素群データをオア処理することにより合成画素群データを生成し、該合成画素群データを出力バッファー６２に出力する。
【００５４】
図３に戻り、主制御部６８は、入力バッファー６０に転送される画素データの数を計数するカウンター（図示略）と、ＣＰＵ４８から入力された情報（即ち、データ生成回路４９に転送させる画素データのデータ数を示す情報）を記憶するレジスター（図示略）とを有している。そして、主制御部６８からは、カウンターによる計数結果が、レジスターに記憶されるデータ数になった場合に、切替信号Ｓｇｎを入力バッファー６０、切替スイッチ６３、メモリー６４及びレジスター６５に出力する。なお、主制御部６８は、上記出力済み信号が切替スイッチ６３から出力された場合に、入力バッファー６０、切替スイッチ６３、メモリー６４及びレジスター６５への切替信号Ｓｇｎの出力を停止する。
【００５５】
次に、元画像データに基づき連続画像データを生成するためのデータ処理方法について説明する。
さて、第１記憶領域４２に元画像データが入力された場合、ＣＰＵ４８は、元画像の一つの画素列を構成する各画素に対応する各画素データのデータ数を取得する。続いて、ＣＰＵ４８は、第１記憶領域４２において画素Ａ１１に対応する画素データが記憶される先頭アドレスと、画素Ａ１１に対応する画素データから画素Ａ１ｍに対応する画素データまでの転送データ長とを設定する。また、ＣＰＵ４８は、設定した転送データ長に基づき余りα及び所定値（Ｎ−α）を取得する。そして、ＣＰＵ４８は、先頭アドレス及び転送データ長を含む情報をＤＭＡＣ４３に出力すると共に、転送データ長に関する情報を主制御部６８に出力し、さらに、所定値（Ｎ−α）をデータ生成回路４９のレジスター６５に記憶させる。すると、ＤＭＡＣ４３の図示しない記憶部には、ＣＰＵ４８から入力した情報が記憶され、ＤＭＡＣ４３は、画素Ａ１１〜Ａ１ｍに対応する各画素データを、アドレス順にデータ生成回路４９に順次転送させる（転送ステップ）。
【００５６】
データ生成回路４９において、入力バッファー６０の図示しないレジスターには、ＤＭＡＣ４３によって転送される各画素データが順次記憶される。すなわち、レジスターの最上位ビットには、画素Ａ１１に対応する画素データが記憶され、次のビットには、画素Ａ１２に対応する画素データが記憶される。そして、レジスターの各ビットに画素データがそれぞれ記憶されると、入力バッファー６０からは、レジスターに記憶された各画素データからなる第２の画素群データがメモリー６４及び切替スイッチ６３に出力される。そして、メモリー６４には、第２の画素群データが記憶される。また、この段階では切替スイッチ６３に主制御部６８から切替信号Ｓｇｎが入力されていないため、切替スイッチ６３からは、入力バッファー６０から入力された第２の画素群データが出力バッファー６２に出力される。すると、出力バッファー６２からは、第２の画素群データが第２記憶領域４４に転送され、第２記憶領域４４には、第２の画素群データを構成する各画素データが記憶される。
【００５７】
一方、第２の画素群データをメモリー６４及び切替スイッチ６３に出力した入力バッファー６０のレジスターには、第２の画素群データを構成する各画素データの次の画素データが順次記憶される。そして、入力バッファー６０では、第２の画素群データに続く次の画素群データが生成され、入力バッファー６０からは、該画素群データが切替スイッチ６３に出力される。すると、切替スイッチ６３からは画素群データが出力バッファー６２に出力され、該出力バッファー６２からは画素群データが第２記憶領域４４に転送される。このように、データ生成回路４９では、入力バッファー６０に転送される各画素データからなる画素群データは、切替スイッチ６３を介して出力バッファー６２に出力され、該出力バッファー６２から第２記憶領域４４に転送される（処理ステップ）。
【００５８】
そして、ＤＭＡＣ４３によって、入力バッファー６０に画素Ａ１ｍに対応する画素データが転送されるタイミングで、主制御部６８からは、入力バッファー６０、切替スイッチ６３、メモリー６４及びレジスター６５に切替信号Ｓｇｎが出力される。すると、入力バッファー６０からは、そのレジスターの最下位ビットに画素データが記憶されていなくても、画素Ａ１ｍに対応する画素データを有する第１の画素群データが切替スイッチ６３に出力される（図６参照）。そして、切替スイッチ６３からは、主制御部６８からの切替信号Ｓｇｎによって、第１の画素群データがオア回路６７に出力され、該第１の画素群データはオア回路６７の第１レジスターに記憶される。
【００５９】
また、メモリー６４からは、主制御部６８からの切替信号Ｓｇｎによって、第２の画素群データがビットシフター６６に出力されると共に、レジスター６５からは、ＣＰＵ４８から入力された情報がビットシフター６６に出力される。すると、ビットシフター６６のレジスターに記憶された第２の画素群データは、画素Ａ１１に対応する画素データが、第１の画素群データにおいて画素Ａ１ｍに対応する画素データが設定される位置の下位側に位置するようにビットシフトされる（図７参照）。一例として、第１の画素群データにおいて画素Ａ１ｍに対応する画素データが上位側から３番目の位置に設定される場合、第２の画素群データは、最上位に位置する画素データ（即ち、画素Ａ１１に対応する画素データ）が４番目の位置に設定されるようにビットシフトされる。その後、ビットシフト後の第２の画素群データは、ビットシフター６６からオア回路６７に出力され、該オア回路６７の第２レジスターに記憶される。
【００６０】
その後、オア回路６７は、第１レジスターに記憶される第１の画素群データと、第２レジスターに記憶されるビットシフト後の第２の画素群データとをオア処理させる（図８参照）。すると、上位には第１の画素群データに含まれる画素データが設定され、下位にはビットシフト後の第２の画素群データに含まれる画素データが設定されてなる合成画素群データが生成される。その結果、合成画素群データにおいて、画素Ａ１１に対応する画素データは、画素Ａ１ｍに対応する画素データの次の位置に配置される。そして、この合成画素群データは、出力バッファー６２に出力され、該出力バッファー６２から第２記憶領域４４に転送される（生成ステップ）。
【００６１】
一方、ＣＰＵ４８からは、ＤＭＡＣ４３による各画素データの転送処理が完了したタイミングで、次にデータ生成回路４９に転送される各画素データに関する情報をＤＭＡＣ４３に出力する。具体的には、ＣＰＵ４８は、第１記憶領域４２において画素Ａ１１に対応する画素データよりも余りα分だけ下位のアドレスに記憶される画素データが先頭となるように、先頭アドレスを設定すると共に、転送データ長を設定する。一例として、余りαが「３」である場合、先頭アドレスは画素Ａ１４に対応する画素データが記憶されたアドレスに設定されると共に、転送データ長は、画素Ａ１４〜Ａ１ｍに対応する各画素データ分の長さに設定される。そして、ＣＰＵ４８は、新たに設定した先頭アドレスと転送データ長とを含む情報をＤＭＡＣ４３に出力する。
【００６２】
また、ＣＰＵ４８は、新たに設定した転送データ長から画素群データのビット数Ｎで除算し、このときの余りα及び所定値（Ｎ−α）を新たに取得する。そして、ＣＰＵ４８は、新たに取得した所定値（Ｎ−α）をデータ生成回路４９のレジスター６５に記憶させると共に、新たに設定した転送データ長に関する信号を主制御部６８に出力する。すると、データ生成回路４９では、上述したデータ処理方法と同等の方法で、複数の画素群データが生成されて第２記憶領域４４に転送される（転送ステップ）。
【００６３】
また、連続画像において最上位の画素列に対応する各画素データが第２記憶領域４４に記憶されると、制御装置４０では、２番目に上の画素列に対応する各画素データに関して処理がなされる。そして、連続画像において最下位の画素列に対応する各画素データが第２記憶領域４４に記憶されると、データ生成回路４９によるデータ処理が完了される（生成ステップ）。
【００６４】
その後、第２記憶領域４４に記憶される連続画像データは、縦横変換回路４５によって変換処理が行なわれ、変換処理後の連続画像データは、第３記憶領域４６に記憶される。続いて、ＣＰＵ４８及びＡＳＩＣ４７の協働によって、記録ヘッド２９、キャリッジ２７及び巻き取り部１７が駆動することにより、連続紙１３には、連続画像が記憶される。
【００６５】
上記実施形態によれば、以下のような効果を得ることができる。
（１）第１の画素群データが切替スイッチ６３に入力された場合、メモリー６４に記憶される第２の画素群データは、第２画素データが、第１の画素群データにおいて第１画素データが設定される位置よりも下位側に設定されるようにビットシフトされる。そして、ビットシフト後の第２の画素群データと第１の画素群データとを合成した合成画素群データが生成される。こうした合成画素群データを用いて連続画像データが生成される。よって、第２記憶領域４４において、第１画素データが記憶されたアドレスの次のアドレスには、第２画素データが記憶される。そのため、こうした連続画像データに基づき連続紙１３に記録される連続画像を構成する一の元画像と横方向で隣接する次の元画像との間に、不必要な隙間が形成されることを抑制できる。したがって、連続画像を構成する各元画像の間に不必要な隙間が形成されない分、連続画像が形成される連続紙１３の使用量を低減できる。
【００６６】
（２）ビットシフター６６は、レジスター６５に記憶される情報（所定値（Ｎ−α））に基づき第２の画素群データを下位側にビットシフトさせる。そのため、第１の画素群データが切替スイッチ６３に入力される毎に、該第１の画素群データにおいて第１画素データが設定される位置を、データ生成回路４９で検索する必要がない。したがって、ビットシフトの処理を行なう前にレジスター６５に既に記憶されている情報に基づき第２の画素群データをビットシフトさせればよい分、データ生成回路４９の負荷を低減でき、ひいては連続画像データの速やかな生成に貢献できる。
【００６７】
（３）第１の画素群データにおいて第１画素データが設定される位置は、データ生成回路とは別に設けられたＣＰＵ４８によって取得される。そのため、第１の画素群データにおいて第１画素データが設定される位置をデータ生成回路４９で取得する場合と比較して、該データ生成回路４９の処理負担を低減させることができる。したがって、データ生成回路４９の回路の複雑化を抑制できる。
【００６８】
（４）ビットシフトされた第２の画素群データと第１の画素群データとの合成処理は、オア回路で行なわれる。そのため、合成処理の苦手なＣＰＵ４８などのソフトウェアによって合成を行なう場合と比較して、ビットシフトされた第２の画素群データと第１の画素群データとの合成を速やかに行なうことができる。よって、連続画像データを速やかに生成させることができる。
【００６９】
（５）また、ＤＭＡＣ４３やデータ生成回路４９といったハードウェアの処理によって、元画像データに基づき連続画像データが生成される。そのため、ソフトウェアの処理で連続画像データを生成する場合と比較して、連続画像データを速やかに生成させることができ、ひいては連続画像を連続紙１３に速やかに記録させることができる。
【００７０】
なお、上記実施形態は以下のように変更してもよい。
・実施形態において、元画像データは、一つの画素に対応する画素データを複数（例えば４つ）有するデータであってもよい。すなわち、画素は、複数色（例えば、シアン、マゼンタ、イエロー、黒の４色）の組み合わせで構成される。そのため、一つの画素に関して、シアン用の画素データ、マゼンタ用の画素データ、イエロー用の画素データ及び黒用の画素データが設定される。
【００７１】
・実施形態において、ビットシフター６６は、第２の画素群データを、第２画素データが、第１の画素群データにおいて第１画素データが設定される位置よりも所定数だけ下位側に設定されるようにビットシフトさせてもよい。このように構成すると、連続画像を構成する各画像の間には、上記所定数に応じた隙間が形成される。しかし、こうした隙間は、必要に応じて設定されたものであって、元画像の画素数などによって間隔が変わるものではない。
【００７２】
・実施形態において、第１の画素群データと、ビットシフト後の第２の画素群データとのオア処理後の画素群データの処理方法を、以下に示す方法で行なってもよい。
すなわち、データ生成回路４９には、画素Ａ１１に対応する画素データが最上位に設定される第３の画素群データを転送させる。そして、この第３の画素群データを、最上位に設定される画素データが、ビットシフト後の第２の画素群データの最下位に設定された画素データに基づく画素（例えば画素Ａ１２）に隣接する画素（この場合、画素Ａ１３）に対応する画素データとなるように、上位側にビットシフトさせる。続いて、データ生成回路４９には、ビットシフト前の第３の画素群データの最下位に設定される画素データ（「第３画素データ」ともいう。）の次の画素データ（「第４画素データ」ともいう。）が最上位に設定される第４の画素群データを転送させる。そして、この第４の画素群データを、第４画素データが、ビットシフト後の第３の画素群データにおいて第３画素データが設定される位置の下位側に設定されるように、下位側にビットシフトさせる。その後、ビットシフト後の第３の画素群データと、ビットシフト後の第４の画素群データとを合成させる。
【００７３】
こうした処理を行なうためには、主制御部６８からの信号によって、切替スイッチ６３からビットシフター６６に画素群データを出力可能とすることが望ましい。
・実施形態において、第１記憶領域４２からデータ生成回路４９に画素データを転送させる場合には、複数個（例えばＮ個）単位で画素データを転送させてもよい。
【００７４】
・実施形態において、第１記憶領域４２からデータ生成回路４９に画素データを転送させる場合には、一回の転送時のデータ数及び転送回数を指定するバースト転送を行なってもよい。この場合、第１記憶領域４２において、第１画像である画素Ａ１ｍ，Ａ２ｍ，・・・，Ａｎｍに対応する画素データが記憶されるアドレスの次のアドレスには、ダミーデータ（即ち、「０（零）」）を記憶させることが望ましい。
【００７５】
・実施形態において、一の元画像を構成する画素のうち第１画像である画素Ａ１ｍ，Ａ２ｍ，・・・，Ａｎｍに対応する画素データが第１記憶領域４２からデータ生成回路４９に転送された場合、一の元画像に横方向で隣接する次の元画像用の画素データではなく、一の元画像を構成する画素のうち次の画素列の画素に対応する画素データを転送させるようにしてもよい。このように構成すると、連続画像データのうち、一の元画像に関する部分が速やかに生成されるため、インクジェット式プリンター１１のスループットを向上させることができる。
【００７６】
・実施形態において、画素群データのビット数Ｎは、３２ビットよりも小さいビット数（例えば１６ビット）であってもよいし、３２ビットよりも大きいビット数（例えば６４ビット）であってもよい。この場合、データ生成回路４９内の各レジスターは、画素群データのビット数Ｎと同等のビット数を有することが望ましい。
【００７７】
・実施形態において、データ生成部は、ＣＰＵ４８などのソフトウェアによって構成してもよい。
・実施形態において、連続画像は、横方向に互いに態様の異なる複数の元画像が配置された構成であってもよい。この場合において、切替スイッチ６３に一の元画像を構成する各画素のうち第１画素に対応する第１画素データを含む第１の画素群データが入力される前までには、メモリー６４に、一の元画像に隣接する次の元画像を構成する各画素のうち、最も一の元画像側に位置する第２画素に対応する第２画素データを含む第２の画素群データを記憶させておくことが望ましい。
【００７８】
・実施形態において、記録媒体は、長尺状のプラスチックフィルムや布などでもよい。
・実施形態において、記録装置は、記録媒体への記録処理中に記録ヘッド２９が移動しないプリンターであってもよいし、記録ヘッド２９が記録媒体の搬送方向と直交する走査方向に移動するプリンターであってもよい。
【００７９】
・上記実施形態では、記録装置をインクジェット式プリンターに具体化したが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置を採用してもよく、微小量の液滴を吐出させる液体噴射ヘッド等を備える各種の液体噴射装置に流用可能である。なお、液滴とは、上記液体噴射装置から吐出される液体の状態をいい、粒状、涙状、糸状に尾を引くものも含むものとする。また、ここでいう液体とは、液体噴射装置が噴射させることができるような材料であればよい。例えば、物質が液相であるときの状態のものであればよく、粘性の高い又は低い液状態、ゾル、ゲル水、その他の無機溶剤、有機溶剤、溶液、液状樹脂、液状金属（金属融液）のような流状態、また物質の一状態としての液体のみならず、顔料や金属粒子などの固形物からなる機能材料の粒子が溶媒に溶解、分散又は混合されたものなどを含む。また、液体の代表的な例としては上記実施形態で説明したようなインクや液晶等が挙げられる。ここで、インクとは一般的な水性インク及び油性インク並びにジェルインク、ホットメルトインク等の各種液体組成物を包含するものとする。液体噴射装置の具体例としては、例えば液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散又は溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置、捺染装置やマイクロディスペンサ等であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ（光学レンズ）などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置を採用してもよい。そして、これらのうち何れか一種の噴射装置に本発明を適用することができる。
【００８０】
・実施形態において、記録装置は、レーザー式プリンター（１ドラム方式やタンデム方式等）、ＬＥＤプリンター、熱転写プリンター（昇華型プリンターを含む）などのノンインパクトプリンターでもよいし、ドットインパクト式プリンターなどのインパクト式プリンターでもよい。
【００８１】
次に、上記実施形態及び別の実施形態から把握できる技術的思想を以下に追記する。
（イ）前記元画像データを構成する各画素データが、前記所定の方向に並ぶ画素順に記憶される記憶領域と、
前記データ転送部に複数の画素データを転送させる場合に、前記記憶領域から読み出される各画素データのうち最初に読み出される画素データと、読み出す画素データの数とを特定する情報を、前記データ転送部に出力する情報出力部とをさらに備え、
前記データ転送部は、前記情報出力部から出力された情報に基づき、前記記憶領域から複数の画素データを読み出して前記データ生成部に転送することを特徴とする。
【００８２】
（ロ）前記情報出力部は、
前記第１画素データが前記データ生成部に転送された後に、
前記処理部でビットシフトされた第２の画素群データに含まれる各画素データのうち最下位に位置する画素データに基づく画素に対して前記所定の方向における下流側に隣接する画素に対応する画素データが前記記憶領域から読み出されるような情報を、前記データ転送部に出力することを特徴とする。
【符号の説明】
【００８３】
１１…記録装置としてのインクジェット式プリンター、１３…記録媒体としての連続紙、２９…記録手段としての記録ヘッド、４０…データ処理装置としての制御装置、４２…第１記憶領域、４３…データ転送部としてのＤＭＡＣ、４８…位置取得部、情報出力部としてのＣＰＵ、４９…データ生成部としてのデータ生成回路、６１…処理部、６５…情報記憶部としてのレジスター、６６…シフト部としてのビットシフター、６７…オア回路、Ａ１１〜Ａｎｍ…画素。
【図１】
2011148133.tif 000003
【図２】
2011148133.tif 000004
【図３】
2011148133.tif 000005
【図４】
2011148133.tif 000006
【図５】
2011148133.tif 000007
【図６】
2011148133.tif 000008
【図７】
2011148133.tif 000009
【図８】
2011148133.tif 000010
【図９】
2011148133.tif 000011
【図１０】
2011148133.tif 000012
【図１１】
2011148133.tif 000013