(57)【要約】【課題】  起動直後から安定した振動波形を有する出力信号を得ることができる発振回路を提供する。【解決手段】  発振回路１Ａは、入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路２Ａと、主発振回路２Ａの振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号ＳＹＮＣとが入力され、出力信号及びクロック同期信号ＳＹＮＣの位相差に応じた電圧を出力する位相比較器３と、位相比較器３の出力電圧を平滑化する第１ローパスフィルタ４と、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上の場合、第１ローパスフィルタ４の出力電圧を主発振回路２Ａに入力し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低い場合、基準電圧Ｖｒｅｆ１を主発振回路２Ａに入力する切替回路５Ａとを備えている。【選択図】  図１
2011097410.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路と、
前記主発振回路の振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号との位相差に応じた電圧を出力する位相比較器と、
前記位相比較器の出力電圧を平滑化する第１ローパスフィルタと、
前記第１ローパスフィルタの出力電圧が基準電圧以上の場合、前記第１ローパスフィルタの出力電圧を前記主発振回路に入力し、前記第１ローパスフィルタの出力電圧が前記基準電圧より低い場合、前記基準電圧を前記主発振回路に入力する切替回路とを備えた、発振回路。
【請求項２】
前記主発振回路は、基準抵抗及びコンデンサを含み、前記入力電圧及び前記基準抵抗に応じた電流により前記コンデンサを充電する期間に応じた周波数の振動出力電圧を出力する、請求項１に記載の発振回路。
【請求項３】
前記切替回路は、前記第１ローパスフィルタの出力電圧と前記基準電圧とを比較する比較器と、前記比較器の出力に応じて前記第１ローパスフィルタの出力電圧及び前記基準電圧の何れかを選択して前記主発振回路に入力する第１切替器とを含む、請求項１に記載の発振回路。
【請求項４】
前記主発振回路は、トランジスタと差動増幅器とを備え、前記トランジスタのソースに前記基準抵抗が接続され、前記差動増幅器の正入力端子に前記入力電圧が入力され、前記差動増幅器の負入力端子に前記基準抵抗と前記トランジスタのソースとの接続点の電圧が入力され、前記差動増幅器の出力電圧が前記トランジスタのゲートに入力され、前記トランジスタのドレイン電流に応じた電流により前記コンデンサが充電されるよう構成されている、請求項２に記載の発振回路。
【請求項５】
前記基準電圧を生成する基準電圧源を複数備え、
前記切替回路は、前記複数の基準電圧源のうち前記比較器に入力する基準電圧を生成する基準電圧源を切り替える第２切替器と、前記第２切替器と前記比較器との間に設けられた第２ローパスフィルタとを含む、請求項３に記載の発振回路。
【請求項６】
前記主発振回路の前記振動出力電圧に対応する発振信号が入力され、該発振信号の周波数を分周した信号を前記出力信号として前記位相比較器に入力する分周器を備えた、請求項１に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に基づいて振動波形を有する出力電圧を出力する発振回路に関する。
【背景技術】
【０００２】
近年、各種の電子機器に安定な直流電圧を供給する電源回路において、高効率な電力変換特性を有する発振回路を備えたスイッチング電源が用いられている。ところが、スイッチング電源は、スイッチングトランジスタのスイッチング動作によって、入力された直流電圧を数百ｋＨｚ〜数ＭＨｚのパルス状波形に変換するため、スイッチング周波数を主周波数成分とするノイズが発生し易い。このようなノイズがスイッチング電源から電力供給を受ける電子回路等に影響を及ぼすのを防止するために、振動波形を有する振動出力電圧に応じた出力信号を位相比較器に入力し、出力信号と予め定められた周波数を有する基準クロック信号との位相比較を行う位相比較部を備え、位相比較部から出力された出力結果に基づいて静電容量素子に充電を行う構成（フェーズロックループ（Phase Locked Loop）を有する構成）が公知となっている（例えば、特許文献１参照）。
【０００３】
図７は従来の（特許文献１に記載された）発振回路の概略構成を示す回路図である。図７に示す発振回路４１は、コンデンサＣ４１を地絡するスイッチ４５によりコンデンサＣ４１がゼロ電圧と基準電圧源ＶＡによって生成される基準電圧ＶｒｅｆＡとの間の電圧を有するよう充放電されることによって鋸歯状波形を有する振動出力電圧が出力される。コンデンサＣ４１の電圧（振動出力電圧）は、比較器４６で基準電圧ＶｒｅｆＡと比較され、比較器４６の出力は、スイッチ４５の作動信号となるとともに位相比較器４３に入力されるフィードバック信号となる。位相比較器４３にはフィードバック信号とともに基準クロック信号ＳＹＮＣが入力され、両信号の位相差に応じた電圧を出力する。位相比較部４３の出力は、ローパスフィルタ４４で平滑化され、電流源回路４２を制御する。すなわち、出力される鋸歯状波形の周波数が基準クロック信号ＳＹＮＣと等しくなるようにコンデンサＣ４１への充電電流がフィードバック制御される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１７５４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記構成においては、基準クロック信号が入力されて初めて安定した振動波形を有する出力信号が得られるため、スイッチング電源の起動直後には安定した振動波形を有する出力信号を得ることができない問題がある。つまり、スイッチング電源の起動後から出力信号が基準クロック信号に略等しくなるまでの間（ロックアップするまでの時間）は、位相比較部が機能せず、安定した周波数を有する出力信号を得ることができない。また、特許文献１のような構成においては、基準クロック信号の供給が難しい電子機器（アプリケーション）においては使用することができない問題があった。
【０００６】
本発明は、以上のような課題を解決すべくなされたものであり、起動直後から安定した振動波形を有する出力信号を得ることができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る発振回路は、入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路と、前記主発振回路の振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号との位相差に応じた電圧を出力する位相比較器と、前記位相比較器の出力電圧を平滑化する第１ローパスフィルタと、前記第１ローパスフィルタの出力電圧が基準電圧以上の場合、前記第１ローパスフィルタの出力電圧を前記主発振回路に入力し、前記第１ローパスフィルタの出力電圧が前記基準電圧より低い場合、前記基準電圧を前記主発振回路に入力する切替回路とを備えている。
【０００８】
上記構成によれば、切替回路により、第１ローパスフィルタの出力電圧に応じて主発振回路に入力される電圧が基準電圧と第１ローパスフィルタの出力電圧との何れかに切り替えられる。すなわち、クロック同期信号が入力されていない場合には、独立して基準電圧に基づいて振動波形を有する出力電圧が出力され、クロック同期信号が入力され且つ第１ローパスフィルタの出力電圧が基準電圧より高くなった場合に初めて、クロック同期信号に同期させるべく第１ローパスフィルタの出力電圧に基づいて振動波形を有する出力電圧が出力されるため、起動直後において、クロック同期信号と主発振回路の出力信号とが略等しくなるまでの間においても基準電圧に基づいて振動波形を制御することができる。従って、起動直後から安定した振動波形を有する出力電圧を得ることができる。
【０００９】
前記主発振回路は、基準抵抗及びコンデンサを含み、前記入力電圧及び前記基準抵抗に応じた電流により前記コンデンサを充電する期間に応じた周波数の振動出力電圧を出力するよう構成されてもよい。
【００１０】
この構成によれば、主発振回路に入力された入力電圧に応じて基準抵抗を流れる電流及びコンデンサの充電速度が変化し、振動波形が変化する。すなわち、クロック同期信号を変化させることにより、振動出力電圧を広範囲に変化させることができる。
【００１１】
スイッチング電源で発生するノイズが電子機器等に影響を与えないためには、適切な発振周波数の選定が必要となる。さらに、作動させるアプリケーションによって適切な周波数は異なるため、必要に応じて発振周波数を動的に変化させることが好ましい。
【００１２】
ところで、主発振回路が基準抵抗に基づいた電圧により振動波形を生成するよう構成されたＤＣ−ＤＣコンバータ回路を有する構成において、振動出力電圧の周波数を変化させるためには、入力電圧が印加される基準抵抗の抵抗値を変化させることが考えられる。図８はこのような基準抵抗の抵抗値を変化可能とした発振回路の概略構成を示す回路図である。図８に示す発振回路５１においても、図７の発振回路４１と同様に、コンデンサＣ５１を地絡するスイッチ５２によりコンデンサＣ５１がゼロ電圧と基準電圧源Ｖ５１で生成される基準電圧Ｖｒｅｆ５１との間の電圧を有するように充放電されることによって鋸歯状波形を有する振動出力電圧が出力される。コンデンサＣ５１の電圧（振動出力電圧）は、比較器５３で基準電圧Ｖｒｅｆ５１と比較され、比較器５３の出力は、スイッチ５２の作動信号となる。さらに、発振回路５１は、基準電圧源Ｖ５２で生成される基準電圧Ｖｒｅｆ５２に基づいた入力電圧が印加される基準抵抗生成回路５４が設けられている。基準抵抗生成回路５２は、抵抗Ｒ５１と、抵抗Ｒ５１に並列接続されたトランジスタＭ５４と、トランジスタＭ５４に直列接続された抵抗Ｒ５２とを有している。トランジスタＭ５４は、外部からの周波数設定信号Ｓｆが入力されることにより、抵抗Ｒ５２を抵抗Ｒ５１と並列接続するか否かを切り替える。すなわち、トランジスタＭ５４をオン又はオフさせることにより、コンデンサＣ５１への充電電流の基準となる抵抗値を変化させることができる。
【００１３】
しかしながら、図８のような構成においては、トランジスタＭ５４が切り替わることにより、急激に基準抵抗の抵抗値が変化するため、発振周波数が急峻に変化することとなる。発振周波数が急峻に変化すると、振動出力電圧が過渡的に不安定となる問題がある。
【００１４】
これに対し、上記構成によれば、切替回路により基準電圧に基づく振動波形生成制御とクロック同期信号に基づく振動波形生成制御とを連続的に切り替えることができるとともに、第１ローパスフィルタにより振動波形の周波数変化を穏やかに変化させることができる。
【００１５】
前記切替回路は、前記第１ローパスフィルタの出力電圧と前記基準電圧とを比較する比較器と、前記比較器の出力に応じて前記第１ローパスフィルタの出力電圧及び前記基準電圧の何れかを選択して前記主発振回路に入力する第１切替器とを含んでもよい。これにより、基準電圧と第１ローパスフィルタの出力電圧との比較及び主発振回路に入力する電圧の切り替えを簡単な構成で確実に行うことができる。
【００１６】
また、前記主発振回路は、トランジスタと差動増幅器とを備え、前記トランジスタのソースに前記基準抵抗が接続され、前記差動増幅器の正入力端子に前記入力電圧が入力され、前記差動増幅器の負入力端子に前記基準抵抗と前記トランジスタのソースとの接続点の電圧が入力され、前記差動増幅器の出力電圧が前記トランジスタのゲートに入力され、前記トランジスタのドレイン電流に応じた電流により前記コンデンサが充電されるよう構成されてもよい。これによれば、トランジスタのソースに印加される電圧が差動増幅器の負入力端子に入力されることによりフィードバックされるため、入力電圧とトランジスタのソースに印加される電圧とが実質的に一致する。従って、入力電圧が一定であればトランジスタのドレイン電流が一定に保持される。これにより、トランジスタの閾値電圧のばらつきによる振動出力電圧の周波数のばらつきを防止することができる。また、主発振回路に入力される入力電圧にノイズが重畳されて振動波形が不安定になるのを有効に防止することができる。
【００１７】
また、前記基準電圧を生成する基準電圧源を複数備え、前記切替回路は、前記複数の基準電圧源のうち前記比較器に入力する基準電圧を生成する基準電圧源を切り替える第２切替器と、前記第２切替器と前記比較器との間に設けられた第２ローパスフィルタとを含んでもよい。これにより、基準電圧自体が複数の値に切り替えられるため、より広い周波数範囲を設定することができる。しかも、第２切替器と比較器との間に第２ローパスフィルタが設けられているため、基準電圧の切替時に振動波形が急峻に変化することを防止することができる。
【００１８】
前記発振回路は、前記主発振回路の前記振動出力電圧に対応する発振信号が入力され、該発振信号の周波数を分周した信号を前記出力信号として前記位相比較器に入力する分周器をさらに備えてもよい。分周器により、主発振回路の出力信号を振動出力電圧に対応する発振信号の１／Ｎ倍（Ｎ≧１）に変化させることができるため、クロック同期信号の周波数のＮ倍の発振周波数を得ることができる。従って、より広い周波数範囲を設定することができる。
【発明の効果】
【００１９】
本発明は以上に説明したように構成され、起動直後から安定した振動波形を有する出力信号を得ることができるという効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態における発振回路の概略構成を示す回路図である。
【図２】図１の発振回路における各部の時間経過に応じた入出力波形を示すグラフである。
【図３】図１の発振回路において動的に変化するクロック同期信号が入力された場合の各部の時間経過に応じた入出力波形を示すグラフである。
【図４】本発明の第２実施形態における発振回路の概略構成を示す回路図である。
【図５】本発明の第３実施形態における発振回路の概略構成を示す回路図である。
【図６】本発明の第４実施形態における発振回路の概略構成を示す回路図である。
【図７】従来の発振回路の概略構成を示す回路図である。
【図８】基準抵抗の抵抗値を変化可能とした発振回路の概略構成を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２２】
＜第１実施形態＞
まず、本発明の第１実施形態における発振回路について説明する。図１は本発明の第１実施形態における発振回路の概略構成を示す回路図である。
【００２３】
図１に示されるように、本実施形態における発振回路１Ａは、入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路２Ａを備えている。振動波形とは、周期的にその値が変化する波形である。具体的には、主発振回路２Ａは、入力された直流電圧を数百ｋＨｚ〜数ＭＨｚの振動波形（例えば鋸歯状波形や三角状波形等）に変換して出力する。
【００２４】
また、発振回路１Ａは、主発振回路２Ａの振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号ＳＹＮＣとの位相差に応じた電圧を出力する位相比較器３を備えている。より詳しくは、位相比較器３は、主発振回路２Ａの振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号ＳＹＮＣとが入力され、出力信号及びクロック同期信号ＳＹＮＣの位相差に応じた電圧を出力する。位相比較器３は、入力される２つの信号の位相差に応じた電圧を出力する構成を有する限り種々の構成を適用可能である。例えば、２つのＪ−Ｋフリップフロップ及びＮＡＮＤ回路により構成されたデジタル型の位相比較器等が適用可能である。位相差比較器３の出力側には、第１ローパスフィルタ（第１ＬＰＦ）４が設けられており、位相比較器３の出力電圧は、第１ローパスフィルタ４によって平滑化される。第１ローパスフィルタ４も入力された電圧信号を平滑化する限り種々の構成を適用可能である。
【００２５】
第１ローパスフィルタ４の出力側には切替回路５Ａが設けられている。切替回路５Ａは、第１ローパスフィルタ４の出力電圧と基準電圧源Ｖ１によって生成される基準電圧Ｖｒｅｆ１とを比較するよう構成されている。さらに、切替回路５Ａは、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上の場合、第１ローパスフィルタ４の出力電圧を主発振回路２Ａに入力し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低い場合、基準電圧Ｖｒｅｆ１を主発振回路２Ａに入力するよう構成されている。
【００２６】
上記構成によれば、切替回路５Ａにより、第１ローパスフィルタ４の出力電圧に応じて主発振回路２Ａに入力される電圧が基準電圧Ｖｒｅｆ１と第１ローパスフィルタ４の出力電圧との何れかに切り替えられる。すなわち、クロック同期信号ＳＹＮＣが入力されていない場合には、基準電圧Ｖｒｅｆ１に基づいて振動波形を有する出力電圧が出力され、クロック同期信号ＳＹＮＣが入力され且つ第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より高くなった場合には、第１ローパスフィルタ４の出力電圧に基づいて振動波形を有する出力電圧が出力されるため、起動直後において、クロック同期信号ＳＹＮＣと主発振回路２Ａの出力信号とが略等しくなるまでの間においても基準電圧Ｖｒｅｆ１に基づいて振動波形を制御することができる。従って、起動直後から安定した振動波形を有する出力信号を得ることができる。
【００２７】
なお、本実施形態においては、主発振回路２Ａの出力信号が直接的に位相比較器３に入力される構成について説明しているが、本発明はこれに限られず、主発振回路２Ａの出力信号が、例えばノイズ除去フィルタや、後述する分周器等を介して間接的に位相比較器３に入力される構成をも含むものである。
【００２８】
本実施形態において、主発振回路２Ａは、基準抵抗Ｒ１及びコンデンサＣ１を含み、入力電圧及び基準抵抗Ｒ１に応じた電流によりコンデンサＣ１を充電することで鋸歯状の振動波形を生成するよう構成されている。より具体的には、主発振回路２Ａは、基準抵抗Ｒ１を有し、入力電圧を当該入力電圧及び基準抵抗Ｒ１に応じた電流に変換する電圧電流変換回路６Ａと、コンデンサＣ１を有し、電圧電流変換回路６Ａで変換された電流によってコンデンサＣ１を充電することで振動波形を有する振動出力電圧を生成する出力電圧生成回路７とを含んでいる。
【００２９】
電圧電流変換回路６Ａには、切替回路５Ａの出力電圧を電流に変換する電圧電流変換素子として機能するトランジスタＭ１が設けられる。すなわち、切替回路５Ａの出力はトランジスタＭ１の制御端子（ゲート）に入力される。トランジスタＭ１の主端子の一方（ソース）には、基準抵抗Ｒ１が接続されるとともに、トランジスタＭ１の主端子の他方（ドレイン）には、電流電圧変換素子として機能するミラートランジスタＭ２の主端子の一方（ドレイン）及び制御端子（ゲート）が接続されている。つまり、ミラートランジスタＭ２はダイオード接続されており、このミラートランジスタＭ２の制御端子（ゲート）に電圧電流変換素子として機能するミラートランジスタＭ３の制御端子（ゲート）が接続されている。ミラートランジスタＭ２の主端子の他方（ソース）は正電圧電源に接続されている。
【００３０】
ミラートランジスタＭ３の主端子の一方（ドレイン）には、振動出力電圧生成回路７のコンデンサＣ１が接続されている。また、ミラートランジスタＭ３の主端子の他方（ソース）は正電圧電源に接続されている。これにより、切替回路５Ａからの出力電圧によりトランジスタＭ１がＯＮすると、ミラートランジスタＭ２及びＭ３もＯＮし、基準抵抗Ｒ１に電流が流れるとともに、当該基準抵抗Ｒ１に流れる電流に応じてコンデンサＣ１が充電される。ミラートランジスタＭ２及びＭ３のサイズ（電流増幅率）を異ならせることにより基準抵抗Ｒ１に流れる電流に対して任意の倍率の電流でコンデンサＣ１を充電させることができる。また、ミラートランジスタＭ３の主端子の一方（ドレイン）の電圧が主発振回路２Ａの出力電圧として出力される。
【００３１】
なお、本実施形態においては、トランジスタＭ１はｎチャネルＭＯＳＦＥＴで構成され、ミラートランジスタＭ２，Ｍ３は、それぞれ、ｐチャネルＭＯＳＦＥＴで構成されているが、スイッチング動作する限り、バイポーラトランジスタやＭＯＳＦＥＴ以外のＦＥＴであってもよいし、ｐ型及びｎ型の組み合わせについても特に限定されない（但し、ミラートランジスタＭ２，Ｍ３は互いに同じチャネル型に限られる）。また、本実施形態における電圧電流変換回路６Ａは、ミラートランジスタＭ２，Ｍ３を用いたカレントミラー回路として構成されているが、切替回路５Ａの出力電圧を電流に変換可能な限り、これに限られない。
【００３２】
また、出力電圧生成回路７には、コンデンサＣ１の充電に用いられる基準電圧Ｖｒｅｆ２を生成するコンデンサ用基準電圧源Ｖ２と、コンデンサＣ１の電圧と基準電圧Ｖｒｅｆ２とを比較する比較器１１と、比較器１１の比較結果に応じてコンデンサＣ１を放電させる放電スイッチ１０とが設けられている。
【００３３】
コンデンサＣ１が電圧電流変換回路６Ａからの電流により充電されると、コンデンサＣ１の電圧は上昇する。比較器１１は、コンデンサＣ１の電圧と基準電圧Ｖｒｅｆ２との比較結果に応じて２つのレベル（例えば、コンデンサＣ１の電圧が基準電圧Ｖｒｅｆ２以上であるＨレベル及びコンデンサＣ１の電圧が基準電圧Ｖｒｅｆ２未満であるＬレベル）の何れかの信号を出力するよう構成されている。そして、コンデンサＣ１の電圧が基準電圧Ｖｒｅｆ２を超えると比較器１１の出力が一方のレベル（Ｌレベル）から他方のレベル（Ｈレベル）へと切り替わる。
【００３４】
これにより、放電スイッチ１０がＯＦＦ状態からＯＮ状態へと切り替わり、コンデンサＣ１に蓄えられた電荷が放電される。コンデンサＣ１が放電されると、コンデンサＣ１の電圧が基準電圧Ｖｒｅｆ２を下回るため、比較器１１の出力が再びＬレベルとなり、これに応じて放電スイッチ１０がＯＮ状態からＯＦＦ状態へと切り替わる。従って、電圧電流変換回路６Ａからの電流が入力される限り、コンデンサＣ１は再び充電される。また、比較器１１の出力は、主発振回路２Ａの振動出力電圧に同期して当該振動出力電圧と同じ周波数で２つのレベル（Ｈレベル及びＬレベル）の間で変動する（振動する）振動信号（以下、発振信号という）であり、この発振信号が主発振回路２Ａの出力信号として位相比較器３へ入力される。本実施形態において、放電スイッチ１０は、ＯＮ状態となることにより、コンデンサＣ１を地絡するよう構成されているが、コンデンサＣ１が放電可能である限り、これに限られない。例えば、放電スイッチ１０をＯＮ状態とすることによりコンデンサＣ１より低い所定の電圧に保持された回路に接続される構成としてもよい。
【００３５】
上記の構成によれば、主発振回路２Ａに入力された入力電圧に応じて基準抵抗Ｒ１を流れる電流、ひいてはコンデンサＣ１の充電速度が変化し、振動出力電圧の周波数が変化する。すなわち、クロック同期信号ＳＹＮＣを変化させることにより、振動出力電圧の周波数を広範囲に変化させることができる。なお、基準電圧Ｖｒｅｆ１は、クロック同期信号ＳＹＮＣに基づいた電圧より低い必要があるため、振動出力電圧が予め使用する電子機器の使用周波数から離れた周波数となる値に設定されることが好ましい。
【００３６】
なお、電流電圧回路６Ａは、入力電圧を基準抵抗Ｒ１に基づいて電流に変換できる回路である限り上記構成に限られず、また、出力電圧生成回路７は、基準抵抗Ｒ１に基づいた電流により所望の周波数の振動波形を有する出力電圧を生成できる回路である限り上記構成に限られない。
【００３７】
本実施形態において、切替回路５Ａは、第１ローパスフィルタ４の出力電圧と基準電圧源Ｖ１で生成される基準電圧Ｖｒｅｆ１とを比較する比較器８と、比較器８の出力に応じて第１ローパスフィルタ４の出力電圧及び基準電圧Ｖｒｅｆ１の何れかを選択して主発振回路２Ａに入力する第１切替器９とを含んでいる。
【００３８】
上記構成によれば、比較器８には、第１ローパスフィルタ４の出力電圧と基準電圧源Ｖ１で生成された基準電圧Ｖｒｅｆ１とが入力される。比較器８は、第１ローパスフィルタ４の出力電圧と基準電圧Ｖｒｅｆ１との比較結果に応じて２つのレベル（例えば、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上であるＨレベル及び第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１未満であるＬレベル）の何れかの信号を出力するよう構成されている。そして、第１切替器９は、比較器８が一方のレベル（Ｌレベル）を出力した場合に、基準電圧源Ｖ１と主発振回路２Ａの入力端子（トランジスタＭ１の制御端子）とを接続し、比較器８が他方のレベル（Ｈレベル）を出力した場合に、第１ローパスフィルタ４の出力端子と主発振回路２Ａの入力端子（トランジスタＭ１の制御端子）とを接続するように構成されている。
【００３９】
従って、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低い電圧である場合には、主発振回路２Ａは、基準電圧Ｖｒｅｆ１に基づいて振動出力電圧を生成し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より高い電圧である場合には、主発振回路２Ａは、第１ローパスフィルタの出力電圧に基づいて振動出力電圧を生成する。これにより、基準電圧Ｖｒｅｆ１と第１ローパスフィルタ４の出力電圧との比較及び主発振回路２Ａに入力する電圧の切り替えを簡単な構成で確実に行うことができる。
【００４０】
ここで、本実施形態の発振回路１Ａによって出力される振動出力電圧の出力周波数波形についてグラフを用いて説明する。図２は図１の発振回路における各部の時間経過に応じた入出力波形を示すグラフである。図２（ａ）は位相比較器３に入力されるクロック同期信号ＳＹＮＣの入力周波数波形を示し、図２（ｂ）は切替回路５Ａの比較器８に入力される第１ローパスフィルタ４の出力電圧及び基準電圧Ｖｒｅｆ１の電圧波形を示し、図２（ｃ）は比較器８の出力電圧波形を示し、図２（ｄ）は発振回路１から出力される振動出力電圧の出力周波数波形を示している。
【００４１】
図２（ｂ）に示すように、時刻ｔ１において、発振回路１を作動開始させる制御信号（図示せず）により発振回路１が作動開始すると、基準電圧源Ｖ１で生成される基準電圧Ｖｒｅｆ１が切替回路５Ａの比較器８に入力される。このとき、図２（ａ）に示すように、クロック同期信号ＳＹＮＣが入力されていない場合、図２（ｃ）に示すように、比較器８の出力電圧は、０電圧（Ｌレベル）となるため、第１切替器９により基準電圧源Ｖ１と主発振回路２Ａとが接続される。従って、主発振回路２Ａは基準電圧Ｖｒｅｆ１が印加された基準抵抗Ｒ１を流れる電流に基づいて振動出力電圧を生成するため、位相比較器３には、一定の周期で比較器１１がＯＮされた出力信号が入力される。このように、比較器８がＬレベルである場合には、図２（ｄ）に示すように、発振回路１から出力される振動出力電圧の出力周波数は、基準電圧Ｖｒｅｆ１が印加された基準抵抗Ｒ１を流れる電流に基づいた一定の値となる。
【００４２】
時刻ｔ１の後、クロック同期信号ＳＹＮＣが入力されると（時刻ｔ２）、主発振回路２Ａからの出力信号とクロック同期信号ＳＹＮＣとの位相差に応じた電圧が位相比較器３から出力される。このような位相比較器３の出力電圧は、第１ローパスフィルタ４で平滑化されるため、図２（ｂ）に示すように、第１ローパスフィルタ４の出力電圧は緩やかに立ち上がる。さらに、時間が経過し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上となると（時刻ｔ３）、切替回路５Ａの比較器８の出力がＬレベルからＨレベルに切り替わり、それに応じて第１切替器９が第１ローパスフィルタ４の出力と主発振回路２Ａの入力とを接続するように切り替わる。従って、主発振回路２Ａはクロック同期信号ＳＹＮＣに同期した第１ローパスフィルタ４の出力電圧が印加された基準抵抗Ｒ１を流れる電流に基づいて振動出力電圧を生成する。
【００４３】
第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上の領域でもクロック同期信号ＳＹＮＣに同期した所定の電圧に到達する（時刻ｔ４）までは、第１ローパスフィルタ４により主発振回路２Ａに入力される電圧が緩やかに上昇するため、主発振回路２Ａで生成される振動波形の出力周波数も緩やかに高くなる。位相比較器３にクロック同期信号ＳＹＮＣが入力されなくなった場合（時刻ｔ５）も同様に、第１ローパスフィルタ４により主発振回路２Ａに入力される電圧が緩やかに下降するため、主発振回路２Ａで生成される振動出力電圧の出力周波数も緩やかに低くなる。上昇時と同様に、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低くなる（時刻ｔ６）と、再び切替回路５Ａの比較器８はＬレベルに切り替えられ、第１切替器９が基準電圧源Ｖ１と主発振回路２Ａの入力とを接続するように切り替わる。
【００４４】
なお、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上となってからクロック同期信号ＳＹＮＣに同期した振動出力電圧が得られるまでの時間（時刻ｔ３から時刻ｔ４までの時間）及び再び基準電圧Ｖｒｅｆ１に基づいた振動出力電圧が得られるまでの時間（時刻ｔ５から時刻ｔ６までの時間）は、第１ローパスフィルタ４の時定数を変更することによって適宜設定することができる。
【００４５】
このように、切替回路５Ａにより基準電圧Ｖｒｅｆ１に基づく振動波形生成制御とクロック同期信号ＳＹＮＣに基づく振動波形生成制御とを連続的に切り替えることができるとともに、第１ローパスフィルタ４により振動波形の周波数変化を穏やかに変化させることができる。
【００４６】
また、時刻ｔ１において発振回路１が作動開始すると同時にクロック信号ＳＹＮＣが位相比較器３に入力された場合（時刻ｔ１＝ｔ２）であっても、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上となるまでは基準電圧Ｖｒｅｆ１が印加される基準抵抗Ｒ１に流れる電流に基づいて振動波形が生成されるため、起動直後から安定した振動波形を有する出力信号を得ることができる。
【００４７】
さらに、クロック同期信号ＳＹＮＣを動的に変化させることも可能である。図３は図１の発振回路において動的に変化するクロック同期信号が入力された場合の各部の時間経過に応じた入出力波形を示すグラフである。図３（ａ）は位相比較器３に入力されるクロック同期信号ＳＹＮＣの入力周波数波形を示し、図３（ｂ）は切替回路５Ａの比較器８に入力される第１ローパスフィルタ４の出力電圧及び基準電圧Ｖｒｅｆ１の電圧波形を示し、図３（ｃ）は比較器８の出力電圧波形を示し、図３（ｄ）は発振回路１から出力される振動出力電圧の出力周波数波形を示している。
【００４８】
切替回路５Ａによって切り替えられる主発振回路２Ａへの入力電圧切替に関する各波形（時刻ｔ１〜ｔ６）は、図２の場合と同様である。さらに、図３の例においては、クロック同期信号ＳＹＮＣに同期した振動出力電圧が得られた後（時刻ｔ４の後）、クロック同期信号ＳＹＮＣ自体の周波数が変化する（時刻ｔ７又は時刻ｔ９）。この場合であっても、クロック同期信号ＳＹＮＣの周波数変化に応じた第１ローパスフィルタ４の出力電圧は、緩やかに変化する。すなわち、周波数が変化したクロック同期信号ＳＹＮＣが入力されてから当該変化後のクロック同期信号ＳＹＮＣに同期した振動出力電圧が得られる（時刻ｔ８又は時刻ｔ１０）までは、振動出力電圧も滑らかに変化する。
【００４９】
従って、基準電圧Ｖｒｅｆ１に基づいた振動出力電圧の出力周波数が所望の振動出力電圧の出力周波数の近傍となるように基準抵抗Ｒ１を予め設定しておき、発振回路１Ａの作動時にクロック同期信号ＳＹＮＣを変化させることにより、発振回路１Ａが所望の振動出力電圧を出力するように高精度に調整することができる。クロック同期信号ＳＹＮＣは、一般的に、基準抵抗Ｒ１に基づいた振動出力電圧の出力周波数を中心として±５０ｋＨｚ程度変化させることができる。従って、所望の振動出力電圧の出力周波数を基準抵抗Ｒ１にある程度近づけることにより、所望の振動出力電圧を容易且つ高精度に出力させることができる。
【００５０】
＜第２実施形態＞
次に、本発明の第２実施形態における発振回路について説明する。図４は本発明の第２実施形態における発振回路の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し、説明を省略する。本実施形態の発振回路１Ｂが第１実施形態と異なる点は、主発振回路２Ｂが、トランジスタＭ１と差動増幅器１２とを備えた安定化回路１３を含むことである。具体的には、トランジスタＭ１のソースに基準抵抗Ｒ１が接続され、差動増幅器１２の正（非反転）入力端子に入力電圧（切替回路５Ａの出力電圧）が入力され、差動増幅器１２の負（反転）入力端子に基準抵抗Ｒ１とトランジスタＭ１のソースとの接続点の電圧が入力され、差動増幅器１２の出力電圧がトランジスタＭ１のゲートに入力されており、主発振回路２Ｂは、トランジスタＭ１のドレイン電流に応じた電流によりコンデンサＣ１が充電されるよう構成されている。
【００５１】
差動増幅器１２は、切替回路５Ａから主発振回路２Ｂに入力される電圧と基準抵抗Ｒ１に印加される電圧との誤差を増幅する。これにより、差動増幅器１２の出力が入力電圧（切替回路５Ａから出力された電圧）に対応した電圧となる。従って、基準抵抗Ｒ１に印加される電圧が入力電圧に対応した値となる。
【００５２】
より具体的に説明する。主発振回路２Ｂに入力される電圧をＶｉ、差動増幅器１２から出力される電圧をＶｇ、トランジスタＭ１がＯＮとなる閾値電圧をＶｔｈ、基準抵抗Ｒ１に印加される電圧（すなわち、トランジスタＭ１のソース電圧）をＶｓ、差動増幅器１２に入力される電圧誤差をΔＶ、差動増幅器１２の増幅率をαとする。まず、トランジスタＭ１の動作条件より、Ｖｇ＝Ｖｓ＋Ｖｔｈ（式１）が成立する。また、差動増幅器１２から出力される電圧に関して、Ｖｇ＝αΔＶ（式２）が成立する。さらに、差動増幅器１２には、正入力端子に入力電圧Ｖｉが入力され、負入力端子に基準抵抗Ｒ１に印加される電圧Ｖｓが入力されるため、ΔＶ＝Ｖｉ−Ｖｓ（式３）が成立する。
【００５３】
従って、式２は、式３よりＶｇ＝α（Ｖｉ−Ｖｓ）（式４）となる。式１及び式４からＶｇを消去してまとめると、Ｖｓ＝｛α／（１＋α）｝Ｖｉ−｛１／（１＋α）｝Ｖｔｈ（式５）となる。ここで、差動増幅器１２の増幅率αを非常に大きく（α→∞に）とると、式５におけるα／（１＋α）→１かつ１／（１＋α）→０となるため、Ｖｓ→Ｖｉとなる。
【００５４】
従って、上記のような安定化回路１３を設けることにより、入力電圧Ｖｉと基準抵抗Ｒ１とトランジスタＭ１のソースとの接続点の電圧Ｖｓとを実質的に一致させることができ、トランジスタＭ１のドレイン電流を安定化させることができる。これにより、トランジスタＭ１の閾値電圧Ｖｔｈのばらつきによる振動出力電圧の周波数のばらつきを防止することができる。また、主発振回路２Ｂに入力される入力電圧にノイズが重畳されて振動出力電圧の周波数が不安定になるのを有効に防止することができる。
【００５５】
＜第３実施形態＞
続いて、本発明の第３実施形態における発振回路について説明する。図５は本発明の第３実施形態における発振回路の概略構成を示す回路図である。本実施形態において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の発振回路１Ｃが第２実施形態と異なる点は、基準電圧Ｖｒｅｆを生成する基準電圧源を複数備えていることである。本実施形態において、発振回路１Ｃは、第１基準電圧Ｖｒｅｆ１を生成する第１基準電圧源Ｖ１と第１基準電圧Ｖｒｅｆ１とは異なる第２基準電圧Ｖｒｅｆ２を生成する第２基準電圧源Ｖ２とを備えている。さらに、切替回路５Ｃは、複数の基準電圧源（すなわち、第１基準電圧源Ｖ１及び第２基準電圧源Ｖ２）のうち比較器８に入力する基準電圧Ｖｒｅｆを生成する基準電圧源を切り替える第２切替器１４と、第２切替器１４と第１切替器９との間に設けられた第２ローパスフィルタ（第２ＬＰＦ）１５とを含んでいる。
【００５６】
より詳しくは、第２ローパスフィルタ１５には、第２切替器１４によって切り替えられた基準電圧Ｖｒｅｆ１及びＶｒｅｆ３の何れかが入力され、当該入力電圧が平滑化された電圧が出力される。さらに、比較器８がＬレベルを出力した場合に第１切替器９が第２ローパスフィルタ１５の出力と主発振回路２Ｂの入力とが接続されるよう構成されている。
【００５７】
これにより、基準電圧自体が複数の値に切り替えられるため、より広い周波数範囲を設定することができる。複数の基準電圧を有することにより、例えばＡＭラジオの周波数帯（１ｋＨｚ〜１．５ＭＨｚ程度）をカバーすることができる。しかも、第２切替器１４と比較器８との間に第２ローパスフィルタ１５が設けられているため、基準電圧の切替時に振動波形が急峻に変化することを防止することができる。なお、第２ローパスフィルタ１５は、基準電圧の切替時に入力された電圧を滑らかに変化させるように出力する限り種々の構成を適用可能である。また、本実施形態においては、２つの基準電圧源Ｖ１，Ｖ３を備えた構成について説明したが、本発明はこれに限られず、例えば３つ以上の基準電圧源が設けられてもよい。また、複数の基準電圧源は、複数の基準電圧を生成可能な電圧源であれば、複数の電源を有する構成であってもよいし、１つの電源から複数の基準電圧を生成する回路を備えた構成であってもよい。
【００５８】
なお、本実施形態における複数の基準電圧源Ｖ１，Ｖ３を切り替える構成を第１実施形態（差動増幅器１３を有しない構成）に適用することも当然に可能である。
【００５９】
＜第４実施形態＞
続いて、本発明の第４実施形態における発振回路について説明する。図６は本発明の第４実施形態における発振回路の概略構成を示す回路図である。本実施形態において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の発振回路１Ｄが第２実施形態と異なる点は、主発振回路２Ｂの振動出力電圧に対応する発振信号が入力され、該発振信号の周波数を分周した信号を主発振回路２Ｂの出力信号として位相比較器３に入力する分周器１６を備えていることである。
【００６０】
分周器１６は、入力された信号の周波数を当該入力された信号に同期し、且つ１／Ｎ倍の周波数を有する信号を出力するよう構成されており、デジタル計数回路等が適用される。
【００６１】
上記構成によれば、分周器１６により、主発振回路２Ｂの振動出力電圧に対応する発振信号（比較器１１の出力信号）の周波数を１／Ｎ倍（Ｎ≧１）に変化させることができるため、クロック同期信号ＳＹＮＣの周波数のＮ倍の発振周波数を得ることができる。従って、より広い周波数範囲を設定することができる。
【００６２】
なお、分周器１６は、比較器１１の出力信号の周波数倍率（１／Ｎの値）を設定可能なプログラマブル回路としてもよい。この場合は、位相比較器３に入力させる主発振回路２Ｂの出力信号の周波数倍率を変更することにより、所望の周波数を有する振動出力電圧を容易に得ることができる。従って、分周器１６の周波数倍率を変更することで発振回路１Ｄを幅広い周波数領域に対応させることができる。
【００６３】
なお、本実施形態における分周器１６を上記第１実施形態又は第３実施形態に適用することも当然に可能である。
【００６４】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【産業上の利用可能性】
【００６５】
本発明の発振回路は、起動直後から安定した振動波形を有する出力信号を得るために有用である。
【符号の説明】
【００６６】
１Ａ，１Ｂ，１Ｃ，１Ｄ  発振回路
２Ａ，２Ｂ  主発振回路
３  位相比較器
４  第１ローパスフィルタ
５Ａ，５Ｃ  切替回路
６Ａ，６Ｂ  電圧電流変換回路
７  出力電圧生成回路
８  比較器
９  第１切替器
１０  放電スイッチ
１１  比較器
１２  差動増幅器
１３  安定化回路
１４  第２切替器
１５  第２ローパスフィルタ
Ｃ１  コンデンサ
Ｍ１  トランジスタ
Ｍ２，Ｍ３  ミラートランジスタ
Ｒ１  基準抵抗
ＳＹＮＣ  クロック同期信号
Ｖ１  基準電圧源（第１基準電圧源）
Ｖ２  出力電圧生成回路の基準電圧源
Ｖ３  基準電圧源（第２基準電圧源）
Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３  基準電圧
【図１】
2011097410.tif 000003
【図２】
2011097410.tif 000004
【図３】
2011097410.tif 000005
【図４】
2011097410.tif 000006
【図５】
2011097410.tif 000007
【図６】
2011097410.tif 000008
【図７】
2011097410.tif 000009
【図８】
2011097410.tif 000010