(57)【要約】【課題】高精細化を阻害することなく、低消費電力化を実現することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】有機ＥＬ素子１１と直列に接続された駆動トランジスタＴｒ1として、デュアルゲート型のトランジスタが用いられている。駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの値として採りうる範囲の少なくとも一部が駆動トランジスタＴｒ1のサブスレッショルド領域となるように、信号電圧Ｖsigが画素回路１４に印加される。これにより、駆動トランジスタＴｒ1のサイズを大きくしなくても、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsを低減することができる。【選択図】図２
2011112724.tif 000002
【特許請求の範囲】
【請求項１】
一組の発光素子および画素回路が２次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第１ゲートおよび第２ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第１トランジスタと、前記映像信号に応じた信号電圧を前記第１ゲートに書き込む第２トランジスタとを有し、
前記駆動部は、前記第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、前記信号電圧を前記画素回路に印加する
表示装置。
【請求項２】
前記駆動部は、前記第１トランジスタの閾値補正を行った上で、前記信号電圧を前記画素回路に印加する
請求項１に記載の表示装置。
【請求項３】
前記第１ゲートおよび第２ゲートは、互いに電気的に接続されており、互いに同電位となっている
請求項１または請求項２に記載の表示装置。
【請求項４】
一組の発光素子および画素回路が２次元配置された表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、前記画素回路が、第１ゲートおよび第２ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第１トランジスタと、前記映像信号に応じた信号電圧を前記第１ゲートに書き込む第２トランジスタとを有する発光装置を用意するステップと、
前記駆動部を用いて、前記第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、前記信号電圧を前記画素回路に印加するステップと
を含む表示装置の駆動方法。
【請求項５】
表示装置を備え、
前記表示装置は、
一組の発光素子および画素回路が２次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第１ゲートおよび第２ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第１トランジスタと、前記映像信号に応じた信号電圧を前記第１ゲートに書き込む第２トランジスタとを有し、
前記駆動部は、前記第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、前記信号電圧を前記画素回路に印加する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた画素回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続されたＴＦＴとの分圧比が変化するので、ＴＦＴのゲート−ソース間電圧Ｖgsも変化する。その結果、ＴＦＴに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００６】
また、ＴＦＴにおいて、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。ＴＦＴの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、ＴＦＴに流れる電流値が画素回路ごとにばらつく。その結果、ＴＦＴのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、ＴＦＴの閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、ＴＦＴの閾値電圧Ｖthや移動度μを補正する方策が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、有機ＥＬ表示装置の分野では、他の表示装置の分野と同様、低消費電力化が強く要求されている。低消費電力化を実現する方策として、例えば、ＴＦＴのサイズを大きくして、ＴＦＴのゲート−ソース間電圧Ｖgsを低減することが考えられる。しかし、ＴＦＴのサイズを大きくすることは、高精細化の流れに反することになるので、ＴＦＴのサイズ拡大には限界がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、高精細化を阻害することなく、低消費電力化を実現することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、一組の発光素子および画素回路が２次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、２つのトランジスタ（第１トランジスタ，第２トランジスタ）を有している。第１トランジスタは、第１ゲートおよび第２ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第２トランジスタは、映像信号に応じた信号電圧を第１ゲートに書き込むトランジスタである。駆動部は、第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、信号電圧を前記画素回路に印加するようになっている。
【００１２】
本発明の電子機器は、上記表示装置を備えたものである。
【００１３】
本発明の表示装置の駆動方法は、以下の２つのステップを含むものである。
（Ａ）以下の構成を備えた表示装置を用意するステップ
（Ｂ）駆動部を用いて、第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、信号電圧を前記画素回路に印加するステップ
【００１４】
上記駆動方法が用いられる表示装置は、一組の発光素子および画素回路が２次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、２つのトランジスタ（第１トランジスタ，第２トランジスタ）を有している。第１トランジスタは、第１ゲートおよび第２ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第２トランジスタは、映像信号に応じた信号電圧を第１ゲートに書き込むトランジスタである。
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器では、第１トランジスタのゲート−ソース間電圧の値として採りうる範囲の少なくとも一部が５Ｖ以下となるように、信号電圧が画素回路に印加される。これにより、第１トランジスタのサイズを大きくしなくても、ゲート−ソース間電圧を低減することができる。
【発明の効果】
【００１６】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、第１トランジスタのサイズを大きくしなくても、ゲート−ソース間電圧を低減することができるようにした。これにより、高精細化を阻害することなく、低消費電力化を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素回路アレイ部の内部構成の一例を表す構成図である。
【図３】図１の表示装置の動作の一例について説明するための波形図である。
【図４】デュアルゲート型およびボトムゲート型のトランジスタにおけるゲート−ソース間電圧と発光素子を流れる電流との関係図である。
【図５】デュアルゲート型およびボトムゲート型のトランジスタにおけるゲート−ソース間電圧と電流比との関係図である。
【図６】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図７】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図８】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図９】適用例３の外観を表す斜視図である。
【図１０】適用例４の外観を表す斜視図である。
【図１１】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（図１〜図５）
○駆動トランジスタがサブスレッショルド領域で駆動されている例
２．モジュールおよび適用例（図６〜図１１）
【００１９】
＜実施の形態＞
（表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５を有している。
【００２０】
［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の書込線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、書込線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各書込線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、一組の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ1（第１トランジスタ）、書き込みトランジスタＴｒ2（第２トランジスタ）および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。
【００２１】
駆動トランジスタＴｒ1は、トップゲートＧ１（第１ゲート）およびバックゲートＧ２（第２ゲート）を有するデュアルゲート型のトランジスタにより形成されている。駆動トランジスタＴｒ1は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。書き込みトランジスタＴｒ2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。なお、駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。
【００２２】
画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各書込線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のトップゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。駆動トランジスタＴｒ1のバックゲート電極（図示せず）は、駆動トランジスタＴｒ1のトップゲート電極に接続されている。つまり、駆動トランジスタＴｒ1のトップゲート電極と、駆動トランジスタＴｒ1のバックゲート電極とは、互いに電気的に接続されており、互いに同電位となっている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。
【００２３】
［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。
【００２４】
映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２５】
タイミング生成回路２２は、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。
【００２６】
信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号２１Ａに対応するアナログの映像信号を各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、映像信号２１Ａに対応する信号電圧Ｖsigを各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、書き込みとは、駆動トランジスタＴｒ1のトップゲートＧ１に所定の電圧を印加することを指している。
【００２７】
信号線駆動回路２３は、例えば、信号電圧Ｖsigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のトップゲートＧ１に印加する電圧Ｖofsとを出力することが可能となっている。ここで、電圧Ｖofsは、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）である。また、信号電圧Ｖsigは、少なくとも低階調において、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsとして採りうる範囲の少なくとも一部が駆動トランジスタＴｒ1のサブスレッショルド領域となるような値となっている。サブスレッショルド領域とは、一般的に、ゲート−ソース間の電位差Ｖgsが閾値電圧より低い動作領域のことをいう。信号電圧Ｖsigは、例えば、少なくとも低階調において、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsとして採りうる範囲の少なくとも一部が５Ｖ以下となるような値となっている。信号電圧Ｖsigは、好ましくは、低階調だけでなく、中間階調および高階調においても（つまり全階調において）、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsとして採りうる範囲の少なくとも一部が５Ｖ以下となるような値となっている。
【００２８】
書込線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の書込線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。書込線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧Ｖonと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧Ｖoffとを出力することが可能となっている。
【００２９】
電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ1に電流を流すときに印加する電圧ＶccHと、駆動トランジスタＴｒ1に電流を流さないときに印加する電圧ＶccLとを出力することが可能となっている。ここで、電圧ＶccLは、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値（一定値）である。ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値（一定値）である。
【００３０】
（表示装置１の動作）
図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ），（Ｂ）には、信号線ＤＴＬにＶsig、Ｖofsが周期的に印加され、書込線ＷＳＬにＶon、Ｖoffが所定のタイミングで印加されている様子がそれぞれ示されている。図３（Ｃ）には、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子が示されている。図３（Ｄ），（Ｅ）には、信号線ＤＴＬ、書込線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【００３１】
［Ｖth補正（閾値補正）準備期間］
まず、Ｖth補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖgは発光時のＶgsをＶgs0とすると（ＶccL＋Ｖgs0）となる。次に、信号線ＤＴＬの電圧がＶofsとなっており、かつ電源線ＰＳＬの電圧がＶccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶoffからＶonに上げる。
【００３２】
［最初のＶth補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっており、かつ書込線ＷＳＬの電圧がＶonとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、Ｖthの補正が一旦停止する。
【００３３】
［最初のＶth補正休止期間］
Ｖth補正が休止している期間中は、先のＶth補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖth補正が不十分である場合、すなわち、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsが駆動トランジスタＴｒ1の閾値電圧Ｖthよりも大きい場合には、以下のようになる。すなわち、Ｖth補正休止期間中にも、先のＶth補正を行った行（画素）において、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇し、保持容量Ｃsを介したカップリングによりゲート電圧Ｖgも上昇する。
【００３４】
［２回目のＶth補正期間］
Ｖth補正休止期間が終了した後、Ｖthの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっており、Ｖth補正が可能となっている時に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶoffからＶonに上げ（Ｔ4）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖsが（Ｖofs−Ｖth）よりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ5）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。
【００３５】
［２回目のＶth補正休止期間］
その後、Ｖth補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える。
【００３６】
［書き込み・μ補正期間］
Ｖth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsigとなっている間に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶoff1からＶon1に上げ（Ｔ6）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶsigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがて電位差ＶgsがＶsig＋Ｖth−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖgsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。
【００３７】
［発光期間］
次に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ7）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsを一定に維持した状態で、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、ソース電圧Ｖsが上昇し、それに連動して駆動トランジスタＴｒ1のゲートも上昇し、有機ＥＬ素子１１が所望の輝度で発光し始める。
【００３８】
（動作）
本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機ＥＬ素子１１の電極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。
【００３９】
（効果）
ところで、従来の有機ＥＬ表示装置では、例えば、駆動トランジスタＴｒ1のサイズを大きくして、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsを低減することにより、低消費電力化を実現していた。しかし、駆動トランジスタＴｒ1のサイズを大きくすることは、高精細化の流れに反することになるので、駆動トランジスタＴｒ1のサイズ拡大には限界がある。
【００４０】
一方、本実施の形態では、駆動トランジスタＴｒ1として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性を利用することにより、上記の問題を解決している。以下に、その特異な特性について、ボトムゲート型のトランジスタの特性と対比して説明する。
【００４１】
図４（Ａ），図４（Ｂ）は、デュアルゲート型およびボトムゲート型のトランジスタの飽和領域におけるＩd−Ｖgs特性の一例を表したものである。図４（Ｂ）は、図４（Ａ）中の破線の丸で囲んだ部分（いわゆるサブスレッショルド領域の一部）を拡大して表したものである。図５は、図４（Ａ）のＩd−Ｖgs特性を利用して、Ｖgsと、電流比（デュアルゲート型の電流値／ボトムゲート型の電流値）との関係を表したものである。なお、図４（Ａ），図４（Ｂ）、図５には、デュアルゲート型およびボトムゲート型のトランジスタに対して閾値補正がなされた後の結果が示されている。
【００４２】
図４（Ａ），図４（Ｂ）、図５から、Ｖgsが高い領域では、デュアルゲート型およびボトムゲート型のいずれにおいても、Ｉd−Ｖgs特性に相違はあまり見られないことがわかる。なお、図５から、Ｖgsが高い領域において、電流比が１よりもわずかに大きくなっているのがわかる。これは、駆動トランジスタＴｒ1のトップゲート電極と、駆動トランジスタＴｒ1のバックゲート電極とが、互いに電気的に接続されており、トップゲートＧ１側だけでなく、バックゲートＧ２側においても、チャネルが形成されるためである。
【００４３】
一方、Ｖgsが低い領域、具体的には、Ｖgsが５Ｖ以下となっている領域では、デュアルゲート型の方が、ボトムゲート型よりも、Ｉdの増加率が大きくなっていることがわかる。特に、Ｖgsが５Ｖ以下となっている領域において、Ｖgsが小さくなればなる程、Ｉdの増加率の差が増大していくことがわかる。
【００４４】
このことから、トランジスタをスイッチング素子として用いる場合、すなわち、Ｖgsとして１０Ｖあたりを用いる場合には、トランジスタがデュアルゲート型であろうと、ボトムゲート型であろうと、それによってＩd−Ｖgs特性に大きな相違は生じないことがわかる。なお、トランジスタをスイッチング素子として用いる場合には、スイッチング速度の低速化や、トランジスタの閾値ばらつきなどの諸問題を避けるために、Ｖgsとして５Ｖ以下が用いられることはない。
【００４５】
一方、トランジスタを単純なスイッチング素子としてではなく、例えば、有機ＥＬ表示装置の画素回路内の駆動トランジスタとして用いる場合には、その駆動トランジスタがデュアルゲート型であるか、ボトムゲート型であるかによって、Ｉd−Ｖgs特性に大きな相違が生じることがわかる。例えば、駆動トランジスタをデュアルゲート型で構成した場合に、Ｖgsとして５Ｖ以下の電圧値を用いたときには、駆動トランジスタを低電圧で駆動することが可能となる。
【００４６】
本実施の形態では、上述した特異な特性を利用して、駆動トランジスタＴｒ1による電流制御が行われる。具体的には、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの値として採りうる範囲の少なくとも一部が駆動トランジスタＴｒ1のサブスレッショルド領域となるように、信号電圧Ｖsigが画素回路１４に印加される。例えば、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsが５Ｖ以下となるように、信号電圧Ｖsigが画素回路１４に印加される。これにより、駆動トランジスタＴｒ1のサイズを大きくしなくても、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsを低減することができる。これにより、高精細化を阻害することなく、低消費電力化を実現することができる。
【００４７】
このとき、例えば、低階調において、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsが５Ｖ以下となるように、信号電圧Ｖsigが画素回路１４に印加された場合には、低階調で表示した画素において電力消費量を小さくすることができる。さらに、例えば、低階調だけでなく、中間階調および高階調においても（つまり全階調において）、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsが５Ｖ以下となるように、信号電圧Ｖsigが画素回路１４に印加された場合には、全ての画素において電力消費量を小さくすることができる。
【００４８】
＜モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４９】
（モジュール）
上記実施の形態の表示装置１は、例えば、図６に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５０】
（適用例１）
図７は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。
【００５１】
（適用例２）
図８は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００５２】
（適用例３）
図９は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。
【００５３】
（適用例４）
図１０は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。
【００５４】
（適用例５）
図１１は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。
【００５５】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００５６】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００５７】
また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５８】
また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００５９】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００６０】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２１…映像信号処理回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、Ｉd…電流、ＧＮＤ…グラウンド線、Ｇ１…トップゲート、Ｇ２…バックゲート、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖsig…信号電圧、Ｖb1，Ｖb2，ＶccH，ＶCCL，Ｖoff，Ｖofs，Ｖon…電圧、Ｖth…閾値電圧、ＷＳＬ…書込線。
【図１】
2011112724.tif 000003
【図２】
2011112724.tif 000004
【図３】
2011112724.tif 000005
【図４】
2011112724.tif 000006
【図５】
2011112724.tif 000007
【図６】
2011112724.tif 000008
【図７】
2011112724.tif 000009
【図８】
2011112724.tif 000010
【図９】
2011112724.tif 000011
【図１０】
2011112724.tif 000012
【図１１】
2011112724.tif 000013