(57)【要約】【課題】誤動作を防止し同期整流スイッチ素子の損失を低減できる電流共振型コンバータ。【解決手段】直流電源Viの両端にスイッチ素子Q1とスイッチ素子Q2とが接続された直列回路、スイッチ素子Q2の両端に共振リアクトルLrと１次巻線Pと電流共振コンデンサCriとが接続された直列回路、２次巻線Sの両端に整流素子D4と同期整流素子FET4とからなる同期整流スイッチ素子Q4と倍電圧用コンデンサC3とが接続された直列回路、同期整流スイッチ素子Q4の両端に整流素子D3と同期整流素子FET3とからなる同期整流スイッチ素子Q3と出力コンデンサC0とが接続された直列回路、各同期整流素子の両端電圧に基づき各整流素子の導通を判定する導通判定部13a,13b、スイッチ素子Q1とQ2とを交互にオン／オフさせる制御信号と導通判定部の導通判定信号とに基づき各同期整流素子がターンオフ後に発生するリンギングによる各同期整流素子の誤動作を防止する誤動作防止回路12a,12bを有する。【選択図】図１
2011015477.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の両端に第１スイッチ素子と第２スイッチ素子とが接続された第１直列回路と、
前記第１スイッチ素子又は前記第２スイッチ素子の両端に共振リアクトルとトランスの１次巻線と電流共振コンデンサとが接続された第２直列回路と、
前記トランスの２次巻線の両端に第１整流素子と第１同期整流素子とからなる第１同期整流スイッチ素子と倍電圧用コンデンサとが接続された第３直列回路と、
前記第１同期整流スイッチ素子の両端に第２整流素子と第２同期整流素子とからなる第２同期整流スイッチ素子と出力コンデンサとが接続された第４直列回路と、
各同期整流素子の両端電圧に基づき各整流素子の導通を判定する導通判定部と、
前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせる制御信号と前記導通判定部の導通判定信号とに基づき前記各同期整流素子がターンオフ後に発生するリンギングによる前記各同期整流素子の誤動作を防止する誤動作防止回路と、
を有することを特徴とする電流共振型コンバータ。
【請求項２】
前記誤動作防止回路は、前記制御信号を一方の入力端子に入力する排他的論理和回路と、
前記排他的論理和回路からハイレベルの立ち上がりエッジを入力する毎に出力端子からハイレベルとローレベルとを交互に出力するフリップフロップ回路と、
前記フリップフロップ回路の出力と前記導通判定部の導通判定信号との論理積を求め論理積出力を前記排他的論理和回路の他方の入力端子と前記各同期整流素子の制御端子に出力する論理積回路と、
を有することを特徴とする請求項１記載の電流共振型コンバータ。  
【請求項３】
前記誤動作防止回路は、負荷の状態と前記フリップフロップ回路の出力とに基づき前記各同期整流素子の起動を判別する起動判別部と、
前記起動判別部の判別出力と前記論理積回路の出力とに基づき前記各同期整流素子を起動させる起動部と、
を備えることを特徴とする請求項２記載の電流共振型コンバータ。
【請求項４】
前記誤動作防止回路は、一方のスイッチ素子をオン／オフさせる前記制御信号と前記導通判定部による一方の整流素子の導通判定信号とに基づき一方の同期整流素子がターンオフ後に発生するリンギングによる前記各同期整流素子の誤動作を防止する第１誤動作防止回路と、
他方のスイッチ素子をオン／オフさせる前記制御信号と前記導通判定部による他方の整流素子の導通判定信号とに基づき他方の同期整流素子がターンオフ後に発生するリンギングによる前記各同期整流素子の誤動作を防止する第２誤動作防止回路と、
を有することを特徴とする請求項１乃至請求項３のいずれか１項記載の電流共振型コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流共振型コンバータに関し、特にトランスの２次側に設けられた同期整流回路の誤動作を防止する技術に関する。
【背景技術】
【０００２】
図５は従来の電流共振型コンバータの一例を示す回路図である。図５において、直流電源Ｖｉの両端には入力コンデンサＣｉが接続されるとともに、ダイオードＤ１とＮ型ＭＯＳＦＥＴ１（以下、ＦＥＴ１）とからなるスイッチ素子Ｑ１とダイオードＤ２とＮ型ＭＯＳＦＥＴ２（以下、ＦＥＴ２）とからなるスイッチ素子Ｑ２との直列回路が接続されている。ＦＥＴ１のドレイン−ソース間にはコンデンサＣ１が接続され、ＦＥＴ２のドレイン−ソース間にはコンデンサＣ２が接続されている。コンデンサＣ１，Ｃ２はスイッチ素子Ｑ１，Ｑ２の寄生容量でも良い。
【０００３】
ＦＥＴ２のドレイン−ソース間には、共振リアクトルＬｒとトランスＴの１次巻線Ｐと電流共振コンデンサＣｒｉとの直列回路が接続されている。トランスＴの２次巻線Ｓは、１次巻線Ｐと同方向に巻回され、トランスＴの２次巻線Ｓの一端には、倍電圧用コンデンサＣ３の一端が接続されている。
【０００４】
同期整流スイッチ素子Ｑ３は、ダイオードＤ３とＮ型ＭＯＳＦＥＴ３（以下、ＦＥＴ３）とからなり、同期整流スイッチ素子Ｑ４は、ダイオードＤ４とＮ型ＭＯＳＦＥＴ４（以下、ＦＥＴ４）とからなる。倍電圧用コンデンサＣ３の他端には、ダイオードＤ３のアノードとＦＥＴ３のソースとダイオードＤ４のカソードとＦＥＴ４のドレインとが接続されている。ダイオードＤ３のカソードとＦＥＴ３のドレインとは出力コンデンサＣｏの一端に接続され、ダイオードＤ４のアノードとＦＥＴ４のソースとは、トランスＴの２次巻線Ｓの他端と出力コンデンサＣｏの他端とに接続されている。出力コンデンサＣｏの両端には負荷ＲＬが接続されている。同期整流スイッチ素子Ｑ３と同期整流スイッチ素子Ｑ４と倍電圧用コンデンサＣ３と出力コンデンサＣｏとにより倍電圧同期整流回路を構成し、倍電圧整流および同期整流が実現される。
【０００５】
制御回路１０は、ゲート信号Ｑ１ｇ，Ｑ２ｇによりスイッチ素子Ｑ１のＦＥＴ１とスイッチ素子Ｑ２のＦＥＴ２とを交互にオン／オフさせ、ゲート信号Ｑ３ｇによりスイッチ素子Ｑ１のＦＥＴ１のオン時刻に同期して同期整流スイッチ素子Ｑ３のＦＥＴ３をオンさせ、ゲート信号Ｑ４ｇによりスイッチ素子Ｑ２のＦＥＴ２のオン時刻に同期して同期整流スイッチ素子Ｑ４のＦＥＴ４をオンさせる。
【０００６】
次にこのように構成された電流共振型コンバータの動作を図６に示すタイミングチャートを参照しながら説明する。図６において、ｉ１，ｉ２は、スイッチ素子Ｑ１，Ｑ２に流れる電流、ｉ３，ｉ４は、同期整流スイッチ素子Ｑ３，Ｑ４に流れる電流、Ｑ１ｇ，Ｑ２ｇは、スイッチ素子Ｑ１，Ｑ２のＦＥＴ１，ＦＥＴ２のゲートに印加されるゲート信号、Ｑ３ｇ，Ｑ４ｇは、同期整流スイッチ素子Ｑ３，Ｑ４のＦＥＴ３，ＦＥＴ４のゲートに印加されるゲート信号である。
【０００７】
まず、時刻ｔ０において、ゲート信号Ｑ１ｇ，Ｑ３ｇによりスイッチ素子Ｑ１のＦＥＴ１と同期整流スイッチ素子Ｑ３のＦＥＴ３とをオンさせる。Ｖｉ（正極）→Ｑ１→Ｌｒ→Ｐ→Ｃｒｉ→Ｖｉ（負極）の経路で電流ｉ１が流れる。このとき、共振リアクトルＬｒとトランスＴの励磁インダクタンスＬｐと電流共振コンデンサＣｒｉとの共振が起こり、電流ｉ１は正弦波状の波形となる。なお、負の電流ｉ１はダイオードＤ１に流れ、正の電流ｉ１はＦＥＴ１に流れる。
【０００８】
また、トランスＴの１次巻線Ｐに発生したエネルギーは、トランスＴの２次巻線Ｓに伝達されるので、Ｓ→Ｃ３→Ｑ３→Ｃｏ→Ｓの経路で電流ｉ３が流れる。電流ｉ３は、共振リアクトルＬｒと電流共振コンデンサＣｒｉとの共振により、正弦波状の波形となる。
【０００９】
時刻ｔ１において、電流ｉ３がゼロになると、ゲート信号Ｑ３ｇをオフさせる。すなわち、ゲート信号Ｑ３ｇのオン期間は、正の電流ｉ３が流れている期間（導通期間）のみとする。導通期間を検出する手段としては、例えば、ＦＥＴ３のドレイン−ソース電圧Ｖｄｓを検出し、ダイオードＤ３の導通を間接的に検出する。ダイオードＤ３の導通時に、ＦＥＴ３のドレイン−ソース電圧Ｖｄｓは、負の値となるため、ある一定値以下となった場合に導通状態と判断し、その期間中、ＦＥＴ３をオンさせることで、同期整流が成立する。
【００１０】
ゲート信号Ｑ３ｇがオフされると、トランスＴの励磁インダクタンスＬｐと共振リアクトルＬｒと電流共振コンデンサＣｒｉとの共振が起り、電流ｉ１は、時刻ｔ１から時刻ｔ２まで、正弦波状の波形となる。
【００１１】
次に、時刻ｔ２において、スイッチ素子Ｑ１のＦＥＴ１をオフさせると、電流ｉ１がゼロとなり、コンデンサＣ２に電流が流れて充電される。そして、コンデンサＣ２の電荷がダイオードＤ２を流れている期間中に、ゲート信号Ｑ２ｇ，Ｑ４ｇによりスイッチ素子Ｑ２のＦＥＴ２と同期整流スイッチ素子Ｑ４のＦＥＴ４とをオンさせると、Ｃｒｉ→Ｐ→Ｌｒ→Ｑ２→Ｃｒｉの経路で電流ｉ２が流れる。このとき、励磁インダクタンスＬｐと共振リアクトルＬｒと電流共振コンデンサＣｒｉとの共振が起こり、電流ｉ２は正弦波状の波形となる。なお、負の電流ｉ２はダイオードＤ２に流れ、正の電流ｉ２はＦＥＴ２に流れる。
【００１２】
また、トランスＴの１次巻線Ｐに発生したエネルギーは、トランスＴの２次巻線Ｓに伝達されるので、Ｓ→Ｑ４→Ｃ３→Ｓの経路で電流ｉ４が流れる。電流ｉ４は、共振リアクトルＬｒと電流共振コンデンサＣｒｉとの共振により正弦波状の波形となる。なお、時刻ｔ３〜ｔ４の動作も、時刻ｔ１〜ｔ２の動作と同様である。
【００１３】
図５に示す電流共振型コンバータでは、例えば点Ａの電圧ＶAは、同期整流スイッチ素子Ｑ３，Ｑ４での電圧降下を無視すれば、２次側基準点Ｂから見て、同期整流スイッチ素子Ｑ３の導通中（ＦＥＴ３オン時を含む）では、出力電圧Ｖｏ［Ｖ］となり、同期整流スイッチ素子Ｑ４の導通中（ＦＥＴ４オン時を含む）では、０［Ｖ］となり、それ以外では、Ｖｏ／２［Ｖ］となる。
【００１４】
なお、上述した従来の技術の関連技術として、特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特公昭４７−６４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、実際の回路では、トランスＴの２次側の励磁インダクタンスと倍電圧用コンデンサＣ３と同期整流スイッチ素子Ｑ３，Ｑ４のそれぞれの出力容量及び寄生インダクタンスとにより共振回路が形成されるため、同期整流スイッチ素子Ｑ３，Ｑ４のターンオフによりリンキングが発生する。このため、点Ａの電圧ＶAは、Ｖｏ／２［Ｖ］を中心とした振動波形となる。共振回路内に緩衝成分（抵抗分）が存在しない場合にはその振動ピークがＶｏ［Ｖ］や０［Ｖ］に達する。
【００１７】
このとき、ダイオードＤ３，Ｄ４の導通であると誤った判断がなされ、即ち誤検出されて、ＦＥＴ３，ＦＥＴ４が誤点弧、即ち誤動作される。例えば、図７に示すように、ＦＥＴ４では、パルスＰ２１が誤点弧である。また、他方のＦＥＴ３でも誤検出が発生し、パルスＰ２２が誤点弧である。
【００１８】
ＦＥＴ３，ＦＥＴ４の誤点弧が発生すると、倍電圧用コンデンサＣ３や出力コンデンサＣｏの放電等の異常動作が発生したり、等価的に同期整流スイッチ素子Ｑ３，Ｑ４のスイッチング周波数が増加する。このため、同期整流スイッチ素子Ｑ３，Ｑ４の損失が増加したり、ドライブ回路（図示せず）が発熱し、最悪の場合には破損してしまう。
【００１９】
本発明の課題は、誤動作を防止し、同期整流スイッチ素子の損失を低減できる電流共振型コンバータを提供することにある。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明は、直流電源の両端に第１スイッチ素子と第２スイッチ素子とが接続された第１直列回路と、前記第１スイッチ素子又は前記第２スイッチ素子の両端に共振リアクトルとトランスの１次巻線と電流共振コンデンサとが接続された第２直列回路と、前記トランスの２次巻線の両端に第１整流素子と第１同期整流素子とからなる第１同期整流スイッチ素子と倍電圧用コンデンサとが接続された第３直列回路と、前記第１同期整流スイッチ素子の両端に第２整流素子と第２同期整流素子とからなる第２同期整流スイッチ素子と出力コンデンサとが接続された第４直列回路と、各同期整流素子の両端電圧に基づき各整流素子の導通を判定する導通判定部と、前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせる制御信号と前記導通判定部の導通判定信号とに基づき前記各同期整流素子がターンオフ後に発生するリンギングによる前記各同期整流素子の誤動作を防止する誤動作防止回路とを有することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、誤動作防止回路は、第１スイッチ素子と第２スイッチ素子とを交互にオン／オフさせる制御信号と導通判定部の導通判定信号とに基づき各同期整流素子がターンオフ後に発生するリンギングによる各同期整流素子の誤動作を防止するので、同期整流スイッチ素子の損失を低減できる電流共振型コンバータを提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１の電流共振型コンバータの回路図である。
【図２】本発明の実施例１の電流共振型コンバータの動作を示す各部のタイミングチャートである。
【図３】本発明の実施例２の電流共振型コンバータの回路図である。
【図４】本発明の実施例２の電流共振型コンバータの動作を示す各部のタイミングチャートである。
【図５】従来の電流共振型コンバータの一例を示す回路図である。
【図６】図５に示す従来の電流共振型コンバータの動作を示す各部のタイミングチャートである。
【図７】図５に示す従来の電流共振型コンバータの同期整流回路によるリンギングの発生の様子を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態の電流共振型コンバータを図面を参照しながら詳細に説明する。
【実施例１】
【００２４】
図１は本発明の実施例１の電流共振型コンバータの構成図である。図１に示す実施例１の電流共振型コンバータは、図５に示す電流共振型コンバータに対して、さらに、１次側制御回路１１、第１誤動作防止回路１２ａ、第２誤動作防止回路１２ｂ、ダイオード導通判定部（導通判定部）１３ａ，１３ｂを設けている。即ち、実施例１の電流共振型コンバーは、第１及び第２誤動作防止回路１２ａ，１２ｂを設けたことを特徴とする。
【００２５】
なお、トランスＴは、１次巻線Ｐと２次巻線Ｓとの巻方向が同方向となっているが、１次巻線Ｐと２次巻線Ｓとの巻方向が逆方向であっも良い。また、図１では、スイッチ素子Ｑ２（第２スイッチ素子）のＦＥＴ２のドレイン−ソース間に共振リアクトルＬｒとトランスＴの１次巻線Ｐと電流共振コンデンサＣｒｉとの直列回路が接続されているが、この直列回路は、スイッチ素子Ｑ１（第１スイッチ素子）のＦＥＴ１のドレイン−ソース間に接続されても良い。
【００２６】
１次側制御回路１１は、第１制御信号をスイッチ素子Ｑ１のＦＥＴ１のゲートに印加するとともに第２制御信号をスイッチ素子Ｑ２のＦＥＴ２のゲートに印加して、スイッチ素子Ｑ１のＦＥＴ１とスイッチ素子Ｑ２のＦＥＴ２とを交互にオン／オフさせる。
【００２７】
ダイオード導通判定部１３ａは、同期整流スイッチ素子Ｑ３（第２同期整流スイッチ素子）のＦＥＴ３（第２同期整流素子）のドレイン−ソース電圧に基づきダイオードＤ３（第２整流素子）の導通を判定する。ダイオード導通判定部１３ｂは、同期整流スイッチ素子Ｑ４（第１同期整流スイッチ素子）のＦＥＴ４（第１同期整流素子）のドレイン−ソース電圧に基づきダイオードＤ４（第１整流素子）の導通を判定する。
【００２８】
第１誤動作防止回路１２ａは、１次側制御回路１１からの第１制御信号とダイオード導通判定部１３ａのダイオードＤ３の導通判定信号とに基づき同期整流スイッチ素子Ｑ３のＦＥＴ３がターンオフ後に発生するリンギングによる各同期整流スイッチ素子Ｑ３，Ｑ４のＦＥＴ３，ＦＥＴ４の誤動作を防止する。第１誤動作防止回路１２ａは、排他的論理和回路ＥＯＲ１と、Ｄ型フリップフロップ回路ＤＦＦ１と、アンド回路ＡＮＤ１とからなる。
【００２９】
排他的論理和回路ＥＯＲ１は、１次側制御回路１１からの第１制御信号Ｐ１ｓｗを一方の入力端子に入力する。Ｄ型フリップフロップ回路ＤＦＦ１は、排他的論理和回路ＥＯＲ１からハイレベルの立ち上がりエッジを入力する毎に出力端子Ｑからハイレベルとローレベルとを交互に出力する。アンド回路ＡＮＤ１は、Ｄ型フリップフロップ回路ＤＦＦ１の出力とダイオード導通判定部１３ａのダイオードＤ３の導通判定信号との論理積を求め論理積出力を排他的論理和回路ＥＯＲ１の他方の入力端子と同期整流スイッチ素子Ｑ３のＦＥＴ３のゲートに出力する。
【００３０】
第２誤動作防止回路１２ｂは、１次側制御回路１１からの第２制御信号とダイオード導通判定部１３ｂのダイオードＤ４の導通判定信号とに基づき同期整流スイッチ素子Ｑ４のＦＥＴ４がターンオフ後に発生するリンギングによる各同期整流スイッチ素子Ｑ３，Ｑ４のＦＥＴ３，ＦＥＴ４の誤動作を防止する。第２誤動作防止回路１２ｂは、排他的論理和回路ＥＯＲ２と、Ｄ型フリップフロップ回路ＤＦＦ２と、アンド回路ＡＮＤ２とからなる。
【００３１】
排他的論理和回路ＥＯＲ２は、１次側制御回路１１からの第２制御信号Ｐ２ｓｗを一方の入力端子に入力する。Ｄ型フリップフロップ回路ＤＦＦ２は、排他的論理和回路ＥＯＲ２からハイレベルの立ち上がりエッジを入力する毎に出力端子Ｑからハイレベルとローレベルとを交互に出力する。アンド回路ＡＮＤ２は、Ｄ型フリップフロップ回路ＤＦＦ２の出力とダイオード導通判定部１３ｂのダイオードＤ４の導通判定信号との論理積を求め論理積出力を排他的論理和回路ＥＯＲ２の他方の入力端子と同期整流スイッチ素子Ｑ４のＦＥＴ４のゲートに出力する。
【００３２】
次にこのように構成された実施例１の電流共振型コンバータの動作を図２に示すタイミングチャートを参照しながら詳細に説明する。ここでは、第１誤動作防止回路１２ａの動作を説明する。なお、第２誤動作防止回路１２ｂの動作は、第１誤動作防止回路１２ａの動作と同様である。
【００３３】
まず、時刻ｔ１において、スイッチ素子Ｑ１がターンオンすると、第１制御信号Ｐ１ｓｗのＨレベルが排他的論理和回路ＥＯＲ１の一方の入力端子に入力され、排他的論理和回路ＥＯＲ１の出力はＬレベルからＨレベルになる。このＨレベルによりＤ型フリップフロップ回路ＤＦＦ１の出力は、ＬレベルからＨレベルになる。
【００３４】
時刻ｔ２において、ダイオードＤ３が導通すると、ダイオード導通判定部１３ａは、判定パルス（導通判定信号）をＬレベルからＨレベルに切り替え、Ｈレベルの判定パルスＰ１ｄｉをアンド回路ＡＮＤ１の一方の入力端子に出力する。アンド回路ＡＮＤ１は、判別パルスＰ１ｄｉのＨレベルとＤ型フリップフロップ回路ＤＦＦ１からのＨレベルとのアンドをとり、Ｈレベルのゲート信号を同期整流スイッチ素子Ｑ３のＦＥＴ３のゲートに印加する。
【００３５】
これにより、同期整流スイッチ素子Ｑ３はターンオンする。Ｈレベルのゲート信号は、排他的論理和回路ＥＯＲ１の他方の入力端子に入力されるため、排他的論理和回路ＥＯＲ１の出力はＬレベルとなる。
【００３６】
次に、トランスＴの２次側へのエネルギー供給が終了し、時刻ｔ３において、同期整流スイッチ素子Ｑ３のＦＥＴ３のドレイン−ソース電圧Ｑ３Ｖｄｓが負から正に反転することで、同期整流スイッチ素子Ｑ３がターンオフされる。すると、ダイオード導通判定部１３ａは、判定パルスＰ１ｄｉをＨレベルからＬレベルに切り替え、Ｌレベルの判定パルスＰ１ｄｉがアンド回路ＡＮＤ１に入力される。
【００３７】
アンド回路ＡＮＤ１からＬレベルが排他的論理和回路ＥＯＲ１の他方の入力端子に入力されるため、排他的論理和回路ＥＯＲ１の出力はＨレベルとなる。このＨレベルの入力により、Ｄ型フリップフロップ回路ＤＦＦ１の出力は、ＨレベルからＬレベルになる。  
次に、同期整流スイッチ素子Ｑ３のリンギングにより、時刻ｔ４において、同期整流スイッチ素子Ｑ３のＦＥＴ３のドレイン−ソース電圧Ｑ３Ｖｄｓが再びターンオン判定レベルに達する。このため、ダイオード導通判定部１３ａは、判定パルスＰ１ｄｉをＬレベルからＨレベルに切り替えて、Ｈレベルの判定パルスＰ１ｄｉをアンド回路ＡＮＤ１に出力する。
【００３８】
アンド回路ＡＮＤ１は、判定パルスＰ１ｄｉのＨレベルとＤ型フリップフロップ回路ＤＦＦ１からのＬレベルとのアンドをとり、Ｌレベルを出力する。即ち、ゲート信号は同期整流スイッチ素子Ｑ３のＦＥＴ３のゲートには出力されない。排他的論理和回路ＥＯＲ１の入力には、Ｌレベルが入力されるので、排他的論理和回路ＥＯＲ１の出力はＨレベルのままで変化しない。
【００３９】
その後、時刻ｔ５において、ダイオードＤ３がオフし、判定パルスＰ１ｄｉがＬレベルとなる。次に、スイッチ素子Ｑ１がターンオフし、排他的論理和回路ＥＯＲ１はＨレベルからＬレベルとなる。このとき、その他の信号は変化しない。
【００４０】
次に、時刻ｔ６において、同期整流スイッチ素子Ｑ３のターンオフによるリンキングによりＦＥＴ３のドレイン−ソース電圧Ｑ３Ｖｄｓが再びターンオン判定レベルに達してもＤ型フリップフロップ回路ＤＦＦ１の出力がＬレベルであるため、ゲート信号は同期整流スイッチ素子Ｑ３のＦＥＴ３のゲートに出力されない。このとき、排他的論理和回路ＥＯＲ１及びＤ型フリップフロップ回路ＤＦＦ１の出力は変化しない。
【００４１】
このように実施例１の電流共振型コンバータによれば、第１及び第２誤動作防止回路１２ａ，１２ｂは、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン／オフさせる制御信号とダイオード導通判定部１３ａ，１３ｂからの判定パルスとに基づき各同期整流スイッチ素子Ｑ３，Ｑ４がターンオフ後に発生するリンギングによる各同期整流スイッチ素子Ｑ３，Ｑ４のＦＥＴ３，ＦＥＴ４の誤動作を防止するので、同期整流スイッチ素子Ｑ３，Ｑ４の損失を低減できる。
【実施例２】
【００４２】
次に、実施例２の電流共振型コンバータを説明する。軽負荷時には整流素子Ｄ３，Ｄ４の電圧降下が同期整流素子ＦＥＴ３，ＦＥＴ４の電圧降下よりも低下するため、同期整流素子ＦＥＴ３，ＦＥＴ４に電流が流れにくくなる。また、負荷の軽重に依らないが同期整流素子ＦＥＴ３，ＦＥＴ４には駆動損失が発生する。このため、軽負荷時には、ダイオード整流の方が同期整流よりも損失が少なくなる。そこで、実施例２の電流共振型コンバータは、軽負荷時には同期整流スイッチ素子の同期整流素子をオフさせて、同期整流スイッチ素子の損失を低減することを特徴とする。
【００４３】
図３は本発明の実施例２の電流共振型コンバータの回路図である。図３に示す実施例２の電流共振型コンバータは、図１に示す実施例１の電流共振型コンバータに対して、さらに、負荷状態判別部１５を設けるとともに、第１及び第２誤動作防止回路１２ｃ，１２ｄに起動判別部１７ａ，１７ｂ及びアンド回路ＡＮＤ３，ＡＮＤ４（起動部）を設けたことを特徴とする。
【００４４】
負荷状態判別部１５は、負荷ＲＬの両端電圧に基づき負荷が軽負荷状態か重負荷状態かを判別し、負荷が軽負荷状態である場合にＬレベルを出力し、負荷が重負荷状態である場合にＨレベルを出力する。
【００４５】
起動判別部１７ａは、負荷状態判別部１５の負荷状態とＤ型フリップフロップ回路ＤＦＦ１の出力とに基づき同期整流スイッチ素子Ｑ３のＦＥＴ３の起動を判別する。具体的には、起動判別部１７ａは、負荷が軽負荷状態を示すＬレベルを入力したとき、Ｄ型フリップフロップ回路ＤＦＦ１の出力に関係なく、停止信号を示すＬレベルをアンド回路ＡＮＤ３に出力するため、アンド回路ＡＮＤ３の出力はＬレベルとなる。このため、負荷が軽負荷状態では、同期整流スイッチ素子Ｑ３のＦＥＴ３はオフされる。即ち、軽負荷時では、同期整流スイッチ素子Ｑ３の損失を低減できる。
【００４６】
起動判別部１７ａは、負荷が重負荷状態を示すＨレベルを入力し、Ｄ型フリップフロップ回路ＤＦＦ１からＬレベルを入力したとき、起動信号を示すＨレベルをアンド回路ＡＮＤ３に出力する。アンド回路ＡＮＤ３にはアンド回路ＡＮＤ１からＬレベルが入力されるため、アンド回路ＡＮＤ３の出力はＬレベルとなり、同期整流スイッチ素子Ｑ３のＦＥＴ３はオフされる。
【００４７】
起動判別部１７ａは、負荷が重負荷状態を示すＨレベルを入力し、Ｄ型フリップフロップ回路ＤＦＦ１からＨレベルを入力したとき、即ち、負荷が軽負荷状態から重負荷状態になったとき、停止信号を示すＬレベルをアンド回路ＡＮＤ３に出力する。このため、アンド回路ＡＮＤ３の出力、即ち、ゲート信号Ｑ３ｇ２はＬレベルとなり、同期整流スイッチ素子Ｑ３のＦＥＴ３はオフされる。このときの動作波形を図４に示す。
【００４８】
図４に示すように、Ｈレベルの判定パルスＰ１ｄｉのタイミングＰＬ１では、Ｄ型フリップフロップ回路ＤＦＦ１の出力はＨレベルであるが、ゲート信号Ｑ３ｇ２はＬレベルとなるので、同期整流スイッチ素子Ｑ３のＦＥＴ３の誤点弧はなくなる。
【００４９】
これに対して、図１に示す実施例１では、負荷状態判別部１５、起動判別部１７ａ、アンド回路ＡＮＤ３がなく、アンド回路ＡＮＤ１がダイオード導通判定部１３ａからの判定パルスＰ１ｄｉのＨレベルとＤ型フリップフロップ回路ＤＦＦ１からのＨレベルとのアンドをとるため、ゲート信号Ｑ３ｇ１はＨレベルとなり、同期整流スイッチ素子Ｑ３のＦＥＴ３が誤点弧してしまう。
【００５０】
次に、第２誤動作防止回路１３ｄにおいて、起動判別部１７ｂは、負荷状態判別部１５の負荷状態とＤ型フリップフロップ回路ＤＦＦ２の出力とに基づき同期整流スイッチ素子Ｑ４のＦＥＴ４の起動を判別する。具体的には、起動判別部１７ｂは、負荷が軽負荷状態を示すＬレベルを入力したとき、Ｄ型フリップフロップ回路ＤＦＦ２の出力に関係なく、停止信号を示すＬレベルをアンド回路ＡＮＤ４に出力するため、アンド回路ＡＮＤ４の出力はＬレベルとなる。このため、負荷が軽負荷状態では、同期整流スイッチ素子Ｑ４のＦＥＴ４はオフされる。即ち、軽負荷時では、同期整流スイッチ素子Ｑ４の損失を低減できる。
【００５１】
起動判別部１７ｂは、負荷が重負荷状態を示すＨレベルを入力し、Ｄ型フリップフロップ回路ＤＦＦ２からＬレベルを入力したとき、起動信号を示すＨレベルをアンド回路ＡＮＤ４に出力する。アンド回路ＡＮＤ４にはアンド回路ＡＮＤ２からＬレベルが入力されるため、アンド回路ＡＮＤ４の出力はＬレベルとなり、同期整流スイッチ素子Ｑ４のＦＥＴ４はオフされる。
【００５２】
起動判別部１７ｂは、負荷が重負荷状態を示すＨレベルを入力し、Ｄ型フリップフロップ回路ＤＦＦ２からＨレベルを入力したとき、即ち、負荷が軽負荷状態から重負荷状態になったとき、停止信号を示すＬレベルをアンド回路ＡＮＤ４に出力する。このため、アンド回路ＡＮＤ４の出力、即ち、ゲート信号Ｑ４ｇ２はＬレベルとなり、同期整流スイッチ素子Ｑ４のＦＥＴ４はオフされる。
【００５３】
このように実施例２の電流共振型コンバータによれば、実施例１の電流共振型コンバータの効果が得られるとともに、軽負荷時に同期整流スイッチ素子Ｑ３，Ｑ４のＦＥＴ３，ＦＥＴ４をオフさせることで、同期整流スイッチ素子Ｑ３，Ｑ４の損失を低減することができる。
【産業上の利用可能性】
【００５４】
本発明は、ＤＣ−ＤＣコンバータに適用可能である。
【符号の説明】
【００５５】
Ｖｉ  直流電源
１，２，３，４  ＦＥＴ
Ｑ１，Ｑ２  スイッチ素子
Ｑ３，Ｑ４  同期整流スイッチ素子
Ｃｉ  入力コンデンサ
Ｃ１，Ｃ２  コンデンサ
Ｃ３  倍電圧用コンデンサ
Ｃｒｉ  電流共振コンデンサ
Ｄ１〜Ｄ４  ダイオード
Ｔ  トランス
Ｐ  １次巻線
Ｓ  ２次巻線
Ｌｒ  共振リアクトル
１１  １次側制御回路
１２ａ，１２ｃ  第１誤動作防止回路
１２ｂ，１２ｄ  第２誤動作防止回路
１３ａ，１３ｂ  ダイオード導通判定部
１５  負荷状態判別部
１７ａ，１７ｂ  起動判別部
ＥＯＲ１，ＥＯＲ２  排他的論理和回路
ＤＦＦ１，ＤＦＦ２  Ｄ型フリップフロップ回路
ＡＮＤ〜ＡＮＤ４  アンド回路
【図１】
2011015477.tif 000003
【図２】
2011015477.tif 000004
【図３】
2011015477.tif 000005
【図４】
2011015477.tif 000006
【図５】
2011015477.tif 000007
【図６】
2011015477.tif 000008
【図７】
2011015477.tif 000009