(57)【要約】【課題】単相増幅器において、出力信号に含まれる２次歪み成分を除去する。【解決手段】増幅器は、第１の導電型の半導体で形成され第１の出力電流ΔＩ１を出力する第１のＭＯＳトランジスタＮＭ１２と、前記第１の導電型の半導体で形成される第２のＭＯＳトランジスタＮＭ１３と、第２の導電型の半導体で形成され第２の出力電流ΔＩ２を出力する第３のＭＯＳトランジスタＰＭ１２と、前記第１の出力電流ΔＩ１と前記第２の出力電流ΔＩ２との差電流により設定される負荷電流に応じて出力信号ΔＩＲ１を生成する負荷抵抗ＲＬ１とを備える。【選択図】図１
2011172075.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の半導体で形成され、ゲートに入力信号が入力され、ソースが第１の電源に接続され、前記入力信号に応じて第１の出力電流を出力する第１のＭＯＳトランジスタと、
前記第１の導電型の半導体で形成され、ゲートに定電圧が入力され、ソースが前記第１のＭＯＳトランジスタのドレインに接続される第２のＭＯＳトランジスタと、
第２の導電型の半導体で形成され、ゲートに前記入力信号が入力され、ソースが第２の電源に接続され、ドレインが前記第１のＭＯＳトランジスタのドレインに接続され、前記入力信号に応じて第２の出力電流を出力する第３のＭＯＳトランジスタと、
一端が前記第２の電源に接続され、前記第１の出力電流と前記第２の出力電流との差電流により設定される負荷電流に応じて出力信号を生成する負荷抵抗と、
前記第２のＭＯＳトランジスタのドレインと前記負荷抵抗の他端との接続点に接続され、前記出力信号を出力する出力端子と、
を備える増幅器。
【請求項２】
前記第２の出力電流の非線形成分は、前記第１の出力電流の非線形線分に対応する、
請求項１に記載の増幅器。
【請求項３】
前記第１のＭＯＳトランジスタを構成要素とする第１のカレントミラー回路と、
前記第３のＭＯＳトランジスタを構成要素とする第２のカレントミラー回路と、
を更に備える請求項１又は２に記載の増幅器。
【請求項４】
前記第１のカレントミラー回路は、
前記第１の導電型の半導体で形成され、前記入力信号が無信号状態である場合に前記第１のＭＯＳトランジスタに流れる第１のバイアス電流を設定する第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタのゲートと前記入力信号の入力点との間に設けられる第１の抵抗と、
を備え、
前記第２のカレントミラー回路は、
前記第２の導電型の半導体で形成され、前記入力信号が無信号状態である場合に前記第２のＭＯＳトランジスタに流れる第２のバイアス電流を設定する第５のＭＯＳトランジスタと、
前記第５のＭＯＳトランジスタのゲートと前記入力信号の入力点との間に設けられる第２の抵抗と、
を備える、
請求項３に記載の増幅器。
【請求項５】
前記第１のＭＯＳトランジスタのソースと前記第１の電源との間に設けられる第３の抵抗と、
前記第４のＭＯＳトランジスタのソースと前記第１の電源との間に設けられる第４の抵抗と、
を更に備える請求項４に記載の増幅器。
【請求項６】
前記入力信号が入力される入力端子と、
前記入力端子と前記第１のＭＯＳトランジスタのゲートとの間に設けられる第１の容量と、
前記入力端子と前記第３のＭＯＳトランジスタのゲートとの間に設けられる第２の容量と、
を更に備える請求項１〜５のいずれか１つに記載の増幅器
【請求項７】
前記第１の導電型はＮ型であって、前記第２の導電型はＰ型である請求項１〜６のいずれか１つに記載の増幅器。
【請求項８】
第１の導電型の半導体で形成され、ゲートに入力信号が入力され、ソースが第１の電源に接続され、前記入力信号に応じて第１の出力電流を出力する第１のＭＯＳトランジスタと、
前記第１の導電型の半導体で形成され、ゲートに定電圧が入力され、ソースが前記第１のＭＯＳトランジスタのドレインに接続される第２のＭＯＳトランジスタと、
前記入力信号の変動に応じて前記第１の出力電流に含まれる非線形成分に対応する非線形成分を含む第２の出力電流を前記第１のＭＯＳトランジスタのドレインに出力する歪み補正回路と、
一端が第２の電源に接続され、前記第１の出力電流と前記第２の出力電流との差電流により設定される負荷電流に応じて出力信号を生成する負荷抵抗と、
前記第２のＭＯＳトランジスタのドレインと前記負荷抵抗の他端との接続点に接続され、前記出力信号を出力する出力端子と、
を備える増幅器。
【請求項９】
前記歪み補正回路は、第２の導電型の半導体で形成され、ゲートに前記入力信号が入力され、ソースが前記第２の電源に接続され、ドレインが前記第１のＭＯＳトランジスタのドレインに接続され、前記第２の出力電流を出力する第３のＭＯＳトランジスタを備える、
請求項８に記載の増幅器。
【請求項１０】
前記第１のＭＯＳトランジスタを構成要素とする第１のカレントミラー回路と、
前記第３のＭＯＳトランジスタを構成要素とする第２のカレントミラー回路と、
を更に備える請求項９に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単相入力信号を増幅する増幅器に関し、特に２次歪みの発生を抑制するための技術に関する。
【背景技術】
【０００２】
ＴＶ受信機など広帯域の周波数信号を増幅し、信号処理に最適な信号レベルとした上で復調するシステムでは、その増幅器は２次歪み成分の発生を抑制しなくてはならない。また、このような増幅器には十分な高周波特性と入出力間の高いアイソレ−ションが要求される。差動入力の増幅器であれば２次歪みはほとんど発生しないが、アンテナからの入力信号は単相であるので、こういったシステムの初段増幅器は単相増幅器であることが多い。
【０００３】
図３は、一般的な単相増幅器の第１の構成例を示している（非特許文献１、Ｐ１９８参照）。該例に係る単相増幅器において、入力端子は容量Ｃ３２と接続し、容量Ｃ３２はＮＭＯＳトランジスタＮＭ３２のゲ−トと接続する。ＮＭ３２のソ−スは抵抗Ｒ３２と接続し、ＮＭ３２のドレインはＮＭＯＳトランジスタＮＭ３３のソ−スと接続する。ＮＭ３３のゲ−トにはバイアス電圧ｖｂｉａｓ３１が印加され、ＮＭ３３のドレインは抵抗ＲＬ３と出力端子に接続する。抵抗Ｒ３２はグランドに、抵抗ＲＬ３は電源に接続する。また、ＮＭ３２のゲ−トは抵抗Ｒ３３に接続し、Ｒ３３はＮＭＯＳトランジスタＮＭ３１のゲ−トとドレインに接続する。抵抗Ｒ３１はＮＭ３１のソ−スとグランドに接続する。ＮＭ３１にはバイアス電流ｉｂｉａｓ３１が印加される。ｉｂｉａｓ３１によって抵抗Ｒ３３を介してＮＭ３２のゲ−トに所望のバイアス電圧が与えられ、ＮＭ３２によって増幅されたドレイン電流信号は負荷抵抗ＲＬ３によって電圧信号に変換され出力される。また、ＮＭ３３のトランジスタによって出力電圧信号によるＮＭ３２のドレイン電圧変動が抑制されるため、高い周波数特性と出力端子から入力端子への高いアイソレ−ションが得られる。
【０００４】
図４は、図３に示す増幅器の特性を示している。同図に示すグラフにおいて、縦軸がトランジスタＮＭ３２のドレイン電流、横軸がＮＭ３２のゲ−ト電圧である。ＮＭ３２が動作点Ｄで動作しているとし、ΔＶｉｎの電圧が入力された場合の出力電流ΔＩＲ３を示している。ΔＶｉｎに比例する１次成分ΔＩ３１に加え、トランジスタＮＭ３２の非線形性に起因する２次歪み成分ΔＩ３２が発生し、その合計が出力電流ΔＩＲ３＝ΔＩ３１＋ΔＩ３２となる。ここでは、２次以上の高次歪み成分は無視する。
【０００５】
図５は、一般的な単相増幅器の第２の構成例を示している（非特許文献１、Ｐ１９７参照）。該例は、ＮＭＯＳとＰＭＯＳのゲ−トに信号を入力する増幅器の回路構成である。入力端子はＮＭＯＳトランジスタＮＭ５１のゲ−トとＰＭＯＳトランジスタＰＭ５１のゲ−トに接続し、ＮＭ５１のドレインとＰＭ５１のドレインは出力端子に接続する。抵抗Ｒ５２はＮＭ５１のソ−スとグランドに接続し、ＰＭ５１のソ−スは電源に接続する。
【０００６】
また、特許文献１において、ＭＧＴＲ(Multiple gated transistor)を利用した増幅回路における線形性及び周波数帯域の向上に関する構成が開示されている。特許文献２において、高周波電力増幅器の非線形歪みを補償するための補償信号を出力する回路が開示されている。特許文献３において、抵抗値がさほど高くない抵抗成分を有する負荷に対する高調波歪みが低い電圧リピータ回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１８０４９２号公報
【特許文献２】特開昭６０−１７３９０８号公報
【特許文献３】特開昭６３−３８３１２号公報
【非特許文献】
【０００８】
【非特許文献１】「ＲＦマイクロエレクトロニクス（Behzad Razavi著  黒田忠弘  監訳）」Ｐ１９７，１９８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記したように、図３に示す単相増幅器においては、ＮＭ３３のトランジスタによって出力電圧信号によるＮＭ３２のドレイン電圧変動が抑制されるため、高い周波数特性と出力端子から入力端子への高いアイソレ−ションが得られる。しかしながら、前記２次歪み成分ΔＩ３２の発生は、トランジスタの非線形によるものなので、抵抗Ｒ３２で発生を抑制できるものの、完全になくすことはできない。
【００１０】
また、図５に示す単相増幅器においては、出力電圧信号によってトランジスタＮＭ５１とＰＭ５１のドレイン電圧が変動し、回路動作に影響を与えてしまう。これにより、高い周波数特性と高いアイソレ−ション特性を得ることができない。
【課題を解決するための手段】
【００１１】
本発明の一態様は、第１の導電型の半導体で形成され、ゲートに入力信号が入力され、ソースが第１の電源に接続され、前記入力信号に応じて第１の出力電流を出力する第１のＭＯＳトランジスタと、前記第１の導電型の半導体で形成され、ゲートに定電圧が入力され、ソースが前記第１のＭＯＳトランジスタのドレインに接続される第２のＭＯＳトランジスタと、第２の導電型の半導体で形成され、ゲートに前記入力信号が入力され、ソースが第２の電源に接続され、ドレインが前記第１のＭＯＳトランジスタのドレインに接続され、前記入力信号に応じて第２の出力電流を出力する第３のＭＯＳトランジスタと、一端が前記第２の電源に接続され、前記第１の出力電流と前記第２の出力電流との差電流により設定される負荷電流に応じて出力信号を生成する負荷抵抗と、前記第２のＭＯＳトランジスタのドレインと前記負荷抵抗の他端との接続点に接続され、前記出力信号を出力する出力端子とを備える増幅器である。
【００１２】
また、本発明の他の態様は、第１の導電型の半導体で形成され、ゲートに入力信号が入力され、ソースが第１の電源に接続され、前記入力信号に応じて第１の出力電流を出力する第１のＭＯＳトランジスタと、前記第１の導電型の半導体で形成され、ゲートに定電圧が入力され、ソースが前記第１のＭＯＳトランジスタのドレインに接続される第２のＭＯＳトランジスタと、前記入力信号の変動に応じて前記第１の出力電流に含まれる非線形成分に対応する非線形成分を含む第２の出力電流を前記第１のＭＯＳトランジスタのドレインに出力する歪み補正回路と、一端が第２の電源に接続され、前記第１の出力電流と前記第２の出力電流との差電流により設定される負荷電流に応じて出力信号を生成する負荷抵抗と、前記第２のＭＯＳトランジスタのドレインと前記負荷抵抗の他端との接続点に接続され、前記出力信号を出力する出力端子とを備える増幅器である。
【００１３】
上記態様によれば、前記第１の導電型（例えばＮ型）の第１のＭＯＳトランジスタから出力される前記第１の出力電流の非線形性成分が、前記第２の導電型（例えばＰ型）の第３のＭＯＳトランジスタ又は前記歪み補正回路から出力される前記第２の出力電流の非線形成分により相殺される。これにより、前記２次歪み成分の発生が抑制される。
【発明の効果】
【００１４】
本発明によれば、高い周波数特性及び高いアイソレ−ションを有すると共に、２次歪み成分を含まない信号の出力が可能な単相増幅器を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る増幅器の構成を示す図である。
【図２】実施の形態１に係る増幅器の特性を示すグラフである。
【図３】一般的な増幅器の第１の構成例を示す図である。
【図４】第１の構成例に係る増幅器の特性を示すグラフである。
【図５】一般的な増幅器の第２の構成例を示す図である。
【発明を実施するための形態】
【００１６】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に係る増幅器の構成を示している。入力端子は容量Ｃ１２と接続し、前記容量Ｃ１２はＮＭＯＳトランジスタＮＭ１２のゲ−トと接続する。前記ＮＭ１２のソ−スは抵抗Ｒ１２と接続し、前記ＮＭ１２のドレインはＮＭＯＳトランジスタＮＭ１３のソ−スと接続する。前記ＮＭ１３のゲ−トにはバイアス電圧ｖｂｉａｓ１１が印加され、前記ＮＭ１３のドレインは抵抗ＲＬ１と出力端子に接続する。前記抵抗Ｒ１２はグランドに、前記抵抗ＲＬ１は電源に接続する。また、前記ＮＭ１２のゲ−トは抵抗Ｒ１３に接続し、前記Ｒ１３はＮＭＯＳトランジスタＮＭ１１のゲ−トとドレインに接続する。抵抗Ｒ１１は前記ＮＭ１１のソ−スとグランドに接続する。前記ＮＭ１１にはバイアス電流ｉｂｉａｓ１１が印加される。前記ｉｂｉａｓ１１によって前記ＮＭ１２のゲ−トには前記Ｒ１３を介して所望のバイアス電圧が与えられる。
【００１７】
以上は、図３に例示する一般的な増幅器の構成と同一であるが、本実施の形態に係る増幅器は、上記構成に加えて、前記ＮＭ１２のドレインにＰＭＯＳトランジスタＰＭ１２のドレインが接続し、前記ＰＭ１２のゲ−トは容量Ｃ１１に前記ＰＭ１２のソ−スは電源に接続し、前記Ｃ１１は入力端子に接続する。また、前記ＰＭ１２のゲ−トは抵抗Ｒ１４に接続し、前記Ｒ１４はＰＭＯＳトランジスタＰＭ１１のゲ−トとドレインに接続する。前記ＰＭ１１にはバイアス電流ｉｂｉａｓ１２が印加される。前記ｉｂｉａｓ１２によって前記Ｒ１４を介して前記ＰＭ１２のゲ−トに所望のバイアス電圧が与えられる。
【００１８】
入力端子に加えられた信号は前記ＮＭ１２と前記ＰＭ１２のゲ−トに入力され、前記ＮＭ１２を流れるドレイン電流と前記ＰＭ１２を流れるドレイン電流を発生させる。これら電流は前記ＮＭ１３のソ−スで合成され、抵抗ＲＬ１にて電圧変換されて出力信号となる。
【００１９】
図２Ａ〜Ｃは、上記本実施の形態に係る増幅器の特性を示している。同図に示すグラフの縦軸はＭＯＳトランジスタのドレイン電流および出力電流、横軸はＭＯＳトランジスタのゲ−ト電圧である。図２Ａは前記ＮＭ１２が動作点Ａで動作しているとし、ΔＶｉｎの電圧が入力された場合の出力電流ΔＩ１を示している。ΔＶｉｎに比例する１次成分ΔＩ１１に加え、前記ＮＭ１２の非線形性に起因する２次歪み成分ΔＩ１２が発生し、その合計が前記ＮＭ１２の出力電流ΔＩ１＝ΔＩ１１＋ΔＩ１２となる。ここでは、２次以上の高次歪成分は無視する。
【００２０】
図２Ｂは前記ＰＭ１２が動作点Ｂで動作しているとし、ΔＶｉｎの電圧が入力された場合の出力電流ΔＩ２を示している。前記ＰＭ１２がＰＭＯＳトランジスタであるのでゲ−ト電圧が増加すると出力電流が減少する。ΔＶｉｎに比例する１次成分ΔＩ２１に加え、前記ＰＭ１２の非線形性に起因する２次歪み成分ΔＩ２２が発生し、その合計が前記ＰＭ１２の出力電流ΔＩ２＝ΔＩ２１＋ΔＩ２２なる。
【００２１】
ここで、前記ＮＭ１２と前記ＰＭ１２の２次歪み成分ΔＩ１２とΔＩ２２の大きさが等しくなるように、前記ｉｂｉａｓ１１、前記ｉｂｉａｓ１２、前記Ｒ１２、前記ＮＭ１２及び前記ＰＭ１２のサイズを設定する。前記ＮＭ１３のソ−スで合成された出力電流ΔＩＲ１はΔＩ１−ΔＩ２となる。そのため、図２Ｃに示すように、２次歪み成分ΔＩ１２とΔＩ２２は打ち消しあい、ΔＩＲ１＝ΔＩ１１−ΔＩ２１という１次成分のみの出力を得ることができる。また、前記ＮＭ１３がなければ、出力電圧信号によって前記ＮＭ１２と前記ＰＭ１２のドレイン電圧が変動し、回路動作に影響を与えてしまう。本実施の形態においては前記ＮＭ１３を加えることによってこの影響を抑制し、高い周波数特性と高いアイソレ−ションを実現し、２次歪みの打ち消し動作を安定化させている。
上記のように、ＮＭＯＳトランジスタを増幅トランジスタとした場合、ドレイン電流には２次歪み成分が本質的に発生する。しかしながら、本実施の形態のように、この２次歪み成分を打ち消すドレイン電流を発生するＰＭＯＳトランジスタ（前記ＰＭ１２）を増幅トランジスタとして追加し、それぞれのドレイン電流がカスコ−ド接続されたＮＭＯＳトランジスタ（前記ＮＭ１３）のソ−スで合成されることにより、１次成分のみの線形な出力を得ることができる。また、このような合成を行うことにより打ち消し動作を安定させ、増幅器としての高い周波数特性と高い入出力間アイソレ−ションを得ることができる。
【００２２】
尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。例えば、上記トランジスタの導電型（Ｎ型及びＰ型）の関係はそれぞれ逆であってもよい。また、上記実施の形態においてはカレントミラー型の回路構成を示したが、本発明はこれに限定されるものではない。
【符号の説明】
【００２３】
ＮＭ１１，１２，１３  ＮＭＯＳトランジスタ
ＰＭ１１，１２  ＰＭＯＳトランジスタ
Ｒ１１，１２，１３，１４  抵抗
ＲＬ１  負荷抵抗
Ｃ１１，１２  容量
ΔＩ１  第１の出力電流
ΔＩ２  第２の出力電流
ΔＩＲ１  出力信号
【図１】
2011172075.tif 000003
【図２】
2011172075.tif 000004
【図３】
2011172075.tif 000005
【図４】
2011172075.tif 000006
【図５】
2011172075.tif 000007