(57)【要約】【課題】ＭＢＥ法又はＭＯＣＶＤ法により半導体基板上に半導体薄膜をエピタキシャル成長させる際に、半導体薄膜の特性を変えることなく、残留キャリアを低濃度に制御する技術を提供する。【解決手段】半導体基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハの製造方法において、半導体薄膜をエピタキシャル成長させる際、同時にアルミニウム（Ａｌ）をドープする。【選択図】図１
2011159645.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハの製造方法において、
前記半導体薄膜をエピタキシャル成長させる際にアルミニウム（Ａｌ）をドープすることを特徴とする半導体エピタキシャルウェハの製造方法。
【請求項２】
前記アルミニウムのドーピング量が１ｐｐｍ以上４０００ｐｐｍ以下であることを特徴とする請求項１に記載の半導体エピタキシャルウェハの製造方法。
【請求項３】
前記半導体基板はＩｎＰで構成され、
前記半導体薄膜はＩｎＧａＡｓで構成されていることを特徴とする請求項１又は２に記載の半導体エピタキシャルウェハの製造方法。
【請求項４】
前記半導体薄膜を、分子線エピタキシー法又は有機金属気相成長法によりエピタキシャル成長させることを特徴とする請求項１から３のいずれか一項に記載の半導体エピタキシャルウェハの製造方法。
【請求項５】
請求項１から４のいずれか一項に記載の製造方法により製造された半導体エピタキシャルウェハであって、
前記半導体薄膜のキャリア濃度が１×１０１５ｃｍ−３より小さいことを特徴とする半導体エピタキシャルウェハ。
【請求項６】
請求項５に記載の半導体エピタキシャルウェハを用いて製造され、前記半導体薄膜を光吸収層とすることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハの製造方法、半導体エピタキシャルウェハ及び半導体素子に関し、特に、半導体薄膜中の残留キャリアを低濃度に制御する技術に関する。
【背景技術】
【０００２】
従来、半導体基板上に半導体薄膜を形成する方法として、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）や有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が知られている。これらの方法は、土台となる半導体基板表面に必要な原料を導入し、化学的又は物理的に薄膜を形成する方法であり、半導体レーザやトランジスタなどの半導体素子に必要なヘテロ構造の半導体エピタキシャルウェハを製造することが可能である。なお、本明細書では、半導体基板上に、半導体薄膜をエピタキシャル成長させた積層構造体を半導体エピタキシャルウェハと呼ぶ。
ＭＢＥ法やＭＯＣＶＤ法で半導体薄膜を成長させる場合、原料供給量や成長温度により、形成する半導体薄膜の膜厚や組成を制御する。また、必要に応じて不純物を添加することにより、半導体薄膜をｎ型又はｐ型に制御する。
【０００３】
一方で、半導体デバイスによっては、全く不純物が添加されていない又は非常に低いキャリア濃度の半導体薄膜を有する半導体エピタキシャルウェハが要求される場合もある。例えば、ＩｎＧａＡｓ／ＩｎＰ構造のＰＩＮ型フォトダイオードでは、光吸収層となるＩｎＧａＡｓ層のキャリア濃度を１×１０１５ｃｍ−３より低く抑える必要がある。
しかし、半導体エピタキシャルウェハの製造過程において、意図的に不純物を加えなくても、環境からの影響により半導体薄膜中に不純物が添加され、又は結晶欠陥が作用してキャリアが発生し、これが残留キャリアとなることがある。従来は、ＭＢＥ法やＭＯＣＶＤ法に用いられる成長装置内の不純物（例えば、酸素）を除去して半導体薄膜中に不純物が混入するのを防止したり、成長条件を最適化して結晶性の改善を図ったりすることで、残留キャリアの発生を抑制している（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６０００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このように、不純物の混入は不可避的であるため、半導体薄膜の残留キャリアを低濃度で安定して制御することが重要となる。しかしながら、意図的に不純物を添加しているわけではないので、不純物量により残留キャリア濃度を制御することは困難であり、さらには残留キャリアが発生する要因をモニタすること自体困難を極める。
例えば、ＭＢＥ装置を含めて同じ成長条件により、ＩｎＰ基板上にアンドープＩｎＧａＡｓをエピタキシャル成長させたときの残留キャリア濃度を表１に示す。表１に示すように、成長条件が同じであっても、成長時期が異なればＩｎＧａＡｓ中の残留キャリア濃度は５×１０１４〜３×１０１５ｃｍ−３とばらつく。また、サンプルＡ〜Ｅのように、フォトダイオード用のＩｎＧａＡｓとして要求されるキャリア濃度＜１×１０１５ｃｍ−３を満足していない場合は、ＭＢＥ装置のメンテナンスや原料のクリーニング等を行うことで、残留キャリア濃度の低減が図られる。
【０００６】
【表１】
2011159645.tif 000003
【０００７】
このように、従来の方法では、成長装置の稼動とともに半導体薄膜中のキャリア濃度が変化してしまうため、同等の半導体特性を有する半導体エピタキシャルウェハを安定して提供することが困難となっている。また、残留キャリアを確実に低濃度とするためには、成長装置のメンテナンスが頻繁に必要となる。そのため、半導体エピタキシャルウェハの生産性が低下し、低コスト化を図ることが困難となっている。
【０００８】
本発明は、ＭＢＥ法又はＭＯＣＶＤ法により半導体基板上に半導体薄膜をエピタキシャル成長させる際に、半導体薄膜の特性を変えることなく、残留キャリアを低濃度に制御する技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、上記目的を達成するためになされたもので、
半導体基板上に半導体薄膜をエピタキシャル成長させてなる半導体エピタキシャルウェハの製造方法において、
前記半導体薄膜をエピタキシャル成長させる際にアルミニウム（Ａｌ）をドープすることを特徴とする。
ここで、「半導体基板上」とは土台となる基板上という意味であり、半導体基板上に直接エピタキシャル成長させる場合はもちろん、バッファ層などを介してエピタキシャル成長させる場合も含む。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体エピタキシャルウェハの製造方法において、前記アルミニウムのドーピング量が１ｐｐｍ以上４０００ｐｐｍ以下であることを特徴とする。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の半導体エピタキシャルウェハの製造方法において、前記半導体基板はＩｎＰで構成され、前記半導体薄膜はＩｎＧａＡｓで構成されていることを特徴とする。
【００１２】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体エピタキシャルウェハの製造方法において、前記半導体薄膜を、分子線エピタキシー法又は有機金属気相成長法によりエピタキシャル成長させることを特徴とする。
【００１３】
請求項５に記載の発明は、請求項１から４のいずれか一項に記載の製造方法により製造された半導体エピタキシャルウェハであって、
前記半導体薄膜のキャリア濃度が１×１０１５ｃｍ−３より小さいことを特徴とする。
【００１４】
請求項６に記載の発明は、請求項５に記載の半導体エピタキシャルウェハを用いて製造され、前記半導体薄膜を光吸収層とすることを特徴とする半導体素子である。
【発明の効果】
【００１５】
本発明に係る製造方法よれば、半導体薄膜をエピタキシャル成長させるときに、同時にＡｌをドープするという簡単な手法で、半導体薄膜中の残留キャリアを低濃度で安定して制御することができる。したがって、成長装置のメンテナンスを最低限に抑えることができ、半導体エピタキシャルウェハの生産性を向上することができる。
また、本発明に係る半導体エピタキシャルウェハ及び半導体素子によれば、残留キャリアが低濃度で安定して制御されているので、半導体素子（例えば受光素子）の暗電流特性が格段に向上される。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る半導体エピタキシャルウェハの積層構造を示す図である。
【図２】ＭＢＥ装置の概略構成を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、実施形態に係る半導体エピタキシャルウェハの積層構造を示す図である。図１には、ＰＩＮ型フォトダイオードの製造に用いられる半導体エピタキシャルウェハについて示している。
図１に示すように半導体エピタキシャルウェハ１０は、ＩｎＰ基板１１の上に、ｎ型ＩｎＰ層（バッファ層）１２、ＩｎＧａＡｓ層（光吸収層）１３、ｎ型ＩｎＰ層（キャップ層）１４が順に積層形成されて構成されている。
半導体エピタキシャルウェハ１０において、例えば、ｎ型ＩｎＰ層１２は膜厚：１．０μｍ、キャリア濃度：１×１０１８ｃｍ−３、ＩｎＧａＡｓ層１３は膜厚：３．０μｍ、キャリア濃度：５×１０１４ｃｍ−３、ｎ型ＩｎＰ層１４は膜厚：１．０μｍ、キャリア濃度１×１０１５ｃｍ−３とされる。
【００１８】
この半導体エピタキシャルウェハ１０を用いてフォトダイオードを製造する場合、ｎ型ＩｎＰ層１４に部分的にイオン注入（例えばＭｇ２＋、Ｚｎ２＋）することによって、ＩｎＧａＡｓ層１３と接合するｐ型不純物領域が形成される。そして、このｐ型不純物領域とＩｎＰ基板１１にオーミック電極が形成され、ＰＩＮ型フォトダイオードが製造される。
【００１９】
本実施形態では、ＩｎＧａＡｓ層１３をエピタキシャル成長させるときにＡｌをドープすることで、低キャリア濃度のＩｎＧａＡｓ層を実現している。このＩｎＧａＡｓ層１３を含めて、ｎ型ＩｎＰ層１２，１４は、例えば、ＭＢＥ法によって成膜される。
【００２０】
図２は、ＭＢＥ装置の概略構成を示す図である。図２に示すように、ＭＢＥ装置１００は、成膜室１０１内に、基板を保持する基板ホルダ１０２、基板を加熱する基板加熱ヒータ１０３、原料を蒸発させて分子線を供給する分子線セル（蒸発源）１０４〜１０７等が配置されて構成されている。また、それぞれの分子線セル１０４〜１０７に対応して、分子線の供給を制御するシャッター１０８が設けられている。
なお、図示を省略しているが、ＭＢＥ装置１００は、分子線量や試料をモニタリングするための機構や真空計等も備えている。
【００２１】
また、分子線セル１０４〜１０７はＰＢＮ製のルツボを有しており、このルツボ内に高純度の金属原料が配置される。ルツボに配置される金属原料の形状はルツボに入る状態であればよく、例えばインゴット状、ペレット状又はフレーク状の金属原料が主に用いられる。ＩｎＧａＡｓからなる半導体薄膜をエピタキシャル成長させる場合、分子線セル１０４〜１０７には、それぞれＩｎ，Ｇａ，Ａｓ，Ａｌが配置されることとなる。
ＭＢＥ装置１００では、成膜室１０１内を超高真空に維持した状態で、金属原料を蒸発させることにより、基板上に半導体薄膜をエピタキシャル成長させることができる。
【００２２】
（実施例）
実施例では、ＭＢＥ装置１００を用いて、基板上にＩｎＧａＡｓからなる半導体薄膜を成長させる場合について説明する。なお、半導体エピタキシャルウェハ１０において、ＩｎＧａＡｓ層１３を成膜する場合、ＩｎＰ基板１１にｎ型ＩｎＰ層１２を成膜したものが基板となる。
【００２３】
まず、半導体基板１０２を成膜室１０１に搬送して基板ホルダに取り付け、基板加熱ヒータ１０３で成長温度まで加熱した。このときの基板温度は成長させる半導体薄膜によって異なるが、ＩｎＧａＡｓの場合には、例えば５００℃とされる。
その後、Ｇａ蒸発源１０４とＩｎ蒸発源１０６とを抵抗加熱により所定温度まで昇温し、形成されるＩｎＧａＡｓがＩｎＰに格子整合し、かつＩｎＧａＡｓの成長速度が１μｍ／ｈとなるようにした。このとき、Ａｓの温度はＡｓ蒸気圧と（Ｉｎ＋Ｇａ）の蒸気圧との比が１０〜２０となるように設定した。各原料の加熱温度は装置構成や原料残量により異なるが、例えばＩｎは９００℃、Ｇａは９５０℃、Ａｓは３００℃に加熱される。
そして、基板を成長温度まで昇温した状態で、Ｇａ蒸発源１０４、Ｉｎ蒸発源１０６及びＡｓ蒸発源１０７のシャッター１０８を同時に開けることにより、Ｇａ分子線、Ｉｎ分子線、Ａｓ分子線を基板に照射し、基板上にＩｎＧａＡｓ層を成膜した。
【００２４】
このとき、同時にＡｌ蒸発源１０５のシャッター１０８を開け、Ａｌ分子線を基板上に照射することにより、ＩｎＧａＡｓ層にＡｌをドープした。なお、Ａｌ原料の温度は、ＩｎＧａＡｓを１μｍ／ｈの成長速度で成長させるときに、Ａｌドーピング量が必要量となるように設定した。
つまり、このＡｌ原料の温度を調整することによりＡｌドーピング量を調整でき、ＩｎＧａＡｓ膜のキャリア濃度を制御することができる。例えば、Ａｌ温度を８５０〜９５０℃とすると、Ａｌドーピング量は１〜１６００ｐｐｍとなる。
【００２５】
表２に、Ａｌのドーピング量を変えてＩｎＧａＡｓ層を成膜したときのＩｎＧａＡｓ層中のキャリア濃度及びホール特性値を示す。表２には、従来の手法によりアンドープＩｎＧａＡｓ層を成膜したときの残留キャリア濃度が１．１３×１０１５ｃｍ−３であった時期のＭＢＥ装置を用いた場合について示している。なお、Ａｌドーピング量は、ＩｎＧａＡｓの成長速度に対するＡｌＡｓの成長速度から算出している。
【００２６】
【表２】
2011159645.tif 000004
【００２７】
表２に示すように、Ａｌドーピング量の増加とともに、ＩｎＧａＡｓのキャリア濃度は低減され、フォトダイオードの用途に要求される１×１０１５ｃｍ−３より低いキャリア濃度が達成されている。また、Ａｌドーピング量が８０００ｐｐｍのときホール移動度が急激に悪化しており、ＩｎＧａＡｓ特性の劣化が見られる。このことから、Ａｌドーピング量は概ね８０００ｐｐｍよりも小さくする必要があり、望ましくは４０００ｐｐｍ以下とする。
【００２８】
通常、アンドープＩｎＧａＡｓ層を成膜する場合、意図的に不純物は添加されないため、キャリア濃度は十分に低いものになるはずである。しかし、金属原料に含まれる微量不純物や成長室１０１内の真空中の残留ガスの影響等を受けるため、残留キャリア濃度が増大する。これに対して、本実施形態では、ＩｎＧａＡｓ層にＡｌをドープすることにより、残留キャリアが効果的に低減されている。
【００２９】
このように、実施形態に係る製造方法よれば、ＩｎＧａＡｓからなる半導体薄膜をエピタキシャル成長させるときに、同時にＡｌをドープするという簡単な手法で、半導体薄膜中の残留キャリアを低濃度で安定して制御することができる。したがって、成長装置のメンテナンスを最低限に抑えることができ、半導体エピタキシャルウェハの生産性を向上することができる。
また、実施形態に係る半導体エピタキシャルウェハ及び半導体素子によれば、残留キャリアが低濃度で安定して制御されているので、半導体素子（例えば受光素子）の暗電流特性が格段に向上される。
【００３０】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
上記実施形態では、ＩｎＰ基板上にＩｎＧａＡｓ層を成膜する場合について説明したが、基板上にその他の化合物半導体をエピタキシャル成長させる場合もＡｌをドープすることにより残留キャリア濃度を低減できる可能性がある。
また、実施形態ではＭＢＥ法を利用した場合について説明したが、ＭＯＣＶＤ法を利用して半導体薄膜をエピタキシャル成長させる場合にも本発明を適用できる。
【００３１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００３２】
１０  半導体エピタキシャルウェハ
１１  ＩｎＰ基板
１２  ｎ型ＩｎＰ層（バッファ層）
１３  ＡｌドープＩｎＧａＡｓ層（光吸収層）
１４  ｎ型ＩｎＰ層（キャップ層）
１００  ＭＢＥ装置
１０１  成膜室
１０２  半導体基板
１０３  基板加熱ヒータ
１０４  分子線セル（Ｇａ蒸発源）
１０５  分子線セル（Ａｌ蒸発源）
１０６  分子線セル（Ｉｎ蒸発源）
１０７  分子線セル（Ａｓ蒸発源）
１０８  シャッター
【図１】
2011159645.tif 000005
【図２】
2011159645.tif 000006