(57)【要約】【課題】一つの半導体装置をボンディングオプションにより機能の異なる製品に切り替える場合に、その半導体装置で使用される内部電源の安定化容量を、それぞれの製品において最適化することができる半導体装置を提供する。【解決手段】半導体装置１０は、異なる電源電位の電圧が供給される２つのインナーリード１２Ａ、１２Ｂに選択的にワイヤーボンディングされるボンディングオプション用パッド１４と、ボンディングオプション用パッド１４に接続されるインバータ１６と、短絡されたソース及びドレインがインバータ１６に接続され、ゲートが内部電源ＩＶから電源電圧が出力される電源出力ライン１８に接続された、内部電源ＩＶの出力レベルを安定化させるためのＮＭＯＳトランジスタ２０と、を備える。【選択図】図１
2011159765.tif 000002
【特許請求の範囲】
【請求項１】
外部電源から異なる電源電位の外部電源電圧が供給される２つの電圧供給部に選択的にワイヤーボンディングされるボンディングオプション用パッドと、
予め定めた内部電源電圧を発生させる内部電源と、
短絡されたソース及びドレインが前記ボンディングオプション用パッド側に接続され、ゲートが前記内部電源に接続された、前記内部電源の出力レベルを安定化させるためのＭＯＳトランジスタと、
を備えた半導体装置。
【請求項２】
前記内部電源は、前記ＭＯＳトランジスタの閾値電圧と、前記ＭＯＳトランジスタの閾値電圧と前記ボンディングオプション用パッドに供給された前記外部電源電圧とを足した電圧と、の間の電圧を前記内部電源電圧として前記ＭＯＳトランジスタの前記ゲートに出力する
請求項１記載の半導体装置。
【請求項３】
前記ボンディングオプション用パッドに供給された電圧に応じて選択された電圧を前記ＭＯＳトランジスタの前記ソース及びドレインに出力する選択手段
をさらに備えた請求項１又は請求項２記載の半導体装置。
【請求項４】
前記選択手段は、
前記ボンディングオプション用パッドと、前記ＭＯＳトランジスタのソース及びドレインと、の間に接続されたインバータ
を備えた請求項３記載の半導体装置。
【請求項５】
前記ＭＯＳトランジスタは、ＮＭＯＳトランジスタ又はＤＭＯＳトランジスタである
請求項１〜請求項４の何れか１項に記載の半導体装置。
【請求項６】
前記電圧供給部は、本装置に設けられた、前記外部電源電圧が供給されるインナーリードである
請求項１〜請求項５の何れか１項に記載の半導体装置。
【請求項７】
前記電圧供給部は、本装置に設けられた、前記外部電源電圧が供給される電源パッドである
請求項１〜請求項５の何れか１項に記載の半導体装置。
【請求項８】
前記電圧供給部は、同一パッケージ内に搭載された他の半導体装置に設けられた、前記外部電源電圧が供給される電源パッドである
請求項１〜請求項５の何れか１項に記載の半導体装置。
【請求項９】
前記請求項６記載の半導体装置と、前記外部電源から第１の電源電位の外部電源電圧が供給される第１のリードと、前記外部電源から前記第１の電源電位と異なる第２の電源電位の外部電源電圧が供給される第２のリードと、を含むリード群と、が封止樹脂により封止され、
前記第１のリード及び前記第２のリードの一方のインナーリードが前記ボンディングオプション用パッドにワイヤーボンディングされると共に、前記第１のインナーリード及び前記第２のインナーリードの他方のインナーリードがワイヤーボンディング可能な状態で前記ボンディングオプション用パッドと接続されない
半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、所謂ボンディングオプションにより機能の異なる製品に切り替えることが可能な半導体装置に関するものである。
【背景技術】
【０００２】
従来、電源電圧が出力される電源出力ラインに、電源電圧の出力レベルを安定化させるための安定化容量素子を接続することが行われている（例えば特許文献１参照）。
【０００３】
半導体メモリ等の半導体装置内の回路に電源を供給するために使用される内部電源の出力レベルを安定させるために、内部電源の電源出力ラインに安定化容量素子を接続する場合、安定化容量素子としては、例えば図８に示すように、ＮＭＯＳトランジスタ１００のソースとドレインを接続したものが用いることができる。
【０００４】
この場合、従来では、ＮＭＯＳトランジスタ１００のソースとドレインをＶｓｓに接続、すなわち接地し、ゲートを内部電源ＩＶからの電源電圧が出力される電源出力ライン１０２に接続するのが通常であった。
【０００５】
また、所謂ボンディングオプションにて製品を切り替える場合でも、同様にソース及びドレインはＶｓｓに固定的に接続していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−９３６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のような構成では、一つの半導体装置をボンディングオプションにより機能の異なる２製品に切り替える場合に以下のような問題が生じる。
【０００８】
例えば、図９に示すように、スタンバイ電流規格、アクセス規格、及び内部電源動作が異なる２つの製品Ａ、Ｂを、同一の半導体装置によりボンディングオプションで切り替える場合について説明する。
【０００９】
ここで、製品Ａ、Ｂは同一の半導体装置（半導体チップ）であり、ボンディングオプションで機能を切り替える仕様となっている。図９に示すように、製品Ａは、スタンバイ電流規格が１００μＡ、アクセス規格は７０ｎｓとなっており、製品Ｂは、スタンバイ電流規格が１０μＡ、アクセス規格は１５０ｎｓとなっている。すなわち、スタンバイ電流規格は、製品Ａよりも製品Ｂの方が厳しく、アクセス規格は製品Ａよりも製品Ｂの方が緩くなっている。
【００１０】
また、この半導体装置の内部電源動作時に必要な消費電流は一例として３０μＡであり、内部電源ＩＶの発生レベルは一例として２．５Ｖである。
【００１１】
このような２製品をボンディングオプションで切り替える場合、製品Ａの場合は、高速アクセスが要求されているため内部電源ＩＶは常時発生とする必要がある。一方、製品Ｂの場合は、スタンバイ電流規格を満たすため内部電源ＩＶはスタンバイ時は非発生とし、アクティブ開始を受けた場合、具体的には、図１０（Ａ）に示すように、ローアクティブの信号であるチップイネーブル信号ＣＥＢがローレベルになった場合に、発生させる必要がある。
【００１２】
このように、製品Ａは、内部電源ＩＶを常時発生させており、高速アクセスが求められているため、安定化容量が小さいと、図１０（Ｂ）の実線で示すように、内部電源ＩＶの変動が大きくなる。この結果、アクセス規格を満たさなくなる可能性がある。従って、製品Ａの場合は、図１０（Ｂ）の破線で示すように、内部電源ＩＶの変動を小さくするために、安定化容量を大きくする必要がある。
【００１３】
一方、製品Ｂは、図１０（Ｃ）に示すように、チップイネーブル信号ＣＥＢがハイレベルの場合、すなわちスタンバイ時には内部電源ＩＶは非発生とし、チップイネーブル信号がローレベルになった場合に内部電源ＩＶを発生させるため、安定化容量が大きいと図７（Ｃ）の実線で示すように内部電源ＩＶの発生速度が遅延し、アクセス規格を満たさなくなる可能性がある。従って、製品Ｂの場合は、図１０（Ｃ）の破線で示すように、内部電源ＩＶの発生速度が速くなるように、安定化容量を小さくする必要がある。
【００１４】
このように、ボンディングオプションにより仕様や機能が異なる製品に切り替える場合、図８に示す従来の構成のようにソース及びドレインをＶｓｓに固定的に接続した場合、製品Ａ、Ｂそれぞれに対して安定化容量を最適化することができない、という問題があった。
【００１５】
本発明は、上述した課題を解決するために提案されたものであり、一つの半導体装置をボンディングオプションにより機能の異なる製品に切り替える場合に、その半導体装置で使用される内部電源の安定化容量を、それぞれの製品において最適化することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１記載の発明は、外部電源から異なる電源電位の外部電源電圧が供給される２つの電圧供給部に選択的にワイヤーボンディングされるボンディングオプション用パッドと、予め定めた内部電源電圧を発生させる内部電源と、短絡されたソース及びドレインが前記ボンディングオプション用パッド側に接続され、ゲートが前記内部電源に接続された、前記内部電源の出力レベルを安定化させるためのＭＯＳトランジスタと、を備えたことを特徴とする。
【００１７】
請求項２記載の発明は、前記内部電源は、前記ＭＯＳトランジスタの閾値電圧と、前記ＭＯＳトランジスタの閾値電圧と前記ボンディングオプション用パッドに供給された前記外部電源電圧とを足した電圧と、の間の電圧を前記内部電源電圧として前記ＭＯＳトランジスタの前記ゲートに出力することを特徴とする。
【００１８】
請求項３記載の発明は、前記ボンディングオプション用パッドに供給された電圧に応じて選択された電圧を前記ＭＯＳトランジスタの前記ソース及びドレインに出力する選択手段をさらに備えたことを特徴とする。  請求項２記載の発明は、前記選択手段は、前記ボンディングオプション用パッドと、前記ＭＯＳトランジスタのソース及びドレインと、の間に接続されたインバータを備えたことを特徴とする。
【００１９】
請求項５記載の発明は、前記ＭＯＳトランジスタは、ＮＭＯＳトランジスタ又はＤＭＯＳトランジスタであることを特徴とする。
【００２０】
請求項６記載の発明は、前記電圧供給部は、本装置に設けられた、前記外部電源電圧が供給されるインナーリードであることを特徴とする。
【００２１】
請求項７記載の発明は、前記電圧供給部は、本装置に設けられた、前記外部電源電圧が供給される電源パッドであることを特徴とする。
【００２２】
請求項８記載の発明は、前記電圧供給部は、同一パッケージ内に搭載された他の半導体装置に設けられた、前記外部電源電圧が供給される電源パッドであることを特徴とする。
【００２３】
請求項９記載の発明は、前記請求項６記載の半導体装置と、前記外部電源から第１の電源電位の外部電源電圧が供給される第１のリードと、前記外部電源から前記第１の電源電位と異なる第２の電源電位の外部電源電圧が供給される第２のリードと、を含むリード群と、が封止樹脂により封止され、前記第１のリード及び前記第２のリードの一方のインナーリードが前記ボンディングオプション用パッドにワイヤーボンディングされると共に、前記第１のインナーリード及び前記第２のインナーリードの他方のインナーリードがワイヤーボンディング可能な状態で前記ボンディングオプション用パッドと接続されないことを特徴とする。
【発明の効果】
【００２４】
以上説明したように本発明によれば、一つの半導体装置をボンディングオプションにより機能の異なる製品に切り替える場合に、その半導体装置で使用される内部電源の安定化容量を、それぞれの製品において最適化することができる、という効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態に係る半導体装置１０の一部の構成を示す図である。
【図２】半導体パッケージの概略構成を示す断面図である。
【図３】ゲート容量とゲート電圧と対応関係を示す線図である。
【図４】第２実施形態に係る半導体装置１０の一部の構成を示す図である。
【図５】ゲート容量とゲート電圧と対応関係を示す線図である。
【図６】ボンディングオプション用パッドにワイヤーボンディングされる電圧供給部の他の例を示す図である。
【図７】ボンディングオプション用パッドにワイヤーボンディングされる電圧供給部の他の例を示す図である。
【図８】従来における安定化容量素子を示す図である。
【図９】ボンディングオプションにより切り替える製品Ａ、Ｂの仕様を示す図である。
【図１０】（Ａ）はチップイネーブル信号を示す線図、（Ｂ）は内部電源の出力変動について説明するための図、（Ｃ）は内部電源ＩＶの発生速度について説明するための図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。なお、本発明に係る半導体装置は、例えばＲＯＭやＲＡＭ等の半導体メモリに適用することができるが、適用可能な半導体装置は、半導体メモリに限られるものではない。
【００２７】
（第１実施形態）
【００２８】
図１には、本発明の第１実施形態に係る半導体装置１０の一部の概略構成を示した。同図に示すように、半導体装置１０は、異なる電源電位の電圧が供給される２つのインナーリード１２Ａ、１２Ｂに選択的にワイヤーボンディングされるボンディングオプション用パッド１４と、ボンディングオプション用パッド１４に接続されたインバータ１６と、ソース及びドレインがインバータ１６に接続され、ゲートが内部電源ＩＶから出力された電源電圧が供給される電源出力ライン１８に接続された、内部電源１９と、内部電源１９から出力された内部電源電圧ＩＶの出力レベルを安定化させるためのＮＭＯＳトランジスタ２０と、を含む半導体チップ２１を備えている。インナーリード１２Ａ、１２Ｂは、それぞれ図示しないアウターリードまで延伸される。
【００２９】
インナーリード１２Ａには、図示しない外部電源から外部電源電圧として電圧Ｖｃｃが印加され、インナーリード１２Ｂには、図示しない外部電源から外部電源電圧として電圧Ｖｓｓが印加される。本実施形態においては、一例として電圧Ｖｃｃは２．７Ｖ〜３．６Ｖ、電圧Ｖｓｓは０Ｖ（接地）である。また、例えば内部電源電圧ＩＶは、外部電源電圧である電圧Ｖｃｃよりも低い電圧であり、例えば外部電源電圧Ｖｃｃをレギュレータ等によって降圧した電圧である。
【００３０】
半導体装置１０は、本実施形態においては、一例として図９に示した仕様の製品Ａ、Ｂの機能を有する半導体装置である。そして、半導体装置１０は、インナーリード１２Ａをワイヤー２２Ａによってボンディングオプション用パッド１４にワイヤーボンディングし、インナーリード１２Ｂをボンディングオプション用パッド１４とワイヤーボンディングにより接続しない場合には、製品Ａとして機能し、インナーリード１２Ｂをワイヤー２２Ｂによってボンディングオプション用パッド１４にワイヤーボンディングし、インナーリード１２Ａをボンディングオプション用パッド１４とワイヤーボンディングにより接続しない場合には、製品Ｂとして機能する。
【００３１】
図２に示すように、半導体チップ２１は、ダイパッド２４上に設けられ、リード群１２とワイヤー２２によりワイヤーボンディングされる。そして、リード群１２のインナーリードとダイパッド２４上の半導体チップ２１とが封止樹脂２６によって封止されることにより半導体パッケージ２８が構成される。
【００３２】
インバータ１６は、電圧Ｖｃｃが入力された場合には電圧Ｖｓｓをボンディングオプション信号ＯＰとしてＮＭＯＳトランジスタ２０のソース及びドレインに出力し、電圧Ｖｓｓが入力された場合には、電圧Ｖｃｃをボンディングオプション信号ＯＰとしてＮＭＯＳトランジスタ２０のソース及びドレインに出力する。
【００３３】
従って、ボンディングオプションによって半導体装置１０を製品Ａとして機能させる場合、すなわち、インナーリード１２Ａがボンディングオプション用パッド１４に接続された場合には、インナーリード１２Ａに供給された電圧Ｖｃｃがインバータ１６によって反転され、電圧ＶｓｓがＮＭＯＳトランジスタ２０のソース及びドレインに出力される。
【００３４】
また、ボンディングオプションによって半導体装置１０を製品Ｂとして機能させる場合、すなわち、インナーリード１２Ｂがボンディングオプション用パッド１４に接続された場合には、インナーリード１２Ｂに供給された電圧Ｖｓｓがインバータ１６によって反転され、電圧ＶｃｃがＮＭＯＳトランジスタ２０のソース及びドレインに出力される。
【００３５】
ＮＭＯＳトランジスタ２０は、ソース及びドレインが短絡され、ゲートが内部電源１９に接続されることにより、容量素子として機能する。すなわち、ＮＭＯＳトランジスタ２０は、内部電源１９から出力される内部電源電圧ＩＶの出力レベルを安定化させるための安定化容量素子として機能する。
【００３６】
図２には、ＮＭＯＳトランジスタ２０のゲート容量Ｃｇのゲート電圧Ｖｇ依存性、すなわち、ゲート容量Ｃｇとゲート電圧Ｖｇとの対応関係を、ボンディングオプション信号ＯＰが電圧Ｖｓｓの場合（製品Ａの場合）を実線で、ボンディングオプション信号ＯＰが電圧Ｖｃｃの場合（製品Ｂ）を破線でそれぞれ示した。
【００３７】
図３に示すように、電圧Ｖｃｃが供給されたインナーリード１２Ａがボンディングオプション用パッド１４に接続され、ボンディングオプション信号ＯＰが電圧Ｖｓｓ（製品Ａ）の場合、ゲート電圧Ｖｇ（内部電源ＩＶが供給する電圧）が、ＮＭＯＳトランジスタ２０がオンする閾値電圧である電圧ＮＭＯＳＶｔ（約１．０Ｖ）以上となったときにチャネルが形成され、ゲート容量Ｃｇ、すなわち安定化容量が大きくなる。
【００３８】
一方、電圧Ｖｓｓが供給されたインナーリード１２Ｂがボンディングオプション用パッド１４に接続され、ボンディングオプション信号ＯＰが電圧Ｖｃｃ（製品Ｂ）の場合、ゲート電圧Ｖｇが、電圧Ｖｃｃ（例えば本実施形態では約２．７Ｖ）＋電圧ＮＭＯＳＶｔ（約１．０Ｖ）以上（約３．７Ｖ以上）となったときにチャネルが形成され、ゲート容量Ｃｇ、すなわち安定化容量が大きくなる。すなわち、この場合、内部電源電圧ＩＶが約１．０Ｖ〜約３．７Ｖの範囲内であれば、大きい安定化容量と小さい安定化容量とを切り替えることが可能となる。
【００３９】
図３に示すように、例えば内部電源電圧ＩＶは約２．５Ｖであり、ボンディングオプション信号ＯＰが電圧Ｖｓｓ（製品Ａ）の場合には安定化容量が大きくなり、ボンディングオプション信号ＯＰが電圧Ｖｃｃ（製品Ｂ）の場合には安定化容量が小さくなる。
【００４０】
なお、本実施形態では、電圧Ｖｃｃが２．７Ｖの場合について説明したが、例えば電圧Ｖｃｃが３．６Ｖの場合は、製品Ｂの場合、ゲート電圧Ｖｇが電圧Ｖｃｃ（約３．６Ｖ）＋電圧ＮＭＯＳＶｔ（約１．０Ｖ）以上（約４．６Ｖ以上）となったときにチャネルが形成され、ゲート容量Ｃｇが大きくなる。
【００４１】
このように、本実施形態では、安定化容量素子として機能するＮＭＯＳトランジスタ２０のソース及びドレインに、製品Ａが選択された場合にはボンディングオプション信号ＯＰとして電圧Ｖｓｓが入力されるように、製品Ｂが選択された場合にはボンディングオプション信号ＯＰとして電圧Ｖｃｃが入力されるように構成したため、ボンディングオプションによって製品Ａ、Ｂを切り替える場合に、内部電源電圧ＩＶの安定化容量を、製品Ａ、Ｂそれぞれについて最適化することができる。
【００４２】
（第２実施形態）
【００４３】
次に、本発明の第２実施形態について説明する。なお、第１実施形態で説明した半導体装置１０と同一部分については同一符号を付し、その詳細な説明は省略する。
【００４４】
図４には、本実施形態に係る半導体装置３０を示した。半導体装置３０が図１に示した半導体装置１０と異なる点は、半導体装置３０は、安定化容量素子として、ＮＭＯＳトランジスタ２０に代えてＤＭＯＳトランジスタ３２を用いた点である。その他の構成は、半導体装置１０と同一であるので、説明は省略する。
【００４５】
図５には、ＤＭＯＳトランジスタ３２のゲート容量Ｃｇのゲート電圧Ｖｇ依存性、すなわち、ゲート容量Ｃｇとゲート電圧Ｖｇとの対応関係を、ボンディングオプション信号ＯＰが電圧Ｖｓｓの場合（製品Ａの場合）を実線で、ボンディングオプション信号ＯＰが電圧Ｖｃｃの場合（製品Ｂ）を破線でそれぞれ示した。
【００４６】
図５に示すように、電圧Ｖｃｃが供給されたインナーリード１２Ａがボンディングオプション用パッド１４に接続され、ボンディングオプション信号ＯＰが電圧Ｖｓｓ（製品Ａ）の場合、ゲート電圧Ｖｇ（内部電源ＩＶが供給する電圧）が、ＤＭＯＳトランジスタ３２がオンする閾値電圧である電圧ＤＭＯＳＶｔ（約−１．０Ｖ）以上となったときにチャネルが形成され、ゲート容量Ｃｇ、すなわち安定化容量が大きくなる。
【００４７】
一方、電圧Ｖｓｓが供給されたインナーリード１２Ｂがボンディングオプション用パッド１４に接続され、ボンディングオプション信号ＯＰが電圧Ｖｃｃ（製品Ｂ）の場合、ゲート電圧Ｖｇが、電圧Ｖｃｃ（例えば本実施形態では約２．７Ｖ）＋電圧ＤＭＯＳＶｔ（約−１．０Ｖ）以上（約１．７Ｖ以上）となったときにチャネルが形成され、ゲート容量Ｃｇ、すなわち安定化容量が大きくなる。すなわち、この場合、内部電源電圧ＩＶが約−１．０Ｖ〜約１．７Ｖの範囲内であれば、大きい安定化容量と小さい安定化容量とを切り替えることが可能となる。
【００４８】
なお、本実施形態では、電圧Ｖｃｃが２．７Ｖの場合について説明したが、例えば電圧Ｖｃｃが３．６Ｖの場合は、製品Ｂの場合、ゲート電圧Ｖｇが電圧Ｖｃｃ（約３．６Ｖ）＋電圧ＤＭＯＳＶｔ（約−１．０Ｖ）以上（約２．６Ｖ以上）となったときにチャネルが形成され、ゲート容量Ｃｇが大きくなる。
【００４９】
このように、本実施形態では、安定化容量素子として機能するＤＭＯＳトランジスタ３２のソース及びドレインに、製品Ａが選択された場合にはボンディングオプション信号ＯＰとして電圧Ｖｓｓが入力されるように、製品Ｂが選択された場合にはボンディングオプション信号ＯＰとして電圧Ｖｃｃが入力されるように構成したため、ボンディングオプションによって製品Ａ、Ｂを切り替える場合に、内部電源電圧ＩＶの安定化容量を、製品Ａ、Ｂそれぞれについて最適化することができる。
【００５０】
なお、本実施形態では、ボンディングオプション用パッド１４と、ＮＭＯＳトランジスタ２０又はＤＭＯＳトランジスタ３２と、の間にインバータ１６を設けた場合について説明したが、インバータ１６を省略し、インナーリード１２Ａに電圧Ｖｓｓが印加され、インナーリード１２Ｂに電圧Ｖｃｃが印加される構成としてもよい。
【００５１】
また、ボンディングオプション用パッド１４と、ＮＭＯＳトランジスタ２０又はＤＭＯＳトランジスタ３２と、の間に設けられるのは、インバータ１６に限られるものではない。例えば、ボンディングオプション用パッド１４に電圧Ｖｃｃが供給された場合には、電圧Ｖｓｓを選択してＮＭＯＳトランジスタ２０又はＤＭＯＳトランジスタ３２のゲートに出力し、ボンディングオプション用パッド１４に電圧Ｖｓｓが供給された場合には、電圧Ｖｃｃを選択してＮＭＯＳトランジスタ２０又はＤＭＯＳトランジスタ３２のゲートに出力する選択回路（論理回路）であれば、回路構成はインバータに限られるものではない。
【００５２】
また、本実施形態では、ボンディングオプション用パッド１４をインナーリード１２Ａ又はインナーリード１２Ｂにワイヤーボンディングする場合について説明したが、ワイヤーボンディングされるのはインナーリードに限られるものではない。例えば図６に示すように、同一の半導体パッケージ内の他の半導体チップ２１Ａに設けられた、電圧Ｖｃｃが供給される電源パッド３０Ａ、電圧Ｖｓｓが供給される電源パッド３０Ｂに選択的にワイヤーボンディングされる構成としてもよい。
【００５３】
また、例えば図７に示すように、同一の半導体チップ２１に設けられた、電圧Ｖｃｃが供給される電源パッド３０Ａ、電圧Ｖｓｓが供給される電源パッド３０Ｂに選択的にワイヤーボンディングされる構成としてもよい。
【符号の説明】
【００５４】
１０、３０    半導体装置
１２Ａ、１２Ｂ       インナーリード（電圧供給部）
１４   ボンディングオプション用パッド
１６   インバータ
１８   電源出力ライン
１９   内部電源
２０   ＮＭＯＳトランジスタ
２１   半導体チップ
２２、２４    ワイヤー
２６   封止樹脂
２８   半導体パッケージ
３０Ａ、３０Ｂ       電源パッド
３２   ＤＭＯＳトランジスタ
１００ トランジスタ
１０２ 内部電源出力ライン
【図１】
2011159765.tif 000003
【図２】
2011159765.tif 000004
【図３】
2011159765.tif 000005
【図４】
2011159765.tif 000006
【図５】
2011159765.tif 000007
【図６】
2011159765.tif 000008
【図７】
2011159765.tif 000009
【図８】
2011159765.tif 000010
【図９】
2011159765.tif 000011
【図１０】
2011159765.tif 000012