(57)【要約】【課題】半導体集積回路において、シールド配線を配置することで配線間のクロストークの影響を削減するとともに、配置したシールド配線の電位を安定化させること。【解決手段】半導体集積回路の設計方法は、コンピュータが、半導体集積回路の配線パターンにおいて、配置済の信号配線に対して複数のシールド配線を配置する工程と、前記複数のシールド配線のそれぞれを電源配線に接続する工程と、前記複数のシールド配線を相互に接続する工程と、前記複数のシールド配線のうちの電源配線に接続されていないものを除去する工程と、を含む。【選択図】図２
2011198955.tif 000002
【特許請求の範囲】
【請求項１】
信号配線と電源配線が配置された半導体集積回路の配線パターンに対して、コンピュータが、該信号配線をシールドするための複数のシールド配線を配置する工程と、
前記複数のシールド配線のうちの前記電源配線に接続可能なものを前記電源配線に接続する工程と、
前記複数のシールド配線のうちの相互に接続可能なものを接続する工程と、
前記複数のシールド配線のうちの前記電源配線に接続されていないものを除去する工程と、を含むことを特徴とする半導体集積回路の設計方法。
【請求項２】
コンピュータが、前記複数のシールド配線を相互に接続する際、デザインルールを検証して、前記複数のシールド配線のうちの、接続することによりエラーが生じないもの同士を接続することを特徴とする、請求項１に記載の半導体集積回路の設計方法。
【請求項３】
コンピュータが、複数のシールド配線を相互に接続することによって得られた第１のシールド配線と、複数のシールド配線を相互に接続することによって得られた第２のシールド配線とを、さらに接続する工程を含むことを特徴とする、請求項１又は２に記載の半導体集積回路の設計方法。
【請求項４】
コンピュータが、前記複数のシールド配線を前記電源配線に接続する際、ビアを介して接続することを特徴とする、請求項１乃至３のいずれか１項に記載の半導体集積回路の設計方法。
【請求項５】
コンピュータが、前記複数のシールド配線を配置する際、前記信号配線と並行に配置することを特徴とする、請求項１乃至４のいずれか１項に記載の半導体集積回路の設計方法。
【請求項６】
信号配線をシールドするための複数のシールド配線が、相互に接続されるとともに、それぞれが電源配線に接続されていることを特徴とする半導体集積回路。
【請求項７】
信号配線と電源配線が配置された半導体集積回路の配線パターンに対して、該信号配線をシールドするための複数のシールド配線を配置する処理と、
前記複数のシールド配線のうちの前記電気電源配線に接続可能なものを前記電源配線に接続する処理と、
前記複数のシールド配線のうちの相互に接続可能なものを接続する処理と、
前記複数のシールド配線のうちの前記電源配線に接続されていないものを除去する処理と、をコンピュータに実行させることを特徴とするプログラム。
【請求項８】
前記複数のシールド配線を相互に接続する際、デザインルールを検証して、前記複数のシールド配線のうちの、接続することによりエラーが生じないもの同士を接続する処理を、コンピュータに実行させることを特徴とする、請求項７に記載のプログラム。
【請求項９】
複数のシールド配線を相互に接続することによって得られた第１のシールド配線と、複数のシールド配線を相互に接続することによって得られた第２のシールド配線とを、さらに接続する処理を、コンピュータに実行させることを特徴とする、請求項７又は８に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、半導体集積回路の設計方法及びプログラムに関し、特に、信号配線に隣接してシールド配線を配置した半導体集積回路、その設計方法及びプログラムに関する。
【背景技術】
【０００２】
半導体集積回路中のある信号配線を流れる信号に、近傍の信号配線を流れる信号が混入すること（クロストーク）により、電位が変動し、半導体集積回路が誤動作を起こす場合がある。半導体集積回路の微細化に伴い、配線の間隔が狭くなり、クロストークが起こり易くなってきている。そこで、クロストークを防ぐための対策を施す必要性が増している。
【０００３】
特許文献１において、信号配線が電源配線又はＧＮＤ配線にすでに配置されており、シールド配線を電源配線又はＧＮＤ配線に直接接続できない場合に、配線を変更することなく、対象配線を容易にシールドすることができる、半導体集積回路のレイアウト設計方法が記載されている。
【０００４】
なお、特許文献２において、半導体集積回路の自動配置配線方法であって、ダミーパターンを電位固定することにより、ダミーパターンに起因する寄生結合容量による配線間の信号の干渉を解消することを目的とするものが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１５８１８４号公報
【特許文献２】特開２００１−２７４２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明者によってなされたものである。
【０００７】
特許文献１に記載されたレイアウト設計方法によると、シールド配線が半導体集積回路の幹線電源に直接接続できなかった場合、フィルセルを配置してその端子とシールド配線との間を接続している。しかしながら、シールド配線の横に他の配線がある場合には、シールド配線の端点から離れる方向に検索し、可能なところにビアを作成するため、端点付近では、半導体集積回路の幹線電源から遠くなり、シールド配線の電位を十分に安定させることができない。
【０００８】
また、特許文献１に記載されたレイアウト設計方法によると、検索してもフィルセルの端子に接続できる場所にビアが作成できない場合、又は、フィルセルを配置できる場所がない場合には、シールド配線が半導体集積回路の幹線電源に接続できないため、そのシールドを削除することになり、クロストークの影響を削減することができなくなる。
【０００９】
特許文献２に記載された自動配置配線方法においては、ダミーパターンは配置ステップ（特許文献２の図５のＳＴ１）で生成されるため、その後の詳細配線ステップ（同図５のＳＴ３）で生成された詳細な配線に対して、十分なシールド特性を確保することが困難である。
【００１０】
そこで、半導体集積回路において、シールド配線を配置することで配線間のクロストークの影響を削減するとともに、配置したシールド配線の電位を安定化させることが課題となる。本発明の目的は、かかる課題を解決する、半導体集積回路、その設計方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の視点に係る、半導体集積回路の設計方法は、
信号配線と電源配線が配置された半導体集積回路の配線パターンに対して、コンピュータが、該信号配線をシールドするための複数のシールド配線を配置する工程と、
前記複数のシールド配線のうちの前記電源配線に接続可能なものを前記電源配線に接続する工程と、
前記複数のシールド配線のうちの相互に接続可能なものを接続する工程と、
前記複数のシールド配線のうちの前記電源配線に接続されていないものを除去する工程と、を含む。
【００１２】
本発明の第２の視点に係る半導体集積回路は、信号配線をシールドするための複数のシールド配線が、相互に接続されるとともに、それぞれが電源配線に接続されている。
【００１３】
本発明の第３の視点に係るプログラムは、
信号配線と電源配線が配置された半導体集積回路の配線パターンに対して、該信号配線をシールドするための複数のシールド配線を配置する処理と、
前記複数のシールド配線のうちの前記電気電源配線に接続可能なものを前記電源配線に接続する処理と、
前記複数のシールド配線のうちの相互に接続可能なものを接続する処理と、
前記複数のシールド配線のうちの前記電源配線に接続されていないものを除去する処理と、をコンピュータに実行させる。
【発明の効果】
【００１４】
本発明に係る、半導体集積回路、その設計方法及びプログラムによると、半導体集積回路において、シールド配線を配置することで配線間のクロストークの影響を削減するとともに、配置したシールド配線の電位を安定化させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る半導体集積回路の設計方法について説明するための図である。
【図２】本発明の第１の実施形態に係る半導体集積回路の設計方法のフローチャートである。
【図３】本発明の第１の実施形態に係る半導体集積回路の設計方法のステップＳ２３の手順をさらに詳細に示すフローチャートである。
【図４】本発明の第２の実施形態に係る半導体集積回路の設計方法について説明するための図である。
【図５】本発明の第３の実施形態に係る半導体集積回路の設計方法について説明するための図である。
【図６】本発明の第４の実施形態に係る半導体集積回路の設計方法について説明するための図である。
【発明を実施するための形態】
【００１６】
本発明の第１の展開形態によると、上記第１の視点に係る半導体集積回路の設計方法が提供される。
【００１７】
本発明の第２の展開形態によると、コンピュータが、前記複数のシールド配線を相互に接続する際、デザインルールを検証して、前記複数のシールド配線のうちの、接続することによりエラーが生じないもの同士を接続する、半導体集積回路の設計方法が提供される。
【００１８】
本発明の第３の展開形態によると、コンピュータが、複数のシールド配線を相互に接続することによって得られた第１のシールド配線と、複数のシールド配線を相互に接続することによって得られた第２のシールド配線とを、さらに接続する工程を含む、半導体集積回路の設計方法が提供される。
【００１９】
本発明の第４の展開形態によると、コンピュータが、前記複数のシールド配線を前記電源配線に接続する際、ビアを介して接続する、半導体集積回路の設計方法が提供される。
【００２０】
本発明の第５の展開形態によると、コンピュータが、前記複数のシールド配線を配置する際、前記信号配線と並行に配置する、半導体集積回路の設計方法が提供される。
【００２１】
本発明の第６の展開形態によると、上記第２の視点に係る半導体集積回路が提供される。
【００２２】
本発明の第７の展開形態によると、上記第３の視点に係るプログラムが提供される。
【００２３】
本発明の第８の展開形態によると、前記複数のシールド配線を相互に接続する際、デザインルールを検証して、前記複数のシールド配線のうちの、接続することによりエラーが生じないもの同士を接続する処理をコンピュータに実行させる、プログラムが提供される。
【００２４】
本発明の第９の展開形態によると、複数のシールド配線を相互に接続することによって得られた第１のシールド配線と、複数のシールド配線を相互に接続することによって得られた第２のシールド配線とを、さらに接続する処理を、コンピュータに実行させる、プログラムが提供される。
【００２５】
本発明の第１０の展開形態によると、上記プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００２６】
本発明に係る、半導体集積回路、その設計方法及びプログラムによると、シールド配線への電位供給経路が多様化することにより、例えば、シールド配線から幹線電源配線までの距離を短縮することができ、シールド配線の電位がより安定する。また、シールド配線同士の結合によって全体としてシールドされる部分の面積が増大することにより、又は、削除されるシールド配線の本数を減らすことにより、クロストークの影響が軽減される。
【００２７】
したがって、本発明に係る、半導体集積回路、その設計方法及びプログラムによると、半導体集積回路におけるシールド配線の電位を安定させるとともに、クロストークの影響を削減することができる。
【００２８】
（実施形態１）
本発明の第１の実施形態に係る、半導体集積回路の設計方法について、図面を参照して説明する。図１は、本実施形態の設計方法について説明するための図である。
【００２９】
図１を参照すると、信号配線Ｗ１１、Ｗ１２、シールド配線Ｗ２１、Ｗ２２、電源配線Ｗ３、追加のシールド配線Ｗ４、配線Ｗ５、ビアＶ１、配線格子Ｇ１が示されている。
【００３０】
信号配線Ｗ１１、Ｗ１２は、シールドを行いたい信号配線である。シールド配線Ｗ２１、Ｗ２２は、信号配線Ｗ１１、Ｗ１２に対するシールド配線である。電源配線Ｗ３は、半導体集積回路の電源配線である。シールド配線Ｗ４は、シールド配線間を接続する追加のシールド配線である。配線Ｗ５は、その他の配線である。ビアＶ１は、多層配線で上層と下層を接続するビアである。配線格子Ｇ１は、配線を行うための配線格子である。
【００３１】
図１を参照すると、シールド配線は、上下に隣接している。なお、本実施形態の設計方法によると、これを９０度回転させ、左右に隣接している場合においても、同様の効果がもたらされる。
【００３２】
特許文献１の図１に記載されたステップＳ１３までの工程については、本実施形態の設計方法における工程と同様であるため、特許文献１の記載を援用（その引用をもって本書に繰込み記載）するものとし、説明を省略する。
【００３３】
図２は、本実施形態の設計方法の手順を示すフローチャートである。
【００３４】
まず、対象となる信号配線Ｗ１１、Ｗ１２に沿うように、シールド配線Ｗ２１、Ｗ２２を作成する（ステップＳ２１）。
【００３５】
次に、作成したシールド配線を、可能な場合、半導体集積回路の電源配線Ｗ３にビアＶ１を用いて接続する（ステップＳ２２）。
【００３６】
次に、近傍にシールド配線がある場合、そのシールド配線同士を接続する（ステップＳ２３）。
【００３７】
最後に、半導体集積回路の電源配線Ｗ３と接続できなかったシールド配線を削除する（ステップＳ２４）。
【００３８】
次に、他シールド配線と接続する手順（図２のステップＳ２３）について、詳細に説明する。図３は、図２のフローチャートのステップＳ２３の手順をさらに詳細に示すフローチャートである。
【００３９】
まず、全シールド配線で他のシールド配線と接続できるかを検証したか否かをチェックする（ステップＳ３１）。すべてのシールド配線で検証した場合には（ステップＳ３１のＹｅｓ）、ステップＳ２３の手順を終了する。
【００４０】
一方、検証していない場合には（ステップＳ３１のＮｏ）、検証していないシールド配線に対して、ステップＳ３２を行う。検証対象のシールド配線がある配線格子上から、上下左右に１格子先に配線があるか否かを検索する。他の配線が無い場合には、さらに先の格子までチェックし、他の配線があるまでチェックを繰り返す（ステップＳ３２）。
【００４１】
次に、その配線が、他のシールド配線か否かを検証する（ステップＳ３３）。
【００４２】
他のシールド配線でない場合には（ステップＳ３３のＮｏ）、検証対象のシールド配線が含まれるすべての配線格子を検索したか否かを検証する（ステップＳ３７）。
【００４３】
一方、他のシールド配線である場合（ステップＳ３３のＹｅｓ）、シールド配線Ｗ４を追加した場合にデザインルールエラーになるか否かを検証する（ステップＳ３４）。
【００４４】
検証結果を基に、エラーになる場合には（ステップＳ３５のＹｅｓ）、ステップＳ３７を実施する。一方、エラーにならない場合には（ステップＳ３５のＮｏ）、実際に追加のシールド配線Ｗ４を作成する（ステップＳ３６）。追加のシールド配線Ｗ４の作成後、ステップＳ３７を実施する。
【００４５】
特許文献１に記載されたレイアウト設計方法によると、端点にビアが作成できなかった場合、端点から離れる方向に作成可能な箇所を探索してビアを作成していた。しかし、本実施形態のように、分離されて形成されるシールド配線の端点同士を接続することにより、シールド配線の端点が、他のシールド配線を経由して、半導体集積回路の電源配線との距離が短くなる場合がある。また、本実施形態によると、端点から両方向に半導体集積回路の電源配線と接続しているため、シールド配線の電位がより安定し、クロストークの影響を顕著に削減することができる。
【００４６】
（実施形態２）
本発明の第２の実施形態に係る、半導体集積回路の設計方法について、図面を参照して説明する。図４は、本実施形態の設計方法について説明するための図である。
【００４７】
ステップＳ３４までは、第１の実施形態と同一である。本実施形態では、ステップＳ３５で、シールド配線Ｗ４ＬとＷ４Ｒを追加したときに、シールド配線の対象となった信号配線に反対側にあるシールド配線（Ｗ４ＬとＷ４Ｒ）が接続できる場合、その間にもシールド配線Ｗ４Ａを追加する点で、第１の実施形態と相違する。
【００４８】
この追加を行うことにより、シールド配線の対象となる信号配線の端点同士（図４の中央付近における信号配線Ｗ１１の上部と信号配線Ｗ１２の下部）のクロストークを削減することができる。また、シールド配線の対象となる信号配線の反対側のシールド配線と接続することにより、半導体集積回路の電源配線との距離が近くなる場合があり、シールド配線の電位をさらに安定化させることができる。
【００４９】
（実施形態３）
本発明の第３の実施形態に係る、半導体集積回路の設計方法について、図面を参照して説明する。図５は、本実施形態の設計方法について説明するための図である。
【００５０】
図５に示すように、他の配線Ｗ５がシールド配線Ｗ２１と電源配線Ｗ３との間に存在する場合には、シールド配線Ｗ２１を幹線電源Ｗ３に接続することができない。
【００５１】
特許文献１に記載されたレイアウト設計方法によると、かかる場合には、シールド配線Ｗ２１は削除されてしまう。
【００５２】
一方、本実施形態の半導体集積回路の設計方法によると、追加のシールド配線Ｗ４でシールド配線Ｗ２１を近傍に存在するシールド配線Ｗ２２と接続することにより、シールド配線Ｗ２１は半導体集積回路の電源配線Ｗ３と接続されるため、削除されない。すなわち、本実施形態では、シールド配線の横に他の信号配線等がある場合、上下に隣接するシールド配線同士を接続する。
【００５３】
したがって、本発明の設計方法によると、特許文献１に記載されたレイアウト設計方法と比較して、削除されるシールド配線の本数を減らすことができ、クロストークの影響をより大幅に削減することができる。
【００５４】
（実施形態４）
本発明の第４の実施形態に係る、半導体集積回路の設計方法について、図面を参照して説明する。図６は、本実施形態の設計方法について説明するための図である。
【００５５】
図６を参照すると、シールド配線Ｗ２１は、他のシールド配線Ｗ２２があるために、半導体集積回路の電源配線Ｗ３と接続することができない。
【００５６】
このとき、特許文献１に記載されたレイアウト設計方法によると、シールド配線Ｗ２１は削除されてしまう。
【００５７】
しかし、本実施形態の半導体集積回路の設計方法によると、追加のシールド配線Ｗ４で、シールド配線Ｗ２１を近傍のシールド配線Ｗ２２と接続することにより、シールド配線Ｗ２１は半導体集積回路の電源配線Ｗ３と接続されるため、削除されることはない。すなわち、本実施形態では、隣接するシールド配線同士が互いに接続される。
【００５８】
本発明の半導体集積回路の設計方法では、高集積化が進む半導体集積回路のシールド配線の配置レイアウトにおいて、独立して形成されるシールド配線同士を、それらの配置関係を検知し、結合可能なシールド配線同士を結合する。
【００５９】
本発明の半導体集積回路の設計方法によると、次の効果がもたらされる。第１に、シールド配線への電位供給経路が多様化し、シールド配線の電位がより安定する。第２に、シールド配線同士の結合により、全体としてシールドされる部分の面積が増大し、クロストークの影響が軽減される。
【００６０】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６１】
Ｇ１    配線格子
Ｗ１１、Ｗ１２    信号配線
Ｗ２１、Ｗ２１Ｌ、Ｗ２１Ｒ、Ｗ２２、Ｗ２２Ｌ、Ｗ２２Ｒ  シールド配線
Ｗ４、Ｗ４Ｌ、Ｗ４Ｒ、Ｗ４Ａ    追加のシールド配線
Ｗ３    電源配線
Ｗ５    配線
Ｖ１    ビア
【図１】
2011198955.tif 000003
【図２】
2011198955.tif 000004
【図３】
2011198955.tif 000005
【図４】
2011198955.tif 000006
【図５】
2011198955.tif 000007
【図６】
2011198955.tif 000008