(57)【要約】【課題】カメラ本体の撮像と別体表示部の表示との同期を取ることができるカメラ本体と別体表示部とを設けること。【解決手段】表示同期制御部３６により表示用クロックＣＬＫ_disp（４０ＭＨｚ）を２倍に逓倍した表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）を生成し、リサンプリング部３９は、当該表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って表示画像データ等をリサンプリングし、Ｐ／Ｓ変換部４０は、同表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従ってリサンプリングされた表示画像データをＰ／Ｓ変換して別体表示部２０に伝送する。【選択図】図３
2011015221.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも撮像素子を有する第１の本体部と、前記第１の本体部とは別体でかつ少なくとも前記撮像素子の撮像により取得される撮像画像を表示する第２の本体部とから成る撮像装置において、
前記撮像素子の撮像同期信号と前記第２の本体部の表示同期信号とのずれ量を示すずれ量情報信号を生成すると共に、前記ずれ量情報信号と表示用クロックとに基づいて前記第２の本体部での表示の位相を移相するための移相変更クロックを生成し、かつ前記表示用クロックの周期を逓倍する表示同期制御部と、
前記表示用クロックの逓倍信号に従って少なくとも前記撮像素子の撮像により取得された画像データをリサンプリングするリサンプリング部と、
前記表示用クロックの逓倍信号に従って前記リサンプリング部によりリサンプリングされた少なくとも前記画像データをパラレル／シリアル変換するパラレル／シリアル変換部と、
前記表示用クロックの逓倍信号に従って前記パラレル／シリアル変換された少なくとも前記画像データをシリアル／パラレル変換するシリアル／パラレル変換部と、
前記シリアル／パラレル変換部によりシリアル／パラレル変換された前記画像データを前記移相変更クロックに従って表示する表示部と、
を具備することを特徴とする撮像装置。
【請求項２】
前記第１の本体部は、少なくとも前記表示同期制御部と、前記リサンプリング部と、前記パラレル／シリアル変換部とを設けたカメラ本体であり、
前記第２の本体部は、少なくとも前記シリアル／パラレル変換部と、前記表示部とを設けた別体表示部である、
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記撮像素子のフレームレートが高い場合、前記表示同期制御部は、前記表示用クロックの周期を逓倍する動作を停止し、かつ前記リサンプリング部は、前記画像データのリサンプリングを停止することを特徴とする請求項１記載の撮像装置。
【請求項４】
前記撮像素子の撮像により取得された画像データから静止画又は動画を撮像するモードの場合、前記表示同期制御部は、前記表示用クロックの周期を逓倍する動作を行い、かつ前記リサンプリング部は、前記画像データのリサンプリングを行うことを特徴とする請求項２記載の撮像装置。
【請求項５】
バッテリーの残量が所定量以上の場合、前記表示同期制御部は、前記表示用クロックの周期を逓倍する動作を行い、かつ前記リサンプリング部は、前記画像データのリサンプリングを行うことを特徴とする請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば撮像素子を有するカメラ本体と、このカメラ本体とは別体で撮像画像の表示を行う別体表示部とから成る撮像装置に関する。
【背景技術】
【０００２】
撮像を行うカメラ本体と、撮像画像の表示を行う表示部とを別体に設けた撮像装置がある。例えば外付けのエレクトリック・ビュー・ファインダ（ＥＶＦ）と称する別体表示部を備えた撮像装置がある。この撮像装置では、ＥＶＦを取り付けたときの被写体の撮像動作とＥＶＦでの表示動作との同期を取ることが望ましい。
【０００３】
かかるカメラ本体と別体表示部とを設けた撮像装置に関連する技術としては、例えば特許文献１、２がある。特許文献１は、カメラヘッド部と本体部とを備え、これらカメラヘッド部と本体部との間のデータの授受をシリアルデータを用いて行うもので、小型化を図ることを開示する。すなわち、特許文献１は、撮像装置を小型化するために、カメラヘッド部と本体部と間の信号の授受をシリアルデータに変換して行うことにより、データ線を減少させて小型化を図っている。
【０００４】
特許文献２は、撮像素子と表示素子とでそれぞれ周波数が異なるクロックを生成する各クロック生成部を有し、水平カウンタ数を変えたり、クロックを伸張させたりして、撮像素子と表示素子との間の同期を取り、撮像素子と表示素子とのフレームレートを一定にすることを開示する。すなわち、特許文献２は、撮像素子と表示素子との同期を一定に保つために、表示素子のクロックと撮像素子のクロックとの位相状態を観察し、この位相状態に応じて撮像素子又は表示素子のいずれか一方、例えば、表示素子のクロックをある一定期間伸張させることにより、撮像素子と表示素子とのフレームレートを一定に保っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１２８７８２号公報
【特許文献２】特開２００７−２９５０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１は、撮像素子の撮像により取得した画像をファインダに表示するまでの遅延時間が重要となるが、かかる撮像素子の撮像により取得した画像をファインダに表示するまでの遅延時間についての記載がない。特許文献２は、撮像装置を別体にした場合についての記載がない。
【０００７】
特許文献１、２を組み合わせれば、カメラヘッド部と本体部とを備えた撮像装置で、カメラヘッド部と本体部との間の信号のデータ授受をシリアルデータに変換し、かつ撮像素子と表示素子との同期を一定に保つために、表示素子のクロックと撮像素子のクロックとの位相状態を観察し、この位相状態に応じていずれか一方、例えば、表示素子のクロックをある一定期間伸張させることにより、撮像素子と表示素子との間のフレームレートを一定に保つ技術となるが、かかる技術では、パラレルーシリアル変換する際に、クロックを逓倍することになる。
【０００８】
しかしながら、特許文献２は、撮像素子と表示素子との同期を一定に保つために、表示素子のクロックと撮像素子のクロックとの位相状態を観察し、この位相状態に応じていずれか一方、例えば、表示素子のクロックをある一定期間伸張させるので、このクロックの伸張による周波数の変化によってＰＬＬ回路のロックが外れる、すなわちＰＬＬ回路のＰＬＬ動作が乱れてしまう。このため、表示される画像に乱れが生じる現象が起きる。
【０００９】
本発明の目的は、カメラ本体の撮像と別体表示部の表示との同期を取ることができるカメラ本体と別体表示部とを設けた撮像装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の主要な局面に係る撮像装置は、少なくとも撮像素子を有する第１の本体部と、前記第１の本体部とは別体でかつ少なくとも前記撮像素子の撮像により取得される撮像画像を表示する第２の本体部とから成る撮像装置において、前記撮像素子の撮像同期信号と前記第２の本体部の表示同期信号とのずれ量を示すずれ量情報信号を生成すると共に、前記ずれ量情報信号と表示用クロックとに基づいて前記第２の本体部での表示の位相を移相するための移相変更クロックを生成し、かつ前記表示用クロックの周期を逓倍する表示同期制御部と、前記表示用クロックの逓倍信号に従って少なくとも前記撮像素子の撮像により取得された画像データをリサンプリングするリサンプリング部と、前記表示用クロックの逓倍信号に従って前記リサンプリング部によりリサンプリングされた少なくとも前記画像データをパラレル／シリアル変換するパラレル／シリアル変換部と、前記表示用クロックの逓倍信号に従って前記パラレル／シリアル変換された少なくとも前記画像データをシリアル／パラレル変換するシリアル／パラレル変換部と、前記シリアル／パラレル変換部によりシリアル／パラレル変換された前記画像データを前記移相変更クロックに従って表示する表示部とを具備する。
【発明の効果】
【００１１】
本発明によれば、カメラ本体の撮像と別体表示部の表示との同期を取ることができるカメラ本体と別体表示部とを設けた撮像装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る撮像装置の第１の実施の形態におけるカメラ本体部と別体表示部とを示す構成図。
【図２】同装置における別のカメラ本体部と別体表示部とを示す構成図。
【図３】同装置のブロック構成図。
【図４】同装置における目標位相位置に対する表示垂直同期信号の位相の関係を示す図。
【図５】同装置における表示垂直同期信号の位相をずらす方法の一例を示すタイミング図。
【図６】本発明に係る撮像装置の第２の実施の形態におけるライブビューの状態でのリサンプリングのコントロールフローチャート。
【図７】同装置におけるパワーオンの状態でのリサンプリングのコントロールフローチャート。
【図８】同装置におけるバッテリー残量に応じたリサンプリングのコントロールフローチャート。
【図９】本発明に係る撮像装置の第２の実施の形態における別体撮像部とカメラ本体部とを示すブロック構成図。
【図１０】同装置における目標位相位置に対する表示垂直同期信号の位相の関係を示す図。
【図１１】同装置における表示垂直同期信号の位相をずらす方法の一例を示すタイミング図。
【図１２】本発明に係る撮像装置の第３の実施の形態における別体撮像部とカメラ本体部とを示すブロック構成図。
【発明を実施するための形態】
【００１３】
以下、本発明の第１の実施の形態について図面を参照して説明する。  
図１及び図２は撮像装置（カメラ）の構成図を示す。これら撮像装置は、それぞれ別体表示部２０が設けられている。  
図１に示す撮像装置は、撮像素子（イメージセンサ）１１を有する第１の本体部としてのカメラ本体部１０と、このカメラ本体部１０に対して別体でかつ撮像素子１１の撮像により取得される撮像画像を表示する第２の本体部としての別体表示部２０とから構成される。
【００１４】
カメラ本体部１０は、被写体の光学像を取込む撮像光学系１２と、撮像素子１１と、ＣＰＵやＲＡＭ、ＲＯＭなどを搭載した基板１３と、カメラ本体部１０の背面に設けられた液晶ディスプレイ（ＬＣＤ）等から成る背面の表示部１４とを備える。撮像素子１１と基板１３とは、フレキシブルケーブル１５を介して接続されている。撮像光学系１２とカメラ本体部１０とは、一体化しているが、撮像光学系１２を交換レンズにしてもよい。  
背面の表示部１４は、例えばバックライトを必要とする透過型ＬＣＤ、又は反射型ＬＣＯＳや自発光タイプのＥＬ素子（有機ＥＬ）である。本実施の形態において背面の表示部１４は、例えば画像サイズＶＧＡのストライプ型の透過型ＬＣＤにより構成している。
【００１５】
別体表示部２０は、エレクトリック・ビュー・ファインダ（ＥＶＦ）としての表示部２１と、ＣＰＵやＲＡＭ、ＲＯＭなどを搭載した基板２２と、観察光学系２３とを備える。ＥＶＦの表示部２１は、画像サイズＳＶＧＡのストライプ型の透過型ＬＣＤにより構成している。
【００１６】
なお、図では省略しているが、背面の表示部１４とＥＶＦの表示部２１とには、それぞれ当該各表示部１４、２１を照射するための無偏光の光を発光するバックライトが設けられている。このバックライトは、例えば白色のＬＥＤ、又はＲＧＢの各ＬＥＤを用いている。このバックライトから発せられた光は、適切に各表示部１４、２１を照射するための照明光学系を経て各表示部１４、２１に入射される。バックライトから発せられた光が透過型ＬＣＤに入射する前方には、直線偏光にするための偏光板が配置されている。この偏光板は、一般的に透過型ＬＣＤを挟むように配置されている。
【００１７】
背面の表示部１４は、ＬＣＤ表示画像に応じて変調を行い、直視型で操作者により画像を観察できるようになっている。ＥＶＦの表示部２１は、ＥＶＦ表示画像に応じた変調を行い、接眼光学系を経て操作者が画像を観察できるようになっている。なお、照明光学系は、十分な明るさがあれば必要ではなく、偏光板のみでよい。又、接眼光学系は、視度調整ができるようになっている。
【００１８】
これらカメラ本体部１０と別体表示部２０とは、ケーブル２４を介して電気的に接続される。このケーブル２４は、カメラ本体部１０の基板１３と別体表示部２０の基板２２との間に接続される。なお、カメラ本体部１０と別体表示部２０とは、ケーブル２４を介して接続せず、別体表示部２０の基板２２とカメラ本体部１０の基板１３との間にオスとメスとから成るコネクタを設け、このコネクタを介して脱着可能に構成してもよい。
【００１９】
図２に示す撮像装置は、カメラ本体部１０の内部に、別体表示部２０を設けている。カメラ本体部１０の基板１３と別体表示部２０の基板２２との間は、ケーブル２５を介して電気的に接続されている。これらカメラ本体部１０の基板１３と別体表示部２０とは、オスとメスとから成るコネクタを介して脱着可能に構成してもよい。
【００２０】
図３は撮像装置のブロック構成図を示す。カメラ本体部１０は、撮像素子１１と撮像光学系１２とを備え、かつ撮像素子１１を撮像動作させるための撮像クロック生成部３０と、撮像同期制御部３１と、撮像タイミングジェネレータ（撮像ＴＧ）３２とを備える。  
撮像光学系１２は、撮像素子１１に光学像を導く。撮像素子１１は、撮像光学系１２により導かれた光学像を光電変換し、アナログ撮像信号を出力する。なお、このアナログ撮像信号は、ＣＤＳ、オート・ゲイン・コントロール（ＡＧＣ）、アナログ／デジタル変換（Ａ／Ｄ）等のＡＦＥ処理（Ａnalog Ｆront Ｅnd）が行われデジタル撮像画像として信号処理部３３に転送される。この撮像素子１１は、例えばＣＣＤセンサ、ＸＹアドレス走査型のＣＭＯＳセンサ等の光電変換素子である。この撮像素子１１の構成は、例えば単板とカラーフィルタとの組み合わせや、３板により構成する方式がある。ここでは、撮像素子１１は、単板とカラーフィルタとを組み合わせを用いたＣＭＯＳセンサ（べイヤー配列）を使用している。又、撮像素子１１は、グローバルシャッタ方式のＣＭＯＳセンサを用いる。このＣＭＯＳセンサは、例えば画素数１２Ｍpixelを有する。
【００２１】
撮像クロック生成部３０は、一定周期の撮像クロックＣＬＫ_imgを生成する。この撮像クロック生成部３０は、例えば水晶発振器、水晶振動子等からなる。  
撮像同期制御部３１は、撮像クロック生成部３０により生成された撮像クロックＣＬＫ_imgに従って撮像素子１１の撮像垂直同期信号ＶＤ_imgを生成する。  
撮像タイミングジェネレータ３２は、撮像同期制御部３１により生成された撮像垂直同期信号ＶＤ_imgに従って撮像素子１１を駆動制御する。
【００２２】
信号処理部３３は、システムコントローラ３４から発せられる命令に従って適便メモリ３３ｍにデータを記憶しながら各種の画像処理を行い、表示画像を生成する。なお、メモリ３３ｍは、例えばＳＤＲＡＭ、ＤＤＲ、ＳＲＡＭ等である。信号処理部３３は、各種の画像処理として例えばベイヤー画像をカラー化するデモザイキング処理（カラー化処理、現像化処理）、ホワイトバランスＷＢ（Ｗhite Ｂalance）処理、撮像光学系１２の歪みを補正する歪み補正、階調補正、表示デバイスに合わせたガマットマッピング等の色補正やスケーリング、エッジの強調、折返し歪み（aliasing）を補正するローパスフィルタ処理等がある。なお、スケーリングの方法としては、線形補間、バイキュービック、ＮＥＤＩ、撮近傍法（Ｎearest Ｎeighbor）がある。
【００２３】
又、信号処理部３３は、ＪＰＥＧ圧縮・伸長処理を行う機能を備え、システムコントローラ３４から発せられる命令に従って必要に応じてメモリ３３ｍにデータを記憶しながら本露光した撮像画像をＪＰＥＧ圧縮処理し、所望のメディア、例えばコンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、ＳＤカード（登録商標）、ｘＤピクチャーカード（登録商標）等に書き込み保存し、かつ当該メディアに保存したＪＰＥＧ圧縮した撮像画像の伸長を行い、再生画像（表示画像）の生成をする。なお、信号処理部３３は、Ｒａｗ画像の記録についても行っている。
【００２４】
さらに、信号処理部３３は、システムコントローラ３４から発せられる命令に従って必要に応じてメモリ３３ｍにデータを記憶しながら撮像素子１１の撮像により取得される撮像画像を使ってオートフォーカス（ＡＦ）制御を行うために撮像画像からコントラスト値を算出するなどの演算を行う。このとき、システムコントローラ３４は、信号処理部３３により算出されるコントラスト値が高くなるように撮像光学系１２のレンズ位置を制御し、当該レンズを合焦位置に制御する、いわゆるコントラストＡＦ制御を行う。なお、オートフォーカス制御は、コントラストＡＦ制御に限らず、位相差センサを使用し、位相差を検出して合焦するように制御する、いわゆる位相差ＡＦを用いてもよい。又、ＡＦに限らず、マニュアルフォーカス（ＭＦ）でもよい。
【００２５】
信号処理部３３は、オート露出（ＡＥ：Ａuto Ｅxposure）処理を行う。すなわち、信号処理部３３は、システムコントローラ３４から発せられる命令に従って必要に応じてメモリ３３ｍにデータを記憶しながら撮像画像から明るさ成分を検出し、当該明るさが適切になるよう制御する。このときシステムコントローラ３４は、明るさ成分の結果に応じて撮像素子１１の電子シャッタ値の制御、ＡＦＥのオートゲインコントロール（ＡＧＣ）のゲイン制御、撮像素子１１の撮像フレームレートを制御する。なお、ここではＡＥセンサを設けず、撮像素子１１にてＡＥを行う例について説明したが、別途ＡＥセンサを設けてＡＥ処理を行ってもよい。
【００２６】
なお、信号処理部３３は、例えばＡＳＩＣやＦＰＧＡによって構成できるが、ここではＡＳＩＣを使って構成している。システムコントローラ３４は、例えばマイクロプロセッサにより構成している。これら信号処理部３３やシステムコントローラ３４は、それ以外のハードウエア、ソフトウエア、ファームウエア、又はこれらの組み合わせを使って構成してもよい。
【００２７】
表示クロック生成部３５は、表示用のクロックＣＬＫ_disp（４０ＭＨｚ）を生成し、この表示用クロックＣＬＫ_dispを表示同期制御部３６に転送する。なお、表示クロック生成部３５と撮像クロック生成部３０とは、非同期である。  
次に、図４及び図５を参照して説明すると、表示同期制御部３６は、表示クロック生成部３５により生成された表示用クロックＣＬＫ_disp（４０ＭＨｚ）の周期を逓倍する。例えば、表示同期制御部３６は、表示用クロックＣＬＫ_dispを所定分の１の倍数、例えば２分の１倍に逓倍し、表示用クロックＣＬＫ_disp／２（２０ＭＨｚ）を生成する。又、表示同期制御部３６は、表示用クロックＣＬＫ_dispを所定倍数、例えば２倍に逓倍し、表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）を生成する。なお、表示同期制御部３６は、表示用クロックＣＬＫ_dispを逓倍するための逓倍回路を有する。
【００２８】
又、表示同期制御部３６は、撮像素子１１の撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispとのずれ量Ｘを示すずれ量情報信号を生成すると共に、このずれ量情報信号と表示用クロックＣＬＫ_disp（４０ＭＨｚ）、ＣＬＫ_disp×２（８０ＭＨｚ）とに基づいて別体表示部２０での表示の位相を移相するための移相変更クロックＣＬＫ_disp’を生成する。  すなわち、撮像素子１１の撮像垂直同期信号ＶＤ_imgの位相に対して表示垂直同期信号ＶＤ_dispの位相が進んでいる場合、表示同期制御部３６は、ずれ量情報信号Ｚがハイレベル（Ｈigh）の期間中に表示用クロックＣＬＫ_disp／２（２０ＭＨｚ）を出力し、ローレベル（Ｌow）の期間中に表示用クロックＣＬＫ_disp（４０ＭＨｚ）を出力する移相変更クロックＣＬＫ_disp’を生成する。
【００２９】
上記信号処理部３３の出力側には、表示インタフェース（ＩＦ）部３７を介してＬＣＤ制御部４１、背面の表示部１４が接続されている。表示ＩＦ部３７は、信号処理部３３により生成された表示画像から背面の表示部１４で表示するための表示画像を生成する。この表示ＩＦ部３７は、表示画像生成部３８と、リサンプリング部３９と、パラレル／シリアル（Ｐ／Ｓ）変換部４０とを有する。  
表示画像生成部３８は、表示垂直同期信号ＶＤ_disp等の表示タイミング信号を基準とし、信号処理部３３に対してデジタル画像データの転送を要求し、この要求信号に従って信号処理部３３からデジタル画像データが入力される。この表示画像生成部３８は、デジタル画像データの取得後、ＬＣＤから成る背面の表示部１４又はＥＶＦの表示部２１に合わせたガンマ処理を行う。なお、ＬＣＤから成る背面の表示部１４とＥＶＦの表示部２１とで各画素数が異なる場合、表示画像生成部３８は、デジタル画像データのリサイズも行う。なお、リサイズは、信号処理部３３で実施してもよい。  
ＬＣＤ制御部４１は、表示画像生成部３８により生成された表示画像を受け取り、背面の表示部１４での表示画像データの表示に必要な駆動信号を生成し、かつＶ−Ｔ補正等の処理を行い、ＬＣＤ表示画像を生成し、背面の表示部１４に転送する。
【００３０】
リサンプリング部３９は、表示用クロックＣＬＫ_disp（４０ＭＨｚ）の逓倍信号である表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って撮像素子１１の撮像により取得された表示画像データをリサンプリングする。  
Ｐ／Ｓ変換部４０は、表示用クロックＣＬＫ_disp（４０ＭＨｚ）の逓倍信号である表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従ってリサンプリング部３９によりリサンプリングされた表示画像データをＰ／Ｓ変換する。
【００３１】
システムコントローラ３４は、制御プログラムを実行することにより当該撮像装置の全体的なコントロールを行う。なお、制御プログラムは、図示しないメモリ、例えばＦＬＡＳＨメモリに内蔵されている。このシステムコントローラ３４は、例えば、上記ＡＥ及びＡＦの制御と、信号処理部３３における演算の制御と、撮像ＴＧ３２への命令、例えば撮像フレームレートの切替、ＡＧＣの設定、電子シャッタの制御等の命令の発生と、表示Ｉ／Ｆ部３７への命令、例えばＥＶＦの表示部２１と背面の表示部１４との切替の制御と、表示フレームレートの切替の制御と、ＥＶＦの表示部２１と背面の表示部１４とのバックライトの光源の制御等と、撮像光学系１２のレンズの駆動と、操作部ＭＣで設定した設定、例えば画質モードＳＨＱ、ＨＱ、ＳＱ及びＩＳＯの設定と、ＷＢの設定と、露出の制御、例えば絞りとシャッタ速度の設定と、操作部ＭＣからのズーム設定、ストロボの充電や発光の制御等と、他のブロックへ転送と、バッテリー４２の残量の検出と、記録メディアの検出及びその空き情報を検出し撮影枚数の算出と、各ブロックの電源起動を制御する電源制御部のコントロールと、温度センサ例えばサーミスタから出力された検出信号に基づく温度の検出と、操作部ＭＣに対する操作に応じたＧＵＩ画像の生成及びその画像を信号処理部３３への転送との各制御を行う。なお、ＧＵＩ画像は、システムコントローラ３４に接続された不図示のメモリ上にある。  
操作部ＭＣは、例えばレリーズボタンの半押し及び全押しの検出等を行うスイッチ検出手段等を有している。
【００３２】
一方、別体表示部２０は、シリアル／パラレル（Ｓ／Ｐ）変換部５０と、ＥＶＦ制御部５１と、ＥＶＦとしての表示を行う表示部２１と、観察光学系２３とを有する。Ｓ／Ｐ変換部５０は、表示用クロックＣＬＫ_disp（４０ＭＨｚ）の逓倍信号である表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従ってＰ／Ｓ変換部４０によりＰ／Ｓ変換された少なくとも表示画像データをＳ／Ｐ変換する。  
ＥＶＦ制御部５１は、Ｓ／Ｐ変換部５０によりＳ／Ｐ変換された表示画像データを表示同期制御部３６により生成された移相変更クロックＣＬＫ_disp’に従ってＥＶＦの表示部２１に表示する。
【００３３】
次に、上記の如く構成された装置における撮像画像をリサンプリングする方式による動作について説明する。  
図４は撮像のフレームレート（ｆｐｓ）と表示のフレームレート（ｆｐｓ）とが同じ場合を示す。撮像クロック生成部３０は、一定周期の撮像クロックＣＬＫ_imgを生成する。撮像同期制御部３１は、撮像クロック生成部３０により生成された撮像クロックＣＬＫ_imgに従って撮像素子１１の撮像垂直同期信号ＶＤ_imgを生成する。撮像タイミングジェネレータ３２は、撮像同期制御部３１により生成された撮像垂直同期信号ＶＤ_imgに従って撮像素子１１を駆動制御する。
【００３４】
信号処理部３３は、撮像素子１１からのデジタル撮像画像を取得し、画像処理を行うための処理時間αを要する。この処理時間αの時間経過後に、表示画像生成部３８からのデジタル画像データの要求を受けるように撮像素子１１での撮像と別体表示部２０での表示の位相とを一定に保たなければならない。  
本実施の形態は、撮像同期制御部３１からの撮像垂直同期信号ＶＤ_imgと表示同期制御部３６で生成する表示垂直同期信号ＶＤ_dispとの位相を、当該表示同期制御部３６で監視し、撮像素子１１での撮像と別体表示部２０での表示との位相を一定に制御する。
【００３５】
図４は目標位相位置Ｋよりも前に表示垂直同期信号ＶＤ_dispの位相がある。すなわち、表示垂直同期信号ＶＤ_dispの立ち上がりが目標位相位置Ｋよりも時間的に前の時間にあり、表示垂直同期信号ＶＤ_dispは、目標位相位置Ｋよりも位相が進んでいる。このため、表示垂直同期信号ＶＤ_dispの位相を遅らせる必要がある。
【００３６】
以下、表示垂直同期信号ＶＤ_dispの位相を遅らせる制御について説明する。  
図５は表示垂直同期信号ＶＤ_dispの位相を遅らせる方法の一例のタイミング図を示す。当該表示垂直同期信号ＶＤ_dispの位相を遅らせるのは、表示のブランキング時間に行う。なお、ＨＤ_dispは、表示水平同期信号である。  
表示クロック生成部３５は、表示用クロックＣＬＫ_dispを生成する。この表示用クロックＣＬＫ_dispは、例えば画像サイズＳＶＧＡで表示レート６０ｆｐｓの場合、４０ＭＨｚ程度である。
【００３７】
表示同期制御部３６は、表示用クロックＣＬＫ_disp を２倍に逓倍し、逓倍した表示用クロックＣＬＫ_disp ×２（８０ＭＨｚ）を生成する。この表示同期制御部３６は、例えばＤＬＬ（Ｄelay Ｌocked Ｌoop）又はＰＬＬ（Ｐhase Ｌocked Ｌoop）により表示用クロックＣＬＫ_disp を２倍に逓倍する。本実施の形態では、ＰＬＬを用いる。
【００３８】
次に、表示同期制御部３６は、表示垂直同期信号ＶＤ_dispの位相を遅らせる情報として、表示垂直同期信号ＶＤ_dispが目標位相位置Ｋからどれだけずれているかを示す情報、すなわち図４上に示すずれ量Ｘの時間を測定する。すなわち、表示同期制御部３６は、撮像同期制御部３１からの撮像垂直同期信号ＶＤ_imgを入力し、この撮像垂直同期信号ＶＤ_imgと、当該表示同期制御部３６で生成する表示垂直同期信号ＶＤ_dispとの時間のずれ量（処理時間α）を求め、この処理時間αと撮像垂直同期信号ＶＤ_imgとからずれ量Ｘの時間を求め、ずれ量情報信号Ｚを生成する。
【００３９】
又、表示同期制御部３６は、表示用クロックＣＬＫ_dispを２分の１に逓倍し、表示用クロックＣＬＫ_disp／２（２０ＭＨｚ）を生成する。  
しかるに、表示同期制御部３６は、ずれ量情報信号Ｚは、ハイレベル（Ｈigh）の期間中に位相を遅らせる信号を生成する。すなわち、表示同期制御部３６は、ずれ量情報信号Ｚがハイレベル（Ｈigh）の期間中に表示用クロックＣＬＫ_disp／２（２０ＭＨｚ）を出力し、ローレベル（Ｌow）の期間中に表示用クロックＣＬＫ_disp（４０ＭＨｚ）を出力する移相変更クロックＣＬＫ_disp’を生成する。この移相変更クロックＣＬＫ_disp’は、表示Ｉ／Ｆ部３７に送られる。
【００４０】
一方、リサンプリング部３９は、表示同期制御部３６により生成された表示用クロックＣＬＫ_dispを例えば２倍に逓倍した表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って撮像素子１１の撮像により取得された表示画像データをリサンプリングする。  
なお、表示画像生成部３８は、表示画像データと共に、表示垂直同期信号ＶＤ_disp及び表示水平同期信号ＨＤ_dispなどの表示タイミング信号、さらに表示同期制御部３６により生成された移相変更クロックＣＬＫ_disp’を出力する。しかるに、リサンプリング部３９は、表示画像データをリサンプリングするのに加えて、表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って表示垂直同期信号ＶＤ_disp及び表示水平同期信号ＨＤ_dispなどの表示タイミング信号、移相変更クロックＣＬＫ_disp’、ＥＶＦ制御部５１の制御信号、その他のステータス信号をリサンプリングし、表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）のクロックに載せる。
【００４１】
Ｐ／Ｓ変換部４０は、同表示用クロックＣＬＫ_disp×２に従ってリサンプリング部３９によりリサンプリングされた表示画像データをＰ／Ｓ変換し、これに加えて表示垂直同期信号ＶＤ_disp及び表示水平同期信号ＨＤ_dispなどの表示タイミング信号、移相変更クロックＣＬＫ_disp’、ＥＶＦ制御部５１の制御信号、その他のステータス信号をＰ／Ｓ変換する。具体的にＰ／Ｓ変換部４０は、例えば１０つの入力信号を１つの出力信号にＰ／Ｓ変換する３つのブロックを有し、これら３つのブロックにより３０つの入力信号を３つの出力信号にＰ／Ｓ変換出力する。すなわち、１つのブロックが１０対１でＰ／Ｓ変換するので、１つの入力信号を１bitとすると、３ブロックで３０bitを伝送可能である。例えば、表示画像データを１６bit（ＹＵＶ）、表示垂直同期信号ＶＤ_dispや表示水平同期信号ＨＤ_disp、移相変更クロックＣＬＫ_disp’、ＥＶＦ制御部５１の制御信号、ステータス信号などのトータル３０bitの信号を３つの信号にＰ／Ｓ変換する。なお、シリアル信号は、差動信号としてＬＶＤＳ、ＳＵＢ−ＬＶＤＳ、ＴＭＤＳ等があるが、ここでは、ＬＶＤＳを使って伝送する。
【００４２】
かかる表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）のクロックに載せられた表示画像データ、表示垂直同期信号ＶＤ_disp、表示水平同期信号ＨＤ_disp、移相変更クロックＣＬＫ_disp’、ＥＶＦ制御部５１の制御信号、その他のステータス信号は、別体表示部２０に伝送される。この別体表示部２０のＳ／Ｐ変換部５０は、表示用クロックＣＬＫ_dispの逓倍信号である表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って表示画像データ、表示垂直同期信号ＶＤ_disp、表示水平同期信号ＨＤ_disp、移相変更クロックＣＬＫ_disp’、ＥＶＦ制御部５１の制御信号、その他のステータス信号をＳ／Ｐ変換する。
【００４３】
ＥＶＦ制御部５１は、Ｓ／Ｐ変換部５０によりＳ／Ｐ変換された表示画像データを表示同期制御部３６により生成された移相変更クロックＣＬＫ_disp’に従って表示部２１に表示する。このとき、ＥＶＦ制御部５１は、表示画像データにおけるＹＵＶをＲＧＢに変換し、Ｖ−Ｔ補正を行い、表示部に必要な信号を生成し、表示部２１にデータを転送する。又、ＥＶＦ制御部５１は、ステータス信号を用いてバックライトの制御を行い、制御信号を用いてレジスタ値を更新する。表示部２１は、ＥＶＦ制御部５１からの表示画像データの変調等を行い、当該表示画像データを表示する。これにより、観察者は、表示画像データを観察光学系を経て見ることができる。
【００４４】
このように上記第１の実施の形態によれば、表示同期制御部３６により表示用クロックＣＬＫ_disp（４０ＭＨｚ）を２倍に逓倍した表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）を生成し、リサンプリング部３９は、当該表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って表示画像データ等をリサンプリングし、Ｐ／Ｓ変換部４０は、同表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従ってリサンプリングされた表示画像データをＰ／Ｓ変換して別体表示部２０に伝送するので、Ｐ／Ｓ変換部４０及びＳ／Ｐ変換部５０における逓倍回路のロックが外れることが無く、安定して表示画像データ等のデータ転送ができる。なお、Ｐ／Ｓ変換部４０及びＳ／Ｐ変換部５０における逓倍回路は、例えばＰＬＬ回路を用いており、このＰＬＬ回路は、従来と比較して表示用クロックＣＬＫ_dispを２倍に逓倍した表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）に従って動作するので、従来のようにクロックの伸張による周波数の変化によってＰＬＬ回路のロックが外れることがない。従って、カメラ本体の撮像と別体表示部の表示との同期を取ることができ、別体表示部２０に表示される画像に乱れが生じることは無くなる。
【００４５】
ここで、撮像と表示との同期を略一定に保ち、表示遅延を短くすることができるので、ユーザは、フレーミングを行い易くなる。又、表示画像データ等をＰ／Ｓ変換しているので、カメラ本体部１０と別体表示部２０との間を電気的に接続する接続ＩＦ部のピン数を減らすことができ、本装置の物理的な大きさを小さくすることができる。
【００４６】
なお、上記第１の実施の形態では、表示垂直同期信号ＶＤ_dispが目標位相位置Ｋよりも位相が進んでいる場合について説明したが、遅れている場合では、表示垂直同期信号ＶＤ_dispの位相を進ませる必要がある。この場合、表示同期制御部３６は、ずれ量情報信号Ｚがハイレベル（Ｈigh）の期間中に表示用クロックＣＬＫ_disp（４０ＭＨｚ）を出力し、ローレベル（Ｌow）の期間中に表示用クロックＣＬＫ_disp×２（８０ＭＨｚ）を出力する移相変更クロックＣＬＫ_disp’を生成する。  
このときリサンプリング部３９は、４倍に逓倍して表示用クロックＣＬＫ_disp×４（１６０ＭＨｚ）に従って表示画像データ等をリサンプリングするものとなる。
【００４７】
又、撮像と表示との各フレームレート（ｆｐｓ）の関係を若干高くする、すなわち表示を６０フレームレート（ｆｐｓ）に所定数β、例えばβ＝２フレームレート（ｆｐｓ）以下のフレームレート（ｆｐｓ）を加算することにより表示の位相が常に進む。これにより、表示垂直同期信号ＶＤ_dispが目標位相位置Ｋよりも位相が進んでいる場合と遅れている場合とでそれぞれ別々に回路を構成する必要がなく、回路構成を小さくでき、省電力化できる。
【００４８】
次に、上記第１の実施の形態におけるリサンプリング部３９の動作を効率的にコントロールする方法について説明する。  
図６は本装置（カメラ）がライブビュー（Ｌive Ｖiew）の状態にあるときのリサンプリングのコントロールフローチャートを示す。ライブビューの状態で、システムコントローラ３４は、ステップＳ１１０において、撮像素子１１のフレームレートが高いか否か、すなわち撮像素子１１のフレームレートが２４０ｆｐｓ以上であるか否かを判断する。この判断の結果、撮像素子１１のフレームレートが２４０ｆｐｓ以上で高ければ、システムコントローラ３４は、ステップＳ１１２に移り、表示用クロックＣＬＫ_disp×２を生成する表示同期制御部３６での逓倍動作を停止し、移相変更クロックＣＬＫ_disp’をＣＬＫ_dispとし、かつリサンプリング部３９の動作を停止する。
【００４９】
この理由は、撮像素子１１のフレームレートが高い場合、撮像素子１１の撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispとの同期を取らなくても、撮像素子１１のフレームレートが高いので、人間の目が応答しがたいからである。このように表示同期制御部３６における表示用クロックＣＬＫ_disp×２の生成する逓倍動作を停止し、かつリサンプリング部３９の動作を停止するので、省電力が可能となる。
【００５０】
一方、撮像素子１１のフレームレートが２４０ｆｐｓ以下であれば、システムコントローラ３４は、ステップＳ１１４に移り、表示用クロックＣＬＫ_disp×２を生成する逓倍動作をオンし、移相変更クロックＣＬＫ_disp’を撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispとの位相から生成する。
【００５１】
図７は本装置（カメラ）がパワーオン（Ｐower on）の状態にあるときのリサンプリングのコントロールフローチャートを示す。  
本装置（カメラ）は、静止画を撮影するモードの他に、動画を撮影するモードと、当該装置（カメラ）の設定を行うモードと、静止画等を再生するモードとがある。静止画を撮影するモードでライブビュー（Ｌive Ｖiew）の状態のときには、リサンプリング部３９をアクティブにする必要がある。又、動画を記録しているときもリサンプリング部３９をアクティブにする必要がある。
【００５２】
一方、静止画等を再生するモード等では、撮像素子１１はスリープ状態となり、撮像素子１１から撮像垂直同期信号ＶＤ_imgが出力されない。仮に、撮像素子１１から撮像垂直同期信号ＶＤ_imgが出力されたとしても、撮像素子１１と同期をとる必要がない。
【００５３】
従って、システムコントローラ３４は、ステップＳ２１０において、ライブビュー（Ｌive Ｖiew）の状態にあるか否かを判断する。この判断の結果、ライブビュー（Ｌive Ｖiew）の状態でなければ、システムコントローラ３４は、ステップＳ２１２に移り、動画撮影（Ｖideo）の状態であるか否かを判断する。この判断の結果、動画撮影（Ｖideo）の状態でなければ、システムコントローラ３４は、ステップＳ２１４に移り、表示用クロックＣＬＫ_disp×２を生成する逓倍動作を停止し、移相変更クロックＣＬＫ_disp’をＣＬＫ_dispとし、かつリサンプリング部３９の動作を停止する。このように表示同期制御部３６における表示用クロックＣＬＫ_disp×２の生成する逓倍動作を停止し、かつリサンプリング部３９の動作を停止するので、省電力が可能となる。
【００５４】
一方、システムコントローラ３４は、ステップＳ２１０において、ライブビュー（Ｌive Ｖiew）の状態にあるか否かを判断する。この判断の結果、ライブビュー（Ｌive Ｖiew）の状態にあれば、システムコントローラ３４は、ステップＳ２１６に移り、表示用クロックＣＬＫ_disp×２を生成する表示同期制御部３６での逓倍動作をオンし、移相変更クロックＣＬＫ_disp’を撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispとの位相から生成する。
【００５５】
図８は本装置（カメラ）におけるバッテリー残量に応じたリサンプリングのコントロールフローチャートを示す。  
システムコントローラ３４は、ステップＳ３１０において、バッテリー４２の残量が例えばフルに対して２０％以上あるか否かを判断する。この判断の結果、バッテリー４２の残量が例えばフルに対して２０％以下であれば、システムコントローラ３４は、ステップＳ３１２に移り、表示用クロックＣＬＫ_disp×２を生成する逓倍動作を停止し、移相変更クロックＣＬＫ_disp’をＣＬＫ_dispとし、かつリサンプリング部３９の動作を停止する。このようにバッテリー４２の残量が例えばフルに対して２０％以下であれば、表示用クロックＣＬＫ_disp×２を生成する逓倍動作を停止し、リサンプリング部３９の動作を停止するので、省電力が可能となる。
【００５６】
一方、バッテリー４２の残量が例えばフルに対して２０％以上であれば、システムコントローラ３４は、ステップＳ３１４に移り、表示用クロックＣＬＫ_disp×２を生成する表示同期制御部３６での逓倍動作をオンし、移相変更クロックＣＬＫ_disp’を撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispとの位相から生成する。
【００５７】
次に、本発明の第２の実施の形態について図面を参照して説明する。なお、図３と同一部分には同一符号を付してその詳しい説明は省略する。  
図９は撮像装置（カメラ）のブロック構成図を示す。この撮像装置は、別体撮像部６０と、カメラ本体部６１とから成る。  
別体撮像部６０は、撮像素子１１と、撮像光学系１２と、撮像クロック生成部３０と、撮像同期制御部３１と、撮像タイミングジェネレータ（撮像ＴＧ）３２と、リサンプリング部３９と、Ｐ／Ｓ変換部４０とを有する。
【００５８】
一方、カメラ本体部６１は、Ｓ／Ｐ変換部５０と、信号処理部３３と、メモリ３３ｍと、システムコントローラ３４と、表示クロック生成部３５と、表示同期制御部３６と、表示画像生成部３８と、ＬＣＤ制御部４１と、背面の表示部１４と、操作部ＭＣと、バッテリー４２とを有する。
【００５９】
別体撮像部６０の撮像同期制御部３１は、カメラ本体部６１の表示同期制御部３６からの表示垂直同期信号ＶＤ_dispを入力し、この表示垂直同期信号ＶＤ_dispに基づいて撮像素子１１の撮像垂直同期信号ＶＤ_imgを生成し、かつ図１０に示すように撮像素子１１の撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispの目標位置との位相ずれ量Ｘを求め、この位相ずれ量Ｘを撮像垂直同期信号ＶＤ_img又は表示垂直同期信号ＶＤ_dispの周期で演算して図１１に示すずれ量情報信号Ｚとして生成する。
【００６０】
又、撮像同期制御部３１は、撮像クロック生成部３０により生成される一定周期の撮像クロックＣＬＫ_img（例えば４０ＭＨｚ）を２分の１に逓倍して撮像クロックＣＬＫ_img／２（例えば２０ＭＨｚ）を生成し、かつ撮像クロックＣＬＫ_imgを２倍に逓倍して撮像クロックＣＬＫ_img×２（例えば８０ＭＨｚ）を生成する。
【００６１】
又、撮像同期制御部３１は、ずれ量情報信号Ｚがハイレベル（Ｈigh）の期間中に撮像クロックＣＬＫ_img／２を出力し、ローレベル（Ｌow）の期間中に撮像クロックＣＬＫ_imgを出力する移相変更クロックＣＬＫ_disp’を生成する。そして、撮像同期制御部３１は、当該移相変更クロックＣＬＫ_img’に基づいて撮像タイミングジェネレータ（撮像ＴＧ）３２を駆動する。
【００６２】
撮像素子１１の出力端には、リサンプリング部３９を介してＰ／Ｓ変換部４０が接続されている。このＰ／Ｓ変換部４０は、カメラ本体部６１のＳ／Ｐ変換部５０に接続されている。
【００６３】
カメラ本体部６１のＳ／Ｐ変換部５０は、別体撮像部６０から送られてきた表示画像データを撮像クロックＣＬＫ_img×２に従ってＳ／Ｐ変換し、移相変更クロックＣＬＫ_img’を復元し、この移相変更クロックＣＬＫ_img’と同期したデジタル撮像画像を信号処理部３３に転送する。
【００６４】
次に、上記の如く構成された装置における撮像画像をリサンプリングする方式による動作について説明する。  
カメラ本体部６１の表示クロック生成部３５は、表示用のクロックＣＬＫ_dispを生成し、この表示用クロックＣＬＫ_dispを表示同期制御部３６に転送する。この表示同期制御部３６は、表示用クロックＣＬＫ_dispに基づいて図１０に示す表示垂直同期信号ＶＤ_dispを生成する。
【００６５】
一方、別体撮像部６０の撮像クロック生成部３０は、一定周期の撮像クロックＣＬＫ_imgを生成する。  
撮像同期制御部３１は、カメラ本体部６１からの表示垂直同期信号ＶＤ_dispに基づいて撮像素子１１の撮像垂直同期信号ＶＤ_imgを生成し、かつ図１０に示すように撮像素子１１の撮像垂直同期信号ＶＤ_imgと表示垂直同期信号ＶＤ_dispの目標位置との位相ずれ量Ｘを求め、この位相ずれ量Ｘを撮像垂直同期信号ＶＤ_img又は表示垂直同期信号ＶＤ_dispの周期で演算して図１１に示すずれ量情報信号Ｚとして生成する。
【００６６】
これと共に、撮像同期制御部３１は、撮像クロック生成部３０により生成される一定周期の撮像クロックＣＬＫ_imgを２分の１に逓倍して撮像クロックＣＬＫ_img／２を生成すると共に、表示用クロックＣＬＫ_dispを２倍に逓倍して撮像クロックＣＬＫ_img×２を生成する。  
又、撮像同期制御部３１は、撮像素子１１の撮像垂直同期信号ＶＤ_imgの位相に対して表示垂直同期信号ＶＤ_dispの位相が進んでいる場合、ずれ量情報信号Ｚがハイレベル（Ｈigh）の期間中に撮像用クロックＣＬＫ_img／２（２０ＭＨｚ）を出力し、ローレベル（Ｌow）の期間中に撮像用クロックＣＬＫ_img（４０ＭＨｚ）を出力する移相変更クロックＣＬＫ_img’を生成し、この移相変更クロックＣＬＫ_img’に基づいて撮像タイミングジェネレータ（撮像ＴＧ）３２を駆動する。
【００６７】
リサンプリング部３９は、撮像素子１１から出力されるデジタル撮像画像を撮像クロックＣＬＫ_img×２（例えば８０ＭＨｚ）によりリサンプリングし、Ｐ／Ｓ変換部４０は、リサンプリングされた表示画像データを撮像クロックＣＬＫ_img×２に従ってＰ／Ｓ変換し、カメラ本体部６１に送出する。
【００６８】
カメラ本体部６１のＳ／Ｐ変換部５０は、別体撮像部６０から送られてきた表示画像データを撮像クロックＣＬＫ_img×２に従ってＳ／Ｐ変換し、移相変更クロックＣＬＫ_img’を復元し、この移相変更クロックＣＬＫ_img’と同期したデジタル撮像画像を信号処理部３３に転送する。
【００６９】
信号処理部３３は、上記同様に、システムコントローラ３４から発せられる命令に従って適便メモリ３３ｍにデータを記憶しながら各種の画像処理を行い、表示画像を生成する。以下、上記同様に、表示画像は、ＬＣＤ制御部４１によって背面の表示部１４に転送される。
【００７０】
このように上記第２の実施の形態によれば、一定周期の撮像クロックＣＬＫ_img（例えば４０ＭＨｚ）を２分の１に逓倍して撮像クロックＣＬＫ_img／２（例えば２０ＭＨｚ）を生成し、同撮像クロックＣＬＫ_imgを２倍に逓倍して撮像クロックＣＬＫ_img×２（例えば８０ＭＨｚ）を生成し、かつずれ量情報信号Ｚと撮像クロックＣＬＫ_img／２と撮像クロックＣＬＫ_img×２とに基づいて移相変更クロックＣＬＫ_disp’を生成し、この移相変更クロックＣＬＫ_img’に基づいて駆動される撮像素子１１からのデジタル撮像画像をリサンプリングし、撮像クロックＣＬＫ_img×２に従ってＰ／Ｓ変換してカメラ本体部６１に送出し、このカメラ本体部６１において表示画像データを撮像クロックＣＬＫ_img×２に従ってＳ／Ｐ変換する。これにより、上記第１の実施の形態と同様に、Ｐ／Ｓ変換部４０及びＳ／Ｐ変換部５０における逓倍回路のロックが外れることが無く、安定して表示画像データ等のデータ転送ができる。そして、従来のようにクロックの伸張による周波数の変化によってＰＬＬ回路のロックが外れることがない。従って、別体撮像部６０とカメラ本体部６１とが分離されたとしても、これら別体撮像部６０とカメラ本体部６１との表示の同期を取ることができ、カメラ本体部６１における背面の表示部１４に表示される画像に乱れが生じることは無くなる。
【００７１】
ここで、撮像と表示との同期を略一定に保ち、表示遅延を短くすることができるので、ユーザは、フレーミングを行い易くなる。又、表示画像データ等をＰ／Ｓ変換しているので、別体撮像部６０とカメラ本体部６１との間を電気的に接続する接続ＩＦ部のピン数を減らすことができ、本装置の物理的な大きさを小さくすることができる。
【００７２】
次に、本発明の第３の実施の形態について図面を参照して説明する。なお、図３と同一部分には同一符号を付してその詳しい説明は省略する。  
図１２は本実施の形態の撮像装置（カメラ）のブロック構成図を示す。この撮像装置は、カメラ本体部１０と、別体表示部２０とから成る。  
カメラ本体部１０は、撮像素子１１と、撮像光学系１２と、撮像クロック生成部３０と、撮像同期制御部３１と、撮像タイミングジェネレータ（撮像ＴＧ）３２と、信号処理部３３と、メモリ３３ｍと、システムコントローラ３４と、表示クロック生成部３５と、表示同期制御部３６と、表示Ｉ／Ｆ部３７における表示画像生成部３８及びＰ／Ｓ変換部４０と、ＬＣＤ制御部４１と、背面の表示部１４と、操作部ＭＣと、バッテリー４２とを有する。  
一方、別体表示部２０は、Ｓ／Ｐ変換部５０と、表示位相生成部７０と、ＥＶＦ制御部５１と、表示部２１と、観察光学系２３とを有する。
【００７３】
カメラ本体部１０の表示同期制御部３６は、表示クロック生成部３５により生成された表示用クロックＣＬＫ_dispと撮像同期制御部３１により生成された撮像垂直同期信号ＶＤ_imgとを入力し、このうち表示用クロックＣＬＫ_dispに基づいて表示垂直同期信号ＶＤ_dispを生成し、かつ表示垂直同期信号ＶＤ_dispと撮像垂直同期信号ＶＤ_imgとのずれ量Ｘを示すずれ量情報信号Ｚを生成する。  
表示画像生成部３８は、上記同様に、デジタル画像データを取得し、このデジタル画像データとずれ量情報信号ＺとをＰ／Ｓ変換部４０に転送する。  
表示位相生成部７０は、ずれ量情報信号Ｚに従って移相変更クロックＣＬＫ_disp’を生成し、これに同期して表示タイミング信号と表示画像データとをＥＶＦ制御部５１に転送する。
【００７４】
次に、上記の如く構成された装置における動作について説明する。  
カメラ本体部１０の撮像同期制御部３１は、撮像クロック生成部３０により生成される撮像クロックＣＬＫ_img撮像クロックＣＬＫ_imgに基づいて撮像素子１１の撮像垂直同期信号ＶＤ_imgを生成し、この撮像垂直同期信号ＶＤ_imgを撮像タイミングジェネレータ（撮像ＴＧ）３２と表示同期制御部３６に転送する。撮像タイミングジェネレータ（撮像ＴＧ）３２は、撮像垂直同期信号ＶＤ_imgに従って撮像素子１１を駆動する。信号処理部３３は、上記同様に、システムコントローラ３４から発せられる命令に従って撮像素子１１からのデジタル画像データを適便メモリ３３ｍに記憶しながら各種の画像処理を行い、表示画像を生成する。
【００７５】
表示同期制御部３６は、表示クロック生成部３５により生成された表示用クロックＣＬＫ_dispと撮像同期制御部３１により生成された撮像垂直同期信号ＶＤ_imgとを入力し、このうち表示用クロックＣＬＫ_dispに基づいて表示垂直同期信号ＶＤ_dispを生成する。又、この表示同期制御部３６は、表示垂直同期信号ＶＤ_dispと撮像垂直同期信号ＶＤ_imgとのずれ量Ｘを示すずれ量情報信号Ｚを生成し、表示用クロックＣＬＫ_dispとずれ量情報信号Ｚとを表示画像生成部３８に転送する。
【００７６】
この表示画像生成部３８は、表示同期制御部３６により生成された表示用クロックＣＬＫ_dispとずれ量情報信号Ｚとを入力し、このうち表示用クロックＣＬＫ_dispの表示タイミング信号を基準とし、信号処理部３３に対してデジタル画像データの転送を要求し、デジタル画像データの取得後、ガンマ処理されたデジタル画像データをＬＣＤ制御部４１に転送する。このＬＣＤ制御部４１は、上記同様に、ＬＣＤ表示画像を生成し、背面の表示部１４に転送する。これと共に、表示画像生成部３８は、デジタル画像データとずれ量情報信号ＺとをＰ／Ｓ変換部４０に転送する。
【００７７】
Ｐ／Ｓ変換部４０は、表示画像生成部３８から転送されるデジタル画像データを表示用クロックＣＬＫ_dispを基準として逓倍し、Ｐ／Ｓ変換し、別体表示部２０に転送する。これと共にＰ／Ｓ変換部４０は、ずれ量情報信号Ｚをデジタル画像データに重畳して別体表示部２０に転送する。
【００７８】
一方、別体表示部２０におけるＳ／Ｐ変換部５０は、表示用クロックＣＬＫ_dispを用いてデジタル画像データとずれ量情報信号Ｚとを復元する。  
表示位相生成部７０は、ずれ量情報信号Ｚに従って移相変更クロックＣＬＫ_disp’を生成し、これに同期して表示タイミング信号と表示画像データとをＥＶＦ制御部５１に転送する。なお、適宜、不図示のフレームメモリを使って移相変更クロックＣＬＫ_disp’に載せ変えてもよいし、複数のラインメモリを使って移相変更クロックＣＬＫ_disp’に載せ変えてもよい。ＥＶＦ制御部５１は、表示タイミング信号に従って表示画像データを表示部２１に表示する。
【００７９】
このように上記第３の実施の形態によれば、表示同期制御部３６により表示用クロックＣＬＫ_dispに基づいて表示垂直同期信号ＶＤ_dispを生成し、かつ表示垂直同期信号ＶＤ_dispと撮像垂直同期信号ＶＤ_imgとのずれ量Ｘを示すずれ量情報信号Ｚを生成し、表示画像生成部３８によって取得されるデジタル画像データをＰ／Ｓ変換部４０によって表示用クロックＣＬＫ_dispを基準として逓倍し、Ｐ／Ｓ変換して別体表示部２０に転送し、別体表示部２０におけるＳ／Ｐ変換部５０により表示用クロックＣＬＫ_dispを用いてデジタル画像データとずれ量情報信号Ｚとを復元し、このずれ量情報信号Ｚに従って移相変更クロックＣＬＫ_disp’を生成し、これに同期して表示タイミング信号と表示画像データとをＥＶＦ制御部５１に転送する。これにより、Ｐ／Ｓ変換部４０とＳ／Ｐ変換部５０との間のシリアルラインの速度が低下、ＥＭＩ的にも有利となる。
【００８０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００８１】
１１：撮像素子（イメージセンサ）、１０：カメラ本体部、２０：別体表示部、１２：撮像光学系、１３：基板、１４：表示部、１５：フレキシブルケーブル、２２：基板、２３：観察光学系、１４，２１：表示部、２４：ケーブル、３０：撮像クロック生成部、３１：撮像同期制御部、３２：撮像タイミングジェネレータ（撮像ＴＧ）、３３：信号処理部、３４：システムコントローラ、３４ｍ：メモリ、３５：表示クロック生成部、３６：表示同期制御部、３７：表示インタフェース（ＩＦ）部、３８：表示画像生成部、３９：リサンプリング部、４０：パラレル／シリアル（Ｐ／Ｓ）変換部、４１：ＬＣＤ制御部、ＭＣ：操作部、４２：バッテリー、５０：シリアル／パラレル（Ｓ／Ｐ）変換部、５１：ＥＶＦ制御部、６０：別体撮像部、６１：カメラ本体部。
【図１】
2011015221.tif 000003
【図２】
2011015221.tif 000004
【図３】
2011015221.tif 000005
【図４】
2011015221.tif 000006
【図５】
2011015221.tif 000007
【図６】
2011015221.tif 000008
【図７】
2011015221.tif 000009
【図８】
2011015221.tif 000010
【図９】
2011015221.tif 000011
【図１０】
2011015221.tif 000012
【図１１】
2011015221.tif 000013
【図１２】
2011015221.tif 000014