(57)【要約】  【課題】ブロック単位で処理を行う画像処理装置において、より簡単に処理速度を向上する技術を提供する。  【解決手段】画像データをブロック単位で処理する画像処理装置に搭載される画像処理回路は、ブロック単位の画像データに所定の画像処理を行う処理回路を複数備える。ここで、画像処理回路は、複数の処理回路が使用される第１モードと、複数の処理回路のうち少なくとも一つ以上の処理回路が使用されない第２モードとを切り替え可能である。【選択図】図２
2011159254.tif 000002
【特許請求の範囲】
【請求項１】
画像データをブロック単位で処理する画像処理装置に搭載される画像処理回路であって
、
ブロック単位の画像データに所定の画像処理を行う処理回路を複数備え、
前記複数の処理回路が使用される第１モードと、前記複数の処理回路のうち少なくとも
一つ以上の処理回路が使用されない第２モードとを切り替え可能である、
ことを特徴とする画像処理回路。
【請求項２】
請求項１に記載の画像処理回路であって、
前記複数の処理回路はそれぞれ、所定の大きさのマトリックスを用いて注目画素の演算
を行い、
前記複数の処理回路それぞれの出力ライン数は、入力ライン数よりも少ない、
ことを特徴とする画像処理回路。
【請求項３】
請求項２に記載の画像処理回路であって、
当該画像処理回路の入力ライン数は、当該画像処理回路の出力ライン数と、前記複数の
処理回路それぞれの入力ライン数及び出力ライン数の差分と、の合計値であり、
前記第２モードにおける合計値は、第１モードにおける合計値よりも少ない、
ことを特徴とする画像処理回路。
【請求項４】
請求項１〜３いずれか一項に記載の画像処理回路であって、
前記複数の処理回路として、色ずれ補正を行う処理回路、モアレ補正を行う処理回路、
及びエッジ強調を行う処理回路を有し、
前記第２モードにおいて、前記色ずれ補正を行う処理回路が使用されない、
ことを特徴とする画像処理回路。
【請求項５】
請求項４に記載の画像処理回路であって、
ＲＧＢ３色の光源及び１ラインイメージセンサーを備える画像処理装置においては、第
１モードに切り替えられ、
白色光源及びＲＧＢ各色の３ラインイメージセンサーを備える画像処理装置においては
、第２モードに切り替えられる、
ことを特徴とする画像処理回路。
【請求項６】
画像データをブロック単位で処理する画像処理装置であって、
ブロック単位の画像データに所定の画像処理を行う処理回路を複数備え、
前記複数の処理回路が使用される第１モードと、前記複数の処理回路のうち少なくとも
一つ以上の処理回路が使用されない第２モードとを切り替え可能である、
ことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データをブロック単位で処理する画像処理技術に関する。
【背景技術】
【０００２】
スキャナー、コピー機、複合機等の画像処理装置において、１ページの画像データ（主
走査幅ｘ、副走査幅ｙ）について、所定のブロック（主走査幅ｍ（ｍ：ｍ＝ｘ）、副走査
幅ｎ（ｎ：ｎ＜ｙ））単位で所定の画像処理（例えば、フィルタリング処理等）を行う技
術が知られている（例えば、特許文献１）。各ブロックの画像データは、副走査方向の画
素データの列（主走査幅１、副走査幅ｎ）ごとに、副走査方向に処理される。各列の処理
が終了した場合には、当該列の主走査方向に隣接する列が処理される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２５１５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで近年、画像処理装置の処理速度の高速化がますます要望されている。処理速度
を向上する方法としては、例えば、画像データの読み書きが行われるメモリーのバス帯域
を増やす方法が考えられる。しかし、この方法では、回路規模の増大など製造コストの上
昇を招いてしまう。また、処理速度はメモリーバス帯域の上限に制限されてしまう。
【０００５】
本発明は、ブロック単位で処理を行う画像処理装置において、より簡単に処理速度を向
上する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するための本発明の一態様は、画像データをブロック単位で処理する
画像処理装置に搭載される画像処理回路であって、ブロック単位の画像データに所定の画
像処理を行う処理回路を複数備え、前記複数の処理回路が使用される第１モードと、前記
複数の処理回路のうち少なくとも一つ以上の処理回路が使用されない第２モードとを切り
替え可能である、ことを特徴とする。
【０００７】
ここで、上記の画像処理回路であって、前記複数の処理回路はそれぞれ、所定の大きさ
のマトリックスを用いて注目画素の演算を行い、前記複数の処理回路それぞれの出力ライ
ン数は、入力ライン数よりも少ない、ことを特徴としていてもよい。
【０００８】
また、上記の画像処理回路であって、当該画像処理回路の入力ライン数は、当該画像処
理回路の出力ライン数と、前記複数の処理回路それぞれの入力ライン数及び出力ライン数
の差分と、の合計値であり、前記第２モードにおける合計値は、第１モードにおける合計
値よりも少ない、ことを特徴としていてもよい。
【０００９】
また、上記のいずれかの画像処理回路であって、前記複数の処理回路として、色ずれ補
正を行う処理回路、モアレ補正を行う処理回路、及びエッジ強調を行う処理回路を有し、
前記第２モードにおいて、前記色ずれ補正を行う処理回路が使用されない、ことを特徴と
していてもよい。
【００１０】
また、上記の画像処理回路であって、ＲＧＢ３色の光源及び１ラインイメージセンサー
を備える画像処理装置においては、第１モードに切り替えられ、白色光源及びＲＧＢ各色
の３ラインイメージセンサーを備える画像処理装置においては、第２モードに切り替えら
れる、ことを特徴としていてもよい。
【００１１】
上記の課題を解決するための本発明の他の態様は、画像データをブロック単位で処理す
る画像処理装置であって、ブロック単位の画像データに所定の画像処理を行う処理回路を
複数備え、前記複数の処理回路が使用される第１モードと、前記複数の処理回路のうち少
なくとも一つ以上の処理回路が使用されない第２モードとを切り替え可能である、ことを
特徴とする。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態の一例である画像読取装置１の概略構成を示すブロック図。
【図２】画像処理回路１５の構成を説明する図。
【図３】本実施形態の特徴を有さない画像処理回路１５´の構成を説明する図。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態について図面を参照して説明する。
【００１４】
図１は、本発明の一実施形態の一例である画像読取装置１の概略構成を示すブロック図
である。
【００１５】
画像読取装置１は、筐体の上面に原稿台（不図示）を備える、いわゆるフラットベッド
型の画像読取装置である。画像読取装置１は、透明板の原稿台に載置された原稿の画像デ
ータをイメージセンサー２２により読み取る。
【００１６】
画像読取装置１は、ＬＥＤ光源２１及びイメージセンサー２２を搭載したキャリッジ２
０と、キャリッジ２０の移動を制御する駆動機構３０と、画像読取装置１の全体を制御し
、画像を読み取るための種々の処理を行うコントローラー１０と、を備えている。
【００１７】
キャリッジ２０は、イメージセンサー２２を、ＬＥＤ光源２１とともに副走査方向に運
搬する。キャリッジ２０は、原稿台に対し平行なガイド用のシャフト等にスライド自在に
取り付けられており、駆動機構３０のモーター（例えば、ＤＣモーター）３１により回転
するベルトにより牽引される。キャリッジの２０の移動量は、駆動機構３０のモーター３
１の回転量に応じてエンコーダーパルスを出力するエンコーダー３２の出力値に基づいて
制御される。
【００１８】
ＬＥＤ光源２１は、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤからなり、ＲＧＢの３色の光
を所定の順序（例えば、赤、緑、青の順序）で発生する。ＬＥＤ光源２１は、原稿の画像
データの読み取りを行うため、同様の発光動作を繰り返す。各色のＬＥＤの発光時間は、
色ごとに予め定められており、点灯してからその定められた時間が経過したときに、消灯
する。
【００１９】
イメージセンサー２２は、原稿に反射した光を受光し、受光量に応じた電荷を蓄積し、
画像読取データ（電気信号）として、コントローラー１０のＡ／Ｄ変換部１１に送る。イ
メージセンサー２２は、例えば、１ラインイメージセンサーであり、赤色ＬＥＤ、緑色Ｌ
ＥＤ、青色ＬＥＤが発光されるたびに、各色１ラインのアナログデータを出力する。
【００２０】
コントローラー１０は、Ａ／Ｄ変換部１１と、メインコントローラー１２とを備える。
【００２１】
Ａ／Ｄ変換部１１は、イメージセンサー２２から出力されたアナログデータをデジタル
データに変換してメインコントローラー１２に出力する。Ａ／Ｄ変換部１１は、例えば、
アナログフロントエンドＩＣで構成することができる。なお、Ａ／Ｄ変換部１１は、キャ
リッジ２０内の基板に搭載されていてもよい。
【００２２】
メインコントローラー１２は、ＣＰＵ１３、ＲＡＭ１５、画像処理回路１５を備える。
ＣＰＵ１３は、メインコントローラー内の各デバイスを制御するとともに、Ａ／Ｄ変換部
１１、ＬＥＤ光源２１、イメージセンサー２２、及び駆動機構３０を制御する。また、Ｃ
ＰＵ１３は、Ａ／Ｄ変換部１１から出力されたデジタルデータに対してシェーディング補
正等の処理を行う。
【００２３】
ＲＡＭ１５は、Ａ／Ｄ変換部１１から出力されたデジタルデータ、ＣＰＵ１３や画像処
理回路１５により処理されたデジタルデータを記憶する。ＲＡＭ１５は、例えば、ＳＤＲ
ＡＭにより構成することができる。
【００２４】
画像処理回路１５は、Ａ／Ｄ変換部１１から出力されたデジタルデータに対して各種補
正処理を行う。補正処理としては例えば、色ずれ補正、モアレ補正、エッジ強調などが含
まれる。画像処理回路１５は、例えば、ＡＳＩＣ（Application Specific Integrated Ci
rcuit）により構成することができる。
【００２５】
もちろん、上記の画像読取装置１の構成は、本願発明の特徴を説明するにあたって主要
構成を説明したのであって、上記の構成に限られない。また、一般的な画像読取装置が備
える他の構成を排除するものではない。例えば、画像読取装置１は、インターフェイス画
面を表示したりユーザーの操作を受け付けたりする操作パネルや、ホストコンピューター
と接続するネットワークインターフェイスなどを備えていてもよい。また、画像読取装置
１は、プリント機能、ファクシミリ機能などを有するコピー機、複合機などであってもよ
い。
【００２６】
また、上述した各構成要素は、画像読取装置１の構成を理解容易にするために、主な処
理内容に応じて分類したものである。構成要素の分類の仕方や名称によって、本願発明が
制限されることはない。画像読取装置１の構成は、処理内容に応じて、さらに多くの構成
要素に分類することもできる。また、１つの構成要素がさらに多くの処理を実行するよう
に分類することもできる。また、各構成要素の処理は、１つのハードウェアで実行されて
もよいし、複数のハードウェアで実行されてもよい。
【００２７】
図２は、画像処理回路１５の構成を説明する図である。なお、本図は、画像処理回路１
５の特徴を説明するための図であり、回路の数や順序はこれに限られない。また、一般的
な画像処理回路が備える他の構成を排除するものではない。
【００２８】
画像処理回路１５は、各種補正処理を行うための回路を複数有する。画像処理回路１５
は、ＲＡＭ１４から処理対象の画像データをブロック単位で読み出し、各種補正処理を行
い、処理後の画像データをＲＡＭ１４に書き込む。各種補正処理を行うため、本実施形態
では、画像処理回路１５は、回路Ａ１５１、回路Ｂ１５２、回路Ｃ１５３（以下、それぞ
れ「回路Ａ」、「回路Ｂ」、「回路Ｃ」と呼ぶ。）を有する。
【００２９】
回路Ａは、例えば、色ずれ補正を行う回路である。回路Ｂは、例えば、モアレ補正を行
う回路である。回路Ｃは、例えば、エッジ強調を行う回路である。各回路は、所定の大き
さのマトリックス（例えば、主走査幅３画素、副走査幅３画素）を用いて、その中心の画
素（注目画素）の演算結果を出力する。従って、副走査幅ｎのブロック画像が入力される
場合、処理後のブロック画像の副走査幅は、ｎ−２となる。すなわち、ブロック画像の上
下各１ラインは、注目画素として処理されないため、後段の処理で使用することができず
、取り除かれる。
【００３０】
本図の例では、回路Ａは、７ラインのデータの入力を受け付け（Ｓ１）、５ラインのデ
ータを出力する（Ｓ２）。回路Ｂは、５ラインのデータの入力を受け付け（Ｓ２）、３ラ
インのデータを出力する（Ｓ３）。回路Ｃは、３ラインのデータの入力を受け付け（Ｓ３
）、１ラインのデータを出力する（Ｓ４）。
【００３１】
以上のことから、各種回路によりブロック画像が順次処理される場合、画像処理回路１
５に入力する必要があるブロック画像のライン数Ｌｉは、最終的に画像処理回路１５から
出力されるライン数Ｌｏに、各種回路で取り除かれるライン数を足した数となる。本図の
例では、入力ライン数Ｌｉは、回路Ａ、Ｂ、Ｃでそれぞれ取り除かれるライン数２を出力
ライン数１に足した７ラインである。
【００３２】
さて、ここで、画像処理回路１５は、２つのモードを有する。第１のモードでは、画像
処理回路１５の全ての回路が使用される。第２のモードでは、画像処理回路１５の特定の
回路の処理が省略される。本図の例では、第１のモードでは、回路Ａ、回路Ｂ、及び回路
Ｃが使用される。第２のモードでは、回路Ｂ及び回路Ｃが使用される。
【００３３】
より具体的には、第１モードでは、画像処理回路１５は、７ラインの画像データをＲＡ
Ｍ１４から読み出し、回路Ａに入力する（Ｓ１）。回路Ｂは、回路Ａから出力される５ラ
インの画像データの入力を受け付ける（Ｓ２）。
【００３４】
一方、第２モードでは、画像処理回路１５は、５ラインの画像データをＲＡＭ１４から
読み出し、回路Ｂに入力する（Ｓ２ｂ）。すなわち、回路Ｂは、Ｓ２ｂの経路により回路
Ａを介さずに画像データを取得する。回路Ａは、画像データが入力されないため、動作し
ない。
【００３５】
もちろん、処理が省略される回路は、回路Ａに限られず、回路Ｂや回路Ｃであってもよ
い。また、いずれか複数の回路であってもよい。
【００３６】
各モードは、例えば、ＣＰＵ１３が、画像処理回路１５のレジスター（不図示）に動作
モードを示す値を設定することにより、切り替え可能である。モードを示す値は、例えば
、ファームウェア等のプログラムとともにＲＯＭ等に予め格納されており、画像読取装置
１の起動時に設定される。
【００３７】
もちろん、設定のタイミングは起動時に限られず、例えば、操作パネルやホストコンピ
ューターを介してユーザーの操作により指定されたスキャン画質又はスキャン速度に応じ
て、ＣＰＵ１３が自動的に切り替えるようにしてもよい。この場合、例えば、スキャン画
質が高品質（又はスキャン速度が低速）の場合は第１モード、低品質（スキャン速度が高
速）の場合は第２モードが設定されるのが好ましい。
【００３８】
上述のように、画像処理回路１５は、特定の回路の処理を省略する第２モードを備えて
いる。第２モードを使用すれば処理速度を向上することができる。すなわち、特定の回路
の処理が省略されるため、画像処理回路１５の入力ライン数Ｌｉが削減される。これによ
り、バス帯域の空き容量が増えるため、処理速度を上げることができる。第２モードは、
特に、画質を低下させてでも処理速度（例えば、スキャン速度、コピー速度、印刷速度な
ど）を向上させる場合に有効である。
【００３９】
なお、本実施形態の特徴を有さない画像処理回路１５´の構成は、例えば、図３のよう
になる。すなわち、回路Ａの処理を省略することができない。そのため、バス帯域の上限
は限られており、処理速度を向上することができない。
【００４０】
以上、本発明の一実施形態について説明した。本実施形態によれば、ブロック単位で処
理を行う画像処理装置において、より簡単に処理速度を向上することができる。
【００４１】
また、本実施形態の画像処理回路は、第１モード及び第２モードを切り替え可能である
ため、共通部品として様々な仕様の画像処理装置に使用することができる。これにより、
製造コストの削減をすることができる。
【００４２】
例えば、画像処理回路１５は、１色の光源（白色光源）で、赤緑青３色の読み取りを行
う３ラインイメージセンサーを有する画像読取装置にも搭載できる。この場合、３色が同
時に読み取られるため、色ずれ補正は不要となる。そのため、画像処理回路１５は、第２
モードに固定されるのが好ましい。
【００４３】
以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するも
のではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【００４４】
例えば、本発明は、スキャナー、プリンター、コピー機、複合機等の画像処理装置だけ
でなく、所定の処理を行う回路を複数有する装置に適用可能である。
【符号の説明】
【００４５】
１：画像読取装置、１０：コントローラー、１１：Ａ／Ｄ変換部、１２：メインコントロ
ーラー、１３：ＣＰＵ、１４：ＲＡＭ、１５：画像処理回路、２０：キャリッジ、２１：
ＬＥＤ光源、２２：イメージセンサー、３０：駆動機構、３１：モーター、３２：エンコ
ーダー
【図１】
2011159254.tif 000003
【図２】
2011159254.tif 000004
【図３】
2011159254.tif 000005