(57)【要約】【課題】簡素なシステムでさまざまな解像度のパネルを駆動可能なタイミングコントローラを提供する。【解決手段】タイミングコントローラ１００は、ソースドライバ４およびゲートドライバ６に供給すべき複数のドライバ制御信号を発生する。解像度判定部１８は、画像ソース８からのデータにもとづき、ディスプレイパネル２の解像度を判定する。パラメータ演算部２０は、判定された解像度ＲＥＳにもとづき、複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータＰＲＭを、各パラメータごとにあらかじめ定められた演算式にもとづき算出する。タイミング信号発生器２２は、パラメータＰＲＭにもとづき、対応するドライバ制御信号を発生する。【選択図】図２
2011112721.tif 000002
【特許請求の範囲】
【請求項１】
画像ソースからのデータを受け、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべき複数のドライバ制御信号を発生するタイミングコントローラであって、
前記画像ソースからのデータにもとづき、前記ディスプレイパネルの解像度を判定する解像度判定部と、
判定された前記解像度にもとづき、前記複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータを、各パラメータごとにあらかじめ定められた演算式にもとづき算出する演算部と、
前記少なくともひとつのパラメータにもとづき、対応するドライバ制御信号を発生するタイミング信号発生器と、
を備えることを特徴とするタイミングコントローラ。
【請求項２】
前記解像度判定部は、前記画像ソースからのデータイネーブル信号を参照し、当該データイネーブル信号がアクティブを示す期間にもとづき、前記ディスプレイパネルの解像度を判定することを特徴とする請求項１に記載のタイミングコントローラ。
【請求項３】
前記解像度判定部は、前記画像ソースからの垂直同期信号を参照し、１フレーム当たりの垂直同期信号の数をカウントすることにより、前記ディスプレイパネルの解像度を判定することを特徴とする請求項１に記載のタイミングコントローラ。
【請求項４】
画像ソースからのデータを受け、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべき複数のドライバ制御信号を発生するタイミングコントローラであって、
本タイミングコントローラに接続されるＲＯＭ（Read Only Memory）から、ＥＤＩＤ（Extended Display Information Data）を読み出し、当該ＥＤＩＤに含まれる解像度を示すデータを参照し、前記ディスプレイパネルの解像度を判定する解像度判定部と、
判定された前記解像度にもとづき、前記複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータを、各パラメータごとにあらかじめ定められた演算式にもとづき算出する演算部と、
前記少なくともひとつのパラメータにもとづき、対応するドライバ制御信号を発生するタイミング信号発生器と、
を備えることを特徴とするタイミングコントローラ。
【請求項５】
ディスプレイパネルと、
前記ディスプレイパネルを駆動するデータドライバおよびスキャンドライバと、
画像ソースからのデータを受け、複数のドライバ制御信号を生成して画像データとともに前記データドライバおよび前記スキャンドライバに供給する請求項１から４のいずれかに記載のタイミングコントローラと、
を備えることを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルの駆動技術に関し、特にスキャンドライバ（ゲートドライバ）とデータドライバ（ソースドライバ）に信号を供給するタイミングコントローラ（ＬＣＤコントローラ）に関する。
【背景技術】
【０００２】
図１は、一般的な液晶ディスプレイ（ＬＣＤ）３００の構成を示すブロック図である。ＬＣＤ３００は、ＬＣＤパネル３０２、ソースドライバ３０４、ゲートドライバ３０６、タイミングコントローラ２００を備える。ＬＣＤパネル３０２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ３０４は、各データ線ＤＬに輝度に応じた電圧を印加する。ゲートドライバ３０６は、複数の走査線ＳＬを順に選択する。
【０００３】
タイミングコントローラ２００は、画像ソース３０８からＬＣＤパネル３０２に表示すべき画像データを受ける。そしてパネルの解像度に応じたドライバ制御信号（タイミングパルス）を発生し、画像データとともにソースドライバ３０４およびゲートドライバ３０６へと供給する。タイミングコントローラ２００は、入力インタフェース部２０２、ロジック部２０４、タイミング信号発生器２０６、出力インタフェース部２０８、２１０を備える。
【０００４】
入力インタフェース部２０２は、グラフィックスプロセッサなどの画像ソース３０８とシリアルバスＢＵＳ１を介して接続される。入力インタフェース部２０２は、画像ソース３０８からの信号を受け、各画素の差動形式のＲＧＢデータＲＧＢＰ／Ｎと、差動形式のピクセルクロックＣＬＫＰ／Ｎ、データイネーブル信号ＤＥ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃを取得して、それらをロジック部２０４へと出力する。ロジック部２０４は、画像データＲＧＢＰ／Ｎに必要な信号処理を施し、出力インタフェース部２０８へと出力する。出力インタフェース部２０８は、ソースドライバ３０４とＲＳＤＳ規格（Reduced Swing Differential Signaling）やＬＶＤＳ規格（Low Voltage Differential Signaling）のバスを介して接続されており、画像データを出力する。
【０００５】
タイミング信号発生器２０６は、ロジック部２０４が発生した基準信号ＲＥＦを受ける。タイミング信号発生器２０６は、基準信号ＲＥＦにもとづき、たとえば以下のドライバ制御信号を発生する。
・スタートパルス（ＳＴＨ）
・ラッチパルス（ＬＯＡＤ）
・交流化信号（ＰＯＬ）
・垂直シフト方向入出力信号（ＳＴＶ）
・垂直転送クロック（ＣＰＶ）
・出力イネーブル（ＯＥ）
【０００６】
これらのドライバ制御信号は、出力インタフェース部２１０を介して、ソースドライバ３０４およびゲートドライバ３０６へと供給される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２０６２３１号公報
【特許文献２】特開２０００−３１４８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
タイミング信号発生器２０６が発生する各種ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度（ＳＶＧＡ、ＸＧＡなど）に応じて固有の値に定められる。従来のタイミングコントローラは、各パネルの解像度と、各ドライバ制御信号のパルス幅やエッジのタイミングの関係を規定するテーブルを、その内部あるいは外部のＲＯＭ（Read Only Memory）２１２に保持していた。そしてタイミング信号発生器２０６は、ＬＣＤパネル３０２の解像度を示す信号（解像度設定信号）ＲＥＳを受け、ＲＯＭ２１２を参照することにより、パルス幅やエッジのタイミングを示すデータを読み出し、各ドライバ制御信号を発生していた。
【０００９】
しかしながらこの構成では、解像度設定信号ＲＥＳを外部から与える必要があるため、端子数が増加し、またタイミングコントローラ２００の外部のプロセッサ（マイコン）により、解像度設定信号ＲＥＳをわざわざ発生する必要があるため、システムが煩雑化するという問題がある。かかる問題はＬＣＤと同様の構成をとるディスプレイ装置全般において発生しうる。
【００１０】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、簡素なシステムでさまざまな解像度のパネルを駆動可能なタイミングコントローラの提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様は、画像ソースからのデータを受け、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべき複数のドライバ制御信号を発生するタイミングコントローラに関する。タイミングコントローラは、画像ソースからのデータにもとづき、ディスプレイパネルの解像度を判定する解像度判定部と、判定された解像度にもとづき、複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータを、各パラメータごとにあらかじめ定められた演算式にもとづき算出する演算部と、少なくともひとつのパラメータにもとづき、対応するドライバ制御信号を発生するタイミング信号発生器と、を備える。
【００１２】
「ドライバ制御信号の発生に必要な少なくともひとつのパラメータ」とは、ドライバ制御信号のパルス幅、ポジティブエッジのタイミング、ネガティブエッジのタイミング、ポジティブエッジの傾き、ネガティブエッジの傾きなどを含む。
この態様によると、画像ソースからのデータにもとづき解像度を判定し、その解像度を利用して演算処理によってドライバ制御信号を発生するため、タイミングコントローラに対して、ドライバ制御信号を発生する際に必要な解像度情報を別途与える必要がないため、システムを簡素化することができる。
【００１３】
解像度判定部は、画像ソースからのデータイネーブル信号を参照し、当該データイネーブル信号がアクティブを示す期間にもとづき、ディスプレイパネルの解像度を判定してもよい。
データイネーブル信号は、１行（１走査線）分の画像データのうち、ブランク期間を除く有効なデータが存在する期間、アクティブを示す（アサート）。したがってデータイネーブル信号がアサートされる期間を、あるクロック信号を基準にカウントすることにより、ディスプレイパネルの水平解像度を取得できる。
【００１４】
解像度判定部は、画像ソースからの垂直同期信号を参照し、１フレーム当たりの垂直同期信号の数をカウントすることにより、ディスプレイパネルの解像度を判定してもよい。
垂直同期信号の数をカウントすることにより、ディスプレイパネルの垂直解像度を取得できる。
【００１５】
本発明の別の態様もまた、タイミングコントローラである。このタイミングコントローラは、本タイミングコントローラに接続されるＲＯＭ（Read Only Memory）から、ＥＤＩＤ（Extended Display Information Data）を読み出し、当該ＥＤＩＤに含まれる解像度を示すデータを参照し、ディスプレイパネルの解像度を判定する解像度判定部と、判定された解像度にもとづき、複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータを、各パラメータごとにあらかじめ定められた演算式にもとづき算出する演算部と、少なくともひとつのパラメータにもとづき、対応するドライバ制御信号を発生するタイミング信号発生器と、を備える。
【００１６】
ディスプレイ装置には、ＶＥＳＡ（Video Electronics Standards Association）規格に定められたＥＤＩＤを格納するためのＲＯＭが内蔵されており、画像ソースにディスプレイ装置が接続されると、ＲＯＭに格納されたＥＤＩＤが、タイミングコントローラを介して画像ソースに転送される仕組みが実装される場合がある。この場合には、タイミングコントローラは、このＥＤＩＤを参照することで、解像度情報をタイミングコントローラに与えるために従来設けられていた端子を省略し、システムを簡素化することができる。
【００１７】
本発明のさらに別の態様は、ディスプレイ装置である。このディスプレイ装置は、ディスプレイパネルと、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバと、画像ソースからのデータを受け、複数のドライバ制御信号を生成して画像データとともにデータドライバおよびスキャンドライバに供給する上述のいずれかの態様のタイミングコントローラと、を備える。
【００１８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明のある態様のタイミングコントローラによれば、簡素なシステムでさまざまな解像度のパネルを駆動できる。
【図面の簡単な説明】
【００２０】
【図１】一般的な液晶ディスプレイの構成を示すブロック図である。
【図２】第１の実施の形態に係るタイミングコントローラを備えたディスプレイ装置の構成を示すブロック図である。
【図３】図３（ａ）、（ｂ）は、ドライバ制御信号のタイムチャートおよびそれらの特性を規定するパラメータを示すテーブルである。
【図４】第２の実施の形態に係るタイミングコントローラを備えたディスプレイ装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２２】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２３】
図２は、第１の実施の形態に係るタイミングコントローラ１００を備えたディスプレイ装置１の構成を示すブロック図である。ディスプレイ装置１は、ＬＣＤパネル２、ソースドライバ４、ゲートドライバ６、タイミングコントローラ１００を備える。
【００２４】
ＬＣＤパネル２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ４は、各データ線に輝度に応じた電圧を印加する。ゲートドライバ６は、複数の走査線を順に選択する。
【００２５】
ディスプレイ装置１は、パーソナルコンピュータのグラフィックスプロセッサや、テレビ受像器のチューナユニットをはじめとする画像ソース８と、ＨＤＭＩ規格、ＤＶＩ規格、ＤｉｓｐｌａｙＰｏｒｔ規格などのデジタルインタフェースを介して接続されている。そしてクロックラインとデータラインを介した２線シリアル伝送によって、ＬＣＤパネル２に表示すべき画像データが画像ソース８からディスプレイ装置１へと伝送される。
【００２６】
ディスプレイ装置１のタイミングコントローラ１００は、画像ソース８からＬＣＤパネル３０２に表示すべき画像データを受ける。タイミングコントローラ１００は、ＬＣＤパネル２の解像度に応じたドライバ制御信号（タイミングパルス）を発生し、画像データとともにゲートドライバ６およびソースドライバ４へと供給する。
【００２７】
タイミングコントローラ１００は、入力インタフェース部１２、ロジック部１４、画像用の出力インタフェース部１６、解像度判定部１８、パラメータ演算部２０、タイミング信号発生器２２、タイミング信号用の出力インタフェース部２４を備える。
【００２８】
入力インタフェース部１２は、画像ソース８からの画像データを受け、ＲＧＢの画像データＲＧＢＰ／Ｎと、ピクセルクロックＣＬＫＰ／Ｎ、データイネーブル信号ＤＥ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃを取得して、それらをロジック部１４へと出力する。ロジック部１４は、画像データＲＧＢＰ／Ｎに必要な信号処理を施し、出力インタフェース部１６へと出力する。
【００２９】
画像用の出力インタフェース部１６は、ソースドライバ４とＲＳＤＳ規格（Reduced Swing Differential Signaling）やＬＶＤＳ規格（Low Voltage Differential Signaling）のバスを介して接続されており、画素ごとの画像データ（ＲＧＢデータ）を順に出力する。
【００３０】
ロジック部１４は入力された信号にもとづいて、各フレームの所定のタイミングにおいてアサートされる基準信号ＲＥＦを発生し、タイミング信号発生器２２へと出力する。
【００３１】
タイミング信号発生器２２は、以下のドライバ制御信号を発生する。当業者には各ドライバ制御信号の名称および記号が、メーカによって異なる場合があることが理解される。
【００３２】
１．ソースドライバに対するドライバ制御信号
１．１  スタートパルス（ＳＴＨ）
ソースドライバ４およびゲートドライバ６はそれぞれ、ＬＣＤパネル２のパネルサイズ（解像度）に応じて、複数個がカスケード接続される。タイミングコントローラ１００から出力された画像データおよびドライバ制御信号は、複数のソースドライバ４を順に経由していく。複数のソースドライバ４は、スタートパルスＳＴＨをシフトレジスタのように順に先送りする。スタートパルスＳＴＨが入力されているソースドライバ４が、画像データを取り込む。
【００３３】
１．２  ラッチパルス（ＬＯＡＤ）
ラッチパルスＬＯＡＤは、１走査ラインごとにアサートされる。ソースドライバ４は、ラッチパルスＬＯＡＤがアサートされると、１走査線分の画像データを取り込む。
【００３４】
１．３  交流化信号（ＰＯＬ）
ソースドライバ４は、極性を交互に反転しながらＬＣＤパネル２を駆動する。交流化信号ＰＯＬによってソースドライバ４の極性が決定される。
【００３５】
２．ゲートドライバに対するドライバ制御信号
２．１  垂直シフト方向入出力信号（ＳＴＶ）
カスケード接続された複数のゲートドライバ６へと供給される。垂直シフト方向入出力信号ＳＴＶは、複数のゲートドライバ６によって順にシフトされる。
【００３６】
２．２  垂直転送クロック（ＣＰＶ）
各ゲートドライバ６は、入力された上述の垂直シフト方向入出力信号ＳＴＶを、この垂直転送クロックＣＰＶのポジティブエッジのタイミングで取り込む。
【００３７】
２．３  出力イネーブル（ＯＥ）
ゲートドライバ６の出力端子の状態を制御するデータである。出力イネーブルＯＥがアサートされると、走査線ＳＬに駆動電圧が印加され、ネゲートされると走査線ＳＬの電位が固定される。
【００３８】
ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度に応じて固有の値に定められる。ドライバ制御信号は、出力インタフェース部２４を介して、ソースドライバ４およびゲートドライバ６へと供給される。
【００３９】
解像度判定部１８は、入力インタフェース部１２が受信した画像ソース８からの信号（ＣＬＫＰ／Ｎ、ＲＧＢＰ／Ｎ、ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ）の少なくともひとつを利用してディスプレイパネル２の解像度を判定する。解像度判定部１８による解像度の判定処理は、ディスプレイ装置１の電源オンの直後に少なくとも１回実行すればよい。あるいは解像度判定部１８は、所定の時間が経過するごとに、解像度を判定してもよい。
【００４０】
たとえば解像度判定部１８は、データイネーブル信号ＤＥを参照し、データイネーブル信号ＤＥがアクティブを示す期間にもとづき、ＬＣＤパネル２の解像度を判定してもよい。データイネーブル信号ＤＥは、１行（１走査線）分の画像データのうち、ブランク期間を除く有効なデータが存在する期間、アクティブを示す（アサート）。したがってデータイネーブル信号ＤＥがアサートされる期間を、タイミングコントローラ１００に供給されるクロック信号を用いてカウントすることにより、画像ソース８の水平解像度を取得できる。
【００４１】
変形例として解像度判定部１８は、垂直同期信号ＶＳＹＮＣを参照し、１フレーム当たりの垂直同期信号ＶＳＹＮＣの数をカウントすることにより、ＬＣＤパネル２の解像度を判定してもよい。あるいはデータイネーブル信号ＤＥと垂直同期信号ＶＳＹＮＣの監視を併用することによりＬＣＤパネル２の解像度を判定してもよい。
【００４２】
解像度判定部１８は、判定した解像度を示す解像度情報ＲＥＳを、パラメータ演算部２０へと出力する。パラメータ演算部２０は、解像度情報ＲＥＳが示す解像度にもとづき、複数のドライバ制御信号それぞれの発生に必要な少なくともひとつのパラメータＰＲＭを、各パラメータＰＲＭごとにあらかじめ定められた演算式にもとづき算出する。
【００４３】
図３（ａ）、（ｂ）は、ドライバ制御信号のタイムチャートおよびそれらの特性を規定するパラメータを示すテーブルである。各パラメータは、クロック信号ＣＬＫＰ／Ｎの周期、もしくは１走査時間（Ｌｉｎｅ）を単位として規定されている。時刻ｔ０が、基準信号ＲＥＦがアサートされるタイミングを示す。図３（ｂ）のテーブルの値は例示であって、その値はＬＣＤパネル２、ソースドライバ４およびゲートドライバ６の特性に応じて定められる。
【００４４】
一例として解像度情報ＲＥＳは２ビットであり、ＲＥＳ［１：０］＝［００］がＳＶＧＡを、［０１］がＸＧＡを、［１０］がＷＳＶＧＡ１を、［１１］がＷＳＶＧＡ２を示すものとする。この場合、たとえばＳＴＨ信号のポジティブエッジからＬＯＡＤ信号までの時間ｔ３を算出するための演算式として、
ｔ３＝８０７＋ＲＥＳ［１］・ＲＥＳ［０］・２２４    …（１）
を規定することができる。ここで「・」は論理積の演算、あるいは乗算を示す演算子である。
【００４５】
同様に、ＳＴＨ信号のポジティブエッジからＰＯＬ信号（１ｌｉｎｅ）の間隔ｔ５は以下のように規定できる。
ｔ５＝３００＋ＲＥＳ［１］・ＲＥＳ［０］・９０    …（２）
【００４６】
パラメータ演算部２０には、各パラメータごとに演算式が規定されている。パラメータ演算部２０は、解像度情報ＲＥＳ［１：０］にもとづき各パラメータＰＲＭを算出し、後段のタイミング信号発生器２２へと出力する。
【００４７】
タイミング信号発生器２２は、パラメータ演算部２０からのパラメータＰＲＭを用いてドライバ制御信号を発生する。タイミング信号発生器２２は、クロック信号ＣＬＫＰ／Ｎをカウントするカウンタ（タイマ）を備える。
【００４８】
出力インタフェース部２４は、タイミング信号発生器２２が発生したドライバ制御信号をソースドライバ４およびゲートドライバ６へと出力する。
【００４９】
以上がタイミングコントローラ１００の構成である。続いてその動作を説明する。ディスプレイ装置１および画像ソース８の電源が投入され、ディスプレイ装置１と画像ソース８とのリンクが確立すると、タイミングコントローラ１００は、画像ソース８からの画像データを受信する。そして解像度判定部１８は、画像ソース８から受信した信号にもとづき解像度を判定し、パラメータ演算部２０が演算処理によってパラメータＰＲＭを演算する。各ディスプレイにおいてＬＣＤパネル２の解像度は固定されているため、パラメータ演算部２０はパラメータＰＲＭを一度のみ演算し、その後はメモリに格納して繰り返し利用する。つまり解像度判定部１８およびパラメータ演算部２０は起動時に１回動作させるのみでよいため、消費電力の増加は無視しうる。
【００５０】
タイミング信号発生器２２は、演算されたパラメータＰＲＭを受け、フレームごと、あるいはラインごとにドライバ制御信号を繰り返し発生する。かくしてＬＣＤパネル２をその解像度に応じて適切に駆動することが可能となる。
【００５１】
続いてタイミングコントローラ１００の利点を説明する。この利点は図１のタイミングコントローラとの比較によってさらに明確となる。
【００５２】
図１のタイミングコントローラ２００では、解像度を示すデータＲＥＳを入力するための端子Ｐ１を設けられている。端子（パッド）Ｐ１が占める回路面積は小さくないため、この端子Ｐ１がタイミングコントローラの小型化の制約となっていた。また端子Ｐ１に対してマイコンなどから解像度情報ＲＥＳを与える必要があったため、システムが複雑であった。たとえば、マイコンとタイミングコントローラの間での解像度情報ＲＥＳの送受信のプロトコルを決める必要があるなどの問題があり、システムの汎用性を低下させていた。
【００５３】
これに対して図２のタイミングコントローラ１００では、端子Ｐ１が不要となるため回路を小型化できる。追加された解像度判定部１８やパラメータ演算部２０を構成するＡＬＵ（演算論理装置）やカウンタ（タイマ）は、既存のＡＬＵやカウンタを流用することができるため、回路面積をそれほど増加させることはない。また、マイコンとの間のプロトコルを決める必要が無いため、システムの汎用性を高めることができる。
【００５４】
さらに図１のタイミングコントローラ２００では、ＲＯＭ２１２に、図３（ｂ）に示すような解像度（ＤｉｓｐｌａｙＭｏｄｅ）と各パラメータの関係を示すテーブルを保持していたため、回路規模が大きくなると問題があった。これに対して図２のタイミングコントローラ１００では、各パラメータＰＲＭは演算により算出するため、ＲＯＭには演算式のみを保持すればよいため、ＲＯＭのサイズを縮小することができる。この効果は、解像度の候補の数が増えるほど顕著となる。
【００５５】
さらに図１のタイミングコントローラ２００では、ＲＯＭに格納された解像度に対してのみ、適切なドライバ制御信号を発生することができ、その他の解像度に対してはドライバ制御信号を発生することができないという制約がある。これに対して図１のタイミングコントローラ１００では、演算式を、あらゆる解像度に対応するように規定しておくことにより、この制約から解放され、タイミングコントローラ１００の汎用性を高めることができる。
【００５６】
別の観点から見れば、図１のタイミングコントローラでは、対応可能な解像度を増やせば増やすほどＲＯＭ２１２の容量が大きくなる。対して図２のタイミングコントローラ１００では、対応可能な解像度を増やしても、演算式を保持するＲＯＭの容量はそれほど増加しないという利点がある。
【００５７】
図４は、第２の実施の形態に係るタイミングコントローラ１００ａを備えたディスプレイ装置１ａの構成を示すブロック図である。
【００５８】
ディスプレイ装置１ａは、画像ソース８との間のプラグアンドプレイ機能を実現するために、ＥＤＩＤおよびＤＤＣ（Display Data Channel）と称される技術が実装される。プラグアンドプレイを実現するために画像ソース８はＬＣＤパネル２の解像度を知る必要がある。そこでディスプレイ装置１ａには、解像度に加えて、製造メーカ名（Vendor Id）、型式（Product ID）などのディスプレイ装置１ａ固有の特性を記述したＥＤＩＤを格納するＲＯＭ３が設けられる。
【００５９】
画像ソース８はシステム起動時やディスプレイの接続時に、ＲＯＭ３に格納されたＥＤＩＤから、シリアルバスＢＵＳ１内のSDA（Serial Data）およびSCL(Serial Clock)を用いて、ディスプレイ装置１ａからＥＤＩＤを読み出す。つまりＥＤＩＤに含まれる解像度情報は、必ずタイミングコントローラ１００ａを通過することになる。
【００６０】
そこで図４のタイミングコントローラ１００ａは、画像ソース８がＥＤＩＤにアクセスする際にタイミングコントローラ１００ａを通過する解像度情報を取得可能に構成される。たとえばＥＤＩＤがロジック部１４ａを通過する場合、ロジック部１４ａの内部に解像度判定部１８ａが設けられる。この解像度判定部１８ａは、ロジック部１４および入力インタフェース部１２が、ＲＯＭ３から画像ソース８へＥＤＩＤを転送する際に、解像度情報を取得する。
【００６１】
取得した解像度情報は、パラメータ演算部２０へと供給される。その他は図２のタイミングコントローラ１００と同様である。
【００６２】
図４のタイミングコントローラ１００ａは、プラグアンドプレイに対応するためにＥＤＩＤおよびＤＤＣをサポートするディスプレイ装置において、マイコンから解像度情報を受けることなく解像度を取得できる。
【００６３】
実施の形態では、液晶ディスプレイについて説明をしたが、本発明はそれに類するマトリクス型ディスプレイに広く適用できる。またドライバ制御信号の種類は上述のそれらに限定されない。データドライバおよびスキャンドライバの種類に応じて、供給すべきドライバ制御信号の種類は異なるが、これらも当然に本発明の範囲に含まれる。
【００６４】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【符号の説明】
【００６５】
１…ディスプレイ装置、２…ＬＣＤパネル、３…ＲＯＭ、４…ソースドライバ、６…ゲートドライバ、８…画像ソース、１００…タイミングコントローラ、１２…入力インタフェース部、１４…ロジック部、１６…出力インタフェース部、１８…解像度判定部、２０…パラメータ演算部、２２…タイミング信号発生器、２４…出力インタフェース部。
【図１】
2011112721.tif 000003
【図２】
2011112721.tif 000004
【図３】
2011112721.tif 000005
【図４】
2011112721.tif 000006