(57)【要約】【課題】光ディスク装置において、ライトストラテジ信号のチャンネル間位相ずれの調整時と実際のライト時とで同一パスを使用することにより、ライトストラテジ信号のチャンネル間位相ずれを低減する。【解決手段】光ディスク装置（１０）は、レーザーダイオードと、レーザーダイオードドライバと、半導体集積回路（２４）とを含む。半導体集積回路は、ライトストラテジ回路と、上記ライトストラテジ回路の動作制御を行う制御部とを含む。光ディスクに対する実際のライト時にパルス信号をパルス生成回路からレーザーダイオードドライバにまで伝達するための信号パスと同一パスを使用して、チャンネル間遅延調整のための情報収集を行う。それに基づいて、光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定することで、ライトストラテジ信号のチャンネル間位相ずれの低減を図る。【選択図】図１
2011159335.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに照射されるレーザー光を発生するためのレーザーダイオードと、
上記レーザーダイオードを駆動するためのレーザーダイオードドライバと、
上記レーザーダイオードドライバの動作を制御可能な半導体集積回路と、を含み、上記レーザーダイオードドライバと上記半導体集積回路とが伝送路を介して結合されて成る光ディスク装置であって、
上記半導体集積回路は、上記レーザーダイオードの発光制御を行うライトストラテジ回路と、
上記ライトストラテジ回路の動作制御を行う制御部と、を含み、
上記ライトストラテジ回路は、上記光ディスクへの記録用情報に基づく複数チャンネル構成のパルス信号を生成可能なパルス生成回路と、
上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整可能なチャンネル間遅延調整回路と、を含み、
上記レーザーダイオードドライバは、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号について、チャンネル間位相ずれの判定を行うチャンネル間位相ずれ判定回路と、を含み、
上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果に基づいて、上記チャンネル間遅延調整回路に対して、上記光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定することを特徴とする光ディスク装置。
【請求項２】
上記半導体集積回路は、上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出するための半導体集積回路側出力端子と、
上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを可能とする半導体集積回路側情報通信端子と、を含む請求項１記載の光ディスク装置。
【請求項３】
上記制御部は、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整するための情報収集を制御する第１制御モードと、上記パルス生成回路から出力されたパルス信号に基づいて上記光ディスクへのレーザー光照射を制御する第２制御モードとを有し、上記第２制御モードにおいて、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在するか否かを判別し、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在しない場合に、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間位相ずれ判定回路で得られた判定結果を、上記半導体集積回路側情報通信端子を介して上記半導体集積回路内に取り込む請求項２記載の光ディスク装置。
【請求項４】
上記制御部は、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在する場合には、当該判定結果に基づいて上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定する請求項３記載の光ディスク装置。
【請求項５】
上記制御部は、チャンネル間遅延調整の条件が成立したか否かの判別を行い、チャンネル間遅延調整の条件が成立したと判断した場合には、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在するか否かにかかわらず、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間位相ずれ判定回路で得られた判定結果を、上記半導体集積回路側情報通信端子を介して上記半導体集積回路内に取り込む請求項２記載の光ディスク装置。
【請求項６】
上記レーザーダイオードドライバは、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号を上記レーザーダイオードドライバ内に取り込むためのドライバ側入力端子と、
上記半導体集積回路との間で情報通信を可能とするドライバ側情報通信端子と、を含む請求項１記載の光ディスク装置。
【請求項７】
上記チャンネル間位相ずれ判定回路は、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する判定回路と、
上記判定回路での判定結果を保持するレジスタと、を含み、上記レジスタの保持情報が、上記ドライバ側情報通信端子を介して上記半導体集積回路に伝達される請求項６記載の光ディスク装置。
【請求項８】
上記チャンネル間位相ずれ判定回路は、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号と、それとは異なるチャンネルのパルス信号とを選択可能な選択回路を更に含み、
上記判定回路は、上記選択回路によって選択されたチャンネル間で、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する請求項７記載の光ディスク装置。
【請求項９】
光ディスクに照射されるレーザー光を発生させるためのレーザーダイオードと、
上記レーザーダイオードを駆動するためのレーザーダイオードドライバと、を含む光ディスク装置に搭載され、上記レーザーダイオードドライバの動作を制御可能な半導体集積回路であって、
上記レーザーダイオードの発光制御を行うライトストラテジ回路と、
上記ライトストラテジ回路の動作制御を行う制御部と、を含み、
上記ライトストラテジ回路は、上記光ディスクへの記録用情報に基づいて複数チャンネル構成のパルス信号を生成可能なパルス生成回路と、
上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整可能なチャンネル間遅延調整回路と、を含み、
上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果に基づいて、上記チャンネル間遅延調整回路に対して、上記光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定することを特徴とする半導体集積回路。
【請求項１０】
上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出するための第１端子と、
上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを可能とする第２端子と、を含む請求項９記載の半導体集積回路。
【請求項１１】
上記制御部は、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整するための情報収集を制御する第１制御モードと、上記パルス生成回路から出力されたパルス信号に基づいて上記光ディスクへのレーザー光照射を制御する第２制御モードとを有し、上記第２制御モードにおいて、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在するか否かを判別し、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在しない場合に、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果を、上記第２端子を介して上記半導体集積回路内に取り込む請求項１０記載の半導体集積回路。
【請求項１２】
上記制御部は、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果が上記半導体集積回路内に存在する場合には、当該情報に基づいて、上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定する請求項１１記載の半導体集積回路。
【請求項１３】
上記制御部は、チャンネル間遅延調整の条件が成立したか否かの判別を行い、チャンネル間遅延調整の条件が成立したと判断した場合には、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在するか否かにかかわらず、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果を、上記第２端子を介して取り込む請求項１０記載の半導体集積回路。
【請求項１４】
光ディスクに照射されるレーザー光を発生するためのレーザーダイオードと、
上記レーザーダイオードの発光制御を行うライトストラテジ回路、及び上記ライトストラテジ回路の動作制御を行う制御部を含む半導体集積回路と、を有する光ディスク装置に搭載され、上記半導体集積回路の制御下で上記レーザーダイオードを駆動するためのレーザーダイオードドライバであって、
上記半導体集積回路から伝送路を介して伝達された複数チャンネル構成のパルス信号を取り込むための第１端子と、
上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号について、チャンネル間位相ずれの判定を行うチャンネル間位相ずれ判定回路と、
上記チャンネル間位相ずれ判定回路での判定結果を外部出力可能な第２端子と、を含むことを特徴とするレーザーダイオードドライバ。
【請求項１５】
上記チャンネル間位相ずれ判定回路は、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する判定回路と、
上記判定回路での判定結果を保持するレジスタと、を含み、上記レジスタの保持情報が、上記第２端子を介して上記半導体集積回路に伝達される請求項１４記載のレーザーダイオードドライバ。
【請求項１６】
上記チャンネル間位相ずれ判定回路は、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号と、それとは異なるチャンネルのパルス信号とを選択可能な選択回路を更に含み、
上記判定回路は、上記選択回路によって選択されたチャンネル間で、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する請求項１５記載のレーザーダイオードドライバ。
【請求項１７】
上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号を電流増幅する電流アンプと、
取り込まれた制御信号をデコードして、上記電流アンプの動作を制御するための信号を生成するデジタルアナログコンバータと、を含み、
上記第２端子は、上記レジスタの保持情報の送出と、上記電流アンプ制御信号の取り込みとに兼用される請求項１６記載のレーザーダイオードドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクにレーザー光を照射して情報の記録を行うための技術に関する。
【背景技術】
【０００２】
光ディスクドライブにおいて、記録媒体である光ディスクに情報を記録する際には、正確に半導体レーザーの発光するタイミングや発光時間を制御する必要がある。このような半導体レーザー発光制御回路は、一般的にライトストラテジ回路と言われていて、ライトストラテジ回路から送出される記録パルスの発光タイミング情報の信号であるデジタル信号を一般にはライトストラテジ信号と呼ぶ。ライトストラテジ回路は、光ディスクドライブを制御する一般的にＤＳＰ（デジタル信号処理回路）と呼ばれているＬＳＩ（大規模集積回路）に内蔵されていることが多い。
【０００３】
レーザーダイオードからパルス状に記録媒体へ照射されるレーザー光の形状は複数のパワーレベルを持つ複雑な形状を使用する場合が多く、ライトストラテジ回路では１つのパワーレベルに対して１つのライトストラテジ信号を生成するため複数のパワーレベルを持つ記録パルス情報を伝送するためには、ライトストラテジ信号は複数のチャンネルが必要となる。
【０００４】
近年、ＢＤ(Blu-ray Disc)などの記録密度の高いシステムが開発されているが、記録密度の高い記録媒体への情報記録では照射するレーザー光のスポット形状が小さく、また記録マーク長も短くなるため半導体レーザーの正確な制御が要求される。このため、ライトストラテジ回路で生成されたライトストラテジ信号をレーザーダイオードドライバ（ＬＤＤ）まで、高い精度で伝送する必要がある。
【０００５】
光ディスク記録装置に関する技術文献として、特許文献１，２を挙げることができる。
【０００６】
特許文献１には、光ディスク記録装置において、所望の記録波形による記録を行い、記録品質を安定に得るための技術が記載されている。
【０００７】
特許文献２には、１つの記録マークを形成するための発光パルス群のうち、トップパルスまたはラストパルスまたはクーリングパルスのパルス幅を決定するライトストラテジの最適化処理技術が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１２０２５２号公報
【特許文献２】特開２００７−１３４００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
レーザーダイオードやレーザーダイオードドライバが設けられている光ピックアップは、光ディスクの半径方向に可動の構造とする必要があるために、一般にはＤＳＰが設置されているＰＣＢ（Printed Circuit Board：プリント基板）に、柔軟性を有するケーブルによって接続されている。そのため、ライトストラテジ回路から光ピックアップ上のレーザーダイオードドライバまでの伝送距離は数センチ〜２０センチ程度となる。伝送路のチャンネル間の距離やインピーダンスの差、光ディスク装置内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じることがある。
【００１０】
本願発明者は、ライトストラテジ信号のチャンネル間でのタイミングずれの影響について検討した。
【００１１】
図３には、ライトストラテジ回路に入力されるＮＲＺＩ信号とＤＳＰの内部信号であるライトクロック信号ＣＬＫとの関係が示される。
【００１２】
ＤＳＰにおいては、ライトクロック信号ＣＬＫに同期してＮＲＺＩ信号が形成される。ライトストラテジ回路は、ＮＲＺＩ（Non Return to Zero Inversion）信号に基づいてＬＶＤＳ（Low voltage differential signaling）信号を形成する。このＬＶＤＳ信号は、４チャンネル構成のパルス信号（ライトストラテジ信号）とされ、Ｗ１ＤＩＳＰ，Ｗ２ＤＩＳＰ，Ｗ３ＤＩＳＰ，Ｗ４ＤＩＳＰの各信号を含む。レーザーダイオードドライバは、ＬＶＤＳ信号を合成することによって、レーザーダイオードを駆動するための信号を形成する。この信号のパワーレベル（Ｐｏｗｅｒ  Ｌｅｖｅｌ）とされるＰｗ、Ｐｍ、Ｐｅ、Ｐｂは、それぞれライトパワー、ミドルパワー、イレースパワー、バイアスパワーを意味する。
【００１３】
ライトクロック信号ＣＬＫの１周期の長さを１Ｔと表し、１Ｔの絶対時間はライトクロック信号周波数により決定され、ＢＤの場合では１倍速での絶対時間は約１５ns程度である。ＮＲＺＩ信号は、記録媒体に記録したい情報をＤＳＰに内蔵された変調部（図示しない）で符号化したデジタル信号で、一般には１Ｔの整数倍の長さのハイレベル期間とローレベル期間があり、ブルーレイシステムの場合には、２Ｔ、３Ｔ、４Ｔ・・・８Ｔ，９Ｔの長さが存在する。また、ＮＲＺＩ信号のハイレベル期間とローレベル期間が光ディスク記録媒体へ記録するマークとスペースの長さに相当する。ただしＮＲＺＩ信号のハイレベル期間がマークに相当するかスペースに相当するかはシステムにより異なる。
【００１４】
ライトストラテジ回路に入力されたＮＲＺＩ信号は、光ピックアップ上の記録レーザーで光ディスク記録媒体に記録したマークやスペースを再生したときの再生信号をイコライズ、スライスなどの信号処理したデジタル信号と同一になることが望ましい。例えば、レーザーダイオードドライバへ入力されるライトストラテジ信号の精度が悪く、ＮＲＺＩ信号で２Ｔの長さを記録したマークを再生した場合の再生マーク長さが３Ｔとして検出された場合には、データエラーとなる。通常、光ディスクシステムには再生したデジタル信号から元の記録情報に復号するシステム中にエラー訂正機能が組み込まれているため、少数のデータエラーの場合には訂正が可能であるが、エラーの数が一定以上多くなると訂正不能となり記録した情報の喪失となる。このために、ライトストラテジ回路に入力したＮＲＺＩ信号などから生成したライトストラテジ信号を正確にレーザーダイオードドライバへ伝送することは非常に重要である。光ディスクに記録するマークは、記録レーザーを照射することによる物質の化学変化でマークを形成するが、マークの長さと記録レーザーの照射時間は同一ではなく、一般的には形成しようとするマークの長さよりもレーザーの照射時間は短く、正確にマークを形成するためにはあらかじめ実験などによって求めた最適なレーザーの照射時間を正確に制御する必要がある。レーザー照射時間の制御については、一般的に１Ｔを整数で除算した（１／ｎ）Ｔという分解能で制御する。ｎの値はシステムによって異なるが、ブルーレイシステムの場合には概ねｎ＝１６〜６４の値である。
【００１５】
前述の通り、ＤＳＰとレーザーダイオードドライバとの間には伝送路が存在するために、ライトストラテジ信号のチャンネル間でタイミングのずれ（位相ずれ）が発生することがある。ライトストラテジ信号のチャンネル間で位相ずれが発生した場合、光ディスクにおける記録品質の悪化を招くことから、ライトストラテジ信号には、非常に高いタイミング精度が要求される。特にＢＤのような高密度な記録媒体に高速で記録を行う場合には、良好な記録品質を保つために、チャンネル間でのタイミング精度を高く保つことは重要な課題とされる。
【００１６】
特許文献１によれば、調整時に使用されるパルスは、ＤＳＰ内に設けられたタイミングずれ検出信号生成回路において生成し、信号伝達経路の切り替えにより、タイミングずれ検出信号生成回路の出力をレーザーダイオードドライバに伝達するようにしている。このため、調整時と、実際のライト時とでは、異なる信号パスが使用されることになる。この点について本願発明者が検討したところ、ライトストラテジ信号のチャンネル間位相ずれの調整精度をさらに上げるには、調整時と実際のライト時とで、同一パスを使用すべきであることが見出された。
【００１７】
また、特許文献２では、ライトストラテジ信号のチャンネル間位相ずれの調整精度については考慮されていない。
【００１８】
本発明の目的は、光ディスク装置において、ライトストラテジ信号のチャンネル間位相ずれの調整時と実際のライト時とで同一パスを使用することにより、ライトストラテジ信号のチャンネル間位相ずれを低減することにある。また、本発明の別の目的は、そのような光ディスク装置に適用される半導体集積回路およびレーザーダイオードドライバを提供することにある。
【００１９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００２１】
すなわち、光ディスクに照射されるレーザー光を発生するためのレーザーダイオードと、上記レーザーダイオードを駆動するためのレーザーダイオードドライバと、上記レーザーダイオードドライバの動作を制御可能な半導体集積回路とを含んで光ディスク装置を構成する。上記レーザーダイオードドライバと上記半導体集積回路とは伝送路を介して結合される。上記半導体集積回路は、上記レーザーダイオードの発光制御を行うライトストラテジ回路と、上記ライトストラテジ回路の動作制御を行う制御部とを含む。上記ライトストラテジ回路は、上記光ディスクへの記録用情報に基づく複数チャンネル構成のパルス信号を生成可能なパルス生成回路と、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整可能なチャンネル間遅延調整回路とを含む。上記レーザーダイオードドライバは、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号について、チャンネル間位相ずれの判定を行うチャンネル間位相ずれ判定回路とを含む。上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させる。そして上記制御部は、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果に基づいて、上記チャンネル間遅延調整回路に対して上記光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定する。
【発明の効果】
【００２２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００２３】
すなわち、光ディスク装置において、ライトストラテジ信号のチャンネル間位相ずれの調整時と実際のライト時とで同一パスを使用することにより、ライトストラテジ信号のチャンネル間位相ずれを低減することにある。
【図面の簡単な説明】
【００２４】
【図１】本発明にかかる光ディスク装置の全体的な構成例ブロック図である。
【図２】図１に示される光ディスク装置における主要部の詳細な構成例ブロック図である。
【図３】光ディスク装置における主要部の信号波形図である。
【図４】図１に示される光ディスク装置における主要動作を示すフローチャートである。
【図５】図１に示される光ディスク装置における主要動作を示すフローチャートである。
【図６】図１に示される光ディスク装置における主要部の動作タイミング図である。
【図７】図１に示される光ディスク装置における主要部の動作タイミング図である。
【図８】図１に示される光ディスク装置における主要動作を示すフローチャートである。
【図９】図１に示される光ディスク装置における主要動作を説明するための波形図である。
【発明を実施するための形態】
【００２５】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２６】
〔１〕本発明の代表的な実施の形態に係る光ディスク装置（１０）は、光ディスクに照射されるレーザー光を発生するためのレーザーダイオード（３０７）と、上記レーザーダイオードを駆動するためのレーザーダイオードドライバ（３００）と、上記レーザーダイオードドライバの動作を制御可能な半導体集積回路（２４）とを含む。上記レーザーダイオードドライバと上記半導体集積回路とは伝送路を介して結合される。
【００２７】
上記半導体集積回路は、上記レーザーダイオードの発光制御を行うライトストラテジ回路（２０２）と、上記ライトストラテジ回路の動作制御を行う制御部（１４３）とを含む。上記ライトストラテジ回路は、上記光ディスクへの記録用情報に基づく複数チャンネル構成のパルス信号を生成可能なパルス生成回路（２０３）と、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整可能なチャンネル間遅延調整回路（２０４）とを含む。
【００２８】
上記レーザーダイオードドライバは、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号について、チャンネル間位相ずれの判定を行うチャンネル間位相ずれ判定回路（３０６）とを含む。上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させる。そして上記制御部は、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果に基づいて、上記チャンネル間遅延調整回路に対して上記光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定する。
【００２９】
上記の構成によれば、上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果に基づいて、上記チャンネル間遅延調整回路に対してチャンネル間遅延量を設定する。この結果、光ディスクに対する実際のライト時にパルス信号をパルス生成回路からレーザーダイオードドライバにまで伝達するための信号パスと、同一パスを使用して、チャンネル間遅延調整のための情報を収集することができるので、ライトストラテジ信号のチャンネル間位相ずれの調整精度の向上を図ることができる。
【００３０】
〔２〕上記〔１〕において、上記半導体集積回路（２４）は、上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出するための半導体集積回路側出力端子（２０６）と、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを可能とする半導体集積回路側情報通信端子（２０７）とを含んで構成することができる。
【００３１】
上記の構成により、上記半導体集積回路側出力端子（２０６）を介して、上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出することができ、上記半導体集積回路側情報通信端子（２０７）を介して、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを行うことができる。
【００３２】
〔３〕上記〔２〕において、上記制御部（１４３）は、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整するための情報収集を制御する第１制御モードと、上記パルス生成回路から出力されたパルス信号に基づいて上記光ディスクへのレーザー光照射を制御する第２制御モードとを有する。そして上記制御部（１４３）は、上記第２制御モードにおいて、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在するか否かを判別する。上記制御部（１４３）は、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在しない場合に、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させる。このとき上記制御部（１４３）は、上記チャンネル間位相ずれ判定回路で得られた判定結果を、上記半導体集積回路側情報通信端子を介して上記半導体集積回路内に取り込む。
【００３３】
上記チャンネル間位相ずれ判定回路で得られた判定結果は、上記半導体集積回路内の適宜の記憶媒体例えばフラッシュメモリに保存しておくことができる。もし、このフラッシュメモリ内に、上記チャンネル間位相ずれ判定回路で得られた判定結果が存在しない場合には、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させることによって、チャンネル間遅延調整のための情報収集を行うことができる。
【００３４】
〔４〕上記〔３〕において、上記制御部（１４３）は、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在する場合には、当該判定結果に基づいて上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定するように構成することができる。
【００３５】
上記チャンネル間位相ずれ判定回路で得られた判定結果が、上記半導体集積回路内の適宜の記憶媒体例えばフラッシュメモリに保存する場合には、当該判定結果に基づいて上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定することにより、チャンネル間遅延調整のための情報収集を省略することができる。
【００３６】
〔５〕上記〔２〕において、上記制御部（１４３）は、チャンネル間遅延調整の条件が成立したか否かの判別を行い、チャンネル間遅延調整の条件が成立したと判断した場合には、上記チャンネル間位相ずれ判定回路で得られた判定結果が上記半導体集積回路内に存在するか否かにかかわらず、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させる。そして上記制御部（１４３）は、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記チャンネル間位相ずれ判定回路で得られた判定結果を、上記半導体集積回路側情報通信端子を介して上記半導体集積回路内に取り込む。
【００３７】
チャンネル間遅延量調整の条件としては、例えば光ディスク装置内の温度が所定値に達したことが挙げられる。光ディスク装置内の温度は、光ディスク装置内に設けられた温度センサーによって検出することができる。光ディスク装置内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じることが考えられるため、上記のように、光ディスク装置の内部温度が所定値に達した場合を検知してチャンネル間遅延量調整を行うことにより、光ディスク装置の信頼性の向上を図ることができる。
【００３８】
〔６〕上記〔１〕において、上記レーザーダイオードドライバ（３００）は、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号を上記レーザーダイオードドライバ内に取り込むためのドライバ側入力端子（２０９）と、上記半導体集積回路との間で情報通信を可能とするドライバ側情報通信端子（２１０）と、を含んで構成することができる。
【００３９】
ドライバ側入力端子（２０９）を介して、上記半導体集積回路から上記伝送路を介して伝達された複数チャンネル構成のパルス信号を上記レーザーダイオードドライバ内に取り込むことができ、ドライバ側情報通信端子（２１０）を介して、上記半導体集積回路との間で情報通信を行うことができる。
【００４０】
〔７〕上記〔６〕において、上記チャンネル間位相ずれ判定回路（３０６）は、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する判定回路（３０４）と、上記判定回路での判定結果を保持するレジスタ（３０５）とを含んで構成することができる。このとき、上記レジスタの保持情報が、上記ドライバ側情報通信端子を介して上記半導体集積回路に伝達される。
【００４１】
上記チャンネル間位相ずれ判定回路（３０６）は、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定するものであり、その構成は、例えば入力されたパルス信号の遅延量を判定する場合等に比べて、判定回路の論理構成を単純化することができる。このことは、レーザーダイオードドライバの構成素子数の減少を図る上で有利となる。
【００４２】
〔８〕上記〔７〕において、上記チャンネル間位相ずれ判定回路（３０６）には、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号と、それとは異なるチャンネルのパルス信号とを選択可能な選択回路（３０３）を設けることができる。このとき、上記判定回路は、上記選択回路によって選択されたチャンネル間で、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する。
【００４３】
上記選択回路（３０３）が設けられることにより、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、任意のチャンネルのパルス信号を選択することができる。
【００４４】
〔９〕光ディスクに照射されるレーザー光を発生させるためのレーザーダイオード（３０７）と、上記レーザーダイオードを駆動するためのレーザーダイオードドライバ（３００）とを含んで成る光ディスク装置（１０）に搭載される半導体集積回路装置（２４）は、上記レーザーダイオードドライバの動作制御が可能とされる。この半導体集積回路（２４）は、上記レーザーダイオードの発光制御を行うライトストラテジ回路（２０２）と、上記ライトストラテジ回路の動作制御を行う制御部（１４３）とを含む。上記ライトストラテジ回路は、上記光ディスクへの記録用情報に基づく複数チャンネル構成のパルス信号を生成可能なパルス生成回路（２０３）と、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整可能なチャンネル間遅延調整回路（２０４）とを含む。
【００４５】
上記制御部は、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させる。上記制御部は、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果に基づいて、上記チャンネル間遅延調整回路に対して、上記光ディスクにレーザー光を照射する場合のチャンネル間遅延量を設定する。
【００４６】
このような半導体集積回路によれば、上記〔１〕の光ディスク装置に搭載される半導体集積回路として好適なものになる。
【００４７】
〔１０〕上記〔９〕において、上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出するための第１端子（２０６）と、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを可能とする第２端子（２０７）とを設けることができる。
【００４８】
上記の構成により、上記第１端子を介して、上記チャンネル間遅延調整回路の出力信号を上記伝送路に送出することができ、上記第２端子を介して、上記チャンネル間遅延調整回路でのチャンネル間遅延量の変更毎に上記チャンネル間位相ずれ判定回路で得られた判定結果の上記半導体集積回路内への取り込みを行うことができる。
【００４９】
〔１１〕上記〔１０〕において、上記制御部（１４３）は、上記パルス生成回路から出力されたパルス信号についてのチャンネル間遅延を調整するための情報収集を制御する第１制御モードと、上記パルス生成回路から出力されたパルス信号に基づいて上記光ディスクへのレーザー光照射を制御する第２制御モードとを有する。上記第２制御モードにおいて、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在するか否かを判別する。上記制御部（１４３）は、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在しない場合に、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させる。このとき上記制御部（１４３）は、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果を、上記第２端子を介して上記半導体集積回路内に取り込む。
【００５０】
上記の構成により、上記チャンネル間位相ずれ判定回路で得られた判定結果は、上記半導体集積回路内の適宜の記憶媒体例えばフラッシュメモリに保存しておくことができる。もし、このフラッシュメモリ内に、上記チャンネル間位相ずれ判定回路で得られた判定結果が存在しない場合には、上記第１制御モードに遷移して、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させ、且つ、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させることによって、チャンネル間遅延調整のための情報収集を行うことができる。
【００５１】
〔１２〕上記〔１１〕において、上記制御部（１４３）は、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果が上記半導体集積回路内に存在する場合には、当該情報に基づいて、上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定する。
【００５２】
上記チャンネル間位相ずれ判定回路で得られた判定結果が、上記半導体集積回路内の適宜の記憶媒体例えばフラッシュメモリに保存する場合には、当該判定結果に基づいて上記チャンネル間遅延調整回路でのチャンネル間遅延量を設定することにより、チャンネル間遅延調整のための情報収集を省略することができる。
【００５３】
〔１３〕上記〔１０〕において、上記制御部（１４３）は、チャンネル間遅延調整の条件が成立したか否かの判別を行い、チャンネル間遅延調整の条件が成立したと判断した場合には、上記レーザーダイオードドライバで得られた情報が上記半導体集積回路内に存在するか否かにかかわらず、上記パルス生成回路に対してチャンネル間遅延調整のためのパルス信号を生成させる。上記制御部（１４３）は、上記チャンネル間遅延調整回路でのチャンネル間遅延量を所定の調整単位で変更させ、上記レーザーダイオードドライバ内で得られたチャンネル間位相ずれについての判定結果を、上記第２端子を介して取り込む。
【００５４】
チャンネル間遅延量調整の条件としては、例えば光ディスク装置内の温度が所定値に達したことが挙げられる。光ディスク装置内の温度は、光ディスク装置内に設けられた温度センサーによって検出することができる。光ディスク装置内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じることが考えられるため、上記のように、光ディスク装置の内部温度が所定値に達した場合を検知してチャンネル間遅延量調整を行うことにより、光ディスク装置の信頼性の向上を図ることができる。
【００５５】
〔１４〕光ディスクに照射されるレーザー光を発生するためのレーザーダイオード（３０７）と、上記レーザーダイオードの発光制御を行うライトストラテジ回路、及び上記ライトストラテジ回路の動作制御を行う制御部を含む半導体集積回路（２４）と、を有する光ディスク装置（１０）に搭載されるレーザーダイオードドライバ（３００）は、上記半導体集積回路の制御下で上記レーザーダイオードを駆動する。このレーザーダイオードドライバは、上記半導体集積回路から伝送路を介して伝達された複数チャンネル構成のパルス信号を取り込むための第１端子（２０９）と、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号について、チャンネル間位相ずれの判定を行うチャンネル間位相ずれ判定回路（３０６）と、上記チャンネル間位相ずれ判定回路での判定結果を外部出力可能な第２端子（２１０）とを含む。
【００５６】
上記構成のレーザーダイオードドライバ（３００）は、上記〔１〕の光ディスク装置に搭載されるレーザーダイオードドライバとして、好適なものになる。
【００５７】
〔１５〕上記〔１４〕において、上記チャンネル間位相ずれ判定回路（３０６）は、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する判定回路（３０４）と、上記判定回路での判定結果を保持するレジスタ（３０５）とを含む。このとき上記レジスタの保持情報が、上記第２端子を介して上記半導体集積回路に伝達されるように構成することができる。
【００５８】
上記チャンネル間位相ずれ判定回路（３０６）は、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定するものであり、その構成は、例えば入力されたパルス信号の遅延量を判定する場合等に比べて、判定回路の論理構成を単純化することができる。このことは、レーザーダイオードドライバの構成素子数の減少を図る上で有利となる。
【００５９】
〔１６〕上記〔１５〕において、上記チャンネル間位相ずれ判定回路（３０６）には、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、基準となるチャンネルのパルス信号と、それとは異なるチャンネルのパルス信号とを選択可能な選択回路（３０３）を設けることができる。この場合、上記判定回路は、上記選択回路によって選択されたチャンネル間で、基準となるチャンネルのパルス信号に対して、それとは異なるチャンネルのパルス信号の位相が遅れているか、進んでいるかを判定する。
【００６０】
上記選択回路（３０３）が設けられることにより、上記ドライバ側入力端子を介して取り込まれた複数チャンネル構成のパルス信号のうち、任意のチャンネルのパルス信号を選択することができる。
【００６１】
〔１７〕上記〔１６〕において、上記第１端子を介して取り込まれた複数チャンネル構成のパルス信号を電流増幅する電流アンプ（３０１）と、取り込まれた制御信号をデコードして、上記電流アンプの動作を制御するための信号を生成するデジタルアナログコンバータ（３０２）とを設けることができる。このとき、上記第２端子は、上記レジスタの保持情報の送出と、上記電流アンプ制御信号の取り込みとに兼用される。
【００６２】
このように上記第２端子が、上記レジスタの保持情報の送出と、上記電流アンプ制御信号の取り込みとに兼用されることにより、レーザーダイオードドライバにおける端子数の増大を抑えることができる。
【００６３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６４】
＜実施の形態１＞
図１には、本発明にかかる光ディスク装置の全体的な構成例が示される。
【００６５】
図１に示される光ディスク装置１０は、着脱可能な光ディスク１１を回転駆動するスピンドルモータ１２と、光ピックアップ１３と、信号処理を実行する信号処理用大規模半導体集積回路（以下「システムＬＳＩ」と言う）２４とを含む。このシステムＬＳＩ２４は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。光ディスク装置１０によって記録再生される光ディスク１１としては、ＣＤ(Ｃｏｍｐａｃｔ Ｄｉｓｃ)、ＤＶＤ(Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ)、ＢＤ(Ｂｌｕ−ｒａｙ Ｄｉｓｃ)等を挙げることができる。スピンドルモータ１２はシステムＬＳＩ２４からのモータ制御信号により回転制御される。これにより、光ディスク１１を所定の速度で回転させることができる。光ピックアップ１３は、システムＬＳＩ２４からの位置制御信号により位置が制御される。これにより光ピックアップ１３は、光ディスク１１の径方向の記録再生位置に移動される。また光ピックアップ１３の発光部から光ディスク１１に向けて照射されるレーザー光は、システムＬＳＩ２４からのＬＶＤＳ信号により制御される。この制御により、記録または再生のためのレーザー光がパルス状に光ディスク１１の表面に照射される。光ピックアップ１３のから照射されたレーザー光は光ディスク１１の表面で反射され、光ピックアップ１３の受光部がその反射光を受光する。上記受光部は反射光を電気信号に変換する。この電気信号はシステムＬＳＩ２４に伝達され、図示されないリード信号処理系で処理される。システムＬＳＩ２４は、マイクロプロセッサ１４３、ＲＡＭ（Random Access Memory）１４２、フラッシュメモリ１４４、位置制御回路１４５、信号処理回路１４６、モータ制御回路１４７を含む。マイクロプロセッサ１４３は、本発明における制御部の一例とされ、光ディスク装置１０の全体的な動作制御を司る。特に制限されないが、このマイクロプロセッサ１４３には、所定のプログラムに従って演算処理を行うもので、マイクロコンピュータあるいはマイクロコントローラなどと称されることもある。ＲＡＭ１４２は、上記マイクロプロセッサ１４３での演算処理の作業領域などに使用される。フラッシュメモリ１４４は、上記マイクロプロセッサ１４３で実行されるプログラムや、上記マイクロプロセッサ１４３の演算処理に使用される各種情報が記憶されている。位置制御回路は、上記マイクロプロセッサ１４３からの位置制御指示に応答することによって、光ピックアップ１３を所定の記録位置又は所定の再生位置に移動させるように位置制御信号を出力する。この位置制御信号は光ピックアップ１３に供給される。信号処理回路１４６は、光ピックアップ１３におけるレーザーダイオードの発光制御のためのパルス信号を形成する。この信号処理回路１４６には、ＤＳＰを適用することができる。信号処理回路１４６で形成されたパルス信号は、特に制限されないが、図３に示されるような４チャンネル構成のＬＶＤＳ信号とされ、伝送路を介して光ピックアップ１３に伝達される。モータ制御回路１４７は、マイクロプロセッサ１４３からのモータ制御指示に応答することによって、マイクロプロセッサ１４３が指定した速度で光ディスク１１を回転させるようスピンドルモータ１２にモータ制御信号を出力する。
【００６６】
図２には、図１に示される光ディスク装置１０における主要部の詳細な構成例が示される。
【００６７】
信号処理回路１４６は、エンコーダ２０１、及びライトストラテジ回路２０２を含む。エンコーダ２０１は、マイクロプロセッサ１４３の制御下で、現在、光ディスク装置に装着されているディスクの種類（ＣＤ、ＤＶＤ、ＢＤ等）に対応する記録用ＮＲＺＩ信号、及び調整用ＮＲＺＩ信号を形成する。記録用ＮＲＺＩ信号は、光ディスクに情報を記録する場合に発生され、調整用ＮＲＺＩ信号は、後述するチャンネル間遅延調整を行う場合に発生される。ライトストラテジ回路２０２は、記録パルス生成回路２０３と、それの後段に配置されたチャンネル間遅延調整回路２０４とを含む。記録パルス生成回路２０３は、上記エンコーダ２０１から伝達されたＮＲＺＩ信号に基づいて４チャンネル構成のパルス信号（ＬＶＤＳ信号）を形成する。ディスクの種類に対応する記録用ＮＲＺＩ信号が記録パルス生成回路２０３に入力された場合、記録パルス生成回路２０３は、例えば図３に示されるように、光ディスク１１への情報記録の際には、ディスクの種類に応じて予め設定されたパワーレベルに対応するＬＶＤＳ信号を形成する。これに対して、調整用ＮＲＺＩ信号が記録パルス生成回路２０３に入力された場合、記録パルス生成回路２０３は、上記パワーレベルとは無関係の矩形のパルス信号を形成する。調整用ＮＲＺＩ信号に対応して矩形のパルス信号を形成するのは、後に詳述するチャンネル間遅延の遅れ／進みの判定を的確に行えるようにするためである。チャンネル間遅延調整回路２０４は、記録パルス生成回路２０３から出力された４チャンネル構成のパルス信号（ＬＶＤＳ信号）に対応して、それぞれ個別的に所定の遅延量を設定可能な遅延回路を備える。チャンネル間遅延調整回路２０４への遅延量の設定により、記録パルス生成回路２０３から出力された４チャンネル構成のパルス信号（ＬＶＤＳ信号）のチャンネル間遅延調整を行うことができる。チャンネル間遅延調整回路２０４への遅延量の設定は、マイクロプロセッサ１４３によって行うことができる。システムＬＳＩ２４には、上記ライトストラテジ回路２０２の出力信号に対応して複数の端子２０６が形成され、この複数の端子２０６を介して４チャンネル構成のパルス信号（ＬＶＤＳ信号）の外部出力が可能とされる。また、システムＬＳＩ２４には、光ピックアップ１３内に設けられたレーザーダイオードドライバ３００との間で情報通信を行うための端子２０７が設けられている。この端子２０７は、マイクロプロセッサ１４３に結合される。
【００６８】
光ピックアップ１３には、図示されない光ディスクに照射されるレーザー光を発生させるためのレーザーダイオード（ＬＤ）３０７と、このレーザーダイオード３０７を駆動するためのレーザーダイオードドライバ（ＬＤＤ）３００が設けられる。レーザーダイオードドライバ３００は、公知の半導体集積回路製造技術により、例えば単結晶シリコン基板などの一つの半導体基板に形成される。レーザーダイオードドライバ３００は、特に制限されないが、電流アンプ３０１、デジタルアナログコンバータ（ＤＡＣ）３０２、チャンネル間位相ずれ判定回路３０６とを含む。チャンネル間位相ずれ判定回路３０６は、上記マイクロプロセッサ１４３の制御下で、入力されたパルス信号のチャンネル間位相ずれを判定する機能を有し、チャンネル選択回路３０３、遅れ／進み判定回路３０４、及び判定結果保持レジスタ３０５を含む。また、レーザーダイオードドライバ３００には、上記ライトストラテジ回路２０２から出力された４チャンネル構成のパルス信号を取り込むための複数の端子２０９や、システムＬＳＩ２４との間で情報通信を可能とする端子２１０が設けられる。上記複数の端子２０９は、特に制限されないが、例えば４チャンネル構成のパルス信号を伝達するための伝送路を形成する柔軟性を有するケーブル２０８を介して、システムＬＳＩ２４における複数の端子２０６に結合される。電流アンプ３０１は、上記複数の端子２０９を介して取り込まれた４チャンネル構成のパルス信号（ＬＶＤＳ信号）を合成して電流増幅することによってレーザーダイオード３０７を駆動するための信号（図３におけるＬＤＤ出力波形参照）を形成する。また、上記端子２１０は、情報通信インタフェースケーブル３０８を介して、システムＬＳＩ２４における端子２０７に結合される。上記チャンネル選択回路３０３、遅れ／進み判定回路３０４の動作は、情報通信インタフェースケーブル３０８を介して、マイクロプロセッサ１４３によって行うことができる。また、上記マイクロプロセッサ１４３から上記情報通信インタフェースケーブル３０８を介して伝達された制御信号をレーザーダイオードドライバ３００内に取り込むことができる。上記制御信号には、上記電流アンプ３０１の動作を制御するための信号が含まれ、そのような信号がデジタルアナログコンバータ３０２でアナログ信号に変換されてから電流アンプ３０１に供給される。上記電流アンプ３０１の動作を制御するための信号には、電流アンプ３０１の電流増幅率を制御する信号が含まれる。チャンネル選択回路３０３は、記録パルス生成回路２０３において調整用ＮＲＺＩ信号に基づいて形成された４チャンネル構成のパルス信号（ＬＶＤＳ信号）のうち、基準とされるチャネルの信号と、それとは異なるチャンネルの信号とを選択する。選択された２チャンネル分の信号は、後段の遅れ／進み判定回路３０４に伝達される。遅れ／進み判定回路３０４は、上記チャンネル選択回路３０３で選択された２チャンネル分の信号のうち、一方の信号を基準として、他方の信号が遅れているか、進んでいるかを判定する。このような判定は、調整モードにおいて、上記システムＬＳＩ２４におけるチャンネル間遅延調整回路２０４での遅延量が所定の調整単位で変更される毎に行われる。遅れ／進み判定回路３０４での判定結果は、判定結果保持レジスタ３０５に保持される。この判定結果保持レジスタ３０５の保持情報は、情報通信インタフェースケーブル３０８を介してマイクロプロセッサ１４３によって読み出すことができる。
【００６９】
尚、ライトストラテジ信号のチャンネル毎に最適な発光パワーが異なるために、各チャンネルごとにデジタルアナログコンバータや、電流アンプが設けられ、電流アンプの電流量をチャンネル毎に調整できる構造を採用することができる。
【００７０】
次に、上記構成の動作を説明する。
【００７１】
図４には、ライトストラテジ信号のチャンネル間遅延調整の流れが示される。このチャンネル間遅延調整は、マイクロプロセッサ１４３によって制御される。このマイクロプロセッサ１４３によるチャンネル間遅延調整制御を「第１制御モード」と称する。
【００７２】
マイクロプロセッサ１４３の制御により、各部の各種初期設定が行われ（４０１）、次にマイクロプロセッサ１４３の制御により、ライトストラテジの複数チャンネルの中から、調整を行うための２チャンネルが選択される（４０２）。このチャンネル選択により、基準となるチャンネルと、比較対象となるチャンネルとが選択される。本例において基準となるチャンネルは常に同一チャンネルに固定される。例えばライトストラテジの４チャンネルを便宜上、Ｗ１，Ｗ２，Ｗ３，Ｗ４で区別すると、Ｗ１が基準とされ、他のチャンネルＷ２，Ｗ３，Ｗ４が比較対象として順次選択されることになる。上記ステップ４０２でチャンネルが選択されると、それに対応するチャンネル間の遅延調整を行うための調整用ＮＲＺＩ信号がマイクロプロセッサ１４３の制御下でエンコーダ２０１によって生成される（４０３）。そして、この調整用ＮＲＺＩ信号が記録パルス生成回路２０３に入力されると、この記録パルス生成回路２０３において、上記ステップ４０２で選択されたチャンネルに対応するチャンネル間の遅延調整のための矩形波信号を生成することができる。また、チャンネル選択回路３０３では、マイクロプロセッサ１４３の制御下で、上記ステップ４０２で選択されたチャンネルに対応する２チャンネルが選択される。
【００７３】
次に、マイクロプロセッサ１４３の制御下で、チャンネル間遅延調整回路２０４における対応チャンネルについての遅延量の初期設定が行われる（４０４）。この初期設定では、比較対象となるチャンネルのパルス信号は、基準となるチャンネルのパルス信号に対して負の位相から正の位相になるように徐々に一定の位相を変化させるように、対応チャンネルについての遅延量が設定される。
【００７４】
図６には、ライトストラテジ回路２０２の出力波形例が示される。
【００７５】
図６に示される例では、６０１が初期設定とされ、特に制限されないが、そのときの遅延量は−（２／ｎ）Ｔとされる。この初期設定により、比較対象となるパルス信号は、基準となるチャンネルのパルス信号（「基準信号」という）よりも、位相が（２／ｎ）Ｔだけ進んでいる。このような信号が、柔軟性を有するケーブル２０８を介してレーザーダイオードドライバ３００に伝達される。そして、レーザーダイオードドライバ３００では、上記ステップ４０２でチャンネル選択に対応するチャンネルがチャネル選択回路３０３によって選択され、遅れ／進み判定回路３０４において、比較対象となるパルス信号の立ち上がり位相が上記基準信号に対して遅れているか、進んでいるかの判定が行われる（４０５）。
【００７６】
図７には、図６の波形がケーブル２０８を介してレーザーダイオードドライバ３００に伝達されたときの遅れ／進み判定回路３０４への入力波形例が示される。図７に示される例では、７０１で示されるのが、上記ステップ４０５での比較対象とされ、このパルス信号の位相は、基準信号に比べて立ち上がり位相が進んでいる。この結果、遅れ／進み判定回路３０４での判定結果は、「進み」とされ、判定結果保持レジスタ３０５には、当該判定結果が、対応する論理値によって書き込まれる。例えば位相が進んでいる場合には論理値“１”が書き込まれ、位相が遅れている場合には論理値“０”が書き込まれる。マイクロプロセッサ１４３は、上記判定結果保持レジスタ３０５の論理値を読み出すことにより、上記遅れ／進み判定回路３０４での判定結果を把握することができる。そしてマイクロプロセッサ１４３では、上記遅れ／進み判定回路３０４での判定結果が「遅れ」か否かの判別が行われる（４０６）。この判別において、上記遅れ／進み判定回路３０４での判定結果が「遅れ」ではない（Ｎｏ）と判断した場合、マイクロプロセッサ１４３は、チャンネル間遅延調整回路２０４における現在のチャンネル間遅延量−（２／ｎ）Ｔに、１／ｎを加える（４１０）。これにより、チャンネル間遅延調整回路２０４におけるチャンネル間遅延量は、図６において６０２で示されるように、それまでの−（２／ｎ）Ｔから−（１／ｎ）Ｔに変更される。この遅延量の変更後に、再び、遅れ／進み判定回路３０４で、比較対象となるパルス信号の位相が上記基準信号に対して遅れているか、進んでいるかの判定が行われる（４０５）。そして再び、マイクロプロセッサ１４３では、上記遅れ／進み判定回路３０４での判定結果が「遅れ」か否かの判別が行われる（４０６）。チャンネル間遅延調整回路２０４におけるチャンネル間遅延量が、図６において６０２で示されるように、−（１／ｎ）Ｔに変更された場合、遅れ／進み判定回路３０４での判定結果は、図７において７０２で示されるように、基準信号に比べて立ち上がり位相が遅れていると判断され、判定結果保持レジスタ３０５には、当該判定結果が、対応する論理値によって書き込まれる。これにより、マイクロプロセッサ１４３は、ステップ４０６の判別において、上記遅れ／進み判定回路３０４での判定結果が「遅れ」である（Ｙｅｓ）と判断する。これまでの判定結果から、比較対象となるチャンネルでは、基準となるチャンネルに比べて遅延を生じ、そこでの遅延量は、（２／ｎ）Ｔから（１／ｎ）Ｔの間にあることが分かる。そのため、比較対象となるチャンネルには、−（２／ｎ）Ｔ又は−（１／ｎ）Ｔの遅延量を故意に発生させることによって、チャンネル間の位相ずれを低減することができる。このとき、遅延量として−（２／ｎ）Ｔと、−（１／ｎ）Ｔのどちらを採用しても、チャンネル間の遅延量は記録パルス生成回路２０３での分解能である（１／ｎ）Ｔ以下となり、調整の効果は大きい。ここでは、当該チャンネルにおける遅延調整量として、「−（１／ｎ）Ｔ」が、マイクロプロセッサ１４３により、フラッシュメモリ１４４における所定の記録エリアに書き込まれる（４０７）。そしてマイクロプロセッサ１４３により、全チャンネルにつての調整を完了したか否かの判別が行われる（４０８）。この判別において、全チャンネルにつての調整を完了していない（Ｎｏ）と判断された場合には、上記ステップ４０２の処理に戻り、別のチャンネルについてのチャンネル間遅延量の調整が行われる。そして、全チャンネルにつての調整を完了した時点で、本フローチャートによる処理が終了される。
【００７７】
尚、上記ステップ４０６の判別において、上記遅れ／進み判定回路３０４での判定結果が「遅れ」ではない（Ｎｏ）と判断された場合には、再び、チャンネル間遅延量が＋１／ｎされ、再び上記ステップ４０５の判定、及び上記ステップ４０６の判別が行われる。このように、上記ステップ４０６の判別において、上記遅れ／進み判定回路３０４での判定結果が「遅れ」である（Ｙｅｓ）と判断されるまで、上記ステップ４１０の処理が繰り返されることにより、図６において６０３、６０４、６０５で示されるようにチャンネル間遅延調整回路２０４でのチャンネル間遅延量が変更される。チャンネル間遅延調整回路２０４でのチャンネル間遅延量が、図６において６０３、６０４、６０５で示されるように変更された場合には、図７において７０３,７０４,７０５で示されるように、上記遅れ／進み判定回路３０４での判定結果は全て「遅れ」となる。しかし、ここで重要なのは、図７において７０１,７０２で示されるように、上記遅れ／進み判定回路３０４での判定結果が「進み」から「遅れ」に変わったことであり、それが判別できれば十分であるため、その他の判定（７０３,７０４,７０５）は不要とされる。
【００７８】
ここで、特許文献１に記載されている技術によれば、調整時に使用されるパルスは、ＤＳＰ内に設けられたタイミングずれ検出信号生成回路において生成し、信号伝達経路の切り替えにより、タイミングずれ検出信号生成回路の出力をレーザーダイオードドライバに伝達するようにしていたため、調整時と、実際のライト時とで、互いに異なる信号パスが使用される。これに対して、上記第１制御モードにおいては、実際のライト時に４チャンネル構成のパルス信号（ＬＶＤＳ信号）を記録パルス生成回路２０３からレーザーダイオードドライバ３００にまで伝達するための信号パスと、同一パスを使用して、チャンネル間遅延調整のための情報を収集しているため、ライトストラテジ信号のチャンネル間位相ずれの調整精度の向上を図ることができる。
【００７９】
図５には、図４に示されるチャンネル間遅延調整で得られた調整結果を使用して、ライト発光制御の流れが示される。このライト発光制御は、マイクロプロセッサ１４３によって行われる。このマイクロプロセッサ１４３によるライト発光制御を「第２制御モード」と称する。
【００８０】
先ず、マイクロプロセッサ１４３によってフラッシュメモリ１４４がアクセスされ、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在するか否かの判別が行われる（５０１，５０２）。この判別において、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在する（Ｙｅｓ）と判断された場合には、当該情報が、チャンネル間遅延調整回路２０４に設定される（５０３）。ここで、ライトストラテジ信号が３チャンネル以上ある場合には、基準とされるチャネルを除く、全てのチャンネル若しくは一部のチャンネルに最適な遅延量が設定される。その後、マイクロプロセッサ１４３によって、各部の初期設定が行われ（５０４）、ライトデータに応じたＮＲＺＩ信号が記録パルス生成回路２０３に入力されると、この記録パルス生成回路２０３により、上記ＮＲＺＩ信号に応じたＬＶＤＳ信号（４チャンネル構成のパルス信号）が生成される。このＬＶＤＳ信号は、チャンネル間遅延調整回路２０４において、チャンネル毎に適切な遅延が与えられてから、柔軟性を有するケーブル２０８を介してレーザーダイオードドライバ３００に伝達される。ここで、レーザーダイオードドライバ３００に伝達されたＬＶＤＳ信号（４チャンネル構成のパルス信号）は、チャンネル間遅延調整回路２０４において、本システムの伝送路（記録パルス生成回路２０３からレーザーダイオードドライバ３００に至る信号パス）に応じたチャンネル間遅延調整が行われている。このため、チャンネル間の位相ずれを、記録パルス生成回路２０での分解能である（１／ｎ）Ｔ以下に制御することが可能となり、ＬＶＤＳ信号を高い精度で伝達することができる。従って、レーザーダイオードドライバ３００によってレーザーダイオード３０７を駆動することにより、高品質の記録が可能なレーザー光を発生させることができる（５０５）。尚、上記ステップ５０２の判別において、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在しない（Ｎｏ）と判断された場合には、図４に示されるチャンネル間遅延調整が行われた後に（５０６）、再びマイクロプロセッサ１４３によってフラッシュメモリ１４４がアクセスされ、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在するか否かの判別が行われる（５０１，５０２）。
【００８１】
チャンネル間遅延調整回路２０４に対する遅延量の設定タイミングは、光ディスク装置１０の製造過程でも良いし、光ディスク装置１０のユーザーが光ディスク１１に情報を記録する際の記録開始直前または記録動作中、あるいは電源投入時でも良い。また、調整の頻度についても制限はない。
【００８２】
図８には、記録開始直前または記録途中で、チャンネル間遅延調整回路２０４に対する遅延量の設定を実施する場合の処理の流れが示される。
【００８３】
本例では、光ディスク装置１０のユーザーが光ディスク１１への情報記録（ライト）を開始しようとする際、又は情報記録途中で、チャンネル間遅延量調整の条件が成立したか否かの判別が、マイクロプロセッサ１４３において行われる（８０１）。チャンネル間遅延量調整の条件としては、例えば光ディスク装置１０内の温度が所定値に達したことが挙げられる。光ディスク装置１０内の温度は、光ディスク装置１０内に設けられた温度センサーによって検出することができる。上記ステップ８０１の判別において、チャンネル間遅延量調整の条件が成立した（Ｙｅｓ）と判断された場合には、チャンネル間遅延量調整結果がフラッシュメモリ１４４内に存在するか否かにかかわらず、図４に示される処理と同様にチャンネル間遅延量の調整が実施される（８０２）。そして、図５に示される場合と同様にチャンネル間遅延調整回路２０４に最適な遅延量が設定され（８０４）、高品質の記録が可能なレーザー光が発生される（８０５）。尚、上記ステップ８０１の判別において、チャンネル間遅延量調整の条件が成立していない（Ｎｏ）と判断された場合には、フラッシュメモリ１４４がアクセスされ、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在するか否かの判別が行われる（８０６）。この判別において、上記第１制御モードで得られた情報（チャンネル間遅延量調整結果）が存在する（Ｙｅｓ）と判断された場合には、当該情報が、フラッシュメモリ１４４から読み出されて（８０７）、チャンネル間遅延調整回路２０４に設定される（８０３）。
【００８４】
光ディスク装置１０内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じることが考えられるため、上記のように、光ディスク装置１０の内部温度が所定値に達した場合を検知してチャンネル間遅延量調整を行うことにより、光ディスク装置１０の信頼性の向上を図ることができる。
【００８５】
また、上記ステップ８０１の判別において、チャンネル間遅延量調整の条件が成立した（Ｙｅｓ）と判断された場合に、チャンネル間遅延量調整結果がフラッシュメモリ１４４内に存在するか否かにかかわらず、チャンネル間遅延量の調整が実施される（８０２）ようにしているのは、以下の理由による。
【００８６】
例えば光ディスク装置１０内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じた場合には、光ディスク装置１０内の温度上昇以前に収集されたチャンネル間遅延量調整情報を用いて、チャンネル間遅延調整回路２０４への遅延量設定を行っても適切なチャンネル間遅延調整を望めない。そこで、ディスクドライブ装置１０内の温度上昇に伴うデバイスの特性変化などの要因でライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を生じた場合には、チャンネル間遅延量調整結果がフラッシュメモリ１４４内に存在するか否かにかかわらず、チャンネル間遅延量の調整を実施し（８０２）、そこで新たなチャンネル間遅延量調整情報を収集するようにしている。これにより、ディスクドライブ装置１０内の温度上昇に起因するライトストラテジ信号のチャンネル間でのタイミングずれ（位相ずれ）を的確に補正することができる。
【００８７】
＜実施の形態２＞
実施の形態１では、チャンネル間の遅延量の調整をライトストラテジ信号の立ち上がりエッジで実施したが、ライトストラテジ信号の立ち上がりと立ち下りの両方のエッジで調整を行うようにしても良い。光ディスク装置１０の構成や、調整の流れについては、実施の形態１の場合と同様とされる。ただし、遅れ/進み判定回路３０４においては、パルス信号波形の立ち上がりと立ち下りの両方のエッジで位相比較が行われる。図９には、基準信号に比べて、比較対象とされる信号は、立ち上がり及び立ち下りの両エッジともに、位相が進んでる例が示される。伝送路での遅延が発生した場合においても、信号がハイレベルとなる期間（デューティ）はほとんど変化しないために、立ち上がりエッジか立ち下りエッジのどちらか一方で位相比較を行えば良いと考えられるが、ライトクロック信号の周波数が、さらに高速となった場合には、デューティのチャンネル間ずれを調整する必要が生ずる可能性がある。かかる場合には、実際に情報を記録する際のパルス信号波形の立ち上がりエッジと立ち下りエッジとも、最適となるチャンネル間遅延量を設定することで、デューティのチャンネル間ずれを低減することが可能となる。
【００８８】
また、必要に応じて立下りエッジのみで位相比較を行うことが可能であることは言うまでもない。
【００８９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９０】
例えば、実施の形態１では、マイクロプロセッサ１４３による第１制御モードにおいて、チャンネル間遅延量の変更の単位を（１／ｎ）Ｔとしているが、これに限定されない。例えばチャンネル間遅延量の変化量を実時間（ｎｓ）単位とすることができ、その場合には、より高い調整精度でチャンネル間遅延量の補正を行うことが可能となる。尚、光ディスク装置の基本的な構成や調整の流れについては実施の形態１の場合と同様である。
【００９１】
また、記録パルス生成回路２０３は、調整用ＮＲＺＩ信号が入力された場合、パワーレベルとは無関係の矩形のパルス信号を形成するようにしたが、要は位相比較を行うことができれば良く、上記矩形のパルス信号に限定されない。
【００９２】
さらに、チャンネル間遅延調整においては、レーザーダイオードドライバ３００に伝達さえるパルス信号に応じてレーザーダイオード３０７を発光させても良いし、マイクロプロセッサ１４３からの制御によりレーザーダイオード３０７の発光を禁止するようにしても良い。
【符号の説明】
【００９３】
１０  光ディスク装置
１１  光ディスク
１２  スピンドルモータ
１３  光ピックアップ
２４  システムＬＳＩ
１４２  ＲＡＭ
１４３  マイクロプロセッサ
１４４  フラッシュメモリ
１４５  位置制御回路
１４６  信号処理回路
１４７  モータ制御回路
２０１  エンコーダ
２０２  ライトストラテジ回路
２０３  記録パルス生成回路
２０４  チャンネル間遅延調整回路
２０６  端子
２０７  端子
２０８  柔軟性を有するケーブル
２０９  端子
２１０  端子
３００  レーザーダイオードドライバ
３０１  電流アンプ
３０２  デジタルアナログコンバータ
３０３  チャンネル選択回路
３０４  遅れ／進み判定回路
３０５  判定結果保持レジスタ
３０６  チャンネル間位相ずれ判定回路
３０７  レーザーダイオード
【図１】
2011159335.tif 000003
【図２】
2011159335.tif 000004
【図３】
2011159335.tif 000005
【図４】
2011159335.tif 000006
【図５】
2011159335.tif 000007
【図６】
2011159335.tif 000008
【図７】
2011159335.tif 000009
【図８】
2011159335.tif 000010
【図９】
2011159335.tif 000011