(57)【要約】【課題】植物工場用の光源や蛍光体励起用の光源として使用可能であり、かつ高圧ナトリウムランプや発光ダイオードよりも設備コストや消費電力を低減できる半導体レーザ素子及び半導体レーザアレイを提供する。【解決手段】互いに対向配置された一対の共振器面を有する半導体レーザ素子３０において、第１導電型の半導体基板１と、半導体基板１の下方に形成され、一対の共振器面から外部に向けて出射されるレーザ光Ｌａを発生すると共に半導体基板１に向けて自然放出光Ｌｂを発生する活性層５と、活性層５の下方に形成された第２導電型のリッジ１４と、リッジ１４に接続された第１の電極１９（２０）と、半導体基板１に接続された第２の電極２６と、を備え、自然放出光Ｌｂは、半導体基板１におけるリッジ１４が形成されている領域に対応する領域から外部に向けて出射される。【選択図】図１０
2011159673.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向配置された一対の共振器面を有する半導体レーザ素子において、
第１導電型の半導体基板と、
前記半導体基板の下方に形成され、前記一対の共振器面から外部に向けて出射されるレーザ光を発生すると共に前記半導体基板に向けて自然放出光を発生する活性層と、
前記活性層の下方に形成された第２導電型のリッジと、
前記リッジに接続された第１の電極と、
前記半導体基板に接続された第２の電極と、
を備え、
前記自然放出光は、前記半導体基板における前記リッジが形成されている領域に対応する領域から外部に向けて出射されることを特徴とする半導体レーザ素子。
【請求項２】
前記第２の電極は、前記リッジが形成されている領域に対応する領域に開口部を有することを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
前記第２の電極は、前記自然放出光を透過する透明電極であることを特徴とする請求項１記載の半導体レーザ素子。
【請求項４】
前記半導体基板は、前記リッジが形成されている領域に対応する領域に、前記活性層側に窪んだ凹部を有することを特徴とする請求項１記載の半導体レーザ素子。
【請求項５】
前記リッジは、前記凹部が形成されている領域に対応する領域を残して絶縁膜で覆われていることを特徴とする請求項４記載の半導体レーザ素子。
【請求項６】
前記活性層は、前記凹部が形成されている領域に対応する領域を残して無秩序化されていることを特徴とする請求項４記載の半導体レーザ素子。
【請求項７】
前記凹部には複数の突起物が形成されていることを特徴とする請求項４記載の半導体レーザ素子。
【請求項８】
請求項１〜７のいずれか１項記載の半導体レーザ素子が複数形成されていることを特徴とする半導体レーザアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、植物工場用の光源や蛍光体励起用の光源として使用可能な半導体レーザ素子及び半導体レーザアレイに関する。
【背景技術】
【０００２】
レタスやサラダ菜等の野菜は天候の影響を受けやすいため、安定した栽培が難しい。また北欧等の日照時間の短い地域では野菜が十分発育しない場合がある。これらを鑑みて最近では高圧ナトリウムランプを用いて人工の擬似太陽光を生成し、野菜等の植物を栽培する植物工場が注目されている。
しかしながら、高圧ナトリウムランプは単価が高く、使用寿命も短いため、植物工場用の光源としては最適とはいえない。
そこで、高圧ナトリウムランプに替わる別の植物工場用光源として発光ダイオードを用いる手段が例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１３１９０９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、発光ダイオードでは電力利用効率が３０％程度と低く、植物工場用の光源として用いるためには単位面積当たり多くの発光ダイオードが必要になるため、設備コストが高く、かつ消費電力が大きくなるため、さらなる改善が望まれる。
【０００５】
そこで、本発明は、植物工場用の光源や蛍光体励起用の光源として使用可能であり、かつ高圧ナトリウムランプや発光ダイオードよりも設備コストや消費電力を低減できる半導体レーザ素子及び半導体レーザアレイを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明は次の半導体レーザ素子及び半導体レーザアレイを提供する。
１）互いに対向配置された一対の共振器面を有する半導体レーザ素子において、第１導電型の半導体基板（１）と、前記半導体基板の下方に形成され、前記一対の共振器面から外部に向けて出射されるレーザ光（Ｌａ）を発生すると共に前記半導体基板に向けて自然放出光（Ｌｂ）を発生する活性層（５）と、前記活性層の下方に形成された第２導電型のリッジ（１４）と、前記リッジに接続された第１の電極（１９，２０）と、前記半導体基板に接続された第２の電極（２６）と、を備え、前記自然放出光は、前記半導体基板における前記リッジが形成されている領域に対応する領域から外部に向けて出射されることを特徴とする半導体レーザ素子（３０）。
２）前記第２の電極は、前記リッジが形成されている領域に対応する領域に開口部を有することを特徴とする１）記載の半導体レーザ素子。
３）前記第２の電極は、前記自然放出光を透過する透明電極（６１）であることを特徴とする１）記載の半導体レーザ素子。
４）前記半導体基板は、前記リッジが形成されている領域に対応する領域に、前記活性層側に窪んだ凹部（２３，４１）を有することを特徴とする１）記載の半導体レーザ素子。
５）前記リッジは、前記凹部が形成されている領域に対応する領域を残して絶縁膜（１７）で覆われていることを特徴とする４）記載の半導体レーザ素子。
６）前記活性層は、前記凹部が形成されている領域に対応する領域を残して無秩序化されていることを特徴とする４）記載の半導体レーザ素子。
７）前記凹部には複数の突起物（１４１）が形成されていることを特徴とする４）記載の半導体レーザ素子。
８）１）〜７）のいずれかの半導体レーザ素子が複数形成されていることを特徴とする半導体レーザアレイ。
【発明の効果】
【０００７】
本発明によれば、植物工場用の光源や蛍光体励起用の光源として使用可能であり、かつ高圧ナトリウムランプや発光ダイオードよりも設備コストや消費電力を低減できるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の半導体レーザ素子の実施例１（Ａ１工程）を説明するための模式的断面図である。
【図２】本発明の半導体レーザ素子の実施例１（Ａ２工程）を説明するための模式的断面図である。
【図３】本発明の半導体レーザ素子の実施例１（Ａ３工程）を説明するための模式的断面図である。
【図４】本発明の半導体レーザ素子の実施例１（Ａ４工程）を説明するための模式的断面図である。
【図５】本発明の半導体レーザ素子の実施例１（Ａ５工程）を説明するための模式的断面図である。
【図６】本発明の半導体レーザ素子の実施例１（Ａ６工程）を説明するための模式的断面図である。
【図７】本発明の半導体レーザ素子の実施例１（Ａ７工程）を説明するための模式的断面図である。
【図８】本発明の半導体レーザ素子の実施例１（Ａ８工程）を説明するための模式的断面図である。
【図９】本発明の半導体レーザ素子の実施例１（Ａ９工程）を説明するための模式的断面図である。
【図１０】本発明の半導体レーザ素子の実施例１を説明するための模式的斜視図である。
【図１１】実施例の半導体レーザ素子のＩ−Ｖ特性及び光出力特性を示した模式図である。
【図１２】本発明の半導体レーザ素子の実施例２を説明するための模式的斜視図である。
【図１３】本発明の半導体レーザ素子の実施例２（Ｂ１工程）を説明するための模式的断面図である。
【図１４】本発明の半導体レーザ素子の実施例２（Ｂ２工程）を説明するための模式的断面図である。
【図１５】本発明の半導体レーザ素子の実施例２（Ｂ３工程）を説明するための模式的断面図である。
【図１６】本発明の半導体レーザ素子の実施例２（Ｂ４工程）を説明するための模式的断面図である。
【図１７】本発明の半導体レーザ素子の実施例３を説明するための模式的斜視図である。
【図１８】本発明の半導体レーザ素子の実施例３（Ｃ１工程）を説明するための模式的断面図である。
【図１９】本発明の半導体レーザ素子の実施例３（Ｃ２工程）を説明するための模式的断面図である。
【図２０】本発明の半導体レーザ素子の実施例３（Ｃ３工程）を説明するための模式的断面図である。
【図２１】本発明の半導体レーザ素子の実施例３（Ｃ４工程）を説明するための模式的断面図である。
【図２２】本発明の半導体レーザ素子の実施例３（Ｃ５工程）を説明するための模式的断面図である。
【図２３】本発明の半導体レーザ素子の実施例３（Ｃ６工程）を説明するための模式的断面図である。
【図２４】本発明の半導体レーザ素子の実施例３（Ｃ７工程）を説明するための模式的断面図である。
【図２５】本発明の半導体レーザ素子の実施例３（Ｃ８工程）を説明するための模式的断面図である。
【図２６】本発明の半導体レーザ素子の実施例３（Ｃ９工程）を説明するための模式的断面図である。
【図２７】本発明の半導体レーザ素子の実施例３（Ｃ１０工程）を説明するための模式的断面図である。
【図２８】本発明の半導体レーザ素子の実施例３（Ｃ１１工程）を説明するための模式的断面図である。
【図２９】本発明の半導体レーザ素子の実施例４を説明するための模式的斜視図である。
【図３０】本発明の半導体レーザ素子の実施例５を説明するための模式的斜視図である。
【図３１】本発明の半導体レーザ素子の実施例５（Ｅ２工程）を説明するための模式的断面図である。
【図３２】本発明の半導体レーザ素子の実施例５（Ｅ３工程）を説明するための模式的断面図である。
【図３３】本発明の半導体レーザ素子の実施例５（Ｅ４工程）を説明するための模式的断面図である。
【図３４】本発明の半導体レーザ素子の実施例６を説明するための模式的斜視図である。
【図３５】本発明の半導体レーザ素子の実施例７を説明するための模式的斜視図である。
【図３６】本発明の半導体レーザ素子の実施例８を説明するための模式的斜視図である。
【図３７】本発明の半導体レーザ素子の実施例９（Ｆ１工程）を説明するための模式的断面図である。
【図３８】本発明の半導体レーザ素子の実施例９（Ｆ２工程）を説明するための模式的断面図である。
【図３９】本発明の半導体レーザ素子の実施例９（Ｆ３工程）を説明するための模式的断面図である。
【図４０】本発明の半導体レーザ素子の実施例９（Ｆ４工程）を説明するための模式的断面図である。
【図４１】本発明の半導体レーザ素子の実施例９（Ｆ５工程）を説明するための模式的断面図である。
【図４２】本発明の半導体レーザ素子の実施例９（Ｆ６工程）を説明するための模式的断面図である。
【図４３】本発明の半導体レーザ素子の実施例９を説明するための模式的斜視図である。
【図４４】本発明の半導体レーザ素子の実施例１０を説明するための模式的斜視図である。
【図４５】本発明の半導体レーザ素子の実施例１０（Ｇ２工程）を説明するための模式的断面図である。
【図４６】本発明の半導体レーザ素子の実施例１０（Ｇ３工程）を説明するための模式的断面図である。
【図４７】本発明の半導体レーザ素子の実施例１０（Ｇ４工程）を説明するための模式的断面図である。
【図４８】本発明の半導体レーザ素子の実施例１１を説明するための模式的斜視図である。
【図４９】本発明の半導体レーザ素子の実施例１１（Ｈ２工程）を説明するための模式的断面図である。
【図５０】本発明の半導体レーザ素子の実施例１１（Ｈ３工程）を説明するための模式的断面図である。
【図５１】本発明の半導体レーザ素子の実施例１１（Ｈ４工程）を説明するための模式的断面図である。
【図５２】本発明の半導体レーザ素子の実施例１１（Ｈ５工程）を説明するための模式的断面図である。
【図５３】本発明の半導体レーザ素子の実施例１１（Ｈ６工程）を説明するための模式的断面図である。
【図５４】実施例１１の半導体レーザ素子における活性層及びその近傍の光強度分布を示す図である。
【図５５】本発明の半導体レーザアレイの実施例（実施例１２）を説明するための模式的斜視図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態を、実施例１〜１２により図１〜図５５を用いて説明する。
通常、半導体レーザ素子は１つの半導体ウエハから一度に複数形成されるが、図１〜図１０，図１２〜図５３，及び図５５では、説明をわかりやすくするために便宜上、工程の初めから１つの半導体レーザ素子についてのみ示すこととする。
【００１０】
＜実施例１＞
本発明の半導体レーザ素子の実施例１について図１〜図１１を用いて説明する。
【００１１】
［Ａ１工程］（図１参照）
互いに対向する一対の面１ａ，１ｂを有するｎ型の半導体基板１の一方の面１ａ上に、ｎ型のバッファ層２、ｎ型の耐酸化層３、ｎ型のクラッド層４、ノンドープＭＱＷ活性層（以下、活性層と称す）５、ｐ型のクラッド層６、ｐ型のエッチングストップ層７、ｐ型のクラッド層８、ｐ型の障壁緩和層９、及びｐ型のコンタクト層１０を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて順次形成する。
ｎ型のクラッド層４、活性層５、及びｐ型のクラッド層６によってダブルヘテロ構造が形成されている。
【００１２】
実施例１ではｎ型の半導体基板１としてｎ型のＧａＡｓ（ガリウム砒素）ウエハを用いた。半導体基板１は、活性層５よりもバンドギャップエネルギーが小さいので活性層５で発生した自然放出光Ｌｂ（詳細は後述する）を吸収してしまう。
【００１３】
また、実施例１では、ｎ型のバッファ層２として、ｎ型ドーパントであるＳｉ（シリコン）のドーパント濃度が１×１０18ｃｍ-3であるＧａＡｓ層を形成した。バッファ層２は、活性層５よりもバンドギャップエネルギーが小さいので活性層５で発生した自然放出光Ｌｂを吸収してしまう。
【００１４】
また、実施例１では、ｎ型の耐酸化層３として、Ｓｉのドーパント濃度が１×１０18ｃｍ-3であるＧａ0.56Ｉｎ0.44Ｐ（ガリウム インジウム リン）層を形成した。耐酸化層３は、活性層５よりもバンドギャップエネルギーが大きいので活性層５で発生した自然放出光Ｌｂを透過する。また、ｎ型の耐酸化層３としてＧａＩｎＰの他にＧａＰ（ガリウムリン）を用いることができる。
【００１５】
また、実施例１では、ｎ型のクラッド層４として、Ｓｉのドーパント濃度が１×１０18ｃｍ-3である（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ（アルミニウム ガリウム インジウム リン）層を形成した。クラッド層４は、活性層５よりもバンドギャップエネルギーが大きいので活性層５で発生した自然放出光Ｌｂを透過する。また、ｎ型のクラッド層４としてＡｌＧａＩｎＰの他にＡｌＩｎＰ（アルミニウム インジウム リン）層を用いることができる。
【００１６】
また、実施例１では、活性層５を、ノンドープＩｎ0.53Ｇａ0.47Ｐウエル層とノンドープ（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバリア層とが交互に積層された二重量子井戸構造を有する構成とした。
【００１７】
また、実施例１では、ｐ型のクラッド層６として、ｐ型ドーパントであるＺｎ（亜鉛）のドーパント濃度が５×１０17ｃｍ-3である（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層を形成した。クラッド層６は、活性層５よりもバンドギャップエネルギーが大きいので活性層５で発生した自然放出光Ｌｂを透過する。また、ｐ型のクラッド層６としてＡｌＧａＩｎＰの他にＡｌＩｎＰを用いることができる。
【００１８】
また、実施例１では、ｐ型のエッチングストップ層７として、Ｚｎのドーパント濃度が１×１０18ｃｍ-3であるＧａ0.56Ｉｎ0.44Ｐ層を形成した。エッチングストップ層７は、活性層５よりもバンドギャップエネルギーが大きいので活性層５で発生した自然放出光Ｌｂを透過する。
【００１９】
また、実施例１では、ｐ型のクラッド層８として、Ｚｎのドーパント濃度が１×１０18ｃｍ-3である（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層を形成した。クラッド層８は、活性層５よりもバンドギャップエネルギーが大きいので活性層５で発生した自然放出光Ｌｂを透過する。また、ｐ型のクラッド層８としてＡｌＧａＩｎＰの他にＡｌＩｎＰを用いることができる。
【００２０】
また、実施例１では、ｐ型の障壁緩和層９として、Ｚｎのドーパント濃度が２×１０18ｃｍ-3であるＧａ0.5Ｉｎ0.5Ｐ層を形成した。障壁緩和層９は、バンドギャップエネルギーが活性層５とほぼ等しいので活性層５で発生した自然放出光Ｌｂを吸収してしまう。そのため、障壁緩和層９を、クラッド層８およびコンタクト層１０とのオーミックコンタクトが取れる範囲で、できるだけ薄くすることが望ましい。
【００２１】
また、実施例１では、ｐ型のコンタクト層１０として、Ｚｎのドーパント濃度が１×１０19ｃｍ-3以上であるＧａＡｓ層を形成した。コンタクト層１０は、活性層５よりもバンドギャップエネルギーが小さいので活性層５で発生した自然放出光Ｌｂを吸収してしまう。そのため、コンタクト層１０を、後述するＰ側電極１９とのオーミックコンタクトが取れる範囲で、できるだけ薄くすることが望ましい。
【００２２】
［Ａ２工程］（図２参照）
コンタクト層１０上にＳｉＯ2（二酸化シリコン）膜１２を、例えばスパッタリング法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化する。
【００２３】
［Ａ３工程］（図３参照）
パターン化されたＳｉＯ2膜１２をエッチングマスクとして、ＳｉＯ2膜１２が形成されていない領域のコンタクト層１０、障壁緩和層９、及びクラッド層８を、例えばドライエッチングとウェットエッチングとを順次行って除去する。
上記ウェットエッチングに用いるエッチャントは、エッチングストップ層７に対するエッチング速度がクラッド層８に対するエッチング速度よりも非常に遅いので、上記ウェットエッチングをエッチングストップ層７で容易に停止させることができる。
例えば上記エッチャントとして硫酸を用いることができる。
上記エッチングにより、クラッド層８、障壁緩和層９、及びコンタクト層１０を含むストライプ状のｐ型のリッジ１４と、リッジ１４の両側に形成され、エッチングストップ層７が露出したストライプ状の溝部１５と、が形成される。
【００２４】
［Ａ４工程］（図４参照）
まず、ＳｉＯ2膜１２を例えばフッ酸系のエッチャントを用いて除去する。
次に、リッジ１４、溝部１５、及びリッジ１４以外の領域のコンタクト層１０に亘って、絶縁膜１７を例えばプラズマＣＶＤ法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化し、リッジ１４におけるコンタクト層１０を露出させる。
実施例１では、絶縁膜１７としてＳｉＯ2膜を形成した。
【００２５】
［Ａ５工程］（図５参照）
絶縁膜１７上、及び露出したコンタクト層１０上に、Ｔｉ（チタン）、Ｐｔ（白金）、及びＡｕ（金）を主成分とするＰ側電極１９を例えばスパッタリング法を用いて形成する。
さらに、Ｐ側電極１９をめっき導電膜として電気めっきを行い、Ｐ側電極１９上にＡｕを主成分とするＰ側めっき電極２０を形成する。
【００２６】
［Ａ６工程］（図６参照）
半導体基板１の他方の面１ｂ上（図６における下側）に、ＳｉＯ2膜２２を、例えばスパッタリング法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化する。
【００２７】
［Ａ７工程］（図７参照）
パターン化されたＳｉＯ2膜２２をエッチングマスクとして、ＳｉＯ2膜２２が形成されていない領域の半導体基板１及びバッファ層２を、例えばドライエッチングとウェットエッチングとを順次行って除去する。
上記ウェットエッチングに用いるエッチャントは、耐酸化層３に対するエッチング速度がバッファ層２に対するエッチング速度よりも非常に遅いので、上記ウェットエッチングを耐酸化層３で容易に停止させることができる。
例えば上記エッチャントとしてアンモニア過酸化水素水溶液を用いることができる。
上記エッチングにより、半導体基板１及びバッファ層２における、リッジ１４が形成されている領域に対応する領域を含む領域に、耐酸化層３が露出した溝状の凹部２３が形成される。
【００２８】
［Ａ８工程］（図８参照）
まず、ＳｉＯ2膜２２を例えばフッ酸系のエッチャントを用いて除去する。
次に、凹部２３の内周面を覆うようにパターン化されたレジスト膜２５を形成し、さらに半導体基板１の他方の面１ｂ上に、ＡｕＧｅ（金ゲルマニウム）、Ｎｉ（ニッケル）、及びＡｕを主成分とするｎ側電極２６を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極２６はレジスト膜２５上にも形成されるが、レジスト膜２５上のｎ側電極２６と半導体基板１上のｎ側電極２６とは、レジスト膜２５の段差によって互いに分離して形成される。
【００２９】
［Ａ９工程］（図９参照）
レジスト膜２５（図８参照）を所定の剥離液を用いて除去することにより、レジスト膜２５上のｎ側電極２６もレジスト膜２５と共に除去され、半導体基板１上のｎ側電極２６のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１９とコンタクト層１０とがオーミックコンタクトし、ｎ側電極２６と半導体基板１とがオーミックコンタクトする。
【００３０】
その後、上述のＡ１工程〜Ａ９工程を経た半導体基板１を素子毎に分断することにより、図１０に示す半導体レーザ素子３０が一度に複数得られる。
図１０において、半導体レーザ素子３０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
なお、図１０は、説明をわかりやすくするために、図１〜図９とは上下を逆にして示している。
【００３１】
ここで、実施例１の半導体レーザ素子３０を例えば植物工場用等の光源として用いる場合について、図１０と共に図１１を用いて説明する。
図１１（ａ）の太点線は一般的な発光ダイオード（ＬＥＤ）素子のＩ（電流）−Ｖ（電圧）特性を模式的に示したものである。
図１１（ｂ）の太点線は一般的な半導体レーザ素子のＩ（電流）−Ｖ（電圧）特性を模式的に示したものである。
図１１（ｃ）の太点線は実施例１の半導体レーザ素子のＩ（電流）−Ｖ（電圧）特性を模式的に示したものである。
図１１（ｄ）は、図１１（ｂ）に示す一般的な半導体レーザ素子と図１１（ｃ）に示す実施例１の半導体レーザ素子の光出力特性をそれぞれ模式的に示したものである。
【００３２】
図１１（ａ）と図１１（ｂ）を比較すると、発光ダイオード素子は、半導体レーザ素子に比べて低い電流でも発光するものの、電力利用効率が低い（およそ３０％）ため、植物工場用等の光源として用いる場合には単位面積当たり多くの発光ダイオード素子が必要になる。このため、設備コストが高くなったり、消費電力が大きくなってしまう。
一方、半導体レーザ素子は、発光ダイオード素子に比べて電力利用効率が高い（およそ７４％）が、発振閾値よりも低い電流ではレーザ発振せず、かつ発振閾値よりも低い電流でＬＥＤ発光した自然放出光は半導体基板やバッファ層等で吸収されたり、半導体基板上に形成された電極によって遮光されてしまう。このため、発振閾値未満の範囲では消費電力のほとんどは発光に寄与しない熱に変換されてしまう。そのため、素子の発熱により、素子の最高出力値が低下したり寿命が短くなるといった問題を有する。
【００３３】
これら素子に対して、図１０に示すように、実施例１の半導体レーザ素子３０では、活性層５のリッジ１４に対応する領域で発生した自然放出光（ＬＥＤ発光）Ｌｂは、自然放出光Ｌｂを吸収する半導体基板１及びバッファ層２が上記領域を含んで除去されているため、半導体基板１及びバッファ層２が除去された溝状の凹部２３から外部に向けて効率的に照射される。
また、実施例１の半導体レーザ素子３０では、溝状の凹部２３が形成されている領域では、クラッド層４が耐酸化層３で覆われているため、クラッド層４の大気による酸化を防止することができる。クラッド層４の酸化が進行すると、界面での非発光再結合の増加により光の取り出し効率が低下するといった問題が発生する場合がある。
【００３４】
従って、図１１（ｃ）に示すように、実施例１の半導体レーザ素子３０（図１０参照）におけるＰ側めっき電極２０からｎ側電極２６に向けて外部から電流を供給することにより、発振閾値よりも低い電流範囲では、活性層５のリッジ１４に対応する領域で発生した自然放出光Ｌｂが、溝状の凹部２３から外部に向けて効率的に照射され、また、発振閾値以上の電流範囲では、自然放出光Ｌｂに加えて、レーザ発光したレーザ光Ｌａが一対の共振器面（図１０における紙面手前側の面及び紙面奥側の面）から外部に向けて照射される。
【００３５】
また、図１１（ｃ）に示すように、実施例１の半導体レーザ素子３０は、図１１（ｂ）に示す一般的な半導体レーザ素子に比べて半導体基板やバッファ層への自然放出光の吸収量が低減されるため、素子の発熱を低減することができる。
これにより、図１１（ｄ）に示すように、熱飽和レベルが改善され、素子の光出力の最大出力値を向上させることができる。
【００３６】
＜実施例２＞
本発明の半導体レーザ素子の実施例２について図１２〜図１６を用いて説明する。なお、前述した実施例１と同じ構成部については説明をわかりやすくするために実施例１と同じ符号を付して説明する。
【００３７】
まず、実施例２の半導体レーザ素子４０の構成について図１２を用いて説明する。図１２（ａ）は実施例２の半導体レーザ素子４０の模式的外観斜視図である。図１２（ｂ）は図１２（ａ）のＡ−Ａ線における模式的断面図である。図１２（ｃ）は図１２（ａ）のＢ−Ｂ線における模式的断面図である。図１２（ｄ）は図１２（ａ）のＣ−Ｃ線における模式的断面図である。
【００３８】
実施例１の半導体レーザ素子３０（図１０参照）は、凹部２３が溝状であったのに対し、図１２に示すように、実施例２の半導体レーザ素子４０は、耐酸化層３を露出させる凹部４１が、リッジ１４が形成されている領域に対応する領域に複数（図１２では３つ）形成されている点が第１の相違点である。
【００３９】
また、実施例１の半導体レーザ素子３０（図１０参照）では、絶縁膜１７を、リッジ１４が延在する方向に沿ってコンタクト層１０が露出するようにパターン化したのに対し、実施例２の半導体レーザ素子４０は、凹部４１が形成されている領域に対応する領域のみコンタクト層１０が露出するようにパターン化した点が第２の相違点である。
【００４０】
上述した第１及び第２の相違点以外は実施例１の構成と同じである。
【００４１】
次に、実施例２の半導体レーザ素子４０の製造方法について、図１３〜図１６を用いて説明する。図１３〜図１６における（ｂ）〜（ｄ）は、図１２における（ｂ）〜（ｄ）にそれぞれ対応している。なお、図１３〜図１６は、説明をわかりやすくするために図１２とは上下を逆にして示している。
【００４２】
［Ｂ１工程］（図１３参照）
まず、実施例１のＡ１工程〜Ａ３工程（図１〜図３参照）と同様の工程を行う。
次に、ＳｉＯ2膜１２（図３参照）を例えばフッ酸系のエッチャントを用いて除去する。
その後、リッジ１４、溝部１５、及びリッジ１４以外の領域のコンタクト層１０を覆うように、絶縁膜４２を、例えばスパッタリング法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化してリッジ１４の所定の領域におけるコンタクト層１０を露出させる。
図１３（ｂ）はリッジ１４の所定の領域におけるコンタクト層１０が露出した状態を示す。図１３（ｃ）はリッジ１４の所定の領域以外の領域であり、リッジ１４におけるコンタクト層１０が絶縁膜４２で覆われている状態を示す。図１３（ｄ）はリッジ１４におけるコンタクト層１０が露出した所定の領域と、コンタクト層１０が絶縁膜４２で覆われている所定の領域以外の領域とが混在した状態を示す。
実施例１では、絶縁膜４２としてＳｉＯ2膜を形成した。
【００４３】
［Ｂ２工程］（図１４参照）
実施例１のＡ４工程と同様の工程を行って、絶縁膜４２上、及び露出したコンタクト層１０上に、Ｐ側電極１９を例えばスパッタリング法を用いて形成する。
さらに、Ｐ側電極１９をめっき導電膜として電気めっきを行い、Ｐ側電極１９上にＰ側めっき電極２０を形成する。
【００４４】
［Ｂ３工程］（図１５参照）
まず、半導体基板１の他方の面１ｂ上（図１５における下側）に、ＳｉＯ2膜４５を、例えばスパッタリング法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化する。
パターン化されたＳｉＯ2膜４５は、絶縁膜４２が形成されている領域に対応するように形成されている。
【００４５】
次に、パターン化されたＳｉＯ2膜４５をエッチングマスクとして、ＳｉＯ2膜４５が形成されていない領域の半導体基板１及びバッファ層２を、例えばドライエッチングとウェットエッチングとを順次行って除去する。
上記ウェットエッチングに用いるエッチャントは、耐酸化層３に対するエッチング速度がバッファ層２に対するエッチング速度よりも非常に遅いので、上記ウェットエッチングを耐酸化層３で容易に停止させることができる。
例えば上記エッチャントとして硫酸を用いることができる。
上記エッチングにより、リッジ１４が形成されている領域に対応する領域を含む領域に、耐酸化層３が露出した複数の凹部４１が形成される。
【００４６】
［Ｂ４工程］（図１６参照）
まず、ＳｉＯ2膜４５（図１５参照）を例えばフッ酸系のエッチャントを用いて除去する。
次に、凹部４１の内周面を覆うようにパターン化されたレジスト膜４７を形成し、さらに半導体基板１の他方の面１ｂ上に、ＡｕＧｅ（金ゲルマニウム）、Ｎｉ（ニッケル）、及びＡｕを主成分とするｎ側電極４３を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極４３はレジスト膜４７上にも形成されるが、レジスト膜４７上のｎ側電極４３と半導体基板１上のｎ側電極４３とは、レジスト膜４７の段差によって互いに分離して形成される。
【００４７】
［Ｂ５工程］（図１２参照）
レジスト膜４７（図１６参照）を所定の剥離液を用いて除去することにより、レジスト膜４７上のｎ側電極４３もレジスト膜４７と共に除去され、半導体基板１上のｎ側電極４３のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１９とコンタクト層１０とがオーミックコンタクトし、ｎ側電極４３と半導体基板１とがオーミックコンタクトする。
【００４８】
その後、上述のＢ１工程〜Ｂ５工程を経た半導体基板１を、Ｂ３工程で半導体基板１及びバッファ層２を残した領域で素子毎に分断することにより、図１２に示した半導体レーザ素子４０が一度に複数得られる。
図１２（ａ）において、半導体レーザ素子４０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
【００４９】
実施例２の半導体レーザ素子４０は、実施例１の半導体レーザ素子３０に比べて、Ｂ１工程〜Ｂ５工程を経た半導体基板１を素子毎に分断する際に、分断箇所に半導体基板１及びバッファ層２が存在しているため、分断時に発生する応力に対して機械的強度が強い。そのため、分断時に生じる素子破壊の発生率を実施例１よりも低減することができる。
【００５０】
また、実施例２の半導体レーザ素子４０は、半導体基板１及びバッファ層２が存在している領域に対応する領域に絶縁膜４２が形成されているため、活性層５における複数の凹部４１が形成されている領域に対応する領域のみ、自然放出光Ｌｂが発生し、この自然放出光Ｌｂを複数の凹部４１から外部に向けて効率よく照射することができる。
【００５１】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例２の半導体レーザ素子４０を例えば植物工場用等の光源として用いることができる。
【００５２】
＜実施例３＞
本発明の半導体レーザ素子の実施例３について図１７〜図２８を用いて説明する。なお、前述した実施例１及び２と同じ構成部については説明をわかりやすくするために実施例１及び２と同じ符号を付して説明する。
【００５３】
まず、実施例３の半導体レーザ素子５０の構成について図１７を用いて説明する。図１７（ａ）は実施例３の半導体レーザ素子５０の模式的外観斜視図である。図１７（ｂ）は図１７（ａ）のＡ−Ａ線における模式的断面図である。図１７（ｃ）は図１７（ａ）のＢ−Ｂ線における模式的断面図である。図１７（ｄ）は図１７（ａ）のＣ−Ｃ線における模式的断面図である。
【００５４】
実施例２の半導体レーザ素子４０（図１２参照）では、凹部４１が形成されている領域に対応する領域以外の領域に、コンタクト層１０を覆うように絶縁膜１７を形成したのに対し、図１７に示すように、実施例３の半導体レーザ素子５０では、凹部５８が形成されている領域に対応する領域以外の領域であって、ｐ型の障壁緩和層９の表面（図１７では下側の面）からクラッド層４の途中までの深さ領域を無秩序化する点が相違する。
【００５５】
上述した相違点以外は実施例２の構成と同じである。
【００５６】
次に、実施例３の半導体レーザ素子５０の製造方法について、図１８〜図２８を用いて説明する。図１８〜図２８における（ｂ）〜（ｄ）は、図１７における（ｂ）〜（ｄ）にそれぞれ対応している。なお、図１８〜図２８は、説明をわかりやすくするために図１７とは上下を逆にして示している。
【００５７】
［Ｃ１工程］（図１８参照）
まず、実施例１のＡ１工程と同様の工程を行う。
次に、コンタクト層１０上における上述した無秩序化する領域以外の領域にパターン化されたレジスト膜５１を例えばフォトリソグラフィー法を用いて形成する。
【００５８】
［Ｃ２工程］（図１９参照）
レジスト膜５１をエッチングマスクとして、レジスト膜５１で覆われていない領域、即ち無秩序化する領域におけるコンタクト層１０を例えばウェットエッチングで除去し、無秩序化する領域の障壁緩和層９を露出させる。コンタクト層１０を除去する理由は、後述する活性層５を無秩序化するためのＺｎ拡散において、コンタクト層が残っていた場合にＺｎの拡散制御が難しくなるためである。
【００５９】
［Ｃ３工程］（図２０参照）
露出した障壁緩和層９上に、例えばＲＦスパッタリング法を用いてＺｎＯ（酸化亜鉛）膜５２を形成する。このとき、ＺｎＯ膜５２はレジスト膜５１上にも形成されるが、レジスト膜５１上のＺｎＯ膜５２と障壁緩和層９上のＺｎＯ膜５２とは、レジスト膜５１の段差によって互いに分離して形成される。
【００６０】
［Ｃ４工程］（図２１参照）
まず、レジスト膜５１（図２０参照）を所定の剥離液を用いて除去することにより、レジスト膜５１上のＺｎＯ膜５２もレジスト膜５１と共に除去され、障壁緩和層９上のＺｎＯ膜５２のみが残る。この方法は一般的にリフトオフ法と称される。
次に、ＺｎＯ膜５２上、及びレジスト膜５１が除去されて露出したコンタクト層１０上に、例えばＲＦスパッタリング法を用いて拡散カバー層５３を形成する。
実施例３では、拡散カバー層５３としてＳｉＯ2膜を形成した。
【００６１】
［Ｃ５工程］（図２２参照）
Ｃ４工程を経た半導体基板１に熱処理を施し、ＺｎＯ膜５２中のＺｎ（亜鉛）を、ＺｎＯ膜５２が形成されている領域における、障壁緩和層９の表面（図２２における上側の面）からクラッド層４の途中までの深さ領域に拡散させ、活性層５を無秩序化（混晶化）する。
【００６２】
［Ｃ６工程］（図２３参照）
拡散カバー層５３及びＺｎＯ膜５２（図２２参照）を除去する。
拡散カバー層５３（ＳｉＯ2膜）及びＺｎＯ膜５２は例えばフッ酸系のエッチング液で除去することができる。
【００６３】
［Ｃ７工程］（図２４参照）
実施例１のＡ２工程及びＡ３工程と同様の工程を行い、ＳｉＯ2膜１２をエッチングマスクとして、ストライプ状でｐ型のリッジ５４と、リッジ５４の両側に形成され、エッチングストップ層７が露出した溝部５５と、を形成する。
実施例３のリッジ５４は、活性層５が無秩序化されている領域ではクラッド層８及び障壁緩和層９を有して構成され、活性層５が無秩序化されていない領域ではクラッド層８、障壁緩和層９及びコンタクト層１０を有して構成されている。
【００６４】
［Ｃ８工程］（図２５参照）
まず、実施例１のＡ４工程と同様に、ＳｉＯ2膜１２を例えばフッ酸系のエッチャントを用いて除去する。
次に、リッジ５４、溝部５５、及びリッジ５４以外の領域の露出している障壁緩和層９及びコンタクト層１０に亘って、絶縁膜５７を、例えばプラズマＣＶＤ法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化してリッジ５４におけるコンタクト層１０を露出させる。
実施例３では、絶縁膜５７としてＳｉＯ2膜を形成した。
実施例３では、リッジ５４において、コンタクト層１０が存在している領域ではリッジ５４が露出しており、コンタクト層１０が存在していない領域、即ち活性層５が無秩序化されている領域ではリッジ５４が絶縁膜５７で覆われている。
【００６５】
［Ｃ９工程］（図２６参照）
実施例１のＡ５工程と同様の工程を行って、絶縁膜５７上、及び露出したコンタクト層１０上に、Ｐ側電極１９を例えばスパッタリング法を用いて形成する。
さらに、Ｐ側電極１９をめっき導電膜として電気めっきを行い、Ｐ側電極１９上にＰ側めっき電極２０を形成する。
【００６６】
［Ｃ１０工程］（図２７参照）
実施例２のＢ３工程と同様の工程を行って、絶縁膜５７が形成されている領域に対応するように、半導体基板１の他方の面１ｂ上（図２７における下側）に、パターン化されたＳｉＯ2膜４５を形成する。
【００６７】
さらに、実施例２のＢ３工程と同様の工程を行って、パターン化されたＳｉＯ2膜４５をエッチングマスクとして、ＳｉＯ2膜４５が形成されていない領域の半導体基板１及びバッファ層２を、例えばドライエッチングとウェットエッチングとを順次行って除去する。
上記エッチングにより、リッジ５４が形成されている領域に対応する領域を含む領域であって、かつ活性層５が無秩序化されていない領域に対応する領域に、耐酸化層３が露出した複数の凹部５８が形成される。
【００６８】
［Ｃ１１工程］（図２８参照）
まず、実施例２のＢ４工程と同様の工程を行って、ＳｉＯ2膜４５（図２７参照）を例えばフッ酸系のエッチャントを用いて除去する。
さらに、実施例２のＢ４工程と同様の工程を行って、凹部５８の内周面を覆うようにパターン化されたレジスト膜４７を形成し、さらに半導体基板１の他方の面１ｂ上に、ｎ側電極４３を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極４３はレジスト膜４７上にも形成されるが、レジスト膜４７上のｎ側電極４３と半導体基板１上のｎ側電極４３とは、レジスト膜４７の段差によって互いに分離して形成される。
【００６９】
［Ｃ１２工程］（図１７参照）
実施例２のＢ５工程と同様の工程を行って、レジスト膜４７（図２８参照）を所定の剥離液を用いて除去することにより、レジスト膜４７上のｎ側電極４３もレジスト膜４７と共に除去され、半導体基板１上のｎ側電極４３のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１９とコンタクト層１０とがオーミックコンタクトし、ｎ側電極４３と半導体基板１とがオーミックコンタクトする。
【００７０】
その後、上述のＣ１工程〜Ｃ１２工程を経た半導体基板１を、Ｃ１０工程で半導体基板１及びバッファ層２を残した領域で素子毎に分断することにより、図１７に示した半導体レーザ素子５０が一度に複数得られる。
図１７（ａ）において、半導体レーザ素子５０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
【００７１】
実施例３の半導体レーザ素子５０は、実施例２の半導体レーザ素子４０に比べて、凹部５８が形成されていない領域における活性層５が無秩序化（混晶化）されているため、無秩序化されている領域の活性層５に電流が流れないので、活性層５における複数の凹部５８が形成されている領域に対応する領域のみに電流を集中的に流すことができる。そして、電流が集中的に流れる領域には複数の凹部５８が形成されているため、活性層５で発生した自然放出光Ｌｂを外部に向けて効率よく照射することができる。
【００７２】
また、実施例３の半導体レーザ素子５０は、実施例２の半導体レーザ素子４０に比べて、無秩序化されている領域が自然放出光Ｌｂに対して光透過性を有するため、自然放出光Ｌｂの取出し効率を実施例２よりもさらに向上させることができる。
【００７３】
また、実施例３の半導体レーザ素子５０は、実施例２の半導体レーザ素子４０に比べて、一対の共振器面を含む領域が無秩序化されているため、ＣＯＤ（catastrophic optical damage：壊滅的光学損傷）を抑制することができる。
【００７４】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例３の半導体レーザ素子５０を例えば植物工場用等の光源として用いることができる。
【００７５】
＜実施例４＞
本発明の半導体レーザ素子の実施例４について図２９を用いて説明する。なお、前述した実施例１〜３と同じ構成部については説明をわかりやすくするために実施例１〜３と同じ符号を付して説明する。
【００７６】
実施例１の半導体レーザ素子３０（図１０参照）では、半導体基板１の他方の面１ｂのみにＡｕＧｅ、Ｎｉ、及びＡｕを主成分とするｎ側電極２６を形成したのに対し、図２９に示すように、実施例４の半導体レーザ素子６０では、半導体基板１の他方の面１ｂ及び溝状の凹部２３に光透過性を有するｎ側透明電極６１を形成した点が相違する。
【００７７】
次に、実施例４の半導体レーザ素子６０の製造方法について図１〜図７及び図２９を用いて説明する。
【００７８】
［Ｄ１工程］（図１〜図７参照）
実施例１のＡ１工程〜Ａ７工程と同様の工程を行う。
【００７９】
［Ｄ２工程］（図２９参照）
まず、ＳｉＯ2膜２２（図７参照）を例えばフッ酸系のエッチャントを用いて除去する。
次に、半導体基板１の他方の面１ｂ及び溝状の凹部２３に光透過性を有するｎ側透明電極６１を形成する。
実施例４では、ｎ側透明電極６１としてＩＴＯ（Indium Tin Oxide）膜をRFスパッタリング法を用いて形成した。
【００８０】
その後、アニール処理を行うことにより、Ｐ側電極１９とコンタクト層１０とがオーミックコンタクトし、ｎ側透明電極６１と半導体基板１及び耐酸化層３とがそれぞれオーミックコンタクトする。
【００８１】
その後、上述のＤ１工程及びＤ２工程を経た半導体基板１を素子毎に分断することにより、図２９に示す半導体レーザ素子６０が一度に複数得られる。
図２９において、半導体レーザ素子６０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
なお、図２９は、説明をわかりやすくするために、図１〜図７とは上下を逆にして示している。
【００８２】
実施例４の半導体レーザ素子６０は、実施例１の半導体レーザ素子３０に比べて、リッジ１４が形成されている領域に対応する領域の耐酸化層３の表面にもｎ側透明電極６１が形成されているため、実施例１の半導体レーザ素子３０において材料使用量を節約するためにクラッド層４を薄くした場合においても、電流をリッジ１４に効率的に流すことができる。
そのため、実施例４の半導体レーザ素子６０は、実施例１の半導体レーザ素子３０において材料使用量を節約するためにクラッド層４を薄くした場合においても、半導体レーザ素子やＬＥＤ素子としての性能を損ねることがなく、より効率的な設計が可能になる。
【００８３】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例４の半導体レーザ素子６０を例えば植物工場用等の光源として用いることができる。
【００８４】
＜実施例５＞
本発明の半導体レーザ素子の実施例５について図３０〜図３３を用いて説明する。なお、前述した実施例１〜４と同じ構成部については説明をわかりやすくするために実施例１〜４と同じ符号を付して説明する。
【００８５】
図３０に示すように、実施例５の半導体レーザ素子７０は、実施例１の半導体レーザ素子３０（図１０参照）におけるｎ側電極２６と、実施例４の半導体レーザ素子６０（図２９参照）におけるｎ側透明電極６１と、を組み合わせたような構成を有する。
【００８６】
実施例５の半導体レーザ素子７０の製造方法について図１〜図７及び図３０〜図３３を用いて説明する。
【００８７】
［Ｅ１工程］（図１〜図７参照）
実施例１のＡ１工程〜Ａ７工程と同様の工程を行う。
【００８８】
［Ｅ２工程］（図３１参照）
ＳｉＯ2膜２２（図７参照）を例えばフッ酸系のエッチャントを用いて除去する。
次に、凹部２３の内周面が露出するように、半導体基板１の他方の面１ｂ上にレジスト膜７１を形成する。
さらに、凹部２３の内周面を覆うように光透過性を有するｎ側透明電極７２を形成する。このとき、ｎ側透明電極７２はレジスト膜７１上にも形成されるが、レジスト膜７１上のｎ側透明電極７２と凹部２３の内周面に形成されたｎ側透明電極７２とは、レジスト膜７１の段差によって互いに分離して形成される。
実施例５では、ｎ側透明電極７２としてＩＴＯ（Indium Tin Oxide）膜をRFスパッタリング法を用いて形成した。
【００８９】
［Ｅ３工程］（図３２参照）
レジスト膜７１（図３１参照）を所定の剥離液を用いて除去することにより、レジスト膜７１上のｎ側透明電極７２もレジスト膜７１と共に除去され、凹部２３の内周面及び半導体基板１の表面の一部に形成されたｎ側透明電極７２のみが残る。この方法は一般的にリフトオフ法と称される。
【００９０】
［Ｅ４工程］（図３３参照）
半導体基板１の表面上におけるｎ側透明電極７２の一部が露出するように、凹部２３の内周面におけるｎ側透明電極７２上（図３３では下側）にレジスト膜７３を形成する。
さらに、半導体基板１の他方の面１ｂ上（図３３では下側）に、露出するｎ側透明電極７２と接続するように、ＡｕＧｅ（金ゲルマニウム）、Ｎｉ（ニッケル）、及びＡｕを主成分とするｎ側電極７４を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極７４はレジスト膜７３上にも形成されるが、レジスト膜７３上のｎ側電極７４と半導体基板１上及び露出するｎ側透明電極７２上のｎ側電極７４とは、レジスト膜７３の段差によって互いに分離して形成される。
【００９１】
［Ｅ５工程］（図３０参照）
レジスト膜７３（図３３参照）を所定の剥離液を用いて除去することにより、レジスト膜７３上のｎ側電極７４もレジスト膜７３と共に除去され、半導体基板１の他方の面１ｂ上に形成されてｎ側透明電極７２に接続するｎ側電極７４のみが残る。この方法は一般的にリフトオフ法と称される。
【００９２】
その後、上記工程を経た半導体基板１にアニール処理を行うことにより、Ｐ側電極１９とコンタクト層１０とがオーミックコンタクトし、ｎ側透明電極７２及びｎ側電極７４と、半導体基板１，コンタクト層１０，及び耐酸化層３とが接続領域ごとにそれぞれオーミックコンタクトする。
【００９３】
さらに、上述のＥ１工程〜Ｅ５工程を経た半導体基板１を素子毎に分断することにより、図３０に示した半導体レーザ素子７０が一度に複数得られる。
図３０において、半導体レーザ素子７０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
なお、図３０は、説明をわかりやすくするために、図１〜図７及び図３１〜図３３とは上下を逆にして示している。
【００９４】
ＡｕＧｅ、Ｎｉ、及びＡｕを主成分とするｎ側電極７４は、ＩＴＯ膜であるｎ側透明電極７２よりも電気抵抗率が小さく、かつ半導体基板１とのオーミックコンタクトが取り易い。
そこで、実施例５では、自然放出光Ｌｂを取出すための凹部２３には光透過性を有するｎ側透明電極７２を形成し、半導体基板１上には電気抵抗率が小さく、かつ半導体基板１とのオーミックコンタクトが取り易いｎ側電極７４をｎ側透明電極７２と電気的に接続された状態で形成している。
これにより、実施例４の半導体レーザ素子６０よりも電気抵抗を小さくすることができるので、半導体レーザ素子７０の電力利用効率を、実施例４の半導体レーザ素子６０よりも改善することができる。
【００９５】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例５の半導体レーザ素子７０を例えば植物工場用等の光源として用いることができる。
【００９６】
＜実施例６＞
本発明の半導体レーザ素子の実施例６について図３４を用いて説明する。なお、前述した実施例１〜５と同じ構成部については説明をわかりやすくするために実施例１〜５と同じ符号を付して説明する。
【００９７】
実施例６の半導体レーザ素子８０は、実施例１の半導体レーザ素子３０（図１０参照）における、Ｚｎのドーパント濃度が２×１０18ｃｍ-3のＧａ0.5Ｉｎ0.5Ｐ層であるｐ型の障壁緩和層９、及びＺｎのドーパント濃度が１×１０19ｃｍ-3以上のＧａＡｓ層であるｐ型のコンタクト層１０に替えて、Ｚｎのドーパント濃度が１×１０19ｃｍ-3以上のＧａＩｎＰ（ガリウムインジウムリン）層であるｐ型のコンタクト層８１を形成した点で相違する。
【００９８】
実施例１の半導体レーザ素子３０におけるｐ型のコンタクト層１０は、活性層５よりもバンドギャップエネルギーが小さいので、活性層５で発生した自然放出光Ｌｂを吸収してしまう。
これに対して、実施例６の半導体レーザ素子８０におけるｐ型のコンタクト層８１は、活性層５よりもバンドギャップエネルギーが大きいので、活性層５で発生した自然放出光Ｌｂを透過する。
コンタクト層８１を透過した自然放出光ＬｂはＰ側電極１９で反射されて、再びコンタクト層８１を透過して凹部２３から外部に向けて照射される。
従って、実施例６の半導体レーザ素子８０は、活性層５からコンタクト層８１側に出射された自然放出光Ｌｂに対しても凹部２３から取出すことが可能になるため、実施例１の半導体レーザ素子３０よりも光取出し効率が向上する。
【００９９】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例６の半導体レーザ素子８０を例えば植物工場用等の光源として用いることができる。
【０１００】
＜実施例７＞
本発明の半導体レーザ素子の実施例７について図３５を用いて説明する。なお、前述した実施例１〜６と同じ構成部については説明をわかりやすくするために実施例１〜６と同じ符号を付して説明する。
【０１０１】
実施例７の半導体レーザ素子９０は、実施例１の半導体レーザ素子３０（図１０参照）における、Ｚｎのドーパント濃度が１×１０18ｃｍ-3の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層であるｐ型のクラッド層８に替えて、Ｚｎのドーパント濃度が１×１０18ｃｍ-3のＡｌ0.7Ｇａ0.3Ａｓ（アルミニウムガリウム砒素）層であるｐ型のクラッド層９１を形成した点で相違する。
【０１０２】
ｐ型のクラッド層９１におけるＡｌ（アルミニウム）のＧａ（ガリウム）との混晶比率を０．５以上（実施例７では０．７）にすることにより、ｐ型のクラッド層９１のバンドギャップエネルギーを活性層５のバンドギャップエネルギーよりも大きくすることができるので、活性層５で発生した自然放出光Ｌｂはクラッド層９１を透過する。
クラッド層９１を透過した自然放出光ＬｂはＰ側電極１９で反射されて、再びクラッド層９１を透過して凹部２３から外部に向けて照射される。
【０１０３】
ところで、一般的に化合物半導体はその構成元素数が多いほど、合金散乱によって熱抵抗率が増加する傾向にある。
例えば、実施例１の半導体レーザ素子３０におけるクラッド層８はＡｌ，Ｇａ，Ｉｎ，及びＰの４つの元素により構成されており、クラッド層８の熱抵抗率は２０ｃｍ・ｋ／Ｗ以上である。
それに対し、実施例７の半導体レーザ素子９０におけるクラッド層９１はＡｌ，
Ｇａ，及びＡｓの３つの元素により構成されており、クラッド層９１の熱抵抗率は８ｃｍ・ｋ／Ｗ以下である。
従って、実施例７の半導体レーザ素子９０は、実施例１の半導体レーザ素子３０に比べて熱抵抗率が小さいため、素子の発熱抵抗を低減することができる。これにより、熱飽和レベルが改善され、前述の図１１（ｄ）に示すように、素子の光出力の最大出力値を向上させることができる。
【０１０４】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例７の半導体レーザ素子９０を例えば植物工場用等の光源として用いることができる。
【０１０５】
＜実施例８＞
本発明の半導体レーザ素子の実施例８について図３６を用いて説明する。なお、前述した実施例１〜７と同じ構成部については説明をわかりやすくするために実施例１〜７と同じ符号を付して説明する。
【０１０６】
実施例８の半導体レーザ素子１００は、実施例７の半導体レーザ素子９０における、Ｚｎのドーパント濃度が５×１０17ｃｍ-3である（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層であるｐ型のクラッド層６に替えて、Ｚｎのドーパント濃度が１×１０18ｃｍ-3である（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層であるｐ型の第１クラッド層１０１、及びＺｎのドーパント濃度が１×１０18ｃｍ-3であるＡｌ0.7Ｇａ0.3Ａｓ層であるｐ型の第２クラッド層１０２を活性層５上（図３６では下側）に順次形成した点で相違する。
【０１０７】
第１クラッド層１０１は、活性層５との電子に対する高いエネルギー障壁を形成する。
第２クラッド層１０２は、実施例７で説明した理由と同様の理由により、実施例１の半導体レーザ素子３０におけるクラッド層６よりも熱抵抗率を小さくすることができる。
従って、実施例８の半導体レーザ素子１００は、実施例１の半導体レーザ素子３０に比べて熱抵抗率が小さいため、素子の発熱抵抗を低減することができる。これにより、熱飽和レベルが改善され、前述の図１１（ｄ）に示すように、素子の光出力の最大出力値を向上させることができる。
【０１０８】
実施例１で図１１を用いて説明した理由と同様の理由により、実施例８の半導体レーザ素子１００を例えば植物工場用等の光源として用いることができる。
【０１０９】
＜実施例９＞
本発明の半導体レーザ素子の実施例９について図３７〜図４３を用いて説明する。
【０１１０】
［Ｆ１工程］（図３７参照）
互いに対向する一対の面１１１ａ，１１１ｂを有するｎ型の半導体基板１１１の一方の面１１１ａ上に、ｎ型の超格子クラッド層１１２、ｎ型のガイド層１１３、ＭＱＷ活性層（以下、活性層と称す）１１４、ｐ型のキャップ層１１５、ｐ型のガイド層１１６、ｐ型の超格子クラッド層１１７、及びｐ型のコンタクト層１１８を、例えばＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法を用いて順次形成する。
ｎ型の超格子クラッド層１１２、活性層１１４、及びｐ型の超格子クラッド層１１７によってダブルヘテロ構造が形成されている。
ｎ型のガイド層１１３及びｐ型のガイド層１１６は、活性層近傍に光を集中させて光閉じ込め効率を向上させるための機能を有する。
【０１１１】
実施例９ではｎ型の半導体基板１１１としてｎ型のＧａＮ（窒化ガリウム）ウエハを用いた。半導体基板１１１は活性層１１４よりもバンドギャップエネルギーが大きいので、活性層１１４で発生した自然放出光Ｌｄ（詳細は後述する）を透過する。
【０１１２】
また、実施例９では、ｎ型の超格子クラッド層１１２として、ｎ型ドーパントであるＳｉ（シリコン）のドーパント濃度が１×１０19ｃｍ-3であり、厚さが２ｎｍのＡｌ0.2Ｇａ0.8Ｎ（窒化アルミニウムガリウム）層と、厚さが２ｎｍのノンドープＧａＮ層とが交互に計１００層積層された超格子多層膜を形成した。ｎ型の超格子クラッド層１１２は活性層１１４よりもバンドギャップエネルギーが大きいので、活性層１１４で発生した自然放出光Ｌｄを透過する。
【０１１３】
また、実施例９では、ｎ型のガイド層１１３として、Ｓｉのドーパント濃度が１×１０17ｃｍ-3であり、厚さが０．１μｍのＧａＮ層を形成した。ｎ型のガイド層１１３は活性層１１４よりもバンドギャップエネルギーが大きいので、活性層１１４で発生した自然放出光Ｌｄを透過する。
【０１１４】
また、実施例９では、活性層１１４として、Ｓｉのドーパント濃度が１×１０17ｃｍ-3であり、厚さが２．５ｎｍのＩｎ0.2Ｇａ0.8Ｎ（窒化インジウム ガリウム）層である井戸層と、Ｓｉのドーパント濃度が１×１０17ｃｍ-3であり、厚さが５ｎｍのＩｎ0.05Ｇａ0.95Ｎ層である障壁層とが交互に積層されて総厚が１７．５ｎｍの二重量子井戸構造を有する構成とした。
【０１１５】
また、実施例９では、ｐ型のキャップ層１１５として、ｐ型ドーパントであるＭｇ（マグネシウム）のドーパント濃度が１×１０20ｃｍ-3であり、厚さが３０ｎｍのＡｌ0.1Ｇａ0.9Ｎ層を形成した。
【０１１６】
また、実施例９では、ｐ型のガイド層１１６として、Ｍｇのドーパント濃度が１×１０18ｃｍ-3のＧａＮ層を形成した。
【０１１７】
また、実施例９では、ｐ型の超格子クラッド層１１７として、Ｍｇのドーパント濃度が１×１０20ｃｍ-3であり、厚さが２ｎｍのＡｌ0.2Ｇａ0.8Ｎ層と、厚さが２ｎｍのノンドープＧａＮ層とが交互に計１００層積層された超格子多層膜を形成した。
【０１１８】
また、実施例９では、ｐ型のコンタクト層１１８として、Ｍｇのドーパント濃度が２×１０20ｃｍ-3であり、厚さが１．５ｎｍのＧａＮ層を形成した。
【０１１９】
その後、上記半導体基板１１１を窒素雰囲気中で所定の温度で熱処理し、各ｐ型の半導体層の低抵抗化を図る。
【０１２０】
［Ｆ２工程］（図３８参照）
フォトリソグラフィー法及びドライエッチング法を用いて、コンタクト層１１８を部分的にエッチングすると共に、超格子クラッド層１１７をガイド層１１６が露出しない程度に部分的にエッチングする。
上記エッチングにより、超格子クラッド層１１７の一部及びコンタクト層１１８を含んで構成されたストライプ形状を有するｐ型のリッジ１１９が形成される。
【０１２１】
［Ｆ３工程］（図３９参照）
少なくともリッジ１１９を覆うように絶縁膜１２０を例えばプラズマＣＶＤ法を用いて形成し、さらにフォトリソグラフィー法及びウェットエッチング法を用いて、絶縁膜１２０に、コンタクト層１１８を露出させる開口部１２０ａを形成する。
実施例９では、絶縁膜１２０としてＳｉＯ2膜を形成した。
【０１２２】
［Ｆ４工程］（図４０参照）
まず、絶縁膜１２０上の所定の領域に、パターン化されたレジスト膜１２１を形成する。
次に、Ｎｉ（ニッケル）及びＡｕ（金）を主成分とし、コンタクト層１１８に接続するｐ側電極１２２を例えばスパッタリング法を用いて形成する。
このとき、ｐ側電極１２２はレジスト膜１２１上にも形成されるが、レジスト膜１２１上のｐ側電極１２２と、コンタクト層１１８に接続するｐ側電極１２２とは、レジスト膜１２１の段差によって互いに分離して形成される。
【０１２３】
［Ｆ５工程］（図４１参照）
まず、レジスト膜１２１（図４２参照）を所定の剥離液を用いて除去することにより、レジスト膜１２１上のｐ側電極１２２もレジスト膜１２１と共に除去され、コンタクト層１１８に接続するｐ側電極１２２のみが残る。この方法は一般的にリフトオフ法と称される。
さらに、Ｐ側電極１２２をめっき導電膜として電気めっきを行い、Ｐ側電極１２２上にＡｕを主成分とするＰ側めっき電極１２３を形成する。
【０１２４】
［Ｆ６工程］（図４２参照）
まず、半導体基板１１１の他方の面１１１ｂ上（図４２では下側）におけるリッジ１１９が形成されている領域を含む領域に、パターン化されたレジスト膜１２４を形成する。
次に、露出している半導体基板１１１の他方の面１１１ｂ上に、Ｔｉ（チタン）及びＡｌ（アルミニウム）を主成分とするｎ側電極１２５を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極１２５はレジスト膜１２４上にも形成されるが、レジスト膜１２４上のｎ側電極１２５と半導体基板１１１の他方の面１１１ｂ上のｎ側電極１２５とは、レジスト膜１２４の段差によって互いに分離して形成される。
【０１２５】
［Ｆ７工程］（図４３参照）
レジスト膜１２４（図４２参照）を所定の剥離液を用いて除去することにより、レジスト膜１２４上のｎ側電極１２５もレジスト膜１２４と共に除去され、半導体基板１１１上のｎ側電極１２５のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１２０とコンタクト層１１８とがオーミックコンタクトし、ｎ側電極１２５と半導体基板１１１とがオーミックコンタクトする。
【０１２６】
その後、上述のＦ１工程〜Ｆ７工程を経た半導体基板１１１を、素子毎に素子分離領域（Ｐ側めっき電極１２３が形成されていない領域）で分断することにより、図４３に示す半導体レーザ素子１１０が一度に複数得られる。
図４３において、半導体レーザ素子１１０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
なお、図４３は、説明をわかりやすくするために、図３７〜図４２とは上下を逆にして示している。
【０１２７】
図４３に示すように、実施例９の半導体レーザ素子１１０は、リッジ１１９が形成されている領域に対応する領域を含む領域にｎ側電極１２５が形成されていない。このため、半導体レーザ素子１１０のＰ側めっき電極１２３からｎ側電極１２５に向けて外部から電流を供給することにより、発振閾値よりも低い電流範囲では、活性層１１４のリッジ１１９に対応する領域で発生した自然放出光Ｌｄが、半導体基板１１１におけるｎ側電極１２５が形成されていない領域から外部に向けて照射され、また、発振閾値以上の電流範囲では、上記の自然放出光Ｌｄに加えて、レーザ発光したレーザ光Ｌｃが一対の共振器面から外部に向けて照射される。
【０１２８】
上述したように、実施例９の半導体レーザ素子１１０は、自然放出光Ｌｄ及びレーザ光Ｌｃを外部に向けて効率的に照射することができるので、例えば植物工場用等の光源として用いることができる。
【０１２９】
＜実施例１０＞
本発明の半導体レーザ素子の実施例１０について図４４〜図４７を用いて説明する。なお、前述した実施例９と同じ構成部については説明をわかりやすくするために実施例９と同じ符号を付して説明する。
【０１３０】
図４４に示すように、実施例１０の半導体レーザ素子１３０は、実施例９の半導体レーザ素子１１０（図４３参照）と比較して、半導体基板１１１におけるリッジ１１９が形成されている領域に対応する領域を含む領域に溝状の凹部１３１が形成されている点で相違する。この相違点以外は実施例９の構成と同じである。
【０１３１】
次に、実施例１０の半導体レーザ素子１３０の製造方法について、図３７〜図４１及び図４４〜図４７を用いて説明する。なお、図３７〜図４１及び図４５〜図４７は、説明をわかりやすくするために図４４とは上下を逆にして示している。
【０１３２】
［Ｇ１工程］（図３７〜図４１参照）
実施例９のＦ１工程〜Ｆ５工程と同様の工程を行う。
【０１３３】
［Ｇ２工程］（図４５参照）
半導体基板１１１の他方の面１１１ｂ上（図４５における下側）に、ＳｉＯ2膜１３２を、例えばスパッタリング法を用いて形成し、さらにフォトリソグラフィー法を用いてパターン化する。
【０１３４】
［Ｇ３工程］（図４６参照）
パターン化されたＳｉＯ2膜１３２をエッチングマスクとして、ＳｉＯ2膜１３２が形成されていない領域の半導体基板１１１を、超格子クラッド層１１２が露出しない程度にエッチングする。
上記エッチングにより、半導体基板１１１におけるリッジ１１９が形成されている領域に対応する領域を含む領域に、溝状の凹部１３１が形成される。
【０１３５】
［Ｇ４工程］（図４７参照）
まず、ＳｉＯ2膜１３２（図４６参照）を例えばフッ酸系のエッチャントを用いて除去する。
次に、凹部１３１の内周面を覆うようにパターン化されたレジスト膜１３３を形成し、さらに半導体基板１１１の他方の面１１１ｂ上（図４７では下側）に、Ｔｉ及びＡｌを主成分とするｎ側電極１２５を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極１２５はレジスト膜１３３上にも形成されるが、レジスト膜１３３上のｎ側電極１２５と半導体基板１１１の他方の面１１１ｂ上のｎ側電極１３３とは、レジスト膜１３３の段差によって互いに分離して形成される。
【０１３６】
［Ｇ５工程］（図４４参照）
レジスト膜１３３（図４７参照）を所定の剥離液を用いて除去することにより、レジスト膜１３３上のｎ側電極１２５もレジスト膜１３３と共に除去され、半導体基板１１１上のｎ側電極１２５のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１２０とコンタクト層１１８０とがオーミックコンタクトし、ｎ側電極１２５と半導体基板１１１とがオーミックコンタクトする。
【０１３７】
その後、上述のＧ１工程〜Ｇ５工程を経た半導体基板１１１を素子毎に素子分離領域（Ｐ側めっき電極１２３が形成されていない領域）で分断することにより、図４４に示した半導体レーザ素子１３０が一度に複数得られる。
図４４において、半導体レーザ素子３０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
【０１３８】
図４４に示すように、実施例１０の半導体レーザ素子１３０は、実施例９の半導体レーザ素子１１０と比較して半導体基板１１１に凹部１３１が形成されている。
前述したように、半導体基板１１１は活性層１１４よりもバンドギャップエネルギーが大きいので、活性層１１４で発生した自然放出光Ｌｄを透過する。しかしながら、自然放出光Ｌｄに対する半導体基板１１１の透過率は１００％ではないので、活性層１１４で発生した自然放出光Ｌｄの一部は半導体基板１１１に吸収される。
【０１３９】
そこで、実施例１０の半導体レーザ素子１３０では、半導体基板１１１におけるリッジ１１９が形成されている領域に対応する領域を含む領域に凹部１３１を形成することにより、凹部１３１が形成されている領域の半導体基板１１１の厚さが他の領域よりも薄くなり、自然放出光Ｌｄに対する半導体基板１１１の吸収を低減することができる。そのため、凹部１３１から自然放出光Ｌｄを効率的に取出すことができるので、実施例９の半導体レーザ素子１１０よりも自然放出光Ｌｄの取り出し効率が向上する。
【０１４０】
実施例９で説明した理由と同様の理由により、実施例１０の半導体レーザ素子１３０を例えば植物工場用等の光源として用いることができる。
【０１４１】
＜実施例１１＞
本発明の半導体レーザ素子の実施例１１について図４８〜図５４を用いて説明する。なお、前述した実施例９及び実施例１０と同じ構成部については説明をわかりやすくするために実施例９及び実施例１０と同じ符号を付して説明する。
【０１４２】
図４８に示すように、実施例１１の半導体レーザ素子１４０は、実施例１０の半導体レーザ素子１３０（図４４参照）と比較して、凹部１３１の底面に複数の突起物１４１が形成されている点で相違する。上述した相違点以外は実施例１０の構成と同じである。
【０１４３】
次に、実施例１１の半導体レーザ素子１４０の製造方法について、図３７〜図４１、図４５、及び図４８〜図５４を用いて説明する。なお、図３７〜図４１、図４５、及び図４９〜図５３は、説明をわかりやすくするために図４８とは上下を逆にして示している。
【０１４４】
［Ｈ１工程］（図３７〜図４１及び図４５参照）
実施例１０のＧ１工程及びＧ２工程と同様の工程を行う。
【０１４５】
［Ｈ２工程］（図４９参照）
パターン化されたＳｉＯ2膜１３２をエッチングマスクとして、ＳｉＯ2膜１３２が形成されていない領域の半導体基板１１１を所定の深さまでエッチングする。
上記エッチングにより、半導体基板１１１におけるリッジ１１９が形成されている領域に対応する領域を含む領域に、溝部１４２が形成される。
【０１４６】
［Ｈ３工程］（図５０参照）
まず、ＳｉＯ2膜１３２（図４９参照）を例えばフッ酸系のエッチャントを用いて除去する。
次に、溝部１４２の底面を含む内周面を覆うように、半導体基板１１１の他方の面１１１ｂ側に所定の厚さを有するレジスト膜１４３を形成する。
【０１４７】
［Ｈ４工程］（図５１参照）
レジスト膜１４３に向けて外部から露光光又は電子ビームを所定のプログラムに基づいて照射強度を調整しながら照射する。
次に、部分的に照射強度が異なって露光された上記レジスト膜１４３を現像することにより、溝部１４２の底面に、複数の円錐状のレジスト突起物１４４を形成する。このとき、半導体基板１１１における溝部１４２が形成されている領域以外の領域はレジスト膜１４３で覆われている。
【０１４８】
［Ｈ５工程］（図５２参照）
レジスト突起物１４４及びレジスト膜１４３をエッチングマスクとして、例えばドライエッチング法を用いて半導体基板１１１を所定の深さまでさらにエッチングする。
半導体基板１１１のエッチングの進行に応じてレジスト突起物１４４も徐々にエッチングされる。レジスト突起物１４４は、中心部で最も厚く、外周部に向かうほど薄くなっている。そのため、半導体基板１１１のエッチングの進行に応じてレジスト突起物１４４は外周部から中心部に向かって徐々に小さくなる。
従って、半導体基板１１１のエッチングの進行に応じて、半導体基板１１１がレジスト突起物１４４の外周部から中心部に向かって徐々に露出していく。
半導体基板１１１が露出するとその露出した領域の半導体基板１１１がエッチングされる。
これにより、レジスト突起物１４４の形状がトレース（転写）された複数の円錐状の突起物１４１を底面に有する溝状の凹部１３１が形成される。
【０１４９】
その後、レジスト突起物１４４及びレジスト膜１４３を所定の剥離液を用いて除去する。
【０１５０】
［Ｈ６工程］（図５３参照）
次に、凹部１３１の内周面及び複数の突起物１４１を覆うようにパターン化されたレジスト膜１３３を形成し、さらに半導体基板１１１の他方の面１１１ｂ上（図５３では下側）に、Ｔｉ及びＡｌを主成分とするｎ側電極１２５を例えば真空蒸着法を用いて形成する。
このとき、ｎ側電極１２５はレジスト膜１３３上にも形成されるが、レジスト膜１３３上のｎ側電極１２５と半導体基板１１１の他方の面１１１ｂ上のｎ側電極１３３とは、レジスト膜１３３の段差によって互いに分離して形成される。
【０１５１】
［Ｈ７工程］（図４８参照）
レジスト膜１３３（図５３参照）を所定の剥離液を用いて除去することにより、レジスト膜１３３上のｎ側電極１２５もレジスト膜１３３と共に除去され、半導体基板１１１上のｎ側電極１２５のみが残る。この方法は一般的にリフトオフ法と称される。
その後、アニール処理を行うことにより、Ｐ側電極１２０とコンタクト層１１８０とがオーミックコンタクトし、ｎ側電極１２５と半導体基板１１１とがオーミックコンタクトする。
【０１５２】
その後、上述のＨ１工程〜Ｈ７工程を経た半導体基板１１１を素子毎に素子分離領域（Ｐ側めっき電極１２３が形成されていない領域）で分断することにより、図４８に示す半導体レーザ素子１４０が一度に複数得られる。
図４８において、半導体レーザ素子１４０の紙面手前側の面及び紙面奥側の面は、一対の共振器面である。
【０１５３】
ここで、半導体レーザ素子１４０の厚さ方向における複数の突起物１４１の形成位置について、図５４を用いて説明する。図５４は、半導体レーザ素子１４０のリッジ１１９が形成されている領域に対応する活性層１１４及びその近傍における光強度分布を示す図である。図５４において、横軸は半導体レーザ素子１４０における厚さ方向の距離を示し、縦軸は光強度を示す。
また、図５４における左側は図４８における上側に対応し、図５４における右側は図４８における下側に対応する。
図５４中の「ガイド含む活性層」の範囲は図４８の「ガイド層１１３、活性層１１４、キャップ層１１５、及びガイド層１１６」に対応し、図５４中の「△」マークは図４８の「複数の突起物１４１」に対応し、図５４中の「ｔａ」は複数の突起物１４１が形成されている領域における半導体基板１１１及びｎ型の超格子クラッド層１１２の総厚に相当する。
【０１５４】
図５４に示すように、半導体レーザ素子１４０は活性層１１４を中心にして半導体レーザ素子１４０の厚さ方向に所定の光強度分布を有する。
光強度分布状態はリッジ１１９の高さや幅、リッジの形状等によって異なる。
【０１５５】
上述したＨ２工程及びＨ５工程で半導体基板１１１をエッチングしすぎると、上記光強度分布に影響を与え、半導体レーザ素子１４０の電力利用効率を悪化させる要因となる。
そのため、半導体レーザ素子１４０の厚さ方向において、複数の突起物１４１を上記光強度分布に影響を与えない位置に形成することが望ましい。
【０１５６】
また、突起物１４１（図５２参照）の底面の大きさを光の波長より十分小さなスケールとすることにより、屈折率は半導体内部から外側の空気に向かって徐々に変化することになる。このため半導体と空気の境界が明確であったときには全反射のために取り出せなかった自然放出光Ｌｄを、効率的に外部に取り出すことが可能になる。
【０１５７】
実施例９で説明した理由と同様の理由により、実施例１１の半導体レーザ素子１４０を例えば植物工場用等の光源として用いることができる。
【０１５８】
＜実施例１２＞
本発明の半導体レーザアレイの実施例を実施例１２として図５５を用いて説明する。
実施例１２の半導体レーザアレイは、前述した実施例１の半導体レーザ素子３０が複数配列されてアレイ化されたものである。なお、実施例１と同じ構成部については説明をわかりやすくするために実施例１と同じ符号を付して説明する。
【０１５９】
図５５に示すように、半導体レーザアレイ１５０は、実施例１の半導体レーザ素子３０（図１０参照）が複数（図５５では５素子分）配列されてアレイ化されたものである。
即ち、半導体レーザアレイ１５０は、複数（５つ）のリッジ１４と、各リッジ１４に対応する複数（５つ）の凹部２３を有する。
そして、半導体レーザアレイ１５０における共通のＰ側めっき電極２０から各ｎ側電極２６に向けて外部から電流を供給することにより、発振閾値よりも低い電流範囲では、活性層５における各リッジ１４に対応する領域でそれぞれ発生した自然放出光Ｌｂが、各溝状の凹部２３から外部に向けてそれぞれ照射される。また、発振閾値以上の電流範囲では、自然放出光Ｌｂに加えて、リッジ１４ごとにレーザ発光したレーザ光Ｌａが共通の一対の共振器面（図５５における紙面手前側の面及び紙面奥側の面）から外部に向けて照射される。
【０１６０】
半導体レーザアレイ１５０は、実施例１の半導体レーザ素子３０を個別に複数配置する場合に比べて、素子の分割工数を削減することができるので、生産性が向上する。
また、半導体レーザアレイ１５０は、実施例１の半導体レーザ素子３０を個別に複数配置する場合に比べて、素子の集積密度を向上させることができるので、小型化が可能になる。
【０１６１】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【０１６２】
例えば、実施例１〜３、実施例６〜８，及び実施例１２では、クラッド層４の酸化を防止するために耐酸化層３を設けた構成としたが、これに限定されるものではない。クラッド層４が酸化されにくい材料で形成されている場合は耐酸化層３を特に設けなくてもよい。
【０１６３】
また、実施例１〜１１の構成のうちの任意の２以上の構成を互いに組み合わせた構成としてもよい。
【０１６４】
また、実施例１２では実施例１の半導体レーザ素子３０をアレイ化した例を示したが、これに限定されるものではない。本発明に係る半導体レーザアレイとして、実施例２の半導体レーザ素子４０をアレイ化したものでもよい。また、実施例３の半導体レーザ素子５０をアレイ化したものでもよい。また、実施例４の半導体レーザ素子６０をアレイ化したものでもよい。また、実施例５の半導体レーザ素子７０をアレイ化したものでもよい。また、実施例６の半導体レーザ素子８０をアレイ化したものでもよい。また、実施例７の半導体レーザ素子９０をアレイ化したものでもよい。また、実施例８の半導体レーザ素子１００をアレイ化したものでもよい。また、実施例９の半導体レーザ素子１１０をアレイ化したものでもよい。また、実施例１０の半導体レーザ素子１３０をアレイ化したものでもよい。また、実施例１１の半導体レーザ素子１４０をアレイ化したものでもよい。
【０１６５】
実施例１〜１２における半導体基板及び各半導体層におけるｎ型を第１導電型、ｐ型を第２導電型という場合がある。また、実施例１〜１２とは逆に、ｎ型の半導体基板及び各半導体層をｐ型とし、ｐ型の各半導体層をｎ型としてもよい。即ち、第１導電型とはｎ型及びｐ型の一方を示し、第２導電型とはｎ型及びｐ型の他方を示すものである。
【符号の説明】
【０１６６】
１，１１１＿ｎ型の半導体基板、  １ａ，１ｂ，１１１ａ，１１１ｂ＿面、  ２＿ｎ型のバッファ層、  ３＿ｎ型の耐酸化層、  ４＿ｎ型のクラッド層、  ５，１１４＿活性層、  ６，８，９１，１０１，１０２＿ｐ型のクラッド層、  ７＿ｐ型のエッチングストップ層、  ９＿ｐ型の障壁緩和層、  １０，８１，１１８＿ｐ型のコンタクト層、  １２，２２，４５，１３２＿ＳｉＯ2膜、  １４，５４，１１９＿ｐ型のリッジ、  １５，５５，１４２＿溝部、  １７，４２，５７，１２０＿絶縁膜、  １９，１２２＿Ｐ側電極、  ２０，１２３＿Ｐ側めっき電極、  ２３，４１，５８，１３１＿凹部、  ２５，４７，５１，７１，７３，１２１，１２４，１３３，１４３＿レジスト膜、  ２６，４３，７４，１２５＿ｎ側電極、  ３０，４０，５０，６０，７０，９０，１００，１１０，１３０，１４０，１５０＿半導体レーザ素子、  ５２＿ＺｎＯ膜、  ５３＿拡散カバー層、  ６１，７２＿ｎ側透明電極、  １１２＿ｎ型の超格子クラッド層、  １１３＿ｎ型のガイド層、  １１５＿ｐ型のキャップ層、  １１６＿ｐ型のガイド層、  １１７＿ｐ型の超格子クラッド層、  １２０ａ＿開口部、  １４１＿突起物、  １４４＿レジスト突起物、  Ｌａ，Ｌｃ＿レーザ光、  Ｌｂ，Ｌｄ＿自然放出光
【図１】
2011159673.tif 000003
【図２】
2011159673.tif 000004
【図３】
2011159673.tif 000005
【図４】
2011159673.tif 000006
【図５】
2011159673.tif 000007
【図６】
2011159673.tif 000008
【図７】
2011159673.tif 000009
【図８】
2011159673.tif 000010
【図９】
2011159673.tif 000011
【図１０】
2011159673.tif 000012
【図１１】
2011159673.tif 000013
【図１２】
2011159673.tif 000014
【図１３】
2011159673.tif 000015
【図１４】
2011159673.tif 000016
【図１５】
2011159673.tif 000017
【図１６】
2011159673.tif 000018
【図１７】
2011159673.tif 000019
【図１８】
2011159673.tif 000020
【図１９】
2011159673.tif 000021
【図２０】
2011159673.tif 000022
【図２１】
2011159673.tif 000023
【図２２】
2011159673.tif 000024
【図２３】
2011159673.tif 000025
【図２４】
2011159673.tif 000026
【図２５】
2011159673.tif 000027
【図２６】
2011159673.tif 000028
【図２７】
2011159673.tif 000029
【図２８】
2011159673.tif 000030
【図２９】
2011159673.tif 000031
【図３０】
2011159673.tif 000032
【図３１】
2011159673.tif 000033
【図３２】
2011159673.tif 000034
【図３３】
2011159673.tif 000035
【図３４】
2011159673.tif 000036
【図３５】
2011159673.tif 000037
【図３６】
2011159673.tif 000038
【図３７】
2011159673.tif 000039
【図３８】
2011159673.tif 000040
【図３９】
2011159673.tif 000041
【図４０】
2011159673.tif 000042
【図４１】
2011159673.tif 000043
【図４２】
2011159673.tif 000044
【図４３】
2011159673.tif 000045
【図４４】
2011159673.tif 000046
【図４５】
2011159673.tif 000047
【図４６】
2011159673.tif 000048
【図４７】
2011159673.tif 000049
【図４８】
2011159673.tif 000050
【図４９】
2011159673.tif 000051
【図５０】
2011159673.tif 000052
【図５１】
2011159673.tif 000053
【図５２】
2011159673.tif 000054
【図５３】
2011159673.tif 000055
【図５４】
2011159673.tif 000056
【図５５】
2011159673.tif 000057