(57)【要約】【課題】データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを提供する。【解決手段】メモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを具備する。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜である。【選択図】図１
2011119537.tif 000002
【特許請求の範囲】
【請求項１】
磁壁が移動する磁壁移動層と、
前記磁壁移動層の両端部の各々に接続し、前記両端部のいずれかの近傍で前記磁壁をトラップする磁化固定層と
を具備し、
前記磁壁の移動に伴う前記磁壁移動層の磁化の向きのスイッチングで情報を記録し、
前記磁化固定層は、前記磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む
メモリセル。
【請求項２】
請求項１のメモリセルであって、
前記磁壁移動層及び前記磁化固定層は、垂直磁気異方性を有する磁性膜である
メモリセル。
【請求項３】
請求項２に記載のメモリセルであって、
前記磁化固定層は、希土類遷移金属合金を用いた材料を含む
メモリセル。
【請求項４】
請求項３のメモリセルであって、
前記磁化固定層の磁化及び磁気異方性は、前記磁化固定層への印加電流で変化する
メモリセル。
【請求項５】
請求項４に記載のメモリセルであって、
前記磁化固定層は、前記希土類遷移金属合金における希土類と遷移金属との組成比を調整することにより、前記磁化固定層の磁化及び磁気異方性の消失する温度が制御された材料である
メモリセル。
【請求項６】
請求項４又は５に記載のメモリセルであって、
前記磁化固定層は、前記希土類遷移金属合金としてＴｅＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＦｅ、ＧｄＣｏ，ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＧｄＴｂＦｅＣｏ、及びＧｄＦｅＣｏの少なくとも一つを含む
メモリセル。
【請求項７】
請求項３に記載のメモリセルであって、
前記磁化固定層の磁気異方性は、前記磁化固定層への印加電圧で変化する
メモリセル。
【請求項８】
請求項７に記載のメモリセルであって、
前記磁化固定層は、ＧａＭｎＡｓを含む
メモリセル。
【請求項９】
請求項１乃至８のいずれか一項に記載のメモリセルであって、
前記磁壁移動層は、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ−Ｐｔ合金膜、Ｃｏ／Ｐｄ積層膜、及びＣｏＣｒＰｔ合金膜のうちの少なくとも一つを含む
メモリセル。
【請求項１０】
行列上に配置された請求項１乃至９のいずれか一項に記載の複数のメモリセルと、
前記複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路と
を具備する
磁気ランダムアクセスメモリ。
【請求項１１】
磁気ランダムアクセスメモリの書き込み方法であって、
ここで、前記磁気ランダムアクセスメモリは、
行列上に配置された複数のメモリセルと、
前記複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路と
を備え、
前記メモリセルは、
磁壁が移動する磁壁移動層と、
前記磁壁移動層の両端部の各々に接続し、前記両端部のいずれかの近傍で前記磁壁をトラップする磁化固定層と
を含み、
前記磁壁の移動に伴う前記磁壁移動層の磁化の向きのスイッチングで情報を記録し、
前記磁化固定層は、前記磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含み、
前記書き込み方法は、
前記磁化固定層に電流を印加又は電圧を印加することにより、前記磁化固定層の磁化を減少させるステップと、
前記電流又は前記電圧により、前記磁壁移動層の前記磁壁を駆動するステップと、
前記電流又は前記電圧を停止することにより、前記磁化を元に戻すステップと
を具備する
磁気ランダムアクセスメモリの書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリセル及び磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
記録層に磁性体を有する磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、磁化反転の高速さと繰り返し記録回数に制限がないこと等の特徴を持つことから次世代の不揮発メモリとして期待され、開発が進められている。現在実用化が検討されている配線電流からの磁場で情報を書き込む方式では、メモリセル径が１００ｎｍ程度にまで微細化すると磁化反転に必要な磁場が大きくなり、配線からの電流では記録が困難になるという問題がある。セルの微細化は同時に熱擾乱による記録状態不安定化を誘起することから、配線磁場を利用したＭＲＡＭの容量はせいぜい数メガビットにとどまり、高密度ＭＲＡＭを実現できないことが予測されている。
【０００３】
こうした問題を解決するために、電流の持つスピンと磁性体に局在している磁気モーメントとの間に働くトルクで記録層の磁化反転を誘起・制御するスピン電流記録方式の検討が進められている。中でもメモリセル中に形成された磁壁を電流で移動し、記録・消去状態を形成する磁壁移動型メモリは、原理的にはセルサイズを微細化するほど低電流かつ短時間で磁壁が移動するため、高密度と同時に高速動作が実現できること、また高速なメモリ動作の実現に有効である２つのトランジスタでひとつの磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）からなる記録層を動作させる２Ｔ−１ＭＴＪ方式に容易に適用できる点で有望視されている。
【０００４】
関連する技術として、特開２００６−７３９３０号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
【０００５】
特開２００７−１０３６６３号公報に磁気素子、記録再生素子、論理演算素子および論理演算器が開示されている。この磁気素子は、第１の磁性層と、非磁性層と、第２の磁性層とを備える。第１の磁性層は、第１の方向と該第１の方向に対して反平行の第２の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第１の電極を具備する。非磁性層は、前記第１の磁性層の前記磁化可変領域にその表面が接し、自身に所定の電位を付与するための第２の電極を具備する。第２の磁性層は、前記非磁性層の裏面に接し、その内部磁化が予め前記第１、第２の方向のいずれかの方向に固着しており、自身の電位を検出するための第３の電極を具備する。
【０００６】
特開２００８−１４７４８８号公報に磁気抵抗効果素子及びＭＲＡＭが開示されている。この磁気抵抗効果素子は、磁化の向きが固定された少なくとも２つの第１磁化固定層と、第１平面上に形成され、磁化の向きが可変な磁化自由層と、非磁性層を介して前記磁化自由層に接続され、磁化の向きが固定された第２磁化固定層とを備える。前記２つの第１磁化固定層は、前記磁化自由層を挟んで前記第２磁化固定層と対向するように配置され、また、前記磁化自由層と磁気的に結合している。前記２つの第１磁化固定層の磁化は共に、前記第１平面に直角な第１方向の成分を有する。データ書き込み時、書き込み電流が、前記第１平面内において、前記磁化自由層の一端から他端に流される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−７３９３０号公報
【特許文献２】特開２００７−１０３６６３号公報
【特許文献３】特開２００８−１４７４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
電流で磁壁を駆動する磁壁電流駆動型メモリでは、安定に磁壁が固定される２箇所のトラップサイト間を磁壁が往復することが基本動作となる。磁壁トラップサイトには、メモリ状態の保持安定性を確保するために外乱磁場に対して磁壁が安定的に固定されること、低電流駆動を実現するために電流印加に対して磁壁が容易にトラップサイトを抜け出ることが必要とされている。これまでの垂直磁化型の磁壁電流駆動型メモリでは、磁性パターンの形状制御や異なる特性の磁性層を積層、あるいは形状制御と磁性層両者を組み合わせることでトラップサイトを形成してきた。ところが、こうしたトラップサイトでは、磁壁は磁場に対して一定のエネルギーを作用させるので、磁壁安定性を確保しようとすると動作電流が増加してしまい、また低電流で動作させようとすると磁壁固定が不十分になるという問題がある。このため、データ保持安定に優れ、かつ低電流で動作するメモリは実現されていなかった。
【０００９】
本発明の目的は、データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを提供することにある。
【課題を解決するための手段】
【００１０】
従って、上記課題を解決するために、本発明のメモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを具備する。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む。
【００１１】
又、本発明の磁気ランダムアクセスメモリは、複数のメモリセルと、書き込み電流供給回路とを具備する。複数のメモリセルは、行列上に配置され上述されたメモリセルである。書き込み電流供給回路は、複数のメモリセルの各々に書き込み電流を供給する。
【００１２】
また、本発明の磁気ランダムアクセスメモリの書き込み方法において、磁気ランダムアクセスメモリは、行列上に配置された複数のメモリセルと、複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路とを備える。メモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを含む。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む。そして、本発明の書き込み方法は、磁化固定層に電流を印加又は電圧を印加することにより、磁化固定層の磁化を減少させるステップと、電流又は電圧により、磁壁移動層の磁壁を駆動するステップと、電流又は電圧を停止することにより、磁化を元に戻すステップとを具備する。
【発明の効果】
【００１３】
本発明により、データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを実現することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施の形態に係るメモリセルに用いる磁壁移動メモリ素子の構成を示す断面図である。
【図２】図２は、本発明の実施例に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁化温度曲線を示すグラフである。
【図３】図３は、本発明の実施例１に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図４】図４は、本発明の実施例１に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図５】図５は、本発明の実施例１に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図６Ａ】図６Ａは、本発明の実施例２に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。
【図６Ｂ】図６Ｂは、本発明の実施例２に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。
【図７】図７は、本発明の実施例２に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図８】図８は、本発明の実施例２に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図９】図９は、本発明の実施例２に係る磁壁メモリ素子の動作メカニズムを示す断面図である。
【図１０】図１０は、本発明の実施例３に係るメモリセルの構成を示す回路図である。
【図１１】図１１は、本発明の実施例３に係る磁気ランダムアクセスメモリの構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明のメモリセル及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。
【００１６】
まず、本発明の実施の形態に係るメモリセルの構成について説明する。図１は、本発明の実施の形態に係るメモリセルに用いる磁壁移動メモリ素子の構成を示す断面図である。ただし、図２において白矢印は、各層における磁化方向を示している。また、磁化の状態としては、初期磁化状態を示している。磁壁移動メモリ素子（磁気抵抗素子）２は、ピン層１５、非磁性層１４、磁壁移動層１０、第１磁化固定層１７、第２磁化固定層１８、第１電流端子１９、及び第２電流端子２０を具備する。
【００１７】
ピン層１５は、垂直磁気異方性を有する強磁性体層であり、所定の方向（例示：第１方向）に磁化が固定されている。非磁性層１４は、絶縁膜や非磁性体膜である。磁壁移動層１０は、垂直磁気異方性を有する強磁性体層であり、内部を磁壁ＤＷが移動可能である。磁壁移動層１０は、第１磁化固定領域１１、第２磁化固定領域１２、磁壁移動領域１３を備える。第１磁化固定領域１１は、第１磁化固定層１７により第１方向に磁化が固定される。第２磁化固定領域１２は、第２磁化固定層１８により第１方向とは逆の第２方向に磁化が固定される。磁壁移動領域１３は、第１磁化固定領域１１と第２磁化固定領域１２との間に設けられ、磁化方向が第１方向及び第２方向のいずれか一方に変更可能である。ピン層１５、非磁性層１４、及び磁壁移動領域１３により、磁気トンネル接合（ＭＴＪ）が形成されている。ピン層１５の磁化の向きと磁壁移動領域１３の磁化の向きとの相対的な関係によりデータを記憶することができる。第１磁化固定層１７は、第１磁化固定領域１１と接続し、第１磁化固定領域１１の磁化を固定する。第２磁化固定層１８は、第２磁化固定領域１２と接続し、第２磁化固定領域１２の磁化を固定する。第１電流端子１９及び第２電流端子２０は、それぞれ第１磁化固定層１７及び第２磁化固定層１８に接続された電流端子である。
【００１８】
磁壁移動領域１３の磁化が第１方向に向いている場合、第２磁化固定領域１２との境界近傍の位置に磁壁ＤＷが形成される。一方、磁壁移動領域１３の磁化が第２方向に向いている場合、第１磁化固定領域１１との境界近傍の位置に磁壁ＤＷが形成される。これらの磁壁ＤＷは、後述されるように、第１磁化固定層１７や第２磁化固定層１８が発生する磁束によって当該位置に強く固定されている。しかし、当該磁束が消失した又は弱まった場合、低電流で容易に移動可能になる。
【００１９】
第１磁化固定層１７や第２磁化固定層１８（以下、両者を区別する必要がない場合、単に「磁化固定層」ともいう）の材料としては、（ａ）電流に作用して磁化が大きく変化する材料、（ｂ）スピン電流と局在磁化の相互作用が非常に大きくランダムなスピンを持つ電流が印加されると磁化方向が乱される材料、（ｃ）磁気異方性の温度依存性が強く電流印加による発熱で磁化の方向が乱れてしまう材料、（ｄ）磁壁移動層１０の第１磁化固定領域１１や第２磁化固定領域１２（以下、両者を区別する必要がない場合、単に「磁化固定領域」ともいう）との磁性層間結合が電流によって影響を受け結合を消失する材料、の少なくとも一つの特性を有する材料を用いることが好ましい。
【００２０】
第１磁化固定層１７や第２磁化固定層１８に上記（ａ）材料を用いるとき、磁壁ＤＷの固定及び移動は以下の原理で行う。まず、第１磁化固定層１７や第２磁化固定層１８に電流を通じる前は、第１磁化固定層１７や第２磁化固定層１８には強い磁化がある。その結果、第１磁化固定層１７や第２磁化固定層１８が発生する磁束によって、それぞれ第１磁化固定領域１１及び第２磁化固定領域１２の磁化が固定され、更に、磁壁移動領域１３の磁化の向きに応じて、第１磁化固定領域１１側又は第２磁化固定領域１２側に磁壁ＤＷが拘束される。
【００２１】
一方、第１磁化固定層１７や第２磁化固定層１８に電流を通じると、上記（ａ）材料を用いているので、第１磁化固定層１７や第２磁化固定層１８の磁化が消失する。その結果、第１磁化固定層１７や第２磁化固定層１８の磁束も無くなるので、磁壁ＤＷを固定する静磁エネルギーが消失し、磁壁ＤＷのトラップポテンシャルがゼロになる。この状態でスピン電流が磁壁ＤＷに作用するとスピントルクによる磁壁移動が生じる。電流を停止すると磁壁移動が停止すると同時に第１磁化固定層１７や第２磁化固定層１８の磁化が回復する。その結果、第１磁化固定層１７や第２磁化固定層１８の周囲に磁束が発生し、これにより磁壁ＤＷがトラップサイトに引き込まれると同時に磁化方向が安定に固定される。
【００２２】
こうした作用を実現する要となるのは磁化固定層（第１磁化固定層１７や第２磁化固定層１８）に用いる磁化固定層材料である。電流注入とともに磁気特性の変化する材料が要求される。最も単純なものは、ジュール熱による温度上昇に対して磁化・磁気異方性が大きく変化するフェリ磁性体である。特に、室温近傍〜２００℃の範囲で磁気特性制御が可能な希土類遷移金属フェリ磁性体が有効と考えられる。一般に原子に局在した磁気モーメントは熱によって揺らぎが起こり、乱雑な方向をとるようになる。このため、磁化は温度とともに減少する。希土類遷移金属フェリ磁性合金では、希土類サイトおよび遷移金属サイトで磁気モーメントを発現し、両者は互い違いの配置をしている。磁気モーメントはサイト毎に温度依存性が異なり、希土類金属の磁気モーメントは温度に対して敏感である。一般に希土類組成が過多な材料では、希土類金属の磁気モーメント方向に磁化が現れる。加熱とともに希土類の磁気モーメントが大きく減少し、変化の小さい遷移金属の磁化と釣り合ったとき、全体の磁化は相殺されてゼロになる。この温度では磁束が発生しないため磁化反転をさせるために非常に大きな保磁力が現れる。更に高温にすると希土類金属の磁化が小さくなるため、磁化方向が逆転する。磁化がゼロになる補償温度は、希土類と遷移金属の組成で制御することが可能である。したがって、ジュール熱による発熱温度に合わせて希土類遷移金属合金の補償温度を設定すれば、磁壁移動時には磁化固定層からの静磁界がなく低電流動作が可能となり、一方、データ保持時には磁化固定層からの強い静磁界で磁壁を拘束することができる。それにより、安定な磁壁移動型のメモリセル（磁気抵抗素子）を形成することが可能である。すなわち、データ保持安定に優れ、かつ低電流で動作するメモリセルを実現できる。
【００２３】
これ以外にも、スピン電流で磁化が乱される材料や、磁壁移動層との界面における交換結合が電流によって消失する材料なども同様の効果を持ち、磁壁移動時には磁化固定層と磁壁移動層との磁気結合がないため低電流動作が可能となり、一方、データ保持時には強い交換結合などで磁壁を拘束するため安定な磁壁移動型のメモリセル（磁気抵抗素子）を形成することが可能である。
【００２４】
（実施例１）
次に、本発明の実施例１に係るメモリセルの磁壁移動メモリ素子について説明する。磁壁移動メモリ素子２は、図１に示すようにピン層１５、非磁性層１４、磁壁移動層１０、第１磁化固定層１７、第２磁化固定層１８、第１電流端子１９、及び第２電流端子２０で構成されている。
【００２５】
磁壁移動層１０としては、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ−Ｐｔ合金、又は、Ｃｏ−Ｃｒ−Ｐｔ合金のいずれかで例示される垂直磁気異方性を有する薄膜を用いる。磁化固定層（第１磁化固定層１７及び第２磁化固定層１８）は、磁壁移動層１０の上側又は下側に形成されている（図１の例では下側）。磁化固定層としては、補償温度１００〜２００℃に設定した希土類遷移金属合金を用いる。図２は、本発明の実施例１に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁化温度曲線を示すグラフである。磁化固定層は、（１）に示すように、初期磁化状態から温度が上昇すると、それと共に磁化が減少し、補償温度で一度消失する。また、（３）に示すように、補償温度から温度が下降すると、それと共に磁化が増加し、概ね初期磁化状態での値に戻る。しかし、（４）に示すように、その補償温度以上に加熱すると再び磁化が現れる。この磁化温度曲線は、例えば、ＴｂＦｅ、ＴｂＦｅＣｏ、ＧｄＦｅ、ＧｄＣｏ、ＧｄＴｂＦｅ、又は、ＧｄＴｂＦｅＣｏ等の合金において、希土類と遷移金属との組成比を制御することで調整可能である。
【００２６】
次に、図１〜図５を参照して、この磁壁移動メモリ素子２の動作メカニズムについて説明する。ただし、図３〜図５は、本発明の実施例１に係る磁壁メモリ素子の動作メカニズムを示す断面図である。また、各図において、ピン層１５及び非磁性層１４は省略されている。
【００２７】
動作メカニズムは以下のようになる。
まず、初期化用の外部磁場を印加することにより、第１磁化固定層１７及び第２磁化固定層１８にそれぞれ逆向きの磁化を付与して、磁壁移動層１０に単一磁壁ＤＷを導入する。その結果、例えば、図３に示されるように、第１磁化固定領域１１と磁壁移動領域１３との境界の位置に単一の磁壁ＤＷが形成される。その磁壁ＤＷは、所定の磁化（図中の白矢印で表示）を有する第１磁化固定層１７の磁束（図中に黒矢印で表示）により、当該位置に固定されている。すなわち、磁壁ＤＷは、磁束による静磁結合、及び電子間の交換結合で固定されている。これが、図２の（１）の状態である。
【００２８】
次に、上記初期化後に以下のように書き込み動作を行う。
まず、例えば、記憶させるデータに対応させ、第１電流端子１９及び第２電流端子２０の一方から他方へ書き込み電流Ｉｗを流す。すなわち、磁壁移動メモリ素子２に電流を注入する。図４の例では、第２電流端子２０から第１電流端子１９へ書き込み電流Ｉｗ１を流す。
【００２９】
このとき、磁壁移動メモリ素子２はジュール熱により昇温し、磁化固定層が補償温度に達すると磁化固定層の磁化が消失する。これが、図２の（２）の状態である。その結果、例えば、図４に示されるように、第１磁化固定層１７からの磁束によって第１磁化固定領域１１と磁壁移動領域１３との境界の位置に形成されていた磁壁ＤＷが静磁結合による拘束を失い、トラップサイトのないフリーな状態になる。一方、第１磁化固定層１７はローカルには反強磁性磁化の配列する方向に磁気モーメントが存在しているため、電子スピンは磁化方向に揃っている。こうしたスピン電流（書き込み電流Ｉｗ１とは逆向き）が磁壁移動層１０に注入されると、フリーな状態の磁壁ＤＷは小さなスピン電流でも容易に移動することができる。
【００３０】
そのスピン電流により移動する磁壁ＤＷは、もう一方の端部近傍（この例では第２磁化固定領域１２）に到達する。そして、最後に磁壁移動終了のタイミングで書き込み電流Ｉｗ１を停止すると、ジュール熱が無くなり、磁化固定層が補償温度から室温近傍まで１ｎｓｅｃ以下で冷却され、概ね初期磁化状態に磁化固定層の磁化が回復する。すなわち、図２の（３）の状態になる。その結果、例えば、図５に示されるように、所定の磁化（図中の白矢印で表示）を回復した第２磁化固定層１８の磁束（図中に黒矢印で表示）により、磁壁ＤＷがトラップサイト（磁壁移動領域１３と第２磁化固定領域１２との境界の位置）に固定される。すなわち、磁壁ＤＷは、磁束による静磁結合、及び電子間の交換結合で、移動先で固定される。このように、本実施例では、磁壁移動のためのエネルギーが低減され、パルス電流印加時間が短縮される。それにより、低電流かつ高速、安定な磁壁移動メモリ素子が実現される。
【００３１】
上記図３の状態を例えばデータ“０”とし、図５の状態をデータ“１”とすれば、上記書き込み電流Ｉｗ１を流すことで、データ“１”を書き込むことが可能となる。また、本書き込み原理を考慮すれば、図４の場合とは逆方向に書き込み電流Ｉｗ１を流すことで、データ“０”を書き込むことができる。更に、本書き込み原理を考慮すれば、データ“０”にデータ“０”を上書きすることや、データ“１”にデータ“１”を上書きすることも同様に可能である。このように、本実施例では、磁壁の移動に伴う磁壁移動層１０（磁壁移動領域１３）の磁化の向きのスイッチングでデータを記録することができる。
【００３２】
また、磁壁ＤＷがトラップサイトの中間（磁壁移動領域１３と第１磁化固定領域１１との境界の位置と、磁壁移動領域１３と第２磁化固定領域１２との境界の位置との間）まで到達した瞬間に電流を停止させることも可能である。その場合、磁壁ＤＷが出発したトラップサイトとは反対側のトラップサイトの磁化（当該トラップサイト近傍の磁化固定層の磁化）に引き寄せられ、自動的に磁壁ＤＷが移動して安定位置に到達する。すなわち、磁壁移動のためのエネルギーをより低減し、パルス電流印加時間をより短縮することができる。それにより、より低電流でより高速で、より安定な磁壁移動メモリ素子を実現することができる。
【００３３】
また、読み出し動作については、例えば、ピン層１５と第１電流端子１９又は第２電流端子２０との間に定電流を流すことにより、ＭＴＪ（ピン層１５、非磁性層１４、及び磁壁移動領域１３）の抵抗値を検知することにより、磁壁移動領域１３に記憶されたデータを読み出すことができる。
【００３４】
（実施例２）
次に、本発明の実施例２に係るメモリセルの磁壁移動メモリ素子について説明する。磁壁移動メモリ素子２は、図１に示すようにピン層１５、非磁性層１４、磁壁移動層１０、第１磁化固定層１７、第２磁化固定層１８、第１電流端子１９、及び第２電流端子２０で構成されている。
【００３５】
磁壁移動層１０としては、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ−Ｐｔ合金、又は、Ｃｏ−Ｃｒ−Ｐｔ合金のいずれかで例示される垂直磁気異方性を有する薄膜を用いる。磁化固定層（第１磁化固定層１７及び第２磁化固定層１８）は、磁壁移動層１０の上側又は下側に形成されている（図１の例では下側）。磁化固定層としては、電圧によって磁気異方性が大きく変化する材料、例えばＧａＭｎＡｓ化合物を用いる。図６Ａ及び図６Ｂは、本発明の実施例２に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。ただし、図６Ａは印加電圧が０Ｖの場合の磁場磁化曲線を示し、図６Ｂは印加電圧が１．０Ｖの場合の磁場磁化曲線を示している。磁化固定層は、図６Ａに示すように、印加電圧が０Ｖの場合には垂直磁気異方性を有している。しかし、図６Ｂに示すように、印加電圧の増加と共に垂直磁気異方性が低減してランダム化し、等方的あるいは面内磁気異方性となる。
【００３６】
次に、図１、図６Ａ、図６Ｂ、図７〜図９を参照して、この磁壁移動メモリ素子２の動作メカニズムについて説明する。ただし、図７〜図９は、本発明の実施例２に係る磁壁メモリ素子の動作メカニズムを示す断面図である。また、各図において、ピン層１５及び非磁性層１４は省略されている。
【００３７】
動作メカニズムは以下のようになる。
まず、初期化用の外部磁場を印加して、第１磁化固定層１７及び第２磁化固定層１８にそれぞれ逆向きの磁化を付与して、磁壁移動層１０に単一磁壁ＤＷを導入する。その結果、例えば、図７に示されるように、第１磁化固定領域１１と磁壁移動領域１３との境界の位置に単一の磁壁ＤＷが形成される。その磁壁ＤＷは、所定の磁化（図中の白矢印で表示）を有する第１磁化固定層１７の磁束（図中に黒矢印で表示）により、当該位置に固定されている。すなわち、磁壁ＤＷは、磁束による静磁結合、及び電子間の交換結合で固定されている。これが、図６Ａの状態である。
【００３８】
次に、上記初期化後に以下のように書き込み動作を行う。
まず、例えば、記憶させるデータに対応させ、第１電流端子１９及び第２電流端子２０の一方から他方へ書き込み電流Ｉｗを流す。すなわち、磁壁移動メモリ素子２に電流を注入する。図８の例では、第２電流端子２０から第１電流端子１９へ書き込み電流Ｉｗ２を流す。
【００３９】
このとき、磁壁移動メモリ素子２の磁化固定層には電圧が発生し、図８のように磁化固定層から垂直磁気異方性が低減／消失する。これが、図６Ｂの状態である。その結果、例えば、図８に示されるように、第１磁化固定層１７との交換結合によって第１磁化固定領域１１と磁壁移動領域１３との境界の位置に形成されていた磁壁ＤＷが交換結合の異方性変化により拘束を失い、トラップの弱い状態になる。一方、第１磁化固定層１７はローカルには反強磁性磁化の配列する方向に磁気モーメントが存在しているため、電子スピンは磁化方向に揃っている。こうしたスピン電流（書き込み電流Ｉｗ２とは逆向き）が磁壁移動層１０に注入されると、トラップの弱い状態の磁壁ＤＷは小さなスピン電流でも容易に移動することができる。
【００４０】
そのスピン電流により移動する磁壁ＤＷは、もう一方の端部近傍（この例では第２磁化固定領域１２）に到達する。そして、最後に磁壁移動終了のタイミングで書き込み電流Ｉｗ２を停止すると、１ｎｓｅｃ以下で磁化固定層の磁気異方性が回復する。すなわち、図６Ａの状態になる。その結果、例えば、図９に示されるように、所定の磁化（図中の白矢印で表示）を回復した第２磁化固定層１８と第２磁化固定領域１２とが垂直に結合（図中に黒矢印で表示）するため磁壁ＤＷがトラップサイト（磁壁移動領域１３と第２磁化固定領域１２との境界の位置）に固定される。すなわち、磁壁ＤＷは、磁束による静磁結合、及び電子間の交換結合で、移動先で固定される。その結果、磁壁移動のためのエネルギーが低減され、パルス電流印加時間が短縮される。それにより、低電流かつ高速、安定な磁壁移動メモリ素子が実現される。
【００４１】
この場合にも、上記図７の状態を例えばデータ“０”とし、図９の状態をデータ“１”とすれば、上記書き込み電流Ｉｗ１を流すことで、データ“１”を書き込むことが可能となる。また、本書き込み原理を考慮すれば、図８の場合とは逆方向に書き込み電流Ｉｗ１を流すことで、データ“０”を書き込むことができる。更に、本書き込み原理を考慮すれば、データ“０”にデータ“０”を上書きすることや、データ“１”にデータ“１”を上書きすることも同様に可能である。このように、本実施例では、磁壁の移動に伴う磁壁移動層１０（磁壁移動領域１３）の磁化の向きのスイッチングでデータを記録することができる。
【００４２】
また、この場合にも、読み出し動作については、例えば、ピン層１５と第１電流端子１９又は第２電流端子２０との間に定電流を流すことにより、ＭＴＪ（ピン層１５、非磁性層１４、及び磁壁移動領域１３）の抵抗値を検知することにより、磁壁移動領域１３に記憶されたデータを読み出すことができる。
【００４３】
（実施例３）
次に、本発明の実施例３に係る磁気ランダムアクセスメモリ及びメモリセルについて説明する。
図１０は、本発明の実施例３に係るメモリセルの構成を示す回路図である。図１０には、単一のメモリセル１の回路構成が図示されている。メモリセル１は、磁壁移動メモリ素子２及びトランジスタＭ１、Ｍ２を備える。磁壁移動メモリ素子２は、本発明の実施の形態で説明した磁壁移動メモリ素子２であり、例えば実施例１や実施例２の磁壁移動メモリ素子２を用いることができる。トランジスタＭ１、Ｍ２は例えばｎＭＯＳトランジスタである。
【００４４】
図１の磁壁移動メモリ素子２のピン層１５につながる端子は、グラウンド線ＧＮＤにノードＮ３を介して接続されている。第１電流端子１９は、トランジスタＭ１のソース／ドレインの一方にノードＮ１を介して接続されている。そのソース／ドレインの他方は、ビット線ＢＬ１に接続されている。第２電流端子２０は、トランジスタＭ２のソース／ドレインの一方にノードＮ２を介して接続されている。そのソース／ドレインの他方は、ビット線ＢＬ２に接続されている。トランジスタＭ１、Ｍ２のゲートは、共通のワード線ＷＬに接続されている。
【００４５】
図１１は、本発明の実施例３に係る磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成を示すブロック図である。図１１において、ＭＲＡＭ６０は、図１０の複数のメモリセル１がマトリックス状に配置されたメモリアレイ６１を備えている。このメモリアレイ６１は、図１０で説明されたデータの記録に用いられるメモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの構造は、メモリセル１と同じである。
【００４６】
ワード線ＷＬは、Ｘセレクタ６２に接続されている。Ｘセレクタ６２は、データの書き込み動作時、及び読出し動作時において、対象のメモリセル１である対象メモリセル１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。ビット線ＢＬ１はＹ側電流終端回路６４に接続されており、ビット線ＢＬ２はＹセレクタ６３に接続されている。Ｙセレクタ６３は、データの書き込み動作時、及び読出し動作時において、対象メモリセル１ｓにつながるビット線ＢＬ２を選択ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路６４は、対象メモリセル１ｓにつながるビット線ＢＬ１を選択ビット線ＢＬ１ｓとして選択する。
【００４７】
Ｙ側電流源回路６５は、データ書き込み動作時、選択ビット線ＢＬ２ｓに対し、所定の書き込み電流（Ｉｗ）の供給又は引き込みを行う。Ｙ側電源回路６６は、データ書き込み動作時、Ｙ側電流終端回路６４に所定の電圧を供給する。その結果、書き込み電流（Ｉｗ）は、Ｙセレクタ６３へ流れ込む、あるいは、Ｙセレクタ６３から流れ出す。これらＸセレクタ６２、Ｙセレクタ６３、Ｙ側電流終端回路６４、Ｙ側電流源回路６５、及びＹ側電源回路６６は、メモリセル１に書き込み電流（Ｉｗ）を供給するための「書き込み電流供給回路」を構成している。
【００４８】
読み出し電流付加回路６７は、データ読み出し動作時、選択第２ビット線ＢＬ２ｓに所定の読み出し電流（Ｉｒ）を流す。Ｙ側電流終端回路６４は、ビット線ＢＬ１を“Ｏｐｅｎ”に設定する。また、読み出し電流負荷回路６７は、リファレンスセル１ｒにつながるリファレンスビット線ＢＬ２ｒに所定の読み出し電流（Ｉｒ）を流す。センスアンプ６８は、リファレンスビット線ＢＬ２ｒの電位と選択ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル１ｓからデータを読み出し、そのデータを出力する。これらＸセレクタ６２、Ｙセレクタ６３、Ｙ側電流終端回路６４、読み出し電流付加回路６７、及びセンスアンプ６８は、メモリセル１に読み出し電流（Ｉｒ）を供給するための「読み出し電流供給回路」を構成している。
【００４９】
次に、図１０及び図１１に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、トランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｌｏｗ”レベルにプルダウンされる。ビット線ＢＬ１、ＢＬ２のどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかは、当該メモリセル１に書き込まれるべきデータにより決定される。即ち、磁壁移動層１０を流れる電流の方向に応じて決定される。以上により、データ“０”と“１”を書き分けることができる。
【００５０】
一方、読み出しを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、トランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”（フローティング）に設定される。このときビット線ＢＬ１、ＢＬ２の一方から、ピン層１５、非磁性層１４、及び磁壁移動領域１３（ＭＴＪ）を貫通する読み出し電流がグラウンド線（ＧＮＤ）６９へと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、ＭＴＪの抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。
【００５１】
ただし、図１０及び図１１に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
【００５２】
本実施例におけるＭＲＡＭは、本発明の実施の形態で説明した磁壁移動メモリ素子２、例えば実施例１や実施例２の磁壁移動メモリ素子２を用いているので、メモリセルにおける磁壁移動のためのエネルギーを低減でき、パルス電流印加時間を短縮することができる。それにより、低電流かつ高速、安定な磁壁移動メモリ素子を実現できる。すなわち、データ保持安定に優れ、かつ低電流で動作するメモリセルを実現できる。
【００５３】
ただし、磁壁移動メモリ素子２は、図１の構成に限定されるものではない。例えば、磁壁移動メモリ素子として、磁壁移動層１０とは別に、その近傍にＭＴＪ素子を設ける構造とすることも可能である。その場合、磁壁移動層１０の磁壁移動領域１３の発する磁界により当該ＭＴＪ素子のフリー層の磁化方向を変更することによりデータを書き込む（記憶する）。また、ＭＴＪ素子のみ抵抗値を測定することでデータを読み出す。このように、本実施の形態では、いずれの場合にも、磁壁の移動に伴う磁壁移動層（磁壁移動領域）の磁化の向きのスイッチングでデータを記録することができる。
【００５４】
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
【符号の説明】
【００５５】
１    メモリセル
１ｒ  リファレンスセル
１ｓ  対象メモリセル
２    磁気抵抗素子
１０    磁壁移動層
１１    第１磁化固定領域
１２    第２磁化固定領域
１３    磁壁移動領域
１４    非磁性層
１５    ピン層
１７    第１磁化固定層
１８    第２磁化固定層
１９    第１電流端子
２０    第２電流端子
６０    ＭＲＡＭ
６１    メモリアレイ
６２    Ｘセレクタ
６３    Ｙセレクタ
６４    Ｙ側電流終端回路
６５    Ｙ側電流源回路
６６    Ｙ側電源回路
６７    読み出し電流付加回路
６８    センスアンプ
６９    グランド線
【図１】
2011119537.tif 000003
【図２】
2011119537.tif 000004
【図３】
2011119537.tif 000005
【図４】
2011119537.tif 000006
【図５】
2011119537.tif 000007
【図６Ａ】
2011119537.tif 000008
【図６Ｂ】
2011119537.tif 000009
【図７】
2011119537.tif 000010
【図８】
2011119537.tif 000011
【図９】
2011119537.tif 000012
【図１０】
2011119537.tif 000013
【図１１】
2011119537.tif 000014