(57)【要約】【課題】プロセッサのサイジングを効率的かつ的確に行うことができる新しいプロセッササイジング装置を提供する。【解決手段】プロセッサ性能データおよび既存システムデータを記憶するデータベースと、トランザクション量およびプロセッサ種別の各情報の入力を受け付ける入力受付手段と、前記トランザクション量およびプロセッサ種別の各情報に対応する既存システムデータがデータベースに存在するか否かを判定する判定手段と、既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を必要なプロセッサ数として見積もる第１見積手段と、既存システムデータが存在しないと判定された場合、プロセッサ性能データと前記トランザクション量の情報とに基づいて算出したプロセッサ数を必要なプロセッサ数として見積もる第２見積手段と、を含むプロセッササイジング装置。【選択図】図３
2011013716.tif 000002
【特許請求の範囲】
【請求項１】
トランザクション処理システムにおける必要なプロセッサ数を見積もるプロセッササイジング装置であって、
プロセッサの種別に応じたプロセッサ性能データと、既存のトランザクション処理システムにおけるトランザクション量、プロセッサ種別、および適正なプロセッサ数の各情報を含む既存システムデータとを記憶するデータベースと、
少なくともトランザクション量および使用対象のプロセッサ種別の各情報を、ユーザ入力により受け付ける入力受付手段と、
前記入力を受け付けたトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが前記データベースに存在するか否かを判定する判定手段と、
前記判定手段によって前記既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を前記必要なプロセッサ数として見積もる第１見積手段と、
前記判定手段によって前記既存システムデータが存在しないと判定された場合、前記入力を受け付けたプロセッサ種別に対応する前記プロセッサ性能データを前記データベースから取得し、該取得したプロセッサ性能データと前記入力を受け付けたトランザクション量の情報とに基づいて適正なプロセッサ数を算出し、該算出したプロセッサ数を前記必要なプロセッサ数として見積もる第２見積手段と、
を含むプロセッササイジング装置。
【請求項２】
前記プロセッサは、複数のコアからなるマルチコアプロセッサである、請求項１に記載のプロセッササイジング装置。
【請求項３】
前記データベースは、前記マルチコアプロセッサにおけるベンチマーク値および使用プロセッサ数に基づいて設定されるマルチプロセッサ係数データをさらに含み、
前記第２見積手段は、前記入力を受け付けたプロセッサ種別に対応するプロセッサ性能データおよびマルチコアプロセッサ係数を前記データベースから取得し、該取得したプロセッサ性能データおよび前記マルチプロセッサ係数と、前記入力を受け付けたトランザクション量の情報とで適正なプロセッサ数を算出し、該算出した適正なプロセッサ数を前記必要なプロセッサ数として見積もる、請求項２に記載のプロセッササイジング装置。
【請求項４】
前記データベースは、トランザクション処理の種類に応じた補正係数データをさらに記憶し、
前記入力受付手段は、トランザクション処理の種類の情報を、ユーザ入力によりさらに受付け、
前記第２見積手段は、前記入力を受け付けたプロセッサ種別に対応するプロセッサ性能データおよびマルチコアプロセッサ係数と、前記トランザクション処理の種類に対応する補正係数データとを前記データベースから取得し、該取得したプロセッサ性能データ、前記マルチプロセッサ係数、および補正係数データと、前記入力を受け付けたトランザクション量の情報とで適正なプロセッサ数を算出し、該算出した適正なプロセッサ数を前記必要なプロセッサ数として見積もる、請求項３に記載のプロセッササイジング装置。
【請求項５】
前記第２見積手段は、前記算出した適正なプロセッサ数を使用プロセッサ数として前記マルチプロセッサ係数データを再設定し、該再設定したマルチプロセッサ係数データと、前記取得したプロセッサ性能データと、前記入力を受け付けたトランザクション量の情報とで適正なプロセッサ数を所定回数再帰的に算出する、請求項３または請求項４に記載のプロセッササイジング装置。
【請求項６】
前記既存システムデータは、既存のトランザクション処理システムのプロセッサ種別およびプロセッサの総数の各情報を含む構成情報と、トランザクション量の情報と、プロセッサ使用率の情報とに基づいて作成される、請求項１〜５のいずれか１つに記載のプロセッササイジング装置。
【請求項７】
トランザクション処理システムにおける必要なプロセッサ数を見積もるプロセッササイジング方法であって、
プロセッサの種別に応じたプロセッサ性能データと、既存のトランザクション処理システムにおけるトランザクション量、プロセッサ種別、および適正なプロセッサ数の各情報を含む既存システムデータとをデータベースに記憶する記憶段階と、
少なくともトランザクション量および使用対象のプロセッサ種別の各情報を、ユーザ入力により受け付ける入力受付段階と、
前記入力を受け付けたトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが前記データベースに存在するか否かを判定する判定段階と、
前記判定段階において、前記既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を前記必要なプロセッサ数として見積もる第１見積段階と、
前記判定段階において、前記既存システムデータが存在しないと判定された場合、前記入力を受け付けたプロセッサ種別に対応する前記プロセッサ性能データを前記データベースから取得し、該取得したプロセッサ性能データと前記入力を受け付けたトランザクション量の情報とに基づいてプロセッサ数を算出し、該算出したプロセッサ数を前記必要なプロセッサ数として見積もる第２見積段階と、
を含むプロセッササイジング方法。
【請求項８】
請求項７に記載のプロセッササイジング方法をコンピュータで実行させるための情報処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プロセッササイジング装置、プロセッササイジング方法、および情報処理プログラムに関する。
【背景技術】
【０００２】
オンライントランザクション処理を行うシステムを提供する際に、想定されるシステムの負荷から的確なプロセッサの性能およびプロセッサ数を見積もること（プロセッサのサイジング）は非常に重要である。
【０００３】
プロセッサのサイジングは、たとえば、処理すべきトランザクション量、サーバ上で用いるプロセッサの種類など様々な要素の影響を考慮して行う必要がある。
【０００４】
また、昨今、プロセッサの処理能力を向上させる手法として、プロセッサのクロック周波数を高めるという手法よりも、デュアルコアやクアッドコアなど複数のコアをもつマルチコアを並列に処理を実行させる手法へシフトしている。そして、マルチコアプロセッサを使用する場合のソフトウェアライセンス料は、シングルコアプロセッサを複数使用する場合のソフトウェアライセンス料と比べて一般的に安価となる場合が多い。よって、システム構成として安価であり、シングルコアプロセッサよりも消費電力も少ないことから、可能な限りマルチコアプロセッサを使用する傾向にある。しかし、マルチコアプロセッサのサイジングは、シングルコアプロセッサのサイジングに比べて、その複雑さがさらに増してしまう。
【０００５】
したがって、プロセッサ、特に、マルチコアプロセッサであっても、そのサイジングをより効率よく的確に行うことが求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３０２５２５号公報
【特許文献２】特開２００５−１０９５４号公報
【特許文献３】特開２００７−２６５０７９号公報
【特許文献４】特表２００５−５３２６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プロセッサのサイジングは、一般的に、技術者自身の経験または勘に基づいて、定性的、感覚的に行われている。そのため、オンライントランザクション処理を行うシステムを提供するに際して、必要なプロセッサ数を効率的かつ的確にサイジングすることができないという問題点があった。また、関連する先行技術をみても、既存のシステムデータがあるか否かに応じて適宜必要なプロセッサ数をサイジングできるものはない。
【０００８】
したがって、本発明は、上記問題点を解決し、プロセッサのサイジングを効率的かつ的確に行うことができる新しいプロセッササイジング装置、プロセッササイジング方法、およびその情報処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明によるプロセッササイジング装置は、トランザクション処理システムにおける必要なプロセッサ数を見積もるプロセッササイジング装置であって、プロセッサの種別に応じたプロセッサ性能データと、既存のトランザクション処理システムにおけるトランザクション量、プロセッサ種別、および適正なプロセッサ数の各情報を含む既存システムデータとを記憶するデータベースと、少なくともトランザクション量および使用対象のプロセッサ種別の各情報を、ユーザ入力により受け付ける入力受付手段と、前記入力を受け付けたトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが前記データベースに存在するか否かを判定する判定手段と、前記判定手段によって前記既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を前記必要なプロセッサ数として見積もる第１見積手段と、前記判定手段によって前記既存システムデータが存在しないと判定された場合、前記入力を受け付けたプロセッサ種別に対応する前記プロセッサ性能データを前記データベースから取得し、該取得したプロセッサ性能データと前記入力を受け付けたトランザクション量の情報とに基づいて適正なプロセッサ数を算出し、該算出した適正なプロセッサ数を前記必要なプロセッサ数として見積もる第２見積手段と、を含む。
【００１０】
本発明によるプロセッササイジング方法は、トランザクション処理システムにおける必要なプロセッサ数を見積もるプロセッササイジング方法であって、プロセッサの種別に応じたプロセッサ性能データと、既存のトランザクション処理システムにおけるトランザクション量、プロセッサ種別、および適正なプロセッサ数の各情報を含む既存システムデータとをデータベースに記憶する記憶段階と、少なくともトランザクション量および使用対象のプロセッサ種別の各情報を、ユーザ入力により受け付ける入力受付段階と、前記入力を受け付けたトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが前記データベースに存在するか否かを判定する判定段階と、前記判定段階において、前記既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を前記必要なプロセッサ数として見積もる第１見積段階と、前記判定段階において、前記既存システムデータが存在しないと判定された場合、前記入力を受け付けたプロセッサ種別に対応する前記プロセッサ性能データを前記データベースから取得し、該取得したプロセッサ性能データと前記入力を受け付けたトランザクション量の情報とに基づいて適正なプロセッサ数を算出し、該算出した適正なプロセッサ数を前記必要なプロセッサ数として見積もる第２見積段階と、を含む。
【００１１】
本発明による情報処理プログラムは、上記プロセッササイジング方法をコンピュータで実行させるものである。
【発明の効果】
【００１２】
以上のような本発明によれば、既存のシステムデータを利用しつつ、既存のシステムデータが無い場合であっても、必要なプロセッサ数を効率的かつ的確にサイジングすることができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係るプロセッササイジング装置１００のハードウウェア構成を示す概略図である。
【図２】本実施形態に係るプロセッササイジング装置１００におけるデータの入出力の流れを表す図である。
【図３】本実施形態に係るプロセッササイジング装置１００におけるプロセッササイジングを実行する構成を機能的に示すブロック図である。
【図４】サイジング誤差の判定処理を説明するための図である。
【図５】本実施形態に係るプロセッササイジング装置１００における既存システムデータの作成を実行する構成を機能的に示すブロック図である。
【図６】本実施形態に係るプロセッササイジング装置１００におけるプロセッササイジングを実行する処理内容を示すフローチャートである。
【図７】既存システム記憶部３２における補正係数データのデータ構造の一例を示す。
【図８】ディスプレイに提供されるサイジングパラメータの入力画面の一例を示す。
【図９】既存システム記憶部３２における既存システムデータのデータ構造の一例を示す。
【図１０】ディスプレイに提供される出力画面の一例を示す。
【図１１】本実施形態に係るプロセッササイジング装置１００における既存システムデータの作成を実行する処理内容を示すフローチャートである。
【図１２】ディスプレイに提供される既存システム構成データの入力画面の一例を示す。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための好適な実施形態を、図面を参照しながら説明する。
【００１５】
図１は、本実施形態のプロセッササイジング装置１００のハードウェア概略構成を示す図である。図２は、プロセッササイジング装置１００における、データの入出力の流れを表す図である。
【００１６】
本実施形態のプロセッササイジング装置１００は、ハードウェアとして、図１に示すとおり、たとえば、データ処理部（ＣＰＵ）１１、データ処理部１１にバス結合されたＲＯＭ１２、ＲＡＭ１３、記憶部１４、入力部１５、出力部（表示部）１６、および入出力インタフェース１７など、通常のコンピュータ装置と同様のハードウェアを備える。ここで、たとえば、記憶部１４はＨＤＤなどの外部記憶装置であり、入力部１５はキーボード、およびマウスなどのポインティングデバイスであり、出力部１６はＣＲＴディスプレイ、液晶ディスプレイ、プラズマディスプレイなどの表示装置（ディスプレイ）である。プロセッササイジング装置１００は、物理的には、専用化したシステム、あるいは汎用の情報処理装置のいずれであってもよい。たとえば、一般的な構成の情報処理装置において、本発明のプロセッササイジング方法における各処理を規定したソフトウェアを起動することにより、プロセッササイジング装置１００を実現することもできる。
【００１７】
プロセッササイジング装置１００は、図２に示すように、サイジングデータの入力パラメータ（サイジングパラメータ）を受け付け、該受け付けたサイジングパラメータに基づいてデータ処理することでプロセッサ数をサイジングし、そのサイジング結果を出力する。また、プロセッササイジング装置１００は、既存システム構成データの入力を受け付け、該受け付けた既存システム構成データを上記サイジングするデータ処理において利用することができる。データの入出力は、たとえば、プロセッササイジング装置１００がディスプレイにデータ入出力用の画面（ブラウザ）を提供することにより行うことができる。
【００１８】
サイジングデータは、オンライントランザクション処理におけるトランザクション量および平均データサイズと、ユーザが指定するサイジング回数、サイジング誤差、およびサイジングしたいプロセッサ（使用対象のプロセッサ種別）との各情報を含む。サイジング回数は、ユーザが指定するプロセッサ数のサイジングの最大回数であり、サイジング誤差は、ユーザが指定するサイジング結果の許容誤差である。
【００１９】
既存システム構成データは、既存のトランザクション処理システムのプロセッサ種別およびプロセッサ数の各情報を含む構成情報、トランザクション量、プロセッサ使用率などの各種パラメータである。そして、後述するように、既存システム構成データに基づいて既存システムデータを作成することができる。
【００２０】
本実施形態のプロセッササイジング装置１００は、サイジングパラメータのデータ入力を受け付けて、プロセッサ数のサイジングを実行する機能と、既存システム構成データのデータ入力を受け付けて、既存システムデータの作成を実行する機能とを有する。以下、それぞれの機能を説明する。
【００２１】
＜プロセッササイジング機能＞
プロセッササイジング装置１００は、プロセッサ数のサイジングを実行する機能として、図３に示すように、入力受付手段２１、判定手段２２、第１見積手段２３、および第２見積手段２４を含む。これら各手段は、主にＣＰＵ１１がＲＯＭ１２やＲＡＭ１３に格納されるプログラムを実行し、各ハードウェアを制御することにより、実現することができる。また、データベースは、たとえば、入力されたサイジングパラメータを記憶する入力パラメータ記憶部３１と、マルチプロセッサ係数データ、トランザクション処理の種類に応じた補正係数データ、および既存システムデータを記憶する既存システム記憶部３２と、プロセッサ種別ごとにプロセッサ性能データを記憶するプロセッサ性能情報記憶部３３と、プロセッサのベンチマークデータを記憶するプロセッサベンチマーク情報記憶部３４とによって構成され、ＲＡＭ１３または記憶部１４を用いて実現することができる。
【００２２】
入力受付手段２１は、ディスプレイにサイジングパラメータのデータ入力用の入力画面（ブラウザ）を提供し、該ブラウザを介してサイジングパラメータを、ユーザ入力により受け付ける。そして、入力受付手段２１は、入力されたサイジングパラメータを入力パラメータ記憶部３１に記憶するとともに、入力されたサイジングパラメータのうち、トランザクション量および使用対象のプロセッサ種別の各情報を判定手段２２に送る。
【００２３】
判定手段２２は、入力受付手段２１により取得したトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが既存システム記憶部３２に存在するか否かを判定する。判定手段２２は、入力受付手段２１により取得したトランザクション量等の各情報と、既存システムデータに含まれるトランザクション量等との各情報とを比較することで、上記判定する処理を実行する。判定手段２２は、上記既存システムデータが存在すると判定した場合、該既存システムデータに関する情報を第１見積手段２３に送る。一方、上記既存システムデータが存在しないと判定した場合、この判定結果を示す情報を第２見積手段２４に送る。なお、既存システムデータは、トランザクション量、プロセッサ種別、および適正なプロセッサ数の各情報を含むデータである。適正なプロセッサ数とは、プロセッサ種別に応じて、そのトランザクション処理を実行するのに必要なプロセッサ数である。
【００２４】
第１見積手段２３は、判定手段２２によって既存システムデータが存在すると判定された場合、該既存システムデータに含まれる適正なプロセッサ数を必要なプロセッサ数として見積もり（サイジングし）、そのサイジング結果を出力部１６であるディスプレイに出力する。
【００２５】
第２見積手段２４は、判定手段２２によって既存システムデータが存在しないと判定された場合、上記入力を受け付けたトランザクション量およびプロセッサ種別を入力パラメータ記憶部３１から取得する。そして、該取得したトランザクション量およびプロセッサ種別などに基づいて適正なプロセッサ数を算出し、該算出した適正なプロセッサ数を必要なプロセッサ数として見積もり（サイジングし）、そのサイジング結果をディスプレイに出力する。
【００２６】
第２見積手段２４は、たとえば、プロセッサ数算出手段２４１、マルチプロセッサ数補正演算手段２４２、ベンチマーク情報反映手段２４３、トランザクションの種類によるプロセッサ数補正手段２４４、および制御手段２４５を含む。
【００２７】
プロセッサ数算出手段２４１は、上記入力を受け付けたプロセッサの種別に対応するプロセッサ性能データをプロセッサ性能情報記憶部３３から取得し、該取得したプロセッサ性能データと入力を受け付けたトランザクション量の情報とに基づいてプロセッサ数を算出する。たとえば、入力を受け付けたプロセッサが１０００（ＴＰＳ）の処理能力を有し、入力を受け付けたトランザクション量が４０００（ＴＰＳ）であれば、使用対象のプロセッサの必要なプロセッサ数は、４個と算出することができる。
【００２８】
マルチプロセッサ数補正演算手段２４２は、上記算出されたプロセッサ数にマルチプロセッサ係数（ＭＰ係数）を乗算して補正する。ＭＰ係数とは、プロセッサ数が増えることによってプロセッサの性能向上の程度を示す係数であって、たとえば、プロセッサのベンチマーク値、トランザクション処理を行うシステムでのモデルテストにおいて使用した使用プロセッサ数などの結果から、総合的に求めることができる。
【００２９】
ベンチマーク情報反映手段２４３は、マルチプロセッサ数補正演算手段２４２で補正されたプロセッサ数を、入力を受け付けた平均データと、上記ＭＰ係数を求めるのに使われたベンチマークとの条件の違いを反映してさらに補正する。ベンチマーク情報反映手段２４３は、プロセッサベンチマーク情報記憶部３４から、上記ＭＰ係数を求めるのに用いられたベンチマークの条件である平均データの情報を取得する。たとえば、その平均データが１００（ＫＢ）であり、入力を受け付けた平均データが１２０（ＫＢ）である場合、１．２（１２０／１００）を上記補正したプロセッサ数に乗算してさらに補正する。
【００３０】
トランザクションの種類によるプロセッサ数補正手段２４４は、ベンチマーク情報反映手段２４３で補正されたプロセッサ数を、トランザクション処理の種類に応じた補正係数データでさらに補正する。トランザクション処理の種類に応じた補正係数データは、トランザクション処理に必要なプロセッサ数が、たとえば、演算処理に関するもの、勘定系処理に関するもの、オンラインショッピング処理に関するものなどのトランザクションの種類に応じて受ける影響を考慮したデータである。
【００３１】
制御手段２４５は、上記各手段２４１〜２４４によって算出され、かつ、補正された適正なプロセッサ数を使用プロセッサ数としてマルチプロセッサ係数データを再設定し、該再設定したマルチプロセッサ係数データと、取得したプロセッサ性能データと、入力を受け付けたトランザクション量の情報とで適正なプロセッサ数を、最大で入力を受け付けたサイジング回数分、再帰的に算出する。また、制御手段２４５は、最初にサイジングしたプロセッサ数と、その後にサイジングした各プロセッサ数とをそれぞれ比較して、入力を受け付けたサイジング誤差の範囲内であるか否かを判定する。そして、サイジング誤差の範囲内にあるプロセッサ数、たとえば、サイジングを行って、その結果であるプロセッサ数が誤差範囲内を外れた時、その１つ前の誤差範囲内にあるサイジングした時のプロセッサ数を必要なプロセッサ数として見積もり、その結果をディスプレイに出力する。
【００３２】
ここで、図４を参照しながら、サイジング誤差の判定処理の仕組みを簡単に説明する。図４に示すとおり、たとえば、ユーザが指定したサイジング回数を１０回、サイジング誤差を５％とし、それぞれの回数ごとプロセッサ数をサイジングする。たとえば、サイジング結果に基づいて、サイジング１回目のプロセッサ数１０８個を基準とし、そのサイジング誤差５％では、プロセッサ数の誤差範囲内は１０２．６個〜１１３．４個となる。７回目のサイジング結果におけるプロセッサ数は１０２個でサイジング誤差範囲外となるので、その１つ前の６回目のサイジング結果である１０３個を必要なプロセッサ数として見積もり、その結果をディスプレイに出力する。サイジング誤差の判定処理において、たとえば、サイジングを実行する度に、その算出された適正なプロセッサ数を使用プロセッサとしてマルチプロセッサ係数を再設定し、該再設定したマルチプロセッサ係数を用いて再帰的にサイジングを行うことができる。よって、再帰的にサイジングを行い誤差範囲内のプロセッサ数を出力することで、精度の高いサイジングを行うことができる。
＜既存システムデータ作成機能＞
プロセッササイジング装置１００は、既存システムデータ作成を実行する機能として、図５に示すように、入力受付手段２７および既存システムデータ作成部２８を含む。これらの手段は、主にＣＰＵ１１がＲＯＭ１２やＲＡＭ１３に格納されるプログラムを実行し、各ハードウェアを制御することにより、実現することができる。また、データベースは、たとえば、既存システム構成データを記憶する既存システム構成データ記憶部３５および既存システム適正データ記憶部３６によって構成され、ＲＡＭ１３または記憶部１４を用いて実現することができる。
【００３３】
入力受付手段２７は、ディスプレイに既存システム構成データ入力用の入力画面（ブラウザ）を提供し、該ブラウザより、既存システム構成データを、ユーザ入力により受け付ける。そして、入力受付手段２７は、入力された既存システム構成データを既存システム構成データ記憶部３５に記憶するとともに、その入力情報を既存システムデータ作成部２８に送る。
【００３４】
既存システムデータ作成部２８は、既存システム構成データに基づいて適正な既存システムデータを作成し、該作成した既存システムデータを既存システム適正データ記憶部３６に記憶する。
【００３５】
既存システムデータ作成部２８は、プロセッサ数取得手段２８１、平均プロセッサ使用率取得手段２８２、適正マルチコアプロセッサ数算出手段２８３、マルチプロセッサ係数算出手段２８４、および既存システム適正データ保存手段２８５を含む。
【００３６】
プロセッサ数取得手段２８１は、既存システム構成データ記憶部３５から既存システムデータを作成する基になる、プロセッサ種別に応じたプロセッサの総数の情報を取得し、その取得したプロセッサの総数の情報を適正マルチコアプロセッサ数算出手段２８３に送る。
【００３７】
平均プロセッサ使用率取得手段２８２は、既存システム構成データ記憶部３５から既存システムデータを作成する基になる平均プロセッサ使用率の情報を取得し、その取得した平均プロセッサ使用率の情報を適正マルチコアプロセッサ数算出手段２８３に送る。
【００３８】
適正マルチコアプロセッサ数算出手段２８３は、取得したプロセッサの総数の情報と、平均プロセッサ使用率の情報とから適正マルチコアプロセッサ数（適正なプロセッサ数）を算出する。たとえば、プロセッサの総数が１６個で、その平均プロセッサ使用率が４９％である場合、適正なプロセッサ数は、１６×０．４９＝７．８４で、約８個と算出することができる。
【００３９】
マルチプロセッサ係数算出手段２８４は、算出された適正なプロセッサ数と、プロセッサのベンチマーク値とからマルチプロセッサ係数を算出する。
【００４０】
既存システム適正データ保存手段２８５は、既存のトランザクション処理システムのプロセッサ種別およびプロセッサ数の各情報を含む構成情報と、トランザクション量の情報と、算出された適正なプロセッサ数と、マルチプロセッサ係数との各情報を適正な既存システムデータとして既存システム適正データ記憶部３６に記憶する。なお、既存システム適正データ記憶部３６で記憶された既存システムデータは、上記既存システム記憶部３２に記憶し、プロセッサ数のサイジングを実行する機能で活用することができる。
【００４１】
＜プロセッササイジング方法＞
以下、図６に示すフローチャートを参照して、プロセッササイジング装置１００を用いて実施されるプロセッササイジング方法を説明する。なお、以下では、既存システムデータとして、図７に示すように既存システムデータ１および既存システムデータ２が既存システム記憶部３２に記憶されている場合を例にとって説明する。図７は、既存システム記憶部３２における既存システムデータのデータ構造の一例を示す図である。また、各処理は、処理内容に矛盾を生じない範囲で任意に順番を変更して又は並列に実行することができる。
【００４２】
まず、入力受付手段２１は、ディスプレイにサイジングパラメータ入力用の入力画面（ブラウザ）を提供し、該ブラウザより、サイジングパラメータを、ユーザ入力により受け付ける（ステップＳ１００）。入力受付手段２１は、入力されたサイジングパラメータを入力パラメータ記憶部３１に記憶するとともに、入力されたサイジングパラメータのうち、トランザクション量および使用対象のプロセッサ種別の各情報を判定手段２２に送る。図８は、ディスプレイに提供される入力画面の一例を示す。図８に示すとおり、ユーザは、たとえば、トランザクション量を「４０００」（ＴＰＳ）、平均データサイズを「１２０」（ＫＢ）、サイジング誤差を「５」（％）、サイジング回数を「１０」（回）、サイジングしたいプロセッサ（使用対象のプロセッサ種別）をそれぞれ型番「Ｉｔａｎｉｕｍ  ２  ９０１０」、「Ｉｔａｎｉｕｍ  ２  ９０５０」（Ｉｔａｎｉｕｍは登録商標）と入力することができる。
【００４３】
次いで、プロセッササイジング装置１００は、サイジングしたいプロセッサごとに、該当するプロセッサ性能データがプロセッサ性能情報記憶部３３から検索し、該当するプロセッサ性能データがある限り、下記ステップＳ１０２〜Ｓ１１１の処理を繰り返す（ステップＳ１０１）。なお、入力を受け付けた使用対象のプロセッサ種別に相当するプロセッサ性能データがプロセッサ性能情報記憶部３３にない場合、たとえば、その旨を示す情報をディスプレイに出力することができる。
【００４４】
次いで、判定手段２２は、入力受付手段２１により送られたトランザクション量およびプロセッサ種別の各情報と同一のトランザクション量およびプロセッサ種別の各情報を含む既存システムデータが既存システム記憶部３２に存在するか否かを判定する（ステップＳ１０２）。既存システムデータのデータ構造は、トランザクション量、プロセッサ種別、プロセッサ数、プロセッサ使用率、および適正プロセッサ数の各情報を１セットとして含む。図７に示すとおり、既存システムデータ１は、トランザクション量「４０００」、プロセッサ種別「Ｉｔａｎｉｕｍ  ２  ９０５０」、プロセッサ数「１６」、プロセッサ使用率「４９％」、および適正プロセッサ数「８」の各情報を含み、既存システムデータ２は、トランザクション量「８０００」、プロセッサ種別「Ｉｔａｎｉｕｍ  ２  ９０３０」、プロセッサ数「３２」、プロセッサ使用率「５９％」、および適正プロセッサ数「２０」の各情報を含む。
【００４５】
上記既存システムデータが存在すると判定した場合（ステップＳ１０２；Ｙｅｓ）、その既存システムデータに含まれる適正プロセッサ数を必要なプロセッサ数として見積もり、その必要なプロセッサ数をディスプレイに出力する（ステップＳ１１２）。たとえば、入力を受け付けたトランザクション量が「４０００」、使用対象のプロセッサ種別が「Ｉｔａｎｉｕｍ  ２  ９０５０」であって、それらの各情報と同一の上記既存システムデータ１が存在する場合、既存システムデータ１の適正プロセッサ数「８」を必要なプロセッサ数として出力することができる。
【００４６】
一方、上記既存システムデータが存在しないと判定した場合（ステップＳ１０２；Ｎｏ）、下記のステップＳ１０３の処理に進む。たとえば、入力を受け付けたトランザクション量が「８０００」、使用対象のプロセッサ種別が「Ｉｔａｎｉｕｍ  ２  ９０１０」であって、それらの各情報と同一の既存システムデータが存在しない場合である。
【００４７】
プロセッササイジング装置１００は、現在のサイジング回数がユーザの指定したサイジング回数内であるか否かを判定する（ステップＳ１０３）。サイジング回数内で無い場合（ステップＳ１０３：Ｎｏ）、ステップＳ１１１の処理に進み、サイジング回数内である場合（ステップＳ１０３：Ｙｅｓ）、以下のステップＳ１０４に進む。
【００４８】
プロセッサ数算出手段２４１が、上記入力を受け付けたプロセッサ種別に対応するプロセッサ性能データをプロセッサ性能情報記憶部３３から取得し、該取得したプロセッサ性能データと入力を受け付けたトランザクション量の情報とに基づいて適正なプロセッサ数を算出する（ステップＳ１０４）。たとえば、入力を受け付けたプロセッサ種別「Ｉｔａｎｉｕｍ  ２  ９０１０」が１０００（ＴＰＳ）の処理能力を有し、入力を受け付けたトランザクション量が４０００（ＴＰＳ）であれば、適正なプロセッサ数は４個と算出することができる。
【００４９】
次いで、マルチプロセッサ数補正演算手段２４２が、上記算出された適正なプロセッサ数にマルチプロセッサ係数（ＭＰ係数）を乗算して補正する（ステップＳ１０５）。たとえば、ＭＰ係数が１．１であるとすると、プロセッサ数は、４×１．１＝４．４で、４．４個と補正される。
【００５０】
次いで、ベンチマーク情報反映手段２４３は、マルチプロセッサ数補正演算手段２４２で補正されたプロセッサ数を、入力を受け付けた平均データと、上記ＭＰ係数を求めるのに使われたベンチマークとの条件の違いを反映してさらに補正する（ステップＳ１０６）。たとえば、ＭＰ係数１．１を求めるのに用いられたベンチマークの条件が平均データ１００（ＫＢ）であり、入力を受け付けた平均データが１２０（ＫＢ）であるとすると、１．２（１２０／１００）を上記補正したプロセッサ数に乗算してさらに補正する。すなわち、プロセッサ数は、４．４×１．２＝５．２８で、５．２８個と補正される。
【００５１】
次いで、トランザクションの種類によるプロセッサ数補正手段２４４が、ベンチマーク情報反映手段２４３で補正されたプロセッサ数を、トランザクション処理の種類に応じた補正係数データでさらに補正する（ステップＳ１０７）。たとえば、トランザクション処理の種類が、オンラインショッピング処理に関するものであれば、オンラインショッピング処理に応じた補正係数データを、上記補正されたプロセッサ数に乗算してさらに補正する。すなわち、プロセッサ数は、５．２８×０．９＝４．７５２で、４．７５２個と補正される。なお、補正係数データは、図８に例示するように、トランザクション種類に応じて補正係数が設定されており、本実施形態では、たとえば、演算処理の補正係数は１．２、勘定系処理の補正係数は１、オンラインショッピング処理の補正係数は０．９としている。
【００５２】
次いで、プロセッササイジング装置１００は、上記算出して補正されたプロセッサ数をサイジング回数の情報とともにＲＡＭ１３などに保存する（ステップＳ１０８）。
【００５３】
次いで、プロセッササイジング装置１００は、サイジング回数の情報を１つ繰り上げる（ステップＳ１０９）。
【００５４】
次いで、サイジング回数が１回目の時に算出したプロセッサ数と、現在サイジング中のプロセッサの数との誤差が、ユーザの指定したサイジング誤差の範囲内であるか否かを判定する（ステップＳ１１０）。上記サイジング誤差の範囲内である場合（ステップＳ１１０：Ｙｅｓ）、または、サイジング回数が１回目のとき、上記ステップＳ１０３の処理に戻る。一方、上記サイジング誤差の範囲内で無い場合（ステップＳ１１０：Ｎｏ）、ステップＳ１１１の処理に進む。ステップＳ１０３の処理を再び行う場合は、たとえば、サイジングを実行する度に、その算出された適正なプロセッサ数を使用プロセッサとしてマルチプロセッサ係数を再設定し、該再設定したマルチプロセッサ係数を用いて再帰的にサイジングを行う。
【００５５】
次いで、プロセッササイジング装置１００が、サイジング誤差の範囲内にある適正なプロセッサ数を必要なプロセッサ数として見積もり設定する（ステップＳ１１１）。たとえば、サイジングを行って、その結果であるプロセッサ数が誤差範囲内を外れた時は、１つ前の誤差範囲内にあるサイジングした時のプロセッサ数を必要なプロセッサ数として見積もり設定する。この場合、該設定した必要なプロセッサ数をディスプレイに出力する（ステップＳ１１２）。
【００５６】
以上の処理によって得られた出力結果の一例を、図１０に示す。図１０に示すとおり、ユーザの指定する使用対象のプロセッサ種別ごとに、必要プロセッサ数がディスプレイに表示される。
【００５７】
＜既存システムデータ作成方法＞
以下、図１１に示すフローチャートを参照して、プロセッササイジング装置１００を用いて実施される既存システムデータ作成方法を説明する。なお、既存システムデータの作成処理は、上記プロセッササイジング処理とは非同期で行うことができる。また、各処理は、処理内容に矛盾を生じない範囲で任意に順番を変更して又は並列に実行することができる。
【００５８】
まず、入力受付手段２７が、ディスプレイに既存システム構成データ入力用の入力画面（ブラウザ）を提供し、該ブラウザより、既存システム構成データを、ユーザ入力により受け付ける（ステップＳ２００）。そして、入力受付手段２７は、入力された既存システム構成データを既存システム構成データ記憶部３５に記憶するとともに、その入力情報を既存システムデータ作成部２８に送る。図１２は、ディスプレイに提供される既存システム構成データの入力画面の一例を示す。図１２に示すとおり、ユーザは、たとえば、トランザクション量を「４０００」（ＴＰＳ）、プロセッサ種別を「Ｉｔａｎｉｕｍ  ２  ９０３０」、プロセッサ数を「１６」、平均プロセッサ使用率を「４９％」と入力することができる。
【００５９】
プロセッサ数取得手段２８１は、既存システム構成データ記憶部３５から既存システムデータを作成する基になるプロセッサ種別に応じたプロセッサの総数の情報を取得する（ステップＳ２０１）。プロセッサ数取得手段２８１は、その取得したプロセッサの総数の情報を適正マルチコアプロセッサ数算出手段２８３に送る。
【００６０】
平均プロセッサ使用率取得手段２８２は、既存システム構成データ記憶部３５から既存システムデータを作成する基になる平均プロセッサ使用率の情報を取得する（ステップＳ２０２）。平均プロセッサ使用率取得手段２８２は、その取得した平均プロセッサ使用率の情報を適正マルチコアプロセッサ数算出手段２８３に送る。
【００６１】
適正マルチコアプロセッサ数算出手段２８３は、取得したプロセッサ数の情報と、平均プロセッサ使用率の情報とから適正マルチコアプロセッサ数を算出する（ステップＳ２０３）。たとえば、プロセッサ数が１６個で、その平均プロセッサ使用率が４９％である場合、適正プロセッサ数は、１６×０．４９＝７．８４で、約８個と算出することができる。
【００６２】
マルチプロセッサ係数算出手段２８４は、算出された適正プロセッサ数と、プロセッサのベンチマーク値とからマルチプロセッサ係数を算出する（ステップＳ２０４）。
【００６３】
既存システム適正データ保存手段２８５は、既存のトランザクション処理システムのプロセッサ種別およびプロセッサ数の各情報を含む構成情報と、トランザクション量の情報と、算出された適正プロセッサ数との各情報を適正な既存システムデータとして既存システム適正データ記憶部３６に記憶する（ステップＳ２０５）。また、算出したマルチプロセッサ係数も既存システム適正データ記憶部３６に記憶することもできる。
【００６４】
本実施形態のプロセッササイジング装置１００によれば、既存のシステムデータを利用しつつ、既存のシステムデータが無い場合であっても、必要なプロセッサ数を効率的かつ的確にサイジングすることができる。
【００６５】
また、プロセッサの種別に応じて必要なプロセッサ数を算出することができるので、シングルコアプロセッサに限られず、マルチコアプロセッサであっても、プロセッサのサイジングを実行することができる。さらに、マルチプロセッサ係数データを用いて算出されたプロセッサ数で補正することによって、マルチコアプロセッサについてより的確に必要なプロセッサのサイジングを実行することができる。
【００６６】
さらに、トランザクション処理の種類に応じた補正係数データを用いて算出されたプロセッサ数で補正することによって、トランザクション処理の種類を考慮しつつ、より的確に必要なプロセッサのサイジングを実行することができる。
【００６７】
さらに、プロセッササイジング処理とは非同期で、既存システムデータを作成することができるので、該作成した既存システムデータを新たにプロセッササイジングの処理に利用することができる。
＜変形例＞
以上のように本発明の好適な実施形態について説明したが、本発明は、以上の実施形態に限定されるべきものではなく、特許請求の範囲に表現された思想および範囲を逸脱することなく、種々の変形、追加、および省略が当業者によって可能である。
【００６８】
たとえば、本実施形態では、第１見積手段および第２見積手段を併用した場合を説明したが、これに限られず、どちらか一方を用いてプロセッササイジングを行うこともできる。
【００６９】
また、本実施形態では、プロセッサ数算出手段２４１で算出したプロセッサ数を、マルチプロセッサ数演算手段２４２、ベンチマーク情報反映手段２４３、トランザクションの種類によるプロセッサ数補正手段２４４でそれぞれ補正する場合を説明したが、本発明はこれに限られず、各手段２４２〜２４４を適宜省略してもよいし、また、全部省略してもよい。
【００７０】
さらに、本実施形態では、繰り返しサイジングを行い誤差範囲内のプロセッサ数を出力する方法を説明したが、本発明はこれに限られず、そのサイジング回数は適宜変更でき、たとえば、必要なプロセッサ数のサイジングを１度のみ行うものであってもよいことはもちろんである。
【００７１】
さらに、本実施形態では、プロセッササイジング装置１００におけるデータ処理部に各手段が備えられている構成を説明したが、本発明はこれに限られず、各手段がプロセッササイジング装置１００と通信可能に接続されたネットワーク上に又は他の装置に備えられるプロセッササイジングシステムとして構成することもできる。
【００７２】
さらに、プロセッササイジング装置１００には、用途に応じた機能的手段がそれぞれ備えられているが、プロセッササイジング装置１００に備えられている機能的手段は、そのいくつかの手段を一纏めにして構成されていてもよいし、一つの手段をさらに複数の手段に分割して構成されていてもよい。
【符号の説明】
【００７３】
２１  入力受付手段、
２２  判定手段、
２３  第１見積手段、
２４  第２見積手段、
２４１  プロセッサ数算出手段、
２４２  マルチプロセッサ数補正演算手段、
２４３  ベンチマーク情報反映手段、
２４４  トランザクションの種類によるプロセッサ数補正手段、
３１  入力パラメータ記憶部、
３２  既存システム記憶部、
３３  プロセッサ性能情報記憶部、
３４  プロセッサベンチマーク情報記憶部、
１００  プロセッササイジング装置。
【図１】
2011013716.tif 000003
【図２】
2011013716.tif 000004
【図３】
2011013716.tif 000005
【図５】
2011013716.tif 000006
【図６】
2011013716.tif 000007
【図４】
2011013716.tif 000008
【図７】
2011013716.tif 000009
【図８】
2011013716.tif 000010
【図９】
2011013716.tif 000011
【図１０】
2011013716.tif 000012
【図１１】
2011013716.tif 000013
【図１２】
2011013716.tif 000014