(57)【要約】【課題】スメアの発生を低減した画像表示装置を提供すること。【解決手段】画像表示装置は、信号線と、外部からの階調情報に基づいて映像信号を生成する映像信号生成手段と、前記階調情報に基づいて補償信号を生成する補償信号生成手段と、前記映像信号と前記補償信号とを前記信号線に交互に供給する選択手段と、複数の画素回路と、を含み、前記各画素回路は前記信号線に接続され、前記複数の画素回路は順次前記映像信号に応じた電位差を記憶するとともに、記憶した前記電位差に応じた階調の画素を表示し、前記補償信号生成手段は、前記階調情報に基づいて、前記補償信号が供給され、前記階調情報における前記補償信号の関係が前記階調情報における前記映像信号の関係と逆転するように前記補償信号を生成する。【選択図】図５
2011013574.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、
階調情報を取得する取得手段と、
前記階調情報に基づいて映像信号を生成する映像信号生成手段と、
前記階調情報に基づいて補償信号を生成する補償信号生成手段と、
前記映像信号と前記補償信号とを前記信号線に交互に供給する選択手段と、
複数の画素回路と、
を含み、
前記各画素回路は前記信号線に接続され、
前記複数の画素回路は順次前記映像信号に応じた電位差を記憶するとともに、記憶した前記電位差に応じた階調の画素を表示し、
前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号が供給される期間における前記映像信号の電位の時間積分が大きくなるほど、前記補償信号が供給される期間における前記補償信号の電位の時間積分が小さくなるように前記補償信号を生成する、
ことを特徴とする画像表示装置。
【請求項２】
前記補償信号生成手段は、前記階調情報に基づいて、前記複数の画素回路のうち一つに対して前記映像信号が供給される期間における前記映像信号の電位が大きくなるほど、前記複数の画素回路のうち前記一つに対して前記補償信号が供給される期間における前記補償信号の電位が小さくなるように前記補償信号を生成する、
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記各画素回路は、電流量に応じて輝度が変化する発光素子をさらに含み、
前記発光素子は、前記各画素回路が記憶した前記電位差に応じた階調の光を発する、
ことを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記各画素回路は、
前記発光素子に供給する電流量を調節する駆動トランジスタと、
前記映像信号もしくは前記補償信号に応じた電位を取り込む画素スイッチと、
前記駆動トランジスタの閾値電圧に前記映像信号と前記補償信号との電位差に応じた電圧を加えた電圧を記憶し、該記憶された電圧に基づいて前記駆動トランジスタが供給する電流量を制御する記憶容量素子と、をさらに含む、
ことを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記各画素回路は、
駆動トランジスタのゲート電極とドレイン電極との間に設けられたオートゼロスイッチと、
前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、
前記画素スイッチの一端と前記駆動トランジスタのゲート電極との間に設けられたキャンセル容量素子と、
をさらに含み、
前記駆動トランジスタのソース電極には電源電位が供給され、
前記発光素子の他端には所定の基準電位が供給され、
前記記憶容量素子の一端は前記駆動トランジスタのソース電極に接続され、
前記記憶容量素子の他端は前記駆動トランジスタの前記ゲート電極に接続され、
前記画素スイッチの他端は前記信号線に接続される、
ことを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号が供給される期間における映像信号の電位の時間積分と前記補償信号が供給される期間における前記補償信号の電位の時間積分との和が、前記映像信号が供給される期間と前記補償信号が供給される期間との和と所定の電位との積となるように前記補償信号を生成する、
ことを特徴とする請求項１から５に記載の画像表示装置。
【請求項７】
前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号の電位と前記補償信号の電位の平均が所定の電位になるように前記補償信号を生成する、
ことを特徴とする請求項１から５に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像表示装置、特に平面表示パネルを用いた画像表示装置に関する。
【背景技術】
【０００２】
例えば有機エレクトロルミネッセンス（Electro Luminescence）素子（以下有機ＥＬ素子と記載する）を用いた表示装置など、平面表示パネルを用いた画像表示装置が盛んに開発されている。
【０００３】
図２は、画像表示装置の一つである有機ＥＬ表示装置に含まれる画素回路の構成の一例を示す回路図である。図２は一つの画素回路のみ示すため図示されていないが、図中上下方向に複数のデータ信号線ＤＬと複数の電源線ＰＷとがそれぞれ並んで延びており、図中左右方向に複数のセレクト線ＳＥＬ、複数のオートゼロ制御線ＡＺ、および複数の点灯制御線ＡＺＢがそれぞれ並んで延びている。一つのデータ信号線ＤＬには各行に対応する複数の画素回路が接続される。一つの画素回路は接地配線に一端が接続された有機ＥＬ素子ＬＭと、電源線ＰＷにソース電極が接続されたｐチャネルの駆動トランジスタＱ１と、駆動トランジスタＱ１のドレイン電極と有機ＥＬ素子の他端との間に設けられ、点灯制御線ＡＺＢからの信号によって制御される点灯制御スイッチＱ４と、駆動トランジスタＱ１のゲート電極に一端が接続されたオフセットキャンセル容量素子Ｃ１と、データ信号線ＤＬとオフセットキャンセル容量素子Ｃ１との間に設けられ、セレクト線ＳＥＬからの信号により制御される画素スイッチＱ２と、駆動トランジスタＱ１のソース電極とゲート電極との間に設けられた記憶容量素子Ｃ２と、駆動トランジスタＱ１のゲート電極とドレイン電極との間に設けられ、オートゼロ制御線ＡＺからの信号によって制御されるオートゼロスイッチＱ３と、を含んでいる。
【０００４】
図２に示す画素回路では、駆動トランジスタの閾値電圧のばらつきの影響をなくすために、駆動トランジスタＱ１の閾値電圧をキャンセルする制御を行う。その制御はオートゼロと呼ばれる。その制御においては、はじめに点灯制御スイッチＱ４がＯＦＦされ、有機ＥＬ素子ＬＭの発光を止める。次に、画素回路の画素スイッチＱ２、オートゼロスイッチＱ３および点灯制御スイッチＱ４がＯＮされる。すると、オフセットキャンセル容量素子Ｃ１および記憶容量素子Ｃ２に保持されている電荷がリセットされる。次に点灯制御スイッチＱ４がＯＦＦされると、駆動トランジスタＱ１のドレイン端がソース電極の電圧値よりも閾値電圧Ｖｔｈ下がるまで、つまり駆動トランジスタＱ１がＯＦＦとなるまで電流が流れる。このときデータ信号線ＤＬには参照信号の電圧Ｖｒｅｆが印加されている。これによりＶｒｅｆと駆動トランジスタＱ１の閾値電圧Ｖｔｈの差がオフセットキャンセル容量素子Ｃ１に入力される。次いでオートゼロスイッチＱ３がＯＦＦされ、データ信号線ＤＬには映像信号の電圧Ｖｄａｔａが印加される。すると、記憶容量素子Ｃ２にＶｒｅｆからＶｄａｔａへの変化量に応じた電位差が生じ、有機ＥＬ素子ＬＭはその電位差に応じて発光する。
【０００５】
図１０は、データ信号線ＤＬから画素回路に供給される参照信号および映像信号と画素の階調との従来の関係を示す波形図である。４つの波形は上から下に向かうにつれ、黒（暗い階調）から白（明るい階調）になっている。参照信号は図中Ｔｒｅｆの期間に供給されており、映像信号は図中Ｔｄａｔａの期間に供給されている。階調が明るくなるにつれ、映像信号の電位は低くなる一方、参照電位は変化しない。この図の例では白の場合は映像信号の電位は参照信号の電位より低くなっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６-１１９２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
画像表示装置においては、画素回路の一部とデータ信号線ＤＬなどとの間で容量カップリングが発生することが知られている。図１１は、図２に示す画素回路において発生する容量カップリングの例を示す図である。ノードＡとデータ信号線ＤＬとの間に、カップリング容量ＣＣが生じている。これにより表示される画素の階調が変動し、スメアが発生するという問題があった。
【０００８】
図１２は、スメアの例を示す図である。画素回路は画面内をマトリクス状に設けられており、データ信号線ＤＬは縦方向に延びている。画素回路への映像信号の書込みは上の行から順番に行っていく。この例では、中央の矩形のエリアは白の階調が、その他のエリアグレーの階調が書き込まれている。Ｂの領域内の中央の矩形のエリアで画素回路への映像信号の書込みを行う場合には、データ信号線ＤＬに白を示す電位の低い映像信号が供給されるため、その上下の行では、映像信号の影響により、画素回路のノードＡが低い電位になる。これにより、駆動トランジスタＱ１から発光素子の一種である有機ＥＬ素子ＬＭに流れる電流が増加するため、Ｂの領域に書込みがされる期間は中央の矩形のエリアの上下では画素が本来より明るい階調になる。これがスメアとして観測される。
【０００９】
本発明は上記課題に鑑みてなされたものであって、その目的は、スメアの発生を低減した画像表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下
の通りである。
【００１１】
（１）信号線と、階調情報を取得する取得手段と、前記階調情報に基づいて映像信号を生成する映像信号生成手段と、前記階調情報に基づいて補償信号（参照信号）を生成する補償信号生成手段と、前記映像信号と前記補償信号とを前記信号線に交互に供給する選択手段と、複数の画素回路と、を含み、前記各画素回路は前記信号線に接続され、前記複数の画素回路は順次前記映像信号に応じた電位差を記憶するとともに、記憶した前記電位差に応じた階調の画素を表示し、前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号が供給される期間における前記映像信号の電位の時間積分が大きくなるほど、前記補償信号が供給される期間における前記補償信号の電位の時間積分が小さくなるように前記補償信号を生成する、ことを特徴とする画像表示装置。
【００１２】
（２）（１）において、前記補償信号生成手段は、前記階調情報に基づいて、前記複数の画素回路のうち一つに対して前記映像信号が供給される期間における前記映像信号の電位が大きくなるほど、前記複数の画素回路のうち前記一つに対して前記補償信号が供給される期間における前記補償信号の電位が小さくなるように前記補償信号を生成する、ことを特徴とする画像表示装置。
【００１３】
（３）（１）または（２）において、前記各画素回路は、電流量に応じて輝度が変化する発光素子をさらに含み、前記発光素子は、前記各画素回路が記憶した前記電位差に応じた階調の光を発する、ことを特徴とする画像表示装置。
【００１４】
（４）（３）において、前記各画素回路は、前記発光素子に供給する電流量を調節する駆動トランジスタと、前記映像信号もしくは前記補償信号に応じた電位を取り込む画素スイッチと、前記駆動トランジスタの閾値電圧に前記映像信号と前記補償信号との電位差に応じた電圧を加えた電圧を記憶し、該記憶された電圧に基づいて前記駆動トランジスタが供給する電流量を制御する記憶容量素子と、をさらに含む、ことを特徴とする画像表示装置。
【００１５】
（５）（４）において、前記各画素回路は、駆動トランジスタのゲート電極とドレイン電極との間に設けられたオートゼロスイッチと、前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、前記画素スイッチの一端と前記駆動トランジスタのゲート電極との間に設けられたキャンセル容量素子と、をさらに含み、前記駆動トランジスタのソース電極には電源電位が供給され、前記発光素子の他端には所定の基準電位が供給され、前記記憶容量素子の一端は前記駆動トランジスタのソース電極に接続され、前記記憶容量素子の他端は前記駆動トランジスタの前記ゲート電極に接続され、前記画素スイッチの他端は前記信号線に接続される、ことを特徴とする画像表示装置。
【００１６】
（６）（１）から（５）において、前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号が供給される期間における映像信号の電位の時間積分と前記補償信号が供給される期間における前記補償信号の電位の時間積分との和が、前記映像信号が供給される期間と前記補償信号が供給される期間との和と所定の電位との積となるように前記補償信号を生成する、ことを特徴とする画像表示装置。
【００１７】
（７）（１）から（５）において、前記補償信号生成手段は、前記階調情報に基づいて、前記映像信号の電位と前記補償信号の電位の平均が前記所定の電位になるように前記補償信号を生成する、ことを特徴とする画像表示装置。
【発明の効果】
【００１８】
本発明によれば、スメアの発生を低減した画像表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る有機ＥＬ表示装置の構成の概略を示す図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】ドライバ回路の構成を示す図である。
【図４】各画素回路に出力される信号を示す波形図である。
【図５】本発明の実施形態に係る有機ＥＬ表示装置における画素の階調と駆動信号との関係を示す波形図である。
【図６】駆動信号の波形を示す波形図である。
【図７】駆動信号生成部の一つの構成を示すブロック図である。
【図８】駆動信号生成部の他の構成を示すブロック図である。
【図９】階調データと振幅データとの関係を示す図である。
【図１０】データ信号線から画素回路に供給される参照信号および映像信号と画素の階調との従来の関係を示す波形図である。
【図１１】容量カップリングが発生した画素回路の例を示す回路図である。
【図１２】スメアの例を示す図である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について画像表示装置の例である有機ＥＬ表示装置を用いて図面に基づき詳細に説明する。
【００２１】
図１は、本発明の実施形態に係る有機ＥＬ表示装置の概略の構成を示す図である。図中中央の表示領域ＤＡには画素回路ＰＸがマトリクスを構成するように配列されている。図１では表示領域ＤＡ中に画素回路ＰＸが３列×３行の９つしか示されていないが、実際には画像出力を行うために多くの画素回路ＰＸが水平方向および垂直方向に並んでいる。例えば解像度が４８０（垂直）×６４０（水平）でカラーの場合には４８０行×（６４０×３）列の画素回路ＰＸが並ぶ。
【００２２】
点灯制御線ＡＺＢ、オートゼロ制御線ＡＺおよびセレクト線ＳＥＬはそれぞれマトリクスの行を構成する複数の画素回路ＰＸと接続されて図中左右方向に延び、図中左側の端で垂直走査回路ＹＤＶに接続されている。ここで、特に上からｋ番目の行の画素回路ＰＸに接続された、点灯制御線ＡＺＢ、オートゼロ制御線ＡＺおよびセレクト線ＳＥＬをそれぞれＡＺＢ（ｋ）、ＡＺ（ｋ）およびＳＥＬ（ｋ）と示す。複数のデータ信号線ＤＬはそれぞれマトリクスの列を構成する複数の画素回路ＰＸと接続されて図中上下方向に延び、その下端はドライバ回路ＸＤＶに接続されている。なお、各画素回路ＰＸに電源の電位を供給するために、図示しない電源線ＰＷが設けられている。
【００２３】
図２は、画素回路ＰＸの構成の一例を示す回路図である。この回路構成について以下に説明する。画素回路ＰＸは、接地電位が供給される接地配線に一端が接続された有機ＥＬ素子ＬＭと、電源線ＰＷにソース電極が接続されたｐチャネルの駆動トランジスタＱ１と、駆動トランジスタＱ１のドレイン電極と有機ＥＬ素子の他端との間に設けられ、点灯制御線ＡＺＢからの信号によって制御される点灯制御スイッチＱ４と、駆動トランジスタＱ１のゲート電極に一端が接続されたオフセットキャンセル容量素子Ｃ１と、データ信号線ＤＬとオフセットキャンセル容量素子Ｃ１との間に設けられ、セレクト線ＳＥＬからの信号により制御される画素スイッチＱ２と、駆動トランジスタＱ１のソース電極とゲート電極との間に設けられた記憶容量素子Ｃ２と、駆動トランジスタＱ１のゲート電極とドレイン電極との間に設けられ、オートゼロ制御線ＡＺからの信号によって制御されるオートゼロスイッチＱ３と、を含んでいる。ここで、画素スイッチＱ２、オートゼロスイッチＱ３および点灯制御スイッチＱ４はｐチャネルの薄膜トランジスタである。画素スイッチＱ２のゲート電極はセレクト線ＳＥＬに接続され、オートゼロスイッチＱ３のゲート電極はオートゼロ制御線ＡＺに接続され、点灯制御スイッチＱ４のゲート電極は点灯制御線ＡＺＢに接続される。なお、ここで説明した回路構成は従来と同様である。
【００２４】
図３は、ドライバ回路ＸＤＶの構成を示す図である。ドライバ回路ＸＤＶは、ラッチ回路ＬＴと、タイミング制御回路ＴＣと、駆動信号生成部ＳＧとからなる。タイミング制御回路ＴＣは外部からの制御信号ＣＴを取得し、その制御信号ＣＴに基づいて水平同期信号ＣＨや垂直同期信号ＣＶを生成する。ラッチ回路ＬＴは、外部から一行分の表示データＤＤを取得し、水平同期信号ＣＨに基づいてその一行分の表示データＤＤを各画素の階調データＤＴに分解して保持する。ラッチ回路ＬＴは、１行分の階調データＤＴをまとめて駆動信号生成部ＳＧに出力する。駆動信号生成部ＳＧは、階調データＤＴに基づいてその行に対応する画素回路に画素の階調を記憶させるための駆動信号Ｖｏを生成し、画素のマトリクスの各列に対応するデータ信号線ＤＬに出力する。なお、垂直同期信号ＣＶは、垂直走査回路ＹＤＶに供給される。
【００２５】
次に、垂直走査回路ＹＤＶやドライバ回路ＸＤＶから各画素回路ＰＸに出力される信号と、それによる画素回路ＰＸの動作について説明する。図４は、各画素回路ＰＸに出力される信号を示す波形図である。上から、ＳＥＬ（ｎ）、ＡＺ（ｎ）、ＡＺＢ（ｎ）、ＳＥＬ（ｎ＋１）、ＡＺ（ｎ＋１）、ＡＺＢ（ｎ＋１）、ＳＥＬ（ｎ＋２）、ＡＺ（ｎ＋２）、ＡＺＢ（ｎ＋２）、一つのデータ信号線ＤＬの順でそれらの線に供給される電位の波形を示している。ここでセレクト線ＳＥＬに接続される画素スイッチＱ２、オートゼロスイッチＱ３に接続されるオートゼロ制御線ＡＺ、および点灯制御線ＡＺＢに接続される点灯制御スイッチＱ４はｐＭＯＳであるため、セレクト線ＳＥＬ、オートゼロ制御線ＡＺ、および点灯制御線ＡＺＢに対する波形図で電位が低い（下側の）期間は接続されたスイッチがＯＮになることを示し、電位が高い（上側の）期間は接続されたスイッチがＯＦＦになることを示す。データ信号線ＤＬの波形では、上下に幅がある期間では映像信号の電位Ｖｄａｔａが供給され、幅がない期間では参照信号（又は補償信号と言う）の電位Ｖｒｅｆが供給される。
【００２６】
画素回路ＰＸへの映像信号Ｖｄａｔａの記憶操作は、行ごとに行われる。書込み対象となる行は、セレクト線ＳＥＬによって順次選択される。ドライバ回路ＸＤＶからある画素回路ＰＸの列に対応するデータ信号線ＤＬに映像信号Ｖｄａｔａが供給され、セレクト線ＳＥＬにより選択された行の画素回路ＰＸに、映像信号Ｖｄａｔａが書き込まれる。書込みが終了すると、その画素回路ＰＸは書き込まれた映像信号に応じた強さで発光する。これを各行に対して行う。
【００２７】
ｎ番目の行に対する動作について具体的に説明する。図４において、各行に対する書込み動作が行われる期間（１Ｈ）はいわゆる水平走査期間に対応する。はじめに点灯制御線ＡＺＢ（ｎ）の電位がＯＦＦの電位となり、有機ＥＬ素子ＬＭの発光が止まる。次に、セレクト線ＳＥＬ（ｎ）、オートゼロ制御線ＡＺ（ｎ）および点灯制御線ＡＺＢ（ｎ）がＯＮの電位となり、これによりｎ行目の画素回路の画素スイッチＱ２、オートゼロスイッチＱ３および点灯制御スイッチＱ４がＯＮになる。すると、オフセットキャンセル容量素子Ｃ１および記憶容量素子Ｃ２に保持されている電荷がリセットされる。次に点灯制御線ＡＺＢ（ｎ）の電位が高くなり点灯制御スイッチＱ４がＯＦＦされると、駆動トランジスタＱ１のドレイン端がソース電圧から閾値電圧Ｖｔｈ下がった電位になるまで、つまり駆動トランジスタＱ１がＯＦＦとなるまで電流が流れる。このときデータ信号線ＤＬには参照信号Ｖｒｅｆが印加されている。このタイミングではＶｒｅｆと駆動トランジスタＱ１の閾値電圧Ｖｔｈに応じた電位がオフセットキャンセル容量素子Ｃ１に入力される。次いでオートゼロ制御線ＡＺの電位が高くなりオートゼロスイッチＱ３がＯＦＦされ、データ信号線ＤＬには映像信号Ｖｄａｔａが印加される。すると駆動トランジスタＱ１のゲート電極にはデータ信号線ＤＬの変化量（Ｖｄａｔａ−Ｖｒｅｆ）に応じた電位が印加される。この電圧はセレクト線ＳＥＬ（ｎ）の電位が高くなり画素スイッチＱ２がＯＦＦされることによって、記憶容量素子Ｃ２に記憶される。その後点灯制御スイッチＱ４がＯＮすることによって、画素への映像信号書込みが完了し、有機ＥＬ素子ＬＭはＶｄａｔａ−Ｖｒｅｆに対応した階調で発光する。この書込み動作がｎ＋１行目以降など他の行に対しても行われる。これらの書き込み動作によって記憶容量素子Ｃ２が記憶する電圧は、駆動トランジスタＱ１の閾値電圧にデータ信号線ＤＬの変化量に応じた電圧を加えた電圧となるため、駆動トランジスタＱ１の閾値電圧により、有機ＥＬ素子ＬＭに流れる電流量が変動することを抑えることができる。この書込み動作は、オートゼロと呼ばれる。
【００２８】
図５は、本発明の実施形態に係る有機ＥＬ表示装置における画素の階調と駆動信号Ｖｏとの関係を示す波形図である。画素の階調は上の波形図から下の波形図に向かうにつれて、黒（暗い階調）から白（明るい階調）になる。データ信号線ＤＬには映像信号と参照信号とが交互に供給される。ここで、ある行の画素回路ＰＸに対して参照信号が供給される期間を参照信号供給期間Ｔｒｅｆとし、その画素回路ＰＸに対して映像信号が供給される期間を映像信号供給期間Ｔｄａｔａと記載する。本実施形態においては、ある行の画素回路ＰＸに階調データに基づく輝度の電圧を記憶させる期間内において、ＶｄａｔａだけではなくＶｒｅｆを可変とし、駆動信号の電位の時間平均が予め定められた中央電位ＶｃｅｎｔｅｒとなるようにＶｒｅｆとＶｄａｔａとを定めている。上述のように、有機ＥＬ素子ＬＭはデータ信号線ＤＬに印加される電位の変化量（Ｖｄａｔａ−Ｖｒｅｆ）に応じて発光するため、参照信号の電位が変動しても問題はない。ここで、駆動トランジスタＱ１はｐＭＯＳであるため、Ｖｄａｔａ−Ｖｒｅｆが大きくなるほど画素回路ＰＸが表示する画素の階調は暗くなる。また、本実施形態では（Ｖｄａｔａ−Ｖｒｅｆ）は−（Ｖｍａｘ−Ｖｍｉｎ）から（Ｖｍａｘ−Ｖｍｉｎ）の範囲で変化することができる。
【００２９】
図６は、駆動信号の波形を示す波形図である。水平走査期間に対応する期間（１Ｈ）は、参照信号供給期間Ｔｒｅｆと映像信号供給期間Ｔｄａｔａとに分けられる。参照信号供給期間Ｔｒｅｆの間の参照信号の電位がＶｒｅｆであり、映像信号供給期間Ｔｄａｔａの間の映像信号の電位がＶｄａｔａである。駆動信号の電位の時間平均が中央電位Ｖｃｅｎｔｅｒとなるには、参照信号の電位Ｖｒｅｆの参照信号供給期間Ｔｒｅｆにおける時間積分に映像信号の電位Ｖｄａｔａの映像信号供給期間Ｔｄａｔａにおける時間積分を足した値が、参照信号供給期間Ｔｒｅｆと映像信号供給期間Ｔｄａｔａとの和と中央電位Ｖｃｅｎｔｅｒとの積になることが必要になる。本実施形態ではＶｄａｔａおよびＶｒｅｆはそれぞれ時間積分を行う期間中に変化しないので、以下の式Ａ１を満たすようにすればよい。
【００３０】
【数１】
2011013574.tif 000003
【００３１】
こうすれば、映像信号供給期間Ｔｄａｔａにおいて映像信号Ｖｄａｔａによる駆動トランジスタＱ１のゲート電位の変化と、それに隣接する参照信号（補償信号）供給期間Ｔｒｅｆにおける参照信号Ｖｒｅｆによるゲート電位の変化が打ち消される。その結果、映像信号供給期間Ｔｄａｔａに映像信号の影響で画素の階調が変化しても、その前の参照信号供給期間Ｔｒｅｆに参照信号の影響で画素の階調がその逆方向に変化するため、時間平均された輝度の変化が抑えられ、スメアを低減できる。また、ＶｒｅｆよりＶｄａｔａが高い状態だけでなく、ＶｒｅｆよりＶｄａｔａが低い状態を駆動トランジスタＱ１の電流制御に用いることによって、有機ＥＬ素子ＬＭに同じ電流を流すために必要なＶｄａｔａの最大電位を小さくすることもでき、消費電力の低減を測ることも可能である。また、基準となる参照信号を映像信号と同様に可変入力するため従来よりも少ない入力振幅で従来と同様の階調を表現可能となる。
【００３２】
なお、上述の式を満たしていなくても、映像信号供給期間ＴｄａｔａにおいてＶｒｅｆを低くなるように設定すれば、程度の多少はあれど同様の効果を得ることができる。例えば、ＶｄａｔａとＶｒｅｆとは上述の関係ではなくて、ＶｒｅｆとＶｄａｔａの単純平均が一定、つまり以下の式Ａ２を満たすようにしてもよい。ここで、Ｖｃｅｎｔｅｒは一定の電位である。
【００３３】
【数２】
2011013574.tif 000004
【００３４】
以下では、上述の駆動信号を発生するための駆動信号生成部ＳＧの構成について説明する。図７は、駆動信号生成部ＳＧの一つの構成を示すブロック図である。図７では、駆動信号生成部ＳＧ内で一つの列に対応する駆動信号Ｖｏを生成する部分のブロック構成を示している。その構成は、映像信号変換処理部ＩＵと、参照信号変換処理部ＲＵと、選択部ＣＵとからなる。映像信号変換処理部ＩＵは、ラッチ回路ＬＴで取得された階調データＤＴを受け取り、映像信号Ｖｄａｔａを生成する。参照信号変換処理部ＲＵは、ラッチ回路ＬＴで取得された階調データＤＴを受け取り、参照信号Ｖｒｅｆを生成する。映像信号Ｖｄａｔａと、参照信号Ｖｒｅｆとは、階調データＤＴが示す階調の光を有機ＥＬ素子に発光させ、かつ上述の条件を満たすように、階調データＤＴが示す階調ごとに予め設定される。映像信号Ｖａｔａと参照信号Ｖｒｅｆとの差と表示される階調とは必ずしも比例関係にないなどの他の要因等にも対応するため、これらの設定値を実験的に定めてもよい。選択部ＣＵは、映像信号Ｖｄａｔａと参照信号Ｖｒｅｆとを受け取り、上述の期間によって映像信号Ｖｄａｔａおよび参照信号Ｖｒｅｆのうち一つを選択して駆動信号Ｖｏとして出力する。
【００３５】
駆動信号生成部ＳＧの構成は上述のものに限られない。例えば、有機ＥＬ素子の発光強度は参照信号Ｖｒｅｆから映像信号Ｖｄａｔａへの変化量によって定まるため、はじめにその変化量を求めた上でＶｄａｔａとＶｒｅｆを決めてもよい。図８は、駆動信号生成部ＳＧの他の構成を示すブロック図である。本図は図７と同様に、駆動信号生成部ＳＧ内で一つの列に対応する駆動信号Ｖｏを生成する部分のブロックの構成を示している。その構成は、振幅算出部ＡＵと、映像信号変換処理部ＩＵと、参照信号変換処理部ＲＵと、選択部ＣＵとからなる。
【００３６】
振幅算出部ＡＵは、ラッチ回路ＬＴで取得された階調データＤＴを受け取り、ＶｒｅｆからＶｄａｔａへの変化量を示す値を２で割った値を変化量データＤｐとして算出する。図９は、階調データＤＴと変化量データＤｐとの関係を示す図である。変換Ａのように階調データＤＴが示す階調と変化量データＤｐが示す変化量とが１次関数的な関係を持っていてもよいし、変換Ｂのように有機ＥＬ素子の特性を考慮したカーブのような関係を持っていてもよい。
【００３７】
映像信号変換処理部ＩＵは、変化量データＤｐと中央電位Ｖｃｅｎｔｅｒとを受け取り、映像信号Ｖｄａｔａを生成する。参照信号変換処理部ＲＵは、変化量データＤｐと中央電位Ｖｃｅｎｔｅｒとを受け取り、参照信号Ｖｒｅｆを生成する。ここで、Ｄｐが示す変化量をＶｐとすると、２Ｖｐ＝Ｖｄａｔａ−Ｖｒｅｆであるため、この式とＡ１式を満たすように映像信号Ｖｄａｔａと参照信号Ｖｒｅｆが生成される。具体的には、以下の式を満たすようにすればよい。
【００３８】
【数３】
2011013574.tif 000005
【００３９】
これらの式は駆動信号の電位の時間積分を一定とする場合である。映像信号Ｖｄａｔａと参照信号Ｖｒｅｆとの単純平均が一定とする場合は、α＝１となる。
【００４０】
選択部ＣＵは、映像信号Ｖｄａｔａと参照信号Ｖｒｅｆとを受け取り、上述の期間によって映像信号Ｖｄａｔａおよび参照信号Ｖｒｅｆのうち一つを選択して駆動信号Ｖｏとして出力する。
【００４１】
これまで本発明の実施形態について説明してきたが、本発明は以上に説明した形態に限定されるものではない。例えば、時間積分の期間はある行の画素回路ＰＸに参照信号Ｖｒｅｆと映像信号Ｖｄａｔａとを供給する時には限られない。時間積分の期間を１フレームにし、その中で映像信号Ｖｄａｔａの供給される期間の映像信号Ｖｄａｔａの電位を時間積分し、それが大きくなるにつれ、その間の補償信号の電位を低くすることによっても同様の効果を得ることができるからである。
【００４２】
また、本発明の適用先は参照信号を用いていわゆるオートゼロを行う画像表示装置でなくてもよい。その場合であっても、映像信号の電位を通常の方法で供給した上で、画素回路が映像信号を書き込まない期間にＡ１式やＡ２式を用いて算出したＶｒｅｆの電位の信号を供給するようにすれば、同じ効果が得られるからである。他にも、有機ＥＬ素子を用いた画像表示装置でなくても、他の電流制御型の発光素子を用いたものであってもよい。また液晶表示装置に対して適用してもよい。液晶表示装置は発光素子を含まないが、容量カップリングと映像信号によって表示される画素の階調が変動するからである。
【符号の説明】
【００４３】
ＹＤＶ  垂直走査回路、ＸＤＶ  ドライバ回路、ＤＡ  表示部、ＳＥＬ  セレクト線、ＡＺ  オートゼロ制御線、ＡＺＢ  点灯制御線、ＤＬ  データ信号線、ＰＷ  電源線、ＰＸ  画素回路、ＬＭ  有機ＥＬ素子、Ｑ１  駆動トランジスタ、Ｑ２  画素スイッチ、Ｑ３  オートゼロスイッチ、Ｑ４  点灯制御スイッチ、Ｃ１  オフセットキャンセル容量素子、Ｃ２  記憶容量素子、ＣＣ  カップリング容量、ＬＴ  ラッチ回路、ＴＣ  タイミング制御回路、ＤＤ  表示データ、ＣＴ  制御信号、ＣＶ  垂直同期信号、ＳＧ  駆動信号生成部、ＩＵ  映像信号変換処理部、ＲＵ  参照信号変換処理部、ＣＵ  選択部、ＡＵ  振幅算出部、ＤＴ  階調データ、Ｄｐ  変化量データ、Ｖｄａｔａ  映像信号、Ｖｒｅｆ  参照信号、Ｖｏ  駆動信号、Ｖｐ  変化量。
【図１】
2011013574.tif 000006
【図２】
2011013574.tif 000007
【図３】
2011013574.tif 000008
【図４】
2011013574.tif 000009
【図５】
2011013574.tif 000010
【図６】
2011013574.tif 000011
【図７】
2011013574.tif 000012
【図８】
2011013574.tif 000013
【図９】
2011013574.tif 000014
【図１０】
2011013574.tif 000015
【図１１】
2011013574.tif 000016
【図１２】
2011013574.tif 000017