(57)【要約】【課題】半導体素子とパッケージとの線膨張係数差に起因して半導体素子の機能部に生じる応力を低減でき、且つ、アウトガスの発生を防止できる半導体素子の実装構造を提供する。【解決手段】シリコン基板の主表面側に機能部１２を形成した半導体素子１が、シリコン基板の裏面側をパッケージ２の実装面２２側として配置され、シリコン基板の裏面に直接接合されたＡｕバンプ３を介してパッケージ２の実装面２２に接合され、シリコン基板の主表面側のパッド１４がボンディングワイヤ４を介してパッケージ２の導体パターン２３と電気的に接続されている。【選択図】図１
2011176049.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の主表面側に機能部を形成した半導体素子が、前記シリコン基板の裏面側をパッケージの実装面側として配置され、前記シリコン基板の裏面に直接接合されたＡｕバンプを介して前記パッケージの前記実装面に接合され、前記シリコン基板の前記主表面側のパッドがボンディングワイヤを介して前記パッケージの導体パターンと電気的に接続されてなることを特徴とする半導体素子の実装構造。
【請求項２】
前記Ａｕバンプは、スタッドバンプからなることを特徴とする請求項１記載の半導体素子の実装構造。
【請求項３】
前記半導体素子は、前記シリコン基板の前記主表面側の中央部に前記機能部が形成されるとともに、前記シリコン基板の前記主表面側の周部に前記パッドが形成されてなり、前記シリコン基板の前記裏面の周部において前記Ａｕバンプが接合されてなることを特徴とする請求項１または請求項２記載の半導体素子の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をパッケージに実装した実装構造に関するものである。
【背景技術】
【０００２】
電子デバイスの小型化、高機能化のニーズに伴い、層間絶縁膜として低誘電率（low-k）材料を用いたＩＣチップや、赤外線センサチップ、ＭＥＭＳ（Micro  Electro  Mechanical  Systems）チップなどの半導体素子の開発が各所で行われている。この種の半導体素子は、脆弱であり、パッケージに実装する実装工程で半導体素子とパッケージとの線膨張率差に起因して半導体素子の機能部（半導体素子に必要とされる性能を実現するための機能部）に発生する応力が問題視されている。そこで、半導体素子の機能部をパッケージの実装面側とは反対側にして、半導体素子をパッケージに実装することが考えられる。
【０００３】
ここで、半導体素子の機能部をパッケージの実装面側とは反対側にして、半導体素子をパッケージに搭載するようにした半導体素子の実装構造において、半導体素子の裏面とパッケージとを樹脂接合法（樹脂接着法）により接合することが考えられる。
【０００４】
また、従来から、半導体素子の機能部を基板の実装面側とは反対側にして、半導体素子を基板に搭載するようにした半導体素子の実装構造として、図２に示すように、半導体素子１０１の裏面側の中央部に形成した電極パッド１１５と基板１０２の電源用パッド１２１とを半田バンプ１０３を介して接合して、半導体素子１０１と基板１０２との間にエポキシ樹脂からなるアンダーフィル１０８を設け、半導体素子１０１の主表面側に形成した電極パッド１１４と基板１０２のボンディングパッド１２３とをボンディングワイヤ１０４を介して電気的に接続した構造が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２２８８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体素子の裏面とパッケージとを樹脂接合法により接合した場合には、樹脂接合に使用される樹脂材料（ダイボンディング用樹脂）からアウトガスが発生するため、ワイヤボンディング時の接合強度が低下したり、半導体素子の特性の変動や低下の原因となってしまうことがある。例えば、半導体素子が熱型の赤外線センサチップであり、パッケージを真空封止して用いる場合には、製造時に所望の真空度が得られなかったり、アウトガスによる真空度の経時変化や半導体素子の機能部の汚染により特性が低下してしまうという問題が考えられる。
【０００７】
また、図２のように、半導体素子１０１の裏面側に形成した電極パッド１１５と基板１０２の電源用パッド１２１とを半田バンプ１０３を介して接合した場合には、半田バンプ１０３のフラックスからアウトガスが発生してしまう。また、図２の半導体素子１０１の実装構造では、半田バンプ１０３が半導体素子１０１の裏面側の中央部のみに配置されており、アンダーフィル１０８を設けてあるので、アンダーフィル１０８からもアウトガスが発生してしまう。
【０００８】
本発明は上記事由に鑑みて為されたものであり、その目的は、半導体素子とパッケージとの線膨張係数差に起因して半導体素子の機能部に生じる応力を低減でき、且つ、アウトガスの発生を防止できる半導体素子の実装構造を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明は、シリコン基板の主表面側に機能部を形成した半導体素子が、前記シリコン基板の裏面側をパッケージの実装面側として配置され、前記シリコン基板の裏面に直接接合されたＡｕバンプを介して前記パッケージの前記実装面に接合され、前記シリコン基板の前記主表面側のパッドがボンディングワイヤを介して前記パッケージの導体パターンと電気的に接続されてなることを特徴とする。
【００１０】
請求項２の発明は、請求項１の発明において、前記Ａｕバンプは、スタッドバンプからなることを特徴とする。
【００１１】
請求項３の発明は、請求項１または請求項２の発明において、前記半導体素子は、前記シリコン基板の前記主表面側の中央部に前記機能部が形成されるとともに、前記シリコン基板の前記主表面側の周部に前記パッドが形成されてなり、前記シリコン基板の前記裏面の周部において前記Ａｕバンプが接合されてなることを特徴とする。
【発明の効果】
【００１２】
請求項１の発明は、半導体素子とパッケージとの線膨張係数差に起因して半導体素子の機能部に生じる応力を低減でき、且つ、アウトガスの発生を防止できるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】実施形態を示す半導体素子の実装構造の概略断面図である。
【図２】従来例を示す半導体発光素子の実装構造の概略断面図である。
【発明を実施するための形態】
【００１４】
以下、本実施形態の半導体素子の実装構造について図１を参照しながら説明する。
【００１５】
本実施形態では、シリコン基板の主表面側に機能部１２を形成した半導体素子１が、シリコン基板の裏面側をパッケージ２の実装面２２側として配置され、シリコン基板の裏面に直接接合されたＡｕバンプ３を介してパッケージ２の実装面２２に接合され、シリコン基板の主表面側のパッド１４がボンディングワイヤ４を介してパッケージ２の導体パターン２３と電気的に接続されている。ここにおいて、半導体素子１は、複数個のＡｕバンプ３のみで半導体素子１を安定して支持できるようにＡｕバンプ３の配置を決めてあり、図２のようなアンダーフィル１０８は設けない。言い換えれば、半導体素子１は、パッケージ２の実装面２２に複数個のＡｕバンプ３のみを介して搭載されている。
【００１６】
半導体素子１は、マイクロマシニング技術を利用して形成された熱型の赤外線センサチップであるが、これに限らず、ＩＣチップや、ＭＥＭＳチップ（例えば、ＭＥＭＳ光スキャナ、振動式の発電デバイス、加速度センサ、圧力センサなど）、ＬＥＤチップなどでもよい。なお、赤外線センサチップは、赤外線アレイセンサ（赤外線イメージセンサ）であり、熱型赤外線検出部と画素選択用のスイッチ要素であるＭＯＳトランジスタとを有する複数の画素部が、シリコン基板の主表面側において２次元アレイ状に配列されている。熱型赤外線検出部の感温部は、サーモパイルにより構成してあるが、これに限らず、抵抗ボロメータ、焦電体薄膜などにより構成してもよい。また、赤外線センサチップは、各画素部にＭＯＳトランジスタを設けてあるが、必ずしも設ける必要はない。また、赤外線センサチップは、必ずしも画素部を２次元アレイ状に備えた赤外線アレイセンサである必要はなく、少なくとも１つの感温部を備えたものであればよい。
【００１７】
半導体素子１の機能部１２は、当該半導体素子１に必要とされる性能を実現するための部分であり、半導体素子１が熱型の赤外線センサチップの場合の機能部１２としては、例えば、シリコン基板の主表面側に形成された上述の感温部や赤外線吸収膜やＭＯＳトランジスタなどがある。また、半導体素子１がＭＥＭＳ光スキャナの場合の機能部１２としては、例えば、シリコン基板の主表面側に形成された可動部や、可動部に形成されたミラーや、可動部を駆動する駆動電極などがある。また、半導体素子１が振動式の発電デバイスの場合の機能部としては、例えば、シリコン基板の主表面側に形成された可動部や、可動部に形成された圧電素子などがある。また、半導体素子１が加速度センサの場合の機能部１２としては、例えば、シリコン基板の主表面側に形成された可動部や可動部に形成されたピエゾ抵抗などがある。また、半導体素子１が圧力センサチップの場合の機能部１２としては、シリコン基板の主表面側に形成されたダイヤフラム部やピエゾ抵抗などがある。また、半導体素子１がＩＣチップの場合の機能部としては、例えば、シリコン基板の主表面側に形成されたＣＭＯＳや低誘電率からなる層間絶縁膜などがある。また、半導体素子１がＬＥＤチップの場合の機能部としては、例えば、ｐ形窒化物半導体層と発光層とｎ形窒化物半導体層との積層構造を有する発光部などがある。なお、機能部１２は、シリコン基板への不純物のドーピングなどによりシリコン基板に直接形成されたものや、シリコン基板の一部により構成されるものでもよいし、シリコン基板の主表面側に積層された半導体層や絶縁層などに形成されたものでもよい。さらに、説明すれば、機能部１２は、シリコン基板の主表面側に絶縁層を介して形成されたシリコン層（言い換えれば、ＳＯＩ基板の活性層）や、このシリコン層の表面側に形成した単層ないし多層の膜に形成されたものでもよい。
【００１８】
パッド１４は、Ａｕ膜により構成してあるが、これに限らず、Ａｌ膜やＡｌ−Ｓｉ膜により構成してもよい。
【００１９】
ボンディングワイヤ１４としては、Ａｕボンディングワイヤを用いているが、これに限らず、Ａｌ系ボンディングワイヤ（例えば、Ａｌボンディングワイヤ、１％Ｓｉ−Ａｌボンディングワイヤ、１％Ｍｇ−Ａｌボンディングワイヤなど）を用いてもよい。
【００２０】
パッケージ２は、一面が開放された箱状に形成されたセラミック基板（多層セラミック基板）であり、内底面側に導体パターンからなる素子搭載部（ダイパッド部）２１が形成されており、素子搭載部２１の表面が実装面２２を構成している。素子搭載部２１および接続用電極２３は、Ｎｉ膜２１ａ，２３ａとＡｕ膜２１ｂ，２３ｂとの積層膜により構成してあるが、Ａｕ膜２１ｂ，２３ｂの下地膜は、特にＮｉ膜に限定するものではない。なお、パッケージ２は、上記一面を塞ぐパッケージ蓋（図示せず）が気密的に接合される。ここで、パッケージ２とパッケージ蓋とで囲まれる空間の雰囲気は真空雰囲気としてあるが、これに限らず、不活性ガス（例えば、ドライ窒素ガス雰囲気、アルゴンガス雰囲気など）としてもよい。また、パッケージ２およびパッケージ蓋の形状は特に限定するものではなく、パッケージ２を平板状の形状として、パッケージ蓋を箱状の形状としてもよい。
【００２１】
パッケージ２の材料として、セラミックの一種であるアルミナを採用しているが、これに限定するものではなく、パッケージ２に要求される性能（例えば、断熱性、放熱性、電気絶縁性、耐熱性など）に応じて適宜の材料を採用すればよく、例えば、窒化アルミニウムや、ガラスエポキシ樹脂などを採用してもよい。
【００２２】
Ａｕバンプ３は、スタッドバンプ法により形成されたスタッドバンプにより構成してある。なお、Ａｕバンプ３は、スタッドバンプに限らず、めっきバンプでもよい。
【００２３】
ところで、半導体素子１は、シリコン基板の主表面側の中央部に機能部１２が形成されるとともに、シリコン基板の主表面側の周部にパッド１４が形成されており、シリコン基板の裏面の周部においてＡｕバンプ３が接合されている。ここにおいて、Ａｕバンプ３と半導体素子１のシリコン基板とは、Ａｕ−Ｓｉ共晶を利用した共晶接合により接合されている。具体的には、ＡｕとＳｉとの共晶温度が３６３℃であるので、パッケージ２の実装面２２上に形成された複数個のＡｕバンプ３に重なるように半導体素子１を配置して適宜の荷重を印加した状態で、３６３℃以上の規定温度（例えば、３８０℃程度）に加熱することでシリコン基板の裏面の周部とＡｕバンプ３とを接合すればよい。この際の荷重は、半導体素子１の機能部１２を避けて半導体素子１の周部で印加することが望ましい。そのためには、Ａｕバンプ３の配置をシリコン基板の裏面の周部で且つ機能部１２の投影領域に重ならない領域に配置することが好ましい。ここにおいて、半導体素子１が熱型の赤外線センサチップであり、機能部１２たる感温部がサーモパイルである場合には、シリコン基板の主表面側の中央部に温接点周部に冷接点が配置されるので、冷接点の投影領域を避けてＡｕバンプ３を配置することが望ましい。
【００２４】
Ａｕバンプ３の個数は、３個以上であればよく、特に限定するものではないが、半導体素子１の外周形状が矩形状（正方形状ないし長方形状）の場合には、例えば、３個が好ましい。半導体素子１の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所にＡｕバンプ３を設けることにより、パッケージ２への実装時などの温度変化に起因したパッケージ２の変形が半導体素子１の傾きとして伝わるから、半導体素子１が変形するのを抑制することができ、半導体素子１に生じる応力を低減することが可能となる。なお、本実施形態では、半導体素子１の外周形状が矩形状の場合、仮想三角形の３つの頂点に対応する３箇所を半導体素子１の四隅のうちの３箇所に設定してあるが、仮想三角形の頂点の位置は、半導体素子１の外周形状、半導体素子１のパッド１４へのワイヤボンディング時の接合信頼性（言い換えれば、半導体素子１のパッド１４の位置）を考慮して規定することが好ましい。
【００２５】
以上説明した本実施形態の半導体素子１の実装構造では、シリコン基板の主表面側に機能部１２を形成した半導体素子１が、シリコン基板の裏面側をパッケージ２の実装面２２側として配置され、シリコン基板の裏面に直接接合されたＡｕバンプ３を介してパッケージ２の実装面２２に接合され、シリコン基板の主表面側のパッド１４がボンディングワイヤ４を介してパッケージ２の導体パターン２３と電気的に接続されているので、アウトガスが発生する接合材料を用いることなく、半導体素子１をパッケージ２に実装することができるとともに、Ａｕバンプ３と機能部１２との距離を長くすることが可能となるので、半導体素子１とパッケージ２との線膨張係数差に起因して半導体素子１の機能部１２に生じる応力を低減でき、且つ、アウトガスの発生を防止できる。結果として、アウトガスに起因した製造歩留まりの低下や特性の劣化を防止することが可能となる。なお、半導体素子１とパッケージ２との線膨張係数差に起因して半導体素子１に発生する応力を低減する観点からは、半導体素子１とパッケージ２との線膨張係数差は小さい方が好ましい。
【００２６】
また、本実施形態では、半導体素子１とパッケージ２の実装面２２とをＡｕバンプ３により接合しているので、パッケージ２の実装面２２の平面度や表面粗さが比較的大きい場合でも、半導体素子１と実装面２２との距離差を吸収して半導体素子１を安定して接合することが可能となる。また、Ａｕバンプ３により実装面２２と半導体素子１とのギャップを確保することができ、パッケージ２から機能部１２へ伝わる応力を低減することが可能となる。また、Ａｕバンプ３は、荷重により変形するので、変形することにより出てきた清浄なＡｕ面での接合が可能となり、接合信頼性が向上する。ここで、Ａｕバンプ３としてスタッドバンプを採用することにより、めっきバンプを採用する場合に比べて、接合前に、実装面２２からの突出寸法が大きく且つ変形能力の大きなＡｕバンプ３を形成することが可能となり、応力緩和性および接合性を向上させることが可能となる。
【００２７】
また、半導体素子１とパッケージ２とを半田により接合する場合には、半導体素子１の裏面にメタライズ膜が必要なのに対して、このようなメタライズ膜の形成が不要なので、低コスト化を図れる。
【００２８】
また、本実施形態では、半導体素子１におけるシリコン基板の主表面側の中央部に機能部１２が形成されるとともに、シリコン基板の主表面側の周部にパッド１４が形成されており、シリコン基板の裏面の周部においてＡｕバンプ３が接合されているので、Ａｕバンプ３と半導体素子１のシリコン基板とを接合する際の荷重に起因して発生する応力が機能部１２へ伝わりにくくなる。
【００２９】
また、本実施形態の半導体素子１の実装構造では、半導体素子１が熱型の赤外線センサチップの場合、半導体素子１が、シリコン基板の裏面に平行な面内で互いに離間して配置された複数個のＡｕバンプ３を介して実装面２２に接合されているので、半導体素子１とパッケージ２の実装面２２との間の空間が断熱部として機能することと、接合部の断面積の低減とにより、パッケージ２から半導体素子１へ熱が伝達しにくくなり、パッケージ２の外部からの熱が、パッケージ２を通して半導体素子１へ伝達されにくくなり、半導体素子１たる赤外線センサチップの高感度化を図れる。
【符号の説明】
【００３０】
１  半導体素子
２  パッケージ
３  Ａｕバンプ
４  ボンディングワイヤ
１２  機能部
１４  パッド
２２  実装面
２３  導体パターン
【図１】
2011176049.tif 000003
【図２】
2011176049.tif 000004