(57)【要約】【課題】半導体パッケージの反りを抑制すること。【解決手段】半導体パッケージは、第１配線基板と、第１配線基板の第１表面上に搭載された少なくとも１つの第１半導体チップと、第２配線基板と、第２配線基板の第２表面上に搭載された少なくとも１つの第２半導体チップと、を備える。第２表面は第１表面と対向している。半導体パッケージは更に、第１表面と第２表面との間に介在する樹脂層を備える。【選択図】図１
2011119619.tif 000002
【特許請求の範囲】
【請求項１】
第１配線基板と、
前記第１配線基板の第１表面上に搭載された少なくとも１つの第１半導体チップと、
前記第１表面と対向する第２表面を有する第２配線基板と、
前記第２表面上に搭載された少なくとも１つの第２半導体チップと、
前記第１表面と前記第２表面との間に介在する樹脂層と
を備える
半導体パッケージ。
【請求項２】
請求項１に記載の半導体パッケージであって、
前記樹脂層は、前記第１表面と前記第２表面の両方に接触している
半導体パッケージ。
【請求項３】
請求項２に記載の半導体パッケージであって、
前記第１半導体チップは、前記第１配線基板とは逆側に第１接続端子を有し、
前記第２半導体チップは、前記第２配線基板とは逆側に第２接続端子を有し、
前記第１接続端子と前記第２接続端子とは互いに接触している
半導体パッケージ。
【請求項４】
請求項１に記載の半導体パッケージであって、
更に、前記第１配線基板と前記第２配線基板との間に介在する第３配線基板を備え、
前記第３配線基板は、
前記第１配線基板の前記第１表面と対向する第３表面と、
前記第２配線基板の前記第２表面と対向する第４表面と
を有し、
前記樹脂層は、
前記第１表面と前記第３表面との間に挟まれた第１樹脂層と、
前記第２表面と前記第４表面との間に挟まれた第２樹脂層と
を備える
半導体パッケージ。
【請求項５】
請求項４に記載の半導体パッケージであって、
前記第１半導体チップは、前記第１配線基板とは逆側に第１接続端子を有し、
前記第２半導体チップは、前記第２配線基板とは逆側に第２接続端子を有し、
前記第１接続端子と前記第２接続端子は、前記第３配線基板内の配線を介して、互いに電気的に接続されている
半導体パッケージ。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体パッケージであって、
前記第１半導体チップの数は複数であり、
前記複数の第１半導体チップは、前記第１配線基板内の配線を介して、互いに電気的に接続されている
半導体パッケージ。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体パッケージであって、
前記第１配線基板と前記第２配線基板は同じ材料で形成されている
半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関する。
【背景技術】
【０００２】
半導体装置の分野において、実装密度を高めるための技術として、例えば次のものが知られている。
【０００３】
特許文献１（特開２０００−２２８４６８号公報）は、マザーボード上に複数の半導体パッケージが積み重ねられた構造を開示している。
【０００４】
特許文献２（特開平１１−２１４４４８号公報）は、１個の半導体パッケージ中の半導体チップの密度を増加させるための技術を開示している。具体的には、シリコン基板の両面に１つずつ半導体チップが形成される。また、そのような構造が２個用意され、その２個の構造が、１つのプリント配線基板上に積み重ねられる。そして、その積層構造が樹脂封止され、パッケージングされる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２８４６８号公報
【特許文献２】特開平１１−２１４４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体パッケージにおいて、配線基板と封止樹脂との間の熱膨張係数の差は、半導体パッケージの“反り”を発生させる。特許文献２に記載された構造では、実装密度は増加するが、半導体パッケージの反りが発生する。
【課題を解決するための手段】
【０００７】
本発明の１つの観点において、半導体パッケージは、第１配線基板と、第１配線基板の第１表面上に搭載された少なくとも１つの第１半導体チップと、第２配線基板と、第２配線基板の第２表面上に搭載された少なくとも１つの第２半導体チップと、を備える。第２表面は第１表面と対向している。半導体パッケージは更に、第１表面と第２表面との間に介在する樹脂層を備える。
【発明の効果】
【０００８】
本発明によれば、半導体パッケージの反りが抑制される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図２Ａ】図２Ａは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図２Ｂ】図２Ｂは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図２Ｃ】図２Ｃは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図２Ｄ】図２Ｄは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図２Ｅ】図２Ｅは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図２Ｆ】図２Ｆは、本実施の形態に係る半導体パッケージの製造方法の一例を示す断面図である。
【図３】図３は、本発明の第２の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図４】図４は、本発明の第３の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図５】図５は、本発明の第４の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図６】図６は、本発明の第５の実施の形態に係る半導体パッケージの構造を示す断面図である。
【発明を実施するための形態】
【００１０】
添付図面を参照して、本発明の実施の形態に係る半導体パッケージを説明する。
【００１１】
１．第１の実施の形態
１−１．構造
図１は、本発明の第１の実施の形態に係る半導体パッケージ１の構造を示す断面図である。半導体パッケージ１は、第１配線基板１０、第１半導体チップ１１、第２配線基板２０、第２半導体チップ２１、樹脂層４０、及び半田ボール５０を備えている。
【００１２】
第１配線基板１０は、一般的な半導体パッケージで用いられる配線基板であり、主面１０Ａと裏面１０Ｂを有している。第１配線基板１０の主面１０Ａ上には、少なくとも１つの第１半導体チップ１１が搭載されている。第１半導体チップ１１は、ボンディングワイヤ１３を介して第１配線基板１０に電気的に接続されていてもよいし、第１配線基板１０に対してフリップチップ接続されていてもよい。第１配線基板１０の主面１０Ａ上には、複数の第１半導体チップ１１が搭載されていてもよい。図１の例では、第１半導体チップ１１−１、１１−２が、第１配線基板１０の主面１０Ａ上に別々に搭載されている。第１半導体チップ１１−１、１１−２は、第１配線基板１０内の引き回し配線１５を介して、互いに電気的に接続されてもよい。また、各々の第１半導体チップ１１は、第１配線基板１０とは逆側に接続端子１２を有している。接続端子１２は、例えば、第１半導体チップ１１の電極パッド上に形成された半田バンプである。
【００１３】
第２配線基板２０は、一般的な半導体パッケージで用いられる配線基板であり、主面２０Ａと裏面２０Ｂを有している。第２配線基板２０の主面２０Ａ上には、少なくとも１つの第２半導体チップ２１が搭載されている。第２半導体チップ２１は、ボンディングワイヤ２３を介して第２配線基板２０に電気的に接続されていてもよいし、第２配線基板２０に対してフリップチップ接続されていてもよい。第２配線基板２０の主面２０Ａ上には、複数の第２半導体チップ２１が搭載されていてもよい。図１の例では、第２半導体チップ２１−１、２１−２が、第２配線基板２０の主面２０Ａ上に別々に搭載されている。第２半導体チップ２１−１、２１−２は、第２配線基板２０内の引き回し配線２５を介して、互いに電気的に接続されてもよい。また、各々の第２半導体チップ２１は、第２配線基板２０とは逆側に接続端子２２を有している。接続端子２２は、例えば、第２半導体チップ２１の電極パッド上に形成された半田バンプである。
【００１４】
好適には、第１配線基板１０と第２配線基板２０は、同じ材料で形成され、同等の材料物性値（熱膨張係数など）を有する。第１配線基板１０と第２配線基板２０は、異なる材料で形成されてもよいが、それらの材料物性値は近いことが好ましい。また、第１配線基板１０と第２配線基板２０は、対称的で同等のサイズを有することが好ましい。
【００１５】
図１に示されるように、本実施の形態によれば、第１配線基板１０の主面１０Ａと第２配線基板２０の主面２０Ａとは、互いに対向している。つまり、第１配線基板１０上の第１半導体チップ１１と第２配線基板２０上の第２半導体チップ２１とは、相対している。また、第１半導体チップ１１と第２半導体チップ２１とは、電気的に接続されていてもよい。より詳細には、図１に示されるように、第１半導体チップ１１の接続端子１２と第２半導体チップ２１の接続端子２２とが互いに接触していると好ましい。
【００１６】
樹脂層４０は、第１配線基板１０上の第１半導体チップ１１及び第２配線基板２０上の第２半導体チップ２１を封止するための封止樹脂である。上述の通り、本実施の形態では、第１配線基板１０の主面１０Ａと第２配線基板２０の主面２０Ａとが互いに対向している。従って、樹脂層４０は、第１配線基板１０の主面１０Ａと第２配線基板２０の主面２０Ａとの間に介在することになる。より詳細には、図１に示されるように、樹脂層４０は、第１配線基板１０の主面１０Ａと第２配線基板２０の主面２０Ａの両方に接触している。言い換えれば、第１半導体チップ１１、第２半導体チップ２１、及びそれらを封止する樹脂層４０が、第１配線基板１０と第２配線基板２０との間に挟まれている。
【００１７】
外部端子としての半田ボール５０は、第１配線基板１０の裏面１０Ｂ上に形成されている。半田ボール５０は、第１配線基板１０内の配線を通して、第１半導体チップ１１に電気的に接続されている。
【００１８】
１−２．製造方法
図２Ａ〜図２Ｆは、本実施の形態に係る半導体パッケージ１の製造方法の一例を示す断面図である。
【００１９】
まず、図２Ａに示されるように、第１配線基板１０の主面１０Ａ上に、少なくとも１つの第１半導体チップ１１が搭載される。第１半導体チップ１１は、第１配線基板１０とは逆側に接続端子１２を有している。また、第１半導体チップ１１は、ボンディングワイヤ１３を介して第１配線基板１０に電気的に接続される。
【００２０】
次に、図２Ｂに示されるように、第１半導体チップ１１の樹脂封止が行われる。その結果、第１配線基板１０の主面１０Ａ及び第１半導体チップ１１を覆うように、樹脂層４０Ａが形成される。
【００２１】
次に、図２Ｃに示されるように、樹脂層４０Ａの表面を除去し、第１半導体チップ１１の接続端子１２を露出させる。ここで、樹脂層４０Ａの表面の除去は、研磨により行うことも、エッチングにより行うことも可能である。図２Ｃでは、樹脂層４０Ａの表面よりも接続端子１２の表面が高く、接続端子１２により凸部が形成されている場合を示している。しかし、これらの表面の高さは異なる必要は無く、同じ高さ（すなわち同一平面内）にあってもよい。なお、図２Ｄ、図２Ｅ、図２Ｆについても同様である。
【００２２】
同様にして、少なくとも１つの第２半導体チップ２１が、第２配線基板２０の主面２０Ａ上に搭載され、また、ボンディングワイヤ２３を介して第２配線基板２０に電気的に接続される。その後、図２Ｄに示されるように、第１配線基板１０の主面１０Ａと第２配線基板２０の主面２０Ａとが、互いに対向させられる。そして、第１半導体チップ１１の接続端子１２と第２半導体チップ２１の接続端子２２の位置が合うように、第１配線基板１０と第２配線基板２０の位置が調整される。なお、図２Ｃの工程において、接続端子１２により凸部が形成されていれば、図２Ｄのように、凸部をもとに接続端子２２のアライメントを行うことができるので、接続端子１２と接続端子２２の位置合わせを容易にすることができる。
【００２３】
続いて、図２Ｅに示されるように、第１半導体チップ１１の接続端子１２と第２半導体チップ２１の接続端子２２同士が接触させられる。このとき、圧着あるいは加熱溶融といった方法で、接続端子１２と接続端子２２とが完全に連結される。
【００２４】
次に、図２Ｆに示されるように、第１配線基板１０と第２配線基板２０との間の空間に封止樹脂が更に流し込まれ、樹脂層４０Ｂが形成される。樹脂層４０Ａ、４０Ｂが、上述の樹脂層４０に相当する。尚、図２Ｂ及び図２Ｃで示された工程が省略され、第１半導体チップ１１及び第２半導体チップに対して樹脂封止が一括して行われてもよい。
【００２５】
その後、第１配線基板１０の裏面１０Ｂに半田ボール５０が取り付けられる。このようにして、図１で示された構造が得られる。
【００２６】
１−３．効果
本実施の形態によれば、第１配線基板１０の主面１０Ａ上に第１半導体チップ１１が搭載され、第２配線基板２０の主面２０Ａ上に第２半導体チップ２１が搭載され、更に、それら主面１０Ａ、２０Ａ同士が対向する状態で樹脂封止が行われている。すなわち、封止樹脂構造が、別々の配線基板１０、２０によって上下から挟みこまれている。従って、半導体パッケージ１の“反り”が抑制される。半導体パッケージ１の反りが抑制されるため、リフロー時の実装不良の発生も抑えられる。反り抑制の観点から言えば、熱膨張係数やサイズは、第１配線基板１０と第２配線基板２０とで同等であることが好ましい。
【００２７】
また、本実施の形態によれば、１つの半導体パッケージ１中に多数の半導体チップ（１１，２１）が配置される。従って、半導体チップの実装密度が増加する。
【００２８】
ここで、比較例として、１つの配線基板上に半導体チップを積み上げていくことを考える。この場合、ある半導体チップの回路面上に、別の半導体チップを載せるための面積を確保する必要がある。更に、半導体チップ間の信号伝達のための配線全てを、１つの配線基板内に形成する必要がある。そのため、配線性が悪く、また、１つの配線基板内に形成可能な配線数にも限りがある。このような理由から、１つの配線基板上に多数の半導体チップを搭載することにも限度がある。
【００２９】
一方、本実施の形態によれば、複数の配線基板（１０，２０）が用いられる。第１配線基板１０上に搭載された複数の第１半導体チップ１１は、第１配線基板１０内の引き回し配線１５を介して電気的に接続され得る。一方、第２配線基板２０上に搭載された複数の第２半導体チップ２１は、第２配線基板２０内の引き回し配線２５を介して電気的に接続され得る。従って、配線性が向上し、且つ、半導体チップ間の信号伝達も容易になる。すなわち、本実施の形態によれば、半導体チップの実装密度を容易に増加させることが可能となる。また、電気特性も向上する。
【００３０】
更に、本実施の形態によれば、第１半導体チップ１１の接続端子１２と第２半導体チップ２１の接続端子２２とが接触している。従って、第１半導体チップ１１と第２半導体チップ２１との間での高速信号伝達が可能となる。このことも、電気特性の向上につながる。
【００３１】
２．第２の実施の形態
図３は、本発明の第２の実施の形態に係る半導体パッケージ１の構造を示す断面図である。第１の実施の形態と重複する説明は適宜省略される。
【００３２】
本実施の形態に係る半導体パッケージ１は、第１の実施の形態の構成に加えて、更に第３配線基板３０を備えている。第３配線基板３０は、一般的な半導体パッケージで用いられる配線基板であり、表面３０Ａ、３０Ｂを有している。この第３配線基板３０は、第１配線基板１０と第２配線基板２０との間に介在している。第３配線基板３０の表面３０Ａは、第１配線基板１０の主面１０Ａと対向している。一方、第３配線基板３０の表面３０Ｂは、第２配線基板２０の主面２０Ａと対向している。
【００３３】
第１配線基板１０と第２配線基板２０との間に介在する樹脂層４０は、第１樹脂層４１と第２樹脂層４２とに区分けされる。第１樹脂層４１は、第１配線基板１０の主面１０Ａと第３配線基板３０の表面３０Ａとの間に挟まれており、第１半導体チップ１１を樹脂封止している。一方、第２樹脂層４２は、第２配線基板２０の主面２０Ａと第３配線基板３０の表面３０Ｂとの間に挟まれており、第２半導体チップ２１を樹脂封止している。
【００３４】
第１半導体チップ１１と第２半導体チップ２１とは、電気的に接続されていてもよい。本実施の形態では、第１半導体チップ１１の接続端子１２は、第３配線基板３０の表面３０Ａに接触している。一方、第２半導体チップ２１の接続端子２２は、第３配線基板３０の表面３０Ｂに接触している。そして、それら接続端子１２、２２は、第３配線基板３０内の引き回し配線３５を介して、互いに電気的に接続される。このとき、平面位置の異なる第１半導体チップ１１−２と第２半導体チップ２１−１とを、第３配線基板３０内の引き回し配線３５を介して電気的に接続することも可能である。
【００３５】
このような構造によっても、第１の実施の形態と同じ効果が得られる。更に、第１半導体チップ１１と第２半導体チップ２１との間に第３配線基板３０が介在するため、第１半導体チップ１１と第２半導体チップ２１との間の接続設計自由度が増す。
【００３６】
３．第３の実施の形態
図４は、本発明の第３の実施の形態に係る半導体パッケージ１の構造を示す断面図である。第１の実施の形態と重複する説明は適宜省略される。本実施の形態では、第２配線基板２０の裏面２０Ｂ上にテスト端子６０が設けられている。テスト端子６０は、各チップ及びパッケージ全体のテストに用いられる専用端子である。外部端子（半田ボール５０）の一部をテスト用に割り当てる必要がなくなるため、外部端子を有効に利用できるようになり、設計自由度が増す。
【００３７】
４．第４の実施の形態
図５は、本発明の第４の実施の形態に係る半導体パッケージ１の構造を示す断面図である。第１の実施の形態と重複する説明は適宜省略される。本実施の形態では、第２配線基板２０の裏面２０Ｂ上に、少なくとも１つの第３半導体チップ７１が更に搭載される。図５の例では、第２配線基板２０の裏面２０Ｂ上に、複数の第３半導体チップ７１−１〜７１−３が搭載されている。更に、第２配線基板２０の裏面２０Ｂ上に、第３半導体チップ７１を覆うように樹脂層８０が形成されている。このような構造によっても、第１の実施の形態と同様の効果が得られる。また、半導体チップの実装密度が更に増加する。
【００３８】
５．第５の実施の形態
図６は、本発明の第５の実施の形態に係る半導体パッケージ１の構造を示す断面図である。第１の実施の形態と重複する説明は適宜省略される。本実施の形態では、第２配線基板２０のサイズが、第１配線基板１０と比べて少し小さくなっている。このような構造であっても、半導体パッケージ１の反り抑制の効果は、ある程度得られる。
【００３９】
矛盾しない限りにおいて、上述の実施の形態同士を組み合わせることも可能である。
【００４０】
なお、以上の第１の第５の実施の形態では、外部端子として第一配線基板１０に半田ボール５０が形成されるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の場合について説明した。これらの実施の形態では、ＢＧＡばかりでなく、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）にも適用できる。ＬＧＡの場合は、外部端子が半田ボール５０の代わりにランドになる。その他の点についてはＢＧＡの場合と同様である。
【００４１】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００４２】
１    半導体パッケージ
１０    第１配線基板
１１    第１半導体チップ
１２    接続端子
１３    ボンディングワイヤ
１５    引き回し配線
２０    第２配線基板
２１    第２半導体チップ
２２    接続端子
２３    ボンディングワイヤ
２５    引き回し配線
３０    第３配線基板
３５    引き回し配線
４０    樹脂層
４１    第１樹脂層
４２    第２樹脂層
５０    半田ボール
６０    テスト端子
７１    第３半導体チップ
８０    樹脂層
【図１】
2011119619.tif 000003
【図２Ａ】
2011119619.tif 000004
【図２Ｂ】
2011119619.tif 000005
【図２Ｃ】
2011119619.tif 000006
【図２Ｄ】
2011119619.tif 000007
【図２Ｅ】
2011119619.tif 000008
【図２Ｆ】
2011119619.tif 000009
【図３】
2011119619.tif 000010
【図４】
2011119619.tif 000011
【図５】
2011119619.tif 000012
【図６】
2011119619.tif 000013