(57)【要約】【課題】新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器を提供する。【解決手段】スプレッドスペクトルクロック発生器は、第１スプレッドスペクトルクロック信号を受信して第１スプレッドスペクトルクロック信号の平均周波数に対応する周波数信号を出力する発振回路と、周波数信号を受信して第２スプレッドスペクトルクロック信号を発生する位相固定ループと、第１及び第２スプレッドスペクトルクロック信号を受信して、第２スプレッドスペクトルクロック信号の平均周波数が第１スプレッドスペクトルクロック信号の平均周波数と近接するように位相固定ループを制御する制御回路を含む。このようなスプレッドスペクトルクロック発生器は、スプレッドスペクトルクロック信号を受信して、希望する変調率及び変調周波数を有する新しいスプレッドスペクトルクロック信号を発生する。【選択図】  図３
2011147122.tif 000002
【特許請求の範囲】
【請求項１】
第１スプレッドスペクトルクロック信号を受信して、前記第１スプレッドスペクトルクロック信号に対応する第１周波数を有する周波数信号を出力する発振回路と、
前記周波数信号を受信して、第２スプレッドスペクトルクロック信号を発生する位相固定ループと、
前記第１及び第２スプレッドスペクトルクロック信号を受信して、前記第２スプレッドスペクトルクロック信号に対応する第２周波数が前記第１スプレッドスペクトルクロック信号の前記第１周波数と近接するように前記位相固定ループを制御する制御回路とを含むことを特徴とするスプレッドスペクトルクロック発生器。
【請求項２】
前記発振回路は、
前記周波数信号を出力する発振器と、
前記第１スプレッドスペクトルクロック信号を受信して、第１カウント信号を出力する第１カウンタと、
前記周波数信号を受信して、第２カウント信号を出力する第２カウンタと、
前記第１及び第２カウント信号に応じて前記発振器を制御するための第１制御信号を出力する第１コントローラとを含み、
前記発振器は、前記第１制御信号に対応する周波数を有する前記平均周波数信号を出力することを特徴とする請求項１に記載のスプレッドスペクトルクロック発生器。
【請求項３】
前記第１カウンタは、前記第１スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第１カウント信号を出力し、
前記第２カウンタは、前記第２スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第２カウント信号を出力することを特徴とする請求項２に記載のスプレッドスペクトルクロック発生器。
【請求項４】
前記第１コントローラは、
前記第１カウント信号が前記第２カウント信号より先に予め設定された値になったとき、前記第１制御信号の信号レベルを増加させ、前記第２カウント信号が前記第１カウント信号より先に予め設定された値になったとき、前記第１制御信号の信号レベルを減少させることを特徴とする請求項３に記載のスプレッドスペクトルクロック発生器。
【請求項５】
前記第１コントローラは、
前記第１及び第２カウント信号に応じて二進検索方式を利用して前記第１制御信号を変更することを特徴とする請求項４に記載のスプレッドスペクトルクロック発生器。
【請求項６】
前記制御回路は、
前記第１スプレッドスペクトルクロック信号を受信して、第３カウント信号を出力する第３カウンタと、
前記位相固定ループから出力される前記第２スプレッドスペクトルクロック信号を受信して、第４カウント信号を出力する第４カウンタと、
前記第３及び第４カウント信号に応じて前記位相固定ループを制御するための第２制御信号を出力する第２コントローラとを含み、
前記位相固定ループは、前記第２制御信号に応じて前記第２スプレッドスペクトルクロック信号の周波数を調節することを特徴とする請求項２に記載のスプレッドスペクトルクロック発生器。
【請求項７】
前記第３カウンタは、前記第１スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第３カウント信号を出力し、
前記第４カウンタは、前記周波数信号に応じてカウント動作を行って前記第４カウント信号を出力することを特徴とする請求項６に記載のスプレッドスペクトルクロック発生器。
【請求項８】
前記発振回路は前記第１スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する前記平均周波数信号を出力し、前記制御回路は前記第２スプレッドスペクトルクロック信号の平均周波数が前記第１スプレッドスペクトルクロック信号の平均周波数の前記小数分周比に近接するように前記位相固定ループを制御することを特徴とする請求項１に記載のスプレッドスペクトルクロック発生器。
【請求項９】
前記第１スプレッドスペクトルクロック信号を受信して、前記第１スプレッドスペクトルクロック信号の前記平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含み、前記位相固定ループは前記発振回路から平均周波数信号を受信して、前記基準平均周波数信号を基準クロック信号に使用して前記第２スプレッドスペクトルクロック信号を発生することを特徴とする請求項１に記載のスプレッドスペクトルクロック発生器。
【請求項１０】
メモリと、
第１スプレッドスペクトルクロック信号及び前記メモリをアクセスするための第１アドレスを出力する第１回路ブロックと、
第２スプレッドスペクトルクロック信号に応じて動作し、前記メモリをアクセスするための第２アドレスを出力する第２回路ブロックと、
前記第１スプレッドスペクトルクロック信号を受信して、前記第２スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含み、
前記メモリは、前記第１及び第２アドレスを比較し、前記第１及び第２アドレスの差に対応する制御信号を出力し、
前記スプレッドスペクトルクロック信号発生器は、前記制御信号に応じて前記第２スプレッドスペクトルクロック信号を発生することを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスプレッドスペクトルクロック発生器に関する。
【背景技術】
【０００２】
最近ＬＣＤディスプレイの解像度が高くなり、データの入力ビット数が増加することによって、タイミングコントローラと駆動ドライバとの間のバスライン数が増加し、それによる深刻なデータの渋滞現象と電磁気干渉現象とが発生している。このような電磁気干渉の問題を解決するためにＲＳＤＳ（Ｒｅｄｕｃｅｄ  Ｓｉｇｎａｌ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）、ＰＰＤＳ（Ｐｏｉｎｔ−ｔｏ  Ｐｏｉｎｔ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）等の様々なインタフェース方式に対する研究とともに種々の信号処理方法が研究されている。その中で一番効果的な方法としてよく知られているスプレッドスペクトルクロック発生器（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ：ＳＳＣＧ）に対する研究は最近活発化している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００９−０１４６９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、スプレッドスペクトルクロック信号を受信して新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を発生することができるスプレッドスペクトルクロック発生器及びそれを含む電子装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明のスプレッドスペクトルクロック発生器は、第１スプレッドスペクトルクロック信号を受信して、第１スプレッドスペクトルクロック信号に対応する第１周波数を有する周波数信号を出力する発振回路と、周波数信号を受信して、第２スプレッドスペクトルクロック信号を発生する位相固定ループと、第１及び第２スプレッドスペクトルクロック信号を受信して、第２スプレッドスペクトルクロック信号に対応する第２周波数が第１スプレッドスペクトルクロック信号の第１周波数と近接するように位相固定ループを制御する制御回路とを含む。
【０００６】
本発明の実施形態において、発振回路は周波数信号を出力する発振器と、第１スプレッドスペクトルクロック信号を受信して、第１カウント信号を出力する第１カウンタと、周波数信号を受信して、第２カウント信号を出力する第２カウンタと、第１及び第２カウント信号に応じて発振器を制御するための第１制御信号を出力する第１コントローラとを含む。発振器は、第１制御信号に対応する周波数を有する平均周波数信号を出力する。
本発明の実施形態において、第１カウンタは、第１スプレッドスペクトルクロック信号に応じてカウント動作を行って第１カウント信号を出力し、第２カウンタは、第２スプレッドスペクトルクロック信号に応じてカウント動作を行って第２カウント信号を出力する。
【０００７】
本発明の実施形態において、第１コントローラは、第１カウント信号が第２カウント信号より先に予め設定された値になったとき、第１制御信号の信号レベルを増加させ、第２カウント信号が第１カウント信号より先に予め設定された値になったとき、第１制御信号の信号レベルを減少させる。
本発明の実施形態において、第１コントローラは、第１及び第２カウント信号に応じて二進検索方式を利用して第１制御信号を変更する。
【０００８】
本発明の実施形態において、制御回路は、第１スプレッドスペクトルクロック信号を受信して、第３カウント信号を出力する第３カウンタと、位相固定ループから出力される第２スプレッドスペクトルクロック信号を受信して、第４カウント信号を出力する第４カウンタと、第３及び第４カウント信号に応じて位相固定ループを制御するための第２制御信号を出力する第２コントローラを含む。位相固定ループは、第２制御信号に応じて第２スプレッドスペクトルクロック信号の周波数を調節する。
【０００９】
本発明の実施形態において、第３カウンタは、第１スプレッドスペクトルクロック信号に応じてカウント動作を行って第３カウント信号を出力し、第４カウンタは、周波数信号に応じてカウント動作を行って第４カウント信号を出力する。
本発明の実施形態において、発振回路は第１スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する平均周波数信号を出力し、制御回路は第２スプレッドスペクトルクロック信号の平均周波数が第１スプレッドスペクトルクロック信号の平均周波数の小数分周比に近接するように位相固定ループを制御する。
【００１０】
本発明の実施形態において、第１スプレッドスペクトルクロック信号を受信して、第１スプレッドスペクトルクロック信号の平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含む。位相固定ループは発振回路から平均周波数信号を受信して、基準平均周波数信号を基準クロック信号に使用して第２スプレッドスペクトルクロック信号を発生する。
【００１１】
本発明の異なる特徴による電子装置は、メモリと、第１スプレッドスペクトルクロック信号及びメモリをアクセスするための第１アドレスを出力する第１回路ブロックと、第２スプレッドスペクトルクロック信号に応じて動作し、メモリをアクセスするための第２アドレスを出力する第２回路ブロックと、第１スプレッドスペクトルクロック信号を受信して、第２スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含む。メモリは、第１及び第２アドレスを比較し、第１及び第２アドレスの差に対応する制御信号を出力し、スプレッドスペクトルクロック信号発生器は、制御信号に応じて第２スプレッドスペクトルクロック信号を発生する。
【発明の効果】
【００１２】
本発明によると、入力信号が様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号であっても、新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器が構成される。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図。
【図２】図１に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図。
【図３】本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図。
【図４】図３に示す発振器から出力される周波数信号の周波数変化を例示する図。
【図５】図３に示す位相固定ループから出力される第２スプレッドスペクトルクロック信号の変化を例示する図。
【図６】図３に示すスプレッドスペクトルクロック発生器から出力される第２スプレッドスペクトルクロック信号のスペクトルを例示する図。
【図７】図３に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図。
【図８】本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図９】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図１０】本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図。
【図１１Ａ】図１０に示す回路ブロックからＳＲＡＭに提供するアドレスの差を示す図。
【図１１Ｂ】図１０に示す回路ブロックからＳＲＡＭに提供するアドレスの差を示す図。
【図１２】図１０に示すスプレッドスペクトルクロック発生器の具体例を示す図。
【図１３】図１０に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図。
【図１４】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図。
【発明を実施するための形態】
【００１４】
以下に、本発明の好ましい実施形態を添付された図面等を参照して詳しく説明する。
【００１５】
図１は本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図である。
図１を参照すると、スプレッドスペクトルクロック発生器１２０は二つの回路ブロック１１０、１３０の間に設置される。回路ブロック１１０は第１変調率及び第１変調周波数を有する第１スプレッドスペクトルクロックＳＳＣ１を出力する。スプレッドスペクトルクロック発生器１２０は第１スプレッドスペクトルクロックＳＳＣ１が入力され、第２変調率及び第２変調周波数を有する第２スプレッドスペクトルクロックＳＳＣ２を発生する。スプレッドスペクトルクロック発生器１２０で発生した第２スプレッドスペクトルクロックＳＳＣ２は回路ブロック１３０に伝送される。
【００１６】
図２は図１に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図である。
図２を参照すると、スプレッドスペクトルクロック発生器１２０に入力される第１スプレッドスペクトルクロックＳＳＣ１は第１変調率ＭＲ１と第１変調周波数ＭＦ１とを有する。スプレッドスペクトルクロック発生器１２０は第２変調率ＭＲ２と第２変調周波数ＭＦ２とを有する第２スプレッドスペクトルクロックＳＳＣ２を出力する。
【００１７】
このように、本発明のスプレッドスペクトルクロック発生器１２０は第１スプレッドスペクトルクロックＳＳＣ１を受信して新しい変調率及び変調周波数を有する第２スプレッドスペクトルクロックＳＳＣ２を出力する。特に、スプレッドスペクトルクロック発生器１２０は固定された変調率及び変調周波数を有するクロックだけではなく様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号を受信して希望する変調率及び変調周波数を有するスプレッドスペクトルクロックを出力する。
【００１８】
図３は本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図である。
図３を参照すると、スプレッドスペクトルクロック発生器３００は発振回路３１０、位相固定ループ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）３２０、そして制御回路３３０を含む。発振回路３１０は第１スプレッドスペクトルクロック信号ＳＳＣ１を受信し、第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数に対応する周波数信号ＤＣＯ＿ＯＵＴを出力する。位相固定ループ３２０は周波数信号ＤＣＯ＿ＯＵＴを受信し、第２スプレッドスペクトルクロック信号ＳＳＣ２を出力する。制御回路３３０は第１スプレッドスペクトルクロック信号ＳＳＣ１と第２スプレッドスペクトルクロック信号ＳＳＣ２とを受信し、位相固定ループ３２０を制御するためのＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを出力する。
【００１９】
図２で説明したように、スプレッドスペクトルクロック発生器３００に入力される第１スプレッドスペクトルクロック信号ＳＳＣ１は、第１変調率ＭＲ１と第１変調周波数ＭＦ１とを有する信号である。このような第１スプレッドスペクトルクロック信号ＳＳＣ１を位相固定ループ３２０に直接入力すれば、希望する変調率と変調周波数とを有する第２スプレッドスペクトルクロック信号ＳＳＣ２を得ることは難しい。本発明の実施形態において、発振回路３１０は第１スプレッドスペクトルクロック信号ＳＳＣ１の算術平均周波数に対応する周波数信号ＤＣＯ＿ＯＵＴを生成し、位相固定ループ３２０が周波数信号ＤＣＯ＿ＯＵＴを利用して第２スプレッドスペクトルクロック信号ＳＳＣ２を生成する。
【００２０】
発振回路３１０は発振器（Ｄｉｇｉｔａｌ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＤＣＯ）３１１、カウンタ３１２、３１３、そしてＤＣＯコントローラ３１４を含む。発振器３１１はデジタル信号であるＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥに対応する周波数を有する周波数信号ＤＣＯ＿ＯＵＴを出力する。発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴの初期周波数は任意のレベルに設定される。例えば、周波数信号ＤＣＯ＿ＯＵＴの初期周波数は最大周波数、最小周波数及び中間周波数の中の一つに設定される。
【００２１】
カウンタ３１２は第１スプレッドスペクトルクロック信号ＳＳＣ１に応じてカウント動作を行い、カウント信号ＣＮＴ１を出力する。カウンタ３１３は発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴに応じてカウント動作を行い、カウント信号ＣＮＴ２を出力する。夫々のカウンタ３１２、３１３は多数のフリップフロップを含む非応答式カウンタから構成される。ＤＣＯコントローラ３１４はカウンタ３１２、３１３から出力されるカウント信号ＣＮＴ１、ＣＮＴ２に応じてＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥを出力する。ＤＣＯコントローラ３１４は二つのカウンタ３１２、３１３の中の一つが予め設定された値になったか否かによってＤＣＯ制御信号ＤＣＯ＿ＯＵＴのデジタル値を高くしたり低くしたりする。
【００２２】
例えば、カウンタ３１２から出力されるカウント信号ＣＮＴ１がカウンタ３１３から出力されるカウント信号ＣＮＴ１より先に予め設定された値になると、ＤＣＯコントローラ３１４はＤＣＯ制御信号ＤＣＯ＿ＯＵＴのデジタル値を増加させる。例えば、ＤＣＯ制御信号ＤＣＯ＿ＯＵＴが１０ビットであり、ＤＣＯコントローラ３１４の検索アルゴリズムが単方向検索（ｕｎｉ−ｄｉｅｒｅｃｔｉｏｎａｌ  ｓｅａｒｃｈ）であれば、発振器３１１が第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数と一致する周波数信号ＤＣＯ＿ＯＵＴを出力するように制御するために最大１０２４回のＤＣＯ制御信号ＤＣＯ＿ＯＵＴの変化動作が必要である。本実施形態においては、スプレッドスペクトルクロック発生器３００の動作速度の向上のために、ＤＣＯコントローラ３１４が二進検索（ｂｉｎａｒｙ  ｓｅａｒｃｈ）アルゴリズムによってＤＣＯ制御信号ＤＣＯ＿ＯＵＴを出力する。
【００２３】
図４は図３に示す発振器から出力される周波数信号の周波数変化を例示する図である。
図４を参照すると、目標周波数４２０は第１スプレッドスペクトルクロック信号ＳＣＣ１の算術計算による平均周波数である。発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴの周波数４１０はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥによって変化する。図３に示すＤＣＯコントローラ３１４は二進検索アルゴリズムによってＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥを発生する。
【００２４】
説明の便宜のために、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥは５ビットと仮定して、図３に示している発振回路３１０の動作を説明する。図４に示すように、初期に発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴの周波数４１０が目標周波数４２０より高いと、カウンタ３１３から出力されるカウント信号ＣＮＴ２がカウンタ３１２から出力されるカウント信号ＣＮＴ１より先に予め設定された値に達する。初期のＤＣＯコントローラ３１４は‘０００００’のＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥを出力し、カウント信号ＣＮＴ２が予め設定された値になると、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥの最上位ビットを‘１’に設定する。
【００２５】
従って、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥは‘１００００’に設定され、発振器３１１はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥに対応する周波数の周波数信号ＤＣＯ＿ＯＵＴを出力する。このような方法を利用してＤＣＯコントローラ３１４はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥを‘０１０００’、‘００１００’、‘００１１０’及び‘００１０１’の順に変化させる。その結果、周波数信号ＤＣＯ＿ＯＵＴの周波数が第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数と一致、または、近接する。
【００２６】
二進検索アルゴリズムによると、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥは最大に５回変更され、単方向検索アルゴリズムに比べてＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥの設定時間が短縮される。しかし、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥの分解能（ｒｅｓｏｌｕｔｉｏｎ）によって目標周波数４２０と周波数信号ＤＣＯ＿ＯＵＴの周波数４１０とは誤差が発生する。周波数信号ＤＣＯ＿ＯＵＴの周波数と第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数との誤差は、後に説明する制御回路３３０によって補償される。
【００２７】
発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴは位相固定ループ３２０に入力される。位相固定ループ３２０は周波数信号ＤＣＯ＿ＯＵＴが入力され、所定の分周率及び分周周波数を有する第２スプレッドスペクトルクロック信号ＳＳＣ２を発生する。
例えば、発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴの周波数が第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数と一致すれば、位相固定ループ３２０から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２は使用者が設計したものと同じ分周率及び分周周波数を有する。しかし、先に説明したように、発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴの周波数と第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数とは誤差が発生するので制御回路３３０がその誤差を補償する。
【００２８】
制御回路３３０はカウンタ３３１、３３２とＰＬＬコントローラ３３３とを含む。カウンタ３３１は、第１プレッドスペクトルクロック信号ＳＳＣ１に応じてカウント動作を行い、カウント信号ＣＮＴ３を出力する。カウンタ３３２は位相固定ループ３２０から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２に応じてカウント動作を行い、カウント信号ＣＮＴ４を出力する。カウンタ３３１、３３２は夫々多数のフリップフロップを含む非応答式カウンタから構成される。ＰＬＬコントローラ３３３はカウンタ３３１、３３２から出力されるカウント信号ＣＮＴ１、ＣＮＴ２に応じてＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを出力する。
【００２９】
ＰＬＬコントローラ３３３はカウンタ３３１、又は、カウンタ３３２が予め設定された値になったか否かによってＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を高くしたり低くしたりする。例えば、カウンタ３３１から出力されるカウント信号ＣＮＴ３がカウンタ３３２から出力されるカウント信号ＣＮＴ４より先に予め設定された値になると、ＰＬＬコントローラ３３３はＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を増加させる。カウンタ３３２から出力されるカウント信号ＣＮＴ４がカウンタ３３１から出力されるカウント信号ＣＮＴ１より先に予め設定された値になると、ＰＬＬコントローラ３３３はＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を減少させる。
【００３０】
一方、位相固定ループ３２０から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２は、発振器３１１から出力される周波数信号ＤＣＯ＿ＯＵＴと位相固定ループ３２０内の逓倍率とによって決定されるので、最初の第１スプレッドスペクトルクロック信号ＳＳＣ１と比べて誤差が発生する。従って、第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数と位相固定ループ３２０の逓倍率との乗算による第２スプレッドスペクトルクロック信号ＳＳＣ２が出力されるように位相固定ループ３２０から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２に対する微細調整が必要である。ＰＬＬコントローラ３３３はデジタルロジック回路から具現することができ、単方向検索（ｕｎｉ−ｄｉｒｅｃｔｉｏｎａｌ  ｓｅａｒｃｈｉｎｇ）方式を利用してＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを調整する。
【００３１】
図５は図３に示す位相固定ループから出力される第２スプレッドスペクトルクロック信号の変化を例示する図である。
図５を参照すると、位相固定ループ（図３の３２０）から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数５１０はＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥの変化によって調節される。このような方法を利用して第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数５１０を調整することによって、第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数が第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数にさらに近接する。
位相固定ループ３２０はＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥに応じて内部からフィードバックされる信号の位相を調節することによって第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数を調節する。
【００３２】
図６は図３に示すスプレッドスペクトルクロック発生器から出力される第２スプレッドスペクトルクロック信号のスペクトルを例示する図である。
図６を参照すると、一定周期で周波数が変化する第２スプレッドスペクトルクロック信号（図３のＳＳＣ２）は拡散周波数帯域で均一電力密度を有することが分かる。このような第２スプレッドスペクトルクロック信号ＳＳＣ２は、電子回路の電磁気干渉現象を最小化する。
【００３３】
図７は図３に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図である。
図７を参照すると、先に発振器（図３の３１１）がＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥに応じて所定周波数の周波数信号ＤＣＯ＿ＯＵＴを出力する。位相固定ループ３２０は周波数信号ＤＣＯ＿ＯＵＴを受信し、位相固定の動作を行う。ＰＬＬコントローラ３３３から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥに応じて、位相固定ループ３２０は第２変調率及び第２変調周波数を有する第２スプレッドスペクトルクロック信号ＳＳＣ２を発生する。
【００３４】
図３に示すスプレッドスペクトルクロック発生器３００は回路の構成を変更せず、フラクショナルＮ位相固定ループのような小数分周比を有するスプレッドスペクトルクロック信号ＳＳＣ２を発生する。
また、図３を参照すると、カウンタ３１２は第１スプレッドスペクトルクロック信号ＳＳＣ１に応じてカウント動作を行って、カウント信号ＣＮＴ１を出力する。カウンタ３１３は平均周波数信号ＤＣＯ＿ＯＵＴに応じてカウント動作を行って、カウント信号ＣＮＴ２を出力する。
【００３５】
例えば、最終信号である第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数が第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数に対する整数倍ではなく小数倍である場合、発振器３１１から出力される平均周波数信号ＤＣＯ＿ＯＵＴの周波数が第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数に対する小数倍になるように設定する。従って、カウンタ３１３のオフセットをカウンタ３１２と比べて希望する小数倍に設定し、カウンタ３３２のオフセットをカウンタ３３１と比べて希望する小数倍に設定する。
【００３６】
例えば、第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数より１１．１％速い第２スプレッドスペクトルクロック信号ＳＳＣ２を出力する場合、カウンタ３１３のオフセットをカウンタ３１２と比べて１１．１％大きく設定し、同様にカウンタ３３２のオフセットをカウンタ３３１と比べて１１．１％大きく設定する。
【００３７】
カウンタ３１３、３３２のオフセットの調節はカウンタ３１３、３３２のそれぞれに乗算器を接続し、カウンタ３１３、３３２からそれぞれ出力されるカウント値とオフセット値とを乗算することによって可能になる。例えば、カウンタ３１３から出力されるカウント値ＣＮＴ２に１１．１％をかけると発振器３１１から出力される平均周波数信号ＤＣＯ＿ＯＵＴの平均周波数は第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数より約１１．１％速くなる。このように本発明によると、位相固定ループ３２０を修正しなくても小数分周が可能になる。
【００３８】
図８は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図８を参照すると、スプレッドスペクトルクロック発生器８００は発振回路８１０、制御回路８２０、そして位相固定ループ回路（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）８３０を含む。発振回路８１０は図３に示す発振回路３１０と同じ回路構成を持ち、同様に動作する。制御回路８２０は図３に示す制御回路３３０と異なって、分周器８２１をさらに含む。分周器８２１は所定の分周比Ｐで第１スプレッドスペクトルクロック信号ＳＳＣ１を分周し、分周された信号をカウンタ８２２に伝送する。
【００３９】
位相固定ループ回路８３０は分周器８３１、位相周波数検出器（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ：ＰＦＤ）８３２、チャージポンプ（Ｃｈａｒｇｅ  Ｐｕｍｐ：ＣＰ）８３３、ローパスフィルタ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：ＬＰＦ）８３４、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）８３５、位相選択器８３６、分周器８３７、そしてＤＳＭ（Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ）８３８を含む。
【００４０】
分周器８３１の分周比Ｐは制御回路８２０内の分周器８２１の分周比と同じである。位相周波数検出器８３２は分周器８３１から出力される信号の周波数と分周器８３７から出力される信号の周波数とを比較し、その差に対するパルス信号を出力する。チャージポンプ８３３は位相周波数検出器８３２から出力されるパルス信号のパルス幅に比例する電流を出力する。ローパスフィルタ８３４はチャージポンプ８３３から出力される電流の雑音を除去する。
【００４１】
電圧制御発振器８３５はローパスフィルタ８３４から出力される電圧に対応する周波数の信号、即ち、第２スプレッドスペクトルクロック信号ＳＳＣ２を出力する。位相選択器８３６は第２スプレッドスペクトルクロック信号ＳＳＣ２が入力され、ＤＳＭ８３８からの位相選択信号ＰＨＳＥＬに応じて第２スプレッドスペクトルクロック信号ＳＳＣ２の位相を調節する。分周器８３７は位相選択器８３６から出力される信号を所定の分周比Ｍで分周して位相周波数検出器８３２に伝送する。ＤＳＭ８３８は制御回路８２０から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥに対応する位相選択信号ＰＨＳＥＬを出力する。
【００４２】
このように、位相固定ループ回路３３０は制御回路８２０から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥに応じて内部からフィードバックされる信号の位相を調節することによって第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数を調節することができる。
【００４３】
図８に示す制御回路８２０内のカウンタ８２２は、第１スプレッドスペクトルクロック信号ＳＳＣ１が所定の分周比Ｐで分周された信号を受信し、カウンタ８２３は第２スプレッドスペクトルクロック信号ＳＳＣ２が位相選択器８３６と分周器８３７を通じてフィードバックされた信号を受信する。これは第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数が非常に高いので、フリップフロップからなるカウンタ８２２、８２３が動作不能になることを防止する。
【００４４】
図９は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図９に示しているスプレッドスペクトルクロック発生器９００は図３に示すスプレッドスペクトルクロック発生器３００と同様の構成を有するが、加算器９４０と選択器９５０とをさらに含む。選択器９５０は選択信号ＳＥＬに応じてＰＬＬコントローラ９３３から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを加算器９４０と位相固定ループ９２０の中の一つとに選択的に送信する。
【００４５】
例えば、選択器９５０がＰＬＬコントローラ９３３から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを位相固定ループ９２０に送信すると、スプレッドスペクトルクロック発生器９００は図３に示しているスプレッドスペクトルクロック発生器３００と同様に動作する。選択器９５０がＰＬＬコントローラ９３３から出力されるＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを加算器９４０に送信すると、加算器９４０はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥとＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥとを加算した後、発振器９１１に送信する。
【００４６】
この実施形態によると、第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数と第１スプレッドスペクトルクロック信号ＳＳＣ１の算術平均周波数との誤差を補償するためのＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥは発振器９１１に送信される。その結果、位相固定ループ９２０が動作する間に発振器９１１から出力される周波数信号ＤＣＯ＿ＯＵＴの周波数が調整され、位相固定ループ９２０には周波数が調整された周波数信号ＤＣＯ＿ＯＵＴが入力される。
【００４７】
図１０は本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図である。
図１０を参照すると、ディスプレイ装置１０００は回路ブロック１０１０、１０３０、スプレッドスペクトルクロック発生器１０２０、そしてＳＲＡＭ１０４０を含む。この実施形態において、ディスプレイ装置１０００を一例として説明しているが、異なる周波数を有するクロック信号に同期して動作する回路ブロックを含む電子装置に本発明を適用することができる。
【００４８】
スプレッドスペクトルクロック発生器１０２０は二つの回路ブロック１０１０、１０３０の間に接続される。回路ブロック１０１０は第１変調率及び第１変調周波数を有する第１スプレッドスペクトルクロックＳＳＣ１を出力する。スプレッドスペクトルクロック発生器１０２０は第１スプレッドスペクトルクロックＳＳＣ１が入力され、第２変調率及び第２変調周波数を有する第２スプレッドスペクトルクロックＳＳＣ２を発生する。スプレッドスペクトルクロック発生器１０２０で発生した第２スプレッドスペクトルクロックＳＳＣ２は回路ブロック１０３０に送信される。
【００４９】
ＳＲＡＭ１０４０は二つの回路ブロック１０１０、１０３０によって同時にアクセス可能であるデュアルポートメモリからなる。ＳＲＡＭ１０４０は回路ブロック１０１０から第１スプレッドスペクトルクロック信号ＳＳＣ１、読み出しコマンドＣＭＤ１、アドレスＡＤＤＲ１及びデータＤＡＴＡ１が入力され、スプレッドスペクトルクロック発生器１０２０から第２スプレッドスペクトルクロック信号ＳＳＣ２と、回路ブロック１０３０から記入コマンドＣＭＤ２及びアドレスＡＡＤＲ２が入力され、データＤＡＴＡ２を出力する。この実施形態において、ＳＲＡＭ１０４０は異なる周波数のクロックによって動作する回路ブロック１０１０、１０３０の間のバッファとして動作する。
【００５０】
回路ブロック１０１０は第１スプレッドスペクトルクロック信号ＳＳＣ１に同期してデータＤＡＴＡ１をＳＲＡＭ１０４０に記入し、回路ブロック１０３０は第２スプレッドスペクトルクロック信号ＳＳＣ２に同期してＳＲＡＭ１０４０からデータＤＡＴＡ２を読み出す。回路ブロック１０１０によってＳＲＡＭ１０４０に貯蔵されるデータＤＡＴＡ１はＲＧＢデータであり、ＳＲＡＭ１０４０の大きさは、例えば、１フレームのデータの大きさと同じである。
【００５１】
回路ブロック１０１０からデータＤＡＴＡ１がＳＲＡＭ１０４０に記入された後、回路ブロック１０３０によってデータＤＡＴＡ２が読み出しできるようにＳＲＡＭ１０４０の記入及び読み出し位置を指定するアドレスＡＤＤＲ１、ＡＤＤＲ２の中のアドレスＡＤＤＲ１がアドレスＡＤＤＲ２より数サイクル先に発生するように設計する。
【００５２】
例えば、第１スプレッドスペクトルクロック信号ＳＳＣ１の平均周波数が第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数より速すぎると、回路ブロック１０１０がＫ番目のフレームのデータを全てＳＲＡＭ１０４０に記入した後Ｋ＋１番目のフレームのデータを記入しようとするが、回路ブロック１０３０はＫ番目のフレームのデータを全て読み出しすることができないオーバーフロー現像が発生する。逆に、第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数が第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数より遅すぎる場合、回路ブロック１０１０がＫ番目のフレームのデータを全てＳＲＡＭ１０４０に記入する前に、回路ブロック１０１０がＳＲＡＭ１０４０からＫ番目のフレームのデータを読み出ししようとするアンダーフロー現像が発生する。この場合、回路ブロック１０１０はＫ−１番目のフレームのデータをＫ番目のフレームのデータとして読み出す。
【００５３】
本発明の実施形態によるＳＲＡＭ１０４０は回路ブロック１０１０、１０３０からアドレスＡＤＤＲ１、ＡＤＤＲ２を比較し、アドレスの差が予め設定された値より大きいか小さいと、それに対応する制御信号ＣＴＲＬを出力する。スプレッドスペクトルクロック発生器１０２０は制御信号ＣＴＲＬに応じて第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を変更する。
【００５４】
図１１Ａ及び図１１Ｂは図１０に示す回路ブロックからＳＲＡＭに提供するアドレスの差を示す図である。
図１１Ａを参照すると、ＳＲＡＭ１０４０は図１０に示す回路ブロック１０１０、１０３０によってアクセスするｎ個のメモリ領域を含む。複数のメモリ領域のそれぞれは、回路ブロック１０１０、１０３０からのアドレスＡＡＤＲ１、ＡＤＤＲ２によって指定され、アドレスＡＡＤＲ１、ＡＤＤＲ２の比較により第１及び第２スプレッドスペクトルクロック信号ＳＳＣ１、ＳＳＣ２の周波数を比較する。
【００５５】
例えば、回路ブロック１０１０からのアドレスＡＡＤＲ１の値が回路ブロック１０３０からのアドレスＡＤＤＲ２の値より大きいとともに、その差が第１基準値ＲＥＦ１より大きいと、第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を高くする。逆に、図１１Ｂに示すように、回路ブロック１０１０からのアドレスＡＡＤＲ１の値が回路ブロック１０３０からのアドレスＡＤＤＲ２の値より大きいとともに、その差が第２基準値ＲＥＦ２より小さいと、第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を低くする。
【００５６】
回路ブロック１０３０からアドレスＡＤＤＲ２の値が回路ブロック１０１０からアドレスＡＡＤＲ１の値より大きい場合にも、第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を低くする。図１０に示すＳＲＡＭ１０４０はアドレスＡＤＤＲ１、ＡＤＤＲ２を比較し、その結果によって制御信号ＣＴＲＬを出力する。
【００５７】
図１２は図１０に示すスプレッドスペクトルクロック発生器の具体例を示す図である。
図１２に示すスプレッドスペクトルクロック発生器１２２０は図３に示すスプレッドスペクトルクロック発生器３００と類似し、ＤＣＯコントローラ１３１４及びＰＬＬコントローラ１２３３がＳＲＡＭ１０４０からの制御信号ＣＴＲＬを受信する。ＤＣＯコントローラ１２１４はカウンタ１２１２、１２１３からのカウント信号ＣＮＴ１、ＣＮＴ２と、ＳＲＡＭ１０４０からの制御信号ＣＴＲＬの中の何れか一つに応じてＤＣＯ制御信号ＣＤＯ＿ＣＯＤＥを発生するように設定する。同様に、ＰＬＬコントローラ１２３３はカウンタ１２３１、１２３２からのカウント信号ＣＮＴ３、ＣＮＴ４と、ＳＲＡＭ１０４０からの制御信号ＣＴＲＬの中の何れか一つに応じてＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥを発生するように設定する。
【００５８】
例えば、ＤＣＯコントローラ１３１４とＰＬＬコントローラ１２３３の全部がＳＲＡＭ１０４０からの制御信号ＣＴＲＬに応じて動作するように設定された場合、制御信号ＣＴＲＬ信号が第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を高くすることを示すとＤＣＯコントローラ１３１４はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥのデジタル値を増加させ、ＰＬＬコントローラ１２３３もＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を増加させる。
【００５９】
逆に、制御信号ＣＴＲＬ信号が第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を低くすることを示すとＤＣＯコントローラ１３１４はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥのデジタル値を減少させ、ＰＬＬコントローラ１２３３もＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を減少させる。
ＤＣＯコントローラ１３１４とＰＬＬコントローラ１２３３の全部がカウンタ１２１２、１２１３、１２３１、１２３２からカウント信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３、ＣＮＴ３に応じて動作するように設定される場合、スプレッドスペクトルクロック発生器１２２０は図３に示すスプレッドスペクトルクロック発生器３００と同様に動作する。
【００６０】
図１３は図１０に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図である。
図１３に示すスプレッドスペクトルクロック発生器１３００は図１２に示すスプレッドスペクトルクロック発生器１２２０とは異なって、図１０に示すＳＲＡＭ１０４０から制御信号ＣＴＲＬに応じて第２スプレッドスペクトルクロック信号ＳＳＣ２を発生する構成を示す。
【００６１】
スプレッドスペクトルクロック発生器１３００は発振器１３１０、ＰＬＬ１３２０、ＤＣＯコントローラ１３３０、そしてＰＬＬコントローラ１３４０を含む。発振器１３１０はＤＣＯコントローラ１３３０からのＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥに応じて所定周波数の平均周波数信号ＤＣＯ＿ＯＵＴを発生する。ＰＬＬ１３２０はＰＬＬコントローラ１３４０からＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥに応じて第２スプレッドスペクトルクロック信号ＳＳＣ２を発生する。ＤＣＯコントローラ１３３０とＰＬＬコントローラ１３４０とは図１０に示すＳＲＡＭ１０４０からの制御信号ＣＴＲＬに応じてＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥとＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥとを夫々発生する。
【００６２】
図１０に示すＳＲＡＭ１０４０からの制御信号ＣＴＲＬ信号が第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を高くすることを示すと、ＤＣＯコントローラ１３３０はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥのデジタル値を増加させ、ＰＬＬコントローラ１３４０もＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を増加させる。
【００６３】
逆に、制御信号ＣＴＲＬ信号が第２スプレッドスペクトルクロック信号ＳＳＣ２の周波数を低くすることを示すと、ＤＣＯコントローラ１３３０はＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥのデジタル値を減少させ、ＰＬＬコントローラ１２４０もＰＬＬ制御信号ＰＬＬ＿ＣＯＤＥのデジタル値を減少させる。このような方法を利用して平均周波数信号ＤＣＯ＿ＯＵＴの周波数及び第２スプレッドスペクトルクロック信号ＳＳＣ２の平均周波数を調節することができる。
【００６４】
図１４は本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図である。
図１４を参照すると、スプレッドスペクトルクロック発生器１４００は発振回路１４１０、１４４０、制御回路１４２０、そして位相固定ループ回路１４３０を含む。即ち、図１４に示すスプレッドスペクトルクロック発生器１４００は図８に示すスプレッドスペクトルクロック発生器８００と同様の構成を有し、発振回路１４４０をさらに含む。
【００６５】
先ず、発振回路１４１０は発振器１４４１、カウンタ１４１２、１４１３、そしてＤＣＯコントローラ１４１４を含む。発振器１４１１は平均周波数信号ＤＣＯ＿ＯＵＴ１を発生する。カウンタ１４１２は第１スプレッドスペクトルクロック信号ＳＳＣ１に応じてカウント動作を行って、カウント信号ＣＮＴ１を出力する。カウンタ１４１３は発振器１４１１から出力される平均周波数信号ＤＣＯ＿ＯＵＴ１に応じてカウント動作を行って、カウント信号ＣＮＴ２を出力する。ＤＣＯコントローラ１４１４はカウンタ１４１２、１４１３から出力されるカウント信号ＣＮＴ１、ＣＮＴ２に応じてＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥ１を出力する。
【００６６】
発振回路１４４０は発振回路１４１０と同一な構成を含む。発振回路１４４０は発振器１４４１、カウンタ１４４２、１４４３、そしてＤＣＯコントローラ１４４４を含む。発振器１４４１は平均周波数信号ＤＣＯ＿ＯＵＴ２を発生する。カウンタ１４４２は第１スプレッドスペクトルクロック信号ＳＳＣ１に応じてカウント動作を行って、カウント信号ＣＮＴ５を出力する。カウンタ１４４３は発振器１４４１から出力される平均周波数信号ＤＣＯ＿ＯＵＴに応じてカウント動作を行って、カウント信号ＣＮＴ６を出力する。ＤＣＯコントローラ１４４４はカウンタ１４４２、１４４３から出力されるカウント信号ＣＮＴ５、ＣＮＴ６に応じてＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥ２を出力する。発振器１４４１から出力される基準平均周波数信号ＤＣＯ＿ＯＵＴ２は位相固定ループ１４３０のＤＳＭ１４３８に送信される。ＤＳＭ１４３８は基準平均周波数信号ＤＣＯ＿ＯＵＴ２を基準クロック信号に使用する。
【００６７】
位相固定ループ回路１４３０から出力される第２スプレッドスペクトルクロック信号ＳＳＣ２の特性はＤＳＭ１４３８によって決められる。第２スプレッドスペクトルクロック信号ＳＳＣ２の特性の中の変調周波数の特性を一定に維持するためには基準クロック信号が必要である。一般に、イントラパネルインタフェース（Ｉｎｔｒａ−Ｐａｎｅｌ  Ｉｎｔｅｒｆａｃｅ）に使用される回路ブロックは基準クロック信号を発生するための素子を備えていないので入力クロック信号である第１スプレッドスペクトルクロック信号ＳＳＣ１を利用して基準クロック信号を生成する。このとき、スプレッドスペクトルクロック発生器１４００は第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数を認識することができない。
【００６８】
従って、スプレッドスペクトルクロック発生器１４００はＤＳＭ１４３８の内部にＥＥＰＲＯＭのようなメモリを備え、入力クロック信号である第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数コード値がメモリに貯蔵される。この方法によるとメモリに貯蔵される周波数コードを利用してスプレッドスペクトルクロック発生器１４００は基準クロック信号を生成することができる。しかし、使用者がディスプレイ装置のプラグを抜き挿ししたり、セッティングデータの変更等様々な原因によって第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数が変わる。このように、第１スプレッドスペクトルクロック信号ＳＳＣ１の周波数が変わってもメモリに貯蔵される基準クロック信号の周波数コードは同じ値に維持されるので第２スプレッドスペクトルクロック信号ＳＳＣ２の特性が変わる。
【００６９】
本発明はこのような問題が生じないように発振回路１４４０をさらに含む。初期に発振回路１４１１は第１スプレッドスペクトルクロック信号ＳＳＣ１に対応する平均周波数信号ＤＣＯ＿ＯＵＴ１を出力し、発振回路１４４０は基準平均周波数信号ＤＣＯ＿ＯＵＴ２を出力し、信号ＤＣＯ＿ＯＵＴ１、ＤＣＯ＿ＯＵＴ２の平均周波数は同じである。発振回路１４４０内のＤＣＯコントローラ１４４４はカウンタ値ＣＮＴ５、ＣＮＴ６を比較してＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥ２を出力し、ＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥ２が所定時間の間に変わらないとＤＣＯ制御信号ＤＣＯ＿ＣＯＤＥ２を固定する。従って、発振器１４４１は固定された基準平均周波数信号ＤＣＯ＿ＯＵＴ２を出力することができる。
【００７０】
基準平均周波数信号ＤＣＯ＿ＯＵＴ２はＤＳＭ１４３８の基準クロック信号に送信される。
スプレッドスペクトルクロック発生器１４００が動作状態になっている間に基準平均周波数信号ＤＣＯ＿ＯＵＴ２は一定に維持されるので安定された特性を有する第２スプレッドスペクトルクロック信号ＳＳＣ２が発生する。
【符号の説明】
【００７１】
３００  スプレッドスペクトルクロック発生器
３１０  発振回路
３１１  発振器
３１２、３１３、３３１、３３２  カウンタ
３１４、１２１４、１３３０、１４１４、１４４４  ＤＣＯコントローラ
３２０  位相固定ループ
３３０  制御回路
３３３、１２３３、１３４０、１４２４  ＰＬＬコントローラ
１０１０、１０３０  回路ブロック
１４３６  位相選択器
【図１】
2011147122.tif 000003
【図２】
2011147122.tif 000004
【図３】
2011147122.tif 000005
【図４】
2011147122.tif 000006
【図５】
2011147122.tif 000007
【図６】
2011147122.tif 000008
【図７】
2011147122.tif 000009
【図８】
2011147122.tif 000010
【図９】
2011147122.tif 000011
【図１０】
2011147122.tif 000012
【図１１Ａ】
2011147122.tif 000013
【図１１Ｂ】
2011147122.tif 000014
【図１２】
2011147122.tif 000015
【図１３】
2011147122.tif 000016
【図１４】
2011147122.tif 000017