(57)【要約】【課題】初期ブレイク工程におけるブレイク時の電流の増大を回避する事ができる抵抗変化型不揮発性記憶素子を提供する。【解決手段】抵抗変化型不揮発性記憶素子１０Ａは、第１電極１７と、基板上に形成された層間絶縁層１２と、層間絶縁層１２の内部に形成された柱状の第２電極１３と、第１電極１７と第２電極１３との間に介在され、両電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層１４とを備え、抵抗変化層１４は、ＭＯｘで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域１６ａと、ＮＯｙで表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域１５ａとを有し、第２の領域１５ａの酸素不足率は第１の領域１６ａの酸素不足率より小さく、第２の領域１５ａと第２電極１３とは接しており、第２の領域１５ａは第２電極１３の電極面よりも面積が大きく形成されている。【選択図】図２
2011198909.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
基板上に形成された層間絶縁層と、
前記層間絶縁層の内部に形成された柱状の第２電極と、
前記第１電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と
を備え、
前記抵抗変化層は、第１の遷移金属をＭ、第２の遷移金属をＮとする時、
ＭＯｘで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＮＯｙで表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有し、
ストイキオメトリの状態である前記第２の遷移金属Ｎの酸化物に対する前記ＮＯｙの酸素不足率が、ストイキオメトリの状態である前記第１の遷移金属Ｍの酸化物に対する前記ＭＯｘの酸素不足率より小さく、
前記第２の領域と前記第２電極とは接しており、前記第２の領域は前記第２電極の電極面よりも面積が大きく形成されている、抵抗変化型不揮発性記憶素子。
【請求項２】
前記第１の遷移金属Ｍと第２の遷移金属Ｎとが、同じ遷移金属である、請求項１に記載の抵抗変化型不揮発性記憶素子。
【請求項３】
前記抵抗変化層に電気的に接続された負荷素子をさらに備える、請求項１又は２に記載の抵抗変化型不揮発性記憶素子。
【請求項４】
前記負荷素子はトランジスタである、請求項３に記載の抵抗変化型不揮発性記憶素子。
【請求項５】
前記負荷素子は、半導体層または絶縁体層と前記半導体層または絶縁体層を両側から挟む２つの金属電極層との積層構造よりなるダイオードである、請求項３に記載の抵抗変化型不揮発性記憶素子。
【請求項６】
前記第１電極は、前記抵抗変化層側に位置する前記金属電極層として機能し、前記半導体層または絶縁体層と前記第１電極との接触面積が前記第２の領域と前記第２電極との接触面積より大きい、請求項５に記載の抵抗変化型不揮発性記憶素子。
【請求項７】
前記ダイオードは、前記層間絶縁層の内部に形成されている、請求項５に記載の抵抗変化型不揮発性記憶素子。
【請求項８】
前記抵抗変化層側に位置する前記金属電極層及び前記半導体層または絶縁体層は、前記層間絶縁層に形成されたホール内に形成されている、請求項５に記載の抵抗変化型不揮発性記憶素子。
【請求項９】
前記第１電極及び前記抵抗変化層は、前記第１電極に電気的信号を供給する配線と一体的に形成されている、請求項５に記載の抵抗変化型不揮発性記憶素子。
【請求項１０】
前記ダイオードは、前記第２電極と当該第２電極に電気的信号を供給する配線との間に形成されている、請求項９に記載の抵抗変化型不揮発性記憶素子。
【請求項１１】
前記抵抗変化層は、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物を含む前記第１の領域と、ＴａＯｙ（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物を含む前記第２の領域とを有している、請求項１乃至５の何れかに記載の抵抗変化型不揮発性記憶素子。
【請求項１２】
前記抵抗変化層は、ＨｆＯｘ（但し、０．９≦ｘ≦１．６）で表される組成を有する第１の酸素不足型のハフニウム酸化物を含む前記第１の領域と、ＨｆＯｙ（但し、１．８＜ｙ＜２．０）で表される組成を有する第２の酸素不足型のハフニウム酸化物を含む前記第２の領域とを有している、請求項１乃至５の何れかに記載の抵抗変化型不揮発性記憶素子。
【請求項１３】
前記抵抗変化層は、ＺｒＯｘ（但し、０．９≦ｘ≦１．４）で表される組成を有する第１の酸素不足型のジルコニウム酸化物を含む前記第１の領域と、ＺｒＯｙ（但し、１．９＜ｙ＜２．０）で表される組成を有する第２の酸素不足型のジルコニウム酸化物を含む前記第２の領域とを有している、請求項１乃至５の何れかに記載の抵抗変化型不揮発性記憶素子。
【請求項１４】
前記抵抗変化層は、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸素不足型のタンタル酸化物を含む前記第１の領域と、ＨｆＯｙ（但し、１．８＜ｙ＜２．０）で表される組成を有する酸素不足型のハフニウム酸化物を含む前記第２の領域とを有している、請求項１乃至５の何れかに記載の抵抗変化型不揮発性記憶素子。
【請求項１５】
前記第１電極に電気的信号を供給する上部配線と、
前記第２電極に電気的信号を供給する下部配線と、
をさらに備え、
前記第２電極は前記下部配線と電気的に接続するためのコンタクトプラグである、請求項１乃至５の何れかに記載の抵抗変化型不揮発性記憶素子。
【請求項１６】
前記コンタクトプラグは銅、銀、パラジウム、イリジウム、白金、金のいずれかで構成され、前記第２の領域はタンタル、ニオブ、ジルコニウム、ハフニウム、またはチタンの酸化物を含んでいる、請求項１５に記載の抵抗変化型不揮発性記憶素子。
【請求項１７】
前記コンタクトプラグはタングステン、レニウム、ルテニウム、銅、銀、パラジウム、イリジウム、白金、金のいずれかで構成され、前記第２の領域はニオブ、ジルコニウム、ハフニウム、またはチタンの酸化物を含んでいる、請求項１５に記載の抵抗変化型不揮発性記憶素子。
【請求項１８】
前記第１の領域はタンタルまたはハフニウムの酸化物を含んでいる、請求項１６又は１７に記載の抵抗変化型不揮発性記憶素子。
【請求項１９】
前記第１電極及び前記抵抗変化層は、前記第１電極に電気的信号を供給する配線と一体的に形成されている、請求項１乃至４または請求項１１乃至１３の何れかに記載の抵抗変化型不揮発性記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられる電気的信号に応じて抵抗値が変化する抵抗変化型不揮発性記憶素子に関し、特に極性の異なる電気的信号に基づいて可逆的に抵抗値が変化するバイポーラ動作型の抵抗変化型不揮発性記憶素子に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って、携帯情報機器や情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型の不揮発性記憶素子を備えた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型の不揮発性記憶素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、この抵抗値に対応した情報を不揮発的に記憶することが可能な素子のことをいう。
【０００３】
特許文献１に開示されているように、抵抗変化型の不揮発性記憶素子は一対の電極間に抵抗変化材料で構成される抵抗変化層を挟んでなる構造を有しており、その電気的特性の違いに基づいてバイポーラ動作型及びユニポーラ動作型の２つに大別される。
【０００４】
バイポーラ動作型の不揮発性記憶素子（以下、「バイポーラ動作型素子」という）は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために互いに異なる極性の電圧を用いるタイプの素子である。これに対し、ユニポーラ動作型の不揮発性記憶素子（以下、「ユニポーラ動作型素子」という）は、同じく抵抗状態を変化させるために極性が同一の電圧を用いるタイプの素子であり、抵抗変化材料として例えば酸化ニッケル（ＮｉＯｘ）または酸化チタン（ＴｉＯｘ）のような単一の遷移金属の酸化物等を用いるものである。
【０００５】
上記の２種類の不揮発性記憶素子のうち、ユニポーラ動作型素子には、以下のような問題がある。ＮｉＯｘなどの遷移金属酸化物を用いたユニポーラ動作型素子の場合、非特許文献１に開示されているように、１００ｎｓ程度の短い電気的パルスにより抵抗変化材料を高抵抗状態から低抵抗状態へ変化させることができる。しかしながら、低抵抗状態から高抵抗状態へ変化させるためには、μｓオーダーの長パルスが必要になるため、動作の高速化を図ることが困難となる。
【０００６】
また、ユニポーラ動作型素子には、抵抗変化層を上下の電極で挟んだ構造を形成した直後は、抵抗状態の変化が起こりにくいという問題もある。一般に、抵抗変化型の不揮発性記憶素子の動作においては、定常的な抵抗変化に至るまでに、絶縁体の絶縁破壊に似た初期ブレイク工程が必要になる。この初期ブレイク工程では、定常的な抵抗変化に要する電圧よりも高い電圧を素子に対して印加することになり、このことが低電圧動作の妨げとなっている。ユニポーラ動作型素子の場合、この初期ブレイク工程に要する電圧が高くなるというデメリットがある。
【０００７】
これに対し、特許文献２に開示されているように、高抵抗層（高酸素濃度層）及び低抵抗層（低酸素濃度層）の積層構造で構成される抵抗変化層を有するバイポーラ動作型素子の場合、低電圧で安定した高速駆動を実現することができる。しかも、高抵抗層の膜厚が５ｎｍ程度と薄いため、ユニポーラ動作型素子の場合と比べて初期ブレイク工程に要する電圧が低くても足りるというメリットがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００７／０１３１７４号
【特許文献２】国際公開第２００８／１４９４８４号
【非特許文献】
【０００９】
【非特許文献１】I.G.Beak et al., Tech. Digest IEDM 2004, 587頁
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、初期ブレイク工程は低電圧動作の妨げとなっている。特に、抵抗変化型の不揮発性記憶素子にダイオードまたはトランジスタなどの負荷素子が接続された状態で初期ブレイク工程を実施する場合には、ブレイク時の電流が大きいと負荷素子でのＩＲドロップによって不揮発性記憶素子への実効印加電圧が低下し、その結果初期ブレイクが起こらなくなってしまう場合がある。そのため、確実に初期ブレイクを起こすためには、負荷素子でのＩＲドロップを補償する分だけ印加電圧を上げる必要がある。
【００１１】
ユニポーラ動作型素子においては、抵抗変化層が１０ｎｍ以上の比較的厚い高酸素濃度の金属酸化物から構成されているため、素子単体でのブレイク電圧そのものは高いものの、ブレイク時の電流が非常に小さいので、負荷素子によるＩＲドロップ分の電圧上昇はほとんど生じない。
【００１２】
他方、上述したような高抵抗層と低抵抗層との積層構造で構成される抵抗変化層を有するバイポーラ動作型素子の場合では、高抵抗層の膜厚が薄いため、素子単体でのブレイク電圧そのものは低いものの、ブレイク時の電流が大きいため、負荷素子によるＩＲドロップ分の電圧上昇が問題となり得る。
【００１３】
本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、上記課題を解決することができる抵抗変化型不揮発性記憶素子を提供することにある。
【課題を解決するための手段】
【００１４】
本発明者等は、上述したようなバイポーラ動作型素子におけるブレイク時の電流の増大を回避すべく鋭意検討を重ねた。そして、ブレイク時の電流の大きさが、高抵抗層（高酸素濃度層）と電極とが接する面積に比例し、当該面積を小さくすることがブレイク時の電流の増大を回避ために有効であるという知見を得た。本発明は、この知見に基づいてなされたものである。
【００１５】
上述した課題を解決するために、本発明の一の態様の抵抗変化型不揮発性記憶素子は、第１電極と、基板上に形成された層間絶縁層と、前記層間絶縁層の内部に形成された柱状の第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、第１の遷移金属をＭ、第２の遷移金属をＮとした時、ＭＯｘで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＮＯｙで表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有し、ストイキオメトリの状態である前記第２の遷移金属Ｎの酸化物に対する前記ＮＯｙの酸素不足率が、ストイキオメトリの状態である前記第１の遷移金属Ｍの酸化物に対する前記ＭＯｙの酸素不足率より小さく、前記第２の領域と前記第２電極とは接しており、前記第２の領域は前記第２電極の電極面よりも面積が大きく形成されている。
【００１６】
このように構成することにより、高抵抗層となる第２の領域と第２電極との接触面積を小さくすることが可能になるため、初期ブレイク工程におけるブレイク時の電流の増大を回避することが可能になる。
【００１７】
また、前記第１の遷移金属をＭと第２の遷移金属をＮは同じ遷移金属を用いてもよい。
【００１８】
この態様において、前記抵抗変化層に電気的に接続された負荷素子をさらに備えていてもよい。この負荷素子が、トランジスタであってもよく、半導体層または絶縁体層と前記半導体層または絶縁体層を挟む金属電極層との積層構造よりなるダイオードであってもよい。
【００１９】
また、この態様において、前記第１電極が、前記抵抗変化層側に位置する前記金属電極層として機能し、前記半導体層または絶縁体層と前記第１電極との接触面積が前記第２の領域と前記第２電極との接触面積より大きくなるように構成されていてもよい。
【００２０】
また、この態様において、前記ダイオードは、前記層間絶縁層の内部に形成されていてもよい。
【００２１】
また、この態様において、前記抵抗変化層側に位置する前記金属電極層及び前記半導体層または絶縁体層が、前記層間絶縁層に形成されたホール内に形成されていてもよい。
【００２２】
また、この態様において、前記第１電極及び前記抵抗変化層は、前記第１電極に電気的信号を供給する配線と一体的に形成されていてもよい。この場合に、前記ダイオードが、前記第２電極と当該第２電極に電気的信号を供給する配線との間に形成されていてもよい。
【００２３】
また、この態様において、前記抵抗変化層が、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯｙ（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物を含む第２の領域とを有していてもよい。これ以外にも、前記抵抗変化層が、ＨｆＯｘ（但し、０．９≦ｘ≦１．６）で表される組成を有する第１の酸素不足型のハフニウム酸化物を含む第１の領域と、ＨｆＯｙ（但し、１．８＜ｙ＜２．０）で表される組成を有する第２の酸素不足型のハフニウム酸化物を含む第２の領域とを有していてもよく、また、前記抵抗変化層が、ＺｒＯｘ（但し、０．９≦ｘ≦１．４）で表される組成を有する第１の酸素不足型のジルコニウム酸化物を含む第１の領域と、ＺｒＯｙ（但し、１．９＜ｙ＜２．０）で表される組成を有する第２の酸素不足型のジルコニウム酸化物を含む第２の領域とを有していてもよい。
【００２４】
さらに前記抵抗変化層は、ＴａＯｘ（但し、０．８≦ｘ≦１．９）で表される組成を有する酸素不足型のタンタル酸化物を含む前記第１の領域と、ＨｆＯｙ（但し、１．８＜ｙ＜２．０）で表される組成を有する酸素不足型のハフニウム酸化物を含む前記第２の領域とを有していてもよい。
【００２５】
また、この態様において、前記第１電極に電気的信号を供給する上部配線と、前記第２電極に電気的信号を供給する下部配線と、をさらに備え、前記第２電極は前記下部配線と電気的に接続するためのコンタクトプラグであることが好ましい。ここで、このコンタクトプラグが銅、銀、パラジウム、イリジウム、白金、金のいずれかで構成され、前記第２の領域がタンタル、ニオブ、ジルコニウム、ハフニウム、またはチタンの酸化物を含んでいてもよく、前記コンタクトプラグがタングステン、レニウム、ルテニウム、銅、銀、パラジウム、イリジウム、白金、金のいずれかで構成され、前記第２の領域がニオブ、ジルコニウム、ハフニウム、またはチタンの酸化物を含んでいてもよい。
【００２６】
また、この態様において、前記第１の領域はタンタルまたはハフニウムの酸化物を含んでいてもよい。
【００２７】
さらに、この態様において、前記第１電極及び前記抵抗変化層は、前記第１電極に電気的信号を供給する配線と一体的に形成されていてもよい。
【発明の効果】
【００２８】
本発明に係る抵抗変化型不揮発性記憶素子によれば、初期ブレイク工程におけるブレイク時の電流の増大を回避することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係る不揮発性記憶素子を備える１Ｔ１Ｒ型の不揮発性記憶装置の構成を示すブロック図
【図２】本発明の実施の形態１に係る不揮発性記憶素子の構成の一例を示す断面図
【図３】（ａ）乃至（ｄ）は本発明の実施の形態１に係る不揮発性記憶素子の製造工程を示す断面図
【図４】（ａ）乃至（ｃ）は本発明の実施の形態１に係る不揮発性記憶素子の製造工程を示す断面図
【図５】（ａ）乃至（ｄ）は本発明の実施の形態１に係る不揮発性記憶素子の製造工程を示す断面図
【図６】本発明の実施の形態１に係る不揮発性記憶素子の変形例１の構成を示す断面図
【図７】（ａ）乃至（ｄ）は本発明の実施の形態１に係る不揮発性記憶素子の変形例１の製造工程を示す断面図
【図８】（ａ）乃至（ｄ）は本発明の実施の形態１に係る不揮発性記憶素子の変形例１の製造工程を示す断面図
【図９】本発明の実施の形態１に係る不揮発性記憶素子の変形例２の構成を示す断面図
【図１０】（ａ）及び（ｂ）は本発明の実施の形態１に係る不揮発性記憶素子の変形例３の構成を示す断面図
【図１１】（ａ）及び（ｂ）は本発明の実施の形態１に係る不揮発性記憶素子の変形例４及び５の構成を示す断面図
【図１２】本発明の実施の形態２に係る不揮発性記憶装置の構成を示すブロック図
【図１３】図１２におけるＡ部の構成（４ビット分の構成）を示す斜視図
【図１４】本発明の実施の形態２に係る不揮発性記憶素子の構成の一例を示す断面図
【図１５】（ａ）乃至（ｄ）は本発明の実施の形態２に係る不揮発性記憶素子の製造工程を示す断面図
【図１６】（ａ）乃至（ｃ）は本発明の実施の形態２に係る不揮発性記憶素子の製造工程を示す断面図
【図１７】（ａ）乃至（ｄ）は本発明の実施の形態２に係る不揮発性記憶素子の製造工程を示す断面図
【図１８】本発明の実施の形態２に係る不揮発性記憶素子の変形例６の構成を示す断面図
【図１９】本発明の実施の形態２に係る不揮発性記憶素子の変形例７の構成を示す断面図
【図２０】（ａ）乃至（ｃ）は本発明の実施の形態２に係る不揮発性記憶素子の変形例８乃至１０の構成を示す断面図
【図２１】（ａ）乃至（ｅ）は本発明の実施の形態２に係る不揮発性記憶素子の変形例９の製造工程を示す断面図
【図２２】（ａ）乃至（ｃ）は本発明の実施の形態２に係る不揮発性記憶素子の変形例１１乃至１３の構成を示す断面図
【図２３】本発明の実施の形態３に係る不揮発性記憶素子の構成の一例を示す断面図
【図２４】本発明の実施の形態３に係る不揮発性記憶素子の変形例１４の構成を示す断面図
【図２５】（ａ）乃至（ｄ）は本発明の実施の形態３に係る不揮発性記憶素子の変形例１４の製造工程を示す断面図
【図２６】（ａ）乃至（ｄ）は本発明の実施の形態３に係る不揮発性記憶素子の変形例１４の製造工程を示す断面図
【図２７】本発明の実施の形態３に係る不揮発性記憶素子の変形例１５の構成を示す断面図
【図２８】（ａ）乃至（ｃ）は本発明の実施の形態３に係る不揮発性記憶素子の変形例１６乃至１８の構成を示す断面図
【図２９】酸素不足型遷移金属酸化物を構成する遷移金属の標準電極電位と電極材料の標準電極電位との差異と、酸素不足型金属酸化物の抵抗変化との相関を示すグラフ
【図３０】本発明の実施の形態１に係る不揮発性記憶素子における高抵抗層及び第２電極の適切な材料の組合せを説明するためのグラフ
【図３１】本発明の実施の形態１に係る不揮発性記憶素子における高抵抗層及び第２電極の適切な材料の組合せを説明するためのグラフ
【図３２】本発明の実施の形態１に係る不揮発性記憶素子における高抵抗層及び第２電極の適切な材料の組合せを説明するためのグラフ
【発明を実施するための形態】
【００３０】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、各図面において同じ要素は同じ符号を付しており、説明を省略する場合がある。また、各図面では、理解しやすくするために、それぞれの構成要素を模式的に示しており、その形状及び寸法等については正確ではない場合がある。
【００３１】
（実施の形態１）
実施の形態１の抵抗変化型不揮発性記憶素子（以下、単に「不揮発性記憶素子」という）は、互いに直交（交差）するように配置されたビット線、ワード線との交点の位置に、ＭＯＳトランジスタ及び抵抗変化型不揮発性記憶素子（抵抗変化素子）が直列に接続され、１つのトランジスタと１つの抵抗変化素子で不揮発性記憶部とした、いわゆる１Ｔ１Ｒ型の不揮発性記憶装置に備えられる抵抗変化素子である。まず、この１Ｔ１Ｒ型の不揮発性記憶装置の構成について説明する。
【００３２】
［不揮発性記憶装置の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶素子を備える１Ｔ１Ｒ型の不揮発性記憶装置の構成を示すブロック図である。図１に示すように、不揮発性記憶装置１００は、半導体基板上に、メモリ本体部１０１を備えており、このメモリ本体部１０１は、メモリアレイ１０２と、行選択回路／ドライバ１０３と、列選択回路１０４と、情報の書き込みを行うための書き込み回路１０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判定を行うセンスアンプ１０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路１０７とを具備している。
【００３３】
また、不揮発性記憶装置１００は、セルプレート電源（ＶＣＰ電源）１０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路１０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部１０１の動作を制御する制御回路１１０とをさらに備えている。
【００３４】
メモリアレイ１０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）とを備えている。ここで、メモリセルＭ１１１，Ｍ１１２，…は、後述する実施の形態１に係る不揮発性記憶素子に相当する。
【００３５】
また、メモリアレイ１０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。なお、複数のプレート線は、ビット線に平行して配列された構成としてもよい。
【００３６】
トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
【００３７】
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
【００３８】
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ１１１，Ｍ１１２，…と接続されている。
【００３９】
また、メモリセルＭ１１１，Ｍ１２１，Ｍ１３１，…はプレート線ＰＬ０に、メモリセルＭ１１２，Ｍ１２２，Ｍ１３２，…はプレート線ＰＬ１に、メモリセルＭ１１３，Ｍ１２３，Ｍ１３３，…はプレート線ＰＬ２に、それぞれ接続されている。
【００４０】
図１では、複数のプレート線は共通の電源ＶＣＰに接続された構成となっているが、各プレート線が、個別の選択回路とドライバを有する構成としてもよい。
【００４１】
アドレス入力回路１０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ１０３へ出力するとともに、列アドレス信号を列選択回路１０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
【００４２】
制御回路１１０は、情報の書き込みサイクルにおいては、データ入出力回路１０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路１０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路１１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路１０４へ出力する。
【００４３】
行選択回路／ドライバ１０３は、アドレス入力回路１０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加して選択されたワード線に接続されるトランジスタをオンする。
【００４４】
また、列選択回路１０４は、アドレス入力回路１０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線と対応するプレート線との間に、書き込み用電圧または読み出し用電圧を印加する。
【００４５】
書き込み回路１０５は、制御回路１１０から出力された書き込み信号を受け取った場合、列選択回路１０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【００４６】
また、センスアンプ１０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路１０７を介して、外部回路へ出力される。
【００４７】
上記のように動作することにより、不揮発性記憶装置１００は、後述する不揮発性記憶素子に対する読み書きを実現する。
【００４８】
［不揮発性記憶素子の構成］
図２は、本発明の実施の形態１に係る不揮発性記憶素子の構成の一例を示す断面図である。図２に示すように、本実施の形態の不揮発性記憶素子１０Ａは、上部配線２０（例えばアルミニウム（Ａｌ）配線）と下部配線１１（例えば同じくＡｌ配線）との間に形成される。この不揮発性記憶素子１０Ａは、コンタクトプラグ１９を介して上部配線２０と接続された第１電極１７（例えば窒化タンタル（ＴａＮ）で構成）と、下部配線１１と接続された第２電極１３と、これらの両電極間に挟まれた抵抗変化層１４とを備えている。ここでのコンタクトプラグ１９は、上部配線２０と第１電極１７とを電気的に接続するためのコンタクトプラグとして機能するものである。また、第２電極１３も同様に下部配線１１と電気的に接続するためのコンタクトプラグとして機能する。以上については、実施の形態２以降で述べるコンタクトプラグや第２電極についても同様である。
【００４９】
抵抗変化層１４は、第１の酸素不足型の遷移金属酸化物で構成される遷移金属酸化物層１６ａ及び第２の酸素不足型の遷移金属酸化物で構成される遷移金属酸化物層１５ａの積層構造で構成されている。ここで、第１の遷移金属をＭ、第２の遷移金属をＮとし、上側に位置する第１の酸素不足型の遷移金属酸化物層１６ａの遷移金属酸化物の組成をＭＯｘ、下側に位置する第２の酸素不足型の遷移金属酸化物層１５ａの遷移金属酸化物の組成をＮＯｙとした場合、ストイキオメトリの状態である前記第２の遷移金属Ｎの酸化物に対する前記ＮＯｙの酸素不足率が、ストイキオメトリの状態である前記第１の遷移金属Ｍの酸化物に対する前記ＭＯｘの酸素不足率より小さい。例えば、第１の遷移金属がタンタル、第２の遷移金属がハフニウムの場合、ストイキオメトリの状態であるタンタル酸化物はＴａ２Ｏ５、ストイキオメトリの状態であるハフニウム酸化物はＨｆＯ２となる。第１の酸素不足型の遷移金属酸化物をＴａＯｘ（ｘ＝１．９）、第２の酸素不足型の遷移金属酸化物をＨｆＯｙ（ｙ＝１．９）とすると、第１の酸素不足型の遷移金属酸化物（ＴａＯｘ）の酸素不足率は２４％（＝１−１．９／２．５）、第２の酸素不足型の遷移金属酸化物（ＨｆＯｙ）の酸素不足率は５％（＝１−１．９／２．０）となり、第２の酸素不足型の遷移金属酸化物（ＨｆＯｙ）の酸素不足率は第１の酸素不足型の遷移金属酸化物（ＴａＯｘ）の酸素不足率より小さい。このように、第２の酸素不足型の遷移金属酸化物層１５ａの酸素不足率を第１の酸素不足型の遷移金属酸化物層１６ａの酸素不足率よりも小さくすることにより、第２電極１３との界面において酸化／還元による抵抗変化現象を発現しやすくすることができる。そのため、低電圧駆動が可能な記憶素子を実現することができる。
【００５０】
以下では、高酸素濃度層である第２の酸素不足型の遷移金属酸化物層１５ａを高抵抗層と呼び、低酸素濃度層である第１の酸素不足型の遷移金属酸化物層１６ａを低抵抗層と呼ぶ。本実施の形態では、高抵抗層１５ａ及び低抵抗層１６ａは何れもタンタル（Ｔａ）酸化物で構成されており、低抵抗層１６ａの組成をＴａＯｘとし、高抵抗層１５ａの組成をＴａＯｙとした場合に、ｘが０．８以上１．９以下となり、且つｙが２．１以上２．５未満となるように調整される。ｘ及びｙがこの範囲にある場合に安定した抵抗変化動作を実現することができる。
【００５１】
第２電極１３は、コンタクトプラグ１３ａ及び貴金属電極１３ｂの積層構造で構成された柱状の電極であり、基板（図示せず）上の第１の層間絶縁層（ＳｉＯ２層）１２に形成されたコンタクトホール２１内に設けられている。なお、本発明の明細書においては、「柱状の電極」は、電極層を堆積した後にドラエッチングにて形成したものや、コンタクトホール内に埋め込みで形成したものの双方を含む。ここで、コンタクトプラグ１３ａは、例えばタングステン（Ｗ）等で構成されており、また、貴金属電極１３ｂは例えばイリジウム（Ｉｒ）や白金（Ｐｔ）等で構成されている。コンタクトプラグ１３ａの上に、貴金属電極１３ｂを形成している理由は、後述するように、抵抗変化層１４としてタンタル酸化物を用いた場合には、タングステンで構成された電極との界面では抵抗変化現象が発現しにくく、イリジウムや白金等で構成された電極との界面では抵抗変化現象が良好であることからである（以下に述べる図２９、図３０の説明を参照）。
【００５２】
この第２電極１３が備える貴金属電極１３ｂの上に、その電極面を覆うようにして高抵抗層１５ａが形成されている。すなわち、高抵抗層１５ａの外形は貴金属電極１３ｂの外形よりも大きく形成されている。そして、その高抵抗層１５ａの上に低抵抗層１６ａ、第１電極１７及びタングステンで構成されたコンタクトプラグ１９が形成されている。これらの高抵抗層１５ａ、低抵抗層１６ａ、第１電極１７及びコンタクトプラグ１９は、第２の層間絶縁層（ＳｉＯ２層）１８に覆われて設けられている。
【００５３】
なお、上述したように、本実施の形態において、第１電極１７は、例えば窒化タンタル（ＴａＮ）で構成され、第２電極１３を構成する貴金属電極１３ｂはイリジウム（Ｉｒ）や白金（Ｐｔ）等で構成されている。ここで、イリジウムの標準電極電位（standard electrode potential）Ｖ２は１．１６ｅＶであり、窒化タンタルの標準電極電位Ｖ１は０．４８ｅＶである。一般に標準電極電位は酸化されやすさの一つの指標として用いられ、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。電極と抵抗変化層との標準電極電位の差が大きいほど抵抗変化が起こりやすく、その差が小さくなるにつれて抵抗変化が起こりにくいことから、酸化されやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。タンタルの標準電極電位Ｖｔは−０．６ｅＶであるため、Ｖｔ＜Ｖ２の関係を満たすことから、イリジウムで構成される貴金属電極１３ｂと高抵抗層１５ａとの界面で酸化還元反応が起こり、抵抗変化現象が発現する。また、Ｖ２＞Ｖ１の関係を満たすことから、この酸化還元反応は、窒化タンタルで構成される第１電極１７と低抵抗層１６ａとの界面よりも、イリジウムで構成される貴金属電極１３ｂと高抵抗層１５ａとの界面に優先的に発現する。そのため、抵抗変化現象が発現する界面を一方の界面に固定することができ、他方の界面で抵抗変化現象が起こることに伴う誤動作を防止することができる。
【００５４】
上述したように、第２電極１３は第１の層間絶縁層１２のコンタクトホール２１内に形成された柱状の電極であるため、高抵抗層１５ａと第２電極１３とが接する面積を従来の構造（第２電極の面積は抵抗変化層の面積と同じ）と比べて小さくすることができる。そのため、初期ブレイク工程におけるブレイク時の電流の増大を回避することができる。また、高抵抗層１５ａの全領域ではなく、高抵抗層１５ａにおける第２電極１３上の領域にのみ導通領域が形成されることになるため、低消費電力化を実現することができる。特に、トランジスタなど負荷抵抗が接続された状態で、初期ブレイク工程を行う場合には、ブレイク時の電流による電圧上昇を抑制できるため有効である。
【００５５】
さらに、製造工程において抵抗変化層１４の側部はエッチングダメージを受けることがあるため、これにより素子特性が劣化するおそれがあるが、本実施の形態の場合、上述したとおり、高抵抗層１５ａにおける第２電極１３上の領域にのみ導通領域が形成されることになり、抵抗変化層１４の側部には導通領域が形成されないので、エッチングダメージによる影響を受けず、高歩留まり及び安定した動作を実現することができる。
【００５６】
［不揮発性記憶素子の製造方法］
次に、上述したように構成される不揮発性記憶素子１０Ａの製造方法について説明する。
【００５７】
図３乃至図５は、本発明の実施の形態１に係る不揮発性記憶素子１０Ａの製造工程を示す断面図である。まず、図３（ａ）に示すように、シリコン基板等である基板Ｓ上に所望のマスクを用いて下部配線１１（ここではＡｌ配線）を形成し、その下部配線１１を含む基板Ｓの全面に１５０乃至５００ｎｍ程度の厚みのシリコン酸化膜である第１の層間絶縁層１２を形成する。
【００５８】
次に、図３（ｂ）に示すように、例えばドライエッチング法によって、第１の層間絶縁層１２を貫通して下部配線１１と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール２１を形成する。その後、図３（ｃ）に示すように、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によってタングステン層１３ａを堆積する。これにより、第１の層間絶縁層１２のコンタクトホール２１内に、タングステン層１３ａが埋め込み形成される。また、タングステン層の下層(図示せず)に密着層やバリア層を形成してもよい。
【００５９】
そして、図３（ｄ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）によって、第１の層間絶縁層１２が露出するまでタングステン層１３ａを除去することにより平坦化処理を行う。
【００６０】
その後、図４（ａ）に示すように、エッチバックにより第１の層間絶縁層１２のコンタクトホール２１内のコンタクトプラグ１３ａをその厚みが５０ｎｍ程度になるように除去する。次に、図４（ｂ）に示すように、当該コンタクトホール２１内に貴金属層１３ｂ（ここではイリジウム層）を埋め込み堆積する。これにより、コンタクトプラグ１３ａ上に貴金属電極１３ｂが形成されることになる。そして、図４（ｃ）に示すように、エッチバックによって、第１の層間絶縁層１２が露出するまで貴金属層１３ｂを除去することにより平坦化処理を行うと共にコンタクトプラグ１３ａ内に貴金属電極１３ｂを形成する。
【００６１】
次に、図５（ａ）に示すように、タンタルターゲットをアルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、貴金属電極１３ｂ及び第１の層間絶縁層１２上に高抵抗層１５ａ（ここではタンタル酸化物（ＴａＯｙ）、２．１≦ｙ＜２．５）を形成する。さらに、酸素反応性スパッタリング法によって、その高抵抗層１５ａの上に低抵抗層１６ａ（ここではタンタル酸化物（ＴａＯｘ）、０．８≦ｘ≦１．９）を形成し、さらにその低抵抗層１６ａの上に、第１電極１７（ここでは窒化タンタル層）を反応性スパッタリング法により形成する。このとき、高抵抗層１５ａの厚みは１〜８ｎｍ、低抵抗層１６ａの厚みは１０〜１００ｎｍ、第１電極１７の厚みは２０〜１００ｎｍである。
【００６２】
次に、図５（ｂ）に示すように、ドライエッチング法による一括エッチにより、高抵抗層１５ａ、低抵抗層１６ａ及び第１電極１７の積層構造を、貴金属電極１３ｂ及び第１の層間絶縁層１２上に形成する。ここで、この積層構造は、貴金属電極１３ｂの表面（電極面）を覆うようにして形成される。すなわち、高抵抗層１５ａの外形は貴金属電極１３ｂの外形よりも大きくなるように形成され、かつ貴金属電極１３ｂの表面（電極面）をすべて覆うように形成される。
【００６３】
そして、図５（ｃ）に示すように、高抵抗層１５ａ、低抵抗層１６ａ及び第１電極１７の積層構造を覆うように３００乃至５００ｎｍ程度の厚みのシリコン酸化膜である第２の層間絶縁層１８を形成し、さらにドライエッチング法によって、第２の層間絶縁層１８を貫通して第１電極１７と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール２２を形成する。その後、ＣＶＤ法によって、当該コンタクトホール２２内にタングステン層（コンタクトプラグを構成）１９を埋め込み堆積し、さらにＣＭＰによって、第２の層間絶縁層１８が露出するまでタングステン層１９を除去することにより平坦化処理を行う。
【００６４】
最後に、図５（ｄ）に示すように、コンタクトプラグ１９を含む第２の層間絶縁層１８上に所望のマスクを用いてＡｌ配線である上部配線２０を形成する。
【００６５】
以上のように、本実施の形態では、簡易なプロセスで良好な不揮発性記憶素子を得ることができる。
【００６６】
［不揮発性記憶素子の変形例］
以下、本実施の形態の不揮発性記憶素子の変形例について説明する。なお、以下の変形例の不揮発性記憶素子のうち変形例３を除いたものは、上記の不揮発性記憶素子１０Ａと異なり、第２電極がタングステンで構成されるコンタクトプラグ１３ａのみで構成されており、貴金属電極を備えていない。そして、この構成の変更に伴い、抵抗変化層１４の材料が不揮発性記憶素子１０Ａとは異なっている。
【００６７】
［変形例１］
図６は、本発明の実施の形態１に係る不揮発性記憶素子の変形例１の構成を示す断面図である。この変形例１の不揮発性記憶素子１０Ｂは、図６に示すように、タングステンで構成されるコンタクトプラグ１３ａの上に、高抵抗層１５ｂ及び低抵抗層１６ｂの積層構造で構成される抵抗変化層１４が設けられている。変形例１においては、このタングステンコンタクトプラグ１３ａが第２電極として機能する。
【００６８】
高抵抗層１５ｂ及び低抵抗層１６ｂは何れもハフニウム（Ｈｆ）酸化物で構成されており、低抵抗層１６ｂの組成をＨｆＯｘとし、高抵抗層１５ｂの組成をＨｆＯｙとした場合に、ｘが０．９以上１．６以下であって、ｙが１．８より大きく２．０未満となるように調整される。ｘ及びｙがこの範囲にある場合に安定した抵抗変化動作を実現することができる。
【００６９】
なお、本変形例１のように、抵抗変化層１４の高抵抗層１５ｂにハフニウム酸化物を用いた場合には、タングステンで構成された電極との界面で抵抗変化を発現するため、図２で述べた実施形態のごとくタンタル酸化物で高抵抗層を形成した場合のように、コンタクトプラグ１３ａの上にイリジウム等の貴金属電極１３ｂを形成する必要はない（後述する図２９の説明を参照）。このことは、以下で述べる他の実施形態や変形例においても同様である。
【００７０】
なお、変形例１の不揮発性記憶素子１０Ｂのその他の構成については、本実施の形態の不揮発性記憶素子１０Ａの場合と同様であるので、同一符号を付して説明を省略する。
【００７１】
このように、変形例１の不揮発性記憶素子１０Ｂの場合、第２電極がタングステンコンタクトプラグ１３ａのみで構成されており、難エッチング材料である貴金属を備えていない。そのため、製造が容易となり、しかも微細加工が可能になるというメリットがある。なお、本変形例１において第２電極がタングステンコンタクトプラグ１３ａのみで構成されていても動作可能である理由については、下記の［抵抗変化層及び電極の材料］の欄にて説明する。
【００７２】
図７及び図８は、本発明の実施の形態１に係る不揮発性記憶素子の変形例１の製造工程を示す断面図である。不揮発性記憶素子１０Ａを製造する場合と同様、まず、図７（ａ）に示すように、基板Ｓ上に下部配線１１（ここではＡｌ配線等）を形成し、その下部配線１１を含む基板Ｓの全面に１５０乃至５００ｎｍ程度の厚みのシリコン酸化膜である第１の層間絶縁層１２を形成する。次に、図７（ｂ）に示すように、第１の層間絶縁層１２を貫通して下部配線１１と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール２１を形成し、さらに、図７（ｃ）に示すように、ＣＶＤ法によってタングステン層１３ａを埋め込み堆積する。そして、図７（ｄ）に示すように、ＣＭＰによって、第１の層間絶縁層１２が露出するまでタングステン層１３ａを除去することにより平坦化処理を行う。また、タングステン層の下層(図示せず)に密着層やバリア層を形成してもよい。
【００７３】
次に、図８（ａ）に示すように、反応性スパッタリング法によって、コンタクトプラグ１３ａ及び第１の層間絶縁層１２上にハフニウム酸化物（ＨｆＯｙ、１．８＜ｙ＜２．０）で構成される高抵抗層１５ｂを形成し、さらに、酸素反応性スパッタリング法によって、その高抵抗層１５ｂの上にハフニウム酸化物（ＨｆＯｘ、０．９≦ｘ≦１．６）で構成される低抵抗層１６ｂを形成する。そして、低抵抗層１６ｂの上に、窒化タンタル層（第１電極）１７を反応性スパッタリング法により形成する。このとき、高抵抗層１５ｂの厚みは５ｎｍ程度、低抵抗層１６ｂの厚みは３０ｎｍ程度、第１電極１７の厚みは５０ｎｍ程度である。
【００７４】
次に、図８（ｂ）に示すように、ドライエッチング法によって、コンタクトプラグ１３ａの表面（電極面）を覆うようにして、高抵抗層１５ｂ、低抵抗層１６ｂ及び第１電極１７の積層構造をコンタクトプラグ１３ａ及び第１の層間絶縁層１２上に形成する。すなわち、高抵抗層１５ｂの外形はコンタクトプラグ１３ａの外形よりも大きくなるように形成され、かつコンタクトプラグ１３ｂの表面（電極面）をすべて覆うように形成される。
【００７５】
そして、図８（ｃ）に示すように、高抵抗層１５ｂ、低抵抗層１６ｂ及び第１電極１７の積層構造を覆うように３００乃至５００ｎｍ程度の厚みのシリコン酸化膜である第２の層間絶縁層１８を形成した後、この第２の層間絶縁層１８を貫通して第１電極１７と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール２２を形成する。そして、当該コンタクトホール２２内にタングステン層１９を埋め込み堆積した後、第２の層間絶縁層１８が露出するまでタングステン層１９を除去することにより平坦化処理を行い、コンタクトプラグ１９を形成する。最後に、図８（ｄ）に示すように、コンタクトプラグ１９を含む第２の層間絶縁層１８上に所望のマスクを用いてＡｌ配線である上部配線２０を形成する。
【００７６】
以上のように、この変形例１の不揮発性記憶素子１０Ｂは、難エッチング材料である貴金属を含まないため、より容易に製造することが可能になる。
【００７７】
なお、本変形例１においては、高抵抗層１５ｂ及び低抵抗層１６ｂがハフニウム（Ｈｆ）酸化物で構成されているが、それ以外の材料でもよく、例えばジルコニウム（Ｚｒ）酸化物で構成されていてもよい。その場合、低抵抗層の組成をＨｆＯｘと表し、高抵抗層の組成をＺｒＯｙと表すと、ｘが０．９以上１．６以下であって、ｙが１．９より大きく２．０未満となるように調整される。ｘ及びｙがこの範囲にある場合に安定した抵抗変化動作を実現することができる。
【００７８】
［変形例２］
図９は、本発明の実施の形態１に係る不揮発性記憶素子の変形例２の構成を示す断面図である。図９に示すように、この変形例２の不揮発性記憶素子１０Ｃは、変形例１の不揮発性記憶素子１０Ｂと同様に、タングステンで構成されるコンタクトプラグ１３ａの上に抵抗変化層１４が設けられている。しかしながら、この抵抗変化層１４の構成が変形例１の場合と異なっている。
【００７９】
変形例２の不揮発性記憶素子１０Ｃが備える抵抗変化層１４は、ハフニウム酸化物で構成される高抵抗層１５ｂと、タンタル酸化物で構成される低抵抗層１６ａとの積層構造からなっている。ここで、低抵抗層１６ａの組成をＴａＯｘとし、高抵抗層１５ｂの組成をＨｆＯｙとした場合に、ｘが０．８以上１．９以下であって、ｙが１．８より大きく２．０未満となるように調整される。この場合、ＨｆＯｙの酸素不足率は、ＴａＯｘの酸素不足率より小さく、ｘ及びｙが上述した範囲にある場合に安定した抵抗変化動作を実現することができる。
【００８０】
なお、変形例２の不揮発性記憶素子１０Ｃのその他の構成については、変形例１の不揮発性記憶素子１０Ｂの場合と同様であるので、同一符号を付して説明を省略する。
【００８１】
このように、変形例２の不揮発性記憶素子１０Ｃも、変形例１の場合と同様に、第２電極がコンタクトプラグ１３ａのみで構成されており、難エッチング材料である貴金属を備えていないため、製造が容易で且つ微細加工が可能になるというメリットがある。
【００８２】
なお、変形例２の構成に代えて、高抵抗層と低抵抗層を構成する遷移金属を逆にしてもよい。すなわち、抵抗変化層１４は、タンタル酸化物で構成される高抵抗層１５ｂと、ハフニウム酸化物で構成される低抵抗層１６ａとの積層構造としてもかまわない。ここで、低抵抗層１６ａの組成をＨｆＯｘとし、高抵抗層１５ｂの組成をＴａＯｙとした場合に、ｘが０．９以上１．６以下であって、ｙが２．１以上２．５未満となるように調整され、ｘ及びｙがこの範囲にある場合に安定した抵抗変化動作を実現することができる。
【００８３】
［変形例３乃至５］
本実施の形態における変形例３乃至５の不揮発性記憶素子は、第１電極及び抵抗変化層が上部配線と一体的に形成された素子である。このように第１電極及び抵抗変化層と上部配線とが一体的に形成された場合、当該抵抗変化層を複数の第２電極と接続することによって、複数の導通領域を容易に形成することができる。なお、これらの変形例３乃至５の不揮発性記憶素子は、上述した不揮発性記憶素子１０Ａ乃至１０Ｃにそれぞれ対応した構成となっている。
【００８４】
図１０は、本発明の実施の形態１に係る不揮発性記憶素子の変形例３の構成を示す断面図である。図１０（ａ）に示すように、変形例３の不揮発性記憶素子１０Ｄは、高抵抗層１５ａ及び低抵抗層１６ａの積層構造で構成される抵抗変化層１４と、第１電極１７と、上部配線２０とが一体的に形成されている。図１０（ｂ）には、このような変形例３の不揮発性記憶素子１０Ｄをマトリクス状に複数備えるメモリアレイの断面図が示されている。このメモリアレイに備えられた複数の不揮発性記憶素子１０Ｄは互いに独自の導通領域を、各コンタクトプラグ１３ｂの面内の高抵抗層１５ａの領域内に形成することになるため、個別に動作することが可能である。このように、第１電極１７及び抵抗変化層１４と上部配線２０とを一体的に形成することによって、記憶素子の高集積化を図ることができる。
【００８５】
図１１は、本発明の実施の形態１に係る不揮発性記憶素子の変形例４及び５の構成を示す断面図であり、（ａ）は変形例４の構成を、（ｂ）は変形例５の構成をそれぞれ示している。図１１（ａ）に示すように、変形例４の不揮発性記憶素子１０Ｅは、高抵抗層１５ｂ及び低抵抗層１６ｂの積層構造（ハフニウム酸化物の積層）で構成される抵抗変化層１４と、第１電極１７と、上部配線２０とが一体的に形成され、図１１（ｂ）に示すように、変形例５の不揮発性記憶素子１０Ｆは、高抵抗層１５ｂ及び低抵抗層１６ａの積層構造（ハフニウム酸化物とタンタル酸化物の積層）で構成される抵抗変化層１４と、第１電極１７と、上部配線２０とが一体的に形成されている。
【００８６】
変形例３の場合と同様に、これらの変形例４及び５を複数備えるメモリアレイの場合も、各不揮発性記憶素子１０Ｅ及び１０Ｆを個別に動作させることができるため、高集積化を図ることができる。
【００８７】
［抵抗変化層及び電極の材料］
次に、本実施の形態における高抵抗層及び第２電極にはどのような材料が適しているのかについて検討する。
【００８８】
本発明者等は、酸素不足型タンタル酸化物を下部電極（第１電極）及び上部電極（第２電極）で挟んで形成された第１サンプル素子と、酸素不足型ハフニウム酸化物を同じく挟んで形成された第２サンプル素子とを作製した。ここで、第１電極の材料はＷ（タングステン）に固定し、第２電極の材料を表１及び表２に示す複数種類の材料に変化させた。表１は第１サンプル素子の構成を、表２は第２サンプル素子の構成をそれぞれ示している。なお、第１電極の材料をＷに固定したのは、Ｗが比較的酸化されにくく、安定した材料であり、しかも加工が比較的容易であることによる。
【００８９】
【表１】
2011198909.tif 000003
【００９０】
【表２】
2011198909.tif 000004
【００９１】
本発明者等は、上記の第１及び第２サンプル素子の抵抗変化の様子を調べた。表１に示す第１サンプル素子における抵抗変化の測定では、試料においては多少の差異があるものの、高抵抗化させるときの電圧パルスを＋１．８乃至＋２．５Ｖ、１００ｎｓとし、低抵抗化させるときの電圧パルスを−１．３Ｖ乃至−１．６Ｖ、１００ｎｓとした。表２に示す第２サンプル素子の場合では、高抵抗化させるときの電圧パルスを＋１．６乃至＋１．９Ｖ、１００ｎｓとし、低抵抗化させるときの電圧パルスを−１．１Ｖ乃至−１．３Ｖ、１００ｎｓとした。なお、上記電圧は、各サンプル素子の抵抗変化層の低抵抗層側の電極電位を基準（０Ｖ）としたときに、各サンプル素子の抵抗変化層の高抵抗層側の電極に印加する電圧を示す。
【００９２】
以下、上記の測定結果について整理する。図２９は、酸素不足型遷移金属酸化物を構成する遷移金属の標準電極電位と電極材料の標準電極電位との差異と、酸素不足型金属酸化物の抵抗変化との相関を示すグラフである。この図２９のグラフは、酸素不足型遷移金属酸化物を構成する遷移金属の標準電極電位（ＥＴ）と電極材料の標準電極電位（ＥＥ）との差異に対して、酸素不足型遷移金属酸化物ＨｆＯｙまたはＴａＯｙの抵抗変化の様子を示すグラフ（縦軸は抵抗値、横軸は電圧パルスの印加回数をそれぞれ示す）を配置して得られたものである。この図２９のグラフを参照すると、ＥＥ及びＥＴの差異と酸素不足型金属酸化物の抵抗変化との間には良好な相関関係があることを確認することができる。すなわち、抵抗変化層を構成する遷移金属であるＴａ、Ｈｆよりも標準電極電位が大きい材料で電極を構成した場合には抵抗変化が起こっており、反対に小さい材料で電極を構成した場合には抵抗変化が起こりにくくなっていることが分かる。そして、遷移金属の標準電極電位と電極材料の標準電極電位との差異が大きいほど抵抗変化が起こりやすく、反対に小さいほど抵抗変化が起こりにくくなっている（ＥＥ−ＥＴ≦０を満足する電極材料を用いた素子は抵抗変化現象を示していない）ことが分かる。
【００９３】
このことは、上述した抵抗変化のメカニズムの推論と符合する。すなわち、上述したように、抵抗変化層に含まれる遷移金属が酸化されやすい場合に抵抗変化が起こりやすいと考えられるため、電極材料と比べて酸化されやすい（標準電極電位が小さい）遷移金属を含む酸化物層を抵抗変化層の電極側界面に用いることにより、安定した抵抗変化動作を実現することが可能になるといえる。
【００９４】
ところで、図２９のグラフを参照すると、ＥＥ−ＥＴの値が１ｅＶ程度以上大きくなれば、安定した抵抗変化動作が得られることが分かる。そこで、本実施の形態の場合、ＥＥ−ＥＴ≧１ｅＶを満足する材料を用いて高抵抗層及び第２電極を構成することが望ましいといえる。図３０乃至図３２は、本実施の形態における高抵抗層及び第２電極の適切な材料の組合せを説明するためのグラフである。図３０に示すように、丸で囲まれているタンタル（Ｔａ）よりも標準電極電位が１ｅＶ以上大きい材料としては、四角で囲まれている金（Ａｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）及びルテニウム（Ｒｕ）を挙げることができる。また、図には示していないが、窒化タンタル（ＴａＮ）の標準電極電位は０．４８ｅＶであり、タンタルよりも１ｅＶ以上、標準電極電位が高い。したがって、図２に示す本実施の形態の不揮発性記憶素子１０Ａ及び図９に示す変形例２の不揮発性記憶素子１０Ｃ等のように、高抵抗層をタンタルの酸化物で構成した場合では、第２電極の材料としてＡｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、ＴａＮ又はＲｕを採用することが望ましい。
【００９５】
同様に高抵抗層をハフニウム酸化物で構成した場合では、第２電極の材料として上記に加えて、レニウム（Ｒｅ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、又は鉄（Ｆｅ）を採用することができる。
【００９６】
また、図３１に示すように、丸で囲まれている銅（Ｃｕ）よりも標準電極電位が１ｅＶ以上小さい材料としては、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）及びアルミニウム（Ａｌ）を挙げることができる。したがって、第２電極をＣｕで構成した場合では、高抵抗層となる金属酸化物を構成する金属材料としてＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔｉ又はＡｌを採用することが望ましい。言い換えると、高抵抗層となる金属酸化物を構成する金属材料としてＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔｉ又はＡｌを採用した場合は、これらの材料よりも１ｅＶ以上、標準電極電位が高い材料で第２電極を構成すればよく、第２電極材料としては、Ｃｕ、Ａｇ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕのいずれか、またはそれらの合金を用いる事ができる。
【００９７】
さらに、図３２に示すように、丸で囲まれているタングステン（Ｗ）よりも標準電極電位が１ｅＶ以上小さい材料としては、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）及びアルミニウム（Ａｌ）を挙げることができる。したがって、図６に示す変形例３の不揮発性記憶素子１０Ｂ等のように、第２電極をＷで構成されるコンタクトプラグのみで構成した場合では、高抵抗層となる金属酸化物を構成する金属材料としてＮｂ、Ｚｒ、Ｈｆ、Ｔｉ又はＡｌを採用することが望ましい。
【００９８】
言い換えると、高抵抗層となる金属酸化物を構成する金属材料としてＮｂ、Ｚｒ、Ｈｆ、Ｔｉ又はＡｌを採用した場合は、これらの材料よりも１ｅＶ以上、標準電極電位が高い材料で第２電極を構成すればよく、第２電極材料として、Ｗ、Ｒｅ、ＴａＮ、Ｒｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕのいずれか、またはそれらの合金を用いる事ができる。
【００９９】
（実施の形態２）
実施の形態２の抵抗変化型不揮発性記憶素子は、互いに直交（交差）するように配置されたワード線とビット線との交点（立体交差点）に不揮発性記憶部を介在させた、いわゆるクロスポイント型の不揮発性記憶装置に備えられる素子である。まず、このクロスポイント型の不揮発性記憶装置の構成について説明する。
【０１００】
［不揮発性記憶装置の構成］
図１２は、本発明の実施の形態２に係る不揮発性記憶装置の構成を示すブロック図である。また、図１３は、図１２におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【０１０１】
図１２に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上にメモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行うセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。
【０１０２】
また、不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
【０１０３】
メモリアレイ２０２は、図１２及び図１３に示すように、半導体基板上に互い平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
【０１０４】
また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してマトリクス状に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ１２３，…（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）が設けられている。
【０１０５】
なお、図１２におけるメモリセルＭ２１１，Ｍ２１２，…は、図２において符号３０Ａで示されている。このメモリセル（不揮発性記憶素子）３０Ａの構成の詳細については後述する。
【０１０６】
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
【０１０７】
制御回路２０９は、情報の書き込みサイクルにおいて、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し動作を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
【０１０８】
行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
【０１０９】
また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【０１１０】
書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【０１１１】
また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行う。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
【０１１２】
上記のように動作することにより、不揮発性記憶装置２００は、後述する不揮発性記憶素子に対する読み書きを実現する。
【０１１３】
なお、図１２及び図１３に示す本実施の形態に係る不揮発性記憶装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性記憶装置を実現することが可能となる。
【０１１４】
［不揮発性記憶素子の構成］
図１４は、本発明の実施の形態２に係る不揮発性記憶素子の構成の一例を示す断面図である。なお、図１４には、図１３のＢ部における構成が示されている。図１４に示すように、実施の形態２の不揮発性記憶素子３０Ａは、上部配線４２（図１３におけるワード線ＷＬ１に相当する、ここではＡｌ配線等で構成）と下部配線３１（図１３におけるビット線ＢＬ１に相当する、ここでは同じくＡｌ配線等で構成）との間に形成される。この不揮発性記憶素子３０Ａは、第１電極３７（ここでは窒化タンタル（ＴａＮ）等で構成）と、第２電極３３と、これらの両電極間に挟まれた抵抗変化層３４とを備えている。
【０１１５】
抵抗変化層３４は、実施の形態１の場合と同様に、第２の酸素不足型の遷移金属酸化物で構成される高抵抗層３５ａ及び第１の酸素不足型の遷移金属酸化物で構成される低抵抗層３６ａの積層構造で構成される。第１の遷移金属をＭ、第２の遷移金属をＮとすると、低抵抗層３６ａの遷移金属酸化物の組成はＭＯｘで表され、高抵抗層３５ａの遷移金属酸化物の組成はＮＯｙで表される。この時、ストイキオメトリの状態である前記第２の遷移金属Ｎの酸化物に対する前記ＮＯｙの酸素不足率が、ストイキオメトリの状態である前記第１の遷移金属Ｍの酸化物に対する前記ＭＯｘの酸素不足率より小さくする。本実施の形態では、高抵抗層３５ａ及び低抵抗層３６ａは何れもタンタル（Ｔａ）酸化物で構成されており、低抵抗層３６ａの組成をＴａＯｘとし、高抵抗層３５ａの組成をＴａＯｙとした場合に、ｘが０．８以上１．９以下となり、且つｙが２．１以上２．５未満となるように調整される。
【０１１６】
第１電極３７の上には、障壁層３８（ここでは窒化シリコン（ＳｉＮｚ）等で構成）が形成されており、その障壁層３８の上には、第３電極３９（ここではＴａＮ等で構成）が形成されている。この第３電極３９は、コンタクトプラグ４１を介して上部配線４２と接続されている。ここで、障壁層３８における第１電極３７及び第３電極３９との界面はショットキー障壁として機能する。障壁層３８として窒化シリコン（ＳｉＮｚ）を用いた場合、この窒化シリコン（ＳｉＮｚ）は窒素組成ｚに応じてｚの値が小さい場合は半導体的な、大きい場合は絶縁体的な振る舞いをする。半導体的な特性を有する場合、絶縁体的な特性を有する場合と比較してより大きな電流が得られる。例えば、ＳｉＮｚのｚの範囲が０＜ｚ≦０．８５の場合では、１００００Ａ／ｃｍ２以上の電流密度を得ることができる。なお、第１電極３７及び第３電極３９は、窒化シリコン（ＳｉＮｚ）に対し、界面がショットキー障壁として機能する材料であればよい。例えば、抵抗変化層３４が抵抗変化する際に流れる電流が発生する熱に対しても安定なＴａＮ以外に、体心立法格子（ｂｃｃ）構造を有するα−タングステン（Ｗ）あるいは窒化チタン（ＴｉＮ）も用いることができる。これらの高融点金属やその窒化物を電極に用いることにより、大電流を流す場合でも安定的な動作が可能である。また、第１電極３７及び第３電極３９は、同じ材料である必要はなく、異なる材料であってもよい。
【０１１７】
本実施の形態では、上述したとおり障壁層３８が半導体層で構成されているため、第１電極３７と、障壁層３８と、第３電極３９との積層構造がＭＳＭ（金属／半導体／金属）ダイオードとして機能する。なお、本発明はこれに限定されるわけではなく、障壁層３８が絶縁体層で構成されており、第１電極３７と、障壁層３８と、第３電極３９との積層構造がＭＩＭ（金属／絶縁体／金属）ダイオードとして機能するようにしてもよい。この場合の絶縁体としては、ＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５等を用いることができる。
【０１１８】
第２電極３３は、コンタクトプラグ３３ａ及び貴金属電極３３ｂの積層構造で構成された柱状の電極であり、基板（図示せず）上の第１の層間絶縁層（ＳｉＯ２層）３２に形成されたコンタクトホール４６内に設けられている。本実施の形態２においては、実施の形態１の場合と同様、ここではコンタクトプラグ３３ａはタングステン（Ｗ）で、貴金属電極３３ｂはイリジウム（Ｉｒ）や白金（Ｐｔ）でそれぞれ構成されている。
【０１１９】
この第２電極３３が備える貴金属電極３３ｂの上に、その電極面を覆うようにして高抵抗層３５ａが形成されている。すなわち、高抵抗層３５ａの外形は貴金属電極３３ｂの外形よりも大きく形成されている。そして、その高抵抗層３５ａの上に低抵抗層３６ａ、第１電極３７、障壁層３８、第３電極３９及びタングステンで構成されたコンタクトプラグ４１が形成されており、これらは第２の層間絶縁層（ＳｉＯ２層）４０に覆われて設けられている。
【０１２０】
上述したように、第２電極３３が第１の層間絶縁層３２のコンタクトホール４６内に形成された柱状の電極であり、この第２電極３３の電極面を覆うようにして高抵抗層１５ａが形成される構成となっている。そのため、障壁層３８と第１電極３７との接触面積が、高抵抗層３５ａと第２電極３３との接触面積よりも大きくなる。このような構成により、ダイオード側の電極面積が大きくなるため大電流化を実現することができ、高い駆動力を得ることができる。しかも、障壁層３８と第１電極３７との接触面積より接触面積が小さい高抵抗層３５ａと第２電極３３との界面において電流密度を上げることができるため、当該界面において抵抗状態が変化しやすくなる。そのため、抵抗変化層３４の抵抗状態を確実に変化させることが可能になる。
【０１２１】
その他にも、実施の形態１の場合と同様に、ブレイク時の電流の増大を回避したり、エッチングダメージによる影響を受けずに高歩留まり及び安定した動作を実現する等の効果が得られる。
【０１２２】
［不揮発性記憶素子の製造方法］
次に、上述したように構成される不揮発性記憶素子３０Ａの製造方法について説明する。
【０１２３】
図１５乃至図１７は、本発明の実施の形態２に係る不揮発性記憶素子３０Ａの製造工程を示す断面図である。実施の形態１の不揮発性記憶素子１０Ａを製造する場合と同様、まず、図１５（ａ）に示すように、基板Ｓ上にＡｌ配線である下部配線３１を形成し、その下部配線３１を含む基板Ｓの全面に１５０乃至５００ｎｍ程度の厚みのシリコン酸化膜である第１の層間絶縁層３２を形成する。次に、図１５（ｂ）に示すように、第１の層間絶縁層３２を貫通して下部配線３１と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール４６を形成し、さらに、図１５（ｃ）に示すように、ＣＶＤ法によってタングステン層３３ａを埋め込み堆積する。そして、図１５（ｄ）に示すように、ＣＭＰによって、第１の層間絶縁層３２が露出するまでタングステン層３３ａを除去することにより平坦化処理を行う。
【０１２４】
その後、図１６（ａ）に示すように、エッチバックにより第１の層間絶縁層３２のコンタクトホール４６内のタングステン層（コンタクトプラグを構成）３３ａをその厚みが５０ｎｍ程度になるように除去する。次に、図１６（ｂ）に示すように、当該コンタクトホール４６内にイリジウム層を埋め込み堆積して貴金属電極３３ｂを形成し、図１６（ｃ）に示すように、エッチバックによって、第１の層間絶縁層３２が露出するまで貴金属電極３３ｂを除去することにより平坦化処理を行う。
【０１２５】
次に、図１７（ａ）に示すように、反応性スパッタリング法によって、貴金属電極３３ｂ及び第１の層間絶縁層３２上にタンタル酸化物（ＴａＯｙ）で構成される高抵抗層３５ａを形成し、さらに、酸素反応性スパッタリング法によって、その高抵抗層３５ａの上にタンタル酸化物（ＴａＯｘ）で構成される低抵抗層３６ａを形成する。そして、低抵抗層３６ａの上に、窒化タンタル層（第１電極）３７、窒化シリコン層（障壁層）３８、窒化タンタル層（第３電極）３９を反応性スパッタリング法によりこの順に形成する。このとき、高抵抗層３５ａの厚みは５ｎｍ程度、低抵抗層３６ａの厚みは３０ｎｍ程度、第１電極３７の厚みは２０ｎｍ程度、障壁層３８の厚みは１０ｎｍ程度、第３電極３９の厚みは２０ｎｍ程度である。
【０１２６】
次に、図１７（ｂ）に示すように、ドライエッチング法によって、貴金属電極３３ｂの表面（電極面）を覆うようにして、高抵抗層３５ａ、低抵抗層３６ａ、第１電極３７、障壁層３８及び第３電極３９の積層構造を貴金属電極３３ｂ及び第１の層間絶縁層３２上に形成する。すなわち、高抵抗層３５ａの外形は貴金属電極３３ｂの外形よりも大きくなるように形成される。
【０１２７】
そして、図１７（ｃ）に示すように、高抵抗層３５ａ、低抵抗層３６ａ、第１電極３７、障壁層３８及び第３電極３９の積層構造を覆うように３００乃至５００ｎｍ程度の厚みのシリコン酸化膜である第２の層間絶縁層４０を形成した後、この第２の層間絶縁層４０を貫通して第３電極３９と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール４７を形成する。そして、当該コンタクトホール４７内にタングステン層４１を埋め込み堆積した後、第２の層間絶縁層４０が露出するまでタングステン層４１を除去することにより平坦化処理を行う。
【０１２８】
最後に、図１７（ｄ）に示すように、コンタクトプラグ４１を含む第２の層間絶縁層４０上に所望のマスクを用いてＡｌ配線である上部配線４２を形成する。
【０１２９】
以上のように、本実施の形態では、簡易なプロセスで良好な不揮発性記憶素子を得ることができる。
【０１３０】
［不揮発性記憶素子の変形例］
以下、本実施の形態の不揮発性記憶素子の変形例について説明する。なお、以下の変形例の不揮発性記憶素子のうち変形例８及び１１を除いたものは、上記の不揮発性記憶素子３０Ａと異なり、第２電極がタングステンで構成されるコンタクトプラグ３３ａのみで構成されており、貴金属電極層を備えていない。そして、この構成の変更に伴い、抵抗変化層３４の材料が不揮発性記憶素子３０Ａとは異なっている。
【０１３１】
［変形例６］
図１８は、本発明の実施の形態２に係る不揮発性記憶素子の変形例６の構成を示す断面図である。この変形例６の不揮発性記憶素子３０Ｂは、図１８に示すように、タングステンで構成されたコンタクトプラグ３３ａの上に、高抵抗層３５ｂ及び低抵抗層３６ｂの積層構造で構成される抵抗変化層３４が設けられている。変形例６では、このコンタクトプラグ３３ａが第２電極として機能する。
【０１３２】
高抵抗層３５ｂ及び低抵抗層３６ｂは何れもハフニウム（Ｈｆ）酸化物で構成されており、低抵抗層３６ｂの組成をＨｆＯｘとし、高抵抗層３５ｂの組成をＨｆＯｙとした場合に、ｘが０．９以上１．６以下であって、ｙが１．８より大きく２．０未満となるように調整される。
【０１３３】
なお、変形例６の不揮発性記憶素子３０Ｂのその他の構成については、本実施の形態の不揮発性記憶素子３０Ａの場合と同様であるので、同一符号を付して説明を省略する。
【０１３４】
このように、変形例６の不揮発性記憶素子３０Ｂの場合、第２電極がコンタクトプラグ３３ａのみで構成されており、難エッチング材料である貴金属を備えていないため、製造が容易となり、しかも微細加工が可能になるというメリットがある。
【０１３５】
［変形例７］
図１９は、本発明の実施の形態２に係る不揮発性記憶素子の変形例７の構成を示す断面図である。図１９に示すように、この変形例７の不揮発性記憶素子３０Ｃは、変形例６の不揮発性記憶素子３０Ｂと同様に、タングステンで構成されたコンタクトプラグ３３ａの上に抵抗変化層１４が設けられている。しかしながら、この抵抗変化層３４の構成が変形例６の場合と異なっている。
【０１３６】
変形例７の不揮発性記憶素子３０Ｃが備える抵抗変化層３４は、ハフニウム酸化物で構成される高抵抗層３５ｂと、タンタル酸化物で構成される低抵抗層３６ａとの積層構造からなっている。ここで、低抵抗層３６ａの組成をＴａＯｘとし、高抵抗層３５ｂの組成をＨｆＯｙとした場合に、ｘが０．８以上１．９以下であって、ｙが１．８より大きく２．０未満となるように調整される。
【０１３７】
なお、変形例７の不揮発性記憶素子３０Ｃのその他の構成については、変形例６の不揮発性記憶素子３０Ｂの場合と同様であるので、同一符号を付して説明を省略する。
【０１３８】
このように、変形例７の不揮発性記憶素子３０Ｃも、変形例６の場合と同様に、第２電極がコンタクトプラグ３３ａのみで構成されており、難エッチング材料である貴金属を備えていないため、製造が容易で且つ微細加工が可能になるというメリットがある。
【０１３９】
［変形例８乃至１０］
本実施の形態における変形例８乃至１０の不揮発性記憶素子は、実施の形態１における変形例３乃至５の場合と同様に、第１電極及び抵抗変化層が上部配線と一体的に形成された素子である。なお、これらの変形例８乃至１０の不揮発性記憶素子は、上述した不揮発性記憶素子３０Ａ乃至３０Ｃにそれぞれ対応した構成となっている。
【０１４０】
図２０は、本発明の実施の形態２に係る不揮発性記憶素子の変形例８乃至１０の構成を示す断面図であり、（ａ）乃至（ｃ）は変形例８乃至１０の構成をそれぞれ示している。
【０１４１】
図２０（ａ）に示すように、変形例８の不揮発性記憶素子３０Ｄは、タンタル酸化物で構成される高抵抗層３５ａ及び低抵抗層３６ａの積層構造で構成される抵抗変化層３４と、第１電極３７と、上部配線４２とが一体的に形成されている。
【０１４２】
柱状の第２電極３３と下部配線３１との間には、窒化タンタルで構成される第４電極４３、障壁層４４、及び窒化タンタルで構成される第５電極４５の積層構造が配設されている。変形例８の場合、この積層構造がＭＳＭダイオードとして機能する。なお、タングステン（Ｗ）で構成されるコンタクトプラグ３３ａ及びイリジウム（Ｉｒ）で構成される貴金属電極３３ｂの積層構造で構成された柱状の第２電極３３、および、窒化タンタル（ＴａＮ）で構成される第４電極４３、窒化珪素（ＳｉＮｘ）で構成される障壁層４４、及び窒化タンタルで構成される第５電極４５の積層構造は、これらを積層後にドライエッチングで加工したものである。
【０１４３】
なお、下部配線３１は第１の層間絶縁層３２ａ内に、第４電極４３、障壁層４４、第５電極４５及び第２電極３３は第２の層間絶縁層３２ｂ内にそれぞれ形成される。
【０１４４】
図２０（ｂ）に示すように、変形例９の不揮発性記憶素子３０Ｅは、ハフニウム酸化物で構成される高抵抗層３５ｂ及び低抵抗層３６ｂの積層構造で構成される抵抗変化層３４と、第１電極３７と、上部配線４２とが一体的に形成されている。また、図２０（ｃ）に示すように、変形例１０の不揮発性記憶素子３０Ｆは、ハフニウム酸化物で構成される高抵抗層３５ｂ及びタンタル酸化物で構成される低抵抗層３６ａの積層構造で構成される抵抗変化層３４と、第１電極３７と、上部配線４２とが一体的に形成されている。これらの変形例９及び１０においても、変形例８の場合と同様、柱状の第２電極３３ａと下部配線３１との間には、第４電極４３、障壁層４４、及び第５電極４５の積層構造が配設されており、この積層構造がＭＳＭダイオードとして機能する。
【０１４５】
なお、これらの変形例８乃至１０の不揮発性記憶素子３０Ｄ乃至３０Ｆにおいても、上述した場合と同様に、障壁層４４を絶縁体層で構成することによって、ＭＩＭダイオードとして機能させるようにしてもよい。
【０１４６】
実施の形態１の変形例３乃至５の場合と同様に、本実施の形態の変形例８乃至１０の不揮発性記憶素子３０Ｄ乃至３０Ｆを複数備えるメモリアレイの場合も、各不揮発性記憶素子３０Ｄ乃至３０Ｆを個別に動作させることができるため、高集積化を図ることができる。
【０１４７】
次に、上記の変形例９の不揮発性記憶素子３０Ｅの製造方法について説明する。図２１は、本発明の実施の形態２の変形例９に係る不揮発性記憶素子３０Ｅの製造工程を示す断面図である。まず、図２１（ａ）に示すように、基板Ｓ上にＡｌ配線である下部配線３１を形成し、その下部配線３１を含む基板Ｓの全面に１５０乃至５００ｎｍ程度の厚みのシリコン酸化膜である第１の層間絶縁層３２ａを形成する。ここで、ＣＭＰにより平坦化処理を行う。
【０１４８】
次に、図２１（ｂ）に示すように、窒化タンタル層（第４電極）４３、窒化シリコン層（障壁層）４４、窒化タンタル層（第５電極）４５を反応性スパッタリング法によりこの順に形成し、さらにその上にＣＶＤ法によりタングステン層（第２電極）３３ａを形成する。このとき、第４電極４３の厚みは２０ｎｍ程度、障壁層４４の厚みは１０ｎｍ程度、第５電極４５の厚みは２０ｎｍ程度、第２電極３３ａの厚みは５０ｎｍ程度である。
【０１４９】
次に、図２１（ｃ）に示すように、ドライエッチング法によって、第４電極４３、障壁層４４、第５電極４５及び第２電極３３ａの積層構造で構成される柱状の構造を下部配線３１上に形成する。
【０１５０】
そして、図２１（ｄ）に示すように、第４電極４３、障壁層４４、第５電極４５及び第２電極３３ａの積層構造を覆うように３００乃至５００ｎｍ程度の厚みのシリコン酸化膜である第２の層間絶縁層３２ｂを形成し、その後、第２電極３３ａが露出するまで第２の層間絶縁層３２ｂを除去することにより平坦化処理を行う。
【０１５１】
次に、図２１（ｅ）に示すように、反応性スパッタリング法によって、第２電極３３ａの表面（電極面）を覆うようにしてハフニウム酸化物（ＨｆＯｙ）で構成される高抵抗層３５ｂを形成し、さらに、酸素反応性スパッタリング法によって、その高抵抗層３５ｂの上にハフニウム酸化物（ＨｆＯｘ）で構成される低抵抗層３６ｂを形成する。そして、低抵抗層３６ｂの上に、窒化タンタル層（第１電極）３７及びＡｌ配線（上部配線）４２を反応性スパッタリング法によりこの順に形成する。このとき、高抵抗層３５ｂの厚みは５ｎｍ程度、低抵抗層３６ｂの厚みは３０ｎｍ程度、第１電極３７の厚みは５０ｎｍ程度である。その後、ドライエッチング法によって、高抵抗層３５ｂ、低抵抗層３６ｂ、第１電極３７及び上部配線４２をライン状に加工することにより、変形例９の不揮発性記憶素子１０Ｅを得る。
【０１５２】
［変形例１１乃至１３］
本実施の形態における変形例１１乃至１３の不揮発性記憶素子は、上記の変形例８乃至１０の不揮発性記憶素子３０Ｄ乃至３０Ｆにそれぞれ対応した構成となっているが、第２電極が層間絶縁層のコンタクトホール内に形成される点が変形例８乃至１０とは異なっている。
【０１５３】
図２２は、本発明の実施の形態２に係る不揮発性記憶素子の変形例１１乃至１３の構成を示す断面図であり、（ａ）乃至（ｃ）は変形例１１乃至変形例１３の構成をそれぞれ示している。
【０１５４】
図２２（ａ）に示すように、変形例１１の不揮発性記憶素子３０Ｇが備える第２電極３３は、コンタクトプラグ３３ａ（ここではタングステンで構成）と貴金属電極３３ｂ（ここではイリジウム等で構成）との積層構造で構成されている。この第２電極３３のうちのコンタクトプラグ３３ａは、第２の層間絶縁層３２ｂを貫通して第５電極４５と接続するように形成されたコンタクトホール４６内に埋め込み形成されている。そして、この貴金属電極３３ｂの上に、図２０（ａ）に示す変形例８の場合と同様に、タンタル酸化物（ＴａＯｙ）で構成される高抵抗層３５ａ及びタンタル酸化物（ＴａＯｘ）で構成される低抵抗層３６ａの積層構造で構成される抵抗変化層３４と、第１電極３７と、上部配線４２とが一体的に形成されている。
【０１５５】
また、図２２（ｂ）及び（ｃ）に示すように、変形例１２の不揮発性記憶素子３０Ｈ及び変形例１３の不揮発性記憶素子３０Ｉは、タングステンで構成された第２電極（コンタクトプラグ）３３ａを備えており、このコンタクトプラグ３３ａは、第２の層間絶縁層３２ｂを貫通して第５電極４５と接続するように形成されたコンタクトホール４６内に埋め込み形成されている。そして、このコンタクトプラグ３３ａの上に、図２０（ｂ）及び（ｃ）のそれぞれに示す変形例９及び１０の場合と同様に、ハフニウム酸化物で構成される高抵抗層３５ｂとハフニウム酸化物で構成される低抵抗層３６ｂまたはタンタル酸化物で構成される３６ａの積層構造で構成される抵抗変化層３４と、第１電極３７と、上部配線４２とが一体的に形成されている。
【０１５６】
このように、変形例１１乃至１３の不揮発性記憶素子３０Ｇ乃至３０Ｉは、コンタクトプラグ３３ａの下部にダイオードが形成された構成となっている。上記の変形例８乃至１０の場合と同様に、これらの変形例１１乃至１３の不揮発性記憶素子３０Ｇ乃至３０Ｉを複数備えたメモリアレイの場合も、各不揮発性記憶素子３０Ｇ乃至３０Ｉを個別に動作させることができるため、高集積化を図ることができる。
【０１５７】
（実施の形態３）
実施の形態３は、実施の形態２の場合と同様に、クロスポイント型の不揮発性記憶装置に備えられる素子である。実施の形態２の場合と異なるのは、層間絶縁層に形成されたコンタクトホール内にダイオードが配置されることである。
【０１５８】
［不揮発性記憶素子の構成］
図２３は、本発明の実施の形態３に係る不揮発性記憶素子の構成の一例を示す断面図である。図２３に示すように、不揮発性記憶素子５０Ａは、Ａｌ配線である上部配線６３と同じくＡｌ配線である下部配線５１との間に形成される。この不揮発性記憶素子５０Ａは、コンタクトプラグ６２を介して上部配線６３と接続された窒化タンタル（ＴａＮ）で構成される第１電極６０と、第２電極５６と、これらの両電極間に挟まれた抵抗変化層５７とを備えている。このうち、第２電極５６は第１の層間絶縁層５３内に設けられ、抵抗変化層５７、第１電極６０及びコンタクトプラグ６２は第２の層間絶縁層６１内に設けられている。
【０１５９】
抵抗変化層５７は、実施の形態１の場合と同様に、第２の酸素不足型の遷移金属酸化物で構成される高抵抗層５８ａ及び第１の酸素不足型の遷移金属酸化物で構成される低抵抗層５９ａの積層構造で構成される。第１の遷移金属をＭ、第２の遷移金属をＮとすると、低抵抗層５９ａの遷移金属酸化物の組成はＭＯｘで表され、高抵抗層５８ａの遷移金属酸化物の組成はＮＯｙで表される。この時、ストイキオメトリの状態である前記第２の遷移金属Ｎの酸化物に対する前記ＮＯｙの酸素不足率が、ストイキオメトリの状態である前記第１の遷移金属Ｍの酸化物に対する前記ＭＯｘの酸素不足率より小さくする。本実施の形態では、高抵抗層５８ａ及び低抵抗層５９ａは何れもタンタル（Ｔａ）酸化物で構成されており、低抵抗層５９ａの組成をＴａＯｘとし、高抵抗層５８ａの組成をＴａＯｙとした場合に、ｘが０．８以上１．９以下となり、且つｙが２．１以上２．５未満となるように調整される。
【０１６０】
下部配線５１上には窒化タンタルで構成される第４電極５２が形成され、これらの下部配線５１及び第４電極５２を覆うようにして第１の層間絶縁層５３が設けられている。この第１の層間絶縁層５３には、第４電極５２に接続するコンタクトホール６４が形成されており、当該コンタクトホール６４内には、障壁層５４（ここでは窒化シリコン（ＳｉＮｚ）で構成）と、第５電極５５（ここでは窒化チタン（ＴｉＮ）で構成）と、コンタクトプラグ５６ａ（ここではタングステン（Ｗ）で構成）及び貴金属電極５６ｂ（ここではイリジウム（Ｉｒ）等で構成）の積層構造で構成される第２電極５６とが設けられている。より詳しく説明すると、障壁層５４及び第５電極５５の積層構造が、第１の層間絶縁層５３に形成されたコンタクトホール６４の底部及び側壁に形成されており、この積層構造が形成されたコンタクトホール６４の内部に、コンタクトプラグ５６ａが設けられている。そして、これらの障壁層５４、第５電極５５及びコンタクトプラグ５６ａの上に、貴金属電極５６ｂが配設されている。ここで、障壁層５４の底部は第４電極５２と接している。また、貴金属電極５６ｂは高抵抗層５８ａと接しており、貴金属電極１３ｂの電極面は高抵抗層５８ａに覆われている。本実施の形態では、第４電極５２における障壁層５４と接している領域と、障壁層５４と、第５電極５５との積層構造がＭＳＭダイオードとして機能する。
【０１６１】
このように、本実施の形態の場合、第１の層間絶縁層５３に形成されたコンタクトホール６４内に障壁層５４及び第５電極５５を埋め込むことができるため、素子の微細化を図ることができる。
【０１６２】
［不揮発性記憶素子の変形例］
以下、本実施の形態の不揮発性記憶素子の変形例について説明する。なお、以下の変形例の不揮発性記憶素子のうち変形例１６を除いたものは、上記の不揮発性記憶素子５０Ａと異なり、第２電極がタングステン等で構成されるコンタクトプラグ５６ａのみで構成されており、貴金属電極を備えていない。そして、この構成の変更に伴い、抵抗変化層５７の材料が不揮発性記憶素子５０Ａとは異なっている。
【０１６３】
［変形例１４］
図２４は、本発明の実施の形態３に係る不揮発性記憶素子の変形例１４の構成を示す断面図である。この変形例１４の不揮発性記憶素子５０Ｂは、図２４に示すように、タングステンで構成されたコンタクトプラグ５６ａの上に、高抵抗層５８ｂ及び低抵抗層５９ｂの積層構造で構成される抵抗変化層５７が設けられている。変形例１４の場合、このコンタクトプラグ５６ａが第２電極として機能する。
【０１６４】
高抵抗層５８ｂ及び低抵抗層５９ｂは何れもハフニウム（Ｈｆ）酸化物で構成されており、低抵抗層５９ｂの組成をＨｆＯｘとし、高抵抗層５８ｂの組成をＨｆＯｙとした場合に、ｘが０．９以上１．６以下であって、ｙが１．８より大きく２．０未満となるように調整される。
【０１６５】
なお、変形例１４の不揮発性記憶素子５０Ｂのその他の構成については、本実施の形態の不揮発性記憶素子５０Ａの場合と同様であるので、同一符号を付して説明を省略する。
【０１６６】
このように、変形例１４の不揮発性記憶素子５０Ｂの場合、第２電極がコンタクトプラグ５６ａのみで構成されており、難エッチング材料である貴金属を備えていないため、製造が容易となり、しかも微細加工が可能になるというメリットがある。
【０１６７】
次に、この変形例１４の不揮発性記憶素子５０Ｂの製造方法について説明する。図２５及び図２６は、本発明の実施の形態３の変形例１４に係る不揮発性記憶素子５０Ｂの製造工程を示す断面図である。まず、図２５（ａ）に示すように、基板Ｓ上に下部配線５１（ここではＡｌで構成）及び第４電極（ここでは窒化タンタル層で構成）５２を形成し、それらの下部配線３１及び第４電極５２を含む基板Ｓの全面に１５０乃至５００ｎｍ程度の厚みのシリコン酸化膜である第１の層間絶縁層５３を形成する。
【０１６８】
次に、図２５（ｂ）に示すように、第１の層間絶縁層５３を貫通して第４電極５２と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール６４を形成する。そして、図２５（ｃ）に示すように、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法により１５ｎｍ程度（５乃至２５ｎｍの範囲内）の厚みの半導体膜である窒化シリコン層（障壁層）５４（ＳｉＮｚと表した場合に０＜ｚ≦０．８５）を堆積し、さらに１０ｎｍ程度の厚みの窒化チタン層（第５電極）５５を堆積する。その後、これらの障壁層５４及び第５電極５５が形成されたコンタクトホール６４内に、ＣＶＤ法によってタングステン層５６ａを埋め込み堆積する。次に、図２５（ｄ）に示すように、ＣＭＰによって、第１の層間絶縁層５３が露出するまでタングステン層５６ａ、第５電極５５及び障壁層５４を除去することにより平坦化処理を行う。
【０１６９】
次に、図２６（ａ）に示すように、反応性スパッタリング法によって、障壁層５４、第５電極５５及びコンタクトプラグ５６ａを覆うようにして第１の層間絶縁層５３上にハフニウム酸化物（ＨｆＯｙ、１．８＜ｙ＜２．０）で構成された高抵抗層５８ｂを形成し、さらに、酸素反応性スパッタリング法によって、その高抵抗層５８ｂの上にハフニウム酸化物（ＨｆＯｘ、０．９≦ｘ≦１．６）で構成された低抵抗層５９ｂを形成する。さらに、低抵抗層５９ｂの上に、第１電極（ここでは窒化タンタル層で構成）６０を反応性スパッタリング法により形成する。このとき、高抵抗層５８ｂの厚みは５ｎｍ程度、低抵抗層５９ｂの厚みは３０ｎｍ程度、第１電極３７の厚みは５０ｎｍ程度である。
【０１７０】
次に、図２６（ｂ）に示すように、ドライエッチング法によって、障壁層５４、第５電極５５及びコンタクトプラグ５６ａを覆うようにして、高抵抗層５８ｂ、低抵抗層５９ｂ及び第１電極６０の積層構造を第１の層間絶縁層５３上に形成する。すなわち、高抵抗層５８ｂの外形は、障壁層５４、第５電極５５及びコンタクトプラグ５６ａの外形よりも大きくなるように形成される。
【０１７１】
そして、図２６（ｃ）に示すように、高抵抗層５８ｂ、低抵抗層５９ｂ及び第１電極６０の積層構造を覆うように３００乃至５００ｎｍ程度の厚みのシリコン酸化膜である第２の層間絶縁層６１を形成した後、この第２の層間絶縁層６１を貫通して第１電極６０と接続する直径が５０乃至１００ｎｍ程度のコンタクトホール６５を形成する。そして、当該コンタクトホール６５内にタングステン層６２を埋め込み堆積した後、第２の層間絶縁層６１が露出するまでタングステン層６２を除去することにより平坦化処理を行う。
【０１７２】
最後に、図２６（ｄ）に示すように、コンタクトプラグ６２を含む第２の層間絶縁層６１上に所望のマスクを用いてＡｌ配線である上部配線６３を形成する。
【０１７３】
以上のように、本実施の形態では、簡易なプロセスで良好な不揮発性記憶素子を得ることができる。
【０１７４】
［変形例１５］
図２７は、本発明の実施の形態３に係る不揮発性記憶素子の変形例１５の構成を示す断面図である。図２７に示すように、この変形例１５の不揮発性記憶素子５０Ｃは、変形例１４の不揮発性記憶素子５０Ｂと同様に、タングステンで構成されたコンタクトプラグ５６ａの上に抵抗変化層５７が設けられている。しかしながら、この抵抗変化層５７の構成が変形例１４の場合と異なっている。
【０１７５】
変形例１５の不揮発性記憶素子５０Ｃが備える抵抗変化層５７は、ハフニウム酸化物で構成される高抵抗層５８ｂと、タンタル酸化物で構成される低抵抗層５９ａとの積層構造からなっている。ここで、低抵抗層５９ａの組成をＴａＯｘとし、高抵抗層５８ｂの組成をＨｆＯｙとした場合に、ｘが０．８以上１．９以下であって、ｙが１．８より大きく２．０未満となるように調整される。
【０１７６】
なお、変形例１５の不揮発性記憶素子５０Ｃのその他の構成については、変形例１４の不揮発性記憶素子５０Ｂの場合と同様であるので、同一符号を付して説明を省略する。
【０１７７】
このように、変形例１５の不揮発性記憶素子５０Ｃも、変形例１４の場合と同様に、第２電極がコンタクトプラグ５６ａのみで構成されており、難エッチング材料である貴金属を備えていないため、製造が容易で且つ微細加工が可能になるというメリットがある。
【０１７８】
［変形例１６乃至１８］
本実施の形態における変形例１６乃至１８の不揮発性記憶素子は、実施の形態１における変形例３乃至５の場合と同様に、第１電極及び抵抗変化層が上部配線と一体的に形成された素子である。なお、これらの変形例１６乃至１８の不揮発性記憶素子は、上述した不揮発性記憶素子５０Ａ乃至５０Ｃにそれぞれ対応した構成となっている。
【０１７９】
図２８は、本発明の実施の形態３に係る不揮発性記憶素子の変形例１６乃至１８の構成を示す断面図であり、（ａ）乃至（ｃ）は変形例１６乃至変形例１８の構成をそれぞれ示している。
【０１８０】
図２８（ａ）に示すように、変形例１６の不揮発性記憶素子５０Ｄにおいては、高抵抗層５８ａ及び低抵抗層５９ａの積層構造（タンタル酸化物の積層）で構成された抵抗変化層５７と、第１電極６０と、上部配線６３とが一体的に形成されている。また、図２８（ｂ）に示すように、変形例１７の不揮発性記憶素子５０Ｅにおいては、高抵抗層５８ｂ及び低抵抗層５９ｂの積層構造（ハフニウム酸化物の積層）で構成された抵抗変化層５７と、第１電極６０と、上部配線６３とが一体的に形成される。また、図２８（ｃ）に示すように、変形例１８の不揮発性記憶素子５０Ｆにおいては、高抵抗層５８ｂ及び低抵抗層５９ａの積層構造（高抵抗層としてのハフニウム酸化物と低抵抗層としてのタンタル酸化物の積層）で構成された抵抗変化層５７と、第１電極６０と、上部配線６３とが一体的に形成されている。
【０１８１】
実施の形態１の変形例３乃至５の場合と同様に、本実施の形態の変形例１６乃至１８の不揮発性記憶素子５０Ｄ乃至５０Ｆを複数備えるメモリアレイの場合も、各不揮発性記憶素子５０Ｄ乃至５０Ｆを個別に動作させることができるため、高集積化を図ることができる。
【０１８２】
（その他の実施の形態）
上記の各実施の形態においては、上部配線及び下部配線の材料としてＡｌを用いているが、その代わりにタングステン（Ｗ）、白金（Ｐｔ）または銅（Ｃｕ）等を用いてもよい。
【０１８３】
また、上述した実施の形態において、抵抗変化層には、抵抗変化を発現する金属酸化物が、主たる抵抗変化材料として含まれていればよい。したがって、抵抗変化層に当該金属酸化物以外の微量の他元素が含まれていても構わない。例えば、抵抗値の微調整等のために、抵抗変化層に他元素を少量、意図的に含めることもできる。抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。また、スパッタリングにて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層に混入することがある。このように、微量の元素が抵抗変化層に混入した場合も本発明の範囲に含まれることは当然である。
【０１８４】
また、上記の各実施の形態を適宜組み合わせることにより、各種の変形例が可能であることは言うまでもない。
【産業上の利用可能性】
【０１８５】
本発明の抵抗変化型不揮発性素子は、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる不揮発性記憶素子などとして有用である。
【符号の説明】
【０１８６】
１０Ａ〜１０Ｆ，３０Ａ〜３０Ｉ，５０Ａ〜５０Ｆ    不揮発性記憶素子
１１，３１，５１    下部配線
１２，３２，３２ａ，５３    第１の層間絶縁層
１３，３３，５６    第２電極
１３ａ，３３ａ，５６ａ    コンタクトプラグ
１３ｂ，３３ｂ，５６ｂ    貴金属電極
１４，３４，５７    抵抗変化層
１５ａ，１５ｂ，３５ａ，３５ｂ，５８ａ，５８ｂ    高抵抗層（遷移金属酸化物層）
１６ａ，１６ａ，３６ａ，３６ｂ，５９ａ，５９ｂ    低抵抗層（遷移金属酸化物層）
１７，３７，６０    第１電極
１８，３２ｂ，４０，６１    第２の層間絶縁層
１９，４１，６２    コンタクトプラグ
２０，４２，６３    上部配線
３８，４４，５４    障壁層
３９    第３電極
４３，５２    第４電極
４５，５５    第５電極
１００    不揮発性記憶装置
１０１    メモリ本体部
１０２    メモリアレイ
１０３    行選択回路／ドライバ
１０４    列選択回路
１０５    書き込み回路
１０６    センスアンプ
１０７    データ入出力回路
１０８    セルプレート電源（ＶＣＰ電源）
１０９    アドレス入力回路
１１０    制御回路
Ｍ１１１，Ｍ１１２    メモリセル
ＢＬ０，ＢＬ１    ビット線
ＷＬ０，ＷＬ１    ワード線
ＰＬ０，ＰＬ１    プレート線
Ｔ１１，Ｔ１２    トランジスタ
２００    不揮発性記憶装置
２０１    メモリ本体部
２０２    メモリアレイ
２０３    行選択回路／ドライバ
２０４    列選択回路／ドライバ
２０５    書き込み回路
２０６    センスアンプ
２０７    データ入出力回路
２０８    アドレス入力回路
２０９    制御回路
Ｍ２１１，Ｍ２１２    メモリセル
【図１】
2011198909.tif 000005
【図２】
2011198909.tif 000006
【図３】
2011198909.tif 000007
【図４】
2011198909.tif 000008
【図５】
2011198909.tif 000009
【図６】
2011198909.tif 000010
【図７】
2011198909.tif 000011
【図８】
2011198909.tif 000012
【図９】
2011198909.tif 000013
【図１０】
2011198909.tif 000014
【図１１】
2011198909.tif 000015
【図１２】
2011198909.tif 000016
【図１３】
2011198909.tif 000017
【図１４】
2011198909.tif 000018
【図１５】
2011198909.tif 000019
【図１６】
2011198909.tif 000020
【図１７】
2011198909.tif 000021
【図１８】
2011198909.tif 000022
【図１９】
2011198909.tif 000023
【図２０】
2011198909.tif 000024
【図２１】
2011198909.tif 000025
【図２２】
2011198909.tif 000026
【図２３】
2011198909.tif 000027
【図２４】
2011198909.tif 000028
【図２５】
2011198909.tif 000029
【図２６】
2011198909.tif 000030
【図２７】
2011198909.tif 000031
【図２８】
2011198909.tif 000032
【図２９】
2011198909.tif 000033
【図３０】
2011198909.tif 000034
【図３１】
2011198909.tif 000035
【図３２】
2011198909.tif 000036