(57)【要約】  【課題】優先順位が上位のモジュールの連続するメモリーアクセスの間に、優先順位が下位のモジュールのメモリーアクセスが可能な優先制御方式において、上位のモジュールの処理をより高速化する。  【解決手段】電子機器は、メモリーと、メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス要求元の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御により、メモリーへのアクセスを行うメモリー制御回路と、メモリー制御回路のポートに接続され、アクセス要求を送る複数のモジュールと、を備える。ここで、複数のモジュールのうち少なくとも１つの第１モジュールは、メモリー制御回路の２つのポートに接続され、他のモジュールはそれぞれ１つのポートに接続されている。【選択図】図１
2011159255.tif 000002
【特許請求の範囲】
【請求項１】
電子機器であって、
メモリーと、
前記メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス
要求元の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御に
より、前記メモリーへのアクセスを行うメモリー制御回路と、
前記メモリー制御回路のポートに接続され、アクセス要求を送る複数のモジュールと、
を有し、
前記複数のモジュールのうち少なくとも１つの第１モジュールは、前記メモリー制御回
路の２つのポートに接続され、他のモジュールはそれぞれ１つのポートに接続されている
、
ことを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器であって、
前記ポートは、リードポート又はライトポートであり、
前記第１モジュールは、２つのリードポート、２つのライトポート、リードポート及び
ライトポート、のいずれかに接続されており、
前記他のモジュールはそれぞれ、リードポート及びライトポートのいずれかに接続され
ている、
ことを特徴とする電子機器。
【請求項３】
請求項１又は２に記載の電子機器であって、
前記複数のモジュールは、特定の処理を行う回路である、
ことを特徴とする電子機器。
【請求項４】
請求項１〜３いずれか一項に記載の電子機器であって、
前記電子機器は、画像読取装置であり、
前記第１モジュールは、シェーディング補正を行う回路である、
ことを特徴とする電子機器。
【請求項５】
メモリーを備える電子機器におけるメモリー制御方法であって、
前記電子機器は、
前記メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス
要求元の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御に
より、前記メモリーへのアクセスを行うメモリー制御回路と、
前記メモリー制御回路のポートに接続され、アクセス要求を送る複数のモジュールと、
を有し、
前記複数のモジュールのうち少なくとも１つの第１モジュールは、前記メモリー制御回
路の２つのポートに接続され、他のモジュールはそれぞれ１つのポートに接続される、
ことを特徴とするメモリー制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャナー、プリンター、コピー機、複合機等の画像処理装置等の電子機器
におけるメモリー制御に関する。
【背景技術】
【０００２】
ＳＤＲＡＭ（Synchronous DRAM）等のメモリーは、アクセス要求元のモジュール（例え
ば、ＣＰＵにより実行される各種プロセス、所定の処理を行う回路、など）からメモリー
制御回路（メモリーコントローラー）を介してアクセスされる（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０４８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複数のモジュールのメモリーアクセス要求が競合した場合、メモリー制御回
路は、所定の優先制御方式に従っていずれかのモジュールの要求を選択し、当該モジュー
ルのメモリーアクセスを実行する。
【０００５】
優先制御方式の一つとしては、予め定められた優先順序に従って、常に優先順位が高い
モジュールのアクセスが優先される方式（以下、「第一の方式」と呼ぶ。）がある。この
方式では、優先順位が上位のモジュールのアクセスが常に優先されるため、当該モジュー
ルの複数のアクセスが連続する間、下位のモジュールはメモリーにアクセスすることがで
きない。
【０００６】
上記の優先制御方式の問題を考慮した方式の一つとしては、あるモジュールのアクセス
要求が１回受け付けられた場合には、当該モジュールの優先順位を下げ、次のアクセスに
ついては下位のモジュールのアクセスが実行されるようにする方式（以下、「第二の方式
」と呼ぶ。）がある。この方式では、優先順位が上位のモジュールの複数のアクセスが連
続する場合でも、当該モジュールのアクセスと他のモジュールのアクセスが交互に実行さ
れるため、下位のモジュールもメモリーにアクセスすることができる。
【０００７】
しかし、第二の方式では、上位のモジュールの処理をできる限り早く完了させたい場合
であっても、当該モジュールがメモリーアクセスを専有できないため、処理時間が長くな
ることがある。また、画像データ等を連続処理すべき場合にも、当該モジュールがメモリ
ーアクセスを専有できないため、処理にエラーが発生することがある。
【０００８】
本発明は、優先順位が上位のモジュールの連続するメモリーアクセスの間に、優先順位
が下位のモジュールのメモリーアクセスが可能な優先制御方式において、上位のモジュー
ルの処理をより高速化することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するための本発明の一態様は、電子機器であって、メモリーと、前記
メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス要求元
の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御により、
前記メモリーへのアクセスを行うメモリー制御回路と、前記メモリー制御回路のポートに
接続され、アクセス要求を送る複数のモジュールと、を有し、前記複数のモジュールのう
ち少なくとも１つの第１モジュールは、前記メモリー制御回路の２つのポートに接続され
、他のモジュールはそれぞれ１つのポートに接続されている、ことを特徴とする。
【００１０】
ここで、上記の電子機器であって、前記ポートは、リードポート又はライトポートであ
り、前記第１モジュールは、２つのリードポート、２つのライトポート、リードポート及
びライトポート、のいずれかに接続されており、前記他のモジュールはそれぞれ、リード
ポート及びライトポートのいずれかに接続されている、ことを特徴としていてもよい。
【００１１】
また、上記のいずれかの電子機器であって、前記複数のモジュールは、特定の処理を行
う回路である、ことを特徴としていてもよい。
【００１２】
また、上記のいずれかの電子機器であって、前記電子機器は、画像読取装置であり、前
記第１モジュールは、シェーディング補正を行う回路である、ことを特徴としていてもよ
い。
【００１３】
上記の課題を解決するための本発明の他の態様は、メモリーを備える電子機器における
メモリー制御方法であって、前記電子機器は、前記メモリーへのアクセス要求を１回受け
付けた場合に、当該アクセス要求のアクセス要求元の優先順位を最下位に設定し、次に受
け付けるアクセス要求を選択する優先制御により、前記メモリーへのアクセスを行うメモ
リー制御回路と、前記メモリー制御回路のポートに接続され、アクセス要求を送る複数の
モジュールと、を有し、前記複数のモジュールのうち少なくとも１つの第１モジュールは
、前記メモリー制御回路の２つのポートに接続され、他のモジュールはそれぞれ１つのポ
ートに接続される、ことを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の一例に係る画像処理装置１のメモリーアクセスに関する構成を示すブロック図。
【図２】メモリー制御回路３０による優先制御の一例を説明する図。
【図３】メモリーアクセスの制御手順の一例を説明するタイミングチャート。
【図４】画像処理装置１におけるメモリーアクセスの一例を説明するタイミングチャート。
【図５】本実施形態の特徴を有さない画像処理装置１´のメモリーアクセスに関する構成を示すブロック図。
【図６】画像処理装置１´におけるメモリーアクセスの一例を説明するタイミングチャート。
【図７】画像処理装置１´におけるメモリーアクセスの一例を説明するタイミングチャート。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態の一例に係る画像処理装置１のメモリーアクセスに関する
構成を示すブロック図である。従って、メモリーアクセスとの関連が低い構成要素は省略
されている。
【００１７】
画像処理装置１は、例えば、スキャナー、プリンター、コピー機、複合機などの様な電
子機器である。画像処理装置１は、各種画像処理を行うための処理回路２０を備える。ま
た、画像処理装置１は、ＣＰＵ１０と、ＣＰＵインターフェイス１１と、メモリー制御回
路３０と、メモリー４０とを有する。
【００１８】
ＣＰＵ１０は、メモリー４０にロードされた所定のプログラムを実行することにより、
各種処理を実行し、画像処理装置１全体の動作を制御する。ＣＰＵ１０は、ＣＰＵインタ
ーフェイス１１を介して、処理回路２０やメモリー制御回路３０と通信を行う。
【００１９】
ＣＰＵインターフェイス１１は、ＣＰＵ１０とその他のデバイス（処理回路２０、メモ
リー制御回路３０等）との間の通信を制御する。
【００２０】
処理回路２０は、各種画像処理を行う回路であり、例えば、ＡＳＩＣ（Application Sp
ecific Integrated Circuit）などにより構成することができる。画像処理装置１が原稿
のスキャン機能を備える場合、各種画像処理は、例えば、シェーディング補正、色ずれ補
正、モアレ補正、エッジ強調などである。もちろん、画像処理はこれらの画像処理に限ら
れない。
【００２１】
処理回路２０は、ＣＰＵ１０の制御の下、処理を開始し、メモリー制御回路３０を介し
てメモリー４０から画像データを読み出す。また、読み出した画像データに対して各種の
画像処理を行い、処理後の画像データをメモリー制御回路３０を介してメモリー４０に書
き込む。そのため、処理回路２０は、例えば、モジュールＲＡ、モジュールＲＢ、モジュ
ールＲＣ、モジュールＲＤ、モジュールＷＡ、及びモジュールＷＢを有する。
【００２２】
モジュールＲＡ、モジュールＲＢ、モジュールＲＣ、及びモジュールＲＤはそれぞれ、
メモリー制御回路３０にアクセス要求を送って、メモリー４０から画像データを読み出す
。そして、所定の画像処理を行って他のモジュールに出力する。モジュールＷＡ及びモジ
ュールＷＢはそれぞれ、他のモジュールから画像データを受け取って所定の画像処理を行
い、メモリー制御回路３０にアクセス要求を送って、メモリー４０に画像データを書き込
む。
【００２３】
もちろん、上記の処理回路２０の構成は、本実施形態の特徴を分かり易く説明するため
のものであり、モジュールの機能、数、順序等は本図の構成に限られるものではない。
【００２４】
メモリー制御回路３０は、ＣＰＵ１０及び処理回路２０からのアクセス要求を受け付け
て、メモリー４０にアクセスする。アクセス要求には、リード、ライトが含まれる。本実
施形態では、メモリー制御回路３０は、優先制御方式として上述した第二の方式を用いて
いる。すなわち、メモリー制御回路３０は、あるモジュールのアクセス要求を１回受け付
た場合、次のアクセス要求の選択の際には当該モジュールの優先順位を一番下に設定する
。
【００２５】
メモリー４０は、画像データやプログラムを格納するための記憶装置である。メモリー
４０は、例えば、ＤＤＲ−ＳＤＲＡＭにより構成することができる。
【００２６】
もちろん、上記の画像処理装置１の構成は、本願発明の特徴を説明するにあたって主要
構成を説明したのであって、上記の構成に限られない。また、一般的な画像処理装置が備
える他の構成を排除するものではない。また、上述した各構成要素は、画像処理装置１の
構成を理解容易にするために、主な処理内容に応じて分類したものである。構成要素の分
類の仕方や名称によって、本願発明が制限されることはない。画像処理装置１の構成は、
処理内容に応じて、さらに多くの構成要素に分類することもできる。また、１つの構成要
素がさらに多くの処理を実行するように分類することもできる。また、各構成要素の処理
は、１つのハードウェアで実行されてもよいし、複数のハードウェアで実行されてもよい
。
【００２７】
さて、メモリー制御回路３０と処理回路２０とは専用のポート（リードポート１〜５、
ライトポート１〜２）で接続される。各モジュールには、次のように各ポートが割り当て
られている。
モジュールＲＡ：リードポート１及びリードポート２、モジュールＲＢ：リードポート
３、モジュールＲＣ：リードポート４、モジュールＲＤ：リードポート５、モジュールＷ
Ａ：ライトポート１、モジュールＷＢ：ライトポート２
【００２８】
本実施形態では、モジュールＲＡは、処理時間をできる限り短縮すべきモジュールであ
る。そして、このようなモジュールには２つのポートを割り当てるようにする。また、こ
のようなモジュールは２つのポートを交互に使用してアクセス要求を送るようにする。こ
のような構成において、モジュール間のアクセス要求が競合した場合について、具体的な
例を用いて説明する。
【００２９】
図２は、メモリー制御回路３０の優先制御を説明する図である。本図の例では、モジュ
ールＲＡの３回のアクセス要求、モジュールＲＢの１回のアクセス要求、モジュールＲＣ
の１回のアクセス要求が競合している。また、予め設定されている各ポートの優先順序は
、リードポート１、リードポート２、リードポート３、ライトポート１、リードポート４
、ライトポート２、リードポート５である。
【００３０】
メモリー制御回路３０が用いる優先制御方式に従うと、Ｓ１からＳ５の順に、リードポ
ート１（モジュールＲＡ）、リードポート２（モジュールＲＡ）、リードポート１（モジ
ュールＲＡ）、リードポート３（モジュールＲＢ）、リードポート４（モジュールＲＣ）
が選択される。１回アクセス要求が受け付けられたポートの優先順位は、次のアクセス要
求の選択の際に最下位に設定されている。
【００３１】
従って、アクセス要求が受け付けられる順序は、モジュールＲＡ、モジュールＲＡ、モ
ジュールＲＡ、モジュールＲＢ、モジュールＲＣとなる。このように、処理を優先すべき
モジュールに上位の２ポートを割り当てると、当該モジュールのアクセス要求が複数ある
場合に、優先制御方式を変えなくても、当該モジュールがメモリーアクセスを専有するこ
とができる。
【００３２】
なお、割り当てられる２つのポートは、両方ともリードポート又はライトポートであっ
てもよいし、リードポート及びライトポートの組み合わせであってもよい。また、割り当
てられる２つのポートは、上位の２ポートに限られない。例えば、モジュールＲＡに、リ
ードポート２及びリードポート３を割り当てた場合でも、これらのポートよりも優先順位
が下位のポートが割り当てられたモジュールに対しては、優先して処理を行うことができ
る。また、各モジュールの処理の優先度に応じて、複数のモジュールにそれぞれ２ポート
を割り当ててもよい。
【００３３】
上記と同様のケースについて、図３及び図４を参照して説明する。図３は、メモリーア
クセス（リード）の制御手順の一例を説明するタイミングチャートである。図４は、画像
処理装置１におけるメモリーアクセス（リード）の一例を説明するタイミングチャートで
ある。
【００３４】
図３に示すように、モジュールからリクエスト（ＲＥＱ）とともにアドレス（ＡＤＤＲ
ＥＳＳ）がリードポートに出力されると、その確認信号（ＡＣＫ）が入力される。その後
所定時間経過後、データ確認信号（ＤＡＣＫ）とともにデータ（ＤＡＴＡ）が入力される
。
【００３５】
モジュールＲＡの３回のアクセス要求、モジュールＲＢの１回のアクセス要求が競合し
ている場合、図４に示すように、アクセス要求が受け付けられる順序は、リードポート１
（モジュールＲＡ）、リードポート２（モジュールＲＡ）、リードポート１（モジュール
ＲＡ）、リードポート３（モジュールＲＢ）、となる。
【００３６】
以上の実施形態によれば、第二の優先制御方式を用いられる場合において、処理時間を
できる限り短縮すべきモジュールがポートを２つ使用することにより、メモリーへのアク
セスを専有することができる。
【００３７】
なお、本実施形態の特徴を有さない画像処理装置１´の構成は図５のようになる。すな
わち、各モジュールにはポートが１つずつ割り当てられる。このような構成において、モ
ジュールＲＡの３回のアクセス要求、モジュールＲＢの１回のアクセス要求が競合してい
る場合、図６に示すように、アクセス要求が受け付けられる順序は、リードポート１（モ
ジュールＲＡ）、リードポート２（モジュールＲＢ）、リードポート１（モジュールＲＡ
）、リードポート１（モジュールＲＡ）、となる。すなわち、処理時間をできる限り短縮
すべきモジュールのアクセスの間に他のモジュールのアクセスが入り、処理時間が長くな
ってしまう。
【００３８】
なお、参考までに、図６は、第一の方式を用いた場合のタイミングチャートを示してい
る。
【００３９】
以上、本発明の一実施形態について説明した。本実施形態によれば、優先順位が上位の
モジュールの連続するメモリーアクセスの間に、優先順位が下位のモジュールのメモリー
アクセスが可能な優先制御方式において、上位のモジュールの処理をより高速化すること
ができる。
【００４０】
本発明は、特に、シェーディング補正のように、読み取られた画像データを連続して処
理するモジュールに適用すると効果的である。
【００４１】
以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するも
のではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【００４２】
例えば、本発明は、スキャナー、プリンター、コピー機、複合機等の画像処理装置だけ
でなく、所定の処理を行う回路を複数有する装置に適用可能である。
【符号の説明】
【００４３】
１：画像処理装置、１０：ＣＰＵ、１１：ＣＰＵインターフェイス、２０：処理回路、３
０：メモリー制御回路、３０：処理回路、４０：メモリー
【図１】
2011159255.tif 000003
【図２】
2011159255.tif 000004
【図３】
2011159255.tif 000005
【図４】
2011159255.tif 000006
【図５】
2011159255.tif 000007
【図６】
2011159255.tif 000008
【図７】
2011159255.tif 000009