(57)【要約】【課題】キャリア移動度を高く、かつ、動作のための印加電圧を低くしつつ、オフ電流が低いトラジスタを提供すること。【解決手段】基板上にて互いに離間したソース電極及びドレイン電極を有し、前記基板上における前記ソース電極と前記ドレイン電極との間にチャネル部を有し、前記チャネル部上に所定の間隔をおいてゲート電極を有し、前記チャネル部は、カーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーよりなり、前記基板は、表面において、前記チャネル部と立体交差する複数の導体線が周期的にパターンニングされた導体パターンを有する。【選択図】図１
2011159820.tif 000002
【特許請求の範囲】
【請求項１】
基板上にて互いに離間したソース電極及びドレイン電極を有し、
前記基板上における前記ソース電極と前記ドレイン電極との間にチャネル部を有し、
前記チャネル部上に所定の間隔をおいてゲート電極を有し、
前記チャネル部は、カーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーよりなり、
前記基板は、表面において、前記チャネル部と立体交差する複数の導体線が周期的にパターンニングされた導体パターンを有することを特徴とするトランジスタ。
【請求項２】
前記導体パターンの周期は、前記ソース電極及び前記ドレイン電極のフェルミ準位の電子の波長の整数倍であるように設定されていることを特徴とする請求項１記載のトランジスタ。
【請求項３】
前記基板は、表面において周期的に形成された段差状の複数の表面ステップを有する基板であり、
前記導体パターンは、前記表面ステップ上に形成されていることを特徴とする請求項１又は２記載のトランジスタ。
【請求項４】
前記基板は、所定の結晶方位より１０度以内の角度でずれた方位に、表面に対して垂直なベクトルが向いているオフ基板であることを特徴とする請求項３記載のトランジスタ。
【請求項５】
前記基板及び前記導体パターンの表面は、１０ｎｍ以下の厚さの酸化膜で覆われていることを特徴とする請求項１乃至４のいずれか一に記載のトランジスタ。
【請求項６】
前記チャネル部は、カイラリティがあり、
前記導体パターンは、前記チャネル部のカイラル角と同じ角度で前記チャネルの走行方向より傾斜させてパターン形成されていることを特徴とする請求項１乃至５のいずれか一に記載のトランジスタ。
【請求項７】
前記チャネル部は、カーボンナノチューブよりなり、
前記ソース電極及び前記ドレイン電極並びに前記ゲート電極は、Ｐｂ又はＰｔ若しくはＴｉよりなることを特徴とする請求項１乃至６のいずれか一に記載のトランジスタ。
【請求項８】
前記チャネル部と前記ゲート電極の間に介在したゲート絶縁膜を備えることを特徴とする請求項１乃至７のいずれか一に記載のトランジスタ。
【請求項９】
前記ゲート絶縁膜は、Ａｌ２Ｏ３よりなることを特徴とする請求項８記載のトランジスタ。
【請求項１０】
表面に所定の結晶方位からオフ角のある結晶方位で成長したオフ基板を作成する工程と、
前記オフ基板の表面に導体を蒸着することにより前記オフ基板上に複数の導体線が周期的にパターンニングされた導体パターンを形成する工程と、
前記導体パターンを含む前記オフ基板上にチャネル部を形成する工程と、
を含むことを特徴とするトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作のトランジスタ及びその製造方法に関し、特に、チャネルのバンドギャップを調整できる構造を有するトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年のＩＴ技術の発展に伴い、消費電力の小さな高集積回路が実用化されている。将来、更なる高集積化を達成し、要求される情報処理性能を満たすには、低消費電力で高速動作するトランジスタを高集積する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再特ＷＯ２００６／１３７４０１号公報（請求項１、２）
【特許文献２】再特ＷＯ２００５／００８７８４号公報（要約、図１）
【非特許文献】
【０００４】
【非特許文献１】M. L. Green, et al., “Rapid thermal oxidation of silicon in N2O between 800 and 1200 ℃ : Incorporated nitrogen and interfacial roughness” Appl. Phys. Lett., 65, 848 (1994).
【非特許文献２】R. Martel, V. Derycke, C. Lavoie, J. Appenzeller, K. K. Chan, J. Tersoff, and Ph. Avouris, “Ambipolar Electrical Transport in Semiconducting Single-Wall Carbon Nanotubes” Phys. Rev. Lett., 87, 256805 (2001).
【非特許文献３】J. Appenzeller, Y.-M. Lin, J. Knoch, and Ph. Avouris, “Band-to-Band Tunneling in Carbon Nanotube Field-Effect Transistors” Phys. Rev. Lett., 93, 196805 (2004).
【非特許文献４】C.-H. Park, L. Yang, Y.-W. Son, M. L. Cohen, and S. G. Louie, “New Generation of Massless Dirac Fermions in Graphene under External Periodic Potentials” Phys. Rev. Lett., 101, 126804 (2008).
【非特許文献５】N. Tokuda, H. Watanabe, D. Hojo, S. Yamasaki, K. Miki, and K. Yamabe, “Fabrication of Cu nanowires along atomic step edge lines on Si(111) substrates” Appl. Surf. Sci. Vol. 237, 528 (2004).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このようなトランジスタを実現するには、いくつかの問題点がある。
【０００６】
例えば、特許文献１では、チャネルにおいて表面の面方位に対して結晶軸［００１］方向が０．０５度から１．１度傾斜した単結晶ダイヤモンド薄膜を用いた電界効果トランジスタが開示されている。この電界効果トランジスタによれば、結晶欠陥密度を減らし、キャリアの高速移動を可能にしている。しかしながら、この電界効果トランジスタでは、チャネル部のバンドギャップが大きすぎるために、トランジスタ動作のために印加する電圧がバンドギャップの５Ｖ程度とＳｉの４倍近い値でないといけない。そのため、この電界効果トランジスタでは、低消費電力化を図ることができない
【０００７】
また、特許文献２では、チャネルとなる半導体層において有機半導体材料（高分子系有機半導体材料）とナノチューブ（カーボンナノチューブ）とを含む複合材料を用いた電界効果トランジスタが開示されている。この電界効果トランジスタによれば、半導体層が高分子系有機半導体材料のみからなる電界効果トランジスタより、キャリア移動度やオンオフ比（すなわち、オフ時の電流量の少なさ）を大幅に改善させることができるとしている。しかしながら、ダイヤモンド並みに移動度の高いカーボンナノチューブのバンドギャップは、そのナノチューブのカイラリティに依存して０ｅＶから１．１ｅＶと変化する。カイラリティがナノチューブのバンドギャップを狭くするものであった場合には、オフ電流が流れてしまい、消費電力が上がる欠点がある。以上のことより、オフ電流が低くかつ、移動度が高く、さらに動作するために印加する電圧が１Ｖ程度のトランジスタの実現はなかなか難しい。したがって、バンドギャップが１ｅＶ程度のカイラリティを有する半導体ナノチューブを高精度で選択して、それをチャネルに用いなくてはならない。
【０００８】
また、高速動作達成のために、チャネル長をナノメートルオーダーに短縮する構造をとることがある。このとき、チャネルに電極金属のＦｅｒｍｉ準位の電子の波動関数が染み出してきて、チャネルが半導体であってもソースとドレインの金属電極同士の波動関数が重なってしまい、オフ電流が流れてしまうという問題点もある。
【０００９】
本発明の主な課題は、キャリア移動度を高く、かつ、動作のための印加電圧を低くしつつ、オフ電流が低いトラジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の視点においては、トランジスタにおいて、基板上にて互いに離間したソース電極及びドレイン電極を有し、前記基板上における前記ソース電極と前記ドレイン電極との間にチャネル部を有し、前記チャネル部上に所定の間隔をおいてゲート電極を有し、前記チャネル部は、カーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーよりなり、前記基板は、表面において、前記チャネル部と立体交差する複数の導体線が周期的にパターンニングされた導体パターンを有することを特徴とする。
【００１１】
本発明の前記トランジスタにおいて、前記導体パターンの周期は、前記ソース電極及び前記ドレイン電極のフェルミ準位の電子の波長の整数倍であるように設定されていることが好ましい。
【００１２】
本発明の前記トランジスタにおいて、前記基板は、表面において周期的に形成された段差状の複数の表面ステップを有する基板であり、前記導体パターンは、前記表面ステップ上に形成されていることが好ましい。
【００１３】
本発明の前記トランジスタにおいて、前記基板は、所定の結晶方位より１０度以内の角度でずれた方位に、表面に対して垂直なベクトルが向いているオフ基板であることが好ましい。
【００１４】
本発明の前記トランジスタにおいて、前記基板及び前記導体パターンの表面は、１０ｎｍ以下の厚さの酸化膜で覆われていることが好ましい。
【００１５】
本発明の前記トランジスタにおいて、前記チャネル部は、カイラリティがあり、前記導体パターンは、前記チャネル部のカイラル角と同じ角度で前記チャネルの走行方向より傾斜させてパターン形成されていることが好ましい。
【００１６】
本発明の前記トランジスタにおいて、前記チャネル部は、カーボンナノチューブよりなり、前記ソース電極及び前記ドレイン電極並びに前記ゲート電極は、Ｐｂ又はＰｔ若しくはＴｉよりなることが好ましい。
【００１７】
本発明の前記トランジスタにおいて、前記チャネル部と前記ゲート電極の間に介在したゲート絶縁膜を備えることが好ましい。
【００１８】
本発明の前記トランジスタにおいて、前記ゲート絶縁膜は、Ａｌ２Ｏ３よりなることが好ましい。
【００１９】
本発明の第２の視点においては、トランジスタの製造方法において、表面に所定の結晶方位からオフ角のある結晶方位で成長したオフ基板を作成する工程と、前記オフ基板の表面に導体を蒸着することにより前記オフ基板上に複数の導体線が周期的にパターンニングされた導体パターンを形成する工程と、前記導体パターンを含む前記オフ基板上にチャネル部を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、チャネル部にカーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーを用いることで、キャリア移動度を高く、かつ、動作のための印加電圧を低くすることができるとともに、基板上に導体パターンを形成することにより基板に周期的なポテンシャル変調を与えることで、チャネル部のバンドギャップが有限になるので、オフ電流を低くすることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１に係るトランジスタの構造を模式的に示した（ａ）斜視図、及び（ｂ）基板表面の拡大斜視図である。
【図２】本発明の実施例１に係るトランジスタの構造の変形例を模式的に示した（ａ）斜視図、及び（ｂ）基板表面の拡大斜視図である。
【図３】本発明の実施例１に係るトランジスタの製造方法を説明するための（ａ）第１の工程斜視図、及び（ｂ）基板表面の拡大斜視図である。
【図４】本発明の実施例１に係るトランジスタの製造方法を説明するための（ａ）第２の工程斜視図、及び（ｂ）基板表面の拡大斜視図である。
【図５】本発明の実施例１に係るトランジスタの製造方法を説明するための（ａ）第３の工程斜視図、及び（ｂ）第４の工程斜視図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態１に係るトランジスタでは、基板（図１の１）上にて互いに離間したソース電極（図１の３）及びドレイン電極（図１の４）を有し、前記基板上における前記ソース電極と前記ドレイン電極との間にチャネル部（図１の５）を有し、前記チャネル部上に所定の間隔をおいてゲート電極（図１の７）を有し、前記チャネル部は、カーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーよりなり、前記基板は、表面において、前記チャネル部と立体交差する複数の導体線が周期的にパターンニングされた導体パターン（図１の２）を有する。
【００２３】
本発明の実施形態２に係るトランジスタの製造方法では、表面に所定の結晶方位からオフ角のある結晶方位で成長したオフ基板（図３の１）を作成する工程（図３の工程）と、前記オフ基板の表面に導体を蒸着することにより前記オフ基板上に複数の導体線が周期的にパターンニングされた導体パターン（図４の２）を形成する工程（図４の工程）と、前記導体パターンを含む前記オフ基板上にチャネル部（図５（ｂ）の５）を形成する工程（図５（ｂ）の工程）と、を含む。
【実施例１】
【００２４】
本発明の実施例１に係るトランジスタについて図面を用いて説明する。図１は、本発明の実施例１に係るトランジスタの構造を模式的に示した（ａ）斜視図、及び（ｂ）基板表面の拡大斜視図である。図２は、本発明の実施例１に係るトランジスタの構造の変形例を模式的に示した（ａ）斜視図、及び（ｂ）基板表面の拡大斜視図である。なお、図２は、図１の基板１上に周期的にパターンニングされた金属パターン２の構造を斜めの方向に変形した構造である。
【００２５】
図１を参照すると、実施例１に係るトランジスタは、基板１上にて互いに離間したソース電極３及びドレイン電極４が形成され、基板１上におけるソース電極３とドレイン電極４との間にチャネル部５が形成（架設）され、チャネル部５の中央部分の上にゲート絶縁膜６を介してゲート電極７が形成された電界効果トランジスタ（ＦＥＴ；Field effect transistor）である。
【００２６】
基板１は、表面において周期的（縞状）に形成された段差状の複数の表面ステップ１ａを有するオフ基板である。ここで、オフ基板とは、（１１１）や（００１）などの結晶方位より１０度以内の角度（オフ角）でずれた方位に、表面に対して垂直なベクトルが向いている基板である。図１（ｂ）では、表面ステップ１ａの側壁面を除く基板１の表面に対して垂直なベクトルＸが、結晶方位（００１）より１０度以内の角度（オフ角）でずれた方位に向いている。基板１には、Ｓｉなどの結晶を用いることができる。表面ステップ１ａは、チャネル部５と立体交差するように形成され、通常の場合、図１のようにチャネル部５の走行方向（チャネル方向）に対して直交する方向にパターン形成され、チャネル部５がカイラリティのある場合、図２のようにそのカイラル角と同じ角度でチャネル方向より傾斜させてパターン形成される。基板１の表面は、段差状の表面ステップ１ａの部分（側壁面に相当する面）を除いて、チャネル方向より傾斜した面となっている。基板１は、表面ステップ１ａ上に金属パターン２を形成した後、基板表面を薄く酸化した酸化膜（図示せず）が形成される。このことで、基板１の誘電率によるデバイス動作遅延を防ぐ効果がある。ただし、酸化を進行させすぎると、金属パターン２によるポテンシャル変調の効果が消失してしまうので、酸化膜は１０ｎｍ以下の厚さに調整する必要がある。基板１がＳｉ基板の場合、酸化膜形成条件は良く知られており、酸素分子やＮ２Ｏ分子をチャンバに導入し、８００℃程度の温度に加熱することで、１ｎｍ程度の熱酸化膜を形成することができる（例えば、非特許文献１のＦＩＧ．１、ＦＩＧ．２参照）。
【００２７】
金属パターン２は、基板１における表面ステップ１ａ上に形成された複数の導体線（例えば、金属線）よりなるパターンである。金属パターン２は、表面ステップ１ａの方向に沿って周期的（縞状）に形成されている。金属パターン２の各導体線は、チャネル部５と立体交差するように形成され、通常の場合、図１のようにチャネル部５の走行方向（チャネル方向）に対して直交する方向にパターン形成され、チャネル部５がカイラリティのある場合、図２のようにそのカイラル角と同じ角度でチャネル方向より傾斜させてパターン形成される。
【００２８】
ソース電極３は、キャリアを供給するための金属電極である。ソース電極３は、例えば、チャネル部５がカーボンナノチューブの場合には、接触抵抗を減らす上でＰｂやＰｔといった金属を用いることが望ましいが、実質的にはＴｉでもかまわず（非特許文献２参照）、その他、Ａｕなどを用いることができる。
【００２９】
ドレイン電極４は、キャリアを流し出すための金属電極である。ドレイン電極４は、例えば、チャネル部５がカーボンナノチューブの場合には、接触抵抗を減らす上でＰｂやＰｔといった金属を用いることが望ましいが、実質的にはＴｉでもかまわず（非特許文献２参照）、その他、ＡｌやＡｕなどの金属材料や低抵抗の半導体材料など良好な導電性を有する材料を用いることができる。
【００３０】
チャネル部５は、ゲート電極７のオン・オフのスイッチングにより、ソース電極３とドレイン電極４との間を流れるキャリアの量が制御される部分である。チャネル部５には、例えば、カーボンナノチューブ、グラフェン、金属ナノワイヤーを用いることができる。チャネル部５は、ソース電極３とドレイン電極４との間の領域における金属パターン２が形成された基板１上に形成されている。
【００３１】
ゲート絶縁膜６は、チャネル部５とゲート電極７との間に形成された絶縁膜である。ゲート絶縁膜６には、例えば、チャネル部５がナノチューブの場合に用いられるＡｌ２Ｏ３を用いることができ（例えば、非特許文献３）、耐湿性を高めるためにＳｉＮを用いることもできる。なお、ゲート絶縁膜６を省略して、チャネル部５とゲート電極７との間に隙間（空隙）を形成した構成としてもよい。
【００３２】
ゲート電極７は、チャネル部５上にゲート絶縁膜６を介して形成された金属電極である。ゲート電極７は、例えば、チャネル部５がカーボンナノチューブの場合には、接触抵抗を減らす上でＰｂやＰｔといった金属を用いることが望ましいが、実質的にはＴｉでもかまわず（非特許文献２参照）、その他、アルミ（Ａｌ）や金（Ａｕ）などの金属材料や低抵抗の半導体材料など良好な導電性を有する材料を用いることができる。
【００３３】
次に、本発明の実施例１に係るトランジスタの動作について説明する。
【００３４】
基板１の表面に周期的な金属パターン２を施すことにより、チャネル部５を流れる電子に周期的なポテンシャル変調を与えることになる。チャネル部５を流れる電子のＦｅｒｍｉ準位付近における波長、あるいはその整数倍に近い周期で、このポテンシャル変調をかけることができれば、チャネル部５を流れる電子のうち、Ｆｅｒｍｉ準位近傍の準位にはバンドギャップができる。一次元シュレディンガー方程式によるシミュレーションによれば、このバンドギャップが０．５ｅＶから．１．１ｅＶの範囲内になるように基板１上の金属パターン２の周期を調整することが可能で、トランジスタ駆動電圧２Ｖ以下を達成する。
【００３５】
図１のトランジスタ構造の基板１においては、金属パターン２ができているので、チャネル部５がカーボンナノチューブの場合、カーボンナノチューブを走る電子の感じるポテンシャルが、金属パターン２の周期で変調を受ける。この金属パターン２の周期がカーボンナノチューブのＦｅｒｍｉ準位における電子の波長（約０．７４ｎｍ）の整数倍に近い値である場合に、そのＦｅｒｍｉ準位付近の電子に大きな摂動を与え、そのため、金属的だったカーボンナノチューブの電子構造に変調が生じ、Ｆｅｒｍｉ準位付近に０．５ｅＶから１．１ｅＶのバンドギャップを生じる。一方、チャネル部５をなすカーボンナノチューブが半導体的であった場合には、Ｆｅｒｍｉ準位近傍の電子の波長は、０．７４ｎｍより長くなるか、あるいは短くなるので、０．７４ｎｍの整数倍の周期を持っている金属パターン２からのポテンシャル変調は受けにくい。つまり、電子の波の周期が、金属パターン２の周期と不整合な関係にあるため、ポテンシャル変調のための相互作用が働かないのである。元来、半導体的ナノチューブのバンドギャップは０．５ｅＶから１．１ｅＶであるので、図１のようなデバイスをつくれば、図１のチャネル部５に用いるナノチューブが金属的であるか、半導体的であるかに関わらずほぼ一定のバンドギャップを有することになり、集積回路を作成した場合のトランジスタ特性のばらつきを抑える効果がある。
【００３６】
ただし、金属的ナノチューブにカイラリティがある場合には、基板１からのポテンシャル変調のかけ方には工夫が必要である。カイラル角に沿った方向にＦｅｒｍｉ準位付近の電子の波が進行するので、そのカイラル角に合わせた方向に基板１のポテンシャル変調をかけなくてはいけない。
【００３７】
図２は、シミュレーションによってバンドギャップを調整した結果、図１よりは違うピッチで基板１の上の金属パターン２を形成した場合の例である。チャネル部５がカイラリティをもったナノチューブの場合には、Ｆｅｒｍｉ準位付近における電子の波が、チャネル方向に完全に平行でないために、金属パターン２の周期も少し斜めに設定されており、この斜めのオフ角はいわゆるカイラル角と同じになる。つまり、図２のように基板１のポテンシャル変調をかける場合、基板１のポテンシャル変調の方向とチャネル方向との間にはズレ角があるが、このズレ角をカイラル角と一致するようにすればよい。
【００３８】
また、ソース電極３とドレイン電極４との間の距離が数ナノメートルオーダーである場合には、基板１の金属パターン２の周期の設定方法が変わる。このような場合には、電極３、４のＦｅｒｍｉ準位の電子の波動関数の染み出しと重なりがチャネル部５のバンドギャップ消失の原因となっている。そこで、基板１の金属パターン２の周期は電極のＦｅｒｍｉ準位の電子の波長の整数倍であるように決定される。したがって、チャネル部５の材料がカーボンナノチューブであっても、そのカイラル角を考えて、パターンの周期をチャネル構造からずらすことは不要である。
【００３９】
ところで、非特許文献４のＦＩＧ．２において、２次元長周期を持つ量子ドットパターンを基板につくり、基板に乗せたグラフェンの電子構造に変調を書ける技術が紹介されている。しかしながら、この技術では、チャネル部分のバンドギャップを変調することはできず、代わりに、Ｆｅｒｍｉ準位にある電子による電気伝導度に異方性をもたせることができるのみである（非特許文献４のＦＩＧ．１、ＦＩＧ．２（ｃ）参照）。また、実施例１では基板１に作成する金属パターン２は長周期の一次元状のパターンであるのに対し、非特許文献４の長周期パターンはドットによる２次元状のパターンであり、作成方法も難しく、実施例１とは異なる。また、電子の電気伝導に異方性をもたせることにも、実施例１に係るトランジスタにとっては意味がない。
【００４０】
また、チャネル部５と基板１との距離であるが、周期的な金属パターン２によるポテンシャル変調を受けるためには、チャネル部５を基板１に直接乗せる構造が望ましい。ただし、基板１と接することでチャネル部５に大きな構造歪を生じることは避けるように、密着度を上げすぎない配慮が必要である。理想的なチャネル部５と基板１との距離は０．５ｎｍ以下であり、接する場合の密着度は、接触することによるチャネル部５の構造歪が５％以下になる程度である。これらの条件は、前述したように基板表面に施す酸化膜の厚さが１０ｎｍ以下であることで設定されている。
【００４１】
また、酸化された金属パターン２からのポテンシャル変調は、チャネル部５と基板１との距離を前述したように近づけることで、十分に起こすことができる。実施例１では、オフ基板に金属ナノワイヤーを作成するという工程を採用しているので、基板１のオフ角を調整することで、チャネル部５へのポテンシャル変調の周期が決定される。従って、基板１と金属パターン２の材料を変えることなく様々な周期を実現できるという利点が得られる。
【００４２】
次に、本発明の実施例１に係るトランジスタの製造方法について図面を用いて説明する。図３〜図５は、本発明の実施例１に係るトランジスタの製造方法を説明するための工程斜視図である。
【００４３】
まず、基板１としてオフ基板を用意する（図３参照）。ここで、オフ基板とは、（１１１）や（００１）などの結晶方位より１０度以内の角度でずれた方位に、表面に対して垂直なベクトルが向いている基板である。基板１は、周期的な表面ステップ１ａを有している（図３（ｂ）参照）。この表面ステップ１ａの周期は、基板１の表面（表面ステップ１ａの側壁面を除く表面）に対して垂直なベクトルと、結晶方位とのずれ角を調節することで任意に設定することができる。図１について説明したように、チャネル部（図１の５）のＦｅｒｍｉ準位の電子の波長の整数倍、あるいは電極（図１の３、４）間の距離がナノメートルオーダーの場合には、金属電極（図１の３、４）のＦｅｒｍｉ準位の電子の波長の整数倍、にと調整し、この結晶方位からのオフ角を設定することで調整可能である。
【００４４】
次に、金属を蒸着することにより、基板１の表面ステップ１ａ上に表面ステップ１ａに沿って金属パターン２を形成する（図４参照）。ここで、オフ基板の結晶表面方位のテラスに対しては吸着しにくいが、表面ステップ１ａには吸着するような基板１と蒸着金属の元素の組み合わせを選ぶとよい。例えば、非特許文献５のＦＩＧ．２では、Ｓｉ（１１１）結晶方位からのオフ基板に銅のナノワイヤーの蒸着の例が記載されている。こうして、図４（ａ）及び（ｂ）のように周期的に並んだ金属パターン２（金属ナノワイヤー）を作成することができる。なお、先に述べた非特許文献４の２次元パターンはこのような技術を用いても作成が容易ではない。なお、図４（ａ）は、図３（ａ）に対応した視野で、図４（ｂ）は図３（ｂ）に対応した視野で描かれている。
【００４５】
次に、金属パターン２が形成された基板１の表面を熱酸化する。熱酸化は、先に述べた非特許文献１の方法で行うことができる。この際、金属パターン２の表面も酸化されるが、非特許文献１のように酸化温度が８００度程度であれば、金属パターン２が酸化によってエッチングされてしまうことはない。
【００４６】
次に、基板１上にソース電極３及びドレイン電極４を形成する（図５（ａ）参照）。ここで、ソース電極３及びドレイン電極４は、例えば、基板１上に、ソース電極３及びドレイン電極４を形成する位置に開口部を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてＴｉを蒸着し、その後、当該レジストを除去することにより形成することができる。
【００４７】
次に、ソース電極３とドレイン電極４との間の領域における基板１を含むソース電極３及びドレイン電極４上にチャネル部５を形成する（図５（ｂ）参照）。チャネル部５は、例えば、ソース電極３、及びドレイン電極４を含む基板１上に、チャネル部５を形成する位置（ソース電極３、ドレイン電極４、及び基板１に通ずる領域）に開口部を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてカーボンナノチューブを蒸着（ＣＶＤ（Chemical Vapor Deposition）等）し、その後、当該レジストを除去することにより形成することができる。
【００４８】
最後に、チャネル部５上の所定の位置（中央付近）にゲート絶縁膜６を介してゲート電極７を形成する（図１参照）。ここで、ゲート絶縁膜６は、例えば、ソース電極３、ドレイン電極４、及びチャネル部５を含む基板１上に、ゲート絶縁膜６を形成する位置（チャネル部５に通ずる領域）に開口部を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてＡｌ２Ｏ３を蒸着（スパッタ、気相成長や塗布などでも可）し、その後、当該レジストを除去することにより形成することができる。また、ゲート電極７は、例えば、ソース電極３、ドレイン電極４、チャネル部５、及びゲート絶縁膜６を含む基板１上に、ゲート電極７を形成する位置（ゲート絶縁膜６に通ずる領域）に開口部を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてＴｉを蒸着し、その後、当該レジストを除去することにより形成することができる。以上により、図１のトランジスタの構造が得られる。
【００４９】
実施例１によれば、以下のような効果を奏する。
【００５０】
第１の効果は、基板１上に金属パターン２を形成することにより基板１に周期的なポテンシャル変調を与えることで、チャネル部５のバンドギャップが有限になり、オフ電流を低くすることができることである。特に、チャネル長がナノメートルオーダーの場合には、電極３、４のＦｅｒｍｉ準位の電子の波長の整数倍の周期の変調を与えるだけで、チャネル部５にバンドギャップを与えることができる。
【００５１】
第２の効果は、チャネル部５がカーボンナノチューブである場合、ポテンシャル周期をナノチューブのＦｅｒｍｉ準位における電子の波長の整数倍とすることで、チャネル部５にバンドギャップを与え、チャネル部５が半導体ナノチューブである場合には周期不整合によりなんの影響も与えないことである。これによって、チャネル部５に使用するナノチューブのカイラリティに依存することなく、常に０．５ｅＶから１．１ｅＶの範囲内にバンドギャップを与えることができる。
【００５２】
第３の効果は、チャネル部５を構成する金属ナノチューブにカイラリティがある場合でも、第２の効果で説明したポテンシャル変調を、チャネル方向よりカイラル角だけずらした方向に行えばよいことである。
【００５３】
第４の効果は、チャネル部５にカーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーを用いることで、キャリア移動度を高く、かつ、動作のための印加電圧を低くすることができることである。
【００５４】
以上により、実施例１によれば、低消費電力にて、情報処理量、速度の速い高集積回路を実現することができる。
【産業上の利用可能性】
【００５５】
本発明の活用例として、高速ディスプレイの高解像度画素駆動素子、データ通信や演算に使用されるトランジスタが挙げられる。
【符号の説明】
【００５６】
１  基板（オフ基板）
１ａ  表面ステップ
２  金属パターン（導体パターン）
３  ソース電極
４  ドレイン電極
５  チャネル部
６  ゲート絶縁膜
７  ゲート電極
【図１】
2011159820.tif 000003
【図２】
2011159820.tif 000004
【図３】
2011159820.tif 000005
【図４】
2011159820.tif 000006
【図５】
2011159820.tif 000007