(57)【要約】【課題】電源周波数が変化した場合にも、ＰＡＭ波形の出力タイミングがゼロクロス点から大きくずれてしまうことを防止できる電源供給回路を提供する。【解決手段】ゼロクロス検出部（5a）の検出点に基づき、今回の電源周期ｔｓと、前回までの所定回の電源周期の平均値ｔｓａとを導出し、今回の電源周期ｔｓと前回までの電源周期ｔｓａとの差に基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを変更するための補正値を算出する算出部（6a）と、算出部（6a）で算出された補正値に基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを変更させる出力タイミング変更部（6c）と、出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス検出部（5a）の検出点に対して、所定間隔以上ずれないように、出力タイミングの補正範囲を制限する制限部（6d）とを備える。【選択図】図２
2011097765.tif 000002
【特許請求の範囲】
【請求項１】
交流電源に接続され、交流電流を整流する整流回路（12）と、ＯＮされて該整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記整流回路（12）の入力電圧のゼロクロス点を導出するために該整流回路（12）の入力電圧が所定の電圧値以上になる点を検出するゼロクロス検出部（5a）と、上記整流回路（12）の入力電流の波形が正弦波になるように上記スイッチング素子（S）をスイッチングさせる複数のパルス信号を上記ゼロクロス検出部（5a）の検出時から所定の出力タイミングで出力するＰＡＭ波形出力部（5c）とを備えた電源供給回路であって、
上記ゼロクロス検出部（5a）の検出点に基づき、今回の電源周期ｔｓと、前回までの所定回の電源周期の平均値ｔｓａとを導出し、今回の電源周期ｔｓと前回までの電源周期の平均値ｔｓａとの差に基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを変更するための補正値を算出する算出部（6a）と、
上記算出部（6a）で算出された補正値に基づいて、上記ＰＡＭ波形出力部（5c）の出力タイミングを変更させる出力タイミング変更部（6c）と、
上記出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス検出部（5a）の検出点に対して、所定間隔以上ずれないように、出力タイミングの補正範囲を制限する制限部（6d）とを備えていることを特徴とする電源供給回路。
【請求項２】
請求項１において、
上記制限部（6d）は、上記出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、所定の上限値よりも遅くなる場合に、該出力タイミングを該上限値に保持し、上記出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、所定の下限値よりも早くなる場合に、該出力タイミングを上記下限値に保持するように構成されていることを特徴とする電源供給回路。
【請求項３】
請求項１又は２において、
所定の補正係数が設定される補正係数設定部（6b）を備え、
上記算出部（6a）は、今回の電源周期ｔｓと前回までの電源周期の平均値ｔｓａとの差に基づいて、上記補正係数設定部（6b）に設定された補正係数を乗じた値を、上記補正値として算出することを特徴とする電源供給回路。
【請求項４】
請求項１乃至３のいずれか１つにおいて、
上記整流回路は、ダイオードブリッジ回路（12）であり、
互いに直列接続された２つのコンデンサ（C1,C2）が上記ダイオードブリッジ回路（12）の出力側に設けられ、該ダイオードブリッジ回路（12）の入力側と上記２つのコンデンサ（C1,C2）の中点とが上記スイッチング素子（S）を介して接続されて、倍電圧整流するように構成されていることを特徴とする電源供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給回路に関し、特に、ＰＡＭ制御の高精度化に係るものである。
【背景技術】
【０００２】
従来より、交流電力を整流回路によって直流電力に変換する電源装置（電源供給回路）が知られている。この種の電源装置では、高調波電流が生じやすく、電源効率が低下するという問題があった。そこで、いわゆるＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御によって高調波電流を抑制するようにした電源装置が例えば特許文献１に開示されている。
【０００３】
具体的に、特許文献１の電源装置は、ダイオードブリッジ回路の整流回路と、平滑回路とを備えている。平滑回路は、直列接続された２つのコンデンサと、該２つのコンデンサに並列に接続された１つのコンデンサとで成り、整流回路との間で倍電圧整流するように構成されている。また、この電源装置は、整流回路の出力端子に設けられ、ＯＮされることで整流回路の出力電力を短絡させるスイッチング素子を備えている。
【０００４】
そして、この電源装置では、ＰＡＭ制御が行われる。具体的に、この電源装置では、入力電圧が所定の基準電圧を上回るタイミングを基点にゼロクロス点が検出される。そして、このゼロクロス点を基点に所定のタイミングでＰＡＭ波形が出力される。このようにして出力されるＰＡＭ波形のＯＮ／ＯＦＦのタイミングに同期して、整流回路のスイッチング素子がスイッチングされる。これにより、入力電流の波形が正弦波に近づいていき、高調波電流が抑制される。
【０００５】
また、同文献の電源装置では、入力電圧に歪みやチャタリングに起因してゼロクロス点を正確に検出できなかった際、ＰＡＭ波形の出力タイミングを補正するようにしている。具体的に、この電源装置では、前回のゼロクロス点の検出時点と、今回のゼロクロス点の検出時点との間の検出間隔が、電源周期ｔｓとして時々刻々と算出される。そして、電源装置では、今回の電源周期ｔｓと過去の所定回数の電源周期ｔｓａとの平均値との差に基づいて、ＰＡＭ波形の出力タイミングが変更される。
【０００６】
より詳細には、例えば入力電圧の歪みに起因して、本来のゼロクロス点よりも早いタイミングでゼロクロス点が検出されてしまったとする。この場合、仮に誤って検出されたゼロクロス点を基点として、ＰＡＭ波形が出力されると、スイッチング素子のタイミングも早くなってしまい、高調波電流を確実に抑制することができないという問題が生じてしまう。そこで、この電源装置では、今回の電源周期ｔｓと、過去の平均の電源周期ｔｓａとの差Δｔ（＝ｔｓ−ｔｓａ）を算出し、このΔｔのタイミングだけ、ＰＡＭ波形の出力タイミングをゼロクロス点に対してずらすようにしている。
【０００７】
例えば入力電流に歪みが生じてゼロクロス点が早めに検出された場合、今回の電源周期ｔｓも比較的短くなり、Δｔがマイナスの値となる。この場合、誤って検出されたゼロクロス点よりも上記のΔｔの分だけＰＡＭ波形の出力タイミングが遅れて出力される。その結果、ゼロクロス点を誤って早めに検出された場合にも、ＰＡＭ波形を適正に出力することができる。以上のようにし、特許文献１の電源装置では、入力電圧の歪みやチャタリングに起因して、ＰＡＭ波形の出力タイミングがずれてしまうことを抑制している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２５３１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上述した特許文献１に開示の電源供給回路が適用される電源の周波数は、必ずしも一定とは限らない。例えば発電機を電源とする場合、発電機のモータの回転数に応じて、電源周波数も変動してしまう。このようにして、電源周波数が変動してしまう条件下において、特許文献１に開示の電源供給回路を適用すると、ＰＡＭ波形の出力タイミングがかえって損なわれてしまう、という問題が生じる。
【００１０】
具体的には、上記のようなＰＡＭ制御を行う電源装置において、電源の電源周波数が高くなったとする。この場合、電源周波数の高速化に起因してゼロクロス点も早めに検出され、上述のようにして算出される電源周期ｔｓも短くなる。これに伴い、今回の電源周期ｔｓと、過去の平均の電源周期ｔｓａとの差Δｔ（＝ｔｓ−ｔｓａ）がマイナスの値となり、このΔｔのタイミングだけＰＡＭ波形の出力タイミングが遅れてしまう。ところが、この例では、入力電圧の歪みやチャタリングに起因してゼロクロス点が誤って検出されたわけではなく、電源周波数が変動したことに起因してゼロクロス点の検出が早まったに過ぎない。このため、このような電源周波数の変化に起因してＰＡＭ波形の出力タイミングが補正されてしまうと、ＰＡＭ波形の出力タイミングと本来のゼロクロス点とのずれが、かえって大きくなってしまい、ＰＡＭ波形を適正に出力することができないという問題が生じる。
【００１１】
本発明は、斯かる点に鑑みてなされたものであり、その目的は、電源周波数が変化した場合にも、ＰＡＭ波形の出力タイミングがゼロクロス点から大きくずれてしまうことを防止できる電源供給回路を提供することである。
【課題を解決するための手段】
【００１２】
第１の発明は、交流電源に接続され、交流電流を整流する整流回路（12）と、ＯＮされて該整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記整流回路（12）の入力電圧のゼロクロス点を導出するために該整流回路（12）の入力電圧が所定の電圧値以上になる点を検出するゼロクロス検出部（5a）と、上記整流回路（12）の入力電流の波形が正弦波になるように上記スイッチング素子（S）をスイッチングさせる複数のパルス信号を上記ゼロクロス検出部（5a）の検出時から所定の出力タイミングで出力するＰＡＭ波形出力部（5c）とを備えた電源供給回路を対象とする。そして、この電源供給回路は、上記ゼロクロス検出部（5a）の検出点に基づき、今回の電源周期ｔｓと、前回までの所定回の電源周期の平均値ｔｓａとを導出し、今回の電源周期ｔｓと前回までの電源周期の平均値ｔｓａとの差に基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを変更するための補正値を算出する算出部（6a）と、該算出部（6a）で算出された補正値に基づいて、上記ＰＡＭ波形出力部（5c）の出力タイミングを変更させる出力タイミング変更部（6c）と、該出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス検出部（5a）の検出点に対して、所定間隔以上ずれないように、出力タイミングの補正範囲を制限する制限部（6d）とを備えていることを特徴とする。
【００１３】
第１の発明では、整流回路（12）の入力電圧のゼロクロス点を導出するために、ゼロクロス検出部（5a）が、入力電圧が所定の電圧値以上になる点を検出する。つまり、ゼロクロス検出部（5a）の検出点（入力電圧が所定の電圧以上になった点）は、ゼロクロス点の基準となるものである。
【００１４】
ＰＡＭ波形出力部（5c）は、この検出点に同期するように、ＰＡＭ波形を所定のタイミングで出力する。これにより、ゼロクロス点を基準として、整流回路（12）のスイッチング素子（S）がスイッチングされ、入力電流の波形が正弦波に近づいていく。
【００１５】
本発明では、ゼロクロス検出部（5a）の検出点に基づき、電源周期ｔｓが検出される。具体的に、算出部（6a）は、今回の電源周期ｔｓと、前回までの所定回数の電源周期の平均値ｔｓａとを導出する。そして、算出部（6a）は、今回の電源周期ｔｓと、前回までの電源周期の平均値ｔｓａとの差を算出し、この差に基づいて補正値を算出する。
【００１６】
ここで、例えば整流回路（12）の入力電圧に歪みが生じ、入力電圧が所定の電圧値以上になるタイミングが早まったとする。この場合、ゼロクロス検出部（5a）で検出されたゼロクロス点のタイミングは、本来のゼロクロス点のタイミングよりも早くなる。従って、この場合、出力タイミング変更部（6c）は、上記算出部（6a）で算出される補正値に基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを遅延させる。その結果、例えばチャタリング等に起因して、ゼロクロス点が早く検出された場合にも、本来のゼロクロス点に近いタイミングでＰＡＭ波形を出力できる。
【００１７】
一方、この電源供給回路が、発電機等の交流電源に適用された場合、電源の周波数が変動し易くなる。ここで、例えば電源の周波数が急激に高速化されたとする。このような場合には、ゼロクロス検出部（5a）によって正確に検出点（実質的にはゼロクロス点）が検出されているにも拘わらず、今回の電源周期ｔｓが、前回までの平均電源周期ｔｓａよりも短くなってしまう。このため、このようにして、上記と同様の補正が行われてしまうと、適正なゼロクロス点に対して、ＰＡＭ波形出力部（5c）の出力タイミングが遅延されてしまう。そして、このような補正が連続して行われてしまうと、ゼロクロス点とＰＡＭ波形の出力タイミングとがますますずれてしまう。
【００１８】
そこで、本発明の電源供給回路では、制限部（6d）がＰＡＭ波形出力部（5c）の出力タイミングの補正範囲を、ゼロクロス検出部（5a）の検出点に対して所定間隔以上ずれないように制限する。これにより、電源周波数の変動の影響により、算出部（6a）で算出された補正値が大きくなった場合にも、補正後の出力タイミングが、適正なゼロクロス点から大きく外れてしまうことを防止できる。
【００１９】
第２の発明は、第１の発明において、上記制限部（6d）は、上記出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、所定の上限値よりも遅くなる場合に、該出力タイミングを該上限値に保持し、上記出力タイミング変更部（6c）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、所定の下限値よりも早くなる場合に、該出力タイミングを上記下限値に保持するように構成されていることを特徴とする。
【００２０】
第２の発明の電源供給回路には、ＰＡＭ波形出力部（5c）の出力タイミングの遅延時間の上限値と、この出力タイミングを早める時間の下限値とが設定される。例えば電源周波数の変動に起因してＰＡＭ波形の出力タイミングが遅延される補正が行われるとする。この補正に伴うＰＡＭ波形の出力タイミングが、上限値よりも遅くなる（上限値を越える）場合、制限部（6d）は、ＰＡＭ波形の出力タイミングを上限値に保持する。逆に、電源周波数の変動に起因してＰＡＭ波形の出力タイミングが早くなる補正が行われるとする。この補正に伴うＰＡＭ波形の出力タイミングが、下限値よりも早くなる（下限値を超える）場合、制限部（6d）は、ＰＡＭ波形の出力タイミングを下限値に保持する。以上のように、本発明では、ＰＡＭ波形の出力タイミングが、ゼロクロス検出部（）の検出点を挟んで上限値と下限値との範囲内に納まる。
【００２１】
第３の発明は、第１又は第２の発明において、所定の補正係数が設定される補正係数設定部（6b）を備え、上記算出部（6a）は、今回の電源周期ｔｓと前回までの電源周期の平均値ｔｓａとの差に基づいて、上記補正係数設定部（6b）に設定された補正係数を乗じた値を、上記補正値として算出することを特徴とする。
【００２２】
第３の発明では、算出部（6a）で算出される時間差（今回の電源周囲ｔｓと前回までの電源周期の平均値ｔｓａとの差）に所定の補正係数が乗じられることで、ＰＡＭ波形の出力タイミングを変更するための補正値が求められる。ここで、この補正係数は、補正係数設定部（6b）において適宜変更可能となっている。この補正係数を大きめに設定する、入力電圧の歪みやチャタリングが生じても、比較的早い応答性を持ってＰＡＭ波形の出力タイミングを本来のゼロクロス点に近づけることができる。また、この補正係数を小さめに設定すると、電源周波数の変動が生じた際に、本来のゼロクロス点からＰＡＭ波形の出力タイミングが遠ざかってしまうのを防止できる。
【００２３】
第４の発明は、第１乃至第３のいずれか１つの発明において、上記整流回路は、ダイオードブリッジ回路（12）であり、互いに直列接続された２つのコンデンサ（C1,C2）が上記ダイオードブリッジ回路（12）の出力側に設けられ、該ダイオードブリッジ回路（12）の入力側と上記２つのコンデンサ（C1,C2）の中点とが上記スイッチング素子（S）を介して接続されて、倍電圧整流するように構成されていることを特徴とする。
【００２４】
第４の発明の電源供給回路では、倍電圧整流を行う回路が構成される。つまり、本発明の電源供給回路は、スイッチング素子（S）がＯＮされると、倍電圧整流回路に切り換わり、スイッチング素子（S）がＯＦＦされると、全波整流回路に切り換わるように構成されている。
【発明の効果】
【００２５】
第１の発明では、電源電圧の歪みやチャタリングによってゼロクロス検出部（5a）の検出点がずれてしまった場合にも、そのずれ量に対応するようにＰＡＭ波形出力部（5c）のＰＡＭ波形の出力タイミングを補正するようにしている。このため、電源電圧の歪みやチャタリングが生じても、ＰＡＭ波形を適正に出力することができ、高調波電流を抑制できる。また、このような補正行う際、電源周波数の変動に起因して、本来のゼロクロス点からＰＡＭ波形の出力タイミングが大きくずれようとすると、制限部（6d）が、このようなずれを所定範囲内に制限する。即ち、本発明では、電源周波数の変動に起因して、ＰＡＭ波形の出力タイミングが如何に補正されようとも、この出力タイミングは、ゼロクロス点を挟んだ所定範囲内となる。従って、電源周波数が比較的大きく変動し易い発電機等に、本発明の電源供給回路を適用した場合にも、ＰＡＭ波形の出力タイミングがゼロクロス点に対して大きくずれてしまうのを回避できる。その結果、このような電源周波数の変動が大きな交流電源に対しても、高調波の抑制効果を得ることができ、過電流や過電圧に起因して電源供給回路が停止してしまうことも未然に回避できる。
【００２６】
第２の発明は、ＰＡＭ波形の出力タイミングを所定の上限値と所定の下限値との間の範囲内に確実に納めることができる。また、交流電源の仕様に応じて、上限値と下限値とを適宜変更することができ、
また、第３の発明によれば、補正係数設定部（6b）に設定された補正係数を変更することで、ＰＡＭ波形の出力タイミングを補正するための補正値の大小を適宜変更することができる。これにより、例えば補正値を比較的大きくすることで、電源電圧の歪みやチャタリングに対して、比較的早い応答性をもって、ＰＡＭ波形の出力タイミングを適正に補正することができる。また、この補正値を比較的小さくすることで、発電機等の電源周波数の変動に対して、ＰＡＭ波形の出力タイミングがゼロクロス点から遠ざかってしまうことを抑制できる。
【図面の簡単な説明】
【００２７】
【図１】実施形態に係る電源供給回路の全体構成を示す配線系統図である。
【図２】入力電圧とゼロクロス信号との関係を示す波形図である。
【図３】タイマーに対するＰＡＭ波形の出力状態を示す波形図である。
【図４】ＰＡＭ波形の出力タイミングを説明するための波形図である。
【図５】ゼロクロスずれ補正部のブロック図である。
【図６】電圧の歪み発生時における補正処理を示す波形図である。
【図７】電源の周波数の高速時における補正処理を示す波形図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２９】
図１に示すように、本実施形態の電源供給回路（10）は、コンバータ回路（11）と、インバータ回路（14）と、マイコン（15）とを備えている。
【００３０】
−コンバータ回路の構成−
上記電源供給回路（10）は、交流をコンバータ回路（11）によって整流し、その直流をインバータ回路（14）によって三相交流に変換して電動機（30）へ供給するものである。この電動機（30）は、空調機の冷媒回路に設けられる圧縮機を駆動するものである。空調機の冷媒回路は、図示しないが、圧縮機と凝縮器と膨張機構と蒸発器が閉回路に接続され、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。そして、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。
【００３１】
上記コンバータ回路（11）は、交流電源（20）に接続され、交流を整流する。本実施形態では、この交流電源（20）が発電機によって構成されている。また、この交流電源（20）の標準的な使用条件における電源周波数は、約５０Ｈｚとなっている。コンバータ回路（11）は、リアクトル（L）を備えると共に、ダイオードブリッジ回路（12）および平滑回路（13）を備えている。
【００３２】
上記ダイオードブリッジ回路（12）は、交流電源（20）に接続され、４つのダイオード（D1〜D4）がブリッジ結線された回路である。つまり、このダイオードブリッジ回路（12）は、交流電流を整流するものであり、本発明に係る整流回路を構成している。
【００３３】
上記平滑回路（13）は、ダイオードブリッジ回路（12）の出力側に設けられている。この平滑回路（13）は、互いに直列に接続された２つのコンデンサ（C1,C2）と、その２つのコンデンサ（C1,C2）に並列に接続された１つのコンデンサ（C3）とで構成されている。直列接続された２つのコンデンサ（C1,C2）は、ダイオードブリッジ回路（12）の出力電圧（Vo）を分圧し、入力電圧（Vi）が低くても電流（IL）が流れるようにする。並列接続されたコンデンサ（C3）は、ダイオードブリッジ回路（12）によって整流された出力電圧（Vo）を平滑するものである。
【００３４】
上記リアクトル（L）は、交流電源（20）の一方の電極とダイオードブリッジ回路（12）との間に接続されている。
【００３５】
また、上記コンバータ回路（11）には、双方向にＯＮ−ＯＦＦ可能なスイッチング素子（S）が設けられている。このスイッチング素子（S）は、ダイオードブリッジ回路（12）における入力側と、直列接続された２つのコンデンサ（C3）の中点との間に接続されている。つまり、本実施形態のコンバータ回路（11）は、スイッチング素子（S）がＯＮされると、倍電圧整流回路に切り換わり、スイッチング素子（S）がＯＦＦされると、全波整流回路に切り換わるように構成されている。
【００３６】
上記インバータ回路（14）は、コンデンサ（C3）の直流電圧を三相交流電圧に変換し、電動機（30）へ供給するように構成されている。なお、このインバータ回路（14）は、図示しないが、例えば６つのスイッチング素子が三相ブリッジ状に結線された一般的な構成となっている。
【００３７】
−マイコンの構成−
上記マイコン（15）は、インバータ回路（14）のスイッチング制御の他に、コンバータ回路（11）のＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御を行うものであり、ＰＡＭ制御部を構成している。このマイコン（15）は、ゼロクロス検出部（5a）と、タイマー部（5b）と、ＰＡＭ波形出力部（5c）と、ゼロクロスずれ補正部（6）とを備えている。
【００３８】
また、本実施形態の電源供給回路（10）には、ダイオードブリッジ回路（12）の入力電圧（Vi）、即ち電源電圧（Vi）を検出する電圧検出回路（16）が設けられている。さらに、電源供給回路（10）には、ダイオードブリッジ回路（12）の入力電流（IL）を検出する電流検出回路（17）が設けられている。
【００３９】
上記ゼロクロス検出部（5a）は、図２に示すように、電圧検出回路（16）によって検出された電源電圧（Vi）に応じてゼロクロス信号（ＯＮ−ＯＦＦ信号）を出力するように構成されている。具体的に、ゼロクロス検出部（5a）は、基準電圧（Ｖstd）を境界として、ＯＮ信号とＯＦＦ信号とを出力する。具体的に、ゼロクロス検出部（5a）は、基準電圧（Ｖstd）よりも高い電源電圧（Vi）が基準電圧（Ｖstd）を下回ると、ＯＮ信号を出力する。また、ゼロクロス検出部（5a）は、基準電圧（Ｖstd）よりも低い電源電圧（Vi）が基準電圧（Ｖstd）を上回ると、ＯＦＦ信号を出力する。
【００４０】
また、上記ゼロクロス検出部（5a）は、電源電圧の周期毎にゼロクロス点Ｐの位置を算出（推定）するように構成されている。このゼロクロス検出部（5a）は、上記ゼロクロス信号（ＯＮ信号）の立ち下がり位置から時間ｔｚｗａｖが経過した時点を、ゼロクロス点Ｐとして検出する。
【００４１】
具体的に、上記ゼロクロス検出部（5a）は、電源電圧の周期毎に、「ゼロクロスＯＦＦ幅ｔｚ」と「ゼロクロスＯＮ幅ｔｚｈ」とを算出する。なお、「ゼロクロスＯＦＦ幅ｔｚ」は、ゼロクロス信号のＬレベル（ＯＦＦ）の幅である。また、「ゼロクロスＯＮ幅ｔｚｈ」は、ゼロクロス信号のＨレベル（ＯＮ）の幅である。更に、ゼロクロス検出部（5a）は、「電源周期ｔｓ」を算出する。ここで、「電源周期ｔｓ」は、ゼロクロス信号の立ち上がり位置から次の立ち上がり位置までの時間（即ち、「ゼロクロスＯＦＦ幅ｔｚ」＋「ゼロクロスＯＮ幅ｔｚｈ」）である。
【００４２】
次いで、ゼロクロス検出部（5a）は、周期毎の「ゼロクロス幅ｔｚ」及び「電源周期ｔｓ」からそれぞれ「平均ゼロクロス幅ｔｚａ」及び「平均電源周期ｔｓａ」を算出する。ここで、「平均ゼロクロス幅ｔｚａ」は、前回までの所定周期毎（例えば過去の４周期毎）の「ゼロクロス幅ｔｚ」の平均である。また、「平均電源周期ｔｓａ」は、前回までの所定周期毎（例えば過去の４周期毎）の「電源周期ｔｓ」の平均である。そして、ゼロクロス検出部（5a）は、以下の式１より、ゼロクロス点Ｐの位置ｔｚｗａｖを算出する。
【００４３】
ｔｚｗａｖ＝（ｔｚａ／２）−（ｔｓａ／４）    ・・・式１
以上のようにして、ゼロクロス検出部（5a）は、ゼロクロス信号の立ち上がり位置から時間ｔｚｗａｖが経過した時点をゼロクロス点Ｐとして推定する。
【００４４】
タイマー部（5b）は、図３に示すように、ゼロクロス検出部（5a）の立ち下がり位置から、次のゼロクロス検出部（5a）の立ち下がり位置に至るまでカウントを行う。即ち、タイマー部（5b）は、ゼロクロス検出部（5a）の立ち下がり位置が検出されると、初期値「ゼロ」からカウントを開始する。そして、タイマー部（5b）は、次のゼロクロス検出部（5a）の立ち下がり位置が検出されると、カウントをリセットし、再び「ゼロ」からカウントを開始する。
【００４５】
ＰＡＭ波形出力部（5c）は、図３及び図４に示すように、スイッチング素子（S）をスイッチングするためのＯＮ−ＯＦＦパルス（ＰＡＭ波形）を出力するものである。ＰＡＭ波形出力部（5c）は、入力電流の波形が入力電圧と同じ正弦波形になる（近似）するように、パルス信号（ＯＮ−ＯＦＦパルス）を出力する。具体的に、ＰＡＭ波形出力部（5c）は、ゼロクロス検出部（5a）の立ち下がり位置の検出毎に、タイマー部（5b）のカウントを用いて、所定のタイミング（出力タイミング）でパルス信号を出力する。つまり、ゼロクロス点Ｐを基準に目標のＰＡＭ波形が生成されるように、ゼロクロス信号の立ち下がり位置から所定のタイミングでパルス信号が出力される。
【００４６】
上記ＰＡＭ波形出力部（5c）は、電源電圧のゼロクロス点毎に、５つのパルスから成るパルス群が生成されるようにパルス信号を出力する。このパルス群は、中央のパルス１（ＯＮパルス）が他の４つのパルス２〜５に比べて幅広に形成され、そのパルス１を基準に対称形になっている。そして、このパルス群は、図３に示す時間ｔｗ１〜ｔｗ５が固定されている。つまり、本実施形態では、パルス幅が固定されている。
【００４７】
また、上記ＰＡＭ波形出力部（5c）は、中央のパルス１が常にゼロクロス点Ｐを跨って生成されるようにパルス信号を出力する。そして、ＰＡＭ波形出力部（5c）は、立ち下がり位置が検出されると、まず最初にＯＦＦパルスを出力し、その後ＯＮパルスおよびＯＦＦパルスを交互に出力するように出力タイミングが設定されている。このように、本実施形態では、電源電圧の半周期の間に複数のパルス（ＯＮパルス）が生成される、いわゆるマルチパルス制御が行われる。
【００４８】
ゼロクロスずれ補正部（6）は、ＰＡＭ波形出力部（5c）によるＯＮ−ＯＦＦパルスの出力タイミングを補正するためのものである。図５に示すように、ゼロクロスずれ補正部（6）は、算出部（6a）と、補正係数設定部（6b）と、出力タイミング変更部（6c）と、制限部（6d）と、上限設定部（6e）と、下限設定部（6f）とを備えている。
【００４９】
算出部（6a）は、上述した「電源周期」のうち今回の「電源周期ｔｓ」（以下、現在電源周期という）と、前回までの所定回の「電源周期」の平均値ｔｓａ（過去平均電源周期ｔｓａという）との差Δｔを算出する（式２を参照）。なお、このΔｔは、入力電源の１周期毎にそれぞれ算出される。また、過去平均電源平均値ｔｓａとしては、例えば過去の４回の電源周期の移動平均値が用いられる。
【００５０】
Δｔ＝ｔｓａ−ｔｓ    ・・・式２
補正係数設定部（6b）には、補正係数αが設定される。この補正係数αは、算出部（6a）で算出されたΔｔに乗じられる値である。つまり、算出部（6a）は、上記の時間差Δｔに補正係数α／１００を乗じることで、ＰＡＭ波形出力部（5c）の出力タイミングを変更するための補正値Δｔａを算出する（式３を参照）。なお、補正係数設定部（6b）では、補正係数αとして所定の値が任意に設定可能となっている。なお、本実施形態では、この補正係数αとして９０が設定されている。
【００５１】
Δｔａ＝Δｔ×α／１００      ・・・式３
出力タイミング変更部（6c）は、以上のようにして算出された補正値Δｔａに基づいて、ＰＡＭ波形出力部（5c）の出力タイミングを変更するものである（ＰＡＭ波形の出力タイミングの補正についての詳細は後述する）。
【００５２】
制限部（6d）は、上記出力タイミング変更部（6d）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス信号の立ち下がり位置に対して、所定間隔以上ずれないように、出力タイミングの補正範囲を制限するものである。
【００５３】
具体的に、上限設定部（6e）には、図２及び図３に示す上限値Ｍａｘが設定されている。この上限値Ｍａｘは、出力タイミング変更部（6d）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス点に対して遅延される場合に、この遅延時間を制限するための制限値である。即ち、制限部（6d）は、ＰＡＭ波形出力部（5c）の出力タイミングが、上記ゼロクロス検出部（5a）で検出される立ち上がり位置に対して、上限値Ｍａｘよりも遅くなる場合に、この出力タイミングを上限値Ｍａｘに保持する。なお、本実施形態では、この上限値Ｍａｘが、１．２ｍｓに設定されている。
【００５４】
下限設定部（6f）には、図２及び図３に示す下限値Ｍｉｎが設定されている。この下限値Ｍｉｎは、出力タイミング変更部（6d）で変更されるＰＡＭ波形出力部（5c）の出力タイミングが、ゼロクロス信号の立ち下がり位置に対して、下限値Ｍｉｎよりも早くなる場合に、この出力タイミングを下限値Ｍｉｎに保持する。なお、本実施形態では、この下限値Ｍｉｎが、−１．２ｍｓに設定されている。即ち、本実施形態では、出力タイミング変更部（6d）で変更されるＰＡＭ波形の出力タイミングの補正範囲が、ゼロクロス信号の立ち上がり位置を挟んで−１．２ｍｓ〜１．２ｍｓの範囲内（Ｍｉｎ〜ＭＡｘの範囲内）に制限されている。
【００５５】
−ＰＡＭ波形の出力動作−
次に、具体的なＰＡＭ波形の出力動作について、図３、図４、及び図６に基づいて詳細に説明する。
【００５６】
先ず、電源電圧が正常である通常時の出力動作について説明する。図３に示すように、ゼロクロス検出部（5a）によってゼロクロス信号の立ち下がり位置が検出されると、タイマー部（5b）において初期値「ゼロ」からカウントがスタートする。そうすると、ＰＡＭ波形出力部（5c）によって、パルス信号が所定のタイミングで出力される。
【００５７】
具体的には、図４に示すように、先ず、タイマー部（5b）のカウントが「ｔ１」になると、ＯＦＦパルスが出力される。続いて、タイマー部（5b）のカウントが「ｔ２」、「ｔ３」、・・・「ｔ１８」、「ｔ１９」になる毎に、ＯＮパルスとＯＦＦパルスが交互に出力される。これにより、入力電圧の１周期分のＰＡＭ波形が出力されることになる。ここで、上記のカウント値ｔ１，ｔ２，・・・ｔ１８，ｔ１９は、ゼロクロス点Ｐを基準に目標のＰＡＭ波形が出力されるように、ゼロクロス検出部（5a）で算出されたゼロクロス位置ｔｚｗａｖを考慮して設定されている。続いて、次のゼロクロス信号の立ち下がり位置が検出されると、タイマー部（5b）においてカウントがリセットされ再び初期値「ゼロ」からスタートする。そうすると、上述したカウント値でパルス信号が出力される。このように、電源電圧のゼロクロス点Ｐを基準に目標のＰＡＭ波形を生成することができる。したがって、入力電流の波形を正弦波に近似することができ、高調波電流を抑制することができる。
【００５８】
〈ＰＡＭ波形の出力タイミングの補正について〉
次に、電源電圧の歪みやチャタリングの影響により、ゼロクロス検出部（5a）によってゼロクロス点（即ち、ゼロクロス信号の立ち下がり位置）が誤って検出された場合における、ＰＡＭ波形の出力タイミングの補正動作について、図６を参照しながら説明する。なお、図６は、電源電圧に歪みが生じた場合の一例である。
【００５９】
電源電圧に歪みが生じて電圧値が通常時よりも早めに基準値以上になると、通常時と比較してゼロクロス信号の立ち下がり位置が左側にずれることになる。仮に、このように誤って検出された立ち下がり位置を基準にタイマー部（5b）がカウントを開始し、ＰＡＭ波形出力部（5c）からパルス信号が出力されると、本来のゼロクロス点に対して適正なタイミングでＰＡＭ波形を出力できない。従って、所望とする高調波抑制の効果を得ることができなくなる。
【００６０】
そこで、本実施形態では、このような不具合を解消すべく、ゼロクロスずれ補正部（6）によってＰＡＭ波形の出力タイミングを補正している。具体的に、算出部（6a）は、電源電圧の周期毎に、前回の立ち下がり位置から今回の立ち下がり位置までの時間（即ち、電源周期ｔｓ）を算出する。そして、算出部（6a）は、今回の電源周期ｔｓと、過去の４回の電源周期の平均値ｔｓａとの差Δｔを、上記の式２により算出する。
【００６１】
図６に示す例においては、式２のｔｓとして、ｔｓ１が代入される。ここで、ｔｓ１は、通常時のｔｓよりも小さいため、上記Δｔがプラスの所定値となる。更に、式３に示すように、このプラスのΔｔに補正係数αが乗じられてΔｔａが算出される。出力タイミング変更部（6d）は、タイマー部（5b）のカウントの開始のタイミングを、通常のタイミング（即ち、ゼロクロス信号の立ち下がり位置のタイミング）よりも遅らせる。その結果、タイマー部（5b）のカウントに同期するＰＡＭ波形は、本来のゼロクロス点に近いタイミングで出力されることになる。以上のように、本実施形態では、電源電圧の歪みやチャタリングに起因して、立ち下がり位置（実質的にはゼロクロス点）が早めに検出されても、上記の補正により、ゼロクロス点に近い位置からＰＡＭ波形を出力することができる。
【００６２】
一方、これとは逆に、例えば電源電圧の歪みやチャタリングに起因して、電圧値が通常時よりも遅めに基準値以上になったとする。この場合には、通常時と比較してゼロクロス信号の立ち下がり位置が右側にずれることになる。このため、例えば現在の電源周期ｔｓ１が通常時の電源周期ｔｓよりも大きくなるため、算出部（6a）によって算出されるΔｔは、マイナスの所定値となる。更に、式３に示すように、このマイナスのΔｔに補正係数αが乗じられてΔｔａが算出される。出力タイミング変更部（6d）は、タイマー部（5b）のカウントの開始のタイミングを通常のタイミング（即ち、ゼロクロス信号の立ち下がり位置のタイミング）よりも早くさせる。その結果、タイマー部（5b）のカウントに同期するＰＡＭ波形は、本来のゼロクロス点に近いタイミングで出力されることになる。以上のように、本実施形態では、電源電圧の歪みやチャタリングに起因して、立ち下がり位置（実質的にはゼロクロス点）が遅めに検出されても、上記の補正により、ゼロクロス点に近い位置からＰＡＭ波形を出力することができる。
【００６３】
〈補正範囲の制限について〉
上記の如く、本実施形態では、電源電圧の歪みやチャタリングが生じても、ＰＡＭ波形の出力タイミングを補正することで、所望とする高調波の抑制効果を得るようにしている。ところが、例えば本実施形態のように、発電機からなる交流電源（20）では、電源電圧の歪みやチャタリング以外の問題として、電源の周波数自体が変動してしまうことがある。ここで、例えば図７に示すように、電源電圧の周波数が通常時よりも早くなったとする。このような場合には、上述した電源電圧の歪みが生じた場合と異なり、ゼロクロス信号の立ち下がり位置（即ち、実質的にはゼロクロス点）は正確に検出される。一方、このようにして、電源周波数が高速化されると、今回の電源周期（例えば図７に示すｔｓ１）が、過去の電源周期に対して小さくなってしまう。その結果、算出部（6a）で算出されるΔｔａが大きくなり、ＰＡＭ波形が遅れて出力されてしまう（例えば図７の破線で示すタイミングとなってしまう）。ところが、このようにして電源周波数が小さくなった場合、ゼロクロス点自体は正確に検出されているため、このようにＰＡＭ波形の出力タイミングが遅延されてしまうと、ゼロクロス点ＰとＰＡＭ波形の出力タイミングがかえってずれてしまう、という問題が生じる（図７を参照）。更に、このような補正が周期毎に連続して行われると、ゼロクロス点とＰＡＭ波形の出力タイミングとが更に離れていき、過電圧異常等の不具合を招いてしまう。
【００６４】
そこで、本実施形態では、このような電源周波数の変化に起因して、ＰＡＭ波形の出力タイミングがゼロクロス点から大きくずれないように、制限部（6d）が、ＰＡＭ波形の出力タイミングの補正範囲を制限している。
【００６５】
具体的に、例えば電源周波数の高速化に起因して、ＰＡＭ波形の出力タイミングが遅延される場合、ＰＡＭ波形の出力タイミングが、上記の上限値Ｍａｘ（ゼロクロス信号の立ち下がり位置から＋１．２ｍｓの時点）を越えようとすると、この出力タイミングが上限値Ｍａｘに保持される。その結果、図７に示すように、上限値ＭａｘからＰＡＭ波形が出力される。
【００６６】
また、例えば電源周波数の低速化に起因して、ＰＡＭ波形の出力タイミングが早くなる場合、ＰＡＭ波形の出力タイミングが、上記の下限値Ｍｉｎ（ゼロクロス信号の立ち下がり位置から−１．２ｍｓの時点）を越えようとすると、この出力タイミングが下限値Ｍｉｎに保持される。以上のように、本実施形態では、ＰＡＭ波形の出力タイミングの補正の範囲が、ゼロクロス信号の立ち下がり位置を基点して、−１．２ｍｓ〜＋１．２ｍｓの範囲内に抑えられる。従って、交流電源（20）の電源周波数が大きく変動したとしても、ＰＡＭ波形の出力タイミングがゼロクロス点から大きく外れてしまうことを防止できる。
【００６７】
−実施形態の効果−
上記実施形態では、電源電圧の歪みやチャタリングによってゼロクロス検出部（5a）の検出点がずれてしまった場合にも、そのずれ量に対応するようにＰＡＭ波形出力部（5c）のＰＡＭ波形の出力タイミングを補正するようにしている。このため、電源電圧の歪みやチャタリングが生じても、ＰＡＭ波形を適正に出力することができ、高調波電流を抑制できる。また、このような補正行う際、電源周波数の変動に起因して、本来のゼロクロス点ＰからＰＡＭ波形の出力タイミングが大きくずれようとすると、制限部（6d）が、このようなずれを上限値Ｍａｘと下限値Ｍｉｎの範囲内に制限する。従って、電源周波数が比較的大きく変動し易い発電機等の交流電源（20）に、本実施形態の電源供給回路（10）を適用すると、ＰＡＭ波形の出力タイミングがゼロクロス点に対して大きくずれてしまうのを回避できる。その結果、このような電源周波数の変動が大きな交流電源に対しても、高調波の抑制効果を得ることができ、過電流や過電圧に起因して電源供給回路が停止してしまうことも未然に回避できる。
【００６８】
また、上記実施形態によれば、補正係数設定部（6b）に設定された補正係数を変更することで、ＰＡＭ波形の出力タイミングを補正するための補正値の大小を適宜変更することができる。これにより、例えば補正値Δｔａを比較的大きくすることで、電源電圧の歪みやチャタリングに対して、比較的早い応答性をもって、ＰＡＭ波形の出力タイミングを適正に補正することができる。また、この補正値Δｔａを比較的小さくすることで、発電機等の電源周波数の変動に対して、ＰＡＭ波形の出力タイミングがゼロクロス点から遠ざかってしまうことを抑制できる。
【００６９】
《その他の実施形態》
上述した実施形態については以下のような構成としてもよい。
【００７０】
上記実施形態では、ゼロクロス信号の立ち下がり位置からタイマー部（5b）のカウントをスタートさせるようにしたが、本発明はこれに限るものではない。例えば、ゼロクロス検出部（5a）がゼロクロス点Ｐそのものを検出するように構成され、そのゼロクロス点Ｐからタイマー部（5b）のカウントをスタートさせるようにしてもよい。
【００７１】
また、上記実施形態では、ゼロクロス点毎に生成するパルス群を５つのパルスから構成するようにしたが、これに限らず、７つや９つのパルスによって構成するようにしてもよい。また、パルス群は、奇数のパルス数に限らず、偶数のパルス数で構成するようにしてもよい。
【００７２】
なお、上記実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【００７３】
以上説明したように、本発明は、電源供給回路に関し、特にＰＡＭ制御の高精度化に係る対策として有用である。
【符号の説明】
【００７４】
5a       ゼロクロス検出部
5c       ＰＡＭ波形出力部
6a       算出部
6b       補正係数設定部
6c       出力タイミング変更部
6d       制限部
10       電源供給回路
12       ダイオードブリッジ回路（整流回路）
S        スイッチング素子
D1〜D4   ダイオード
C1,C2    コンデンサ
【図１】
2011097765.tif 000003
【図２】
2011097765.tif 000004
【図３】
2011097765.tif 000005
【図４】
2011097765.tif 000006
【図５】
2011097765.tif 000007
【図６】
2011097765.tif 000008
【図７】
2011097765.tif 000009