(57)【要約】      （修正有）【課題】素子分離領域上に窪みのない酸化膜を形成することが可能な半導体装置の製造方法を提供する。【解決手段】支持基板１１、埋め込み酸化層１２を有する半導体層１３上に、積層からなるマスク層を形成し、前記マスク層に開口部を形成する開口部形成工程と、前記マスク層をマスクとして、前記半導体層１３にトレンチ１９を形成するトレンチ形成工程と、前記トレンチ壁面を含む前記半導体層１３の露出部にトレンチ酸化膜２１を形成するトレンチ熱酸化工程と、前記トレンチ内に不純物元素が含まれるポリシリコン膜を形成するポリシリコン膜形成工程と、前記ポリシリコン膜の露出している領域を熱酸化することにより、前記ポリシリコン膜の表面にキャップ酸化膜を形成するポリシリコン熱酸化工程と、を有し、前記素子分離領域において、前記ポリシリコン膜が形成されるものであることを特徴とする半導体装置の製造方法。【選択図】図４
2011159911.tif 000002
【特許請求の範囲】
【請求項１】
素子分離領域を有する半導体装置の製造方法において、
支持基板に形成された半導体層上に、第１の酸化シリコン層、マスク層、第２の酸化シリコン層を順次積層形成し、前記マスク層に開口部を形成する開口部形成工程と、
ウエットエッチングにより前記第２の酸化シリコン層を除去するとともに、前記開口部よりも広い領域において、前記第１の酸化シリコン層に覆われていた前記半導体層の表面の一部を露出させる第１の酸化シリコン層除去工程と、
前記マスク層をマスクとしてドライエッチングを行うことにより、前記半導体層にトレンチを形成するトレンチ形成工程と、
前記トレンチ壁面を含む前記半導体層の露出している領域を熱酸化することにより、トレンチ酸化膜を形成するトレンチ熱酸化工程と、
前記トレンチ内に不純物元素が含まれるポリシリコン膜を形成するポリシリコン膜形成工程と、
前記ポリシリコン膜の露出している領域を熱酸化することにより、前記ポリシリコン膜の表面にキャップ酸化膜を形成するポリシリコン熱酸化工程と、
を有し、前記素子分離領域において、前記ポリシリコン膜が形成されるものであることを特徴とする半導体装置の製造方法。
【請求項２】
前記支持基板と前記半導体層との間には、埋込酸化層が形成されており、
前記トレンチ形成工程において、前記トレンチは前記埋込酸化層が露出するまでドライエッチングを行うことにより形成されるものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の酸化シリコン層除去工程において、前記ウエットエッチングはバッファードフッ酸により行うものであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記トレンチ熱酸化工程において、前記トレンチの壁面における前記マスク層と、前記トレンチ酸化膜との間に隙間が形成されることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記ポリシリコン膜形成工程において、前記隙間にもポリシリコン膜が形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ポリシリコン膜形成工程において、前記ポリシリコン膜の成膜はＣＶＤにより行われるものであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記ポリシリコン膜形成工程は、
前記ポリシリコン膜が前記トレンチ内部を覆うとともに、前記マスク層を覆い形成するポリシリコン成膜工程と、
前記マスク層の表面が露出するまでエッチングを行うことにより、ポリシリコン膜の一部を除去するポリシリコンエッチング工程と、
を有することを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ポリシリコン熱酸化工程において、前記隙間に形成されている前記ポリシリコン膜は熱酸化されることにより、前記キャップ酸化膜の一部となるものであることを特徴とする請求項５から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記トレンチ形成工程は、ＲＩＥにより行われるものであって、
前記トレンチ形成工程の後、前記トレンチの壁面となる前記半導体層の側面をケミカルドライエッチングにより除去するケミカルドライエッチング工程を有し、
前記ケミカルドライエッチング工程の後、前記トレンチ熱酸化工程を行うことを特徴とする請求項１から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記ポリシリコン熱酸化工程の後、前記キャップ酸化膜を貫通し前記ポリシリコン膜の表面が露出する開口領域を形成するキャップ酸化膜開口工程と、
前記開口領域に金属膜を形成する金属膜形成工程と、
を有することを特徴とする請求項１から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記金属膜は接地されるものであることを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置における半導体素子の高集積化に伴い、各々の半導体素子間の素子分離が行われている。このような素子分離は、一般的に、半導体基板にトレンチを形成し、形成されたトレンチに絶縁膜を埋め込むことにより形成されている。
【０００３】
具体的には、半導体基板において、半導体素子の形成される領域間に素子分離領域を形成するためのトレンチを形成し、形成されたトレンチ内に酸化物材料からなる埋め込み酸化膜を形成することによりＳＴＩ（Shallow  Trench  Isolation）構造を形成し、このように形成された素子分離領域により、半導体装置における素子分離を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１６３１１９号公報
【特許文献２】特開２０００−２１９６７号公報
【特許文献３】特開２００３−４５９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、引用文献１から３に記載されている素子分離は、半導体基板に形成されたトレンチに埋め込み酸化膜を形成することにより形成した構造のものであるが、より素子分離の性能を向上させ、信頼性の高い半導体装置を得るために、トレンチにポリシリコン等を埋め込み、素子分離領域を形成する方法が挙げられる。
【０００６】
トレンチにポリシリコン等を埋め込んだ素子分離領域の形成方法について、図１及び図２に基づき説明する。
【０００７】
最初に、図１（ａ）に示すように、シリコン基板（半導体基板）である支持基板１０１上において、埋込酸化層１０２、半導体層１０３、酸化シリコン（ＳｉＯ２）層１０４が形成されたものの上に、後述するトレンチを形成するための開口部１０７を有する窒化シリコン（ＳｉＮ）層１０５及び酸化シリコン（ＳｉＯ２）層１０６を形成する。ここで、埋込酸化層１０２はＳｉＯ２により形成されている。
【０００８】
次に、図１（ｂ）に示すように、窒化シリコン層１０５及び酸化シリコン層１０６をマスクとして、開口部１０７において露出している酸化シリコン層１０４及び半導体層１０３をＲＩＥ（Reactive  Ion  Etching）等によるドライエッチングにより除去し、トレンチ１０８を形成する。この際、埋込酸化層１０２の表面が露出するまでドライエッチングを行う。
【０００９】
次に、図１（ｃ）に示すように、マスクとして用いられていた酸化シリコン層１０６をウエットエッチングにより除去する。この際、用いられるエッチング液は、酸化シリコンを除去するためのものであり、窒化シリコン層１０５及び半導体層１０３は、殆どエッチングされることはない。このため、酸化シリコン層１０６が除去されるとともに、酸化シリコンの露出している領域、即ち、酸化シリコン層１０４の側壁部、トレンチ１０８の底面部において埋込酸化層１０２が露出している領域の酸化シリコンの一部が除去される。
【００１０】
次に、図１（ｄ）に示すように、半導体層１０３におけるトレンチ１０８の側壁である壁面の表面をケミカルドライエッチングにより除去する。具体的には、ＲＩＥ等によるドライエッチングによりダメージが与えられた領域の半導体層１０３の壁面の表面をケミカルドライエッチングにより除去する。
【００１１】
次に、図２（ｅ）に示すように、トレンチ１０８の壁面となる半導体層１０３の表面を熱酸化することにより、酸化シリコン膜１０９を形成する。シリコンは熱酸化により体積が膨張するため、膨張した酸化シリコン膜１０９により、窒化シリコン層１０５はトレンチ１０８側が持ち上げられる。
【００１２】
次に、図２（ｆ）に示すように、トレンチ１０８内にポリシリコン層１１０を埋め込む。具体的には、トレンチ１０８内にポリシリコンを埋め込む成膜を行った後、窒化シリコン層１０５上のポリシリコンをドライエッチングにより除去することによりポリシリコン層１１０を形成する。このようにして形成されたポリシリコン層１１０の表面は、中央部分が凹んだ形状となる。
【００１３】
次に、図２（ｇ）に示すように、ポリシリコン層１１０の表面を熱酸化することにより酸化シリコン膜１１１を形成する。酸化シリコン膜１１１は、ポリシリコン層１１０の表面が露出している領域を熱酸化することにより形成されるものである。よって、形成される酸化シリコン膜１１１は、体積が膨張するため、破線Ａ内に示されるように、酸化シリコン膜１１１の周辺部分、即ち、酸化シリコン膜１１１と酸化シリコン層１０４との境界部分に窪み１１２が形成される。
【００１４】
この後、酸化シリコン１０４及び酸化シリコン膜１１１の表面上に、ゲート配線のためのポリシリコン等を形成した場合、窪み１１２にポリシリコン等が残渣として残ってしまい、形成される半導体装置の特性に悪影響を与えてしまう。即ち、窪み１１２に入り込んで成膜されたポリシリコン等は、除去することが極めて困難であり、ゲート配線等としてポリシリコン等の電極パターンを形成した場合、不要なポリシリコン等が窪み１１２に入り込み残渣となり、形成される半導体装置の特性に悪影響を与えてしまう。
【００１５】
従って、素子分離領域にポリシリコンが形成される半導体装置において、ポリシリコンの上部における酸化膜上に窪み等が生じることがなく、信頼性の高い半導体装置の製造方法が望まれている。
【００１６】
よって、本発明は、素子分離領域にポリシリコンが形成される半導体装置において、ポリシリコンの上部の酸化膜上に窪み等の生じることがなく、信頼性の高い半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１７】
本発明は、素子分離領域を有する半導体装置の製造方法において、支持基板に形成された半導体層上に、第１の酸化シリコン層、マスク層、第２の酸化シリコン層を順次積層形成し、前記マスク層に開口部を形成する開口部形成工程と、ウエットエッチングにより前記第２の酸化シリコン層を除去するとともに、前記開口部よりも広い領域において、前記第１の酸化シリコン層に覆われていた前記半導体層の表面の一部を露出させる第１の酸化シリコン層除去工程と、前記マスク層をマスクとしてドライエッチングを行うことにより、前記半導体層にトレンチを形成するトレンチ形成工程と、前記トレンチ壁面を含む前記半導体層の露出している領域を熱酸化することにより、トレンチ酸化膜を形成するトレンチ熱酸化工程と、前記トレンチ内に不純物元素が含まれるポリシリコン膜を形成するポリシリコン膜形成工程と、前記ポリシリコン膜の露出している領域を熱酸化することにより、前記ポリシリコン膜の表面にキャップ酸化膜を形成するポリシリコン熱酸化工程と、を有し、前記素子分離領域において、前記ポリシリコン膜が形成されるものであることを特徴とする。
【００１８】
また、本発明は、前記支持基板と前記半導体層との間には、埋込酸化層が形成されており、前記トレンチ形成工程において、前記トレンチは前記埋込酸化層が露出するまでドライエッチングを行うことにより形成されるものであることを特徴とする。
【００１９】
また、本発明は、前記第１の酸化シリコン層除去工程において、前記ウエットエッチングはバッファードフッ酸により行うものであることを特徴とする。
【００２０】
また、本発明は、前記トレンチ熱酸化工程において、前記トレンチの壁面における前記マスク層と、前記トレンチ酸化膜との間に隙間が形成されることを特徴とする。
【００２１】
また、本発明は、前記ポリシリコン膜形成工程において、前記隙間にもポリシリコン膜が形成されることを特徴とする。
【００２２】
また、本発明は、前記ポリシリコン膜形成工程において、前記ポリシリコン膜の成膜はＣＶＤにより行われるものであることを特徴とする。
【００２３】
また、本発明は、前記ポリシリコン膜形成工程は、前記ポリシリコン膜が前記トレンチ内部を覆うとともに、前記マスク層を覆い形成するポリシリコン成膜工程と、前記マスク層の表面が露出するまでエッチングを行うことにより、ポリシリコン膜の一部を除去するポリシリコンエッチング工程と、を有することを特徴とする。
【００２４】
また、本発明は、前記ポリシリコン熱酸化工程において、前記隙間に形成されている前記ポリシリコン膜は熱酸化されることにより、前記キャップ酸化膜の一部となるものであることを特徴とする。
【００２５】
また、本発明は、前記トレンチ形成工程は、ＲＩＥにより行われるものであって、前記トレンチ形成工程の後、前記トレンチの壁面となる前記半導体層の側面をケミカルドライエッチングにより除去するケミカルドライエッチング工程を有し、前記ケミカルドライエッチング工程の後、前記トレンチ熱酸化工程を行うことを特徴とする。
【００２６】
また、本発明は、前記ポリシリコン熱酸化工程の後、前記キャップ酸化膜を貫通し前記ポリシリコン膜の表面が露出する開口領域を形成するキャップ酸化膜開口工程と、前記開口領域に金属膜を形成する金属膜形成工程と、を有することを特徴とする。
【００２７】
また、本発明は、前記金属膜は接地されるものであることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、素子分離領域にポリシリコンを形成する半導体装置において、ポリシリコンの上部の酸化膜上に窪み等の生じることがなく、信頼性の高い半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】ポリシリコンの素子分離領域を有する半導体装置の製造方法の工程図（１）
【図２】ポリシリコンの素子分離領域を有する半導体装置の製造方法の工程図（２）
【図３】本実施の形態における半導体装置の製造方法の工程図（１）
【図４】本実施の形態における半導体装置の製造方法の工程図（２）
【図５】本実施の形態における半導体装置の製造方法の工程図（３）
【図６】本実施の形態における半導体装置の製造方法の工程図（４）
【発明を実施するための形態】
【００３０】
本発明を実施するための形態として、以下、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、素子分離領域にポリシリコンを形成した半導体装置の製造方法である。
【００３１】
図３から図６に基づき、本実施の形態における半導体装置の製造方法について説明する。
【００３２】
最初に、図３（ａ）に示すように、シリコン基板（半導体基板）である支持基板１１上に、酸化シリコンにより形成される埋込酸化層１２、半導体層である活性層１３が形成されたものの上に、第１の酸化シリコン（ＳｉＯ２）層１４、マスク層となる窒化シリコン（ＳｉＮ）層１５及び第２の酸化シリコン（ＳｉＯ２）層１６を積層形成する。尚、支持基板１１には、不純物元素としてＢ（ボロン）がドープされておりＰ型となっている。また、活性層１３には、不純物元素としてＰ（リン）がドープされておりＮ型となっている。また、本実施の形態における説明では、マスク層として窒化シリコン層１５を用いた場合について説明しているが、マスク層として用いられる材料は窒化シリコン以外にも、酸化量を調整したＳｉＯ２、ＳｉＯＮ等を用いることも可能である。マスク層は、後述するポリシリコン膜が所望の領域のみ酸化されるように酸化を抑制するためのものであるため、これらの材料であってもよい。
【００３３】
次に、図３（ｂ）に示すように、窒化シリコン層１５及び第２の酸化シリコン層１６に開口部１７を形成する（開口部形成工程）。この開口部１７は後述するトレンチを形成するためのものであり、窒化シリコン層１５はトレンチを形成する際にマスクとして機能するものである。具体的には、第２の酸化シリコン層１６上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像を行うことによりトレンチが形成される領域に開口を有する不図示のレジストパターンを形成し、この後、ＲＩＥ等のドライエッチングを行うことにより、レジストパターンの形成されていない領域における第２の酸化シリコン層１６を除去し、更に窒化シリコン層１５を除去することにより形成する。この後、有機溶剤又はアッシング等によりレジストパターンを除去する。
【００３４】
次に、図３（ｃ）に示すように、第２の酸化シリコン層１６をウエットエッチングにより除去する。このウエットエッチングは、エッチング液としてバッファードフッ酸を用いて行うものであり、酸化シリコンはエッチングにより除去されるが、窒化シリコン、シリコンは殆どエッチングされることはない。尚、バッファードフッ酸（ＢＨＦ：Buffered  Hydrogen  Fluoride）とは、フッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）とを混合したものである。また、ウエットエッチングでは、等方的にエッチングが行われるため、第２の酸化シリコン層１６がウエットエッチングにより除去されると同時に、開口部１７の側面に表面が露出している第１の酸化シリコン層１４も徐々にウエットエッチングにより除去される。即ち、活性層１３と窒化シリコン層１５との間の領域の第１の酸化シリコン層１４も開口部１７から侵入したエッチング液により徐々に除去される。これにより開口部１７よりも広い領域となる所定の除去領域１８において第１の酸化シリコン層１４が除去され、除去領域１８においては、活性層１３の表面が露出している（第１の酸化シリコン層除去工程）。
【００３５】
次に、図４（ｄ）に示すように、ＲＩＥ等のドライエッチングを行うことにより、活性層１３にトレンチ１９を形成する（トレンチ形成工程）。具体的には、窒化シリコン層１５をマスクとし、埋込酸化層１２の表面が露出するまでドライエッチングを行うことにより、トレンチ１９を形成する。ＲＩＥ等のドライエッチングでは、ウエットエッチングと異なり、異方性エッチングであるため、活性層１３となるシリコンは一方向においてエッチングされ、トレンチ１９が形成される。これにより、破線Ｂで囲まれた領域に示されるように、第１の酸化シリコン層１４に覆われていない活性層１３の肩部２０が露出する。
【００３６】
次に、図４（ｅ）に示すように、トレンチ１９の壁面となる活性層１３の表面をケミカルドライエッチング（ＣＤＥ）により除去する（ケミカルドライエッチング工程）。具体的には、トレンチ１９は、ＲＩＥ等のドライエッチングにより形成されるが、トレンチ１９の壁面となる活性層１３の側面は、エッチングガスの衝撃等によりダメージを受けており、このようなダメージを受けた領域が残ったままの状態で半導体装置が形成されると、形成される半導体装置の特性に悪影響を与えてしまう。このため、ダメージを与えることなくエッチングを行うことが可能なエッチング方法により、活性層１３においてＲＩＥ等によりダメージを受けた領域、即ち、活性層１２のトレンチ１９の壁面の表面を除去する。尚、ＲＩＥは、イオンが衝突して膜のエッチングを行う異方性エッチングであるのに対し、ケミカルドライエッチング（ＣＤＥ）は、化学反応で膜のエッチングを行う等方性エッチングであり、両者は異なるエッチング方法である。また、ケミカルドライエッチングは、エッチングを行う部分と、プラズマ発生部とが完全に分離した構造のエッチング方法であり、ケミカルにエッチングが行われるため、エッチングが行われた領域の活性層１３にダメージを与えることはない。また、本実施の形態では、ダメージを与えることなくエッチングを行うことが可能なエッチング方法として、ケミカルドライエッチングを用いたが、活性層１３にダメージを与えることなく同様にエッチングすることができる方法であれば、他のエッチング方法によりエッチングを行ってもよい。
【００３７】
次に、図４（ｆ）に示すように、活性層１３が露出している面、即ち、トレンチ１９の壁面及び、第１の酸化シリコン層１４がウエットエッチングにより除去され活性層１３の表面が露出している面を熱酸化することによりトレンチ酸化膜となる酸化シリコン膜２１を形成する（トレンチ熱酸化工程）。これにより、トレンチ１９の壁面及び、第１の酸化シリコン層１４の形成されていない活性層１３の表面である上面に酸化シリコン膜２１が形成される。前述のとおり活性層１３はシリコンにより形成されているため熱酸化により形成される酸化シリコン膜２１は体積が膨張し、トレンチ１９の開口近傍の窒化シリコン層１５を押し上げる。しかしながら、第１の酸化シリコン層１４は、トレンチ１９の開口部分及び窒化シリコン層１５の開口部１７よりも広い領域において除去されているため、活性層１３を熱酸化することにより形成される酸化シリコン膜２１は、体積が膨張して形成された場合においても、第１の酸化シリコン層１４及び酸化シリコン膜２１による酸化シリコン膜の上面部分は凹凸等のない、なだらかな形状となる。尚、熱酸化により酸化シリコン膜２１が形成されることにより体積が膨張するため、トレンチ１９の近傍における第１の酸化シリコン層１４及び酸化シリコン膜２１と窒化シリコン層１５との間には空隙２２が形成される。
【００３８】
次に、図５（ｇ）に示すように、ポリシリコン膜２３を成膜する（ポリシリコン膜形成工程）。具体的には、ＣＶＤ（Chemical  Vapor  Deposition）により、トレンチ１９の内部にポリシリコン膜２３を埋め込み形成する。この際、ポリシリコン膜２３は、ＣＶＤにより形成されるため、トレンチ１９の内部のみならず、窒化シリコン膜１５の上部、第１の酸化シリコン層１４及び酸化シリコン膜２１と窒化シリコン層１５との間の空隙２２にも入り込み形成される。尚、本実施の形態において形成されるポリシリコン膜２３は、不純物元素としてＰ（リン）がドープされている膜と不純物がドープされていない膜とを積層することにより形成されており、不純物元素としてＰがドープされているポリシリコン膜は、導電性を有している。
【００３９】
次に、図５（ｈ）に示すように、窒化シリコン層１５の表面上に形成されたポリシリコン膜２３をＲＩＥ等のドライエッチングにより除去する。これにより、窒化シリコン層１５が形成されていない開口部１７においてもポリシリコン膜２３が除去されるため、ポリシリコン膜２３の表面は凹状に形成される。尚、ＲＩＥ等のドライエッチングは異方性エッチングであるため、第１の酸化シリコン層１４及び酸化シリコン膜２１と窒化シリコン層１５との間の領域に入り込み形成されたポリシリコン膜２３ａは、窒化シリコン層１５に覆われているため、ほとんど除去されることなく残存する。
【００４０】
次に、図５（ｉ）に示すように、ポリシリコン膜２３の露出している面を熱酸化することによりキャップ酸化膜となる酸化シリコン膜２４を形成する（ポリシリコン熱酸化工程）。前述のとおり、シリコンは熱酸化により体積が膨張するため、窒化シリコン層１５の開口部１７において、表面が凹状だったポリシリコン膜２３の表面は、酸化シリコン膜２４となることにより表面が若干盛り上がった形状となる。この際、第１の酸化シリコン層１４及び酸化シリコン膜２１と窒化シリコン層１５との間の領域に入り込み形成されたポリシリコン膜２３も熱酸化により酸化され酸化シリコン膜２４となる。これにより、第１の酸化シリコン層１４、酸化シリコン膜２１及び酸化シリコン膜２４により形成される酸化シリコンの膜の表面は、窪み等が形成されることなく、略平坦な形状で形成される。
【００４１】
次に、図６（ｊ）に示すように、窒化シリコン層１５を除去し、キャップ酸化膜である酸化シリコン膜２４に開口領域２５を形成する（キャップ酸化膜開口工程）。具体的には、第１の酸化シリコン層１４、酸化シリコン膜２１及び酸化シリコン膜２４上に、フォトレジストを塗布し、プレベーク、露光装置による露光、現像を行うことにより、開口領域２５の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の酸化シリコン膜２４をポリシリコン膜２３の表面が露出するまで除去することにより、開口領域２５を形成する。
【００４２】
次に、図６（ｋ）に示すように、開口領域２５内に電極となる金属膜２６を形成する（金属膜形成工程）。この電極となる金属膜２６は、後に接地（ＧＮＤ）されるものであるため、半導体素子間において生じるノイズ等の影響の遮断性を高めることができ、よって、素子分離性能を高めることができ、信頼性の高い半導体装置を得ることができる。
【００４３】
以上より、本実施の形態における半導体装置の製造方法では、トレンチ１９を形成する前に、前記第２の酸化シリコン層１６と前記第１の酸化シリコン層１４の一部の除去を行っている。このため、図５（ｉ）に示されるように、ポリシリコン膜２３の上部に形成される第１の酸化シリコン層１４、酸化シリコン膜２１及び酸化シリコン膜２４からなる酸化シリコンの膜は、窪み等を有することなく平坦に形成されるため、この上にゲート配線等としてポリシリコン等を形成した場合においても、ポリシリコンの残渣等が生じることなく所定の領域にのみ電極等を形成することができ、特性のよい半導体装置を得ることができる。
【００４４】
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
【符号の説明】
【００４５】
１１    支持基板
１２    埋込酸化層
１３    活性層（シリコン層）
１４    第１の酸化シリコン層
１５    窒化シリコン層（マスク層）
１６    第２の酸化シリコン層
１７    開口部
１８    除去領域
１９    トレンチ
２０    肩部
２１    酸化シリコン膜（トレンチ酸化膜）
２２    空隙
２３    ポリシリコン膜
２３ａ  ポリシリコン膜
２４    酸化シリコン膜（キャップ酸化膜）
２５    開口領域
２６    金属膜
【図１】
2011159911.tif 000003
【図２】
2011159911.tif 000004
【図３】
2011159911.tif 000005
【図４】
2011159911.tif 000006
【図５】
2011159911.tif 000007
【図６】
2011159911.tif 000008