(57)【要約】      （修正有）【課題】電子部品及びマザーボードとの電気的接続信頼性を向上させる要求に応える配線基板を提供する。【解決手段】配線基板は、樹脂層と該樹脂層よりも熱膨張率が大きい導電層とを含み、上面に電子部品が搭載されるための搭載領域Ｍを有する積層体を備え、導電層は、厚み方向に貫通するとともに樹脂層の一部が充填された複数の貫通孔Ｐが形成された第１導電層１７ａを有し、第１導電層１７ａは、搭載領域Ｍ直下の領域である第１領域Ｒ１と、搭載領域Ｍ直下外の領域である第２領域Ｒ２と、を含み、複数の貫通孔Ｐは、第１導電層１７ａの第１領域Ｒ１に形成された複数の第１貫通孔Ｐ１と、第１導電層１７ａの第２領域Ｒ２に形成された複数の第２貫通孔Ｐ２と、を含み、第１貫通孔Ｐ１は、平面視における面積が第２貫通孔Ｐ２よりも大きい。【選択図】図３
2011176099.tif 000002
【特許請求の範囲】
【請求項１】
樹脂層と該樹脂層よりも熱膨張率が大きい導電層とを含み、上面に電子部品が搭載されるための搭載領域を有する積層体を備え、
前記導電層は、厚み方向に貫通するとともに前記樹脂層の一部が充填された複数の貫通孔が形成された第１導電層を有し、
前記第１導電層は、前記搭載領域直下の領域である第１領域と、前記搭載領域直下外の領域である第２領域と、を含み、
前記複数の貫通孔は、前記第１導電層の第１領域に形成された複数の第１貫通孔と、前記第１導電層の第２領域に形成された複数の第２貫通孔と、を含み、
前記第１貫通孔は、平面視における面積が前記第２貫通孔よりも大きいことを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記複数の第１貫通孔の平面視における面積の合計値が前記第１導電層の第１領域の平面視における面積に対して占める割合は、前記複数の第２貫通孔の平面視における面積の合計値が前記第１導電層の第２領域の平面視における面積に対して占める割合よりも大きいことを特徴とする配線基板。
【請求項３】
請求項１に記載の配線基板において、
前記第１貫通孔は、平面視における面積が前記第２貫通孔の１．５倍以上３倍以下に設定されていることを特徴とする配線基板。
【請求項４】
請求項１に記載の配線基板において、
前記第１導電層は、接地用又は電力供給用であることを特徴とする配線基板。
【請求項５】
請求項１に記載の配線基板において、
前記第１導電層は、厚み方向に貫通する複数のランド用貫通孔が更に形成されており、
前記ランド用貫通孔の内部に配されるとともに前記第１導電層から離間したランドを更に備え、
前記第１導電層と前記ランドとの間には、前記樹脂層の一部が充填されており、
前記第１貫通孔は、平面視における面積が前記ランド用貫通孔よりも大きいことを特徴とする配線基板。
【請求項６】
請求項１に記載の配線基板において、
前記導電層は、厚み方向に貫通するとともに前記樹脂層の一部が充填された複数の貫通孔が形成されており、且つ、前記第１導電層に厚み方向にて隣接する第２導電層を更に有し、
前記第２導電層は、前記搭載領域直下の領域である第３領域と、前記搭載領域直下外の領域である第４領域と、を含み、
前記第２導電層に形成された複数の貫通孔は、前記第２導電層の第３領域に形成された複数の第３貫通孔と、前記第２導電層の第４領域に形成された複数の第４貫通孔と、を含み、
前記第３貫通孔は、平面視における面積が前記第４貫通孔よりも大きく、且つ、平面視にて前記第１貫通孔と離間していることを特徴とする配線基板。
【請求項７】
請求項１に記載の配線基板と、
前記配線基板の搭載領域に搭載され、前記導電層と電気的に接続された電子部品と、
を備えたことを特徴とする実装構造体。
【請求項８】
請求項７に記載の実装構造体と、
前記実装構造体を搭載し、前記導電層と電気的に接続されたマザーボードと、
を備えたことを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器）等に使用される配線基板に関するものである。
【背景技術】
【０００２】
従来、電子機器に使用される電子装置としては、配線基板上に電子部品を実装した実装構造体を、マザーボード上に実装したものが使用されている。
【０００３】
特許文献１には、上面にて電子部品に電気的に接続され、下面にてマザーボードに電気的に接続される配線基板が記載されている。
【０００４】
ところで、電子部品はマザーボードよりも平面方向への熱膨張率が小さく、電子部品とマザーボードとは平面方向への熱膨張率が大きく異なっている。したがって、電子部品の作動時の発熱等により、電子部品、配線基板及びマザーボードに熱が印加された場合、電子部品とマザーボードとの熱膨張率の違いに起因した熱応力が、電子部品及び配線基板の電気的接続部、又は、配線基板及びマザーボードの電気的接続部に印加されて断線が生じることがあり、電子部品、配線基板及びマザーボードの電気的接続信頼性が低下しやすくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２１０９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、電子部品及びマザーボードとの電気的接続信頼性を向上させる要求に応える配線基板を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一形態にかかる配線基板は、樹脂層と該樹脂層よりも熱膨張率が大きい導電層とを含み、上面に電子部品が搭載されるための搭載領域を有する積層体を備え、前記導電層は、厚み方向に貫通するとともに前記樹脂層の一部が充填された複数の貫通孔が形成された第１導電層を有し、前記第１導電層は、前記搭載領域直下の領域である第１領域と、前記搭載領域直下外の領域である第２領域と、を含み、前記複数の貫通孔は、前記第１導電層の第１領域に形成された複数の第１貫通孔と、前記第１導電層の第２領域に形成された複数の第２貫通孔と、を含み、前記第１貫通孔は、平面視における面積が前記第２貫通孔よりも大きい。
【発明の効果】
【０００８】
本発明の一形態にかかる配線基板によれば、電子部品の搭載領域直下における熱膨張率を局所的に低減することができるため、電子部品、配線基板及びマザーボードに熱が印加された場合、電子部品及び配線基板の電気的接続部に印加される熱応力を低減しつつ、配線基板及びマザーボードの電気的接続部に印加される熱応力を低減することができ、ひいては電子部品及びマザーボードの双方との電気的接続信頼性に優れた配線基板を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態に係る電子装置の電極パッドを透視した上面図である。
【図２】図２は、図１のI−I線に沿う厚み方向に沿った断面図である。
【図３】図３は、図２のII−II線に沿う平面方向に沿った断面図である。
【図４】図４は、図２のIII−III線に沿う平面方向に沿った断面図である。
【図５】図２に示す電子装置の製造工程を説明する厚み方向に切断した断面図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の一実施形態に係る配線基板を含む電子装置を、図面に基づいて詳細に説明する。
【００１１】
図１及び２に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。この電子装置１は、実装構造体２と、実装構造体２が半田ボール３を介して実装された平板状のマザーボード４と、を含んでいる。
【００１２】
実装構造体２は、電子部品５と、電子部品５がバンプ６を介してフリップチップ実装された平板状の配線基板７と、を含んでいる。
【００１３】
電子部品５は、その電極がバンプ６に電気的に接続されており、例えばＩＣ又はＬＳＩ等の半導体素子であり、母材が、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等の半導体材料により形成されている。電子部品５は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されており、平面方向（ＸＹ平面方向）及び厚み方向（Ｚ方向）への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。
【００１４】
なお、厚みは、試料を厚み方向に沿って切断し、その研摩面若しくは破断面を走査型電子顕微鏡で観察し、厚み方向に沿った長さを１０箇所以上測定し、その平均値を算出することにより測定される。また、熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。また、ヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ  Ｉｎｄｅｎｔｏｒ  ＸＰ／ＤＣＭを用いて測定される。
【００１５】
バンプ６は、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウム又はアルミニウム等を含む半田等の導電材料により構成されており、平面方向及び厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定され、ヤング率が例えば１０ＧＰａ以上１５０ＧＰａ以下に設定されている。
【００１６】
配線基板７は、平板状のコア基板８及びコア基板８の両側に形成された一対のビルドアップ部９を含む積層体１０と、積層体１０の上面に形成された複数の電極パッド１１と、積層体１０の下面に形成された複数の外部接続パッド１２と、積層体１０の上面に形成された搭載領域Ｍと、を含んでおり、厚みが例えば０．２ｍｍ以上１．２ｍｍに設定され、平面方向への熱膨張率が例えば８ｐｐｍ／℃以上１２ｐｐｍ／℃以下に設定され、平面方向への熱膨張率が電子部品５の例えば２倍以上３倍以下に設定され、厚み方向への熱膨張率が例えば３０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定されている。
【００１７】
また、配線基板７は、平面方向への熱膨張率が、電子部品５よりも小さく、後述するマザーボード４よりも大きく設定されている。その結果、電子部品５とマザーボード４との間に介在される配線基板７により、電子部品５とマザーボード４との熱膨張率の差を緩和することができるため、電子部品５、配線基板７及びマザーボード４に熱が印加された場
合に、電子部品５及び配線基板７の電気的接続部に印加される熱応力と、配線基板７及びマザーボード４の電気的接続部に印加される熱応力と、の双方を低減することができ、ひいては電子部品５、配線基板７及びマザーボード４の電気的接続信頼性を高めることができる。
【００１８】
コア基板８は、配線基板７の強度を高めつつ一対のビルドアップ部９間の導通を図るものであり、平板状の基体１３と、基体１３を厚み方向に貫通する円筒状である複数のスルーホール導体１４と、スルーホール導体１４の内部に形成された柱状の絶縁体１５と、を含み、厚みが例えば０．１ｍｍ以上１．０ｍｍ以下に設定されている。
【００１９】
基体１３は、コア基板５の主要部をなして剛性を高めるものであり、例えば樹脂材料と該樹脂材料に被覆された基材と該樹脂材料内に含有された無機絶縁フィラーとを含み、平面方向への熱膨張率が例えば３ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば３０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば０．２ＧＰａ以上２０ＧＰａ以下に設定されている。
【００２０】
基体１３に含まれる樹脂材料は、基体１３の主要部をなすものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等の樹脂材料を使用することができ、平面方向及び厚み方向への熱膨張率が例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば０．１ＧＰａ以上５ＧＰａ以下に設定されている。
【００２１】
樹脂材料に被覆された基材は、基体１３の剛性を高めるものであり、平面方向への熱膨張率が厚み方向よりも小さいため、配線基板７と電子部品５との平面方向への熱膨張率の差を低減し、配線基板７の反りを低減できる。基材としては、繊維により構成された織布若しくは不織布、又は繊維を一方向に配列したものを使用することができ、繊維としては、例えばガラス繊維、樹脂繊維、炭素繊維又は金属繊維等を使用することができる。
【００２２】
樹脂材料内に含有された無機絶縁フィラーは、基体１３の熱膨張率を低減するとともに、基体１３の剛性を高めるものであり、例えば酸化ケイ素、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウム又は炭酸カルシウム等の無機絶縁材料により形成されたものを用いることができ、粒径が例えば０．５μｍ以上５．０μｍ以下に設定され、熱膨張率が例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下に設定され、基体１３の樹脂材料内における含有量が例えば３体積％以上６０体積％以下に設定されている。
【００２３】
なお、無機絶縁フィラーの粒径は、基体１３の研摩面若しくは破断面を電界放出型電子顕微鏡で観察し、２０粒子数以上５０粒子数以下の粒子を含むように拡大した断面を撮影し、該拡大した断面にて各粒子の最大径を測定することにより測定される。また、基体１３の樹脂部における無機絶縁フィラーの含有量(体積％)は、基体１３の研摩面を電界放出型電子顕微鏡で撮影し、画像解析装置等を用いて、基体１３の樹脂材料に占める無機絶縁フィラーの面積比率（面積％）を１０箇所の断面にて測定し、その測定値の平均値を算出して含有量（体積％）とみなすことにより測定される。
【００２４】
基体１３を厚み方向に貫通するスルーホール導体１４は、コア基板８上下のビルドアップ部９同士を電気的に接続するものであり、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料により形成されたものを使用することができ、平面方向及び厚み方向への熱膨張率が例えば５ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。
【００２５】
スルーホール導体１４の内部に形成された絶縁体１５は、後述するビア導体１８の支持面を形成するものであり、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等の樹脂材料により形成されたものを使用することができる。
【００２６】
一方、コア基板８の両側には、上述した如く、一対のビルドアップ部９が形成されている。ビルドアップ部９は、積層された複数の樹脂層１６と、基体１３上又は樹脂層１６間又は樹脂層１６上に形成された複数の導電層１７と、樹脂層１６を貫通して導電層１７に電気的に接続された複数のビア導体１８と、を含んでいる。
【００２７】
樹脂層１６は、導電層１７を支持する支持部材として機能するだけでなく、導電層１７同士の短絡を防ぐ絶縁部材として機能するものであり、例えば樹脂材料と該樹脂材料内に含有された無機絶縁フィラーとを含み、厚みが例えば３μｍ以上２０μｍ以下に設定され、厚み方向及び平面方向への熱膨張率が例えば０ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上４０ＧＰａ以下に設定されている。また、樹脂層１６は、厚み方向及び平面方向への熱膨張率が、後述する導電層１７よりも小さく設定されており、例えば導電層１７の０．１倍以上０．５倍以下に設定されている。
【００２８】
樹脂層１６に含まれる樹脂材料としては、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等により形成されたものを使用することができる。
【００２９】
樹脂層１６の樹脂材料内に含有された無機絶縁フィラーとしては、上述した基体１３に含まれる無機絶縁フィラーと同様のものを用いることができ、樹脂層１６の樹脂材料内における含有量が例えば５体積％以上６５体積％以下に設定されている。
【００３０】
導電層１７は、厚み方向に互いに離間するとともに基体１３上及び樹脂層１６上に間隙を空けて配置されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料により形成されたものを使用することができ、厚みが例えば３μｍ以上２０μｍ以下に設定され、平面方向及び厚み方向への熱膨張率が例えば５ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が５０ＧＰａ以上２５０ＧＰａ以下に設定されている。
【００３１】
導電層１７に電気的に接続されるビア導体１８は、厚み方向に互いに離間した導電層１７同士を相互に接続するものであり、例えば平面方向に沿った断面が円形であるとともに該断面の面積がコア基板８に向って小さくなる柱状に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロムの導電材料により形成されたものを使用することができ、平面方向に沿った断面積が３００μｍ２以上７００μｍ２以下に設定されており、平面方向及び厚み方向への熱膨張率が例えば７ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、平面方向及び厚み方向への熱膨張率が樹脂層１６の例えば１０倍以上５０倍以下に設定され、ヤング率が５０ＧＰａ以上２５０ＧＰａ以下に設定されている。
【００３２】
上述したコア基板８及び一対のビルドアップ部９は積層体１０を構成しており、積層体１０は、上面に電子部品５が搭載される搭載領域Ｍを有する。該搭載領域Ｍは、電子部品５直下に位置する、積層体１０上面の領域である。
【００３３】
コア基板８上方に位置するビルドアップ部９の上面、すなわち積層体１０の上面には、複数の電極パッド１１が形成されている。複数の電極パッド７は、電子部品５の支持部と
して機能するとともに電子部品５の電極とバンプ６とともに電子部品５及び配線基板７の電気的接続部を構成するものであり、平面視にて例えば円形状に形成されている。電極パッド１１としては、構成材料、厚み又は熱膨張率等が上述した導電層１７と同様のものを用いることができる。また、複数の電極パッド１１は、例えば搭載領域Ｍ内に格子状に配列されている。
【００３４】
また、コア基板８下方に位置するビルドアップ部９の下面、すなわち積層体１０の下面には、複数の外部接続パッド１２が形成されている。複数の外部接続パッド１２は、マザーボード４の電極と半田ボール６とともに配線基板７及びマザーボード４の電気的接続部を構成するものであり、平面視にて例えば円状に形成されている。外部接続パッド１２としては、構成材料、厚み又は熱膨張率等が上述した導電層１７と同様のものを用いることができる。
【００３５】
また、上述した電極パッド１１、外部接続パッド１２、スルーホール導体１４、導電層１７及びビア導体１８は、互いに電気的に接続されることにより、１組の配線部Ｌを構成している。配線部Ｌは、マザーボード４及び電子部品５を電気的に接続する機能を有し、配線基板７に複数組形成されており、接地用配線又は電力供給用配線として機能する第１配線部Ｌ１と、信号用配線として機能する第２配線部Ｌ２と、を含んでいる。それ故、第２配線部Ｌ２は、信号を伝送する機能を有し、第１配線部Ｌ１は、第２配線部Ｌ２に対して所定の位置に配置されることにより、第２配線部Ｌ２の信号伝送特性を高める機能を有する。
【００３６】
一方、マザーボード４は、その電極が半田ボール３を介して配線部Ｌに電気的に接続されており、例えば樹脂材料及び該樹脂材料に被覆された基材を含み、厚みが例えば０．５ｍｍ以上２ｍｍ以下に設定され、平面方向への熱膨張率が例えば１５ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、平面方向への熱膨張率が電子部品５の例えば３倍以上５倍以下に設定され、平面方向への熱膨張率が配線基板７の例えば１．２倍以上２倍以下に設定され、ヤング率が例えば３ＧＰａ以下以上３０ＧＰａ以下に設定されている。
【００３７】
マザーボード４に含まれる樹脂材料としては、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等を使用することができ、マザーボード４に含まれる基材としては、例えばガラス繊維を縦横に織り込んで形成された織布等を用いることができる。
【００３８】
半田ボール３は、例えば銅、銀、亜鉛、鉛、錫、インジウム、ビスマス又はアンチモン等を含む半田等の導電材料により構成されており、平面方向及び厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定され、ヤング率が例えば１０ＧＰａ以上１５０ＧＰａ以下に設定されている。
【００３９】
ここで、本実施形態の配線基板７において、樹脂層１６は、コア基板６上方のビルドアップ部９に位置するものの内、最上層に位置するものを第１樹脂層１６ａとし、第１樹脂層１６ａに下方にて隣接する第２樹脂層１６ｂとし、第２樹脂層１６ｂに下方にて隣接する第３樹脂層１６ｃとする。
【００４０】
また、導電層１７は、第１配線部Ｌ１を構成するものの内、第１樹脂層１６ａ及び第２樹脂層１６ｂの間に配されたものを第１導電層１７ａとし、第２樹脂層１６ｂ及び第３樹脂層１６ｃの間に配されたものを第２導電層１７ｂとする。また、導電層１７は、第２配線部Ｌ２を構成するものの内、第１樹脂層１６ａ及び第２樹脂層１６ｂの間に配されたものを第３導電層１７ｃとし、第２樹脂層１６ｂ及び第３樹脂層１６ｃの間に配されたものを第４導電層１７ｄとする。
【００４１】
また、第１導電層１７ａは、搭載領域Ｍ直下の領域を第1領域Ｒ１とし、搭載領域Ｍ直
下外の領域を第２領域Ｒ２とする。また、第２導電層１７ｂは、搭載領域Ｍ直下の領域を第３領域Ｒ３とし、搭載領域Ｍ直下外の領域を第４領域Ｒ４とする。
【００４２】
第１導電層１７ａ及び第２導電層１７ｂは、接地用配線又は電力供給用配線としての機能を高めるため、第３導電層１７ｃ及び第４導電層１７ｄから離間しつつ取り囲むように第３導電層１７ｃ及び第４導電層１７ｄ以外の領域全体に渡って形成されており、平面視における面積が第３導電層１７ｃ及び第４導電層１７ｄよりも広く設定されている。なお、第１導電層１７ａ及び第２導電層１７ｂは、平面視における面積が第３導電層１７ｃ及び第４導電層１７ｄの例えば２５００００倍以上に設定されている。
【００４３】
また、第１導電層１７ａは、図３に示すように、厚み方向に貫通するとともに第１樹脂層１６ａの一部が充填された複数の貫通孔Ｐが形成されており、この貫通孔Ｐは、搭載領域Ｍ直下の第１領域Ｒ１に形成された複数の第１貫通孔Ｐ１と、搭載領域Ｍ直下外の第２領域Ｒ２に形成された複数の第２貫通孔Ｐ２と、を含んでいる。また、第２導電層１７ｂは、図４に示すように、厚み方向に貫通するとともに第２樹脂層１６ｂの一部が充填された複数の貫通孔Ｐが形成されており、この貫通孔Ｐは、搭載領域Ｍ直下の第３領域Ｒ３に形成された複数の第３貫通孔Ｐ３と、搭載領域Ｍ直下外の第４領域Ｒ４に形成された複数の第４貫通孔Ｐ４と、を含んでいる。
【００４４】
第３導電層１７ｃ及び第４導電層１７ｄは、厚み方向に沿って直線状に配列されたビア導体１８同士の接続信頼性を高めるためのランドとしての機能を有するため、平面視にて円形状に形成されており、高密度配線を図るため、平面視における面積が第３導電層１７ｃ及び第４導電層１７ｄよりも小さく設定されている。なお、第３導電層１７ｃ及び第２導電層１７ｄは、平面視における面積が例えば１０００μｍ２以上１００００μｍ２以下に設定されている。
【００４５】
ところで、上述した樹脂層１６は、平面方向への熱膨張率が導電層１７よりも小さく設定されているため、樹脂層１６の熱膨張率を小さくすることにより、配線基板７の熱膨張率を小さくし、ひいては配線基板７と電子部品５との熱膨張率の差を低減することができるが、配線基板７とマザーボード４との熱膨張率の差は大きくなりやすい。
【００４６】
一方、本実施形態の配線基板７においては、図３に示すように、第１導電層１７ａは、搭載領域Ｍ直下の第１領域Ｒ１に形成された第１貫通孔Ｐ１の平面視における面積が、搭載領域Ｍ直下外の第２領域Ｒ２に形成された第２貫通孔Ｐ２の平面視における面積よりも大きく設定されている。
【００４７】
その結果、搭載領域Ｍ直下外の領域と比較して、搭載領域Ｍ直下の領域において、熱膨張率の高い導電層１７の体積を容易に低減させるとともに熱膨張率の低い樹脂層１６の体積を容易に増加させることができ、配線基板３の体積に対する導電材料の体積の割合（残銅率）を搭載領域Ｍ直下の領域にて局所的に低減することができるため、搭載領域Ｍ直下の領域の熱膨張率を局所的に低減させることができる。
【００４８】
したがって、配線基板７の電子部品３が搭載される搭載領域Ｍ直下の領域においては熱膨張率を低減するとともに、マザーボード４に搭載される配線基板７全体の領域においては熱膨張率の低下を緩和することができるため、電子部品３、配線基板７及びマザーボード４に熱が印加された場合に、電子部品３及び配線基板７の電気的接続部に印加される熱応力を低減しつつ、配線基板７及びマザーボード４の電気的接続部に印加される熱応力を低減することができる。それ故、電子部品３及び配線基板７の電気的接続部と配線基板７
及びマザーボード４の電気的接続部とにおいて、熱応力に起因した断線を低減し、ひいては電子部品３及びマザーボード４の双方との電気的接続信頼性に優れた配線基板３を得ることができる。
【００４９】
また、平面方向にて残銅率を局所的に低減させているため、厚み方向にて残銅率を低減させた場合と比較して、平板状である配線基板７の反りを低減させることができる。
【００５０】
また、仮に、搭載領域Ｍ直下の領域において第２貫通孔Ｐ２と同じ大きさの貫通孔の数を増やすことにより導電層１７の体積を低減させた場合と比較して、本実施形態の配線基板３は、搭載領域Ｍ直下の領域において個々の第１貫通孔Ｐ１の平面視における面積を大きくしていることから、隣接する第１貫通孔Ｐ１同士の間隔の数を増加させる必要がなく、該間隔のために必要とされる導電層１７の体積の合計が少ないため、一定の領域内でより多くの導電層１７の体積を効率良く低減させることができ、ひいては配線密度の高くなりやすい搭載領域Ｍ直下の領域において第１貫通孔Ｐ１を効率良く配置し、導電層１７の体積をより多く低減させることができる。
【００５１】
第１貫通孔Ｐ１は、平面視における面積が、例えば０．０５ｍｍ２以上０．２ｍｍ２以下に設定され、第２貫通孔Ｐ２の例えば１．５倍以上３倍以下に設定されている。また、第２貫通孔Ｐ２は、平面視における面積が例えば０．０３ｍｍ２以上０．０７ｍｍ２以下に設定されている。
【００５２】
複数の第１貫通孔Ｐ１の平面視における面積の合計値が第１導電層１７ａの第１領域Ｒ１の平面視における面積に対して占める割合は、複数の第２貫通孔Ｐ２の平面視における面積の合計値が第１導電層１７ａの第２領域Ｒ２の平面視における面積に対して占める割合よりも大きく設定されていることが望ましい。その結果、残銅率を搭載領域Ｍ直下の領域にて局所的に低減することができるため、搭載領域Ｍ直下の領域の熱膨張率を局所的に低減させることができる。
【００５３】
なお、複数の第１貫通孔Ｐ１の平面視における面積の合計値が第１導電層１７ａの第１領域Ｒ１の平面視における面積に対して占める割合は、複数の第２貫通孔Ｐ２の平面視における面積の合計値が第１導電層１７ａの第２領域Ｒ２の平面視における面積に対して占める割合の例えば０．４倍以上０．８倍以下に設定されている。
【００５４】
第１導電層１７ａには、ランドとして機能する第３導電層１７ｃから離間して取り囲むように厚み方向に貫通したランド用貫通孔PLが形成されており、ランド用貫通孔PLにて第１導電層１７ａと第３導電層１７ｃとの間隙Ｇには第１樹脂層１６ａの一部が充填されており、第１貫通孔Ｐ１は、平面視における面積がランド用貫通孔PLよりも大きく設定されている。その結果、第３導電層１７ｃを小さく形成することにより高密度配線を可能とするとともに、信号伝送特性の観点から第３導電層１７ｃからの距離が所定の距離に設定されて大きさが設定されるランド用貫通孔PLよりも、第１貫通孔Ｐ１を大きくすることにより、残銅率を搭載領域Ｍ直下の領域にて局所的に低減することができる。なお、第２貫通孔Ｐ２は、平面視における面積が例えばランド用貫通孔PLよりも小さく設定されている。
【００５５】
第１導電層１７ａ及び第２導電層１７ｂは、コア基板６上方のビルドアップ部９に形成されていることが望ましい。その結果、電子部品５と配線基板７との電気的接続部に印加される応力より低減させるとともに、配線基板７とマザーボード４との電気的接続部に印加される応力の減少をより緩和させることができる。さらに、第１導電層１７ａ及び第２導電層１７ｂのように、搭載領域Ｍ直下の領域に形成された貫通孔Ｐの平面視における面積が搭載領域Ｍ直下外の領域に形成された貫通孔Ｐの平面視における面積よりも大きい導電層１７は、コア基板６上方のビルドアップ部９のみに形成されていることが望ましい。
【００５６】
第２導電層１７ｂは、図４に示すように、搭載領域Ｍ直下の第３領域Ｒ３に形成された第３貫通孔Ｐ３は、平面視における面積が、搭載領域Ｍ直下外の第４領域Ｒ４に形成された第４貫通孔Ｐ４よりも大きく形成されている。その結果、第１導電層１７ａと同様に、残銅率を搭載領域Ｍ直下の領域にて局所的に低減することができる。
【００５７】
また、第２導電層１７ｂに形成された第３貫通孔Ｐ３は、平面視にて第１導電層１７ａに形成された第１貫通孔Ｐ１と離間している。その結果、樹脂層１６と導電層１７との界面である内壁面に応力が集中しやすい第１貫通孔Ｐ１及び第２貫通孔Ｐ２を平面視にて離間させることにより、該応力に起因した第１貫通孔Ｐ１と第２貫通孔Ｐ２との間における第２樹脂層１６ｂのクラックを低減することができる。
【００５８】
次に、上述した実装構造体２の製造方法を説明する。
【００５９】
（１）コア基板８を準備する。具体的には、以下のように行う。
【００６０】
まず、例えば未硬化樹脂と基材とを含む複数の樹脂シートを積層し、加熱加圧して未硬化樹脂を硬化させることにより、基体１３を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体１３を厚み方向に貫通したスルーホールを複数形成する。次に、例えば無電解めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により、スルーホールの内壁に導電材料を被着させて、円筒状のスルーホール導体１４を形成する。また、基体１３の上面及び下面に導電材料を被着させて、導電材料層を形成する。次に、円筒状のスルーホール導体１４の内部に、樹脂材料等を充填し、絶縁体１５を形成する。次に、導電材料を絶縁体１５の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、導電層材料層をパターニングして導電層１７を形成する。
【００６１】
以上のようにして、図５ａに示すコア基板８を作製することができる。
【００６２】
（２）コア基板８の両側に一対のビルドアップ部９を形成し、電極パッド１１及び外部接続パッド１２を形成することにより、配線基板７を作製する。具体的には、以下のように行う。
【００６３】
まず、未硬化の樹脂を導電層１７上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、導電層１７上に樹脂層１６を形成する。次に、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置により、樹脂層１６にビア孔Ｖを形成し、ビア孔Ｖ内に導電層１７の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により、ビア孔Ｖにビア導体１３を形成するとともに樹脂層１６の上面に第２導電層１７ｂを形成する。
【００６４】
なお、かかる第２導電層１７ｂ形成の際に第２導電層１７ｂを任意の形状にパターニングすることにより、第３貫通孔Ｐ３及び第４貫通孔Ｐ４を形成することができる。
【００６５】
かかる工程を繰り返すことにより、ビルドアップ部９を形成することができる。なお、また、最上層及び最下層の樹脂層１６に導電層１７を形成する際、導電層１７と同様に電極パッド１１及び外部接続パッド１２を形成することができる。また、第２導電層１７ｂと同様に第１導電層１７ａを形成することができる。
【００６６】
以上のようにして、図５ｂに示す配線基板７を作製することができる。
【００６７】
（３）電極パッド１１上面にバンプ６を形成するとともにバンプ６を介して配線基板７に電子部品５をフリップチップ実装する。
【００６８】
以上のようにして、図５ｃに示す実装構造体２を作製することができる。
【００６９】
（４）外部接続パッド１２下面に半田ボール３を形成するとともに半田ボール３を介してマザーボード４に実装構造体２をフリップチップ実装する。
【００７０】
以上のようにして、図１及び２に示す電子装置１を作製することができる。
【００７１】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００７２】
例えば、上述した実施形態において、電子部品に半導体素子を用いた構成を例に説明したが、電子部品としてはコンデンサ等を用いても構わない。
【００７３】
また、成就した実施形態において、電子部品を配線基板にフリップチップ実装した構成を例に説明したが、電子部品を配線基板にワイヤボンディング実装しても構わない。
【００７４】
また、上述した実施形態において、３層の樹脂層によりビルドアップ部を形成した構成を例に説明したが、樹脂層は何層でも構わない。
【００７５】
また、上述した実施形態において、基体及び絶縁層の材料として樹脂を用いた構成を例に説明したが、基体及び絶縁層として、金属材料を樹脂材料で被覆してなるものやセラミックスから形成されたものを使用しても構わない。
【００７６】
また、上述した実施形態において、搭載領域直下の領域に形成された貫通孔の平面視における面積が搭載領域直下外の領域に形成された貫通孔の平面視における面積よりも大きい導電層が、コア基板上方のビルドアップ部のみに形成された構成を例に説明したが、全ての導電層において、搭載領域直下の領域に形成された貫通孔の平面視における面積が搭載領域直下外の領域に形成された貫通孔の平面視における面積よりも大きくても構わない。
【符号の説明】
【００７７】
１        電子装置
２        実装構造体
３        半田ボール
４        マザーボード
５        電子部品
６        バンプ
７        配線基板
８        コア基板
９        ビルドアップ部
１０      積層体
１１      電極パッド      
１２      外部接続パッド
１３      基体
１４      スルーホール導体
１５      絶縁体
１６      樹脂層
１７      導電層
１８      ビア導体
Ｍ        搭載領域
Ｐ        貫通孔
Ｇ        間隙
【図１】
2011176099.tif 000003
【図２】
2011176099.tif 000004
【図３】
2011176099.tif 000005
【図４】
2011176099.tif 000006
【図５】
2011176099.tif 000007