(57)【要約】【課題】バックプレーン通信装置のスイッチ部から複数のラインカードまでの複数の内部バスの信号配線の伝送距離を全て等距離とし、ノイズシミュレーション工数を削減する。【解決手段】バックプレーン通信装置２０は、複数の内部バス３２ａ〜３２ｄが形成されたバックプレーン基板２１と、ルーティング情報を有するＩＰパケット６０を内部バス３２ａ〜３２ｄから受信し、ルーティング情報に従い内部バス３２ａ〜３２ｄを切り替えて送信するスイッチ部２２とを備えている。更に、バックプレーン基板２１上に取り付けられ、スイッチ部２２から内部バス３２ａ〜３２ｄを介して等距離に接続されたコネクタ５０ａ〜５０ｄに着脱自在に接続され、内部バス３２ａ〜３２ｄの信号と外部通信信号とを相互に変換する複数のラインカード２３ａ〜２３ｄとが、設けられている。【選択図】図１
2011097216.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部バスが形成された基板と、
ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部と、
前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、
前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードと、
を備えたことを特徴とするバックプレーン通信装置。
【請求項２】
前記複数の内部バスは、前記基板の内層に形成された配線層に配線されたことを特徴とする請求項１記載のバックプレーン通信装置。
【請求項３】
前記スイッチ部は、
前記配線層に配線された前記複数の内部バスに接続され、前記複数の内部バスの信号と前記データパケット構造体とを相互に変換する物理インタフェース部と、
前記データパケット構造体を前記物理インタフェース部から受信し、前記データパケット構造体の前記ルーティング情報に従って前記複数の内部バスのいずれかを選択して前記物理インタフェース部に送信するルーティング処理部と、
を備えたことを特徴とする請求項２記載のバックプレーン通信装置。
【請求項４】
前記複数の内部バスは、前記スイッチ部を中心に回転対称に配線されたことを特徴とする請求項１〜３のいずれか１項に記載のバックプレーン通信装置。
【請求項５】
前記複数のコネクタは、前記スイッチ部を中心に回転対称に配置されたことを特徴とする請求項４記載のバックプレーン通信装置。
【請求項６】
前記複数の内部バスは、前記スイッチ部を中心に放射状に配線されたことを特徴とする請求項１〜３のいずれか１項に記載のバックプレーン通信装置。
【請求項７】
前記複数のコネクタは、前記スイッチ部を中心に放射状に配置されたことを特徴とする請求項６記載のバックプレーン通信装置。
【請求項８】
前記複数の内部バスは、前記スイッチ部を中心に十字方向に配線されたことを特徴とする請求項１〜３のいずれか１項に記載のバックプレーン通信装置。
【請求項９】
前記複数のコネクタは、前記スイッチ部を中心に十字方向に配置されたことを特徴とする請求項８記載のバックプレーン通信装置。
【請求項１０】
前記基板は、前記スイッチ部を中心とする円板形状であることを特徴とする請求項１〜９いずれか１項に記載のバックプレーン通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックプレーンを有するバックプレーン通信装置、特に、高速な通信信号をルーティング処理し、高密度に部品が配置されたバックプレーン通信装置に関するものである。
【背景技術】
【０００２】
従来のバックプレーン通信装置は、装置を柔軟に構成することを目的に、長方形の、いわゆるブックシェルフ状バックプレーン上に複数の回路カードが搭載されている。
【０００３】
図１１は、従来のバックプレーン通信装置１の外観を示す図である。
このバックプレーン通信装置１では、ブックシェルフ状バックプレーン２にコネクタ１３ａ〜１３ｅが搭載されている。コネクタ１３ａにラインカード４ａが着脱可能に接続され、同様にコネクタ１３ｂにラインカード４ｂが、コネクタ１３ｃにラインカード４ｃが、コネクタ１３ｄにラインカード４ｄが、コネクタ１３ｅにスイッチカード３がそれぞれ着脱可能に接続されている。
【０００４】
図１２は、図１１中のブックシェルフ状バックプレーン２における内部バス１２ａ〜１２ｄの配線例を示す図である。
【０００５】
このブックシェルフ状バックプレーン２では、ラインカード４ａ〜４ｄがスイッチカード３の両脇に並行に配置され、スイッチカード３のコネクタ１３ｅから、ラインカード４ａ〜４ｄのコネクタ１３ａ〜１３ｄに内部バス１２ａ〜１２ｄが配線されている。
【０００６】
図１３は、図１１のバックプレーン通信装置１を示す全体の回路構成図である。
このバックプレーン通信装置１では、ブックシェルフ状バックプレーン２に、ラインカード４ａ〜４ｄと、スイッチカード３がそれぞれ着脱可能に接続されている。
【０００７】
スイッチカード３は、プロセッサ５と、スイッチデバイス６と、メモリ７と、物理インタフェースチップ８とを有している。物理インタフェースチップ８は、内部バス１２ａ〜１２ｄに接続されており、これら内部バス１２ａ〜１２ｄの信号をスイッチデバイス６に送受信する。更に、スイッチデバイス６には、プロセッサ５とメモリ７が接続されている。プロセッサ５は、スイッチデバイス６とメモリ７を制御して、内部バス１２ａ〜１２ｄの信号のルーティング処理を行い、中央処理装置（ＣＰＵ）で構成されている。
【０００８】
ラインカード４ａは、ラインインタフェースデバイス９ａとプロセッサ１０ａと物理インタフェースチップ１１ａを有しており、これには外部通信回線１４ａと内部バス１２ａが接続されている。外部通信回線１４ａは、例えばＥｔｈｅｒｎｅｔ（登録商標）（米国Ｘｅｒｏｘ  Ｃｏｒｐｏｒａｔｉｏｎの登録商標）などであり、内部バス１２ａは例えばＰＣＩ  Ｅｘｐｒｅｓｓ（商標）（ＰＣＩ−ＳＩＧ社の商標）などである。外部通信回線１４ａは、外部通信回線１４ａとＩＰパケット６０を送受信するためのラインインタフェースデバイス９ａを経由してプロセッサ１０ａに接続されている。内部バス１２ａは、内部バス１２ａとＩＰパケット６０を送受信するための物理インタフェースチップ１１ａを経由してプロセッサ１０ａに接続されている。ラインカード４ｂからラインカード４ｄも同様に構成されている。
【０００９】
ラインカード４ａは、外部通信回線１４ａからＩＰパケット６０が入力されると、内部バス１２ａのＩＰパケット６０に変換してスイッチカード３に送信する。スイッチカード３は、ＩＰパケット６０の送信先ＩＰアドレス６２をルーティング情報として参照し、内部バス１２ａ〜１２ｄのいずれかに切り替え、その切り替えられた内部バス１２ａ〜１２ｄのいずれかにＩＰパケット６０を送信する。スイッチカード３がＩＰパケット６０を内部バス１２ｂに送信すると、ラインカード４ｂは内部バス１２ｂのＩＰパケット６０を外部通信回線１４ｂのＩＰパケット６０に変換して送信する。
【００１０】
従来のバックプレーン通信装置１に関連する技術としては、例えば下記の特許文献１〜４に記載されたものが知られている。
【００１１】
特許文献１には、コンピュータネットワークに使用されるルータおよびスイッチの内部構成に関して光バックプレーンを実装した事例が記載されている。
【００１２】
バックプレーンの水平方向の長さは制限されている。例えば、ＩＳＡ（Ｉｎｄｕｓｔｒｙ  Ｓｔａｎｄａｒｄ  Ａｒｃｈｉｔｅｃｔｕｒｅ（工業標準機構））に適合したバックプレーンは、水平方向の長さが約２２インチ（５４ｃｍ）に制限されている。さらに、高速の信号を取り扱う回路カードは互いに近接して搭載することはできない。回路カードが互いに近接して搭載されると、充分に空気で冷却できず、回路カードがオーバヒートしてしまうためである。よって、単一のバックプレーン内に配置される高速の信号を取り扱う回路カードの枚数が制限され、それにより提供できる機能が制限される。
【００１３】
特許文献２及び３には、シリンダ状のバックプレーンに関する技術が記載されている。
また、特許文献４には、回路カードを放射状に配列することにより、被試験ＩＣデバイス（ＤＵＴ）と全てのピンカード間が等距離となるブックシェルフを有する高速半導体テストシステムの技術が記載されている。各カードは、ＤＵＴ間と等距離となり、それぞれのピンカードとＤＵＴ間を接続する経路長のばらつきを最小化または除去することができる。これにより、ピンカードとＤＵＴ間の往復遅延のばらつきも最小化または除去することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−１５０７７６号公報
【特許文献２】特開平８−２３６９６９号公報
【特許文献３】特開平８−２３６２２９号公報
【特許文献４】特表２００６−５００５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来のバックプレーン通信装置１では、次の（１）〜（３）のような課題があった。
【００１６】
（１）  図１２に示すように、従来のバックプレーン通信装置１に於けるブックシェルフ状バックプレーン２では、ラインカード４ａ〜４ｄの接続位置により、ラインカード４ａ〜４ｄからスイッチカード３までの内部バス１２ａ〜１２ｄの信号配線の伝送距離が異なる。よって、それぞれの接続位置の組合せの数だけ耐ノイズ設計を実施しなければならず、ノイズシミュレーション工数が増大する
【００１７】
（２）  従来のブックシェルフ状バックプレーン２は、ノイズ発生の要因となる多くのコネクタ１３ａ〜１３ｅを有している。かつ、内部バス１２ｃの信号配線がラインカード４ａ用のコネクタ１３ａを通過し、内部バス１２ｄの信号配線がラインカード４ｂ用のコネクタ１３ｂを通過する。よって、インピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【００１８】
（３）  従来のブックシェルフ状バックプレーン２に多くのラインカード４ａ〜４ｄを接続する場合、スイッチカード３とのラインカード４ａ〜４ｄの間の内部バス１２ａ〜１２ｄの信号伝送ラインも多くなる。そのため、ブックシェルフ状バックプレーン２の上を引き回す信号配線が増大する。よって配線層を更に多層にしなければならず、バックプレーン通信装置１がコストアップする。また、複数の配線層に信号を伝達するためのスルーホールを要し、内部バス１２ａ〜１２ｄの信号伝送ラインがスルーホールを通過することに起因するインピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【課題を解決するための手段】
【００１９】
本発明のバックプレーン通信装置は、複数の内部バスが形成された基板と、ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部とを備えている。更に、前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードとを備えている。
【発明の効果】
【００２０】
本発明のバックプレーン通信装置によれば、スイッチ部から複数のコネクタまでの複数の内部バスが等距離に接続されているので、一通りの内部バスの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できるという効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施例１における、図４のバックプレーン通信装置２０を示す全体の回路構成図である。
【図２】図２は、本発明の実施例１におけるバックプレーン通信装置２０を用いたシステム構成図である。
【図３】図３は、図２中の外部通信回線３１ａ〜３１ｄを介して送受信されるＩＰパケット６０の構造体を示す図である。
【図４】図４は、図２中のバックプレーン通信装置２０の外観を示す概略の斜視図である。
【図５】図５は、図４中のバックプレーン基板２１における内層配線例を示す図である。
【図６】図６は、図５中のコネクタ５０ａの信号ピン配置例を示す図である。
【図７】図７は、図１及び図５中の内部バス３２ａの例を示す構成図である。
【図８】図８は、図１などのバックプレーン通信装置２０における全体の動作を示すフローチャートである。
【図９】図９は、図８中のステップＳ２におけるスイッチ部２２の動作を示すフローチャートである。
【図１０】図１０は、図９中のステップＳ２３における第２の内部バス特定方法を示す図である。
【図１１】図１１は、従来のバックプレーン通信装置１の外観を示す図である。
【図１２】図１２は、図１１中のブックシェルフ状バックプレーン２における内部バス１２ａ〜１２ｄの配線例を示す図である。
【図１３】図１３は、図１１のバックプレーン通信装置１を示す全体の回路構成図である。
【発明を実施するための形態】
【００２２】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２３】
（実施例１の構成）
図２は、本発明の実施例１におけるバックプレーン通信装置２０を用いたシステム構成図である。
【００２４】
このシステムは、本実施例１のバックプレーン通信装置２０及び複数（例えば４本）の外部通信回線３１ａ〜３１ｄを有し、４台のコンピュータ４０ａ〜４０ｄが外部通信回線３１ａ〜３１ｄ及びバックプレーン通信装置２０を介して接続されている。コンピュータ４０ａにはＩＰアドレス：１９２．１６８．１１．１が付与され、同様にコンピュータ４０ｂにはＩＰアドレス：１９２．１６８．１１．２が、コンピュータ４０ｃにはＩＰアドレス：１９２．１６８．１１．３が、コンピュータ４０ｄには、ＩＰアドレス：１９２．１６８．１１．４がそれぞれ付与されている。ＩＰパケット６０は、外部通信回線３１ａ〜３１ｄを介して送受信される。
【００２５】
図３は、図２中の外部通信回線３１ａ〜３１ｄを介して送受信されるＩＰパケット６０の構造体を示す図である。
【００２６】
ＩＰパケット６０は、送信元ＩＰアドレス６１と、送信先ＩＰアドレス６２と、サイズやオプションなどの属性情報６３と、送信データ６４とから構成されている。
【００２７】
図４は、図２中のバックプレーン通信装置２０の外観を示す概略の斜視図である。
このバックプレーン通信装置２０は、例えば、円板形状のバックプレーン基板２１を有している。バックプレーン基板２１の内層には、物理インタフェースチップ２４が設けられると共に、バックプレーン基板２１上に、複数のコネクタ５０ａ〜５０ｄが設けられている。物理インタフェースチップ２４と、複数のコネクタ５０ａ〜５０ｄとは、バックプレーン基板２１の内層に配線された内部バス３２ａ〜３２ｄにより接続されている。コネクタ５０ａ〜５０ｄには、ラインカード２３ａ〜２３ｄがそれぞれ着脱自在に接続されており、このラインカード２３ａ〜２３ｄには、物理インタフェースチップ３０ａ〜３０ｄがそれぞれ設けられている。
【００２８】
図５は、図４中のバックプレーン基板２１における内層配線例を示す図である。
バックプレーン基板２１は円板形状であり、その内層配線の中央部に物理インタフェースチップ２４が搭載されている。複数のコネクタ５０ａ〜５０ｄは、物理インタフェースチップ２４を中心に四方に等距離に装着されている。物理インタフェースチップ２４とコネクタ５０ａ〜５０ｄの間は、差動信号線３３ａ〜３３ｄが物理インタフェースチップ２４を中心とする回転対称で、かつそれぞれが等距離に配線されている。図５には図示していないが、差動信号線３４ａ〜３４ｄ及び内部バス３２ａ〜３２ｄも同様に、物理インタフェースチップ２４を中心とする回転対称かつ放射状で、それぞれが等距離に配線されている。
【００２９】
図６は、図５中のコネクタ５０ａの信号ピン配置例を示す図である。
コネクタ５０ａは、各々２本の差動信号線３３ａと差動信号線３４ａの信号ピンを有している。差動信号線３３ａにより物理インタフェースチップ３０ａから物理インタフェースチップ２４への片方向の送信を行い、差動信号線３４ａにより物理インタフェースチップ２４から物理インタフェースチップ３０ａへの片方向の送信を行う。レーン３５ａは、差動信号線３３ａと差動信号線３４ａの４本の信号ピンの組み合わせであり、物理インタフェースチップ２４と物理インタフェースチップ３０ａとの間の相互の送受信を行う。
【００３０】
図１は、本発明の実施例１における、図４のバックプレーン通信装置２０を示す全体の回路構成図である。
【００３１】
このバックプレーン通信装置２０は、バックプレーン基板２１と、このバックプレーン基板２１のコネクタ５０ａ〜５０ｄ及び内部バス３２ａ〜３２ｄに着脱自在に接続されたラインカード２３ａ〜２３ｄとから構成され、そのラインカード２３ａ〜２３ｄには、外部通信回線３１ａ〜３１ｄが接続されている。内部バス３２ａ〜３２ｄは、例えばＰＣＩ  Ｅｘｐｒｅｓｓ規格のバスであり、外部通信回線３１ａ〜３１ｄは、例えばＥｔｈｅｒｎｅｔ（登録商標）（米国Ｘｅｒｏｘ  Ｃｏｒｐｏｒａｔｉｏｎの登録商標）の通信回線である。
【００３２】
バックプレーン基板２１は、コネクタ５０ａ〜５０ｄ及びスイッチ部２２を有している。コネクタ５０ａ〜５０ｄは、内部バス３２ａ〜３２ｄに接続され、ラインカード２３ａ〜２３ｄが着脱自在に接続されている。
【００３３】
スイッチ部２２は、物理インタフェースチップ２４、スイッチデバイス２５、メモリ２６、及び全体を制御するプロセッサ２７を有している。スイッチデバイス２５、メモリ２６及びプロセッサ２７は、バックプレーン基板２１の表面又は裏面に実装され、物理インタフェースチップ２４は、バックプレーン基板２１の内層に実装されている。スイッチ部２２は、内部バス３２ａ〜３２ｄからＩＰパケット６０を受信し、このＩＰパケット６０の送信先ＩＰアドレス６２に従って内部バス３２ａ〜３２ｄのいずれか１つを選択して物理インタフェースチップ２４に送信するものである。
【００３４】
物理インタフェースチップ２４は、内部バス３２ａ〜３２ｄに接続されると共に、スイッチデバイス２５に接続され、内部バス３２ａ〜３２ｄから受信したＩＰパケット６０をスイッチデバイス２５に送信すると共に、スイッチデバイス２５から受信したＩＰパケット６０を内部バス３２ａ〜３２ｄに送信する。スイッチデバイス２５は、プロセッサ２７によって制御されている。プロセッサ２７は、スイッチデバイス２５が受信したＩＰパケット６０のルーティング処理を行うものであり、中央処理装置（ＣＰＵ）で構成されている。
【００３５】
ラインカード２３ａには、外部通信回線３１ａが接続され、ラインインタフェースデバイス２８ａ、プロセッサ２９ａ、及び物理インタフェースチップ３０ａを経由し、内部バス３２ａに接続されている。ラインカード２３ａは、外部通信回線３１ａのＩＰパケット６０と内部バス３２ａのＩＰパケット６０との相互の送受信を行うものである。ラインカード２３ｂ〜２３ｄも同様に構成されている。
【００３６】
物理インタフェースチップ２４は、内部バス３２ａ〜３２ｄのＩＰパケット６０とスイッチデバイス２５のＩＰパケット６０との相互変換を行うものである。スイッチデバイス２５とメモリ２６とプロセッサ２７は、ＩＰパケット６０の送信先ＩＰアドレス６２をルーティング情報として、ルーティング制御を行う機能を有している。
【００３７】
図７は、図１及び図５中の内部バス３２ａの例を示す構成図である。
内部バス３２ａは、各々２本の差動信号線３３ａと差動信号線３４ａを有している。差動信号線３３ａは、物理インタフェースチップ３０ａの信号を物理インタフェースチップ２４に送信し、差動信号線３４ａは、物理インタフェースチップ２４の信号を物理インタフェースチップ３０ａに送信する。差動信号線３３ａと差動信号線３４ａの４本の信号線の組み合わせによって、物理インタフェースチップ３０ａと物理インタフェースチップ２４相互の送受信が行われる。レーン３５ａは、差動信号線３３ａと差動信号線３４ａの４本の通信線の組み合わせである。なお、内部バス３２ｂ〜３２ｄの構成は内部バス３２ａと同様である。
【００３８】
（実施例１の動作）
図８は、図１などのバックプレーン通信装置２０における全体の動作を示すフローチャートである。
【００３９】
動作が開始され、ステップＳ１において、第１のラインカードは、第１の外部通信信号を受信したならば、第１の内部バスの信号に変換する。第１のラインカードは、ラインカード２３ａ〜２３ｄのいずれかで、第１の外部通信信号は、外部通信回線３１ａ〜３１ｄいずれかから受信したＩＰパケット６０である。第１の内部バスは、内部バス３２ａ〜３２ｄのいずれかである。
【００４０】
ステップＳ２において、スイッチ部２２は、第１の内部バスの信号を受信して、ルーティング処理を行い、指定された第２の内部バスに送信する。第２の内部バスは、内部バス３２ａ〜３２ｄのいずれかである。
【００４１】
ステップＳ３において、第２の内部バスに接続された第２のラインカードは、第２の内部バスの信号を受信し、第２の外部通信信号に変換して送信する。第２のラインカードは、ラインカード２３ａ〜２３ｄのいずれかで、第２の外部通信信号は、外部通信回線３１ａ〜３１ｄのいずれかに送信したＩＰパケット６０である。
【００４２】
図９は、図８中のステップＳ２におけるスイッチ部２２の動作を示すフローチャートである。
【００４３】
スイッチ部２２の動作が開始され、ステップＳ２１において、スイッチ部２２は、第１の内部バスからＩＰパケット６０を受信する。このとき、スイッチ部２２のプロセッサ２７は、第１の内部バスのＩＰパケット６０を、物理インタフェースチップ２４とスイッチデバイス２５を介して受信する。ステップＳ２２において、スイッチ部２２は、ＩＰパケット６０を、スイッチ部２２のメモリ２６に一旦格納する。
【００４４】
ステップＳ２３において、スイッチ部２２は、格納したＩＰパケット６０の宛て先に対応する第２の内部バスを特定する。このとき、スイッチ部２２のプロセッサ２７は、格納したＩＰパケット６０の送信先ＩＰアドレス６２に対応する第２の内部バスを特定する。その後、ステップＳ２４において、スイッチ部２２は、メモリ２６に格納されたＩＰパケット６０を読み出して、物理インタフェースチップ２４を経由して特定した前記第２の内部バスへ送信し、動作を終了する。
【００４５】
図１０は、図９中のステップＳ２３における第２の内部バス特定方法を示す図である。
スイッチ部２２は、ＩＰパケット６０の宛て先である送信先ＩＰアドレス６２と、内部バス３２ａ〜３２ｄとの対応により、内部バス３２ａ〜３２ｄのいずれかを前記第２の内部バスとして特定する。
【００４６】
（実施例１の効果）
本実施例１のバックプレーン通信装置２０によれば、次の（Ａ）〜（Ｆ）のような効果がある。
【００４７】
（Ａ）  本実施例１では、バックプレーン基板２１のスイッチ部２２に内蔵された物理インタフェースチップ２４から、コネクタ５０ａ〜５０ｄまでの内部バス３２ａ〜３２ｄの配線が等距離で放射状かつ回転対称である。よって、一通りの内部バス３２ａ〜３２ｄの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できる。
【００４８】
（Ｂ）  バックプレーン基板２１のスイッチ部２２に内蔵された物理インタフェースチップ２４は、基板内に形成された配線層に接続され、内部バス３２ａ〜３２ｄがその配線層に配線されている。よって、複数の配線層に信号を伝達するスルーホールの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【００４９】
（Ｃ）  バックプレーン基板２１のスイッチ部２２に内蔵された物理インタフェースチップ２４と、ラインカード２３ａ〜２３ｄに実装された物理インタフェースチップ３０ａ〜３０ｄとの間の信号伝送路は、単一のコネクタ５０ａ〜５０ｄ中の１つのみを介しており、他のコネクタ５０ａ〜５０ｄを通過することはない。よって、信号伝送路のコネクタ５０ａ〜５０ｄの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【００５０】
（Ｄ）  バックプレーン基板２１のスイッチ部２２に内蔵された物理インタフェースチップ２４から、コネクタ５０ａ〜５０ｄまでの内部バス３２ａ〜３２ｄは放射状で、相互に交差することなく配線が可能である。そのためバックプレーン基板２１にラインカード２３ａ〜２３ｄを多く装着する場合であっても、同一の配線層にてラインカード２３ａ〜２３ｄに係る内部バス３２ａ〜３２ｄを引き回すことが可能であり、配線層を増やすことなく信号配線の増大に対処できる。よって、バックプレーン基板２１のコストダウンに寄与できる。
【００５１】
（Ｅ）  バックプレーン基板２１は、スイッチ部２２を中心とする円板形状である。よって、コネクタ５０ａ〜５０ｄ及び内部バス３２ａ〜３２ｄを、回転対称や放射状又は十字方向に配置しやすくなる。
【００５２】
（Ｆ）  バックプレーン基板２１は、従来のラインカード用コネクタ５０ａ〜５０ｄを実装しているので、ラインカード２３ａ〜２３ｄは従来構造のまま利用できる。
【００５３】
（変形例）
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【００５４】
（ａ）  ラインカードを３枚または５枚以上装着し、かつ複数のラインカード用コネクタ５０ａなどに係る複数の内部バス３２ａなどを、物理インタフェースチップ２４を中心とした回転対称に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が３本で足る場合や５本以上を要する場合であっても実施例１と同様の効果が得られる。
【００５５】
（ｂ）  ラインカードを３枚または５枚以上装着し、かつ複数のラインカード用コネクタ５０ａなどに係る複数の内部バス３２ａなどを、物理インタフェースチップ２４を中心とした放射状に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が３本で足る場合や５本以上を要する場合であっても実施例１と同様の効果が得られる。
【００５６】
（ｃ）  ラインカードを３枚または５枚以上装着し、かつ複数のラインカード用コネクタ５０ａなどに係る複数の内部バス３２ａなどの配線長を、全て等距離にしてもよい。この変形例により、ラインカードに接続する外部通信回線が３本で足る場合や５本以上を要する場合であっても実施例１と同様の効果が得られる。
【符号の説明】
【００５７】
２０  バックプレーン通信装置
２１  バックプレーン基板
２２  スイッチ部
２３ａ〜２３ｄ  ラインカード
３０ａ〜３０ｄ  物理インタフェースチップ
３２ａ〜３２ｄ  内部バス
５０ａ〜５０ｄ  コネクタ
【図１】
2011097216.tif 000003
【図２】
2011097216.tif 000004
【図３】
2011097216.tif 000005
【図４】
2011097216.tif 000006
【図５】
2011097216.tif 000007
【図６】
2011097216.tif 000008
【図７】
2011097216.tif 000009
【図８】
2011097216.tif 000010
【図９】
2011097216.tif 000011
【図１０】
2011097216.tif 000012
【図１１】
2011097216.tif 000013
【図１２】
2011097216.tif 000014
【図１３】
2011097216.tif 000015