(57)【要約】【課題】振幅制御語に対する出力振幅の線形性を長期に亘り保持することを可能にする信号増幅器を提供すること。【解決手段】任意の動作間隔で入力端子７に印加されるＳｅｌｅｃｔにより選択回路４は値１または値−１を選択する。整合回路３は、加算器６から値（Ｎ＋ｎ）または値（Ｎ−ｎ）を示す２ＮビットのＡＣＷが印加されると、ＤＰＡ２ａの２Ｎ個の制御ポート１３ａ，１３ｂに、値（Ｎ＋ｎ）と値（Ｎ−ｎ）を示す相補的な２ＮビットのＡＣＷ、または、値（Ｎ−ｎ）と値（Ｎ＋ｎ）を示す相補的な２ＮビットのＡＣＷを印加する。ＤＰＡ２ａでは、同相側と逆相側とでオン動作するＭＯＳトランジスタの総数の平均値を均一化することができ、経年変化による特性劣化（線形性の崩れ）を防ぐことができるようになる。【選択図】        図１
2011015077.tif 000002
【特許請求の範囲】
【請求項１】
相補的な出力信号を出力する２つの出力端子のそれぞれと接地との間に接続された２つの単相増幅器のそれぞれが、対応する前記出力端子と接地との間に並列に接続される２Ｎ個の増幅器構成回路で構成され、前記各増幅器構成回路は、カスコード接続された２つのＭＯＳトランジスタの直列回路の２つが対応する前記出力端子と接地との間に並列に配置され、対応する前記出力端子側に配置される２つのＭＯＳトランジスタの各ゲート端子に離散値を取る相補的な２Ｎビットの振幅制御語の対応する相補的な振幅制御語に基づく制御信号が入力され、接地側に配置される２つのＭＯＳトランジスタの各ゲート端子に相補的な高周波信号が入力される構成であり、前記２つの単相増幅器のそれぞれにおいて出力端子側に並列に配置される各２Ｎ個のＭＯＳトランジスタの中で、常にオン動作させるＭＯＳトランジスタの個数Ｎを固定値とし、残りのオン動作またはオフ動作させるＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，〜，Ｎ）を制御値とし、前記相補的な２Ｎビットの振幅制御語は、一方の２Ｎビットの振幅制御語が値（Ｎ＋ｎ）を取り、他方の２Ｎビットの振幅制御語が値（Ｎ−ｎ）を取り、前記制御値ｎを切り替えることで、前記２つの出力端子から送出する差動の出力振幅を制御する構成において、
前記制御値ｎに値１または値−１を乗算し、前記２つの単相増幅器のそれぞれに供給する前記値（Ｎ＋ｎ）の振幅制御語と前記値（Ｎ−ｎ）の振幅制御語とを切り替える振幅制御語切替回路
を備えたことを特徴とする信号増幅器。
【請求項２】
相補的な出力信号を出力する２つの出力端子のそれぞれに一端が接続される２つのスイッチ回路と、前記２つのスイッチ回路の各他端と接地との間に接続される１つの増幅回路とを備え、前記２つのスイッチ回路のそれぞれは、対応する前記出力端子に一端が接続される２個のＭＯＳトランジスタの組の２Ｎ個で構成され、前記組を構成する２個のＭＯＳトランジスタの各ゲート端子に離散値を取る相補的な２Ｎビットの振幅制御語の対応する相補的な振幅制御語に基づく制御信号が入力され、前記１つの増幅回路は、一端が接地に接続された２つのＭＯＳトランジスタで構成され、該２つのＭＯＳトランジスタは、各他端が前記２個のスイッチ回路のそれぞれにおける並列な前記各２Ｎ個のＭＯＳトランジスタの前記組を構成する２個のＭＯＳトランジスタの対応する各他端に接続され、各ゲート端子に相補的な高周波信号が入力され、前記２個のスイッチ回路のそれぞれにおいて並列な前記２Ｎ個のＭＯＳトランジスタの中で、常にオン動作させるＭＯＳトランジスタの個数Ｎを固定値とし、残りのオン動作またはオフ動作させるＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，〜，Ｎ）を制御値とし、前記相補的な２Ｎビットの振幅制御語は、一方の２Ｎビットの振幅制御語が値（Ｎ＋ｎ）を取り、他方の２Ｎビットの振幅制御語が値（Ｎ−ｎ）を取り、前記制御値ｎを切り替えることで、前記２つの出力端子から送出する差動の出力振幅を制御する構成において、
前記制御値ｎに値１または値−１を乗算し、前記２つのスイッチ回路のそれぞれに供給する前記値（Ｎ＋ｎ）の振幅制御語と前記値（Ｎ−ｎ）の振幅制御語とを切り替える振幅制御語切替回路
を備えたことを特徴とする信号増幅器。
【請求項３】
前記振幅制御語切替回路は、前記２つの出力端子から送出される差動の出力振幅が最大値となるときの正相側と逆相側の振幅差を検出し、経年変化による振幅変動の方向が逆となるように、前記制御値ｎに乗算する値１と値−１とを切り替えることを特徴とする請求項１または２に記載の信号増幅器。
【請求項４】
出力端子と接地との間に接続された単相増幅器が、前記出力端子と接地との間に並列に接続される２Ｎ個の増幅器構成回路で構成され、前記各増幅器構成回路は、カスコード接続された２つのＭＯＳトランジスタの直列回路の２つが前記出力端子と接地との間に並列に配置され、前記出力端子側に配置される２つのＭＯＳトランジスタの各ゲート端子に離散値を取る相補的な２Ｎビットの振幅制御語の対応する相補的な振幅制御語に基づく制御信号が入力され、接地側に配置される２つのＭＯＳトランジスタの各ゲート端子に相補的な高周波信号が入力される構成であり、前記２つの単相増幅器のそれぞれにおいて前記出力端子側に並列に配置される各２Ｎ個のＭＯＳトランジスタの中で、常にオン動作させるのＭＯＳトランジスタの個数Ｎを固定値とし、残りのオン動作またはオフ動作させるＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，〜，Ｎ）を制御値とし、前記相補的な２Ｎビットの振幅制御語は、一方の２Ｎビットの振幅制御語が値（Ｎ＋ｎ）を取り、他方の２Ｎビットの振幅制御語が値（Ｎ−ｎ）を取り、前記制御値ｎを切り替えることで、前記出力端子から送出する出力振幅を制御する構成において、
前記制御値ｎを前記出力端子から送出される出力信号が最大値となる値に設定し、前記相補的な高周波信号の正相側と逆相側とを切り替えて入力したときの正相側と逆相側の出力振幅差を検出し、経年変化による振幅変動の方向が逆となるように、前記制御値ｎに値１または値−１を乗算し、前記単相増幅器に供給する前記値（Ｎ＋ｎ）の振幅制御語と前記値（Ｎ−ｎ）の振幅制御語とを切り替える振幅制御語切替回路を備えたことを特徴とする信号増幅器。
【請求項５】
出力信号を出力する出力端子と接地との間にスイッチ回路と増幅回路とがこの順に直列に配置され、前記スイッチ回路は、前記出力端子に一端が並列に接続される２個のＭＯＳトランジスタの組の２Ｎ個で構成され、前記組を構成する２個のＭＯＳトランジスタの各ゲート端子に離散値を取る相補的な２Ｎビットの振幅制御語の対応する相補的な振幅制御語に基づく制御信号が入力され、前記増幅回路は、一端が接地に接続された２つのＭＯＳトランジスタで構成され、該２つのＭＯＳトランジスタは、各他端が前記スイッチ回路における並列な前記２Ｎ個のＭＯＳトランジスタの前記組を構成する２個のＭＯＳトランジスタの対応する各他端に接続され、各ゲート端子に相補的な高周波信号が入力され、前記スイッチ回路において前記２Ｎ個のＭＯＳトランジスタの中で、常にオン動作させるＭＯＳトランジスタの個数Ｎを固定値とし、残りのオン動作またはオフ動作させるＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，〜，Ｎ）を制御値とし、前記相補的な２Ｎビットの振幅制御語は、一方の２Ｎビットの振幅制御語が値（Ｎ＋ｎ）を取り、他方の２Ｎビットの振幅制御語が値（Ｎ−ｎ）を取り、前記制御値ｎを切り替えることで、前記出力端子から送出する出力振幅を制御する構成において、
前記制御値ｎを前記出力端子から送出される出力信号が最大値となる値に設定し、前記相補的な高周波信号の正相側と逆相側とを切り替えて入力したときの正相側と逆相側の出力振幅差を検出し、経年変化による振幅変動の方向が逆となるように、前記制御値ｎに値１または値−１を乗算し、前記スイッチ回路に供給する前記値（Ｎ＋ｎ）の振幅制御語と前記値（Ｎ−ｎ）の振幅制御語とを切り替える振幅制御語切替回路を備えたことを特徴とする信号増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号増幅器に関するものである。
【背景技術】
【０００２】
振幅変調を含む変調がなされた高周波信号（以降、「ＲＦ信号」と記す）の振幅変調成分（包絡線の変化成分）の増幅に用いる信号増幅器として、増幅振幅を離散値により制御できるいわゆるディジタル制御型増幅器（Digitally Controlled Power Amplifier：以降「ＤＰＡ」と記す）が知られている。ＤＰＡには各種あるが、その１つとして、例えば特許文献１では、幅広い信号振幅レベルに対して線形性よく増幅が行える差動出力構成のＤＰＡが提案されている。
【０００３】
この特許文献１に提案されているＤＰＡは、相補的な振幅制御語（Amplitude Control Word：以降「ＡＣＷ」と記す）に基づく制御信号よりオン動作状態とオフ動作状態とに制御される、同相側と逆相側の各複数のＭＯＳトランジスタのそのオン動作状態にある個数とオフ動作状態にある個数とを所定の関係に維持して運用するものである。
【０００４】
ところが、ＭＯＳトランジスタには経年変化による動作特性の劣化という問題が不可避的に存在する。したがって、特許文献１に提案されている従来のＤＰＡでは、上記の運用状態で動作させ続けると、ＭＯＳトランジスタの経年変化により、前記「所定の関係」が崩れるので、正相側と逆相側の出力信号間の対称性に崩れが生ずる。例えば、ＡＣＷにより差動出力をゼロレベルに制御しようとしても、出力レベルはゼロレベルではなく或る値を持つことになる。つまり、上記した従来のＤＰＡでは、経年変化により、ＡＣＷに対する出力振幅の線形性が崩れるので、正しい出力が得られなくなるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−８９２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記に鑑みてなされたものであり、振幅制御語に対する出力振幅の線形性を長期に亘り保持することを可能にする信号増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、相補的な出力信号を出力する２つの出力端子のそれぞれと接地との間に接続された２つの単相増幅器のそれぞれが、対応する前記出力端子と接地との間に並列に接続される２Ｎ個の増幅器構成回路で構成され、前記各増幅器構成回路は、カスコード接続された２つのＭＯＳトランジスタの直列回路の２つが対応する前記出力端子と接地との間に並列に配置され、対応する前記出力端子側に配置される２つのＭＯＳトランジスタの各ゲート端子に離散値を取る相補的な２Ｎビットの振幅制御語の対応する相補的な振幅制御語に基づく制御信号が入力され、接地側に配置される２つのＭＯＳトランジスタの各ゲート端子に相補的な高周波信号が入力される構成であり、前記２つの単相増幅器のそれぞれにおいて出力端子側に並列に配置される各２Ｎ個のＭＯＳトランジスタの中で、常にオン動作させるＭＯＳトランジスタの個数Ｎを固定値とし、残りのオン動作またはオフ動作させるＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，〜，Ｎ）を制御値とし、前記相補的な２Ｎビットの振幅制御語は、一方の２Ｎビットの振幅制御語が値（Ｎ＋ｎ）を取り、他方の２Ｎビットの振幅制御語が値（Ｎ−ｎ）を取り、前記制御値ｎを切り替えることで前記２つの出力端子から送出する差動の出力振幅を制御する構成において、前記制御値ｎに値１または値−１を乗算し、前記２つの単相増幅器のそれぞれに供給する前記値（Ｎ＋ｎ）の振幅制御語と前記値（Ｎ−ｎ）の振幅制御語とを切り替える振幅制御語切替回路を備えた信号増幅器が提供される。
【発明の効果】
【０００８】
本発明によれば、振幅制御語に対する出力振幅の線形性を長期に亘り保持することを可能にする信号増幅器を実現できるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１の実施の形態に係る信号増幅器の構成を示すブロック図である。
【図２】図２は、図１に示すＤＰＡの具体的な構成例（その１）を示す回路図である。
【図３】図３は、図１に示すＤＰＡの具体的な構成例（その２）を示す回路図である。
【図４】図４は、本発明の第２の実施の形態に係る信号増幅器の構成を示すブロック図である。
【図５】図５は、本発明の第３の実施の形態に係る信号増幅器の構成を示すブロック図である。
【図６】図６は、本発明の第４の実施の形態に係る信号増幅器の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、本発明の実施の形態に係る信号増幅器を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１１】
（第１の実施の形態）
図１〜図３を参照して、本発明の第１の実施の形態に係る信号増幅器の構成と動作について説明する。なお、図１は、本発明の第１の実施の形態に係る信号増幅器の構成を示すブロック図である。図２は、図１に示すＤＰＡの具体的な構成例（その１）を示す回路図である。図３は、図１に示すＤＰＡの具体的な構成例（その２）を示す回路図である。
【００１２】
図１に示すように、本第１の実施の形態に係る信号増幅器１ａは、ＤＰＡ２ａと、整合回路３と、選択回路４と、乗算器５と、加算器６とを備えている。また、外部入出力端子として、入力端子７，８，９，１０ａ，１０ｂ，１１と、出力端子１２ａ，１２ｂとを備えている。
【００１３】
ＤＰＡ２ａは、図２または図３に示すように構成されている。
図２おいて、構成例１によるＤＰＡ２ａ＿１は、２つの単相増幅器１５ａ，１５ｂを備えている。一方の単相増幅器１５ａの出力端子１２ａはインピーダンスＺの負荷抵抗素子１６ａを介して、他方の単相増幅器１５ｂの出力端子１２ｂはインピーダンスＺの負荷抵抗素子１６ｂを介して、それぞれ動作電源ＶＤＤに接続されている。
【００１４】
２つの単相増幅器１５ａ，１５ｂは、同様の構成である。すなわち、一方の単相増幅器１５ａは、出力端子１２ａと接地との間に並列に配置された２Ｎ個の増幅器構成回路１７ａで構成され、また、他方の単相増幅器１５ｂは、出力端子１２ｂと接地との間に並列に配置された２Ｎ個の増幅器構成回路１７ｂで構成されている。
【００１５】
２Ｎ個の増幅器構成回路１７ａは、それぞれ、カスコード接続された２つのＭＯＳトランジスタ１８ａ，１８ｂの直列回路と同じくカスコード接続された２つのＭＯＳトランジスタ１９ａ，１９ｂの直列回路とが出力端子１２ａと接地との間に並列に配置され、出力端子１２ａにドレイン端子が接続された２つのＭＯＳトランジスタ１８ａ，１９ａのゲート端子に対して駆動バッファ２０ａ，２０ｂを配置した構成である。また、２Ｎ個の増幅器構成回路１７ｂは、それぞれ、カスコード接続された２つのＭＯＳトランジスタ２１ａ，２１ｂの直列回路と同じくカスコード接続された２つのＭＯＳトランジスタ２２ａ，２２ｂの直列回路とが出力端子１２ｂと接地との間に並列に配置され、出力端子１２ｂにドレイン端子が接続された２つのＭＯＳトランジスタ２１ａ，２２ａのゲート端子に対して駆動バッファ２３ａ，２３ｂを配置した構成である。
【００１６】
２Ｎ個の増幅器構成回路１７ａ，１７ｂにおいて、接地にソース端子が接続された２Ｎ個のＭＯＳトランジスタ１８ｂ，１９ｂ，２１ｂ，２２ｂのうち、２Ｎ個のＭＯＳトランジスタ１８ｂ，２２ｂのゲート端子は入力端子１０ｂに、２Ｎ個のＭＯＳトランジスタ１９ｂ，２１ｂのゲート端子は入力端子１０ａに、それぞれ接続されている。入力端子１０ｂには外部からＲＦｉｎ（正相側のＲＦ信号入力）が印加され、入力端子１０ａには外部から／ＲＦｉｎ（逆相側のＲＦ信号入力）が印加される。つまり、２Ｎ個の増幅器構成回路１７ａ，１７ｂには、相補的なＲＦ信号が入力される。この相補的なＲＦ信号は、該ＲＦ信号における振幅変調成分（包絡線の変化成分）の信号である。したがって、出力端子１２ａ，１２ｂから送出される出力信号（ＲＦｏｕｔ（正相側ＲＦ信号出力）、／ＲＦｏｕｔ（逆相側ＲＦ信号出力））は、振幅変調信号である。
【００１７】
また、２Ｎ個の増幅器構成回路１７ａ，１７ｂにおいて、２Ｎ個の駆動バッファ２０ａ，２０ｂ，２３ａ，２３ｂの各電源端子は、共通に入力端子１１に接続されている。入力端子１１には、外部から任意の制御電圧Ｖｃｔｒｌが印加される。そして、２Ｎ個の駆動バッファ２０ａ，２０ｂ，２３ａ，２３ｂのうち、２Ｎ個の駆動バッファ２０ａ，２３ａの各入力端子は２Ｎ個の制御ポート１３ａに１対１で接続され、２Ｎ個の駆動バッファ２０ｂ，２３ｂの各入力端子は２Ｎ個の制御ポート１３ｂに１対１で接続されている。２Ｎ個の制御ポート１３ａ，１３ｂには、整合回路３から、以下のように定められる固定値Ｎと制御値ｎの和と差の値を示す相補的な２ＮビットのＡＣＷが印加される。
【００１８】
この相補的な２ＮビットのＡＣＷは、出力端子１２ａ，１２ｂ側に配置される２Ｎ個のＭＯＳトランジスタ１８ａ，１９ａ，２１ａ，２２ａの対応するものを個別にオン動作またはオフ動作させる制御語である。すなわち、２Ｎ個の駆動バッファ２０ａ，２０ｂ，２３ａ，２３ｂは、入力されるＡＣＷのビット値が“１”のとき、対応するＭＯＳトランジスタ１８ａ，１９ａ，２１ａ，２２ａのゲート端子の電位を制御電圧Ｖｃｔｒｌの電圧に持ち上げる。該対応するＭＯＳトランジスタはオン動作する。また、２Ｎ個の駆動バッファ２０ａ，２０ｂ，２３ａ，２３ｂは、入力されるＡＣＷのビット値が“０”のとき、対応するＭＯＳトランジスタ１８ａ，１９ａ，２１ａ，２２ａのゲート端子の電位を接地電位に引き下げる。該対応するＭＯＳトランジスタはオフ動作する。
【００１９】
このとき、２つの単相増幅器１５ａ，１５ｂのそれぞれにおいては、相補的な２ＮビットのＡＣＷにより、出力端子１２ａ，１２ｂ側に並列に配置される各２Ｎ個のＭＯＳトランジスタ「１８ａ，１９ａ」「２１ａ，２２ａ」の中で、Ｎ個が常にオン動作するように制御され、残りのＮ個がオン動作またはオフ動作するように制御される。図１では、外部から与えられるＡＣＷが制御値ｎと固定値Ｎとに分かれて個別に入力端子８，９に印加されるとしてあるが、固定値Ｎは、常にオン動作させるＮ個のＭＯＳトランジスタの個数Ｎである。一方、制御値ｎは、オン動作またはオフ動作させるＮ個のＭＯＳトランジスタの中でオン動作させるＭＯＳトランジスタの個数ｎ（ｎ＝０，１，２，・・，Ｎ）である。整合回路３から制御ポート１３ａ，１３ｂに入力される相補的な２ＮビットのＡＣＷは、一方のＡＣＷが値（Ｎ＋ｎ）であり、他方のＡＣＷが値（Ｎ−ｎ）である。整合回路３の役割は後述する。
【００２０】
今、整合回路３から、２Ｎ個の制御ポート１３ａに値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷが印加され、２Ｎ個の制御ポート１３ｂに値（Ｎ−ｎ）を示す２ＮビットのＡＣＷが印加された場合を考える。２Ｎ個の増幅器構成回路１７ａ，１７ｂでは、２Ｎ個のＭＯＳトランジスタ１８ａ，２１ａのうちの（Ｎ＋ｎ）個がオン動作し、２Ｎ個のＭＯＳトランジスタ１９ａ，２２ａのうちの（Ｎ−ｎ）個がオン動作する。
【００２１】
その結果、２Ｎ個の増幅器構成回路１７ａでは、正相側ＲＦ信号が入力される２Ｎ個のＭＯＳトランジスタ１８ｂのうちの（Ｎ＋ｎ）個が増幅動作を行い、逆相側ＲＦ信号が入力される２Ｎ個のＭＯＳトランジスタ１９ｂのうちの（Ｎ−ｎ）個が増幅動作を行う。制御値ｎがｎ＝０のときは、正相側の増幅量と逆相側の増幅量とが等しいので、出力端子１２ａはゼロレベルになる。制御値ｎがｎ≧１のときは、正相側の増幅量が大きくなり、出力端子１２ａから正相側増幅ＲＦ信号が送出される。
【００２２】
また、２Ｎ個の増幅器構成回路１７ｂでは、正相側ＲＦ信号が入力される２Ｎ個のＭＯＳトランジスタ２２ｂのうちの（Ｎ−ｎ）個が増幅動作を行い、逆相側ＲＦ信号が入力される２Ｎ個のＭＯＳトランジスタ２１ｂのうちの（Ｎ＋ｎ）個が増幅動作を行う。制御値ｎがｎ＝０のときは、正相側の増幅量と逆相側の増幅量とが等しいので、出力端子１２ｂはゼロレベルになる。制御値ｎがｎ≧１のときは、逆相側の増幅量が大きくなり、出力端子１２ｂから逆相側増幅ＲＦ信号が送出される。出力端子１２ａ，１２ｂにゼロレベルを中心に上下対称な振幅変化を示す増幅ＲＦ信号が得られる。制御値ｎがｎ＝Ｎのとき最大振幅となる。
【００２３】
次に、図３に示す構成例２によるＤＰＡ２ａ＿２は、一端が２つの出力端子１２ａ，１２ｂのそれぞれに接続される２つのスイッチ回路２５ａ，２５ｂと、２つのスイッチ回路２５ａ，２５ｂの各他端と接地との間に接続される１つの増幅回路２６とを備えている。一方のスイッチ回路２５ａの出力端子１２ａはインピーダンスＺの負荷抵抗素子２７ａを介して、他方のスイッチ回路２５ｂの出力端子１２ｂはインピーダンスＺの負荷抵抗素子２７ｂを介して、それぞれ動作電源ＶＤＤに接続されている。
【００２４】
２つのスイッチ回路２５ａ，２５ｂは、同様の構成である。すなわち、一方のスイッチ回路２５ａは、一端が出力端子１２ａに並列に接続された２Ｎ個のスイッチ構成回路２８ａで構成され、また、他方のスイッチ回路２５ｂは、一端が出力端子１２ｂに並列に接続された２Ｎ個のスイッチ構成回路２８ｂで構成されている。
【００２５】
２Ｎ個のスイッチ構成回路２８ａは、それぞれ、ドレイン端子が出力端子１２ａに接続される２つのＭＯＳトランジスタ２９ａ，２９ｂと、２つのＭＯＳトランジスタ２９ａ，２９ｂのゲート端子に対して配置した駆動バッファ３０ａ，３０ｂとを備えている。また２Ｎ個のスイッチ構成回路２８ｂは、それぞれ、ドレイン端子が出力端子１２ｂに接続される２つのＭＯＳトランジスタ３１ａ，３１ｂと、２つのＭＯＳトランジスタ３１ａ，３１ｂのゲート端子に対して配置した駆動バッファ３２ａ，３２ｂとを備えている。
【００２６】
２Ｎ個のスイッチ構成回路２８ａ，２８ｂにおいて、２Ｎ個の駆動バッファ３０ａ，３０ｂ，３２ａ，３２ｂの各電源端子は、共通に入力端子１１に接続されている。入力端子１１には、外部から任意の制御電圧Ｖｃｔｒｌが印加される。２Ｎ個の駆動バッファ３０ａ，３０ｂ，３２ａ，３２ｂのうち、２Ｎ個の駆動バッファ３０ａ，３２ａの各入力端子は２Ｎ個の制御ポート１３ａに１対１で接続され、２Ｎ個の駆動バッファ３０ｂ，３２ｂの各入力端子は２Ｎ個の制御ポート１３ｂに１対１で接続されている。２Ｎ個の制御ポート１３ａ，１３ｂには、整合回路３から、固定値Ｎと制御値ｎの和と差の値を示す相補的な２ＮビットのＡＣＷが印加される。２Ｎ個の駆動バッファ３０ａ，３０ｂ，３２ａ，３２ｂは、図２に示した２Ｎ個の駆動バッファ２０ａ，２０ｂ，２３ａ，２３ｂと同じ動作を行う。
【００２７】
また、増幅回路２６は、２つのＭＯＳトランジスタ３３ａ，３３ｂを備えている。２つのＭＯＳトランジスタ３３ａ，３３ｂの各ソース端子は接地に接続されている。一方のＭＯＳトランジスタ３３ａは、ドレイン端子が２Ｎ個のＭＯＳトランジスタ２９ａ，３１ａの各ソース端子に接続され、ゲート端子が入力端子１０ｂに接続されている。また、他方のＭＯＳトランジスタ３３ｂは、ドレイン端子が２Ｎ個のＭＯＳトランジスタ２９ｂ，３１ｂの各ソース端子に接続され、ゲート端子が入力端子１０ａに接続されている。入力端子１０ｂにはＲＦｉｎ（正相側のＲＦ信号入力）が外部から印加され、入力端子１０ａには／ＲＦｉｎ（逆相側のＲＦ信号入力）が外部から印加される。
【００２８】
このＤＰＡ２ａ＿２では、スイッチ回路２５ａと増幅回路２６との直列回路がＤＰＡ２ａ＿１での単相増幅器１５ａに相当し、スイッチ回路２５ｂと増幅回路２６との直列回路がＤＰＡ２ａ＿１での単相増幅器１５ｂに相当するので、ＤＰＡ２ａ＿１と同様の動作が行われる。
【００２９】
今、整合回路３から、２Ｎ個の制御ポート１３ａに値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷが印加され、２Ｎ個の制御ポート１３ｂに値（Ｎ−ｎ）を示す２ＮビットのＡＣＷが印加された場合を考える。２Ｎ個のスイッチ構成回路２８ａ，２８ｂでは、２Ｎ個のＭＯＳトランジスタ２９ａ，３１ｂのうちの（Ｎ＋ｎ）個がオン動作し、２Ｎ個のＭＯＳトランジスタ２９ｂ，３１ａのうちの（Ｎ−ｎ）個がオン動作する。
【００３０】
その結果、スイッチ回路２５ａと増幅回路２６との直列回路では、正相側ＲＦ信号が入力されるＭＯＳトランジスタ３３ａが（Ｎ＋ｎ）個のＭＯＳトランジスタ２９ａの総和ドレイン電流を駆動電流として増幅動作を行い、逆相側ＲＦ信号が入力されるＭＯＳトランジスタ３３ｂが（Ｎ−ｎ）個のＭＯＳトランジスタ２９ｂの総和ドレイン電流を駆動電流として増幅動作を行う。制御値ｎがｎ＝０のときは、正相側の増幅量と逆相側の増幅量とが等しいので、出力端子１２ａはゼロレベルになる。制御値ｎがｎ≧１のときは、正相側の増幅量が大きくなり、出力端子１２ａから正相側増幅ＲＦ信号が送出される。
【００３１】
また、スイッチ回路２５ｂと増幅回路２６との直列回路では、正相側ＲＦ信号が入力されるＭＯＳトランジスタ３３ａが（Ｎ−ｎ）個のＭＯＳトランジスタ３１ｂの総和ドレイン電流を駆動電流として増幅動作を行い、逆相側ＲＦ信号が入力されるＭＯＳトランジスタ３３ｂが（Ｎ＋ｎ）個のＭＯＳトランジスタ３１ａの総和ドレイン電流を駆動電流として増幅動作を行う。制御値ｎがｎ＝０のときは、正相側の増幅量と逆相側の増幅量とが等しいので、出力端子１２ａはゼロレベルになる。制御値ｎがｎ≧１のときは、逆相側の増幅量が大きくなり、出力端子１２ｂから逆相側増幅ＲＦ信号が送出される。出力端子１２ａ，１２ｂにゼロレベルを中心に上下対称な振幅変化を示す増幅ＲＦ信号が得られる。ＤＰＡ２ａ＿１と同様に制御値ｎがｎ＝Ｎのとき最大振幅となる。
【００３２】
このように、図２に示すＤＰＡ２ａ＿１の２つの単相増幅器１５ａ，１５ｂでは、それぞれ正相側と逆相側の増幅動作を個別に行い、それらの差分を出力する。また、図３に示すＤＰＡ２ａ＿２でもスイッチ回路２５ａと増幅回路２６との直列回路、およびスイッチ回路２５ｂと増幅回路２６との直列回路で同様に、それぞれ正相側と逆相側の増幅動作を個別に行い、それらの差分を出力する。
【００３３】
つまり、ＤＰＡ２ａ＿１またはＤＰＡ２ａ＿２では、平均出力をＮａｖｅとすると、正相側のＭＯＳトランジスタは平均して（Ｎ＋Ｎａｖｅ）個がオン動作し、逆相側のＭＯＳトランジスタは平均して（Ｎ−Ｎａｖｅ）個がオン動作することで、正相側と逆相側の出力信号間の対称性が保たれるので、出力振幅をＡＣＷの制御値ｎに応じて線形性よく制御することができる。
【００３４】
図１に示した整合回路３は、ＤＥＭ（Dynamic Element Matching）と称されるもので、上記対称性を確実なものとするために設けられている。すなわち、整合回路３は、一般的には、値（Ｎ＋ｎ）を入力とし、そこでの制御値ｎに論理反転操作を施したものを作り出し、制御値ｎに論理反転操作を施してない値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷをＤＰＡ２ａの制御ポート１３ａに出力し、制御値ｎに論理反転操作を施した値（Ｎ−ｎ）を示す２ＮビットのＡＣＷをＤＰＡ２ａの制御ポート１３ｂに出力する。その動作過程で上記対称性を確実なものとする動作を行う。図２に示すＤＰＡ２ａ＿１で言えば、整合回路３は、正相側と逆相側との回路間のばらつきを平均化するため、値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷが印加される２Ｎ個の駆動バッファ２０ａ，２３ａでは、ビット“１”が繋がる駆動バッファが切り替わるように、同じく値（Ｎ−ｎ）を示す２ＮビットのＡＣＷが印加される２Ｎ個の駆動バッファ２０ｂ，２３ｂでは、ビット“１”が繋がる駆動バッファが切り替わるように、相補的な２ＮビットのＡＣＷのビット配列を切り替えている。
【００３５】
なお、以上は、２つの単相増幅器を設ける場合であるが、単相増幅器を１つとしても、同様に制御値ｎを切り替えてシングルエンドの出力信号の増幅振幅を制御することはできる。上記のように２つの単相増幅器を設ける場合には、次のような効果が得られる。すなわち、２つの出力端子から取り出される信号振幅の大小に依らずオン動作するＭＯＳトランジスタの総数を等しくすることがきるので、出力抵抗を常に一定に保つことができ、その結果、信号振幅の変化による入出力間の位相差の変動を抑制することが可能になる。
【００３６】
ところで、上記のように、正相側のＭＯＳトランジスタは平均して（Ｎ＋Ｎａｖｅ）個がオン動作し、逆相側のＭＯＳトランジスタは平均して（Ｎ−Ｎａｖｅ）個がオン動作する状態で運用されている状態では、一方の単相増幅器では常にＮ個以上のＭＯＳトランジスタがオン動作状態にあり、他方の単相増幅器では常にＮ個以上のＭＯＳトランジスタがオフ動作状態にある。この運用状態で、ＭＯＳトランジスタに経年変化が起こると、正相側と逆相側の出力信号間の対称性に崩れが生ずる。例えば、制御値ｎがｎ＝０の場合においては、正相側と逆相側の出力信号間の対称性が崩れることにより、２つの出力信号が相殺されず、出力レベルはゼロレベルではなく或る値を持つことになる。つまり、値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷを固定的に整合回路３に与えてＤＰＡ２ａを動作させる構成では、ＭＯＳトランジスタに経年変化が起こると、ＡＣＷに対する出力振幅の線形性が崩れるので、正しい出力が得られなくなる。
【００３７】
そこで、本実施の形態では、ＭＯＳトランジスタに経年変化が起きても、正相側と逆相側の出力信号間の対称性を確保できるようにするため、図１に示すように、整合回路３に与えるＡＣＷの制御値ｎの極性を切り替える振幅制御語切替回路として、選択回路４と乗算器５と加算器６とを追加してある。２ＮビットのＡＣＷは、固定値Ｎと制御値ｎとに分離して入力端子８，９から個別に入力されるとしてある。
【００３８】
本第１の実施の形態に関わる部分の動作は、次のようになる。図１において、選択回路４は、外部から入力端子７に印加されるセレクト信号Ｓｅｌｅｃｔの指示に従って、置数器に設定された値１と値−１のいずれか一方を選択する。セレクト信号Ｓｅｌｅｃｔは、任意の動作間隔で入力端子７に印加される。セレクト信号Ｓｅｌｅｃｔは、２値のレベル信号であり、例えば、選択回路４に値１を選択させるときは高レベルとなり、値−１を選択させるときは低レベルとなる。
【００３９】
乗算器５は、外部から入力端子８に印加される２ＮビットのＡＣＷにおける制御値ｎと選択回路４が選択した値１と値−１のいずれか一方とを乗算する。加算器６は、外部から入力端子９に印加される２ＮビットのＡＣＷにおける固定値Ｎと乗算器６の出力とを加算する。
【００４０】
整合回路３は、加算器６の出力が「Ｎ＋ｎ」であるときは、その「Ｎ＋ｎ」をＤＰＡ２の制御ポート１３ａに出力し、「Ｎ−ｎ」をＤＰＡ２ａの制御ポート１３ｂに出力する。また、整合回路３は、加算器６の出力が「Ｎ−ｎ」であるときは、その「Ｎ−ｎ」をＤＰＡ２ａの制御ポート１３ａに出力し、「Ｎ＋ｎ」をＤＰＡ２ａの制御ポート１３ｂに出力する。
【００４１】
今の例では、整合回路３には加算器６から、或る動作期間では、値（Ｎ＋ｎ）を示す２ＮビットのＡＣＷが印加され、別の或る動作期間では、値（Ｎ−ｎ）を示す２ＮビットのＡＣＷが印加される。
【００４２】
そうすると、ＤＰＡ２ａの２Ｎ個の制御ポート１３ａ，１３ｂに、整合回路３から、或る動作期間では、値（Ｎ＋ｎ）と値（Ｎ−ｎ）を示す相補的な２ＮビットのＡＣＷが印加され、また別の或る動作期間では、値（Ｎ−ｎ）と値（Ｎ＋ｎ）を示す相補的な２ＮビットのＡＣＷが切り替わって印加される。
【００４３】
これによって、ＤＰＡ２ａでは、図２（ＤＰＡ２ａ＿１）、図３（ＤＰＡ２ａ＿２）に示すように、同相側と逆相側とでオン動作するＭＯＳトランジスタの個数が、或る動作期間毎に切り替わるので、同相側と逆相側とでオン動作するＭＯＳトランジスタの総数の平均値を均一化することができる。つまり、経年変化による特性劣化（線形性の崩れ）を防ぐことができるようになる。
【００４４】
以上のように、本第１の実施の形態によれば、ＤＰＡを構成する２つの単相増幅器のそれぞれにおいて、同相側と逆相側との間でＡＣＷの制御値の位相を適宜に反転させるようにしたので、経年変化による劣化度合いを同相側と逆相側との間で均一化することができる。したがって、ＡＣＷの制御値に対する出力振幅の線形性を長期に亘り保持することが可能になる。 
【００４５】
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る信号増幅器の構成を示すブロック図である。なお、図４では、図１（第１の実施の形態）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、本第２の実施の形態に関わる部分を中心に説明する。
【００４６】
図４に示すように、本第２の実施の形態に係る信号増幅器１ｂは、図１（第１の実施の形態）に示した構成において、選択回路４へのセレクトＳｅｌｅｃｔ信号を生成する手段として、ピーク検出回路３５と比較回路３６と制御回路３７とが設けられている。
【００４７】
本第２の実施の形態では、当該信号増幅器１ｂを搭載する送信装置などの運転開始時や休止期間などにおいて、ＡＣＷの制御値ｎをｎ＝Ｎに設定し、定常的に最大振幅を出力する状態にしておいて、次のような特性補正動作が実施される。
【００４８】
ピーク検出回路３５は、ＤＰＡ２ａが出力端子１２ａへ送出する正相側出力信号の振幅最大値と出力端子１２ｂへ送出する逆相側出力信号の振幅最大値とをそれぞれ検出する。比較回路３６は、ピーク検出回路３５が検出した正相側振幅最大値と逆相側振幅最大値との大小関係を比較する。制御回路３７は、比較回路３６での比較結果から、正相側の出力振幅が大きい場合は選択回路４に値１を選択させるセレクトＳｅｌｅｃｔ信号を出力し、逆相側の出力振幅が大きい場合は選択回路４に値−１を選択させるセレクトＳｅｌｅｃｔ信号を出力する。
【００４９】
制御回路３７は、上記動作の繰り返し過程で経年変化の方向を判断し、ＤＰＡ２ａが図２に示すＤＰＡ２ａ＿１である場合は２つの単相増幅器１５ａ，１５ｂにおける経年変化の方向が逆となるようにセレクトＳｅｌｅｃｔ信号を出力し、また、ＤＰＡ２ａが図３に示すＤＰＡ２ａ＿２である場合は２つの直列回路（スイッチ回路２５ａと増幅回路２６との直列回路およびスイッチ回路２５ｂと増幅回路２６との直列回路）における経年変化の方向が逆となるようにセレクトＳｅｌｅｃｔ信号を出力する。これによって、経年変化による特性変動を均一化することができる。
【００５０】
したがって、本第２の実施の形態によれば、第１の実施の形態と同様に、ＡＣＷに対する出力振幅の線形性を長期に亘り保持することが可能になる。
【００５１】
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る信号増幅器の構成を示すブロック図である。なお、図５では、図１（第１の実施の形態）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、本第３の実施の形態に関わる部分を中心に説明する。
【００５２】
図５に示すように、本第３の実施の形態に係る信号増幅器１ｃは、図１（第１の実施の形態）に示した構成において、ＤＰＡ２ａに代えて、１つの出力端子１２を有するＤＰＡ２ｂが設けられている。
【００５３】
ＤＰＡ２ｂは、図２に示したＤＰＡ２ａ−１における２つの単相増幅器１５ａ，１５ｂのいずれか一方で構成される。または、ＤＰＡ２ｂは、図３に示したＤＰＡ２ａ＿２における２つの直列回路（スイッチ回路２５ａと増幅回路２６との直列回路およびスイッチ回路２５ｂと増幅回路２６との直列回路）のいずれか一方で構成される。
【００５４】
この構成によっても、ＤＰＡ２ｂでは、同相側と逆相側とでオン動作するＭＯＳトランジスタの個数を、或る動作期間毎に切り替わるので、同相側と逆相側とでオン動作するＭＯＳトランジスタの総数の平均値を均一化することができる。これによって、経年変化による特性劣化（線形性の崩れ）を防ぐことができるようになる。
【００５５】
したがって、本第３の実施の形態によれば、第１に実施の形態と同様に、ＡＣＷに対する出力振幅の線形性を長期に亘り保持することが可能になる。
【００５６】
（第４の実施の形態）
図６は、本発明の第４の実施の形態に係る信号増幅器の構成を示すブロック図である。なお、図６では、図５（第３の実施の形態）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、本第４の実施の形態に関わる部分を中心に説明する。
【００５７】
図６に示すように、本第４の実施の形態に係る信号増幅器１ｄは、図５（第３の実施の形態）に示した構成において、選択回路４へのセレクトＳｅｌｅｃｔ信号を生成する手段として、ピーク検出回路３５と比較回路３６と制御回路３７とが設けられ、入力端子１０ａ，１０ｂに印加される相補的なＲＦ信号をＤＰＡ２ｂに取り込む経路のそれぞれに開閉スイッチ３８ａ，３８ｂが設けられている。
【００５８】
本第４の実施の形態では、当該信号増幅器１ｄを搭載する送信装置などの運転開始時や休止期間などにおいて、ＡＣＷの制御値ｎをｎ＝Ｎに設定し、定常的に最大振幅を出力する状態にしておいて、開閉スイッチ３８ａ，３８ｂを交互に開閉する。そうすると、出力端子１２に、正相側のＲＦ信号についての増幅出力信号と、逆相側のＲＦ信号についての増幅出力信号とが交互に送出される。
【００５９】
これによって、ピーク検出回路３５と比較回路３６と制御回路３７とが、第２の実施の形態にて説明したのと同じ特性補正動作を行い、正相側と逆相側の経年変化の方向が逆となるように制御できるので、経年変化による特性変動を均一化することができる。
【００６０】
したがって、本第４の実施の形態によれば、第１の実施の形態と同様に、ＡＣＷに対する出力振幅の線形性を長期に亘り保持することが可能になる。
【符号の説明】
【００６１】
１ａ，１ｂ，１ｃ，１ｄ  信号増幅器、２ａ、２ａ＿１，２ａ＿２，２ｂ  ＤＰＡ（ディジタル制御型増幅器）、３  整合回路（ＤＥＭ）、４  選択回路、５  乗算器、６  加算器、１５ａ，１５ｂ  単相増幅器、１７ａ，１７ｂ  増幅器構成回路、１８ａ，１８ｂ，１９ａ，１９ｂ，２１ａ，２１ｂ，２２ａ，２２ｂ，２９ａ、２９ｂ、３１ａ、３１ｂ、３５ａ、３５ｂ  ＭＯＳトランジスタ、２０ａ，２０ｂ，２３ａａ，２３ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ  駆動バッファ、２５ａ，２５ｂ  スイッチ回路、２６  増幅回路、２８ａ，２８ｂ  スイッチ構成回路、３５  ピーク検出回路、３６  比較回路、３７  制御回路、３８ａ，３８ｂ  開閉スイッチ。
【図１】
2011015077.tif 000003
【図２】
2011015077.tif 000004
【図３】
2011015077.tif 000005
【図４】
2011015077.tif 000006
【図５】
2011015077.tif 000007
【図６】
2011015077.tif 000008