(57)【要約】【課題】短絡動作の前後に発生する損失により効率が低下することを抑えることが可能なＺソース昇圧回路を提供することを目的とする。【解決手段】Ｚソース回路１１と、Ｚソース回路１１の出力側に接続されたスイッチング回路とを備えるＺソース昇圧回路１において、Ｚソース回路１１とスイッチング回路との間に並列に設けられる補助コンデンサ６と、リアクトル２７、２８のうちの一方のリアクトルを１次巻き線とするトランス４と、補助スイッチ５とを備え、トランス４の２次巻き線の一端を補助コンデンサ６の一端に、２次巻き線の他端を補助スイッチ５の一端に、補助スイッチ５の他端を補助コンデンサ６の他端にそれぞれ接続する。【選択図】図１
2011147233.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側に接続された第１リアクトルと、前記直流電源の負極側に接続された第２リアクトルと、前記第１リアクトルの入力側と前記第２リアクトルの出力側との間に設けられる第１コンデンサと、前記第１リアクトルの出力側と前記第２リアクトルの入力側との間に設けられる第２コンデンサとを備えたＺソース回路と、スイッチング素子及びそのスイッチング素子に逆並列接続されるダイオードを備え、前記スイッチング素子がオンすることにより前記Ｚソース回路の出力側を短絡させるスイッチング回路と、を備えるＺソース昇圧回路であって、
前記第１リアクトルの出力側と前記第２リアクトルの出力側との間に設けられる補助コンデンサと、
前記第１リアクトル及び前記第２リアクトルのうちの一方のリアクトルが１次巻き線として構成されるトランスと、
補助スイッチと、
をさらに備え、
前記トランスの２次巻き線の一端が前記補助コンデンサの一端に接続され、前記２次巻き線の他端が前記補助スイッチの一端に接続され、前記補助スイッチの他端が前記補助コンデンサの他端に接続されているＺソース昇圧回路。
【請求項２】
請求項１に記載のＺソース昇圧回路であって、
前記補助スイッチは、前記スイッチング回路に備えられるスイッチング素子がオンすることによる前記Ｚソース回路の出力側の短絡時から第１所定時間前までの期間と、前記短絡時から第２所定時間後までの期間とにおいてそれぞれオンする
Ｚソース昇圧回路。
【請求項３】
請求項２に記載のＺソース昇圧回路であって、
前記第１所定時間は、前記補助スイッチがオンしてから前記補助コンデンサにかかる電圧がゼロになるまでの時間に設定され、
前記第１所定時間と前記第２所定時間との合計時間は、前記補助スイッチがオンしてから前記補助スイッチに流れる電流がゼロになるまでの時間に設定されている
Ｚソース昇圧回路。
【請求項４】
請求項１〜３の何れか１項に記載のＺソース昇圧回路であって、
前記スイッチング回路は、複数のスイッチング素子を備え、それらスイッチング素子がそれぞれオン、オフすることにより、前記Ｚソース回路の出力を交流に変換するインバータ回路である
Ｚソース昇圧回路。
【請求項５】
請求項１〜４の何れか１項に記載のＺソース昇圧回路であって、
前記第１リアクトル及び前記第２リアクトルはコアを共有する
Ｚソース昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の正極側及び負極側にそれぞれリアクトル及びコンデンサが接続され、直流電源の電圧を昇圧するＺソース昇圧回路に関する。
【背景技術】
【０００２】
図２１は、従来のＺソース昇圧回路を示す図である。
図２１に示すＺソース昇圧回路１０は、Ｚソース回路１１と、そのＺソース回路１１の出力側に接続されるインバータ回路１２とを備えて構成されている。
【０００３】
インバータ回路１２は、スイッチング素子１３〜１８と、それらスイッチング素子１３〜１８にそれぞれ逆並列接続されるフリーホイールダイオード１９〜２４とを備えて構成されている。スイッチング素子１３、１４は互いに直列接続され、インバータ回路１２のＵ相の上下アームを構成している。スイッチング素子１５、１６は互いに直列接続され、インバータ回路１２のＶ相の上下アームを構成している。スイッチング素子１７、１８は互いに直列接続され、インバータ回路１２のＷ相の上下アームを構成している。各相に互いに位相が１２０度ずつ異なる電圧が出力されるようにスイッチング素子１３〜１８のそれぞれのオン、オフがＰＷＭ制御されることにより、インバータ回路１２の出力側に接続される３相モータ２５が駆動される。
【０００４】
Ｚソース回路１１は、直流電源２６の正極側に接続されたリアクトル２７と、直流電源２６の負極側に接続されたリアクトル２８と、リアクトル２７の入力側とリアクトル２８の出力側との間に設けられるコンデンサ２９と、リアクトル２７の出力側とリアクトル２８の入力側との間に設けられるコンデンサ３０と、リアクトル２７と直流電源２６の正極側との間に設けられるスイッチング素子３１と、スイッチング素子３１に逆並列接続されるフリーホイールダイオード３２とを備えて構成されている。スイッチング素子１３〜１８がそれぞれオン、オフするインバータ動作からＵ相、Ｖ相、及びＷ相のうちの何れかの相の各スイッチング素子が共にオンする短絡動作になると、コンデンサ２９、３０がそれぞれ放電され、リアクトル２７、２８それぞれにエネルギーが蓄積される。次に、短絡していた相のどちらか一方のスイッチング素子がオフしてインバータ動作に戻ると、リアクトル２７、２８それぞれに蓄積されていたエネルギーが放出され、コンデンサ２９、３０がそれぞれ充電される。これにより、直流電源２６の電圧が昇圧され、インバータ回路１２に出力される。なお、スイッチング素子３１は、Ｕ相、Ｖ相、及びＷ相のうちの何れかの相が短絡する期間にオフし、それ以外の期間にオンするものとする。
【０００５】
このように構成されるＺソース昇圧回路１０は、インバータ回路１２を構成するスイッチング素子の他に昇圧用のスイッチング素子を備えていない分、スイッチング損失を低減することができ、高出力及び高効率を実現することができる（例えば、特許文献１又は特許文献２参照。なお、上記Ｚソース回路１１は、特許文献１における「a two port network 308」に対応し、特許文献２における「昇圧回路４」に対応する。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７１３０２０５号明細書
【特許文献２】特開２００８−６７４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記Ｚソース昇圧回路１０では、インバータ動作と短絡動作との切り替えの際にスイッチング素子１３〜１８にスイッチング損失が発生する。すなわち、インバータ動作から短絡動作に切り替わる際のスイッチング素子のターンオン時、図２２に示すように、そのスイッチング素子にかかっていた電圧が緩やかに下がり、そのスイッチング素子に流れる電流が徐々に上昇するため、そのスイッチング素子にスイッチング損失が発生する。また、短絡動作からインバータ動作に切り替わる際のスイッチング素子のターンオフ時、図２２に示すように、そのスイッチング素子に流れていた電流が緩やかに下がり、そのスイッチング素子にかかる電圧が徐々に上昇するため、そのスイッチング素子にスイッチング損失が発生する。
【０００８】
また、上記Ｚソース昇圧回路１０では、インバータ動作と短絡動作との切り替えの際にフリーホイールダイオード３２にリカバリ損失が発生する。すなわち、インバータ動作から短絡動作に切り替わる際のフリーホイールダイオード３２のオフ時、コンデンサ２９、３０にかかる電圧により、図２３に示すように、フリーホイールダイオード３２に逆バイアスの電圧がかかりフリーホイールダイオード３２に流れる電流が急峻に下がるためリカバリ損失が発生する。
【０００９】
このように、上記Ｚソース昇圧回路１０では、短絡動作の前後に発生する損失により効率が低下してしまう。
そこで、本発明では、短絡動作の前後に発生する損失により効率が低下することを抑えることが可能なＺソース昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のＺソース昇圧回路は、直流電源の正極側に接続された第１リアクトルと、前記直流電源の負極側に接続された第２リアクトルと、前記第１リアクトルの入力側と前記第２リアクトルの出力側との間に設けられる第１コンデンサと、前記第１リアクトルの出力側と前記第２リアクトルの入力側との間に設けられる第２コンデンサとを備えたＺソース回路と、スイッチング素子及びそのスイッチング素子に逆並列接続されるダイオードを備え、前記スイッチング素子がオンすることにより前記Ｚソース回路の出力側を短絡させるスイッチング回路と、を備えるＺソース昇圧回路であって、前記第１リアクトルの出力側と前記第２リアクトルの出力側との間に設けられる補助コンデンサと、前記第１リアクトル及び前記第２リアクトルのうちの一方のリアクトルが１次巻き線として構成されるトランスと、補助スイッチとをさらに備え、前記トランスの２次巻き線の一端が前記補助コンデンサの一端に接続され、前記２次巻き線の他端が前記補助スイッチの一端に接続され、前記補助スイッチの他端が前記補助コンデンサの他端に接続されている。
【００１１】
これにより、補助スイッチがオンすると、補助スイッチに流れる電流により補助コンデンサが放電し始めて補助コンデンサにかかる電圧が徐々に減少していく。そのため、補助コンデンサにかかる電圧がゼロになったとき、スイッチング素子をオンしてＺソース回路の出力側を短絡させることができる。また、補助コンデンサにかかる電圧がゼロになると、ダイオードがオンする。そのため、スイッチング素子がオンするときにスイッチング素子に流れる電流をゼロにすることができる。従って、スイッチング素子がオンするときに、スイッチング素子にかかる電圧及びスイッチング素子に流れる電流をそれぞれゼロにすることができるので、スイッチング素子のスイッチング損失をなくすことができる。また、スイッチング素子がオフすると、補助コンデンサが徐々に充電されていくため、スイッチング素子にかかる電圧を徐々に上昇させることができる。従って、スイッチング素子がオフするときのスイッチング損失を低減することができる。これにより、短絡動作の前後に発生する損失により効率が低下することを抑えることができる。
【００１２】
また、前記補助スイッチは、前記スイッチング回路に備えられるスイッチング素子がオンすることによる前記Ｚソース回路の出力側の短絡時から第１所定時間前までの期間と、前記短絡時から第２所定時間後までの期間とにおいてそれぞれオンするように構成してもよい。
【００１３】
また、前記第１所定時間は、前記補助スイッチがオンしてから前記補助コンデンサにかかる電圧がゼロになるまでの時間に設定し、前記第１所定時間と前記第２所定時間との合計時間は、前記補助スイッチがオンしてから前記補助スイッチに流れる電流がゼロになるまでの時間に設定してもよい。
【００１４】
また、前記スイッチング回路は、複数のスイッチング素子を備え、それらスイッチング素子がそれぞれオン、オフすることにより、前記Ｚソース回路の出力を交流に変換するインバータ回路としてもよい。
【００１５】
また、前記第１リアクトル及び前記第２リアクトルはコアを共有するように構成してもよい。
【発明の効果】
【００１６】
本発明によれば、直流電源の正極側及び負極側にそれぞれリアクトル及びコンデンサが接続され、直流電源の電圧を昇圧するＺソース昇圧回路において、短絡動作の前後に発生する損失により効率が低下することを抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態のＺソース昇圧回路を示す図である。
【図２】制御部の動作を説明するためのフローチャートである。
【図３】電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出するための制御部の機能ブロック構成の一例を示す図である。
【図４】短絡デューティＤｓｔを算出するための制御部の機能ブロック構成の一例を示す図である。
【図５】（ａ）は出力デューティＤａ〜Ｄｄ及び状態信号ｍｏｄｅを算出するための制御部の機能ブロック構成の一例を示す図であり、（ｂ）は大小関係−ｍｏｄｅ対応表の一例を示す図である。
【図６】ゲート信号ＧｕＰ〜ＧｗＮ及びゲート信号Ｇｓｉｎを生成するための制御部の機能ブロック構成の一例を示す図である。
【図７】（ａ）はゲート信号の一例を示す図であり、（ｂ）はｍｏｄｅ−ゲート信号対応表の一例を示す図である。
【図８】（ａ）は上アームから下アームへオン状態のスイッチング素子を切り替える場合の短絡動作の期間の一例を示す図であり、（ｂ）は下アームから上アームへオン状態のスイッチング素子を切り替える場合の短絡動作の期間の一例を示す図である。
【図９】Ｕ相が短絡する際のＺソース昇圧回路内の各素子の電圧及び電流を示すタイミングチャートである。
【図１０】（ａ）は図９に示すモード１〜５における期間を拡大した図であり、（ｂ）は図９に示すモード７〜８の期間を拡大した図である。
【図１１】モード１〜４におけるＺソース昇圧回路に流れる電流を示す図である。
【図１２】モード５〜８におけるＺソース昇圧回路に流れる電流を示す図である。
【図１３】本実施形態のＺソース昇圧回路におけるダイオードのリカバリ損失を示す図である。
【図１４】本実施形態のＺソース昇圧回路におけるスイッチング素子のスイッチング損失を示す図である。
【図１５】本実施形態のＺソース昇圧回路の変形例（その１）を示す図である。
【図１６】本実施形態のＺソース昇圧回路の変形例（その２）を示す図である。
【図１７】本実施形態のＺソース昇圧回路の変形例（その３）を示す図である。
【図１８】本実施形態のＺソース昇圧回路の変形例（その４）を示す図である。
【図１９】本実施形態のＺソース昇圧回路の変形例（その５）を示す図である。
【図２０】本実施形態のＺソース昇圧回路の変形例（その６）を示す図である。
【図２１】従来のＺソース昇圧回路を示す図である。
【図２２】従来のＺソース昇圧回路におけるスイッチング素子のスイッチング損失を示す図である。
【図２３】従来のＺソース昇圧回路におけるダイオードのリカバリ損失を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の実施形態のＺソース昇圧回路を示す図である。なお、図２１に示す構成と同じ構成には同じ符号を付している。また、本実施形態のＺソース昇圧回路は、例えば、電気自動車やハイブリッド自動車などの車両の駆動用モータを駆動するための回路に適用可能とする。
【００１９】
図１に示すＺソース昇圧回路１は、直流電源２６の電圧を昇圧するＺソース回路１１と、そのＺソース回路１１の出力側に接続されるインバータ回路１２（スイッチング回路）と、補助回路２と、インバータ回路１２及び補助回路２のそれぞれの動作を制御する制御部３（ＣＰＵなど）とを備えて構成されている。
【００２０】
インバータ回路１２は、スイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ））１３〜１８と、それらスイッチング素子１３〜１８にそれぞれ逆並列接続されるフリーホイールダイオード（ダイオード）１９〜２４とを備えて構成されている。スイッチング素子１３、１４は互いに直列接続され、インバータ回路１２のＵ相の上下アームを構成している。スイッチング素子１５、１６は互いに直列接続され、インバータ回路１２のＶ相の上下アームを構成している。スイッチング素子１７、１８は互いに直列接続され、インバータ回路１２のＷ相の上下アームを構成している。各相に互いに位相が１２０度ずつ異なる電圧が出力されるようにスイッチング素子１３〜１８のそれぞれのオン、オフがＰＷＭ制御されることにより、インバータ回路１２の出力側に接続される３相モータ２５が駆動される。
【００２１】
Ｚソース回路１１は、直流電源２６の正極側に接続されたリアクトル２７（第１リアクトル）と、直流電源２６の負極側に接続されたリアクトル２８（第２リアクトル）と、リアクトル２７の入力側とリアクトル２８の出力側との間に設けられるコンデンサ２９（第１コンデンサ）と、リアクトル２７の出力側とリアクトル２８の入力側との間に設けられたコンデンサ３０（第２コンデンサ）と、直流電源２６の正極側とリアクトル２７との間に設けられるスイッチング素子３１（例えば、ＩＧＢＴ）と、スイッチング素子３１に逆並列接続されるフリーホイールダイオード３２とを備えて構成されている。なお、リアクトル２７、２８は共通のコアを有して電磁的に結合させてもよく、このように構成する場合はＺソース昇圧回路１を小型化することができる。本実施形態では、インバータ動作からＵ相、Ｖ相、及びＷ相の何れか１相のスイッチング素子が共にオンして短絡する短絡動作になると、コンデンサ２９、３０がそれぞれ放電され、リアクトル２７、２８それぞれにエネルギーが蓄積される。次に、短絡している相のどちらか一方のスイッチング素子が全てオフしてインバータ動作に戻ると、リアクトル２７、２８それぞれに蓄積されていたエネルギーが放出され、コンデンサ２９、３０がそれぞれ充電される。これにより、直流電源２６の電圧が昇圧される。なお、スイッチング素子３１は、Ｕ相、Ｖ相、及びＷ相の何れか１相が短絡する短絡動作の期間にオフし、それ以外のインバータ動作の期間にオンするものとする。
【００２２】
補助回路２は、リアクトル２７が１次巻き線として構成されるトランス４と、補助スイッチ５（例えば、ＩＧＢＴ）と、補助コンデンサ６と、補助ダイオード７と、トランス４の２次巻き線である補助リアクトルの漏れインダクタンス８とを備えて構成されている。トランス４の２次巻き線の一端は補助コンデンサ６の一端に接続され、トランス４の２次巻き線の他端は漏れインダクタンス８及び補助ダイオード７を介して補助スイッチ５の一端に接続され、補助スイッチ５の他端は補助コンデンサ６の他端に接続されている。なお、漏れインダクタンス８とは別にトランス４と補助ダイオード７との間にさらにリアクトルを設けてもよい。また、補助ダイオード７は、補助スイッチ５の逆耐圧用に設けられているものとする。
【００２３】
図２は、制御部３の動作を説明するためのフローチャートである。
まず、制御部３は、外部から入力されるトルク指令値に基づいて、ｄｑ座標におけるモータ電流指令値Ｉｄ＊、Ｉｑ＊を求める（Ｓ１）。例えば、制御部３は、車両のアクセルの状態に応じたトルク指令値に対応するモータ電流指令値Ｉｄ＊、Ｉｑ＊を、トルク指令値とモータ電流指令値Ｉｄ＊、Ｉｑ＊とが対応するマップから求める。
【００２４】
次に、制御部３は、モータ電流指令値Ｉｄ＊、Ｉｑ＊と、インバータ回路１２のＵ相から３相モータ２５に流れる電流の検出値Ｉｕと、インバータ回路１２のＷ相から３相モータ２５に流れる電流の検出値Ｉｗと、３相モータ２５のロータの基準位置からの移動角度を示すモータ角度検出値θとに基づいて、Ｕ相、Ｖ相、Ｗ相それぞれに対する電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する（Ｓ２）。
【００２５】
ここで、図３は、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出するための制御部３の機能ブロック構成の一例を示す図である。
図３において、３相−ｄｑ座標変換部３３は、モータ電流検出値Ｉｕ、Ｉｗにより３相にそれぞれ流れる電流Ｉｕ、Ｉｖ、Ｉｗを算出し、それら電流Ｉｕ、Ｉｖ、Ｉｗをモータ角度検出値θに基づいてｄｑ座標に対応する電流Ｉｄ、Ｉｑに変換する。
【００２６】
また、減算部３４は、モータ電流指令値Ｉｄ＊から電流Ｉｄを減算し、差分ΔＩｄを出力する。
また、減算部３５は、モータ電流指令値Ｉｑ＊から電流Ｉｑを減算し、差分ΔＩｑを出力する。
【００２７】
また、ＰＩ制御部３６は、差分ΔＩｄがゼロになるような電圧指令値ＶｄをＰＩ演算により求める。
また、ＰＩ制御部３７は、差分ΔＩｑがゼロになるような電圧指令値ＶｑをＰＩ演算により求める。
【００２８】
また、ｄｑ座標−３相変換部３８は、電圧指令値Ｖｄ、Ｖｑをモータ角度検出値θに基づいて３相に対応する電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に変換する。
次に、図２において、制御部３は、外部から入力されるインバータ入力電圧指令値Ｖｉｎ＊とインバータ回路１２に入力される電圧を検出した値であるインバータ入力電圧検出値Ｖｉｎ（補助コンデンサ６にかかる電圧）とに基づいて、各相の短絡デューティＤｓｔを算出する（Ｓ３）。
【００２９】
ここで、図４は、短絡デューティＤｓｔを算出するための制御部３の機能ブロック構成の一例を示す図である。
図４において、減算部３９は、インバータ入力電圧指令値Ｖｉｎ＊からインバータ入力電圧検出値Ｖｉｎを減算し、差分ΔＶｉｎを出力する。
【００３０】
ＰＩＤ制御部４０は、差分ΔＶｉｎがゼロになるような短絡デューティＤｓｔをＰＩＤ演算により求める。
次に、図２において、制御部３は、インバータ入力電圧指令値Ｖｉｎ＊と電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊とに基づいて、出力デューティＤａ〜Ｄｄ及び状態信号ｍｏｄｅを算出する（Ｓ４）。
【００３１】
ここで、図５（ａ）は、出力デューティＤａ〜Ｄｄ及び状態信号ｍｏｄｅを算出するための制御部３の機能ブロック構成の一例を示す図である。
図５（ａ）において、正規化部４１は、出力電圧指令値Ｖｕ＊＊＝電圧指令値Ｖｕ＊／（インバータ入力電圧指令値Ｖｉｎ＊／２）、出力電圧指令値Ｖｖ＊＊＝電圧指令値Ｖｖ＊／（インバータ入力電圧指令値Ｖｉｎ＊／２）、出力電圧指令値Ｖｗ＊＊＝電圧指令値Ｖｗ＊／（インバータ入力電圧指令値Ｖｉｎ＊／２）をそれぞれ演算する。
【００３２】
また、大小関係振り分け部４２は、出力電圧指令値Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊のうち、最も大きいものをＶｍａｘ＊とし、２番目に大きいものをＶｍｉｄ＊とし、最も小さいものをＶｍｉｎ＊とするとともに、図５（ｂ）に示す大小関係−ｍｏｄｅ対応表に基づいてＶｍａｘ＊、Ｖｍｉｄ＊、Ｖｍｉｎ＊に対応する状態信号ｍｏｄｅを求める。例えば、Ｖｍａｘ＊＝Ｖｕ＊＊（Ｕ）、Ｖｍｉｄ＊＝Ｖｖ＊＊（Ｖ）、Ｖｍｉｎ＊＝Ｖｗ＊＊（Ｗ）のとき、状態信号ｍｏｄｅ＝「１」になる。
【００３３】
また、デューティ算出部４３は、Ｄａ＊＝（１＋Ｖｍｉｎ＊）／２、Ｄｂ＊＝（Ｖｍｉｄ＊−Ｖｍｉｎ＊）／２、Ｄｃ＊＝（Ｖｍａｘ＊−Ｖｍｉｄ＊）／２、Ｄｄ＊＝（１−Ｖｍａｘ＊）／２をそれぞれ演算する。
【００３４】
また、デューティ補正部４４は、出力デューティＤａ＝出力デューティＤｄ＝（Ｄａ＊＋Ｄｂ＊−短絡デューティＤｓｔ）／２、出力デューティＤｂ＝Ｄｂ＊、出力デューティＤｃ＝Ｄｃ＊をそれぞれ演算する。
【００３５】
次に、図２において、制御部３は、出力デューティＤａ〜Ｄｄ、短絡デューティＤｓｔ、及び状態信号ｍｏｄｅに基づいて、スイッチング素子１３のゲートに入力されるゲート信号ＧｕＰ、スイッチング素子１４のゲートに入力されるゲート信号ＧｕＮ、スイッチング素子１５のゲートに入力されるゲート信号ＧｖＰ、スイッチング素子１６のゲートに入力されるゲート信号ＧｖＮ、スイッチング素子１７のゲートに入力されるゲート信号ＧｗＰ、スイッチング素子１８のゲートに入力されるゲート信号ＧｗＮ、及びスイッチング素子３１のゲートに入力されるゲート信号Ｇｓｉｎを生成する（Ｓ５）。
【００３６】
ここで、図６は、ゲート信号ＧｕＰ〜ＧｗＮ及びゲート信号Ｇｓｉｎを生成するための制御部３の機能ブロック構成の一例を示す図である。
図６において、最大・中間・最小相ゲート信号生成部４５は、例えば、図７（ａ）に示すように、Ｄａ＋Ｄｓｔ＋Ｄｂ＋Ｄｃとキャリア周波数ｆｃの三角波Ｓｔとを１周期の区間で比較することによりゲート信号ＧｍａｘＰを生成し、Ｄａ＋２Ｄｓｔ／３＋Ｄｂ＋Ｄｃと三角波Ｓｔとを比較することによりゲート信号ＧｍａｘＮを生成し、Ｄａ＋２Ｄｓｔ／３＋Ｄｂと三角波Ｓｔとを比較することによりゲート信号ＧｍｉｄＰを生成し、Ｄａ＋Ｄｓｔ／３＋Ｄｂと三角波Ｓｔとを比較することによりゲート信号ＧｍｉｄＮを生成し、Ｄａ＋Ｄｓｔ／３と三角波Ｓｔとを比較することによりゲート信号ＧｍｉｎＰを生成し、Ｄａと三角波Ｓｔとを比較することによりゲート信号ＧｍｉｎＮを生成する。また、ゲート信号生成部４５は、短絡期間がオフ、それ以外の期間がオンになるようなゲート信号Ｇｓｉｎを生成する。なお、図７（ａ）に示す例では、１キャリア周期内に６回の短絡期間が設けられる構成であるが、１キャリア周期内に設けられる短絡期間の回数は特に限定されない。
【００３７】
また、ＵＶＷ相ゲート信号生成部４６は、図７（ｂ）に示すｍｏｄｅ−ゲート信号対応表に基づいて状態信号ｍｏｄｅに対応するゲート信号ＧｕＰ、ＧｕＮ、ＧｖＰ、ＧｖＮ、ＧｗＰ、ＧｗＮを求める。例えば、状態信号ｍｏｄｅが「１」のとき、Ｇｍａｘ＝Ｇｕ、Ｇｍｉｄ＝Ｇｖ、Ｇｗ＝Ｇｍｉｎになるため、ＧｕＰ＝ＧｍａｘＰ、ＧｕＮ＝ＧｍａｘＮ、ＧｖＰ＝ＧｍｉｄＰ、ＧｖＮ＝ＧｍｉｄＮ、ＧｗＰ＝ＧｍｉｎＰ、ＧｗＮ＝ＧｍｉｎＮが求められる。
【００３８】
次に、図２において、制御部３は、ゲート信号ＧｕＰ、ＧｕＮ、ＧｖＰ、ＧｖＮ、ＧｗＰ、ＧｗＮに基づいて、補助スイッチ５のゲートに入力されるゲート信号Ｇａを生成する（Ｓ６）。例えば、制御部３は、図８（ａ）に示すように、上アームから下アームへオン状態のスイッチング素子を切り替える場合、その相の短絡時から所定時間ｔ１（第１所定時間）前までの期間と、その短絡時から所定時間ｔ２（第２所定時間）後までの期間とにおいてハイレベルになり、それ以外の期間においてローレベルになるようにゲート信号Ｇａを生成する。また、制御部３は、図８（ｂ）に示すように、下アームから上アームへオン状態のスイッチング素子を切り替える場合、その相の短絡時から所定時間ｔ１（第１所定時間）前までの期間と、その短絡時から所定時間ｔ２（第２所定時間）後までの期間とにおいてハイレベルになり、それ以外の期間においてローレベルになるようにゲート信号Ｇａを生成する。なお、所定時間ｔ１は、補助回路２のＬＣパラメータとトランス４の巻き数比とに基づいて、補助スイッチ５がオンしてから補助コンデンサ６にかかる電圧Ｖｉｎがゼロになるまでの時間に設定されることが望ましい。また、所定時間ｔ１と所定時間ｔ２との合計時間は、補助コンデンサ６の容量やトランス４の２次巻き線のインダクタンスとトランス４の巻き数比とに基づいて、補助スイッチ５がオンしてから補助スイッチ５に流れる電流がゼロになるまでの時間に設定されることが望ましい。これにより、後述における「補助スイッチ５のスイッチング損失」を低減することができる。
【００３９】
そして、制御部３は、ゲート信号ＧｕＰ、ＧｕＮ、ＧｖＰ、ＧｖＮ、ＧｗＰ、ＧｗＮと、ゲート信号Ｇｓｉｎと、ゲート信号Ｇａとを各スイッチング素子や補助スイッチ５のゲートにそれぞれ出力する（Ｓ７）。
【００４０】
なお、Ｓ１〜Ｓ７の一連の動作は、１／ｆｃ＝Ｔ周期毎に繰り返し行われるものとする。
次に、スイッチング素子１３〜１８におけるインバータ動作と短絡動作との切り替え時のＺソース昇圧回路１の動作について説明する。
【００４１】
図９は、Ｕ相が短絡する際のＺソース昇圧回路１内の各素子の電圧及び電流を示すタイミングチャートである。なお、Ｖ相又はＷ相が短絡する際のＺソース昇圧回路１内の各素子の電圧及び電流も同様とする。また、図１０（ａ）は、図９に示すモード１〜５における期間を拡大した図であり、図１０（ｂ）は、図９に示すモード７〜８の期間を拡大した図である。また、スイッチング素子１３、１４の一方がオン、他方がオフであるインバータ動作が行われているとき（Ｕ相の上下アームが短絡していないとき）、補助コンデンサ６にかかる電圧ＶｉｎはＶｃａ０であり、リアクトル２７、２８にそれぞれ流れる電流ＩＬの下限値はＩＬ０であり、コンデンサ２９、３０にそれぞれかかる電圧Ｖｃは（Ｖｃａ０＋Ｖｏ（直流電源２６の電圧））／２であり、フリーホイールダイオード３２は導通状態であり、スイッチング素子３１はオフ状態であり、補助スイッチ５はオフ状態であるものとする。
【００４２】
まず、スイッチング素子１３がオン、スイッチング素子１４がオフ（インバータ動作）のとき（図１０（ａ）に示すモード１）、図１１（ａ）に示す実線の経路に電流が流れ、リアクトル２７、２８それぞれのエネルギーが放電され、コンデンサ２９、３０が直流電源２６より充電される。このとき、リアクトル２７、２８にそれぞれ流れる電流ＩＬは電流ＩＬ０であり、補助コンデンサ６にかかる電圧ＶｉｎはＶｃａ０であり、コンデンサ２９、３０にそれぞれかかる電圧Ｖｃは（Ｖｃａ０＋Ｖｏ）／２である。
【００４３】
次に、補助スイッチ５がオンすると（図１０（ａ）に示すモード２）、補助スイッチ５に電流が流れ始め、図１１（ｂ）に示す破線の経路に電流が流れる。そして、この電流が徐々に増加していくと、フリーホイールダイオード３２に流れる電流が減少していく。補助スイッチ５に電流が流れ始めるとき、漏れインダクタンス８により補助スイッチ５に流れる電流が緩やかに上昇する。そのため、補助スイッチ５のターンオン時のスイッチング損失は低減される。
【００４４】
次に、フリーホイールダイオード３２に流れる電流がゼロになりフリーホイールダイオード３２がオフすると（図１０（ａ）に示すモード３）、補助コンデンサ６の放電が始まり補助コンデンサ６にかかる電圧Ｖｉｎが減少し始めるとともに、リアクトル２７、２８に流れる電流が図１１（ｃ）に示す実線の経路になる。このように、補助スイッチ５がオンすることによりフリーホイールダイオード３２に流れる電流が緩やかに減少していくため、フリーホイールダイオード３２がオフする際にフリーホイールダイオード３２に発生するリカバリ損失が図１３に示すような損失になる。そのため、図２３のリカバリ損失、すなわち、補助回路２を備えない従来のＺソース昇圧回路１０におけるリカバリ損失に比べて、リカバリ損失を低減することができる。また、トランス４の２次巻き線及び漏れインダクタンス８にかかる電圧が補助コンデンサ６にかかる電圧よりも大きくなると、補助スイッチ５に流れる電流が徐々に減少し始める。
次に、補助コンデンサ６にかかる電圧Ｖｃａがゼロになると（図１０（ａ）に示すモード４）、インバータ回路１２のフリーホイールダイオード１９〜２４が全てオンし、図１１（ｄ）に示す破線の経路に電流が流れる。この瞬間から短絡動作になる。
【００４５】
次に、フリーホイールダイオード１９〜２４が全てオンしているときにスイッチング素子１３〜１８が全てオンし短絡動作になると（図１０（ａ）に示すモード５）、図１２（ａ）に示す実線の経路に電流が流れ、フリーホイールダイオード１９〜２４にそれぞれ流れる電流が徐々に減少し、スイッチング素子１３〜１８に電流が流れ始める。このように、インバータ動作から短絡動作に切り替わる際、スイッチング素子１３〜１８が全てオンしても、フリーホイールダイオード１９〜２４が全てオンしているためスイッチング素子１３〜１８にはすぐには電流が流れ込まない。また、このとき、補助コンデンサ６にかかる電圧Ｖｉｎはゼロであるため、スイッチング素子１３〜１８にそれぞれかかる電圧もゼロである。従って、インバータ動作から短絡動作に切り替わる際、スイッチング素子１３〜１８にそれぞれかかる電圧やスイッチング素子１３〜１８にそれぞれ流れる電流はゼロであるため、図１４に示すように、インバータ動作から短絡動作に切り替わる際のスイッチング素子１３〜１８のターンオン時にスイッチング素子１３〜１８にそれぞれスイッチング損失を発生させないようにすることができる。
【００４６】
次に、補助スイッチ５に流れる電流がゼロになった後、補助スイッチ５をターンオフする（図９に示すモード６）。このとき、図１２（ｂ）に示す実線の経路に電流が流れる。このように、補助スイッチ５は、補助スイッチ５にかかる電圧や補助スイッチ５に流れる電流がゼロのときにターンオフすることができるため、スイッチング損失を発生させないようにすることができる。
【００４７】
次に、スイッチング素子１３がターンオフしてインバータ動作になるまでリアクトル２７、２８にそれぞれ流れる電流が上昇していく（図１０（ｂ）に示すモード７）。このとき、図１２（ｃ）に示す実線の経路に電流が流れる。なお、このときの短絡動作は、従来のＺソース昇圧回路１０における短絡動作と同様である。
【００４８】
次に、スイッチング素子１３がターンオフすると（図１０（ｂ）に示すモード８）、図１２（ｄ）に示す実線の経路に電流が流れ始め、補助コンデンサ６にかかる電圧Ｖｃａが徐々に上昇していく。そして、電圧Ｖｉｎが電圧Ｖｃａ０になると、スイッチング素子３１がターンオンし、モード１に戻る。このように、短絡動作からインバータ動作に切り替わる際、スイッチング素子１３がターンオフしても、補助コンデンサ６にかかる電圧Ｖｉｎが徐々に上昇していくためスイッチング素子１３にかかる電圧も緩やかに上昇していく。そのため、補助回路２を備えない場合に比べて、短絡動作からインバータ動作に切り替わる際のスイッチング素子１３のターンオフ時、スイッチング素子１３にかかる電圧の上昇率を小さくすることができ、図１４に示すように、スイッチング素子１３に発生するスイッチング損失を低減することができる。
【００４９】
以降、モード１〜モード８が繰り返し行われる。
このように、本実施形態のＺソース昇圧回路１では、インバータ動作から短絡動作に切り替わる際、スイッチング素子１３〜１８が全てオンしても、フリーホイールダイオード１９〜２４が全てオンしているためスイッチング素子１３〜１８にはすぐには電流が流れ込まない。また、このとき、補助コンデンサ６にかかる電圧Ｖｉｎはゼロであるため、スイッチング素子１３〜１８にそれぞれかかる電圧もゼロである。そのため、インバータ動作から短絡動作に切り替わる際にスイッチング素子１３〜１８にそれぞれスイッチング損失を発生させないようにすることができる。また、短絡動作からインバータ動作に切り替わる際、スイッチング素子１３がターンオフしても、補助コンデンサ６にかかる電圧Ｖｉｎが徐々に上昇していくためスイッチング素子１３にかかる電圧も緩やかに上昇していく。そのため、補助回路２を備えない場合に比べて、短絡動作からインバータ動作に切り替わる際、スイッチング素子１３にかかる電圧の上昇率を小さくすることができ、スイッチング素子１３に発生するスイッチング損失を低減することができる。これにより、本実施形態のＺソース昇圧回路１は、短絡動作の前後に発生する損失により効率が低下することを抑えることができる。
【００５０】
また、本実施形態のＺソース昇圧回路１では、損失を低減することができるため、温度上昇の低減にもつなげることができる。
また、本実施形態のＺソース昇圧回路１では、スイッチング素子１３〜１８や補助スイッチ５などをＩＧＢＴなどの小さな部品で構成することができるため、コスト増大を抑えることができる。
【００５１】
なお、上記実施形態では、短絡動作時、Ｕ相、Ｖ相、及びＷ相の何れか1相を短絡する構成であるが、短絡動作時、Ｕ相、Ｖ相、及びＷ相の何れか２相又は全てを短絡するように構成してもよい。
【００５２】
また、上記実施形態では、補助コンデンサ６にかかる電圧Ｖｉｎに基づいて、インバータ動作を制御する構成であるが、コンデンサ２９やコンデンサ３０にかかる電圧Ｖｃに基づいて、インバータ動作を制御するように構成してもよい。
【００５３】
また、図１５に示すように、スイッチング素子３１を省略してもよい。
また、図１６に示すように、インバータ回路１２の相数をｎ（ｎ＞３）以上になるように構成してもよい。また、インバータ回路１２と同じ構成のインバータ回路をインバータ回路１２に並列に１以上接続するように構成してもよい。
【００５４】
また、図１７に示すＺソース回路１１のように、リアクトル２７、２８がコアを共有するように回路構成を変更してもよい。図１７に示すＺソース回路１１では、補助回路２の作用により、実質的にリアクトル２７が補助回路２のトランス４の１次巻き線として機能する。なお、図１７に示すＺソース回路１１のリアクトル２８を補助回路２のトランス４の１次巻き線として機能するように構成してもよい。また、図１７に示すＺソース回路１１は直流電源２６の負極側に設けられる構成であるが、この構成に限定されない。例えば、図１７に示すＺソース回路１１を直流電源２６の正極側に設けてもよい。また、図１７に示すＺソース回路１１のリアクトル２７を直流電源２６の正極側に設け、図１７に示すＺソース回路１１のリアクトル２８を直流電源２６の負極側に設けてもよい。
【００５５】
また、直流電源２６は、図１８（ａ）に示すように電気二重層キャパシタ（ＥＤＬＣ（Ｅｌｅｃｔｒｉｃ  ｄｏｕｂｌｅ−ｌａｙｅｒ  ｃａｐａｃｉｔｏｒ））４７に変更してもよいし、図１８（ｂ）に示すように燃料電池（ＦＣ（Ｆｕｅｌ  Ｃｅｌｌ））４８に変更してもよい。
【００５６】
また、図１９に示すように、補助回路２のトランス４の１次巻き線をリアクトル２８としてもよい。
また、図２０に示すように、インバータ回路１２の代わりに、直流電源２６の電圧を昇圧して負荷４９へ出力するためのスイッチング回路５０（例えば、スイッチング素子とそのスイッチング素子に逆並列接続されるフリーホイールダイオードとからなるスイッチング回路）を備えるように構成してもよい。
【符号の説明】
【００５７】
１  Ｚソース昇圧回路
２  補助回路
３  制御部
４  トランス
５  補助スイッチ
６  補助コンデンサ
７  補助ダイオード
８  漏れインダクタンス
１０  Ｚソース昇圧回路
１１  Ｚソース回路
１２  インバータ回路
１３〜１８  スイッチング素子
１９〜２４  フリーホイールダイオード
２５  ３相モータ
２６  直流電源
２７、２８  リアクトル
２９、３０  コンデンサ
３１  スイッチング素子
３２  フリーホイールダイオード
【図１】
2011147233.tif 000003
【図２】
2011147233.tif 000004
【図３】
2011147233.tif 000005
【図４】
2011147233.tif 000006
【図５】
2011147233.tif 000007
【図６】
2011147233.tif 000008
【図８】
2011147233.tif 000009
【図９】
2011147233.tif 000010
【図１０】
2011147233.tif 000011
【図１１】
2011147233.tif 000012
【図１２】
2011147233.tif 000013
【図１３】
2011147233.tif 000014
【図１４】
2011147233.tif 000015
【図１５】
2011147233.tif 000016
【図１６】
2011147233.tif 000017
【図１７】
2011147233.tif 000018
【図１８】
2011147233.tif 000019
【図１９】
2011147233.tif 000020
【図２０】
2011147233.tif 000021
【図２１】
2011147233.tif 000022
【図２２】
2011147233.tif 000023
【図２３】
2011147233.tif 000024
【図７】
2011147233.tif 000025