(57)【要約】【課題】トランジスタ素子のエミッタ−コレクタ間のサージ電圧を確実に収束させることができる半導体電力変換装置を提供する。【解決手段】半導体電力変換装置１は、ＩＧＢＴ４と、このＩＧＢＴ４に逆並列に接続されたダイオード５と、ＩＧＢＴ４のゲートに並列に接続されたゲート抵抗８ａ〜８ｄと、ＩＧＢＴ４がＯＮからＯＦＦに切り換わる時のＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧を検出するコレクタ電圧検知回路１２と、このコレクタ電圧検知回路１２の検出値と基準電圧Ｖ１との大小を比較するコンパレータ１３と、このコンパレータ１３の出力データに応じてカウンタ値をカウントアップまたはカウントダウンさせるカウンタ１４と、このカウンタ１４のカウンタ値に応じてＩＧＢＴ４をＯＦＦ駆動するためのゲート抵抗８ａ〜８ｄを選択する抵抗選択回路１５とを備えている。【選択図】図１
2011172446.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ素子と、
前記トランジスタ素子のゲートに接続された複数のゲート抵抗と、
前記トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出するサージ電圧検出手段と、
前記サージ電圧検出手段により検出されたサージ電圧と所定電圧との大小を比較する比較手段と、
前記比較手段による比較結果に基づいて、前記トランジスタ素子のエミッタ−コレクタ間のサージ電圧が前記所定電圧またはその近傍で安定化するように、前記複数のゲート抵抗の中から前記トランジスタ素子を駆動するためのゲート抵抗を選択して前記トランジスタ素子のゲート駆動抵抗値を決定する駆動抵抗値決定手段とを備えることを特徴とする半導体電力変換装置。
【請求項２】
前記駆動抵抗値決定手段は、前記比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせるカウンタを有し、前記カウンタのカウント値に応じて、前記複数のゲート抵抗の中から前記トランジスタ素子を駆動するためのゲート抵抗を選択することを特徴とする請求項１記載の半導体電力変換装置。
【請求項３】
上アームに設けられた第１トランジスタ素子と、
前記第１トランジスタ素子のゲートに接続された複数の第１ゲート抵抗と、
前記第１トランジスタ素子がＯＮからＯＦＦに切り換わる時の前記第１トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出する第１サージ電圧検出手段と、
前記第１サージ電圧検出手段により検出されたサージ電圧と第１所定電圧との大小を比較する第１比較手段と、
前記第１比較手段による比較結果に基づいて、前記複数の第１ゲート抵抗の中から前記第１トランジスタ素子をＯＮからＯＦＦに切り換えるための第１ゲート抵抗を選択して前記第１トランジスタ素子のゲート駆動抵抗値を決定する第１駆動抵抗値決定手段と、
下アームに設けられた第２トランジスタ素子と、
前記第２トランジスタ素子のゲートに接続された複数の第２ゲート抵抗と、
前記第２トランジスタ素子がＯＮからＯＦＦに切り換わる時の前記第２トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出する第２サージ電圧検出手段と、
前記第２サージ電圧検出手段により検出されたサージ電圧と第２所定電圧との大小を比較する第２比較手段と、
前記第２比較手段による比較結果に基づいて、前記複数の第２ゲート抵抗の中から前記第２トランジスタ素子をＯＮからＯＦＦに切り換えるための第２ゲート抵抗を選択して前記第２トランジスタ素子のゲート駆動抵抗値を決定する第２駆動抵抗値決定手段と、
前記第２比較手段による比較結果を前記上アーム側に伝える第１信号伝達手段と、
前記第１信号伝達手段により伝えられた前記第２比較手段による比較結果に基づいて、前記複数の第１ゲート抵抗の中から前記第１トランジスタ素子をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択して前記第１トランジスタ素子のゲート駆動抵抗値を決定する第３駆動抵抗値決定手段と、
前記第１比較手段による比較結果を前記下アーム側に伝える第２信号伝達手段と、
前記第２信号伝達手段により伝えられた前記第１比較手段による比較結果に基づいて、前記複数の第２ゲート抵抗の中から前記第２トランジスタ素子をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択して前記第２トランジスタ素子のゲート駆動抵抗値を決定する第４駆動抵抗値決定手段とを備えることを特徴とする半導体電力変換装置。
【請求項４】
前記第１駆動抵抗値決定手段は、前記第１比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第１カウンタを有し、前記第１カウンタのカウント値に応じて、前記複数の第１ゲート抵抗の中から前記第１トランジスタ素子をＯＮからＯＦＦに切り換えるための第１ゲート抵抗を選択し、
前記第２駆動抵抗値決定手段は、前記第２比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第２カウンタを有し、前記第２カウンタのカウント値に応じて、前記複数の第２ゲート抵抗の中から前記第２トランジスタ素子をＯＮからＯＦＦに切り換えるための第２ゲート抵抗を選択し、
前記第３駆動抵抗値決定手段は、前記第２比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第３カウンタを有し、前記第３カウンタのカウント値に応じて、前記複数の第１ゲート抵抗の中から前記第１トランジスタ素子をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択し、
前記第４駆動抵抗値決定手段は、前記第１比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第４カウンタを有し、前記第４カウンタのカウント値に応じて、前記複数の第２ゲート抵抗の中から前記第２トランジスタ素子をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択することを特徴とする請求項３記載の半導体電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばハイブリッド用インバータ等に用いられる半導体電力変換装置に関するものである。
【背景技術】
【０００２】
従来の半導体電力変換装置としては、例えば特許文献１に記載されているように、ＩＧＢＴのゲート端子にゲート抵抗となる可変抵抗を接続し、ＩＧＢＴのコレクタ電流が大きいときには、ゲート抵抗の抵抗値を大きくすることで、大電流のターンオフを低速で行い、サージ電圧を抑えるというものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２３４１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術においては、ＩＧＢＴ（トランジスタ素子）のコレクタ電流を検出し、その検出値に応じて可変抵抗（ゲート抵抗）の抵抗値を変化させるため、サージ電圧の抑制効果に遅延が生じ、オーバーシュートの発生等によりサージ電圧が収束しにくくなる。
【０００５】
本発明の目的は、トランジスタ素子のエミッタ−コレクタ間のサージ電圧を確実に収束させることができる半導体電力変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体電力変換装置は、トランジスタ素子と、トランジスタ素子のゲートに接続された複数のゲート抵抗と、トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出するサージ電圧検出手段と、サージ電圧検出手段により検出されたサージ電圧と所定電圧との大小を比較する比較手段と、比較手段による比較結果に基づいて、トランジスタ素子のエミッタ−コレクタ間のサージ電圧が所定電圧またはその近傍で安定化するように、複数のゲート抵抗の中からトランジスタ素子を駆動するためのゲート抵抗を選択してトランジスタ素子のゲート駆動抵抗値を決定する駆動抵抗値決定手段とを備えることを特徴とするものである。
【０００７】
このような本発明の半導体電力変換装置においては、トランジスタ素子のエミッタ−コレクタ間のサージ電圧と所定電圧との大小を比較した結果に基づいて、複数のゲート抵抗の中からトランジスタ素子を駆動するためのゲート抵抗をリアルタイムに選択してトランジスタ素子のゲート駆動抵抗値を決定する。具体的には、トランジスタ素子のエミッタ−コレクタ間のサージ電圧が所定電圧よりも小さいときは、トランジスタ素子のゲート駆動抵抗値を低くすることでサージ電圧を上げ、トランジスタ素子のエミッタ−コレクタ間のサージ電圧が所定電圧よりも大きいときは、トランジスタ素子のゲート駆動抵抗値を高くすることでサージ電圧を下げるようにする。従って、トランジスタ素子のエミッタ−コレクタ間のサージ電圧は、上記所定電圧またはその近傍で安定化するようになる。このように常に最適化されたゲート駆動抵抗値によりトランジスタ素子を駆動するので、トランジスタ素子のエミッタ−コレクタ間のサージ電圧を確実に収束させることができる。
【０００８】
好ましくは、駆動抵抗値決定手段は、比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせるカウンタを有し、カウンタのカウント値に応じて、複数のゲート抵抗の中からトランジスタ素子を駆動するためのゲート抵抗を選択する。
【０００９】
この場合には、例えばトランジスタ素子のエミッタ−コレクタ間のサージ電圧が所定電圧よりも小さいときは、カウンタのカウント値をカウントアップし、そのカウントアップ分に応じてトランジスタ素子のゲート駆動抵抗値を低くし、トランジスタ素子のエミッタ−コレクタ間のサージ電圧が所定電圧よりも大きいときは、カウンタのカウント値をカウントダウンし、そのカウントダウン分に応じてトランジスタ素子のゲート駆動抵抗値を高くする。従って、カウンタのカウント値のカウントアップ及びカウントダウンが交互に繰り返されるようになるため、簡単な回路構成でもって、トランジスタ素子のエミッタ−コレクタ間のサージ電圧を収束させることができる。
【００１０】
また、本発明の半導体電力変換装置は、上アームに設けられた第１トランジスタ素子と、第１トランジスタ素子のゲートに接続された複数の第１ゲート抵抗と、第１トランジスタ素子がＯＮからＯＦＦに切り換わる時の第１トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出する第１サージ電圧検出手段と、第１サージ電圧検出手段により検出されたサージ電圧と第１所定電圧との大小を比較する第１比較手段と、第１比較手段による比較結果に基づいて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＮからＯＦＦに切り換えるための第１ゲート抵抗を選択して第１トランジスタ素子のゲート駆動抵抗値を決定する第１駆動抵抗値決定手段と、下アームに設けられた第２トランジスタ素子と、第２トランジスタ素子のゲートに接続された複数の第２ゲート抵抗と、第２トランジスタ素子がＯＮからＯＦＦに切り換わる時の第２トランジスタ素子のエミッタ−コレクタ間のサージ電圧を検出する第２サージ電圧検出手段と、第２サージ電圧検出手段により検出されたサージ電圧と第２所定電圧との大小を比較する第２比較手段と、第２比較手段による比較結果に基づいて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＮからＯＦＦに切り換えるための第２ゲート抵抗を選択して第２トランジスタ素子のゲート駆動抵抗値を決定する第２駆動抵抗値決定手段と、第２比較手段による比較結果を上アーム側に伝える第１信号伝達手段と、第１信号伝達手段により伝えられた第２比較手段による比較結果に基づいて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択して第１トランジスタ素子のゲート駆動抵抗値を決定する第３駆動抵抗値決定手段と、第１比較手段による比較結果を下アーム側に伝える第２信号伝達手段と、第２信号伝達手段により伝えられた第１比較手段による比較結果に基づいて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択して第２トランジスタ素子のゲート駆動抵抗値を決定する第４駆動抵抗値決定手段とを備えることを特徴とするものである。
【００１１】
このような本発明の半導体電力変換装置においては、第１比較手段によって第１トランジスタ素子がＯＮからＯＦＦに切り換わる時の第１トランジスタ素子のエミッタ−コレクタ間のサージ電圧と第１所定電圧との大小を比較した結果に基づいて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＮからＯＦＦに切り換えるための第１ゲート抵抗をリアルタイムに選択して第１トランジスタ素子のゲート駆動抵抗値を決定する。また、第２比較手段によって第２トランジスタ素子がＯＮからＯＦＦに切り換わる時の第２トランジスタ素子のエミッタ−コレクタ間のサージ電圧と第２所定電圧との大小を比較した結果に基づいて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＮからＯＦＦに切り換えるための第２ゲート抵抗をリアルタイムに選択して第２トランジスタ素子のゲート駆動抵抗値を決定する。これにより、上述したように常に最適化されたゲート駆動抵抗値により第１及び第２トランジスタ素子をＯＦＦ動作させるので、第１及び第２トランジスタ素子のエミッタ−コレクタ間のサージ電圧を確実に収束させることができる。
【００１２】
また、トランジスタ素子がＯＮからＯＦＦに切り換わる時の駆動速度は、自アームのトランジスタ素子がＯＮからＯＦＦに切り換わる時のトランジスタ素子のエミッタ−コレクタ間のサージ電圧で決まるが、トランジスタ素子がＯＦＦからＯＮに切り換わる時の駆動速度は、他アームのトランジスタ素子がＯＮからＯＦＦに切り換わる時のトランジスタ素子のエミッタ−コレクタ間のサージ電圧で決まる。従って、第２比較手段による比較結果を上アーム側に伝達すると共に、第１比較手段による比較結果を下アーム側に伝達する。そして、第２比較手段による比較結果に基づいて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択して第１トランジスタ素子のゲート駆動抵抗値を決定すると共に、第１比較手段による比較結果に基づいて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択して第２トランジスタ素子のゲート駆動抵抗値を決定する。これにより、常に最適化されたゲート駆動抵抗値により第１及び第２トランジスタ素子をＯＮ動作させることができる。
【００１３】
好ましくは、第１駆動抵抗値決定手段は、第１比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第１カウンタを有し、第１カウンタのカウント値に応じて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＮからＯＦＦに切り換えるための第１ゲート抵抗を選択し、第２駆動抵抗値決定手段は、第２比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第２カウンタを有し、第２カウンタのカウント値に応じて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＮからＯＦＦに切り換えるための第２ゲート抵抗を選択し、第３駆動抵抗値決定手段は、第２比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第３カウンタを有し、第３カウンタのカウント値に応じて、複数の第１ゲート抵抗の中から第１トランジスタ素子をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択し、第４駆動抵抗値決定手段は、第１比較手段による比較結果に応じてカウント値をカウントアップまたはカウントダウンさせる第４カウンタを有し、第４カウンタのカウント値に応じて、複数の第２ゲート抵抗の中から第２トランジスタ素子をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択する。
【００１４】
このように第１〜第４カウンタを設けることにより、上述したように、簡単な回路構成でもって、第１及び第２トランジスタ素子のエミッタ−コレクタ間のサージ電圧を収束させることができる。
【発明の効果】
【００１５】
本発明によれば、トランジスタ素子のエミッタ−コレクタ間のサージ電圧を確実に収束させることができる。これにより、サージ電圧の増大によるトランジスタ素子の破壊を防止すると共に、トランジスタ素子の駆動速度の低下による発熱量の増大を防止することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係わる半導体電力変換装置の一実施形態を示す回路構成図である。
【図２】図１に示した半導体電力変換装置の動作を示すタイミングチャートである。
【図３】ＩＧＢＴのエミッタ−コレクタ間のサージ電圧とコンパレータの基準電圧との関係を示す波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係わる半導体電力変換装置の好適な実施形態について、図面を参照して詳細に説明する。
【００１８】
図１は、本発明に係わる半導体電力変換装置の一実施形態を示す回路構成図である。同図において、本実施形態の半導体電力変換装置１は、ハイブリッド型車両のインバータに適用されるものである。半導体電力変換装置１は、上アーム２及び下アーム３を具備している。
【００１９】
上アーム２は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）４と、このＩＧＢＴ４のコレクタとエミッタとの間に逆並列に接続されたフリーホイールダイオード５と、ＩＧＢＴ４をＯＦＦ駆動するゲート駆動回路６と、ＩＧＢＴ４をＯＮ駆動するゲート駆動回路７とを備えている。
【００２０】
ゲート駆動回路６は、ＩＧＢＴ４のゲートに並列に接続されたゲート抵抗８ａ〜８ｄと、これらのゲート抵抗８ａ〜８ｄとそれぞれ接続されたスイッチ素子９ａ〜９ｄとを有している。ゲート抵抗８ａ〜８ｄの抵抗値をそれぞれＲ１〜Ｒ４とすると、抵抗値Ｒ１〜Ｒ４の関係は、以下の通りである。
Ｒ２＝２×Ｒ１
Ｒ３＝４×Ｒ１
Ｒ４＝８×Ｒ１
【００２１】
ゲート駆動回路７は、ＩＧＢＴ４のゲートに並列に接続されたゲート抵抗１０ａ〜１０ｄと、これらのゲート抵抗１０ａ〜１０ｄとそれぞれ接続されたスイッチ素子１１ａ〜１１ｄとを有している。ゲート抵抗１０ａ〜１０ｄの抵抗値をそれぞれＲ５〜Ｒ８とすると、抵抗値Ｒ５〜Ｒ８の関係は、以下の通りである。
Ｒ６＝２×Ｒ５
Ｒ７＝４×Ｒ５
Ｒ８＝８×Ｒ５
【００２２】
また、上アーム２は、コレクタ電圧検知回路１２と、コンパレータ１３と、カウンタ１４と、抵抗選択回路１５と、カウンタ１６と、抵抗選択回路１７とを備えている。カウンタ１４，１６は、いずれも４ビットカウンタである。
【００２３】
コレクタ電圧検知回路１２は、ＩＧＢＴ４のコレクタと接続され、ＩＧＢＴ４がＯＮからＯＦＦに切り換わる時のＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧（図２の部分Ｓ１参照）を検出する。このとき、コレクタ電圧検知回路１２は、上アーム駆動信号に応じてＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧をピークホールドする（図２の破線Ｐ１参照）。
【００２４】
コンパレータ１３は、コレクタ電圧検知回路１２により検出されたＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧と基準電圧Ｖ１との大小を判定（比較）し、２値化する。このとき、コンパレータ１３は、クロックＣＫ１を用いて、サージ電圧と基準電圧Ｖ１との大小判定をラッチする（図２参照）。
【００２５】
カウンタ１４は、コンパレータ１３の出力データ（比較結果）に応じてカウンタ値をカウントアップまたはカウントダウンさせる。具体的には、カウンタ１４は、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも小さいときは、クロックＣＫ３の立ち上がりタイミングでカウンタ値を１だけカウントアップさせ、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも大きいときは、クロックＣＫ３の立ち上がりタイミングでカウンタ値を１だけカウントダウンさせる（図２参照）。
【００２６】
抵抗選択回路１５は、２入力型のＡＮＤ回路１８ａ〜１８ｄからなっている。ＡＮＤ回路１８ａ〜１８ｄの一方の入力端子には上アーム駆動信号がそれぞれ入力され、ＡＮＤ回路１８ａ〜１８ｄの他方の入力端子は、カウンタ１４の４つの出力端子とそれぞれ接続されている。ＡＮＤ回路１８ａ〜１８ｄの出力端子は、スイッチ素子９ａ〜９ｄのゲートとそれぞれ接続されている。なお、ＡＮＤ回路１８ｄは、カウンタ１４のＬＳＢ出力端子と接続され、ＡＮＤ回路１８ａは、カウンタ１４のＭＳＢ出力端子と接続されている。
【００２７】
抵抗選択回路１５は、カウンタ１４のカウンタ値に応じてスイッチ素子９ａ〜９ｄをＯＮ／ＯＦＦすることで、ＩＧＢＴ４をＯＦＦ駆動するためのゲート抵抗８ａ〜８ｄを選択する。
【００２８】
カウンタ１６は、フォトカプラ３８（後述）の出力信号に応じてカウンタ値をカウントアップまたはカウントダウンさせる。カウンタ１６の具体的な動作については、後で詳述する。
【００２９】
抵抗選択回路１７は、２入力型のＯＲ回路１９ａ〜１９ｄ及びＮＯＴ回路２０ａ〜２０ｄからなっている。ＯＲ回路１９ａ〜１９ｄの一方の入力端子には上アーム駆動信号がそれぞれ入力され、ＯＲ回路１９ａ〜１９ｄの他方の入力端子は、ＮＯＴ回路２０ａ〜２０ｄを介してカウンタ１６の４つの出力端子と接続されている。ＯＲ回路１９ａ〜１９ｄの出力端子は、スイッチ素子１１ａ〜１１ｄのゲートと接続されている。なお、ＯＲ回路１９ｄは、カウンタ１６のＬＳＢ出力端子と接続され、ＯＲ回路１９ａは、カウンタ１６のＭＳＢ出力端子と接続されている。
【００３０】
抵抗選択回路１７は、カウンタ１６のカウンタ値に応じてスイッチ素子１１ａ〜１１ｄをＯＮ／ＯＦＦすることで、ＩＧＢＴ４をＯＮ駆動するためのゲート抵抗１０ａ〜１０ｄを選択する。
【００３１】
下アーム３は、ＩＧＢＴ２１と、このＩＧＢＴ２１のコレクタとエミッタとの間に逆並列に接続されたフリーホイールダイオード２２と、ＩＧＢＴ２１をＯＦＦ駆動するゲート駆動回路２３と、ＩＧＢＴ２１をＯＮ駆動するゲート駆動回路２４とを備えている。ＩＧＢＴ２１のコレクタは、上記のＩＧＢＴ４のエミッタと接続されている。
【００３２】
ゲート駆動回路２３は、ＩＧＢＴ２１のゲートに並列に接続されたゲート抵抗２５ａ〜２５ｄと、これらのゲート抵抗２５ａ〜２５ｄとそれぞれ接続されたスイッチ素子２６ａ〜２６ｄとを有している。ゲート抵抗２５ａ〜２５ｄの抵抗値をそれぞれＲ１１〜Ｒ１４とすると、抵抗値Ｒ１１〜Ｒ１４の関係は、以下の通りである。
Ｒ１２＝２×Ｒ１１
Ｒ１３＝４×Ｒ１１
Ｒ１４＝８×Ｒ１１
【００３３】
ゲート駆動回路２４は、ＩＧＢＴ２１のゲートに並列に接続されたゲート抵抗２７ａ〜２７ｄと、これらのゲート抵抗２７ａ〜２７ｄとそれぞれ接続されたスイッチ素子２８ａ〜２８ｄとを有している。ゲート抵抗２７ａ〜２７ｄの抵抗値をそれぞれＲ１５〜Ｒ１８とすると、抵抗値Ｒ１５〜Ｒ１８の関係は、以下の通りである。
Ｒ１６＝２×Ｒ１５
Ｒ１７＝４×Ｒ１５
Ｒ１８＝８×Ｒ１５
【００３４】
また、下アーム３は、コレクタ電圧検知回路２９と、コンパレータ３０と、カウンタ３１と、抵抗選択回路３２と、カウンタ３３と、抵抗選択回路３４とを備えている。カウンタ３１，３３は、いずれも４ビットカウンタである。
【００３５】
コレクタ電圧検知回路２９は、ＩＧＢＴ２１のコレクタと接続され、ＩＧＢＴ２１がＯＮからＯＦＦに切り換わる時のＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧（図２の部分Ｓ２参照）を検出する。このとき、コレクタ電圧検知回路２９は、下アーム駆動信号に応じてＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧をピークホールドする（図２の破線Ｐ２参照）。
【００３６】
コンパレータ３０は、コレクタ電圧検知回路２９により検出されたＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧と基準電圧Ｖ２との大小を判定（比較）し、２値化する。このとき、コンパレータ３０は、クロックＣＫ２を用いて、サージ電圧と基準電圧Ｖ２との大小判定をラッチする（図２参照）。
【００３７】
カウンタ３１は、コンパレータ３０の出力信号（比較結果）に応じてカウンタ値をカウントアップまたはカウントダウンさせる。具体的には、カウンタ３１は、ＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ２よりも小さいときは、クロックＣＫ４の立ち上がりタイミングでカウンタ値を１だけカウントアップさせ、ＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ２よりも大きいときは、クロックＣＫ４の立ち上がりタイミングでカウンタ値を１だけカウントダウンさせる（図２参照）。
【００３８】
抵抗選択回路３２は、２入力型のＡＮＤ回路３５ａ〜３５ｄからなっている。ＡＮＤ回路３５ａ〜３５ｄの一方の入力端子には下アーム駆動信号がそれぞれ入力され、ＡＮＤ回路３５ａ〜３５ｄの他方の入力端子は、カウンタ３１の４つの出力端子とそれぞれ接続されている。ＡＮＤ回路３５ａ〜３５ｄの出力端子は、スイッチ素子２６ａ〜２６ｄのゲートとそれぞれ接続されている。なお、ＡＮＤ回路３５ｄは、カウンタ３１のＬＳＢ出力端子と接続され、ＡＮＤ回路３５ａは、カウンタ３１のＭＳＢ出力端子と接続されている。
【００３９】
抵抗選択回路３２は、カウンタ３１のカウンタ値に応じてスイッチ素子２６ａ〜２６ｄをＯＮ／ＯＦＦすることで、ＩＧＢＴ２１をＯＮ駆動するためのゲート抵抗２５ａ〜２５ｄを選択する。
【００４０】
カウンタ３３は、フォトカプラ４１（後述）の出力信号に応じてカウンタ値をカウントアップまたはカウントダウンさせる。カウンタ３３の具体的な動作については、後で詳述する。
【００４１】
抵抗選択回路３４は、２入力型のＯＲ回路３６ａ〜３６ｄ及びＮＯＴ回路３７ａ〜３７ｄからなっている。ＯＲ回路３６ａ〜３６ｄの一方の入力端子には下アーム駆動信号がそれぞれ入力され、ＯＲ回路３６ａ〜３６ｄの他方の入力端子は、ＮＯＴ回路３７ａ〜３７ｄを介してカウンタ３３の４つの出力端子とそれぞれ接続されている。ＯＲ回路３６ａ〜３６ｄの出力端子は、スイッチ素子２８ａ〜２８ｄのゲートとそれぞれ接続されている。なお、ＯＲ回路３６ｄは、カウンタ３３のＬＳＢ出力端子と接続され、ＯＲ回路３６ａは、カウンタ３３のＭＳＢ出力端子と接続されている。
【００４２】
抵抗選択回路３４は、カウンタ３３のカウンタ値に応じてスイッチ素子２８ａ〜２８ｄをＯＮ／ＯＦＦすることで、ＩＧＢＴ２１をＯＮ駆動するためのゲート抵抗２７ａ〜２７ｄを選択する。
【００４３】
また、上アーム２は、フォトカプラ３８を更に備えている。フォトカプラ３８は、入力側の発光ダイオード３９と出力側のフォトトランジスタ４０とを有している。発光ダイオード３９は、下アーム３のコンパレータ３０の出力端子と接続されている。フォトトランジスタ４０のコレクタは、カウンタ１６の入力端子と接続されている。これにより、コンパレータ３０の出力信号がフォトカプラ３８を介してカウンタ１６に入力されることとなる。
【００４４】
カウンタ１６は、ＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ２よりも小さいときは、クロックＣＫ４の立ち上がりタイミングでカウンタ値を１だけカウントアップさせ、ＩＧＢＴ２１のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ２よりも大きいときは、クロックＣＫ４の立ち上がりタイミングでカウンタ値を１だけカウントダウンさせる（図２参照）。
【００４５】
また、下アーム３は、フォトカプラ４１を更に備えている。フォトカプラ４１は、入力側の発光ダイオード４２と出力側のフォトトランジスタ４３とを有している。発光ダイオード４２は、上アーム２のコンパレータ１３の出力端子と接続されている。フォトトランジスタ４３のコレクタは、カウンタ３３の入力端子と接続されている。これにより、コンパレータ１３の出力信号がフォトカプラ４１を介してカウンタ３３に入力されることとなる。
【００４６】
カウンタ３３は、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも小さいときは、クロックＣＫ３の立ち上がりタイミングでカウンタ値を１だけカウントアップさせ、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも大きいときは、クロックＣＫ３の立ち上がりタイミングでカウンタ値を１だけカウントダウンさせる（図２参照）。
【００４７】
以上のように構成した半導体電力変換装置１において、ＩＧＢＴ４のエミッタ（ＩＧＢＴ２１のコレクタ）は、図示しないモータ等の負荷と接続されている。下アーム３のＩＧＢＴ２１に電流が流れるときは、上アーム２のフリーホイールダイオード５に電流が流れ、上アーム２のＩＧＢＴ４に電流が流れるときは、下アーム３のフリーホイールダイオード２２に電流が流れる。
【００４８】
図２のタイミングチャートは、下アーム３のＩＧＢＴ２１に電流が流れ、上アーム２のフリーホイールダイオード５に電流が流れる状態を示している。なお、図２では、Ｌ（ロー）状態がＯＮ、Ｈ（ハイ）状態がＯＦＦを表している。以下、上アーム２を例にとって半導体電力変換装置１の動作を説明する。
【００４９】
コンパレータ１３によってＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも小さい（図３（ａ）参照）と判定されたときは、カウンタ１４のカウンタ値がカウントアップする。すると、ゲート抵抗８ａ〜８ｄの中から当該カウンタ値に応じたゲート抵抗がリアルタイムで選択され、ＩＧＢＴ４に対するゲート駆動抵抗値が小さくなる。その結果、ＩＧＢＴ４がＯＮからＯＦＦに切り換わる時の駆動速度が速くなり、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が上がるようになる（図３（ｂ）参照）。
【００５０】
一方、コンパレータ１３によってＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１よりも大きいと判定されたときは、カウンタ１４のカウンタ値がカウントダウンする。すると、ゲート抵抗８ａ〜８ｄの中から当該カウンタ値に応じたゲート抵抗がリアルタイムで選択され、ＩＧＢＴ４に対するゲート駆動抵抗値が大きくなる。その結果、ＩＧＢＴ４がＯＮからＯＦＦに切り換わる時の駆動速度が遅くなり、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が下がるようになる。
【００５１】
このとき、ゲート抵抗８ａ〜８ｄは上述した関係をもつような抵抗値Ｒ１〜Ｒ４に設定されているため、カウンタ１４のカウンタ値がカウントアップする毎に、ゲート駆動抵抗値は等しい値ずつ減少し、カウンタ１４のカウンタ値がカウントダウンする毎に、ゲート駆動抵抗値は等しい値ずつ増加する。
【００５２】
そして、最終的にはカウンタ１４のカウンタ値のカウントアップ及びカウントダウンが交互に繰り返され、ＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧が基準電圧Ｖ１を中心とした狭い範囲内で安定化するようになる。
【００５３】
ところで、ＩＧＢＴに電流が流れている状態では、ＩＧＢＴがＯＮからＯＦＦに切り換わる時のＩＧＢＴのエミッタ−コレクタ間のサージ電圧は、図２に示すように、そのＩＧＢＴがＯＮからＯＦＦに切り換わる時の駆動速度に依存する。つまり、図３に示すように、ＩＧＢＴがＯＮからＯＦＦに切り換わる時の駆動速度が速くなる程、ＩＧＢＴのエミッタ−コレクタ間のサージ電圧が高くなる。
【００５４】
一方、ＩＧＢＴではなくフリーホイールダイオードに電流が流れている状態では、ＩＧＢＴがＯＮからＯＦＦに切り換わる時のＩＧＢＴのエミッタ−コレクタ間のサージ電圧は、図２に示すように、他アームのＩＧＢＴがＯＦＦからＯＮに切り換わる時の駆動速度に依存する。
【００５５】
つまり、ＩＧＢＴがＯＮからＯＦＦに切り換わる時の駆動速度は、自アームにおけるＩＧＢＴのエミッタ−コレクタ間のサージ電圧に影響を与え、ＩＧＢＴがＯＦＦからＯＮに切り換わる時の駆動速度は、他アームにおけるＩＧＢＴのエミッタ−コレクタ間のサージ電圧に影響を与える。このため、ＩＧＢＴがＯＮからＯＦＦに切り換わる時のゲート駆動抵抗値は、自アームにおけるＩＧＢＴのエミッタ−コレクタ間のサージ電圧で定められ、ＩＧＢＴがＯＦＦからＯＮに切り換わる時のゲート駆動抵抗値は、他アームにおけるＩＧＢＴのエミッタ−コレクタ間のサージ電圧で定められる。
【００５６】
従って、上アーム２に設けられたコンパレータ１３の出力信号（比較結果）を、フォトカプラ４１を介して下アーム３のカウンタ３３に伝達し、下アーム３に設けられたコンパレータ３０の出力信号（比較結果）を、フォトカプラ４０を介して上アーム２のカウンタ１６に伝達するようにしている。
【００５７】
以上において、コレクタ電圧検知回路１２は、第１トランジスタ素子４がＯＮからＯＦＦに切り換わる時の第１トランジスタ素子４のエミッタ−コレクタ間のサージ電圧を検出する第１サージ電圧検出手段を構成する。コンパレータ１３は、第１サージ電圧検出手段により検出されたサージ電圧と第１所定電圧Ｖ１との大小を比較する第１比較手段を構成する。カウンタ１４、抵抗選択回路１５及びスイッチ素子９ａ〜９ｄは、第１比較手段による比較結果に基づいて、複数の第１ゲート抵抗８ａ〜８ｄの中から第１トランジスタ素子４をＯＮからＯＦＦに切り換えるための第１ゲート抵抗を選択して第１トランジスタ素子４のゲート駆動抵抗値を決定する第１駆動抵抗値決定手段を構成する。コレクタ電圧検知回路２９は、第２トランジスタ素子２１がＯＮからＯＦＦに切り換わる時の第２トランジスタ素子２１のエミッタ−コレクタ間のサージ電圧を検出する第２サージ電圧検出手段を構成する。コンパレータ３０は、第２サージ電圧検出手段により検出されたサージ電圧と第２所定電圧Ｖ２との大小を比較する第２比較手段を構成する。カウンタ３１、抵抗選択回路３２及びスイッチ素子２６ａ〜２６ｄは、第２比較手段による比較結果に基づいて、複数の第２ゲート抵抗２５ａ〜２５ｄの中から第２トランジスタ素子２１をＯＮからＯＦＦに切り換えるための第２ゲート抵抗を選択して第２トランジスタ素子２１のゲート駆動抵抗値を決定する第２駆動抵抗値決定手段を構成する。フォトカプラ４１は、第２比較手段による比較結果を上アーム２側に伝える第１信号伝達手段を構成する。カウンタ１６、抵抗選択回路１７及びスイッチ素子１１ａ〜１１ｄは、第１信号伝達手段により伝えられた第２比較手段による比較結果に基づいて、複数の第１ゲート抵抗１０ａ〜１０ｄの中から第１トランジスタ素子４をＯＦＦからＯＮに切り換えるための第１ゲート抵抗を選択して第１トランジスタ素子４のゲート駆動抵抗値を決定する第３駆動抵抗値決定手段を構成する。フォトカプラ３８は、第１比較手段による比較結果を下アーム３側に伝える第２信号伝達手段を構成する。カウンタ３３、抵抗選択回路３４及びスイッチ素子２８ａ〜２８ｄは、第２信号伝達手段により伝えられた第１比較手段による比較結果に基づいて、複数の第２ゲート抵抗２７ａ〜２７ｄの中から第２トランジスタ素子２１をＯＦＦからＯＮに切り換えるための第２ゲート抵抗を選択して第２トランジスタ素子２１のゲート駆動抵抗値を決定する第４駆動抵抗値決定手段を構成する。
【００５８】
以上のように本実施形態にあっては、コレクタ電圧検知回路１２によりＩＧＢＴ４がＯＮからＯＦＦに切り換わる時のＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧を検出し、コンパレータ１３により当該検出値と基準電圧Ｖ１との大小を比較し、その比較結果に応じてカウンタ１４のカウンタ値をカウントアップまたはカウントダウンさせ、得られたカウンタ値に応じてＩＧＢＴ４をＯＮからＯＦＦに切り換えるためのゲート抵抗８ａ〜８ｄをリアルタイムで選択する。これにより、ＩＧＢＴ４をＯＦＦ駆動するためのゲート駆動抵抗値が常に最適化されるようになり、結果的にＩＧＢＴ４のエミッタ−コレクタ間のサージ電圧を適切な範囲に確実に収束させることができる。下アーム３のＩＧＢＴ２１をＯＦＦ駆動する場合についても同様である。
【００５９】
その結果、ＩＧＢＴ４，２１のエミッタ−コレクタ間のサージ電圧が高すぎることによるＩＧＢＴ４，２１の破壊を防止することが可能となる。また、ＩＧＢＴ４，２１のＯＦＦ駆動時の速度低下による発熱量の増大を抑制することが可能となる。
【００６０】
また、コンパレータ３０の比較結果をフォトカプラ３８によりカウンタ１６に伝達し、その比較結果に応じてカウンタ１６のカウンタ値をカウントアップまたはカウントダウンさせ、得られたカウンタ値に応じてＩＧＢＴ４をＯＦＦからＯＮに切り換えるためのゲート抵抗１０ａ〜１０ｄを選択する。これにより、ＩＧＢＴ４をＯＮ駆動するためのゲート駆動抵抗値も常に最適化されるようになる。下アーム３のＩＧＢＴ２１をＯＮ駆動する場合についても同様である。
【００６１】
なお、本発明は、上記実施形態に限定されるものではない。例えば上記実施形態では、カウンタ１４，１６，３１，３３を４ビットカウンタとしたが、使用するカウンタとしては、他のビット数のものでも良い。
【００６２】
また、上記実施形態では、カウンタ１４，１６，３１，３３のカウンタ値が１ずつカウントアップまたはカウントダウンする毎にゲート駆動抵抗値が等しい値で変化するものとしたが、カウントアップまたはカウントダウンする毎のゲート駆動抵抗値の変化量としては、特に等しい値でなくても良い。
【００６３】
さらに、上記実施形態では、上アーム２と下アーム３との間でコンパレータの比較結果をフォトカプラにより伝達するようにしたが、特にその態様には限られず、ＩＧＢＴをＯＦＦからＯＮに切り換える時のゲート駆動抵抗値を、自アームにおけるＩＧＢＴのエミッタ−コレクタ間のサージ電圧により決定する構成としても良い。
【符号の説明】
【００６４】
１…半導体電力変換装置、２…上アーム、３…下アーム、４…ＩＧＢＴ（トランジスタ素子、第１トランジスタ素子）、８ａ〜８ｄ…ゲート抵抗（第１ゲート抵抗）、９ａ〜９ｄ…スイッチ素子（駆動抵抗値決定手段、第１駆動抵抗値決定手段）、１０ａ〜１０ｄ…ゲート抵抗（第１ゲート抵抗）、１１ａ〜１１ｄ…スイッチ素子（駆動抵抗値決定手段、第３駆動抵抗値決定手段）、１２…コレクタ電圧検知回路（サージ電圧検出手段、第１サージ電圧検出手段）、１３…コンパレータ（比較手段、第１比較手段）、１４…カウンタ（駆動抵抗値決定手段、第１カウンタ、第１駆動抵抗値決定手段）、１５…抵抗選択回路（駆動抵抗値決定手段、第１駆動抵抗値決定手段）、１６…カウンタ（駆動抵抗値決定手段、第３カウンタ、第３駆動抵抗値決定手段）、１７…抵抗選択回路（駆動抵抗値決定手段、第３駆動抵抗値決定手段）、２１…ＩＧＢＴ（トランジスタ素子、第２トランジスタ素子）、２５ａ〜２５ｄ…ゲート抵抗（第２ゲート抵抗）、２６ａ〜２６ｄ…スイッチ素子（駆動抵抗値決定手段、第２駆動抵抗値決定手段）、２７ａ〜２７ｄ…ゲート抵抗（第２ゲート抵抗）、２８ａ〜２８ｄ…スイッチ素子（駆動抵抗値決定手段、第４駆動抵抗値決定手段）、２９…コレクタ電圧検知回路（サージ電圧検出手段、第２サージ電圧検出手段）、３０…コンパレータ（比較手段、第２比較手段）、３１…カウンタ（駆動抵抗値決定手段、第２カウンタ、第２駆動抵抗値決定手段）、３２…抵抗選択回路（駆動抵抗値決定手段、第２駆動抵抗値決定手段）、３３…カウンタ（駆動抵抗値決定手段、第４カウンタ、第４駆動抵抗値決定手段）、３４…抵抗選択回路（駆動抵抗値決定手段、第４駆動抵抗値決定手段）、３８…フォトカプラ（第２信号伝達手段）、４３…フォトカプラ（第１信号伝達手段）。
【図１】
2011172446.tif 000003
【図２】
2011172446.tif 000004
【図３】
2011172446.tif 000005