(57)【要約】【課題】画素転送用クロックφ１，φ２と、リセットパルスＲＳと、クランプパルスＣＰとの周波数を、それぞれｆφ１，ｆφ２；ｆＲＳ，ｆＣＰとするとき、ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係とすることで、高速読出しを実現しかつ出力電圧ＶＳの読出し期間を長くできるようにしたサンプリング装置において、高解像に誤差を低減する。【解決手段】クランプパルスＣＰの出力後における画素転送用クロックφ１，φ２で略１周期半の期間の内、前半略１周期に出力される隣接２画素の内の１画素目の出力電圧ＶＳ１だけでなく、従来は破棄されていた後半略半周期の期間に出力される２画素目の出力電圧ＶＳ２も読出す。したがって、ｆφ１＝ｆφ２＝ｆＲＳの場合と同様に、隣接２画素共の読出しを行い、高解像度での読出しを行うことができる。また、ＣＰの周期を隣接２画素に１回として、信号変換誤差（基準電圧Ｖ０のずれ）を低減することができる。【選択図】図２
2011015194.tif 000002
【特許請求の範囲】
【請求項１】
ＣＣＤに対して、各画素の出力電圧を転送させるための画素転送用クロックφ１を出力する工程と、
前記各画素を１画素毎にリセットするリセットパルスＲＳを出力する工程と、
前記出力電圧を基準電圧に固定するためのクランプパルスＣＰを出力する工程と、
前記クランプパルスＣＰに続いて、各ＣＣＤの出力電圧を読出してサンプリングを行う工程とを備え、
前記各信号パルスφ１，ＲＳ，ＣＰの周波数を、ｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とし、
前記サンプリング工程は、
前記クランプパルスＣＰの出力後に得られる前記画素転送用クロックφ１で、略１周期半の期間の内、前半略１周期の期間に出力される隣接２画素の内の１画素目の出力電圧をサンプリングする第１のサンプリング工程と、
後半略半周期の期間に出力される２画素目の出力電圧をサンプリングする第２のサンプリング工程とを含むことを特徴とするＣＣＤのサンプリング方法。
【請求項２】
ＣＣＤに対して、各画素の出力電圧を転送させるための画素転送用クロックφ１と、画素を１画素毎にリセットするリセットパルスＲＳと、前記出力電圧を基準電圧に固定するためのクランプパルスＣＰとを発生するタイミング発生回路と、
前記クランプパルスＣＰに続いて、前記各画素から出力される電圧をサンプリングするサンプリング回路とを備えて構成され、
前記各信号パルスφ１，ＲＳ，ＣＰの周波数を、ｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とし、
前記サンプリング回路は、
前記クランプパルスＣＰの出力後に得られる前記画素転送用クロックφ１で、略１周期半の期間の内、前半略１周期の期間に出力される隣接２画素の内の１画素目の出力電圧をサンプリングする第１のサンプリング回路と、
後半略半周期の期間に出力される２画素目の出力電圧をサンプリングする第２のサンプリング回路とを含むことを特徴とするＣＣＤのサンプリング装置。
【請求項３】
前記第１のサンプリング回路は、前記画素転送用クロックφ１で、隣接２画素の内の１画素目のデータ読出しエッジから、２画素目のデータ読出しエッジまでの期間に前記１画素目の出力電圧をサンプリングし、
前記第２のサンプリング回路は、前記画素転送用クロックφ１で、隣接２画素の内の２画素目のデータ読出しエッジ以降に前記２画素目の出力電圧をサンプリングすることを特徴とする請求項２記載のＣＣＤのサンプリング装置。
【請求項４】
前記第１のサンプリング回路または第２のサンプリング回路の一方を停止させることで、１／２解像のデータを得ることを特徴とする請求項２または３記載のＣＣＤのサンプリング装置。
【請求項５】
前記請求項２〜４のいずれか１項に記載のＣＣＤのサンプリング装置を用いることを特徴とする画像読取り装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合機、複写機、スキャナなどで用いられる画像読取り装置において、ＣＣＤセンサからの高速な出力信号をサンプリングするための方法および装置ならびにそれを用いる前記画像読取り装置に関し、特にサンプリングの際の誤差を低減する方法に関する。
【背景技術】
【０００２】
前記画像読取り装置に使われるＣＣＤ（電荷結合素子）センサは、画素転送用クロックφ１，φ２ならびに画素を１画素毎にリセットするリセットパルスＲＳおよび画素の出力電圧を基準電圧に固定するためのクランプパルスＣＰを用い、それらの信号パルスφ１，φ２；ＲＳ，ＣＰの互いの位相差を規定値に保つことで、画素信号を生成、すなわちＣＣＤの各画素をサンプリングするようになっている。これらの信号パルスφ１，φ２；ＲＳ，ＣＰには、ハイレベルまたはローレベルを保持する最低時間が予め定められており、１画素周期が短くなる高速読取装置程、前記位相差を保つことが難しくなる。
【０００３】
図３に、その様子を詳しく示す。期間Ｗ１が、１画素分のデータの転送期間である。この図３の例では、φ１，φ２の相互に逆相となる画素転送用クロックを用い、その画素転送用クロックφ１，φ２のタイミングで、先ずリセットパルスＲＳでその画素をリセットし、続くクランプパルスＣＰで画素の出力電圧を基準電圧に固定した後、画素の出力電圧（蓄積電荷の電圧変換値）の読出し期間となる。これによって、出力信号ＯＳには、リセットノイズＲＮが現れ、続いてクランプノイズＣＮが現れ、基準電圧Ｖ０に静定した後、ビデオ信号ＶＳが現れ、ＶＳ−Ｖ０が、前記画像読取り装置で読出すべきビデオ信号レベルとなる。
【０００４】
そして、前記リセット信号ＲＳは１画素毎に出力信号ＯＳをリセットするタイミングを、クランプ信号ＣＰはリセット後の信号を基準電圧Ｖ０にクランプするタイミングを、画素転送用クロックφ１はＣＣＤ出力信号ＯＳの出力タイミングを決めるのに使われる。そして、前述のようにパルス信号ＲＳ，ＣＰについては、１画素の周期Ｗ１に拘わらず、ハイレベルに保つべき時間ＷＲ，ＷＣの最低値が決まっている。したがって、１画素周期Ｗ１が短くなる高速読取りの場合、ＣＣＤ出力期間ＷＳが短くなる方向に向かう。
【０００５】
たとえば、ＷＲ＝ＷＣ＝１５ｎｓｅｃに保つ必要がある場合、信号パルスＲＳ，ＣＰの間隔をＷ２、信号パルスＣＰから出力信号ＯＳの出力タイミングまでの間隔をＷ３とし、Ｗ１＝１００ｎｓｅｃ、Ｗ２＝Ｗ３＝１０ｎｓｅｃであるとすると、ビデオ信号ＶＳの出力期間ＷＳは、
ＷＳ＝Ｗ１−（ＷＲ＋Ｗ２＋ＷＣ＋Ｗ３）
＝１００−（１５＋１０＋１５＋１０）＝５０ｎｓｅｃ
となる。
【０００６】
しかしながら、前記高速読取りで１周期Ｗ１が７０ｎｓｅｃになった場合、自由度がある間隔Ｗ２，Ｗ３を、たとえば５ｎｓｅｃに縮めた場合でも、
ＷＳ＝７０−（１５＋５＋１５＋５）＝３０ｎｓｅｃ
と短くなる。
【０００７】
したがって、後段の（前記画像読取り装置における入力段の）アナログ／デジタル変換器でのサンプリング時間として２０ｎｓｅｃ必要であるとすると、マージンは１０ｎｓｅｃしかなくなり、クロックジッタや波形なまり等に対する耐性が低くなるという問題がある。
【０００８】
そこで、このような問題を解決するために、前記クランプパルスＣＰを、１画素毎に供給するのではなく、１ラインに１回だけにするラインクランプ方式が知られている。図４に、その様子を詳しく示す。しかしながら、このラインクランプ方式では、クランプパルスＣＰは、最初の画素のデータ読出し前に出力されるだけであり、この図４では省略している。したがって、図３と比較して、高速読取りを行っても、クランプパルスＣＰパルスが不要な分だけ、ビデオ信号ＶＳの出力期間ＷＳは確保される。すなわち、前記ＷＣ＋Ｗ３の期間を削減することができる。
【０００９】
しかしながら、クランプで基準電圧Ｖ０に戻される期間は、１ラインに１回なので、図３の画素クランプの場合と比較して、誤差は増加することになる。たとえば、１画素周期Ｗ１が１００ｎｓｅｃの場合には、その１００ｎｓｅｃ毎にクランプされるが、１ライン周期が１ｍｓｅｃの場合のラインクランプでは、クランプ周期が１ｍｓｅｃと、１万倍の違いが生ずる。したがって、このラインクランプ方式では、基準電圧Ｖ０をサンプリングしてから、１ラインの後半側の画素になる程、サンプリングデータ（ＶＳ−Ｖ０）に誤差が生じるという問題がある。
【００１０】
一方、前記信号パルスφ１，φ２；ＲＳ，ＣＰの周波数を、ｆφ１，ｆφ２；ｆＲＳ，ｆＣＰとするとき、ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係にすることで、ＣＣＤセンサが本来持つ光学解像度（たとえば６００ｄｐｉ）より低い解像度（たとえば３００ｄｐｉ）にして信号を読み出す方法が、特許文献１などで知られている。この方法は、読取り解像度は低下するが、前記ビデオ信号ＶＳの出力期間ＷＳが確保できるので、前記画素転送用クロックφ１，φ２を速くして、高速読出しを行うようにしても、サンプリング時間を確保し易いという利点がある。
【００１１】
図５に、前記図３および図４を６００ｄｐｉの読取り時とした場合の３００ｄｐｉ読取り時のタイミングを、同じスケールで示す。この図５で、前述の図３および図４と同じ信号の参照符号については、同じ符号で示す。この図５から明らかなように、前記ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係に保たれているので、ビデオ信号ＶＳの出力期間ＷＳが、前記画素転送用クロックφ１，φ２の１周期分長く確保できることが理解される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−７０２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、図５の従来技術では、アナログ／デジタル変換して得られるデータ量は、当然、６００ｄｐｉの場合と比較して半分となってしまい、画像品質面では劣ることになる。
【００１４】
本発明の目的は、高解像と、高速なサンプリングと、誤差の低減とを並立させることができるＣＣＤのサンプリング方法および装置ならびにそれを用いる画像読取り装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明のＣＣＤのサンプリング方法は、ＣＣＤに対して、各画素の出力電圧（画素蓄積電荷の電圧変換値）を転送させるための画素転送用クロックφ１を出力する工程と、前記各画素を１画素毎にリセットするリセットパルスＲＳを出力する工程と、前記出力電圧を基準電圧に固定するためのクランプパルスＣＰを出力する工程と、前記クランプパルスＣＰに続いて、各ＣＣＤの出力電圧を読出してサンプリングを行う工程とを備え、前記各信号パルスφ１，ＲＳ，ＣＰの周波数を、ｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とし、前記サンプリング工程は、前記クランプパルスＣＰの出力後に得られる前記画素転送用クロックφ１で、略１周期半の期間の内、前半略１周期の期間に出力される隣接２画素の内の１画素目の出力電圧をサンプリングする第１のサンプリング工程と、後半略半周期の期間に出力される２画素目の出力電圧をサンプリングする第２のサンプリング工程とを含むことを特徴とするＣＣＤのサンプリング方法。
【００１６】
また、本発明のＣＣＤのサンプリング装置は、ＣＣＤに対して、各画素の出力電圧（画素蓄積電荷の電圧変換値）を転送させるための画素転送用クロックφ１と、画素を１画素毎にリセットするリセットパルスＲＳと、前記出力電圧を基準電圧に固定するためのクランプパルスＣＰとを発生するタイミング発生回路と、前記クランプパルスＣＰに続いて、前記各画素から出力される電圧をサンプリングするサンプリング回路とを備えて構成され、前記各信号パルスφ１，ＲＳ，ＣＰの周波数を、ｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とし、前記サンプリング回路は、前記クランプパルスＣＰの出力後に得られる前記画素転送用クロックφ１で、略１周期半の期間の内、前半略１周期の期間に出力される隣接２画素の内の１画素目の出力電圧をサンプリングする第１のサンプリング回路と、後半略半周期の期間に出力される２画素目の出力電圧をサンプリングする第２のサンプリング回路とを含むことを特徴とする。
【００１７】
上記の構成によれば、タイミング発生回路が、各画素の出力電圧（画素蓄積電荷の電圧変換値）を転送させるための画素転送用クロックφ１と、画素を１画素毎にリセットするリセットパルスＲＳと、前記出力電圧を基準電圧に固定するためのクランプパルスＣＰとを発生し、サンプリング回路が、前記クランプパルスＣＰに続いてＣＣＤの各画素から出力される電圧をサンプリングしてゆくＣＣＤのサンプリング方法および装置において、前記の各信号パルスφ１，ＲＳ，ＣＰの周波数を、ｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とする場合に、サンプリング回路を２つ設ける。
【００１８】
すなわち、先ず、前記の各信号パルスφ１，ＲＳ，ＣＰの周波数を前記の関係にする場合、従来では、解像度は低下するものの、前記ＣＣＤの２画素に１画素の出力電圧を間引いて読出すことで、前記画素転送用クロックφ１を速くする高速読出しを実現し、かつその高速読出しに対しても、出力電圧の読出し期間を長くできるようにする。これに対して、本発明では、前記の各信号パルスφ１，ＲＳ，ＣＰの周波数が前記の関係にある場合、前記クランプパルスＣＰの出力後は、前記出力電圧の読出し用として、前記画素転送用クロックφ１で、略１周期半の期間が確保できるので、前記２つのサンプリング回路で、前半略１周期に出力される隣接２画素の内の１画素目の出力電圧だけでなく、従来は破棄されていた後半略半周期の期間に出力される２画素目の出力電圧も読出す。詳しくは、第１のサンプリング回路は、前記画素転送用クロックφ１で、隣接２画素の内の１画素目のデータ読出しエッジから、２画素目のデータ読出しエッジまでの期間に前記１画素目の出力電圧をサンプリングし、第２のサンプリング回路は、前記画素転送用クロックφ１で、隣接２画素の内の２画素目のデータ読出しエッジ以降に前記２画素目の出力電圧をサンプリングする。
【００１９】
したがって、高速に読出しにあたって、画素転送用クロックφ１を速くしても、出力電圧の読出し期間を長くすることで、後段のアナログ／デジタル変換器などでの取込み誤差を低減することができるとともに、その後段構成にマージンを持たせることができる。また、ｆφ１＝ｆＲＳの場合と同様に、隣接２画素共の読出しを行い、高解像度での読出しを行うことができる。さらにまた、前記クランプパルスＣＰの周期を隣接２画素に１回とするので、ラインクランプのように該クランプパルスＣＰの周期が無闇に長くならず、信号変換誤差（前記基準電圧のずれ）を低減することができる。こうして、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる。
【００２０】
さらにまた、本発明のＣＣＤのサンプリング装置は、前記第１のサンプリング回路または第２のサンプリング回路の一方を停止させることで、１／２解像のデータを得ることを特徴とする。
【００２１】
上記の構成によれば、前記画素転送用クロックφ１を停止するなどして、前記第１のサンプリング回路または第２のサンプリング回路の一方を停止させることで、ＣＣＤが本来持つ光学解像度（たとえば６００ｄｐｉ）の１／２の解像度（たとえば３００ｄｐｉ）のデータを得ることができる。
【００２２】
また、本発明の画像読取り装置は、前記のＣＣＤのサンプリング装置を用いることを特徴とする。
【００２３】
上記の構成によれば、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる画像読取り装置を実現することができる。
【発明の効果】
【００２４】
本発明のＣＣＤのサンプリング方法および装置は、以上のように、画素転送用クロックφ１と、リセットパルスＲＳと、クランプパルスＣＰとの周波数を、それぞれｆφ１，ｆＲＳ，ｆＣＰとするとき、ｆφ１＝２・ｆＲＳ＝２・ｆＣＰの関係とすることで、高速読出しを実現し、かつその高速読出しに対しても、出力電圧の読出し期間を長くできるようにするとともに、２つのサンプリング回路を用いて、前記クランプパルスＣＰの出力後における前記画素転送用クロックφ１で略１周期半の期間の内、前半略１周期に出力される隣接２画素の内の１画素目の出力電圧だけでなく、従来は破棄されていた後半略半周期の期間に出力される２画素目の出力電圧も読出す。
【００２５】
それゆえ、高速に読出しにあたって、画素転送用クロックφ１を速くしても、出力電圧の読出し期間を長くすることで、後段のアナログ／デジタル変換器などでの取込み誤差を低減することができるとともに、その後段構成にマージンを持たせることができる。また、ｆφ１＝ｆＲＳの場合と同様に、隣接２画素共の読出しを行い、高解像度での読出しを行うことができる。さらにまた、前記クランプパルスＣＰの周期を隣接２画素に１回とするので、ラインクランプのように該クランプパルスＣＰの周期が無闇に長くならず、信号変換誤差（前記基準電圧のずれ）を低減することができる。こうして、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる。
【００２６】
また、本発明の画像読取り装置は、以上のように、前記のＣＣＤのサンプリング装置を用いる。
【００２７】
それゆえ、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる画像読取り装置を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の一形態に係るサンプリング装置のブロック図である。
【図２】前記サンプリング装置の動作を説明するための波形図である。
【図３】典型的な従来技術のサンプリング装置の動作を説明するための波形図である。
【図４】他の従来技術のサンプリング装置の動作を説明するための波形図である。
【図５】さらに他の従来技術のサンプリング装置の動作を説明するための波形図である。
【発明を実施するための形態】
【００２９】
図１は、本発明の実施の一形態に係るサンプリング装置１のブロック図である。このサンプリング装置１は、複合機、複写機、スキャナなどで用いられる画像読取り装置に用いられ、ＣＣＤラインイメージセンサ２からの高速な出力信号をサンプリングし、画像処理装置３へ出力するために用いられる。画像処理装置３はＡＳＩＣなどから成り、サンプリング装置１でサンプリングされた信号に基づいて画像データを作成し、適宜印字などに適した画像処理を行う。
【００３０】
前記サンプリング装置１は、タイミング発生回路１０と、サンプリング回路１１，１２とを備えて構成される。タイミング発生回路１０は、前記ＣＣＤラインイメージセンサ２における各画素の出力電圧（画素蓄積電荷の電圧変換値）を転送させるための画素転送用クロックφ１と、その反転信号である画素転送用クロックφ２と、画素を１画素毎にリセットするリセットパルスＲＳと、前記出力電圧を基準電圧に固定するためのクランプパルスＣＰとを発生する。そして注目すべきは、本発明では、前記各信号パルスφ１，φ２；ＲＳ，ＣＰの周波数を、ｆφ１，ｆφ２；ｆＲＳ，ｆＣＰとするとき、ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係に設定されていることである。すなわち、前記画素転送用クロックφ１，φ２の２パルスに１回、リセットパルスＲＳとクランプパルスＣＰとを発生することで、前記画素転送用クロックφ１，φ２が、たとえば６００ｄｐｉの速度であるときに、３００ｄｐｉでの読出しを行う場合の周波数に設定されている。
【００３１】
一方、また注目すべきは、前記の各信号パルスφ１，φ２；ＲＳ，ＣＰに応答して、前記ＣＣＤラインイメージセンサ２における各画素の出力電圧（画素蓄積電荷の電圧変換値）をサンプリングする回路が、参照符号１１，１２で示すように、２つ並列で設けられていることである。前記各サンプリング回路１１，１２には、アナログ／デジタル変換器１３，１４がそれぞれ設けられており、前記ＣＣＤラインイメージセンサ２の各画素の出力電圧を、前記タイミング発生回路１０からのサンプリングパルスに応答して、後述するタイミングにデジタルデータに変換して読出し、前記画像処理装置３へ出力する。
【００３２】
図２は、上述のように構成されるサンプリング装置１の動作を説明するための波形図である。この図２は、上述のように、画素転送用クロックφ１，φ２が６００ｄｐｉの速度であるときに、３００ｄｐｉで読出しを行う場合と等価であるので、前述の図５の波形に類似しており、同じパラメータには同一の参照符号を付して示す。したがって、１画素分のデータの転送期間Ｗ１において、画素転送用クロックφ１，φ２に同期して、先ずリセットパルスＲＳでリセットされて前記ＣＣＤラインイメージセンサ２の出力信号ＯＳにはリセットノイズＲＮが現れ、続いてクランプパルスＣＰによるノイズＣＮが現れ、前記クランプパルスＣＰによる基準電圧Ｖ０に静定した後、ビデオ信号ＶＳが現れる。そして、ＶＳ−Ｖ０が、本画像読取り装置１で読出すべきビデオ信号レベルとなる。以上の構成は、図５と同一である。
【００３３】
こうして出力されるＣＣＤラインイメージセンサ２の出力信号ＯＳに対して、従来の前記３００ｄｐｉでの読出し時には、前記タイミング発生回路１０からのサンプリングパルスによって、参照符号ＡＤ１で示すタイミングで前記基準電圧Ｖ０がサンプリングされ、参照符号ＡＤ２で示すタイミングで、隣接２画素の内の１画素目の出力電圧をサンプリングすることで、前記３００ｄｐｉでの読出しが行われる。これに対して、注目すべきは、本発明では、前記タイミングＡＤ１では、２つのサンプリング回路１１，１２のアナログ／デジタル変換器１３，１４で共に基準電圧Ｖ０がサンプリングされ、タイミングＡＤ２では第１のサンプリング回路１１のアナログ／デジタル変換器１３で前記隣接２画素の内の１画素目の出力電圧ＶＳ１がサンプリングされ、さらにタイミングＡＤ３で第２のサンプリング回路１２のアナログ／デジタル変換器１４で前記隣接２画素の内の２画素目の出力電圧ＶＳ２がサンプリングされることである。
【００３４】
すなわち、前記の各信号パルスφ１，φ２；ＲＳ，ＣＰの周波数を前記の関係にする場合、従来では、解像度は低下するものの、前記ＣＣＤの２画素に１画素の出力電圧ＶＳ２を間引いて読出すことで、前記画素転送用クロックφ１，φ２を速くする高速読出しを実現し、かつその高速読出しに対しても、出力電圧ＯＳの読出し期間を長くできるようにするだけであったのを、本発明は、前記の各信号パルスφ１，φ２；ＲＳ，ＣＰの周波数が前記の関係にある場合、前記クランプパルスＣＰの出力後は、前記出力電圧ＶＳ１，ＶＳ２の読出し用として、前記画素転送用クロックφ１，φ２で、略１周期半の期間が確保できるので、前記２つのサンプリング回路１１，１２で、前半略１周期に出力される隣接２画素の内の１画素目の出力電圧ＶＳ１だけでなく、従来は破棄されていた後半略半周期の期間に出力される２画素目の出力電圧ＶＳ２も読出すようにしたものである。詳しくは、第１のサンプリング回路１１は、前記画素転送用クロックφ１，φ２で、隣接２画素の内の１画素目のデータ読出しエッジＥ１から、２画素目のデータ読出しエッジＥ２までの期間に前記１画素目の出力電圧ＶＳ１をサンプリングし、第２のサンプリング回路１２は、前記画素転送用クロックφ１，φ２で、隣接２画素の内の２画素目のデータ読出しエッジＥ２以降に前記２画素目の出力電圧ＶＳ２をサンプリングする。
【００３５】
したがって、高速に読出しにあたって、画素転送用クロックφ１，φ２を速くしても、出力電圧ＶＳ１，ＶＳ２の読出し期間を長くすることで、後段のアナログ／デジタル変換器１３，１４での取込み誤差を低減することができるとともに、その後段構成にマージンを持たせることができる。また、ｆφ１＝ｆφ２＝ｆＲＳの場合と同様に、隣接２画素共の読出しを行い、高解像度での読出しを行うことができる。さらにまた、前記クランプパルスＣＰの周期を隣接２画素に１回とするので、ラインクランプのように該クランプパルスＣＰの周期が無闇に長くならず、信号変換誤差（前記基準電圧Ｖ０のずれ）を低減することができる。こうして、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる。
【００３６】
また、このようなサンプリング装置１を画像読取り装置に用いることで、高解像と、高速なサンプリングと、誤差の低減とを同時に満足させることができる画像読取り装置を実現することができる。
【００３７】
なお、タイミング発生回路１０から前記サンプリング回路１１，１２に入力される前記画素転送用クロックφ１，φ２を停止し、該サンプリング回路１１，１２の一方を停止させることで、ＣＣＤ２が本来持つ光学解像度（たとえば６００ｄｐｉ）の１／２の解像度（たとえば３００ｄｐｉ）のデータを得ることができる。
【符号の説明】
【００３８】
１    サンプリング装置
２    ＣＣＤラインイメージセンサ
３    画像処理装置
１０    タイミング発生回路
１１，１２    サンプリング回路
１３，１４    アナログ／デジタル変換器
【図１】
2011015194.tif 000003
【図２】
2011015194.tif 000004
【図３】
2011015194.tif 000005
【図４】
2011015194.tif 000006
【図５】
2011015194.tif 000007