(57)【要約】【課題】  半導体装置のチップスケールパッケージの製造において、パッケージングコストを効果的に削減する。【解決手段】  チップスケールパッケージ２０は、チップ２２、貫通開口２１１を有する絶縁基板２１、第１の金属層２３、第２の金属層２４、および絶縁層２５を備える。第１の金属層２３は絶縁基板２１の第１の面２１２および貫通開口２１１の第１の開口部２１１１上に設けられ；絶縁層２５は絶縁基板２１の第２の面２１３を被覆するとともに貫通開口２１１の第２の開口部２１１１を囲むように設けられ；第２の金属層２３は絶縁層２５および第２の開口部２１１１上に設けられ；チップ２２は貫通開口２１１内に設けられるとともに、第１の電極２２１と、第２の電極２２２とを備え；第１の電極２２１は第１の金属層２３に電気的に接続され、第２の電極２２２は第２の金属層２４に電気的に接続されている。【選択図】      図２
2011176263.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のチップスケールパッケージであって、
第１の面と、第２の面と、前記第１の面および前記第２の面を貫通する貫通開口とを有し、前記貫通開口が第１の開口部と、第２の開口部とを有する絶縁基板と、
前記絶縁基板の前記第１の面および前記貫通開口の前記第１の開口部上に設けられている第１の金属層と、
第１の電極と、第２の電極とを備え、前記貫通開口内に設けられており、前記第１の電極が前記第１の金属層に電気的に接続されているチップと、
前記絶縁基板の前記第２の面を被覆するとともに、前記貫通開口の前記第２の開口部上を囲むように設けられている絶縁層と、
前記絶縁層および前記第２の開口部上に設けられるとともに、前記第２の電極に電気的に接続されている第２の金属層と、を具備したことを特徴とする半導体装置のチップスケールパッケージ。
【請求項２】
少なくとも二つの導電部と、少なくとも二つの端部電極とをさらに備えており、前記二つの導電部および前記二つの端部電極は前記絶縁基板における対向する両側辺に順に積層されるとともに、各々が前記第１の金属層および前記第２の金属層に電気的に接続されていることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項３】
前記第１の電極と前記第１の金属層との中間に設けられている導電性接着剤をさらに備えたことを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項４】
前記導電性接着剤が銀ペーストであることを特徴とする請求項３に記載の半導体装置のチップスケールパッケージ。
【請求項５】
前記絶縁基板の材質が、ＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項６】
前記第１の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項７】
前記第２の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項８】
前記絶縁層の材質が、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）または高分子重合体（ｐｏｌｙｍｅｒ）であることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項９】
前記絶縁層が前記貫通開口内に充填されていることを特徴とする請求項１に記載の半導体装置のチップスケールパッケージ。
【請求項１０】
前記導電部の材質が銀または銅であることを特徴とする請求項２に記載の半導体装置のチップスケールパッケージ。
【請求項１１】
前記端部電極の材質がニッケル−スズ合金であることを特徴とする請求項２に記載の半導体装置のチップスケールパッケージ。
【請求項１２】
半導体装置のチップスケールパッケージの製造方法であって、
第１の開口部と第２の開口部とを有する貫通開口を備えた第１の面および第２の面を有する絶縁基板と、第１の電極と第２の電極とを有するチップと、を提供する工程と、
前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に第１の金属層を形成する工程と、
前記チップを前記貫通開口内に配置するとともに、前記第１の電極を前記第１の金属層に電気的に接続する工程と、
絶縁層で前記絶縁基板の第２の面を被覆する工程と、
前記絶縁層および前記第２の開口部上に第２の金属層を形成するとともに、前記第２の金属層を前記第２の電極に電気的に接続する工程と、
を含むことを特徴とする半導体装置のチップスケールパッケージの製造方法。
【請求項１３】
前記第２の電極が露出するまで前記絶縁層の上層部分を除去する工程をさらに含むことを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１４】
前記絶縁層を除去する工程に、ラッピング（Ｌａｐｐｉｎｇ）、ドライエッチング（Ｄｒｙ Ｅｔｃｈｉｎｇ）またはウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）の工程を採用することを特徴とする請求項１３に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１５】
前記絶縁基板における対向する両側辺に導電部および端部電極を順にそれぞれ形成する工程をさらに含み、このうち前記両側辺に配置されている前記二つの端部電極は前記第１の金属層および前記第２の金属層にそれぞれ電気的に接続されていることを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１６】
前記導電部が、銀または銅を浸着させる工程により形成されることを特徴とする請求項１５に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１７】
前記端部電極が、ニッケルまたはスズをめっきする工程により形成されることを特徴とする請求項１５に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１８】
前記第１の金属層上に導電性接着剤を塗布して前記第１の電極を接合する工程をさらに含むことを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項１９】
前記導電性接着剤が銀ペーストであることを特徴とする請求項１８に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項２０】
前記絶縁基板の材質が、ＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）であることを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項２１】
前記第１の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項２２】
前記第２の金属層の材質が、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）であることを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項２３】
前記絶縁層の材質が、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）または高分子重合体（ｐｏｌｙｍｅｒ）であることを特徴とする請求項１６に記載の半導体装置のチップスケールパッケージの製造方法。
【請求項２４】
前記絶縁層が前記貫通開口内に充填されていることを特徴とする請求項１２に記載の半導体装置のチップスケールパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のチップスケールパッケージおよびその製造方法であって、特にパッケージがチップのサイズに近い半導体装置のパッケージおよびその製造方法に関する。
【背景技術】
【０００２】
半導体装置パッケージは、一般的にチップを合成樹脂材料またはセラミック材料中に個別に封止したものであり、これは通常、単体パッケージと呼ばれている。パッケージは一般的に支持体で支持し、チップを保護するとともに放熱効果を高め、しかもチップの電力および信号の入出力をシステム化するものを提供するものである。
【０００３】
パッケージ技術のアドバンテージの有無における重要な指標としては、チップ面積とパッケージ面積との比率が１に近づくほど良いとされるものがある。以下は常用される数種類のチップパッケージ技術である（１）メモリチップの最初のパッケージングはデュアル・インライン・パッケージ、つまりＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）が採用される。ＤＩＰパッケージのサイズはチップよりもかなり大きくなってしまうことが多く、パッケージ効率は低く、有効実装面積が大きくなってしまう。（２）薄型・小型パッケージ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ；ＴＳＯＰ）技術。これはチップを封止した周囲からピンを引き出すものであり、ＴＳＯＰは表面実装技術でＰＣＢ上に配線を施すものに適用され、高周波応用に適合し、操作しやすく、信頼性が高い。（３）ボール・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ；ＢＧＡ）パッケージ。これはノート型パソコンのメモリなど大規模集積回路のパッケージングに最も広く応用されている。ＢＧＡパッケージ技術は消費電力が大きいものの、チップの電気・熱性能の信頼性を改善する以外に、Ｉ／Ｏピンの数が増加したときに、ピンのピッチを変更することなく、製品歩留まりを改善するとともに、メモリの厚みおよび重量を減らし、信号送信遅延を小さくして、周波数を大幅に向上できるという長所を備えている。（４）チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＳＰ）。チップ面積とパッケージ面積との比率を１：１．５にまで低下させることができ、ＢＧＡパッケージと比べても、同じ空間でＣＳＰパッケージのメモリ製品は小型で、大容量、そして放熱効果はさらに優れており、ＣＳＰの電気的特性および信頼性は大幅に高まり、システムはより安定することから、ＤＲＡＭといった多くの製品にとって最も優れたメモリパッケージ技術である。
【０００４】
図１は従来の半導体装置パッケージの断面概略図である。半導体装置パッケージ１０は基板１１と、チップ１２と、複数本の金属リード線１３と、封止用樹脂体１４とを備えている。前記チップ１２は接着剤１５により前記基板１１の表面に固定されており、また前記複数本の金属リード線１３を介して前記基板１１における複数のボンディングパッド１１２にそれぞれ電気的に接続されている。前記基板１１の絶縁層１１１内には複数の導電体１１４があるため、前記複数のボンディングパッド１１２は前記複数の導電体１１４を介して基板１１最下部における複数のコンタクト１１３に電気的に接続されている。また前記複数のコンタクト１１３はソルダボール（図示しない）に接合されることで、ＢＧＡパッケージ構成体を形成している。前記チップ１２および前記複数本の金属リード線１３が損傷しないように、前記封止用樹脂体１４は外部からの影響から隔離すべく、前記チップ１２および複数本の金属リード線１３を被覆している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記従来の半導体装置のパッケージではダイ・ボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）、ワイヤ・ボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）およびモールディング（ｍｏｌｄｉｎｇ）などの煩雑な製造工程がないと完成しないうえ、リードフレームまたは回路基板といった基板を使用しないとチップを搭載できないため、パッケージングコストを効果的に削減することができないことから、上記した従来技術の半導体装置のパッケージ技術をさらに改善する必要があった。
【課題を解決するための手段】
【０００６】
本発明は製造工程が簡単な半導体装置のチップスケールパッケージおよびその製造方法を提供するものである。
【０００７】
つまり、本発明は、チップと、貫通開口を有する絶縁基板と、第１の金属層と、第２の金属層と、絶縁層とを備えた半導体装置のチップスケールパッケージを開示している。前記第１の金属層は前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に設けられている。前記絶縁層は前記絶縁基板の第２の面を被覆するとともに前記貫通開口の第２の開口部を囲むように設けられている。前記第２の金属層は前記絶縁層および前記第２の開口部上に設けられている。前記チップは前記貫通開口内に設けられるとともに、第１の電極と、第２の電極とを備えている。前記第１の電極は前記第１の金属層に電気的に接続されており、また前記第２の電極は前記第２の金属層に電気的に接続されている。
【０００８】
本発明における一実施例では、少なくとも二つの導電部と、少なくとも二つの端部電極とをさらに備えており、前記二つの導電部および前記二つの端部電極は前記絶縁基板における対向する両側辺に順に積層されるとともに、各々が前記第１の金属層および前記第２の金属層に電気的に接続されている。
【０００９】
本発明では、半導体装置のチップスケールパッケージの製造方法をさらに開示しており、貫通開口を有する絶縁基板と、第１の電極と第２の電極とを有するチップとを準備する工程と、前記絶縁基板の第１の面および前記貫通開口の第１の開口部上に第１の金属層を形成する工程と、前記チップを前記貫通開口内に配置するとともに、前記第１の電極を前記第１の金属層に電気的に接続する工程と、絶縁層で前記絶縁基板の第２の面を被覆する工程と、前記絶縁層および前記第２の開口部上に第２の金属層を形成するとともに、前記第２の電極を前記第２の金属層に電気的に接続する工程と、を含む。
【００１０】
本発明における一実施例では、前記絶縁基板の対向する両側辺には導電部および端部電極が順にそれぞれ形成されており、このうち前記両側辺に配置されている前記二つの端部電極は前記第１の金属層および前記第２の金属層にそれぞれ電気的に接続されている。
【００１１】
上記にて本発明の技術的特徴および長所を概略的に説明することで、下記における本発明の詳細な説明ではより詳しく理解される。本発明の特許請求の標的を構成するその他技術的特徴および長所は下記に記載する。本発明の技術分野の当業者であれば、下記に開示する概念および特定の実施例を基礎として容易に修正、またはその他構造もしくは製造工程を設計することで、本発明と同じ目的を達成することができることを理解するはずである。本発明の技術分野の当業者であれば、これら等価の構成は別紙の特許請求の範囲にて提示する本発明の技術的思想および範囲から離れることはないということも理解できるはずである。
【発明の効果】
【００１２】
本発明によれば、貫通開口を有する絶縁基板を支持体とするとともに、チップを前記貫通開口内に埋設するとともに前記絶縁基板上の回路層に直接実装するので、材料コストを削減できるだけでなく、製造工程を簡素化して、歩留まりを改善し、製造コスト面での競争力を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】従来の半導体装置パッケージの断面概略図
【図２】本発明の一実施例における半導体装置のチップスケールパッケージの断面概略図
【図３Ａ】本発明の一実施例における半導体装置のチップスケールパッケージの製造工程の流れを示す最初の概略図
【図３Ｂ】図３Ａに続く概略図
【図３Ｃ】図３Ｂに続く概略図
【図３Ｄ】図３Ｃに続く概略図
【図３Ｅ】図３Ｄに続く概略図
【発明を実施するための形態】
【００１４】
図２は本発明の一実施例における半導体装置のチップスケールパッケージの断面概略図である。半導体装置のチップスケールパッケージ２０はチップ２２と、貫通開口２１１を有する絶縁基板２１と、第１の金属層２３と、第２の金属層２４と、絶縁層２５とを備えている。前記第１の金属層２３は前記絶縁基板２１の第１の面２１２および前記貫通開口２１１の第１の開口部２１１１上に設けられている。前記絶縁層２５は前記絶縁基板２１の第２の面２１３を被覆するとともに前記貫通開口２１１の第２の開口部２１１２を囲むように設けられている。前記第２の金属層２４は前記絶縁層２５および前記第２の開口部２１１２上に設けられている。前記チップ２２は前記貫通開口２１１内に設けられるとともに、第１の電極２２１と、第２の電極２２２とを備えている。前記第１の電極２２１は前記第１の金属層２３に電気的に接続されており、また前記第２の電極２２２は前記第２の金属層２４に電気的に接続されている。
【００１５】
表面実装工程に応用可能とするために、前記半導体装置のチップスケールパッケージ２０は少なくとも二つの導電部２６と、少なくとも二つの端部電極２７とをさらに備えており、前記二つの導電部２６および前記二つの端部電極２７は前記絶縁基板２１における対向する両側辺に順に積層されるとともに、各々が前記第１の金属層２３および前記第２の金属層２４に電気的に接続されている。
【００１６】
前記第１の電極２２１、前記第１の金属層２３、前記左側導電部２６および前記左側端部電極２７で導電経路を形成し、また第２の電極２２２、前記第２の金属層２４、前記右側導電部２６および前記右側端部電極２７で他方の導電経路を形成する。前記左側端部電極２７および前記右側端部電極２７はハンダ付けにより他方の回路基板（図示しない）に電気的に接続されるので、前記半導体装置のチップスケールパッケージ２０内の前記チップ２２は前記外部の回路基板と電気信号を送受信することになる。
【００１７】
前記絶縁基板２１の材質はＦＲ−４基板、酸化アルミニウムセラミックス（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス（Ｇｌａｓｓ）または石英（Ｑｕａｒｔｚ）とすることができる。前記第１の金属層２３および前記第２の金属層２４の材質は銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）または白金（Ｐｔ）とすることができる。前記絶縁層２５の材質はポリイミド（ｐｏｌｙｉｍｉｄｅ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ）またはその他適合する高分子重合体（ｐｏｌｙｍｅｒ）とすることができる。
【００１８】
図３Ａないし３Ｅは本発明の一実施例における半導体装置のチップスケールパッケージの製造工程の流れの概略図である。図３Ａに示すように、貫通開口２１１を有する絶縁基板２１を準備するとともに、前記絶縁基板２１の第１の面２１２および前記貫通開口２１１の第１の開口部２１１１上に第１の金属層２３を形成する。図３Ｂに示すように、チップ２２は前記貫通開口２１１の第２の開口部２１１２から前記貫通開口２１１内に配置されており、また前記チップ２２は第１の電極２２１と、第２の電極２２２とを備えており、前記第１の電極２２１はさらに前記第１の金属層２３に電気的に接続されている。例えば銀ペーストといった導電性接着剤（図示しない）を前記貫通開口２１１の第２の開口部２１１２から前記第１の金属層２３の表面に塗布した後、前記チップ２２の第１の電極２２１を前記導電性接着剤で前記第１の金属層２３に接合するとともに、互いに電気的に接続する。
【００１９】
図３Ｃに示すように、絶縁層２５’で前記絶縁基板２１の第２の面２１３および前記貫通開口２１１の第２の開口部２１１２を被覆した後、前記第２の電極２２２が露出するまで前記絶縁層２５’の上層部分を除去する。前記絶縁層２５’を除去する工程にはラッピング（Ｌａｐｐｉｎｇ）、ドライエッチング（Ｄｒｙ Ｅｔｃｈｉｎｇ）またはウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）を採用することができるものであり、その目的は前記第２の電極２２２を前記絶縁層２５’から露出させるところにある。前記絶縁層２５’は前記貫通開口２１１内に充填しても良い。
【００２０】
図３Ｄに示すように、薄くなった前記絶縁層２５および前記第２の開口部２１１２上に第２の金属層２４を形成するとともに、前記第２の電極２２２を前記第２の金属層２４に電気的に接続する。図３Ｅに示すように、さらに前記絶縁基板の対向する両側辺に、例えば銀または銅を浸着させて導電部２６を形成する。さらに前記導電部２６上に、例えばニッケルまたはスズをめっきしてニッケル−スズ合金層を形成するように端部電極２７を形成する。
【００２１】
本発明の技術内容および技術的特長はすでに上記したとおりであるが、当業者であれば本発明の教示および開示に基づいて、本発明の技術的思想に反しない種々の置換および付加を行うことはできる。したがって、本発明の保護範囲は実施例に開示するものに限定されることなく、本発明に反しない各種置換および付加を含むうえ、それは別紙の特許請求の範囲に含まれるはずである。
【符号の説明】
【００２２】
１０  半導体装置パッケージ
１１  基板
１２  チップ
１３  金属リード線
１４  封止用樹脂体
１５  接着剤
１１１  絶縁層
１１２  ボンディングパッド
１１３  コンタクト
１１４  導電体
２０  半導体装置のチップスケールパッケージ
２１  絶縁基板
２２  チップ
２３  第１の金属層
２４  第２の金属層
２５  絶縁層
２５’  絶縁層
２６  導電部
２７  端部電極
２１１  貫通開口
２１１１  第１の開口部
２１１２  第２の開口部
２１２  第１の面
２１３  第２の面
２２１  第１の電極
２２２  第２の電極
【図１】
2011176263.tif 000003
【図２】
2011176263.tif 000004
【図３Ａ】
2011176263.tif 000005
【図３Ｂ】
2011176263.tif 000006
【図３Ｃ】
2011176263.tif 000007
【図３Ｄ】
2011176263.tif 000008
【図３Ｅ】
2011176263.tif 000009