(57)【要約】【課題】パック電池における二次電池保護用の放電禁止用ＦＥＴの不本意な破壊を防ぐ。【解決手段】二次電池の充放電路に該二次電池側から外部接続端子に向けて順に直列に介挿された二次電池保護用の充電禁止用ＦＥＴおよび放電禁止用ＦＥＴを備えたパック電池において、前記二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で前記放電禁止用ＦＥＴを導通させるに際し、前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで、前記充電禁止用ＦＥＴを導通させた際に用いた所定の駆動電圧を前記放電禁止用ＦＥＴのゲートに印加する。【選択図】図１
2011097767.tif 000002
【特許請求の範囲】
【請求項１】
二次電池と、この二次電池の充放電路に該二次電池側から外部接続端子に向けて順に直列に介挿された充電禁止用ＦＥＴおよび放電禁止用ＦＥＴと、前記二次電池の端子電圧および充放電電流をそれぞれ検出する検出手段と、この検出手段により検出された前記二次電池の端子電圧および／または充放電電流に応じて前記充電禁止用ＦＥＴまたは放電禁止用ＦＥＴを遮断して該二次電池を保護する制御部とを具備し、
前記制御部は、前記二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で前記放電禁止用ＦＥＴを導通させるに際し、前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで、前記充電禁止用ＦＥＴを導通させた際に用いた所定の駆動電圧を前記放電禁止用ＦＥＴのゲートに印加することを特徴とするパック電池。
【請求項２】
前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで該放電禁止用ＦＥＴのゲートに印加される電圧は、前記充電禁止用ＦＥＴの導通時に該充電禁止用ＦＥＴのゲートに印加されている駆動電圧により充電されるコンデンサを用いて保持した電圧である請求項１に記載のパック電池。
【請求項３】
二次電池と、この二次電池の充放電路に該二次電池側からから外部接続端子に向けて順に直列に介挿された充電禁止用ＦＥＴおよび放電禁止用ＦＥＴと、前記二次電池の端子電圧および充放電電流をそれぞれ検出する検出手段と、この検出手段により検出された前記二次電池の端子電圧および／または充放電電流に応じて前記充電禁止用ＦＥＴまたは放電禁止用ＦＥＴを遮断して該二次電池を保護する制御部とを具備し、
前記制御部は、前記二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で前記放電禁止用ＦＥＴを導通させるに際し、前記充電禁止用ＦＥＴのゲートに所定の駆動電圧を印加して該充電禁止用ＦＥＴを導通させた後、前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで、前記充電禁止用ＦＥＴのゲートに印加されている駆動電圧を前記放電禁止用ＦＥＴのゲートに印加することを特徴とするパック電池。
【請求項４】
前記充電禁止用ＦＥＴおよび放電禁止用ＦＥＴは、前記二次電池のプラス側充放電路に直列に介挿されたｎチャネル型ＦＥＴであって、
前記充電禁止用ＦＥＴのゲートに印加する駆動電圧は、前記制御部からの充電許可信号を受けて前記二次電池のプラス側端子電圧を昇圧する充電側昇圧回路により生成され、
前記放電禁止用ＦＥＴのゲートに印加する駆動電圧は、前記制御部からの放電許可信号を受けてプラス側充放電路の外部接続端子に加わる電圧を昇圧する放電側昇圧回路により生成されるものである請求項１または３に記載のパック電池。
【請求項５】
前記閾値電圧は、前記二次電池の過放電禁止電圧程度の電圧として設定されるものである請求項１または３に記載のパック電池。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池とその充放電制御部とを備えたパック電池に関する。
【背景技術】
【０００２】
パーソナルコンピュータ等の電子機器の電源として用いられるパック電池は、基本的には、例えば図６に示すように複数の電池セルを直並列に接続した二次電池１と、この二次電池の充放電路に直列に介挿されて該二次電池を過充電および過放電から保護するスイッチ素子としての充電禁止用ＦＥＴ２および放電禁止用ＦＥＴ３を備えて構成される。これらの充電禁止用ＦＥＴ２および放電禁止用ＦＥＴ３は、前記二次電池１の端子電圧または充放電電流に応じて、例えばマイクロプロセッサにより構成された充放電制御部４による制御の下で遮断（オフ）される（例えば特許文献１を参照）。
【０００３】
尚、図６において符号５は、前記充放電制御部４からの充電許可信号ＣＨＧを受けて前記充電禁止用ＦＥＴ２を導通させるに必要な駆動電圧を生成する充電側昇圧回路を示している。また図６において符号６は、前記充放電制御部４からの放電許可信号ＤＳＧを受けて前記放電禁止用ＦＥＴ２を導通させるに必要な駆動電圧を生成する放電側昇圧回路を示している。これらの各昇圧回路５,６は、例えば前記二次電池１の端子電圧Ｖbatまたは外部接続端子に加わる電圧Ｖpackをスイッチングしてコンデンサ５ａ,６ａに順次印加することで、該コンデンサ５ａ,６ａに前記電圧Ｖbat,Ｖpackを昇圧した所定の駆動電圧を得るように構成される。
【０００４】
また前記充放電制御部４は、例えば前記二次電池１の端子電圧（セル電圧）を検出する電圧検出部４ａ、前記二次電池１の充放電電流を検出する電流検出部４ｂ、検出された充放電電流を積算して前記二次電池１の残容量を求める残容量演算部４ｃ、そして検出された前記二次電池１の端子電圧（セル電圧）および充放電電流に応じて前述した充電禁止用ＦＥＴ２および放電禁止用ＦＥＴ３を遮断（オフ）する制御部４ｄを備える。更にこの充放電制御部４は、例えば通信データ処理部４ｅの下で電子機器（図示せず）との間で充電制御信号等を通信する通信部４ｆや、制御情報等を記憶するメモリ４ｇを備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２４７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで前述した充電禁止用ＦＥＴ２および放電禁止用ＦＥＴ３は、該パック電池と電子機器との間の通信（ＳＣＬ,ＳＤＡ）が、二次電池１のマイナス側充放電路を基準電位（電子機器の接地電位）として行われることから、専ら、前記二次電池１のプラス側充放電路に直列に介挿される。また前記充放電制御部４の駆動電源を簡易に、且つ安定に確保するべく前記充電禁止用ＦＥＴ２を二次電池側に、また前記放電禁止用ＦＥＴ３を外部接続端子側に設け、各ＦＥＴ２,３の間の１箇所から前記充放電制御部４の駆動電源を得るようにしている。
【０００７】
しかしながら上述した如く二次電池１のプラス側充放電路に、二次電池１側から外部接続端子に向けて前記充電禁止用ＦＥＴ２と放電禁止用ＦＥＴ３を順に直列に介挿した構成であると次のような不具合がある。即ち、例えば二次電池１の充電電圧（端子電圧）が、その過放電禁止電圧程度の低い状態で該二次電池１の放電路を形成するべく前記放電禁止用ＦＥＴ３を導通（オン）させようとした場合、仮に外部接続端子が短絡していると前述した放電側昇圧回路６から前記放電禁止用ＦＥＴ３のゲートに十分な駆動電圧が加えられる前に該放電禁止用ＦＥＴ３を介して短絡電流が流れ、この短絡電流によって前記放電禁止用ＦＥＴ３が破壊される虞がある。すると異常電流（短絡電流）を検出して放電禁止用ＦＥＴ３を遮断（オフ）して二次電池１を保護することができなくなると言う不具合が生じる。
【０００８】
本発明はこのような事情を考慮してなされたもので、その目的は、上述した放電禁止用ＦＥＴの破壊を確実に防止し、二次電池に対する保護機能を正常に機能させることのできるパック電池を提供することにある。
【課題を解決するための手段】
【０００９】
上述した目的を達成するべく本発明に係るパック電池は、二次電池と、この二次電池の充放電路に該二次電池側から外部接続端子に向けて順に直列に介挿された充電禁止用ＦＥＴおよび放電禁止用ＦＥＴと、前記二次電池の端子電圧および充放電電流をそれぞれ検出する検出手段と、この検出手段により検出された前記二次電池の端子電圧および／または充放電電流に応じて前記充電禁止用ＦＥＴまたは放電禁止用ＦＥＴを遮断して該二次電池を保護する制御部とを具備したものであって、
特に前記制御部は、前記二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で前記放電禁止用ＦＥＴを導通させるに際し、前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで、前記充電禁止用ＦＥＴを導通させた際に用いた所定の駆動電圧を前記放電禁止用ＦＥＴのゲートに印加することを特徴としている。
【００１０】
ちなみに前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで該放電禁止用ＦＥＴのゲートに印加される電圧は、例えば前記充電禁止用ＦＥＴの導通時に該充電禁止用ＦＥＴのゲートに印加されている駆動電圧により充電されるコンデンサを用いて保持した電圧として与えられる。
【００１１】
また本発明に係るパック電池は、
前記制御部において前記二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で前記放電禁止用ＦＥＴを導通させるに際し、前記充電禁止用ＦＥＴのゲートに所定の駆動電圧を印加して該充電禁止用ＦＥＴを導通させた後、前記放電禁止用ＦＥＴを導通させるに必要な所定の駆動電圧が得られるまで、前記充電禁止用ＦＥＴのゲートに印加されている駆動電圧を前記放電禁止用ＦＥＴのゲートに印加することを特徴としている。
【００１２】
好ましくは前記充電禁止用ＦＥＴおよび放電禁止用ＦＥＴは、前記二次電池のプラス側充放電路に直列に介挿されたｎチャネル型ＦＥＴからなる。そして前記充電禁止用ＦＥＴのゲートに印加する駆動電圧は、前記制御部からの充電許可信号を受けて前記二次電池のプラス側端子電圧を昇圧する充電側昇圧回路により生成され、また前記放電禁止用ＦＥＴのゲートに印加する駆動電圧は、前記制御部からの放電許可信号を受けてプラス側充放電路の外部接続端子に加わる電圧を昇圧する放電側昇圧回路により生成される。
【００１３】
尚、前記閾値電圧は、例えば前記二次電池の過放電禁止電圧程度の電圧として設定される。具体的には前記二次電池１が公称３.７Ｖ／cellのリチウムイオン電池である場合には、前記閾値電圧は２.１〜３.３Ｖ／cell、望ましくは２.３〜３.０Ｖ／cellとして設定される。
【発明の効果】
【００１４】
上述した構成のパック電池によれば、二次電池の端子電圧が予め設定した閾値電圧よりも低い状態で放電禁止用ＦＥＴを導通させる際、放電側昇圧回路により生成される放電禁止用ＦＥＴの駆動電圧が十分に高くなるまでの間、充電禁止用ＦＥＴを導通させているゲート電圧（駆動電圧）を前記放電禁止用ＦＥＴのゲートに印加するので該放電禁止用ＦＥＴをいち早く導通（オン）させることができる。この結果、外部接続端子が短絡している場合には、異常な短絡電流を検出して前記放電禁止用ＦＥＴを速やかに遮断（オフ）することができる。
【００１５】
換言すれば放電禁止用ＦＥＴを速やかに導通（オン）させることができるので、従来のように放電禁止用ＦＥＴのゲートに十分な駆動電圧が印加されていない状態、つまり放電禁止用ＦＥＴが完全に導通（オン）または遮断（オフ）していない中途半端な状態が続くことを避けることができる。従って従来のように放電禁止用ＦＥＴを介して異常な短絡電流が流れることがないので、この短絡電流によって前記放電禁止用ＦＥＴが破壊されるような不具合を確実に防止することができる。
【００１６】
しかも放電禁止用ＦＥＴを導通（オン）させる為の前記放電側昇圧回路により生成される駆動電圧が十分に高くなるまでの間、充電禁止用ＦＥＴを導通させたゲート電圧（駆動電圧）を前記放電禁止用ＦＥＴのゲートに印加すると言う簡単な制御だけで、放電禁止用ＦＥＴの破壊を確実に防止することができる。従って放電禁止用ＦＥＴによる二次電池に対する保護機能を確実に発揮させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係るパック電池の概略構成図。
【図２】図１に示すパック電池での、二次電池の端子電圧が低い場合における放電禁止用ＦＥＴの導通（オン）制御を示すタイミング図。
【図３】図１に示すパック電池での、外部接続端子が短絡している場合における放電禁止用ＦＥＴの導通（オン）制御とその後の遮断（オフ）制御を示すタイミング図。
【図４】本発明により放電禁止用ＦＥＴのゲートに加えられ電圧の変化を従来例と対比して示す図。
【図５】本発明の別の実施形態に係るパック電池の概略構成図。
【図６】従来のパック電池の一例を示す概略構成図。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の一実施形態に係るパック電池について説明する。
図１は本発明の一実施形態に係るパック電池の概略構成図を示している。このパック電池における基本的な部分は、図６に示した従来のパック電池と略同様に構成されるが、後述するように二次電池１の充放電路に直列に介挿された放電禁止用ＦＥＴ３を導通（オン）する為に工夫された補助回路７を備え、前記充放電制御部４においては前記二次電池１の端子電圧が低いとき、上記補助回路７を介して前記放電禁止用ＦＥＴ３をいち早く導通（オン）することを特徴としている。
【００１９】
図１においては、図６に示した従来のパック電池と同じ構成要素には同じ符号を付して示している。二次電池１は、例えば複数個のリチウムイオン電池セル１ａを直並列に接続したものであり、この例では２個ずつ並列に接続したリチウムイオン電池セル１ａを、更に３段直列に接続して二次電池１が構成されている。尚、リチウムイオン電池セル１ａを直並列に接続する個数は、パック電池に、ひいては二次電池１に要求される電圧仕様および電流容量に応じて決定される。
【００２０】
パック電池における上記二次電池１の充放電路、特にプラス側の充放電路には該二次電池１から外部接続端子に向けて充電禁止用のスイッチ素子である充電禁止用ＦＥＴ２および放電禁止用のスイッチ素子である放電禁止用ＦＥＴ３が順に直列に介挿されている。また前記二次電池１のマイナス側の充放電路には、該二次電池１の充放電電流検出用のシャント抵抗Ｒsが直列に介挿されている。
【００２１】
前記各ＦＥＴ２,３は、ｎチャネル型のものからなり、そのゲートに所定の駆動電圧が印加されたときに導通（オン）する。より詳しくは、前記各ＦＥＴ２,３は、そのゲート・ソース間に所定の駆動電圧が印加されたときにソース・ドレイン間を導通（オン）させ、ゲート・ソース間に電圧が加えられていない状態ではソース・ドレイン間を遮断（オフ）してスイッチ動作する。
【００２２】
また上述した如く二次電池１のプラス側の充放電路における二次電池１側に充電禁止用ＦＥＴ２を直列に介挿し、また外部接続端子側に放電禁止用ＦＥＴ３を直列に介挿することで、特に図示しないが充放電制御部（マイクロプロセッサ）４に対する電源電圧を上記各ＦＥＴ２,３間の一点から簡易に、しかも安定に得るように設定されている。
【００２３】
ちなみに前記充電禁止用ＦＥＴ２と放電禁止用ＦＥＴ３とを逆に配列した場合には、前記充放電制御部（マイクロプロセッサ）４に対する電源電圧を二次電池１側および外部接続端子側の２点からそれぞれ得ることが必要となる。またこのとき、これらの２系統の電源ラインによって前記二次電池１に対する不本意な充放電路（電流パス）が形成されないように、適宜、上記各電源ラインにダイオードを介装することが必要となる。するとダイオードによる順方向降下電圧Ｖfが災いして前記充放電制御部４に対する電源電圧を安定に確保することが困難になる等の不具合が生じる。
【００２４】
ところで前記各ＦＥＴ２,３をそれぞれ導通させる為の駆動電圧は、例えばマイクロプロセッサ（ＭＰＵ）からなる充放電制御部４からの充電許可信号ＣＨＧおよび放電許可信号ＤＳＧをそれぞれ受けて動作する充電側昇圧回路（チャージポンプ）５および放電側昇圧回路（チャージポンプ）６により生成される。特に前記充電側昇圧回路５は、前記二次電池１の端子電圧Ｖbatを昇圧して前記充電禁止用ＦＥＴ２のゲートに印加する駆動電圧を生成し、また前記放電側昇圧回路６は、プラス側の外部接続端子に加わる電圧Ｖpackを昇圧して放電禁止用ＦＥＴ２のゲートに印加する駆動電圧を生成する。
【００２５】
これらの昇圧回路５,６について説明すると、前記充電側昇圧回路５は、例えば充電許可信号ＣＨＧが与えられたときに数十ｋＨzで発振動作する発振器５ｂと、この発振器５ｂの出力を受けてその出力電圧を前記二次電池１の端子電圧Ｖbatと回路接地電位との間で交互に反転させるバッファアンプ５ｃと、前記二次電池１（プラス側）と前記バッファアンプ５ｃの出力端との間にダイオード５ｄを順方向に介して接続されたコンデンサ５ａと、このコンデンサ５ａに蓄積された電荷である電圧を前記充電禁止用ＦＥＴ２のゲートに印加するダイオード５ｅを備えて構成される。
【００２６】
同様に前記放電側昇圧回路６は、例えば放電許可信号ＤＳＧが与えられたときに数十ｋＨzで発振動作する発振器６ｂと、この発振器６ｂの出力を受けてその出力電圧を前記外部接続端子に加わる電圧Ｖpackと回路接地電位との間で交互に反転させるバッファアンプ６ｃと、前記外部接続端子（プラス側）と前記バッファアンプ６ｃの出力端との間にダイオード６ｄを順方向に介して接続されたコンデンサ６ａと、このコンデンサ６ａに蓄積された電荷である電圧を前記放電禁止用ＦＥＴ３のゲートに印加するダイオード６ｅを備えて構成される。
【００２７】
これらの昇圧回路５,６は、前記バッファアンプ５ｃ,６ｃの出力電圧の変化に伴って前記ダイオード５ｄ,６ｄを介して前記コンデンサ５ａ,６ａに繰り返し蓄積される電荷を、前記ダイオード５ｅ,６ｅを介してＦＥＴ２,３のゲートに繰り返し出力することで、該ＦＥＴ２,３のゲート・ソース間に存在する寄生容量に蓄えられる電荷を逐次増大させ、これによって該ＦＥＴ２,３のゲート・ソース間に印加される電圧を高める役割を担う。
【００２８】
具体的には前記各昇圧回路５,６は、前記バッファアンプ５ｃ,６ｃの反転動作に伴って該バッファアンプ５ｃ,６ｃの出力電圧、詳しくは端子電圧Ｖbatと回路接地電位との差、または端子電圧Ｖpackと回路接地電位との差をコンデンサ５ａ,６ａに蓄えると共に、コンデンサ５ａ,６ａに蓄えた電圧をダイオード５ｅ,６ｅを介してＦＥＴ２,３のゲートに繰り返し出力することで、前記ＦＥＴ２,３のソース・ゲート間の寄生容量（コンデンサ）と協働して該ＦＥＴ２,３のゲートに印加する電圧を逐次高める役割を担う。尚、前記ＦＥＴ２,３のソース・ゲート間における寄生容量を利用することに代えて、ダイオード５ｅ,６ｅの出力端（カソード側）にポンプ用のコンデンサを設けておくことも可能である。
【００２９】
このような昇圧回路５,６の電圧ポンピング作用により、前記端子電圧Ｖbat,Ｖpackが低い場合でも、これを昇圧して前記ＦＥＴ２,３を導通（オン）させるに必要な駆動電圧が生成される。従って端子電圧Ｖbat,Ｖpackが低い場合、一般的には前記ＦＥＴ２,３を導通させるに必要な駆動電圧を得るまでに、或る程度の長い時間を要することになる。
尚、前記ダイオード５ｄ,５ｅ間、およびダイオード６ｄ,６ｅ間にそれぞれ並列接続されたスイッチ５ｆ,６ｆは、前記ＦＥＴ２,３のゲート・ソース間を強制的に短絡して該ＦＥＴ２,３を遮断（オフ）させる為のものである。これらのスイッチ５ｆ,６ｆは、後述するように、例えば二次電池１の異常な充放電電流が検出されたとき等に導通（オン）される。
【００３０】
ここで本発明に係るパック電池が備える前述した補助回路７について説明する。この補助回路７は、充放電制御部４の制御を受けて駆動されて前記充電禁止用ＦＥＴ２の導通（オン）時に該ＦＥＴ２のゲートに加えられている駆動電圧を保持し、前記放電禁止用ＦＥＴ３を導通（オン）させる際、前記昇圧回路６から所定の駆動電圧が印加されるまでの間、上述した如く保持した電圧を放電禁止用ＦＥＴ３のゲートに印加する役割を担う。特にこの補助回路７は、前記二次電池１の充電電圧（端子電圧）Ｖbatが、予め設定した閾値電圧よりも低いときに、前記充放電制御部４からの制御信号ＣＮＴを受けて駆動される。
【００３１】
尚、上記閾値電圧は、二次電池１の放電禁止電圧程度の電圧、具体的には２.３〜３.０Ｖ／cell程度の電圧として設定される。従ってこの例では電池セルを３段直列に接続して二次電池１が構成されているので、該二次電池１の端子電圧Ｖbatが、例えば７Ｖよりも低いときに前記充放電制御部４からの制御信号ＣＮＴが発せられ、これによって前記補助回路７が駆動される。
【００３２】
詳しくは、前記補助回路７は、前記充電禁止用ＦＥＴ２のゲート側にダイオードＤ１を介して接続された第１のスイッチ素子（ＦＥＴ）Ｑ１と、前記制御信号ＣＮＴを受けて前記第１のスイッチ素子Ｑ１を導通（オン）させる第２のスイッチ素子（ＦＥＴ）Ｑ２と、前記第１のスイッチ素子Ｑ１を介して取り込まれる前記充電禁止用ＦＥＴ２の駆動電圧を保持するコンデンサＣとを備える。更にこの補助回路４は、上記コンデンサＣに蓄えられた電圧を前記放電禁止用ＦＥＴ３のゲートに印加する為の第３のスイッチ素子（ＦＥＴ）Ｑ３と、前記昇圧回路６から前記放電禁止用ＦＥＴ３のゲートに加えられる電圧に応じてスイッチ動作して前記第３のスイッチ素子（ＦＥＴ）Ｑ３を導通（オン）させる第４のスイッチ素子（ＦＥＴ）Ｑ４とを備えて構成される。
【００３３】
ちなみに前記充電禁止用ＦＥＴ２のゲートに加えられていた駆動電圧を、コンデンサＣを介して前記放電禁止用ＦＥＴ３のゲートに加える為の第１および第３のスイッチ素子（ＦＥＴ）Ｑ１,Ｑ３は、ｐチャネル型のものからなる。またこれらの第１および第３のスイッチ素子Ｑ１,Ｑ３をそれぞれオン・オフ制御する前記第２および第４のスイッチ素子（ＦＥＴ）Ｑ２,Ｑ４は、ｎチャネル型のものからなる。
【００３４】
そして前記第２および第４のスイッチ素子（ＦＥＴ）Ｑ２,Ｑ４は、そのゲートにＨレベルの信号または所定値以上の電圧が与えられたときに導通（オン）して前記第１および第３のスイッチ素子Ｑ１,Ｑ３をそれぞれ導通（オン）させ、逆にそのゲートにＬレベルの信号または前記所定値未満の電圧が与えられたときには遮断（オフ）して前記第１および第３のスイッチ素子Ｑ１,Ｑ３をそれぞれ遮断（オフ）させる。
【００３５】
尚、第４のスイッチ素子（ＦＥＴ）Ｑ４の動作閾値は前記放電禁止用ＦＥＴ３の動作閾値よりも低く設定されている。具体的には前記第４のスイッチ素子（ＦＥＴ）Ｑ４は、前記昇圧回路６から出力される電圧が前記放電禁止用ＦＥＴ３を導通させる駆動電圧に達する前に、例えば上記駆動電圧の１／４〜１／３程度の電圧にて導通（オン）するように設定されている。
【００３６】
前述した充電制御部４は、前記放電禁止用ＦＥＴ３を導通（オン）させるに際し、前記二次電池１の充電電圧（端子電圧）Ｖbatが前述したように低い場合、前述した補助回路４を用いて前記放電禁止用ＦＥＴ３を導通（オン）させるべく、該補助回路４に対して制御信号ＣＮＴを出力する。
【００３７】
即ち、前記充電制御部４における制御部４ｄは、放電禁止用ＦＥＴ３を導通（オン）させる際、先ず前記二次電池１の充電電圧（端子電圧）Ｖbatが前述した閾値電圧以上であるか否かを判定する。そして二次電池１の充電電圧（端子電圧）Ｖbatが前記閾値電圧に満たない場合には、例えば図２に示すように先ず充電許可信号ＣＨＧを出力して充電禁止用ＦＥＴ２を導通させた後、放電許可信号ＤＳＧおよび制御信号ＣＮＴを出力する。尚、放電許可信号ＤＳＧよりも先に制御信号ＣＮＴを出力してコンデンサＣを充電した後、前記放電許可信号ＤＳＧを出力することが望ましい。
【００３８】
即ち、前記充電制御部４が充電許可信号ＣＨＧを出力すると、これを受けて充電側昇圧回路５が駆動される。そして該充電側周圧回路５にて前記電池電圧Ｖbatを昇圧した電圧が充電禁止用ＦＥＴ２の駆動電圧に与えられると、これによって充電禁止用ＦＥＴ２が導通（オン）する。このようにして充電禁止用ＦＥＴ２が導通（オン）するに要する時間が経過した後、前記充電制御部４は前述した放電許可信号ＤＳＧおよび制御信号ＣＮＴを出力して前記放電側昇圧回路６および補助回路７をそれぞれ駆動する。
【００３９】
すると前記補助回路７においては、制御信号ＣＮＴが与えられることで第２のスイッチ素子Ｑ２が導通駆動され、これによって第１のスイッチ素子Ｑ１が導通する。この結果、この第１のスイッチ素子Ｑ１を介して前記充電禁止用ＦＥＴ２のゲートに印加されていた駆動電圧がコンデンサＣに蓄積される。
【００４０】
一方、前記放電側昇圧回路６は、前記放電許可信号ＤＳＧを受けて動作を開始する。しかしこの放電側昇圧回路６には外部接続端子に加わる端子電圧Ｖpackが印加されるだけなので、この端子電圧Ｖpackと回路接地電圧との僅かな電位差が前記放電側昇圧回路６により昇圧されることになる。従って放電側昇圧回路６から出力される電圧が前記放電禁止用ＦＥＴ３を導通（オン）させるに十分な駆動電圧に達するまでには時間が掛かる。
【００４１】
これに対して前記補助回路７における第４のスイッチ素子Ｑ４は、前記放電側昇圧回路６から出力される電圧が前記放電禁止用ＦＥＴ３を導通（オン）させるに十分な駆動電圧に達するに先立って導通（オン）する。するとこの第４のスイッチ素子Ｑ４によって前記第３のスイッチ素子Ｑ３が導通（オン）駆動され、これによって前記コンデンサＣに蓄積された電圧、つまり前記充電禁止用ＦＥＴ２のゲートに印加されていた駆動電圧が前記放電禁止用ＦＥＴ３のゲートにいち早く印加される。つまり前記放電側昇圧回路６の出力電圧が十分高くなるに先立って前記補助回路７から前記放電禁止用ＦＥＴ３のゲートに、該放電禁止用ＦＥＴ３を導通（オン）させるに十分な電圧が印加される。
【００４２】
そして放電禁止用ＦＥＴ３の導通に伴って前記外部出力端子に加わる電圧が前記二次電池１の端子電圧（充電電圧）Ｖbatとなり、前記放電側昇圧回路６に加えられる電圧が高くなる。すると放電側昇圧回路６がポンピングする電圧が高くなるので該放電側昇圧回路６が生成出力する電圧の上昇が早まり、その出力電圧は補助回路７が存在しないときに比較して短時間に所定の駆動電圧に達する。そして前記充電禁止用ＦＥＴ２は、前記放電側昇圧回路６からの駆動電圧をゲートに受けて、その導通（オン）状態を継続する。
【００４３】
このようにして放電禁止用ＦＥＴ３が完全に導通した後、前記制御信号ＣＮＴの出力が停止され、これによって前記第１および第２のスイッチ素子Ｑ１,Ｑ２は遮断（オフ）状態に復帰する。しかし前記第３および第４のスイッチ素子Ｑ３,Ｑ４は、放電側昇圧回路６の出力を受けて導通（オン）状態に保たれる。この際、前述した充電禁止用ＦＥＴ２を遮断（オフ）しても、放電禁止用ＦＥＴ３の導通（オン）状態は変化することがない。
【００４４】
以上のように二次電池１の充電電圧（端子電圧）が低い状態において放電禁止用ＦＥＴ３を導通（オン）するに際して、本発明に係るパック電池においては上述した如く充電禁止用ＦＥＴ２の導通時に該充電禁止用ＦＥＴ２のゲートに印加されている駆動電圧を利用して前記放電禁止用ＦＥＴ３をいち早く導通（オン）させるので、仮に外部出力端子間が短絡していても、その異常な短絡電流によって放電禁止用ＦＥＴ３が破壊されることがない。即ち、放電禁止用ＦＥＴ３を素早くオン・オフさせることができるので、その内部抵抗に起因する放電禁止用ＦＥＴ３の破壊を確実に防止することができる。換言すれば充放電検出用のシャント抵抗Ｒsに生じた過大な電圧（過大電流）をいち早く検出して、放電禁止用ＦＥＴ３を素早く遮断（オフ）する。
【００４５】
尚、上述した如くは放電禁止用ＦＥＴ３を導通（オン）させたとき、外部出力端子間が短絡していると、二次電池１から再び放電禁止用ＦＥＴ３を介して過大な異常電流が流れる。すると前記充電制御部４においては、この異常電流を検出して前記各昇圧回路５,６における前述したスイッチ５ｆ,６ｆを図３に示すようにそれぞれ導通（オン）させるので、これによって前記充電禁止用ＦＥＴ２および放電禁止用ＦＥＴ３のソース・ドレイン間がそれぞれ短絡され、これらのＦＥＴ２,３は速やかに遮断（オフ）する。この結果、外部出力端子間の短絡に起因する異常な放電電流から二次電池１が確実に保護される。
【００４６】
図４は、二次電池１の端子電圧Ｖbatが５Ｖと低い場合において、放電許可信号ＤＳＧを出力して放電禁止用ＦＥＴ３を導通させる際の該放電禁止用ＦＥＴ３のソース・ゲート間電圧ＶＳＧの変化の様子を示している。尚、図４において特性Ａは本発明の実施形態に係る補助回路７を備えた場合のソース・ゲート間電圧ＶＳＧの変化を示しており、また特性Ｂは図６に示した従来の補助回路７を備えていない場合のソース・ゲート間電圧ＶＳＧの変化を示している。
【００４７】
この図４に対比して示すように従来においては、放電禁止用ＦＥＴ３を導通させるに必要なゲート電圧が得られるまでに約３ｍ秒も要したところ、この実施形態に示されるように補助回路４を用いた場合は、約０.２ｍ秒で前記放電禁止用ＦＥＴ３を導通させるに必要なゲート電圧が得られることが確認できた。つまり充電禁止用ＦＥＴ２の導通時に該ＦＥＴ２のゲートに加えられている駆動電圧を補助回路４を用いて放電禁止用ＦＥＴ３のゲートに印加することで、該放電禁止用ＦＥＴ３をいち早く導通（オン）させ得ることが確認できた。
【００４８】
尚、本発明は上述した実施形態に限定されるものではない。例えばマイクロプロセッサ（ＭＰＵ）からなる充電制御部４の外付け回路として前述した昇圧回路５,６を設けることに代えて、図５に示すように充電制御部４の内部に昇圧回路５,６を内蔵した専用ＩＣを構築するようにしても良い。この場合には充電側昇圧回路５の出力電圧を、第１のスイッチ素子Ｑ１を介してコンデンサＣにチャージし、このコンデンサＣにチャージされた電圧を、第３のスイッチ素子Ｑ３を介して放電禁止用ＦＥＴ３のゲートに加えるようにすれば良い。
【００４９】
また放電禁止用ＦＥＴ３を導通させる時点で、既に充電禁止用ＦＥＴ２が導通していることが明らかな場合には、該充電禁止用ＦＥＴ２のゲートに印加されている駆動電圧を直接的に放電禁止用ＦＥＴ３のゲートに印加することも可能である。更には充電禁止用ＦＥＴ２の導通時における該充電禁止用ＦＥＴ２の駆動電圧を前記補助回路７のコンデンサＣに保持した時点で制御信号ＣＮＴをオフとして該コンデンサＣを充電禁止用ＦＥＴ２側から切り離し、その後、放電禁止用ＦＥＴ３を導通させる時点で、前記コンデンサＣに保持された電圧を放電禁止用ＦＥＴ３のゲートに印加することも勿論可能である。
【００５０】
また二次電池１の充電電圧（端子電圧）Ｖbatが十分に高い場合には、放電側昇圧回路６がポンピングする電圧も高くなり、放電禁止用ＦＥＴ３を導通させるに十分な駆動電圧を比較的短時間に生成することができるので、必ずしも充電禁止用ＦＥＴの駆動電圧を放電禁止用ＦＥＴ３のゲートに加える必要はない。換言すれば二次電池１の充電電圧（端子電圧）Ｖbatが低い場合にだけ、補助回路7を用いて充電禁止用ＦＥＴの駆動電圧を放電禁止用ＦＥＴ３のゲートに加えれば十分である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００５１】
１  二次電池
２  充電禁止用ＦＥＴ
３  放電禁止用ＦＥＴ
４  充放電制御部（マイクロプロセッサ）
５  充電側昇圧回路（チャージポンプ）
６  放電側昇圧回路（チャージポンプ）
７  補助回路
Ｑ１,Ｑ２,Ｑ３,Ｑ４  スイッチ素子（ＦＥＴ）
Ｃ  コンデンサ
【図１】
2011097767.tif 000003
【図２】
2011097767.tif 000004
【図３】
2011097767.tif 000005
【図４】
2011097767.tif 000006
【図５】
2011097767.tif 000007
【図６】
2011097767.tif 000008