(57)【要約】【課題】素子の製造バラツキや温度変化によって出力電圧が変動する。【解決手段】差動入力回路101は交流信号を入力して差動電流を定電流I0に重畳出力する。電流減算回路102は差動入力回路からカレントミラーされる電流から定電流を減算して差動電流を出力する。電流加算回路103は電流減算回路からカレントミラーされる位相が１８０度異なる２つの差動電流を加算することにより全波整流した出力電流を得る。差動入力回路101における差動入力トランジスタTr１，Tr２のドレインの間に抵抗R１を挿入し、該差動入力トランジスタを流れる電流の値がR１で定まるようにする。出力電流を電圧に変換するための抵抗と抵抗R１の相対精度をとることで出力電圧の変動を抑止できる。【選択図】図１
2011097191.tif 000002
【特許請求の範囲】
【請求項１】
交流信号を入力して差動電流を定電流に重畳出力する差動入力回路と、
前記差動入力回路からカレントミラーされる電流から前記定電流を減算して差動電流を出力する電流減算回路と、
前記電流減算回路からカレントミラーされる位相が１８０度異なる２つの前記差動電流を加算することにより全波整流した出力電流を得る電流加算回路とで構成され、
前記差動入力回路における差動入力トランジスタのドレインの間に、流れる電流の値がその値で定まるような抵抗を挿入したことを特徴とする全波整流回路。
【請求項２】
前記差動入力回路において前記交流信号を入力する２つのトランジスタのドレインとゲート間電圧が等しいことを特徴とする請求項１に記載の全波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路を用いた全波整流回路に関し、特に、CMOS−LSI化に適した回路構成を有する全波整流回路に関する。
【背景技術】
【０００２】
集積回路を用いた全波整流回路は、バイポーラプロセスを用いれば容易に構成することができる。しかし、近年の高集積化，低消費電力化に伴いMOSプロセスが主流となり、MOSプロセスにより回路を構成することが重要である。
【０００３】
図３は、従来のMOSプロセスを用いた全波整流回路の一例を示すブロック図である。細線で囲んだ差動入力回路201は交流信号Vinを入力し、電流減算回路202は差動入力回路201の一対の出力電流から一定電流を差し引き、電流加算回路203は電流減算回路202の一対の出力電流を加え合わせる。
【０００４】
図４は、図３に示した各トランジスタの電流と交流信号Vinとの関係を示す波形である。先ず、交流信号Ｖin（図４（Ａ）参照）を差動入力回路201に入力すると、トランジスタTr２１，Tr２２には、それぞれｉ，（Ｉ1−ｉ）の電流が流れる（図４（Ｂ），（Ｃ）参照）。
【０００５】
これらの電流をトランジスタTr２３，Tr２４によって、電流減算回路202のトランジスタTr２５，Tr２６にそれぞれ電流ミラーすることによって、トランジスタTr２７，Tr２８にはＩ２／２だけ減算された電流が流れる。即ち、トランジスタＴｒ２７に流れる電流をＩ（Tr２７）とし、トランジスタTr２８に流れる電流をＩ（Tr２８）とすると、
Ｉ（Tr２７）＝ｉ−Ｉ1／２
Ｉ（Tr２８）＝Ｉ1−ｉ−Ｉ1／２＝−（ｉ−Ｉ２／２）
となる。
【０００６】
ところが実際には、ｉ＜Ｉ1／２のときＩ（Tr２７）＜０となり、また、ｉ＞Ｉ1／２ときＩ（Tr２８）＜０となるので、このときには、トランジスタTr２７，Tr２８に電流は流れない（図４（Ｄ），（Ｅ）参照）。
【０００７】
最後に、これらのトランジスタTr２７，Tr２８に流れる電流を電流加算回路203のトランジスタTr２９，Tr３０にミラーしてトランジスタTr３１で加算することにより、図４（Ｆ）に示すような全波整流波形を得る。トランジスタTr３２は出力トランジスタである。
【０００８】
しかしながら、図３に示した全波整流回路では、出力電流が差動入力回路201のトランジスタTr２１およびTr２２の相互コンダクタンスGmで決まってしまうため、出力電流の振幅がトランジスタのプロセス変動によって変動するという欠点がある（図４（F）点線参照）。また、抵抗を用いて出力電圧を得る場合、出力電流が一定でも抵抗値の製造バラツキや温度変動によって出力電圧振幅が変わる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平８−２８９５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
解決しようとする問題点は、回路素子の製造バラツキや温度変動による特性劣化を防止できない点である。
【課題を解決するための手段】
【００１１】
本発明は、差動入力トランジスタのドレインの間に抵抗を挿入することにより、差動入力回路に流れる電流をその抵抗で定まる構成にしたことを最も主要な特徴とする。
【発明の効果】
【００１２】
本発明の全波整流回路は、差動入力トランジスタのドレインの間に抵抗を挿入して、差動入力回路に流れる電流をトランジスタの増幅率によらず、その抵抗で定まる構成にしたため、全波整流回路の出力を電圧として取り出す場合の電圧-電流変換抵抗と上記抵抗とで相対精度をとることにより、これらの変動があっても、出力電圧を一定に保つことができるという利点がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の全波整流回路の一実施例を示す回路図である。
【図２】図１に示した全波整流回路の波形図である。
【図３】従来の全波整流回路を例示する回路図である。
【図４】図３に示した全波整流回路の動作を示す波形図である。
【発明を実施するための形態】
【実施例１】
【００１４】
図１は本発明の全波整流回路の実施例１を示す。この全波整流回路は、差動入力回路101と電流減算回路102と電流加算回路103とで構成されている。差動入力回路101は交流信号を入力して差動電流を定電流（その値を定電流源I0と同様にI0と記す）に重畳出力する。電流減算回路102は差動入力回路101からカレントミラーされる電流から定電流を減算して差動電流を出力するが、減算結果が負となる時間領域では零値を出力する。電流加算回路103は電流減算回路102からカレントミラーされる位相が１８０度異なる２つの差動電流を加算することにより全波整流した出力電流を得る。いま、トランジスタTr１，Tr２を流れる電流を（I0-ｉ），（I0+ｉ)として説明する。
【００１５】
差動入力回路101は、交流信号Vinを差動入力して差電圧を発生するトランジスタTr１，Tr２と、トランジスタTr１，Tr２のドレインの間を接続して差電圧を差動電流ｉに変換する抵抗R１と、トランジスタTr１，Tr２それぞれのドレインに接続された定電流源I0と、差動電流を定電流に重畳した電流（I0-ｉ），（I0+ｉ)を電流減算回路102のTr４，Tr７へカレントミラーするトランジスタTr３，Tr６を有している。差動電流ｉの向きはトランジスタTr１のドレインからトランジスタTr２のドレインへ向かう方向とする。
【００１６】
いま、トランジスタTr１，Tr２のドレインとゲート間の電位差を等しくすると、トランジスタTr１，Tr２のドレイン間、即ち抵抗R１の両端の電位差は交流信号Vinとなるので、抵抗R１を流れる電流はｉ=Vin/R１となってR１で定まる。
【００１７】
電流減算回路102は、差動入力回路101からカレントミラーされた電流（I0+ｉ)と電流（I0-ｉ）により差動電流２ｉ，-２ｉを生成して出力する。差動電流２ｉの生成は、トランジスタTr４，Tr７，Tr９，Tr１０，Tr１１により行なう。一方、差動電流-２ｉの生成は、トランジスタTr５，Tr１３，Tr１４，Tr１５，Tr１６により行なう。差動電流の生成は、下記のように、電流経路を分岐することにより減算して行なう。
【００１８】
先ず、差動入力回路101のトランジスタTr３，Tr６からカレントミラーされた電流（I0-ｉ），（I0+ｉ)がトランジスタTr４，Tr７で受け取られる。トランジスタTr９は、トランジスタTr４の電流（I0-ｉ）をトランジスタTr１０へカレントミラーする。トランジスタTr１１は、トランジスタTr７の電流（I0+ｉ)からトランジスタTr１０の電流（I0-ｉ）を減算することにより差動電流２ｉを生成する。
【００１９】
また、差動入力回路101のトランジスタTr３，Tr６からカレントミラーされた電流（I0-ｉ），（I0+ｉ)はトランジスタTr５，Tr１５でも受け取られる。トランジスタTr１３は、トランジスタTr５の電流（I0-ｉ）をトランジスタTr１４へカレントミラーする。トランジスタTr１６は、トランジスタTr１４の電流（I0-ｉ）からトランジスタTr１５の電流（I0+ｉ)を減算することにより差動電流-２I１を生成する。
【００２０】
以上のように、差動電流２I１，-２I１の生成は同様な回路構成で行なわれる。しかし、差動電流２ｉ，-２ｉの電流加算回路103へのカレントミラーは異なる回路構成で行なわれることとなる。即ち、差動電流-２ｉはトランジスタTr１６から電流加算回路103のトランジスタTr１７へ直接にカレントミラーされるのに対して、差動電流２ｉはトランジスタTr１１からトランジスタTr１２，トランジスタTr８を経由して電流加算回路103のトランジスタTr１８へカレントミラーされる。
【００２１】
これは、カレントミラーは同極性のMOS同士の間でしか行なうことができないことに由来する。前者ではトランジスタTr１６とトランジスタTr１７が共にNMOSであるのに対して、後者ではトランジスタTr１１はPMOS、トランジスタTr１８はNMOSであるため、PMOSトランジスタTr１１の電流をPMOSトランジスタTr１２へカレントミラーし、トランジスタTr１２と直列接続されたNMOSトランジスタTr８で引き継ぎ、この電流をNMOSトランジスタTr１８へカレントミラーする。
【００２２】
電流加算回路103では、トランジスタTr１８を流れる差動電流２ｉと、トランジスタTr１７を流れる差動電流-２ｉを合流することにより加算してトランジスタTr１９に流し、トランジスタTr１９は加算された差動電流２ｉ，-２ｉをトランジスタTr２０にカレントミラーする。トランジスタTr２０を流れる差動電流２ｉ，-２ｉが出力電流である。
【００２３】
前述のとおり、抵抗R１を流れる電流ｉはR１で定まる。従って、トランジスタTr２０に電流−電圧変換用抵抗（図示省略）を接続して、出力電流を乗算した出力電圧とする場合、抵抗R１と電流−電圧変換用抵抗とで相対精度をとることにより、製造バラツキや温度変動があっても、出力電圧を一定に維持することができるようになる。なお、相対精度をとるとは、複数の物の間で所定の寸法比率を一致させることをいい、同一プロセスで製造することにより容易に実現することができる。
【００２４】
次に、以上のように構成された本全波整流回路の動作について、図２に示す波形図を参照しながら説明する。先ず、図２（A）に示すように、交流信号Vinが差動入力回路101に入力すると、トランジスタTr１に流れる電流は図２（Ｂ）、トランジスタTr２に流れる電流は図２（Ｃ）のように、位相が１８０度ずれた波形となる。
【００２５】
いま、交流信号Vin、即ちトランジスタTr１の入力電圧が上がった場合、抵抗R1に流れる差動電流をｉとおくと、トランジスタTr１に流れる電流（I0-ｉ）は減少し、トランジスタTr２に流れる電流（I0+ｉ）は増大する。
【００２６】
トランジスタTr１に流れる電流（I0-ｉ）とトランジスタTr２に流れる電流（I0+ｉ）は、電流減算回路１０２へカレントミラーされ減算処理が行われる。その結果、トランジスタTr１１に流れる電流をｉ（Tr１１）、トランジスタTr１６に流れる電流をｉ（Tr１６）とすると、
ｉ（Tr１１）＝２ｉ
ｉ（Tr１６）＝−２ｉ
となる。しかし、トランジスタは一方向にしか電流を流さないため、ｉ（Tr１６）＝０となる。ｉ（Tr１１），ｉ（Tr１６）の波形は図２（D），図２（E）に示す。
【００２７】
次に、交流信号Vin、即ちトランジスタTr１の入力電圧が下がった場合、抵抗R1に流れる差動電流I１の向きは図１と逆になるので、トランジスタTr１に流れる電流（I0-ｉ）は増大し、トランジスタTr２に流れる電流（I0+ｉ）は減少する。この場合は、上述の説明における（I0-ｉ）と（I0+ｉ）、ｉ（Tr１１）とｉ（Tr１６）を入れ替えて考えればよい。
【００２８】
最後に、ｉ（Tr１１），ｉ（Tr１６）を電流加算回路１０３のトランジスタTｒ１８，Tｒ１７にカレントミラーしてトランジスタTr１９で加算することにより、全波整流された電流が得られる。このトランジスタTr１９を流れる電流はトランジスタTr２０へカレントミラーされ、電流―電圧変換用抵抗に流すことにより出力電圧として取り出すことができる。
【００２９】
この場合、前述のように抵抗R１と電流―電圧変換用抵抗の相対精度を一致させていれば、抵抗の製造バラツキや温度変動による絶対値のずれを抑制することができる。即ち、抵抗R１の製造バラツキや温度変動と、電流―電圧変換用抵抗の製造バラツキや温度変動は一致する。そして、これらの変動は電流と電圧に対して逆方向に作用するため、図４（F）に示したように抵抗R１によってトランジスタTr２０を流れる電流が変動しても、電流―電圧変換用抵抗によって相殺されるので、図２（F）に示すように出力電圧の大きさを常に一定に保つことが可能となる。
【符号の説明】
【００３０】
101，201      差動入力回路
102，202      電流減算回路
103，203      電流加算回路
Vin           入力信号
I0            定電流源
Tr１〜Tr３２  トランジスタ
R１            抵抗
【図１】
2011097191.tif 000003
【図２】
2011097191.tif 000004
【図３】
2011097191.tif 000005
【図４】
2011097191.tif 000006