(57)【要約】【課題】配線部をスパッタリングにより形成するスパッタ配線工程において、基板の外周部を、スパッタ装置内のヒーターとクランプリングとにより挟み込み、基板を保持することによる、基板の欠けの発生を抑制する。【解決手段】緩衝層形成工程において、基板１の表面１Ａに緩衝層３を形成するとともに、緩衝層３の材料と同じ材料を用いて、緩衝層形成工程の保護層形成工程を実施し、半導体装置１０の製造方法を複雑化させることなく、基板１の表面１Ａの外周部１Ｂ、および裏面１Ｄの外周部１Ｅに保護層４を形成するので、緩衝層形成工程の後に実施するスパッタ配線工程において、基板１の表面１Ａおよび裏面１Ｄを直接挟み込むことなく、保護層４を介在させて挟み込み、基板１を保持することができ、基板１、特に基板１の外周部１Ｂ、および外周部１Ｅに欠けが発生することを抑制して、スパッタ膜１１を形成することができる。【選択図】図４
2011119493.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に形成された電極パッド上および前記基板の前記表面に、緩衝層を形成する緩衝層形成工程と、
前記緩衝層および露出された前記電極パッド上に、配線層を形成する配線形成工程とを備え、
前記配線形成工程は、前記基板を保持し、前記緩衝層および露出された前記電極パッド上に、スパッタリングによりスパッタ膜を形成するスパッタ配線工程と、
前記スパッタ膜上に、めっき処理によりめっき膜を形成するめっき配線工程とを備え、
緩衝層形成工程は、前記基板の前記表面の外周部、および前記表面と対向する前記基板の裏面の外周部に、前記緩衝層と同じ材料を用いて、保護層を形成する保護層形成工程を備えることを特徴とする電子デバイスの製造方法。
【請求項２】
請求項１に記載の電子デバイスの製造方法において、
前記緩衝層形成工程で、前記保護層を、前記表面および前記裏面に接する前記基板の側面に形成することを特徴とする電子デバイスの製造方法。
【請求項３】
請求項１または２に記載の電子デバイスの製造方法において、
前記スパッタ配線工程で、前記基板の前記表面の前記外周部に形成された前記保護層、および前記裏面の前記外周部に形成された前記保護層を介在させて、前記基板を保持することを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法に関する。
【背景技術】
【０００２】
従来から、シリコンなどからなる基板（半導体素子）の表面に形成された電極パッドを保護するために、ポリイミド樹脂などから緩衝層（樹脂層）が形成されている。その樹脂層の上に、電極と電気的に接続される配線部が、スパッタリングにより形成されている。そして、樹脂層は基板の外周部には形成されていない（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１８３５１８号公報（７頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、配線部をスパッタリングにより形成するスパッタ配線工程において、たとえば基板の外周端から１ｍｍ程度の外周部を、スパッタ装置内のヒーターとクランプリングとにより挟み込むことで、基板を保持する。挟み込まれた外周部に圧力がかかることで、基板の外周部に欠けが発生してしまう。そして、この欠けが原因となって基板が割れてしまうという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上記課題の少なくとも一部を解決するためになされたものである。以下の形態または適用例により実現することが可能である。
【０００６】
［適用例１］本適用例にかかる電子デバイスの製造方法は、基板の表面に形成された電極パッド上および前記基板の前記表面に、緩衝層を形成する緩衝層形成工程と、前記緩衝層および露出された前記電極パッド上に、配線層を形成する配線形成工程とを備え、前記配線形成工程は、前記基板を保持し、前記緩衝層および露出された前記電極パッド上に、スパッタリングによりスパッタ膜を形成するスパッタ配線工程と、前記スパッタ膜上に、めっき処理によりめっき膜を形成するめっき配線工程とを備え、緩衝層形成工程は、前記基板の前記表面の外周部、および前記表面と対向する前記基板の裏面の外周部に、前記緩衝層と同じ材料を用いて、保護層を形成する保護層形成工程を備えることを要旨とする。
【０００７】
これによれば、緩衝層形成工程において、基板の表面に緩衝層を形成するとともに、緩衝層の材料と同じ材料を用いて、緩衝層形成工程の保護層形成工程を実施し、電子デバイスの製造方法を複雑化させることなく、基板の表面の外周部、および裏面の外周部に保護層を形成する。このため、緩衝層形成工程の後に実施するスパッタ配線工程において、基板の表面および裏面を直接挟み込むことなく、保護層、または保護層および緩衝層を介在させて挟み込み、基板を保持することができるので、基板、特に基板の外周部、および外周部に欠けが発生することを抑制して、スパッタ膜を形成することができる。そして、この欠けに起因する基板の割れを防ぐことができる。
【０００８】
［適用例２］上記適用例にかかる電子デバイスの製造方法において、前記緩衝層形成工程で、前記保護層を、前記表面および前記裏面に接する前記基板の側面に形成することが好ましい。
【０００９】
これによれば、基板の側面に保護層を形成するので、基板の側面に欠けが発生することを抑制して、スパッタ膜を形成することができる。そして、この欠けに起因する基板の割れを防ぐことができる。
【００１０】
［適用例３］上記適用例にかかる電子デバイスの製造方法において、前記スパッタ配線工程で、前記基板の前記表面の前記外周部に形成された前記保護層、および前記裏面の前記外周部に形成された前記保護層を介在させて、前記基板を保持することが好ましい。
【００１１】
これによれば、確実に保護層を挟み込み、緩衝層を挟み込むことなく、基板を保持することができるので、基板、特に基板の表面の外周部、および裏面の外周部に欠けが発生することを抑制して、スパッタ膜を形成することができる。そして、この欠けに起因する基板の割れを防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態の半導体装置を示す概略断面図。
【図２】第１実施形態の半導体装置の製造方法を示すフローチャート。
【図３】第１実施形態の保護層形成工程を示す工程概略図。
【図４】第１実施形態のスパッタ配線工程で用いるスパッタ装置を示す概略図。
【図５】第２実施形態の保護層形成工程の一部を示す工程概略図。
【発明を実施するための形態】
【００１３】
以下の実施形態では、電子デバイスとしてウエハーレベルＣＳＰ（Chip Size Package）の半導体装置を一例に挙げて説明する。
【００１４】
（第１実施形態）
以下、第１実施形態について、図１を参照して説明する。
【００１５】
図１に示すように、半導体装置１０は、基板１と、電極パッド２と、緩衝層３と、保護層４と、配線層５と、ソルダーレジスト６と、ハンダボール７とを備えている。そして、図１で、半導体装置１０は、基板１上に、電極パッド２と、緩衝層３と、配線層５と、ソルダーレジスト６と、ハンダボール７とからなる構成を１個だけ示して省略したが、この構成を複数個備えている。
【００１６】
電極パッド２は、基板１の表面１Ａに形成されている。電極パッド２は、アルミニウム（ＡＬ）などからなる。基板１は、シリコンなどからなるウエハーである。
【００１７】
緩衝層３および保護層４は、スピンコート法などにより基板１の表面１Ａに形成されている。詳しくは、保護層４は、基板１の表面１Ａの外周部１Ｂに形成され、緩衝層３は、基板１の表面１Ａ（外周部１Ｂを除く）に形成されている。そして、フォトリソグラフィなどにより、電極パッド２上に形成された緩衝層３が除去されて、電極パッド２の一部は露出されている。
さらに、保護層４は、スピンコート法などにより、基板１の側面１Ｃ、および裏面１Ｄの外周部１Ｅに形成されている。
緩衝層３および保護層４は、同一の材料からなり、たとえばポリイミド樹脂、エポキシ樹脂、ウレタン樹脂、またはベンゾシクロブテン樹脂などからなる。
【００１８】
配線層５は、緩衝層３および露出された電極パッド２上に、形成されている。配線層５は、スパッタ膜１１（１１ａ，１１ｂ）とめっき膜１２とを備えている。緩衝層３および露出された電極パッド２上に、スパッタ膜１１ａが形成されている。そして、スパッタ膜１１ａ上にスパッタ膜１１ｂが形成されている。さらに、スパッタ膜１１ｂ上にめっき膜１２が形成されている。
【００１９】
スパッタ膜１１は、チタンタングステン（Ｔｉ−Ｗ）、チタン（Ｔｉ）、またはニッケル（Ｎｉ）がスパッタリングによって形成されたスパッタ膜１１ａと、そのスパッタ膜１１ａ上に銅（Ｃｕ）、金（Ａｕ）、またはニッケル（Ｎｉ）がスパッタリングによって形成されたスパッタ膜１１ｂとを備える構成である。
【００２０】
めっき膜１２は、銅（Ｃｕ）電解めっき、金（Ａｕ）電解めっき、ニッケル（Ｎｉ）電解めっき、または金ニッケル合金（Ａｕ−Ｎｉ）電解めっきなどのめっき処理により形成されている。
【００２１】
スパッタ膜１１（１１ａ，１１ｂ）とめっき膜１２との組み合せは、適宜決定することができるが、以下に示す組み合せが好適な例として挙げられる。
（組み合せ１）スパッタ膜１１ａはチタンタングステン（Ｔｉ−Ｗ）、スパッタ膜１１ｂは銅（Ｃｕ）、めっき膜１２は銅（Ｃｕ）電解めっきである。
（組み合せ２）スパッタ膜１１ａはチタン（Ｔｉ）、スパッタ膜１１ｂおよびめっき膜１２は組み合せ１と同様である。
（組み合せ３）スパッタ膜１１ａはニッケル（Ｎｉ）、スパッタ膜１１ｂおよびめっき膜１２は組み合せ１と同様である。
（組み合せ４）スパッタ膜１１ａは組み合せ１と同様であり、スパッタ膜１１ｂは金（Ａｕ）、めっき膜１２は金（Ａｕ）電解めっきである。
（組み合せ５）スパッタ膜１１ａは組み合せ１と同様であり、スパッタ膜１１ｂはニッケル（Ｎｉ）、めっき膜１２はニッケル（Ｎｉ）電解めっきである
（組み合せ６）スパッタ膜１１ａおよびスパッタ膜１１ｂは組み合せ５と同様であり、めっき膜１２は金ニッケル合金（Ａｕ−Ｎｉ）電解めっきである。
【００２２】
ソルダーレジスト６は、フォトリソグラフィなどにより、配線層５のめっき膜１２上に形成されていている。ソルダーレジスト６の形成位置について、詳しくは、基板１、緩衝層３の順序で形成されている配線層５上に、ソルダーレジスト６が形成されている。ソルダーレジスト６は、ハンダボール７とめっき膜１２とが接触している領域を除いて、配線層５を被覆している。ソルダーレジスト６は、たとえば熱硬化性のエポキシ樹脂などからなる。
【００２３】
ハンダボール７は、めっき膜１２上に形成されている。ハンダボール７は、たとえば錫銀（Ｓｎ−Ａｇ）、錫銅（Ｓｎ−Ｃｕ）、錫亜鉛（Ｓｎ−Ｚｎ）、錫ビスマス（Ｓｎ−Ｂｉ）などのハンダ合金である。
【００２４】
次に、本実施形態の半導体装置の製造方法について、図２、図３、および図１を参照して説明する。
【００２５】
図２に示すように、半導体装置の製造方法は、パッド形成工程（Ｓ１０１）、緩衝層形成工程（Ｓ１０２）、配線形成工程（Ｓ１０４）、ソルダーレジスト形成工程（Ｓ１０７）、およびハンダボール形成工程（Ｓ１０８）を備えている。
緩衝層形成工程（Ｓ１０２）は、保護層形成工程（Ｓ１０３）を備えている。配線形成工程（Ｓ１０４）は、スパッタ配線工程（Ｓ１０５）およびめっき配線工程（Ｓ１０６）を備えている。
【００２６】
パッド形成工程（Ｓ１０１）を実施する。たとえばスパッタリングおよびフォトリソグラフィなどを用いることにより、基板１の表面１Ａに電極パッド２を形成する（図１参照）。
【００２７】
図３に示すように、保護層形成工程（Ｓ１０３）を含む緩衝層形成工程（Ｓ１０２）を同時に実施し、硬化処理を施すことで、基板１に保護層４および緩衝層３を同一材料により形成する。ここで、保護層形成工程（Ｓ１０３）を含む緩衝層形成工程（Ｓ１０２）を同時に実施する際には、基板１に電極パッド２が形成されているが、図３では簡略化して、電極パッド２を図示せず省略する。
【００２８】
図３（ａ）に示すように、保護層形成工程（Ｓ１０３）を含む緩衝層形成工程（Ｓ１０２）を実施する。スピンコーター２０の配置部２１に、基板１を配置し、真空吸着などの方法により固定する。そして、スピンコーター２０を矢印の方向に回転させながら、図３（ａ）に示す位置に配置されたノズル２２から、緩衝層３および保護層４の材料である液滴２３を、基板１の表面１Ａに向けて吐出する。緩衝層３および保護層４の材料である液滴２３は、ポリイミド樹脂、エポキシ樹脂、またはベンゾシクロブテン樹脂のうち、同一の材料を使用する。
このように保護層形成工程（Ｓ１０３）を含む緩衝層形成工程（Ｓ１０２）を実施することで、図３（ｂ）に示すように、基板１の表面１Ａに、緩衝層３および保護層４を同時に形成する。詳しくは、保護層４は、基板１の表面１Ａの外周部１Ｂに形成され、緩衝層３は、基板１の表面１Ａ（外周部１Ｂを除く）に形成されている。
【００２９】
引き続き、保護層形成工程（Ｓ１０３）を実施する。図３（ｃ）に示すように、スピンコーター２０を矢印の方向に回転させながら、図３（ｃ）に示す位置に配置されたノズル２２から、液滴２３を基板１の側面１Ｃに向けて吐出する。
このように緩衝層形成工程（Ｓ１０２）内の保護層形成工程（Ｓ１０３）を実施することで、図３（ｃ）に示すように、基板１の側面１Ｃに、保護層４を形成する。
【００３０】
さらに続けて、保護層形成工程（Ｓ１０３）を実施する。図３（ｄ）に示すように、スピンコーター２０を矢印の方向に回転させながら、図３（ｄ）に示す位置に配置されたノズル２２から、液滴２３を基板１の裏面１Ｄの外周部１Ｅに向けて吐出する。
このように緩衝層形成工程（Ｓ１０２）内の保護層形成工程（Ｓ１０３）を実施することで、図３（ｄ）に示すように、基板１の裏面１Ｄの外周部１Ｅに、保護層４を形成する。
【００３１】
そして、緩衝層形成工程（Ｓ１０２）においては、フォトリソグラフィなどを用いることにより、電極パッド２上に形成された緩衝層３が除去されて、電極パッド２の一部は露出される（図１参照）。また、スピンコーター２０の回転方向は、図３で図示した矢印の方向、つまり反時計回りに限らず、矢印の方向とは逆の回転方向、つまり時計回りであってもよい。
【００３２】
スパッタ配線工程（Ｓ１０５）およびめっき配線工程（Ｓ１０６）を備えた配線形成工程（Ｓ１０４）を実施する。
【００３３】
まず、スパッタ配線工程（Ｓ１０５）で用いるスパッタ装置３０について、図４を参照して説明する。図４に示すように、スパッタ装置３０は、チャンバー３１とヒーター３２とクランプリング３３とターゲット３４とを備えている。チャンバー３１内に、ヒーター３２とクランプリング３３とターゲット３４とを備えている。スパッタ配線工程（Ｓ１０５）を実施中に、チャンバー３１内は、減圧雰囲気に保持される構成となっている。ここで、スパッタ配線工程（Ｓ１０５）を実施する際には、基板１に電極パッド２が形成されているが、図４では簡略化して、電極パッド２を図示せず省略する。
【００３４】
次に、スパッタリングによりスパッタ膜１１（１１ａ，１１ｂ）を形成するスパッタ配線工程（Ｓ１０５）について説明する。
図４に示すように、ヒーター３２に、基板１の裏面１Ｄを向けて、基板１を配置する。そして、基板１の表面１Ａの外周部１Ｂにクランプリング３３を押し当て、ヒーター３２とクランプリング３３とより、基板１の表面１Ａの外周部１Ｂおよび裏面１Ｄの外周部１Ｅを挟み込むことで、基板１を保持する。その後、減圧雰囲気に保持されたチャンバー３１内に、希ガスであるアルゴン（Ａｒ）ガスを充填し、高電圧をかけてイオン化させたアルゴン（Ａｒ）ガスを、ターゲット３４（３４Ａ，３４Ｂ）に衝突させることによって、ターゲット３４からはじき出された原子３５により、基板１にスパッタ膜１１（１１ａ，１１ｂ）を形成する。
具体的にスパッタ配線工程（Ｓ１０５）では、チタンタングステン（Ｔｉ−Ｗ）、チタン（Ｔｉ）、またはニッケル（Ｎｉ）などからなるターゲット３４Ａを用いて、スパッタリングにより、スパッタ膜１１ａを緩衝層３および露出された電極パッド２上に形成する。引き続き、銅（Ｃｕ）、金（Ａｕ）、またはニッケル（Ｎｉ）などからなるターゲット３４Ｂを用いて、同様にして、スパッタ膜１１ｂをスパッタ膜１１ａ上に形成する（図１参照）。
【００３５】
その後、めっき配線工程（Ｓ１０６）を実施し、めっき処理として電解めっきを施すことにより、スパッタ膜１１ｂ上にめっき膜１２を形成する（図１参照）。
このように、スパッタ配線工程（Ｓ１０５）およびめっき配線工程（Ｓ１０６）を実施することにより、スパッタ膜１１（１１ａ，１１ｂ）とめっき膜１２とを備えた配線層５を形成する。
【００３６】
ソルダーレジスト形成工程（Ｓ１０７）を実施する。これにより、ソルダーレジスト６を、配線層５のめっき膜１２上に形成する。そして、フォトリソグラフィなどにより、ソルダーレジスト６の一部を除去し、ソルダーレジスト６からめっき膜１２の一部を露出させる。ソルダーレジスト６の形成位置について、詳しくは、基板１、緩衝層３の順序で形成されている配線層５上に、ソルダーレジスト６を形成する（図１参照）。
【００３７】
ハンダボール形成工程（Ｓ１０８）を実施する。これにより、ハンダボール７を、ソルダーレジスト６から露出しためっき膜１２上に搭載し、その後リフロー処理し配線層５（めっき膜１２）に電気的に接続させる（図１参照）。
このようにして、図１に示すウエハーレベルＣＳＰの半導体装置１０を得る。
【００３８】
したがって、本実施形態によれば、緩衝層形成工程（Ｓ１０２）において、基板１の表面１Ａに緩衝層３を形成するとともに、緩衝層３の材料と同じ材料を用いて、緩衝層形成工程（Ｓ１０２）の保護層形成工程（Ｓ１０３）を実施し、半導体装置１０の製造方法を複雑化させることなく、基板１の表面１Ａの外周部１Ｂ、および裏面１Ｄの外周部１Ｅに保護層４を形成する。このため、緩衝層形成工程（Ｓ１０２）の後に実施するスパッタ配線工程（Ｓ１０５）において、基板１の表面１Ａおよび裏面１Ｄを直接挟み込むことなく、保護層４、または保護層４および緩衝層３を介在させて挟み込み、基板１を保持することができるので、基板１、特に基板１の表面１Ａの外周部１Ｂ、および裏面１Ｄの外周部１Ｅに欠けが発生することを抑制して、スパッタ膜１１を形成することができる。そして、この欠けに起因する基板１の割れを防ぐことができる。このように、緩衝層３と同じ材料を用いて保護層４を形成するので、保護層４の材料を新たに必要とせず、そして保護層４を形成する工程および装置を新たに必要とせずに、上述の効果を奏することができる。
【００３９】
そして、基板１の側面１Ｃに保護層４を形成するので、基板１の側面１Ｃに欠けが発生することを抑制して、スパッタ膜１１を形成することができる。そして、この欠けに起因する基板１の割れを防ぐことができる。
【００４０】
さらには、確実に保護層４を挟み込み、緩衝層３を挟み込むことなく、基板１を保持することができるので、基板１、特に基板１の外周部１Ｂ、および外周部１Ｅに欠けが発生することを抑制して、スパッタ膜１１を形成することができる。そして、この欠けに起因する基板１の割れを防ぐことができる。
【００４１】
（第２実施形態）
以下、第２実施形態について、図５および図３を参照して説明する。
第２実施形態の半導体装置は、図１に示した第１実施形態と同様の構成であるが、製造方法が相違する。このため、同様の構成については、同一の符号を付与し、構成の説明を省略する。
【００４２】
第２実施形態の半導体装置の製造方法が、第１実施形態の半導体装置の製造方法と相違する点は、図３（ｄ）で示した保護層形成工程（Ｓ１０３）の一部である。この場合、図３（ｃ）で示した保護層形成工程（Ｓ１０３）において、硬化処理を施しておく。ここで、図５では、図３と同様に簡略化して、電極パッド２を図示せず省略する。
【００４３】
図５に示すように、スピンコーター２０の配置部２１に、基板１の表面１Ａを向けて、基板１を配置する。つまり、図３（ｃ）の後、基板１の表裏を反転させて配置部２１に配置し、真空吸着などの方法により固定する。そして、スピンコーター２０を矢印の方向に回転させながら、図５に示す位置に配置されたノズル２２から、液滴２３を、基板１の裏面１Ｄの外周部１Ｅに向けて吐出する。液滴２３の材料、つまり保護層４の材料は、緩衝層３の材料と同一であり、たとえばポリイミド樹脂、エポキシ樹脂、またはベンゾシクロブテン樹脂である。
このように緩衝層形成工程（Ｓ１０２）内の保護層形成工程（Ｓ１０３）を実施し、硬化処理を施すことで、図３（ｄ）に示すように、基板１の裏面１Ｄの外周部１Ｅに、保護層４を形成する。
【００４４】
その後、スパッタ配線工程（Ｓ１０５）およびめっき配線工程（Ｓ１０６）を備えた配線形成工程（Ｓ１０４）、ソルダーレジスト形成工程（Ｓ１０７）、ならびにハンダボール形成工程（Ｓ１０８）を第１実施形態と同様に順次実施する。このようにして、ウエハーレベルＣＳＰの半導体装置１０を得る（図１参照）。
【００４５】
したがって、本実施形態によれば、第１実施形態と同様の効果を奏することができる。
【００４６】
なお、上記課題の少なくとも一部を解決できる範囲での変形、改良などは前述の実施形態に含まれるものである。
【００４７】
たとえば、電子デバイスとしてウエハーレベルＣＳＰ（Chip Size Package）の半導体装置を一例に挙げて説明したが、これに限るものではなく、樹脂上に配線を設ける半導体装置、および水晶などの圧電体、ガラス、またはセラミックなどからなる基板を用いた電子部品などであってもよい。
【００４８】
また、保護層形成工程（Ｓ１０３）において、図３（ｃ）に示すように、基板１の側面１Ｃに保護層４を形成するとして説明したが、これに限るものではなく、図３（ｂ）および図３（ｄ）、または図３（ｂ）および図５において、基板１の側面１Ｃに保護層４を形成し、図３（ｃ）に示す保護層４の形成を省略しても良い。
【符号の説明】
【００４９】
１…基板、１Ａ…基板の表面、１Ｂ…基板の表面の外周部、１Ｃ…基板の側面、１Ｄ…基板の裏面、１Ｅ…基板の裏面の外周部、２…電極パッド、３…緩衝層、４…保護層、５…配線層、６…ソルダーレジスト、７…ハンダボール、１０…半導体装置、１１，１１ａ，１１ｂ…スパッタ膜、１２…めっき膜、２０…スピンコーター、２１…配置部、２２…ノズル、２３…液滴、３０…スパッタ装置、３１…チャンバー、３２…ヒーター、３３…クランプリング、３４，３４Ａ，３４Ｂ…ターゲット、３５…原子。
【図１】
2011119493.tif 000003
【図２】
2011119493.tif 000004
【図３】
2011119493.tif 000005
【図４】
2011119493.tif 000006
【図５】
2011119493.tif 000007