(57)【要約】【課題】小さい面積でも正確なインピーダンス値でターミネーション動作をするインピーダンス調節装置を提供する。【解決手段】基準電圧ＶＲＥＦとキャリブレーションノードＺＱの電圧とを比較する比較部４１０と、比較部４１０の比較結果ＵＰ／ＤＯＷＮに応じてインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントするカウント部４２０と、インピーダンスコードＰＣＯＤＥによって決定されるインピーダンス値を有し、キャリブレーションノードＺＱに連結されるレファレンスインピーダンス部４３０と、インピーダンスコードＰＣＯＤＥの生成完了時に、比較部４１０の比較結果を保存する保存部４４０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗６１１〜６１５と、保存部４４０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗６１６とで、所定のパッドをターミネーションするターミネーション部とを備える。【選択図】図４
2011119632.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧とキャリブレーションノードの電圧とを比較する比較部と、
前記比較部の比較結果に応じてインピーダンスコードをカウントするカウント部と、
前記インピーダンスコードによって決定されるインピーダンス値を有し、前記キャリブレーションノードに連結されるレファレンスインピーダンス部と、
前記インピーダンスコードの生成完了時に、前記比較部の比較結果を保存する保存部と、
前記インピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをターミネーションするターミネーション部と
を備えることを特徴とするインピーダンス調節装置。
【請求項２】
前記インターフェースノードが、
データが入出力されるデータパッドに連結されたノードであることを特徴とする請求項１に記載のインピーダンス調節装置。
【請求項３】
前記キャリブレーションノードには、
外部抵抗が連結されることを特徴とする請求項１に記載のインピーダンス調節装置。
【請求項４】
前記比較部および前記カウント部が、
キャリブレーション動作区間の間に一定周期で動作し、前記保存部は、前記比較部の最後の比較結果を保存することを特徴とする請求項１に記載のインピーダンス調節装置。
【請求項５】
基準電圧と第１キャリブレーションノードの電圧とを比較する第１比較部と、
前記第１比較部の比較結果に応じてプルアップインピーダンスコードをカウントする第１カウント部と、
前記プルアップインピーダンスコードによって決定されるインピーダンス値で、前記第１キャリブレーションノードをプルアップ駆動するプルアップレファレンスインピーダンス部と、
前記プルアップインピーダンスコードによって決定されるインピーダンス値を有し、第２キャリブレーションノードをプルアップ駆動するダミーレファレンスインピーダンス部と、
前記基準電圧と前記第２キャリブレーションノードの電圧とを比較する第２比較部と、
前記第２比較部の比較結果に応じてプルダウンインピーダンスコードをカウントする第２カウント部と、
前記プルダウンインピーダンスコードにより決定されるインピーダンス値で、前記第２キャリブレーションノードをプルダウン駆動するプルダウンレファレンスインピーダンス部と、
前記プルアップおよびプルダウンインピーダンスコードの生成完了時に、前記第２比較部の比較結果を保存する保存部と、
前記プルアップインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをプルアップターミネーションするプルアップターミネーション部と、
前記プルダウンインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、前記インターフェースノードをプルダウンターミネーションするプルダウンターミネーション部と
を備えることを特徴とするインピーダンス調節装置。
【請求項６】
前記インターフェースノードが、
データが入出力されるデータパッドに連結されたノードであることを特徴とする請求項５に記載のインピーダンス調節装置。
【請求項７】
前記第１キャリブレーションノードには、
外部抵抗が連結されることを特徴とする請求項５に記載のインピーダンス調節装置。
【請求項８】
前記第１比較部、前記第２比較部、前記第１カウント部および前記第２カウント部は、キャリブレーション動作区間の間に一定周期で動作し、前記保存部は、前記第１比較部または前記第２比較部の最後の比較結果を保存することを特徴とする請求項５に記載のインピーダンス調節装置。
【請求項９】
前記プルアップターミネーション部が、出力ドライバのプルアップドライバであり、
前記プルダウンターミネーション部が、出力ドライバのプルダウンドライバであり、
「ハイ」データの出力時には前記プルアップドライバがターンオンされ、「ロー」データの出力時には前記プルダウンドライバがターンオンされることを特徴とする請求項５に記載のインピーダンス調節装置。
【請求項１０】
基準電圧と第１キャリブレーションノードの電圧とを比較する第１比較部と、
前記第１比較部の比較結果に応じてプルアップインピーダンスコードをカウントする第１カウント部と、
前記プルアップインピーダンスコードによって決定されるインピーダンス値で、前記第１キャリブレーションノードをプルアップ駆動するプルアップレファレンスインピーダンス部と、
前記プルアップインピーダンスコードによって決定されるインピーダンス値を有し、第２キャリブレーションノードをプルアップ駆動するダミーレファレンスインピーダンス部と、
前記基準電圧と前記第２キャリブレーションノードの電圧とを比較する第２比較部と、
前記第２比較部の比較結果に応じてプルダウンインピーダンスコードをカウントする第２カウント部と、
前記プルダウンインピーダンスコードによって決定されるインピーダンス値で、前記第２キャリブレーションノードをプルダウン駆動するプルダウンレファレンスインピーダンス部と、
前記プルアップおよびプルダウンインピーダンスコードの生成完了時に、前記第１比較部の比較結果を保存する保存部と、
前記プルアップインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをプルアップターミネーションするプルアップターミネーション部と、
前記プルダウンインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、前記インターフェースノードをプルダウンターミネーションするプルダウンターミネーション部と
を備えるインピーダンス調節装置。
【請求項１１】
キャリブレーションノードの電圧と基準電圧とを比較し、比較結果をカウントしてインピーダンスコードを生成し、かつ、最後の比較結果を保存するキャリブレーション回路と、
前記インピーダンスコードおよび前記最後の比較結果に応じてインピーダンス値が決定されるターミネーション回路と
を備えるインピーダンス調節装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置において外部との通信のための入力／出力パッドのインピーダンスをマッチングさせるインピーダンス調節装置に関するものである。
【背景技術】
【０００２】
ＣＰＵ、メモリおよびゲートアレイ等のような集積回路チップで具現される多様な半導体装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅｓ）は、パーソナルコンピュータ、サーバまたはワークステーションのような多様な電気製品内に実装される。多くの場合、半導体装置は、外部から伝送される各種信号を入力パッドを介して受信するための受信回路と、内部の信号を出力パッドを介して外部に提供するための出力回路とを有している。
【０００３】
一方、電気製品の動作スピードが高速化されるにともない、半導体装置間で伝達される信号のスイング（ｓｗｉｎｇ）幅は順次に減少している。その理由は信号伝達にかかる遅延時間を最小化するためである。しかし、信号のスイング幅が減少するほど外部ノイズによる影響は増加し、インターフェース端でインピーダンスミスマッチング（ｉｍｐｅｄａｎｃｅ  ｍｉｓｍａｔｃｈｉｎｇ、「不整合」ともいう）による信号の反射も深刻化する。インピーダンスミスマッチングは、外部ノイズや電源電圧の変動、動作温度の変化、製造工程の変化などに起因して発生する。インピーダンスミスマッチングが発生すると、データの高速伝送が難しくなり、半導体装置のデータ出力端から出力される出力データが歪曲することがある。したがって、受信側の半導体装置が歪曲した出力信号を入力端に受信する場合に、セットアップ／ホールドフェイル（ｓｅｔｕｐ／ｈｏｌｄ  ｆａｉｌ）または入力レベルの判断ミスなどの問題が頻繁に起こり得る。
【０００４】
特に、動作スピードの高速化が要求されるメモリ装置は、上述した問題の解決のために、オンダイターミネーションと呼ばれるインピーダンスマッチング回路を集積回路チップ内のパッド近辺に採用している。通常、オンダイターミネーションスキームにおいて、伝送側では出力回路によるソースターミネーションが行われ、受信側では入力パッドに連結された受信回路に対して並列に連結されたターミネーション回路によって、並列ターミネーションが行われる。
【０００５】
ＺＱキャリブレーション（ＺＱ  ｃａｌｉｂｒａｔｉｏｎ）とは、ＰＶＴ（Ｐｒｏｃｅｓｓ、Ｖｏｌｔａｇｅ、Ｔｅｍｐｅｒａｔｕｒｅ：プロセス、電圧、温度）条件が変化するにともない変化するインピーダンスコードを生成する過程をいい、ＺＱキャリブレーションの結果として生成されたインピーダンスコードを利用して、ターミネーションインピーダンス値を調節することになる。一般的に、キャリブレーションの基準になる外部抵抗が連結されるパッドをＺＱパッド（ＺＱ  ＰＡＤ）といい、このような理由でＺＱキャリブレーションという用語が主に使用される。
【０００６】
以下、インピーダンスコードを生成するキャリブレーション回路と、生成されたインピーダンスコードを利用して入力／出力ノードをターミネーションするターミネーション回路とについて説明する。
【０００７】
図１は、従来のキャリブレーション回路の構成図である。
【０００８】
同図に示されたように、従来のキャリブレーション回路は、プルアップレファレンスインピーダンス部１１０、ダミーレファレンスインピーダンス部１２０、プルダウンレファレンスインピーダンス部１３０、基準電圧発生器１０２、比較器１０３、１０４、およびカウンタ１０５、１０６を備えて構成される。
【０００９】
その動作を見れば、比較器１０３は、キャリブレーションパッド（ＺＱ  ＰＡＤ）に連結した外部抵抗１０１（以下、１２０Ωであると仮定する）およびプルアップレファレンスインピーダンス部１１０の電圧分配によって生成されるキャリブレーションノードＺＱの電圧と、内部の基準電圧発生器１０２で生成される基準電圧（ＶＲＥＦ、一般的に１／２＊ＶＤＤＱと設定される）とを比較して、アップ／ダウン信号ＵＰ／ＤＯＷＮを生成する。
【００１０】
カウンタ１０５は、アップ／ダウン信号ＵＰ／ＤＯＷＮを受けて、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞を生成する。生成されたプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞は、プルアップレファレンスインピーダンス部１１０内の並列抵抗（それぞれのインピーダンス値は、バイナリー重み（ｂｉｎａｒｙ  ｗｅｉｇｈｔ）に合うように設計される）をオン・オフし、インピーダンス部１１０内の全体インピーダンス値を調節する。調節されたプルアップレファレンスインピーダンス部１１０の全体インピーダンス値は、改めてキャリブレーションノードＺＱの電圧に影響を与えて、前記したような動作が繰り返される。結果的に、プルアップレファレンスインピーダンス部１１０の全体インピーダンス値が外部抵抗１０１のインピーダンス値と同じ値になるまで、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞はカウントされる（プルアップキャリブレーション）。
【００１１】
上述したプルアップキャリブレーション動作によって生成されるプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞は、ダミーレファレンスインピーダンス部１２０に入力され、ダミーレファレンスインピーダンス部１２０の全体インピーダンス値を決定することになる。これによりプルダウンキャリブレーション動作が開始されるが、プルアップキャリブレーションの場合と同様に、比較器１０４とカウンタ１０６とを使用して、Ａノードの電圧が基準電圧ＶＲＥＦと同じになるように、すなわちプルダウンレファレンスインピーダンス部１３０の全体インピーダンス値がダミーレファレンスインピーダンス部１２０の全体インピーダンス値と同じ値になるようにキャリブレーションされる（プルダウンキャリブレーション）。
【００１２】
上述したＺＱキャリブレーション動作の結果として生成されたインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞は、ターミネーション回路（図２）に入力され、ターミネーションインピーダンス値を調節することになる。
【００１３】
キャリブレーション回路は、常に動作するのではなく、キャリブレーション動作をするように定められた区間の間にだけ、一定周期で動作する。例えば、ＤＤＲ３メモリ装置の場合、初期化時には５１２クロックサイクルの間、キャリブレーション動作を行い、初期化動作以後には、命令等に応じて２５６クロックサイクルまたは６４クロックサイクルの間、キャリブレーション動作を行う。キャリブレーション動作中にはキャリブレーション活性化信号ＣＡＬ＿ＥＮが活性化する。キャリブレーション活性化信号ＣＡＬ＿ＥＮが活性化されると、比較器１０３、１０４およびカウンタ１０５、１０６が動作し、キャリブレーション活性化信号が非活性化されると、比較器１０３、１０４およびカウンタ１０５、１０６は動作しない。すなわち、キャリブレーション活性化信号ＣＡＬ＿ＥＮが活性化されると、比較器１０３、１０４は１クロックごとに１回ずつ比較動作を行い、カウンタ１０５、１０６は１クロックごとに１回ずつカウント動作を行うが、キャリブレーション活性化信号ＣＡＬ＿ＥＮが非活性化されると、比較器１０３、１０４およびカウンタ１０５、１０６は動作せず、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞も変わらない。
【００１４】
図２は、従来のターミネーション回路の構成図である。
【００１５】
ターミネーション回路とは、図１のようなキャリブレーション回路で生成されたインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞の伝達を受け、インターフェースパッド（ＩＮＴＥＲＦＡＣＥ  ＰＡＤ）をターミネーションする回路をいう。
【００１６】
ターミネーション回路は、プルアップターミネーションインピーダンス部２１０と、プルダウンターミネーションインピーダンス部２２０とを備えて構成される。ターミネーションスキーム（ｓｃｈｅｍｅ）に応じて、ターミネーション回路がプルアップターミネーションインピーダンス部２１０のみを備えるように構成されたり、プルダウンターミネーションインピーダンス部２２０のみを備えるように構成されることもできる。
【００１７】
プルアップターミネーションインピーダンス部２１０は、プルアップレファレンスインピーダンス部１１０と同様に設計され、同一のプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の入力を受ける。したがって、プルアップターミネーションインピーダンス部２１０は、プルアップレファレンスインピーダンス部１１０と同一のインピーダンス値を有する。勿論、スケーリング（ｓｃａｌｉｎｇ）によって、プルアップターミネーションインピーダンス部２１０がプルアップレファレンスインピーダンス部１１０の１／２倍、２倍などのインピーダンス値を有するように設計することもできる。プルアップターミネーション活性化信号ＰＵ＿ＥＮは、プルアップターミネーションインピーダンス部２１０をオン・オフさせる信号である。プルアップターミネーション活性化信号ＰＵ＿ＥＮが非活性化されると、プルアップターミネーションインピーダンス部２１０内の抵抗はすべてオフとなり、プルアップターミネーション活性化信号ＰＵ＿ＥＮが活性化されると、プルアップターミネーションインピーダンス部２１０内の抵抗は、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応じてオン・オフされる。
【００１８】
プルダウンターミネーションインピーダンス部２２０は、プルダウンレファレンスインピーダンス部１３０と同様に設計され、同一のプルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞の入力を受ける。したがって、プルダウンターミネーションインピーダンス部２２０は、プルダウンレファレンスインピーダンス部１３０と同一のインピーダンス値を有する。勿論、スケーリングによって、プルダウンターミネーションインピーダンス部２２０がプルダウンレファレンスインピーダンス部１３０の１／２、２倍などのインピーダンス値を有するように設計することもできる。プルダウンターミネーション活性化信号ＰＤ＿ＥＮは、プルダウンターミネーションインピーダンス部２２０をオン・オフさせる信号である。プルダウンターミネーション活性化信号ＰＤ＿ＥＮが非活性化されると、プルダウンターミネーションインピーダンス部２２０内の抵抗はすべてオフとなり、プルダウンターミネーション活性化信号ＰＤ＿ＥＮが活性化されると、プルダウンターミネーションインピーダンス部２２０内の抵抗は、プルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞に応じてオン・オフされる。
【００１９】
先に説明したターミネーション回路は、データを出力する出力ドライバ（ｏｕｔｐｕｔ  ｄｒｉｖｅｒ）のメインドライバとなり得る。プルアップターミネーション活性化信号ＰＵ＿ＥＮが活性化する場合には、プルアップターミネーションインピーダンス部２１０がインターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤ（この場合にはＤＱ  ＰＡＤ）に「ハイ」レベルを出力し、これによって、インターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤを介して「ハイ」データが出力されるものである。また、プルダウンターミネーション活性化信号ＰＤ＿ＥＮが活性化する場合には、プルダウンターミネーションインピーダンス部２２０がインターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤに「ロー」レベルを出力し、これによって、インターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤを介して「ロー」データが出力されるものである。
【００２０】
図３は、キャリブレーション回路のキャリブレーション動作によって、キャリブレーションノードの電位が変わることを示した図である。
【００２１】
同図を参照すれば、キャリブレーション動作が進むほど、キャリブレーションノードＺＱの電位は基準電圧ＶＲＥＦに次第に近づく。しかし一定時間が過ぎた後には、キャリブレーションノードＺＱの電位がそれ以上基準電圧ＶＲＥＦに近づくことが不可能になる。これは、プルアップレファレンスインピーダンス部１１０のインピーダンス値がプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応じて決定されるので、キャリブレーションノードＺＱの電位が一定の幅でのみ動くためである。キャリブレーションノードＺＱの電位が、基準電圧ＶＲＥＦと異なるということは、プルアップレファレンスインピーダンス部１１０のインピーダンス値が外部抵抗１０１のインピーダンス値と異なるということを意味する。したがって、キャリブレーションノードＺＱの電位が基準電圧ＶＲＥＦに近づけば近づくほど、キャリブレーション動作の正確度は高まる。
【００２２】
キャリブレーションノードＺＱの電位を基準電圧ＶＲＥＦにより近づけるようにするためには、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞のビット（ｂｉｔ）数を増やして、量子化エラーを減らす方法が考慮され得る。しかし、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞のビット数を増やせば、キャリブレーション回路の複雑性が増加する。また、ビット数が１つ増えるごとに、キャリブレーション動作に必要な時間が２倍に増える。したがって、複雑性およびキャリブレーション動作に必要な時間の増加なく、キャリブレーション動作の正確度を高めることができる技術が要求される。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明は、上記した従来技術の問題を解決するために提案されたもので、インピーダンスコードのビット数を増加させず、かつ、キャリブレーション動作およびターミネーション動作の正確度を高めることにその目的がある。
【課題を解決するための手段】
【００２４】
前記した目的を達成するための、本発明によるインピーダンス調節装置（１）は、基準電圧とキャリブレーションノードの電圧とを比較する比較部と、前記比較部の比較結果に応じてインピーダンスコードをカウントするカウント部と、前記インピーダンスコードによって決定されるインピーダンス値を有し、前記キャリブレーションノードに連結されるキャリブレーション抵抗部と、前記インピーダンスコードの生成完了時に、前記比較部の比較結果を保存する保存部と、前記インピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをターミネーションするターミネーション部とを備えることができる。
【００２５】
前記インターフェースノードは、データが入出力されるデータパッドに連結されたノードであることができる。
【００２６】
前記比較部および前記カウント部は、キャリブレーション動作区間の間に一定周期で動作し、前記保存部は、前記比較部の最後の比較結果を保存することができる。
【００２７】
また、本発明によるインピーダンス調節装置（２）は、基準電圧と第１キャリブレーションノードの電圧とを比較する第１比較部と、前記第１比較部の比較結果に応じてプルアップインピーダンスコードをカウントする第１カウント部と、前記プルアップインピーダンスコードによって決定されるインピーダンス値で、前記第１キャリブレーションノードをプルアップ駆動するプルアップレファレンスインピーダンス部と、前記プルアップインピーダンスコードによって決定されるインピーダンス値を有し、第２キャリブレーションノードをプルアップ駆動するダミーレファレンスインピーダンス部と、前記基準電圧と前記第２キャリブレーションノードの電圧とを比較する第２比較部と、前記第２比較部の比較結果に応じてプルダウンインピーダンスコードをカウントする第２カウント部と、前記プルダウンインピーダンスコードにより決定されるインピーダンス値で、前記第２キャリブレーションノードをプルダウン駆動するプルダウンレファレンスインピーダンス部と、前記プルアップおよびプルダウンインピーダンスコードの生成完了時に、前記第２比較部の比較結果を保存する保存部と、前記プルアップインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをプルアップターミネーションするプルアップターミネーション部と、前記プルダウンインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、前記インターフェースノードをプルダウンターミネーションするプルダウンターミネーション部とを備えることができる。
【００２８】
また、本発明によるインピーダンス調節装置（３）は、基準電圧と第１キャリブレーションノードの電圧とを比較する第１比較部と、前記第１比較部の比較結果に応じてプルアップインピーダンスコードをカウントする第１カウント部と、前記プルアップインピーダンスコードによって決定されるインピーダンス値で、前記第１キャリブレーションノードをプルアップ駆動するプルアップレファレンスインピーダンス部と、前記プルアップインピーダンスコードによって決定されるインピーダンス値を有し、第２キャリブレーションノードをプルアップ駆動するダミーレファレンスインピーダンス部と、前記基準電圧と前記第２キャリブレーションノードの電圧とを比較する第２比較部と、前記第２比較部の比較結果に応じてプルダウンインピーダンスコードをカウントする第２カウント部と、前記プルダウンインピーダンスコードにより決定されるインピーダンス値で、前記第２キャリブレーションノードをプルダウン駆動するプルダウンレファレンスインピーダンス部と、前記プルアップおよびプルダウンインピーダンスコードの生成完了時に、前記第１比較部の比較結果を保存する保存部と、前記プルアップインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、インターフェースノードをプルアップターミネーションするプルアップターミネーション部と、前記プルダウンインピーダンスコードに応答してオン・オフされる複数の並列抵抗と、前記保存部に保存された信号に応答してオン・オフされる抵抗とで、前記インターフェースノードをプルダウンターミネーションするプルダウンターミネーション部とを備えることができる。
【００２９】
また、本発明によるインピーダンス調節装置（４）は、キャリブレーションノードの電圧と基準電圧とを比較し、比較結果をカウントしてインピーダンスコードを生成し、かつ、最後の比較結果を保存するキャリブレーション回路と、前記インピーダンスコードおよび前記最後の比較結果に応じてインピーダンス値が決定されるターミネーション回路とを備えることができる。
【発明の効果】
【００３０】
本発明によるインピーダンス調節装置は、比較部の最後の比較信号（キャリブレーション動作区間内で最後に生成される比較信号）を保存して、保存された信号を用いてターミネーション部のインピーダンス値を微細に調節する。したがって、インピーダンスコードのビット数を増やさなくともインピーダンス調節装置の正確度を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】従来のキャリブレーション回路の構成図である。
【図２】従来のターミネーション回路の構成図である。
【図３】キャリブレーション回路のキャリブレーション動作によって、キャリブレーションノードの電位が変わることを示した図である。
【図４】本発明の第１実施形態に係るインピーダンス調節装置のキャリブレーション回路の構成図である。
【図５Ａ】キャリブレーション動作によりキャリブレーションノードＺＱの電圧が変わる過程、および保存部４４０に信号ＴＲＩＭが保存される過程を示した図である。
【図５Ｂ】キャリブレーション動作によりキャリブレーションノードＺＱの電圧が変わる過程、および保存部４４０に信号ＴＲＩＭが保存される過程を示した図である。
【図６】本発明の第１実施形態に係るインピーダンス調節装置のターミネーション回路の構成図である。
【図７】本発明の第２実施形態に係るインピーダンス調節装置のキャリブレーション回路の構成図である。
【図８】本発明の第２実施形態に係るインピーダンス調節装置のターミネーション回路の構成図である。
【発明を実施するための形態】
【００３２】
以下、本発明が属する技術分野で通常の知識を有する者が本発明を実施することができるように、本発明の最も好ましい実施形態を添付図面を参照して詳細に説明する。以下でのインピーダンス調節装置は、キャリブレーション回路とターミネーション回路とを備える装置を意味する。
【００３３】
図４は、本発明の第１実施形態に係るインピーダンス調節装置のキャリブレーション回路の構成図である。第１実施形態では、キャリブレーション回路（図４）が１つのインピーダンスコードを生成し、ターミネーション回路（図６）が一方向にのみインターフェースノードをターミネーションする例を示す。
【００３４】
キャリブレーション回路は、キャリブレーションノードＺＱの電圧と基準電圧ＶＲＥＦとを比較し、比較結果をカウントして、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞を生成し、かつ、最後の比較結果ＵＰ／ＤＯＷＮを保存する。詳細に図４に示したように、キャリブレーション回路は、基準電圧ＶＲＥＦとキャリブレーションノードＺＱの電圧とを比較する比較部４１０と、比較部４１０の比較結果ＵＰ／ＤＯＷＮによりインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントするカウント部４２０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞により決定されるインピーダンス値を有し、キャリブレーションノードＺＱに連結されるレファレンスインピーダンス部４３０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の生成完了時に比較部４１０の比較結果ＵＰ／ＤＯＷＮを保存する保存部４４０とを備える。比較部４１０およびカウント部４２０に入力されるキャリブレーション活性化信号ＣＡＬ＿ＥＮは、キャリブレーション動作を活性化させる信号であり、キャリブレーション活性化信号ＣＡＬ＿ＥＮが活性化している間に比較部４１０およびカウント部４２０が動作してインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞を生成し、キャリブレーション活性化信号ＣＡＬ＿ＥＮが非活性化されている間には、比較部４１０およびカウント部４２０の動作が停止し、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の値は変化しない。
【００３５】
既存のキャリブレーション回路とは異なり、図４に示すキャリブレーション回路は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞を生成する部分以外に、保存部４４０をさらに備える。
【００３６】
保存部４４０は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の生成完了時に、比較部４１０の比較結果（ＵＰ／ＤＯＷＮ）を保存する。インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の生成完了時に比較部４１０の比較結果ＵＰ／ＤＯＷＮを保存するとは、キャリブレーション動作区間内で比較部４１０が最後に行う比較動作によって生成される比較結果ＵＰ／ＤＯＷＮを保存することを意味する。保存部４４０は、保存信号ＬＡＴ＿ＥＮに応答して動作する。この保存信号ＬＡＴ＿ＥＮは、キャリブレーション活性化信号（ＣＡＬ＿ＥＮ）の非活性化の直前の時点に活性化するように生成される。
【００３７】
保存部４４０は、キャリブレーション動作区間内での最後の比較結果ＵＰ／ＤＯＷＮを保存する。最後の比較結果ＵＰ／ＤＯＷＮが「ハイ」ならば、最後のインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞のカウントがレファレンスインピーダンス部４３０のインピーダンス値を増加させる方向でなされたことを意味し、最後の比較結果ＵＰ／ＤＯＷＮが「ロー」ならば、最後のインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞のカウントがレファレンスインピーダンス部４３０のインピーダンス値を減少させる方向でなされたことを意味する。したがって、最後の比較結果ＵＰ／ＤＯＷＮが「ハイ」ならば、レファレンスインピーダンス部４３０のインピーダンス値が外部抵抗４０１のインピーダンス値より大きくなるように変化され、最後の比較結果ＵＰ／ＤＯＷＮが「ロー」ならば、レファレンスインピーダンス部４３０のインピーダンス値が外部抵抗４０１のインピーダンス値より小さくなるように変化される。
【００３８】
このように、保存部４４０に保存された信号ＴＲＩＭは、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞の生成完了後の外部抵抗４０１のインピーダンス値と、レファレンスインピーダンス部４３０のインピーダンス値とのうち、どちらがより大きいのかに関する情報を有している。すなわち、保存部４４０に保存された信号ＴＲＩＭは、キャリブレーション動作の完了後に量子化エラー（ｑｕａｎｔｉｚａｔｉｏｎ  ｅｒｒｏｒ）がどの方向で発生したかの情報を有する。
【００３９】
参考として、図４では比較部４１０が比較器として示されているが、これは比較動作を行うように設計された様々な回路が使用される可能性があることを意味する。また、カウント部４２０がカウンタとして示されているが、カウント部４２０は、比較結果に応じてインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞値を増加／減少（活性化する信号のコードを増加／減少）させるように設計された様々な回路を使用することができる。
【００４０】
図５Ａ、図５Ｂは、キャリブレーション動作に応じてキャリブレーションノードＺＱの電圧が変わる過程および保存部４４０に信号ＴＲＩＭが保存される過程を示した図である。
【００４１】
図５Ａを参照すれば、比較部４１０およびカウント部４２０の動作によってインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞が変わり、これに伴い、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦに向かって動く。一定時点以後からは、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより高くなったり、低くなることを繰り返す。そして、キャリブレーション動作が完了（ＣＡＬ＿ＥＮが不活性化）すれば、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞値が変わらず、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより低い状態が続く。ここで、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより低くなったのは、比較部４１０の最後の比較結果ＵＰ／ＤＯＷＮが「ハイ」であり、これによってインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞がレファレンスインピーダンス部４３０のインピーダンス値を増やす方向でカウントされたためである。比較部４１０の最後の比較結果ＵＰ／ＤＯＷＮである「ハイ」信号は、保存部４４０に保存される（即ち、ＴＲＩＭ＝「ハイ」）。
【００４２】
図５Ｂを参照すれば、比較部４１０およびカウント部４２０の動作によってインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞が変わり、これに伴い、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦに向かって動く。一定時点以後からは、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより高くなったり、低くなったりすることを繰り返す。そして、キャリブレーション動作が完了（ＣＡＬ＿ＥＮが不活性化）すれば、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞値が変わらず、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより高い状態が続く。ここで、キャリブレーションノードＺＱの電圧が基準電圧ＶＲＥＦより高くなったのは、比較部４１０の最後の比較結果ＵＰ／ＤＯＷＮが「ロー」であり、これによってインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞がレファレンスインピーダンス部４３０のインピーダンス値を減らす方向でカウントされたためである。比較部４１０の最後の比較結果ＵＰ／ＤＯＷＮである「ロー」信号は、保存部４４０に保存される（即ち、ＴＲＩＭ＝「ロー」）。
【００４３】
図６は、本発明の第１実施形態に係るインピーダンス調節装置のターミネーション回路の構成図である。
【００４４】
ターミネーション回路は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞と、保存部４４０に保存された最後の比較結果ＴＲＩＭとに応じてインピーダンス値が決定される。図６に示したように、ターミネーション回路は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗６１１〜６１５と、保存部４４０に保存された信号ＴＲＩＭに応答してオン・オフされる並列抵抗６１６とを備え、このような抵抗６１１〜６１５、６１６を利用してインターフェースノード（インターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤが連結されるノード）をターミネーションする。
【００４５】
ターミネーション回路内の抵抗６１１〜６１５、６１６には、ターミネーション活性化信号ＰＵ＿ＥＮに応答してオン・オフされるトランジスタ６０１〜６０６が直列に連結される。
【００４６】
ターミネーション活性化信号ＰＵ＿ＥＮが「ハイ」で非活性化されると、抵抗６１１〜６１５、６１６はオフとなり、ターミネーション活性化信号ＰＵ＿ＥＮが「ロー」で活性化されると、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞または信号ＴＲＩＭによって、抵抗６１１〜６１５、６１６がオン・オフされる。
【００４７】
以下では、ターミネーション活性化信号ＰＵ＿ＥＮが「ロー」で活性化されたという仮定下に説明する。
【００４８】
抵抗６１１〜６１５には、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞各々の入力を受けるトランジスタ６２１〜６２５が直列に連結される。したがって、抵抗６１１〜６１５はインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞により各々オン・オフされる。これは既存のターミネーション回路と同一である。
【００４９】
抵抗６１６は、保存部４４０に保存された信号ＴＲＩＭが「ハイ」ならばターンオンされ、保存部に保存された信号ＴＲＩＭが「ロー」ならばターンオフされる。保存部４４０に保存された信号ＴＲＩＭを反転して入力されるトランジスタ６２６が抵抗６１６に直列に連結されるため、このような動作が可能になる。
【００５０】
先に説明したように、信号ＴＲＩＭが「ハイ」というのは、レファレンスインピーダンス部４３０の現在のインピーダンス値が、外部抵抗４０１のインピーダンス値（すなわち、ターゲット値）より大きいということを意味し、信号ＴＲＩＭが「ロー」というのは、レファレンスインピーダンス部４３０の現在のインピーダンス値が、外部抵抗４０１のインピーダンス値より小さいということを意味する。ターミネーション回路のインピーダンスは、レファレンスインピーダンス部４３０のインピーダンスと同一の傾向をみせる。すなわち、レファレンスインピーダンス部４３０のインピーダンス値がターゲット値より大きければ、ターミネーション回路のインピーダンス値もターゲット値より大きくなり、レファレンスインピーダンス部４３０のインピーダンス値がターゲット値より小さければ、ターミネーション回路のインピーダンス値もターゲット値より小さくなる。抵抗６１６は、ターミネーション回路のインピーダンス値がターゲット値より大きくなるとこれを減らし、ターミネーション回路のインピーダンス値がターゲット値より小さくなるとこれを増やす役割を果たす。
【００５１】
図６では、抵抗６１１〜６１５、６１６と、これらをオン・オフするためのトランジスタ６０１〜６０６、６２１〜６２６とを別に示したが、トランジスタ６０１〜６０６、６２１〜６２６はそれ自身でも抵抗成分を有するため、別途の抵抗なくトランジスタ６０１〜６０６、６２１〜６２６のみで回路が構成され得る。この場合、本発明での抵抗とは、トランジスタを意味することになる。
【００５２】
図４ないし図６では、キャリブレーション回路がプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞を生成し、ターミネーション回路がプルアップ方向でインターフェースノードをターミネーションする例を説明したが、これとは異なるように、キャリブレーション回路がプルダウンインピーダンスコードを生成し、ターミネーション回路がプルダウン方向でインターフェースノードをターミネーションするように構成され得るのは当然である。
【００５３】
図７は、本発明の第２実施形態に係るインピーダンス調節装置のキャリブレーション回路の構成図である。第２実施形態では、キャリブレーション回路（図７）が２個のインピーダンスコードを生成し、ターミネーション回路（図８）がプルアップおよびプルダウンの両方向でインターフェースノードをターミネーションする例を示す。
【００５４】
キャリブレーション回路は、キャリブレーションノードＺＱの電圧およびノードＡの電圧と基準電圧ＶＲＥＦとを比較して、比較結果ＵＰ／ＤＯＷＮ１、ＵＰ／ＤＯＷＮ２をカウントし、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を生成し、最後の比較結果ＵＰ／ＤＯＷＮ２を保存する。図７に図示したように、キャリブレーション回路は、基準電圧ＶＲＥＦおよび第１キャリブレーションノードＺＱの電圧を比較する第１比較部７１０と、第１比較部７１０の比較結果ＵＰ／ＤＯＷＮ１に応じてプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントする第１カウント部７２０と、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞により決定されるインピーダンス値で、第１キャリブレーションノードＺＱをプルアップ駆動するプルアップレファレンスインピーダンス部７３０と、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞により決定されるインピーダンス値を有し、第２キャリブレーションノードＡをプルアップ駆動するダミーレファレンスインピーダンス部７４０と、基準電圧ＶＲＥＦおよび第２キャリブレーションノードＡの電圧を比較する第２比較部７５０と、第２比較部７５０の比較結果ＵＰ／ＤＯＷＮ２に応じてプルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞をカウントする第２カウント部７６０と、プルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞により決定されるインピーダンス値で、第２キャリブレーションノードＡをプルダウン駆動するプルダウンレファレンスインピーダンス部７７０と、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞およびプルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞の生成完了時に第２比較部７５０の比較結果ＵＰ／ＤＯＷＮ２を保存する保存部７８０とを備える。比較部７１０、７５０およびカウント部７２０、７６０に入力されるキャリブレーション活性化信号ＣＡＬ＿ＥＮは、キャリブレーション動作を活性化させる信号であり、キャリブレーション活性化信号ＣＡＬ＿ＥＮが活性化されている間に比較部７１０、７５０およびカウント部７２０、７６０が動作してインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を生成し、キャリブレーション活性化信号ＣＡＬ＿ＥＮが非活性化されている間には、比較部７１０、７５０およびカウント部７２０、７６０の動作が停止し、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞の値は変わらない。
【００５５】
既存のキャリブレーション回路とは異なり、図７に示すキャリブレーション回路は、プルアップおよびプルダウンインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を生成する部分以外に、保存部７８０をさらに備える。
【００５６】
保存部７８０は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞の生成完了時に、第２比較部７５０の比較結果ＵＰ／ＤＯＷＮ２を保存する。インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞の生成完了時に第２比較部７５０の比較結果ＵＰ／ＤＯＷＮ２を保存するとは、キャリブレーション動作区間内で第２比較部７５０が最後に行う比較動作によって生成される比較結果ＵＰ／ＤＯＷＮ２を保存することを意味する。保存部７８０は、保存信号ＬＡＴ＿ＥＮに応答して動作する。この保存信号ＬＡＴ＿ＥＮは、キャリブレーション活性化信号ＣＡＬ＿ＥＮの非活性化の時点に活性化するように生成される。
【００５７】
保存部７８０は、キャリブレーション動作区間内での最後の比較結果ＵＰ／ＤＯＷＮ２を保存する。最後の比較結果ＵＰ／ＤＯＷＮ２が「ハイ」ならば、プルダウンキャリブレーションコードＮＣＯＤＥ＜０：Ｎ＞の最後のアップデートが、プルダウンレファレンスインピーダンス部７７０のインピーダンスを増加させる方向でなされるということを意味し、最後の比較結果ＵＰ／ＤＯＷＮ２が「ロー」ならば、プルダウンキャリブレーションコードＮＣＯＤＥ＜０：Ｎ＞の最後のアップデートが、プルダウンレファレンスインピーダンス部７７０のインピーダンスを減らす方向でなされるということを意味する。したがって、最後の比較結果ＵＰ／ＤＯＷＮ２が「ハイ」ならば、プルダウンレファレンスインピーダンス部７７０のインピーダンスがダミーレファレンスインピーダンス部７４０のインピーダンスより大きくなり、最後の比較結果ＵＰ／ＤＯＷＮ２が「ロー」ならば、プルダウンレファレンスインピーダンス部７７０のインピーダンスがダミーレファレンスインピーダンス部７４０のインピーダンスより小さくなる。
【００５８】
このように、保存部７８０に保存された信号ＴＲＩＭは、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞の生成完了後のダミーレファレンスインピーダンス部７４０のインピーダンス値と、プルダウンレファレンスインピーダンス部７７０のインピーダンス値とのうち、どちらがより大きいのかに関する情報を有している。すなわち、保存部７８０に保存された信号ＴＲＩＭは、キャリブレーション動作の完了後に量子化エラー（ｑｕａｎｔｉｚａｔｉｏｎ  ｅｒｒｏｒ）がどの方向で発生したかの情報を有する。
【００５９】
図７では、保存部７８０が第２比較部７５０の比較結果ＵＰ／ＤＯＷＮ２を保存する例を示したが、保存部７８０が第１比較部７１０の比較結果ＵＰ／ＤＯＷＮ１を保存するように構成することができる。第１比較部７１０の最後の比較結果ＵＰ／ＤＯＷＮ１も、ダミーレファレンスインピーダンス部７４０のインピーダンス値とプルダウンレファレンスインピーダンス部７７０のインピーダンス値とのうち、どちらがより大きいのかの情報を有するためである。このような構成の変化に応じて、比較結果ＵＰ／ＤＯＷＮ１をインバートして保存または保存後インバートしなければならず、本発明が達成しようとする基本原理は、同一になされ得る。
【００６０】
図８は、本発明の第２実施形態に係るインピーダンス調節装置のターミネーション回路の構成図である。
【００６１】
ターミネーション回路は、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞と、保存部７８０に保存された最後の比較結果ＴＲＩＭとに応じてインピーダンス値が決定される。図８に示したように、ターミネーション回路は、インターフェースノード（インターフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤが連結されるノード）をプルアップターミネーションするプルアップターミネーション部８１０と、インターフェースノードをプルダウンターミネーションするプルダウンターミネーション部８６０とを備えて構成される。
【００６２】
プルアップターミネーション部８１０は、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗８１１〜８１５と、保存部７８０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗８１６とを備える。プルアップターミネーション部８１０の抵抗８１１〜８１５、８１６には、プルアップターミネーション活性化信号ＰＵ＿ＥＮに応答してオン・オフされるトランジスタ８３１〜８３６が直列に連結される。プルアップターミネーション活性化信号ＰＵ＿ＥＮが「ハイ」で非活性化されると、抵抗８１１〜８１５、８１６はターンオフされ、プルアップターミネーション活性化信号ＰＵ＿ＥＮが「ロー」で活性化されると、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞または信号ＴＲＩＭによって、抵抗８１１〜８１５、８１６がオン・オフされる。以下では、プルアップターミネーション活性化信号ＰＵ＿ＥＮが「ロー」で活性化したという仮定下で説明する。
【００６３】
抵抗８１１〜８１５には、プルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞各々の入力を受けるトランジスタ８４１〜８４５が直列に連結される。したがって、抵抗８１１〜８１５はプルアップインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞によって各々オン・オフされる。抵抗８１６は、保存部７８０に保存された信号ＴＲＩＭが「ロー」ならばターンオンされ、「ハイ」ならばターンオフされる。保存部７８０に保存された信号ＴＲＩＭの入力を受けて動作するトランジスタ８４６が抵抗８１６に連結されるため、このような動作が可能になる。
【００６４】
プルダウンターミネーション部８６０は、プルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗８６１〜８６５と、保存部７８０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗８６６とを備える。プルダウンターミネーション部８６０の抵抗８６１〜８６５には、プルダウンターミネーション活性化信号ＰＤ＿ＥＮに応答してオン・オフされるトランジスタ８８１〜８８６が直列に連結される。プルダウンターミネーション活性化信号ＰＤ＿ＥＮが「ロー」で非活性化されると、抵抗８６１〜８６５，８６６はターンオフされ、プルダウンターミネーション活性化信号ＰＤ＿ＥＮが「ハイ」で活性化されると、プルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞または信号ＴＲＩＭによって、抵抗８６１〜８６５、８６６がオン・オフされる。以下では、プルダウンターミネーション活性化信号ＰＤ＿ＥＮが「ハイ」で活性化したという仮定下で説明する。
【００６５】
抵抗８６１〜８６５には、プルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞各々の入力を受けるトランジスタ８９１〜８９５が直列に連結される。したがって抵抗８６１〜８６５はプルダウンインピーダンスコードＮＣＯＤＥ＜０：Ｎ＞によって各々オン・オフされる。抵抗８６６は、保存部７８０に保存された信号ＴＲＩＭが「ハイ」ならばターンオンされ、「ロー」ならばターンオフされる。保存部７８０に保存された信号ＴＲＩＭの入力を受けて動作するトランジスタ８９６が抵抗８６６に直列に連結されるため、このような動作が可能になる。
【００６６】
保存部７８０に保存された信号ＴＲＩＭが「ハイ」ならば、抵抗８１６がターンオフされ、プルアップターミネーション部８１０のインピーダンス値が増え、且つ、抵抗８６６がターンオンされ、プルダウンターミネーション部８６０のインピーダンス値が増える。反対に、保存部７８０に保存された信号ＴＲＩＭが「ロー」ならば、抵抗８１６がターンオンされ、プルアップターミネーション部８１０のインピーダンス値が減少し、且つ、抵抗８６６がターンオフされ、プルダウンターミネーション部８６０のインピーダンス値が減少する。
【００６７】
先に説明したように、信号ＴＲＩＭが「ハイ」というのは、プルダウンレファレンスインピーダンス部７７０のインピーダンスが、ダミーレファレンスインピーダンス部７４０のインピーダンスより大きいということを意味する。また、信号ＴＲＩＭが「ロー」というのは、プルダウンレファレンスインピーダンス部７７０のインピーダンスが、ダミーレファレンスインピーダンス部７４０のインピーダンスより小さいということを意味する。
【００６８】
そして、ダミーレファレンスインピーダンス部７４０のインピーダンスと、プルアップターミネーション部８１０のインピーダンスとは同一の傾向をみせ、プルダウンレファレンスインピーダンス部７７０のインピーダンスと、プルダウンターミネーション部８６０のインピーダンスとは同一の傾向をみせる。すなわち、ダミーレファレンスインピーダンス部７４０のインピーダンスがプルダウンレファレンスインピーダンス部７７０のインピーダンスより大きくなると、プルアップターミネーション部８１０のインピーダンスがプルダウンターミネーション部８６０のインピーダンスより大きくなる傾向をみせる。また、ダミーレファレンスインピーダンス部７４０のインピーダンスがプルダウンレファレンスインピーダンス部７７０のインピーダンスより小さくなると、プルアップターミネーション部８１０のインピーダンスがプルダウンターミネーション部８６０のインピーダンスより小さくなる傾向をみせる。抵抗８１６がプルアップターミネーション部８１０のインピーダンス値を増減し、且つ、抵抗８６６がプルダウンターミネーション部８６０のインピーダンス値を増減することによって、プルアップターミネーション部８１０およびプルダウンターミネーション部８６０が、目標とする正確なインピーダンス値を有するようにする。
【００６９】
本発明の技術思想は上記の好ましい実施形態によって具体的に記述されたが、上記した実施形態はその説明のためのものであり、その制限のためのものでないことに注意しなければならない。また、本発明の技術分野の通常の専門家ならば、本発明の技術思想の範囲内で多様な実施形態が可能であることが分かるものである。
【図１】
2011119632.tif 000003
【図２】
2011119632.tif 000004
【図３】
2011119632.tif 000005
【図４】
2011119632.tif 000006
【図５Ａ】
2011119632.tif 000007
【図５Ｂ】
2011119632.tif 000008
【図６】
2011119632.tif 000009
【図７】
2011119632.tif 000010
【図８】
2011119632.tif 000011