(57)【要約】【課題】本発明は、ブートストラップダイオードを備える半導体装置の省エネルギー化ができる半導体装置を提供することを目的とする。【解決手段】トーテムポール接続された高圧側パワーデバイスと低圧側パワーデバイスの駆動を制御する半導体装置であって、回路負荷を有し、該高圧側パワーデバイスを制御する高圧側駆動回路と、該低圧側パワーデバイスを制御する低圧側駆動回路と、該低圧側駆動回路と接続され該低圧側駆動回路の電源電位であるＶＣＣ電位を該低圧側駆動回路に与えるＶＣＣ端子と、アノードが該ＶＣＣ端子と接続されカソードが該高圧側駆動回路と接続され、該高圧側駆動回路の電源電位であるＶＢ電位の充電に用いられるブートストラップダイオードと、該ＶＢ電位が該ＶＣＣ電位よりも小さくなる前に該回路負荷を遮断する手段とを備えたことを特徴とする。【選択図】図１
2011172309.tif 000002
【特許請求の範囲】
【請求項１】
トーテムポール接続された高圧側パワーデバイスと低圧側パワーデバイスの駆動を制御する半導体装置であって、
回路負荷を有し、前記高圧側パワーデバイスを制御する高圧側駆動回路と、
前記低圧側パワーデバイスを制御する低圧側駆動回路と、
前記低圧側駆動回路と接続され前記低圧側駆動回路の電源電位であるＶＣＣ電位を前記低圧側駆動回路に与えるＶＣＣ端子と、
アノードが前記ＶＣＣ端子と接続されカソードが前記高圧側駆動回路と接続され、前記高圧側駆動回路の電源電位であるＶＢ電位の充電に用いられるブートストラップダイオードと、
前記ＶＢ電位が前記ＶＣＣ電位よりも小さくなる前に前記回路負荷を遮断する手段とを備えたことを特徴とする半導体装置。
【請求項２】
前記回路負荷を遮断する手段は、前記高圧側パワーデバイスのオフ指令により前記回路負荷を遮断することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記回路負荷は高圧側電源電圧低下保護回路であることを特徴とする請求項１または２のいずれかに記載の半導体装置。
【請求項４】
前記高圧側電源電圧低下保護回路は、
電圧検出用抵抗列と、
バイアス用電流経路とを有し、
前記回路負荷を遮断する手段は、前記電圧検出用抵抗列と前記バイアス用電流経路を遮断するものであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記高圧側電源電圧低下保護回路は、
電圧検出用抵抗列を有し、
前記回路負荷を遮断する手段は、前記電圧検出用抵抗列を遮断するものであることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記回路負荷を遮断する手段はスイッチング素子であることを特徴とする請求項４または５のいずれかに記載の半導体装置。
【請求項７】
前記回路負荷を遮断する手段は、前記低圧側パワーデバイスのオン指令により前記回路負荷を遮断することを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブートストラップ回路方式を用いたインバータ等のパワーデバイスを駆動する半導体装置に関する。
【背景技術】
【０００２】
パワーデバイスを駆動する半導体装置について図７を参照して説明する。図７に記載の半導体装置１００は、トーテムポール接続された高圧側パワーデバイス１３０と低圧側パワーデバイス１３４を制御するものである。半導体装置１００は高圧側パワーデバイス１３０を制御する高圧側駆動回路１０２を備える。また、低圧側パワーデバイス１３４を制御する低圧側駆動回路１１４を備える。さらにこの半導体装置１００はモノリシックに形成されたブートストラップダイオード１１８を備える。
【０００３】
高耐圧ＩＣである半導体装置１００はブートストラップダイオード１１８を備えたＢＳＤｉ方式を採用する。図７に示すように、ブートストラップダイオード１１８はアノードをＶＣＣ端子１３８に、カソードを高圧側浮遊供給絶対電圧ＶＢを供給するＶＢ端子１４０に接続する。そして、高圧側浮遊供給オフセット電圧ＶＳを供給するＶＳ端子１４２とＶＢ端子１４０との間にコンデンサ１２２が接続されている。コンデンサ１２２は、低圧側パワーデバイス１３４がオンする時に、ブートストラップダイオード１１８を通じて充電される。このようにして、高圧側浮遊電源を必要としない方法を提供できる。
【０００４】
図８はブートストラップダイオード１１８の断面図である。図８において、Ｐｗｅｌｌ２１０とＰ型拡散層２０４を離すことで高耐圧ダイオードはブートストラップダイオード（ＢＳＤｉ）としての使用が可能となる。しかし、このブートストラップダイオード１１８を半導体装置１００に用いると、ブートストラップダイオード１１８のアノード２００は電源電圧分だけカソード２０２より電位が高くなる。そうすると、アノード２００からｐ−基板２０８方向に寄生ＰＮＰＴｒが動作し、ＶＣＣの消費電流が非常に大きくなってしまう問題が生じる。すなわち、図７を参照して説明すれば、ＶＣＣ端子１３８から流れる電流がブートストラップダイオード１１８を介してコンデンサ１２２を充電する側に行かず、ブートストラップダイオード１１８のアノードからｐ−基板（ＧＮＤ側）に無駄に流れてしまう。
【０００５】
このように、上述の構成ではブートストラップダイオードにより高圧側浮遊電源を省略できるが、半導体装置の省エネルギー化ができない。そこで、たとえば特許文献１などには、寄生ＰＮＰＴｒの寄生電流を低減するようなデバイス構造が提案されている。特許文献１のブートストラップダイオードは、縦型ＰＮＰＴｒより横型ＰＮＰに流れる電流を多くして（電流増幅率を高くして）相対的に縦型ＰＮＰＴｒに流れる無駄な寄生電流を削減するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−２８３７１８号公報
【特許文献２】特開平１０−３２１８７８号公報
【特許文献３】特開２００６−２７００３４号公報
【特許文献４】特開２００６−３１４１５４号公報
【特許文献５】特開平０８−１０３０８７号公報
【特許文献６】特開平１１−０２７９３１号公報
【特許文献７】特開２００２−１３６１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載のブートストラップダイオードでは、寄生電流低減用のＰ＋層をカソード電極Ｎ＋層の近傍に形成する必要がある。このＰ＋層は二重拡散法などを用いて形成される。一般的なＣＭＯＳプロセスにおいては二重拡散層を形成するプロセスはオプション扱いとなっている。そのため、二重拡散層を形成するとプロセスが高コスト化する問題があった。特に高圧側駆動回路の電源用のブートストラップダイオードとして利用するため高圧側駆動回路内にモノリシックに形成する場合においては製造プロセスが複雑になる。よって製造コストが増大する問題があった。
【０００８】
また、特許文献１に記載のブートストラップダイオードは寄生電流を低減するものであり０にはならない。よって、省エネルギー化の観点においては上記寄生電流の低減だけでは不十分であるという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、特別な製造プロセスを追加することなく半導体装置内にモノリシックに作られたブートストラップダイオードを用いながらも、寄生ＰＮＰＴｒの寄生電流を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願の発明にかかる半導体装置は、トーテムポール接続された高圧側パワーデバイスと低圧側パワーデバイスの駆動を制御する半導体装置であって、回路負荷を有し、該高圧側パワーデバイスを制御する高圧側駆動回路と、該低圧側パワーデバイスを制御する低圧側駆動回路と、該低圧側駆動回路と接続され該低圧側駆動回路の電源電位であるＶＣＣ電位を該低圧側駆動回路に与えるＶＣＣ端子と、アノードが該ＶＣＣ端子と接続されカソードが該高圧側駆動回路と接続され、該高圧側駆動回路の電源電位であるＶＢ電位の充電に用いられるブートストラップダイオードとを備える。そして、該ＶＢ電位が該ＶＣＣ電位よりも小さくなる前に該回路負荷を遮断する手段とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、半導体装置を省エネルギー化できる。
【図面の簡単な説明】
【００１２】
【図１】半導体装置とパワーデバイスの接続を説明する図である。
【図２】半導体装置の回路図である。
【図３】回路負荷の構成を説明する図である。
【図４】半導体装置の回路構成の変形例を説明する図である。
【図５】回路負荷の構成の変形例を説明する図である。
【図６】低圧側パワーデバイスのオン指令により回路負荷を遮断する構成を説明する図である。
【図７】周知の半導体装置について説明する図である。
【図８】ブートストラップダイオードの断面図である。
【発明を実施するための形態】
【００１３】
実施の形態
実施の形態は図１ないし図６を参照して説明する。なお、同一又は対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
【００１４】
図１は実施の形態の半導体装置を説明する図である。半導体装置１０はトーテムポール接続された高圧側パワーデバイス３０と低圧側パワーデバイス３４の駆動を制御する。半導体装置１０は高圧側パワーデバイス３０を制御する高圧側駆動回路１２を備える。高圧側駆動回路１２は回路負荷１６を備える。回路負荷１６は高圧側駆動回路１２の定常的（ＤＣ的）な回路電流経路である。本実施の形態では回路負荷１６は高圧側電源電圧低下保護回路（ＵＶ回路）である。
【００１５】
半導体装置１０はさらに低圧側パワーデバイス３４を制御する低圧側駆動回路１４を備える。高圧側駆動回路１２の電源電位を与えるのはＶＢ端子４３である。低圧側駆動回路１４の電源電位を与えるのはＶＣＣ端子４１である。
【００１６】
半導体装置１０は、アノードが抵抗２０を経由してＶＣＣ端子４１と接続され、カソードが高圧側駆動回路１２と接続されたブートストラップダイオード１８を備える。ブートストラップダイオード１８は半導体装置１０にモノリシックに形成される。ブートストラップダイオード１８はＶＢ端子４３の電位の充電に用いられる。
【００１７】
次いで、半導体装置１０が備える端子について説明する。半導体装置１０は高圧側駆動信号入力端子４０を備える。高圧側駆動信号入力端子４０は高圧側パワーデバイス３０のオンオフを切り替える信号が入力される端子である。高圧側駆動信号入力端子４０は回路負荷１６を経由して、高圧側駆動信号出力端子４４と接続される。高圧側駆動信号出力端子４４は高圧側パワーデバイス３０のゲートと接続される。
【００１８】
さらに半導体装置１０は低圧側駆動信号入力端子４２を備える。低圧側駆動信号入力端子４２は低圧側パワーデバイス３４のオンオフを切り替える信号が入力される端子である。低圧側駆動信号入力端子４２は低圧側駆動回路１４を経由して低圧側駆動信号出力端子４６と接続される。低圧側駆動信号出力端子４６は低圧側パワーデバイス３４のゲートと接続される。
【００１９】
さらに半導体装置１０は、高圧側パワーデバイス３０と低圧側パワーデバイス３４の中点に接続されるＶＳ端子を備える。ＶＳ端子はコンデンサ２２を介してＶＢ端子４３にも接続される。
【００２０】
本実施の形態の一つの特徴は、回路負荷１６が遮断可能なように構成されていることである。すなわち、回路負荷１６は、高圧側駆動信号入力端子４０から高圧側パワーデバイスのオフ指令を受けると遮断されるように構成される。以後、回路負荷１６とその周辺について図２、図３を参照して詳細に説明する。図２は図１では簡略表現された半導体装置１０を詳細に説明する図である。図２では高圧側駆動回路１２がＳＲラッチ回路１９を含むことが記載されている。ＳＲラッチ回路１９は高圧側パワーデバイス３０をスイッチングするために用いられる。ＳＲラッチ回路１９の出力信号であるＱ信号が”Ｌ”（高圧側パワーデバイス３０のオフ指令）のときは、回路負荷１６は遮断される。このとき回路負荷１６の出力は”Ｌ”出力を維持して停止するように構成する。これは例えば回路負荷１６の出力をプルダウンしておくことで達成される。Ｑ信号が”Ｈ”（高圧側パワーデバイス３０のオン指令）のときは負荷電流を流し、回路負荷１６を動作させる。本実施の形態ではＮＡＮＤ回路１７が用いられる。
【００２１】
図３には本実施の形態の回路負荷１６の構成が詳細に記載されている。ＵＶ回路である回路負荷１６はＶＢ−ＶＳ間電源電圧の低下を検知するとエラー出力として”Ｌ”信号を出力し、高圧側パワーデバイス３０を遮断させる。回路負荷１６の負荷電流は、電源電圧を検出するための抵抗負荷（ＶＢ−ＶＳ間に直列接続された抵抗列Ｒｆｕｋａ）を流れる電流と、コンパレータ回路及びフィルタ回路を動作させるためにバイアス用電流経路を流れるバイアス電流である。バイアス用電流経路とは図３においてバイアス電流ａＩＲＥＦ（ＵＶコンパレータ回路のバイアス電流）、ｂＩＲＥＦ（ＵＶコンパレータの基準電位生成用ツェナーダイオードのバイアス電流）、ｃＩＲＥＦ（フィルタ回路用バイアス電流）が流れる経路である。ここで、高圧側駆動回路１２の回路負荷１６（ＵＶ回路）は高圧側駆動信号出力端子４４からの出力をシャットダウンさせるための機能であるため、高圧側パワーデバイス３０がＯＦＦ動作時は、回路負荷１６によるシャットダウン機能は必要ない。
【００２２】
そこで、本実施の形態では図３に示すとおり、抵抗負荷Ｒｆｕｋａ（破線で囲まれている）のＧＮＤ側にｎ−ＭＯＳＦＥＴ５２を設け、バイアス抵抗ＲｂｉａｓのＶＢ側にｐ−ＭＯＳＦＥＴ５０を設ける。そして、上述のＱ信号が”Ｌ”のときにｎ−ＭＯＳＦＥＴ５２とｐ−ＭＯＳＦＥＴ５０をＯＦＦにする。そうすると、バイアス電流ａＩＲＥＦ、ｂＩＲＥＦ、ｃＩＲＥＦおよび、Ｒｆｕｋａ（電圧検出用抵抗列）のＤＣ電流経路が遮断される。よって、高圧側パワーデバイス３０がオフ状態時に回路負荷１６の定常的な回路電流を無くすことができる。
【００２３】
このように、高圧側パワーデバイス３０に対するオフ指令により回路負荷１６を遮断することがこの実施の形態の特徴である。ここで、ブートストラップダイオード１８の寄生ＰＮＰＴｒが動作するのは、ＶＢ電位がＶＣＣ電位より低い状態の時（同電位以下）である。この場合回路負荷を介してＶＢ端子−ＶＳ端子間に回路電流が流れ省エネルギー化を阻害する。
【００２４】
そこで、本実施の形態のように回路負荷１６を遮断するとＶＢ端子４３−ＶＳ端子４５間の回路電流を無くすことができる。これによりブートストラップダイオード１８の寄生ＰＮＰＴｒに定常的なベース電流が流れなくなる。よって寄生ＰＮＰＴｒは動作しないため、ブートストラップダイオード１８の消費電流を抑制することができる。なお、コンデンサ２２の充電電流は過渡的に流れることとなるが、短時間でコンデンサ２２の充電は終わる。よって充電後は定常的な回路電流（ＤＣ成分）は０になる。以上より、特別な製造プロセスを追加することなく、半導体装置内にモノリシックに作られたブートストラップダイオードに起因する縦型の寄生ＰＮＰＴｒの寄生電流を抑制することができる。
【００２５】
一般に、トーテムポール接続されたパワーデバイスの負荷はモータなどの誘導性負荷である。高圧側パワーデバイスと低圧側パワーデバイスが共にオフ状態を維持する時間であるデッドタイム期間中は誘導性負荷が今まで負荷に流れていた電流を流し続けようとする還流モードとなる。そのため、高圧側パワーデバイスがオン状態からオフ状態となった直後には、低圧側パワーデバイスに逆並列接続されたフリーホイールダイオードを通って電流が流れ続ける。この場合、ＶＳ電位はＧＮＤ電位とブートストラップダイオードのＶｆ分、すなわちほぼ０Ｖとなっている。ＶＢ電位もＶＳ電位とコンデンサに充電されている電圧との和（＜ＶＣＣ）となる。そうするとＶＢ端子−ＶＳ端子間の回路電流が寄生ＰＮＰＴｒのベース電流となり、ＶＣＣの消費電力が増大してしまう。ところが、本実施の形態ではデッドタイムにおいてもＶＢ電位がＶＣＣ電位より低くなることを抑制できる。すなわち、回路負荷１６の遮断は高圧側パワーデバイス３０のオフ指令により行われる。そのため、デッドタイム期間中にも寄生ＰＮＰＴｒが動作することはないため半導体装置の省エネルギー化ができる。
【００２６】
さらに、二重拡散層などを要しないため原料の製造コストを低減できる。また、上述の省エネルギー化により半導体装置の耐久性の向上も実現できる。
【００２７】
本実施の形態では回路負荷１６周辺の構成として図２に記載の構成を挙げたが本発明はこれに限定されない。例えば図４に記載されるようにＳＲラッチ回路１９の出力によって停止・駆動させられるＵＶ回路の否定（ＮＯＴ）出力をＨＯ出力バッファの駆動信号としてもよい。図４にはＮＯＴ回路２１が記載されている。これは図２に記載されるＵＶ回路出力とＳＲラッチ回路の出力の否定論理和（ＮＡＮＤ）出力を用いることの変形例である。
【００２８】
本実施の形態では回路負荷１６の構成として図３に記載の構成を挙げたが本発明はこれに限定されない。例えば図５に記載のように回路負荷１６の遮断をｎ−ＭＯＳＦＥＴ５２のみによって行うこととしてもよい。バイアス抵抗ＲｂｉａｓはＵＶコンパレータ回路を動作させるためのものであるので、バイアス抵抗Ｒｂｉａｓを流れる電流（ＩＲＥＦ）をカットした場合、ＵＶ回路が不定動作となる可能性がある。すなわち、シャットダウン途中や起動途中で不安定な出力となる可能性がある。ＩＲＥＦは、典型的には１０マイクロアンペア程度であり、抵抗負荷Ｒｆｕｋａに定常的に流れる電流（典型的には１００マイクロアンペア）と比べて１／１０程度と小さい。そのため図５に示すとおり、ＩＲＥＦを常に流すこととし、抵抗負荷Ｒｆｕｋａ側のみを遮断するようにしてもよい。このような回路によれば、回路負荷の安定動作と高圧側パワーデバイスのオフ状態時の定常的な回路電流の削減を両立できる。
【００２９】
本実施の形態では「ＶＢ電位がＶＣＣ電位よりも小さくなる前に回路負荷を遮断する手段」として高圧側駆動信号入力端子４０からの入力を利用する回路負荷１６を挙げた。しかしながら本発明はこれに限定されない。ＶＢ電位がＶＣＣ電位よりも小さくなる前に回路負荷を遮断する手段は様々な形態が考えられる。
【００３０】
たとえば図６に示す半導体装置７０のような構成でも本発明の効果を得ることができる。図６に示す半導体装置７０は低圧側駆動信号入力端子４２と回路負荷７４を接続している。そして、低圧側駆動信号入力端子４２から低圧側パワーデバイス３４のオン指令があったときに回路負荷７４を遮断する。これにより縦型の寄生ＰＮＰＴｒに定常的なベース電流が流れなくなり、寄生ＰＮＰＴｒは動作しない。よって省エネルギー化ができる。なお、コンデンサ２２の充電電流は過渡的に流れるが、短時間でコンデンサ２２の充電は終わり、充電後は定常的な回路電流（ＤＣ成分）は０になる。
【００３１】
ここで、低圧側駆動信号入力端子４２からの信号により高圧側駆動回路７２の回路電流（回路負荷）を遮断する場合は、低圧側駆動信号入力端子４２からの信号を高圧側に伝達する必要がある。この伝達のためには別途レベルシフト回路を設けてもよい。あるいは、低圧側パワーデバイス３４のオン指令時に高圧側駆動信号入力端子４０からの信号のレベルシフト回路のオフ側を駆動させるようにしてもよい。このように半導体装置が「ＶＢ電位がＶＣＣ電位よりも小さくなる前に回路負荷を遮断する手段」を有する限り本発明の効果を得ることができる。
【符号の説明】
【００３２】
１０  半導体装置、  １２  高圧側駆動回路、  １４  低圧側駆動回路、  １８  ブートストラップダイオード、  ２２  コンデンサ、  ３０  高圧側パワーデバイス、  ３４  低圧側パワーデバイス、  ４１  ＶＣＣ端子、  ４３  ＶＢ端子、  ４５  ＶＳ端子、  ５０  ｐ−ＭＯＳＦＥＴ、  ５２  ｎ−ＭＯＳＦＥＴ
【図１】
2011172309.tif 000003
【図２】
2011172309.tif 000004
【図３】
2011172309.tif 000005
【図４】
2011172309.tif 000006
【図５】
2011172309.tif 000007
【図６】
2011172309.tif 000008
【図７】
2011172309.tif 000009
【図８】
2011172309.tif 000010