(57)【要約】      （修正有）【課題】瞬時に同期を確立し、比較的に長時間、同期状態を高精度で保持することができる同期発振器を安価に実現する。【解決手段】少なくとも、セットもしくはリセット付きカウンタ２２と同期検出手段２４とから構成され、前記同期検出手段２４において、同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出し、前記タイミングにおいて、前記カウンタ２２をセットしあるいはリセットすることで、同期入力信号と瞬時に同期を確立し、前記同期入力信号が休止しあるいは停止した場合、あるいは取去られた後にも、比較的に長時間、同期状態を高精度で保持することができる。【選択図】図１
2011147107.tif 000002
【特許請求の範囲】
【請求項１】
無線回線もしくは有線回線を通じて伝送される同期入力信号と瞬時に同期を確立し、かつ比較的に長時間同期を保持するための同期発振器において、前記同期発振器が、少なくとも、発振周波数が高安定である基準発振器と、前記基準発振器の出力信号を直接もしくは周波数を変換してサンプリング信号とし、同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出するための同期検出手段と、前記基準発振器の出力信号を直接もしくは周波数を変換してクロック信号とし、前記クロック信号によって駆動されるセットもしくはリセット付きのカウンタもしくは数値制御発振器とから構成され、
前記同期検出手段が、前記検出したタイミングにおいて、前記カウンタもしくは数値制御発振器をセットしあるいはリセットして瞬時に同期を確立し、前記セットもしくはリセット付きのカウンタもしくは数値制御発振器が、前記同期入力信号が休止しあるいは停止している間も、高精度で比較的に長時間同期を保持しあるいは維持できる
ことを特徴とする瞬時に同期を確立しかつ保持できる同期発振器。
【請求項２】
前記同期入力信号に同期確立誤差関数を付与するために、前記同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出するために用いるサンプリング信号の位相を、複数組の移相手段を設けて異なった位相にシフトさせ、前記位相をシフトさせた複数組のサンプリング信号を、切替制御手段によって、順次にあるいは周期的に切替えることを特徴とする請求項第１項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【請求項３】
前記同期入力信号に同期確立誤差関数を付与するために、前記同期入力信号の位相を、複数組の移相手段を設けて異なった位相にシフトさせ、前記位相をシフトさせた複数組の同期入力信号を、切替制御手段によって、順次にあるいは周期的に切替えることを特徴とする請求項第１項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【請求項４】
前記同期入力信号に同期確立誤差関数を付与するために、同期入力信号発生装置側と同期発振器側とを無線回線で接続し、前記同期入力信号発生装置側、同期発振器側、もしくはこれらの両方に、複数のアンテナを設け、アンテナ切替器によって、順次にあるいは周期的に切替えることを特徴とする請求項第１項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【請求項５】
前記同期確立誤差関数を付与するのに対応して、複数組のセットもしくはリセット付きのカウンタもしくは数値制御発振器を設け、前記同期入力信号が入力される間は、前記同期確立誤差関数を付与する側の切替制御手段もしくはアンテナ切替器を切替えるタイミングに合わせて、前記複数組のカウンタもしくは数値制御発振器を切替え、前記複数組のカウンタもしくは数値制御発振器を、順次にあるいは周期的に、セットしもしくはリセットして瞬時に同期を確立し、前記同期入力信号が休止しあるいは停止している間は、前記複数組のカウンタの動作を継続して同期を比較的に長時間保持しあるいは維持し、前記複数組のカウンタもしくは数値制御発振器の出力信号を順次にあるいは周期的に切替えて出力することを特徴とする請求項第２項から第４項までの何れかに該当する瞬時に同期を確立しかつ保持できる同期発振器。
【請求項６】
前記位相シフトの合計が、前記サンプリング信号の１周期の長さ以上であることを特徴とする請求項第２項もしくは第３項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【請求項７】
前記同期発振器に入力される同期入力信号、前記同期発振器から出力される同期出力信号、あるいはこれらの両方を、伝達位相誤差、中心周波数偏差、遅延歪み、もしくはこれらの組合せが少ないかあるいは少なく微調整が可能な帯域通過フイルタに通し、前記同期出力信号に含まれる雑音を軽減し、必要に応じてゼロ交差検出器によってデジタル信号に変換することを特徴とする請求項第５項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【請求項８】
前記同期入力信号が間欠発信でなく連続して発信される場合でも、同期入力信号に、直接もしくは間接に、同期確立誤差関数を付与することによって、瞬断もしくは多重伝搬が発生する有線回線もしくは無線回線にも適用できることを特徴とする請求項第１項から第７項のいずれかに該当する瞬時に同期を確立しかつ保持できる同期発振器。
【請求項９】
前記基準発振器の出力信号を、位相同期発振器もしくは逓倍器を用いて、前記同期入力信号の１０倍以上の周波数に変換し、前記クロック信号、サンプリング信号、もしくはこれらの両方として用いることを特徴とする請求項第１項に記載の瞬時に同期を確立しかつ保持できる同期発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、瞬時に同期を確立し、かつ比較的に長時間同期を保持しあるいは維持できる同期発振器に関するものである。
【背景技術】
【０００２】
従来から、同期を確立しかつ保持できる同期発振器が提案されている。（例えば、特許文献１から３参照）
【特許文献１】特開２００８−２７８４７９号
【特許文献２】特開２００９−１０００６１号
【特許文献３】特開２００９−２１０３７２号
【０００３】
図７は、特許文献１に示す、従来の「デジタルシンセサイザ」の実施例である。図７において、１０はデジタルシンセサイザ、１１はデジタル位相比較器、１２は数値制御発振器（ＮＣＯ）、１３は分周器、１４は入力端子、１５は出力端子である。
数値制御発振器１２はデジタル位相比較器１１から出力される制御信号に応じて発振周波数が変化し、その同期出力信号が分周器１３によってＮ分周され、位相比較器１１の一方の端子に入力される。
【０００４】
外部からの同期入力信号が入力端子１４に加えられると、前記位相比較器１１によって分周器１３の出力信号と位相が比較され、両者間の位相差に応じて制御信号が変化し、前記制御信号に応じて、前記数値制御発振器１２の発振周波数を制御する。
【０００５】
前記数値制御発振器１２の発振周波数が前記同期入力信号の周波数より高い場合には、前記数値制御発振器１２の発振周波数を下げるように働き、逆の場合には発振周波数を高めるように働き、前記数値制御発振器１２の発振周波数が前記同期入力信号の周波数が等しい場合に同期を確立し、前記制御信号をホールドして同期を維持して、前記数値制御発振器１２から出力される同期出力信号が、接続端子１４を介して外部に出力される。
【０００６】
前記の従来の技術では、前記位相比較器１１によって位相を比較しているため、同期の確立までに時間を要し、同期を確立した時点での前記数値制御発振器１２から出力される同期出力信号と前記同期入力信号との間の残留位相誤差もしくは同期確立誤差が存在し、前記残留位相誤差が不安定となるなどの問題点がある。
【０００７】
特許文献２に記載されている従来の「相対距離測定機能を有するユビキタスモバイルネットワーク」では、（請求項１）において「同期発振器」を設けることが述べられているが、具体的な構成についての記述がされていない問題点がある。
【０００８】
特許文献３に記載されている従来の「距離測定装置」では、前記の特許文献１に記載されている「デジタルシンセサイザ」が適用されており、特許文献１と同様な問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明は、従来の位相同期発振器（ＰＬＬ）、もしくは注入同期発振器では、同期入力信号の入力が休止しあるいは停止している期間が存在すると、同期を保持できない問題点を解決するためになされたものであり、同期入力信号と瞬時に同期を確立し、同期入力信号が休止しあるいは停止した場合でも、高精度で安定に同期を保持できる同期発振器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係わる「瞬時に同期を確立しかつ保持できる同期発振器」では、図１に示すように、受信機７によって同期入力信号が復調され、帯域通過フイルタ２５によって不要な雑音が除去された後、ゼロ交差検出器２６によってデジタル信号に変換される。一方、周波数安定度の高い基準発振器２１によって生成されるクロック信号を、直接サンプリング信号とし、あるいは位相同期発振器２３によって周波数の高いサンプリング信号に変換し、前記サンプリング信号を用いて、前記デジタル信号をサンプリングし、前記同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出する。
【００１１】
前記検出したタイミングで、前記基準発振器２１の出力信号を直接もしくは周波数を変換してクロック信号とし、あるいは位相同期発振器もしくは逓倍器によって高い周波数に変換してクロック信号とし、前記クロック信号によって駆動されるセットもしくはリセット付きのカウンタ２２を、セットしあるいはリセットすることで、前記セットもしくはリセット付きのカウンタが、前記同期入力信号と瞬時に同期を確立し、前記同期入力信号が休止しあるいは停止した後も比較的に長時間、高精度な同期を保持しあるいは維持できることによって、前記同期発振器を安価に実現できる。なお、図１に示すように無線回線によって接続することは必須条件ではなく、有線回線によって接続しても同様な効果が得られる。
【発明の効果】
【００１２】
従来の同期が保持できる同期発振器では、デジタル化された位相比較器が採用されているが、その出力信号はアナログ信号であり、前記アナログ信号をアナログデジタル変換器でデジタル信号に変換して制御信号とし、前記制御信号によって数値制御発振器（ＮＣＯ）のレジスタの設定値を、加算もしくは減算して周波数を制御しているため、短時間に同期を確立することが難しく、しかも同期確立精度も低いことから、同期入力信号が休止しあるいは停止した場合に、同期状態を安定にかつ高精度で保持することが難しい問題点があった。
【００１３】
これに対して本発明の同期発振器では、同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングで、セットもしくはリセット付きのカウンタをセットしあるいはリセットすることで、前記セットもしくはリセット付きのカウンタが、瞬時に同期を確立でき、しかも同期入力信号が休止しあるいは停止した場合にも、同期状態を安定にかつ高精度で保持できる他、回路を集積回路内に、安価に構成できるメリットが得られる。
【発明を実施するための最良の形態】
【００１４】
この発明に係わる同期発振器は、図１および請求項１に本発明の第１の実施の形態を示すように、無線回線もしくは有線回線を通じて伝送される同期入力信号と瞬時に同期を確立し、かつ比較的に長時間同期を保持するための同期発振器１０において、前記同期発振器１０が、少なくとも、発振周波数が高安定である基準発振器２１と、前記基準発振器２１の出力信号を直接もしくは周波数を変換してサンプリング信号とし、同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出するための同期検出手段２４と、前記基準発振器２１の出力信号を直接もしくは周波数を変換してクロック信号とし、前記クロック信号によって駆動されるセットもしくはリセット付きのカウンタもしくは数値制御発振器２２とから構成され、
【００１５】
前記同期検出手段２４が、検出したタイミングにおいて、前記カウンタもしくは数値制御発振器をセットしあるいはリセットして瞬時に同期を確立し、前記セットもしくはリセット付きのカウンタもしくは数値制御発振器が、前記同期入力信号が休止しあるいは停止している間も、高精度で比較的に長時間同期を保持しあるいは維持できる。
【００１６】
また、図３および請求項２に示すように、前記同期入力信号に同期確立誤差関数を付与するために、前記同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出するために用いるサンプリング信号の位相を、複数組の移相手段５２ａ〜５２ｎを設けて異なった位相にシフトさせ、前記位相をシフトさせた複数組のサンプリング信号を、切替制御手段５３によって順次にあるいは周期的に切替えて出力する。
【００１７】
また、請求項３に示すように、前記同期入力信号に同期確立誤差関数を付与するために、前記同期入力信号の位相を、複数組の移相手段５２ａ〜５２ｎを設けて異なった位相にシフトさせ、前記位相をシフトさせた複数組の同期入力信号を、切替制御手段５３によって順次にあるいは周期的に切替えて出力する。
【００１８】
また、図４および請求項４に示すように、前記同期入力信号に同期確立誤差関数を付与するために、同期入力信号発生装置１側と同期発振器１０側とを無線回線で接続し、前記同期入力信号発生装置１側、同期発振器１０側、もしくはこれらの両方に、複数のアンテナ又は送受波器６ａ、６ｂを設け、アンテナ切替器６１によって、順次にあるいは周期的に切替えて出力する。
【００１９】
また、図５および請求項５に示すように、前記同期確立誤差関数を付与するのに対応して、複数組のセットもしくはリセット付きカウンタもしくは数値制御発振器７２ａ〜７２ｎを設け、前記同期入力信号が入力される間は、前記同期確立誤差関数を付与する側の切替制御手段５３もしくはアンテナ切替器６１を切替えるタイミングに合わせて、前記複数組のカウンタもしくは数値制御発振器７２ａ〜７２ｎを切替え、前記複数組のカウンタもしくは数値制御発振器を順次にあるいは周期的にセットしあるいはリセットして瞬時に同期を確立し、前記同期入力信号が休止しあるいは停止している間は、前記複数組のカウンタもしくは数値制御発振器７２ａ〜７２ｎの動作を継続して比較的に長時間同期を保持しあるいは維持し、前記複数組のカウンタ７２ａ〜７２ｎの出力信号を順次にあるいは周期的に切替えて出力する。
【００２０】
また、請求項６に示すように、前記位相シフトの合計が、前記サンプリング信号の１周期の長さ以上であるものとする。
また、請求項７に示すように、前記同期発振器１０に入力される同期入力信号、前記同期発振器１０から出力される同期出力信号、あるいはこれらの両方を、伝達位相誤差、中心周波数偏差、群遅延歪み、もしくはこれらの組合せが少ないかあるいは少なく微調整が可能な帯域通過フイルタに通し、前記同期出力信号に含まれるジッタ雑音を軽減する。
【００２１】
また、請求項８に示すように、前記同期入力信号が間欠発信でなく連続して発信される場合でも、同期入力信号に、直接もしくは間接に、同期確立誤差関数を付与することによって、瞬断もしくは多重伝搬が発生する有線回線もしくは無線回線にも適用できる。
また、請求項９に示すように、前記基準発振器の出力信号を、位相同期発振器もしくは逓倍器を用いて、前記同期入力信号の１０倍以上の周波数に変換し、前記クロック信号、サンプリング信号、もしくはこれらの両方として用いる。
【００２２】
（実施の形態１）
図１は本発明の第１の実施の形態による同期発振器の構成図である。図１において、１は同期入力信号発生装置、２は基準発振器、３は同期入力信号生成手段、４は送信機、５、６はアンテナ又は送受波器、７は受信機、１０は同期発振器、１４は同期入力端子、１５は同期出力端子、２１は基準発振器、２２はセットもしくはリセット付きのカウンタ、２３は位相同期発振器、２４は同期検出手段、２５は帯域通過フイルタ、２６はゼロ交差検出器もしくはコンパレータである。
【００２３】
送信機４に接続されたアンテナ又は送受波器５と、受信機７に接続されたアンテナ又は送受波器６とは、お互いに離れた場所に設置されており、無線回線によって接続されている。前記同期入力信号生成手段３では、基準発振器２から供給されるクロック信号と同期しもしくは直交した同期入力信号を生成し、送信機４によって変調して増幅し、アンテナ又は送受波器５を介し、バースト状の無線信号として、空間へ間欠発信される。
【００２４】
前記空間へ間欠発信された無線信号がアンテナ又は送受波器６で受信され、受信機７によって復調された同期入力信号は、同期入力端子１４を介して、帯域通過フイルタ２５によって不要な高調波と雑音が除去された後、ゼロ交差検出器２６によってデジタル信号に変換され、一方、基準発振器２１によって生成されるクロック信号を、直接もしくは位相同期発振器もしくは逓倍器２３によって高い周波数のサンプリング信号に変換し、前記サンプリング信号を同期検出器２４に供給して、ゼロ交差検出器２６の出力信号をサンプリングし、前記同期入力信号の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出する。
【００２５】
前記検出されたタイミングにおいて、前記セットもしくはリセット付きカウンタ２２を複数回、例えば３回程度、セットしあるいはリセットすることで、瞬時に、例えば３マイクロ秒で、同期を確立し、同期入力信号が休止しあるいは停止した場合、あるいは取去られた場合にも、比較的に長時間、同期状態を高精度でしかも高安定に保持しあるいは維持できる。
なお、前記セットもしくはリセット付きカウンタ２２は、前記基準発振器２１の出力信号を、直接、あるいは位相同期発振器もしくは逓倍器２３を用いて高い周波数に変換してクロック信号とし、前記クロック信号によって駆動されているものとする。
【００２６】
また、前記基準発振器２１の発振周波数は、前記同期入力信号の周波数に比較して、整数倍であることが必須であり、両者間の周波数偏差は±１ｐｐｍ程度以内であり、可能な限り少ないことが望ましい。
また、前記同期入力信号の周波数が１ＭＨｚの場合、セットもしくはリセットを３回継続することで、３マイクロ秒以内に、確実に同期を確立させることができる。
【００２７】
図２は本発明の第１の実施の形態による同期発振器の動作説明図である。図２において、３１は同期入力信号、３２は同期入力信号のゼロ交差信号、３３はサンプリング信号、３４ａ、３４ｂはセットもしくはリセット信号、３５ａ〜３５ｄは同期発振器から出力される同期出力信号、３６ａ、３６ｂは同期確立誤差、３７は同期入力信号の時間軸、３８はゼロ交差信号の時間軸、３９はサンプリング信号の時間軸、４０はセットもしくはリセット信号の時間軸、４１は同期出力信号の時間軸である。
前記セットもしくはリセット信号３４ａ、３４ｂは数ビットが割付けられるので、同期確立に要する時間は前記ビット数に比例することとなる。
【００２８】
ここで、同期確立以前には、ゼロ交差信号３２の位相とサンプリング信号３３の位相との間には同期誤差３６ａが存在するのに対して、前記同期入力信号３１の立上り点、立下り点、もしくはゼロ交差点のタイミングを検出し、前記検出したタイミングでカウンタをリセットすると、最大で前記サンプリング信号３３のパルス間隔分の同期検出誤差３６ｂを生じ、従って、前記サンプリング信号３３のパルス間隔分の同期確立誤差３６ｂが発生する。前記サンプリング信号３３のパルス間隔をΔｔとすると、同期確立誤差の変動幅は±Δｔ／２で表わされる。
【００２９】
高精度でしかも短時間で同期を確立し、かつ比較的に長時間同期を保持しあるいは維持する技術を確立するためには、（１）同期入力信号３１の立上り点、立下り点、もしくはゼロ交差点を高精度で検出できること、（２）前記検出したタイミングで同期発振器と瞬時に同期を確立できること、（３）前記同期入力信号３１が休止しあるいは停止した後も、前記同期発振器が安定に同期を保持しあるいは維持できること、などが必須の条件となる。
【００３０】
（１）のためには、同期入力信号３１の立ち上り、立下り、もしくはゼロ交差点を検出するために、サンプリング信号３３の周波数を、同期入力信号３１の周波数の１０倍以上の高い周波数に設定する必要がある。例えば、サンプリング信号の周波数が２５６ＭＨｚの場合、同期入力信号の立ち上りもしくは立下りの検出誤差の変動幅は±２ナノ秒となる。
【００３１】
（２）のためには、同期入力信号３１の立ち上り点、立下り点、もしくはゼロ交差点を検出したタイミングで、セットもしくはリセット付きのカウンタを、複数回セットしあるいはリセットすることで実現できる。前記セットもしくはリセット付きのカウンタは、高安定水晶発振器２１の出力信号を、直接、あるいは位相同期発振器もしくは逓倍器２３の出力信号をクロック信号とし、前記クロック信号３３をカウントダウンして、同期入力信号３１と同期しあるいは直交する同期出力信号３５ａ〜３５ｄを生成する。
【００３２】
（３）のためには、セットもしくはリセット付きのカウンタを採用すると、リセット信号が休止しあるいは停止した後も引続き同期発振が継続し、前記同期入力信号３１の周波数と、前記基準発振器２１の発振周波数との間の周波数偏差内で同期を保持しあるいは維持できる。
【００３３】
なお、同期入力信号３１に同期確立誤差関数を付与するために、前記同期入力信号、前記同期入力信号の立上り点、立下り点、あるいはゼロ交差点を検出するためのサンプリング信号、もしくはこれらの両方の信号の位相を複数組の移相手段を設け、切替制御手段によって順次選択して出力することで、前記同期確立誤差を軽減することができる。
また、前記同期入力信号が、間欠発信でなく連続して発信される場合でも、同期入力信号に、直接もしくは間接に、同期確立誤差関数を付与することによって、瞬断もしくは多重伝搬が発生する有線回線もしくは無線回線にも、安価なコストで適用できる。
【００３４】
（実施の形態２）
図６は、本発明の第２の実施の形態による同期発振器の構成図である。図６において、２２はセットもしくはリセット付きの数値制御発振器、８１は加算器、８２はルックアップテーブル、８３はデジタルアナログ変換器、８４は帯域通過フイルタ、８５はゼロ交差検出器、７４はクロック信号の入力端子、７６はセットもしくはリセット端子、７５は出力端子である。
【００３５】
前記数値制御発振器２２は、前記同期発振器１０のセットもしくはリセット付きのカウンタ２２の代替えとなるものであり、加算器８１のレジスタは、前記同期入力信号と同期しあるいは直交する同期出力信号の周波数を生成するようにプログラムされており、入力端子７４に入力されるクロック信号によって順次加算が繰返され、ルックアップテーブル８２によって振幅の変化もしくは位相の変換に置換えられ、デジタルアナログ変換器８３によってアナログ信号に変換され、帯域通過フイルタ８４によって不要な周波数成分が除去され、コンパレータ８５によってデジタル信号に変換されて、出力端子７５からデジタル信号として出力される。
【００３６】
セットもしくはリセット端子７６に、セットもしくはリセット信号が入力されると、前記数値制御発振器２２は中性点（ゼロ交差点）を出力するものとすると、前記セットもしくはリセット信号が取り除かれると、前記同期入力信号の立上り、立下り、もしくはゼロ交差点に同期した同期出力信号が、出力端子７５から出力される。
【００３７】
図３は、本発明の同期確立誤差関数生成手段の構成図である。図３において、２１は基準発振器、２３は位相同期発振器、２７は同期確立誤差関数生成手段、５１は複数段の移相手段、５２ａ〜５２ｎは移相手段５１の切替タップ、５３は切替制御手段、５４はサンプリング信号の入力端子、５５はクロック信号入力端子、５６はサンプリング信号出力端子である。
同期確立誤差関数生成手段２７は、少なくとも、移相相手段５１と、切替タッブ５２ａ〜５２ｎと、切替制御手段５３とから構成される。
【００３８】
前記位相同期発振器２３から出力されるサンプリング信号は、周波数が同期入力信号の周波数の１０倍以上の十分に高い周波数であり、例えば２５６ＭＨｚもしくはそれ以上の周波数であり、移相手段５１に接続される。前記移相手段５１は、複数段のシフトレジスタ、複数段の遅延素子、もしくは複数段の遅延回路などによって構成され、各段の信号出力は切替タップ５２ａ〜５２ｎによって引き出され、切替制御手段５３によって順次選択され、サンプリング信号出力端子５６から外部に出力される。
【００３９】
前記移相手段５１の各段の移相量は極力小さいことが望ましく、かつ移相量の合計は、前記サンプリング信号のパルス間隔Δｔ以上であることが必要である。例えば、前記サンプリング信号の周波数が２５６ＭＨｚであるとすると、前記移相手段５１の各段の移相量は４ナノ秒以下であり、かつ移相量の合計は４ナノ秒以上とする必要がある。ここで、前記切替タップの数を１６とし、前記バースト信号の長さを０．５ｍｓとすると、前記切替制御手段５３は、１ステップ当り３２μｓの速さでタップを切替えることになる。
【００４０】
従って、前記１ステップ当りの切替時間３２μｓの１０分の１、すなわち３μｓ程度で同期を確立する必要がある。
なお、前記同期確立誤差関数生成手段２７は、ある種のシステムに適用する場合には、前記同期入力信号生成手段３の出力端子、あるいは前記ゼロ交差検出器２６の出力端子に接続しても同様な効果が得られる。
【００４１】
また、前記移相手段５１の複数段のタップ５２ａ〜５２ｎ毎に生じる同期確立誤差の合計を、同期確立誤差関数として表現すれば、同期確立誤差関数は多項式によって表現でき、前記多項式は、０もしくは一定値に収斂することが望ましい。
【００４２】
図４は、本発明の同期確立誤差関数生成手段の他の構成図である。図４において、２７は同期確立誤差関数生成手段、２５は受信機、６ａ、６ｂは複数のアンテナ又は送受波器、６１はアンテナ切替器、１４は受信機の出力端子である。
複数のアンテナ又は送受波器６ａと６ｂとはお互いに４分１波長以上離れて設置されており、両者をアンテナ切替器６１を用いて順次にあるいは周期的に切替えながら無線信号を受信し、受信機２５によって同期入力信号を復調すると、無線区間で生じる伝搬経路長の差もしくは多重伝搬等の影響で、両者の間で復調した同期入力信号の位相が異なり、両者間の相関性も小さいことが分かっている。
【００４３】
そこで、前記アンテナ切替器６１を、前記バースト信号として受信する間に、順次にあるいは周期的に切替えることで、図３に示す同期確立誤差関数生成手段２７と同様な効果が得られることになる。
なお、前記アンテナ又は送受波器の数は、２基以上であれば多いほど、無線区間で生じる多重伝搬による同期誤差関数の付与効果が大きくなる。
【００４４】
図５は、本明の同期確立誤差関数生成手段の他の構成図である。図５において、２２はリセット付きカウンタ、７１、７３は切替制御手段、７２ａ〜７２ｎは複数組のカウンタもしくは数値制御発振器、７４はセットもしくはリセット信号接続端子、７５は出力端子、７６はクロック信号入力端子である。
カウンタもしくは数値制御発振器２２のセットもしくはリセット信号の入力端子７４には、前記同期入力信号がバースト信号として受信される間、前記同期検出手段２４によって、同期入力信号の立ち上り、立下り、もしくはゼロ交差点のタイミングが検出されて、タイミング信号として入力される。
【００４５】
そこで、図３、図４における前記同期確立誤差関数を付与する側の切替制御手段５３もしくはアンテナスイッチ６１を切替えるタイミングに同期して、図５の切替制御手段７１を順次にあるいは周期的に切替え、前記同期入力信号が休止しあるいは停止している期間中、あるいは必要な期間中には、前記切替制御手段７１を開放して同期を保持しあるいは維持し、前記切替制御手段７３によって順次にあるいは周期的に切替え、出力端子７５から同期出力信号を出力する。
【００４６】
一方、前記カウンタもしくは数値制御発振器２２のクロック信号入力端子７６には、前記基準発振器２１からクロック信号が直接もしくは周波数変換されて供給されているので、前記セットもしくはリセット信号のタイミングに同期して、通常、低い周波数へカウントダウンが開始され、同期が確立する。
また、前記切替制御手段７３もしくはアンテナ切替器６１の切替えは、順序を決めて順番に行なうか、周期的に行なうか、ランダムに行なうか、あるいは任意の方法かのいずれかを選択する。
【００４７】
ここで、前記同期入力発生装置１の基準発振器２と、前記同期発振器１０の基準発振器２１とは、発振周波数偏差が±１ｐｐｍ以内に保たれていると、両者の位相関係は前記バースト信号の期間中ほぼ一定に保たれ、従って、前記同期検出手段２４によって検出されるセットもしくはリセット信号のタイミングも一定に保たれ、従って、同期確立誤差も一定に保たれてしまう問題点がある。
【００４８】
そこで、前記同期確立誤差関数を付与すると、前記同期確立誤差がジッタ雑音に変換されるので、何らかの方法で平準化することで、同期確立誤差を軽減できることになる。平準化する方法として、前記同期発振器１０に入力される同期入力信号、前記同期発振器１０から出力される同期出力信号、あるいはこれらの両方を、伝達位相誤差、中心周波数偏差、群遅延歪み、もしくはこれらの組合せが少ないかあるいは少なく微調整が可能な帯域通過フイルタを通して平準化すれば、前記ジッタ雑音が軽減されるので、従って同期確立誤差を軽減することができる。なお、平準化された同期出力信号はアナログ信号なので、ゼロ交差検出器を用いてデジタル信号に変換できる。
【００４９】
以上の説明では、セットもしくはリセット付きのカウンタもしくは数値制御発振器を用いる場合について述べたが、同様な機能を有する発振器を用いることでも、前記同期発振器を容易に構成することができる。
また、前記同期入力信号には、有線回線で伝送された信号、無線信号を復調した信号、連続的な信号、あるいは単一周波数であるいかなる種類の同期入力信号をも含めることができる。
また、前記同期発振器の用途によっては、同期入力信号を生成する側に、前記移相手段を設け、複数組の位相シフトを付与することでも同様な効果が得られる。
【００５０】
また、同期確立誤差関数を付与する他の方法として、前記同期入力信号発生装置と同期発振器側との間を無線回線で接続している場合、前記同期入力信号発生装置側、同期発振器側、もしくはこれらの両方に、複数のアンテナ又は送受波器、およびアンテナ切替器を設け、前記同期発振器のカウンタに設けた切替制御手段の切替えタイミングに合わせて、前記複数のアンテナ又は送受波器を周期的に切替えることが有効である。
また、無線信号として、超音波信号、高周波信号、もしくは光信号が用いられ、超音波信号と光信号とは、送受波器を用いて発受信されるものとする。
【産業上の利用可能性】
【００５１】
本発明は、上記のように構成されているため、通信システムにおいて同じ周波数であり、同じ位相であり、あるいはこれらの両方が必須である、同期入力信号と同期出力信号との間の同期を、数マイクロ秒以内の瞬時にしかも高い精度で確立し、前記同期入力信号が休止し、停止し、消滅し、あるいは取去られた場合にも、同期出力信号が同期状態を高い精度で保持しあるいは維持する必要がある分野において、広く利用できる基盤技術に関するものである。
【００５２】
具体的には、時分割同時送受話方式の無線装置間で相互間の距離を測定する分野において、距離を測定する側の装置、距離を測定される側の装置、前記２つの装置以外で無線信号を中継する装置、あるいはこれらの組み合わせから、無線信号に含まれて発信されあるいは受信される同期入力信号と、同期して出力される同期出力信号とを、高い精度で瞬時に同期を確立させかつ比較的に長時間同期を保持させるために用いることができる。
また、複数の無線装置の間でアドホックネットワークを瞬時に構成する必要がある場合に、相互間の距離を瞬時に測定するために用いることができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態による同期発振器の構成図
【図２】本発明の第１の実施の形態による同期発振器の動作説明図
【図３】本発明の同期確立誤差関数生成手段の構成図
【図４】本発明の同期確立誤差関数生成手段の他の構成図
【図５】本発明の同期確立誤差関数生成手段の他の構成図
【図６】本発明の第２の実施の形態による同期発振器の構成図
【図７】従来の実施例を示す構成図
【符号の説明】
【００５４】
１                      同期入力信号発生装置
２                      基準発振器
３                      同期入力信号生成手段
４                      送信機
５、６、６ａ、６ｂ      アンテナ又は送受波器
７                      受信機
１０                    同期発振器
２１                    基準発振器
２２                    セットもしくはリセット付きカウンタ
２３                    位相同期発振器
２４                    位相同期検出手段
２５                    帯域通過フイルタ
２６                    ゼロ交差検出器もしくはコンパレータ
２７                    同期確立誤差関数生成手段
【図１】
2011147107.tif 000003
【図２】
2011147107.tif 000004
【図３】
2011147107.tif 000005
【図４】
2011147107.tif 000006
【図５】
2011147107.tif 000007
【図６】
2011147107.tif 000008
【図７】
2011147107.tif 000009