(57)【要約】【課題】光照射量が少ない場合でも出力リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能な固体撮像装置及びカメラシステムを提供する。【解決手段】本発明の固体撮像装置は、単位セル１００と、列信号線１１１と、第１の電流源１１２と、電源供給部とを備え、電源供給部は、リセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続された画素電源線１２５を有し、ＦＤ部１０６をリセットする時に、単位セル１００から列信号線１１１に信号電圧を出力する時の電源電位よりも低い電源電位を、画素電源線１２５を介して供給する。【選択図】図１
2011176761.tif 000002
【特許請求の範囲】
【請求項１】
アレイ状に配列された複数の単位セルと、
前記単位セルの列に対応して設けられ、対応する列の前記単位セルに共通に接続された列信号線と、
前記列信号線に接続された電流源と、
前記単位セルに電源電位を供給するための電源供給部とを備え、
前記単位セルは、
フォトダイオードと、
前記フォトダイオードで発生した信号電荷を一時的に保持するためのＦＤ（フローティングディフュージョン）部と、
前記フォトダイオードと前記ＦＤ部との間に設けられ、前記フォトダイオードから前記ＦＤ部に電荷を転送するための転送トランジスタと、
前記ＦＤ部と接続され、前記ＦＤ部の電位をリセットするためのリセットトランジスタと、
ゲートが前記ＦＤ部に接続され、前記ＦＤ部の電位に応じた信号電圧を読み出すための読み出しトランジスタと、
前記読み出しトランジスタと前記列信号線との間に設けられ、前記単位セルから前記列信号線に信号電圧を出力するための選択トランジスタとを有し、
前記電源供給部は、前記リセットトランジスタ及び前記読み出しトランジスタに共通に接続された画素電源線を有し、前記ＦＤ部をリセットする時に、前記単位セルから前記列信号線に前記信号電圧を出力する時の電源電位よりも低い電源電位を、前記画素電源線を介して供給する
固体撮像装置。
【請求項２】
前記固体撮像装置は、さらに、
前記列信号線における任意の異なる二つのタイミングにおける電位差に応じた信号を出力するＣＤＳ回路を、前記列信号線毎に備える
請求項１に記載の固体撮像装置。
【請求項３】
前記電源供給部は、さらに、
前記画素電源線に電源電位を供給するための異なる電源電位の第１の電源及び第２の電源と、
前記第１の電源と前記電源線との間に設けられた第１のスイッチと、
前記第２の電源と前記電源線との間に設けられた第２のスイッチとを備える
請求項１又は２に記載の固体撮像装置。
【請求項４】
前記電源供給部は、さらに、
前記画素電源線に電源電位を供給するための電源と、
前記電源と前記電源線との間に設けられたスイッチと、
前記画素電源線と前記電源との間に、前記スイッチと並列になるように設けられた抵抗とを備える
請求項１又は２に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記ＣＤＳ回路の出力信号をアナログ−デジタル変換するためのＡＤ変換回路を、前記ＣＤＳ回路毎に備える
請求項２に記載の固体撮像装置。
【請求項６】
アレイ状に配列された複数の単位セルと、
前記単位セルの列に対応して設けられ、対応する列の前記単位セルに共通に接続された列信号線と、
前記列信号線に接続された電流源と、
前記単位セルに電源電位を供給するための電源供給部とを備え、
前記単位セルは、
フォトダイオードと、
前記フォトダイオードで発生した信号電荷を一時的に保持するためのＦＤ（フローティングディフュージョン）部と、
前記フォトダイオードと前記ＦＤ部との間に設けられ、前記フォトダイオードから前記ＦＤ部に電荷を転送するための転送トランジスタと、
前記ＦＤ部と接続され、前記ＦＤ部の電位をリセットするためのリセットトランジスタと、
ゲートが前記ＦＤ部に接続され、前記ＦＤ部の電位に応じた信号電圧を読み出すための読み出しトランジスタとを有し、
前記電源供給部は、前記リセットトランジスタ及び前記読み出しトランジスタに共通に接続された画素電源線を有し、少なくとも３つの電源電位を１つの前記単位セルに供給し、
前記電源供給部は、前記ＦＤ部をリセットする時に、前記単位セルから前記列信号線に前記信号電圧を出力する時の電源電位よりも低い電源電位を、前記画素電源線を介して供給する
固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、
前記列信号線における任意の異なる二つのタイミングにおける電位差に応じた信号を出力するＣＤＳ回路を、前記列信号線毎に備える
請求項６に記載の固体撮像装置。
【請求項８】
前記電源供給部は、さらに、
前記画素電源線に電源電位を供給するための異なる電源電位の第１の電源及び第２の電源と、
前記第１の電源と前記電源線との間に設けられた第１のスイッチと、
前記第２の電源と前記電源線との間に設けられた第２のスイッチとを備える
請求項６又は７に記載の固体撮像装置。
【請求項９】
前記電源供給部は、さらに、
前記画素電源線に電源電位を供給するための電源と、
前記電源と前記電源線との間に設けられたスイッチと、
前記画素電源線と前記電源との間に、前記スイッチと並列になるように設けられた抵抗とを備える
請求項６又は７に記載の固体撮像装置。
【請求項１０】
前記固体撮像装置は、さらに、
前記ＣＤＳ回路の出力信号をアナログ−デジタル変換するためのＡＤ変換回路を、前記ＣＤＳ回路毎に備える
請求項７に記載の固体撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の固体撮像装置を備える
カメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラシステムに関するものである。
【背景技術】
【０００２】
近年、ＣＣＤ型イメージセンサに代わる固体撮像装置としてＭＯＳ型イメージセンサが注目されている。これは、ＭＯＳ型イメージセンサがＣＭＯＳプロセスで製造できるため既存の設備を利用でき、安定供給が可能であること、及び高速読み出し可能なため高速化・高解像度化できることなど、多くの利点を有しているためである。
【０００３】
一般的なＭＯＳ型の固体撮像装置の構成及び駆動方法について、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０６７３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的な固体撮像装置について、図１３及び図１４を用いて説明する。図１３は、一般的な固体撮像装置の全体構成を示す図である。
【０００６】
この固体撮像装置には、単位セル１００が複数配列されている。なお、図１３では図の簡略化のために、単位セル１００が２行×２列で配列されているが、これに限定されず、任意の数の単位セル１００が行方向及び列方向に配置されうる。
【０００７】
複数の単位セル１００には、それぞれ光電変換素子（画素）としてのフォトダイオード１０１、転送トランジスタ１０２、ＦＤ（フローティングディフュージョン）部１０６、リセットトランジスタ１０３、読み出しトランジスタ１０４、及び選択トランジスタ１０５が配置されている。
【０００８】
複数の単位セル１００には、列信号線１１１、読み出しトランジスタ１０４の負荷となる第１の電流源１１２、ＣＤＳ（Correlated Double Sampling）回路１１３、水平選択トランジスタ１１４、水平信号線１２１、水平選択回路１２３及び増幅回路１２４が接続されている。
【０００９】
列信号線１１１は、第１の電流源１１２を介してグランドに接続される。列信号線１１１は、単位セル１００の選択時（信号読み出し時）には、読み出しトランジスタ１０４及び第１の電流源１１２と共にソースフォロア回路を構成する。読み出しトランジスタ１０４の出力は、ＣＤＳ回路１１３に出力される。
【００１０】
固体撮像装置に入射した光は、フォトダイオード１０１で信号電荷に変換される。フォトダイオード１０１で発生した信号電荷は、転送パルスφＴＸに応じて転送トランジスタ１０２により転送され、ＦＤ部１０６に一時的に蓄積される。選択パルスφＳＥＬに応じて選択トランジスタ１０５で選択された単位セル１００の信号電荷は電圧に変換され、列信号線１１１を経てＣＤＳ回路１１３に出力される。さらに、水平選択回路１２３によって水平選択トランジスタ１１４を選択的に導通して、水平信号線１２１に信号電圧を出力させる列信号線１１１が選択され、信号電圧は増幅回路１２４を経て外部に出力される。ＦＤ部１０６に蓄積された電荷の除去（リセット）は、リセットパルスφＲＳに応じてリセットトランジスタ１０３で行われ、ＦＤ部１０６は画素電源線１２５を介して接続された電圧源１２６が供給するリセット電位にリセットされる。また、垂直選択回路１２２は、転送トランジスタ１０２、選択トランジスタ１０５、及びリセットトランジスタ１０３に対応する駆動パルスを供給して駆動を行う。
【００１１】
次に固体撮像装置の動作について説明する。図１４は、図１３の固体撮像装置の動作タイミングを示すタイミングチャートである。図１４において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。選択パルスφＳＥＬは、所定の行の選択トランジスタ１０５を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル１００のＦＤ部１０６の電位、電位Ｖlは所定の単位セル１００と接続された列信号線１１１の電位を表している。以下、所定の単位セル１００を例にして動作タイミングを説明するが、他の単位セル１００についても同様に動作させることができる。
【００１２】
時刻ｔ0では、選択パルスφＳＥＬの電位は“Ｌ”レベルに設定され、リセットパルスφＲＳの電位は“Ｈ”レベルに設定される。このとき、転送パルスφＴＸは“Ｌ”レベルであり、フォトダイオード１０１とＦＤ部１０６とは電気的に遮断されている。この状態では、選択トランジスタ１０５はオフ状態であり、読み出しトランジスタ１０４の出力は、列信号線１１１には読み出されない。また、リセットトランジスタ１０３はオン状態であり、ＦＤ部１０６の電位は、リセットレベルに設定される。
【００１３】
時刻ｔ1では、選択パルスφＳＥＬの電位が“Ｈ”レベルに変化し、リセットパルスφＲＳの電位が“Ｌ”レベルに変化する。この状態では、リセットトランジスタ１０３はオフ状態となり、選択トランジスタ１０５はオン状態となる。その結果、読み出しトランジスタ１０４は、リセットレベルを列信号線１１１に出力する動作を開始する。
【００１４】
時刻ｔ2では、転送パルスφＴＸの電位が“Ｈ”レベルに変化し、転送トランジスタ１０２がオン状態となる。その結果、フォトダイオード１０１の信号電荷（電子）がＦＤ部１０６に転送される。読み出しトランジスタ１０４のゲートの電位は、画素に入射する光の量に比例して低下し、これに伴って列信号線１１１の電位が低下する。
【００１５】
時刻ｔ3では、転送パルスφＴＸの電位が“Ｌ”レベルに変化し、転送トランジスタ１０２がオフ状態となり、フォトダイオード１０１の信号電荷（電子）の転送を終了する。
【００１６】
時刻ｔ4では、選択パルスφＳＥＬの電位が“Ｌ”レベルに変化し、リセットパルスφＲＳの電位が“Ｈ”レベルに変化して、選択トランジスタ１０５はオフ状態となり、ＦＤ部１０６の電位が再びリセットレベルに設定される。
【００１７】
ＣＤＳ回路１１３からは、ＦＤ部１０６を画素電源線１２５の電位にリセットした時の列信号線１１１の電位と、光照射量に応じた電子がフォトダイオード１０１からＦＤ部１０６に転送された時の列信号線１１１の電位との差分に応じた電位が出力される。
【００１８】
各列のＣＤＳ回路１１３からの出力は、水平選択回路１２３によって制御されている水平選択トランジスタ１１４を介して列毎に順次水平信号線１２１に読み出され、増幅回路１２４で増幅されて出力される。
【００１９】
以上の動作を、単位セル１００の行ごとに順次行うことで、ＸＹ方向にアレイ状に配列された各画素の信号が出力され、２次元の画像データが生成される。
【００２０】
しかしながら、上記固体撮像装置は、光照射量が少ない時に出力リニアリティの劣化を引き起こすことがあり、これが固定パターンノイズによる画質劣化に繋がる。その理由を以下に説明する。
【００２１】
画素電源線１２５の電位をＶddとすると、ＦＤ部１０６をリセットした時のＦＤ部１０６の電位Ｖfdrstは
【数１】
2011176761.tif 000003
である。
【００２２】
読み出しトランジスタ１０４が飽和領域で動作していると、読み出しトランジスタ１０４のドレイン・ソース間を流れる電流量Ｉdsは
【数２】
2011176761.tif 000004
で示される。ここで、ＶfdはＦＤ部１０６の電位、Ｖlは列信号線１１１の電位、Ｖthは読み出しトランジスタ１０４のしきい値電圧、βは読み出しトランジスタ１０４のトランスコンダクタンス係数である。
【００２３】
読み出しトランジスタ１０４のソース・ドレイン間を流れる電流は、定電流源（第１の電流源１１２）で一定の値に決められており、定電流源の電流値をＩbiasとすると、ＦＤ部１０６をリセットした時の列信号線１１１の電位Ｖl1rstは、
【数３】
2011176761.tif 000005
であらわされる。
【００２４】
次に、フォトダイオード１０１で発生した電子をＦＤ部１０６に転送すると、ＦＤ部１０６の電位は電子の数に応じて変化する。この時のＦＤ部１０６の電位Ｖfdsigは
【数４】
2011176761.tif 000006
であらわされる。ここで、Ｎはフォトダイオード１０１で発生した電子の数、ｑは電子一つあたりの電荷量、ＣはＦＤ部１０６の容量である。この時の列信号線１１１の電位Ｖl1sigは、
【数５】
2011176761.tif 000007
となる。
【００２５】
ここで、式（３）及び式（５）は、読み出しトランジスタ１０４が飽和領域で動作しているとした時の値である。読み出しトランジスタ１０４が飽和領域ではなくリニア領域で動作しているとすると、読み出しトランジスタ１０４のソース・ドレイン間を流れる電流Ｉdsは
【数６】
2011176761.tif 000008
で示される。これより、読み出しトランジスタ１０４がリニア領域にある時の、ＦＤ部１０６をリセットした時の列信号線１１１の電位Ｖl2rst及びフォトダイオード１０１で発生した電子をＦＤ部１０６に転送した時の列信号線１１１の電位Ｖl2sigを求めると、
【数７】
2011176761.tif 000009
及び
【数８】
2011176761.tif 000010
となる。
【００２６】
トランジスタが飽和領域で動作するかリニア領域で動作するかは、トランジスタのゲート電圧、ドレイン電圧及びしきい値電圧によって決まり、
【数９】
2011176761.tif 000011
を満たす時はリニア領域、
【数１０】
2011176761.tif 000012
を満たす時は飽和領域で動作する。
【００２７】
式（１）、式（４）、式（９）及び式（１０）より、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４が飽和領域で動作していれば、フォトダイオード１０１で発生した電子を転送した後も読み出しトランジスタ１０４は飽和領域で動作する。電子はマイナスの電荷を持っており、フォトダイオード１０１で発生した電子が転送された後のＦＤ部１０６の電位は、ＦＤ部１０６をリセットした時の電位から低くなるためである。しかしながら、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４がリニア領域で動作していれば、電子を転送した後の読み出しトランジスタ１０４は、フォトダイオード１０１で発生する電子の量が少ない時はリニア領域で動作し、多い時は飽和領域で動作することになる。
【００２８】
一般的な固体撮像装置は、ＣＤＳ回路１１３にて、ＦＤ部１０６をリセットした後の列信号線１１１の電位と、フォトダイオード１０１で発生した電子を転送した後の列信号線１１１の電位との差分をＣＤＳ回路１１３から出力する。従って、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４が飽和領域で動作している時のＣＤＳ回路１１３からの出力電位Ｖo1は、式（３）及び式（５）より
【数１１】
2011176761.tif 000013
となる。ここで、Ｖbiasは任意の基準電位である。
【００２９】
また、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４がリニア領域で動作していれば、その時のＣＤＳ回路１１３からの出力電圧Ｖo2は、式（３）、式（７）、式（８）、式（９）及び式（１０）より、
【数１２】
2011176761.tif 000014
【数１３】
2011176761.tif 000015
となる。
【００３０】
ここで、式（１１）を基に、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４が飽和領域で動作する場合の、フォトダイオード１０１での発生電子数に対するＣＤＳ回路１１３の出力電位Ｖo1をグラフ化したものを図１５に示す。また、式（１２）を基に、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４がリニア領域で動作する場合の、フォトダイオード１０１での発生電子数に対するＣＤＳ回路１１３の出力電位Ｖo2をグラフ化したものを図１６に示す。
【００３１】
図１６より、ＦＤ部１０６をリセットした時に読み出しトランジスタ１０４がリニア領域で動作する場合、読み出しトランジスタ１０４が飽和領域で動作するくらいまで発生電子数が多くならないと、発生電子数に対してＣＤＳ回路１１３の出力電位の増加が非線形となり、固体撮像装置の出力リニアリティが劣化することが分かる。また、リニア領域におけるトランジスタの特性は、一般的にトランジスタ毎のばらつきが大きいため、単位セル１００ごとに出力がばらつく固定パターンノイズも増加してしまう。
【００３２】
読み出しトランジスタ１０４は、その１／ｆノイズが固体撮像装置のＳ／Ｎに大きな影響を与えることから、１／ｆノイズ低減のために、ゲート酸化膜厚を薄くしたり、埋め込みチャネル型にしたりするが、この影響でしきい値電圧Ｖthが低くなり、０Ｖ以下になることも多い。また、低消費電力化のために電源電圧を下げる場合でも、読み出しトランジスタ１０４の基板バイアス効果が小さくなるため、しきい値電圧Ｖthは低くなる。また、実際のトランジスタは、式（９）を満たす場合でもゲート電位がドレイン電位としきい値電圧Ｖthとを足した値に近い領域ではドレイン・ソース間電流は、ドレイン・ソース間電圧にも依存するようになる。
【００３３】
以上より、図１３の固体撮像装置のように、ＦＤ部１０６のリセット電位と読み出しトランジスタ１０４のドレイン電位とが同電位であることは、読み出しトランジスタ１０４をリニア領域で動作させ、固体撮像装置の出力リニアリティの劣化及び固定パターンノイズの増加を引き起こすことがあると言える。
【００３４】
そこで、本発明は、かかる問題点に鑑みてなされたものであり、光照射量が少ない場合でも出力リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能な固体撮像装置及びカメラシステムを提供することを目的とする。
【課題を解決するための手段】
【００３５】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、アレイ状に配列された複数の単位セルと、前記単位セルの列に対応して設けられ、対応する列の前記単位セルに共通に接続された列信号線と、前記列信号線に接続された電流源と、前記単位セルに電源電位を供給するための電源供給部とを備え、前記単位セルは、フォトダイオードと、前記フォトダイオードで発生した信号電荷を一時的に保持するためのＦＤ（フローティングディフュージョン）部と、前記フォトダイオードと前記ＦＤ部との間に設けられ、前記フォトダイオードから前記ＦＤ部に電荷を転送するための転送トランジスタと、前記ＦＤ部と接続され、前記ＦＤ部の電位をリセットするためのリセットトランジスタと、ゲートが前記ＦＤ部に接続され、前記ＦＤ部の電位に応じた信号電圧を読み出すための読み出しトランジスタと、前記読み出しトランジスタと前記列信号線との間に設けられ、前記単位セルから前記列信号線に信号電圧を出力するための選択トランジスタとを有し、前記電源供給部は、前記リセットトランジスタ及び前記読み出しトランジスタに共通に接続された画素電源線を有し、前記ＦＤ部をリセットする時に、前記単位セルから前記列信号線に前記信号電圧を出力する時の電源電位よりも低い電源電位を、前記画素電源線を介して供給することを特徴とする。
【００３６】
本態様によれば、フォトダイオードの蓄積電子数が少ない場合においても読み出しトランジスタが飽和領域で動作するように、ＦＤ部のリセット電位を読み出しトランジスタのドレイン電位よりも低くすることが出来る。その結果、光照射量が少ない場合でも、読み出しトランジスタを飽和領域で動作させ、リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【００３７】
ここで、前記電源供給部は、さらに、前記画素電源線に電源電位を供給するための電源と、前記電源と前記電源線との間に設けられたスイッチと、前記画素電源線と前記電源との間に、前記スイッチと並列になるように設けられた抵抗とを備えてもよい。
【００３８】
一般的にＭＯＳプロセスにおいて抵抗は非常に小さな面積で生成可能であるため、チップサイズの小型化が可能となる。
【００３９】
また、本発明の一態様に係る固体撮像装置は、アレイ状に配列された複数の単位セルと、前記単位セルの列に対応して設けられ、対応する列の前記単位セルに共通に接続された列信号線と、前記列信号線に接続された電流源と、前記単位セルに電源電位を供給するための電源供給部とを備え、前記単位セルは、フォトダイオードと、前記フォトダイオードで発生した信号電荷を一時的に保持するためのＦＤ（フローティングディフュージョン）部と、前記フォトダイオードと前記ＦＤ部との間に設けられ、前記フォトダイオードから前記ＦＤ部に電荷を転送するための転送トランジスタと、前記ＦＤ部と接続され、前記ＦＤ部の電位をリセットするためのリセットトランジスタと、ゲートが前記ＦＤ部に接続され、前記ＦＤ部の電位に応じた信号電圧を読み出すための読み出しトランジスタとを有し、前記電源供給部は、前記リセットトランジスタ及び前記読み出しトランジスタに共通に接続された画素電源線を有し、少なくとも３つの電源電位を１つの前記単位セルに供給し、前記電源供給部は、前記ＦＤ部をリセットする時に、前記単位セルから前記列信号線に前記信号電圧を出力する時の電源電位よりも低い電源電位を、前記画素電源線を介して供給することを特徴とする。
【００４０】
本態様によれば、単位セルが選択トランジスタを有しない３トランジスタの構成を持つ場合において、光照射量が少ない場合のリニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【００４１】
ここで、前記電源供給部は、さらに、前記画素電源線に電源電位を供給するための電源と、前記電源と前記電源線との間に設けられたスイッチと、前記画素電源線と前記電源との間に、前記スイッチと並列になるように設けられた抵抗とを備えてもよい。
【００４２】
本態様によれば、チップサイズの小型化が可能となる。
【００４３】
また、本発明の一態様に係るカメラシステムは、上記固体撮像装置を備えることを特徴とする。
【００４４】
本態様によれば、光照射量が少ない場合のリニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【発明の効果】
【００４５】
本発明の第１側面によると、読み出しトランジスタのしきい値電圧によらずＦＤ部をリセットした時の読み出しトランジスタの動作領域を飽和領域にすることができ、フォトダイオードの蓄積電荷数が少ない場合においてもリニアリティの劣化及び固定パターンノイズの増加が抑制される。
【００４６】
本発明の第２側面によると、高Ｓ／Ｎを実現する固体撮像装置において、構成する素子を増加させることなく、読み出しトランジスタのしきい値電圧によらずＦＤ部をリセットした時の読み出しトランジスタの動作領域を飽和領域にすることができ、チップサイズを増加させることなく、フォトダイオードの蓄積電子数が少ない場合においてもリニアリティの劣化及び固定パターンノイズの増加が抑制される。
【図面の簡単な説明】
【００４７】
【図１】本発明における第１の実施形態の固体撮像装置の全体構成を示す図である。
【図２】本発明における第１の実施形態の固体撮像装置の動作タイミングチャートである。
【図３】本発明における第１の実施形態の変形例の固体撮像装置の全体構成を示す図である。
【図４】本発明における第１の実施形態の変形例の固体撮像装置の動作タイミングチャートである。
【図５】本発明における第２の実施形態の固体撮像装置の全体構成を示す図である。
【図６】本発明における第２の実施形態の固体撮像装置の動作タイミングチャートである。
【図７】本発明における第３の実施形態の固体撮像装置の全体構成を示す図である。
【図８】本発明における第３の実施形態の比較例の固体撮像装置の全体構成を示す図である。
【図９】本発明における第３の実施形態の比較例の固体撮像装置の動作タイミングチャートである。
【図１０】アナログ−デジタル変換動作を示すタイミングチャートである。
【図１１】本発明における第３の実施形態の固体撮像装置の動作タイミングチャートである。
【図１２】本発明における第４の実施形態の撮像装置の全体構成を示す図である。
【図１３】一般的な固体撮像装置の全体構成を示す図である。
【図１４】一般的な固体撮像装置の動作タイミングチャートである。
【図１５】ＣＤＳ回路の出力電位とフォトダイオードで発生した電子数との関係を示す図である。
【図１６】ＣＤＳ回路の出力電位とフォトダイオードで発生した電子数との関係を示す図である。
【発明を実施するための形態】
【００４８】
以下、本発明の実施の形態における固体撮像装置及びカメラシステムについて、図面を参照しながら説明する。
【００４９】
（第１の実施形態）
図１は、本発明における第１の実施形態の固体撮像装置の全体構成を示す図である。図１中、図１３と同様の構成要素については、同じ符号を付与している。
【００５０】
本実施形態の固体撮像装置は、ＸＹ方向にアレイ状に配列された複数の単位セル１００と、列信号線１１１と、第１の電流源１１２と、ＣＤＳ回路１１３と、水平選択トランジスタ１１４と、水平信号線１２１と、垂直選択回路１２２と、水平選択回路１２３と、増幅回路１２４と、画素電源線１２５と、第１の電源切り替えトランジスタ１３１と、第１の電圧源１３２と、第２の電源切り替えトランジスタ１３３と、第２の電圧源１３４とを備える。
【００５１】
単位セル１００は、光電変換素子（画素）としてのフォトダイオード１０１と、フォトダイオード１０１で発生した信号電荷（電子）が転送され、フォトダイオード１０１で発生した信号電荷を一時的に保持しておくためのＦＤ部１０６と、フォトダイオード１０１とＦＤ部１０６との間に設けられ、フォトダイオード１０１からＦＤ部１０６に電子を転送するための転送トランジスタ１０２と、ＦＤ部１０６と接続され、ＦＤ部１０６の電位をリセット（初期化）するためのリセットトランジスタ１０３と、ゲートがＦＤ部１０６に接続され、ＦＤ部１０６の電位に応じた電圧信号を読み出すための読み出しトランジスタ（増幅トランジスタ）１０４と、読み出しトランジスタ１０４と列信号線１１１との間に設けられ、読み出しトランジスタ１０４の出力を選択し、単位セル１００から列信号線１１１に電圧信号を出力するための選択トランジスタ１０５とを有する。
【００５２】
列信号線１１１は、単位セル１００の列に対応して設けられ、対応する列の単位セル１００に共通に接続される。
【００５３】
第１の電流源１１２は、列信号線１１１に接続されている。
【００５４】
ＣＤＳ回路１１３は、列信号線１１１に接続されている。ＣＤＳ回路１１３は、列信号線１１１毎に設けられ、対応する列信号線１１１における任意の異なる二つのタイミングにおける電位差、つまりリセット動作時の電位（ＦＤ部１０６がリセット電位にある時の列信号線１１１への出力電位）と信号出力動作時の電位（ＦＤ部１０６に信号電荷が転送されている時の列信号線１１１への出力電位）との差に応じた信号を出力する。
【００５５】
水平選択トランジスタ１１４は、ＣＤＳ回路１１３に接続されている。
【００５６】
水平信号線１２１は、各列の水平選択トランジスタ１１４に共通に接続されている。
【００５７】
垂直選択回路１２２は、単位セル１００のトランジスタを制御する。
【００５８】
水平選択回路１２３は、水平選択トランジスタ１１４を制御する。
【００５９】
増幅回路１２４は、水平信号線１２１に接続されている。
【００６０】
画素電源線１２５は、単位セル１００のリセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続され、単位セル１００に電源電位を供給する。画素電源線１２５は、ＦＤ部１０６をリセットする時（リセット動作時）に、単位セル１００から列信号線１１１に信号電圧を出力する時（信号出力動作時）の電源電位よりも低い電源電位を供給する。言い換えると、画素電源線１２５、第１の電源切り替えトランジスタ１３１、第１の電圧源１３２、第２の電源切り替えトランジスタ１３３、及び第２の電圧源１３４により構成される電源供給部は、リセット動作時に信号出力動作時の電源電位（グランド電位と異なる電源電位）よりも低い電源電位（グランド電位と異なる電源電位）を、画素電源線１２５を介して単位セル１００に供給する。
【００６１】
第２の電源切り替えトランジスタ１３３は、第２の電圧源１３４と画素電源線１２５との間に設けられたスイッチであり、画素電源線１２５及び第２の電圧源１３４に接続されている。
【００６２】
第１の電源切り替えトランジスタ１３１は、第１の電圧源１３２と画素電源線１２５との間に設けられたスイッチであり、画素電源線１２５及び第１の電圧源１３２に接続されている。
【００６３】
第１の電圧源１３２は、画素電源線１２５にグランド電位と異なる電源電位を供給する。
【００６４】
第２の電源切り替えトランジスタ１３３は、第２の電圧源１３４と画素電源線１２５との間に設けられたスイッチであり、画素電源線１２５及び第２の電圧源１３４に接続されている。
【００６５】
第２の電圧源１３４は、画素電源線１２５にグランド電位と異なる電源電位を供給する。第１の電圧源１３２及び第２の電圧源１３４は、異なる電源電位の電源であり、第２の電圧源１３４が画素電源線１２５に供給する電源電位は、第１の電圧源１３２が画素電源線１２５に供給する電源電位よりも低く設定されている。
【００６６】
なお、図１の固体撮像装置は、ＣＤＳ回路１１３毎に対応して設けられ、対応するＣＤＳ回路１１３の出力信号をＡ／Ｄ変換（アナログ−デジタル変換）する列Ａ／Ｄ変換回路を備えている場合もある。すなわち、図１の固体撮像装置は、列毎に増幅回路（カラムアンプ）を持つ構成、列毎にＡＤ変換回路を持ち、デジタル信号で外部出力を行う構成、及びアナログ信号のまま外部出力を行う構成のいずれかを用いることが出来る。
【００６７】
また、図１の単位セル１００は、画素、転送トランジスタ、ＦＤ部、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを有する構造、いわゆる１画素１セル構造とともに、複数の画素を１つの単位セル内に含み、さらに、ＦＤ部、リセットトランジスタ、増幅トランジスタ及び選択トランジスタのいずれか、あるいは、すべてを１つの単位セル内で共有する構造、いわゆる多画素１セル構造を用いることが出来る。すなわち、図１の単位セル１００では、一つの画素に対応してリセットトランジスタ、読み出しトランジスタ及び選択トランジスタがひとつずつ設けられているが、隣接する複数の画素でリセットトランジスタ、読み出しトランジスタ及び選択トランジスタが共有化され、実質的に１画素あたりのトランジスタ数を少なくすることが出来る。
【００６８】
また、図１の固体撮像装置は、画素が半導体基板の表面、すなわち、トランジスタのゲート端子及び配線が形成された面と同じ面側に形成される構造とともに、画素が半導体基板の裏面、すなわちトランジスタのゲート端子及び配線が形成された面に対して裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることも出来る。
【００６９】
図２は、図１に示す固体撮像装置の動作タイミングチャートである。
【００７０】
図２において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。選択パルスφＳＥＬは、所定の行の選択トランジスタ１０５を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル１００のＦＤ部１０６の電位、電位Ｖlは所定の単位セル１００と接続された列信号線１１１の電位を表している。電源パルスφＶＤＣＥＬ１は、第１の電源切り替えトランジスタ１３１を制御するパルス信号を表している。電源パルスφＶＤＣＥＬ２は、第２の電源切り替えトランジスタ１３３を接続するパルス信号を表している。電位Ｖddpx、Ｖddrd及びＶddrsはそれぞれ、画素電源線１２５の電位、第１の電源電位、及び第２の電源電位を表している。電位Ｖfdrst2及びＶfdsig2はそれぞれ、リセットされた時のＦＤ部１０６の電位、及びフォトダイオード１０１で発生した電子が転送された時のＦＤ部１０６の電位である。
【００７１】
まず、選択パルスφＳＥＬが“Ｈ”レベルになると、選択パルスφＳＥＬと接続された選択トランジスタ１０５が全てオンする。
【００７２】
次にリセットパルスφＲＳが“Ｈ”レベルになることで、リセットパルスφＲＳが接続されたリセットトランジスタ１０３が全てオンし、該当する行のＦＤ部１０６の電位Ｖfdは画素電源線１２５の電位Ｖddpxにリセットされるが、この時、電源パルスφＶＤＣＥＬ１及びφＶＤＣＥＬ２をそれぞれ“Ｈ”レベル、“Ｌ”レベルとしているので、画素電源線１２５の電位Ｖddpxは第２の電源電位Ｖddrsであり、ＦＤ部の電位Ｖfdrst2は、
【数１４】
2011176761.tif 000016
となる。
【００７３】
次にリセットパルスφＲＳを“Ｌ”レベルにした後に、φＶＤＣＥＬ１を“Ｌ”レベル、φＶＤＣＥＬ２を“Ｈ”レベルへと切り替え、画素電源線１２５の電位Ｖddpxは第１の電源電位Ｖddrdとなる。
【００７４】
次に転送パルスφＴＸが“Ｈ”レベルになると、転送パルスφＴＸに接続された転送トランジスタ１０２が全てオンし、該当する行のフォトダイオード１０１で発生した電子がＦＤ部１０６に転送される。転送された電子の数をＮ、電子一つあたりの電荷量をｑ、ＦＤ部１０６の容量をＣとすると、ＦＤ部１０６の電位Ｖfdsig2は
【数１５】
2011176761.tif 000017
で表される。
【００７５】
ＦＤ部１０６に転送された電気信号は、読み出しトランジスタ１０４と第１の電流源１１２とで構成されるソースフォロア回路で電圧信号として列信号線１１１に読み出される。そして、ＦＤ部１０６の電位Ｖfdを画素電源線１２５の電位Ｖddpxにリセットした時の列信号線１１１の電位Ｖlと、光照射量に応じて蓄積された電子がＦＤ部１０６に転送された時の列信号線の電位Ｖlとの差分に応じた電位がＣＤＳ回路１１３から出力される。
【００７６】
各列のＣＤＳ回路１１３からの出力は、水平選択回路１２３によって制御されている水平選択トランジスタ１１４を介して列毎に順次水平信号線１２１に読み出され、増幅回路１２４で増幅されて出力される。
【００７７】
一般的な固体撮像装置に対し、第１の実施形態の固体撮像装置は、ＦＤ部１０６をリセットする時の画素電源線１２５の電位ＶddpxとＦＤ部１０６の信号を読み出す時の画素電源線１２５の電位Ｖddpxとを切り替えられるようにすることで、ＦＤ部１０６をリセットする時の画素電源線１２５の電位Ｖddpxを低くしている。それにより、フォトダイオード１０１の蓄積電子数が少ない場合においても読み出しトランジスタ１０４が飽和領域で動作するように、ＦＤ部１０６のリセット電位を読み出しトランジスタ１０４のドレイン電位よりも低くすることが出来る。
【００７８】
具体的には、式（９）、式（１０）及び式（１４）より、
【数１６】
2011176761.tif 000018
を満たすような第２の電源電位Ｖddrs及び第１の電源電位Ｖddrdに設定することで、フォトダイオード１０１の蓄積電子数が少ない場合でも、読み出しトランジスタ１０４を飽和領域で動作させ、リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【００７９】
（第１の実施形態の変形例）
ここで、図１に示す構成では２つの電圧源を用いて、画素電源線１２５に供給する電位を切り替えているが、第１の電源電位Ｖddrdを供給する電圧源のみを用いて画素電源線１２５に供給する電位を切り替えることも可能である。その構成の固体撮像装置を、本発明における第１の実施形態の変形例として図３に示す。
【００８０】
図３は、本発明における第１の実施形態の変形例の固体撮像装置の全体構成を示す図である。図３中、図１と同様の構成要素については、同じ符号を付与している。
【００８１】
本変形例の固体撮像装置は、ＸＹ方向にアレイ状に配列された複数の単位セル１００と、列信号線１１１と、第１の電流源１１２と、ＣＤＳ回路１１３と、水平選択トランジスタ１１４と、水平信号線１２１と、垂直選択回路１２２と、水平選択回路１２３と、増幅回路１２４と、画素電源線１２５と、第１の電源切り替えトランジスタ１３１と、第１の電圧源１３２と、第２の電源切り替えトランジスタ１３３と、第２の電流源１４１と、トランジスタ１４２とを備える。
【００８２】
単位セル１００は、フォトダイオード１０１と、フォトダイオード１０１で発生した信号電荷（電子）が転送され、フォトダイオード１０１で発生した信号電荷を一時的に保持しておくためのＦＤ部１０６と、フォトダイオード１０１とＦＤ部１０６との間に設けられ、フォトダイオード１０１からＦＤ部１０６に電子を転送するための転送トランジスタ１０２と、ＦＤ部１０６と接続され、ＦＤ部１０６の電位をリセットするためのリセットトランジスタ１０３と、ゲートがＦＤ部１０６に接続され、ＦＤ部１０６の電位に応じた電圧信号を読み出すための読み出しトランジスタ１０４と、読み出しトランジスタ１０４と列信号線１１１との間に設けられ、読み出しトランジスタ１０４の出力を選択し、単位セル１００から列信号線１１１に電圧信号を出力するための選択トランジスタ１０５とを有する。
【００８３】
列信号線１１１は、単位セル１００の列に対応して設けられ、対応する列の選択トランジスタ１０５に共通に接続される。
【００８４】
第１の電流源１１２は、列信号線１１１に接続されている。
【００８５】
ＣＤＳ回路１１３は、列信号線１１１に接続されている。ＣＤＳ回路１１３は、列信号線１１１毎に設けられ、対応する列信号線１１１における任意の異なる二つのタイミングにおける電位差に応じた信号を出力する。
【００８６】
水平選択トランジスタ１１４は、ＣＤＳ回路１１３に接続されている。
【００８７】
水平信号線１２１は、各列の水平選択トランジスタ１１４に共通に接続されている。
【００８８】
垂直選択回路１２２は、単位セル１００のトランジスタを制御する。
【００８９】
水平選択回路１２３は、水平選択トランジスタ１１４を制御する。
【００９０】
増幅回路１２４は、水平信号線１２１に接続されている。
【００９１】
画素電源線１２５は、単位セル１００のリセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続され、単位セル１００に電源電位を供給する。画素電源線１２５は、ＦＤ部１０６をリセットする時に、単位セル１００から列信号線１１１に信号電圧を出力する時の電源電位よりも低い電源電位を供給する。言い換えると、画素電源線１２５、第１の電源切り替えトランジスタ１３１、第１の電圧源１３２、第２の電源切り替えトランジスタ１３３、第２の電流源１４１、及びトランジスタ１４２により構成される電源供給部は、リセット動作時に信号出力動作時の電源電位（グランド電位と異なる電源電位）よりも低い電源電位（グランド電位と異なる電源電位）を、画素電源線１２５を介して単位セル１００に供給する。
【００９２】
第１の電源切り替えトランジスタ１３１は、第１の電圧源１３２と画素電源線１２５との間に設けられたスイッチであり、画素電源線１２５及び第１の電圧源１３２に接続されている。
【００９３】
第１の電圧源１３２は、画素電源線１２５にグランド電位と異なる電源電位を供給する。
【００９４】
第２の電源切り替えトランジスタ１３３は、画素電源線１２５に接続される。第２電位供給トランジスタ１４２のソース電位は第２の電源切り替えトランジスタ１３３に接続されている。
【００９５】
トランジスタ１４２は、ゲート及びドレインに第１の電圧源１３２が接続され、第２の電流源１４１と対になってソースフォロア回路を成している。
【００９６】
図４は、図３に示す固体撮像装置の動作タイミングチャートである。
【００９７】
図４において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。選択パルスφＳＥＬは、所定の行の選択トランジスタ１０５を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル１００のＦＤ部１０６の電位、電位Ｖlは所定の単位セル１００と接続された列信号線１１１の電位を表している。電源パルスφＶＤＣＥＬ１は、第１の電源切り替えトランジスタ１３１を制御するパルス信号を表している。電源パルスφＶＤＣＥＬ２は、第２の電源切り替えトランジスタ１３３を制御するパルス信号を表している。電位Ｖddpx、Ｖddrd及びＶddrs2はそれぞれ、画素電源線１２５の電位、第１の電源電位、トランジスタ１４２のソース電位を表している。
【００９８】
選択パルスφＳＥＬ、リセットパルスφＲＳ、転送パルスφＴＸ、並びに電源パルスφＶＤＣＥＬ１及びφＶＤＣＥＬ２は、それぞれ図２に示す動作タイミングチャートと同じ信号であるが、図２中の第２の電源電位Ｖddrsがトランジスタ１４２のソース電位Ｖddrs2である。第２の電流源１４１の電流値をＩvdcel、トランジスタ１４２のしきい値電圧をＶth2、トランジスタ１４２のトランスコンダクタンス係数をβ2とすると、トランジスタ１４２のソース電位Ｖddrs2は、
【数１７】
2011176761.tif 000019
である。従って、式（１６）及び式（１７）より、
【数１８】
2011176761.tif 000020
を満たすパラメータに設定することで、フォトダイオード１０１での発生電子数が少ない場合でも、読み出しトランジスタ１０４を飽和領域で動作させ、リニアリティの劣化や固定パターンノイズの増加を抑えることが可能となる。
【００９９】
以上の通り、第１の電源電位Ｖddrdを供給する電圧源のみを用いて画素電源線１２５に供給する電位を切り替える構成においても、リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能である。
【０１００】
なお、第１の電源電位Ｖddrdを供給する電圧源を用いて第１の電源電位Ｖddrdと異なる電位Ｖddrs2を生成する方法は図３に示す回路以外にも多数考えられ、いずれも第１の実施形態と同様の効果を得ることができ、本変形例はその方法を特定するものではない。
【０１０１】
（第２の実施形態）
図５は、本発明における第２の実施形態の固体撮像装置の全体構成を示す図である。図５中、図１と同様の構成要素については、同じ符号を付与している。以下、第１の実施形態との違いを中心に説明し、それ以外の部分は第１の実施形態と同じである。
【０１０２】
本実施形態の固体撮像装置は、ＸＹ方向にアレイ状に配列された複数の単位セル１００と、列信号線１１１と、第１の電流源１１２と、ＣＤＳ回路１１３と、水平選択トランジスタ１１４と、水平信号線１２１と、垂直選択回路１２２と、水平選択回路１２３と、増幅回路１２４と、画素電源線１２５と、電圧切り替えトランジスタ１５１と、電圧源１５２と、電圧降下用抵抗１５３とを備える。
【０１０３】
単位セル１００は、フォトダイオード１０１と、フォトダイオード１０１で発生した信号電荷（電子）が転送され、フォトダイオード１０１で発生した信号電荷を一時的に保持しておくためのＦＤ部１０６と、フォトダイオード１０１とＦＤ部１０６との間に設けられ、フォトダイオード１０１からＦＤ部１０６に電子を転送するための転送トランジスタ１０２と、ＦＤ部１０６と接続され、ＦＤ部１０６の電位をリセットするためのリセットトランジスタ１０３と、ゲートがＦＤ部１０６に接続され、ＦＤ部１０６の電位に応じた電圧信号を読み出すための読み出しトランジスタ１０４と、読み出しトランジスタ１０４と列信号線１１１との間に設けられ、読み出しトランジスタ１０４の出力を選択し、単位セル１００から列信号線１１１に電圧信号を出力するための選択トランジスタ１０５とを有する。
【０１０４】
列信号線１１１は、単位セル１００の列に対応して設けられ、対応する列の選択トランジスタ１０５に共通に接続されている。
【０１０５】
第１の電流源１１２は、列信号線１１１に接続されている。
【０１０６】
ＣＤＳ回路１１３は、列信号線１１１に接続されている。ＣＤＳ回路１１３は、列信号線１１１毎に設けられ、対応する列信号線１１１における任意の異なる二つのタイミングにおける電位差に応じた信号を出力する。
【０１０７】
水平選択トランジスタ１１４は、ＣＤＳ回路１１３に接続されている。
【０１０８】
水平信号線１２１は、各列の水平選択トランジスタ１１４に共通に接続されている。
【０１０９】
垂直選択回路１２２は、単位セル１００のトランジスタを制御する。
【０１１０】
水平選択回路１２３は、水平選択トランジスタ１１４を制御する。
【０１１１】
増幅回路１２４は、水平信号線１２１に接続されている。
【０１１２】
画素電源線１２５は、単位セル１００のリセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続され、単位セル１００に電源電位を供給する。画素電源線１２５は、ＦＤ部１０６をリセットする時に、単位セル１００から列信号線１１１に信号電圧を出力する時の電源電位よりも低い電源電位を供給する。言い換えると、画素電源線１２５、電圧切り替えトランジスタ１５１、電圧源１５２、及び電圧低下用抵抗１５３により構成される電源供給部は、リセット動作時に信号出力動作時の電源電位（グランド電位と異なる電源電位）よりも低い電源電位（グランド電位と異なる電源電位）を、画素電源線１２５を介して単位セル１００に供給する。
【０１１３】
電圧切り替えトランジスタ１５１は、電圧源１５２と画素電源線１２５との間に設けられたスイッチであり、画素電源線１２５及び電圧源１５２に接続されている。
【０１１４】
電圧源１５２は、画素電源線１２５にグランド電位と異なる電源電位を供給する。
【０１１５】
電圧降下用抵抗１５３は、画素電源線１２５と電圧源１５２との間に、電圧切り替えトランジスタ１５１と並列になるよう挿入されている。
【０１１６】
図６は、図５に示す固体撮像装置の動作タイミングチャートである。
【０１１７】
図６において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。選択パルスφＳＥＬは、所定の行の選択トランジスタ１０５を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル１００のＦＤ部１０６の電位、電位Ｖlは所定の単位セル１００と接続された列信号線１１１の電位を表している。電源パルスφＶＤＣＥＬ３は、電圧切り替えトランジスタ１５１を制御するパルス信号を表している。電位Ｖddpx、Ｖddrd及びＶddrs3はそれぞれ、画素電源線１２５の電位、電圧源１５２が供給する電位、及び電源パルスφＶＤＣＥＬ３が“Ｈ”レベルの時の画素電源線１２５の電位である。電位Ｖfdrst3及びＶfdsig3はそれぞれ、リセットされた時のＦＤ部１０６の電位、及びフォトダイオード１０１で発生した電子が転送された時のＦＤ部１０６の電位である。
【０１１８】
まず、選択パルスφＳＥＬが“Ｈ”レベルになると、選択パルスφＳＥＬが接続された選択トランジスタ１０５が全てオンする。
【０１１９】
次にリセットパルスφＲＳが“Ｈ”レベルになることで、リセットパルスφＲＳが接続されたリセットトランジスタ１０３が全てオンし、該当する行のＦＤ部１０６は画素電源線１２５の電位にリセットされる。この時、電源パルスφＶＤＣＥＬ３が“Ｈ”レベルであるため、電圧源１５２から画素電源線１２５へ流れ込む電流は電圧降下用抵抗１５３を通る。画素電源線１２５を流れる電流量は、第１の電流源１１２の電流量に、複数配列されている第１の電流源１１２の総数を乗じた値である。第１の電流源１１２の電流量をＩbias、第１の電流源１１２の総数をＫとすると、画素電源線１２５を流れる電流量Ｉtotalは、
【数１９】
2011176761.tif 000021
で表される。電圧降下用抵抗１５３の抵抗値をＲとすると、抵抗による電圧降下でＶddrs3は
【数２０】
2011176761.tif 000022
となる。従って、ＦＤ部１０６をリセットした時のＦＤ部１０６の電位Ｖfdrst3は
【数２１】
2011176761.tif 000023
となる。
【０１２０】
次に転送パルスφＴＸが“Ｈ”レベルになると、転送パルスφＴＸが供給される転送トランジスタ１０２が全てオンし、該当する行のフォトダイオード１０１で発生した電子がＦＤ部１０６に転送される。フォトダイオード１０１で発生した電子の数をＮ、電子一つあたりの電荷量をｑ、ＦＤ部１０６の容量をＣとすると、ＦＤ部１０６の電位Ｖfdsig3は
【数２２】
2011176761.tif 000024
で表される。
【０１２１】
ＦＤ部１０６の電位は、読み出しトランジスタ１０４と第１の電流源１１２とで構成されるソースフォロア回路で列信号線１１１に読み出され、ＦＤ部１０６を画素電源線１２５の電位にリセットした時の列信号線１１１の電位と、光照射量に応じてフォトダイオード１０１で発生した電子がＦＤ部１０６に転送された時の列信号線１１１の電位との差分に応じた電位がＣＤＳ回路１１３から出力される。
【０１２２】
各列のＣＤＳ回路１１３からの出力は、水平選択回路１２３によって制御されている水平選択トランジスタ１１４を介して列毎に順次水平信号線１２１に読み出され、増幅回路１２４で増幅されて出力される。
【０１２３】
一般的な固体撮像装置に対し、第２の実施形態の固体撮像装置は、電圧切り替えトランジスタ１５１と並列に電圧降下用抵抗１５３を挿入し、ＦＤ部１０６をリセットする時のみ電圧切り替えトランジスタ１５１をオフすることで、ＦＤ部１０６をリセットする時の画素電源線１２５の電位を低くしている。それにより、フォトダイオード１０１での発生電子数が少ない場合においても読み出しトランジスタ１０４が飽和領域で動作するように、ＦＤ部１０６のリセット電位を読み出しトランジスタ１０４のドレイン電位よりも低くすることが可能となる。具体的には式（１６）及び式（２１）より、
【数２３】
2011176761.tif 000025
を満たすパラメータに、電圧降下用抵抗１５３の抵抗値、第１の電流源１１２の電流値、第１の電流源１１２の数、及び読み出しトランジスタ１０４のしきい値電圧を設定することで、蓄積電子数が少ない場合でも、読み出しトランジスタ１０４を飽和領域で動作させ、リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【０１２４】
一般的にＭＯＳプロセスにおいて電圧降下用抵抗１５３は非常に小さな面積で生成可能であるため、蓄積電子数が少ない場合でもリニアリティの劣化及び固定パターンノイズの増加を抑えつつ、チップサイズの小型化が可能となる。
【０１２５】
なお、ＭＯＳプロセスにおいて、電圧降下用抵抗１５３は、多結晶シリコン配線による抵抗、メタル配線による抵抗、トランジスタによる抵抗、及び拡散抵抗など様々な生成方法が考えられるが、本実施の形態における電圧降下用抵抗１５３はいずれの場合でも同様の効果が得ることができ、その方法は特定しない。
【０１２６】
（第３の実施形態）
図７は、本発明における第３の実施形態の固体撮像装置の全体構成を示す図である。図７中、図１と同様の構成要素については、同じ符号を付与している。以下、第１の実施形態との違いを中心に説明し、それ以外の部分は第１の実施形態と同じである。
【０１２７】
本実施形態の固体撮像装置は、ＸＹ方向にアレイ状に配列された複数の単位セル２００と、列信号線１１１と、第１の電流源１１２と、ＣＤＳ回路１１３と、水平選択トランジスタ１１４と、コンパレータ１１５と、カウンタ１１６と、水平信号線１２１と、垂直選択回路１２２と、水平選択回路１２３と、増幅回路１２４と、画素電源線１２５と、スイッチ部１６０と、電圧源１６２と、電圧切り替えトランジスタ１６３と、ＲＡＭＰ波発生回路３００と、クロックジェネレータ４００とを備える。
【０１２８】
単位セル２００は、フォトダイオード１０１と、フォトダイオード１０１で発生した信号電荷（電子）が転送され、フォトダイオード１０１で発生した信号電荷を一時的に保持しておくためのＦＤ部１０６と、フォトダイオード１０１とＦＤ部１０６との間に設けられ、フォトダイオード１０１からＦＤ部１０６に電子を転送するための転送トランジスタ１０２と、ＦＤ部１０６と接続され、ＦＤ部１０６をリセットするためのリセットトランジスタ１０３と、ゲートがＦＤ部１０６に接続され、ＦＤ部１０６の電位に応じた電圧信号を読み出すための読み出しトランジスタ１０４とを有する。
【０１２９】
列信号線１１１は、単位セル２００の列に対応して設けられ、対応する列の読み出しトランジスタ１０４に共通に接続されている。
【０１３０】
第１の電流源１１２は、列信号線１１１に接続されている。
【０１３１】
ＣＤＳ回路１１３は、列信号線１１１に接続されている。ＣＤＳ回路１１３は、列信号線１１１毎に設けられ、対応する列信号線１１１における任意の異なる二つのタイミングにおける電位差に応じた信号を出力する。
【０１３２】
コンパレータ１１５は、ＣＤＳ回路１１３とＲＡＭＰ波発生回路３００とに接続され、ＣＤＳ回路１１３の出力電位とＲＡＭＰ波発生回路３００の出力電位との大小を比較する。
【０１３３】
カウンタ１１６は、コンパレータ１１５とクロックジェネレータ４００とに接続されている。
【０１３４】
コンパレータ１１５及びカウンタ１１６は、列信号線１１１毎つまりＣＤＳ回路１１３毎に設けられ、対応するＣＤＳ回路１１３の出力信号をアナログ−デジタル変換するＡＤ変換回路を構成する。
【０１３５】
水平選択トランジスタ１１４は、カウンタ１１６に接続されている。
【０１３６】
水平信号線１２１は、各列の水平選択トランジスタ１１４に共通に接続されている。
【０１３７】
垂直選択回路１２２は、単位セル２００のトランジスタを制御する。
【０１３８】
水平選択回路１２３は、水平選択トランジスタ１１４を制御する。
【０１３９】
増幅回路１２６は、水平信号線１２１に接続されている。
【０１４０】
画素電源線１２５は、単位セル２００のリセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続されている。画素電源線１２５は、ＦＤ部１０６をリセットする時に、単位セル２００から列信号線１１１に信号電圧を出力する時の電源電位よりも低い電源電位を供給する。画素電源線１２５は、３つの電源電位を１つの単位セル２００に供給する。言い換えると、画素電源線１２５、スイッチ部１６０、電圧源１６２、及び電圧切り替えトランジスタ１６３により構成される電源供給部は、３つの電源電位を１つの単位セル２００に供給し、リセット動作時に信号出力動作時の電源電位（グランド電位と異なる電源電位）よりも低い電源電位（グランド電位と異なる電源電位）を、画素電源線１２５を介して単位セル２００に供給する。
【０１４１】
電圧源１６２は、画素電源線１２５にグランド電位と異なる電源電位を供給する。
【０１４２】
スイッチ部１６０は、行に対応して複数個設けられ、画素電源線１２５と電圧源１６２とをショートしたり切り離したりする。スイッチ部１６０は、異なる信号線により制御される第１の電圧源接続トランジスタ１６１及び第２の電圧源接続トランジスタ１６４から成る。
【０１４３】
第１の電圧源接続トランジスタ１６１及び第２の電圧源接続トランジスタ１６４は、電圧源１６２と画素電源線１２５との間に設けられたスイッチである。
【０１４４】
電圧切り替えトランジスタ１６３は、画素電源線１２５とグランドとの間に挿入されている。
【０１４５】
ここで、本実施形態の固体撮像装置の効果を説明するため、図７の構成に対し第２の電圧源接続トランジスタ１６４がなく、第１の電圧源接続トランジスタ１６０のみで構成された固体撮像装置を比較例として提示し、図７の固体撮像装置と比較例の固体撮像装置とを比較する。
【０１４６】
図８は、比較例の固体撮像装置の全体構成を示す図である。図８中、図７と同様の構成要素については、同じ符号を付与している。
【０１４７】
本比較例の固体撮像装置は、ＸＹ方向にアレイ状に配列された複数の単位セル２００と、列信号線１１１と、第１の電流源１１２と、ＣＤＳ回路１１３と、水平選択トランジスタ１１４と、コンパレータ１１５と、カウンタ１１６と、水平信号線１２１と、垂直選択回路１２２と、水平選択回路１２３と、増幅回路１２４と、画素電源線１２５と、スイッチ部１６０と、電圧源１６２と、電圧切り替えトランジスタ１６３と、ＲＡＭＰ波発生回路３００と、クロックジェネレータ４００とを備える。
【０１４８】
単位セル２００は、フォトダイオード１０１と、フォトダイオード１０１で発生した信号電荷（電子）が転送され、フォトダイオード１０１で発生した信号電荷を一時的に保持しておくためのＦＤ部１０６と、フォトダイオード１０１からＦＤ部１０６に電子を転送させるための転送トランジスタ１０２と、ＦＤ部１０６をリセットするためのリセットトランジスタ１０３と、ＦＤ部１０６の電圧信号を読み出すための読み出しトランジスタ１０４とを有する。
【０１４９】
列信号線１１１は、単位セル２００の列に対応して設けられ、対応する列の読み出しトランジスタ１０４に共通に接続されている。
【０１５０】
第１の電流源１１２は、列信号線１１１に接続されている。
【０１５１】
ＣＤＳ回路１１３は、列信号線１１に接続されている。
【０１５２】
コンパレータ１１５は、ＣＤＳ回路１１３とＲＡＭＰ波発生回路３００に接続され、ＣＤＳ回路１１３の出力とＲＡＭＰ波発生回路３００の出力電位との大小を比較する。
【０１５３】
カウンタ１１６は、コンパレータ１１５とクロックジェネレータ４００とに接続されている。
【０１５４】
水平選択トランジスタ１１４は、カウンタ１１６に接続されている。
【０１５５】
水平信号線１２１は、各列の水平選択トランジスタ１１４に共通に接続されている。
【０１５６】
垂直選択回路１２２は、単位セル２００のトランジスタを制御する。
水平選択回路１２３は、水平選択トランジスタ１１４を制御する。
【０１５７】
増幅回路１２６は、水平信号線１２１に接続されている。
【０１５８】
画素電源線１２５は、単位セル２００のリセットトランジスタ１０３及び読み出しトランジスタ１０４に共通に接続されている。
【０１５９】
電圧源１６２は、画素電源線１２５にグランド電位と異なる電源電位を供給する。
【０１６０】
スイッチ部１６０は、行に対応して複数個設けられ、画素電源線１２５と電圧源１６２とをショートしたり切り離したりする。スイッチ部１６０は、第１の電圧源接続トランジスタ１６１のみで構成されている。
【０１６１】
トランジスタ１６３は、画素電源線１２５とグランドの間に挿入されている。
【０１６２】
図８の構成の固体撮像装置は、画素部の感度向上を目的に、画素部の開口率を上げるために選択トランジスタを除した１セル３トランジスタ構成のＭＯＳ型イメージセンサとして広く用いられている。
【０１６３】
図９は、図８の固体撮像装置の動作タイミングチャートである。
【０１６４】
図９において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル２００のＦＤ部１０６の電位、電位Ｖlは所定の単位セル２００と接続された列信号線１１１の電位を表している。電源パルスφＶＤＣＥＬ４は、第１の電圧源接続トランジスタ１６１及びトランジスタ１６３を制御するパルス信号を表している。電位Ｖddpx、Ｖddrd及びＶgndはそれぞれ、画素電源線１２５の電位、電圧源１６１が供給する電位及び、グランド電位である。
【０１６５】
まず、リセットパルスφＲＳが“Ｈ”レベルになることで、リセットパルスφＲＳが供給されるリセットトランジスタ１０３が全てオンし、該当する行のＦＤ部１０６は画素電源線１２５の電位Ｖddpxにリセットされる。
【０１６６】
次に転送パルスφＴＸが“Ｈ”レベルになると、転送パルスφＴＸが供給される転送トランジスタ１０２が全てオンし、該当する行のフォトダイオード１０１で発生した電子がＦＤ部１０６に転送される。
【０１６７】
ＦＤ部１０６の電位は、読み出しトランジスタ１０４と第１の電流源１１２とで構成されるソースフォロア回路で列信号線１１１に読み出され、ＦＤ部１０６を画素電源線１２５の電位にリセットした時の列信号線１１１の電位と、光照射量に応じて蓄積された電子がＦＤ部１０６に転送された時の列信号線１１１の電位との差分に応じた電位がＣＤＳ回路１１３から出力される。
【０１６８】
各列のＣＤＳ回路１１３からの出力は、コンパレータ１１５及びカウンタ１１６にてデジタル信号に変換される。
【０１６９】
ここで、アナログ−デジタル変換動作タイミングの１例を図１０に示す。
【０１７０】
図１０において、横軸は時間、縦軸は各信号の電位、また、電位ＶCDSはＣＤＳ回路１１３の出力電位、電位ＶrampはＲＡＭＰ波発生回路３００の出力信号、クロックＶclkはクロックジェネレータ４００の出力パルス信号、カウント値Ｄoutはカウンタ１１６からの出力デジタル値を表す。
【０１７１】
クロックＶclkに同期して、電位Ｖrampは線形に上昇し、時刻ｔ10で電位Ｖrampが電位ＶCDSと同電位となる。クロックＶclkの出力開始時には、コンパレータ１１５の出力は“Ｌ”レベルであるが、電位Ｖrampと電位ＶCDSとが同電位になると、“Ｌ”レベルから“Ｈ”レベルへと変化する。コンパレータ１１５の出力が“Ｈ”レベルになるとカウンタ１１６はカウントを停止する。
【０１７２】
この時、カウンタ１１６が出力するカウント値ＤoutはクロックＶclkの出力開始からコンパレータ１１５が反転するまでに出力されたクロック数であり、ＣＤＳ回路１１３の出力電位が高くなるのに応じてカウント値Ｄoutも大きくなる。すなわち、カウント値Ｄoutは、ＣＤＳ回路１１３の出力電位をデジタル変換した値である。
【０１７３】
各列のカウンタ１１６からの出力は、水平選択回路１２３によって制御されている水平選択トランジスタ１１４を介して列毎に順次水平信号線１２１に読み出され、増幅回路１２６でバッファされて出力される。
【０１７４】
ＦＤ部１０６の電位読み出しが完了した後、リセットパルスφＲＳと電源パルスφＶＤＣＥＬ４を“Ｈ”レベルにしてＦＤ部１０６をグランド電位Ｖgndにすることで、ある任意の行の全ての読み出しトランジスタ１０４がオフし、ある任意の行は非選択状態となる。
【０１７５】
この動作を、行ごとに順次行うことで、ＸＹ方向に配列された各画素の信号が出力され、２次元の画像データが生成される。
【０１７６】
ここで、図８のＭＯＳ型イメージセンサにおける読み出しトランジスタ１０４の動作領域について考察してみると、ＦＤ部１０６のリセット電位が読み出しトランジスタ１０４のドレイン電圧と等しく、リニア領域で動作する可能性がある。従って、蓄積電子数が少ない時に、固定パターンノイズの増加や、出力リニアリティの劣化が起こりえる。
【０１７７】
これに対して、図７に示された本実施形態の固体撮像装置は、スイッチ部１６０の電圧源接続トランジスタを第１の電圧源接続トランジスタ１６１と第２の電圧源接続トランジスタ１６４とに分割し、それぞれ電源パルスφＶＤＣＥＬ４及びＶＤＣＥＬ５で制御する。
【０１７８】
図１１に、本実施形態の固体撮像装置の動作タイミングチャートを示す。
【０１７９】
図１１において、横軸は時間、縦軸は各信号の電位を表す。リセットパルスφＲＳは、所定の行のリセットトランジスタ１０３を共通に制御するパルス信号を表している。転送パルスφＴＸは、所定の行の転送トランジスタ１０２を共通に制御するパルス信号を表している。電位Ｖfdは所定の単位セル２００のＦＤ部１０６の電位、電位Ｖlはある任意の単位セル２００を含む列の列信号線１１１の電位を表している。電源パルスφＶＤＣＥＬ４は、第１の電圧源接続トランジスタ１６１及びトランジスタ１６３を制御するパルス信号、電源パルスφＶＤＣＥＬ５は、第２の電圧源接続トランジスタ１６４を制御するパルス信号を表している。電位Ｖddpx、Ｖddrd2、Ｖgnd及びＶddrs4はそれぞれ、画素電源線１２５の電位、電源パルスφＶＤＣＥＬ４及びφＶＤＣＥＬ５がともに“Ｌ”レベルの時の画素電源線１２５の電位、グランド電位及び、電源パルスφＶＤＣＥＬ４が“Ｌ”レベルで、電源パルスφＶＤＣＥＬ５が“Ｈ”レベルの時の画素電源線１２５の電位である。電位Ｖfdrst4及びＶfdsig4はそれぞれ、リセットされた時のＦＤ部１０６の電位、及びフォトダイオード１０１で発生した電子が転送された時のＦＤ部１０６の電位である。
【０１８０】
まず、リセットパルスφＲＳが“Ｈ”レベルになることで、リセットパルスφＲＳが接続されたリセットトランジスタ１０３が全てオンし、該当する行のＦＤ部１０６は画素電源線１２５の電位にリセットされるが、この時、電源パルスφＶＤＣＥＬ５が“Ｈ”レベルとなっているため、画素電源線１２５を流れる電流は第１の電圧源接続トランジスタ１６１のみに流れる。第１の電圧源接続トランジスタ１６１のｏｎ抵抗値をＲon1とし、第１の電流源１１２の電流量をＩbias、第１の電流源１１２の総数をＫとすると、電位Ｖddrs4は、
【数２４】
2011176761.tif 000026
となる。従って、ＦＤ部１０６をリセットした時のＦＤ部１０６の電位Ｖfdrst4は
【数２５】
2011176761.tif 000027
である。
【０１８１】
次にφＴＸが“Ｈ”レベルになると、転送パルスφＴＸが供給される転送トランジスタ１０２が全てオンし、該当する行のフォトダイオード１０１で発生した電子がＦＤ部１０６に転送される。蓄積された電子の数をＮ、電子一つあたりの電荷量をｑ、ＦＤ部１０６の容量をＣとすると、ＦＤ部１０６の電位Ｖfdsig4は
【数２６】
2011176761.tif 000028
で表される。
【０１８２】
ここで読み出しトランジスタ１０４のドレイン電圧を求めると、ＦＤ部１０６のリセットが終わった後、電源パルスφＶＤＣＥＬ５は“Ｌ”レベルになるので、画素電源線１２５を流れる電流は、第１の電圧源接続トランジスタ１６１と第２の電圧源接続トランジスタ１６４との両方を流れる。従って、第２の電圧源接続トランジスタ１６４のｏｎ抵抗値をＲon2とすると、電位Ｖddrd2は
【数２７】
2011176761.tif 000029
である。
【０１８３】
ＦＤ部１０６の電位は、読み出しトランジスタ１０４と第１の電流源１１２とで構成されるソースフォロア回路で列信号線１１１に読み出され、ＦＤ部１０６を画素電源線１２５の電位にリセットした時の列信号線１１１の電位と、光照射量に応じてフォトダイオード１０１で発生した電子がＦＤ部１０６に転送された時の列信号線１１１の電位との差分に応じた電位がＣＤＳ回路１１３から出力される。
【０１８４】
各列のＣＤＳ回路１１３からの出力は、例えば、図１０に示したアナログ−デジタル変換方法によりデジタル信号に変換される。
【０１８５】
各列のカウンタ１１６からの出力は、水平選択回路１２３によって制御されている水平選択トランジスタ１１４を介して列毎に順次水平信号線１２１に読み出され、増幅回路１２６で増幅されて出力される。
【０１８６】
図８のような固体撮像装置に対し、本実施形態の固体撮像装置は、電圧源接続トランジスタを分割し、ＦＤ部１０６をリセットする時のみ電圧源１６２と画素電源線１２５との間の抵抗を高くすることで、ＦＤ部１０６をリセットする時の画素電源線１２５の電位を低くしている。それにより、フォトダイオード１０１での発生電子数が少ない場合においても読み出しトランジスタ１０４が飽和領域で動作するように、ＦＤ部１０６のリセット電位を読み出しトランジスタ１０４のドレイン電位よりも低くすることが可能となった。具体的には式（１６）、式（２６）及び式（２７）より、
【数２８】
2011176761.tif 000030
を満たすパラメータに、第１の電圧源接続トランジスタ１６１及び第２の電圧源接続トランジスタ１６４のｏｎ抵抗値、読み出しトランジスタ１０４のドレイン・ソース間電流及びしきい値電圧、並びに第１の電流源１１２の数を設定することで、フォトダイオード１０１での発生電子数が少ない場合でも、読み出しトランジスタ１０４を飽和領域で動作させ、リニアリティの劣化及び固定パターンノイズの増加を抑えることが可能となる。
【０１８７】
本実施形態の固体撮像装置は、図８の固体撮像装置から電圧源接続スイッチを分割しているだけであり、チップサイズを増加させることなくリニアリティの劣化及び固定パターンノイズの増加を抑えることも可能となる。
【０１８８】
（第４の実施形態）
図１２は、本発明における第４の実施形態の撮像装置（カメラシステム）の全体構成を示す図である。
【０１８９】
本実施形態の撮像装置は、大きく分けて固体撮像装置２００、光学系２４０、ＤＳＰ（Digital Signal Processor）２５０、液晶画面等の画像表示デバイス２８０及び画像メモリ２９０から構成されている。
【０１９０】
光学系２４０は、被写体からの光を集光して固体撮像装置２００の画素配列上に画像イメージを形成するレンズ２４１を備えている。
【０１９１】
固体撮像装置２００は、本発明の第１〜３の実施形態で説明した固体撮像装置である。固体撮像装置２００は、フォトダイオード等の光感応素子及びＭＯＳトランジスタ等を含む単位セルを２次元配列上に並べた撮像領域２１０と、撮像領域２１０の単位セルを行単位で選択し、単位セルのリセット及び信号読み出しを制御する垂直選択回路２２０と、垂直選択回路２２０に駆動パルスを供給するタイミング制御部２３０とを備えている。
【０１９２】
なお、固体撮像装置２００は、各列に設けられ、撮像領域２１０から読み出された画素信号をＡ／Ｄ変換するＡ／Ｄ変換回路、Ａ／Ｄ変換された画素信号を保持するカラムデジタルメモリ、及びカラムデジタルメモリの各列を選択して保持されているデジタル画素信号の読み出しを駆動する水平走査部を備えていてもよい。
【０１９３】
ＤＳＰ２５０は、カメラシステム制御部２６０及び画像処理回路２７０を備えている。
【０１９４】
画像処理回路２７０は、固体撮像装置２００から出力されたデジタル画素信号を受けて、カメラ信号処理として必要な、ガンマ補正、色補間処理、空間補間処理、及びオートホワイトバランス等の処理を行う。また、画像処理回路２７０は、ＪＰＥＧ等の圧縮フォーマットへの変換、画像メモリ２９０への記録、及び画像表示デバイス２８０への表示用信号処理等を行う。
【０１９５】
カメラシステム制御部２６０は、ユーザＩ／Ｆ（図示せず）で指定された各種の設定に従って、光学系２４０、固体撮像装置２００及び画像処理回路２７０の制御を行い、撮像装置の全体動作を統合するマイクロコンピュータ等である。ユーザＩ／Ｆは、例えば、ズーム倍率の変更及びレリーズボタンなどのリアルタイム指示を入力として受け、カメラシステム制御部２６０は、レンズ２４１のズーム倍率変更、幕シャッタの走行及び固体撮像装置２００のリセット走査の制御を行う。
【０１９６】
以上、本発明の固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１９７】
例えば、第３の実施形態の固体撮像装置において、並列に接続された２つの電圧源接続トランジスタを介して画素電源線に１つの電圧源を接続し、画素電源線に２つの電源電圧を供給するとした。しかし、図１の構成のように、異なる電源電位を供給する２つの電圧源と共にそれらに対応する形で２つの電源切り替えトランジスタを設け、対応する電源切り替えトランジスタを介して画素電源線に電圧源を接続し、画素電源線に２つの電源電圧を供給してもよい。同様に、図５の構成のように、電圧切り替えトランジスタを介して画素電源線に１つの電圧源を接続し、更に電圧切り替えトランジスタに並列に電圧降下用抵抗を接続し、画素電源線に２つの電源電圧を供給してもよい。
【０１９８】
また、上記実施形態の固体撮像装置において、電源供給部は、３つの電源電位を１つの単位セルに供給するとした。しかし、フォトダイオードの蓄積電子数が少ない場合においても読み出しトランジスタが飽和領域で動作するように、ＦＤ部のリセット電位を読み出しトランジスタのドレイン電位よりも低くすることが出来れば、３つの電源電位に限られず、少なくとも３つの電源電位つまり４以上の電源電位が単位セルに供給されてもよい。
【産業上の利用可能性】
【０１９９】
本発明は、固体撮像装置に利用でき、特にＭＯＳ型の固体撮像装置等に利用することができる。
【符号の説明】
【０２００】
１００、２００    単位セル
１０１    フォトダイオード
１０２    転送トランジスタ
１０３    リセットトランジスタ
１０４    読み出しトランジスタ
１０５    選択トランジスタ
１０６    ＦＤ部
１１１    列信号線
１１２    第１の電流源
１１３    ＣＤＳ回路
１１４    水平選択トランジスタ
１１５    コンパレータ
１１６    カウンタ
１２１    水平信号線
１２２、２２０    垂直選択回路
１２３    水平選択回路
１２４    増幅回路
１２５    画素電源線
１２６    電圧源
１３１    第１の電源切り替えトランジスタ
１３２    第１の電圧源
１３３    第２の電源切り替えトランジスタ
１３４    第２の電圧源
１４１    第２の電流源
１４２    トランジスタ
１５１    電圧切り替えトランジスタ
１５２、１６２    電圧源
１５３    電圧降下用抵抗
１６０    スイッチ部
１６１    第１の電圧源接続トランジスタ
１６３    電圧切り替えトランジスタ
１６４    第２の電圧源接続トランジスタ
２００    固体撮像装置
２１０    撮像領域
２３０    タイミング制御部
２４０    光学系
２４１    レンズ
２５０    ＤＳＰ
２６０    カメラシステム制御部
２７０    画像処理回路
２８０    画像表示デバイス
２９０    画像メモリ
３００    ＲＡＭＰ波発生回路
４００    クロックジェネレータ
【図１】
2011176761.tif 000031
【図２】
2011176761.tif 000032
【図３】
2011176761.tif 000033
【図４】
2011176761.tif 000034
【図５】
2011176761.tif 000035
【図６】
2011176761.tif 000036
【図７】
2011176761.tif 000037
【図８】
2011176761.tif 000038
【図９】
2011176761.tif 000039
【図１０】
2011176761.tif 000040
【図１１】
2011176761.tif 000041
【図１２】
2011176761.tif 000042
【図１３】
2011176761.tif 000043
【図１４】
2011176761.tif 000044
【図１５】
2011176761.tif 000045
【図１６】
2011176761.tif 000046