(57)【要約】【課題】基準波形データを用いることなく異常波形を検出できる異常波形検出回路を提供する。【解決手段】波形データを入力し、波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、比較信号に基づいて波形データが監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、計測された時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えた異常波形検出回路。【選択図】図２
2011179849.tif 000002
【特許請求の範囲】
【請求項１】
波形データを入力し、前記波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、
前記比較信号に基づいて前記波形データが前記監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、
計測された前記時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えたことを特徴とする異常波形検出回路。
【請求項２】
波形データを入力し、前記波形データが所定の第１監視レベルで定められる範囲内に留まっているか否かを示す第１比較信号を出力する第１入力波形比較器と、
前記波形データを入力し、前記波形データが前記第１監視レベルよりも小さい所定の第２監視レベルで定められる範囲内に留まっているか否かを示す第２比較信号を出力する第２入力波形比較器と、
前記第１比較信号に基づいて前記波形データが前記第１監視レベルで定められる範囲内に留まっている第１時間を計測する第１時間計測回路と、
前記第２比較信号に基づいて前記波形データが前記第２監視レベルで定められる範囲内に留まっている第２時間を計測する第２時間計測回路と、
計測された前記第１時間が所定の第１トリガ設定値を超過した場合に異常検出信号を出力する第１比較器と、
計測された前記第２時間が所定の第２トリガ設定値を超過した場合に異常検出信号を出力する第２比較器と、
前記第１比較器および前記第２比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力する検出部と、
を備えたことを特徴とする異常波形検出回路。
【請求項３】
請求項２に記載の異常波形検出回路であって、
前記波形データを入力するハイパスフィルタ回路と、
前記ハイパスフィルタ回路の出力値の大きさが所定の第３トリガ設定値を超過した場合に異常検出信号を出力する第３比較器とをさらに備え、
前記検出部は、前記第１比較器、前記第２比較器、前記第３比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力することを特徴とする異常波形検出回路。
【請求項４】
請求項３に記載の異常波形検出回路であって、
前記ハイパスフィルタは、前記波形データを入力するローパスフィルタと、前記ローパスフィルタの遅延量と同じ遅延量を前記波形データに与える遅延補正回路と、前記遅延補正回路の出力と前記ローパスフィルタの出力の差分を算出する差分算出回路とを備えて構成されることを特徴とする異常波形検出回路。
【請求項５】
請求項２〜４のいずれか１項に記載の異常波形検出回路であって、
前記検出部は、異常検出信号を出力した比較器を特定する信号をさらに出力することを特徴とする異常波形検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用交流電源等の異常波形を検出する異常波形検出回路に関する。
【背景技術】
【０００２】
特許文献１には、商用交流電源の電源波形に現れる瞬停、サグ、ノイズ等の異常現象を補足する電源異常波形検出装置が記載されている。図８は、従来の電源異常波形検出装置において異常波形を検出する回路の構成を示すブロック図である。
【０００３】
本図に示すように、異常波形を検出する電源異常波形検出回路６００は、５０Ｈｚ、６０Ｈｚ等の商用交流電源から得られた波形データを入力し、異常波形を検出するとトリガ信号を出力する回路であり、比較器６０１、メモリコントローラ６０２、基準波形メモリ６０３、差分算出器６０４、絶対値回路６０５、累算器６０６、比較器６０７を備えている。
【０００４】
基準波形メモリ６０３には、入力波形データに対応した理想的な波形データを基準波形データとしてあらかじめ記録しておく。ここでは、入力波形データ、基準波形データは、いずれもデジタルデータであるとする。
【０００５】
比較器６０１は、同期トリガ設定値と入力波形データとを比較することで入力波形データの波形サイクルの開始を示す同期トリガ信号を出力する。メモリコントローラ６０２は、同期トリガ信号を基準に、入力波形データのサンプリングタイミングに対応した基準波形データを基準波形メモリ６０３から順次読み出す。
【０００６】
基準波形メモリ６０３から読み出された基準波形データと入力波形データとの差分が、差分算出器６０４で算出され、絶対値回路６０５で絶対値に変換される。そして、差分絶対値の、波形サイクル毎の累算値が累算器６０６で算出される。
【０００７】
差分絶対値の累積値は、比較器６０７においてトリガ設定値と比較され、差分絶対値の累積値がトリガ設定値を超えると入力波形データが異常であるとして、異常波形が検出されたことを示すトリガ信号を出力する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１５６３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このように、従来の電源異常波形検出回路６００は、入力波形データに対応した基準波形データを用意し、入力波形データと基準波形データとを比較することで異常波形を検出するようにしている。このため、あらかじめ計測する交流電源の入力波形データに対応した基準波形データを生成し、基準波形メモリ６０３に記録しておかなければならない。
【００１０】
基準波形データを、過去の入力波形データを用いて自動的に生成する方法も考えられるが、基準波形データを生成するための構成が別途必要になる。
【００１１】
そこで、本発明は、基準波形データを用いることなく簡易な構成で異常波形を検出できる異常波形検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の第１の態様である異常波形検出回路は、波形データを入力し、前記波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、前記比較信号に基づいて前記波形データが前記監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、計測された前記時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えたことを特徴とする。
【００１３】
また、上記課題を解決するため、本発明の第２の態様である異常波形検出回路は、波形データを入力し、前記波形データが所定の第１監視レベルで定められる範囲内に留まっているか否かを示す第１比較信号を出力する第１入力波形比較器と、前記波形データを入力し、前記波形データが前記第１監視レベルよりも小さい所定の第２監視レベルで定められる範囲内に留まっているか否かを示す第２比較信号を出力する第２入力波形比較器と、前記第１比較信号に基づいて前記波形データが前記第１監視レベルで定められる範囲内に留まっている第１時間を計測する第１時間計測回路と、前記第２比較信号に基づいて前記波形データが前記第２監視レベルで定められる範囲内に留まっている第２時間を計測する第２時間計測回路と、計測された前記第１時間が所定の第１トリガ設定値を超過した場合に異常検出信号を出力する第１比較器と、計測された前記第２時間が所定の第２トリガ設定値を超過した場合に異常検出信号を出力する第２比較器と、前記第１比較器および前記第２比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力する検出部と、を備えたことを特徴とする。
【００１４】
ここで、前記波形データを入力するハイパスフィルタ回路と、前記ハイパスフィルタ回路の出力値の大きさが所定の第３トリガ設定値を超過した場合に異常検出信号を出力する第３比較器とをさらに備え、前記検出部は、前記第１比較器、前記第２比較器、前記第３比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力するようにしてもよい。
【００１５】
このとき、前記ハイパスフィルタは、前記波形データを入力するローパスフィルタと、前記ローパスフィルタの遅延量と同じ遅延量を前記波形データに与える遅延補正回路と、前記遅延補正回路の出力と前記ローパスフィルタの出力の差分を算出する差分算出回路とを備えて構成することができる。
【００１６】
いずれの態様においても、前記検出部は、異常検出信号を出力した比較器を特定する信号をさらに出力することができる。
【発明の効果】
【００１７】
本発明によれば、基準波形データを用いることなく簡易な構成で異常波形を検出できる異常波形検出回路が提供される。
【図面の簡単な説明】
【００１８】
【図１】本実施形態に係る異常波形検出装置の構成を示すブロック図である。
【図２】本実施形態に係る異常波形検出回路の機能構成を示すブロック図である。
【図３】入力波形比較器と時間計測器の動作原理を説明する波形図である。
【図４】入力波形比較器と時間計測器と比較器の具体的な動作を説明する波形図である。
【図５】遅延補正回路とフィルタ回路と差分算出器の具体的な動作を説明する波形図である。
【図６】遅延補正回路とフィルタ回路と差分算出器に代えてハイパスフィルタを用いた場合のブロック図である。
【図７】異常波形検出回路の変形例を示すブロック図である。
【図８】従来の異常波形検出回路の機能構成を示すブロック図である。
【発明を実施するための形態】
【００１９】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る異常波形検出装置１００の構成を示すブロック図である。本図に示すように、異常波形検出装置１００は、増幅器１０、Ａ／Ｄ変換器２０、サンプリングコントローラ３０、異常波形検出回路４０、メモリコントローラ５０、波形メモリ６０、表示コントローラ７０、表示器８０を備えている。
【００２０】
増幅器１０は、５０Ｈｚ／６０Ｈｚの商用電源等であるアナログ入力信号を、適当なレベルに増幅する。Ａ／Ｄ変換器２０は、サンプリングコントローラ３０によって定められるサンプリングタイミングに従って、増幅器１０で増幅されたアナログ入力信号をデジタル値の入力波形データに変換する。変換された入力波形データは、波形メモリ６０および異常波形検出回路４０に入力される。
【００２１】
波形メモリ６０は、所定サイクル数の入力波形データを逐次更新しながら記憶する。異常波形検出回路４０は、変換された入力波形データを入力して、異常波形を検出する。
【００２２】
異常波形検出回路４０が異常波形を検出すると、トリガ信号をメモリコントローラ５０に出力する。トリガ信号が出力されると、メモリコントローラ５０は、異常波形が検出された入力波形データのアドレスを特定し、波形メモリ６０に通知する。
【００２３】
そして、波形メモリ６０は、通知されたアドレスに対応した異常波形データを読み出し、表示コントローラ７０に出力する。この異常波形データは、表示コントローラ７０の制御の下で、表示器８０に表示される。
【００２４】
図２は、本実施形態に係る異常波形検出回路４０の機能構成を示すブロック図である。本図に示すように、異常波形検出回路４０は、波形データを入力し、異常波形を検出するとトリガ信号を出力する回路であり、第１入力波形比較器４０１、第２入力波形比較器４０２、第１時間計測回路４０３、第２時間計測回路４０４、第１比較器４０５、第２比較器４０６、遅延補正回路４０７、フィルタ回路４０８、差分算出器４０９、絶対値回路４１０、第３比較器４１１、検出部４１２を備えている。
【００２５】
入力波形データは、第１入力波形比較器４０１、第２入力波形比較器４０２、遅延補正回路４０７、フィルタ回路４０８に入力される。本実施形態では、入力波形データはデジタル化されているものとするが、アナログ波形のまま処理を行なう構成としてもよい。
【００２６】
ここで、第１入力波形比較器４０１、第２入力波形比較器４０２は、入力波形データを、それぞれ第１監視レベル、第２監視レベルと比較し、入力波形データが監視レベルで定められる範囲内に留まっているか否かを示す比較信号を、それぞれ第１時間計測回路４０３、第２時間計測回路４０４に出力する。
【００２７】
第１時間計測回路４０３、第２時間計測回路４０４は、それぞれ、入力波形データが第１監視レベル、第２監視レベルで定められる範囲内に留まっている時間を計測して、それぞれ第１比較器４０５、第２比較器４０６に出力する。
【００２８】
すなわち、入力波形データに対して図３の上段に示すような第Ｎ監視レベルを設定した場合には、図３の中段に示すような比較信号が第Ｎ入力波形比較器から出力されることになる。ここでは、入力波形データが第Ｎ監視レベルを超えた状態でハイを出力し、入力波形データが第Ｎ監視レベル範囲内に留まっている状態でロウを出力している。
【００２９】
そして、第Ｎ時間計測回路は、図３の下段に示すように、入力波形データが第Ｎ監視レベルで定められる範囲内に留まっている時間ｔ１、時間ｔ２、時間ｔ３…を計測する。
【００３０】
本実施形態では、図４（ａ）に示すように、第１監視レベルを第２監視レベルよりも大きい値に設定し、第１監視レベルを用いてサグの発生を検出し、第２監視レベルを用いて瞬停の発生を検出するものとする。
【００３１】
このため、第１監視レベルの大きさは、正常時のピーク・トゥ・ピーク電圧よりも小さく、サグとみなす電圧低下時よりも少し大きな値を設定し、サグの発生時に、入力波形データが第１監視レベル内に収まるようにする。第２監視レベルの大きさは、瞬停とみなす電圧レベルよりも少し大きな値を設定し、瞬停の発生時に、入力波形データが第２監視レベル内に収まるようにする。
【００３２】
もちろん、これらの監視レベルの値は、異常波形検出装置１００の使用目的、使用状況等に応じて適宜調整することができる。また、監視レベルによる監視対象は、２つに限られず、例えば、サグのみ、瞬停のみであってもよく、さらには３つ異常であってもよい。
【００３３】
図２の説明に戻って、第１比較器４０５、第２比較器４０６は、それぞれ、第１時間計測回路４０３、第２時間計測回路４０４が出力する時間と、第１トリガ設定、第２トリガ設定値とを比較し、第１時間計測回路４０３、第２時間計測回路４０４が出力する時間が、第１トリガ設定、第２トリガ設定値を超過した場合に異常検出信号を検出部４１２に出力する。
【００３４】
すなわち、入力波形データが正常であれば、その値は周期的に変化し、第１時間計測回路４０３、第２時間計測回路４０４が出力する時間も、入力波形データのサイクルに対応して一定のはずである。しかしながら、サグ、瞬停が生じた場合には、入力波形データが監視レベルを超えないため、第１時間計測回路４０３、第２時間計測回路４０４が出力する時間が伸びることになる。
【００３５】
このため、第１時間計測回路４０３、第２時間計測回路４０４が出力する時間を、第１トリガ設定値、第２トリガ設定値と比較することにより、周期性に異常が生じたことを検出することができ、この結果、サグ、あるいは、瞬停が発生したことを検出することができる。
【００３６】
第１トリガ設定値、第２トリガ設定値は、異常波形検出装置１００の使用目的、使用状況等に応じて任意に設定することができるが、本実施形態では、サグ検出に用いる第１トリガ設定値は、図４（ｂ）に示すように、入力波形データの２サイクル程度の時間にし、瞬停検出に用いる第２トリガ設定値は、図４（ｃ）に示すように、半サイクル程度の時間にしている。
【００３７】
このように設定することで、図４（ａ）の入力波形データで発生しているサグと、瞬停とが、図４（ｂ）、図４（ｃ）で検出されている。
【００３８】
図２の説明に戻って、フィルタ回路４０８は、入力波形データの平滑化を行なうフィルタであり、本実施形態ではローパスフィルタを用いている。遅延補正回路４０７は、フィルタ回路４０３における遅延量と同じ遅延量を入力波形データに与える。差分算出器４０９は、遅延した入力波形データとフィルタ回路４０８により平滑化された入力波形データの差分を算出する。遅延した入力波形データと、平滑化された入力波形データは同位相であるため、差分算出器４０９の出力は、入力波形データの高周波ノイズ成分となる。
【００３９】
例えば、入力波形データが図５（ａ）に示すようなノイズ成分を含んだものである場合、フィルタ回路４０８により図５（ｂ）に示すような平滑化された波形が得られる。これらの波形の位相を揃えて差分を算出すると、図５（ｃ）に示すように入力波形データの高周波ノイズ成分が取り出されることになる。
【００４０】
このように、遅延補正回路４０７とフィルタ回路４０８と差分算出器４０９とでハイパスフィルタを構成していることになる。本実施形態では、実装化が容易なローパスフィルタを用いているが、遅延補正回路４０７とフィルタ回路４０８と差分算出器４０９とに代えて、図６に示すように、ハイパスのフィルタ回路４２０を用いるようにしてもよい。
【００４１】
入力波形データの高周波ノイズ成分は、絶対値回路４１０により絶対値に変換され、第３比較器４１１において、第３トリガ設定値と比較される。第３トリガ設定値は、高周波成分をノイズとみなす大きさを設定しておく。そして、図４（ｃ）に示すように第３トリガ設定値よりも大きなノイズ成分が検出されると、第３比較器４１１は、異常検出信号を検出部４１２に出力する。
【００４２】
なお、フィルタ回路４０８の特性、第３トリガ設定値は、異常波形検出装置１００の使用目的、使用状況等に応じて適宜調整することができる。また、フィルタ回路４０８を、移動平均フィルタで構成することで回路規模を小さくできる。
【００４３】
検出部４１２は、第１比較器４０５、第２比較器４０６、第３比較器４１１のいずれかから異常検出信号が入力されると、異常波形が検出されたことを示すトリガ信号を出力する。
【００４４】
なお、検出部４１２は、異常検出信号を出力した比較器に基づいて、異常波形の検出原因を示す検出要因信号を出力することができる。例えば、第１比較器から異常検出信号が入力された場合には、サグが発生したことを示す検出要因信号を出力し、第２比較器から異常検出信号が入力された場合には、瞬停が発生したことを示す検出要因信号を出力し、第３比較器から異常検出信号が入力された場合には、ノイズが発生したことを示す検出要因信号を出力する。
【００４５】
また、一部の異常波形現象を対象に検出を行なうようにしてもよい。この場合、検出対象となる異常波形現象を検出対象要因設定信号で指定することができる。このようにすることで、例えば、サグのみを対象に異常波形を検出したり、瞬停のみを対象に異常波形を検出することができる。
【００４６】
次に、本実施形態の異常波形検出回路４０の変形例について図７のブロック図を参照して説明する。図７は、図２に示したブロック図との相違部分（破線矩形内）を抽出して記載したブロック図であり、他のブロックについては図２に示したブロック図と同様である。
【００４７】
本変形例では、入力波形データを第１入力波形比較器４０１、第２入力波形比較器４０２に入力せずに、第１絶対値回路４２１、第２絶対値回路４２３に入力し、絶対値に変換してから、それぞれ第３比較器４２２、第４比較器４２４で、第１監視レベル、第２監視レベルと比較するようにしている。本変形例によっても、上述の構成と同様の効果が得られる。さらに、絶対値に変換せずに、監視レベルと比較するようにする簡易な構成を用いることもできるが、一般に検出確度は劣化する。
【００４８】
以上説明したように、本実施形態の異常波形検出回路は、基準波形データを用いることなく、また、基準波形データを生成するための構成も不要な簡易な構成で異常波形を検出することができる。
【符号の説明】
【００４９】
１０…増幅器、２０…Ａ／Ｄ変換器、３０…サンプリングコントローラ、４０…異常波形検出回路、５０…メモリコントローラ、６０…波形メモリ、７０…表示コントローラ、８０…表示器、１００…異常波形検出装置、４０１…第１入力波形比較器、４０２…第２入力波形比較器、４０３…フィルタ回路、４０３…第１時間計測回路、４０４…第２時間計測回路、４０５…第１比較器、４０６…第２比較器、４０７…遅延補正回路、４０８…フィルタ回路、４０９…差分算出器、４１０…絶対値回路、４１１…第３比較器、４１２…検出部、４２０…フィルタ回路、４２１…第１絶対値回路、４２２…第３比較器、４２３…第２絶対値回路、４２４…第４比較器、６００…電源異常波形検出回路、６０１…比較器、６０２…メモリコントローラ、６０３…基準波形メモリ、６０４…差分算出器、６０５…絶対値回路、６０６…累算器、６０７…比較器
【図１】
2011179849.tif 000003
【図２】
2011179849.tif 000004
【図３】
2011179849.tif 000005
【図４】
2011179849.tif 000006
【図５】
2011179849.tif 000007
【図６】
2011179849.tif 000008
【図７】
2011179849.tif 000009
【図８】
2011179849.tif 000010