(57)【要約】【課題】チャンバーエッチに付随する欠点を、付随する利点をなくさないで、且つ、新しい欠点を受け容れないで、緩和する。【解決手段】エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、エピタキシー反応器のサセプタ上にダミーウェハを設置すること；  該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面上の残留物を除去すること；  該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること；  ダミーウェハをシリコンから構成される基板ウェハと交換すること；  および該エピタキシー反応器を通して第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させることを含む方法によって解決される。【選択図】なし【特許請求の範囲】
【請求項１】
エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、
エピタキシー反応器のサセプタ上にダミーウェハを設置すること；
該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面の残留物を除去すること；
該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること；
ダミーウェハをシリコンから構成される基板ウェハと交換すること；  および
該エピタキシー反応器を通して第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させること
を含む方法。
【請求項２】
少なくとも２〜２４枚のさらなる基板ウェハ上にエピタキシャル層の堆積を、その間にサセプタ上にダミーウェハを設置しないで行うことを含む、請求項１に記載の方法。
【請求項３】
ダミーウェハがシリコンから、もしくはシリコンカーバイドから、もしくはグラファイト被覆されたシリコンカーバイドから、もしくは石英からなるか、またはシリコンまたはシリコンカーバイドから構成され且つ酸化物層で、裏面上が、または完全に被覆されている、請求項１または２に記載の方法。
【請求項４】
ダミーウェハが再利用される、請求項１から３までのいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシー反応器内でエピタキシャル堆積された層を有するシリコンから構成される半導体ウェハの製造方法であって、以下の工程：
該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面の残留物を除去する工程；
該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させる工程；
シリコンから構成される基板ウェハを該エピタキシー反応器のサセプタ上に設置する工程；  および
第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させる工程
を含む方法に関する。
【背景技術】
【０００２】
これらの工程を同様に含む方法が、例えばＥＰ１５３３８３６号Ａ１内に記載されている。従って、エピタキシー反応器内表面から、その表面上に基板ウェハ上でのシリコンの堆積の間に無制御に堆積された残留物を除去することが、有利であり、且つ、適宜必要である。かかる工程（以下でチャンバーエッチとして示す）は、汚染の程度および品質の要求に依存して、多かれ少なかれ、頻繁に実施される。基板ウェハ上にエピタキシャル堆積される層が２０μｍ以上であるか、または特に高品質が要求される場合、１枚の基板ウェハ上へのエピタキシャル層の堆積後、さらなる基板ウェハが被覆される前にチャンバーエッチを実施することが適切である。他の場合は、該チャンバーエッチをより少ない頻度、例えば２回〜８回目の基板ウェハの被覆後毎に行ってもよい。ＥＰ１５３３８３６号Ａ１も、エピタキシー反応器を通して堆積ガスを導くことによって、シリコンの薄膜で該エピタキシー反応器内のエッチングされた表面を被覆することを提案している。シリコンの薄膜は表面を密閉し、且つ、該表面から拡散する汚染物質が、次の基板ウェハの被覆の間に成長しているエピタキシャル層内に入ることを防ぐ。チャンバーエッチ後のエピタキシー反応器の表面上のシリコンの薄膜の堆積を、以下でチャンバー被覆として示す。
【０００３】
ＤＥ１０２００５０４５３３７号Ａ１は、チャンバーエッチが、エピタキシャル層で次に被覆される基板ウェハの平坦性に不利な作用を有することを記載している。例えば、特にかかる半導体ウェハの局所的な平坦性が損なわれる。従って、親水性ウェハを短時間、サセプタ上に設置することによって、チャンバーエッチ後にサセプタを親水化することが推奨されている。この手順は、サセプタの親水化のために専用の方法工程が必要とされるという欠点を有している。
【０００４】
チャンバーエッチはまた、エピタキシャル層で次に被覆される基板ウェハの少数電荷キャリアの寿命に不利な作用を有する。"マイクロ波光伝導減衰（μ−ＰＣＤ）"によって測定される、かかる半導体ウェハの少数電荷キャリアの寿命は、基板ウェハの被覆に先立ってチャンバーエッチおよびチャンバー被覆がない場合よりも著しく短い。
【０００５】
チャンバーエッチはさらに、サセプタ上、および特に、ウェハを持ち上げ且つ降ろして設置するためにはたらき且つサセプタの底部に埋め込まれているリフトピン上の腐食作用を有する。従って、腐食の結果としての損耗のせいで、サセプタおよびリフトピンを比較的頻繁に交換しなければならない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＥＰ１５３３８３６号Ａ１
【特許文献２】ＤＥ１０２００５０４５３３７号Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従って、本課題は、チャンバーエッチに付随する欠点を、付随する利点をなくさないで、且つ、新しい欠点を受け容れないで、緩和することであった。
【課題を解決するための手段】
【０００８】
該課題は、エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、
エピタキシー反応器のサセプタ上にダミーウェハを設置すること；
該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面上の残留物を除去すること；
該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること；
ダミーウェハを、シリコンから構成される基板ウェハと交換すること；  および
第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させること
を含む方法によって解決される。
【０００９】
上述の先行技術内に記載された方法とは異なり、本発明はダミーウェハを提供し、チャンバーエッチの間とチャンバー被覆の間との両方の間、サセプタ上に置く。様々な利点がこの手順に付随する。チャンバーエッチおよびチャンバー被覆後に製造される、エピタキシャル堆積層を有する第一の半導体ウェハの少数電荷キャリアの寿命は、チャンバーエッチおよびチャンバー被覆の間にダミーウェハの存在がない場合よりも長い。同様に、サセプタおよび保持ピンの場合における損耗も少ない。ダミーウェハは、チャンバーエッチおよびチャンバー被覆の間、サセプタの大部分を遮蔽する。通常、チャンバーエッチの間にエッチングガス内に含有される塩化水素は、サセプタの遮蔽された部分、特にそこに組み込まれるリフトピンに、ほとんど、または全く到達することができない。従って、ダミーウェハによって遮蔽されたサセプタの部分は、チャンバーエッチの間のエッチングガスの腐食の影響を免れる。次のチャンバー被覆の間、ダミーウェハはまだサセプタ上にあり、その結果、シリコンの薄膜もまた、ダミーウェハによって遮蔽されたサセプタの部分の上には堆積されない。これは、以下のものが避けられるので、様々な点で有利な作用を有する。
【００１０】
チャンバーエッチおよびチャンバー被覆の間、ダミーウェハがない場合、チャンバー被覆後のサセプタは、塩化水素で汚染されたシリコンの薄膜で覆われている。エピタキシャル層での基板ウェハ前面の被覆の間、塩化水素が膜から堆積されたエピタキシャル層内に拡散し、且つ、少数電荷キャリアの寿命が短くなることが引き起こされることが観察される。
【００１１】
チャンバーエッチおよびチャンバー被覆の間にダミーウェハがない場合、シリコンから構成される基板ウェハの、エピタキシャル層での被覆の間、そのエッジ領域でサセプタのレッジ部の上に載置されている基板ウェハが、その点で、チャンバーコーティングの間にサセプタ上に堆積されたシリコンの薄膜と共に成長するというリスクがある。この場合、被覆される半導体ウェハの裏面のエッジ領域で欠陥が生じ、その欠陥は格子応力をもたらし、且つすべりの誘因となる。
【００１２】
チャンバーエッチおよびチャンバー被覆の間、ダミーウェハがなく、且つ、孔も開口部も有さないガス不透過性材料から構成される台座を有するサセプタが使用される場合、基板ウェハの被覆の間に、最終的に水素がサセプタの台座とリフトピンとの間に存在する間隙を通して基板ウェハの裏面へと透過し、そして基板ウェハ裏面上の自然酸化層が局所的に消散されるというリスクがある。これは、自然酸化層と酸素のない領域との間で、集中光内でいわゆる"ピンハロー"として可視である変化を生じさせる。前記の変化は、基板ウェハの裏面のナノトポグラフィーを損なう。即ちそれらは０．５〜１０ｍｍの距離にわたって測定される６０ｎｍまでの高い変動を引き起こす。該変化は、チャンバーエッチおよびチャンバー被覆の間にダミーウェハが存在する場合は生じない。該ダミーウェハは、下にある部分のサセプタを遮蔽し、従ってサセプタ表面の親水性の特性を維持する。この表面特性は、リフトピンの領域において、引き続き、基板ウェハの裏面上の自然酸化層が消散されることから保護する。
【００１３】
ダミーウェハは例えばシリコンから、シリコンカーバイドから、グラファイト被覆されたシリコンカーバイドから、または石英からなってよい。シリコンカーバイドから構成されるダミーウェハまたはシリコンから構成されるダミーウェハが好ましく、且つ、少なくとも裏面上が酸化されているか、または堆積された二酸化ケイ素から構成される層でそこが被覆されているダミーウェハが特に好ましい。該酸化物層は、例えばダミーウェハの下にあるシリコンをエッチングガスによる分解から保護し、且つ、ダミーウェハによって被覆されたサセプタの部分を親水化する。それは、酸化物層が、シリコンまたはシリコンカーバイドから構成されるダミーウェハを、裏面上だけでなく完全に被覆する場合、同様に有利である。裏面上、または完全に、即ち両面およびエッジ上をＬＴＯ（"低温酸化膜（ｌｏｗ  ｔｈｅｒｍａｌ  ｏｘｉｄｅ）"）層で被覆されたシリコンまたはシリコンカーバイドから構成されるダミーウェハが特に好ましい。該ＬＴＯ層は好ましくは１００〜４００００ｎｍ厚である。ダミーウェハを再利用すること、即ち、他の基板ウェハ上のエピタキシャル層の堆積前に実施される、少なくとも１回のさらなるチャンバーエッチの間、および少なくとも１回のさらなるチャンバー被覆の間、それを使用することも好ましい。
【００１４】
個別の基板ウェハを被覆するための能力を有するエピタキシー反応器、例えばＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃ．製のＣｅｎｔｕｒａ型の、またはＡＳＭ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｎ．Ｖ．製のＥｐｓｉｌｏｎ型の個別ウェハエピタキシー反応器が、本方法を実施するために好ましく使用される。
【００１５】
ダミーウェハおよび基板ウェハは好ましくは、サセプタ上に載置されているシリコンカーバイドから構成されるリング上に載置されており、それによってエピタキシャル層の堆積の間、基板ウェハの熱負荷を減少する。同様に好ましい選択肢として、エッジ支持体として、サセプタレッジを有する一体型サセプタを使用することも可能である。両方の場合、ダミーウェハおよび基板ウェハは、エッジ領域のみで該支持体と接触している。
【００１６】
サセプタの台座は好ましくは、開口部または通過孔によって特徴付けられるガス透過性構造を有する。しかしながら、それはガス不透過性材料からなってもよい。
【００１７】
チャンバーエッチに先だって、ダミーウェハをサセプタ上に設置する。この状態において、ダミーウェハの裏面とサセプタの台座とは互いに対向している。チャンバーエッチを好ましくは、１０５０℃〜１２００℃の温度で実施する。塩化水素と水素との混合物がエッチングガスとして好ましく使用される。塩化水素はエピタキシー反応器を通して、好ましくは５〜２０ｓlｍ（１分あたりの標準リットル）のガス流量で導かれ、且つ、水素は好ましくは５〜５０ｓlｍのガス流量で導かれる。チャンバーエッチを好ましくは、５０〜４００秒、継続する。
【００１８】
チャンバー被覆を、好ましくは１１００〜１２００℃の温度で、好ましくはトリクロロシランを含有する第一の堆積ガスを使用して実施する。トリクロロシランのガス流量は好ましくは１０〜１９ｓｌｍである。チャンバー被覆を好ましくは、１０〜１００秒、継続する。チャンバーエッチの間に使用されるダミーウェハは、チャンバー被覆の間も同様にサセプタ上にある。
【００１９】
チャンバー被覆後、エピタキシー反応器内の温度を５５０〜９００℃の温度に下げ、且つ、ダミーウェハを基板ウェハと交換する。この状態において、基板ウェハの裏面とサセプタの台座とは互いに対向している。
【００２０】
基板ウェハは好ましくは、前面が研磨された単結晶シリコンウェハである。基板ウェハの直径は好ましくは１５０〜４５０ｍｍ、例えば１５０ｍｍ、２００ｍｍ、３００ｍｍまたは４５０ｍｍである。基板ウェハは例えば、ＤＥ１０２００５０４５３３７号Ａ１内に記載される手順に従って製造される。
【００２１】
エピタキシャル層の堆積に先だって、エピタキシー反応器内で基板ウェハに好ましくは以下の前処理をする：  第一に、基板ウェハを水素処理（"Ｈ2ベーク"）して、自然酸化層を基板ウェハの前面から、または裏面と前面から除去する。その後、塩化水素および水素を、エピタキシー反応器を通して導き、基板ウェハ前面の表面を平滑化した後、エピタキシャル層を堆積させる。
【００２２】
前処理後、基板ウェハの前面を、好ましくは１１００〜１２００℃の温度で、第二の堆積ガスを、エピタキシー反応器を通して導くことによって、エピタキシャル層で被覆する。そうする間に、基板ウェハの裏面を好ましくは水素でパージする。第二の堆積ガスは、分解してエピタキシャル層を形成する物質を提供する化合物を含有する。前記の物質は好ましくはシリコン、ゲルマニウムおよびドーパント、例えばホウ素、リン、またはヒ素を含む。一例として、トリクロロシラン、水素およびジボランを含有する堆積ガスが、ホウ素でドープされたシリコン層の堆積のために好ましい。シリコンとは異なる材料からなる、例えばゲルマニウムから、またはシリコンおよびゲルマニウムから構成される層を堆積することも可能である。
【００２３】
基板ウェハ上のエピタキシャル層の堆積後、ダミーウェハをサセプタ上に設置すること、およびチャンバーエッチを含む方法を再度実施するか、または好ましくは２〜２４枚、またはそれよりさらに多くの基板ウェハを、ダミーウェハの存在下での次のチャンバーエッチおよびチャンバー被覆が実施される前に被覆する。
【図面の簡単な説明】
【００２４】
【図１】ナノトポグラフィー測定の間に測られた、被覆された半導体ウェハ裏面の高さの変動を示す図である（比較例）。
【図２】ナノトポグラフィー測定の間に測られた、被覆された半導体ウェハ裏面の高さの変動を示す図である（本実施例）。
【図３】"滑り"を引き起こす欠陥の数および密度を示す図である（比較例）。
【図４】"滑り"を引き起こす欠陥の数および密度を示す図である（本実施例）。
【図５】被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いを示す図である（比較例）。
【図６】被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いを示す図である（本実施例）。
【実施例】
【００２５】
チャンバーエッチおよびチャンバー被覆の後、直径３００ｍｍを有するシリコンから構成される基板ウェハを、シリコンから構成されるエピタキシャル層で被覆した。塩化水素の存在下でのチャンバーエッチを、１１７０℃の温度で実施し、且つ、２００秒継続した。次のチャンバー被覆を、１１５０℃の温度で実施し、且つ、４０秒継続した。この目的のために使用された第一の堆積ガスは、トリクロロシランと水素との混合物からなり、それがエピタキシー反応器を通して、それぞれガス流量１７ｓｌｍおよび３０ｓｌｍで導かれた。
【００２６】
基板ウェハ前面を被覆するために使用された第二の堆積ガスは、トリクロロシランと水素との混合物からなるものであった。トリクロロシランをエピタキシー反応器を通して、ガス流量１７ｓｌｍで、且つ、水素をガス流量５０ｓｌｍで導いた。該被覆の持続時間は１００秒であり、且つ、被覆温度は１１５０℃であった。
【００２７】
被覆された半導体ウェハは、ダミーウェハの存在下でのチャンバーエッチおよびチャンバー被覆後に被覆されたもの（実施例による半導体ウェハ）と、ダミーウェハ不在でのチャンバーエッチおよびチャンバー被覆後に被覆されたもの（比較例による半導体ウェハ）とで区別された。ダミーウェハの存在下でのチャンバーエッチおよびチャンバー被覆の間、ＬＴＯ層で裏面を被覆されたシリコンカーバイドから構成されるダミーウェハが使用された。
【００２８】
被覆された半導体ウェハの次の実験で以下の結果が見出された：
μ−ＰＣＤによって測定された少数電荷キャリアの寿命は、比較例による半導体ウェハの場合、本実施例による半導体ウェハの場合よりも平均で２３％だけ短かった。
【００２９】
ＳＥＭＩ  Ｍ４３において定義される方法に従って測定された裏面のナノトポグラフィーは、閾値Ｔの形で表され、例えば、Ｔ＝１８ｎｍで、例えばＴ＝５５ｎｍとの比較で、本実施例による半導体ウェハの場合、比較例による半導体ウェハの場合よりも著しく良好であった。ＡＤＥ製のＷａｆｅｒｓｉｇｈｔ型の測定器を使用して、測定を実施した。ＦＱＡ（"平坦度適用領域"）にわたって測定された全てのＰＶ値の分布から、３シグマＰＶ値（"ＰＶ＝ピーク対バレー"）閾値Ｔを算出した。正方形の測定ゾーンは１０ｍｍのエッジ長を有していた。
【００３０】
図１および図２は、ナノトポグラフィー測定の間に測定された、被覆された半導体ウェハの裏面の高さの変動を示す。改善されたナノトポグラフィーが、それらの図の比較から識別される。従って、特に、図１に明らかに見られる、比較例による半導体ウェハの裏面上の"ピンハロー"が、本実施例による半導体ウェハの裏面上（図２）には存在しない。
【００３１】
Ｒｕｄｏｌｐｈ製のＮＳＸ（登録商標）型の測定器を使用して、裏面のエッジ領域における欠陥が検知された。相応する欠陥の画像（図３および図４）は、"滑り"を引き起こす欠陥の数および密度が、比較例による半導体ウェハ（図３）の場合において、本実施例による半導体ウェハ（図４）の場合よりも著しく高かったことを示す。
【００３２】
図５と図６との比較で、本発明による方法のさらなる利点が明らかになる。被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いが、それぞれの場合で図示されている。比較例による半導体ウェハ（図５）は、エッジでの厚さにおいて顕著な増加を有する。本実施例による半導体ウェハ（図６）の場合、エッジでの厚さの増加は著しくより少ない。
【図３】
2011159978.tif 000002
【図４】
2011159978.tif 000003
【図５】
2011159978.tif 000004
【図６】
2011159978.tif 000005
【図１】
2011159978.tif 000006
【図２】
2011159978.tif 000007
【外国語明細書】
2011159978.tif 000008
2011159978.tif 000009
2011159978.tif 000010
2011159978.tif 000011
2011159978.tif 000012
2011159978.tif 000013
2011159978.tif 000014
2011159978.tif 000015
2011159978.tif 000016
2011159978.tif 000017
2011159978.tif 000018
2011159978.tif 000019
2011159978.tif 000020
2011159978.tif 000021
2011159978.tif 000022
2011159978.tif 000023
2011159978.tif 000024
2011159978.tif 000025