(57)【要約】【課題】デジタル信号による制御を可能とし、出荷試験の費用削減および特性評価の期間を短縮することができるアナログＢＩＳＴ回路およびそれを用いた電子システムを提供する。【解決手段】アナログＢＩＳＴ回路２０は、Ａ／Ｄ変換器２１と、Ｄ／Ａ変換器２２と、信号処理回路２３とを備える。ユーザーによりデジタル信号で作成されたテストパターンをＤ／Ａ変換器２２によりアナログ回路１１に出力する。アナログ回路１１のアナログ出力信号は、Ａ／Ｄ変換器２１によりデジタル信号に変換し、信号処理回路２３によりデジタル的に処理が行われる。信号処理回路２３では、波形検証、周波数成分検証、またはレベル検証が行われる。【選択図】図１
2011013122.tif 000002
【特許請求の範囲】
【請求項１】
アナログ回路を試験するためのアナログＢＩＳＴ回路であって、
アナログ回路のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器によりデジタル化されたアナログ回路のデータについて、期待値と比較する信号処理回路と
を備えたことを特徴とするアナログＢＩＳＴ回路。
【請求項２】
アナログ回路の試験に用いるデジタル信号により作成したテストパターンをアナログ信号に変換してアナログ回路に出力するＤ／Ａ変換器を
更に備えたことを特徴とする請求項１記載のアナログＢＩＳＴ回路。
【請求項３】
前記信号処理回路は、デジタル化されたアナログ回路のデータと、アナログ回路の期待値パターンとの相関値を求め、算出した相関値と、相関値の期待値とを比較して、波形の形を検証することを特徴とする請求項１または請求項２に記載のアナログＢＩＳＴ回路。
【請求項４】
前記信号処理回路は、デジタル化されたアナログ回路のデータの先頭、または期待値パターンの先頭を、順に所定の範囲までずらしながら、アナログ回路のデータと期待値パターンとの相関値を求め、算出された相関値の中から最も大きな値について、相関値の期待値と比較することを特徴とする請求項３記載のアナログＢＩＳＴ回路。
【請求項５】
前記信号処理回路は、デジタル化されたアナログ回路のデータに高速フーリエ変換を実行し、算出したスペクトルと、スペクトルの期待値とを比較して、周波数成分を検証することを特徴とする請求項１または請求項２に記載のアナログＢＩＳＴ回路。
【請求項６】
前記信号処理回路は、デジタル化されたアナログ回路のデータについて、０番目からのオフセットを先頭として高速フーリエ変換を実行することを特徴とする請求項５記載のアナログＢＩＳＴ回路。
【請求項７】
前記信号処理回路は、デジタル化されたアナログ回路のデータの先頭、または期待値パターンの先頭を、順に所定の範囲までずらしながら、アナログ回路のデータと期待値パターンとの相関値を求め、算出された相関値の中から最も大きな値が得られた位置を先頭として高速フーリエ変換を実行することを特徴とする請求項５記載のアナログＢＩＳＴ回路。
【請求項８】
前記信号処理回路は、デジタル化されたアナログ回路のデータを２つの期待値と比較し、アナログ回路のデータが２つの期待値より大きいか、２つの期待値の間にあるか、２つの期待値より小さいかによりレベルを検証することを特徴とする請求項１または請求項２に記載のアナログＢＩＳＴ回路。
【請求項９】
前記信号処理回路は、デジタル化されたアナログ回路のデータについて、０番目からのオフセットを先頭として、２つの期待値と比較することを特徴とする請求項８記載のアナログＢＩＳＴ回路。
【請求項１０】
アナログ回路と、このアナログ回路を試験するためのアナログＢＩＳＴ回路と、このアナログＢＩＳＴ回路の設定および制御を行うホストデバイスとを備えた電子システムであって、
前記アナログＢＩＳＴ回路は、
アナログ回路のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器によりデジタル化されたアナログ回路のデータについて、期待値と比較する信号処理回路と
を有することを特徴とする電子システム。
【請求項１１】
前記アナログＢＩＳＴ回路は、更に、アナログ回路の試験に用いるデジタル信号により作成したテストパターンをアナログ信号に変換してアナログ回路に出力するＤ／Ａ変換器を有することを特徴とする請求項１０記載の電子システム。
【請求項１２】
前記アナログＢＩＳＴ回路を起動させるための試験起動回路を備えたことを特徴とする請求項１０または請求項１１に記載の電子システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路のＢＩＳＴ（Built in self-test；自己テスト）を遂行するアナログＢＩＳＴ回路およびこれを用いた電子システムに関する。
【背景技術】
【０００２】
従来、アナログ回路の出荷試験には、アナログ専用のＬＳＩテスターが用いられていた。しかしながら、アナログ回路は、電圧が１か０かの２値であるデジタル回路と異なり、細かい電圧変化を見なければならないので、アナログ専用のＬＳＩテスターのランニングコストは、デジタル専用のＬＳＩテスターに比べて３倍も掛るという問題があった。また、アナログ専用のＬＳＩテスターは、汎用であるため、アナログ回路固有の特性評価を行うことが難しいという問題もあった。更に、試作基板を開発しアナログ回路の特性を評価する方法も多様されているが、コストも評価期間も膨大に掛ってしまうという問題があった。
【０００３】
加えて、近年、集積回路のＢＩＳＴ技術の開発が進んでいるが、デジタル回路に比べてアナログ回路については著しく開発が遅れており、新しい技術の開発が望まれていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２９１９５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、このような問題に基づきなされたものであり、デジタル信号による制御を可能とし、出荷試験の費用削減および特性評価の期間を短縮することができるアナログＢＩＳＴ回路およびそれを用いた電子システムを提供することを目的とする。
【０００６】
なお、特許文献１は、アナログ回路とデジタル回路の両方を含む集積回路のＢＩＳＴ回路に関するものであるが、Ａ／Ｄコンバーターの変換精度を保証するものであり、アナログ回路の特性を評価するものではなく、具体的な手法が全く異なる。
【課題を解決するための手段】
【０００７】
本発明のアナログＢＩＳＴ回路は、アナログ回路を試験するためのものであって、アナログ回路のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器によりデジタル化されたアナログ回路のデータについて、期待値と比較する信号処理回路とを備えたものである。
【０００８】
本発明の電子システムは、アナログ回路と、このアナログ回路を試験するためのアナログＢＩＳＴ回路と、このアナログＢＩＳＴ回路の設定および制御を行うホストデバイスとを備えたものであって、アナログＢＩＳＴ回路は、アナログ回路のアナログ出力信号をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器によりデジタル化されたアナログ回路のデータについて、期待値と比較する信号処理回路とを有するものである。
【発明の効果】
【０００９】
本発明のアナログＢＩＳＴ回路および電子システムは、アナログ回路のアナログ出力信号をデジタル化して期待値と比較するようにしたので、デジタル信号で制御することが可能となり、デジタル的な試験を行うことができる。よって、デジタル専用のＬＳＩテスターを用いることができ、費用を大幅に削減することができる。
【００１０】
特に、デジタル信号により作成したテストパターンをアナログ信号に変換してアナログ回路に出力するＤ／Ａ変換器を備えるようにすれば、目的に応じた試験を行うことが可能となり、専用のテスターが不要となると共に、評価期間を大幅に短縮することができる。また、テストパターンをデジタル信号により作成することができるので、アナログ信号により作成する場合に比べて作業を容易とすることができる。
【００１１】
更に、デジタル化されたアナログ回路のデータと、アナログ回路の期待値パターンとの相関値を求め、相関値の期待値と比較するようにすれば、または、デジタル化されたアナログ回路のデータにＦＦＴ（Fast Fourier Transform；高速フーリエ変換）を実行し、算出したスペクトルと、スペクトルの期待値とを比較するようにすれば、または、デジタル化されたアナログ回路のデータを２つの期待値と比較し、アナログ回路のデータが２つの期待値より大きいか、２つの期待値の間にあるか、２つの期待値より小さいかを判断するようにすれば、簡単にアナログ回路の特性を評価することができる。
【００１２】
加えて、アナログＢＩＳＴ回路を起動させるための試験起動回路を備えるようにすれば、アナログＢＩＳＴ回路を起動させるタイミングをより細かく制御することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態に係る電子システムおよびアナログＢＩＳＴ回路の構成図である。
【図２】図１に示したアナログＢＩＳＴ回路において行う波形検証を説明する図である。
【図３】波形検証における同期処理を説明する図である。
【図４】図１に示したアナログＢＩＳＴ回路において行う周波数成分検証を説明する図である。
【図５】周波数成分検証における同期処理を説明する図である。
【図６】周波数成分検証における他の同期処理を説明する図である。
【図７】図１に示したアナログＢＩＳＴ回路において行うレベル検証を説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施の形態に係る電子システムの構成を表わすものである。この電子システムは、例えば、アナログ回路１１と、アナログ回路１１の特性を試験するためのアナログＢＩＳＴ回路２０と、アナログＢＩＳＴ回路２０の設定および制御を行うホストデバイス１２とを備えている。ホストデバイス１２は、アナログＢＩＳＴ回路２０と同一のＬＳＩの内部に形成されていてもよく、また、そのＬＳＩの外部に形成されていてもよい。
【００１６】
アナログＢＩＳＴ回路２０は、デジタル信号で制御することができるものであり、例えば、Ａ／Ｄ変換器２１と、Ｄ／Ａ変換器２２と、信号処理回路２３と、データ用メモリ２４と、制御回路２５と、インターフェース２６とを有している。
【００１７】
Ａ／Ｄ変換器２１は、例えば、アナログ回路１１に対して接続されると共に、データ用メモリ２４および制御回路２５と接続されており、アナログ回路１１のアナログ出力信号をデジタル信号に変換するものである。
【００１８】
Ｄ／Ａ変換器２２は、例えば、アナログ回路１１に対して接続されると共に、データ用メモリ２４および制御回路２５と接続されており、アナログ回路１１の試験に用いるデジタル信号により作成したテストパターンをアナログ信号に変換してアナログ回路１１に出力するものである。
【００１９】
信号処理回路２３は、例えば、データ用メモリ２４および制御回路２５と接続されており、Ａ／Ｄ変換器２１によりデジタル化されたアナログ回路１１のデータについて、ユーザーが設定する期待値と比較し、アナログ回路１１の特性を評価するものである。例えば、信号処理回路２３は、必要に応じて、窓関数処理手段、相関関数処理手段、ＦＦＴ処理手段、レベル判別処理手段、比較処理手段、または同期処理手段を備えており、アナログ回路１１のデータについて波形の形を検証する波形検証機能、アナログ回路１１のデータについて周波数成分を検証する周波数成分検証機能、およびアナログ回路１１のデータについてレベルを検証するレベル検証機能のうちの少なくとも１つを有している。
【００２０】
波形検証機能は、例えば、デジタル化されたアナログ回路１１のデータと、アナログ回路１１の期待値パターンとの相関値を求め、算出した相関値と、相関値の期待値とを比較して、波形の形を検証するものである。例えば、相関関数の演算を行う範囲はユーザーによりデータの数で設定され、アナログ回路１１の期待値パターンおよび相関値の期待値はユーザーにより任意に設定される。波形検証機能は、また、アナログ回路１１のデータの先頭を合わせる同期機能も有していることが好ましく、例えば、デジタル化されたアナログ回路のデータの先頭、または期待値パターンの先頭を、順に所定の範囲までずらしながら、アナログ回路のデータと期待値パターンとの相関値を求め、算出された相関値の中から最も大きな値について、相関値の期待値と比較するように構成されていることが好ましい。先頭を検出するために相関関数の演算を行う範囲は、例えば、ユーザーにより任意に設定される。
【００２１】
周波数成分検証機能は、例えば、デジタル化されたアナログ回路１１のデータにＦＦＴを実行し、算出したスペクトルと、スペクトルの期待値とを比較して、周波数成分を検証するものである。例えば、ＦＦＴの演算を行う範囲はユーザーによりデータの数で設定され、スペクトルの期待値はユーザーにより任意に設定される。周波数成分検証機能は、また、アナログ回路１１のデータの先頭を検出する同期機能を有していることが好ましい。同期機能は、例えば、デジタル化されたアナログ回路１１のデータについて、ユーザーにより設定された０番目からのオフセットを先頭とするように構成してもよく、また、デジタル化されたアナログ回路のデータの先頭、または期待値パターンの先頭を、順に所定の範囲までずらしながら、アナログ回路のデータと期待値パターンとの相関値を求め、算出された相関値の中から最も大きな値が得られた位置を先頭とするように構成してもよい。なお、オフセットの値は例えばアナログ回路１１の仕様書などの資料に基づき決定される。
【００２２】
レベル検証機能は、例えば、デジタル化されたアナログ回路１１のデータを２つの期待値と比較し、アナログ回路１１のデータが２つの期待値より大きいか、２つの期待値の間にあるか、２つの期待値より小さいかによりレベルを検証するものである。レベルを判定する範囲はユーザーによりデータの数で設定され、２つの期待値はユーザーにより任意に設定される。レベル検証機能も、また、アナログ回路１１のデータの先頭を検出する同期機能を有していることが好ましく、例えば、デジタル化されたアナログ回路１１のデータについて、０番目からのオフセットを先頭とするように構成されていることが好ましい。
【００２３】
データ用メモリ２４は、例えば、Ａ／Ｄ変換器２１、Ｄ／Ａ変換器２２、信号処理回路２３、制御回路２５、およびインターフェース２６と接続されており、各種データを格納するものである。格納するデータとしては、例えば、アナログ回路１１のアナログ出力信号をデジタル化したデータ、アナログ回路１１の試験に用いるデジタル信号により作成したテストパターン、信号処理回路２３で用いる期待値、信号処理回路２３で得られた結果、およびアナログＢＩＳＴ回路２０のパラメータが挙げられる。期待値としては、例えば、波形の検証に用いるアナログ回路１１の期待値パターンおよび相関値の期待値、周波数成分の検証に用いるスペクトルの期待値、または、レベルの検証に用いる期待値が挙げられる。
【００２４】
制御回路２５は、例えば、Ａ／Ｄ変換器２１、Ｄ／Ａ変換器２２、信号処理回路２３、データ用メモリ２４、インターフェース２６、およびホストデバイス１２と接続されており、アナログＢＩＳＴ回路２０の各ブロックを動作させるものである。
【００２５】
インターフェース２６は、例えば、データ用メモリ２４、制御回路２５、およびホストデバイス１２と接続されており、実装時にシリアルを用いるかパラレルを用いるか選択される。
【００２６】
また、この電子システムは、必要に応じて、アナログＢＩＳＴ回路２０を起動させるための試験起動回路１３を備えていてもよい。試験起動回路１３を用いることにより、アナログＢＩＳＴ回路２０を起動させるタイミングをより細かく制御することができるからである。試験起動回路１３は、例えば、制御回路２５に接続されており、アナログ回路１１からのアナログ出力信号の取り込み開始や、アナログ回路１１へのアナログ入力信号の送出の開始を通知するものである。試験起動回路１３は、アナログＢＩＳＴ回路２０と同一のＬＳＩの内部に形成されていてもよく、また、そのＬＳＩの外部に形成されていてもよい。
【００２７】
更に、この電子システムは、必要に応じて、アナログ回路１１とＡ／Ｄ変換器２１との間、およびアナログ回路１１とＤ／Ａ変換器２２との間にそれぞれＬＰＦ（Low pass filter）回路１４，１５が配置されることが好ましい。アナログ信号の高周波成分を除去するためである。また、アナログ回路１１とＤ／Ａ変換器２２およびＬＰＦ回路１５との間には、例えば、信号選択回路１６が配置されている。信号選択回路１６は、実際の動作時に用いられる実動作アナログ入力信号と、試験動作時に用いられるアナログＢＩＳＴ回路２０で生成されたアナログ信号との２つの入力のうち、一方を選択してアナログ回路１１に入力するものである。
【００２８】
この電子デバイスは、例えば、次のようにしてアナログ回路１１の特性を評価する。
【００２９】
（テストパターンの設定）
まず、ユーザーは、ホストデバイス１２から試験で用いるデジタル信号で作成したテストパターンやアナログＢＩＳＴ回路２０を初期化するためのデータをインターフェース２６に送る。テストパターンは、試験の目的に応じて、ユーザーが任意に作成することができる。インターフェース２６は、ホストデバイス１２から送られてきたテストパターンやアナログＢＩＳＴ回路２０を初期化するためのデータをデータ用メモリ２４に格納する。
【００３０】
次いで、ホストデバイス１２は、アナログＢＩＳＴ回路２０を起動させるための命令をインターフェース２６に送る。インターフェース２６は、ホストデバイス１２から送られてきたアナログＢＩＳＴ回路２０を起動させるための命令を制御回路２５に送る。これによりアナログＢＩＳＴ回路２０が起動する。なお、アナログＢＩＳＴ回路２０を起動させるための命令は、試験起動回路１３から制御回路２５に送るようにしてもよい。アナログＢＩＳＴ回路２０を起動させるタイミングを細かく調節することができるからである。
【００３１】
続いて、制御回路２５は、データ用メモリに格納されているデジタル信号のテストパターンをＤ／Ａ変換器２２に入力し、Ｄ／Ａ変換器２２によりアナログ信号に変換したテストパターンを試験対象であるアナログ回路１１に出力する。テストパターンの出力が終了すると、制御回路２５は、ホストデバイス１２に終了したことを通知し、動作を終了する。
【００３２】
（試験動作）
まず、ユーザーは、ホストデバイス１２から試験で用いる期待値やパラメータ、またはアナログＢＩＳＴ回路２０を初期化するためのデータなどをインターフェース２６に送る。期待値は、目的に応じて、ユーザーが任意に設定することができる。インターフェース２６は、ホストデバイス１２から送られてきた期待値、パラメータ、またはアナログＢＩＳＴ回路２０を初期化するためのデータをデータ用メモリ２４に格納する。
【００３３】
次いで、ホストデバイス１２は、アナログＢＩＳＴ回路２０を起動させるための命令をインターフェース２６に送る。インターフェース２６は、ホストデバイス１２から送られてきたアナログＢＩＳＴ回路２０を起動させるための命令を制御回路２５に送る。これによりアナログＢＩＳＴ回路２０が起動する。なお、アナログＢＩＳＴ回路２０を起動させるための命令は、試験起動回路１３から制御回路２５に送るようにしてもよい。アナログＢＩＳＴ回路２０を起動させるタイミングを細かく調節することができるからである。
【００３４】
続いて、制御回路２５は、試験対象のアナログ回路１１から出力されたアナログ信号をＡ／Ｄ変換器２１に入力し、Ａ／Ｄ変換器２１によりデジタル信号に変換したアナログ回路１１の出力信号をデータ用メモリ２４に格納する。そののち、制御回路２５は、信号処理回路２３により、データ用メモリ２４に格納されたアナログ回路１１のデータについてデータ用メモリ２４に格納された期待値と比較し、結果をデータ用メモリ２４に格納する。信号処理回路２３では、具体的には、例えば、波形検証、周波数成分検証、またはレベル検証を行う。これらの具体的な内容については後述する。
【００３５】
試験が終了すると、制御回路２５は、ホストデバイス１２に終了したことを通知し、動作を終了する。ホストデバイス１２は、試験終了の通知を受けると、インターフェース２６に、データ用メモリ２４から試験結果を読みだす命令を送る。インターフェース２６は、ホストデバイス１２から試験結果を読みだす命令を受けると、データ用メモリ２４に格納された試験結果を読み出し、ホストデバイス１２に送る。ホストデバイス１２は送られてきた試験結果を出力し、ユーザーに試験結果を知らせる。
【００３６】
（波形検証）
図２は波形検証を具体的に説明するものである。波形検証を行う場合、まず、例えば図２（Ａ）に示したように、信号処理回路２３は、データ用メモリ２４に格納されているアナログ回路１１のサンプリングされたデータに、データの先頭から順に番号を付加する。なお、図２（Ａ）において黒丸で示した点がサンプリングされたデータである。
【００３７】
次いで、例えば図２（Ｂ）に示したように、信号処理回路２３は、データ用メモリ２４から、ユーザーにより設定された演算を行う範囲、例えば、演算を行うデータの数Ｎを読み出し、窓関数処理手段によりアナログ回路１１のデータを有限区間とする。以下、演算を行うデータの数をＮ個として説明する。なお、図２（Ｂ）では、アナログ回路１１のデータをアナログ的に示しているが、実際には、サンプリングされたＮ個のデータである。以下、アナログ回路１１のデータについて表わした図、期待値パターンを表した図、および算出された相関値の図ついても同様である。
【００３８】
続いて、信号処理回路２３は、例えば図２（Ｃ）に示したように、データ用メモリ２４から期待値パターンを読み出し、期待値パターンの先頭から順に番号を付加すると共に、演算を行うデータの数Ｎ個とする。そののち、相関関数処理手段により、アナログ回路１１のデータと期待値パターンとについて相関関数の演算を行い、相関値を算出する。次いで、データ用メモリ２４から相関値の期待値を読み出し、比較処理手段により、例えば図２（Ｄ）に示したように、算出された相関値と、相関値の期待値とを比較して、算出された相関値の中に、相関値の期待値よりも大きい値があるか否かにより波形の形を検証する。例えば、算出された相関値の中に、相関値の期待値よりも大きい値があれば合格、なければ不合格とする。
【００３９】
また、波形検証を行う際には、データの先頭を合わせることが好ましい。図３は波形検証における同期処理を説明するものである。まず、信号処理回路２３は、例えば図３（Ａ）に示したように、アナログ回路１１のサンプリングされたデータに先頭から順に番号を付加し、窓関数処理手段により演算を行うデータの数をＮ個とする。なお、図３（Ａ）は、アナログ回路１１のデータの先頭がＫ番目にある場合を示している。
【００４０】
次いで、信号処理回路２３は、例えば図３（Ｂ）に示したように、期待値パターンの先頭から順に番号を付加すると共に、演算を行うデータの数をＮ個とする。続いて、例えば図３（Ｃ）に示したように、先頭が０番目の期待値パターンと、図３（Ａ）に示したアナログ回路１１のデータとについて相関関数の演算を行い、相関値を算出する。
【００４１】
そののち、信号処理回路２３は、例えば図３（Ｄ）に示したように、期待値パターンの先頭を１つずつずらしながら、期待値パターンと、図３（Ａ）に示したアナログ回路１１のデータとについて相関関数の演算を行い、例えば図３（Ｅ）に示したように、相関値を算出する。なお、図３（Ｄ）（Ｅ）は、期待値パターンの先頭をＫ番目とした場合を示している。信号処理回路２３は、データ用メモリ２４から読み出した先頭の検出を行う範囲まで、例えば図３（Ｆ）（Ｇ）に示したように、Ｌ番目まで期待値パターンの先頭をずらして演算を行い、相関値を算出する。なお、ＮとＫとＬの関係は、０＜Ｋ＜Ｌ＜Ｎとする。
【００４２】
また、図３では、期待値パターンの先頭を順にずらす場合について説明したが、アナログ回路１１のデータの先頭を同様にして順にずらすようにしてもよい。
【００４３】
次いで、信号処理回路２３は、算出された相関値の中から最も大きな値について、相関値の期待値と比較する。図３に示した例では、期待値パターンの先頭をＫ番目とした場合に、最も大きな相関値が得られるので、その相関値を期待値と比較する。
【００４４】
（周波数成分検証）
図４は周波数成分検証を具体的に説明するものである。周波数成分検証を行う場合、まず、例えば図４（Ａ）に示したように、信号処理回路２３は、波形検証と同様にして、アナログ回路１１のサンプリングされたデータに先頭から順に番号を付加し、演算を行うデータの数Ｎを読み出し、窓関数処理手段によりアナログ回路１１のデータを有限個とする。次いで、例えば図４（Ｂ）に示したように、ＦＦＴ処理手段により、アナログ回路１１のデータにＦＦＴを実行し、スペクトルを算出する。
【００４５】
続いて、データ用メモリ２４からスペクトルの期待値を読み出し、比較処理手段により、算出されたスペクトルと、スペクトルの期待値とを比較して、周波数成分を検証する。例えば、スペクトルの期待値を各周波数のスペクトル毎に設定し、算出された個別のスペクトルの大きさが、そのスペクトルの期待値より大きいか否か、小さいか否か、等しいか否かを合否の判断とする。また、複数のスペクトルに同じ期待値を設定し、それらのスペクトルの大きさが、スペクトルの期待値より大きいか否か、小さいか否か、等しいか否かを合否の判断とするようにしてもよい。なお、図４（Ｂ）では、スペクトルＸ（０）については個別に設定したスペクトルＸ（０）の期待値と比較し、その他のスペクトルについては、同じ期待値を設定してその期待値と比較する場合について示している。
【００４６】
また、周波数成分検証は、データの先頭を検出して行うことが好ましい。図５は周波数成分検証における同期処理を説明するものである。まず、信号処理回路２３は、上述したように、アナログ回路１１のサンプリングされたデータに先頭から順に番号を付加し、窓関数処理手段により演算を行うデータの数をＮ個とする。次いで、信号処理回路２３は、データ用メモリ２４からユーザーにより設定されたオフセット値を読み出し、例えば図５（Ａ）に示したように、アナログ回路１１のデータの先頭を０番目からのオフセットにする。なお、図５（Ａ）では、オフセットをＫとした場合について示している。続いて、アナログ回路１１のデータの先頭をＫ番目としてＦＦＴを実行し、例えば図５（Ｂ）に示したように、算出されたスペクトルとスペクトルの期待値とを比較する。
【００４７】
図６は周波数成分検証における他の同期処理を説明するものである。この同期処理は、波形検証において説明した同期処理と同様にしてデータの先頭を検出するものである。まず、信号処理回路２３は、例えば図６（Ａ）に示したように、アナログ回路１１のサンプリングされたデータに先頭から順に番号を付加し、窓関数処理手段により演算を行うデータの数をＮ個とする。なお、図６（Ａ）は、アナログ回路１１のデータの先頭がＫ番目にある場合を示している。次いで、信号処理回路２３は、期待値パターンの先頭から順に番号を付加すると共に、演算を行うデータの数をＮ個とする。
【００４８】
続いて、例えば図６（Ｂ）に示したように、期待値パターンの先頭を０番目からＬ番目まで１ずつずらしながら、期待値パターンと図６（Ａ）に示したアナログ回路１１のデータとについて相関関数の演算を行い、例えば図６（Ｃ）に示したように、相関値を算出する。なお、図６（Ｂ）（Ｃ）は、期待値パターンの先頭をＫ番目とした場合を示している。また、図６では、期待値パターンの先頭を順にずらす場合について説明したが、アナログ回路１１のデータの先頭を同様にして順にずらすようにしてもよい。そののち、信号処理回路２３は、算出された相関値の中から最も大きな値が得られた位置、例えばＫ番目を先頭としてＦＦＴを実行し、例えば図６（Ｄ）に示したように、算出されたスペクトルとスペクトルの期待値とを比較する。
【００４９】
（レベル検証）
図７はレベル検証を具体的に説明するものである。レベル検証を行う場合、まず、例えば、信号処理回路２３は、波形検証と同様にして、アナログ回路１１のサンプリングされたデータに先頭から順に番号を付加し、窓関数処理手段により演算を行うデータの数をＮ個とする。次いで、例えば、アナログ回路１１のデータの先頭を検出する同期処理を行う。例えば、信号処理回路２３は、データ用メモリ２４からユーザーにより設定されたオフセット値を読み出し、アナログ回路１１のデータの先頭を０番目からのオフセットにする。なお、図７では、オフセットをＫとした場合について示している。
【００５０】
続いて、信号処理回路２３は、データ用メモリ２４からユーザーにより設定されたレベル判別の２つの期待値を読み出し、レベル判別処理手段により、アナログ回路１１のデータと２つの期待値とを比較して、レベルを検証する。例えば、アナログ回路１１のデータが２つの期待値より大きいか、２つの期待値の間にあるのか、２つの期待値より小さいかを合否の判断とする。
【００５１】
このように本実施の形態によれば、アナログ回路１１のアナログ出力信号をデジタル化して期待値と比較するようにしたので、デジタル信号で制御することが可能となり、デジタル的な試験を行うことができる。よって、デジタル専用のＬＳＩテスターを用いることができ、費用を大幅に削減することができる。
【００５２】
特に、デジタル信号により作成したテストパターンをアナログ信号に変換してアナログ回路１１に出力するＤ／Ａ変換器２２を備えるようにすれば、目的に応じた試験を行うことが可能となり、専用のテスターが不要となると共に、評価期間を大幅に短縮することができる。また、テストパターンをデジタル信号により作成することができるので、アナログ信号により作成する場合に比べて作業を容易とすることができる。
【００５３】
更に、デジタル化されたアナログ回路１１のデータと、アナログ回路１１の期待値パターンとの相関値を求め、相関値の期待値と比較するようにすれば、または、デジタル化されたアナログ回路１１のデータにＦＦＴを実行し、算出したスペクトルと、スペクトルの期待値とを比較するようにすれば、または、デジタル化されたアナログ回路１１のデータを２つの期待値と比較し、アナログ回路１１のデータが２つの期待値より大きいか、２つの期待値の間にあるか、２つの期待値より小さいかを判断するようにすれば、簡単にアナログ回路１１の特性を評価することができる。
【００５４】
加えて、アナログＢＩＳＴ回路２０を起動させるための試験起動回路１３を備えるようにすれば、アナログＢＩＳＴ回路２０を起動させるタイミングをより細かく制御することができる。
【００５５】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、アナログＢＩＳＴ回路２０がＤ／Ａ変換器２２を備える場合について説明したが、例えば、アナログＢＩＳＴ回路２０の外部からアナログ回路１１にテストパターンを入力する場合には、Ｄ／Ａ変換器２２を備えていなくてもよい。
【００５６】
また、上記実施の形態では、信号処理回路２３が波形検証機能、周波数成分検証機能、またはレベル検証機能を有する場合について説明したが、アナログ回路１１の特性を評価する他の検証機能を有していてもよい。
【００５７】
更に、上記実施の形態では、波形検証、周波数成分検証、およびレベル検証の方法についてについてそれぞれ具体的に説明したが、他の方法によりそれらの検証を行うようにしてもよい。
【産業上の利用可能性】
【００５８】
アナログ回路の特性を評価する際に用いることができる。
【符号の説明】
【００５９】
１１…アナログ回路、１２…ホストデバイス、１３…試験起動回路、１４，１５…ＬＰＦ回路、１６…信号選択回路、２０…アナログＢＩＳＴ回路、２１…Ａ／Ｄ変換器、２２…Ｄ／Ａ変換器、２３…信号処理回路、２４…データ用メモリ、２５…制御回路、２６…インターフェース
【図１】
2011013122.tif 000003
【図２】
2011013122.tif 000004
【図３】
2011013122.tif 000005
【図４】
2011013122.tif 000006
【図５】
2011013122.tif 000007
【図６】
2011013122.tif 000008
【図７】
2011013122.tif 000009