(57)【要約】【課題】  デジタル・アナログ（ＤＡ）変換回路の主要な用途のひとつに、機器を駆動するアナログ回路の制御がある。ＤＡ変換回路の分解能を最大限利用するため、ＤＡ変換回路の出力電圧の範囲（基準電圧と呼ぶ）の設定が重要である。アナログ回路に要求される出力電圧の範囲の値を使用者が入力することにより、ＤＡ変換回路の基準電圧を自動的に設定する基準電圧調整回路を得る。【解決手段】  アナログ回路４と等価な入出力特性を有するダミー回路５と、ダミー回路５の出力電圧１４と使用者が入力した電圧１６とを比較して差分を出力する差動増幅回路６と、前記差分を減少させる電圧を発生して、帰還電圧としてダミー回路５に入力する電圧発生回路３とから成る基準電圧調整回路２により、自動的にＤＡ変換回路１の基準電圧を調整する。【選択図】        図１
2011097515.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号と基準電圧を入力してアナログ信号に変換して出力するＤＡ変換回路の基準電圧調整回路であって、
前記ＤＡ変換回路により制御されるアナログ回路と等価な入出力特性を有するダミー回路と、
前記ダミー回路の出力電圧と外部から入力した設定電圧を比較し、差分を出力する差動増幅回路と、
前記差分を減少させる帰還電圧を発生してダミー回路に入力する電圧発生回路とを備え、
前記帰還電圧を前記ＤＡ変換回路に基準電圧として入力する基準電圧調整回路。
【請求項２】
前記基準電圧調整回路が、前記ＤＡ変換回路の上限および下限の少なくとも一方の基準電圧を調整する請求項１に記載の基準電圧調整回路。
【請求項３】
前記設定電圧は、前記アナログ回路の出力の上限および下限の少なくとも一つである請求項１に記載の基準電圧調整回路。
【請求項４】
前記アナログ回路とダミー回路が、同一の半導体基板上に集積された半導体集積回路である請求項１に記載の基準電圧調整回路。
【請求項５】
前記ダミー回路を構成する半導体のゲート幅が、前記アナログ回路を構成する半導体のゲート幅を縮小したものである請求項３に記載の基準電圧調整回路。
【請求項６】
前記電圧発生回路が、オペアンプ、前記オペアンプの出力端子と反転入力端子との間に接続された抵抗、および前記オペアンプの前記反転入力端子と接地との間に接続された抵抗を備えた非反転増幅器であり、
前記差動増幅回路の出力が、前記反転入力端子と接地との間に接続されたトランジスタの制御入力に接続された請求項１に記載の基準電圧調整回路。
【請求項７】
前記電圧発生回路が、オペアンプ、前記オペアンプの出力端子と反転入力端子との間に接続された抵抗、および前記オペアンプの前記反転入力端子と接地との間に接続された抵抗を備えた非反転増幅器であり、
前記差動増幅回路の出力が、前記反転入力端子と電源との間に接続されたトランジスタの制御入力に接続された請求項１に記載の基準電圧調整回路。
【請求項８】
前記電圧発生回路が、オペアンプ、前記オペアンプの出力端子と反転入力端子との間に接続された抵抗、および前記オペアンプの前記反転入力端子と接地との間に接続された抵抗を備えた非反転増幅器であり、
前記差動増幅回路の出力が、前記反転入力端子と接地との間に接続されたトランジスタの制御入力と、
前記反転入力端子と電源との間に接続されたトランジスタの制御入力に接続された
請求項１に記載の基準電圧調整回路。
【請求項９】
前記電圧発生回路が、オペアンプ、前記オペアンプの反転入力端子と接地の間に接続された抵抗、前記オペアンプの出力端子と反転入力端子との間に接続された抵抗切替回路を備えた非反転増幅器であり、
前記抵抗切替回路は、複数の抵抗とスイッチを有し上記複数の抵抗を切り替え可能である請求項１に記載の基準電圧調整回路。
【請求項１０】
前記電圧発生回路は、それぞれスイッチを介して並列に接続された複数個の非反転増幅器と、該接続部分にその入力が接続されたボルテージフォロア回路とを備え、
前記非反転増幅器の出力が前記ボルテージフォロア回路を介して出力される請求項１に記載の基準電圧調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＡ変換回路に関するもので、特にＤＡ変換回路用の基準電圧を調整する回路に関する。
【背景技術】
【０００２】
デジタル・アナログ(ＤＡ)変換回路は、デジタルの入力信号をアナログの電圧信号に変換して出力する回路である。ＤＡ変換回路は、出力電圧の上限と下限を自身の有するビット数に応じて分割するので、分解能を最大限利用した高精度の制御をおこなうためには、出力電圧の範囲設定が重要である。このため、例えば特許文献１、２では、出力電圧の上限値と下限値（これらを基準電圧と呼ぶ）をＤＡ変換回路に入力して、その出力電圧の範囲を調整できるようにしている。
【０００３】
ＤＡ変換回路の主要な用途のひとつに、機器を駆動するアナログ回路の制御がある。ここでアナログ回路とは、アナログの入力電圧によって出力のアナログ電圧と電流を制御し、その電圧と電流により機器を駆動する回路を意味する。アナログ回路の例としては、特許文献１に示されるハードディスクのヘッドの位置決めをおこなうモータ駆動回路、特許文献２に示される音響機器のスピーカを駆動する増幅回路、光ディスク用や光通信用の半導体レーザ駆動回路など、多種多様である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１５２４２３号公報（段落０００２。段落００１６〜００１８、図４）
【０００５】
【特許文献２】特開平１−２９３０１１号公報（ｐ.６８、上段右欄１４行目〜下段左欄２行目、図1）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
たとえば、半導体レーザ駆動回路を制御する場合、ＤＡ変換回路の基準電圧を、半導体レーザ駆動回路の入力電圧の上限と下限に合わせればよい。これにより、ＤＡ変換回路の分解能を最大限利用して、半導体レーザ駆動回路を制御できる。
しかし、半導体レーザ駆動回路の使用者が、通常、把握しているのは、半導体レーザに加えなければならない電圧、つまり、半導体レーザ駆動回路の出力電圧範囲であって、入力電圧範囲ではない。このため、半導体レーザ駆動回路の出力電圧範囲を半導体レーザ駆動回路の入力電圧範囲に換算しなければならないという問題点があった。
【０００７】
この発明は、上述のような問題を解決するもので、アナログ回路に要求される出力電圧の範囲の上限および下限の少なくとも一つの値を使用者が入力することにより、自動的にＤＡ変換回路の基準電圧を設定する、基準電圧調整回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明の基準電圧調整回路においては、ＤＡ変換回路により制御されるアナログ回路と等価な入出力特性を有するダミー回路を用いて、ダミー回路の出力電圧がアナログ回路に要求される出力電圧の上限および下限の少なくとも一つと等しくなるダミー回路の入力電圧を、再帰的に求める。この入力電圧をＤＡ変換回路の上限の基準電圧とすれば、アナログ回路とダミー回路は同じ入出力特性を持つので、アナログ回路の出力電圧の上限も要求される出力電圧の上限の値と一致することとなる。また、この入力電圧をＤＡ変換回路の下限の基準電圧とすれば、アナログ回路の出力電圧の下限も要求される出力電圧の下限の値と一致することとなる。
ダミー回路の入力電圧を再帰的に求めるため、ダミー回路の出力電圧と外部から入力した設定電圧を比較し、その差分を出力する差動増幅回路と、前記差分を減少させる電圧を発生してダミー回路に入力する帰還ループを構成する。
【発明の効果】
【０００９】
この発明の基準電圧調整回路においては、ダミー回路と差動増幅回路と電圧発生回路とを備えた帰還ループを構成して、ダミー回路の出力電圧がアナログ回路に要求される出力電圧の上限および下限の少なくとも一つと等しくなるダミー回路の入力電圧を求め、その入力電圧をＤＡ変換回路の基準電圧とするので、ＤＡ変換回路の基準電圧を自動的に調整でき、ＤＡ変換回路の分解能が最適に保たれる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１におけるアナログ回路を制御するＤＡ変換回路と基準電圧調整回路の構成を示すブロック図である。
【図２】この発明の実施の形態１におけるアナログ回路の構成を示す図である。
【図３】この発明の実施の形態１におけるアナログ回路の入出力特性を示す図である。
【図４】この発明の実施の形態１におけるダミー回路の構成を示す図である。
【図５】この発明の実施の形態１における電圧発生回路の構成を示す図である。
【図６】この発明の実施の形態３における電圧発生回路の構成を示す図である。
【図７】この発明の実施の形態４における電圧発生回路の構成を示す図である。
【図８】この発明のＤＡ変換回路に従来の基準電圧源を適用した例を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１.
図１は、この発明を実施するための実施の形態１におけるアナログ回路を制御するＤＡ変換回路と基準電圧調整回路の構成を示すブロック図である。基準電圧調整回路は、通常、基準電圧の上限値（Ｖｒｅｆ_Ｈ）と下限値（Ｖｒｅｆ_Ｌ）を設定するために、同じ構成の回路が２系統ある。上限または下限の基準電圧の一方のみを設定する場合は、１系統とすることもできる。以下の説明では、上限の基準電圧調整回路を添字ａ、下限の基準電圧調整回路を添字ｂで示す。動作が両者に共通の場合は、添字を省略して１系統として説明する。
【００１２】
図１において、１はＤＡ変換回路、２は基準電圧調整回路、３は電圧発生回路、４はアナログ回路、５はダミー回路、６は差動増幅回路、７はデジタルデータ入力ライン、８はＤＡ変換回路の出力端子、９は下限の基準電圧入力端子、１０は上限の基準電圧入力端子、１１と１２は、それぞれ、アナログ回路４の入力端子と出力端子、１３と１４は、それぞれ、ダミー回路５の入力端子と出力端子、１５と１６は差動増幅回路６の入力端子、１７は差動増幅回路６の出力端子、１８と１９は、それぞれ、電圧発生回路３の入力端子と出力端子である。
【００１３】
本発明においてダミー回路とは、入力端子１３の電圧と出力端子１４の電圧の関係が、アナログ回路４の入力端子１１の電圧と出力端子１２の電圧の関係と同じである、すなわちアナログ回路４と等価な入出力特性を有する回路をいう。アナログ回路４が複数の入出力端子を有する場合は、ＤＡ変換回路１が直接制御する入出力特性が等価であればよい。
【００１４】
以下、それぞれの回路の詳細を説明し、最後に基準電圧調整回路２ａ、２ｂの動作を説明する。
図８は、ＤＡ変換回路１に従来の基準電圧源２０ａ、２０ｂを適用した例を示す図である。ＤＡ変換回路１はデジタルデータ７を入力として、アナログ出力端子８からアナログ出力電圧として出力する。このアナログ出力電圧の上限と下限は基準電圧源２０ａ、２０ｂにより設定できる。
図８のように、基準電圧源２０ａ、２０ｂから入力した電圧値Ｖｒｅｆ_ＨとＶｒｅｆ_Ｌは、ＤＡ変換回路１から出力される電圧の上限値と下限値となる。出力電圧の上限値と下限値はＤＡ変換回路１のビット数に応じて等間隔に分割されるので、上限値と下限値の間隔が広いほど分解能は悪くなる。したがって、分解能を最大限利用した高精度の制御をおこなうため、出力電圧の範囲設定が重要である。
本願の基準電圧調整回路２ａ、２ｂは、基準電圧源２０ａ、２０ｂを改良したものである。
【００１５】
図２に、図１におけるアナログ回路４として、半導体レーザ駆動回路４０を用いた例を示す。図２に示す半導体レーザ駆動回路４０の入力端子１１と出力端子１２は、それぞれ図１に示すアナログ回路４の入力端子１１と出力端子１２に対応する。また、３１は半導体レーザ、３２は抵抗、３３と３４は差動対をなすＦＥＴ（電界効果トランジスタ）、３５と３６は変調をかけるための入力端子、３７は電源、３８は駆動振幅制御用のＦＥＴである。
差動対をなすＦＥＴ３３、３４のそれぞれのソース、ドレインの一端は駆動振幅制御用のＦＥＴ３８のソース、ドレインの一端に接続され、他端は半導体レーザ３１の一端と抵抗３２の一端にそれぞれ接続される。半導体レーザ３１と抵抗３２の他端はいずれも電源３７に接続される。駆動振幅制御用のＦＥＴ３８のソース、ドレインの他端は接地に接続される。
【００１６】
半導体レーザ駆動回路４０の入力端子１１はＤＡ変換回路１の出力端子８に接続され、半導体レーザ３１に流れる電流の大きさを制御する電圧が入力される。半導体レーザ３１に流れる電流の振幅は、入力端子１１に接続されたＦＥＴ３８のゲート電圧により制御される。入力端子３５，３６には互いに反転したパルスが入力され、ＦＥＴ３３とＦＥＴ３４は差動スイッチとして動作する。ＦＥＴ３３がＯＮ状態のときには半導体レーザ３１に電流が流れ発光する。
図３は半導体レーザ駆動回路４０の入出力特性を示す図で、図３（ａ）は入力端子１１の電圧、図３（ｂ）の実線はこれに対して出力端子１２から出力される電圧信号である。入力端子３５，３６に互いに反転したパルスが入力されると、点線で示した変調信号が重畳された電圧信号が出力端子１２から出力される。
【００１７】
このとき、ＤＡ変換回路の基準電圧は以下のように決めることができる。まず、半導体レーザの規格や使用条件等から、半導体レーザに流す電流の範囲を決める。半導体レーザに流す電流の範囲が決まると、半導体レーザ駆動回路４０の出力端子１２の電圧範囲（Ｖｏｕｔ＿ｍｉｎ、Ｖｏｕｔ＿ｍａｘ）が決まる。出力端子１２の電圧とＦＥＴ３８のゲート電圧は線形の関係があるので、入力端子１１の電圧範囲が決まる。手動でＤＡ変換回路１の基準電圧を設定する場合は、これに少し余裕をみた広めの範囲の下限値と上限値を基準電圧（Ｖｒｅｆ_Ｌ、Ｖｒｅｆ_Ｈ）とすればよい。
なお、アナログ回路はＧＮＤレベルや電源電圧付近で出力が飽和するため、Ｖｏｕｔ＿ｍｉｎやＶｏｕｔ＿ｍａｘがＧＮＤレベルや電源電圧に近づきすぎないように注意して基準電圧を設定するとよい。
【００１８】
ここで、図３から分かるように、半導体レーザ駆動回路４０が、入力端子１１の電圧が増加すると出力端子１２の電圧が減少する「インバータ型」であることに注意する必要がある。このため、Ｖｒｅｆ_ＬがＶｏｕｔ＿ｍａｘに対応し、Ｖｒｅｆ_ＨがＶｏｕｔ＿ｍｉｎ対応する。アナログ回路が、入力端子の電圧が増加すると出力端子の電圧が増加する「非インバータ型」である場合は、Ｖｒｅｆ_ＬがＶｏｕｔ＿ｍｉｎに対応し、Ｖｒｅｆ_ＨがＶｏｕｔ＿ｍａｘに対応する。
【００１９】
図４（ａ）は、図１に示すダミー回路５ａ、５ｂの一例を示す図である。この回路は、図２に示す半導体レーザ駆動回路４０において、半導体レーザ３１をこれと等価な抵抗値を持つ抵抗３９に置き換えたものであり、入力端子３５が電源に、入力端子３６がそれぞれ接地に接続され、ＦＥＴ３３が常にON状態にある。入力端子１３の電圧と出力端子１４の電圧の関係は、図２の半導体レーザ駆動回路４０と同じになる。ただし、ＦＥＴ３３が常にON状態なので、出力端子１４には、差動対をなすＦＥＴ３３とＦＥＴ３４による変調信号が除かれた電圧が現れる。
【００２０】
図４（ａ）に示すダミー回路をさらに簡略化して、図４（ｂ）の回路としてもよい。この回路は、入力端子１３と出力端子１４の電圧の関係が、半導体レーザ駆動回路４０においてＦＥＴ３３が常にON状態にある場合と同一になる、必要最小限の部品から構成したダミー回路である。
【００２１】
図５は、図１に示した電圧発生回路３ａ、３ｂとして非反転増幅器７１と電流引き抜き回路７２を組み合わせた例で、１８と１９は図１の電圧発生回路３の入力端子１８と出力端子１９に対応し、５１はオペアンプ、５２はオペアンプ５１の出力端子１９と反転入力端子５７の間に接続された抵抗Ｒ１、５３は反転入力端子５７と接地５８の間に接続された抵抗Ｒ２、５４は電流引き抜き用のＦＥＴである。オペアンプ５１の非反転入力端子５６は一定の電圧を供給する電圧源Ｖａに接続されている。ＦＥＴ５４のソース、ドレインの一端はオペアンプ５１の反転入力端子５７に、他端は接地にそれぞれ接続され、ゲート端子１８には後述する差動増幅回路６の出力端子が接続される。
【００２２】
オペアンプ５１の出力端子１９の電圧は、ＦＥＴ５４のトランスコンダクタンスgm1、ゲート-ソース間電圧をVgs1とすると、以下の式で表される。
【００２３】
【数１】
2011097515.tif 000003
【００２４】
右辺第一項は、電流引き抜き用のＦＥＴ５４が無い場合の一般的な非反転増幅器の出力電圧の式である。第二項は、電流引き抜き用のＦＥＴ５４により引き抜かれた電流の効果を表す。電流引き抜き用のＦＥＴ５４が動作すると、オペアンプ５１の反転入力端子５７の電圧は常にＶａと同一なので抵抗Ｒ２に流れる電流は変化せず、電流引き抜き用のＦＥＴ５４に流れる電流分だけ抵抗Ｒ１に流れる電流が増加して、出力端子１９の電圧が上昇する。これにより、電圧発生回路３ａ、３ｂの出力電圧が調整される。なお、電流引き抜き用のＦＥＴ５４の入力範囲に合わせるため、差動増幅回路６の出力はオフセット電圧（不図示）を加えて電圧発生回路３の入力端子１８に入力される。
【００２５】
最後に、図１を用いて、基準電圧調整回路２ａ、２ｂが、基準電圧を自動的に調整する際の回路動作を説明する。
上限の基準電圧から説明する。この例では、アナログ回路がインバータ型であり、その電圧範囲の上限電圧ＶＨは、ＤＡ変換回路のＶｒｅｆ_Ｌに対応するので、添え字ｂの回路を用いる。はじめに、半導体レーザの規格や使用条件等から、前述の説明のようにアナログ回路の出力１２に所望される電圧範囲を決め、差動増幅回路６ｂの入力端子１６ｂに、その電圧範囲の上限電圧（ＶＨとする）を入力する。
【００２６】
ここで、アナログ回路が、インバータ型の場合は、入力端子１６ｂは差動増幅回路６ｂの反転入力であり、入力端子１５ｂは差動増幅回路６ｂの非反転入力であるとする。また、アナログ回路が、非インバータ型の場合は、入力端子１６ｂは差動増幅回路６ｂの非反転入力であり、入力端子１５ｂは差動増幅回路６ｂの反転入力であるとする。差動増幅回路６ｂの出力は、非反転入力の電圧が反転入力の電圧より高ければ増加し、低ければ減少する。
【００２７】
初期的に差動増幅回路６ｂの入力端子１５ｂ（この例では非反転入力）の電圧がＶＨより高い場合、差動増幅回路６ａの出力電圧が増加する。これにより、電圧発生回路３ｂのＦＥＴ５４に流れる電流が増加するので、出力端子１９ｂの電圧が上昇する。その結果、ダミー回路５ｂの出力が下降し、ＶＨに近づく。逆に、差動増幅回路６ｂの入力端子１５ｂの電圧がＶＨより低い場合は、差動増幅回路６ｂの出力電圧が減少する。これにより、電圧発生回路３ｂのＦＥＴ５４に流れる電流が減少するので、出力１９ｂの電圧が下降する。その結果、ダミー回路５ｂの出力電圧が上昇し、ＶＨに近づく。以上の帰還ループにより、ダミー回路５ｂの出力端子１４ｂの電圧がＶＨと等しくなり、安定する。
【００２８】
以上のようにして決まった電圧発生回路３ｂの出力電圧は、基準電圧発生回路２ｂの出力電圧として、ＤＡ変換回路１の基準電圧入力端子９に入力される。アナログ回路４とダミー回路５ｂは同じ入出力特性を持つので、アナログ回路４の出力電圧１２の上限もＶＨとなる。
以上、上限の基準電圧について説明したが、下限の基準電圧も添え字ａの回路を用いて、同様の動作によって調整される。
【００２９】
なお、アナログ回路が非インバータ型の場合にも、同様の動作で、基準電圧が自動的に調整される。非インバータ型の場合、上限の基準電圧を決めるには、添え字ａの回路を用いる。初期的に差動増幅回路６ａの入力端子１５ａ（この場合は反転入力）の電圧がＶＨより高ければ、差動増幅回路６ａの出力電圧が減少する。これにより、電圧発生回路３ａのＦＥＴ５４に流れる電流が減少するので、出力端子１９ａの電圧が下降する。その結果、ダミー回路５ａの出力が下降し、ＶＨに近づく。以下、インバータ型の場合と同様の動作で、基準電圧が自動的に調整される。
【００３０】
以上のように本実施の形態では、アナログ回路と等価な入出力特性を有するダミー回路と、ダミー回路の出力電圧と使用者が入力した電圧とを比較して差分を出力する差動増幅回路と、前記差分を減少させる電圧を発生して、帰還電圧としてダミー回路に入力する電圧発生回路とを備えた基準電圧調整回路により、自動的にＤＡ変換回路の基準電圧を調整することができる。これにより、ＤＡ変換回路の分解能が最適に保たれる。
また、アナログ回路と同じ入出力特性を持つダミー回路を使ったので、動作時の温度変動や電源電圧の変動があっても、ＤＡ変換回路の基準電圧を最適に保つことができる。
【００３１】
実施の形態２.
実施の形態１では、ダミー回路を個別部品で構成する例を示したが、アナログ回路がＩＣ化されている場合は、アナログ回路と全く同一のＩＣをダミー回路として用い、外部から機器に相当する部品（図４（ａ）の例では抵抗３９）を取り付けて使うこともできる。
また、アナログ回路ＩＣと同一基板上に、ダミー回路を作り込んでＩＣ化してもよい。この場合、アナログ回路と全く同じ回路を形成して、使用する際に外部から機器に相当する部品を取り付ける回路構成、図４（ａ）の様に抵抗３９をＩＣ上に作り込んだ回路構成、図４（ｂ）の様にアナログ回路と同一の入出力特性を持つために必要な部分のみを抽出した回路構成などが可能である。
これらの場合、同一基板上にＩＣ化されたダミー回路を用いるので、製造プロセス変動等によるアナログ回路の特性変化の影響を受けることなく、基準電圧の調整ができるようになる。
さらに、ＩＣ化の際に、ダミー回路のゲート幅を１／ｎに縮小すれば、単位ゲート幅に流れる電流を保持したまま回路規模を縮小し、消費電流を削減することができる。
アナログ回路とダミー回路だけでなく、基準電圧調整回路全体や、ＤＡ変換回路までをも含んだ形でＩＣ化しても同様の効果が得られる。
【００３２】
実施の形態３.
実施の形態１では、電圧発生回路として、オペアンプの反転入力端子５７と接地５８の間にＦＥＴ５４を接続する例を示したが、図６（ａ）のように、反転入力端子５７と電源５９の間に電流流し込み用のＦＥＴ５５を接続してもよい。この場合、オペアンプ５１の出力端子１９の電圧は、ＦＥＴ５５のトランスコンダクタンスgm2、ゲート-ソース間電圧をVgs2とすると、以下の式で表される。
【００３３】
【数２】
2011097515.tif 000004
【００３４】
右辺第一項は、数式１と同様、電流流し込み用のＦＥＴ５５が無い場合の一般的な非反転増幅器の出力電圧の式である。第二項は、電流流し込み用のＦＥＴ５５により流し込まれる電流の効果を表す。オペアンプ５１の反転入力端子５７の電圧は常にＶａと同一なのでＲ２に流れる電流は変化せず、電流流し込み用のＦＥＴ５５に流れる電流分だけＲ１に流れる電流が減少して、出力端子１９の電圧が低下する。これにより、電圧発生回路３ａ、３ｂの出力電圧が調整される。なお、電流流し込み用のＦＥＴ５５の入力範囲に合わせるため、差動増幅回路６の出力はオフセット電圧（不図示）を加えて電圧発生回路３の入力端子１８に入力される。
【００３５】
また、図６（ｂ）のように、ＦＥＴ５４とＦＥＴ５５を同時に使用してもよく、この場合の出力端子１９の電圧は、以下の式で表される。
【００３６】
【数３】
2011097515.tif 000005
【００３７】
この式の右辺は、一般的な非反転増幅器の出力電圧と数式１第２項と数式２第２項の電圧をたし合わせたものである。
以上の例では、電流引き抜き回路、電流流し込み回路として電界効果トランジスタ（ＦＥＴ５４、ＦＥＴ５５）を用いたが、バイポーラ・トランジスタを用いることもできる。
【００３８】
実施の形態４.
実施の形態１では、電圧発生回路として、オペアンプの出力端子１９と反転入力端子５７の間に抵抗５２を接続する例を示したが、抵抗５２の代わりに、図７（ａ）のように複数の抵抗６１とスイッチ６２を並列に接続して、スイッチ６２で出力電圧を調整するようにしても同じ効果が得られる。この場合、差動増幅器６の出力をＡＤ変換器によりデジタル化し、マイコン等によりスイッチの切り替えを制御する。
また、図７（ｂ）のように固定倍率の非反転増幅器６５を複数用意し、スイッチ６３で出力を切り替える構成としてもよい。この方法だと倍率を決める際にスイッチ６３の等価抵抗分を考慮に入れて抵抗を作りこむ必要がなくなる利点がある。この場合、ボルテージフォロワ回路６４をつなげてインピーダンス変換して出力する。
【００３９】
ところで、上記の説明では、アナログ回路として半導体レーザ駆動回路の例を示したが、他のアナログ回路にも利用できることは言うまでもない。
また、電圧発生回路としてオペアンプICによる非反転増幅回路を用いた例を示したが、ディスクリートの回路素子やICを用いて構成した他の回路でもよい。
【符号の説明】
【００４０】
1    ＤＡ変換回路
２    基準電圧調整回路
３    電圧発生回路
４    アナログ回路
５    ダミー回路
６    差動増幅回路
７    デジタルデータ入力ライン
９    下限の基準電圧入力端子
１０  上限の基準電圧入力端子
５１  オペアンプ
５２、５３  抵抗
５４、５５  ＦＥＴ
５６  非反転入力端子
５７  反転入力端子
５８  接地
５９  電源
６１  抵抗
６２、６３  スイッチ
６４  ボルテージフォロア回路
６５、７１  非反転増幅器
【図１】
2011097515.tif 000006
【図２】
2011097515.tif 000007
【図３】
2011097515.tif 000008
【図４】
2011097515.tif 000009
【図５】
2011097515.tif 000010
【図６】
2011097515.tif 000011
【図７】
2011097515.tif 000012
【図８】
2011097515.tif 000013