(57)【要約】【課題】電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供する。【解決手段】凹凸パターンは、少なくとも一方の主面に導電性領域をもつ基板と、一方の主面の導電性領域上に形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを有する。【選択図】図１
2011119008.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを具備する電鋳用原盤。
【請求項２】
凹凸パターン層は、ＳｉまたはＴｉの微結晶、多結晶、アモルファスまたはその酸化物からなる群から選択される少なくとも１種を含む請求項１に記載の電鋳用原盤。
【請求項３】
前記導電性領域は、該基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金からなる群から選択される請求項１に記載の電鋳用原盤。
【請求項４】
前記導電性領域は、該基板の一方の主面に設けられた鉄、コバルト、ニッケル、チタン、タンタル、タングステンの単体及びその合金からなる群から選択される請求項１に記載の電鋳用原盤。
【請求項５】
少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去することを含む電鋳用原盤の製造方法。
【請求項６】
前記マスク層は、該パターン形成層上に形成された炭素マスク層と該炭素マスク層上に形成されたケイ素マスク層との積層を含む請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録層表面にディスクリートトラックまたはビットパターンを有する磁気記録媒体を製造するための技術に係り、特に、ディスクリートトラック形状またはビットパターン形状を転写する樹脂スタンパを複製するためのマザースタンパを形成する際に使用される電鋳用原盤に関する。
【背景技術】
【０００２】
本発明は、近年のＨＤＤのトラック密度の向上においては、隣接トラックとの干渉という問題が顕在化している。特に記録ヘッド磁界フリンジ効果による書きにじみの低減は重要な技術課題である。記録トラック間を物理的に分離するディスクリートトラック型パターン媒体（ＤＴＲ媒体）は、記録時におけるサイドイレース現象、再生時に隣接トラックの情報が混合するサイドリード現象を低減できるため、クロストラック方向の密度を高めることが可能となり、高密度磁気記録媒体として有望である。さらにビット方向にも物理的に分断したビットパターンド媒体（ＢＰＭ）は、記録が室温で消失してしまう熱揺らぎ現象及び媒体ノイズを抑制できる高密度磁気記録媒体として提案されている（例えば特許文献１参照）。  
ＤＴＲ媒体、ＢＰＭはエッチング加工技術を用いて作製するため、製造コストの増大が危惧されている。そこで、ＥＢ（電子線）描画によって得られた微細パターンを原盤に転写し、原盤からＮｉスタンパを電鋳により複製し、Ｎｉスタンパを射出成形機に導入し、樹脂スタンパを射出成形にて大量作製し、その樹脂スタンパを用いたＵＶ（紫外線硬化）インプリントでＤＴＲ媒体、ＢＰＭを作製する事を考案した。この方法は安価に大量にＤＴＲ媒体、ＢＰＭを作製できるが、記録密度の増加に伴い、パターンが微細化されてくると、原盤パターン作製時にパターンに対するＬＥＲ（Ｌｉｎｅ  Ｅｄｇｅ  Ｒｏｕｇｈｎｅｓｓ）の比率が大きくなってくる。ＬＥＲは記録密度増加の足かせとなっているため、ＬＥＲを抑制する方法が望まれている。ＤＴＲ媒体、ＢＰＭ  は記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）や、記録トラックまたは記録ビットも同心円上にＥＢ描画パターンが形成される。一方、ＥＢ描画パターンはエッチング工程を経て原盤への転写を行うが、従来、原盤に用いているＳｉウエハは単結晶でエッチングに異方性を持つため、同心円上のパターンに対しては結晶性の異なる個所でＬＥＲが増大してしまっていた。ＬＥＲ抑制にはＥＢ描画レジストをそのまま原盤に用いることができる（例えば、特許文献２参照）が、ＥＢ描画レジストパターンをそのまま原盤として用いると、電鋳時の応力によりレジストパターンが変形してしまうため、ナノメートルオーダーのサイズ制御を行うにはレジストパターンをそのまま原盤として用いることはできない。また、パターン層にアモルファス材料を用いることで、パターンの直進性を向上させる方法が提案されているが（例えば、特許文献３参照）、アモルファス材料で微細なパターンを形成し、かつプロセスガスによるダメージ無く電鋳を行えるほどの導電性を与えられる材料探索は困難であった。
【０００３】
また、ＤＴＲ媒体、ＢＰＭ用途の場合、光ディスクで形成するパターンの１／１０以下の微細パターンを転写する必要があるが、記録密度の増加に伴いパターンを微細化していくと、原盤からＮｉスタンパを電鋳して複製することが困難になることがわかった。原盤に用いているＳｉウエハは単結晶でエッチングに異方性を持つため、矩形性の高いパターンが得られる。また、Ｎｉ電鋳膜と比べてＳｉウエハは硬度が高いため、原盤からＮｉ電鋳膜（ファザースタンパ）を剥離する際、矩形性の高い場所で電鋳膜がＳｉ原盤に引きずられてバリが発生してしまうことがわかった。また、電鋳を行うための導電化膜をスパッタ法で成膜した場合、パターン凹部より凸部の成膜速度が速いため、微細パターンの開口部がふさがれて空洞（す）が発生してしまい、原盤凹部に電鋳膜が形成されずにパターン転写不良が発生することが確認された。また、電鋳による複製時に、導電化膜と電鋳膜との密着性が弱い箇所で導電化膜が剥がれ、導電化膜分の凹凸差が発生していることが確認された。スタンパの凹凸高さムラはＤＴＲ媒体、ＢＰＭ作製時にパターン形成不良を招くため、オントラックでのＢＥＲ（ビットエラーレート）低下の原因となっていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５７５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の電鋳用原盤は、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを具備する。
【０００７】
本発明の電鋳用原盤の製造方法は、少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
【発明の効果】
【０００８】
本発明によれば、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る原盤の製造方法の一例を表す図である。
【図２】本発明にかかる原盤を正面から見た図である。
【図３】記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図である。
【図４】記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図である。
【図５】本発明の原盤を用いたマザースタンパの製造方法を説明するための図である。
【図６】ＤＴＲ媒体の製造方法の一例を説明するための図である。
【図７】電鋳後凹凸高さと原盤溝幅の関係を表すグラフである。
【発明を実施するための形態】
【００１０】
本発明の電鋳用原盤は、少なくとも一方の主面に記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）に従って形成された凹凸パターンを有する電鋳用原盤であって、この凹凸パターンは、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面の導電性領域上に形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを有する。
【００１１】
また、本発明の電鋳用原盤の製造方法は、上記電鋳用原盤を製造するための方法の一例であって、少なくとも一方の主面に導電性領域をもつ基板を用意し、一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
パターン形成層上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報（プリアンブル、アドレス、バースト）をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
マスクパターンを介して、パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
ＥＢ描画レジストパターン、マスクパターンをアッシングにより除去することを含む。
【００１２】
本発明によれば、凸パターン層がアモルファス、微結晶、多結晶、酸化物から実質的になるので、パターン形成層からパターニングされた場合に、単結晶Ｓｉ膜からパターニングされる凸部に比べ、ラインエッジラフネス（ＬＥＲ）が格段に低減される。そのため、本発明の原盤は、ラインエッジラフネス（ＬＥＲ）が低減された凹凸パターンを持つ。また、本発明の原盤を用いることで、微細パターン転写と電鋳後の剥離ムラ抑制が可能となる。
【００１３】
少なくとも一方の主面に導電性領域をもつ基板は、基板上に導電層を形成することにより得られる。
【００１４】
凹凸パターン層は、好ましくは、ＳｉまたはＴｉの微結晶、多結晶、アモルファスまたはその酸化物からなる群から選択される少なくとも１種を含むことができる。より好ましくは、その群から選択される少なくとも１種からなる。
【００１５】
導電性領域は、好ましくは基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金からなる群から選択され得る。
【００１６】
以下、図面を参照し、本発明をより詳細に説明する。
【００１７】
図１は、本発明に係る原盤の製造方法の一例を表す図である。
【００１８】
（導電層形成工程）
まず、図１（ａ）に示したように、基板１として６インチ径のＳｉ基板を用意し、基板１上に導電層２を形成した。Ｓｉ基板は例えば結晶方位（１００）とする。導電層２にはＲｕを用い、スパッタ法にてＤＣ５００Ｗのパワーを印加し，  ０．６Ｐａの圧力下で２０ｎｍ成膜することができる。ここで、導電層２にはフッ素系ガスおよび酸素ガスを用いた反応性イオンエッチング（ＲＩＥ）に対してエッチング耐性があるものが使用でき、電気抵抗が低い材料であればＲｕに限定されない。導電層の材料としては、Ｆｅ，  Ｃｏ，  Ｎｉ，  Ｒｕ，  Ｐｔ，  Ａｕ，  Ａｇ，  Ｐｄ，  Ｃｕ，  Ｔｉ，  Ｔａ，  Ｗ等の金属材料が挙げられる。ＲＩＥ耐性があり成膜後のラフネスが低いＲｕ，  Ｐｔ，  Ａｕ，  Ｐｄ，  Ｃｕがより好適である。また、成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。導電層の膜厚は２ｎｍないし５０ｎｍが好ましい。２ｎｍ未満では均一な膜が得られない傾向があり、５０ｎｍを超えると、ラフネスが増大する傾向がある。
【００１９】
（パターン層形成工程）
導電層２上にパターン形成層３を形成した。パターン形成層３にはＳｉを用い、スパッタ法にてＤＣ２００Ｗ，  ０．６Ｐａの条件で４０ｎｍ成膜した。パターン形成層３はエッチング選択比が次に形成されるマスク層６よりも高いことが好ましい。ここで、エッチング選択が高い（あるいは低い）とは、同一のエッチング条件において、マスク層６よりエッチングレートが大きい（あるいは小さい）ことをいう。パターン形成層３のＳｉはマスク層６のＣよりフッ素系ガスでのＲＩＥレートが大である。パターン形成層３の膜厚は原盤１０の凹凸高さとなるため、目的の凹凸高さであれば特に限定されない。導電層２上にパターン形成層３の成膜を物理的蒸着法、化学的蒸着法のいずれかで行うことによって、アモルファスＳｉや、微細な結晶Ｓｉ（微結晶シリコン、多結晶シリコン）が得られる。また、パターン形成層３として、アモルファス材料となるＳｉＯ２などの酸化物を用いることも可能である。また、ＴｉもＳｉと同様にＣマスク層４よりフッ素系ガスでのＲＩＥレートが大であり、アモルファス、微結晶、多結晶、酸化物を用いることが出来る。その結果、本発明のＬＥＲの抑制可能なパターンを得ることが出来る。
【００２０】
パターン形成層３の膜厚は作製するパターンサイズに依存するが、２ｎｍないし５０ｎｍが好ましい。２ｎｍ未満では均一な膜が得られず、パターン高さが低いと転写後のマスクとしての効果が得られない傾向がある。本発明は電鋳用原盤は例えば数ｎｍから１００ｎｍのパターンサイズを想定しているため、パターン形成層の厚みが５０ｎｍを超えると、アスペクト比が大きくなり、パターン倒れの原因となる傾向がある。
【００２１】
また、パターン凹部表面が導電層２からなれば、パターン形成層３と導電層２の間に、パターン形成層３の一部として図示しない密着層を入れても良い。密着層としてはＴｉ，  Ｎｉ，  Ｃｒ等の金属材料やその合金があげられる。
【００２２】
（マスク層形成工程）
パターン形成層３上にマスク層６を形成した。マスク層６は、エッチング選択比がＥＢ描画レジストより高く、Ｓｉ基板よりエッチング選択比が低いことが好ましいが、マスク層の層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、ＥＢ描画レジストよりエッチングレートが大であることをいう。簡便にフッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。ここで、マスク層５，マスク層４に、それぞれＳｉ、Ｃを用いることでアスペクト比の高いマスクを作製することができる。ＳｉとＣは、例えばＤＣ２００Ｗ，  ０．６Ｐａの条件でそれぞれ３ｎｍ，  ４０ｎｍを成膜する。マスク層５のＳｉはＥＢ描画レジストよりフッ素系ガスでのＲＩＥレートが大であり、マスク層４のＣはマスク層５のＳｉより酸素ガスでのＲＩＥレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層６の厚みは２ｎｍ以下では均一な膜が得られず、５０ｎｍ以上ではラフネスが増大するため、２ｎｍ以上、５０ｎｍ以下が好ましいが、所望のエッチングに耐えうる厚みが必要であり、材料のエッチング選択比によって厚みを選択する。
【００２３】
（レジストパターニング工程）
日本ゼオン社製のレジストＺＥＰ−５２０Ａをアニソールで２倍に希釈し、０．０５μｍのフィルタでろ過したものを基板上にスピンコートした後、２００℃で３分間プリベークして、厚さ約３０ｎｍのレジスト層を形成した。その後、電鋳時の電極部分となるエッジ部分のレジスト層を除去する（図２参照）。
【００２４】
図２は、本発明にかかる原盤を正面から見た図を示す。
【００２５】
図示するように、本発明にかかる原盤１０は、パターンエリアＸと、ミラーエリアＹと、エッジリンスエリアＺの３つの領域に分けられている。
【００２６】
続けて、ＺｒＯ／Ｗ熱電界放射型の電子銃エミッターを有する電子ビーム描画装置１５を用い、加速電圧５０ｋＶの条件で、基板上のレジストに所望のパターンを直接描画した。描画時にはサーボパターン、バーストパターン、アドレスパターン、トラックパターン（あるいはビットパターン）（図３，４参照）を形成するための信号と、描画装置のステージ駆動系（少なくとも一方向の移動軸の移動機構と回転機構とを有する、いわゆるＸ−θステージ駆動系）へ送る信号と、電子ビームの偏向制御信号とを同期させて発生する信号源を用いた。描画中は線速度５００ｍｍ／ｓのＣＬＶ（Ｃｏｎｓｔａｎｔ  Ｌｉｎｅａｒ  Ｖｅｌｏｃｉｔｙ）でステージを回転させるとともに、半径方向にもステージを移動させた。また、１回転毎に電子ビームに偏向をかけて、同心円をなすトラック領域を描画した。なお、１回転あたり７．８ｎｍずつ送り、１０周で１トラック（１アドレスビット幅に相当）を形成した。
【００２７】
図３に、記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図、図４に、記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図を各々、示す。
【００２８】
上記描画パターンとして、例えば、図３に示すように、データ領域に設けられたトラックパターン１１と、サーボ領域に設けられたプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン、あるいは、図４に示すように、データ領域に設けられたビットパターン１１’と、サーボ領域に設けられた例えばプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン等が挙げられる。
【００２９】
続けて、現像液ＺＥＤ−Ｎ５０（日本ゼオン社製）に９０秒間浸漬してレジストを現像した後、ＺＭＤ−Ｂ（日本ゼオン社製）に９０秒間浸漬してリンスを行い、エアーブローにより乾燥させ、レジストパターニングを行い、レジストパターン７’を得る（図１（ｂ））。
【００３０】
（エッチング工程）
レジストパターン７’を基にＩＣＰエッチング装置を用いてマスク層５のＳｉをエッチングする。例えば、プロセスガスＣＦ４、チャンバー圧０．１Ｐａ、アンテナ電力１００、Ｗバイアス電力５Ｗとし、マスク層５のＳｉをエッチングして、マスクパターン５’を得る（図１（ｃ））。続けて、マスクパターン５’を基に酸素ガスでマスク層４のＣをエッチングする。例えば、プロセスガスＯ２、チャンバー圧０．１Ｐａアンテナ電力１００Ｗバイアス電力５Ｗとし、マスク層４のＣをエッチングして、マスクパターン４’を得る。このプロセスにより、ＥＢ描画レジストパターン７’も同時に除去される（図１（ｄ））。次にマスクパターン４’を基にパターン形成層３のＳｉをエッチングする。例えば、プロセスガスＣＦ４、チャンバー圧０．１Ｐａ、アンテナ電力１００Ｗ、バイアス電力５Ｗとし、パターン層３のＳｉを部分的にエッチングして多結晶凸パターン３’を形成することができる。このプロセスにより、マスクパターン５’のＳｉも同時に除去される（図１（ｅ））。
【００３１】
（アッシング工程）
酸素ガスでＩＣＰエッチング装置を用いてマスクパターン４’のＣを除去する。例えば、プロセスガスＯ２、チャンバー圧０．１Ｐａ、アンテナ電力４００Ｗ、バイアス電力０Ｗとし、マスクパターン４’のＣを除去することができる。こうして、単結晶Ｓｉ基板上に多結晶Ｓｉからなる凸パターンが形成され、パターン凹部表面が導電層からなる原盤を得る（図１（ｆ））。
【００３２】
なお、Ｓｉからなる凸パターンが多結晶であることは、例えばＸ線回折によるロッキングカーブ測定法で容易に確認できる。
【００３３】
マザースタンパの製造方法
次に、図５を参照しながら、本発明の原盤を用いたマザースタンパの製造方法を説明する。
【００３４】
図５（ａ）に示すように、原盤１０のエッジリンスエリアＺを電極部として、これに図示しない導電リングを入れて電極とし、スルファミン酸ニッケルメッキ液（昭和化学（株）製、ＮＳ−１６０）に浸漬し、９０分間Ｎｉ電鋳して、図５（ｂ）に示すように、厚さ約３００μｍの電鋳膜２１を形成する。電鋳浴条件は次の通りである。
【００３５】
スルファミン酸ニッケル：６００ｇ／Ｌ
ホウ酸：４０ｇ／Ｌ
界面活性剤（ラウリル硫酸ナトリウム）：０．１５ｇ／Ｌ
液の温度：５５℃
ｐＨ：４．０
電流密度：２０Ａ／ｄｍ２。
【００３６】
続けて、原盤から電鋳膜を剥離する。このようにして作製したスタンパをファザースタンパ２０と呼ぶ。原盤１０とファザースタンパ２０は電鋳面で剥がすことが出来る。その後、酸素ＲＩＥ（反応性イオンエッチング）によりＮｉスタンパ表面のパッシベーション処理を行い、図５（ｃ）に示すように、表面を酸化させ、酸化層を形成する。具体的には、酸素ガスを１００ｍｌ／ｍｉｎで導入して圧力を４Ｐａに調整したチャンバー内で１００Ｗのパワーを印加して３分間酸素ＲＩＥを行った。その後、図５（ｄ）に示すように、表面に導電化膜２２をスパッタで成膜し、図５（ｅ）に示すように、上記電鋳浴条件と同様の条件で電鋳して電鋳膜２３を形成し、図５（ｆ）に示すように、この電鋳膜２３を導電化膜２２と共にファザースタンパ２０から剥離することでマザースタンパ３０を得る。ファザースタンパ２０とマザースタンパ３０は、酸化層２１を境に剥がす事ができる。
【００３７】
その後、裏面研磨を行う前に、スタンパの内外径打ち抜きを行う。スタンパ表面に保護膜（商品名：Ｓｉｌｉｔｅｃｔ）を塗布した後、打ち抜き装置（ＳＩＢＥＲＴ社ＯＭＩＣＲＯＮ）にセットし、外径７５ｍｍ、内径７ｍｍのリング状金属刃をスタンパに形成されたパターンと中心が合うようにセンタリングし、打ち抜き加工を行った。打ち抜き済みのスタンパは裏面が鏡面になるように研磨した。ここでの鏡面研磨とは、光反射が可能なレベルであり、表面粗さ（Ｒａ）はおおよそ５０ｎｍ以下にすることができる。
【００３８】
磁気記録媒体の製造方法
続けて、図６を参照しながら、ＤＴＲ媒体、ＢＰＭの製造方法を述べる。
【００３９】
まず、図１ないし図５で説明した方法で作製したＮｉスタンパを射出成形装置（東芝機械製）にセットし、樹脂スタンパを作製する。成形材料は日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒであるが、帝人化成製ポリカーボネート材ＡＤ５５０３でもよい。その後、図６（ａ）に示したように、ガラス基板３１上に軟磁性層３２（ＣｏＺｒＮｂ）１２０ｎｍ、配向制御用下地層３３（Ｒｕ）２０ｎｍ、強磁性記録層３４（ＣｏＣｒＰｔ−ＳｉＯ２）１５ｎｍ、保護層３５（Ｃ）１５ｎｍを順次成膜する。その上に金属層３６（３〜５ｎｍ）を成膜する。金属層３６に使用される金属は２Ｐ（フォトポリマー）剤との密着性が良く、図６（ｇ）の工程でＨｅ＋Ｎ２ガスによるエッチング時に完全に剥離可能な材料である。具体的には、ＣｏＰｔ、Ｃｕ、Ａｌ、ＮｉＴａ、Ｔａ、Ｔｉ、Ｓｉ、Ｃｒ、ＮｉＮｂ、及びＺｒＴｉなどである。このうち、２Ｐ剤密着性とＨｅ−Ｎ２ガスによる剥離性のバランスが特に良いのはＣｏＰｔ、Ｃｕ、Ｓｉである。
【００４０】
なお、２Ｐ剤とは、紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。溶媒は含まない。
【００４１】
図６（ｂ）に示すように、金属層３６の上にスピンコート法で、フォトポリマー（２Ｐ）剤を厚さ５０ｎｍになるように塗布してＵＶ硬化性樹脂層３７を形成する。２Ｐ剤は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。例えば、モノマーをイソボルニルアクリレート（ＩＢＯＡ）、オリゴマーをポリウレタンジアクリレート（ＰＵＤＡ）、重合開始剤としてダロキュア１１７３とし、組成はＩＢＯＡ８５％、ＰＵＤＡ１０％、重合開始剤５％としたものを用いる。その後、前記樹脂スタンパ３８を用いて、ＵＶ硬化性樹脂層３７にインプリントを行う（図６（ｃ））。
【００４２】
続けて酸素ガスを用いて、ＩＣＰエッチング装置でインプリント残渣を除去する。例えば、プロセスガス酸素、チャンバー圧  ２ｍＴｏｒｒ、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗとし、エッチング時間３０秒でインプリントプロセスで形成された残渣を除去する（図６（ｄ））。
【００４３】
続けて金属層３６をＡｒガスを用いたイオンビームエッチングでエッチングする（図６（ｅ））。この工程は必ずしも必要なわけではなく、例えばインプリント残渣除去工程（図６（ｄ））で異方性を上げたエッチング（例えばＩＣＰ条件のＰｌａｔｅｎ  ＲＦを３００Ｗ程度まで大きくする）を行う事で金属層３６もエッチングできるので、省略可能となる。金属層３６にＳｉを用いた場合はＣＦ４ガスを用いたイオンビームエッチングも使う事ができる。
【００４４】
インプリント残渣除去工程では、ＲＩＥ（反応性イオンエッチング）でレジストの残差除去を行う。プラズマソースは、低圧で高密度プラズマが生成可能なＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）が好適だが、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマ、一般的な並行平板型ＲＩＥ装置でも構わない。２Ｐ剤は酸素ガスを用いるのが好ましい。
【００４５】
その後、酸素ガスを用いてＩＣＰエッチング装置で保護層３５をエッチングする。プロセスガス酸素、チャンバー圧２ｍＴｏｒｒとし、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００  Ｗ、エッチング時間３０秒でＣマスクを形成する（図６（ｆ））。
【００４６】
作製したＣマスク越しにＨｅ、もしくはＨｅ＋Ｎ２（混合比１：１）、を用いてイオンビームエッチングする（図６（ｇ））。ガスのイオン化にはＥＣＲを用いるのが好適である。例えばマイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングし、強磁性体記録層３４の一部を分断する凹凸１０ｎｍを形成する。強磁性記録層３４の残渣５ｎｍは、Ｈｅ＋Ｎ２曝露による効果で磁性失活した磁性失活層３４’となる。
【００４７】
この時、同時に（図６（ａ））の工程で成膜した金属層３６（例えばＣｕ）を完全に除去するのがポイントとなる。次のＣマスク除去工程で酸素ガスによるＲＩＥを用いるのだが、金属層３６を残した状態だと、金属層で守られたＣマスクの剥離ができなくなるからである。
【００４８】
その後、酸素ガスを用いたＲＩＥで、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒でＣマスク剥離を行う（図６（ｈ））。Ｃマスクは、酸素プラズマ処理を行うことで容易に剥離することが可能である。この時、垂直記録媒体の表面にあるカーボン保護層も剥離される。
【００４９】
最後にＣＶＤで表面Ｃ保護膜３９を４ｎｍ形成し（図６（ｉ））、潤滑剤を塗布することでＤＴＲ媒体４０、ＢＰＭを得る。
【００５０】
Ｃ保護膜は、凹凸へのカバレッジを良くするためにＣＶＤ法で成膜することが望ましいが、スパッタ法、真空蒸着法でも構わない。ＣＶＤ法でＣ保護膜を形成した場合、ｓｐ３結合炭素を多く含むＤＬＣ膜が形成される。膜厚は２ｎｍ以下だとカバレッジが悪くなり、１０ｎｍ以上だと、記録再生ヘッドと媒体との磁気スペーシングが大きくなってＳＮＲが低下するので好ましくない。また、保護層上には、潤滑層を設けることができる。潤滑層に使用される潤滑剤としては、従来公知の材料、例えばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。
【００５１】
単結晶Ｓｉ基板に直接凹凸パターンを作製すると、エッチングに結晶異方性を持ち、同心円上に描画されたパターンに対してはパターン方向と結晶の方向が異なる個所でＬＥＲが増大するけれども、本発明では、例えば物理的蒸着法や化学的蒸着法で導電層、パターン層、マスク層を成膜し、凹凸パターンとして、Ｓｉ層がアモルファスＳｉや、微細な結晶Ｓｉ（微結晶シリコン、多結晶シリコン）を使用するため、エッチングに結晶異方性が抑制され、本発明のＬＥＲの抑制可能なパターンを得ることが出来る。
【００５２】
また、本発明の方式で作製した原盤を用いると、従来方式で作製した原盤を用いるより微細なパターンの電鋳が行える。
【００５３】
加えて本発明の方式で作製した原盤を用いると、マザースタンパ複製時の剥離ムラ抑制にも効果が見られる。本発明においてはファザースタンパが電鋳膜のみで形成されているため、例えばファザースタンパを電鋳膜と導電膜で作成した場合とは異なり、剥離ムラは起こらない。
【００５４】
実施例
実施例１（原盤の作成例）
図１に示した方法で原盤を作製した。導電層にＲｕ、パターン層にＳｉ、マスク層５にＳｉ、マスク層４にＣを用いた。作製した原盤のＬＥＲを測定したところ、３．１ｎｍとＬＥＲの良好な原盤が得られた。ここでＬＥＲの測定は、Ｓｉ基板のへき開面と４５度の位置にあるトラック部のＳＥＭ（走査型電子顕微鏡）像から１ｕｍ×１ｕｍの範囲でエッジラインを抽出し、エッジ変化量の３σをＬＥＲと定義した。また、Ｘ線回折を用いて、ロッキングカーブの半値幅（Δθ５０）でＳｉの結晶配向を評価したところ、２．４度と多結晶となっていることが確認できた。
【００５５】
比較例１（Ｓｉ基板の凹凸原盤の作成例）
導電層およびパターン層を成膜せずに、マスク層を成膜し、ＥＢ描画用レジストを塗布し、パターニングを行い、Ｓｉ基板に凹凸パターンを転写して原盤を作製した。
【００５６】
実施例１と同様の方法でＬＥＲ測定を行ったところ、従来例はＬＥＲが６．１ｎｍであった。また、Δθ５０は０．１度と単結晶であることが確認できた。
【００５７】
実施例２（原盤の導電層Ａｕ，  Ｐｔ，  Ｐｄ，  Ｃｕの例）
実施例１と同様の方法で原盤を作製した。実施例１と同様にパターン層にＳｉ、マスク層１にＳｉ、マスク層２にＣを用い、導電層をＡｕ，  Ｐｔ，  Ｐｄ，  Ｃｕと変えて作製した。
【００５８】
これら作製した原盤を実施例１と同様の方法でＬＥＲ測定を行ったところ、導電層にＡｕを用いた場合３．９ｎｍ、Ｐｔを用いた場合４．０ｎｍ、Ｐｄを用いた場合３．９ｎｍ、  Ｃｕを用いた場合３．１ｎｍ、といずれも比較例１よりＬＥＲの改善が見られた。
【００５９】
また、Δθ５０は、導電層にＡｕを用いた場合３．４度、Ｐｔを用いた場合３．２度、Ｐｄを用いた場合２．９度、Ｃｕを用いた場合２．５度と、いずれも導電層を入れることによって、配向分散角度の小さな単結晶Ｓｉ基板から多結晶Ｓｉに変化していることが確認できた。
【表１】
2011119008.tif 000003
【００６０】
実施例３（原盤の導電層がＲｕ，  Ａｕ，  Ｐｔ，  Ｐｄ，  Ｃｕ及びファザースタンパの作成例）
実施例１と同様の方法で原盤を作製した。実施例１と同様にパターン層にＳｉ、マスク層５Ｓｉ、マスク層４にＣを用い、導電層をＲｕ，  Ａｕ，  Ｐｔ，  Ｐｄ，  Ｃｕ，  Ｎｉ，  Ｔｉ，  Ｆｅ，  Ｃｏ，  Ｔａ，  Ｗ，  Ｃと変えて作製した。原盤作製後の導電装部分（図４エッジリンス部分）に４端針法で膜抵抗を測定し、導電層の膜厚と補正係数ＲＣＦ（Ｒｅｓｉｓｔｉｖｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ  Ｆａｃｔｏｒ）を用いて抵抗率を算出した。続けて図５の方法でファザースタンパを作製した。導電層にＣを用いた場合、抵抗が高く、４端針法では抵抗値が得られず、電鋳を行うための導電性が十分には得られなかった。また、導電層にＮｉ，  Ｔｉ，  Ｆｅ，  Ｃｏ，  Ｔａ，  Ｗを用いた場合、抵抗率は−３乗で得られ、電鋳を行えることは確認できたが、ファザースタンパのパターンの一部に欠損が見られた。材料自体の抵抗率は低いため、原盤作製時に材料が酸化されたものと考えられる。一方、導電層にＲｕ，  Ａｕ，  Ｐｔ，  Ｐｄ，  Ｃｕを用いた場合、抵抗率は−４乗が得られ、電鋳による複製も可能であった。
【表２】
2011119008.tif 000004
【００６１】
実施例４（原盤（凹凸５ｎｍ、微細パターン）及びファザースタンパ）
実施例１と同様の方法で原盤を作製し、続けて図５の方法でファザースタンパを作製した。原盤の凹凸高さを５ｎｍとし、溝幅を３ｎｍ，  ７ｎｍ，  １０ｎｍ，  １５ｎｍ，  ２０ｎｍ，  ２５ｎｍ，  ３０ｎｍと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、溝幅３ｎｍにおいても電鋳による複製が行えた。
【００６２】
実施例５（原盤（凹凸４０ｎｍ、微細パターン）及びファザースタンパの作成例）
原盤の凹凸高さを４０ｎｍとした以外は、実施例４と同様の方法で原盤を作製し、続けて図５の方法でファザースタンパを作製した。原盤の凹凸高さは４０ｎｍとしたままで、溝幅を３ｎｍ，  ７ｎｍ，  １０ｎｍ，  １５ｎｍ，  ２０ｎｍ，  ２５ｎｍ，  ３０ｎｍと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、凹凸高さが４０ｎｍと高くなっても、溝幅３ｎｍのパターンで電鋳による複製が行えた。
【００６３】
比較例２（導電層の無い原盤（導電化膜スパッタを用いた）ファザースタンパ）
比較例１の原盤に電鋳を行うための電気的特性を持たせるため、導電化膜として、Ｎｉを成膜する。その後、スルファミン酸ニッケルメッキ液に浸漬し、９０分間Ｎｉ電鋳して、厚さ約３００μｍの電鋳膜を形成した。続けて、原盤から電鋳膜を剥離する。このようにしてファザースタンパを作製した。
【００６４】
原盤の凹凸高さは４０ｎｍとしたままで、溝幅を３ｎｍ，  ７ｎｍ，  １０ｎｍ，  １５ｎｍ，  ２０ｎｍ，  ２５ｎｍ，  ３０ｎｍと変えた原盤をそれぞれ用意した。溝幅２０ｎｍ以下ではすが発生し、電鋳後の凹凸高さの減少が見られ電鋳による複製が行えないことが判った。
【００６５】
実施例４，５，比較例２で得られた結果を図７に示す。
【００６６】
図７は、電鋳後凹凸高さと原盤溝幅の関係を表すグラフを示す。
【００６７】
図中、１０１は実施例４，１０２は実施例５，１０３は比較例２を各々示す。
【００６８】
実施例６（原盤及びマザースタンパ作成例）
実施例１と同様の方法で原盤を作製し、続けて図５の方法でマザースタンパを作製した。
【００６９】
また、比較として比較例２のファザースタンパを酸素ＲＩＥにより表面酸化させ、表面に導電化膜をスパッタで成膜し、電鋳することでマザースタンパを得た。
【００７０】
マイクロマックス（ビジョンサイテック社製）による表面光学検査を行ったところ、比較例においてはパターンムラが散見された。ムラ部分をＡＦＭ（原子間力顕微鏡）で観察したところ、凹凸高さが導電化膜厚分増加していることが確認された。一方、本発明の原盤を用いたマザースタンパにおいては凹凸高さムラの無いスタンパが得られた。
【００７１】
実施例７（原盤及びＤＴＲ媒体の作成例）
実施例１で得られた原盤を用いてＤＴＲ媒体を作製した。原盤パターンは、トラックピッチ７５ｎｍで溝幅は２５ｎｍと同様の形状が得られていた。その後、図５の工程を経てマザースタンパを作製し、図６の工程を経てＤＴＲ媒体を作製した。成形材料は日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒを用いた。図６（ａ）に示した媒体は、ガラス基板上に軟磁性層（ＣｏＺｒＮｂ）１２０ｎｍ、配向制御用下地層（Ｒｕ）２０ｎｍ、強磁性記録層（ＣｏＣｒＰｔ−ＳｉＯ２）１５ｎｍ、保護層（Ｃ）１５ｎｍを順次成膜したものを使用し、その上に２Ｐ剤との密着性を上げるための金属層としてＣｕを３ｎｍ成膜した。その後、図６（ｃ）に示すように、スピンコート法で、２Ｐ剤を厚さ５０ｎｍになるように塗布し、前記樹脂スタンパを用いてＵＶインプリントを行った。続けて酸素ガスを用いて、図６（ｄ）に示すように、チャンバー圧  ２ｍＴｏｒｒ、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００Ｗとし、エッチング時間３０秒でインプリントプロセスで形成された残渣を除去した。図６（ｅ）に示すように、続けて金属層をＡｒガスを用いたイオンビームエッチングでエッチングする。その後、図６（ｆ）に示すように、酸素ガスを用いてＩＣＰエッチング装置で保護層Ｃをエッチングする。プロセスガス酸素、チャンバー圧２ｍＴｏｒｒとし、Ｃｏｉｌ  ＲＦとＰｌａｔｅｎ  ＲＦをそれぞれ１００Ｗ、エッチング時間３０秒でＣマスクを形成した。
【００７２】
作製したＣマスク越しに、Ｈｅ＋Ｎ２（混合比１：１）、を用いてイオンビームエッチングした（図６（ｇ））。ガスのイオン化にはＥＣＲを用い、マイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングし、強磁性体記録層の一部を分断する凹凸１０ｎｍを形成した。強磁性記録層の残渣５ｎｍは、Ｈｅ＋Ｎ２曝露による効果で磁性失活させ、同時に（図６（ａ））の工程で成膜した金属層（Ｃｕ）を完全に除去した。その後、酸素ガスを用いたＲＩＥで、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒でＣマスク剥離を行い（図６（ｈ））、  ＣＶＤで表面Ｃ保護膜を４ｎｍ形成し（図６（ｉ））、潤滑剤を塗布することでＤＴＲ媒体を得た。
【００７３】
作製したＤＴＲ媒体は、トラックピッチ７５ｎｍ、記録トラック幅５０ｎｍ、溝幅２５ｎｍであった。潤滑剤を塗布し、ＨＤＤドライブに搭載して評価したところ、記録再生ヘッドの位置決め精度６ｎｍ、オントラックでのＢＥＲは−５乗が得られた。
【００７４】
実施例８（ＢＰＭの作成例）
ＥＢ描画で図３に示したパターンを描画した以外は実施例６と同様の方法でＢＰＭを作製した。作製したＢＰＭのビットサイズは３５ｎｍ  ｘ  １５ｎｍ  であった。ＢＰＭはＢＥＲの定義ができないため、信号振幅強度で比較した。一方向に着磁し、ドライブへ組み込み再生波形を観察したところ、信号振幅強度２００ｍＶが得られた。記録再生ヘッド位置決め精度は６ｎｍであった。本発明の原盤を用いることでＤＴＲ媒体と同様の作製方法でより微細なパターンとなるＢＰＭも作製できる事が判った。
【符号の説明】
【００７５】
１…基板、２…導電層、３…パターン形成層、４…Ｃマスク層、５…Ｓｉマスク層、６…マスク層、７…レジスト、１０…原盤、２０…ファザースタンパ、３０…マザースタンパ
【図１】
2011119008.tif 000005
【図２】
2011119008.tif 000006
【図３】
2011119008.tif 000007
【図４】
2011119008.tif 000008
【図５】
2011119008.tif 000009
【図６】
2011119008.tif 000010
【図７】
2011119008.tif 000011
【手続補正書】
【提出日】平成22年12月27日(2010.12.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された凸パターン層とを具備し、該凸パターン層は、微結晶、多結晶、アモルファス及びその酸化物を含む群から選択された材料を含む電鋳用原盤。
【請求項２】
凹凸パターン層は、ＳｉまたはＴｉの微結晶、多結晶、アモルファスまたはその酸化物を含む群から選択される少なくとも１種の材料を含む請求項１に記載の電鋳用原盤。
【請求項３】
前記導電性領域は、該基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金を含む群から選択される材料を含む請求項１に記載の電鋳用原盤。
【請求項４】
前記導電性領域は、該基板の一方の主面に設けられた鉄、コバルト、ニッケル、チタン、タンタル、タングステンの単体及びその合金を含む群から選択される材料を含む請求項１に記載の電鋳用原盤。
【請求項５】
少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面上に微結晶、多結晶、アモルファス及びその酸化物を含む群から選択されるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低い電子ビーム（ＥＢ）描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去することを含む電鋳用原盤の製造方法。
【請求項６】
前記マスク層は、該パターン形成層上に形成された炭素マスク層と該炭素マスク層上に形成されたケイ素マスク層との積層を含む請求項４に記載の方法。
【手続補正書】
【提出日】平成23年4月1日(2011.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の電鋳用原盤は、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面の導電性領域上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる２ｎｍないし５０ｎｍの厚さを有する凸パターン層とを具備する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の電鋳用原盤の製造方法は、少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面の導電性領域上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して２ｎｍないし５０ｎｍの厚さを有する凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
また、Δθ５０は、導電層にＡｕを用いた場合３．４度、Ｐｔを用いた場合３．２度、Ｐｄを用いた場合２．９度、Ｃｕを用いた場合２．５度と、いずれも導電層を入れることによって、配向分散角度の小さな単結晶Ｓｉではなく多結晶Ｓｉであることが確認できた。
【表１】
2011119008.tif 000012
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面の導電性領域上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる２ｎｍないし５０ｎｍの厚さを有する凸パターン層とを具備する電鋳用原盤。
【請求項２】
凹凸パターン層は、ＳｉまたはＴｉの微結晶、多結晶、アモルファスまたはその酸化物からなる群から選択される少なくとも１種を含む請求項１に記載の電鋳用原盤。
【請求項３】
前記導電性領域は、該基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金からなる群から選択される請求項１に記載の電鋳用原盤。
【請求項４】
前記導電性領域は、該基板の一方の主面に設けられた鉄、コバルト、ニッケル、チタン、タンタル、タングステンの単体及びその合金からなる群から選択される請求項１に記載の電鋳用原盤。
【請求項５】
少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面の導電性領域上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いＥＢ描画レジストを塗布して、ＥＢ描画レジスト塗布層を形成し、
ＥＢ描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をＥＢ描画レジスト塗布層に描画し、現像することによりＥＢ描画レジストパターンを形成し、
該ＥＢ描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して２ｎｍないし５０ｎｍの厚さを有する凸パターンを形成し、
該ＥＢ描画レジストパターン、該マスクパターンをアッシングにより除去することを含む電鋳用原盤の製造方法。
【請求項６】
前記マスク層は、該パターン形成層上に形成された炭素マスク層と該炭素マスク層上に形成されたケイ素マスク層との積層を含む請求項５に記載の電鋳用原盤の製造方法。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2011119008.tif 000013