(57)【要約】【課題】プライミングセルを活用する際に、コストの増加や暗室コントラストの低下を抑制することにより、アドレス放電特性の安定したＰＤＰを提供する。【解決手段】行電極対とアドレス電極とが対向して構成する表示放電セルと、走査電極とアドレス電極とが対向して構成するプライミング放電セルと、表示放電セルとプライミング放電セルを区画するように設けた隔壁とを備えたＰＤＰにおいて、1テレビフィールドを構成する複数のサブフィールドに、維持放電期間の開始から所定期間の間に走査電極に印加される維持放電パルスの電圧を、所定期間の終了後に走査電極に印加される維持放電パルスの電圧より高くする。【選択図】図８
2011013408.tif 000002
【特許請求の範囲】
【請求項１】
前面基板と、
前記前面基板の背面側に配置された維持電極及び走査電極からなる複数の行電極対と、
前記維持電極及び前記走査電極を被覆する第１誘電体層と、
前記前面基板に対向配置された背面基板と、
前記背面基板の表示側に配置された複数のアドレス電極と、
前記アドレス電極を被覆する第２誘電体層と、
前記行電極対と前記アドレス電極とが対向して構成する表示放電セルと、
前記走査電極と前記アドレス電極とが対向して構成するプライミング放電セルと、
前記表示放電セルと前記プライミング放電セルとを区画する隔壁と、を備えたプラズマディスプレイパネルの駆動方法であって、
１テレビフィールドを構成する複数のサブフィールドに、
前記第１誘電体層及び前記第２誘電体層に蓄積された壁電荷量を調整するリセット期間と、
前記表示放電セルを構成する前記走査電極と前記アドレス電極との間で放電を起こして、点灯画素または消灯画素を選択するために前記第１誘電体層上及び前記第２誘電体層上に壁電圧を形成するアドレス期間と、
前記第１誘電体層上に形成された壁電圧を利用して維持放電パルスにより前記点灯画素で維持放電を行う維持放電期間と、を有し、
前記維持放電期間の開始から所定期間の間に前記走査電極に印加される前記維持放電パルスの電圧を、前記所定期間の終了後に前記走査電極に印加される前記維持放電パルスの電圧より高くすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
請求項１記載のプラズマディスプレイパネルの駆動方法において、前記所定期間の間で前記走査電極に前記維持放電パルスが印加される際に、前記走査電極と前記維持電極との電極電圧差が前記所定期間の終了後の前記走査電極と前記維持電極との電極電圧差と略同じになるように、前記維持電極に電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
請求項１または２記載のプラズマディスプレイパネルの駆動方法において、前記所定期間の間で前記走査電極に前記維持放電パルスが印加される際に、前記走査電極が陽極となり前記アドレス電極が陰極となって放電を発生させるための電圧を前記アドレス電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
請求項１記載のプラズマディスプレイパネルの駆動方法において、前記複数の行電極対は前記維持電極及び前記走査電極が交互に隣接するように配置されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
請求項１記載のプラズマディスプレイパネルの駆動方法において、前記複数の行電極対は前記維持電極同士及び前記走査電極同士が隣接するように配置されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
請求項１記載のプラズマディスプレイパネルの駆動方法において、前記維持放電期間に後続する前記サブフィールドの前記リセット期間に、前記プライミング放電セルにおいて、前記走査電極と前記アドレス電極との間で初期化放電を起こすように、前記走査電極と前記アドレス電極との間に０．２Ｖ／（μ・ｓｅｃ）から２０Ｖ／（μ・ｓｅｃ）の傾きで変化するランプ電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビなどの表示装置に用いられるプラズマディスプレイパネル（Plasma Display Panel：以下、ＰＤＰと記載する）の駆動方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、大型かつ薄型のカラー表示装置として、交流（ＡＣ）面放電型ＰＤＰの実用化が進んでいる。
【０００３】
ところで、安定に駆動出来る、低消費電力で高精細なＰＤＰを実現しようとする場合、アドレス放電遅れが問題となる。アドレス放電遅れは電極間に放電開始電圧以上の電圧を印加した時刻から、放電が形成される時刻までの平均的な時間である。アドレス放電遅れがアドレス電圧パルスの時間幅以内に収まっている必要がある。ここでＰＤＰの低消費電力化を行う方法として、放電ガスにおけるＸｅ分圧を増大することにより、発光効率を向上させる方法が挙げられる。しかし、Ｘｅ分圧の増大はアドレス放電遅れを増大する。また、ＰＤＰの高精細化に伴う走査線数（行数）の増大はアドレス電圧パルスの時間幅短縮を必要とする。ある放電セルにおいてアドレス放電遅れが大きく、アドレス電圧パルスの時間幅以内にアドレス放電が発生しなかった場合には、その放電セルで維持放電が発生しない。その結果、意図しない表示ちらつきが発生するなど、映像表示に失敗してしまう。従って、アドレス放電遅れの低減はＰＤＰ高画質化のための重要課題である。
【０００４】
そこでアドレス放電遅れを低減するためにプライミングセル及びプライミングセルにおける放電を活用することが提案されている。プライミングセルは、維持放電を行う放電セルに隣接して配置される補助セルである。放電セルの駆動に用いる走査電極及びアドレス電極を、隣接するプライミングセルを駆動するために用いる場合、プライミングセルには維持電極がない（維持放電電極の電圧がプライミングセルにおける放電の発生にほとんど影響しない）ために、プライミングセルは放電セルと同様には駆動できない。プライミングセルでは走査電極とアドレス電極との間で微弱放電を起こして、壁電圧制御を行う必要がある。従って、従来の構成の放電セルを駆動するための電圧では、プライミングセルを駆動できないといったことが起こる。
【０００５】
そこで、例えば特開２００３−２１７４５８号公報（特許文献１）では、電極配置がＸＹＸＹ配置ないしはＸＹＹＸ配置であって、隔壁により仕切られた維持放電を行う第１放電領域と、アドレス放電を行う第２放電領域と、両放電領域をつなぐ隙間部を設け、表示放電に関わらない第２放電領域に高比誘電率材料を配置し、走査電極とアドレス電極との間でアドレス放電を行うことにより、第２領域におけるアドレス放電特性の向上を達成するＰＤＰが提案されている。このＰＤＰでは第２放電領域がプライミングセルに相当する。第２放電領域における高比誘電率材料の配置は、第２放電領域における走査電極とアドレス電極との間の放電開始電圧を低減し、第２放電領域の駆動を容易にすることを目的としている。
【０００６】
また、特開２００５−２５８２７９号公報（特許文献２）では、電極配置がＸＹＹＸ配置であって、走査電極及びアドレス電極により駆動されるプライミングセルを有したＰＤＰの駆動方法として、リセット期間前半において、走査電極とアドレス電極との間でアドレス電極を陰極とする放電が発生するようにアドレス電極に負の電圧を印加することが提案されている。この駆動方法は走査電極とアドレス電極との間の印加電圧を十分取ることにより、プライミングセルにおいて微弱放電を確実に発生させ、壁電圧制御を容易にすることを目的としている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２１７４５８号公報
【特許文献２】特開２００５−２５８２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献1に記載されたＰＤＰでは、高比誘電率材料を新たに導入する必要があるため、新たなプロセス及びパネル部材の導入が必要となる。そのため、プロセス時間及びコストが増大してしまう。
【０００９】
また、上記特許文献２に記載されたＰＤＰでは、上記特許文献１に見られたようなプロセス及びパネル部材の導入によるプロセス時間及びコストの増加はない。しかし、リセット期間における印加電圧を増大させる手法は、プライミングセルを用いない場合に比べて、リセット期間における微弱放電量を増大させる。リセット期間における微弱放電は黒表示における輝度を決めている。これは黒表示を行う際、アドレス放電の及び維持放電が発生せず、リセット期間における微弱放電のみが発生するためである。従って、プライミングセルを用いることにより、黒表示輝度が上がってしまう。このことは黒表示輝度とピーク輝度との比率で決まる暗室コントラストの低下につながってしまう。
【００１０】
本発明の目的は、プライミングセルを活用する際に、コストの増加や暗室コントラストの低下を抑制することにより、アドレス放電特性の安定したＰＤＰを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
【００１３】
この実施の形態は、前面基板と、前面基板の背面側に配置された維持電極及び走査電極からなる複数の行電極対と、維持電極及び走査電極を被覆する第１誘電体層と、前面基板に対向配置された背面基板と、背面基板の表示側に配置された複数のアドレス電極と、アドレス電極を被覆する第２誘電体層と、行電極対とアドレス電極とが対向して構成する表示放電セルと、走査電極とアドレス電極とが対向して構成するプライミング放電セルと、表示放電セルとプライミング放電セルとを区画する隔壁とを備えたプラズマディスプレイパネルの駆動方法である。１テレビフィールドを構成する複数のサブフィールドに、第１誘電体層及び第２誘電体層に蓄積された壁電荷量を調整するリセット期間と、表示放電セルを構成する走査電極とアドレス電極との間で放電を起こして、点灯画素または消灯画素を選択するために第１誘電体層上及び第２誘電体層上に壁電圧を形成するアドレス期間と、第１誘電体層上に形成された壁電圧を利用して維持放電パルスにより点灯画素で維持放電を行う維持放電期間とを有し、維持放電期間の開始から所定期間の間に走査電極に印加される維持放電パルスの電圧を、所定期間の終了後に走査電極に印加される維持放電パルスの電圧よりも高くする。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
プライミングセルを活用する際に、コストの増加や暗室コントラストの低下を抑制することにより、アドレス放電特性の安定したＰＤＰを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明者らによって検討されたＡＣ面放電型ＰＤＰの構造の一部を示す分解斜視図である。
【図２】図１に示したＰＤＰを矢印Ｄ２の方向から見た要部断面図である。
【図３】図１に示したＰＤＰの電極配置図である。
【図４】図１に示したＰＤＰに1枚の画を表示するために要する１テレビフィールド期間の動作を示す図である。
【図５】図１に示したＰＤＰに１サブフィールドにおいて印加される駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【図６】本発明の実施の形態１によるＰＤＰのセル構造の一部を示す要部正面図である。
【図７】図６のI−I′線における要部断面図である。
【図８】本発明の実施の形態１によるＰＤＰの駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【図９】本発明の実施の形態２によるＰＤＰのセル構造の一部を示す要部正面図である。
【図１０】図９のII−II′線における要部断面図である。
【図１１】本発明の実施の形態２によるＰＤＰの駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【発明を実施するための形態】
【００１７】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１８】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。
【００１９】
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
まず、本発明の実施の形態によるＰＤＰの駆動方法がより明確となると思われるため、本発明者らによって検討されたＡＣ面放電型ＰＤＰの構造及び駆動方法等について図１〜図５を用いて、以下に説明する。
【００２１】
図１は、本発明者らによって検討されたＡＣ面放電型ＰＤＰの構造の一部を示す分解斜視図である。
【００２２】
図１に示すＰＤＰ１８は、ガラス製の前面基板１などからなる前面板１６とガラス製の背面基板８などからなる背面板１７とが対向して配置され、その外周部をガラスフリット（図示せず）によって封着されたものである。
【００２３】
前面基板１は、一定の距離を隔てて平行に形成される行電極対を複数有する。この行電極対は、維持電極２（Ｘ電極）と走査電極３（Ｙ電極）とで構成される。維持電極２は、Ｘ透明電極２ａと透明電極の導電性を補うことを目的としたＸバス電極２ｂとからなる。また、走査電極３は、同様に、Ｙ透明電極３ａとＹバス電極３ｂとで構成される。Ｘバス電極２ｂ及びＹバス電極３ｂは、図１における矢印Ｄ２の方向（第２方向、行方向）に延長して設けられる。維持電極２及び走査電極３は、低融点ガラス層からなる誘電体層６により被覆され、この誘電体層６はＭｇＯからなる保護膜７により被覆される。
【００２４】
図１において、複数の行電極対は、矢印Ｄ１方向（第１方向、列方向）にＸ−Ｙ−Ｙ−Ｘ−Ｘ−Ｙ−Ｙ−Ｘ−Ｘ−・・・と配置されている。すなわち維持電極２同士及び走査電極３同士が互いに隣接するように配置されている。このような配置をＸＹＹＸ配置と呼ぶ。これに対して、Ｘ−Ｙ−Ｘ−Ｙ−Ｘ−Ｙ−Ｘ−Ｙ−・・・と配置する場合もある。すなわち維持電極２と走査電極３とが交互に隣接するように配置されている。このような配置をＸＹＸＹ配置と呼ぶ。ＸＹＹＸ配置をとることにより、隣り合う維持電極２同士、走査電極３同士それぞれの電極間容量をなくすことが出来るため、ＸＹＸＹ配置の場合と比べ、無効電力の発生を抑制できる。
【００２５】
背面基板８は、前面基板１のＸバス電極２ｂ及びＹバス電極３ｂと直角に立体交差するアドレス電極９を有する。アドレス電極９は、図１における矢印Ｄ１の方向に延長して設けられる。このアドレス電極９は誘電体層１０により被覆される。この誘電体層１０上には、放電の広がりを防止（放電の領域を規定）するための隔壁１１及びこの隔壁１１により仕切られた放電セルＤＣが設けられる。放電セルＤＣには、赤、緑、青に発光する各蛍光体層１２Ｒ，１２Ｇ，１２Ｂが塗布される。
【００２６】
図２は、前記図１のＰＤＰを矢印Ｄ２の方向から見た要部断面図である。
【００２７】
放電空間１３にはプラズマを生成するための放電ガス（Ｎｅ及びＸｅの混合ガス）が充填される。電極間に電圧を印加すると、放電ガスの電離によってプラズマ１４が発生する。図２は、プラズマ１４が発生している様子を模式的に示している。このプラズマ１４からの紫外線が蛍光体層１２を励起して可視発光させる。それぞれの放電セルＤＣにおける蛍光体層１２からの可視発光は、前面基板１を透過して映像表示を行う。
【００２８】
図３は、前記図１のＰＤＰの電極配置図である。
【００２９】
このＰＤＰには、紙面左右（第２方向）に沿って延びるｍ本の維持電極Ｘ１，Ｘ２，・・・，Ｘｍ及びｍ本の走査電極Ｙ１，Ｙ２，・・・，Ｙｍ、さらには紙面上下（第１方向）に沿って延びるｎ本のアドレス電極Ａ１，Ａ２，・・・，Ａｎを有する。放電セルＤＣは維持電極Ｘｉ、走査電極Ｙｉ及びアドレス電極Ａｊにより指定される（ｉ＝１〜ｍ、ｊ＝１〜ｎ）。従って、このＰＤＰには放電セルがｍ×ｎ個存在する。
【００３０】
図４は、前記図１のＰＤＰに１枚の画を表示するために要する１テレビフィールド期間の動作を示す図である。
【００３１】
１テレビフィールド期間２０は複数の異なる発光回数を持つサブフィールド２１〜２８に分割されている。各サブフィールド２１〜２８の発光と非発光の選択により階調を表現する。
【００３２】
図５は、前記図１のＰＤＰに１サブフィールドにおいて印加される駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【００３３】
駆動波形は、ｉ行目の維持電極Ｘｉ及び走査電極Ｙｉ、並びにｊ列目のアドレス電極Ａｊに印加されるものを代表例として示した。維持電極Ｘ１，Ｘ２，・・・，Ｘｍに印加される駆動波形は全て同一である。走査電極Ｙ１，Ｙ２，・・・，Ｙｍに印加される駆動波形は、後述するスキャン電圧を印加するタイミングのみ異なる。アドレス電極Ａ１，Ａ２，・・・，Ａｎに印加される駆動波形は、後述するアドレス電圧を印加するタイミングが表示パターン（当該サブフィールドの点灯・非点灯）により異なる。また赤外発光の強度はｉ行ｊ列の放電セルＤＣが当該サブフィールドにおいて点灯する（アドレス放電を行う）とした場合のものである。
【００３４】
１サブフィールドはリセット期間、アドレス期間、及び維持放電期間からなる。リセット期間は、誘電体層６及び誘電体層１０に蓄積された壁電荷量を調整する期間であり、アドレス期間は、放電セルＤＣを構成する走査電極３とアドレス電極９との間で放電を起こして、点灯画素または消灯画素を選択するために誘電体層６上及び誘電体層１０上に壁電圧を形成する期間であり、維持放電期間は、誘電体層６上に形成された壁電圧を利用して維持放電パルスにより点灯画素で維持放電を行う期間である。
【００３５】
次に、これら各期間について説明する。
【００３６】
リセット期間は走査電極に印加するランプ波の傾きの正負で前半、後半に分かれる。
【００３７】
リセット期間前半は、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに正の傾きを持ったランプ波を印加する。このランプ波の電圧は、全ての行電極対において、対応する維持電極Ｘ１，Ｘ２，・・・，Ｘｍに対する（走査電極を陽極としたときの）放電開始電圧を超えない電圧Ｖｐｒｙ０（Ｖ）から、超える電圧Ｖｐｒｙ（Ｖ）まで上昇する。また維持電極Ｘ１，Ｘ２，・・・，Ｘｍ及びアドレス電極Ａ１，Ａ２，・・・，Ａｎは０（Ｖ）に設定される。このとき全ての放電セルＤＣでは微弱放電が発生し、維持電極Ｘ１，Ｘ２，・・・，Ｘｍ上の保護膜７表面に正の壁電圧が形成され、走査電極Ｙ１，Ｙ２，・・・，Ｙｍ上の保護膜７表面には負の壁電圧が形成される。
【００３８】
リセット期間後半は、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに負の傾きを持ったランプ波を印加する。このランプ波の電圧は、全ての行電極対において、対応する維持電極Ｘ１，Ｘ２，・・・，Ｘｍに対する（走査電極を陰極としたときの）放電開始電圧を超えない電圧Ｖｎｒｙ０（Ｖ）から、超える電圧Ｖｎｒｙ（Ｖ）まで下降する。また維持電極Ｘ１，Ｘ２，・・・，ＸｍはＶｎｒｘ（Ｖ）、アドレス電極Ａ１，Ａ２，・・・，Ａｎは０（Ｖ）に設定される。このとき全ての放電セルＤＣでは再び微弱放電が発生し、維持電極Ｘ１，Ｘ２，・・・，Ｘｍ上の保護膜７表面における負の壁電圧、及び走査電極Ｙ１，Ｙ２，・・・，Ｙｍ上の保護膜７表面における正の壁電圧がそれぞれ弱められる。またアドレス電極Ａ１，Ａ２，・・・，Ａｎ上の蛍光体層１２表面において正の壁電圧が形成される。以上の過程を通じて、全ての放電セルＤＣの各電極上における壁電圧の値はアドレス期間のアドレス放電を安定して行えるように調整される。
【００３９】
続くアドレス期間では、維持電極Ｘ１，Ｘ２，・・・，Ｘｍに電圧Ｖａｘ（Ｖ）を印加し、走査電極Ｙ１，Ｙ２，・・・，Ｙｍは０（Ｖ）とする。次に、１行目の表示すべき放電セルＤＣに対応したアドレス電極Ａｋ（ｋ＝１〜ｎ）にのみアドレス電圧Ｖａａ（Ｖ）を印加し、同時に走査電極Ｙ１にはスキャン電圧Ｖｓｃｎ（Ｖ）を印加する。このときアドレス電極Ａｋと走査電極Ｙ１との間及び維持電極Ｘ１と走査電極Ｙ１との間でアドレス放電が発生する。その結果、維持電極Ｘ１上の保護膜７表面には負の壁電圧、走査電極Ｙ１上の保護膜７表面には正の壁電圧、アドレス放電が発生したアドレス電極Ａｋ上の蛍光体層１２表面には負の壁電圧がそれぞれ形成される。以上の過程を経て、１行目の放電セルＤＣの各電極上における壁電圧の値は維持放電のオンオフを制御できるように調整される。
【００４０】
次に、２行目の表示すべき放電セルＤＣに対応したアドレス電極Ａｋ′（ｋ′＝１〜ｎ）にのみアドレス電圧Ｖａａ（Ｖ）を印加し、同時に走査電極Ｙ２にはスキャン電圧Ｖｓｃｎ（Ｖ）を印加する。このときアドレス電極Ａｋ′と走査電極Ｙ２との間及び維持電極Ｘ２と走査電極Ｙ２との間でアドレス放電が発生する。その結果、維持電極Ｘ２上の保護膜７表面には負の壁電圧、走査電極Ｙ２上の保護膜７表面には正の壁電圧、アドレス放電が発生したアドレス電極Ａｋ′上の蛍光体層１２表面には負の壁電圧がそれぞれ形成される。以上の過程を経て、２行目の放電セルＤＣの各電極上における壁電圧の値は維持放電のオンオフを制御できるように調整される。
【００４１】
同様にして、３行目以降ｎ行目までの表示すべき放電セルＤＣにおいても、アドレス放電の発生から壁電圧形成までが行われる。その結果、全ての放電セルＤＣは維持放電期間に入る準備ができる。
【００４２】
続く維持放電期間では、まず維持電極Ｘ１，Ｘ２，・・・，Ｘｍ及び走査電極Ｙ１，Ｙ２，・・・，Ｙｍを０（Ｖ）とする。次に、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに維持放電パルス（電圧Ｖｓ（Ｖ））を印加する。このときアドレス放電を発生させた放電セルＤＣでのみ、対応する維持電極Ｘｉ（ｉ＝１〜ｍ）と走査電極Ｙｉとの間で維持放電が発生する。そして、維持電極Ｘｉ上の保護膜７表面には正の壁電圧が形成され、走査電極Ｙｉ上の保護膜７表面には負の壁電圧が形成される。その後、走査電極Ｙ１，Ｙ２，・・・，Ｙｍの電圧は０（Ｖ）に戻る。
【００４３】
次に、維持電極Ｘ１，Ｘ２，・・・，Ｘｍに維持放電パルス（電圧Ｖｓ（Ｖ））を印加する。このとき維持放電を発生させた放電セルＤＣでのみ、対応する維持電極Ｘｉと走査電極Ｙｉとの間で維持放電が発生する。そして、維持電極Ｘｉ上の保護膜７表面には負の壁電圧が形成され、走査電極Ｙｉ上の保護膜７表面には正の壁電圧が形成される。その後、維持電極Ｘ１，Ｘ２，・・・，Ｘｍの電圧は０（Ｖ）に戻る。
【００４４】
同様にして、維持電極Ｘ１，Ｘ２，・・・，Ｘｍ及び走査電極Ｙ１，Ｙ２，・・・，Ｙｍに対して維持放電パルス（電圧Ｖｓ（Ｖ））を交互に印加することにより、維持放電が連続的に発生する。この維持放電に伴って発生する紫外線が蛍光体層１２を励起し、可視光を発生させる。そしてこの可視光が映像表示に用いられる。
【００４５】
（実施の形態１）
本実施の形態１によるＰＤＰの駆動方法について図６〜図８を用いて説明する。図６はＰＤＰのセル構造の一部を示す要部正面図、図７は図６のI−I′線における要部断面図、図８はＰＤＰの駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【００４６】
＜構成の説明＞
本実施の形態１によるＰＤＰのセル構造について図６及び図７を用いて説明する。
【００４７】
図６に示すように、走査電極３は、Ｔ字形状をもつＹ透明電極３ａと、透明電極の導電性を補うことを目的としたＹバス電極３ｂと、Ｙ突起電極３ｃとで構成されている。また各行電極対はＸＹＸＹ配置を採用している。
【００４８】
誘電体層（第２誘電体層）１０上には、隔壁１１により、維持電極２と走査電極３とアドレス電極９とを有する表示放電セルＤＤＣ、ならびにＹ突起電極３ｃとアドレス電極９とを有するプライミング放電セルＰＤＣが形成されている。
【００４９】
さらに、表示放電セルＤＤＣとプライミング放電セルＰＤＣとを仕切る領域において、表示放電セルＤＤＣとプライミング放電セルＰＤＣとを空間的に接続するための隙間部１５が形成されている。本実施の形態１では、隔壁１１の高さを、表示放電セルＤＤＣとプライミング放電セルＰＤＣとを仕切る領域と、それ以外の領域とで変えることによってこの隙間部１５を形成した。この隙間部１５は、前面基板１側の誘電体層（第１誘電体層）６や保護膜７に穴を開ける、または段差構造を設けることにより形成してもよい。
【００５０】
また、図７に示すように、表示放電セルＤＤＣには、紫外線によって赤、緑、青に発光する蛍光体層１２が塗布されている（図６では、蛍光体層１２を図示していない）。
【００５１】
それ以外のセル構造に関する要素の役割は、例えば前記図２を用いて先に説明したＡＣ面放電型ＰＤＰのセル構造と同様である。
【００５２】
＜動作の説明＞
次に、本実施の形態１によるパネルを駆動するための駆動波形とそれに伴う放電の発生タイミングについて図８を用いて説明する。ここで表示放電セルＤＤＣの駆動方法は、例えば前記図５を用いて先に説明した放電セルＤＣの駆動方法と同様であるため、必要なところを除いて省略する。ただし、表示放電セルＤＤＣ及びプライミング放電セルＰＤＣは、それぞれ走査電極Ｙｉ及びアドレス電極Ａｊを共有しているために、以下で主に述べるプライミング放電セルＰＤＣの駆動過程においては、常に表示放電セルＤＤＣを同時に駆動している。
【００５３】
リセット期間におけるプライミング放電セルＰＤＣの駆動方法は表示放電セルＤＤＣと類似である。アドレス放電タイミングにおけるプライミング放電セルＰＤＣでのプライミング放電を安定して行えるように、プライミング放電セルＰＤＣにおける各電極上の壁電圧の値を調整することがリセット期間の目的である。
【００５４】
リセット期間前半は、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに正の傾きを持ったランプ波が印加される。このランプ波の電圧は、全てのプライミング放電セルＰＤＣにおいて、対応するアドレス電極Ａ１，Ａ２，・・・，Ａｎに対する（走査電極を陽極としたときの）放電開始電圧を超えない電圧Ｖｐｒｙ０（Ｖ）から、超える電圧Ｖｐｒｙ（Ｖ）まで上昇する。またアドレス電極Ａ１，Ａ２，・・・，Ａｎは０（Ｖ）に設定される。このとき全てのプライミング放電セルＰＤＣでは微弱放電が発生し、アドレス電極Ａ１，Ａ２，・・・，Ａｎ上の誘電体層１０表面に正の壁電圧が形成され、走査電極Ｙ１，Ｙ２，・・・，Ｙｍ上の保護膜７表面には負の壁電圧が形成される。
【００５５】
リセット期間後半は、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに負の傾きを持ったランプ波が印加される。このランプ波の電圧は、全てのプライミング放電セルＰＤＣにおいて、対応するアドレス電極Ａ１，Ａ２，・・・，Ａｎに対する（走査電極を陰極としたときの）放電開始電圧を超えない電圧Ｖｎｒｙ０（Ｖ）から、超える電圧Ｖｎｒｙ（Ｖ）まで下降する。またアドレス電極Ａ１，Ａ２，・・・，Ａｎは０（Ｖ）に設定される。このとき全てのプライミング放電セルＰＤＣでは再び微弱放電が発生し、アドレス電極Ａ１，Ａ２，・・・，Ａｎ上の誘電体層１０表面における負の壁電圧、及び走査電極Ｙ１，Ｙ２，・・・，Ｙｍ上の保護膜７表面における正の壁電圧がそれぞれ弱められる。以上の過程を通じて、すべてのプライミング放電セルＰＤＣの各電極上における壁電圧の値はアドレス放電タイミングにおけるプライミング放電セルＰＤＣでのプライミング放電を安定して行えるよう調整される。
【００５６】
なお、リセット期間におけるランプ波の傾きは、大きすぎると安定した微弱放電が発生せず、壁電圧の制御が困難となる。また小さすぎるとランプ波を印加する時間が大きくなりすぎて、その分アドレス期間、維持放電期間に当てられる時間が減少してしまう。従って、ランプ波の傾きは０．２Ｖ／（μ・ｓｅｃ）から２０Ｖ／（μ・ｓｅｃ）とすることが望ましい。
【００５７】
続くアドレス期間では、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに０（Ｖ）がまず印加される。次に、１行目の表示すべき表示放電セルＤＤＣに対応したアドレス電極Ａｋ（ｋ＝１〜ｎ）にのみアドレス電圧Ｖａａ（Ｖ）を印加し、同時に走査電極Ｙ１にはスキャン電圧Ｖｓｃｎ（Ｖ）を印加する。このときアドレス電極Ａｋと走査電極Ｙ１との間で表示放電セルＤＤＣにおけるアドレス放電及び隣接するプライミング放電セルＰＤＣにおけるプライミング放電が発生する。各々の放電における種電子の発生までに要する時間は確率的な分布を持つため、アドレス放電またはプライミング放電のいずれかが先に発生する場合もある。ここでプライミング放電が先に発生した場合には、隙間部１５を介して、プライミング放電セルＰＤＣから表示放電セルＤＤＣへイオンや電子、準安定状態原子などのプライミング粒子が流入し、表示放電セルＤＤＣにおけるアドレス放電の発生を促進する。すなわち、プライミング放電セルＰＤＣにおけるプライミング放電によりアドレス放電が高速化する。その後は、表示放電セルＤＤＣにおいて各電極上に壁電圧が形成される一方で、プライミング放電セルＰＤＣにおけるアドレス電極Ａｋ上の誘電体層１０表面には負の壁電圧、走査電極Ｙ１上の保護膜７表面には正の壁電圧がそれぞれ形成される。
【００５８】
次に、２行目の表示すべき表示放電セルＤＤＣに対応したアドレス電極Ａｋ′（ｋ′＝１〜ｎ）にのみアドレス電圧Ｖａａ（Ｖ）を印加し、同時に走査電極Ｙ２にはスキャン電圧Ｖｓｃｎ（Ｖ）を印加する。このときアドレス電極Ａｋ′と走査電極Ｙ２との間で表示放電セルＤＤＣにおけるアドレス放電及び隣接するプライミング放電セルＰＤＣにおけるプライミング放電が発生する。この場合にも、プライミング放電が先に発生した場合には、１行目と同様に、プライミング放電によりアドレス放電が高速化する。その後は、表示放電セルＤＤＣにおいて各電極上に壁電圧が形成される一方で、プライミング放電セルＰＤＣにおけるアドレス電極Ａｋ′上の誘電体層１０表面には負の壁電圧、走査電極Ｙ２上の保護膜７表面には正の壁電圧がそれぞれ形成される。
【００５９】
同様にして、３行目以降ｎ行目までの表示すべき表示放電セルＤＤＣにおいても、アドレス放電の発生から壁電圧形成までが行われ、その一方でプライミング放電セルＰＤＣにおいても壁電圧形成までが行われる。
【００６０】
続く維持放電期間では、まず走査電極Ｙ１，Ｙ２，・・・，Ｙｍに０（Ｖ）を印加する。次に、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに維持放電パルス（電圧Ｖｓ＋Ｖｓ０（Ｖ））、アドレス電極Ａ１，Ａ２，・・・，Ａｎに電圧Ｖｓａ（Ｖ）を印加する。ここでＶｓ０＞０（Ｖ）、Ｖｓａ＜０（Ｖ）である。このときアドレス放電を発生させた表示放電セルＤＤＣでのみ、対応する維持電極Ｘｉ（ｉ＝１〜ｍ）と走査電極Ｙｉとの間で維持放電が発生する。そして、維持電極Ｘｉ上の保護膜７表面には正の壁電圧が形成され、走査電極Ｙｉ上の保護膜７表面には負の壁電圧が形成される。
【００６１】
一方で、プライミング放電を発生させたプライミング放電セルＰＤＣではプライミング放電発生時に形成した壁電圧に加えて、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに印加された維持放電パルス（電圧Ｖｓ＋Ｖｓ０（Ｖ））及びアドレス電極Ａ１，Ａ２，・・・，Ａｎに印加された電極電圧Ｖｓａ（Ｖ）によりやはり放電が発生する。そして、プライミング放電セルＰＤＣにおけるアドレス電極Ａｋ上の誘電体層１０表面には正の壁電圧、走査電極Ｙｉ上の保護膜７表面には負の壁電圧がそれぞれ形成される。後述するが、この壁電圧の形成が本発明の重要なポイントとなる。この放電は、表示放電セルＤＤＣにおける維持放電と比べると、維持電極Ｘｉの電極電圧がない分、放電の強度は小さくなる。その後、走査電極Ｙ１，Ｙ２，・・・，Ｙｍの電圧は０（Ｖ）に戻る。
【００６２】
次に、維持電極Ｘ１，Ｘ２，・・・，Ｘｍに維持放電パルス（電圧Ｖｓ（Ｖ））を印加する。このとき維持放電を発生させた表示放電セルＤＤＣでのみ、対応する維持電極Ｘｉと走査電極Ｙｉとの間で維持放電が発生する。そして、維持電極Ｘｉ上の保護膜７表面には負の壁電圧が形成され、走査電極Ｙｉ上の保護膜７表面には正の壁電圧が形成される。
【００６３】
一方で、プライミング放電を発生させたプライミング放電セルＰＤＣでは放電が発生しない。これはプライミング放電セルＰＤＣに近い維持電極が突起電極を有しておらず、プライミング放電セルＰＤＣの放電形成にほとんど関与していないこと、並びに維持電極に印加されている電圧の値が小さく放電形成に不十分なためである。言い換えると、表示放電セルＤＤＣでは維持放電を維持電極及び走査電極に交互に印加することにより維持しているが、プライミング放電セルＰＤＣでは、維持電極の放電への関与が弱いために放電が維持しない。そして、その後に維持電極Ｘ１，Ｘ２，・・・，Ｘｍの電圧は０（Ｖ）に戻る。
【００６４】
同様にして、維持電極Ｘ１，Ｘ２，・・・，Ｘｍ及び走査電極Ｙ１，Ｙ２，・・・，Ｙｍに対して維持放電パルス（電圧Ｖｓ（Ｖ））を交互に印加することにより、表示放電セルＤＤＣでは維持放電が連続的に発生する。他方でプライミング放電セルＰＤＣでは、最初の１発目以外のタイミングには放電が発生しない。
【００６５】
このように、維持放電１発目のタイミングに、プライミング放電セルＰＤＣにおいて、放電により壁電圧が形成することが本発明の重要なポイントとなる。以下ではその理由を説明する。
【００６６】
先に述べたように、リセット期間前半ではプライミング放電セルＰＤＣにおいて微弱放電を発生させ、アドレス電極Ａ１，Ａ２，・・・，Ａｎ上の誘電体層１０表面に正の壁電圧を形成し、走査電極Ｙ１，Ｙ２，・・・，Ｙｍ上の保護膜７表面には負の壁電圧を形成することが必要となる。ここで、プライミング放電セルＰＤＣは維持電極を有していないため、リセット期間に走査電極Ｙ１，Ｙ２，・・・，Ｙｍとアドレス電極Ａ１，Ａ２，・・・，Ａｎとの間に印加する電極間電圧として、例えば走査電極Ｙ１，Ｙ２，・・・，Ｙｍに印加する電圧をプライミング放電セルＰＤＣがない場合（あるいは活用しない場合）に比べて、増大させる必要がある。この原因としては、維持電極Ｘ１，Ｘ２，・・・，Ｘｍと走査電極Ｙ１，Ｙ２，・・・，Ｙｍとの間の走査電極を陽極としたときの放電開始電圧よりも、アドレス電極Ａ１，Ａ２，・・・，Ａｎと走査電極Ｙ１，Ｙ２，・・・，Ｙｍとの間の走査電極を陽極としたときの放電開始電圧が高い場合が多いことが挙げられる。走査電極に印加する電圧を増大させることは、表示放電セルＤＤＣにおけるリセット期間の微弱放電量の増大及びそれに伴う黒表示輝度の増大をもたらしてしまう。従って、リセット期間に入る前に、プライミング放電セルＰＤＣにおけるアドレス電極上及び走査電極上に少しでも多くの壁電圧を形成することが必要となる。リセット期間の前には、前のサブフィールドの維持放電期間がある。そこで、維持放電期間の１発目のタイミングにおけるプライミング放電セルＰＤＣにおける放電を少しでも大きくし、それに伴い形成する壁電圧の量を増大することにより、次のリセット期間における電圧振幅を低減することが可能となる。つまり維持放電期間の１発目のタイミングでの走査電極及びアドレス電極への印加電圧Ｖｓ０及びＶｓａは、放電空間にかかる電圧を増大させ、放電に伴い形成する壁電圧量を増大させることが目的である。
【００６７】
以上を踏まえ、本実施の形態１によるＰＤＰの構成によれば、リセット電圧の上昇による暗室コントラストの低下を抑制しながら、プライミング放電セルＰＤＣを活用することができる。その結果、アドレス放電特性の安定したＰＤＰを提供することができる。
【００６８】
なお、本願発明を適用せず、Ｖｓ０＝０（Ｖ）かつＶｓａ＝０（Ｖ）とした場合に、プライミング放電セルＰＤＣにおいて維持放電の１発目のタイミングにて放電が発生するかは自明ではなく、発生する場合も、発生しない場合も考えられる。それは印加する電圧の値、プライミング放電により形成する壁電圧の値及びプライミング放電セルＰＤＣのアドレス電極と走査電極との間の放電開始電圧の値に依存する。しかし、本構成の適用により、その後のリセット電圧上昇を抑制できることに変わりはない。
【００６９】
また、本実施の形態１では、プライミング放電セルＰＤＣにおけるプライミング放電が表示放電セルＤＤＣにおけるアドレス放電を促進するという駆動を行っているが、前述した特許文献２の例と同様に、アドレス放電そのものをプライミング放電セルＰＤＣにて行ってもよい。その場合でも、本願発明の適用により、プライミング放電セルＰＤＣの駆動が容易になることに変わりはない。
【００７０】
（実施の形態２）
本実施の形態２によるＰＤＰの駆動方法について図９〜図１１を用いて説明する。図９はＰＤＰのセル構造の一部を示す要部正面図、図１０は図９のII−II′線における要部断面図、図１１はＰＤＰの駆動波形及び放電発生に対応する赤外発光の強度を示す図である。
【００７１】
＜構成の説明＞
本実施の形態２によるＰＤＰのセル構造について図９及び図１０を用いて説明する。
【００７２】
本実施の形態２によるＰＤＰの構造では、各行電極対はＸＹＹＸ配置を採用している。それ以外のセル構造に関する要素の役割は前述した実施の形態１において説明したＰＤＰのセル構造と同様である。
【００７３】
＜動作の説明＞
次に、本実施の形態２によるパネルを駆動するための駆動波形とそれに伴う放電の発生タイミングについて図１１を用いて説明する。ここで表示放電セルＤＤＣ及びプライミング放電セルＰＤＣの駆動方法は、前述した実施の形態１において説明した駆動方法と同様であるため、必要なところ以外は省略する。
【００７４】
リセット期間及びアドレス期間における駆動方法は、前述した実施の形態１と同じである。
【００７５】
続く維持放電期間では、まず走査電極Ｙ１，Ｙ２，・・・，Ｙｍに０（Ｖ）が印加される。次に、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに維持放電パルス（電圧Ｖｓ＋Ｖｓ０（Ｖ））、アドレス電極Ａ１，Ａ２，・・・，Ａｎに電圧Ｖｓａ（Ｖ）、そして同時に維持電極Ｘ１，Ｘ２，・・・，Ｘｍに電圧Ｖｓ０（Ｖ）を印加する。ここでＶｓ０＞０（Ｖ）、Ｖｓａ＜０である。このときアドレス放電を発生させた表示放電セルＤＤＣでのみ、対応する維持電極Ｘｉ（ｉ＝１〜ｍ）と走査電極Ｙｉとの間で維持放電が発生する。そして、維持電極Ｘｉ上の保護膜７表面には正の壁電圧が形成され、走査電極Ｙｉ上の保護膜７表面には負の壁電圧が形成される。このような構成をとることにより、維持放電時の維持電極Ｘｉと走査電極Ｙｉとの間の電極電圧の差をＶｓに保つことが出来る。従って、前述した実施の形態１の場合と比べて、走査電極Ｙｉに対して電圧Ｖｓ＋Ｖｓ０（Ｖ）を印加することによる、維持放電電圧マージンの減少を抑制することができる。
【００７６】
一方で、プライミング放電を発生させたプライミング放電セルＰＤＣでの動作は、前述した実施の形態１の場合と同様である。すなわち、プライミング放電発生時に形成した壁電圧に加えて、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに印加された維持放電パルス（電圧Ｖｓ＋Ｖｓ０（Ｖ））及びアドレス電極Ａ１，Ａ２，・・・，Ａｎに印加された電極電圧Ｖｓａ（Ｖ）によりやはり放電が発生する。そして、プライミング放電セルＰＤＣにおけるアドレス電極Ａｋ上の誘電体層１０表面には正の壁電圧、走査電極Ｙｉ上の保護膜７表面には負の壁電圧がそれぞれ形成される。その後、走査電極Ｙ１，Ｙ２，・・・，Ｙｍの電圧は０（Ｖ）に戻る。
【００７７】
次に、維持電極Ｘ１，Ｘ２，・・・，Ｘｍに維持放電パルス（電圧Ｖｓ（Ｖ））を印加する。このとき維持放電を発生させた表示放電セルＤＤＣでのみ、対応する維持電極Ｘｉと走査電極Ｙｉとの間で維持放電が発生し、プライミング放電を発生させたプライミング放電セルＰＤＣでは放電が発生しない。この過程は前述した実施の形態１の場合と同様である。そして、その後に維持電極Ｘ１，Ｘ２，・・・，Ｘｍの電圧は０（Ｖ）に戻る。
【００７８】
次に、走査電極Ｙ１，Ｙ２，・・・，Ｙｍに維持放電パルス（電圧Ｖｓ＋Ｖｓ０（Ｖ））、アドレス電極Ａ１，Ａ２，・・・，Ａｎに電圧Ｖｓａ（Ｖ）を印加し、同時に維持電極Ｘ１，Ｘ２，・・・，Ｘｍに電圧Ｖｓ０（Ｖ）を印加する。この時点で表示放電セルＤＤＣでは当該サブフィールドにおける３発目の維持放電が発生する。他方で、プライミング放電セルＰＤＣにおける放電は通常発生しない。しかし、このような構成をとることにより、仮に維持放電1発目のタイミングにおいて、プライミング放電セルＰＤＣにおける放電の放電遅れが大きく、放電発生に失敗してしまった場合に、当該サブフィールドにおける３発目の維持放電が発生するタイミングにおいて所望のプライミング放電を発生させることができる。すなわち、維持放電1発目のタイミングにおける放電ミスを補償することができる。
【００７９】
ここで、本実施の形態２では、３発目の維持放電が発生するタイミングにおいて、１発目と同様の電極電圧を印加する構成としたが、本構成の目的からして、５発目、７発目以降に対して同様の電極電圧を印加する構成としてもよいことは言うまでもない。
【００８０】
以上を踏まえ、本実施の形態２によるＰＤＰの構成によれば、リセット電圧の上昇による暗室コントラストの低下を抑制しながら、プライミング放電セルＰＤＣをさらに活用できる。その結果、アドレス放電特性のさらに安定したＰＤＰを提供することができる。
【００８１】
それ以外の駆動動作は前述した実施の形態１で説明したＰＤＰと同様である。
【００８２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８３】
本発明は、テレビなどの表示装置に用いられる交流面放電型ＰＤＰに適用することができる。
【符号の説明】
【００８４】
１  前面基板
２  維持電極
２ａ  Ｘ透明電極
２ｂ  Ｘバス電極
３  走査電極
３ａ  Ｙ透明電極
３ｂ  Ｙバス電極
３ｃ  Ｙ突起電極
６  誘電体層（第１誘電体層）
７  保護膜
８  背面基板
９  アドレス電極
１０  誘電体層（第２誘電体層）
１１  隔壁
１２，１２Ｂ，１２Ｇ，１２Ｒ  蛍光体層
１３  放電空間
１４  プラズマ
１５  隙間部
１６  前面板
１７  背面板
１８  プラズマディスプレイパネル（ＰＤＰ）
２０  １テレビフィールド期間
２１〜２８  サブフィールド
Ａ１，Ａ２，・・・Ａｎ  アドレス電極
ＤＣ  放電セル
ＤＤＣ  表示放電セル
ＰＤＣ  プライミング放電セル
Ｘ１，Ｘ２，・・・，Ｘｍ  維持電極
Ｙ１，Ｙ２，・・・，Ｙｍ  走査電極
【図１】
2011013408.tif 000003
【図２】
2011013408.tif 000004
【図３】
2011013408.tif 000005
【図４】
2011013408.tif 000006
【図５】
2011013408.tif 000007
【図６】
2011013408.tif 000008
【図７】
2011013408.tif 000009
【図８】
2011013408.tif 000010
【図９】
2011013408.tif 000011
【図１０】
2011013408.tif 000012
【図１１】
2011013408.tif 000013