(57)【要約】【課題】ノイズを小さくする。【解決手段】電流を出力端から出力する出力装置であって、複数の電流源と、複数の電流源のそれぞれに対応して設けられ、対応する電流源に流れる電流を出力端に流すか否かを切り替える複数の切替部と、複数の切替部のそれぞれの切替状態を制御するための複数の制御信号のそれぞれの伝搬時間を変更する時間変更部と、出力端に流れる電流に含まれるグリッジノイズを小さくするべく複数の制御信号のそれぞれの伝播時間を調整する調整部と、を備える出力装置を提供する。【選択図】図１
2011172208.tif 000002
【特許請求の範囲】
【請求項１】
電流を出力端から出力する出力装置であって、
複数の電流源と、
前記複数の電流源のそれぞれに対応して設けられ、対応する電流源に流れる電流を前記出力端に流すか否かを切り替える複数の切替部と、
前記複数の切替部のそれぞれの切替状態を制御するための複数の制御信号のそれぞれの伝搬時間を変更する時間変更部と、
前記出力端に流れる電流に含まれるグリッジノイズを小さくするべく前記複数の制御信号のそれぞれの伝播時間を調整する調整部と、
を備える出力装置。
【請求項２】
前記時間変更部は、前記複数の制御信号のそれぞれを遅延する遅延部を有し、
前記調整部は、前記複数の制御信号のそれぞれの遅延量を調整する
請求項１に記載の出力装置。
【請求項３】
当該出力装置は、外部から受け取った入力データに応じた電流を前記出力端に流すＤＡ変換装置であって、
前記入力データに応じた前記複数の制御信号を前記遅延部を介して前記複数の切替部に供給する信号発生部
を更に備える請求項２に記載の出力装置。
【請求項４】
前記出力端に流れる電流を切り替える切替時における、前記出力端に流れる電流に応じた電圧波形を測定する測定部を更に備え、
前記調整部は、前記測定部による測定結果に基づき、前記電圧波形に含まれるグリッジノイズを小さくするように前記複数の制御信号のそれぞれの遅延量を調整する
請求項３に記載の出力装置。
【請求項５】
前記調整部は、
前記複数の切替部のうち選択した切替部に供給される制御信号の遅延量を変化させ、それぞれの遅延量毎に、選択された切替部を第１状態から第２状態へ切り替え且つ選択していない切替部を第２状態から第１状態へ切り替えた場合における、前記出力端に流れる電流に応じた電圧波形を前記測定部に測定させ、
それぞれの遅延量毎の前記電圧波形に基づき、選択した切替部に供給される制御信号の遅延量をグリッジノイズを小さくするように調整する
請求項４に記載の出力装置。
【請求項６】
前記出力端と基準電位との間に接続された抵抗
を更に備える請求項４に記載の出力装置。
【請求項７】
前記測定部は、
比較電圧を発生する測定用ＤＡＣと、
前記比較電圧と比較タイミングにおける前記出力端の電圧との大きさを比較するコンパレータと、
前記比較電圧および前記比較タイミングを制御して得られる前記コンパレータに比較結果に基づき、指定した波形の電流を流した場合における前記出力端の電圧波形を測定する制御部と、
を有する
請求項５または６に記載の出力装置。
【請求項８】
前記測定部は、前記比較タイミングにおいて、前記出力端の電圧をサンプルするサンプルホールド部を更に有し、
前記コンパレータは、前記比較電圧と前記サンプルホールド部によりホールドされた電圧との大きさを比較する
請求項７に記載の出力装置。
【請求項９】
前記測定部は、
基準タイミングを基準とする一の出力タイミングにおいて、指定された波形の電流を前記出力端に流すための複数の制御信号を前記信号発生部から複数回出力させ、
前記基準タイミングを基準とする異なる複数の比較タイミングのそれぞれにおいて、前記指定された波形の電流が流された前記出力端の電圧を測定する
請求項７に記載の出力装置。
【請求項１０】
前記測定部は、
前記一の出力タイミングにおいて前記複数の制御信号を前記信号発生部から複数回出力させ、
前記複数の制御信号を出力させる毎に、前記出力端の電圧と比較処理毎に変化させた比較電圧とを一の比較タイミングにおいて比較して、前記一の比較タイミングにおける前記出力端の電圧を測定する
請求項９に記載の出力装置。
【請求項１１】
前記測定部は、予め定められた時間間隔で連続する複数のストローブ信号のそれぞれにより指定される複数の比較タイミングにおいて、前記指定された波形の電流が流された前記出力端の電圧を測定する
請求項９に記載の出力装置。
【請求項１２】
当該出力装置は、
ダミー電流源と、
前記ダミー電流源に流れる電流を前記出力端に流すか否かを切り替えるダミー切替部と、
を更に備え、
前記複数の電流源は、発生する電流の大きさが下位ビットから順次に２のべき乗に応じて異なり、
前記ダミー電流源は、前記複数の電流源のうち最小の電流を流す電流源と同一の電流を流し、
前記調整部は、
前記複数の切替部のうち選択した切替部に供給される制御信号の遅延量を変化させ、それぞれの遅延量毎に、選択された切替部を第１状態から第２状態へ切り替え、選択した切替部より下位ビットに対応する選択部を第２状態から第１状態へ切り替え、前記ダミー切替部を第２状態から第１状態に切り替え、且つ、選択した切替部より上位ビットに対応する選択部の切り替えを行わない場合における、前記出力端に流れる電流に応じた電圧波形を前記測定部に測定させ、
それぞれの遅延量毎の前記電圧波形に基づき、選択した切替部に供給される制御信号の遅延量をグリッジノイズを小さくするように調整する
請求項４に記載の出力装置。
【請求項１３】
前記複数の電流源のうちの少なくとも１つに対応して設けられ、対応する電流源に流れる電流を指定する指定電圧を保持する少なくとも１つのキャパシタ部を更に備え、
前記測定用ＤＡＣは、当該出力装置における電流出力動作時において、前記少なくとも１つのキャパシタ部のそれぞれに指定すべき前記指定電圧を発生する
請求項７に記載の出力装置。
【請求項１４】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに印加するべき信号の波形を表す波形データを発生する波形発生装置と、
前記波形データに応じた電流を出力する請求項３から１３の何れか１項に記載の出力装置と、
前記出力装置から出力された電流に応じた電圧を前記被試験デバイスに印加するドライブ装置と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力装置および試験装置に関する。
【背景技術】
【０００２】
電流出力型のＤＡ変換装置が知られている。電流出力型のＤＡ変換装置は、複数の電流源と、複数の電流源のそれぞれと出力端との間の接続を切り替える複数のスイッチとを備える。電流出力型のＤＡ変換装置は、複数の電流源に流れる電流を入力データに応じて切り替えることにより、出力端に入力データに応じた電流を流す。
【０００３】
特許文献１  米国特許  第６６６４９０６号明細書
特許文献２  特開２００３−１１５７６１号公報
特許文献３  特開２００７−２２７９９０号公報
特許文献４  特開平６−１３２８２１号公報
特許文献５  特許第２９７４３７７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電流出力型のＤＡ変換装置は、複数のスイッチの切替タイミングにばらつきがあると、出力電流にグリッジノイズが発生する。例えば、４つのスイッチを備えるＤＡ変換装置に対して、４つのスイッチを１０００の状態から０１１１の状態に切り替える入力データが与えられたとする。この場合、最上位ビットの切替タイミングが他のビットよりも遅いと、４つのスイッチは、１０００→１１１１→０１１１といったように状態が遷移する。従って、このような場合、ＤＡ変換装置は、４つのスイッチが１１１１となる中間状態において、大きなグリッジノイズを発生してしまう。
【０００５】
特許文献１および特許文献２には、差動スイッチのオンオフのスキューをＳＲラッチにより低減した回路が記載されている。しかし、特許文献１および特許文献２に記載された回路では、データ間のスキューを低減することはできない。
【０００６】
特許文献３には、スイッチを駆動するロジックのタイミングを変更して、グリッジノイズを抑制する回路が記載されている。しかし、特許文献３に記載された回路では、インバータの遅延制御の範囲内でしかタイミングを調整することができない。
【０００７】
特許文献４は、ＤＡＣで発生するグリッジノイズを他のＤＡＣで発生した信号で打ち消す回路が記載されている。特許文献４に記載された回路では、別途高速なＤＡＣを備えなければならなく、更に演算もしなければならないことから高速動作をすることができない。
【０００８】
特許文献５には、ＤＡＣで発生したグリッジノイズをパルス電流で模擬し、後段で打ち消すように動作させる回路が記載されている。しかし、特許文献５に記載された回路では、別個に高速なパルス発生器を備えなければならなく、更に加算部も高速に動作させなければならない。
【０００９】
以上のように、特許文献１〜５に記載された回路では、電流出力型のＤＡ変換装置に発生するグリッジノイズを、高速な付加回路を用いずに確実に小さくすることができなかった。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の第１の態様においては、電流を出力端から出力する出力装置であって、複数の電流源と、前記複数の電流源のそれぞれに対応して設けられ、対応する電流源に流れる電流を前記出力端に流すか否かを切り替える複数の切替部と、前記複数の切替部のそれぞれの切替状態を制御するための複数の制御信号のそれぞれの伝搬時間を変更する時間変更部と、前記出力端に流れる電流に含まれるグリッジノイズを小さくするべく前記複数の制御信号のそれぞれの伝播時間を調整する調整部と、を備える出力装置、および、このような出力装置を備える試験装置を提供する。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施形態に係るＤＡ変換装置１０の構成を示す。
【図２】図２は、本実施形態に係る測定部３２の構成の一例を示す。
【図３】図３は、本実施形態に係るＤＡ変換装置１０の処理フローを示す。
【図４】図４は、図３のステップＳ１１における調整部３４の処理フローを示す。
【図５】図５は、図４のステップＳ２３における測定部３２の処理フローを示す。
【図６】図６は、本実施形態に係るＤＡ変換装置１０に入力される入力データ、および、出力端２０の電圧波形の一例を示す。
【図７】図７は、試験周期毎に測定用ＤＡＣの電圧を変化させた場合における、ＤＡ変換装置１０に入力される入力データ、出力端２０の電圧波形、測定用ＤＡＣの電圧および比較結果の一例を示す。
【図８】図８は、複数のストローブ信号により指定される複数の比較タイミングにおいて比較電圧と出力端２０の電圧とを比較する場合における、ＤＡ変換装置１０に入力される入力データ、出力端２０の電圧波形および複数のストローブ信号の一例を示す。
【図９】図９は、本実施形態の第１変形例に係るＤＡ変換装置１０の構成を示す。
【図１０】図１０は、第１変形例に係るＤＡ変換装置１０において、選択した切替部２６に供給される制御信号の遅延量を試験周期毎に変化させた場合における、入力データ、ダミービットおよび出力端２０の電圧波形の一例を示す。
【図１１】図１１は、本実施形態の第２変形例に係るＤＡ変換装置１０の構成を示す。
【図１２】図１２は、本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本実施形態に係るＤＡ変換装置１０の構成を示す。ＤＡ変換装置１０は、外部から受け取った入力データに応じた電流を出力端２０に流す。本例においては、ＤＡ変換装置１０は、外部から受け取った入力データに応じた電流を出力端２０のうちの一方の第１の出力端１２に流す。また、ＤＡ変換装置１０は、第１の出力端１２に流れる電流に対してコモン電流を中心に反転した電流を出力端２０のうちの他方の第２の出力端１４に流す。
【００１５】
本例において、第１の出力端１２は、第１の抵抗１６を介して第１の基準電位（例えば電源電位）に接続される。また、第２の出力端１４は、第２の抵抗１８を介して第１の基準電位（例えば電源電位）に接続される。ＤＡ変換装置１０は、入力データに応じた電流を第１の出力端１２および第２の出力端１４に流すことによって、入力データに応じた出力電圧を第１の出力端１２および第２の出力端１４のそれぞれから出力することができる。なお、第１の抵抗１６および第２の抵抗１８は、当該ＤＡ変換装置１０の内部に備えられても、ＤＡ変換装置１０の外部に接続されてもよい。
【００１６】
ＤＡ変換装置１０は、複数の電流源２２と、複数の切替部２６と、信号発生部２８と、遅延部３０と、測定部３２と、調整部３４と、タイミング発生部３６とを備える。
【００１７】
複数の電流源２２のそれぞれは、予め定められた電流を流す定電流源である。複数の電流源２２のそれぞれは、一例として、一端が第２の基準電位（例えばグランド電位）に接続され、他端が対応する切替部２６を介して第１の出力端１２または第２の出力端１４に接続される。
【００１８】
複数の電流源２２のそれぞれは、一例として、入力データのそれぞれのビットに対応して設けられ、対応するビットの重みに応じた電流を流す。このような複数の電流源２２のそれぞれは、最下位ビットに対応する電流源２２から順に２のべき乗で大きくなる電流を流す。例えば、最下位ビットに対応する電流源２２は２０×Ｉの電流を流し、２ビット目に対応する電流源２２は２１×Ｉの電流を流し、Ｎビット目（Ｎは２以上の整数）に対応する電流源２２は２（Ｎ−１）×Ｉの電流を流す。
【００１９】
なお、複数の電流源２２のそれぞれは、電流設定端を有し、この電流設定端に印加された指定電圧に応じた電流を流す可変電流源であってもよい。このような複数の電流源２２のそれぞれは、一例として、２のべき乗に応じて異なる指定電圧が外部から設定される。
【００２０】
複数の切替部２６のそれぞれは、複数の電流源２２のそれぞれに対応して設けられる。複数の切替部２６のそれぞれは、当該切替部２６の切替状態を制御するための制御信号を信号発生部２８から遅延部３０を介して受け取る。複数の切替部２６のそれぞれは、受け取った制御信号に応じて、対応する電流源２２に流れる電流を出力端２０に流すか否かを切り替える。
【００２１】
本例においては、複数の切替部２６のそれぞれは、対応する電流源２２に流れる電流を第１の出力端１２に流すか、第２の出力端１４に流すかを切り替える。例えば、複数の切替部２６のそれぞれは、受け取った制御信号の値が１であれば対応する電流源２２に流れる電流を第１の出力端１２に流し、制御信号の値が０であれば対応する電流源２２に流れる電流を第２の出力端１４に流す。
【００２２】
信号発生部２８は、外部から入力データを受け取る。信号発生部２８は、外部から受け取った入力データに応じた複数の制御信号を発生する。信号発生部２８は、一例として、入力データを構成する複数のビットに対応する複数の制御信号を発生する。信号発生部２８は、発生した複数の制御信号を遅延部３０を介して複数の切替部２６に供給する。
【００２３】
遅延部３０は、信号発生部２８から複数の切替部２６へ与えられる複数の制御信号のそれぞれを設定された遅延量で遅延する。遅延部３０は、一例として、複数の制御信号のそれぞれに対応した複数の可変遅延回路３８を有する。複数の可変遅延回路３８のそれぞれは、調整部３４により個別に設定値が与えられ、与えられた設定値に応じた遅延量で対応する制御信号を遅延する。
【００２４】
なお、遅延部３０は、信号発生部２８から対応する切替部２６までの経路の伝搬時間（即ち、制御信号の伝搬時間）を変更する時間変更部であれば、どのような構成であってもよい。遅延部３０は、一例として、キャパシタ等により制御信号の波形を鈍らせることにより、当該制御信号の伝播時間を変更する遅延素子である。また、遅延部３０は、一例として、直列に接続された複数の遅延素子またはフリップフロップに制御信号を伝搬させ、選択された一の遅延素子またはフリップフロップから制御信号を出力させることにより、制御信号の伝搬時間を変更する遅延回路であってもよい。
【００２５】
測定部３２は、出力端２０に流れる電流を切り替える切替時における、出力端２０に流れる電流に応じた電圧波形を測定する。本例においては、測定部３２は、第１の出力端１２と第２の出力端１４との間の差動電圧の波形を測定する。
【００２６】
調整部３４は、出力端２０に流れる電流に含まれるグリッジノイズを小さくするべく遅延部３０を制御して、複数の制御信号のそれぞれの伝搬時間を調整する。調整部３４は、一例として、測定部３２による測定結果に基づき、電圧波形に含まれるグリッジノイズを小さくするように複数の制御信号のそれぞれの遅延量を調整する。本例においては、調整部３４は、遅延部３０が有する複数の可変遅延回路３８のそれぞれに与える設定値を変化させて、複数の制御信号の遅延量を調整する。また、調整部３４は、一例として、直列に接続された遅延素子またはフリップフロップにより制御信号を伝搬させて遅延させる場合には、制御信号を出力させる遅延素子またはフリップフロップの位置を調整する。
【００２７】
タイミング発生部３６は、当該ＤＡ変換装置１０の基準タイミングを示すタイミング信号を発生する。タイミング発生部３６は、一例として、予め定められた周期でタイミング信号を発生する。信号発生部２８は、タイミング発生部３６により発生されたタイミング信号を基準に複数の制御信号を出力する。また、信号発生部２８は、タイミング発生部３６により発生されたタイミング信号を基準に出力端２０の電圧をサンプルして、出力端２０に流れる電流に応じた電圧波形を測定する。
【００２８】
このようなＤＡ変換装置１０によれば、外部から与えられた入力データに応じた電流を出力端２０から出力することができる。さらに、ＤＡ変換装置１０によれば、複数の制御信号のそれぞれの遅延量を適切に調整して、高速動作をする付加回路を備えずに、グリッジノイズの小さい電流を出力することができる。
【００２９】
図２は、本実施形態に係る測定部３２の構成の一例を示す。測定部３２は、タイミング調整部４０と、サンプルホールド部４２と、差動−シングル変換部４４と、測定用ＤＡＣ４６と、コンパレータ４８と、制御部５２とを有する。
【００３０】
タイミング調整部４０は、タイミング発生部３６から供給されたタイミング信号を制御部５２により指定された時間分遅延する。サンプルホールド部４２は、タイミング調整部４０により遅延されたタイミング信号により指定される比較タイミングにおいて、当該ＤＡ変換装置１０の出力端２０の電圧をサンプルして、サンプルした電圧をホールドする。本例においては、サンプルホールド部４２は、第１の出力端１２と第２の出力端１４との間の差動電圧をサンプルして、ホールドする。
【００３１】
差動−シングル変換部４４は、サンプルホールド部４２によりホールドされた差動電圧をシングルエンドの電圧に変換する。サンプルホールド部４２がシングルエンドの電圧をサンプルする場合には、測定部３２は、差動−シングル変換部４４を有さない。
【００３２】
測定用ＤＡＣ４６は、制御部５２から与えられた比較データに応じた比較電圧を発生する。測定用ＤＡＣ４６は、一例として、電荷再配分型である。
【００３３】
コンパレータ４８は、測定用ＤＡＣ４６により発生された比較電圧と比較タイミングにおける出力端２０の電圧との大きさを比較する。本例においては、コンパレータ４８は、比較電圧とサンプルホールド部４２によりホールドされた電圧とを比較する。
【００３４】
制御部５２は、信号発生部２８を制御して、当該ＤＡ変換装置１０の出力端２０に指定した波形の電流を流すための複数の制御信号を信号発生部２８から発生させる。制御部５２は、一例として、出力端２０に流れる電流を第１の電流量から第２の電流量に切り替えるための複数の制御信号を発生させる。
【００３５】
これとともに、制御部５２は、測定用ＤＡＣ４６に与える比較データおよびタイミング調整部４０に与える遅延時間を制御して、比較電圧および比較タイミングを制御する。そして、制御部５２は、比較電圧および比較タイミングを制御して得られるコンパレータ４８に比較結果に基づき、指定した波形の電流を流した場合における出力端２０の電圧波形を測定する。
【００３６】
このような測定部３２は、指定した波形の電流を流した場合における出力端２０の電圧波形を測定することができる。測定部３２は、一例として、出力端２０に流れる電流を切り替える切替時における、出力端２０に流れる電流に応じた電圧波形を測定することができる。なお、測定部３２による測定手順は詳細を後述する。
【００３７】
図３は、本実施形態に係るＤＡ変換装置１０の処理フローを示す。ＤＡ変換装置１０は、電流出力動作に先立って、キャリブレーションを実行する（Ｓ１１）。ＤＡ変換装置１０は、電源投入後またはリセット直後にキャリブレーションを実行してもよいし、定期的にキャリブレーション動作を実行してもよい。
【００３８】
キャリブレーションが完了した後、ＤＡ変換装置１０は、電流出力動作を実行する（Ｓ１２）。ＤＡ変換装置１０は、電流出力動作において、外部から受け取った入力データに応じた電流を出力端２０に流す。
【００３９】
図４は、図３のステップＳ１１の詳細な処理フローを示す。調整部３４は、キャリブレーションにおいて、複数の切替部２６のそれぞれを順次に選択して、選択した切替部２６についてステップＳ２２からステップＳ２７の処理を実行する（Ｓ２１とＳ２８との間のループ処理）。
【００４０】
まず、調整部３４は、選択した切替部２６に供給される制御信号の遅延量を予め定められた量毎に変化させて、それぞれの遅延量毎に、ステップＳ２３およびステップＳ２４の処理を実行する。ステップＳ２３においては、調整部３４は、予め指定された波形の電流を出力端２０に流した場合における、出力端２０に流れる電流に応じた電圧波形を測定部３２に測定させる。
【００４１】
例えば、調整部３４は、選択した切替部２６を第１状態から第２状態に切り替え且つ選択していない他の切替部２６を第２状態から第１状態に切り替えた場合における、出力端２０に流れる電流に応じた電圧波形を測定部３２に測定させる。より具体的には、調整部３４は、一例として、選択した切替部２６に対応するビットを１から０（または０から１）に変化させ、選択していない他の切替部２６の全てに対応するビットを０から１（または１から０）に変化させるような入力データを与えた場合における、出力端２０に流れる電流に応じた電圧波形を測定部３２に測定させる。
【００４２】
続いて、ステップＳ２４において、調整部３４は、測定した電圧波形に含まれるグリッジパワーを計算する。例えば、調整部３４は、測定した電圧波形のうち、予測される電圧より高い波形成分または予測される電圧よりも低い電圧成分の面積を計算する。
【００４３】
そして、それぞれの遅延量の全てについて、ステップＳ２３およびステップＳ２４の処理を終えると（Ｓ２５）、ステップＳ２６に進む。ステップＳ２６において、調整部３４は、計算したグリッジパワーが最も小さくなるまたは基準値より小さくなる遅延量を検出する。これにより、調整部３４は、選択した切替部２６を切り替えたときに発生するグリッジノイズを小さくするような最適な遅延量を検出することができる。
【００４４】
続いて、ステップＳ２７において、調整部３４は、選択した切替部２６を制御するための制御信号の遅延量をステップＳ２６において検出した値とするように、遅延部３０を調整する。調整部３４は、一例として、選択した切替部２６に供給される制御信号を遅延する可変遅延回路３８の遅延量を調整する。
【００４５】
調整部３４は、以上の処理を複数の切替部２６のうちの最後の切替部２６まで実行する（Ｓ２８）。これにより、調整部３４は、出力端２０に流れる電流に応じた電圧波形に含まれるグリッジノイズを小さくするように複数の制御信号のそれぞれの遅延量を調整することができる。
【００４６】
なお、調整部３４は、以上のステップＳ２１からステップＳ２８までの処理を複数回実行してもよい。これにより、調整部３４は、複数の制御信号のスキューのばらつきをより小さくして、出力端２０に流れる電流に応じた電圧波形に含まれるグリッジノイズを小さくすることができる。
【００４７】
また、調整部３４は、ステップＳ２１において切替部２６を選択する場合、上位ビットに対応する切替部２６から順次に選択してもよい。これにより、調整部３４は、グリッジノイズに与える影響が大きい制御信号から順に遅延量を調整することができる。
【００４８】
図５は、図４のステップＳ２３における測定部３２の処理フローを示す。測定部３２は、基準タイミングを基準とする異なる複数の比較タイミング毎に、ステップＳ３２からステップＳ３６までの処理を繰り返して実行する（Ｓ３１とＳ３７との間のループ処理）。
【００４９】
まず、測定部３２が有する制御部５２は、タイミング調整部４０に対して、選択した比較タイミングに応じた遅延時間を設定する（Ｓ３２）。これにより、制御部５２は、基準タイミングを示すタイミング信号を遅延して、基準タイミングから設定された時間分遅延した比較タイミングを示すタイミング信号を生成することができる。
【００５０】
続いて、制御部５２は、基準タイミングを基準とする一の出力タイミングにおいて、指定された波形の電流を出力端２０に流すための複数の制御信号を信号発生部２８から出力させる（Ｓ３３）。続いて、制御部５２は、選択した比較タイミングを示すタイミング信号のタイミングで、サンプルホールド部４２に出力端２０の電圧をサンプルさせる（Ｓ３４）。
【００５１】
そして、制御部５２は、選択した比較タイミングにおいてサンプルした電圧を、測定用ＤＡＣ４６およびコンパレータ４８を用いた逐次比較処理により測定する（Ｓ３６）。即ち、制御部５２は、測定用ＤＡＣ４６に与える比較データを順次に変化させることにより、測定用ＤＡＣ４６から発生される比較電圧を変化させる。そして、制御部５２は、コンパレータ４８による順次に変化する測定用ＤＡＣ４６から発生された電圧と出力端２０との電圧との比較結果に基づき、出力端２０の電圧と測定用ＤＡＣ４６から出力された比較電圧とをほぼ一致させる比較データを特定する。これにより、制御部５２は、出力端２０の電圧を測定することができる。
【００５２】
なお、制御部５２は、逐次比較処理において、測定用ＤＡＣ４６に与える比較データをコンパレータ４８による比較結果に基づきバイナリサーチに従って変化させる。これにより、制御部５２は、出力端２０の電圧と測定用ＤＡＣ４６から出力された電圧とほぼ一致させる比較データを高速に特定することができる。
【００５３】
測定部３２は、以上の処理を異なる複数の比較タイミングのそれぞれについて繰り返して実行する。これにより、測定部３２は、基準タイミングを基準とする一の出力タイミングにおいて、指定された波形の電流を出力端２０に流すための複数の制御信号を信号発生部２８から複数回出力させることができる。そして、測定部３２は、基準タイミングを基準とする異なる複数の比較タイミングのそれぞれにおいて、指定された波形の電流が流された出力端２０の電圧を測定することができる。
【００５４】
図６は、本実施形態に係るＤＡ変換装置１０に入力される入力データ、および、出力端２０の電圧波形の一例を示す。測定部３２は、一例として、タイミング発生部３６によりタイミング信号が発生される周期（試験周期と呼ぶ）毎に、指定された波形の電流を出力端２０に流す複数の制御信号を出力させる。
【００５５】
波形測定において、測定部３２は、出力端２０に流れる電流を第１の電流量から第２の電流量に切り替える入力データを、試験周期内の固定された一のタイミングにおいて信号発生部２８に与える。例えば、測定部３２は、選択した切替部２６を第１状態から第２状態に切り替え、且つ、選択していない他の切替部２６を第２状態から第１状態に切り替える入力データを信号発生部２８に与える。
【００５６】
例えば図６の例においては、測定部３２は、最上位ビットに対応する切替部２６を選択している。そして、測定部３２は、選択した切替部２６に対応するビット（最上位ビット）を１から０に切り替え、選択していない切替部２６に対応するビット（第１ビットから第３ビット）を０から１に切り替えるような入力データを、試験周期内の一のタイミングにおいて信号発生部２８に与えている。
【００５７】
図６の例において、選択した切替部２６の切替タイミングが選択していない切替部２６の切替タイミングよりも遅れている場合、複数の切替部２６は、１０００→１１１１→０１１１といったように、中間状態（１１１１）を経由して状態が切り替わる。また、選択した切替部２６の切替タイミングが選択していない切替部２６の切替タイミングよりも進んでいる場合には、複数の切替部２６は、１０００→００００→０１１１といったように中間状態（００００）を経由して状態が切り替わる。そして、選択した切替部２６の切替タイミングと選択していない切替部２６の切替タイミングとが一致していれば、複数の切替部２６は、１０００→０１１１といったように、中間状態を経由せずに状態が切り替わる。
【００５８】
従って、調整部３４は、選択した切替部２６に供給される制御信号の遅延量を変化させて、それぞれの変化量毎に測定部３２により測定された電圧波形からグリッジパワーを測定することにより、選択した切替部２６の切替タイミングを選択していない切替部２６の切替タイミングに近づけるような遅延量を検出することができる。よって、調整部３４によれば、選択した切替部２６に供給される制御信号の最適な遅延量を検出することができる。
【００５９】
また、波形測定において、測定部３２は、指定された波形の電流を試験周期毎に繰り返して出力する。そして、測定部３２は、試験周期毎に比較タイミングをずらして、出力端２０の電圧を測定する。測定部３２は、一例として、指定された波形の傾きが検出できる程度の微小な時間間隔で比較タイミングをずらして電圧を測定する。これにより、測定部３２は、出力端２０に指定された波形の電流を流した場合における、出力端２０の電圧波形を測定することができる。
【００６０】
図７は、試験周期毎に測定用ＤＡＣの電圧を変化させた場合における、ＤＡ変換装置１０に入力される入力データ、出力端２０の電圧波形、測定用ＤＡＣの電圧および比較結果の一例を示す。測定部３２は、サンプルホールド部４２を有さない構成であってもよい。この場合、差動−シングル変換部４４には、第１の出力端１２と第２の出力端１４の間の差動電圧が直接入力される。
【００６１】
また、タイミング調整部４０から出力される比較タイミングを示すタイミング信号は、サンプルホールド部４２に代えて、コンパレータ４８に供給される。コンパレータ４８は、タイミング信号に示されたタイミングにおいて、測定用ＤＡＣ４６から発生された比較電圧と、出力端２０の電圧との大きさを比較する。
【００６２】
このような場合、測定部３２が有する制御部５２は、一の比較タイミングをタイミング調整部４０に設定した状態で、指定された波形の電流を出力端２０に流すための複数の制御信号を、信号発生部２８から複数回出力させる。そして、制御部５２は、複数の制御信号を出力させる毎に、出力端２０の電圧と比較処理毎に変化させた比較電圧とをコンパレータ４８に一の比較タイミングにおいて比較させて、一の比較タイミングにおける出力端２０の電圧を測定する。
【００６３】
例えば、制御部５２は、図７に示されるように、試験周期毎に、バイナリサーチに従って比較電圧を変化させる。これにより、制御部５２は、出力端２０の電圧と測定用ＤＡＣ４６から出力される比較電圧とをほぼ一致させる比較データを特定することができる。
【００６４】
図８は、複数のストローブ信号により指定される複数の比較タイミングにおいて比較電圧と出力端２０の電圧とを比較する場合における、ＤＡ変換装置１０に入力される入力データ、出力端２０の電圧波形および複数のストローブ信号の一例を示す。また、測定部３２は、例えば図８に示されるような、予め定められた時間間隔で連続する複数のストローブ信号を用いて出力端２０の電圧波形を測定してもよい。
【００６５】
この場合、ＤＡ変換装置１０は、一例として、マルチストローブ回路を備える。マルチストローブ回路は、一例として、直列に接続された複数の微小遅延素子を有する。マルチストローブ回路は、タイミング信号を複数の微小遅延素子に通過させて、それぞれの微小遅延素子から出力された複数の信号を、複数のストローブ信号として出力する。
【００６６】
また、サンプルホールド部４２は、一例として、複数のストローブ信号のそれぞれに対応した複数のサンプルホールド回路を含む。複数のサンプルホールド回路のそれぞれは、対応するストローブ信号のタイミングにおいて出力端２０の電圧をサンプルする。
【００６７】
そして、制御部５２は、複数のサンプルホールド回路のそれぞれによりホールドされた電圧を、測定用ＤＡＣ４６およびコンパレータ４８を用いた逐次比較処理により順次に測定する。これにより、測定部３２によれば、出力端２０の電圧波形を高速に測定することができる。
【００６８】
図９は、本実施形態の第１変形例に係るＤＡ変換装置１０の構成を示す。本変形例に係るＤＡ変換装置１０は、図１に示されたＤＡ変換装置１０と略同一の構成および機能を採るので、図１に示されたＤＡ変換装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００６９】
本変形例に係るＤＡ変換装置１０は、ダミー電流源６２と、ダミー切替部６６とを更に備える。ダミー切替部６６は、信号発生部２８から受け取った制御信号に応じて、ダミー電流源６２に流れる電流を出力端２０に流すか否かを切り替える。
【００７０】
本例においては、ダミー切替部６６は、ダミー電流源６２に流れる電流を第１の出力端１２に流すか、第２の出力端１４に流すかを切り替える。例えば、ダミー切替部６６は、受け取った制御信号の値が１であればダミー電流源６２に流れる電流を第１の出力端１２に流し、制御信号の値が０であればダミー電流源６２に流れる電流を第２の出力端１４に流す。
【００７１】
また、本変形例に係る複数の電流源２２は、発生する電流の大きさが下位ビットから順次に２のべき乗に応じて異なる。例えば、最下位ビットに対応する電流源２２は２０×Ｉの電流を流し、２ビット目に対応する電流源２２は２１×Ｉの電流を流し、Ｎビット目（Ｎは２以上の整数）に対応する電流源２２は２（Ｎ−１）×Ｉの電流を流す。
【００７２】
そして、ダミー電流源６２は、複数の電流源２２のうち最小の電流を流す電流源２２と同一の電流を流す。即ち、ダミー電流源６２は、２０×Ｉの電流を流す。
【００７３】
図１０は、第１変形例に係るＤＡ変換装置１０において、選択した切替部２６に供給される制御信号の遅延量を試験周期毎に変化させた場合における、入力データ、ダミービットおよび出力端２０の電圧波形の一例を示す。
【００７４】
このような構成の第１変形例に係るＤＡ変換装置１０において、測定部３２は、波形測定において、試験周期毎に次のような波形の電流を出力端２０に流す。
【００７５】
即ち、測定部３２は、選択された切替部２６を第１状態から第２状態へ切り替え、選択した切替部２６より下位ビットに対応する切替部２６を第２状態から第１状態へ切り替え、ダミー切替部６６を第２状態から第１状態に切り替え、且つ、選択した切替部２６より上位ビットに対応する切替部２６の切り替えを行わないような入力データを、信号発生部２８に与える。
【００７６】
例えば入力データが５ビットであり、第４ビット目に対応する切替部２６を選択したとする。この場合、例えば図１０に示されるように、測定部３２は、０１０００から００１１１に指定された出力タイミングにおいて切り替わる入力データを切替部２６に供給する。
【００７７】
このような入力データが与えられた場合、複数の切替部２６の切替タイミングが一致していれば、出力端２０は、切り替えの前後において同一電圧となる。即ち、出力端２０は、常に電圧が一定となる。しかしながら、選択した切替部２６の切替タイミングが、選択していない切替部２６の切替タイミングよりも遅れている場合、複数の切替部２６は、０１０００→０１１１１→００１１１といったように、中間状態（０１１１１）を経由して状態が切り替わる。また、選択した切替部２６の切替タイミングが、選択していない切替部２６の切替タイミングよりも進んでいる場合には、複数の切替部２６は、０１０００→０００００→００１１１といったように中間状態（０００００）を経由して状態が切り替わる。
【００７８】
従って、測定部３２は、このように検出した電圧波形のレベルを検出することにより、グリッジパワーを検出することができる。これにより、測定部３２によれば、簡単な演算によりグリッジパワーを検出することができる。
【００７９】
なお、ダミー切替部６６の切替タイミングのずれによる影響は、上位のビットの方がより小さい。従って、調整部３４は、予め定められたビットより上位のビットに対して、以上の方法でグリッジパワーの検出を行ってもよい。これにより、調整部３４は、ダミー切替部６６の切替タイミングのずれに関わらず、精度良く制御信号の遅延量を調整することができる。
【００８０】
図１１は、本実施形態の第２変形例に係るＤＡ変換装置１０の構成を示す。本変形例に係るＤＡ変換装置１０は、図１に示されたＤＡ変換装置１０と略同一の構成および機能を採るので、図１に示されたＤＡ変換装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００８１】
本変形例に係るＤＡ変換装置１０は、複数のキャパシタ部７２と、供給部７４とを更に備える。本変形例において、複数の電流源２２のそれぞれは、電流設定端に対して印加された指定電圧に応じた電流を流す定電流源である。複数の電流源２２のそれぞれは、互いに同一の回路であってもよい。
【００８２】
複数のキャパシタ部７２のそれぞれは、複数の電流源２２のそれぞれに対応して設けられる。そして、複数のキャパシタ部７２のそれぞれは、対応する電流源２２の電流設定端と基準電位との間に設けられ、対応する電流源２２に流れる電流を指定する指定電圧を保持する。複数のキャパシタ部７２のそれぞれは、測定用ＤＡＣ４６によって適切な指定電圧がチャージされる。そして、複数のキャパシタ部７２のそれぞれは、保持している指定電圧を対応する電流源２２の電流設定端に印加する。
【００８３】
本変形例に係る測定部３２は、ＤＡＣ用スイッチ７６を更に有する。ＤＡＣ用スイッチ７６は、測定用ＤＡＣ４６の電圧発生端とコンパレータ４８との間に設けられる。ＤＡＣ用スイッチ７６は、キャリブレーション時においてコンパレータ４８と測定用ＤＡＣ４６の電圧発生端との間を接続し、電流出力動作時においてコンパレータ４８と測定用ＤＡＣ４６の電圧発生端との間を切断する。
【００８４】
本変形例に係る測定部３２が有する測定用ＤＡＣ４６は、当該ＤＡ変換装置１０の電流出力動作に先だっておよび電流出力動作中において適宜に、複数のキャパシタ部７２のそれぞれが保持すべき指定電圧を順次に発生する。本変形例に係る測定用ＤＡＣ４６は、電荷再配分型である。
【００８５】
供給部７４は、測定用ＤＡＣ４６により順次に発生される指定電圧を、複数のキャパシタ部７２のうち対応するキャパシタ部７２に順次に切り替えて供給する。供給部７４は、一例として、複数の転送スイッチ７８を有する。
【００８６】
複数の転送スイッチ７８は、複数の電流源２２のそれぞれに対応して設けられる。複数の転送スイッチ７８のそれぞれは、測定用ＤＡＣ４６の電圧発生端と対応する電流源２２との間に設けられる。そして、複数の転送スイッチ７８は、何れかの一のキャパシタ部７２に指定電圧を供給する場合には、対応する電流源２２に指定するべき指定電圧を発生させた測定用ＤＡＣ４６の電圧発生端と対応する電流源２２の電流設定端との間を接続し、測定用ＤＡＣ４６の電圧発生端と他の電流源２２の電流設定端との間を切断する。
【００８７】
ここで、複数の転送スイッチ７８のそれぞれは、測定用ＤＡＣ４６の電圧発生端と対応する電流源２２の電流設定端との間の接続および切断を繰り返して、測定用ＤＡＣ４６から発生される指定電圧をキャパシタ部７２にチャージしていき、キャパシタ部７２の電圧を指定電圧に順次に近づける。これにより、複数の転送スイッチ７８のそれぞれは、測定用ＤＡＣ４６から発生された指定電圧をキャパシタ部７２に供給することができる。
【００８８】
このようなＤＡ変換装置１０は、複数の電流源２２のそれぞれに流れる電流量を測定用ＤＡＣ４６により指定することができる。従って、ＤＡ変換装置１０は、複数の電流源２２が流す電流量を正確に設定することができるので、精度の良い電流を出力することができる。
【００８９】
図１２は、本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。試験装置２００は、半導体装置等の被試験デバイス３００を試験する。
【００９０】
試験装置２００は、波形発生装置２１０と、出力装置２１２と、ドライブ装置２１４と、取得装置２２２と、判定装置２２４とを備える。波形発生装置２１０は、被試験デバイス３００に与える試験信号を表す波形データを発生する。
【００９１】
出力装置２１２は、波形発生装置２１０から発生された波形データに応じた電流を出力する。出力装置２１２は、図１から図１１を参照して説明したＤＡ変換装置１０と同様の構成である。なお、ＤＡ変換装置１０に備えられる遅延部３０は当該試験装置２００に備えられる遅延回路により実現される。また、ＤＡ変換装置１０に備えられるコンパレータ４８は、当該試験装置２００に備えられるレベルコンパレータにより実現される。
【００９２】
ドライブ装置２１４は、出力装置２１２から出力された電流に応じた電圧の試験信号を出力する。ドライブ装置２１４は、出力した試験信号を被試験デバイス３００に与える。
【００９３】
取得装置２２２は、試験信号が与えられることに応じて出力される応答信号を取得する。取得装置２２２は、応答信号の波形を測定してもよいし、応答信号の論理値を取り込んでもよい。判定装置２２４は、取得装置２２２により取得された応答信号に基づき、被試験デバイス３００の良否を判定する。
【００９４】
このような試験装置２００によれば、出力装置２１２から精度良く且つ応答の早い電流を出力して、被試験デバイス３００を高速な試験信号により精度良く試験することができる。また、このような試験装置２００によれば、出力装置２１２の構成を小さくして、装置全体のコストを小さくすることができる。
【００９５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９６】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００９７】
１０  ＤＡ変換装置
１２  第１の出力端
１４  第２の出力端
１６  第１の抵抗
１８  第２の抵抗
２０  出力端
２２  電流源
２６  切替部
２８  信号発生部
３０  遅延部
３２  測定部
３４  調整部
３６  タイミング発生部
３８  可変遅延回路
４０  タイミング調整部
４２  サンプルホールド部
４４  差動−シングル変換部
４６  測定用ＤＡＣ
４８  コンパレータ
５２  制御部
６２  ダミー電流源
６６  ダミー切替部
７２  キャパシタ部
７４  供給部
７６  ＤＡＣ用スイッチ
７８  転送スイッチ
２００  試験装置
２１０  波形発生装置
２１２  出力装置
２１４  ドライブ装置
２２２  取得装置
２２４  判定装置
３００  被試験デバイス
【図１】
2011172208.tif 000003
【図２】
2011172208.tif 000004
【図３】
2011172208.tif 000005
【図４】
2011172208.tif 000006
【図５】
2011172208.tif 000007
【図６】
2011172208.tif 000008
【図７】
2011172208.tif 000009
【図８】
2011172208.tif 000010
【図９】
2011172208.tif 000011
【図１０】
2011172208.tif 000012
【図１１】
2011172208.tif 000013
【図１２】
2011172208.tif 000014