(57)【要約】【課題】回路ゲイン切り替え時における入力端子の入力容量値の変動を低減し、周波数依存性を大幅に改善する。【解決手段】スイッチ２２（0〜N），２３（0〜N），２４（0〜N）におけるＯＮ／ＯＦＦの動作制御は、ロジックコントローラから出力される制御信号Ｃｔｒｌ０〜Ｃｔｒｌｎ，ＣｔｒｌＢ０〜ＣｔｒｌＢｎによってそれぞれ制御される。スイッチ２４（0〜N）は、スイッチ２２（0〜N）がＯＮ（トランジスタ１９（0〜N）がバイアスオフ）する際に、同じタイミングでＯＮとなり、スイッチ２２（0〜N）がＯＦＦ（トランジスタ１９（0〜N）がバイアスオン）する際には、同じタイミングでＯＦＦとなる。トランジスタ２４（1〜N）がバイアスオフのときに静電容量素子２５（0〜N）が有効になり、回路ゲインを切り換えた時の入力端子ＩＮから見た入力容量値Ｃｉｎの大きな変動を防止することができる。【選択図】図２
2011119987.tif 000002
【特許請求の範囲】
【請求項１】
ベースバンド部から出力されるコントロール信号に基づいて、ゲイン調整用制御信号を出力する制御部と、
前記制御部から出力される制御信号に基づいて、ミキサ回路においてアップコンバートされた信号を増幅し、送信パワーレベルを調整する第１の増幅器と、
前記第１の増幅器の後段に接続され、前記制御部から出力される制御信号に基づいて、前記第１の増幅器から出力される信号を増幅し、送信パワーレベルを調整する第２の増幅器とを備え、
前記第１、および前記第２の増幅器は、
一方の接続部が電源電圧と出力端子とに接続された第１の増幅用トランジスタと、
ｎ個の増幅部とをそれぞれ備え、
前記増幅部は、
一方の接続部が前記第１の増幅用トランジスタの他方の接続部に接続され、他方の接続部が基準電位に接続され、ゲートが入力端子に接続された第２の増幅用トランジスタと、
前記制御部から出力される制御信号に基づいて、前記第２の増幅用トランジスタのゲートにバイアス電圧を供給し、前記第２の増幅用トランジスタを動作させる第１のスイッチと、
前記制御部から出力される制御信号に基づいて、前記第２の増幅用トランジスタの動作を停止させる第２のスイッチと、
一方の接続部が前記第２の増幅用トランジスタのゲートに接続され、前記制御部から出力される制御信号に基づいて導通／非導通に切り替える第３のスイッチと、
前記第３のスイッチの他方の接続部と基準電位との間に接続された補償用静電容量素子とを備え、
前記制御部は、
前記第２のスイッチが前記第２の増幅用トランジスタの動作を停止させた際に、前記第３のスイッチを導通させて前記補償用静電容量素子を有効にするように制御することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記補償用静電容量素子は、ＭＯＳ容量から構成されていることを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記補償用静電容量素子を構成するトランジスタサイズは、前記第２の増幅用トランジスタの２／３程度であることを特徴とする半導体集積回路装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
前記補償用静電容量素子は、
前記第２のスイッチが前記第２の増幅用トランジスタの動作を停止させた際に、前記入力端子における入力容量値が略一定となる程度の容量値を有することを特徴とする半導体集積回路装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体集積回路装置において、
前記補償用静電容量素子は、前記第２の増幅用トランジスタの近傍にレイアウトされていること特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信における送信パワーの調整技術に関し、特に、広範囲にわたる高精度な送信パワーの制御に有効な技術に関する。
【背景技術】
【０００２】
近年、車車間通信を利用した安全運転支援システムが広く研究されている。車車間通信とは、車両と車両が無線通信により速度等の車両情報を交換する通信技術である。この種の無線通信システムに用いられる高周波処理用の半導体集積回路装置には、より確実に通信を行うために、広いパワー調整レンジに渡って高精度な出力パワー調整が行われることが求められる。
【０００３】
図１１は、本発明者が検討した半導体集積回路装置の送信器に用いられるドライバ部１００の構成例を示すブロック図である。
【０００４】
ドライバ部１００は、図示するように、ドライバアンプ１０１、およびドライバアンプ１０２から構成されており、それぞれのアンプにおいて、ゲイン調整を行うことにより、送信出力パワーを調整する。
【０００５】
また、図１２は、図１１のドライバアンプ１０１（，１０２）の一例を示す回路図である。
【０００６】
ドライバアンプ１０１（，１０２）は、図１２に示すように、ゲイン切り替え用のスイッチを備えたＬ負荷カスコードアンプ回路からなり、インダクタＬＤ、トランジスタＭＣＡＳ、トランジスタＭ０〜Ｍｎ、抵抗Ｒ０〜Ｒｎ、静電容量素子Ｃ０〜Ｃｎ、スイッチＳＷａ０〜ＳＷａｎ、スイッチＳＷｂ０〜ＳＷｂｎを備えている。また、図１２において、ＩＮは入力端子を示し、ＯＵＴは出力端子を示し、ＶＢはゲートバイアス電圧を示している。
【０００７】
この場合、ゲイン切り替え機能は、図１３に示すように、排他的にＯＮ／ＯＦＦするスイッチＳＷａ０〜ＳＷａｎ、スイッチＳＷｂ０〜ＳＷｂｎにより、ＭＯＳ(Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)のトランジスタＭ０〜ＭｎのゲートバイアスをそれぞれＯＮ／ＯＦＦ制御して実現する。
【０００８】
これらスイッチＳＷａ０〜ＳＷａｎ，ＳＷｂ０〜ＳＷｂｎは、寄生による特性ずれの観点から同サイズのＭＯＳトランジスタを使用している。所望のゲイン調整値に応じてトランジスタＭ０〜ＭｎのバイアスのＯＮ／ＯＦＦ制御がそれぞれ個別に行われる。トランジスタＭ０〜Ｍｎが全てＯＮしている状態が送信パワーが最大となり、逆に全てのトランジスタＭ０〜ＭｎがＯＦＦしている状態が回路シャットダウンの状態である。
【０００９】
また、添え字の’ｎ’は、アンプの段数であり、アンプゲインの調整分解能によって決まる。たとえば、３ｂｉｔの分解能が要求されるのであれは、ｎ＝２3−１＝７となる。分解能で、その個数の決まる複数のトランジスタＭ０〜Ｍｎのバイアスを調整してゲインを段階的に変化させていた。
【００１０】
図１２において、トランジスタＭ０〜Ｍｎのサイズは、それぞれ異なっており、トランジスタのＭＯＳサイズを調整してアンプゲイン調整のステップ値を決定する。ここで、トランジスタのＭＯＳサイズの関係はＭｎが最大の大きさとなり、Ｍ０が最小のサイズとなる。アンプゲインの最小調整ステップ値をＧmin［ｄＢ］とすると、各トランジスタのＭＯＳサイズと関係式は、以下のように表すことができる。
【００１１】
【数１】
2011119987.tif 000003
【００１２】
たとえば、３ｂｉｔ（ｎ＝７）の調整分解能アンプ回路において、６ｄＢステップでゲイン調整するのであれば、最大サイズのトランジスタＭ７は、Ｍ７＝Ｍ０×２6＝６４Ｍ０ となる。
【００１３】
定められたゲイン調整分解能で段階的にゲイン調整するためには、最大パワー(全てのトランジスタが有効状態)をデフォルトとすれば、トランジスタＭｎから順にトランジスタＭ１までＯＦＦすることで実現することが可能である。
【００１４】
なお、この種の半導体集積回路装置における送信パワーゲインの可変技術としては、たとえば、キャリア周波数毎の送信パワー補正データを内蔵もしくは外付けメモリに保存して、キャリア周波数が変わる毎に補正データを読み出すことで送信パワーの高精度化を実施するものが知られている(たとえば、特許文献１参照)。この補正データは別途、テストモードを用意して取得している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−１８５３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところが、上記のような半導体集積回路装置における送信パワーコントロール技術では、次のような問題点があることが本発明者により見い出された。
【００１７】
送信出力パワーを調整する際、ゲイン切り替え時のステップ値は均一であることが望ましいが、キャリア周波数が高く(たとえば、約５ＧＨｚ〜)周波数バンドが広い場合(たとえば、Ｃｈａｎｎｅｌ  ＢＷ＝１ＧＨｚなど)、このゲインステップ値が周波数依存性をもち使用チャネルに依って変動する現象が発生してしまう恐れがある。この現象は、高精度な送信パワー調整を妨げるという問題がある。
【００１８】
図１４は、図１２においてゲイン切り換えを実施した時の出力端子ＯＵＴの送信        出力パワーの周波数特性を示した説明図である。
【００１９】
パラメータ’ＡＴＴ’がゲイン切り替えを行うためのパラメータである。図１４に示すように、ゲイン設定を変更することで送信パワーがピークとなる周波数値が変動していることが分かる。
【００２０】
さらに、図１４の特性において、パラメータ’ＡＴＴ’の前後の出力パワー絶対値の差分データ（たとえば、’ＡＴＴ−０１’は図１４の’ＡＴＴ０’と’ＡＴＴ１’の絶対値送信出力パワーの差分）から計算したゲイン切り替え値の周波数特性を図１５に示す。
【００２１】
この図１５に示すように、各々のゲイン切り替え値が周波数によって変動してしまっていることが分かる。この原因は、図１６に示すように、ソース接地されたトランジスタＭ０〜Ｍｎの寄生容量値がゲイン切り換えに伴って変動してしまうことにある。
【００２２】
図１６は、ゲイン切り替え値が周波数特性をもつ原因となる要素を図１２に書き足したものである。図１６に示した’Ｌｏａｄ  Ｉｎｄｕｃｔｏｒ  ｏｆ  ｐｒｅｖｉｏｕｓ  Ｄｒｉｖｅｒ  ａｍｐ’は、図１１におけるドライバアンプ１０１の負荷インダクタを示しており、’Ｃｐ０〜Ｃｐｎ’は主に、トランジスタＭ０〜Ｍｎのゲートソース間に寄生する静電容量である。
【００２３】
このときの出力パワーのピーク周波数は、ドライバアンプ１０１の負荷インダクタをＬL、 負荷インダクタの寄生容量値をＣL、トランジスタの寄生容量をＣＰとすると、以下の式で表現することが可能である。
【００２４】
【数２】
2011119987.tif 000004
【００２５】
ここで、トランジスタのゲートのバイアス条件に依ってその容量値が変化することが一般的に知られている。トランジスタのチャネル幅をＷ、チャネル長をＬ、 酸化膜容量をＣOX、オーバラップ容量をＣOVとする。
【００２６】
トランジスタが飽和領域にあるときのゲート−ソース容量ＣGS(sat)は、
【００２７】
【数３】
2011119987.tif 000005
【００２８】
トランジスタがカットオフ領域にあるときのゲート−ソース容量ＣGS(off)は、
【００２９】
【数４】
2011119987.tif 000006
【００３０】
であり、式（２）、および式（３）より、トランジスタがＯＮ状態からＯＦＦ状態、もしくはトランジスタがＯＦＦ状態からＯＮ状態に遷移する時のゲート−ソース容量の差分は以下のようになる。
【００３１】
【数５】
2011119987.tif 000007
【００３２】
図１６においてゲインを切り換えると寄生容量Ｃｐが式（４）に従って変化するため、送信出力パワーのピーク周波数が式（１）に従って変化することになる。 従って、図１６に示した回路ゲインを小さくするために、トランジスタを１つずつＯＦＦしていくと、ΣＣＰnが小さくなり、図１４、および図１５に示すように、送信出力パワーがピークとなる周波数が高周波側にずれることになる。
【００３３】
また、特許文献１による技術では、前述したように、テストモードにおいて、別途取得したキャリア周波数毎の送信パワー補正データを保存する内蔵、または外付けメモリなどが新たに必要となり、コストが上昇してしまうという問題がある。
【００３４】
さらに、補正データを取得するためのテストモードを別途設ける必要があるため、送信部の制御系統の実装が複雑となってしまうという問題もある。
【００３５】
本発明の目的は、回路ゲイン切り替え時における入力端子の入力容量値の変動を低減し、周波数依存性を大幅に改善することのできる技術を提供することにある。
【００３６】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３８】
本発明は、ベースバンド部から出力されるコントロール信号に基づいて、ゲイン調整用制御信号を出力する制御部と、該制御部から出力される制御信号に基づいて、ミキサ回路においてアップコンバートされた信号を増幅し、送信パワーレベルを調整する第１の増幅器と、該第１の増幅器の後段に接続され、制御部から出力される制御信号に基づいて、第１の増幅器から出力される信号を増幅し、送信パワーレベルを調整する第２の増幅器とを備え、第１、および第２の増幅器は、一方の接続部が電源電圧と出力端子とに接続された第１の増幅用トランジスタと、ｎ個の増幅部とをそれぞれ備え、該増幅部は、一方の接続部が第１の増幅用トランジスタの他方の接続部に接続され、他方の接続部が基準電位に接続され、ゲートが入力端子に接続された第２の増幅用トランジスタと、制御部から出力される制御信号に基づいて、制御信号に基づいて、第２の増幅用トランジスタのゲートにバイアス電圧を供給し、第２の増幅用トランジスタを動作させる第１のスイッチと、制御信号に基づいて、第２の増幅用トランジスタの動作を停止させる第２のスイッチと、一方の接続部が第２の増幅用トランジスタのゲートに接続され、制御信号に基づいて、導通／非導通に切り替える第３のスイッチと、第３のスイッチの他方の接続部と基準電位との間に接続された補償用静電容量素子とを備え、制御部は、第２のスイッチが第２の増幅用トランジスタの動作を停止させた際に、第３のスイッチを導通させて補償用静電容量素子を有効にするように制御するものである。
【００３９】
また、本願のその他の発明の概要を簡単に示す。
【００４０】
本発明は、前記補償用静電容量素子が、ＭＯＳ容量から構成されているものである。
【００４１】
また、本発明は、前記補償用静電容量素子を構成するトランジスタサイズが、第２の増幅用トランジスタの２／３程度よりなるものである。
【００４２】
さらに、本発明は、前記補償用静電容量素子が、第２のスイッチが第２の増幅用トランジスタの動作を停止させた際に、入力端子における入力容量値が略一定となる程度の容量値を有するものである。
【００４３】
また、本発明は、前記補償用静電容量素子が、第２の増幅用トランジスタの近傍にレイアウトされているものである。
【発明の効果】
【００４４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００４５】
（１）ゲイン切り替えに伴う寄生容量値の変動を大幅に低減することができるので、送信パワーを高精度に、かつ安定して出力することができる。
【００４６】
（２）上記（１）により、高周波処理用の半導体集積回路装置における信頼性を向上させることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施の形態による送信パワー制御システムの一例を示すブロック図である。
【図２】図１の送信パワー制御システムを構成する半導体集積回路装置の増幅器における構成の一例を示す回路図である。
【図３】図２の増幅器に設けられた初段の増幅ユニットにおけるスイッチと静電容量素子との構成の組み合わせ例を示す説明図である。
【図４】図２の増幅器におけるゲイン切り替えの際のスイッチタイミングの一例を示す説明図である。
【図５】図２の増幅器における出力端子から出力される送信出力パワーの周波数特性の一例を示した説明図である。
【図６】図２の増幅器におけるゲイン切り替え前後の差分値の周波数特性の一例を示す説明図である。
【図７】図１の送信パワー制御システムから得られる送信パワーゲイン調整値の周波数特性の一例を示した説明図である。
【図８】図２の増幅器における一部レイアウトの一例を示す説明図である
【図９】図８のＡ−Ｂ断面の一例を示す説明図である。
【図１０】図２の増幅器の応用例を示した説明図である。
【図１１】本発明者が検討した半導体集積回路装置の送信器に用いられるドライバ部の構成例を示すブロック図である。
【図１２】図１１のドライバアンプの一例を示す回路図である。
【図１３】図１２のドライバアンプにおけるゲイン切り替えの際のスイッチタイミングの一例を示す説明図である。
【図１４】図１２においてゲイン切り換えを実施した時の出力端子ＯＵＴの送信出力パワーの周波数特性を示した説明図である。
【図１５】図１２のドライバアンプのパワー制御を行った際の送信出力パワー調整値の周波数特性を示す説明図である。
【図１６】図１２のドライバアンプにおいてトランジスタの寄生容量を考慮した場合の回路図である。
【発明を実施するための形態】
【００４８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４９】
（実施の形態１）
図１は、本発明の一実施の形態による送信パワー制御システムの一例を示すブロック図、図２は、図１の送信パワー制御システムを構成する半導体集積回路装置の増幅器における構成の一例を示す回路図、図３は、図２の増幅器に設けられた初段の増幅ユニットにおけるスイッチと静電容量素子との構成の組み合わせ例を示す説明図、図４は、図２の増幅器におけるゲイン切り替えの際のスイッチタイミングの一例を示す説明図、図５は、図２の増幅器における出力端子から出力される送信出力パワーの周波数特性の一例を示した説明図、図６は、図２の増幅器におけるゲイン切り替え前後の差分値の周波数特性の一例を示す説明図、図７は、図１の送信パワー制御システムから得られる送信パワーゲイン調整値の周波数特性の一例を示した説明図、図８は、図２の増幅器における一部レイアウトの一例を示す説明図、図９は、図８のＡ−Ｂ断面の一例を示す説明図、図１０は、図２の増幅器の応用例を示した説明図である。
【００５０】
本実施の形態において、送信パワー制御システム１は、たとえば、車車間通信などに用いられる無線通信システムに備えられ、無線信号の送信時における出力パワーを制御する。
【００５１】
送信パワー制御システム１は、図１に示すように、ベースバンド部であるベースバンド用ＩＣ２、および半導体集積回路装置３などから構成されている。ベースバンド用ＩＣ２は、送信データのＩ信号やＱ信号への変換、コントロール信号ＣＣの出力、半導体集積回路装置３の制御などを行う。これらベースバンド用ＩＣ２、および半導体集積回路装置３とは、異なる半導体チップにそれぞれ形成されている。
【００５２】
ベースバンド用ＩＣ２には、デジタルベースバンド部（ＤＢＢ）４、Ｄ／Ａ変換器５、ならびにロジックコントローラ６などが備えられている。また、半導体集積回路装置３には、制御部となるロジックコントローラ７、ローパスフィルタ８、ゲインコントロールアンプ９、Ｉ／Ｑミキサ１０、Ｉ／Ｑフェーズジェネレータ１１、加算器１３、ＶＣＯ／シンセサイザ１４、第１の増幅器となる増幅器１５、および第２の増幅器となる増幅器１６などが備えられている。
【００５３】
ベースバンド用ＩＣ２は、デジタルベースバンド部４においてデジタルベースバンド信号データを作成し、該デジタルベースバンド信号データをＤ／Ａ変換器５によってアナログベースバンド信号に変換して半導体集積回路装置３へ送る。また、ロジックコントローラ６は、半導体集積回路装置３のロジックコントローラ７とのインタフェースに用いる。
【００５４】
半導体集積回路装置３は、ベースバンド用ＩＣ２から出力されたアナログベースバンド信号のＲＦ信号帯域へのアップコンバートと送信出力パワーレベルの調整を主に行う。
【００５５】
ベースバンド用ＩＣ２から出力されるベースバンド信号から、ローパスフィルタ８にてエイリアス信号を除去し、後段のＩ／Ｑミキサ１０により、Ｉ／Ｑ変調とＲＦ信号帯域へのアップコンバート（５．９ＧＨｚ）を行う。
【００５６】
アップコンバートされた信号は、後段の増幅器１５，１６によって所望の送信パワーに増幅される。また、ミキサアンプコンバートのために、ＶＣＯ／シンセサイザ１４で発生させた１１．８ＧＨｚ程度の発振信号をＩ／Ｑフェースジェネレータ１１で分周（１１．８ＧＨｚ→５．９ＧＨｚ）するとともにＩ／Ｑ信号を生成し、Ｉ／Ｑミキサ１０へＩ／Ｑローカル信号（ＬＯ＿Ｉ，ＬＯ＿Ｑ）として供給する。
【００５７】
送信パワーを制御するためには、ベースバンド用ＩＣ２からの制御信号をロジックコントローラ６から半導体集積回路装置３のロジックコントローラ７に出力し、該半導体集積回路装置３に設けられたパワー制御デコーダに従って増幅器１５，１６のゲインを切り換える。
【００５８】
図２は、半導体集積回路装置３の増幅器１５における構成の一例を示す回路図である。なお、図２では、増幅器１５の構成例を示しているが、増幅器１６においても、図２と同様の構成となっている。
【００５９】
増幅器１５は、図示するように、インダクタ１７、第１の増幅用トランジスタであるトランジスタ１８、第２の増幅用トランジスタであるトランジスタ１９0〜１９N、抵抗２０0〜２０N、静電容量素子２１0〜２１N、第２のスイッチであるスイッチ２２0〜２２N、第１のスイッチであるスイッチ２３0〜２３N、第３のスイッチであるスイッチ２４0〜２４N、および補償用静電容量素子となる静電容量素子２５0〜２５Nから構成されている。また、スイッチ２２0〜２２N，２３0〜２３N，２４0〜２４Nは、たとえば、ＮチャネルＭＯＳトランジスタからなる。
【００６０】
インダクタ１７の一方の接続部には、電源電圧ＶＤＤが供給されるように接続されており、該インダクタ１７の他方の接続部には、トランジスタ１８の一方の接続部が接続されている。また、これらインダクタ１７とトランジスタ１８との接続部が、増幅器１５の出力端子ＯＵＴとなっている。
【００６１】
トランジスタ１８の他方の接続部には、トランジスタ１９0の一方の接続部が接続されており、該トランジスタ１８のゲートには、バイアス電圧ＢＩＡＳが供給されるように接続されている。
【００６２】
静電容量素子２１0の一方の接続部には、増幅器１５の入力端子ＩＮが接続されており、該静電容量素子２１0の他方の接続部には、抵抗２０0の一方の接続部、トランジスタ１９0のゲート、およびスイッチ２４0の一方の接続部がそれぞれ接続されている。
【００６３】
抵抗２０0の他方の接続部には、スイッチ２２0，２３0の一方の接続部がそれぞれ接続されている。トランジスタ１９0の他方の接続部、ならびにスイッチ２２0の他方の接続部には、基準電位ＶＳＳがそれぞれ接続されている。
【００６４】
スイッチ２３0の他方の接続部には、ゲートバイアス電圧ＶＢが接続されている。スイッチ２４0の他方の接続部には、静電容量素子２５0の一方の接続部が接続されており、該静電容量素子２５0の他方の接続部には、基準電位ＶＳＳが接続されている。
【００６５】
また、スイッチ２２0，２４0の制御端子には、コントロール信号Ｃｔｒｌ０が入力されるようにそれぞれ接続されており、スイッチ２３0の制御端子には、コントロール信号ＣｔｒｌＢ０が入力されるように接続されている。
【００６６】
これらトランジスタ１９0、抵抗２０0、静電容量素子２１0、スイッチ２２0、スイッチ２３0、スイッチ２４0、ならびに静電容量素子２５0によって増幅ユニット１５1が構成される。
【００６７】
増幅器１５は、Ｎ個の増幅ユニット１５1〜１５NをＮ段に構成したものからなり、以下、増幅ユニット１５2〜１５Nの構成、および接続は、増幅ユニット１５1と同様である。
【００６８】
たとえば、増幅ユニット１５2は、トランジスタ１９1、抵抗２０1、静電容量素子２１1、スイッチ２２1、スイッチ２３1、スイッチ２４1、および静電容量素子２５1から構成され、増幅ユニット１５Nは、トランジスタ１９N、抵抗２０N、静電容量素子２１N、スイッチ２２N、スイッチ２３N、スイッチ２４N、および静電容量素子２５Nから構成される。
【００６９】
このように、増幅器１５は、背景技術に記載した図１２の構成に、スイッチ２４0〜２４Nと周波数特性補償用となる静電容量素子２５0〜２５Nとを増幅用となるトランジスタ１９0〜１９Nに併せて各増幅ユニット１５1〜１５Nにそれぞれ追加した構成となっている。
【００７０】
また、増幅ユニット１５1において、スイッチ２２0，２３0，２４0、および静電容量素子２５0に関しては、トランジスタ１９0がＯＦＦとなる時、増幅器１５がシャットダウンした場合であるので、ゲイン切り替えには直接関係しないと考えられるので、必ずしも必要となるものではない。
【００７１】
ただし、回路レイアウト上の対称性を維持するために、図３に示すように、初段の増幅ユニット１５1において、スイッチ２２0，２３0，２４0と静電容量素子２５0とがいずれもない構成（構成Ａ）、スイッチ２２0，２３0，２４0がなくて静電容量素子２５0が設けられている構成（構成Ｂ）、またはスイッチ２２0，２３0，２４0と静電容量素子２５0とがいずれも設けられている構成（構成Ｃ）などのパターンが考えられる。
【００７２】
以下、図３における構成Ａの構成をベースに回路動作を説明する。
【００７３】
図４は、図２のゲイン切り替えのためのスイッチ２２0〜２２N，２３0〜２３N，２４0〜２４NのＯＮ／ＯＦＦタイミングを示した説明図である。
【００７４】
これらスイッチ２２（0〜N），２３（0〜N），２４（0〜N）におけるＯＮ／ＯＦＦの動作制御は、ロジックコントローラ７（図１）から出力される制御信号Ｃｔｒｌ０〜Ｃｔｒｌｎ，ＣｔｒｌＢ０〜ＣｔｒｌＢｎによってそれぞれ制御される。この場合、スイッチ２２（0〜N），２３（0〜N）の制御タイミングは、図１３と同様となっているが、スイッチ２４（0〜N）は、図４に示すように、スイッチ２２（0〜N）と同じタイミングでＯＮ／ＯＦＦ動作を行う。
【００７５】
トランジスタ２４（0〜N）がバイアスオフ状態のときに、静電容量素子２５（0〜N）が有効になることで、回路ゲインを切り換えた時の入力端子ＩＮから見た入力容量値Ｃｉｎが大きく変動しないようにしている。
【００７６】
ここで、静電容量素子２５0〜２５Nは、たとえば、ＭＯＳ容量から構成されている。静電容量素子２５0〜２５NにＭＯＳ容量を用いることにより、面積効率の向上、およびトランジスタ１９0〜１９Nを構成するＭＯＳトランジスタとのデバイスミスマッチを小さくすることができる。
【００７７】
一般的に、ＭＯＳ容量のゲートにバイアスが掛かり、ゲート下にチャネルができあがった状態において、ゲート端から見たその容量値は以下のようになる。
【００７８】
【数６】
2011119987.tif 000008
【００７９】
ここで、ＷはＭＯＳ容量のゲート幅、ＬはＭＯＳ容量のゲート長さ、ＣOXは酸化膜容量、ＣOVはゲート−ドレイン間、ソース−ドレイン間のオーバラップ単位容量である。ここで、式（５）の酸化膜容量で決まる第一項とオーバラップ容量で決まる第二項の関係は、第一項が十分大きく第二項は殆ど無視できるものと考える。
【００８０】
図２に示した静電容量素子２５0〜２５Nに使用されるＭＯＳ容量のゲート幅Ｗ／ゲート長さＬのサイズは、式（４）と式（５）との関係により、酸化膜容量ＣOXがオーバラップＣOVよりも十分大きいとすれば、トランジスタ１９0〜１９Nのゲート幅Ｗ／ゲート長さＬのサイズの３／２となる。
【００８１】
今、トランジスタ１９0〜１９Nのゲート幅をＷn、ゲート長さをＬn、静電容量素子２５0〜２５Nのゲート幅をＷｃn、ゲート長さをＬｃnとすれば、以下のようにＷ／Ｌのサイズが決まる。
【００８２】
【数７】
2011119987.tif 000009
【００８３】
スイッチ２４（0〜N）が有効になると、静電容量素子２５（0〜N）のゲートには、バイアス電圧が掛かるので、静電容量素子２５（0〜N）のゲート下にはチャネルが均一にできあがり、この時の容量値は式（５）に示す式で表すことができる。
【００８４】
一方、スイッチ２４（0〜N）がＯＮからＯＦＦに遷移した時に、トランジスタ１９0〜１９Nの変動する容量値は式（４）のようになる。このとき、式（５）のオーバラップ容量Ｃovが酸化膜容量Ｃoxと比べ十分小さい場合には、ＭＯＳ容量（静電量素子２５）のサイズを２／３とすることで、周波数特性を補償することが可能である。
【００８５】
図５は、図２の増幅器１５における出力端子ＯＵＴから出力される送信出力パワーの周波数特性の一例を示した説明図である。
【００８６】
この場合、図５に示すように、図１４の周波数特性図とは異なり、送信パワーのピークがゲイン切り換えに依って殆ど変動していないことがわかる。さらに、図６に図１５と同様にゲイン切り替え前後の差分値の周波数特性を示す。図６においても、周波数によって殆ど変化しないことがわかる。
【００８７】
従って、入力容量値Ｃｉｎを一定、もしくはその変動を小さくすることでゲイン切り替え値の周波数依存性を低減することが可能になる。
【００８８】
図７は、図１の送信パワー制御システム１から得られる送信パワーゲイン調整値の周波数特性の一例を示した説明図である。図７から分かるように、送信ドライバである増幅器１５，１６のゲインを切り換えても、その調整値は殆ど周波数依存性を持たず、高精度なパワー調整が期待できる。
【００８９】
図８は、図２の一部レイアウトの一例を示す説明図である。この図８では、図２のトランジスタ１９0，１９1、静電容量素子２５1、スイッチ２２0，２３0，２２1，２３1，２４1、および抵抗２０0，２０1におけるレイアウト例についてそれぞれ示しているものとする。
【００９０】
図８の左上方には、トランジスタ１９1がレイアウトされており、該トランジスタ１９1の右側には、トランジスタ１９0がレイアウトされている。そして、トランジスタ１９1，１９0の下方には、第１配線層などに形成され、基準電位ＶＳＳが接続されるグランド配線ＧＮＤがレイアウトされている。
【００９１】
グランド配線ＧＮＤを挟んで、トランジスタ１９1の下方には、左から右にかけて、静電容量素子２５1、およびスイッチ２４1がそれぞれレイアウトされており、該スイッチ２４1の下方には、抵抗２０1がレイアウトされている。
【００９２】
そして、抵抗２０1の下方には、スイッチ２３1がレイアウトされており、該スイッチ２３1の右側には、スイッチ２３0がレイアウトされている。このスイッチ２３0の下方には、スイッチ２２0がレイアウトされている。このスイッチ２２0の左側にはスイッチ２２1がレイアウトされている。また、スイッチ２３0の上方には、抵抗２０0がレイアウトされている。
【００９３】
トランジスタ１９1，１９0における一方のソース／ドレイン端子、および静電容量素子２５1の他方の接続部には、第１配線層に形成されたグランド配線ＧＮＤがそれぞれ接続されている。
【００９４】
トランジスタ１９1，１９0の他方のソース／ドレイン端子は、該トランジスタ１９1，１９0の上方に形成されている第２配線層のメタル配線Ｈ１にそれぞれ接続されている。
【００９５】
また、トランジスタ１９1のゲート、トランジスタ１９0のゲート、スイッチ２４1の一方の接続部、および抵抗２０1の一方の接続部には、第３配線層に形成されたメタル配線Ｈ２がそれぞれ接続されている。
【００９６】
抵抗２０1の他方の接続部、スイッチ２３1の一方の接続部、ならびにスイッチ２２1の他方の接続部には、第３配線層に形成されたメタル配線Ｈ３がそれぞれ接続されており、静電容量素子２５1の一方の接続部とスイッチ２４1の他方の接続部とは、第３配線層に形成されたメタル配線Ｈ３がそれぞれ接続されている。
【００９７】
スイッチ２３1の他方の接続部には、第３配線層に形成されたメタル配線Ｈ５を介してバイアス電圧ＶＢが供給されている。また、トランジスタ１９0のゲート、および抵抗２０0の一方の接続部には、第３配線層に形成されたメタル配線Ｈ６がそれぞれ接続されている。
【００９８】
抵抗２０0の他方の接続部、スイッチ２３0の一方の接続部、ならびにスイッチ２２0の一方の接続部には、第３配線層に形成されたメタル配線Ｈ７がそれぞれ接続されており、スイッチ２３0の他方の接続部には、第３配線層に形成されたメタル配線Ｈ８を介してバイアス電圧ＶＢが供給されている。
【００９９】
また、スイッチ２３1の制御端子には、第４配線層に形成されたメタル配線Ｈ９を介して制御信号ＣｔｒｌＢ１が入力される。スイッチ２２1の制御端子には、第４配線層に形成されたメタル配線Ｈ１０を介して制御信号Ｃｔｒｌ１が入力され、スイッチ２４1の制御端子には、第４配線層に形成されたメタル配線Ｈ１３を介して制御信号Ｃｔｒｌ１が入力される。
【０１００】
同様に、スイッチ２３0の制御端子には、第４配線層に形成されたメタル配線Ｈ１１を介して制御信号ＣｔｒｌＢ０が入力され、スイッチ２２0の制御端子には、第４配線層に形成されたメタル配線Ｈ１２を介して制御信号Ｃｔｒｌ０が入力される。また、スイッチ２２1の他方の接続部、ならびにスイッチ２２0の他方の接続部には、グランド配線ＧＮＤがそれぞれ接続されている。
【０１０１】
このように、静電容量素子２５0（，２５1〜２５N）とトランジスタ１９0（，１９1〜１９N）とを近くに配置することによって、配線抵抗を極力低減させＭＯＳの電気的特性が大きく異ならないようにレイアウトがされている。
【０１０２】
また、図９は、図８のＡ−Ｂ断面の一例を示す説明図である。
【０１０３】
図９において、Ｐ型半導体基板２６上の中央部には、素子分離領域となる絶縁膜２７が形成されており、左側に位置するトランジスタ１９1と右側に位置するトランジスタ１９0とが分離された構造となっている。
【０１０４】
トランジスタ１９1は、左側から右側にかけて、ソース／ドレインとして機能するＮ型拡散層の半導体領域２８〜３１が、任意の間隔で形成されており、半導体領域２８と半導体領域２９との間の上方、半導体領域２９と半導体領域３０との間の上方、半導体領域２９と半導体領域３０との間の上方には、ゲート３２，３３，３４が形成されている。
【０１０５】
半導体領域２８，３０は、スルーホール３５，３６を介して第１層のメタル配線３７，３８にそれぞれ接続されており、半導体領域２９，３１は、スルーホール３９，４０、第１層のメタル配線４１，４２、およびスルーホール４３，４４を介して第２層のメタル配線４５，４６にそれぞれ接続されている。
【０１０６】
また、ゲート３２〜３４は、スルーホール４７〜４９を介して第３層のメタル配線５０にそれぞれ接続されている。なお、スルーホール４７〜４９，およびメタル配線５０は、実際には、図８のＡ−Ｂ断面上に形成されているものではなく、該Ａ−Ｂ断面上からずれて（図８のＡ−Ｂ断面よりも上方）形成されているものであるので、図面上では、点線によって示している。
【０１０７】
また、右側に位置するトランジスタ１９0においても、ソース／ドレインとして機能するＮ型拡散層の半導体領域５１〜５４、ゲート５５，５６，５７からなり、トランジスタ１９1と同様の断面からなる。
【０１０８】
半導体領域５１，５３は、スルーホール５８，５９を介して第１層のメタル配線６０，６１にそれぞれ接続されており、半導体領域５２，５４は、スルーホール６２，６３、第１層のメタル配線６４，６５、およびスルーホール６６，６７を介して第２層のメタル配線６８，６９にそれぞれ接続されている。また、ゲート５５〜５７は、スルーホール７０〜７２を介して第３層のメタル配線７３にそれぞれ接続されている。
【０１０９】
なお、スルーホール４７〜４９，７０〜７２、およびメタル配線５０，７３は、実際には、図８のＡ−Ｂ断面上に形成されているものではなく、該Ａ−Ｂ断面上からずれて（図８のＡ−Ｂ断面よりも上方）形成されているものであるので、図面上では、点線によって示している。
【０１１０】
図１０は、図２の増幅器１５（，１６）の応用例を示した説明図である。
【０１１１】
この場合、増幅器１５（，１６）は、図２に示した増幅器を２つ用いた擬似差動アンプ構成となっている。
【０１１２】
図１０において、増幅器１５（，１６）は、インダクタ１７、トランジスタ１８、トランジスタ１９0〜１９N、抵抗２０0〜２０N、静電容量素子２１0〜２１N、スイッチ２２0〜２２N、スイッチ２３0〜２３N、スイッチ２４0〜２４N、および静電容量素子２５0〜２５Nからなる第１増幅部と、インダクタ１７ａ、トランジスタ１８ａ、トランジスタ１９ａ0〜１９ａN、抵抗２０ａ0〜２０ａN、静電容量素子２１ａ0〜２１ａN、スイッチ２２ａ0〜２２ａN、スイッチ２３ａ0〜２３ａN、スイッチ２４ａ0〜２４ａN、および静電容量素子２５ａ0〜２５ａNからなる第２増幅部とからなる。
【０１１３】
第１増幅部の接続構成は、図２と同様であり、第２増幅部の接続構成においても、第１増幅部と同様である。第１増幅部の入力端子がＩＮＸ、出力端子がＯＵＴＸとなり、第２増幅部の入力端子がＩＮＹ、出力端子がＯＵＴＹとなっている。
【０１１４】
そして、差動入力である入力端子ＩＮＸ，ＩＮＹから、ＲＦ信号がそれぞれ入力され、差動出力である出力端子ＯＵＴＸ，ＯＵＴＹから差動出力信号が出力されることになる。
【０１１５】
この場合、ソース接地ＭＯＳであるトランジスタ１９0〜１９N，１９ａ0〜１９ａNが全て飽和状態で動作しているとき回路のゲインが最大となる。また、図１０の増幅器１５（，１６）において、スイッチ２４0〜２４N，２４ａ0〜２４ａN、および静電容量素子２５0〜２５N，２５ａ0〜２５ａNをそれぞれ設けているので、増幅器１５（，１６）の回路ゲインを切り替えるためにトランジスタ１９0〜１９N，１９ａ0〜１９ａNをＯＮ／ＯＦＦさせた際に発生する寄生容量の影響を補正し、周波数依存性を改善することができる。
【０１１６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１７】
本発明は、無線通信において、送信パワーを広範囲で、かつ高精度に調整する技術に適している。
【符号の説明】
【０１１８】
１  送信パワー制御システム
２  ベースバンド用ＩＣ
３  半導体集積回路装置
４  デジタルベースバンド部
５  Ｄ／Ａ変換器
６  ロジックコントローラ
７  ロジックコントローラ
８  ローパスフィルタ
９  ゲインコントロールアンプ
１０  Ｉ／Ｑミキサ
１１  Ｉ／Ｑフェースジェネレータ
１３  加算器
１４  ＶＣＯ／シンセサイザ
１５  増幅器
１５1〜１５N  増幅ユニット
１６  増幅器
１７  インダクタ
１７ａ  インダクタ
１８  トランジスタ
１８ａ  トランジスタ
１９0〜１９N   トランジスタ
２０0〜２０N   抵抗
２１0〜２１N  静電容量素子
２２0〜２２N  スイッチ
２３0〜２３N  スイッチ
２４0〜２４N  スイッチ
２５0〜２５N  静電容量素子
２６  Ｐ型半導体基板
２７  絶縁膜
２８〜３１  半導体領域
３２〜３４  ゲート
３５  スルーホール
３６  スルーホール
３７  メタル配線
３８  メタル配線
３９，４０  スルーホール
４１，４２  メタル配線
４３，４４  スルーホール
４５，４６  メタル配線
４７〜４９  スルーホール
５０  メタル配線
５１〜５４  半導体領域
５５〜５７  ゲート
５８，５９  スルーホール
６０，６１  メタル配線
６２，６３  スルーホール
６４，６５  メタル配線
６６，６７  スルーホール
６８，６９  メタル配線
７０〜７２  スルーホール
７３  メタル配線
Ｈ１〜Ｈ１３  メタル配線
１００  ドライバ部
１０１，１０２  ドライバアンプ
ＬＤ  インダクタ
ＭＣＡＳ  トランジスタ
Ｍ０〜Ｍｎ  トランジスタ
Ｒ０〜Ｒｎ  抵抗
Ｃ０〜Ｃｎ  静電容量素子
ＳＷａ０〜ＳＷａｎ  スイッチ
ＳＷｂ０〜ＳＷｂｎ  スイッチ
【図１】
2011119987.tif 000010
【図２】
2011119987.tif 000011
【図３】
2011119987.tif 000012
【図４】
2011119987.tif 000013
【図５】
2011119987.tif 000014
【図６】
2011119987.tif 000015
【図７】
2011119987.tif 000016
【図８】
2011119987.tif 000017
【図９】
2011119987.tif 000018
【図１０】
2011119987.tif 000019
【図１１】
2011119987.tif 000020
【図１２】
2011119987.tif 000021
【図１３】
2011119987.tif 000022
【図１４】
2011119987.tif 000023
【図１５】
2011119987.tif 000024
【図１６】
2011119987.tif 000025