(57)【要約】【課題】発光面積を大きくすることができて発光効率の高い棒状構造の半導体素子の製造方法を提供する。【解決手段】この半導体素子の製造方法は、ｎ型の半導体コア７の先端面７Ａだけでなく側面７Ｂにもｐ型の半導体層１０を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、触媒金属６を用いてｎ型の半導体コア７を形成するので、ｎ型の半導体コア７の成長速度を速くできる。このため、半導体コア７を長くでき、ｎ型の半導体コア７の長さと比例関係になる発光面積を一層大きくすることができる。【選択図】図８
2011119612.tif 000002
【特許請求の範囲】
【請求項１】
基板上に触媒金属を形成する触媒金属形成工程と、
上記基板上かつ上記触媒金属下に第１導電型の半導体コアを形成する半導体コア形成工程と、
上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成する半導体層形成工程と
を備えることを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法において、
上記半導体層形成工程では、
上記触媒金属を残した状態で上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成することを特徴とする半導体素子の製造方法。
【請求項３】
請求項１に記載の半導体素子の製造方法において、
上記半導体層形成工程では、
上記触媒金属を除去してから、上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成することを特徴とする半導体素子の製造方法。
【請求項４】
請求項３に記載の半導体素子の製造方法において、
上記半導体層形成工程では、
上記触媒金属を除去した後、上記第１導電型の半導体コアの先端面および側面に第１導電型の半導体層を形成してから、上記第２導電型の半導体層を形成することを特徴とする半導体素子の製造方法。
【請求項５】
請求項１から４のいずれか１つに記載の半導体素子の製造方法において、
上記第１導電型の半導体コアを上記第２導電型の半導体層と共に上記基板から切り離す切り離し工程を備えることを特徴とする半導体素子の製造方法。
【請求項６】
請求項１から５のいずれか１つに記載の半導体素子の製造方法において、
上記半導体層形成工程で形成する上記第２導電型の半導体層は、
上記第１導電型の半導体コアの先端面を覆う部分の厚さが上記第１導電型の半導体コアの側面を覆う部分の厚さよりも厚いことを特徴とする半導体素子の製造方法。
【請求項７】
請求項１から５のいずれか１つに記載の半導体素子の製造方法において、
上記基板は、第１導電型の半導体基板であり、
異方性エッチングを行って、上記第２導電型の半導体層のうちの上記第１導電型の半導体コアの先端面と上記半導体コアの側面とを覆う被覆部を残すと共に、上記第２導電型の半導体層のうちの上記半導体コアの側面を覆う部分から上記半導体基板に沿って延在している延在部分を除去すると共に上記延在部分下の上記半導体基板を或る深さ寸法だけ除去して、上記半導体コアおよび上記半導体層の被覆部下に連なる上記半導体基板の段部を残すことを特徴とする半導体素子の製造方法。
【請求項８】
請求項５に記載の半導体素子の製造方法において、
上記切り離し工程では、
上記半導体コアを、上記半導体コアの先端面と側面を覆う上記半導体層の被覆部および上記半導体コア下に連なる上記半導体基板の段部と共に上記半導体基板から切り離すことを特徴とする半導体素子の製造方法。
【請求項９】
請求項１または２に記載の半導体素子の製造方法において、
上記触媒金属形成工程は、
上記基板上に成長穴を有する成長マスクを形成する工程と、
上記成長穴内の上記基板上に触媒金属を形成する工程とを含み、
上記半導体コア形成工程では、上記成長穴内の上記基板上かつ上記触媒金属下に上記成長マスク上に突出した第１導電型の半導体コアを形成し、
上記半導体形成工程では、上記触媒金属を残した状態で上記成長マスクよりも上に突出した上記第１導電型の半導体コアの表面に第２導電型の半導体層を形成し、
さらに、上記半導体形成工程の後に上記成長マスクを除去して上記半導体コアの側面を露出させる工程を有することを特徴とする半導体素子の製造方法。
【請求項１０】
請求項１から９のいずれか１つに記載の半導体素子の製造方法において、
上記第１導電型の半導体コアを覆うと共に上記第２導電型の半導体層で覆われる量子井戸層を形成する工程を有することを特徴とする半導体素子の製造方法。
【請求項１１】
第１導電型の半導体コアと、
上記第１導電型の半導体コアの一端部側の端面と側面を被覆すると共に上記半導体コアの他端部側の端面と側面を露出させる第２導電型の半導体層とを備え、
上記第２導電型の半導体層は、
上記半導体コアの一端部側の端面を覆う部分の厚さが上記半導体コアの側面を覆う部分の厚さよりも厚いことを特徴とする半導体素子。
【請求項１２】
請求項１１に記載の半導体素子を備えたことを特徴とするバックライト。
【請求項１３】
請求項１１に記載の半導体素子を備えたことを特徴とする照明装置。
【請求項１４】
請求項１１に記載の半導体素子を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、発光素子等として用いることができる半導体素子の製造方法および半導体素子に関する。
【背景技術】
【０００２】
従来、棒状構造を有する半導体素子の製造方法としては、特表２００８−５４４５６７号公報(特許文献１)に記載されているものがある。この製造方法では、図３６に示すように、まず、サファイア基板１１０上にｎ型ＧａＮバッファ層１２０を形成し、このｎ型ＧａＮバッファ層１２０上にｎ型ＧａＮナノロッド１３１,ＩｎＧａＮ量子ウェル１３３,ｐ型ＧａＮナノロッド１３５を順に垂直方向に成長させる。次に、上記ｎ型ＧａＮナノロッド１３１,ＩｎＧａＮ量子ウェル１３３,ｐ型ＧａＮナノロッド１３５で構成されるコアナノロッド１３０間の空き空間を満たす透明絶縁物１４０を形成し、この透明絶縁物１４０上に透明電極１６０,電極パッド１７０を形成し、上記ｎ型ＧａＮバッファ層１２０上に電極パッド１５０を形成する。上記コアナノロッド１３０では、上記ｎ型ＧａＮナノロッド１３１とｐ型ＧａＮナノロッド１３５との間のｐｎ接合で発光する。
【０００３】
しかしながら、上記コアナノロッド１３０では、ｐｎ接合がｎ型ＧａＮナノロッド１３１の端面とｐ型ＧａＮナノロッド１３５の端面との間だけに形成されているので、発光面積が少ないという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００８−５４４５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の課題は、発光面積を大きくすることができて発光効率の高い棒状構造の半導体素子の製造方法およびその棒状構造の半導体素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、この発明の半導体素子の製造方法は、基板上に触媒金属を形成する触媒金属形成工程と、
上記基板上かつ上記触媒金属下に第１導電型の半導体コアを形成する半導体コア形成工程と、
上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成する半導体層形成工程とを備える。
【０００７】
この発明の半導体素子の製造方法によれば、上記第１導電型の半導体コアの先端面だけでなく上記半導体コアの側面にも第２導電型の半導体層を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属を用いて上記第１導電型の半導体コアを形成するので、上記第１導電型の半導体コアの成長速度を速くできる。このため、上記半導体コアを長くでき、上記第１導電型の半導体コアの長さと比例関係になる発光面積を一層大きくすることができる。また、上記第１導電型の半導体コアの先端面および側面が第２導電型の半導体層で覆われるので、上記第２導電型の半導体層のための電極が上記第１導電型の半導体コアに短絡することを防止できる。
【０００８】
また、一実施形態の半導体素子の製造方法は、上記半導体層形成工程では、
上記触媒金属を残した状態で上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成する。
【０００９】
この実施形態の半導体素子の製造方法によれば、上記触媒金属を残した状態で第２導電型の半導体層を形成するので、上記第１導電型の半導体コアの形成と上記第２導電型の半導体層の形成とを同一製造装置内で連続して行うことができる。よって、工程削減、製造時間の短縮ができる。また、上記第１導電型の半導体コアを形成後、この半導体コアを製造装置外に出す必要が無いので、上記第１導電型の半導体コアの表面にコンタミが付着しないようにでき、素子特性を改善できる。また、上記第１導電型の半導体コアの形成と上記第２導電型の半導体層の形成とを連続して行うことができるので、大きな温度変化や成長の停止などを回避して結晶性を改善でき、素子特性を改善できる。また、上記第１導電型の半導体コアを形成した直後に上記触媒金属を除去するエッチングを行わないことで、上記第１導電型の半導体コアの表面(すなわち、上記第２導電型の半導体層との界面)へのダメージを無くすることができ、素子特性を改善できる。
【００１０】
また、一実施形態の半導体素子の製造方法は、上記半導体層形成工程では、
上記触媒金属を除去してから、上記第１導電型の半導体コアの先端面および側面に第２導電型の半導体層を形成する。
【００１１】
この実施形態の半導体素子の製造方法によれば、上記触媒金属を除去してから第２導電型の半導体層を形成するので、発光領域(第１導電型の半導体コアと第２導電型の半導体層との界面)に触媒金属が混入するのを防ぐことができる。
【００１２】
また、一実施形態の半導体素子の製造方法は、上記半導体層形成工程では、
上記触媒金属を除去した後、上記第１導電型の半導体コアの先端面および側面に第１導電型の半導体層を形成してから、上記第２導電型の半導体層を形成する。
【００１３】
この実施形態によれば、上記第１導電型の半導体コアの先端面および側面に第１導電型の半導体層を等方的に形成することで結晶性の良い第１導電型の半導体層を形成でき、この第１導電型の半導体層と上記第２導電型の半導体層との間に欠陥の少ない接合部(量子井戸層)を得ることができる。
【００１４】
また、一実施形態の半導体素子の製造方法は、上記第１導電型の半導体コアを上記第２導電型の半導体層と共に上記基板から切り離す切り離し工程を備える。
【００１５】
この実施形態の半導体素子の製造方法によれば、切り離し工程によって、上記第１導電型の半導体コアと第２導電型の半導体層とで構成される棒状構造の発光素子を基板から切り離すので、装置への実装の自由度が高い棒状構造の発光素子を製造できる上に上記基板を再利用できる。また、上記棒状構造の発光素子は、使用する半導体の量を少なくでき、発光素子を用いた装置の薄型化と軽量化が可能となると共に、半導体層で覆われた半導体コアの全周から光が放出されることにより発光領域が広くなるので、発光効率が高く省電力なバックライト,照明装置および表示装置などを実現することができる。また、上記棒状構造の発光素子は、例えば直径が１μｍで長さ１０μｍのマイクロオーダーサイズや、直径または長さのうちの少なくとも直径が１μｍ未満のナノオーダーサイズの素子として作製できる。
【００１６】
また、一実施形態の半導体素子の製造方法は、上記半導体層形成工程で形成する上記第２導電型の半導体層は、
上記第１導電型の半導体コアの先端面を覆う部分の厚さが上記第１導電型の半導体コアの側面を覆う部分の厚さよりも厚い。
【００１７】
この実施形態の半導体素子の製造方法によれば、上記触媒金属と上記第２導電型の半導体層との接触面を上記半導体コアの先端面での上記半導体層とのＰＮ接合部から離すことができるので、金属除去面のダメージや欠陥がＰＮ接合に悪影響を及ぼし難くなる。また、エッチングの際に上記半導体コアが上記半導体層から露出することを防止できる。
【００１８】
また、一実施形態の半導体素子の製造方法は、上記基板は、第１導電型の半導体基板であり、
異方性エッチングを行って、上記第２導電型の半導体層のうちの上記第１導電型の半導体コアの先端面と上記半導体コアの側面とを覆う被覆部を残すと共に、上記第２導電型の半導体層のうちの上記半導体コアの側面を覆う部分から上記半導体基板に沿って延在している延在部分を除去すると共に上記延在部分下の上記半導体基板を或る深さ寸法だけ除去して、上記半導体コアおよび上記半導体層の被覆部下に連なる上記半導体基板の段部を残す。
【００１９】
この実施形態の半導体素子の製造方法によれば、上記第１導電型の半導体基板の段部によって、上記第１導電型の半導体コアに対して容易にコンタクトを取ることができる半導体素子を作製できる。また、上記第１導電型の半導体コアは、基板側以外の側面や先端では上記第２導電型の半導体層で覆われて上記半導体層から露出していない構造の半導体素子を得ることができる。
【００２０】
また、一実施形態の半導体素子の製造方法は、上記切り離し工程では、
上記半導体コアを、上記半導体コアの先端面と側面を覆う上記半導体層の被覆部および上記半導体コア下に連なる上記半導体基板の段部と共に上記半導体基板から切り離す。
【００２１】
この実施形態の半導体素子の製造方法によれば、上記半導体基板から切り離された上記段部と上記半導体コアと上記半導体層とが構成する発光素子を得ることができる。
【００２２】
また、一実施形態の半導体素子の製造方法は、上記触媒金属形成工程は、
上記基板上に成長穴を有する成長マスクを形成する工程と、
上記成長穴内の上記基板上に触媒金属を形成する工程とを含み、
上記半導体コア形成工程では、上記成長穴内の上記基板上かつ上記触媒金属下に上記成長マスク上に突出した第１導電型の半導体コアを形成し、
上記半導体形成工程では、上記触媒金属を残した状態で上記成長マスクよりも上に突出した上記第１導電型の半導体コアの表面に第２導電型の半導体層を形成し、
さらに、上記半導体形成工程の後に上記成長マスクを除去して上記半導体コアの側面を露出させる工程を有する。
【００２３】
この実施形態の半導体素子の製造方法によれば、上記成長マスクを除去して上記半導体コアの側面を露出させる。これにより、上記第２導電型の半導体層のエッチング量を少なくする(もしくは無くする)ことができ、基板をエッチングする必要も無くすることができて、一端側だけ半導体層から半導体コアが露出した半導体素子をより容易に作製できる。
【００２４】
また、一実施形態の半導体素子の製造方法は、上記第１導電型の半導体コアを覆うと共に上記第２導電型の半導体層で覆われる量子井戸層を形成する工程を有する。
【００２５】
この実施形態の半導体素子の製造方法によれば、上記量子井戸層により発光効率が高い発光素子を作製できる。
【００２６】
また、一実施形態の半導体素子は、第１導電型の半導体コアと、
上記第１導電型の半導体コアの一端部側の端面と側面を被覆すると共に上記半導体コアの他端部側の端面と側面を露出させる第２導電型の半導体層とを備え、
上記第２導電型の半導体層は、
上記半導体コアの一端部側の端面を覆う部分の厚さが上記半導体コアの側面を覆う部分の厚さよりも厚い。
【００２７】
この実施形態の半導体素子によれば、寸法の縦横比が高い半導体素子が得られる。また、上記第２導電型の半導体層は、半導体コアの一端部側の端面を覆う部分の厚さが半導体コアの側面を覆う部分の厚さに比べて厚いので、半導体コアの一端部がダメージを受けることを防止でき、半導体コアの一端部の露出を防止できる。また、基板から切り離された棒状構造の発光素子とする場合は、装置への実装の自由度が高くなる。
【００２８】
また、一実施形態のバックライトでは、上記半導体素子を備えた。この実施形態のバックライトによれば、上記半導体素子を棒状構造発光素子として用いることによって、薄型化と軽量化が可能でかつ発光効率が高く省電力なバックライトを実現できる。
【００２９】
また、一実施形態の照明装置では、上記半導体素子を備えた。この実施形態の照明装置によれば、上記半導体素子を棒状構造発光素子として用いることによって、薄型化と軽量化が可能でかつ発光効率が高く省電力な照明装置を実現できる。
【００３０】
また、一実施形態の表示装置では、上記半導体素子を備えた。この実施形態の表示装置によれば、上記半導体素子を棒状構造発光素子として用いることによって、薄型化と軽量化が可能でかつ発光効率が高く省電力な表示装置を実現できる。
【発明の効果】
【００３１】
この発明の半導体素子の製造方法によれば、第１導電型の半導体コアの先端面だけでなく上記半導体コアの側面にも第２導電型の半導体層を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、触媒金属を用いて上記第１導電型の半導体コアを形成するので、上記第１導電型の半導体コアの成長速度を速くできて、上記半導体コアを長くでき、上記第１導電型の半導体コアの長さと比例関係になる発光面積を一層大きくすることができる。また、上記第１導電型の半導体コアの先端面および側面が第２導電型の半導体層で覆われるので、上記第２導電型の半導体層のための電極が上記第１導電型の半導体コアに短絡することを防止できる。
【図面の簡単な説明】
【００３２】
【図１】この発明の半導体素子の製造方法の第１実施形態の工程図である。
【図２】上記第１実施形態の工程図である。
【図３】上記第１実施形態の工程図である。
【図４】上記第１実施形態の工程図である。
【図５】上記第１実施形態の工程図である。
【図６】上記第１実施形態の工程図である。
【図７】上記第１実施形態の工程図である。
【図８】上記第１実施形態の工程図である。
【図９】上記第１実施形態の工程図である。
【図１０】上記第１実施形態の工程図である。
【図１１】上記第１実施形態の工程図である。
【図１２】上記第１実施形態の工程図である。
【図１３】上記第１実施形態の工程図である。
【図１４】上記第１実施形態の工程図である。
【図１５】この発明の半導体素子の製造方法の第２実施形態の工程図である。
【図１６】上記第２実施形態の工程図である。
【図１７】上記第２実施形態の工程図である。
【図１８】上記第２実施形態の工程図である。
【図１９】上記第２実施形態の工程図である。
【図２０】上記第２実施形態の工程図である。
【図２１】この発明の半導体素子の製造方法の第３実施形態の工程図である。
【図２２】上記第３実施形態の工程図である。
【図２３】上記第３実施形態の工程図である。
【図２４】上記第３実施形態の工程図である。
【図２５】上記第３実施形態の工程図である。
【図２６】上記第３実施形態で作製した棒状発光素子の基板上への配置の一例を示す模式図である。
【図２７Ａ】この発明の半導体素子の製造方法の第４実施形態の工程図である。
【図２７Ｂ】上記第４実施形態の工程図である。
【図２７Ｃ】上記第４実施形態の工程図である。
【図２７Ｄ】上記第４実施形態の工程図である。
【図２７Ｅ】上記第４実施形態の工程図である。
【図２８Ａ】この発明の半導体素子の製造方法の第５実施形態の工程図である。
【図２８Ｂ】上記第５実施形態の工程図である。
【図２８Ｃ】上記第５実施形態の工程図である。
【図２８Ｄ】上記第５実施形態の工程図である。
【図２８Ｅ】上記第５実施形態の工程図である。
【図２９】この発明の第６実施形態の棒状構造発光素子を備えた発光装置、バックライト、照明装置および表示装置に用いる絶縁性基板の平面図である。
【図３０】図２９のXXV−XXV線から見た断面模式図である。
【図３１】上記棒状構造発光素子を配列する原理を説明する図である。
【図３２】上記棒状構造発光素子を配列するときに電極に与える電位を説明する図である。
【図３３】上記棒状構造発光素子を配列した絶縁性基板の平面図である。
【図３４】上記表示装置の平面図である。
【図３５】上記表示装置の表示部の要部の回路図である。
【図３６】従来の半導体素子の製造方法を説明する図である。
【発明を実施するための形態】
【００３３】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３４】
(第１の実施の形態)
図１〜図１４はこの発明の第１実施形態の半導体素子の製造方法を順に示す工程図である。この実施形態では、Ｓiをドープしたｎ型ＧａＮとＭgをドープしたｐ型ＧａＮとを用いるが、ＧａＮにドーピングする不純物はこれに限らない。
【００３５】
この第１実施形態では、まず、図１に示すように、サファイア基板１を用意し基板１を洗浄する。次に、図２に示すように、上記基板１上にｎ‐ＧａＮ膜２を成膜する。次に、図３に示すように、上記ｎ‐ＧａＮ膜２上にマスク層３をデポジションによって形成する。このマスク層３は、例えば、ＳｉＮまたはＳｉＯ２で作製される。
【００３６】
次に、上記マスク層３上にレジスト層５を塗布し、露光および現像(デベロップ)を行い、さらに、ドライエッチングを行って、図４に示すように、上記レジスト層５およびマスク層３に穴５Ａ,３Ａを形成する。この穴５Ａ,３Ａによって、ｎ‐ＧａＮ膜２の一部２Ａが露出している。上記マスク層３が成長マスクをなし、上記マスク層３に形成された穴３Ａが成長穴をなす。
【００３７】
次に、触媒金属形成工程で、図５に示すように、上記レジスト層５上および上記穴３Ａに露出したｎ‐ＧａＮ膜２の一部２Ａ上に触媒金属６を蒸着(デポジション)させる。この触媒金属６としては、例えば、Ｎｉ、Ｆｅなどを採用できる。
【００３８】
次に、リフトオフにより、レジスト層５およびレジスト層５上の触媒金属６を除去し、図６に示すように、上記ｎ‐ＧａＮ膜２の一部２Ａ上の触媒金属６を残し、次に、洗浄を行う。
【００３９】
次に、半導体コア形成工程で、図７に示すように、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて触媒金属６の存在下で棒状の半導体コア７を形成する。この棒状の半導体コア７は、例えば、長さ２５μｍに成長させる。成長温度を８００℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コアを成長させることができる。ここで、ｎ型ＧａＮは、六方晶系の結晶成長となり、基板１表面に対して垂直方向をｃ軸方向にして成長させることにより、六角柱形状の半導体コアが得られる。なお、上記レジスト層５の穴５Ａ,マスク層３の穴３Ａを複数個形成し、この複数個の穴５Ａ,３Ａに露出した複数箇所のｎ‐ＧａＮ膜２の一部２Ａに触媒金属６を形成して、複数本の棒状の半導体コア７を形成してもよい。
【００４０】
次に、図８に示すように、ＭＯＣＶＤにより、上記ｎ型ＧａＮ半導体コア７およびマスク層３を覆うように、ｐ型ＩｎＧａＮからなる量子井戸層８を成膜する。この量子井戸層８は、発光波長に応じて設定温度を７５０℃にし、キャリアガスに窒素(Ｎ２)、成長ガスにＴＭＧおよびＮＨ３、トリメチルインジウム(ＴＭＩ)を供給することで、ｎ型ＧａＮの半導体コア７上およびマスク層３上にｐ型ＩｎＧａＮ量子井戸層８を形成することができる。なお、この量子井戸層は、ＩｎＧａＮ層とｐ型ＧａＮ層の間に電子ブロック層としてｐ型ＡｌＧａＮ層を入れてもよい。また、ＧａＮの障壁層とＩｎＧａＮの量子井戸層を交互に積層した多重量子井戸構造であってもよい。
【００４１】
次に、半導体層形成工程で、図８に示すように、ＭＯＣＶＤにより、上記量子井戸層８の全面にｐ-ＧａＮ半導体層１０を形成する。このｐ-ＧａＮ半導体層１０は、設定温度を９００℃にし、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣｐ２Ｍｇを用いることによってｐ型ＧａＮからなる半導体層１０を形成できる。
【００４２】
上記ＭＯＣＶＤによる量子井戸層８およびｐ-ＧａＮ半導体層１０の成長において、触媒金属６を付けた状態で成膜するので、上記ｎ型ＧａＮ半導体コア７の側面７Ｂを覆う部分の成長速度に比べて、上記触媒金属６と上記ｎ型ＧａＮ半導体コア７の先端面７Ａとの間の部分の成長速度が速く、例えば１０〜１００倍になる。具体的一例として、触媒金属６が付着した箇所のＧａＮの成長速度が５０〜１００μｍ/時であるのに対して、触媒金属が付着していない箇所のＧａＮの成長速度は１〜２μｍ/時になる。よって、量子井戸層８，ｐ-ＧａＮ半導体層１０は、その先端部８Ａ，１０Ａの膜厚が、側面部８Ｂ,１０Ｂの膜厚に比べて厚くなる。
【００４３】
次に、図９に示すように、触媒金属除去工程において、ｎ型ＧａＮ半導体コア７上の触媒金属６をエッチングにより除去し、洗浄を行い、アニールによりｐ-ＧａＮ半導体層１０を活性にする。ここで、上記半導体コア７の先端面７Ａを覆う量子井戸層８,ｐ-ＧａＮ半導体層１０の先端部８Ａ,１０Ａの肉厚が半導体コア７の側面７Ｂを覆う量子井戸層８,ｐ-ＧａＮ半導体層１０の側面部８Ｂ,１０Ｂの肉厚よりも厚いので、金属除去面のダメージや欠陥がＰＮ接合に悪影響を及ぼし難くなる。また、エッチングの際に上記半導体コア７が上記半導体層１０から露出することを防止できる。
【００４４】
次に、図１０に示すように、上記ｐ-ＧａＮ半導体層１０の全面に導電膜１１を形成する。この導電膜１１の材質は、ポリシリコン，ＩＴＯ(錫添加酸化インジウム)等を採用できる。この導電膜１１の膜厚は例えば２００ｎｍとする。そして、上記導電膜１１を成膜後、５００℃から６００℃で熱処理を行うことで、ｐ型ＧａＮからなる半導体層１０と導電膜１１とのコンタクト抵抗を下げることができる。なお、導電膜１１は、これに限らず、例えば厚さ５ｎｍのＡｇ／ＮｉまたはＡｕ／Ｎｉの半透明の積層金属膜などを用いてもよい。この積層金属膜の成膜には蒸着法あるいはスパッタ法を用いることができる。さらに、より導電層の抵抗を下げるために、ＩＴＯによる導電膜上にＡｇ／ＮｉまたはＡｕ／Ｎｉの積層金属膜を積層してもよい。
【００４５】
次に、図１１に示すように、ドライエッチングのＲＩＥ(反応性イオンエッチング)により、上記半導体コア７上および上記マスク層３上で横方向に延在する部分の導電膜１１を除去する。また、上記ＲＩＥにより、上記半導体コア７の先端面７Ａ上を覆うｐ型ＧａＮ半導体層１０の先端部１０Ａを或る厚さ分だけ除去する。また、上記ＲＩＥにより、上記マスク層３上で導電膜１１を越えて横方向に延在する領域のｐ型ＧａＮ半導体層１０を除去する。また、上記ＲＩＥにより、上記マスク層３上で導電膜１１を越えて横方向に延在する領域の量子井戸層８を除去する。
【００４６】
前述の如く、上記ＲＩＥの前には、量子井戸層８の先端部８Ａの膜厚は、側面部８Ｂの膜厚に比べて十分に厚く、ｐ-ＧａＮ半導体層１０の先端部１０Ａの膜厚が側面部１０Ｂの膜厚に比べて十分に厚いので、上記ＲＩＥの後に、先端部で半導体コア７が露出することはない。したがって、上記ＲＩＥにより、上記半導体コア７の先端面を覆う量子井戸層８,ｐ-ＧａＮ半導体層１０と、上記半導体コア７の側面を覆う量子井戸層８,ｐ-ＧａＮ半導体層１０,導電膜１１とが残る。
【００４７】
次に、図１２に示すように、エッチングにより、マスク層３を除去する。このマスク層３が酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、容易に半導体コア７および半導体コア７を覆う半導体層１０,導電膜１１の部分に影響を与えずにマスク層３をエッチングできる。また、ＣＦ４やＸeＦ２を用いたドライエッチングにより、容易に半導体コア７および半導体コア７を覆う半導体層１０,導電膜１１の部分に影響を与えずにマスク層３をエッチングすることができる。これにより、半導体コア７は、基板１側の部分７Ｃが露出される。
【００４８】
次に、図１３に示すように、ＲＩＥ(反応性イオンエッチング)により、下地ｎ‐ＧａＮ膜２をエッチングして、基板１表面を露出させる。これにより、半導体コア７に連なるｎ‐ＧａＮ段部２Ａが形成される。ここで、先端面７Ａ上のｐ-ＧａＮ半導体層１０と量子井戸層８の厚さが下地ｎ‐ＧａＮ膜２の厚さに比べて十分に厚くなるようにしているので、上記ＲＩＥにより、上記半導体コア７の先端面７Ａが露出しないようにできる。
【００４９】
これにより、上記ｎ型ＧａＮ半導体コア７とｐ型ＩｎＧａＮ量子井戸層８とｐ-ＧａＮ半導体層１０および導電膜１１,ｎ‐ＧａＮ段部２Ａで構成される棒状構造の発光素子が基板１上に形成される。
【００５０】
この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体コア７の先端面７Ａだけでなく側面７Ｂにもｐ型の半導体層１０を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属６を用いて上記ｎ型の半導体コア７を形成するので、上記ｎ型の半導体コア７の成長速度を速くできる。このため、上記半導体コア７を従来に比べ短時間で長くでき、上記ｎ型の半導体コア７の長さと比例関係になる発光面積を一層大きくすることができる。また、上記ｎ型の半導体コアの先端面７Ａおよび側面がｐ型の半導体層１０で覆われるので、ｐ型の半導体層１０のための電極が上記ｎ型の半導体コア７に短絡することを防止できる。
【００５１】
また、この実施形態の半導体素子の製造方法によれば、上記触媒金属６を残した状態でｐ型ＩｎＧａＮ量子井戸層８,ｐ型の半導体層１０を形成するので、上記ｎ型の半導体コア７の形成と上記ｐ型の量子井戸層８,ｐ型の半導体層１０の形成とを同一製造装置内で連続して行うことができる。よって、工程削減、製造時間の短縮ができる。また、上記ｎ型の半導体コア７を形成後、この半導体コア７を製造装置外に出す必要が無いので、上記ｎ型の半導体コア７の表面にコンタミが付着しないようにでき、素子特性を改善できる。また、上記ｎ型の半導体コア７の形成とｐ型の量子井戸層８,ｐ型の半導体層１０の形成とを連続して行うことができるので、大きな温度変化や成長の停止などを回避して結晶性を改善でき、素子特性を改善できる。また、上記ｎ型の半導体コア７を形成した直後に上記触媒金属６を除去するエッチングを行わないことで、上記ｎ型の半導体コア７の表面(すなわち、上記ｐ型の半導体層１０との界面)へのダメージを無くすることができ、素子特性を改善できる。
【００５２】
また、この実施形態では、基板１上に触媒金属６を付けたままでｎ型の半導体コア７とｐ型の半導体層１０を順に形成するので、上記触媒金属６に接する部分の成長速度が上記触媒金属６に接しない部分の成長速度に比べて格段に(例えば１０〜１００倍)速くなる。したがって、寸法の縦横比が高い半導体素子を作製できる。この第１実施形態では、一例として、棒状構造発光素子１２の直径を１μｍ、長さを２５μｍとしている。また、上記触媒金属６下で上記ｎ型の半導体コア７とｐ型の半導体層１０とを連続して積層できるので、ＰＮ接合部の欠陥を少なくすることができる。
【００５３】
また、この実施形態の製造方法によれば、マスク層３を除去して、半導体コア７の基板１側の部分７Ｃを露出させるので、半導体層１０のエッチング量を少なくできる。また、上記棒状構造発光素子１２は、半導体コア７に連なるｎ-ＧａＮ段部２Ａによって、半導体コア７に対して容易にコンタクトを取ることができる。また、上記棒状構造発光素子１２は、量子井戸層８により発光効率を向上できる。
【００５４】
尚、上記実施形態では、上記棒状構造の発光素子１２を基板１から切り離さなかったが、この棒状構造の発光素子１２を基板１から切り離なす工程を有してもよい。この場合は、切り離し工程において、イソプロピルアルコール(ＩＰＡ)水溶液中に基板を浸し、超音波(例えば数１０ＫＨz)を用いて下地基板１を基板平面に沿って振動させることにより、下地基板１上に立設する半導体コア７を折り曲げるように、量子井戸層８と半導体層１０,導電膜１１に覆われた半導体コア７に対して応力が働いて、図１４に示すように、量子井戸層８と半導体層１０,導電膜１１に覆われた半導体コア７が基板１から切り離される。この場合は、下地基板１から切り離なされた微細な棒状構造発光素子１２を製造できる。したがって、この場合、装置への実装の自由度が高い微細な棒状構造発光素子１２を製造することができる。また、上記基板１を再利用できる。また、上記棒状構造発光素子１２は、使用する半導体の量を少なくでき、発光素子を用いた装置の薄型化と軽量化が可能となると共に、半導体層１０で覆われた半導体コア７の全周から光が放出されることにより発光領域が広くなるので、発光効率が高く省電力な発光装置,バックライト,照明装置および表示装置などを実現することができる。また、図１３に示すように、ＲＩＥ(反応性イオンエッチング)により、下地ｎ‐ＧａＮ膜２をエッチングして段部２Ａを形成したが、この下地ｎ‐ＧａＮ膜２のエッチングを省略して段部２Ａのない下地ｎ‐ＧａＮ膜２から半導体コア７を切り離して、段部２Ａを有していない棒状構造発光素子を作製してもよい。
【００５５】
また、上記実施形態では、基板１上にｎ‐ＧａＮ膜２を成膜したが、基板１上にｎ‐ＧａＮ膜２を成膜する工程をなくして、基板１上に直接にマスク層３を形成してもよい。また、上記実施形態では、触媒金属除去工程において、ｎ型ＧａＮ半導体コア７上の触媒金属６をエッチングにより除去したが、この触媒金属除去工程をなくして、触媒金属６を残したままで導電膜１１を形成してもよい。また、上記実施形態では、図１１に示すように、ＲＩＥによって、導電膜１１, ｐ型ＧａＮ半導体層１０, 量子井戸層８をエッチングしたが、このＲＩＥによるエッチング工程をなくし、次のマスク層３を除去する工程において、各層一斉リフトオフによりマスク層３を除去してもよい。
【００５６】
(第２の実施の形態)
図１５〜図２０はこの発明の第２実施形態の半導体素子の製造方法を順に示す工程図である。この第２実施形態では、まず、触媒金属形成工程で、図１５に示すように、ｎ‐ＧａＮ基板２１上に触媒金属２２を蒸着(デポジション)させる。この触媒金属２２としては、例えば、Ｎｉ、Ｆｅなどを採用できる。
【００５７】
次に、半導体コア形成工程で、図１６に示すように、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて棒状の半導体コア２３を形成する。この棒状の半導体コア２３は、例えば、長さ２５μｍに成長させる。成長温度を８００℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コアを成長させることができる。ここで、ｎ‐ＧａＮは、六方晶系の結晶成長となり、基板２１表面に対して垂直方向をｃ軸方向にして成長させることにより、六角柱形状の半導体コアが得られる。なお、上記触媒金属２２は上記基板２１上の異なる複数の箇所に形成し、複数本の棒状の半導体コア２３を形成してもよい。
【００５８】
次に、半導体層形成工程で、図１７に示すように、ＭＯＣＶＤにより、上記ｎ‐ＧａＮ半導体コア２３,ｎ-ＧａＮ基板２１の全面にｐ-ＧａＮ半導体層２５を形成する。このｐ-ＧａＮ半導体層２５は、設定温度を９００℃にし、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣｐ２Ｍｇを用いることによってｐ型ＧａＮからなる半導体層２５を形成できる。
【００５９】
上記ＭＯＣＶＤによるｐ-ＧａＮ半導体層２５の成長において、触媒金属２２を付けた状態で成膜するので、上記ｎ型ＧａＮ半導体コア２３の側面２３Ｂを覆う部分の成長速度に比べて、上記触媒金属２２と上記ｎ型ＧａＮ半導体コア２３の先端面２３Ａとの間の部分の成長速度が速く、例えば１０〜１００倍になる。よって、ｐ-ＧａＮ半導体層２５は、その先端部２５Ａの膜厚が、側面部２５Ｂの膜厚に比べて厚くなる。
【００６０】
次に、図１８に示すように、ｐ-ＧａＮ半導体層２５上の触媒金属２２をエッチングにより除去し、洗浄を行い、アニールによりｐ-ＧａＮ半導体層２５を活性にする。ここで、上記半導体コア２３の先端面２３Ａを覆うｐ-ＧａＮ半導体層２５の先端部２５Ａの肉厚が半導体コア２３の側面２３Ｂを覆うｐ-ＧａＮ半導体層２５の側面部２５Ｂの肉厚よりも厚いので、金属除去面のダメージや欠陥がＰＮ接合に悪影響を及ぼし難くなる。また、エッチングの際に上記半導体コア２３が上記半導体層２５から露出することを防止できる。
【００６１】
次に、図１９に示すように、ドライエッチングのＲＩＥ(反応性イオンエッチング)により、上記半導体コア２３上のｐ-ＧａＮ半導体層２５の先端部２５Ａを或る厚さ分だけ除去する。また、上記ＲＩＥにより、ｎ-ＧａＮ基板２１上で横方向に延在する領域のｐ型ＧａＮ半導体層２５を除去する。また、上記ＲＩＥにより、上記ｎ-ＧａＮ基板２１を或る深さ寸法だけ除去する。これにより、図１９に示すように、上記ｐ型ＧａＮ半導体層２５は、上記半導体コア２３の先端面２３Ａおよび半導体コア２３の側面２３Ｂを覆う被覆部２５Ｃが残る。また、図１９に示すように、上記半導体コア２３と被覆部２５Ｃ下に連なる段部２１Ａがｎ-ＧａＮ基板２１に形成される。
【００６２】
これにより、上記ｎ型ＧａＮ半導体コア２３とｐ-ＧａＮ半導体層２５およびｎ-ＧａＮ段部２１Ａで構成される棒状構造の発光素子がｎ-ＧａＮ基板２１上に形成される。
【００６３】
この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体コア２３の先端面２３Ａだけでなく側面２３Ｂにもｐ型の半導体層２５を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属２２を用いて上記ｎ型の半導体コア２３を形成するので、上記ｎ型の半導体コア２３の成長速度を速くできる。このため、上記半導体コア２３を従来に比べて短時間で長くでき、上記ｎ型の半導体コア２３の長さと比例関係になる発光面積を一層大きくすることができる。また、上記ｎ型の半導体コア２３の先端面２３Ａおよび側面２３Ｂがｐ型の半導体層２５で覆われるので、ｐ型の半導体層２５のための電極が上記ｎ型の半導体コア２３に短絡することを防止できる。
【００６４】
また、この実施形態の半導体素子の製造方法によれば、上記触媒金属２２を残した状態でｐ型の半導体層２５を形成するので、上記ｎ型の半導体コア２３の形成とｐ型の半導体層２５の形成とを同一製造装置内で連続して行うことができる。よって、工程削減、製造時間の短縮ができる。また、上記ｎ型の半導体コア２３を形成後、この半導体コア２３を製造装置外に出す必要が無いので、上記ｎ型の半導体コア２３の表面にコンタミが付着しないようにでき、素子特性を改善できる。また、上記ｎ型の半導体コア２３の形成とｐ型の半導体層２５の形成とを連続して行うことができるので、大きな温度変化や成長の停止などを回避して結晶性を改善でき、素子特性を改善できる。また、上記ｎ型の半導体コア２３を形成した直後に上記触媒金属２２を除去するエッチングを行わないことで、上記ｎ型の半導体コア２３の表面(すなわち、上記ｐ型の半導体層２５との界面)へのダメージを無くすることができ、素子特性を改善できる。
【００６５】
また、この実施形態の製造方法によれば、基板２１上に触媒金属２２を付けたままでｎ型の半導体コア２３とｐ型の半導体層２５を順に形成するので、上記触媒金属２２に接する部分の成長速度が上記触媒金属２２に接しない部分の成長速度に比べて格段に(例えば１０〜１００倍)速くなる。したがって、寸法の縦横比が高い半導体素子を作製できる。この第２実施形態では、一例として棒状構造発光素子２６の直径を１μｍ、長さを２５μｍとしている。また、上記触媒金属２２下で上記ｎ型の半導体コア２３とｐ型の半導体層２５とを連続して積層できるので、ＰＮ接合部の欠陥を少なくすることができる。また、この実施形態で作製した棒状構造発光素子２６によれば、半導体コア２３と被覆部２５Ｃ下に連なっているｎ-ＧａＮの段部２１Ａによって、半導体コア２３に対して容易にコンタクトを取ることができる。
【００６６】
尚、上記実施形態では、上記棒状構造の発光素子を基板１から切り離さなかったが、この棒状構造の発光素子を基板２１から切り離なす工程を有してもよい。この場合は、切り離し工程において、イソプロピルアルコール(ＩＰＡ)水溶液中に基板を浸し、超音波(例えば数１０ＫＨz)を用いて下地基板２１を基板平面に沿って振動させることにより、下地ｎ-ＧａＮ基板２１上に立設する半導体コア２３を折り曲げるように、ｐ型ＧａＮ半導体層２５に覆われた半導体コア２３に対して応力が働いて、図２０に示すように、半導体層２５に覆われた半導体コア２３および半導体コア２３に連なる段部２１Ａが基板２１から切り離される。こうして、下地基板２１から切り離なされた微細な棒状構造発光素子２６を製造できる。したがって、この場合は、装置への実装の自由度が高い微細な棒状構造発光素子２６を製造することができる。また、上記基板２１を再利用できる。また、上記棒状構造発光素子２６は、使用する半導体の量を少なくでき、発光素子を用いた装置の薄型化と軽量化が可能となると共に、半導体層２５で覆われた半導体コア２３の全周から光が放出されることにより発光領域が広くなるので、発光効率が高く省電力な発光装置,バックライト,照明装置および表示装置などを実現することができる。
【００６７】
なお、上記第２実施形態において、上記棒状の半導体コア２３を被覆すると共に上記ｐ-ＧａＮ半導体層２５で被覆される量子井戸層または多重量子井戸層を形成してもよい。この場合、発光効率の向上を図れる。
【００６８】
(第３の実施の形態)
図２１〜図２５はこの発明の第３実施形態の半導体素子の製造方法を順に示す工程図である。この第３実施形態では、まず、触媒金属形成工程で、図２１に示すように、ｎ型ＧａＮからなる基板３１上に、成長穴３２Ａを有するマスク層３２を形成する。このマスク層３２には、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓｉ３Ｎ４)など半導体コアおよび半導体層に対して選択的にエッチング可能な材料を用いることができる。上記成長穴３２Ａの形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。この際、成長する半導体コアの径は上記マスク３２の成長穴３２Ａのサイズに依存する。
【００６９】
次に、上記マスク３２の成長穴３２Ａに露出した基板３１の一部３１Ａに触媒金属３３を形成する。この触媒金属３３としては、例えば、Ｎｉ、Ｆｅなどを採用できる。
【００７０】
次に、半導体コア形成工程で、図２２に示すように、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて触媒金属３３の存在下で棒状の半導体コア３５を形成する。この棒状の半導体コア３５は、例えば、長さ２５μｍに成長させる。成長温度を８００℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コア３５を成長させることができる。ここで、ｎ型ＧａＮは、六方晶系の結晶成長となり、基板３１表面に対して垂直方向をｃ軸方向にして成長させることにより、六角柱形状の半導体コア３５が得られる。なお、上記マスク層３２の成長穴３２Ａを複数個形成し、この複数個の成長穴３２Ａに露出した複数箇所のｎ‐ＧａＮ基板３１の一部３１Ａに触媒金属３３を形成して、複数本の棒状の半導体コア３５を形成してもよい。
【００７１】
次に、半導体層形成工程で、図２３に示すように、ＭＯＣＶＤにより、上記ｎ‐ＧａＮ半導体コア３５,マスク３２を覆うｐ-ＧａＮ半導体層３６を形成する。このｐ-ＧａＮ半導体層３６は、設定温度を９００℃にし、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣｐ２Ｍｇを用いることによってｐ型ＧａＮからなる半導体層３６を形成できる。
【００７２】
上記ＭＯＣＶＤによるｐ-ＧａＮ半導体層３６の成長において、触媒金属３３を付けた状態で成膜するので、上記ｎ型ＧａＮ半導体コア３５の側面３５Ｂを覆う部分の成長速度に比べて、上記触媒金属３３と上記ｎ型ＧａＮ半導体コア３５の先端面３５Ａとの間の部分の成長速度が速く(例えば１０〜１００倍)なる。よって、ｐ-ＧａＮ半導体層３６は、その先端部３６Ａの膜厚が、側面部３６Ｂの膜厚に比べて厚くなる。
【００７３】
次に、図２４に示すように、ｐ-ＧａＮ半導体層３６上の触媒金属３３をエッチングにより除去し、洗浄を行い、アニールによりｐ-ＧａＮ半導体層３６を活性にする。ここで、上記半導体コア３５の先端面３５Ａを覆うｐ-ＧａＮ半導体層３６の先端部３６Ａの肉厚が半導体コア３５の側面３５Ｂを覆うｐ-ＧａＮ半導体層３６の側面部３６Ｂの肉厚よりも厚いので、金属除去面のダメージや欠陥がＰＮ接合に悪影響を及ぼし難くなる。また、エッチングの際に上記半導体コア３５が上記半導体層３６から露出することを防止できる。
【００７４】
次に、図２４に示すように、エッチングにより、マスク層３２を除去する。このマスク層３２が酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、容易に半導体コア３５および半導体コア３５を覆う半導体層３６の部分に影響を与えずにマスク層３２をエッチングできる。また、ＣＦ４やＸeＦ２を用いたドライエッチングにより、容易に半導体コア３５および半導体コア３５を覆う半導体層３６の部分に影響を与えずにマスク層３２をエッチングすることができる。これにより、半導体コア３５は、基板３１側の部分３５Ｃが露出される。
【００７５】
これにより、上記ｎ型ＧａＮ半導体コア３５とｐ-ＧａＮ半導体層３６で構成される棒状構造の発光素子３７が基板３１上に形成される。
【００７６】
この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体コア３５の先端面３５Ａだけでなく側面３５Ｂにもｐ型の半導体層３６を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属３３を用いて上記ｎ型の半導体コア３５を形成するので、上記ｎ型の半導体コア３５の成長速度を速くできる。このため、上記半導体コア３５を従来に比べ短時間で長くでき、上記ｎ型の半導体コア３５の長さと比例関係になる発光面積を一層大きくすることができる。また、上記ｎ型の半導体コア３５の先端面３５Ａおよび側面３５Ｂがｐ型の半導体層３６で覆われるので、ｐ型の半導体層３６のための電極が上記ｎ型の半導体コア３５に短絡することを防止できる。
【００７７】
また、この実施形態の半導体素子の製造方法によれば、上記触媒金属３３を残した状態でｐ型の半導体層３６を形成するので、上記ｎ型の半導体コア３５の形成とｐ型の半導体層３６の形成とを同一製造装置内で連続して行うことができる。よって、工程削減、製造時間の短縮ができる。また、上記ｎ型の半導体コア３５を形成後、この半導体コア３５を製造装置外に出す必要が無いので、上記ｎ型の半導体コア３５の表面にコンタミが付着しないようにでき、素子特性を改善できる。また、上記ｎ型の半導体コア３５の形成とｐ型の半導体層３６の形成とを連続して行うことができるので、大きな温度変化や成長の停止などを回避して結晶性を改善でき、素子特性を改善できる。また、上記ｎ型の半導体コア３５を形成した直後に上記触媒金属３３を除去するエッチングを行わないことで、上記ｎ型の半導体コア３５の表面(すなわち、上記ｐ型の半導体層３５との界面)へのダメージを無くすることができ、素子特性を改善できる。
【００７８】
また、この実施形態の製造方法によれば、基板３１上に触媒金属３３を付けたままでｎ型の半導体コア３５とｐ型の半導体層３６を順に形成するので、上記触媒金属３３に接する部分の成長速度が上記触媒金属３３に接しない部分の成長速度に比べて格段に(例えば１０〜１００倍)速くなる。したがって、寸法の縦横比が高い半導体素子を作製できる。この第３実施形態では、一例として棒状構造発光素子３７の直径を１μｍ、長さを２５μｍとしている。また、上記触媒金属３３下で上記ｎ型の半導体コア３５とｐ型の半導体層３６とを連続して積層できるので、ＰＮ接合部の欠陥を少なくすることができる。
【００７９】
また、この実施形態の製造方法によれば、マスク層３２を除去して、半導体コア３５の基板３１側の部分３５Ｃを露出させるので、半導体層３６のエッチング量を少なくできる。また、この実施形態で作製した棒状構造発光素子３７によれば、半導体コア３５は、半導体層３６から露出している部分３５Ｃによって、半導体コア３５に対して容易にコンタクトを取ることができる。
【００８０】
また、上記第３実施形態において、上記棒状の半導体コア３５を被覆すると共に上記ｐ-ＧａＮ半導体層３６で被覆される量子井戸層または多重量子井戸層を形成して、発光効率の向上を図ってもよい。
【００８１】
尚、上記実施形態では、上記棒状構造の発光素子３７を基板３１から切り離さなかったが、この棒状構造の発光素子１２を基板１から切り離なす工程を有してもよい。この場合は、切り離し工程において、イソプロピルアルコール(ＩＰＡ)水溶液中に基板を浸し、超音波(例えば数１０ＫＨz)を用いて下地基板３１を基板平面に沿って振動させることにより、下地ｎ-ＧａＮ基板３１上に立設する半導体コア３５を折り曲げるように、ｐ型ＧａＮ半導体層３５に覆われた半導体コア３５に対して応力が働いて、図２５に示すように、半導体コア３５と半導体コア３５を覆う半導体層３６で構成される棒状構造発光素子３７が基板３１から切り離される。こうして、下地基板３１から切り離なされた微細な棒状構造発光素子３７を製造できる。したがって、この場合には、装置への実装の自由度が高い微細な棒状構造発光素子３７を製造できる。また、上記棒状構造発光素子３７は、使用する半導体の量を少なくでき、発光素子を用いた装置の薄型化と軽量化が可能となると共に、半導体層３６で覆われた半導体コア３５の全周から光が放出されることにより発光領域が広くなるので、発光効率が高く省電力な発光装置,バックライト,照明装置および表示装置などを実現することができる。また、図２５に示すように、基板３１から切り離された棒状発光素子３７は上記ｎ型の半導体コア３５の先端面３５Ａおよび側面３５Ｂがｐ型の半導体層３６で覆われている。よって、この棒状発光素子３７を、図２６に示すように、基板４１上に形成されたｐ側電極４２とｎ側電極４３に接続するに際して、ｐ型の半導体層３６のためのｐ側電極４２が上記ｎ型の半導体コア３５に短絡することを防止できる。なお、図２６において、４５はＳＯＧ、ＳｉＯ２、エポキシまたはシリコン等で形成される透明絶縁物である。
【００８２】
尚、上記第１〜第３実施形態において上記切り離し工程を有する場合に、超音波を用いて、棒状構造発光素子を基板から切り離したが、これに限らず、切断工具を用いて半導体コアを基板から機械的に折り曲げることによって切り離してもよい。この場合、簡単な方法で基板上に設けられた微細な複数の棒状構造発光素子を短時間で切り離すことができる。
【００８３】
（第４の実施の形態）
図２７Ａ〜図２７Ｅはこの発明の第４実施形態の半導体素子の製造方法を順に示す工程図である。この第４実施形態では、まず、触媒金属形成工程で、図２７Ａに示すように、ｎ‐ＧａＮ基板５１上に触媒金属５２を蒸着(デポジション)させる。この触媒金属５２としては、例えば、Ｎｉ、Ｆｅなどを採用できる。
【００８４】
次に、半導体コア形成工程で、図２７Ｂに示すように、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて棒状の半導体コア５３を形成する。この棒状の半導体コア５３は、例えば、長さ２５μｍに成長させる。成長温度を８００℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コア５３を成長させることができる。ここで、ｎ‐ＧａＮは、六方晶系の結晶成長となり、基板５１表面に対して垂直方向をｃ軸方向にして成長させることにより、六角柱形状の半導体コアが得られる。なお、上記触媒金属５２は上記基板５１上の異なる複数の箇所に形成し、複数本の棒状の半導体コア５３を形成してもよい。
【００８５】
次に、図２７Ｃに示すように、ｎ型ＧａＮの半導体コア５３の先端面５３Ａ上の触媒金属５２をエッチングにより除去し、洗浄を行い、アニールによりｎ型ＧａＮの半導体コア５３を活性にする。
【００８６】
次に、図２７Ｄに示すように、ＭＯＣＶＤにより、上記ｎ‐ＧａＮ半導体コア５３,ｎ-ＧａＮ基板５１の全面にｐ-ＧａＮ半導体層５５を形成する。このｐ-ＧａＮ半導体層５５は、設定温度を９００℃にし、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣｐ２Ｍｇを用いることによってｐ型ＧａＮからなる半導体層５５を形成できる。
【００８７】
次に、図２７Ｅに示すように、上記ｎ‐ＧａＮ半導体コア５３とｐ型ＧａＮ半導体層５５とが構成する複数の棒状構造発光素子５７間を埋めるように、透明電極５６を形成する。これにより、基板５１上に複数の棒状構造発光素子５７が立設した発光装置を作製できる。この実施形態では、一例として棒状構造発光素子５７の直径を１μｍ、長さを１０μｍとしている。
【００８８】
この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体コア５３の先端面５３Ａだけでなく側面５３Ｂにもｐ型の半導体層５５を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属５２を用いて上記ｎ型の半導体コア５３を形成するので、上記ｎ型の半導体コア５３の成長速度を速くできる。このため、上記半導体コア５３を従来に比べ短時間で長くでき、上記ｎ型の半導体コア５３の長さと比例関係になる発光面積を一層大きくすることができる。また、上記ｎ型の半導体コア５３の先端面５３Ａおよび側面５３Ｂがｐ型の半導体層５５で覆われるので、ｐ型の半導体層５５のための透明電極５６が上記ｎ型の半導体コア５３に短絡することを防止できる。
【００８９】
また、この実施形態の半導体素子の製造方法によれば、上記触媒金属５２を除去してからｐ型の半導体層５５を形成するので、発光領域(ｎ型の半導体コア５３とｐ型の半導体層５５との界面)に触媒金属５２が混入するのを防ぐことができる。
【００９０】
（第５の実施の形態）
図２８Ａ〜図２８Ｅはこの発明の第５実施形態の半導体素子の製造方法を順に示す工程図である。この第５実施形態では、まず、触媒金属形成工程で、図２８Ａに示すように、ｎ‐ＧａＮ基板６１上に触媒金属６２を蒸着(デポジション)させる。この触媒金属６２としては、例えば、Ｎｉ、Ｆｅなどを採用できる。
【００９１】
次に、半導体コア形成工程で、図２８Ｂに示すように、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて棒状の半導体コア６３を形成する。この棒状の半導体コア６３は、例えば、長さ２５μｍに成長させる。成長温度を８００℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体コア６３を成長させることができる。ここで、ｎ‐ＧａＮは、六方晶系の結晶成長となり、基板５１表面に対して垂直方向をｃ軸方向にして成長させることにより、六角柱形状の半導体コアが得られる。なお、上記触媒金属６２は上記基板６１上の異なる複数の箇所に形成し、複数本の棒状の半導体コア５３を形成してもよい。
【００９２】
次に、図２８Ｃに示すように、ｎ型ＧａＮの半導体コア６３の先端面５３Ａ上の触媒金属６２をエッチングにより除去し、洗浄を行い、アニールによりｎ型ＧａＮの半導体コア６３を活性にする。
【００９３】
次に、図２８Ｄに示すように、ＭＯＣＶＤにより、上記ｎ‐ＧａＮ半導体コア６３,ｎ-ＧａＮ基板６１の全面にｎ-ＧａＮ半導体層６５を形成する。このｎ-ＧａＮ半導体層６５は、設定温度を８００℃にし、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびＮＨ３を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの半導体層６５を成長させることができる。
【００９４】
次に、図２８Ｅに示すように、ＭＯＣＶＤにより、上記ｎ‐ＧａＮ半導体層６５の全面にｐ-ＧａＮ半導体層６６を形成する。このｐ-ＧａＮ半導体層６６は、設定温度を９００℃にし、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣｐ２Ｍｇを用いることによってｐ型ＧａＮからなる半導体層６６を形成できる。これにより、基板６１上に複数の棒状構造発光素子６７が立設した発光装置を作製できる。この実施形態では、一例として棒状構造発光素子６７の直径を１μｍ、長さを２５μｍとしている。
【００９５】
この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体コア６３の先端面６３Ａだけでなく側面６３Ｂにもｐ型の半導体層６６を形成するので、ｐｎ接合の面積を大きくでき、発光面積を大きくすることができ発光効率を向上できる。また、上記触媒金属６２を用いて上記ｎ型の半導体コア６３を形成するので、上記ｎ型の半導体コア６３の成長速度を速くできる。このため、上記半導体コア６３を従来に比べ短時間で長くでき、上記ｎ型の半導体コア６３の長さと比例関係になる発光面積を一層大きくすることができる。また、上記ｎ型の半導体コア６３の先端面６３Ａおよび側面６３Ｂがｐ型の半導体層６６で覆われるので、ｐ型の半導体層６６のため電極が上記ｎ型の半導体コア６３に短絡することを防止できる。
【００９６】
また、この実施形態によれば、上記ｎ型の半導体コア６３の先端面６３Ａおよび側面６３Ｂにｎ型の半導体層６５を等方的に形成することで結晶性の良いｎ型の半導体層６５を形成でき、このｎ型の半導体層６５と上記ｐ型の半導体層６６との間に欠陥の少ない接合部(発光部)を得ることができる。
【００９７】
また、この実施形態の半導体素子の製造方法によれば、上記触媒金属６２を除去してからｐ型の半導体層６６を形成するので、発光領域(ｎ型の半導体コア６３とｐ型の半導体層６６との界面)に触媒金属６２が混入するのを防ぐことができる。
【００９８】
また、この実施形態の半導体素子の製造方法によれば、上記ｎ型の半導体層６５の形成とｐ型の半導体層６６の形成とを同一製造装置内で連続して行うことができる。よって、上記ｎ型の半導体層６５を形成後、この半導体層６５を製造装置外に出す必要が無いので、上記ｎ型の半導体層６５の表面にコンタミが付着しないようにでき、素子特性を改善できる。また、上記ｎ型の半導体層６５の形成とｐ型の半導体層６６の形成とを連続して行うことができるので、大きな温度変化や成長の停止などを回避して結晶性を改善でき、素子特性を改善できる。
【００９９】
（第６の実施の形態）
次に、この発明の第６実施形態の棒状構造発光素子を備えた発光装置、バックライト、照明装置および表示装置について説明する。この第６実施形態では、上記第１〜第３実施形態において上記切り離し工程を有する場合に作製した棒状構造発光素子を絶縁性基板に配列する。この棒状構造発光素子の配列は、本出願人が特願２００７−１０２８４８(特開２００８−２６００７３号公報)で出願した「微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子」の発明の技術を用いて行う。
【０１００】
図２９はこの第６実施形態の発光装置、バックライト、照明装置および表示装置に用いる絶縁性基板の平面図を示している。図２９に示すように、絶縁性基板６００の表面に、金属電極６０１,６０２を形成している。絶縁性基板６００はガラス、セラミック、酸化アルミニウム、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。ガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが望ましい。
【０１０１】
上記金属電極６０１,６０２は、印刷技術を利用して所望の電極形状に形成している。なお、金属膜および感光体膜を一様に積層し、所望の電極パターンを露光し、エッチングして形成してもよい。
【０１０２】
図２９では省略されているが、金属電極６０１,６０２には外部から電位を与えられるように、パッドを形成している。この金属電極６０１,６０２が対向する部分(配列領域)に棒状構造発光素子を配列する。図２９では、棒状構造発光素子を配列する配列領域が２×２個配列されているが、任意の個数を配列してよい。
【０１０３】
図３０は図２９のXXV−XXV線から見た断面模式図である。
【０１０４】
まず、図３０に示すように、絶縁性基板６００上に、棒状構造発光素子６１０を含んだイソプロピルアルコール(ＩＰＡ)６１１を薄く塗布する。ＩＰＡ６１１の他に、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン、またはそれらの混合物でもよい。あるいは、ＩＰＡ６１１は、他の有機物からなる液体、水などを用いることができる。
【０１０５】
ただし、液体を通じて金属電極６０１,６０２間に大きな電流が流れてしまうと、金属電極６０１,６０２間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極６０１,６０２を覆うように、絶縁性基板６００表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜をコーティングすればよい。
【０１０６】
棒状構造発光素子６１０を含むＩＰＡ６１１を塗布する厚さは、次に棒状構造発光素子６１０を配列する工程で、棒状構造発光素子６１０が配列できるよう、液体中で棒状構造発光素子６１０が移動できる厚さである。したがって、ＩＰＡ６１１を塗布する厚さは、棒状構造発光素子６１０の太さ以上であり、例えば、数μｍ〜数ｍｍである。塗布する厚さは薄すぎると、棒状構造発光素子６１０が移動し難くなり、厚すぎると、液体を乾燥する時間が長くなる。また、ＩＰＡの量に対して、棒状構造発光素子６１０の量は、１×１０４本／ｃｍ３〜１×１０７本／ｃｍ３が好ましい。
【０１０７】
棒状構造発光素子６１０を含むＩＰＡ６１１を塗布するために、棒状構造発光素子６１０を配列させる金属電極の外周囲に枠を形成し、その枠内に棒状構造発光素子６１０を含むＩＰＡ６１１を所望の厚さになるように充填してもよい。しかしながら、棒状構造発光素子６１０を含むＩＰＡ６１１が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
【０１０８】
ＩＰＡやエチレングリコール、プロピレングリコール、…、またはそれらの混合物、あるいは、他の有機物からなる液体、または水などの液体は、棒状構造発光素子６１０の配列工程のためには粘性が低いほど望ましく、また加熱により蒸発しやすい方が望ましい。
【０１０９】
次に、金属電極６０１,６０２間に電位差を与える。この第６実施形態では、１Ｖの電位差とするのが適当であった。金属電極６０１,６０２の電位差は、０．１〜１０Ｖを印加することができるが、０．１Ｖ以下では棒状構造発光素子６１０の配列が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始める。したがって、１〜５Ｖが好ましく、更には１Ｖ程度とするのが好ましい。
【０１１０】
図３１は上記棒状構造発光素子６１０が金属電極６０１,６０２上に配列する原理を示している。図３１に示すように、金属電極６０１に電位ＶLを印加し、金属電極６０２に電位ＶR(ＶL＜ＶR)を印加すると、金属電極６０１には負電荷が誘起され、金属電極６０２には正電荷が誘起される。そこに棒状構造発光素子６１０が接近すると、棒状構造発光素子６１０において、金属電極６０１に近い側に正電荷が誘起され、金属電極６０２に近い側に負電荷が誘起される。この棒状構造発光素子６１０に電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた棒状構造発光素子６１０は、内部の電界が０となるまで表面に電荷が誘起されることによる。その結果、各電極と棒状構造発光素子６１０との間に静電力により引力が働き、棒状構造発光素子６１０は、金属電極６０１,６０２間に生じる電気力線に沿うと共に、各棒状構造発光素子６１０に誘起された電荷がほぼ等しいので、電荷による反発力により、ほぼ等間隔に一定方向に規則正しく配列する。しかしながら、例えば、第１実施形態で作製した図１４に示す棒状構造発光素子１２では、半導体層１０に覆われた半導体コア７の露出部分７Ｃ側の向きは一定にならず、ランダムになる(他の実施形態の棒状構造発光素子でも同様)。
【０１１１】
以上のように、棒状構造発光素子６１０が金属電極６０１,６０２間に発生した外部電場により、棒状構造発光素子６１０に電荷を発生させ、電荷の引力により金属電極６０１,６０２に棒状構造発光素子６１０を吸着させるので、棒状構造発光素子６１０の大きさは、液体中で移動可能な大きさであることが必要である。したがって、棒状構造発光素子６１０の大きさは、液体の塗布量(厚さ)により変化する。液体の塗布量が少ない場合は、棒状構造発光素子６１０はナノオーダーサイズでなければならないが、液体の塗布量が多い場合は、マイクロオーダーサイズであってもかまわない。
【０１１２】
棒状構造発光素子６１０が電気的に中性ではなく、正または負に帯電している場合は、金属電極６０１,６０２間に静的な電位差(ＤＣ)を与えるだけでは、棒状構造発光素子６１０を安定して配列することができない。例えば、棒状構造発光素子６１０が正味として正に帯電した場合は、正電荷が誘起されている金属電極６０２との引力が相対的に弱くなる。そのため、棒状構造発光素子６１０の配列が非対象になる。
【０１１３】
そのような場合は、図３２に示すように、金属電極６０１,６０２間にＡＣ電圧を印加することが好ましい。図３２においては、金属電極６０２に基準電位を、金属電極６０１には振幅ＶPPL／２のＡＣ電圧を印加している。こうすることにより、棒状構造発光素子６１０が帯電している場合でも、配列を対象に保つことができる。なお、この場合の金属電極６０２に与える交流電圧の周波数は、１０Ｈz〜１ＭＨzとするのが好ましく、５０Ｈz〜１ｋＨzとするのが最も配列が安定し、より好ましい。さらに、金属電極６０１,６０２間に印加するＡＣ電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、ＶPPLは１Ｖ程度とするのが好ましかった。
【０１１４】
次に、金属電極６０１,６０２上に、棒状構造発光素子６１０を配列させた後、絶縁性基板６００を加熱することにより、液体を蒸発させて乾燥させ、棒状構造発光素子６１０を金属電極６０１,６０２間の電気力線に沿って等間隔に配列させて固着させる。
【０１１５】
図３３は上記棒状構造発光素子６１０を配列した絶縁性基板６００の平面図を示している。この棒状構造発光素子６１０を配列した絶縁性基板６００を、液晶表示装置などのバックライトに用いることにより、薄型化と軽量化が可能でかつ発光効率が高く省電力なバックライトを実現することができる。また、この棒状構造発光素子６１０を配列した絶縁性基板６００を照明装置として用いることにより、薄型化と軽量化が可能でかつ発光効率が高く省電力な照明装置を実現することができる。
【０１１６】
また、図３４は上記棒状構造発光素子６１０を配列した絶縁性基板を用いた表示装置の平面図を示している。図３４に示すように、表示装置７００は、絶縁性基板７１０上に、表示部７０１、論理回路部７０２、論理回路部７０３、論理回路部７０４および論理回路部７０５を備える構成となっている。上記表示部７０１には、マトリックス状に配置された画素に棒状構造発光素子６１０を配列している。
【０１１７】
図３５は上記表示装置７００の表示部７０１の要部の回路図を示しており、上記表示装置７００の表示部７０１は、図３５に示すように、互いに交差する複数の走査信号線ＧＬ(図３２では１本のみを示す)と複数のデータ信号線ＳＬ(図３５では１本のみを示す)とを備えており、隣接する２本の走査信号線ＧＬと隣接する２本のデータ信号線ＳＬとで包囲された部分に、画素がマトリクス状に配置されている。この画素は、ゲートが走査信号線ＧＬに接続され、ソースがデータ信号線ＳＬに接続されたスイッチング素子Ｑ１と、そのスイッチング素子Ｑ１のドレインにゲートが接続されたスイッチング素子Ｑ２と、上記スイッチング素子Ｑ２のゲートに一端が接続された画素容量Ｃと、上記スイッチング素子Ｑ２により駆動される複数の発光ダイオードＤ１〜Ｄｎ(棒状構造発光素子６１０)とを有している。
【０１１８】
上記棒状構造発光素子６１０のｐｎの極性は、一方に揃っておらず、ランダムに配列されている。このため、駆動時は交流電圧により駆動されて、異なる極性の棒状構造発光素子６１０が交互に発光することになる。
【０１１９】
また、上記表示装置によれば、上記棒状構造発光素子を用いることによって、薄型化と軽量化が可能でかつ発光効率が高く省電力な表示装置を実現することができる。
【０１２０】
また、上記発光装置、バックライト、照明装置および表示装置の製造方法によれば、独立した電位が夫々与えられる２つの金属電極６０１,６０２を単位とする配列領域が形成された絶縁性基板６００を作成し、その絶縁性基板６００上にナノオーダーサイズまたはマイクロオーダーサイズの棒状構造発光素子６１０を含んだ液体を塗布する。その後、２つの金属電極６０１,６０２に独立した電圧を夫々印加して、微細な棒状構造発光素子６１０を２つの金属電極６０１,６０２により規定される位置に配列させる。これにより、上記棒状構造発光素子６１０を所定の絶縁性基板６００上に容易に配列させることができる。
【０１２１】
また、上記発光装置、バックライト、照明装置および表示装置の製造方法では、使用する半導体の量を少なくできると共に、薄型化と軽量化が可能な発光装置、バックライト、照明装置および表示装置を製造することができる。また、上記棒状構造発光素子６１０は、半導体層で覆われた半導体コアの側面全体から光が放出されることにより発光領域が広くなるので、発光効率が高く省電力な発光装置、バックライト、照明装置および表示装置を実現することができる。
【０１２２】
尚、上記第１〜第６実施形態では、半導体コアと半導体層に、ＧａＮを母材とする半導体を用いたが、ＧａＡｓ，ＡｌＧａＡｓ，ＧａＡｓＰ，ＩｎＧａＮ，ＡｌＧａＮ，ＧａＰ，ＺｎＳｅ，ＡｌＧａＩｎＰなどを母材とする半導体を用いた発光素子にこの発明を適用してもよい。また、半導体コアをｎ型とし、半導体層をｐ型としたが、導電型が逆の棒状構造発光素子にこの発明を適用してもよい。また、六角柱形状の半導体コアを有する棒状構造発光素子について説明したが、これに限らず、断面が円形または楕円の棒状であってもよいし、断面が三角形などの他の多角形状の棒状の半導体コアを有する棒状構造発光素子にこの発明を適用してもよい。
【０１２３】
また、上記第１実施形態では基板１をサファイア基板とし、上記第２〜第５実施形態ではｎ‐ＧａＮ基板を採用したが、基板の材質としてはＳｉなどを採用できる。
【０１２４】
また、上記第１〜第６実施形態では、棒状構造発光素子の直径を１μｍとし長さを１０μｍ〜３０μｍのマイクロオーダーサイズとしたが、直径または長さのうちの少なくとも直径が１μｍ未満のナノオーダーサイズの素子でもよい。上記棒状構造発光素子の半導体コアの直径は５００ｎｍ以上かつ１００μｍ以下が好ましく、数１０ｎｍ〜数１００ｎｍの棒状構造発光素子に比べて半導体コアの直径のばらつきを抑えることができ、発光面積すなわち発光特性のばらつきを低減でき、歩留まりを向上できる。
【０１２５】
また、上記第１〜第５実施形態では、ＭＯＣＶＤ装置を用いて半導体コアと半導体層を結晶成長させたが、ＭＢＥ(分子線エピタキシャル)装置などの他の結晶成長装置を用いて半導体コアと半導体層を形成してもよい。
【０１２６】
また、上記第６実施形態では、絶縁性基板６００の表面に形成された２つの金属電極６０１,６０２に電位差を与えて、金属電極６０１,６０２間に棒状構造発光素子６００を配列させたが、これに限らず、絶縁性基板の表面に形成された２つの電極間に、第３の電極を形成し、３つの電極に独立した電圧を夫々印加して、棒状構造発光素子を電極により規定される位置に配列させてもよい。
【符号の説明】
【０１２７】
１  基板
２  ｎ−ＧａＮ層
３、３２  マスク層
５  レジスト層
６、２２、３３  触媒金属
７、２３、３５  ｎ−ＧａＮ半導体コア
８  多重量子井戸層
１０、２５、３６  ｐ−ＧａＮ半導体層
１１  導電膜
１２  発光素子
２１、３１  ｎ−ＧａＮ基板
２６、３７  棒状構造発光素子
３２Ａ  成長穴
６００  絶縁性基板
６０１,６０２  金属電極
６１０  棒状構造発光素子
６１１  ＩＰＡ
７００  表示装置
７０１  表示部
７０２,７０３,７０４,７０５  論理回路部
７１０  絶縁性基板
【図１】
2011119612.tif 000003
【図２】
2011119612.tif 000004
【図３】
2011119612.tif 000005
【図４】
2011119612.tif 000006
【図５】
2011119612.tif 000007
【図６】
2011119612.tif 000008
【図７】
2011119612.tif 000009
【図８】
2011119612.tif 000010
【図９】
2011119612.tif 000011
【図１０】
2011119612.tif 000012
【図１１】
2011119612.tif 000013
【図１２】
2011119612.tif 000014
【図１３】
2011119612.tif 000015
【図１４】
2011119612.tif 000016
【図１５】
2011119612.tif 000017
【図１６】
2011119612.tif 000018
【図１７】
2011119612.tif 000019
【図１８】
2011119612.tif 000020
【図１９】
2011119612.tif 000021
【図２０】
2011119612.tif 000022
【図２１】
2011119612.tif 000023
【図２２】
2011119612.tif 000024
【図２３】
2011119612.tif 000025
【図２４】
2011119612.tif 000026
【図２５】
2011119612.tif 000027
【図２６】
2011119612.tif 000028
【図２７Ａ】
2011119612.tif 000029
【図２７Ｂ】
2011119612.tif 000030
【図２７Ｃ】
2011119612.tif 000031
【図２７Ｄ】
2011119612.tif 000032
【図２７Ｅ】
2011119612.tif 000033
【図２８Ａ】
2011119612.tif 000034
【図２８Ｂ】
2011119612.tif 000035
【図２８Ｃ】
2011119612.tif 000036
【図２８Ｄ】
2011119612.tif 000037
【図２８Ｅ】
2011119612.tif 000038
【図２９】
2011119612.tif 000039
【図３０】
2011119612.tif 000040
【図３１】
2011119612.tif 000041
【図３２】
2011119612.tif 000042
【図３３】
2011119612.tif 000043
【図３４】
2011119612.tif 000044
【図３５】
2011119612.tif 000045
【図３６】
2011119612.tif 000046