(57)【要約】【課題】ディジタル回路を始めとするスイッチングモード電気回路のシグナルインテグリティを向上しＥＭＣ問題を解決する。【解決手段】電源デカップリング素子を構成する伝送線路構造チップは、アルミニウム層６１、ポリチオフェンが含浸されていないエッチング層６２、レジスト層６３、ポリチオフェンが含浸されているエッチング層６４、磁性薄膜層６５、カーボン含有層６６、金属粉皮膜層６７、ポリチオフェン層６８で構成される積層構造体から形成される。伝送線路構造チップを外装樹脂で封止して電源デカップリング素子として完成させ、エージングによって単極性の前記伝送線路構造チップとして機能させる。電源デカップリング素子をディジタル回路を始めとするスイッチングモード電気回路の印刷配線基板に搭載し、コンデンサに代えて電源分配回路に使用する。【選択図】  図２０
2011159940.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路構造チップを内蔵して成る電源デカップリング素子において、前記伝送線路構造チップが、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成されるレジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される磁性薄膜層と、該磁性薄膜層の面上に形成される第２の金属粉皮膜層から構成される積層構造体から形成されることを特徴とする、電源デカップリング素子
【請求項２】
請求項１記載の電源デカップリング素子において、前記伝送線路構造チップが、少なくとも、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される前記第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１のカーボン含有層と、該第１のカーボン含有層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成される前記レジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される前記第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される第２のカーボン含有層と、該第２のカーボン含有層の面上に形成される前記磁性薄膜層と、該磁性薄膜層の面上に形成される前記第２の金属粉皮膜層から構成される前記積層構造体から形成されることを特徴とする、電源デカップリング素子
【請求項３】
請求項１から請求項２記載の電源デカップリング素子において、前記伝送線路構造チップが、前記積層構造体の表面に形成される前記方形領域の４辺から少なくとも５マイクロメートルの距離を置いて外側に設定される方形絶縁境界線で該積層構造体を層面に垂直に切断することによって形成され、前記方形領域の一対の対向辺の長さを線路長、前記方形領域の一対の他の対向辺を線路幅とすることを特徴とする、電源デカップリング素子
【請求項４】
請求項１から請求項３記載の電源デカップリング素子において、前記エッチド化成箔が、アルミニウム、タンタル、またはそれらの合金から成る弁作用金属箔と、該弁作用金属箔の両面に形成されるエッチング層と、前記エッチング層の表面に形成される化成膜とを備えて成ることを特徴とする、電源デカップリング素子
【請求項５】
請求項１から請求項４記載の電源デカップリング素子において、前記伝送線路構造チップが、前記積層構造体を前記方形絶縁境界線で切断する際に比較的高い確率で生じる前記弁作用金属箔と前記第１の導電性ポリマー層との間の短絡によって、単極性の前記伝送線路構造チップとして形成されることを特徴とする、電源デカップリング素子
【請求項６】
請求項１から請求項５記載の電源デカップリング素子において、単極性の前記伝送線路構造チップが、前記積層構造体が前記方形絶縁境界線で切断されてから前記電源デカップリング素子が完成するまでの間に、エージングを少なくとも１回実施することによって形成されることを特徴とする、電源デカップリング素子
【請求項７】
請求項１から請求項６記載の電源デカップリング素子において、前記レジスト層が、少なくとも１個の前記方形領域が除去されたレジスト膜を前記エッチド化成箔の他面上に貼付して高温環境中で乾燥させることによって、または高温環境中での乾燥と紫外線の照射によって形成されることを特徴とする、電源デカップリング素子
【請求項８】
請求項１から請求項７記載の電源デカップリング素子において、前記レジスト層が、第１のレジスト層と第２のレジスト層から成り、前記第１のレジスト層が、パターニングされた第１のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第１のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域にレジスト剤を塗布することによって形成され、前記第２のレジスト層が、パターニングされた第２のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第２のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域に前記レジスト剤を塗布し、高温環境中で乾燥させることによって、または高温環境中での乾燥と紫外線の照射によって形成されることを特徴とする、電源デカップリング素子
【請求項９】
請求項１から請求項８記載の電源デカップリング素子において、前記レジスト膜または前記レジスト剤が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、ポリアミドイミド樹脂、シアン酸エステル樹脂、フッ素樹脂、ウレタン樹脂、ポリカルボン酸樹脂、シアネート樹脂、フェノキシ樹脂、アクリル樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の樹脂を主剤として形成されることを特徴とする、電源デカップリング素子
【請求項１０】
請求項１から請求項９記載の電源デカップリング素子において、前記導電性ポリマー層が、３，４−エチレンジオキシチオフェン、ピロール、フラン、多環状スルフィド、またはそれらの置換誘導体で形成されるモノマーを使用する重合反応工程を実施することによって形成されることを特徴とする、電源デカップリング素子
【請求項１１】
請求項１から請求項１０記載の電源デカップリング素子において、前記導電性ポリマー層が、ポリチオフェンの微粒子またはポリピロールの微粒子を含む導電性ポリマー水溶液に前記エッチド化成箔を浸漬して前記化成膜の表面を前記ポリチオフェンの薄膜または前記ポリピロールの薄膜で被覆し、該エッチド化成箔を前記導電性ポリマー水溶液から引き出して高温環境中で乾燥させる、含浸被覆工程を１回以上実施することによって形成されることを特徴とする、電源デカップリング素子
【請求項１２】
請求項１から請求項１１記載の電源デカップリング素子において、前記導電性ポリマー層が、複数の、固有の材料特性を有する導電性ポリマー原始薄膜から形成され、少なくとも前記化成膜に接する前記導電性ポリマー原始薄膜が、３０ナノメートル以下の平均粒径を有する前記ポリチオフェン微粒子または前記ポリピロールの微粒子を使用して形成されることを特徴とする、電源デカップリング素子
【請求項１３】
請求項１から請求項１２記載の電源デカップリング素子において、前記磁性薄膜層が、軟磁性特性を有し、１０kＳ／ｍ以上の導電率を有するとともに、１００ｋＨｚ以下の周波数低域における比透磁率５００以上、１０ＭＨｚにおける比透磁率が２００以上、１００ＭＨｚにおける比透磁率が１００以上であることを特徴とする、電源デカップリング素子
【請求項１４】
請求項１から請求項１３記載の電源デカップリング素子において、前記磁性薄膜層が、少なくとも鉄、シリコン、ボロン、リン、およびカーボンを含む合金で形成されることを特徴とする、電源デカップリング素子
【請求項１５】
請求項１から請求項１４記載の電源デカップリング素子において、前記磁性薄膜層が、前記第２の導電性ポリマー層または前記第２のカーボン含有層の面上に、金属ガラス溶射コーティング法によって２０μｍから１００μｍの厚さに形成されることを特徴とする、電源デカップリング素子
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源デカップリング素子に関し、特に、スイッチングモード電気回路を使用する、情報技術装置やディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、直流電源分配回路に適用することによって、電力変換効率、信号品位（シグナルインテグリティ）、バッテリーの寿命、および電磁環境適合性（ＥＭＣ）を向上させることが出来る、電源デカップリング素子に内蔵する伝送線路構造チップに関する。
【背景技術】
【０００２】
近年、コンピュータを初め、電気電子機器に広く採用されているスイッチングモード電気回路の高性能、小型化の要求が強い。スイッチングモード電気回路を構成するトランジスタの高速化は、高性能化や小型化に効果がある反面、電磁ノイズや消費電力が増えると考えられて来た。
【０００３】
ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０ＭＨｚから６ＧＨｚまで、電源ラインおよび通信線による伝導妨害波について１５０ｋＨｚから３０ＭＨｚまでが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。
【０００４】
一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。国際半導体技術ロードマップ (The International
Technology Roadmap For Semiconductors :ＩＴＲＳ)によると、２０１０年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ｐｓ]（ピコ秒）であり、電源電圧は１．０７ボルトである。
【０００５】
携帯機器、自動車、並びに電動アシスト自転車等はスイッチングモード電気回路を搭載しているが、これらに使用するバッテリーの寿命向上が必要とされている。バッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされており、これらを抑制するためにバッテリーに対してコンデンサが並列に接続される。
【０００６】
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって誘電体中を進行する。該誘電体が真空空間の場合は、電磁波は光速で進行する。
【０００７】
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長いため、電磁放射が無視できる程度であり回路内での電磁波の挙動が強弱振動だけと見なすことが出来る状態である。低周波アナログ回路や、およそ１ナノセコンド以上の立ち上がり時間を有するトランジスタと１０ｃｍ以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。
【０００８】
電磁気学によると、活性状態にある回路の導線の電流は、アンペールの法則に従って導線の周囲の磁界Ｈを平均磁路長l に亘って周回積分して求めるとことが出来、次式で示される。この式から、活性状態における電流の本質は磁界であることが分かる。
【０００９】
【数１】
2011159940.tif 000003
【００１０】
電磁気学によると、電位Ｖは、電界の及ばない無限遠から１点までの電界の積分値と定義されるが、マイクロストリップ線路におけるストリップ銅線の電位はグランド面からストリップ導線までの電界を積分した値であって、次式から求められる。この式から、電位または電圧の本質は電界であることが分かる。
【００１１】
【数２】
2011159940.tif 000004
【００１２】
マックスウエルは、先人が構築した磁界に関する理論と電界に関する理論を融合することによってマックスウエルの方程式を構築し１８７３年に発表した。続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。この式を用いて、マックスウエルは、１８６２年頃から主張していた電磁波と光はともに光速で伝搬するとうアイデアを理論的に証明することに成功した。これにより線形電磁波理論（以下電磁波理論）を含む電磁気学の完成度が高まった。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルが完成させた電磁波理論の正しさを証明した。
【００１３】
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ（transverse electromagnetic）波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge impedanceまたはwave impedance）と呼ばれる。伝搬する電磁波は電界と磁界のベクトル積であるポインチングベクトルによって電力を伝搬する。
【００１４】
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体または誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
【００１５】
電磁気学によると、損失のある媒体中を進行する電磁波は、伝搬定数γに従って進行し、進行に伴って振幅が減少し位相が変化する。周波数をｆ、導体の誘電率をε、導体の透磁率をμ、導体の導電率をσとすると、伝搬定数γは、次式のようにγ２から求めることが出来る。
【００１６】
【数３】
2011159940.tif 000005
【００１７】
式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、ｎｅｐ/ｍ（ネパー／メートル）の単位で表される。１
ｎｅｐ／ｍ]、電磁波が１メートル進行すると振幅がｅｘｐ−１または０.３６８倍に減衰することを意味する。
【００１８】
電磁気学によると、式（３）中のγ２を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ／ε０ω）を実数部（εｒ）で割った値を誘電体損失の正接と呼び、ｔａｎδで表す。しかし、ｔａｎδは、電磁気学上、深い意味を持たない。
【００１９】
【数４】
2011159940.tif 000006
【００２０】
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず、導電率σは
ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数αの逆数であるδは、表皮深さと呼ばれる。
【００２１】
【数５】
2011159940.tif 000007
【００２２】
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
【００２３】
【数６】
2011159940.tif 000008
【００２４】
電界と磁界が静止している定常状態においては、導体中の電荷の移動速度として定義される導体電流を回路電流と考えることが出来る。
【００２５】
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。導体に電位勾配すなわち電界が印加されると電界の方向と逆向きに導体電流が流れるが、導体には大きな電界を印加出来ないので、電流が大きくても電荷の平均移動速度は極めて遅い。
【００２６】
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（ｄｑ／ｄｔ）で定義される１０アンペアの電流が流れているときの電荷の平均速度は、物理学に従って計算すると常温で０.３６８ｍｍ/ｓとなる。導体の一端から消費に見合う量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給は、電荷の平均速度とは関係なく支障なく行われる。
【００２７】
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
【００２８】
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（ｄｑ／ｄｔ）すなわち導体電流と定義している。さらに、コンデンサは導体中の電荷を充放電する機能を有しているとしている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数を持たない電流密度Ｊに対応させており、電流の定義が電気通信工学や交流回路理論とこれらの上位理論であるはずの電磁気学とでは異なっている。
【００２９】
交流回路理論や電気通信工学が電流をｄｑ／ｄｔと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方が存在していなかった。さらに、その後も交流回路理論や電気通信工学に修正が行われなかった。
【００３０】
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。電磁気学が完成した１８７３年より７７年前の１７５０年に発表されたダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることは、ダランベールの波動方程式から導くことが出来ても、電気通信工学の基礎理論である電磁気学と整合していない。従って、このような電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られている電信方程式には物理学上の根拠が無いことになる。
【００３１】
電流の定義が電磁気学に整合していないと、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と少なからず矛盾が生じる。電気通信工学にはこのような問題を内在させていることは明かであるが、電気通信工学の長い歴史の中で、豊富な適用実績繰り返しつつ電磁気学との矛盾を繕うための理論や経験式、さらには製品検査時の微調整法が開発されて来た。このため、従来の連続波を扱う限り電気通信工学応用製品では、電磁気学との矛盾が顕在化することはほとんど無い。
【００３２】
スイッチング波またはディジタル波のような間欠波を対象とする回路設計においても電気通信工学に基づくと効率的で高い信頼性が得られると考えられている。しかし電気通信工学のディジタル回路への実用実績が少ないために電気通信工学の応用のときと同様の電磁気学との矛盾回避の手法は必ずしも通用しない。このため、電磁気学との矛盾が、例えば電磁干渉や電磁ノイズ問題、さらにはバッテリーの寿命低下となって顕在化している。
【００３３】
電磁気学によれば、２個の導体と該２個の導体に挟まれた絶縁体で構成される伝送線路に印加された電磁波は、絶縁体中をＴＥＭモードとなって準光速で進行する。絶縁体が真空であれば進行速度は光速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式（１)および式（２)から求められ、電流や電圧の物理学上の実態は伝送線路の誘電体中を進む電界波と磁界波である。一方、電気通信工学によると、導体間の有効静電容量で、導体間の有効相互インダクタンスを割った値の平方根を、特性インピーダンスとしている。特性インピーダンスは、電気通信工学で独自に定義され、電磁気学では定義されていない。同様に交流回路のインピーダンスも、交流回路理論で独自に定義され、電磁気学では定義されていない。
【００３４】
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。電気通信工学には、損失を有する媒体中または損失を有する媒体を壁面に有する伝送線路における伝搬定数を求める手法が示されている。しかし、電気通信工学では伝搬の主体を導体中を流れる電流としており、物理学や電磁気学に矛盾している。
【００３５】
電気通信工学によると、誘電体の厚さをａメートル、導体の幅をｗメートル、誘電体の誘電率をε、誘電体の透磁率をμとすると、平行板線路の特性インピーダンスＺ０は次式で求められる。
【００３６】
【数７】
2011159940.tif 000009
【００３７】
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
【００３８】
【数８】
2011159940.tif 000010
【００３９】
電気通信工学によると、直列に接続された２種の伝送線路を電磁波が進行する場合の境界部の透過係数Ｓ２１Γは、反射係数をＳ１１とすると次式で表される。
【００４０】
【数９】
2011159940.tif 000011
【００４１】
電気通信工学によると、減衰定数αを有する長さｚの伝送線路の透過係数Ｓ２１αは、次式でされる。
【００４２】
【数１０】
2011159940.tif 000012
【００４３】
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路の外部に漏れ出る放射損との和となると考えることが出来る。
【００４４】
交流回路理論や電気通信工学では、直流電源は、信号配線を構成する導体への電荷の供給源と考えられている。
【００４５】
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、電荷ではなくて、位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。従って、直流電源は、交流回路理論や電気通信工学で考えている回路への電荷の供給源ではなくて、静電エネルギーの供給源と言うことができる。静電エネルギーは、文字通り静止している状態のエネルギーであるので、自ら移動することは無い。
【００４６】
直流電源を有する電気回路においては、電磁波が、直流電源から静電エネルギーを引き出すことが出来る。電磁波によって静電エネルギーが引き出される速度は、当然ながら電磁波の進行速度となる。電磁波は電界波と磁界波で構成されるので、引き出される静電エネルギーも引き出されている状態では電界と磁界の成分を有する。従って静電エネルギーが引き出されている期間中、進行する電磁波の直流電源側の伝送線路で、定常（直流）電圧および定常（直流）電流が観測される。
【００４７】
修正された電磁気学によると、バッテリーやコンデンサが有するエネルギーに相当する、電界に基づく静電（electrostatic）エネルギーｗＥは、次式で表される。
【００４８】
【数１１】
2011159940.tif 000013
【００４９】
このように、静電エネルギーｗＥは、電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして誘電率εの誘電体に蓄積していることになる。
【００５０】
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗＣは、電極距離をｄ、電極面積をＳとすると、ＶがＥ・ｄ、Ｃがε・Ｓ／ｄであるので、次式で表される。次式で表される。
【００５１】
【数１２】
2011159940.tif 000014
【００５２】
電磁気学によると、リアクトルが有するエネルギーに相当する静磁気（magnetostatic）エネルギーｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
【００５３】
【数１３】
2011159940.tif 000015
【００５４】
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、ＩがＨ・l、Ｌがμ・Ｓ／lであるので、次式で表される。次式で表される。
【００５５】
【数１４】
2011159940.tif 000016
【００５６】
従来の考え方に基づく電源デカップリング技術、および電源デカップリング回路に使用されている従来のコンデンサやフィルタのスイッチングモード電気回路での作用については、下記の特許文献や非特許文献に記載されている。また、本発明に係る電源デカップリング素子の理論的な根拠についても下記の非特許文献に記載されている。その要点は後述される。
【特許文献１】特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ）
【特許文献２】特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ）
【特許文献３】特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ）
【特許文献４】特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ）
【特許文献５】特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ）
【非特許文献１】MahadevanSuryakumar, 他著  「Power Delivery Validation Methodologyand Analysis for Network Processors」, IEEE, ECTC’04, pp. 589- 592, 2004.
【非特許文献２】Keng L.Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著    「Enhancing Microprocessor Immunity to Power Supply Noise WithClock-Data Compensation」, IEEE JOURNAL OF SOLID-STATECIRCUITS, VOL.41, NO.4, pp. 749-758, 2006．
【非特許文献３】Larry D.Smith, Raymond E. Anderson, Douglas W. Forehand, Thomas J. Pelc, and Tanmoy Roy著  「Power distribution system design methodology and capacitor selectionfor modern CMOS technology」, IEEE Transactions on AdvancedPackaging 、 Volume 22,  Issue 3, pp. 284-291, 1999.
【非特許文献４】Alex Waizman著  「CPU power supply impedance profile measurement using FFT and clockgating」, IEEE Electrical Performance of ElectronicPackaging 2003, pp. 29- 32, 2003.
【非特許文献５】JinseongChoi, Lixi Wan, Swaminathan, M.; Beker, B and Master, R著  「Modeling of realistic on-chip power grid using the FDTD method」、IEEE Electromagnetic Compatibility 2002, Volume 1, pp-238-243, Aug.2002.
【非特許文献６】Jun Fan,James L. Knighten, Antonio Orlandi, Norman W. Smith, James L. Drewniak著  「Quantifying Decoupling Capacitor Location」,IEEE Electromagnetic Compatibility, Volume 2, pp. 761 - 766 2000.
【非特許文献７】Theodore M.Zeeff, Todd H. Hubing著  「Reducing Power Bus Impedance atResonance with Lossy Components」, IEEE, Transactions onAdvanced Packaging, VOL. 25, NO.2, pp. 307-310, 2002.
【非特許文献８】遠矢弘和  著  「VLSIの性能向上と安定動作に寄与する新しい電源分配回路技術」第17回  回路とシステム（軽井沢）ワークショップ,  電子情報通信学会、pp. 573-578、2004年4月.
【非特許文献９】HirokazuTohya and Noritaka Toya著  「A Novel Design Methodology ofthe On - Chip Power Distribution Network Enhancing the Performance andSuppressing EMI of the SoC」、IEEE InternationalSymposium on Circuits and Systems 2007、 pp. 889-892、 May 2007.
【非特許文献１０】遠矢弘和、遠矢紀尚  著  「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会  信学技報、Vol.107、No. 149、  EE2007-20、pp.73-78、2007年7月.
【非特許文献１１】遠矢弘和、遠矢紀尚  著  「オンチップインバータが励起する孤立波の電源線路および信号線路上での挙動についての一考察」、電気学会  電子回路研究会資料、 ECT-09-54、pp. 7-12、2009年6月．
【発明の開示】
【発明が解決しようとする課題】
【００５７】
従来、スイッチングモード電気回路の多くは準定常回路に該当すると考えられ、設計には定常状態を扱う交流回路理論が使用されている。準定常状態とは、回路の物理的大きさと動作周波数に上限を有し電磁波の作用を考慮しなくても設計や解析での誤差が少ない、実用上便利な状態である。しかし、実際には準定常状態は電磁波理論に支配されている状態であり、静電磁エネルギーが支配する定常状態ではない。
【００５８】
スイッチングモード電気回路において、トランジスタのスイッチング速度が向上すると電磁ノイズが増加するが、その対策は非常に難しいとされている。このことは、商品化されているスイッチングモード電気回路が準定常状態ではないことを意味する。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、スイッチングモード電気回路の高周波化を妨げている大きな要因の一つとなっている。
【００５９】
解決しようとする問題点の第１は、電気・電子回路の設計に用いられてきた交流回路理論と交流回路理論に基づいて構築されてきた回路設計ノウハウや、電気素子、特にコンデンサの機能と電磁気学との矛盾、さらにはスイッチングモード電気回路への線形波動理論の適用の非現実性に関する。
【００６０】
静電磁気理論に基づく定常回路を扱う交流回路理論によって、電磁波を対象とする電磁ノイズの干渉問題を解決することは論理矛盾である。トランジスタの高速化に伴って数十年前から顕在化して来ている電磁ノイズ問題を解決するためには、スイッチングモード電気回路を構成する配線の設計の全てに電磁波理論を適用する必要がある。しかし、従来のフーリエ変換法と線形波動理論を組み合わせる手法では、煩雑すぎて実用は不可能であった。
【００６１】
電気・電子回路には、電磁干渉を抑制する等の目的で多くのコンデンサが使用されている。コンデンサは、１７４５年にドイツ人のクライスト(Ewald George von Kleist) 他によって発明されたが、その後、原理的な変更がなされないまま、今日に至るまでの極めて長い間電気電子機器に使用され続けてきた。
【００６２】
最近のディジタル機器においては電源分配回路を中心に非常に多くのコンデンサが使用されている。例えば、パーソナルコンピュータ（ＰＣ）のマザーボードにおいては７００個前後、ディジタルテレビにおいては１０００個前後のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されている。
【００６３】
従来、直流電源は交流回路に電荷を供給すると考えられ、コンデンサは半導体等の能動素子に対して迅速に電荷を供給する機能を有すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。このとき、コンデンサは、形状が小さいほど迅速に電荷を供給できるとされ、チップセラミックコンデンサが好んで使用される。しかし、前述のように、電磁気学の観点から、以上の考え方は全くの誤りである。
【００６４】
一方で、電気・電子回路に使用されているコンデンサの多くは、スイッチングモード電気回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。しかし、電磁ノイズは電磁波であり伝送線路の誘電体中を進行するが、伝送線路の外部に接続されることもあって、静電エネルギーの蓄積を主機能とするコンデンサは、伝送線路を進行する電磁波を阻止する機能をほとんど有していない。
【００６５】
電気通信工学によると、市販されているコンデンサを線路に並列に接続されたときのインピーダンスは、測定系がＺ０の特性インピーダンスを有するネットワークアナライザで反射係数Ｓ２１を測定することによって次式から求められるとされている。
【００６６】
【数１５】
2011159940.tif 000017
【００６７】
式（１５）において、Ｚ０は、通常の測定系において５０Ωであり、コンデンサが線路に並列に接続される場合はＳ２１の値が１よりかなり小さいので、ＺＣ＝２５Ｓ２１に簡略化できる。
【００６８】
式（１５)にＳ２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の曲線を描く。すなわち、実際のコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンスが減少するが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性曲線となる。
【００６９】
このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは、誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。
【００７０】
しかし、コンデンサを線路に並列に接続してデカップリング効果を発揮させる場合のコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、この場合のコンデンサは伝送線路を進行する電磁波に作用させるために使用されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、電磁気学における静電磁気理論に基づいている。また、等価直列抵抗で想定している抵抗は、電磁気学とは関係無いオームの法則に従う素子である
【００７１】
一方、伝送線路に直列に種々のコンデンサを接続して伝送線路の透過係数を測定すると、１ギガヘルツ付近でもほとんど減衰が見られない。従って、コンデンサのインピーダンスと一般に信じられている、式（１５）から求められる特性は、コンデンサ固有のものではないことが判る。
【００７２】
解決しようとする問題点の第２は、非特許文献１に関する。非特許文献１中に半導体チップにおける電源電圧（ＶＤＤ）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献１中に示されている電源分配回路は一般に広く信じられている構成で描かれているが、定常または準定常状態の回路記述である集中定数回路として示されているので、高速でスイッチング動作をしているディジタル回路には全く適さない。集中定数回路理論においては、実際の回路から物理定数を排除し電磁気的な材料定数を与えていないので、半導体集積回路内のオンチップインバータが励起し電源分配回路上を進行する電磁波の状況を表すことが出来ない。
【００７３】
非特許文献１の考え方に従うと、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るという結論に達する。しかし、現実のディジタル回路の立ち上がり時間は数ピコ秒から数ナノ秒と非常に早く、非常に高い周波数に相当するパルス状の電磁波が電源分配回路中をチップから印刷配線基板に向かって進行すると考えられる。このような場合、配線やコンデンサに物理的な寸法と電磁気的な材料定数を与えて電源分配回路を表した上で、電磁気学に従って回路内の電磁波の挙動を解析する必要がある。
【００７４】
このように考えると、電源分配回路に多数のコンデンサを並列に接続しても、半導体集積回路の安定動作に関わる高周波帯域で電源分配回路のインピーダンスの平坦化や低値化を計ることは特に非常に難しいということが理解できる。さらにコンデンサは二端子であるために線路上の電磁波の進行を効果的に抑止出来ないので、高周波帯域での高いデカップリング効果も期待できない。
【００７５】
非特許文献１では、特にチップ上で電源変動に焦点を当てた解析や評価を行っているが、上記のように、適用している理論が電磁気学と整合していない。従ってこの文献は、電源分配回路に適する有効な技術を提供するものではなかった。またこの文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００７６】
解決しようとする問題点の第３は、非特許文献２に関する。非特許文献２は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成し、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。
【００７７】
この文献に示されているアイデアは、等価回路を静電磁気理論に基づいて作成し、電流を実用上時間変化の無い導体電流として、時間変化のある電圧変動の抑制法を示している。このように、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気現象を、マックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００７８】
解決しようとする問題点の第４は、非特許文献３に関する。非特許文献３は、安定化電源モジュールは１ｋＨｚ以下、大容量コンデンサは１ｋＨＺから１ＭＨｚ、セラミックコンデンサは１ＭＨｚから数百メガヘルツをカバーしていると考えられるが最近では数百メガヘルツ以上をカバーすることが必要になってきているので、ＳＰＩＣＥを使用して、安定化電源モジュール、大容量コンデンサ、セラミックコンデンサを含む電源分配回路の特性解析を周波数軸で行いこれらの素子のインピーダンスの周波数特性を合成することによって、数百メガヘルツ以上をカバーするデカップリング回路の設計の効率化が図られるとしている。
【００７９】
非特許文献３において、回路解析を交流回路理論に基づくＳＰＩＣＥによって行っており、実際の回路およびコンデンサから物理定数を排除し電磁気的な材料定数を与えていない。その上でコンデンサ素子の特性の合成を行っている。このように、この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
【００８０】
解決しようとする問題点の第５は、非特許文献４に関する。非特許文献４は、半導体集積回路のスイッチング動作に伴う電源変動は、外部からの電荷供給が円滑に行われないために生じるという、考え方に基づき、半導体集積回路を搭載する印刷配線基板上の一端から半導体集積回路パッケージ上の一端までの電源分配回路のインピーダンスを、実用的に矩形と見なすことが出来る波形を回路に印加したとき、基本波が判っていれば３次以上の高調波の振幅は次数分の一となるというフーリエ変換の考え方を適用して実験的に求める方法を提供している。
【００８１】
しかし、非特許文献４に示されている、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるという考え方は、電磁気学または物理学に矛盾する。また、半導体集積回路の約９０％をしめるデータ系回路で発生するランダム波をフーリエ変換することは実用的に不可能であるだけでなく、ランダムに変化するパルス波を多数の高調波に分解することは数学に整合しても物理学には整合しない。従って、非特許文献４に示されているアイデアに従って電源ノイズ問題やＥＭＣ問題を解決することは理論的に不可能であった。
【００８２】
解決しようとする問題点の第６は、非特許文献５に関する。非特許文献５は、多層オンチップ電源分配回路をＦＤＴＤ法により詳細に解析し、特にオンチップ電源分配回路のパワーグリッドのブランチコンデンサに注目したSPICEシミュレータに使用出来る精密な回路モデルを提供しているが、本文献では集中定数回路モデルを使用し、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるとするアイデアに基づいている。
【００８３】
非特許文献５において、ＦＤＴＤは電磁界解析ツールであって電磁波解析ツールではない。従ってＦＤＴＤの解析結果を交流回路理論に基づくＳＰＩＣＥに適用することは、双方が静電磁界理論に従う限り整合しているが、電磁波理論に従う電源変動の解析をＦＤＴＤの解析結果を反映したＳＰＩＣＥで行うことは不可能である。さらに、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるという考え方は、電磁気学または物理学に矛盾する。従って、非特許文献４に示されているアイデアに従って電源ノイズ問題やＥＭＣ問題を解決することは理論的に不可能であった。
【００８４】
解決しようとする問題点の第７は、特許文献１に関する。特許文献１は、簡便な製造工程で、ＥＳＲが充分小さい特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８５】
解決しようとする問題点の第８は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、静電容量及び耐圧の向上と小型大容量化が実現されても、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８６】
解決しようとする問題点の第９は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００８７】
以上のように、長年続けられてきたコンデンサやコンデンサを使用する電源分配回路での、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良のほとんどは、物理学や電磁気学の裏付けが無い作業であったと考えることが出来る。
【００８８】
すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波が進行する線路のデカップリングにはほとんど効果が無い。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、電磁波が進行する線路のデカップリングにはほとんど効果が無い。
【００８９】
さらに、コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられているが、この考え方は定常または準定常回路を想定したキルヒホッフの法則が成り立つ数百キロヘルツ以下の低周波帯域においてはほぼ有効であるが、電磁波の進行を考慮すべきそれ以上の周波数では、キルヒホッフの法則が成り立たず無効である。このような場合にインピーダンスを低くする方法は、伝送線路構造とした上で特性インピーダンスを低くする以外に無い。
【００９０】
コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、線路に多数のコンデンサを並列に接続することによって電磁波の透過を減らすことは、ある程度可能である。すなわち、伝送線路の特性インピーダンスと透過係数は独立の関係にあることが理解されるべきである。
【００９１】
解決しようとする問題点の第１０は、特許文献４に関する。特許文献４は、１０ｋＨｚから１ＧＨｚ間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。
特許文献４に開示されている技術によるとノイズフィルタのキャパシタンスがインダクタンスより充分大きくなると考えられるので、信号線路には応用できず、電源分配回路への応用を想定していると考えられる。
【００９２】
特許文献４の分布定数型ノイズフィルタは、公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロＨｚ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
【００９３】
特許文献４には分布定数型ノイズフィルタを設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、特許文献４の分布定数型ノイズフィルタの長さは、電子素子から発生する高周波の１／４波長以上の長さとなるように設定するとしている。これに従うと、たとえば１００ＭＨｚの高調波すなわち正弦波の１／４波長は、大気中で７５ｃｍでありこの文献で絶縁体として使用している酸化アルミニウムの比誘電率を約８．５とすると２６ｃｍとなる。従ってこのアイデアを通常の電子・電気機器に使用されている印刷配線板に適用することは不可能である。
【００９４】
特許文献４において、分布定数型ノイズフィルタのインピーダンス特性を、コンデンサの場合に準じて透過係数（Ｓ２１）から求めている。内部に伝送損失が存在する伝送線路の端子インピーダンスを透過係数（Ｓ２１）から求めると非常に小さい値が得られる。しかし、この方法は電磁気学の観点から全くの誤りである。分布定数型ノイズフィルタのインピーダンス特性は、電磁気学に従って反射係数（Ｓ１１）の測定値から求めなければならない。従って特許文献４に開示されているデータの信頼性は全く無い。
【００９５】
特許文献４において、分布定数回路形成部が固体電解コンデンサまたは電気二重層コンデンサであるとしているが、コンデンサは前述のように集中要素（定数型）モデルの素子であって、分布要素モデルに従う線路構造とは電磁気上、異なるものである。このように、特許文献４は、理論的な誤りに基づいているので、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００９６】
解決しようとする問題点の第１１は、特許文献５に関する。特許文献５は、表面に複数の突起または凹凸を有する導体が対向する公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロヘルツ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
【００９７】
特許文献５には、高速化、高周波数化に適した平行平板線路型素子を設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。従ってこのアイデアのねらいである充分小さい値の透過係数（Ｓ２１）を実現する手段がほとんど開示されていないことになる。
【００９８】
また、電源デカップリング素子には低インピーダンスが必要とされるが、インピーダンスを下げることについてのアイデアが全く開示されていない。開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【００９９】
解決しようとする問題点の第１２は、特許文献6に関する。特許文献６は、表面実装型コンデンサ（ＳＭＴキャパシタ）は２つの端子の間隔が非常に狭いのでプリント配線基板上に搭載して電源デカップリング素子として使用すると、内層の電源層とグランド層に接続するための２つのビアの間隔を非常に狭くできる。これによってビアの自己インダクタンスが２つのビア間の相互インダクタンスによって打ち消されるので、高周波で動作する半導体集積回路に対するデカップリング効果を高めることが出来るとし、テストボードを試作してボードの測定点における自己インピーダンス、透過係数Ｓ２１を３０ｋＨｚから１．５ＧＨｚの間で測定している。
【０１００】
特許文献６は、多層基板を使用してテストポートの間隔を離した場合と接近させた場合、バルクキャパシタを搭載した状態で多数のＳＭＴキャパシタを搭載した場合と除去した場合の透過係数Ｓ２１を実験によって求めており、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値、簡単な集中要素モデルを使用してＳＭＴキャパシタを近接配したときと間隔を空けて配置したときの伝達インピーダンスＺ２１をシミュレーションによって求めている。
【０１０１】
特許文献６によると、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値は、１０ＭＨｚ付近で０．１から０．２Ω、１００ＭＨｚ付近で１Ωから３Ω、１ＧＨｚ付近で６Ωから３０Ωであり、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。多層基板を使用してテストポートの間隔を離した場合（３０ｃｍ）と接近させた場合（５ｍｍ）で、テストポート間の透過係数Ｓ２１を測定しているが、ポートから注入された電磁波が多層基板内に広く拡散してしまうために、デカップリング特性を測定したことにならない。また、伝達インピーダンスＺ２１をシミュレーションによって求めているが集中要素モデルを使用していることや伝達インピーダンスＺ２１が透過係数Ｓ２１と関係づけているために、得られた値は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【０１０２】
解決しようとする問題点の第１３は、特許文献7に関する。特許文献7は、テストボードを試作し、図中の測定ポートにＨＰ８７５３Ｄネットワークアナライザを接続して、４ＧＨｚ以下の電源分配バスの端子インピーダンスを測定し、シミュレーション値と比較している。未搭載ボードとコンデンサのみ搭載ボードと半導体集積回路のみ搭載の３種について測定したところ、半導体集積回路のみ搭載が最も小さく、周波数によって大きく変化しているが１ＧＨｚにおいて２Ω前後であったとしている。
【０１０３】
特許文献7において、コンデンサのみ搭載ボードをモデル化して、コンデンサの等価直列インダクタンス（ＥＳＬ）と等価直列抵抗（ＥＳＲ）を変化させて端子インピーダンスをシミュレーションによって求めている。この結果、ＥＳＲをＥＳＬと等しくなるように増やすことにより、周波数によるインピーダンスの変動が抑制され、インピーダンス値が増えることは無いとしている。しかし、１ＧＨｚにおいて２Ω前後の端子インピーダンスは、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。またＥＳＲをＥＳＬは集中要素モデルでありこのモデルを使用したシミュレーション結果は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
【０１０４】
解決しようとする問題点の第１４は、非特許文献８に関する。非特許文献８には、従来のコンデンサの問題点と、問題解決をねらって電源分配回路用に試作した低インピーダンスを有する線路構造素子の構造と、コンデンサとの機能差、試作によって得られた素子のデータと、ＦＰＧＡ搭載ボードに応用したときのデカップリング効果の実測データ、サーバベースのボードに応用したときの動作試験結果、素子の効果的な使用法等、線路構造素子の関する有効な技術情報が開示されている。
【０１０５】
非特許文献８では、線路構造素子にアルミ電解チップを使用していることが示されているが、物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、素子の特性に関する測定データやボードに搭載したときの線路構造素子の作用について理論的な裏付けが全く示されていないので、線路構造素子に使用する材料や構造の最適化や回路動作への線路構造素子の影響の解析が不可能である。さらに、開示されているデータは伝搬定数であるＳ２１特性だけであって、端子インピーダンスについての開示がない。
【０１０６】
非特許文献８では、アルミニウム箔の化成エッチング層面だけでなく、端面化成処理された側面にも線路構造が形成されている。しかし側面にはエッチングが施されていないため、電磁波は実効線路長が短い幅の狭い側面をバイパスする。このため、数十メガヘルツ以上の帯域において線路構造素子の端子インピーダンスと透過係数Ｓ２１に化成エッチング層がほとんど寄与しないと考えられる。さらに、製造工程において側面上の導電性ポリマー層やカーボン含有層の厚さを制御することは、化成エッチング層面の場合に比べて非常に難しい。このため、線路構造素子の数十メガヘルツ以上の帯域における端子インピーダンスと透過係数Ｓ２１の製造ばらつきが大きくなる可能性が高い。
【０１０７】
非特許文献８に示されている線路構造素子では、陽極であるエッチド化成アルミニウム箔に大きな直流電流を流すために、かなり厚いエッチド化成アルミ箔を使用する必要がある。これは必要とする厚さのエッチド化成アルミ箔の入手が困難であるだけでなく、購入価格の上昇や、固体アルミニウムコンデンサの量産において有効なロール巻き取り方式が採用できないという問題を有する。
【０１０８】
本発明は、電源分配回路における上記問題を根本的に解決する手段を提供することを目的の一つとしている。
【課題を解決するための手段】
【０１０９】
上記課題を解決するため、請求項１記載の発明は、電源デカップリング素子に係り、伝送線路構造チップを内蔵して成る電源デカップリング素子において、前記伝送線路構造チップが、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成されるレジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される磁性薄膜層と、該磁性薄膜層の面上に形成される第２の金属粉皮膜層から構成される積層構造体から形成されることを特徴としている。
【０１１０】
また、請求項２記載の発明は、電源デカップリング素子に係り、請求項１記載の電源デカップリング素子において、前記伝送線路構造チップが、少なくとも、前記エッチド化成箔と、該エッチド化成箔の１面上に形成される前記第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１のカーボン含有層と、該第１のカーボン含有層の面上に形成される第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成される前記レジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される前記第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される第２のカーボン含有層と、該第２のカーボン含有層の面上に形成される前記磁性薄膜層と、該磁性薄膜層の面上に形成される前記第２の金属粉皮膜層から構成される前記積層構造体から形成されることを特徴としている。
【０１１１】
また、請求項３記載の発明は、電源デカップリング素子に係り、請求項１から請求項２記載の電源デカップリング素子において、前記伝送線路構造チップが、前記積層構造体の表面に形成される前記方形領域の４辺から少なくとも５マイクロメートルの距離を置いて外側に設定される方形絶縁境界線で該積層構造体を層面に垂直に切断することによって形成され、前記方形領域の一対の対向辺の長さを線路長、前記方形領域の一対の他の対向辺を線路幅とすることを特徴としている。
【０１１２】
また、請求項４記載の発明は、電源デカップリング素子に係り、請求項１から請求項３記載の電源デカップリング素子において、前記エッチド化成箔が、アルミニウム、タンタル、またはそれらの合金から成る弁作用金属箔と、該弁作用金属箔の両面に形成されるエッチング層と、前記エッチング層の表面に形成される化成膜とを備えて成ることを特徴としている。
【０１１３】
また、請求項５記載の発明は、電源デカップリング素子に係り、請求項１から請求項４記載の電源デカップリング素子において、前記伝送線路構造チップが、前記積層構造体を前記方形絶縁境界線で切断する際に比較的高い確率で生じる前記弁作用金属箔と前記第１の導電性ポリマー層との間の短絡によって、単極性の前記伝送線路構造チップとして形成されることを特徴としている。
【０１１４】
また、請求項６記載の発明は、電源デカップリング素子に係り、請求項１から請求項５記載の電源デカップリング素子において、単極性の前記伝送線路構造チップが、前記積層構造体が前記方形絶縁境界線で切断されてから前記電源デカップリング素子が完成するまでの間に、エージングを少なくとも１回実施することによって形成されることを特徴としている。
【０１１５】
また、請求項７記載の発明は、電源デカップリング素子に係り、請求項１から請求項６記載の電源デカップリング素子において、前記レジスト層が、少なくとも１個の前記方形領域が除去されたレジスト膜を前記エッチド化成箔の他面上に貼付して高温環境中で乾燥させることによって、または高温環境中での乾燥と紫外線の照射によって形成されることを特徴としている。
【０１１６】
また、請求項８記載の発明は、電源デカップリング素子に係り、請求項１から請求項７記載の電源デカップリング素子において、前記レジスト層が、第１のレジスト層と第２のレジスト層から成り、前記第１のレジスト層が、パターニングされた第１のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第１のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域にレジスト剤を塗布することによって形成され、前記第２のレジスト層が、パターニングされた第２のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第２のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域に前記レジスト剤を塗布し、高温環境中で乾燥させることによって、または高温環境中での乾燥と紫外線の照射によって形成されることを特徴としている。
【０１１７】
また、請求項９記載の発明は、電源デカップリング素子に係り、請求項１から請求項８記載の電源デカップリング素子において、前記レジスト膜または前記レジスト剤が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、ポリアミドイミド樹脂、シアン酸エステル樹脂、フッ素樹脂、ウレタン樹脂、ポリカルボン酸樹脂、シアネート樹脂、フェノキシ樹脂、アクリル樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の樹脂を主剤として形成されることを特徴としている。
【０１１８】
また、請求項１０記載の発明は、電源デカップリング素子に係り、請求項１から請求項９記載の電源デカップリング素子において、前記導電性ポリマー層が、３，４−エチレンジオキシチオフェン、ピロール、フラン、多環状スルフィド、またはそれらの置換誘導体で形成されるモノマーを使用する重合反応工程を実施することによって形成されることを特徴としている。
【０１１９】
また、請求項１１記載の発明は、電源デカップリング素子に係り、請求項１から請求項１０記載の電源デカップリング素子において、前記導電性ポリマー層が、ポリチオフェンの微粒子またはポリピロールの微粒子を含む導電性ポリマー水溶液に前記エッチド化成箔を浸漬して前記化成膜の表面を前記ポリチオフェンの薄膜または前記ポリピロールの薄膜で被覆し、該エッチド化成箔を前記導電性ポリマー水溶液から引き出して高温環境中で乾燥させる、含浸被覆工程を１回以上実施することによって形成されることを特徴としている。
【０１２０】
また、請求項１２記載の発明は、請求項１から請求項１１記載の電源デカップリング素子において、前記導電性ポリマー層が、複数の、固有の材料特性を有する導電性ポリマー原始薄膜から形成され、少なくとも前記化成膜に接する前記導電性ポリマー原始薄膜が、３０ナノメートル以下の平均粒径を有する前記ポリチオフェン微粒子または前記ポリピロールの微粒子を使用して形成されることを特徴としている。
【０１２１】
また、請求項１３記載の発明は、電源デカップリング素子に係り、請求項１から請求項１２記載の電源デカップリング素子において、前記磁性薄膜層が、軟磁性特性を有し、１０kＳ／ｍ以上の導電率を有するとともに、１００ｋＨｚ以下の周波数低域における比透磁率５００以上、１０ＭＨｚにおける比透磁率が２００以上、１００ＭＨｚにおける比透磁率が１００以上であることを特徴としている。
【０１２２】
また、請求項１４記載の発明は、電源デカップリング素子に係り、請求項１から請求項１３記載の電源デカップリング素子において、前記磁性薄膜層が、少なくとも鉄、シリコン、ボロン、リン、およびカーボンを含む合金で形成されることを特徴としている。
【０１２３】
また、請求項１５記載の発明は、電源デカップリング素子に係り、請求項１から請求項１４記載の電源デカップリング素子において、前記磁性薄膜層が、前記第２の導電性ポリマー層または前記第２のカーボン含有層の面上に、金属ガラス溶射コーティング法によって２０μｍから１００μｍの厚さに形成されることを特徴としている。
【発明の効果】
【０１２４】
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。またアナログ回路とディジタル回路の印刷配線基板上での混在が容易になる。
【０１２５】
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路から見た印刷配線基板上の電源分配回路の端子インピーダンスが非常に低くなるので、スイッチング機器またはディジタル機器の動作安定性が向上する。
【０１２６】
本発明をスイッチング機器またはディジタル機器に適用すると、これらの機器の小型軽量化、低コスト化、高変換効率化が可能になると共に、高信号品位（シグナルインテグリティ）と高電磁環境適合性（ＥＭＣ）を両立させることが可能となる。
【発明を実施するための最良の形態】
【０１２７】
（実施の形態１）
図１は、積層構造体の完成前の一例である。図２は、積層構造体の完成前の他の一例である。図３は、積層構造体の一例である。図４は、積層構造体の断面図の一例である。図５は、伝送線路構造チップの一例である。図６は、第１のメタルマスクまたはメッシュマスクの一例である。図７は、第２のメタルマスクまたはメッシュマスクの一例である。図８は、デカップリング構造体の一例である。図９は、電源デカップリング素子の一例である。
【０１２８】
図１０は、電源デカップリング素子のＳ２１特性の実測値の一例である。図１１は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。図１２は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。図１３は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。図１４は、電源デカップリング素子のＳ２１特性測定用治具の一例である。図１５は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。図１６は、電源デカップリング素子の端子インピーダンス特性の計算値の一例である。図１７は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。図１８は、電源デカップリング素子の端子インピーダンス特性の計算値の他の一例である。図１９は、磁性薄膜の比透磁率の周波数特性の一例である。
【０１２９】
図１は、エッチド化成アルミ箔にレジスト層を形成した積層構造体の完成前の一例である。本実施の形態において、レジスト層１は、図１に示すように方形領域が除去されたレジスト膜を化成電圧１１Ｖのエッチド化成アルミ箔２の片面に貼付し高温環境中で乾燥させることによりレジスト層１を形成している。本実施例においては、４０μｍ程度の厚さを有する市販のドライフイルムタイプソルダーレジストを使用し、ＵＶキュアは省略している。
【０１３０】
本実施の形態において、ポリチオフェン層は、片面にレジスト層が形成されているエッチド化成アルミ箔を、３種のポリチオフェン溶液に浸漬して高温環境中で乾燥させることによって、形成される約２０ナノメートルの厚さで導電率が３００００Ｓ／ｍの第１のポリチオフェン原始薄膜と、同様にして第１のポリチオフェン原始薄膜上に形成される約１０ナノメートルの厚さで導電率が２００００Ｓ／ｍの第２のポリチオフェン原始薄膜と、同様にして第２のポリチオフェン原始薄膜上に形成される約１マイクロメートルの厚さで導電率が１２０００Ｓ／ｍの第３のポリチオフェン原始薄膜から構成される。
【０１３１】
図２は、レジスト層が形成されているエッチド化成アルミ箔上に形成されたポリチオフェン層上に、磁性薄膜層を形成した積層構造体の完成前の他の一例である。図３は、図２の断面線５または８における積層構造体の断面図の一例である。図３に示すように、磁性薄膜層１７およびカーボン含有層１６の表面に、銀を主成分とする導電性コーティング液を塗布して高温環境中で乾燥させることによって、約５マイクロメートルの厚さで抵抗率の逆数が約２．５×１０６の金属粉皮膜層１８を形成する。図３において、方形絶縁境界線９の内部が伝送線路構造チップとして形成され、方形領域の境界線７の内部が伝送線路構造チップとして機能する。
【０１３２】
図４は、積層構造体を図３の切断線５または８で切断して得られる伝送線路構造チップの一例である。図４において、伝送線路構造チップの切断面は、アルミニウム層１１、ポリチオフェンが含浸されていないエッチング層１２、レジスト層１３、ポリチオフェンが含浸されているエッチング層１４、磁性薄膜層１５、カーボン含有層１６、金属粉皮膜層１７、ポリチオフェン層１８で構成されている。図４において、方形絶縁境界線２０の内部が伝送線路構造チップとして形成され、方形領域の境界線１９の内部が伝送線路構造チップとして機能する。
【０１３３】
図５において、伝送線路構造チップは、図３の方形絶縁境界線９、または図４の方形絶縁境界線２０で切断されて形成される。伝送線路構造チップの切断面は、金属粉皮膜層２１、２８、磁性薄膜層２２、ポリチオフェン層２３、レジスト層２４、ポリチオフェンが含浸されていないエッチング層２５、アルミニウム層２６、カーボン含有層２７で構成されている。      
【０１３４】
図６は、第１のメタルマスクまたはメッシュマスクの一例である。図６において、メタルマスクまたはメッシュマスク３１が、線路長に２００マイクロメートルを加えた長さの横幅と２００マイクロメートルの長さの縦幅を有する方形のパターニング穴３２を、横方向に３個以上、縦方向に１ｍｍの線路幅の間隔を置いて６個以上有しており、全ての方形領域３３がメタルマスクまたはメッシュマスク３１で覆われることを可能にしている。
【０１３５】
図７は、第２のメタルマスクまたはメッシュマスクの一例である。図７において、メタルマスクまたはメッシュマスク３４が、線路幅の４倍以上の長さの縦幅と１００マイクロメートルの横幅を有する方形のパターニング穴を、縦方向に２個以上、横方向に線路長の間隔を置いて４個以上有しており、全ての方形領域３６がメタルマスクまたはメッシュマスク３４で覆われることを可能にしている。
【０１３６】
メタルマスクまたはメッシュマスク３１とメタルマスクまたはメッシュマスク３４を重ねた状態でポリイミドを主剤とするレジスト剤を印刷し、メタルマスクまたはメッシュマスク３１とメタルマスクまたはメッシュマスク３４を取り外してエッチドアルミ箔を紫外線または／および高温状態でキュアすることによりレジスト層が形成される。
【０１３７】
図８は、磁性体薄膜層を有するデカップリング構造体の一例である。図８における構造体は、伝送線路構造チップ４９と、伝送線路構造チップ４９の第２の積層構造中の金属粉皮膜層で形成される陽極４８と、伝送線路構造チップ４９の第１の積層構造中の金属粉皮膜層で形成される陰極４３と、陽極４８に１０−５Ω・ｃｍ程度の抵抗率を有する導電性接着剤によって接続された０．１ｍｍの厚さの銅箔で形成され陽極端子部４１、４６を有する陽極導体箔４７と、陰極４３の端部に前記導電性接着剤によって接続された０．１ｍｍの厚さの銅箔で形成される陰極端子部４２、４５とで形成され、線路幅４４は１ｍｍ、線路長６０は３．５ｍｍ、５ｍｍ、８ｍｍ、１４ｍｍの４種類としている。  
【０１３８】
図９は、線路幅が１ｍｍの電源デカップリング素子の一例である。図９において、電源デカップリング素子は、陰極端子部５２、５５の一部および陽極端子部５１、５６の一部を除いて外装樹脂５３によって封止し、外装樹脂５３から露出する図８の陽極端子部４６を電源端子５１、外装樹脂５３から露出する図８の陽極端子部４１を電源端子５２、外装樹脂５３から露出する図８の陰極端子部４５をグランド端子５２、外装樹脂５３から露出する図８の陰極端子部４２をグランド端子５４として整形することによって形成される。なお、本実施の形態におけるデカップリング素子は、デカップリング構造体をガラスエポキシ樹脂製の基板に搭載し、ガラスエポキシ樹脂製の容器に固定しており、封止されていない。
【０１３９】
本実施例で使用するエッチド化成アルミ箔の化成膜の厚さは、化成電圧１ボルト当たり１．４から１．５ナノメートル程度であって非常に薄い。図３の方形絶縁境界線９、または図４の方形絶縁境界線２０で積層構造体を切断すると、図４におけるエッチング層内に形成されたポリチオフェン層１５内でポリチオフェン層とアルミニウム層とが高い確率で短絡する。しかし、マスキング層１３で覆われているエッチング層１２内にはポリチオフェン層が形成されていないので、切断面においてポリチオフェン層とアルミニウム層との間に充分な絶縁距離が確保出来る。この結果、試作した定格６．３Ｖの電源デカップリング素子の電源端子とグランド端子間の絶縁抵抗は、外装樹脂無しで３０ＭΩ以上であって、従来の電子・電気素子と同等以上の特性を得ている。
【０１４０】
図８の陽極端子部４１、４６と陰極端子部４２、４５、または図９の電源端子５１、５５とグランド端子５２、５４にそれぞれ直流電源装置の正極と負極を接続し、化成電圧１１Ｖの約６０％の６．３Ｖを１２０分間印加してエージングを行う。エージングによって積層構造中の化成膜が修復されるとともに、図３の方形絶縁境界線９での切断の際に、図４のポリチオフェンが含浸されているエッチング層１４内でポリチオフェン層とアルミニウム層との間で短絡が生じていない場合は、エージングによって化成膜を形成しているアルミナがアルミニウムに還元されることによって、図４のポリチオフェンが含浸されているエッチング層１４内でポリチオフェン層とアルミニウム層が短絡される。この結果、エージングを実施することによって単極性の前記伝送線路構造チップが確実に形成される。
【０１４１】
図１０から図１３に示す透過係数Ｓ２１は、図１４に示すようなＳ２１特性測定用治具を使用して測定した。図１０は、磁性薄膜層を有しない線路長が３．５ｍｍの電源デカップリング素子のＳ２１特性の実測値の一例である。図１１は、線路長が５ｍｍの磁性薄膜層が形成されていない電源デカップリング素子のＳ２１特性の実測値の一例である。図１２は、線路長が５ｍｍの磁性薄膜層が形成されていない電源デカップリング素子のＳ２１特性の実測値の一例である。図１３は、線路長が１４ｍｍの磁性薄膜層が形成されていない電源デカップリング素子のＳ２１特性の実測値の一例である。
【０１４２】
図１４に示すＳ２１特性測定用治具は、長方形に加工した片面銅張り基板の左右端にＳＭＡコネクタを装着し、電源デカップリング素子の一対の電源端子を、粘着テープによって片面銅張り基板の銅箔と絶縁した上でＳＭＡコネクタのコア端子にそれぞれ導電接着し、ＳＭＡコネクタの取り付け金具と電源デカップリング素子の一対のグランド端子を片面銅張り基板の銅箔に導電接着して形成されている。
【０１４３】
図１０から図１３において、縦の目盛はリニアでＳ２１を示し、上端が０ｄＢ、下端が−１００ｄＢである。横の目盛は対数で周波数を示し、左端が１００ＫＨｚ、右端が３ＧＨｚである。また、およそ１００ＭＨｚ以上の帯域において見られるやや不安定な右肩上がりの曲線は、図１４に示すＳ２１特性測定用治具におけるＳＭＡコネクタの中心導体間に生じる表面電磁波の結合に依るものであることを確認している。従って、電源デカップリング素子を印刷配線基板に搭載して使用する際には、後述の実施例に示す工夫によってこの帯域のレベルを大幅に低下させることが可能である。
【０１４４】
本発明に係る本実施例によれば、従来の同種のコンデンサに比べて大幅に簡略化された製造法にもかかわらず、数十メガヘルツ以上の帯域において高周波用とされるチップセラミックコンデンサに比べて数十分の一以下の透過係数、すなわち数十倍以上のデカップリング性能を得ることが出来る。
【０１４５】
電源デカップリング素子の透過係数Ｓ２１の周波数特性は、その線路長が長いほど良好になる。一方、コンデンサを多数搭載して使用する場合は、搭載個数の増加による透過係数Ｓ２１の周波数特性の改善は少なく、透過係数Ｓ２１の周波数特性は非常に複雑な曲線となる。従って多数のコンデンサを、少数の電源デカップリング素子に置き換えることによって、部品占有面積の縮小と、デカップリング性能の格段の向上が実現できると考えられる。
【０１４６】
電源デカップリング素子の端子インピーダンスは、原理的にはネットワークアナライザで測定したＳ１１から求められる。しかし、電源デカップリング素子の端子インピーダンスの値が測定系のケーブルの特性インピーダンスである５０Ωに対して非常に小さく１００ＫＨｚから３ＧＨｚまでのＳ１１はほぼ１となるため、Ｓ１１の測定値から端子インピーダンスを求めることは不可能である。内部に損失を有する伝送線路の端子インピーダンスを、コンデンサの場合のようにＳ２１の測定値から求めることは電気通信工学並びに電磁気学の観点から全くの誤りである。またコンデンサと同様の方法でＳ２１から求めるとされる伝達インピーダンスも、単位がΩでないばかりか電磁気学的には全く意味のないものである。従って、電源デカップリング素子の端子インピーダンスは、現状では、以下に示す電磁気学に忠実な計算式によって求める他無い。
【０１４７】
エッチド化成アルミ箔のエッチングによる表面積の拡大率ｋは、１ｃｍ２あたりの静電容量値Ｃ１を使用して、次式から求めることが出来る。静電容量値Ｃ１は、試験片を電解液で満たされた金属製の槽に浸漬して試験片と槽の間で測定して得られる値である。
【０１４８】
【数１６】
2011159940.tif 000018
【０１４９】
式（１６）中の化成膜の厚さａ[ｍ]は、化成電圧（Ｖｆ）によって決まりほぼ次式から求められる。
【０１５０】
【数１７】
2011159940.tif 000019
【０１５１】
周波数をｆ、静電容量をＣとするとコンデンサの交流インピーダンスＺＣは、次式から求められる。
【０１５２】
【数１８】
2011159940.tif 000020
【０１５３】
特性インピーダンスが５０Ω の測定系の線路にコンデンサが並列に接続されたときの透過係数（Ｓ２１Ｃ）は、次式から求めることが出来る。
【０１５４】
【数１９】
2011159940.tif 000021
【０１５５】
コンデンサのインピーダンスは、周波数に比例して低くなるがこの傾向はある周波数（Ｆ０）までであって、それより高い周波数帯域では周波数に比例して高くなることが知られている。
【０１５６】
一方、本実施の形態における単極性の伝送線路構造チップは伝送線路構造であるので、Ｆ０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ０以上の周波数帯域では、式（７）に示した平行板線路の特性インピーダンスＺ０に近づくと考えることが出来る。従って、電源デカップリング素子の、電源端子間の電磁結合を考慮しない場合の端子インピーダンスＺａは、次式で表される。
【０１５７】
【数２０】
2011159940.tif 000022
【０１５８】
単極性平行板線路チップは平行板線路構造を有しているが、電極間に導電性ポリマー層やカーボン含有層のような半導体と同様の抵抗率を備えた層を有している。この場合の実効特性インピーダンスは、絶縁体層の厚さの代わりに実効厚さを使用することによって式（７）から求めることが出来ると考えられる。本実施の形態における単極性の伝送線路構造チップの場合の実効厚さｄeは、次式で表すことが出来る。
【０１５９】
【数２１】
2011159940.tif 000023
【０１６０】
式（２１）において、ＺＩとａは絶縁体層の固有インピーダンスの実部と厚さ、ｂ１とＺＳ１は導電性ポリマー層を構成する第１の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂ２とＺＳ２は導電性ポリマー層を構成する第２の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂ３とＺＳ３は導電性ポリマー層を構成する第３の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂＣはカーボン含有層の厚さにカーボン含有層の抵抗率の逆数を掛けてカーボングラファイトの導電率で割って求められる有効厚さ、ＺＣはカーボングラファイトの固有インピーダンスの実部、ｂＡとＺＡは導電性ポリマー層中に形成される空隙の平均的な厚さと固有インピーダンスである。
【０１６１】
式（７）および式（２１）から、エッチド化成アルミ箔のエッチングによる表面積拡大率をｋ、エッチド化成アルミ箔の表面に形成される導電性ポリマー層による静電容量出現率をＲ、絶縁体層の比誘電率をεrとすると、実効線路幅ｗの平行板線路構造を有する本実施の形態における単極性の伝送線路構造チップの特性インピーダンスＺ０は、次式から求められる。
【０１６２】
【数２２】
2011159940.tif 000024
【０１６３】
単極性平行板線路チップの特性インピーダンスをＺ０とすると、本実施の形態における単極性の伝送線路構造チップを測定系の５０Ωのケーブルに接続したときの反射の影響による本実施の形態における単極性の伝送線路構造チップの透過係数Ｓ２１Ｒは、反射境界が２つ存在するので、式（１９）を変形して次式から求めることが出来る。
【０１６４】
【数２３】
2011159940.tif 000025
【０１６５】
電源デカップリング素子の電源端子間の距離をｚとしたときの電源端子間の静電容量Ｃ
Ｔとし、周波数がｆのときのＣＴのインピーダンスをＺＣＴとすると、電源端子間の電磁結合による透過係数Ｓ２１Ｔ
は、次式から求めることが出来る。
【０１６６】
【数２４】
2011159940.tif 000026
【０１６７】
本実施の形態における単極性の伝送線路構造チップ中を電磁波が進行するとき、ポリチオフェン層、カーボン含有層および磁性薄膜層で構成される半導体層中に電磁界が浸透することによって伝送損失が発生する。ある半導体層の、有効厚さをｂｎ、表皮厚さをδＳｎとするときの、半導体層の厚さが無限大のときに対する、ある半導体層における損失の割合Ａｎは、次式で表せる。
【０１６８】
【数２５】
2011159940.tif 000027
【０１６９】
特性インピーダンスがＺ0で、線路幅がｗの伝送線路の１つの壁面に導電性ポリマー層、カーボン含有層、磁性体層等からなる半導体層が配置されている単極性平行板チップにおいて、ある半導体層の、導電率をσＳｎ、表皮厚さをδＳｎ、損失の割合を前記Ａｎとし、電気通信工学理論を電磁気学で修正すると、ある層の実効減衰定数αｎは、次式で表される。
【０１７０】
【数２６】
2011159940.tif 000028
【０１７１】
本発明に至る過程で実施した、本発明と同様の構造で磁性体層が形成されていない伝送線路構造チップにおける評価結果から、本実施の形態における単極性の伝送線路構造チップ中の電磁波は、側面にバイパスすることなくエッチング面に沿って進行し、進行の過程で電磁界がカーボングラファイト層または／および磁性体層で形成される半導体層に拡散すると考えられる。電磁界の拡散による半導体層による減衰定数は、各半導体層の実効減衰定数αｎの和をαＳとすると、線路長がｚの低インピーダンス損失線路部品の透過係数Ｓ２１αは、は次式から求めることが出来る。
【０１７２】
【数２７】
2011159940.tif 000029
【０１７３】
本実施の形態における単極性の伝送線路構造チップでの反射による透過係数Ｓ２１Ｒは、次式から近似的に求めることが出来る。
【０１７４】
【数２８】
2011159940.tif 000030
【０１７５】
反射と内部での減衰を含む本実施の形態における単極性の伝送線路構造チップの透過係数Ｓ２１は、次式から求めることが出来る。
【０１７６】
【数２９】
2011159940.tif 000031
【０１７７】
端子間の電磁結合を考慮した電源デカップリング素子の総合透過係数Ｓ２１Ｍは、次式から近似的に求めることが出来る。
【０１７８】
【数３０】
2011159940.tif 000032
【０１７９】
本実施の形態における単極性の伝送線路構造チップの特性インピーダンスをＺ０、静電容量をＣとし、周波数がｆのときの静電容量の交流インピーダンスをＺＣとすると、本実施の形態における単極性の伝送線路構造チップの端子インピーダンスＺ１ は、次式から近似的に求めることが出来る。但し、ＺＣは測定系のインピーダンス以下となる。
適当である。
【０１８０】
【数３１】
2011159940.tif 000033
【０１８１】
端子から空間への電磁放射を考慮した、電源デカップリング素子の端子インピーダンスＺａは、次式から近似的に求めることが出来る。
【０１８２】
【数３２】
2011159940.tif 000034
【０１８３】
式（１６）から式（３２）において、ポリチオフェン層の導電率と厚さは前述のとおり、カーボングラファイトの導電率が７３ｋＳ／ｍ、カーボン含有層の厚さが３０μｍ、カーボン含有層のカーボングラファイトの含有率が１／７．３、磁性薄膜層の導電率が２５０ｋＳ／ｍ、磁性薄膜層の厚さが３０μｍ、磁性薄膜層の比透磁率が図１９に示す特性、エッチド化成アルミ箔の化成電圧が１１Ｖ、１ｃｍ２あたりの静電容量Ｃ１が１８５μＦ、含浸率Ｒが０．８、化成膜を構成するアルミナの比誘電率が８．５、電源端子間の静電容量が１０−１６Ｆ／ｍとして、計算すると、図１５から図１８を得る。図１５から図１８には、メーカから公表されている高周波用の２種のチップセラミックコンデンサの特性も比較のために示している。なお、図１９に示す比透磁率特性の内、１００ｋＨｚまでは実測値とほぼ同じであるが、それ以上の周波数帯域の値は推定値である。
【０１８４】
図１５は、磁性薄膜層が形成されていない伝送線路構造チップを内蔵する電源デカップリング素子の、Ｓ２１特性の計算値の一例である。図１６は、磁性薄膜層が形成されていない伝送線路構造チップを内蔵する電源デカップリング素子の、端子インピーダンス特性の計算値の一例である。
【０１８５】
図１５の透過係数Ｓ２１の計算値は、同一条件の図１０から図１３の測定値とよく一致している。市販のネットワークアナライザを使用するＳ１１測定では求めることが出来ない端子インピーダンスは、計算によって求めている。前述のように透過係数Ｓ２１と端子インピーダンスを規定するパラメータが密接に関係していることから、端子インピーダンスの計算値は高い信頼性を有していると推定される。
【０１８６】
図１５において、磁性薄膜層が形成されていない伝送線路構造チップを内蔵する本実施の形態における電源デカップリング素子の透過係数Ｓ２１の計算値は、５００ｋＨｚ程度以下の帯域ではコンデンサと同様の特性を示し、５００ｋＨｚ程度から３ＭＨｚ程度までは−４０ｄＢでほぼ一定の値を示している。３ＭＨｚ以上の帯域は指数減衰特性を示し、５０ＭＨｚから１００ＭＨｚ程度以上の帯域では、図１５に示す電源デカップリング素子の評価に使用したＳＭＡコネクタの心線間の電磁結合に依存し、線路長に依存し端子間結合による周波数比例増加曲線となっている。
【０１８７】
図１５において、５００ｋＨｚ程度から３ＭＨｚ程度までは−４０ｄＢでほぼ一定の値を示し、指数減衰が始まる周波数が比較的高い理由は、ポリチオフェン層を、ポリチオフェン溶液に浸漬して高温環境中で乾燥させる方法によって形成していることに因る。この方法では、エッチド化成アルミ箔のエッチング部には約３０ナノメートルの厚さのポリチオフェン原始薄膜が形成される。しかし、本実施の形態で使用しているエッチド化成アルミ箔のエッチングの開口（ピット）の径は数百ナノメートル程度で、ピッチの深さは４００マイクロメートルである。このため、エッチング層内には多くの空隙が存し、伝送線路構造チップの減衰定数が小さくなる。
【０１８８】
図１７は、図４の断面構造を有する伝送線路構造チップを内蔵する電源デカップリング素子の、Ｓ２１特性の計算値の一例である。図１８は、図４の断面構造を有する伝送線路構造チップを内蔵する電源デカップリング素子の、端子インピーダンス特性の計算値の一例である。図１９は、本実施の形態で使用する磁性薄膜の比透磁率の周波数特性の一例である。
【０１８９】
図１６において、磁性薄膜層が形成されていない伝送線路構造チップを内蔵する本実施の形態における電源デカップリング素子の端子インピーダンスの計算値は、１ＭＨｚから１ＧＨｚの帯域において、０．２Ω前後のほぼ一定値となっている。端子インピーダンス特性曲線がこのようになる原因は、前述のように、ポリチオフェン層を、ポリチオフェン溶液に浸漬して高温環境中で乾燥させる方法によって形成していることに因り、エッチング層内には多くの空隙が存在することになるためである。
【０１９０】
図１７において、磁性薄膜層を有する本実施の形態における電源デカップリング素子の透過係数Ｓ２１の計算値は、線路長に依存し、線路長が３．５ｍｍの場合は１７０Ｋ程度以下の帯域で指数的に減少し、１７０ＫＨｚにおける値は−１１０ｄＢである。透過係数Ｓ２１は、磁性薄膜層を付加することによって大きく改善されている。なお、計算では、前記理由で存在するエッチング層内の空隙を考慮している。図１７における１７０ＫＨｚ程度以上の周波数帯域における透過係数Ｓ２１の計算値は、前述のように図１５に示す電源デカップリング素子の評価に使用したＳＭＡコネクタの心線間の電磁結合に依存し、図１０から図１３の実測値に従っている。
【０１９１】
（実施の形態２）
図２０は、積層構造体の断面図の他の一例である。
【０１９２】
図２０は、積層構造体の図３の切断線５または８で切断して得られる断面図の一例である。図２０において、伝送線路構造チップの切断面は、アルミニウム層６１、ポリチオフェンが含浸されていないエッチング層６２、レジスト層６３、ポリチオフェンが含浸されているエッチング層６４、磁性薄膜層６５、カーボン含有層６６、金属粉皮膜層６７、ポリチオフェン層６８で構成されている。図２０において、方形絶縁境界線７０の内部が伝送線路構造チップとして形成され、方形領域の境界線６９の内部が伝送線路構造チップとして機能する。
【０１９３】
次に、図２０に示すように、磁性薄膜層６５およびカーボン含有層６６の１面に、銀を主成分とする導電性コーティング液を塗布して高温環境中で乾燥させることによって、約５マイクロメートルの厚さで抵抗率の逆数が約２．５×１０６の金属粉皮膜層６７を形成する。図２０の方形領域の方形絶縁境界線７０は、図３に示す方形領域の方形絶縁境界線９と一致する。
【０１９４】
図２０に示す断面構造を有する本実施の形態における電源デカップリング素子の、端子インピーダンスおよび透過係数Ｓ２１の計算値は、図１６および図１７と同様であった。
【０１９５】
（実施の形態３）
図２１は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。図２２は、電源デカップリング素子の端子インピーダンス特性の計算値の他の一例である。図２３は、磁性薄膜の比透磁率の周波数特性の他の一例である。
【０１９６】
実施の形態１または実施の形態２において、前記導電性ポリマー層を、３，４−エチレンジオキシチオフェンのモノマーを酸化剤の水溶液中に溶解し、重合反応によって形成する。これにより、実施の形態２および３で形成されたエッチドアルミ箔のエッチング層内に存在する空隙は皆無となる。前記導電性ポリマー層以外の構造や使用する材料は実施の形態１または実施の形態２と同様である。
【０１９７】
図４の断面構造を有する伝送線路構造チップを内蔵する電源デカップリング素子の、Ｓ２１特性の計算値の一例である図２１において、本実施の形態における電源デカップリング素子のＳ２１特性は、図１７に示した実施の形態１または実施の形態２における電源デカップリング素子のＳ２１特性よりやや良好である程度である。この理由は磁性薄膜の比透磁率の周波数特性である。図２３に示すように、本実施の形態で使用した磁性薄膜の比透磁率は、数十メガヘルツ以上でほぼ１となっている。一方、実施の形態１または実施の形態２で使用した磁性薄膜の比透磁率は、図１９に示すように１０ＭＨｚで２２０程度、１００ＭＨｚで５５程度となっている。
【０１９８】
実施の形態１または実施の形態２で使用した磁性薄膜を本実施の形態で使用すると、１００ＫＨｚ以上の周波数帯域ではほぼ端子間結合曲線となる。なお、図２１と図２２に示す計算値は、端子間結合を印刷配線基板に搭載時に想定される時と同様のやや小さい値としている。
【０１９９】
図４の断面構造を有する伝送線路構造チップを内蔵する電源デカップリング素子の、端子インピーダンス特性の計算値の一例である図２２において、本実施の形態における電源デカップリング素子の端子インピーダンスは大幅に改善されている。端子インピーダンスは周波数に比例して１ｍΩ以下まで減少し、その後は、端子間結合によって緩やかに増加している。
【０２００】
（実施の形態４）
図２３は、スイッチングモード電気回路に関する等価回路の一例である。図２３は、信号線路の電位波形と信号線路上の電界進行波の波形の一例である。図２４は、電源線路の電位波形と電源線路上の電界進行波の波形の一例である。図２５は、スイッチングモード電気回路に関する等価回路の他の一例である。
【０２０１】
非特許文献１１によると、半導体集積回路内のインバータは、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチングモード電気回路を構成するトランジスタも、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。
【０２０２】
トランジスタのスイッチング動作の過程における孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されているプレートが縦にずれることによって発生する津波の生成過程に極めて類似している。
【０２０３】
非特許文献９および非特許文献１０に、伝送線路乗に提起された孤立電磁波の挙動が示されている。非特許文献９、非特許文献１０、非特許文献１１に従う考え方を孤立電磁波理論と称する。孤立電磁波理論によると、トランジスタがオフからオンにスイッチングする過程で、トランジスタの電位が前記直流電源の電圧を電源線路の特性インピーダンスと信号線路の特性インピーダンスで分割した値になる。従って、電源線路には電圧を分割電圧まで下げる正極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる負極性の孤立電磁波がそれぞれ同時に同一振幅で励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
【０２０４】
図２３において、特性インピーダンスＺ０の伝送線路の途中にインバータ７１が接続されている。特性インピーダンスＺ０の電源線路７５は直流電源７４とインバータ７１との間に接続されており、特性インピーダンスＺ０の信号線路７６はインバータ７１と整合終端抵抗７７との間に接続されている。インバータ７１は、ＰチャネルＭＯＳＦＥＴ７２とＮチャネルＭＯＳＦＥＴ７３によるコンプリメンタリー構成である。インバータ７１のオン状態とは、ＰチャネルＭＯＳＦＥＴ７２がオンでＮチャネルＭＯＳＦＥＴ７３がオフの状態であり、インバータ７１のオフ状態はその逆である。
【０２０５】
図２３において、インバータ７１がオンすると、図２３中のＢ点とＣ点の電位は、図２４（ｂ）および図２５（ｂ）に示すような上昇または降下曲線を描いてＶＤＤ/２ボルトとなる。このとき、図２４（ａ）および図２５（ａ）に示す波形の孤立電界波８１および８３を含む孤立電磁波が、図２３のインバータ７１によって励起される。
【０２０６】
孤立電界波８１は、ＴＥＭ波を構成して信号線路７６上を終端抵抗７７に向かって進行し、進行に伴って信号線路７６を充電し電位を０ボルトからＶＤＤ/２ボルトに上昇させる。孤立電界波８３は、ＴＥＭ波を構成して電源線路７５上を直流電源７４に向かって電位をＥボルトからＶＤＤ/２ボルトに降下させつつ進行する。
【０２０７】
伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれ式（１）で表されるアンペアの法則、および式（２）で表される電位の定義として示される。式（１）および式（２）の積分は線路軸に直交する断面に対して行うので、図２４（ａ）および図２５（ａ）に示す電界進行波８１および８３の波形と、式（２）から得られる電圧進行波の波形は、同形で逆極性である。同様に、電界進行波８１および８３と同一の形状を有する磁界進行波の波形と、式（１）から得られる電流進行波の波形は、同形で同極性である。
【０２０８】
電源線路７５および信号線路７６の電位波形の立ち上がり部分の波形は、図２４（ｂ）および図２５（ｂ）に示すように、正弦波の半周期波形に近似できる。非特許文献９および非特許文献１０によると、この正弦波の周波数は、実効周波数（ｓｉｇｎｉｆｉｃａｎｔ  ｆｒｅｑｕｅｎｃｙ）に近似出来る。実効周波数の定義は、トランジスタの立ち上がり波形の最大傾斜部の接線と時間軸から得られる立ち上がり時間と円周率との積の逆数であって、近似の確かさ（ａｃｃｕｒａｃｙ）は９２％以上と見込まれている。
【０２０９】
機器の電気回路設計は、時間的に変化する電気現象に特に注目して行われる。図２３の等価回路において時間的に変化するのは、インバータ７１がオンまたはオフになる過渡期間のみである。孤立電磁波理論によると、ソリトン波である孤立電磁波の代わりに正弦波である実効周波数で、スイッチングモードの電気回路の電磁気学にほぼ忠実な設計や基本動作の解析を行うこともが可能である。
【０２１０】
孤立電磁波理論によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
【０２１１】
【数３３】
2011159940.tif 000035
【０２１２】
図２３の等価回路において、信号線路７６上を進む孤立電界波８１は整合終端抵抗７７で最終的には消費されて消滅するが、信号線路７６の電圧はＶＤＤ/２ボルトまでしか上昇していない。一方、電源線路７５の電位はＶＤＤボルトからＥ/２ボルトに降下している。信号線路７６および電源線路７５の電位は最終的にＶＤＤボルトとなるはずである。最終的な挙動が不明である電圧電源線路７５上を進む孤立電界波８３が、この疑問を解く鍵となることが予想される。
【０２１３】
図２３の等価回路における孤立電磁波の理想的な挙動は、Ｄ点の電位と、Ｂ点の電位を出来るだけ速く定常電圧であるＶＤＤボルトに到達させるとともに、Ａ点から直流電源７４に孤立電磁波を漏洩させないことであろう。前者はシグナルインテグリティ（信号品位）に関係し、後者はＥＭＣ（電磁適合性）に関係する。
【０２１４】
図２６は、本発明に係る電源デカップリング素子を適用した基本的なスイッチングモード電気回路に関する等価回路である。図２６において、直流電源９４、ドライバ９１、レシーバ９９、ドライバ９１を構成するＰチャネルＭＯＳＦＥＴ９２およびＮチャネルＭＯＳＦＥＴ９３、電源デカップリング素子９５、電源線路９６、信号線路９７、および整合終端抵抗９８から構成されている。図２３の等価回路との差違は、図２６の等価回路では直流電源９４と電源線路９６との間に本発明に係る電源デカップリング素子９５が挿入されていることだけである。
【０２１５】
図２６において、電源線路９６と信号線路９７の特性インピーダンスは、通常５０Ω以上であるが、これに対して電源デカップリング素子９５の端子インピーダンスは、実施の形態２で示したように１０ｍΩ前後と充分小さい値である。電源デカップリング素子には端子が存在するが、電源端子とグランド端子の間のインピーダンスは５０Ωに対して大きく異なることは無いので孤立電磁波はほとんど制限を受けることなく電源デカップリング素子内の単極性平行板線路チップ端に進行し、極性を反転してほぼ全反射する。
【０２１６】
ドライバ９１がオフからオンに変化する時の信号線路９７の電位波形と、信号線路９７上を進む孤立電界波形、並びに電源線路９６の電位波形と電源線路９６上を進む孤立電界波形は、図２３の等価回路の場合と同様である。従って、図２６の回路の動作解析にも図２４と図２５の波形を使用する。
【０２１７】
図２６において、電源線路９６上を進行する孤立電磁波のほぼ全てが、前述のように電源デカップリング素子９５との接続点で反射する。反射後の孤立電界波の極性は信号線路９７上に励起された孤立電界波と同極性となる。反射波は電源線路９６をドライバ９１に向かって進行する。ドライバ９１がオン状態を維持していれば、反射波はドライバ９１を構成するＰチャネルＭＯＳＦＥＴ９２を経由して信号線路９７に入る。信号線路９７に入った反射波は、信号線路９７の電位をＶＤＤ/２ボルトからほぼＶＤＤボルトに上昇させつつ進行し、整合終端抵抗９８で消滅する。
【０２１８】
以上の過程を経てドライバ９１が励起した孤立電磁波は、電源デカップリング素子９５に進入した一部を除いて消滅する。従って、ＶＤＤボルトと電源線路９６および信号線路９７の電位わずかな差違は、前記導体電流によって非常に時間をかけて補償される。
【０２１９】
図２６において、電源線路９６の長さが孤立電磁波の波長に対して充分短ければ、ドライバ９１がオンした直後に反射波によってＶＤＤ/２ボルトからＶＤＤボルトに信号線路９７の電位が上昇するので、Ｃ点およびＤ点で観測される信号電圧波形の上昇時間は、ドライバ９１のオン動作時間にほぼ等しくなる。本発明に係る低インピーダンス線路構造は印刷配線基板上に搭載することを想定しているので電源線路９６の内の半導体集積回路内部の長さ分を短縮することは出来ないが、本発明に係る低インピーダンス線路構造を半導体集積回路の電源端子に充分近づけて接続するとシグナルインテグリティ（信号品位）が向上する可能性がある。
【０２２０】
（実施の形態５）
図２７は、電源デカップリング素子を印刷配線基板に搭載した状態の一例である。図２８は、電源デカップリング素子を印刷配線基板に搭載した状態の透過係数Ｓ２１の計算値の一例である。図２９は、商標登録名プロードライザの透過係数Ｓ２１の計算値の一例である。図３０商標登録名プロードライザの端子インピーダンスの計算値の一例である。図３１は、商標登録名プロードライザを印刷配線基板に搭載した状態の透過係数Ｓ２１の一例である。
【０２２１】
図２７において、電源デカップリング素子１０４は、印刷配線基板１１０上の半導体集積回路１０９に隣接する位置に搭載されている。電源デカップリング素子１０４を半導体集積回路１０９の搭載面と反対の面に搭載することも可能である。
【０２２２】
電源デカップリング素子１０４の電源端子１０１はビア１１２を介して電源トレース１１１に接続されている。電源デカップリング素子１０４のグランド端子１０２はビア１１３を介してグランドプレーン１０３に接続されている。電源デカップリング素子１０４の電源端子１０６はビア１１５を介して電源トレース１１６に接続されている。電源デカップリング素子１０４のグランド端子１０５はビア１１４を介してグランドプレーン１０３に接続されている。半導体集積回路１０９の電源端子１０７はビア１１７を介して電源トレース１１６に接続されている。半導体集積回路１０９のグランド端子１０８はビア１１８を介してグランドプレーン１０３に接続されている。
【０２２３】
図２７において、半導体集積回路１０９側の電源トレース１１６は一辺が４０ｍｍの正方形であって、電源供給側の電源トレース１１１は短辺が１０ｍｍ、長辺が２００ｍｍの長方形であって、グランドプレーン１１８との間に１０１μｍの厚さで比誘電率が４．３５の絶縁層が配置されている。
【０２２４】
このような方法で電源デカップリング素子１０４を使用することにより、半導体集積回路１０９から進行してくる電磁波を電源デカップリング素子１０４内の単極性平行板線路チップ端に効率よく導くことが出来るとともに、直流電流をほぼ電源デカップリング素子１０４の陽極導体箔のみに流すことが出来るので、電源デカップリング素子１０４内での直流電圧降下や直流電力消費を減らすことが出来る。、電源デカップリング素子１０４の直流電流定格は陽極導体箔を厚くすることによって比較的容易に増加させることが出来る。
【０２２５】
電源デカップリング素子１０４の透過係数Ｓ２１が充分小さいため、印刷配線基板上での使用数を、直流電流定格のみで決めることが出来る。この場合の電源デカップリング素子１０４の使用数は、半導体集積回路１０９の定格消費電力値を電源電圧値で割った値を、電源デカップリング素子１０４の定格直流電流で割った値となる。
【０２２６】
電源デカップリング素子１０４の定格直流電流は、陽極導体箔の導電率、幅、長さ、並びに厚さで決まる。０．１ｍｍの厚さの銅箔を使用している実施の形態１の場合は、電源デカップリング素子１０４での直流電圧降下を３０ミリボルトとすると、線路長が３．５ｍｍのとき２０アンペア前後、線路長が５ｍｍのとき１８アンペア前後、線路長が８ｍｍのとき１６アンペア前後、線路長が１４ｍｍのとき１４アンペア前後である。陽極に使用している銅箔の厚さをより厚くすれば、透過係数Ｓ２１や端子インピーダンスに影響を与えずに定格直流電流をさらに大きくすることが出来る。
【０２２７】
図２８に示すように、実施の形態３の電源デカップリング素子を印刷配線基板に搭載すると、１００ＫＨｚ程度以上の透過係数Ｓ２１には変化が無いが、１００ＫＨｚ程度以下の透過係数Ｓ２１が、単体特性に対して改善される。改善される理由は、半導体集積回路１０９側の電源トレース１１６および電源供給側の電源トレース１１１の端子インピーダンスが、単体特性を測定する際に接続される５０Ωの伝送線路より高くなるためである。電源供給側の電源トレース１１１にスイッチング電源回路用の大容量コンデンサが接続されている場合は電源デカップリング素子の特性は改善されない。しかし１００ＫＨｚ程度以下の周波数帯域においては、交流回路理論における重ねの理が有効であるので、コンデンサの静電容量が大きいほど電源トレース１１６または電源トレース１１１の端子インピーダンスは、１００ＫＨｚ程度以下で図２９の値以上に改善される可能性がある。
【０２２８】
図２８から判るように、電源デカップリング素子１０４の線路長が大きいほど透過係数Ｓ２１の特性は良好となる。しかし、その程度は、線路長が２倍で６ｄＢである。本実施の形態における電源デカップリング素子１０４の透過係数Ｓ２１は、線路長に関わらず従来のコンデンサに比べて充分小さいので、レイアウトに合わせて比較的自由に線路長を選択することが可能である。
【０２２９】
本実施の形態における電源デカップリング素子１０４の端子インピーダンスを図２９に示す。この計算値は、単体の計算値である図２２とほぼ同様である。図２９において半導体集積回路の動作に関係する数十メガヘルツ以上の帯域において、５０Ω前後の印刷配線基板の信号線路の特性インピーダンスや２００Ω前後の半導体集積回路のオンチップインターコネクトの信号線路の特性インピーダンスに比べて非常に低い。実施の形態２における電源デカップリング素子の端子インピーダンスは０．１７Ω前後であるが、印刷配線基板の信号線路の特性インピーダンスや半導体集積回路のオンチップインターコネクトの信号線路の特性インピーダンスに比べて充分に低い。従って、本発明の電源デカップリング素子の端子インピーダンスの値は、半導体集積回路が励起する孤立電磁波によって形成される電位波形の振幅を確保するのに充分であると言える。
【０２３０】
しかし、電源線路９６を進行する孤立電磁波の一部は、前述のように電源デカップリング素子９５に進入する。進入した孤立電磁波が電源デカップリング素子９５の外部に漏洩するとＥＭＣ（電磁適合性）問題を引き起こす可能性がある。実用に供されているスイッチングモード機器が引き起こすＥＭＣ問題の９９％程度が、電源分配回路からの電磁波の漏洩が原因となっていると考えられている。
【０２３１】
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒメートルの距離での電界強度Ｅは、ＩＥＣ  ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
【０２３２】
【数３４】
2011159940.tif 000036
【０２３３】
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０ｍの距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格で決められており、３０ＭＨｚから２３０ＭＨｚで３０ｄＢμＶ／ｍ、２３０ＭＨｚから１ＧＨｚで３７ｄＢμＶ／ｍである。式(３３)から、例えば、２３０ＭＨｚでの許容放射電力値を求めると、２ｎＷとなる。
【０２３４】
従来の電源デカップリング回路においては、電源デカップリングコンデンサは印刷配線基板の平面寸法に等しい電源プレーンを電圧の種類で分割した、比較的広い面積の電源トレースに接続されているため、電源トレースとグランドプレーン間を進行する電磁波を有効に阻止できない。０．１μＦのコンデンサの２３０ＭＨｚにおける端子インピーダンスは、図２２から約１Ωと予想されるが、多くの文献から、半導体集積回路から見た電源トレースの端子インピーダンスは、コンデンサが多数接続された場合でも２３０ＭＨｚでは１０Ω程度とされている。このため、図２９から、前述のような電源デカップリング素子に接続する比較的細い電源トレースに接続された場合でも、透過係数Ｓ２１は−１０ｄＢより大きい値となっている。従って、コンデンサは、半導体集積回路から電源分配回路上を進行する電磁波を有効に阻止することが出来ない。
【０２３５】
一方、本実施の形態に使用する電源デカップリング素子の端子インピーダンスは、図２２から１０ｍΩ程度以下である。このため、電源デカップリング素子の透過係数Ｓ２１は、線路長０．７５ｍｍの場合で２３０ＭＨｚにおいて５６ｄＢである。従って、本実施の形態に使用する電源デカップリング素子は、コンデンサを使用する電源デカップリング回路に比べて約５０ｄＢ（３００倍）以上のデカップリング性能を有すると言える。
【０２３６】
一般に、ディジタル機器の金属筐体は５０ｄＢ程度の電磁波遮蔽能力を有するとされているし、ノートＰＣの筐体は３０ｄＢ程度の電磁波遮蔽能力を有するとされている。ノートＰＣを含むディジタル機器における従来の放射ＥＭＩ対策はそのほとんどを筐体の電磁波遮蔽能力に依存しているので、本実施の形態における電源デカップリング素子を、ノートＰＣを含むディジタル機器に使用すると、電磁波遮蔽能力の無い筐体を使用してもＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準に示される規格妨害波電界強度の許容値を満たすことが可能となる
【０２３７】
図２６において、直流電源９４をバッテリーと見なすと、孤立電磁波のほとんど全てが電源デカップリング素子９５に阻止されるので、バッテリーの放電電流は時間的に変化しない定常電流となる。前述のようにバッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされているので、本実施の形態に依れば、バッテリーの寿命を延ばすことが可能となる。バッテリーの充電回路側にも電源デカップリング素子９５を使用すると、さらにバッテリーの寿命を延ばすことが可能となる。
【０２３８】
図３０は、市販されている商標登録名プロードライザのカタログで公開されている透過係数Ｓ２１の実測値と、カタログに示されている形状寸法と電気定格値から、プロードライザの詳細仕様を推定し、計算によって求めたプロードライザの透過係数Ｓ２１であり、実測値と非常に良く合っている。この結果、計算に際して推定したプロードライザの詳細仕様の信頼度がかなり高いと考えることが出来る。
【０２３９】
透過係数Ｓ２１の計算に使用したパラメータから、図３１に示すように、プロードライザの端子インピーダンスを計算によって求めることが出来る。公開されている端子インピーダンスのカタログ値は、コンデンサの場合の透過係数Ｓ２１から端子インピーダンスに変換する前記の式から求めているが、これは前述のように理論的な誤りであって、図３１の値が高い信頼度を有する。
【０２４０】
図３２は、５０Ωの伝送線路に接続されることを想定して求めたプロードライザ単体の計算において、プロードライザに接続される半導体集積回路側の電源トレースを１０ｃｍ四方、電源供給側の電源トレースを２０ｃｍ四方に変えた時のプロードライザの透過係数Ｓ２１の計算値である。これは、プロードライザを印刷配線基板上に搭載した時の透過係数Ｓ２１の一例として計算品物であるが、このときの透過係数Ｓ２１は、１００ＫＨｚ以上で単体特性より大きく劣化している。
【０２４１】
この理由として以下のことが考えられる。まず、プロードライザに内蔵している伝送線路チップは端面に化成処理を施した上で４つの側面全てに線路構造を形成していると推定される。このため、プロードライザに到達した電磁波はエッチング無い２つの端面に進む。これによって指数的に減衰する周波数が比較的高くなる。一方、静電容量や特性インピーダンスにはエッチング面も寄与するので、伝送線路チップの特性インピーダンスはかなり低いが、透過係数Ｓ２１特性曲線はかなり平坦になる。
【０２４２】
次に、大きな静電容量と小さな特性インピーダンスを得るために複数の伝送線路チップを並列に接続していると推定される。ＷＲＢシリーズは金属粉ペースト層まで形成した伝送線路チップを並列に接続していると推定され、ＷＲシリーズは積層厚さの制限からカーボングラファイト層まで形成した伝送線路チップを並列に接続していると推定される。このために、さらに透過係数Ｓ２１特性曲線の平坦度が増す結果となっている
【０２４３】
平坦度が増すということは、透過係数Ｓ２１における反射損の割合が内部損に比べて大幅に増加することを意味するので、プロードライザの透過係数Ｓ２１が、接続される線路のインピーダンスに大きく影響されることになる。プロードライザは比較的大きなサイズであって大きな直流電流を流せるため、接続される電源トレースの幅がかなり大きい。従ってプロードライザに接続される電源トレースの端子インピーダンスが単体測定時の５０Ωに比べて非常に低くなる。
【０２４４】
従って、プロードライザをノートＰＣを含むディジタル機器に使用した場合、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準に示される規格妨害波電界強度の許容値を満たすことに、ほとんど寄与しないことが判る。
【産業上の利用可能性】
【０２４５】
本発明は、従来の技術では解決が困難であったスイッチングモード電気回路を使用する電気・電子機器のＥＭＣ（電磁適合性）問題を容易に解決することが出来る。特に高速スイッチング素子を内蔵する半導体集積回路、並びに半導体集積回路を内蔵する、情報技術機器、マルチメディア機器、電力変換機器の、高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、品質・信頼性の向上、ＥＭＣ問題の解消又は低減、電磁ノイズによる誤動作の低減、およびシグナルインテグリティの向上を実現することが出来る。また、本発明は、バッテリーに向かって進行する電磁波をほぼ完全に阻止できるので、電源変動に起因するバッテリーの寿命低下を阻止することが出来る。
【図面の簡単な説明】
【０２４６】
【図１】図１は、積層構造体の完成前の一例である。
【図２】図２は、積層構造体の完成前の他の一例である。
【図３】図３は、積層構造体の一例である。
【図４】図４は、積層構造体の断面図の一例である。
【図５】図５は、伝送線路構造チップの一例である。
【図６】図６は、第１のメタルマスクまたはメッシュマスクの一例である。
【図７】図７は、第２のメタルマスクまたはメッシュマスクの一例である。
【図８】図８は、デカップリング構造体の一例である。
【図９】図９は、電源デカップリング素子の一例である。
【図１０】図１０は、電源デカップリング素子のＳ２１特性の実測値の一例である。
【図１１】図１１は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。
【図１２】図１２は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。
【図１３】図１３は、電源デカップリング素子のＳ２１特性の実測値の他の一例である。
【図１４】図１４は、電源デカップリング素子のＳ２１特性測定用治具の一例である。
【図１５】図１５は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。
【図１６】図１６は、電源デカップリング素子の端子インピーダンス特性の計算値の一例である。
【図１７】図１７は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。
【図１８】図１８は、電源デカップリング素子の端子インピーダンス特性の計算値の他の一例である。
【図１９】図１９は、磁性薄膜の比透磁率の周波数特性の一例である。
【図２０】図２０は、積層構造体の断面図の他の一例である。
【図２１】図２１は、電源デカップリング素子のＳ２１特性の計算値の他の一例である。
【図２２】図２２は、電源デカップリング素子の端子インピーダンス特性の計算値の他の一例である。
【図２３】図２３は、スイッチングモード電気回路に関する等価回路の一例である。
【図２４】図２４は、信号線路の電位波形と信号線路上の電界進行波の波形の一例である。
【図２５】図２４は、電源線路の電位波形と電源線路上の電界進行波の波形の一例である。
【図２６】図２６は、スイッチングモード電気回路に関する等価回路の他の一例である。
【図２７】図２７は、電源デカップリング素子を印刷配線基板に搭載した状態の一例である。
【図２８】図２８は、電源デカップリング素子を印刷配線基板に搭載した状態の透過係数Ｓ２１の計算値の一例である。
【図２９】図２９は、電源デカップリング素子を印刷配線基板に搭載した状態の端子インピーダンス特性の計算値の一例である。
【図３０】図３０は、商標登録名プロードライザの透過係数Ｓ２１の計算値の一例である。
【図３１】図３１は商標登録名プロードライザの端子インピーダンスの計算値の一例である。
【図３２】図３２は、商標登録名プロードライザを印刷配線基板に搭載した状態の透過係数Ｓ２１の実測値の一例である。
【符号の説明】
【０２４７】
１、１３、２４、６３  レジスト層
２、４、３３、３６  方形領域
３、１５、２２、６５  磁性薄膜層
５、８  断面線
６、１７、２１、２８、６７  金属粉皮膜層
７、１９、６９  方形領域の境界線
９、２０、７０  方形絶縁境界線
１１、６１  アルミニウム層
１２、２５、６２  ポリチオフェンが含浸されていないエッチング層
１４、６４  ポリチオフェンが含浸されているエッチング層
１６、２７、６６  カーボン含有層
１８、２３、６８  ポリチオフェン層
３１、３４  メタルマスクまたはメッシュマスク
３２、３５  パターニング穴  
４１、４６  陽極端子部  
４２、４５  陰極端子部
４３  陰極
４４  線路幅
４７  陽極導体箔
４８  陽極
４９  伝送線路構造チップ
５０  線路長
５１、５５、１０１、１０６、１０７  電源端子
５２  ５４、１０２、１０５、１０８  グランド端子
５３  外装樹脂
７１、９１、９９  インバータ
７２、９２  ＰチャネルＭＯＳＦＥＴ
７３、９３  ＮチャネルＭＯＳＦＥＴ
７４、９４  直流電源
７５、９６  電源線路
７６、９７  信号線路
７７、９８  整合終端抵抗
８１、８３  孤立電界波
８２、８４  電圧波形
９５、１０４  電源デカップリング素子
１０３  グランドプレーン
１０９  半導体集積回路
１１０  印刷配線基板
１１１、１１６  電源トレース
１１２、１１３、１１４、１１５、１１７、１１８  ビア  
【図１】
2011159940.tif 000037
【図２】
2011159940.tif 000038
【図３】
2011159940.tif 000039
【図４】
2011159940.tif 000040
【図５】
2011159940.tif 000041
【図６】
2011159940.tif 000042
【図７】
2011159940.tif 000043
【図８】
2011159940.tif 000044
【図９】
2011159940.tif 000045
【図１０】
2011159940.tif 000046
【図１１】
2011159940.tif 000047
【図１２】
2011159940.tif 000048
【図１３】
2011159940.tif 000049
【図１４】
2011159940.tif 000050
【図１５】
2011159940.tif 000051
【図１６】
2011159940.tif 000052
【図１７】
2011159940.tif 000053
【図１８】
2011159940.tif 000054
【図１９】
2011159940.tif 000055
【図２０】
2011159940.tif 000056
【図２１】
2011159940.tif 000057
【図２２】
2011159940.tif 000058
【図２３】
2011159940.tif 000059
【図２４】
2011159940.tif 000060
【図２５】
2011159940.tif 000061
【図２６】
2011159940.tif 000062
【図２７】
2011159940.tif 000063
【図２８】
2011159940.tif 000064
【図２９】
2011159940.tif 000065
【図３０】
2011159940.tif 000066
【図３１】
2011159940.tif 000067
【図３２】
2011159940.tif 000068