(57)【要約】【課題】高周波電力増幅器の電源電圧を制御した場合の増幅装置全体の利得（増幅装置の利得）を一定にすることにより、高効率に動作させることができるとともに、高周波電力増幅器の非線形歪みを低減することができる増幅装置を得る。【解決手段】入力された信号を増幅して出力する増幅装置であって、印加される電源電圧に基づいて入力信号を増幅する高周波電力増幅器と、入力信号の包絡線成分を検出する包絡線検出手段と、包絡線成分に応じた電源電圧を高周波電力増幅器に印加する電圧印加手段と、増幅装置の利得が一定となるように、高周波電力増幅器への入力を制御する制御手段とを備えたものである。【選択図】図２
2011172060.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を増幅して出力する増幅装置であって、
印加される電源電圧に基づいて前記入力信号を増幅する高周波電力増幅器と、
前記入力信号の包絡線成分を検出する包絡線検出手段と、
前記包絡線成分に応じた電源電圧を前記高周波電力増幅器に印加する電圧印加手段と、
前記増幅装置の利得が一定となるように、前記高周波電力増幅器への入力を制御する制御手段と、
を備えたことを特徴とする増幅装置。
【請求項２】
前記制御手段は、前記電源電圧を制御する電源電圧制御手段を含むことを特徴とする請求項１に記載の増幅装置。
【請求項３】
前記電源電圧制御手段は、入出力特性が折れ線特性を有するように出力電圧信号を出力することを特徴とする請求項２に記載の増幅装置。
【請求項４】
前記電源電圧制御手段は、導通電圧が互いに異なる複数のダイオードおよび複数の抵抗から構成されることを特徴とする請求項３に記載の増幅装置。
【請求項５】
前記電源電圧制御手段は、前記電源電圧に対して所定の下限電圧を設定することを特徴とする請求項２から請求項４までの何れか１項に記載の増幅装置。
【請求項６】
前記電源電圧制御手段は、前記電源電圧に対して所定の上限電圧を設定することを特徴とする請求項２から請求項５までの何れか１項に記載の増幅装置。
【請求項７】
前記電源電圧制御手段は、前記包絡線検出手段と一体的に構成されることを特徴とする請求項２から請求項６までの何れか１項に記載の増幅装置。
【請求項８】
前記電圧印加手段は、
前記包絡線検出手段からの出力をパルス幅変調するパルス幅変調器と、
前記パルス幅変調器からの出力を増幅するスイッチング増幅器と、
前記スイッチング増幅器からの出力を帯域制限する低域通過フィルタと、
を有することを特徴とする請求項１から請求項７までの何れか１項に記載の増幅装置。
【請求項９】
前記パルス幅変調器は、デジタルシグマ変調器またはデルタ変調器で構成されることを特徴とする請求項８に記載の増幅装置。
【請求項１０】
前記スイッチング増幅器は、Ｄ級増幅器で構成されることを特徴とする請求項８または請求項９に記載の増幅装置。
【請求項１１】
入力された信号を増幅して出力する増幅装置であって、
前記入力信号をデジタル・アナログ変換する第１デジタル・アナログ変換回路と、
印加される電源電圧に基づいて、前記第１デジタル・アナログ変換回路からの出力を増幅する高周波電力増幅器と、
前記入力信号に応じた制御電圧を生成する制御電圧生成手段と、
前記制御電圧をデジタル・アナログ変換する第２デジタル・アナログ変換回路と、
前記第２デジタル・アナログ変換回路からの出力を電源電圧として前記高周波電力増幅器に印加する電圧印加手段と、を備え、
前記制御電圧生成手段は、前記増幅装置の利得が一定となるように、前記制御電圧を生成する
ことを特徴とする増幅装置。
【請求項１２】
前記制御電圧は、前記高周波電力増幅器の入出力信号に基づいて更新されることを特徴とする請求項１１に記載の増幅装置。
【請求項１３】
前記高周波電力増幅器は、Ａ級増幅器、ＡＢ級増幅器、Ｂ級増幅器またはドハティ増幅器で構成されることを特徴とする請求項１から請求項１２までの何れか１項に記載の増幅装置。
【請求項１４】
前記制御手段は、前記増幅装置の位相が一定となるように、前記電源電圧を制御することを特徴とする請求項１から請求項１３までの何れか１項に記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力された信号を増幅して出力する増幅装置に関する。
【背景技術】
【０００２】
従来から、入力された信号を増幅して出力する増幅装置として、入力信号の包絡線成分にほぼ比例した電源電圧を高周波電力増幅器に印加する装置が知られている（例えば、特許文献１参照）。
【０００３】
以下、図面を参照しながら、特許文献１に示された従来の増幅装置について説明する。
図６は、従来の増幅装置を示すブロック構成図である。
図６において、この増幅装置は、入力端子５１と、出力端子５２と、検波回路５３と、電圧制御手段５４と、高周波電力増幅器５５とを備えている。
【０００４】
続いて、上記構成の増幅装置の動作について説明する。
入力端子５１から入力された高周波の変調波入力信号Ｐｉｎは、分岐して検波回路５３および高周波電力増幅器５５にそれぞれ入力される。検波回路５３は、変調波入力信号Ｐｉｎの包絡線成分を検出し、包絡線信号として電圧制御手段５４に出力する。
【０００５】
電圧制御手段５４は、包絡線信号にほぼ比例した電源電圧を高周波電力増幅器５５に印加する。高周波電力増幅器５５は、電圧制御手段５４から印加される電源電圧に基づいて、変調波入力信号Ｐｉｎを増幅する。増幅された変調波入力信号Ｐｉｎは、変調波出力信号Ｐｏｕｔとして出力端子５２から出力される。
【０００６】
この増幅装置は、変調波入力信号Ｐｉｎの包絡線成分に応じて、高周波電力増幅器５５の電源電圧が変化されるので、特にバックオフの大きな領域において高効率動作が可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−２７４９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来技術には、以下のような課題がある。
従来の増幅装置では、高周波電力増幅器の電源電圧を制御した場合の増幅装置全体の利得（増幅装置の利得）が一定ではないので、非線形歪みによって出力信号が大きく歪み、隣接チャネル漏洩電力が劣化するという問題がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、増幅装置の利得を一定にすることにより、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る増幅装置は、入力された信号を増幅して出力する増幅装置であって、印加される電源電圧に基づいて入力信号を増幅する高周波電力増幅器と、入力信号の包絡線成分を検出する包絡線検出手段と、包絡線成分に応じた電源電圧を高周波電力増幅器に印加する電圧印加手段と、高周波電力増幅器の利得が一定となるように、高周波電力増幅器への入力を制御する制御手段とを備えたものである。
【００１１】
また、この発明に係る増幅装置は、入力された信号を増幅して出力する増幅装置であって、入力信号をデジタル・アナログ変換する第１デジタル・アナログ変換回路と、印加される電源電圧に基づいて、第１デジタル・アナログ変換回路からの出力を増幅する高周波電力増幅器と、入力信号に応じた制御電圧を生成する制御電圧生成手段と、制御電圧をデジタル・アナログ変換する第２デジタル・アナログ変換回路と、第２デジタル・アナログ変換回路からの出力を電源電圧として高周波電力増幅器に印加する電圧印加手段とを備え、制御電圧生成手段は、高周波電力増幅器の利得が一定となるように制御電圧を生成するものである。
【発明の効果】
【００１２】
この発明に係る増幅装置によれば、電圧印加手段は、入力信号の包絡線成分に応じた電源電圧を高周波電力増幅器に印加し、制御手段は、増幅装置の利得が一定となるように、高周波電力増幅器への入力を制御する。
また、この発明に係る増幅装置によれば、入力信号に応じた制御電圧を生成する制御電圧生成手段は、増幅装置の利得が一定となるように制御電圧を生成し、電圧印加手段は、生成された制御電圧を電源電圧として高周波電力増幅器に印加する。
そのため、増幅装置の利得を一定にすることにより、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１に係る増幅装置を示すブロック構成図である。
【図２】この発明の実施の形態１に係る電圧制御回路を詳細に示す回路図である。
【図３】この発明の実施の形態１に係る電圧制御回路における入力信号と出力信号との関係を示す説明図である。
【図４】この発明の実施の形態１に係る増幅装置における変調波出力信号と、増幅装置の利得との関係を示す説明図である。
【図５】この発明の実施の形態２に係る増幅装置を示すブロック構成図である。
【図６】従来の増幅装置を示すブロック構成図である。
【発明を実施するための形態】
【００１４】
以下、この発明の増幅装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００１５】
実施の形態１．
図１は、この発明の実施の形態１に係る増幅装置を示すブロック構成図である。
図１において、この増幅装置は、入力された信号を増幅して出力する装置であって、入力端子１、出力端子２、電圧制御回路３（包絡線検出手段、制御手段）、パルス幅変調器４、スイッチング増幅器５、低域通過フィルタ６（以下、「ＬＰＦ６（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）」と称する）および高周波電力増幅器７を備えている。
【００１６】
電圧制御回路３は、入力端子１から入力された変調波入力信号Ｐｉｎの包絡線成分を検出するとともに、増幅装置の利得Ｇが一定となるように、高周波電力増幅器７に印加される電源電圧を制御して、出力電圧信号Ｖｏｕｔを出力する。
すなわち、この実施の形態１の特徴は、増幅装置のＡＭ−ＡＭ（振幅対振幅）特性を線形化するように電圧制御回路３を構成することにある。これにより、増幅装置の振幅歪みを低減することができる。
【００１７】
パルス幅変調器４、スイッチング増幅器５およびＬＰＦ６は、電圧制御回路３からの出力電圧信号Ｖｏｕｔに応じた電源電圧を高周波電力増幅器７に印加する電圧印加手段を構成している。高周波電力増幅器７は、例えばエミッタ接地またはソース接地された半導体増幅器であり、電圧印加手段から印加される電源電圧に基づいて、変調波入力信号Ｐｉｎを増幅し、変調波出力信号Ｐｏｕｔとして出力端子２から出力する。
【００１８】
以下、図２を参照しながら、電圧制御回路３の構成について詳細に説明する。
図２は、この発明の実施の形態１に係る電圧制御回路３を詳細に示す回路図である。
図２において、電圧制御回路３は、包絡線検出部３１（包絡線検出手段）と、折れ線生成部３２（電源電圧制御手段）とを有している。ここで、包絡線検出部３１と折れ線生成部３２とを一体的に構成することにより、回路の小型化を実現することができる。
【００１９】
包絡線検出部３１は、入力に対して直列に接続されたダイオードＤｄｅｔと、ダイオードＤｄｅｔと並列に接続されたリアクタンスＬｄｅｔ、抵抗ＲｄｅｔおよびキャパシタンスＣｄｅｔとから構成されている。包絡線検出部３１は、変調波入力信号Ｐｉｎの包絡線成分を検出し、包絡線信号として折れ線生成部３２に出力する。具体的には、包絡線検出部３１は、変調波入力信号Ｐｉｎから高周波成分を除去するとともに、直流電圧のみを検出している。
【００２０】
折れ線生成部３２は、入力に対して直列に接続された抵抗ＲＳ、オペアンプと、抵抗ＲＡ２、直流電圧Ｖ２以上で導通するダイオードＤ２、抵抗ＲＢ０および定電圧源Ｖｃｃからなる直列回路と、抵抗ＲＡ１および直流電圧Ｖ１以上で導通するダイオードＤ１からなる直列回路とが互いに並列に接続された回路、抵抗ＲＳと並列に接続された抵抗ＲＡ０、並びにダイオードＤ２と抵抗ＲＢ０との接点から並列に接続された抵抗ＲＢ２と抵抗ＲＢ１との直列回路から構成されている。
【００２１】
折れ線生成部３２は、包絡線信号の直流電圧の大きさに応じて導通するダイオードを切り替えることにより、折れ線特性を有する出力電圧信号Ｖｏｕｔを出力する。ここで、出力電圧信号Ｖｏｕｔは、任意に設定される。
例えば、図２に示した折れ線生成部３２において、包絡線信号の直流電圧がＶ１以下の場合、ダイオードＤ１、Ｄ２は非導通なので、出力電圧信号Ｖｏｕｔは、この直流電圧が抵抗Ｒｓと抵抗ＲＡ０とにより分圧された値となる。
【００２２】
また、包絡線信号の直流電圧がＶ１以上Ｖ２以下の場合、ダイオードＤ１のみが導通するので、出力電圧信号Ｖｏｕｔは、この直流電圧が抵抗Ｒｓと、抵抗ＲＡ０と抵抗ＲＡ１との並列合成抵抗（ＲＡ０／／ＲＡ１）とにより分圧された値となる。
また、包絡線信号の直流電圧がＶ２以上Ｖ３以下の場合、ダイオードＤ１、Ｄ２がともに導通するので、出力電圧信号Ｖｏｕｔは、この直流電圧が抵抗Ｒｓと、抵抗ＲＡ０と抵抗ＲＡ１と抵抗ＲＡ２との並列合成抵抗（ＲＡ０／／ＲＡ１／／ＲＡ２）とにより分圧された値となる。
【００２３】
ここで、この発明の実施の形態１に係る電圧制御回路３における入力信号と出力信号との関係（入出力特性）を図３に示す。
図３において、横軸は変調波入力信号Ｐｉｎを示し、縦軸は出力電圧信号Ｖｏｕｔを示している。また、破線は、例えば従来技術のように、包絡線検出部３１のみで電圧制御回路３を構成した場合の入出力特性を示し、実線は、包絡線検出部３１および折れ線生成部３２で電圧制御回路３を構成した場合の入出力特性を示している。
【００２４】
なお、図３は、下限電圧Ｖｍｉｎおよび上限電圧Ｖｍａｘが設定された場合を示しており、図中Ｐｉｎ１、Ｐｉｎ２およびＰｉｎ３は、それぞれ上述したＶ１、Ｖ２およびＶ３と対応している。下限電圧Ｖｍｉｎおよび上限電圧Ｖｍａｘを設定することにより、所望の利得を得るとともに、所望の効率で高周波電力増幅器７を動作させることができる。
【００２５】
また、この発明の実施の形態１に係る増幅装置における変調波出力信号Ｐｏｕｔと、増幅装置の利得Ｇとの関係（利得特性）を図４に示す。
図４において、横軸は変調波出力信号Ｐｏｕｔを示し、縦軸は利得Ｇを示している。また、破線および実線は、図３の場合と同様である。なお、図中Ｐｏｕｔ１、Ｐｏｕｔ２およびＰｏｕｔ３は、それぞれ上述したＰｉｎ１、Ｐｉｎ２およびＰｉｎ３と対応している。
【００２６】
図３より、従来技術の入出力特性（破線）は、変調波入力信号Ｐｉｎの大きさが０＜Ｐｉｎ＜Ｐｉｎ３の範囲において、ほぼ直線で表されている。しかしながら、このような単調な入出力特性の場合、高周波電力増幅器７の特性によっては、図４の破線に示されるように、Ｐｏｕｔ１において電源電圧が過剰に供給されて利得偏差が大きくなり、その結果、振幅歪みが発生するという問題がある。
【００２７】
これに対して、この発明の実施の形態１に係る電圧制御回路３の入出力特性は、図３の実線に示されるように、変調波入力信号Ｐｉｎの大きさが０＜Ｐｉｎ＜Ｐｉｎ３の範囲において、Ａ１、Ａ２、Ａ３と折れ線特性を有することが分かる。
これにより、従来発生していた利得偏差（図４の破線参照）を抑制することができる（図４の実線参照）。
【００２８】
続いて、上記構成の増幅装置の動作について説明する。
入力端子１から入力された変調波入力信号Ｐｉｎは、分岐して電圧制御回路３および高周波電力増幅器７にそれぞれ入力される。電圧制御回路３は、上述した包絡線検出部３１および折れ線生成部３２により、変調波入力信号Ｐｉｎに応じた出力電圧信号Ｖｏｕｔをパルス幅変調器４に出力する。
【００２９】
出力電圧信号Ｖｏｕｔは、パルス幅変調器４でパルス幅変調され、スイッチング増幅器５に出力される。パルス幅変調された出力電圧信号Ｖｏｕｔは、スイッチング増幅器５で増幅されてＬＰＦ６に出力される。増幅およびパルス幅変調された出力電圧信号Ｖｏｕｔは、ＬＰＦ６で高周波成分が除去され、電源電圧として高周波電力増幅器７に印加される。高周波電力増幅器７は、ＬＰＦ６から印加される電源電圧に基づいて、変調波入力信号Ｐｉｎを増幅する。増幅された変調波入力信号Ｐｉｎは、変調波出力信号Ｐｏｕｔとして出力端子２から出力される。
【００３０】
以上のように、実施の形態１によれば、電圧印加手段は、入力信号の包絡線成分に応じた電源電圧を高周波電力増幅器に印加し、制御手段は、増幅装置の利得を一定とすべく、入出力特性が折れ線特性を有するように出力電圧信号を出力して高周波電力増幅器の電源電圧を制御する。
そのため、増幅装置の利得を一定にすることにより、増幅装置のＡＭ−ＡＭ特性を線形化して、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することができる。
【００３１】
なお、上記実施の形態１では、折れ線生成部３２が２個のダイオードで構成された場合を例に挙げて説明しているが、これに限定されず、折れ線生成部は、任意の数のダイオードを用いて構成されてもよい。折れ線生成部を構成するダイオードの数が多くなるほど、折れ線を細かく設定することができる。
【００３２】
また、上記実施の形態１では、電圧制御回路３が、増幅装置の利得を一定にするように電源電圧を制御しているが、これに限定されず、増幅装置の位相を一定にするように電源電圧を制御してもよい。
この場合には、増幅装置のＡＭ−ＰＭ特性を線形化することにより、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することができるという効果を得ることができる。
【００３３】
実施の形態２．
図５は、この発明の実施の形態２に係る増幅装置を示すブロック構成図である。
図５において、この増幅装置は、入力された信号を増幅して出力する装置であって、入力端子１１、出力端子１２、第１デジタル・アナログ変換回路１３、制御電圧生成部１４（制御電圧生成手段）、第２デジタル・アナログ変換回路１５、電圧印加部１６（電圧印加手段）、高周波電力増幅器１７、減衰器１８、アナログ・デジタル変換回路１９、信号比較部２０および制御電圧更新部２１を備えている。
【００３４】
第１デジタル・アナログ変換回路１３は、入力端子１１から入力された変調波入力信号Ｐｉｎをデジタル・アナログ変換して高周波電力増幅器１７に出力する。制御電圧生成部１４は、デジタル回路で構成され、変調波入力信号Ｐｉｎの包絡線成分に応じて、高周波電力増幅器１７の利得Ｇが一定となるように、出力電圧信号（制御電圧）Ｖｏｕｔ＿ｄを出力する。
【００３５】
第２デジタル・アナログ変換回路１５は、制御電圧生成部１４からの出力電圧信号Ｖｏｕｔ＿ｄをデジタル・アナログ変換し、出力電圧信号Ｖｏｕｔ＿ａとして電圧印加部１６に出力する。電圧印加部１６は、第２デジタル・アナログ変換回路１５からの出力電圧信号Ｖｏｕｔ＿ａに応じた電源電圧を高周波電力増幅器１７に印加する。高周波電力増幅器１７は、例えばエミッタ接地またはソース接地された半導体増幅器であり、電圧印加部１６から印加される電源電圧に基づいて、第１デジタル・アナログ変換回路１３からの変調波入力信号Ｐｉｎを増幅し、変調波出力信号Ｐｏｕｔとして出力端子１２から出力する。
【００３６】
減衰器１８は、変調波出力信号Ｐｏｕｔの一部を所定の電力レベルに減衰させてアナログ・デジタル変換回路１９に出力する。アナログ・デジタル変換回路１９は、減衰器１８で減衰された変調波出力信号Ｐｏｕｔをアナログ・デジタル変換し、負帰還信号ＰＦＢとして信号比較部２０に出力する。信号比較部２０は、変調波出力信号Ｐｉｎと負帰還信号ＰＦＢとを比較し、比較結果を制御電圧更新部２１に出力する。制御電圧更新部２１は、信号比較部２０からの比較結果が最小となるように、制御電圧生成部１４の出力電圧信号（制御電圧）Ｖｏｕｔ＿ｄを更新する。
【００３７】
すなわち、この実施の形態２の特徴は、増幅装置のＡＭ−ＡＭ（振幅対振幅）特性を線形化するように、デジタル回路の制御電圧生成部１４で出力電圧信号（制御電圧）Ｖｏｕｔ＿ｄを生成し、さらに、高周波電力増幅器１７からの変調波出力信号Ｐｏｕｔを変調波入力信号Ｐｉｎに負帰還させることにより、出力電圧信号Ｖｏｕｔ＿ｄが常に最適化されることにある。これにより、増幅装置に経年劣化が生じた場合や温度変化が生じた場合でも、常に振幅歪みを低減することができる。
【００３８】
続いて、上記構成の増幅装置の動作について説明する。
入力端子１１から入力された変調波入力信号Ｐｉｎは、分岐して第１デジタル・アナログ変換回路１３、制御電圧生成部１４および信号比較部２０にそれぞれ入力される。第１デジタル・アナログ変換回路１３に入力された変調波入力信号Ｐｉｎは、デジタル・アナログ変換されて高周波電力増幅器１７に入力される。
【００３９】
制御電圧生成部１４は、変調波入力信号Ｐｉｎの包絡線成分に応じて、増幅装置の利得Ｇが一定となるように、出力電圧信号Ｖｏｕｔ＿ｄを生成し、第２デジタル・アナログ変換回路１５に出力する。第２デジタル・アナログ変換回路１５に入力された出力電圧信号Ｖｏｕｔ＿ｄは、デジタル・アナログ変換され、出力電圧信号Ｖｏｕｔ＿ａとして電圧印加部１６に入力される。
【００４０】
電圧印加部１６に入力された出力電圧信号Ｖｏｕｔ＿ａは、電源電圧として高周波電力増幅器１７に印加される。高周波電力増幅器１７は、電圧印加部１６から印加される電源電圧に基づいて、第１デジタル・アナログ変換回路１３からの変調波入力信号Ｐｉｎを増幅する。増幅された変調波入力信号Ｐｉｎは、変調波出力信号Ｐｏｕｔとして出力端子１２から出力される。
【００４１】
変調波出力信号Ｐｏｕｔの一部は、減衰器１８に入力されて所定の電力レベルに減衰され、アナログ・デジタル変換回路１９に入力される。アナログ・デジタル変換回路１９に入力された変調波出力信号Ｐｏｕｔは、アナログ・デジタル変換され、負帰還信号ＰＦＢとして信号比較部２０に入力される。信号比較部２０に入力された変調波入力信号Ｐｉｎは、負帰還信号ＰＦＢと比較され、比較結果が制御電圧更新部２１に入力される。
【００４２】
制御電圧更新部２１は、信号比較部２０からの比較結果が最小となるように、制御電圧生成部１４の出力電圧信号Ｖｏｕｔ＿ｄを更新する。制御電圧生成部１４は、更新された出力電圧信号Ｖｏｕｔ＿ｄを第２デジタル・アナログ変換回路１５に出力する。
以降、上述した動作を繰り返す。
【００４３】
以上のように、実施の形態２によれば、制御電圧生成手段は、増幅装置の利得が一定となるような制御電圧をデジタル回路で生成する。また、高周波電力増幅器からの出力信号を入力信号に負帰還させることにより、出力信号が常に最適化される。
そのため、増幅装置に経年劣化が生じた場合や温度変化が生じた場合でも、利得を一定にすることにより、増幅装置のＡＭ−ＡＭ特性を線形化して、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することができる。
【００４４】
なお、上記実施の形態２では、制御電圧生成部１４が、増幅装置の利得を一定にするように制御電圧を制御しているが、これに限定されず、増幅装置の位相を一定にするように制御電圧を制御してもよい。
この場合には、増幅装置のＡＭ−ＰＭ特性を線形化することにより、高効率に動作させることができるとともに、増幅装置の非線形歪みを低減することができるという効果を得ることができる。
【００４５】
また、上記実施の形態１、２において、高周波電力増幅器７、１７は、例えばＡ級増幅器、ＡＢ級増幅器、Ｂ級増幅器またはドハティ増幅器で構成される。
また、上記実施の形態１において、パルス幅変調器４は、例えばデジタルシグマ変調器またはデルタ変調器で構成される。
また、上記実施の形態１において、スイッチング増幅器５は、例えばＤ級増幅器で構成される。
【符号の説明】
【００４６】
１  入力端子、２  出力端子、３  電圧制御回路（包絡線検出手段、制御手段）、４  パルス幅変調器（電圧印加手段）、５  スイッチング増幅器（電圧印加手段）、６  ＬＰＦ（電圧印加手段）、７  高周波電力増幅器、１１  入力端子、１２  出力端子、１３  第１デジタル・アナログ変換回路、１４  制御電圧生成部（制御電圧生成手段）、１５  第２デジタル・アナログ変換回路、１６  電圧印加部（電圧印加手段）、１７  高周波電力増幅器、１８  減衰器、１９  アナログ・デジタル変換回路、２０  信号比較部、２１  制御電圧更新部、３１  包絡線検出部（包絡線検出手段）、３２  折れ線生成部（電源電圧制御手段）、５１  入力端子、５２  出力端子、５３  検波回路、５４  電圧制御手段、５５  高周波電力増幅器。
【図１】
2011172060.tif 000003
【図２】
2011172060.tif 000004
【図３】
2011172060.tif 000005
【図４】
2011172060.tif 000006
【図５】
2011172060.tif 000007
【図６】
2011172060.tif 000008