(57)【要約】【課題】透明電極層と保護層との間の屈折率を抑制するとともに、保護層の屈折率を適正に制御し、光取り出し効率に優れ、高い発光出力が得られる半導体発光素子及びその製造方法、並びにランプを提供する。【解決手段】基板１０上に順次積層され、ｎ型半導体層４、発光層５及びｐ型半導体層６からなる積層半導体層２０と、この積層半導体層２０に備えられるｐ型半導体層６の上に形成された透明電極層７と、この透明電極層７上に積層された保護層１１とを具備してなり、保護層１１は、酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）からなるとともに、膜厚方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を有する。【選択図】図１
2011159801.tif 000002
【特許請求の範囲】
【請求項１】
基板上に順次積層され、ｎ型半導体層、発光層及びｐ型半導体層からなる積層半導体層と、
前記積層半導体層に備えられる前記ｐ型半導体層の上に形成された透明電極層と、
前記透明電極層上に積層された保護層と、を具備してなり、
前記保護層は、酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）からなるとともに、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比が変化することにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有することを特徴とする半導体発光素子。
【請求項２】
前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比が増加することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が段階的に変化する積層膜からなることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
【請求項４】
前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が連続的に変化する単層膜からなることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
【請求項５】
前記保護層は、前記透明電極層側における前記酸化チタンの組成比が３０〜１００モル％の範囲であり、表面側における前記酸化シリコンの組成比が７０〜１００モル％の範囲であることを特徴とする請求項１〜請求項４の何れか１項に記載の半導体発光素子。
【請求項６】
前記保護層は、前記透明電極層側における屈折率が１．９〜２．５の範囲であり、表面側における屈折率が１．４〜１．６の範囲であることを特徴とする請求項１〜請求項５の何れか１項に記載の半導体発光素子。
【請求項７】
前記透明電極層が、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、又は酸化チタン（ＴｉＯ２）系材料の何れかからなることを特徴とする請求項１〜請求項６の何れか１項に記載の半導体発光素子。
【請求項８】
基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層して積層半導体層を形成する半導体層形成工程と、
前記積層半導体層に備えられる前記ｐ型半導体層の上に透明電極層を形成する透明電極形成工程と、
前記透明電極層上に保護層を積層する保護層形成工程を具備してなり、
前記保護層形成工程は、酸化シリコン（ＳｉＯ２）からなるターゲット及び酸化チタン（ＴｉＯ２）からなるターゲットを使用したスパッタ法を用いるとともに、前記ターゲットの各々に印加するパワーを制御することで、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比を変化させることにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら前記保護層を形成することを特徴とする半導体発光素子の製造方法。
【請求項９】
前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比を増加させながら形成することを特徴とする請求項８に記載の半導体発光素子の製造方法。
【請求項１０】
前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を段階的に変化させることにより、各々組成比の異なる膜が積層された積層膜として形成することを特徴とする請求項８又は請求項９に記載の半導体発光素子の製造方法。
【請求項１１】
前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を連続的に変化させながら、単層膜として形成することを特徴とする請求項８又は請求項９に記載の半導体発光素子の製造方法。
【請求項１２】
前記保護層形成工程は、前記酸化シリコンからなるターゲット及び酸化チタンからなるターゲットの各々に印加するパワーを、０〜５００Ｗの範囲でそれぞれ変化させながら、前記保護層を形成することを特徴とする請求項８〜請求項１１の何れか１項に記載の半導体発光素子の製造方法。
【請求項１３】
前記透明電極層形成工程は、前記透明電極層を酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）材料、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）材料、又は酸化チタン（ＴｉＯ２）系材料の何れかから形成することを特徴とする請求項８〜１２の何れか１項に記載の半導体発光素子の製造方法。
【請求項１４】
前記透明電極層形成工程は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる、少なくとも１種のドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気中で、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタ成膜した後、２５０℃以上の温度でアニールすることを特徴とする請求項８〜請求項１２の何れか１項に記載の半導体発光素子の製造方法。
【請求項１５】
請求項８〜請求項１４の何れか１項に記載の製造方法によって得られる半導体発光素子。
【請求項１６】
請求項１〜請求項７、又は請求項１５の何れか１項に記載の半導体発光素子が用いられてなることを特徴とするランプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）構造を有する半導体発光素子及びその製造方法、並びにランプに関する。
【背景技術】
【０００２】
近年、短波長の光を発する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、一般式ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表され、サファイア単結晶をはじめ、種々の酸化物やＩＩＩ−Ｖ族化合物からなる基板の上に、有機金属化学気相法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
【０００３】
上記材料が用いられた一般的な半導体発光素子では、サファイア単結晶等からなる基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層がこの順で積層される。ここで、サファイア単結晶からなる基板は絶縁体であるので、その素子構造は、一般的に、ｐ型半導体層上に形成される正極（ｐ型電極）と、ｐ型半導体層、発光層及びｎ型半導体層の一部が除去され、このｎ型半導体層の一部が露出した領域上に形成される負極（ｎ型電極）とが同一面上に存在する構造となる。
【０００４】
このような発光素子の出力の指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものとして表される。また、内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。一方、光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。従って、外部量子効率を向上させるには、発光層における発光効率の他、光取り出し効率を改善する必要がある。
【０００５】
光取り出し効率を改善するためには、主として２つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。
【０００６】
ここで、上述のような組成を有する半導体素子は、横方向への電流拡散が小さいため、電極直下の半導体にのみ電流が注入されるという特性があることから、発光層で発光した光が電極に遮られて外部に取り出され難くなるという問題がある。そこで、このような半導体発光素子においては、通常、ｐ型半導体層上に透明電極層が設けられ、この透明電極層によって正極側（ｐ型電極側）に印加された電流をｐ型半導体層全体に広く拡散させるとともに、この透明電極層を通して光が取り出される（例えば、特許文献１、２等を参照）。
【０００７】
また、上記構成の半導体発光素子においては、電極形成や素子分割（チップ化）等の工程における外部負荷から素子構造を保護するため、透明電極層上に、さらに、酸化シリコン（ＳｉＯ２）等からなる保護層を設けることが提案されている。しかしながら、上述のような保護層を設けた場合、上述したような透明電極層と保護層との間の屈折率の違いにより、透明電極層を透過した光が保護層で反射され、発光素子内部に光が閉じ込められてしまう。このため、保護層を設けない場合に比べて光取り出し効率が著しく低下するという問題が生じる。
【０００８】
ここで、例えば、透明電極層と保護層を屈折率の近い材料で構成することにより、これらの界面における光の反射を防止することも考えられる。しかしながら、この場合には、透明電極層と保護層との界面における光の反射は抑制できるものの、保護層とパッケージに用いる封止樹脂との界面で反射が生じてしまい、光が閉じ込められるという問題があった。
【０００９】
上述のような、各々の膜の間の屈折率の違いによって光が閉じ込められる問題を解決するため、素子表面に形成されるフィルムに凹凸を形成することで、膜厚方向で屈折率変化を持たせる技術が提案されている（例えば、特許文献３を参照）。特許文献３によれば、上記構成により、フィルムを透過する光の取り出し効率が高められるとされている。しかしながら、特許文献３では、フィルム表面に形成された凹凸で機械的に屈折率を変化させる構成であるため、精密な加工が困難であり、膜厚方向において適正に屈折率を制御することが難しいという問題がある。
【００１０】
また、半導体層から出射される光が素子上方に向けて取り出される構成の半導体発光素子において、内部から光を取り出す窓層を、屈折率の異なる酸化物を重層することで構成し、窓層の屈折率が素子上方に向けて漸次小さくなるように構成することが提案されている（例えば、特許文献４．５を参照）。しかしながら、特許文献４、５に記載の構成では、窓層と保護層との屈折率差を十分には小さくできず、光取り出し効率を顕著に高めることは困難であった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−２１５５２３号公報
【特許文献２】特開２００７−２８７８４５号公報
【特許文献３】特開２００８−２３０１１４号公報
【特許文献４】特開２００１−３６１３０号公報
【特許文献５】特開２００１−３６１３１号公報
【特許文献６】特開２００１−１９２８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
また、半導体発光素子の光取り出し効率を向上させるため、保護層として、透明電極層の表面にフッ化マグネシウム（ＭｇＦ２）等を蒸着させることで、所謂ＡＲコート膜を形成することも考えられる。保護層をＡＲコート膜で構成した場合には、膜の表面で反射する光と、膜を透過して奥で反射する光とを干渉させることで、膜内での反射が減少して光の減衰が少なくなり、光の閉じ込めを防止することが可能となる。しかしながら、ＡＲコート膜は角度依存性が大きいため、保護層をＡＲコート膜から構成した場合には、膜の真正面からしか光を取り出すことができないという大きな問題があった。
【００１３】
本発明は上記課題に鑑みてなされたものであり、透明電極層と保護層との間の屈折率の差を小さくするとともに、保護層の屈折率を適正に制御し、光取り出し効率に優れ、高い発光出力が得られる半導体発光素子及びその製造方法を提供することを目的とする。
また、本発明は、上記半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明者は、上記問題を解決するために鋭意検討したところ、透明電極層上に形成される保護層を、酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）から構成するとともに、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比（又は組成割合とも言う）を変化させることで、屈折率を適正に制御できることを知見した。そして、このような構成で、保護層の膜厚方向で屈折率勾配を設けることにより、透明電極層と保護層との間の屈折率の差を低減して界面における光の反射を抑制するとともに、保護層の膜厚方向における屈折率勾配を適正に制御し、保護層の膜内における光の減衰を抑制することで光取り出し効率が顕著に向上することを見出し、本発明を完成した。
即ち、本発明は以下に関する。
【００１５】
［１］  基板上に順次積層され、ｎ型半導体層、発光層及びｐ型半導体層からなる積層半導体層と、前記積層半導体層に備えられる前記ｐ型半導体層の上に形成された透明電極層と、前記透明電極層上に積層された保護層と、を具備してなり、前記保護層は、酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）からなるとともに、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比が変化することにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有することを特徴とする半導体発光素子。
［２］  前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比が増加することを特徴とする上記［１］に記載の半導体発光素子。
［３］  前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が段階的に変化する積層膜からなることを特徴とする上記［１］又は［２］に記載の半導体発光素子。
［４］  前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が連続的に変化する単層膜からなることを特徴とする上記［１］又は［２］に記載の半導体発光素子。
［５］  前記保護層は、前記透明電極層側における前記酸化チタンの組成比が３０〜１００モル％の範囲であり、表面側における前記酸化シリコンの組成比が７０〜１００モル％の範囲であることを特徴とする上記［１］〜［４］の何れか１項に記載の半導体発光素子。
［６］  前記保護層は、前記透明電極層側における屈折率が１．９〜２．５の範囲であり、表面側における屈折率が１．４〜１．６の範囲であることを特徴とする上記［１］〜［５］の何れか１項に記載の半導体発光素子。
［７］  前記透明電極層が、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、又は酸化チタン（ＴｉＯ２）系材料の何れかからなることを特徴とする上記［１］〜［６］の何れか１項に記載の半導体発光素子。
【００１６】
［８］  基板上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層して積層半導体層を形成する半導体層形成工程と、前記積層半導体層に備えられる前記ｐ型半導体層の上に透明電極層を形成する透明電極形成工程と、前記透明電極層上に保護層を積層する保護層形成工程を具備してなり、前記保護層形成工程は、酸化シリコン（ＳｉＯ２）からなるターゲット及び酸化チタン（ＴｉＯ２）からなるターゲットを使用したスパッタ法を用いるとともに、前記ターゲットの各々に印加するパワーを制御することで、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比を変化させることにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら前記保護層を形成することを特徴とする半導体発光素子の製造方法。
［９］  前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比を増加させながら形成することを特徴とする上記［８］に記載の半導体発光素子の製造方法。
［１０］  前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を段階的に変化させることにより、各々組成比の異なる膜が積層された積層膜として形成することを特徴とする上記［８］又は［９］に記載の半導体発光素子の製造方法。
［１１］  前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を連続的に変化させながら、単層膜として形成することを特徴とする上記［８］又は［９］に記載の半導体発光素子の製造方法。
［１２］  前記保護層形成工程は、前記酸化シリコンからなるターゲット及び酸化チタンからなるターゲットの各々に印加するパワーを、０〜５００Ｗの範囲でそれぞれ変化させながら、前記保護層を形成することを特徴とする上記［８］〜［１１］の何れか１項に記載の半導体発光素子の製造方法。
【００１７】
［１３］  前記透明電極層形成工程は、前記透明電極層を酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）材料、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）材料、又は酸化チタン（ＴｉＯ２）系材料の何れかから形成することを特徴とする上記［８］〜［１２］の何れか１項に記載の半導体発光素子の製造方法。
［１４］  前記透明電極層形成工程は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる、少なくとも１種のドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気中で、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタ成膜した後、２５０℃以上の温度でアニールすることを特徴とする上記［８］〜［１２］の何れか１項に記載の半導体発光素子の製造方法。
【００１８】
［１５］  上記［８］〜［１４］の何れか１項に記載の製造方法によって得られる半導体発光素子。
［１６］  上記［１］〜［７］、又は［１５］の何れか１項に記載の半導体発光素子が用いられてなることを特徴とするランプ。
【発明の効果】
【００１９】
本発明の半導体発光素子によれば、透明電極層上に積層された保護層が酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）からなるとともに、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成なので、透明電極層と保護層との間の屈折率の差及び保護層と封止樹脂との間の屈折率の差を低減して界面における光の反射が抑制される。これにより、光取り出し効率が顕著に向上し、高い発光出力が得られる半導体発光素子を提供することが可能となる。
【００２０】
また、本発明の半導体発光素子の製造方法によれば、透明電極層上に保護層を積層する保護層形成工程が、酸化シリコンからなるターゲット及び酸化チタンからなるターゲットを使用したスパッタ法を用いるとともに、ターゲットの各々に印加するパワーを制御することで、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層を形成する方法なので、透明電極層と保護層との間の屈折率の差及び保護層と封止樹脂との間の屈折率の差を低減できる。これにより、透明電極層と保護層との界面及び保護層と封止樹脂との界面における光の反射を抑制できるので、光取り出し効率に優れ、高い発光効率を有する半導体発光素子を製造することが可能となる。
【００２１】
さらに、本発明に係るランプは、本発明の半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る半導体発光素子の一例を模式的に説明する図であり、（ａ）は基板上に積層半導体層及び透明電極層が積層され、さらに保護層が形成された積層構造を示す断面図であり、（ｂ）は（ａ）の平面図である。
【図２】本発明に係る半導体発光素子の一例を模式的に説明する図であり、図１に示す積層構造の要部を示す拡大図である。
【図３】本発明に係る半導体発光素子の製造方法の一例を模式的に説明する図であり、保護層の形成に用いるスパッタ装置の例を示す図である。
【図４】本発明に係る半導体発光素子の一例を模式的に説明する図であり、保護膜の組成比（図中、％はモル％を示す）と屈折率との関係を示すグラフである。
【図５】本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に説明する断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明に係る半導体発光素子（以下、発光素子と略称することがある）及びその製造方法、並びにランプの一実施形態について、図１〜図５を適宜参照しながら説明する。なお、以下の説明において参照する図面は、半導体発光素子及びその製造方法、並びにランプを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
【００２４】
［半導体発光素子（発光素子）］
本発明に係る半導体発光素子１は、図１（ａ）、（ｂ）及び図２に示す一例のように、基板１０上に順次積層され、ｎ型半導体層４、発光層５及びｐ型半導体層６からなる積層半導体層２０と、積層半導体層２０に備えられるｐ型半導体層６の上に形成された透明電極層７と、この透明電極層７上に積層された保護膜１１とを具備してなり、この保護層１１は、酸化シリコン（ＳｉＯ２）及び酸化チタン（ＴｉＯ２）からなるとともに、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成とされている（図４のグラフも参照）。また、図示例の発光素子１は、透明電極層７の表面が保護層１１から露出した位置に正極８が設けられるとともに、保護層１１、透明電極層７及び積層半導体層２０の少なくとも一部が露出された、ｎ型半導体層４上の露出領域に負極９が形成されている。また、発光素子１は、基板１０上にバッファ層２及び下地層３が積層され、その上に積層半導体層２０が設けられた素子構造とされている。
以下、発光素子１の積層構造について詳しく説明する。
【００２５】
『基板』
基板１０としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長できる材料であれば、その材料やサイズ等は特に限定されない。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、従来公知の材料を採用することができる。また、これらの材料の中でも、サファイア、ＳｉＣ等の六方晶構造を有する材料を基板１０に用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましい。
【００２６】
『バッファ層』
バッファ層２は、基板１０とＩＩＩ族窒化物半導体からなる層との間の格子定数の違いを整合する中間層として設けられ、例えば、単結晶のＡｌＧａＮやＡｌＮ等のＩＩＩ族窒化物からなる。このようなバッファ層２を備えることにより、その上に成膜されるＩＩＩ族窒化物半導体は、良好な配向性及び結晶性を持つ結晶膜となる。また、本発明においては、バッファ層２を省略した構成とすることも可能である。
なお、本明細書中では、ＡｌＧａＮ、ＧａＩｎＮにおける各元素の組成比を省略した形で記述する場合がある。
【００２７】
『下地層及び積層半導体層』
バッファ層２上に設けられる下地層３と、ｎ型半導体層４、発光層５及びｐ型半導体層６からなる積層半導体層２０の各層は、ＩＩＩ族窒化物系半導体からなる。本発明においては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を、何ら制限なく用いることができる。
【００２８】
「下地層」
下地層３は、積層半導体層２０をなすｎ型半導体層４を形成するための下地となる層として設けられる。このような下地層３としては、例えば、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられ、特に、単結晶のＡｌＧａＮ又はＧａＮを好適に用いることができる。
【００２９】
「積層半導体層」
（ｎ型半導体層）
ｎ型半導体層４は、詳細な図示を省略するが、ｎ型コンタクト層及びｎ型クラッド層が順次積層されてなる。
【００３０】
ｎ型コンタクト層としては、例えば、下地層３と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）を用いることができ、また、Ｓｉ、Ｇｅ又はＳｎ等のｎ型不純物がドープされていることが好ましい。また、ｎ型コンタクト層の膜厚は０．５〜５μｍの範囲であることが好ましく、１〜３μｍの範囲であることがより好ましい。ｎ型コンタクト層の膜厚が上記範囲だと、半導体としての結晶性が良好に維持される。
【００３１】
ｎ型クラッド層は、後述の発光層５へのキャリアの注入とキャリアの閉じ込めを行なう層であり、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等の材料から形成することが可能である。また、ｎ型クラッド層は、これらの構造のヘテロ接合や複数回積層した超格子構造とすることもできる。また、ｎ型クラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍの範囲であり、より好ましくは０．００５〜０．１μｍである。また、ｎ型クラッド層のｎ型ドープ濃度は、１．５×１０１７〜１．５×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１．５×１０１８〜１．５×１０１９／ｃｍ３である。ｎ型クラッド層のドープ濃度がこの範囲だと、良好な結晶性の維持及び素子の動作電圧低減等の点から好ましい。
【００３２】
（発光層）
発光層５は、ｎ型半導体層４上に積層されるとともにｐ型半導体層６がその上に積層される活性層であり、詳細な図示を省略するが、例えば、障壁層と井戸層とが交互に積層され、ｎ型半導体層４側及びｐ型半導体層６側に障壁層が配される順で積層された構成とすることができる。
井戸層には、青色発光を呈する構成とする場合には、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、障壁層としては、例えば、井戸層よりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
【００３３】
なお、井戸層及び障壁層には、不純物をドープしても良いし、又は、ドープしなくても良い。また、井戸層５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、より好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
【００３４】
（ｐ型半導体層）
ｐ型半導体層６は、発光層５上に形成され、詳細な図示を省略するが、通常、ｐ型クラッド層及びｐ型コンタクト層が順次積層された構成とされる。
【００３５】
ｐ型クラッド層は、発光層５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層としては、発光層５のバンドギャップエネルギーより大きくなる組成で、発光層５へのキャリアの閉じ込めができる材料を用いることが好ましく、例えば、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）なる組成のものが好ましい。
【００３６】
ｐ型クラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍの範囲であり、より好ましくは５〜１００ｎｍである。また、ｐ型クラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型の半導体結晶が得られる。
【００３７】
なお、ｐ型クラッド層は、複数回積層した超格子構造としてもよい。ｐ型クラッド層を超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子１とすることが可能となる。
【００３８】
ｐ型コンタクト層は、ｐ型電極（透明電極層７、正極８）を設けるための層であり、ＡｌｅＧａ１−ｅＮ（０≦ｅ≦０．４）なる組成とすることができる。ｐ型コンタクト層の組成が上記範囲であると、良好な結晶性の維持及び透明電極層７との良好なオーミック接触の点から好ましい。
【００３９】
ｐ型コンタクト層の膜厚は、特に限定されないが、１０〜５００ｎｍの範囲が好ましく、より好ましくは５〜２００ｎｍである。ｐ型コンタクト層の膜厚がこの範囲であると、発光出力の点で好ましい。また、ｐ型コンタクト層は、ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。また、ｐ型コンタクト層にドープするｐ型不純物としては、特に限定されないが、例えば、Ｍｇ等が好適である。
【００４０】
『透明電極層』
透明電極層７は、ｐ型半導体層６をなす図示略のｐ型コンタクト層上に形成され、導電性を備えた酸化膜等からなる透光性の電極であり、この技術分野で通常用いられる透光性材料を何ら制限無く用いることができる。このような材料としては、例えば、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ；Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ；Ｉｎ２Ｏ３−ＺｎＯ）、酸化インジウムガリウム（ＩＧＯ：Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ；Ｉｎ２Ｏ３−Ｇａ２Ｏ３）、酸化インジウムセリウム（ＩＣＯ：Ｉｎｄｉｕｍ  Ｃｅｒｉｕｍ  Ｏｘｉｄｅ；Ｉｎ２Ｏ３−Ｃｅ２Ｏ３）、酸化アルミニウム亜鉛（ＡＺＯ：Ａｌｕｍｉｎｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ；ＺｎＯ−Ａｌ２Ｏ３）、酸化ゲルマニウム亜鉛（ＧＺＯ：Ｇｅｒｍａｎｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ；ＺｎＯ−Ｇａ２Ｏ３）、及び、任意の不純物元素がドープされた導電性の酸化チタン（ＴｉＯ２）系材料等を挙げることができ、また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
【００４１】
また、本発明においては、後述の製造方法において説明するように、透明電極層７を、スパッタ法を用いて酸化チタン（ＴｉＯ２）系材料から形成するに際して、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる、少なくとも１種のドーパント元素を３０質量％以下の割合で含有した酸化チタン系材料からなるターゲットを用い、スパッタ雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタ成膜した後、２５０℃以上の温度でアニールすることがより好ましい。このような方法によって得られる透明電極層７は、従来の酸化チタン系の透明電極層に比べてシート抵抗が顕著に低減され、導電性及び透明性に優れた膜となるので、半導体層全体に広く電流を拡散させることができる。これにより、光取り出し効率により優れる発光素子１を構成することが可能となる。
【００４２】
また、上記方法により、透明電極層７を酸化チタン系材料から構成した場合には、詳細を後述するように、保護層１１の透明電極層７側、即ち裏面１１ｂにおける組成比を酸化チタンが多くなる組成とすることで、透明電極層７と保護層１１との間の屈折率の差をほぼ無くすことができる。従って、透明電極層７と保護層１１との界面における光の反射がさらに抑制され、光取り出し効率をより向上させることが可能となる。
【００４３】
『保護層』
本発明の発光素子１は、透明電極層７上に、電極形成や素子分割（チップ化）等の工程における外部負荷から素子構造を保護するための保護層１１が設けられている。保護層１１は、上述したように、酸化シリコン及び酸化チタンからなるとともに、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を有している。
【００４４】
従来の発光素子においては、ｐ型半導体層上に設けられ、ＩＺＯやＩＴＯ等からなる透明電極層と、その上に設けられ、酸化チタンや酸化シリコン等の材料からなる保護層との屈折率が大きく異なる構成とされていた。このため、屈折率の違いにより、透明電極層を透過した光が保護層で反射され、発光素子内部に光が閉じ込められ、光取り出し効率が著しく低下するという問題があった。
【００４５】
本発明の発光素子１に備えられる保護層１１は、膜厚ｔ方向で表面１１ａ側に向かうに従って屈折率が小さくなる構成とされているため、透明電極層７と保護層１１との界面および保護層１１と封止樹脂との界面において光が反射するのが抑制される。これにより、光取り出し効率を向上させ、発光素子１の発光効率を顕著に高めることが可能となる。
【００４６】
本発明においては、上述したように、透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることで、保護層１１の膜厚ｔ方向における屈折率勾配を制御している。この場合、保護層１１の膜厚ｔ方向で、透明電極層７側から表面１１ａ側に向かうに従い、酸化シリコンの組成比が増加するように構成することで、保護層１１の表面１１ａ側に向かうに従って屈折率が漸次小さくなる屈折率勾配を設けることが可能となる。
【００４７】
図４のグラフに示すように、保護層１１において酸化チタンの組成比が１００モル％である場合には、その屈折率が２．５となる一方、酸化シリコンの組成比が１００モル％である場合には、その屈折率が１．４となる。ここで、透明電極層７の材料として一般に用いられるＩＺＯの屈折率は２．１であり、ＩＴＯの屈折率は２．０程度である。このため、保護層１１の膜厚ｔ方向において、透明電極層７側を酸化チタンが多い組成比とし、表面１１ａ側を酸化シリコンが多い組成比とすることで、保護層１１の透明電極層７側（図２中の符号１１ｂを参照）の屈折率と、透明電極層７の屈折率との差がほぼ無くなる。例えば、ＩＺＯに対しては酸化チタンの組成比を６３モル％、ＩＴＯに対しては酸化チタンの組成比を６０モル％、酸化スズ（屈折率：１．９）に対しては酸化チタンの組成比を５５モル％とすることで屈折率の差をほぼなくすことができる。これにより、透明電極層７と保護層１１との界面において、透明電極層７を透過した光が反射して素子内部に閉じ込められるのを抑制し、光取り出し効率が低下するのを防止することが可能となる。また、透明電極層７を酸化チタン系材料から構成し、保護層１１の透明電極層７側、即ち裏面１１ｂ側における酸化チタンの組成比を１００モル％とした場合には、透明電極層７と保護層１１との界面における屈折率の差を完全に無くすことができる。さらにこの場合、透明電極層７と積層半導体層（ＧａＮの屈折率：２．７）との界面における屈折率の差を小さくすることができるので、光取出し効率がさらに向上する。
【００４８】
図２に示す例のように、保護層１１は、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って、酸化シリコンと酸化チタンとの組成比が段階的に変化する積層膜からなる構成とすることができる。図示例においては、保護膜１１Ａから保護膜１１Ｐまでの、１５層の保護膜が積層されてなる保護層１１とされている。
【００４９】
保護層１１は、透明電極層７側（図２中の裏面１１ｂを参照）における酸化チタンの組成比（モル％）が３０〜１００モル％の範囲であることが好ましく、５５〜１００モル％の範囲であることがより好ましい。また、表面１１ａ側における酸化シリコンの組成比が７０〜１００モル％の範囲であることが好ましい。保護層１１の表面１１ａ及び裏面１１ｂにおける組成比を上記範囲とすることにより、透明電極層７と保護層１１との屈折率の差を小さくするか、あるいは、屈折率の差をほぼ無くすことができる。
【００５０】
また、保護層１１は、透明電極層７側における屈折率が１．９〜２．５の範囲であり、表面１１ａ側における屈折率が１．４〜１．６の範囲であることがより好ましい。保護層１１の表面１１ａ及び裏面１１ｂにおける屈折率を上記範囲とすることにより、上述したように、透明電極層７と保護層１１との屈折率の差を小さくすることができる。また、保護層１１の裏面１１ｂ側における屈折率は、透明電極層７をＩＺＯから構成した場合には、このＩＺＯと同じ２．１程度であることが好ましく、透明電極層７を酸化チタン系材料から構成した場合には、酸化チタンと同じ２．５程度とすることが、界面における反射を防止できる点からより好ましい。
【００５１】
また、保護層１１を上述したような積層膜から構成した場合には、下記表１に示すように、保護膜１１Ａから保護膜１５Ｐまでの各膜における酸化シリコンと酸化チタンとの組成比を適性化することにより、膜厚ｔ方向における屈折率勾配を適正に制御することができる。例えば、下記表１において、透明電極層７側の保護膜１１Ａにおいては、酸化チタンの組成比を６３モル％として屈折率を２．１とし、ＩＺＯからなる透明電極層７の屈折率との差を無くしている。一方、保護層１１の表面１１ａ側である保護膜１１Ｐにおいては、酸化シリコンの組成比を１００モル％として屈折率を１．４とし、さらに、その間の保護膜１１Ｂ〜１１Ｎにおいては、酸化シリコンと酸化チタンの組成比を徐々に変化させている。これにより、保護層１１は、膜厚ｔ方向において、表面１１ａに向かうに従って屈折率が小さくなる膜となる。
【００５２】
【表１】
2011159801.tif 000003
【００５３】
本発明においては、上述したような適正に制御された屈折率勾配を有し、膜内において光の干渉による減衰が生じるのが抑制された保護層１１を備えることで、光取り出し効率に優れた発光素子１を実現することが可能となる。
【００５４】
また、保護層１１は、図２に示す例のような積層膜の他、詳細な図示を省略するが、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って、酸化シリコンと酸化チタンとの組成比が連続的に変化する単層膜とすることができる。このような構成とした場合には、保護層１１の膜内における屈折率の変化が滑らかになるので、膜内における光の反射が抑制され、光取り出し効率がさらに向上する。
【００５５】
さらに、保護層１１は、透明電極層７側（図２中の裏面１１ｂを参照）における酸化ニオブの組成比が４０〜１００モル％の範囲であり、表面１１ａ側における酸化シリコンの組成割合が６０〜１００モル％の範囲であることがより好ましい。
また、保護層１１は、透明電極層７側（図２中の裏面１１ｂを参照）における酸化タンタルの組成比が４０〜１００モル％の範囲であり、表面１１ａ側における酸化シリコンの組成比が６０〜１００モル％の範囲であることがより好ましい。
また、保護層１１は、透明電極層７側（図２中の裏面１１ｂを参照）における酸化ジルコニウムの組成比が４５〜１００モル％の範囲であり、表面１１ａ側における酸化シリコンの組成比が５０〜１００モル％の範囲であることがより好ましい。
【００５６】
『正極及び負極』
（正極）
正極８は、上述の透明電極層７上に形成されるｐ型電極であり、図１（ａ）、（ｂ）に示すように、ｐ型半導体層６と接する透明電極層７上の一部において保護層１１が除去された領域に、回路基板やリードフレーム等との電気接続のために設けられる。
正極８としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
【００５７】
（負極）
負極９は、ｎ型半導体層４をなす図示略のｎ型コンタクト層に接するように形成されるｎ型電極である。負極９を設ける際は、保護層１１、透明電極層７、ｐ型半導体層６、発光層５及びｎ型半導体層４の一部を除去して図示略のｎ型コンタクト層の露出領域を形成し、この上に負極９を形成する。
負極９としては、上述の正極８と同様、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５８】
以上説明したような本発明に係る半導体発光素子１によれば、透明電極層７上に積層された保護層１１が、少なくとも酸化シリコン及び酸化チタンからなるとともに、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成なので、透明電極層７と保護層１１との間の屈折率の差および保護層１１と封止樹脂との間の屈折率の差を低減して界面における光の反射が抑制される。これにより、光取り出し効率が顕著に向上し、高い発光出力が得られる半導体発光素子１を提供することが可能となる。
【００５９】
［半導体発光素子の製造方法］
本発明の半導体発光素子の製造方法は、上述した、図１（ａ）、（ｂ）及び図２に示すような発光素子１を製造する方法であり、基板１０上に、ｎ型半導体層４、発光層５及びｐ型半導体層６を順次積層して積層半導体層２０を形成する半導体層形成工程と、積層半導体層２０に備えられるｐ型半導体層６の上に透明電極層７を形成する透明電極形成工程と、透明電極層７上に保護層１１を積層する保護層形成工程を具備してなり、この保護層形成工程は、酸化シリコン（ＳｉＯ２）からなるターゲット４７Ａ及び酸化チタン（ＴｉＯ２）からなるターゲット４７Ｂを使用したスパッタ法を用いるとともに（図３に示すスパッタ装置４０を参照）、ターゲット４７Ａ、４７Ｂの各々に印加するパワーを制御することで、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層１１を形成する工程である。
また、本実施形態では、上記各工程に加え、さらに、バッファ層、下地層、電極（正極及び負極）を形成する工程が設けられた方法を例に説明する。
【００６０】
『バッファ層の形成』
図１（ａ）、（ｂ）に示すような発光素子１を製造する工程においては、まず、基板１０の表面に各種前処理を施した後、基板１０を、例えば、図３に例示するようなスパッタ装置４０のチャンバ４１内に導入し、スパッタ法によって単結晶のＡｌＮからなるバッファ層２を成膜する。この際の、基板１０の表面の前処理方法としては、例えば、従来公知のＲＣＡ洗浄方法等の湿式処理や、プラズマ中に基板１０の表面を曝す方法等を用いることができる。また、バッファ層２を基板１０上に成膜する方法としては、スパッタ法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等、従来公知の方法を適宜選択して用いることができる。
【００６１】
『下地層の形成』
『半導体層形成工程』
次に、基板１０上にバッファ層２が形成されたウェーハを、図示略のＭＯＣＶＤ装置内に導入し、バッファ層２上に下地層３を形成する（下地層の形成）。
そして、半導体層形成工程において、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層を順次積層することにより、図１（ａ）、（ｂ）に示すような積層半導体層２０を形成する。
【００６２】
ＭＯＣＶＤ法によって窒化ガリウム系化合物半導体を形成する場合、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
【００６３】
具体的には、まず、ＭＯＣＶＤ装置の内部に供給する原料ガス及び有機金属原料を選択、調整することにより、下地層３上に、単結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなるｎ型コンタクト層及びｎ型クラッド層を順次積層する。この際、上述したようなｎ型不純物（ドーパント）をＭＯＣＶＤ装置内に供給することにより、ｎ型コンタクト層及びｎ型クラッド層にｎ型不純物をドープすることで、ｎ型半導体層４を形成する。
【００６４】
次いで、ｎ型半導体層４上に、障壁層及び井戸層を交互に積層することによって発光層５を形成する。このような発光層５を形成する場合には、例えば、ＳｉドープのＧａＮからなる６層の障壁層と、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層とを交互に積層して形成する方法とすることができる。
【００６５】
次いで、発光層５上、つまり、発光層５の最上層となる障壁層上に、ｐ型クラッド層及びｐ型コンタクト層からなるｐ型半導体層６を形成する。ｐ型半導体層６を形成する際は、例えば、Ａｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層を発光層５（最上層の障壁層）上に形成し、その上に、Ａｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層を形成する。また、この際、ＭＯＣＶＤ装置２内にＭｇ等のｐ型不純物を供給することにより、ｐ型クラッド層及びｐ型コンタクト層にｐ型不純物をドープする。
【００６６】
以上のような工程により、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６からなる積層半導体層２０を形成する。
【００６７】
『透明電極層形成工程』
次に、透明電極層形成工程においては、積層半導体層２０を構成するｐ型半導体層６（ｐ型コンタクト層）上に、透光性導電材料からなる透明電極層７を形成する。
具体的には、図１（ａ）、（ｂ）に示すように、ｐ型半導体層６を覆うように、ＩＺＯの他、ＩＴＯ、ＩＧＯ、ＩＣＯ、ＡＺＯ、ＧＺＯ又は酸化チタン（ＴｉＯ２）系材料等が少なくとも含まれる導電性材料を、この技術分野でよく知られた慣用の手段で成膜する。なお、この際、上記導電性材料に任意の不純物元素をドープしながら成膜を行うこともできる。また、このような透明電極層７を形成した後、さらに、合金化や透明化を目的とした熱アニールを施しても良い。
【００６８】
また、本発明においては、上述したように、透明電極層７を、スパッタ法を用いて酸化チタン（ＴｉＯ２）系材料から形成する際に、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる、少なくとも１種のドーパント元素を３０質量％以下の割合で含有し、酸化チタン系材料からなるターゲットを用い、スパッタ雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタ成膜した後、２５０℃以上の温度でアニールする方法を用いることがより好ましい。このような方法によって得られる透明電極層７は、シート抵抗が顕著に低減され、導電性及び透明性に優れた膜となるので、半導体層全体に広く電流を拡散させることができるので、光取り出し効率により優れる発光素子１を構成することが可能となる。
【００６９】
また、透明電極層７を酸化チタン系材料から構成した場合には、保護層１１の透明電極層７側、即ち裏面１１ｂにおける酸化チタンの組成比を１００モル％とすることで、透明電極層７と保護層１１との間の屈折率の差を無くすことができる。これにより、透明電極層７と保護層１１との界面における光の反射がさらに抑制され、光取り出し効率をより向上させることが可能となる。
【００７０】
『保護層形成工程』
次に、保護層形成工程においては、透明電極層７を覆うように保護層１１を形成する。
具体的には、図２に示すように、透明電極層７の上に、酸化シリコン（ＳｉＯ２）からなるターゲット４７Ａ及び酸化チタン（ＴｉＯ２）からなるターゲット４７Ｂを使用したスパッタ法を用い（図３に示すスパッタ装置４０を参照）、ターゲット４７Ａ、４７Ｂの各々に印加するパワーを制御して、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層７側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層１１を形成する。
【００７１】
「スパッタ装置」
本発明の製造方法においては、保護層１１の成膜装置として、例えば、図３に示すようなスパッタ装置４０を用いることができる。図３に例示するスパッタ装置４０では、チャンバ４１内にターゲットプレート４３Ａ、４３Ｂ及びヒータ４４が設けられ、このヒータ４４に、保護層１１を成膜するウェーハ（基板１０上に透明電極層７までが形成されたウェーハ：図３中における符号Ａを参照）が取り付けられる。また、ヒータ４４には、マッチングボックス４５を介して、基板に印加するバイアス電流が供給され、ターゲットプレート４３Ａ、４３Ｂの各々には、マッチングボックス４６を介して、ターゲット４７Ａ、４３Ｂに印加するパワー電流が供給される。またさらに、チャンバ４１内は、所定の組成のガスが充填されたスパッタ雰囲気とされている。そして、チャンバ４１内でプラズマが発生することによってターゲット４７Ａをなす酸化シリコン材料と、ターゲット４７Ｂをなす酸化チタン材料が叩き出され、ヒータ４４に取り付けられたウェーハＡ上に保護層１１が成膜される。
【００７２】
また、本発明の製造方法においては、保護層１１をスパッタ法によって成膜する際のターゲットとして、上述したように、酸化シリコンからなるターゲット４７Ａ及び酸化チタンからなるターゲット４７Ｂを使用する。本発明では、各々の材料からなるターゲット４７Ａ、４７Ｂに対して印加するパワーを後述する条件で制御することにより、保護層１１の組成比を変えながら成膜処理を行う。
【００７３】
「成膜条件」
本発明の保護層形成工程においては、上述したように、透明電極層７側から表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることで、保護層１１の膜厚ｔ方向における屈折率勾配を適正に制御する。この際、保護層１１の膜厚ｔ方向で、裏面１１ｂ側から表面１１ａ側に向かうに従い、酸化シリコンの組成比が増加するように、成膜時にターゲット４７Ａ、４７Ｂの各々に印加するパワーを制御することで、保護層１１の表面１１ａ側に向かうに従って屈折率が漸次小さくなる屈折率勾配を設けることができる。
【００７４】
以下に、図２に示す例のような、積層膜からなる保護層１１を、図３に例示するスパッタ装置４０を用いて形成する場合の手順について説明する。図２に示す例の保護層１１は、膜厚ｔ方向で透明電極層７側から表面１１ａ側に向かうに従って、酸化シリコンと酸化チタンとの組成比が段階的に変化する、保護膜１１Ａから保護膜１１Ｐまでの１５層の保護膜が積層されてなる。
【００７５】
まず、基板１０上に透明電極層７までが積層されたウェーハをスパッタ装置４０のチャンバ４１内に導入し、チャンバ４１内を所定のガス組成からなるスパッタ雰囲気とする。この際のスパッタ雰囲気としては、酸素（Ｏ２）ガスを０〜２０体積％の範囲で含有し、残部が不活性ガスからなる雰囲気とすることが好ましい。具体的には、スパッタ装置４０のチャンバ４１内に、例えば、不活性ガスとしてアルゴン（Ａｒ）ガスを導入するとともに、チャンバ４１における濃度が上記範囲となる量でＯ２ガスを導入する。本発明においては、スパッタ雰囲気を上記条件とすることで、保護層１１の膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることが可能となる。
【００７６】
次いで、酸化シリコンからなるターゲット４７Ａと、酸化チタンからなるターゲット４７Ｂに対してパワーを印加するとともに、各々に印加するパワーを制御することで、膜厚ｔ方向で組成比を段階的に変化させることにより、各々組成比の異なる保護膜１１Ａ〜１１Ｐからなる積層膜として、保護層１１を成膜する。
【００７７】
具体的には、上記した表１に例示する条件のように、ターゲット４７Ａ、４７Ｂの各々に印加するパワーを０〜５００Ｗの範囲内で変化させる制御を行なうことにより、それぞれ酸化シリコンと酸化チタンの組成比が異なる保護膜１１Ａ〜１５Ｐを計１５層積層する。この際、透明電極層７側、即ち裏面１１ｂ側の保護膜１１Ａにおいては、ターゲット４７Ｂに印加するパワーを５００Ｗにするとともに、ターゲット４７Ａに印加するパワーを６４Ｗとすることにより、酸化チタンの組成比を６３％として屈折率を２．１とする。あるいは、上記した表１中の参考例のように、ターゲット４７Ｂに印加するパワーを５００Ｗにするとともに、ターゲット４７Ａに印加するパワーを０Ｗとすることにより、酸化チタンの組成比を１００モル％として屈折率を２．５とする。
これにより、透明電極層７をＩＺＯ（屈折率：２．１）や酸化チタン系材料（屈折率：約２．５）で構成した場合に、透明電極層７と保護層１１との間の屈折率の差を小さくするいか、又は屈折率の差をほぼ無くすことができ、界面で光が反射して光取り出し効率が低下するのを防止することが可能となる。
【００７８】
一方、保護層１１の表面１１ａ側である保護膜１１Ｐにおいては、ターゲット４７Ａに印加するパワーを５００Ｗにするとともに、ターゲット４７Ｂに印加するパワーを０Ｗとすることにより、酸化シリコンの組成比を１００％として屈折率を１．４とする。さらに、保護膜１１Ａと保護膜１１Ｐの間の保護膜１１Ｂ〜１１Ｎにおいては、上記した表１に示すように、ターゲット４７Ａ、４７Ｂに印加するパワーを段階的に変化させることにより、酸化シリコンと酸化チタンの組成比を段階的に変化させている。これにより、図４のグラフに示すように、保護層１１は、膜厚ｔ方向において、裏面１１ｂ側から表面１１ａ側に向かうに従って屈折率が小さくなる屈折率勾配を有する膜となる。従って、膜の内部における反射が抑制された保護層１１を形成することができ、光取り出し効率に優れた発光素子１を製造することが可能となる。
【００７９】
なお、保護層１１のスパッタ成膜速度は、０．１〜１ｎｍ／秒の範囲とすることが好ましい。保護層１１の成膜速度を上記範囲とすることにより、膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることが可能となる。保護層１１の成膜速度が上記範囲よりも大きいと、組成比（屈折率勾配）の正確な制御が困難となり、また、上記範囲よりも遅い成膜速度の場合には生産性が低下する。
【００８０】
また、本発明においては、保護層１１をスパッタ法によって成膜する際の、基板側（ウェーハＡ、基板１０）に印加されるバイアス値については、特に限定されない。しかしながら、例えば、０〜１００Ｗの範囲とすることが、保護層１１の膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることができる点から、より好ましい。
【００８１】
また、本実施形態においては、保護層形成工程を、図２に示すような積層膜として保護層１１を形成する方法を例に説明しているが、これには限定されない。例えば、ターゲット４７Ａ、４７Ｂの各々に印加するパワーを連続的に変化させることにより、保護層１１を、膜厚ｔ方向で裏面１１ｂ側から表面１１ａ側に向かうに従って、酸化シリコンと酸化チタンとの組成比を連続的に変化させながら、単層膜として形成することも可能である。このような方法で保護層１１を形成した場合には、膜内における屈折率の変化が滑らかな保護層１１が得られるので、光の減衰がさらに抑制され、光取り出し効率により優れた発光素子１を製造することが可能となる。
【００８２】
『電極の形成』
次に、保護層１１の所定の位置をエッチング除去することで透明電極層７の一部を露出させ、この領域に正極（ｐ型電極）８を形成し、さらに、積層半導体層２０の所定の位置をエッチング除去することでｎ型半導体層４に露出領域４ｃを形成し、この露出領域４ｃに負極（ｎ型電極）９を形成する。
【００８３】
具体的には、図１（ａ）、（ｂ）に示すように、まず、保護層１１の表面にマスクパターンを形成し、ドライエッチング等の方法によって保護層１１の所定の位置を除去することで、透明電極層７の正極形成領域７Ａを露出させる。
次いで、透明電極層７の表面７ａ側から順に、例えば、Ｔｉ、Ａｌ及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する３層構造の正極８を形成することができる。
【００８４】
次に、負極９を形成する際は、まず、基板１０上に形成された保護層１１、透明電極層７及び積層半導体層２０の一部をドライエッチング等の方法によって除去することにより、ｎ型半導体層４に備えられる図示略のｎ型コンタクト層の一部を露出させる。そして、この露出領域４ｃ上に、例えば、露出領域４ｃの表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極９を形成することができる。
【００８５】
『素子の分割（チップ化）』
次に、上述のような工程によって得られたウェーハを、基板１０の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、チップ状の発光素子１とすることができる。
【００８６】
以上説明したような、本発明に係る半導体発光素子１の製造方法によれば、透明電極層７上に保護層１１を積層する保護層形成工程が、酸化シリコンからなるターゲット４７Ａ及び酸化チタンからなるターゲット４７Ｂを使用したスパッタ法を用いるとともに、ターゲット４７Ａ、４７Ｂの各々に印加するパワーを制御することで、膜厚ｔ方向で透明電極層７側の裏面１１ｂから表面１１ａ側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、裏面１１ｂ側から表面１１ａ側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層１１を形成する方法なので、透明電極層７と保護層１１との間の屈折率の差及び保護層１１と封止樹脂との間の屈折率の差を低減できる。これにより、透明電極層７と保護層１１との界面及びおよび保護層１１と封止樹脂との界面における光の反射を抑制できるので、光取り出し効率に優れ、高い発光効率を有する半導体発光素子１を製造することが可能となる。
【００８７】
［ランプ］
本発明のランプは、本発明の半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来から、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
【００８８】
図５は、本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ８０は、砲弾型のものであり、図１（ａ）、（ｂ）に示す発光素子１が用いられている（図２も参照）。図５に示すように、発光素子１の正極８がワイヤー８３で２本のフレーム８１、８２の内の一方（図５ではフレーム８１）に接着され、発光素子１の負極９がワイヤー８４で他方のフレーム８２に接合されることにより、発光素子１が実装されている。また、発光素子１の周囲は、透明な樹脂からなるモールド８５で封止されている。
【００８９】
本発明のランプは、本発明の半導体発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
【実施例】
【００９０】
次に、本発明の半導体発光素子及びその製造方法、並びにランプに関し、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
【００９１】
［実施例１］
本実施例においては、以下に説明するような手順により、半導体発光素子のサンプルを作製した（図１（ａ）、（ｂ）及び図２等を参照）
まず、サファイアからなり、（０００１）Ｃ面からなる主面を有する基板１０を準備した。そして、基板１０の主面上に、ＲＦスパッタ法を用いて単結晶構造を有するＡｌＮからなる厚さ５０ｎｍのバッファ層２を形成した。この際、スパッタ装置としては、高周波式の電源を備え、ターゲット内でマグネットの位置を動かすことが可能な機構を有するものを使用した。
【００９２】
次いで、バッファ層２上に、減圧ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体からなる下地層３を形成した。この際、まず、バッファ層２が形成された基板１０をスパッタ装置から取り出し、ＭＯＣＶＤ装置の反応炉内に導入した。そして、反応炉内へのアンモニアガスの流通を続けながら、水素雰囲気中において基板１０の温度を１１２０℃に昇温させた後、反応炉内へのトリメチルガリウム（ＴＭＧ）の供給を開始し、バッファ層２上に、アンドープのＧａＮからなる下地層３を、膜厚が３μｍとなるまでエピタキシャル成長させた。
【００９３】
次いで、下地層３の形成に引き続き、同じＭＯＣＶＤ装置を用いて、ＧａＮからなるｎ型コンタクト層を形成した。この際、ｎ型コンタクト層にはＳｉをドープし、また、結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層３と同じ条件によって行った。そして、次いで、ｎ型コンタクト層上に、同じＭＯＣＶＤ装置を用いてｎ型クラッド層を積層することにより、ｎ型半導体層４を形成した。
【００９４】
次いで、上記手順で作製したｎ型半導体層４上に、同じＭＯＣＶＤ装置を用いて発光層５を積層した。本実施例で形成した発光層５は、ＧａＮからなる障壁層と、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層とから構成される多重量子井戸構造を有する。このような発光層５の形成にあたっては、ｎ型半導体層４に備えられるｎ型クラッド層上に、まず、障壁層を形成し、この障壁層上に、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層を形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層上に、６番目の障壁層を形成し、多重量子井戸構造を有する発光層５の両側に障壁層を配した構造とした。
【００９５】
次いで、上記工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＧａＮよりなるｐ型クラッド層を成膜した。そして、さらにその上に、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層を成膜し、ｐ型半導体層６とした。
このようにして、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層をこの順で積層し、積層半導体層２０を形成した。
【００９６】
次に、上記手順で得られたウェーハ（半導体積層基板）を用いて、以下に示す手順で、半導体発光素子の一種である発光ダイオード（ＬＥＤ）を作製した。
まず、公知のスパッタ法を用いて、ｐ型半導体層６上にＩＺＯ材料からなる導電材料膜を積層し、２２０ｎｍの膜厚を有する透明電極層７を形成した。
【００９７】
次に、透明電極層７を覆うように保護層１１を形成した。具体的には、まず、基板１０上に透明電極層７までが積層されたウェーハを、スパッタ装置４０（図３を参照）のチャンバ４１内に導入し、チャンバ４１内を、酸素（Ｏ２）ガスを１０体積％の範囲で含有するＡｒガス雰囲気とした。
次いで、酸化シリコンからなるターゲット４７Ａと、酸化チタンからなるターゲット４７Ｂに対してパワーを印加するとともに、各々に印加するパワーを上記した表１に示すように制御しながら、膜厚ｔ方向で組成比を段階的に変化させることにより、各々組成比の異なる保護膜１１Ａ〜１１Ｐを順次積層した。
【００９８】
次いで、公知のフォトリソグラフィー技術により、保護層１１の一部を除去して透明電極層７の表面を露出させ、この位置にＴｉ、Ｐｔ及びＡｕを順次積層することにより、３層構造の正極８を形成した。この際、正極８を、直径が９０μｍの円形状として形成した。
そして、保護層１１、透明電極層７及び積層半導体層２０の一部にドライエッチングを施して除去することにより、ｎ型コンタクト層が露出した露出領域４ｃを設けた。そして、露出領域４ｃに、Ｎｉ及びＡｕの各層を順次積層することにより、図１（ａ）、（ｂ）に示すような正極９を形成した。
【００９９】
次いで、各電極が形成されたウェーハの基板１０の裏面側を研削及び研磨してミラー状の面とした後、このウェーハを２４０μｍ×６００μｍ角の長方形のチップに切断してＬＥＤ（発光ダイオード）のチップ（半導体発光素子１）とした。
そして、図５に示すように、上記チップを、正極８及び負極９が上側になるようにリードフレーム８１上に載置し、金線でリードフレームに結線することによってランプ８０を作製した。
【０１００】
そして、上記方法で作製したランプ８０のｐ側（正極８）及びｎ側（負極９）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定するとともに、この際の駆動電圧（Ｖｆ）を測定し、結果を下記表２に示した。
【０１０１】
［実施例２］
本実施例においては、保護層形成工程において、保護層を以下に示す条件で、組成比を膜厚方向で連続的に変化させながら形成した点を除き、その他の手順については上記実施例１と同じ条件として発光素子を作製した。
【０１０２】
本実施例では、酸化シリコンからなるターゲット４７Ａと、酸化チタンからなるターゲット４７Ｂの各々に印加するパワーを連続的に変化させることにより、保護層１１を、膜厚ｔ方向で裏面１１ｂ側から表面１１ａ側に向かうに従って、酸化シリコンと酸化チタンとの組成比を連続的に変化させながら、単層膜として形成した。そして、上記実施例１と同様の手順でチップ状の発光素子１とし、さらに、この発光素子１を用いて図５に示すようなランプ８０を作製した。
【０１０３】
そして、上記実施例１と同様、作製したランプ８０のｐ側（正極８）及びｎ側（負極９）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定するとともに、この際の駆動電圧（Ｖｆ）を測定し、結果を下記表２に示した。
【０１０４】
［実施例３］
本実施例においては、透明電極層形成工程において、透明電極層を、以下に示す条件で酸化チタン系材料から形成し、保護膜１１Ａの酸化チタンの組成比を１００％とし、膜厚ｔ方向で組成比を段階的に変化させ、保護膜１１Ｐの酸化シリコンの組成比を１００％とした保護層１１を形成した点を除き、その他の手順については上記実施例１と同じ条件として発光素子を作製した。
【０１０５】
本実施例では、基板１０上に積層半導体層２０までを積層したウェーハをスパッタ装置のチャンバ内に導入し、ｐ型半導体層６側がチャンバ内に露出するように、基板１０側をヒータに取り付けた。そして、６質量％のＮｂをドーパントとして含有する酸化チタン製ターゲット（株式会社豊島製作所製）を、ターゲットプレート上に載置した。また、チャンバ内のスパッタリング雰囲気は、酸素を０．８体積％で含有するアルゴンガス雰囲気とした。また、プラズマを発生させるため、ターゲット側（ターゲットプレート側）に２０００Ｗのパワーを印加するとともに、ウェーハ（基板１０）側には０Ｗのバイアスを印加した。そして、予め確認した成膜速度データに基づいて各種条件を設定することにより、成膜速度を０．２ｎｍ／秒に設定し、ｐ型半導体層６上に、膜厚が２５０ｎｍとされたＮｂドープの酸化チタン膜を成膜した。次いで、スパッタ装置のチャンバ内を窒素雰囲気に入れ替えた後、上記手順で成膜された酸化チタン膜に、３５０℃の温度で１２０秒のアニール処理を施すことにより、ｐ型半導体層６上に、Ｎｂドープの酸化チタン系材料からなる透明電極層１１を形成した。
そして、上記実施例１と同様の手順でチップ状の発光素子１とし、さらに、この発光素子１を用いて図５に示すようなランプ８０を作製した。
【０１０６】
そして、上記実施例１と同様、作製したランプ８０のｐ側（正極８）及びｎ側（負極９）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定するとともに、この際の駆動電圧（Ｖｆ）を測定し、結果を下記表２に示した。
【０１０７】
［比較例］
比較例においては、透明電極層上の保護膜として酸化シリコンを形成し、屈折率勾配の設けられていない従来の構成とした点を除き、上記実施例１と同様の方法で半導体発光素子のチップを作製し、上記同様、このチップを用いてランプを作製した。
【０１０８】
そして、上記同様、作製したランプのｐ側（正極）及びｎ側（負極）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定するとともに、この際の駆動電圧（Ｖｆ）を測定し、結果を下記表２に示した。
【０１０９】
上記実施例及び比較例における保護層並びに透明電極層の仕様、発光出力（Ｐｏ）並びに駆動電圧（Ｖｆ）の測定結果を下記表２に示す。
【０１１０】
【表２】
2011159801.tif 000004
【０１１１】
［評価結果］
表２に示すように、本発明に係る発光素子の構成を備えた実施例１〜３のサンプルは、順方向電球（Ｉ）２０ｍＡにおける発光出力（Ｐｏ）が全て１９ｍＷ以上となり、高い発光出力が得られた。実施例１〜３のサンプルは、上記結果により、光取り出し効率が高く、発光特性に優れていることが確認できた。
なお、保護層において、酸化シリコンと酸化チタンの組成比を膜厚方向で連続的に変化させることにより、屈折率勾配を連続的に制御して形成した実施例２においても、実施例１と同様、高い発光出力が得られることが確認できた。また、透明電極層を、スパッタ法を用いて酸化チタン系材料から形成した実施例３においては、透明電極層のシート抵抗が低減されて導電性に優れた膜となっていることから、積層半導体層全体に広く電流を拡散させることができ、さらに発光出力が向上していることが確認できた。
【０１１２】
これに対して、保護層に屈折率勾配を設けていない従来の構成とされた比較例のサンプルでは、発光出力（Ｐｏ）が１７．５ｍＷであり、上記実施例１〜３のサンプルに比べて低出力となっている。
比較例のサンプルは、透明電極層と保護層との間の屈折率の差が大きいため、これらの界面において光の反射が生じ、素子内部に光が閉じ込められてしまったものと考えられる。またさらに、比較例のサンプルは、保護層の膜厚方向において屈折率勾配が設けられていないことから、膜内において光の干渉が生じ、光取り出し効率が低くなっていることから、発光出力が劣っているものと考えられる。
【０１１３】
上記実施例の結果により、本発明の半導体発光素子が、透明電極層と保護層との間の屈折率の差が小さく抑制されているとともに、保護層の膜内における屈折率が適正に制御され、光取り出し効率に優れ、高い発光出力が得られることが明らかである。
【符号の説明】
【０１１４】
１…半導体発光素子（発光素子）、１０…基板、４…ｎ型半導体層、５…発光層、６…ｐ型半導体層、７…透明電極層、１１…保護層、１１ａ…表面（保護層）、２０…積層半導体層、４０…スパッタ装置、４７Ａ…ターゲット（酸化シリコン：ＳｉＯ２からなるターゲット）、４７Ｂ…ターゲット（酸化チタン：ＴｉＯ２からなるターゲット）、８０…ランプ、ｔ…膜厚（保護層）
【図１】
2011159801.tif 000005
【図２】
2011159801.tif 000006
【図３】
2011159801.tif 000007
【図４】
2011159801.tif 000008
【図５】
2011159801.tif 000009