(57)【要約】【課題】インダクタンスが小さく磁束密度が飽和し易いフラックスゲート漏電センサ用のリングコア、該リングコアを備える生産性に優れたリングコアユニット、及び、サンプリング周波数の高周波数化及び省電力化に適する、フラックスゲート漏電センサを提供する。【解決手段】リングコア(16)は、測定対象の第１の電線及び第２の電線が挿通されるフラックスゲート漏電センサに適用される。リングコア(16)は、自身の周方向にて相互に連結され、周方向での単位長さ当たりの磁気抵抗の大きさが相違する低抵抗部(16a)及び高抵抗部（16b）を含む。【選択図】図６
2011112634.tif 000002
【特許請求の範囲】
【請求項１】
測定対象の第１の電線及び第２の電線が挿通されるフラックスゲート漏電センサ用のリングコアにおいて、
前記リングコアの周方向にて相互に連結され、前記周方向での単位長さ当たりの磁気抵抗の大きさが相違する低抵抗部及び高抵抗部を含む
ことを特徴とするフラックスゲート漏電センサ用のリングコア。
【請求項２】
前記高抵抗部は、前記低抵抗部に比べて、透磁率の低い材料からなることを特徴とする請求項１に記載のフラックスゲート漏電センサ用のリングコア。
【請求項３】
前記高抵抗部はフェライトからなり、
前記低抵抗部はパーマロイからなる
ことを特徴とする請求項２に記載のフラックスゲート漏電センサ。
【請求項４】
前記高抵抗部は、前記低抵抗部に比べて、小さい横断面積を有することを特徴とする請求項１乃至３の何れかに記載のフラックスゲート漏電センサ用のリングコア。
【請求項５】
請求項２又は３に記載のフラックスゲート漏電センサ用のリングコアと、
前記低抵抗部によって貫通されたボビンと、
前記ボビンに巻回されたコイルと
を備えることを特徴とするフラックスゲート漏電センサ用のリングコアユニット。
【請求項６】
請求項１乃至４の何れか一項に記載のフラックスゲート漏電センサ用のリングコアを備えることを特徴とするフラックスゲート漏電センサ。
【請求項７】
前記リングコアに巻回されたコイルと、
前記コイルの磁束密度を方向を反転させながら飽和させるように前記コイルに正負対称の矩形波にて電圧を印加する駆動回路と、
前記コイルを流れるコイル電流に対応して変化する測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、前記測定電圧が前記正側基準電圧よりも高い期間に相当する正側電気信号、及び、前記測定電圧が前記負側基準電圧よりも低い期間に対応する負側電気信号を出力するコンパレータ回路と、
前記コンパレータ回路から出力された前記正側電気信号と前記負側電気信号とを比較する判定回路とを備えることを特徴とする請求項６に記載のフラックスゲート漏電センサ。
【請求項８】
前記コンパレータ回路は、
前記測定電圧が印加される非反転入力端子及び前記正側基準電圧が入力される反転入力端子を有する正側コンパレータと、
前記測定電圧が印加される反転入力端子及び前記負側基準電圧が入力される非反転入力端子を有する負側コンパレータと、
前記正側コンパレータの出力電圧が入力されるゲート電極を有する正側電界効果トランジスタと、
前記負側コンパレータの出力電圧が入力されるゲート電極を有する負側電界効果トランジスタとを含み、
前記判定回路は、前記正側電界効果トランジスタ及び前記負側電界効果トランジスタのドレイン電流を加算し、加算された前記ドレイン電流の積分量に対応する電圧を出力する積分回路を含む
ことを特徴とする請求項７に記載のフラックスゲート漏電センサ。
【請求項９】
前記コイルは、前記リングコアの全周に渡って巻回されていることを特徴とする請求項７又は８に記載のフラックスゲート漏電センサ。
【請求項１０】
前記高抵抗部はフェライトからなり、
前記低抵抗部はパーマロイからなり、
前記コイルは、前記低抵抗部によって貫通されたボビンに巻回されている
ことを特徴とする請求項７又は８に記載のフラックスゲート漏電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、漏電を検出するためのフラックスゲート漏電センサ用のリングコア、該リングコアを備えるリングコアユニット及びフラックスゲート漏電センサに関する。
【背景技術】
【０００２】
電源から負荷に供給される電流の漏れを検出するための装置として、特許文献１は直流漏電検出装置を開示している。この装置は環状のコアを備え、コアには、第１被検出導線及び第２被検出導線が挿通されるとともに、コイルが巻回されている。
【０００３】
コイルには高周波出力回路から高周波電流が流され、コイル両端の交流電圧が、整流回路によって直流電圧に変換される。そして、直流電圧は、比較回路において基準電圧と比較され、直流電圧が基準電圧よりも小さいときには漏電が発生していると判定される。
すなわちこの装置は、漏電発生時にコアの磁束密度が飽和してコイルのインピーダンスが低下することを利用して、漏電を検出している。
【０００４】
一方、本出願の出願人による特許出願（特願２００９−１６２７３９号）の願書に添付された明細書には、フラックスゲート漏電センサが記載されている。このフラックスゲート漏電センサでは、コイルの磁束密度を方向を反転させながら飽和させるように、駆動回路がコイルに正負対称の矩形波にて電圧を印加する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１が開示する直流漏電検出装置や、特願２００９−１６２７３９号の明細書に記載されたフラックスゲート漏電センサにあっては、より小さい電流でコアの磁束密度を飽和させることができれば、省電力化が図られる。また、後者の場合、コイルに印加される電圧の周波数（サンプリング周波数）を高くして漏電電流の検知精度を高めることができる。
【０００７】
本発明は上述した事情に基づいてなされ、その目的の一つは、インダクタンスが小さく磁束密度が飽和し易いフラックスゲート漏電センサ用のリングコアを提供することである。
また、本発明の目的の一つは、該リングコアを備える生産性に優れたリングコアユニットを提供することにある。
更に、本発明の目的の一つは、該リングコアを備え、サンプリング周波数の高周波数化及び省電力化に適する、フラックスゲート漏電センサを提供することにある。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、本発明の一態様によれば、測定対象の第１の電線及び第２の電線が挿通されるフラックスゲート漏電センサ用のリングコアにおいて、前記リングコアの周方向にて相互に連結され、前記周方向での単位長さ当たりの磁気抵抗の大きさが相違する低抵抗部及び高抵抗部を含むことを特徴とするフラックスゲート漏電センサ用のリングコアが提供される（請求項１）。
【０００９】
請求項１のリングコアによれば、磁気抵抗が小さい低抵抗部に加えて、磁気抵抗が大きい高抵抗部を設けたことにより、低抵抗部のみからなる場合に比べて、インダクタンスが小さくなり、小さい電流で磁束密度が飽和する。
そして、このリングコアを用いたフラックスゲート漏電センサによれば、小さい電流でリングコアの磁束密度が飽和するので、省電力化が図られるとともに、サンプリング周波数の高周波数化が可能である。
【００１０】
好ましくは、前記高抵抗部は、前記低抵抗部に比べて、透磁率の低い材料からなる（請求項２）。
請求項２のリングコアによれば、高抵抗部に透磁率の低い材料を用いることで、透磁率の高い材料のみからなる場合に比べて、小さい電流でリングコアの磁束密度が確実に飽和する。
【００１１】
好ましくは、前記高抵抗部はフェライトからなり、前記低抵抗部はパーマロイからなる（請求項３）。
請求項３のリングコアは、フェライト及びパーマロイを用いることによって、原材料の入手が容易であり、安価にて提供される。
【００１２】
好ましくは、前記高抵抗部は、前記低抵抗部に比べて、小さい横断面積を有する（請求項４）。
請求項４のリングコアによれば、高抵抗部が低抵抗部に比べて小さい横断面積を有することで、簡単な構成にて、小さい電流でリングコアの磁束密度が確実に飽和する。
【００１３】
本発明の他の態様によれば、前記低抵抗部によって貫通されたボビンと、前記ボビンに巻回されたコイルとを備えることを特徴とするフラックスゲート漏電センサ用のリングコアユニットが提供される（請求項５）。
請求項５のリングコアユニットは、コイルが巻回されたボビンを低抵抗部に取り付けることによって、容易に組み立てられる。
【００１４】
本発明の更に他の態様によれば、請求項１乃至４の何れか一項に記載のフラックスゲート漏電センサ用のリングコアを備えることを特徴とするフラックスゲート漏電センサが提供される（請求項６）。
請求項６のフラックスゲート漏電センサによれば、小さい電流でリングコアの磁束密度が飽和するので、省電力化が図られるとともに、サンプリング周波数の高周波数化が可能になる。
【００１５】
好ましくは、フラックスゲート漏電センサは、前記リングコアに巻回されたコイルと、前記コイルの磁束密度を方向を反転させながら飽和させるように前記コイルに正負対称の矩形波にて電圧を印加する駆動回路と、前記コイルを流れるコイル電流に対応して変化する測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、前記測定電圧が前記正側基準電圧よりも高い期間に相当する正側電気信号、及び、前記測定電圧が前記負側基準電圧よりも低い期間に対応する負側電気信号を出力するコンパレータ回路と、前記コンパレータ回路から出力された前記正側電気信号と前記負側電気信号とを比較する判定回路とを備える（請求項７）。
【００１６】
請求項７のフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、第１の電線を流れる電流と第２の電線を流れる電流との間の大小関係が判定される。すなわち、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、漏電が検出される。
【００１７】
そして、このフラックスゲート漏電センサによれば、小さい電流でリングコアの磁束密度が飽和することを利用して、駆動回路がコイルに印加する電圧の周波数、即ちサンプリング周波数を高くすることができる。
一方、サンプリング周波数を変えなければ、リングコアの磁束密度が飽和するまでに要する時間が短縮された分だけ、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間がそれぞれ長くなる。この場合、これらの期間の測定誤差が小さくなり、漏電が高精度にて検出される。
【００１８】
好ましくは、前記コンパレータ回路は、前記測定電圧が印加される非反転入力端子及び前記正側基準電圧が入力される反転入力端子を有する正側コンパレータと、前記測定電圧が印加される反転入力端子及び前記負側基準電圧が入力される非反転入力端子を有する負側コンパレータと、前記正側コンパレータの出力電圧が入力されるゲート電極を有する正側電界効果トランジスタと、前記負側コンパレータの出力電圧が入力されるゲート電極を有する負側電界効果トランジスタとを含み、前記判定回路は、前記正側電界効果トランジスタ及び前記負側電界効果トランジスタのドレイン電流を加算し、加算された前記ドレイン電流の積分量に対応する電圧を出力する積分回路を含む（請求項８）。
【００１９】
請求項８のフラックスゲート漏電センサでは、サンプリング周波数の高周波数化によって、積分回路から出力される電圧の変動（リップル）が小さくなり、漏電が高精度にて検出される。
【００２０】
好ましくは、前記コイルは、前記リングコアの全周に渡って巻回されている（請求項９）。
請求項９のフラックスゲート漏電センサによれば、リングコアの全周に渡ってコイルが巻回されていることにより、リングコアからの磁界の漏れが抑制され、リングコアの磁束密度が小さい電流で確実に飽和する。
【００２１】
好ましくは、前記高抵抗部はフェライトからなり、前記低抵抗部はパーマロイからなり、前記コイルは、前記低抵抗部によって貫通されたボビンに巻回されている（請求項１０）。
請求項１０のフラックスゲート漏電センサは、コイルが巻回されたボビンを低抵抗部に取り付けることによって、容易に組み立てられる。
【発明の効果】
【００２２】
本発明によれば、インダクタンスが小さく磁束密度が飽和し易いフラックスゲート漏電センサ用のリングコアが提供される。
また、本発明によれば、該リングコアを備える生産性に優れたリングコアユニットが提供される。
更に、本発明によれば、該リングコアを備え、サンプリング周波数の高周波数化及び省電力化に適する、フラックスゲート漏電センサが提供される。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態のフラックスゲート漏電センサの構成例を示すブロック図である。
【図２】図１のフラックスゲート漏電センサの電気回路図である。
【図３】漏電が無い場合の図２の電気回路におけるタイミングチャートであり、図３（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図３（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図３（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図３（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【図４】漏電が発生した場合（一方の電線の電流が大の場合）の図２の電気回路におけるタイミングチャートであり、図４（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図４（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図４（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図４（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【図５】漏電が発生した場合（他方の電線の電流が大の場合）の図２の電気回路におけるタイミングチャートであり、図５（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図５（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図５（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図５（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【図６】図１のフラックスゲート漏電センサに適用されたリングコアの概略的な斜視図である。
【図７】図６のリングコアの概略的な分解斜視図である。
【図８】第２実施形態に係るリングコアユニットの概略的な平面図である。
【図９】第３実施形態に係るリングコアの概略的な斜視図である。
【図１０】第４実施形態に係るリングコアユニットの概略的な斜視図である。
【図１１】第５実施形態に係るリングコアの概略的な斜視図である。
【図１２】図１１のリングコアをコイルが巻回された状態にて示す概略的な平面図である。
【図１３】第６実施形態に係るリングコアの概略的な斜視図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について図面を参照しながら説明する。
［フラックスゲート漏電センサ］
図１は、第１実施形態のフラックスゲート漏電センサの概略的な構成を示すブロック図である。フラックスゲート漏電センサは、電源１０と負荷１２とを接続する１組の電線１４ａ，１４ｂ（以下、これらをまとめて単に電線１４ともいう。）に適用され、電源１０と負荷１２との間において漏電が発生しているか否かを検出する。
なお、電源１０には、例えば太陽光発電装置のような発電機も含まれ、負荷１２には、発電された電気を蓄える蓄電池も含まれる。
【００２５】
フラックスゲート漏電センサは、環形状のリングコア１６を有する。リングコア１６の中央の孔に電線１４が挿通される。
リングコア１６には、リングコア１６の周方向に沿って延びるようにコイル１８が螺旋状に巻回されており、コイル１８の巻回数は例えば５００回程度である。コイル１８に電流が供給されると、リングコア１６の内部を１周するように磁束が延びる。
【００２６】
コイル１８には、駆動回路２２が接続され、駆動回路２２は、発振回路２４と協働して、コイル１８に正負対称の矩形波にて電圧を印加する。つまり、矩形波の正側のピーク値と負側のピーク値は同じであり、矩形波のデューティ比は実質的に５０％である。
【００２７】
また、コイル１８には、電流検出回路２６が接続され、電流検出回路２６はコイル１８を流れる電流（コイル電流）を検出する。電流検出回路２６はコンパレータ回路３０に接続され、コイル電流に対応する電圧（測定電圧）をコンパレータ回路３０に出力する。
【００２８】
そして、コンパレータ回路３０は、測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、測定電圧が正側基準電圧よりも高い期間に相当する正側電気信号、及び、測定電圧が負側基準電圧よりも低い期間に相当する負側電気信号を出力する。
なお、正側基準電圧及び負側基準電圧の絶対値は実質的に同じであり、正側基準電圧及び負側基準電圧の極性は相互に反対である。
【００２９】
コンパレータ回路３０には、判定回路３２が接続され、判定回路３２は、正側電気信号と負側電気信号とに基づいて、電線１４ａを流れる電流と電線１４ｂを流れる電流との間での大小関係を判定する。電線１４ａを流れる電流と電線１４ｂを流れる電流とが異なれば、漏電が発生していると判定される。
具体的には、例えば電線１４を６０Ａの電流が流れているときに、３０ｍＡの漏電があれば、このフラックスゲート漏電センサによって漏電が検出される。
【００３０】
図２は、フラックスゲート漏電センサの概略的な電気回路図である。
駆動回路２２及び発振回路２４は、例えば、オペアンプ４０、抵抗４２，４４，４６及びキャパシタ４８によって構成され、オペアンプ４０の出力端子がコイル１８の一端に接続されている。この場合、キャパシタ４８の充放電に伴い、オペアンプ４０の出力電圧が正側飽和出力電圧Ｅｓと負側飽和出力電圧−Ｅｓとの間を不連続に行き来し、矩形波の電圧がコイル１８に供給される。
【００３１】
電流検出回路２６は、例えば、抵抗５０，５２及びキャパシタ５４によって構成され、コイル１８の他端は、キャパシタ５４及び抵抗５０を介して接地され、抵抗５２は、キャパシタ５４に対して抵抗５０と並列に接続されている。コイル１８を流れるコイル電流は、抵抗５２を通じてコンパレータ回路３０に供給される。
【００３２】
コンパレータ回路３０は、例えば、正側コンパレータ７０、負側コンパレータ８０、抵抗７１，７２，７３，７４，７５，８１，８２，８３，８４，８５、ｎチャネル型の正側電界効果トランジスタ（正側ＦＥＴ）７６及びｐチャネル型の負側電界効果トランジスタ８６によって構成される。
【００３３】
コンパレータ回路３０には、正負対称の電源として、例えば＋９Ｖの三端子レギュレータ７７及び−９Ｖの三端子レギュレータ８７が接続され、三端子レギュレータ７７，８７の入力端子及び出力端子は、キャパシタ７８，７９，８８，８９を介してそれぞれ接地されている。
【００３４】
また、三端子レギュレータ７７の出力端子は、抵抗７２，７１を介して接地されるとともに、正側コンパレータ７０の＋電源端子に接続されている。更に、三端子レギュレータ７７の出力端子は、正側ＦＥＴ７６のドレイン電極に接続されるとともに、抵抗７４を介して正側ＦＥＴ７６のゲート電極に接続されている。
【００３５】
正側コンパレータ７０の非反転入力端子（＋入力端子）は、電流検出回路２６の抵抗５２に接続され、正側コンパレータ７０の反転入力端子（−入力端子）は、抵抗７２に対して、抵抗７１と並列に接続されている。また、正側コンパレータ７０の出力端子は、抵抗７３を介して、正側ＦＥＴ７６のゲート電極に接続されている。
【００３６】
対称的に、三端子レギュレータ８７の出力端子は、抵抗８２，８１を介して接地されるとともに、負側コンパレータ８０の−電源端子に接続されている。更に、三端子レギュレータ８７の出力端子は、負側ＦＥＴ８６のドレイン電極に接続されるとともに、抵抗８４を介して負側ＦＥＴ８６のゲート電極に接続されている。
【００３７】
負側コンパレータ８０の反転入力端子（−入力端子）は、正側コンパレータ７０の非反転入力端子（＋入力端子）と並列にて、電流検出回路２６の抵抗５２に接続され、負側コンパレータ８０の非反転入力端子（＋入力端子）は、抵抗８２に対して、抵抗８１と並列に接続されている。また、負側コンパレータ８０の出力端子は、抵抗８３を介して、負側ＦＥＴ８６のゲート電極に接続されている。
【００３８】
なお、上述した正側コンパレータ７０、抵抗７１，７２，７３，７４，７５及び正側電界効果トランジスタ（正側ＦＥＴ）７６は、コンパレータ回路３０の正側部分を構成し、負側コンパレータ８０、抵抗８１，８２，８３，８４，８５及び負側電界効果トランジスタ８６は、正側部分と正負対称なコンパレータ回路３０の負側部分を構成している。
【００３９】
判定回路３２は、例えば、加算・積分・増幅回路３２Ａ及び比較回路３２Ｂによって構成される。
加算・積分・増幅回路３２Ａは、オペアンプ９０、抵抗９１，９２，９３，９４及びキャパシタ９５，９６によって構成され、正側ＦＥＴ７６のソース電極及び負側ＦＥＴ８６のソース電極は、抵抗９１，９２を介して、オペアンプ９０の反転入力端子に接続されるとともに、抵抗９１及びキャパシタ９５を介して接地されている。
【００４０】
また、オペアンプ９０の非反転入力端子は、抵抗９３を介して接地され、オペアンプ９０の反転入力端子と出力端子とは、相互に並列な抵抗９４及びキャパシタ９６によって接続されている。そして、オペアンプ９０の出力端子は、比較回路３２Ｂに接続され、比較回路３２Ｂは、オペアンプ９０の出力電圧に基づいて、漏電の発生を検出する。
【００４１】
以下、上述したフラックスゲート漏電センサの動作について説明する。
図３は、漏電が無い場合の動作を示すタイミングチャートであり、図３（ａ）は電流検出回路２６によって検出されたコイル電流Ｉｃの時間変化、図３（ｂ）は正側コンパレータ７０の出力電圧Ｖｃｐ＋の時間変化、図３（ｃ）は負側コンパレータ８０の出力電圧Ｖｃｐ−の時間変化、そして、図３（ｄ）はオペアンプ９０の出力電圧Ｖｏｕｔの時間変化を示している。
【００４２】
図３（ａ）に示したように、漏電が無い場合には、電線１４ａ，１４ｂを流れる電流によって発生する磁場が打ち消し合うため、コイル電流Ｉｃが正負対称になる。正側コンパレータ７０は、コイル電流Ｉｃに対応する測定電圧を正側基準電圧と比較し、図３（ｂ）に示したように、測定電圧が正側基準電圧よりも高い期間、一定電圧を出力する。
【００４３】
同様に、負側コンパレータ８０は、コイル電流Ｉｃに対応する測定電圧を負側基準電圧と比較し、図３（ｃ）に示したように、測定電圧が負側基準電圧よりも低い期間、一定電圧を出力する。
【００４４】
正側コンパレータ７０及び負側コンパレータ８０がそれぞれ出力する一定電圧の絶対値は実質的に等しく、漏電が無い場合、正側コンパレータ７０の出力電圧Ｖｃｐ＋と負側コンパレータ８０の出力電圧Ｖｃｐ−も正負対称になる。
【００４５】
そして、正側ＦＥＴ７６のドレイン電圧（９Ｖ）と負側ＦＥＴのドレイン電圧（−９Ｖ）とは正負対称であるため、正側ＦＥＴ７６のドレイン電流（正側電気信号）及び負側ＦＥＴ８６のドレイン電流（負側電気信号）も正負対称になる。オペアンプ９０の出力電圧Ｖｏｕｔは、これらのドレイン電流を加算し、加算したドレイン電流の和に対応する電圧を増幅して得られるものであるため、図３（ｄ）に示したように略ゼロになる。
【００４６】
これに対し、図４は、漏電が発生して、電線１４ａ，１４ｂを流れる電流のうち一方が相対的に大きくなった場合のタイミングチャートを示している。
具体的には、図４（ａ）では、漏電が発生したことによって、電線１４ａ，１４ｂを流れる電流によって発生する磁場が打ち消し合わず、コイル電流Ｉｃの正側が負側に対して増大している。
【００４７】
このため、図４（ｂ），４（ｃ）に示したように、正側コンパレータ７０が一定電圧を出力する期間が、負側コンパレータ８０が一定電圧を出力する期間よりも長くなる。そしてこの結果として、図４（ｄ）に示したように、オペアンプ９０の出力電圧Ｖｏｕｔが実質的にゼロよりも大きな有限の値になる。
【００４８】
同様に、図５も漏電が発生した場合のタイミングチャートを示しているが、図５は、図４とは逆に、電線１４ａ，１４ｂを流れる電流のうち他方が相対的に大きくなった場合のタイミングチャートを示している。この場合、図５（ｄ）に示したように、オペアンプ９０の出力電圧Ｖｏｕｔが実質的にゼロよりも小さい有限の値になる。
従って、判定回路３２の比較回路３２Ｂは、出力電圧Ｖｏｕｔに基づいて、漏電の発生を検出することができる。
【００４９】
［リングコア］
リングコア１６は環状をなし、単位長さ当たりの磁気抵抗が低い低抵抗部１６ａと、単位長さ当たりの磁気抵抗が高い高抵抗部１６ｂとを含む。低抵抗部１６ａ及び高抵抗部１６ｂは、リングコア１６の周方向にて相互に直列に連結されている。
【００５０】
図６はリングコア１６を示しており、一辺の長さが例えば数ｃｍの四角形の環形状を有する。
好ましくは、高抵抗部１６ｂは、低抵抗部１６ａよりも透磁率の低い材料からなり、より好ましくは、高抵抗部１６ｂはフェライトからなり、低抵抗部１６ａはパーマロイからなる。
本実施形態では、パーマロイからなる低抵抗部１６ａがリングコア１６の一辺を構成している。つまり低抵抗部１６ａはＩ字形状を有する。そして、高抵抗部１６ｂは、パーマロイよりも透磁率が小さいフェライトからなり、リングコア１６の残りの三辺を構成している。つまり、高抵抗部１６ｂは、コの字形状若しくは角張ったＣ字形状を有する。
【００５１】
コイル１８は、リングコア１６の全周に渡って巻回されており、従って、低抵抗部１６ａ及び高抵抗部１６ｂのそれぞれに巻回されている。
図７は、リングコア１６を分解して示しており、低抵抗部１６ａと高抵抗部１６ｂは、好ましくは、磁性材料からなる粉末入りの接着剤によって相互に結着される。
【００５２】
上述した第１実施形態のリングコア１６によれば、磁気抵抗が小さい低抵抗部１６ａに加えて、磁気抵抗が大きい高抵抗部１６ｂを設けたことにより、低抵抗部１６ａのみからなる場合に比べて、リングコア１６自身のインダクタンスが小さく、小さい電流でリングコア１６の磁束密度が飽和する。
【００５３】
そして、リングコア１６によれば、高抵抗部１６ｂに透磁率の低い材料を用いることで、透磁率の高い材料のみからなる場合に比べて、小さい電流でリングコア１６の磁束密度が確実に飽和する。
更に、リングコア１６は、フェライト及びパーマロイを原材料として用いることによって、原材料の入手が容易であり、安価にて提供される。
その上、上述した第１実施形態のリングコア１６を用いたフラックスゲート漏電センサによれば、小さい電流でリングコア１６の磁束密度が飽和するので、省電力化が図られるとともに、駆動回路２２が印加する電圧の周波数（サンプリング周波数）の高周波数化が可能である。
【００５４】
また、上述した第１実施形態のフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、第１の電線を流れる電流と第２の電線を流れる電流との間の大小関係が判定される。すなわち、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、漏電が検出される。
【００５５】
このフラックスゲート漏電センサによれば、小さい電流でリングコア１６の磁束密度が飽和することを利用して、サンプリング周波数を高くすることができる。サンプリング周波数の高周波数化によって、電線１４を流れる測定対象の電流が交流電流である場合、より高周波数の電流について漏電を検出可能になる。すなわち、測定対象の周波数範囲が広くなる。
また、サンプリング周波数を変えなければ、リングコア１６の磁束密度が飽和するまでに要する時間が短縮された分だけ、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間がそれぞれ長くなるため、これらの期間の測定誤差が小さくなり、漏電が高精度にて検出される。
【００５６】
更に、フラックスゲート漏電センサでは、サンプリング周波数の高周波数化によって、図３（ｄ）、図４（ｄ）及び図５（ｄ）に示される、加算・積分・増幅回路３２Ａから出力される電圧の変動（リップル）が小さくなり、漏電が高精度にて検出される。
【００５７】
図８は、第２実施形態に係るリングコアユニット、則ち、リングコア１６とコイル１００を示している。リングコア１６は第１実施形態と同じであるが、コイル１００は、リングコア１６の低抵抗部１６ａにのみ巻回されている。つまり、コイルは、リングコア１６の全周に渡って巻回されている必要はなく、部分的に巻回されていてもよい。ただし、漏れ磁界の発生を防止するためには、コイルは、全周に渡って巻回されているのが好ましい。
【００５８】
図９は、第３実施形態に係るリングコア１０２を示している。リングコア１０２は、パーマロイからなる低抵抗部１０２ａとフェライトからなる高抵抗部１０２ｂとからなり、低抵抗部１０２ａと高抵抗部１０２ｂは、磁性材料からなる粉末入りの接着剤によって相互に固定されている。
【００５９】
リングコア１０２は、低抵抗部１０２ａの太さ、則ち横断面積が、高抵抗部１０２ｂよりも小さい点において、リングコア１６とは異なっている。また、リングコア１０２は、低抵抗部１０２ａに接続される高抵抗部１０２ｂの両端が、先細り形状に形成されている点においても、リングコア１６とは異なっている。つまり、高抵抗部１０２ｂは、低抵抗部１０２ａに近付くに連れて徐々に細くなるテーパ部分を両端に有する。このリングコア１０２によれば、高抵抗部１０２ｂの両端が先細り形状に形成されていることで、低抵抗部１０２ａと高抵抗部１０２ｂの横断面積が異なっていても、低抵抗部１０２ａと高抵抗部１０２ｂの接合部分近傍での漏れ磁界の発生が抑制される。
【００６０】
図１０は、第４実施形態に係るリングコアユニット、則ちリングコア１０２、ボビン１０４及びコイル１０６を示している。ボビン１０４は非磁性材料からなり、低抵抗部１０２ａに取り付けられている。ボビン１０４は、略低抵抗部１０２ａの略全域に渡って延び、ボビン１０４の外周面にコイル１０６が巻回されている。
このリングユニットを組み立てる場合、好ましくは、まず、コイル１０６が巻回されたボビン１０４を用意する。それから、用意したボビン１０４に低抵抗部１０２ａを挿通し、その後、低抵抗部１０２ａと高抵抗部１０２ｂを接着すればよい。この場合、コイル１０６が巻回されたボビン１０４を低抵抗部１０２ａに取り付けることによって、リングユニットが容易に組み立てられる。
【００６１】
図１１は、第５実施形態に係るリングコア１０８を示している。リングコア１０８は、１種類の磁性材料からなる。リングコア１０８は、四角形の環形状を有し、各辺の中央に切欠き部１０９が形成されている。各切欠き部１０９は、リングコア１０８の内周側にそれぞれ形成されている。切欠き部１０９が形成された部位（縮径部）は、他の部位（本体部）に比べて横断面積が小さくなっており、リングコア１０８では、本体部が低抵抗部１０８ａを構成し、縮径部が高抵抗部１０８ｂを構成している。
なお、図１１では、説明のために低抵抗部１０８ａと高抵抗部１０８ｂの境界が一点鎖線で示されており、低抵抗部１０８ａ及び高抵抗部１０８ｂがリングコア１０８の周方向にて交互に連なっている。
【００６２】
図１２は、リングコア１０８にコイル１１０が巻回された状態を示しており、リングコア１０８には、全周に渡ってコイル１１０が巻回されている。つまり、低抵抗部１０８ａ及び高抵抗部１０８ｂの各々にコイル１１０が巻回されている。
第５実施形態のリングコア１０８によれば、高抵抗部１０８ｂが低抵抗部１０８ａに比べて小さい横断面積を有することで、簡単な構成にて、リングコア１０８のインダクタンスが小さくなり、小さい電流でリングコア１０８の磁束密度が確実に飽和する。
なお、切欠き部１０９の形状は、漏れ磁界が発生しないように、高抵抗部１０８ｂの横断面積が緩やかに変化するように設定されている。
【００６３】
図１３は、第６実施形態に係るリングコア１１２を示している。リングコア１１２は、円環形状を有し、内周側及び外周側に切欠き部１１３，１１４が形成されている。切欠き部１１３，１１４が形成された部位（縮径部）は、他の部位（本体部）に比べて横断面積が小さくなっており、リングコア１１２では、本体部が低抵抗部１１２ａを構成し、縮径部が高抵抗部１１２ｂを構成している。
つまり、リングコア１１２の外形形状は、角形に限定されることはなく、縮径部を形成する切欠き部の形状も、漏れ磁界の発生さえ防止されれば、特に限定されることはない。
なお、図１３でも、説明のために低抵抗部１１２ａと高抵抗部１１２ｂの境界が一点鎖線で示されている。
【００６４】
本発明は、上述した第１乃至第６実施形態に限定されることはなく種々変形が可能であり、例えば、第１乃至第６実施形態の構成を適宜組み合わせて実施しても良い。
また、第１実施形態において図示とともに挙げた回路構成はあくまで好ましい一例であり、基本的な回路構成に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることは言うまでもない。
更に、本発明に係るリングコアは、リングコアの磁束密度を飽和させることを利用して漏電を検出するものであれば、他のフラックスゲート漏電センサにも適用可能である。
【符号の説明】
【００６５】
１０  電源
１２  負荷
１４ａ，１４ｂ  電線
１６，１０２，１０８，１１２  リングコア
１６ａ，１０２ａ，１０８ａ，１１２ａ  低抵抗部
１６ｂ，１０２ｂ，１０８ｂ，１１２ｂ  高抵抗部
１８，１００，１０６，１１０  コイル
２２  駆動回路
２４  発振回路
２６  電流検出回路
３０  コンパレータ回路
３２  判定回路
７０  正側コンパレータ
７６  正側電界効果トランジスタ（正側ＦＥＴ）
８０  負側コンパレータ
８６  負側電界効果トランジスタ（負側ＦＥＴ）
１０４  ボビン
１０９，１１３，１１４  切欠き部
【図１】
2011112634.tif 000003
【図２】
2011112634.tif 000004
【図３】
2011112634.tif 000005
【図４】
2011112634.tif 000006
【図５】
2011112634.tif 000007
【図６】
2011112634.tif 000008
【図７】
2011112634.tif 000009
【図８】
2011112634.tif 000010
【図９】
2011112634.tif 000011
【図１０】
2011112634.tif 000012
【図１１】
2011112634.tif 000013
【図１２】
2011112634.tif 000014
【図１３】
2011112634.tif 000015