(57)【要約】【課題】解像度変換を集約して行うことが可能で、ひいては回路規模および消費電力の増大を抑止することが可能な固体撮像素子、カメラシステム、固体撮像素子の読み出し方法、およびプログラムを提供する。【解決手段】ロジック部１４０は、読み出し回路の出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ部１４１と、スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求め、補正対象画素の補正量を同色画素間の距離Scaled Pと異色隣接画素間の距離Ｐにより求め、補正量に応じた位相補正を行う補正部１４２と、を含む。【選択図】図６
2011097541.tif 000002
【特許請求の範囲】
【請求項１】
光電変換機能を有する複数の画素が行列状に配列された画素部と、
読み出しモードに応じた読み出しを行うように上記画素の動作を制御する画素駆動部と、
上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し回路と、
上記読み出し回路の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うロジック部と、を有し、
上記ロジック部は、
上記読み出し回路の出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ部と、
上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求め、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め、当該補正量に応じた位相補正を行う補正部と、を含む
固体撮像素子。
【請求項２】
上記補正部は、次式に従ってスケーリング後の同色画素間の距離Scaled Pを求める
請求項１記載の固体撮像素子。
Scaled P＝ｘＢＮＰ
ここで、ｘは画素配列によって決まるパラメータを示す。
【請求項３】
上記補正部は、
上記補正対象画素の補正量としての補正点までの距離Ｄを次式に従って求める
請求項１または２記載の固体撮像素子。
Ｄ＝（Scaled P／ｘ）−Ｐ
【請求項４】
上記読み出しファクタＢは、
縮小方向の解像度変換の場合は、間引き、加算対象の画素数を示すビニングファクタであり、
拡大方向の解像度変換の場合は、１である
請求項１から３のいずれか一に記載の固体撮像素子。
【請求項５】
固体撮像素子と、
上記固体撮像素子に被写体像を結像する光学系と、を有し、
上記固体撮像素子は、
光電変換機能を有する複数の画素が行列状に配列された画素部と、
読み出しモードに応じた読み出しを行うように上記画素の動作を制御する画素駆動部と、
上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し回路と、
上記読み出し回路の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うロジック部と、を有し、
上記ロジック部は、
上記読み出し回路の出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ部と、
上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求め、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め、当該補正量に応じた位相補正を行う補正部と、を含む
カメラシステム。
【請求項６】
光電変換機能を有する複数の画素が行列状に配列された画素部から読み出しモードに応じた読み出しを行うように駆動する画素駆動ステップと、
上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出しステップと、
上記読み出しステップの出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うスケーリング補正ステップと、を有し、
上記スケーリング補正ステップは、
上記読み出しステップの出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズステップと、
上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求めるステップと、
補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求めステップと、
上記補正量に応じた位相補正を行う補正ステップと、を含む
固体撮像素子の読み出し方法。
【請求項７】
光電変換機能を有する複数の画素が行列状に配列された画素部から読み出しモードに応じた読み出しを行うように駆動する画素駆動処理と、
上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し処理と、
上記読み出し処理の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うスケーリング補正処理と、を有し、
上記スケーリング補正処理は、
上記読み出しステップの出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ処理と、
上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求める処理と、
補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め処理と、
上記補正量に応じた位相補正を行う補正処理と、を含む
固体撮像素子の読み出し処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、カメラシステム、固体撮像素子の読み出し方法、およびプログラムに関するものである。
【背景技術】
【０００２】
ＣＭＯＳ（Complimentary Metal Oxide Semiconductor）イメージセンサ（ＣＩＳ）等のイメージセンサにおいては、出力データ量の削減によるフレームレートの高速化を目的に、主に縮小方向の解像度変換機能を搭載する場合がある。
【０００３】
解像度変換には２通りの手法があり、画素読み出しの時点、すなわちアナログの領域で行われる間引きおよび加算(平均：ビニングともいわれる)と、デジタルの領域で行われるスケーリングが挙げられる。
【０００４】
「間引き」はセンサの全ての画素を読み出さずに行や列を飛ばしながら間欠的に読み出す処理であり、「加算」は複数の画素の信号を同時に読み出す処理である。
なお、イメージセンサの全ての画素を読み出す以外の処理としては、「間引く」、「加算」のほかに、一部の画素からのみ読み出す「切り出し」などの処理がある。
【０００５】
図１は、ベイヤー形式における画素配列を示す図である。
図２は、２×２換算処理後の画素重心（位相）補正ついての説明図である。
【０００６】
イメージセンサの出力形式であるベイヤー形式においては、図１に示すように、各色要素間の位相間隔が均等であることを求められる。
ベイヤー形式は、４色Ｒ，Ｇｒ，Ｇｂ，Ｂの画素成分により構成されるため、上述の解像度変換を行う際には、同色画素同士での処理を行う必要がある。
すると、変換の前後で異色画素間の間隔は変わらないにもかかわらず、同色画素間の間隔は変わることから、図２に示すように、出力画素の位相(画素重心)を補正する必要がある。
【０００７】
画素の位相補正や色変換処理については種々の技術が提案されている（たとえば特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４‐３８６９４号公報
【特許文献２】特開２００８‐５４１５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、画素の位相補正は、通常１つ１つの変換処理に対して行われる。
たとえば、特許文献１に開示されている技術では、ガンマ補正後に色変換を行う。
しかし、この技術では複数の画像変換処理を行う際に、各処理に対応した色補正回路を配置する必要があり、回路規模および消費電力の増大を招くという不利益がある。
【００１０】
また、色変換が行われる場合においても、たとえば特許文献２に開示されている技術のように、輝度を基準にした色補正を行う場合が多く、ベイヤーの４要素を前提にした技術はほとんどないのが実情である。
【００１１】
本発明は、解像度変換を集約して行うことが可能で、ひいては回路規模および消費電力の増大を抑止することが可能な固体撮像素子、カメラシステム、固体撮像素子の読み出し方法、およびプログラムを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の観点の固体撮像素子は、光電変換機能を有する複数の画素が行列状に配列された画素部と、読み出しモードに応じた読み出しを行うように上記画素の動作を制御する画素駆動部と、上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し回路と、上記読み出し回路の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うロジック部と、を有し、上記ロジック部は、上記読み出し回路の出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ部と、上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求め、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め、当該補正量に応じた位相補正を行う補正部と、を含む。
【００１３】
本発明の第２の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換機能を有する複数の画素が行列状に配列された画素部と、読み出しモードに応じた読み出しを行うように上記画素の動作を制御する画素駆動部と、上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し回路と、上記読み出し回路の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うロジック部と、を有し、上記ロジック部は、上記読み出し回路の出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ部と、上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求め、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め、当該補正量に応じた位相補正を行う補正部と、を含む。
【００１４】
本発明の第３の観点の固体撮像素子の読み出し方法は、光電変換機能を有する複数の画素が行列状に配列された画素部から読み出しモードに応じた読み出しを行うように駆動する画素駆動ステップと、上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出しステップと、上記読み出しステップの出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うスケーリング補正ステップと、を有し、上記スケーリング補正ステップは、上記読み出しステップの出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズステップと、上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求めるステップと、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求めステップと、上記補正量に応じた位相補正を行う補正ステップと、を含む。
【００１５】
本発明の第４の観点は、光電変換機能を有する複数の画素が行列状に配列された画素部から読み出しモードに応じた読み出しを行うように駆動する画素駆動処理と、上記画素からの信号を読み出し、生データ形式の画像データとして出力する読み出し処理と、上記読み出し処理の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行うスケーリング補正処理と、を有し、上記スケーリング補正処理は、上記読み出しステップの出力信号に対してスケーリングファクタに応じたスケーリング処理を行うリサイズ処理と、上記スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを求める処理と、補正対象画素の補正量を当該同色画素間の距離Scaled Pと上記異色隣接画素間の距離Ｐにより求め処理と、上記補正量に応じた位相補正を行う補正処理と、を含む固体撮像素子の読み出し処理をコンピュータに実行させるプログラムである。
【発明の効果】
【００１６】
本発明によれば、解像度変換を集約して行うことが可能で、ひいては回路規模および消費電力の増大を抑止することができる。
【図面の簡単な説明】
【００１７】
【図１】ベイヤー形式における画素配列を示す図である。
【図２】２×２換算処理後の画素重心（位相）補正についての説明図である。
【図３】本発明の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。
【図４】本実施形態に係るベイヤー形式における画素配列を示す図である。
【図５】本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。
【図６】本実施形態に係る色変換（補正）システムを模式的に示す図である。
【図７】一般的な色変換（補正）システムを模式的に示す図である。
【図８】本実施形態に係るＣＭＯＳイメージセンサにおいて、一例として、２画素加算とスケーリングを同時に動作させた場合を示す図である。
【図９】本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．ＣＭＯＳイメージセンサ（固体撮像素子）の全体構成例
２．出力画素の位相(画素重心)補正
３．カメラシステムの構成例
【００１９】
＜１．ＣＭＯＳイメージセンサ（固体撮像素子）の全体構成例＞
図３は、本発明の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。
【００２０】
本ＣＭＯＳイメージセンサ１００は、画素アレイ部１１０、画素駆動部としての行選択回路（Ｖｄｅｃ）１２０、読み出し回路（ＡＦＥ）１３０、ロジック部１４０、および制御部１５０を有する。
【００２１】
画素アレイ部１１０は、複数の画素回路１１０ＡがＭ行×Ｎ列の２次元状（マトリクス状）に配列されている。
【００２２】
図４は、本実施形態に係るベイヤー形式における画素配列を示す図である。
ベイヤー形式においては、図４に示すように、各色要素間の位相間隔が均等であるように画素回路が配列される。
ベイヤー形式は、４色Ｒ，Ｇｒ，Ｇｂ，Ｂの画素成分により構成される。このため、縮小あるいは拡大方向の解像度変換を行う際には、同色画素同士での処理を行う必要がある。
この場合、変換の前後で異色画素間の間隔は変わらないにもかかわらず、同色画素間の間隔は変わる。出力画素の位相(画素重心)を補正する必要がある。
本実施形態においては、解像度変換を、間引きおよび加算(平均)に代表される画素読み出し(アナログ領域)と、ユニバーサルな変換率を設定できるスケーリング(デジタル領域)の２ステップにより行うシステムにおいて位相補正を次のように行う。
すなわち、本システムにおいては、位相補正を全ステップ終了後にまとめて行うことで、回路資源の有効利用ならびに消費電力の低減が図られている。
その詳細は後述する。
【００２３】
図４は、本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。
【００２４】
この画素回路１１０Ａは、たとえばフォトダイオード（ＰＤ）からなる光電変換素子（以下、単にＰＤというときもある）１１１を有する。
そして、画素回路１１０Ａは、この１個の光電変換素子１１１に対して、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５の４つのトランジスタを能動素子として有する。
【００２５】
光電変換素子１１１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１１２は、光電変換素子１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続され、転送制御線ＬＴＲＧを通じてそのゲート（転送ゲート）に制御信号である転送信号ＴＲＧが与えられる。
これにより、転送トランジスタ１１２は、光電変換素子１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する。
【００２６】
リセットトランジスタ１１３は、電源ラインＬＶＲＥＦとフローティングディフュージョンＦＤとの間に接続され、リセット制御線ＬＲＳＴを通してそのゲートに制御信号であるリセット信号ＲＳＴが与えられる。
これにより、リセットトランジスタ１１３は、フローティングディフュージョンＦＤの電位を電源ラインＬＶＲＥＦの電位にリセットする。
【００２７】
フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。増幅トランジスタ１１４は、選択トランジスタ１１５を介して出力信号線ＬＳＧＮに接続され、画素部外の定電流源とソースフォロアを構成している。
そして、選択制御線ＬＳＥＬを通してアドレス信号に応じた制御信号である選択信号ＳＥＬが選択トランジスタ１１５のゲートに与えられ、選択トランジスタ１１５がオンする。
選択トランジスタ１１５がオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を出力信号線ＬＳＧＮに出力する。出力信号線ＬＳＧＮを通じて、各画素から出力された電圧は、読み出し回路１３０に出力される。
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われる。
【００２８】
画素アレイ部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴＲＧ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
ＬＲＳＴ、ＬＴＲＧ、ＬＳＥＬの各制御線はそれぞれＭ本ずつ設けられている。
これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴＲＧ、および選択制御線ＬＳＥＬは、行選択回路１２０により駆動される。
【００２９】
行選択回路１２０は、画素アレイ部１１０の中の任意の行に配置された画素の動作を制御する。行選択回路１２０は、制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＲＧを通して画素を制御する。
行選択回路１２０は、制御部１５０の制御の下、全画素読み出し、間引き読み出し、加算読み出し等の読み出しモードに応じて、制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＲＧを通した画素駆動制御を行う。
また、行選択回路１２０は、制御部１５０の制御の下、シャッターモードに応じて露光方式を行単位で露光を行うローリングシャッター方式または全画素同時並列的に露光を行うグローバルシャッター方式に切り替えて、画像駆動制御を行う。
【００３０】
読み出し回路１３０は、行選択回路１２０により読み出し制御された画素行のデータを出力信号線ＬＳＧＮを介して受け取り、生（ＲＡＷ）データとしてロジック部１４０に供給する。
読み出し回路１３０は、ＣＤＳ回路やＡＤＣ（アナログデジタルコンバータ）を含む。
【００３１】
ロジック部１４０は、読み出し回路１３０の出力信号に対してスケーリングおよび解像度変換処理のための位相補正を行う機能を有する。
図６は、本実施形態に係る色変換（補正）システムを模式的に示す図である。
【００３２】
ロジック部１４０は、図６に示すように、リサイズ部１４１、補正部（ベイヤー補正部という場合もある）１４２、および出力部１４３を有する。
リサイズ部１４１は、読み出し回路１３０の出力信号に対してスケーリングファクタに応じたスケーリング処理を行う。
補正部１４２は、スケーリングファクタＮ（Ｎは０より大きい値）、読み出しファクタＢ、異色隣接画素間の距離Ｐによりスケーリング後の同色画素間の距離Scaled Pを、次式に従って求める機能を有する。
【００３３】
［数１］
Scaled P＝ｘＢＮＰ
ここで、ｘは画素配列によって決まるパラメータを示す。
パラメータｘは本実施形態のようにベイヤー配列の場合、２となる。
【００３４】
補正部１４２は、補正対象画素の補正量を、同色画素間の距離Scaled Pと異色隣接画素間の距離Ｐにより求め、この補正量に応じた位相補正を行う。
補正部１４２は、補正対象画素の補正量としての補正点までの距離Ｄを次式に従って求める。
【００３５】
［数２］
Ｄ＝（Scaled P／ｘ）−Ｐ
上述したように、本実施形態では、ｘ＝２である。
【００３６】
なお、本実施形態において、読み出しファクタＢは、縮小方向の解像度変換の場合は、間引き、加算対象の画素数を示すビニングファクタであり、拡大方向の解像度変換の場合は、１である。
【００３７】
制御部１５０は、ＣＭＯＳイメージセンサ１００の全体の制御を司る。
制御部１５０は、読み出しモードに応じてスケーリングファクタＮ、読み出しファクタＢを行選択回路１２０、ロジック部１４０に供給する。
【００３８】
本実施形態のＣＭＯＳイメージセンサ１００は、入力画像に対する線形性を有する、または可逆性を有する処理を複数のステップに跨って行う場合、その出力の補正を必要とするような画像形式を扱うシステムを有しているとしてとらえることができる。
そして、このシステムにおいて、下記の条件を満足しているものとする。
（１）  上記の複数のステップが、解像度変換を基本にしている。
（２）  そのステップが、画素間の加算/平均および間引きにより成り立っている。
このようなシステムにおいて、下記の条件を満足している。
（３）  出力の補正が、複数のステップ間で共通である。
（４）  画像の形式が、たとえばベイヤーに代表される生（Ｒａｗ）データ形式である。
【００３９】
本実施形態のＣＭＯＳイメージセンサ１００のロジック部１４０は、画素読み出し時に行う間引きおよびビニング処理と、解像度変換を並立させるために、出力の位相合わせをまとめて行う。
このことにより、回路資源の効率的な配置、および消費電力の削減を可能にする実装を実現している。
ここで、本実施形態に係る位相補正処理（色変換処理）について具体的に説明する。
【００４０】
＜２．出力画素の位相(画素重心)補正＞
図７は、一般的な色変換（補正）システムを模式的に示す図である。
図７においては、理解を容易にするために、図６と同様な機能部には同一の符号を付してある。
【００４１】
図６の本システム１００Ａ、イメージセンサにおける解像度変換を、間引きおよび加算(平均)に代表される画素読み出し(アナログ領域)と、ユニバーサルな変換率を設定できるスケーリング(デジタル領域)の２ステップにより行うシステムにおいて効力を発揮する。
【００４２】
まず、図７の一般的な色変換（補正）システム１００Ｂについて説明し、その後本実施形態の色変換（補正）システム１００Ａについて説明する。
【００４３】
一般的な色変換（補正）システム１００Ｂは、画素アレイ部１１０、ビニング部１３１、ベイヤー補正部１３２、リサイズ（Resize）部１４１、ベイヤー補正部１４２を有する。
【００４４】
このシステム１００Ｂは、ビニング部１３１からベイヤー補正部１３２にビニングタイプ情報がベイヤー補正部１３２に報知される。
ここでビニング情報は、加算対象の画素数情報を含む。
ベイヤー補正部１３２では、第１の解像度変換ステップにおいて補正処理が行われる。
ベイヤー補正部１３２の出力がリサイズ部１４１に供給される。リサイズ部１４１でスケーリング処理が行われ、その処理情報がベイヤー補正部１４２に供給される。このとき、リサイズ部１４１からベイヤー補正部１４２にダウンスケーリングファクタ(Down Scaling Factor:ＤＳＦ）情報が与えられる。
そして、ベイヤー補正部１４２で、いわゆるベイヤー補正（画素重心補正）が行われる。
【００４５】
本実施形態の色変換（補正）システム１００Ａは、画素アレイ部１１０、ビニング部１３１、リサイズ（Resize）部１４１、ベイヤー補正部１４２を有する。
【００４６】
このシステム１００Ａは、ビニング部１３１からビニング処理後のデータがリサイズ部１４１に供給される。
そして、本システム１００Ａでは、ビニングタイプ情報が最終段のベイヤー補正部１４２に報知される。
リサイズ部１４１でスケーリング処理が行われ、その処理情報がベイヤー補正部１４２に供給される。このとき、リサイズ部１４１からベイヤー補正部１４２にダウンスケーリングファクタ(ＤＳＦ）情報が与えられる。
そして、ベイヤー補正部１４２で、いわゆるベイヤー補正（画素重心補正）が行われる。
【００４７】
このように、一般的な色変換（補正）システム１００Ｂにおいては、図２に示すような位相補正をそれぞれの解像度変換ステップにおいて動作させている。
これに対して、本実施形態の色変換（補正）システム１００Ａは、位相補正をそれぞれの解像度変換ステップにおいて動作させずに、それを全ステップ終了後にまとめて行う。
これにより、回路資源の有効利用、並びに消費電力の削減に貢献している。
以下、本システム１００Ａの原理について説明する。
【００４８】
間引きおよび加算は、画素数の観点からはある一定倍率への解像度変換とみなすことができる。
【００４９】
図８は、一例として、２画素加算とスケーリングを同時に動作させた場合を示す図である。
【００５０】
図８において、スケーリングファクタ(Down Scaling Factor:ＤＳＦと定義)を１６/Ｎ（Ｎは自然数であるが、ここでは１６以上の自然数とする)とし、ビニングファクタ(加算対象の画素数)をＢと定義する。
異色隣接画素間の距離をＰとするとき、スケーリング後の同色画素間の距離 scaled_P は、次の式により表現される。
【００５１】
【数３】
2011097541.tif 000003
【００５２】
ここで、補正対象画素(図８においてはＲ画素)の補正量を考える。
Ｒ01について考えると、補正点までの距離Ｄは、次の式により与えられる。
【００５３】
【数４】
2011097541.tif 000004
【００５４】
図８より、補正後のＲ画素の位置に対するＲ01およびＲ03からの距離を、仮に線形補間で画素を表現する場合の重みづけで表現すると、下記の式により定義できる。
【００５５】
【数５】
2011097541.tif 000005
【００５６】
この補正点の位置は、補正後のＲ画素を挟むＧｒ画素間の距離によって一意に決定される。
この画素間の距離(同色画素間隔) scaled_Pは、ビニングファクタＢとスケーリングファクタＮの両方に対して線形性を有する。
このことから、この２ステップの解像度変換に対する画素重心補正を、１か所にまとめる(図６に提示する手法)ことが可能であると結論付けることができる。
【００５７】
補正された画素の値(Ｒcor)は、次の式により表現される。下記の式での‘ｍ'は１以上の自然数とする。
【００５８】
【数６】
2011097541.tif 000006
【００５９】
この式は、上述のscaled_Pの定義を代入することで、下記の式で表現できる。
【００６０】
【数７】
2011097541.tif 000007
【００６１】
ここで、ＢとＮは相互に独立なので、線形性は維持される。
すなわち、本実施形態で提案される手法は適切であることが証明された。
【００６２】
以上説明したように、本実施形態によれば、色変換(解像度変換処理)を１ヵ所に集約することができ、これにより、回路資源の効率的な配置が可能になる。
また、使用される回路資源を小さくできることで、消費電力を下げることが可能となる。
【００６３】
なお、各実施形態に係るＣＭＯＳイメージセンサは、特に限定されないが、たとえば列並列型のアナログ−デジタル変換装置（以下、ＡＤＣ（Analog Digital Converter)と略す）を搭載したＣＭＯＳイメージセンサとして構成することも可能である。
【００６４】
このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。
【００６５】
＜３．カメラシステムの構成例＞
図９は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
【００６６】
本カメラシステム２００は、図９に示すように、本実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）１００が適用可能な撮像デバイス２１０を有する。
さらに、カメラシステム２００は、この撮像デバイス２１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ２２０を有する。
カメラシステム２００は、撮像デバイス２１０を駆動する駆動回路(ＤＲＶ)２３０と、撮像デバイス２１０の出力信号を処理する信号処理回路(ＰＲＣ)２４０と、を有する。
【００６７】
駆動回路２３０は、撮像デバイス２１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス２１０を駆動する。
【００６８】
また、信号処理回路２４０は、撮像デバイス２１０の出力信号に対して所定の信号処理を施す。
信号処理回路２４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路２４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
【００６９】
上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス２１０として、先述したＣＭＯＳイメージセンサ（固体撮像素子）１００を搭載することで、低消費電力で、高精度なカメラが実現できる。
【００７０】
なお、以上詳細に説明した方法は、上記手順に応じたプログラムとして形成し、ＣＰＵ等のコンピュータで実行するように構成することも可能である。
また、このようなプログラムは、半導体メモリ、磁気ディスク、光ディスク、フロッピー（登録商標）ディスク等の記録媒体、この記録媒体をセットしたコンピュータによりアクセスし上記プログラムを実行するように構成可能である。
【符号の説明】
【００７１】
１００・・・固体撮像素子、１１０・・・画素アレイ部、１１０Ａ・・・画素回路、１２０・・・行選択回路（画素駆動部）、１３０・・・読み出し回路、１４０・・・ロジック部、１４１・・・リサイズ部、１４２・・・補正部、１５０・・・制御部、２００・・・カメラシステム、２１０・・・撮像デバイス、２２０・・・駆動回路、２３０・・・レンズ、２４０・・・信号処理回路。
【図１】
2011097541.tif 000008
【図２】
2011097541.tif 000009
【図３】
2011097541.tif 000010
【図４】
2011097541.tif 000011
【図５】
2011097541.tif 000012
【図６】
2011097541.tif 000013
【図７】
2011097541.tif 000014
【図８】
2011097541.tif 000015
【図９】
2011097541.tif 000016