(57)【要約】【課題】出力電圧の負帰還制御を用いた昇圧動作及び降圧動作の切り替えを行うことができる昇圧回路を提供すること【解決手段】本発明にかかる昇降圧回路は、入力端子１とチョークコイル３の一端との間に接続されるトランジスタ２と、チョークコイル３の他端とグランド端子との間に接続されるトランジスタ７とを有し、トランジスタ２及び７のオン状態とオフ状態とを切り替えることにより、入力端子１に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路を備えている。さらに、タイミングの異なる昇圧及び降圧クロックを生成するクロック生成回路１３と、昇圧及び降圧クロックに基づいて、出力電圧を目標出力電圧に負帰還制御するように、トランジスタ２及び７の切り替え制御を行うスイッチ制御部１２と、を備える昇降圧回路。【選択図】図１
2011097732.tif 000002
【特許請求の範囲】
【請求項１】
入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路と、
タイミングの異なる第１及び第２のクロックを生成するクロック生成回路と、
前記第１及び第２のクロックに基づいて、前記出力電圧を目標出力電圧に負帰還制御するように、前記第１のスイッチ素子及び第２のスイッチ素子の切り替え制御を行うスイッチ制御部と、を備える昇降圧回路。
【請求項２】
前記スイッチ制御部は、
前記第１のスイッチ素子がオン状態になっている間に、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより入力電圧を昇圧する昇圧制御と、前記第２のスイッチ素子がオフ状態になっている間に、前記第１のスイッチ素子のオン状態とオフ状態とを切り替えることにより、入力電圧を降圧させる降圧制御とを異なるタイミングで行う請求項１記載の昇降圧回路。
【請求項３】
前記スイッチ制御部は、
前記出力電圧に基づいて定められる帰還電圧と前記目標出力電圧に基づいて定められる第１の基準電圧との差分を増幅し出力する誤差増幅器と、
前記チョークコイルから出力される電流の変化に基づいて定められる第２の基準電圧を生成する電流検出回路と、をさらに備え、
前記誤差増幅器及び前記電流検出回路の出力結果に基づいて前記第１及び第２のスイッチ素子の切り替え制御を行う請求項１又は２記載の昇降圧回路。
【請求項４】
前記スイッチ制御部は、
前記誤差増幅器から出力される電圧を時間とともに減少させる第１のスロープ回路をさらに備え、
前記第１のスロープ回路から出力される電圧が、前記電流検出回路から出力される第２の基準電圧を下回った場合に、前記第１のスイッチ素子をオフ状態にする、請求項３記載の昇降圧回路。
【請求項５】
前記スイッチ制御部は、前記誤差増幅器から出力される電圧を一定の傾きに応じて減少させる第２のスロープ回路と、前記電流検出回路から出力される第２の基準電圧にオフセット電圧を加えるオフセット回路とをさらに備え、
前記第２のスロープ回路から出力される電圧値が、前記オフセット回路から出力される電圧を下回った場合に、前記第２のスイッチ素子をオフ状態にする請求項３又は４記載の昇降圧回路。
【請求項６】
前記第１のスロープ回路は、前記第１のスイッチ素子がオン状態の場合に、前記誤差増幅器から出力される電圧を一定の傾きに応じて減少させる請求項４又は５記載の昇降圧回路。
【請求項７】
前記第２のスロープ回路は、前記第２のスイッチ素子がオン状態の場合に、前記誤差増幅器から出力される電圧を一定の傾きに応じて減少させる請求項５記載の昇降圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は昇降圧回路に関し、特に昇圧動作と降圧動作の切り替えをスイッチを用いて制御される昇降圧回路に関する。
【背景技術】
【０００２】
デジタルスチルカメラのセットにおいては、通常、バッテリー寿命を延ばすために電力効率の点で優れるＤＣ（Direct Current）−ＤＣコンバータ（昇降圧回路）が電源として使用される。さらに、電源の出力電圧精度を重視する場合は電圧モードのＤＣ−ＤＣコンバータよりも過渡負荷応答の点で優れる電流モードのＤＣ−ＤＣコンバータが使用されている。
【０００３】
近年では付加価値向上を目的としてデジタルスチルカメラに対し更なる高精度化の要求が高まっている。それに伴ってデジタルスチルカメラに搭載されるＬＳＩに対し電源を供給する電源回路にも出力電圧の高精度化が要求されている。また、デジタルスチルカメラに搭載される電源回路に限らず他のセットにおいても同様に、電源回路における出力電圧の高精度化が要求されるようになっている。
【０００４】
特許文献１には、広い入力電圧に対して安定した出力電圧を供給することを目的としたＤＣ−ＤＣコンバータの構成が開示されている。以下に、特許文献１に開示されているＤＣ−ＤＣコンバータの動作について図４を用いて説明する。
【０００５】
図４のＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉは、抵抗器１００と抵抗器１０１とを用いて分圧され、抵抗器１０１の両端に現れる分圧された入力電圧の測定値をＶｒ１０１とする。電源１０２は、昇圧基準電圧Ｖｅ１を有し、電源１０３は、降圧基準電圧Ｖｅ２を有する。昇圧基準電圧Ｖｅ１と降圧基準電圧Ｖｅ２とは、Ｖｅ１＜Ｖｅ２の関係を有する。比較器１０４は、入力電圧測定値Ｖｒ１０１と昇圧基準電圧Ｖｅ１との大小関係を比較し、Ｖｒ１０１＜Ｖｅ１の時は、出力レベルを「１」にし、Ｖｒ１０１＞Ｖｅ１の時は、出力レベルを「０」にする。
【０００６】
ＡＮＤゲート１０５は、ｏｎ／ｏｆｆ信号がｏｎ、つまり出力レベルが「１」である期間において、比較器１０４の出力レベルが「１」であれば出力を「１」にする。また、ＡＮＤゲート１０５は、比較器１０４の出力レベルが「０」であれば、出力を「０」にする。ＡＮＤゲート１０５の出力が「１」であれば、ＯＲゲート１０６の出力はインバータ１０９の出力状態とは無関係に常に「０」になるので、トランジスタ１０７は、常時ＯＮ状態となる。
【０００７】
ＡＮＤゲート１０５の出力が「０」であれば、ＯＲゲート１０６は、インバータ１０９の出力をそのままトランジスタトランジスタ１０７の制御端に与える。このため、トランジスタ１０７は、制御部１０８が出力するＰＷＭ（Pulse Width Modulation）信号に従ってスイッチング動作をする。一方、比較器１１０では、入力電圧測定値Ｖｒ１０１と昇圧基準電圧Ｖｅ２との大小関係を比較し、Ｖｒ１０１＜Ｖｅ２のときは出力レベルを「０」にし、Ｖｒ１０１＞Ｖｅ２のときは出力レベルを「１」にする。
【０００８】
比較器１１０の出力レベルが「１」であれば、ＡＮＤゲート１１１は、制御部１０８の出力とは無関係に出力を「０」にする。そのため、トランジスタ１１２は、制御端に「０」が印加され、常時ｏｆｆ状態となる。比較器１１０の出力レベルが「０」であれば、ＡＮＤゲート１１１は、制御部１０８の出力をそのままトランジスタ１１２の制御端に与える。そのため、トランジスタ１１２は、制御部１０８が出力するＰＷＭ信号に従ってスイッチング動作をする。
【０００９】
Ｖｒ１０１＞Ｖｅ２のときは当然にＶｒ１０１＞Ｖｅ１であるので、トランジスタ１１２はｏｆｆ状態に設定される。また、トランジスタ１０７は、制御部１０８からのＰＷＭ信号に従ってスイッチング動作をする。制御部１０８はパルス間隔の広いＰＷＭ信号を出力するので、降圧動作が行われる。トランジスタ１０７がｏｆｆであるタイミングでは、フライホイールダイオード１１３が作動する。
【００１０】
Ｖｒ１０１＜Ｖｅ１のときは当然にＶｒ１０１＜Ｖｅ２であるので、トランジスタ１０７は、ｏｎ状態に設定される。また、トランジスタ１１２は、制御部１０８からのＰＷＭ信号に従ってスイッチング動作をする。制御部１０８はパルス間隔の狭いＰＷＭ信号を出力するので、昇圧動作が行われる。そして、Ｖｅ２＞Ｖｒ１０１＞Ｖｅ１のときはトランジスタ１０７とトランジスタ１１２とが共に制御部１０８からのＰＷＭ信号に従って同期してスイッチング動作をする。この場合の動作は昇圧動作を基本とする昇降圧動作であり、また前述したようにフライホイールダイオード１１３も作動する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９−９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に開示されているＤＣ−ＤＣコンバータは、入力電圧Ｖｉが、目標出力電圧Ｖｇに近づいた場合、出力電圧Ｖｏの変動が大きくなるという問題がある。特許文献１に開示されているＤＣ−ＤＣコンバータは、入力電圧Ｖｉのみを検知して、昇圧動作から降圧動作への切り替え、又は、降圧動作から昇圧動作への切り替えタイミングを判定している。そのため、Ｖｉ＞Ｖｇの時は降圧動作し、Ｖｉ＜Ｖｇの時は昇圧動作し、安定して動作する。
【００１３】
一方、入力電圧Ｖｉが高い状態から下がっていき目標出力電圧Ｖｏに近づいていく過程において、入力電圧Ｖｉの低下に比例して降圧回路の電流供給能力が低下する。それに伴って出力電圧Ｖｏも低下する。出力電圧Ｖｏが目標出力電圧Ｖｇから一定値以上低下した場合、即座に昇圧動作をして出力電圧Ｖｏを上昇させる必要がある。しかし、特許文献１に開示されているＤＣ−ＤＣコンバータは、入力電圧Ｖｉのみを検知して降圧動作と昇圧動作との切り替えを行うため、出力電圧Ｖｏが低下している状態が検知されず昇圧動作が行われない。そのため、昇圧動作が行われるまで、出力電圧Ｖｏは低下し続ける。また、出力電圧Ｖｏが大きく低下した後に、入力電圧Ｖｉが、昇圧基準電圧Ｖｅ１を下回り、昇圧回路が動作すると、急激に出力電圧Ｖｏが増大する。このためオーバーシュート電圧が大きくなり出力電圧Ｖｏの変動が大きくなってしまう。
【課題を解決するための手段】
【００１４】
本発明の第１の態様にかかる昇降圧回路は、入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路と、タイミングの異なる第１及び第２のクロックを生成するクロック生成回路と、前記第１及び第２のクロックに基づいて、前記出力電圧を目標出力電圧に負帰還制御するように、前記第１のスイッチ素子及び第２のスイッチ素子の切り替え制御を行うスイッチ制御部と、を備えるものである。
【００１５】
このような昇降圧回路を用いることにより、出力電圧を用いた負帰還制御を行うことができる。そのため、目標出力電圧に対する出力電圧の変動を低く抑えることができる。
【発明の効果】
【００１６】
本発明により、出力電圧の負帰還制御を用いた昇圧動作及び降圧動作の切り替えを行うことができる昇圧回路を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかる昇降圧回路の構成図である。
【図２】実施の形態１にかかる昇降圧回路の制御部に関する構成図である。
【図３】実施の形態１にかかる昇降圧回路の動作を示した図である。
【図４】特許文献１にかかる昇降圧回路の構成図である。
【発明を実施するための形態】
【００１８】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる昇降圧回路の構成例について説明する。昇降圧回路は、入力端子１と、トランジスタ２と、チョークコイル３と、抵抗器４と、フライホールダイオード５及び６と、トランジスタ７と、コンデンサー８と、抵抗器９及び１０と、出力端子１１と、スイッチ制御部１２と、クロック生成回路１３と、を備えている。スイッチ制御部１２と、クロック生成回路１３とを除く各要素により構成される回路を出力電圧生成回路１５とする。
【００１９】
入力端子１には、入力電圧Ｖｉが入力される。スイッチ素子であるトランジスタ２は、入力端子１とチョークコイル３との間に接続される。トランジスタ２がオン状態となることにより、入力端子１とチョークコイル３とが導通状態になり、入力電圧Ｖｉがチョークコイル３の一端に印加される。
【００２０】
チョークコイル３は、入力電圧Ｖｉが印加されることにより、Ｌ×Ｉ２／２のエネルギーが蓄積される。Ｌは、チョークコイル３のインダクタンスであり、Ｉは、コイルに発生する電流である。フライホールダイオード５は、チョークコイル３に発生した電流を整流するため、チョークコイル３の一端と、グランドとの間に接続されている。抵抗器４は、トランジスタ２が接続されているチョークコイル３の一端とは異なるチョークコイル３の端子に接続されている。抵抗器４は、チョークコイル３に発生した電流を電圧に変換して、抵抗器４の両端に接続されているスイッチ制御部１２へ出力する。
【００２１】
スイッチ素子であるトランジスタ７は、抵抗器４の端子と、グランド端子との間に接続されている。なお、トランジスタ７は、チョークコイル３が接続されている抵抗器４の一端とは異なる抵抗器４の端子に接続されている。トランジスタ７がオン状態となることにより、抵抗器４及びトランジスタ７を介して、チョークコイル３の一端がアース電位に設定される。
【００２２】
フライホールダイオード６は、チョークコイル３に発生した電流をコンデンサー８へ出力する。抵抗器９及び１０は、出力端子１１から出力する出力電圧を分圧してスイッチ制御部１２へ出力する。クロック生成回路１３は、タイミングが異なる降圧用クロックと昇圧用クロックとを生成し、スイッチ制御部１２へ出力する。スイッチ制御部１２は、降圧用クロック及び昇圧用クロックと、抵抗器９及び１０により出力電圧が分割された後の電圧と、抵抗器４に発生した電圧と、に基づいて生成されるＰＷＭ信号をトランジスタ２及びトランジスタ７へ出力する。ＰＷＭ信号は、トランジスタ２及びトランジスタ７のオン状態及びオフ状態の切り替えを制御する。
【００２３】
続いて、図２を用いて本発明の実施の形態１にかかる昇降圧回路におけるスイッチ制御部の詳細な構成例について説明する。スイッチ制御部１２以外の構成については、図１と同様であるため、説明を省略する。スイッチ制御部１２は、誤差増幅器２０と、ＳＬＯＰＥ回路２１及び２２と、比較器２３と、電流検出回路２４と、比較器２５と、オフセット回路２６と、ＲＳラッチ２７及び２８と、インバータ２９〜３１と、を備えている。
【００２４】
誤差増幅器２０は、プラス端子側に基準電圧が入力され、マイナス端子側に抵抗器９及び１０により分圧された電圧が帰還電圧として入力される。本図においては、帰還電圧を記号ａにより示している。基準電圧は、出力端子１１から出力される目標出力電圧に基づいて定められる。目標出力電圧をＶｇとすると、基準電圧は、適当な係数αを乗算したαＶｇと定めることができる。また、出力端子１１から出力される電圧をＶｏ、抵抗器９の抵抗値をＲ９、抵抗器１０の抵抗値をＲ１０とすると、帰還電圧は、Ｖｏ×Ｒ１０／（Ｒ９＋Ｒ１０）と定めることができる。スイッチ制御部１２は、帰還電圧を基準電圧αＶｇに近づけるように制御を行う。誤差増幅器２０は、αＶｇとＶｏ×Ｒ１０／（Ｒ９＋Ｒ１０）の差分を増幅した電圧値を、ＳＬＯＰＥ回路２１及び２２へ出力する。ＳＬＯＰＥ回路２１及び２２は、誤差増幅器２０から出力された電圧を基準として、一定の傾きをもった電圧を発生させる。つまり、ＳＬＯＰＥ回路２１及び２２は、誤差増幅器２０から出力された電圧を、時間とともに減少させる。ＳＬＯＰＥ回路２１及び２２は、発生させた電圧を、比較器２３及び２５へ出力する。
【００２５】
比較器２３は、ＳＬＯＰＥ回路２１から出力された電圧と、電流検出回路２４から出力された電圧とを比較して、Ｈレベル信号もしくはＬレベル信号をＲＳラッチ２７へ出力する。電流検出回路２４から出力された電圧とは、抵抗器４を流れる電流により発生した電圧である。比較器２３は、ＳＬＯＰＥ回路２１から出力される電圧が、電流検出回路２４から出力される電圧を下回った場合に、Ｈレベル信号をＲＳラッチ２７へ出力する。また、比較器２３は、ＳＬＯＰＥ回路２１から出力される電圧が、電流検出回路２４から出力される電圧を上回っている場合には、Ｌレベル信号をＲＳラッチ２７へ出力する。
【００２６】
比較器２５は、ＳＬＯＰＥ回路２２から出力された電圧と、オフセット回路２６から出力された電圧を比較して、Ｈレベル信号もしくはＬレベル信号とＲＳラッチ２８へ出力する。オフセット回路２６は、プラスのオフセット電圧を発生させ、電流検出回路２４から出力された電圧にオフセット電圧を加えて、比較器２５へ出力する。比較器２５は、ＳＬＯＰＥ回路２２から出力される電圧が、オフセット回路２６から出力される電圧を下回る場合に、Ｈレベル信号をＲＳラッチ２８へ出力する。また、比較器２５は、ＳＬＯＰＥ回路２２から出力される電圧が、オフセット回路２６から出力される電圧を上回る場合には、Ｌレベル信号をＲＳラッチ２８へ出力する。
【００２７】
比較器２３から出力されるＨレベルもしくはＬレベル信号が、ＲＳラッチ２７のリセット端子に入力され、クロック生成回路１３から出力される降圧用クロックが、ＲＳラッチ２７のセット端子に入力される。ＲＳラッチ２８も同様に、比較器２５から出力されるＨレベルもしくはＬレベル信号が、ＲＳラッチ２８のリセット端子に入力され、クロック生成回路１３から出力される降圧用クロックがＲＳラッチ２８のセット端子に入力される。ＲＳラッチ２７は、セット端子及びリセット端子に入力された信号によりＨレベル信号もしくはＬレベル信号を生成する。そして、ＲＳラッチ２７は、Ｈレベル信号もしくはＬレベル信号をＳＬＯＰＥ回路２１及びインバータ２９へ出力する。ＲＳラッチ２７から出力される信号に基づくＳＬＯＰＥ回路２１の動作については、後に詳述する。ＲＳラッチ２８も同様に、セット端子及びリセット端子に入力された信号によりＨレベル信号もしくはＬレベル信号を生成する。そして、ＲＳラッチ２８は、Ｈレベル信号もしくはＬレベル信号をＳＬＯＰＥ回路２２及びインバータ３０へ出力する。
【００２８】
インバータ２９は、ＲＳラッチ２７から取得したＨレベル信号もしくはＬレベル信号を反転して、トランジスタ２へ出力する。インバータ２９からトランジスタ２へ出力する信号を降圧ＰＷＭ信号とし、本図においては、記号ｂにより示している。本図においては、トランジスタ２は、ＰＭＯＳトランジスタである。そのため、インバータ２９から、トランジスタ２に対して、Ｌレベル信号が出力された場合、トランジスタ２はオン状態となる。インバータ２９から、トランジスタ２に対して、Ｈレベル信号が出力された場合、トランジスタ２はオフ状態となる。
【００２９】
インバータ３０は、ＲＳラッチ２８から取得したＨレベル信号もしくはＬレベル信号を反転して、インバータ３１へ出力する。インバータ３１は、取得した信号を反転して、トランジスタ７へ出力する。インバータ３１からトランジスタ７へ出力する信号を昇圧ＰＷＭ信号とし、本図においては、記号ｃにより示している。本図においては、トランジスタ７は、ＮＭＯＳトランジスタである。そのため、インバータ３１から、トランジスタ７に対して、Ｈレベル信号が出力された場合、トランジスタ２はオン状態となる。インバータ３１から、トランジスタ７に対して、Ｌレベル信号が出力された場合、トランジスタ７はオフ状態となる。
【００３０】
続いて、図３を用いて本発明の実施の形態１にかかる昇降圧回路の動作について説明する。図３（ａ）及び（ｂ）は、降圧用クロック及び昇圧用クロックの出力状態を示している。図３（ｃ）は、スイッチ制御部１２内における、誤差増幅器２０と、ＳＬＯＰＥ回路２１と、ＳＬＯＰＥ回路２２と、電流検出回路２４と、オフセット回路２６との出力電圧を示している。図３（ｄ）及び（ｅ）は、トランジスタ２及びトランジスタ７へ出力される降圧ＰＷＭ信号及び昇圧ＰＷＭ信号の出力状態を示している。
【００３１】
クロック生成回路１３は、降圧用クロックと昇圧用クロックとを出力する。降圧用クロックと昇圧用クロックとは、任意の位相差及び同一の周波数を有している。
【００３２】
降圧用クロックが立ち上がると、ＲＳラッチ２７の出力が、Ｈレベル信号にセットされ、その反転信号である降圧ＰＷＭ信号が立ち下がる（時刻ｔ１、t５）。ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号がＬレベルである期間のみ立ち下がり動作を行う。つまり、ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号がＬレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。ＳＬＯＰＥ回路２１から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２１から出力される電圧と電流検出回路２４から出力される電圧との電位が逆転する。これにより、比較器２３の出力がＨレベル信号となり、ＲＳラッチ２７がリセットされる。
【００３３】
ＲＳラッチ２７がリセットされることにより、ＲＳラッチ２７からは、Ｌレベル信号が出力され、インバータ２９を介してトランジスタ２へ出力される降圧ＰＷＭ信号が立ち上がる（時刻ｔ４）。また、ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号が立ち上がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２１は、ＲＳラッチ２７から出力される信号がＨレベルからＬレベルに変化することを検出する。これにより、降圧ＰＷＭ信号が立ち上がるタイミングを得ることができる。
【００３４】
次に、昇圧用クロックが立ち上がると、ＲＳラッチ２８の出力が、Ｈレベル信号にセットされ、昇圧ＰＷＭ信号が立ち上がる（時刻ｔ２）。ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号がＨレベルである期間のみ立ち下がり動作を行う。つまり、ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号がＨレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。この時、ＳＬＯＰＥ回路２２において電圧が立ち下がる傾きは、ＳＬＯＰＥ回路２１において電圧が立ち下がる傾きに対して緩やかになるように設定する。ＳＬＯＰＥ回路２２から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２２から出力される電圧とオフセット回路２６から出力される電圧との電位が逆転する。これにより、比較器２５の出力がＨレベル信号となり、ＲＳラッチ２８がリセットされる。
【００３５】
ＲＳラッチ２８がリセットされることにより、ＲＳラッチ２８からは、Ｌレベル信号が出力され、インバータ３０及び３１を介してトランジスタ７へ出力される昇圧ＰＷＭ信号が立ち下がる（時刻ｔ３）。また、ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号が立ち下がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２２は、ＲＳラッチ２８から出力される信号がＨレベルからＬレベルに変化することを検出することにより、昇圧ＰＷＭ信号が立ち下がるタイミングを得ることができる。
【００３６】
また、図３に示したように、降圧用クロックと昇圧用クロックのタイミングをずらす、つまり位相をずらすことにより、降圧ＰＷＭ信号の立ち下がりタイミングと、昇圧ＰＷＭ信号の立ち上がりタイミングをずらすことができる。また、降圧ＰＷＭ信号がＬレベル信号である期間内に、昇圧ＰＷＭ信号をＬレベルからＨレベル信号へ立ちあげた後にＨレベル信号からＬレベル信号へ立ち下げる。さらに、昇圧ＰＷＭ信号がＬレベル信号である期間内に、降圧ＰＷＭ信号をＬレベル信号からＨレベル信号へ立ちあげた後にＨレベル信号からＬレベル信号へ立ち下げる。オフセット回路２６におけるオフセット電圧及び、ＳＬＯＰＥ回路２１及び２２において電圧を立ち下げる際の傾きは、上述したＰＷＭ信号の動作をするように設定される。
【００３７】
以上の動作により、時刻ｔ１と時刻ｔ２との間は、トランジスタ２がオン状態となり、トランジスタ７がオフ状態となっている。これより、チョークコイル３に電流が発生し、エネルギーが蓄積される。フライホールダイオード６へは、入力電圧Ｖｉとチョークコイル３に蓄積されたエネルギーによる電圧とを加えた電圧が印加される。また、フライホールダイオード６は、順バイアス状態となり、コンデンサー８へ放電が行われる。また、時刻ｔ２と時刻ｔ３との間は、トランジスタ２がオン状態となり、トランジスタ７もオン状態となっていることから、トランジスタ７及び抵抗器４を介して、チョークコイル３の一端がアース電位に設定される。そのため、入力電圧Ｖｉは、全てチョークコイル３に印加され、チョークコイル３に流れる電流が増加する。よって、チョークコイル３へ蓄積するエネルギーがさらに増加する。この状態で、時刻ｔ３と時刻ｔ４との間に、トランジスタ７がオフ状態となると、チョークコイル３に接続されているフライホールダイオード６は、入力側端子に入力電圧Ｖｉとチョークコイル３に蓄積されたエネルギーによる電圧とを加えた電圧が印加される。また、フライホールダイオード６は、順バイアス状態となり、コンデンサー８への放電が行われる。上記の動作は、入力電圧Ｖｉを昇圧させる昇圧動作となる。
【００３８】
時刻ｔ４と時刻ｔ５との間は、トランジスタ２がオフ状態となることから、チョークコイル３に対する入力電圧Ｖｉの印加がなくなる。また、トランジスタ７もオフ状態となる。これより、フライホールダイオード６の入力側端子にはチョークコイル３に蓄積されたエネルギーによる電圧のみ印加され、コンデンサー８への放電が行われる。そのため、時刻ｔ３と時刻ｔ４との間と比較して、入力電圧Ｖｉが取り除かれている分、降圧動作を行うこととなる。時刻ｔ５以降は、上記動作を繰り返す。
【００３９】
続いて、入力電圧Ｖｉが、目標出力電圧Ｖｇよりも十分に大きい場合の動作について説明する。入力電圧Ｖｉが十分に大きい場合、電流検出回路２４からも十分に大きい電圧が出力される。そのため、電流検出回路２４に対して、オフセット回路２６から入力される電圧を、ＳＬＯＰＥ回路２２から出力される電圧よりも常に大きくすることにより、ＲＳラッチ２８は常にリセットされている状態となる。これにより、入力電圧Ｖｉが、目標出力電圧Ｖｇよりも十分に大きい場合、降圧動作のみを行うことができる。
【００４０】
また、入力電圧Ｖｉが、目標出力電圧Ｖｇよりも十分に小さい場合の動作について説明する。入力電圧Ｖｉが十分に小さい場合、電流検出回路２４から出力されるは、非常に小さい電圧となる。そのため、比較器２３において、ＳＬＯＰＥ回路２１から出力される電圧と電流検出回路２４から出力される電圧の電位が交差しなくなる。そのため、降圧ＰＷＭ信号は常にＬレベル信号となり、昇圧動作のみを行うことができる。
【００４１】
以上説明したように、本発明の実施の形態１にかかる昇降圧回路は、トランジスタ２及び７に出力される降圧ＰＷＭ信号と昇圧ＰＷＭ信号とは重なることがなく、すなわち、降圧ＰＷＭ信号の立ち下がりタイミングと昇圧ＰＷＭ信号の立ち上がりタイミングは重ならず、かつ、降圧ＰＷＭ信号の立ち上がりタイミングと昇圧ＰＷＭ信号の立ち下がりタイミングも重なることはない。そのため、入力電圧Ｖｉが、目標出力電圧Ｖｇ近傍において、時分割により昇圧動作と降圧動作とが繰り返される。これにより、常に出力電圧Ｖｏを検知した負帰還制御が可能となり、入力電圧Ｖｉが、目標出力電圧Ｖｇ近傍となった場合における出力電圧の変動を低減することができる。
【００４２】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、ＳＬＯＰＥ回路２１及び２２は、誤差増幅器２０から出力される電圧を、一定の傾きをもって減少させる以外の方法により電圧を減少させてもよい。具体的には、時間とともに傾きが変化するような曲線により電圧を減少させてもよい。
【符号の説明】
【００４３】
１  入力端子
２  トランジスタ
３  チョークコイル
４  抵抗器
５  フライホールダイオード
６  フライホールダイオード
７  トランジスタ
８  コンデンサー
９  抵抗器
１０  抵抗器
１１  出力端子
１２  スイッチ制御部
１３  クロック生成回路
１５  出力電圧生成回路
２０  誤差増幅器
２１  ＳＬＯＰＥ回路
２２  ＳＬＯＰＥ回路
２３  比較器
２４  電流検出回路
２５  比較器
２６  オフセット回路
２７  ＲＳラッチ
２８  ＲＳラッチ
２９〜３１  インバータ
【図１】
2011097732.tif 000003
【図２】
2011097732.tif 000004
【図３】
2011097732.tif 000005
【図４】
2011097732.tif 000006