(57)【要約】【課題】液晶表示装置及びその製造方法を提供する。【解決手段】液晶表示装置は、各々透過領域と反射領域とを含む複数の画素を含む第１基板と、第１基板に対向する第２基板と、第１基板と第２基板との間に形成された液晶層と、を含む。画素の各々は、第１薄膜トランジスタと、第２薄膜トランジスタと、第１画素電圧が充電される透過画素電極と、第２画素電圧が充電される反射画素電極と、第１画素電圧及び第２画素電圧を調節する電圧調節部と、を含む。透過画素電極及び反射画素電極の電圧を調節することによって、単一セルギャップの実現が可能であり、これによって、表示品質が向上する。【選択図】図１
2011013677.tif 000002
【特許請求の範囲】
【請求項１】
各々透過領域と反射領域とを含む複数の画素を含む第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に形成された液晶層と、
を含み、
前記画素の各々は
第１ゲート信号に応答してデータ信号を出力する第１薄膜トランジスタ及び第２薄膜トランジスタと、
前記透過領域に形成され、前記第１薄膜トランジスタに接続され、前記データ信号が入力され、第１画素電圧が充電される透過画素電極と、
前記反射領域に形成され、前記第２薄膜トランジスタに接続され、前記データ信号が入力され、第２画素電圧が充電される反射画素電極と、
前記第１ゲート信号の後に生成された第２ゲート信号によって前記第１画素電圧及び第２画素電圧を調節する電圧調節部と、を含むことを特徴とする液晶表示装置。
【請求項２】
前記透過領域のセルギャップは、前記反射領域のセルギャップ以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素の各々は、
前記第１ゲート信号を受信する第１ゲートラインと、
前記第２ゲート信号を受信する第２ゲートラインと、
前記データ信号を受信するデータラインと、をさらに含むことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記電圧調節部は、
ソース電極が前記第２薄膜トランジスタのドレイン電極と接続され、前記第２ゲート信号に応答して電圧調節信号を出力する第３薄膜トランジスタと、
前記第３薄膜トランジスタのドレイン電極と接続され、前記電圧調節信号が入力されて充電される電荷分配電極と、
前記電荷分配電極とオーバーラップし、前記第１画素電圧及び第２画素電圧を調節する第１キャパシタを形成するストレージラインと、を含むことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画素の各々は、
前記第１ゲート信号を受信するゲートラインと、
前記データ信号を受信するデータラインと、を含み、
前記電圧調節部は、隣接する次の画素のゲートラインを通じて前記第２ゲート信号を受信することを特徴とする請求項２に記載の液晶表示装置。
【請求項６】
前記電圧調節部は、
ソース電極が前記反射画素電極と接続され、前記第２ゲート信号に応答して電圧調節信号を出力する第３薄膜トランジスタと、
前記第３薄膜トランジスタのドレイン電極と接続され、前記電圧調節信号が入力されて充電される電荷分配電極と、
前記電荷分配電極とオーバーラップし、前記第１画素電圧及び前記第２画素電圧を調節する第１キャパシタを形成するストレージラインと、を含むことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第２基板は、前記各画素の色を示すカラーフィルタ層と、
前記カラーフィルタ層の一領域の厚さが他の領域の厚さより薄くなるように、前記カラーフィルタ層の一領域に形成された透明有機膜と、を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記第２基板は、前記各画素の色を示すカラーフィルタ層を含み、
前記カラーフィルタ層は、前記反射領域に対応する領域に形成された１つ以上の貫通ホールを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記貫通ホールが形成された領域のセルギャップは、前記貫通ホールが形成されていない残りの領域のセルギャップより大きいことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記第２基板は、前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を含み、前記透過画素電極、前記反射画素電極、及び前記共通電極のうち少なくともいずれか１つに形成されて、前記液晶層を複数個のドメインに分ける１つ以上の分割パターンを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】
前記反射画素電極は、凹凸部を有することを特徴とする請求項９に記載の液晶表示装置。
【請求項１２】
前記凹凸部は、前記第１基板の一面に対して平行なベース面と前記ベース面から突出して配置された複数の凸部を含むことを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
各前記凸部は、第１方向に第１ピッチを有し、前記第１方向と異なる方向である第２方向に第２ピッチを有し、前記第１ピッチと前記第２ピッチとは異なることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記凸部は、前記ベース面に対して１０°以上の接触角を有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記凸部の最高点から前記凸部の一側と前記ベース面とが接する部分までの距離は、前記凸部の最高点から前記凸部の他側と前記ベース面とが接する部分までの距離と異なることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１６】
前記ドメインの面積は、互いに異なることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１７】
前記第１基板及び前記第２基板の外部面に各々形成された第１偏光板及び第２偏光板と、
前記第１基板と前記第１偏光板との間及び前記第２基板と前記第２偏光板との間のうちの少なくともいずれか１つに形成された位相遅延フィルムと、をさらに含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項１８】
前記第１偏光板、前記第２偏光板、及び前記位相遅延フィルムのうちの少なくともいずれか１つは、その表面に形成された防眩部を含むことを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
各々透過領域と反射領域とを含む複数の画素を含む第１基板を準備し、
前記第１基板に対向する第２基板を準備し、
前記第１基板と前記第２基板との間に液晶層を形成すること、
を含み、
前記第１基板を準備することは、
第１絶縁基板上に第１乃至第３薄膜トランジスタを形成し、
前記透過領域に前記第１薄膜トランジスタに接続された透過画素電極を形成し、
前記反射領域に前記第２薄膜トランジスタに接続された反射画素電極を形成しと、
前記透過画素電極の一部領域とオーバーラップする電圧調節部を形成すること、を含むことを特徴とする液晶表示装置の製造方法。
【請求項２０】
前記透過領域のセルギャップは、前記反射領域のセルギャップ以上に形成されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２１】
前記第１乃至第３薄膜トランジスタを形成することは、
前記第１基板上に第１ゲートラインと第２ゲートラインとを形成し、
ゲート絶縁膜を挟んで前記第１及び第２ゲートラインと交差するデータラインを前記第１基板上に形成し、
前記第１ゲートラインと前記データラインとに接続された第１薄膜トランジスタ及び第２薄膜トランジスタ、及び前記第２薄膜トランジスタのドレイン電極と前記第２ゲートラインとに接続された第３薄膜トランジスタを形成すること、を含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２２】
前記電圧調節部を形成することは、
前記第１及び第２ゲートラインと離隔して絶縁されたストレージラインを形成し、
前記第３薄膜トランジスタに接続され、前記ゲート絶縁膜を挟んで前記ストレージラインとオーバーラップする電荷分配電極を形成すること、を含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
【請求項２３】
前記電荷分配電極は、保護層を挟んで前記透過画素電極にオーバーラップすることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２４】
前記第２基板を準備することは、
第２絶縁基板上に前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を形成し、
前記共通電極に１つ以上の分割パターンを形成すること、を含み、
前記第１基板を準備することは、
前記透過画素電極と前記反射画素電極とのうちの少なくともいずれか１つに１つ以上の分割パターンを形成すること、をさらに含むことを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２５】
前記第１乃至第３薄膜トランジスタを形成することは、
前記第１基板上に第１ゲートラインと第２ゲートラインとを形成し、
ゲート絶縁膜を挟んで前記第１及び第２ゲートラインと交差するデータラインを前記第１基板上に形成し、
前記第１ゲートラインと前記データラインとに接続された第１薄膜トランジスタ及び第２薄膜トランジスタ、及び前記透過画素電極と前記第２ゲートラインとに接続された第３薄膜トランジスタを形成すること、を含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２６】
前記電圧調節部を形成することは、
前記第１及び第２ゲートラインと離隔して絶縁されたストレージラインを形成し、
前記第３薄膜トランジスタに接続され、前記ゲート絶縁膜を挟んで前記ストレージラインとオーバーラップする電荷分配電極を形成すること、を含むことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２７】
前記電荷分配電極は、保護層を挟んで前記透過画素電極にオーバーラップすることを特徴とする請求項２６に記載の液晶表示装置の製造方法。
【請求項２８】
前記第２基板を準備することは、
第２絶縁基板上に前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を形成し、
前記共通電極に１つ以上の分割パターンを形成すること、を含み、
前記第１基板を準備することは、
前記透過画素電極と前記反射画素電極とのうちの少なくともいずれか１つに１つ以上の分割パターンを形成すること、をさらに含むことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２９】
各々透過領域と反射領域とを含む複数の画素を含む第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に形成された液晶層と、
を含み、
前記画素の各々は、
ゲート信号に応答して第１データ信号を出力する第１薄膜トランジスタと、前記ゲート信号に応答して第２データ信号を出力する第２薄膜トランジスタと、
前記透過領域に形成され、前記第１薄膜トランジスタに接続され、前記第１データ信号が入力され、第１画素電圧が充電される透過画素電極と、
前記反射領域に形成され、前記第２薄膜トランジスタに接続され、前記第２データ信号が入力され、第２画素電圧が充電される反射画素電極と、を含み、
前記第２基板は、
前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を含み、
前記透過画素電極、前記反射画素電極、及び前記共通電極のうちの少なくともいずれか１つに形成され、前記液晶層を複数個のドメインに分ける１つ以上の分割パターンを有することを特徴とする液晶表示装置。
【請求項３０】
前記透過領域のセルギャップは、前記反射領域のセルギャップ以上であることを特徴とする請求項２９に記載の液晶表示装置。
【請求項３１】
前記ゲート信号に応答して第１補助データ信号を出力する第１補助薄膜トランジスタと、
前記第１補助薄膜トランジスタと接続された電圧調節部と、をさらに含み、
前記透過画素電極は、前記第１薄膜トランジスタのドレイン電極に接続され、第１透過画素電圧が充電される第１透過画素電極と、
前記第１透過画素電極に離隔して形成され、前記第１補助薄膜トランジスタに接続され、第２透過画素電圧が充電される第２透過画素電極と、を含み、
前記電圧調節部は、前記ゲート信号の後に生成された隣接する次の画素に対するゲート信号によって前記第１透過画素電圧及び前記第２透過画素電圧を調節することを特徴とする請求項３０に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に係り、さらに詳細には、単一セルギャップ（Ｓｉｎｇｌｅ  Ｃｅｌｌ  ｇａｐ）を有する半透過型液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、透明な２つの基板の間に液晶層が形成された表示装置であり、液晶層を駆動し、画素毎に光透過率を調節して所望する画像を表示する。
液晶表示装置は、一般的にバックライトを光源として利用して画像を表示する透過型液晶表示装置と、バックライトを使用せず、自然光を光源として利用して画像を表示する反射型液晶表示装置とに区分される。
【０００３】
しかし、透過型液晶表示装置は、バックライトを使用するので、消費電力が高く、反射型液晶表示装置は、周辺光がない場合には画像の表示が不可能である。
【０００４】
したがって、液晶表示装置内に反射領域と透過領域とを有する半透過型液晶表示装置が提案された。半透過型液晶表示装置は、周辺環境によって反射型及び透過型の兼用が可能であるので、相対的に消費電力が低く、かつ暗い周辺環境でも使用可能である。
【０００５】
しかし、半透過型液晶表示装置が単一セルギャップ構造を有する場合、反射領域と透過領域とにおける光経路の差による位相遅延差によって、２領域での階調差が発生し、表示品質が低下する。また、半透過型液晶表示装置において、透過領域のセルギャップが反射領域のセルギャップより２倍程度大きいデュアルセルギャップ構造を有する場合、２領域での段差によって液晶の方向づけの制御が難しいだけでなく、製造工程上の段差によるパターニング不良が発生する。その結果、表示品質及び生産性が低下する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１７１９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、単一セルギャップ構造を有し、かつ表示品質が向上した半透過型液晶表示装置を提供することにある。
【０００８】
本発明の他の目的は、上述の半透過型液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の目的を解決するための液晶表示装置は、各々透過領域と反射領域とを含む複数の画素を含む第１基板と、第１基板に対向する第２基板と、第１基板と第２基板との間に形成された液晶層とを含む。画素の各々は、第１及び第２薄膜トランジスタと、透過画素電極と、反射画素電極と、電圧調節部とを含む。第１及び第２薄膜トランジスタは、第１ゲート信号に応答してデータ信号を出力する。透過画素電極は、透過領域に形成され、第１薄膜トランジスタに接続され、データ信号が入力され、第１画素電圧が充電される。反射画素電極は、反射領域に形成され、第２薄膜トランジスタに接続され、データ信号が入力され、第２画素電圧が充電される。電圧調節部は、第１ゲート信号の後に生成された第２ゲート信号によって第１及び第２画素電圧を調節する。ここで、透過領域のセルギャップは、反射領域のセルギャップ以上である。
【００１０】
本発明の一実施形態において、画素の各々は、第１ゲート信号を受信する第１ゲートラインと、第２ゲート信号を受信する第２ゲートラインと、データ信号を受信するデータラインとをさらに含む。
【００１１】
電圧調節部は、第３薄膜トランジスタと、電荷分配電極と、ストレージラインとを含む。第３薄膜トランジスタは、ソース電極が第２薄膜トランジスタのドレイン電極と接続され、第２ゲート信号に応答して電圧調節信号を出力する。電荷分配電極は、第３薄膜トランジスタのドレイン電極と接続され、電圧調節信号が入力されて充電される。
【００１２】
本発明の他の実施形態において、画素の各々は、第１ゲート信号を受信するゲートラインと、データ信号を受信するデータラインとを含み、電圧調節部は隣接した次の画素のゲートラインを通じて第２ゲート信号を受信する。ここで、電圧調節部は、第３薄膜トランジスタと、電荷分配電極と、ストレージラインとを含む。第３薄膜トランジスタは、ソース電極が反射画素電極と接続され、第２ゲート信号に応答して電圧調節信号を出力する。電荷分配電極は、第３薄膜トランジスタのドレイン電極と接続され、電圧調節信号が入力されて充電される。
【００１３】
本発明の一実施形態によると、第２基板は、各画素の色を示すカラーフィルタ層と、カラーフィルタ層の一領域に形成された透明有機膜とを含み、カラーフィルタ層の前記一領域の厚さが他の領域の厚さより薄くなるようにする。
【００１４】
本発明のまた他の実施形態によると、透明有機膜に代わり、カラーフィルタ層の反射領域に対応する領域に１つ以上の貫通ホールが形成されてもよい。貫通ホールが形成された領域のセルギャップは、他の領域のセルギャップより大きく形成されてもよい。
【００１５】
本発明のまた他の実施形態によると、第２基板は、透過画素電極及び反射画素電極とともに電界を形成する共通電極を含み、透過画素電極、反射画素電極及び共通電極のうちの少なくともいずれか１つに、液晶層を複数個のドメインに分ける１つ以上の分割パターンを有する。ここで、反射画素電極は凹凸部を有する。ドメインの面積は、互いに異なってもよい。
【００１６】
本発明のまた他の実施形態によると、第１基板及び第２基板の外部面に各々形成された第１乃至第２偏光板、及び第１基板と第１偏光板との間及び第２基板と第２偏光板との間のうちの少なくともいずれか１つに形成された位相遅延フィルムをさらに含んでもよい。第１偏光板、第２偏光板、及び位相遅延フィルムのうちの少なくともいずれか１つには、その表面に防眩（ａｎｔｉ−ｇｌａｒｅ）部が形成される。防眩部は、非伝導性または伝導性微細粒子が不規則的に散布されて光散乱度を向上させる。
【００１７】
上述の液晶表示装置を製造する方法は、各々透過領域と反射領域とを含む複数の画素を含む第１基板を準備し、第１基板に対向する第２基板を準備し、第１基板と第２基板との間に液晶層を形成することを含む。
【００１８】
第１基板を準備することは、第１絶縁基板上に第１乃至第３薄膜トランジスタを形成し、透過領域に第１薄膜トランジスタに接続された透過画素電極を形成し、反射領域に第２薄膜トランジスタに接続された反射画素電極を形成し、透過画素電極の一部領域とオーバーラップする電圧調節部を形成することを含む。この際、透過領域のセルギャップは、反射領域のセルギャップと同一、または反射領域のセルギャップより大きく形成する。
【００１９】
第１乃至第３薄膜トランジスタを形成することは、第１基板上に第１ゲートラインと第２ゲートラインとを形成し、ゲート絶縁膜を挟んで第１及び第２ゲートラインと交差するデータラインを第１基板上に形成し、第１ゲートラインとデータラインとに接続された第１薄膜トランジスタ及び第２薄膜トランジスタ、及び第２薄膜トランジスタのドレイン電極と第２ゲートラインとに接続された第３薄膜トランジスタを形成することを含む。又は、第１乃至第３薄膜トランジスタを形成することは、第１基板上に第１ゲートラインと第２ゲートラインとを形成し、ゲート絶縁膜を挟んで第１及び第２ゲートラインと交差するデータラインを第１基板上に形成し、第１ゲートラインとデータラインとに接続された第１薄膜トランジスタ及び第２薄膜トランジスタ、及び透過画素電極と第２ゲートラインとに接続された第３薄膜トランジスタを形成することを含む。
【００２０】
電圧調節部を形成することは、第１及び第２ゲートラインと離隔されて絶縁されたストレージラインを形成し、第３薄膜トランジスタに接続され、ゲート絶縁膜を挟んでストレージラインとオーバーラップする電荷分配電極を形成することを含む。この際、電荷分配電極は、保護層を挟んで透過画素電極とオーバーラップする。
【００２１】
第２基板を準備することは、第２絶縁基板上に透過画素電極及び反射画素電極とともに電界を形成する共通電極を形成し、共通電極に１つ以上の分割パターンを形成することを含む。ここで、第１基板を準備することは、透過画素電極と反射画素電極とのうちの少なくともいずれか１つに１つ以上の分割パターンを形成することをさらに含んでもよい。
【００２２】
本発明のまた他の実施形態によると、画素の各々は、ゲート信号に応答して第１データ信号を出力する第１薄膜トランジスタと、ゲート信号に応答して第２データ信号を出力する第２薄膜トランジスタと、透過領域に形成され、第１薄膜トランジスタに接続されて、第１データ信号が入力され、第１画素電圧が充電される透過画素電極と、反射領域に形成され、第２薄膜トランジスタに接続されて、第２データ信号が入力され、第２画素電圧が充電される反射画素電極とを含む。第２基板は、透過画素電極及び反射画素電極とともに電界を形成する共通電極を含み、透過画素電極、反射画素電極、及び共通電極のうちの少なくともいずれか１つに形成されて、液晶層を複数個のドメインに分ける１つ以上の分割パターンを有する。ここで、透過領域のセルギャップは、反射領域のセルギャップ以上である。
【００２３】
また、本発明の他の実施形態において、ゲート信号に応答して第１補助データ信号を出力する第１補助薄膜トランジスタと、第１補助薄膜トランジスタと接続された電圧調節部とをさらに含んでもよい。この場合、透過画素電極は、第１薄膜トランジスタのドレイン電極に接続され、第１透過画素電圧が充電される第１透過画素電極と、第１透過画素電極に離隔されて形成され、第１補助薄膜トランジスタに接続されて、第２透過画素電圧が充電される第２透過画素電極とを含み、電圧調節部は、ゲート信号の後に生成された隣接する次の画素に対するゲート信号によって第１透過画素電圧及び第２透過画素電圧を調節する。
【発明の効果】
【００２４】
本発明は、反射領域と透過領域とに対応する液晶層が実質的に互いに異なる電圧で駆動され、反射領域と透過領域とでの位相遅延値を一致させることができる。したがって、階調の不一致及び電気光学的特性の低下を効果的に抑制することができ、その結果、液晶表示装置の表示品質が向上する。
また、全体的に単一セルギャップを有するので、デュアルセルギャップのための別途のパターニング工程を必要とせず、製造工程が単純になり、製造工程中の不良が減少する。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係る液晶表示装置の一部を示した平面図である。
【図２】図１の液晶表示装置をＡ−Ａ’線に沿って切断した断面図である。
【図３】図１の液晶表示装置に具備された画素の等価回路図である。
【図４】図３に示した第ｎゲートラインにゲート信号が印加されるときのｎ番目の画素の等価回路図を示す。
【図５】第１実施形態において、単一セルギャップを実現するために、印加電圧による透過量と反射量とを調節する原理を図式的に示したグラフである。
【図６】本発明の第２実施形態に係る液晶表示装置の一部を示した断面図である。
【図７Ａ】本発明の第３実施形態に係る液晶表示装置の一部を示した断面図である。
【図７Ｂ】本発明の第４実施形態に係る液晶表示装置の一部を示した断面図である。
【図７Ｃ】本発明の第５実施形態に係る液晶表示装置の一部を示した断面図である。
【図７Ｄ】本発明の第６実施形態に係る液晶表示装置の一部を示した断面図である。
【図７Ｅ】本発明の第７実施形態に係る液晶表示装置の一部を示した断面図である。
【図８Ａ】本発明の一実施形態による凹凸部を示した平面図である。
【図８Ｂ】図８ＡのＢ-Ｂ'線に沿って切断した断面図である。
【図８Ｃ】図８ＡのＣ-Ｃ'線に沿って切断した断面図である。
【図９Ａ】凸部のピッチを異なるように形成した場合における、太陽高度に応じた反射輝度を示したグラフである。
【図９Ｂ】外部光源が太陽である場合において、太陽の高度に応じた反射輝度を示したグラフである。
【図１０】本発明のまた他の実施形態による凸部を示した断面図である。
【図１１】凸部のピッチを異なるように形成した場合における、太陽高度に応じた反射輝度を示したグラフである。
【図１２】本発明の第８実施形態に係る液晶表示装置の一部を示した平面図である。
【図１３】図１２の液晶表示装置に具備された画素の等価回路図である。
【図１４】本発明の第９実施形態に係る液晶表示装置の一部を示した平面図である。
【図１５】本発明の第１０実施形態に係る液晶表示装置の一部を示した平面図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態に係る表示装置を説明する。本明細書の実施形態において、参照の図面は図示した形態に限定するように意図されるものではなく、請求項によって定義された本発明の原理及び範囲内にあるすべての変形、等価物、及び代案を含むように意図される。また、図面では多層及び領域を明確に表現するために、一部構成要素のスケールを誇張、または縮小して表現した。明細書の全体にかけて、類似の参照符号は類似の構成要素を指称する。
【００２７】
図１は、本発明の第１実施形態に係る液晶表示装置の一部を示した平面図である。図２は、図１に表示されたＡ−Ａ'線に沿って切断した液晶表示装置の断面図である。
【００２８】
図１及び図２を参照すると、液晶表示装置は、第１基板１００と、第１基板１００に対向する第２基板２００と、２つの基板１００、２００の間に形成された液晶層３００とを含む。
【００２９】
第１基板１００は、各々反射領域ＲＡと透過領域ＴＡとを有する複数の画素が形成された第１絶縁基板１０１を含む。第１絶縁基板１０１上にはＮ個のゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬＮと、前記Ｎ個のゲートラインの各々に平行に形成されたＮ個の補助ゲートラインＧＬ１'、．．．、ＧＬｎ'、ＧＬｎ＋１'、．．．、ＧＬＮ'と、Ｍ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬＭとが具備され、画素の各々は、ゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、、、、ＧＬＮのうちのいずれか１つ、補助ゲートラインＧＬ１'、．．．、ＧＬｎ'、ＧＬｎ＋１'、．．．、ＧＬＮ'のうちのいずれか１つ、及びデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬＭのうちのいずれか１つを含む。図１及び以下の図面では説明の便宜のために、１つのｎ番目のゲートライン（第ｎゲートライン、ＧＬｎ）、ｎ番目の補助ゲートライン（第ｎ補助ゲートライン、ＧＬｎ'）、及びｍ番目のデータライン（第ｍデータライン、ＤＬｍ）を有する画素と、ｍ＋１番目のデータラインＤＬｍ＋１とを共に示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
【００３０】
第１基板１００において、画素には第ｎゲートラインＧＬｎ、第ｎ補助ゲートラインＧＬｎ'、ゲート電極、及びストレージラインＣＳＴが第１絶縁基板１０１上に具備される。
【００３１】
第１絶縁基板１０１は、ガラスのような透明な物質からなる。第ｎゲートラインＧＬｎは、第１絶縁基板１０１上に一方向に延長されて形成される。第ｎ補助ゲートラインＧＬｎ'は、第ｎゲートラインＧＬｎと離隔されて、第ｎゲートラインＧＬｎに平行に形成される。ゲート電極は、第ｎゲートラインＧＬｎから分枝されて延長されてもよいが、本実施形態では第ｎゲートラインＧＬｎの一部領域上に形成される。ストレージラインＣＳＴは、第ｎゲートラインＧＬｎ及び第ｎ補助ゲートラインＧＬｎ'と離隔され、第ｎゲートラインＧＬｎ及び第ｎ補助ゲートラインＧＬｎ'と実質的に平行に形成される。図１には示さないが、ストレージラインＣＳＴの一部は、対応する画素のデータラインとオーバーラップするように、一方向と異なる方向に延長されてもよい。ストレージラインＣＳＴは、透過領域ＴＡと反射領域ＲＡとに各々形成されてもよい。
【００３２】
第ｎゲートラインＧＬｎなどが形成された第１絶縁基板１０１上には、第ｍデータラインＤＬｍと、第１ソース電極ＳＥ１と、第１ドレイン電極ＤＥ１と、第２ソース電極ＳＥ２と、第２ドレイン電極ＤＥ２と、第３ソース電極ＳＥ３と、第３ドレイン電極ＤＥ３と、電荷分配電極ＣＤＥとが具備される。
【００３３】
第ｍデータラインＤＬｍは、絶縁層１１０を挟んで第ｎゲートラインＧＬｎと交差して、前記一方向とは異なる方向に延長されて形成される。第１ソース電極ＳＥ１及び第２ソース電極ＳＥ２は、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように、第ｍデータラインＤＬｍから分枝されて形成される。第１ドレイン電極ＤＥ１と第２ドレイン電極ＤＥ２とは、各々、第１ソース電極ＳＥ１と前記第２ソース電極ＳＥ２と離隔されて、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように形成される。第３ソース電極ＳＥ３は、一部領域が第ｎ補助ゲートラインＧＬｎ'とオーバーラップするように、第２ドレイン電極ＤＥ２から分枝されて形成される。第３ドレイン電極ＤＥ３は、第３ソース電極ＳＥ３と離隔されて、一部領域が第ｎ補助ゲートラインＧＬｎ'とオーバーラップするように形成される。電荷分配電極ＣＤＥは、透過領域ＴＡのストレージラインＣＳＴとオーバーラップして形成される。
【００３４】
第１乃至第３ソース電極ＳＥ１、ＳＥ２、ＳＥ３及びドレイン電極ＤＥ１、ＤＥ２、ＤＥ３上には、保護層１２０を挟んで透過画素電極ＴＥと反射画素電極ＲＥとが具備される。透過画素電極ＴＥは、透過領域ＴＡに透明導電物質で形成され、保護層１２０に形成されたコンタクトホールを通じて第１ドレイン電極ＤＥ１に接続される。反射画素電極ＲＥは、反射領域ＲＡに不透明導電物質を含んで形成され、保護層１２０に形成されたコンタクトホールを通じて第２ドレイン電極ＤＥ２に接続される。反射画素電極ＲＥは、不透明導電物質層のみで形成されてもよい。また、図示しないが、反射画素電極ＲＥは、透過画素電極ＴＥを形成する透明導電物質層の上や下に不透明導電物質層を形成した後、パターニングする方式で複層構造で形成することもできる。反射画素電極ＲＥは、高い反射効率を有するように、その表面に凹凸部が形成される。凹凸部は、反射画素電極ＲＥ自体に形成されてもよく、または反射画素電極ＲＥ下部の保護層１２０をパターニングして形成されてもよい。凹凸部において、凹凸部の１つの凹凸パターンの幅をピッチとするとき、ピッチは約４μｍ乃至５μｍで形成されてもよく、一番凹んだ中心部から一番膨らんでいる中心部までの高さは約０．５μｍ乃至２．５μｍで形成されてもよい。
【００３５】
上述のような構造において、第ｎゲートラインＧＬｎの一部領域、第１ソース電極ＳＥ１、及び第１ドレイン電極ＤＥ１は第１薄膜トランジスタＴ１を構成し、第ｎゲートラインＧＬｎの一部領域、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２は第２薄膜トランジスタＴ２を構成し、第ｎ補助ゲートラインＧＬｎ'の一部領域、第３ソース電極ＳＥ３、及び第３ドレイン電極ＤＥ３は第３薄膜トランジスタＴ３を構成する。第３薄膜トランジスタＴ３は、第３薄膜トランジスタＴ３の第３ドレイン電極ＤＥ３に接続された電荷分配電極ＣＤＥ及びストレージラインＣＳＴと共に電圧調節部を構成する。
【００３６】
第２基板２００は、第２絶縁基板２０１を含み、第２絶縁基板２０１上には透明有機膜２２０、遮光層２１１、カラーフィルタ層２１０、及び共通電極ＣＥが具備される。
【００３７】
透明有機膜２２０は、第２絶縁基板２０１上の一領域に所定の厚さを有するように形成される。遮光層２１１は不必要な光が出射されることを防止するためのもので、光を吸収する不透明の物質で形成される。カラーフィルタ層２１０は、透明有機膜２２０が形成された一領域と透明有機膜２２０が形成されない残りの領域とを覆うように形成される。透明有機膜２２０及びカラーフィルタ層２１０については後述する。
【００３８】
共通電極ＣＥは、カラーフィルタ層２１０上に絶縁層２１３を挟んで形成され、透過画素電極ＴＥ及び反射画素電極ＲＥと共に電界を形成することによって、液晶層３００を駆動する。
【００３９】
第１絶縁基板１０１及び第２絶縁基板２０１の外部面には、偏光軸が互いに直交した第１偏光板１５３及び第２偏光板２５３が各々具備される。第１絶縁基板１０１と第１偏光板１５３との間及び第２絶縁基板２０１と第２偏光板２５３との間のうちの少なくともいずれか１ヶ所には、位相遅延フィルムがさらに含まれてもよい。図２では、第１及び第２絶縁基板１０１、２０１の外部面の両方に位相遅延フィルム１５１、２５１が具備されていることを示す。位相遅延フィルム１５１、２５１は、必要に応じて省略されてもよい。これは、透過領域ＴＡと反射領域ＲＡとに印加される電圧が互いに異なる値で駆動されることによって、位相遅延値に該当する部分を補償することができるためである。
【００４０】
第１偏光板１５３の両面、第２偏光板２５３の両面及び位相遅延フィルム１５１、２５１の両面のうちの少なくともいずれか１面には、虹色の染み（ｒａｉｎｂｏｗ  ｄｅｆｅｃｔ）のような不良を減少させるための防眩部が形成されてもよい。虹色の染みは、反射画素電極ＲＥに凹凸部が形成された場合に、よく発生する不良であり、凹凸部によって反射した光が相互干渉を起こして発生する。
【００４１】
防眩部には、反射した光の相互干渉を減少させるために、シリカのような非導電性微細粒子、または金のような導電性微細粒子が不規則的に散布される。非導電性微細粒子または導電性微細粒子の直径は、約４０μｍ以下の値を有してもよい。ここで、防眩部は、ヘイズ（ｈａｚｅ）値が５％乃至７０％になるように形成されてもよい。ヘイズ値は、透過光に対する散乱光の百分率として定義される。
【００４２】
本実施形態において、透過領域ＴＡと反射領域ＲＡとにおいて、第１基板１００と第２基板２００との間の距離は実質的に同一の距離である。すなわち、透過領域ＴＡと反射領域ＲＡとは、単一セルギャップを有する。図２に示すように、反射画素電極ＲＥに凹凸部が形成された場合、凹凸部を形成するためにパターニング過程を施せば、実質的に反射画素電極ＲＥが形成された反射領域ＲＡのセルギャップｄＲが、透過画素電極ＴＥが形成された透過領域ＴＡのセルギャップｄＴより大きく形成されてもよい。ただ、この場合にも、セルギャップの差は、従来のデュアルセルギャップ技術と比べて非常に小さくて、実質的には単一セルギャップを有しているといえる。
【００４３】
図３は、図１の液晶表示装置に具備された画素の等価回路図であり、図４は図３に示した第ｎゲートラインＧＬｎにゲート信号が印加されるときの、ｎ番目の画素の等価回路図を示す。図１乃至図４を参照して液晶表示装置の駆動方法を説明すれば、次の通りである。
【００４４】
第１及び第２薄膜トランジスタＴ１、Ｔ２を有する画素には、第１乃至第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃ、第１及び第２ストレージキャパシタＴ−Ｃｓｔ、Ｒ−Ｃｓｔが形成される。
【００４５】
具体的に、第１薄膜トランジスタＴ１は、第ｎゲートラインＧＬｎに接続された第１ゲート電極、第ｍデータラインＤｍに接続された第１ソース電極ＳＥ１、及び第１液晶キャパシタＴ−Ｃｌｃに接続された第１ドレイン電極ＤＥ１を含む。第１液晶キャパシタＴ−Ｃｌｃは、第１ドレイン電極ＤＥ１に接続された透過画素電極ＴＥ、透過画素電極ＴＥと向き合って、共通電圧ＶＣｏｍが印加される共通電極ＣＥ、及び透過画素電極ＴＥと共通電極ＣＥとの間に介在された液晶層３００によって定義される。第１ストレージキャパシタＴ−Ｃｓｔは、透過画素電極ＴＥと、共通電圧ＶＣｏｍが印加されるストレージラインＣＳＴと、透過画素電極ＴＥとストレージラインＣＳＴとの間に介在された絶縁層１１０及び保護層１２０とによって定義される。
【００４６】
第２薄膜トランジスタＴ２は、第ｎゲートラインＧＬｎに接続された第２ゲート電極、第ｍデータラインＤＬｍに接続された第２ソース電極ＳＥ、及び第２液晶キャパシタＲ−Ｃｌｃに接続された第２ドレイン電極ＤＥ２を含む。第２液晶キャパシタＲ−Ｃｌｃは、第２ドレイン電極ＤＥ２に接続された反射画素電極ＲＥ、反射画素電極ＲＥと向き合って、共通電圧ＶＣｏｍが印加される共通電極ＣＥ及び反射画素電極ＲＥと共通電極ＣＥとの間に介在された液晶層３００によって定義される。第２ストレージキャパシタＲ−Ｃｓｔは、反射画素電極ＲＥと、共通電圧ＶＣｏｍが印加されるストレージラインＣＳＴと、反射画素電極ＲＥとストレージラインＣＳＴとの間に介在された絶縁層１１０及び保護層１２０とによって定義される。
【００４７】
第ｎゲートラインＧＬｎにはゲート信号が印加される。第ｍデータラインＤＬｍにはデータ信号が印加される。第ｎゲートラインＧＬｎを通じて印加されるゲート信号に応答して、第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２とがオンされると、データ信号は、第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２とを通じて透過画素電極ＴＥ及び反射画素電極ＲＥに出力される。
【００４８】
図３乃至図４を参照すると、第ｎゲートラインＧＬｎにゲート信号が印加されると、第１及び第２薄膜トランジスタＴ１、Ｔ２がオンされる。したがって、第ｍデータラインＤＬｍに印加されたデータ信号は、第１及び第２薄膜トランジスタＴ１、Ｔ２を通して第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃの透過画素電極ＴＥ及び反射画素電極ＲＥに印加される。ここで、第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃの透過画素電極ＴＥ及び反射画素電極ＲＥに印加される信号は同一であるので、第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃには同じ電圧レベルの第１画素電圧と第２画素電圧とが各々充電される。
【００４９】
画素は、第ｎ補助ゲートラインＧＬｎ'と第３薄膜トランジスタＴ３とをさらに含み、第３薄膜トランジスタＴ３は、透過画素電極ＴＥ及び反射画素電極ＲＥに各々充電された第１及び第２画素電圧の電圧レベルを調節する。
【００５０】
第３薄膜トランジスタＴ３は、第ｎ補助ゲートラインＧＬｎ’に接続された第３ゲート電極、反射画素電極ＲＥに接続された第３ソース電極ＳＥ３、及びダウンキャパシタＣｄｏｗｎとアップキャパシタＣｕｐとに接続された第３ドレイン電極ＤＥ３を具備する。
【００５１】
ダウンキャパシタＣｄｏｗｎは、ストレージラインＣＳＴと、ストレージラインＣＳＴと部分的にオーバーラップされて、第３ドレイン電極ＤＥ３に接続された電荷分配電極ＣＤＥと、電荷分配電極ＣＤＥとストレージラインＣＳＴとの間に介在された絶縁層１１０とによって定義される。アップキャパシタＣｕｐは、透過画素電極ＴＥと、透過画素電極ＴＥと部分的にオーバーラップされる電荷分配電極ＣＤＥと、電荷分配電極ＣＤＥと透過画素電極ＴＥとの間に介在された保護層１２０とによって定義される。
【００５２】
第３薄膜トランジスタＴ３は、第ｎゲートラインＧＬｎに印加されたゲート信号の後に第ｎ補助ゲートラインＧＬｎ'に印加されたゲート信号に応答してオンされて、電圧調節信号を出力する。したがって、第３薄膜トランジスタＴ３によって反射画素電極ＲＥと電荷分配電極ＣＤＥとが電気的に接続される。したがって、第１液晶キャパシタＴ−Ｃｌｃに充電された第１画素電圧の電圧レベルと第２液晶キャパシタＲ−Ｃｌｃに充電された第２画素電圧の電圧レベルとがアップキャパシタＣｕｐとダウンキャパシタＣｄｏｗｎとによって調節される。具体的に、アップキャパシタＣｕｐとダウンキャパシタＣｄｏｗｎとによって第１画素電圧はレベルアップされ、第２画素電圧はレベルダウンされる。この際、第１画素電圧のレベルアップの大きさと第２画素電圧のレベルダウンの大きさとは、アップキャパシタＣｕｐ及びダウンキャパシタＣ−ｄｏｗｎのキャパシタンス値によって変化する。
【００５３】
このように、電圧調節部を形成することによって、透過画素電極ＴＥと反射画素電極ＲＥとに互いに異なる電圧が印加することができる。
【００５４】
図５は、第１実施形態において、単一セルギャップを実現するために、印加電圧による透過量と反射量とを調節する原理を図式的に示したグラフである。ここでは、一例として、第１絶縁基板１０１と第１偏光板１５３との間及び第２絶縁基板２０１と第２偏光板２５３との間に位相遅延フィルム１５１、２５１が介在されていることを示した。位相遅延フィルム１５１、２５１の各々は、５５０ｎｍの波長λを有して、λ/４またはλ/４＋λ/２の位相遅延値Ｒｏを有する補償フィルムとして機能する。
【００５５】
図５を参照すると、第１実施形態において、反射領域及び透過領域はノーマリーブラック（Ｎoｒｍａｌｌｙ  ｂｌａｃk）モードで動作し、反射画素電極ＲＥと透過画素電極ＴＥとに印加される電圧によって、反射領域ＲＡ及び透過領域ＴＡの反射量と透過量とが互いに異なる値を有する。そのため、反射曲線Ｒと透過曲線Ｔとは一致しない。例えば、反射量が最大であるときの印加電圧値ａは、透過量が最大であるときの印加電圧値ｂよりも小さい。したがって、反射画素電極ＲＥと透過画素電極ＴＥとに同一の電圧を印加する場合には、反射領域ＲＡと透過領域ＴＥの階調を一致させることが難しい。
【００５６】
第１実施形態によると、透明画素電極ＴＥ及び反射画素電極ＲＥに印加される第１画素電圧及び第２画素電圧は電圧調節部によって調節することができるので、反射曲線Ｒと透過曲線Ｔとを一致させることができる。すなわち、電圧調節部が第２画素電圧をレベルダウンさせる場合、反射領域ＲＡに対応する液晶層２００に印加される電圧が実質的にレベルダウンされ、反射曲線Ｒが右側に移動する。その結果、反射曲線Ｒは、透過曲線Ｔとほとんど一致するか、または完全に一致する。これによって、実質的に同一の電圧を印加しても反射領域ＲＡと透過領域ＴＡとの階調を一致させることができる。一方、第２画素電圧をレベルダウンさせるだけではなく、第１画素電圧をレベルアップさせることによって、透過曲線Ｔも変化させることができることは勿論である。
【００５７】
また、図示しないが、位相遅延フィルムが使われない場合や補償フィルムの位相遅延値が第１実施形態と異なる場合においても、第１画素電圧と第２画素電圧とを調節することによって、透過領域ＴＡと反射領域ＲＡとの階調を一致させることができる。例えば、位相遅延フィルムを使わない場合には、反射領域ＲＡはノーマリーホワイト（Ｎoｒｍａｌｌｙ  ｗｈｉｔｅ）で、透過領域ＴＡはノーマリーブラックで駆動されるが、透過領域ＴＡと反射領域ＲＡとに印加される第１及び第２画素電圧を調節することによって、透過領域ＴＡと反射領域ＲＡとの階調を一致させることができる。
【００５８】
ここで、第１画素電圧と第２画素電圧とは、反射領域ＲＡと透過領域ＴＡとのセルギャップ差によって異なる値を有してもよい。一実施形態として、第１画素電圧が１Ｖであるとき、反射領域ＲＡのセルギャップが透過領域ＴＡのセルギャップより小さい場合、第２画素電圧は０．４Ｖ〜１Ｖであり、反射領域ＲＡのセルギャップが透過領域ＴＡのセルギャップと同一である場合、第２画素電圧は０．３Ｖ〜０．８Ｖであり、反射領域ＲＡのセルギャップが透過領域ＴＡのセルギャップより大きい場合、第２画素電圧は０．２Ｖ〜０．７Ｖの値を有してもよい。
【００５９】
透過領域ＴＡと反射領域ＲＡとに印加される電圧により、それぞれの領域に対応する液晶層３００に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極ＴＥと反射画素電極ＲＥとに対応する液晶層３００を通る光の位相遅延値を同一に調節することができ、これによって、単一セルギャップでも透過領域ＴＡと反射領域ＲＡとの階調を一致させることができる。一方、反射領域ＲＡを通過する光は、第２絶縁基板２０１−カラーフィルタ層２１０−絶縁層２１３−共通電極ＣＥ−液晶層３００−反射画素電極ＲＥ−液晶層３００−共通電極ＣＥ−絶縁層２１３−カラーフィルタ層２１０−第２絶縁基板２０１の順に進行するので、液晶層３００とカラーフィルタ層２１０とを二度通過する。これに比べて、透過領域を通過する光は、第１絶縁基板１０１−絶縁層１１０−保護層１２０−透過画素電極ＴＥ−液晶層３００−共通電極ＣＥ−絶縁層２１３−カラーフィルタ層２１０−第２絶縁基板２０１の順に進行し、液晶層３００とカラーフィルタ層２１０とを一度だけ通過する。したがって、他の物質に比べて相対的に光吸収率が高い液晶層３００とカラーフィルタ層２１０とを二度通過すれば、反射領域ＲＡに提供された光の一部が２つの層に吸収されて、反射領域ＲＡから出射する光量が減少する場合がある。これにより、反射領域ＲＡと透過領域ＴＡとを通過する光の光量に差が発生し、反射領域ＲＡと透過領域ＴＡとの色調が不均一となる場合がある。
【００６０】
したがって、本実施形態では、反射領域ＲＡを透過する光量を高めることによって、２領域の間の光量の差を最小化するために、反射領域ＲＡに対応するカラーフィルタ層２１０の一領域に透明有機膜２２０を形成する。
【００６１】
透明有機膜２２０は、第２絶縁基板２０１上の一領域に所定の厚さを有するように形成される。透明有機膜２２０は、光吸収率がカラーフィルタ層２１０より低い有機物質で形成される。透明有機膜２２０は、第１基板１００の反射領域ＲＡに対応する第２絶縁基板２０１上に形成される。
【００６２】
カラーフィルタ層２１０は、透明有機膜２２０が形成された一領域と透明有機膜２２０が形成されない残りの領域とを覆うように形成される。カラーフィルタ層２１０は、第２絶縁基板２０１上に形成され、光が透過する間に色を示すように赤色、青色、緑色、白色などを示す物質で形成される。ここで、透明有機膜２２０は、カラーフィルタ層２１０が形成される領域に所定の厚さを有するように形成されるので、後にカラーフィルタ層２１０が形成されれば、透明有機膜２２０が形成された一領域は、カラーフィルタ層２１０の厚さが透明有機膜２２０が形成されない残りの領域の厚さよりも薄い。カラーフィルタ層２１０が相対的に薄く形成された部分は、カラーフィルタ層２１０が相対的に厚く形成された部分より光吸収率が低い。したがって、前記一領域を通る光はその光量が前記残りの領域を通る光量より多く、これは、透過領域ＴＡを通る光量よりも反射領域ＲＡを通る光量が少ないことを償うため、反射領域ＲＡと透過領域ＴＡとの光量を均一になるように調節する。
【００６３】
第１実施形態では、反射領域ＲＡの光量を向上させるために、カラーフィルタ層２１０に透明有機膜２２０を形成したが、透明有機膜２２０の代わりに、カラーフィルタ層２１０に光の透過が容易な貫通ホール２２０'を形成してもよい。
【００６４】
図６は、本発明の第２実施形態に係る液晶表示装置の一部を示した断面図であり、貫通ホール２２０’が形成されたカラーフィルタ層２１０を示す。第２実施形態の説明では、第１実施形態と区別される部分のみを抜粋して説明し、説明が省略、または要約された部分は第１実施形態と同様である。そして、説明の便宜のために、同一の構成要素に対しては同一の図面番号を付与して説明する。
【００６５】
本実施形態では、反射領域ＲＡを透過する光の光量を高めるために、反射領域ＲＡに対応するカラーフィルタ層２１０の一領域にカラーフィルタ層２１０が形成されず、下部の第２絶縁基板２０１の一部を露出させる貫通ホール２２０'が形成される。貫通ホール２２０'は、必要に応じて複数個形成されてもよい。貫通ホール２２０'が形成された部分は、カラーフィルタ層２１０が形成ず、光がカラーフィルタ層２１０を通過することなくすぐ通過する。これによって、カラーフィルタ層２１０による光吸収量がなく、光量が増加する。貫通ホール２２０'が形成されたカラーフィルタ層２１０の一領域を除いた残りの領域には貫通ホール２２０'が形成されず、光がカラーフィルタ層２１０を通過して色を示す。したがって、色再現性を減少させず、かつ光量を増加させることができる。
【００６６】
貫通ホール２２０'が形成されるカラーフィルタ層２１０上には絶縁層２１３が形成される。貫通ホール２２０'が形成された部分にはカラーフィルタ層２１０が形成されない。このため、絶縁層２１３の上面は貫通ホール２２０'が形成された領域で凹んだ形状になる。したがって、反射領域ＲＡに対応するカラーフィルタ層２１０の一領域に貫通ホール２２０'が形成された場合には、貫通ホール２２０'が形成された部分のセルギャップが貫通ホール２２０'が形成されていない残りの領域のセルギャップより大きくなるので、反射領域ＲＡのセルギャップｄＲは、透過領域ＴＡのセルギャップｄＴと同一、またはより大きくなる。
【００６７】
図７Ａ乃至図７Ｅは、本発明に係る第３実施形態乃至第７実施形態を各々示した平面図である。図７Ａ乃至図７Ｅは、本発明の第１実施形態と異なる部分のみを示し、透過画素電極ＴＥ、反射画素電極ＲＥ及び共通電極ＣＥのみを示す。図示しない部分は第１実施形態と同様である。
【００６８】
図７Ａ乃至図７Ｅにおいて、透過画素電極ＴＥと反射画素電極ＲＥとが所定面積を有するように示しているが、本発明はこれに限定されない。例えば、透過画素電極ＴＥの面積と反射画素電極ＲＥの面積とは、多様な比で提供されてもよい。遮光層２１１部分を除いた各画素の有効開口面積において、透過画素電極ＴＥの面積と反射画素電極ＲＥの面積との比は、７:３であってもよい。望ましくは、遮光層２１１部分を除いた各画素の開口面積を画素面積の１００％と仮定する際、反射画素電極ＲＥは、約３０％以上の画素面積を有する。画素面積に対して反射画素電極ＲＥの面積が３０％未満である場合には、太陽光線が入る屋外での直光反射率が増加しても輝度が上昇が少ないためである。
【００６９】
本実施形態に係る液晶表示装置において、視野角が向上するように、透過画素電極ＴＥ、反射画素電極ＲＥ、及び共通電極ＣＥ上に液晶層３００を複数のドメインに区分する少なくとも１つ以上の分割パターンが形成される。ドメインは面積が互いに同一に区分されてもよく、互いに異なる面積で区分されてもよい。
【００７０】
分割パターンは、透過画素電極ＴＥ、反射画素電極ＲＥ、及び共通電極ＣＥのうちの少なくともいずれか１つに形成され、液晶の配向を制御するように、スリット形状（以下、スリット部）、突起形状（以下、突起部）またはホール形状（以下、ホール部）の形状で具備される。
【００７１】
図７Ａを参照すると、第３実施形態では、透過画素電極ＴＥと透過画素電極ＴＥに対応する第２基板の共通電極ＣＥとにスリット部または突起部が形成される。突起部とスリット部とは、互いに位置を置き換えて形成されてもよい。以下、スリット部と突起部とは記号Ｓ１、Ｓ２で表示する。スリット部または突起部Ｓ１、Ｓ２は、透過画素電極ＴＥ、反射画素電極ＲＥ、及び共通電極ＣＥのうちの少なくともいずれか１つをパターニングして形成される。
【００７２】
図７Ｂに示すように、第４実施形態では、透過画素電極ＴＥと、透過画素電極ＴＥ及び反射画素電極ＲＥに対応する共通電極ＣＥとにスリット部または突起部Ｓ１、Ｓ２が形成される。
【００７３】
図７Ｃに示すように、第５実施形態では、透過画素電極ＴＥと、反射画素電極ＲＥと、透過画素電極ＴＥ及び反射画素電極ＲＥに対応する共通電極ＣＥとにスリット部または突起部Ｓ１、Ｓ２が形成される。
【００７４】
図７Ｄに示すように、第６実施形態では、透過画素電極ＴＥと、透過画素電極ＴＥ及び反射画素電極ＲＥに対応する共通電極ＣＥとにスリット部または突起部Ｓ１、Ｓ２が形成される。
【００７５】
図７Ｅに示すように、第７実施形態では、透過画素電極ＴＥにスリット部または突起部Ｓ１が形成され、透過画素電極ＴＥに対応する共通電極ＣＥにホールＨが形成され、反射画素電極ＲＥに対応する共通電極ＣＥにスリット部または突起部Ｓ２が形成される。
【００７６】
図７Ａ乃至図７Ｅを参照すると、透過画素電極ＴＥと反射画素電極ＲＥとに形成される分割パターンは、スリット部Ｓ１、Ｓ２の形状で具備されてもよい。共通電極ＣＥに形成される分割パターンは、第３乃至第６実施形態のように、スリット部Ｓ１、Ｓ２の形状で具備されてもよく、または第７実施形態のようにホールＨの形状で具備されてもよい。他の実施形態として、透過画素電極ＴＥと反射画素電極ＲＥとに形成される分割パターンは、突起部Ｓ１、Ｓ２の形状で具備されてもよい。
【００７７】
第３乃至第６実施形態のように、分割パターンが透過画素電極ＴＥ、反射画素電極ＲＥ、及び共通電極ＣＥにスリット部Ｓ１、Ｓ２として具備される場合、共通電極ＣＥのスリット部Ｓ２は、透過画素電極ＴＥまたは反射画素電極ＲＥのスリット部Ｓ１の間に透過画素電極ＴＥまたは反射画素電極ＲＥのスリット部Ｓ１と平行に具備される。ここで、透過画素電極ＴＥ及び共通電極ＣＥのスリット部Ｓ１、Ｓ２の各々は、第ｎゲートラインＧＬｎと第ｍデータラインＤＬｍとに対して傾いた角度で形成され、一領域を基準として対称に形成される。第７実施形態のように、透過画素電極ＴＥにスリット部Ｓ１が形成され、共通電極ＣＥにホールＨが形成される場合には、透過画素電極ＴＥのスリット部は第ｎゲートラインＧＬｎと第ｍデータラインＤＬｍとに平行な方向に形成されて、複数のドメインを形成してもよく、この場合、ホールＨは、複数個のドメインの中心に対応する所に各々形成されてもよい。また、他の実施形態として、各ドメインの中心部に形成されたホールＨは、突起形状のパターンに代替されてもよい。
【００７８】
透過画素電極ＴＥと共通電極ＣＥとのスリット部によって、スリット部に隣接する液晶層の液晶分子が所定の角度で傾き、視野角を向上させる。
【００７９】
反射画素電極ＲＥには、凹凸部が具備され、この凹凸部によって液晶層の液晶のプレチルト角が制御されるので、別途のスリット部が形成されないこともある。
【００８０】
図８Ａは、本発明の一実施形態に係る凹凸部を示した平面図であり、図８Ｂは、図８ＡのＢ-Ｂ'線にに沿って切断した断面図であり、図８Ｃは、Ｃ-Ｃ'線に沿って切断した断面図である。
【００８１】
図８Ａ乃至図８Ｃを参照すると、凹凸部はベース面ＢＳとベース面ＢＳから突出した凸部ＰＲからなる。ベース面ＢＳは、第１絶縁基板の一面と平行である。凸部ＰＲは、規則的に配列されてもよい。
【００８２】
図８Ａ乃至図８Ｃでは、凸部ＰＲが平面上でハニカム（蜂の巣状）形状を有することを示したが、凸部ＰＲの形状はこれに限定されない。凸部ＰＲは、平面上で多様な形状、例えば円、楕円、多角形などの形状を有してもよい。
【００８３】
凸部ＰＲは、平面上で互いに異なる方向で見た際、同一な幅を有してもよく、または互いに異なる幅を有してもよい。各凸部ＰＲが一方向に一程幅を有して連続して配置される際、各凸部ＰＲが有する幅をピッチ(ｐｉｔｃｈ)とすると、各ピッチは約１０μm以上で形成されされてもよい。凸部ＰＲが１０μm以下、例えば４μm乃至６μm程度のピッチを有する場合、反射画素電極ＲＥの反射輝度が充分ではない。反射輝度は、一般的にピッチが大きくなるほど大きい値を有する。
【００８４】
図８Ｂ及び図８Ｃを参照すると、凸部ＰＲは平面上で互いに異なる方向で見た際、互いに異なる幅を有する。第１絶縁基板と平行な何れか一つの方向を第１方向Ｄ１、第１方向Ｄ１でのピッチを第１ピッチＰ１とし、第１方向Ｄ１と垂直な方向を第２方向Ｄ２、第２方向Ｄ２でのピッチを第２ピッチＰ２とすると、第１ピッチＰ１と第２ピッチＰ２とは互いに異なる値を有する。第１絶縁基板が長方形であり、第１方向Ｄ１が長方形の長辺に平行である場合、第１ピッチＰ１は、第２ピッチＰ２の１.１倍以上の値を有してもよい。第１ピッチＰ１と第２ピッチＰ２との差は、反透過液晶表示装置の第１方向と第２方向との視認性の差を補償するためのものである。
【００８５】
凸部ＰＲの表面とベース面ＢＳとが互いに接する部分で形成する角度を接触角θとすると、接触角θは１０°以上４０°以下の値を有する。接触角θが１０°以下である場合、液晶表示パネルと太陽のような外部光源とが形成する角度によって反射画素電極ＴＥの反射輝度の差が激しくなる。接触角θが４０°以上である場合は、凸部ＰＲの製造が難しい。
【００８６】
図９Ａは、ある一方向に１０μｍ、１５μｍ、及び２０μｍでピッチを形成した場合の、太陽の高度による反射画素電極ＲＥの反射輝度を示したグラフである。図９Ｂは、照度８００００ルクスを基準とし、太陽の高度及び凸部ＰＲの接触角θによる反射画素電極ＲＥの反射輝度を示したグラフである。図９Ｂに示すグラフＰ、グラフＱ、グラフＲ、及びグラフＳは、各々、接触角θが１０°、１１°、１２°及び１４.５°である場合を示している。
【００８７】
図９Ｂを参照すると、接触角θが小さくなると、一般的に太陽高度の増加に応じて反射輝度の減少量が大きくなる。したがって、接触角θは１０°以上であることが望ましく、太陽の高度と関係なく相対的に均一である反射輝度を現わすように１４°以上であることがより望ましい。
【００８８】
図１０は、図８ＡのＢ-Ｂ'線に沿って切った断面図であり、本発明のまた他の実施形態による凸部ＰＲを示した図である。
【００８９】
図１０を参照すると、平面上で見た際、各凸部ＰＲの最高点が各凸部ＰＲの中心と一致しない。この場合、第１絶縁基板面に垂直した面で切った際の断面が中心を基準として非対称である。
【００９０】
各凸部ＰＲのピッチが最大値になるように、前記第１絶縁基板面に垂直した面で中心を含む平面に切った際、断面は、ベース面ＢＳ上の各凸部ＰＲの最高点に対応する点から各凸部ＰＲの一端までの距離をｄ１、ベース面ＢＳ上の各凸部ＰＲの最高点に対応する点から各凸部ＰＲの他端までの距離をｄ２とすると、ｄ１とｄ２とは互いに異なる値を有する。
【００９１】
凸部ＰＲが中心を基準として非対称となるので、外部光源の位置に応じて非対称的な反射が可能である。したがって、凸部の非対称面を外部光源の位置に対応させると、反射輝度を最大化することができる。
【００９２】
図１１は、凸部ＰＲのピッチを１０μm、１５μm、及び２０μmで形成した場合の、太陽高度に応じた反射画素電極の反射輝度を示したグラフである。ここで、ｄ２/ｄ１は１．２であり、凸部のゆるやかな傾斜面を光が入射する方向に位置するように配置している。図１１を参照すると、凸部ＰＲが対称で形成された図９Ａの場合よりも反射輝度が増加した。
【００９３】
上述したように、凸部ＰＲを有する反射画素電極ＲＥは、外部光源の高度に応じて、凸部ＰＲの接触角θ、或いは凸部ＰＲの形などを調節することによって高い視認性を提供する。
【００９４】
図１２は、本発明の第８実施形態に係る液晶表示装置の一部を示した平面図であり、図１３は、図１２の液晶表示装置に具備された画素の等価回路図である。本実施形態は、電圧調節部が第１実施形態と異なるように形成され、図１と図１２乃至図１３とを参照して、第１実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第１実施形態と同様である。第１実施形態と同一の構成要素に対しては、同一の図面番号を付与して説明する。
【００９５】
図１２及び図１３に示すように、電圧調節部は、透過画素電極ＴＥにソース電極ＳＥ３が接続された第３薄膜トランジスタＴ３を含む。
【００９６】
図１２を参照して、第８実施形態に係る液晶表示装置を説明すれば、次の通りである。
【００９７】
本実施形態に係る前記第１絶縁基板１０１上には、Ｎ個のゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋pと、Ｍ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qとが具備され、画素の各々は、ゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋pのうちのいずれか１つとデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qのうちのいずれか１つとを含む。図１２では、説明の便宜上、１つのｎ番目のゲートライン（第ｎゲートライン、ＧＬｎ）、ｎ＋１番目のゲートライン（第ｎ＋１ゲートライン、ＧＬｎ＋１）、及びｍ番目のデータライン（第ｍデータライン、ＤＬｍ）を有する画素部分を示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
【００９８】
第１基板１００において、画素は、第ｎゲートラインＧＬｎ、ゲート電極及びストレージラインＣＳＴを含み、第１絶縁基板１０１上に具備される。
【００９９】
第ｎゲートラインＧＬｎは、第１絶縁基板１０１上に一方向に延長されて形成される。第ｎ＋１ゲートラインＧＬｎ＋１は、第ｎゲートラインＧＬｎと離隔されて平行に形成され、隣接する次の画素にゲート信号を提供する。ゲート電極は、第ｎゲートラインＧＬｎまたは第ｎ＋１ゲートラインＧＬｎ＋１から延長されるか、あるいは、第ｎゲートラインＧＬｎまたは第ｎ＋１ゲートラインＧＬｎ＋１の一部領域上に形成される。ストレージラインＣＳＴは、第ｎゲートラインＧＬｎと第ｎ＋１ゲートラインＧＬｎ＋１との間に第ｎゲートラインＧＬｎと第ｎ＋１ゲートラインＧＬｎ＋１と離隔されて実質的に平行に形成され、一領域から分枝して、前記一方向とは異なる方向に延長されてもよい。ストレージラインＣＳＴは、透過領域ＴＡと反射領域ＲＡとの一部領域上に形成される。
【０１００】
第ｎゲートラインＧＬｎなどが形成された第１絶縁基板１０１上には、第ｍデータラインＤＬｍと、第１ソース電極ＳＥ１と、第１ドレイン電極ＤＥ１と、第２ソース電極ＳＥ２と、第２ドレイン電極ＤＥ２と、第３ソース電極ＳＥ３と、第３ドレイン電極ＤＥ３と、電荷分配電極ＣＤＥとが具備される。
【０１０１】
第ｍデータラインＤＬｍは、絶縁層１１０を挟んで、第ｎゲートラインＧＬｎ及び第ｎ＋１ゲートラインＧＬｎ＋１と交差して、前記一方向とは異なる方向に延長されて形成される。第１ソース電極ＳＥ１及び第２ソース電極ＳＥ２は、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように、第ｍデータラインＤＬｍから分枝されて形成される。第１ドレイン電極ＤＥ１と第２ドレイン電極ＤＥ２とは、各々第１ソース電極ＳＥ１及び第２ソース電極ＳＥ２と離隔されて、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように形成される。第３ソース電極ＳＥ３は、一部領域が第ｎ＋１ゲートラインＧＬｎ＋１とオーバーラップされ、後述する反射画素電極ＲＥと接続されるように形成される。第３ドレイン電極ＤＥ３は、第３ソース電極ＳＥ３と離隔されて、一部領域が第ｎ＋１ゲートラインＧＬｎ＋１とオーバーラップするように形成される。電荷分配電極ＣＤＥは、透過領域ＴＡのストレージラインＣＳＴとオーバーラップして形成される。
【０１０２】
第１乃至第３ソース電極ＳＥ１、ＳＥ２、ＳＥ３と前記第１乃至第３ドレイン電極ＤＥ１、ＤＥ２、ＤＥ３上には、保護層１２０を挟んで透過画素電極ＴＥと反射画素電極ＲＥとが具備される。透過画素電極ＴＥは、透過領域ＴＡに形成され、保護層１２０に形成されたコンタクトホールを通じて第１ドレイン電極ＤＥ１に接続される。反射画素電極ＲＥは、反射領域ＲＡに形成され、保護層１２０に形成されたコンタクトホールを通じて第２ドレイン電極ＤＥ２と第３ソース電極ＳＥ３とに各々接続される。上述のような構造において、第ｎゲートラインＧＬｎの一部領域、第１ソース電極ＳＥ１、及び第１ドレイン電極ＤＥ１は第１薄膜トランジスタＴ１を構成し、第ｎゲートラインＧＬｎの一部領域、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２は第２薄膜トランジスタＴ２を構成し、第ｎ＋１ゲートラインＧＬｎ＋１の一部領域、第３ソース電極ＳＥ３、及び第３ドレイン電極ＤＥ３は第３薄膜トランジスタＴ３を構成する。第３薄膜トランジスタＴ３は、第３薄膜トランジスタＴ３のドレイン電極ＤＥ３に接続された電荷分配電極ＣＤＥ及びストレージラインＣＳＴと共に電圧調節部を構成する。
【０１０３】
上述の構造を有する液晶表示装置において、第ｎゲートラインＧＬｎにゲート信号が印加されると、第１及び第２薄膜トランジスタＴ１、Ｔ２がオンされる。したがって、第ｍデータラインＤＬｍに印加されたデータ信号は、第１及び第２薄膜トランジスタＴ１、Ｔ２を通過して第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃの透過画素電極ＴＥ及び反射画素電極ＲＥに印加される。ここで、第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃの透過画素電極ＴＥ及び反射画素電極ＲＥに印加される信号が同一であるので、第１及び第２液晶キャパシタＴ−Ｃｌｃ、Ｒ−Ｃｌｃには同じ電圧レベルの第１画素電圧と第２画素電圧とが各々充電される。
【０１０４】
第３薄膜トランジスタＴ３は、透過画素電極ＴＥ及び反射画素電極ＲＥに各々充電された第１及び第２画素電圧の電圧レベルを調節する。第３薄膜トランジスタＴ３は、第ｎゲートラインＧＬｎ＋１に接続された第３ゲート電極、反射画素電極ＲＥに接続された第３ソース電極ＳＥ３、及びダウンキャパシタＣｄｏｗｎとアップキャパシタＣｕｐとに接続された第３ドレイン電極ＤＥ３を具備する。
【０１０５】
ダウンキャパシタＣｄｏｗｎは、ストレージラインＣＳＴ、ストレージラインＣＳＴと部分的にオーバーラップされ、第３ドレイン電極ＤＥ３に接続された電荷分配電極ＣＤＥ、及び電荷分配電極ＣＤＥとストレージラインＣＳＴとの間に介在された絶縁層１１０によって定義される。アップキャパシタＣｕｐは、透過画素電極ＴＥ、透過画素電極ＴＥと部分的にオーバーラップされる電荷分配電極ＣＤＥ、及び電荷分配電極ＣＤＥと透過画素電極ＴＥとの間に介在された保護層１２０によって定義される。
【０１０６】
第３薄膜トランジスタＴ３は、第ｎゲートラインＧＬｎに印加されたゲート信号の後に第ｎ＋１ゲートラインＧＬｎ＋１に印加されたゲート信号に応答してオンされ、電圧調節信号を出力する。したがって、第３薄膜トランジスタＴ３によって、反射画素電極ＲＥと電荷分配電極ＣＤＥとが電気的に接続される。したがって、第１液晶キャパシタＴ−Ｃｌｃに充電された第１画素電圧の電圧レベルと第２液晶キャパシタＲ−Ｃｌｃに充電された第２画素電圧の電圧レベルとがアップキャパシタＣｕｐと及びダウンキャパシタＣｄｏｗｎによって調節される。具体的に、アップキャパシタＣｕｐとダウンキャパシタＣｄｏｗｎとによって、第１画素電圧はレベルアップされ、第２画素電圧はレベルダウンされる。この際、第１画素電圧のレベルアップの大きさと第２画素電圧のレベルダウンの大きさとは、アップキャパシタＣｕｐ及びダウンキャパシタＣ−ｄｏｗｎのキャパシタンス値によって変化する。
【０１０７】
図１４は、本発明の第９実施形態に係る液晶表示装置の一部を示した平面図である。第９実施形態は、透過画素電極と反射画素電極とに互いに異なる電圧が印加されるように、透過画素電極と反射画素電極とに各々互いに異なるデータ信号が提供される。また、第９実施形態は、第１基板と第２基板との間の液晶層を複数個の領域に分割して駆動する。
【０１０８】
以下、図１と図１４とを参照して、第１実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第１実施形態と同様である。第１実施形態と同一、または類似の構成要素に対しては同一、または類似の図面番号を付与して説明する。
【０１０９】
第１基板１００は、各々反射領域ＲＡと透過領域ＴＡとを有する複数の画素が形成された第１絶縁基板１０１を含む。第１絶縁基板１０１上には、Ｎ個のゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋p、Ｍ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋q、及びＭ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qの各々に離隔されて、平行に形成されたＭ個の補助データラインＤＬ１'、．．．、ＤＬｍ'、ＤＬｍ＋１'、．．．、ＤＬ（ｍ＋q）−１’、ＤＬｍ＋q’が具備される。画素の各々は、ゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋pのうちのいずれか１つ、データラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qのうちのいずれか１つ、及び補助データラインＤＬ１'、．．．、ＤＬｍ'、ＤＬｍ＋１'、．．．、ＤＬ（ｍ＋q）−１’、ＤＬｍ＋q’のうちのいずれか１つを含む。図１４及び図１５では説明の便宜のために、１つのｎ番目のゲートライン（第ｎゲートライン、ＧＬｎ）、ｍ番目のデータライン（第ｍデータライン、ＤＬｍ）、及びｍ番目の補助データライン（第ｍ補助データライン、ＤＬｍ'）を有する画素を示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
【０１１０】
第ｎゲートラインＧＬｎは、第１絶縁基板１０１上に一方向に延長されて形成される。第ｎゲートラインＧＬｎが形成された第１絶縁基板１０１上には第ｍデータラインＤＬｍと、第ｍ補助データラインＤＬｍ'と、第１ソース電極ＳＥ１と、第１ドレイン電極ＤＥ１と、第２ソース電極ＳＥ２と、第２ドレイン電極ＤＥ２と、ストレージラインＣＳＴとが具備される。
【０１１１】
第ｍデータラインＤＬｍ及び第ｍ補助データラインＤＬｍ'は、絶縁層１１０を挟んで第ｎゲートラインＧＬｎと交差して、前記一方向とは異なる方向に延長されて形成される。
【０１１２】
第１ソース電極ＳＥ及び第２ソース電極ＳＥは、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように、第ｍデータラインＤＬｍと第ｍ補助データラインＤＬｍ'とから各々分枝されて形成される。第１ドレイン電極ＤＥ１と第２ドレイン電極ＤＥ２とは、各々第１ソース電極ＳＥ１及び第２ソース電極ＳＥ２と離隔されて、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように形成される。
【０１１３】
ソース電極ＳＥ１、ＳＥ２及びドレイン電極ＤＥ１、ＤＥ２上には、保護層１２０を挟んで透過画素電極ＴＥと反射画素電極ＲＥとが具備される。透過画素電極ＴＥは、透過領域ＴＡに透明導電物質で形成され、保護層１２０に形成されたコンタクトホールを通じて第１ドレイン電極ＤＥ１に接続される。反射画素電極ＲＥは、反射領域ＲＡに不透明導電物質を含んで形成され、保護層１２０に形成されたコンタクトホールを通じて第２ドレイン電極ＤＥ２に接続される。
【０１１４】
反射画素電極ＲＥは、高い反射効率を有するように、その表面に凹凸部が形成されてもよい。凹凸部は、反射画素電極ＲＥ自体に形成されてもよく、または反射画素電極ＲＥ下部の保護層１２０をパターニングして形成されてもよい。
第２基板２００は、第２絶縁基板２０１を含み、第２絶縁基板２０１上には透明有機膜２２０、遮光層２１１、カラーフィルタ層２１０、及び共通電極ＣＥが具備される。
【０１１５】
透明画素電極ＴＥ、反射画素電極ＲＥ及び共通電極ＣＥのうちの少なくともいずれか１つには、液晶層３００を複数のドメインに区分する少なくとも１つ以上の分割パターンが形成される。複数のドメインは、面積が互いに同一になるように区分されてもよく、互いに異なる面積になるように区分されてもよい。分割パターンは、液晶層３００の方向づけを制御するように、スリット部Ｓ１、Ｓ２の形状で具備される。本実施形態では、透明画素電極ＴＥと共通画素電極ＣＥとにスリット部Ｓ１、Ｓ２が形成されていることを示すが、これに限定されず、反射画素電極ＲＥにも形成されてもよく、分割パターンの形状も突起やホールの形状で具備されてもよい。
【０１１６】
上述のような構造において、第ｎゲートラインＧＬｎの一部領域、第１ソース電極ＳＥ１、及び第１ドレイン電極ＤＥ１は第１薄膜トランジスタＴ１を構成し、第ｎゲートラインＧＬｎの一部領域、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２は第２薄膜トランジスタＴ２を構成する。
【０１１７】
図１４を参照すると、第ｎゲートラインＧＬｎにゲート信号が印加されると、ゲート信号に応答し、第１及び第２薄膜トランジスタＴ１、Ｔ２がオンされて、第１データ信号と第２データ信号とを各々出力する。したがって、第ｍデータラインＤＬｍに印加された第１データ信号は、第１薄膜トランジスタＴ１を通過して、透過画素電極ＴＥに印加されて充電され、第ｍ補助データラインＤＬｍ'に印加された第２データ信号は、第２薄膜トランジスタＴ２を通過して、反射画素電極ＲＥに印加されて充電される。ここで、第ｍデータラインＤＬｍと第ｍ補助データラインＤＬｍ'とは互いに異なるデータ信号を印加することができるので、互いに異なる電圧レベルの第１画素電圧と第２画素電圧とを透過画素電極ＴＥ及び反射画素電極ＲＥに印加することができる。
【０１１８】
このように、透過画素電極ＴＥと反射画素電極ＲＥとに互いに異なる電圧を印加することができるので、透過領域ＴＡと反射領域ＲＡとに対応する液晶層３００に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極ＴＥと反射画素電極ＲＥとに対応する液晶層３００を通る光の位相遅延値を同一に調節することができ、単一セルギャップでも透過領域ＴＡと反射領域ＲＡとにおける階調を一致させることができる。また、透過画素電極ＴＥと反射画素電極ＲＥとに複数個のドメインを形成するための分割パターンを形成することによって、液晶層３００を複数個のドメインに分割して駆動することができるので、側面視認性が向上し、広視野角を実現することができる。
【０１１９】
図１５は、本発明の第１０実施形態に係る液晶表示装置の一部を示した平面図である。第１０実施形態では、透過画素電極と反射画素電極とに互いに異なる電圧が印加されるように、透過画素電極と反射画素電極とに各々互いに異なるデータ信号を提供することによって、単一セルギャップを実現すると共に、透過画素電極を２つの領域に分割し、２つの領域に互いに異なる画素電圧を印加する。また、第１０実施形態では、第１基板と第２基板との間の液晶層を複数個の領域に分割して駆動する。
【０１２０】
本実施形態では図１と図１５とを参照して、これまでの実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第１実施形態と同様である。実施形態１と同一、または類似の構成要素に対しては同一、または類似の図面番号を付与して説明する。
【０１２１】
第１基板１００は、各々反射領域ＲＡと透過領域ＴＡとを有する複数の画素が形成された第１絶縁基板１０１を含む。第１絶縁基板１０１上には、Ｎ個のゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋p、Ｍ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋q、及びＭ個のデータラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qの各々に離隔され、平行に形成されたＭ個の補助データラインＤＬ１'、．．．、ＤＬｍ'、ＤＬｍ＋１'、．．．、ＤＬ（ｍ＋q）−１’、ＤＬｍ＋q’が具備される。画素の各々は、ゲートラインＧＬ１、．．．、ＧＬｎ、ＧＬｎ＋１、．．．、ＧＬ（ｎ＋p）−１、ＧＬｎ＋pのうちのいずれか１つ、データラインＤＬ１、．．．、ＤＬｍ、ＤＬｍ＋１、．．．、ＤＬ（ｍ＋q）−１、ＤＬｍ＋qのうちのいずれか１つ、及び補助データラインＤＬ１'、．．．、ＤＬｍ'、ＤＬｍ＋１'、．．．、ＤＬ（ｍ＋q）−１’、ＤＬｍ＋q’のうちのいずれか１つを含む。図１５では、説明の便宜のために、１つのｎ番目のゲートライン（第ｎゲートライン、ＧＬｎ）、ｍ番目のデータライン（第ｍデータライン、ＤＬｍ）、及びｍ番目の補助データライン（第ｍ補助データライン、ＤＬｍ'）を有する画素と、前記画素に隣接した次の画素のｎ＋１番目のゲートラインＧＬｎ＋１を共に示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
【０１２２】
第ｎゲートラインＧＬｎは、第１絶縁基板１０１上に一方向に延長されて形成される。第ｎゲートラインＧＬｎなどが形成された第１絶縁基板１０１上には、第ｍデータラインＤＬｍと、第ｍ補助データラインＤＬＭ'と、第１ソース電極ＳＥ１と、第１ドレイン電極ＤＥ１と、第１補助ソース電極ＳＥ１’と、第１補助ドレイン電極ＤＥ１'と、第２補助ソース電極ＳＥ１”と、第２補助ドレイン電極ＤＥ１”と、第２ソース電極ＳＥ２と、第２ドレイン電極ＤＥ２と、電荷分配電極ＣＤＥとが具備される。
【０１２３】
第ｎゲートラインＧＬｎと第ｎ＋１ゲートラインＧＬｎ＋１との間にはストレージラインＣＳＴが、第ｎゲートラインＧＬｎ及び第ｎ＋１ゲートラインＧＬｎ＋１と離隔されて実質的に平行に形成され、ストレージラインＣＳＴの一領域は分枝されて前記一方向とは異なる方向に延長されてもよい。ストレージラインＣＳＴは、透過領域ＴＡと反射領域ＲＡとの一部領域上に形成されるが、必要に応じて、透過領域ＴＡと前記反射領域ＲＡとに各々形成されてもよい。
【０１２４】
第１ソース電極ＳＥ１及び第１補助ソース電極ＳＥ１’は、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように、第ｍデータラインＤＬｍから分枝されて形成される。第２ソース電極ＳＥ２は、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように、第ｍ補助データラインＤＬｍ'から分枝されて形成される。
【０１２５】
第１ドレイン電極ＤＥ１と第１補助ドレイン電極ＤＥ１'は、第１ソース電極ＳＥ１及び第１補助ソース電極ＳＥ１'と離隔されて、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように形成される。第２ドレイン電極ＤＥ２は第２ソース電極ＳＥと離隔されて、一部領域が第ｎゲートラインＧＬｎとオーバーラップするように形成される。
【０１２６】
ソース電極ＳＥ１、ＳＥ１'、ＳＥ２及びドレイン電極ＤＥ１、ＤＥ１'、ＤＥ２上には、保護層１２０を挟んで透過画素電極ＴＥと反射画素電極ＲＥとが具備される。透過画素電極ＴＥは、透過領域ＴＡに透明導電物質で形成され、互いに離隔されて絶縁された第１透過画素電極ＴＥ１及び第２透過画素電極ＴＥ２からなる。第１透過画素電極ＴＥ１は、保護層１２０に形成されたコンタクトホールを通じて第１ドレイン電極ＤＥ１に接続される。第２透過画素電極ＴＥ２は、保護層１２０に形成されたコンタクトホールを通じて第１補助ドレイン電極ＤＥ１’に接続される。
【０１２７】
第２補助ソース電極ＳＥ１”は、コンタクトホールを通じて第２透過画素電極ＴＥ２と接続され、一部領域が第ｎ＋１ゲートラインＧＬｎ＋１とオー場ラップするように形成される。第２補助ドレイン電極ＤＥ１”は、第２補助ソース電極ＳＥ１”と離隔されて、一部領域が第ｎ＋１ゲートラインＧＬｎ＋１とオーバーラップするように形成される。
【０１２８】
電荷分配電極ＣＤＥは、第２補助ドレイン電極ＤＥ１”に接続され、第１透過画素電極ＴＥ１及びストレージラインＣＳＴとオーバーラップして形成される。電荷分配電極ＣＤＥは、絶縁層１００を挟んでストレージラインＣＳＴとともにダウンキャパシタＣｄｏｗｎを形成し、さらに、保護層１２０を挟んで第１透過画素電極ＴＥ１とともにアップキャパシタＣｕｐを形成する。
【０１２９】
第２基板２００は、第２絶縁基板２０１を含み、第２絶縁基板２０１上には、透明有機膜２２０、遮光層２１１、カラーフィルタ層２１０及び共通電極ＣＥが具備される。
【０１３０】
第１及び第２透過画素電極ＴＥ１、ＴＥ２、反射画素電極ＲＥ及び共通電極ＣＥのうちの少なくともいずれか１つには、液晶層３００を複数のドメインに区分する少なくとも１つ以上の分割パターンが形成される。ドメインは、面積が互いに同一に区分されてもよく、互いに異なる面積に区分されてもよい。分割パターンは、第１透過画素電極ＴＥ１、第２透過画素電極ＴＥ２、反射画素電極ＲＥ、及び共通電極ＣＥのうちの少なくともいずれか１つに形成され、液晶の方向づけを制御するように、スリット部、突起やホールの形状で具備される。本実施形態では、透過画素電極ＴＥにスリット部が形成されたことを示したが、これに限定されず、反射画素電極ＲＥ、または共通電極ＣＥにも形成されてもよく、分割パターンの形状も突起、またはホールの形状でも具備されることができる。
【０１３１】
上述のような構造において、第ｎゲートラインＧＬｎの一部領域、第１ソース電極ＳＥ１、及び第１ドレイン電極ＤＥ１は、第１薄膜トランジスタＴ１を構成する。第ｎゲートラインＧＬｎの一部領域、第１補助ソース電極ＳＥ１、及び第１補助ドレイン電極ＤＥ１'は、第１補助薄膜トランジスタＴ１'を構成する。第ｎ＋１ゲートラインＧＬｎ＋１の一部領域、第２補助ソース電極ＳＥ１”、及び第２補助ドレイン電極ＤＥ１”は、第２補助薄膜トランジスタＴ１”を構成する。第ｎゲートラインＧＬｎの一部領域、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２は、第２薄膜トランジスタＴ２を構成する。
【０１３２】
図１５を参照すると、第ｎゲートラインＧＬｎにゲート信号が印加されると、ゲート信号に応答し、第１及び第２薄膜トランジスタＴ１、Ｔ２がオンされて、各々第１データ信号と第２データ信号とを出力する。したがって、第ｍデータラインＤＬｍに印加された第１データ信号は、第１薄膜トランジスタＴ１を通過して透過画素電極ＴＥに印加されて充電され、第ｍ補助データラインＤＬｍ'に印加された第２データ信号は、前記第２薄膜トランジスタＴ２を通過して反射画素電極ＲＥに印加されて充電される。ここで、第ｍデータラインＤＬｍと第ｍ補助データラインＤＬｍ'とは、互いに異なるデータ信号を印加することができるので、互いに異なる電圧レベルの第１画素電圧と第２画素電圧とを透過画素電極ＴＥ及び反射画素電極ＲＥに印加することができる。
【０１３３】
一方、ゲート信号が印加されると、ゲート信号に応答して、第１薄膜トランジスタＴ１及び第１補助薄膜トランジスタＴ１'がオンされ、各々第１データ信号と第１補助データ信号とを出力する。したがって、第１データ信号と第１補助データ信号とは、第１透過画素電極ＴＥ１及び第２透過画素電極ＴＥ２に各々印加されて充電される。ここで、第１透過画素電極ＴＥ１及び第２透過画素電極ＴＥ２に印加される信号が同一であるので、第１透過画素電極ＴＥ１及び第２透過画素電極ＴＥ２に対応する第１及び第２液晶キャパシタには同じ電圧レベルの第１透過画素電圧と第２透過画素電圧とが各々充電される。
【０１３４】
第２補助薄膜トランジスタＴ１”は、第ｎゲートラインＧＬｎに印加されたゲート信号の後に第ｎ＋１ゲートラインＧＬｎ＋１に印加されたゲート信号に応答して、オンされ、電圧調節信号を出力する。したがって、第２補助薄膜トランジスタＴ１”によって第２透過画素電極ＴＥ２と電荷分配電極ＣＤＥとが電気的に接続される。したがって、第１液晶キャパシタに充電された第１透過画素電圧と第２液晶キャパシタに充電された第２透過画素電圧の電圧レベルとがアップキャパシタＣｕｐ及びダウンキャパシタＣｄｏｗｎによって調節される。具体的に、アップキャパシタＣｕｐとダウンキャパシタＣｄｏｗｎとによって、第１透過画素電圧はレベルアップされ、第２透過画素電圧はレベルダウンされる。この際、第１透過画素電圧のレベルアップの大きさと第２透過画素電圧のレベルダウンの大きさとは、アップキャパシタＣｕｐ及びダウンキャパシタＣ−ｄｏｗｎのキャパシタンス値によって変化する。このように、電圧調節部を形成することによって、第１透過画素電極ＴＥ１と第２透過画素電極ＴＥ２とに互いに異なる電圧が印加することができる。
【０１３５】
上述のように、透過画素電極ＴＥを第１及び第２透過画素電極ＴＥ１、ＴＥ２に分割し、第１及び第２透過画素電極ＴＥ１、ＴＥ２に互いに異なる画素電圧が印加されるように調節することによって、単一セルギャップを実現することだけではなく、互いに異なる角度で液晶を配向させることができので、側面視認性が高くなった広視野角液晶表示装置を提供することができる。
【０１３６】
このように、透過画素電極ＴＥと反射画素電極ＲＥとに互いに異なる画素電圧が印加することができるので、透過領域ＴＡと反射領域ＲＡとに対応する液晶層３００に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極ＴＥに対応する液晶層を透過する光の位相遅延値と反射画素電極ＲＥに対応する液晶層を通る光の位相遅延値とを同一に調節することができ、これによって、単一セルギャップでも透過領域ＴＡと反射領域ＲＡとの階調を一致させることができる。本実施形態では、各画素に別途の補助ゲートラインを形成する代わりに次の画素のゲートラインを利用して、第１実施形態と同一の効果を得ることができる。
【図１】
2011013677.tif 000003
【図２】
2011013677.tif 000004
【図３】
2011013677.tif 000005
【図４】
2011013677.tif 000006
【図５】
2011013677.tif 000007
【図６】
2011013677.tif 000008
【図７Ａ】
2011013677.tif 000009
【図７Ｂ】
2011013677.tif 000010
【図７Ｃ】
2011013677.tif 000011
【図７Ｄ】
2011013677.tif 000012
【図７Ｅ】
2011013677.tif 000013
【図８Ａ】
2011013677.tif 000014
【図８Ｂ】
2011013677.tif 000015
【図８Ｃ】
2011013677.tif 000016
【図９Ａ】
2011013677.tif 000017
【図９Ｂ】
2011013677.tif 000018
【図１０】
2011013677.tif 000019
【図１１】
2011013677.tif 000020
【図１２】
2011013677.tif 000021
【図１３】
2011013677.tif 000022
【図１４】
2011013677.tif 000023
【図１５】
2011013677.tif 000024