(57)【要約】【課題】リードフレームを用いて製造される表面実装型半導体パッケージにおいて、リード数を容易に増加でき、かつ、製造効率向上も図ることができるようにする。【解決手段】フレーム枠部１２、及び、その内縁から内側に延びると共にフレーム枠部１２の上面よりも上方にアップセットされた複数のリード４を備えた複数枚のリードフレーム１１を用意する。互いに異なるリードフレーム１１のリード４同士が離間するように複数枚のリードフレーム１１を重ね合わせ、一のリードフレーム１１Ａのステージ部３の上面に半導体チップ２を固定し、半導体チップ２と複数のリード４とを電気接続する。そして、半導体チップ２、ステージ部３及びリード４を樹脂モールド部５により埋設した後に、フレーム枠部１２の下面側からフレーム枠部１２を削り取ることで、複数のリード４を電気的に分断すると共に各リード４の基端部を樹脂モールド部５の下面から外方に露出させる。【選択図】図４
2011119473.tif 000002
【特許請求の範囲】
【請求項１】
金属板に、フレーム枠部、及び、該フレーム枠部の内縁から内側に延びる複数のリードを形成してなり、かつ、各リードの先端部が前記フレーム枠部の上面よりも上方に位置するようにアップセットされたリードフレームを複数枚用意すると共に、少なくとも一のリードフレームには、前記フレーム枠部の内側において前記リードに対して間隔をあけて配されるステージ部、及び、前記フレーム枠部と前記ステージ部とを連結する連結リードを形成しておくフレーム準備工程と、
互いに異なるリードフレームのリード同士が離間するように複数枚のリードフレームが重ね合わせられ、かつ、前記ステージ部の上面に半導体チップが固定され、さらに、前記半導体チップ及び各リードが互いに電気接続された状態とする組立工程と、
前記ステージ部、前記半導体チップ及び前記リードを埋設する樹脂モールド部を形成するモールド工程と、
前記フレーム枠部の下面側から前記フレーム枠部を削り取ることで、複数のリードを電気的に分断すると共に、各リードの基端部を前記樹脂モールド部の下面から外方に露出させるグラインド工程と、を備えることを特徴とする表面実装型半導体パッケージの製造方法。
【請求項２】
前記組立工程において、
複数枚のリードフレームを重ね合わせるフレーム積層工程、及び、前記半導体チップを前記ステージ部の上面に固定するチップ搭載工程を実施した後に、
前記半導体チップと各リードとを電気接続する配線工程を実施することを特徴とする請求項１に記載の表面実装型半導体パッケージの製造方法。
【請求項３】
前記フレーム準備工程において、他のリードフレームの少なくとも一つに、前記ステージ部及び前記連結リードを形成し、
前記組立工程において、一のリードフレーム及び他のリードフレームの各ステージ部の上面にそれぞれ半導体チップが搭載されると共に、複数枚のリードフレームが重ね合わせられた状態で、複数の半導体チップが前記金属板の厚さ方向に重ね合わされると共に、各半導体チップが前記リードと電気接続されていることを特徴とする請求項１又は請求項２に記載の表面実装型半導体パッケージの製造方法。
【請求項４】
前記フレーム準備工程において、前記フレーム枠部の一部に、当該フレーム枠部の残部の上面よりも上方にアップセットされた突出部を形成することを特徴とする請求項１から請求項３のいずれか１項に記載の表面実装型半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂モールド部内の半導体チップを外部に接続するための端子部の一部が樹脂モールド部の下面に露出された表面実装型半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
表面実装型半導体パッケージは、樹脂モールド部内で半導体チップと端子部とが電気的に接続され、その端子部の一部が外部端子として樹脂モールド部の下面に露出する所謂ＱＦＮ（Quad Flat Non-Leaded Package）の構成とされている。
この種の表面実装型半導体パッケージには、例えば特許文献１のように、パッケージの裏面を端子部の部分でハーフカットダイシングし、そのダイシング溝によって端子部を複数に分断することにより、多くの端子部を形成した構造のものがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−７８３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の手法では、ハーフカットダイシングにより端子部を複数に分断する工数が多いため、表面実装型半導体パッケージの製造効率が低い、という問題がある。
例えば平面視矩形状とされた樹脂モールド部の下面において、分断前の端子部が前記下面の四辺に沿って配列されている場合、ハーフカットダイシングを各辺に沿って実施する必要があるため、この工程における工数が多くなってしまう。なお、複数の半導体パッケージを多数連ねた状態でハーフカットダイシングを実施すれば、工数を減らすことができるが、依然としてハーフカットダイシングを複数回実施する必要がある。
【０００５】
本発明は、上述した事情に鑑みてなされたものであって、より少ない工数で端子部の増加を図り、かつ、製造効率の向上を図ることが可能な表面実装型半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の表面実装型半導体パッケージの製造方法は、金属板に、フレーム枠部、及び、該フレーム枠部の内縁から内側に延びる複数のリードを形成してなり、かつ、各リードの先端部が前記フレーム枠部の上面よりも上方に位置するようにアップセットされたリードフレームを複数枚用意すると共に、少なくとも一のリードフレームには、前記フレーム枠部の内側において前記リードに対して間隔をあけて配されるステージ部、及び、前記フレーム枠部と前記ステージ部とを連結する連結リードを形成しておくフレーム準備工程と、互いに異なるリードフレームのリード同士が離間するように複数枚のリードフレームが重ね合わせられ、かつ、前記ステージ部の上面に半導体チップが固定され、さらに、前記半導体チップ及び各リードが互いに電気接続された状態とする組立工程と、前記ステージ部、前記半導体チップ及び前記リードを埋設する樹脂モールド部を形成するモールド工程と、前記フレーム枠部の下面側から前記フレーム枠部を削り取ることで、複数のリードを電気的に分断すると共に、各リードの基端部を前記樹脂モールド部の下面から外方に露出させるグラインド工程と、を備えることを特徴とする。
【０００７】
この製造方法によって製造される表面実装型半導体パッケージにおいては、各リードが半導体チップを外部に電気接続するための端子部に相当している。すなわち、リードの先端部が半導体チップに電気接続される内部端子部として構成され、外方に露出する各リードの基端部が外部端子部として構成されている。
そして、この製造方法によれば、一枚のリードフレームにおいて形成可能なリードの数に限界があっても、複数枚のリードフレームを用いることで、リード（端子部）数の増加を容易に図ることができる。
また、この製造方法では、グラインド工程において複数枚のリードフレームのフレーム枠部を一括して削り取ることで、全てのリードを電気的に分断することができる。すなわち、一回の工数で全てのリードを電気的に分断することができる。したがって、ハーフカットダイシングを実施する従来の製造方法と比較して、表面実装型半導体パッケージの製造効率向上を図ることができる。
【０００８】
そして、前記表面実装型半導体パッケージの製造方法では、前記組立工程において、複数枚のリードフレームを重ね合わせるフレーム積層工程、及び、前記半導体チップを前記ステージ部の上面に固定するチップ搭載工程を実施した後に、前記半導体チップと各リードとを電気接続する配線工程を実施することが好ましい。
この場合、配線工程では、一のリードフレームのリードと半導体チップとの電気接続、及び、他のリードフレームのリードと半導体チップとの電気接続の両方を一括で実施することができる。したがって、表面実装型半導体パッケージの製造効率をさらに向上させることが可能となる。
【０００９】
また、前記表面実装型半導体パッケージの製造方法では、前記フレーム準備工程において、他のリードフレームの少なくとも一つに、前記ステージ部及び前記連結リードを形成し、前記組立工程において、一のリードフレーム及び他のリードフレームの各ステージ部の上面にそれぞれ半導体チップが搭載されると共に、複数枚のリードフレームが重ね合わせられた状態で、複数の半導体チップが前記金属板の厚さ方向に重ね合わされると共に、各半導体チップが前記リードと電気接続されてもよい。
この場合には、複数の半導体チップを備えた表面実装型半導体パッケージを製造することができる。
また、組立工程において、複数のステージ部にそれぞれ半導体チップが搭載された状態で、複数枚のリードフレームを重ね合わせることで、複数の半導体チップが積層されるため、複数の半導体チップを直に積層する場合と比較して、複数の半導体チップの相対的な位置決めが容易となる。
【００１０】
さらに、前記表面実装型半導体パッケージの製造方法では、前記フレーム準備工程において、前記フレーム枠部の一部に、当該フレーム枠部の残部の上面よりも上方にアップセットされた突出部を形成してもよい。なお、突出部は、アップセットによってフレーム枠部の残部の下面から窪むように形成される。
この場合には、グラインド工程においてリードと突出部との間に位置するフレーム枠部を削り取るだけで、複数のリードを電気的に分断することができるため、フレーム枠部を削り取るための研磨剤等の摩耗を軽減することができる。
また、上下のリードフレームにおける突出部の形成位置を揃えておくことにより、フレーム積層工程において、下側のリードフレームの突出部を上側のリードフレームの突出部の窪み部分に入り込ませることができるため、上下のリードフレームにおける位置決めを容易に行うことも可能となる。
【発明の効果】
【００１１】
本発明によれば、半導体チップを外部に電気接続するためのリード数の増加を容易に図ることができると共に、表面実装型半導体パッケージの製造効率向上を図ることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】表面実装型半導体パッケージの一実施形態を示す概略断面図である。
【図２】図１の表面実装型半導体パッケージの製造に使用する第一リードフレームを示す平面図である。
【図３】図１の表面実装型半導体パッケージの製造に使用する第二リードフレームを示す平面図である。
【図４】図１の表面実装型半導体パッケージの製造方法の一例を工程順に示す概略断面図である。
【図５】表面実装型半導体パッケージの製造方法の変形例を示す概略断面図である。
【図６】表面実装型半導体パッケージの製造に使用するリードフレームの変形例を示す概略断面図である。
【図７】表面実装型半導体パッケージの製造方法において、フレーム積層工程の変形例を示す概略断面図である。
【図８】表面実装型半導体パッケージの製造方法において、リードの変形例を示す概略斜視図である。
【図９】表面実装型半導体パッケージの変形例を示す概略断面図である
【図１０】表面実装型半導体パッケージの変形例を樹脂モールド部の下面側から見た状態を示す平面図である。
【図１１】表面実装型半導体パッケージの製造方法の他の例を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１３】
はじめに、本発明の表面実装型半導体パッケージの製造方法によって製造される表面実装型半導体パッケージの構成について、図１を参照して説明しておく。
図１に示すように、表面実装型半導体パッケージ１（以下、半導体パッケージ１とも呼ぶ。）は、半導体チップ２と、これを上面３１に固定する板状のステージ部３と、ステージ部３の周囲に配された複数のリード４と、これら半導体チップ２、ステージ部３及びリード４を一体に封止する樹脂モールド部５とを備えている。
【００１４】
ステージ部３及びリード４は、金属板に打ち抜き加工やエッチング加工等を施すことで得られるリードフレーム（図２，３参照）の構成要素であり、導電性を有している。ステージ部３の下面３２は、樹脂モールド部５の下面５２と共に同一平面をなし、外方に露出している。
各リード４は、樹脂モールド部５内の半導体チップ２を外部に電気接続するための端子部に相当し、細幅の帯状に形成されている。また、各リード４は、その長手方向の中途部において折り曲げられた屈折部４３を有している。リード４のうち屈折部４３の一方側の端部４１（以下、内部端子部４１と呼ぶ。）は、屈折部４３側からステージ部３と平行するようにステージ部３に向けて延在している。各リード４の内部端子部４１は、ボンディングワイヤ６によって半導体チップ２と電気接続されている。なお、ボンディングワイヤ６は内部端子部４１の上面に接合されている。
一方、各リード４のうち屈折部４３の他方側の端部４２（以下、外部端子部４２と呼ぶ。）は、内部端子部４１の下面側に突出するように延在しており、外部端子部４２の先端面が樹脂モールド部５の下面５２と同一平面をなし、外方に露出している。
【００１５】
リード４は、ステージ部３の周縁から離れる方向に複数（図示例では二つ）並べて配置されている。この配列方向に隣り合う二つのリード４のうち、ステージ部３に近い方のリード４Ａ（以下、第一リード４Ａと呼ぶ。）の上面は、遠い方のリード４Ｂ（以下、第二リード４Ｂと呼ぶ。）の上面よりも低く位置している。言い換えれば、第一リード４Ａの第一外部端子部４２Ａは、第二リード４Ｂの第二外部端子部４２Ｂと比較して、樹脂モールド部５の下面５２から屈折部４３までの長さ寸法が短く設定されている。
また、第一リード４Ａ及び第二リード４Ｂの内部端子部４１は、その一部が内部端子部４１の厚さ方向に互いに間隔をあけた状態で重なるように配されている。詳細に説明すれば、第二リード４Ｂの第二内部端子部４１Ｂの延出方向先端部分が、第一リード４Ａの第一内部端子部４１Ａの延出方向基端部分の上方に間隔をあけて配されている。
【００１６】
樹脂モールド部５は、その下面５２からステージ部３の下面３２及び外部端子部４２の先端面のみを外方に露出させた状態で、半導体チップ２、ステージ部３、リード４及びボンディングワイヤ６を埋設している。
このように構成された半導体パッケージ１は、樹脂モールド部５の下面５２に露出する各リード４の外部端子部４２に半田７を付着させた状態で実装基板（不図示）に搭載され、半田７を溶融固着することにより、実装基板の回路と半導体チップ２とがリード４を介して電気接続される。
【００１７】
次に、上述した表面実装型半導体パッケージ１の製造方法について説明する。
この場合には、はじめに、図２，３に示すように、プレス加工やエッチング加工等により、金属板に、複数のフレーム枠部１２、及び、各フレーム枠部１２の内縁から内側に延びる複数のリード４を形成してなるリードフレーム１１を複数枚（図示例では二枚）用意する（フレーム準備工程）。
各リードフレーム１１においては、相互に隣り合うフレーム枠部１２が一体に連なるように形成されている。なお、図示例では、各リードフレーム１１にフレーム枠部１２が二つ形成されているが、例えば三つ以上形成されていてもよいし、例えば一つだけ形成されていてもよい。
また、各リードフレーム１１においては、図２，３及び図４（ａ）に示すように、各リード４の先端部４１がフレーム枠部１２の上面１２１よりも上方に位置するようにアップセットされている。なお、各リード４の先端部４１は、図１の半導体パッケージ１における内部端子部４１に対応する。また、フレーム枠部１２の上面１２１側から先端部４１まで立ち上がるリード４の基端部４２は、半導体パッケージ１における外部端子部４２に対応する。
【００１８】
そして、第一リードフレーム（一のリードフレーム）１１Ａには、その第一フレーム枠部１２Ａの内側において第一リード４Ａに対して間隔をあけて配されるステージ部３、及び、第一フレーム枠部１２Ａとステージ部３とを連結する連結リード１３も形成されている。ステージ部３は、第一フレーム枠部１２Ａの上面１２１よりも上方にアップセットされている。
一方、第二リードフレーム（他のリードフレーム）１１Ｂには、これらステージ部及び連結リードが形成されていない。また、第二リードフレーム１１Ｂにおける第二フレーム枠部１２Ｂ内縁の大きさは、第一リードフレーム１１Ａの全ての第一リード４Ａが第二リードフレーム１１Ｂの第二フレーム枠部１２Ｂの内側に位置するように設定されている。
【００１９】
次いで、図４（ａ），（ｂ）に示すように、互いに異なるリードフレーム１１のリード４同士が離間するように複数枚（図示例では二枚）のリードフレーム１１が重ね合わせられ、かつ、ステージ部３の上面３１に半導体チップ２が固定され、さらに、半導体チップ２及び各リード４が互いに電気接続された状態とする（組立工程）。
この工程においては、はじめに図４（ａ）に示すように、第一リードフレーム１１Ａの全ての第一リード４Ａが第二リードフレーム１１Ｂの第二フレーム枠部１２Ｂの内側に配されるように、第一リードフレーム１１Ａ上に第二リードフレーム１１Ｂを重ね合わせる（フレーム積層工程）。この状態においては、第一リード４Ａ及び第二リード４Ｂの先端部４１Ａ，４１Ｂの一部が、金属板の厚さ方向に互いに間隔をあけた状態で重なるように配置されている。すなわち、各リード４の配置は、その先端部４１の上面に後述するボンディングワイヤ６を接合できるように設定されている。
なお、前述したフレーム準備工程において各リードフレーム１１におけるフレーム枠部１２の内縁の大きさや、各リード４の先端部４１及びステージ部３の高さ位置等を適宜調整すれば、このフレーム積層工程においては、例えば第二リードフレーム１１Ｂ上に第一リードフレーム１１Ａを重ねても構わない。
【００２０】
さらに、この組立工程においては、図４（ｂ）に示すように、半導体チップ２をステージ部３の上面３１に固定する（チップ搭載工程）。なお、図示例においては、チップ搭載工程がフレーム積層工程後に実施されているが、例えばフレーム積層工程前に実施されてもよい。
そして、これらフレーム積層工程及びチップ搭載工程の後に、ボンディングワイヤ６により半導体チップ２と各リード４とを電気接続する（配線工程）ことで、組立工程が完了する。
なお、組立工程において、チップ搭載工程後にフレーム積層工程を実施する場合には、例えばチップ搭載工程とフレーム積層工程との間に、半導体チップ２と第一リード４Ａとをボンディングワイヤ６により電気接続する第一配線工程を実施してもよい。この場合には、フレーム積層工程後に、半導体チップ２と第二リード４Ｂとをボンディングワイヤ６により電気接続する第二配線工程を実施すればよい。
【００２１】
上記組立工程後には、図４（ｃ）に示すように、半導体チップ２、ステージ部３及びリード４を封止する樹脂モールド部５を形成する（モールド工程）。この工程では、樹脂モールド部５により複数枚のリードフレーム１１全体、半導体チップ２及びボンディングワイヤ６を埋設状態とする。なお、図示例においては、第一フレーム枠部１２Ａの下面１２２が樹脂モールド部５から外方に露出している。また、第一リード４Ａの基端部４２Ａの一部が、第一フレーム枠部１２Ａの下面１２２と同一平面をなす場合には、第一フレーム枠部１２Ａの下面１２２と共に外方に露出することになる。
なお、図示例のモールド工程においては、複数の半導体チップ２を樹脂モールド部５により一括して封止するＭＡＰ方式を採用しているが、例えば複数の半導体チップ２を個別に封止し、フレーム枠部１２は封止しなくてもよい。この場合、一つの半導体チップ２及びステージ部３と、その周囲に配されるリード４と、これらを電気接続するボンディングワイヤ６とが同一の樹脂モールド部によって封止されることになる。
【００２２】
上記モールド工程後には、図４（ｃ）、（ｄ）に示すように、研磨剤等により第一フレーム枠部１２Ａの下面１２２側から研磨予定線Ｌ１に至るまでフレーム枠部１２及び樹脂モールド部５を削り取ることで、複数のリード４を電気的に分断すると共に、各リード４の基端部４２の一部を樹脂モールド部５の下面５２から外方に露出させる（グラインド工程）。
【００２３】
最後に、切断予定線Ｌ２において樹脂モールド部５を切断するダイシング工程を実施することで、個別に切り分けられた半導体パッケージ１の製造が完了する。
なお、前述したモールド工程において複数の半導体チップ２を個別の樹脂モールド部によって封止した場合、グラインド工程ではフレーム枠部１２が削り取られることで個別の半導体パッケージに分離されるため、上記ダイシング工程は不要となる。
【００２４】
以上説明したように、本実施形態に係る表面実装型半導体パッケージ１の製造方法によれば、一枚のリードフレーム１１において形成可能なリードの数に限界があっても、複数枚のリードフレーム１１を用いることで、半導体パッケージ１におけるリード数の増加を容易に図ることができる。
例えば図１に示す構成の半導体パッケージ１において半導体チップ２と電気接続すべきリード４の数が不足する場合には、例えば図５に示すように、フレーム準備工程において、第二リードフレーム１１Ｂと同様にフレーム枠部１２Ｃ及びリード４Ｃを有する第三リードフレーム（他のリードフレーム）１１Ｃを新たに用意すればよい。さらに、フレーム積層工程において、第二リードフレーム１１Ｂの全ての第二リード４Ｂが第三リードフレームの第三フレーム枠部１２Ｃの内側に配されるように、第三リードフレーム１１Ｃを第二リードフレーム１１Ｂ上に重ね合わせればよい。また、グラインド工程においては、第一リードフレーム１１Ａの下面１２２側から研磨予定線Ｌ１に至るまで三つのフレーム枠部１２を削り取ればよい。そして、この製造方法によって製造された半導体パッケージにおいては、リード４がステージ部３の周縁から離れる方向に三つ並べて配置されることになる。
なお、図５においては、ステージ部３を備える第一リードフレーム１１Ａが、複数のリードフレーム１１の中で最も下側に配されているが、例えばステージ部を備えない二枚のリードフレーム１１Ｂ，１１Ｃの間に配されてもよいし、例えば複数のリードフレーム１１の中で最も上側に配されてもよい。
【００２５】
また、本実施形態の製造方法によれば、グラインド工程において複数枚のリードフレーム１１のフレーム枠部１２を一括して削り取ることで、全てのリード４を電気的に分断することができる。すなわち、一回の工数で全てのリード４を電気的に分断することができる。したがって、ハーフカットダイシングを実施する従来の製造方法と比較して、表面実装型半導体パッケージの製造効率向上を図ることができる。
さらに、組立工程においてフレーム積層工程及びチップ搭載工程の後に配線工程を実施する場合、配線工程では、一のリードフレーム１１Ａのリード４Ａと半導体チップ２との電気接続、及び、他のリードフレーム１１Ｂ，１１Ｃのリード４Ｂ，４Ｃと半導体チップ２との電気接続の両方を一括で実施することができる。したがって、表面実装型半導体パッケージの製造効率をさらに向上させることが可能となる。
【００２６】
また、互いに異なるリードフレーム１１のリード４の先端部４１の一部同士が、金属板の厚さ方向に重なるように配置されることで、表面実装型半導体パッケージの薄型化を図ることができる。特に、ステージ部３の近くに位置するリード４の上面が、遠くに位置するリード４の上面よりも低く位置することで、ボンディングワイヤ６のループ高さを低く設定することが可能となるため、前記薄型化を特に図ることができる。
【００２７】
また、上記製造方法によって製造された表面実装型半導体パッケージによれば、樹脂モールド部５内に埋設されたリード４が屈折部４３を有することで、リード４の内部端子部４１と樹脂モールド部５とが係合するため、リード４が樹脂モールド部５に対してその下面５２側に抜け落ちることがない。すなわち、リード４が樹脂モールド部５から剥離することを防止できる。
【００２８】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態のフレーム準備工程においては、図６に示すように、各リードフレーム１１のフレーム枠部１２の一部に、当該フレーム枠部１２の残部の上面１２１よりも上方にアップセットされた突出部１４を形成してもよい。この突出部１４は、そのアップセットによってフレーム枠部１２の残部の下面１２２から窪むように形成されている。
この場合には、グラインド工程においてリード４と突出部１４との間に位置するフレーム枠部１２の残部を削り取るだけで、複数のリード４を電気的に分断することができる。すなわち、グラインド工程においてフレーム枠部１２を削る量が減るため、フレーム枠部１２を削り取るための研磨剤等の摩耗を軽減することができる。
【００２９】
また、図示例のように、互いに重なり合う上下のリードフレーム１１における突出部１４の形成位置を揃えておくことにより、フレーム積層工程では、下側のリードフレーム１１Ａの突出部１４を上側のリードフレーム１１Ｂの突出部１４の窪み部分に入り込ませることができる。したがって、フレーム積層工程において上下のリードフレーム１１の相対的な位置決めを容易に行うことが可能となる。
なお、図示例では、全てのリードフレーム１１に突出部１４が形成されているが、例えば上側のリードフレーム１１Ｂにのみ突出部１４を形成してもよい。この場合でも、グラインド工程における研磨剤の摩耗軽減を図ることは可能である。
【００３０】
さらに、上記実施形態のフレーム積層工程においては、互いに異なるリードフレーム１１のリード４の先端部４１同士が、金属板の厚さ方向に互いに間隔をあけて配されるとしたが、例えば図７に示すように、電気的な絶縁性部材８を介して金属板の厚さ方向に重ねて固定してもよい。
このようにリード４の先端部４１同士を固定すれば、各リード４の剛性を実質的に高めることができる。このため、例えば、配線工程やモールド工程の際、あるいは、複数枚のリードフレーム１１を積層した状態で搬送する際に、各リード４の先端部４１がフレーム枠部１２に対して移動する等して、リード４が変形することを抑制できる。したがって、表面実装型半導体パッケージの電気的な信頼性向上を図ることができる。
【００３１】
なお、上下のリードフレーム１１の複数のリード４同士は、例えば絶縁性接着剤等の絶縁性部材８により個別に固定されてもよいが、各リードフレーム１１の複数のリード４は、フレーム枠部１２内縁の周方向にわたって環状に配列されているため（図２，３参照）、例えばリング状の絶縁性接着テープを絶縁性部材８として用い、上下のリードフレーム１１の複数のリード４同士を一括固定してもよい。この場合には、リード４同士の固定に伴う工数の増加を最小限に抑えることができる。
【００３２】
また、上記実施形態の製造方法及びこれによって製造される半導体パッケージにおいては、例えば図８に示すように、各リード４の外部端子部４２に括れ部４４が形成されていてもよい。括れ部４４は、図示例のように、外部端子部４２のうち屈折部４３側に位置する基端側の幅寸法に対して、外部端子部４２の先端側の幅寸法が小さくなるように設定されていてもよいが、少なくとも外部端子部４２の長手方向の一部が、他の部分よりも幅寸法が小さくなるように設定されていればよい。
この場合には、括れ部４４によって外部端子部４２と樹脂モールド部５とが係合するため、リード４を樹脂モールド部５内に保持する強度をさらに高めることができる。したがって、リード４が樹脂モールド部５から剥離することをより確実に防止できる。
【００３３】
また、上記実施形態の半導体パッケージでは、これを実装基板に搭載する際に各リード４の外部端子部４２に半田７を付着させるとしたが、例えば図９に示すように、樹脂モールド部５の下面５２に露出する各リード４の外部端子部４２に半田ボール９が固着されていてもよい。さらに、この場合には、例えば図１０に示すように、半田ボール９をステージ部３の下面３２にも固着し、複数の半田ボール９を樹脂モールド部５の下面５２側において格子状に配列してもよい。
【００３４】
上述した全ての実施形態では、半導体チップ２を一つだけ備える表面実装型半導体パッケージ及びその製造方法について説明したが、本願発明は、複数の半導体チップ２を備える表面実装型半導体パッケージを製造する方法にも適用することが可能である。この種の半導体パッケージを製造する方法について、図１１を参照して以下に説明する。
この製造方法においては、はじめに図１１（ａ）に示すように、フレーム準備工程において、第二リードフレーム１１Ｂにも第一リードフレーム１１Ａと同様のステージ部（第二ステージ部３Ｂ）及び連結リード１３を形成し、第二ステージ部３Ｂを第二フレーム枠部１２Ｂの上面１２１よりも上方にアップセットしておけばよい。
【００３５】
次いで、上記実施形態と同様の組立工程を実施する。すなわち、この組立工程においては、はじめに、各リードフレーム１１のステージ部３の上面３１にそれぞれ半導体チップ２を固定する（チップ搭載工程）。次に、図１１（ｂ）に示すように、第一リードフレーム１１Ａ上に第二リードフレーム１１Ｂを重ね合わせる（フレーム積層工程）。
この積層状態においては、二つの半導体チップ２がステージ部３を介して金属板の厚さ方向に重ね合わせられている。また、二つのステージ部３がその厚さ方向に押し付けあっている。この押し付け状態は、前述したフレーム準備工程において、各リードフレーム１１におけるステージ部３の高さ位置を適宜調整することで得ることができる。具体的に説明すれば、例えば、第二リードフレーム１１Ｂにおける第二ステージ部３Ｂの高さ位置を、フレーム積層工程後における第二ステージ部３Ｂの高さ位置と比較して小さく設定する、あるいは、第一リードフレーム１１Ａにおけるステージ部３Ａ（第一ステージ部３Ａ）の高さ位置を、フレーム積層工程後における第一ステージ部３Ａの高さ位置と比較して大きく設定すればよい。
【００３６】
また、図１１（ｃ）に示すように、組立工程においては、上記実施形態と同様に、複数の半導体チップ２とリード４とボンディングワイヤ６により電気接続する（配線工程）。なお、図示例では、半導体チップ２が、これを固定したリードフレーム１１のリード４に電気接続されているが、例えば半導体チップ２を固定していないリードフレーム１１のリードに電気接続されてもよい。また、図示例のように、半導体チップ２が、これを固定したリードフレーム１１のリード４に電気接続されている場合、配線工程は、フレーム積層工程後に実施されることに限らず、例えばフレーム積層工程前に実施されてもよい。
そして、組立工程後には、上記実施形態と同様のモールド工程（図１１（ｄ））、グラインド工程（図１１（ｄ），（ｅ））、及び、ダイシング工程（図１１（ｅ），（ｆ））を実施することで半導体パッケージの製造が完了する。なお、このように製造された半導体パッケージにおいては、複数の半導体チップ２が別個のステージ部３の上面３１にそれぞれ固定された状態で積層されている。なお、図１１（ｆ）に記載の半導体パッケージでは、第一ステージ部３Ａが露出せずに樹脂モールド部５内に埋設されているが、例えば図１に記載の構成と同様に露出していてもよい。
【００３７】
この製造方法によれば、組立工程において、各リードフレーム１１のステージ部３に半導体チップ２が搭載された状態で複数枚のリードフレーム１１を重ね合わせることで、複数の半導体チップ２が積層されるため、複数の半導体チップ２を直に積層する場合と比較して、複数の半導体チップ２の相対的な位置決めが容易となる。
なお、図示例の製造方法では、二枚のリードフレーム１１を用いているが、例えば三枚以上のリードフレーム１１を用いてもよい。この場合には、全てのリードフレーム１１がステージ部３及び連結リード１３を備えていてもよいが、少なくとも二枚のリードフレーム１１がステージ部３及び連結リード１３を備えていれば、残りのリードフレーム１１はステージ部及び連結リードを備えていなくてもよい。この場合、複数のリードフレーム１１を積層した状態で、ステージ部３を備えるリードフレーム１１とステージ部を備えないリードフレーム１１との相対的な位置関係は任意に設定してよい。すなわち、フレーム積層工程においては、例えば、ステージ部３を備えるリードフレーム１１の間にステージ部を備えないリードフレーム１１が配されるように複数枚のリードフレーム１１が積層されてもよい。
【符号の説明】
【００３８】
１…表面実装型半導体パッケージ、２，２Ａ，２Ｂ…半導体チップ、３，３Ａ，３Ｂ…ステージ部、３１…上面、３２…下面、４，４Ａ，４Ｂ，４Ｃ…リード、４１，４１Ａ，４１Ｂ…先端部（内部端子部）、４２，４２Ａ，４２Ｂ…基端部（外部端子部）、４３…屈折部、４４…括れ部、５…樹脂モールド部、５２…下面６…ボンディングワイヤ、７…半田、８…絶縁性部材、９…半田ボール、１１，１１Ａ，１１Ｂ，１１Ｃ…リードフレーム、１２，１２Ａ，１２Ｂ，１２Ｃ…フレーム枠部、１２１…上面、１２２…下面、１３…連結リード、１４…突出部、Ｌ１…研磨予定線、Ｌ２…切断予定線
【図１】
2011119473.tif 000003
【図２】
2011119473.tif 000004
【図３】
2011119473.tif 000005
【図４】
2011119473.tif 000006
【図５】
2011119473.tif 000007
【図６】
2011119473.tif 000008
【図７】
2011119473.tif 000009
【図８】
2011119473.tif 000010
【図９】
2011119473.tif 000011
【図１０】
2011119473.tif 000012
【図１１】
2011119473.tif 000013