(57)【要約】      （修正有）【課題】隣接信号の間に発生するクロストークノイズ(Crosstalk Noise)による信号の品質低下を防止するための半導体装置及びその信号伝送方法を提供する。【解決手段】複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置１００において、第１信号ＩＮ１を伝送する伝送区間全体の間に第１信号ＩＮ１の位相を同一に維持して伝送するための第１伝送ライン１５０と、第１伝送ライン１５０に隣接して配置されて第２信号ＩＮ２を伝送する伝送区間全体のうちで一部区間の間に第２信号ＩＮ２の位相を反転させて伝送するための第２伝送ライン１６０a、１６０bが具備される。【選択図】図３
2011119631.tif 000002
【特許請求の範囲】
【請求項１】
複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、
第１信号を伝送する伝送区間全体の間に前記第１信号の位相を同一に維持して伝送するための第１伝送ラインと、
前記第１伝送ラインに隣接して配置され、第２信号を伝送する伝送区間全体のうちで一部区間の間に前記第２信号の位相を反転させて伝送するための第２伝送ラインと、
を具備する半導体装置。
【請求項２】
前記第１信号および第２信号は、アドレス信号およびデータ信号のうち、いずれか１つを具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、
第１信号を伝送する伝送区間全体の間に前記第１信号の位相を同一に維持して伝送するための第１伝送ラインと、
前記第１伝送ラインに隣接して配置され、第２信号を伝送するための第２伝送ラインと、
前記第２伝送ラインの第１伝送区間と第２伝送区間との間に挿入され、前記第１伝送区間と前記第２伝送区間で前記第２信号が互いに反対位相を有するようにするための信号位相反転部と、
を具備する半導体装置。
【請求項４】
前記信号位相反転部は、奇数個のインバーターで構成されることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記信号位相反転部は、前記第２伝送ラインの中央に挿入されることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記第１信号および第２信号は、アドレス信号およびデータ信号のうち、いずれか１つを具備することを特徴とする請求項３に記載の半導体装置。
【請求項７】
複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、
第１信号を伝送するための第１伝送ラインと、
前記第１伝送ラインに挿入されて、偶数個のインバーターを含む第１リピーターと、
第２信号を伝送するための第２伝送ラインと、
前記第２伝送ラインに挿入されて、奇数個のインバーターを含む第２リピーターと、
を具備する半導体装置。
【請求項８】
前記第２リピーターは、前記第２伝送ラインの中央に挿入されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１及び第２信号は、アドレス(Address)信号またはデータ(Data)信号であることを特徴とする請求項１、３及び７のうちいずれか１項に記載の半導体装置。
【請求項１０】
互いに隣接した第１及び第２伝送ラインを通して第１及び第２信号を伝送する半導体装置の信号伝送方法において、
前記第１及び第２伝送ラインの第１伝送区間で前記第１及び第２信号が互いに第１位相関係を有するように伝送するステップと、
前記第１及び第２伝送ラインの第２伝送区間で前記第１及び第２信号が互いに、前記第１位相関係と反対の位相関係である第２位相関係を有するように伝送するステップと、
を含む半導体装置の信号伝送方法。
【請求項１１】
前記第１伝送区間で前記第１及び第２信号は、同一位相関係で伝送されることを特徴とする請求項１０に記載の半導体装置の信号伝送方法。
【請求項１２】
前記第１伝送区間で前記第１及び第２信号は、反対位相関係で伝送されることを特徴とする請求項１０に記載の半導体装置の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路設計に関するものであり、特に、半導体装置及びその信号伝送方法に関するものである。
【背景技術】
【０００２】
本明細書では半導体メモリー装置を例にして説明する。
【０００３】
一般に、半導体メモリー装置の内部には信号が同時に伝送される多様な伝送ラインが配置されている。例えば、セルアレイ(Cell Array)のワードライン(Word Line)を選択するローアドレス(Row Address)信号、ビットライン(Bit Line)を選択するコラムアドレス(Column Address)信号、そしてデータ(Data)信号を伝送するための複数の伝送ラインが配置される。
【０００４】
図１には、一般的な半導体メモリー装置の内部伝送ラインの構成図が示されている。
【０００５】
ここでは、説明の便宜のために、一例として、内部伝送ラインは、２つの伝送ラインを有するものとして説明する。
【０００６】
図１を参照すれば、半導体メモリー装置１０には第１及び第２信号ＩＮ１、ＩＮ２を所定レベルに変換して送信するための第１及び第２送信部１１a、１１ｂが具備される。
【０００７】
第１及び第２送信部１１a、１１ｂと１対１に対応し、第１及び第２受信部１２a、１２ｂが具備される。第１及び第２受信部１２a、１２ｂは第１及び第２送信部１１a、１１ｂから送信される第１及び第２信号ＩＮ１、ＩＮ２をそれぞれ受信して、原信号レベルに変換した後、原信号レベルに変換された第１及び第２信号ＯＵＴ１、ＯＵＴ２を出力する役割をする。
【０００８】
第１及び第２送信部１１a、１１ｂと第１及び第２受信部１２a、１２ｂとの間にはそれぞれ第１及び第２信号ＩＮ１、ＩＮ２を伝送するための第１及び第２伝送ライン１３a、１３ｂが具備される。
【０００９】
この時、通常、第１及び第２伝送ライン１３a、１３ｂは金属で形成され、第１及び第２伝送ライン１３a、１３ｂの間には誘電体(例えば空気)が存在するために、このような第１及び第２伝送ライン１３a、１３ｂの間には寄生容量(Parasitic Capacitor)Ｃが形成されることになる。
【００１０】
これにともない、第１及び第２信号ＩＮ１、ＩＮ２は、第１及び第２伝送ライン１３a、１３ｂを通して伝送される時、相互に干渉を受けるが、このような不必要なカップリングをクロストークノイズ(Crosstalk Noise)という。言い換えれば、第１及び第２信号ＩＮ１、ＩＮ２には、隣接した第１及び第２伝送ライン１３a、１３ｂの間に存在する有効容量(Effective Capacitance)によって信号遅延(Delay)が発生するようになる。ここで、第１及び第２伝送ライン１３a、１３ｂの信号遅延特性は、第１及び第２信号ＩＮ１、ＩＮ２の位相関係に応じて差異が生じる。その差異を、図２を参照して説明する。
【００１１】
図２Ａ及び図２Ｂには、図１の第１及び第２伝送ラインを通して伝送される第１及び第２信号ＩＮ１、ＩＮ２の位相が互いに同一な場合のタイミング図が示されており、図２Ｃ及び図２Ｄには図１の第１及び第２伝送ラインを通して伝送される第１及び第２信号ＩＮ１、ＩＮ２の位相が互いに反対である場合のタイミング図が示されており、図２Ｅには、図２Ａないし図２Ｄをオーバーラップ(overlap)して１つで示したタイミング図が示されている。
【００１２】
先ず、図２Ａ及び図２Ｂに示されたように、第１及び第２送信部１１a、１１ｂを通してお互いに同一位相を有する第１及び第２信号ＩＮ１、ＩＮ２が入力された場合、第１及び第２受信部１２a、１２ｂを通して出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、「a」程度の信号遅延をみせるようになる。これは、第１及び第２送信部１１a、１１ｂに入力される第１及び第２信号ＩＮ１、ＩＮ２が共に同一な位相を有するため、寄生容量Ｃによる有効容量が存在するからである。
【００１３】
これとは異なり、図２Ｃ及び図２Ｄに示されたように、第１及び第２送信部１１a、１１ｂを通してお互いに反対位相を有する第１及び第２信号ＩＮ１、ＩＮ２が入力された場合、第１及び第２受信部１２a、１２ｂを通して出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、「ｂ」程度の信号遅延をみせるようになる。この時の信号遅延は、先に説明した場合(図２Ａ及び図２Ｂ)より大きく表れるようになるが(ｂ＞ａ)、これは第１及び第２送信部１１a、１１ｂに入力される第１及び第２信号ＩＮ１、ＩＮ２が互いに相異する位相を有するため、寄生容量Ｃによる有効容量が、先に説明した場合より相対的に大きくなるためである。
【００１４】
このように、第１及び第２信号ＩＮ１、ＩＮ２の間の位相関係、すなわち、同一位相または反対位相を有することによって第１及び第２伝送ライン１３a、１３ｂに存在する有効容量が変わる現象は、ミラー効果(Miller Effect)として既によく知られている。
【００１５】
したがって、図２Ｅに示されたように、第１及び第２受信部１２a、１２ｂを通して出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、その位相関係によって互いに異なる信号遅延時間ａ、ｂを有するようになる。すなわち、第１及び第２信号ＩＮ１、ＩＮ２は、その位相関係が同一位相関係である場合には速く伝達し、その位相関係が反対位相関係である場合には、遅く伝達するのである。このような場合、第１及び第２受信部１２a、１２ｂの出力スキュー(Skew)、すなわち、遅延時間差(ｃ)が大きくなるため、これは有効ウィンドウ(Valid Window)の大きさを小さくし、高周波数動作の制限を招来するという問題がある。
【００１６】
このような問題を解決するために従来では、第１及び第２伝送ライン１３a、１３ｂの間に遮蔽ライン(Shielding Line)を構成するか、または同一時点に駆動されない他の伝送ラインを第１及び第２伝送ライン１３a、１３ｂの間に配置してクロストークノイズを減らそうとした。特に、アメリカ特許６，８２８，８５２には隣接した伝送ライン間の寄生容量によって発生するクロストークノイズによる信号の遅延を改善するために、遮蔽ラインを信号伝送ラインと同時に遷移(transition)するようにした内容が開示されている。
【００１７】
しかし、近年、半導体メモリー装置が大容量化されて、単位時間当り多くのデータ処理量が要求されつつ内部的な伝送ラインの数が急激に増えている状況である。例えば、ＤＲＡＭ(Dynamic Random Access Memory)の場合、ＤＤＲ３ ＳＤＲＡＭ(DOUBLE DATA RATE 3 SYNCHRONOUS DRAM)に比べて伝送ラインの本数がほとんど８倍の水準に増加される。この時、クロストークノイズに露出される伝送ラインをすべて遮蔽(Shielding)しようとすれば、その遮蔽ラインの増加によって半導体メモリー装置の体積が大きくなるという問題が発生する。
【００１８】
さらに、半導体メモリー装置の体積が大きくなる場合には大量生産時に価格競争力に大きい影響を及ぼすだけでなく、窮極的に同種製品との競争力損失をもたらすようになるという問題が発生する。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】米国特許第６，８２８，８５２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明は、複数の信号伝達時にクロストークノイズ(Crosstalk Noise)を最小化しつつも体積が最小化され得る半導体装置及びその信号伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の一側面によれば、本発明は、複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、第１信号を伝送する伝送区間全体の間に前記第１信号の位相を同一に維持して伝送するための第１伝送ラインと、前記第１伝送ラインに隣接して配置されて第２信号を伝送する伝送区間全体のうちで一部区間の間に前記第２信号の位相を反転させて伝送するための第２伝送ラインと、を具備する。
【００２２】
本発明の他の側面によると、本発明は複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、第１信号を伝送する伝送区間全体の間に前記第１信号の位相を同一に維持して伝送するための第１伝送ラインと、該第１伝送ラインに隣接して配置されて第２信号を伝送するための第２伝送ラインと、前記第２伝送ラインの第１伝送区間と第２伝送区間との間に挿入されて、前記第１伝送区間と前記第２伝送区間とで前記第２信号が互いに反対位相を有するようにするための信号位相反転部と、を具備する。
【００２３】
本発明のまた他の側面によると、複数の同種信号を伝送するための複数の伝送ラインを具備する半導体装置において、第１信号を伝送するための第１伝送ラインと、該第１伝送ラインに挿入されて、偶数個のインバーターを含む第１リピーターと、第２信号を伝送するための第２伝送ラインと、前記第２伝送ラインに挿入されて、奇数個のインバーターを含む第２リピーターと、を具備する。
【００２４】
本発明のさらに他の側面によれば、本発明は互いに隣接した第１及び第２伝送ラインを通して第１及び第２信号を伝送する半導体装置の信号伝送方法において、前記第１及び第２伝送ラインの第１伝送区間で前記第１及び第２信号が互いに第１位相関係を有するように伝送するステップと、前記第１及び第２伝送ラインの第２伝送区間で前記第１及び第２信号が互いに、前記第１位相関係と反対の位相関係である第２位相関係を有するように伝送するステップと、を含む。
【発明の効果】
【００２５】
本発明に係る半導体装置及びその信号伝送方法は、次のような効果を奏することができる。
【００２６】
互いに隣接した第１及び第２伝送ラインを通して第１及び第２信号が伝送される時に第１及び第２信号の位相が、第１伝送区間の間は第１位相関係を有するように伝送され、第２伝送区間の間は第１位相関係と反対の第２位相関係を有するように伝送される。このように伝送されると、第１及び第２信号は、第１及び第２伝送ラインを通して伝送される間、第１及び第２位相関係をすべて有するようになるため、信号遅延特性が互いに補償する関係になる。したがって、従来に比べてクロストークノイズ(Crosstalk Noise)による出力スキュー(Skew)が最小化され高周波数動作が可能になるという効果がある。
【００２７】
また、従来のように遮蔽ライン(Shielding Line)などの伝送ラインを追加せず、信号位相反転部のみを、既に構成された該当伝送ラインに挿入するため、体積改善効果をも奏することができる。
【図面の簡単な説明】
【００２８】
【図１】一般的な半導体装置の内部構成図である。
【図２Ａ】図１の内部伝送ラインを通して伝送される信号の位相が互いに等しい場合のタイミング図である。
【図２Ｂ】図１の内部伝送ラインを通して伝送される信号の位相が互いに等しい場合のタイミング図である。
【図２Ｃ】図１の内部伝送ラインを通して伝送される信号の位相が互いに反対である場合のタイミング図である。
【図２Ｄ】図１の内部伝送ラインを通して伝送される信号の位相が互いに反対である場合のタイミング図である。
【図２Ｅ】図２Ａ〜２Ｄをオーバーラップさせて示すタイミング図である。
【図３】本発明の第１実施形態に係る半導体装置の内部構成図である。
【図４】本発明の第１実施形態に係る半導体装置の信号伝送方法を説明するためのタイミング図である。
【図５】図３の半導体装置の拡張形態を示す内部構成図である。
【図６】本発明の第２実施形態に係る半導体装置の内部構成図である。
【発明を実施するための形態】
【００２９】
以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に理解し、本発明を実施することができる程度に詳しく説明するために、本発明の実施形態を、添付図面を参照して説明する。
【００３０】
図３は、本発明の第１実施形態に係る半導体装置の構成図である。
【００３１】
同図を説明すれば、第１及び第２信号ＩＮ１、ＩＮ２を所定レベルに変換して送信するための第１及び第２送信部１１０、１２０が具備される。第１及び第２信号ＩＮ１、ＩＮ２は、同時に活性化される複数の信号であって、例えば、データ(Data)信号、コラムアドレス(Column Address)信号及びローアドレス(Row Address)信号などである。
【００３２】
第１及び第２送信部１１０、１２０と１対１に対応し、第１及び第２受信部１３０、１４０が具備される。第１及び第２受信部１３０、１４０は、第１及び第２送信部１１０、１２０から送信される第１及び第２信号ＩＮ１、ＩＮ２をそれぞれ受信して原信号レベルに変換して、その変換された第１及び第２信号ＯＵＴ１、ＯＵＴ２を出力する役割を遂行する。
【００３３】
第１及び第２送信部１１０、１２０と第１及び第２受信部１３０、１４０の間にはそれぞれ第１及び第２信号ＩＮ１、ＩＮ２を伝送するための第１及び第２伝送ライン１５０、１６０a、１６０bが互いに隣接されて具備される。ここで、第１伝送ライン１５０は第１信号ＩＮ１が伝送される時、第１信号の位相が第１及び第２伝送区間の間で同一に維持されるように構成される。反面、第２伝送ライン１６０a、１６０bは、第２信号ＩＮ２が伝送される時に第２信号の位相が第１及び第２伝送区間で互いに反対になるように構成される。ここで、第１及び第２伝送区間は、第１及び第２信号ＩＮ１、ＩＮ２が第１及び第２伝送ライン１５０、１６０a、１６０bを通して伝送される伝送区間全体のうちで、下記に説明する信号位相反転部１７０を基準にして区分される伝送区間である。
【００３４】
このために、第２伝送ライン１６０a、１６０bの中央には、第２信号ＩＮ２の位相を反転させるための信号位相反転部１７０が具備される。すなわち、信号位相反転部１７０は第１及び第２伝送区間で第１及び第２信号ＩＮ１、ＩＮ２が互いに異なる位相関係を有するようにする役割を果たすものである。このような信号位相反転部１７０は、インバーターで構成可能である。本実施形態において示された信号位相反転部１７０は、一つのインバーターで具現されているが、必ずしもそうではなく、必要に応じて複数個のインバーターで具現され得、第２信号の位相が反転されるように奇数個のインバーターで構成可能である。
【００３５】
一方、第１及び第２伝送ライン１５０、１６０a、１６０bは、金属で形成され第１及び第２伝送ライン１５０、１６０a、１６０bの間には誘電体(例えば空気)が存在するために、第１及び第２伝送ライン１５０、１６０a、１６０bの間には信号位相反転部１７０を基準として第１及び第２寄生容量(Parasitic Capacitor)Ｃ１、Ｃ２が形成されるようになる。例えば、第１及び第２寄生容量Ｃ１、Ｃ２は、第１及び第２伝送区間にそれぞれ対応して形成される。
【００３６】
このように形成された寄生容量Ｃ１、Ｃ２によって第１及び第２信号ＩＮ１、ＩＮ２が第１及び第２伝送ライン１５０、１６０a、１６０bを通して伝送する時に相互干渉するようになるが、このような不必要なカップリングは上記したクロストークノイズ(Crosstalk Noise)である。すなわち、第１及び第２信号ＩＮ１、ＩＮ２は、隣接した第１及び第２伝送ライン１５０、１６０a、１６０bの間に存在する有効容量(Effective Capacitance)によって信号遅延(Delay)が発生するようになる。この時、信号遅延は、第１及び第２信号ＩＮ１、ＩＮ２が同一位相関係である場合より反対位相関係である場合、相対的に増加された有効容量によってさらに大きく発生する。
【００３７】
ところが、第１及び第２信号ＩＮ１、ＩＮ２は、信号位相反転部１７０によって第１及び第２伝送のうちのいずれか一方の区間では互いに同一な位相関係を有するようになり、他方の区間では互いに反対の位相関係を有する。したがって、第１及び第２伝送区間の間に全体の有効容量は、第１及び第２信号ＩＮ１、ＩＮ２が入力される時の位相関係と関係なく類似して発生するため、結局、第１及び第２受信部１３０、１４０から出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、出力スキュー(Skew)が最小化される。
【００３８】
以下、上記のような構成を有する半導体装置の信号伝送方法を、図４を参照して詳細に説明する。
【００３９】
同図には、本発明の第１実施形態に係る半導体装置の信号伝送方法を説明するためのタイミング図が示されている。この時、同図は、説明の便宜のために第１及び第２信号の位相関係に対するすべての場合をオーバーラップして１つのタイミング図で示したものであることに留意されたい。
【００４０】
同図を参照すれば、第１及び第２送信部１１０、１２０を通して入力される第１及び第２信号ＩＮ１、ＩＮ２は、その位相関係が互いに同一であるか、または互いに反対でありうる。このような第１及び第２信号ＩＮ１、ＩＮ２は、第１及び第２伝送区間を通して信号遅延が互いに補償されて、このように信号遅延が補償された第１及び第２信号ＯＵＴ１、ＯＵＴ２が第１及び第２受信部１３０、１４０を通して出力される。
【００４１】
仮に、第１及び第２送信部１１０、１２０を通して互いに同一の位相を有する第１及び第２信号ＩＮ１、ＩＮ２が入力された場合、第１及び第２受信部１３０、１４０を通して出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、「Ａ」の分だけ信号遅延をみせるようになる。この時の信号遅延は、従来に比べて増加されたものである(図２Ｅの場合と比較すると、Ａ＞ａ)。これは同一の位相を有する第１及び第２信号ＩＮ１、ＩＮ２は、第１伝送区間では同一位相関係を維持するが、第２伝送区間では信号位相反転部１７０によって反対位相関係を有するようになる。この時、第１及び第２信号ＩＮ１、ＩＮ２は、その位相関係によって第１及び第２寄生容量Ｃ１、Ｃ２による有効容量が相異して適用される。同一位相関係である場合には有効容量が減少し、反対位相関係である場合には、有効容量が増加する。したがって、第１及び第２信号ＯＵＴ１、ＯＵＴ２は従来に比べて信号遅延が増加するようになる。
【００４２】
反面、第１及び第２送信部１１０、１２０を通して互いに相異な位相を有する第１及び第２信号ＩＮ１、ＩＮ２が入力される場合、第１及び第２受信部１３０、１４０を通して出力される第１及び第２信号ＯＵＴ１、ＯＵＴ２は、「Ｂ」の分だけ信号遅延をみせるようになる。この時の信号遅延は、従来に比べて減少される(図２Ｅの場合と比較すると、Ｂ＜ｂ)。これは相異な位相を有する第１及び第２信号ＩＮ１、ＩＮ２は、第１伝送区間では相異な位相を維持するが、第２伝送区間では信号位相反転部１７０によって互いに同一な位相を有するようになる。そうすると、先に説明したように、第１及び第２信号ＩＮ１、ＩＮ２は、その位相関係によって有効容量が相異して適用される。したがって、第１及び第２信号ＯＵＴ１、ＯＵＴ２は、従来に比べて信号遅延が減少される。
【００４３】
このように、第１及び第２信号ＩＮ１、ＩＮ２が第１及び第２伝送ライン１５０、１６０a、１６０bを通して伝送される時、信号位相反転部１７０によって伝送区間別に他の位相関係を有するようになる。したがって、第１及び第２信号ＩＮ１、ＩＮ２の位相関係が同一位相関係である場合は、信号遅延が増加する方に補償され、反対位相関係である場合には、信号遅延が減少する側に補償されるものである。このような場合、第１及び第２信号ＯＵＴ１、ＯＵＴ２の出力スキュー(Skew)、すなわち、遅延時間差Ｃが最小化されるため(図２Ｅの場合と比較して、Ｃ＜ｃ)、高周波数動作が可能になる。
【００４４】
一方、本発明の第１実施形態に係る半導体装置１００は、図５のように拡張された形態で適用可能である。すなわち、伝送ラインの１つおきに信号位相反転部が挿入されて構成されれば、複数の信号が該当伝送ラインを通して同時に伝送される時に、クロストークノイズによる出力スキューが最小化されることができる。もちろん、信号位相反転部は該当伝送ラインの中央に位置されるように挿入されて構成される。
【００４５】
次に、本発明の第２実施形態に係る半導体装置を、図６を参照して説明する。
【００４６】
同図には、本発明の第２実施形態に係る半導体装置の構成図が示されている。
【００４７】
本発明の第２実施形態は、第１実施形態と対比してリピーターが追加挿入された構成であるので、第１実施形態と同一な構成に対しては説明を省略する。
【００４８】
同図をみれば、リピーター２６０は第１伝送ライン２５０a、２５０bに反映される負荷が非常に大きい場合、これを補償するために第１伝送ライン２５０a、２５０b上に挿入される。このようなリピーター２６０は、第１信号が第１伝送ライン２５０a、２５０bを通して伝送する時に第１信号が第１伝送ラインの位相が反転しないように構成されることが好ましい。すなわち、リピーター２６０は偶数個のインバーターで構成可能である。
【００４９】
このように第１伝送ライン２５０a、２５０b上にリピーター２６０が挿入されて構成される場合でも第２伝送ライン２７０a、２７０b上の中央に信号位相反転部２８０を挿入して構成さえすれば、これもまた、本発明の第１実施形態で説明した原理によって同一の効果を得ることができる。
【００５０】
このような本発明の実施形態によると、半導体装置の体積を増加させず、かつクロストークノイズによる出力スキューを最小化することができ、高周波数動作が可能になるという利点がある。
【００５１】
本発明の技術思想は、上記した実施形態によって具体的に記述されたが、以上で説明した実施形態はその説明のためのものであり、本発明を制限するためのものではないことに留意しなければならない。また、本発明の技術分野の通常の専門家ならば、本発明の技術的思想の範囲内でさまざまな置き換え、変形及び変更により多様な実施形態が可能であることを理解することができるであろう。
【符号の説明】
【００５２】
１００  半導体装置
１１０  第１送信部
１２０  第２送信部
１３０  第１受信部
１４０  第２受信部
１５０  第１伝送ライン
１６０a及び１６０b  第２伝送ライン
１７０  信号位相反転部
Ｃ１  第１寄生容量
Ｃ２  第２寄生容量
【図１】
2011119631.tif 000003
【図２Ａ】
2011119631.tif 000004
【図２Ｂ】
2011119631.tif 000005
【図２Ｃ】
2011119631.tif 000006
【図２Ｄ】
2011119631.tif 000007
【図２Ｅ】
2011119631.tif 000008
【図３】
2011119631.tif 000009
【図４】
2011119631.tif 000010
【図５】
2011119631.tif 000011
【図６】
2011119631.tif 000012