(57)【要約】【課題】簡単な方式でスイッチング素子の導通損失の増加を抑えつつ、かつ駆動損失を低減できるスイッチング素子駆動装置を提供する。【解決手段】１以上の電圧駆動型の半導体スイッチング素子Ｑを含む電力変換装置１と、前記半導体スイッチング素子のゲート制御信号を出力する制御装置５と、前記スイッチング素子の低ゲート電源電圧及び高ゲート電源電圧を駆動電源として供給するゲート電源回路６と、前記ゲート制御信号及び前記駆動電源に基づいて前記スイッチング素子を駆動するゲート駆動回路８とを備え、前記制御装置５は、前記ゲート制御信号のオンまたはオフの比率に基づいて前記ゲート駆動回路８に供給する前記低ゲート電源電圧及び高ゲート電源電圧を選択する構成を有する。【選択図】図１
2011119914.tif 000002
【特許請求の範囲】
【請求項１】
１以上の電圧駆動型の半導体スイッチング素子を含む電力変換装置と、
前記半導体スイッチング素子のゲート制御信号を出力する制御装置と、
前記スイッチング素子の低ゲート電源電圧及び高ゲート電源電圧を駆動電源として供給するゲート電源回路と、
前記ゲート制御信号及び前記駆動電源に基づいて前記スイッチング素子を駆動するゲート駆動回路とを備え、
前記制御装置は、前記ゲート制御信号のオンまたはオフの比率に基づいて前記ゲート駆動回路に供給する前記低ゲート電源電圧及び高ゲート電源電圧を選択する
ことを特徴とするスイッチング素子駆動装置。
【請求項２】
前記制御装置は、前記半導体スイッチング素子が高周波でオン・オフ動作する高周波スイッチング動作時に前記低ゲート電源電圧を選択し、常時オンを含めた低周波でオン・オフ動作している低周波スイッチング動作時に前記高ゲート電源電圧を選択する
ことを特徴とする請求項１に記載のスイッチング素子駆動装置。
【請求項３】
前記電力変換装置が複数の半導体スイッチング素子で構成されている場合に、各半導体スイッチング素子のゲート電圧を個別に可変する
ことを特徴とする請求項１又は２に記載のスイッチング素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源等の電力変換装置に用いられる電圧駆動型半導体スイッチング素子を駆動するスイッチング素子駆動装置に関する。
【背景技術】
【０００２】
スイッチング電源等の電力変換装置には、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の電圧駆動型の半導体スイッチング素子が用いられる（以下、電圧駆動型の半導体スイッチング素子としてＭＯＳＦＥＴを適用した場合について説明する。また、半導体スイッチング素子を単にスイッチング素子と称する）。このスイッチング素子はゲート駆動回路により出力されたゲート駆動電圧によりオン、オフ制御される。スイッチング素子には、標準的なゲート電圧値が素子毎に設定されているが、一般的にゲート駆動電圧が高い場合にはドレイン−ソース間抵抗Ｒｄｓ（いわゆるオン抵抗）が低くなる。スイッチング素子の導通損失はＲｄｓ×Ｉｄｓ2×ｔ（Ｉｄｓはドレイン−ソース間に流れる電流、ｔはオン時間の比率）であり、オン抵抗が低いほど導通損失は低くなる。一方で、スイッチング素子の入力容量の充放電により発生する駆動損失はＣｉｓｓ×Ｖ2×ｆ（Ｃｉｓｓはスイッチング素子の入力容量，Ｖはゲート電圧，ｆはスイッチング周波数）であり、ゲート駆動電圧が高くなるに従って損失は大きくなる。
【０００３】
スイッチング素子の損失の大半は上記の導通損失が占める場合が多く、その損失を低減するためにスイッチング素子を複数個並列に接続することでオン抵抗を低減することができるが、入力容量Ｃｉｓｓは素子並列数に比例するため駆動損失は増加し、駆動装置が大型化する。また駆動損失は電力変換装置に接続される負荷量によらず一定の損失が発生するため、軽負荷時には装置の変換効率が悪化してしまう課題もある。
このような課題に対して、スイッチング素子の主電流情報を基にゲート駆動電圧を可変にすることでスイッチング素子の導通損失と駆動損失を低減する技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９６８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載された従来例にあっては、スイッチング素子に流れる電流情報を検出するための電流検出器（ホールＣＴ）が必要であり、装置が大形化・高コスト化してしまうという未解決の課題がある。また、スイッチング素子に流れる電流は一般的にリプル成分を含んでいるため、リプルのピーク最大の状態ではゲート駆動電圧は高くなり、駆動損失は増加する。駆動損失を抑えようとするとゲート駆動電圧を下げざるを得ないため、導通損失が増加する。従って、導通損失と駆動損失の損失低減を両立するのが困難であるという未解決の課題もある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、簡単な方式でスイッチング素子の導通損失の増加を抑えつつ、かつ駆動損失を低減できるスイッチング素子駆動装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一の形態に係るスイッチング素子駆動装置は、１以上の電圧駆動型の半導体スイッチング素子を含む電力変換装置と、前記半導体スイッチング素子のゲート制御信号を出力する制御装置と、前記スイッチング素子の低ゲート電源電圧及び高ゲート電源電圧を駆動電源として供給するゲート電源回路と、前記ゲート制御信号及び前記駆動電源に基づいて前記スイッチング素子を駆動するゲート駆動回路とを備え、前記制御装置は、前記ゲート制御信号のオンまたはオフの比率に基づいて前記ゲート駆動回路に供給する前記低ゲート電源電圧及び高ゲート電源電圧を選択することを特徴としている。
【０００７】
また、本発明の他の形態に係るスイッチング素子駆動装置は、前記制御装置は、前記半導体スイッチング素子が高周波でオン・オフ動作する高周波スイッチング動作時に前記低ゲート電源電圧を選択し、常時オンを含めた低周波でオン・オフ動作している低周波スイッチング動作時に前記高ゲート電源電圧を選択することを特徴としている。
さらに、本発明の他の形態に係るスイッチング素子駆動装置は、前記電力変換装置が複数の半導体スイッチング素子で構成されている場合に、各半導体スイッチング素子のゲート電圧を個別に可変することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、スイッチング素子のゲート制御信号のオンまたはオフの比率を基にゲート駆動電圧を可変することで、スイッチング素子の導通損失の増加を抑えつつ、駆動損失を低減する。従って、スイッチング素子の発熱を放熱する部品の小型化とゲート駆動装置の小型化を両立できる。また本発明は、前述した従来例のようにスイッチング素子の電流検出を行う必要がなく、簡単な方法で実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態を示すスイッチング素子駆動装置のブロック図である。
【図２】図１の制御装置で実行するゲート信号制御処理手順の一例を示すフローチャートである。
【図３】図１のゲート電源回路の具体的構成を示す回路図である。
【図４】図１のゲート駆動回路の具体的構成を示す回路図である。
【図５】第１の実施形態の動作の説明に供する波形図である。
【図６】本発明の第２の実施形態を示すスイッチング素子駆動装置のブロック図である。
【図７】第２の実施形態に適用し得るゲート電源回路の具体的構成を示す回路図である。
【図８】第２の実施形態における制御装置で実行するゲート信号制御処理手順の一例を示すフローチャートである。
【図９】本発明の第３の実施形態を示すスイッチング素子駆動装置のブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施形態を示す電圧駆動型半導体スイッチング素子を駆動するスイッチング素子駆動装置のブロック図である。
図中、１は例えば金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）で構成される電圧駆動型の半導体スイッチング素子（以下、単にスイッチング素子と称す）Ｑを含むスイッチング電源、ＡＣ−ＤＣ変換装置、ＤＣ−ＡＣ変換装置等の電力変換装置である。ここで、スイッチング素子Ｑは、後述する図５（ａ）に示すように、オン状態及びオフ状態を高い周波数で繰り返すパルス幅変調信号による高周波スイッチング動作と、常時オン状態を含め、オン状態及びオフ状態を低い周波数で繰り返す低周波スイッチング動作との双方の駆動態様で駆動される。このように、高周波スイッチング動作と低周波スイッチング動作とを行うスイッチング素子Ｑについては駆動損失と導通損失との双方を生じることになる。
【００１１】
このため、第１の実施形態では、駆動損失と導通損失との双方を生じるスイッチング素子Ｑを図１に示すスイッチング素子駆動装置４によって駆動制御する。
このスイッチング素子駆動装置４は、制御装置５と、ゲート電源回路６と、電源切換回路７と、ゲート駆動回路８とを備えている。
制御装置５は、例えばワンチップのマイクロコンピュータやデジタルシグナルプロセッサ（ＤＳＰ）等の演算処理装置を含んで構成され、スイッチング素子Ｑをオン・オフするオン・オフ指令に基づくゲート制御信号ｄを出力し、かつ前記オン・オフ指令の時間比率に応じて２種類のゲート電源電圧を切換えるゲート電源切換信号ｘを出力する。
【００１２】
この制御装置５は、図２に示すゲート信号制御処理を実行する。このゲート信号制御処理は、先ず、ステップＳ１で、出力するゲート制御信号ｄのオン・オフ指令を読込み、次いでステップＳ２に移行して、読込んだオン・オフ指令のオン時間比率が予め設定した時間比率閾値以下であるか否かを判定する。
このステップＳ２の判定結果が、オン・オフ指令のオン時間比率が予め設定した時間比率閾値以下であるときには、ステップＳ３に移行し、低いゲート電源電圧Ｖｇｌを選択する例えば論理値“０”のゲート電源切換信号ｘを電源切換回路７に出力し、次いでステップＳ４に移行して、オン・オフ指令に応じたゲート制御信号ｄをゲート駆動回路８に出力してから前記ステップＳ１に戻る。
【００１３】
一方、前記ステップＳ２の判定結果が、オン・オフ指令のオン時間比率が予め設定した時間比率閾値を超えている場合には、ステップＳ５に移行して、高いゲート電源電圧Ｖｇｈを選択する例えば論理値“１”のゲート電源切換信号ｘを電源切換回路７に出力してから前記ステップＳ４に移行する。
また、ゲート電源回路６は、スイッチング素子Ｑの駆動損失を低減する低いゲート電源電圧Ｖｇｌと、スイッチング素子Ｑの導通損失を抑制する高いゲート電源電圧Ｖｇｈとを出力する。このゲート電源回路６の具体的構成は、図３に示すように構成されている。すなわち、直流電源１１と例えば金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）で構成される半導体スイッチング素子１２とをトランス１３の一次側巻線１３ａに直列に接続されている。
【００１４】
また、トランス１３の二次側巻線１３ｂの一端がダイオード１４を介して正極側の高電圧出力端子１５ｐに接続され、二次側巻線１３ｂの他端が直接負極側の高電圧出力端子１５ｎに接続され、ダイオード１４のアノード側と二次側巻線１３ｂの他端側との間に平滑用コンデンサ１６が接続されている。
さらに、トランス１３の三次側巻線１３ｃの一端がダイオード１７を介して正極側の低電圧出力端子１８ｐに接続され、三次側巻線１３ｃの他端が直接負極側の低電圧出力端子１８ｎに接続され、ダイオード１７のアノード側と三次側巻線１３ｃの他端側との間に平滑用コンデンサ１９が接続されている。
【００１５】
ここで、半導体スイッチング素子１２のゲートに所定のオンデューティ比のパルス幅変調信号を供給するとともに、二次側巻線１３ｂと三次側巻線１３ｃとの巻数比を変えることで、高電圧出力端子１５ｐ及び１５ｎから高いゲート電源電圧Ｖｇｈを出力し、低電圧出力端子１８ｐ及び１８ｎから低いゲート電源電圧Ｖｇｌを出力する。
そして、高電圧出力端子１５ｐ及び１５ｎから出力される高いゲート電源電圧Ｖｇｈ及び低電圧出力端子１８ｐ及び１８ｎから出力される低いゲート電源電圧Ｖｇｌは、使用するＭＯＳＦＥＴによってゲート電圧の範囲も変化するが、ゲートオンのスレッシュホールドよりも高く、絶対定格よりも低い範囲でゲート電源電圧が設定される。
【００１６】
一般的には、ＭＯＳＦＥＴは飽和領域（一定のゲート電圧以上で、ドレイン−ソース間電圧に比例してドレイン電流が増加する、つまりオン電圧（Ｒｄｓ）が一定であるという状態）で使用されるため、飽和領域の中での低いゲート電源電圧Ｖｇｌを例えば１０Ｖ程度に、高いゲート電源電圧Ｖｇｈを１５Ｖ程度に設定する。
また、電源切換回路７は、ゲート電源回路６から出力される低ゲート電源電圧Ｖｇｌ及び高ゲート電源電圧Ｖｇｈが入力されており、制御装置５からのゲート電源切換信号ｘが論理値“０”であるときに低ゲート電源電圧Ｖｇｌを選択し、これをゲート電源電圧Ｖｇとしてゲート駆動回路８に出力し、ゲート電源切換信号ｘが論理値“１”であるときには高ゲート電源電圧Ｖｇｈを選択し、これをゲート電源電圧Ｖｇとしてゲート駆動回路８に出力する。
【００１７】
さらに、ゲート駆動回路８は、図４に示すように、２つのパルストランス２０ａ及び２０ｂを備え、両パルストランス２０ａ及び２０ｂの一次側巻線の一端にゲート電源電圧Ｖｇが入力され、一次巻線の他端がＭＯＳＦＥＴで構成されるスイッチング素子２１ａ及び２１ｂを介して接地され、各パルストランス２０ａ及び２０ｂの一次側巻線と並列に抵抗２２ａ及び２２ｂとコンデンサ２３ａ及び２３ｂとの直列回路が接続されている。そして、スイッチング素子２１ａ及び２１ｂのゲートに制御装置５から出力されるゲート制御信号ｄが供給される。
【００１８】
パルストランス２０ａ及び２０ｂの二次側巻線は、その一端がダイオード２４ａ及び２４ｂを介して互いに接続されてダイオード２５のカソードに接続され、このダイオード２５のアノードが抵抗２６を介してスイッチング素子Ｑのゲートに接続される。また、パルストランス２０ａ及び２０ｂの二次側巻線の他端は、互いに接続されてアースラインＬｅに接続され、このアースラインＬｅにスイッチング素子Ｑのソースに接続されている。
さらに、ダイオード２５と抵抗２６との接続点とアースラインＬｅとの間にＰＮＰ型トランジスタ２７が接続され、このトランジスタ２７のベースがダイオード２４ａ及び２４ｂの接続点とダイオード２５との間とアースラインＬｅとの間に接続された抵抗２８のダイオード２４ａ及び２４ｂの接続点とダイオード２５との接続点側に接続されている。
【００１９】
次に、上記第１の実施形態の動作を説明する。
今、制御装置５で、ゲート駆動回路８に対するオン・オフ指令が、図５（ａ）に示すゲート制御信号ｄを出力するものとする。このゲート制御信号ｄは、区間Ｔ１では、電力変換装置１のスイッチング素子Ｑを、オン状態及びオフ状態を高い周波数で繰り返す高周波スイッチング動作させるパルス幅変調信号として設定され、区間Ｔ１に続く区間Ｔ２では、スイッチング素子Ｑを低周波スイッチング動作させるオン状態を継続する信号として設定されている。
【００２０】
このため、制御装置５では、図２に示すゲート信号制御処理を実行しており、区間Ｔ１では、オン・オフ指令を読込んだときに（ステップＳ１）、オン・オフ指令のオン時間比率が時間比率閾値より小さいので、ステップＳ３に移行する。このステップＳ３では、電源切換回路７に対するゲート電源切換信号ｘを、図５（ｂ）に示すように、ゲート電源回路６から出力されるゲート電源電圧Ｖｇｈ及びＶｇｌのうち低い方のゲート電源電圧Ｖｇｌを選択する論理値“０”に設定して電源切換回路７に出力する。これによって、電源切換回路７で、図５（ｃ）に示すように、低いゲート電源電圧Ｖｇｌが選択されて、これがゲート電源電圧Ｖｇとしてゲート駆動回路８に出力される。次いで、ゲート制御信号ｄがゲート駆動回路８に出力される（ステップＳ４）。
【００２１】
このため、ゲート駆動回路８では、パルストランス２０ａ及び２０ｂの入力側巻線に低いゲート電源電圧Ｖｇｌとなるゲート電源電圧Ｖｇが入力され、且つスイッチング素子２１ａ及び２１ｂがゲート制御信号ｄで駆動される。これにより、パルストランス２０ａ及び２０ｂの二次側から図５（ｄ）に示すように、オン状態の電圧が低いゲート電源電圧Ｖｇｌとなり、高い周波数でスイッチングするゲート駆動電圧Ｖｇｓが出力され、このゲート駆動電圧Ｖｇｓが電力変換装置１のスイッチング素子Ｑのゲートに供給される。
したがって、スイッチング素子Ｑが低いゲート電源電圧Ｖｇｌで高周波スイッチング動作されることになり、駆動損失を低減することができる。
【００２２】
また、図５における区間Ｔ１後の、区間Ｔ２となると、オン・オフ指令が、ゲート制御信号ｄを図５（ａ）に示すようにオン状態を継続する信号となるので、図２におけるステップＳ２で、オン・オフ指令の時間比率が時間比率閾値を超えているものと判断されてステップＳ５に移行する。このため、電源切換回路７に対するゲート電源切換信号ｘを、図５（ｂ）に示すように、ゲート電源回路６から出力されるゲート電源電圧Ｖｇｈ及びＶｇｌのうち高い方のゲート電源電圧Ｖｇｈを選択する論理値“１”に設定して電源切換回路７に出力する。これによって、電源切換回路７で、図５（ｃ）に示すように、高いゲート電源電圧Ｖｇｈが選択されて、これがゲート電源電圧Ｖｇとしてゲート駆動回路８に出力される。次いで、ゲート制御信号ｄがゲート駆動回路８に出力される（ステップＳ４）。
【００２３】
このため、ゲート駆動回路８では、パルストランス２０ａ及び２０ｂの入力側巻線に高いゲート電源電圧Ｖｇｈとなるゲート電源電圧Ｖｇが入力され、且つスイッチング素子２１ａ及び２１ｂがゲート制御信号ｄでオン状態に駆動される。これにより、パルストランス２０ａ及び２０ｂの二次側から図５（ｄ）に示すように、高いゲート電源電圧Ｖｇｈでオン状態を継続するゲート駆動電圧Ｖｇｓが出力され、このゲート駆動電圧Ｖｇｓが電力変換装置１のスイッチング素子Ｑのゲートに供給される。
したがって、スイッチング素子Ｑが高いゲート電源電圧Ｖｇｈで常時オン状態を含む低周波スイッチング動作されることになり、導通損失を抑制することができる。
【００２４】
このように、上記第１の実施形態では、高価で且つ大形のホールＣＴなどの電流検出器を必要とすることなく、ゲート制御信号ｄの時間比率が時間比率閾値以下であるか否かを判定し、その判定結果に応じてスイッチング素子Ｑが高周波スイッチング動作されるときには低いゲート電源電圧Ｖｇｌとなり、スイッチング素子Ｑが常時オン状態を含む低周波スイッチング動作されるときには高いゲート電源電圧Ｖｇｈとなるゲート駆動電圧Ｖｇｓをスイッチング素子Ｑに供給することにより、駆動損失及び導通損失の双方を抑制することができる。したがって、スイッチング素子Ｑの発熱を放熱する部品の小形化とゲート駆動装置の小型化の双方を両立することがでる。
なお、上記第１の実施形態においては、制御装置５を演算処理装置で構成する場合について説明したが、これに限定されるものではなく、論理回路で構成される集積回路構成とすることもできる。
【００２５】
次に、本発明の第２の実施形態を図６について説明する。
この第２の実施形態では、制御装置５でゲート電源電圧を指定する電圧指定信号ｙをゲート電源回路６に出力し、ゲート電源回路６で電圧指定信号ｙに応じたゲート電源電圧Ｖｇをゲート駆動回路８に出力するようにしたものである。
この第２の実施形態では、図６に示すように、前述した第１の実施形態における図１の電源切換回路７が省略され、これに代えてゲート電源回路６から制御装置５から入力される電圧指定信号ｙによって指定された高いゲート電源電圧Ｖｇｈ及び低いゲート電源電圧Ｖｇｌの何れかとなるゲート電源電圧Ｖｇを出力するように構成されている。
【００２６】
すなわち、ゲート電源回路６が、図７に示すように、前述した第１の実施形態における図３の構成において、トランス１３の三次側巻線１３ｃが省略されているとともに、電圧指定信号ｙが入力されて、この電圧指定信号ｙに応じたデューティ比のパルス幅変調信号を出力するパルス幅変調信号形成回路２０が設けられていることを除いては図３と同様の構成を有し、図３との対応部分には同一符号を付し、その詳細説明はこれを省略する。
【００２７】
ここで、パルス幅変調信号形成回路２０では、電圧指定信号ｙが論理値“０”であるときには、オンデューティ比が比較的小さいパルス幅変調信号Ｖｇｐｌをスイッチング素子１２に出力することにより、出力端子１５ｐ及び１５ｎからゲート駆動回路８へ第１の実施形態と同様の低いゲート電源電圧Ｖｇｌを出力する。
また、電圧指定信号ｙが論理値“１”であるときには、オンデューティ比が比較的大きいパルス幅変調信号Ｖｇｐｈをスイッチング素子１２に出力することにより、出力端子１５ｐ及び１５ｎからゲート駆動回路８へ第１の実施形態と同様の高いゲート電源電圧Ｖｇｈを出力する。
【００２８】
また、制御装置５では、図８に示す前述した図２に対応するゲート信号制御処理を実行する。このゲート信号制御処理では、前述した図２のステップＳ３の処理が論理値“０”の電圧指定信号ｙをゲート電源回路６に出力するステップＳ１３に変更されている。また、ステップＳ５の処理が論理値“１”の電圧指定信号ｙをゲート電源回路６に出力するステップＳ１４に変更されている。これらの変更点を除いては、図２と同様の処理を行い、図２との対応処理には同一ステップ番号を付し、その詳細説明はこれを省略する。
【００２９】
この第２の実施形態では、電力変換装置１のスイッチング素子Ｑが高周波スイッチング動作されるときには、制御装置５から論理値“０”の電圧指定信号ｙがゲート電源回路６に出力される。このため、ゲート電源回路６のパルス幅変調信号形成回路２０からオンデューティ比の比較的小さいパルス幅変調信号Ｖｇｐｌがスイッチング素子１２のゲートに供給される。これにより、ゲート電源回路６から低いゲート電源電圧Ｖｇｌのゲート電源電圧Ｖｇがゲート駆動回路８に供給されるので、上述した第１の実施形態と同様に電力変換装置１のスイッチング素子Ｑの駆動損失を低減することができる。
【００３０】
また、電力変換装置１のスイッチング素子Ｑが常時オン状態を含む低周波スイッチング動作されるときには、制御装置５からち論理値“１”の電圧指定信号ｙがゲート電源回路６に出力される。このため、ゲート電源回路６のパルス幅変調信号形成回路２０からオンデューティ比の大きいパルス幅変調信号Ｖｇｐｈがスイッチング素子１２のゲートに供給される。これにより、ゲート電源回路６から高いゲート電源電圧Ｖｇｈのゲート電源電圧Ｖｇがゲート駆動回路８に供給されるので、上述した第１の実施形態と同様に電力変換装置１のスイッチング素子Ｑの導通損失を抑制することができる。
【００３１】
次に、本発明の第３の実施形態を図９について説明する。
この第３の実施形態では、複数のスイッチング素子Ｑａ，Ｑｂを有する電力変換装置に本発明を適用したものである。
すなわち、第３の実施形態では、電力変換装置１が、ダイオードＤａ及び例えばＭＯＳＦＥＴで構成されるスイッチング素子Ｑａを直列に接続した直列回路３１とダイオードＤｂ及び例えばＭＯＳＦＥＴで構成されるスイッチング素子Ｑｂを直列に接続した直列回路３２とが正極側ラインＬｐ及び負極側ラインＬｎ間に並列に接続されたＡＣ−ＤＣ変換回路の構成を有する。
【００３２】
そして、直列回路３１のダイオードＤａ及びスイッチング素子Ｑａの接続点が交流入力点ＰｉａとしてリアクトルＬａを介して交流電源３３の一端に接続され、直列回路３２のダイオードＤｂ及びスイッチング素子Ｑｂの接続点が交流入力点ＰｉｂとしてリアクトルＬｂを介して交流電源３３の他端に接続されている。
また、電力変換装置１から導出される正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサＣ１が接続され、この平滑用コンデンサＣ１と並列に直流負荷３４が接続されている。
【００３３】
そして、電力変換装置１のスイッチング素子Ｑａ及びＱｂが個別のゲート駆動回路８ａ及び８ｂによって駆動される。これらゲート駆動回路８ａ及び８ｂには、前述した第１の実施形態と同様に、電源切換回路７から制御装置５からのゲート電源電圧Ｖｇａ及びＶｇｂが供給されている。
また、交流電源３３の端子間電圧を電圧検出器４１で検出し、リアクトルＬｂに流れる電流を電流検出器４２で検出し、さらに、平滑用コンデンサＣ１の端子間電圧を電圧検出器４３で検出し、各検出器４１〜４３の検出信号を制御装置５に入力する。
制御装置５では、入力される交流電源３３の両端電圧とリアクトルＬｂの電流、平滑用コンデンサＣ１（負荷３４）の電圧に基づいて平滑用コンデンサＣ１の直流電圧の定電圧制御と交流入力電流の力率改善動作を行う。
【００３４】
具体的に説明すると、交流電源３３の交流電圧が正極性の場合はスイッチング素子Ｑａを制御装置５から出力されるゲート制御信号ｄａによって高周波でオン・オフ（PWM制御）する高周波スイッチング動作させ、スイッチング素子Ｑｂは制御装置５から出力されるゲート制御信号ｄｂによって常にオン状態を保つように制御する。スイッチング素子Ｑａをオン状態とすると電流は交流電源３３→リアクトルＬａ→スイッチング素子Ｑａ→スイッチング素子Ｑｂのオン抵抗(ソースからドレイン方向で電流が流れる)→ リアクトルＬｂ→交流電源３３の経路で流れて増加する。ここで、スイッチング素子Ｑａがオフ状態となるとリアクトルＬａ及びＬｂに流れている電流はリアクトルＬａ→ダイオードＤ１→平滑用コンデンサＣ１→スイッチング素子Ｑｂのオン抵抗→リアクトルＬｂ→交流電源３３→リアクトルＬａの経路に転流して減少し、負荷にエネルギーが供給される。
【００３５】
交流電源３３の交流電圧が負極性の場合にも回路の対称性からスイッチング素子Ｑｂをゲート制御信号ｄｂによって高い周波数でオン・オフ制御する高周波スイッチング動作させ、スイッチング素子Ｑａをゲート制御信号ｄａによって常にオン状態に保たせることで同様な動作となる。よって、スイッチング素子Ｑａ及びＱｂを適切なゲート駆動電圧Ｖｇｓａ及びＶｇｓｂで駆動させることで入力電流を正弦波状に制御しながら、所望の直流電圧を得ることができる。
【００３６】
この際、交流電源３３の交流電圧が正極性の場合には、スイッチング素子Ｑｂのゲート電源電圧Ｖｇｂは高い方のゲート電源電圧Ｖｇｈとすることでオン抵抗を下げ、導通損失を低減することができる。また、スイッチング素子Ｑａのゲート電源電圧Ｖｇａは低い方のゲート電源電圧Ｖｇｌとすることで、駆動損失を低減することができ、前述した第１の実施形態と同様の作用効果を得ることができる。一方で、交流電源３３の交流電圧が負極性の場合には、スイッチング素子Ｑａのゲート電源電圧Ｖｇａは高い方のゲート電源電圧Ｖｇｈとすることでオン抵抗を下げ、導通損失を低減することができる。また、スイッチング素子Ｑｂのゲート電源電圧Ｖｇｂは低い方のゲート電源電圧Ｖｇｌとすることで、駆動損失を低減することができる。
【００３７】
なお、上記第３の実施形態においては、電力変換装置１が２つのスイッチング素子Ｑａ及びＱｂで構成されている場合について説明したが、これに限定されるものではなく、多相交流を整流する場合には、相数に応じたスイッチング素子を適用すればよく、さらに回生動作を行わせる場合には、ダイオードＤａ及びＤｂもスイッチング素子に変更して交流相数の倍のスイッチング素子数とすることができる。この他、電力変換装置１の構成も上記構成に限定されるものではなく、任意の構成を適用することができる。
【００３８】
また、上記第１〜第３の実施形態においては、半導体スイッチング素子としてＭＯＳＦＥＴを適用した場合について説明したが、これに限定されるものではなく、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や静電誘導形トランジスタ（ＳＩＴ）等の電圧駆動形の半導体スイッチング素子を適用することができる。
さらに、上記第１〜第３の実施形態においては、制御装置５で、ゲート制御信号ｄのオン時間比率が予め設定された時間比率閾値以下であるときに低ゲート電源電圧Ｖｇｌを選択し、時間比率閾値を超えているときに高ゲート電源電圧Ｖｇｈを選択する場合について説明したが、これに限定されるものではなく、ゲート制御信号ｄのオフ時間比率が予め設定された時間比率閾値以上であるときに低ゲート電源電圧Ｖｇｌを選択し、時間比率閾値未満であるときに高ゲート電源電圧Ｖｇｈを選択するようにしてもよい。
【符号の説明】
【００３９】
１…電力変換装置、Ｑ…スイッチング素子、４…スイッチング素子駆動装置、５…制御装置、６…ゲート電源回路、７…電源切換回路、８…駆動回路、１１…直流電源、１２…スイッチング素子、１３…トランス、１３ａ…一次側巻線、１３ｂ…二次側巻線、１３ｃ…三次側巻線、１４，１７…ダイオード、１５ｐ，１５ｎ…高電圧出力端子、１８ｐ，１８ｎ…低電圧出力端子、２０ａ，２０ｂ…パルストランス、２１ａ，２１ｂ…スイッチング素子、２４ａ，２４ｂ，２５…ダイオード、２６，２８…抵抗、２７…トランジスタ、３１，３２…直列回路、３３…交流電源、３４…直流負荷、４１，４３…電圧検出器、４２…電流検出器
【図１】
2011119914.tif 000003
【図２】
2011119914.tif 000004
【図３】
2011119914.tif 000005
【図４】
2011119914.tif 000006
【図５】
2011119914.tif 000007
【図６】
2011119914.tif 000008
【図７】
2011119914.tif 000009
【図８】
2011119914.tif 000010
【図９】
2011119914.tif 000011